Fitter report for RISC_2022
Sun Apr 17 00:39:37 2022
Quartus Prime Version 21.1.0 Build 842 10/21/2021 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Fitter RAM Summary
 23. Routing Usage Summary
 24. I/O Rules Summary
 25. I/O Rules Details
 26. I/O Rules Matrix
 27. Fitter Device Options
 28. Operating Settings and Conditions
 29. Estimated Delay Added for Hold Timing Summary
 30. Estimated Delay Added for Hold Timing Details
 31. Fitter Messages
 32. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2021  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Sun Apr 17 00:39:37 2022       ;
; Quartus Prime Version           ; 21.1.0 Build 842 10/21/2021 SJ Lite Edition ;
; Revision Name                   ; RISC_2022                                   ;
; Top-level Entity Name           ; IITB_RISC                                   ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CGXFC7C7F23C8                              ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 380 / 56,480 ( < 1 % )                      ;
; Total registers                 ; 400                                         ;
; Total pins                      ; 20 / 268 ( 7 % )                            ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 524,288 / 7,024,640 ( 7 % )                 ;
; Total RAM Blocks                ; 64 / 686 ( 9 % )                            ;
; Total DSP Blocks                ; 0 / 156 ( 0 % )                             ;
; Total HSSI RX PCSs              ; 0 / 6 ( 0 % )                               ;
; Total HSSI PMA RX Deserializers ; 0 / 6 ( 0 % )                               ;
; Total HSSI TX PCSs              ; 0 / 6 ( 0 % )                               ;
; Total HSSI PMA TX Serializers   ; 0 / 6 ( 0 % )                               ;
; Total PLLs                      ; 0 / 13 ( 0 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CGXFC7C7F23C8                        ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.04        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.7%      ;
;     Processor 3            ;   0.6%      ;
;     Processor 4            ;   0.6%      ;
;     Processor 5            ;   0.5%      ;
;     Processor 6            ;   0.5%      ;
;     Processor 7            ;   0.5%      ;
;     Processor 8            ;   0.5%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                      ; Action     ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                                    ; Destination Port ; Destination Port Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; clk~inputCLKENA0                                                                                                                          ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                     ;                  ;                       ;
; reset_bar~inputCLKENA0                                                                                                                    ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                     ;                  ;                       ;
; data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|\clk_divide:count[2]                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|\clk_divide:count[2]~DUPLICATE                             ;                  ;                       ;
; data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|\clk_divide:count[3]                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|\clk_divide:count[3]~DUPLICATE                             ;                  ;                       ;
; data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|\clk_divide:count[6]                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|\clk_divide:count[6]~DUPLICATE                             ;                  ;                       ;
; data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|\clk_divide:count[7]                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|\clk_divide:count[7]~DUPLICATE                             ;                  ;                       ;
; data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|\clk_divide:count[8]                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|\clk_divide:count[8]~DUPLICATE                             ;                  ;                       ;
; data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|control_path_receive:c|Q.ready                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|control_path_receive:c|Q.ready~DUPLICATE                   ;                  ;                       ;
; data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|control_path_receive:c|Q.receive_chk             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|control_path_receive:c|Q.receive_chk~DUPLICATE             ;                  ;                       ;
; data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|control_path_receive:c|Q.valid_chk               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|control_path_receive:c|Q.valid_chk~DUPLICATE               ;                  ;                       ;
; data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|data_path_receive:d|my_reg_prim:cnt1_reg|Dout[0] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|data_path_receive:d|my_reg_prim:cnt1_reg|Dout[0]~DUPLICATE ;                  ;                       ;
; data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|data_path_receive:d|my_reg_prim:cnt1_reg|Dout[1] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|data_path_receive:d|my_reg_prim:cnt1_reg|Dout[1]~DUPLICATE ;                  ;                       ;
; data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|data_path_receive:d|my_reg_prim:cnt1_reg|Dout[3] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|data_path_receive:d|my_reg_prim:cnt1_reg|Dout[3]~DUPLICATE ;                  ;                       ;
; data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|data_path_receive:d|my_reg_prim:cnt2_reg|Dout[2] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|data_path_receive:d|my_reg_prim:cnt2_reg|Dout[2]~DUPLICATE ;                  ;                       ;
; data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|data_path_receive:d|my_reg_prim:data_reg|Dout[5] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|data_path_receive:d|my_reg_prim:data_reg|Dout[5]~DUPLICATE ;                  ;                       ;
; data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|data_path_receive:d|my_reg_prim:data_reg|Dout[6] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|data_path_receive:d|my_reg_prim:data_reg|Dout[6]~DUPLICATE ;                  ;                       ;
; data_path:data|ls_multiple:pe_block|my_reg:T|Dout[0]                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_path:data|ls_multiple:pe_block|my_reg:T|Dout[0]~DUPLICATE                                                                                      ;                  ;                       ;
; data_path:data|ls_multiple:pe_block|my_reg:T|Dout[5]                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_path:data|ls_multiple:pe_block|my_reg:T|Dout[5]~DUPLICATE                                                                                      ;                  ;                       ;
; data_path:data|my_reg:T1_Reg|Dout[1]                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_path:data|my_reg:T1_Reg|Dout[1]~DUPLICATE                                                                                                      ;                  ;                       ;
; data_path:data|my_reg:T1_Reg|Dout[2]                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_path:data|my_reg:T1_Reg|Dout[2]~DUPLICATE                                                                                                      ;                  ;                       ;
; data_path:data|my_reg:T1_Reg|Dout[3]                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_path:data|my_reg:T1_Reg|Dout[3]~DUPLICATE                                                                                                      ;                  ;                       ;
; data_path:data|my_reg:T1_Reg|Dout[4]                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_path:data|my_reg:T1_Reg|Dout[4]~DUPLICATE                                                                                                      ;                  ;                       ;
; data_path:data|my_reg:T1_Reg|Dout[7]                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_path:data|my_reg:T1_Reg|Dout[7]~DUPLICATE                                                                                                      ;                  ;                       ;
; data_path:data|my_reg:T2_reg|Dout[5]                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_path:data|my_reg:T2_reg|Dout[5]~DUPLICATE                                                                                                      ;                  ;                       ;
; data_path:data|my_reg:T2_reg|Dout[7]                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_path:data|my_reg:T2_reg|Dout[7]~DUPLICATE                                                                                                      ;                  ;                       ;
; data_path:data|my_reg:T2_reg|Dout[9]                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_path:data|my_reg:T2_reg|Dout[9]~DUPLICATE                                                                                                      ;                  ;                       ;
; data_path:data|my_reg:T2_reg|Dout[10]                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_path:data|my_reg:T2_reg|Dout[10]~DUPLICATE                                                                                                     ;                  ;                       ;
; data_path:data|my_reg:T2_reg|Dout[11]                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_path:data|my_reg:T2_reg|Dout[11]~DUPLICATE                                                                                                     ;                  ;                       ;
; data_path:data|my_reg:T2_reg|Dout[15]                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_path:data|my_reg:T2_reg|Dout[15]~DUPLICATE                                                                                                     ;                  ;                       ;
; data_path:data|my_reg:Zero_CCR|Dout[0]                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_path:data|my_reg:Zero_CCR|Dout[0]~DUPLICATE                                                                                                    ;                  ;                       ;
; data_path:data|my_reg:instruction_register|Dout[1]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_path:data|my_reg:instruction_register|Dout[1]~DUPLICATE                                                                                        ;                  ;                       ;
; data_path:data|my_reg:instruction_register|Dout[2]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_path:data|my_reg:instruction_register|Dout[2]~DUPLICATE                                                                                        ;                  ;                       ;
; data_path:data|my_reg:instruction_register|Dout[5]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_path:data|my_reg:instruction_register|Dout[5]~DUPLICATE                                                                                        ;                  ;                       ;
; data_path:data|my_reg:instruction_register|Dout[7]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_path:data|my_reg:instruction_register|Dout[7]~DUPLICATE                                                                                        ;                  ;                       ;
; data_path:data|my_reg:instruction_register|Dout[9]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_path:data|my_reg:instruction_register|Dout[9]~DUPLICATE                                                                                        ;                  ;                       ;
; data_path:data|my_reg:instruction_register|Dout[13]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_path:data|my_reg:instruction_register|Dout[13]~DUPLICATE                                                                                       ;                  ;                       ;
; data_path:data|my_reg:instruction_register|Dout[14]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_path:data|my_reg:instruction_register|Dout[14]~DUPLICATE                                                                                       ;                  ;                       ;
; data_path:data|register_file:rf|my_reg:\GEN_REG:0:REG|Dout[0]                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_path:data|register_file:rf|my_reg:\GEN_REG:0:REG|Dout[0]~DUPLICATE                                                                             ;                  ;                       ;
; data_path:data|register_file:rf|my_reg:\GEN_REG:0:REG|Dout[9]                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_path:data|register_file:rf|my_reg:\GEN_REG:0:REG|Dout[9]~DUPLICATE                                                                             ;                  ;                       ;
; data_path:data|register_file:rf|my_reg:\GEN_REG:0:REG|Dout[15]                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_path:data|register_file:rf|my_reg:\GEN_REG:0:REG|Dout[15]~DUPLICATE                                                                            ;                  ;                       ;
; data_path:data|register_file:rf|my_reg:\GEN_REG:1:REG|Dout[0]                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_path:data|register_file:rf|my_reg:\GEN_REG:1:REG|Dout[0]~DUPLICATE                                                                             ;                  ;                       ;
; data_path:data|register_file:rf|my_reg:\GEN_REG:2:REG|Dout[7]                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_path:data|register_file:rf|my_reg:\GEN_REG:2:REG|Dout[7]~DUPLICATE                                                                             ;                  ;                       ;
; data_path:data|register_file:rf|my_reg:\GEN_REG:2:REG|Dout[8]                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_path:data|register_file:rf|my_reg:\GEN_REG:2:REG|Dout[8]~DUPLICATE                                                                             ;                  ;                       ;
; data_path:data|register_file:rf|my_reg:\GEN_REG:2:REG|Dout[13]                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_path:data|register_file:rf|my_reg:\GEN_REG:2:REG|Dout[13]~DUPLICATE                                                                            ;                  ;                       ;
; data_path:data|register_file:rf|my_reg:\GEN_REG:2:REG|Dout[14]                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_path:data|register_file:rf|my_reg:\GEN_REG:2:REG|Dout[14]~DUPLICATE                                                                            ;                  ;                       ;
; data_path:data|register_file:rf|my_reg:\GEN_REG:3:REG|Dout[4]                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_path:data|register_file:rf|my_reg:\GEN_REG:3:REG|Dout[4]~DUPLICATE                                                                             ;                  ;                       ;
; data_path:data|register_file:rf|my_reg:\GEN_REG:3:REG|Dout[14]                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_path:data|register_file:rf|my_reg:\GEN_REG:3:REG|Dout[14]~DUPLICATE                                                                            ;                  ;                       ;
; data_path:data|register_file:rf|my_reg:\GEN_REG:4:REG|Dout[2]                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_path:data|register_file:rf|my_reg:\GEN_REG:4:REG|Dout[2]~DUPLICATE                                                                             ;                  ;                       ;
; data_path:data|register_file:rf|my_reg:\GEN_REG:4:REG|Dout[3]                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_path:data|register_file:rf|my_reg:\GEN_REG:4:REG|Dout[3]~DUPLICATE                                                                             ;                  ;                       ;
; data_path:data|register_file:rf|my_reg:\GEN_REG:4:REG|Dout[5]                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_path:data|register_file:rf|my_reg:\GEN_REG:4:REG|Dout[5]~DUPLICATE                                                                             ;                  ;                       ;
; data_path:data|register_file:rf|my_reg:\GEN_REG:4:REG|Dout[11]                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_path:data|register_file:rf|my_reg:\GEN_REG:4:REG|Dout[11]~DUPLICATE                                                                            ;                  ;                       ;
; data_path:data|register_file:rf|my_reg:\GEN_REG:6:REG|Dout[7]                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_path:data|register_file:rf|my_reg:\GEN_REG:6:REG|Dout[7]~DUPLICATE                                                                             ;                  ;                       ;
; data_path:data|register_file:rf|my_reg:\GEN_REG:6:REG|Dout[9]                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_path:data|register_file:rf|my_reg:\GEN_REG:6:REG|Dout[9]~DUPLICATE                                                                             ;                  ;                       ;
; data_path:data|register_file:rf|my_reg:\GEN_REG:6:REG|Dout[11]                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_path:data|register_file:rf|my_reg:\GEN_REG:6:REG|Dout[11]~DUPLICATE                                                                            ;                  ;                       ;
; data_path:data|register_file:rf|my_reg:\GEN_REG:6:REG|Dout[13]                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_path:data|register_file:rf|my_reg:\GEN_REG:6:REG|Dout[13]~DUPLICATE                                                                            ;                  ;                       ;
; data_path:data|register_file:rf|my_reg:\GEN_REG:7:REG|Dout[1]                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_path:data|register_file:rf|my_reg:\GEN_REG:7:REG|Dout[1]~DUPLICATE                                                                             ;                  ;                       ;
; data_path:data|register_file:rf|my_reg:\GEN_REG:7:REG|Dout[3]                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_path:data|register_file:rf|my_reg:\GEN_REG:7:REG|Dout[3]~DUPLICATE                                                                             ;                  ;                       ;
; data_path:data|register_file:rf|my_reg:\GEN_REG:7:REG|Dout[4]                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_path:data|register_file:rf|my_reg:\GEN_REG:7:REG|Dout[4]~DUPLICATE                                                                             ;                  ;                       ;
; data_path:data|register_file:rf|my_reg:\GEN_REG:7:REG|Dout[5]                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_path:data|register_file:rf|my_reg:\GEN_REG:7:REG|Dout[5]~DUPLICATE                                                                             ;                  ;                       ;
; data_path:data|register_file:rf|my_reg:\GEN_REG:7:REG|Dout[6]                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_path:data|register_file:rf|my_reg:\GEN_REG:7:REG|Dout[6]~DUPLICATE                                                                             ;                  ;                       ;
; data_path:data|register_file:rf|my_reg:\GEN_REG:7:REG|Dout[8]                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_path:data|register_file:rf|my_reg:\GEN_REG:7:REG|Dout[8]~DUPLICATE                                                                             ;                  ;                       ;
; data_path:data|register_file:rf|my_reg:\GEN_REG:7:REG|Dout[10]                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_path:data|register_file:rf|my_reg:\GEN_REG:7:REG|Dout[10]~DUPLICATE                                                                            ;                  ;                       ;
; data_path:data|register_file:rf|my_reg:\GEN_REG:7:REG|Dout[11]                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_path:data|register_file:rf|my_reg:\GEN_REG:7:REG|Dout[11]~DUPLICATE                                                                            ;                  ;                       ;
; data_path:data|register_file:rf|my_reg:\GEN_REG:7:REG|Dout[12]                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_path:data|register_file:rf|my_reg:\GEN_REG:7:REG|Dout[12]~DUPLICATE                                                                            ;                  ;                       ;
; data_path:data|register_file:rf|my_reg:\GEN_REG:7:REG|Dout[14]                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; data_path:data|register_file:rf|my_reg:\GEN_REG:7:REG|Dout[14]~DUPLICATE                                                                            ;                  ;                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                     ;
+---------------------+--------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]      ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+--------------------+----------------------------+--------------------------+
; Placement (by node) ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 972 ) ; 0.00 % ( 0 / 972 )         ; 0.00 % ( 0 / 972 )       ;
;     -- Achieved     ; 0.00 % ( 0 / 972 ) ; 0.00 % ( 0 / 972 )         ; 0.00 % ( 0 / 972 )       ;
;                     ;                    ;                            ;                          ;
; Routing (by net)    ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+--------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 972 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/abhir/Documents/GitHub/RISC_2022/QUARTUS_FILES/output_files/RISC_2022.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 380 / 56,480          ; < 1 % ;
; ALMs needed [=A-B+C]                                        ; 380                   ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 430 / 56,480          ; < 1 % ;
;         [a] ALMs used for LUT logic and registers           ; 80                    ;       ;
;         [b] ALMs used for LUT logic                         ; 261                   ;       ;
;         [c] ALMs used for registers                         ; 89                    ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 60 / 56,480           ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 10 / 56,480           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ;       ;
;         [c] Due to LAB input limits                         ; 10                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 60 / 5,648            ; 1 %   ;
;     -- Logic LABs                                           ; 60                    ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 529                   ;       ;
;     -- 7 input functions                                    ; 10                    ;       ;
;     -- 6 input functions                                    ; 186                   ;       ;
;     -- 5 input functions                                    ; 132                   ;       ;
;     -- 4 input functions                                    ; 43                    ;       ;
;     -- <=3 input functions                                  ; 158                   ;       ;
; Combinational ALUT usage for route-throughs                 ; 50                    ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 400                   ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 337 / 112,960         ; < 1 % ;
;         -- Secondary logic registers                        ; 63 / 112,960          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 337                   ;       ;
;         -- Routing optimization registers                   ; 63                    ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 20 / 268              ; 7 %   ;
;     -- Clock pins                                           ; 2 / 11                ; 18 %  ;
;     -- Dedicated input pins                                 ; 0 / 23                ; 0 %   ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 64 / 686              ; 9 %   ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 524,288 / 7,024,640   ; 7 %   ;
; Total block memory implementation bits                      ; 655,360 / 7,024,640   ; 9 %   ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 0 / 156               ; 0 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 0 / 7                 ; 0 %   ;
; Global signals                                              ; 2                     ;       ;
;     -- Global clocks                                        ; 2 / 16                ; 13 %  ;
;     -- Quadrant clocks                                      ; 0 / 88                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 120               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 120               ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Hard IPs                                                    ; 0 / 1                 ; 0 %   ;
; Standard RX PCSs                                            ; 0 / 6                 ; 0 %   ;
; HSSI PMA RX Deserializers                                   ; 0 / 6                 ; 0 %   ;
; Standard TX PCSs                                            ; 0 / 6                 ; 0 %   ;
; HSSI PMA TX Serializers                                     ; 0 / 6                 ; 0 %   ;
; Channel PLLs                                                ; 0 / 6                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 0.7% / 0.7% / 0.7%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 12.3% / 12.0% / 13.2% ;       ;
; Maximum fan-out                                             ; 432                   ;       ;
; Highest non-global fan-out                                  ; 68                    ;       ;
; Total fan-out                                               ; 5284                  ;       ;
; Average fan-out                                             ; 4.87                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                           ;
+-------------------------------------------------------------+------------------------+--------------------------------+
; Statistic                                                   ; Top                    ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+------------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 380 / 56480 ( < 1 % )  ; 0 / 56480 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 380                    ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 430 / 56480 ( < 1 % )  ; 0 / 56480 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 80                     ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 261                    ; 0                              ;
;         [c] ALMs used for registers                         ; 89                     ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                      ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 60 / 56480 ( < 1 % )   ; 0 / 56480 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 10 / 56480 ( < 1 % )   ; 0 / 56480 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                      ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                      ; 0                              ;
;         [c] Due to LAB input limits                         ; 10                     ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Difficulty packing design                                   ; Low                    ; Low                            ;
;                                                             ;                        ;                                ;
; Total LABs:  partially or completely used                   ; 60 / 5648 ( 1 % )      ; 0 / 5648 ( 0 % )               ;
;     -- Logic LABs                                           ; 60                     ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Combinational ALUT usage for logic                          ; 529                    ; 0                              ;
;     -- 7 input functions                                    ; 10                     ; 0                              ;
;     -- 6 input functions                                    ; 186                    ; 0                              ;
;     -- 5 input functions                                    ; 132                    ; 0                              ;
;     -- 4 input functions                                    ; 43                     ; 0                              ;
;     -- <=3 input functions                                  ; 158                    ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 50                     ; 0                              ;
; Memory ALUT usage                                           ; 0                      ; 0                              ;
;     -- 64-address deep                                      ; 0                      ; 0                              ;
;     -- 32-address deep                                      ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Dedicated logic registers                                   ; 0                      ; 0                              ;
;     -- By type:                                             ;                        ;                                ;
;         -- Primary logic registers                          ; 337 / 112960 ( < 1 % ) ; 0 / 112960 ( 0 % )             ;
;         -- Secondary logic registers                        ; 63 / 112960 ( < 1 % )  ; 0 / 112960 ( 0 % )             ;
;     -- By function:                                         ;                        ;                                ;
;         -- Design implementation registers                  ; 337                    ; 0                              ;
;         -- Routing optimization registers                   ; 63                     ; 0                              ;
;                                                             ;                        ;                                ;
;                                                             ;                        ;                                ;
; Virtual pins                                                ; 0                      ; 0                              ;
; I/O pins                                                    ; 20                     ; 0                              ;
; I/O registers                                               ; 0                      ; 0                              ;
; Total block memory bits                                     ; 524288                 ; 0                              ;
; Total block memory implementation bits                      ; 655360                 ; 0                              ;
; M10K block                                                  ; 64 / 686 ( 9 % )       ; 0 / 686 ( 0 % )                ;
; Clock enable block                                          ; 2 / 122 ( 1 % )        ; 0 / 122 ( 0 % )                ;
;                                                             ;                        ;                                ;
; Connections                                                 ;                        ;                                ;
;     -- Input Connections                                    ; 0                      ; 0                              ;
;     -- Registered Input Connections                         ; 0                      ; 0                              ;
;     -- Output Connections                                   ; 0                      ; 0                              ;
;     -- Registered Output Connections                        ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Internal Connections                                        ;                        ;                                ;
;     -- Total Connections                                    ; 6244                   ; 0                              ;
;     -- Registered Connections                               ; 1208                   ; 0                              ;
;                                                             ;                        ;                                ;
; External Connections                                        ;                        ;                                ;
;     -- Top                                                  ; 0                      ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Partition Interface                                         ;                        ;                                ;
;     -- Input Ports                                          ; 4                      ; 0                              ;
;     -- Output Ports                                         ; 16                     ; 0                              ;
;     -- Bidir Ports                                          ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Registered Ports                                            ;                        ;                                ;
;     -- Registered Input Ports                               ; 0                      ; 0                              ;
;     -- Registered Output Ports                              ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Port Connectivity                                           ;                        ;                                ;
;     -- Input Ports driven by GND                            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                      ; 0                              ;
;     -- Input Ports with no Source                           ; 0                      ; 0                              ;
;     -- Output Ports with no Source                          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                      ; 0                              ;
+-------------------------------------------------------------+------------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                  ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; RX           ; AB21  ; 4A       ; 58           ; 0            ; 74           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; bootload_bar ; AB18  ; 4A       ; 56           ; 0            ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; clk          ; M16   ; 5B       ; 89           ; 35           ; 60           ; 433                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; reset_bar    ; N16   ; 5B       ; 89           ; 35           ; 43           ; 444                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; P0[0]  ; Y11   ; 3B       ; 40           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; P0[10] ; N21   ; 5B       ; 89           ; 35           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; P0[11] ; AA14  ; 4A       ; 52           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; P0[12] ; M22   ; 5B       ; 89           ; 36           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; P0[13] ; V13   ; 4A       ; 50           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; P0[14] ; U13   ; 4A       ; 50           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; P0[15] ; N19   ; 5B       ; 89           ; 36           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; P0[1]  ; AB13  ; 4A       ; 50           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; P0[2]  ; N20   ; 5B       ; 89           ; 35           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; P0[3]  ; AB12  ; 4A       ; 50           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; P0[4]  ; R11   ; 3B       ; 38           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; P0[5]  ; L22   ; 5B       ; 89           ; 36           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; P0[6]  ; N9    ; 3B       ; 40           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; P0[7]  ; AA12  ; 3B       ; 40           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; P0[8]  ; T13   ; 4A       ; 52           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; P0[9]  ; M20   ; 5B       ; 89           ; 37           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------+
; I/O Bank Usage                                                            ;
+----------+-----------------+---------------+--------------+---------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-----------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )    ; --            ; --           ; --            ;
; B1L      ; 0 / 14 ( 0 % )  ; --            ; --           ; --            ;
; B0L      ; 0 / 14 ( 0 % )  ; --            ; --           ; --            ;
; 3A       ; 0 / 16 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 4 / 32 ( 13 % ) ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 8 / 48 ( 17 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 0 / 16 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 8 / 16 ( 50 % ) ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 80 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 32 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
+----------+-----------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A2       ; 538        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; A4       ; 540        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 466        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A7       ; 475        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 473        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 464        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 462        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A12      ; 444        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 432        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 420        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 418        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A17      ; 403        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A18      ; 401        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 404        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 402        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A22      ; 396        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA1      ; 39         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ; 38         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ; 47         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ; 105        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA8      ; 108        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA9      ; 115        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA10     ; 113        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 131        ; 3B       ; P0[7]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA13     ; 139        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 137        ; 4A       ; P0[11]                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA15     ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA17     ; 153        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA18     ; 155        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 156        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 158        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA22     ; 163        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 49         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 51         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 102        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB6      ; 100        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB7      ; 107        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB8      ; 110        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ; 124        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB11     ; 126        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB12     ; 134        ; 4A       ; P0[3]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB13     ; 132        ; 4A       ; P0[1]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB15     ; 140        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB17     ; 145        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ; 147        ; 4A       ; bootload_bar                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ; 148        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB21     ; 150        ; 4A       ; RX                              ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB22     ; 161        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 468        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 470        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 472        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ; 465        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 452        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 442        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 430        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 427        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 406        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 384        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 382        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B20      ; 380        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 387        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 394        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C1       ; 19         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 18         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ; 542        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ; 474        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C8       ; 480        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 467        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C11      ; 450        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C13      ; 443        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C15      ; 425        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 408        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C18      ; 395        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 393        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 378        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ; 385        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ; 16         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 17         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 476        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 478        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 479        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D12      ; 449        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 441        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D14      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D16      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D17      ; 409        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 379        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ; 376        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 392        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E1       ; 20         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E2       ; 21         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ; 539        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E7       ; 484        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E9       ; 477        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 469        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E11      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E12      ; 451        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E14      ; 433        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ; 417        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 411        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E19      ; 377        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ; 398        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E21      ; 374        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ; 390        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 541        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F5       ; 14         ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 482        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 471        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 455        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F12      ; 440        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F13      ; 435        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 428        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 419        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F17      ; 372        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 399        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 397        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 400        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ; 388        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G1       ; 23         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ; 22         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ; 15         ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G5       ; 537        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 481        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G8       ; 460        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G10      ; 453        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 438        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 447        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 439        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 426        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 412        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 410        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 413        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G20      ; 389        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 375        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 386        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 536        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ; 483        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 458        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ; 463        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 436        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H11      ; 445        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H13      ; 437        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 429        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 423        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ; 421        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H18      ; 415        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H20      ; 391        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ; 373        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ; 24         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ; 25         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 535        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 457        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ; 459        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J9       ; 461        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J11      ; 434        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J13      ; 431        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J17      ; 422        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 416        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 414        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J21      ; 381        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J22      ; 383        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K6       ; 534        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 456        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 448        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ; 424        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K17      ; 284        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K18      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ; 407        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K20      ; 405        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K21      ; 289        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 291        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ; 27         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ; 26         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 533        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 454        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L8       ; 446        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L9       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ; 286        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L18      ; 290        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L19      ; 288        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L20      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L22      ; 283        ; 5B       ; P0[5]                           ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ; 42         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M7       ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M8       ; 112        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M9       ; 114        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ; 278        ; 5B       ; clk                             ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M17      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M18      ; 282        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M19      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M20      ; 285        ; 5B       ; P0[9]                           ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M21      ; 287        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M22      ; 281        ; 5B       ; P0[12]                          ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N1       ; 28         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ; 29         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N6       ; 58         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N8       ; 106        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N9       ; 130        ; 3B       ; P0[6]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 276        ; 5B       ; reset_bar                       ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N19      ; 280        ; 5B       ; P0[15]                          ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N20      ; 277        ; 5B       ; P0[2]                           ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N21      ; 279        ; 5B       ; P0[10]                          ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ; 44         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ; 56         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P7       ; 67         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P8       ; 104        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P9       ; 128        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ; 123        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ; 168        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ; 225        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P17      ; 227        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P18      ; 226        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P19      ; 224        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P20      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 222        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ; 31         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ; 30         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ; 43         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 54         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R6       ; 52         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R7       ; 65         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R9       ; 119        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R10      ; 125        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R11      ; 127        ; 3B       ; P0[4]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R12      ; 121        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ; 170        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R15      ; 219        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R16      ; 221        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 223        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; R21      ; 220        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 218        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T4       ; 45         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T7       ; 60         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T8       ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T9       ; 109        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T10      ; 117        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T12      ; 136        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T13      ; 138        ; 4A       ; P0[8]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T14      ; 152        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T15      ; 217        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ; 215        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 213        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 212        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 214        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T22      ; 216        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 32         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ; 33         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ; 41         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U6       ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U7       ; 53         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U8       ; 55         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ; 111        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 120        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U12      ; 122        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U13      ; 135        ; 4A       ; P0[14]                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U15      ; 154        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U16      ; 176        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U17      ; 178        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U18      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 179        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U21      ; 177        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U22      ; 172        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 50         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ; 40         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V5       ; 46         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 101        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V10      ; 103        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V11      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ; 133        ; 4A       ; P0[13]                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V14      ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V15      ; 146        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V16      ; 160        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V18      ; 175        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V19      ; 173        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V20      ; 157        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V21      ; 174        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ; 35         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 34         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ; 48         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; W6       ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 57         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W9       ; 59         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W10      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W11      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W12      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W16      ; 162        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W17      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W19      ; 159        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W20      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W21      ; 171        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W22      ; 166        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 36         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 37         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y9       ; 118        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y10      ; 116        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y11      ; 129        ; 3B       ; P0[0]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y12      ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y14      ; 141        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y15      ; 143        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y16      ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 151        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y19      ; 167        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y20      ; 165        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y21      ; 169        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y22      ; 164        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------+
; I/O Assignment Warnings                      ;
+--------------+-------------------------------+
; Pin Name     ; Reason                        ;
+--------------+-------------------------------+
; P0[0]        ; Incomplete set of assignments ;
; P0[1]        ; Incomplete set of assignments ;
; P0[2]        ; Incomplete set of assignments ;
; P0[3]        ; Incomplete set of assignments ;
; P0[4]        ; Incomplete set of assignments ;
; P0[5]        ; Incomplete set of assignments ;
; P0[6]        ; Incomplete set of assignments ;
; P0[7]        ; Incomplete set of assignments ;
; P0[8]        ; Incomplete set of assignments ;
; P0[9]        ; Incomplete set of assignments ;
; P0[10]       ; Incomplete set of assignments ;
; P0[11]       ; Incomplete set of assignments ;
; P0[12]       ; Incomplete set of assignments ;
; P0[13]       ; Incomplete set of assignments ;
; P0[14]       ; Incomplete set of assignments ;
; P0[15]       ; Incomplete set of assignments ;
; clk          ; Incomplete set of assignments ;
; reset_bar    ; Incomplete set of assignments ;
; bootload_bar ; Incomplete set of assignments ;
; RX           ; Incomplete set of assignments ;
; P0[0]        ; Missing location assignment   ;
; P0[1]        ; Missing location assignment   ;
; P0[2]        ; Missing location assignment   ;
; P0[3]        ; Missing location assignment   ;
; P0[4]        ; Missing location assignment   ;
; P0[5]        ; Missing location assignment   ;
; P0[6]        ; Missing location assignment   ;
; P0[7]        ; Missing location assignment   ;
; P0[8]        ; Missing location assignment   ;
; P0[9]        ; Missing location assignment   ;
; P0[10]       ; Missing location assignment   ;
; P0[11]       ; Missing location assignment   ;
; P0[12]       ; Missing location assignment   ;
; P0[13]       ; Missing location assignment   ;
; P0[14]       ; Missing location assignment   ;
; P0[15]       ; Missing location assignment   ;
; clk          ; Missing location assignment   ;
; reset_bar    ; Missing location assignment   ;
; bootload_bar ; Missing location assignment   ;
; RX           ; Missing location assignment   ;
+--------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------+----------------------+--------------+
; Compilation Hierarchy Node                           ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                          ; Entity Name          ; Library Name ;
+------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------+----------------------+--------------+
; |IITB_RISC                                           ; 379.5 (0.5)          ; 429.0 (0.5)                      ; 59.0 (0.0)                                        ; 9.5 (0.0)                        ; 0.0 (0.0)            ; 529 (1)             ; 400 (0)                   ; 0 (0)         ; 524288            ; 64    ; 0          ; 20   ; 0            ; |IITB_RISC                                                                                                                                   ; IITB_RISC            ; work         ;
;    |control_path:control|                            ; 31.3 (31.3)          ; 32.7 (32.7)                      ; 1.7 (1.7)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 49 (49)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |IITB_RISC|control_path:control                                                                                                              ; control_path         ; work         ;
;    |data_path:data|                                  ; 347.7 (101.6)        ; 395.8 (111.4)                    ; 57.3 (13.4)                                       ; 9.2 (3.6)                        ; 0.0 (0.0)            ; 479 (184)           ; 381 (0)                   ; 0 (0)         ; 524288            ; 64    ; 0          ; 0    ; 0            ; |IITB_RISC|data_path:data                                                                                                                    ; data_path            ; work         ;
;       |alu:alu_instance|                             ; 20.7 (8.9)           ; 20.7 (9.8)                       ; 0.9 (1.8)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 38 (19)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |IITB_RISC|data_path:data|alu:alu_instance                                                                                                   ; alu                  ; work         ;
;          |adder:ADD0|                                ; 10.9 (0.0)           ; 10.9 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |IITB_RISC|data_path:data|alu:alu_instance|adder:ADD0                                                                                        ; adder                ; work         ;
;             |carry_generate:\carry_element:0:CARRYX| ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |IITB_RISC|data_path:data|alu:alu_instance|adder:ADD0|carry_generate:\carry_element:0:CARRYX                                                 ; carry_generate       ; work         ;
;             |carry_generate:\carry_element:1:CARRYX| ; 3.3 (3.3)            ; 3.3 (3.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |IITB_RISC|data_path:data|alu:alu_instance|adder:ADD0|carry_generate:\carry_element:1:CARRYX                                                 ; carry_generate       ; work         ;
;             |carry_generate:\carry_element:2:CARRYX| ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |IITB_RISC|data_path:data|alu:alu_instance|adder:ADD0|carry_generate:\carry_element:2:CARRYX                                                 ; carry_generate       ; work         ;
;             |carry_generate:\carry_element:3:CARRYX| ; 1.9 (1.9)            ; 1.9 (1.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |IITB_RISC|data_path:data|alu:alu_instance|adder:ADD0|carry_generate:\carry_element:3:CARRYX                                                 ; carry_generate       ; work         ;
;             |full_adder:\adder_element:10:ADDX|      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |IITB_RISC|data_path:data|alu:alu_instance|adder:ADD0|full_adder:\adder_element:10:ADDX                                                      ; full_adder           ; work         ;
;             |full_adder:\adder_element:12:ADDX|      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |IITB_RISC|data_path:data|alu:alu_instance|adder:ADD0|full_adder:\adder_element:12:ADDX                                                      ; full_adder           ; work         ;
;             |full_adder:\adder_element:15:ADDX|      ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |IITB_RISC|data_path:data|alu:alu_instance|adder:ADD0|full_adder:\adder_element:15:ADDX                                                      ; full_adder           ; work         ;
;             |full_adder:\adder_element:5:ADDX|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |IITB_RISC|data_path:data|alu:alu_instance|adder:ADD0|full_adder:\adder_element:5:ADDX                                                       ; full_adder           ; work         ;
;       |bootload:bootload_instance|                   ; 64.0 (0.0)           ; 73.3 (0.0)                       ; 9.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 98 (0)              ; 94 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |IITB_RISC|data_path:data|bootload:bootload_instance                                                                                         ; bootload             ; work         ;
;          |control_bootload:control_path|             ; 11.8 (11.8)          ; 13.3 (13.3)                      ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |IITB_RISC|data_path:data|bootload:bootload_instance|control_bootload:control_path                                                           ; control_bootload     ; work         ;
;          |data_bootload:data_path|                   ; 52.2 (15.7)          ; 60.0 (16.5)                      ; 7.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 80 (38)             ; 87 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |IITB_RISC|data_path:data|bootload:bootload_instance|data_bootload:data_path                                                                 ; data_bootload        ; work         ;
;             |my_reg:addr|                            ; 5.5 (5.5)            ; 5.5 (5.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |IITB_RISC|data_path:data|bootload:bootload_instance|data_bootload:data_path|my_reg:addr                                                     ; my_reg               ; work         ;
;             |my_reg:count|                           ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |IITB_RISC|data_path:data|bootload:bootload_instance|data_bootload:data_path|my_reg:count                                                    ; my_reg               ; work         ;
;             |my_reg:dat|                             ; 4.0 (4.0)            ; 6.3 (6.3)                        ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |IITB_RISC|data_path:data|bootload:bootload_instance|data_bootload:data_path|my_reg:dat                                                      ; my_reg               ; work         ;
;             |uart_receive:reception|                 ; 25.0 (11.1)          ; 29.8 (11.7)                      ; 4.8 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 42 (22)             ; 47 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |IITB_RISC|data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception                                          ; uart_receive         ; work         ;
;                |control_path_receive:c|              ; 5.2 (5.2)            ; 5.8 (5.8)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |IITB_RISC|data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|control_path_receive:c                   ; control_path_receive ; work         ;
;                |data_path_receive:d|                 ; 8.8 (0.9)            ; 12.3 (1.2)                       ; 3.5 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (3)              ; 24 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |IITB_RISC|data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|data_path_receive:d                      ; data_path_receive    ; work         ;
;                   |my_reg_prim:cnt1_reg|             ; 4.9 (4.9)            ; 5.5 (5.5)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |IITB_RISC|data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|data_path_receive:d|my_reg_prim:cnt1_reg ; my_reg_prim          ; work         ;
;                   |my_reg_prim:cnt2_reg|             ; 1.8 (1.8)            ; 2.0 (2.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |IITB_RISC|data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|data_path_receive:d|my_reg_prim:cnt2_reg ; my_reg_prim          ; work         ;
;                   |my_reg_prim:data_reg|             ; 0.8 (0.8)            ; 3.3 (3.3)                        ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |IITB_RISC|data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|data_path_receive:d|my_reg_prim:data_reg ; my_reg_prim          ; work         ;
;                   |my_reg_prim:rx_reg|               ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |IITB_RISC|data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|data_path_receive:d|my_reg_prim:rx_reg   ; my_reg_prim          ; work         ;
;       |ls_multiple:pe_block|                         ; 11.3 (4.5)           ; 11.3 (4.8)                       ; 0.0 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (12)             ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |IITB_RISC|data_path:data|ls_multiple:pe_block                                                                                               ; ls_multiple          ; work         ;
;          |my_reg:T|                                  ; 2.2 (2.2)            ; 2.8 (2.8)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |IITB_RISC|data_path:data|ls_multiple:pe_block|my_reg:T                                                                                      ; my_reg               ; work         ;
;          |p_encoder:PE|                              ; 3.7 (3.7)            ; 3.7 (3.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |IITB_RISC|data_path:data|ls_multiple:pe_block|p_encoder:PE                                                                                  ; p_encoder            ; work         ;
;       |my_reg:B_flop|                                ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |IITB_RISC|data_path:data|my_reg:B_flop                                                                                                      ; my_reg               ; work         ;
;       |my_reg:Carry_CCR|                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |IITB_RISC|data_path:data|my_reg:Carry_CCR                                                                                                   ; my_reg               ; work         ;
;       |my_reg:E1_reg|                                ; 5.4 (5.4)            ; 5.1 (5.1)                        ; 0.0 (0.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |IITB_RISC|data_path:data|my_reg:E1_reg                                                                                                      ; my_reg               ; work         ;
;       |my_reg:E2_reg|                                ; 4.5 (4.5)            ; 4.8 (4.8)                        ; 0.3 (0.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |IITB_RISC|data_path:data|my_reg:E2_reg                                                                                                      ; my_reg               ; work         ;
;       |my_reg:Overflow_CCR|                          ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |IITB_RISC|data_path:data|my_reg:Overflow_CCR                                                                                                ; my_reg               ; work         ;
;       |my_reg:PC_reg|                                ; 4.9 (4.9)            ; 5.2 (5.2)                        ; 0.8 (0.8)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |IITB_RISC|data_path:data|my_reg:PC_reg                                                                                                      ; my_reg               ; work         ;
;       |my_reg:T1_Reg|                                ; 6.1 (6.1)            ; 6.9 (6.9)                        ; 1.7 (1.7)                                         ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 0 (0)               ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |IITB_RISC|data_path:data|my_reg:T1_Reg                                                                                                      ; my_reg               ; work         ;
;       |my_reg:T2_reg|                                ; 5.7 (5.7)            ; 6.4 (6.4)                        ; 1.1 (1.1)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 0 (0)               ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |IITB_RISC|data_path:data|my_reg:T2_reg                                                                                                      ; my_reg               ; work         ;
;       |my_reg:Zero_CCR|                              ; 5.0 (5.0)            ; 4.8 (4.8)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 6 (6)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |IITB_RISC|data_path:data|my_reg:Zero_CCR                                                                                                    ; my_reg               ; work         ;
;       |my_reg:instruction_register|                  ; 5.4 (5.4)            ; 6.5 (6.5)                        ; 1.2 (1.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |IITB_RISC|data_path:data|my_reg:instruction_register                                                                                        ; my_reg               ; work         ;
;       |ram:mem|                                      ; 20.6 (0.0)           ; 23.8 (0.0)                       ; 3.7 (0.0)                                         ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 28 (0)              ; 2 (0)                     ; 0 (0)         ; 524288            ; 64    ; 0          ; 0    ; 0            ; |IITB_RISC|data_path:data|ram:mem                                                                                                            ; ram                  ; work         ;
;          |altsyncram:altsyncram_component|           ; 20.6 (0.0)           ; 23.8 (0.0)                       ; 3.7 (0.0)                                         ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 28 (0)              ; 2 (0)                     ; 0 (0)         ; 524288            ; 64    ; 0          ; 0    ; 0            ; |IITB_RISC|data_path:data|ram:mem|altsyncram:altsyncram_component                                                                            ; altsyncram           ; work         ;
;             |altsyncram_ksv3:auto_generated|         ; 20.6 (0.7)           ; 23.8 (0.7)                       ; 3.7 (0.0)                                         ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 28 (0)              ; 2 (2)                     ; 0 (0)         ; 524288            ; 64    ; 0          ; 0    ; 0            ; |IITB_RISC|data_path:data|ram:mem|altsyncram:altsyncram_component|altsyncram_ksv3:auto_generated                                             ; altsyncram_ksv3      ; work         ;
;                |decode_11a:rden_decode|              ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |IITB_RISC|data_path:data|ram:mem|altsyncram:altsyncram_component|altsyncram_ksv3:auto_generated|decode_11a:rden_decode                      ; decode_11a           ; work         ;
;                |decode_8la:decode3|                  ; 7.4 (7.4)            ; 7.7 (7.7)                        ; 0.3 (0.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |IITB_RISC|data_path:data|ram:mem|altsyncram:altsyncram_component|altsyncram_ksv3:auto_generated|decode_8la:decode3                          ; decode_8la           ; work         ;
;                |mux_7hb:mux2|                        ; 11.0 (11.0)          ; 14.0 (14.0)                      ; 3.3 (3.3)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |IITB_RISC|data_path:data|ram:mem|altsyncram:altsyncram_component|altsyncram_ksv3:auto_generated|mux_7hb:mux2                                ; mux_7hb              ; work         ;
;       |register_file:rf|                             ; 91.1 (54.9)          ; 114.6 (63.6)                     ; 25.2 (9.3)                                        ; 1.7 (0.7)                        ; 0.0 (0.0)            ; 105 (105)           ; 156 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |IITB_RISC|data_path:data|register_file:rf                                                                                                   ; register_file        ; work         ;
;          |my_reg:\GEN_REG:0:REG|                     ; 4.4 (4.4)            ; 6.8 (6.8)                        ; 2.5 (2.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |IITB_RISC|data_path:data|register_file:rf|my_reg:\GEN_REG:0:REG                                                                             ; my_reg               ; work         ;
;          |my_reg:\GEN_REG:1:REG|                     ; 4.8 (4.8)            ; 6.2 (6.2)                        ; 1.5 (1.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |IITB_RISC|data_path:data|register_file:rf|my_reg:\GEN_REG:1:REG                                                                             ; my_reg               ; work         ;
;          |my_reg:\GEN_REG:2:REG|                     ; 5.3 (5.3)            ; 6.3 (6.3)                        ; 1.2 (1.2)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |IITB_RISC|data_path:data|register_file:rf|my_reg:\GEN_REG:2:REG                                                                             ; my_reg               ; work         ;
;          |my_reg:\GEN_REG:3:REG|                     ; 3.9 (3.9)            ; 6.7 (6.7)                        ; 2.8 (2.8)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |IITB_RISC|data_path:data|register_file:rf|my_reg:\GEN_REG:3:REG                                                                             ; my_reg               ; work         ;
;          |my_reg:\GEN_REG:4:REG|                     ; 5.0 (5.0)            ; 6.1 (6.1)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |IITB_RISC|data_path:data|register_file:rf|my_reg:\GEN_REG:4:REG                                                                             ; my_reg               ; work         ;
;          |my_reg:\GEN_REG:5:REG|                     ; 5.3 (5.3)            ; 5.2 (5.2)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |IITB_RISC|data_path:data|register_file:rf|my_reg:\GEN_REG:5:REG                                                                             ; my_reg               ; work         ;
;          |my_reg:\GEN_REG:6:REG|                     ; 1.5 (1.5)            ; 6.8 (6.8)                        ; 5.3 (5.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |IITB_RISC|data_path:data|register_file:rf|my_reg:\GEN_REG:6:REG                                                                             ; my_reg               ; work         ;
;          |my_reg:\GEN_REG:7:REG|                     ; 5.9 (5.9)            ; 7.0 (7.0)                        ; 1.7 (1.7)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 0 (0)               ; 26 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |IITB_RISC|data_path:data|register_file:rf|my_reg:\GEN_REG:7:REG                                                                             ; my_reg               ; work         ;
+------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------+----------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                         ;
+--------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name         ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+--------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; P0[0]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; P0[1]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; P0[2]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; P0[3]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; P0[4]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; P0[5]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; P0[6]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; P0[7]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; P0[8]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; P0[9]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; P0[10]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; P0[11]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; P0[12]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; P0[13]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; P0[14]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; P0[15]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; clk          ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reset_bar    ; Input    ; -- ; (0)  ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; bootload_bar ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; RX           ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+--------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                               ;
+------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                            ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; clk                                                                                                                                            ;                   ;         ;
;      - data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|clk                                            ; 0                 ; 0       ;
; reset_bar                                                                                                                                      ;                   ;         ;
;      - data_path:data|bootload:bootload_instance|data_bootload:data_path|enable                                                                ; 1                 ; 0       ;
;      - data_path:data|bootload:bootload_instance|data_bootload:data_path|Add1~13                                                               ; 1                 ; 0       ;
;      - data_path:data|bootload:bootload_instance|data_bootload:data_path|Add1~17                                                               ; 1                 ; 0       ;
;      - data_path:data|bootload:bootload_instance|data_bootload:data_path|Add1~21                                                               ; 1                 ; 0       ;
;      - data_path:data|bootload:bootload_instance|data_bootload:data_path|Add1~25                                                               ; 1                 ; 0       ;
;      - data_path:data|bootload:bootload_instance|data_bootload:data_path|Add1~29                                                               ; 1                 ; 0       ;
;      - data_path:data|bootload:bootload_instance|data_bootload:data_path|Add1~33                                                               ; 1                 ; 0       ;
;      - data_path:data|bootload:bootload_instance|data_bootload:data_path|Add1~37                                                               ; 1                 ; 0       ;
;      - data_path:data|bootload:bootload_instance|data_bootload:data_path|Add1~41                                                               ; 1                 ; 0       ;
;      - data_path:data|bootload:bootload_instance|data_bootload:data_path|Add1~45                                                               ; 1                 ; 0       ;
;      - data_path:data|bootload:bootload_instance|data_bootload:data_path|Add1~49                                                               ; 1                 ; 0       ;
;      - data_path:data|bootload:bootload_instance|data_bootload:data_path|Add1~53                                                               ; 1                 ; 0       ;
;      - data_path:data|bootload:bootload_instance|data_bootload:data_path|Add1~57                                                               ; 1                 ; 0       ;
;      - data_path:data|bootload:bootload_instance|data_bootload:data_path|Add1~1                                                                ; 1                 ; 0       ;
;      - data_path:data|bootload:bootload_instance|data_bootload:data_path|Add1~5                                                                ; 1                 ; 0       ;
;      - control_path:control|Q.S4                                                                                                               ; 1                 ; 0       ;
;      - control_path:control|Q.S5                                                                                                               ; 1                 ; 0       ;
;      - control_path:control|Q.S1                                                                                                               ; 1                 ; 0       ;
;      - control_path:control|Q.S12                                                                                                              ; 1                 ; 0       ;
;      - control_path:control|Q.S10                                                                                                              ; 1                 ; 0       ;
;      - control_path:control|Q.B1                                                                                                               ; 1                 ; 0       ;
;      - control_path:control|Q.S0                                                                                                               ; 1                 ; 0       ;
;      - data_path:data|bootload:bootload_instance|control_bootload:control_path|Q.S3_1                                                          ; 1                 ; 0       ;
;      - data_path:data|bootload:bootload_instance|control_bootload:control_path|Q.S1                                                            ; 1                 ; 0       ;
;      - control_path:control|nQ.S8~0                                                                                                            ; 1                 ; 0       ;
;      - control_path:control|nQ.S6~0                                                                                                            ; 1                 ; 0       ;
;      - control_path:control|nQ.S11~0                                                                                                           ; 1                 ; 0       ;
;      - control_path:control|nQ.S15~0                                                                                                           ; 1                 ; 0       ;
;      - control_path:control|nQ.S16~0                                                                                                           ; 1                 ; 0       ;
;      - control_path:control|nQ.S9~0                                                                                                            ; 1                 ; 0       ;
;      - control_path:control|nQ.S7~0                                                                                                            ; 1                 ; 0       ;
;      - control_path:control|nQ.B0~0                                                                                                            ; 1                 ; 0       ;
;      - data_path:data|bootload:bootload_instance|data_bootload:data_path|a_in~0                                                                ; 1                 ; 0       ;
;      - data_path:data|bootload:bootload_instance|data_bootload:data_path|a_ena~0                                                               ; 1                 ; 0       ;
;      - control_path:control|nQ.S2~0                                                                                                            ; 1                 ; 0       ;
;      - control_path:control|nQ.S14~7                                                                                                           ; 1                 ; 0       ;
;      - control_path:control|nQ.S13~0                                                                                                           ; 1                 ; 0       ;
;      - control_path:control|nQ.S3~0                                                                                                            ; 1                 ; 0       ;
;      - data_path:data|bootload:bootload_instance|control_bootload:control_path|T[2]~2                                                          ; 1                 ; 0       ;
;      - data_path:data|bootload:bootload_instance|control_bootload:control_path|T[3]~3                                                          ; 1                 ; 0       ;
;      - data_path:data|bootload:bootload_instance|control_bootload:control_path|nQ.S4~0                                                         ; 1                 ; 0       ;
;      - data_path:data|bootload:bootload_instance|control_bootload:control_path|nQ.S3_2~0                                                       ; 1                 ; 0       ;
;      - data_path:data|bootload:bootload_instance|control_bootload:control_path|nQ.S2_2~0                                                       ; 1                 ; 0       ;
;      - data_path:data|bootload:bootload_instance|control_bootload:control_path|nQ.S2_1~3                                                       ; 1                 ; 0       ;
;      - data_path:data|bootload:bootload_instance|control_bootload:control_path|nQ.S2_2~1                                                       ; 1                 ; 0       ;
;      - data_path:data|bootload:bootload_instance|data_bootload:data_path|Add1~60                                                               ; 1                 ; 0       ;
;      - data_path:data|bootload:bootload_instance|data_bootload:data_path|Add1~61                                                               ; 1                 ; 0       ;
;      - data_path:data|bootload:bootload_instance|data_bootload:data_path|Add1~62                                                               ; 1                 ; 0       ;
;      - data_path:data|bootload:bootload_instance|data_bootload:data_path|Add1~63                                                               ; 1                 ; 0       ;
;      - data_path:data|bootload:bootload_instance|data_bootload:data_path|Add1~64                                                               ; 1                 ; 0       ;
;      - data_path:data|bootload:bootload_instance|data_bootload:data_path|Add1~65                                                               ; 1                 ; 0       ;
;      - data_path:data|bootload:bootload_instance|data_bootload:data_path|Add1~66                                                               ; 1                 ; 0       ;
;      - data_path:data|bootload:bootload_instance|data_bootload:data_path|Add1~67                                                               ; 1                 ; 0       ;
;      - data_path:data|bootload:bootload_instance|control_bootload:control_path|nQ.S0~0                                                         ; 1                 ; 0       ;
;      - data_path:data|bootload:bootload_instance|control_bootload:control_path|T[4]~4                                                          ; 1                 ; 0       ;
;      - data_path:data|bootload:bootload_instance|control_bootload:control_path|T[5]~5                                                          ; 1                 ; 0       ;
; bootload_bar                                                                                                                                   ;                   ;         ;
;      - control_path:control|Q.S0                                                                                                               ; 0                 ; 0       ;
;      - control_path:control|nQ.B0~0                                                                                                            ; 0                 ; 0       ;
; RX                                                                                                                                             ;                   ;         ;
;      - data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|data_path_receive:d|my_reg_prim:rx_reg|Dout[0] ; 0                 ; 0       ;
+------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                           ;
+-------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                          ; Location             ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; clk                                                                                                                           ; PIN_M16              ; 432     ; Clock                     ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; clk                                                                                                                           ; PIN_M16              ; 2       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; control_path:control|Q.S1                                                                                                     ; FF_X42_Y31_N53       ; 35      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; control_path:control|T[8]                                                                                                     ; LABCELL_X40_Y29_N54  ; 22      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; control_path:control|WideOr0~0                                                                                                ; MLABCELL_X47_Y28_N30 ; 22      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; control_path:control|WideOr3~0                                                                                                ; LABCELL_X46_Y28_N36  ; 12      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; control_path:control|WideOr9                                                                                                  ; LABCELL_X42_Y29_N45  ; 21      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; data_path:data|B_IN[0]                                                                                                        ; LABCELL_X45_Y28_N33  ; 45      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; data_path:data|b_ena                                                                                                          ; LABCELL_X45_Y28_N12  ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; data_path:data|bootload:bootload_instance|control_bootload:control_path|T[2]~2                                                ; LABCELL_X56_Y31_N24  ; 16      ; Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; data_path:data|bootload:bootload_instance|control_bootload:control_path|T[3]~3                                                ; LABCELL_X56_Y31_N42  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; data_path:data|bootload:bootload_instance|control_bootload:control_path|T[4]~4                                                ; LABCELL_X57_Y31_N48  ; 8       ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; data_path:data|bootload:bootload_instance|control_bootload:control_path|T[5]~5                                                ; LABCELL_X57_Y31_N30  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; data_path:data|bootload:bootload_instance|control_bootload:control_path|nQ.S2_2~0                                             ; LABCELL_X56_Y32_N9   ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; data_path:data|bootload:bootload_instance|data_bootload:data_path|a_ena~0                                                     ; LABCELL_X56_Y32_N3   ; 15      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; data_path:data|bootload:bootload_instance|data_bootload:data_path|a_in~0                                                      ; LABCELL_X56_Y32_N36  ; 15      ; Sync. clear, Sync. load   ; no     ; --                   ; --               ; --                        ;
; data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|clk                                  ; FF_X59_Y30_N29       ; 34      ; Clock                     ; no     ; --                   ; --               ; --                        ;
; data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|control_path_receive:c|T[2]~0        ; LABCELL_X56_Y30_N33  ; 12      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|data_path_receive:d|data_ena~0       ; LABCELL_X57_Y30_N0   ; 12      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; data_path:data|carry_ena                                                                                                      ; LABCELL_X46_Y28_N54  ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; data_path:data|ls_multiple:pe_block|reg_ena                                                                                   ; LABCELL_X45_Y27_N12  ; 10      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; data_path:data|ram:mem|altsyncram:altsyncram_component|altsyncram_ksv3:auto_generated|decode_11a:rden_decode|w_anode462w[2]~0 ; MLABCELL_X39_Y30_N12 ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; data_path:data|ram:mem|altsyncram:altsyncram_component|altsyncram_ksv3:auto_generated|decode_11a:rden_decode|w_anode476w[2]~0 ; LABCELL_X42_Y32_N48  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; data_path:data|ram:mem|altsyncram:altsyncram_component|altsyncram_ksv3:auto_generated|decode_11a:rden_decode|w_anode476w[2]~1 ; LABCELL_X43_Y30_N27  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; data_path:data|ram:mem|altsyncram:altsyncram_component|altsyncram_ksv3:auto_generated|decode_11a:rden_decode|w_anode476w[2]~2 ; LABCELL_X42_Y32_N9   ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; data_path:data|ram:mem|altsyncram:altsyncram_component|altsyncram_ksv3:auto_generated|decode_8la:decode3|w_anode424w[2]~0     ; MLABCELL_X39_Y31_N51 ; 16      ; Write enable              ; no     ; --                   ; --               ; --                        ;
; data_path:data|ram:mem|altsyncram:altsyncram_component|altsyncram_ksv3:auto_generated|decode_8la:decode3|w_anode437w[2]~0     ; LABCELL_X42_Y32_N12  ; 16      ; Write enable              ; no     ; --                   ; --               ; --                        ;
; data_path:data|ram:mem|altsyncram:altsyncram_component|altsyncram_ksv3:auto_generated|decode_8la:decode3|w_anode445w[2]~0     ; LABCELL_X43_Y30_N48  ; 16      ; Write enable              ; no     ; --                   ; --               ; --                        ;
; data_path:data|ram:mem|altsyncram:altsyncram_component|altsyncram_ksv3:auto_generated|decode_8la:decode3|w_anode453w[2]~0     ; LABCELL_X42_Y32_N30  ; 16      ; Write enable              ; no     ; --                   ; --               ; --                        ;
; data_path:data|register_file:rf|ena[0]~1                                                                                      ; LABCELL_X45_Y32_N0   ; 19      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; data_path:data|register_file:rf|ena[1]~7                                                                                      ; LABCELL_X45_Y32_N3   ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; data_path:data|register_file:rf|ena[2]~5                                                                                      ; LABCELL_X45_Y28_N0   ; 20      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; data_path:data|register_file:rf|ena[3]~6                                                                                      ; LABCELL_X45_Y32_N24  ; 18      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; data_path:data|register_file:rf|ena[4]~2                                                                                      ; LABCELL_X45_Y32_N27  ; 20      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; data_path:data|register_file:rf|ena[5]~3                                                                                      ; LABCELL_X45_Y32_N21  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; data_path:data|register_file:rf|ena[6]~4                                                                                      ; LABCELL_X45_Y32_N39  ; 20      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; data_path:data|wren~0                                                                                                         ; MLABCELL_X47_Y28_N36 ; 68      ; Read enable               ; no     ; --                   ; --               ; --                        ;
; reset_bar                                                                                                                     ; PIN_N16              ; 57      ; Sync. clear, Sync. load   ; no     ; --                   ; --               ; --                        ;
; reset_bar                                                                                                                     ; PIN_N16              ; 388     ; Async. clear              ; yes    ; Global Clock         ; GCLK8            ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                          ;
+-----------+----------+---------+----------------------+------------------+---------------------------+
; Name      ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------+----------+---------+----------------------+------------------+---------------------------+
; clk       ; PIN_M16  ; 432     ; Global Clock         ; GCLK10           ; --                        ;
; reset_bar ; PIN_N16  ; 388     ; Global Clock         ; GCLK8            ; --                        ;
+-----------+----------+---------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+--------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; Name                                                                                             ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF  ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs         ;
+--------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; data_path:data|ram:mem|altsyncram:altsyncram_component|altsyncram_ksv3:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 32768        ; 16           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 524288 ; 32768                       ; 16                          ; --                          ; --                          ; 524288              ; 64          ; 0     ; None ; M10K_X38_Y37_N0, M10K_X41_Y41_N0, M10K_X49_Y40_N0, M10K_X41_Y37_N0, M10K_X38_Y26_N0, M10K_X26_Y32_N0, M10K_X26_Y29_N0, M10K_X41_Y32_N0, M10K_X38_Y27_N0, M10K_X49_Y28_N0, M10K_X49_Y25_N0, M10K_X41_Y28_N0, M10K_X38_Y38_N0, M10K_X58_Y33_N0, M10K_X49_Y31_N0, M10K_X41_Y26_N0, M10K_X38_Y35_N0, M10K_X49_Y35_N0, M10K_X49_Y27_N0, M10K_X26_Y31_N0, M10K_X26_Y34_N0, M10K_X58_Y34_N0, M10K_X26_Y33_N0, M10K_X49_Y34_N0, M10K_X38_Y34_N0, M10K_X41_Y34_N0, M10K_X58_Y29_N0, M10K_X41_Y38_N0, M10K_X41_Y30_N0, M10K_X41_Y27_N0, M10K_X58_Y30_N0, M10K_X41_Y31_N0, M10K_X38_Y41_N0, M10K_X41_Y40_N0, M10K_X49_Y33_N0, M10K_X49_Y37_N0, M10K_X38_Y31_N0, M10K_X41_Y25_N0, M10K_X49_Y39_N0, M10K_X41_Y39_N0, M10K_X38_Y25_N0, M10K_X38_Y39_N0, M10K_X41_Y33_N0, M10K_X38_Y40_N0, M10K_X38_Y28_N0, M10K_X41_Y35_N0, M10K_X58_Y31_N0, M10K_X41_Y24_N0, M10K_X38_Y33_N0, M10K_X38_Y36_N0, M10K_X58_Y32_N0, M10K_X38_Y32_N0, M10K_X38_Y29_N0, M10K_X26_Y30_N0, M10K_X49_Y29_N0, M10K_X49_Y32_N0, M10K_X38_Y30_N0, M10K_X41_Y29_N0, M10K_X49_Y26_N0, M10K_X49_Y30_N0, M10K_X38_Y24_N0, M10K_X41_Y36_N0, M10K_X49_Y38_N0, M10K_X49_Y36_N0 ; Don't care           ; Don't care      ; New data        ; Off      ; No                     ; No - Address Too Wide ;
+--------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+----------------------------------------------------------+
; Routing Usage Summary                                    ;
+------------------------------+---------------------------+
; Routing Resource Type        ; Usage                     ;
+------------------------------+---------------------------+
; Block interconnects          ; 2,741 / 374,484 ( < 1 % ) ;
; C12 interconnects            ; 81 / 16,664 ( < 1 % )     ;
; C2 interconnects             ; 943 / 155,012 ( < 1 % )   ;
; C4 interconnects             ; 542 / 72,600 ( < 1 % )    ;
; DQS bus muxes                ; 0 / 30 ( 0 % )            ;
; DQS-18 I/O buses             ; 0 / 30 ( 0 % )            ;
; DQS-9 I/O buses              ; 0 / 30 ( 0 % )            ;
; Direct links                 ; 138 / 374,484 ( < 1 % )   ;
; Global clocks                ; 2 / 16 ( 13 % )           ;
; Horizontal periphery clocks  ; 0 / 72 ( 0 % )            ;
; Local interconnects          ; 360 / 112,960 ( < 1 % )   ;
; Quadrant clocks              ; 0 / 88 ( 0 % )            ;
; R14 interconnects            ; 217 / 15,868 ( 1 % )      ;
; R14/C12 interconnect drivers ; 240 / 27,256 ( < 1 % )    ;
; R3 interconnects             ; 1,224 / 169,296 ( < 1 % ) ;
; R6 interconnects             ; 2,219 / 330,800 ( < 1 % ) ;
; Spine clocks                 ; 8 / 480 ( 2 % )           ;
; Wire stub REs                ; 0 / 20,834 ( 0 % )        ;
+------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 20        ; 0            ; 0            ; 20        ; 20        ; 0            ; 16           ; 0            ; 0            ; 0            ; 0            ; 16           ; 0            ; 0            ; 0            ; 0            ; 16           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 20           ; 20           ; 20           ; 20           ; 20           ; 0         ; 20           ; 20           ; 0         ; 0         ; 20           ; 4            ; 20           ; 20           ; 20           ; 20           ; 4            ; 20           ; 20           ; 20           ; 20           ; 4            ; 20           ; 20           ; 20           ; 20           ; 20           ; 20           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; P0[0]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; P0[1]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; P0[2]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; P0[3]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; P0[4]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; P0[5]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; P0[6]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; P0[7]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; P0[8]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; P0[9]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; P0[10]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; P0[11]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; P0[12]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; P0[13]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; P0[14]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; P0[15]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clk                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reset_bar          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; bootload_bar       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                                                      ; Destination Clock(s)                                                                         ; Delay Added in ns ;
+------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+-------------------+
; data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|clk         ; clk                                                                                          ; 149.3             ;
; clk                                                                                                  ; clk                                                                                          ; 43.4              ;
; clk,data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|clk     ; clk                                                                                          ; 37.4              ;
; data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|clk         ; data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|clk ; 35.5              ;
; clk,data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|clk,I/O ; clk                                                                                          ; 26.5              ;
+------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                             ;
+-------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                           ; Destination Register                                                                                                                      ; Delay Added in ns ;
+-------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|clk                                              ; data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|clk                                              ; 6.484             ;
; data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|control_path_receive:c|Q.valid_chk               ; data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|receive2                                         ; 3.791             ;
; data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|data_path_receive:d|my_reg_prim:data_reg|Dout[9] ; data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|receive2                                         ; 3.764             ;
; data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|data_path_receive:d|my_reg_prim:data_reg|Dout[8] ; data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|receive2                                         ; 3.730             ;
; data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|\clk_divide:count[5]                             ; data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|clk                                              ; 3.517             ;
; data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|\clk_divide:count[7]                             ; data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|clk                                              ; 3.474             ;
; data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|data_path_receive:d|my_reg_prim:data_reg|Dout[6] ; data_path:data|bootload:bootload_instance|data_bootload:data_path|my_reg:dat|Dout[6]                                                      ; 3.445             ;
; data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|\clk_divide:count[0]                             ; data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|clk                                              ; 3.397             ;
; data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|\clk_divide:count[8]                             ; data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|clk                                              ; 3.395             ;
; data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|data_path_receive:d|my_reg_prim:data_reg|Dout[2] ; data_path:data|bootload:bootload_instance|data_bootload:data_path|my_reg:dat|Dout[2]                                                      ; 3.373             ;
; data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|\clk_divide:count[2]                             ; data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|clk                                              ; 3.354             ;
; data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|\clk_divide:count[3]                             ; data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|clk                                              ; 3.324             ;
; data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|\clk_divide:count[1]                             ; data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|clk                                              ; 3.324             ;
; data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|\clk_divide:count[4]                             ; data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|clk                                              ; 3.324             ;
; data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|\clk_divide:count[6]                             ; data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|clk                                              ; 3.251             ;
; data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|data_path_receive:d|my_reg_prim:data_reg|Dout[1] ; data_path:data|bootload:bootload_instance|data_bootload:data_path|my_reg:addr|Dout[8]                                                     ; 3.154             ;
; data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|data_path_receive:d|my_reg_prim:data_reg|Dout[3] ; data_path:data|bootload:bootload_instance|data_bootload:data_path|my_reg:addr|Dout[8]                                                     ; 3.132             ;
; data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|data_path_receive:d|my_reg_prim:data_reg|Dout[0] ; data_path:data|bootload:bootload_instance|data_bootload:data_path|my_reg:addr|Dout[8]                                                     ; 3.099             ;
; data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|data_path_receive:d|my_reg_prim:data_reg|Dout[5] ; data_path:data|bootload:bootload_instance|data_bootload:data_path|my_reg:count|Dout[5]                                                    ; 3.004             ;
; data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|data_path_receive:d|my_reg_prim:data_reg|Dout[4] ; data_path:data|bootload:bootload_instance|data_bootload:data_path|my_reg:addr|Dout[12]                                                    ; 2.970             ;
; data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|data_path_receive:d|my_reg_prim:data_reg|Dout[7] ; data_path:data|bootload:bootload_instance|data_bootload:data_path|my_reg:count|Dout[7]                                                    ; 2.939             ;
; data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|receive2                                         ; data_path:data|bootload:bootload_instance|data_bootload:data_path|my_reg:addr|Dout[8]                                                     ; 2.456             ;
; data_path:data|bootload:bootload_instance|control_bootload:control_path|Q.S0                                                              ; data_path:data|bootload:bootload_instance|control_bootload:control_path|Q.S2_1                                                            ; 1.527             ;
; data_path:data|bootload:bootload_instance|control_bootload:control_path|Q.S1                                                              ; data_path:data|bootload:bootload_instance|control_bootload:control_path|Q.S2_1                                                            ; 1.527             ;
; data_path:data|bootload:bootload_instance|control_bootload:control_path|Q.S2_2                                                            ; data_path:data|bootload:bootload_instance|data_bootload:data_path|my_reg:addr|Dout[8]                                                     ; 1.508             ;
; data_path:data|bootload:bootload_instance|data_bootload:data_path|my_reg:addr|Dout[4]                                                     ; data_path:data|bootload:bootload_instance|data_bootload:data_path|my_reg:addr|Dout[8]                                                     ; 1.423             ;
; data_path:data|bootload:bootload_instance|control_bootload:control_path|Q.S3_2                                                            ; data_path:data|bootload:bootload_instance|data_bootload:data_path|my_reg:addr|Dout[8]                                                     ; 1.423             ;
; data_path:data|bootload:bootload_instance|control_bootload:control_path|Q.S2_1                                                            ; data_path:data|bootload:bootload_instance|data_bootload:data_path|my_reg:addr|Dout[8]                                                     ; 1.423             ;
; reset_bar                                                                                                                                 ; data_path:data|bootload:bootload_instance|data_bootload:data_path|my_reg:addr|Dout[8]                                                     ; 1.423             ;
; data_path:data|bootload:bootload_instance|data_bootload:data_path|my_reg:addr|Dout[7]                                                     ; data_path:data|bootload:bootload_instance|data_bootload:data_path|my_reg:addr|Dout[8]                                                     ; 1.392             ;
; data_path:data|bootload:bootload_instance|data_bootload:data_path|my_reg:addr|Dout[3]                                                     ; data_path:data|bootload:bootload_instance|data_bootload:data_path|my_reg:addr|Dout[8]                                                     ; 1.376             ;
; data_path:data|bootload:bootload_instance|data_bootload:data_path|my_reg:addr|Dout[2]                                                     ; data_path:data|bootload:bootload_instance|data_bootload:data_path|my_reg:addr|Dout[8]                                                     ; 1.289             ;
; data_path:data|bootload:bootload_instance|data_bootload:data_path|my_reg:addr|Dout[1]                                                     ; data_path:data|bootload:bootload_instance|data_bootload:data_path|my_reg:addr|Dout[8]                                                     ; 1.258             ;
; data_path:data|bootload:bootload_instance|control_bootload:control_path|Q.S3_1                                                            ; data_path:data|bootload:bootload_instance|data_bootload:data_path|my_reg:dat|Dout[4]                                                      ; 1.247             ;
; data_path:data|bootload:bootload_instance|data_bootload:data_path|my_reg:addr|Dout[0]                                                     ; data_path:data|bootload:bootload_instance|data_bootload:data_path|my_reg:addr|Dout[8]                                                     ; 1.223             ;
; data_path:data|bootload:bootload_instance|data_bootload:data_path|my_reg:addr|Dout[6]                                                     ; data_path:data|bootload:bootload_instance|data_bootload:data_path|my_reg:addr|Dout[8]                                                     ; 1.195             ;
; data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|data_path_receive:d|my_reg_prim:rx_reg|Dout[0]   ; data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|data_path_receive:d|my_reg_prim:data_reg|Dout[9] ; 1.181             ;
; data_path:data|bootload:bootload_instance|data_bootload:data_path|my_reg:addr|Dout[5]                                                     ; data_path:data|bootload:bootload_instance|data_bootload:data_path|my_reg:addr|Dout[8]                                                     ; 1.153             ;
; data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|data_path_receive:d|my_reg_prim:cnt1_reg|Dout[0] ; data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|data_path_receive:d|my_reg_prim:cnt1_reg|Dout[1] ; 1.097             ;
; data_path:data|ls_multiple:pe_block|my_reg:T|Dout[0]                                                                                      ; control_path:control|Q.S5                                                                                                                 ; 1.078             ;
; data_path:data|ls_multiple:pe_block|my_reg:T|Dout[1]                                                                                      ; control_path:control|Q.S5                                                                                                                 ; 1.040             ;
; data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|data_path_receive:d|my_reg_prim:cnt1_reg|Dout[1] ; data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|control_path_receive:c|Q.valid_chk               ; 0.943             ;
; data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|data_path_receive:d|my_reg_prim:cnt1_reg|Dout[3] ; data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|data_path_receive:d|my_reg_prim:cnt1_reg|Dout[1] ; 0.939             ;
; data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|control_path_receive:c|Q.ready                   ; data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|control_path_receive:c|Q.receive_chk             ; 0.929             ;
; data_path:data|ls_multiple:pe_block|my_reg:T|Dout[2]                                                                                      ; control_path:control|Q.S5                                                                                                                 ; 0.914             ;
; data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|data_path_receive:d|my_reg_prim:cnt2_reg|Dout[0] ; data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|data_path_receive:d|my_reg_prim:cnt2_reg|Dout[1] ; 0.910             ;
; data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|data_path_receive:d|my_reg_prim:cnt1_reg|Dout[2] ; data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|data_path_receive:d|my_reg_prim:cnt1_reg|Dout[1] ; 0.910             ;
; data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|control_path_receive:c|Q.receive                 ; data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|data_path_receive:d|my_reg_prim:cnt2_reg|Dout[2] ; 0.910             ;
; data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|control_path_receive:c|Q.receive_chk             ; data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|control_path_receive:c|Q.ready                   ; 0.901             ;
; data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|data_path_receive:d|my_reg_prim:cnt2_reg|Dout[1] ; data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|data_path_receive:d|my_reg_prim:cnt2_reg|Dout[2] ; 0.856             ;
; data_path:data|ls_multiple:pe_block|my_reg:T|Dout[4]                                                                                      ; control_path:control|Q.S5                                                                                                                 ; 0.802             ;
; data_path:data|ls_multiple:pe_block|my_reg:T|Dout[5]                                                                                      ; control_path:control|Q.S5                                                                                                                 ; 0.802             ;
; data_path:data|ls_multiple:pe_block|my_reg:T|Dout[6]                                                                                      ; control_path:control|Q.S5                                                                                                                 ; 0.802             ;
; data_path:data|ls_multiple:pe_block|my_reg:T|Dout[7]                                                                                      ; control_path:control|Q.S5                                                                                                                 ; 0.802             ;
; data_path:data|ls_multiple:pe_block|my_reg:T|Dout[3]                                                                                      ; control_path:control|Q.S5                                                                                                                 ; 0.802             ;
; data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|data_path_receive:d|my_reg_prim:cnt2_reg|Dout[2] ; data_path:data|bootload:bootload_instance|data_bootload:data_path|uart_receive:reception|data_path_receive:d|my_reg_prim:cnt1_reg|Dout[1] ; 0.775             ;
; control_path:control|Q.B0                                                                                                                 ; data_path:data|bootload:bootload_instance|control_bootload:control_path|Q.S2_1                                                            ; 0.603             ;
; data_path:data|register_file:rf|my_reg:\GEN_REG:7:REG|Dout[10]                                                                            ; data_path:data|ram:mem|altsyncram:altsyncram_component|altsyncram_ksv3:auto_generated|ram_block1a55~porta_address_reg0                    ; 0.567             ;
; control_path:control|Q.B1                                                                                                                 ; data_path:data|bootload:bootload_instance|control_bootload:control_path|Q.S2_1                                                            ; 0.549             ;
; data_path:data|register_file:rf|my_reg:\GEN_REG:7:REG|Dout[9]                                                                             ; data_path:data|ram:mem|altsyncram:altsyncram_component|altsyncram_ksv3:auto_generated|ram_block1a55~porta_address_reg0                    ; 0.545             ;
; data_path:data|register_file:rf|my_reg:\GEN_REG:7:REG|Dout[12]                                                                            ; data_path:data|my_reg:PC_reg|Dout[12]                                                                                                     ; 0.541             ;
; data_path:data|my_reg:E1_reg|Dout[12]                                                                                                     ; data_path:data|my_reg:PC_reg|Dout[12]                                                                                                     ; 0.539             ;
; data_path:data|my_reg:PC_reg|Dout[11]                                                                                                     ; data_path:data|ram:mem|altsyncram:altsyncram_component|altsyncram_ksv3:auto_generated|ram_block1a49~porta_address_reg0                    ; 0.515             ;
; data_path:data|bootload:bootload_instance|control_bootload:control_path|Q.S4                                                              ; data_path:data|bootload:bootload_instance|control_bootload:control_path|Q.S0                                                              ; 0.512             ;
; data_path:data|my_reg:PC_reg|Dout[5]                                                                                                      ; data_path:data|register_file:rf|my_reg:\GEN_REG:4:REG|Dout[5]                                                                             ; 0.511             ;
; data_path:data|my_reg:instruction_register|Dout[12]                                                                                       ; data_path:data|my_reg:Zero_CCR|Dout[0]                                                                                                    ; 0.493             ;
; data_path:data|my_reg:instruction_register|Dout[13]                                                                                       ; data_path:data|my_reg:Zero_CCR|Dout[0]                                                                                                    ; 0.493             ;
; data_path:data|my_reg:Zero_CCR|Dout[0]                                                                                                    ; data_path:data|my_reg:Zero_CCR|Dout[0]                                                                                                    ; 0.493             ;
; control_path:control|Q.S3                                                                                                                 ; data_path:data|my_reg:Zero_CCR|Dout[0]                                                                                                    ; 0.493             ;
; data_path:data|my_reg:instruction_register|Dout[14]                                                                                       ; data_path:data|my_reg:Zero_CCR|Dout[0]                                                                                                    ; 0.493             ;
; data_path:data|my_reg:instruction_register|Dout[15]                                                                                       ; data_path:data|my_reg:Zero_CCR|Dout[0]                                                                                                    ; 0.493             ;
; control_path:control|Q.S7                                                                                                                 ; data_path:data|my_reg:Zero_CCR|Dout[0]                                                                                                    ; 0.493             ;
; data_path:data|my_reg:PC_reg|Dout[15]                                                                                                     ; data_path:data|my_reg:PC_reg|Dout[15]                                                                                                     ; 0.459             ;
; data_path:data|bootload:bootload_instance|data_bootload:data_path|my_reg:addr|Dout[8]                                                     ; data_path:data|bootload:bootload_instance|data_bootload:data_path|my_reg:addr|Dout[8]                                                     ; 0.414             ;
; data_path:data|my_reg:E1_reg|Dout[1]                                                                                                      ; data_path:data|my_reg:T1_Reg|Dout[1]                                                                                                      ; 0.404             ;
; data_path:data|register_file:rf|my_reg:\GEN_REG:7:REG|Dout[1]                                                                             ; data_path:data|my_reg:T1_Reg|Dout[1]                                                                                                      ; 0.404             ;
; data_path:data|my_reg:T1_Reg|Dout[1]                                                                                                      ; data_path:data|my_reg:T1_Reg|Dout[1]                                                                                                      ; 0.404             ;
; data_path:data|my_reg:E2_reg|Dout[1]                                                                                                      ; data_path:data|my_reg:T1_Reg|Dout[1]                                                                                                      ; 0.404             ;
; data_path:data|my_reg:E1_reg|Dout[0]                                                                                                      ; data_path:data|my_reg:T1_Reg|Dout[1]                                                                                                      ; 0.404             ;
; data_path:data|register_file:rf|my_reg:\GEN_REG:7:REG|Dout[0]                                                                             ; data_path:data|my_reg:T1_Reg|Dout[1]                                                                                                      ; 0.404             ;
; data_path:data|my_reg:T1_Reg|Dout[0]                                                                                                      ; data_path:data|my_reg:T1_Reg|Dout[1]                                                                                                      ; 0.404             ;
; data_path:data|my_reg:T2_reg|Dout[0]                                                                                                      ; data_path:data|my_reg:T1_Reg|Dout[1]                                                                                                      ; 0.404             ;
; data_path:data|my_reg:instruction_register|Dout[1]                                                                                        ; data_path:data|my_reg:T1_Reg|Dout[1]                                                                                                      ; 0.404             ;
; data_path:data|my_reg:T2_reg|Dout[1]                                                                                                      ; data_path:data|my_reg:T1_Reg|Dout[1]                                                                                                      ; 0.404             ;
; data_path:data|my_reg:B_flop|Dout[0]                                                                                                      ; control_path:control|Q.S5                                                                                                                 ; 0.404             ;
; data_path:data|my_reg:instruction_register|Dout[0]                                                                                        ; data_path:data|my_reg:T1_Reg|Dout[1]                                                                                                      ; 0.404             ;
; control_path:control|Q.S15                                                                                                                ; data_path:data|my_reg:T1_Reg|Dout[1]                                                                                                      ; 0.404             ;
; control_path:control|Q.S11                                                                                                                ; data_path:data|my_reg:T1_Reg|Dout[1]                                                                                                      ; 0.404             ;
; data_path:data|my_reg:E2_reg|Dout[0]                                                                                                      ; data_path:data|my_reg:T1_Reg|Dout[1]                                                                                                      ; 0.404             ;
; control_path:control|Q.S14                                                                                                                ; data_path:data|my_reg:T1_Reg|Dout[1]                                                                                                      ; 0.404             ;
; control_path:control|Q.S13                                                                                                                ; data_path:data|my_reg:T1_Reg|Dout[1]                                                                                                      ; 0.404             ;
; control_path:control|Q.S1                                                                                                                 ; data_path:data|my_reg:T1_Reg|Dout[1]                                                                                                      ; 0.404             ;
; data_path:data|my_reg:E1_reg|Dout[4]                                                                                                      ; data_path:data|ram:mem|altsyncram:altsyncram_component|altsyncram_ksv3:auto_generated|ram_block1a49~porta_address_reg0                    ; 0.400             ;
; data_path:data|register_file:rf|my_reg:\GEN_REG:7:REG|Dout[4]                                                                             ; data_path:data|ram:mem|altsyncram:altsyncram_component|altsyncram_ksv3:auto_generated|ram_block1a49~porta_address_reg0                    ; 0.400             ;
; data_path:data|my_reg:E2_reg|Dout[11]                                                                                                     ; data_path:data|ram:mem|altsyncram:altsyncram_component|altsyncram_ksv3:auto_generated|ram_block1a49~porta_address_reg0                    ; 0.387             ;
; control_path:control|Q.S9                                                                                                                 ; control_path:control|Q.S5                                                                                                                 ; 0.380             ;
; control_path:control|Q.S16                                                                                                                ; control_path:control|Q.S5                                                                                                                 ; 0.380             ;
; data_path:data|my_reg:instruction_register|Dout[9]                                                                                        ; control_path:control|Q.S5                                                                                                                 ; 0.380             ;
; data_path:data|my_reg:instruction_register|Dout[6]                                                                                        ; control_path:control|Q.S5                                                                                                                 ; 0.380             ;
; data_path:data|my_reg:instruction_register|Dout[11]                                                                                       ; control_path:control|Q.S5                                                                                                                 ; 0.380             ;
+-------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (119006): Selected device 5CGXFC7C7F23C8 for design "RISC_2022"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 20 pins of 20 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 2 clocks (2 global)
    Info (11162): clk~inputCLKENA0 with 378 fanout uses global clock CLKCTRL_G10
    Info (11162): reset_bar~inputCLKENA0 with 339 fanout uses global clock CLKCTRL_G8
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Critical Warning (332012): Synopsys Design Constraints File file not found: 'RISC_2022.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:12
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:01:48
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:05
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 10% of the available device resources in the region that extends from location X33_Y23 to location X44_Y34
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:14
Info (11888): Total time spent on timing analysis during the Fitter is 3.49 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:07
Info (144001): Generated suppressed messages file C:/Users/abhir/Documents/GitHub/RISC_2022/QUARTUS_FILES/output_files/RISC_2022.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 7085 megabytes
    Info: Processing ended: Sun Apr 17 00:39:38 2022
    Info: Elapsed time: 00:04:26
    Info: Total CPU time (on all processors): 00:15:25


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/abhir/Documents/GitHub/RISC_2022/QUARTUS_FILES/output_files/RISC_2022.fit.smsg.


