## Andgate

與[NOT閘](https://github.com/freexd0m0329/HDLBits/tree/main/Ch2_VerilogLanguague/Ch2-1_Basics/L03_Inverter)相似，但具有兩個輸入訊號，而在電路訊號中，一條導線只能由一個訊號進行驅動，而沒有被驅動的導線在合成電路時通常會被當作是0，此電路行為與邏輯閘中的及閘相同

### Problem：

建立一個與AND閘相同行為的模組

![Untitled](https://hdlbits.01xz.net/mw/images/7/78/Andgate.png)

### Waveform：

![waveform](https://github.com/freexd0m0329/HDLBits/blob/main/Ch2_VerilogLanguague/Ch2-1_Basics/L04_ANDgate/waveform.png?raw=true)