# DDR4 SDRAM - Initialization, Training and Calibration   

## Introduction   

当带有DRAM子系统的设备通电时，在DRAM进入读写操作状态之前会做很多预操作。以下JEDEC规范中的状态机显示了DRAM从上电开始的各种状态转换。

![*Figure 1: DDR4 State Machine*](C:\Users\lanzhang\Desktop\trans\pic\2\ddr4-init-state-machine.png)

**Figure 0: DDR4 State Machine**

本质上，初始化的过程包括4个不同的步骤。

- 上电和初始化  
- ZQ校准  
- Vref DQ 校准   
- 读/写 training   

为了更好地理解以下部分，我们假设有一个如下所示的系统——带有1个DIMM模块的ASIC/FPGA/处理器。
![*Figure 2: Example System*](C:\Users\lanzhang\Desktop\trans\pic\2\ddr4-init-system.png)   
**Figure 1: Example System**    

## Initialization    
![*Figure 3: Initialization States*](C:\Users\lanzhang\Desktop\trans\pic\2\ddr4-init-powerup.png)
**Figure 2: Initialization States**   

上电和初始化是一个固定的有明确定义的步骤序列。通常，当系统上电并且ASIC/FPGA/CPU中的控制器从复位状态移除时，会自动执行上电和初始化序列。

以下是一个控制器初始化功能的超级简化版本。有关确切的详细信息，请参阅JESD79-49A规范中的第3.3节。

1. 给DRAM供电。
2. 释放RESET并激活ClockEnable(CKE)。
3. 使能时钟CK_t/CK_c。
4. 发出MRS命令并加载模式寄存器(模式寄存器按特定顺序加载)。
5. 执行ZQ校准(ZQCL)。
6. 使DRAM进入IDLE状态。

此时，DIMM模块上的DRAM必须得到运行的具体的时序参数，比如运行频率、CAS延迟(CL)、CAS写入延迟(CWL)以及其他时序参数。

## ZQ Calibration     

![*Figure 3: ZQCL*](.\pic\2\ddr4-init-zqcl.png)

**Figure 3: ZQCL**  

ZQ校准与数据引脚[DQ]相关。为了了解ZQ校准的作用以及为什么需要它，我们需要首先查看每个DQ引脚后面的电路。请记住，DQ引脚是双向的。它负责在读取期间发送回数据，并在写入期间接收数据。

![Figure 4: DQ calibration block](.\pic\2\ddr4-init-zq-block.png)

**Figure 4: DQ calibration block**

现在，如果你看一下DRAM内部，就会发现每个DQ引脚后面的电路由一组并联的240Ω电阻支路组成，如图4所示。由于CMOS器件的性质，这些电阻永远不会恰好是240Ω。往往电阻甚至会因电压和温度变化而受到影响。因此，我们将它们设计称为阻抗可调的。

为了将这些电阻调谐到正好240Ω，每个DRAM具有：

- 一个称为DQ calibration control block的特殊的模块。
- 一个连接外部高精度240Ω阻值参考电阻器的引脚。所连接的电阻精度在240欧姆±1%。

外部所连接的高精度参考电阻可以在任何有效工作温度范围内保持240Ω。当初始化过程中发出ZQCAL校准命令后，DQ calibration control block会被使能，之后根据参考电阻产生一个调整参数。调整参数会被配置到各个DQ电路中，使各个DQ电路保持240欧姆的阻值。

------

*好的，上面的解释是ZQ校准的快速概述。如果该部分满足了你的需求，请继续下一章节。如果您渴望了解更多详细信息，请继续阅读本章节。*

------

DQ电路中的240Ω电阻支路是一种称为*"多晶硅电阻器"的电阻器*，通常略大于240Ω（多晶硅电阻器是一种与CMOS技术兼容的电阻器）。有许多p沟道器件并联连接到该多电阻，因此可以精确地调谐到240Ω。

![图 5：DQ 驱动器/接收器电路[来源：美光数据表]](.\pic\2\ddr4-init-zq-dq-circuit.png)

**Figure 5: DQ driver/receiver circuit [Source: Micron datasheet]**   

现在，连接到DQ校准控制模块的电路本质上是一个电阻分压器电路，其中一个电阻是由多晶硅电阻，另一个是精密240Ω。当在初始化期间发出ZQCL命令时，DQ校准控制模块被使能，DQ校准控制模块中的内部比较器将通过参数VOH[0:4]调整p沟道器件，直到电压达到精准的 VDDq/2（经典电阻分压器）。此时，校准已完成，之后将参数 VOH传递给所有的DQ引脚。

![*Figure 6: DQ calibration block [Source: Micron datasheet]*](.\pic\2\ddr4-init-zq-calib.png)

**Figure 6: DQ calibration block [Source: Micron datasheet]**

*接下来，您可能想知道为什么初始化要先将DQ引脚的电阻网络的阻抗调整为240Ω？*

通过一组并联的240Ω电阻，您可以调整驱动的能量（对于READ）和终端阻抗（对于WRITE）。由于每个PCB布局都是不同的，因此需要这种自适应调整功能来提高信号完整性，最大化的扩大信号眼图并提高DRAM的运行速度。

来自DRAM的信号驱动能量可以通过设置模式寄存器MR1[2:1]来控制。而终端阻抗可以分别使用模式寄存器MR1，MR2和MR5的组合进行切换RTT_NOM,RTT_WR&RTT_PARK三种模式来进行控制。

## Vref DQ Calibration   

![*Figure 7: VrefDQ Calibration*](C:\Users\lanzhang\Desktop\trans\pic\2\ddr4-init-training.png)

**Figure 7: VrefDQ Calibration**

在DDR4中，数据线[DQ]的端接样式从CTT（中心抽头端接，也称为SSTL系列螺柱端接逻辑）更改为POD（伪开漏）。这样做是为了提高高速信号的完整性并节省IO功率。DDR4不是同类产品中的第一个使用这种终端模式的标准，GDDR5（图形DRAM）也使用POD。

![*Figure 8: SSTL in DDR3 vs POD in DDR4 [Image Source: Micron handbook]*](C:\Users\lanzhang\Desktop\trans\pic\2\ddr4-init-pod.png)

**Figure 8: SSTL in DDR3 vs POD in DDR4 [Image Source: Micron handbook]**

这意味着，在DDR3中，使用Vdd/2的电平作为参考电压来确定[DQ]信号是0还是1。再看一下图8的左侧，接收器本质上是一个分压器电路。但在DDR4中，接收器处没有分压器电路。相反，它有一个内部参考电压，用于决定数据线[DQ]上的信号是0还是1。这个参考电压称为VrefDQ。VrefDQ可以使用模式寄存器MR6设置，并且需要在VrefDQ校准阶段由存储器控制器正确设置。
