//  D:FFFF:0000_000A
//  D:0000:0000_0000
//  D:0004:0000_0000
// D:000C:0000_0001
//  D:0000:0000_0124
//  D:0004:0000_0100
//  D:000C:0000_0001
  
  
//
// PLLS 196.608MHz
//

// use DEBUG I2C
A:80010000:00000000

D:FFFF:00000000
// Initial Setting
// EN_LDOVCO=0, DITHEN=0, ENSCGDIV=0
D:0028:07880800
D:002c:003733c0
D:0030:55040440
D:0034:00001c00
D:0038:09a00000
D:003c:00000200
// EN_CP=0, INI_BIAS=0
D:0080:00000000
// refclk=24576-->24576, CLKR=1
// OutClock=196608, VCO_Clock=786432, CLKOD=2
// int_part=32, frac_part=0/65536, CLKF=200000
// SSEN=0
D:0028:07880800
D:002c:003723c0
D:0030:55040440
D:0034:00001c00
D:0038:04000004
D:003c:00000200
// EN_LDOVCO=1
D:003c:00000300
// EN_CP=1, INI_BIAS=1
D:0080:00000fff


//
// PLLM 466.0MHz
//

// use DEBUG I2C
A:80010000:00000000

D:FFFF:00000000
// Initial Setting
// EN_LDOVCO=0, DITHEN=0, ENSCGDIV=0
D:0040:07880800
D:0044:003733c0
D:0048:55040440
D:004c:00001c00
D:0050:09a00000
D:0054:00000200
// EN_CP=0, INI_BIAS=0
D:0080:00000000
// refclk=24576-->24576, CLKR=1
// OutClock=466000, VCO_Clock=466000, CLKOD=0
// int_part=18, frac_part=63018/65536, CLKF=ff62a
// SSEN=0
D:0040:07880800
D:0044:003723c0
D:0048:55040440
D:004c:00001c00
D:0050:01fec540
D:0054:00000200
// EN_LDOVCO=1
D:0054:00000300
// DITHEN=1
D:0044:003727c0
// EN_CP=1, INI_BIAS=1
D:0080:00000fff

//change to plls
D:FFFF:0000_0000
D:001C:0000_0700


//set DDR as input mode
D:FFFF:0000_000A

D:0000:0000_0344
D:0004:0004_0004
D:000C:0000_0001

D:0000:0000_0348
D:0004:0004_0004
D:000C:0000_0001

D:0000:0000_034C
D:0004:0004_0004
D:000C:0000_0001

D:0000:0000_0350
D:0004:0004_0004
D:000C:0000_0001

D:0000:0000_0354
D:0004:0004_0004
D:000C:0000_0001

D:0000:0000_0358
D:0004:0004_0004
D:000C:0000_0001

//sys clk change to OSC
D:FFFF:0000_0000
D:001C:0000_0701