C:\lscc\diamond\3.10_x64\synpbase\bin64\c_vhdl.exe  -osyn  "C:\Users\atzir\Documents\6 semestre\arqui\Proyectos Arqui\Proyectos\ram00\ram0\synwork\ram00_ram0_hdl_.srs"  -top  topram00  -prodtype  synplify_pro  -dspmac -fixsmult -infer_seqShift -nram -sdff_counter -divnmod -nostructver  -encrypt  -pro  -dmgen  "C:\Users\atzir\Documents\6 semestre\arqui\Proyectos Arqui\Proyectos\ram00\ram0\dm"  -lite -ui -fid2 -ram -sharing on -ll 2000 -autosm  -ignore_undefined_lib  -lib work C:\lscc\diamond\3.10_x64\cae_library\synthesis\vhdl\machxo2.vhd -lib work "C:\Users\atzir\Documents\6 semestre\arqui\Proyectos Arqui\Proyectos\topdiv00VHDL\div00.vhdl" -lib work "C:\Users\atzir\Documents\6 semestre\arqui\Proyectos Arqui\Proyectos\topdiv00VHDL\osc00.vhdl" -lib work "C:\Users\atzir\Documents\6 semestre\arqui\Proyectos Arqui\Proyectos\topdiv00VHDL\packagediv00.vhdl" -lib work "C:\Users\atzir\Documents\6 semestre\arqui\Proyectos Arqui\Proyectos\topdiv00VHDL\topdiv00.vhdl" -lib work "C:\Users\atzir\Documents\6 semestre\arqui\Proyectos Arqui\Proyectos\ram00\contring00.vhdl" -lib work "C:\Users\atzir\Documents\6 semestre\arqui\Proyectos Arqui\Proyectos\ram00\coder00.vhdl" -lib work "C:\Users\atzir\Documents\6 semestre\arqui\Proyectos Arqui\Proyectos\ram00\ram00.vhdl" -lib work "C:\Users\atzir\Documents\6 semestre\arqui\Proyectos Arqui\Proyectos\ram00\mux00.vhdl" -lib work "C:\Users\atzir\Documents\6 semestre\arqui\Proyectos Arqui\Proyectos\ram00\contRead00.vhdl" -lib work "C:\Users\atzir\Documents\6 semestre\arqui\Proyectos Arqui\Proyectos\ram00\packageram00.vhdl" -lib work "C:\Users\atzir\Documents\6 semestre\arqui\Proyectos Arqui\Proyectos\ram00\topram00.vhdl"  -log  "C:\Users\atzir\Documents\6 semestre\arqui\Proyectos Arqui\Proyectos\ram00\ram0\syntax.log"  -fileorder  "C:\Users\atzir\Documents\6 semestre\arqui\Proyectos Arqui\Proyectos\ram00\ram0\syntmp\hdlorder.tcl"  -jobname  "hdl_info_gen" 
relcom:..\..\..\..\..\..\..\..\..\..\lscc\diamond\3.10_x64\synpbase\bin64\c_vhdl.exe -osyn "C:\Users\atzir\Documents\6 semestre\arqui\Proyectos Arqui\Proyectos\ram00\ram0\synwork\ram00_ram0_hdl_.srs" -top topram00 -prodtype synplify_pro -dspmac -fixsmult -infer_seqShift -nram -sdff_counter -divnmod -nostructver -encrypt -pro -dmgen "C:\Users\atzir\Documents\6 semestre\arqui\Proyectos Arqui\Proyectos\ram00\ram0\dm" -lite -ui -fid2 -ram -sharing on -ll 2000 -autosm -ignore_undefined_lib -lib work ..\..\..\..\..\..\..\..\..\..\lscc\diamond\3.10_x64\cae_library\synthesis\vhdl\machxo2.vhd -lib work "C:\Users\atzir\Documents\6 semestre\arqui\Proyectos Arqui\Proyectos\topdiv00VHDL\div00.vhdl" -lib work "C:\Users\atzir\Documents\6 semestre\arqui\Proyectos Arqui\Proyectos\topdiv00VHDL\osc00.vhdl" -lib work "C:\Users\atzir\Documents\6 semestre\arqui\Proyectos Arqui\Proyectos\topdiv00VHDL\packagediv00.vhdl" -lib work "C:\Users\atzir\Documents\6 semestre\arqui\Proyectos Arqui\Proyectos\topdiv00VHDL\topdiv00.vhdl" -lib work "C:\Users\atzir\Documents\6 semestre\arqui\Proyectos Arqui\Proyectos\ram00\contring00.vhdl" -lib work "C:\Users\atzir\Documents\6 semestre\arqui\Proyectos Arqui\Proyectos\ram00\coder00.vhdl" -lib work "C:\Users\atzir\Documents\6 semestre\arqui\Proyectos Arqui\Proyectos\ram00\ram00.vhdl" -lib work "C:\Users\atzir\Documents\6 semestre\arqui\Proyectos Arqui\Proyectos\ram00\mux00.vhdl" -lib work "C:\Users\atzir\Documents\6 semestre\arqui\Proyectos Arqui\Proyectos\ram00\contRead00.vhdl" -lib work "C:\Users\atzir\Documents\6 semestre\arqui\Proyectos Arqui\Proyectos\ram00\packageram00.vhdl" -lib work "C:\Users\atzir\Documents\6 semestre\arqui\Proyectos Arqui\Proyectos\ram00\topram00.vhdl" -log "C:\Users\atzir\Documents\6 semestre\arqui\Proyectos Arqui\Proyectos\ram00\ram0\syntax.log" -fileorder "C:\Users\atzir\Documents\6 semestre\arqui\Proyectos Arqui\Proyectos\ram00\ram0\syntmp\hdlorder.tcl" -jobname "hdl_info_gen"
rc:0 success:1 runtime:0
file:..\synwork\ram00_ram0_hdl_.srs|io:o|time:0|size:0|exec:0|csum:
file:..\..\..\..\..\..\..\..\..\..\lscc\diamond\3.10_x64\cae_library\synthesis\vhdl\machxo2.vhd|io:i|time:1493331104|size:73964|exec:0|csum:CFF92E93E4FE354031DBB4E0E47DD4A6
file:..\..\..\topdiv00VHDL\div00.vhdl|io:i|time:1550628102|size:2163|exec:0|csum:34AD50B158FA79342A13A153F812AF30
file:..\..\..\topdiv00VHDL\osc00.vhdl|io:i|time:1550624688|size:538|exec:0|csum:5B7FA8B6DD3F1656840CD6D8A14FC5D1
file:..\..\..\topdiv00VHDL\packagediv00.vhdl|io:i|time:1550628440|size:348|exec:0|csum:F98525955B86D5492767887F49B917FF
file:..\..\..\topdiv00VHDL\topdiv00.vhdl|io:i|time:1552366273|size:443|exec:0|csum:68B8A60F7013C70E7900A11323394A71
file:..\..\contring00.vhdl|io:i|time:1553101673|size:638|exec:0|csum:AE91C9FDDD693E8E6D4C38A3D12B6529
file:..\..\coder00.vhdl|io:i|time:1553123780|size:6913|exec:0|csum:C64A2F7D7C5AB130152DF252E5F28BDE
file:..\..\ram00.vhdl|io:i|time:1553103305|size:1071|exec:0|csum:F69D28C17FC5932B9D37E715E479686A
file:..\..\mux00.vhdl|io:i|time:1552413343|size:576|exec:0|csum:9413E596481FD6FFA549F76F111E641B
file:..\..\contRead00.vhdl|io:i|time:1553102121|size:916|exec:0|csum:2253D125366FFFD011E101871789B51F
file:..\..\packageram00.vhdl|io:i|time:1552495518|size:1569|exec:0|csum:44F8F40EAC5600DDB79BFDC493267FBD
file:..\..\topram00.vhdl|io:i|time:1553100914|size:1902|exec:0|csum:925914106EAB6AFA61C4D143EEAAE42B
file:..\syntax.log|io:o|time:1553123793|size:1026|exec:0|csum:
file:..\..\..\..\..\..\..\..\..\..\lscc\diamond\3.10_x64\synpbase\bin64\c_vhdl.exe|io:i|time:1501913710|size:5913600|exec:1|csum:93E5DE52AE488E4DC33E43C149B8DA6C
