Classic Timing Analyzer report for piano
Thu Apr 30 19:44:38 2020
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'en'
  7. tsu
  8. tco
  9. th
 10. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                     ;
+------------------------------+-------+---------------+----------------------------------+---------------+------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                      ; From          ; To         ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+----------------------------------+---------------+------------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 5.644 ns                         ; clk           ; clk1       ; --         ; en       ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 14.317 ns                        ; ds_shcpr      ; ds_shcp    ; en         ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; 5.331 ns                         ; idis_data[13] ; seg_num[1] ; --         ; en       ; 0            ;
; Clock Setup: 'en'            ; N/A   ; None          ; 92.44 MHz ( period = 10.818 ns ) ; cnt_4[4]      ; ds_stcpr   ; en         ; en       ; 0            ;
; Total number of failed paths ;       ;               ;                                  ;               ;            ;            ;          ; 0            ;
+------------------------------+-------+---------------+----------------------------------+---------------+------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2C8Q208C8        ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                                                    ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                                                    ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; On                 ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; en              ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'en'                                                                                                                                                                              ;
+-------+------------------------------------------------+-------------+-------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period)                           ; From        ; To          ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-------+------------------------------------------------+-------------+-------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A   ; 92.44 MHz ( period = 10.818 ns )               ; cnt_4[4]    ; ds_stcpr    ; en         ; en       ; None                        ; None                      ; 5.881 ns                ;
; N/A   ; 92.78 MHz ( period = 10.778 ns )               ; cnt_4[2]    ; ds_stcpr    ; en         ; en       ; None                        ; None                      ; 5.841 ns                ;
; N/A   ; 92.81 MHz ( period = 10.775 ns )               ; cnt_4[1]    ; ds_stcpr    ; en         ; en       ; None                        ; None                      ; 5.838 ns                ;
; N/A   ; 93.30 MHz ( period = 10.718 ns )               ; cnt_4[5]    ; ds_stcpr    ; en         ; en       ; None                        ; None                      ; 5.781 ns                ;
; N/A   ; 94.72 MHz ( period = 10.557 ns )               ; cnt_4[6]    ; ds_stcpr    ; en         ; en       ; None                        ; None                      ; 5.620 ns                ;
; N/A   ; 96.21 MHz ( period = 10.394 ns )               ; cnt_4[7]    ; ds_stcpr    ; en         ; en       ; None                        ; None                      ; 5.457 ns                ;
; N/A   ; 97.24 MHz ( period = 10.284 ns )               ; cnt_4[3]    ; ds_stcpr    ; en         ; en       ; None                        ; None                      ; 5.347 ns                ;
; N/A   ; 104.30 MHz ( period = 9.588 ns )               ; cnt_4[0]    ; ds_stcpr    ; en         ; en       ; None                        ; None                      ; 4.651 ns                ;
; N/A   ; 127.70 MHz ( period = 7.831 ns )               ; cnt_4[1]    ; ds_datar    ; en         ; en       ; None                        ; None                      ; 7.531 ns                ;
; N/A   ; 128.82 MHz ( period = 7.763 ns )               ; cnt_4[2]    ; ds_datar    ; en         ; en       ; None                        ; None                      ; 7.463 ns                ;
; N/A   ; 134.43 MHz ( period = 7.439 ns )               ; cnt_4[4]    ; ds_datar    ; en         ; en       ; None                        ; None                      ; 7.139 ns                ;
; N/A   ; 139.47 MHz ( period = 7.170 ns )               ; cnt_4[7]    ; ds_datar    ; en         ; en       ; None                        ; None                      ; 6.870 ns                ;
; N/A   ; 144.24 MHz ( period = 6.933 ns )               ; seg_duan[2] ; ds_datar    ; en         ; en       ; None                        ; None                      ; 6.673 ns                ;
; N/A   ; 152.81 MHz ( period = 6.544 ns )               ; cnt_4[2]    ; ds_shcpr    ; en         ; en       ; None                        ; None                      ; 6.254 ns                ;
; N/A   ; 153.66 MHz ( period = 6.508 ns )               ; seg_duan[0] ; ds_datar    ; en         ; en       ; None                        ; None                      ; 6.248 ns                ;
; N/A   ; 158.05 MHz ( period = 6.327 ns )               ; seg_duan[6] ; ds_datar    ; en         ; en       ; None                        ; None                      ; 6.067 ns                ;
; N/A   ; 159.80 MHz ( period = 6.258 ns )               ; seg_duan[1] ; ds_datar    ; en         ; en       ; None                        ; None                      ; 5.998 ns                ;
; N/A   ; 163.59 MHz ( period = 6.113 ns )               ; cnt_4[5]    ; ds_shcpr    ; en         ; en       ; None                        ; None                      ; 5.823 ns                ;
; N/A   ; 170.39 MHz ( period = 5.869 ns )               ; cnt_4[1]    ; ds_shcpr    ; en         ; en       ; None                        ; None                      ; 5.579 ns                ;
; N/A   ; 173.85 MHz ( period = 5.752 ns )               ; cnt_4[3]    ; ds_shcpr    ; en         ; en       ; None                        ; None                      ; 5.462 ns                ;
; N/A   ; 176.49 MHz ( period = 5.666 ns )               ; cnt_4[7]    ; ds_shcpr    ; en         ; en       ; None                        ; None                      ; 5.376 ns                ;
; N/A   ; 177.37 MHz ( period = 5.638 ns )               ; seg_duan[3] ; ds_datar    ; en         ; en       ; None                        ; None                      ; 5.378 ns                ;
; N/A   ; 177.94 MHz ( period = 5.620 ns )               ; seg_duan[4] ; ds_datar    ; en         ; en       ; None                        ; None                      ; 5.360 ns                ;
; N/A   ; 178.38 MHz ( period = 5.606 ns )               ; cnt_4[0]    ; ds_shcpr    ; en         ; en       ; None                        ; None                      ; 5.316 ns                ;
; N/A   ; 180.15 MHz ( period = 5.551 ns )               ; cnt_4[3]    ; ds_datar    ; en         ; en       ; None                        ; None                      ; 5.251 ns                ;
; N/A   ; 189.61 MHz ( period = 5.274 ns )               ; seg_duan[5] ; ds_datar    ; en         ; en       ; None                        ; None                      ; 5.014 ns                ;
; N/A   ; 192.09 MHz ( period = 5.206 ns )               ; cnt_4[4]    ; ds_shcpr    ; en         ; en       ; None                        ; None                      ; 4.916 ns                ;
; N/A   ; 194.17 MHz ( period = 5.150 ns )               ; cnt_4[6]    ; ds_datar    ; en         ; en       ; None                        ; None                      ; 4.850 ns                ;
; N/A   ; 228.68 MHz ( period = 4.373 ns )               ; cnt_4[6]    ; ds_shcpr    ; en         ; en       ; None                        ; None                      ; 4.083 ns                ;
; N/A   ; 297.44 MHz ( period = 3.362 ns )               ; cnt_4[6]    ; seg_num[1]  ; en         ; en       ; None                        ; None                      ; 3.058 ns                ;
; N/A   ; 301.75 MHz ( period = 3.314 ns )               ; cnt_4[6]    ; seg_num[3]  ; en         ; en       ; None                        ; None                      ; 3.010 ns                ;
; N/A   ; 321.23 MHz ( period = 3.113 ns )               ; seg_num[0]  ; seg_duan[0] ; en         ; en       ; None                        ; None                      ; 2.809 ns                ;
; N/A   ; 321.23 MHz ( period = 3.113 ns )               ; seg_num[0]  ; seg_duan[1] ; en         ; en       ; None                        ; None                      ; 2.809 ns                ;
; N/A   ; 321.44 MHz ( period = 3.111 ns )               ; seg_num[0]  ; seg_duan[3] ; en         ; en       ; None                        ; None                      ; 2.807 ns                ;
; N/A   ; 321.54 MHz ( period = 3.110 ns )               ; seg_num[0]  ; seg_duan[2] ; en         ; en       ; None                        ; None                      ; 2.806 ns                ;
; N/A   ; 321.65 MHz ( period = 3.109 ns )               ; seg_num[0]  ; seg_duan[5] ; en         ; en       ; None                        ; None                      ; 2.805 ns                ;
; N/A   ; 321.85 MHz ( period = 3.107 ns )               ; seg_num[0]  ; seg_duan[4] ; en         ; en       ; None                        ; None                      ; 2.803 ns                ;
; N/A   ; 321.96 MHz ( period = 3.106 ns )               ; seg_num[0]  ; seg_duan[6] ; en         ; en       ; None                        ; None                      ; 2.802 ns                ;
; N/A   ; 325.95 MHz ( period = 3.068 ns )               ; cnt_4[7]    ; seg_num[3]  ; en         ; en       ; None                        ; None                      ; 2.764 ns                ;
; N/A   ; 330.58 MHz ( period = 3.025 ns )               ; cnt_4[0]    ; ds_datar    ; en         ; en       ; None                        ; None                      ; 2.725 ns                ;
; N/A   ; 331.56 MHz ( period = 3.016 ns )               ; cnt_4[5]    ; ds_datar    ; en         ; en       ; None                        ; None                      ; 2.716 ns                ;
; N/A   ; 339.90 MHz ( period = 2.942 ns )               ; cnt_4[7]    ; seg_num[1]  ; en         ; en       ; None                        ; None                      ; 2.638 ns                ;
; N/A   ; Restricted to 360.10 MHz ( period = 2.777 ns ) ; seg_num[2]  ; seg_duan[1] ; en         ; en       ; None                        ; None                      ; 2.199 ns                ;
; N/A   ; Restricted to 360.10 MHz ( period = 2.777 ns ) ; seg_num[2]  ; seg_duan[0] ; en         ; en       ; None                        ; None                      ; 2.195 ns                ;
; N/A   ; Restricted to 360.10 MHz ( period = 2.777 ns ) ; seg_num[2]  ; seg_duan[5] ; en         ; en       ; None                        ; None                      ; 2.195 ns                ;
; N/A   ; Restricted to 360.10 MHz ( period = 2.777 ns ) ; seg_num[2]  ; seg_duan[3] ; en         ; en       ; None                        ; None                      ; 2.192 ns                ;
; N/A   ; Restricted to 360.10 MHz ( period = 2.777 ns ) ; seg_num[2]  ; seg_duan[2] ; en         ; en       ; None                        ; None                      ; 2.191 ns                ;
; N/A   ; Restricted to 360.10 MHz ( period = 2.777 ns ) ; seg_num[2]  ; seg_duan[6] ; en         ; en       ; None                        ; None                      ; 2.182 ns                ;
; N/A   ; Restricted to 360.10 MHz ( period = 2.777 ns ) ; seg_num[2]  ; seg_duan[4] ; en         ; en       ; None                        ; None                      ; 2.180 ns                ;
; N/A   ; Restricted to 360.10 MHz ( period = 2.777 ns ) ; cnt_4[0]    ; cnt_4[7]    ; en         ; en       ; None                        ; None                      ; 2.140 ns                ;
; N/A   ; Restricted to 360.10 MHz ( period = 2.777 ns ) ; cnt_4[1]    ; cnt_4[7]    ; en         ; en       ; None                        ; None                      ; 2.094 ns                ;
; N/A   ; Restricted to 360.10 MHz ( period = 2.777 ns ) ; cnt_4[0]    ; cnt_4[6]    ; en         ; en       ; None                        ; None                      ; 2.054 ns                ;
; N/A   ; Restricted to 360.10 MHz ( period = 2.777 ns ) ; cnt_4[2]    ; cnt_4[7]    ; en         ; en       ; None                        ; None                      ; 2.029 ns                ;
; N/A   ; Restricted to 360.10 MHz ( period = 2.777 ns ) ; cnt_4[3]    ; cnt_4[7]    ; en         ; en       ; None                        ; None                      ; 2.014 ns                ;
; N/A   ; Restricted to 360.10 MHz ( period = 2.777 ns ) ; cnt_4[1]    ; cnt_4[6]    ; en         ; en       ; None                        ; None                      ; 2.008 ns                ;
; N/A   ; Restricted to 360.10 MHz ( period = 2.777 ns ) ; cnt_4[0]    ; cnt_4[5]    ; en         ; en       ; None                        ; None                      ; 1.968 ns                ;
; N/A   ; Restricted to 360.10 MHz ( period = 2.777 ns ) ; cnt_4[2]    ; cnt_4[6]    ; en         ; en       ; None                        ; None                      ; 1.943 ns                ;
; N/A   ; Restricted to 360.10 MHz ( period = 2.777 ns ) ; cnt_4[3]    ; cnt_4[6]    ; en         ; en       ; None                        ; None                      ; 1.928 ns                ;
; N/A   ; Restricted to 360.10 MHz ( period = 2.777 ns ) ; cnt_4[1]    ; cnt_4[5]    ; en         ; en       ; None                        ; None                      ; 1.922 ns                ;
; N/A   ; Restricted to 360.10 MHz ( period = 2.777 ns ) ; cnt_4[0]    ; cnt_4[4]    ; en         ; en       ; None                        ; None                      ; 1.882 ns                ;
; N/A   ; Restricted to 360.10 MHz ( period = 2.777 ns ) ; cnt_4[6]    ; seg_num[0]  ; en         ; en       ; None                        ; None                      ; 1.868 ns                ;
; N/A   ; Restricted to 360.10 MHz ( period = 2.777 ns ) ; cnt_4[6]    ; seg_num[2]  ; en         ; en       ; None                        ; None                      ; 1.859 ns                ;
; N/A   ; Restricted to 360.10 MHz ( period = 2.777 ns ) ; cnt_4[4]    ; cnt_4[7]    ; en         ; en       ; None                        ; None                      ; 1.858 ns                ;
; N/A   ; Restricted to 360.10 MHz ( period = 2.777 ns ) ; cnt_4[2]    ; cnt_4[5]    ; en         ; en       ; None                        ; None                      ; 1.857 ns                ;
; N/A   ; Restricted to 360.10 MHz ( period = 2.777 ns ) ; cnt_4[3]    ; cnt_4[5]    ; en         ; en       ; None                        ; None                      ; 1.842 ns                ;
; N/A   ; Restricted to 360.10 MHz ( period = 2.777 ns ) ; cnt_4[5]    ; cnt_4[7]    ; en         ; en       ; None                        ; None                      ; 1.837 ns                ;
; N/A   ; Restricted to 360.10 MHz ( period = 2.777 ns ) ; cnt_4[1]    ; cnt_4[4]    ; en         ; en       ; None                        ; None                      ; 1.836 ns                ;
; N/A   ; Restricted to 360.10 MHz ( period = 2.777 ns ) ; cnt_4[0]    ; cnt_4[3]    ; en         ; en       ; None                        ; None                      ; 1.796 ns                ;
; N/A   ; Restricted to 360.10 MHz ( period = 2.777 ns ) ; cnt_4[7]    ; seg_num[2]  ; en         ; en       ; None                        ; None                      ; 1.784 ns                ;
; N/A   ; Restricted to 360.10 MHz ( period = 2.777 ns ) ; cnt_4[6]    ; cnt_4[7]    ; en         ; en       ; None                        ; None                      ; 1.774 ns                ;
; N/A   ; Restricted to 360.10 MHz ( period = 2.777 ns ) ; cnt_4[4]    ; cnt_4[6]    ; en         ; en       ; None                        ; None                      ; 1.772 ns                ;
; N/A   ; Restricted to 360.10 MHz ( period = 2.777 ns ) ; cnt_4[2]    ; cnt_4[4]    ; en         ; en       ; None                        ; None                      ; 1.771 ns                ;
; N/A   ; Restricted to 360.10 MHz ( period = 2.777 ns ) ; cnt_4[3]    ; cnt_4[4]    ; en         ; en       ; None                        ; None                      ; 1.756 ns                ;
; N/A   ; Restricted to 360.10 MHz ( period = 2.777 ns ) ; cnt_4[5]    ; cnt_4[6]    ; en         ; en       ; None                        ; None                      ; 1.751 ns                ;
; N/A   ; Restricted to 360.10 MHz ( period = 2.777 ns ) ; cnt_4[1]    ; cnt_4[3]    ; en         ; en       ; None                        ; None                      ; 1.750 ns                ;
; N/A   ; Restricted to 360.10 MHz ( period = 2.777 ns ) ; cnt_4[0]    ; cnt_4[2]    ; en         ; en       ; None                        ; None                      ; 1.710 ns                ;
; N/A   ; Restricted to 360.10 MHz ( period = 2.777 ns ) ; cnt_4[4]    ; cnt_4[5]    ; en         ; en       ; None                        ; None                      ; 1.686 ns                ;
; N/A   ; Restricted to 360.10 MHz ( period = 2.777 ns ) ; cnt_4[2]    ; cnt_4[3]    ; en         ; en       ; None                        ; None                      ; 1.685 ns                ;
; N/A   ; Restricted to 360.10 MHz ( period = 2.777 ns ) ; cnt_4[1]    ; cnt_4[2]    ; en         ; en       ; None                        ; None                      ; 1.664 ns                ;
; N/A   ; Restricted to 360.10 MHz ( period = 2.777 ns ) ; cnt_4[7]    ; seg_num[0]  ; en         ; en       ; None                        ; None                      ; 1.539 ns                ;
; N/A   ; Restricted to 360.10 MHz ( period = 2.777 ns ) ; cnt_4[6]    ; cnt_4[6]    ; en         ; en       ; None                        ; None                      ; 1.294 ns                ;
; N/A   ; Restricted to 360.10 MHz ( period = 2.777 ns ) ; cnt_4[3]    ; cnt_4[3]    ; en         ; en       ; None                        ; None                      ; 1.276 ns                ;
; N/A   ; Restricted to 360.10 MHz ( period = 2.777 ns ) ; cnt_4[5]    ; cnt_4[5]    ; en         ; en       ; None                        ; None                      ; 1.271 ns                ;
; N/A   ; Restricted to 360.10 MHz ( period = 2.777 ns ) ; seg_num[3]  ; seg_duan[4] ; en         ; en       ; None                        ; None                      ; 1.267 ns                ;
; N/A   ; Restricted to 360.10 MHz ( period = 2.777 ns ) ; seg_num[3]  ; seg_duan[6] ; en         ; en       ; None                        ; None                      ; 1.266 ns                ;
; N/A   ; Restricted to 360.10 MHz ( period = 2.777 ns ) ; seg_num[3]  ; seg_duan[3] ; en         ; en       ; None                        ; None                      ; 1.265 ns                ;
; N/A   ; Restricted to 360.10 MHz ( period = 2.777 ns ) ; seg_num[3]  ; seg_duan[2] ; en         ; en       ; None                        ; None                      ; 1.264 ns                ;
; N/A   ; Restricted to 360.10 MHz ( period = 2.777 ns ) ; seg_num[3]  ; seg_duan[5] ; en         ; en       ; None                        ; None                      ; 1.262 ns                ;
; N/A   ; Restricted to 360.10 MHz ( period = 2.777 ns ) ; seg_num[3]  ; seg_duan[0] ; en         ; en       ; None                        ; None                      ; 1.261 ns                ;
; N/A   ; Restricted to 360.10 MHz ( period = 2.777 ns ) ; seg_num[3]  ; seg_duan[1] ; en         ; en       ; None                        ; None                      ; 1.260 ns                ;
; N/A   ; Restricted to 360.10 MHz ( period = 2.777 ns ) ; cnt_4[0]    ; cnt_4[1]    ; en         ; en       ; None                        ; None                      ; 1.233 ns                ;
; N/A   ; Restricted to 360.10 MHz ( period = 2.777 ns ) ; cnt_4[7]    ; cnt_4[7]    ; en         ; en       ; None                        ; None                      ; 1.223 ns                ;
; N/A   ; Restricted to 360.10 MHz ( period = 2.777 ns ) ; cnt_4[4]    ; cnt_4[4]    ; en         ; en       ; None                        ; None                      ; 1.207 ns                ;
; N/A   ; Restricted to 360.10 MHz ( period = 2.777 ns ) ; cnt_4[2]    ; cnt_4[2]    ; en         ; en       ; None                        ; None                      ; 1.206 ns                ;
; N/A   ; Restricted to 360.10 MHz ( period = 2.777 ns ) ; cnt_4[1]    ; cnt_4[1]    ; en         ; en       ; None                        ; None                      ; 1.186 ns                ;
; N/A   ; Restricted to 360.10 MHz ( period = 2.777 ns ) ; seg_num[1]  ; seg_duan[4] ; en         ; en       ; None                        ; None                      ; 0.793 ns                ;
; N/A   ; Restricted to 360.10 MHz ( period = 2.777 ns ) ; seg_num[1]  ; seg_duan[6] ; en         ; en       ; None                        ; None                      ; 0.793 ns                ;
; N/A   ; Restricted to 360.10 MHz ( period = 2.777 ns ) ; seg_num[1]  ; seg_duan[0] ; en         ; en       ; None                        ; None                      ; 0.792 ns                ;
; N/A   ; Restricted to 360.10 MHz ( period = 2.777 ns ) ; seg_num[1]  ; seg_duan[1] ; en         ; en       ; None                        ; None                      ; 0.792 ns                ;
; N/A   ; Restricted to 360.10 MHz ( period = 2.777 ns ) ; seg_num[1]  ; seg_duan[3] ; en         ; en       ; None                        ; None                      ; 0.791 ns                ;
; N/A   ; Restricted to 360.10 MHz ( period = 2.777 ns ) ; seg_num[1]  ; seg_duan[2] ; en         ; en       ; None                        ; None                      ; 0.791 ns                ;
; N/A   ; Restricted to 360.10 MHz ( period = 2.777 ns ) ; seg_num[1]  ; seg_duan[5] ; en         ; en       ; None                        ; None                      ; 0.790 ns                ;
; N/A   ; Restricted to 360.10 MHz ( period = 2.777 ns ) ; cnt_4[0]    ; cnt_4[0]    ; en         ; en       ; None                        ; None                      ; 0.501 ns                ;
; N/A   ; Restricted to 360.10 MHz ( period = 2.777 ns ) ; clk_div_2   ; clk_div_2   ; en         ; en       ; None                        ; None                      ; 0.501 ns                ;
; N/A   ; Restricted to 360.10 MHz ( period = 2.777 ns ) ; ds_stcpr    ; ds_stcpr    ; en         ; en       ; None                        ; None                      ; 0.501 ns                ;
; N/A   ; Restricted to 360.10 MHz ( period = 2.777 ns ) ; ds_shcpr    ; ds_shcpr    ; en         ; en       ; None                        ; None                      ; 0.501 ns                ;
+-------+------------------------------------------------+-------------+-------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+---------------------------------------------------------------------------+
; tsu                                                                       ;
+-------+--------------+------------+---------------+------------+----------+
; Slack ; Required tsu ; Actual tsu ; From          ; To         ; To Clock ;
+-------+--------------+------------+---------------+------------+----------+
; N/A   ; None         ; 5.644 ns   ; clk           ; clk1       ; en       ;
; N/A   ; None         ; 2.096 ns   ; idis_data[7]  ; seg_num[3] ; en       ;
; N/A   ; None         ; 1.409 ns   ; idis_data[3]  ; seg_num[3] ; en       ;
; N/A   ; None         ; 0.604 ns   ; idis_data[2]  ; seg_num[2] ; en       ;
; N/A   ; None         ; 0.345 ns   ; idis_data[10] ; seg_num[2] ; en       ;
; N/A   ; None         ; 0.305 ns   ; idis_data[11] ; seg_num[3] ; en       ;
; N/A   ; None         ; 0.193 ns   ; idis_data[0]  ; seg_num[0] ; en       ;
; N/A   ; None         ; -0.171 ns  ; idis_data[12] ; seg_num[0] ; en       ;
; N/A   ; None         ; -0.284 ns  ; idis_data[8]  ; seg_num[0] ; en       ;
; N/A   ; None         ; -0.340 ns  ; idis_data[6]  ; seg_num[2] ; en       ;
; N/A   ; None         ; -0.563 ns  ; idis_data[15] ; seg_num[3] ; en       ;
; N/A   ; None         ; -0.579 ns  ; idis_data[5]  ; seg_num[1] ; en       ;
; N/A   ; None         ; -0.596 ns  ; idis_data[4]  ; seg_num[0] ; en       ;
; N/A   ; None         ; -0.853 ns  ; idis_data[14] ; seg_num[2] ; en       ;
; N/A   ; None         ; -2.764 ns  ; idis_data[9]  ; seg_num[1] ; en       ;
; N/A   ; None         ; -3.215 ns  ; idis_data[1]  ; seg_num[1] ; en       ;
; N/A   ; None         ; -5.065 ns  ; idis_data[13] ; seg_num[1] ; en       ;
+-------+--------------+------------+---------------+------------+----------+


+---------------------------------------------------------------------+
; tco                                                                 ;
+-------+--------------+------------+----------+---------+------------+
; Slack ; Required tco ; Actual tco ; From     ; To      ; From Clock ;
+-------+--------------+------------+----------+---------+------------+
; N/A   ; None         ; 14.317 ns  ; ds_shcpr ; ds_shcp ; en         ;
; N/A   ; None         ; 13.912 ns  ; ds_datar ; ds_data ; en         ;
; N/A   ; None         ; 8.078 ns   ; ds_stcpr ; ds_stcp ; en         ;
+-------+--------------+------------+----------+---------+------------+


+---------------------------------------------------------------------------------+
; th                                                                              ;
+---------------+-------------+-----------+---------------+------------+----------+
; Minimum Slack ; Required th ; Actual th ; From          ; To         ; To Clock ;
+---------------+-------------+-----------+---------------+------------+----------+
; N/A           ; None        ; 5.331 ns  ; idis_data[13] ; seg_num[1] ; en       ;
; N/A           ; None        ; 3.481 ns  ; idis_data[1]  ; seg_num[1] ; en       ;
; N/A           ; None        ; 3.030 ns  ; idis_data[9]  ; seg_num[1] ; en       ;
; N/A           ; None        ; 1.119 ns  ; idis_data[14] ; seg_num[2] ; en       ;
; N/A           ; None        ; 0.862 ns  ; idis_data[4]  ; seg_num[0] ; en       ;
; N/A           ; None        ; 0.845 ns  ; idis_data[5]  ; seg_num[1] ; en       ;
; N/A           ; None        ; 0.829 ns  ; idis_data[15] ; seg_num[3] ; en       ;
; N/A           ; None        ; 0.606 ns  ; idis_data[6]  ; seg_num[2] ; en       ;
; N/A           ; None        ; 0.550 ns  ; idis_data[8]  ; seg_num[0] ; en       ;
; N/A           ; None        ; 0.437 ns  ; idis_data[12] ; seg_num[0] ; en       ;
; N/A           ; None        ; 0.073 ns  ; idis_data[0]  ; seg_num[0] ; en       ;
; N/A           ; None        ; -0.039 ns ; idis_data[11] ; seg_num[3] ; en       ;
; N/A           ; None        ; -0.079 ns ; idis_data[10] ; seg_num[2] ; en       ;
; N/A           ; None        ; -0.338 ns ; idis_data[2]  ; seg_num[2] ; en       ;
; N/A           ; None        ; -1.143 ns ; idis_data[3]  ; seg_num[3] ; en       ;
; N/A           ; None        ; -1.830 ns ; idis_data[7]  ; seg_num[3] ; en       ;
; N/A           ; None        ; -4.681 ns ; clk           ; clk1       ; en       ;
+---------------+-------------+-----------+---------------+------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Full Version
    Info: Processing started: Thu Apr 30 19:44:38 2020
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off piano -c piano --timing_analysis_only
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "clk1" is a latch
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "en" is an undefined clock
Warning: Found 2 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected ripple clock "clk1" as buffer
    Info: Detected ripple clock "clk_div_2" as buffer
Info: Clock "en" has Internal fmax of 92.44 MHz between source register "cnt_4[4]" and destination register "ds_stcpr" (period= 10.818 ns)
    Info: + Longest register to register delay is 5.881 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X7_Y14_N9; Fanout = 23; REG Node = 'cnt_4[4]'
        Info: 2: + IC(1.575 ns) + CELL(0.614 ns) = 2.189 ns; Loc. = LCCOMB_X4_Y18_N10; Fanout = 4; COMB Node = 'ds_stcpr~4'
        Info: 3: + IC(0.428 ns) + CELL(0.651 ns) = 3.268 ns; Loc. = LCCOMB_X4_Y18_N16; Fanout = 2; COMB Node = 'ds_stcpr~8'
        Info: 4: + IC(0.384 ns) + CELL(0.370 ns) = 4.022 ns; Loc. = LCCOMB_X4_Y18_N24; Fanout = 2; COMB Node = 'ds_stcpr~10'
        Info: 5: + IC(0.384 ns) + CELL(0.370 ns) = 4.776 ns; Loc. = LCCOMB_X4_Y18_N30; Fanout = 1; COMB Node = 'ds_stcpr~11'
        Info: 6: + IC(0.381 ns) + CELL(0.616 ns) = 5.773 ns; Loc. = LCCOMB_X4_Y18_N14; Fanout = 1; COMB Node = 'ds_stcpr~13'
        Info: 7: + IC(0.000 ns) + CELL(0.108 ns) = 5.881 ns; Loc. = LCFF_X4_Y18_N15; Fanout = 2; REG Node = 'ds_stcpr'
        Info: Total cell delay = 2.729 ns ( 46.40 % )
        Info: Total interconnect delay = 3.152 ns ( 53.60 % )
    Info: - Smallest clock skew is -4.673 ns
        Info: + Shortest clock path from clock "en" to destination register is 3.565 ns
            Info: 1: + IC(0.000 ns) + CELL(0.994 ns) = 0.994 ns; Loc. = PIN_200; Fanout = 1; CLK Node = 'en'
            Info: 2: + IC(1.360 ns) + CELL(0.206 ns) = 2.560 ns; Loc. = LCCOMB_X4_Y18_N4; Fanout = 2; REG Node = 'clk1'
            Info: 3: + IC(0.339 ns) + CELL(0.666 ns) = 3.565 ns; Loc. = LCFF_X4_Y18_N15; Fanout = 2; REG Node = 'ds_stcpr'
            Info: Total cell delay = 1.866 ns ( 52.34 % )
            Info: Total interconnect delay = 1.699 ns ( 47.66 % )
        Info: - Longest clock path from clock "en" to source register is 8.238 ns
            Info: 1: + IC(0.000 ns) + CELL(0.994 ns) = 0.994 ns; Loc. = PIN_200; Fanout = 1; CLK Node = 'en'
            Info: 2: + IC(1.360 ns) + CELL(0.206 ns) = 2.560 ns; Loc. = LCCOMB_X4_Y18_N4; Fanout = 2; REG Node = 'clk1'
            Info: 3: + IC(0.339 ns) + CELL(0.970 ns) = 3.869 ns; Loc. = LCFF_X4_Y18_N21; Fanout = 2; REG Node = 'clk_div_2'
            Info: 4: + IC(2.789 ns) + CELL(0.000 ns) = 6.658 ns; Loc. = CLKCTRL_G7; Fanout = 21; COMB Node = 'clk_div_2~clkctrl'
            Info: 5: + IC(0.914 ns) + CELL(0.666 ns) = 8.238 ns; Loc. = LCFF_X7_Y14_N9; Fanout = 23; REG Node = 'cnt_4[4]'
            Info: Total cell delay = 2.836 ns ( 34.43 % )
            Info: Total interconnect delay = 5.402 ns ( 65.57 % )
    Info: + Micro clock to output delay of source is 0.304 ns
    Info: + Micro setup delay of destination is -0.040 ns
Info: tsu for register "clk1" (data pin = "clk", clock pin = "en") is 5.644 ns
    Info: + Longest pin to register delay is 7.241 ns
        Info: 1: + IC(0.000 ns) + CELL(1.015 ns) = 1.015 ns; Loc. = PIN_4; Fanout = 1; PIN Node = 'clk'
        Info: 2: + IC(5.602 ns) + CELL(0.624 ns) = 7.241 ns; Loc. = LCCOMB_X4_Y18_N4; Fanout = 2; REG Node = 'clk1'
        Info: Total cell delay = 1.639 ns ( 22.63 % )
        Info: Total interconnect delay = 5.602 ns ( 77.37 % )
    Info: + Micro setup delay of destination is 0.963 ns
    Info: - Shortest clock path from clock "en" to destination register is 2.560 ns
        Info: 1: + IC(0.000 ns) + CELL(0.994 ns) = 0.994 ns; Loc. = PIN_200; Fanout = 1; CLK Node = 'en'
        Info: 2: + IC(1.360 ns) + CELL(0.206 ns) = 2.560 ns; Loc. = LCCOMB_X4_Y18_N4; Fanout = 2; REG Node = 'clk1'
        Info: Total cell delay = 1.200 ns ( 46.88 % )
        Info: Total interconnect delay = 1.360 ns ( 53.13 % )
Info: tco from clock "en" to destination pin "ds_shcp" through register "ds_shcpr" is 14.317 ns
    Info: + Longest clock path from clock "en" to source register is 8.212 ns
        Info: 1: + IC(0.000 ns) + CELL(0.994 ns) = 0.994 ns; Loc. = PIN_200; Fanout = 1; CLK Node = 'en'
        Info: 2: + IC(1.360 ns) + CELL(0.206 ns) = 2.560 ns; Loc. = LCCOMB_X4_Y18_N4; Fanout = 2; REG Node = 'clk1'
        Info: 3: + IC(0.339 ns) + CELL(0.970 ns) = 3.869 ns; Loc. = LCFF_X4_Y18_N21; Fanout = 2; REG Node = 'clk_div_2'
        Info: 4: + IC(2.789 ns) + CELL(0.000 ns) = 6.658 ns; Loc. = CLKCTRL_G7; Fanout = 21; COMB Node = 'clk_div_2~clkctrl'
        Info: 5: + IC(0.888 ns) + CELL(0.666 ns) = 8.212 ns; Loc. = LCFF_X10_Y11_N17; Fanout = 2; REG Node = 'ds_shcpr'
        Info: Total cell delay = 2.836 ns ( 34.53 % )
        Info: Total interconnect delay = 5.376 ns ( 65.47 % )
    Info: + Micro clock to output delay of source is 0.304 ns
    Info: + Longest register to pin delay is 5.801 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X10_Y11_N17; Fanout = 2; REG Node = 'ds_shcpr'
        Info: 2: + IC(2.525 ns) + CELL(3.276 ns) = 5.801 ns; Loc. = PIN_80; Fanout = 0; PIN Node = 'ds_shcp'
        Info: Total cell delay = 3.276 ns ( 56.47 % )
        Info: Total interconnect delay = 2.525 ns ( 43.53 % )
Info: th for register "seg_num[1]" (data pin = "idis_data[13]", clock pin = "en") is 5.331 ns
    Info: + Longest clock path from clock "en" to destination register is 8.198 ns
        Info: 1: + IC(0.000 ns) + CELL(0.994 ns) = 0.994 ns; Loc. = PIN_200; Fanout = 1; CLK Node = 'en'
        Info: 2: + IC(1.360 ns) + CELL(0.206 ns) = 2.560 ns; Loc. = LCCOMB_X4_Y18_N4; Fanout = 2; REG Node = 'clk1'
        Info: 3: + IC(0.339 ns) + CELL(0.970 ns) = 3.869 ns; Loc. = LCFF_X4_Y18_N21; Fanout = 2; REG Node = 'clk_div_2'
        Info: 4: + IC(2.789 ns) + CELL(0.000 ns) = 6.658 ns; Loc. = CLKCTRL_G7; Fanout = 21; COMB Node = 'clk_div_2~clkctrl'
        Info: 5: + IC(0.874 ns) + CELL(0.666 ns) = 8.198 ns; Loc. = LCFF_X6_Y9_N31; Fanout = 7; REG Node = 'seg_num[1]'
        Info: Total cell delay = 2.836 ns ( 34.59 % )
        Info: Total interconnect delay = 5.362 ns ( 65.41 % )
    Info: + Micro hold delay of destination is 0.306 ns
    Info: - Shortest pin to register delay is 3.173 ns
        Info: 1: + IC(0.000 ns) + CELL(1.140 ns) = 1.140 ns; Loc. = PIN_28; Fanout = 1; PIN Node = 'idis_data[13]'
        Info: 2: + IC(1.275 ns) + CELL(0.650 ns) = 3.065 ns; Loc. = LCCOMB_X6_Y9_N30; Fanout = 1; COMB Node = 'Mux2~1'
        Info: 3: + IC(0.000 ns) + CELL(0.108 ns) = 3.173 ns; Loc. = LCFF_X6_Y9_N31; Fanout = 7; REG Node = 'seg_num[1]'
        Info: Total cell delay = 1.898 ns ( 59.82 % )
        Info: Total interconnect delay = 1.275 ns ( 40.18 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 190 megabytes
    Info: Processing ended: Thu Apr 30 19:44:38 2020
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


