TimeQuest Timing Analyzer report for ALU1
Thu Dec 12 14:05:59 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'Clock'
 12. Slow Model Hold: 'Clock'
 13. Slow Model Minimum Pulse Width: 'Clock'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'Clock'
 26. Fast Model Hold: 'Clock'
 27. Fast Model Minimum Pulse Width: 'Clock'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Propagation Delay
 33. Minimum Propagation Delay
 34. Multicorner Timing Analysis Summary
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Progagation Delay
 40. Minimum Progagation Delay
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; ALU1                                                              ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 305.16 MHz ; 305.16 MHz      ; Clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; Clock ; -2.277 ; -19.256       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clock ; 0.354 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; Clock ; -1.222 ; -20.222               ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Clock'                                                                                                ;
+--------+-------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -2.277 ; latch2:inst3|Q[7] ; ALU1:inst18|result[4] ; Clock        ; Clock       ; 1.000        ; 0.138      ; 3.451      ;
; -2.215 ; latch1:inst2|Q[6] ; ALU1:inst18|result[4] ; Clock        ; Clock       ; 1.000        ; 0.125      ; 3.376      ;
; -2.162 ; latch2:inst3|Q[7] ; ALU1:inst18|result[5] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 3.198      ;
; -2.155 ; latch2:inst3|Q[7] ; ALU1:inst18|result[6] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 3.191      ;
; -2.100 ; latch1:inst2|Q[6] ; ALU1:inst18|result[5] ; Clock        ; Clock       ; 1.000        ; -0.013     ; 3.123      ;
; -2.093 ; latch1:inst2|Q[6] ; ALU1:inst18|result[6] ; Clock        ; Clock       ; 1.000        ; -0.013     ; 3.116      ;
; -2.043 ; latch2:inst3|Q[7] ; ALU1:inst18|result[7] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 3.079      ;
; -1.981 ; latch1:inst2|Q[6] ; ALU1:inst18|result[7] ; Clock        ; Clock       ; 1.000        ; -0.013     ; 3.004      ;
; -1.856 ; FSM:inst|yfsm.s3  ; ALU1:inst18|result[3] ; Clock        ; Clock       ; 1.000        ; -0.138     ; 2.754      ;
; -1.856 ; FSM:inst|yfsm.s3  ; ALU1:inst18|result[6] ; Clock        ; Clock       ; 1.000        ; -0.138     ; 2.754      ;
; -1.842 ; FSM:inst|yfsm.s3  ; ALU1:inst18|result[2] ; Clock        ; Clock       ; 1.000        ; -0.138     ; 2.740      ;
; -1.788 ; FSM:inst|yfsm.s3  ; ALU1:inst18|result[7] ; Clock        ; Clock       ; 1.000        ; -0.138     ; 2.686      ;
; -1.739 ; FSM:inst|yfsm.s6  ; ALU1:inst18|result[4] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.775      ;
; -1.733 ; FSM:inst|yfsm.s3  ; ALU1:inst18|result[4] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.769      ;
; -1.732 ; FSM:inst|yfsm.s6  ; ALU1:inst18|result[0] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.768      ;
; -1.726 ; FSM:inst|yfsm.s3  ; ALU1:inst18|result[0] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.762      ;
; -1.696 ; FSM:inst|yfsm.s3  ; ALU1:inst18|result[1] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.732      ;
; -1.692 ; latch2:inst3|Q[7] ; ALU1:inst18|result[2] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.728      ;
; -1.685 ; FSM:inst|yfsm.s1  ; ALU1:inst18|result[4] ; Clock        ; Clock       ; 1.000        ; 0.319      ; 3.040      ;
; -1.678 ; FSM:inst|yfsm.s1  ; ALU1:inst18|result[0] ; Clock        ; Clock       ; 1.000        ; 0.319      ; 3.033      ;
; -1.660 ; FSM:inst|yfsm.s6  ; ALU1:inst18|result[3] ; Clock        ; Clock       ; 1.000        ; -0.138     ; 2.558      ;
; -1.660 ; FSM:inst|yfsm.s6  ; ALU1:inst18|result[6] ; Clock        ; Clock       ; 1.000        ; -0.138     ; 2.558      ;
; -1.660 ; latch1:inst2|Q[6] ; ALU1:inst18|result[0] ; Clock        ; Clock       ; 1.000        ; 0.125      ; 2.821      ;
; -1.645 ; latch1:inst2|Q[6] ; ALU1:inst18|result[3] ; Clock        ; Clock       ; 1.000        ; -0.013     ; 2.668      ;
; -1.635 ; latch2:inst3|Q[7] ; ALU1:inst18|result[3] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.671      ;
; -1.630 ; latch1:inst2|Q[6] ; ALU1:inst18|result[2] ; Clock        ; Clock       ; 1.000        ; -0.013     ; 2.653      ;
; -1.623 ; FSM:inst|yfsm.s3  ; ALU1:inst18|result[5] ; Clock        ; Clock       ; 1.000        ; -0.138     ; 2.521      ;
; -1.617 ; FSM:inst|yfsm.s1  ; ALU1:inst18|result[2] ; Clock        ; Clock       ; 1.000        ; 0.181      ; 2.834      ;
; -1.609 ; latch2:inst3|Q[7] ; ALU1:inst18|result[0] ; Clock        ; Clock       ; 1.000        ; 0.138      ; 2.783      ;
; -1.589 ; FSM:inst|yfsm.s1  ; ALU1:inst18|result[3] ; Clock        ; Clock       ; 1.000        ; 0.181      ; 2.806      ;
; -1.589 ; FSM:inst|yfsm.s1  ; ALU1:inst18|result[6] ; Clock        ; Clock       ; 1.000        ; 0.181      ; 2.806      ;
; -1.563 ; FSM:inst|yfsm.s1  ; ALU1:inst18|result[7] ; Clock        ; Clock       ; 1.000        ; 0.181      ; 2.780      ;
; -1.554 ; FSM:inst|yfsm.s4  ; ALU1:inst18|result[2] ; Clock        ; Clock       ; 1.000        ; 0.462      ; 3.052      ;
; -1.548 ; FSM:inst|yfsm.s5  ; ALU1:inst18|result[2] ; Clock        ; Clock       ; 1.000        ; 0.462      ; 3.046      ;
; -1.503 ; FSM:inst|yfsm.s4  ; ALU1:inst18|result[3] ; Clock        ; Clock       ; 1.000        ; 0.462      ; 3.001      ;
; -1.500 ; FSM:inst|yfsm.s4  ; ALU1:inst18|result[7] ; Clock        ; Clock       ; 1.000        ; 0.462      ; 2.998      ;
; -1.494 ; FSM:inst|yfsm.s5  ; ALU1:inst18|result[7] ; Clock        ; Clock       ; 1.000        ; 0.462      ; 2.992      ;
; -1.483 ; latch2:inst3|Q[7] ; ALU1:inst18|result[1] ; Clock        ; Clock       ; 1.000        ; 0.138      ; 2.657      ;
; -1.481 ; FSM:inst|yfsm.s0  ; ALU1:inst18|result[2] ; Clock        ; Clock       ; 1.000        ; 0.462      ; 2.979      ;
; -1.471 ; FSM:inst|yfsm.s1  ; ALU1:inst18|result[1] ; Clock        ; Clock       ; 1.000        ; 0.319      ; 2.826      ;
; -1.445 ; FSM:inst|yfsm.s4  ; ALU1:inst18|result[4] ; Clock        ; Clock       ; 1.000        ; 0.600      ; 3.081      ;
; -1.438 ; FSM:inst|yfsm.s4  ; ALU1:inst18|result[0] ; Clock        ; Clock       ; 1.000        ; 0.600      ; 3.074      ;
; -1.427 ; FSM:inst|yfsm.s0  ; ALU1:inst18|result[7] ; Clock        ; Clock       ; 1.000        ; 0.462      ; 2.925      ;
; -1.408 ; FSM:inst|yfsm.s4  ; ALU1:inst18|result[1] ; Clock        ; Clock       ; 1.000        ; 0.600      ; 3.044      ;
; -1.407 ; FSM:inst|yfsm.s2  ; ALU1:inst18|result[3] ; Clock        ; Clock       ; 1.000        ; 0.181      ; 2.624      ;
; -1.407 ; FSM:inst|yfsm.s2  ; ALU1:inst18|result[6] ; Clock        ; Clock       ; 1.000        ; 0.181      ; 2.624      ;
; -1.402 ; FSM:inst|yfsm.s5  ; ALU1:inst18|result[1] ; Clock        ; Clock       ; 1.000        ; 0.600      ; 3.038      ;
; -1.356 ; FSM:inst|yfsm.s1  ; ALU1:inst18|result[5] ; Clock        ; Clock       ; 1.000        ; 0.181      ; 2.573      ;
; -1.335 ; FSM:inst|yfsm.s0  ; ALU1:inst18|result[1] ; Clock        ; Clock       ; 1.000        ; 0.600      ; 2.971      ;
; -1.334 ; FSM:inst|yfsm.s4  ; ALU1:inst18|result[6] ; Clock        ; Clock       ; 1.000        ; 0.462      ; 2.832      ;
; -1.328 ; FSM:inst|yfsm.s5  ; ALU1:inst18|result[3] ; Clock        ; Clock       ; 1.000        ; 0.462      ; 2.826      ;
; -1.328 ; FSM:inst|yfsm.s5  ; ALU1:inst18|result[6] ; Clock        ; Clock       ; 1.000        ; 0.462      ; 2.826      ;
; -1.309 ; FSM:inst|yfsm.s3  ; FSM:inst|yfsm.s4      ; Clock        ; Clock       ; 1.000        ; -0.600     ; 1.745      ;
; -1.261 ; FSM:inst|yfsm.s0  ; ALU1:inst18|result[3] ; Clock        ; Clock       ; 1.000        ; 0.462      ; 2.759      ;
; -1.261 ; FSM:inst|yfsm.s0  ; ALU1:inst18|result[6] ; Clock        ; Clock       ; 1.000        ; 0.462      ; 2.759      ;
; -1.205 ; FSM:inst|yfsm.s5  ; ALU1:inst18|result[4] ; Clock        ; Clock       ; 1.000        ; 0.600      ; 2.841      ;
; -1.198 ; FSM:inst|yfsm.s5  ; ALU1:inst18|result[0] ; Clock        ; Clock       ; 1.000        ; 0.600      ; 2.834      ;
; -1.174 ; FSM:inst|yfsm.s5  ; ALU1:inst18|result[5] ; Clock        ; Clock       ; 1.000        ; 0.462      ; 2.672      ;
; -1.159 ; FSM:inst|yfsm.s3  ; ALU1:inst18|negative  ; Clock        ; Clock       ; 1.000        ; 0.070      ; 2.265      ;
; -1.156 ; latch1:inst2|Q[6] ; ALU1:inst18|result[1] ; Clock        ; Clock       ; 1.000        ; 0.125      ; 2.317      ;
; -1.144 ; FSM:inst|yfsm.s2  ; ALU1:inst18|result[2] ; Clock        ; Clock       ; 1.000        ; 0.181      ; 2.361      ;
; -1.130 ; FSM:inst|yfsm.s0  ; ALU1:inst18|result[5] ; Clock        ; Clock       ; 1.000        ; 0.462      ; 2.628      ;
; -1.122 ; FSM:inst|yfsm.s4  ; ALU1:inst18|result[5] ; Clock        ; Clock       ; 1.000        ; 0.462      ; 2.620      ;
; -1.090 ; FSM:inst|yfsm.s2  ; ALU1:inst18|result[7] ; Clock        ; Clock       ; 1.000        ; 0.181      ; 2.307      ;
; -1.020 ; FSM:inst|yfsm.s4  ; FSM:inst|yfsm.s4      ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.056      ;
; -0.998 ; FSM:inst|yfsm.s2  ; ALU1:inst18|result[1] ; Clock        ; Clock       ; 1.000        ; 0.319      ; 2.353      ;
; -0.920 ; FSM:inst|yfsm.s2  ; ALU1:inst18|result[5] ; Clock        ; Clock       ; 1.000        ; 0.181      ; 2.137      ;
; -0.861 ; FSM:inst|yfsm.s2  ; ALU1:inst18|result[4] ; Clock        ; Clock       ; 1.000        ; 0.319      ; 2.216      ;
; -0.854 ; FSM:inst|yfsm.s2  ; ALU1:inst18|result[0] ; Clock        ; Clock       ; 1.000        ; 0.319      ; 2.209      ;
; -0.808 ; FSM:inst|yfsm.s6  ; FSM:inst|yfsm.s7      ; Clock        ; Clock       ; 1.000        ; -0.600     ; 1.244      ;
; -0.664 ; FSM:inst|yfsm.s6  ; ALU1:inst18|negative  ; Clock        ; Clock       ; 1.000        ; 0.070      ; 1.770      ;
; -0.608 ; FSM:inst|yfsm.s2  ; ALU1:inst18|negative  ; Clock        ; Clock       ; 1.000        ; 0.389      ; 2.033      ;
; -0.449 ; FSM:inst|yfsm.s4  ; ALU1:inst18|negative  ; Clock        ; Clock       ; 1.000        ; 0.670      ; 2.155      ;
; -0.422 ; FSM:inst|yfsm.s0  ; ALU1:inst18|negative  ; Clock        ; Clock       ; 1.000        ; 0.670      ; 2.128      ;
; -0.351 ; FSM:inst|yfsm.s1  ; ALU1:inst18|negative  ; Clock        ; Clock       ; 1.000        ; 0.389      ; 1.776      ;
; -0.233 ; FSM:inst|yfsm.s5  ; ALU1:inst18|negative  ; Clock        ; Clock       ; 1.000        ; 0.670      ; 1.939      ;
; -0.217 ; FSM:inst|yfsm.s4  ; FSM:inst|yfsm.s5      ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.253      ;
; 0.010  ; FSM:inst|yfsm.s0  ; FSM:inst|yfsm.s1      ; Clock        ; Clock       ; 1.000        ; 0.281      ; 1.307      ;
; 0.189  ; FSM:inst|yfsm.s1  ; FSM:inst|yfsm.s2      ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.847      ;
; 0.211  ; FSM:inst|yfsm.s7  ; FSM:inst|yfsm.s0      ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.825      ;
; 0.273  ; FSM:inst|yfsm.s0  ; ALU1:inst18|result[4] ; Clock        ; Clock       ; 1.000        ; 0.600      ; 1.363      ;
; 0.273  ; FSM:inst|yfsm.s0  ; ALU1:inst18|result[0] ; Clock        ; Clock       ; 1.000        ; 0.600      ; 1.363      ;
; 0.343  ; FSM:inst|yfsm.s2  ; FSM:inst|yfsm.s3      ; Clock        ; Clock       ; 1.000        ; 0.319      ; 1.012      ;
; 0.379  ; FSM:inst|yfsm.s6  ; FSM:inst|yfsm.s6      ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; FSM:inst|yfsm.s7  ; FSM:inst|yfsm.s7      ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; FSM:inst|yfsm.s5  ; FSM:inst|yfsm.s5      ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; FSM:inst|yfsm.s1  ; FSM:inst|yfsm.s1      ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; FSM:inst|yfsm.s2  ; FSM:inst|yfsm.s2      ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; FSM:inst|yfsm.s0  ; FSM:inst|yfsm.s0      ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; FSM:inst|yfsm.s3  ; FSM:inst|yfsm.s3      ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.416  ; FSM:inst|yfsm.s5  ; FSM:inst|yfsm.s6      ; Clock        ; Clock       ; 1.000        ; 0.600      ; 1.220      ;
+--------+-------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Clock'                                                                                                ;
+-------+-------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; 0.354 ; FSM:inst|yfsm.s5  ; FSM:inst|yfsm.s6      ; Clock        ; Clock       ; 0.000        ; 0.600      ; 1.220      ;
; 0.391 ; FSM:inst|yfsm.s3  ; FSM:inst|yfsm.s3      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; FSM:inst|yfsm.s5  ; FSM:inst|yfsm.s5      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; FSM:inst|yfsm.s7  ; FSM:inst|yfsm.s7      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; FSM:inst|yfsm.s0  ; FSM:inst|yfsm.s0      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; FSM:inst|yfsm.s1  ; FSM:inst|yfsm.s1      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; FSM:inst|yfsm.s2  ; FSM:inst|yfsm.s2      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; FSM:inst|yfsm.s6  ; FSM:inst|yfsm.s6      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.427 ; FSM:inst|yfsm.s2  ; FSM:inst|yfsm.s3      ; Clock        ; Clock       ; 0.000        ; 0.319      ; 1.012      ;
; 0.497 ; FSM:inst|yfsm.s0  ; ALU1:inst18|result[4] ; Clock        ; Clock       ; 0.000        ; 0.600      ; 1.363      ;
; 0.497 ; FSM:inst|yfsm.s0  ; ALU1:inst18|result[0] ; Clock        ; Clock       ; 0.000        ; 0.600      ; 1.363      ;
; 0.559 ; FSM:inst|yfsm.s7  ; FSM:inst|yfsm.s0      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.825      ;
; 0.581 ; FSM:inst|yfsm.s1  ; FSM:inst|yfsm.s2      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.847      ;
; 0.749 ; FSM:inst|yfsm.s4  ; ALU1:inst18|negative  ; Clock        ; Clock       ; 0.000        ; 0.670      ; 1.685      ;
; 0.760 ; FSM:inst|yfsm.s0  ; FSM:inst|yfsm.s1      ; Clock        ; Clock       ; 0.000        ; 0.281      ; 1.307      ;
; 0.887 ; FSM:inst|yfsm.s0  ; ALU1:inst18|negative  ; Clock        ; Clock       ; 0.000        ; 0.670      ; 1.823      ;
; 0.906 ; latch2:inst3|Q[7] ; ALU1:inst18|result[0] ; Clock        ; Clock       ; 0.000        ; 0.138      ; 1.310      ;
; 0.910 ; latch2:inst3|Q[7] ; ALU1:inst18|result[4] ; Clock        ; Clock       ; 0.000        ; 0.138      ; 1.314      ;
; 0.987 ; FSM:inst|yfsm.s4  ; FSM:inst|yfsm.s5      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.253      ;
; 1.003 ; FSM:inst|yfsm.s5  ; ALU1:inst18|negative  ; Clock        ; Clock       ; 0.000        ; 0.670      ; 1.939      ;
; 1.016 ; latch2:inst3|Q[7] ; ALU1:inst18|result[5] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.282      ;
; 1.031 ; FSM:inst|yfsm.s0  ; ALU1:inst18|result[1] ; Clock        ; Clock       ; 0.000        ; 0.600      ; 1.897      ;
; 1.065 ; FSM:inst|yfsm.s5  ; ALU1:inst18|result[1] ; Clock        ; Clock       ; 0.000        ; 0.600      ; 1.931      ;
; 1.106 ; latch2:inst3|Q[7] ; ALU1:inst18|result[7] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.372      ;
; 1.115 ; FSM:inst|yfsm.s1  ; ALU1:inst18|negative  ; Clock        ; Clock       ; 0.000        ; 0.389      ; 1.770      ;
; 1.125 ; FSM:inst|yfsm.s5  ; ALU1:inst18|result[6] ; Clock        ; Clock       ; 0.000        ; 0.462      ; 1.853      ;
; 1.125 ; FSM:inst|yfsm.s5  ; ALU1:inst18|result[7] ; Clock        ; Clock       ; 0.000        ; 0.462      ; 1.853      ;
; 1.174 ; latch1:inst2|Q[6] ; ALU1:inst18|result[4] ; Clock        ; Clock       ; 0.000        ; 0.125      ; 1.565      ;
; 1.174 ; latch1:inst2|Q[6] ; ALU1:inst18|result[0] ; Clock        ; Clock       ; 0.000        ; 0.125      ; 1.565      ;
; 1.177 ; FSM:inst|yfsm.s0  ; ALU1:inst18|result[2] ; Clock        ; Clock       ; 0.000        ; 0.462      ; 1.905      ;
; 1.249 ; FSM:inst|yfsm.s2  ; ALU1:inst18|negative  ; Clock        ; Clock       ; 0.000        ; 0.389      ; 1.904      ;
; 1.257 ; latch2:inst3|Q[7] ; ALU1:inst18|result[3] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.523      ;
; 1.395 ; FSM:inst|yfsm.s5  ; ALU1:inst18|result[3] ; Clock        ; Clock       ; 0.000        ; 0.462      ; 2.123      ;
; 1.399 ; FSM:inst|yfsm.s5  ; ALU1:inst18|result[2] ; Clock        ; Clock       ; 0.000        ; 0.462      ; 2.127      ;
; 1.414 ; FSM:inst|yfsm.s0  ; ALU1:inst18|result[6] ; Clock        ; Clock       ; 0.000        ; 0.462      ; 2.142      ;
; 1.414 ; FSM:inst|yfsm.s0  ; ALU1:inst18|result[7] ; Clock        ; Clock       ; 0.000        ; 0.462      ; 2.142      ;
; 1.419 ; latch2:inst3|Q[7] ; ALU1:inst18|result[1] ; Clock        ; Clock       ; 0.000        ; 0.138      ; 1.823      ;
; 1.431 ; FSM:inst|yfsm.s1  ; ALU1:inst18|result[1] ; Clock        ; Clock       ; 0.000        ; 0.319      ; 2.016      ;
; 1.434 ; FSM:inst|yfsm.s6  ; ALU1:inst18|negative  ; Clock        ; Clock       ; 0.000        ; 0.070      ; 1.770      ;
; 1.491 ; FSM:inst|yfsm.s1  ; ALU1:inst18|result[6] ; Clock        ; Clock       ; 0.000        ; 0.181      ; 1.938      ;
; 1.491 ; FSM:inst|yfsm.s1  ; ALU1:inst18|result[7] ; Clock        ; Clock       ; 0.000        ; 0.181      ; 1.938      ;
; 1.492 ; FSM:inst|yfsm.s4  ; ALU1:inst18|result[5] ; Clock        ; Clock       ; 0.000        ; 0.462      ; 2.220      ;
; 1.492 ; latch1:inst2|Q[6] ; ALU1:inst18|result[3] ; Clock        ; Clock       ; 0.000        ; -0.013     ; 1.745      ;
; 1.520 ; FSM:inst|yfsm.s2  ; ALU1:inst18|result[5] ; Clock        ; Clock       ; 0.000        ; 0.181      ; 1.967      ;
; 1.530 ; latch2:inst3|Q[7] ; ALU1:inst18|result[6] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.796      ;
; 1.559 ; FSM:inst|yfsm.s5  ; ALU1:inst18|result[0] ; Clock        ; Clock       ; 0.000        ; 0.600      ; 2.425      ;
; 1.565 ; latch2:inst3|Q[7] ; ALU1:inst18|result[2] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.831      ;
; 1.570 ; FSM:inst|yfsm.s5  ; ALU1:inst18|result[4] ; Clock        ; Clock       ; 0.000        ; 0.600      ; 2.436      ;
; 1.578 ; FSM:inst|yfsm.s6  ; FSM:inst|yfsm.s7      ; Clock        ; Clock       ; 0.000        ; -0.600     ; 1.244      ;
; 1.593 ; latch1:inst2|Q[6] ; ALU1:inst18|result[5] ; Clock        ; Clock       ; 0.000        ; -0.013     ; 1.846      ;
; 1.594 ; latch1:inst2|Q[6] ; ALU1:inst18|result[6] ; Clock        ; Clock       ; 0.000        ; -0.013     ; 1.847      ;
; 1.609 ; FSM:inst|yfsm.s0  ; ALU1:inst18|result[5] ; Clock        ; Clock       ; 0.000        ; 0.462      ; 2.337      ;
; 1.624 ; FSM:inst|yfsm.s2  ; ALU1:inst18|result[0] ; Clock        ; Clock       ; 0.000        ; 0.319      ; 2.209      ;
; 1.631 ; FSM:inst|yfsm.s2  ; ALU1:inst18|result[4] ; Clock        ; Clock       ; 0.000        ; 0.319      ; 2.216      ;
; 1.648 ; FSM:inst|yfsm.s0  ; ALU1:inst18|result[3] ; Clock        ; Clock       ; 0.000        ; 0.462      ; 2.376      ;
; 1.684 ; latch1:inst2|Q[6] ; ALU1:inst18|result[1] ; Clock        ; Clock       ; 0.000        ; 0.125      ; 2.075      ;
; 1.761 ; FSM:inst|yfsm.s1  ; ALU1:inst18|result[3] ; Clock        ; Clock       ; 0.000        ; 0.181      ; 2.208      ;
; 1.765 ; FSM:inst|yfsm.s1  ; ALU1:inst18|result[2] ; Clock        ; Clock       ; 0.000        ; 0.181      ; 2.212      ;
; 1.768 ; FSM:inst|yfsm.s2  ; ALU1:inst18|result[1] ; Clock        ; Clock       ; 0.000        ; 0.319      ; 2.353      ;
; 1.778 ; FSM:inst|yfsm.s5  ; ALU1:inst18|result[5] ; Clock        ; Clock       ; 0.000        ; 0.462      ; 2.506      ;
; 1.790 ; FSM:inst|yfsm.s4  ; FSM:inst|yfsm.s4      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.056      ;
; 1.799 ; FSM:inst|yfsm.s4  ; ALU1:inst18|result[0] ; Clock        ; Clock       ; 0.000        ; 0.600      ; 2.665      ;
; 1.810 ; FSM:inst|yfsm.s4  ; ALU1:inst18|result[4] ; Clock        ; Clock       ; 0.000        ; 0.600      ; 2.676      ;
; 1.825 ; FSM:inst|yfsm.s1  ; ALU1:inst18|result[5] ; Clock        ; Clock       ; 0.000        ; 0.181      ; 2.272      ;
; 1.830 ; latch1:inst2|Q[6] ; ALU1:inst18|result[2] ; Clock        ; Clock       ; 0.000        ; -0.013     ; 2.083      ;
; 1.845 ; latch1:inst2|Q[6] ; ALU1:inst18|result[7] ; Clock        ; Clock       ; 0.000        ; -0.013     ; 2.098      ;
; 1.860 ; FSM:inst|yfsm.s2  ; ALU1:inst18|result[7] ; Clock        ; Clock       ; 0.000        ; 0.181      ; 2.307      ;
; 1.862 ; FSM:inst|yfsm.s1  ; ALU1:inst18|result[0] ; Clock        ; Clock       ; 0.000        ; 0.319      ; 2.447      ;
; 1.873 ; FSM:inst|yfsm.s1  ; ALU1:inst18|result[4] ; Clock        ; Clock       ; 0.000        ; 0.319      ; 2.458      ;
; 1.914 ; FSM:inst|yfsm.s2  ; ALU1:inst18|result[2] ; Clock        ; Clock       ; 0.000        ; 0.181      ; 2.361      ;
; 1.929 ; FSM:inst|yfsm.s3  ; ALU1:inst18|negative  ; Clock        ; Clock       ; 0.000        ; 0.070      ; 2.265      ;
; 1.943 ; FSM:inst|yfsm.s4  ; ALU1:inst18|result[1] ; Clock        ; Clock       ; 0.000        ; 0.600      ; 2.809      ;
; 1.981 ; FSM:inst|yfsm.s3  ; ALU1:inst18|result[1] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.247      ;
; 2.003 ; FSM:inst|yfsm.s4  ; ALU1:inst18|result[6] ; Clock        ; Clock       ; 0.000        ; 0.462      ; 2.731      ;
; 2.003 ; FSM:inst|yfsm.s4  ; ALU1:inst18|result[7] ; Clock        ; Clock       ; 0.000        ; 0.462      ; 2.731      ;
; 2.012 ; FSM:inst|yfsm.s6  ; ALU1:inst18|result[0] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.278      ;
; 2.019 ; FSM:inst|yfsm.s6  ; ALU1:inst18|result[4] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.285      ;
; 2.073 ; FSM:inst|yfsm.s3  ; ALU1:inst18|result[7] ; Clock        ; Clock       ; 0.000        ; -0.138     ; 2.201      ;
; 2.079 ; FSM:inst|yfsm.s3  ; FSM:inst|yfsm.s4      ; Clock        ; Clock       ; 0.000        ; -0.600     ; 1.745      ;
; 2.087 ; FSM:inst|yfsm.s3  ; ALU1:inst18|result[0] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.353      ;
; 2.098 ; FSM:inst|yfsm.s3  ; ALU1:inst18|result[4] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.364      ;
; 2.104 ; FSM:inst|yfsm.s4  ; ALU1:inst18|result[3] ; Clock        ; Clock       ; 0.000        ; 0.462      ; 2.832      ;
; 2.127 ; FSM:inst|yfsm.s3  ; ALU1:inst18|result[2] ; Clock        ; Clock       ; 0.000        ; -0.138     ; 2.255      ;
; 2.177 ; FSM:inst|yfsm.s2  ; ALU1:inst18|result[6] ; Clock        ; Clock       ; 0.000        ; 0.181      ; 2.624      ;
; 2.177 ; FSM:inst|yfsm.s2  ; ALU1:inst18|result[3] ; Clock        ; Clock       ; 0.000        ; 0.181      ; 2.624      ;
; 2.204 ; FSM:inst|yfsm.s3  ; ALU1:inst18|result[5] ; Clock        ; Clock       ; 0.000        ; -0.138     ; 2.332      ;
; 2.277 ; FSM:inst|yfsm.s4  ; ALU1:inst18|result[2] ; Clock        ; Clock       ; 0.000        ; 0.462      ; 3.005      ;
; 2.291 ; FSM:inst|yfsm.s3  ; ALU1:inst18|result[6] ; Clock        ; Clock       ; 0.000        ; -0.138     ; 2.419      ;
; 2.392 ; FSM:inst|yfsm.s3  ; ALU1:inst18|result[3] ; Clock        ; Clock       ; 0.000        ; -0.138     ; 2.520      ;
; 2.430 ; FSM:inst|yfsm.s6  ; ALU1:inst18|result[6] ; Clock        ; Clock       ; 0.000        ; -0.138     ; 2.558      ;
; 2.430 ; FSM:inst|yfsm.s6  ; ALU1:inst18|result[3] ; Clock        ; Clock       ; 0.000        ; -0.138     ; 2.558      ;
+-------+-------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clock'                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; Clock ; Rise       ; Clock                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU1:inst18|negative  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU1:inst18|negative  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU1:inst18|result[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU1:inst18|result[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU1:inst18|result[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU1:inst18|result[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU1:inst18|result[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU1:inst18|result[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU1:inst18|result[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU1:inst18|result[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU1:inst18|result[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU1:inst18|result[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU1:inst18|result[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU1:inst18|result[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU1:inst18|result[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU1:inst18|result[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU1:inst18|result[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU1:inst18|result[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst|yfsm.s0      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst|yfsm.s0      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst|yfsm.s1      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst|yfsm.s1      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst|yfsm.s2      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst|yfsm.s2      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst|yfsm.s3      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst|yfsm.s3      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst|yfsm.s4      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst|yfsm.s4      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst|yfsm.s5      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst|yfsm.s5      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst|yfsm.s6      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst|yfsm.s6      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst|yfsm.s7      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst|yfsm.s7      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst2|Q[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst2|Q[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch2:inst3|Q[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch2:inst3|Q[7]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst18|negative|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst18|negative|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst18|result[0]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst18|result[0]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst18|result[1]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst18|result[1]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst18|result[2]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst18|result[2]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst18|result[3]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst18|result[3]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst18|result[4]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst18|result[4]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst18|result[5]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst18|result[5]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst18|result[6]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst18|result[6]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst18|result[7]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst18|result[7]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst2|Q[6]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst2|Q[6]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst3|Q[7]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst3|Q[7]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst|yfsm.s0|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst|yfsm.s0|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst|yfsm.s1|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst|yfsm.s1|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst|yfsm.s2|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst|yfsm.s2|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst|yfsm.s3|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst|yfsm.s3|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst|yfsm.s4|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst|yfsm.s4|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst|yfsm.s5|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst|yfsm.s5|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst|yfsm.s6|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst|yfsm.s6|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst|yfsm.s7|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst|yfsm.s7|clk      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; Data_in        ; Clock      ; 4.654 ; 4.654 ; Rise       ; Clock           ;
; Enable_decoder ; Clock      ; 3.455 ; 3.455 ; Rise       ; Clock           ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; Data_in        ; Clock      ; -3.101 ; -3.101 ; Rise       ; Clock           ;
; Enable_decoder ; Clock      ; -2.937 ; -2.937 ; Rise       ; Clock           ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; A[*]           ; Clock      ; 6.522  ; 6.522  ; Rise       ; Clock           ;
;  A[0]          ; Clock      ; 6.492  ; 6.492  ; Rise       ; Clock           ;
;  A[3]          ; Clock      ; 6.492  ; 6.492  ; Rise       ; Clock           ;
;  A[4]          ; Clock      ; 6.522  ; 6.522  ; Rise       ; Clock           ;
;  A[6]          ; Clock      ; 6.522  ; 6.522  ; Rise       ; Clock           ;
; B[*]           ; Clock      ; 6.824  ; 6.824  ; Rise       ; Clock           ;
;  B[0]          ; Clock      ; 6.824  ; 6.824  ; Rise       ; Clock           ;
;  B[1]          ; Clock      ; 6.824  ; 6.824  ; Rise       ; Clock           ;
;  B[2]          ; Clock      ; 6.553  ; 6.553  ; Rise       ; Clock           ;
;  B[4]          ; Clock      ; 6.553  ; 6.553  ; Rise       ; Clock           ;
;  B[7]          ; Clock      ; 6.824  ; 6.824  ; Rise       ; Clock           ;
; Neg            ; Clock      ; 9.227  ; 9.227  ; Rise       ; Clock           ;
; Result[*]      ; Clock      ; 10.712 ; 10.712 ; Rise       ; Clock           ;
;  Result[0]     ; Clock      ; 7.187  ; 7.187  ; Rise       ; Clock           ;
;  Result[1]     ; Clock      ; 7.011  ; 7.011  ; Rise       ; Clock           ;
;  Result[2]     ; Clock      ; 6.728  ; 6.728  ; Rise       ; Clock           ;
;  Result[3]     ; Clock      ; 6.800  ; 6.800  ; Rise       ; Clock           ;
;  Result[4]     ; Clock      ; 7.108  ; 7.108  ; Rise       ; Clock           ;
;  Result[5]     ; Clock      ; 10.712 ; 10.712 ; Rise       ; Clock           ;
;  Result[6]     ; Clock      ; 8.281  ; 8.281  ; Rise       ; Clock           ;
;  Result[7]     ; Clock      ; 8.881  ; 8.881  ; Rise       ; Clock           ;
; first[*]       ; Clock      ; 11.682 ; 11.682 ; Rise       ; Clock           ;
;  first[0]      ; Clock      ; 11.549 ; 11.549 ; Rise       ; Clock           ;
;  first[1]      ; Clock      ; 11.682 ; 11.682 ; Rise       ; Clock           ;
;  first[2]      ; Clock      ; 11.274 ; 11.274 ; Rise       ; Clock           ;
;  first[3]      ; Clock      ; 11.228 ; 11.228 ; Rise       ; Clock           ;
;  first[4]      ; Clock      ; 11.256 ; 11.256 ; Rise       ; Clock           ;
;  first[5]      ; Clock      ; 11.510 ; 11.510 ; Rise       ; Clock           ;
;  first[6]      ; Clock      ; 11.545 ; 11.545 ; Rise       ; Clock           ;
; last[*]        ; Clock      ; 9.164  ; 9.164  ; Rise       ; Clock           ;
;  last[0]       ; Clock      ; 8.923  ; 8.923  ; Rise       ; Clock           ;
;  last[1]       ; Clock      ; 8.891  ; 8.891  ; Rise       ; Clock           ;
;  last[2]       ; Clock      ; 8.873  ; 8.873  ; Rise       ; Clock           ;
;  last[3]       ; Clock      ; 9.162  ; 9.162  ; Rise       ; Clock           ;
;  last[4]       ; Clock      ; 9.164  ; 9.164  ; Rise       ; Clock           ;
;  last[5]       ; Clock      ; 9.157  ; 9.157  ; Rise       ; Clock           ;
;  last[6]       ; Clock      ; 9.161  ; 9.161  ; Rise       ; Clock           ;
; opcode[*]      ; Clock      ; 8.862  ; 8.862  ; Rise       ; Clock           ;
;  opcode[0]     ; Clock      ; 7.972  ; 7.972  ; Rise       ; Clock           ;
;  opcode[1]     ; Clock      ; 8.862  ; 8.862  ; Rise       ; Clock           ;
;  opcode[2]     ; Clock      ; 8.851  ; 8.851  ; Rise       ; Clock           ;
;  opcode[3]     ; Clock      ; 7.828  ; 7.828  ; Rise       ; Clock           ;
;  opcode[4]     ; Clock      ; 8.609  ; 8.609  ; Rise       ; Clock           ;
;  opcode[5]     ; Clock      ; 8.636  ; 8.636  ; Rise       ; Clock           ;
;  opcode[6]     ; Clock      ; 7.971  ; 7.971  ; Rise       ; Clock           ;
;  opcode[7]     ; Clock      ; 7.953  ; 7.953  ; Rise       ; Clock           ;
; sign[*]        ; Clock      ; 9.237  ; 9.237  ; Rise       ; Clock           ;
;  sign[6]       ; Clock      ; 9.237  ; 9.237  ; Rise       ; Clock           ;
; student_id[*]  ; Clock      ; 8.267  ; 8.267  ; Rise       ; Clock           ;
;  student_id[0] ; Clock      ; 8.073  ; 8.073  ; Rise       ; Clock           ;
;  student_id[1] ; Clock      ; 7.955  ; 7.955  ; Rise       ; Clock           ;
;  student_id[2] ; Clock      ; 8.267  ; 8.267  ; Rise       ; Clock           ;
;  student_id[3] ; Clock      ; 8.100  ; 8.100  ; Rise       ; Clock           ;
;  student_id[4] ; Clock      ; 7.493  ; 7.493  ; Rise       ; Clock           ;
;  student_id[5] ; Clock      ; 8.064  ; 8.064  ; Rise       ; Clock           ;
;  student_id[6] ; Clock      ; 8.044  ; 8.044  ; Rise       ; Clock           ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; A[*]           ; Clock      ; 6.492  ; 6.492  ; Rise       ; Clock           ;
;  A[0]          ; Clock      ; 6.492  ; 6.492  ; Rise       ; Clock           ;
;  A[3]          ; Clock      ; 6.492  ; 6.492  ; Rise       ; Clock           ;
;  A[4]          ; Clock      ; 6.522  ; 6.522  ; Rise       ; Clock           ;
;  A[6]          ; Clock      ; 6.522  ; 6.522  ; Rise       ; Clock           ;
; B[*]           ; Clock      ; 6.553  ; 6.553  ; Rise       ; Clock           ;
;  B[0]          ; Clock      ; 6.824  ; 6.824  ; Rise       ; Clock           ;
;  B[1]          ; Clock      ; 6.824  ; 6.824  ; Rise       ; Clock           ;
;  B[2]          ; Clock      ; 6.553  ; 6.553  ; Rise       ; Clock           ;
;  B[4]          ; Clock      ; 6.553  ; 6.553  ; Rise       ; Clock           ;
;  B[7]          ; Clock      ; 6.824  ; 6.824  ; Rise       ; Clock           ;
; Neg            ; Clock      ; 9.227  ; 9.227  ; Rise       ; Clock           ;
; Result[*]      ; Clock      ; 6.728  ; 6.728  ; Rise       ; Clock           ;
;  Result[0]     ; Clock      ; 7.187  ; 7.187  ; Rise       ; Clock           ;
;  Result[1]     ; Clock      ; 7.011  ; 7.011  ; Rise       ; Clock           ;
;  Result[2]     ; Clock      ; 6.728  ; 6.728  ; Rise       ; Clock           ;
;  Result[3]     ; Clock      ; 6.800  ; 6.800  ; Rise       ; Clock           ;
;  Result[4]     ; Clock      ; 7.108  ; 7.108  ; Rise       ; Clock           ;
;  Result[5]     ; Clock      ; 10.712 ; 10.712 ; Rise       ; Clock           ;
;  Result[6]     ; Clock      ; 8.281  ; 8.281  ; Rise       ; Clock           ;
;  Result[7]     ; Clock      ; 8.881  ; 8.881  ; Rise       ; Clock           ;
; first[*]       ; Clock      ; 8.745  ; 8.745  ; Rise       ; Clock           ;
;  first[0]      ; Clock      ; 9.083  ; 9.083  ; Rise       ; Clock           ;
;  first[1]      ; Clock      ; 9.185  ; 9.185  ; Rise       ; Clock           ;
;  first[2]      ; Clock      ; 8.787  ; 8.787  ; Rise       ; Clock           ;
;  first[3]      ; Clock      ; 8.745  ; 8.745  ; Rise       ; Clock           ;
;  first[4]      ; Clock      ; 8.808  ; 8.808  ; Rise       ; Clock           ;
;  first[5]      ; Clock      ; 9.033  ; 9.033  ; Rise       ; Clock           ;
;  first[6]      ; Clock      ; 9.045  ; 9.045  ; Rise       ; Clock           ;
; last[*]        ; Clock      ; 8.383  ; 8.383  ; Rise       ; Clock           ;
;  last[0]       ; Clock      ; 8.413  ; 8.413  ; Rise       ; Clock           ;
;  last[1]       ; Clock      ; 8.383  ; 8.383  ; Rise       ; Clock           ;
;  last[2]       ; Clock      ; 8.390  ; 8.390  ; Rise       ; Clock           ;
;  last[3]       ; Clock      ; 8.651  ; 8.651  ; Rise       ; Clock           ;
;  last[4]       ; Clock      ; 8.655  ; 8.655  ; Rise       ; Clock           ;
;  last[5]       ; Clock      ; 8.647  ; 8.647  ; Rise       ; Clock           ;
;  last[6]       ; Clock      ; 8.648  ; 8.648  ; Rise       ; Clock           ;
; opcode[*]      ; Clock      ; 7.020  ; 7.020  ; Rise       ; Clock           ;
;  opcode[0]     ; Clock      ; 7.164  ; 7.164  ; Rise       ; Clock           ;
;  opcode[1]     ; Clock      ; 7.690  ; 7.690  ; Rise       ; Clock           ;
;  opcode[2]     ; Clock      ; 7.649  ; 7.649  ; Rise       ; Clock           ;
;  opcode[3]     ; Clock      ; 7.020  ; 7.020  ; Rise       ; Clock           ;
;  opcode[4]     ; Clock      ; 7.454  ; 7.454  ; Rise       ; Clock           ;
;  opcode[5]     ; Clock      ; 7.482  ; 7.482  ; Rise       ; Clock           ;
;  opcode[6]     ; Clock      ; 7.163  ; 7.163  ; Rise       ; Clock           ;
;  opcode[7]     ; Clock      ; 7.145  ; 7.145  ; Rise       ; Clock           ;
; sign[*]        ; Clock      ; 9.237  ; 9.237  ; Rise       ; Clock           ;
;  sign[6]       ; Clock      ; 9.237  ; 9.237  ; Rise       ; Clock           ;
; student_id[*]  ; Clock      ; 6.443  ; 6.443  ; Rise       ; Clock           ;
;  student_id[0] ; Clock      ; 6.443  ; 6.443  ; Rise       ; Clock           ;
;  student_id[1] ; Clock      ; 6.549  ; 6.549  ; Rise       ; Clock           ;
;  student_id[2] ; Clock      ; 6.516  ; 6.516  ; Rise       ; Clock           ;
;  student_id[3] ; Clock      ; 7.120  ; 7.120  ; Rise       ; Clock           ;
;  student_id[4] ; Clock      ; 6.733  ; 6.733  ; Rise       ; Clock           ;
;  student_id[5] ; Clock      ; 7.084  ; 7.084  ; Rise       ; Clock           ;
;  student_id[6] ; Clock      ; 7.074  ; 7.074  ; Rise       ; Clock           ;
+----------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------+
; Propagation Delay                                      ;
+----------------+-------------+-------+----+----+-------+
; Input Port     ; Output Port ; RR    ; RF ; FR ; FF    ;
+----------------+-------------+-------+----+----+-------+
; Enable_decoder ; opcode[0]   ; 9.033 ;    ;    ; 9.033 ;
; Enable_decoder ; opcode[1]   ; 9.931 ;    ;    ; 9.931 ;
; Enable_decoder ; opcode[2]   ; 9.890 ;    ;    ; 9.890 ;
; Enable_decoder ; opcode[3]   ; 8.889 ;    ;    ; 8.889 ;
; Enable_decoder ; opcode[4]   ; 9.696 ;    ;    ; 9.696 ;
; Enable_decoder ; opcode[5]   ; 9.723 ;    ;    ; 9.723 ;
; Enable_decoder ; opcode[6]   ; 9.030 ;    ;    ; 9.030 ;
; Enable_decoder ; opcode[7]   ; 9.014 ;    ;    ; 9.014 ;
+----------------+-------------+-------+----+----+-------+


+--------------------------------------------------------+
; Minimum Propagation Delay                              ;
+----------------+-------------+-------+----+----+-------+
; Input Port     ; Output Port ; RR    ; RF ; FR ; FF    ;
+----------------+-------------+-------+----+----+-------+
; Enable_decoder ; opcode[0]   ; 9.033 ;    ;    ; 9.033 ;
; Enable_decoder ; opcode[1]   ; 9.931 ;    ;    ; 9.931 ;
; Enable_decoder ; opcode[2]   ; 9.890 ;    ;    ; 9.890 ;
; Enable_decoder ; opcode[3]   ; 8.889 ;    ;    ; 8.889 ;
; Enable_decoder ; opcode[4]   ; 9.696 ;    ;    ; 9.696 ;
; Enable_decoder ; opcode[5]   ; 9.723 ;    ;    ; 9.723 ;
; Enable_decoder ; opcode[6]   ; 9.030 ;    ;    ; 9.030 ;
; Enable_decoder ; opcode[7]   ; 9.014 ;    ;    ; 9.014 ;
+----------------+-------------+-------+----+----+-------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; Clock ; -0.408 ; -2.577        ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clock ; 0.151 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; Clock ; -1.222 ; -20.222               ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Clock'                                                                                                ;
+--------+-------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -0.408 ; latch2:inst3|Q[7] ; ALU1:inst18|result[4] ; Clock        ; Clock       ; 1.000        ; 0.073      ; 1.513      ;
; -0.386 ; latch1:inst2|Q[6] ; ALU1:inst18|result[4] ; Clock        ; Clock       ; 1.000        ; 0.067      ; 1.485      ;
; -0.383 ; latch2:inst3|Q[7] ; ALU1:inst18|result[6] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.415      ;
; -0.379 ; latch2:inst3|Q[7] ; ALU1:inst18|result[5] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.411      ;
; -0.361 ; latch1:inst2|Q[6] ; ALU1:inst18|result[6] ; Clock        ; Clock       ; 1.000        ; -0.006     ; 1.387      ;
; -0.357 ; latch1:inst2|Q[6] ; ALU1:inst18|result[5] ; Clock        ; Clock       ; 1.000        ; -0.006     ; 1.383      ;
; -0.336 ; latch2:inst3|Q[7] ; ALU1:inst18|result[7] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.368      ;
; -0.314 ; latch1:inst2|Q[6] ; ALU1:inst18|result[7] ; Clock        ; Clock       ; 1.000        ; -0.006     ; 1.340      ;
; -0.298 ; FSM:inst|yfsm.s3  ; ALU1:inst18|result[2] ; Clock        ; Clock       ; 1.000        ; -0.073     ; 1.257      ;
; -0.281 ; FSM:inst|yfsm.s3  ; ALU1:inst18|result[3] ; Clock        ; Clock       ; 1.000        ; -0.073     ; 1.240      ;
; -0.271 ; FSM:inst|yfsm.s3  ; ALU1:inst18|result[6] ; Clock        ; Clock       ; 1.000        ; -0.073     ; 1.230      ;
; -0.251 ; FSM:inst|yfsm.s3  ; ALU1:inst18|result[7] ; Clock        ; Clock       ; 1.000        ; -0.073     ; 1.210      ;
; -0.220 ; FSM:inst|yfsm.s3  ; ALU1:inst18|result[4] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.252      ;
; -0.214 ; FSM:inst|yfsm.s3  ; ALU1:inst18|result[0] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.246      ;
; -0.212 ; FSM:inst|yfsm.s6  ; ALU1:inst18|result[4] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.244      ;
; -0.206 ; FSM:inst|yfsm.s6  ; ALU1:inst18|result[0] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.238      ;
; -0.201 ; latch2:inst3|Q[7] ; ALU1:inst18|result[2] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.233      ;
; -0.198 ; FSM:inst|yfsm.s3  ; ALU1:inst18|result[5] ; Clock        ; Clock       ; 1.000        ; -0.073     ; 1.157      ;
; -0.195 ; FSM:inst|yfsm.s6  ; ALU1:inst18|result[3] ; Clock        ; Clock       ; 1.000        ; -0.073     ; 1.154      ;
; -0.194 ; FSM:inst|yfsm.s6  ; ALU1:inst18|result[6] ; Clock        ; Clock       ; 1.000        ; -0.073     ; 1.153      ;
; -0.188 ; FSM:inst|yfsm.s1  ; ALU1:inst18|result[2] ; Clock        ; Clock       ; 1.000        ; 0.076      ; 1.296      ;
; -0.185 ; FSM:inst|yfsm.s3  ; ALU1:inst18|result[1] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.217      ;
; -0.174 ; FSM:inst|yfsm.s5  ; ALU1:inst18|result[2] ; Clock        ; Clock       ; 1.000        ; 0.208      ; 1.414      ;
; -0.171 ; FSM:inst|yfsm.s1  ; ALU1:inst18|result[3] ; Clock        ; Clock       ; 1.000        ; 0.076      ; 1.279      ;
; -0.166 ; latch1:inst2|Q[6] ; ALU1:inst18|result[3] ; Clock        ; Clock       ; 1.000        ; -0.006     ; 1.192      ;
; -0.165 ; FSM:inst|yfsm.s1  ; ALU1:inst18|result[6] ; Clock        ; Clock       ; 1.000        ; 0.076      ; 1.273      ;
; -0.158 ; FSM:inst|yfsm.s1  ; ALU1:inst18|result[4] ; Clock        ; Clock       ; 1.000        ; 0.149      ; 1.339      ;
; -0.154 ; latch1:inst2|Q[6] ; ALU1:inst18|result[0] ; Clock        ; Clock       ; 1.000        ; 0.067      ; 1.253      ;
; -0.153 ; latch2:inst3|Q[7] ; ALU1:inst18|result[0] ; Clock        ; Clock       ; 1.000        ; 0.073      ; 1.258      ;
; -0.152 ; FSM:inst|yfsm.s1  ; ALU1:inst18|result[0] ; Clock        ; Clock       ; 1.000        ; 0.149      ; 1.333      ;
; -0.151 ; latch2:inst3|Q[7] ; ALU1:inst18|result[3] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.183      ;
; -0.149 ; FSM:inst|yfsm.s4  ; ALU1:inst18|result[2] ; Clock        ; Clock       ; 1.000        ; 0.208      ; 1.389      ;
; -0.145 ; FSM:inst|yfsm.s0  ; ALU1:inst18|result[2] ; Clock        ; Clock       ; 1.000        ; 0.208      ; 1.385      ;
; -0.143 ; latch1:inst2|Q[6] ; ALU1:inst18|result[2] ; Clock        ; Clock       ; 1.000        ; -0.006     ; 1.169      ;
; -0.141 ; FSM:inst|yfsm.s1  ; ALU1:inst18|result[7] ; Clock        ; Clock       ; 1.000        ; 0.076      ; 1.249      ;
; -0.132 ; FSM:inst|yfsm.s4  ; ALU1:inst18|result[3] ; Clock        ; Clock       ; 1.000        ; 0.208      ; 1.372      ;
; -0.127 ; FSM:inst|yfsm.s5  ; ALU1:inst18|result[7] ; Clock        ; Clock       ; 1.000        ; 0.208      ; 1.367      ;
; -0.102 ; FSM:inst|yfsm.s4  ; ALU1:inst18|result[7] ; Clock        ; Clock       ; 1.000        ; 0.208      ; 1.342      ;
; -0.098 ; FSM:inst|yfsm.s0  ; ALU1:inst18|result[7] ; Clock        ; Clock       ; 1.000        ; 0.208      ; 1.338      ;
; -0.092 ; FSM:inst|yfsm.s1  ; ALU1:inst18|result[5] ; Clock        ; Clock       ; 1.000        ; 0.076      ; 1.200      ;
; -0.088 ; latch2:inst3|Q[7] ; ALU1:inst18|result[1] ; Clock        ; Clock       ; 1.000        ; 0.073      ; 1.193      ;
; -0.085 ; FSM:inst|yfsm.s3  ; FSM:inst|yfsm.s4      ; Clock        ; Clock       ; 1.000        ; -0.281     ; 0.836      ;
; -0.075 ; FSM:inst|yfsm.s1  ; ALU1:inst18|result[1] ; Clock        ; Clock       ; 1.000        ; 0.149      ; 1.256      ;
; -0.071 ; FSM:inst|yfsm.s4  ; ALU1:inst18|result[4] ; Clock        ; Clock       ; 1.000        ; 0.281      ; 1.384      ;
; -0.066 ; FSM:inst|yfsm.s2  ; ALU1:inst18|result[3] ; Clock        ; Clock       ; 1.000        ; 0.076      ; 1.174      ;
; -0.065 ; FSM:inst|yfsm.s2  ; ALU1:inst18|result[6] ; Clock        ; Clock       ; 1.000        ; 0.076      ; 1.173      ;
; -0.065 ; FSM:inst|yfsm.s4  ; ALU1:inst18|result[0] ; Clock        ; Clock       ; 1.000        ; 0.281      ; 1.378      ;
; -0.061 ; FSM:inst|yfsm.s5  ; ALU1:inst18|result[1] ; Clock        ; Clock       ; 1.000        ; 0.281      ; 1.374      ;
; -0.056 ; FSM:inst|yfsm.s5  ; ALU1:inst18|result[3] ; Clock        ; Clock       ; 1.000        ; 0.208      ; 1.296      ;
; -0.055 ; FSM:inst|yfsm.s5  ; ALU1:inst18|result[6] ; Clock        ; Clock       ; 1.000        ; 0.208      ; 1.295      ;
; -0.036 ; FSM:inst|yfsm.s4  ; ALU1:inst18|result[1] ; Clock        ; Clock       ; 1.000        ; 0.281      ; 1.349      ;
; -0.032 ; FSM:inst|yfsm.s0  ; ALU1:inst18|result[1] ; Clock        ; Clock       ; 1.000        ; 0.281      ; 1.345      ;
; -0.031 ; FSM:inst|yfsm.s4  ; ALU1:inst18|result[6] ; Clock        ; Clock       ; 1.000        ; 0.208      ; 1.271      ;
; -0.027 ; FSM:inst|yfsm.s0  ; ALU1:inst18|result[3] ; Clock        ; Clock       ; 1.000        ; 0.208      ; 1.267      ;
; -0.026 ; FSM:inst|yfsm.s0  ; ALU1:inst18|result[6] ; Clock        ; Clock       ; 1.000        ; 0.208      ; 1.266      ;
; -0.017 ; FSM:inst|yfsm.s5  ; ALU1:inst18|result[5] ; Clock        ; Clock       ; 1.000        ; 0.208      ; 1.257      ;
; -0.008 ; FSM:inst|yfsm.s3  ; ALU1:inst18|negative  ; Clock        ; Clock       ; 1.000        ; 0.015      ; 1.055      ;
; 0.012  ; FSM:inst|yfsm.s0  ; ALU1:inst18|result[5] ; Clock        ; Clock       ; 1.000        ; 0.208      ; 1.228      ;
; 0.017  ; FSM:inst|yfsm.s4  ; ALU1:inst18|result[5] ; Clock        ; Clock       ; 1.000        ; 0.208      ; 1.223      ;
; 0.018  ; FSM:inst|yfsm.s2  ; ALU1:inst18|result[2] ; Clock        ; Clock       ; 1.000        ; 0.076      ; 1.090      ;
; 0.028  ; FSM:inst|yfsm.s5  ; ALU1:inst18|result[4] ; Clock        ; Clock       ; 1.000        ; 0.281      ; 1.285      ;
; 0.034  ; FSM:inst|yfsm.s5  ; ALU1:inst18|result[0] ; Clock        ; Clock       ; 1.000        ; 0.281      ; 1.279      ;
; 0.043  ; latch1:inst2|Q[6] ; ALU1:inst18|result[1] ; Clock        ; Clock       ; 1.000        ; 0.067      ; 1.056      ;
; 0.065  ; FSM:inst|yfsm.s2  ; ALU1:inst18|result[7] ; Clock        ; Clock       ; 1.000        ; 0.076      ; 1.043      ;
; 0.065  ; FSM:inst|yfsm.s4  ; FSM:inst|yfsm.s4      ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.967      ;
; 0.122  ; FSM:inst|yfsm.s2  ; ALU1:inst18|result[5] ; Clock        ; Clock       ; 1.000        ; 0.076      ; 0.986      ;
; 0.131  ; FSM:inst|yfsm.s2  ; ALU1:inst18|result[1] ; Clock        ; Clock       ; 1.000        ; 0.149      ; 1.050      ;
; 0.153  ; FSM:inst|yfsm.s6  ; FSM:inst|yfsm.s7      ; Clock        ; Clock       ; 1.000        ; -0.281     ; 0.598      ;
; 0.176  ; FSM:inst|yfsm.s2  ; ALU1:inst18|result[4] ; Clock        ; Clock       ; 1.000        ; 0.149      ; 1.005      ;
; 0.182  ; FSM:inst|yfsm.s2  ; ALU1:inst18|result[0] ; Clock        ; Clock       ; 1.000        ; 0.149      ; 0.999      ;
; 0.190  ; FSM:inst|yfsm.s6  ; ALU1:inst18|negative  ; Clock        ; Clock       ; 1.000        ; 0.015      ; 0.857      ;
; 0.242  ; FSM:inst|yfsm.s2  ; ALU1:inst18|negative  ; Clock        ; Clock       ; 1.000        ; 0.164      ; 0.954      ;
; 0.309  ; FSM:inst|yfsm.s4  ; ALU1:inst18|negative  ; Clock        ; Clock       ; 1.000        ; 0.296      ; 1.019      ;
; 0.310  ; FSM:inst|yfsm.s0  ; ALU1:inst18|negative  ; Clock        ; Clock       ; 1.000        ; 0.296      ; 1.018      ;
; 0.349  ; FSM:inst|yfsm.s1  ; ALU1:inst18|negative  ; Clock        ; Clock       ; 1.000        ; 0.164      ; 0.847      ;
; 0.414  ; FSM:inst|yfsm.s4  ; FSM:inst|yfsm.s5      ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.618      ;
; 0.420  ; FSM:inst|yfsm.s5  ; ALU1:inst18|negative  ; Clock        ; Clock       ; 1.000        ; 0.296      ; 0.908      ;
; 0.534  ; FSM:inst|yfsm.s0  ; FSM:inst|yfsm.s1      ; Clock        ; Clock       ; 1.000        ; 0.132      ; 0.630      ;
; 0.606  ; FSM:inst|yfsm.s1  ; FSM:inst|yfsm.s2      ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.426      ;
; 0.619  ; FSM:inst|yfsm.s7  ; FSM:inst|yfsm.s0      ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.413      ;
; 0.663  ; FSM:inst|yfsm.s0  ; ALU1:inst18|result[0] ; Clock        ; Clock       ; 1.000        ; 0.281      ; 0.650      ;
; 0.665  ; FSM:inst|yfsm.s3  ; FSM:inst|yfsm.s3      ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; FSM:inst|yfsm.s6  ; FSM:inst|yfsm.s6      ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; FSM:inst|yfsm.s0  ; ALU1:inst18|result[4] ; Clock        ; Clock       ; 1.000        ; 0.281      ; 0.648      ;
; 0.665  ; FSM:inst|yfsm.s7  ; FSM:inst|yfsm.s7      ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; FSM:inst|yfsm.s5  ; FSM:inst|yfsm.s5      ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; FSM:inst|yfsm.s1  ; FSM:inst|yfsm.s1      ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; FSM:inst|yfsm.s2  ; FSM:inst|yfsm.s2      ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; FSM:inst|yfsm.s0  ; FSM:inst|yfsm.s0      ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.685  ; FSM:inst|yfsm.s2  ; FSM:inst|yfsm.s3      ; Clock        ; Clock       ; 1.000        ; 0.149      ; 0.496      ;
; 0.729  ; FSM:inst|yfsm.s5  ; FSM:inst|yfsm.s6      ; Clock        ; Clock       ; 1.000        ; 0.281      ; 0.584      ;
+--------+-------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Clock'                                                                                                ;
+-------+-------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; 0.151 ; FSM:inst|yfsm.s5  ; FSM:inst|yfsm.s6      ; Clock        ; Clock       ; 0.000        ; 0.281      ; 0.584      ;
; 0.195 ; FSM:inst|yfsm.s2  ; FSM:inst|yfsm.s3      ; Clock        ; Clock       ; 0.000        ; 0.149      ; 0.496      ;
; 0.215 ; FSM:inst|yfsm.s5  ; FSM:inst|yfsm.s5      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FSM:inst|yfsm.s7  ; FSM:inst|yfsm.s7      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FSM:inst|yfsm.s0  ; FSM:inst|yfsm.s0      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FSM:inst|yfsm.s1  ; FSM:inst|yfsm.s1      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FSM:inst|yfsm.s2  ; FSM:inst|yfsm.s2      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FSM:inst|yfsm.s0  ; ALU1:inst18|result[4] ; Clock        ; Clock       ; 0.000        ; 0.281      ; 0.648      ;
; 0.215 ; FSM:inst|yfsm.s6  ; FSM:inst|yfsm.s6      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FSM:inst|yfsm.s3  ; FSM:inst|yfsm.s3      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.217 ; FSM:inst|yfsm.s0  ; ALU1:inst18|result[0] ; Clock        ; Clock       ; 0.000        ; 0.281      ; 0.650      ;
; 0.261 ; FSM:inst|yfsm.s7  ; FSM:inst|yfsm.s0      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.413      ;
; 0.274 ; FSM:inst|yfsm.s1  ; FSM:inst|yfsm.s2      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.426      ;
; 0.346 ; FSM:inst|yfsm.s4  ; ALU1:inst18|negative  ; Clock        ; Clock       ; 0.000        ; 0.296      ; 0.794      ;
; 0.346 ; FSM:inst|yfsm.s0  ; FSM:inst|yfsm.s1      ; Clock        ; Clock       ; 0.000        ; 0.132      ; 0.630      ;
; 0.404 ; FSM:inst|yfsm.s0  ; ALU1:inst18|negative  ; Clock        ; Clock       ; 0.000        ; 0.296      ; 0.852      ;
; 0.414 ; latch2:inst3|Q[7] ; ALU1:inst18|result[4] ; Clock        ; Clock       ; 0.000        ; 0.073      ; 0.639      ;
; 0.414 ; latch2:inst3|Q[7] ; ALU1:inst18|result[0] ; Clock        ; Clock       ; 0.000        ; 0.073      ; 0.639      ;
; 0.429 ; FSM:inst|yfsm.s0  ; ALU1:inst18|result[1] ; Clock        ; Clock       ; 0.000        ; 0.281      ; 0.862      ;
; 0.449 ; FSM:inst|yfsm.s5  ; ALU1:inst18|result[1] ; Clock        ; Clock       ; 0.000        ; 0.281      ; 0.882      ;
; 0.460 ; FSM:inst|yfsm.s5  ; ALU1:inst18|negative  ; Clock        ; Clock       ; 0.000        ; 0.296      ; 0.908      ;
; 0.461 ; latch2:inst3|Q[7] ; ALU1:inst18|result[5] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.613      ;
; 0.466 ; FSM:inst|yfsm.s4  ; FSM:inst|yfsm.s5      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.618      ;
; 0.483 ; latch2:inst3|Q[7] ; ALU1:inst18|result[7] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.635      ;
; 0.495 ; FSM:inst|yfsm.s5  ; ALU1:inst18|result[6] ; Clock        ; Clock       ; 0.000        ; 0.208      ; 0.855      ;
; 0.495 ; FSM:inst|yfsm.s5  ; ALU1:inst18|result[7] ; Clock        ; Clock       ; 0.000        ; 0.208      ; 0.855      ;
; 0.509 ; FSM:inst|yfsm.s1  ; ALU1:inst18|negative  ; Clock        ; Clock       ; 0.000        ; 0.164      ; 0.825      ;
; 0.516 ; latch1:inst2|Q[6] ; ALU1:inst18|result[4] ; Clock        ; Clock       ; 0.000        ; 0.067      ; 0.735      ;
; 0.517 ; latch1:inst2|Q[6] ; ALU1:inst18|result[0] ; Clock        ; Clock       ; 0.000        ; 0.067      ; 0.736      ;
; 0.542 ; FSM:inst|yfsm.s0  ; ALU1:inst18|result[2] ; Clock        ; Clock       ; 0.000        ; 0.208      ; 0.902      ;
; 0.558 ; latch2:inst3|Q[7] ; ALU1:inst18|result[3] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.710      ;
; 0.599 ; FSM:inst|yfsm.s2  ; ALU1:inst18|negative  ; Clock        ; Clock       ; 0.000        ; 0.164      ; 0.915      ;
; 0.611 ; FSM:inst|yfsm.s5  ; ALU1:inst18|result[3] ; Clock        ; Clock       ; 0.000        ; 0.208      ; 0.971      ;
; 0.612 ; FSM:inst|yfsm.s1  ; ALU1:inst18|result[1] ; Clock        ; Clock       ; 0.000        ; 0.149      ; 0.913      ;
; 0.620 ; FSM:inst|yfsm.s5  ; ALU1:inst18|result[2] ; Clock        ; Clock       ; 0.000        ; 0.208      ; 0.980      ;
; 0.631 ; latch2:inst3|Q[7] ; ALU1:inst18|result[1] ; Clock        ; Clock       ; 0.000        ; 0.073      ; 0.856      ;
; 0.635 ; FSM:inst|yfsm.s0  ; ALU1:inst18|result[6] ; Clock        ; Clock       ; 0.000        ; 0.208      ; 0.995      ;
; 0.635 ; FSM:inst|yfsm.s0  ; ALU1:inst18|result[7] ; Clock        ; Clock       ; 0.000        ; 0.208      ; 0.995      ;
; 0.658 ; FSM:inst|yfsm.s1  ; ALU1:inst18|result[6] ; Clock        ; Clock       ; 0.000        ; 0.076      ; 0.886      ;
; 0.658 ; FSM:inst|yfsm.s1  ; ALU1:inst18|result[7] ; Clock        ; Clock       ; 0.000        ; 0.076      ; 0.886      ;
; 0.661 ; latch1:inst2|Q[6] ; ALU1:inst18|result[3] ; Clock        ; Clock       ; 0.000        ; -0.006     ; 0.807      ;
; 0.666 ; FSM:inst|yfsm.s5  ; ALU1:inst18|result[0] ; Clock        ; Clock       ; 0.000        ; 0.281      ; 1.099      ;
; 0.673 ; FSM:inst|yfsm.s4  ; ALU1:inst18|result[5] ; Clock        ; Clock       ; 0.000        ; 0.208      ; 1.033      ;
; 0.679 ; FSM:inst|yfsm.s5  ; ALU1:inst18|result[4] ; Clock        ; Clock       ; 0.000        ; 0.281      ; 1.112      ;
; 0.683 ; latch2:inst3|Q[7] ; ALU1:inst18|result[6] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.835      ;
; 0.690 ; FSM:inst|yfsm.s6  ; ALU1:inst18|negative  ; Clock        ; Clock       ; 0.000        ; 0.015      ; 0.857      ;
; 0.696 ; FSM:inst|yfsm.s2  ; ALU1:inst18|result[5] ; Clock        ; Clock       ; 0.000        ; 0.076      ; 0.924      ;
; 0.698 ; FSM:inst|yfsm.s2  ; ALU1:inst18|result[0] ; Clock        ; Clock       ; 0.000        ; 0.149      ; 0.999      ;
; 0.704 ; FSM:inst|yfsm.s2  ; ALU1:inst18|result[4] ; Clock        ; Clock       ; 0.000        ; 0.149      ; 1.005      ;
; 0.714 ; latch1:inst2|Q[6] ; ALU1:inst18|result[5] ; Clock        ; Clock       ; 0.000        ; -0.006     ; 0.860      ;
; 0.715 ; latch1:inst2|Q[6] ; ALU1:inst18|result[6] ; Clock        ; Clock       ; 0.000        ; -0.006     ; 0.861      ;
; 0.727 ; FSM:inst|yfsm.s6  ; FSM:inst|yfsm.s7      ; Clock        ; Clock       ; 0.000        ; -0.281     ; 0.598      ;
; 0.731 ; latch1:inst2|Q[6] ; ALU1:inst18|result[1] ; Clock        ; Clock       ; 0.000        ; 0.067      ; 0.950      ;
; 0.744 ; latch2:inst3|Q[7] ; ALU1:inst18|result[2] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.896      ;
; 0.744 ; FSM:inst|yfsm.s0  ; ALU1:inst18|result[5] ; Clock        ; Clock       ; 0.000        ; 0.208      ; 1.104      ;
; 0.748 ; FSM:inst|yfsm.s0  ; ALU1:inst18|result[3] ; Clock        ; Clock       ; 0.000        ; 0.208      ; 1.108      ;
; 0.749 ; FSM:inst|yfsm.s2  ; ALU1:inst18|result[1] ; Clock        ; Clock       ; 0.000        ; 0.149      ; 1.050      ;
; 0.768 ; FSM:inst|yfsm.s4  ; ALU1:inst18|result[0] ; Clock        ; Clock       ; 0.000        ; 0.281      ; 1.201      ;
; 0.774 ; FSM:inst|yfsm.s1  ; ALU1:inst18|result[3] ; Clock        ; Clock       ; 0.000        ; 0.076      ; 1.002      ;
; 0.781 ; FSM:inst|yfsm.s4  ; ALU1:inst18|result[4] ; Clock        ; Clock       ; 0.000        ; 0.281      ; 1.214      ;
; 0.783 ; FSM:inst|yfsm.s1  ; ALU1:inst18|result[2] ; Clock        ; Clock       ; 0.000        ; 0.076      ; 1.011      ;
; 0.799 ; FSM:inst|yfsm.s5  ; ALU1:inst18|result[5] ; Clock        ; Clock       ; 0.000        ; 0.208      ; 1.159      ;
; 0.807 ; latch1:inst2|Q[6] ; ALU1:inst18|result[7] ; Clock        ; Clock       ; 0.000        ; -0.006     ; 0.953      ;
; 0.807 ; FSM:inst|yfsm.s1  ; ALU1:inst18|result[0] ; Clock        ; Clock       ; 0.000        ; 0.149      ; 1.108      ;
; 0.814 ; FSM:inst|yfsm.s1  ; ALU1:inst18|result[5] ; Clock        ; Clock       ; 0.000        ; 0.076      ; 1.042      ;
; 0.815 ; FSM:inst|yfsm.s4  ; FSM:inst|yfsm.s4      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.967      ;
; 0.815 ; FSM:inst|yfsm.s2  ; ALU1:inst18|result[7] ; Clock        ; Clock       ; 0.000        ; 0.076      ; 1.043      ;
; 0.820 ; FSM:inst|yfsm.s1  ; ALU1:inst18|result[4] ; Clock        ; Clock       ; 0.000        ; 0.149      ; 1.121      ;
; 0.844 ; latch1:inst2|Q[6] ; ALU1:inst18|result[2] ; Clock        ; Clock       ; 0.000        ; -0.006     ; 0.990      ;
; 0.850 ; FSM:inst|yfsm.s4  ; ALU1:inst18|result[1] ; Clock        ; Clock       ; 0.000        ; 0.281      ; 1.283      ;
; 0.853 ; FSM:inst|yfsm.s3  ; ALU1:inst18|result[1] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.005      ;
; 0.862 ; FSM:inst|yfsm.s2  ; ALU1:inst18|result[2] ; Clock        ; Clock       ; 0.000        ; 0.076      ; 1.090      ;
; 0.869 ; FSM:inst|yfsm.s6  ; ALU1:inst18|result[0] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.021      ;
; 0.875 ; FSM:inst|yfsm.s6  ; ALU1:inst18|result[4] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.027      ;
; 0.888 ; FSM:inst|yfsm.s3  ; ALU1:inst18|negative  ; Clock        ; Clock       ; 0.000        ; 0.015      ; 1.055      ;
; 0.896 ; FSM:inst|yfsm.s4  ; ALU1:inst18|result[6] ; Clock        ; Clock       ; 0.000        ; 0.208      ; 1.256      ;
; 0.896 ; FSM:inst|yfsm.s4  ; ALU1:inst18|result[7] ; Clock        ; Clock       ; 0.000        ; 0.208      ; 1.256      ;
; 0.912 ; FSM:inst|yfsm.s4  ; ALU1:inst18|result[3] ; Clock        ; Clock       ; 0.000        ; 0.208      ; 1.272      ;
; 0.917 ; FSM:inst|yfsm.s3  ; ALU1:inst18|result[0] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.069      ;
; 0.919 ; FSM:inst|yfsm.s3  ; ALU1:inst18|result[7] ; Clock        ; Clock       ; 0.000        ; -0.073     ; 0.998      ;
; 0.930 ; FSM:inst|yfsm.s3  ; ALU1:inst18|result[4] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.082      ;
; 0.945 ; FSM:inst|yfsm.s2  ; ALU1:inst18|result[6] ; Clock        ; Clock       ; 0.000        ; 0.076      ; 1.173      ;
; 0.946 ; FSM:inst|yfsm.s2  ; ALU1:inst18|result[3] ; Clock        ; Clock       ; 0.000        ; 0.076      ; 1.174      ;
; 0.965 ; FSM:inst|yfsm.s3  ; FSM:inst|yfsm.s4      ; Clock        ; Clock       ; 0.000        ; -0.281     ; 0.836      ;
; 0.966 ; FSM:inst|yfsm.s3  ; ALU1:inst18|result[2] ; Clock        ; Clock       ; 0.000        ; -0.073     ; 1.045      ;
; 0.988 ; FSM:inst|yfsm.s3  ; ALU1:inst18|result[5] ; Clock        ; Clock       ; 0.000        ; -0.073     ; 1.067      ;
; 1.021 ; FSM:inst|yfsm.s4  ; ALU1:inst18|result[2] ; Clock        ; Clock       ; 0.000        ; 0.208      ; 1.381      ;
; 1.045 ; FSM:inst|yfsm.s3  ; ALU1:inst18|result[6] ; Clock        ; Clock       ; 0.000        ; -0.073     ; 1.124      ;
; 1.061 ; FSM:inst|yfsm.s3  ; ALU1:inst18|result[3] ; Clock        ; Clock       ; 0.000        ; -0.073     ; 1.140      ;
; 1.074 ; FSM:inst|yfsm.s6  ; ALU1:inst18|result[6] ; Clock        ; Clock       ; 0.000        ; -0.073     ; 1.153      ;
; 1.075 ; FSM:inst|yfsm.s6  ; ALU1:inst18|result[3] ; Clock        ; Clock       ; 0.000        ; -0.073     ; 1.154      ;
+-------+-------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clock'                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; Clock ; Rise       ; Clock                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU1:inst18|negative  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU1:inst18|negative  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU1:inst18|result[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU1:inst18|result[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU1:inst18|result[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU1:inst18|result[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU1:inst18|result[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU1:inst18|result[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU1:inst18|result[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU1:inst18|result[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU1:inst18|result[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU1:inst18|result[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU1:inst18|result[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU1:inst18|result[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU1:inst18|result[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU1:inst18|result[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU1:inst18|result[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU1:inst18|result[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst|yfsm.s0      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst|yfsm.s0      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst|yfsm.s1      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst|yfsm.s1      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst|yfsm.s2      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst|yfsm.s2      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst|yfsm.s3      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst|yfsm.s3      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst|yfsm.s4      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst|yfsm.s4      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst|yfsm.s5      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst|yfsm.s5      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst|yfsm.s6      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst|yfsm.s6      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst|yfsm.s7      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst|yfsm.s7      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst2|Q[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst2|Q[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch2:inst3|Q[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch2:inst3|Q[7]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst18|negative|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst18|negative|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst18|result[0]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst18|result[0]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst18|result[1]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst18|result[1]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst18|result[2]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst18|result[2]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst18|result[3]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst18|result[3]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst18|result[4]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst18|result[4]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst18|result[5]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst18|result[5]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst18|result[6]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst18|result[6]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst18|result[7]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst18|result[7]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst2|Q[6]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst2|Q[6]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst3|Q[7]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst3|Q[7]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst|yfsm.s0|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst|yfsm.s0|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst|yfsm.s1|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst|yfsm.s1|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst|yfsm.s2|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst|yfsm.s2|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst|yfsm.s3|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst|yfsm.s3|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst|yfsm.s4|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst|yfsm.s4|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst|yfsm.s5|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst|yfsm.s5|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst|yfsm.s6|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst|yfsm.s6|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst|yfsm.s7|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst|yfsm.s7|clk      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; Data_in        ; Clock      ; 2.659 ; 2.659 ; Rise       ; Clock           ;
; Enable_decoder ; Clock      ; 2.155 ; 2.155 ; Rise       ; Clock           ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; Data_in        ; Clock      ; -1.924 ; -1.924 ; Rise       ; Clock           ;
; Enable_decoder ; Clock      ; -1.930 ; -1.930 ; Rise       ; Clock           ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; A[*]           ; Clock      ; 3.460 ; 3.460 ; Rise       ; Clock           ;
;  A[0]          ; Clock      ; 3.430 ; 3.430 ; Rise       ; Clock           ;
;  A[3]          ; Clock      ; 3.430 ; 3.430 ; Rise       ; Clock           ;
;  A[4]          ; Clock      ; 3.460 ; 3.460 ; Rise       ; Clock           ;
;  A[6]          ; Clock      ; 3.460 ; 3.460 ; Rise       ; Clock           ;
; B[*]           ; Clock      ; 3.584 ; 3.584 ; Rise       ; Clock           ;
;  B[0]          ; Clock      ; 3.584 ; 3.584 ; Rise       ; Clock           ;
;  B[1]          ; Clock      ; 3.584 ; 3.584 ; Rise       ; Clock           ;
;  B[2]          ; Clock      ; 3.472 ; 3.472 ; Rise       ; Clock           ;
;  B[4]          ; Clock      ; 3.472 ; 3.472 ; Rise       ; Clock           ;
;  B[7]          ; Clock      ; 3.584 ; 3.584 ; Rise       ; Clock           ;
; Neg            ; Clock      ; 4.735 ; 4.735 ; Rise       ; Clock           ;
; Result[*]      ; Clock      ; 5.627 ; 5.627 ; Rise       ; Clock           ;
;  Result[0]     ; Clock      ; 3.772 ; 3.772 ; Rise       ; Clock           ;
;  Result[1]     ; Clock      ; 3.707 ; 3.707 ; Rise       ; Clock           ;
;  Result[2]     ; Clock      ; 3.534 ; 3.534 ; Rise       ; Clock           ;
;  Result[3]     ; Clock      ; 3.598 ; 3.598 ; Rise       ; Clock           ;
;  Result[4]     ; Clock      ; 3.730 ; 3.730 ; Rise       ; Clock           ;
;  Result[5]     ; Clock      ; 5.627 ; 5.627 ; Rise       ; Clock           ;
;  Result[6]     ; Clock      ; 4.314 ; 4.314 ; Rise       ; Clock           ;
;  Result[7]     ; Clock      ; 4.669 ; 4.669 ; Rise       ; Clock           ;
; first[*]       ; Clock      ; 6.056 ; 6.056 ; Rise       ; Clock           ;
;  first[0]      ; Clock      ; 6.001 ; 6.001 ; Rise       ; Clock           ;
;  first[1]      ; Clock      ; 6.056 ; 6.056 ; Rise       ; Clock           ;
;  first[2]      ; Clock      ; 5.824 ; 5.824 ; Rise       ; Clock           ;
;  first[3]      ; Clock      ; 5.795 ; 5.795 ; Rise       ; Clock           ;
;  first[4]      ; Clock      ; 5.833 ; 5.833 ; Rise       ; Clock           ;
;  first[5]      ; Clock      ; 5.923 ; 5.923 ; Rise       ; Clock           ;
;  first[6]      ; Clock      ; 5.952 ; 5.952 ; Rise       ; Clock           ;
; last[*]        ; Clock      ; 4.749 ; 4.749 ; Rise       ; Clock           ;
;  last[0]       ; Clock      ; 4.637 ; 4.637 ; Rise       ; Clock           ;
;  last[1]       ; Clock      ; 4.602 ; 4.602 ; Rise       ; Clock           ;
;  last[2]       ; Clock      ; 4.615 ; 4.615 ; Rise       ; Clock           ;
;  last[3]       ; Clock      ; 4.749 ; 4.749 ; Rise       ; Clock           ;
;  last[4]       ; Clock      ; 4.746 ; 4.746 ; Rise       ; Clock           ;
;  last[5]       ; Clock      ; 4.745 ; 4.745 ; Rise       ; Clock           ;
;  last[6]       ; Clock      ; 4.742 ; 4.742 ; Rise       ; Clock           ;
; opcode[*]      ; Clock      ; 4.505 ; 4.505 ; Rise       ; Clock           ;
;  opcode[0]     ; Clock      ; 4.079 ; 4.079 ; Rise       ; Clock           ;
;  opcode[1]     ; Clock      ; 4.505 ; 4.505 ; Rise       ; Clock           ;
;  opcode[2]     ; Clock      ; 4.479 ; 4.479 ; Rise       ; Clock           ;
;  opcode[3]     ; Clock      ; 4.005 ; 4.005 ; Rise       ; Clock           ;
;  opcode[4]     ; Clock      ; 4.383 ; 4.383 ; Rise       ; Clock           ;
;  opcode[5]     ; Clock      ; 4.404 ; 4.404 ; Rise       ; Clock           ;
;  opcode[6]     ; Clock      ; 4.074 ; 4.074 ; Rise       ; Clock           ;
;  opcode[7]     ; Clock      ; 4.066 ; 4.066 ; Rise       ; Clock           ;
; sign[*]        ; Clock      ; 4.745 ; 4.745 ; Rise       ; Clock           ;
;  sign[6]       ; Clock      ; 4.745 ; 4.745 ; Rise       ; Clock           ;
; student_id[*]  ; Clock      ; 4.218 ; 4.218 ; Rise       ; Clock           ;
;  student_id[0] ; Clock      ; 4.107 ; 4.107 ; Rise       ; Clock           ;
;  student_id[1] ; Clock      ; 4.065 ; 4.065 ; Rise       ; Clock           ;
;  student_id[2] ; Clock      ; 4.218 ; 4.218 ; Rise       ; Clock           ;
;  student_id[3] ; Clock      ; 4.133 ; 4.133 ; Rise       ; Clock           ;
;  student_id[4] ; Clock      ; 3.864 ; 3.864 ; Rise       ; Clock           ;
;  student_id[5] ; Clock      ; 4.104 ; 4.104 ; Rise       ; Clock           ;
;  student_id[6] ; Clock      ; 4.089 ; 4.089 ; Rise       ; Clock           ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; A[*]           ; Clock      ; 3.430 ; 3.430 ; Rise       ; Clock           ;
;  A[0]          ; Clock      ; 3.430 ; 3.430 ; Rise       ; Clock           ;
;  A[3]          ; Clock      ; 3.430 ; 3.430 ; Rise       ; Clock           ;
;  A[4]          ; Clock      ; 3.460 ; 3.460 ; Rise       ; Clock           ;
;  A[6]          ; Clock      ; 3.460 ; 3.460 ; Rise       ; Clock           ;
; B[*]           ; Clock      ; 3.472 ; 3.472 ; Rise       ; Clock           ;
;  B[0]          ; Clock      ; 3.584 ; 3.584 ; Rise       ; Clock           ;
;  B[1]          ; Clock      ; 3.584 ; 3.584 ; Rise       ; Clock           ;
;  B[2]          ; Clock      ; 3.472 ; 3.472 ; Rise       ; Clock           ;
;  B[4]          ; Clock      ; 3.472 ; 3.472 ; Rise       ; Clock           ;
;  B[7]          ; Clock      ; 3.584 ; 3.584 ; Rise       ; Clock           ;
; Neg            ; Clock      ; 4.735 ; 4.735 ; Rise       ; Clock           ;
; Result[*]      ; Clock      ; 3.534 ; 3.534 ; Rise       ; Clock           ;
;  Result[0]     ; Clock      ; 3.772 ; 3.772 ; Rise       ; Clock           ;
;  Result[1]     ; Clock      ; 3.707 ; 3.707 ; Rise       ; Clock           ;
;  Result[2]     ; Clock      ; 3.534 ; 3.534 ; Rise       ; Clock           ;
;  Result[3]     ; Clock      ; 3.598 ; 3.598 ; Rise       ; Clock           ;
;  Result[4]     ; Clock      ; 3.730 ; 3.730 ; Rise       ; Clock           ;
;  Result[5]     ; Clock      ; 5.627 ; 5.627 ; Rise       ; Clock           ;
;  Result[6]     ; Clock      ; 4.314 ; 4.314 ; Rise       ; Clock           ;
;  Result[7]     ; Clock      ; 4.669 ; 4.669 ; Rise       ; Clock           ;
; first[*]       ; Clock      ; 4.547 ; 4.547 ; Rise       ; Clock           ;
;  first[0]      ; Clock      ; 4.745 ; 4.745 ; Rise       ; Clock           ;
;  first[1]      ; Clock      ; 4.798 ; 4.798 ; Rise       ; Clock           ;
;  first[2]      ; Clock      ; 4.575 ; 4.575 ; Rise       ; Clock           ;
;  first[3]      ; Clock      ; 4.547 ; 4.547 ; Rise       ; Clock           ;
;  first[4]      ; Clock      ; 4.593 ; 4.593 ; Rise       ; Clock           ;
;  first[5]      ; Clock      ; 4.682 ; 4.682 ; Rise       ; Clock           ;
;  first[6]      ; Clock      ; 4.698 ; 4.698 ; Rise       ; Clock           ;
; last[*]        ; Clock      ; 4.375 ; 4.375 ; Rise       ; Clock           ;
;  last[0]       ; Clock      ; 4.406 ; 4.406 ; Rise       ; Clock           ;
;  last[1]       ; Clock      ; 4.375 ; 4.375 ; Rise       ; Clock           ;
;  last[2]       ; Clock      ; 4.389 ; 4.389 ; Rise       ; Clock           ;
;  last[3]       ; Clock      ; 4.517 ; 4.517 ; Rise       ; Clock           ;
;  last[4]       ; Clock      ; 4.519 ; 4.519 ; Rise       ; Clock           ;
;  last[5]       ; Clock      ; 4.510 ; 4.510 ; Rise       ; Clock           ;
;  last[6]       ; Clock      ; 4.512 ; 4.512 ; Rise       ; Clock           ;
; opcode[*]      ; Clock      ; 3.648 ; 3.648 ; Rise       ; Clock           ;
;  opcode[0]     ; Clock      ; 3.722 ; 3.722 ; Rise       ; Clock           ;
;  opcode[1]     ; Clock      ; 3.957 ; 3.957 ; Rise       ; Clock           ;
;  opcode[2]     ; Clock      ; 3.930 ; 3.930 ; Rise       ; Clock           ;
;  opcode[3]     ; Clock      ; 3.648 ; 3.648 ; Rise       ; Clock           ;
;  opcode[4]     ; Clock      ; 3.836 ; 3.836 ; Rise       ; Clock           ;
;  opcode[5]     ; Clock      ; 3.861 ; 3.861 ; Rise       ; Clock           ;
;  opcode[6]     ; Clock      ; 3.717 ; 3.717 ; Rise       ; Clock           ;
;  opcode[7]     ; Clock      ; 3.709 ; 3.709 ; Rise       ; Clock           ;
; sign[*]        ; Clock      ; 4.745 ; 4.745 ; Rise       ; Clock           ;
;  sign[6]       ; Clock      ; 4.745 ; 4.745 ; Rise       ; Clock           ;
; student_id[*]  ; Clock      ; 3.406 ; 3.406 ; Rise       ; Clock           ;
;  student_id[0] ; Clock      ; 3.406 ; 3.406 ; Rise       ; Clock           ;
;  student_id[1] ; Clock      ; 3.440 ; 3.440 ; Rise       ; Clock           ;
;  student_id[2] ; Clock      ; 3.424 ; 3.424 ; Rise       ; Clock           ;
;  student_id[3] ; Clock      ; 3.698 ; 3.698 ; Rise       ; Clock           ;
;  student_id[4] ; Clock      ; 3.516 ; 3.516 ; Rise       ; Clock           ;
;  student_id[5] ; Clock      ; 3.667 ; 3.667 ; Rise       ; Clock           ;
;  student_id[6] ; Clock      ; 3.658 ; 3.658 ; Rise       ; Clock           ;
+----------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------+
; Propagation Delay                                      ;
+----------------+-------------+-------+----+----+-------+
; Input Port     ; Output Port ; RR    ; RF ; FR ; FF    ;
+----------------+-------------+-------+----+----+-------+
; Enable_decoder ; opcode[0]   ; 5.098 ;    ;    ; 5.098 ;
; Enable_decoder ; opcode[1]   ; 5.512 ;    ;    ; 5.512 ;
; Enable_decoder ; opcode[2]   ; 5.488 ;    ;    ; 5.488 ;
; Enable_decoder ; opcode[3]   ; 5.024 ;    ;    ; 5.024 ;
; Enable_decoder ; opcode[4]   ; 5.393 ;    ;    ; 5.393 ;
; Enable_decoder ; opcode[5]   ; 5.416 ;    ;    ; 5.416 ;
; Enable_decoder ; opcode[6]   ; 5.095 ;    ;    ; 5.095 ;
; Enable_decoder ; opcode[7]   ; 5.088 ;    ;    ; 5.088 ;
+----------------+-------------+-------+----+----+-------+


+--------------------------------------------------------+
; Minimum Propagation Delay                              ;
+----------------+-------------+-------+----+----+-------+
; Input Port     ; Output Port ; RR    ; RF ; FR ; FF    ;
+----------------+-------------+-------+----+----+-------+
; Enable_decoder ; opcode[0]   ; 5.098 ;    ;    ; 5.098 ;
; Enable_decoder ; opcode[1]   ; 5.512 ;    ;    ; 5.512 ;
; Enable_decoder ; opcode[2]   ; 5.488 ;    ;    ; 5.488 ;
; Enable_decoder ; opcode[3]   ; 5.024 ;    ;    ; 5.024 ;
; Enable_decoder ; opcode[4]   ; 5.393 ;    ;    ; 5.393 ;
; Enable_decoder ; opcode[5]   ; 5.416 ;    ;    ; 5.416 ;
; Enable_decoder ; opcode[6]   ; 5.095 ;    ;    ; 5.095 ;
; Enable_decoder ; opcode[7]   ; 5.088 ;    ;    ; 5.088 ;
+----------------+-------------+-------+----+----+-------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.277  ; 0.151 ; N/A      ; N/A     ; -1.222              ;
;  Clock           ; -2.277  ; 0.151 ; N/A      ; N/A     ; -1.222              ;
; Design-wide TNS  ; -19.256 ; 0.0   ; 0.0      ; 0.0     ; -20.222             ;
;  Clock           ; -19.256 ; 0.000 ; N/A      ; N/A     ; -20.222             ;
+------------------+---------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; Data_in        ; Clock      ; 4.654 ; 4.654 ; Rise       ; Clock           ;
; Enable_decoder ; Clock      ; 3.455 ; 3.455 ; Rise       ; Clock           ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; Data_in        ; Clock      ; -1.924 ; -1.924 ; Rise       ; Clock           ;
; Enable_decoder ; Clock      ; -1.930 ; -1.930 ; Rise       ; Clock           ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; A[*]           ; Clock      ; 6.522  ; 6.522  ; Rise       ; Clock           ;
;  A[0]          ; Clock      ; 6.492  ; 6.492  ; Rise       ; Clock           ;
;  A[3]          ; Clock      ; 6.492  ; 6.492  ; Rise       ; Clock           ;
;  A[4]          ; Clock      ; 6.522  ; 6.522  ; Rise       ; Clock           ;
;  A[6]          ; Clock      ; 6.522  ; 6.522  ; Rise       ; Clock           ;
; B[*]           ; Clock      ; 6.824  ; 6.824  ; Rise       ; Clock           ;
;  B[0]          ; Clock      ; 6.824  ; 6.824  ; Rise       ; Clock           ;
;  B[1]          ; Clock      ; 6.824  ; 6.824  ; Rise       ; Clock           ;
;  B[2]          ; Clock      ; 6.553  ; 6.553  ; Rise       ; Clock           ;
;  B[4]          ; Clock      ; 6.553  ; 6.553  ; Rise       ; Clock           ;
;  B[7]          ; Clock      ; 6.824  ; 6.824  ; Rise       ; Clock           ;
; Neg            ; Clock      ; 9.227  ; 9.227  ; Rise       ; Clock           ;
; Result[*]      ; Clock      ; 10.712 ; 10.712 ; Rise       ; Clock           ;
;  Result[0]     ; Clock      ; 7.187  ; 7.187  ; Rise       ; Clock           ;
;  Result[1]     ; Clock      ; 7.011  ; 7.011  ; Rise       ; Clock           ;
;  Result[2]     ; Clock      ; 6.728  ; 6.728  ; Rise       ; Clock           ;
;  Result[3]     ; Clock      ; 6.800  ; 6.800  ; Rise       ; Clock           ;
;  Result[4]     ; Clock      ; 7.108  ; 7.108  ; Rise       ; Clock           ;
;  Result[5]     ; Clock      ; 10.712 ; 10.712 ; Rise       ; Clock           ;
;  Result[6]     ; Clock      ; 8.281  ; 8.281  ; Rise       ; Clock           ;
;  Result[7]     ; Clock      ; 8.881  ; 8.881  ; Rise       ; Clock           ;
; first[*]       ; Clock      ; 11.682 ; 11.682 ; Rise       ; Clock           ;
;  first[0]      ; Clock      ; 11.549 ; 11.549 ; Rise       ; Clock           ;
;  first[1]      ; Clock      ; 11.682 ; 11.682 ; Rise       ; Clock           ;
;  first[2]      ; Clock      ; 11.274 ; 11.274 ; Rise       ; Clock           ;
;  first[3]      ; Clock      ; 11.228 ; 11.228 ; Rise       ; Clock           ;
;  first[4]      ; Clock      ; 11.256 ; 11.256 ; Rise       ; Clock           ;
;  first[5]      ; Clock      ; 11.510 ; 11.510 ; Rise       ; Clock           ;
;  first[6]      ; Clock      ; 11.545 ; 11.545 ; Rise       ; Clock           ;
; last[*]        ; Clock      ; 9.164  ; 9.164  ; Rise       ; Clock           ;
;  last[0]       ; Clock      ; 8.923  ; 8.923  ; Rise       ; Clock           ;
;  last[1]       ; Clock      ; 8.891  ; 8.891  ; Rise       ; Clock           ;
;  last[2]       ; Clock      ; 8.873  ; 8.873  ; Rise       ; Clock           ;
;  last[3]       ; Clock      ; 9.162  ; 9.162  ; Rise       ; Clock           ;
;  last[4]       ; Clock      ; 9.164  ; 9.164  ; Rise       ; Clock           ;
;  last[5]       ; Clock      ; 9.157  ; 9.157  ; Rise       ; Clock           ;
;  last[6]       ; Clock      ; 9.161  ; 9.161  ; Rise       ; Clock           ;
; opcode[*]      ; Clock      ; 8.862  ; 8.862  ; Rise       ; Clock           ;
;  opcode[0]     ; Clock      ; 7.972  ; 7.972  ; Rise       ; Clock           ;
;  opcode[1]     ; Clock      ; 8.862  ; 8.862  ; Rise       ; Clock           ;
;  opcode[2]     ; Clock      ; 8.851  ; 8.851  ; Rise       ; Clock           ;
;  opcode[3]     ; Clock      ; 7.828  ; 7.828  ; Rise       ; Clock           ;
;  opcode[4]     ; Clock      ; 8.609  ; 8.609  ; Rise       ; Clock           ;
;  opcode[5]     ; Clock      ; 8.636  ; 8.636  ; Rise       ; Clock           ;
;  opcode[6]     ; Clock      ; 7.971  ; 7.971  ; Rise       ; Clock           ;
;  opcode[7]     ; Clock      ; 7.953  ; 7.953  ; Rise       ; Clock           ;
; sign[*]        ; Clock      ; 9.237  ; 9.237  ; Rise       ; Clock           ;
;  sign[6]       ; Clock      ; 9.237  ; 9.237  ; Rise       ; Clock           ;
; student_id[*]  ; Clock      ; 8.267  ; 8.267  ; Rise       ; Clock           ;
;  student_id[0] ; Clock      ; 8.073  ; 8.073  ; Rise       ; Clock           ;
;  student_id[1] ; Clock      ; 7.955  ; 7.955  ; Rise       ; Clock           ;
;  student_id[2] ; Clock      ; 8.267  ; 8.267  ; Rise       ; Clock           ;
;  student_id[3] ; Clock      ; 8.100  ; 8.100  ; Rise       ; Clock           ;
;  student_id[4] ; Clock      ; 7.493  ; 7.493  ; Rise       ; Clock           ;
;  student_id[5] ; Clock      ; 8.064  ; 8.064  ; Rise       ; Clock           ;
;  student_id[6] ; Clock      ; 8.044  ; 8.044  ; Rise       ; Clock           ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; A[*]           ; Clock      ; 3.430 ; 3.430 ; Rise       ; Clock           ;
;  A[0]          ; Clock      ; 3.430 ; 3.430 ; Rise       ; Clock           ;
;  A[3]          ; Clock      ; 3.430 ; 3.430 ; Rise       ; Clock           ;
;  A[4]          ; Clock      ; 3.460 ; 3.460 ; Rise       ; Clock           ;
;  A[6]          ; Clock      ; 3.460 ; 3.460 ; Rise       ; Clock           ;
; B[*]           ; Clock      ; 3.472 ; 3.472 ; Rise       ; Clock           ;
;  B[0]          ; Clock      ; 3.584 ; 3.584 ; Rise       ; Clock           ;
;  B[1]          ; Clock      ; 3.584 ; 3.584 ; Rise       ; Clock           ;
;  B[2]          ; Clock      ; 3.472 ; 3.472 ; Rise       ; Clock           ;
;  B[4]          ; Clock      ; 3.472 ; 3.472 ; Rise       ; Clock           ;
;  B[7]          ; Clock      ; 3.584 ; 3.584 ; Rise       ; Clock           ;
; Neg            ; Clock      ; 4.735 ; 4.735 ; Rise       ; Clock           ;
; Result[*]      ; Clock      ; 3.534 ; 3.534 ; Rise       ; Clock           ;
;  Result[0]     ; Clock      ; 3.772 ; 3.772 ; Rise       ; Clock           ;
;  Result[1]     ; Clock      ; 3.707 ; 3.707 ; Rise       ; Clock           ;
;  Result[2]     ; Clock      ; 3.534 ; 3.534 ; Rise       ; Clock           ;
;  Result[3]     ; Clock      ; 3.598 ; 3.598 ; Rise       ; Clock           ;
;  Result[4]     ; Clock      ; 3.730 ; 3.730 ; Rise       ; Clock           ;
;  Result[5]     ; Clock      ; 5.627 ; 5.627 ; Rise       ; Clock           ;
;  Result[6]     ; Clock      ; 4.314 ; 4.314 ; Rise       ; Clock           ;
;  Result[7]     ; Clock      ; 4.669 ; 4.669 ; Rise       ; Clock           ;
; first[*]       ; Clock      ; 4.547 ; 4.547 ; Rise       ; Clock           ;
;  first[0]      ; Clock      ; 4.745 ; 4.745 ; Rise       ; Clock           ;
;  first[1]      ; Clock      ; 4.798 ; 4.798 ; Rise       ; Clock           ;
;  first[2]      ; Clock      ; 4.575 ; 4.575 ; Rise       ; Clock           ;
;  first[3]      ; Clock      ; 4.547 ; 4.547 ; Rise       ; Clock           ;
;  first[4]      ; Clock      ; 4.593 ; 4.593 ; Rise       ; Clock           ;
;  first[5]      ; Clock      ; 4.682 ; 4.682 ; Rise       ; Clock           ;
;  first[6]      ; Clock      ; 4.698 ; 4.698 ; Rise       ; Clock           ;
; last[*]        ; Clock      ; 4.375 ; 4.375 ; Rise       ; Clock           ;
;  last[0]       ; Clock      ; 4.406 ; 4.406 ; Rise       ; Clock           ;
;  last[1]       ; Clock      ; 4.375 ; 4.375 ; Rise       ; Clock           ;
;  last[2]       ; Clock      ; 4.389 ; 4.389 ; Rise       ; Clock           ;
;  last[3]       ; Clock      ; 4.517 ; 4.517 ; Rise       ; Clock           ;
;  last[4]       ; Clock      ; 4.519 ; 4.519 ; Rise       ; Clock           ;
;  last[5]       ; Clock      ; 4.510 ; 4.510 ; Rise       ; Clock           ;
;  last[6]       ; Clock      ; 4.512 ; 4.512 ; Rise       ; Clock           ;
; opcode[*]      ; Clock      ; 3.648 ; 3.648 ; Rise       ; Clock           ;
;  opcode[0]     ; Clock      ; 3.722 ; 3.722 ; Rise       ; Clock           ;
;  opcode[1]     ; Clock      ; 3.957 ; 3.957 ; Rise       ; Clock           ;
;  opcode[2]     ; Clock      ; 3.930 ; 3.930 ; Rise       ; Clock           ;
;  opcode[3]     ; Clock      ; 3.648 ; 3.648 ; Rise       ; Clock           ;
;  opcode[4]     ; Clock      ; 3.836 ; 3.836 ; Rise       ; Clock           ;
;  opcode[5]     ; Clock      ; 3.861 ; 3.861 ; Rise       ; Clock           ;
;  opcode[6]     ; Clock      ; 3.717 ; 3.717 ; Rise       ; Clock           ;
;  opcode[7]     ; Clock      ; 3.709 ; 3.709 ; Rise       ; Clock           ;
; sign[*]        ; Clock      ; 4.745 ; 4.745 ; Rise       ; Clock           ;
;  sign[6]       ; Clock      ; 4.745 ; 4.745 ; Rise       ; Clock           ;
; student_id[*]  ; Clock      ; 3.406 ; 3.406 ; Rise       ; Clock           ;
;  student_id[0] ; Clock      ; 3.406 ; 3.406 ; Rise       ; Clock           ;
;  student_id[1] ; Clock      ; 3.440 ; 3.440 ; Rise       ; Clock           ;
;  student_id[2] ; Clock      ; 3.424 ; 3.424 ; Rise       ; Clock           ;
;  student_id[3] ; Clock      ; 3.698 ; 3.698 ; Rise       ; Clock           ;
;  student_id[4] ; Clock      ; 3.516 ; 3.516 ; Rise       ; Clock           ;
;  student_id[5] ; Clock      ; 3.667 ; 3.667 ; Rise       ; Clock           ;
;  student_id[6] ; Clock      ; 3.658 ; 3.658 ; Rise       ; Clock           ;
+----------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------+
; Progagation Delay                                      ;
+----------------+-------------+-------+----+----+-------+
; Input Port     ; Output Port ; RR    ; RF ; FR ; FF    ;
+----------------+-------------+-------+----+----+-------+
; Enable_decoder ; opcode[0]   ; 9.033 ;    ;    ; 9.033 ;
; Enable_decoder ; opcode[1]   ; 9.931 ;    ;    ; 9.931 ;
; Enable_decoder ; opcode[2]   ; 9.890 ;    ;    ; 9.890 ;
; Enable_decoder ; opcode[3]   ; 8.889 ;    ;    ; 8.889 ;
; Enable_decoder ; opcode[4]   ; 9.696 ;    ;    ; 9.696 ;
; Enable_decoder ; opcode[5]   ; 9.723 ;    ;    ; 9.723 ;
; Enable_decoder ; opcode[6]   ; 9.030 ;    ;    ; 9.030 ;
; Enable_decoder ; opcode[7]   ; 9.014 ;    ;    ; 9.014 ;
+----------------+-------------+-------+----+----+-------+


+--------------------------------------------------------+
; Minimum Progagation Delay                              ;
+----------------+-------------+-------+----+----+-------+
; Input Port     ; Output Port ; RR    ; RF ; FR ; FF    ;
+----------------+-------------+-------+----+----+-------+
; Enable_decoder ; opcode[0]   ; 5.098 ;    ;    ; 5.098 ;
; Enable_decoder ; opcode[1]   ; 5.512 ;    ;    ; 5.512 ;
; Enable_decoder ; opcode[2]   ; 5.488 ;    ;    ; 5.488 ;
; Enable_decoder ; opcode[3]   ; 5.024 ;    ;    ; 5.024 ;
; Enable_decoder ; opcode[4]   ; 5.393 ;    ;    ; 5.393 ;
; Enable_decoder ; opcode[5]   ; 5.416 ;    ;    ; 5.416 ;
; Enable_decoder ; opcode[6]   ; 5.095 ;    ;    ; 5.095 ;
; Enable_decoder ; opcode[7]   ; 5.088 ;    ;    ; 5.088 ;
+----------------+-------------+-------+----+----+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock      ; Clock    ; 272      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock      ; Clock    ; 272      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 5     ; 5    ;
; Unconstrained Input Port Paths  ; 35    ; 35   ;
; Unconstrained Output Ports      ; 48    ; 48   ;
; Unconstrained Output Port Paths ; 181   ; 181  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Dec 12 14:05:58 2024
Info: Command: quartus_sta ALU1 -c ALU1
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ALU1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Clock Clock
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.277
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.277       -19.256 Clock 
Info (332146): Worst-case hold slack is 0.354
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.354         0.000 Clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222       -20.222 Clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.408
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.408        -2.577 Clock 
Info (332146): Worst-case hold slack is 0.151
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.151         0.000 Clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222       -20.222 Clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4543 megabytes
    Info: Processing ended: Thu Dec 12 14:05:59 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


