`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 27.08.2023 01:31:15
// Design Name: 
// Module Name: 32_bit_HYBRID
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module 32_bit_HYBRID(
    input [31:0] A,
    input [31:0] B,
    input C_IN,
    output [31:0] SUM,
    output C_OUT
    );
endmodule
