// Code your testbench here
// or browse Examples
library IEEE;
use IEEE.std_logic_ll64.all;

entity ejercicio is
	port(
	A,B,C,D: IN std_logic;
      	f1 : out std_logic
	);
end ejercicio;




architecture arquitectura of ejercicio is
begin
	f1 <= ((A or B) and (C and D)) or not((A or B) and (C and D))
	
end architecture;



--estilo funcional
architecture arquitectura of ejercicio is
begin
	 
 	process(A,B,C,D)-- es sensible cuando se tiene una variacion de estas seÃ±ales a y b
  	begin
    		
  	en process;
	
end architecture;

