TimeQuest Timing Analyzer report for test
Wed Jul 29 23:10:44 2015
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 14. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Slow 1200mV 85C Model Metastability Report
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 26. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 27. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Slow 1200mV 0C Model Metastability Report
 31. Fast 1200mV 0C Model Setup Summary
 32. Fast 1200mV 0C Model Hold Summary
 33. Fast 1200mV 0C Model Recovery Summary
 34. Fast 1200mV 0C Model Removal Summary
 35. Fast 1200mV 0C Model Minimum Pulse Width Summary
 36. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 37. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 38. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Fast 1200mV 0C Model Metastability Report
 42. Multicorner Timing Analysis Summary
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Board Trace Model Assignments
 46. Input Transition Times
 47. Signal Integrity Metrics (Slow 1200mv 0c Model)
 48. Signal Integrity Metrics (Slow 1200mv 85c Model)
 49. Signal Integrity Metrics (Fast 1200mv 0c Model)
 50. Setup Transfers
 51. Hold Transfers
 52. Report TCCS
 53. Report RSKM
 54. Unconstrained Paths
 55. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; test                                               ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE22F17C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; test.SDC      ; OK     ; Wed Jul 29 23:10:40 2015 ;
+---------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; CLOCK_50   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 167.56 MHz ; 167.56 MHz      ; CLOCK_50   ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+----------+--------+-----------------+
; Clock    ; Slack  ; End Point TNS   ;
+----------+--------+-----------------+
; CLOCK_50 ; -4.968 ; -414.750        ;
+----------+--------+-----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+----------+-------+-----------------+
; Clock    ; Slack ; End Point TNS   ;
+----------+-------+-----------------+
; CLOCK_50 ; 0.357 ; 0.000           ;
+----------+-------+-----------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+----------+--------+-------------------------------+
; Clock    ; Slack  ; End Point TNS                 ;
+----------+--------+-------------------------------+
; CLOCK_50 ; -3.000 ; -139.000                      ;
+----------+--------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                        ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -4.968 ; pwm:inst|THETA[6]              ; pwm:inst|pwm                   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.285      ; 6.248      ;
; -4.600 ; pwm:inst|THETA[0]              ; pwm:inst|pwm                   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.285      ; 5.880      ;
; -4.546 ; pwm:inst|THETA[1]              ; pwm:inst|pwm                   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.285      ; 5.826      ;
; -4.346 ; pwm:inst|THETA[2]              ; pwm:inst|pwm                   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.285      ; 5.626      ;
; -4.263 ; pwm:inst|THETA[3]              ; pwm:inst|pwm                   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.285      ; 5.543      ;
; -4.100 ; pwm:inst|counter[0]            ; pwm:inst|pwm                   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.311      ; 5.406      ;
; -4.097 ; pwm:inst|counter[1]            ; pwm:inst|pwm                   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.311      ; 5.403      ;
; -4.083 ; pwm:inst|THETA[0]              ; pwm:inst|THETA_TMP_COUNTER[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 5.001      ;
; -4.083 ; pwm:inst|THETA[0]              ; pwm:inst|THETA_TMP_COUNTER[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 5.001      ;
; -4.083 ; pwm:inst|THETA[0]              ; pwm:inst|THETA_TMP_COUNTER[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 5.001      ;
; -4.083 ; pwm:inst|THETA[0]              ; pwm:inst|THETA_TMP_COUNTER[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 5.001      ;
; -4.042 ; pwm:inst|THETA[1]              ; pwm:inst|THETA_TMP_COUNTER[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 4.960      ;
; -4.042 ; pwm:inst|THETA[1]              ; pwm:inst|THETA_TMP_COUNTER[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 4.960      ;
; -4.042 ; pwm:inst|THETA[1]              ; pwm:inst|THETA_TMP_COUNTER[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 4.960      ;
; -4.042 ; pwm:inst|THETA[1]              ; pwm:inst|THETA_TMP_COUNTER[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 4.960      ;
; -4.040 ; pwm:inst|THETA_TMP_COUNTER[14] ; pwm:inst|THETA_TMP_COUNTER[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.962      ;
; -4.040 ; pwm:inst|THETA_TMP_COUNTER[14] ; pwm:inst|THETA_TMP_COUNTER[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.962      ;
; -4.040 ; pwm:inst|THETA_TMP_COUNTER[14] ; pwm:inst|THETA_TMP_COUNTER[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.962      ;
; -4.040 ; pwm:inst|THETA_TMP_COUNTER[14] ; pwm:inst|THETA_TMP_COUNTER[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.962      ;
; -4.026 ; pwm:inst|THETA_TMP_COUNTER[7]  ; pwm:inst|THETA_TMP_COUNTER[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.948      ;
; -4.026 ; pwm:inst|THETA_TMP_COUNTER[7]  ; pwm:inst|THETA_TMP_COUNTER[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.948      ;
; -4.026 ; pwm:inst|THETA_TMP_COUNTER[7]  ; pwm:inst|THETA_TMP_COUNTER[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.948      ;
; -4.026 ; pwm:inst|THETA_TMP_COUNTER[7]  ; pwm:inst|THETA_TMP_COUNTER[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.948      ;
; -4.004 ; pwm:inst|counter[8]            ; pwm:inst|pwm                   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 4.945      ;
; -3.997 ; pwm:inst|THETA_TMP_COUNTER[13] ; pwm:inst|THETA_TMP_COUNTER[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.919      ;
; -3.997 ; pwm:inst|THETA_TMP_COUNTER[13] ; pwm:inst|THETA_TMP_COUNTER[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.919      ;
; -3.997 ; pwm:inst|THETA_TMP_COUNTER[13] ; pwm:inst|THETA_TMP_COUNTER[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.919      ;
; -3.997 ; pwm:inst|THETA_TMP_COUNTER[13] ; pwm:inst|THETA_TMP_COUNTER[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.919      ;
; -3.986 ; pwm:inst|THETA_TMP_COUNTER[7]  ; pwm:inst|THETA[0]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.058     ; 4.923      ;
; -3.986 ; pwm:inst|THETA_TMP_COUNTER[7]  ; pwm:inst|THETA[2]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.058     ; 4.923      ;
; -3.986 ; pwm:inst|THETA_TMP_COUNTER[7]  ; pwm:inst|THETA[3]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.058     ; 4.923      ;
; -3.986 ; pwm:inst|THETA_TMP_COUNTER[7]  ; pwm:inst|THETA[4]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.058     ; 4.923      ;
; -3.986 ; pwm:inst|THETA_TMP_COUNTER[7]  ; pwm:inst|THETA[6]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.058     ; 4.923      ;
; -3.985 ; pwm:inst|counter[2]            ; pwm:inst|pwm                   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.311      ; 5.291      ;
; -3.983 ; pwm:inst|delay[1]              ; pwm:inst|THETA_TMP_COUNTER[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 4.926      ;
; -3.983 ; pwm:inst|delay[1]              ; pwm:inst|THETA_TMP_COUNTER[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 4.926      ;
; -3.983 ; pwm:inst|delay[1]              ; pwm:inst|THETA_TMP_COUNTER[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 4.926      ;
; -3.983 ; pwm:inst|delay[1]              ; pwm:inst|THETA_TMP_COUNTER[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 4.926      ;
; -3.978 ; pwm:inst|counter[3]            ; pwm:inst|pwm                   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.311      ; 5.284      ;
; -3.964 ; pwm:inst|THETA_TMP_COUNTER[14] ; pwm:inst|THETA[0]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.058     ; 4.901      ;
; -3.964 ; pwm:inst|THETA_TMP_COUNTER[14] ; pwm:inst|THETA[2]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.058     ; 4.901      ;
; -3.964 ; pwm:inst|THETA_TMP_COUNTER[14] ; pwm:inst|THETA[3]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.058     ; 4.901      ;
; -3.964 ; pwm:inst|THETA_TMP_COUNTER[14] ; pwm:inst|THETA[4]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.058     ; 4.901      ;
; -3.964 ; pwm:inst|THETA_TMP_COUNTER[14] ; pwm:inst|THETA[6]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.058     ; 4.901      ;
; -3.959 ; pwm:inst|THETA_TMP_COUNTER[15] ; pwm:inst|THETA_TMP_COUNTER[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.881      ;
; -3.959 ; pwm:inst|THETA_TMP_COUNTER[15] ; pwm:inst|THETA_TMP_COUNTER[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.881      ;
; -3.959 ; pwm:inst|THETA_TMP_COUNTER[15] ; pwm:inst|THETA_TMP_COUNTER[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.881      ;
; -3.959 ; pwm:inst|THETA_TMP_COUNTER[15] ; pwm:inst|THETA_TMP_COUNTER[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.881      ;
; -3.956 ; pwm:inst|THETA_TMP_COUNTER[23] ; pwm:inst|THETA_TMP_COUNTER[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.454     ; 4.497      ;
; -3.956 ; pwm:inst|THETA_TMP_COUNTER[23] ; pwm:inst|THETA_TMP_COUNTER[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.454     ; 4.497      ;
; -3.956 ; pwm:inst|THETA_TMP_COUNTER[23] ; pwm:inst|THETA_TMP_COUNTER[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.454     ; 4.497      ;
; -3.956 ; pwm:inst|THETA_TMP_COUNTER[23] ; pwm:inst|THETA_TMP_COUNTER[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.454     ; 4.497      ;
; -3.942 ; pwm:inst|delay[9]              ; pwm:inst|THETA_TMP_COUNTER[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 4.885      ;
; -3.942 ; pwm:inst|delay[9]              ; pwm:inst|THETA_TMP_COUNTER[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 4.885      ;
; -3.942 ; pwm:inst|delay[9]              ; pwm:inst|THETA_TMP_COUNTER[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 4.885      ;
; -3.942 ; pwm:inst|delay[9]              ; pwm:inst|THETA_TMP_COUNTER[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 4.885      ;
; -3.941 ; pwm:inst|THETA_TMP_COUNTER[7]  ; pwm:inst|THETA[1]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.059     ; 4.877      ;
; -3.941 ; pwm:inst|THETA_TMP_COUNTER[7]  ; pwm:inst|THETA[5]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.059     ; 4.877      ;
; -3.938 ; pwm:inst|delay[3]              ; pwm:inst|THETA_TMP_COUNTER[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 4.881      ;
; -3.938 ; pwm:inst|delay[3]              ; pwm:inst|THETA_TMP_COUNTER[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 4.881      ;
; -3.938 ; pwm:inst|delay[3]              ; pwm:inst|THETA_TMP_COUNTER[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 4.881      ;
; -3.938 ; pwm:inst|delay[3]              ; pwm:inst|THETA_TMP_COUNTER[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 4.881      ;
; -3.935 ; pwm:inst|THETA_TMP_COUNTER[7]  ; pwm:inst|delay[1]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 4.847      ;
; -3.935 ; pwm:inst|THETA_TMP_COUNTER[7]  ; pwm:inst|delay[2]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 4.847      ;
; -3.935 ; pwm:inst|THETA_TMP_COUNTER[7]  ; pwm:inst|delay[3]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 4.847      ;
; -3.935 ; pwm:inst|THETA_TMP_COUNTER[7]  ; pwm:inst|delay[4]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 4.847      ;
; -3.935 ; pwm:inst|THETA_TMP_COUNTER[7]  ; pwm:inst|delay[5]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 4.847      ;
; -3.935 ; pwm:inst|THETA_TMP_COUNTER[7]  ; pwm:inst|delay[6]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 4.847      ;
; -3.935 ; pwm:inst|THETA_TMP_COUNTER[7]  ; pwm:inst|delay[8]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 4.847      ;
; -3.935 ; pwm:inst|THETA_TMP_COUNTER[7]  ; pwm:inst|delay[9]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 4.847      ;
; -3.935 ; pwm:inst|THETA_TMP_COUNTER[7]  ; pwm:inst|delay[10]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 4.847      ;
; -3.935 ; pwm:inst|THETA_TMP_COUNTER[7]  ; pwm:inst|delay[11]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 4.847      ;
; -3.934 ; pwm:inst|THETA[4]              ; pwm:inst|pwm                   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.285      ; 5.214      ;
; -3.927 ; pwm:inst|THETA_TMP_COUNTER[13] ; pwm:inst|THETA[0]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.058     ; 4.864      ;
; -3.927 ; pwm:inst|THETA_TMP_COUNTER[13] ; pwm:inst|THETA[2]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.058     ; 4.864      ;
; -3.927 ; pwm:inst|THETA_TMP_COUNTER[13] ; pwm:inst|THETA[3]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.058     ; 4.864      ;
; -3.927 ; pwm:inst|THETA_TMP_COUNTER[13] ; pwm:inst|THETA[4]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.058     ; 4.864      ;
; -3.927 ; pwm:inst|THETA_TMP_COUNTER[13] ; pwm:inst|THETA[6]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.058     ; 4.864      ;
; -3.922 ; pwm:inst|THETA_TMP_COUNTER[7]  ; pwm:inst|delay[16]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.846      ;
; -3.922 ; pwm:inst|THETA_TMP_COUNTER[7]  ; pwm:inst|delay[18]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.846      ;
; -3.922 ; pwm:inst|THETA_TMP_COUNTER[7]  ; pwm:inst|delay[24]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.846      ;
; -3.922 ; pwm:inst|THETA_TMP_COUNTER[7]  ; pwm:inst|delay[26]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.846      ;
; -3.922 ; pwm:inst|THETA_TMP_COUNTER[7]  ; pwm:inst|delay[27]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.846      ;
; -3.922 ; pwm:inst|THETA_TMP_COUNTER[7]  ; pwm:inst|delay[28]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.846      ;
; -3.922 ; pwm:inst|THETA_TMP_COUNTER[7]  ; pwm:inst|delay[29]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.846      ;
; -3.922 ; pwm:inst|THETA_TMP_COUNTER[7]  ; pwm:inst|delay[30]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.846      ;
; -3.922 ; pwm:inst|THETA_TMP_COUNTER[7]  ; pwm:inst|delay[31]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.846      ;
; -3.921 ; pwm:inst|THETA_TMP_COUNTER[14] ; pwm:inst|THETA[1]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.059     ; 4.857      ;
; -3.921 ; pwm:inst|THETA_TMP_COUNTER[14] ; pwm:inst|THETA[5]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.059     ; 4.857      ;
; -3.913 ; pwm:inst|THETA_TMP_COUNTER[14] ; pwm:inst|delay[1]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 4.825      ;
; -3.913 ; pwm:inst|THETA_TMP_COUNTER[14] ; pwm:inst|delay[2]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 4.825      ;
; -3.913 ; pwm:inst|THETA_TMP_COUNTER[14] ; pwm:inst|delay[3]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 4.825      ;
; -3.913 ; pwm:inst|THETA_TMP_COUNTER[14] ; pwm:inst|delay[4]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 4.825      ;
; -3.913 ; pwm:inst|THETA_TMP_COUNTER[14] ; pwm:inst|delay[5]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 4.825      ;
; -3.913 ; pwm:inst|THETA_TMP_COUNTER[14] ; pwm:inst|delay[6]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 4.825      ;
; -3.913 ; pwm:inst|THETA_TMP_COUNTER[14] ; pwm:inst|delay[8]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 4.825      ;
; -3.913 ; pwm:inst|THETA_TMP_COUNTER[14] ; pwm:inst|delay[9]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 4.825      ;
; -3.913 ; pwm:inst|THETA_TMP_COUNTER[14] ; pwm:inst|delay[10]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 4.825      ;
; -3.913 ; pwm:inst|THETA_TMP_COUNTER[14] ; pwm:inst|delay[11]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 4.825      ;
; -3.910 ; pwm:inst|delay[4]              ; pwm:inst|THETA_TMP_COUNTER[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 4.853      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                        ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.357 ; pwm:inst|r[4]                  ; pwm:inst|r[4]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; pwm:inst|r[5]                  ; pwm:inst|r[5]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; pwm:inst|r[6]                  ; pwm:inst|r[6]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; pwm:inst|r[7]                  ; pwm:inst|r[7]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.577      ;
; 0.358 ; pwm:inst|r[0]                  ; pwm:inst|r[0]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; pwm:inst|r[1]                  ; pwm:inst|r[1]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; pwm:inst|r[2]                  ; pwm:inst|r[2]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; pwm:inst|r[3]                  ; pwm:inst|r[3]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; pwm:inst|r[8]                  ; pwm:inst|r[8]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; pwm:inst|r[9]                  ; pwm:inst|r[9]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; pwm:inst|r[10]                 ; pwm:inst|r[10]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; pwm:inst|r[11]                 ; pwm:inst|r[11]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; pwm:inst|r[12]                 ; pwm:inst|r[12]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; pwm:inst|r[13]                 ; pwm:inst|r[13]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; pwm:inst|r[14]                 ; pwm:inst|r[14]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; pwm:inst|r[15]                 ; pwm:inst|r[15]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; pwm:inst|r[16]                 ; pwm:inst|r[16]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; pwm:inst|r[17]                 ; pwm:inst|r[17]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; pwm:inst|r[18]                 ; pwm:inst|r[18]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; pwm:inst|r[19]                 ; pwm:inst|r[19]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; pwm:inst|r[20]                 ; pwm:inst|r[20]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; pwm:inst|r[21]                 ; pwm:inst|r[21]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; pwm:inst|r[22]                 ; pwm:inst|r[22]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; pwm:inst|r[23]                 ; pwm:inst|r[23]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; pwm:inst|r[24]                 ; pwm:inst|r[24]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; pwm:inst|r[25]                 ; pwm:inst|r[25]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; pwm:inst|r[26]                 ; pwm:inst|r[26]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; pwm:inst|r[27]                 ; pwm:inst|r[27]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; pwm:inst|r[28]                 ; pwm:inst|r[28]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; pwm:inst|r[29]                 ; pwm:inst|r[29]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; pwm:inst|r[30]                 ; pwm:inst|r[30]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; pwm:inst|r[31]                 ; pwm:inst|r[31]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.461 ; pwm:inst|THETA_TMP_COUNTER[15] ; pwm:inst|THETA_TMP_COUNTER[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.444      ; 1.062      ;
; 0.467 ; pwm:inst|THETA_TMP_COUNTER[22] ; pwm:inst|THETA_TMP_COUNTER[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.454      ; 1.078      ;
; 0.469 ; pwm:inst|THETA_TMP_COUNTER[20] ; pwm:inst|THETA_TMP_COUNTER[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.454      ; 1.080      ;
; 0.469 ; pwm:inst|THETA_TMP_COUNTER[22] ; pwm:inst|THETA_TMP_COUNTER[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.454      ; 1.080      ;
; 0.479 ; pwm:inst|THETA_TMP_COUNTER[14] ; pwm:inst|THETA_TMP_COUNTER[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.444      ; 1.080      ;
; 0.553 ; pwm:inst|THETA_TMP_COUNTER[29] ; pwm:inst|THETA_TMP_COUNTER[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 0.788      ;
; 0.554 ; pwm:inst|THETA_TMP_COUNTER[17] ; pwm:inst|THETA_TMP_COUNTER[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 0.789      ;
; 0.554 ; pwm:inst|THETA_TMP_COUNTER[27] ; pwm:inst|THETA_TMP_COUNTER[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 0.789      ;
; 0.554 ; pwm:inst|THETA_TMP_COUNTER[31] ; pwm:inst|THETA_TMP_COUNTER[31] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 0.789      ;
; 0.554 ; pwm:inst|THETA_TMP_COUNTER[21] ; pwm:inst|THETA_TMP_COUNTER[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 0.789      ;
; 0.555 ; pwm:inst|THETA_TMP_COUNTER[16] ; pwm:inst|THETA_TMP_COUNTER[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 0.790      ;
; 0.556 ; pwm:inst|THETA_TMP_COUNTER[25] ; pwm:inst|THETA_TMP_COUNTER[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 0.791      ;
; 0.556 ; pwm:inst|THETA_TMP_COUNTER[23] ; pwm:inst|THETA_TMP_COUNTER[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 0.791      ;
; 0.557 ; pwm:inst|THETA_TMP_COUNTER[30] ; pwm:inst|THETA_TMP_COUNTER[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 0.792      ;
; 0.558 ; pwm:inst|THETA_TMP_COUNTER[26] ; pwm:inst|THETA_TMP_COUNTER[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 0.793      ;
; 0.558 ; pwm:inst|THETA_TMP_COUNTER[28] ; pwm:inst|THETA_TMP_COUNTER[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 0.793      ;
; 0.558 ; pwm:inst|THETA_TMP_COUNTER[24] ; pwm:inst|THETA_TMP_COUNTER[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 0.793      ;
; 0.562 ; pwm:inst|THETA_TMP_COUNTER[19] ; pwm:inst|THETA_TMP_COUNTER[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.454      ; 1.173      ;
; 0.567 ; pwm:inst|THETA_TMP_COUNTER[3]  ; pwm:inst|THETA_TMP_COUNTER[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.787      ;
; 0.567 ; pwm:inst|THETA_TMP_COUNTER[13] ; pwm:inst|THETA_TMP_COUNTER[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.787      ;
; 0.567 ; pwm:inst|THETA_TMP_COUNTER[15] ; pwm:inst|THETA_TMP_COUNTER[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.787      ;
; 0.567 ; pwm:inst|counter[3]            ; pwm:inst|counter[3]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.786      ;
; 0.567 ; pwm:inst|counter[13]           ; pwm:inst|counter[13]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.786      ;
; 0.567 ; pwm:inst|counter[15]           ; pwm:inst|counter[15]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.786      ;
; 0.567 ; pwm:inst|counter[19]           ; pwm:inst|counter[19]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.786      ;
; 0.567 ; pwm:inst|counter[29]           ; pwm:inst|counter[29]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.786      ;
; 0.568 ; pwm:inst|delay[3]              ; pwm:inst|delay[3]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.787      ;
; 0.568 ; pwm:inst|THETA_TMP_COUNTER[1]  ; pwm:inst|THETA_TMP_COUNTER[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.788      ;
; 0.568 ; pwm:inst|THETA_TMP_COUNTER[5]  ; pwm:inst|THETA_TMP_COUNTER[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.788      ;
; 0.568 ; pwm:inst|THETA_TMP_COUNTER[11] ; pwm:inst|THETA_TMP_COUNTER[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.788      ;
; 0.568 ; pwm:inst|counter[1]            ; pwm:inst|counter[1]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.787      ;
; 0.568 ; pwm:inst|counter[5]            ; pwm:inst|counter[5]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.787      ;
; 0.568 ; pwm:inst|counter[11]           ; pwm:inst|counter[11]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.787      ;
; 0.568 ; pwm:inst|counter[21]           ; pwm:inst|counter[21]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.787      ;
; 0.568 ; pwm:inst|counter[27]           ; pwm:inst|counter[27]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.787      ;
; 0.568 ; pwm:inst|counter[31]           ; pwm:inst|counter[31]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.787      ;
; 0.569 ; pwm:inst|delay[1]              ; pwm:inst|delay[1]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.788      ;
; 0.569 ; pwm:inst|delay[5]              ; pwm:inst|delay[5]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.788      ;
; 0.569 ; pwm:inst|delay[11]             ; pwm:inst|delay[11]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.788      ;
; 0.569 ; pwm:inst|delay[29]             ; pwm:inst|delay[29]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.788      ;
; 0.569 ; pwm:inst|THETA_TMP_COUNTER[6]  ; pwm:inst|THETA_TMP_COUNTER[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.789      ;
; 0.569 ; pwm:inst|THETA_TMP_COUNTER[19] ; pwm:inst|THETA_TMP_COUNTER[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.788      ;
; 0.569 ; pwm:inst|counter[6]            ; pwm:inst|counter[6]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.788      ;
; 0.569 ; pwm:inst|counter[17]           ; pwm:inst|counter[17]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.788      ;
; 0.569 ; pwm:inst|counter[22]           ; pwm:inst|counter[22]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.788      ;
; 0.570 ; pwm:inst|delay[6]              ; pwm:inst|delay[6]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; pwm:inst|delay[27]             ; pwm:inst|delay[27]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; pwm:inst|delay[31]             ; pwm:inst|delay[31]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; pwm:inst|THETA_TMP_COUNTER[7]  ; pwm:inst|THETA_TMP_COUNTER[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.790      ;
; 0.570 ; pwm:inst|THETA_TMP_COUNTER[9]  ; pwm:inst|THETA_TMP_COUNTER[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.790      ;
; 0.570 ; pwm:inst|counter[7]            ; pwm:inst|counter[7]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; pwm:inst|counter[9]            ; pwm:inst|counter[9]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; pwm:inst|counter[16]           ; pwm:inst|counter[16]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.789      ;
; 0.571 ; pwm:inst|delay[2]              ; pwm:inst|delay[2]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.790      ;
; 0.571 ; pwm:inst|delay[9]              ; pwm:inst|delay[9]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.790      ;
; 0.571 ; pwm:inst|delay[16]             ; pwm:inst|delay[16]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.790      ;
; 0.571 ; pwm:inst|THETA_TMP_COUNTER[2]  ; pwm:inst|THETA_TMP_COUNTER[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.791      ;
; 0.571 ; pwm:inst|THETA_TMP_COUNTER[14] ; pwm:inst|THETA_TMP_COUNTER[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.791      ;
; 0.571 ; pwm:inst|THETA_TMP_COUNTER[15] ; pwm:inst|THETA_TMP_COUNTER[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.444      ; 1.172      ;
; 0.571 ; pwm:inst|THETA_TMP_COUNTER[22] ; pwm:inst|THETA_TMP_COUNTER[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.790      ;
; 0.571 ; pwm:inst|counter[2]            ; pwm:inst|counter[2]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.790      ;
; 0.571 ; pwm:inst|counter[14]           ; pwm:inst|counter[14]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.790      ;
; 0.571 ; pwm:inst|counter[18]           ; pwm:inst|counter[18]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.790      ;
; 0.571 ; pwm:inst|counter[23]           ; pwm:inst|counter[23]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.790      ;
; 0.571 ; pwm:inst|counter[25]           ; pwm:inst|counter[25]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.790      ;
; 0.572 ; pwm:inst|delay[4]              ; pwm:inst|delay[4]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.791      ;
; 0.572 ; pwm:inst|delay[18]             ; pwm:inst|delay[18]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.791      ;
; 0.572 ; pwm:inst|THETA_TMP_COUNTER[4]  ; pwm:inst|THETA_TMP_COUNTER[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.792      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'                                                        ;
+--------+--------------+----------------+------------+----------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------+----------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLOCK_50 ; Rise       ; CLOCK_50                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[10]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[11]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[12]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[13]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[14]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[15]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[16]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[17]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[18]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[19]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[20]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[21]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[22]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[23]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[24]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[25]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[26]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[27]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[28]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[29]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[30]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[31]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|delay[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|delay[10]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|delay[11]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|delay[12]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|delay[13]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|delay[14]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|delay[15]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|delay[16]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|delay[17]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|delay[18]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|delay[19]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|delay[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|delay[20]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|delay[21]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|delay[22]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|delay[23]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|delay[24]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|delay[25]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|delay[26]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|delay[27]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|delay[28]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|delay[29]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|delay[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|delay[30]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|delay[31]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|delay[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|delay[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|delay[5]              ;
+--------+--------------+----------------+------------+----------+------------+--------------------------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; GPIO_0[*]  ; CLOCK_50   ; 6.977 ; 6.947 ; Rise       ; CLOCK_50        ;
;  GPIO_0[0] ; CLOCK_50   ; 6.977 ; 6.947 ; Rise       ; CLOCK_50        ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; GPIO_0[*]  ; CLOCK_50   ; 6.736 ; 6.704 ; Rise       ; CLOCK_50        ;
;  GPIO_0[0] ; CLOCK_50   ; 6.736 ; 6.704 ; Rise       ; CLOCK_50        ;
+------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 187.58 MHz ; 187.58 MHz      ; CLOCK_50   ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; CLOCK_50 ; -4.331 ; -358.748       ;
+----------+--------+----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; CLOCK_50 ; 0.312 ; 0.000          ;
+----------+-------+----------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; CLOCK_50 ; -3.000 ; -139.000                     ;
+----------+--------+------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                         ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -4.331 ; pwm:inst|THETA[6]              ; pwm:inst|pwm                   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.256      ; 5.582      ;
; -4.000 ; pwm:inst|THETA[0]              ; pwm:inst|pwm                   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.256      ; 5.251      ;
; -3.940 ; pwm:inst|THETA[1]              ; pwm:inst|pwm                   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.257      ; 5.192      ;
; -3.766 ; pwm:inst|THETA[2]              ; pwm:inst|pwm                   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.256      ; 5.017      ;
; -3.697 ; pwm:inst|THETA[3]              ; pwm:inst|pwm                   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.256      ; 4.948      ;
; -3.593 ; pwm:inst|THETA_TMP_COUNTER[14] ; pwm:inst|THETA_TMP_COUNTER[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 4.525      ;
; -3.593 ; pwm:inst|THETA_TMP_COUNTER[14] ; pwm:inst|THETA_TMP_COUNTER[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 4.525      ;
; -3.593 ; pwm:inst|THETA_TMP_COUNTER[14] ; pwm:inst|THETA_TMP_COUNTER[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 4.525      ;
; -3.593 ; pwm:inst|THETA_TMP_COUNTER[14] ; pwm:inst|THETA_TMP_COUNTER[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 4.525      ;
; -3.581 ; pwm:inst|THETA[0]              ; pwm:inst|THETA_TMP_COUNTER[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.067     ; 4.509      ;
; -3.581 ; pwm:inst|THETA[0]              ; pwm:inst|THETA_TMP_COUNTER[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.067     ; 4.509      ;
; -3.581 ; pwm:inst|THETA[0]              ; pwm:inst|THETA_TMP_COUNTER[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.067     ; 4.509      ;
; -3.581 ; pwm:inst|THETA[0]              ; pwm:inst|THETA_TMP_COUNTER[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.067     ; 4.509      ;
; -3.557 ; pwm:inst|THETA_TMP_COUNTER[13] ; pwm:inst|THETA_TMP_COUNTER[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 4.489      ;
; -3.557 ; pwm:inst|THETA_TMP_COUNTER[13] ; pwm:inst|THETA_TMP_COUNTER[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 4.489      ;
; -3.557 ; pwm:inst|THETA_TMP_COUNTER[13] ; pwm:inst|THETA_TMP_COUNTER[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 4.489      ;
; -3.557 ; pwm:inst|THETA_TMP_COUNTER[13] ; pwm:inst|THETA_TMP_COUNTER[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 4.489      ;
; -3.554 ; pwm:inst|THETA_TMP_COUNTER[7]  ; pwm:inst|THETA_TMP_COUNTER[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 4.486      ;
; -3.554 ; pwm:inst|THETA_TMP_COUNTER[7]  ; pwm:inst|THETA_TMP_COUNTER[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 4.486      ;
; -3.554 ; pwm:inst|THETA_TMP_COUNTER[7]  ; pwm:inst|THETA_TMP_COUNTER[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 4.486      ;
; -3.554 ; pwm:inst|THETA_TMP_COUNTER[7]  ; pwm:inst|THETA_TMP_COUNTER[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 4.486      ;
; -3.546 ; pwm:inst|counter[0]            ; pwm:inst|pwm                   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.279      ; 4.820      ;
; -3.530 ; pwm:inst|THETA[1]              ; pwm:inst|THETA_TMP_COUNTER[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.066     ; 4.459      ;
; -3.530 ; pwm:inst|THETA[1]              ; pwm:inst|THETA_TMP_COUNTER[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.066     ; 4.459      ;
; -3.530 ; pwm:inst|THETA[1]              ; pwm:inst|THETA_TMP_COUNTER[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.066     ; 4.459      ;
; -3.530 ; pwm:inst|THETA[1]              ; pwm:inst|THETA_TMP_COUNTER[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.066     ; 4.459      ;
; -3.525 ; pwm:inst|THETA_TMP_COUNTER[15] ; pwm:inst|THETA_TMP_COUNTER[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 4.457      ;
; -3.525 ; pwm:inst|THETA_TMP_COUNTER[15] ; pwm:inst|THETA_TMP_COUNTER[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 4.457      ;
; -3.525 ; pwm:inst|THETA_TMP_COUNTER[15] ; pwm:inst|THETA_TMP_COUNTER[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 4.457      ;
; -3.525 ; pwm:inst|THETA_TMP_COUNTER[15] ; pwm:inst|THETA_TMP_COUNTER[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 4.457      ;
; -3.520 ; pwm:inst|counter[1]            ; pwm:inst|pwm                   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.279      ; 4.794      ;
; -3.518 ; pwm:inst|THETA_TMP_COUNTER[14] ; pwm:inst|THETA[0]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.051     ; 4.462      ;
; -3.518 ; pwm:inst|THETA_TMP_COUNTER[14] ; pwm:inst|THETA[2]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.051     ; 4.462      ;
; -3.518 ; pwm:inst|THETA_TMP_COUNTER[14] ; pwm:inst|THETA[3]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.051     ; 4.462      ;
; -3.518 ; pwm:inst|THETA_TMP_COUNTER[14] ; pwm:inst|THETA[4]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.051     ; 4.462      ;
; -3.518 ; pwm:inst|THETA_TMP_COUNTER[14] ; pwm:inst|THETA[6]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.051     ; 4.462      ;
; -3.505 ; pwm:inst|THETA_TMP_COUNTER[23] ; pwm:inst|THETA_TMP_COUNTER[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.408     ; 4.092      ;
; -3.505 ; pwm:inst|THETA_TMP_COUNTER[23] ; pwm:inst|THETA_TMP_COUNTER[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.408     ; 4.092      ;
; -3.505 ; pwm:inst|THETA_TMP_COUNTER[23] ; pwm:inst|THETA_TMP_COUNTER[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.408     ; 4.092      ;
; -3.505 ; pwm:inst|THETA_TMP_COUNTER[23] ; pwm:inst|THETA_TMP_COUNTER[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.408     ; 4.092      ;
; -3.500 ; pwm:inst|THETA_TMP_COUNTER[7]  ; pwm:inst|THETA[0]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.051     ; 4.444      ;
; -3.500 ; pwm:inst|THETA_TMP_COUNTER[7]  ; pwm:inst|THETA[2]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.051     ; 4.444      ;
; -3.500 ; pwm:inst|THETA_TMP_COUNTER[7]  ; pwm:inst|THETA[3]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.051     ; 4.444      ;
; -3.500 ; pwm:inst|THETA_TMP_COUNTER[7]  ; pwm:inst|THETA[4]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.051     ; 4.444      ;
; -3.500 ; pwm:inst|THETA_TMP_COUNTER[7]  ; pwm:inst|THETA[6]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.051     ; 4.444      ;
; -3.490 ; pwm:inst|THETA_TMP_COUNTER[14] ; pwm:inst|THETA[1]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 4.433      ;
; -3.490 ; pwm:inst|THETA_TMP_COUNTER[14] ; pwm:inst|THETA[5]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 4.433      ;
; -3.482 ; pwm:inst|THETA_TMP_COUNTER[13] ; pwm:inst|THETA[0]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.051     ; 4.426      ;
; -3.482 ; pwm:inst|THETA_TMP_COUNTER[13] ; pwm:inst|THETA[2]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.051     ; 4.426      ;
; -3.482 ; pwm:inst|THETA_TMP_COUNTER[13] ; pwm:inst|THETA[3]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.051     ; 4.426      ;
; -3.482 ; pwm:inst|THETA_TMP_COUNTER[13] ; pwm:inst|THETA[4]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.051     ; 4.426      ;
; -3.482 ; pwm:inst|THETA_TMP_COUNTER[13] ; pwm:inst|THETA[6]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.051     ; 4.426      ;
; -3.475 ; pwm:inst|counter[8]            ; pwm:inst|pwm                   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.047     ; 4.423      ;
; -3.462 ; pwm:inst|THETA_TMP_COUNTER[7]  ; pwm:inst|THETA[1]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 4.405      ;
; -3.462 ; pwm:inst|THETA_TMP_COUNTER[7]  ; pwm:inst|THETA[5]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 4.405      ;
; -3.460 ; pwm:inst|delay[1]              ; pwm:inst|THETA_TMP_COUNTER[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 4.410      ;
; -3.460 ; pwm:inst|delay[1]              ; pwm:inst|THETA_TMP_COUNTER[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 4.410      ;
; -3.460 ; pwm:inst|delay[1]              ; pwm:inst|THETA_TMP_COUNTER[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 4.410      ;
; -3.460 ; pwm:inst|delay[1]              ; pwm:inst|THETA_TMP_COUNTER[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 4.410      ;
; -3.454 ; pwm:inst|THETA_TMP_COUNTER[13] ; pwm:inst|THETA[1]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 4.397      ;
; -3.454 ; pwm:inst|THETA_TMP_COUNTER[13] ; pwm:inst|THETA[5]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 4.397      ;
; -3.450 ; pwm:inst|THETA_TMP_COUNTER[15] ; pwm:inst|THETA[0]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.051     ; 4.394      ;
; -3.450 ; pwm:inst|THETA_TMP_COUNTER[15] ; pwm:inst|THETA[2]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.051     ; 4.394      ;
; -3.450 ; pwm:inst|THETA_TMP_COUNTER[15] ; pwm:inst|THETA[3]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.051     ; 4.394      ;
; -3.450 ; pwm:inst|THETA_TMP_COUNTER[15] ; pwm:inst|THETA[4]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.051     ; 4.394      ;
; -3.450 ; pwm:inst|THETA_TMP_COUNTER[15] ; pwm:inst|THETA[6]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.051     ; 4.394      ;
; -3.447 ; pwm:inst|counter[2]            ; pwm:inst|pwm                   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.279      ; 4.721      ;
; -3.446 ; pwm:inst|THETA_TMP_COUNTER[7]  ; pwm:inst|delay[1]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.369      ;
; -3.446 ; pwm:inst|THETA_TMP_COUNTER[7]  ; pwm:inst|delay[2]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.369      ;
; -3.446 ; pwm:inst|THETA_TMP_COUNTER[7]  ; pwm:inst|delay[3]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.369      ;
; -3.446 ; pwm:inst|THETA_TMP_COUNTER[7]  ; pwm:inst|delay[4]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.369      ;
; -3.446 ; pwm:inst|THETA_TMP_COUNTER[7]  ; pwm:inst|delay[5]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.369      ;
; -3.446 ; pwm:inst|THETA_TMP_COUNTER[7]  ; pwm:inst|delay[6]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.369      ;
; -3.446 ; pwm:inst|THETA_TMP_COUNTER[7]  ; pwm:inst|delay[8]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.369      ;
; -3.446 ; pwm:inst|THETA_TMP_COUNTER[7]  ; pwm:inst|delay[9]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.369      ;
; -3.446 ; pwm:inst|THETA_TMP_COUNTER[7]  ; pwm:inst|delay[10]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.369      ;
; -3.446 ; pwm:inst|THETA_TMP_COUNTER[7]  ; pwm:inst|delay[11]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.369      ;
; -3.445 ; pwm:inst|THETA_TMP_COUNTER[14] ; pwm:inst|delay[1]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.368      ;
; -3.445 ; pwm:inst|THETA_TMP_COUNTER[14] ; pwm:inst|delay[2]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.368      ;
; -3.445 ; pwm:inst|THETA_TMP_COUNTER[14] ; pwm:inst|delay[3]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.368      ;
; -3.445 ; pwm:inst|THETA_TMP_COUNTER[14] ; pwm:inst|delay[4]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.368      ;
; -3.445 ; pwm:inst|THETA_TMP_COUNTER[14] ; pwm:inst|delay[5]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.368      ;
; -3.445 ; pwm:inst|THETA_TMP_COUNTER[14] ; pwm:inst|delay[6]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.368      ;
; -3.445 ; pwm:inst|THETA_TMP_COUNTER[14] ; pwm:inst|delay[8]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.368      ;
; -3.445 ; pwm:inst|THETA_TMP_COUNTER[14] ; pwm:inst|delay[9]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.368      ;
; -3.445 ; pwm:inst|THETA_TMP_COUNTER[14] ; pwm:inst|delay[10]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.368      ;
; -3.445 ; pwm:inst|THETA_TMP_COUNTER[14] ; pwm:inst|delay[11]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.368      ;
; -3.437 ; pwm:inst|THETA_TMP_COUNTER[7]  ; pwm:inst|delay[16]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 4.369      ;
; -3.437 ; pwm:inst|THETA_TMP_COUNTER[7]  ; pwm:inst|delay[18]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 4.369      ;
; -3.437 ; pwm:inst|THETA_TMP_COUNTER[7]  ; pwm:inst|delay[24]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 4.369      ;
; -3.437 ; pwm:inst|THETA_TMP_COUNTER[7]  ; pwm:inst|delay[26]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 4.369      ;
; -3.437 ; pwm:inst|THETA_TMP_COUNTER[7]  ; pwm:inst|delay[27]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 4.369      ;
; -3.437 ; pwm:inst|THETA_TMP_COUNTER[7]  ; pwm:inst|delay[28]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 4.369      ;
; -3.437 ; pwm:inst|THETA_TMP_COUNTER[7]  ; pwm:inst|delay[29]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 4.369      ;
; -3.437 ; pwm:inst|THETA_TMP_COUNTER[7]  ; pwm:inst|delay[30]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 4.369      ;
; -3.437 ; pwm:inst|THETA_TMP_COUNTER[7]  ; pwm:inst|delay[31]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 4.369      ;
; -3.436 ; pwm:inst|THETA_TMP_COUNTER[14] ; pwm:inst|delay[16]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 4.368      ;
; -3.436 ; pwm:inst|THETA_TMP_COUNTER[14] ; pwm:inst|delay[18]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 4.368      ;
; -3.436 ; pwm:inst|THETA_TMP_COUNTER[14] ; pwm:inst|delay[24]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 4.368      ;
; -3.436 ; pwm:inst|THETA_TMP_COUNTER[14] ; pwm:inst|delay[26]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 4.368      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                         ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.312 ; pwm:inst|r[0]                  ; pwm:inst|r[0]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; pwm:inst|r[1]                  ; pwm:inst|r[1]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; pwm:inst|r[2]                  ; pwm:inst|r[2]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; pwm:inst|r[3]                  ; pwm:inst|r[3]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; pwm:inst|r[4]                  ; pwm:inst|r[4]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; pwm:inst|r[5]                  ; pwm:inst|r[5]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; pwm:inst|r[6]                  ; pwm:inst|r[6]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; pwm:inst|r[7]                  ; pwm:inst|r[7]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; pwm:inst|r[8]                  ; pwm:inst|r[8]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; pwm:inst|r[9]                  ; pwm:inst|r[9]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; pwm:inst|r[10]                 ; pwm:inst|r[10]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; pwm:inst|r[11]                 ; pwm:inst|r[11]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; pwm:inst|r[12]                 ; pwm:inst|r[12]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; pwm:inst|r[13]                 ; pwm:inst|r[13]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; pwm:inst|r[14]                 ; pwm:inst|r[14]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; pwm:inst|r[15]                 ; pwm:inst|r[15]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; pwm:inst|r[16]                 ; pwm:inst|r[16]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; pwm:inst|r[17]                 ; pwm:inst|r[17]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; pwm:inst|r[18]                 ; pwm:inst|r[18]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; pwm:inst|r[19]                 ; pwm:inst|r[19]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; pwm:inst|r[20]                 ; pwm:inst|r[20]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; pwm:inst|r[21]                 ; pwm:inst|r[21]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; pwm:inst|r[22]                 ; pwm:inst|r[22]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; pwm:inst|r[23]                 ; pwm:inst|r[23]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.313 ; pwm:inst|r[24]                 ; pwm:inst|r[24]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; pwm:inst|r[25]                 ; pwm:inst|r[25]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; pwm:inst|r[26]                 ; pwm:inst|r[26]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; pwm:inst|r[27]                 ; pwm:inst|r[27]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; pwm:inst|r[28]                 ; pwm:inst|r[28]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; pwm:inst|r[29]                 ; pwm:inst|r[29]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; pwm:inst|r[30]                 ; pwm:inst|r[30]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; pwm:inst|r[31]                 ; pwm:inst|r[31]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.511      ;
; 0.408 ; pwm:inst|THETA_TMP_COUNTER[15] ; pwm:inst|THETA_TMP_COUNTER[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.401      ; 0.953      ;
; 0.409 ; pwm:inst|THETA_TMP_COUNTER[22] ; pwm:inst|THETA_TMP_COUNTER[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.408      ; 0.961      ;
; 0.412 ; pwm:inst|THETA_TMP_COUNTER[20] ; pwm:inst|THETA_TMP_COUNTER[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.408      ; 0.964      ;
; 0.416 ; pwm:inst|THETA_TMP_COUNTER[22] ; pwm:inst|THETA_TMP_COUNTER[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.408      ; 0.968      ;
; 0.424 ; pwm:inst|THETA_TMP_COUNTER[14] ; pwm:inst|THETA_TMP_COUNTER[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.401      ; 0.969      ;
; 0.491 ; pwm:inst|THETA_TMP_COUNTER[19] ; pwm:inst|THETA_TMP_COUNTER[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.408      ; 1.043      ;
; 0.497 ; pwm:inst|THETA_TMP_COUNTER[15] ; pwm:inst|THETA_TMP_COUNTER[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.401      ; 1.042      ;
; 0.497 ; pwm:inst|THETA_TMP_COUNTER[29] ; pwm:inst|THETA_TMP_COUNTER[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.069      ; 0.710      ;
; 0.498 ; pwm:inst|THETA_TMP_COUNTER[17] ; pwm:inst|THETA_TMP_COUNTER[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.069      ; 0.711      ;
; 0.498 ; pwm:inst|THETA_TMP_COUNTER[27] ; pwm:inst|THETA_TMP_COUNTER[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.069      ; 0.711      ;
; 0.498 ; pwm:inst|THETA_TMP_COUNTER[31] ; pwm:inst|THETA_TMP_COUNTER[31] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.069      ; 0.711      ;
; 0.498 ; pwm:inst|THETA_TMP_COUNTER[21] ; pwm:inst|THETA_TMP_COUNTER[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.069      ; 0.711      ;
; 0.500 ; pwm:inst|THETA_TMP_COUNTER[16] ; pwm:inst|THETA_TMP_COUNTER[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.069      ; 0.713      ;
; 0.501 ; pwm:inst|THETA_TMP_COUNTER[25] ; pwm:inst|THETA_TMP_COUNTER[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.069      ; 0.714      ;
; 0.501 ; pwm:inst|THETA_TMP_COUNTER[23] ; pwm:inst|THETA_TMP_COUNTER[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.069      ; 0.714      ;
; 0.502 ; pwm:inst|THETA_TMP_COUNTER[28] ; pwm:inst|THETA_TMP_COUNTER[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.069      ; 0.715      ;
; 0.502 ; pwm:inst|THETA_TMP_COUNTER[30] ; pwm:inst|THETA_TMP_COUNTER[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.069      ; 0.715      ;
; 0.503 ; pwm:inst|THETA_TMP_COUNTER[26] ; pwm:inst|THETA_TMP_COUNTER[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.069      ; 0.716      ;
; 0.503 ; pwm:inst|THETA_TMP_COUNTER[24] ; pwm:inst|THETA_TMP_COUNTER[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.069      ; 0.716      ;
; 0.504 ; pwm:inst|THETA_TMP_COUNTER[13] ; pwm:inst|THETA_TMP_COUNTER[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.401      ; 1.049      ;
; 0.505 ; pwm:inst|THETA_TMP_COUNTER[22] ; pwm:inst|THETA_TMP_COUNTER[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.408      ; 1.057      ;
; 0.507 ; pwm:inst|THETA_TMP_COUNTER[18] ; pwm:inst|THETA_TMP_COUNTER[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.408      ; 1.059      ;
; 0.508 ; pwm:inst|THETA_TMP_COUNTER[20] ; pwm:inst|THETA_TMP_COUNTER[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.408      ; 1.060      ;
; 0.509 ; pwm:inst|THETA_TMP_COUNTER[3]  ; pwm:inst|THETA_TMP_COUNTER[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.709      ;
; 0.509 ; pwm:inst|THETA_TMP_COUNTER[13] ; pwm:inst|THETA_TMP_COUNTER[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.709      ;
; 0.509 ; pwm:inst|THETA_TMP_COUNTER[15] ; pwm:inst|THETA_TMP_COUNTER[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.709      ;
; 0.509 ; pwm:inst|counter[3]            ; pwm:inst|counter[3]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.708      ;
; 0.509 ; pwm:inst|counter[13]           ; pwm:inst|counter[13]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.708      ;
; 0.509 ; pwm:inst|counter[15]           ; pwm:inst|counter[15]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.708      ;
; 0.509 ; pwm:inst|counter[29]           ; pwm:inst|counter[29]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.708      ;
; 0.510 ; pwm:inst|THETA_TMP_COUNTER[5]  ; pwm:inst|THETA_TMP_COUNTER[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.710      ;
; 0.510 ; pwm:inst|THETA_TMP_COUNTER[11] ; pwm:inst|THETA_TMP_COUNTER[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.710      ;
; 0.510 ; pwm:inst|counter[5]            ; pwm:inst|counter[5]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.709      ;
; 0.510 ; pwm:inst|counter[11]           ; pwm:inst|counter[11]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.709      ;
; 0.510 ; pwm:inst|counter[19]           ; pwm:inst|counter[19]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.709      ;
; 0.510 ; pwm:inst|counter[21]           ; pwm:inst|counter[21]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.709      ;
; 0.510 ; pwm:inst|counter[27]           ; pwm:inst|counter[27]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.709      ;
; 0.510 ; pwm:inst|counter[31]           ; pwm:inst|counter[31]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.709      ;
; 0.511 ; pwm:inst|delay[3]              ; pwm:inst|delay[3]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.709      ;
; 0.511 ; pwm:inst|delay[29]             ; pwm:inst|delay[29]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.710      ;
; 0.511 ; pwm:inst|THETA_TMP_COUNTER[1]  ; pwm:inst|THETA_TMP_COUNTER[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.711      ;
; 0.511 ; pwm:inst|THETA_TMP_COUNTER[6]  ; pwm:inst|THETA_TMP_COUNTER[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.711      ;
; 0.511 ; pwm:inst|THETA_TMP_COUNTER[19] ; pwm:inst|THETA_TMP_COUNTER[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.710      ;
; 0.511 ; pwm:inst|counter[1]            ; pwm:inst|counter[1]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.710      ;
; 0.511 ; pwm:inst|counter[6]            ; pwm:inst|counter[6]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.710      ;
; 0.511 ; pwm:inst|counter[17]           ; pwm:inst|counter[17]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.710      ;
; 0.511 ; pwm:inst|counter[22]           ; pwm:inst|counter[22]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.710      ;
; 0.512 ; pwm:inst|delay[1]              ; pwm:inst|delay[1]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.710      ;
; 0.512 ; pwm:inst|delay[5]              ; pwm:inst|delay[5]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.710      ;
; 0.512 ; pwm:inst|delay[11]             ; pwm:inst|delay[11]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.710      ;
; 0.512 ; pwm:inst|delay[27]             ; pwm:inst|delay[27]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; pwm:inst|delay[31]             ; pwm:inst|delay[31]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; pwm:inst|THETA_TMP_COUNTER[22] ; pwm:inst|THETA_TMP_COUNTER[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.408      ; 1.064      ;
; 0.513 ; pwm:inst|delay[6]              ; pwm:inst|delay[6]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; pwm:inst|delay[16]             ; pwm:inst|delay[16]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.712      ;
; 0.513 ; pwm:inst|THETA_TMP_COUNTER[2]  ; pwm:inst|THETA_TMP_COUNTER[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.713      ;
; 0.513 ; pwm:inst|THETA_TMP_COUNTER[7]  ; pwm:inst|THETA_TMP_COUNTER[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.713      ;
; 0.513 ; pwm:inst|THETA_TMP_COUNTER[9]  ; pwm:inst|THETA_TMP_COUNTER[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.713      ;
; 0.513 ; pwm:inst|THETA_TMP_COUNTER[14] ; pwm:inst|THETA_TMP_COUNTER[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.713      ;
; 0.513 ; pwm:inst|THETA_TMP_COUNTER[22] ; pwm:inst|THETA_TMP_COUNTER[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.712      ;
; 0.513 ; pwm:inst|counter[7]            ; pwm:inst|counter[7]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.712      ;
; 0.513 ; pwm:inst|counter[9]            ; pwm:inst|counter[9]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.712      ;
; 0.513 ; pwm:inst|counter[14]           ; pwm:inst|counter[14]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.712      ;
; 0.513 ; pwm:inst|counter[16]           ; pwm:inst|counter[16]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.712      ;
; 0.513 ; pwm:inst|counter[23]           ; pwm:inst|counter[23]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.712      ;
; 0.513 ; pwm:inst|counter[25]           ; pwm:inst|counter[25]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.712      ;
; 0.513 ; pwm:inst|THETA_TMP_COUNTER[14] ; pwm:inst|THETA_TMP_COUNTER[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.401      ; 1.058      ;
; 0.514 ; pwm:inst|THETA_TMP_COUNTER[4]  ; pwm:inst|THETA_TMP_COUNTER[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.714      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                         ;
+--------+--------------+----------------+------------+----------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------+----------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLOCK_50 ; Rise       ; CLOCK_50                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[10]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[11]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[12]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[13]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[14]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[15]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[16]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[17]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[18]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[19]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[20]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[21]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[22]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[23]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[24]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[25]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[26]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[27]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[28]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[29]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[30]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[31]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|delay[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|delay[10]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|delay[11]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|delay[12]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|delay[13]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|delay[14]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|delay[15]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|delay[16]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|delay[17]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|delay[18]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|delay[19]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|delay[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|delay[20]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|delay[21]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|delay[22]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|delay[23]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|delay[24]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|delay[25]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|delay[26]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|delay[27]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|delay[28]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|delay[29]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|delay[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|delay[30]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|delay[31]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|delay[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|delay[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|delay[5]              ;
+--------+--------------+----------------+------------+----------+------------+--------------------------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; GPIO_0[*]  ; CLOCK_50   ; 6.320 ; 6.225 ; Rise       ; CLOCK_50        ;
;  GPIO_0[0] ; CLOCK_50   ; 6.320 ; 6.225 ; Rise       ; CLOCK_50        ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; GPIO_0[*]  ; CLOCK_50   ; 6.092 ; 5.997 ; Rise       ; CLOCK_50        ;
;  GPIO_0[0] ; CLOCK_50   ; 6.092 ; 5.997 ; Rise       ; CLOCK_50        ;
+------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; CLOCK_50 ; -2.308 ; -183.651       ;
+----------+--------+----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; CLOCK_50 ; 0.186 ; 0.000          ;
+----------+-------+----------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; CLOCK_50 ; -3.000 ; -177.510                     ;
+----------+--------+------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                         ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -2.308 ; pwm:inst|THETA[6]              ; pwm:inst|pwm                   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.150      ; 3.445      ;
; -2.102 ; pwm:inst|THETA[0]              ; pwm:inst|pwm                   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.150      ; 3.239      ;
; -2.078 ; pwm:inst|THETA[1]              ; pwm:inst|pwm                   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.150      ; 3.215      ;
; -1.997 ; pwm:inst|THETA[2]              ; pwm:inst|pwm                   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.150      ; 3.134      ;
; -1.949 ; pwm:inst|THETA_TMP_COUNTER[14] ; pwm:inst|THETA[0]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 2.902      ;
; -1.949 ; pwm:inst|THETA_TMP_COUNTER[14] ; pwm:inst|THETA[2]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 2.902      ;
; -1.949 ; pwm:inst|THETA_TMP_COUNTER[14] ; pwm:inst|THETA[3]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 2.902      ;
; -1.949 ; pwm:inst|THETA_TMP_COUNTER[14] ; pwm:inst|THETA[4]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 2.902      ;
; -1.949 ; pwm:inst|THETA_TMP_COUNTER[14] ; pwm:inst|THETA[6]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 2.902      ;
; -1.929 ; pwm:inst|THETA_TMP_COUNTER[13] ; pwm:inst|THETA[0]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 2.882      ;
; -1.929 ; pwm:inst|THETA_TMP_COUNTER[13] ; pwm:inst|THETA[2]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 2.882      ;
; -1.929 ; pwm:inst|THETA_TMP_COUNTER[13] ; pwm:inst|THETA[3]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 2.882      ;
; -1.929 ; pwm:inst|THETA_TMP_COUNTER[13] ; pwm:inst|THETA[4]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 2.882      ;
; -1.929 ; pwm:inst|THETA_TMP_COUNTER[13] ; pwm:inst|THETA[6]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 2.882      ;
; -1.924 ; pwm:inst|counter[1]            ; pwm:inst|pwm                   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.167      ; 3.078      ;
; -1.922 ; pwm:inst|THETA_TMP_COUNTER[14] ; pwm:inst|THETA[1]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 2.875      ;
; -1.922 ; pwm:inst|THETA_TMP_COUNTER[14] ; pwm:inst|THETA[5]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 2.875      ;
; -1.913 ; pwm:inst|THETA_TMP_COUNTER[14] ; pwm:inst|THETA_TMP_COUNTER[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.858      ;
; -1.913 ; pwm:inst|THETA_TMP_COUNTER[14] ; pwm:inst|THETA_TMP_COUNTER[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.858      ;
; -1.913 ; pwm:inst|THETA_TMP_COUNTER[14] ; pwm:inst|THETA_TMP_COUNTER[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.858      ;
; -1.913 ; pwm:inst|THETA_TMP_COUNTER[14] ; pwm:inst|THETA_TMP_COUNTER[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.858      ;
; -1.913 ; pwm:inst|THETA[3]              ; pwm:inst|pwm                   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.150      ; 3.050      ;
; -1.910 ; pwm:inst|THETA_TMP_COUNTER[15] ; pwm:inst|THETA[0]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 2.863      ;
; -1.910 ; pwm:inst|THETA_TMP_COUNTER[15] ; pwm:inst|THETA[2]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 2.863      ;
; -1.910 ; pwm:inst|THETA_TMP_COUNTER[15] ; pwm:inst|THETA[3]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 2.863      ;
; -1.910 ; pwm:inst|THETA_TMP_COUNTER[15] ; pwm:inst|THETA[4]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 2.863      ;
; -1.910 ; pwm:inst|THETA_TMP_COUNTER[15] ; pwm:inst|THETA[6]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 2.863      ;
; -1.910 ; pwm:inst|counter[0]            ; pwm:inst|pwm                   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.167      ; 3.064      ;
; -1.902 ; pwm:inst|THETA_TMP_COUNTER[13] ; pwm:inst|THETA[1]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 2.855      ;
; -1.902 ; pwm:inst|THETA_TMP_COUNTER[13] ; pwm:inst|THETA[5]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 2.855      ;
; -1.900 ; pwm:inst|THETA_TMP_COUNTER[14] ; pwm:inst|delay[1]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 2.838      ;
; -1.900 ; pwm:inst|THETA_TMP_COUNTER[14] ; pwm:inst|delay[2]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 2.838      ;
; -1.900 ; pwm:inst|THETA_TMP_COUNTER[14] ; pwm:inst|delay[3]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 2.838      ;
; -1.900 ; pwm:inst|THETA_TMP_COUNTER[14] ; pwm:inst|delay[4]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 2.838      ;
; -1.900 ; pwm:inst|THETA_TMP_COUNTER[14] ; pwm:inst|delay[5]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 2.838      ;
; -1.900 ; pwm:inst|THETA_TMP_COUNTER[14] ; pwm:inst|delay[6]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 2.838      ;
; -1.900 ; pwm:inst|THETA_TMP_COUNTER[14] ; pwm:inst|delay[8]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 2.838      ;
; -1.900 ; pwm:inst|THETA_TMP_COUNTER[14] ; pwm:inst|delay[9]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 2.838      ;
; -1.900 ; pwm:inst|THETA_TMP_COUNTER[14] ; pwm:inst|delay[10]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 2.838      ;
; -1.900 ; pwm:inst|THETA_TMP_COUNTER[14] ; pwm:inst|delay[11]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 2.838      ;
; -1.893 ; pwm:inst|THETA_TMP_COUNTER[13] ; pwm:inst|THETA_TMP_COUNTER[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.838      ;
; -1.893 ; pwm:inst|THETA_TMP_COUNTER[13] ; pwm:inst|THETA_TMP_COUNTER[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.838      ;
; -1.893 ; pwm:inst|THETA_TMP_COUNTER[13] ; pwm:inst|THETA_TMP_COUNTER[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.838      ;
; -1.893 ; pwm:inst|THETA_TMP_COUNTER[13] ; pwm:inst|THETA_TMP_COUNTER[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.838      ;
; -1.892 ; pwm:inst|THETA_TMP_COUNTER[14] ; pwm:inst|delay[16]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.837      ;
; -1.892 ; pwm:inst|THETA_TMP_COUNTER[14] ; pwm:inst|delay[18]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.837      ;
; -1.892 ; pwm:inst|THETA_TMP_COUNTER[14] ; pwm:inst|delay[24]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.837      ;
; -1.892 ; pwm:inst|THETA_TMP_COUNTER[14] ; pwm:inst|delay[26]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.837      ;
; -1.892 ; pwm:inst|THETA_TMP_COUNTER[14] ; pwm:inst|delay[27]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.837      ;
; -1.892 ; pwm:inst|THETA_TMP_COUNTER[14] ; pwm:inst|delay[28]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.837      ;
; -1.892 ; pwm:inst|THETA_TMP_COUNTER[14] ; pwm:inst|delay[29]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.837      ;
; -1.892 ; pwm:inst|THETA_TMP_COUNTER[14] ; pwm:inst|delay[30]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.837      ;
; -1.892 ; pwm:inst|THETA_TMP_COUNTER[14] ; pwm:inst|delay[31]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.837      ;
; -1.889 ; pwm:inst|THETA_TMP_COUNTER[7]  ; pwm:inst|THETA[0]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 2.842      ;
; -1.889 ; pwm:inst|THETA_TMP_COUNTER[7]  ; pwm:inst|THETA[2]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 2.842      ;
; -1.889 ; pwm:inst|THETA_TMP_COUNTER[7]  ; pwm:inst|THETA[3]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 2.842      ;
; -1.889 ; pwm:inst|THETA_TMP_COUNTER[7]  ; pwm:inst|THETA[4]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 2.842      ;
; -1.889 ; pwm:inst|THETA_TMP_COUNTER[7]  ; pwm:inst|THETA[6]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 2.842      ;
; -1.883 ; pwm:inst|THETA_TMP_COUNTER[15] ; pwm:inst|THETA[1]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 2.836      ;
; -1.883 ; pwm:inst|THETA_TMP_COUNTER[15] ; pwm:inst|THETA[5]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 2.836      ;
; -1.880 ; pwm:inst|THETA_TMP_COUNTER[13] ; pwm:inst|delay[1]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 2.818      ;
; -1.880 ; pwm:inst|THETA_TMP_COUNTER[13] ; pwm:inst|delay[2]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 2.818      ;
; -1.880 ; pwm:inst|THETA_TMP_COUNTER[13] ; pwm:inst|delay[3]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 2.818      ;
; -1.880 ; pwm:inst|THETA_TMP_COUNTER[13] ; pwm:inst|delay[4]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 2.818      ;
; -1.880 ; pwm:inst|THETA_TMP_COUNTER[13] ; pwm:inst|delay[5]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 2.818      ;
; -1.880 ; pwm:inst|THETA_TMP_COUNTER[13] ; pwm:inst|delay[6]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 2.818      ;
; -1.880 ; pwm:inst|THETA_TMP_COUNTER[13] ; pwm:inst|delay[8]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 2.818      ;
; -1.880 ; pwm:inst|THETA_TMP_COUNTER[13] ; pwm:inst|delay[9]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 2.818      ;
; -1.880 ; pwm:inst|THETA_TMP_COUNTER[13] ; pwm:inst|delay[10]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 2.818      ;
; -1.880 ; pwm:inst|THETA_TMP_COUNTER[13] ; pwm:inst|delay[11]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 2.818      ;
; -1.874 ; pwm:inst|THETA_TMP_COUNTER[15] ; pwm:inst|THETA_TMP_COUNTER[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.819      ;
; -1.874 ; pwm:inst|THETA_TMP_COUNTER[15] ; pwm:inst|THETA_TMP_COUNTER[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.819      ;
; -1.874 ; pwm:inst|THETA_TMP_COUNTER[15] ; pwm:inst|THETA_TMP_COUNTER[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.819      ;
; -1.874 ; pwm:inst|THETA_TMP_COUNTER[15] ; pwm:inst|THETA_TMP_COUNTER[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.819      ;
; -1.872 ; pwm:inst|THETA_TMP_COUNTER[13] ; pwm:inst|delay[16]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.817      ;
; -1.872 ; pwm:inst|THETA_TMP_COUNTER[13] ; pwm:inst|delay[18]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.817      ;
; -1.872 ; pwm:inst|THETA_TMP_COUNTER[13] ; pwm:inst|delay[24]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.817      ;
; -1.872 ; pwm:inst|THETA_TMP_COUNTER[13] ; pwm:inst|delay[26]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.817      ;
; -1.872 ; pwm:inst|THETA_TMP_COUNTER[13] ; pwm:inst|delay[27]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.817      ;
; -1.872 ; pwm:inst|THETA_TMP_COUNTER[13] ; pwm:inst|delay[28]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.817      ;
; -1.872 ; pwm:inst|THETA_TMP_COUNTER[13] ; pwm:inst|delay[29]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.817      ;
; -1.872 ; pwm:inst|THETA_TMP_COUNTER[13] ; pwm:inst|delay[30]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.817      ;
; -1.872 ; pwm:inst|THETA_TMP_COUNTER[13] ; pwm:inst|delay[31]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.817      ;
; -1.862 ; pwm:inst|THETA_TMP_COUNTER[7]  ; pwm:inst|THETA[1]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 2.815      ;
; -1.862 ; pwm:inst|THETA_TMP_COUNTER[7]  ; pwm:inst|THETA[5]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 2.815      ;
; -1.861 ; pwm:inst|THETA_TMP_COUNTER[15] ; pwm:inst|delay[1]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 2.799      ;
; -1.861 ; pwm:inst|THETA_TMP_COUNTER[15] ; pwm:inst|delay[2]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 2.799      ;
; -1.861 ; pwm:inst|THETA_TMP_COUNTER[15] ; pwm:inst|delay[3]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 2.799      ;
; -1.861 ; pwm:inst|THETA_TMP_COUNTER[15] ; pwm:inst|delay[4]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 2.799      ;
; -1.861 ; pwm:inst|THETA_TMP_COUNTER[15] ; pwm:inst|delay[5]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 2.799      ;
; -1.861 ; pwm:inst|THETA_TMP_COUNTER[15] ; pwm:inst|delay[6]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 2.799      ;
; -1.861 ; pwm:inst|THETA_TMP_COUNTER[15] ; pwm:inst|delay[8]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 2.799      ;
; -1.861 ; pwm:inst|THETA_TMP_COUNTER[15] ; pwm:inst|delay[9]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 2.799      ;
; -1.861 ; pwm:inst|THETA_TMP_COUNTER[15] ; pwm:inst|delay[10]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 2.799      ;
; -1.861 ; pwm:inst|THETA_TMP_COUNTER[15] ; pwm:inst|delay[11]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 2.799      ;
; -1.854 ; pwm:inst|counter[3]            ; pwm:inst|pwm                   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.167      ; 3.008      ;
; -1.853 ; pwm:inst|THETA_TMP_COUNTER[7]  ; pwm:inst|THETA_TMP_COUNTER[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.798      ;
; -1.853 ; pwm:inst|THETA_TMP_COUNTER[7]  ; pwm:inst|THETA_TMP_COUNTER[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.798      ;
; -1.853 ; pwm:inst|THETA_TMP_COUNTER[7]  ; pwm:inst|THETA_TMP_COUNTER[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.798      ;
; -1.853 ; pwm:inst|THETA_TMP_COUNTER[7]  ; pwm:inst|THETA_TMP_COUNTER[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.798      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                         ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; pwm:inst|r[4]                  ; pwm:inst|r[4]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; pwm:inst|r[5]                  ; pwm:inst|r[5]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; pwm:inst|r[6]                  ; pwm:inst|r[6]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; pwm:inst|r[7]                  ; pwm:inst|r[7]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; pwm:inst|r[16]                 ; pwm:inst|r[16]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; pwm:inst|r[17]                 ; pwm:inst|r[17]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; pwm:inst|r[18]                 ; pwm:inst|r[18]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; pwm:inst|r[19]                 ; pwm:inst|r[19]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; pwm:inst|r[20]                 ; pwm:inst|r[20]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; pwm:inst|r[21]                 ; pwm:inst|r[21]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; pwm:inst|r[22]                 ; pwm:inst|r[22]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; pwm:inst|r[23]                 ; pwm:inst|r[23]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; pwm:inst|r[0]                  ; pwm:inst|r[0]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; pwm:inst|r[1]                  ; pwm:inst|r[1]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; pwm:inst|r[2]                  ; pwm:inst|r[2]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; pwm:inst|r[3]                  ; pwm:inst|r[3]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; pwm:inst|r[8]                  ; pwm:inst|r[8]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; pwm:inst|r[9]                  ; pwm:inst|r[9]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; pwm:inst|r[10]                 ; pwm:inst|r[10]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; pwm:inst|r[11]                 ; pwm:inst|r[11]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; pwm:inst|r[12]                 ; pwm:inst|r[12]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; pwm:inst|r[13]                 ; pwm:inst|r[13]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; pwm:inst|r[14]                 ; pwm:inst|r[14]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; pwm:inst|r[15]                 ; pwm:inst|r[15]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; pwm:inst|r[24]                 ; pwm:inst|r[24]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; pwm:inst|r[25]                 ; pwm:inst|r[25]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; pwm:inst|r[26]                 ; pwm:inst|r[26]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; pwm:inst|r[27]                 ; pwm:inst|r[27]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; pwm:inst|r[28]                 ; pwm:inst|r[28]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; pwm:inst|r[29]                 ; pwm:inst|r[29]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; pwm:inst|r[30]                 ; pwm:inst|r[30]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; pwm:inst|r[31]                 ; pwm:inst|r[31]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.248 ; pwm:inst|THETA_TMP_COUNTER[15] ; pwm:inst|THETA_TMP_COUNTER[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.240      ; 0.572      ;
; 0.255 ; pwm:inst|THETA_TMP_COUNTER[22] ; pwm:inst|THETA_TMP_COUNTER[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.245      ; 0.584      ;
; 0.256 ; pwm:inst|THETA_TMP_COUNTER[20] ; pwm:inst|THETA_TMP_COUNTER[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.245      ; 0.585      ;
; 0.258 ; pwm:inst|THETA_TMP_COUNTER[22] ; pwm:inst|THETA_TMP_COUNTER[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.245      ; 0.587      ;
; 0.263 ; pwm:inst|THETA_TMP_COUNTER[14] ; pwm:inst|THETA_TMP_COUNTER[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.240      ; 0.587      ;
; 0.295 ; pwm:inst|THETA_TMP_COUNTER[31] ; pwm:inst|THETA_TMP_COUNTER[31] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.045      ; 0.424      ;
; 0.296 ; pwm:inst|THETA_TMP_COUNTER[17] ; pwm:inst|THETA_TMP_COUNTER[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.045      ; 0.425      ;
; 0.296 ; pwm:inst|THETA_TMP_COUNTER[27] ; pwm:inst|THETA_TMP_COUNTER[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.045      ; 0.425      ;
; 0.296 ; pwm:inst|THETA_TMP_COUNTER[29] ; pwm:inst|THETA_TMP_COUNTER[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.045      ; 0.425      ;
; 0.296 ; pwm:inst|THETA_TMP_COUNTER[21] ; pwm:inst|THETA_TMP_COUNTER[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.045      ; 0.425      ;
; 0.297 ; pwm:inst|THETA_TMP_COUNTER[25] ; pwm:inst|THETA_TMP_COUNTER[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.045      ; 0.426      ;
; 0.297 ; pwm:inst|THETA_TMP_COUNTER[16] ; pwm:inst|THETA_TMP_COUNTER[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.045      ; 0.426      ;
; 0.297 ; pwm:inst|THETA_TMP_COUNTER[23] ; pwm:inst|THETA_TMP_COUNTER[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.045      ; 0.426      ;
; 0.298 ; pwm:inst|THETA_TMP_COUNTER[30] ; pwm:inst|THETA_TMP_COUNTER[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.045      ; 0.427      ;
; 0.298 ; pwm:inst|THETA_TMP_COUNTER[24] ; pwm:inst|THETA_TMP_COUNTER[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.045      ; 0.427      ;
; 0.299 ; pwm:inst|THETA_TMP_COUNTER[26] ; pwm:inst|THETA_TMP_COUNTER[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.045      ; 0.428      ;
; 0.299 ; pwm:inst|THETA_TMP_COUNTER[28] ; pwm:inst|THETA_TMP_COUNTER[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.045      ; 0.428      ;
; 0.302 ; pwm:inst|THETA_TMP_COUNTER[15] ; pwm:inst|THETA_TMP_COUNTER[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.423      ;
; 0.303 ; pwm:inst|delay[1]              ; pwm:inst|delay[1]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; pwm:inst|delay[3]              ; pwm:inst|delay[3]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; pwm:inst|delay[5]              ; pwm:inst|delay[5]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; pwm:inst|delay[11]             ; pwm:inst|delay[11]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; pwm:inst|delay[31]             ; pwm:inst|delay[31]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; pwm:inst|THETA_TMP_COUNTER[3]  ; pwm:inst|THETA_TMP_COUNTER[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; pwm:inst|THETA_TMP_COUNTER[5]  ; pwm:inst|THETA_TMP_COUNTER[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; pwm:inst|THETA_TMP_COUNTER[13] ; pwm:inst|THETA_TMP_COUNTER[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; pwm:inst|counter[13]           ; pwm:inst|counter[13]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.423      ;
; 0.303 ; pwm:inst|counter[15]           ; pwm:inst|counter[15]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.423      ;
; 0.303 ; pwm:inst|counter[31]           ; pwm:inst|counter[31]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.423      ;
; 0.304 ; pwm:inst|delay[6]              ; pwm:inst|delay[6]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; pwm:inst|delay[9]              ; pwm:inst|delay[9]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; pwm:inst|delay[16]             ; pwm:inst|delay[16]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; pwm:inst|delay[27]             ; pwm:inst|delay[27]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; pwm:inst|delay[29]             ; pwm:inst|delay[29]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; pwm:inst|THETA_TMP_COUNTER[1]  ; pwm:inst|THETA_TMP_COUNTER[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; pwm:inst|THETA_TMP_COUNTER[6]  ; pwm:inst|THETA_TMP_COUNTER[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; pwm:inst|THETA_TMP_COUNTER[7]  ; pwm:inst|THETA_TMP_COUNTER[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; pwm:inst|THETA_TMP_COUNTER[11] ; pwm:inst|THETA_TMP_COUNTER[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; pwm:inst|counter[1]            ; pwm:inst|counter[1]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; pwm:inst|counter[3]            ; pwm:inst|counter[3]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; pwm:inst|counter[5]            ; pwm:inst|counter[5]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; pwm:inst|counter[11]           ; pwm:inst|counter[11]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; pwm:inst|counter[17]           ; pwm:inst|counter[17]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; pwm:inst|counter[19]           ; pwm:inst|counter[19]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; pwm:inst|counter[21]           ; pwm:inst|counter[21]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; pwm:inst|counter[27]           ; pwm:inst|counter[27]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; pwm:inst|counter[29]           ; pwm:inst|counter[29]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; pwm:inst|delay[2]              ; pwm:inst|delay[2]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; pwm:inst|delay[4]              ; pwm:inst|delay[4]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; pwm:inst|delay[8]              ; pwm:inst|delay[8]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; pwm:inst|delay[18]             ; pwm:inst|delay[18]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; pwm:inst|THETA_TMP_COUNTER[2]  ; pwm:inst|THETA_TMP_COUNTER[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; pwm:inst|THETA_TMP_COUNTER[8]  ; pwm:inst|THETA_TMP_COUNTER[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; pwm:inst|THETA_TMP_COUNTER[9]  ; pwm:inst|THETA_TMP_COUNTER[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; pwm:inst|THETA_TMP_COUNTER[14] ; pwm:inst|THETA_TMP_COUNTER[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; pwm:inst|THETA_TMP_COUNTER[19] ; pwm:inst|THETA_TMP_COUNTER[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; pwm:inst|counter[6]            ; pwm:inst|counter[6]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; pwm:inst|counter[7]            ; pwm:inst|counter[7]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; pwm:inst|counter[9]            ; pwm:inst|counter[9]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; pwm:inst|counter[14]           ; pwm:inst|counter[14]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; pwm:inst|counter[16]           ; pwm:inst|counter[16]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; pwm:inst|counter[22]           ; pwm:inst|counter[22]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; pwm:inst|counter[23]           ; pwm:inst|counter[23]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; pwm:inst|counter[25]           ; pwm:inst|counter[25]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; pwm:inst|delay[10]             ; pwm:inst|delay[10]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; pwm:inst|delay[24]             ; pwm:inst|delay[24]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; pwm:inst|delay[30]             ; pwm:inst|delay[30]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; pwm:inst|THETA_TMP_COUNTER[4]  ; pwm:inst|THETA_TMP_COUNTER[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.427      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                         ;
+--------+--------------+----------------+------------+----------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------+----------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLOCK_50 ; Rise       ; CLOCK_50                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|THETA_TMP_COUNTER[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[10]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[11]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[12]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[13]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[14]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[15]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[16]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[17]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[18]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[19]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[20]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[21]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[22]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[23]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[24]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[25]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[26]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[27]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[28]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[29]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[30]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[31]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|counter[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|delay[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|delay[10]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|delay[11]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|delay[12]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|delay[13]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|delay[14]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|delay[15]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|delay[16]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|delay[17]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|delay[18]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|delay[19]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|delay[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|delay[20]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|delay[21]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|delay[22]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|delay[23]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|delay[24]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|delay[25]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|delay[26]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|delay[27]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|delay[28]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|delay[29]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|delay[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|delay[30]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|delay[31]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|delay[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|delay[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; pwm:inst|delay[5]              ;
+--------+--------------+----------------+------------+----------+------------+--------------------------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; GPIO_0[*]  ; CLOCK_50   ; 4.046 ; 4.123 ; Rise       ; CLOCK_50        ;
;  GPIO_0[0] ; CLOCK_50   ; 4.046 ; 4.123 ; Rise       ; CLOCK_50        ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; GPIO_0[*]  ; CLOCK_50   ; 3.904 ; 3.976 ; Rise       ; CLOCK_50        ;
;  GPIO_0[0] ; CLOCK_50   ; 3.904 ; 3.976 ; Rise       ; CLOCK_50        ;
+------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.968   ; 0.186 ; N/A      ; N/A     ; -3.000              ;
;  CLOCK_50        ; -4.968   ; 0.186 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -414.75  ; 0.0   ; 0.0      ; 0.0     ; -177.51             ;
;  CLOCK_50        ; -414.750 ; 0.000 ; N/A      ; N/A     ; -177.510            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; GPIO_0[*]  ; CLOCK_50   ; 6.977 ; 6.947 ; Rise       ; CLOCK_50        ;
;  GPIO_0[0] ; CLOCK_50   ; 6.977 ; 6.947 ; Rise       ; CLOCK_50        ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; GPIO_0[*]  ; CLOCK_50   ; 3.904 ; 3.976 ; Rise       ; CLOCK_50        ;
;  GPIO_0[0] ; CLOCK_50   ; 3.904 ; 3.976 ; Rise       ; CLOCK_50        ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin       ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-----------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; GPIO_0[0] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-----------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------+
; Input Transition Times                                      ;
+----------+--------------+-----------------+-----------------+
; Pin      ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------+--------------+-----------------+-----------------+
; CLOCK_50 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+----------+--------------+-----------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin       ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; GPIO_0[0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin       ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; GPIO_0[0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin       ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; GPIO_0[0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 14172    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 14172    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 1     ; 1    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Wed Jul 29 23:10:38 2015
Info: Command: quartus_sta test -c test
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info (332104): Reading SDC File: 'test.SDC'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'DE_NANO.SDC'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.968
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.968      -414.750 CLOCK_50 
Info (332146): Worst-case hold slack is 0.357
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.357         0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -139.000 CLOCK_50 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.331
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.331      -358.748 CLOCK_50 
Info (332146): Worst-case hold slack is 0.312
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.312         0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -139.000 CLOCK_50 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.308
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.308      -183.651 CLOCK_50 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.186         0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -177.510 CLOCK_50 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 480 megabytes
    Info: Processing ended: Wed Jul 29 23:10:44 2015
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:05


