### Модель процессора архитектуры RISC-V c поддержкой арифметических инструкций.

Поддерживаются инструкции: R-типа (add, sub, xor, or, and, sll, srl, sra, slt, sltu), I-типа (addi, subi, xori, ori, andi, slli, srli, srai, slti, sltui) и S-типа (sb, sh, sw)

## Модули на языке Verilog: 
- **alu.v** - ALU-юнит, выполняющий арифметические и логические операции
- **control.v** - control-юнит, выполняющий декодирование инструкции и вычисляющий как результат некоторое количество control-сигналов для других модулей CPU 
- **regf.v** - регистровый файл, содержащий 32 32-х битных регистра x0-x31
- **rom.v** - ROM-память, инициализирующася из файла **misc/rom_contents.txt**
- **sign_ext.v** - модуль знакового расширения константы
- **core.v** - ядро процессора, связывающее логику предыдущих модулей
- **cpu.c** - модуль, являющийся объединением ядра и ПЗУ
- **mem_ctl.v** - контроллер памяти для MMIO
- **testbench.c** - тестовый модуль, запускающий симуляцию 

## Сборка

Перед сборкой необходимо установить toolchain для RISC-V. На Ubuntu Linux это можно сделать следующими командами: 
```
sudo apt install binutils-riscv64-linux-gnu
sudo apt install gcc-riscv64-linux-gnu
```
- Перед проведением симуляции, необходимо создать данные для ПЗУ. Для этого перейдите в директорию **asm/**, и и там исполните следующую команду <code>DEST='../misc/rom_contents.txt make rom</code>. Исходные команды для создания файла ROM находятся в *asm/src/prog.S*. 

- Для компиляции *iverilog*, запуска симуляции и просмотра дампа переменных при помощи *gtkwave*, используйте команду <code>make test</code>
