设计思想
4条pc同时取指令
4条经过译码
译码阶段：
把指令分配到新的物理寄存器然后给新的寄存器挂上逻辑寄存器的标签，写未就绪
然后访问寄存器组源寄存器用目前的逻辑寄存器标识寻找
得到物理寄存器的位置后放入88位寄存器深度8的流水线中和操作码

传送带内容主要干的是判断写回命令，并判断寄存器可不可用
同时译码阶段会把指令带上他所属的pc值方便分支预测

然后让运行器按从前往后的顺序取指令，每个周期寻找第一个可执行的某个阶段，
比如寄存器就位就访问就位寄存器，写回就访问写回，如果是访存就访存，
寄存器堆
然后在取指阶段添加分支标记预测不用的位置，最高阶设计一个标记寄存器记录记录下一个4条应该上哪取值
超线程基础概念
通过跳跃物理寄存器位置来实现切换线程，在要切换线程的时候在存8个寄存器的值的瞬间跳跃过去载入旧线程内容

整体改用rv32i来写,增加浮点数单元fpu以及向量运算单元最高64位变长指令

//缓存设计，一个缓存加法器，每次访问新建一个地址存储虚拟映射被访问的数据保持数据常新、指令缓存是常新且关注二缓的，如果二缓某个数据被改写了就标记脏数据并改写
//二缓是随时跟随一级数据缓存的

取指令要建立取指缓冲区，一次性不一定全部取全但是一定要取出可以译码宽度还要宽得指令数量，放到解码缓冲区去
取指速度不快可用取指宽度弥补

cache每次存入内容都会开一个新的缓存行，确保数据常新

目前留空需要补齐位置：
1.if阶段变长指令的初期指令边界检查暂未扩展（要等待整体译码完成）
2.if阶段异常处理（要写完异常处理指令的位置）
3.变长指令暂未扩展（写完部分if阶段的内容再进行扩展）