|lab8
Clock => S[0]~reg0.CLK
Clock => S[1]~reg0.CLK
Clock => S[2]~reg0.CLK
Reset => S[0]~reg0.ACLR
Reset => S[1]~reg0.ACLR
Reset => S[2]~reg0.ACLR
N => always1.IN0
N => always1.IN0
N => always1.IN0
D => always1.IN1
D => always1.IN1
D => always1.IN1
O << O.DB_MAX_OUTPUT_PORT_TYPE
C << Decoder0.DB_MAX_OUTPUT_PORT_TYPE
S[0] << S[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
S[1] << S[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
S[2] << S[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE


