digraph "CFG for 'vec_log1pf' function" {
	label="CFG for 'vec_log1pf' function";

	Node0x5293570 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%3:\l  %4 = tail call i32 @llvm.amdgcn.workitem.id.x(), !range !4\l  %5 = tail call i32 @llvm.amdgcn.workgroup.id.x()\l  %6 = tail call align 4 dereferenceable(64) i8 addrspace(4)*\l... @llvm.amdgcn.dispatch.ptr()\l  %7 = getelementptr i8, i8 addrspace(4)* %6, i64 4\l  %8 = bitcast i8 addrspace(4)* %7 to i16 addrspace(4)*\l  %9 = load i16, i16 addrspace(4)* %8, align 4, !range !5, !invariant.load !6\l  %10 = zext i16 %9 to i32\l  %11 = mul i32 %5, %10\l  %12 = add i32 %11, %4\l  %13 = sext i32 %12 to i64\l  %14 = icmp ult i64 %13, %0\l  br i1 %14, label %15, label %135\l|{<s0>T|<s1>F}}"];
	Node0x5293570:s0 -> Node0x5294310;
	Node0x5293570:s1 -> Node0x5295580;
	Node0x5294310 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f59c7d70",label="{%15:\l15:                                               \l  %16 = getelementptr inbounds float, float addrspace(1)* %2, i64 %13\l  %17 = load float, float addrspace(1)* %16, align 4, !tbaa !7,\l... !amdgpu.noclobber !6\l  %18 = fadd float %17, 1.000000e+00\l  %19 = fadd float %18, -1.000000e+00\l  %20 = fsub float %19, %18\l  %21 = fadd float %20, 1.000000e+00\l  %22 = fsub float %17, %19\l  %23 = fadd float %22, %21\l  %24 = tail call float @llvm.amdgcn.frexp.mant.f32(float %18)\l  %25 = fcmp olt float %24, 0x3FE5555560000000\l  %26 = sext i1 %25 to i32\l  %27 = tail call i32 @llvm.amdgcn.frexp.exp.i32.f32(float %18)\l  %28 = add i32 %27, %26\l  %29 = sub nsw i32 0, %28\l  %30 = tail call float @llvm.amdgcn.ldexp.f32(float %18, i32 %29)\l  %31 = tail call float @llvm.amdgcn.ldexp.f32(float %23, i32 %29)\l  %32 = fadd float %30, -1.000000e+00\l  %33 = fadd float %32, 1.000000e+00\l  %34 = fsub float %30, %33\l  %35 = fadd float %31, %34\l  %36 = fadd float %32, %35\l  %37 = fsub float %36, %32\l  %38 = fsub float %35, %37\l  %39 = fadd float %30, 1.000000e+00\l  %40 = fadd float %39, -1.000000e+00\l  %41 = fsub float %30, %40\l  %42 = fadd float %31, %41\l  %43 = fadd float %39, %42\l  %44 = fsub float %43, %39\l  %45 = fsub float %42, %44\l  %46 = tail call float @llvm.amdgcn.rcp.f32(float %43)\l  %47 = fmul float %36, %46\l  %48 = fmul float %43, %47\l  %49 = fneg float %48\l  %50 = tail call float @llvm.fma.f32(float %47, float %43, float %49)\l  %51 = tail call float @llvm.fma.f32(float %47, float %45, float %50)\l  %52 = fadd float %48, %51\l  %53 = fsub float %52, %48\l  %54 = fsub float %51, %53\l  %55 = fsub float %36, %52\l  %56 = fsub float %36, %55\l  %57 = fsub float %56, %52\l  %58 = fadd float %38, %57\l  %59 = fsub float %58, %54\l  %60 = fadd float %55, %59\l  %61 = fmul float %46, %60\l  %62 = fmul float %43, %61\l  %63 = fneg float %62\l  %64 = tail call float @llvm.fma.f32(float %61, float %43, float %63)\l  %65 = tail call float @llvm.fma.f32(float %61, float %45, float %64)\l  %66 = fsub float %60, %55\l  %67 = fsub float %59, %66\l  %68 = fadd float %62, %65\l  %69 = fsub float %68, %62\l  %70 = fsub float %65, %69\l  %71 = fsub float %60, %68\l  %72 = fsub float %60, %71\l  %73 = fsub float %72, %68\l  %74 = fadd float %67, %73\l  %75 = fsub float %74, %70\l  %76 = fadd float %71, %75\l  %77 = fmul float %46, %76\l  %78 = fadd float %47, %61\l  %79 = fsub float %78, %47\l  %80 = fsub float %61, %79\l  %81 = fadd float %80, %77\l  %82 = fadd float %78, %81\l  %83 = fmul float %82, %82\l  %84 = tail call float @llvm.fmuladd.f32(float %83, float 0x3FD36DB580000000,\l... float 0x3FD992B460000000)\l  %85 = tail call float @llvm.fmuladd.f32(float %83, float %84, float\l... 0x3FE5555B40000000)\l  %86 = sitofp i32 %28 to float\l  %87 = fmul float %86, 0x3FE62E4300000000\l  %88 = fneg float %87\l  %89 = tail call float @llvm.fma.f32(float %86, float 0x3FE62E4300000000,\l... float %88)\l  %90 = tail call float @llvm.fma.f32(float %86, float 0xBE205C6100000000,\l... float %89)\l  %91 = fsub float %82, %78\l  %92 = fsub float %81, %91\l  %93 = fadd float %87, %90\l  %94 = fsub float %93, %87\l  %95 = fsub float %90, %94\l  %96 = tail call float @llvm.amdgcn.ldexp.f32(float %82, i32 1)\l  %97 = tail call float @llvm.amdgcn.ldexp.f32(float %92, i32 1)\l  %98 = fmul float %82, %83\l  %99 = fmul float %98, %85\l  %100 = fadd float %96, %99\l  %101 = fsub float %100, %96\l  %102 = fsub float %99, %101\l  %103 = fadd float %97, %102\l  %104 = fadd float %100, %103\l  %105 = fsub float %104, %100\l  %106 = fsub float %103, %105\l  %107 = fadd float %93, %104\l  %108 = fsub float %107, %93\l  %109 = fsub float %107, %108\l  %110 = fsub float %93, %109\l  %111 = fsub float %104, %108\l  %112 = fadd float %111, %110\l  %113 = fadd float %95, %106\l  %114 = fsub float %113, %95\l  %115 = fsub float %113, %114\l  %116 = fsub float %95, %115\l  %117 = fsub float %106, %114\l  %118 = fadd float %117, %116\l  %119 = fadd float %113, %112\l  %120 = fadd float %107, %119\l  %121 = fsub float %120, %107\l  %122 = fsub float %119, %121\l  %123 = fadd float %118, %122\l  %124 = fadd float %120, %123\l  %125 = tail call i1 @llvm.amdgcn.class.f32(float %17, i32 512)\l  %126 = select i1 %125, float %17, float %124\l  %127 = fcmp olt float %17, -1.000000e+00\l  %128 = select i1 %127, float 0x7FF8000000000000, float %126\l  %129 = fcmp oeq float %17, -1.000000e+00\l  %130 = select i1 %129, float 0xFFF0000000000000, float %128\l  %131 = tail call float @llvm.fabs.f32(float %17)\l  %132 = fcmp olt float %131, 0x3E70000000000000\l  %133 = select i1 %132, float %17, float %130\l  %134 = getelementptr inbounds float, float addrspace(1)* %1, i64 %13\l  store float %133, float addrspace(1)* %134, align 4, !tbaa !7\l  br label %135\l}"];
	Node0x5294310 -> Node0x5295580;
	Node0x5295580 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%135:\l135:                                              \l  ret void\l}"];
}
