TimeQuest Timing Analyzer report for multicycle
Sun Nov 17 00:40:34 2013
Quartus II 32-bit Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'KEY[1]'
 12. Slow Model Hold: 'KEY[1]'
 13. Slow Model Minimum Pulse Width: 'KEY[1]'
 14. Clock to Output Times
 15. Minimum Clock to Output Times
 16. Propagation Delay
 17. Minimum Propagation Delay
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'KEY[1]'
 24. Fast Model Hold: 'KEY[1]'
 25. Fast Model Minimum Pulse Width: 'KEY[1]'
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Propagation Delay
 29. Minimum Propagation Delay
 30. Multicorner Timing Analysis Summary
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Progagation Delay
 34. Minimum Progagation Delay
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition ;
; Revision Name      ; multicycle                                                      ;
; Device Family      ; Cyclone II                                                      ;
; Device Name        ; EP2C35F672C6                                                    ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Unavailable                                                     ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; KEY[1]     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { KEY[1] } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 85.31 MHz ; 85.31 MHz       ; KEY[1]     ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Slow Model Setup Summary        ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; KEY[1] ; -8.354 ; -412.050      ;
+--------+--------+---------------+


+--------------------------------+
; Slow Model Hold Summary        ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; KEY[1] ; 0.391 ; 0.000         ;
+--------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+--------+--------+----------------------+
; Clock  ; Slack  ; End Point TNS        ;
+--------+--------+----------------------+
; KEY[1] ; -2.000 ; -341.222             ;
+--------+--------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'KEY[1]'                                                                                                                   ;
+--------+-------------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -8.354 ; register_8bit_special:IR_3_reg|q[1] ; Z                       ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.010     ; 9.380      ;
; -7.895 ; register_8bit_special:IR_3_reg|q[0] ; Z                       ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 8.920      ;
; -7.860 ; register_8bit_special:IR_3_reg|q[2] ; Z                       ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 8.885      ;
; -7.695 ; register_8bit_special:IR_3_reg|q[1] ; register_8bit:PC|q[5]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.010     ; 8.721      ;
; -7.440 ; register_8bit_special:IR_3_reg|q[1] ; register_8bit:PC|q[2]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.010     ; 8.466      ;
; -7.431 ; register_8bit_special:IR_3_reg|q[3] ; Z                       ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 8.456      ;
; -7.378 ; register_8bit_special:IR_3_reg|q[1] ; register_8bit:PC|q[0]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.010     ; 8.404      ;
; -7.373 ; register_8bit_special:IR_3_reg|q[1] ; register_8bit:PC|q[4]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.010     ; 8.399      ;
; -7.373 ; register_8bit_special:IR_3_reg|q[1] ; register_8bit:WBin|q[7] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.001      ; 8.410      ;
; -7.370 ; register_8bit:ZE5_reg|q[1]          ; Z                       ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 8.395      ;
; -7.324 ; register_8bit_special:IR_3_reg|q[1] ; register_8bit:PC|q[7]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.010     ; 8.350      ;
; -7.296 ; register_8bit:ZE5_reg|q[0]          ; Z                       ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.013     ; 8.319      ;
; -7.236 ; register_8bit_special:IR_3_reg|q[0] ; register_8bit:PC|q[5]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 8.261      ;
; -7.233 ; register_8bit_special:IR_3_reg|q[1] ; register_8bit:PC|q[3]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.010     ; 8.259      ;
; -7.201 ; register_8bit_special:IR_3_reg|q[2] ; register_8bit:PC|q[5]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 8.226      ;
; -7.058 ; register_8bit_special:IR_3_reg|q[1] ; register_8bit:PC|q[1]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.010     ; 8.084      ;
; -6.981 ; register_8bit_special:IR_3_reg|q[0] ; register_8bit:PC|q[2]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 8.006      ;
; -6.970 ; register_8bit:R2|q[0]               ; Z                       ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.015     ; 7.991      ;
; -6.942 ; register_8bit_special:IR_3_reg|q[2] ; register_8bit:PC|q[2]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 7.967      ;
; -6.919 ; register_8bit_special:IR_3_reg|q[0] ; register_8bit:PC|q[0]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 7.944      ;
; -6.914 ; register_8bit_special:IR_3_reg|q[0] ; register_8bit:PC|q[4]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 7.939      ;
; -6.914 ; register_8bit_special:IR_3_reg|q[0] ; register_8bit:WBin|q[7] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 7.950      ;
; -6.896 ; register_8bit_special:IR_3_reg|q[1] ; register_8bit:PC|q[6]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.010     ; 7.922      ;
; -6.891 ; register_8bit:ZE5_reg|q[2]          ; Z                       ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 7.916      ;
; -6.884 ; register_8bit_special:IR_3_reg|q[2] ; register_8bit:PC|q[0]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 7.909      ;
; -6.879 ; register_8bit_special:IR_3_reg|q[2] ; register_8bit:WBin|q[7] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 7.915      ;
; -6.875 ; register_8bit_special:IR_3_reg|q[2] ; register_8bit:PC|q[4]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 7.900      ;
; -6.865 ; register_8bit_special:IR_3_reg|q[0] ; register_8bit:PC|q[7]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 7.890      ;
; -6.846 ; register_8bit_special:IR_3_reg|q[3] ; register_8bit:PC|q[2]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 7.871      ;
; -6.835 ; register_8bit:ZE5_reg|q[3]          ; Z                       ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 7.860      ;
; -6.830 ; register_8bit_special:IR_3_reg|q[2] ; register_8bit:PC|q[7]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 7.855      ;
; -6.808 ; register_8bit_special:IR_3_reg|q[3] ; register_8bit:PC|q[4]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 7.833      ;
; -6.774 ; register_8bit_special:IR_3_reg|q[0] ; register_8bit:PC|q[3]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 7.799      ;
; -6.772 ; register_8bit_special:IR_3_reg|q[3] ; register_8bit:PC|q[5]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 7.797      ;
; -6.738 ; register_8bit_special:IR_3_reg|q[1] ; register_8bit:WBin|q[5] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.001      ; 7.775      ;
; -6.735 ; register_8bit_special:IR_3_reg|q[2] ; register_8bit:PC|q[3]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 7.760      ;
; -6.711 ; register_8bit:ZE5_reg|q[1]          ; register_8bit:PC|q[5]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 7.736      ;
; -6.637 ; register_8bit:ZE5_reg|q[0]          ; register_8bit:PC|q[5]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.013     ; 7.660      ;
; -6.604 ; register_8bit_special:IR_3_reg|q[3] ; register_8bit:WBin|q[7] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 7.640      ;
; -6.599 ; register_8bit_special:IR_3_reg|q[0] ; register_8bit:PC|q[1]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 7.624      ;
; -6.576 ; register_8bit_special:IR_3_reg|q[1] ; register_8bit:WBin|q[2] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.001      ; 7.613      ;
; -6.564 ; register_8bit_special:IR_3_reg|q[2] ; register_8bit:PC|q[1]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 7.589      ;
; -6.555 ; register_8bit_special:IR_3_reg|q[3] ; register_8bit:PC|q[7]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 7.580      ;
; -6.544 ; register_8bit_special:IR_3_reg|q[1] ; N                       ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.010     ; 7.570      ;
; -6.531 ; register_8bit_special:IR_3_reg|q[1] ; register_8bit:WBin|q[4] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.001      ; 7.568      ;
; -6.499 ; register_8bit_special:IR_3_reg|q[3] ; register_8bit:PC|q[3]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 7.524      ;
; -6.455 ; register_8bit_special:IR_3_reg|q[3] ; register_8bit:PC|q[0]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 7.480      ;
; -6.452 ; register_8bit:ZE5_reg|q[1]          ; register_8bit:PC|q[2]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 7.477      ;
; -6.437 ; register_8bit_special:IR_3_reg|q[0] ; register_8bit:PC|q[6]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 7.462      ;
; -6.402 ; register_8bit_special:IR_3_reg|q[2] ; register_8bit:PC|q[6]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 7.427      ;
; -6.401 ; register_8bit:R2|q[3]               ; Z                       ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.015     ; 7.422      ;
; -6.394 ; register_8bit:ZE5_reg|q[1]          ; register_8bit:PC|q[0]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 7.419      ;
; -6.389 ; register_8bit:ZE5_reg|q[1]          ; register_8bit:WBin|q[7] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 7.425      ;
; -6.385 ; register_8bit:ZE5_reg|q[1]          ; register_8bit:PC|q[4]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 7.410      ;
; -6.340 ; register_8bit:ZE5_reg|q[1]          ; register_8bit:PC|q[7]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 7.365      ;
; -6.320 ; register_8bit:ZE5_reg|q[0]          ; register_8bit:PC|q[0]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.013     ; 7.343      ;
; -6.316 ; register_8bit:R1|q[5]               ; Z                       ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.014     ; 7.338      ;
; -6.315 ; register_8bit:ZE5_reg|q[0]          ; register_8bit:WBin|q[7] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.002     ; 7.349      ;
; -6.311 ; register_8bit:R2|q[0]               ; register_8bit:PC|q[5]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.015     ; 7.332      ;
; -6.294 ; register_8bit:R1|q[6]               ; Z                       ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.015     ; 7.315      ;
; -6.291 ; register_8bit:ZE5_reg|q[0]          ; register_8bit:PC|q[2]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.013     ; 7.314      ;
; -6.279 ; register_8bit_special:IR_3_reg|q[0] ; register_8bit:WBin|q[5] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 7.315      ;
; -6.266 ; register_8bit:ZE5_reg|q[0]          ; register_8bit:PC|q[7]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.013     ; 7.289      ;
; -6.245 ; register_8bit:ZE5_reg|q[1]          ; register_8bit:PC|q[3]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 7.270      ;
; -6.244 ; register_8bit_special:IR_3_reg|q[2] ; register_8bit:WBin|q[5] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 7.280      ;
; -6.239 ; register_8bit_special:IR_3_reg|q[1] ; register_8bit:WBin|q[3] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.001      ; 7.276      ;
; -6.226 ; register_8bit_special:IR_3_reg|q[1] ; register_8bit:WBin|q[0] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.001      ; 7.263      ;
; -6.224 ; register_8bit:ZE5_reg|q[0]          ; register_8bit:PC|q[4]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.013     ; 7.247      ;
; -6.196 ; register_8bit_special:IR_3_reg|q[1] ; register_8bit:WBin|q[1] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.001      ; 7.233      ;
; -6.147 ; register_8bit:ZE5_reg|q[0]          ; register_8bit:PC|q[3]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.013     ; 7.170      ;
; -6.146 ; register_8bit:ZE5_reg|q[2]          ; register_8bit:PC|q[2]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 7.171      ;
; -6.143 ; register_8bit:ZE5_reg|q[2]          ; register_8bit:WBin|q[7] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 7.179      ;
; -6.135 ; register_8bit_special:IR_3_reg|q[3] ; register_8bit:PC|q[1]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 7.160      ;
; -6.127 ; register_8bit:R2|q[1]               ; Z                       ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.015     ; 7.148      ;
; -6.117 ; register_8bit:ZE5_reg|q[2]          ; register_8bit:PC|q[0]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 7.142      ;
; -6.117 ; register_8bit_special:IR_3_reg|q[0] ; register_8bit:WBin|q[2] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 7.153      ;
; -6.115 ; register_8bit:ZE5_reg|q[2]          ; register_8bit:PC|q[4]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 7.140      ;
; -6.104 ; register_8bit:R2|q[2]               ; Z                       ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.015     ; 7.125      ;
; -6.094 ; register_8bit:ZE5_reg|q[2]          ; register_8bit:PC|q[7]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 7.119      ;
; -6.087 ; register_8bit:ZE5_reg|q[3]          ; register_8bit:WBin|q[7] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 7.123      ;
; -6.085 ; register_8bit_special:IR_3_reg|q[0] ; N                       ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 7.110      ;
; -6.078 ; register_8bit:R1|q[1]               ; Z                       ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.015     ; 7.099      ;
; -6.078 ; register_8bit_special:IR_3_reg|q[2] ; register_8bit:WBin|q[2] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 7.114      ;
; -6.074 ; register_8bit:ZE5_reg|q[1]          ; register_8bit:PC|q[1]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 7.099      ;
; -6.072 ; register_8bit_special:IR_3_reg|q[0] ; register_8bit:WBin|q[4] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 7.108      ;
; -6.062 ; register_8bit:R2|q[3]               ; register_8bit:PC|q[4]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.015     ; 7.083      ;
; -6.061 ; register_8bit:ZE5_reg|q[3]          ; register_8bit:PC|q[0]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 7.086      ;
; -6.059 ; register_8bit:ZE5_reg|q[3]          ; register_8bit:PC|q[4]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 7.084      ;
; -6.050 ; register_8bit_special:IR_3_reg|q[2] ; N                       ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 7.075      ;
; -6.044 ; register_8bit_special:IR_3_reg|q[1] ; register_8bit:WBin|q[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.004     ; 7.076      ;
; -6.038 ; register_8bit:ZE5_reg|q[3]          ; register_8bit:PC|q[7]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 7.063      ;
; -6.033 ; register_8bit_special:IR_3_reg|q[2] ; register_8bit:WBin|q[4] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 7.069      ;
; -6.000 ; register_8bit:ZE5_reg|q[0]          ; register_8bit:PC|q[1]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.013     ; 7.023      ;
; -5.994 ; register_8bit:R2|q[0]               ; register_8bit:PC|q[0]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.015     ; 7.015      ;
; -5.989 ; register_8bit:R2|q[0]               ; register_8bit:WBin|q[7] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.004     ; 7.021      ;
; -5.982 ; register_8bit_special:IR_3_reg|q[3] ; register_8bit:WBin|q[2] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 7.018      ;
; -5.973 ; register_8bit_special:IR_3_reg|q[3] ; register_8bit:PC|q[6]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 6.998      ;
; -5.966 ; register_8bit_special:IR_3_reg|q[3] ; register_8bit:WBin|q[4] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 7.002      ;
; -5.965 ; register_8bit:R2|q[0]               ; register_8bit:PC|q[2]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.015     ; 6.986      ;
; -5.940 ; register_8bit:R2|q[0]               ; register_8bit:PC|q[7]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.015     ; 6.961      ;
+--------+-------------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'KEY[1]'                                                                                                                                           ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; Counter:PerformanceCounter|counterOut[0]  ; Counter:PerformanceCounter|counterOut[0]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.657      ;
; 0.518 ; register_8bit:PC2|q[0]                    ; register_8bit:PC3|q[0]                    ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.784      ;
; 0.521 ; register_8bit:PC1|q[5]                    ; register_8bit:PC2|q[5]                    ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.787      ;
; 0.527 ; register_8bit_special:IR_2_reg|q[4]       ; register_8bit:R2|q[6]                     ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.793      ;
; 0.527 ; Counter:PerformanceCounter|counterOut[15] ; Counter:PerformanceCounter|counterOut[15] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.793      ;
; 0.530 ; register_8bit_special:IR_2_reg|q[7]       ; register_8bit_special:IR_3_reg|q[7]       ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.796      ;
; 0.640 ; FSM:Control_Hazard|state.c4_br            ; register_8bit_special:IR_1_reg|q[0]       ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.906      ;
; 0.640 ; FSM:Control_Hazard|state.c4_br            ; register_8bit_special:IR_1_reg|q[7]       ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.906      ;
; 0.642 ; FSM:Control_Hazard|state.c4_br            ; register_8bit_special:IR_1_reg|q[3]       ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.908      ;
; 0.642 ; FSM:Control_Hazard|state.c4_br            ; register_8bit_special:IR_1_reg|q[5]       ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.908      ;
; 0.642 ; FSM:Control_Hazard|state.c4_br            ; Counter:PerformanceCounter|counterOut[0]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.908      ;
; 0.643 ; FSM:Control_Hazard|state.c4_br            ; register_8bit_special:IR_1_reg|q[2]       ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.909      ;
; 0.643 ; FSM:Control_Hazard|state.c4_br            ; register_8bit_special:IR_1_reg|q[1]       ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.909      ;
; 0.645 ; FSM:Control_Hazard|state.c4_br            ; register_8bit_special:IR_1_reg|q[6]       ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.911      ;
; 0.656 ; register_8bit_special:IR_2_reg|q[3]       ; register_8bit:ZE5_reg|q[0]                ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.922      ;
; 0.656 ; register_8bit:PC2|q[5]                    ; register_8bit:PC3|q[5]                    ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.922      ;
; 0.657 ; FSM:Control_Hazard|state.c2_br            ; FSM:Control_Hazard|state.c3_br            ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.923      ;
; 0.657 ; register_8bit:PC2|q[1]                    ; register_8bit:PC3|q[1]                    ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.923      ;
; 0.657 ; register_8bit:PC1|q[6]                    ; register_8bit:PC2|q[6]                    ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.923      ;
; 0.658 ; FSM:Control_Hazard|state.c3_br            ; FSM:Control_Hazard|state.c4_br            ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.924      ;
; 0.658 ; register_8bit_special:IR_3_reg|q[6]       ; register_8bit_special:IR_4_reg|q[6]       ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.924      ;
; 0.660 ; register_8bit:PC2|q[2]                    ; register_8bit:PC3|q[2]                    ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.926      ;
; 0.662 ; register_8bit:PC2|q[3]                    ; register_8bit:PC3|q[3]                    ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.928      ;
; 0.663 ; register_8bit:PC2|q[4]                    ; register_8bit:PC3|q[4]                    ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.929      ;
; 0.668 ; register_8bit:PC|q[7]                     ; register_8bit:PC1|q[7]                    ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.011      ; 0.945      ;
; 0.679 ; RF:RF_block|k3[3]                         ; register_8bit:R2|q[3]                     ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 0.946      ;
; 0.723 ; RF:RF_block|k2[1]                         ; register_8bit:R1|q[1]                     ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.989      ;
; 0.795 ; Counter:PerformanceCounter|counterOut[1]  ; Counter:PerformanceCounter|counterOut[1]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.061      ;
; 0.802 ; Counter:PerformanceCounter|counterOut[14] ; Counter:PerformanceCounter|counterOut[14] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.068      ;
; 0.805 ; Counter:PerformanceCounter|counterOut[2]  ; Counter:PerformanceCounter|counterOut[2]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.071      ;
; 0.806 ; Counter:PerformanceCounter|counterOut[3]  ; Counter:PerformanceCounter|counterOut[3]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; Counter:PerformanceCounter|counterOut[5]  ; Counter:PerformanceCounter|counterOut[5]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; Counter:PerformanceCounter|counterOut[8]  ; Counter:PerformanceCounter|counterOut[8]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; Counter:PerformanceCounter|counterOut[10] ; Counter:PerformanceCounter|counterOut[10] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; Counter:PerformanceCounter|counterOut[12] ; Counter:PerformanceCounter|counterOut[12] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.818 ; register_8bit_special:IR_2_reg|q[7]       ; register_8bit:ZE5_reg|q[4]                ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 1.085      ;
; 0.826 ; register_8bit:PC2|q[6]                    ; register_8bit:PC3|q[6]                    ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.092      ;
; 0.838 ; Counter:PerformanceCounter|counterOut[9]  ; Counter:PerformanceCounter|counterOut[9]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; Counter:PerformanceCounter|counterOut[11] ; Counter:PerformanceCounter|counterOut[11] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; Counter:PerformanceCounter|counterOut[13] ; Counter:PerformanceCounter|counterOut[13] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.104      ;
; 0.839 ; Counter:PerformanceCounter|counterOut[6]  ; Counter:PerformanceCounter|counterOut[6]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.105      ;
; 0.842 ; Counter:PerformanceCounter|counterOut[4]  ; Counter:PerformanceCounter|counterOut[4]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.108      ;
; 0.843 ; Counter:PerformanceCounter|counterOut[7]  ; Counter:PerformanceCounter|counterOut[7]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.109      ;
; 0.847 ; register_8bit_special:IR_3_reg|q[7]       ; register_8bit_special:IR_4_reg|q[7]       ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.113      ;
; 0.870 ; register_8bit_special:IR_3_reg|q[1]       ; register_8bit_special:IR_4_reg|q[1]       ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.136      ;
; 0.890 ; FSM:Control_Hazard|state.c4_br            ; register_8bit_special:IR_1_reg|q[4]       ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.156      ;
; 0.897 ; register_8bit_special:IR_3_reg|q[0]       ; register_8bit_special:IR_4_reg|q[0]       ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.001     ; 1.162      ;
; 0.903 ; FSM:Control_Hazard|state.c1               ; FSM:Control_Hazard|state.c2_br            ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.169      ;
; 0.913 ; FSM:Control_Hazard|state.c4_br            ; FSM:Control_Hazard|state.c1               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.179      ;
; 0.918 ; FSM:Control_Hazard|state.c1               ; register_8bit_special:IR_1_reg|q[3]       ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.184      ;
; 0.920 ; FSM:Control_Hazard|state.c1               ; register_8bit_special:IR_1_reg|q[1]       ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.186      ;
; 0.922 ; FSM:Control_Hazard|state.c1               ; Counter:PerformanceCounter|counterOut[0]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.188      ;
; 0.924 ; FSM:Control_Hazard|state.c1               ; register_8bit_special:IR_1_reg|q[2]       ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.190      ;
; 0.927 ; FSM:Control_Hazard|state.c1               ; register_8bit_special:IR_1_reg|q[0]       ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.193      ;
; 0.928 ; FSM:Control_Hazard|state.c1               ; register_8bit_special:IR_1_reg|q[7]       ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.194      ;
; 0.929 ; FSM:Control_Hazard|state.c1               ; register_8bit_special:IR_1_reg|q[5]       ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.195      ;
; 0.933 ; FSM:Control_Hazard|state.c1               ; register_8bit_special:IR_1_reg|q[6]       ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.199      ;
; 0.945 ; FSM:Control_Hazard|state.reset_s          ; register_8bit_special:IR_1_reg|q[6]       ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.004     ; 1.207      ;
; 0.947 ; RF:RF_block|k2[3]                         ; register_8bit:R1|q[3]                     ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.213      ;
; 0.947 ; FSM:Control_Hazard|state.reset_s          ; register_8bit_special:IR_1_reg|q[4]       ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.004     ; 1.209      ;
; 0.948 ; RF:RF_block|k3[2]                         ; register_8bit:R2|q[2]                     ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 1.215      ;
; 0.955 ; FSM:Control_Hazard|state.reset_s          ; register_8bit_special:IR_1_reg|q[7]       ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.004     ; 1.217      ;
; 0.960 ; FSM:Control_Hazard|state.reset_s          ; register_8bit_special:IR_1_reg|q[3]       ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.004     ; 1.222      ;
; 0.962 ; FSM:Control_Hazard|state.reset_s          ; register_8bit_special:IR_1_reg|q[2]       ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.004     ; 1.224      ;
; 0.963 ; FSM:Control_Hazard|state.reset_s          ; register_8bit_special:IR_1_reg|q[1]       ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.004     ; 1.225      ;
; 0.973 ; register_8bit_special:IR_3_reg|q[2]       ; register_8bit_special:IR_4_reg|q[2]       ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.001     ; 1.238      ;
; 0.982 ; register_8bit:PC|q[6]                     ; register_8bit:PC1|q[6]                    ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.011      ; 1.259      ;
; 0.983 ; RF:RF_block|k3[6]                         ; register_8bit:R1|q[6]                     ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.011      ; 1.260      ;
; 0.984 ; register_8bit:PC|q[2]                     ; register_8bit:PC1|q[2]                    ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.011      ; 1.261      ;
; 0.999 ; RF:RF_block|k1[0]                         ; register_8bit:R2|q[0]                     ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 1.266      ;
; 1.011 ; register_8bit:PC1|q[7]                    ; register_8bit:PC2|q[7]                    ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.004      ; 1.281      ;
; 1.013 ; register_8bit:PC|q[3]                     ; register_8bit:PC1|q[3]                    ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.011      ; 1.290      ;
; 1.035 ; RF:RF_block|k1[2]                         ; register_8bit:R2|q[2]                     ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 1.302      ;
; 1.073 ; RF:RF_block|k2[5]                         ; register_8bit:R2|q[5]                     ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.339      ;
; 1.077 ; RF:RF_block|k2[1]                         ; register_8bit:R2|q[1]                     ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.343      ;
; 1.082 ; RF:RF_block|k2[3]                         ; register_8bit:R2|q[3]                     ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.348      ;
; 1.094 ; RF:RF_block|k1[2]                         ; register_8bit:R1|q[2]                     ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 1.361      ;
; 1.094 ; RF:RF_block|k1[6]                         ; register_8bit:R2|q[6]                     ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 1.361      ;
; 1.095 ; register_8bit:PC1|q[0]                    ; register_8bit:PC2|q[0]                    ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.361      ;
; 1.126 ; FSM:Control_Hazard|state.reset_s          ; register_8bit_special:IR_1_reg|q[5]       ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.004     ; 1.388      ;
; 1.130 ; FSM:Control_Hazard|state.reset_s          ; register_8bit_special:IR_1_reg|q[0]       ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.004     ; 1.392      ;
; 1.134 ; register_8bit:PC1|q[3]                    ; register_8bit:PC2|q[3]                    ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.004      ; 1.404      ;
; 1.137 ; register_8bit_special:IR_2_reg|q[1]       ; register_8bit:R1|q[6]                     ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.403      ;
; 1.151 ; register_8bit:PC1|q[1]                    ; register_8bit:PC2|q[1]                    ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.004      ; 1.421      ;
; 1.178 ; Counter:PerformanceCounter|counterOut[1]  ; Counter:PerformanceCounter|counterOut[2]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.444      ;
; 1.185 ; Counter:PerformanceCounter|counterOut[14] ; Counter:PerformanceCounter|counterOut[15] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.451      ;
; 1.188 ; Counter:PerformanceCounter|counterOut[2]  ; Counter:PerformanceCounter|counterOut[3]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.454      ;
; 1.189 ; Counter:PerformanceCounter|counterOut[10] ; Counter:PerformanceCounter|counterOut[11] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; Counter:PerformanceCounter|counterOut[12] ; Counter:PerformanceCounter|counterOut[13] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; Counter:PerformanceCounter|counterOut[5]  ; Counter:PerformanceCounter|counterOut[6]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; Counter:PerformanceCounter|counterOut[3]  ; Counter:PerformanceCounter|counterOut[4]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.455      ;
; 1.194 ; register_8bit_special:IR_1_reg|q[0]       ; register_8bit_special:IR_2_reg|q[0]       ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.014      ; 1.474      ;
; 1.197 ; RF:RF_block|k3[5]                         ; register_8bit:R1|q[5]                     ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.463      ;
; 1.202 ; RF:RF_block|k3[5]                         ; register_8bit:R2|q[5]                     ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 1.469      ;
; 1.209 ; register_8bit_special:IR_1_reg|q[6]       ; register_8bit_special:IR_2_reg|q[6]       ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.014      ; 1.489      ;
; 1.214 ; RF:RF_block|k0[2]                         ; register_8bit:R1|q[2]                     ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 1.481      ;
; 1.215 ; RF:RF_block|k3[7]                         ; register_8bit:R1|q[7]                     ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 1.482      ;
; 1.216 ; register_8bit:PC|q[0]                     ; register_8bit:PC1|q[0]                    ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.011      ; 1.493      ;
; 1.218 ; RF:RF_block|k3[7]                         ; register_8bit:R2|q[7]                     ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 1.485      ;
; 1.219 ; RF:RF_block|k0[0]                         ; register_8bit:R2|q[0]                     ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 1.486      ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'KEY[1]'                                                                                                                                                                     ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                                     ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a1~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a1~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a2~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a2~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a3~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a3~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a4~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a4~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a5~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a5~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a6~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a6~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a7~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a7~portb_memory_reg0  ;
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; KEY[1] ; Rise       ; KEY[1]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; Counter:PerformanceCounter|counterOut[0]                                                                                   ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX0[*]   ; KEY[1]     ; 11.239 ; 11.239 ; Rise       ; KEY[1]          ;
;  HEX0[0]  ; KEY[1]     ; 11.234 ; 11.234 ; Rise       ; KEY[1]          ;
;  HEX0[1]  ; KEY[1]     ; 11.239 ; 11.239 ; Rise       ; KEY[1]          ;
;  HEX0[2]  ; KEY[1]     ; 11.230 ; 11.230 ; Rise       ; KEY[1]          ;
;  HEX0[3]  ; KEY[1]     ; 11.007 ; 11.007 ; Rise       ; KEY[1]          ;
;  HEX0[4]  ; KEY[1]     ; 10.969 ; 10.969 ; Rise       ; KEY[1]          ;
;  HEX0[5]  ; KEY[1]     ; 10.971 ; 10.971 ; Rise       ; KEY[1]          ;
;  HEX0[6]  ; KEY[1]     ; 10.988 ; 10.988 ; Rise       ; KEY[1]          ;
; HEX1[*]   ; KEY[1]     ; 9.501  ; 9.501  ; Rise       ; KEY[1]          ;
;  HEX1[0]  ; KEY[1]     ; 9.501  ; 9.501  ; Rise       ; KEY[1]          ;
;  HEX1[1]  ; KEY[1]     ; 9.449  ; 9.449  ; Rise       ; KEY[1]          ;
;  HEX1[2]  ; KEY[1]     ; 9.308  ; 9.308  ; Rise       ; KEY[1]          ;
;  HEX1[3]  ; KEY[1]     ; 9.129  ; 9.129  ; Rise       ; KEY[1]          ;
;  HEX1[4]  ; KEY[1]     ; 9.369  ; 9.369  ; Rise       ; KEY[1]          ;
;  HEX1[5]  ; KEY[1]     ; 9.279  ; 9.279  ; Rise       ; KEY[1]          ;
;  HEX1[6]  ; KEY[1]     ; 9.306  ; 9.306  ; Rise       ; KEY[1]          ;
; HEX2[*]   ; KEY[1]     ; 9.828  ; 9.828  ; Rise       ; KEY[1]          ;
;  HEX2[0]  ; KEY[1]     ; 9.225  ; 9.225  ; Rise       ; KEY[1]          ;
;  HEX2[1]  ; KEY[1]     ; 9.579  ; 9.579  ; Rise       ; KEY[1]          ;
;  HEX2[2]  ; KEY[1]     ; 9.734  ; 9.734  ; Rise       ; KEY[1]          ;
;  HEX2[3]  ; KEY[1]     ; 9.828  ; 9.828  ; Rise       ; KEY[1]          ;
;  HEX2[4]  ; KEY[1]     ; 9.500  ; 9.500  ; Rise       ; KEY[1]          ;
;  HEX2[5]  ; KEY[1]     ; 9.528  ; 9.528  ; Rise       ; KEY[1]          ;
;  HEX2[6]  ; KEY[1]     ; 9.531  ; 9.531  ; Rise       ; KEY[1]          ;
; HEX3[*]   ; KEY[1]     ; 9.542  ; 9.542  ; Rise       ; KEY[1]          ;
;  HEX3[0]  ; KEY[1]     ; 9.332  ; 9.332  ; Rise       ; KEY[1]          ;
;  HEX3[1]  ; KEY[1]     ; 9.303  ; 9.303  ; Rise       ; KEY[1]          ;
;  HEX3[2]  ; KEY[1]     ; 9.354  ; 9.354  ; Rise       ; KEY[1]          ;
;  HEX3[3]  ; KEY[1]     ; 9.389  ; 9.389  ; Rise       ; KEY[1]          ;
;  HEX3[4]  ; KEY[1]     ; 9.380  ; 9.380  ; Rise       ; KEY[1]          ;
;  HEX3[5]  ; KEY[1]     ; 9.523  ; 9.523  ; Rise       ; KEY[1]          ;
;  HEX3[6]  ; KEY[1]     ; 9.542  ; 9.542  ; Rise       ; KEY[1]          ;
; HEX4[*]   ; KEY[1]     ; 11.432 ; 11.432 ; Rise       ; KEY[1]          ;
;  HEX4[0]  ; KEY[1]     ; 8.982  ; 8.982  ; Rise       ; KEY[1]          ;
;  HEX4[1]  ; KEY[1]     ; 10.622 ; 10.622 ; Rise       ; KEY[1]          ;
;  HEX4[2]  ; KEY[1]     ; 10.252 ; 10.252 ; Rise       ; KEY[1]          ;
;  HEX4[3]  ; KEY[1]     ; 9.328  ; 9.328  ; Rise       ; KEY[1]          ;
;  HEX4[4]  ; KEY[1]     ; 8.416  ; 8.416  ; Rise       ; KEY[1]          ;
;  HEX4[5]  ; KEY[1]     ; 11.432 ; 11.432 ; Rise       ; KEY[1]          ;
;  HEX4[6]  ; KEY[1]     ; 8.912  ; 8.912  ; Rise       ; KEY[1]          ;
; HEX5[*]   ; KEY[1]     ; 11.709 ; 11.709 ; Rise       ; KEY[1]          ;
;  HEX5[0]  ; KEY[1]     ; 11.381 ; 11.381 ; Rise       ; KEY[1]          ;
;  HEX5[1]  ; KEY[1]     ; 11.396 ; 11.396 ; Rise       ; KEY[1]          ;
;  HEX5[2]  ; KEY[1]     ; 11.380 ; 11.380 ; Rise       ; KEY[1]          ;
;  HEX5[3]  ; KEY[1]     ; 11.709 ; 11.709 ; Rise       ; KEY[1]          ;
;  HEX5[4]  ; KEY[1]     ; 11.365 ; 11.365 ; Rise       ; KEY[1]          ;
;  HEX5[5]  ; KEY[1]     ; 10.164 ; 10.164 ; Rise       ; KEY[1]          ;
;  HEX5[6]  ; KEY[1]     ; 10.167 ; 10.167 ; Rise       ; KEY[1]          ;
; HEX6[*]   ; KEY[1]     ; 11.086 ; 11.086 ; Rise       ; KEY[1]          ;
;  HEX6[0]  ; KEY[1]     ; 9.623  ; 9.623  ; Rise       ; KEY[1]          ;
;  HEX6[1]  ; KEY[1]     ; 10.979 ; 10.979 ; Rise       ; KEY[1]          ;
;  HEX6[2]  ; KEY[1]     ; 10.394 ; 10.394 ; Rise       ; KEY[1]          ;
;  HEX6[3]  ; KEY[1]     ; 10.671 ; 10.671 ; Rise       ; KEY[1]          ;
;  HEX6[4]  ; KEY[1]     ; 9.169  ; 9.169  ; Rise       ; KEY[1]          ;
;  HEX6[5]  ; KEY[1]     ; 11.086 ; 11.086 ; Rise       ; KEY[1]          ;
;  HEX6[6]  ; KEY[1]     ; 9.407  ; 9.407  ; Rise       ; KEY[1]          ;
; HEX7[*]   ; KEY[1]     ; 11.086 ; 11.086 ; Rise       ; KEY[1]          ;
;  HEX7[0]  ; KEY[1]     ; 9.432  ; 9.432  ; Rise       ; KEY[1]          ;
;  HEX7[1]  ; KEY[1]     ; 11.086 ; 11.086 ; Rise       ; KEY[1]          ;
;  HEX7[2]  ; KEY[1]     ; 9.097  ; 9.097  ; Rise       ; KEY[1]          ;
;  HEX7[3]  ; KEY[1]     ; 10.823 ; 10.823 ; Rise       ; KEY[1]          ;
;  HEX7[4]  ; KEY[1]     ; 9.204  ; 9.204  ; Rise       ; KEY[1]          ;
;  HEX7[5]  ; KEY[1]     ; 9.330  ; 9.330  ; Rise       ; KEY[1]          ;
;  HEX7[6]  ; KEY[1]     ; 9.302  ; 9.302  ; Rise       ; KEY[1]          ;
; LEDG[*]   ; KEY[1]     ; 8.910  ; 8.910  ; Rise       ; KEY[1]          ;
;  LEDG[0]  ; KEY[1]     ; 7.975  ; 7.975  ; Rise       ; KEY[1]          ;
;  LEDG[1]  ; KEY[1]     ; 7.956  ; 7.956  ; Rise       ; KEY[1]          ;
;  LEDG[7]  ; KEY[1]     ; 8.910  ; 8.910  ; Rise       ; KEY[1]          ;
; LEDR[*]   ; KEY[1]     ; 9.885  ; 9.885  ; Rise       ; KEY[1]          ;
;  LEDR[0]  ; KEY[1]     ; 9.593  ; 9.593  ; Rise       ; KEY[1]          ;
;  LEDR[1]  ; KEY[1]     ; 9.531  ; 9.531  ; Rise       ; KEY[1]          ;
;  LEDR[3]  ; KEY[1]     ; 9.882  ; 9.882  ; Rise       ; KEY[1]          ;
;  LEDR[4]  ; KEY[1]     ; 9.885  ; 9.885  ; Rise       ; KEY[1]          ;
;  LEDR[5]  ; KEY[1]     ; 9.388  ; 9.388  ; Rise       ; KEY[1]          ;
;  LEDR[6]  ; KEY[1]     ; 8.962  ; 8.962  ; Rise       ; KEY[1]          ;
;  LEDR[7]  ; KEY[1]     ; 9.478  ; 9.478  ; Rise       ; KEY[1]          ;
;  LEDR[8]  ; KEY[1]     ; 9.047  ; 9.047  ; Rise       ; KEY[1]          ;
;  LEDR[9]  ; KEY[1]     ; 8.633  ; 8.633  ; Rise       ; KEY[1]          ;
;  LEDR[12] ; KEY[1]     ; 8.948  ; 8.948  ; Rise       ; KEY[1]          ;
;  LEDR[13] ; KEY[1]     ; 8.197  ; 8.197  ; Rise       ; KEY[1]          ;
;  LEDR[14] ; KEY[1]     ; 9.775  ; 9.775  ; Rise       ; KEY[1]          ;
;  LEDR[15] ; KEY[1]     ; 9.690  ; 9.690  ; Rise       ; KEY[1]          ;
;  LEDR[17] ; KEY[1]     ; 9.289  ; 9.289  ; Rise       ; KEY[1]          ;
; LEDR[*]   ; KEY[1]     ; 13.023 ; 13.023 ; Fall       ; KEY[1]          ;
;  LEDR[17] ; KEY[1]     ; 13.023 ; 13.023 ; Fall       ; KEY[1]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX0[*]   ; KEY[1]     ; 9.357  ; 9.357  ; Rise       ; KEY[1]          ;
;  HEX0[0]  ; KEY[1]     ; 9.628  ; 9.628  ; Rise       ; KEY[1]          ;
;  HEX0[1]  ; KEY[1]     ; 9.605  ; 9.605  ; Rise       ; KEY[1]          ;
;  HEX0[2]  ; KEY[1]     ; 9.598  ; 9.598  ; Rise       ; KEY[1]          ;
;  HEX0[3]  ; KEY[1]     ; 9.377  ; 9.377  ; Rise       ; KEY[1]          ;
;  HEX0[4]  ; KEY[1]     ; 9.372  ; 9.372  ; Rise       ; KEY[1]          ;
;  HEX0[5]  ; KEY[1]     ; 9.363  ; 9.363  ; Rise       ; KEY[1]          ;
;  HEX0[6]  ; KEY[1]     ; 9.357  ; 9.357  ; Rise       ; KEY[1]          ;
; HEX1[*]   ; KEY[1]     ; 8.062  ; 8.062  ; Rise       ; KEY[1]          ;
;  HEX1[0]  ; KEY[1]     ; 8.426  ; 8.426  ; Rise       ; KEY[1]          ;
;  HEX1[1]  ; KEY[1]     ; 8.382  ; 8.382  ; Rise       ; KEY[1]          ;
;  HEX1[2]  ; KEY[1]     ; 8.240  ; 8.240  ; Rise       ; KEY[1]          ;
;  HEX1[3]  ; KEY[1]     ; 8.062  ; 8.062  ; Rise       ; KEY[1]          ;
;  HEX1[4]  ; KEY[1]     ; 8.299  ; 8.299  ; Rise       ; KEY[1]          ;
;  HEX1[5]  ; KEY[1]     ; 8.207  ; 8.207  ; Rise       ; KEY[1]          ;
;  HEX1[6]  ; KEY[1]     ; 8.234  ; 8.234  ; Rise       ; KEY[1]          ;
; HEX2[*]   ; KEY[1]     ; 8.372  ; 8.372  ; Rise       ; KEY[1]          ;
;  HEX2[0]  ; KEY[1]     ; 8.372  ; 8.372  ; Rise       ; KEY[1]          ;
;  HEX2[1]  ; KEY[1]     ; 8.726  ; 8.726  ; Rise       ; KEY[1]          ;
;  HEX2[2]  ; KEY[1]     ; 8.772  ; 8.772  ; Rise       ; KEY[1]          ;
;  HEX2[3]  ; KEY[1]     ; 8.865  ; 8.865  ; Rise       ; KEY[1]          ;
;  HEX2[4]  ; KEY[1]     ; 8.571  ; 8.571  ; Rise       ; KEY[1]          ;
;  HEX2[5]  ; KEY[1]     ; 8.573  ; 8.573  ; Rise       ; KEY[1]          ;
;  HEX2[6]  ; KEY[1]     ; 8.566  ; 8.566  ; Rise       ; KEY[1]          ;
; HEX3[*]   ; KEY[1]     ; 8.059  ; 8.059  ; Rise       ; KEY[1]          ;
;  HEX3[0]  ; KEY[1]     ; 8.090  ; 8.090  ; Rise       ; KEY[1]          ;
;  HEX3[1]  ; KEY[1]     ; 8.059  ; 8.059  ; Rise       ; KEY[1]          ;
;  HEX3[2]  ; KEY[1]     ; 8.132  ; 8.132  ; Rise       ; KEY[1]          ;
;  HEX3[3]  ; KEY[1]     ; 8.154  ; 8.154  ; Rise       ; KEY[1]          ;
;  HEX3[4]  ; KEY[1]     ; 8.129  ; 8.129  ; Rise       ; KEY[1]          ;
;  HEX3[5]  ; KEY[1]     ; 8.187  ; 8.187  ; Rise       ; KEY[1]          ;
;  HEX3[6]  ; KEY[1]     ; 8.202  ; 8.202  ; Rise       ; KEY[1]          ;
; HEX4[*]   ; KEY[1]     ; 7.916  ; 7.916  ; Rise       ; KEY[1]          ;
;  HEX4[0]  ; KEY[1]     ; 8.674  ; 8.674  ; Rise       ; KEY[1]          ;
;  HEX4[1]  ; KEY[1]     ; 10.320 ; 10.320 ; Rise       ; KEY[1]          ;
;  HEX4[2]  ; KEY[1]     ; 9.981  ; 9.981  ; Rise       ; KEY[1]          ;
;  HEX4[3]  ; KEY[1]     ; 9.032  ; 9.032  ; Rise       ; KEY[1]          ;
;  HEX4[4]  ; KEY[1]     ; 7.916  ; 7.916  ; Rise       ; KEY[1]          ;
;  HEX4[5]  ; KEY[1]     ; 10.810 ; 10.810 ; Rise       ; KEY[1]          ;
;  HEX4[6]  ; KEY[1]     ; 8.432  ; 8.432  ; Rise       ; KEY[1]          ;
; HEX5[*]   ; KEY[1]     ; 8.767  ; 8.767  ; Rise       ; KEY[1]          ;
;  HEX5[0]  ; KEY[1]     ; 8.800  ; 8.800  ; Rise       ; KEY[1]          ;
;  HEX5[1]  ; KEY[1]     ; 8.784  ; 8.784  ; Rise       ; KEY[1]          ;
;  HEX5[2]  ; KEY[1]     ; 8.767  ; 8.767  ; Rise       ; KEY[1]          ;
;  HEX5[3]  ; KEY[1]     ; 9.102  ; 9.102  ; Rise       ; KEY[1]          ;
;  HEX5[4]  ; KEY[1]     ; 8.788  ; 8.788  ; Rise       ; KEY[1]          ;
;  HEX5[5]  ; KEY[1]     ; 9.512  ; 9.512  ; Rise       ; KEY[1]          ;
;  HEX5[6]  ; KEY[1]     ; 9.513  ; 9.513  ; Rise       ; KEY[1]          ;
; HEX6[*]   ; KEY[1]     ; 8.472  ; 8.472  ; Rise       ; KEY[1]          ;
;  HEX6[0]  ; KEY[1]     ; 8.926  ; 8.926  ; Rise       ; KEY[1]          ;
;  HEX6[1]  ; KEY[1]     ; 10.276 ; 10.276 ; Rise       ; KEY[1]          ;
;  HEX6[2]  ; KEY[1]     ; 9.693  ; 9.693  ; Rise       ; KEY[1]          ;
;  HEX6[3]  ; KEY[1]     ; 9.974  ; 9.974  ; Rise       ; KEY[1]          ;
;  HEX6[4]  ; KEY[1]     ; 8.472  ; 8.472  ; Rise       ; KEY[1]          ;
;  HEX6[5]  ; KEY[1]     ; 10.375 ; 10.375 ; Rise       ; KEY[1]          ;
;  HEX6[6]  ; KEY[1]     ; 8.710  ; 8.710  ; Rise       ; KEY[1]          ;
; HEX7[*]   ; KEY[1]     ; 8.836  ; 8.836  ; Rise       ; KEY[1]          ;
;  HEX7[0]  ; KEY[1]     ; 9.173  ; 9.173  ; Rise       ; KEY[1]          ;
;  HEX7[1]  ; KEY[1]     ; 10.828 ; 10.828 ; Rise       ; KEY[1]          ;
;  HEX7[2]  ; KEY[1]     ; 8.836  ; 8.836  ; Rise       ; KEY[1]          ;
;  HEX7[3]  ; KEY[1]     ; 10.562 ; 10.562 ; Rise       ; KEY[1]          ;
;  HEX7[4]  ; KEY[1]     ; 8.930  ; 8.930  ; Rise       ; KEY[1]          ;
;  HEX7[5]  ; KEY[1]     ; 9.062  ; 9.062  ; Rise       ; KEY[1]          ;
;  HEX7[6]  ; KEY[1]     ; 9.043  ; 9.043  ; Rise       ; KEY[1]          ;
; LEDG[*]   ; KEY[1]     ; 7.956  ; 7.956  ; Rise       ; KEY[1]          ;
;  LEDG[0]  ; KEY[1]     ; 7.975  ; 7.975  ; Rise       ; KEY[1]          ;
;  LEDG[1]  ; KEY[1]     ; 7.956  ; 7.956  ; Rise       ; KEY[1]          ;
;  LEDG[7]  ; KEY[1]     ; 8.563  ; 8.563  ; Rise       ; KEY[1]          ;
; LEDR[*]   ; KEY[1]     ; 8.197  ; 8.197  ; Rise       ; KEY[1]          ;
;  LEDR[0]  ; KEY[1]     ; 8.767  ; 8.767  ; Rise       ; KEY[1]          ;
;  LEDR[1]  ; KEY[1]     ; 8.692  ; 8.692  ; Rise       ; KEY[1]          ;
;  LEDR[3]  ; KEY[1]     ; 8.902  ; 8.902  ; Rise       ; KEY[1]          ;
;  LEDR[4]  ; KEY[1]     ; 8.914  ; 8.914  ; Rise       ; KEY[1]          ;
;  LEDR[5]  ; KEY[1]     ; 9.209  ; 9.209  ; Rise       ; KEY[1]          ;
;  LEDR[6]  ; KEY[1]     ; 8.787  ; 8.787  ; Rise       ; KEY[1]          ;
;  LEDR[7]  ; KEY[1]     ; 8.555  ; 8.555  ; Rise       ; KEY[1]          ;
;  LEDR[8]  ; KEY[1]     ; 8.868  ; 8.868  ; Rise       ; KEY[1]          ;
;  LEDR[9]  ; KEY[1]     ; 8.481  ; 8.481  ; Rise       ; KEY[1]          ;
;  LEDR[12] ; KEY[1]     ; 8.542  ; 8.542  ; Rise       ; KEY[1]          ;
;  LEDR[13] ; KEY[1]     ; 8.197  ; 8.197  ; Rise       ; KEY[1]          ;
;  LEDR[14] ; KEY[1]     ; 9.432  ; 9.432  ; Rise       ; KEY[1]          ;
;  LEDR[15] ; KEY[1]     ; 9.061  ; 9.061  ; Rise       ; KEY[1]          ;
;  LEDR[17] ; KEY[1]     ; 8.755  ; 8.755  ; Rise       ; KEY[1]          ;
; LEDR[*]   ; KEY[1]     ; 12.683 ; 12.683 ; Fall       ; KEY[1]          ;
;  LEDR[17] ; KEY[1]     ; 12.683 ; 12.683 ; Fall       ; KEY[1]          ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[2]      ; HEX0[0]     ; 9.269 ; 9.269 ; 9.269 ; 9.269 ;
; SW[2]      ; HEX0[1]     ; 9.277 ; 9.277 ; 9.277 ; 9.277 ;
; SW[2]      ; HEX0[2]     ; 9.270 ; 9.270 ; 9.270 ; 9.270 ;
; SW[2]      ; HEX0[3]     ; 9.051 ; 9.051 ; 9.051 ; 9.051 ;
; SW[2]      ; HEX0[4]     ; 9.010 ; 9.010 ; 9.010 ; 9.010 ;
; SW[2]      ; HEX0[5]     ; 9.033 ; 9.033 ; 9.033 ; 9.033 ;
; SW[2]      ; HEX0[6]     ; 9.029 ; 9.029 ; 9.029 ; 9.029 ;
; SW[2]      ; HEX1[0]     ; 8.363 ; 8.363 ; 8.363 ; 8.363 ;
; SW[2]      ; HEX1[1]     ; 8.311 ; 8.311 ; 8.311 ; 8.311 ;
; SW[2]      ; HEX1[2]     ; 8.170 ; 8.170 ; 8.170 ; 8.170 ;
; SW[2]      ; HEX1[3]     ; 7.991 ; 7.991 ; 7.991 ; 7.991 ;
; SW[2]      ; HEX1[4]     ; 8.231 ; 8.231 ; 8.231 ; 8.231 ;
; SW[2]      ; HEX1[5]     ; 8.141 ; 8.141 ; 8.141 ; 8.141 ;
; SW[2]      ; HEX1[6]     ; 8.168 ; 8.168 ; 8.168 ; 8.168 ;
; SW[2]      ; HEX2[0]     ; 8.149 ; 8.149 ; 8.149 ; 8.149 ;
; SW[2]      ; HEX2[1]     ; 8.527 ; 8.527 ; 8.527 ; 8.527 ;
; SW[2]      ; HEX2[2]     ; 8.798 ; 8.798 ; 8.798 ; 8.798 ;
; SW[2]      ; HEX2[3]     ; 8.888 ; 8.888 ; 8.888 ; 8.888 ;
; SW[2]      ; HEX2[4]     ; 8.568 ; 8.568 ; 8.568 ; 8.568 ;
; SW[2]      ; HEX2[5]     ; 8.598 ; 8.598 ; 8.598 ; 8.598 ;
; SW[2]      ; HEX2[6]     ; 8.591 ; 8.591 ; 8.591 ; 8.591 ;
; SW[2]      ; HEX3[0]     ; 8.282 ; 8.282 ; 8.282 ; 8.282 ;
; SW[2]      ; HEX3[1]     ; 8.258 ; 8.258 ; 8.258 ; 8.258 ;
; SW[2]      ; HEX3[2]     ; 8.330 ; 8.330 ; 8.330 ; 8.330 ;
; SW[2]      ; HEX3[3]     ; 8.343 ; 8.343 ; 8.343 ; 8.343 ;
; SW[2]      ; HEX3[4]     ; 8.330 ; 8.330 ; 8.330 ; 8.330 ;
; SW[2]      ; HEX3[5]     ; 8.473 ; 8.473 ; 8.473 ; 8.473 ;
; SW[2]      ; HEX3[6]     ; 8.492 ; 8.492 ; 8.492 ; 8.492 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[2]      ; HEX0[0]     ; 8.722 ; 8.722 ; 8.722 ; 8.722 ;
; SW[2]      ; HEX0[1]     ; 8.699 ; 8.699 ; 8.699 ; 8.699 ;
; SW[2]      ; HEX0[2]     ; 8.692 ; 8.692 ; 8.692 ; 8.692 ;
; SW[2]      ; HEX0[3]     ; 8.471 ; 8.471 ; 8.471 ; 8.471 ;
; SW[2]      ; HEX0[4]     ; 8.466 ; 8.466 ; 8.466 ; 8.466 ;
; SW[2]      ; HEX0[5]     ; 8.457 ; 8.457 ; 8.457 ; 8.457 ;
; SW[2]      ; HEX0[6]     ; 8.451 ; 8.451 ; 8.451 ; 8.451 ;
; SW[2]      ; HEX1[0]     ; 7.821 ; 7.821 ; 7.821 ; 7.821 ;
; SW[2]      ; HEX1[1]     ; 7.777 ; 7.777 ; 7.777 ; 7.777 ;
; SW[2]      ; HEX1[2]     ; 7.635 ; 7.635 ; 7.635 ; 7.635 ;
; SW[2]      ; HEX1[3]     ; 7.457 ; 7.457 ; 7.457 ; 7.457 ;
; SW[2]      ; HEX1[4]     ; 7.694 ; 7.694 ; 7.694 ; 7.694 ;
; SW[2]      ; HEX1[5]     ; 7.602 ; 7.602 ; 7.602 ; 7.602 ;
; SW[2]      ; HEX1[6]     ; 7.629 ; 7.629 ; 7.629 ; 7.629 ;
; SW[2]      ; HEX2[0]     ; 7.742 ; 7.742 ; 7.742 ; 7.742 ;
; SW[2]      ; HEX2[1]     ; 8.096 ; 8.096 ; 8.096 ; 8.096 ;
; SW[2]      ; HEX2[2]     ; 8.339 ; 8.339 ; 8.339 ; 8.339 ;
; SW[2]      ; HEX2[3]     ; 8.431 ; 8.431 ; 8.431 ; 8.431 ;
; SW[2]      ; HEX2[4]     ; 8.130 ; 8.130 ; 8.130 ; 8.130 ;
; SW[2]      ; HEX2[5]     ; 8.139 ; 8.139 ; 8.139 ; 8.139 ;
; SW[2]      ; HEX2[6]     ; 8.132 ; 8.132 ; 8.132 ; 8.132 ;
; SW[2]      ; HEX3[0]     ; 7.479 ; 7.479 ; 7.479 ; 7.479 ;
; SW[2]      ; HEX3[1]     ; 7.448 ; 7.448 ; 7.448 ; 7.448 ;
; SW[2]      ; HEX3[2]     ; 7.521 ; 7.521 ; 7.521 ; 7.521 ;
; SW[2]      ; HEX3[3]     ; 7.543 ; 7.543 ; 7.543 ; 7.543 ;
; SW[2]      ; HEX3[4]     ; 7.518 ; 7.518 ; 7.518 ; 7.518 ;
; SW[2]      ; HEX3[5]     ; 7.576 ; 7.576 ; 7.576 ; 7.576 ;
; SW[2]      ; HEX3[6]     ; 7.591 ; 7.591 ; 7.591 ; 7.591 ;
+------------+-------------+-------+-------+-------+-------+


+---------------------------------+
; Fast Model Setup Summary        ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; KEY[1] ; -3.149 ; -133.696      ;
+--------+--------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; KEY[1] ; 0.215 ; 0.000         ;
+--------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+--------+--------+----------------------+
; Clock  ; Slack  ; End Point TNS        ;
+--------+--------+----------------------+
; KEY[1] ; -2.000 ; -341.222             ;
+--------+--------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'KEY[1]'                                                                                                                                                                                                          ;
+--------+----------------------------------------------------------------------------------------------------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                  ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -3.149 ; register_8bit_special:IR_3_reg|q[1]                                                                                        ; Z                       ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.013     ; 4.168      ;
; -2.953 ; register_8bit_special:IR_3_reg|q[0]                                                                                        ; Z                       ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.013     ; 3.972      ;
; -2.902 ; register_8bit_special:IR_3_reg|q[2]                                                                                        ; Z                       ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.013     ; 3.921      ;
; -2.861 ; register_8bit_special:IR_3_reg|q[1]                                                                                        ; register_8bit:PC|q[5]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.013     ; 3.880      ;
; -2.817 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg0 ; register_8bit:PC|q[0]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.076     ; 3.273      ;
; -2.817 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg0 ; register_8bit:PC|q[1]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.076     ; 3.273      ;
; -2.817 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg0 ; register_8bit:PC|q[2]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.076     ; 3.273      ;
; -2.817 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg0 ; register_8bit:PC|q[3]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.076     ; 3.273      ;
; -2.817 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg0 ; register_8bit:PC|q[4]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.076     ; 3.273      ;
; -2.817 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg0 ; register_8bit:PC|q[5]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.076     ; 3.273      ;
; -2.817 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg0 ; register_8bit:PC|q[6]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.076     ; 3.273      ;
; -2.817 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg0 ; register_8bit:PC|q[7]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.076     ; 3.273      ;
; -2.817 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg1 ; register_8bit:PC|q[0]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.076     ; 3.273      ;
; -2.817 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg2 ; register_8bit:PC|q[0]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.076     ; 3.273      ;
; -2.817 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg3 ; register_8bit:PC|q[0]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.076     ; 3.273      ;
; -2.817 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg4 ; register_8bit:PC|q[0]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.076     ; 3.273      ;
; -2.817 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg5 ; register_8bit:PC|q[0]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.076     ; 3.273      ;
; -2.817 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg6 ; register_8bit:PC|q[0]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.076     ; 3.273      ;
; -2.817 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg7 ; register_8bit:PC|q[0]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.076     ; 3.273      ;
; -2.817 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg1 ; register_8bit:PC|q[1]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.076     ; 3.273      ;
; -2.817 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg2 ; register_8bit:PC|q[1]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.076     ; 3.273      ;
; -2.817 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg3 ; register_8bit:PC|q[1]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.076     ; 3.273      ;
; -2.817 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg4 ; register_8bit:PC|q[1]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.076     ; 3.273      ;
; -2.817 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg5 ; register_8bit:PC|q[1]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.076     ; 3.273      ;
; -2.817 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg6 ; register_8bit:PC|q[1]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.076     ; 3.273      ;
; -2.817 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg7 ; register_8bit:PC|q[1]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.076     ; 3.273      ;
; -2.817 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg1 ; register_8bit:PC|q[2]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.076     ; 3.273      ;
; -2.817 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg2 ; register_8bit:PC|q[2]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.076     ; 3.273      ;
; -2.817 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg3 ; register_8bit:PC|q[2]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.076     ; 3.273      ;
; -2.817 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg4 ; register_8bit:PC|q[2]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.076     ; 3.273      ;
; -2.817 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg5 ; register_8bit:PC|q[2]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.076     ; 3.273      ;
; -2.817 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg6 ; register_8bit:PC|q[2]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.076     ; 3.273      ;
; -2.817 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg7 ; register_8bit:PC|q[2]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.076     ; 3.273      ;
; -2.817 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg1 ; register_8bit:PC|q[3]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.076     ; 3.273      ;
; -2.817 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg2 ; register_8bit:PC|q[3]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.076     ; 3.273      ;
; -2.817 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg3 ; register_8bit:PC|q[3]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.076     ; 3.273      ;
; -2.817 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg4 ; register_8bit:PC|q[3]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.076     ; 3.273      ;
; -2.817 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg5 ; register_8bit:PC|q[3]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.076     ; 3.273      ;
; -2.817 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg6 ; register_8bit:PC|q[3]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.076     ; 3.273      ;
; -2.817 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg7 ; register_8bit:PC|q[3]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.076     ; 3.273      ;
; -2.817 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg1 ; register_8bit:PC|q[4]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.076     ; 3.273      ;
; -2.817 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg2 ; register_8bit:PC|q[4]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.076     ; 3.273      ;
; -2.817 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg3 ; register_8bit:PC|q[4]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.076     ; 3.273      ;
; -2.817 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg4 ; register_8bit:PC|q[4]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.076     ; 3.273      ;
; -2.817 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg5 ; register_8bit:PC|q[4]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.076     ; 3.273      ;
; -2.817 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg6 ; register_8bit:PC|q[4]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.076     ; 3.273      ;
; -2.817 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg7 ; register_8bit:PC|q[4]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.076     ; 3.273      ;
; -2.817 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg1 ; register_8bit:PC|q[5]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.076     ; 3.273      ;
; -2.817 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg2 ; register_8bit:PC|q[5]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.076     ; 3.273      ;
; -2.817 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg3 ; register_8bit:PC|q[5]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.076     ; 3.273      ;
; -2.817 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg4 ; register_8bit:PC|q[5]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.076     ; 3.273      ;
; -2.817 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg5 ; register_8bit:PC|q[5]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.076     ; 3.273      ;
; -2.817 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg6 ; register_8bit:PC|q[5]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.076     ; 3.273      ;
; -2.817 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg7 ; register_8bit:PC|q[5]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.076     ; 3.273      ;
; -2.817 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg1 ; register_8bit:PC|q[6]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.076     ; 3.273      ;
; -2.817 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg2 ; register_8bit:PC|q[6]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.076     ; 3.273      ;
; -2.817 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg3 ; register_8bit:PC|q[6]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.076     ; 3.273      ;
; -2.817 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg4 ; register_8bit:PC|q[6]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.076     ; 3.273      ;
; -2.817 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg5 ; register_8bit:PC|q[6]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.076     ; 3.273      ;
; -2.817 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg6 ; register_8bit:PC|q[6]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.076     ; 3.273      ;
; -2.817 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg7 ; register_8bit:PC|q[6]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.076     ; 3.273      ;
; -2.817 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg1 ; register_8bit:PC|q[7]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.076     ; 3.273      ;
; -2.817 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg2 ; register_8bit:PC|q[7]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.076     ; 3.273      ;
; -2.817 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg3 ; register_8bit:PC|q[7]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.076     ; 3.273      ;
; -2.817 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg4 ; register_8bit:PC|q[7]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.076     ; 3.273      ;
; -2.817 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg5 ; register_8bit:PC|q[7]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.076     ; 3.273      ;
; -2.817 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg6 ; register_8bit:PC|q[7]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.076     ; 3.273      ;
; -2.817 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg7 ; register_8bit:PC|q[7]   ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.076     ; 3.273      ;
; -2.777 ; register_8bit_special:IR_3_reg|q[3]                                                                                        ; Z                       ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.013     ; 3.796      ;
; -2.720 ; register_8bit:ZE5_reg|q[1]                                                                                                 ; Z                       ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.013     ; 3.739      ;
; -2.717 ; register_8bit_special:IR_3_reg|q[1]                                                                                        ; register_8bit:PC|q[0]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.013     ; 3.736      ;
; -2.703 ; register_8bit_special:IR_3_reg|q[1]                                                                                        ; register_8bit:WBin|q[7] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 3.735      ;
; -2.691 ; register_8bit_special:IR_3_reg|q[1]                                                                                        ; register_8bit:PC|q[2]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.013     ; 3.710      ;
; -2.690 ; register_8bit_special:IR_3_reg|q[1]                                                                                        ; register_8bit:PC|q[7]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.013     ; 3.709      ;
; -2.669 ; register_8bit:ZE5_reg|q[0]                                                                                                 ; Z                       ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.015     ; 3.686      ;
; -2.665 ; register_8bit_special:IR_3_reg|q[0]                                                                                        ; register_8bit:PC|q[5]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.013     ; 3.684      ;
; -2.653 ; register_8bit_special:IR_3_reg|q[1]                                                                                        ; register_8bit:PC|q[4]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.013     ; 3.672      ;
; -2.628 ; register_8bit_special:IR_3_reg|q[1]                                                                                        ; register_8bit:PC|q[3]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.013     ; 3.647      ;
; -2.614 ; register_8bit_special:IR_3_reg|q[2]                                                                                        ; register_8bit:PC|q[5]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.013     ; 3.633      ;
; -2.567 ; register_8bit_special:IR_3_reg|q[1]                                                                                        ; register_8bit:PC|q[1]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.013     ; 3.586      ;
; -2.521 ; register_8bit_special:IR_3_reg|q[0]                                                                                        ; register_8bit:PC|q[0]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.013     ; 3.540      ;
; -2.517 ; register_8bit:R2|q[0]                                                                                                      ; Z                       ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.017     ; 3.532      ;
; -2.516 ; register_8bit:ZE5_reg|q[2]                                                                                                 ; Z                       ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.013     ; 3.535      ;
; -2.507 ; register_8bit_special:IR_3_reg|q[0]                                                                                        ; register_8bit:WBin|q[7] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 3.539      ;
; -2.502 ; register_8bit_special:IR_3_reg|q[1]                                                                                        ; register_8bit:PC|q[6]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.013     ; 3.521      ;
; -2.495 ; register_8bit_special:IR_3_reg|q[0]                                                                                        ; register_8bit:PC|q[2]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.013     ; 3.514      ;
; -2.494 ; register_8bit_special:IR_3_reg|q[0]                                                                                        ; register_8bit:PC|q[7]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.013     ; 3.513      ;
; -2.487 ; register_8bit:ZE5_reg|q[3]                                                                                                 ; Z                       ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.013     ; 3.506      ;
; -2.484 ; register_8bit_special:IR_3_reg|q[3]                                                                                        ; register_8bit:PC|q[5]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.013     ; 3.503      ;
; -2.474 ; register_8bit_special:IR_3_reg|q[3]                                                                                        ; register_8bit:PC|q[2]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.013     ; 3.493      ;
; -2.470 ; register_8bit_special:IR_3_reg|q[2]                                                                                        ; register_8bit:PC|q[0]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.013     ; 3.489      ;
; -2.467 ; register_8bit_special:IR_3_reg|q[3]                                                                                        ; register_8bit:PC|q[4]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.013     ; 3.486      ;
; -2.460 ; register_8bit_special:IR_3_reg|q[2]                                                                                        ; register_8bit:PC|q[2]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.013     ; 3.479      ;
; -2.457 ; register_8bit_special:IR_3_reg|q[0]                                                                                        ; register_8bit:PC|q[4]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.013     ; 3.476      ;
; -2.456 ; register_8bit_special:IR_3_reg|q[2]                                                                                        ; register_8bit:WBin|q[7] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 3.488      ;
; -2.444 ; register_8bit_special:IR_3_reg|q[2]                                                                                        ; register_8bit:PC|q[4]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.013     ; 3.463      ;
; -2.443 ; register_8bit_special:IR_3_reg|q[2]                                                                                        ; register_8bit:PC|q[7]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.013     ; 3.462      ;
; -2.433 ; register_8bit_special:IR_3_reg|q[1]                                                                                        ; register_8bit:WBin|q[5] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 3.465      ;
; -2.432 ; register_8bit_special:IR_3_reg|q[0]                                                                                        ; register_8bit:PC|q[3]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.013     ; 3.451      ;
; -2.432 ; register_8bit:ZE5_reg|q[1]                                                                                                 ; register_8bit:PC|q[5]   ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.013     ; 3.451      ;
+--------+----------------------------------------------------------------------------------------------------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'KEY[1]'                                                                                                                                           ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; Counter:PerformanceCounter|counterOut[0]  ; Counter:PerformanceCounter|counterOut[0]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.239 ; register_8bit:PC2|q[0]                    ; register_8bit:PC3|q[0]                    ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.391      ;
; 0.241 ; register_8bit_special:IR_2_reg|q[4]       ; register_8bit:R2|q[6]                     ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; register_8bit:PC1|q[5]                    ; register_8bit:PC2|q[5]                    ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; Counter:PerformanceCounter|counterOut[15] ; Counter:PerformanceCounter|counterOut[15] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.393      ;
; 0.244 ; register_8bit_special:IR_2_reg|q[7]       ; register_8bit_special:IR_3_reg|q[7]       ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.396      ;
; 0.289 ; register_8bit_special:IR_2_reg|q[3]       ; register_8bit:ZE5_reg|q[0]                ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.441      ;
; 0.306 ; register_8bit:PC|q[7]                     ; register_8bit:PC1|q[7]                    ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.013      ; 0.471      ;
; 0.310 ; FSM:Control_Hazard|state.c4_br            ; register_8bit_special:IR_1_reg|q[0]       ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.462      ;
; 0.310 ; FSM:Control_Hazard|state.c4_br            ; register_8bit_special:IR_1_reg|q[7]       ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.462      ;
; 0.312 ; FSM:Control_Hazard|state.c4_br            ; register_8bit_special:IR_1_reg|q[2]       ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.464      ;
; 0.312 ; FSM:Control_Hazard|state.c4_br            ; register_8bit_special:IR_1_reg|q[3]       ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.464      ;
; 0.312 ; FSM:Control_Hazard|state.c4_br            ; register_8bit_special:IR_1_reg|q[5]       ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.464      ;
; 0.312 ; FSM:Control_Hazard|state.c4_br            ; register_8bit_special:IR_1_reg|q[1]       ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.464      ;
; 0.312 ; FSM:Control_Hazard|state.c4_br            ; Counter:PerformanceCounter|counterOut[0]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.464      ;
; 0.314 ; FSM:Control_Hazard|state.c4_br            ; register_8bit_special:IR_1_reg|q[6]       ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.466      ;
; 0.319 ; RF:RF_block|k3[3]                         ; register_8bit:R2|q[3]                     ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 0.472      ;
; 0.322 ; register_8bit:PC2|q[5]                    ; register_8bit:PC3|q[5]                    ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.474      ;
; 0.323 ; register_8bit:PC2|q[1]                    ; register_8bit:PC3|q[1]                    ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.475      ;
; 0.324 ; FSM:Control_Hazard|state.c3_br            ; FSM:Control_Hazard|state.c4_br            ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.476      ;
; 0.324 ; FSM:Control_Hazard|state.c2_br            ; FSM:Control_Hazard|state.c3_br            ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.476      ;
; 0.324 ; register_8bit_special:IR_3_reg|q[6]       ; register_8bit_special:IR_4_reg|q[6]       ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.476      ;
; 0.324 ; register_8bit:PC1|q[6]                    ; register_8bit:PC2|q[6]                    ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.476      ;
; 0.325 ; register_8bit:PC2|q[2]                    ; register_8bit:PC3|q[2]                    ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.477      ;
; 0.327 ; register_8bit:PC2|q[3]                    ; register_8bit:PC3|q[3]                    ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.479      ;
; 0.328 ; register_8bit:PC2|q[4]                    ; register_8bit:PC3|q[4]                    ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.480      ;
; 0.332 ; RF:RF_block|k2[1]                         ; register_8bit:R1|q[1]                     ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.484      ;
; 0.358 ; Counter:PerformanceCounter|counterOut[1]  ; Counter:PerformanceCounter|counterOut[1]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; Counter:PerformanceCounter|counterOut[14] ; Counter:PerformanceCounter|counterOut[14] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; Counter:PerformanceCounter|counterOut[2]  ; Counter:PerformanceCounter|counterOut[2]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; Counter:PerformanceCounter|counterOut[3]  ; Counter:PerformanceCounter|counterOut[3]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; Counter:PerformanceCounter|counterOut[10] ; Counter:PerformanceCounter|counterOut[10] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; Counter:PerformanceCounter|counterOut[12] ; Counter:PerformanceCounter|counterOut[12] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; Counter:PerformanceCounter|counterOut[5]  ; Counter:PerformanceCounter|counterOut[5]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Counter:PerformanceCounter|counterOut[8]  ; Counter:PerformanceCounter|counterOut[8]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.513      ;
; 0.371 ; Counter:PerformanceCounter|counterOut[9]  ; Counter:PerformanceCounter|counterOut[9]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Counter:PerformanceCounter|counterOut[11] ; Counter:PerformanceCounter|counterOut[11] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; Counter:PerformanceCounter|counterOut[13] ; Counter:PerformanceCounter|counterOut[13] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.524      ;
; 0.374 ; Counter:PerformanceCounter|counterOut[4]  ; Counter:PerformanceCounter|counterOut[4]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; Counter:PerformanceCounter|counterOut[6]  ; Counter:PerformanceCounter|counterOut[6]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; Counter:PerformanceCounter|counterOut[7]  ; Counter:PerformanceCounter|counterOut[7]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.526      ;
; 0.405 ; register_8bit_special:IR_2_reg|q[7]       ; register_8bit:ZE5_reg|q[4]                ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.557      ;
; 0.410 ; register_8bit:PC2|q[6]                    ; register_8bit:PC3|q[6]                    ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.562      ;
; 0.411 ; register_8bit_special:IR_3_reg|q[7]       ; register_8bit_special:IR_4_reg|q[7]       ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.563      ;
; 0.421 ; register_8bit_special:IR_3_reg|q[1]       ; register_8bit_special:IR_4_reg|q[1]       ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.573      ;
; 0.427 ; FSM:Control_Hazard|state.c4_br            ; FSM:Control_Hazard|state.c1               ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.579      ;
; 0.428 ; FSM:Control_Hazard|state.c1               ; Counter:PerformanceCounter|counterOut[0]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.580      ;
; 0.428 ; FSM:Control_Hazard|state.c1               ; register_8bit_special:IR_1_reg|q[3]       ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.580      ;
; 0.429 ; FSM:Control_Hazard|state.c1               ; register_8bit_special:IR_1_reg|q[1]       ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.581      ;
; 0.430 ; RF:RF_block|k3[2]                         ; register_8bit:R2|q[2]                     ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 0.583      ;
; 0.431 ; RF:RF_block|k2[3]                         ; register_8bit:R1|q[3]                     ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.583      ;
; 0.431 ; FSM:Control_Hazard|state.c4_br            ; register_8bit_special:IR_1_reg|q[4]       ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.583      ;
; 0.432 ; FSM:Control_Hazard|state.c1               ; register_8bit_special:IR_1_reg|q[2]       ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.584      ;
; 0.433 ; FSM:Control_Hazard|state.c1               ; register_8bit_special:IR_1_reg|q[0]       ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.585      ;
; 0.434 ; register_8bit:PC|q[2]                     ; register_8bit:PC1|q[2]                    ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.013      ; 0.599      ;
; 0.434 ; register_8bit:PC|q[6]                     ; register_8bit:PC1|q[6]                    ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.013      ; 0.599      ;
; 0.434 ; FSM:Control_Hazard|state.c1               ; register_8bit_special:IR_1_reg|q[5]       ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.586      ;
; 0.436 ; FSM:Control_Hazard|state.c1               ; register_8bit_special:IR_1_reg|q[7]       ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.588      ;
; 0.438 ; register_8bit_special:IR_3_reg|q[0]       ; register_8bit_special:IR_4_reg|q[0]       ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.590      ;
; 0.439 ; FSM:Control_Hazard|state.c1               ; FSM:Control_Hazard|state.c2_br            ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.591      ;
; 0.440 ; FSM:Control_Hazard|state.c1               ; register_8bit_special:IR_1_reg|q[6]       ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.592      ;
; 0.440 ; FSM:Control_Hazard|state.reset_s          ; register_8bit_special:IR_1_reg|q[6]       ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.004     ; 0.588      ;
; 0.442 ; register_8bit:PC|q[3]                     ; register_8bit:PC1|q[3]                    ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.013      ; 0.607      ;
; 0.442 ; FSM:Control_Hazard|state.reset_s          ; register_8bit_special:IR_1_reg|q[4]       ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.004     ; 0.590      ;
; 0.443 ; register_8bit_special:IR_3_reg|q[2]       ; register_8bit_special:IR_4_reg|q[2]       ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.595      ;
; 0.445 ; RF:RF_block|k3[6]                         ; register_8bit:R1|q[6]                     ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.013      ; 0.610      ;
; 0.448 ; RF:RF_block|k1[0]                         ; register_8bit:R2|q[0]                     ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 0.601      ;
; 0.448 ; FSM:Control_Hazard|state.reset_s          ; register_8bit_special:IR_1_reg|q[7]       ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.004     ; 0.596      ;
; 0.453 ; FSM:Control_Hazard|state.reset_s          ; register_8bit_special:IR_1_reg|q[2]       ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.004     ; 0.601      ;
; 0.453 ; FSM:Control_Hazard|state.reset_s          ; register_8bit_special:IR_1_reg|q[3]       ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.004     ; 0.601      ;
; 0.454 ; FSM:Control_Hazard|state.reset_s          ; register_8bit_special:IR_1_reg|q[1]       ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.004     ; 0.602      ;
; 0.460 ; register_8bit:PC1|q[7]                    ; register_8bit:PC2|q[7]                    ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.004      ; 0.616      ;
; 0.462 ; RF:RF_block|k1[2]                         ; register_8bit:R2|q[2]                     ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 0.615      ;
; 0.477 ; RF:RF_block|k2[5]                         ; register_8bit:R2|q[5]                     ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.629      ;
; 0.478 ; RF:RF_block|k2[1]                         ; register_8bit:R2|q[1]                     ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.630      ;
; 0.483 ; RF:RF_block|k2[3]                         ; register_8bit:R2|q[3]                     ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.635      ;
; 0.488 ; RF:RF_block|k1[2]                         ; register_8bit:R1|q[2]                     ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 0.641      ;
; 0.488 ; RF:RF_block|k1[6]                         ; register_8bit:R2|q[6]                     ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 0.641      ;
; 0.493 ; Counter:PerformanceCounter|counterOut[1]  ; Counter:PerformanceCounter|counterOut[2]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.645      ;
; 0.496 ; Counter:PerformanceCounter|counterOut[14] ; Counter:PerformanceCounter|counterOut[15] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.648      ;
; 0.497 ; Counter:PerformanceCounter|counterOut[2]  ; Counter:PerformanceCounter|counterOut[3]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.649      ;
; 0.498 ; Counter:PerformanceCounter|counterOut[10] ; Counter:PerformanceCounter|counterOut[11] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; Counter:PerformanceCounter|counterOut[12] ; Counter:PerformanceCounter|counterOut[13] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; Counter:PerformanceCounter|counterOut[3]  ; Counter:PerformanceCounter|counterOut[4]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; Counter:PerformanceCounter|counterOut[5]  ; Counter:PerformanceCounter|counterOut[6]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.651      ;
; 0.511 ; Counter:PerformanceCounter|counterOut[9]  ; Counter:PerformanceCounter|counterOut[10] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; Counter:PerformanceCounter|counterOut[11] ; Counter:PerformanceCounter|counterOut[12] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; Counter:PerformanceCounter|counterOut[13] ; Counter:PerformanceCounter|counterOut[14] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.664      ;
; 0.514 ; Counter:PerformanceCounter|counterOut[4]  ; Counter:PerformanceCounter|counterOut[5]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.666      ;
; 0.514 ; Counter:PerformanceCounter|counterOut[7]  ; Counter:PerformanceCounter|counterOut[8]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.666      ;
; 0.514 ; Counter:PerformanceCounter|counterOut[6]  ; Counter:PerformanceCounter|counterOut[7]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.666      ;
; 0.520 ; register_8bit:PC1|q[0]                    ; register_8bit:PC2|q[0]                    ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.672      ;
; 0.527 ; FSM:Control_Hazard|state.reset_s          ; register_8bit_special:IR_1_reg|q[5]       ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.004     ; 0.675      ;
; 0.528 ; Counter:PerformanceCounter|counterOut[1]  ; Counter:PerformanceCounter|counterOut[3]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.680      ;
; 0.529 ; FSM:Control_Hazard|state.reset_s          ; register_8bit_special:IR_1_reg|q[0]       ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.004     ; 0.677      ;
; 0.530 ; register_8bit_special:IR_2_reg|q[1]       ; register_8bit:R1|q[6]                     ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.682      ;
; 0.532 ; register_8bit_special:IR_1_reg|q[0]       ; register_8bit_special:IR_2_reg|q[0]       ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.015      ; 0.699      ;
; 0.532 ; Counter:PerformanceCounter|counterOut[2]  ; Counter:PerformanceCounter|counterOut[4]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.684      ;
; 0.533 ; Counter:PerformanceCounter|counterOut[10] ; Counter:PerformanceCounter|counterOut[12] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; Counter:PerformanceCounter|counterOut[12] ; Counter:PerformanceCounter|counterOut[14] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.685      ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'KEY[1]'                                                                                                                                                                     ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                                     ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a0~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a1~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a1~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a2~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a2~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a3~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a3~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a4~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a4~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a5~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a5~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a6~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a6~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a7~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ov82:auto_generated|ram_block1a7~portb_memory_reg0  ;
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; KEY[1] ; Rise       ; KEY[1]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; Counter:PerformanceCounter|counterOut[0]                                                                                   ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; KEY[1]     ; 5.848 ; 5.848 ; Rise       ; KEY[1]          ;
;  HEX0[0]  ; KEY[1]     ; 5.848 ; 5.848 ; Rise       ; KEY[1]          ;
;  HEX0[1]  ; KEY[1]     ; 5.823 ; 5.823 ; Rise       ; KEY[1]          ;
;  HEX0[2]  ; KEY[1]     ; 5.830 ; 5.830 ; Rise       ; KEY[1]          ;
;  HEX0[3]  ; KEY[1]     ; 5.731 ; 5.731 ; Rise       ; KEY[1]          ;
;  HEX0[4]  ; KEY[1]     ; 5.724 ; 5.724 ; Rise       ; KEY[1]          ;
;  HEX0[5]  ; KEY[1]     ; 5.718 ; 5.718 ; Rise       ; KEY[1]          ;
;  HEX0[6]  ; KEY[1]     ; 5.714 ; 5.714 ; Rise       ; KEY[1]          ;
; HEX1[*]   ; KEY[1]     ; 5.038 ; 5.038 ; Rise       ; KEY[1]          ;
;  HEX1[0]  ; KEY[1]     ; 5.038 ; 5.038 ; Rise       ; KEY[1]          ;
;  HEX1[1]  ; KEY[1]     ; 5.006 ; 5.006 ; Rise       ; KEY[1]          ;
;  HEX1[2]  ; KEY[1]     ; 4.891 ; 4.891 ; Rise       ; KEY[1]          ;
;  HEX1[3]  ; KEY[1]     ; 4.844 ; 4.844 ; Rise       ; KEY[1]          ;
;  HEX1[4]  ; KEY[1]     ; 4.937 ; 4.937 ; Rise       ; KEY[1]          ;
;  HEX1[5]  ; KEY[1]     ; 4.875 ; 4.875 ; Rise       ; KEY[1]          ;
;  HEX1[6]  ; KEY[1]     ; 4.902 ; 4.902 ; Rise       ; KEY[1]          ;
; HEX2[*]   ; KEY[1]     ; 5.146 ; 5.146 ; Rise       ; KEY[1]          ;
;  HEX2[0]  ; KEY[1]     ; 4.848 ; 4.848 ; Rise       ; KEY[1]          ;
;  HEX2[1]  ; KEY[1]     ; 4.980 ; 4.980 ; Rise       ; KEY[1]          ;
;  HEX2[2]  ; KEY[1]     ; 5.101 ; 5.101 ; Rise       ; KEY[1]          ;
;  HEX2[3]  ; KEY[1]     ; 5.146 ; 5.146 ; Rise       ; KEY[1]          ;
;  HEX2[4]  ; KEY[1]     ; 5.002 ; 5.002 ; Rise       ; KEY[1]          ;
;  HEX2[5]  ; KEY[1]     ; 5.003 ; 5.003 ; Rise       ; KEY[1]          ;
;  HEX2[6]  ; KEY[1]     ; 4.994 ; 4.994 ; Rise       ; KEY[1]          ;
; HEX3[*]   ; KEY[1]     ; 4.953 ; 4.953 ; Rise       ; KEY[1]          ;
;  HEX3[0]  ; KEY[1]     ; 4.899 ; 4.899 ; Rise       ; KEY[1]          ;
;  HEX3[1]  ; KEY[1]     ; 4.878 ; 4.878 ; Rise       ; KEY[1]          ;
;  HEX3[2]  ; KEY[1]     ; 4.900 ; 4.900 ; Rise       ; KEY[1]          ;
;  HEX3[3]  ; KEY[1]     ; 4.907 ; 4.907 ; Rise       ; KEY[1]          ;
;  HEX3[4]  ; KEY[1]     ; 4.907 ; 4.907 ; Rise       ; KEY[1]          ;
;  HEX3[5]  ; KEY[1]     ; 4.937 ; 4.937 ; Rise       ; KEY[1]          ;
;  HEX3[6]  ; KEY[1]     ; 4.953 ; 4.953 ; Rise       ; KEY[1]          ;
; HEX4[*]   ; KEY[1]     ; 6.088 ; 6.088 ; Rise       ; KEY[1]          ;
;  HEX4[0]  ; KEY[1]     ; 4.801 ; 4.801 ; Rise       ; KEY[1]          ;
;  HEX4[1]  ; KEY[1]     ; 5.723 ; 5.723 ; Rise       ; KEY[1]          ;
;  HEX4[2]  ; KEY[1]     ; 5.514 ; 5.514 ; Rise       ; KEY[1]          ;
;  HEX4[3]  ; KEY[1]     ; 4.908 ; 4.908 ; Rise       ; KEY[1]          ;
;  HEX4[4]  ; KEY[1]     ; 4.540 ; 4.540 ; Rise       ; KEY[1]          ;
;  HEX4[5]  ; KEY[1]     ; 6.088 ; 6.088 ; Rise       ; KEY[1]          ;
;  HEX4[6]  ; KEY[1]     ; 4.870 ; 4.870 ; Rise       ; KEY[1]          ;
; HEX5[*]   ; KEY[1]     ; 6.167 ; 6.167 ; Rise       ; KEY[1]          ;
;  HEX5[0]  ; KEY[1]     ; 6.030 ; 6.030 ; Rise       ; KEY[1]          ;
;  HEX5[1]  ; KEY[1]     ; 6.012 ; 6.012 ; Rise       ; KEY[1]          ;
;  HEX5[2]  ; KEY[1]     ; 6.002 ; 6.002 ; Rise       ; KEY[1]          ;
;  HEX5[3]  ; KEY[1]     ; 6.167 ; 6.167 ; Rise       ; KEY[1]          ;
;  HEX5[4]  ; KEY[1]     ; 6.016 ; 6.016 ; Rise       ; KEY[1]          ;
;  HEX5[5]  ; KEY[1]     ; 5.270 ; 5.270 ; Rise       ; KEY[1]          ;
;  HEX5[6]  ; KEY[1]     ; 5.255 ; 5.255 ; Rise       ; KEY[1]          ;
; HEX6[*]   ; KEY[1]     ; 5.923 ; 5.923 ; Rise       ; KEY[1]          ;
;  HEX6[0]  ; KEY[1]     ; 5.083 ; 5.083 ; Rise       ; KEY[1]          ;
;  HEX6[1]  ; KEY[1]     ; 5.804 ; 5.804 ; Rise       ; KEY[1]          ;
;  HEX6[2]  ; KEY[1]     ; 5.368 ; 5.368 ; Rise       ; KEY[1]          ;
;  HEX6[3]  ; KEY[1]     ; 5.699 ; 5.699 ; Rise       ; KEY[1]          ;
;  HEX6[4]  ; KEY[1]     ; 4.917 ; 4.917 ; Rise       ; KEY[1]          ;
;  HEX6[5]  ; KEY[1]     ; 5.923 ; 5.923 ; Rise       ; KEY[1]          ;
;  HEX6[6]  ; KEY[1]     ; 5.021 ; 5.021 ; Rise       ; KEY[1]          ;
; HEX7[*]   ; KEY[1]     ; 5.901 ; 5.901 ; Rise       ; KEY[1]          ;
;  HEX7[0]  ; KEY[1]     ; 5.103 ; 5.103 ; Rise       ; KEY[1]          ;
;  HEX7[1]  ; KEY[1]     ; 5.901 ; 5.901 ; Rise       ; KEY[1]          ;
;  HEX7[2]  ; KEY[1]     ; 4.863 ; 4.863 ; Rise       ; KEY[1]          ;
;  HEX7[3]  ; KEY[1]     ; 5.742 ; 5.742 ; Rise       ; KEY[1]          ;
;  HEX7[4]  ; KEY[1]     ; 4.945 ; 4.945 ; Rise       ; KEY[1]          ;
;  HEX7[5]  ; KEY[1]     ; 4.986 ; 4.986 ; Rise       ; KEY[1]          ;
;  HEX7[6]  ; KEY[1]     ; 4.996 ; 4.996 ; Rise       ; KEY[1]          ;
; LEDG[*]   ; KEY[1]     ; 4.759 ; 4.759 ; Rise       ; KEY[1]          ;
;  LEDG[0]  ; KEY[1]     ; 4.372 ; 4.372 ; Rise       ; KEY[1]          ;
;  LEDG[1]  ; KEY[1]     ; 4.362 ; 4.362 ; Rise       ; KEY[1]          ;
;  LEDG[7]  ; KEY[1]     ; 4.759 ; 4.759 ; Rise       ; KEY[1]          ;
; LEDR[*]   ; KEY[1]     ; 5.239 ; 5.239 ; Rise       ; KEY[1]          ;
;  LEDR[0]  ; KEY[1]     ; 5.109 ; 5.109 ; Rise       ; KEY[1]          ;
;  LEDR[1]  ; KEY[1]     ; 5.053 ; 5.053 ; Rise       ; KEY[1]          ;
;  LEDR[3]  ; KEY[1]     ; 5.230 ; 5.230 ; Rise       ; KEY[1]          ;
;  LEDR[4]  ; KEY[1]     ; 5.239 ; 5.239 ; Rise       ; KEY[1]          ;
;  LEDR[5]  ; KEY[1]     ; 5.098 ; 5.098 ; Rise       ; KEY[1]          ;
;  LEDR[6]  ; KEY[1]     ; 4.806 ; 4.806 ; Rise       ; KEY[1]          ;
;  LEDR[7]  ; KEY[1]     ; 5.052 ; 5.052 ; Rise       ; KEY[1]          ;
;  LEDR[8]  ; KEY[1]     ; 4.823 ; 4.823 ; Rise       ; KEY[1]          ;
;  LEDR[9]  ; KEY[1]     ; 4.643 ; 4.643 ; Rise       ; KEY[1]          ;
;  LEDR[12] ; KEY[1]     ; 4.825 ; 4.825 ; Rise       ; KEY[1]          ;
;  LEDR[13] ; KEY[1]     ; 4.468 ; 4.468 ; Rise       ; KEY[1]          ;
;  LEDR[14] ; KEY[1]     ; 5.218 ; 5.218 ; Rise       ; KEY[1]          ;
;  LEDR[15] ; KEY[1]     ; 5.187 ; 5.187 ; Rise       ; KEY[1]          ;
;  LEDR[17] ; KEY[1]     ; 4.965 ; 4.965 ; Rise       ; KEY[1]          ;
; LEDR[*]   ; KEY[1]     ; 7.217 ; 7.217 ; Fall       ; KEY[1]          ;
;  LEDR[17] ; KEY[1]     ; 7.217 ; 7.217 ; Fall       ; KEY[1]          ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; KEY[1]     ; 5.011 ; 5.011 ; Rise       ; KEY[1]          ;
;  HEX0[0]  ; KEY[1]     ; 5.144 ; 5.144 ; Rise       ; KEY[1]          ;
;  HEX0[1]  ; KEY[1]     ; 5.121 ; 5.121 ; Rise       ; KEY[1]          ;
;  HEX0[2]  ; KEY[1]     ; 5.120 ; 5.120 ; Rise       ; KEY[1]          ;
;  HEX0[3]  ; KEY[1]     ; 5.025 ; 5.025 ; Rise       ; KEY[1]          ;
;  HEX0[4]  ; KEY[1]     ; 5.029 ; 5.029 ; Rise       ; KEY[1]          ;
;  HEX0[5]  ; KEY[1]     ; 5.011 ; 5.011 ; Rise       ; KEY[1]          ;
;  HEX0[6]  ; KEY[1]     ; 5.016 ; 5.016 ; Rise       ; KEY[1]          ;
; HEX1[*]   ; KEY[1]     ; 4.386 ; 4.386 ; Rise       ; KEY[1]          ;
;  HEX1[0]  ; KEY[1]     ; 4.571 ; 4.571 ; Rise       ; KEY[1]          ;
;  HEX1[1]  ; KEY[1]     ; 4.546 ; 4.546 ; Rise       ; KEY[1]          ;
;  HEX1[2]  ; KEY[1]     ; 4.429 ; 4.429 ; Rise       ; KEY[1]          ;
;  HEX1[3]  ; KEY[1]     ; 4.386 ; 4.386 ; Rise       ; KEY[1]          ;
;  HEX1[4]  ; KEY[1]     ; 4.476 ; 4.476 ; Rise       ; KEY[1]          ;
;  HEX1[5]  ; KEY[1]     ; 4.410 ; 4.410 ; Rise       ; KEY[1]          ;
;  HEX1[6]  ; KEY[1]     ; 4.437 ; 4.437 ; Rise       ; KEY[1]          ;
; HEX2[*]   ; KEY[1]     ; 4.518 ; 4.518 ; Rise       ; KEY[1]          ;
;  HEX2[0]  ; KEY[1]     ; 4.518 ; 4.518 ; Rise       ; KEY[1]          ;
;  HEX2[1]  ; KEY[1]     ; 4.650 ; 4.650 ; Rise       ; KEY[1]          ;
;  HEX2[2]  ; KEY[1]     ; 4.680 ; 4.680 ; Rise       ; KEY[1]          ;
;  HEX2[3]  ; KEY[1]     ; 4.729 ; 4.729 ; Rise       ; KEY[1]          ;
;  HEX2[4]  ; KEY[1]     ; 4.588 ; 4.588 ; Rise       ; KEY[1]          ;
;  HEX2[5]  ; KEY[1]     ; 4.586 ; 4.586 ; Rise       ; KEY[1]          ;
;  HEX2[6]  ; KEY[1]     ; 4.577 ; 4.577 ; Rise       ; KEY[1]          ;
; HEX3[*]   ; KEY[1]     ; 4.361 ; 4.361 ; Rise       ; KEY[1]          ;
;  HEX3[0]  ; KEY[1]     ; 4.378 ; 4.378 ; Rise       ; KEY[1]          ;
;  HEX3[1]  ; KEY[1]     ; 4.361 ; 4.361 ; Rise       ; KEY[1]          ;
;  HEX3[2]  ; KEY[1]     ; 4.384 ; 4.384 ; Rise       ; KEY[1]          ;
;  HEX3[3]  ; KEY[1]     ; 4.395 ; 4.395 ; Rise       ; KEY[1]          ;
;  HEX3[4]  ; KEY[1]     ; 4.382 ; 4.382 ; Rise       ; KEY[1]          ;
;  HEX3[5]  ; KEY[1]     ; 4.371 ; 4.371 ; Rise       ; KEY[1]          ;
;  HEX3[6]  ; KEY[1]     ; 4.387 ; 4.387 ; Rise       ; KEY[1]          ;
; HEX4[*]   ; KEY[1]     ; 4.352 ; 4.352 ; Rise       ; KEY[1]          ;
;  HEX4[0]  ; KEY[1]     ; 4.673 ; 4.673 ; Rise       ; KEY[1]          ;
;  HEX4[1]  ; KEY[1]     ; 5.598 ; 5.598 ; Rise       ; KEY[1]          ;
;  HEX4[2]  ; KEY[1]     ; 5.385 ; 5.385 ; Rise       ; KEY[1]          ;
;  HEX4[3]  ; KEY[1]     ; 4.786 ; 4.786 ; Rise       ; KEY[1]          ;
;  HEX4[4]  ; KEY[1]     ; 4.352 ; 4.352 ; Rise       ; KEY[1]          ;
;  HEX4[5]  ; KEY[1]     ; 5.839 ; 5.839 ; Rise       ; KEY[1]          ;
;  HEX4[6]  ; KEY[1]     ; 4.691 ; 4.691 ; Rise       ; KEY[1]          ;
; HEX5[*]   ; KEY[1]     ; 4.655 ; 4.655 ; Rise       ; KEY[1]          ;
;  HEX5[0]  ; KEY[1]     ; 4.685 ; 4.685 ; Rise       ; KEY[1]          ;
;  HEX5[1]  ; KEY[1]     ; 4.665 ; 4.665 ; Rise       ; KEY[1]          ;
;  HEX5[2]  ; KEY[1]     ; 4.655 ; 4.655 ; Rise       ; KEY[1]          ;
;  HEX5[3]  ; KEY[1]     ; 4.824 ; 4.824 ; Rise       ; KEY[1]          ;
;  HEX5[4]  ; KEY[1]     ; 4.672 ; 4.672 ; Rise       ; KEY[1]          ;
;  HEX5[5]  ; KEY[1]     ; 5.015 ; 5.015 ; Rise       ; KEY[1]          ;
;  HEX5[6]  ; KEY[1]     ; 5.000 ; 5.000 ; Rise       ; KEY[1]          ;
; HEX6[*]   ; KEY[1]     ; 4.615 ; 4.615 ; Rise       ; KEY[1]          ;
;  HEX6[0]  ; KEY[1]     ; 4.781 ; 4.781 ; Rise       ; KEY[1]          ;
;  HEX6[1]  ; KEY[1]     ; 5.496 ; 5.496 ; Rise       ; KEY[1]          ;
;  HEX6[2]  ; KEY[1]     ; 5.060 ; 5.060 ; Rise       ; KEY[1]          ;
;  HEX6[3]  ; KEY[1]     ; 5.397 ; 5.397 ; Rise       ; KEY[1]          ;
;  HEX6[4]  ; KEY[1]     ; 4.615 ; 4.615 ; Rise       ; KEY[1]          ;
;  HEX6[5]  ; KEY[1]     ; 5.607 ; 5.607 ; Rise       ; KEY[1]          ;
;  HEX6[6]  ; KEY[1]     ; 4.719 ; 4.719 ; Rise       ; KEY[1]          ;
; HEX7[*]   ; KEY[1]     ; 4.740 ; 4.740 ; Rise       ; KEY[1]          ;
;  HEX7[0]  ; KEY[1]     ; 4.987 ; 4.987 ; Rise       ; KEY[1]          ;
;  HEX7[1]  ; KEY[1]     ; 5.783 ; 5.783 ; Rise       ; KEY[1]          ;
;  HEX7[2]  ; KEY[1]     ; 4.740 ; 4.740 ; Rise       ; KEY[1]          ;
;  HEX7[3]  ; KEY[1]     ; 5.619 ; 5.619 ; Rise       ; KEY[1]          ;
;  HEX7[4]  ; KEY[1]     ; 4.816 ; 4.816 ; Rise       ; KEY[1]          ;
;  HEX7[5]  ; KEY[1]     ; 4.857 ; 4.857 ; Rise       ; KEY[1]          ;
;  HEX7[6]  ; KEY[1]     ; 4.877 ; 4.877 ; Rise       ; KEY[1]          ;
; LEDG[*]   ; KEY[1]     ; 4.362 ; 4.362 ; Rise       ; KEY[1]          ;
;  LEDG[0]  ; KEY[1]     ; 4.372 ; 4.372 ; Rise       ; KEY[1]          ;
;  LEDG[1]  ; KEY[1]     ; 4.362 ; 4.362 ; Rise       ; KEY[1]          ;
;  LEDG[7]  ; KEY[1]     ; 4.607 ; 4.607 ; Rise       ; KEY[1]          ;
; LEDR[*]   ; KEY[1]     ; 4.468 ; 4.468 ; Rise       ; KEY[1]          ;
;  LEDR[0]  ; KEY[1]     ; 4.720 ; 4.720 ; Rise       ; KEY[1]          ;
;  LEDR[1]  ; KEY[1]     ; 4.722 ; 4.722 ; Rise       ; KEY[1]          ;
;  LEDR[3]  ; KEY[1]     ; 4.779 ; 4.779 ; Rise       ; KEY[1]          ;
;  LEDR[4]  ; KEY[1]     ; 4.796 ; 4.796 ; Rise       ; KEY[1]          ;
;  LEDR[5]  ; KEY[1]     ; 5.040 ; 5.040 ; Rise       ; KEY[1]          ;
;  LEDR[6]  ; KEY[1]     ; 4.749 ; 4.749 ; Rise       ; KEY[1]          ;
;  LEDR[7]  ; KEY[1]     ; 4.675 ; 4.675 ; Rise       ; KEY[1]          ;
;  LEDR[8]  ; KEY[1]     ; 4.765 ; 4.765 ; Rise       ; KEY[1]          ;
;  LEDR[9]  ; KEY[1]     ; 4.596 ; 4.596 ; Rise       ; KEY[1]          ;
;  LEDR[12] ; KEY[1]     ; 4.669 ; 4.669 ; Rise       ; KEY[1]          ;
;  LEDR[13] ; KEY[1]     ; 4.468 ; 4.468 ; Rise       ; KEY[1]          ;
;  LEDR[14] ; KEY[1]     ; 5.048 ; 5.048 ; Rise       ; KEY[1]          ;
;  LEDR[15] ; KEY[1]     ; 4.888 ; 4.888 ; Rise       ; KEY[1]          ;
;  LEDR[17] ; KEY[1]     ; 4.750 ; 4.750 ; Rise       ; KEY[1]          ;
; LEDR[*]   ; KEY[1]     ; 7.080 ; 7.080 ; Fall       ; KEY[1]          ;
;  LEDR[17] ; KEY[1]     ; 7.080 ; 7.080 ; Fall       ; KEY[1]          ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[2]      ; HEX0[0]     ; 4.709 ; 4.709 ; 4.709 ; 4.709 ;
; SW[2]      ; HEX0[1]     ; 4.684 ; 4.684 ; 4.684 ; 4.684 ;
; SW[2]      ; HEX0[2]     ; 4.690 ; 4.690 ; 4.690 ; 4.690 ;
; SW[2]      ; HEX0[3]     ; 4.592 ; 4.592 ; 4.592 ; 4.592 ;
; SW[2]      ; HEX0[4]     ; 4.584 ; 4.584 ; 4.584 ; 4.584 ;
; SW[2]      ; HEX0[5]     ; 4.580 ; 4.580 ; 4.580 ; 4.580 ;
; SW[2]      ; HEX0[6]     ; 4.574 ; 4.574 ; 4.574 ; 4.574 ;
; SW[2]      ; HEX1[0]     ; 4.251 ; 4.251 ; 4.251 ; 4.251 ;
; SW[2]      ; HEX1[1]     ; 4.219 ; 4.219 ; 4.219 ; 4.219 ;
; SW[2]      ; HEX1[2]     ; 4.104 ; 4.104 ; 4.104 ; 4.104 ;
; SW[2]      ; HEX1[3]     ; 4.057 ; 4.057 ; 4.057 ; 4.057 ;
; SW[2]      ; HEX1[4]     ; 4.150 ; 4.150 ; 4.150 ; 4.150 ;
; SW[2]      ; HEX1[5]     ; 4.088 ; 4.088 ; 4.088 ; 4.088 ;
; SW[2]      ; HEX1[6]     ; 4.115 ; 4.115 ; 4.115 ; 4.115 ;
; SW[2]      ; HEX2[0]     ; 4.129 ; 4.129 ; 4.129 ; 4.129 ;
; SW[2]      ; HEX2[1]     ; 4.261 ; 4.261 ; 4.261 ; 4.261 ;
; SW[2]      ; HEX2[2]     ; 4.428 ; 4.428 ; 4.428 ; 4.428 ;
; SW[2]      ; HEX2[3]     ; 4.473 ; 4.473 ; 4.473 ; 4.473 ;
; SW[2]      ; HEX2[4]     ; 4.329 ; 4.329 ; 4.329 ; 4.329 ;
; SW[2]      ; HEX2[5]     ; 4.330 ; 4.330 ; 4.330 ; 4.330 ;
; SW[2]      ; HEX2[6]     ; 4.321 ; 4.321 ; 4.321 ; 4.321 ;
; SW[2]      ; HEX3[0]     ; 4.176 ; 4.176 ; 4.176 ; 4.176 ;
; SW[2]      ; HEX3[1]     ; 4.163 ; 4.163 ; 4.163 ; 4.163 ;
; SW[2]      ; HEX3[2]     ; 4.184 ; 4.184 ; 4.184 ; 4.184 ;
; SW[2]      ; HEX3[3]     ; 4.198 ; 4.198 ; 4.198 ; 4.198 ;
; SW[2]      ; HEX3[4]     ; 4.185 ; 4.185 ; 4.185 ; 4.185 ;
; SW[2]      ; HEX3[5]     ; 4.201 ; 4.201 ; 4.201 ; 4.201 ;
; SW[2]      ; HEX3[6]     ; 4.217 ; 4.217 ; 4.217 ; 4.217 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[2]      ; HEX0[0]     ; 4.423 ; 4.423 ; 4.423 ; 4.423 ;
; SW[2]      ; HEX0[1]     ; 4.400 ; 4.400 ; 4.400 ; 4.400 ;
; SW[2]      ; HEX0[2]     ; 4.399 ; 4.399 ; 4.399 ; 4.399 ;
; SW[2]      ; HEX0[3]     ; 4.304 ; 4.304 ; 4.304 ; 4.304 ;
; SW[2]      ; HEX0[4]     ; 4.308 ; 4.308 ; 4.308 ; 4.308 ;
; SW[2]      ; HEX0[5]     ; 4.290 ; 4.290 ; 4.290 ; 4.290 ;
; SW[2]      ; HEX0[6]     ; 4.295 ; 4.295 ; 4.295 ; 4.295 ;
; SW[2]      ; HEX1[0]     ; 3.972 ; 3.972 ; 3.972 ; 3.972 ;
; SW[2]      ; HEX1[1]     ; 3.947 ; 3.947 ; 3.947 ; 3.947 ;
; SW[2]      ; HEX1[2]     ; 3.830 ; 3.830 ; 3.830 ; 3.830 ;
; SW[2]      ; HEX1[3]     ; 3.787 ; 3.787 ; 3.787 ; 3.787 ;
; SW[2]      ; HEX1[4]     ; 3.877 ; 3.877 ; 3.877 ; 3.877 ;
; SW[2]      ; HEX1[5]     ; 3.811 ; 3.811 ; 3.811 ; 3.811 ;
; SW[2]      ; HEX1[6]     ; 3.838 ; 3.838 ; 3.838 ; 3.838 ;
; SW[2]      ; HEX2[0]     ; 3.925 ; 3.925 ; 3.925 ; 3.925 ;
; SW[2]      ; HEX2[1]     ; 4.057 ; 4.057 ; 4.057 ; 4.057 ;
; SW[2]      ; HEX2[2]     ; 4.184 ; 4.184 ; 4.184 ; 4.184 ;
; SW[2]      ; HEX2[3]     ; 4.236 ; 4.236 ; 4.236 ; 4.236 ;
; SW[2]      ; HEX2[4]     ; 4.089 ; 4.089 ; 4.089 ; 4.089 ;
; SW[2]      ; HEX2[5]     ; 4.093 ; 4.093 ; 4.093 ; 4.093 ;
; SW[2]      ; HEX2[6]     ; 4.084 ; 4.084 ; 4.084 ; 4.084 ;
; SW[2]      ; HEX3[0]     ; 3.775 ; 3.775 ; 3.775 ; 3.775 ;
; SW[2]      ; HEX3[1]     ; 3.758 ; 3.758 ; 3.758 ; 3.758 ;
; SW[2]      ; HEX3[2]     ; 3.781 ; 3.781 ; 3.781 ; 3.781 ;
; SW[2]      ; HEX3[3]     ; 3.792 ; 3.792 ; 3.792 ; 3.792 ;
; SW[2]      ; HEX3[4]     ; 3.779 ; 3.779 ; 3.779 ; 3.779 ;
; SW[2]      ; HEX3[5]     ; 3.768 ; 3.768 ; 3.768 ; 3.768 ;
; SW[2]      ; HEX3[6]     ; 3.784 ; 3.784 ; 3.784 ; 3.784 ;
+------------+-------------+-------+-------+-------+-------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -8.354   ; 0.215 ; N/A      ; N/A     ; -2.000              ;
;  KEY[1]          ; -8.354   ; 0.215 ; N/A      ; N/A     ; -2.000              ;
; Design-wide TNS  ; -412.05  ; 0.0   ; 0.0      ; 0.0     ; -341.222            ;
;  KEY[1]          ; -412.050 ; 0.000 ; N/A      ; N/A     ; -341.222            ;
+------------------+----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX0[*]   ; KEY[1]     ; 11.239 ; 11.239 ; Rise       ; KEY[1]          ;
;  HEX0[0]  ; KEY[1]     ; 11.234 ; 11.234 ; Rise       ; KEY[1]          ;
;  HEX0[1]  ; KEY[1]     ; 11.239 ; 11.239 ; Rise       ; KEY[1]          ;
;  HEX0[2]  ; KEY[1]     ; 11.230 ; 11.230 ; Rise       ; KEY[1]          ;
;  HEX0[3]  ; KEY[1]     ; 11.007 ; 11.007 ; Rise       ; KEY[1]          ;
;  HEX0[4]  ; KEY[1]     ; 10.969 ; 10.969 ; Rise       ; KEY[1]          ;
;  HEX0[5]  ; KEY[1]     ; 10.971 ; 10.971 ; Rise       ; KEY[1]          ;
;  HEX0[6]  ; KEY[1]     ; 10.988 ; 10.988 ; Rise       ; KEY[1]          ;
; HEX1[*]   ; KEY[1]     ; 9.501  ; 9.501  ; Rise       ; KEY[1]          ;
;  HEX1[0]  ; KEY[1]     ; 9.501  ; 9.501  ; Rise       ; KEY[1]          ;
;  HEX1[1]  ; KEY[1]     ; 9.449  ; 9.449  ; Rise       ; KEY[1]          ;
;  HEX1[2]  ; KEY[1]     ; 9.308  ; 9.308  ; Rise       ; KEY[1]          ;
;  HEX1[3]  ; KEY[1]     ; 9.129  ; 9.129  ; Rise       ; KEY[1]          ;
;  HEX1[4]  ; KEY[1]     ; 9.369  ; 9.369  ; Rise       ; KEY[1]          ;
;  HEX1[5]  ; KEY[1]     ; 9.279  ; 9.279  ; Rise       ; KEY[1]          ;
;  HEX1[6]  ; KEY[1]     ; 9.306  ; 9.306  ; Rise       ; KEY[1]          ;
; HEX2[*]   ; KEY[1]     ; 9.828  ; 9.828  ; Rise       ; KEY[1]          ;
;  HEX2[0]  ; KEY[1]     ; 9.225  ; 9.225  ; Rise       ; KEY[1]          ;
;  HEX2[1]  ; KEY[1]     ; 9.579  ; 9.579  ; Rise       ; KEY[1]          ;
;  HEX2[2]  ; KEY[1]     ; 9.734  ; 9.734  ; Rise       ; KEY[1]          ;
;  HEX2[3]  ; KEY[1]     ; 9.828  ; 9.828  ; Rise       ; KEY[1]          ;
;  HEX2[4]  ; KEY[1]     ; 9.500  ; 9.500  ; Rise       ; KEY[1]          ;
;  HEX2[5]  ; KEY[1]     ; 9.528  ; 9.528  ; Rise       ; KEY[1]          ;
;  HEX2[6]  ; KEY[1]     ; 9.531  ; 9.531  ; Rise       ; KEY[1]          ;
; HEX3[*]   ; KEY[1]     ; 9.542  ; 9.542  ; Rise       ; KEY[1]          ;
;  HEX3[0]  ; KEY[1]     ; 9.332  ; 9.332  ; Rise       ; KEY[1]          ;
;  HEX3[1]  ; KEY[1]     ; 9.303  ; 9.303  ; Rise       ; KEY[1]          ;
;  HEX3[2]  ; KEY[1]     ; 9.354  ; 9.354  ; Rise       ; KEY[1]          ;
;  HEX3[3]  ; KEY[1]     ; 9.389  ; 9.389  ; Rise       ; KEY[1]          ;
;  HEX3[4]  ; KEY[1]     ; 9.380  ; 9.380  ; Rise       ; KEY[1]          ;
;  HEX3[5]  ; KEY[1]     ; 9.523  ; 9.523  ; Rise       ; KEY[1]          ;
;  HEX3[6]  ; KEY[1]     ; 9.542  ; 9.542  ; Rise       ; KEY[1]          ;
; HEX4[*]   ; KEY[1]     ; 11.432 ; 11.432 ; Rise       ; KEY[1]          ;
;  HEX4[0]  ; KEY[1]     ; 8.982  ; 8.982  ; Rise       ; KEY[1]          ;
;  HEX4[1]  ; KEY[1]     ; 10.622 ; 10.622 ; Rise       ; KEY[1]          ;
;  HEX4[2]  ; KEY[1]     ; 10.252 ; 10.252 ; Rise       ; KEY[1]          ;
;  HEX4[3]  ; KEY[1]     ; 9.328  ; 9.328  ; Rise       ; KEY[1]          ;
;  HEX4[4]  ; KEY[1]     ; 8.416  ; 8.416  ; Rise       ; KEY[1]          ;
;  HEX4[5]  ; KEY[1]     ; 11.432 ; 11.432 ; Rise       ; KEY[1]          ;
;  HEX4[6]  ; KEY[1]     ; 8.912  ; 8.912  ; Rise       ; KEY[1]          ;
; HEX5[*]   ; KEY[1]     ; 11.709 ; 11.709 ; Rise       ; KEY[1]          ;
;  HEX5[0]  ; KEY[1]     ; 11.381 ; 11.381 ; Rise       ; KEY[1]          ;
;  HEX5[1]  ; KEY[1]     ; 11.396 ; 11.396 ; Rise       ; KEY[1]          ;
;  HEX5[2]  ; KEY[1]     ; 11.380 ; 11.380 ; Rise       ; KEY[1]          ;
;  HEX5[3]  ; KEY[1]     ; 11.709 ; 11.709 ; Rise       ; KEY[1]          ;
;  HEX5[4]  ; KEY[1]     ; 11.365 ; 11.365 ; Rise       ; KEY[1]          ;
;  HEX5[5]  ; KEY[1]     ; 10.164 ; 10.164 ; Rise       ; KEY[1]          ;
;  HEX5[6]  ; KEY[1]     ; 10.167 ; 10.167 ; Rise       ; KEY[1]          ;
; HEX6[*]   ; KEY[1]     ; 11.086 ; 11.086 ; Rise       ; KEY[1]          ;
;  HEX6[0]  ; KEY[1]     ; 9.623  ; 9.623  ; Rise       ; KEY[1]          ;
;  HEX6[1]  ; KEY[1]     ; 10.979 ; 10.979 ; Rise       ; KEY[1]          ;
;  HEX6[2]  ; KEY[1]     ; 10.394 ; 10.394 ; Rise       ; KEY[1]          ;
;  HEX6[3]  ; KEY[1]     ; 10.671 ; 10.671 ; Rise       ; KEY[1]          ;
;  HEX6[4]  ; KEY[1]     ; 9.169  ; 9.169  ; Rise       ; KEY[1]          ;
;  HEX6[5]  ; KEY[1]     ; 11.086 ; 11.086 ; Rise       ; KEY[1]          ;
;  HEX6[6]  ; KEY[1]     ; 9.407  ; 9.407  ; Rise       ; KEY[1]          ;
; HEX7[*]   ; KEY[1]     ; 11.086 ; 11.086 ; Rise       ; KEY[1]          ;
;  HEX7[0]  ; KEY[1]     ; 9.432  ; 9.432  ; Rise       ; KEY[1]          ;
;  HEX7[1]  ; KEY[1]     ; 11.086 ; 11.086 ; Rise       ; KEY[1]          ;
;  HEX7[2]  ; KEY[1]     ; 9.097  ; 9.097  ; Rise       ; KEY[1]          ;
;  HEX7[3]  ; KEY[1]     ; 10.823 ; 10.823 ; Rise       ; KEY[1]          ;
;  HEX7[4]  ; KEY[1]     ; 9.204  ; 9.204  ; Rise       ; KEY[1]          ;
;  HEX7[5]  ; KEY[1]     ; 9.330  ; 9.330  ; Rise       ; KEY[1]          ;
;  HEX7[6]  ; KEY[1]     ; 9.302  ; 9.302  ; Rise       ; KEY[1]          ;
; LEDG[*]   ; KEY[1]     ; 8.910  ; 8.910  ; Rise       ; KEY[1]          ;
;  LEDG[0]  ; KEY[1]     ; 7.975  ; 7.975  ; Rise       ; KEY[1]          ;
;  LEDG[1]  ; KEY[1]     ; 7.956  ; 7.956  ; Rise       ; KEY[1]          ;
;  LEDG[7]  ; KEY[1]     ; 8.910  ; 8.910  ; Rise       ; KEY[1]          ;
; LEDR[*]   ; KEY[1]     ; 9.885  ; 9.885  ; Rise       ; KEY[1]          ;
;  LEDR[0]  ; KEY[1]     ; 9.593  ; 9.593  ; Rise       ; KEY[1]          ;
;  LEDR[1]  ; KEY[1]     ; 9.531  ; 9.531  ; Rise       ; KEY[1]          ;
;  LEDR[3]  ; KEY[1]     ; 9.882  ; 9.882  ; Rise       ; KEY[1]          ;
;  LEDR[4]  ; KEY[1]     ; 9.885  ; 9.885  ; Rise       ; KEY[1]          ;
;  LEDR[5]  ; KEY[1]     ; 9.388  ; 9.388  ; Rise       ; KEY[1]          ;
;  LEDR[6]  ; KEY[1]     ; 8.962  ; 8.962  ; Rise       ; KEY[1]          ;
;  LEDR[7]  ; KEY[1]     ; 9.478  ; 9.478  ; Rise       ; KEY[1]          ;
;  LEDR[8]  ; KEY[1]     ; 9.047  ; 9.047  ; Rise       ; KEY[1]          ;
;  LEDR[9]  ; KEY[1]     ; 8.633  ; 8.633  ; Rise       ; KEY[1]          ;
;  LEDR[12] ; KEY[1]     ; 8.948  ; 8.948  ; Rise       ; KEY[1]          ;
;  LEDR[13] ; KEY[1]     ; 8.197  ; 8.197  ; Rise       ; KEY[1]          ;
;  LEDR[14] ; KEY[1]     ; 9.775  ; 9.775  ; Rise       ; KEY[1]          ;
;  LEDR[15] ; KEY[1]     ; 9.690  ; 9.690  ; Rise       ; KEY[1]          ;
;  LEDR[17] ; KEY[1]     ; 9.289  ; 9.289  ; Rise       ; KEY[1]          ;
; LEDR[*]   ; KEY[1]     ; 13.023 ; 13.023 ; Fall       ; KEY[1]          ;
;  LEDR[17] ; KEY[1]     ; 13.023 ; 13.023 ; Fall       ; KEY[1]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; KEY[1]     ; 5.011 ; 5.011 ; Rise       ; KEY[1]          ;
;  HEX0[0]  ; KEY[1]     ; 5.144 ; 5.144 ; Rise       ; KEY[1]          ;
;  HEX0[1]  ; KEY[1]     ; 5.121 ; 5.121 ; Rise       ; KEY[1]          ;
;  HEX0[2]  ; KEY[1]     ; 5.120 ; 5.120 ; Rise       ; KEY[1]          ;
;  HEX0[3]  ; KEY[1]     ; 5.025 ; 5.025 ; Rise       ; KEY[1]          ;
;  HEX0[4]  ; KEY[1]     ; 5.029 ; 5.029 ; Rise       ; KEY[1]          ;
;  HEX0[5]  ; KEY[1]     ; 5.011 ; 5.011 ; Rise       ; KEY[1]          ;
;  HEX0[6]  ; KEY[1]     ; 5.016 ; 5.016 ; Rise       ; KEY[1]          ;
; HEX1[*]   ; KEY[1]     ; 4.386 ; 4.386 ; Rise       ; KEY[1]          ;
;  HEX1[0]  ; KEY[1]     ; 4.571 ; 4.571 ; Rise       ; KEY[1]          ;
;  HEX1[1]  ; KEY[1]     ; 4.546 ; 4.546 ; Rise       ; KEY[1]          ;
;  HEX1[2]  ; KEY[1]     ; 4.429 ; 4.429 ; Rise       ; KEY[1]          ;
;  HEX1[3]  ; KEY[1]     ; 4.386 ; 4.386 ; Rise       ; KEY[1]          ;
;  HEX1[4]  ; KEY[1]     ; 4.476 ; 4.476 ; Rise       ; KEY[1]          ;
;  HEX1[5]  ; KEY[1]     ; 4.410 ; 4.410 ; Rise       ; KEY[1]          ;
;  HEX1[6]  ; KEY[1]     ; 4.437 ; 4.437 ; Rise       ; KEY[1]          ;
; HEX2[*]   ; KEY[1]     ; 4.518 ; 4.518 ; Rise       ; KEY[1]          ;
;  HEX2[0]  ; KEY[1]     ; 4.518 ; 4.518 ; Rise       ; KEY[1]          ;
;  HEX2[1]  ; KEY[1]     ; 4.650 ; 4.650 ; Rise       ; KEY[1]          ;
;  HEX2[2]  ; KEY[1]     ; 4.680 ; 4.680 ; Rise       ; KEY[1]          ;
;  HEX2[3]  ; KEY[1]     ; 4.729 ; 4.729 ; Rise       ; KEY[1]          ;
;  HEX2[4]  ; KEY[1]     ; 4.588 ; 4.588 ; Rise       ; KEY[1]          ;
;  HEX2[5]  ; KEY[1]     ; 4.586 ; 4.586 ; Rise       ; KEY[1]          ;
;  HEX2[6]  ; KEY[1]     ; 4.577 ; 4.577 ; Rise       ; KEY[1]          ;
; HEX3[*]   ; KEY[1]     ; 4.361 ; 4.361 ; Rise       ; KEY[1]          ;
;  HEX3[0]  ; KEY[1]     ; 4.378 ; 4.378 ; Rise       ; KEY[1]          ;
;  HEX3[1]  ; KEY[1]     ; 4.361 ; 4.361 ; Rise       ; KEY[1]          ;
;  HEX3[2]  ; KEY[1]     ; 4.384 ; 4.384 ; Rise       ; KEY[1]          ;
;  HEX3[3]  ; KEY[1]     ; 4.395 ; 4.395 ; Rise       ; KEY[1]          ;
;  HEX3[4]  ; KEY[1]     ; 4.382 ; 4.382 ; Rise       ; KEY[1]          ;
;  HEX3[5]  ; KEY[1]     ; 4.371 ; 4.371 ; Rise       ; KEY[1]          ;
;  HEX3[6]  ; KEY[1]     ; 4.387 ; 4.387 ; Rise       ; KEY[1]          ;
; HEX4[*]   ; KEY[1]     ; 4.352 ; 4.352 ; Rise       ; KEY[1]          ;
;  HEX4[0]  ; KEY[1]     ; 4.673 ; 4.673 ; Rise       ; KEY[1]          ;
;  HEX4[1]  ; KEY[1]     ; 5.598 ; 5.598 ; Rise       ; KEY[1]          ;
;  HEX4[2]  ; KEY[1]     ; 5.385 ; 5.385 ; Rise       ; KEY[1]          ;
;  HEX4[3]  ; KEY[1]     ; 4.786 ; 4.786 ; Rise       ; KEY[1]          ;
;  HEX4[4]  ; KEY[1]     ; 4.352 ; 4.352 ; Rise       ; KEY[1]          ;
;  HEX4[5]  ; KEY[1]     ; 5.839 ; 5.839 ; Rise       ; KEY[1]          ;
;  HEX4[6]  ; KEY[1]     ; 4.691 ; 4.691 ; Rise       ; KEY[1]          ;
; HEX5[*]   ; KEY[1]     ; 4.655 ; 4.655 ; Rise       ; KEY[1]          ;
;  HEX5[0]  ; KEY[1]     ; 4.685 ; 4.685 ; Rise       ; KEY[1]          ;
;  HEX5[1]  ; KEY[1]     ; 4.665 ; 4.665 ; Rise       ; KEY[1]          ;
;  HEX5[2]  ; KEY[1]     ; 4.655 ; 4.655 ; Rise       ; KEY[1]          ;
;  HEX5[3]  ; KEY[1]     ; 4.824 ; 4.824 ; Rise       ; KEY[1]          ;
;  HEX5[4]  ; KEY[1]     ; 4.672 ; 4.672 ; Rise       ; KEY[1]          ;
;  HEX5[5]  ; KEY[1]     ; 5.015 ; 5.015 ; Rise       ; KEY[1]          ;
;  HEX5[6]  ; KEY[1]     ; 5.000 ; 5.000 ; Rise       ; KEY[1]          ;
; HEX6[*]   ; KEY[1]     ; 4.615 ; 4.615 ; Rise       ; KEY[1]          ;
;  HEX6[0]  ; KEY[1]     ; 4.781 ; 4.781 ; Rise       ; KEY[1]          ;
;  HEX6[1]  ; KEY[1]     ; 5.496 ; 5.496 ; Rise       ; KEY[1]          ;
;  HEX6[2]  ; KEY[1]     ; 5.060 ; 5.060 ; Rise       ; KEY[1]          ;
;  HEX6[3]  ; KEY[1]     ; 5.397 ; 5.397 ; Rise       ; KEY[1]          ;
;  HEX6[4]  ; KEY[1]     ; 4.615 ; 4.615 ; Rise       ; KEY[1]          ;
;  HEX6[5]  ; KEY[1]     ; 5.607 ; 5.607 ; Rise       ; KEY[1]          ;
;  HEX6[6]  ; KEY[1]     ; 4.719 ; 4.719 ; Rise       ; KEY[1]          ;
; HEX7[*]   ; KEY[1]     ; 4.740 ; 4.740 ; Rise       ; KEY[1]          ;
;  HEX7[0]  ; KEY[1]     ; 4.987 ; 4.987 ; Rise       ; KEY[1]          ;
;  HEX7[1]  ; KEY[1]     ; 5.783 ; 5.783 ; Rise       ; KEY[1]          ;
;  HEX7[2]  ; KEY[1]     ; 4.740 ; 4.740 ; Rise       ; KEY[1]          ;
;  HEX7[3]  ; KEY[1]     ; 5.619 ; 5.619 ; Rise       ; KEY[1]          ;
;  HEX7[4]  ; KEY[1]     ; 4.816 ; 4.816 ; Rise       ; KEY[1]          ;
;  HEX7[5]  ; KEY[1]     ; 4.857 ; 4.857 ; Rise       ; KEY[1]          ;
;  HEX7[6]  ; KEY[1]     ; 4.877 ; 4.877 ; Rise       ; KEY[1]          ;
; LEDG[*]   ; KEY[1]     ; 4.362 ; 4.362 ; Rise       ; KEY[1]          ;
;  LEDG[0]  ; KEY[1]     ; 4.372 ; 4.372 ; Rise       ; KEY[1]          ;
;  LEDG[1]  ; KEY[1]     ; 4.362 ; 4.362 ; Rise       ; KEY[1]          ;
;  LEDG[7]  ; KEY[1]     ; 4.607 ; 4.607 ; Rise       ; KEY[1]          ;
; LEDR[*]   ; KEY[1]     ; 4.468 ; 4.468 ; Rise       ; KEY[1]          ;
;  LEDR[0]  ; KEY[1]     ; 4.720 ; 4.720 ; Rise       ; KEY[1]          ;
;  LEDR[1]  ; KEY[1]     ; 4.722 ; 4.722 ; Rise       ; KEY[1]          ;
;  LEDR[3]  ; KEY[1]     ; 4.779 ; 4.779 ; Rise       ; KEY[1]          ;
;  LEDR[4]  ; KEY[1]     ; 4.796 ; 4.796 ; Rise       ; KEY[1]          ;
;  LEDR[5]  ; KEY[1]     ; 5.040 ; 5.040 ; Rise       ; KEY[1]          ;
;  LEDR[6]  ; KEY[1]     ; 4.749 ; 4.749 ; Rise       ; KEY[1]          ;
;  LEDR[7]  ; KEY[1]     ; 4.675 ; 4.675 ; Rise       ; KEY[1]          ;
;  LEDR[8]  ; KEY[1]     ; 4.765 ; 4.765 ; Rise       ; KEY[1]          ;
;  LEDR[9]  ; KEY[1]     ; 4.596 ; 4.596 ; Rise       ; KEY[1]          ;
;  LEDR[12] ; KEY[1]     ; 4.669 ; 4.669 ; Rise       ; KEY[1]          ;
;  LEDR[13] ; KEY[1]     ; 4.468 ; 4.468 ; Rise       ; KEY[1]          ;
;  LEDR[14] ; KEY[1]     ; 5.048 ; 5.048 ; Rise       ; KEY[1]          ;
;  LEDR[15] ; KEY[1]     ; 4.888 ; 4.888 ; Rise       ; KEY[1]          ;
;  LEDR[17] ; KEY[1]     ; 4.750 ; 4.750 ; Rise       ; KEY[1]          ;
; LEDR[*]   ; KEY[1]     ; 7.080 ; 7.080 ; Fall       ; KEY[1]          ;
;  LEDR[17] ; KEY[1]     ; 7.080 ; 7.080 ; Fall       ; KEY[1]          ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Progagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[2]      ; HEX0[0]     ; 9.269 ; 9.269 ; 9.269 ; 9.269 ;
; SW[2]      ; HEX0[1]     ; 9.277 ; 9.277 ; 9.277 ; 9.277 ;
; SW[2]      ; HEX0[2]     ; 9.270 ; 9.270 ; 9.270 ; 9.270 ;
; SW[2]      ; HEX0[3]     ; 9.051 ; 9.051 ; 9.051 ; 9.051 ;
; SW[2]      ; HEX0[4]     ; 9.010 ; 9.010 ; 9.010 ; 9.010 ;
; SW[2]      ; HEX0[5]     ; 9.033 ; 9.033 ; 9.033 ; 9.033 ;
; SW[2]      ; HEX0[6]     ; 9.029 ; 9.029 ; 9.029 ; 9.029 ;
; SW[2]      ; HEX1[0]     ; 8.363 ; 8.363 ; 8.363 ; 8.363 ;
; SW[2]      ; HEX1[1]     ; 8.311 ; 8.311 ; 8.311 ; 8.311 ;
; SW[2]      ; HEX1[2]     ; 8.170 ; 8.170 ; 8.170 ; 8.170 ;
; SW[2]      ; HEX1[3]     ; 7.991 ; 7.991 ; 7.991 ; 7.991 ;
; SW[2]      ; HEX1[4]     ; 8.231 ; 8.231 ; 8.231 ; 8.231 ;
; SW[2]      ; HEX1[5]     ; 8.141 ; 8.141 ; 8.141 ; 8.141 ;
; SW[2]      ; HEX1[6]     ; 8.168 ; 8.168 ; 8.168 ; 8.168 ;
; SW[2]      ; HEX2[0]     ; 8.149 ; 8.149 ; 8.149 ; 8.149 ;
; SW[2]      ; HEX2[1]     ; 8.527 ; 8.527 ; 8.527 ; 8.527 ;
; SW[2]      ; HEX2[2]     ; 8.798 ; 8.798 ; 8.798 ; 8.798 ;
; SW[2]      ; HEX2[3]     ; 8.888 ; 8.888 ; 8.888 ; 8.888 ;
; SW[2]      ; HEX2[4]     ; 8.568 ; 8.568 ; 8.568 ; 8.568 ;
; SW[2]      ; HEX2[5]     ; 8.598 ; 8.598 ; 8.598 ; 8.598 ;
; SW[2]      ; HEX2[6]     ; 8.591 ; 8.591 ; 8.591 ; 8.591 ;
; SW[2]      ; HEX3[0]     ; 8.282 ; 8.282 ; 8.282 ; 8.282 ;
; SW[2]      ; HEX3[1]     ; 8.258 ; 8.258 ; 8.258 ; 8.258 ;
; SW[2]      ; HEX3[2]     ; 8.330 ; 8.330 ; 8.330 ; 8.330 ;
; SW[2]      ; HEX3[3]     ; 8.343 ; 8.343 ; 8.343 ; 8.343 ;
; SW[2]      ; HEX3[4]     ; 8.330 ; 8.330 ; 8.330 ; 8.330 ;
; SW[2]      ; HEX3[5]     ; 8.473 ; 8.473 ; 8.473 ; 8.473 ;
; SW[2]      ; HEX3[6]     ; 8.492 ; 8.492 ; 8.492 ; 8.492 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[2]      ; HEX0[0]     ; 4.423 ; 4.423 ; 4.423 ; 4.423 ;
; SW[2]      ; HEX0[1]     ; 4.400 ; 4.400 ; 4.400 ; 4.400 ;
; SW[2]      ; HEX0[2]     ; 4.399 ; 4.399 ; 4.399 ; 4.399 ;
; SW[2]      ; HEX0[3]     ; 4.304 ; 4.304 ; 4.304 ; 4.304 ;
; SW[2]      ; HEX0[4]     ; 4.308 ; 4.308 ; 4.308 ; 4.308 ;
; SW[2]      ; HEX0[5]     ; 4.290 ; 4.290 ; 4.290 ; 4.290 ;
; SW[2]      ; HEX0[6]     ; 4.295 ; 4.295 ; 4.295 ; 4.295 ;
; SW[2]      ; HEX1[0]     ; 3.972 ; 3.972 ; 3.972 ; 3.972 ;
; SW[2]      ; HEX1[1]     ; 3.947 ; 3.947 ; 3.947 ; 3.947 ;
; SW[2]      ; HEX1[2]     ; 3.830 ; 3.830 ; 3.830 ; 3.830 ;
; SW[2]      ; HEX1[3]     ; 3.787 ; 3.787 ; 3.787 ; 3.787 ;
; SW[2]      ; HEX1[4]     ; 3.877 ; 3.877 ; 3.877 ; 3.877 ;
; SW[2]      ; HEX1[5]     ; 3.811 ; 3.811 ; 3.811 ; 3.811 ;
; SW[2]      ; HEX1[6]     ; 3.838 ; 3.838 ; 3.838 ; 3.838 ;
; SW[2]      ; HEX2[0]     ; 3.925 ; 3.925 ; 3.925 ; 3.925 ;
; SW[2]      ; HEX2[1]     ; 4.057 ; 4.057 ; 4.057 ; 4.057 ;
; SW[2]      ; HEX2[2]     ; 4.184 ; 4.184 ; 4.184 ; 4.184 ;
; SW[2]      ; HEX2[3]     ; 4.236 ; 4.236 ; 4.236 ; 4.236 ;
; SW[2]      ; HEX2[4]     ; 4.089 ; 4.089 ; 4.089 ; 4.089 ;
; SW[2]      ; HEX2[5]     ; 4.093 ; 4.093 ; 4.093 ; 4.093 ;
; SW[2]      ; HEX2[6]     ; 4.084 ; 4.084 ; 4.084 ; 4.084 ;
; SW[2]      ; HEX3[0]     ; 3.775 ; 3.775 ; 3.775 ; 3.775 ;
; SW[2]      ; HEX3[1]     ; 3.758 ; 3.758 ; 3.758 ; 3.758 ;
; SW[2]      ; HEX3[2]     ; 3.781 ; 3.781 ; 3.781 ; 3.781 ;
; SW[2]      ; HEX3[3]     ; 3.792 ; 3.792 ; 3.792 ; 3.792 ;
; SW[2]      ; HEX3[4]     ; 3.779 ; 3.779 ; 3.779 ; 3.779 ;
; SW[2]      ; HEX3[5]     ; 3.768 ; 3.768 ; 3.768 ; 3.768 ;
; SW[2]      ; HEX3[6]     ; 3.784 ; 3.784 ; 3.784 ; 3.784 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; KEY[1]     ; KEY[1]   ; 13367    ; 440      ; 28       ; 16       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; KEY[1]     ; KEY[1]   ; 13367    ; 440      ; 28       ; 16       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 172   ; 172  ;
; Unconstrained Output Ports      ; 73    ; 73   ;
; Unconstrained Output Port Paths ; 427   ; 427  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition
    Info: Processing started: Sun Nov 17 00:40:30 2013
Info: Command: quartus_sta multicycle -c multicycle
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Critical Warning (332012): Synopsys Design Constraints File file not found: 'multicycle.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name KEY[1] KEY[1]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -8.354
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -8.354      -412.050 KEY[1] 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 KEY[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -341.222 KEY[1] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 82 output pins without output pin load capacitance assignment
    Info (306007): Pin "HEX0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.149
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.149      -133.696 KEY[1] 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 KEY[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -341.222 KEY[1] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 285 megabytes
    Info: Processing ended: Sun Nov 17 00:40:34 2013
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:02


