0.6
2018.3
Dec  6 2018
23:39:36
/home/yveswong/key_led/key_led.sim/sim_1/behav/xsim/glbl.v,1544155481,verilog,,,,glbl,,,,,,,,
/home/yveswong/key_led/key_led.srcs/sim_1/new/tb_key_led.v,1681810310,verilog,,,,tb_key_led,,,,,,,,
/home/yveswong/key_led/key_led.srcs/sources_1/new/key_led.v,1681810328,verilog,,/home/yveswong/key_led/key_led.srcs/sim_1/new/tb_key_led.v,,key_led;time_delay,,,,,,,,
