TimeQuest Timing Analyzer report for Penelope
Wed Sep 14 20:21:39 2011
Quartus II Version 10.1 Build 197 01/19/2011 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'C122_clk'
 13. Slow Model Setup: '_10MHZ'
 14. Slow Model Setup: 'clk_lrclk_gen:clrgen|BCLK'
 15. Slow Model Hold: 'C122_clk'
 16. Slow Model Hold: '_10MHZ'
 17. Slow Model Hold: 'clk_lrclk_gen:clrgen|BCLK'
 18. Slow Model Recovery: 'C122_clk'
 19. Slow Model Removal: 'C122_clk'
 20. Slow Model Minimum Pulse Width: 'C122_clk'
 21. Slow Model Minimum Pulse Width: '_10MHZ'
 22. Slow Model Minimum Pulse Width: 'clk_lrclk_gen:clrgen|BCLK'
 23. Setup Times
 24. Hold Times
 25. Clock to Output Times
 26. Minimum Clock to Output Times
 27. Propagation Delay
 28. Minimum Propagation Delay
 29. Output Enable Times
 30. Minimum Output Enable Times
 31. Output Disable Times
 32. Minimum Output Disable Times
 33. Fast Model Setup Summary
 34. Fast Model Hold Summary
 35. Fast Model Recovery Summary
 36. Fast Model Removal Summary
 37. Fast Model Minimum Pulse Width Summary
 38. Fast Model Setup: 'C122_clk'
 39. Fast Model Setup: '_10MHZ'
 40. Fast Model Setup: 'clk_lrclk_gen:clrgen|BCLK'
 41. Fast Model Hold: 'C122_clk'
 42. Fast Model Hold: '_10MHZ'
 43. Fast Model Hold: 'clk_lrclk_gen:clrgen|BCLK'
 44. Fast Model Recovery: 'C122_clk'
 45. Fast Model Removal: 'C122_clk'
 46. Fast Model Minimum Pulse Width: 'C122_clk'
 47. Fast Model Minimum Pulse Width: '_10MHZ'
 48. Fast Model Minimum Pulse Width: 'clk_lrclk_gen:clrgen|BCLK'
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Propagation Delay
 54. Minimum Propagation Delay
 55. Output Enable Times
 56. Minimum Output Enable Times
 57. Output Disable Times
 58. Minimum Output Disable Times
 59. Multicorner Timing Analysis Summary
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Progagation Delay
 65. Minimum Progagation Delay
 66. Setup Transfers
 67. Hold Transfers
 68. Recovery Transfers
 69. Removal Transfers
 70. Report TCCS
 71. Report RSKM
 72. Unconstrained Paths
 73. TimeQuest Timing Analyzer Messages
 74. TimeQuest Timing Analyzer Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 10.1 Build 197 01/19/2011 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Penelope                                                        ;
; Device Family      ; Cyclone II                                                      ;
; Device Name        ; EP2C8Q208C8                                                     ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Unavailable                                                     ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; Penelope.sdc  ; OK     ; Wed Sep 14 20:21:34 2011 ;
+---------------+--------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                           ;
+---------------------------+-----------+---------+------------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------+-------------------------------+
; Clock Name                ; Type      ; Period  ; Frequency  ; Rise  ; Fall    ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source   ; Targets                       ;
+---------------------------+-----------+---------+------------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------+-------------------------------+
; _10MHZ                    ; Base      ; 100.000 ; 10.0 MHz   ; 0.000 ; 50.000  ;            ;           ;             ;       ;        ;           ;            ;          ;          ;          ; { _10MHZ }                    ;
; C122_clk                  ; Base      ; 8.138   ; 122.88 MHz ; 0.000 ; 4.069   ;            ;           ;             ;       ;        ;           ;            ;          ;          ;          ; { C122_clk }                  ;
; clk_lrclk_gen:clrgen|BCLK ; Generated ; 325.520 ; 3.07 MHz   ; 0.000 ; 162.760 ;            ; 40        ; 1           ;       ;        ;           ;            ; false    ; C122_clk ; C122_clk ; { clk_lrclk_gen:clrgen|BCLK } ;
+---------------------------+-----------+---------+------------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------+-------------------------------+


+-----------------------------------------------------------------+
; Slow Model Fmax Summary                                         ;
+------------+-----------------+---------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                ; Note ;
+------------+-----------------+---------------------------+------+
; 119.63 MHz ; 119.63 MHz      ; C122_clk                  ;      ;
; 175.25 MHz ; 175.25 MHz      ; clk_lrclk_gen:clrgen|BCLK ;      ;
; 333.56 MHz ; 333.56 MHz      ; _10MHZ                    ;      ;
+------------+-----------------+---------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------+
; Slow Model Setup Summary                            ;
+---------------------------+---------+---------------+
; Clock                     ; Slack   ; End Point TNS ;
+---------------------------+---------+---------------+
; C122_clk                  ; -0.221  ; -0.301        ;
; _10MHZ                    ; 97.002  ; 0.000         ;
; clk_lrclk_gen:clrgen|BCLK ; 319.814 ; 0.000         ;
+---------------------------+---------+---------------+


+---------------------------------------------------+
; Slow Model Hold Summary                           ;
+---------------------------+-------+---------------+
; Clock                     ; Slack ; End Point TNS ;
+---------------------------+-------+---------------+
; C122_clk                  ; 0.499 ; 0.000         ;
; _10MHZ                    ; 0.499 ; 0.000         ;
; clk_lrclk_gen:clrgen|BCLK ; 0.499 ; 0.000         ;
+---------------------------+-------+---------------+


+----------------------------------+
; Slow Model Recovery Summary      ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; C122_clk ; 3.384 ; 0.000         ;
+----------+-------+---------------+


+----------------------------------+
; Slow Model Removal Summary       ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; C122_clk ; 4.488 ; 0.000         ;
+----------+-------+---------------+


+-----------------------------------------------------+
; Slow Model Minimum Pulse Width Summary              ;
+---------------------------+---------+---------------+
; Clock                     ; Slack   ; End Point TNS ;
+---------------------------+---------+---------------+
; C122_clk                  ; 1.300   ; 0.000         ;
; _10MHZ                    ; 48.758  ; 0.000         ;
; clk_lrclk_gen:clrgen|BCLK ; 161.518 ; 0.000         ;
+---------------------------+---------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'C122_clk'                                                                                                                                                                             ;
+--------+------------------------------------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                    ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.221 ; cpl_cordic:cordic_inst|phase[2]_OTERM965                                     ; cpl_cordic:cordic_inst|Y[0][6]             ; C122_clk     ; C122_clk    ; 8.138        ; 0.032      ; 8.431      ;
; -0.182 ; cpl_cordic:cordic_inst|phase[0]_OTERM961                                     ; cpl_cordic:cordic_inst|Y[0][6]             ; C122_clk     ; C122_clk    ; 8.138        ; 0.032      ; 8.392      ;
; -0.080 ; cicint:cic_I|section_out9[3]                                                 ; cicint:cic_I|section_out10[61]             ; C122_clk     ; C122_clk    ; 8.138        ; -0.027     ; 8.231      ;
; -0.009 ; cpl_cordic:cordic_inst|phase[1]_OTERM963                                     ; cpl_cordic:cordic_inst|Y[0][6]             ; C122_clk     ; C122_clk    ; 8.138        ; 0.032      ; 8.219      ;
; 0.003  ; cicint:cic_I|section_out10[0]                                                ; cicint:cic_I|section_out10[61]             ; C122_clk     ; C122_clk    ; 8.138        ; -0.026     ; 8.149      ;
; 0.006  ; cicint:cic_I|section_out9[3]                                                 ; cicint:cic_I|section_out10[60]             ; C122_clk     ; C122_clk    ; 8.138        ; -0.027     ; 8.145      ;
; 0.032  ; cpl_cordic:cordic_inst|phase[2]_OTERM965                                     ; cpl_cordic:cordic_inst|X[0][7]             ; C122_clk     ; C122_clk    ; 8.138        ; 0.032      ; 8.178      ;
; 0.036  ; cpl_cordic:cordic_inst|phase[2]_OTERM965                                     ; cpl_cordic:cordic_inst|X[0][6]             ; C122_clk     ; C122_clk    ; 8.138        ; 0.032      ; 8.174      ;
; 0.038  ; cicint:cic_Q|section_out9[0]                                                 ; cicint:cic_Q|section_out10[61]             ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 8.162      ;
; 0.069  ; lpm_mult:Mult0|mult_7ct:auto_generated|add9_result[3]~6_OTERM1083_OTERM1209  ; cpl_cordic:cordic_inst|phase[31]_OTERM1023 ; C122_clk     ; C122_clk    ; 8.138        ; -0.004     ; 8.105      ;
; 0.071  ; cpl_cordic:cordic_inst|phase[0]_OTERM961                                     ; cpl_cordic:cordic_inst|X[0][7]             ; C122_clk     ; C122_clk    ; 8.138        ; 0.032      ; 8.139      ;
; 0.075  ; cpl_cordic:cordic_inst|phase[0]_OTERM961                                     ; cpl_cordic:cordic_inst|X[0][6]             ; C122_clk     ; C122_clk    ; 8.138        ; 0.032      ; 8.135      ;
; 0.076  ; cicint:cic_I|section_out9[1]                                                 ; cicint:cic_I|section_out10[61]             ; C122_clk     ; C122_clk    ; 8.138        ; -0.027     ; 8.075      ;
; 0.089  ; cicint:cic_I|section_out10[0]                                                ; cicint:cic_I|section_out10[60]             ; C122_clk     ; C122_clk    ; 8.138        ; -0.026     ; 8.063      ;
; 0.092  ; cicint:cic_I|section_out9[3]                                                 ; cicint:cic_I|section_out10[59]             ; C122_clk     ; C122_clk    ; 8.138        ; -0.027     ; 8.059      ;
; 0.095  ; cpl_cordic:cordic_inst|phase[3]_OTERM967                                     ; cpl_cordic:cordic_inst|Y[0][6]             ; C122_clk     ; C122_clk    ; 8.138        ; 0.032      ; 8.115      ;
; 0.124  ; cicint:cic_Q|section_out9[0]                                                 ; cicint:cic_Q|section_out10[60]             ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 8.076      ;
; 0.137  ; cicint:cic_I|section_out9[0]                                                 ; cicint:cic_I|section_out10[61]             ; C122_clk     ; C122_clk    ; 8.138        ; -0.027     ; 8.014      ;
; 0.143  ; cicint:cic_Q|section_out10[1]                                                ; cicint:cic_Q|section_out10[61]             ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 8.057      ;
; 0.155  ; lpm_mult:Mult0|mult_7ct:auto_generated|add9_result[3]~6_OTERM1083_OTERM1209  ; cpl_cordic:cordic_inst|phase[30]_OTERM1021 ; C122_clk     ; C122_clk    ; 8.138        ; -0.004     ; 8.019      ;
; 0.157  ; lpm_mult:Mult0|mult_7ct:auto_generated|add9_result[0]~0_OTERM1089_OTERM1179  ; cpl_cordic:cordic_inst|phase[31]_OTERM1023 ; C122_clk     ; C122_clk    ; 8.138        ; -0.004     ; 8.017      ;
; 0.162  ; cicint:cic_I|section_out9[1]                                                 ; cicint:cic_I|section_out10[60]             ; C122_clk     ; C122_clk    ; 8.138        ; -0.027     ; 7.989      ;
; 0.175  ; cicint:cic_I|section_out10[0]                                                ; cicint:cic_I|section_out10[59]             ; C122_clk     ; C122_clk    ; 8.138        ; -0.026     ; 7.977      ;
; 0.178  ; cicint:cic_I|section_out9[3]                                                 ; cicint:cic_I|section_out10[58]             ; C122_clk     ; C122_clk    ; 8.138        ; -0.027     ; 7.973      ;
; 0.192  ; cicint:cic_Q|section_out9[1]                                                 ; cicint:cic_Q|section_out10[61]             ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 8.008      ;
; 0.197  ; cpl_cordic:cordic_inst|phase[4]_OTERM969                                     ; cpl_cordic:cordic_inst|Y[0][6]             ; C122_clk     ; C122_clk    ; 8.138        ; 0.013      ; 7.994      ;
; 0.203  ; lpm_mult:Mult0|mult_7ct:auto_generated|add9_result[0]~0_OTERM1089_OTERM1215  ; cpl_cordic:cordic_inst|phase[31]_OTERM1023 ; C122_clk     ; C122_clk    ; 8.138        ; -0.004     ; 7.971      ;
; 0.210  ; cicint:cic_Q|section_out9[0]                                                 ; cicint:cic_Q|section_out10[59]             ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 7.990      ;
; 0.211  ; cicint:cic_I|section_out9[2]                                                 ; cicint:cic_I|section_out10[61]             ; C122_clk     ; C122_clk    ; 8.138        ; -0.027     ; 7.940      ;
; 0.217  ; lpm_mult:Mult0|mult_7ct:auto_generated|add9_result[4]~8_OTERM1081_OTERM1171  ; cpl_cordic:cordic_inst|phase[31]_OTERM1023 ; C122_clk     ; C122_clk    ; 8.138        ; -0.004     ; 7.957      ;
; 0.223  ; cicint:cic_I|section_out9[0]                                                 ; cicint:cic_I|section_out10[60]             ; C122_clk     ; C122_clk    ; 8.138        ; -0.027     ; 7.928      ;
; 0.228  ; cicint:cic_Q|section_out9[6]                                                 ; cicint:cic_Q|section_out10[61]             ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 7.972      ;
; 0.229  ; cicint:cic_Q|section_out10[1]                                                ; cicint:cic_Q|section_out10[60]             ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 7.971      ;
; 0.231  ; cicint:cic_I|section_out9[10]                                                ; cicint:cic_I|section_out10[61]             ; C122_clk     ; C122_clk    ; 8.138        ; -0.017     ; 7.930      ;
; 0.235  ; lpm_mult:Mult0|mult_7ct:auto_generated|add9_result[1]~2_OTERM1087_OTERM1213  ; cpl_cordic:cordic_inst|phase[31]_OTERM1023 ; C122_clk     ; C122_clk    ; 8.138        ; -0.004     ; 7.939      ;
; 0.237  ; cicint:cic_Q|section_out6[19]_OTERM121_OTERM691~_Duplicate                   ; cicint:cic_Q|section_out7[30]              ; C122_clk     ; C122_clk    ; 8.138        ; -0.004     ; 7.937      ;
; 0.241  ; lpm_mult:Mult0|mult_7ct:auto_generated|add9_result[3]~6_OTERM1083_OTERM1209  ; cpl_cordic:cordic_inst|phase[29]_OTERM1019 ; C122_clk     ; C122_clk    ; 8.138        ; -0.004     ; 7.933      ;
; 0.243  ; lpm_mult:Mult0|mult_7ct:auto_generated|add9_result[0]~0_OTERM1089_OTERM1179  ; cpl_cordic:cordic_inst|phase[30]_OTERM1021 ; C122_clk     ; C122_clk    ; 8.138        ; -0.004     ; 7.931      ;
; 0.244  ; cpl_cordic:cordic_inst|phase[1]_OTERM963                                     ; cpl_cordic:cordic_inst|X[0][7]             ; C122_clk     ; C122_clk    ; 8.138        ; 0.032      ; 7.966      ;
; 0.248  ; cpl_cordic:cordic_inst|phase[1]_OTERM963                                     ; cpl_cordic:cordic_inst|X[0][6]             ; C122_clk     ; C122_clk    ; 8.138        ; 0.032      ; 7.962      ;
; 0.248  ; cicint:cic_I|section_out9[1]                                                 ; cicint:cic_I|section_out10[59]             ; C122_clk     ; C122_clk    ; 8.138        ; -0.027     ; 7.903      ;
; 0.257  ; cicint:cic_Q|section_out9[9]                                                 ; cicint:cic_Q|section_out10[61]             ; C122_clk     ; C122_clk    ; 8.138        ; 0.013      ; 7.934      ;
; 0.261  ; lpm_mult:Mult0|mult_7ct:auto_generated|add9_result[5]~10_OTERM1079_OTERM1205 ; cpl_cordic:cordic_inst|phase[31]_OTERM1023 ; C122_clk     ; C122_clk    ; 8.138        ; -0.004     ; 7.913      ;
; 0.261  ; cicint:cic_I|section_out10[0]                                                ; cicint:cic_I|section_out10[58]             ; C122_clk     ; C122_clk    ; 8.138        ; -0.026     ; 7.891      ;
; 0.264  ; cicint:cic_I|section_out9[3]                                                 ; cicint:cic_I|section_out10[57]             ; C122_clk     ; C122_clk    ; 8.138        ; -0.027     ; 7.887      ;
; 0.265  ; cpl_cordic:cordic_inst|phase[2]_OTERM965                                     ; cpl_cordic:cordic_inst|Y[0][7]             ; C122_clk     ; C122_clk    ; 8.138        ; 0.041      ; 7.954      ;
; 0.268  ; cicint:cic_Q|section_out9[2]                                                 ; cicint:cic_Q|section_out10[61]             ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 7.932      ;
; 0.278  ; cicint:cic_Q|section_out9[1]                                                 ; cicint:cic_Q|section_out10[60]             ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 7.922      ;
; 0.286  ; cicint:cic_Q|section_out6[19]_OTERM121_OTERM693                              ; cicint:cic_Q|section_out7[30]              ; C122_clk     ; C122_clk    ; 8.138        ; -0.004     ; 7.888      ;
; 0.287  ; lpm_mult:Mult0|mult_7ct:auto_generated|add9_result[1]~2_OTERM1087_OTERM1177  ; cpl_cordic:cordic_inst|phase[31]_OTERM1023 ; C122_clk     ; C122_clk    ; 8.138        ; -0.004     ; 7.887      ;
; 0.289  ; lpm_mult:Mult0|mult_7ct:auto_generated|add9_result[0]~0_OTERM1089_OTERM1215  ; cpl_cordic:cordic_inst|phase[30]_OTERM1021 ; C122_clk     ; C122_clk    ; 8.138        ; -0.004     ; 7.885      ;
; 0.296  ; cicint:cic_Q|section_out9[0]                                                 ; cicint:cic_Q|section_out10[58]             ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 7.904      ;
; 0.297  ; cicint:cic_I|section_out9[2]                                                 ; cicint:cic_I|section_out10[60]             ; C122_clk     ; C122_clk    ; 8.138        ; -0.027     ; 7.854      ;
; 0.298  ; cicint:cic_Q|section_out9[3]                                                 ; cicint:cic_Q|section_out10[61]             ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 7.902      ;
; 0.303  ; lpm_mult:Mult0|mult_7ct:auto_generated|add9_result[4]~8_OTERM1081_OTERM1171  ; cpl_cordic:cordic_inst|phase[30]_OTERM1021 ; C122_clk     ; C122_clk    ; 8.138        ; -0.004     ; 7.871      ;
; 0.304  ; cpl_cordic:cordic_inst|phase[0]_OTERM961                                     ; cpl_cordic:cordic_inst|Y[0][7]             ; C122_clk     ; C122_clk    ; 8.138        ; 0.041      ; 7.915      ;
; 0.309  ; cicint:cic_I|section_out9[0]                                                 ; cicint:cic_I|section_out10[59]             ; C122_clk     ; C122_clk    ; 8.138        ; -0.027     ; 7.842      ;
; 0.314  ; cicint:cic_Q|section_out9[6]                                                 ; cicint:cic_Q|section_out10[60]             ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 7.886      ;
; 0.315  ; cicint:cic_Q|section_out10[1]                                                ; cicint:cic_Q|section_out10[59]             ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 7.885      ;
; 0.317  ; cicint:cic_I|section_out9[10]                                                ; cicint:cic_I|section_out10[60]             ; C122_clk     ; C122_clk    ; 8.138        ; -0.017     ; 7.844      ;
; 0.321  ; lpm_mult:Mult0|mult_7ct:auto_generated|add9_result[1]~2_OTERM1087_OTERM1213  ; cpl_cordic:cordic_inst|phase[30]_OTERM1021 ; C122_clk     ; C122_clk    ; 8.138        ; -0.004     ; 7.853      ;
; 0.323  ; cicint:cic_Q|section_out6[19]_OTERM121_OTERM691~_Duplicate                   ; cicint:cic_Q|section_out7[29]              ; C122_clk     ; C122_clk    ; 8.138        ; -0.004     ; 7.851      ;
; 0.327  ; lpm_mult:Mult0|mult_7ct:auto_generated|add9_result[3]~6_OTERM1083_OTERM1209  ; cpl_cordic:cordic_inst|phase[28]_OTERM1017 ; C122_clk     ; C122_clk    ; 8.138        ; -0.004     ; 7.847      ;
; 0.327  ; cicint:cic_Q|section_out6[19]_OTERM121_OTERM695~_Duplicate                   ; cicint:cic_I|section_out7[30]              ; C122_clk     ; C122_clk    ; 8.138        ; 0.004      ; 7.855      ;
; 0.328  ; lpm_mult:Mult0|mult_7ct:auto_generated|add9_result[2]~4_OTERM1085_OTERM1175  ; cpl_cordic:cordic_inst|phase[31]_OTERM1023 ; C122_clk     ; C122_clk    ; 8.138        ; -0.004     ; 7.846      ;
; 0.329  ; lpm_mult:Mult0|mult_7ct:auto_generated|add9_result[0]~0_OTERM1089_OTERM1179  ; cpl_cordic:cordic_inst|phase[29]_OTERM1019 ; C122_clk     ; C122_clk    ; 8.138        ; -0.004     ; 7.845      ;
; 0.334  ; cicint:cic_I|section_out9[1]                                                 ; cicint:cic_I|section_out10[58]             ; C122_clk     ; C122_clk    ; 8.138        ; -0.027     ; 7.817      ;
; 0.342  ; cicint:cic_Q|input_register[0]                                               ; cicint:cic_Q|Add3~36_OTERM811              ; C122_clk     ; C122_clk    ; 8.138        ; -0.022     ; 7.814      ;
; 0.343  ; cicint:cic_Q|section_out9[9]                                                 ; cicint:cic_Q|section_out10[60]             ; C122_clk     ; C122_clk    ; 8.138        ; 0.013      ; 7.848      ;
; 0.347  ; lpm_mult:Mult0|mult_7ct:auto_generated|add9_result[5]~10_OTERM1079_OTERM1205 ; cpl_cordic:cordic_inst|phase[30]_OTERM1021 ; C122_clk     ; C122_clk    ; 8.138        ; -0.004     ; 7.827      ;
; 0.347  ; cicint:cic_I|section_out10[0]                                                ; cicint:cic_I|section_out10[57]             ; C122_clk     ; C122_clk    ; 8.138        ; -0.026     ; 7.805      ;
; 0.348  ; cpl_cordic:cordic_inst|phase[3]_OTERM967                                     ; cpl_cordic:cordic_inst|X[0][7]             ; C122_clk     ; C122_clk    ; 8.138        ; 0.032      ; 7.862      ;
; 0.349  ; cicint:cic_I|input_register[0]                                               ; cicint:cic_I|Add3~36_OTERM849              ; C122_clk     ; C122_clk    ; 8.138        ; 0.003      ; 7.832      ;
; 0.350  ; cicint:cic_I|section_out9[3]                                                 ; cicint:cic_I|section_out10[56]             ; C122_clk     ; C122_clk    ; 8.138        ; -0.027     ; 7.801      ;
; 0.352  ; cpl_cordic:cordic_inst|phase[3]_OTERM967                                     ; cpl_cordic:cordic_inst|X[0][6]             ; C122_clk     ; C122_clk    ; 8.138        ; 0.032      ; 7.858      ;
; 0.354  ; cicint:cic_Q|section_out9[2]                                                 ; cicint:cic_Q|section_out10[60]             ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 7.846      ;
; 0.364  ; cicint:cic_Q|section_out9[1]                                                 ; cicint:cic_Q|section_out10[59]             ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 7.836      ;
; 0.368  ; cicint:cic_I|section_out7[0]                                                 ; cicint:cic_I|section_out8[40]              ; C122_clk     ; C122_clk    ; 8.138        ; -0.039     ; 7.771      ;
; 0.368  ; lpm_mult:Mult0|mult_7ct:auto_generated|add9_result[2]~4_OTERM1085_OTERM1211  ; cpl_cordic:cordic_inst|phase[31]_OTERM1023 ; C122_clk     ; C122_clk    ; 8.138        ; -0.004     ; 7.806      ;
; 0.368  ; C122_cic_q[0]                                                                ; cicint:cic_Q|Add3~36_OTERM811              ; C122_clk     ; C122_clk    ; 8.138        ; -0.022     ; 7.788      ;
; 0.369  ; cpl_cordic:cordic_inst|phase[5]_OTERM971                                     ; cpl_cordic:cordic_inst|Y[0][6]             ; C122_clk     ; C122_clk    ; 8.138        ; 0.013      ; 7.822      ;
; 0.372  ; cicint:cic_Q|section_out6[19]_OTERM121_OTERM693                              ; cicint:cic_Q|section_out7[29]              ; C122_clk     ; C122_clk    ; 8.138        ; -0.004     ; 7.802      ;
; 0.373  ; lpm_mult:Mult0|mult_7ct:auto_generated|add9_result[1]~2_OTERM1087_OTERM1177  ; cpl_cordic:cordic_inst|phase[30]_OTERM1021 ; C122_clk     ; C122_clk    ; 8.138        ; -0.004     ; 7.801      ;
; 0.375  ; lpm_mult:Mult0|mult_7ct:auto_generated|add9_result[0]~0_OTERM1089_OTERM1215  ; cpl_cordic:cordic_inst|phase[29]_OTERM1019 ; C122_clk     ; C122_clk    ; 8.138        ; -0.004     ; 7.799      ;
; 0.376  ; C122_cic_i[0]                                                                ; cicint:cic_I|Add3~36_OTERM849              ; C122_clk     ; C122_clk    ; 8.138        ; 0.003      ; 7.805      ;
; 0.381  ; cicint:cic_I|section_out9[4]                                                 ; cicint:cic_I|section_out10[61]             ; C122_clk     ; C122_clk    ; 8.138        ; -0.027     ; 7.770      ;
; 0.382  ; cicint:cic_Q|section_out9[0]                                                 ; cicint:cic_Q|section_out10[57]             ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 7.818      ;
; 0.383  ; cicint:cic_I|section_out9[2]                                                 ; cicint:cic_I|section_out10[59]             ; C122_clk     ; C122_clk    ; 8.138        ; -0.027     ; 7.768      ;
; 0.384  ; cicint:cic_Q|section_out9[3]                                                 ; cicint:cic_Q|section_out10[60]             ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 7.816      ;
; 0.389  ; lpm_mult:Mult0|mult_7ct:auto_generated|add9_result[4]~8_OTERM1081_OTERM1171  ; cpl_cordic:cordic_inst|phase[29]_OTERM1019 ; C122_clk     ; C122_clk    ; 8.138        ; -0.004     ; 7.785      ;
; 0.395  ; cicint:cic_I|section_out9[0]                                                 ; cicint:cic_I|section_out10[58]             ; C122_clk     ; C122_clk    ; 8.138        ; -0.027     ; 7.756      ;
; 0.400  ; cicint:cic_Q|section_out9[6]                                                 ; cicint:cic_Q|section_out10[59]             ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 7.800      ;
; 0.401  ; cicint:cic_Q|section_out10[1]                                                ; cicint:cic_Q|section_out10[58]             ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 7.799      ;
; 0.403  ; cicint:cic_I|section_out9[10]                                                ; cicint:cic_I|section_out10[59]             ; C122_clk     ; C122_clk    ; 8.138        ; -0.017     ; 7.758      ;
; 0.405  ; cicint:cic_Q|section_out10[0]                                                ; cicint:cic_Q|section_out10[61]             ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 7.795      ;
; 0.407  ; lpm_mult:Mult0|mult_7ct:auto_generated|add9_result[1]~2_OTERM1087_OTERM1213  ; cpl_cordic:cordic_inst|phase[29]_OTERM1019 ; C122_clk     ; C122_clk    ; 8.138        ; -0.004     ; 7.767      ;
; 0.409  ; cicint:cic_Q|section_out6[19]_OTERM121_OTERM691~_Duplicate                   ; cicint:cic_Q|section_out7[28]              ; C122_clk     ; C122_clk    ; 8.138        ; -0.004     ; 7.765      ;
; 0.413  ; cicint:cic_Q|section_out6[19]_OTERM121_OTERM695~_Duplicate                   ; cicint:cic_I|section_out7[29]              ; C122_clk     ; C122_clk    ; 8.138        ; 0.004      ; 7.769      ;
; 0.414  ; lpm_mult:Mult0|mult_7ct:auto_generated|add9_result[2]~4_OTERM1085_OTERM1175  ; cpl_cordic:cordic_inst|phase[30]_OTERM1021 ; C122_clk     ; C122_clk    ; 8.138        ; -0.004     ; 7.760      ;
; 0.415  ; cicint:cic_I|section_out9[7]                                                 ; cicint:cic_I|section_out10[61]             ; C122_clk     ; C122_clk    ; 8.138        ; -0.027     ; 7.736      ;
+--------+------------------------------------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: '_10MHZ'                                                                                                                                         ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 97.002 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[6] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 3.038      ;
; 97.004 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[3] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 3.036      ;
; 97.005 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[6] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 3.035      ;
; 97.007 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[5] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 3.033      ;
; 97.008 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[4] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 3.032      ;
; 97.078 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[3] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 2.962      ;
; 97.079 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[6] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 2.961      ;
; 97.081 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[5] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 2.959      ;
; 97.087 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[5] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 2.953      ;
; 97.131 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[6] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 2.909      ;
; 97.137 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[4] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 2.903      ;
; 97.179 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[2] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 2.861      ;
; 97.216 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[5] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 2.824      ;
; 97.231 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[3] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 2.809      ;
; 97.255 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[4] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 2.785      ;
; 97.278 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[3] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 2.762      ;
; 97.279 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[6] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 2.761      ;
; 97.281 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[5] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 2.759      ;
; 97.308 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[2] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 2.732      ;
; 97.316 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[0] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 2.724      ;
; 97.317 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[4] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 2.723      ;
; 97.323 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[2] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 2.717      ;
; 97.328 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[6] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 2.712      ;
; 97.334 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[4] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 2.706      ;
; 97.360 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[3] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 2.680      ;
; 97.390 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[0] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 2.650      ;
; 97.397 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[2] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 2.643      ;
; 97.413 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[5] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 2.627      ;
; 97.455 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[3] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 2.585      ;
; 97.590 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[0] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 2.450      ;
; 97.591 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[4] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 2.449      ;
; 97.597 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[2] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 2.443      ;
; 97.767 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[0] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 2.273      ;
; 97.774 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[2] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 2.266      ;
; 97.864 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[3] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 2.176      ;
; 97.865 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[6] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 2.175      ;
; 97.867 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[5] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 2.173      ;
; 97.935 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|clk_o    ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 2.105      ;
; 98.008 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[1] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 2.032      ;
; 98.009 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|clk_o    ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 2.031      ;
; 98.018 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[0] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 2.022      ;
; 98.029 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[0] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 2.011      ;
; 98.176 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[0] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 1.864      ;
; 98.177 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[4] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 1.863      ;
; 98.183 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[2] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 1.857      ;
; 98.209 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|clk_o    ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 1.831      ;
; 98.386 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|clk_o    ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 1.654      ;
; 98.485 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|clk_o    ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 1.555      ;
; 98.519 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|clk_o    ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 1.521      ;
; 98.530 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[1] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 1.510      ;
; 98.847 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|clk_o    ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 1.193      ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_lrclk_gen:clrgen|BCLK'                                                                                                                   ;
+---------+-----------------------------+------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack   ; From Node                   ; To Node                ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------+------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 319.814 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_5[2]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.001     ; 5.745      ;
; 319.875 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_1[10] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.003      ; 5.688      ;
; 319.876 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_1[5]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.003      ; 5.687      ;
; 319.878 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_1[9]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.003      ; 5.685      ;
; 320.147 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_1[2]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.001     ; 5.412      ;
; 320.226 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_5[10] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.003      ; 5.337      ;
; 320.227 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_5[1]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.003      ; 5.336      ;
; 320.229 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_5[11] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.003      ; 5.334      ;
; 320.240 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_5[4]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.001     ; 5.319      ;
; 320.272 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_5[0]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.003      ; 5.291      ;
; 320.280 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_1[0]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.003      ; 5.283      ;
; 320.283 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_1[11] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.003      ; 5.280      ;
; 320.284 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_1[1]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.003      ; 5.279      ;
; 320.284 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_1[7]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.003      ; 5.279      ;
; 320.310 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_1[4]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.001     ; 5.249      ;
; 320.329 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_2[10] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.003      ; 5.234      ;
; 320.330 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_2[7]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.003      ; 5.233      ;
; 320.330 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_2[11] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.003      ; 5.233      ;
; 320.337 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_2[9]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.003      ; 5.226      ;
; 320.338 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_2[0]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.003      ; 5.225      ;
; 320.338 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_2[1]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.003      ; 5.225      ;
; 320.339 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_2[5]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.003      ; 5.224      ;
; 320.364 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_2[2]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.001     ; 5.195      ;
; 320.405 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_5[2]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.001     ; 5.154      ;
; 320.466 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_1[10] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.003      ; 5.097      ;
; 320.467 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_1[5]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.003      ; 5.096      ;
; 320.469 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_1[9]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.003      ; 5.094      ;
; 320.509 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_2[4]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.001     ; 5.050      ;
; 320.541 ; ADC:ADC_SPI|SCLK            ; ADC:ADC_SPI|temp_5[2]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.003     ; 5.016      ;
; 320.549 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_1[3]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.003      ; 5.014      ;
; 320.558 ; ADC:ADC_SPI|bit_cnt[0]      ; ADC:ADC_SPI|MOSI       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.002      ; 5.004      ;
; 320.593 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_5[5]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.003      ; 4.970      ;
; 320.595 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_5[3]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.003      ; 4.968      ;
; 320.596 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_5[6]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.003      ; 4.967      ;
; 320.596 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_5[7]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.003      ; 4.967      ;
; 320.598 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_5[8]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.003      ; 4.965      ;
; 320.602 ; ADC:ADC_SPI|SCLK            ; ADC:ADC_SPI|temp_1[10] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 4.959      ;
; 320.603 ; ADC:ADC_SPI|SCLK            ; ADC:ADC_SPI|temp_1[5]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 4.958      ;
; 320.605 ; ADC:ADC_SPI|SCLK            ; ADC:ADC_SPI|temp_1[9]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 4.956      ;
; 320.771 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_2[3]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.003      ; 4.792      ;
; 320.771 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_2[6]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.003      ; 4.792      ;
; 320.784 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_1[2]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.001     ; 4.775      ;
; 320.817 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_5[10] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.003      ; 4.746      ;
; 320.818 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_5[1]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.003      ; 4.745      ;
; 320.820 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_5[11] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.003      ; 4.743      ;
; 320.831 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_5[4]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.001     ; 4.728      ;
; 320.863 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_5[0]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.003      ; 4.700      ;
; 320.871 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_1[0]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.003      ; 4.692      ;
; 320.874 ; ADC:ADC_SPI|SCLK            ; ADC:ADC_SPI|temp_1[2]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.003     ; 4.683      ;
; 320.874 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_1[11] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.003      ; 4.689      ;
; 320.875 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_1[1]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.003      ; 4.688      ;
; 320.875 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_1[7]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.003      ; 4.688      ;
; 320.897 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_2[8]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.003      ; 4.666      ;
; 320.901 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_1[4]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.001     ; 4.658      ;
; 320.920 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_2[10] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.003      ; 4.643      ;
; 320.921 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_2[7]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.003      ; 4.642      ;
; 320.921 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_2[11] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.003      ; 4.642      ;
; 320.922 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_1[6]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.002      ; 4.640      ;
; 320.928 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_2[9]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.003      ; 4.635      ;
; 320.929 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_2[0]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.003      ; 4.634      ;
; 320.929 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_2[1]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.003      ; 4.634      ;
; 320.930 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_2[5]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.003      ; 4.633      ;
; 320.932 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_5[9]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.002      ; 4.630      ;
; 320.946 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_1[8]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.003      ; 4.617      ;
; 320.953 ; ADC:ADC_SPI|SCLK            ; ADC:ADC_SPI|temp_5[10] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 4.608      ;
; 320.954 ; ADC:ADC_SPI|SCLK            ; ADC:ADC_SPI|temp_5[1]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 4.607      ;
; 320.955 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_2[2]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.001     ; 4.604      ;
; 320.956 ; ADC:ADC_SPI|SCLK            ; ADC:ADC_SPI|temp_5[11] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 4.605      ;
; 320.967 ; ADC:ADC_SPI|SCLK            ; ADC:ADC_SPI|temp_5[4]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.003     ; 4.590      ;
; 320.999 ; ADC:ADC_SPI|SCLK            ; ADC:ADC_SPI|temp_5[0]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 4.562      ;
; 321.007 ; ADC:ADC_SPI|SCLK            ; ADC:ADC_SPI|temp_1[0]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 4.554      ;
; 321.010 ; ADC:ADC_SPI|SCLK            ; ADC:ADC_SPI|temp_1[11] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 4.551      ;
; 321.011 ; ADC:ADC_SPI|SCLK            ; ADC:ADC_SPI|temp_1[1]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 4.550      ;
; 321.011 ; ADC:ADC_SPI|SCLK            ; ADC:ADC_SPI|temp_1[7]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 4.550      ;
; 321.037 ; ADC:ADC_SPI|SCLK            ; ADC:ADC_SPI|temp_1[4]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.003     ; 4.520      ;
; 321.056 ; ADC:ADC_SPI|SCLK            ; ADC:ADC_SPI|temp_2[10] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 4.505      ;
; 321.057 ; ADC:ADC_SPI|SCLK            ; ADC:ADC_SPI|temp_2[7]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 4.504      ;
; 321.057 ; ADC:ADC_SPI|SCLK            ; ADC:ADC_SPI|temp_2[11] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 4.504      ;
; 321.064 ; ADC:ADC_SPI|SCLK            ; ADC:ADC_SPI|temp_2[9]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 4.497      ;
; 321.065 ; ADC:ADC_SPI|SCLK            ; ADC:ADC_SPI|temp_2[0]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 4.496      ;
; 321.065 ; ADC:ADC_SPI|SCLK            ; ADC:ADC_SPI|temp_2[1]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 4.496      ;
; 321.066 ; ADC:ADC_SPI|SCLK            ; ADC:ADC_SPI|temp_2[5]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 4.495      ;
; 321.091 ; ADC:ADC_SPI|SCLK            ; ADC:ADC_SPI|temp_2[2]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.003     ; 4.466      ;
; 321.146 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_2[4]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.001     ; 4.413      ;
; 321.184 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_5[5]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.003      ; 4.379      ;
; 321.186 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_1[3]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.003      ; 4.377      ;
; 321.186 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_5[3]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.003      ; 4.377      ;
; 321.187 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_5[6]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.003      ; 4.376      ;
; 321.187 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_5[7]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.003      ; 4.376      ;
; 321.189 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_5[8]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.003      ; 4.374      ;
; 321.195 ; ADC:ADC_SPI|ADC_address[11] ; ADC:ADC_SPI|temp_5[2]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.003     ; 4.362      ;
; 321.234 ; ADC:ADC_SPI|bit_cnt[1]      ; ADC:ADC_SPI|MOSI       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.002      ; 4.328      ;
; 321.236 ; ADC:ADC_SPI|SCLK            ; ADC:ADC_SPI|temp_2[4]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.003     ; 4.321      ;
; 321.242 ; ADC:ADC_SPI|ADC_address[13] ; ADC:ADC_SPI|temp_5[2]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.003     ; 4.315      ;
; 321.276 ; ADC:ADC_SPI|SCLK            ; ADC:ADC_SPI|temp_1[3]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 4.285      ;
; 321.320 ; ADC:ADC_SPI|SCLK            ; ADC:ADC_SPI|temp_5[5]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 4.241      ;
; 321.322 ; ADC:ADC_SPI|SCLK            ; ADC:ADC_SPI|temp_5[3]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 4.239      ;
; 321.323 ; ADC:ADC_SPI|SCLK            ; ADC:ADC_SPI|temp_5[6]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 4.238      ;
; 321.323 ; ADC:ADC_SPI|SCLK            ; ADC:ADC_SPI|temp_5[7]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 4.238      ;
; 321.325 ; ADC:ADC_SPI|SCLK            ; ADC:ADC_SPI|temp_5[8]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 4.236      ;
+---------+-----------------------------+------------------------+---------------------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'C122_clk'                                                                                                                                                      ;
+-------+-------------------------------------------+-------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; 0.499 ; NWire_xmit:P_MIC|iack                     ; NWire_xmit:P_MIC|iack                     ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_xmit:P_MIC|NW_state~3               ; NWire_xmit:P_MIC|NW_state~3               ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; C122_rst_cnt[10]                          ; C122_rst_cnt[10]                          ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_xmit:P_MIC|dly_cnt[25]              ; NWire_xmit:P_MIC|dly_cnt[25]              ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; clk_lrclk_gen:lrgen|LRCLK                 ; clk_lrclk_gen:lrgen|LRCLK                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; C122_rst_cnt[0]                           ; C122_rst_cnt[0]                           ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:CCrcv|TB_state~4                ; NWire_rcv:CCrcv|TB_state~4                ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:CCrcv|TB_state~3                ; NWire_rcv:CCrcv|TB_state~3                ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_xmit:P_MIC|dly_cnt[0]               ; NWire_xmit:P_MIC|dly_cnt[0]               ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; clk_lrclk_gen:clrgen|LRCLK                ; clk_lrclk_gen:clrgen|LRCLK                ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; counter[0]                                ; counter[0]                                ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; clk_div:TLVCLK|clk_out                    ; clk_div:TLVCLK|clk_out                    ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; clk_div:TLVCLK|cnt[2]                     ; clk_div:TLVCLK|cnt[2]                     ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; clk_div:TLVCLK|cnt[1]                     ; clk_div:TLVCLK|cnt[1]                     ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; clk_div:TLVCLK|cnt[0]                     ; clk_div:TLVCLK|cnt[0]                     ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_xmit:ser_no|NW_state~2              ; NWire_xmit:ser_no|NW_state~2              ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_xmit:ser_no|NW_state~3              ; NWire_xmit:ser_no|NW_state~3              ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_xmit:ser_no|iack                    ; NWire_xmit:ser_no|iack                    ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_xmit:ser_no|NW_state~4              ; NWire_xmit:ser_no|NW_state~4              ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:IQPWM|TB_state~4                ; NWire_rcv:IQPWM|TB_state~4                ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:IQD|TLV_state~3                  ; I2S_xmit:IQD|TLV_state~3                  ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:IQD|TLV_state~2                  ; I2S_xmit:IQD|TLV_state~2                  ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:IQD|TLV_state~4                  ; I2S_xmit:IQD|TLV_state~4                  ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:IQD|bit_count[3]                 ; I2S_xmit:IQD|bit_count[3]                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:IQD|bit_count[0]                 ; I2S_xmit:IQD|bit_count[0]                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:IQD|bit_count[1]                 ; I2S_xmit:IQD|bit_count[1]                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:IQD|bit_count[2]                 ; I2S_xmit:IQD|bit_count[2]                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:IQD|data[0]                      ; I2S_xmit:IQD|data[0]                      ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_xmit:P_MIC|id[15]                   ; NWire_xmit:P_MIC|id[15]                   ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_xmit:ser_no|id[39]                  ; NWire_xmit:ser_no|id[39]                  ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; osc_80khz                                 ; osc_80khz                                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:IQD|obit                         ; I2S_xmit:IQD|obit                         ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; clk_lrclk_gen:clrgen|BCLK                 ; clk_lrclk_gen:clrgen|BCLK                 ; clk_lrclk_gen:clrgen|BCLK ; C122_clk    ; 0.000        ; -0.304     ; 0.805      ;
; 0.499 ; clk_lrclk_gen:clrgen|BCLK                 ; clk_lrclk_gen:clrgen|BCLK                 ; clk_lrclk_gen:clrgen|BCLK ; C122_clk    ; 0.000        ; -0.304     ; 0.805      ;
; 0.734 ; cpl_cordic:cordic_inst|Z[6][1]            ; cpl_cordic:cordic_inst|Z[7][1]            ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.040      ;
; 0.734 ; NWire_rcv:IQPWM|d0                        ; NWire_rcv:IQPWM|d1                        ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.040      ;
; 0.734 ; NWire_rcv:CCrcv|rdata[42]                 ; NWire_rcv:CCrcv|rdata[41]                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.040      ;
; 0.734 ; NWire_xmit:ser_no|id[33]                  ; NWire_xmit:ser_no|id[32]                  ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.040      ;
; 0.734 ; temp[9]                                   ; C122_Power_out[9]                         ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.040      ;
; 0.736 ; cpl_cordic:cordic_inst|Z[16][1]           ; cpl_cordic:cordic_inst|Z[17][2]           ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.042      ;
; 0.736 ; I2S_rcv:PJD|d1                            ; I2S_rcv:PJD|d2                            ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.042      ;
; 0.737 ; I2S_rcv:PJD|lr0                           ; I2S_rcv:PJD|lr1                           ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.043      ;
; 0.738 ; cpl_cordic:cordic_inst|Z[13][0]           ; cpl_cordic:cordic_inst|Z[14][0]           ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.044      ;
; 0.738 ; I2S_rcv:PJD|d0                            ; I2S_rcv:PJD|d1                            ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.044      ;
; 0.739 ; temp2[9]                                  ; C122_AIN2[9]                              ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.045      ;
; 0.739 ; temp1[1]                                  ; C122_AIN1[1]                              ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.045      ;
; 0.739 ; temp[11]                                  ; C122_Power_out[11]                        ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.045      ;
; 0.740 ; cicint:cic_Q|Add3~36_OTERM811             ; cicint:cic_Q|diff4[19]                    ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.046      ;
; 0.740 ; C122_cic_q[14]                            ; cicint:cic_Q|input_register[14]           ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.046      ;
; 0.741 ; cicint:cic_Q|section_out10[61]            ; cicint:cic_Q|section_out10[61]            ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; C122_cic_q[15]                            ; cicint:cic_Q|input_register[15]           ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; temp2[6]                                  ; C122_AIN2[6]                              ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; temp1[3]                                  ; C122_AIN1[3]                              ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; temp1[4]                                  ; C122_AIN1[4]                              ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; temp[5]                                   ; C122_Power_out[5]                         ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.047      ;
; 0.742 ; NWire_rcv:IQPWM|rdata[2]                  ; NWire_rcv:IQPWM|rdata[1]                  ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; temp2[0]                                  ; C122_AIN2[0]                              ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.048      ;
; 0.743 ; cicint:cic_I|Add3~36_OTERM849             ; cicint:cic_I|diff4[19]                    ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; cicint:cic_I|Add3~16_OTERM869             ; cicint:cic_I|diff4[8]                     ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; NWire_rcv:CCrcv|rdata[36]                 ; NWire_rcv:CCrcv|idata[36]                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; temp2[1]                                  ; C122_AIN2[1]                              ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; C122_AIN2[10]                             ; NWire_xmit:ser_no|id[10]                  ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; temp1[7]                                  ; C122_AIN1[7]                              ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.049      ;
; 0.744 ; NWire_rcv:CCrcv|data_cnt[6]               ; NWire_rcv:CCrcv|data_cnt[6]               ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; NWire_rcv:CCrcv|rdata[1]                  ; NWire_rcv:CCrcv|idata[1]                  ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.050      ;
; 0.745 ; NWire_rcv:CCrcv|d2                        ; NWire_rcv:CCrcv|DBrise                    ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; cpl_cordic:cordic_inst|phase[31]_OTERM937 ; cpl_cordic:cordic_inst|phase[31]_OTERM937 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; NWire_rcv:IQPWM|rdata[14]                 ; NWire_rcv:IQPWM|idata[14]                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; NWire_xmit:ser_no|id[4]                   ; NWire_xmit:ser_no|id[3]                   ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.051      ;
; 0.746 ; NWire_rcv:IQPWM|rdata[14]                 ; NWire_rcv:IQPWM|rdata[13]                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; NWire_rcv:IQPWM|rdata[6]                  ; NWire_rcv:IQPWM|rdata[5]                  ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; C122_AIN2[11]                             ; NWire_xmit:ser_no|id[11]                  ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; temp1[2]                                  ; C122_AIN1[2]                              ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; temp1[5]                                  ; C122_AIN1[5]                              ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.052      ;
; 0.747 ; NWire_rcv:CCrcv|rdata[69]                 ; NWire_rcv:CCrcv|rdata[68]                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.053      ;
; 0.747 ; cicint:cic_I|Add3~18_OTERM867             ; cicint:cic_I|diff4[9]                     ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.053      ;
; 0.747 ; NWire_rcv:IQPWM|rdata[3]                  ; NWire_rcv:IQPWM|rdata[2]                  ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.053      ;
; 0.747 ; temp2[5]                                  ; C122_AIN2[5]                              ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.053      ;
; 0.748 ; cicint:cic_Q|section_out9[50]             ; cicint:cic_Q|section_out9[50]             ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.054      ;
; 0.748 ; C122_cic_q[10]                            ; cicint:cic_Q|input_register[10]           ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.054      ;
; 0.748 ; NWire_rcv:CCrcv|rdata[38]                 ; NWire_rcv:CCrcv|rdata[37]                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.054      ;
; 0.748 ; C122_AIN2[5]                              ; NWire_xmit:ser_no|id[5]                   ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.054      ;
; 0.748 ; temp1[10]                                 ; C122_AIN1[10]                             ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.054      ;
; 0.749 ; NWire_rcv:CCrcv|rdata[57]                 ; NWire_rcv:CCrcv|rdata[56]                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.055      ;
; 0.749 ; NWire_rcv:IQPWM|rdata[15]                 ; NWire_rcv:IQPWM|idata[15]                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.055      ;
; 0.749 ; C122_cic_i[12]                            ; cicint:cic_I|input_register[12]           ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.055      ;
; 0.749 ; NWire_rcv:IQPWM|rdata[30]                 ; NWire_rcv:IQPWM|rdata[29]                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.055      ;
; 0.749 ; NWire_rcv:IQPWM|rdata[20]                 ; NWire_rcv:IQPWM|rdata[19]                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.055      ;
; 0.749 ; NWire_rcv:IQPWM|rdata[16]                 ; NWire_rcv:IQPWM|idata[16]                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.055      ;
; 0.749 ; NWire_rcv:CCrcv|rdata[37]                 ; NWire_rcv:CCrcv|rdata[36]                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.055      ;
; 0.749 ; I2S_rcv:PJD|temp_data[15]                 ; I2S_rcv:PJD|xData[31]                     ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.055      ;
; 0.749 ; C122_AIN2[7]                              ; NWire_xmit:ser_no|id[7]                   ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.055      ;
; 0.749 ; temp2[10]                                 ; C122_AIN2[10]                             ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.055      ;
; 0.749 ; temp1[0]                                  ; C122_AIN1[0]                              ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.055      ;
; 0.749 ; temp[4]                                   ; C122_Power_out[4]                         ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.055      ;
; 0.749 ; C122_Power_out[7]                         ; NWire_xmit:ser_no|id[31]                  ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.055      ;
; 0.749 ; C122_Power_out[9]                         ; NWire_xmit:ser_no|id[33]                  ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.055      ;
; 0.750 ; NWire_rcv:CCrcv|rdata[53]                 ; NWire_rcv:CCrcv|rdata[52]                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.056      ;
; 0.750 ; C122_cic_i[15]                            ; cicint:cic_I|input_register[15]           ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.056      ;
; 0.750 ; C122_cic_i[13]                            ; cicint:cic_I|input_register[13]           ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.056      ;
+-------+-------------------------------------------+-------------------------------------------+---------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: '_10MHZ'                                                                                                                                         ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[0] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.805      ;
; 0.887 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|clk_o    ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 1.193      ;
; 1.204 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[1] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 1.510      ;
; 1.215 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|clk_o    ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 1.521      ;
; 1.249 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|clk_o    ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 1.555      ;
; 1.348 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|clk_o    ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 1.654      ;
; 1.525 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|clk_o    ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 1.831      ;
; 1.551 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[2] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 1.857      ;
; 1.557 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[4] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 1.863      ;
; 1.558 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[0] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 1.864      ;
; 1.698 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[2] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.004      ;
; 1.704 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[4] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.010      ;
; 1.705 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[0] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.011      ;
; 1.709 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[2] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.015      ;
; 1.715 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[4] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.021      ;
; 1.725 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|clk_o    ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.031      ;
; 1.726 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[1] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.032      ;
; 1.762 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[5] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.068      ;
; 1.765 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[6] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.071      ;
; 1.784 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[3] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.090      ;
; 1.799 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|clk_o    ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.105      ;
; 1.867 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[5] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.173      ;
; 1.870 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[3] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.176      ;
; 1.915 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[2] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.221      ;
; 1.960 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[2] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.266      ;
; 1.966 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[4] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.272      ;
; 1.967 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[0] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.273      ;
; 1.985 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[4] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.291      ;
; 2.014 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[5] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.320      ;
; 2.016 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[6] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.322      ;
; 2.017 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[3] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.323      ;
; 2.025 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[5] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.331      ;
; 2.027 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[6] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.333      ;
; 2.028 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[3] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.334      ;
; 2.137 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[2] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.443      ;
; 2.143 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[4] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.449      ;
; 2.144 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[0] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.450      ;
; 2.240 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[6] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.546      ;
; 2.256 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[3] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.562      ;
; 2.276 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[5] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.582      ;
; 2.278 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[6] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.584      ;
; 2.300 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[5] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.606      ;
; 2.343 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[4] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.649      ;
; 2.344 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[0] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.650      ;
; 2.385 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[6] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.691      ;
; 2.400 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[5] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.706      ;
; 2.411 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[2] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.717      ;
; 2.418 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[0] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.724      ;
; 2.456 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[3] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.762      ;
; 2.485 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[6] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.791      ;
; 2.730 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[3] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 3.036      ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_lrclk_gen:clrgen|BCLK'                                                                                                                       ;
+-------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.499 ; ADC:ADC_SPI|ADC_state~2     ; ADC:ADC_SPI|ADC_state~2     ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|ADC_state~3     ; ADC:ADC_SPI|ADC_state~3     ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|bit_cnt[0]      ; ADC:ADC_SPI|bit_cnt[0]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|bit_cnt[1]      ; ADC:ADC_SPI|bit_cnt[1]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|bit_cnt[3]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|bit_cnt[2]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|ADC_address[12] ; ADC:ADC_SPI|ADC_address[12] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|ADC_address[13] ; ADC:ADC_SPI|ADC_address[13] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_5[8]       ; ADC:ADC_SPI|temp_5[8]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|SCLK            ; ADC:ADC_SPI|SCLK            ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_5[4]       ; ADC:ADC_SPI|temp_5[4]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_5[5]       ; ADC:ADC_SPI|temp_5[5]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_5[6]       ; ADC:ADC_SPI|temp_5[6]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_5[7]       ; ADC:ADC_SPI|temp_5[7]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_5[3]       ; ADC:ADC_SPI|temp_5[3]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_5[2]       ; ADC:ADC_SPI|temp_5[2]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_5[0]       ; ADC:ADC_SPI|temp_5[0]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_5[1]       ; ADC:ADC_SPI|temp_5[1]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_5[9]       ; ADC:ADC_SPI|temp_5[9]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_5[10]      ; ADC:ADC_SPI|temp_5[10]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_5[11]      ; ADC:ADC_SPI|temp_5[11]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|MOSI            ; ADC:ADC_SPI|MOSI            ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|nCS             ; ADC:ADC_SPI|nCS             ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_2[0]       ; ADC:ADC_SPI|temp_2[0]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_2[1]       ; ADC:ADC_SPI|temp_2[1]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_2[2]       ; ADC:ADC_SPI|temp_2[2]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_2[3]       ; ADC:ADC_SPI|temp_2[3]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_2[4]       ; ADC:ADC_SPI|temp_2[4]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_2[5]       ; ADC:ADC_SPI|temp_2[5]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_2[6]       ; ADC:ADC_SPI|temp_2[6]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_2[7]       ; ADC:ADC_SPI|temp_2[7]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_2[8]       ; ADC:ADC_SPI|temp_2[8]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_2[9]       ; ADC:ADC_SPI|temp_2[9]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_2[10]      ; ADC:ADC_SPI|temp_2[10]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_2[11]      ; ADC:ADC_SPI|temp_2[11]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_1[0]       ; ADC:ADC_SPI|temp_1[0]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_1[2]       ; ADC:ADC_SPI|temp_1[2]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_1[1]       ; ADC:ADC_SPI|temp_1[1]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_1[3]       ; ADC:ADC_SPI|temp_1[3]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_1[4]       ; ADC:ADC_SPI|temp_1[4]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_1[5]       ; ADC:ADC_SPI|temp_1[5]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_1[6]       ; ADC:ADC_SPI|temp_1[6]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_1[7]       ; ADC:ADC_SPI|temp_1[7]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_1[8]       ; ADC:ADC_SPI|temp_1[8]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_1[9]       ; ADC:ADC_SPI|temp_1[9]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_1[10]      ; ADC:ADC_SPI|temp_1[10]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_1[11]      ; ADC:ADC_SPI|temp_1[11]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.734 ; ADC:ADC_SPI|temp_1[9]       ; ADC:ADC_SPI|AIN1[9]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.040      ;
; 0.736 ; ADC:ADC_SPI|temp_5[8]       ; ADC:ADC_SPI|AIN5[8]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.042      ;
; 0.739 ; ADC:ADC_SPI|temp_1[11]      ; ADC:ADC_SPI|AIN1[11]        ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.045      ;
; 0.742 ; ADC:ADC_SPI|temp_5[1]       ; ADC:ADC_SPI|AIN5[1]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.048      ;
; 0.743 ; ADC:ADC_SPI|temp_1[0]       ; ADC:ADC_SPI|AIN1[0]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.049      ;
; 0.744 ; ADC:ADC_SPI|temp_2[5]       ; ADC:ADC_SPI|AIN2[5]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.050      ;
; 0.756 ; ADC:ADC_SPI|temp_1[8]       ; ADC:ADC_SPI|AIN1[8]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.062      ;
; 0.794 ; ADC:ADC_SPI|bit_cnt[0]      ; ADC:ADC_SPI|bit_cnt[1]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.100      ;
; 0.797 ; ADC:ADC_SPI|ADC_address[12] ; ADC:ADC_SPI|ADC_address[14] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.103      ;
; 0.797 ; ADC:ADC_SPI|ADC_address[12] ; ADC:ADC_SPI|ADC_address[13] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.103      ;
; 0.798 ; ADC:ADC_SPI|ADC_address[12] ; ADC:ADC_SPI|ADC_address[15] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.104      ;
; 0.802 ; ADC:ADC_SPI|ADC_state~2     ; ADC:ADC_SPI|ADC_state~3     ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.108      ;
; 0.812 ; ADC:ADC_SPI|ADC_address[11] ; ADC:ADC_SPI|ADC_address[12] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.118      ;
; 0.828 ; ADC:ADC_SPI|ADC_state~3     ; ADC:ADC_SPI|ADC_state~4     ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.134      ;
; 0.833 ; ADC:ADC_SPI|ADC_state~4     ; ADC:ADC_SPI|bit_cnt[0]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.139      ;
; 0.834 ; ADC:ADC_SPI|ADC_state~3     ; ADC:ADC_SPI|nCS             ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.140      ;
; 0.835 ; ADC:ADC_SPI|ADC_state~3     ; ADC:ADC_SPI|ADC_state~2     ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.141      ;
; 0.905 ; ADC:ADC_SPI|temp_1[2]       ; ADC:ADC_SPI|AIN1[2]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.211      ;
; 0.959 ; ADC:ADC_SPI|temp_2[1]       ; ADC:ADC_SPI|AIN2[1]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; -0.003     ; 1.262      ;
; 0.961 ; ADC:ADC_SPI|temp_5[2]       ; ADC:ADC_SPI|AIN5[2]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.001      ; 1.268      ;
; 0.969 ; ADC:ADC_SPI|ADC_address[13] ; ADC:ADC_SPI|ADC_address[15] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.275      ;
; 1.036 ; ADC:ADC_SPI|temp_2[6]       ; ADC:ADC_SPI|AIN2[6]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; -0.001     ; 1.341      ;
; 1.037 ; ADC:ADC_SPI|temp_5[9]       ; ADC:ADC_SPI|AIN5[9]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.343      ;
; 1.037 ; ADC:ADC_SPI|temp_1[4]       ; ADC:ADC_SPI|AIN1[4]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.001      ; 1.344      ;
; 1.039 ; ADC:ADC_SPI|temp_2[9]       ; ADC:ADC_SPI|AIN2[9]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; -0.003     ; 1.342      ;
; 1.078 ; ADC:ADC_SPI|temp_2[0]       ; ADC:ADC_SPI|AIN2[0]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.384      ;
; 1.084 ; ADC:ADC_SPI|temp_5[0]       ; ADC:ADC_SPI|AIN5[0]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.390      ;
; 1.191 ; ADC:ADC_SPI|temp_5[5]       ; ADC:ADC_SPI|AIN5[5]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.497      ;
; 1.199 ; ADC:ADC_SPI|temp_5[7]       ; ADC:ADC_SPI|AIN5[7]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; -0.001     ; 1.504      ;
; 1.203 ; ADC:ADC_SPI|temp_5[3]       ; ADC:ADC_SPI|AIN5[3]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.509      ;
; 1.213 ; ADC:ADC_SPI|temp_2[3]       ; ADC:ADC_SPI|AIN2[3]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; -0.004     ; 1.515      ;
; 1.223 ; ADC:ADC_SPI|temp_5[6]       ; ADC:ADC_SPI|AIN5[6]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.529      ;
; 1.227 ; ADC:ADC_SPI|ADC_address[11] ; ADC:ADC_SPI|ADC_address[11] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.533      ;
; 1.233 ; ADC:ADC_SPI|ADC_address[11] ; ADC:ADC_SPI|ADC_address[14] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.539      ;
; 1.237 ; ADC:ADC_SPI|ADC_state~2     ; ADC:ADC_SPI|nCS             ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.543      ;
; 1.240 ; ADC:ADC_SPI|ADC_address[11] ; ADC:ADC_SPI|ADC_address[13] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.546      ;
; 1.241 ; ADC:ADC_SPI|ADC_address[11] ; ADC:ADC_SPI|ADC_address[15] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.547      ;
; 1.243 ; ADC:ADC_SPI|ADC_state~2     ; ADC:ADC_SPI|ADC_state~4     ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.549      ;
; 1.252 ; ADC:ADC_SPI|ADC_state~4     ; ADC:ADC_SPI|nCS             ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.558      ;
; 1.253 ; ADC:ADC_SPI|ADC_state~4     ; ADC:ADC_SPI|ADC_state~2     ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.559      ;
; 1.256 ; ADC:ADC_SPI|ADC_state~4     ; ADC:ADC_SPI|bit_cnt[1]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.562      ;
; 1.272 ; ADC:ADC_SPI|ADC_address[13] ; ADC:ADC_SPI|ADC_address[14] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.578      ;
; 1.274 ; ADC:ADC_SPI|ADC_address[13] ; ADC:ADC_SPI|ADC_address[12] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.580      ;
; 1.372 ; ADC:ADC_SPI|temp_1[6]       ; ADC:ADC_SPI|AIN1[6]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.002      ; 1.680      ;
; 1.382 ; ADC:ADC_SPI|ADC_state~3     ; ADC:ADC_SPI|SCLK            ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.002      ; 1.690      ;
; 1.382 ; ADC:ADC_SPI|ADC_state~3     ; ADC:ADC_SPI|MOSI            ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.002      ; 1.690      ;
; 1.395 ; ADC:ADC_SPI|temp_1[1]       ; ADC:ADC_SPI|AIN1[1]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.002      ; 1.703      ;
; 1.400 ; ADC:ADC_SPI|temp_1[5]       ; ADC:ADC_SPI|AIN1[5]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.001      ; 1.707      ;
; 1.401 ; ADC:ADC_SPI|temp_1[10]      ; ADC:ADC_SPI|AIN1[10]        ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.001      ; 1.708      ;
; 1.403 ; ADC:ADC_SPI|temp_2[7]       ; ADC:ADC_SPI|AIN2[7]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.002      ; 1.711      ;
; 1.407 ; ADC:ADC_SPI|ADC_address[12] ; ADC:ADC_SPI|temp_1[6]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.713      ;
; 1.433 ; ADC:ADC_SPI|temp_2[8]       ; ADC:ADC_SPI|AIN2[8]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.002      ; 1.741      ;
; 1.439 ; ADC:ADC_SPI|temp_1[3]       ; ADC:ADC_SPI|AIN1[3]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.002      ; 1.747      ;
+-------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'C122_clk'                                                                                                   ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 3.384 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~4_OTERM807  ; C122_clk     ; C122_clk    ; 8.138        ; -0.043     ; 4.751      ;
; 3.384 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~2_OTERM809  ; C122_clk     ; C122_clk    ; 8.138        ; -0.043     ; 4.751      ;
; 3.384 ; C122_rst  ; C122_out_i[2]~4_OTERM735                ; C122_clk     ; C122_clk    ; 8.138        ; -0.061     ; 4.733      ;
; 3.384 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~4_OTERM775  ; C122_clk     ; C122_clk    ; 8.138        ; -0.035     ; 4.759      ;
; 3.384 ; C122_rst  ; C122_out_q[2]~4_OTERM531                ; C122_clk     ; C122_clk    ; 8.138        ; -0.038     ; 4.756      ;
; 3.384 ; C122_rst  ; C122_out_i[1]~2_OTERM737                ; C122_clk     ; C122_clk    ; 8.138        ; -0.061     ; 4.733      ;
; 3.384 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~2_OTERM777  ; C122_clk     ; C122_clk    ; 8.138        ; -0.035     ; 4.759      ;
; 3.384 ; C122_rst  ; C122_out_q[1]~2_OTERM533                ; C122_clk     ; C122_clk    ; 8.138        ; -0.038     ; 4.756      ;
; 3.384 ; C122_rst  ; cicint:cic_I|output_register[0]         ; C122_clk     ; C122_clk    ; 8.138        ; -0.057     ; 4.737      ;
; 3.384 ; C122_rst  ; cicint:cic_I|output_register[7]         ; C122_clk     ; C122_clk    ; 8.138        ; -0.057     ; 4.737      ;
; 3.384 ; C122_rst  ; cicint:cic_Q|output_register[0]         ; C122_clk     ; C122_clk    ; 8.138        ; -0.057     ; 4.737      ;
; 3.384 ; C122_rst  ; cicint:cic_Q|output_register[7]         ; C122_clk     ; C122_clk    ; 8.138        ; -0.038     ; 4.756      ;
; 3.384 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~6_OTERM805  ; C122_clk     ; C122_clk    ; 8.138        ; -0.043     ; 4.751      ;
; 3.384 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~8_OTERM803  ; C122_clk     ; C122_clk    ; 8.138        ; -0.043     ; 4.751      ;
; 3.384 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~10_OTERM801 ; C122_clk     ; C122_clk    ; 8.138        ; -0.043     ; 4.751      ;
; 3.384 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~32_OTERM779 ; C122_clk     ; C122_clk    ; 8.138        ; -0.034     ; 4.760      ;
; 3.384 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~28_OTERM783 ; C122_clk     ; C122_clk    ; 8.138        ; -0.034     ; 4.760      ;
; 3.384 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~26_OTERM785 ; C122_clk     ; C122_clk    ; 8.138        ; -0.034     ; 4.760      ;
; 3.384 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~30_OTERM781 ; C122_clk     ; C122_clk    ; 8.138        ; -0.034     ; 4.760      ;
; 3.384 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~20_OTERM791 ; C122_clk     ; C122_clk    ; 8.138        ; -0.034     ; 4.760      ;
; 3.384 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~18_OTERM793 ; C122_clk     ; C122_clk    ; 8.138        ; -0.034     ; 4.760      ;
; 3.384 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~24_OTERM787 ; C122_clk     ; C122_clk    ; 8.138        ; -0.034     ; 4.760      ;
; 3.384 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~22_OTERM789 ; C122_clk     ; C122_clk    ; 8.138        ; -0.034     ; 4.760      ;
; 3.384 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~16_OTERM795 ; C122_clk     ; C122_clk    ; 8.138        ; -0.034     ; 4.760      ;
; 3.384 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~12_OTERM799 ; C122_clk     ; C122_clk    ; 8.138        ; -0.043     ; 4.751      ;
; 3.384 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~14_OTERM797 ; C122_clk     ; C122_clk    ; 8.138        ; -0.043     ; 4.751      ;
; 3.384 ; C122_rst  ; C122_out_q[0]~0_OTERM535                ; C122_clk     ; C122_clk    ; 8.138        ; -0.045     ; 4.749      ;
; 3.384 ; C122_rst  ; C122_out_i[0]~0_OTERM739                ; C122_clk     ; C122_clk    ; 8.138        ; -0.043     ; 4.751      ;
; 3.384 ; C122_rst  ; cicint:cic_I|section_out10[46]          ; C122_clk     ; C122_clk    ; 8.138        ; -0.055     ; 4.739      ;
; 3.384 ; C122_rst  ; cicint:cic_I|section_out10[53]          ; C122_clk     ; C122_clk    ; 8.138        ; -0.053     ; 4.741      ;
; 3.384 ; C122_rst  ; cicint:cic_Q|section_out10[46]          ; C122_clk     ; C122_clk    ; 8.138        ; -0.017     ; 4.777      ;
; 3.384 ; C122_rst  ; cicint:cic_Q|section_out10[53]          ; C122_clk     ; C122_clk    ; 8.138        ; -0.012     ; 4.782      ;
; 3.384 ; C122_rst  ; C122_out_i[3]~6_OTERM733                ; C122_clk     ; C122_clk    ; 8.138        ; -0.061     ; 4.733      ;
; 3.384 ; C122_rst  ; C122_out_q[3]~6_OTERM529                ; C122_clk     ; C122_clk    ; 8.138        ; -0.038     ; 4.756      ;
; 3.384 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~6_OTERM773  ; C122_clk     ; C122_clk    ; 8.138        ; -0.035     ; 4.759      ;
; 3.384 ; C122_rst  ; C122_out_i[4]~8_OTERM731                ; C122_clk     ; C122_clk    ; 8.138        ; -0.061     ; 4.733      ;
; 3.384 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~8_OTERM771  ; C122_clk     ; C122_clk    ; 8.138        ; -0.035     ; 4.759      ;
; 3.384 ; C122_rst  ; C122_out_q[4]~8_OTERM527                ; C122_clk     ; C122_clk    ; 8.138        ; -0.038     ; 4.756      ;
; 3.384 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~10_OTERM769 ; C122_clk     ; C122_clk    ; 8.138        ; -0.035     ; 4.759      ;
; 3.384 ; C122_rst  ; C122_out_i[5]~10_OTERM729               ; C122_clk     ; C122_clk    ; 8.138        ; -0.061     ; 4.733      ;
; 3.384 ; C122_rst  ; C122_out_q[5]~10_OTERM525               ; C122_clk     ; C122_clk    ; 8.138        ; -0.038     ; 4.756      ;
; 3.384 ; C122_rst  ; C122_out_i[15]~30_OTERM709              ; C122_clk     ; C122_clk    ; 8.138        ; -0.061     ; 4.733      ;
; 3.384 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~32_OTERM747 ; C122_clk     ; C122_clk    ; 8.138        ; -0.026     ; 4.768      ;
; 3.384 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~34_OTERM745 ; C122_clk     ; C122_clk    ; 8.138        ; -0.026     ; 4.768      ;
; 3.384 ; C122_rst  ; C122_out_q[15]~30_OTERM505              ; C122_clk     ; C122_clk    ; 8.138        ; -0.038     ; 4.756      ;
; 3.384 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~28_OTERM751 ; C122_clk     ; C122_clk    ; 8.138        ; -0.026     ; 4.768      ;
; 3.384 ; C122_rst  ; C122_out_i[14]~28_OTERM711              ; C122_clk     ; C122_clk    ; 8.138        ; -0.061     ; 4.733      ;
; 3.384 ; C122_rst  ; C122_out_q[14]~28_OTERM507              ; C122_clk     ; C122_clk    ; 8.138        ; -0.038     ; 4.756      ;
; 3.384 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~26_OTERM753 ; C122_clk     ; C122_clk    ; 8.138        ; -0.026     ; 4.768      ;
; 3.384 ; C122_rst  ; C122_out_i[13]~26_OTERM713              ; C122_clk     ; C122_clk    ; 8.138        ; -0.061     ; 4.733      ;
; 3.384 ; C122_rst  ; C122_out_q[13]~26_OTERM509              ; C122_clk     ; C122_clk    ; 8.138        ; -0.038     ; 4.756      ;
; 3.384 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~30_OTERM749 ; C122_clk     ; C122_clk    ; 8.138        ; -0.026     ; 4.768      ;
; 3.384 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~20_OTERM759 ; C122_clk     ; C122_clk    ; 8.138        ; -0.026     ; 4.768      ;
; 3.384 ; C122_rst  ; C122_out_i[10]~20_OTERM719              ; C122_clk     ; C122_clk    ; 8.138        ; -0.061     ; 4.733      ;
; 3.384 ; C122_rst  ; C122_out_q[10]~20_OTERM515              ; C122_clk     ; C122_clk    ; 8.138        ; -0.038     ; 4.756      ;
; 3.384 ; C122_rst  ; C122_out_i[9]~18_OTERM721               ; C122_clk     ; C122_clk    ; 8.138        ; -0.061     ; 4.733      ;
; 3.384 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~18_OTERM761 ; C122_clk     ; C122_clk    ; 8.138        ; -0.026     ; 4.768      ;
; 3.384 ; C122_rst  ; C122_out_q[9]~18_OTERM517               ; C122_clk     ; C122_clk    ; 8.138        ; -0.038     ; 4.756      ;
; 3.384 ; C122_rst  ; C122_out_i[12]~24_OTERM715              ; C122_clk     ; C122_clk    ; 8.138        ; -0.061     ; 4.733      ;
; 3.384 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~24_OTERM755 ; C122_clk     ; C122_clk    ; 8.138        ; -0.026     ; 4.768      ;
; 3.384 ; C122_rst  ; C122_out_q[12]~24_OTERM511              ; C122_clk     ; C122_clk    ; 8.138        ; -0.038     ; 4.756      ;
; 3.384 ; C122_rst  ; C122_out_q[11]~22_OTERM513              ; C122_clk     ; C122_clk    ; 8.138        ; -0.038     ; 4.756      ;
; 3.384 ; C122_rst  ; C122_out_i[11]~22_OTERM717              ; C122_clk     ; C122_clk    ; 8.138        ; -0.061     ; 4.733      ;
; 3.384 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~22_OTERM757 ; C122_clk     ; C122_clk    ; 8.138        ; -0.026     ; 4.768      ;
; 3.384 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~16_OTERM763 ; C122_clk     ; C122_clk    ; 8.138        ; -0.035     ; 4.759      ;
; 3.384 ; C122_rst  ; C122_out_i[8]~16_OTERM723               ; C122_clk     ; C122_clk    ; 8.138        ; -0.061     ; 4.733      ;
; 3.384 ; C122_rst  ; C122_out_q[8]~16_OTERM519               ; C122_clk     ; C122_clk    ; 8.138        ; -0.038     ; 4.756      ;
; 3.384 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~12_OTERM767 ; C122_clk     ; C122_clk    ; 8.138        ; -0.035     ; 4.759      ;
; 3.384 ; C122_rst  ; C122_out_i[6]~12_OTERM727               ; C122_clk     ; C122_clk    ; 8.138        ; -0.061     ; 4.733      ;
; 3.384 ; C122_rst  ; C122_out_q[6]~12_OTERM523               ; C122_clk     ; C122_clk    ; 8.138        ; -0.038     ; 4.756      ;
; 3.384 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~14_OTERM765 ; C122_clk     ; C122_clk    ; 8.138        ; -0.035     ; 4.759      ;
; 3.384 ; C122_rst  ; C122_out_i[7]~14_OTERM725               ; C122_clk     ; C122_clk    ; 8.138        ; -0.061     ; 4.733      ;
; 3.384 ; C122_rst  ; C122_out_q[7]~14_OTERM521               ; C122_clk     ; C122_clk    ; 8.138        ; -0.038     ; 4.756      ;
; 3.384 ; C122_rst  ; cicint:cic_I|section_out10[55]          ; C122_clk     ; C122_clk    ; 8.138        ; -0.053     ; 4.741      ;
; 3.384 ; C122_rst  ; cicint:cic_I|section_out10[48]          ; C122_clk     ; C122_clk    ; 8.138        ; -0.053     ; 4.741      ;
; 3.384 ; C122_rst  ; cicint:cic_Q|section_out10[55]          ; C122_clk     ; C122_clk    ; 8.138        ; -0.012     ; 4.782      ;
; 3.384 ; C122_rst  ; cicint:cic_Q|section_out10[48]          ; C122_clk     ; C122_clk    ; 8.138        ; -0.012     ; 4.782      ;
; 3.384 ; C122_rst  ; cicint:cic_Q|section_out10[47]          ; C122_clk     ; C122_clk    ; 8.138        ; -0.012     ; 4.782      ;
; 3.384 ; C122_rst  ; cicint:cic_Q|section_out10[54]          ; C122_clk     ; C122_clk    ; 8.138        ; -0.012     ; 4.782      ;
; 3.384 ; C122_rst  ; cicint:cic_I|section_out10[54]          ; C122_clk     ; C122_clk    ; 8.138        ; -0.053     ; 4.741      ;
; 3.384 ; C122_rst  ; cicint:cic_I|section_out10[47]          ; C122_clk     ; C122_clk    ; 8.138        ; -0.053     ; 4.741      ;
; 3.384 ; C122_rst  ; cicint:cic_I|section_out9[46]           ; C122_clk     ; C122_clk    ; 8.138        ; -0.053     ; 4.741      ;
; 3.384 ; C122_rst  ; cicint:cic_I|section_out9[50]           ; C122_clk     ; C122_clk    ; 8.138        ; -0.053     ; 4.741      ;
; 3.384 ; C122_rst  ; cicint:cic_Q|section_out9[46]           ; C122_clk     ; C122_clk    ; 8.138        ; -0.012     ; 4.782      ;
; 3.384 ; C122_rst  ; cicint:cic_Q|section_out9[50]           ; C122_clk     ; C122_clk    ; 8.138        ; -0.012     ; 4.782      ;
; 3.384 ; C122_rst  ; cicint:cic_I|section_out10[49]          ; C122_clk     ; C122_clk    ; 8.138        ; -0.053     ; 4.741      ;
; 3.384 ; C122_rst  ; cicint:cic_I|section_out10[56]          ; C122_clk     ; C122_clk    ; 8.138        ; -0.053     ; 4.741      ;
; 3.384 ; C122_rst  ; cicint:cic_Q|section_out10[49]          ; C122_clk     ; C122_clk    ; 8.138        ; -0.012     ; 4.782      ;
; 3.384 ; C122_rst  ; cicint:cic_Q|section_out10[56]          ; C122_clk     ; C122_clk    ; 8.138        ; -0.012     ; 4.782      ;
; 3.384 ; C122_rst  ; cicint:cic_Q|section_out10[57]          ; C122_clk     ; C122_clk    ; 8.138        ; -0.012     ; 4.782      ;
; 3.384 ; C122_rst  ; cicint:cic_Q|section_out10[50]          ; C122_clk     ; C122_clk    ; 8.138        ; -0.012     ; 4.782      ;
; 3.384 ; C122_rst  ; cicint:cic_I|section_out10[50]          ; C122_clk     ; C122_clk    ; 8.138        ; -0.053     ; 4.741      ;
; 3.384 ; C122_rst  ; cicint:cic_I|section_out10[57]          ; C122_clk     ; C122_clk    ; 8.138        ; -0.053     ; 4.741      ;
; 3.384 ; C122_rst  ; cicint:cic_I|section_out10[58]          ; C122_clk     ; C122_clk    ; 8.138        ; -0.053     ; 4.741      ;
; 3.384 ; C122_rst  ; cicint:cic_I|section_out10[51]          ; C122_clk     ; C122_clk    ; 8.138        ; -0.053     ; 4.741      ;
; 3.384 ; C122_rst  ; cicint:cic_Q|section_out10[51]          ; C122_clk     ; C122_clk    ; 8.138        ; -0.012     ; 4.782      ;
; 3.384 ; C122_rst  ; cicint:cic_Q|section_out10[58]          ; C122_clk     ; C122_clk    ; 8.138        ; -0.012     ; 4.782      ;
; 3.384 ; C122_rst  ; cicint:cic_I|section_out10[61]          ; C122_clk     ; C122_clk    ; 8.138        ; -0.053     ; 4.741      ;
; 3.384 ; C122_rst  ; cicint:cic_I|section_out10[60]          ; C122_clk     ; C122_clk    ; 8.138        ; -0.053     ; 4.741      ;
; 3.384 ; C122_rst  ; cicint:cic_Q|section_out10[60]          ; C122_clk     ; C122_clk    ; 8.138        ; -0.012     ; 4.782      ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'C122_clk'                                                                                                    ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 4.488 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~4_OTERM807  ; C122_clk     ; C122_clk    ; 0.000        ; -0.043     ; 4.751      ;
; 4.488 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~2_OTERM809  ; C122_clk     ; C122_clk    ; 0.000        ; -0.043     ; 4.751      ;
; 4.488 ; C122_rst  ; C122_out_i[2]~4_OTERM735                ; C122_clk     ; C122_clk    ; 0.000        ; -0.061     ; 4.733      ;
; 4.488 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~4_OTERM775  ; C122_clk     ; C122_clk    ; 0.000        ; -0.035     ; 4.759      ;
; 4.488 ; C122_rst  ; C122_out_q[2]~4_OTERM531                ; C122_clk     ; C122_clk    ; 0.000        ; -0.038     ; 4.756      ;
; 4.488 ; C122_rst  ; C122_out_i[1]~2_OTERM737                ; C122_clk     ; C122_clk    ; 0.000        ; -0.061     ; 4.733      ;
; 4.488 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~2_OTERM777  ; C122_clk     ; C122_clk    ; 0.000        ; -0.035     ; 4.759      ;
; 4.488 ; C122_rst  ; C122_out_q[1]~2_OTERM533                ; C122_clk     ; C122_clk    ; 0.000        ; -0.038     ; 4.756      ;
; 4.488 ; C122_rst  ; cicint:cic_I|output_register[0]         ; C122_clk     ; C122_clk    ; 0.000        ; -0.057     ; 4.737      ;
; 4.488 ; C122_rst  ; cicint:cic_I|output_register[7]         ; C122_clk     ; C122_clk    ; 0.000        ; -0.057     ; 4.737      ;
; 4.488 ; C122_rst  ; cicint:cic_Q|output_register[0]         ; C122_clk     ; C122_clk    ; 0.000        ; -0.057     ; 4.737      ;
; 4.488 ; C122_rst  ; cicint:cic_Q|output_register[7]         ; C122_clk     ; C122_clk    ; 0.000        ; -0.038     ; 4.756      ;
; 4.488 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~6_OTERM805  ; C122_clk     ; C122_clk    ; 0.000        ; -0.043     ; 4.751      ;
; 4.488 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~8_OTERM803  ; C122_clk     ; C122_clk    ; 0.000        ; -0.043     ; 4.751      ;
; 4.488 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~10_OTERM801 ; C122_clk     ; C122_clk    ; 0.000        ; -0.043     ; 4.751      ;
; 4.488 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~32_OTERM779 ; C122_clk     ; C122_clk    ; 0.000        ; -0.034     ; 4.760      ;
; 4.488 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~28_OTERM783 ; C122_clk     ; C122_clk    ; 0.000        ; -0.034     ; 4.760      ;
; 4.488 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~26_OTERM785 ; C122_clk     ; C122_clk    ; 0.000        ; -0.034     ; 4.760      ;
; 4.488 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~30_OTERM781 ; C122_clk     ; C122_clk    ; 0.000        ; -0.034     ; 4.760      ;
; 4.488 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~20_OTERM791 ; C122_clk     ; C122_clk    ; 0.000        ; -0.034     ; 4.760      ;
; 4.488 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~18_OTERM793 ; C122_clk     ; C122_clk    ; 0.000        ; -0.034     ; 4.760      ;
; 4.488 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~24_OTERM787 ; C122_clk     ; C122_clk    ; 0.000        ; -0.034     ; 4.760      ;
; 4.488 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~22_OTERM789 ; C122_clk     ; C122_clk    ; 0.000        ; -0.034     ; 4.760      ;
; 4.488 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~16_OTERM795 ; C122_clk     ; C122_clk    ; 0.000        ; -0.034     ; 4.760      ;
; 4.488 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~12_OTERM799 ; C122_clk     ; C122_clk    ; 0.000        ; -0.043     ; 4.751      ;
; 4.488 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~14_OTERM797 ; C122_clk     ; C122_clk    ; 0.000        ; -0.043     ; 4.751      ;
; 4.488 ; C122_rst  ; C122_out_q[0]~0_OTERM535                ; C122_clk     ; C122_clk    ; 0.000        ; -0.045     ; 4.749      ;
; 4.488 ; C122_rst  ; C122_out_i[0]~0_OTERM739                ; C122_clk     ; C122_clk    ; 0.000        ; -0.043     ; 4.751      ;
; 4.488 ; C122_rst  ; cicint:cic_I|section_out10[46]          ; C122_clk     ; C122_clk    ; 0.000        ; -0.055     ; 4.739      ;
; 4.488 ; C122_rst  ; cicint:cic_I|section_out10[53]          ; C122_clk     ; C122_clk    ; 0.000        ; -0.053     ; 4.741      ;
; 4.488 ; C122_rst  ; cicint:cic_Q|section_out10[46]          ; C122_clk     ; C122_clk    ; 0.000        ; -0.017     ; 4.777      ;
; 4.488 ; C122_rst  ; cicint:cic_Q|section_out10[53]          ; C122_clk     ; C122_clk    ; 0.000        ; -0.012     ; 4.782      ;
; 4.488 ; C122_rst  ; C122_out_i[3]~6_OTERM733                ; C122_clk     ; C122_clk    ; 0.000        ; -0.061     ; 4.733      ;
; 4.488 ; C122_rst  ; C122_out_q[3]~6_OTERM529                ; C122_clk     ; C122_clk    ; 0.000        ; -0.038     ; 4.756      ;
; 4.488 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~6_OTERM773  ; C122_clk     ; C122_clk    ; 0.000        ; -0.035     ; 4.759      ;
; 4.488 ; C122_rst  ; C122_out_i[4]~8_OTERM731                ; C122_clk     ; C122_clk    ; 0.000        ; -0.061     ; 4.733      ;
; 4.488 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~8_OTERM771  ; C122_clk     ; C122_clk    ; 0.000        ; -0.035     ; 4.759      ;
; 4.488 ; C122_rst  ; C122_out_q[4]~8_OTERM527                ; C122_clk     ; C122_clk    ; 0.000        ; -0.038     ; 4.756      ;
; 4.488 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~10_OTERM769 ; C122_clk     ; C122_clk    ; 0.000        ; -0.035     ; 4.759      ;
; 4.488 ; C122_rst  ; C122_out_i[5]~10_OTERM729               ; C122_clk     ; C122_clk    ; 0.000        ; -0.061     ; 4.733      ;
; 4.488 ; C122_rst  ; C122_out_q[5]~10_OTERM525               ; C122_clk     ; C122_clk    ; 0.000        ; -0.038     ; 4.756      ;
; 4.488 ; C122_rst  ; C122_out_i[15]~30_OTERM709              ; C122_clk     ; C122_clk    ; 0.000        ; -0.061     ; 4.733      ;
; 4.488 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~32_OTERM747 ; C122_clk     ; C122_clk    ; 0.000        ; -0.026     ; 4.768      ;
; 4.488 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~34_OTERM745 ; C122_clk     ; C122_clk    ; 0.000        ; -0.026     ; 4.768      ;
; 4.488 ; C122_rst  ; C122_out_q[15]~30_OTERM505              ; C122_clk     ; C122_clk    ; 0.000        ; -0.038     ; 4.756      ;
; 4.488 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~28_OTERM751 ; C122_clk     ; C122_clk    ; 0.000        ; -0.026     ; 4.768      ;
; 4.488 ; C122_rst  ; C122_out_i[14]~28_OTERM711              ; C122_clk     ; C122_clk    ; 0.000        ; -0.061     ; 4.733      ;
; 4.488 ; C122_rst  ; C122_out_q[14]~28_OTERM507              ; C122_clk     ; C122_clk    ; 0.000        ; -0.038     ; 4.756      ;
; 4.488 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~26_OTERM753 ; C122_clk     ; C122_clk    ; 0.000        ; -0.026     ; 4.768      ;
; 4.488 ; C122_rst  ; C122_out_i[13]~26_OTERM713              ; C122_clk     ; C122_clk    ; 0.000        ; -0.061     ; 4.733      ;
; 4.488 ; C122_rst  ; C122_out_q[13]~26_OTERM509              ; C122_clk     ; C122_clk    ; 0.000        ; -0.038     ; 4.756      ;
; 4.488 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~30_OTERM749 ; C122_clk     ; C122_clk    ; 0.000        ; -0.026     ; 4.768      ;
; 4.488 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~20_OTERM759 ; C122_clk     ; C122_clk    ; 0.000        ; -0.026     ; 4.768      ;
; 4.488 ; C122_rst  ; C122_out_i[10]~20_OTERM719              ; C122_clk     ; C122_clk    ; 0.000        ; -0.061     ; 4.733      ;
; 4.488 ; C122_rst  ; C122_out_q[10]~20_OTERM515              ; C122_clk     ; C122_clk    ; 0.000        ; -0.038     ; 4.756      ;
; 4.488 ; C122_rst  ; C122_out_i[9]~18_OTERM721               ; C122_clk     ; C122_clk    ; 0.000        ; -0.061     ; 4.733      ;
; 4.488 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~18_OTERM761 ; C122_clk     ; C122_clk    ; 0.000        ; -0.026     ; 4.768      ;
; 4.488 ; C122_rst  ; C122_out_q[9]~18_OTERM517               ; C122_clk     ; C122_clk    ; 0.000        ; -0.038     ; 4.756      ;
; 4.488 ; C122_rst  ; C122_out_i[12]~24_OTERM715              ; C122_clk     ; C122_clk    ; 0.000        ; -0.061     ; 4.733      ;
; 4.488 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~24_OTERM755 ; C122_clk     ; C122_clk    ; 0.000        ; -0.026     ; 4.768      ;
; 4.488 ; C122_rst  ; C122_out_q[12]~24_OTERM511              ; C122_clk     ; C122_clk    ; 0.000        ; -0.038     ; 4.756      ;
; 4.488 ; C122_rst  ; C122_out_q[11]~22_OTERM513              ; C122_clk     ; C122_clk    ; 0.000        ; -0.038     ; 4.756      ;
; 4.488 ; C122_rst  ; C122_out_i[11]~22_OTERM717              ; C122_clk     ; C122_clk    ; 0.000        ; -0.061     ; 4.733      ;
; 4.488 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~22_OTERM757 ; C122_clk     ; C122_clk    ; 0.000        ; -0.026     ; 4.768      ;
; 4.488 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~16_OTERM763 ; C122_clk     ; C122_clk    ; 0.000        ; -0.035     ; 4.759      ;
; 4.488 ; C122_rst  ; C122_out_i[8]~16_OTERM723               ; C122_clk     ; C122_clk    ; 0.000        ; -0.061     ; 4.733      ;
; 4.488 ; C122_rst  ; C122_out_q[8]~16_OTERM519               ; C122_clk     ; C122_clk    ; 0.000        ; -0.038     ; 4.756      ;
; 4.488 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~12_OTERM767 ; C122_clk     ; C122_clk    ; 0.000        ; -0.035     ; 4.759      ;
; 4.488 ; C122_rst  ; C122_out_i[6]~12_OTERM727               ; C122_clk     ; C122_clk    ; 0.000        ; -0.061     ; 4.733      ;
; 4.488 ; C122_rst  ; C122_out_q[6]~12_OTERM523               ; C122_clk     ; C122_clk    ; 0.000        ; -0.038     ; 4.756      ;
; 4.488 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~14_OTERM765 ; C122_clk     ; C122_clk    ; 0.000        ; -0.035     ; 4.759      ;
; 4.488 ; C122_rst  ; C122_out_i[7]~14_OTERM725               ; C122_clk     ; C122_clk    ; 0.000        ; -0.061     ; 4.733      ;
; 4.488 ; C122_rst  ; C122_out_q[7]~14_OTERM521               ; C122_clk     ; C122_clk    ; 0.000        ; -0.038     ; 4.756      ;
; 4.488 ; C122_rst  ; cicint:cic_I|section_out10[55]          ; C122_clk     ; C122_clk    ; 0.000        ; -0.053     ; 4.741      ;
; 4.488 ; C122_rst  ; cicint:cic_I|section_out10[48]          ; C122_clk     ; C122_clk    ; 0.000        ; -0.053     ; 4.741      ;
; 4.488 ; C122_rst  ; cicint:cic_Q|section_out10[55]          ; C122_clk     ; C122_clk    ; 0.000        ; -0.012     ; 4.782      ;
; 4.488 ; C122_rst  ; cicint:cic_Q|section_out10[48]          ; C122_clk     ; C122_clk    ; 0.000        ; -0.012     ; 4.782      ;
; 4.488 ; C122_rst  ; cicint:cic_Q|section_out10[47]          ; C122_clk     ; C122_clk    ; 0.000        ; -0.012     ; 4.782      ;
; 4.488 ; C122_rst  ; cicint:cic_Q|section_out10[54]          ; C122_clk     ; C122_clk    ; 0.000        ; -0.012     ; 4.782      ;
; 4.488 ; C122_rst  ; cicint:cic_I|section_out10[54]          ; C122_clk     ; C122_clk    ; 0.000        ; -0.053     ; 4.741      ;
; 4.488 ; C122_rst  ; cicint:cic_I|section_out10[47]          ; C122_clk     ; C122_clk    ; 0.000        ; -0.053     ; 4.741      ;
; 4.488 ; C122_rst  ; cicint:cic_I|section_out9[46]           ; C122_clk     ; C122_clk    ; 0.000        ; -0.053     ; 4.741      ;
; 4.488 ; C122_rst  ; cicint:cic_I|section_out9[50]           ; C122_clk     ; C122_clk    ; 0.000        ; -0.053     ; 4.741      ;
; 4.488 ; C122_rst  ; cicint:cic_Q|section_out9[46]           ; C122_clk     ; C122_clk    ; 0.000        ; -0.012     ; 4.782      ;
; 4.488 ; C122_rst  ; cicint:cic_Q|section_out9[50]           ; C122_clk     ; C122_clk    ; 0.000        ; -0.012     ; 4.782      ;
; 4.488 ; C122_rst  ; cicint:cic_I|section_out10[49]          ; C122_clk     ; C122_clk    ; 0.000        ; -0.053     ; 4.741      ;
; 4.488 ; C122_rst  ; cicint:cic_I|section_out10[56]          ; C122_clk     ; C122_clk    ; 0.000        ; -0.053     ; 4.741      ;
; 4.488 ; C122_rst  ; cicint:cic_Q|section_out10[49]          ; C122_clk     ; C122_clk    ; 0.000        ; -0.012     ; 4.782      ;
; 4.488 ; C122_rst  ; cicint:cic_Q|section_out10[56]          ; C122_clk     ; C122_clk    ; 0.000        ; -0.012     ; 4.782      ;
; 4.488 ; C122_rst  ; cicint:cic_Q|section_out10[57]          ; C122_clk     ; C122_clk    ; 0.000        ; -0.012     ; 4.782      ;
; 4.488 ; C122_rst  ; cicint:cic_Q|section_out10[50]          ; C122_clk     ; C122_clk    ; 0.000        ; -0.012     ; 4.782      ;
; 4.488 ; C122_rst  ; cicint:cic_I|section_out10[50]          ; C122_clk     ; C122_clk    ; 0.000        ; -0.053     ; 4.741      ;
; 4.488 ; C122_rst  ; cicint:cic_I|section_out10[57]          ; C122_clk     ; C122_clk    ; 0.000        ; -0.053     ; 4.741      ;
; 4.488 ; C122_rst  ; cicint:cic_I|section_out10[58]          ; C122_clk     ; C122_clk    ; 0.000        ; -0.053     ; 4.741      ;
; 4.488 ; C122_rst  ; cicint:cic_I|section_out10[51]          ; C122_clk     ; C122_clk    ; 0.000        ; -0.053     ; 4.741      ;
; 4.488 ; C122_rst  ; cicint:cic_Q|section_out10[51]          ; C122_clk     ; C122_clk    ; 0.000        ; -0.012     ; 4.782      ;
; 4.488 ; C122_rst  ; cicint:cic_Q|section_out10[58]          ; C122_clk     ; C122_clk    ; 0.000        ; -0.012     ; 4.782      ;
; 4.488 ; C122_rst  ; cicint:cic_I|section_out10[61]          ; C122_clk     ; C122_clk    ; 0.000        ; -0.053     ; 4.741      ;
; 4.488 ; C122_rst  ; cicint:cic_I|section_out10[60]          ; C122_clk     ; C122_clk    ; 0.000        ; -0.053     ; 4.741      ;
; 4.488 ; C122_rst  ; cicint:cic_Q|section_out10[60]          ; C122_clk     ; C122_clk    ; 0.000        ; -0.012     ; 4.782      ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'C122_clk'                                                                            ;
+-------+--------------+----------------+------------------+----------+------------+------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                             ;
+-------+--------------+----------------+------------------+----------+------------+------------------------------------+
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[0]               ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[0]               ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[0]~_Duplicate_1  ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[0]~_Duplicate_1  ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[10]              ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[10]              ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[10]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[10]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[11]              ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[11]              ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[11]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[11]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[12]              ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[12]              ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[12]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[12]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[13]              ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[13]              ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[13]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[13]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[14]              ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[14]              ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[14]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[14]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[15]              ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[15]              ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[15]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[15]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[16]              ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[16]              ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[16]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[16]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[17]              ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[17]              ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[17]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[17]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[18]              ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[18]              ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[18]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[18]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[19]              ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[19]              ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[19]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[19]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[1]               ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[1]               ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[1]~_Duplicate_1  ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[1]~_Duplicate_1  ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[20]              ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[20]              ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[20]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[20]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[21]              ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[21]              ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[21]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[21]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[22]              ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[22]              ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[22]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[22]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[23]              ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[23]              ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[23]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[23]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[24]              ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[24]              ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[24]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[24]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[25]              ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[25]              ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[25]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[25]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[26]              ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[26]              ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[26]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[26]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[27]              ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[27]              ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[27]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[27]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[28]              ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[28]              ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[28]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[28]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[29]              ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[29]              ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[29]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[29]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[2]               ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[2]               ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[2]~_Duplicate_1  ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[2]~_Duplicate_1  ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[30]              ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[30]              ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[30]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[30]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[31]              ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[31]              ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[31]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[31]~_Duplicate_1 ;
+-------+--------------+----------------+------------------+----------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: '_10MHZ'                                                                                   ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------------------+
; 48.758 ; 50.000       ; 1.242          ; High Pulse Width ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|clk_o    ;
; 48.758 ; 50.000       ; 1.242          ; Low Pulse Width  ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|clk_o    ;
; 48.758 ; 50.000       ; 1.242          ; High Pulse Width ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[0] ;
; 48.758 ; 50.000       ; 1.242          ; Low Pulse Width  ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[0] ;
; 48.758 ; 50.000       ; 1.242          ; High Pulse Width ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[1] ;
; 48.758 ; 50.000       ; 1.242          ; Low Pulse Width  ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[1] ;
; 48.758 ; 50.000       ; 1.242          ; High Pulse Width ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[2] ;
; 48.758 ; 50.000       ; 1.242          ; Low Pulse Width  ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[2] ;
; 48.758 ; 50.000       ; 1.242          ; High Pulse Width ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[3] ;
; 48.758 ; 50.000       ; 1.242          ; Low Pulse Width  ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[3] ;
; 48.758 ; 50.000       ; 1.242          ; High Pulse Width ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[4] ;
; 48.758 ; 50.000       ; 1.242          ; Low Pulse Width  ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[4] ;
; 48.758 ; 50.000       ; 1.242          ; High Pulse Width ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[5] ;
; 48.758 ; 50.000       ; 1.242          ; Low Pulse Width  ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[5] ;
; 48.758 ; 50.000       ; 1.242          ; High Pulse Width ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[6] ;
; 48.758 ; 50.000       ; 1.242          ; Low Pulse Width  ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[6] ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; _10MHZ ; Rise       ; _10MHZ|combout                           ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; _10MHZ|combout                           ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; _10MHZ ; Rise       ; ext_10MHZ|datain                         ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; ext_10MHZ|datain                         ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; _10MHZ ; Rise       ; refClockDivider|clk_o|clk                ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; refClockDivider|clk_o|clk                ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; _10MHZ ; Rise       ; refClockDivider|count[0]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; refClockDivider|count[0]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; _10MHZ ; Rise       ; refClockDivider|count[1]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; refClockDivider|count[1]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; _10MHZ ; Rise       ; refClockDivider|count[2]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; refClockDivider|count[2]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; _10MHZ ; Rise       ; refClockDivider|count[3]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; refClockDivider|count[3]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; _10MHZ ; Rise       ; refClockDivider|count[4]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; refClockDivider|count[4]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; _10MHZ ; Rise       ; refClockDivider|count[5]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; refClockDivider|count[5]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; _10MHZ ; Rise       ; refClockDivider|count[6]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; refClockDivider|count[6]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; _10MHZ ; Rise       ; reference|combout                        ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; reference|combout                        ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; _10MHZ ; Rise       ; reference|datad                          ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; reference|datad                          ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; _10MHZ ; Rise       ; reference~clkctrl|inclk[0]               ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; reference~clkctrl|inclk[0]               ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; _10MHZ ; Rise       ; reference~clkctrl|outclk                 ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; reference~clkctrl|outclk                 ;
; 97.059 ; 100.000      ; 2.941          ; Port Rate        ; _10MHZ ; Rise       ; _10MHZ                                   ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_lrclk_gen:clrgen|BCLK'                                                                       ;
+---------+--------------+----------------+------------------+---------------------------+------------+-----------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                      ;
+---------+--------------+----------------+------------------+---------------------------+------------+-----------------------------+
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_address[11] ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_address[11] ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_address[12] ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_address[12] ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_address[13] ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_address[13] ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_address[14] ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_address[14] ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_address[15] ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_address[15] ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_state~2     ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_state~2     ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_state~3     ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_state~3     ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_state~4     ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_state~4     ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[0]         ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[0]         ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[10]        ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[10]        ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[11]        ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[11]        ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[1]         ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[1]         ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[2]         ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[2]         ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[3]         ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[3]         ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[4]         ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[4]         ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[5]         ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[5]         ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[6]         ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[6]         ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[7]         ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[7]         ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[8]         ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[8]         ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[9]         ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[9]         ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[0]         ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[0]         ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[10]        ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[10]        ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[11]        ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[11]        ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[1]         ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[1]         ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[2]         ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[2]         ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[3]         ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[3]         ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[4]         ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[4]         ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[5]         ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[5]         ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[6]         ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[6]         ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[7]         ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[7]         ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[8]         ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[8]         ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[9]         ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[9]         ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[0]         ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[0]         ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[10]        ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[10]        ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[11]        ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[11]        ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[1]         ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[1]         ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[2]         ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[2]         ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[3]         ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[3]         ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[4]         ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[4]         ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[5]         ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[5]         ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[6]         ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[6]         ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[7]         ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[7]         ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[8]         ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[8]         ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[9]         ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[9]         ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|MOSI            ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|MOSI            ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|SCLK            ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|SCLK            ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|bit_cnt[0]      ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|bit_cnt[0]      ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|bit_cnt[1]      ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|bit_cnt[1]      ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|bit_cnt[2]      ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|bit_cnt[2]      ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|bit_cnt[3]      ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|bit_cnt[3]      ;
+---------+--------------+----------------+------------------+---------------------------+------------+-----------------------------+


+------------------------------------------------------------------------------------+
; Setup Times                                                                        ;
+--------------+------------+-------+-------+------------+---------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+--------------+------------+-------+-------+------------+---------------------------+
; C19          ; C122_clk   ; 5.211 ; 5.211 ; Rise       ; C122_clk                  ;
; CC           ; C122_clk   ; 4.669 ; 4.669 ; Rise       ; C122_clk                  ;
; TLV320_CDOUT ; C122_clk   ; 4.820 ; 4.820 ; Rise       ; C122_clk                  ;
; ADCMISO      ; C122_clk   ; 5.975 ; 5.975 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
+--------------+------------+-------+-------+------------+---------------------------+


+--------------------------------------------------------------------------------------+
; Hold Times                                                                           ;
+--------------+------------+--------+--------+------------+---------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+--------------+------------+--------+--------+------------+---------------------------+
; C19          ; C122_clk   ; -4.945 ; -4.945 ; Rise       ; C122_clk                  ;
; CC           ; C122_clk   ; -4.403 ; -4.403 ; Rise       ; C122_clk                  ;
; TLV320_CDOUT ; C122_clk   ; -4.554 ; -4.554 ; Rise       ; C122_clk                  ;
; ADCMISO      ; C122_clk   ; -4.103 ; -4.103 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
+--------------+------------+--------+--------+------------+---------------------------+


+----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                  ;
+----------------+------------+--------+--------+------------+---------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+----------------+------------+--------+--------+------------+---------------------------+
; A5             ; C122_clk   ; 11.766 ; 11.766 ; Rise       ; C122_clk                  ;
; A11            ; C122_clk   ; 11.858 ; 11.858 ; Rise       ; C122_clk                  ;
; C22            ; C122_clk   ; 8.607  ; 8.607  ; Rise       ; C122_clk                  ;
; DAC_ALC        ; C122_clk   ; 9.860  ; 9.860  ; Rise       ; C122_clk                  ;
; FPGA_PLL       ; C122_clk   ; 9.726  ; 9.726  ; Rise       ; C122_clk                  ;
; FPGA_PTT       ; C122_clk   ; 9.978  ; 9.978  ; Rise       ; C122_clk                  ;
; LED7           ; C122_clk   ; 10.845 ; 10.845 ; Rise       ; C122_clk                  ;
; LVDSTXE        ; C122_clk   ; 12.317 ; 12.317 ; Rise       ; C122_clk                  ;
; TLV320_CDIN    ; C122_clk   ; 9.701  ; 9.701  ; Rise       ; C122_clk                  ;
; TLV320_CLRCIN  ; C122_clk   ; 9.033  ; 9.033  ; Rise       ; C122_clk                  ;
; TLV320_CLRCOUT ; C122_clk   ; 9.430  ; 9.430  ; Rise       ; C122_clk                  ;
; TLV320_CMCLK   ; C122_clk   ; 7.412  ; 7.412  ; Rise       ; C122_clk                  ;
; USEROUT0       ; C122_clk   ; 9.617  ; 9.617  ; Rise       ; C122_clk                  ;
; USEROUT1       ; C122_clk   ; 9.188  ; 9.188  ; Rise       ; C122_clk                  ;
; USEROUT2       ; C122_clk   ; 8.892  ; 8.892  ; Rise       ; C122_clk                  ;
; USEROUT3       ; C122_clk   ; 8.494  ; 8.494  ; Rise       ; C122_clk                  ;
; USEROUT4       ; C122_clk   ; 8.875  ; 8.875  ; Rise       ; C122_clk                  ;
; USEROUT5       ; C122_clk   ; 9.238  ; 9.238  ; Rise       ; C122_clk                  ;
; USEROUT6       ; C122_clk   ; 9.187  ; 9.187  ; Rise       ; C122_clk                  ;
; nLVDSRXE       ; C122_clk   ; 12.317 ; 12.317 ; Rise       ; C122_clk                  ;
; DAC[*]         ; C122_clk   ; 9.996  ; 9.996  ; Fall       ; C122_clk                  ;
;  DAC[0]        ; C122_clk   ; 9.996  ; 9.996  ; Fall       ; C122_clk                  ;
;  DAC[1]        ; C122_clk   ; 9.795  ; 9.795  ; Fall       ; C122_clk                  ;
;  DAC[2]        ; C122_clk   ; 9.777  ; 9.777  ; Fall       ; C122_clk                  ;
;  DAC[3]        ; C122_clk   ; 9.399  ; 9.399  ; Fall       ; C122_clk                  ;
;  DAC[4]        ; C122_clk   ; 8.429  ; 8.429  ; Fall       ; C122_clk                  ;
;  DAC[5]        ; C122_clk   ; 9.361  ; 9.361  ; Fall       ; C122_clk                  ;
;  DAC[6]        ; C122_clk   ; 9.240  ; 9.240  ; Fall       ; C122_clk                  ;
;  DAC[7]        ; C122_clk   ; 8.691  ; 8.691  ; Fall       ; C122_clk                  ;
;  DAC[8]        ; C122_clk   ; 8.672  ; 8.672  ; Fall       ; C122_clk                  ;
;  DAC[9]        ; C122_clk   ; 8.710  ; 8.710  ; Fall       ; C122_clk                  ;
;  DAC[10]       ; C122_clk   ; 8.648  ; 8.648  ; Fall       ; C122_clk                  ;
;  DAC[11]       ; C122_clk   ; 8.471  ; 8.471  ; Fall       ; C122_clk                  ;
;  DAC[12]       ; C122_clk   ; 8.080  ; 8.080  ; Fall       ; C122_clk                  ;
;  DAC[13]       ; C122_clk   ; 8.658  ; 8.658  ; Fall       ; C122_clk                  ;
; FPGA_PLL       ; _10MHZ     ; 14.512 ; 14.512 ; Rise       ; _10MHZ                    ;
; ext_10MHZ      ; _10MHZ     ; 6.621  ; 6.621  ; Rise       ; _10MHZ                    ;
; ext_10MHZ      ; _10MHZ     ; 6.621  ; 6.621  ; Fall       ; _10MHZ                    ;
; ADCCLK         ; C122_clk   ; 12.272 ; 12.272 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; ADCMOSI        ; C122_clk   ; 11.799 ; 11.799 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; LED2           ; C122_clk   ; 14.632 ; 14.632 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; LED3           ; C122_clk   ; 14.207 ; 14.207 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; LED4           ; C122_clk   ; 16.042 ; 16.042 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; LED5           ; C122_clk   ; 14.606 ; 14.606 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; LED6           ; C122_clk   ; 18.652 ; 18.652 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; TLV320_CBCLK   ; C122_clk   ; 10.193 ;        ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; nADCCS         ; C122_clk   ; 12.247 ; 12.247 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; TLV320_CBCLK   ; C122_clk   ;        ; 10.193 ; Fall       ; clk_lrclk_gen:clrgen|BCLK ;
+----------------+------------+--------+--------+------------+---------------------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+----------------+------------+--------+--------+------------+---------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+----------------+------------+--------+--------+------------+---------------------------+
; A5             ; C122_clk   ; 10.989 ; 10.989 ; Rise       ; C122_clk                  ;
; A11            ; C122_clk   ; 9.675  ; 9.675  ; Rise       ; C122_clk                  ;
; C22            ; C122_clk   ; 8.607  ; 8.607  ; Rise       ; C122_clk                  ;
; DAC_ALC        ; C122_clk   ; 9.860  ; 9.860  ; Rise       ; C122_clk                  ;
; FPGA_PLL       ; C122_clk   ; 9.726  ; 9.726  ; Rise       ; C122_clk                  ;
; FPGA_PTT       ; C122_clk   ; 9.978  ; 9.978  ; Rise       ; C122_clk                  ;
; LED7           ; C122_clk   ; 10.086 ; 10.086 ; Rise       ; C122_clk                  ;
; LVDSTXE        ; C122_clk   ; 9.978  ; 9.978  ; Rise       ; C122_clk                  ;
; TLV320_CDIN    ; C122_clk   ; 9.701  ; 9.701  ; Rise       ; C122_clk                  ;
; TLV320_CLRCIN  ; C122_clk   ; 9.033  ; 9.033  ; Rise       ; C122_clk                  ;
; TLV320_CLRCOUT ; C122_clk   ; 9.430  ; 9.430  ; Rise       ; C122_clk                  ;
; TLV320_CMCLK   ; C122_clk   ; 7.412  ; 7.412  ; Rise       ; C122_clk                  ;
; USEROUT0       ; C122_clk   ; 9.617  ; 9.617  ; Rise       ; C122_clk                  ;
; USEROUT1       ; C122_clk   ; 9.188  ; 9.188  ; Rise       ; C122_clk                  ;
; USEROUT2       ; C122_clk   ; 8.892  ; 8.892  ; Rise       ; C122_clk                  ;
; USEROUT3       ; C122_clk   ; 8.494  ; 8.494  ; Rise       ; C122_clk                  ;
; USEROUT4       ; C122_clk   ; 8.875  ; 8.875  ; Rise       ; C122_clk                  ;
; USEROUT5       ; C122_clk   ; 9.238  ; 9.238  ; Rise       ; C122_clk                  ;
; USEROUT6       ; C122_clk   ; 9.187  ; 9.187  ; Rise       ; C122_clk                  ;
; nLVDSRXE       ; C122_clk   ; 9.978  ; 9.978  ; Rise       ; C122_clk                  ;
; DAC[*]         ; C122_clk   ; 8.080  ; 8.080  ; Fall       ; C122_clk                  ;
;  DAC[0]        ; C122_clk   ; 9.996  ; 9.996  ; Fall       ; C122_clk                  ;
;  DAC[1]        ; C122_clk   ; 9.795  ; 9.795  ; Fall       ; C122_clk                  ;
;  DAC[2]        ; C122_clk   ; 9.777  ; 9.777  ; Fall       ; C122_clk                  ;
;  DAC[3]        ; C122_clk   ; 9.399  ; 9.399  ; Fall       ; C122_clk                  ;
;  DAC[4]        ; C122_clk   ; 8.429  ; 8.429  ; Fall       ; C122_clk                  ;
;  DAC[5]        ; C122_clk   ; 9.361  ; 9.361  ; Fall       ; C122_clk                  ;
;  DAC[6]        ; C122_clk   ; 9.240  ; 9.240  ; Fall       ; C122_clk                  ;
;  DAC[7]        ; C122_clk   ; 8.691  ; 8.691  ; Fall       ; C122_clk                  ;
;  DAC[8]        ; C122_clk   ; 8.672  ; 8.672  ; Fall       ; C122_clk                  ;
;  DAC[9]        ; C122_clk   ; 8.710  ; 8.710  ; Fall       ; C122_clk                  ;
;  DAC[10]       ; C122_clk   ; 8.648  ; 8.648  ; Fall       ; C122_clk                  ;
;  DAC[11]       ; C122_clk   ; 8.471  ; 8.471  ; Fall       ; C122_clk                  ;
;  DAC[12]       ; C122_clk   ; 8.080  ; 8.080  ; Fall       ; C122_clk                  ;
;  DAC[13]       ; C122_clk   ; 8.658  ; 8.658  ; Fall       ; C122_clk                  ;
; FPGA_PLL       ; _10MHZ     ; 14.512 ; 14.512 ; Rise       ; _10MHZ                    ;
; ext_10MHZ      ; _10MHZ     ; 6.621  ; 6.621  ; Rise       ; _10MHZ                    ;
; ext_10MHZ      ; _10MHZ     ; 6.621  ; 6.621  ; Fall       ; _10MHZ                    ;
; ADCCLK         ; C122_clk   ; 12.272 ; 12.272 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; ADCMOSI        ; C122_clk   ; 11.799 ; 11.799 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; LED2           ; C122_clk   ; 12.689 ; 12.689 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; LED3           ; C122_clk   ; 12.630 ; 12.630 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; LED4           ; C122_clk   ; 11.931 ; 11.931 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; LED5           ; C122_clk   ; 11.478 ; 11.478 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; LED6           ; C122_clk   ; 14.007 ; 14.007 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; TLV320_CBCLK   ; C122_clk   ; 10.193 ;        ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; nADCCS         ; C122_clk   ; 12.247 ; 12.247 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; TLV320_CBCLK   ; C122_clk   ;        ; 10.193 ; Fall       ; clk_lrclk_gen:clrgen|BCLK ;
+----------------+------------+--------+--------+------------+---------------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; PTT        ; PTT_in      ; 10.828 ; 10.828 ; 10.828 ; 10.828 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; PTT        ; PTT_in      ; 10.828 ; 10.828 ; 10.828 ; 10.828 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------------------+
; Output Enable Times                                                  ;
+-----------+------------+-------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+------+------------+-----------------+
; ext_10MHZ ; C122_clk   ; 7.380 ;      ; Rise       ; C122_clk        ;
+-----------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------+
; Minimum Output Enable Times                                          ;
+-----------+------------+-------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+------+------------+-----------------+
; ext_10MHZ ; C122_clk   ; 7.380 ;      ; Rise       ; C122_clk        ;
+-----------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; ext_10MHZ ; C122_clk   ; 7.380     ;           ; Rise       ; C122_clk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; ext_10MHZ ; C122_clk   ; 7.380     ;           ; Rise       ; C122_clk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------+
; Fast Model Setup Summary                            ;
+---------------------------+---------+---------------+
; Clock                     ; Slack   ; End Point TNS ;
+---------------------------+---------+---------------+
; C122_clk                  ; 3.237   ; 0.000         ;
; _10MHZ                    ; 99.002  ; 0.000         ;
; clk_lrclk_gen:clrgen|BCLK ; 323.726 ; 0.000         ;
+---------------------------+---------+---------------+


+---------------------------------------------------+
; Fast Model Hold Summary                           ;
+---------------------------+-------+---------------+
; Clock                     ; Slack ; End Point TNS ;
+---------------------------+-------+---------------+
; C122_clk                  ; 0.215 ; 0.000         ;
; _10MHZ                    ; 0.215 ; 0.000         ;
; clk_lrclk_gen:clrgen|BCLK ; 0.215 ; 0.000         ;
+---------------------------+-------+---------------+


+----------------------------------+
; Fast Model Recovery Summary      ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; C122_clk ; 6.012 ; 0.000         ;
+----------+-------+---------------+


+----------------------------------+
; Fast Model Removal Summary       ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; C122_clk ; 2.006 ; 0.000         ;
+----------+-------+---------------+


+-----------------------------------------------------+
; Fast Model Minimum Pulse Width Summary              ;
+---------------------------+---------+---------------+
; Clock                     ; Slack   ; End Point TNS ;
+---------------------------+---------+---------------+
; C122_clk                  ; 2.050   ; 0.000         ;
; _10MHZ                    ; 49.000  ; 0.000         ;
; clk_lrclk_gen:clrgen|BCLK ; 161.760 ; 0.000         ;
+---------------------------+---------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'C122_clk'                                                                                                                        ;
+-------+--------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 3.237 ; cpl_cordic:cordic_inst|rounded_I[0]  ; DAC[0]~reg0                    ; C122_clk     ; C122_clk    ; 4.069        ; 0.008      ; 0.872      ;
; 3.338 ; PTT_out                              ; DAC[12]~reg0                   ; C122_clk     ; C122_clk    ; 4.069        ; -0.018     ; 0.745      ;
; 3.338 ; PTT_out                              ; DAC[13]~reg0                   ; C122_clk     ; C122_clk    ; 4.069        ; -0.018     ; 0.745      ;
; 3.386 ; cpl_cordic:cordic_inst|rounded_I[7]  ; DAC[7]~reg0                    ; C122_clk     ; C122_clk    ; 4.069        ; 0.008      ; 0.723      ;
; 3.391 ; cpl_cordic:cordic_inst|rounded_I[9]  ; DAC[9]~reg0                    ; C122_clk     ; C122_clk    ; 4.069        ; 0.008      ; 0.718      ;
; 3.394 ; cpl_cordic:cordic_inst|rounded_I[11] ; DAC[11]~reg0                   ; C122_clk     ; C122_clk    ; 4.069        ; 0.008      ; 0.715      ;
; 3.395 ; PTT_out                              ; DAC[5]~reg0                    ; C122_clk     ; C122_clk    ; 4.069        ; -0.010     ; 0.696      ;
; 3.396 ; PTT_out                              ; DAC[1]~reg0                    ; C122_clk     ; C122_clk    ; 4.069        ; -0.010     ; 0.695      ;
; 3.396 ; PTT_out                              ; DAC[2]~reg0                    ; C122_clk     ; C122_clk    ; 4.069        ; -0.010     ; 0.695      ;
; 3.396 ; PTT_out                              ; DAC[7]~reg0                    ; C122_clk     ; C122_clk    ; 4.069        ; -0.010     ; 0.695      ;
; 3.397 ; PTT_out                              ; DAC[6]~reg0                    ; C122_clk     ; C122_clk    ; 4.069        ; -0.010     ; 0.694      ;
; 3.397 ; cpl_cordic:cordic_inst|rounded_I[10] ; DAC[10]~reg0                   ; C122_clk     ; C122_clk    ; 4.069        ; 0.008      ; 0.712      ;
; 3.397 ; PTT_out                              ; DAC[0]~reg0                    ; C122_clk     ; C122_clk    ; 4.069        ; -0.010     ; 0.694      ;
; 3.401 ; PTT_out                              ; DAC[10]~reg0                   ; C122_clk     ; C122_clk    ; 4.069        ; -0.010     ; 0.690      ;
; 3.402 ; PTT_out                              ; DAC[11]~reg0                   ; C122_clk     ; C122_clk    ; 4.069        ; -0.010     ; 0.689      ;
; 3.404 ; PTT_out                              ; DAC[8]~reg0                    ; C122_clk     ; C122_clk    ; 4.069        ; -0.010     ; 0.687      ;
; 3.406 ; PTT_out                              ; DAC[9]~reg0                    ; C122_clk     ; C122_clk    ; 4.069        ; -0.010     ; 0.685      ;
; 3.410 ; PTT_out                              ; DAC[3]~reg0                    ; C122_clk     ; C122_clk    ; 4.069        ; -0.010     ; 0.681      ;
; 3.410 ; PTT_out                              ; DAC[4]~reg0                    ; C122_clk     ; C122_clk    ; 4.069        ; -0.010     ; 0.681      ;
; 3.425 ; cpl_cordic:cordic_inst|rounded_I[5]  ; DAC[5]~reg0                    ; C122_clk     ; C122_clk    ; 4.069        ; 0.008      ; 0.684      ;
; 3.441 ; cpl_cordic:cordic_inst|rounded_I[1]  ; DAC[1]~reg0                    ; C122_clk     ; C122_clk    ; 4.069        ; 0.008      ; 0.668      ;
; 3.441 ; cpl_cordic:cordic_inst|rounded_I[6]  ; DAC[6]~reg0                    ; C122_clk     ; C122_clk    ; 4.069        ; 0.008      ; 0.668      ;
; 3.441 ; cpl_cordic:cordic_inst|rounded_I[4]  ; DAC[4]~reg0                    ; C122_clk     ; C122_clk    ; 4.069        ; 0.008      ; 0.668      ;
; 3.444 ; cpl_cordic:cordic_inst|rounded_I[2]  ; DAC[2]~reg0                    ; C122_clk     ; C122_clk    ; 4.069        ; 0.008      ; 0.665      ;
; 3.444 ; cpl_cordic:cordic_inst|rounded_I[3]  ; DAC[3]~reg0                    ; C122_clk     ; C122_clk    ; 4.069        ; 0.008      ; 0.665      ;
; 3.445 ; cpl_cordic:cordic_inst|rounded_I[8]  ; DAC[8]~reg0                    ; C122_clk     ; C122_clk    ; 4.069        ; 0.008      ; 0.664      ;
; 3.589 ; cpl_cordic:cordic_inst|rounded_I[13] ; DAC[13]~reg0                   ; C122_clk     ; C122_clk    ; 4.069        ; 0.000      ; 0.512      ;
; 3.636 ; cpl_cordic:cordic_inst|rounded_I[12] ; DAC[12]~reg0                   ; C122_clk     ; C122_clk    ; 4.069        ; 0.000      ; 0.465      ;
; 4.906 ; cicint:cic_I|section_out10[0]        ; cicint:cic_I|section_out10[61] ; C122_clk     ; C122_clk    ; 8.138        ; -0.028     ; 3.236      ;
; 4.917 ; cicint:cic_I|section_out9[3]         ; cicint:cic_I|section_out10[61] ; C122_clk     ; C122_clk    ; 8.138        ; -0.028     ; 3.225      ;
; 4.929 ; cicint:cic_I|section_out9[0]         ; cicint:cic_I|section_out10[61] ; C122_clk     ; C122_clk    ; 8.138        ; -0.028     ; 3.213      ;
; 4.934 ; cicint:cic_I|section_out9[1]         ; cicint:cic_I|section_out10[61] ; C122_clk     ; C122_clk    ; 8.138        ; -0.028     ; 3.208      ;
; 4.941 ; cicint:cic_I|section_out10[0]        ; cicint:cic_I|section_out10[60] ; C122_clk     ; C122_clk    ; 8.138        ; -0.028     ; 3.201      ;
; 4.950 ; cicint:cic_Q|section_out9[0]         ; cicint:cic_Q|section_out10[61] ; C122_clk     ; C122_clk    ; 8.138        ; 0.021      ; 3.241      ;
; 4.952 ; cicint:cic_I|section_out9[3]         ; cicint:cic_I|section_out10[60] ; C122_clk     ; C122_clk    ; 8.138        ; -0.028     ; 3.190      ;
; 4.964 ; cicint:cic_I|section_out9[0]         ; cicint:cic_I|section_out10[60] ; C122_clk     ; C122_clk    ; 8.138        ; -0.028     ; 3.178      ;
; 4.969 ; cicint:cic_I|section_out9[1]         ; cicint:cic_I|section_out10[60] ; C122_clk     ; C122_clk    ; 8.138        ; -0.028     ; 3.173      ;
; 4.976 ; cicint:cic_I|section_out10[0]        ; cicint:cic_I|section_out10[59] ; C122_clk     ; C122_clk    ; 8.138        ; -0.028     ; 3.166      ;
; 4.980 ; cicint:cic_I|section_out9[2]         ; cicint:cic_I|section_out10[61] ; C122_clk     ; C122_clk    ; 8.138        ; -0.028     ; 3.162      ;
; 4.985 ; cicint:cic_Q|section_out9[0]         ; cicint:cic_Q|section_out10[60] ; C122_clk     ; C122_clk    ; 8.138        ; 0.021      ; 3.206      ;
; 4.987 ; cicint:cic_I|section_out9[3]         ; cicint:cic_I|section_out10[59] ; C122_clk     ; C122_clk    ; 8.138        ; -0.028     ; 3.155      ;
; 4.993 ; cicint:cic_Q|section_out10[1]        ; cicint:cic_Q|section_out10[61] ; C122_clk     ; C122_clk    ; 8.138        ; 0.021      ; 3.198      ;
; 4.999 ; cicint:cic_I|section_out9[0]         ; cicint:cic_I|section_out10[59] ; C122_clk     ; C122_clk    ; 8.138        ; -0.028     ; 3.143      ;
; 5.004 ; cicint:cic_I|section_out9[1]         ; cicint:cic_I|section_out10[59] ; C122_clk     ; C122_clk    ; 8.138        ; -0.028     ; 3.138      ;
; 5.006 ; cicint:cic_Q|section_out9[1]         ; cicint:cic_Q|section_out10[61] ; C122_clk     ; C122_clk    ; 8.138        ; 0.021      ; 3.185      ;
; 5.011 ; cicint:cic_I|section_out10[0]        ; cicint:cic_I|section_out10[58] ; C122_clk     ; C122_clk    ; 8.138        ; -0.028     ; 3.131      ;
; 5.015 ; cicint:cic_I|section_out9[2]         ; cicint:cic_I|section_out10[60] ; C122_clk     ; C122_clk    ; 8.138        ; -0.028     ; 3.127      ;
; 5.020 ; cicint:cic_Q|section_out9[0]         ; cicint:cic_Q|section_out10[59] ; C122_clk     ; C122_clk    ; 8.138        ; 0.021      ; 3.171      ;
; 5.022 ; cicint:cic_I|section_out9[3]         ; cicint:cic_I|section_out10[58] ; C122_clk     ; C122_clk    ; 8.138        ; -0.028     ; 3.120      ;
; 5.028 ; cicint:cic_Q|section_out10[1]        ; cicint:cic_Q|section_out10[60] ; C122_clk     ; C122_clk    ; 8.138        ; 0.021      ; 3.163      ;
; 5.034 ; cicint:cic_I|section_out9[0]         ; cicint:cic_I|section_out10[58] ; C122_clk     ; C122_clk    ; 8.138        ; -0.028     ; 3.108      ;
; 5.036 ; cicint:cic_Q|section_out9[2]         ; cicint:cic_Q|section_out10[61] ; C122_clk     ; C122_clk    ; 8.138        ; 0.021      ; 3.155      ;
; 5.037 ; cicint:cic_I|section_out10[1]        ; cicint:cic_I|section_out10[61] ; C122_clk     ; C122_clk    ; 8.138        ; -0.028     ; 3.105      ;
; 5.039 ; cicint:cic_I|section_out9[1]         ; cicint:cic_I|section_out10[58] ; C122_clk     ; C122_clk    ; 8.138        ; -0.028     ; 3.103      ;
; 5.041 ; cicint:cic_Q|section_out9[1]         ; cicint:cic_Q|section_out10[60] ; C122_clk     ; C122_clk    ; 8.138        ; 0.021      ; 3.150      ;
; 5.046 ; cicint:cic_I|section_out10[0]        ; cicint:cic_I|section_out10[57] ; C122_clk     ; C122_clk    ; 8.138        ; -0.028     ; 3.096      ;
; 5.050 ; cicint:cic_I|section_out9[2]         ; cicint:cic_I|section_out10[59] ; C122_clk     ; C122_clk    ; 8.138        ; -0.028     ; 3.092      ;
; 5.052 ; cicint:cic_I|section_out9[4]         ; cicint:cic_I|section_out10[61] ; C122_clk     ; C122_clk    ; 8.138        ; -0.028     ; 3.090      ;
; 5.052 ; cicint:cic_Q|section_out10[0]        ; cicint:cic_Q|section_out10[61] ; C122_clk     ; C122_clk    ; 8.138        ; 0.021      ; 3.139      ;
; 5.053 ; cicint:cic_Q|section_out9[3]         ; cicint:cic_Q|section_out10[61] ; C122_clk     ; C122_clk    ; 8.138        ; 0.021      ; 3.138      ;
; 5.055 ; cicint:cic_Q|section_out9[0]         ; cicint:cic_Q|section_out10[58] ; C122_clk     ; C122_clk    ; 8.138        ; 0.021      ; 3.136      ;
; 5.057 ; cicint:cic_I|section_out9[3]         ; cicint:cic_I|section_out10[57] ; C122_clk     ; C122_clk    ; 8.138        ; -0.028     ; 3.085      ;
; 5.059 ; cicint:cic_I|section_out10[2]        ; cicint:cic_I|section_out10[61] ; C122_clk     ; C122_clk    ; 8.138        ; -0.028     ; 3.083      ;
; 5.063 ; cicint:cic_Q|section_out10[1]        ; cicint:cic_Q|section_out10[59] ; C122_clk     ; C122_clk    ; 8.138        ; 0.021      ; 3.128      ;
; 5.069 ; cicint:cic_I|section_out9[0]         ; cicint:cic_I|section_out10[57] ; C122_clk     ; C122_clk    ; 8.138        ; -0.028     ; 3.073      ;
; 5.071 ; cicint:cic_Q|section_out9[2]         ; cicint:cic_Q|section_out10[60] ; C122_clk     ; C122_clk    ; 8.138        ; 0.021      ; 3.120      ;
; 5.072 ; cicint:cic_I|section_out10[1]        ; cicint:cic_I|section_out10[60] ; C122_clk     ; C122_clk    ; 8.138        ; -0.028     ; 3.070      ;
; 5.074 ; cicint:cic_I|section_out9[1]         ; cicint:cic_I|section_out10[57] ; C122_clk     ; C122_clk    ; 8.138        ; -0.028     ; 3.068      ;
; 5.076 ; cicint:cic_Q|section_out9[1]         ; cicint:cic_Q|section_out10[59] ; C122_clk     ; C122_clk    ; 8.138        ; 0.021      ; 3.115      ;
; 5.079 ; cicint:cic_Q|section_out9[6]         ; cicint:cic_Q|section_out10[61] ; C122_clk     ; C122_clk    ; 8.138        ; 0.021      ; 3.112      ;
; 5.081 ; cicint:cic_I|section_out10[0]        ; cicint:cic_I|section_out10[56] ; C122_clk     ; C122_clk    ; 8.138        ; -0.028     ; 3.061      ;
; 5.085 ; cicint:cic_I|section_out9[2]         ; cicint:cic_I|section_out10[58] ; C122_clk     ; C122_clk    ; 8.138        ; -0.028     ; 3.057      ;
; 5.087 ; cicint:cic_I|section_out9[4]         ; cicint:cic_I|section_out10[60] ; C122_clk     ; C122_clk    ; 8.138        ; -0.028     ; 3.055      ;
; 5.087 ; cicint:cic_Q|section_out10[0]        ; cicint:cic_Q|section_out10[60] ; C122_clk     ; C122_clk    ; 8.138        ; 0.021      ; 3.104      ;
; 5.088 ; cicint:cic_Q|section_out9[3]         ; cicint:cic_Q|section_out10[60] ; C122_clk     ; C122_clk    ; 8.138        ; 0.021      ; 3.103      ;
; 5.089 ; cicint:cic_I|section_out9[5]         ; cicint:cic_I|section_out10[61] ; C122_clk     ; C122_clk    ; 8.138        ; -0.028     ; 3.053      ;
; 5.090 ; cicint:cic_Q|section_out9[0]         ; cicint:cic_Q|section_out10[57] ; C122_clk     ; C122_clk    ; 8.138        ; 0.021      ; 3.101      ;
; 5.092 ; cicint:cic_I|section_out9[3]         ; cicint:cic_I|section_out10[56] ; C122_clk     ; C122_clk    ; 8.138        ; -0.028     ; 3.050      ;
; 5.094 ; cicint:cic_I|section_out10[2]        ; cicint:cic_I|section_out10[60] ; C122_clk     ; C122_clk    ; 8.138        ; -0.028     ; 3.048      ;
; 5.098 ; cicint:cic_Q|section_out10[1]        ; cicint:cic_Q|section_out10[58] ; C122_clk     ; C122_clk    ; 8.138        ; 0.021      ; 3.093      ;
; 5.103 ; cicint:cic_I|section_out9[10]        ; cicint:cic_I|section_out10[61] ; C122_clk     ; C122_clk    ; 8.138        ; -0.020     ; 3.047      ;
; 5.104 ; cicint:cic_I|section_out9[0]         ; cicint:cic_I|section_out10[56] ; C122_clk     ; C122_clk    ; 8.138        ; -0.028     ; 3.038      ;
; 5.106 ; cicint:cic_I|section_out10[3]        ; cicint:cic_I|section_out10[61] ; C122_clk     ; C122_clk    ; 8.138        ; -0.028     ; 3.036      ;
; 5.106 ; cicint:cic_Q|section_out9[2]         ; cicint:cic_Q|section_out10[59] ; C122_clk     ; C122_clk    ; 8.138        ; 0.021      ; 3.085      ;
; 5.107 ; cicint:cic_Q|section_out9[4]         ; cicint:cic_Q|section_out10[61] ; C122_clk     ; C122_clk    ; 8.138        ; 0.021      ; 3.084      ;
; 5.107 ; cicint:cic_I|section_out10[1]        ; cicint:cic_I|section_out10[59] ; C122_clk     ; C122_clk    ; 8.138        ; -0.028     ; 3.035      ;
; 5.108 ; cicint:cic_Q|section_out10[2]        ; cicint:cic_Q|section_out10[61] ; C122_clk     ; C122_clk    ; 8.138        ; 0.021      ; 3.083      ;
; 5.109 ; cicint:cic_I|section_out9[1]         ; cicint:cic_I|section_out10[56] ; C122_clk     ; C122_clk    ; 8.138        ; -0.028     ; 3.033      ;
; 5.111 ; cicint:cic_Q|section_out9[1]         ; cicint:cic_Q|section_out10[58] ; C122_clk     ; C122_clk    ; 8.138        ; 0.021      ; 3.080      ;
; 5.114 ; cicint:cic_Q|section_out9[6]         ; cicint:cic_Q|section_out10[60] ; C122_clk     ; C122_clk    ; 8.138        ; 0.021      ; 3.077      ;
; 5.116 ; cicint:cic_I|section_out10[0]        ; cicint:cic_I|section_out10[55] ; C122_clk     ; C122_clk    ; 8.138        ; -0.028     ; 3.026      ;
; 5.116 ; cicint:cic_I|section_out9[6]         ; cicint:cic_I|section_out10[61] ; C122_clk     ; C122_clk    ; 8.138        ; -0.028     ; 3.026      ;
; 5.120 ; cicint:cic_I|section_out9[2]         ; cicint:cic_I|section_out10[57] ; C122_clk     ; C122_clk    ; 8.138        ; -0.028     ; 3.022      ;
; 5.122 ; cicint:cic_I|section_out9[4]         ; cicint:cic_I|section_out10[59] ; C122_clk     ; C122_clk    ; 8.138        ; -0.028     ; 3.020      ;
; 5.122 ; cicint:cic_Q|section_out10[0]        ; cicint:cic_Q|section_out10[59] ; C122_clk     ; C122_clk    ; 8.138        ; 0.021      ; 3.069      ;
; 5.123 ; cicint:cic_Q|section_out9[3]         ; cicint:cic_Q|section_out10[59] ; C122_clk     ; C122_clk    ; 8.138        ; 0.021      ; 3.068      ;
; 5.124 ; cicint:cic_I|section_out9[5]         ; cicint:cic_I|section_out10[60] ; C122_clk     ; C122_clk    ; 8.138        ; -0.028     ; 3.018      ;
; 5.125 ; cicint:cic_Q|section_out9[0]         ; cicint:cic_Q|section_out10[56] ; C122_clk     ; C122_clk    ; 8.138        ; 0.021      ; 3.066      ;
; 5.127 ; cicint:cic_I|section_out9[7]         ; cicint:cic_I|section_out10[61] ; C122_clk     ; C122_clk    ; 8.138        ; -0.028     ; 3.015      ;
; 5.127 ; cicint:cic_I|section_out9[3]         ; cicint:cic_I|section_out10[55] ; C122_clk     ; C122_clk    ; 8.138        ; -0.028     ; 3.015      ;
+-------+--------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: '_10MHZ'                                                                                                                                         ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 99.002 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[3] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 1.030      ;
; 99.003 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[6] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 1.029      ;
; 99.005 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[5] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 1.027      ;
; 99.007 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[4] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 1.025      ;
; 99.011 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[6] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 1.021      ;
; 99.027 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[3] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 1.005      ;
; 99.028 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[6] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 1.004      ;
; 99.030 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[5] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 1.002      ;
; 99.046 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[5] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.986      ;
; 99.055 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[4] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.977      ;
; 99.059 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[6] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.973      ;
; 99.066 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[3] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.966      ;
; 99.067 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[6] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.965      ;
; 99.069 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[5] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.963      ;
; 99.075 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[2] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.957      ;
; 99.094 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[5] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.938      ;
; 99.101 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[4] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.931      ;
; 99.102 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[3] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.930      ;
; 99.121 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[0] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.911      ;
; 99.122 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[4] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.910      ;
; 99.123 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[2] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.909      ;
; 99.128 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[2] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.904      ;
; 99.135 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[4] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.897      ;
; 99.139 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[6] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.893      ;
; 99.143 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[3] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.889      ;
; 99.146 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[5] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.886      ;
; 99.146 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[0] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.886      ;
; 99.150 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[3] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.882      ;
; 99.153 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[2] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.879      ;
; 99.185 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[0] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.847      ;
; 99.186 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[4] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.846      ;
; 99.192 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[2] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.840      ;
; 99.239 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[3] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.793      ;
; 99.240 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[6] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.792      ;
; 99.242 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[5] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.790      ;
; 99.262 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[0] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.770      ;
; 99.269 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[2] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.763      ;
; 99.301 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[0] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.731      ;
; 99.301 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[0] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.731      ;
; 99.316 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|clk_o    ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.716      ;
; 99.341 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|clk_o    ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.691      ;
; 99.355 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[1] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.677      ;
; 99.358 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[0] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.674      ;
; 99.359 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[4] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.673      ;
; 99.365 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[2] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.667      ;
; 99.380 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|clk_o    ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.652      ;
; 99.457 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|clk_o    ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.575      ;
; 99.495 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|clk_o    ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.537      ;
; 99.496 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|clk_o    ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.536      ;
; 99.506 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[1] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.526      ;
; 99.579 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|clk_o    ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.453      ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_lrclk_gen:clrgen|BCLK'                                                                                                               ;
+---------+-------------------------+------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack   ; From Node               ; To Node                ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------+------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 323.726 ; ADC:ADC_SPI|bit_cnt[2]  ; ADC:ADC_SPI|temp_5[2]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.004     ; 1.822      ;
; 323.778 ; ADC:ADC_SPI|bit_cnt[2]  ; ADC:ADC_SPI|temp_1[5]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 1.774      ;
; 323.778 ; ADC:ADC_SPI|bit_cnt[2]  ; ADC:ADC_SPI|temp_1[10] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 1.774      ;
; 323.782 ; ADC:ADC_SPI|bit_cnt[2]  ; ADC:ADC_SPI|temp_1[9]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 1.770      ;
; 323.839 ; ADC:ADC_SPI|bit_cnt[2]  ; ADC:ADC_SPI|temp_1[2]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.004     ; 1.709      ;
; 323.843 ; ADC:ADC_SPI|bit_cnt[2]  ; ADC:ADC_SPI|temp_5[10] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 1.710      ;
; 323.844 ; ADC:ADC_SPI|bit_cnt[2]  ; ADC:ADC_SPI|temp_5[1]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 1.709      ;
; 323.847 ; ADC:ADC_SPI|bit_cnt[2]  ; ADC:ADC_SPI|temp_5[11] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 1.706      ;
; 323.849 ; ADC:ADC_SPI|bit_cnt[2]  ; ADC:ADC_SPI|temp_5[4]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.004     ; 1.699      ;
; 323.866 ; ADC:ADC_SPI|bit_cnt[2]  ; ADC:ADC_SPI|temp_5[0]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 1.686      ;
; 323.889 ; ADC:ADC_SPI|bit_cnt[2]  ; ADC:ADC_SPI|temp_1[0]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 1.664      ;
; 323.889 ; ADC:ADC_SPI|bit_cnt[2]  ; ADC:ADC_SPI|temp_1[11] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 1.664      ;
; 323.891 ; ADC:ADC_SPI|bit_cnt[2]  ; ADC:ADC_SPI|temp_1[1]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 1.662      ;
; 323.892 ; ADC:ADC_SPI|bit_cnt[2]  ; ADC:ADC_SPI|temp_2[9]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 1.660      ;
; 323.892 ; ADC:ADC_SPI|bit_cnt[2]  ; ADC:ADC_SPI|temp_1[7]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 1.661      ;
; 323.893 ; ADC:ADC_SPI|bit_cnt[2]  ; ADC:ADC_SPI|temp_2[2]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.004     ; 1.655      ;
; 323.894 ; ADC:ADC_SPI|bit_cnt[2]  ; ADC:ADC_SPI|temp_2[0]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 1.658      ;
; 323.894 ; ADC:ADC_SPI|bit_cnt[2]  ; ADC:ADC_SPI|temp_2[1]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 1.658      ;
; 323.894 ; ADC:ADC_SPI|bit_cnt[2]  ; ADC:ADC_SPI|temp_2[5]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 1.658      ;
; 323.894 ; ADC:ADC_SPI|bit_cnt[2]  ; ADC:ADC_SPI|temp_2[10] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 1.659      ;
; 323.896 ; ADC:ADC_SPI|bit_cnt[2]  ; ADC:ADC_SPI|temp_2[11] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 1.657      ;
; 323.897 ; ADC:ADC_SPI|bit_cnt[2]  ; ADC:ADC_SPI|temp_2[7]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 1.656      ;
; 323.904 ; ADC:ADC_SPI|bit_cnt[2]  ; ADC:ADC_SPI|temp_1[4]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.004     ; 1.644      ;
; 323.930 ; ADC:ADC_SPI|bit_cnt[2]  ; ADC:ADC_SPI|temp_2[4]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.004     ; 1.618      ;
; 323.930 ; ADC:ADC_SPI|bit_cnt[3]  ; ADC:ADC_SPI|temp_5[2]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.004     ; 1.618      ;
; 323.947 ; ADC:ADC_SPI|bit_cnt[2]  ; ADC:ADC_SPI|temp_5[5]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.001     ; 1.604      ;
; 323.948 ; ADC:ADC_SPI|bit_cnt[2]  ; ADC:ADC_SPI|temp_5[3]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.001     ; 1.603      ;
; 323.949 ; ADC:ADC_SPI|bit_cnt[2]  ; ADC:ADC_SPI|temp_5[7]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.001     ; 1.602      ;
; 323.951 ; ADC:ADC_SPI|bit_cnt[2]  ; ADC:ADC_SPI|temp_5[6]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.001     ; 1.600      ;
; 323.952 ; ADC:ADC_SPI|bit_cnt[2]  ; ADC:ADC_SPI|temp_5[8]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.001     ; 1.599      ;
; 323.964 ; ADC:ADC_SPI|SCLK        ; ADC:ADC_SPI|temp_5[2]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.001     ; 1.587      ;
; 323.967 ; ADC:ADC_SPI|bit_cnt[2]  ; ADC:ADC_SPI|temp_1[3]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.001     ; 1.584      ;
; 323.982 ; ADC:ADC_SPI|bit_cnt[3]  ; ADC:ADC_SPI|temp_1[5]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 1.570      ;
; 323.982 ; ADC:ADC_SPI|bit_cnt[3]  ; ADC:ADC_SPI|temp_1[10] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 1.570      ;
; 323.986 ; ADC:ADC_SPI|bit_cnt[3]  ; ADC:ADC_SPI|temp_1[9]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 1.566      ;
; 324.016 ; ADC:ADC_SPI|SCLK        ; ADC:ADC_SPI|temp_1[5]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.003      ; 1.539      ;
; 324.016 ; ADC:ADC_SPI|SCLK        ; ADC:ADC_SPI|temp_1[10] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.003      ; 1.539      ;
; 324.017 ; ADC:ADC_SPI|bit_cnt[0]  ; ADC:ADC_SPI|MOSI       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.003     ; 1.532      ;
; 324.020 ; ADC:ADC_SPI|bit_cnt[2]  ; ADC:ADC_SPI|temp_2[3]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.001     ; 1.531      ;
; 324.020 ; ADC:ADC_SPI|bit_cnt[2]  ; ADC:ADC_SPI|temp_2[6]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.001     ; 1.531      ;
; 324.020 ; ADC:ADC_SPI|SCLK        ; ADC:ADC_SPI|temp_1[9]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.003      ; 1.535      ;
; 324.047 ; ADC:ADC_SPI|bit_cnt[3]  ; ADC:ADC_SPI|temp_5[10] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 1.506      ;
; 324.048 ; ADC:ADC_SPI|bit_cnt[3]  ; ADC:ADC_SPI|temp_1[2]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.004     ; 1.500      ;
; 324.048 ; ADC:ADC_SPI|bit_cnt[3]  ; ADC:ADC_SPI|temp_5[1]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 1.505      ;
; 324.051 ; ADC:ADC_SPI|bit_cnt[3]  ; ADC:ADC_SPI|temp_5[11] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 1.502      ;
; 324.052 ; ADC:ADC_SPI|bit_cnt[2]  ; ADC:ADC_SPI|temp_2[8]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.001     ; 1.499      ;
; 324.053 ; ADC:ADC_SPI|bit_cnt[3]  ; ADC:ADC_SPI|temp_5[4]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.004     ; 1.495      ;
; 324.059 ; ADC:ADC_SPI|bit_cnt[2]  ; ADC:ADC_SPI|temp_5[9]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.003     ; 1.490      ;
; 324.070 ; ADC:ADC_SPI|bit_cnt[2]  ; ADC:ADC_SPI|temp_1[8]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.001     ; 1.481      ;
; 324.070 ; ADC:ADC_SPI|bit_cnt[3]  ; ADC:ADC_SPI|temp_5[0]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 1.482      ;
; 324.077 ; ADC:ADC_SPI|SCLK        ; ADC:ADC_SPI|temp_1[2]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.001     ; 1.474      ;
; 324.078 ; ADC:ADC_SPI|bit_cnt[2]  ; ADC:ADC_SPI|temp_1[6]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.002     ; 1.472      ;
; 324.081 ; ADC:ADC_SPI|SCLK        ; ADC:ADC_SPI|temp_5[10] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.004      ; 1.475      ;
; 324.082 ; ADC:ADC_SPI|SCLK        ; ADC:ADC_SPI|temp_5[1]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.004      ; 1.474      ;
; 324.085 ; ADC:ADC_SPI|SCLK        ; ADC:ADC_SPI|temp_5[11] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.004      ; 1.471      ;
; 324.086 ; ADC:ADC_SPI|ADC_state~2 ; ADC:ADC_SPI|AIN5[2]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.004     ; 1.462      ;
; 324.086 ; ADC:ADC_SPI|ADC_state~2 ; ADC:ADC_SPI|AIN1[4]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.004     ; 1.462      ;
; 324.087 ; ADC:ADC_SPI|SCLK        ; ADC:ADC_SPI|temp_5[4]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.001     ; 1.464      ;
; 324.090 ; ADC:ADC_SPI|ADC_state~4 ; ADC:ADC_SPI|AIN5[2]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.004     ; 1.458      ;
; 324.090 ; ADC:ADC_SPI|ADC_state~4 ; ADC:ADC_SPI|AIN1[4]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.004     ; 1.458      ;
; 324.093 ; ADC:ADC_SPI|bit_cnt[3]  ; ADC:ADC_SPI|temp_1[0]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 1.460      ;
; 324.093 ; ADC:ADC_SPI|bit_cnt[3]  ; ADC:ADC_SPI|temp_1[11] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 1.460      ;
; 324.095 ; ADC:ADC_SPI|bit_cnt[3]  ; ADC:ADC_SPI|temp_1[1]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 1.458      ;
; 324.096 ; ADC:ADC_SPI|bit_cnt[3]  ; ADC:ADC_SPI|temp_2[9]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 1.456      ;
; 324.096 ; ADC:ADC_SPI|bit_cnt[3]  ; ADC:ADC_SPI|temp_1[7]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 1.457      ;
; 324.097 ; ADC:ADC_SPI|bit_cnt[3]  ; ADC:ADC_SPI|temp_2[2]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.004     ; 1.451      ;
; 324.098 ; ADC:ADC_SPI|bit_cnt[3]  ; ADC:ADC_SPI|temp_2[0]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 1.454      ;
; 324.098 ; ADC:ADC_SPI|bit_cnt[3]  ; ADC:ADC_SPI|temp_2[1]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 1.454      ;
; 324.098 ; ADC:ADC_SPI|bit_cnt[3]  ; ADC:ADC_SPI|temp_2[5]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 1.454      ;
; 324.098 ; ADC:ADC_SPI|bit_cnt[3]  ; ADC:ADC_SPI|temp_2[10] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 1.455      ;
; 324.100 ; ADC:ADC_SPI|bit_cnt[3]  ; ADC:ADC_SPI|temp_2[11] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 1.453      ;
; 324.101 ; ADC:ADC_SPI|bit_cnt[3]  ; ADC:ADC_SPI|temp_2[7]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 1.452      ;
; 324.104 ; ADC:ADC_SPI|SCLK        ; ADC:ADC_SPI|temp_5[0]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.003      ; 1.451      ;
; 324.108 ; ADC:ADC_SPI|bit_cnt[3]  ; ADC:ADC_SPI|temp_1[4]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.004     ; 1.440      ;
; 324.127 ; ADC:ADC_SPI|SCLK        ; ADC:ADC_SPI|temp_1[0]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.004      ; 1.429      ;
; 324.127 ; ADC:ADC_SPI|SCLK        ; ADC:ADC_SPI|temp_1[11] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.004      ; 1.429      ;
; 324.129 ; ADC:ADC_SPI|SCLK        ; ADC:ADC_SPI|temp_1[1]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.004      ; 1.427      ;
; 324.130 ; ADC:ADC_SPI|SCLK        ; ADC:ADC_SPI|temp_2[9]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.003      ; 1.425      ;
; 324.130 ; ADC:ADC_SPI|SCLK        ; ADC:ADC_SPI|temp_1[7]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.004      ; 1.426      ;
; 324.131 ; ADC:ADC_SPI|SCLK        ; ADC:ADC_SPI|temp_2[2]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.001     ; 1.420      ;
; 324.132 ; ADC:ADC_SPI|SCLK        ; ADC:ADC_SPI|temp_2[0]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.003      ; 1.423      ;
; 324.132 ; ADC:ADC_SPI|SCLK        ; ADC:ADC_SPI|temp_2[1]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.003      ; 1.423      ;
; 324.132 ; ADC:ADC_SPI|SCLK        ; ADC:ADC_SPI|temp_2[5]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.003      ; 1.423      ;
; 324.132 ; ADC:ADC_SPI|SCLK        ; ADC:ADC_SPI|temp_2[10] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.004      ; 1.424      ;
; 324.134 ; ADC:ADC_SPI|SCLK        ; ADC:ADC_SPI|temp_2[11] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.004      ; 1.422      ;
; 324.135 ; ADC:ADC_SPI|SCLK        ; ADC:ADC_SPI|temp_2[7]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.004      ; 1.421      ;
; 324.139 ; ADC:ADC_SPI|bit_cnt[3]  ; ADC:ADC_SPI|temp_2[4]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.004     ; 1.409      ;
; 324.142 ; ADC:ADC_SPI|SCLK        ; ADC:ADC_SPI|temp_1[4]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.001     ; 1.409      ;
; 324.151 ; ADC:ADC_SPI|bit_cnt[3]  ; ADC:ADC_SPI|temp_5[5]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.001     ; 1.400      ;
; 324.152 ; ADC:ADC_SPI|bit_cnt[3]  ; ADC:ADC_SPI|temp_5[3]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.001     ; 1.399      ;
; 324.153 ; ADC:ADC_SPI|bit_cnt[3]  ; ADC:ADC_SPI|temp_5[7]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.001     ; 1.398      ;
; 324.155 ; ADC:ADC_SPI|bit_cnt[3]  ; ADC:ADC_SPI|temp_5[6]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.001     ; 1.396      ;
; 324.156 ; ADC:ADC_SPI|bit_cnt[3]  ; ADC:ADC_SPI|temp_5[8]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.001     ; 1.395      ;
; 324.168 ; ADC:ADC_SPI|SCLK        ; ADC:ADC_SPI|temp_2[4]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.001     ; 1.383      ;
; 324.176 ; ADC:ADC_SPI|bit_cnt[3]  ; ADC:ADC_SPI|temp_1[3]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.001     ; 1.375      ;
; 324.185 ; ADC:ADC_SPI|SCLK        ; ADC:ADC_SPI|temp_5[5]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.002      ; 1.369      ;
; 324.186 ; ADC:ADC_SPI|SCLK        ; ADC:ADC_SPI|temp_5[3]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.002      ; 1.368      ;
; 324.187 ; ADC:ADC_SPI|SCLK        ; ADC:ADC_SPI|temp_5[7]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.002      ; 1.367      ;
; 324.189 ; ADC:ADC_SPI|SCLK        ; ADC:ADC_SPI|temp_5[6]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.002      ; 1.365      ;
; 324.190 ; ADC:ADC_SPI|SCLK        ; ADC:ADC_SPI|temp_5[8]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.002      ; 1.364      ;
+---------+-------------------------+------------------------+---------------------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'C122_clk'                                                                                                                                                      ;
+-------+-------------------------------------------+-------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; 0.215 ; NWire_xmit:P_MIC|iack                     ; NWire_xmit:P_MIC|iack                     ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_xmit:P_MIC|NW_state~3               ; NWire_xmit:P_MIC|NW_state~3               ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; C122_rst_cnt[10]                          ; C122_rst_cnt[10]                          ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_xmit:P_MIC|dly_cnt[25]              ; NWire_xmit:P_MIC|dly_cnt[25]              ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_lrclk_gen:lrgen|LRCLK                 ; clk_lrclk_gen:lrgen|LRCLK                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; C122_rst_cnt[0]                           ; C122_rst_cnt[0]                           ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:CCrcv|TB_state~4                ; NWire_rcv:CCrcv|TB_state~4                ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:CCrcv|TB_state~3                ; NWire_rcv:CCrcv|TB_state~3                ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_xmit:P_MIC|dly_cnt[0]               ; NWire_xmit:P_MIC|dly_cnt[0]               ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_lrclk_gen:clrgen|LRCLK                ; clk_lrclk_gen:clrgen|LRCLK                ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; counter[0]                                ; counter[0]                                ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:TLVCLK|clk_out                    ; clk_div:TLVCLK|clk_out                    ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:TLVCLK|cnt[2]                     ; clk_div:TLVCLK|cnt[2]                     ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:TLVCLK|cnt[1]                     ; clk_div:TLVCLK|cnt[1]                     ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:TLVCLK|cnt[0]                     ; clk_div:TLVCLK|cnt[0]                     ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_xmit:ser_no|NW_state~2              ; NWire_xmit:ser_no|NW_state~2              ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_xmit:ser_no|NW_state~3              ; NWire_xmit:ser_no|NW_state~3              ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_xmit:ser_no|iack                    ; NWire_xmit:ser_no|iack                    ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_xmit:ser_no|NW_state~4              ; NWire_xmit:ser_no|NW_state~4              ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:IQPWM|TB_state~4                ; NWire_rcv:IQPWM|TB_state~4                ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:IQD|TLV_state~3                  ; I2S_xmit:IQD|TLV_state~3                  ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:IQD|TLV_state~2                  ; I2S_xmit:IQD|TLV_state~2                  ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:IQD|TLV_state~4                  ; I2S_xmit:IQD|TLV_state~4                  ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:IQD|bit_count[3]                 ; I2S_xmit:IQD|bit_count[3]                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:IQD|bit_count[0]                 ; I2S_xmit:IQD|bit_count[0]                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:IQD|bit_count[1]                 ; I2S_xmit:IQD|bit_count[1]                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:IQD|bit_count[2]                 ; I2S_xmit:IQD|bit_count[2]                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:IQD|data[0]                      ; I2S_xmit:IQD|data[0]                      ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_xmit:P_MIC|id[15]                   ; NWire_xmit:P_MIC|id[15]                   ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_xmit:ser_no|id[39]                  ; NWire_xmit:ser_no|id[39]                  ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; osc_80khz                                 ; osc_80khz                                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:IQD|obit                         ; I2S_xmit:IQD|obit                         ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_lrclk_gen:clrgen|BCLK                 ; clk_lrclk_gen:clrgen|BCLK                 ; clk_lrclk_gen:clrgen|BCLK ; C122_clk    ; 0.000        ; -0.141     ; 0.367      ;
; 0.215 ; clk_lrclk_gen:clrgen|BCLK                 ; clk_lrclk_gen:clrgen|BCLK                 ; clk_lrclk_gen:clrgen|BCLK ; C122_clk    ; 0.000        ; -0.141     ; 0.367      ;
; 0.236 ; cpl_cordic:cordic_inst|Z[6][1]            ; cpl_cordic:cordic_inst|Z[7][1]            ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.388      ;
; 0.236 ; NWire_rcv:CCrcv|rdata[42]                 ; NWire_rcv:CCrcv|rdata[41]                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.388      ;
; 0.236 ; NWire_xmit:ser_no|id[33]                  ; NWire_xmit:ser_no|id[32]                  ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.388      ;
; 0.237 ; NWire_rcv:IQPWM|d0                        ; NWire_rcv:IQPWM|d1                        ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; I2S_rcv:PJD|d1                            ; I2S_rcv:PJD|d2                            ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; temp[9]                                   ; C122_Power_out[9]                         ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.389      ;
; 0.238 ; cpl_cordic:cordic_inst|Z[16][1]           ; cpl_cordic:cordic_inst|Z[17][2]           ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; cpl_cordic:cordic_inst|Z[13][0]           ; cpl_cordic:cordic_inst|Z[14][0]           ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; cicint:cic_Q|section_out10[61]            ; cicint:cic_Q|section_out10[61]            ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; cicint:cic_Q|Add3~36_OTERM811             ; cicint:cic_Q|diff4[19]                    ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; C122_cic_q[15]                            ; cicint:cic_Q|input_register[15]           ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; C122_cic_q[14]                            ; cicint:cic_Q|input_register[14]           ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; I2S_rcv:PJD|lr0                           ; I2S_rcv:PJD|lr1                           ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; I2S_rcv:PJD|d0                            ; I2S_rcv:PJD|d1                            ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; temp2[6]                                  ; C122_AIN2[6]                              ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; temp1[3]                                  ; C122_AIN1[3]                              ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; cicint:cic_I|Add3~36_OTERM849             ; cicint:cic_I|diff4[19]                    ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; cicint:cic_I|Add3~16_OTERM869             ; cicint:cic_I|diff4[8]                     ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; NWire_rcv:IQPWM|rdata[2]                  ; NWire_rcv:IQPWM|rdata[1]                  ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; NWire_rcv:CCrcv|rdata[38]                 ; NWire_rcv:CCrcv|rdata[37]                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; NWire_rcv:CCrcv|rdata[36]                 ; NWire_rcv:CCrcv|idata[36]                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; temp2[9]                                  ; C122_AIN2[9]                              ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; temp1[1]                                  ; C122_AIN1[1]                              ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; temp1[4]                                  ; C122_AIN1[4]                              ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; temp[5]                                   ; C122_Power_out[5]                         ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; temp[11]                                  ; C122_Power_out[11]                        ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; NWire_rcv:CCrcv|data_cnt[6]               ; NWire_rcv:CCrcv|data_cnt[6]               ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; NWire_rcv:CCrcv|rdata[57]                 ; NWire_rcv:CCrcv|rdata[56]                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; cicint:cic_Q|section_out9[50]             ; cicint:cic_Q|section_out9[50]             ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; NWire_rcv:IQPWM|rdata[20]                 ; NWire_rcv:IQPWM|rdata[19]                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; NWire_rcv:IQPWM|rdata[6]                  ; NWire_rcv:IQPWM|rdata[5]                  ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; NWire_rcv:IQPWM|rdata[16]                 ; NWire_rcv:IQPWM|idata[16]                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; NWire_rcv:IQPWM|rdata[3]                  ; NWire_rcv:IQPWM|rdata[2]                  ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; temp2[0]                                  ; C122_AIN2[0]                              ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; temp2[1]                                  ; C122_AIN2[1]                              ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; NWire_xmit:ser_no|id[4]                   ; NWire_xmit:ser_no|id[3]                   ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; C122_AIN2[10]                             ; NWire_xmit:ser_no|id[10]                  ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; NWire_rcv:CCrcv|d2                        ; NWire_rcv:CCrcv|DBrise                    ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; cpl_cordic:cordic_inst|phase[31]_OTERM937 ; cpl_cordic:cordic_inst|phase[31]_OTERM937 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; NWire_rcv:CCrcv|rdata[69]                 ; NWire_rcv:CCrcv|rdata[68]                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; C122_cic_i[15]                            ; cicint:cic_I|input_register[15]           ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; C122_cic_i[13]                            ; cicint:cic_I|input_register[13]           ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; NWire_rcv:IQPWM|rdata[14]                 ; NWire_rcv:IQPWM|idata[14]                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; NWire_rcv:IQPWM|rdata[30]                 ; NWire_rcv:IQPWM|rdata[29]                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; cicint:cic_I|Add3~18_OTERM867             ; cicint:cic_I|diff4[9]                     ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; NWire_rcv:IQPWM|rdata[14]                 ; NWire_rcv:IQPWM|rdata[13]                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; NWire_rcv:CCrcv|rdata[1]                  ; NWire_rcv:CCrcv|idata[1]                  ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; C122_AIN2[11]                             ; NWire_xmit:ser_no|id[11]                  ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; temp1[5]                                  ; C122_AIN1[5]                              ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; temp1[7]                                  ; C122_AIN1[7]                              ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; NWire_rcv:CCrcv|rdata[53]                 ; NWire_rcv:CCrcv|rdata[52]                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; NWire_rcv:IQPWM|rdata[15]                 ; NWire_rcv:IQPWM|idata[15]                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; C122_cic_i[12]                            ; cicint:cic_I|input_register[12]           ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; C122_cic_q[10]                            ; cicint:cic_Q|input_register[10]           ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; NWire_rcv:IQPWM|rdata[19]                 ; NWire_rcv:IQPWM|rdata[18]                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; NWire_rcv:IQPWM|rdata[10]                 ; NWire_rcv:IQPWM|rdata[9]                  ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; temp2[5]                                  ; C122_AIN2[5]                              ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; temp1[2]                                  ; C122_AIN1[2]                              ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; temp1[10]                                 ; C122_AIN1[10]                             ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; NWire_xmit:P_MIC|data_cnt[3]              ; NWire_xmit:P_MIC|data_cnt[3]              ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; NWire_xmit:P_MIC|bcnt[31]                 ; NWire_xmit:P_MIC|bcnt[31]                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; clk_lrclk_gen:lrgen|BCLK_cnt[15]          ; clk_lrclk_gen:lrgen|BCLK_cnt[15]          ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; clk_lrclk_gen:clrgen|BCLK_cnt[15]         ; clk_lrclk_gen:clrgen|BCLK_cnt[15]         ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; NWire_rcv:CCrcv|rdata[59]                 ; NWire_rcv:CCrcv|rdata[58]                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; NWire_rcv:IQPWM|rdata[27]                 ; NWire_rcv:IQPWM|rdata[26]                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; NWire_rcv:CCrcv|rdata[37]                 ; NWire_rcv:CCrcv|rdata[36]                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.395      ;
+-------+-------------------------------------------+-------------------------------------------+---------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: '_10MHZ'                                                                                                                                         ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[0] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.367      ;
; 0.301 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|clk_o    ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.453      ;
; 0.374 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[1] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.526      ;
; 0.384 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|clk_o    ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.536      ;
; 0.385 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|clk_o    ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.537      ;
; 0.423 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|clk_o    ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.575      ;
; 0.500 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|clk_o    ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.652      ;
; 0.515 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[2] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.667      ;
; 0.521 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[4] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.673      ;
; 0.522 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[0] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.674      ;
; 0.525 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[1] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.677      ;
; 0.537 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[5] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.689      ;
; 0.539 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[6] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.691      ;
; 0.539 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|clk_o    ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.691      ;
; 0.547 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[3] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.699      ;
; 0.564 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|clk_o    ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.716      ;
; 0.572 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[2] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.724      ;
; 0.572 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[2] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.724      ;
; 0.578 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[4] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.730      ;
; 0.578 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[4] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.730      ;
; 0.579 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[0] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.731      ;
; 0.608 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[2] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.760      ;
; 0.611 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[2] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.763      ;
; 0.617 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[4] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.769      ;
; 0.618 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[0] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.770      ;
; 0.627 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[4] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.779      ;
; 0.638 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[5] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.790      ;
; 0.641 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[3] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.793      ;
; 0.675 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[6] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.827      ;
; 0.684 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[3] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.836      ;
; 0.688 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[2] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.840      ;
; 0.693 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[5] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.845      ;
; 0.694 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[4] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.846      ;
; 0.695 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[0] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.847      ;
; 0.695 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[5] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.847      ;
; 0.695 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[5] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.847      ;
; 0.697 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[6] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.849      ;
; 0.697 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[6] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.849      ;
; 0.698 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[3] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.850      ;
; 0.698 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[3] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.850      ;
; 0.706 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[5] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.858      ;
; 0.728 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[6] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.880      ;
; 0.733 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[4] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.885      ;
; 0.734 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[0] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.886      ;
; 0.736 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[6] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.888      ;
; 0.740 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[5] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.892      ;
; 0.752 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[2] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.904      ;
; 0.759 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[0] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.911      ;
; 0.775 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[6] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.927      ;
; 0.814 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[3] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.966      ;
; 0.878 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[3] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 1.030      ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_lrclk_gen:clrgen|BCLK'                                                                                                                       ;
+-------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.215 ; ADC:ADC_SPI|ADC_state~2     ; ADC:ADC_SPI|ADC_state~2     ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|ADC_state~3     ; ADC:ADC_SPI|ADC_state~3     ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|bit_cnt[0]      ; ADC:ADC_SPI|bit_cnt[0]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|bit_cnt[1]      ; ADC:ADC_SPI|bit_cnt[1]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|bit_cnt[3]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|bit_cnt[2]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|ADC_address[12] ; ADC:ADC_SPI|ADC_address[12] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|ADC_address[13] ; ADC:ADC_SPI|ADC_address[13] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_5[8]       ; ADC:ADC_SPI|temp_5[8]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|SCLK            ; ADC:ADC_SPI|SCLK            ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_5[4]       ; ADC:ADC_SPI|temp_5[4]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_5[5]       ; ADC:ADC_SPI|temp_5[5]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_5[6]       ; ADC:ADC_SPI|temp_5[6]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_5[7]       ; ADC:ADC_SPI|temp_5[7]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_5[3]       ; ADC:ADC_SPI|temp_5[3]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_5[2]       ; ADC:ADC_SPI|temp_5[2]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_5[0]       ; ADC:ADC_SPI|temp_5[0]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_5[1]       ; ADC:ADC_SPI|temp_5[1]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_5[9]       ; ADC:ADC_SPI|temp_5[9]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_5[10]      ; ADC:ADC_SPI|temp_5[10]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_5[11]      ; ADC:ADC_SPI|temp_5[11]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|MOSI            ; ADC:ADC_SPI|MOSI            ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|nCS             ; ADC:ADC_SPI|nCS             ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_2[0]       ; ADC:ADC_SPI|temp_2[0]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_2[1]       ; ADC:ADC_SPI|temp_2[1]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_2[2]       ; ADC:ADC_SPI|temp_2[2]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_2[3]       ; ADC:ADC_SPI|temp_2[3]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_2[4]       ; ADC:ADC_SPI|temp_2[4]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_2[5]       ; ADC:ADC_SPI|temp_2[5]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_2[6]       ; ADC:ADC_SPI|temp_2[6]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_2[7]       ; ADC:ADC_SPI|temp_2[7]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_2[8]       ; ADC:ADC_SPI|temp_2[8]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_2[9]       ; ADC:ADC_SPI|temp_2[9]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_2[10]      ; ADC:ADC_SPI|temp_2[10]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_2[11]      ; ADC:ADC_SPI|temp_2[11]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_1[0]       ; ADC:ADC_SPI|temp_1[0]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_1[2]       ; ADC:ADC_SPI|temp_1[2]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_1[1]       ; ADC:ADC_SPI|temp_1[1]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_1[3]       ; ADC:ADC_SPI|temp_1[3]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_1[4]       ; ADC:ADC_SPI|temp_1[4]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_1[5]       ; ADC:ADC_SPI|temp_1[5]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_1[6]       ; ADC:ADC_SPI|temp_1[6]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_1[7]       ; ADC:ADC_SPI|temp_1[7]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_1[8]       ; ADC:ADC_SPI|temp_1[8]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_1[9]       ; ADC:ADC_SPI|temp_1[9]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_1[10]      ; ADC:ADC_SPI|temp_1[10]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_1[11]      ; ADC:ADC_SPI|temp_1[11]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.237 ; ADC:ADC_SPI|temp_1[9]       ; ADC:ADC_SPI|AIN1[9]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.389      ;
; 0.238 ; ADC:ADC_SPI|temp_5[8]       ; ADC:ADC_SPI|AIN5[8]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; ADC:ADC_SPI|temp_1[11]      ; ADC:ADC_SPI|AIN1[11]        ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.390      ;
; 0.240 ; ADC:ADC_SPI|temp_5[1]       ; ADC:ADC_SPI|AIN5[1]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; ADC:ADC_SPI|temp_1[0]       ; ADC:ADC_SPI|AIN1[0]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; ADC:ADC_SPI|temp_2[5]       ; ADC:ADC_SPI|AIN2[5]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.393      ;
; 0.248 ; ADC:ADC_SPI|temp_1[8]       ; ADC:ADC_SPI|AIN1[8]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.400      ;
; 0.265 ; ADC:ADC_SPI|ADC_address[12] ; ADC:ADC_SPI|ADC_address[14] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.417      ;
; 0.265 ; ADC:ADC_SPI|bit_cnt[0]      ; ADC:ADC_SPI|bit_cnt[1]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.417      ;
; 0.265 ; ADC:ADC_SPI|ADC_address[12] ; ADC:ADC_SPI|ADC_address[13] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.417      ;
; 0.266 ; ADC:ADC_SPI|ADC_address[12] ; ADC:ADC_SPI|ADC_address[15] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.418      ;
; 0.271 ; ADC:ADC_SPI|ADC_state~2     ; ADC:ADC_SPI|ADC_state~3     ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.423      ;
; 0.276 ; ADC:ADC_SPI|ADC_address[11] ; ADC:ADC_SPI|ADC_address[12] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.428      ;
; 0.279 ; ADC:ADC_SPI|ADC_state~3     ; ADC:ADC_SPI|ADC_state~4     ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.431      ;
; 0.284 ; ADC:ADC_SPI|ADC_state~3     ; ADC:ADC_SPI|nCS             ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.436      ;
; 0.285 ; ADC:ADC_SPI|ADC_state~3     ; ADC:ADC_SPI|ADC_state~2     ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.437      ;
; 0.286 ; ADC:ADC_SPI|ADC_state~4     ; ADC:ADC_SPI|bit_cnt[0]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.438      ;
; 0.311 ; ADC:ADC_SPI|temp_2[1]       ; ADC:ADC_SPI|AIN2[1]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.463      ;
; 0.312 ; ADC:ADC_SPI|temp_5[2]       ; ADC:ADC_SPI|AIN5[2]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.464      ;
; 0.316 ; ADC:ADC_SPI|ADC_address[13] ; ADC:ADC_SPI|ADC_address[15] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.468      ;
; 0.317 ; ADC:ADC_SPI|temp_5[9]       ; ADC:ADC_SPI|AIN5[9]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.001      ; 0.470      ;
; 0.318 ; ADC:ADC_SPI|temp_2[6]       ; ADC:ADC_SPI|AIN2[6]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; -0.001     ; 0.469      ;
; 0.318 ; ADC:ADC_SPI|temp_1[4]       ; ADC:ADC_SPI|AIN1[4]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.470      ;
; 0.319 ; ADC:ADC_SPI|temp_2[9]       ; ADC:ADC_SPI|AIN2[9]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.471      ;
; 0.328 ; ADC:ADC_SPI|temp_1[2]       ; ADC:ADC_SPI|AIN1[2]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.480      ;
; 0.338 ; ADC:ADC_SPI|temp_2[0]       ; ADC:ADC_SPI|AIN2[0]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.001      ; 0.491      ;
; 0.342 ; ADC:ADC_SPI|temp_5[0]       ; ADC:ADC_SPI|AIN5[0]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.001      ; 0.495      ;
; 0.383 ; ADC:ADC_SPI|ADC_address[11] ; ADC:ADC_SPI|ADC_address[11] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.535      ;
; 0.394 ; ADC:ADC_SPI|ADC_state~2     ; ADC:ADC_SPI|nCS             ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.546      ;
; 0.395 ; ADC:ADC_SPI|ADC_address[13] ; ADC:ADC_SPI|ADC_address[14] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.547      ;
; 0.397 ; ADC:ADC_SPI|ADC_address[11] ; ADC:ADC_SPI|ADC_address[14] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.549      ;
; 0.398 ; ADC:ADC_SPI|ADC_address[13] ; ADC:ADC_SPI|ADC_address[12] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.550      ;
; 0.400 ; ADC:ADC_SPI|ADC_address[11] ; ADC:ADC_SPI|ADC_address[13] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.552      ;
; 0.400 ; ADC:ADC_SPI|ADC_address[11] ; ADC:ADC_SPI|ADC_address[15] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.552      ;
; 0.401 ; ADC:ADC_SPI|ADC_state~4     ; ADC:ADC_SPI|bit_cnt[1]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.553      ;
; 0.404 ; ADC:ADC_SPI|temp_5[5]       ; ADC:ADC_SPI|AIN5[5]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.556      ;
; 0.405 ; ADC:ADC_SPI|ADC_state~4     ; ADC:ADC_SPI|nCS             ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.557      ;
; 0.406 ; ADC:ADC_SPI|ADC_state~4     ; ADC:ADC_SPI|ADC_state~2     ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.558      ;
; 0.407 ; ADC:ADC_SPI|temp_5[7]       ; ADC:ADC_SPI|AIN5[7]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; -0.001     ; 0.558      ;
; 0.407 ; ADC:ADC_SPI|ADC_state~2     ; ADC:ADC_SPI|ADC_state~4     ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.559      ;
; 0.409 ; ADC:ADC_SPI|temp_5[3]       ; ADC:ADC_SPI|AIN5[3]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.561      ;
; 0.416 ; ADC:ADC_SPI|temp_2[3]       ; ADC:ADC_SPI|AIN2[3]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; -0.003     ; 0.565      ;
; 0.419 ; ADC:ADC_SPI|temp_5[6]       ; ADC:ADC_SPI|AIN5[6]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.571      ;
; 0.424 ; ADC:ADC_SPI|temp_1[1]       ; ADC:ADC_SPI|AIN1[1]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.002      ; 0.578      ;
; 0.426 ; ADC:ADC_SPI|temp_1[5]       ; ADC:ADC_SPI|AIN1[5]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.002      ; 0.580      ;
; 0.426 ; ADC:ADC_SPI|temp_1[10]      ; ADC:ADC_SPI|AIN1[10]        ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.002      ; 0.580      ;
; 0.427 ; ADC:ADC_SPI|temp_2[7]       ; ADC:ADC_SPI|AIN2[7]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.002      ; 0.581      ;
; 0.441 ; ADC:ADC_SPI|temp_2[8]       ; ADC:ADC_SPI|AIN2[8]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.004      ; 0.597      ;
; 0.442 ; ADC:ADC_SPI|temp_1[6]       ; ADC:ADC_SPI|AIN1[6]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.004      ; 0.598      ;
; 0.445 ; ADC:ADC_SPI|temp_1[3]       ; ADC:ADC_SPI|AIN1[3]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.004      ; 0.601      ;
; 0.446 ; ADC:ADC_SPI|ADC_state~3     ; ADC:ADC_SPI|SCLK            ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; -0.003     ; 0.595      ;
; 0.447 ; ADC:ADC_SPI|ADC_state~3     ; ADC:ADC_SPI|MOSI            ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; -0.003     ; 0.596      ;
; 0.452 ; ADC:ADC_SPI|ADC_address[12] ; ADC:ADC_SPI|temp_1[6]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.604      ;
+-------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'C122_clk'                                                                                                   ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 6.012 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~4_OTERM807  ; C122_clk     ; C122_clk    ; 8.138        ; -0.036     ; 2.122      ;
; 6.012 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~2_OTERM809  ; C122_clk     ; C122_clk    ; 8.138        ; -0.036     ; 2.122      ;
; 6.012 ; C122_rst  ; C122_out_i[2]~4_OTERM735                ; C122_clk     ; C122_clk    ; 8.138        ; -0.054     ; 2.104      ;
; 6.012 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~4_OTERM775  ; C122_clk     ; C122_clk    ; 8.138        ; -0.029     ; 2.129      ;
; 6.012 ; C122_rst  ; C122_out_q[2]~4_OTERM531                ; C122_clk     ; C122_clk    ; 8.138        ; -0.030     ; 2.128      ;
; 6.012 ; C122_rst  ; C122_out_i[1]~2_OTERM737                ; C122_clk     ; C122_clk    ; 8.138        ; -0.054     ; 2.104      ;
; 6.012 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~2_OTERM777  ; C122_clk     ; C122_clk    ; 8.138        ; -0.029     ; 2.129      ;
; 6.012 ; C122_rst  ; C122_out_q[1]~2_OTERM533                ; C122_clk     ; C122_clk    ; 8.138        ; -0.030     ; 2.128      ;
; 6.012 ; C122_rst  ; cicint:cic_I|output_register[0]         ; C122_clk     ; C122_clk    ; 8.138        ; -0.050     ; 2.108      ;
; 6.012 ; C122_rst  ; cicint:cic_I|output_register[7]         ; C122_clk     ; C122_clk    ; 8.138        ; -0.050     ; 2.108      ;
; 6.012 ; C122_rst  ; cicint:cic_Q|output_register[0]         ; C122_clk     ; C122_clk    ; 8.138        ; -0.050     ; 2.108      ;
; 6.012 ; C122_rst  ; cicint:cic_Q|output_register[7]         ; C122_clk     ; C122_clk    ; 8.138        ; -0.030     ; 2.128      ;
; 6.012 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~6_OTERM805  ; C122_clk     ; C122_clk    ; 8.138        ; -0.036     ; 2.122      ;
; 6.012 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~8_OTERM803  ; C122_clk     ; C122_clk    ; 8.138        ; -0.036     ; 2.122      ;
; 6.012 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~10_OTERM801 ; C122_clk     ; C122_clk    ; 8.138        ; -0.036     ; 2.122      ;
; 6.012 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~32_OTERM779 ; C122_clk     ; C122_clk    ; 8.138        ; -0.028     ; 2.130      ;
; 6.012 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~28_OTERM783 ; C122_clk     ; C122_clk    ; 8.138        ; -0.028     ; 2.130      ;
; 6.012 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~26_OTERM785 ; C122_clk     ; C122_clk    ; 8.138        ; -0.028     ; 2.130      ;
; 6.012 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~30_OTERM781 ; C122_clk     ; C122_clk    ; 8.138        ; -0.028     ; 2.130      ;
; 6.012 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~20_OTERM791 ; C122_clk     ; C122_clk    ; 8.138        ; -0.028     ; 2.130      ;
; 6.012 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~18_OTERM793 ; C122_clk     ; C122_clk    ; 8.138        ; -0.028     ; 2.130      ;
; 6.012 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~24_OTERM787 ; C122_clk     ; C122_clk    ; 8.138        ; -0.028     ; 2.130      ;
; 6.012 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~22_OTERM789 ; C122_clk     ; C122_clk    ; 8.138        ; -0.028     ; 2.130      ;
; 6.012 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~16_OTERM795 ; C122_clk     ; C122_clk    ; 8.138        ; -0.028     ; 2.130      ;
; 6.012 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~12_OTERM799 ; C122_clk     ; C122_clk    ; 8.138        ; -0.036     ; 2.122      ;
; 6.012 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~14_OTERM797 ; C122_clk     ; C122_clk    ; 8.138        ; -0.036     ; 2.122      ;
; 6.012 ; C122_rst  ; C122_out_q[0]~0_OTERM535                ; C122_clk     ; C122_clk    ; 8.138        ; -0.039     ; 2.119      ;
; 6.012 ; C122_rst  ; C122_out_i[0]~0_OTERM739                ; C122_clk     ; C122_clk    ; 8.138        ; -0.036     ; 2.122      ;
; 6.012 ; C122_rst  ; cicint:cic_I|section_out10[46]          ; C122_clk     ; C122_clk    ; 8.138        ; -0.050     ; 2.108      ;
; 6.012 ; C122_rst  ; cicint:cic_I|section_out10[53]          ; C122_clk     ; C122_clk    ; 8.138        ; -0.049     ; 2.109      ;
; 6.012 ; C122_rst  ; cicint:cic_Q|section_out10[46]          ; C122_clk     ; C122_clk    ; 8.138        ; -0.013     ; 2.145      ;
; 6.012 ; C122_rst  ; cicint:cic_Q|section_out10[53]          ; C122_clk     ; C122_clk    ; 8.138        ; -0.007     ; 2.151      ;
; 6.012 ; C122_rst  ; C122_out_i[3]~6_OTERM733                ; C122_clk     ; C122_clk    ; 8.138        ; -0.054     ; 2.104      ;
; 6.012 ; C122_rst  ; C122_out_q[3]~6_OTERM529                ; C122_clk     ; C122_clk    ; 8.138        ; -0.030     ; 2.128      ;
; 6.012 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~6_OTERM773  ; C122_clk     ; C122_clk    ; 8.138        ; -0.029     ; 2.129      ;
; 6.012 ; C122_rst  ; C122_out_i[4]~8_OTERM731                ; C122_clk     ; C122_clk    ; 8.138        ; -0.054     ; 2.104      ;
; 6.012 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~8_OTERM771  ; C122_clk     ; C122_clk    ; 8.138        ; -0.029     ; 2.129      ;
; 6.012 ; C122_rst  ; C122_out_q[4]~8_OTERM527                ; C122_clk     ; C122_clk    ; 8.138        ; -0.030     ; 2.128      ;
; 6.012 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~10_OTERM769 ; C122_clk     ; C122_clk    ; 8.138        ; -0.029     ; 2.129      ;
; 6.012 ; C122_rst  ; C122_out_i[5]~10_OTERM729               ; C122_clk     ; C122_clk    ; 8.138        ; -0.054     ; 2.104      ;
; 6.012 ; C122_rst  ; C122_out_q[5]~10_OTERM525               ; C122_clk     ; C122_clk    ; 8.138        ; -0.030     ; 2.128      ;
; 6.012 ; C122_rst  ; C122_out_i[15]~30_OTERM709              ; C122_clk     ; C122_clk    ; 8.138        ; -0.054     ; 2.104      ;
; 6.012 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~32_OTERM747 ; C122_clk     ; C122_clk    ; 8.138        ; -0.021     ; 2.137      ;
; 6.012 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~34_OTERM745 ; C122_clk     ; C122_clk    ; 8.138        ; -0.021     ; 2.137      ;
; 6.012 ; C122_rst  ; C122_out_q[15]~30_OTERM505              ; C122_clk     ; C122_clk    ; 8.138        ; -0.030     ; 2.128      ;
; 6.012 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~28_OTERM751 ; C122_clk     ; C122_clk    ; 8.138        ; -0.021     ; 2.137      ;
; 6.012 ; C122_rst  ; C122_out_i[14]~28_OTERM711              ; C122_clk     ; C122_clk    ; 8.138        ; -0.054     ; 2.104      ;
; 6.012 ; C122_rst  ; C122_out_q[14]~28_OTERM507              ; C122_clk     ; C122_clk    ; 8.138        ; -0.030     ; 2.128      ;
; 6.012 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~26_OTERM753 ; C122_clk     ; C122_clk    ; 8.138        ; -0.021     ; 2.137      ;
; 6.012 ; C122_rst  ; C122_out_i[13]~26_OTERM713              ; C122_clk     ; C122_clk    ; 8.138        ; -0.054     ; 2.104      ;
; 6.012 ; C122_rst  ; C122_out_q[13]~26_OTERM509              ; C122_clk     ; C122_clk    ; 8.138        ; -0.030     ; 2.128      ;
; 6.012 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~30_OTERM749 ; C122_clk     ; C122_clk    ; 8.138        ; -0.021     ; 2.137      ;
; 6.012 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~20_OTERM759 ; C122_clk     ; C122_clk    ; 8.138        ; -0.021     ; 2.137      ;
; 6.012 ; C122_rst  ; C122_out_i[10]~20_OTERM719              ; C122_clk     ; C122_clk    ; 8.138        ; -0.054     ; 2.104      ;
; 6.012 ; C122_rst  ; C122_out_q[10]~20_OTERM515              ; C122_clk     ; C122_clk    ; 8.138        ; -0.030     ; 2.128      ;
; 6.012 ; C122_rst  ; C122_out_i[9]~18_OTERM721               ; C122_clk     ; C122_clk    ; 8.138        ; -0.054     ; 2.104      ;
; 6.012 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~18_OTERM761 ; C122_clk     ; C122_clk    ; 8.138        ; -0.021     ; 2.137      ;
; 6.012 ; C122_rst  ; C122_out_q[9]~18_OTERM517               ; C122_clk     ; C122_clk    ; 8.138        ; -0.030     ; 2.128      ;
; 6.012 ; C122_rst  ; C122_out_i[12]~24_OTERM715              ; C122_clk     ; C122_clk    ; 8.138        ; -0.054     ; 2.104      ;
; 6.012 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~24_OTERM755 ; C122_clk     ; C122_clk    ; 8.138        ; -0.021     ; 2.137      ;
; 6.012 ; C122_rst  ; C122_out_q[12]~24_OTERM511              ; C122_clk     ; C122_clk    ; 8.138        ; -0.030     ; 2.128      ;
; 6.012 ; C122_rst  ; C122_out_q[11]~22_OTERM513              ; C122_clk     ; C122_clk    ; 8.138        ; -0.030     ; 2.128      ;
; 6.012 ; C122_rst  ; C122_out_i[11]~22_OTERM717              ; C122_clk     ; C122_clk    ; 8.138        ; -0.054     ; 2.104      ;
; 6.012 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~22_OTERM757 ; C122_clk     ; C122_clk    ; 8.138        ; -0.021     ; 2.137      ;
; 6.012 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~16_OTERM763 ; C122_clk     ; C122_clk    ; 8.138        ; -0.029     ; 2.129      ;
; 6.012 ; C122_rst  ; C122_out_i[8]~16_OTERM723               ; C122_clk     ; C122_clk    ; 8.138        ; -0.054     ; 2.104      ;
; 6.012 ; C122_rst  ; C122_out_q[8]~16_OTERM519               ; C122_clk     ; C122_clk    ; 8.138        ; -0.030     ; 2.128      ;
; 6.012 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~12_OTERM767 ; C122_clk     ; C122_clk    ; 8.138        ; -0.029     ; 2.129      ;
; 6.012 ; C122_rst  ; C122_out_i[6]~12_OTERM727               ; C122_clk     ; C122_clk    ; 8.138        ; -0.054     ; 2.104      ;
; 6.012 ; C122_rst  ; C122_out_q[6]~12_OTERM523               ; C122_clk     ; C122_clk    ; 8.138        ; -0.030     ; 2.128      ;
; 6.012 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~14_OTERM765 ; C122_clk     ; C122_clk    ; 8.138        ; -0.029     ; 2.129      ;
; 6.012 ; C122_rst  ; C122_out_i[7]~14_OTERM725               ; C122_clk     ; C122_clk    ; 8.138        ; -0.054     ; 2.104      ;
; 6.012 ; C122_rst  ; C122_out_q[7]~14_OTERM521               ; C122_clk     ; C122_clk    ; 8.138        ; -0.030     ; 2.128      ;
; 6.012 ; C122_rst  ; cicint:cic_I|section_out10[55]          ; C122_clk     ; C122_clk    ; 8.138        ; -0.049     ; 2.109      ;
; 6.012 ; C122_rst  ; cicint:cic_I|section_out10[48]          ; C122_clk     ; C122_clk    ; 8.138        ; -0.049     ; 2.109      ;
; 6.012 ; C122_rst  ; cicint:cic_Q|section_out10[55]          ; C122_clk     ; C122_clk    ; 8.138        ; -0.007     ; 2.151      ;
; 6.012 ; C122_rst  ; cicint:cic_Q|section_out10[48]          ; C122_clk     ; C122_clk    ; 8.138        ; -0.007     ; 2.151      ;
; 6.012 ; C122_rst  ; cicint:cic_Q|section_out10[47]          ; C122_clk     ; C122_clk    ; 8.138        ; -0.007     ; 2.151      ;
; 6.012 ; C122_rst  ; cicint:cic_Q|section_out10[54]          ; C122_clk     ; C122_clk    ; 8.138        ; -0.007     ; 2.151      ;
; 6.012 ; C122_rst  ; cicint:cic_I|section_out10[54]          ; C122_clk     ; C122_clk    ; 8.138        ; -0.049     ; 2.109      ;
; 6.012 ; C122_rst  ; cicint:cic_I|section_out10[47]          ; C122_clk     ; C122_clk    ; 8.138        ; -0.049     ; 2.109      ;
; 6.012 ; C122_rst  ; cicint:cic_I|section_out9[46]           ; C122_clk     ; C122_clk    ; 8.138        ; -0.049     ; 2.109      ;
; 6.012 ; C122_rst  ; cicint:cic_I|section_out9[50]           ; C122_clk     ; C122_clk    ; 8.138        ; -0.049     ; 2.109      ;
; 6.012 ; C122_rst  ; cicint:cic_Q|section_out9[46]           ; C122_clk     ; C122_clk    ; 8.138        ; -0.008     ; 2.150      ;
; 6.012 ; C122_rst  ; cicint:cic_Q|section_out9[50]           ; C122_clk     ; C122_clk    ; 8.138        ; -0.008     ; 2.150      ;
; 6.012 ; C122_rst  ; cicint:cic_I|section_out10[49]          ; C122_clk     ; C122_clk    ; 8.138        ; -0.049     ; 2.109      ;
; 6.012 ; C122_rst  ; cicint:cic_I|section_out10[56]          ; C122_clk     ; C122_clk    ; 8.138        ; -0.049     ; 2.109      ;
; 6.012 ; C122_rst  ; cicint:cic_Q|section_out10[49]          ; C122_clk     ; C122_clk    ; 8.138        ; -0.007     ; 2.151      ;
; 6.012 ; C122_rst  ; cicint:cic_Q|section_out10[56]          ; C122_clk     ; C122_clk    ; 8.138        ; -0.007     ; 2.151      ;
; 6.012 ; C122_rst  ; cicint:cic_Q|section_out10[57]          ; C122_clk     ; C122_clk    ; 8.138        ; -0.007     ; 2.151      ;
; 6.012 ; C122_rst  ; cicint:cic_Q|section_out10[50]          ; C122_clk     ; C122_clk    ; 8.138        ; -0.007     ; 2.151      ;
; 6.012 ; C122_rst  ; cicint:cic_I|section_out10[50]          ; C122_clk     ; C122_clk    ; 8.138        ; -0.049     ; 2.109      ;
; 6.012 ; C122_rst  ; cicint:cic_I|section_out10[57]          ; C122_clk     ; C122_clk    ; 8.138        ; -0.049     ; 2.109      ;
; 6.012 ; C122_rst  ; cicint:cic_I|section_out10[58]          ; C122_clk     ; C122_clk    ; 8.138        ; -0.049     ; 2.109      ;
; 6.012 ; C122_rst  ; cicint:cic_I|section_out10[51]          ; C122_clk     ; C122_clk    ; 8.138        ; -0.049     ; 2.109      ;
; 6.012 ; C122_rst  ; cicint:cic_Q|section_out10[51]          ; C122_clk     ; C122_clk    ; 8.138        ; -0.007     ; 2.151      ;
; 6.012 ; C122_rst  ; cicint:cic_Q|section_out10[58]          ; C122_clk     ; C122_clk    ; 8.138        ; -0.007     ; 2.151      ;
; 6.012 ; C122_rst  ; cicint:cic_I|section_out10[61]          ; C122_clk     ; C122_clk    ; 8.138        ; -0.049     ; 2.109      ;
; 6.012 ; C122_rst  ; cicint:cic_I|section_out10[60]          ; C122_clk     ; C122_clk    ; 8.138        ; -0.049     ; 2.109      ;
; 6.012 ; C122_rst  ; cicint:cic_Q|section_out10[60]          ; C122_clk     ; C122_clk    ; 8.138        ; -0.007     ; 2.151      ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'C122_clk'                                                                                                    ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.006 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~4_OTERM807  ; C122_clk     ; C122_clk    ; 0.000        ; -0.036     ; 2.122      ;
; 2.006 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~2_OTERM809  ; C122_clk     ; C122_clk    ; 0.000        ; -0.036     ; 2.122      ;
; 2.006 ; C122_rst  ; C122_out_i[2]~4_OTERM735                ; C122_clk     ; C122_clk    ; 0.000        ; -0.054     ; 2.104      ;
; 2.006 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~4_OTERM775  ; C122_clk     ; C122_clk    ; 0.000        ; -0.029     ; 2.129      ;
; 2.006 ; C122_rst  ; C122_out_q[2]~4_OTERM531                ; C122_clk     ; C122_clk    ; 0.000        ; -0.030     ; 2.128      ;
; 2.006 ; C122_rst  ; C122_out_i[1]~2_OTERM737                ; C122_clk     ; C122_clk    ; 0.000        ; -0.054     ; 2.104      ;
; 2.006 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~2_OTERM777  ; C122_clk     ; C122_clk    ; 0.000        ; -0.029     ; 2.129      ;
; 2.006 ; C122_rst  ; C122_out_q[1]~2_OTERM533                ; C122_clk     ; C122_clk    ; 0.000        ; -0.030     ; 2.128      ;
; 2.006 ; C122_rst  ; cicint:cic_I|output_register[0]         ; C122_clk     ; C122_clk    ; 0.000        ; -0.050     ; 2.108      ;
; 2.006 ; C122_rst  ; cicint:cic_I|output_register[7]         ; C122_clk     ; C122_clk    ; 0.000        ; -0.050     ; 2.108      ;
; 2.006 ; C122_rst  ; cicint:cic_Q|output_register[0]         ; C122_clk     ; C122_clk    ; 0.000        ; -0.050     ; 2.108      ;
; 2.006 ; C122_rst  ; cicint:cic_Q|output_register[7]         ; C122_clk     ; C122_clk    ; 0.000        ; -0.030     ; 2.128      ;
; 2.006 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~6_OTERM805  ; C122_clk     ; C122_clk    ; 0.000        ; -0.036     ; 2.122      ;
; 2.006 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~8_OTERM803  ; C122_clk     ; C122_clk    ; 0.000        ; -0.036     ; 2.122      ;
; 2.006 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~10_OTERM801 ; C122_clk     ; C122_clk    ; 0.000        ; -0.036     ; 2.122      ;
; 2.006 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~32_OTERM779 ; C122_clk     ; C122_clk    ; 0.000        ; -0.028     ; 2.130      ;
; 2.006 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~28_OTERM783 ; C122_clk     ; C122_clk    ; 0.000        ; -0.028     ; 2.130      ;
; 2.006 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~26_OTERM785 ; C122_clk     ; C122_clk    ; 0.000        ; -0.028     ; 2.130      ;
; 2.006 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~30_OTERM781 ; C122_clk     ; C122_clk    ; 0.000        ; -0.028     ; 2.130      ;
; 2.006 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~20_OTERM791 ; C122_clk     ; C122_clk    ; 0.000        ; -0.028     ; 2.130      ;
; 2.006 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~18_OTERM793 ; C122_clk     ; C122_clk    ; 0.000        ; -0.028     ; 2.130      ;
; 2.006 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~24_OTERM787 ; C122_clk     ; C122_clk    ; 0.000        ; -0.028     ; 2.130      ;
; 2.006 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~22_OTERM789 ; C122_clk     ; C122_clk    ; 0.000        ; -0.028     ; 2.130      ;
; 2.006 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~16_OTERM795 ; C122_clk     ; C122_clk    ; 0.000        ; -0.028     ; 2.130      ;
; 2.006 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~12_OTERM799 ; C122_clk     ; C122_clk    ; 0.000        ; -0.036     ; 2.122      ;
; 2.006 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~14_OTERM797 ; C122_clk     ; C122_clk    ; 0.000        ; -0.036     ; 2.122      ;
; 2.006 ; C122_rst  ; C122_out_q[0]~0_OTERM535                ; C122_clk     ; C122_clk    ; 0.000        ; -0.039     ; 2.119      ;
; 2.006 ; C122_rst  ; C122_out_i[0]~0_OTERM739                ; C122_clk     ; C122_clk    ; 0.000        ; -0.036     ; 2.122      ;
; 2.006 ; C122_rst  ; cicint:cic_I|section_out10[46]          ; C122_clk     ; C122_clk    ; 0.000        ; -0.050     ; 2.108      ;
; 2.006 ; C122_rst  ; cicint:cic_I|section_out10[53]          ; C122_clk     ; C122_clk    ; 0.000        ; -0.049     ; 2.109      ;
; 2.006 ; C122_rst  ; cicint:cic_Q|section_out10[46]          ; C122_clk     ; C122_clk    ; 0.000        ; -0.013     ; 2.145      ;
; 2.006 ; C122_rst  ; cicint:cic_Q|section_out10[53]          ; C122_clk     ; C122_clk    ; 0.000        ; -0.007     ; 2.151      ;
; 2.006 ; C122_rst  ; C122_out_i[3]~6_OTERM733                ; C122_clk     ; C122_clk    ; 0.000        ; -0.054     ; 2.104      ;
; 2.006 ; C122_rst  ; C122_out_q[3]~6_OTERM529                ; C122_clk     ; C122_clk    ; 0.000        ; -0.030     ; 2.128      ;
; 2.006 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~6_OTERM773  ; C122_clk     ; C122_clk    ; 0.000        ; -0.029     ; 2.129      ;
; 2.006 ; C122_rst  ; C122_out_i[4]~8_OTERM731                ; C122_clk     ; C122_clk    ; 0.000        ; -0.054     ; 2.104      ;
; 2.006 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~8_OTERM771  ; C122_clk     ; C122_clk    ; 0.000        ; -0.029     ; 2.129      ;
; 2.006 ; C122_rst  ; C122_out_q[4]~8_OTERM527                ; C122_clk     ; C122_clk    ; 0.000        ; -0.030     ; 2.128      ;
; 2.006 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~10_OTERM769 ; C122_clk     ; C122_clk    ; 0.000        ; -0.029     ; 2.129      ;
; 2.006 ; C122_rst  ; C122_out_i[5]~10_OTERM729               ; C122_clk     ; C122_clk    ; 0.000        ; -0.054     ; 2.104      ;
; 2.006 ; C122_rst  ; C122_out_q[5]~10_OTERM525               ; C122_clk     ; C122_clk    ; 0.000        ; -0.030     ; 2.128      ;
; 2.006 ; C122_rst  ; C122_out_i[15]~30_OTERM709              ; C122_clk     ; C122_clk    ; 0.000        ; -0.054     ; 2.104      ;
; 2.006 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~32_OTERM747 ; C122_clk     ; C122_clk    ; 0.000        ; -0.021     ; 2.137      ;
; 2.006 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~34_OTERM745 ; C122_clk     ; C122_clk    ; 0.000        ; -0.021     ; 2.137      ;
; 2.006 ; C122_rst  ; C122_out_q[15]~30_OTERM505              ; C122_clk     ; C122_clk    ; 0.000        ; -0.030     ; 2.128      ;
; 2.006 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~28_OTERM751 ; C122_clk     ; C122_clk    ; 0.000        ; -0.021     ; 2.137      ;
; 2.006 ; C122_rst  ; C122_out_i[14]~28_OTERM711              ; C122_clk     ; C122_clk    ; 0.000        ; -0.054     ; 2.104      ;
; 2.006 ; C122_rst  ; C122_out_q[14]~28_OTERM507              ; C122_clk     ; C122_clk    ; 0.000        ; -0.030     ; 2.128      ;
; 2.006 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~26_OTERM753 ; C122_clk     ; C122_clk    ; 0.000        ; -0.021     ; 2.137      ;
; 2.006 ; C122_rst  ; C122_out_i[13]~26_OTERM713              ; C122_clk     ; C122_clk    ; 0.000        ; -0.054     ; 2.104      ;
; 2.006 ; C122_rst  ; C122_out_q[13]~26_OTERM509              ; C122_clk     ; C122_clk    ; 0.000        ; -0.030     ; 2.128      ;
; 2.006 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~30_OTERM749 ; C122_clk     ; C122_clk    ; 0.000        ; -0.021     ; 2.137      ;
; 2.006 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~20_OTERM759 ; C122_clk     ; C122_clk    ; 0.000        ; -0.021     ; 2.137      ;
; 2.006 ; C122_rst  ; C122_out_i[10]~20_OTERM719              ; C122_clk     ; C122_clk    ; 0.000        ; -0.054     ; 2.104      ;
; 2.006 ; C122_rst  ; C122_out_q[10]~20_OTERM515              ; C122_clk     ; C122_clk    ; 0.000        ; -0.030     ; 2.128      ;
; 2.006 ; C122_rst  ; C122_out_i[9]~18_OTERM721               ; C122_clk     ; C122_clk    ; 0.000        ; -0.054     ; 2.104      ;
; 2.006 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~18_OTERM761 ; C122_clk     ; C122_clk    ; 0.000        ; -0.021     ; 2.137      ;
; 2.006 ; C122_rst  ; C122_out_q[9]~18_OTERM517               ; C122_clk     ; C122_clk    ; 0.000        ; -0.030     ; 2.128      ;
; 2.006 ; C122_rst  ; C122_out_i[12]~24_OTERM715              ; C122_clk     ; C122_clk    ; 0.000        ; -0.054     ; 2.104      ;
; 2.006 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~24_OTERM755 ; C122_clk     ; C122_clk    ; 0.000        ; -0.021     ; 2.137      ;
; 2.006 ; C122_rst  ; C122_out_q[12]~24_OTERM511              ; C122_clk     ; C122_clk    ; 0.000        ; -0.030     ; 2.128      ;
; 2.006 ; C122_rst  ; C122_out_q[11]~22_OTERM513              ; C122_clk     ; C122_clk    ; 0.000        ; -0.030     ; 2.128      ;
; 2.006 ; C122_rst  ; C122_out_i[11]~22_OTERM717              ; C122_clk     ; C122_clk    ; 0.000        ; -0.054     ; 2.104      ;
; 2.006 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~22_OTERM757 ; C122_clk     ; C122_clk    ; 0.000        ; -0.021     ; 2.137      ;
; 2.006 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~16_OTERM763 ; C122_clk     ; C122_clk    ; 0.000        ; -0.029     ; 2.129      ;
; 2.006 ; C122_rst  ; C122_out_i[8]~16_OTERM723               ; C122_clk     ; C122_clk    ; 0.000        ; -0.054     ; 2.104      ;
; 2.006 ; C122_rst  ; C122_out_q[8]~16_OTERM519               ; C122_clk     ; C122_clk    ; 0.000        ; -0.030     ; 2.128      ;
; 2.006 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~12_OTERM767 ; C122_clk     ; C122_clk    ; 0.000        ; -0.029     ; 2.129      ;
; 2.006 ; C122_rst  ; C122_out_i[6]~12_OTERM727               ; C122_clk     ; C122_clk    ; 0.000        ; -0.054     ; 2.104      ;
; 2.006 ; C122_rst  ; C122_out_q[6]~12_OTERM523               ; C122_clk     ; C122_clk    ; 0.000        ; -0.030     ; 2.128      ;
; 2.006 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~14_OTERM765 ; C122_clk     ; C122_clk    ; 0.000        ; -0.029     ; 2.129      ;
; 2.006 ; C122_rst  ; C122_out_i[7]~14_OTERM725               ; C122_clk     ; C122_clk    ; 0.000        ; -0.054     ; 2.104      ;
; 2.006 ; C122_rst  ; C122_out_q[7]~14_OTERM521               ; C122_clk     ; C122_clk    ; 0.000        ; -0.030     ; 2.128      ;
; 2.006 ; C122_rst  ; cicint:cic_I|section_out10[55]          ; C122_clk     ; C122_clk    ; 0.000        ; -0.049     ; 2.109      ;
; 2.006 ; C122_rst  ; cicint:cic_I|section_out10[48]          ; C122_clk     ; C122_clk    ; 0.000        ; -0.049     ; 2.109      ;
; 2.006 ; C122_rst  ; cicint:cic_Q|section_out10[55]          ; C122_clk     ; C122_clk    ; 0.000        ; -0.007     ; 2.151      ;
; 2.006 ; C122_rst  ; cicint:cic_Q|section_out10[48]          ; C122_clk     ; C122_clk    ; 0.000        ; -0.007     ; 2.151      ;
; 2.006 ; C122_rst  ; cicint:cic_Q|section_out10[47]          ; C122_clk     ; C122_clk    ; 0.000        ; -0.007     ; 2.151      ;
; 2.006 ; C122_rst  ; cicint:cic_Q|section_out10[54]          ; C122_clk     ; C122_clk    ; 0.000        ; -0.007     ; 2.151      ;
; 2.006 ; C122_rst  ; cicint:cic_I|section_out10[54]          ; C122_clk     ; C122_clk    ; 0.000        ; -0.049     ; 2.109      ;
; 2.006 ; C122_rst  ; cicint:cic_I|section_out10[47]          ; C122_clk     ; C122_clk    ; 0.000        ; -0.049     ; 2.109      ;
; 2.006 ; C122_rst  ; cicint:cic_I|section_out9[46]           ; C122_clk     ; C122_clk    ; 0.000        ; -0.049     ; 2.109      ;
; 2.006 ; C122_rst  ; cicint:cic_I|section_out9[50]           ; C122_clk     ; C122_clk    ; 0.000        ; -0.049     ; 2.109      ;
; 2.006 ; C122_rst  ; cicint:cic_Q|section_out9[46]           ; C122_clk     ; C122_clk    ; 0.000        ; -0.008     ; 2.150      ;
; 2.006 ; C122_rst  ; cicint:cic_Q|section_out9[50]           ; C122_clk     ; C122_clk    ; 0.000        ; -0.008     ; 2.150      ;
; 2.006 ; C122_rst  ; cicint:cic_I|section_out10[49]          ; C122_clk     ; C122_clk    ; 0.000        ; -0.049     ; 2.109      ;
; 2.006 ; C122_rst  ; cicint:cic_I|section_out10[56]          ; C122_clk     ; C122_clk    ; 0.000        ; -0.049     ; 2.109      ;
; 2.006 ; C122_rst  ; cicint:cic_Q|section_out10[49]          ; C122_clk     ; C122_clk    ; 0.000        ; -0.007     ; 2.151      ;
; 2.006 ; C122_rst  ; cicint:cic_Q|section_out10[56]          ; C122_clk     ; C122_clk    ; 0.000        ; -0.007     ; 2.151      ;
; 2.006 ; C122_rst  ; cicint:cic_Q|section_out10[57]          ; C122_clk     ; C122_clk    ; 0.000        ; -0.007     ; 2.151      ;
; 2.006 ; C122_rst  ; cicint:cic_Q|section_out10[50]          ; C122_clk     ; C122_clk    ; 0.000        ; -0.007     ; 2.151      ;
; 2.006 ; C122_rst  ; cicint:cic_I|section_out10[50]          ; C122_clk     ; C122_clk    ; 0.000        ; -0.049     ; 2.109      ;
; 2.006 ; C122_rst  ; cicint:cic_I|section_out10[57]          ; C122_clk     ; C122_clk    ; 0.000        ; -0.049     ; 2.109      ;
; 2.006 ; C122_rst  ; cicint:cic_I|section_out10[58]          ; C122_clk     ; C122_clk    ; 0.000        ; -0.049     ; 2.109      ;
; 2.006 ; C122_rst  ; cicint:cic_I|section_out10[51]          ; C122_clk     ; C122_clk    ; 0.000        ; -0.049     ; 2.109      ;
; 2.006 ; C122_rst  ; cicint:cic_Q|section_out10[51]          ; C122_clk     ; C122_clk    ; 0.000        ; -0.007     ; 2.151      ;
; 2.006 ; C122_rst  ; cicint:cic_Q|section_out10[58]          ; C122_clk     ; C122_clk    ; 0.000        ; -0.007     ; 2.151      ;
; 2.006 ; C122_rst  ; cicint:cic_I|section_out10[61]          ; C122_clk     ; C122_clk    ; 0.000        ; -0.049     ; 2.109      ;
; 2.006 ; C122_rst  ; cicint:cic_I|section_out10[60]          ; C122_clk     ; C122_clk    ; 0.000        ; -0.049     ; 2.109      ;
; 2.006 ; C122_rst  ; cicint:cic_Q|section_out10[60]          ; C122_clk     ; C122_clk    ; 0.000        ; -0.007     ; 2.151      ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'C122_clk'                                                                            ;
+-------+--------------+----------------+------------------+----------+------------+------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                             ;
+-------+--------------+----------------+------------------+----------+------------+------------------------------------+
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[0]               ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[0]               ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[0]~_Duplicate_1  ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[0]~_Duplicate_1  ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[10]              ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[10]              ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[10]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[10]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[11]              ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[11]              ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[11]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[11]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[12]              ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[12]              ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[12]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[12]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[13]              ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[13]              ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[13]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[13]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[14]              ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[14]              ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[14]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[14]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[15]              ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[15]              ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[15]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[15]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[16]              ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[16]              ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[16]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[16]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[17]              ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[17]              ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[17]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[17]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[18]              ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[18]              ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[18]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[18]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[19]              ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[19]              ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[19]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[19]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[1]               ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[1]               ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[1]~_Duplicate_1  ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[1]~_Duplicate_1  ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[20]              ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[20]              ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[20]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[20]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[21]              ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[21]              ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[21]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[21]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[22]              ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[22]              ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[22]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[22]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[23]              ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[23]              ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[23]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[23]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[24]              ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[24]              ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[24]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[24]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[25]              ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[25]              ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[25]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[25]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[26]              ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[26]              ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[26]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[26]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[27]              ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[27]              ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[27]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[27]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[28]              ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[28]              ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[28]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[28]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[29]              ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[29]              ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[29]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[29]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[2]               ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[2]               ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[2]~_Duplicate_1  ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[2]~_Duplicate_1  ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[30]              ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[30]              ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[30]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[30]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[31]              ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[31]              ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[31]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[31]~_Duplicate_1 ;
+-------+--------------+----------------+------------------+----------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: '_10MHZ'                                                                                   ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------------------+
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|clk_o    ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|clk_o    ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[0] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[0] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[1] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[1] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[2] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[2] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[3] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[3] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[4] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[4] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[5] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[5] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[6] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[6] ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; _10MHZ ; Rise       ; _10MHZ|combout                           ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; _10MHZ|combout                           ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; _10MHZ ; Rise       ; ext_10MHZ|datain                         ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; ext_10MHZ|datain                         ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; _10MHZ ; Rise       ; refClockDivider|clk_o|clk                ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; refClockDivider|clk_o|clk                ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; _10MHZ ; Rise       ; refClockDivider|count[0]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; refClockDivider|count[0]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; _10MHZ ; Rise       ; refClockDivider|count[1]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; refClockDivider|count[1]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; _10MHZ ; Rise       ; refClockDivider|count[2]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; refClockDivider|count[2]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; _10MHZ ; Rise       ; refClockDivider|count[3]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; refClockDivider|count[3]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; _10MHZ ; Rise       ; refClockDivider|count[4]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; refClockDivider|count[4]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; _10MHZ ; Rise       ; refClockDivider|count[5]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; refClockDivider|count[5]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; _10MHZ ; Rise       ; refClockDivider|count[6]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; refClockDivider|count[6]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; _10MHZ ; Rise       ; reference|combout                        ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; reference|combout                        ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; _10MHZ ; Rise       ; reference|datad                          ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; reference|datad                          ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; _10MHZ ; Rise       ; reference~clkctrl|inclk[0]               ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; reference~clkctrl|inclk[0]               ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; _10MHZ ; Rise       ; reference~clkctrl|outclk                 ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; reference~clkctrl|outclk                 ;
; 97.620 ; 100.000      ; 2.380          ; Port Rate        ; _10MHZ ; Rise       ; _10MHZ                                   ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_lrclk_gen:clrgen|BCLK'                                                                       ;
+---------+--------------+----------------+------------------+---------------------------+------------+-----------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                      ;
+---------+--------------+----------------+------------------+---------------------------+------------+-----------------------------+
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_address[11] ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_address[11] ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_address[12] ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_address[12] ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_address[13] ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_address[13] ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_address[14] ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_address[14] ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_address[15] ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_address[15] ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_state~2     ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_state~2     ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_state~3     ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_state~3     ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_state~4     ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_state~4     ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[0]         ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[0]         ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[10]        ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[10]        ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[11]        ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[11]        ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[1]         ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[1]         ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[2]         ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[2]         ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[3]         ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[3]         ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[4]         ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[4]         ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[5]         ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[5]         ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[6]         ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[6]         ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[7]         ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[7]         ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[8]         ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[8]         ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[9]         ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[9]         ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[0]         ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[0]         ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[10]        ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[10]        ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[11]        ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[11]        ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[1]         ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[1]         ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[2]         ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[2]         ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[3]         ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[3]         ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[4]         ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[4]         ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[5]         ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[5]         ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[6]         ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[6]         ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[7]         ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[7]         ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[8]         ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[8]         ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[9]         ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[9]         ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[0]         ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[0]         ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[10]        ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[10]        ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[11]        ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[11]        ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[1]         ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[1]         ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[2]         ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[2]         ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[3]         ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[3]         ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[4]         ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[4]         ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[5]         ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[5]         ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[6]         ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[6]         ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[7]         ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[7]         ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[8]         ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[8]         ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[9]         ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[9]         ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|MOSI            ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|MOSI            ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|SCLK            ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|SCLK            ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|bit_cnt[0]      ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|bit_cnt[0]      ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|bit_cnt[1]      ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|bit_cnt[1]      ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|bit_cnt[2]      ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|bit_cnt[2]      ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|bit_cnt[3]      ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|bit_cnt[3]      ;
+---------+--------------+----------------+------------------+---------------------------+------------+-----------------------------+


+------------------------------------------------------------------------------------+
; Setup Times                                                                        ;
+--------------+------------+-------+-------+------------+---------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+--------------+------------+-------+-------+------------+---------------------------+
; C19          ; C122_clk   ; 2.212 ; 2.212 ; Rise       ; C122_clk                  ;
; CC           ; C122_clk   ; 2.122 ; 2.122 ; Rise       ; C122_clk                  ;
; TLV320_CDOUT ; C122_clk   ; 2.100 ; 2.100 ; Rise       ; C122_clk                  ;
; ADCMISO      ; C122_clk   ; 2.029 ; 2.029 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
+--------------+------------+-------+-------+------------+---------------------------+


+--------------------------------------------------------------------------------------+
; Hold Times                                                                           ;
+--------------+------------+--------+--------+------------+---------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+--------------+------------+--------+--------+------------+---------------------------+
; C19          ; C122_clk   ; -2.092 ; -2.092 ; Rise       ; C122_clk                  ;
; CC           ; C122_clk   ; -2.002 ; -2.002 ; Rise       ; C122_clk                  ;
; TLV320_CDOUT ; C122_clk   ; -1.980 ; -1.980 ; Rise       ; C122_clk                  ;
; ADCMISO      ; C122_clk   ; -1.417 ; -1.417 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
+--------------+------------+--------+--------+------------+---------------------------+


+--------------------------------------------------------------------------------------+
; Clock to Output Times                                                                ;
+----------------+------------+-------+-------+------------+---------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+----------------+------------+-------+-------+------------+---------------------------+
; A5             ; C122_clk   ; 4.885 ; 4.885 ; Rise       ; C122_clk                  ;
; A11            ; C122_clk   ; 4.987 ; 4.987 ; Rise       ; C122_clk                  ;
; C22            ; C122_clk   ; 3.974 ; 3.974 ; Rise       ; C122_clk                  ;
; DAC_ALC        ; C122_clk   ; 4.413 ; 4.413 ; Rise       ; C122_clk                  ;
; FPGA_PLL       ; C122_clk   ; 4.365 ; 4.365 ; Rise       ; C122_clk                  ;
; FPGA_PTT       ; C122_clk   ; 4.323 ; 4.323 ; Rise       ; C122_clk                  ;
; LED7           ; C122_clk   ; 4.566 ; 4.566 ; Rise       ; C122_clk                  ;
; LVDSTXE        ; C122_clk   ; 5.270 ; 5.270 ; Rise       ; C122_clk                  ;
; TLV320_CDIN    ; C122_clk   ; 4.307 ; 4.307 ; Rise       ; C122_clk                  ;
; TLV320_CLRCIN  ; C122_clk   ; 4.172 ; 4.172 ; Rise       ; C122_clk                  ;
; TLV320_CLRCOUT ; C122_clk   ; 4.280 ; 4.280 ; Rise       ; C122_clk                  ;
; TLV320_CMCLK   ; C122_clk   ; 3.589 ; 3.589 ; Rise       ; C122_clk                  ;
; USEROUT0       ; C122_clk   ; 4.227 ; 4.227 ; Rise       ; C122_clk                  ;
; USEROUT1       ; C122_clk   ; 4.071 ; 4.071 ; Rise       ; C122_clk                  ;
; USEROUT2       ; C122_clk   ; 3.986 ; 3.986 ; Rise       ; C122_clk                  ;
; USEROUT3       ; C122_clk   ; 3.902 ; 3.902 ; Rise       ; C122_clk                  ;
; USEROUT4       ; C122_clk   ; 3.982 ; 3.982 ; Rise       ; C122_clk                  ;
; USEROUT5       ; C122_clk   ; 4.094 ; 4.094 ; Rise       ; C122_clk                  ;
; USEROUT6       ; C122_clk   ; 4.071 ; 4.071 ; Rise       ; C122_clk                  ;
; nLVDSRXE       ; C122_clk   ; 5.270 ; 5.270 ; Rise       ; C122_clk                  ;
; DAC[*]         ; C122_clk   ; 4.470 ; 4.470 ; Fall       ; C122_clk                  ;
;  DAC[0]        ; C122_clk   ; 4.470 ; 4.470 ; Fall       ; C122_clk                  ;
;  DAC[1]        ; C122_clk   ; 4.355 ; 4.355 ; Fall       ; C122_clk                  ;
;  DAC[2]        ; C122_clk   ; 4.345 ; 4.345 ; Fall       ; C122_clk                  ;
;  DAC[3]        ; C122_clk   ; 4.229 ; 4.229 ; Fall       ; C122_clk                  ;
;  DAC[4]        ; C122_clk   ; 3.940 ; 3.940 ; Fall       ; C122_clk                  ;
;  DAC[5]        ; C122_clk   ; 4.311 ; 4.311 ; Fall       ; C122_clk                  ;
;  DAC[6]        ; C122_clk   ; 4.329 ; 4.329 ; Fall       ; C122_clk                  ;
;  DAC[7]        ; C122_clk   ; 4.009 ; 4.009 ; Fall       ; C122_clk                  ;
;  DAC[8]        ; C122_clk   ; 4.004 ; 4.004 ; Fall       ; C122_clk                  ;
;  DAC[9]        ; C122_clk   ; 4.028 ; 4.028 ; Fall       ; C122_clk                  ;
;  DAC[10]       ; C122_clk   ; 4.000 ; 4.000 ; Fall       ; C122_clk                  ;
;  DAC[11]       ; C122_clk   ; 3.959 ; 3.959 ; Fall       ; C122_clk                  ;
;  DAC[12]       ; C122_clk   ; 3.835 ; 3.835 ; Fall       ; C122_clk                  ;
;  DAC[13]       ; C122_clk   ; 4.003 ; 4.003 ; Fall       ; C122_clk                  ;
; FPGA_PLL       ; _10MHZ     ; 5.937 ; 5.937 ; Rise       ; _10MHZ                    ;
; ext_10MHZ      ; _10MHZ     ; 2.941 ; 2.941 ; Rise       ; _10MHZ                    ;
; ext_10MHZ      ; _10MHZ     ; 2.941 ; 2.941 ; Fall       ; _10MHZ                    ;
; ADCCLK         ; C122_clk   ; 5.508 ; 5.508 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; ADCMOSI        ; C122_clk   ; 5.345 ; 5.345 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; LED2           ; C122_clk   ; 6.221 ; 6.221 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; LED3           ; C122_clk   ; 6.118 ; 6.118 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; LED4           ; C122_clk   ; 6.651 ; 6.651 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; LED5           ; C122_clk   ; 6.208 ; 6.208 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; LED6           ; C122_clk   ; 7.462 ; 7.462 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; TLV320_CBCLK   ; C122_clk   ; 4.523 ;       ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; nADCCS         ; C122_clk   ; 5.503 ; 5.503 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; TLV320_CBCLK   ; C122_clk   ;       ; 4.523 ; Fall       ; clk_lrclk_gen:clrgen|BCLK ;
+----------------+------------+-------+-------+------------+---------------------------+


+--------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                        ;
+----------------+------------+-------+-------+------------+---------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+----------------+------------+-------+-------+------------+---------------------------+
; A5             ; C122_clk   ; 4.656 ; 4.656 ; Rise       ; C122_clk                  ;
; A11            ; C122_clk   ; 4.343 ; 4.343 ; Rise       ; C122_clk                  ;
; C22            ; C122_clk   ; 3.974 ; 3.974 ; Rise       ; C122_clk                  ;
; DAC_ALC        ; C122_clk   ; 4.413 ; 4.413 ; Rise       ; C122_clk                  ;
; FPGA_PLL       ; C122_clk   ; 4.365 ; 4.365 ; Rise       ; C122_clk                  ;
; FPGA_PTT       ; C122_clk   ; 4.323 ; 4.323 ; Rise       ; C122_clk                  ;
; LED7           ; C122_clk   ; 4.332 ; 4.332 ; Rise       ; C122_clk                  ;
; LVDSTXE        ; C122_clk   ; 4.465 ; 4.465 ; Rise       ; C122_clk                  ;
; TLV320_CDIN    ; C122_clk   ; 4.307 ; 4.307 ; Rise       ; C122_clk                  ;
; TLV320_CLRCIN  ; C122_clk   ; 4.172 ; 4.172 ; Rise       ; C122_clk                  ;
; TLV320_CLRCOUT ; C122_clk   ; 4.280 ; 4.280 ; Rise       ; C122_clk                  ;
; TLV320_CMCLK   ; C122_clk   ; 3.589 ; 3.589 ; Rise       ; C122_clk                  ;
; USEROUT0       ; C122_clk   ; 4.227 ; 4.227 ; Rise       ; C122_clk                  ;
; USEROUT1       ; C122_clk   ; 4.071 ; 4.071 ; Rise       ; C122_clk                  ;
; USEROUT2       ; C122_clk   ; 3.986 ; 3.986 ; Rise       ; C122_clk                  ;
; USEROUT3       ; C122_clk   ; 3.902 ; 3.902 ; Rise       ; C122_clk                  ;
; USEROUT4       ; C122_clk   ; 3.982 ; 3.982 ; Rise       ; C122_clk                  ;
; USEROUT5       ; C122_clk   ; 4.094 ; 4.094 ; Rise       ; C122_clk                  ;
; USEROUT6       ; C122_clk   ; 4.071 ; 4.071 ; Rise       ; C122_clk                  ;
; nLVDSRXE       ; C122_clk   ; 4.465 ; 4.465 ; Rise       ; C122_clk                  ;
; DAC[*]         ; C122_clk   ; 3.835 ; 3.835 ; Fall       ; C122_clk                  ;
;  DAC[0]        ; C122_clk   ; 4.470 ; 4.470 ; Fall       ; C122_clk                  ;
;  DAC[1]        ; C122_clk   ; 4.355 ; 4.355 ; Fall       ; C122_clk                  ;
;  DAC[2]        ; C122_clk   ; 4.345 ; 4.345 ; Fall       ; C122_clk                  ;
;  DAC[3]        ; C122_clk   ; 4.229 ; 4.229 ; Fall       ; C122_clk                  ;
;  DAC[4]        ; C122_clk   ; 3.940 ; 3.940 ; Fall       ; C122_clk                  ;
;  DAC[5]        ; C122_clk   ; 4.311 ; 4.311 ; Fall       ; C122_clk                  ;
;  DAC[6]        ; C122_clk   ; 4.329 ; 4.329 ; Fall       ; C122_clk                  ;
;  DAC[7]        ; C122_clk   ; 4.009 ; 4.009 ; Fall       ; C122_clk                  ;
;  DAC[8]        ; C122_clk   ; 4.004 ; 4.004 ; Fall       ; C122_clk                  ;
;  DAC[9]        ; C122_clk   ; 4.028 ; 4.028 ; Fall       ; C122_clk                  ;
;  DAC[10]       ; C122_clk   ; 4.000 ; 4.000 ; Fall       ; C122_clk                  ;
;  DAC[11]       ; C122_clk   ; 3.959 ; 3.959 ; Fall       ; C122_clk                  ;
;  DAC[12]       ; C122_clk   ; 3.835 ; 3.835 ; Fall       ; C122_clk                  ;
;  DAC[13]       ; C122_clk   ; 4.003 ; 4.003 ; Fall       ; C122_clk                  ;
; FPGA_PLL       ; _10MHZ     ; 5.937 ; 5.937 ; Rise       ; _10MHZ                    ;
; ext_10MHZ      ; _10MHZ     ; 2.941 ; 2.941 ; Rise       ; _10MHZ                    ;
; ext_10MHZ      ; _10MHZ     ; 2.941 ; 2.941 ; Fall       ; _10MHZ                    ;
; ADCCLK         ; C122_clk   ; 5.508 ; 5.508 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; ADCMOSI        ; C122_clk   ; 5.345 ; 5.345 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; LED2           ; C122_clk   ; 5.694 ; 5.694 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; LED3           ; C122_clk   ; 5.664 ; 5.664 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; LED4           ; C122_clk   ; 5.467 ; 5.467 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; LED5           ; C122_clk   ; 5.340 ; 5.340 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; LED6           ; C122_clk   ; 6.070 ; 6.070 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; TLV320_CBCLK   ; C122_clk   ; 4.523 ;       ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; nADCCS         ; C122_clk   ; 5.503 ; 5.503 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; TLV320_CBCLK   ; C122_clk   ;       ; 4.523 ; Fall       ; clk_lrclk_gen:clrgen|BCLK ;
+----------------+------------+-------+-------+------------+---------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; PTT        ; PTT_in      ; 5.289 ; 5.289 ; 5.289 ; 5.289 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; PTT        ; PTT_in      ; 5.289 ; 5.289 ; 5.289 ; 5.289 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------------+
; Output Enable Times                                                  ;
+-----------+------------+-------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+------+------------+-----------------+
; ext_10MHZ ; C122_clk   ; 3.566 ;      ; Rise       ; C122_clk        ;
+-----------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------+
; Minimum Output Enable Times                                          ;
+-----------+------------+-------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+------+------------+-----------------+
; ext_10MHZ ; C122_clk   ; 3.566 ;      ; Rise       ; C122_clk        ;
+-----------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; ext_10MHZ ; C122_clk   ; 3.566     ;           ; Rise       ; C122_clk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; ext_10MHZ ; C122_clk   ; 3.566     ;           ; Rise       ; C122_clk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                     ;
+----------------------------+---------+-------+----------+---------+---------------------+
; Clock                      ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack           ; -0.221  ; 0.215 ; 3.384    ; 2.006   ; 1.300               ;
;  C122_clk                  ; -0.221  ; 0.215 ; 3.384    ; 2.006   ; 1.300               ;
;  _10MHZ                    ; 97.002  ; 0.215 ; N/A      ; N/A     ; 48.758              ;
;  clk_lrclk_gen:clrgen|BCLK ; 319.814 ; 0.215 ; N/A      ; N/A     ; 161.518             ;
; Design-wide TNS            ; -0.301  ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  C122_clk                  ; -0.301  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  _10MHZ                    ; 0.000   ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  clk_lrclk_gen:clrgen|BCLK ; 0.000   ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+----------------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------+
; Setup Times                                                                        ;
+--------------+------------+-------+-------+------------+---------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+--------------+------------+-------+-------+------------+---------------------------+
; C19          ; C122_clk   ; 5.211 ; 5.211 ; Rise       ; C122_clk                  ;
; CC           ; C122_clk   ; 4.669 ; 4.669 ; Rise       ; C122_clk                  ;
; TLV320_CDOUT ; C122_clk   ; 4.820 ; 4.820 ; Rise       ; C122_clk                  ;
; ADCMISO      ; C122_clk   ; 5.975 ; 5.975 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
+--------------+------------+-------+-------+------------+---------------------------+


+--------------------------------------------------------------------------------------+
; Hold Times                                                                           ;
+--------------+------------+--------+--------+------------+---------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+--------------+------------+--------+--------+------------+---------------------------+
; C19          ; C122_clk   ; -2.092 ; -2.092 ; Rise       ; C122_clk                  ;
; CC           ; C122_clk   ; -2.002 ; -2.002 ; Rise       ; C122_clk                  ;
; TLV320_CDOUT ; C122_clk   ; -1.980 ; -1.980 ; Rise       ; C122_clk                  ;
; ADCMISO      ; C122_clk   ; -1.417 ; -1.417 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
+--------------+------------+--------+--------+------------+---------------------------+


+----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                  ;
+----------------+------------+--------+--------+------------+---------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+----------------+------------+--------+--------+------------+---------------------------+
; A5             ; C122_clk   ; 11.766 ; 11.766 ; Rise       ; C122_clk                  ;
; A11            ; C122_clk   ; 11.858 ; 11.858 ; Rise       ; C122_clk                  ;
; C22            ; C122_clk   ; 8.607  ; 8.607  ; Rise       ; C122_clk                  ;
; DAC_ALC        ; C122_clk   ; 9.860  ; 9.860  ; Rise       ; C122_clk                  ;
; FPGA_PLL       ; C122_clk   ; 9.726  ; 9.726  ; Rise       ; C122_clk                  ;
; FPGA_PTT       ; C122_clk   ; 9.978  ; 9.978  ; Rise       ; C122_clk                  ;
; LED7           ; C122_clk   ; 10.845 ; 10.845 ; Rise       ; C122_clk                  ;
; LVDSTXE        ; C122_clk   ; 12.317 ; 12.317 ; Rise       ; C122_clk                  ;
; TLV320_CDIN    ; C122_clk   ; 9.701  ; 9.701  ; Rise       ; C122_clk                  ;
; TLV320_CLRCIN  ; C122_clk   ; 9.033  ; 9.033  ; Rise       ; C122_clk                  ;
; TLV320_CLRCOUT ; C122_clk   ; 9.430  ; 9.430  ; Rise       ; C122_clk                  ;
; TLV320_CMCLK   ; C122_clk   ; 7.412  ; 7.412  ; Rise       ; C122_clk                  ;
; USEROUT0       ; C122_clk   ; 9.617  ; 9.617  ; Rise       ; C122_clk                  ;
; USEROUT1       ; C122_clk   ; 9.188  ; 9.188  ; Rise       ; C122_clk                  ;
; USEROUT2       ; C122_clk   ; 8.892  ; 8.892  ; Rise       ; C122_clk                  ;
; USEROUT3       ; C122_clk   ; 8.494  ; 8.494  ; Rise       ; C122_clk                  ;
; USEROUT4       ; C122_clk   ; 8.875  ; 8.875  ; Rise       ; C122_clk                  ;
; USEROUT5       ; C122_clk   ; 9.238  ; 9.238  ; Rise       ; C122_clk                  ;
; USEROUT6       ; C122_clk   ; 9.187  ; 9.187  ; Rise       ; C122_clk                  ;
; nLVDSRXE       ; C122_clk   ; 12.317 ; 12.317 ; Rise       ; C122_clk                  ;
; DAC[*]         ; C122_clk   ; 9.996  ; 9.996  ; Fall       ; C122_clk                  ;
;  DAC[0]        ; C122_clk   ; 9.996  ; 9.996  ; Fall       ; C122_clk                  ;
;  DAC[1]        ; C122_clk   ; 9.795  ; 9.795  ; Fall       ; C122_clk                  ;
;  DAC[2]        ; C122_clk   ; 9.777  ; 9.777  ; Fall       ; C122_clk                  ;
;  DAC[3]        ; C122_clk   ; 9.399  ; 9.399  ; Fall       ; C122_clk                  ;
;  DAC[4]        ; C122_clk   ; 8.429  ; 8.429  ; Fall       ; C122_clk                  ;
;  DAC[5]        ; C122_clk   ; 9.361  ; 9.361  ; Fall       ; C122_clk                  ;
;  DAC[6]        ; C122_clk   ; 9.240  ; 9.240  ; Fall       ; C122_clk                  ;
;  DAC[7]        ; C122_clk   ; 8.691  ; 8.691  ; Fall       ; C122_clk                  ;
;  DAC[8]        ; C122_clk   ; 8.672  ; 8.672  ; Fall       ; C122_clk                  ;
;  DAC[9]        ; C122_clk   ; 8.710  ; 8.710  ; Fall       ; C122_clk                  ;
;  DAC[10]       ; C122_clk   ; 8.648  ; 8.648  ; Fall       ; C122_clk                  ;
;  DAC[11]       ; C122_clk   ; 8.471  ; 8.471  ; Fall       ; C122_clk                  ;
;  DAC[12]       ; C122_clk   ; 8.080  ; 8.080  ; Fall       ; C122_clk                  ;
;  DAC[13]       ; C122_clk   ; 8.658  ; 8.658  ; Fall       ; C122_clk                  ;
; FPGA_PLL       ; _10MHZ     ; 14.512 ; 14.512 ; Rise       ; _10MHZ                    ;
; ext_10MHZ      ; _10MHZ     ; 6.621  ; 6.621  ; Rise       ; _10MHZ                    ;
; ext_10MHZ      ; _10MHZ     ; 6.621  ; 6.621  ; Fall       ; _10MHZ                    ;
; ADCCLK         ; C122_clk   ; 12.272 ; 12.272 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; ADCMOSI        ; C122_clk   ; 11.799 ; 11.799 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; LED2           ; C122_clk   ; 14.632 ; 14.632 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; LED3           ; C122_clk   ; 14.207 ; 14.207 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; LED4           ; C122_clk   ; 16.042 ; 16.042 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; LED5           ; C122_clk   ; 14.606 ; 14.606 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; LED6           ; C122_clk   ; 18.652 ; 18.652 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; TLV320_CBCLK   ; C122_clk   ; 10.193 ;        ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; nADCCS         ; C122_clk   ; 12.247 ; 12.247 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; TLV320_CBCLK   ; C122_clk   ;        ; 10.193 ; Fall       ; clk_lrclk_gen:clrgen|BCLK ;
+----------------+------------+--------+--------+------------+---------------------------+


+--------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                        ;
+----------------+------------+-------+-------+------------+---------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+----------------+------------+-------+-------+------------+---------------------------+
; A5             ; C122_clk   ; 4.656 ; 4.656 ; Rise       ; C122_clk                  ;
; A11            ; C122_clk   ; 4.343 ; 4.343 ; Rise       ; C122_clk                  ;
; C22            ; C122_clk   ; 3.974 ; 3.974 ; Rise       ; C122_clk                  ;
; DAC_ALC        ; C122_clk   ; 4.413 ; 4.413 ; Rise       ; C122_clk                  ;
; FPGA_PLL       ; C122_clk   ; 4.365 ; 4.365 ; Rise       ; C122_clk                  ;
; FPGA_PTT       ; C122_clk   ; 4.323 ; 4.323 ; Rise       ; C122_clk                  ;
; LED7           ; C122_clk   ; 4.332 ; 4.332 ; Rise       ; C122_clk                  ;
; LVDSTXE        ; C122_clk   ; 4.465 ; 4.465 ; Rise       ; C122_clk                  ;
; TLV320_CDIN    ; C122_clk   ; 4.307 ; 4.307 ; Rise       ; C122_clk                  ;
; TLV320_CLRCIN  ; C122_clk   ; 4.172 ; 4.172 ; Rise       ; C122_clk                  ;
; TLV320_CLRCOUT ; C122_clk   ; 4.280 ; 4.280 ; Rise       ; C122_clk                  ;
; TLV320_CMCLK   ; C122_clk   ; 3.589 ; 3.589 ; Rise       ; C122_clk                  ;
; USEROUT0       ; C122_clk   ; 4.227 ; 4.227 ; Rise       ; C122_clk                  ;
; USEROUT1       ; C122_clk   ; 4.071 ; 4.071 ; Rise       ; C122_clk                  ;
; USEROUT2       ; C122_clk   ; 3.986 ; 3.986 ; Rise       ; C122_clk                  ;
; USEROUT3       ; C122_clk   ; 3.902 ; 3.902 ; Rise       ; C122_clk                  ;
; USEROUT4       ; C122_clk   ; 3.982 ; 3.982 ; Rise       ; C122_clk                  ;
; USEROUT5       ; C122_clk   ; 4.094 ; 4.094 ; Rise       ; C122_clk                  ;
; USEROUT6       ; C122_clk   ; 4.071 ; 4.071 ; Rise       ; C122_clk                  ;
; nLVDSRXE       ; C122_clk   ; 4.465 ; 4.465 ; Rise       ; C122_clk                  ;
; DAC[*]         ; C122_clk   ; 3.835 ; 3.835 ; Fall       ; C122_clk                  ;
;  DAC[0]        ; C122_clk   ; 4.470 ; 4.470 ; Fall       ; C122_clk                  ;
;  DAC[1]        ; C122_clk   ; 4.355 ; 4.355 ; Fall       ; C122_clk                  ;
;  DAC[2]        ; C122_clk   ; 4.345 ; 4.345 ; Fall       ; C122_clk                  ;
;  DAC[3]        ; C122_clk   ; 4.229 ; 4.229 ; Fall       ; C122_clk                  ;
;  DAC[4]        ; C122_clk   ; 3.940 ; 3.940 ; Fall       ; C122_clk                  ;
;  DAC[5]        ; C122_clk   ; 4.311 ; 4.311 ; Fall       ; C122_clk                  ;
;  DAC[6]        ; C122_clk   ; 4.329 ; 4.329 ; Fall       ; C122_clk                  ;
;  DAC[7]        ; C122_clk   ; 4.009 ; 4.009 ; Fall       ; C122_clk                  ;
;  DAC[8]        ; C122_clk   ; 4.004 ; 4.004 ; Fall       ; C122_clk                  ;
;  DAC[9]        ; C122_clk   ; 4.028 ; 4.028 ; Fall       ; C122_clk                  ;
;  DAC[10]       ; C122_clk   ; 4.000 ; 4.000 ; Fall       ; C122_clk                  ;
;  DAC[11]       ; C122_clk   ; 3.959 ; 3.959 ; Fall       ; C122_clk                  ;
;  DAC[12]       ; C122_clk   ; 3.835 ; 3.835 ; Fall       ; C122_clk                  ;
;  DAC[13]       ; C122_clk   ; 4.003 ; 4.003 ; Fall       ; C122_clk                  ;
; FPGA_PLL       ; _10MHZ     ; 5.937 ; 5.937 ; Rise       ; _10MHZ                    ;
; ext_10MHZ      ; _10MHZ     ; 2.941 ; 2.941 ; Rise       ; _10MHZ                    ;
; ext_10MHZ      ; _10MHZ     ; 2.941 ; 2.941 ; Fall       ; _10MHZ                    ;
; ADCCLK         ; C122_clk   ; 5.508 ; 5.508 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; ADCMOSI        ; C122_clk   ; 5.345 ; 5.345 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; LED2           ; C122_clk   ; 5.694 ; 5.694 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; LED3           ; C122_clk   ; 5.664 ; 5.664 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; LED4           ; C122_clk   ; 5.467 ; 5.467 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; LED5           ; C122_clk   ; 5.340 ; 5.340 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; LED6           ; C122_clk   ; 6.070 ; 6.070 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; TLV320_CBCLK   ; C122_clk   ; 4.523 ;       ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; nADCCS         ; C122_clk   ; 5.503 ; 5.503 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; TLV320_CBCLK   ; C122_clk   ;       ; 4.523 ; Fall       ; clk_lrclk_gen:clrgen|BCLK ;
+----------------+------------+-------+-------+------------+---------------------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; PTT        ; PTT_in      ; 10.828 ; 10.828 ; 10.828 ; 10.828 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; PTT        ; PTT_in      ; 5.289 ; 5.289 ; 5.289 ; 5.289 ;
+------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                   ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; From Clock                ; To Clock                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; _10MHZ                    ; _10MHZ                    ; 77       ; 0        ; 0        ; 0        ;
; C122_clk                  ; C122_clk                  ; 202027   ; 0        ; 28       ; 0        ;
; clk_lrclk_gen:clrgen|BCLK ; C122_clk                  ; 38       ; 2        ; 0        ; 0        ;
; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 871      ; 0        ; 0        ; 0        ;
+---------------------------+---------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                    ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; From Clock                ; To Clock                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; _10MHZ                    ; _10MHZ                    ; 77       ; 0        ; 0        ; 0        ;
; C122_clk                  ; C122_clk                  ; 202027   ; 0        ; 28       ; 0        ;
; clk_lrclk_gen:clrgen|BCLK ; C122_clk                  ; 38       ; 2        ; 0        ; 0        ;
; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 871      ; 0        ; 0        ; 0        ;
+---------------------------+---------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; C122_clk   ; C122_clk ; 756      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; C122_clk   ; C122_clk ; 756      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 6     ; 6    ;
; Unconstrained Input Port Paths  ; 41    ; 41   ;
; Unconstrained Output Ports      ; 45    ; 45   ;
; Unconstrained Output Port Paths ; 117   ; 117  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 10.1 Build 197 01/19/2011 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Sep 14 20:21:32 2011
Info: Command: quartus_sta Penelope -c Penelope
Info: qsta_default_script.tcl version: #4
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Reading SDC File: 'Penelope.sdc'
Info: Analyzing Slow Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -0.221
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.221        -0.301 C122_clk 
    Info:    97.002         0.000 _10MHZ 
    Info:   319.814         0.000 clk_lrclk_gen:clrgen|BCLK 
Info: Worst-case hold slack is 0.499
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.499         0.000 C122_clk 
    Info:     0.499         0.000 _10MHZ 
    Info:     0.499         0.000 clk_lrclk_gen:clrgen|BCLK 
Info: Worst-case recovery slack is 3.384
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     3.384         0.000 C122_clk 
Info: Worst-case removal slack is 4.488
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     4.488         0.000 C122_clk 
Info: Worst-case minimum pulse width slack is 1.300
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     1.300         0.000 C122_clk 
    Info:    48.758         0.000 _10MHZ 
    Info:   161.518         0.000 clk_lrclk_gen:clrgen|BCLK 
Info: The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Worst-case setup slack is 3.237
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     3.237         0.000 C122_clk 
    Info:    99.002         0.000 _10MHZ 
    Info:   323.726         0.000 clk_lrclk_gen:clrgen|BCLK 
Info: Worst-case hold slack is 0.215
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.215         0.000 C122_clk 
    Info:     0.215         0.000 _10MHZ 
    Info:     0.215         0.000 clk_lrclk_gen:clrgen|BCLK 
Info: Worst-case recovery slack is 6.012
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     6.012         0.000 C122_clk 
Info: Worst-case removal slack is 2.006
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     2.006         0.000 C122_clk 
Info: Worst-case minimum pulse width slack is 2.050
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     2.050         0.000 C122_clk 
    Info:    49.000         0.000 _10MHZ 
    Info:   161.760         0.000 clk_lrclk_gen:clrgen|BCLK 
Info: The selected device family is not supported by the report_metastability command.
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Generated suppressed messages file C:/HPSDR/trunk/Penelope V1.5/Penelope.sta.smsg
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 223 megabytes
    Info: Processing ended: Wed Sep 14 20:21:39 2011
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:07


+-----------------------------------------------+
; TimeQuest Timing Analyzer Suppressed Messages ;
+-----------------------------------------------+
The suppressed messages can be found in C:/HPSDR/trunk/Penelope V1.5/Penelope.sta.smsg.


