<h1>Examen_2P_SD-Ordenador8bits</h1>
<br>
Código VHDL para implementación en hardware que modela un Archivo de Registro 
que almacena 3 datos de 8 bits ordenados de menor a mayor mediante el uso de una máquina de estado finito de Moore.
<br>

Contacto:<br>
Fernando Raul Diaz Diaz: 0225745@up.edu.mx<br>
Andres Emiliano Escobedo Gordillo: 0228637@up.edu.mx<br>
Jesus Villa y Herrera: 0224774@up.edu.mx<br>
Ximena Villanueva Aldana: 0202579@up.edu.mx<br>
