В данном проекте реализован протокол передачи данных UART
calculate_module описывает логику несложных вычислений для передачи данных через ЮАРТ
FIFO реализовывает логику простой очереди для работы ЮАРТ интерфейса
UARt_IN описывает логику приемника данных RX
UART_Input_manager описывает модуль управления модулем приемника данных
UART_OUT описывает логику модуля передатчика данных
UART_OUT_manager описывает модуль управления приемом данных
hex_to_ASCII описывает модуль перевода значений из HEX в ASCII
ASCII_to_hex описывает модуль перевода значений из ASCII в HEX
top - модуль верхнего уровня
testbench тестовый модуль проекта
constr - файл проектных ограничений
