`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 2021/04/07 11:18:02
// Design Name: 
// Module Name: regfile_state
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
//             ä¸€ä¸ª InexRecur å¯¹åº”ä¸€ä¸ª state (ä¸€ä¸€å¯¹åº”) 
//
//             ä¸€ä¸ª state åŒ…å«äº†ä¸ä¹‹å¯¹åº”çš„ InexRecur å‚æ•°æ‰§è¡Œåˆ°ä½ç½®ï¼ŒInexRecur å‚æ•°çš„åœ°å€ä»¥åŠå½“å‰è°ƒç”¨æ˜¯å¦ç»“æŸçš„æ ‡å¿—
//             è°ƒç”¨ä½ç½®5ä½ï¼Œåœ°å€12ä½ï¼Œç»“æŸæ ‡å¿—1ä½(æ•°æ®å®½åº¦17ä½)
// 
//             ğŸ–ï¼šä¸æ”¯æŒåŒæ—¶è¿›è¡Œéšæœºè¯»å’Œé¡ºåºè¯»
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module regfile_state(
    input clk,
    input rst_n,
    
    // ä¸æ”¯æŒéšæœºå†™
    input we,               // å†™ä½¿èƒ½
    input [17:0] w_data,    // å†™æ•°æ®

    // æ”¯æŒé¡ºåºè¯»å’Œéšæœºè¯»
    input seq_re,                 // é¡ºåºè¯»ä½¿èƒ½

    input ran_re,                 // éšæœºè¯»ä½¿èƒ½
    input [11:0] ran_r_addr,      // éšæœºè¯»åœ°å€
   

    output [11:0] r_addr,      // å½“å‰æ•°æ®çš„åœ°å€
    output [17:0] r_data       // å½“å‰æ•°æ®
    );
    
    wire [11:0] out_seq_r_addr;
    wire [11:0] out_ran_r_addr;

    wire [17:0] seq_r_data;
    wire [17:0] ran_r_data;

    regfile #(.DATA_WIDTH(18)) regfile_inst(
        .clk(clk),
        .rst_n(rst_n),
    
        .we(we),               
        .w_data(w_data),    

        .seq_re(seq_re),                           
        .seq_r_data(seq_r_data),               
        .out_seq_r_addr(out_seq_r_addr),       

        .ran_re(ran_re),                            
        .ran_r_addr(ran_r_addr),                 
        .ran_r_data(ran_r_data),  
        .out_ran_r_addr(out_ran_r_addr)
    );

    assign r_addr = seq_re ? out_seq_r_addr : (ran_re ? out_ran_r_addr : 12'bz);
    assign r_data = seq_re ? seq_r_data : (ran_re ? ran_r_data : 18'b0);

endmodule