# Laboratório 05 - Registradores

## Introdução

O projeto em questão apresenta a implementação de dois tipos de registradores: o sensível ao nível e o senvível à borda, assim como as suas simulações. O primeiro é implementado com latches D de 1 bit, enquanto o segundo com flip-flops D para 1 bit.


### Objetivos

- Utilizar a linguagem VHDL para implementar um latch D e um flip-flop D para 1 bit.

- Desenvolver dois registradores de quatro bits, sendo um baseado em latches D e outro baseado em flip flops D

## Metodologia

A variável utilizada para o clock foi `clk0` a qual foi definida para um periodo de *50 ns*. O *software* utilizado para implementar e simular os registradores foi o *Quartus II* na sua edição para internet.

Os dados de entrada que foram usados nos registradores foram *q0, q1, q2* e *q3*, todos com largura 1 bit. Com a função `Random values` presente na ferramenta `Simulation Waveform Editor`, disponibilizada pelo *Quartus II*, foi possível setar as entradas com valores 1 ou 0 escolhidos ao acaso em subintervalos de *5 ns* ou de *10 ns*, os quais correspondem as opções *Every grid interval* e *Every half grid interval*, respectivamente.

## Registrador sensível ao nível

*...*

## Registrador sensível a borda

*...*