Fitter report for Exp1
Mon Mar 11 03:30:13 2024
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Mon Mar 11 03:30:13 2024      ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name                      ; Exp1                                       ;
; Top-level Entity Name              ; reg_file                                   ;
; Family                             ; Cyclone IV GX                              ;
; Device                             ; EP4CGX22CF19C6                             ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 758 / 21,280 ( 4 % )                       ;
;     Total combinational functions  ; 707 / 21,280 ( 3 % )                       ;
;     Dedicated logic registers      ; 512 / 21,280 ( 2 % )                       ;
; Total registers                    ; 512                                        ;
; Total pins                         ; 111 / 167 ( 66 % )                         ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 0 / 774,144 ( 0 % )                        ;
; Embedded Multiplier 9-bit elements ; 0 / 80 ( 0 % )                             ;
; Total GXB Receiver Channel PCS     ; 0 / 4 ( 0 % )                              ;
; Total GXB Receiver Channel PMA     ; 0 / 4 ( 0 % )                              ;
; Total GXB Transmitter Channel PCS  ; 0 / 4 ( 0 % )                              ;
; Total GXB Transmitter Channel PMA  ; 0 / 4 ( 0 % )                              ;
; Total PLLs                         ; 0 / 4 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; auto                                  ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Generate GXB Reconfig MIF                                                  ; Off                                   ; Off                                   ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_40MHz                            ; FREQ_40MHz                            ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------+
; I/O Assignment Warnings                             ;
+---------------------+-------------------------------+
; Pin Name            ; Reason                        ;
+---------------------+-------------------------------+
; RD1[0]              ; Incomplete set of assignments ;
; RD1[1]              ; Incomplete set of assignments ;
; RD1[2]              ; Incomplete set of assignments ;
; RD1[3]              ; Incomplete set of assignments ;
; RD1[4]              ; Incomplete set of assignments ;
; RD1[5]              ; Incomplete set of assignments ;
; RD1[6]              ; Incomplete set of assignments ;
; RD1[7]              ; Incomplete set of assignments ;
; RD1[8]              ; Incomplete set of assignments ;
; RD1[9]              ; Incomplete set of assignments ;
; RD1[10]             ; Incomplete set of assignments ;
; RD1[11]             ; Incomplete set of assignments ;
; RD1[12]             ; Incomplete set of assignments ;
; RD1[13]             ; Incomplete set of assignments ;
; RD1[14]             ; Incomplete set of assignments ;
; RD1[15]             ; Incomplete set of assignments ;
; RD1[16]             ; Incomplete set of assignments ;
; RD1[17]             ; Incomplete set of assignments ;
; RD1[18]             ; Incomplete set of assignments ;
; RD1[19]             ; Incomplete set of assignments ;
; RD1[20]             ; Incomplete set of assignments ;
; RD1[21]             ; Incomplete set of assignments ;
; RD1[22]             ; Incomplete set of assignments ;
; RD1[23]             ; Incomplete set of assignments ;
; RD1[24]             ; Incomplete set of assignments ;
; RD1[25]             ; Incomplete set of assignments ;
; RD1[26]             ; Incomplete set of assignments ;
; RD1[27]             ; Incomplete set of assignments ;
; RD1[28]             ; Incomplete set of assignments ;
; RD1[29]             ; Incomplete set of assignments ;
; RD1[30]             ; Incomplete set of assignments ;
; RD1[31]             ; Incomplete set of assignments ;
; RD2[0]              ; Incomplete set of assignments ;
; RD2[1]              ; Incomplete set of assignments ;
; RD2[2]              ; Incomplete set of assignments ;
; RD2[3]              ; Incomplete set of assignments ;
; RD2[4]              ; Incomplete set of assignments ;
; RD2[5]              ; Incomplete set of assignments ;
; RD2[6]              ; Incomplete set of assignments ;
; RD2[7]              ; Incomplete set of assignments ;
; RD2[8]              ; Incomplete set of assignments ;
; RD2[9]              ; Incomplete set of assignments ;
; RD2[10]             ; Incomplete set of assignments ;
; RD2[11]             ; Incomplete set of assignments ;
; RD2[12]             ; Incomplete set of assignments ;
; RD2[13]             ; Incomplete set of assignments ;
; RD2[14]             ; Incomplete set of assignments ;
; RD2[15]             ; Incomplete set of assignments ;
; RD2[16]             ; Incomplete set of assignments ;
; RD2[17]             ; Incomplete set of assignments ;
; RD2[18]             ; Incomplete set of assignments ;
; RD2[19]             ; Incomplete set of assignments ;
; RD2[20]             ; Incomplete set of assignments ;
; RD2[21]             ; Incomplete set of assignments ;
; RD2[22]             ; Incomplete set of assignments ;
; RD2[23]             ; Incomplete set of assignments ;
; RD2[24]             ; Incomplete set of assignments ;
; RD2[25]             ; Incomplete set of assignments ;
; RD2[26]             ; Incomplete set of assignments ;
; RD2[27]             ; Incomplete set of assignments ;
; RD2[28]             ; Incomplete set of assignments ;
; RD2[29]             ; Incomplete set of assignments ;
; RD2[30]             ; Incomplete set of assignments ;
; RD2[31]             ; Incomplete set of assignments ;
; SOURCE_ADDRESS_1[1] ; Incomplete set of assignments ;
; SOURCE_ADDRESS_1[0] ; Incomplete set of assignments ;
; SOURCE_ADDRESS_1[3] ; Incomplete set of assignments ;
; SOURCE_ADDRESS_1[2] ; Incomplete set of assignments ;
; SOURCE_ADDRESS_2[2] ; Incomplete set of assignments ;
; SOURCE_ADDRESS_2[3] ; Incomplete set of assignments ;
; SOURCE_ADDRESS_2[0] ; Incomplete set of assignments ;
; SOURCE_ADDRESS_2[1] ; Incomplete set of assignments ;
; DEST_ADDRESS[0]     ; Incomplete set of assignments ;
; DEST_ADDRESS[1]     ; Incomplete set of assignments ;
; DEST_ADDRESS[2]     ; Incomplete set of assignments ;
; DEST_ADDRESS[3]     ; Incomplete set of assignments ;
; IN[0]               ; Incomplete set of assignments ;
; RESET               ; Incomplete set of assignments ;
; CLK                 ; Incomplete set of assignments ;
; WE                  ; Incomplete set of assignments ;
; IN[1]               ; Incomplete set of assignments ;
; IN[2]               ; Incomplete set of assignments ;
; IN[3]               ; Incomplete set of assignments ;
; IN[4]               ; Incomplete set of assignments ;
; IN[5]               ; Incomplete set of assignments ;
; IN[6]               ; Incomplete set of assignments ;
; IN[7]               ; Incomplete set of assignments ;
; IN[8]               ; Incomplete set of assignments ;
; IN[9]               ; Incomplete set of assignments ;
; IN[10]              ; Incomplete set of assignments ;
; IN[11]              ; Incomplete set of assignments ;
; IN[12]              ; Incomplete set of assignments ;
; IN[13]              ; Incomplete set of assignments ;
; IN[14]              ; Incomplete set of assignments ;
; IN[15]              ; Incomplete set of assignments ;
; IN[16]              ; Incomplete set of assignments ;
; IN[17]              ; Incomplete set of assignments ;
; IN[18]              ; Incomplete set of assignments ;
; IN[19]              ; Incomplete set of assignments ;
; IN[20]              ; Incomplete set of assignments ;
; IN[21]              ; Incomplete set of assignments ;
; IN[22]              ; Incomplete set of assignments ;
; IN[23]              ; Incomplete set of assignments ;
; IN[24]              ; Incomplete set of assignments ;
; IN[25]              ; Incomplete set of assignments ;
; IN[26]              ; Incomplete set of assignments ;
; IN[27]              ; Incomplete set of assignments ;
; IN[28]              ; Incomplete set of assignments ;
; IN[29]              ; Incomplete set of assignments ;
; IN[30]              ; Incomplete set of assignments ;
; IN[31]              ; Incomplete set of assignments ;
+---------------------+-------------------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 1453 ) ; 0.00 % ( 0 / 1453 )        ; 0.00 % ( 0 / 1453 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 1453 ) ; 0.00 % ( 0 / 1453 )        ; 0.00 % ( 0 / 1453 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 1443 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/alper/Desktop/EE/EE5-2/EE446/output_files/Exp1.pin.


+--------------------------------------------------------------------+
; Fitter Resource Usage Summary                                      ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Total logic elements                        ; 758 / 21,280 ( 4 % ) ;
;     -- Combinational with no register       ; 246                  ;
;     -- Register only                        ; 51                   ;
;     -- Combinational with a register        ; 461                  ;
;                                             ;                      ;
; Logic element usage by number of LUT inputs ;                      ;
;     -- 4 input functions                    ; 625                  ;
;     -- 3 input functions                    ; 49                   ;
;     -- <=2 input functions                  ; 33                   ;
;     -- Register only                        ; 51                   ;
;                                             ;                      ;
; Logic elements by mode                      ;                      ;
;     -- normal mode                          ; 707                  ;
;     -- arithmetic mode                      ; 0                    ;
;                                             ;                      ;
; Total registers*                            ; 512 / 22,031 ( 2 % ) ;
;     -- Dedicated logic registers            ; 512 / 21,280 ( 2 % ) ;
;     -- I/O registers                        ; 0 / 751 ( 0 % )      ;
;                                             ;                      ;
; Total LABs:  partially or completely used   ; 53 / 1,330 ( 4 % )   ;
; Virtual pins                                ; 0                    ;
; I/O pins                                    ; 111 / 167 ( 66 % )   ;
;     -- Clock pins                           ; 3 / 6 ( 50 % )       ;
;     -- Dedicated input pins                 ; 0 / 16 ( 0 % )       ;
;                                             ;                      ;
; Global signals                              ; 1                    ;
; M9Ks                                        ; 0 / 84 ( 0 % )       ;
; Total block memory bits                     ; 0 / 774,144 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 774,144 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 80 ( 0 % )       ;
; PLLs                                        ; 0 / 4 ( 0 % )        ;
; Global clocks                               ; 1 / 20 ( 5 % )       ;
; JTAGs                                       ; 0 / 1 ( 0 % )        ;
; CRC blocks                                  ; 0 / 1 ( 0 % )        ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )        ;
; GXB Receiver channel PCSs                   ; 0 / 4 ( 0 % )        ;
; GXB Receiver channel PMAs                   ; 0 / 4 ( 0 % )        ;
; GXB Transmitter channel PCSs                ; 0 / 4 ( 0 % )        ;
; GXB Transmitter channel PMAs                ; 0 / 4 ( 0 % )        ;
; Impedance control blocks                    ; 0 / 3 ( 0 % )        ;
; Average interconnect usage (total/H/V)      ; 2% / 2% / 2%         ;
; Peak interconnect usage (total/H/V)         ; 24% / 23% / 26%      ;
; Maximum fan-out                             ; 512                  ;
; Highest non-global fan-out                  ; 144                  ;
; Total fan-out                               ; 4446                 ;
; Average fan-out                             ; 3.03                 ;
+---------------------------------------------+----------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 758 / 21280 ( 4 % ) ; 0 / 21280 ( 0 % )              ;
;     -- Combinational with no register       ; 246                 ; 0                              ;
;     -- Register only                        ; 51                  ; 0                              ;
;     -- Combinational with a register        ; 461                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 625                 ; 0                              ;
;     -- 3 input functions                    ; 49                  ; 0                              ;
;     -- <=2 input functions                  ; 33                  ; 0                              ;
;     -- Register only                        ; 51                  ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 707                 ; 0                              ;
;     -- arithmetic mode                      ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 512                 ; 0                              ;
;     -- Dedicated logic registers            ; 512 / 21280 ( 2 % ) ; 0 / 21280 ( 0 % )              ;
;     -- I/O registers                        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 53 / 1330 ( 4 % )   ; 0 / 1330 ( 0 % )               ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 111                 ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 80 ( 0 % )      ; 0 / 80 ( 0 % )                 ;
; Total memory bits                           ; 0                   ; 0                              ;
; Total RAM block bits                        ; 0                   ; 0                              ;
; Clock control block                         ; 1 / 24 ( 4 % )      ; 0 / 24 ( 0 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 0                   ; 0                              ;
;     -- Registered Input Connections         ; 0                   ; 0                              ;
;     -- Output Connections                   ; 0                   ; 0                              ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 4441                ; 5                              ;
;     -- Registered Connections               ; 992                 ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 47                  ; 0                              ;
;     -- Output Ports                         ; 64                  ; 0                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                             ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name                ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; CLK                 ; M10   ; 3A       ; 27           ; 0            ; 14           ; 512                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; DEST_ADDRESS[0]     ; R7    ; 3        ; 7            ; 0            ; 7            ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; DEST_ADDRESS[1]     ; V5    ; 3        ; 7            ; 0            ; 21           ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; DEST_ADDRESS[2]     ; N7    ; 3        ; 10           ; 0            ; 0            ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; DEST_ADDRESS[3]     ; U10   ; 3        ; 23           ; 0            ; 0            ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; IN[0]               ; C12   ; 7        ; 36           ; 41           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; IN[10]              ; V13   ; 4        ; 29           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; IN[11]              ; M17   ; 5        ; 52           ; 15           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; IN[12]              ; A8    ; 8        ; 16           ; 41           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; IN[13]              ; G16   ; 6        ; 52           ; 27           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; IN[14]              ; D6    ; 8        ; 7            ; 41           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; IN[15]              ; D11   ; 7        ; 31           ; 41           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; IN[16]              ; B16   ; 7        ; 38           ; 41           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; IN[17]              ; D18   ; 6        ; 52           ; 31           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; IN[18]              ; A6    ; 8        ; 7            ; 41           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; IN[19]              ; C8    ; 8        ; 14           ; 41           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; IN[1]               ; A14   ; 7        ; 34           ; 41           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; IN[20]              ; V6    ; 3        ; 7            ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; IN[21]              ; R13   ; 4        ; 36           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; IN[22]              ; D10   ; 7        ; 29           ; 41           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; IN[23]              ; U13   ; 4        ; 29           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; IN[24]              ; C6    ; 8        ; 7            ; 41           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; IN[25]              ; D17   ; 6        ; 52           ; 31           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; IN[26]              ; A15   ; 7        ; 34           ; 41           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; IN[27]              ; U12   ; 4        ; 31           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; IN[28]              ; B6    ; 8        ; 7            ; 41           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; IN[29]              ; F15   ; 6        ; 52           ; 32           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; IN[2]               ; E18   ; 6        ; 52           ; 30           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; IN[30]              ; A16   ; 7        ; 38           ; 41           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; IN[31]              ; K18   ; 5        ; 52           ; 21           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; IN[3]               ; G15   ; 6        ; 52           ; 28           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; IN[4]               ; T10   ; 3        ; 23           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; IN[5]               ; T12   ; 4        ; 31           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; IN[6]               ; D12   ; 7        ; 31           ; 41           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; IN[7]               ; J17   ; 6        ; 52           ; 23           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; IN[8]               ; J16   ; 6        ; 52           ; 23           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; IN[9]               ; F16   ; 6        ; 52           ; 32           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; RESET               ; E15   ; 6        ; 52           ; 32           ; 7            ; 48                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; SOURCE_ADDRESS_1[0] ; V12   ; 4        ; 27           ; 0            ; 0            ; 120                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; SOURCE_ADDRESS_1[1] ; V11   ; 4        ; 27           ; 0            ; 7            ; 120                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; SOURCE_ADDRESS_1[2] ; C11   ; 8        ; 25           ; 41           ; 7            ; 120                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; SOURCE_ADDRESS_1[3] ; C10   ; 8        ; 25           ; 41           ; 0            ; 120                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; SOURCE_ADDRESS_2[0] ; A9    ; 8        ; 16           ; 41           ; 7            ; 143                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; SOURCE_ADDRESS_2[1] ; A10   ; 8        ; 23           ; 41           ; 0            ; 144                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; SOURCE_ADDRESS_2[2] ; A11   ; 8        ; 23           ; 41           ; 7            ; 39                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; SOURCE_ADDRESS_2[3] ; B9    ; 8        ; 21           ; 41           ; 0            ; 69                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; WE                  ; U7    ; 3        ; 12           ; 0            ; 7            ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; RD1[0]  ; T11   ; 4        ; 31           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RD1[10] ; P13   ; 4        ; 38           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RD1[11] ; M16   ; 5        ; 52           ; 15           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RD1[12] ; V7    ; 3        ; 12           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RD1[13] ; T8    ; 3        ; 14           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RD1[14] ; B5    ; 8        ; 5            ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RD1[15] ; C7    ; 8        ; 10           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RD1[16] ; C14   ; 7        ; 43           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RD1[17] ; D9    ; 8        ; 18           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RD1[18] ; A7    ; 8        ; 12           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RD1[19] ; N17   ; 5        ; 52           ; 16           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RD1[1]  ; H16   ; 6        ; 52           ; 28           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RD1[20] ; R8    ; 3        ; 14           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RD1[21] ; E16   ; 6        ; 52           ; 32           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RD1[22] ; A17   ; 7        ; 46           ; 41           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RD1[23] ; D8    ; 8        ; 14           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RD1[24] ; A18   ; 7        ; 46           ; 41           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RD1[25] ; C18   ; 7        ; 50           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RD1[26] ; D13   ; 7        ; 41           ; 41           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RD1[27] ; B18   ; 7        ; 50           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RD1[28] ; G17   ; 6        ; 52           ; 27           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RD1[29] ; V15   ; 4        ; 34           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RD1[2]  ; U9    ; 3        ; 16           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RD1[30] ; E10   ; 7        ; 29           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RD1[31] ; K15   ; 5        ; 52           ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RD1[3]  ; R11   ; 4        ; 31           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RD1[4]  ; V9    ; 3        ; 21           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RD1[5]  ; L16   ; 5        ; 52           ; 13           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RD1[6]  ; A13   ; 7        ; 31           ; 41           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RD1[7]  ; C13   ; 7        ; 36           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RD1[8]  ; A5    ; 8        ; 5            ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RD1[9]  ; G18   ; 6        ; 52           ; 25           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RD2[0]  ; F18   ; 6        ; 52           ; 30           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RD2[10] ; E12   ; 7        ; 41           ; 41           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RD2[11] ; L18   ; 5        ; 52           ; 19           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RD2[12] ; V8    ; 3        ; 16           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RD2[13] ; C15   ; 7        ; 41           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RD2[14] ; D7    ; 8        ; 10           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RD2[15] ; M7    ; 3        ; 10           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RD2[16] ; T7    ; 3        ; 7            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RD2[17] ; B15   ; 7        ; 41           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RD2[18] ; C9    ; 8        ; 18           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RD2[19] ; R10   ; 3        ; 25           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RD2[1]  ; P12   ; 4        ; 38           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RD2[20] ; B7    ; 8        ; 12           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RD2[21] ; R9    ; 3        ; 18           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RD2[22] ; R12   ; 4        ; 36           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RD2[23] ; P18   ; 5        ; 52           ; 12           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RD2[24] ; C16   ; 7        ; 48           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RD2[25] ; M18   ; 5        ; 52           ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RD2[26] ; K16   ; 5        ; 52           ; 18           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RD2[27] ; B13   ; 7        ; 31           ; 41           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RD2[28] ; P10   ; 3        ; 25           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RD2[29] ; B10   ; 8        ; 21           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RD2[2]  ; D15   ; 7        ; 46           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RD2[30] ; D14   ; 7        ; 43           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RD2[31] ; N18   ; 5        ; 52           ; 16           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RD2[3]  ; D16   ; 7        ; 46           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RD2[4]  ; V10   ; 3        ; 21           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RD2[5]  ; V14   ; 4        ; 34           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RD2[6]  ; C17   ; 7        ; 48           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RD2[7]  ; T9    ; 3        ; 18           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RD2[8]  ; F17   ; 6        ; 52           ; 25           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RD2[9]  ; L15   ; 5        ; 52           ; 13           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                            ;
+----------+-----------------------+--------------------------+------------------+---------------------------+
; Location ; Pin Name              ; Reserved As              ; User Signal Name ; Pin Type                  ;
+----------+-----------------------+--------------------------+------------------+---------------------------+
; P4       ; MSEL2                 ; -                        ; -                ; Dedicated Programming Pin ;
; R5       ; MSEL1                 ; -                        ; -                ; Dedicated Programming Pin ;
; T5       ; MSEL0                 ; -                        ; -                ; Dedicated Programming Pin ;
; U4       ; CONF_DONE             ; -                        ; -                ; Dedicated Programming Pin ;
; V4       ; nSTATUS               ; -                        ; -                ; Dedicated Programming Pin ;
; R6       ; DIFFIO_B1n, NCEO      ; Use as programming pin   ; ~ALTERA_NCEO~    ; Dual Purpose Pin          ;
; V5       ; DIFFIO_B3p, INIT_DONE ; Use as regular IO        ; DEST_ADDRESS[1]  ; Dual Purpose Pin          ;
; G18      ; DIFFIO_R6n, DEV_OE    ; Use as regular IO        ; RD1[9]           ; Dual Purpose Pin          ;
; E18      ; DIFFIO_R4n, DEV_CLRn  ; Use as regular IO        ; IN[2]            ; Dual Purpose Pin          ;
; A4       ; DATA0                 ; As input tri-stated      ; ~ALTERA_DATA0~   ; Dual Purpose Pin          ;
; B4       ; ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO~    ; Dual Purpose Pin          ;
; C5       ; NCSO                  ; As input tri-stated      ; ~ALTERA_NCSO~    ; Dual Purpose Pin          ;
; D5       ; DCLK                  ; As output driving ground ; ~ALTERA_DCLK~    ; Dual Purpose Pin          ;
; C4       ; nCONFIG               ; -                        ; -                ; Dedicated Programming Pin ;
; D3       ; nCE                   ; -                        ; -                ; Dedicated Programming Pin ;
+----------+-----------------------+--------------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------+
; I/O Bank Usage                                                                ;
+----------+------------------+---------------+--------------+------------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCCLKIN Voltage ;
+----------+------------------+---------------+--------------+------------------+
; QL0      ; 0 / 16 ( 0 % )   ; --            ; --           ; --               ;
; 3        ; 21 / 26 ( 81 % ) ; 2.5V          ; --           ; --               ;
; 3A       ; 1 / 2 ( 50 % )   ; --            ; --           ; 2.5V             ;
; 4        ; 14 / 28 ( 50 % ) ; 2.5V          ; --           ; --               ;
; 5        ; 12 / 20 ( 60 % ) ; 2.5V          ; --           ; --               ;
; 6        ; 16 / 18 ( 89 % ) ; 2.5V          ; --           ; --               ;
; 7        ; 26 / 28 ( 93 % ) ; 2.5V          ; --           ; --               ;
; 8A       ; 0 / 2 ( 0 % )    ; --            ; --           ; 2.5V             ;
; 8        ; 22 / 23 ( 96 % ) ; 2.5V          ; --           ; --               ;
; 9        ; 4 / 4 ( 100 % )  ; 2.5V          ; --           ; --               ;
+----------+------------------+---------------+--------------+------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                               ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                   ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A4       ; 168        ; 9        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; A5       ; 165        ; 8        ; RD1[8]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A6       ; 161        ; 8        ; IN[18]                                           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A7       ; 157        ; 8        ; RD1[18]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A8       ; 153        ; 8        ; IN[12]                                           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 154        ; 8        ; SOURCE_ADDRESS_2[0]                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 147        ; 8        ; SOURCE_ADDRESS_2[1]                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 148        ; 8        ; SOURCE_ADDRESS_2[2]                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A12      ; 141        ; 7        ; GND+                                             ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 137        ; 7        ; RD1[6]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A14      ; 133        ; 7        ; IN[1]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A15      ; 134        ; 7        ; IN[26]                                           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A16      ; 129        ; 7        ; IN[30]                                           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A17      ; 121        ; 7        ; RD1[22]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A18      ; 122        ; 7        ; RD1[24]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B1       ; 1          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 0          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B4       ; 169        ; 9        ; ~ALTERA_ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; B5       ; 166        ; 8        ; RD1[14]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B6       ; 162        ; 8        ; IN[28]                                           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B7       ; 158        ; 8        ; RD2[20]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B9       ; 149        ; 8        ; SOURCE_ADDRESS_2[3]                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 150        ; 8        ; RD2[29]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B12      ; 142        ; 7        ; GND+                                             ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 138        ; 7        ; RD2[27]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B15      ; 125        ; 7        ; RD2[17]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B16      ; 130        ; 7        ; IN[16]                                           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B18      ; 116        ; 7        ; RD1[27]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C4       ; 172        ; 9        ; ^nCONFIG                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C5       ; 170        ; 9        ; ~ALTERA_NCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; C6       ; 163        ; 8        ; IN[24]                                           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C7       ; 159        ; 8        ; RD1[15]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C8       ; 156        ; 8        ; IN[19]                                           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C9       ; 151        ; 8        ; RD2[18]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C10      ; 145        ; 8        ; SOURCE_ADDRESS_1[3]                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C11      ; 146        ; 8        ; SOURCE_ADDRESS_1[2]                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C12      ; 131        ; 7        ; IN[0]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C13      ; 132        ; 7        ; RD1[7]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C14      ; 123        ; 7        ; RD1[16]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C15      ; 126        ; 7        ; RD2[13]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C16      ; 117        ; 7        ; RD2[24]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C17      ; 118        ; 7        ; RD2[6]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C18      ; 115        ; 7        ; RD1[25]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D1       ; 3          ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D2       ; 2          ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D3       ; 173        ; 9        ; ^nCE                                             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ; 174        ; 9        ; #TDI                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 171        ; 9        ; ~ALTERA_DCLK~                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; D6       ; 164        ; 8        ; IN[14]                                           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D7       ; 160        ; 8        ; RD2[14]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D8       ; 155        ; 8        ; RD1[23]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D9       ; 152        ; 8        ; RD1[17]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D10      ; 139        ; 7        ; IN[22]                                           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D11      ; 135        ; 7        ; IN[15]                                           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D12      ; 136        ; 7        ; IN[6]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D13      ; 127        ; 7        ; RD1[26]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D14      ; 124        ; 7        ; RD2[30]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D15      ; 119        ; 7        ; RD2[2]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D16      ; 120        ; 7        ; RD2[3]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D17      ; 110        ; 6        ; IN[25]                                           ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D18      ; 109        ; 6        ; IN[17]                                           ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ; 176        ; 9        ; #TMS                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; E4       ; 177        ; 9        ; #TDO                                             ; output ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 175        ; 9        ; #TCK                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 167        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ;            ; 8        ; VCCIO8                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E9       ;            ; 8        ; VCCIO8                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E10      ; 140        ; 7        ; RD1[30]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 128        ; 7        ; RD2[10]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E13      ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E15      ; 113        ; 6        ; RESET                                            ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E16      ; 111        ; 6        ; RD1[21]                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 107        ; 6        ; IN[2]                                            ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F1       ; 5          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F2       ; 4          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F3       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F4       ;            ; 9        ; VCCIO9                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ;            ; 8        ; VCCIO8                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F9       ;            ; 8A       ; VCC_CLKIN8A                                      ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F10      ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F11      ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F15      ; 114        ; 6        ; IN[29]                                           ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F16      ; 112        ; 6        ; IN[9]                                            ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F17      ; 102        ; 6        ; RD2[8]                                           ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F18      ; 108        ; 6        ; RD2[0]                                           ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ;            ; --       ; VCCH_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G5       ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 143        ; 8A       ; GXB_GND*                                         ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G10      ; 144        ; 8A       ; GXB_GND*                                         ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G13      ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 105        ; 6        ; IN[3]                                            ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G16      ; 104        ; 6        ; IN[13]                                           ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G17      ; 103        ; 6        ; RD1[28]                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G18      ; 101        ; 6        ; RD1[9]                                           ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H1       ; 7          ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H2       ; 6          ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ; 6        ; VCCIO6                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ; 106        ; 6        ; RD1[1]                                           ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H18      ; 97         ; 6        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ;            ; --       ; VCCA_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J4       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ;            ; 6        ; VCCIO6                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J16      ; 100        ; 6        ; IN[8]                                            ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J17      ; 99         ; 6        ; IN[7]                                            ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J18      ; 98         ; 6        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K1       ; 9          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 8          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 92         ; 5        ; RD1[31]                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K16      ; 91         ; 5        ; RD2[26]                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K17      ; 96         ; 5        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K18      ; 95         ; 5        ; IN[31]                                           ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ;            ; --       ; VCCH_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L4       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ; 86         ; 5        ; RD2[9]                                           ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L16      ; 85         ; 5        ; RD1[5]                                           ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 93         ; 5        ; RD2[11]                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M1       ; 11         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 10         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M6       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 31         ; 3        ; RD2[15]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ; 47         ; 3A       ; GXB_GND*                                         ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; M10      ; 48         ; 3A       ; CLK                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M11      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ; 5        ; VCCIO5                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M16      ; 88         ; 5        ; RD1[11]                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M17      ; 87         ; 5        ; IN[11]                                           ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M18      ; 94         ; 5        ; RD2[25]                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ;            ; --       ; VCCA_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N4       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 21         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 22         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ; 32         ; 3        ; DEST_ADDRESS[2]                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N8       ;            ; 3        ; VCCIO3                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N9       ;            ; 3A       ; VCC_CLKIN3A                                      ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N12      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N13      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N14      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N15      ; 77         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 78         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N17      ; 90         ; 5        ; RD1[19]                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N18      ; 89         ; 5        ; RD2[31]                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P1       ; 13         ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P2       ; 12         ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P4       ; 16         ; 3        ; ^MSEL2                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 23         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P7       ;            ; 3        ; VCCIO3                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ; 3        ; VCCIO3                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P10      ; 45         ; 3        ; RD2[28]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ; 61         ; 4        ; RD2[1]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P13      ; 62         ; 4        ; RD1[10]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P16      ; 79         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P18      ; 83         ; 5        ; RD2[23]                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R5       ; 17         ; 3        ; ^MSEL1                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R6       ; 24         ; 3        ; ~ALTERA_NCEO~ / RESERVED_OUTPUT_OPEN_DRAIN       ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R7       ; 29         ; 3        ; DEST_ADDRESS[0]                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R8       ; 36         ; 3        ; RD1[20]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R9       ; 39         ; 3        ; RD2[21]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R10      ; 46         ; 3        ; RD2[19]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R11      ; 53         ; 4        ; RD1[3]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R12      ; 59         ; 4        ; RD2[22]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R13      ; 60         ; 4        ; IN[21]                                           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R14      ; 73         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ; 76         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 80         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R17      ; 82         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R18      ; 84         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 15         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T2       ; 14         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T4       ;            ; --       ; VCCA_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T5       ; 18         ; 3        ; ^MSEL0                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 25         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 30         ; 3        ; RD2[16]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T8       ; 35         ; 3        ; RD1[13]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T9       ; 40         ; 3        ; RD2[7]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T10      ; 43         ; 3        ; IN[4]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T11      ; 54         ; 4        ; RD1[0]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T12      ; 55         ; 4        ; IN[5]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T13      ; 63         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 64         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 74         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 71         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 72         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T18      ; 81         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U3       ;            ;          ; NC                                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ; 19         ; 3        ; ^CONF_DONE                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ; 26         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U7       ; 33         ; 3        ; WE                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 37         ; 3        ; RD1[2]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U10      ; 44         ; 3        ; DEST_ADDRESS[3]                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ; 56         ; 4        ; IN[27]                                           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U13      ; 51         ; 4        ; IN[23]                                           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U15      ; 65         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ; 66         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ; 69         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V1       ;            ;          ; RREF                                             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V3       ;            ;          ; NC                                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 20         ; 3        ; ^nSTATUS                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V5       ; 27         ; 3        ; DEST_ADDRESS[1]                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V6       ; 28         ; 3        ; IN[20]                                           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V7       ; 34         ; 3        ; RD1[12]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V8       ; 38         ; 3        ; RD2[12]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V9       ; 41         ; 3        ; RD1[4]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V10      ; 42         ; 3        ; RD2[4]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V11      ; 49         ; 4        ; SOURCE_ADDRESS_1[1]                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V12      ; 50         ; 4        ; SOURCE_ADDRESS_1[0]                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V13      ; 52         ; 4        ; IN[10]                                           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V14      ; 57         ; 4        ; RD2[5]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V15      ; 58         ; 4        ; RD1[29]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V16      ; 67         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ; 68         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V18      ; 70         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                       ;
+--------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------+--------------+
; Compilation Hierarchy Node           ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                       ; Library Name ;
+--------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------+--------------+
; |reg_file                            ; 758 (0)     ; 512 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 111  ; 0            ; 246 (0)      ; 51 (0)            ; 461 (0)          ; |reg_file                                 ; work         ;
;    |decoder_4_16:DEC_4_16_1|         ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; |reg_file|decoder_4_16:DEC_4_16_1         ; work         ;
;    |mux_16_1:MUX_1|                  ; 320 (320)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 147 (147)    ; 0 (0)             ; 173 (173)        ; |reg_file|mux_16_1:MUX_1                  ; work         ;
;    |mux_16_1:MUX_2|                  ; 323 (323)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 67 (67)      ; 0 (0)             ; 256 (256)        ; |reg_file|mux_16_1:MUX_2                  ; work         ;
;    |reg_with_reset_and_write:REG_0|  ; 65 (65)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 64 (64)          ; |reg_file|reg_with_reset_and_write:REG_0  ; work         ;
;    |reg_with_reset_and_write:REG_10| ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 8 (8)             ; 24 (24)          ; |reg_file|reg_with_reset_and_write:REG_10 ; work         ;
;    |reg_with_reset_and_write:REG_11| ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |reg_file|reg_with_reset_and_write:REG_11 ; work         ;
;    |reg_with_reset_and_write:REG_12| ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |reg_file|reg_with_reset_and_write:REG_12 ; work         ;
;    |reg_with_reset_and_write:REG_13| ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |reg_file|reg_with_reset_and_write:REG_13 ; work         ;
;    |reg_with_reset_and_write:REG_14| ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |reg_file|reg_with_reset_and_write:REG_14 ; work         ;
;    |reg_with_reset_and_write:REG_15| ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |reg_file|reg_with_reset_and_write:REG_15 ; work         ;
;    |reg_with_reset_and_write:REG_1|  ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |reg_file|reg_with_reset_and_write:REG_1  ; work         ;
;    |reg_with_reset_and_write:REG_2|  ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |reg_file|reg_with_reset_and_write:REG_2  ; work         ;
;    |reg_with_reset_and_write:REG_3|  ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |reg_file|reg_with_reset_and_write:REG_3  ; work         ;
;    |reg_with_reset_and_write:REG_4|  ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |reg_file|reg_with_reset_and_write:REG_4  ; work         ;
;    |reg_with_reset_and_write:REG_5|  ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 17 (17)           ; 15 (15)          ; |reg_file|reg_with_reset_and_write:REG_5  ; work         ;
;    |reg_with_reset_and_write:REG_6|  ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 9 (9)             ; 23 (23)          ; |reg_file|reg_with_reset_and_write:REG_6  ; work         ;
;    |reg_with_reset_and_write:REG_7|  ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |reg_file|reg_with_reset_and_write:REG_7  ; work         ;
;    |reg_with_reset_and_write:REG_8|  ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |reg_file|reg_with_reset_and_write:REG_8  ; work         ;
;    |reg_with_reset_and_write:REG_9|  ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 17 (17)           ; 15 (15)          ; |reg_file|reg_with_reset_and_write:REG_9  ; work         ;
+--------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                 ;
+---------------------+----------+---------------+---------------+-----------------------+-----+------+
; Name                ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------------------+----------+---------------+---------------+-----------------------+-----+------+
; RD1[0]              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RD1[1]              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RD1[2]              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RD1[3]              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RD1[4]              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RD1[5]              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RD1[6]              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RD1[7]              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RD1[8]              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RD1[9]              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RD1[10]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RD1[11]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RD1[12]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RD1[13]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RD1[14]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RD1[15]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RD1[16]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RD1[17]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RD1[18]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RD1[19]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RD1[20]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RD1[21]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RD1[22]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RD1[23]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RD1[24]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RD1[25]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RD1[26]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RD1[27]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RD1[28]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RD1[29]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RD1[30]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RD1[31]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RD2[0]              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RD2[1]              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RD2[2]              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RD2[3]              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RD2[4]              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RD2[5]              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RD2[6]              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RD2[7]              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RD2[8]              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RD2[9]              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RD2[10]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RD2[11]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RD2[12]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RD2[13]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RD2[14]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RD2[15]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RD2[16]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RD2[17]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RD2[18]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RD2[19]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RD2[20]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RD2[21]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RD2[22]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RD2[23]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RD2[24]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RD2[25]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RD2[26]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RD2[27]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RD2[28]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RD2[29]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RD2[30]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RD2[31]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SOURCE_ADDRESS_1[1] ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; SOURCE_ADDRESS_1[0] ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; SOURCE_ADDRESS_1[3] ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; SOURCE_ADDRESS_1[2] ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; SOURCE_ADDRESS_2[2] ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; SOURCE_ADDRESS_2[3] ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; SOURCE_ADDRESS_2[0] ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; SOURCE_ADDRESS_2[1] ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; DEST_ADDRESS[0]     ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; DEST_ADDRESS[1]     ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; DEST_ADDRESS[2]     ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; DEST_ADDRESS[3]     ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; IN[0]               ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; RESET               ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; CLK                 ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; WE                  ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; IN[1]               ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; IN[2]               ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; IN[3]               ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; IN[4]               ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; IN[5]               ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; IN[6]               ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; IN[7]               ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; IN[8]               ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; IN[9]               ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; IN[10]              ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; IN[11]              ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; IN[12]              ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; IN[13]              ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; IN[14]              ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; IN[15]              ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; IN[16]              ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; IN[17]              ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; IN[18]              ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; IN[19]              ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; IN[20]              ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; IN[21]              ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; IN[22]              ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; IN[23]              ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; IN[24]              ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; IN[25]              ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; IN[26]              ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; IN[27]              ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; IN[28]              ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; IN[29]              ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; IN[30]              ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; IN[31]              ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+---------------------+----------+---------------+---------------+-----------------------+-----+------+


+--------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                 ;
+--------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                              ; Pad To Core Index ; Setting ;
+--------------------------------------------------+-------------------+---------+
; SOURCE_ADDRESS_1[1]                              ;                   ;         ;
; SOURCE_ADDRESS_1[0]                              ;                   ;         ;
; SOURCE_ADDRESS_1[3]                              ;                   ;         ;
;      - mux_16_1:MUX_1|Mux31~6                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux31~9                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux30~0                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux30~2                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux30~3                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux30~4                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux30~7                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux30~8                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux29~6                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux28~0                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux28~2                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux28~3                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux28~4                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux28~5                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux28~7                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux27~6                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux27~9                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux26~0                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux26~2                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux26~3                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux26~4                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux26~7                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux26~8                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux25~6                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux24~0                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux24~2                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux24~3                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux24~4                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux24~5                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux24~7                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux23~6                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux23~9                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux22~0                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux22~2                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux22~3                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux22~4                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux22~7                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux22~8                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux21~6                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux20~0                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux20~2                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux20~3                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux20~4                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux20~5                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux20~7                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux19~6                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux19~9                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux18~0                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux18~2                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux18~3                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux18~4                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux18~7                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux18~8                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux17~6                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux16~0                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux16~2                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux16~3                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux16~4                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux16~5                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux16~7                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux15~6                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux15~9                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux14~0                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux14~2                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux14~3                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux14~4                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux14~7                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux14~8                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux13~6                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux12~0                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux12~2                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux12~3                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux12~4                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux12~5                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux12~7                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux11~6                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux11~9                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux10~0                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux10~2                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux10~3                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux10~4                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux10~7                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux10~8                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux9~6                     ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux8~0                     ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux8~2                     ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux8~3                     ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux8~4                     ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux8~5                     ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux8~7                     ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux7~6                     ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux7~9                     ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux6~0                     ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux6~2                     ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux6~3                     ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux6~4                     ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux6~7                     ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux6~8                     ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux5~6                     ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux4~0                     ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux4~2                     ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux4~3                     ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux4~4                     ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux4~5                     ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux4~7                     ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux3~6                     ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux3~9                     ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux2~0                     ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux2~2                     ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux2~3                     ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux2~4                     ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux2~7                     ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux2~8                     ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux1~6                     ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux0~0                     ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux0~2                     ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux0~3                     ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux0~4                     ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux0~5                     ; 1                 ; 6       ;
;      - mux_16_1:MUX_1|Mux0~7                     ; 1                 ; 6       ;
; SOURCE_ADDRESS_1[2]                              ;                   ;         ;
;      - mux_16_1:MUX_1|Mux31~6                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux30~0                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux30~1                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux30~2                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux30~4                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux30~5                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux30~7                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux29~6                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux29~9                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux28~0                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux28~1                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux28~2                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux28~4                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux28~7                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux28~8                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux27~6                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux26~0                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux26~1                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux26~2                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux26~4                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux26~5                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux26~7                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux25~6                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux25~9                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux24~0                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux24~1                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux24~2                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux24~4                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux24~7                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux24~8                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux23~6                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux22~0                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux22~1                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux22~2                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux22~4                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux22~5                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux22~7                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux21~6                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux21~9                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux20~0                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux20~1                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux20~2                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux20~4                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux20~7                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux20~8                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux19~6                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux18~0                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux18~1                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux18~2                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux18~4                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux18~5                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux18~7                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux17~6                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux17~9                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux16~0                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux16~1                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux16~2                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux16~4                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux16~7                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux16~8                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux15~6                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux14~0                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux14~1                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux14~2                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux14~4                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux14~5                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux14~7                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux13~6                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux13~9                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux12~0                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux12~1                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux12~2                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux12~4                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux12~7                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux12~8                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux11~6                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux10~0                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux10~1                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux10~2                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux10~4                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux10~5                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux10~7                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux9~6                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux9~9                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux8~0                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux8~1                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux8~2                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux8~4                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux8~7                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux8~8                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux7~6                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux6~0                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux6~1                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux6~2                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux6~4                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux6~5                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux6~7                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux5~6                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux5~9                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux4~0                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux4~1                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux4~2                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux4~4                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux4~7                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux4~8                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux3~6                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux2~0                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux2~1                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux2~2                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux2~4                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux2~5                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux2~7                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux1~6                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux1~9                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux0~0                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux0~1                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux0~2                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux0~4                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux0~7                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_1|Mux0~8                     ; 0                 ; 6       ;
; SOURCE_ADDRESS_2[2]                              ;                   ;         ;
;      - mux_16_1:MUX_2|Mux31~0                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux31~1                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux31~2                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux31~4                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux31~7                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux30~4                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux0~0                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux0~1                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux0~2                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux29~4                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux28~4                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux27~4                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux26~4                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux25~4                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux24~4                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux23~4                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux22~4                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux21~4                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux20~4                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux19~4                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux18~4                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux17~4                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux16~4                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux15~4                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux14~4                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux13~4                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux12~4                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux11~4                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux10~4                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux9~4                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux8~4                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux7~4                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux6~4                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux5~4                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux4~4                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux3~4                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux2~4                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux1~4                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux0~7                     ; 0                 ; 6       ;
; SOURCE_ADDRESS_2[3]                              ;                   ;         ;
;      - mux_16_1:MUX_2|Mux31~0                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux31~2                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux31~3                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux31~4                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux31~5                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux31~7                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux31~8                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux30~4                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux30~9                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux29~4                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux29~9                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux28~4                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux28~9                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux27~4                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux27~9                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux26~4                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux26~9                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux25~4                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux25~9                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux24~4                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux24~9                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux23~4                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux23~9                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux22~4                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux22~9                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux21~4                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux21~9                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux20~4                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux20~9                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux19~4                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux19~9                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux18~4                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux18~9                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux17~4                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux17~9                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux16~4                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux16~9                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux15~4                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux15~9                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux14~4                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux14~9                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux13~4                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux13~9                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux12~4                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux12~9                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux11~4                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux11~9                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux10~4                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux10~9                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux9~4                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux9~9                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux8~4                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux8~9                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux7~4                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux7~9                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux6~4                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux6~9                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux5~4                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux5~9                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux4~4                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux4~9                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux3~4                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux3~9                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux2~4                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux2~9                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux1~4                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux1~9                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux0~7                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux0~12                    ; 0                 ; 6       ;
; SOURCE_ADDRESS_2[0]                              ;                   ;         ;
;      - mux_16_1:MUX_2|Mux31~6                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux31~9                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux30~0                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux30~2                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux30~3                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux30~5                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux0~1                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux0~2                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux29~0                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux29~2                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux29~3                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux29~5                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux29~6                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux28~0                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux28~2                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux28~3                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux28~5                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux27~0                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux27~2                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux27~3                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux27~5                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux27~6                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux26~0                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux26~2                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux26~3                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux26~5                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux25~0                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux25~2                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux25~3                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux25~5                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux25~6                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux24~0                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux24~2                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux24~3                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux24~5                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux23~0                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux23~2                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux23~3                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux23~5                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux23~6                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux22~0                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux22~2                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux22~3                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux22~5                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux21~0                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux21~2                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux21~3                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux21~5                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux21~6                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux20~0                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux20~2                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux20~3                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux20~5                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux19~0                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux19~2                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux19~3                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux19~5                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux19~6                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux18~0                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux18~2                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux18~3                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux18~5                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux17~0                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux17~2                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux17~3                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux17~5                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux17~6                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux16~0                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux16~2                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux16~3                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux16~5                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux15~0                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux15~2                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux15~3                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux15~5                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux15~6                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux14~0                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux14~2                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux14~3                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux14~5                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux13~0                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux13~2                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux13~3                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux13~5                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux13~6                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux12~0                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux12~2                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux12~3                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux12~5                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux11~0                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux11~2                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux11~3                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux11~5                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux11~6                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux10~0                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux10~2                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux10~3                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux10~5                    ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux9~0                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux9~2                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux9~3                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux9~5                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux9~6                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux8~0                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux8~2                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux8~3                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux8~5                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux7~0                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux7~2                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux7~3                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux7~5                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux7~6                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux6~0                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux6~2                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux6~3                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux6~5                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux5~0                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux5~2                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux5~3                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux5~5                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux5~6                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux4~0                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux4~2                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux4~3                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux4~5                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux3~0                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux3~2                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux3~3                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux3~5                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux3~6                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux2~0                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux2~2                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux2~3                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux2~5                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux1~0                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux1~2                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux1~3                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux1~5                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux1~6                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux0~3                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux0~5                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux0~6                     ; 0                 ; 6       ;
;      - mux_16_1:MUX_2|Mux0~8                     ; 0                 ; 6       ;
; SOURCE_ADDRESS_2[1]                              ;                   ;         ;
;      - mux_16_1:MUX_2|Mux31~6                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux30~0                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux30~1                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux30~2                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux0~0                     ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux30~5                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux30~6                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux0~1                     ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux0~2                     ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux29~0                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux29~1                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux29~2                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux29~5                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux28~0                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux28~1                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux28~2                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux28~5                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux28~6                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux27~0                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux27~1                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux27~2                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux27~5                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux26~0                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux26~1                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux26~2                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux26~5                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux26~6                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux25~0                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux25~1                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux25~2                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux25~5                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux24~0                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux24~1                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux24~2                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux24~5                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux24~6                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux23~0                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux23~1                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux23~2                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux23~5                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux22~0                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux22~1                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux22~2                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux22~5                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux22~6                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux21~0                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux21~1                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux21~2                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux21~5                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux20~0                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux20~1                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux20~2                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux20~5                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux20~6                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux19~0                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux19~1                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux19~2                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux19~5                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux18~0                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux18~1                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux18~2                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux18~5                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux18~6                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux17~0                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux17~1                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux17~2                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux17~5                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux16~0                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux16~1                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux16~2                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux16~5                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux16~6                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux15~0                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux15~1                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux15~2                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux15~5                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux14~0                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux14~1                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux14~2                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux14~5                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux14~6                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux13~0                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux13~1                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux13~2                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux13~5                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux12~0                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux12~1                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux12~2                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux12~5                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux12~6                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux11~0                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux11~1                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux11~2                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux11~5                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux10~0                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux10~1                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux10~2                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux10~5                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux10~6                    ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux9~0                     ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux9~1                     ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux9~2                     ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux9~5                     ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux8~0                     ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux8~1                     ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux8~2                     ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux8~5                     ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux8~6                     ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux7~0                     ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux7~1                     ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux7~2                     ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux7~5                     ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux6~0                     ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux6~1                     ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux6~2                     ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux6~5                     ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux6~6                     ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux5~0                     ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux5~1                     ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux5~2                     ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux5~5                     ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux4~0                     ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux4~1                     ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux4~2                     ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux4~5                     ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux4~6                     ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux3~0                     ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux3~1                     ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux3~2                     ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux3~5                     ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux2~0                     ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux2~1                     ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux2~2                     ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux2~5                     ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux2~6                     ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux1~0                     ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux1~1                     ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux1~2                     ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux1~5                     ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux0~3                     ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux0~4                     ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux0~5                     ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux0~8                     ; 1                 ; 6       ;
;      - mux_16_1:MUX_2|Mux0~9                     ; 1                 ; 6       ;
; DEST_ADDRESS[0]                                  ;                   ;         ;
;      - decoder_4_16:DEC_4_16_1|Decoder0~0        ; 1                 ; 6       ;
;      - decoder_4_16:DEC_4_16_1|Decoder0~1        ; 1                 ; 6       ;
;      - decoder_4_16:DEC_4_16_1|Decoder0~2        ; 1                 ; 6       ;
;      - decoder_4_16:DEC_4_16_1|Decoder0~3        ; 1                 ; 6       ;
;      - decoder_4_16:DEC_4_16_1|Decoder0~4        ; 1                 ; 6       ;
;      - decoder_4_16:DEC_4_16_1|Decoder0~5        ; 1                 ; 6       ;
;      - decoder_4_16:DEC_4_16_1|Decoder0~6        ; 1                 ; 6       ;
;      - decoder_4_16:DEC_4_16_1|Decoder0~7        ; 1                 ; 6       ;
;      - decoder_4_16:DEC_4_16_1|Decoder0~8        ; 1                 ; 6       ;
;      - decoder_4_16:DEC_4_16_1|Decoder0~9        ; 1                 ; 6       ;
;      - decoder_4_16:DEC_4_16_1|Decoder0~10       ; 1                 ; 6       ;
;      - decoder_4_16:DEC_4_16_1|Decoder0~11       ; 1                 ; 6       ;
;      - decoder_4_16:DEC_4_16_1|Decoder0~12       ; 1                 ; 6       ;
;      - decoder_4_16:DEC_4_16_1|Decoder0~13       ; 1                 ; 6       ;
;      - decoder_4_16:DEC_4_16_1|Decoder0~14       ; 1                 ; 6       ;
;      - decoder_4_16:DEC_4_16_1|Decoder0~15       ; 1                 ; 6       ;
; DEST_ADDRESS[1]                                  ;                   ;         ;
;      - decoder_4_16:DEC_4_16_1|Decoder0~0        ; 1                 ; 6       ;
;      - decoder_4_16:DEC_4_16_1|Decoder0~1        ; 1                 ; 6       ;
;      - decoder_4_16:DEC_4_16_1|Decoder0~2        ; 1                 ; 6       ;
;      - decoder_4_16:DEC_4_16_1|Decoder0~3        ; 1                 ; 6       ;
;      - decoder_4_16:DEC_4_16_1|Decoder0~4        ; 1                 ; 6       ;
;      - decoder_4_16:DEC_4_16_1|Decoder0~5        ; 1                 ; 6       ;
;      - decoder_4_16:DEC_4_16_1|Decoder0~6        ; 1                 ; 6       ;
;      - decoder_4_16:DEC_4_16_1|Decoder0~7        ; 1                 ; 6       ;
;      - decoder_4_16:DEC_4_16_1|Decoder0~8        ; 1                 ; 6       ;
;      - decoder_4_16:DEC_4_16_1|Decoder0~9        ; 1                 ; 6       ;
;      - decoder_4_16:DEC_4_16_1|Decoder0~10       ; 1                 ; 6       ;
;      - decoder_4_16:DEC_4_16_1|Decoder0~11       ; 1                 ; 6       ;
;      - decoder_4_16:DEC_4_16_1|Decoder0~12       ; 1                 ; 6       ;
;      - decoder_4_16:DEC_4_16_1|Decoder0~13       ; 1                 ; 6       ;
;      - decoder_4_16:DEC_4_16_1|Decoder0~14       ; 1                 ; 6       ;
;      - decoder_4_16:DEC_4_16_1|Decoder0~15       ; 1                 ; 6       ;
; DEST_ADDRESS[2]                                  ;                   ;         ;
;      - decoder_4_16:DEC_4_16_1|Decoder0~0        ; 0                 ; 6       ;
;      - decoder_4_16:DEC_4_16_1|Decoder0~1        ; 0                 ; 6       ;
;      - decoder_4_16:DEC_4_16_1|Decoder0~2        ; 0                 ; 6       ;
;      - decoder_4_16:DEC_4_16_1|Decoder0~3        ; 0                 ; 6       ;
;      - decoder_4_16:DEC_4_16_1|Decoder0~4        ; 0                 ; 6       ;
;      - decoder_4_16:DEC_4_16_1|Decoder0~5        ; 0                 ; 6       ;
;      - decoder_4_16:DEC_4_16_1|Decoder0~6        ; 0                 ; 6       ;
;      - decoder_4_16:DEC_4_16_1|Decoder0~7        ; 0                 ; 6       ;
;      - decoder_4_16:DEC_4_16_1|Decoder0~8        ; 0                 ; 6       ;
;      - decoder_4_16:DEC_4_16_1|Decoder0~9        ; 0                 ; 6       ;
;      - decoder_4_16:DEC_4_16_1|Decoder0~10       ; 0                 ; 6       ;
;      - decoder_4_16:DEC_4_16_1|Decoder0~11       ; 0                 ; 6       ;
;      - decoder_4_16:DEC_4_16_1|Decoder0~12       ; 0                 ; 6       ;
;      - decoder_4_16:DEC_4_16_1|Decoder0~13       ; 0                 ; 6       ;
;      - decoder_4_16:DEC_4_16_1|Decoder0~14       ; 0                 ; 6       ;
;      - decoder_4_16:DEC_4_16_1|Decoder0~15       ; 0                 ; 6       ;
; DEST_ADDRESS[3]                                  ;                   ;         ;
;      - decoder_4_16:DEC_4_16_1|Decoder0~0        ; 0                 ; 6       ;
;      - decoder_4_16:DEC_4_16_1|Decoder0~1        ; 0                 ; 6       ;
;      - decoder_4_16:DEC_4_16_1|Decoder0~2        ; 0                 ; 6       ;
;      - decoder_4_16:DEC_4_16_1|Decoder0~3        ; 0                 ; 6       ;
;      - decoder_4_16:DEC_4_16_1|Decoder0~4        ; 0                 ; 6       ;
;      - decoder_4_16:DEC_4_16_1|Decoder0~5        ; 0                 ; 6       ;
;      - decoder_4_16:DEC_4_16_1|Decoder0~6        ; 0                 ; 6       ;
;      - decoder_4_16:DEC_4_16_1|Decoder0~7        ; 0                 ; 6       ;
;      - decoder_4_16:DEC_4_16_1|Decoder0~8        ; 0                 ; 6       ;
;      - decoder_4_16:DEC_4_16_1|Decoder0~9        ; 0                 ; 6       ;
;      - decoder_4_16:DEC_4_16_1|Decoder0~10       ; 0                 ; 6       ;
;      - decoder_4_16:DEC_4_16_1|Decoder0~11       ; 0                 ; 6       ;
;      - decoder_4_16:DEC_4_16_1|Decoder0~12       ; 0                 ; 6       ;
;      - decoder_4_16:DEC_4_16_1|Decoder0~13       ; 0                 ; 6       ;
;      - decoder_4_16:DEC_4_16_1|Decoder0~14       ; 0                 ; 6       ;
;      - decoder_4_16:DEC_4_16_1|Decoder0~15       ; 0                 ; 6       ;
; IN[0]                                            ;                   ;         ;
;      - reg_with_reset_and_write:REG_0|OUT~0      ; 1                 ; 6       ;
; RESET                                            ;                   ;         ;
;      - reg_with_reset_and_write:REG_0|OUT~0      ; 1                 ; 6       ;
;      - reg_with_reset_and_write:REG_10|OUT[0]~0  ; 1                 ; 6       ;
;      - reg_with_reset_and_write:REG_9|OUT[23]~0  ; 1                 ; 6       ;
;      - reg_with_reset_and_write:REG_8|OUT[9]~0   ; 1                 ; 6       ;
;      - reg_with_reset_and_write:REG_11|OUT[19]~0 ; 1                 ; 6       ;
;      - reg_with_reset_and_write:REG_5|OUT[12]~0  ; 1                 ; 6       ;
;      - reg_with_reset_and_write:REG_6|OUT[4]~0   ; 1                 ; 6       ;
;      - reg_with_reset_and_write:REG_4|OUT[22]~0  ; 1                 ; 6       ;
;      - reg_with_reset_and_write:REG_7|OUT[22]~0  ; 1                 ; 6       ;
;      - reg_with_reset_and_write:REG_2|OUT[12]~0  ; 1                 ; 6       ;
;      - reg_with_reset_and_write:REG_1|OUT[12]~0  ; 1                 ; 6       ;
;      - reg_with_reset_and_write:REG_0|OUT[5]~1   ; 1                 ; 6       ;
;      - reg_with_reset_and_write:REG_3|OUT[12]~0  ; 1                 ; 6       ;
;      - reg_with_reset_and_write:REG_13|OUT[14]~0 ; 1                 ; 6       ;
;      - reg_with_reset_and_write:REG_14|OUT[14]~0 ; 1                 ; 6       ;
;      - reg_with_reset_and_write:REG_12|OUT[11]~0 ; 1                 ; 6       ;
;      - reg_with_reset_and_write:REG_15|OUT[7]~0  ; 1                 ; 6       ;
;      - reg_with_reset_and_write:REG_0|OUT~2      ; 1                 ; 6       ;
;      - reg_with_reset_and_write:REG_0|OUT~3      ; 1                 ; 6       ;
;      - reg_with_reset_and_write:REG_0|OUT~4      ; 1                 ; 6       ;
;      - reg_with_reset_and_write:REG_0|OUT~5      ; 1                 ; 6       ;
;      - reg_with_reset_and_write:REG_0|OUT~6      ; 1                 ; 6       ;
;      - reg_with_reset_and_write:REG_0|OUT~7      ; 1                 ; 6       ;
;      - reg_with_reset_and_write:REG_0|OUT~8      ; 1                 ; 6       ;
;      - reg_with_reset_and_write:REG_0|OUT~9      ; 1                 ; 6       ;
;      - reg_with_reset_and_write:REG_0|OUT~10     ; 1                 ; 6       ;
;      - reg_with_reset_and_write:REG_0|OUT~11     ; 1                 ; 6       ;
;      - reg_with_reset_and_write:REG_0|OUT~12     ; 1                 ; 6       ;
;      - reg_with_reset_and_write:REG_0|OUT~13     ; 1                 ; 6       ;
;      - reg_with_reset_and_write:REG_0|OUT~14     ; 1                 ; 6       ;
;      - reg_with_reset_and_write:REG_0|OUT~15     ; 1                 ; 6       ;
;      - reg_with_reset_and_write:REG_0|OUT~16     ; 1                 ; 6       ;
;      - reg_with_reset_and_write:REG_0|OUT~17     ; 1                 ; 6       ;
;      - reg_with_reset_and_write:REG_0|OUT~18     ; 1                 ; 6       ;
;      - reg_with_reset_and_write:REG_0|OUT~19     ; 1                 ; 6       ;
;      - reg_with_reset_and_write:REG_0|OUT~20     ; 1                 ; 6       ;
;      - reg_with_reset_and_write:REG_0|OUT~21     ; 1                 ; 6       ;
;      - reg_with_reset_and_write:REG_0|OUT~22     ; 1                 ; 6       ;
;      - reg_with_reset_and_write:REG_0|OUT~23     ; 1                 ; 6       ;
;      - reg_with_reset_and_write:REG_0|OUT~24     ; 1                 ; 6       ;
;      - reg_with_reset_and_write:REG_0|OUT~25     ; 1                 ; 6       ;
;      - reg_with_reset_and_write:REG_0|OUT~26     ; 1                 ; 6       ;
;      - reg_with_reset_and_write:REG_0|OUT~27     ; 1                 ; 6       ;
;      - reg_with_reset_and_write:REG_0|OUT~28     ; 1                 ; 6       ;
;      - reg_with_reset_and_write:REG_0|OUT~29     ; 1                 ; 6       ;
;      - reg_with_reset_and_write:REG_0|OUT~30     ; 1                 ; 6       ;
;      - reg_with_reset_and_write:REG_0|OUT~31     ; 1                 ; 6       ;
;      - reg_with_reset_and_write:REG_0|OUT~32     ; 1                 ; 6       ;
; CLK                                              ;                   ;         ;
; WE                                               ;                   ;         ;
;      - reg_with_reset_and_write:REG_10|OUT[0]~0  ; 0                 ; 6       ;
;      - reg_with_reset_and_write:REG_9|OUT[23]~0  ; 0                 ; 6       ;
;      - reg_with_reset_and_write:REG_8|OUT[9]~0   ; 0                 ; 6       ;
;      - reg_with_reset_and_write:REG_11|OUT[19]~0 ; 0                 ; 6       ;
;      - reg_with_reset_and_write:REG_5|OUT[12]~0  ; 0                 ; 6       ;
;      - reg_with_reset_and_write:REG_6|OUT[4]~0   ; 0                 ; 6       ;
;      - reg_with_reset_and_write:REG_4|OUT[22]~0  ; 0                 ; 6       ;
;      - reg_with_reset_and_write:REG_7|OUT[22]~0  ; 0                 ; 6       ;
;      - reg_with_reset_and_write:REG_2|OUT[12]~0  ; 0                 ; 6       ;
;      - reg_with_reset_and_write:REG_1|OUT[12]~0  ; 0                 ; 6       ;
;      - reg_with_reset_and_write:REG_0|OUT[5]~1   ; 0                 ; 6       ;
;      - reg_with_reset_and_write:REG_3|OUT[12]~0  ; 0                 ; 6       ;
;      - reg_with_reset_and_write:REG_13|OUT[14]~0 ; 0                 ; 6       ;
;      - reg_with_reset_and_write:REG_14|OUT[14]~0 ; 0                 ; 6       ;
;      - reg_with_reset_and_write:REG_12|OUT[11]~0 ; 0                 ; 6       ;
;      - reg_with_reset_and_write:REG_15|OUT[7]~0  ; 0                 ; 6       ;
; IN[1]                                            ;                   ;         ;
;      - reg_with_reset_and_write:REG_0|OUT~2      ; 1                 ; 6       ;
; IN[2]                                            ;                   ;         ;
;      - reg_with_reset_and_write:REG_0|OUT~3      ; 1                 ; 6       ;
; IN[3]                                            ;                   ;         ;
;      - reg_with_reset_and_write:REG_0|OUT~4      ; 0                 ; 6       ;
; IN[4]                                            ;                   ;         ;
;      - reg_with_reset_and_write:REG_0|OUT~5      ; 1                 ; 6       ;
; IN[5]                                            ;                   ;         ;
;      - reg_with_reset_and_write:REG_0|OUT~6      ; 0                 ; 6       ;
; IN[6]                                            ;                   ;         ;
;      - reg_with_reset_and_write:REG_0|OUT~7      ; 0                 ; 6       ;
; IN[7]                                            ;                   ;         ;
;      - reg_with_reset_and_write:REG_0|OUT~8      ; 1                 ; 6       ;
; IN[8]                                            ;                   ;         ;
;      - reg_with_reset_and_write:REG_0|OUT~9      ; 0                 ; 6       ;
; IN[9]                                            ;                   ;         ;
;      - reg_with_reset_and_write:REG_0|OUT~10     ; 0                 ; 6       ;
; IN[10]                                           ;                   ;         ;
;      - reg_with_reset_and_write:REG_0|OUT~11     ; 0                 ; 6       ;
; IN[11]                                           ;                   ;         ;
;      - reg_with_reset_and_write:REG_0|OUT~12     ; 1                 ; 6       ;
; IN[12]                                           ;                   ;         ;
;      - reg_with_reset_and_write:REG_0|OUT~13     ; 0                 ; 6       ;
; IN[13]                                           ;                   ;         ;
;      - reg_with_reset_and_write:REG_0|OUT~14     ; 0                 ; 6       ;
; IN[14]                                           ;                   ;         ;
;      - reg_with_reset_and_write:REG_0|OUT~15     ; 1                 ; 6       ;
; IN[15]                                           ;                   ;         ;
;      - reg_with_reset_and_write:REG_0|OUT~16     ; 0                 ; 6       ;
; IN[16]                                           ;                   ;         ;
;      - reg_with_reset_and_write:REG_0|OUT~17     ; 1                 ; 6       ;
; IN[17]                                           ;                   ;         ;
;      - reg_with_reset_and_write:REG_0|OUT~18     ; 1                 ; 6       ;
; IN[18]                                           ;                   ;         ;
;      - reg_with_reset_and_write:REG_0|OUT~19     ; 1                 ; 6       ;
; IN[19]                                           ;                   ;         ;
;      - reg_with_reset_and_write:REG_0|OUT~20     ; 0                 ; 6       ;
; IN[20]                                           ;                   ;         ;
;      - reg_with_reset_and_write:REG_0|OUT~21     ; 0                 ; 6       ;
; IN[21]                                           ;                   ;         ;
;      - reg_with_reset_and_write:REG_0|OUT~22     ; 0                 ; 6       ;
; IN[22]                                           ;                   ;         ;
;      - reg_with_reset_and_write:REG_0|OUT~23     ; 0                 ; 6       ;
; IN[23]                                           ;                   ;         ;
;      - reg_with_reset_and_write:REG_0|OUT~24     ; 1                 ; 6       ;
; IN[24]                                           ;                   ;         ;
;      - reg_with_reset_and_write:REG_0|OUT~25     ; 1                 ; 6       ;
; IN[25]                                           ;                   ;         ;
;      - reg_with_reset_and_write:REG_0|OUT~26     ; 1                 ; 6       ;
; IN[26]                                           ;                   ;         ;
;      - reg_with_reset_and_write:REG_0|OUT~27     ; 0                 ; 6       ;
; IN[27]                                           ;                   ;         ;
;      - reg_with_reset_and_write:REG_0|OUT~28     ; 0                 ; 6       ;
; IN[28]                                           ;                   ;         ;
;      - reg_with_reset_and_write:REG_0|OUT~29     ; 0                 ; 6       ;
; IN[29]                                           ;                   ;         ;
;      - reg_with_reset_and_write:REG_0|OUT~30     ; 0                 ; 6       ;
; IN[30]                                           ;                   ;         ;
;      - reg_with_reset_and_write:REG_0|OUT~31     ; 1                 ; 6       ;
; IN[31]                                           ;                   ;         ;
+--------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                        ;
+-------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                      ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; CLK                                       ; PIN_M10            ; 512     ; Clock        ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; reg_with_reset_and_write:REG_0|OUT[5]~1   ; LCCOMB_X16_Y25_N0  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_with_reset_and_write:REG_10|OUT[0]~0  ; LCCOMB_X16_Y25_N12 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_with_reset_and_write:REG_11|OUT[19]~0 ; LCCOMB_X16_Y25_N10 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_with_reset_and_write:REG_12|OUT[11]~0 ; LCCOMB_X15_Y30_N28 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_with_reset_and_write:REG_13|OUT[14]~0 ; LCCOMB_X16_Y25_N4  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_with_reset_and_write:REG_14|OUT[14]~0 ; LCCOMB_X15_Y30_N18 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_with_reset_and_write:REG_15|OUT[7]~0  ; LCCOMB_X16_Y25_N30 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_with_reset_and_write:REG_1|OUT[12]~0  ; LCCOMB_X16_Y25_N6  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_with_reset_and_write:REG_2|OUT[12]~0  ; LCCOMB_X16_Y25_N20 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_with_reset_and_write:REG_3|OUT[12]~0  ; LCCOMB_X16_Y25_N18 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_with_reset_and_write:REG_4|OUT[22]~0  ; LCCOMB_X16_Y25_N16 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_with_reset_and_write:REG_5|OUT[12]~0  ; LCCOMB_X16_Y25_N28 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_with_reset_and_write:REG_6|OUT[4]~0   ; LCCOMB_X16_Y25_N22 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_with_reset_and_write:REG_7|OUT[22]~0  ; LCCOMB_X16_Y25_N2  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_with_reset_and_write:REG_8|OUT[9]~0   ; LCCOMB_X16_Y25_N24 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_with_reset_and_write:REG_9|OUT[23]~0  ; LCCOMB_X16_Y25_N14 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                            ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CLK  ; PIN_M10  ; 512     ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-----------------------------------------------------+
; Non-Global High Fan-Out Signals                     ;
+-------------------------------------------+---------+
; Name                                      ; Fan-Out ;
+-------------------------------------------+---------+
; SOURCE_ADDRESS_2[1]~input                 ; 144     ;
; SOURCE_ADDRESS_2[0]~input                 ; 143     ;
; SOURCE_ADDRESS_1[2]~input                 ; 120     ;
; SOURCE_ADDRESS_1[3]~input                 ; 120     ;
; SOURCE_ADDRESS_1[0]~input                 ; 120     ;
; SOURCE_ADDRESS_1[1]~input                 ; 120     ;
; SOURCE_ADDRESS_2[3]~input                 ; 69      ;
; RESET~input                               ; 48      ;
; SOURCE_ADDRESS_2[2]~input                 ; 39      ;
; reg_with_reset_and_write:REG_15|OUT[7]~0  ; 32      ;
; reg_with_reset_and_write:REG_12|OUT[11]~0 ; 32      ;
; reg_with_reset_and_write:REG_14|OUT[14]~0 ; 32      ;
; reg_with_reset_and_write:REG_13|OUT[14]~0 ; 32      ;
; reg_with_reset_and_write:REG_3|OUT[12]~0  ; 32      ;
; reg_with_reset_and_write:REG_0|OUT[5]~1   ; 32      ;
; reg_with_reset_and_write:REG_1|OUT[12]~0  ; 32      ;
; reg_with_reset_and_write:REG_2|OUT[12]~0  ; 32      ;
; reg_with_reset_and_write:REG_7|OUT[22]~0  ; 32      ;
; reg_with_reset_and_write:REG_4|OUT[22]~0  ; 32      ;
; reg_with_reset_and_write:REG_6|OUT[4]~0   ; 32      ;
; reg_with_reset_and_write:REG_5|OUT[12]~0  ; 32      ;
; reg_with_reset_and_write:REG_11|OUT[19]~0 ; 32      ;
; reg_with_reset_and_write:REG_8|OUT[9]~0   ; 32      ;
; reg_with_reset_and_write:REG_9|OUT[23]~0  ; 32      ;
; reg_with_reset_and_write:REG_10|OUT[0]~0  ; 32      ;
; mux_16_1:MUX_2|Mux0~2                     ; 31      ;
; mux_16_1:MUX_2|Mux0~1                     ; 31      ;
; mux_16_1:MUX_2|Mux0~0                     ; 31      ;
; WE~input                                  ; 16      ;
; DEST_ADDRESS[3]~input                     ; 16      ;
; DEST_ADDRESS[2]~input                     ; 16      ;
; DEST_ADDRESS[1]~input                     ; 16      ;
; DEST_ADDRESS[0]~input                     ; 16      ;
; reg_with_reset_and_write:REG_0|OUT~32     ; 16      ;
; reg_with_reset_and_write:REG_0|OUT~31     ; 16      ;
; reg_with_reset_and_write:REG_0|OUT~30     ; 16      ;
; reg_with_reset_and_write:REG_0|OUT~29     ; 16      ;
; reg_with_reset_and_write:REG_0|OUT~28     ; 16      ;
; reg_with_reset_and_write:REG_0|OUT~27     ; 16      ;
; reg_with_reset_and_write:REG_0|OUT~26     ; 16      ;
; reg_with_reset_and_write:REG_0|OUT~25     ; 16      ;
; reg_with_reset_and_write:REG_0|OUT~24     ; 16      ;
; reg_with_reset_and_write:REG_0|OUT~23     ; 16      ;
; reg_with_reset_and_write:REG_0|OUT~22     ; 16      ;
; reg_with_reset_and_write:REG_0|OUT~21     ; 16      ;
; reg_with_reset_and_write:REG_0|OUT~20     ; 16      ;
; reg_with_reset_and_write:REG_0|OUT~19     ; 16      ;
; reg_with_reset_and_write:REG_0|OUT~18     ; 16      ;
; reg_with_reset_and_write:REG_0|OUT~17     ; 16      ;
; reg_with_reset_and_write:REG_0|OUT~16     ; 16      ;
; reg_with_reset_and_write:REG_0|OUT~15     ; 16      ;
; reg_with_reset_and_write:REG_0|OUT~14     ; 16      ;
; reg_with_reset_and_write:REG_0|OUT~13     ; 16      ;
; reg_with_reset_and_write:REG_0|OUT~12     ; 16      ;
; reg_with_reset_and_write:REG_0|OUT~11     ; 16      ;
; reg_with_reset_and_write:REG_0|OUT~10     ; 16      ;
; reg_with_reset_and_write:REG_0|OUT~9      ; 16      ;
; reg_with_reset_and_write:REG_0|OUT~8      ; 16      ;
; reg_with_reset_and_write:REG_0|OUT~7      ; 16      ;
; reg_with_reset_and_write:REG_0|OUT~6      ; 16      ;
; reg_with_reset_and_write:REG_0|OUT~5      ; 16      ;
; reg_with_reset_and_write:REG_0|OUT~4      ; 16      ;
; reg_with_reset_and_write:REG_0|OUT~3      ; 16      ;
; reg_with_reset_and_write:REG_0|OUT~2      ; 16      ;
; reg_with_reset_and_write:REG_0|OUT~0      ; 16      ;
; decoder_4_16:DEC_4_16_1|Decoder0~0        ; 2       ;
; reg_with_reset_and_write:REG_3|OUT[31]    ; 2       ;
; reg_with_reset_and_write:REG_11|OUT[31]   ; 2       ;
; reg_with_reset_and_write:REG_7|OUT[31]    ; 2       ;
; reg_with_reset_and_write:REG_12|OUT[31]   ; 2       ;
; reg_with_reset_and_write:REG_0|OUT[31]    ; 2       ;
; reg_with_reset_and_write:REG_4|OUT[31]    ; 2       ;
; reg_with_reset_and_write:REG_8|OUT[31]    ; 2       ;
; reg_with_reset_and_write:REG_14|OUT[31]   ; 2       ;
; reg_with_reset_and_write:REG_2|OUT[31]    ; 2       ;
; reg_with_reset_and_write:REG_6|OUT[31]    ; 2       ;
; reg_with_reset_and_write:REG_10|OUT[31]   ; 2       ;
; reg_with_reset_and_write:REG_13|OUT[31]   ; 2       ;
; reg_with_reset_and_write:REG_1|OUT[31]    ; 2       ;
; reg_with_reset_and_write:REG_9|OUT[31]    ; 2       ;
; reg_with_reset_and_write:REG_5|OUT[31]    ; 2       ;
; reg_with_reset_and_write:REG_12|OUT[30]   ; 2       ;
; reg_with_reset_and_write:REG_13|OUT[30]   ; 2       ;
; reg_with_reset_and_write:REG_14|OUT[30]   ; 2       ;
; reg_with_reset_and_write:REG_3|OUT[30]    ; 2       ;
; reg_with_reset_and_write:REG_0|OUT[30]    ; 2       ;
; reg_with_reset_and_write:REG_2|OUT[30]    ; 2       ;
; reg_with_reset_and_write:REG_1|OUT[30]    ; 2       ;
; reg_with_reset_and_write:REG_11|OUT[30]   ; 2       ;
; reg_with_reset_and_write:REG_8|OUT[30]    ; 2       ;
; reg_with_reset_and_write:REG_10|OUT[30]   ; 2       ;
; reg_with_reset_and_write:REG_9|OUT[30]    ; 2       ;
; reg_with_reset_and_write:REG_7|OUT[30]    ; 2       ;
; reg_with_reset_and_write:REG_4|OUT[30]    ; 2       ;
; reg_with_reset_and_write:REG_5|OUT[30]    ; 2       ;
; reg_with_reset_and_write:REG_6|OUT[30]    ; 2       ;
; reg_with_reset_and_write:REG_3|OUT[29]    ; 2       ;
; reg_with_reset_and_write:REG_7|OUT[29]    ; 2       ;
; reg_with_reset_and_write:REG_11|OUT[29]   ; 2       ;
; reg_with_reset_and_write:REG_12|OUT[29]   ; 2       ;
; reg_with_reset_and_write:REG_0|OUT[29]    ; 2       ;
; reg_with_reset_and_write:REG_8|OUT[29]    ; 2       ;
; reg_with_reset_and_write:REG_4|OUT[29]    ; 2       ;
; reg_with_reset_and_write:REG_13|OUT[29]   ; 2       ;
; reg_with_reset_and_write:REG_1|OUT[29]    ; 2       ;
; reg_with_reset_and_write:REG_5|OUT[29]    ; 2       ;
; reg_with_reset_and_write:REG_9|OUT[29]    ; 2       ;
; reg_with_reset_and_write:REG_14|OUT[29]   ; 2       ;
; reg_with_reset_and_write:REG_2|OUT[29]    ; 2       ;
; reg_with_reset_and_write:REG_10|OUT[29]   ; 2       ;
; reg_with_reset_and_write:REG_6|OUT[29]    ; 2       ;
; reg_with_reset_and_write:REG_12|OUT[28]   ; 2       ;
; reg_with_reset_and_write:REG_14|OUT[28]   ; 2       ;
; reg_with_reset_and_write:REG_13|OUT[28]   ; 2       ;
; reg_with_reset_and_write:REG_3|OUT[28]    ; 2       ;
; reg_with_reset_and_write:REG_0|OUT[28]    ; 2       ;
; reg_with_reset_and_write:REG_1|OUT[28]    ; 2       ;
; reg_with_reset_and_write:REG_2|OUT[28]    ; 2       ;
; reg_with_reset_and_write:REG_7|OUT[28]    ; 2       ;
; reg_with_reset_and_write:REG_4|OUT[28]    ; 2       ;
; reg_with_reset_and_write:REG_6|OUT[28]    ; 2       ;
; reg_with_reset_and_write:REG_5|OUT[28]    ; 2       ;
; reg_with_reset_and_write:REG_11|OUT[28]   ; 2       ;
; reg_with_reset_and_write:REG_8|OUT[28]    ; 2       ;
; reg_with_reset_and_write:REG_9|OUT[28]    ; 2       ;
; reg_with_reset_and_write:REG_10|OUT[28]   ; 2       ;
; reg_with_reset_and_write:REG_3|OUT[27]    ; 2       ;
; reg_with_reset_and_write:REG_11|OUT[27]   ; 2       ;
; reg_with_reset_and_write:REG_7|OUT[27]    ; 2       ;
; reg_with_reset_and_write:REG_12|OUT[27]   ; 2       ;
; reg_with_reset_and_write:REG_0|OUT[27]    ; 2       ;
; reg_with_reset_and_write:REG_4|OUT[27]    ; 2       ;
; reg_with_reset_and_write:REG_8|OUT[27]    ; 2       ;
; reg_with_reset_and_write:REG_14|OUT[27]   ; 2       ;
; reg_with_reset_and_write:REG_2|OUT[27]    ; 2       ;
; reg_with_reset_and_write:REG_6|OUT[27]    ; 2       ;
; reg_with_reset_and_write:REG_10|OUT[27]   ; 2       ;
; reg_with_reset_and_write:REG_13|OUT[27]   ; 2       ;
; reg_with_reset_and_write:REG_1|OUT[27]    ; 2       ;
; reg_with_reset_and_write:REG_9|OUT[27]    ; 2       ;
; reg_with_reset_and_write:REG_5|OUT[27]    ; 2       ;
; reg_with_reset_and_write:REG_12|OUT[26]   ; 2       ;
; reg_with_reset_and_write:REG_13|OUT[26]   ; 2       ;
; reg_with_reset_and_write:REG_14|OUT[26]   ; 2       ;
; reg_with_reset_and_write:REG_3|OUT[26]    ; 2       ;
; reg_with_reset_and_write:REG_0|OUT[26]    ; 2       ;
; reg_with_reset_and_write:REG_2|OUT[26]    ; 2       ;
; reg_with_reset_and_write:REG_1|OUT[26]    ; 2       ;
; reg_with_reset_and_write:REG_11|OUT[26]   ; 2       ;
; reg_with_reset_and_write:REG_8|OUT[26]    ; 2       ;
; reg_with_reset_and_write:REG_10|OUT[26]   ; 2       ;
; reg_with_reset_and_write:REG_9|OUT[26]    ; 2       ;
; reg_with_reset_and_write:REG_7|OUT[26]    ; 2       ;
; reg_with_reset_and_write:REG_4|OUT[26]    ; 2       ;
; reg_with_reset_and_write:REG_5|OUT[26]    ; 2       ;
; reg_with_reset_and_write:REG_6|OUT[26]    ; 2       ;
; reg_with_reset_and_write:REG_3|OUT[25]    ; 2       ;
; reg_with_reset_and_write:REG_7|OUT[25]    ; 2       ;
; reg_with_reset_and_write:REG_11|OUT[25]   ; 2       ;
; reg_with_reset_and_write:REG_12|OUT[25]   ; 2       ;
; reg_with_reset_and_write:REG_0|OUT[25]    ; 2       ;
; reg_with_reset_and_write:REG_8|OUT[25]    ; 2       ;
; reg_with_reset_and_write:REG_4|OUT[25]    ; 2       ;
; reg_with_reset_and_write:REG_13|OUT[25]   ; 2       ;
; reg_with_reset_and_write:REG_1|OUT[25]    ; 2       ;
; reg_with_reset_and_write:REG_5|OUT[25]    ; 2       ;
; reg_with_reset_and_write:REG_9|OUT[25]    ; 2       ;
; reg_with_reset_and_write:REG_14|OUT[25]   ; 2       ;
; reg_with_reset_and_write:REG_2|OUT[25]    ; 2       ;
; reg_with_reset_and_write:REG_10|OUT[25]   ; 2       ;
; reg_with_reset_and_write:REG_6|OUT[25]    ; 2       ;
; reg_with_reset_and_write:REG_12|OUT[24]   ; 2       ;
; reg_with_reset_and_write:REG_14|OUT[24]   ; 2       ;
; reg_with_reset_and_write:REG_13|OUT[24]   ; 2       ;
; reg_with_reset_and_write:REG_3|OUT[24]    ; 2       ;
; reg_with_reset_and_write:REG_0|OUT[24]    ; 2       ;
; reg_with_reset_and_write:REG_1|OUT[24]    ; 2       ;
; reg_with_reset_and_write:REG_2|OUT[24]    ; 2       ;
; reg_with_reset_and_write:REG_7|OUT[24]    ; 2       ;
; reg_with_reset_and_write:REG_4|OUT[24]    ; 2       ;
; reg_with_reset_and_write:REG_6|OUT[24]    ; 2       ;
; reg_with_reset_and_write:REG_5|OUT[24]    ; 2       ;
; reg_with_reset_and_write:REG_11|OUT[24]   ; 2       ;
; reg_with_reset_and_write:REG_8|OUT[24]    ; 2       ;
; reg_with_reset_and_write:REG_9|OUT[24]    ; 2       ;
; reg_with_reset_and_write:REG_10|OUT[24]   ; 2       ;
; reg_with_reset_and_write:REG_3|OUT[23]    ; 2       ;
; reg_with_reset_and_write:REG_11|OUT[23]   ; 2       ;
; reg_with_reset_and_write:REG_7|OUT[23]    ; 2       ;
; reg_with_reset_and_write:REG_12|OUT[23]   ; 2       ;
; reg_with_reset_and_write:REG_0|OUT[23]    ; 2       ;
; reg_with_reset_and_write:REG_4|OUT[23]    ; 2       ;
; reg_with_reset_and_write:REG_8|OUT[23]    ; 2       ;
; reg_with_reset_and_write:REG_14|OUT[23]   ; 2       ;
; reg_with_reset_and_write:REG_2|OUT[23]    ; 2       ;
; reg_with_reset_and_write:REG_6|OUT[23]    ; 2       ;
; reg_with_reset_and_write:REG_10|OUT[23]   ; 2       ;
; reg_with_reset_and_write:REG_13|OUT[23]   ; 2       ;
; reg_with_reset_and_write:REG_1|OUT[23]    ; 2       ;
; reg_with_reset_and_write:REG_9|OUT[23]    ; 2       ;
; reg_with_reset_and_write:REG_5|OUT[23]    ; 2       ;
; reg_with_reset_and_write:REG_12|OUT[22]   ; 2       ;
; reg_with_reset_and_write:REG_13|OUT[22]   ; 2       ;
; reg_with_reset_and_write:REG_14|OUT[22]   ; 2       ;
; reg_with_reset_and_write:REG_3|OUT[22]    ; 2       ;
; reg_with_reset_and_write:REG_0|OUT[22]    ; 2       ;
; reg_with_reset_and_write:REG_2|OUT[22]    ; 2       ;
; reg_with_reset_and_write:REG_1|OUT[22]    ; 2       ;
; reg_with_reset_and_write:REG_11|OUT[22]   ; 2       ;
; reg_with_reset_and_write:REG_8|OUT[22]    ; 2       ;
; reg_with_reset_and_write:REG_10|OUT[22]   ; 2       ;
; reg_with_reset_and_write:REG_9|OUT[22]    ; 2       ;
; reg_with_reset_and_write:REG_7|OUT[22]    ; 2       ;
; reg_with_reset_and_write:REG_4|OUT[22]    ; 2       ;
; reg_with_reset_and_write:REG_5|OUT[22]    ; 2       ;
; reg_with_reset_and_write:REG_6|OUT[22]    ; 2       ;
; reg_with_reset_and_write:REG_3|OUT[21]    ; 2       ;
; reg_with_reset_and_write:REG_7|OUT[21]    ; 2       ;
; reg_with_reset_and_write:REG_11|OUT[21]   ; 2       ;
; reg_with_reset_and_write:REG_12|OUT[21]   ; 2       ;
; reg_with_reset_and_write:REG_0|OUT[21]    ; 2       ;
; reg_with_reset_and_write:REG_8|OUT[21]    ; 2       ;
; reg_with_reset_and_write:REG_4|OUT[21]    ; 2       ;
; reg_with_reset_and_write:REG_13|OUT[21]   ; 2       ;
; reg_with_reset_and_write:REG_1|OUT[21]    ; 2       ;
; reg_with_reset_and_write:REG_5|OUT[21]    ; 2       ;
; reg_with_reset_and_write:REG_9|OUT[21]    ; 2       ;
; reg_with_reset_and_write:REG_14|OUT[21]   ; 2       ;
; reg_with_reset_and_write:REG_2|OUT[21]    ; 2       ;
; reg_with_reset_and_write:REG_10|OUT[21]   ; 2       ;
; reg_with_reset_and_write:REG_6|OUT[21]    ; 2       ;
; reg_with_reset_and_write:REG_12|OUT[20]   ; 2       ;
; reg_with_reset_and_write:REG_14|OUT[20]   ; 2       ;
; reg_with_reset_and_write:REG_13|OUT[20]   ; 2       ;
; reg_with_reset_and_write:REG_3|OUT[20]    ; 2       ;
; reg_with_reset_and_write:REG_0|OUT[20]    ; 2       ;
; reg_with_reset_and_write:REG_1|OUT[20]    ; 2       ;
; reg_with_reset_and_write:REG_2|OUT[20]    ; 2       ;
; reg_with_reset_and_write:REG_7|OUT[20]    ; 2       ;
; reg_with_reset_and_write:REG_4|OUT[20]    ; 2       ;
; reg_with_reset_and_write:REG_6|OUT[20]    ; 2       ;
; reg_with_reset_and_write:REG_5|OUT[20]    ; 2       ;
; reg_with_reset_and_write:REG_11|OUT[20]   ; 2       ;
; reg_with_reset_and_write:REG_8|OUT[20]    ; 2       ;
; reg_with_reset_and_write:REG_9|OUT[20]    ; 2       ;
; reg_with_reset_and_write:REG_10|OUT[20]   ; 2       ;
; reg_with_reset_and_write:REG_3|OUT[19]    ; 2       ;
; reg_with_reset_and_write:REG_11|OUT[19]   ; 2       ;
; reg_with_reset_and_write:REG_7|OUT[19]    ; 2       ;
; reg_with_reset_and_write:REG_12|OUT[19]   ; 2       ;
; reg_with_reset_and_write:REG_0|OUT[19]    ; 2       ;
; reg_with_reset_and_write:REG_4|OUT[19]    ; 2       ;
; reg_with_reset_and_write:REG_8|OUT[19]    ; 2       ;
; reg_with_reset_and_write:REG_14|OUT[19]   ; 2       ;
; reg_with_reset_and_write:REG_2|OUT[19]    ; 2       ;
; reg_with_reset_and_write:REG_6|OUT[19]    ; 2       ;
; reg_with_reset_and_write:REG_10|OUT[19]   ; 2       ;
; reg_with_reset_and_write:REG_13|OUT[19]   ; 2       ;
; reg_with_reset_and_write:REG_1|OUT[19]    ; 2       ;
; reg_with_reset_and_write:REG_9|OUT[19]    ; 2       ;
; reg_with_reset_and_write:REG_5|OUT[19]    ; 2       ;
; reg_with_reset_and_write:REG_12|OUT[18]   ; 2       ;
; reg_with_reset_and_write:REG_13|OUT[18]   ; 2       ;
; reg_with_reset_and_write:REG_14|OUT[18]   ; 2       ;
; reg_with_reset_and_write:REG_3|OUT[18]    ; 2       ;
; reg_with_reset_and_write:REG_0|OUT[18]    ; 2       ;
; reg_with_reset_and_write:REG_2|OUT[18]    ; 2       ;
; reg_with_reset_and_write:REG_1|OUT[18]    ; 2       ;
; reg_with_reset_and_write:REG_11|OUT[18]   ; 2       ;
; reg_with_reset_and_write:REG_8|OUT[18]    ; 2       ;
; reg_with_reset_and_write:REG_10|OUT[18]   ; 2       ;
; reg_with_reset_and_write:REG_9|OUT[18]    ; 2       ;
; reg_with_reset_and_write:REG_7|OUT[18]    ; 2       ;
; reg_with_reset_and_write:REG_4|OUT[18]    ; 2       ;
; reg_with_reset_and_write:REG_5|OUT[18]    ; 2       ;
; reg_with_reset_and_write:REG_6|OUT[18]    ; 2       ;
; reg_with_reset_and_write:REG_3|OUT[17]    ; 2       ;
; reg_with_reset_and_write:REG_7|OUT[17]    ; 2       ;
; reg_with_reset_and_write:REG_11|OUT[17]   ; 2       ;
; reg_with_reset_and_write:REG_12|OUT[17]   ; 2       ;
; reg_with_reset_and_write:REG_0|OUT[17]    ; 2       ;
; reg_with_reset_and_write:REG_8|OUT[17]    ; 2       ;
; reg_with_reset_and_write:REG_4|OUT[17]    ; 2       ;
; reg_with_reset_and_write:REG_13|OUT[17]   ; 2       ;
; reg_with_reset_and_write:REG_1|OUT[17]    ; 2       ;
; reg_with_reset_and_write:REG_5|OUT[17]    ; 2       ;
; reg_with_reset_and_write:REG_9|OUT[17]    ; 2       ;
; reg_with_reset_and_write:REG_14|OUT[17]   ; 2       ;
; reg_with_reset_and_write:REG_2|OUT[17]    ; 2       ;
; reg_with_reset_and_write:REG_10|OUT[17]   ; 2       ;
; reg_with_reset_and_write:REG_6|OUT[17]    ; 2       ;
; reg_with_reset_and_write:REG_12|OUT[16]   ; 2       ;
; reg_with_reset_and_write:REG_14|OUT[16]   ; 2       ;
; reg_with_reset_and_write:REG_13|OUT[16]   ; 2       ;
; reg_with_reset_and_write:REG_3|OUT[16]    ; 2       ;
; reg_with_reset_and_write:REG_0|OUT[16]    ; 2       ;
; reg_with_reset_and_write:REG_1|OUT[16]    ; 2       ;
; reg_with_reset_and_write:REG_2|OUT[16]    ; 2       ;
; reg_with_reset_and_write:REG_7|OUT[16]    ; 2       ;
; reg_with_reset_and_write:REG_4|OUT[16]    ; 2       ;
; reg_with_reset_and_write:REG_6|OUT[16]    ; 2       ;
; reg_with_reset_and_write:REG_5|OUT[16]    ; 2       ;
; reg_with_reset_and_write:REG_11|OUT[16]   ; 2       ;
; reg_with_reset_and_write:REG_8|OUT[16]    ; 2       ;
; reg_with_reset_and_write:REG_9|OUT[16]    ; 2       ;
; reg_with_reset_and_write:REG_10|OUT[16]   ; 2       ;
; reg_with_reset_and_write:REG_3|OUT[15]    ; 2       ;
; reg_with_reset_and_write:REG_11|OUT[15]   ; 2       ;
; reg_with_reset_and_write:REG_7|OUT[15]    ; 2       ;
; reg_with_reset_and_write:REG_12|OUT[15]   ; 2       ;
; reg_with_reset_and_write:REG_0|OUT[15]    ; 2       ;
; reg_with_reset_and_write:REG_4|OUT[15]    ; 2       ;
; reg_with_reset_and_write:REG_8|OUT[15]    ; 2       ;
; reg_with_reset_and_write:REG_14|OUT[15]   ; 2       ;
; reg_with_reset_and_write:REG_2|OUT[15]    ; 2       ;
; reg_with_reset_and_write:REG_6|OUT[15]    ; 2       ;
; reg_with_reset_and_write:REG_10|OUT[15]   ; 2       ;
; reg_with_reset_and_write:REG_13|OUT[15]   ; 2       ;
; reg_with_reset_and_write:REG_1|OUT[15]    ; 2       ;
; reg_with_reset_and_write:REG_9|OUT[15]    ; 2       ;
; reg_with_reset_and_write:REG_5|OUT[15]    ; 2       ;
; reg_with_reset_and_write:REG_12|OUT[14]   ; 2       ;
; reg_with_reset_and_write:REG_13|OUT[14]   ; 2       ;
; reg_with_reset_and_write:REG_14|OUT[14]   ; 2       ;
; reg_with_reset_and_write:REG_3|OUT[14]    ; 2       ;
; reg_with_reset_and_write:REG_0|OUT[14]    ; 2       ;
; reg_with_reset_and_write:REG_2|OUT[14]    ; 2       ;
; reg_with_reset_and_write:REG_1|OUT[14]    ; 2       ;
; reg_with_reset_and_write:REG_11|OUT[14]   ; 2       ;
; reg_with_reset_and_write:REG_8|OUT[14]    ; 2       ;
; reg_with_reset_and_write:REG_10|OUT[14]   ; 2       ;
; reg_with_reset_and_write:REG_9|OUT[14]    ; 2       ;
; reg_with_reset_and_write:REG_7|OUT[14]    ; 2       ;
; reg_with_reset_and_write:REG_4|OUT[14]    ; 2       ;
; reg_with_reset_and_write:REG_5|OUT[14]    ; 2       ;
; reg_with_reset_and_write:REG_6|OUT[14]    ; 2       ;
; reg_with_reset_and_write:REG_3|OUT[13]    ; 2       ;
; reg_with_reset_and_write:REG_7|OUT[13]    ; 2       ;
; reg_with_reset_and_write:REG_11|OUT[13]   ; 2       ;
; reg_with_reset_and_write:REG_12|OUT[13]   ; 2       ;
; reg_with_reset_and_write:REG_0|OUT[13]    ; 2       ;
; reg_with_reset_and_write:REG_8|OUT[13]    ; 2       ;
; reg_with_reset_and_write:REG_4|OUT[13]    ; 2       ;
; reg_with_reset_and_write:REG_13|OUT[13]   ; 2       ;
; reg_with_reset_and_write:REG_1|OUT[13]    ; 2       ;
; reg_with_reset_and_write:REG_5|OUT[13]    ; 2       ;
; reg_with_reset_and_write:REG_9|OUT[13]    ; 2       ;
; reg_with_reset_and_write:REG_14|OUT[13]   ; 2       ;
; reg_with_reset_and_write:REG_2|OUT[13]    ; 2       ;
; reg_with_reset_and_write:REG_10|OUT[13]   ; 2       ;
; reg_with_reset_and_write:REG_6|OUT[13]    ; 2       ;
; reg_with_reset_and_write:REG_12|OUT[12]   ; 2       ;
; reg_with_reset_and_write:REG_14|OUT[12]   ; 2       ;
; reg_with_reset_and_write:REG_13|OUT[12]   ; 2       ;
; reg_with_reset_and_write:REG_3|OUT[12]    ; 2       ;
; reg_with_reset_and_write:REG_0|OUT[12]    ; 2       ;
; reg_with_reset_and_write:REG_1|OUT[12]    ; 2       ;
; reg_with_reset_and_write:REG_2|OUT[12]    ; 2       ;
; reg_with_reset_and_write:REG_7|OUT[12]    ; 2       ;
; reg_with_reset_and_write:REG_4|OUT[12]    ; 2       ;
; reg_with_reset_and_write:REG_6|OUT[12]    ; 2       ;
; reg_with_reset_and_write:REG_5|OUT[12]    ; 2       ;
; reg_with_reset_and_write:REG_11|OUT[12]   ; 2       ;
; reg_with_reset_and_write:REG_8|OUT[12]    ; 2       ;
; reg_with_reset_and_write:REG_9|OUT[12]    ; 2       ;
; reg_with_reset_and_write:REG_10|OUT[12]   ; 2       ;
; reg_with_reset_and_write:REG_3|OUT[11]    ; 2       ;
; reg_with_reset_and_write:REG_11|OUT[11]   ; 2       ;
; reg_with_reset_and_write:REG_7|OUT[11]    ; 2       ;
; reg_with_reset_and_write:REG_12|OUT[11]   ; 2       ;
; reg_with_reset_and_write:REG_0|OUT[11]    ; 2       ;
; reg_with_reset_and_write:REG_4|OUT[11]    ; 2       ;
; reg_with_reset_and_write:REG_8|OUT[11]    ; 2       ;
; reg_with_reset_and_write:REG_14|OUT[11]   ; 2       ;
; reg_with_reset_and_write:REG_2|OUT[11]    ; 2       ;
; reg_with_reset_and_write:REG_6|OUT[11]    ; 2       ;
; reg_with_reset_and_write:REG_10|OUT[11]   ; 2       ;
; reg_with_reset_and_write:REG_13|OUT[11]   ; 2       ;
; reg_with_reset_and_write:REG_1|OUT[11]    ; 2       ;
; reg_with_reset_and_write:REG_9|OUT[11]    ; 2       ;
; reg_with_reset_and_write:REG_5|OUT[11]    ; 2       ;
; reg_with_reset_and_write:REG_12|OUT[10]   ; 2       ;
; reg_with_reset_and_write:REG_13|OUT[10]   ; 2       ;
; reg_with_reset_and_write:REG_14|OUT[10]   ; 2       ;
; reg_with_reset_and_write:REG_3|OUT[10]    ; 2       ;
; reg_with_reset_and_write:REG_0|OUT[10]    ; 2       ;
; reg_with_reset_and_write:REG_2|OUT[10]    ; 2       ;
; reg_with_reset_and_write:REG_1|OUT[10]    ; 2       ;
; reg_with_reset_and_write:REG_11|OUT[10]   ; 2       ;
; reg_with_reset_and_write:REG_8|OUT[10]    ; 2       ;
; reg_with_reset_and_write:REG_10|OUT[10]   ; 2       ;
; reg_with_reset_and_write:REG_9|OUT[10]    ; 2       ;
; reg_with_reset_and_write:REG_7|OUT[10]    ; 2       ;
; reg_with_reset_and_write:REG_4|OUT[10]    ; 2       ;
; reg_with_reset_and_write:REG_5|OUT[10]    ; 2       ;
; reg_with_reset_and_write:REG_6|OUT[10]    ; 2       ;
; reg_with_reset_and_write:REG_3|OUT[9]     ; 2       ;
; reg_with_reset_and_write:REG_7|OUT[9]     ; 2       ;
; reg_with_reset_and_write:REG_11|OUT[9]    ; 2       ;
; reg_with_reset_and_write:REG_12|OUT[9]    ; 2       ;
; reg_with_reset_and_write:REG_0|OUT[9]     ; 2       ;
; reg_with_reset_and_write:REG_8|OUT[9]     ; 2       ;
; reg_with_reset_and_write:REG_4|OUT[9]     ; 2       ;
; reg_with_reset_and_write:REG_13|OUT[9]    ; 2       ;
; reg_with_reset_and_write:REG_1|OUT[9]     ; 2       ;
; reg_with_reset_and_write:REG_5|OUT[9]     ; 2       ;
; reg_with_reset_and_write:REG_9|OUT[9]     ; 2       ;
; reg_with_reset_and_write:REG_14|OUT[9]    ; 2       ;
; reg_with_reset_and_write:REG_2|OUT[9]     ; 2       ;
; reg_with_reset_and_write:REG_10|OUT[9]    ; 2       ;
; reg_with_reset_and_write:REG_6|OUT[9]     ; 2       ;
; reg_with_reset_and_write:REG_12|OUT[8]    ; 2       ;
; reg_with_reset_and_write:REG_14|OUT[8]    ; 2       ;
; reg_with_reset_and_write:REG_13|OUT[8]    ; 2       ;
; reg_with_reset_and_write:REG_3|OUT[8]     ; 2       ;
; reg_with_reset_and_write:REG_0|OUT[8]     ; 2       ;
; reg_with_reset_and_write:REG_1|OUT[8]     ; 2       ;
; reg_with_reset_and_write:REG_2|OUT[8]     ; 2       ;
; reg_with_reset_and_write:REG_7|OUT[8]     ; 2       ;
; reg_with_reset_and_write:REG_4|OUT[8]     ; 2       ;
; reg_with_reset_and_write:REG_6|OUT[8]     ; 2       ;
; reg_with_reset_and_write:REG_5|OUT[8]     ; 2       ;
; reg_with_reset_and_write:REG_11|OUT[8]    ; 2       ;
; reg_with_reset_and_write:REG_8|OUT[8]     ; 2       ;
; reg_with_reset_and_write:REG_9|OUT[8]     ; 2       ;
; reg_with_reset_and_write:REG_10|OUT[8]    ; 2       ;
; reg_with_reset_and_write:REG_3|OUT[7]     ; 2       ;
; reg_with_reset_and_write:REG_11|OUT[7]    ; 2       ;
; reg_with_reset_and_write:REG_7|OUT[7]     ; 2       ;
; reg_with_reset_and_write:REG_12|OUT[7]    ; 2       ;
; reg_with_reset_and_write:REG_0|OUT[7]     ; 2       ;
; reg_with_reset_and_write:REG_4|OUT[7]     ; 2       ;
; reg_with_reset_and_write:REG_8|OUT[7]     ; 2       ;
; reg_with_reset_and_write:REG_14|OUT[7]    ; 2       ;
; reg_with_reset_and_write:REG_2|OUT[7]     ; 2       ;
; reg_with_reset_and_write:REG_6|OUT[7]     ; 2       ;
; reg_with_reset_and_write:REG_10|OUT[7]    ; 2       ;
; reg_with_reset_and_write:REG_13|OUT[7]    ; 2       ;
; reg_with_reset_and_write:REG_1|OUT[7]     ; 2       ;
; reg_with_reset_and_write:REG_9|OUT[7]     ; 2       ;
; reg_with_reset_and_write:REG_5|OUT[7]     ; 2       ;
; reg_with_reset_and_write:REG_12|OUT[6]    ; 2       ;
; reg_with_reset_and_write:REG_13|OUT[6]    ; 2       ;
; reg_with_reset_and_write:REG_14|OUT[6]    ; 2       ;
; reg_with_reset_and_write:REG_3|OUT[6]     ; 2       ;
; reg_with_reset_and_write:REG_0|OUT[6]     ; 2       ;
; reg_with_reset_and_write:REG_2|OUT[6]     ; 2       ;
; reg_with_reset_and_write:REG_1|OUT[6]     ; 2       ;
; reg_with_reset_and_write:REG_11|OUT[6]    ; 2       ;
; reg_with_reset_and_write:REG_8|OUT[6]     ; 2       ;
; reg_with_reset_and_write:REG_10|OUT[6]    ; 2       ;
; reg_with_reset_and_write:REG_9|OUT[6]     ; 2       ;
; reg_with_reset_and_write:REG_7|OUT[6]     ; 2       ;
; reg_with_reset_and_write:REG_4|OUT[6]     ; 2       ;
; reg_with_reset_and_write:REG_5|OUT[6]     ; 2       ;
; reg_with_reset_and_write:REG_6|OUT[6]     ; 2       ;
; reg_with_reset_and_write:REG_3|OUT[5]     ; 2       ;
; reg_with_reset_and_write:REG_7|OUT[5]     ; 2       ;
; reg_with_reset_and_write:REG_11|OUT[5]    ; 2       ;
; reg_with_reset_and_write:REG_12|OUT[5]    ; 2       ;
; reg_with_reset_and_write:REG_0|OUT[5]     ; 2       ;
; reg_with_reset_and_write:REG_8|OUT[5]     ; 2       ;
; reg_with_reset_and_write:REG_4|OUT[5]     ; 2       ;
; reg_with_reset_and_write:REG_13|OUT[5]    ; 2       ;
; reg_with_reset_and_write:REG_1|OUT[5]     ; 2       ;
; reg_with_reset_and_write:REG_5|OUT[5]     ; 2       ;
; reg_with_reset_and_write:REG_9|OUT[5]     ; 2       ;
; reg_with_reset_and_write:REG_14|OUT[5]    ; 2       ;
; reg_with_reset_and_write:REG_2|OUT[5]     ; 2       ;
; reg_with_reset_and_write:REG_10|OUT[5]    ; 2       ;
; reg_with_reset_and_write:REG_6|OUT[5]     ; 2       ;
; reg_with_reset_and_write:REG_12|OUT[4]    ; 2       ;
; reg_with_reset_and_write:REG_14|OUT[4]    ; 2       ;
; reg_with_reset_and_write:REG_13|OUT[4]    ; 2       ;
; reg_with_reset_and_write:REG_3|OUT[4]     ; 2       ;
; reg_with_reset_and_write:REG_0|OUT[4]     ; 2       ;
; reg_with_reset_and_write:REG_1|OUT[4]     ; 2       ;
; reg_with_reset_and_write:REG_2|OUT[4]     ; 2       ;
; reg_with_reset_and_write:REG_7|OUT[4]     ; 2       ;
; reg_with_reset_and_write:REG_4|OUT[4]     ; 2       ;
; reg_with_reset_and_write:REG_6|OUT[4]     ; 2       ;
; reg_with_reset_and_write:REG_5|OUT[4]     ; 2       ;
; reg_with_reset_and_write:REG_11|OUT[4]    ; 2       ;
; reg_with_reset_and_write:REG_8|OUT[4]     ; 2       ;
; reg_with_reset_and_write:REG_9|OUT[4]     ; 2       ;
; reg_with_reset_and_write:REG_10|OUT[4]    ; 2       ;
; reg_with_reset_and_write:REG_3|OUT[3]     ; 2       ;
; reg_with_reset_and_write:REG_11|OUT[3]    ; 2       ;
; reg_with_reset_and_write:REG_7|OUT[3]     ; 2       ;
; reg_with_reset_and_write:REG_12|OUT[3]    ; 2       ;
; reg_with_reset_and_write:REG_0|OUT[3]     ; 2       ;
; reg_with_reset_and_write:REG_4|OUT[3]     ; 2       ;
; reg_with_reset_and_write:REG_8|OUT[3]     ; 2       ;
; reg_with_reset_and_write:REG_14|OUT[3]    ; 2       ;
; reg_with_reset_and_write:REG_2|OUT[3]     ; 2       ;
; reg_with_reset_and_write:REG_6|OUT[3]     ; 2       ;
; reg_with_reset_and_write:REG_10|OUT[3]    ; 2       ;
; reg_with_reset_and_write:REG_13|OUT[3]    ; 2       ;
; reg_with_reset_and_write:REG_1|OUT[3]     ; 2       ;
; reg_with_reset_and_write:REG_9|OUT[3]     ; 2       ;
; reg_with_reset_and_write:REG_5|OUT[3]     ; 2       ;
; reg_with_reset_and_write:REG_12|OUT[2]    ; 2       ;
; reg_with_reset_and_write:REG_13|OUT[2]    ; 2       ;
; reg_with_reset_and_write:REG_14|OUT[2]    ; 2       ;
; reg_with_reset_and_write:REG_3|OUT[2]     ; 2       ;
; reg_with_reset_and_write:REG_0|OUT[2]     ; 2       ;
; reg_with_reset_and_write:REG_2|OUT[2]     ; 2       ;
; reg_with_reset_and_write:REG_1|OUT[2]     ; 2       ;
; reg_with_reset_and_write:REG_11|OUT[2]    ; 2       ;
; reg_with_reset_and_write:REG_8|OUT[2]     ; 2       ;
; reg_with_reset_and_write:REG_10|OUT[2]    ; 2       ;
; reg_with_reset_and_write:REG_9|OUT[2]     ; 2       ;
; reg_with_reset_and_write:REG_7|OUT[2]     ; 2       ;
; reg_with_reset_and_write:REG_4|OUT[2]     ; 2       ;
; reg_with_reset_and_write:REG_5|OUT[2]     ; 2       ;
; reg_with_reset_and_write:REG_6|OUT[2]     ; 2       ;
; reg_with_reset_and_write:REG_3|OUT[1]     ; 2       ;
; reg_with_reset_and_write:REG_7|OUT[1]     ; 2       ;
; reg_with_reset_and_write:REG_11|OUT[1]    ; 2       ;
; reg_with_reset_and_write:REG_12|OUT[1]    ; 2       ;
; reg_with_reset_and_write:REG_0|OUT[1]     ; 2       ;
; reg_with_reset_and_write:REG_8|OUT[1]     ; 2       ;
; reg_with_reset_and_write:REG_4|OUT[1]     ; 2       ;
; reg_with_reset_and_write:REG_13|OUT[1]    ; 2       ;
; reg_with_reset_and_write:REG_1|OUT[1]     ; 2       ;
; reg_with_reset_and_write:REG_5|OUT[1]     ; 2       ;
; reg_with_reset_and_write:REG_9|OUT[1]     ; 2       ;
; reg_with_reset_and_write:REG_14|OUT[1]    ; 2       ;
; reg_with_reset_and_write:REG_2|OUT[1]     ; 2       ;
; reg_with_reset_and_write:REG_10|OUT[1]    ; 2       ;
; reg_with_reset_and_write:REG_6|OUT[1]     ; 2       ;
; reg_with_reset_and_write:REG_12|OUT[0]    ; 2       ;
; reg_with_reset_and_write:REG_14|OUT[0]    ; 2       ;
; reg_with_reset_and_write:REG_13|OUT[0]    ; 2       ;
; reg_with_reset_and_write:REG_3|OUT[0]     ; 2       ;
; reg_with_reset_and_write:REG_0|OUT[0]     ; 2       ;
; reg_with_reset_and_write:REG_1|OUT[0]     ; 2       ;
; reg_with_reset_and_write:REG_2|OUT[0]     ; 2       ;
; reg_with_reset_and_write:REG_7|OUT[0]     ; 2       ;
; reg_with_reset_and_write:REG_4|OUT[0]     ; 2       ;
; reg_with_reset_and_write:REG_6|OUT[0]     ; 2       ;
; reg_with_reset_and_write:REG_5|OUT[0]     ; 2       ;
; reg_with_reset_and_write:REG_11|OUT[0]    ; 2       ;
; reg_with_reset_and_write:REG_8|OUT[0]     ; 2       ;
; reg_with_reset_and_write:REG_9|OUT[0]     ; 2       ;
; reg_with_reset_and_write:REG_10|OUT[0]    ; 2       ;
; IN[31]~input                              ; 1       ;
; IN[30]~input                              ; 1       ;
; IN[29]~input                              ; 1       ;
; IN[28]~input                              ; 1       ;
; IN[27]~input                              ; 1       ;
; IN[26]~input                              ; 1       ;
; IN[25]~input                              ; 1       ;
; IN[24]~input                              ; 1       ;
; IN[23]~input                              ; 1       ;
; IN[22]~input                              ; 1       ;
; IN[21]~input                              ; 1       ;
; IN[20]~input                              ; 1       ;
; IN[19]~input                              ; 1       ;
; IN[18]~input                              ; 1       ;
; IN[17]~input                              ; 1       ;
; IN[16]~input                              ; 1       ;
; IN[15]~input                              ; 1       ;
; IN[14]~input                              ; 1       ;
; IN[13]~input                              ; 1       ;
; IN[12]~input                              ; 1       ;
; IN[11]~input                              ; 1       ;
; IN[10]~input                              ; 1       ;
; IN[9]~input                               ; 1       ;
; IN[8]~input                               ; 1       ;
; IN[7]~input                               ; 1       ;
; IN[6]~input                               ; 1       ;
; IN[5]~input                               ; 1       ;
; IN[4]~input                               ; 1       ;
; IN[3]~input                               ; 1       ;
; IN[2]~input                               ; 1       ;
; IN[1]~input                               ; 1       ;
; IN[0]~input                               ; 1       ;
; decoder_4_16:DEC_4_16_1|Decoder0~15       ; 1       ;
; decoder_4_16:DEC_4_16_1|Decoder0~14       ; 1       ;
; decoder_4_16:DEC_4_16_1|Decoder0~13       ; 1       ;
; decoder_4_16:DEC_4_16_1|Decoder0~12       ; 1       ;
; decoder_4_16:DEC_4_16_1|Decoder0~11       ; 1       ;
; decoder_4_16:DEC_4_16_1|Decoder0~10       ; 1       ;
; decoder_4_16:DEC_4_16_1|Decoder0~9        ; 1       ;
; decoder_4_16:DEC_4_16_1|Decoder0~8        ; 1       ;
; decoder_4_16:DEC_4_16_1|Decoder0~7        ; 1       ;
; decoder_4_16:DEC_4_16_1|Decoder0~6        ; 1       ;
; decoder_4_16:DEC_4_16_1|Decoder0~5        ; 1       ;
; decoder_4_16:DEC_4_16_1|Decoder0~4        ; 1       ;
; decoder_4_16:DEC_4_16_1|Decoder0~3        ; 1       ;
; decoder_4_16:DEC_4_16_1|Decoder0~2        ; 1       ;
; decoder_4_16:DEC_4_16_1|Decoder0~1        ; 1       ;
; mux_16_1:MUX_2|Mux0~12                    ; 1       ;
; mux_16_1:MUX_2|Mux0~11                    ; 1       ;
; mux_16_1:MUX_2|Mux0~10                    ; 1       ;
; mux_16_1:MUX_2|Mux0~9                     ; 1       ;
; mux_16_1:MUX_2|Mux0~8                     ; 1       ;
; mux_16_1:MUX_2|Mux0~7                     ; 1       ;
; mux_16_1:MUX_2|Mux0~6                     ; 1       ;
; mux_16_1:MUX_2|Mux0~5                     ; 1       ;
; mux_16_1:MUX_2|Mux0~4                     ; 1       ;
; mux_16_1:MUX_2|Mux0~3                     ; 1       ;
; mux_16_1:MUX_2|Mux1~9                     ; 1       ;
; mux_16_1:MUX_2|Mux1~8                     ; 1       ;
; mux_16_1:MUX_2|Mux1~7                     ; 1       ;
; mux_16_1:MUX_2|Mux1~6                     ; 1       ;
; mux_16_1:MUX_2|Mux1~5                     ; 1       ;
; mux_16_1:MUX_2|Mux1~4                     ; 1       ;
; mux_16_1:MUX_2|Mux1~3                     ; 1       ;
; mux_16_1:MUX_2|Mux1~2                     ; 1       ;
; mux_16_1:MUX_2|Mux1~1                     ; 1       ;
; mux_16_1:MUX_2|Mux1~0                     ; 1       ;
; mux_16_1:MUX_2|Mux2~9                     ; 1       ;
; mux_16_1:MUX_2|Mux2~8                     ; 1       ;
; mux_16_1:MUX_2|Mux2~7                     ; 1       ;
; mux_16_1:MUX_2|Mux2~6                     ; 1       ;
; mux_16_1:MUX_2|Mux2~5                     ; 1       ;
; mux_16_1:MUX_2|Mux2~4                     ; 1       ;
; mux_16_1:MUX_2|Mux2~3                     ; 1       ;
; mux_16_1:MUX_2|Mux2~2                     ; 1       ;
; mux_16_1:MUX_2|Mux2~1                     ; 1       ;
; mux_16_1:MUX_2|Mux2~0                     ; 1       ;
; mux_16_1:MUX_2|Mux3~9                     ; 1       ;
; mux_16_1:MUX_2|Mux3~8                     ; 1       ;
; mux_16_1:MUX_2|Mux3~7                     ; 1       ;
; mux_16_1:MUX_2|Mux3~6                     ; 1       ;
; mux_16_1:MUX_2|Mux3~5                     ; 1       ;
; mux_16_1:MUX_2|Mux3~4                     ; 1       ;
; mux_16_1:MUX_2|Mux3~3                     ; 1       ;
; mux_16_1:MUX_2|Mux3~2                     ; 1       ;
; mux_16_1:MUX_2|Mux3~1                     ; 1       ;
; mux_16_1:MUX_2|Mux3~0                     ; 1       ;
; mux_16_1:MUX_2|Mux4~9                     ; 1       ;
; mux_16_1:MUX_2|Mux4~8                     ; 1       ;
; mux_16_1:MUX_2|Mux4~7                     ; 1       ;
; mux_16_1:MUX_2|Mux4~6                     ; 1       ;
; mux_16_1:MUX_2|Mux4~5                     ; 1       ;
; mux_16_1:MUX_2|Mux4~4                     ; 1       ;
; mux_16_1:MUX_2|Mux4~3                     ; 1       ;
; mux_16_1:MUX_2|Mux4~2                     ; 1       ;
; mux_16_1:MUX_2|Mux4~1                     ; 1       ;
; mux_16_1:MUX_2|Mux4~0                     ; 1       ;
; mux_16_1:MUX_2|Mux5~9                     ; 1       ;
; mux_16_1:MUX_2|Mux5~8                     ; 1       ;
; mux_16_1:MUX_2|Mux5~7                     ; 1       ;
; mux_16_1:MUX_2|Mux5~6                     ; 1       ;
; mux_16_1:MUX_2|Mux5~5                     ; 1       ;
; mux_16_1:MUX_2|Mux5~4                     ; 1       ;
; mux_16_1:MUX_2|Mux5~3                     ; 1       ;
; mux_16_1:MUX_2|Mux5~2                     ; 1       ;
; mux_16_1:MUX_2|Mux5~1                     ; 1       ;
; mux_16_1:MUX_2|Mux5~0                     ; 1       ;
; mux_16_1:MUX_2|Mux6~9                     ; 1       ;
; mux_16_1:MUX_2|Mux6~8                     ; 1       ;
; mux_16_1:MUX_2|Mux6~7                     ; 1       ;
; mux_16_1:MUX_2|Mux6~6                     ; 1       ;
; mux_16_1:MUX_2|Mux6~5                     ; 1       ;
; mux_16_1:MUX_2|Mux6~4                     ; 1       ;
; mux_16_1:MUX_2|Mux6~3                     ; 1       ;
; mux_16_1:MUX_2|Mux6~2                     ; 1       ;
; mux_16_1:MUX_2|Mux6~1                     ; 1       ;
; mux_16_1:MUX_2|Mux6~0                     ; 1       ;
; mux_16_1:MUX_2|Mux7~9                     ; 1       ;
; mux_16_1:MUX_2|Mux7~8                     ; 1       ;
; mux_16_1:MUX_2|Mux7~7                     ; 1       ;
; mux_16_1:MUX_2|Mux7~6                     ; 1       ;
; mux_16_1:MUX_2|Mux7~5                     ; 1       ;
; mux_16_1:MUX_2|Mux7~4                     ; 1       ;
; mux_16_1:MUX_2|Mux7~3                     ; 1       ;
; mux_16_1:MUX_2|Mux7~2                     ; 1       ;
; mux_16_1:MUX_2|Mux7~1                     ; 1       ;
; mux_16_1:MUX_2|Mux7~0                     ; 1       ;
; mux_16_1:MUX_2|Mux8~9                     ; 1       ;
; mux_16_1:MUX_2|Mux8~8                     ; 1       ;
; mux_16_1:MUX_2|Mux8~7                     ; 1       ;
; mux_16_1:MUX_2|Mux8~6                     ; 1       ;
; mux_16_1:MUX_2|Mux8~5                     ; 1       ;
; mux_16_1:MUX_2|Mux8~4                     ; 1       ;
; mux_16_1:MUX_2|Mux8~3                     ; 1       ;
; mux_16_1:MUX_2|Mux8~2                     ; 1       ;
; mux_16_1:MUX_2|Mux8~1                     ; 1       ;
; mux_16_1:MUX_2|Mux8~0                     ; 1       ;
; mux_16_1:MUX_2|Mux9~9                     ; 1       ;
; mux_16_1:MUX_2|Mux9~8                     ; 1       ;
; mux_16_1:MUX_2|Mux9~7                     ; 1       ;
; mux_16_1:MUX_2|Mux9~6                     ; 1       ;
; mux_16_1:MUX_2|Mux9~5                     ; 1       ;
; mux_16_1:MUX_2|Mux9~4                     ; 1       ;
; mux_16_1:MUX_2|Mux9~3                     ; 1       ;
; mux_16_1:MUX_2|Mux9~2                     ; 1       ;
; mux_16_1:MUX_2|Mux9~1                     ; 1       ;
; mux_16_1:MUX_2|Mux9~0                     ; 1       ;
; mux_16_1:MUX_2|Mux10~9                    ; 1       ;
; mux_16_1:MUX_2|Mux10~8                    ; 1       ;
; mux_16_1:MUX_2|Mux10~7                    ; 1       ;
; mux_16_1:MUX_2|Mux10~6                    ; 1       ;
; mux_16_1:MUX_2|Mux10~5                    ; 1       ;
; mux_16_1:MUX_2|Mux10~4                    ; 1       ;
; mux_16_1:MUX_2|Mux10~3                    ; 1       ;
; mux_16_1:MUX_2|Mux10~2                    ; 1       ;
; mux_16_1:MUX_2|Mux10~1                    ; 1       ;
; mux_16_1:MUX_2|Mux10~0                    ; 1       ;
; mux_16_1:MUX_2|Mux11~9                    ; 1       ;
; mux_16_1:MUX_2|Mux11~8                    ; 1       ;
; mux_16_1:MUX_2|Mux11~7                    ; 1       ;
; mux_16_1:MUX_2|Mux11~6                    ; 1       ;
; mux_16_1:MUX_2|Mux11~5                    ; 1       ;
; mux_16_1:MUX_2|Mux11~4                    ; 1       ;
; mux_16_1:MUX_2|Mux11~3                    ; 1       ;
; mux_16_1:MUX_2|Mux11~2                    ; 1       ;
; mux_16_1:MUX_2|Mux11~1                    ; 1       ;
; mux_16_1:MUX_2|Mux11~0                    ; 1       ;
; mux_16_1:MUX_2|Mux12~9                    ; 1       ;
; mux_16_1:MUX_2|Mux12~8                    ; 1       ;
; mux_16_1:MUX_2|Mux12~7                    ; 1       ;
; mux_16_1:MUX_2|Mux12~6                    ; 1       ;
; mux_16_1:MUX_2|Mux12~5                    ; 1       ;
; mux_16_1:MUX_2|Mux12~4                    ; 1       ;
; mux_16_1:MUX_2|Mux12~3                    ; 1       ;
; mux_16_1:MUX_2|Mux12~2                    ; 1       ;
; mux_16_1:MUX_2|Mux12~1                    ; 1       ;
; mux_16_1:MUX_2|Mux12~0                    ; 1       ;
; mux_16_1:MUX_2|Mux13~9                    ; 1       ;
; mux_16_1:MUX_2|Mux13~8                    ; 1       ;
; mux_16_1:MUX_2|Mux13~7                    ; 1       ;
; mux_16_1:MUX_2|Mux13~6                    ; 1       ;
; mux_16_1:MUX_2|Mux13~5                    ; 1       ;
; mux_16_1:MUX_2|Mux13~4                    ; 1       ;
; mux_16_1:MUX_2|Mux13~3                    ; 1       ;
; mux_16_1:MUX_2|Mux13~2                    ; 1       ;
; mux_16_1:MUX_2|Mux13~1                    ; 1       ;
; mux_16_1:MUX_2|Mux13~0                    ; 1       ;
; mux_16_1:MUX_2|Mux14~9                    ; 1       ;
; mux_16_1:MUX_2|Mux14~8                    ; 1       ;
; mux_16_1:MUX_2|Mux14~7                    ; 1       ;
; mux_16_1:MUX_2|Mux14~6                    ; 1       ;
; mux_16_1:MUX_2|Mux14~5                    ; 1       ;
; mux_16_1:MUX_2|Mux14~4                    ; 1       ;
; mux_16_1:MUX_2|Mux14~3                    ; 1       ;
; mux_16_1:MUX_2|Mux14~2                    ; 1       ;
; mux_16_1:MUX_2|Mux14~1                    ; 1       ;
; mux_16_1:MUX_2|Mux14~0                    ; 1       ;
; mux_16_1:MUX_2|Mux15~9                    ; 1       ;
; mux_16_1:MUX_2|Mux15~8                    ; 1       ;
; mux_16_1:MUX_2|Mux15~7                    ; 1       ;
; mux_16_1:MUX_2|Mux15~6                    ; 1       ;
; mux_16_1:MUX_2|Mux15~5                    ; 1       ;
; mux_16_1:MUX_2|Mux15~4                    ; 1       ;
; mux_16_1:MUX_2|Mux15~3                    ; 1       ;
; mux_16_1:MUX_2|Mux15~2                    ; 1       ;
; mux_16_1:MUX_2|Mux15~1                    ; 1       ;
; mux_16_1:MUX_2|Mux15~0                    ; 1       ;
; mux_16_1:MUX_2|Mux16~9                    ; 1       ;
; mux_16_1:MUX_2|Mux16~8                    ; 1       ;
; mux_16_1:MUX_2|Mux16~7                    ; 1       ;
; mux_16_1:MUX_2|Mux16~6                    ; 1       ;
; mux_16_1:MUX_2|Mux16~5                    ; 1       ;
; mux_16_1:MUX_2|Mux16~4                    ; 1       ;
; mux_16_1:MUX_2|Mux16~3                    ; 1       ;
; mux_16_1:MUX_2|Mux16~2                    ; 1       ;
; mux_16_1:MUX_2|Mux16~1                    ; 1       ;
; mux_16_1:MUX_2|Mux16~0                    ; 1       ;
; mux_16_1:MUX_2|Mux17~9                    ; 1       ;
; mux_16_1:MUX_2|Mux17~8                    ; 1       ;
; mux_16_1:MUX_2|Mux17~7                    ; 1       ;
; mux_16_1:MUX_2|Mux17~6                    ; 1       ;
; mux_16_1:MUX_2|Mux17~5                    ; 1       ;
; mux_16_1:MUX_2|Mux17~4                    ; 1       ;
; mux_16_1:MUX_2|Mux17~3                    ; 1       ;
; mux_16_1:MUX_2|Mux17~2                    ; 1       ;
; mux_16_1:MUX_2|Mux17~1                    ; 1       ;
; mux_16_1:MUX_2|Mux17~0                    ; 1       ;
; mux_16_1:MUX_2|Mux18~9                    ; 1       ;
; mux_16_1:MUX_2|Mux18~8                    ; 1       ;
; mux_16_1:MUX_2|Mux18~7                    ; 1       ;
; mux_16_1:MUX_2|Mux18~6                    ; 1       ;
; mux_16_1:MUX_2|Mux18~5                    ; 1       ;
; mux_16_1:MUX_2|Mux18~4                    ; 1       ;
; mux_16_1:MUX_2|Mux18~3                    ; 1       ;
; mux_16_1:MUX_2|Mux18~2                    ; 1       ;
; mux_16_1:MUX_2|Mux18~1                    ; 1       ;
; mux_16_1:MUX_2|Mux18~0                    ; 1       ;
; mux_16_1:MUX_2|Mux19~9                    ; 1       ;
; mux_16_1:MUX_2|Mux19~8                    ; 1       ;
; mux_16_1:MUX_2|Mux19~7                    ; 1       ;
; mux_16_1:MUX_2|Mux19~6                    ; 1       ;
; mux_16_1:MUX_2|Mux19~5                    ; 1       ;
; mux_16_1:MUX_2|Mux19~4                    ; 1       ;
; mux_16_1:MUX_2|Mux19~3                    ; 1       ;
; mux_16_1:MUX_2|Mux19~2                    ; 1       ;
; mux_16_1:MUX_2|Mux19~1                    ; 1       ;
; mux_16_1:MUX_2|Mux19~0                    ; 1       ;
; mux_16_1:MUX_2|Mux20~9                    ; 1       ;
; mux_16_1:MUX_2|Mux20~8                    ; 1       ;
; mux_16_1:MUX_2|Mux20~7                    ; 1       ;
; mux_16_1:MUX_2|Mux20~6                    ; 1       ;
; mux_16_1:MUX_2|Mux20~5                    ; 1       ;
; mux_16_1:MUX_2|Mux20~4                    ; 1       ;
; mux_16_1:MUX_2|Mux20~3                    ; 1       ;
; mux_16_1:MUX_2|Mux20~2                    ; 1       ;
; mux_16_1:MUX_2|Mux20~1                    ; 1       ;
; mux_16_1:MUX_2|Mux20~0                    ; 1       ;
; mux_16_1:MUX_2|Mux21~9                    ; 1       ;
; mux_16_1:MUX_2|Mux21~8                    ; 1       ;
; mux_16_1:MUX_2|Mux21~7                    ; 1       ;
; mux_16_1:MUX_2|Mux21~6                    ; 1       ;
; mux_16_1:MUX_2|Mux21~5                    ; 1       ;
; mux_16_1:MUX_2|Mux21~4                    ; 1       ;
; mux_16_1:MUX_2|Mux21~3                    ; 1       ;
; mux_16_1:MUX_2|Mux21~2                    ; 1       ;
; mux_16_1:MUX_2|Mux21~1                    ; 1       ;
; mux_16_1:MUX_2|Mux21~0                    ; 1       ;
; mux_16_1:MUX_2|Mux22~9                    ; 1       ;
; mux_16_1:MUX_2|Mux22~8                    ; 1       ;
; mux_16_1:MUX_2|Mux22~7                    ; 1       ;
; mux_16_1:MUX_2|Mux22~6                    ; 1       ;
; mux_16_1:MUX_2|Mux22~5                    ; 1       ;
; mux_16_1:MUX_2|Mux22~4                    ; 1       ;
; mux_16_1:MUX_2|Mux22~3                    ; 1       ;
; mux_16_1:MUX_2|Mux22~2                    ; 1       ;
; mux_16_1:MUX_2|Mux22~1                    ; 1       ;
; mux_16_1:MUX_2|Mux22~0                    ; 1       ;
; mux_16_1:MUX_2|Mux23~9                    ; 1       ;
; mux_16_1:MUX_2|Mux23~8                    ; 1       ;
; mux_16_1:MUX_2|Mux23~7                    ; 1       ;
; mux_16_1:MUX_2|Mux23~6                    ; 1       ;
; mux_16_1:MUX_2|Mux23~5                    ; 1       ;
; mux_16_1:MUX_2|Mux23~4                    ; 1       ;
; mux_16_1:MUX_2|Mux23~3                    ; 1       ;
; mux_16_1:MUX_2|Mux23~2                    ; 1       ;
; mux_16_1:MUX_2|Mux23~1                    ; 1       ;
; mux_16_1:MUX_2|Mux23~0                    ; 1       ;
; mux_16_1:MUX_2|Mux24~9                    ; 1       ;
; mux_16_1:MUX_2|Mux24~8                    ; 1       ;
; mux_16_1:MUX_2|Mux24~7                    ; 1       ;
; mux_16_1:MUX_2|Mux24~6                    ; 1       ;
; mux_16_1:MUX_2|Mux24~5                    ; 1       ;
; mux_16_1:MUX_2|Mux24~4                    ; 1       ;
; mux_16_1:MUX_2|Mux24~3                    ; 1       ;
; mux_16_1:MUX_2|Mux24~2                    ; 1       ;
; mux_16_1:MUX_2|Mux24~1                    ; 1       ;
; mux_16_1:MUX_2|Mux24~0                    ; 1       ;
; mux_16_1:MUX_2|Mux25~9                    ; 1       ;
; mux_16_1:MUX_2|Mux25~8                    ; 1       ;
; mux_16_1:MUX_2|Mux25~7                    ; 1       ;
; mux_16_1:MUX_2|Mux25~6                    ; 1       ;
; mux_16_1:MUX_2|Mux25~5                    ; 1       ;
; mux_16_1:MUX_2|Mux25~4                    ; 1       ;
; mux_16_1:MUX_2|Mux25~3                    ; 1       ;
; mux_16_1:MUX_2|Mux25~2                    ; 1       ;
; mux_16_1:MUX_2|Mux25~1                    ; 1       ;
; mux_16_1:MUX_2|Mux25~0                    ; 1       ;
; mux_16_1:MUX_2|Mux26~9                    ; 1       ;
; mux_16_1:MUX_2|Mux26~8                    ; 1       ;
; mux_16_1:MUX_2|Mux26~7                    ; 1       ;
; mux_16_1:MUX_2|Mux26~6                    ; 1       ;
; mux_16_1:MUX_2|Mux26~5                    ; 1       ;
; mux_16_1:MUX_2|Mux26~4                    ; 1       ;
; mux_16_1:MUX_2|Mux26~3                    ; 1       ;
; mux_16_1:MUX_2|Mux26~2                    ; 1       ;
; mux_16_1:MUX_2|Mux26~1                    ; 1       ;
; mux_16_1:MUX_2|Mux26~0                    ; 1       ;
; mux_16_1:MUX_2|Mux27~9                    ; 1       ;
; mux_16_1:MUX_2|Mux27~8                    ; 1       ;
; mux_16_1:MUX_2|Mux27~7                    ; 1       ;
; mux_16_1:MUX_2|Mux27~6                    ; 1       ;
; mux_16_1:MUX_2|Mux27~5                    ; 1       ;
; mux_16_1:MUX_2|Mux27~4                    ; 1       ;
; mux_16_1:MUX_2|Mux27~3                    ; 1       ;
; mux_16_1:MUX_2|Mux27~2                    ; 1       ;
; mux_16_1:MUX_2|Mux27~1                    ; 1       ;
; mux_16_1:MUX_2|Mux27~0                    ; 1       ;
; mux_16_1:MUX_2|Mux28~9                    ; 1       ;
; mux_16_1:MUX_2|Mux28~8                    ; 1       ;
; mux_16_1:MUX_2|Mux28~7                    ; 1       ;
; mux_16_1:MUX_2|Mux28~6                    ; 1       ;
; mux_16_1:MUX_2|Mux28~5                    ; 1       ;
; mux_16_1:MUX_2|Mux28~4                    ; 1       ;
; mux_16_1:MUX_2|Mux28~3                    ; 1       ;
; mux_16_1:MUX_2|Mux28~2                    ; 1       ;
; mux_16_1:MUX_2|Mux28~1                    ; 1       ;
; mux_16_1:MUX_2|Mux28~0                    ; 1       ;
; mux_16_1:MUX_2|Mux29~9                    ; 1       ;
; mux_16_1:MUX_2|Mux29~8                    ; 1       ;
; mux_16_1:MUX_2|Mux29~7                    ; 1       ;
; mux_16_1:MUX_2|Mux29~6                    ; 1       ;
; mux_16_1:MUX_2|Mux29~5                    ; 1       ;
; mux_16_1:MUX_2|Mux29~4                    ; 1       ;
; mux_16_1:MUX_2|Mux29~3                    ; 1       ;
; mux_16_1:MUX_2|Mux29~2                    ; 1       ;
; mux_16_1:MUX_2|Mux29~1                    ; 1       ;
; mux_16_1:MUX_2|Mux29~0                    ; 1       ;
; mux_16_1:MUX_2|Mux30~9                    ; 1       ;
; mux_16_1:MUX_2|Mux30~8                    ; 1       ;
; mux_16_1:MUX_2|Mux30~7                    ; 1       ;
; mux_16_1:MUX_2|Mux30~6                    ; 1       ;
; mux_16_1:MUX_2|Mux30~5                    ; 1       ;
; mux_16_1:MUX_2|Mux30~4                    ; 1       ;
; mux_16_1:MUX_2|Mux30~3                    ; 1       ;
; mux_16_1:MUX_2|Mux30~2                    ; 1       ;
; mux_16_1:MUX_2|Mux30~1                    ; 1       ;
; mux_16_1:MUX_2|Mux30~0                    ; 1       ;
; mux_16_1:MUX_2|Mux31~9                    ; 1       ;
; mux_16_1:MUX_2|Mux31~8                    ; 1       ;
; mux_16_1:MUX_2|Mux31~7                    ; 1       ;
; mux_16_1:MUX_2|Mux31~6                    ; 1       ;
; mux_16_1:MUX_2|Mux31~5                    ; 1       ;
; mux_16_1:MUX_2|Mux31~4                    ; 1       ;
; mux_16_1:MUX_2|Mux31~3                    ; 1       ;
; mux_16_1:MUX_2|Mux31~2                    ; 1       ;
; mux_16_1:MUX_2|Mux31~1                    ; 1       ;
; mux_16_1:MUX_2|Mux31~0                    ; 1       ;
; mux_16_1:MUX_1|Mux0~9                     ; 1       ;
; mux_16_1:MUX_1|Mux0~8                     ; 1       ;
; reg_with_reset_and_write:REG_15|OUT[31]   ; 1       ;
; mux_16_1:MUX_1|Mux0~7                     ; 1       ;
; mux_16_1:MUX_1|Mux0~6                     ; 1       ;
; mux_16_1:MUX_1|Mux0~5                     ; 1       ;
; mux_16_1:MUX_1|Mux0~4                     ; 1       ;
; mux_16_1:MUX_1|Mux0~3                     ; 1       ;
; mux_16_1:MUX_1|Mux0~2                     ; 1       ;
; mux_16_1:MUX_1|Mux0~1                     ; 1       ;
; mux_16_1:MUX_1|Mux0~0                     ; 1       ;
; mux_16_1:MUX_1|Mux1~9                     ; 1       ;
; mux_16_1:MUX_1|Mux1~8                     ; 1       ;
; reg_with_reset_and_write:REG_15|OUT[30]   ; 1       ;
; mux_16_1:MUX_1|Mux1~7                     ; 1       ;
; mux_16_1:MUX_1|Mux1~6                     ; 1       ;
; mux_16_1:MUX_1|Mux1~5                     ; 1       ;
; mux_16_1:MUX_1|Mux1~4                     ; 1       ;
; mux_16_1:MUX_1|Mux1~3                     ; 1       ;
; mux_16_1:MUX_1|Mux1~2                     ; 1       ;
; mux_16_1:MUX_1|Mux1~1                     ; 1       ;
; mux_16_1:MUX_1|Mux1~0                     ; 1       ;
; mux_16_1:MUX_1|Mux2~9                     ; 1       ;
; mux_16_1:MUX_1|Mux2~8                     ; 1       ;
; reg_with_reset_and_write:REG_15|OUT[29]   ; 1       ;
; mux_16_1:MUX_1|Mux2~7                     ; 1       ;
; mux_16_1:MUX_1|Mux2~6                     ; 1       ;
; mux_16_1:MUX_1|Mux2~5                     ; 1       ;
; mux_16_1:MUX_1|Mux2~4                     ; 1       ;
; mux_16_1:MUX_1|Mux2~3                     ; 1       ;
; mux_16_1:MUX_1|Mux2~2                     ; 1       ;
; mux_16_1:MUX_1|Mux2~1                     ; 1       ;
; mux_16_1:MUX_1|Mux2~0                     ; 1       ;
; mux_16_1:MUX_1|Mux3~9                     ; 1       ;
; mux_16_1:MUX_1|Mux3~8                     ; 1       ;
; reg_with_reset_and_write:REG_15|OUT[28]   ; 1       ;
; mux_16_1:MUX_1|Mux3~7                     ; 1       ;
; mux_16_1:MUX_1|Mux3~6                     ; 1       ;
; mux_16_1:MUX_1|Mux3~5                     ; 1       ;
; mux_16_1:MUX_1|Mux3~4                     ; 1       ;
; mux_16_1:MUX_1|Mux3~3                     ; 1       ;
; mux_16_1:MUX_1|Mux3~2                     ; 1       ;
; mux_16_1:MUX_1|Mux3~1                     ; 1       ;
; mux_16_1:MUX_1|Mux3~0                     ; 1       ;
; mux_16_1:MUX_1|Mux4~9                     ; 1       ;
; mux_16_1:MUX_1|Mux4~8                     ; 1       ;
; reg_with_reset_and_write:REG_15|OUT[27]   ; 1       ;
; mux_16_1:MUX_1|Mux4~7                     ; 1       ;
; mux_16_1:MUX_1|Mux4~6                     ; 1       ;
; mux_16_1:MUX_1|Mux4~5                     ; 1       ;
; mux_16_1:MUX_1|Mux4~4                     ; 1       ;
; mux_16_1:MUX_1|Mux4~3                     ; 1       ;
; mux_16_1:MUX_1|Mux4~2                     ; 1       ;
; mux_16_1:MUX_1|Mux4~1                     ; 1       ;
; mux_16_1:MUX_1|Mux4~0                     ; 1       ;
; mux_16_1:MUX_1|Mux5~9                     ; 1       ;
; mux_16_1:MUX_1|Mux5~8                     ; 1       ;
; reg_with_reset_and_write:REG_15|OUT[26]   ; 1       ;
; mux_16_1:MUX_1|Mux5~7                     ; 1       ;
; mux_16_1:MUX_1|Mux5~6                     ; 1       ;
; mux_16_1:MUX_1|Mux5~5                     ; 1       ;
; mux_16_1:MUX_1|Mux5~4                     ; 1       ;
; mux_16_1:MUX_1|Mux5~3                     ; 1       ;
; mux_16_1:MUX_1|Mux5~2                     ; 1       ;
; mux_16_1:MUX_1|Mux5~1                     ; 1       ;
; mux_16_1:MUX_1|Mux5~0                     ; 1       ;
; mux_16_1:MUX_1|Mux6~9                     ; 1       ;
; mux_16_1:MUX_1|Mux6~8                     ; 1       ;
; reg_with_reset_and_write:REG_15|OUT[25]   ; 1       ;
; mux_16_1:MUX_1|Mux6~7                     ; 1       ;
; mux_16_1:MUX_1|Mux6~6                     ; 1       ;
; mux_16_1:MUX_1|Mux6~5                     ; 1       ;
; mux_16_1:MUX_1|Mux6~4                     ; 1       ;
; mux_16_1:MUX_1|Mux6~3                     ; 1       ;
; mux_16_1:MUX_1|Mux6~2                     ; 1       ;
; mux_16_1:MUX_1|Mux6~1                     ; 1       ;
; mux_16_1:MUX_1|Mux6~0                     ; 1       ;
; mux_16_1:MUX_1|Mux7~9                     ; 1       ;
; mux_16_1:MUX_1|Mux7~8                     ; 1       ;
; reg_with_reset_and_write:REG_15|OUT[24]   ; 1       ;
; mux_16_1:MUX_1|Mux7~7                     ; 1       ;
; mux_16_1:MUX_1|Mux7~6                     ; 1       ;
; mux_16_1:MUX_1|Mux7~5                     ; 1       ;
; mux_16_1:MUX_1|Mux7~4                     ; 1       ;
; mux_16_1:MUX_1|Mux7~3                     ; 1       ;
; mux_16_1:MUX_1|Mux7~2                     ; 1       ;
; mux_16_1:MUX_1|Mux7~1                     ; 1       ;
+-------------------------------------------+---------+


+------------------------------------------------------------+
; Routing Usage Summary                                      ;
+-----------------------------------+------------------------+
; Routing Resource Type             ; Usage                  ;
+-----------------------------------+------------------------+
; Block interconnects               ; 1,577 / 88,936 ( 2 % ) ;
; C16 interconnects                 ; 120 / 2,912 ( 4 % )    ;
; C4 interconnects                  ; 1,175 / 54,912 ( 2 % ) ;
; Direct links                      ; 144 / 88,936 ( < 1 % ) ;
; GXB block output buffers          ; 0 / 1,600 ( 0 % )      ;
; Global clocks                     ; 1 / 20 ( 5 % )         ;
; Interquad Reference Clock Outputs ; 0 / 1 ( 0 % )          ;
; Interquad TXRX Clocks             ; 0 / 8 ( 0 % )          ;
; Interquad TXRX PCSRX outputs      ; 0 / 4 ( 0 % )          ;
; Interquad TXRX PCSTX outputs      ; 0 / 4 ( 0 % )          ;
; Local interconnects               ; 357 / 29,440 ( 1 % )   ;
; R24 interconnects                 ; 101 / 3,040 ( 3 % )    ;
; R4 interconnects                  ; 1,380 / 76,160 ( 2 % ) ;
+-----------------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 14.30) ; Number of LABs  (Total = 53) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 0                            ;
; 2                                           ; 0                            ;
; 3                                           ; 0                            ;
; 4                                           ; 1                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 1                            ;
; 8                                           ; 1                            ;
; 9                                           ; 0                            ;
; 10                                          ; 1                            ;
; 11                                          ; 2                            ;
; 12                                          ; 2                            ;
; 13                                          ; 4                            ;
; 14                                          ; 6                            ;
; 15                                          ; 13                           ;
; 16                                          ; 22                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.94) ; Number of LABs  (Total = 53) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 52                           ;
; 2 Clock enables                    ; 51                           ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 23.30) ; Number of LABs  (Total = 53) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 1                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 2                            ;
; 15                                           ; 0                            ;
; 16                                           ; 2                            ;
; 17                                           ; 0                            ;
; 18                                           ; 3                            ;
; 19                                           ; 4                            ;
; 20                                           ; 2                            ;
; 21                                           ; 5                            ;
; 22                                           ; 4                            ;
; 23                                           ; 3                            ;
; 24                                           ; 5                            ;
; 25                                           ; 4                            ;
; 26                                           ; 4                            ;
; 27                                           ; 2                            ;
; 28                                           ; 3                            ;
; 29                                           ; 1                            ;
; 30                                           ; 5                            ;
; 31                                           ; 1                            ;
; 32                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+--------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 15.94) ; Number of LABs  (Total = 53) ;
+--------------------------------------------------+------------------------------+
; 0                                                ; 0                            ;
; 1                                                ; 0                            ;
; 2                                                ; 0                            ;
; 3                                                ; 0                            ;
; 4                                                ; 1                            ;
; 5                                                ; 0                            ;
; 6                                                ; 2                            ;
; 7                                                ; 4                            ;
; 8                                                ; 3                            ;
; 9                                                ; 0                            ;
; 10                                               ; 1                            ;
; 11                                               ; 2                            ;
; 12                                               ; 2                            ;
; 13                                               ; 2                            ;
; 14                                               ; 5                            ;
; 15                                               ; 3                            ;
; 16                                               ; 3                            ;
; 17                                               ; 1                            ;
; 18                                               ; 2                            ;
; 19                                               ; 4                            ;
; 20                                               ; 3                            ;
; 21                                               ; 5                            ;
; 22                                               ; 3                            ;
; 23                                               ; 1                            ;
; 24                                               ; 4                            ;
; 25                                               ; 1                            ;
; 26                                               ; 0                            ;
; 27                                               ; 0                            ;
; 28                                               ; 1                            ;
+--------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 27.64) ; Number of LABs  (Total = 53) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 1                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 2                            ;
; 14                                           ; 0                            ;
; 15                                           ; 1                            ;
; 16                                           ; 0                            ;
; 17                                           ; 0                            ;
; 18                                           ; 1                            ;
; 19                                           ; 0                            ;
; 20                                           ; 2                            ;
; 21                                           ; 1                            ;
; 22                                           ; 2                            ;
; 23                                           ; 1                            ;
; 24                                           ; 1                            ;
; 25                                           ; 1                            ;
; 26                                           ; 1                            ;
; 27                                           ; 1                            ;
; 28                                           ; 1                            ;
; 29                                           ; 6                            ;
; 30                                           ; 10                           ;
; 31                                           ; 8                            ;
; 32                                           ; 7                            ;
; 33                                           ; 6                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 0            ; 0            ; 0            ; 0            ; 0            ; 111       ; 0            ; 0            ; 111       ; 111       ; 0            ; 64           ; 0            ; 0            ; 47           ; 0            ; 64           ; 47           ; 0            ; 0            ; 0            ; 64           ; 0            ; 0            ; 0            ; 0            ; 0            ; 111       ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 111          ; 111          ; 111          ; 111          ; 111          ; 0         ; 111          ; 111          ; 0         ; 0         ; 111          ; 47           ; 111          ; 111          ; 64           ; 111          ; 47           ; 64           ; 111          ; 111          ; 111          ; 47           ; 111          ; 111          ; 111          ; 111          ; 111          ; 0         ; 111          ; 111          ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; RD1[0]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD1[1]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD1[2]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD1[3]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD1[4]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD1[5]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD1[6]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD1[7]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD1[8]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD1[9]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD1[10]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD1[11]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD1[12]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD1[13]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD1[14]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD1[15]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD1[16]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD1[17]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD1[18]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD1[19]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD1[20]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD1[21]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD1[22]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD1[23]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD1[24]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD1[25]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD1[26]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD1[27]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD1[28]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD1[29]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD1[30]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD1[31]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD2[0]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD2[1]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD2[2]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD2[3]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD2[4]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD2[5]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD2[6]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD2[7]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD2[8]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD2[9]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD2[10]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD2[11]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD2[12]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD2[13]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD2[14]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD2[15]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD2[16]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD2[17]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD2[18]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD2[19]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD2[20]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD2[21]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD2[22]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD2[23]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD2[24]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD2[25]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD2[26]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD2[27]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD2[28]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD2[29]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD2[30]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD2[31]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SOURCE_ADDRESS_1[1] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SOURCE_ADDRESS_1[0] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SOURCE_ADDRESS_1[3] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SOURCE_ADDRESS_1[2] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SOURCE_ADDRESS_2[2] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SOURCE_ADDRESS_2[3] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SOURCE_ADDRESS_2[0] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SOURCE_ADDRESS_2[1] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DEST_ADDRESS[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DEST_ADDRESS[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DEST_ADDRESS[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DEST_ADDRESS[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IN[0]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RESET               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLK                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; WE                  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IN[1]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IN[2]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IN[3]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IN[4]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IN[5]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IN[6]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IN[7]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IN[8]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IN[9]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IN[10]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IN[11]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IN[12]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IN[13]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IN[14]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IN[15]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IN[16]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IN[17]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IN[18]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IN[19]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IN[20]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IN[21]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IN[22]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IN[23]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IN[24]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IN[25]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IN[26]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IN[27]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IN[28]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IN[29]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IN[30]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IN[31]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-----------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                         ;
+------------------------------------------------------------------+----------------------------+
; Option                                                           ; Setting                    ;
+------------------------------------------------------------------+----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                        ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                        ;
; Enable device-wide output enable (DEV_OE)                        ; Off                        ;
; Enable INIT_DONE output                                          ; Off                        ;
; Configuration scheme                                             ; Active Serial              ;
; Error detection CRC                                              ; Off                        ;
; Enable input tri-state on active configuration pins in user mode ; Off                        ;
; Active Serial clock source                                       ; 40 MHz Internal Oscillator ;
; Configuration Voltage Level                                      ; Auto                       ;
; Force Configuration Voltage Level                                ; Off                        ;
; nCEO                                                             ; As output driving ground   ;
; Data[0]                                                          ; As input tri-stated        ;
; Data[1]/ASDO                                                     ; As input tri-stated        ;
; Data[7..2]                                                       ; Unreserved                 ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated        ;
; DCLK                                                             ; As output driving ground   ;
; Base pin-out file on sameframe device                            ; Off                        ;
+------------------------------------------------------------------+----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119004): Automatically selected device EP4CGX22CF19C6 for design Exp1
Info (119005): Fitting design with smaller device may be possible, but smaller device must be specified
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CGX30CF19C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_NCEO~ is reserved at location R6
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location A4
    Info (169125): Pin ~ALTERA_ASDO~ is reserved at location B4
    Info (169125): Pin ~ALTERA_NCSO~ is reserved at location C5
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location D5
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 111 pins of 111 total pins
    Info (169086): Pin RD1[0] not assigned to an exact location on the device
    Info (169086): Pin RD1[1] not assigned to an exact location on the device
    Info (169086): Pin RD1[2] not assigned to an exact location on the device
    Info (169086): Pin RD1[3] not assigned to an exact location on the device
    Info (169086): Pin RD1[4] not assigned to an exact location on the device
    Info (169086): Pin RD1[5] not assigned to an exact location on the device
    Info (169086): Pin RD1[6] not assigned to an exact location on the device
    Info (169086): Pin RD1[7] not assigned to an exact location on the device
    Info (169086): Pin RD1[8] not assigned to an exact location on the device
    Info (169086): Pin RD1[9] not assigned to an exact location on the device
    Info (169086): Pin RD1[10] not assigned to an exact location on the device
    Info (169086): Pin RD1[11] not assigned to an exact location on the device
    Info (169086): Pin RD1[12] not assigned to an exact location on the device
    Info (169086): Pin RD1[13] not assigned to an exact location on the device
    Info (169086): Pin RD1[14] not assigned to an exact location on the device
    Info (169086): Pin RD1[15] not assigned to an exact location on the device
    Info (169086): Pin RD1[16] not assigned to an exact location on the device
    Info (169086): Pin RD1[17] not assigned to an exact location on the device
    Info (169086): Pin RD1[18] not assigned to an exact location on the device
    Info (169086): Pin RD1[19] not assigned to an exact location on the device
    Info (169086): Pin RD1[20] not assigned to an exact location on the device
    Info (169086): Pin RD1[21] not assigned to an exact location on the device
    Info (169086): Pin RD1[22] not assigned to an exact location on the device
    Info (169086): Pin RD1[23] not assigned to an exact location on the device
    Info (169086): Pin RD1[24] not assigned to an exact location on the device
    Info (169086): Pin RD1[25] not assigned to an exact location on the device
    Info (169086): Pin RD1[26] not assigned to an exact location on the device
    Info (169086): Pin RD1[27] not assigned to an exact location on the device
    Info (169086): Pin RD1[28] not assigned to an exact location on the device
    Info (169086): Pin RD1[29] not assigned to an exact location on the device
    Info (169086): Pin RD1[30] not assigned to an exact location on the device
    Info (169086): Pin RD1[31] not assigned to an exact location on the device
    Info (169086): Pin RD2[0] not assigned to an exact location on the device
    Info (169086): Pin RD2[1] not assigned to an exact location on the device
    Info (169086): Pin RD2[2] not assigned to an exact location on the device
    Info (169086): Pin RD2[3] not assigned to an exact location on the device
    Info (169086): Pin RD2[4] not assigned to an exact location on the device
    Info (169086): Pin RD2[5] not assigned to an exact location on the device
    Info (169086): Pin RD2[6] not assigned to an exact location on the device
    Info (169086): Pin RD2[7] not assigned to an exact location on the device
    Info (169086): Pin RD2[8] not assigned to an exact location on the device
    Info (169086): Pin RD2[9] not assigned to an exact location on the device
    Info (169086): Pin RD2[10] not assigned to an exact location on the device
    Info (169086): Pin RD2[11] not assigned to an exact location on the device
    Info (169086): Pin RD2[12] not assigned to an exact location on the device
    Info (169086): Pin RD2[13] not assigned to an exact location on the device
    Info (169086): Pin RD2[14] not assigned to an exact location on the device
    Info (169086): Pin RD2[15] not assigned to an exact location on the device
    Info (169086): Pin RD2[16] not assigned to an exact location on the device
    Info (169086): Pin RD2[17] not assigned to an exact location on the device
    Info (169086): Pin RD2[18] not assigned to an exact location on the device
    Info (169086): Pin RD2[19] not assigned to an exact location on the device
    Info (169086): Pin RD2[20] not assigned to an exact location on the device
    Info (169086): Pin RD2[21] not assigned to an exact location on the device
    Info (169086): Pin RD2[22] not assigned to an exact location on the device
    Info (169086): Pin RD2[23] not assigned to an exact location on the device
    Info (169086): Pin RD2[24] not assigned to an exact location on the device
    Info (169086): Pin RD2[25] not assigned to an exact location on the device
    Info (169086): Pin RD2[26] not assigned to an exact location on the device
    Info (169086): Pin RD2[27] not assigned to an exact location on the device
    Info (169086): Pin RD2[28] not assigned to an exact location on the device
    Info (169086): Pin RD2[29] not assigned to an exact location on the device
    Info (169086): Pin RD2[30] not assigned to an exact location on the device
    Info (169086): Pin RD2[31] not assigned to an exact location on the device
    Info (169086): Pin SOURCE_ADDRESS_1[1] not assigned to an exact location on the device
    Info (169086): Pin SOURCE_ADDRESS_1[0] not assigned to an exact location on the device
    Info (169086): Pin SOURCE_ADDRESS_1[3] not assigned to an exact location on the device
    Info (169086): Pin SOURCE_ADDRESS_1[2] not assigned to an exact location on the device
    Info (169086): Pin SOURCE_ADDRESS_2[2] not assigned to an exact location on the device
    Info (169086): Pin SOURCE_ADDRESS_2[3] not assigned to an exact location on the device
    Info (169086): Pin SOURCE_ADDRESS_2[0] not assigned to an exact location on the device
    Info (169086): Pin SOURCE_ADDRESS_2[1] not assigned to an exact location on the device
    Info (169086): Pin DEST_ADDRESS[0] not assigned to an exact location on the device
    Info (169086): Pin DEST_ADDRESS[1] not assigned to an exact location on the device
    Info (169086): Pin DEST_ADDRESS[2] not assigned to an exact location on the device
    Info (169086): Pin DEST_ADDRESS[3] not assigned to an exact location on the device
    Info (169086): Pin IN[0] not assigned to an exact location on the device
    Info (169086): Pin RESET not assigned to an exact location on the device
    Info (169086): Pin CLK not assigned to an exact location on the device
    Info (169086): Pin WE not assigned to an exact location on the device
    Info (169086): Pin IN[1] not assigned to an exact location on the device
    Info (169086): Pin IN[2] not assigned to an exact location on the device
    Info (169086): Pin IN[3] not assigned to an exact location on the device
    Info (169086): Pin IN[4] not assigned to an exact location on the device
    Info (169086): Pin IN[5] not assigned to an exact location on the device
    Info (169086): Pin IN[6] not assigned to an exact location on the device
    Info (169086): Pin IN[7] not assigned to an exact location on the device
    Info (169086): Pin IN[8] not assigned to an exact location on the device
    Info (169086): Pin IN[9] not assigned to an exact location on the device
    Info (169086): Pin IN[10] not assigned to an exact location on the device
    Info (169086): Pin IN[11] not assigned to an exact location on the device
    Info (169086): Pin IN[12] not assigned to an exact location on the device
    Info (169086): Pin IN[13] not assigned to an exact location on the device
    Info (169086): Pin IN[14] not assigned to an exact location on the device
    Info (169086): Pin IN[15] not assigned to an exact location on the device
    Info (169086): Pin IN[16] not assigned to an exact location on the device
    Info (169086): Pin IN[17] not assigned to an exact location on the device
    Info (169086): Pin IN[18] not assigned to an exact location on the device
    Info (169086): Pin IN[19] not assigned to an exact location on the device
    Info (169086): Pin IN[20] not assigned to an exact location on the device
    Info (169086): Pin IN[21] not assigned to an exact location on the device
    Info (169086): Pin IN[22] not assigned to an exact location on the device
    Info (169086): Pin IN[23] not assigned to an exact location on the device
    Info (169086): Pin IN[24] not assigned to an exact location on the device
    Info (169086): Pin IN[25] not assigned to an exact location on the device
    Info (169086): Pin IN[26] not assigned to an exact location on the device
    Info (169086): Pin IN[27] not assigned to an exact location on the device
    Info (169086): Pin IN[28] not assigned to an exact location on the device
    Info (169086): Pin IN[29] not assigned to an exact location on the device
    Info (169086): Pin IN[30] not assigned to an exact location on the device
    Info (169086): Pin IN[31] not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Exp1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node CLK~input (placed in PIN M10 (CLK13, DIFFCLK_7n, REFCLK0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G17
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 110 (unused VREF, 2.5V VCCIO, 46 input, 64 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number QL0 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  25 pins available
        Info (176213): I/O bank number 3A does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  1 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  28 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  20 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  18 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  28 pins available
        Info (176213): I/O bank number 8A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  2 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  23 pins available
        Info (176213): I/O bank number 9 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  0 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 19% of the available device resources in the region that extends from location X13_Y21 to location X25_Y30
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.19 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Warning (169177): 1 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV GX Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin CLK uses I/O standard 2.5 V at M10
Info (144001): Generated suppressed messages file C:/Users/alper/Desktop/EE/EE5-2/EE446/output_files/Exp1.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 5070 megabytes
    Info: Processing ended: Mon Mar 11 03:30:13 2024
    Info: Elapsed time: 00:00:11
    Info: Total CPU time (on all processors): 00:00:08


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/alper/Desktop/EE/EE5-2/EE446/output_files/Exp1.fit.smsg.


