<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:22:47.2247</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.05.23</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-0062619</applicationNumber><claimCount>21</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>회로기판 및 이를 포함하는 반도체 패키지</inventionTitle><inventionTitleEng>CIRCUIT BOARD AND SEMICONDUCTOR PACKAGE HAVING THE  SAME</inventionTitleEng><openDate>2023.12.01</openDate><openNumber>10-2023-0163605</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.05.23</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/02</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/03</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/11</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/18</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 3/46</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/498</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/13</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/14</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/535</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/538</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 실시 예에 따른 회로 기판은 제1 기판; 및 상기 제1 기판 내에 매립된 브리지 기판의 제2 기판을 포함하고, 상기 제1 기판은, 제1 절연층; 상기 제1 절연층 상에 배치된 제1 회로층; 및 상기 제1 절연층을 관통하는 제1 비아;를 포함하고, 상기 제1 기판의 상기 제1 절연층은, 제1층; 상기 제1층 상에 배치되고, 상기 제2 기판이 배치되는 제1 캐비티를 포함하는 제2층; 및 상기 제2층 상에 배치되고, 상기 제2 기판을 매립하는 제3층을 포함하고, 상기 제1 기판의 상기 절연층의 상기 제1 내지 제3층은 유리 섬유를 포함하지 않고, 상기 제2 기판은 유기 물질을 포함하는 절연층을 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 제1 기판; 및상기 제1 기판 내에 매립된 브리지 기판의 제2 기판을 포함하고,상기 제1 기판은, 제1 절연층;상기 제1 절연층 상에 배치된 제1 회로층; 및상기 제1 절연층을 관통하는 제1 비아;를 포함하고,상기 제1 기판의 상기 제1 절연층은,제1층;상기 제1층 상에 배치되고, 상기 제2 기판이 배치되는 제1 캐비티를 포함하는 제2층; 및상기 제2층 상에 배치되고, 상기 제2 기판을 매립하는 제3층을 포함하고,상기 제1 기판의 상기 절연층의 상기 제1 내지 제3층은 유리 섬유를 포함하지 않고,상기 제2 기판은 유기 물질을 포함하는 절연층을 포함하는,회로 기판.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 제1 기판의 상기 제1 절연층의 상기 제1 내지 제3층은 ABF(Aginomoto Build-up Film)를 포함하는,회로 기판.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서,상기 제2 기판의 절연층은 폴리이미드를 포함하는,회로 기판.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서,상기 제1 기판은,상기 제1 기판의 상기 제1 절연층의 상기 제1층 하에 배치된 상기 제1 기판의 제2 절연층을 더 포함하고,상기 제1 기판의 상기 제2 절연층은 유리 섬유를 포함하는,회로 기판. </claim></claimInfo><claimInfo><claim>5. 제4항에 있어서,상기 제1 기판은,상기 제1 기판의 상기 제2 절연층 하에 배치된 상기 제1 기판의 제3 절연층을 더 포함하고,상기 제1 기판의 상기 제3 절연층은 상기 제1 기판의 상기 제1 절연층과 동일한 절연 물질을 포함하는,회로 기판.</claim></claimInfo><claimInfo><claim>6. 제4항에 있어서,상기 제1 기판의 상기 제1 비아는, 상기 제1 절연층의 상기 제1층을 관통하는 제1-1 비아;상기 제1 절연층의 상기 제2층을 관통하는 제1-2 비아; 및상기 제1 절연층의 상기 제3층을 관통하는 제1-3 비아를 포함하고,상기 제1 기판의 상기 제1 회로층은,상기 제1 절연층의 상기 제1층 상에 배치된 제1-1 회로층;상기 제1 절연층의 상기 제2층 상에 배치된 제1-2 회로층; 및상기 제1 절연층의 상기 제3층 상에 배치된 제1-3 회로층을 포함하는,회로 기판.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서,상기 제1 기판의 상기 제2 절연층을 관통하는 제2 캐비티 내에 배치되는 제1 소자를 포함하고,상기 제2 캐비티 및 상기 제1 소자는 상기 제1 기판의 상기 제1 절연층의 상기 제1층으로 덮이는,회로 기판.</claim></claimInfo><claimInfo><claim>8. 제7항에 있어서,상기 제1 기판의 상기 제1-1 비아는,상기 제1 소자와 두께 방향으로 중첩되지 않고, 상기 제1 소자의 단자와 직접 접촉하지 않는 제1 서브 비아; 및상기 제1 서브 비아와 수평 방향으로 이격되고, 상기 제1 소자와 두께 방향으로 중첩되며, 상기 제1 소자의 단자와 직접 연결되는 제2 서브 비아;를 포함하고,상기 제1 서브 비아의 두께 및 폭 중 적어도 하나는,상기 제2 서브 비아의 두께 및 폭 중 적어도 하나와 다른,회로 기판.</claim></claimInfo><claimInfo><claim>9. 제7항에 있어서,상기 제1 기판의 상기 제2 절연층을 관통하는 제3 캐비티 내에 배치되는 제2 소자를 포함하고,상기 제3 캐비티 및 상기 제2 소자는 상기 제1 기판의 상기 제1 절연층의 상기 제1층으로 덮이며,상기 제2 캐비티 및 상기 제3 캐비티는 상기 제1 기판의 상기 제2 절연층 내에서 수평 방향으로 이격되며,상기 제1 캐비티는 상기 제2 캐비티 및 상기 제3 캐비티와 두께 방향으로 중첩되지 않는,회로 기판.</claim></claimInfo><claimInfo><claim>10. 제7항에 있어서,상기 제1 기판의 상기 제1-3 비아는,상기 제2 기판과 두께 방향으로 중첩되고, 상기 제2 기판의 패드층과 직접 연결되는 제1 서브 비아; 및상기 제1-3 비아의 상기 제1 서브 비아와 수평 방향으로 이격되고, 상기 제2 기판의 패드층과 직접 연결되지 않는 상기 제1-3 비아의 제2 서브 비아를 포함하고,상기 제1-3 비아의 상기 제1 서브 비아의 두께 및 폭 중 적어도 하나는,상기 제1-3 비아의 상기 제2 서브 비아의 두께 및 폭 중 적어도 하나와 다른,회로 기판.</claim></claimInfo><claimInfo><claim>11. 제7항에 있어서,상기 제1 기판의 상기 제1-1 회로층은,상기 제1 캐비티와 두께 방향으로 중첩되고, 상기 제1 캐비티를 통해 상면이 노출된 패드부를 포함하고,상기 제2 기판은 상기 패드부 상에 배치된 접착층에 의해 상기 패드부 상에 부착되는,회로 기판.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서,상기 제2 기판은,상기 제2 기판의 절연층의 상면에 배치된 상기 제2 기판의 제1 회로층과,상기 제2 기판의 절연층의 하면에 배치된 상기 제2 기판의 제2 회로층과,상기 제2 기판의 절연층을 관통하는 상기 제2 기판의 비아를 포함하고,상기 제2 기판의 비아의 측면의 경사는,상기 제1 기판의 상기 제1-1 비아의 측면의 경사와 다른,회로 기판.</claim></claimInfo><claimInfo><claim>13. 제12항에 있어서,상기 제2 기판의 상기 제1 회로층은,니켈 및 크롬 중 적어도 하나를 포함하는 제1 금속층; 및상기 제1 금속층 상에 배치되고, 구리를 포함하는 제2 금속층을 포함하는 회로기판.</claim></claimInfo><claimInfo><claim>14. 제12항에 있어서,상기 제2 기판의 상기 비아의 측면의 경사는,상기 제1 기판의 상기 제1-1 비아의 측면의 경사보다 직각에 가까운,회로 기판.</claim></claimInfo><claimInfo><claim>15. 제12항에 있어서,상기 제2 기판은,상기 제2 기판의 절연층 상에 배치되고, 상기 제2 기판의 상기 제1 회로층과 두께 방향으로 중첩된 개구를 포함하는 제1 보호층을 포함하는,회로 기판.</claim></claimInfo><claimInfo><claim>16. 제15항에 있어서,상기 제2 기판은,상기 제2 기판의 절연층 하에 배치되고, 상기 제2 기판의 상기 제2 회로층의 하면을 전체적으로 덮는 제2 보호층을 더 포함하고,상기 접착층은 상기 제2 기판의 상기 제2 보호층의 하면에 배치되는,회로 기판.</claim></claimInfo><claimInfo><claim>17. 제12항에 있어서,상기 제2 기판은 상기 제1 기판의 상기 제1-3 비아와 직접 연결되는 패드층을 포함하고,상기 제2 기판의 상기 패드층의 상면의 위치는 상기 제1 기판의 상기 제1-2 회로층의 상면의 위치와 다른,회로 기판.</claim></claimInfo><claimInfo><claim>18. 제17항에 있어서,상기 제1 기판의 상기 제1 절연층의 상기 제1 내지 제3층 각각의 두께는 상기 제1 기판의 상기 제2 절연층의 두께와 제1 차이를 가지고, 상기 제2 기판의 상기 패드층의 상면과 상기 제1 기판의 상기 제1-2 회로층의 상면의 높이는 제2 차이를 가지며,상기 제2 차이는 상기 제1 차이보다 작은,회로 기판.</claim></claimInfo><claimInfo><claim>19. 제1항 내지 제18항 중 어느 한 항에 기재된 회로 기판을 포함하고,상기 회로 기판의 상기 제1 기판의 상기 제1 회로층은 제1 패드 및 제2 패드를 포함하며,상기 제1 패드 상에 배치된 제1 접속부;상기 제2 패드 상에 배치된 제2 접속부;상기 제1 접속부 상에 배치된 제1 칩; 및상기 제2 접속부 상에 배치된 제2 칩을 포함하고,상기 제2 기판은 상기 제1 칩의 적어도 하나의 제1 단자와 상기 제2 칩의 적어도 하나의 제2 단자 사이를 연결하는,반도체 패키지.</claim></claimInfo><claimInfo><claim>20. 제19항에 있어서,상기 제1 칩은 센트랄 프로세서(CPU)에 대응하고,상기 제2 칩은 그래픽 프로세서(GPU)에 대응하는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>21. 제20항에 있어서,상기 제1 기판의 상기 제1 회로층은 제3 패드를 더 포함하고,상기 제3 패드 상에 배치된 제3 접속부; 및상기 제3 접속부 상에 배치된 메모리 칩을 더 포함하는,반도체 패키지.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>서울특별시 강서구...</address><code>119980002855</code><country>대한민국</country><engName>LG INNOTEK CO., LTD.</engName><name>엘지이노텍 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>JUNG, WON SUK</engName><name>정원석</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 강남대로 *** 혜천빌딩 ***호(선영특허법률사무소)</address><code>919980006169</code><country>대한민국</country><engName>Haw, Yong Noke</engName><name>허용록</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2022.05.23</receiptDate><receiptNumber>1-1-2022-0540309-76</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.05.23</receiptDate><receiptNumber>1-1-2025-0580593-56</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020220062619.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9301a34b1e2dfe6f174f9f417c3291930423871f1c8f8f15513b0448b17728c8453628526f19643cd33ec487421458e9b6e2c953d691a0c588</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf7bb9b3fbb2a7a5fdd1ef558896c225f89d0a2e3b7aa37340f5523fef9dfc1fb1da245842ba460de24085cf107b88993aeeb5cd84b4883b19</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>