
Brazo_robotico.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000004  00800100  00000bc2  00000c56  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         00000bc2  00000000  00000000  00000094  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          0000000c  00800104  00800104  00000c5a  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  00000c5a  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  00000c8c  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 00000138  00000000  00000000  00000ccc  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   000013e4  00000000  00000000  00000e04  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 00000a7f  00000000  00000000  000021e8  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   00000ed8  00000000  00000000  00002c67  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  0000031c  00000000  00000000  00003b40  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    0000061a  00000000  00000000  00003e5c  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    00000a4e  00000000  00000000  00004476  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 000000d8  00000000  00000000  00004ec4  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 4b 00 	jmp	0x96	; 0x96 <__ctors_end>
   4:	0c 94 68 00 	jmp	0xd0	; 0xd0 <__bad_interrupt>
   8:	0c 94 68 00 	jmp	0xd0	; 0xd0 <__bad_interrupt>
   c:	0c 94 a3 01 	jmp	0x346	; 0x346 <__vector_3>
  10:	0c 94 bc 01 	jmp	0x378	; 0x378 <__vector_4>
  14:	0c 94 68 00 	jmp	0xd0	; 0xd0 <__bad_interrupt>
  18:	0c 94 68 00 	jmp	0xd0	; 0xd0 <__bad_interrupt>
  1c:	0c 94 68 00 	jmp	0xd0	; 0xd0 <__bad_interrupt>
  20:	0c 94 68 00 	jmp	0xd0	; 0xd0 <__bad_interrupt>
  24:	0c 94 68 00 	jmp	0xd0	; 0xd0 <__bad_interrupt>
  28:	0c 94 68 00 	jmp	0xd0	; 0xd0 <__bad_interrupt>
  2c:	0c 94 68 00 	jmp	0xd0	; 0xd0 <__bad_interrupt>
  30:	0c 94 68 00 	jmp	0xd0	; 0xd0 <__bad_interrupt>
  34:	0c 94 68 00 	jmp	0xd0	; 0xd0 <__bad_interrupt>
  38:	0c 94 68 00 	jmp	0xd0	; 0xd0 <__bad_interrupt>
  3c:	0c 94 68 00 	jmp	0xd0	; 0xd0 <__bad_interrupt>
  40:	0c 94 68 00 	jmp	0xd0	; 0xd0 <__bad_interrupt>
  44:	0c 94 68 00 	jmp	0xd0	; 0xd0 <__bad_interrupt>
  48:	0c 94 ce 02 	jmp	0x59c	; 0x59c <__vector_18>
  4c:	0c 94 68 00 	jmp	0xd0	; 0xd0 <__bad_interrupt>
  50:	0c 94 68 00 	jmp	0xd0	; 0xd0 <__bad_interrupt>
  54:	0c 94 f6 02 	jmp	0x5ec	; 0x5ec <__vector_21>
  58:	0c 94 68 00 	jmp	0xd0	; 0xd0 <__bad_interrupt>
  5c:	0c 94 68 00 	jmp	0xd0	; 0xd0 <__bad_interrupt>
  60:	0c 94 68 00 	jmp	0xd0	; 0xd0 <__bad_interrupt>
  64:	0c 94 68 00 	jmp	0xd0	; 0xd0 <__bad_interrupt>
  68:	c2 00       	.word	0x00c2	; ????
  6a:	93 00       	.word	0x0093	; ????
  6c:	99 00       	.word	0x0099	; ????
  6e:	9f 00       	.word	0x009f	; ????
  70:	a5 00       	.word	0x00a5	; ????
  72:	ab 00       	.word	0x00ab	; ????
  74:	b1 00       	.word	0x00b1	; ????
  76:	b7 00       	.word	0x00b7	; ????
  78:	dc 03       	fmulsu	r21, r20
  7a:	e2 03       	fmuls	r22, r18
  7c:	e8 03       	fmulsu	r22, r16
  7e:	4c 04       	cpc	r4, r12
  80:	ee 03       	fmulsu	r22, r22
  82:	f9 03       	fmulsu	r23, r17
  84:	04 04       	cpc	r0, r4
  86:	0f 04       	cpc	r0, r15
  88:	15 04       	cpc	r1, r5
  8a:	20 04       	cpc	r2, r0
  8c:	2b 04       	cpc	r2, r11
  8e:	4c 04       	cpc	r4, r12
  90:	4c 04       	cpc	r4, r12
  92:	36 04       	cpc	r3, r6
  94:	41 04       	cpc	r4, r1

00000096 <__ctors_end>:
  96:	11 24       	eor	r1, r1
  98:	1f be       	out	0x3f, r1	; 63
  9a:	cf ef       	ldi	r28, 0xFF	; 255
  9c:	d8 e0       	ldi	r29, 0x08	; 8
  9e:	de bf       	out	0x3e, r29	; 62
  a0:	cd bf       	out	0x3d, r28	; 61

000000a2 <__do_copy_data>:
  a2:	11 e0       	ldi	r17, 0x01	; 1
  a4:	a0 e0       	ldi	r26, 0x00	; 0
  a6:	b1 e0       	ldi	r27, 0x01	; 1
  a8:	e2 ec       	ldi	r30, 0xC2	; 194
  aa:	fb e0       	ldi	r31, 0x0B	; 11
  ac:	02 c0       	rjmp	.+4      	; 0xb2 <__do_copy_data+0x10>
  ae:	05 90       	lpm	r0, Z+
  b0:	0d 92       	st	X+, r0
  b2:	a4 30       	cpi	r26, 0x04	; 4
  b4:	b1 07       	cpc	r27, r17
  b6:	d9 f7       	brne	.-10     	; 0xae <__do_copy_data+0xc>

000000b8 <__do_clear_bss>:
  b8:	21 e0       	ldi	r18, 0x01	; 1
  ba:	a4 e0       	ldi	r26, 0x04	; 4
  bc:	b1 e0       	ldi	r27, 0x01	; 1
  be:	01 c0       	rjmp	.+2      	; 0xc2 <.do_clear_bss_start>

000000c0 <.do_clear_bss_loop>:
  c0:	1d 92       	st	X+, r1

000000c2 <.do_clear_bss_start>:
  c2:	a0 31       	cpi	r26, 0x10	; 16
  c4:	b2 07       	cpc	r27, r18
  c6:	e1 f7       	brne	.-8      	; 0xc0 <.do_clear_bss_loop>
  c8:	0e 94 57 01 	call	0x2ae	; 0x2ae <main>
  cc:	0c 94 df 05 	jmp	0xbbe	; 0xbbe <_exit>

000000d0 <__bad_interrupt>:
  d0:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

000000d4 <ADC_init>:
#include <avr/io.h>
#include <avr/interrupt.h>
#include <util/delay.h>
#include <stdint.h>

void ADC_init(uint8_t justi, uint8_t V_ref, uint8_t canal, uint8_t interrupt, uint8_t prescaler){
  d4:	0f 93       	push	r16
	ADMUX = 0;
  d6:	10 92 7c 00 	sts	0x007C, r1	; 0x80007c <__TEXT_REGION_LENGTH__+0x7f807c>
	if (!justi){
  da:	81 11       	cpse	r24, r1
  dc:	06 c0       	rjmp	.+12     	; 0xea <ADC_init+0x16>
		ADMUX &= ~(1<<ADLAR);
  de:	ac e7       	ldi	r26, 0x7C	; 124
  e0:	b0 e0       	ldi	r27, 0x00	; 0
  e2:	8c 91       	ld	r24, X
  e4:	8f 7d       	andi	r24, 0xDF	; 223
  e6:	8c 93       	st	X, r24
  e8:	05 c0       	rjmp	.+10     	; 0xf4 <ADC_init+0x20>
	}
	else {
		ADMUX |= (1<<ADLAR);
  ea:	ac e7       	ldi	r26, 0x7C	; 124
  ec:	b0 e0       	ldi	r27, 0x00	; 0
  ee:	8c 91       	ld	r24, X
  f0:	80 62       	ori	r24, 0x20	; 32
  f2:	8c 93       	st	X, r24
	}
	
	switch (V_ref){
  f4:	61 30       	cpi	r22, 0x01	; 1
  f6:	19 f0       	breq	.+6      	; 0xfe <ADC_init+0x2a>
  f8:	65 30       	cpi	r22, 0x05	; 5
  fa:	39 f0       	breq	.+14     	; 0x10a <ADC_init+0x36>
  fc:	0b c0       	rjmp	.+22     	; 0x114 <ADC_init+0x40>
		case 1:
		ADMUX |= (1<<REFS0)|(1<<REFS1);
  fe:	ac e7       	ldi	r26, 0x7C	; 124
 100:	b0 e0       	ldi	r27, 0x00	; 0
 102:	8c 91       	ld	r24, X
 104:	80 6c       	ori	r24, 0xC0	; 192
 106:	8c 93       	st	X, r24
		break;
 108:	05 c0       	rjmp	.+10     	; 0x114 <ADC_init+0x40>
		case 5:
		ADMUX |= (1<<REFS0);
 10a:	ac e7       	ldi	r26, 0x7C	; 124
 10c:	b0 e0       	ldi	r27, 0x00	; 0
 10e:	8c 91       	ld	r24, X
 110:	80 64       	ori	r24, 0x40	; 64
 112:	8c 93       	st	X, r24
		default:
		break;
	}
	
	switch(canal){
 114:	50 e0       	ldi	r21, 0x00	; 0
 116:	48 30       	cpi	r20, 0x08	; 8
 118:	51 05       	cpc	r21, r1
 11a:	78 f5       	brcc	.+94     	; 0x17a <ADC_init+0xa6>
 11c:	fa 01       	movw	r30, r20
 11e:	ec 5c       	subi	r30, 0xCC	; 204
 120:	ff 4f       	sbci	r31, 0xFF	; 255
 122:	0c 94 ca 05 	jmp	0xb94	; 0xb94 <__tablejump2__>
		case 0:
		break;
		case 1:
		ADMUX |= (1<<MUX0);
 126:	ec e7       	ldi	r30, 0x7C	; 124
 128:	f0 e0       	ldi	r31, 0x00	; 0
 12a:	80 81       	ld	r24, Z
 12c:	81 60       	ori	r24, 0x01	; 1
 12e:	80 83       	st	Z, r24
		break;
 130:	29 c0       	rjmp	.+82     	; 0x184 <ADC_init+0xb0>
		case 2:
		ADMUX |= (1<<MUX1);
 132:	ec e7       	ldi	r30, 0x7C	; 124
 134:	f0 e0       	ldi	r31, 0x00	; 0
 136:	80 81       	ld	r24, Z
 138:	82 60       	ori	r24, 0x02	; 2
 13a:	80 83       	st	Z, r24
		break;
 13c:	23 c0       	rjmp	.+70     	; 0x184 <ADC_init+0xb0>
		case 3:
		ADMUX |= (1<<MUX0)|(1<<MUX1);
 13e:	ec e7       	ldi	r30, 0x7C	; 124
 140:	f0 e0       	ldi	r31, 0x00	; 0
 142:	80 81       	ld	r24, Z
 144:	83 60       	ori	r24, 0x03	; 3
 146:	80 83       	st	Z, r24
		break;
 148:	1d c0       	rjmp	.+58     	; 0x184 <ADC_init+0xb0>
		case 4:
		ADMUX |= (1<<MUX2);
 14a:	ec e7       	ldi	r30, 0x7C	; 124
 14c:	f0 e0       	ldi	r31, 0x00	; 0
 14e:	80 81       	ld	r24, Z
 150:	84 60       	ori	r24, 0x04	; 4
 152:	80 83       	st	Z, r24
		break;
 154:	17 c0       	rjmp	.+46     	; 0x184 <ADC_init+0xb0>
		case 5:
		ADMUX |= (1<<MUX0)|(1<<MUX2);
 156:	ec e7       	ldi	r30, 0x7C	; 124
 158:	f0 e0       	ldi	r31, 0x00	; 0
 15a:	80 81       	ld	r24, Z
 15c:	85 60       	ori	r24, 0x05	; 5
 15e:	80 83       	st	Z, r24
		break;
 160:	11 c0       	rjmp	.+34     	; 0x184 <ADC_init+0xb0>
		case 6:
		ADMUX |= (1<<MUX2)|(1<<MUX1);
 162:	ec e7       	ldi	r30, 0x7C	; 124
 164:	f0 e0       	ldi	r31, 0x00	; 0
 166:	80 81       	ld	r24, Z
 168:	86 60       	ori	r24, 0x06	; 6
 16a:	80 83       	st	Z, r24
		break;
 16c:	0b c0       	rjmp	.+22     	; 0x184 <ADC_init+0xb0>
		case 7:
		ADMUX |= (1<<MUX0)|(1<<MUX1)|(1<<MUX2);
 16e:	ec e7       	ldi	r30, 0x7C	; 124
 170:	f0 e0       	ldi	r31, 0x00	; 0
 172:	80 81       	ld	r24, Z
 174:	87 60       	ori	r24, 0x07	; 7
 176:	80 83       	st	Z, r24
		break;
 178:	05 c0       	rjmp	.+10     	; 0x184 <ADC_init+0xb0>
		default:
		ADMUX |= (1<<MUX2)|(1<<MUX1);
 17a:	ec e7       	ldi	r30, 0x7C	; 124
 17c:	f0 e0       	ldi	r31, 0x00	; 0
 17e:	80 81       	ld	r24, Z
 180:	86 60       	ori	r24, 0x06	; 6
 182:	80 83       	st	Z, r24
		break;
	}
	
	ADCSRA = 0;
 184:	10 92 7a 00 	sts	0x007A, r1	; 0x80007a <__TEXT_REGION_LENGTH__+0x7f807a>
	if (!interrupt){
 188:	21 11       	cpse	r18, r1
 18a:	06 c0       	rjmp	.+12     	; 0x198 <ADC_init+0xc4>
		ADCSRA &= ~(1<<ADIE);
 18c:	ea e7       	ldi	r30, 0x7A	; 122
 18e:	f0 e0       	ldi	r31, 0x00	; 0
 190:	80 81       	ld	r24, Z
 192:	87 7f       	andi	r24, 0xF7	; 247
 194:	80 83       	st	Z, r24
 196:	05 c0       	rjmp	.+10     	; 0x1a2 <ADC_init+0xce>
	}
	else {
		ADCSRA |= (1<<ADIE);	//	Habilitar interrupciones
 198:	ea e7       	ldi	r30, 0x7A	; 122
 19a:	f0 e0       	ldi	r31, 0x00	; 0
 19c:	80 81       	ld	r24, Z
 19e:	88 60       	ori	r24, 0x08	; 8
 1a0:	80 83       	st	Z, r24
	}
	
	switch (prescaler){
 1a2:	00 31       	cpi	r16, 0x10	; 16
 1a4:	d9 f0       	breq	.+54     	; 0x1dc <ADC_init+0x108>
 1a6:	38 f4       	brcc	.+14     	; 0x1b6 <ADC_init+0xe2>
 1a8:	04 30       	cpi	r16, 0x04	; 4
 1aa:	61 f0       	breq	.+24     	; 0x1c4 <ADC_init+0xf0>
 1ac:	08 30       	cpi	r16, 0x08	; 8
 1ae:	81 f0       	breq	.+32     	; 0x1d0 <ADC_init+0xfc>
 1b0:	02 30       	cpi	r16, 0x02	; 2
 1b2:	61 f5       	brne	.+88     	; 0x20c <ADC_init+0x138>
 1b4:	30 c0       	rjmp	.+96     	; 0x216 <ADC_init+0x142>
 1b6:	00 34       	cpi	r16, 0x40	; 64
 1b8:	e9 f0       	breq	.+58     	; 0x1f4 <ADC_init+0x120>
 1ba:	00 38       	cpi	r16, 0x80	; 128
 1bc:	09 f1       	breq	.+66     	; 0x200 <ADC_init+0x12c>
 1be:	00 32       	cpi	r16, 0x20	; 32
 1c0:	29 f5       	brne	.+74     	; 0x20c <ADC_init+0x138>
 1c2:	12 c0       	rjmp	.+36     	; 0x1e8 <ADC_init+0x114>
		case 2:
		break;
		case 4:
		ADCSRA |= (1<<ADPS1);
 1c4:	ea e7       	ldi	r30, 0x7A	; 122
 1c6:	f0 e0       	ldi	r31, 0x00	; 0
 1c8:	80 81       	ld	r24, Z
 1ca:	82 60       	ori	r24, 0x02	; 2
 1cc:	80 83       	st	Z, r24
		break;
 1ce:	23 c0       	rjmp	.+70     	; 0x216 <ADC_init+0x142>
		case 8:
		ADCSRA |= (1<<ADPS1)|(1<<ADPS0);
 1d0:	ea e7       	ldi	r30, 0x7A	; 122
 1d2:	f0 e0       	ldi	r31, 0x00	; 0
 1d4:	80 81       	ld	r24, Z
 1d6:	83 60       	ori	r24, 0x03	; 3
 1d8:	80 83       	st	Z, r24
		break;
 1da:	1d c0       	rjmp	.+58     	; 0x216 <ADC_init+0x142>
		case 16:
		ADCSRA |= (1<<ADPS2);
 1dc:	ea e7       	ldi	r30, 0x7A	; 122
 1de:	f0 e0       	ldi	r31, 0x00	; 0
 1e0:	80 81       	ld	r24, Z
 1e2:	84 60       	ori	r24, 0x04	; 4
 1e4:	80 83       	st	Z, r24
		break;
 1e6:	17 c0       	rjmp	.+46     	; 0x216 <ADC_init+0x142>
		case 32:
		ADCSRA |= (1<<ADPS2)| (1<<ADPS0);
 1e8:	ea e7       	ldi	r30, 0x7A	; 122
 1ea:	f0 e0       	ldi	r31, 0x00	; 0
 1ec:	80 81       	ld	r24, Z
 1ee:	85 60       	ori	r24, 0x05	; 5
 1f0:	80 83       	st	Z, r24
		break;
 1f2:	11 c0       	rjmp	.+34     	; 0x216 <ADC_init+0x142>
		case 64:
		ADCSRA |= (1<<ADPS1) |(1<<ADPS2);
 1f4:	ea e7       	ldi	r30, 0x7A	; 122
 1f6:	f0 e0       	ldi	r31, 0x00	; 0
 1f8:	80 81       	ld	r24, Z
 1fa:	86 60       	ori	r24, 0x06	; 6
 1fc:	80 83       	st	Z, r24
		break;
 1fe:	0b c0       	rjmp	.+22     	; 0x216 <ADC_init+0x142>
		case 128:
		ADCSRA |= (1<<ADPS1)|(1<<ADPS0)|(1<<ADPS2);
 200:	ea e7       	ldi	r30, 0x7A	; 122
 202:	f0 e0       	ldi	r31, 0x00	; 0
 204:	80 81       	ld	r24, Z
 206:	87 60       	ori	r24, 0x07	; 7
 208:	80 83       	st	Z, r24
		break;
 20a:	05 c0       	rjmp	.+10     	; 0x216 <ADC_init+0x142>
		default:
		ADCSRA |= (1<<ADPS1)|(1<<ADPS0)|(1<<ADPS2);
 20c:	ea e7       	ldi	r30, 0x7A	; 122
 20e:	f0 e0       	ldi	r31, 0x00	; 0
 210:	80 81       	ld	r24, Z
 212:	87 60       	ori	r24, 0x07	; 7
 214:	80 83       	st	Z, r24
		break;
	}
	
	
	//ADCSRA |= (1<<ADIE)|(1<<ADPS2)|(1<<ADPS1)|(1<<ADPS0); //Interrupciones - Prescaler 128
	ADCSRA |= (1<<ADEN)|(1<<ADSC); //Habilitar ADC e iniciar conversión
 216:	ea e7       	ldi	r30, 0x7A	; 122
 218:	f0 e0       	ldi	r31, 0x00	; 0
 21a:	80 81       	ld	r24, Z
 21c:	80 6c       	ori	r24, 0xC0	; 192
 21e:	80 83       	st	Z, r24
 220:	0f 91       	pop	r16
 222:	08 95       	ret

00000224 <setup>:
	OCR1AH =read_EEPROM(direction1);
	OCR1BL =read_EEPROM(direction2);
	OCR1BH =read_EEPROM(direction3);
	OCR2A =read_EEPROM(direction4);
	OCR2B =read_EEPROM(direction5);
}
 224:	0f 93       	push	r16
 226:	1f 93       	push	r17
 228:	f8 94       	cli
 22a:	17 b8       	out	0x07, r1	; 7
 22c:	18 b8       	out	0x08, r1	; 8
 22e:	88 b1       	in	r24, 0x08	; 8
 230:	8f 60       	ori	r24, 0x0F	; 15
 232:	88 b9       	out	0x08, r24	; 8
 234:	14 b8       	out	0x04, r1	; 4
 236:	84 b1       	in	r24, 0x04	; 4
 238:	8e 60       	ori	r24, 0x0E	; 14
 23a:	84 b9       	out	0x04, r24	; 4
 23c:	15 b8       	out	0x05, r1	; 5
 23e:	85 b1       	in	r24, 0x05	; 5
 240:	80 61       	ori	r24, 0x10	; 16
 242:	85 b9       	out	0x05, r24	; 5
 244:	1a b8       	out	0x0a, r1	; 10
 246:	8a b1       	in	r24, 0x0a	; 10
 248:	8a 67       	ori	r24, 0x7A	; 122
 24a:	8a b9       	out	0x0a, r24	; 10
 24c:	1b b8       	out	0x0b, r1	; 11
 24e:	e8 e6       	ldi	r30, 0x68	; 104
 250:	f0 e0       	ldi	r31, 0x00	; 0
 252:	10 82       	st	Z, r1
 254:	80 81       	ld	r24, Z
 256:	83 60       	ori	r24, 0x03	; 3
 258:	80 83       	st	Z, r24
 25a:	ec e6       	ldi	r30, 0x6C	; 108
 25c:	f0 e0       	ldi	r31, 0x00	; 0
 25e:	10 82       	st	Z, r1
 260:	ab e6       	ldi	r26, 0x6B	; 107
 262:	b0 e0       	ldi	r27, 0x00	; 0
 264:	1c 92       	st	X, r1
 266:	8c 91       	ld	r24, X
 268:	80 61       	ori	r24, 0x10	; 16
 26a:	8c 93       	st	X, r24
 26c:	80 81       	ld	r24, Z
 26e:	8f 60       	ori	r24, 0x0F	; 15
 270:	80 83       	st	Z, r24
 272:	0f e3       	ldi	r16, 0x3F	; 63
 274:	1c e9       	ldi	r17, 0x9C	; 156
 276:	28 e0       	ldi	r18, 0x08	; 8
 278:	30 e0       	ldi	r19, 0x00	; 0
 27a:	4e e0       	ldi	r20, 0x0E	; 14
 27c:	60 e0       	ldi	r22, 0x00	; 0
 27e:	82 e0       	ldi	r24, 0x02	; 2
 280:	0e 94 9c 03 	call	0x738	; 0x738 <initPWM1>
 284:	20 e0       	ldi	r18, 0x00	; 0
 286:	34 e0       	ldi	r19, 0x04	; 4
 288:	43 e0       	ldi	r20, 0x03	; 3
 28a:	60 e0       	ldi	r22, 0x00	; 0
 28c:	82 e0       	ldi	r24, 0x02	; 2
 28e:	0e 94 bc 04 	call	0x978	; 0x978 <initPWM2>
 292:	40 91 02 01 	lds	r20, 0x0102	; 0x800102 <canal_ADC>
 296:	00 e8       	ldi	r16, 0x80	; 128
 298:	21 e0       	ldi	r18, 0x01	; 1
 29a:	65 e0       	ldi	r22, 0x05	; 5
 29c:	81 e0       	ldi	r24, 0x01	; 1
 29e:	0e 94 6a 00 	call	0xd4	; 0xd4 <ADC_init>
 2a2:	0e 94 8d 05 	call	0xb1a	; 0xb1a <initUSART_9600>
 2a6:	78 94       	sei
 2a8:	1f 91       	pop	r17
 2aa:	0f 91       	pop	r16
 2ac:	08 95       	ret

000002ae <main>:
 2ae:	0e 94 12 01 	call	0x224	; 0x224 <setup>
 2b2:	8f e9       	ldi	r24, 0x9F	; 159
 2b4:	9f e0       	ldi	r25, 0x0F	; 15
 2b6:	01 97       	sbiw	r24, 0x01	; 1
 2b8:	f1 f7       	brne	.-4      	; 0x2b6 <main+0x8>
 2ba:	00 c0       	rjmp	.+0      	; 0x2bc <main+0xe>
 2bc:	00 00       	nop
 2be:	80 91 0f 01 	lds	r24, 0x010F	; 0x80010f <modo>
 2c2:	81 30       	cpi	r24, 0x01	; 1
 2c4:	e9 f0       	breq	.+58     	; 0x300 <main+0x52>
 2c6:	18 f0       	brcs	.+6      	; 0x2ce <main+0x20>
 2c8:	82 30       	cpi	r24, 0x02	; 2
 2ca:	b1 f1       	breq	.+108    	; 0x338 <main+0x8a>
 2cc:	f2 cf       	rjmp	.-28     	; 0x2b2 <main+0x4>
 2ce:	8b b1       	in	r24, 0x0b	; 11
 2d0:	8f 7c       	andi	r24, 0xCF	; 207
 2d2:	8b b9       	out	0x0b, r24	; 11
 2d4:	80 91 01 01 	lds	r24, 0x0101	; 0x800101 <Save_Position>
 2d8:	88 23       	and	r24, r24
 2da:	59 f3       	breq	.-42     	; 0x2b2 <main+0x4>
 2dc:	8b b1       	in	r24, 0x0b	; 11
 2de:	80 64       	ori	r24, 0x40	; 64
 2e0:	8b b9       	out	0x0b, r24	; 11
 2e2:	9f ef       	ldi	r25, 0xFF	; 255
 2e4:	21 ee       	ldi	r18, 0xE1	; 225
 2e6:	84 e0       	ldi	r24, 0x04	; 4
 2e8:	91 50       	subi	r25, 0x01	; 1
 2ea:	20 40       	sbci	r18, 0x00	; 0
 2ec:	80 40       	sbci	r24, 0x00	; 0
 2ee:	e1 f7       	brne	.-8      	; 0x2e8 <main+0x3a>
 2f0:	00 c0       	rjmp	.+0      	; 0x2f2 <main+0x44>
 2f2:	00 00       	nop
 2f4:	8b b1       	in	r24, 0x0b	; 11
 2f6:	8f 7b       	andi	r24, 0xBF	; 191
 2f8:	8b b9       	out	0x0b, r24	; 11
 2fa:	10 92 01 01 	sts	0x0101, r1	; 0x800101 <Save_Position>
 2fe:	d9 cf       	rjmp	.-78     	; 0x2b2 <main+0x4>
 300:	8b b1       	in	r24, 0x0b	; 11
 302:	8f 7d       	andi	r24, 0xDF	; 223
 304:	8b b9       	out	0x0b, r24	; 11
 306:	8b b1       	in	r24, 0x0b	; 11
 308:	80 61       	ori	r24, 0x10	; 16
 30a:	8b b9       	out	0x0b, r24	; 11
 30c:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <__DATA_REGION_ORIGIN__>
 310:	88 23       	and	r24, r24
 312:	79 f2       	breq	.-98     	; 0x2b2 <main+0x4>
 314:	8b b1       	in	r24, 0x0b	; 11
 316:	80 64       	ori	r24, 0x40	; 64
 318:	8b b9       	out	0x0b, r24	; 11
 31a:	9f ef       	ldi	r25, 0xFF	; 255
 31c:	21 ee       	ldi	r18, 0xE1	; 225
 31e:	84 e0       	ldi	r24, 0x04	; 4
 320:	91 50       	subi	r25, 0x01	; 1
 322:	20 40       	sbci	r18, 0x00	; 0
 324:	80 40       	sbci	r24, 0x00	; 0
 326:	e1 f7       	brne	.-8      	; 0x320 <main+0x72>
 328:	00 c0       	rjmp	.+0      	; 0x32a <main+0x7c>
 32a:	00 00       	nop
 32c:	8b b1       	in	r24, 0x0b	; 11
 32e:	8f 7b       	andi	r24, 0xBF	; 191
 330:	8b b9       	out	0x0b, r24	; 11
 332:	10 92 00 01 	sts	0x0100, r1	; 0x800100 <__DATA_REGION_ORIGIN__>
 336:	bd cf       	rjmp	.-134    	; 0x2b2 <main+0x4>
 338:	8b b1       	in	r24, 0x0b	; 11
 33a:	8f 7e       	andi	r24, 0xEF	; 239
 33c:	8b b9       	out	0x0b, r24	; 11
 33e:	8b b1       	in	r24, 0x0b	; 11
 340:	80 62       	ori	r24, 0x20	; 32
 342:	8b b9       	out	0x0b, r24	; 11
 344:	b6 cf       	rjmp	.-148    	; 0x2b2 <main+0x4>

00000346 <__vector_3>:



/**************Subrutinas de interrupcion*************/
//Controla el estado
ISR(PCINT0_vect){
 346:	1f 92       	push	r1
 348:	0f 92       	push	r0
 34a:	0f b6       	in	r0, 0x3f	; 63
 34c:	0f 92       	push	r0
 34e:	11 24       	eor	r1, r1
 350:	8f 93       	push	r24
	//Antirebote
	if ((PINB&(1<<PINB4))==0){
 352:	1c 99       	sbic	0x03, 4	; 3
 354:	05 c0       	rjmp	.+10     	; 0x360 <__vector_3+0x1a>
		//_delay_ms(50);
		//if ((PINB&(1<<PINB4)) ==0){
			//Boton presionado
			modo++;
 356:	80 91 0f 01 	lds	r24, 0x010F	; 0x80010f <modo>
 35a:	8f 5f       	subi	r24, 0xFF	; 255
 35c:	80 93 0f 01 	sts	0x010F, r24	; 0x80010f <modo>
		//}
	}
	
	//Overflow de modo
	if (modo==3){
 360:	80 91 0f 01 	lds	r24, 0x010F	; 0x80010f <modo>
 364:	83 30       	cpi	r24, 0x03	; 3
 366:	11 f4       	brne	.+4      	; 0x36c <__vector_3+0x26>
		modo=0;
 368:	10 92 0f 01 	sts	0x010F, r1	; 0x80010f <modo>
	}
}
 36c:	8f 91       	pop	r24
 36e:	0f 90       	pop	r0
 370:	0f be       	out	0x3f, r0	; 63
 372:	0f 90       	pop	r0
 374:	1f 90       	pop	r1
 376:	18 95       	reti

00000378 <__vector_4>:
bot?n 2 --> posici?n 2
bot?n 3 --> posici?n 3
bot?n 4 --> posici?n 4
 */

ISR(PCINT1_vect){
 378:	1f 92       	push	r1
 37a:	0f 92       	push	r0
 37c:	0f b6       	in	r0, 0x3f	; 63
 37e:	0f 92       	push	r0
 380:	11 24       	eor	r1, r1
 382:	2f 93       	push	r18
 384:	3f 93       	push	r19
 386:	4f 93       	push	r20
 388:	5f 93       	push	r21
 38a:	6f 93       	push	r22
 38c:	7f 93       	push	r23
 38e:	8f 93       	push	r24
 390:	9f 93       	push	r25
 392:	af 93       	push	r26
 394:	bf 93       	push	r27
 396:	cf 93       	push	r28
 398:	ef 93       	push	r30
 39a:	ff 93       	push	r31
	switch(modo){
 39c:	80 91 0f 01 	lds	r24, 0x010F	; 0x80010f <modo>
 3a0:	88 23       	and	r24, r24
 3a2:	21 f0       	breq	.+8      	; 0x3ac <__vector_4+0x34>
 3a4:	81 30       	cpi	r24, 0x01	; 1
 3a6:	09 f4       	brne	.+2      	; 0x3aa <__vector_4+0x32>
 3a8:	72 c0       	rjmp	.+228    	; 0x48e <__EEPROM_REGION_LENGTH__+0x8e>
 3aa:	e6 c0       	rjmp	.+460    	; 0x578 <__EEPROM_REGION_LENGTH__+0x178>
		case 0:		//Modo manual guardar el Dutycycle de los 4 servos
		
		if (((PINC&(1<<PINC0))==0) && ((PINC&((1<<PINC1)|(1<<PINC2)|(1<<PINC3)))== 0x0E)){
 3ac:	30 99       	sbic	0x06, 0	; 6
 3ae:	2c c0       	rjmp	.+88     	; 0x408 <__EEPROM_REGION_LENGTH__+0x8>
 3b0:	86 b1       	in	r24, 0x06	; 6
 3b2:	8e 70       	andi	r24, 0x0E	; 14
 3b4:	8e 30       	cpi	r24, 0x0E	; 14
 3b6:	41 f5       	brne	.+80     	; 0x408 <__EEPROM_REGION_LENGTH__+0x8>
			Save_Position=1;
 3b8:	81 e0       	ldi	r24, 0x01	; 1
 3ba:	80 93 01 01 	sts	0x0101, r24	; 0x800101 <Save_Position>
			//Escribir en la eprom la nueva posici?n 1
			//SaveinEEPROM_Position(0,1,2,3,4,5);
			write_EEPROM(0, OCR1AL);
 3be:	60 91 88 00 	lds	r22, 0x0088	; 0x800088 <__TEXT_REGION_LENGTH__+0x7f8088>
 3c2:	80 e0       	ldi	r24, 0x00	; 0
 3c4:	90 e0       	ldi	r25, 0x00	; 0
 3c6:	0e 94 81 05 	call	0xb02	; 0xb02 <write_EEPROM>
			write_EEPROM(1, OCR1AH);
 3ca:	60 91 89 00 	lds	r22, 0x0089	; 0x800089 <__TEXT_REGION_LENGTH__+0x7f8089>
 3ce:	81 e0       	ldi	r24, 0x01	; 1
 3d0:	90 e0       	ldi	r25, 0x00	; 0
 3d2:	0e 94 81 05 	call	0xb02	; 0xb02 <write_EEPROM>
			write_EEPROM(2, OCR1BL);
 3d6:	60 91 8a 00 	lds	r22, 0x008A	; 0x80008a <__TEXT_REGION_LENGTH__+0x7f808a>
 3da:	82 e0       	ldi	r24, 0x02	; 2
 3dc:	90 e0       	ldi	r25, 0x00	; 0
 3de:	0e 94 81 05 	call	0xb02	; 0xb02 <write_EEPROM>
			write_EEPROM(3, OCR1BH);
 3e2:	60 91 8b 00 	lds	r22, 0x008B	; 0x80008b <__TEXT_REGION_LENGTH__+0x7f808b>
 3e6:	83 e0       	ldi	r24, 0x03	; 3
 3e8:	90 e0       	ldi	r25, 0x00	; 0
 3ea:	0e 94 81 05 	call	0xb02	; 0xb02 <write_EEPROM>
			write_EEPROM(4, OCR2A);
 3ee:	60 91 b3 00 	lds	r22, 0x00B3	; 0x8000b3 <__TEXT_REGION_LENGTH__+0x7f80b3>
 3f2:	84 e0       	ldi	r24, 0x04	; 4
 3f4:	90 e0       	ldi	r25, 0x00	; 0
 3f6:	0e 94 81 05 	call	0xb02	; 0xb02 <write_EEPROM>
			write_EEPROM(5, OCR2B);
 3fa:	60 91 b4 00 	lds	r22, 0x00B4	; 0x8000b4 <__TEXT_REGION_LENGTH__+0x7f80b4>
 3fe:	85 e0       	ldi	r24, 0x05	; 5
 400:	90 e0       	ldi	r25, 0x00	; 0
 402:	0e 94 81 05 	call	0xb02	; 0xb02 <write_EEPROM>
 406:	b8 c0       	rjmp	.+368    	; 0x578 <__EEPROM_REGION_LENGTH__+0x178>
		}
		else if (((PINC&(1<<PINC1))==0) && ((PINC&((1<<PINC0)|(1<<PINC2)|(1<<PINC3)))== 0x0D)){
 408:	31 99       	sbic	0x06, 1	; 6
 40a:	2c c0       	rjmp	.+88     	; 0x464 <__EEPROM_REGION_LENGTH__+0x64>
 40c:	86 b1       	in	r24, 0x06	; 6
 40e:	8d 70       	andi	r24, 0x0D	; 13
 410:	8d 30       	cpi	r24, 0x0D	; 13
 412:	41 f5       	brne	.+80     	; 0x464 <__EEPROM_REGION_LENGTH__+0x64>
			Save_Position =2;
 414:	82 e0       	ldi	r24, 0x02	; 2
 416:	80 93 01 01 	sts	0x0101, r24	; 0x800101 <Save_Position>
			//Escribir en la eprom la nueva posici?n 2
			//SaveinEEPROM_Position(6,7,8,9,10,11);
			write_EEPROM(6, OCR1AL);
 41a:	60 91 88 00 	lds	r22, 0x0088	; 0x800088 <__TEXT_REGION_LENGTH__+0x7f8088>
 41e:	86 e0       	ldi	r24, 0x06	; 6
 420:	90 e0       	ldi	r25, 0x00	; 0
 422:	0e 94 81 05 	call	0xb02	; 0xb02 <write_EEPROM>
			write_EEPROM(7, OCR1AH);
 426:	60 91 89 00 	lds	r22, 0x0089	; 0x800089 <__TEXT_REGION_LENGTH__+0x7f8089>
 42a:	87 e0       	ldi	r24, 0x07	; 7
 42c:	90 e0       	ldi	r25, 0x00	; 0
 42e:	0e 94 81 05 	call	0xb02	; 0xb02 <write_EEPROM>
			write_EEPROM(8, OCR1BL);
 432:	60 91 8a 00 	lds	r22, 0x008A	; 0x80008a <__TEXT_REGION_LENGTH__+0x7f808a>
 436:	88 e0       	ldi	r24, 0x08	; 8
 438:	90 e0       	ldi	r25, 0x00	; 0
 43a:	0e 94 81 05 	call	0xb02	; 0xb02 <write_EEPROM>
			write_EEPROM(9, OCR1BH);
 43e:	60 91 8b 00 	lds	r22, 0x008B	; 0x80008b <__TEXT_REGION_LENGTH__+0x7f808b>
 442:	89 e0       	ldi	r24, 0x09	; 9
 444:	90 e0       	ldi	r25, 0x00	; 0
 446:	0e 94 81 05 	call	0xb02	; 0xb02 <write_EEPROM>
			write_EEPROM(10, OCR2A);
 44a:	60 91 b3 00 	lds	r22, 0x00B3	; 0x8000b3 <__TEXT_REGION_LENGTH__+0x7f80b3>
 44e:	8a e0       	ldi	r24, 0x0A	; 10
 450:	90 e0       	ldi	r25, 0x00	; 0
 452:	0e 94 81 05 	call	0xb02	; 0xb02 <write_EEPROM>
			write_EEPROM(11, OCR2B);
 456:	60 91 b4 00 	lds	r22, 0x00B4	; 0x8000b4 <__TEXT_REGION_LENGTH__+0x7f80b4>
 45a:	8b e0       	ldi	r24, 0x0B	; 11
 45c:	90 e0       	ldi	r25, 0x00	; 0
 45e:	0e 94 81 05 	call	0xb02	; 0xb02 <write_EEPROM>
 462:	8a c0       	rjmp	.+276    	; 0x578 <__EEPROM_REGION_LENGTH__+0x178>
		}
		else if (((PINC&(1<<PINC2))==0) && ((PINC&((1<<PINC0)|(1<<PINC1)|(1<<PINC3)))== 0x0B)){
 464:	32 99       	sbic	0x06, 2	; 6
 466:	08 c0       	rjmp	.+16     	; 0x478 <__EEPROM_REGION_LENGTH__+0x78>
 468:	86 b1       	in	r24, 0x06	; 6
 46a:	8b 70       	andi	r24, 0x0B	; 11
 46c:	8b 30       	cpi	r24, 0x0B	; 11
 46e:	21 f4       	brne	.+8      	; 0x478 <__EEPROM_REGION_LENGTH__+0x78>
			Save_Position =3;
 470:	83 e0       	ldi	r24, 0x03	; 3
 472:	80 93 01 01 	sts	0x0101, r24	; 0x800101 <Save_Position>
 476:	80 c0       	rjmp	.+256    	; 0x578 <__EEPROM_REGION_LENGTH__+0x178>
			//Escribir en la eprom la nueva posici?n 3
			//SaveinEEPROM_Position(12,13,14,15,16,17);
		}
		else if (((PINC&(1<<PINC3))==0) && ((PINC&((1<<PINC0)|(1<<PINC1)|(1<<PINC2)))== 0x07)){
 478:	33 99       	sbic	0x06, 3	; 6
 47a:	7e c0       	rjmp	.+252    	; 0x578 <__EEPROM_REGION_LENGTH__+0x178>
 47c:	86 b1       	in	r24, 0x06	; 6
 47e:	87 70       	andi	r24, 0x07	; 7
 480:	87 30       	cpi	r24, 0x07	; 7
 482:	09 f0       	breq	.+2      	; 0x486 <__EEPROM_REGION_LENGTH__+0x86>
 484:	79 c0       	rjmp	.+242    	; 0x578 <__EEPROM_REGION_LENGTH__+0x178>
			Save_Position =4;
 486:	84 e0       	ldi	r24, 0x04	; 4
 488:	80 93 01 01 	sts	0x0101, r24	; 0x800101 <Save_Position>
 48c:	75 c0       	rjmp	.+234    	; 0x578 <__EEPROM_REGION_LENGTH__+0x178>
		}
		break;
		
		case 1:
		//Parpadeo que confirma que se guardo la posici?n
		if (((PINC&(1<<PINC0))==0) && ((PINC&((1<<PINC1)|(1<<PINC2)|(1<<PINC3)))== 0x0E)){
 48e:	30 99       	sbic	0x06, 0	; 6
 490:	2f c0       	rjmp	.+94     	; 0x4f0 <__EEPROM_REGION_LENGTH__+0xf0>
 492:	86 b1       	in	r24, 0x06	; 6
 494:	8e 70       	andi	r24, 0x0E	; 14
 496:	8e 30       	cpi	r24, 0x0E	; 14
 498:	59 f5       	brne	.+86     	; 0x4f0 <__EEPROM_REGION_LENGTH__+0xf0>
			Execute_Position =1;
 49a:	81 e0       	ldi	r24, 0x01	; 1
 49c:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__DATA_REGION_ORIGIN__>
			//Escribir en la eprom la nueva posici?n 1
			//ExcuteEEPROM_Position(0,1,2,3,4,5);
			
			OCR1A = read_EEPROM(1)| read_EEPROM(0);
 4a0:	81 e0       	ldi	r24, 0x01	; 1
 4a2:	90 e0       	ldi	r25, 0x00	; 0
 4a4:	0e 94 78 05 	call	0xaf0	; 0xaf0 <read_EEPROM>
 4a8:	c8 2f       	mov	r28, r24
 4aa:	80 e0       	ldi	r24, 0x00	; 0
 4ac:	90 e0       	ldi	r25, 0x00	; 0
 4ae:	0e 94 78 05 	call	0xaf0	; 0xaf0 <read_EEPROM>
 4b2:	8c 2b       	or	r24, r28
 4b4:	90 e0       	ldi	r25, 0x00	; 0
 4b6:	90 93 89 00 	sts	0x0089, r25	; 0x800089 <__TEXT_REGION_LENGTH__+0x7f8089>
 4ba:	80 93 88 00 	sts	0x0088, r24	; 0x800088 <__TEXT_REGION_LENGTH__+0x7f8088>
			
			OCR1BL =read_EEPROM(2);
 4be:	82 e0       	ldi	r24, 0x02	; 2
 4c0:	90 e0       	ldi	r25, 0x00	; 0
 4c2:	0e 94 78 05 	call	0xaf0	; 0xaf0 <read_EEPROM>
 4c6:	80 93 8a 00 	sts	0x008A, r24	; 0x80008a <__TEXT_REGION_LENGTH__+0x7f808a>
			OCR1BH =read_EEPROM(3);
 4ca:	83 e0       	ldi	r24, 0x03	; 3
 4cc:	90 e0       	ldi	r25, 0x00	; 0
 4ce:	0e 94 78 05 	call	0xaf0	; 0xaf0 <read_EEPROM>
 4d2:	80 93 8b 00 	sts	0x008B, r24	; 0x80008b <__TEXT_REGION_LENGTH__+0x7f808b>
			OCR2A  =read_EEPROM(4);
 4d6:	84 e0       	ldi	r24, 0x04	; 4
 4d8:	90 e0       	ldi	r25, 0x00	; 0
 4da:	0e 94 78 05 	call	0xaf0	; 0xaf0 <read_EEPROM>
 4de:	80 93 b3 00 	sts	0x00B3, r24	; 0x8000b3 <__TEXT_REGION_LENGTH__+0x7f80b3>
			OCR2B  =read_EEPROM(5);
 4e2:	85 e0       	ldi	r24, 0x05	; 5
 4e4:	90 e0       	ldi	r25, 0x00	; 0
 4e6:	0e 94 78 05 	call	0xaf0	; 0xaf0 <read_EEPROM>
 4ea:	80 93 b4 00 	sts	0x00B4, r24	; 0x8000b4 <__TEXT_REGION_LENGTH__+0x7f80b4>
 4ee:	44 c0       	rjmp	.+136    	; 0x578 <__EEPROM_REGION_LENGTH__+0x178>
			
		}
		else if (((PINC&(1<<PINC1))==0) && ((PINC&((1<<PINC0)|(1<<PINC2)|(1<<PINC3)))== 0x0D)){
 4f0:	31 99       	sbic	0x06, 1	; 6
 4f2:	2f c0       	rjmp	.+94     	; 0x552 <__EEPROM_REGION_LENGTH__+0x152>
 4f4:	86 b1       	in	r24, 0x06	; 6
 4f6:	8d 70       	andi	r24, 0x0D	; 13
 4f8:	8d 30       	cpi	r24, 0x0D	; 13
 4fa:	59 f5       	brne	.+86     	; 0x552 <__EEPROM_REGION_LENGTH__+0x152>
			Execute_Position =2;
 4fc:	82 e0       	ldi	r24, 0x02	; 2
 4fe:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__DATA_REGION_ORIGIN__>
			//Escribir en la eprom la nueva posici?n 2
			//ExcuteEEPROM_Position(6,7,8,9,10,11);
			
			//OCR1AL =read_EEPROM(6);
			//OCR1AH =read_EEPROM(7);
			OCR1A = read_EEPROM(6)| read_EEPROM(7);
 502:	86 e0       	ldi	r24, 0x06	; 6
 504:	90 e0       	ldi	r25, 0x00	; 0
 506:	0e 94 78 05 	call	0xaf0	; 0xaf0 <read_EEPROM>
 50a:	c8 2f       	mov	r28, r24
 50c:	87 e0       	ldi	r24, 0x07	; 7
 50e:	90 e0       	ldi	r25, 0x00	; 0
 510:	0e 94 78 05 	call	0xaf0	; 0xaf0 <read_EEPROM>
 514:	8c 2b       	or	r24, r28
 516:	90 e0       	ldi	r25, 0x00	; 0
 518:	90 93 89 00 	sts	0x0089, r25	; 0x800089 <__TEXT_REGION_LENGTH__+0x7f8089>
 51c:	80 93 88 00 	sts	0x0088, r24	; 0x800088 <__TEXT_REGION_LENGTH__+0x7f8088>
			OCR1BL =read_EEPROM(8);
 520:	88 e0       	ldi	r24, 0x08	; 8
 522:	90 e0       	ldi	r25, 0x00	; 0
 524:	0e 94 78 05 	call	0xaf0	; 0xaf0 <read_EEPROM>
 528:	80 93 8a 00 	sts	0x008A, r24	; 0x80008a <__TEXT_REGION_LENGTH__+0x7f808a>
			OCR1BH =read_EEPROM(9);
 52c:	89 e0       	ldi	r24, 0x09	; 9
 52e:	90 e0       	ldi	r25, 0x00	; 0
 530:	0e 94 78 05 	call	0xaf0	; 0xaf0 <read_EEPROM>
 534:	80 93 8b 00 	sts	0x008B, r24	; 0x80008b <__TEXT_REGION_LENGTH__+0x7f808b>
			OCR2A =read_EEPROM(10);
 538:	8a e0       	ldi	r24, 0x0A	; 10
 53a:	90 e0       	ldi	r25, 0x00	; 0
 53c:	0e 94 78 05 	call	0xaf0	; 0xaf0 <read_EEPROM>
 540:	80 93 b3 00 	sts	0x00B3, r24	; 0x8000b3 <__TEXT_REGION_LENGTH__+0x7f80b3>
			OCR2B =read_EEPROM(11);
 544:	8b e0       	ldi	r24, 0x0B	; 11
 546:	90 e0       	ldi	r25, 0x00	; 0
 548:	0e 94 78 05 	call	0xaf0	; 0xaf0 <read_EEPROM>
 54c:	80 93 b4 00 	sts	0x00B4, r24	; 0x8000b4 <__TEXT_REGION_LENGTH__+0x7f80b4>
 550:	13 c0       	rjmp	.+38     	; 0x578 <__EEPROM_REGION_LENGTH__+0x178>
		}
		else if (((PINC&(1<<PINC2))==0) && ((PINC&((1<<PINC0)|(1<<PINC1)|(1<<PINC3)))== 0x0B)){
 552:	32 99       	sbic	0x06, 2	; 6
 554:	08 c0       	rjmp	.+16     	; 0x566 <__EEPROM_REGION_LENGTH__+0x166>
 556:	86 b1       	in	r24, 0x06	; 6
 558:	8b 70       	andi	r24, 0x0B	; 11
 55a:	8b 30       	cpi	r24, 0x0B	; 11
 55c:	21 f4       	brne	.+8      	; 0x566 <__EEPROM_REGION_LENGTH__+0x166>
			Execute_Position =3;
 55e:	83 e0       	ldi	r24, 0x03	; 3
 560:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__DATA_REGION_ORIGIN__>
 564:	09 c0       	rjmp	.+18     	; 0x578 <__EEPROM_REGION_LENGTH__+0x178>
			//Escribir en la eprom la nueva posici?n 3
			//ExcuteEEPROM_Position(12,13,14,15,16,17);
		}
		else if (((PINC&(1<<PINC3))==0) && ((PINC&((1<<PINC0)|(1<<PINC1)|(1<<PINC2)))== 0x07)){
 566:	33 99       	sbic	0x06, 3	; 6
 568:	07 c0       	rjmp	.+14     	; 0x578 <__EEPROM_REGION_LENGTH__+0x178>
 56a:	86 b1       	in	r24, 0x06	; 6
 56c:	87 70       	andi	r24, 0x07	; 7
 56e:	87 30       	cpi	r24, 0x07	; 7
 570:	19 f4       	brne	.+6      	; 0x578 <__EEPROM_REGION_LENGTH__+0x178>
			Execute_Position =4;
 572:	84 e0       	ldi	r24, 0x04	; 4
 574:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__DATA_REGION_ORIGIN__>
		
		default:
		break;
	}
	
}
 578:	ff 91       	pop	r31
 57a:	ef 91       	pop	r30
 57c:	cf 91       	pop	r28
 57e:	bf 91       	pop	r27
 580:	af 91       	pop	r26
 582:	9f 91       	pop	r25
 584:	8f 91       	pop	r24
 586:	7f 91       	pop	r23
 588:	6f 91       	pop	r22
 58a:	5f 91       	pop	r21
 58c:	4f 91       	pop	r20
 58e:	3f 91       	pop	r19
 590:	2f 91       	pop	r18
 592:	0f 90       	pop	r0
 594:	0f be       	out	0x3f, r0	; 63
 596:	0f 90       	pop	r0
 598:	1f 90       	pop	r1
 59a:	18 95       	reti

0000059c <__vector_18>:


ISR(USART_RX_vect){
 59c:	1f 92       	push	r1
 59e:	0f 92       	push	r0
 5a0:	0f b6       	in	r0, 0x3f	; 63
 5a2:	0f 92       	push	r0
 5a4:	11 24       	eor	r1, r1
 5a6:	8f 93       	push	r24
 5a8:	9f 93       	push	r25
	if (modo==1){
 5aa:	80 91 0f 01 	lds	r24, 0x010F	; 0x80010f <modo>
 5ae:	81 30       	cpi	r24, 0x01	; 1
 5b0:	b1 f4       	brne	.+44     	; 0x5de <__vector_18+0x42>
		switch(canal_UART){
 5b2:	80 91 04 01 	lds	r24, 0x0104	; 0x800104 <__data_end>
 5b6:	88 23       	and	r24, r24
 5b8:	19 f0       	breq	.+6      	; 0x5c0 <__vector_18+0x24>
 5ba:	81 30       	cpi	r24, 0x01	; 1
 5bc:	49 f0       	breq	.+18     	; 0x5d0 <__vector_18+0x34>
 5be:	0f c0       	rjmp	.+30     	; 0x5de <__vector_18+0x42>
			case 0:
			OCR1A = DUT_UART;            // Actualizamos el duty cycle
 5c0:	80 91 05 01 	lds	r24, 0x0105	; 0x800105 <DUT_UART>
 5c4:	90 e0       	ldi	r25, 0x00	; 0
 5c6:	90 93 89 00 	sts	0x0089, r25	; 0x800089 <__TEXT_REGION_LENGTH__+0x7f8089>
 5ca:	80 93 88 00 	sts	0x0088, r24	; 0x800088 <__TEXT_REGION_LENGTH__+0x7f8088>
			break;
 5ce:	07 c0       	rjmp	.+14     	; 0x5de <__vector_18+0x42>
			case 1:
			OCR1B = DUT_UART;			// Actualizamos el duty cycle
 5d0:	80 91 05 01 	lds	r24, 0x0105	; 0x800105 <DUT_UART>
 5d4:	90 e0       	ldi	r25, 0x00	; 0
 5d6:	90 93 8b 00 	sts	0x008B, r25	; 0x80008b <__TEXT_REGION_LENGTH__+0x7f808b>
 5da:	80 93 8a 00 	sts	0x008A, r24	; 0x80008a <__TEXT_REGION_LENGTH__+0x7f808a>
			break;
			default:
			break;
		}
	}
}
 5de:	9f 91       	pop	r25
 5e0:	8f 91       	pop	r24
 5e2:	0f 90       	pop	r0
 5e4:	0f be       	out	0x3f, r0	; 63
 5e6:	0f 90       	pop	r0
 5e8:	1f 90       	pop	r1
 5ea:	18 95       	reti

000005ec <__vector_21>:


ISR(ADC_vect){
 5ec:	1f 92       	push	r1
 5ee:	0f 92       	push	r0
 5f0:	0f b6       	in	r0, 0x3f	; 63
 5f2:	0f 92       	push	r0
 5f4:	11 24       	eor	r1, r1
 5f6:	0f 93       	push	r16
 5f8:	2f 93       	push	r18
 5fa:	3f 93       	push	r19
 5fc:	4f 93       	push	r20
 5fe:	5f 93       	push	r21
 600:	6f 93       	push	r22
 602:	7f 93       	push	r23
 604:	8f 93       	push	r24
 606:	9f 93       	push	r25
 608:	af 93       	push	r26
 60a:	bf 93       	push	r27
 60c:	ef 93       	push	r30
 60e:	ff 93       	push	r31
	if (modo==0){
 610:	80 91 0f 01 	lds	r24, 0x010F	; 0x80010f <modo>
 614:	81 11       	cpse	r24, r1
 616:	5f c0       	rjmp	.+190    	; 0x6d6 <__vector_21+0xea>
		//Actualizamos el valor del Dutty cycle
		valorADC = ADCH;        // Leemos solo ADCH por justificaci?n izquierda
 618:	80 91 79 00 	lds	r24, 0x0079	; 0x800079 <__TEXT_REGION_LENGTH__+0x7f8079>
 61c:	80 93 0e 01 	sts	0x010E, r24	; 0x80010e <valorADC>
		DTC1 = DutyCycle1(valorADC);	//rotor
 620:	80 91 0e 01 	lds	r24, 0x010E	; 0x80010e <valorADC>
 624:	0e 94 85 03 	call	0x70a	; 0x70a <DutyCycle1>
 628:	90 93 0d 01 	sts	0x010D, r25	; 0x80010d <DTC1+0x1>
 62c:	80 93 0c 01 	sts	0x010C, r24	; 0x80010c <DTC1>
		DTC2= DutyCycle2(valorADC);		//codo
 630:	80 91 0e 01 	lds	r24, 0x010E	; 0x80010e <valorADC>
 634:	0e 94 92 03 	call	0x724	; 0x724 <DutyCycle2>
 638:	90 93 0b 01 	sts	0x010B, r25	; 0x80010b <DTC2+0x1>
 63c:	80 93 0a 01 	sts	0x010A, r24	; 0x80010a <DTC2>
		DTC3= DutyCycle3(valorADC);		//mu?eca
 640:	80 91 0e 01 	lds	r24, 0x010E	; 0x80010e <valorADC>
 644:	0e 94 93 04 	call	0x926	; 0x926 <DutyCycle3>
 648:	90 e0       	ldi	r25, 0x00	; 0
 64a:	90 93 09 01 	sts	0x0109, r25	; 0x800109 <DTC3+0x1>
 64e:	80 93 08 01 	sts	0x0108, r24	; 0x800108 <DTC3>
		DTC4= DutyCycle4(valorADC);		//Garra
 652:	80 91 0e 01 	lds	r24, 0x010E	; 0x80010e <valorADC>
 656:	0e 94 a2 04 	call	0x944	; 0x944 <DutyCycle4>
 65a:	90 e0       	ldi	r25, 0x00	; 0
 65c:	90 93 07 01 	sts	0x0107, r25	; 0x800107 <DTC4+0x1>
 660:	80 93 06 01 	sts	0x0106, r24	; 0x800106 <DTC4>
		//Actualizamos el DutyCycle dependiendo de que canal se haya leido
		switch(canal_ADC){
 664:	80 91 02 01 	lds	r24, 0x0102	; 0x800102 <canal_ADC>
 668:	85 30       	cpi	r24, 0x05	; 5
 66a:	91 f0       	breq	.+36     	; 0x690 <__vector_21+0xa4>
 66c:	18 f4       	brcc	.+6      	; 0x674 <__vector_21+0x88>
 66e:	84 30       	cpi	r24, 0x04	; 4
 670:	31 f0       	breq	.+12     	; 0x67e <__vector_21+0x92>
 672:	24 c0       	rjmp	.+72     	; 0x6bc <__vector_21+0xd0>
 674:	86 30       	cpi	r24, 0x06	; 6
 676:	a9 f0       	breq	.+42     	; 0x6a2 <__vector_21+0xb6>
 678:	87 30       	cpi	r24, 0x07	; 7
 67a:	d1 f0       	breq	.+52     	; 0x6b0 <__vector_21+0xc4>
 67c:	1f c0       	rjmp	.+62     	; 0x6bc <__vector_21+0xd0>
			case 4:
			OCR1A = DTC1;			// Actualizamos el duty cycle del rotor
 67e:	80 91 0c 01 	lds	r24, 0x010C	; 0x80010c <DTC1>
 682:	90 91 0d 01 	lds	r25, 0x010D	; 0x80010d <DTC1+0x1>
 686:	90 93 89 00 	sts	0x0089, r25	; 0x800089 <__TEXT_REGION_LENGTH__+0x7f8089>
 68a:	80 93 88 00 	sts	0x0088, r24	; 0x800088 <__TEXT_REGION_LENGTH__+0x7f8088>
			break;
 68e:	16 c0       	rjmp	.+44     	; 0x6bc <__vector_21+0xd0>
			
			case 5:
			OCR1B = DTC2;			// Actualizamos el duty cycle //codo
 690:	80 91 0a 01 	lds	r24, 0x010A	; 0x80010a <DTC2>
 694:	90 91 0b 01 	lds	r25, 0x010B	; 0x80010b <DTC2+0x1>
 698:	90 93 8b 00 	sts	0x008B, r25	; 0x80008b <__TEXT_REGION_LENGTH__+0x7f808b>
 69c:	80 93 8a 00 	sts	0x008A, r24	; 0x80008a <__TEXT_REGION_LENGTH__+0x7f808a>
			break;
 6a0:	0d c0       	rjmp	.+26     	; 0x6bc <__vector_21+0xd0>
			
			case 6:
			OCR2A = DTC3;			// Actualizamos el duty cycle de muñeca
 6a2:	80 91 08 01 	lds	r24, 0x0108	; 0x800108 <DTC3>
 6a6:	90 91 09 01 	lds	r25, 0x0109	; 0x800109 <DTC3+0x1>
 6aa:	80 93 b3 00 	sts	0x00B3, r24	; 0x8000b3 <__TEXT_REGION_LENGTH__+0x7f80b3>
			break;
 6ae:	06 c0       	rjmp	.+12     	; 0x6bc <__vector_21+0xd0>
			
			case 7:
			OCR2B = DTC4;			// Actualizamos el duty cycle de garra
 6b0:	80 91 06 01 	lds	r24, 0x0106	; 0x800106 <DTC4>
 6b4:	90 91 07 01 	lds	r25, 0x0107	; 0x800107 <DTC4+0x1>
 6b8:	80 93 b4 00 	sts	0x00B4, r24	; 0x8000b4 <__TEXT_REGION_LENGTH__+0x7f80b4>
			break;
		}
		

		//Multiplexeo de canales de ADC para la proxuma lectura.
		if (canal_ADC>=7){
 6bc:	80 91 02 01 	lds	r24, 0x0102	; 0x800102 <canal_ADC>
 6c0:	87 30       	cpi	r24, 0x07	; 7
 6c2:	20 f0       	brcs	.+8      	; 0x6cc <__vector_21+0xe0>
			canal_ADC=4;
 6c4:	84 e0       	ldi	r24, 0x04	; 4
 6c6:	80 93 02 01 	sts	0x0102, r24	; 0x800102 <canal_ADC>
 6ca:	05 c0       	rjmp	.+10     	; 0x6d6 <__vector_21+0xea>
		}
		else {
			canal_ADC++;	//pasamos al siguiente canal
 6cc:	80 91 02 01 	lds	r24, 0x0102	; 0x800102 <canal_ADC>
 6d0:	8f 5f       	subi	r24, 0xFF	; 255
 6d2:	80 93 02 01 	sts	0x0102, r24	; 0x800102 <canal_ADC>
		}
	}
	
	ADC_init(ON, Vref_5V,canal_ADC,ON,prescaler_ADC);
 6d6:	40 91 02 01 	lds	r20, 0x0102	; 0x800102 <canal_ADC>
 6da:	00 e8       	ldi	r16, 0x80	; 128
 6dc:	21 e0       	ldi	r18, 0x01	; 1
 6de:	65 e0       	ldi	r22, 0x05	; 5
 6e0:	81 e0       	ldi	r24, 0x01	; 1
 6e2:	0e 94 6a 00 	call	0xd4	; 0xd4 <ADC_init>
}
 6e6:	ff 91       	pop	r31
 6e8:	ef 91       	pop	r30
 6ea:	bf 91       	pop	r27
 6ec:	af 91       	pop	r26
 6ee:	9f 91       	pop	r25
 6f0:	8f 91       	pop	r24
 6f2:	7f 91       	pop	r23
 6f4:	6f 91       	pop	r22
 6f6:	5f 91       	pop	r21
 6f8:	4f 91       	pop	r20
 6fa:	3f 91       	pop	r19
 6fc:	2f 91       	pop	r18
 6fe:	0f 91       	pop	r16
 700:	0f 90       	pop	r0
 702:	0f be       	out	0x3f, r0	; 63
 704:	0f 90       	pop	r0
 706:	1f 90       	pop	r1
 708:	18 95       	reti

0000070a <DutyCycle1>:
#include <avr/interrupt.h>
#include <util/delay.h>
#include <stdint.h>

uint16_t DutyCycle1(uint8_t lec_ADC){ //Rotor
	return (1010UL + lec_ADC * (3080UL/255));  //Mapeo para el dutycycle del PWM
 70a:	90 e0       	ldi	r25, 0x00	; 0
 70c:	9c 01       	movw	r18, r24
 70e:	22 0f       	add	r18, r18
 710:	33 1f       	adc	r19, r19
 712:	82 0f       	add	r24, r18
 714:	93 1f       	adc	r25, r19
 716:	88 0f       	add	r24, r24
 718:	99 1f       	adc	r25, r25
 71a:	88 0f       	add	r24, r24
 71c:	99 1f       	adc	r25, r25
	//Para la posici?n 0? --> OCR1x = 1000
	//Para la posici?n 180? --> OCR1x = 5000
	//Diferencia/rango permitido 4000
	//Se realiza una raz?n entre la lectura y el valor maximo de la lectrua y se multiplica con el rango permitido
}
 71e:	8e 50       	subi	r24, 0x0E	; 14
 720:	9c 4f       	sbci	r25, 0xFC	; 252
 722:	08 95       	ret

00000724 <DutyCycle2>:

uint16_t DutyCycle2(uint8_t lec_ADC){	//codo
	return (1345UL + lec_ADC * (2100UL/255));  //Mapeo para el dutycycle del PWM
 724:	90 e0       	ldi	r25, 0x00	; 0
 726:	88 0f       	add	r24, r24
 728:	99 1f       	adc	r25, r25
 72a:	88 0f       	add	r24, r24
 72c:	99 1f       	adc	r25, r25
 72e:	88 0f       	add	r24, r24
 730:	99 1f       	adc	r25, r25
	//Para la posici?n 0? --> OCR1x = 1000
	//Para la posici?n 180? --> OCR1x = 5000
	//Diferencia/rango permitido 4000
	//Se realiza una raz?n entre la lectura y el valor maximo de la lectrua y se multiplica con el rango permitido
}
 732:	8f 5b       	subi	r24, 0xBF	; 191
 734:	9a 4f       	sbci	r25, 0xFA	; 250
 736:	08 95       	ret

00000738 <initPWM1>:

	void initPWM1(uint8_t compare, uint8_t inv, uint8_t mode, uint16_t prescaler, uint16_t periodo) {
 738:	0f 93       	push	r16
 73a:	1f 93       	push	r17
		TCCR1A = 0;
 73c:	10 92 80 00 	sts	0x0080, r1	; 0x800080 <__TEXT_REGION_LENGTH__+0x7f8080>
		TCCR1B = 0;
 740:	10 92 81 00 	sts	0x0081, r1	; 0x800081 <__TEXT_REGION_LENGTH__+0x7f8081>
	
		//OCR1B
		if (compare==0){
 744:	81 11       	cpse	r24, r1
 746:	0e c0       	rjmp	.+28     	; 0x764 <initPWM1+0x2c>
			if (inv==0) {
 748:	61 11       	cpse	r22, r1
 74a:	06 c0       	rjmp	.+12     	; 0x758 <initPWM1+0x20>
				TCCR1A |= (1<<COM1B1);	//No invertido
 74c:	a0 e8       	ldi	r26, 0x80	; 128
 74e:	b0 e0       	ldi	r27, 0x00	; 0
 750:	8c 91       	ld	r24, X
 752:	80 62       	ori	r24, 0x20	; 32
 754:	8c 93       	st	X, r24
 756:	25 c0       	rjmp	.+74     	; 0x7a2 <initPWM1+0x6a>
			}
			else {
				TCCR1A |= (1<<COM1B1) | (1<<COM1B0); 
 758:	a0 e8       	ldi	r26, 0x80	; 128
 75a:	b0 e0       	ldi	r27, 0x00	; 0
 75c:	8c 91       	ld	r24, X
 75e:	80 63       	ori	r24, 0x30	; 48
 760:	8c 93       	st	X, r24
 762:	1f c0       	rjmp	.+62     	; 0x7a2 <initPWM1+0x6a>
			}
		}
		//OCR1A
		else if (compare==1) {
 764:	81 30       	cpi	r24, 0x01	; 1
 766:	71 f4       	brne	.+28     	; 0x784 <initPWM1+0x4c>
			if (inv==0) {
 768:	61 11       	cpse	r22, r1
 76a:	06 c0       	rjmp	.+12     	; 0x778 <initPWM1+0x40>
				TCCR1A |= (1<<COM1A1); //No invertido
 76c:	a0 e8       	ldi	r26, 0x80	; 128
 76e:	b0 e0       	ldi	r27, 0x00	; 0
 770:	8c 91       	ld	r24, X
 772:	80 68       	ori	r24, 0x80	; 128
 774:	8c 93       	st	X, r24
 776:	15 c0       	rjmp	.+42     	; 0x7a2 <initPWM1+0x6a>
			}
			else {
				TCCR1A |= (1<<COM1A1) | (1<<COM1A0);
 778:	a0 e8       	ldi	r26, 0x80	; 128
 77a:	b0 e0       	ldi	r27, 0x00	; 0
 77c:	8c 91       	ld	r24, X
 77e:	80 6c       	ori	r24, 0xC0	; 192
 780:	8c 93       	st	X, r24
 782:	0f c0       	rjmp	.+30     	; 0x7a2 <initPWM1+0x6a>
			}
		}
		//Esta es util para inicializar el timer1 con las dos se?ales PWM 
		else if (compare==2){
 784:	82 30       	cpi	r24, 0x02	; 2
 786:	69 f4       	brne	.+26     	; 0x7a2 <initPWM1+0x6a>
			if (inv==0) {
 788:	61 11       	cpse	r22, r1
 78a:	06 c0       	rjmp	.+12     	; 0x798 <initPWM1+0x60>
				TCCR1A |= (1<<COM1A1)|(1<<COM1B1); //No invertido
 78c:	a0 e8       	ldi	r26, 0x80	; 128
 78e:	b0 e0       	ldi	r27, 0x00	; 0
 790:	8c 91       	ld	r24, X
 792:	80 6a       	ori	r24, 0xA0	; 160
 794:	8c 93       	st	X, r24
 796:	05 c0       	rjmp	.+10     	; 0x7a2 <initPWM1+0x6a>
			}
			else {
				TCCR1A |= (1<<COM1A1) | (1<<COM1A0)|(1<<COM1B1) | (1<<COM1B0);
 798:	a0 e8       	ldi	r26, 0x80	; 128
 79a:	b0 e0       	ldi	r27, 0x00	; 0
 79c:	8c 91       	ld	r24, X
 79e:	80 6f       	ori	r24, 0xF0	; 240
 7a0:	8c 93       	st	X, r24
			}
		}
	
		switch (mode)
 7a2:	50 e0       	ldi	r21, 0x00	; 0
 7a4:	fa 01       	movw	r30, r20
 7a6:	31 97       	sbiw	r30, 0x01	; 1
 7a8:	ef 30       	cpi	r30, 0x0F	; 15
 7aa:	f1 05       	cpc	r31, r1
 7ac:	08 f0       	brcs	.+2      	; 0x7b0 <initPWM1+0x78>
 7ae:	74 c0       	rjmp	.+232    	; 0x898 <__DATA_REGION_LENGTH__+0x98>
 7b0:	e4 5c       	subi	r30, 0xC4	; 196
 7b2:	ff 4f       	sbci	r31, 0xFF	; 255
 7b4:	0c 94 ca 05 	jmp	0xb94	; 0xb94 <__tablejump2__>
		{
			case 1:	 //PWM Phase correct 8 bits
			TCCR1A |= (1<<WGM10);						
 7b8:	e0 e8       	ldi	r30, 0x80	; 128
 7ba:	f0 e0       	ldi	r31, 0x00	; 0
 7bc:	80 81       	ld	r24, Z
 7be:	81 60       	ori	r24, 0x01	; 1
 7c0:	80 83       	st	Z, r24
			break;
 7c2:	74 c0       	rjmp	.+232    	; 0x8ac <__DATA_REGION_LENGTH__+0xac>
		
			case 2:	//PWM Phase correct 9 bits		
			TCCR1A |= (1<<WGM11);
 7c4:	e0 e8       	ldi	r30, 0x80	; 128
 7c6:	f0 e0       	ldi	r31, 0x00	; 0
 7c8:	80 81       	ld	r24, Z
 7ca:	82 60       	ori	r24, 0x02	; 2
 7cc:	80 83       	st	Z, r24
			break;
 7ce:	6e c0       	rjmp	.+220    	; 0x8ac <__DATA_REGION_LENGTH__+0xac>
		
			case 3:	//PWM Phase correct 10 bits
			TCCR1A |= (1<<WGM11) | (1<<WGM10);     
 7d0:	e0 e8       	ldi	r30, 0x80	; 128
 7d2:	f0 e0       	ldi	r31, 0x00	; 0
 7d4:	80 81       	ld	r24, Z
 7d6:	83 60       	ori	r24, 0x03	; 3
 7d8:	80 83       	st	Z, r24
			break;
 7da:	68 c0       	rjmp	.+208    	; 0x8ac <__DATA_REGION_LENGTH__+0xac>
		
			case 5:	//PWM Fast 8 bits
			TCCR1A |=  (1<<WGM10);
 7dc:	e0 e8       	ldi	r30, 0x80	; 128
 7de:	f0 e0       	ldi	r31, 0x00	; 0
 7e0:	80 81       	ld	r24, Z
 7e2:	81 60       	ori	r24, 0x01	; 1
 7e4:	80 83       	st	Z, r24
			TCCR1B |= (1<<WGM12);
 7e6:	e1 e8       	ldi	r30, 0x81	; 129
 7e8:	f0 e0       	ldi	r31, 0x00	; 0
 7ea:	80 81       	ld	r24, Z
 7ec:	88 60       	ori	r24, 0x08	; 8
 7ee:	80 83       	st	Z, r24
			break;
 7f0:	5d c0       	rjmp	.+186    	; 0x8ac <__DATA_REGION_LENGTH__+0xac>
		
			case 6: //PWM Fast 9 bits
			TCCR1A |= (1<<WGM11);
 7f2:	e0 e8       	ldi	r30, 0x80	; 128
 7f4:	f0 e0       	ldi	r31, 0x00	; 0
 7f6:	80 81       	ld	r24, Z
 7f8:	82 60       	ori	r24, 0x02	; 2
 7fa:	80 83       	st	Z, r24
			TCCR1B |= (1<<WGM12);
 7fc:	e1 e8       	ldi	r30, 0x81	; 129
 7fe:	f0 e0       	ldi	r31, 0x00	; 0
 800:	80 81       	ld	r24, Z
 802:	88 60       	ori	r24, 0x08	; 8
 804:	80 83       	st	Z, r24
			break;
 806:	52 c0       	rjmp	.+164    	; 0x8ac <__DATA_REGION_LENGTH__+0xac>
		
			case 7: //PWM Fast 10 bits
			TCCR1A |= (1<<WGM11) | (1<<WGM10);
 808:	e0 e8       	ldi	r30, 0x80	; 128
 80a:	f0 e0       	ldi	r31, 0x00	; 0
 80c:	80 81       	ld	r24, Z
 80e:	83 60       	ori	r24, 0x03	; 3
 810:	80 83       	st	Z, r24
			TCCR1B |= (1<<WGM12);
 812:	e1 e8       	ldi	r30, 0x81	; 129
 814:	f0 e0       	ldi	r31, 0x00	; 0
 816:	80 81       	ld	r24, Z
 818:	88 60       	ori	r24, 0x08	; 8
 81a:	80 83       	st	Z, r24
			break;
 81c:	47 c0       	rjmp	.+142    	; 0x8ac <__DATA_REGION_LENGTH__+0xac>
		
			case 8: //PWM Phase and frecuency correct TOP=ICR1 
			TCCR1B |= (1<<WGM13);
 81e:	e1 e8       	ldi	r30, 0x81	; 129
 820:	f0 e0       	ldi	r31, 0x00	; 0
 822:	80 81       	ld	r24, Z
 824:	80 61       	ori	r24, 0x10	; 16
 826:	80 83       	st	Z, r24
			break;
 828:	41 c0       	rjmp	.+130    	; 0x8ac <__DATA_REGION_LENGTH__+0xac>
		
			case 9:	//PWM Phase and frecuency correct TOP=OCR1A 
			TCCR1B |= (1<<WGM13);
 82a:	e1 e8       	ldi	r30, 0x81	; 129
 82c:	f0 e0       	ldi	r31, 0x00	; 0
 82e:	80 81       	ld	r24, Z
 830:	80 61       	ori	r24, 0x10	; 16
 832:	80 83       	st	Z, r24
			TCCR1A |= (1<<WGM10);
 834:	e0 e8       	ldi	r30, 0x80	; 128
 836:	f0 e0       	ldi	r31, 0x00	; 0
 838:	80 81       	ld	r24, Z
 83a:	81 60       	ori	r24, 0x01	; 1
 83c:	80 83       	st	Z, r24
			break;
 83e:	36 c0       	rjmp	.+108    	; 0x8ac <__DATA_REGION_LENGTH__+0xac>
		
			case 10: //PWM Phase correct TOP=ICR1 
			TCCR1B |= (1<<WGM13);
 840:	e1 e8       	ldi	r30, 0x81	; 129
 842:	f0 e0       	ldi	r31, 0x00	; 0
 844:	80 81       	ld	r24, Z
 846:	80 61       	ori	r24, 0x10	; 16
 848:	80 83       	st	Z, r24
			TCCR1A |= (1<<WGM11);
 84a:	e0 e8       	ldi	r30, 0x80	; 128
 84c:	f0 e0       	ldi	r31, 0x00	; 0
 84e:	80 81       	ld	r24, Z
 850:	82 60       	ori	r24, 0x02	; 2
 852:	80 83       	st	Z, r24
			break;
 854:	2b c0       	rjmp	.+86     	; 0x8ac <__DATA_REGION_LENGTH__+0xac>
		
			case 11: //PWM Phase correct TOP=OCR1A 
			TCCR1A |= (1<<WGM11) | (1<<WGM10);
 856:	e0 e8       	ldi	r30, 0x80	; 128
 858:	f0 e0       	ldi	r31, 0x00	; 0
 85a:	80 81       	ld	r24, Z
 85c:	83 60       	ori	r24, 0x03	; 3
 85e:	80 83       	st	Z, r24
			TCCR1B |= (1<<WGM13);
 860:	e1 e8       	ldi	r30, 0x81	; 129
 862:	f0 e0       	ldi	r31, 0x00	; 0
 864:	80 81       	ld	r24, Z
 866:	80 61       	ori	r24, 0x10	; 16
 868:	80 83       	st	Z, r24
			break;
 86a:	20 c0       	rjmp	.+64     	; 0x8ac <__DATA_REGION_LENGTH__+0xac>
		
			case 14: //PWM Fast TOP=ICR1
			TCCR1A |= (1<<WGM11);
 86c:	e0 e8       	ldi	r30, 0x80	; 128
 86e:	f0 e0       	ldi	r31, 0x00	; 0
 870:	80 81       	ld	r24, Z
 872:	82 60       	ori	r24, 0x02	; 2
 874:	80 83       	st	Z, r24
			TCCR1B |= (1<<WGM12) | (1<<WGM13);
 876:	e1 e8       	ldi	r30, 0x81	; 129
 878:	f0 e0       	ldi	r31, 0x00	; 0
 87a:	80 81       	ld	r24, Z
 87c:	88 61       	ori	r24, 0x18	; 24
 87e:	80 83       	st	Z, r24
			break;
 880:	15 c0       	rjmp	.+42     	; 0x8ac <__DATA_REGION_LENGTH__+0xac>
		
			case 15: //PWM Fast TOP=OCR1A 
			TCCR1A |= (1<<WGM11) | (1<<WGM10);
 882:	e0 e8       	ldi	r30, 0x80	; 128
 884:	f0 e0       	ldi	r31, 0x00	; 0
 886:	80 81       	ld	r24, Z
 888:	83 60       	ori	r24, 0x03	; 3
 88a:	80 83       	st	Z, r24
			TCCR1B |= (1<<WGM12) | (1<<WGM13);
 88c:	e1 e8       	ldi	r30, 0x81	; 129
 88e:	f0 e0       	ldi	r31, 0x00	; 0
 890:	80 81       	ld	r24, Z
 892:	88 61       	ori	r24, 0x18	; 24
 894:	80 83       	st	Z, r24
			break;
 896:	0a c0       	rjmp	.+20     	; 0x8ac <__DATA_REGION_LENGTH__+0xac>
		
			default:	
			TCCR1A |= (1<<WGM11);
 898:	e0 e8       	ldi	r30, 0x80	; 128
 89a:	f0 e0       	ldi	r31, 0x00	; 0
 89c:	80 81       	ld	r24, Z
 89e:	82 60       	ori	r24, 0x02	; 2
 8a0:	80 83       	st	Z, r24
			TCCR1B |= (1<<WGM12) | (1<<WGM13);
 8a2:	e1 e8       	ldi	r30, 0x81	; 129
 8a4:	f0 e0       	ldi	r31, 0x00	; 0
 8a6:	80 81       	ld	r24, Z
 8a8:	88 61       	ori	r24, 0x18	; 24
 8aa:	80 83       	st	Z, r24
			break;
		}
	
		switch (prescaler){
 8ac:	20 34       	cpi	r18, 0x40	; 64
 8ae:	31 05       	cpc	r19, r1
 8b0:	e1 f0       	breq	.+56     	; 0x8ea <__DATA_REGION_LENGTH__+0xea>
 8b2:	38 f4       	brcc	.+14     	; 0x8c2 <__DATA_REGION_LENGTH__+0xc2>
 8b4:	21 30       	cpi	r18, 0x01	; 1
 8b6:	31 05       	cpc	r19, r1
 8b8:	61 f0       	breq	.+24     	; 0x8d2 <__DATA_REGION_LENGTH__+0xd2>
 8ba:	28 30       	cpi	r18, 0x08	; 8
 8bc:	31 05       	cpc	r19, r1
 8be:	79 f0       	breq	.+30     	; 0x8de <__DATA_REGION_LENGTH__+0xde>
 8c0:	26 c0       	rjmp	.+76     	; 0x90e <__stack+0xf>
 8c2:	21 15       	cp	r18, r1
 8c4:	81 e0       	ldi	r24, 0x01	; 1
 8c6:	38 07       	cpc	r19, r24
 8c8:	b1 f0       	breq	.+44     	; 0x8f6 <__DATA_REGION_LENGTH__+0xf6>
 8ca:	21 15       	cp	r18, r1
 8cc:	34 40       	sbci	r19, 0x04	; 4
 8ce:	c9 f0       	breq	.+50     	; 0x902 <__stack+0x3>
 8d0:	1e c0       	rjmp	.+60     	; 0x90e <__stack+0xf>
			case 1:
			TCCR1B |= (1<<CS10);
 8d2:	e1 e8       	ldi	r30, 0x81	; 129
 8d4:	f0 e0       	ldi	r31, 0x00	; 0
 8d6:	80 81       	ld	r24, Z
 8d8:	81 60       	ori	r24, 0x01	; 1
 8da:	80 83       	st	Z, r24
			break;
 8dc:	1d c0       	rjmp	.+58     	; 0x918 <__stack+0x19>
			case 8:
			TCCR1B |= (1<<CS11);
 8de:	e1 e8       	ldi	r30, 0x81	; 129
 8e0:	f0 e0       	ldi	r31, 0x00	; 0
 8e2:	80 81       	ld	r24, Z
 8e4:	82 60       	ori	r24, 0x02	; 2
 8e6:	80 83       	st	Z, r24
			break;
 8e8:	17 c0       	rjmp	.+46     	; 0x918 <__stack+0x19>
			case 64:
			TCCR1B |= (1<<CS10)|(1<<CS11);
 8ea:	e1 e8       	ldi	r30, 0x81	; 129
 8ec:	f0 e0       	ldi	r31, 0x00	; 0
 8ee:	80 81       	ld	r24, Z
 8f0:	83 60       	ori	r24, 0x03	; 3
 8f2:	80 83       	st	Z, r24
			break;
 8f4:	11 c0       	rjmp	.+34     	; 0x918 <__stack+0x19>
			case 256:
			TCCR1B |= (1<<CS12);
 8f6:	e1 e8       	ldi	r30, 0x81	; 129
 8f8:	f0 e0       	ldi	r31, 0x00	; 0
 8fa:	80 81       	ld	r24, Z
 8fc:	84 60       	ori	r24, 0x04	; 4
 8fe:	80 83       	st	Z, r24
			break;
 900:	0b c0       	rjmp	.+22     	; 0x918 <__stack+0x19>
			case 1024:
			TCCR1B |= (1<<CS10)|(1<<CS12);
 902:	e1 e8       	ldi	r30, 0x81	; 129
 904:	f0 e0       	ldi	r31, 0x00	; 0
 906:	80 81       	ld	r24, Z
 908:	85 60       	ori	r24, 0x05	; 5
 90a:	80 83       	st	Z, r24
			break;
 90c:	05 c0       	rjmp	.+10     	; 0x918 <__stack+0x19>
			default:
			TCCR1B &= ~((1<<CS10)|(1<<CS12)|(1<<CS11));
 90e:	e1 e8       	ldi	r30, 0x81	; 129
 910:	f0 e0       	ldi	r31, 0x00	; 0
 912:	80 81       	ld	r24, Z
 914:	88 7f       	andi	r24, 0xF8	; 248
 916:	80 83       	st	Z, r24
			break;
			}	
	
		ICR1 = periodo;   // TOP value para 50Hz
 918:	10 93 87 00 	sts	0x0087, r17	; 0x800087 <__TEXT_REGION_LENGTH__+0x7f8087>
 91c:	00 93 86 00 	sts	0x0086, r16	; 0x800086 <__TEXT_REGION_LENGTH__+0x7f8086>
 920:	1f 91       	pop	r17
 922:	0f 91       	pop	r16
 924:	08 95       	ret

00000926 <DutyCycle3>:
#include <avr/interrupt.h>
#include <util/delay.h>
#include <stdint.h>

	uint8_t DutyCycle3( uint8_t valor_ADC){ //muñeca
		return (11UL+(valor_ADC*50UL)/255);
 926:	28 2f       	mov	r18, r24
 928:	30 e0       	ldi	r19, 0x00	; 0
 92a:	a2 e3       	ldi	r26, 0x32	; 50
 92c:	b0 e0       	ldi	r27, 0x00	; 0
 92e:	0e 94 d0 05 	call	0xba0	; 0xba0 <__umulhisi3>
 932:	2f ef       	ldi	r18, 0xFF	; 255
 934:	30 e0       	ldi	r19, 0x00	; 0
 936:	40 e0       	ldi	r20, 0x00	; 0
 938:	50 e0       	ldi	r21, 0x00	; 0
 93a:	0e 94 a8 05 	call	0xb50	; 0xb50 <__udivmodsi4>
	}
 93e:	8b e0       	ldi	r24, 0x0B	; 11
 940:	82 0f       	add	r24, r18
 942:	08 95       	ret

00000944 <DutyCycle4>:

	uint8_t DutyCycle4( uint8_t valor_ADC){
		return (6UL+(valor_ADC*8UL)/255);
 944:	90 e0       	ldi	r25, 0x00	; 0
 946:	a0 e0       	ldi	r26, 0x00	; 0
 948:	b0 e0       	ldi	r27, 0x00	; 0
 94a:	88 0f       	add	r24, r24
 94c:	99 1f       	adc	r25, r25
 94e:	aa 1f       	adc	r26, r26
 950:	bb 1f       	adc	r27, r27
 952:	88 0f       	add	r24, r24
 954:	99 1f       	adc	r25, r25
 956:	aa 1f       	adc	r26, r26
 958:	bb 1f       	adc	r27, r27
 95a:	bc 01       	movw	r22, r24
 95c:	cd 01       	movw	r24, r26
 95e:	66 0f       	add	r22, r22
 960:	77 1f       	adc	r23, r23
 962:	88 1f       	adc	r24, r24
 964:	99 1f       	adc	r25, r25
 966:	2f ef       	ldi	r18, 0xFF	; 255
 968:	30 e0       	ldi	r19, 0x00	; 0
 96a:	40 e0       	ldi	r20, 0x00	; 0
 96c:	50 e0       	ldi	r21, 0x00	; 0
 96e:	0e 94 a8 05 	call	0xb50	; 0xb50 <__udivmodsi4>
		/*Servo de la garra
		
		*/
	}
 972:	86 e0       	ldi	r24, 0x06	; 6
 974:	82 0f       	add	r24, r18
 976:	08 95       	ret

00000978 <initPWM2>:

	void initPWM2(uint8_t compare, uint8_t inv, uint8_t mode, uint16_t prescaler) {
		TCCR2A = 0;
 978:	10 92 b0 00 	sts	0x00B0, r1	; 0x8000b0 <__TEXT_REGION_LENGTH__+0x7f80b0>
		TCCR2B = 0;
 97c:	10 92 b1 00 	sts	0x00B1, r1	; 0x8000b1 <__TEXT_REGION_LENGTH__+0x7f80b1>
		
		//OCR2B
		if (compare==0){
 980:	81 11       	cpse	r24, r1
 982:	0e c0       	rjmp	.+28     	; 0x9a0 <initPWM2+0x28>
			if (inv==0) {
 984:	61 11       	cpse	r22, r1
 986:	06 c0       	rjmp	.+12     	; 0x994 <initPWM2+0x1c>
				TCCR2A |= (1<<COM2B1);	//No invertido
 988:	e0 eb       	ldi	r30, 0xB0	; 176
 98a:	f0 e0       	ldi	r31, 0x00	; 0
 98c:	80 81       	ld	r24, Z
 98e:	80 62       	ori	r24, 0x20	; 32
 990:	80 83       	st	Z, r24
 992:	25 c0       	rjmp	.+74     	; 0x9de <initPWM2+0x66>
			}
			else {
				TCCR2A |= (1<<COM2B1) | (1<<COM2B0);
 994:	e0 eb       	ldi	r30, 0xB0	; 176
 996:	f0 e0       	ldi	r31, 0x00	; 0
 998:	80 81       	ld	r24, Z
 99a:	80 63       	ori	r24, 0x30	; 48
 99c:	80 83       	st	Z, r24
 99e:	1f c0       	rjmp	.+62     	; 0x9de <initPWM2+0x66>
			}
		}
		//OCR2A
		else if (compare==1) {
 9a0:	81 30       	cpi	r24, 0x01	; 1
 9a2:	71 f4       	brne	.+28     	; 0x9c0 <initPWM2+0x48>
			if (inv==0) {
 9a4:	61 11       	cpse	r22, r1
 9a6:	06 c0       	rjmp	.+12     	; 0x9b4 <initPWM2+0x3c>
				TCCR2A |= (1<<COM2A1); //No invertido
 9a8:	e0 eb       	ldi	r30, 0xB0	; 176
 9aa:	f0 e0       	ldi	r31, 0x00	; 0
 9ac:	80 81       	ld	r24, Z
 9ae:	80 68       	ori	r24, 0x80	; 128
 9b0:	80 83       	st	Z, r24
 9b2:	15 c0       	rjmp	.+42     	; 0x9de <initPWM2+0x66>
			}
			else {
				TCCR2A |= (1<<COM2A1) | (1<<COM2A0);
 9b4:	e0 eb       	ldi	r30, 0xB0	; 176
 9b6:	f0 e0       	ldi	r31, 0x00	; 0
 9b8:	80 81       	ld	r24, Z
 9ba:	80 6c       	ori	r24, 0xC0	; 192
 9bc:	80 83       	st	Z, r24
 9be:	0f c0       	rjmp	.+30     	; 0x9de <initPWM2+0x66>
			}
		}
		//Esta es util para inicializar el timer1 con las dos señales PWM
		else if (compare==2){
 9c0:	82 30       	cpi	r24, 0x02	; 2
 9c2:	69 f4       	brne	.+26     	; 0x9de <initPWM2+0x66>
			if (inv==0) {
 9c4:	61 11       	cpse	r22, r1
 9c6:	06 c0       	rjmp	.+12     	; 0x9d4 <initPWM2+0x5c>
				TCCR2A |= (1<<COM2A1)|(1<<COM2B1); //No invertido
 9c8:	e0 eb       	ldi	r30, 0xB0	; 176
 9ca:	f0 e0       	ldi	r31, 0x00	; 0
 9cc:	80 81       	ld	r24, Z
 9ce:	80 6a       	ori	r24, 0xA0	; 160
 9d0:	80 83       	st	Z, r24
 9d2:	05 c0       	rjmp	.+10     	; 0x9de <initPWM2+0x66>
			}
			else {
				TCCR2A |= (1<<COM2A1) | (1<<COM2A0)|(1<<COM2B1) | (1<<COM2B0);
 9d4:	e0 eb       	ldi	r30, 0xB0	; 176
 9d6:	f0 e0       	ldi	r31, 0x00	; 0
 9d8:	80 81       	ld	r24, Z
 9da:	80 6f       	ori	r24, 0xF0	; 240
 9dc:	80 83       	st	Z, r24
			}
		}
		
		switch (mode)
 9de:	43 30       	cpi	r20, 0x03	; 3
 9e0:	b9 f0       	breq	.+46     	; 0xa10 <initPWM2+0x98>
 9e2:	28 f4       	brcc	.+10     	; 0x9ee <initPWM2+0x76>
 9e4:	41 30       	cpi	r20, 0x01	; 1
 9e6:	41 f0       	breq	.+16     	; 0x9f8 <initPWM2+0x80>
 9e8:	42 30       	cpi	r20, 0x02	; 2
 9ea:	61 f0       	breq	.+24     	; 0xa04 <initPWM2+0x8c>
 9ec:	2d c0       	rjmp	.+90     	; 0xa48 <initPWM2+0xd0>
 9ee:	45 30       	cpi	r20, 0x05	; 5
 9f0:	a9 f0       	breq	.+42     	; 0xa1c <initPWM2+0xa4>
 9f2:	47 30       	cpi	r20, 0x07	; 7
 9f4:	f1 f0       	breq	.+60     	; 0xa32 <initPWM2+0xba>
 9f6:	28 c0       	rjmp	.+80     	; 0xa48 <initPWM2+0xd0>
		{
			case 1:	 //PWM Phase correct
			TCCR2A |= (1<<WGM20);
 9f8:	e0 eb       	ldi	r30, 0xB0	; 176
 9fa:	f0 e0       	ldi	r31, 0x00	; 0
 9fc:	80 81       	ld	r24, Z
 9fe:	81 60       	ori	r24, 0x01	; 1
 a00:	80 83       	st	Z, r24
			break;
 a02:	2c c0       	rjmp	.+88     	; 0xa5c <initPWM2+0xe4>
			
			case 2:	//CTC
			TCCR2A |= (1<<WGM21);
 a04:	e0 eb       	ldi	r30, 0xB0	; 176
 a06:	f0 e0       	ldi	r31, 0x00	; 0
 a08:	80 81       	ld	r24, Z
 a0a:	82 60       	ori	r24, 0x02	; 2
 a0c:	80 83       	st	Z, r24
			break;
 a0e:	26 c0       	rjmp	.+76     	; 0xa5c <initPWM2+0xe4>
			
			case 3:	//PWM FAST 
			TCCR2A |= (1<<WGM21) | (1<<WGM20);
 a10:	e0 eb       	ldi	r30, 0xB0	; 176
 a12:	f0 e0       	ldi	r31, 0x00	; 0
 a14:	80 81       	ld	r24, Z
 a16:	83 60       	ori	r24, 0x03	; 3
 a18:	80 83       	st	Z, r24
			break;
 a1a:	20 c0       	rjmp	.+64     	; 0xa5c <initPWM2+0xe4>
			
			case 5: //PWM phase correct TOP - OCRA en este caso OCR2A
			TCCR2A |= (1<<WGM20);
 a1c:	e0 eb       	ldi	r30, 0xB0	; 176
 a1e:	f0 e0       	ldi	r31, 0x00	; 0
 a20:	80 81       	ld	r24, Z
 a22:	81 60       	ori	r24, 0x01	; 1
 a24:	80 83       	st	Z, r24
			TCCR2B |= (1<<WGM22);
 a26:	e1 eb       	ldi	r30, 0xB1	; 177
 a28:	f0 e0       	ldi	r31, 0x00	; 0
 a2a:	80 81       	ld	r24, Z
 a2c:	88 60       	ori	r24, 0x08	; 8
 a2e:	80 83       	st	Z, r24
			break;
 a30:	15 c0       	rjmp	.+42     	; 0xa5c <initPWM2+0xe4>
			
			case 7:	//PWM FAST top - OCRA
			TCCR2B |= (1<<WGM22);
 a32:	e1 eb       	ldi	r30, 0xB1	; 177
 a34:	f0 e0       	ldi	r31, 0x00	; 0
 a36:	80 81       	ld	r24, Z
 a38:	88 60       	ori	r24, 0x08	; 8
 a3a:	80 83       	st	Z, r24
			TCCR2A |= (1<<WGM20)|(1<<WGM21);
 a3c:	e0 eb       	ldi	r30, 0xB0	; 176
 a3e:	f0 e0       	ldi	r31, 0x00	; 0
 a40:	80 81       	ld	r24, Z
 a42:	83 60       	ori	r24, 0x03	; 3
 a44:	80 83       	st	Z, r24
			break;
 a46:	0a c0       	rjmp	.+20     	; 0xa5c <initPWM2+0xe4>

			default:	//normal
			TCCR2B &= ~(1<<WGM22);
 a48:	e1 eb       	ldi	r30, 0xB1	; 177
 a4a:	f0 e0       	ldi	r31, 0x00	; 0
 a4c:	80 81       	ld	r24, Z
 a4e:	87 7f       	andi	r24, 0xF7	; 247
 a50:	80 83       	st	Z, r24
			TCCR2A &= ~((1<<WGM21) | (1<<WGM20));
 a52:	e0 eb       	ldi	r30, 0xB0	; 176
 a54:	f0 e0       	ldi	r31, 0x00	; 0
 a56:	80 81       	ld	r24, Z
 a58:	8c 7f       	andi	r24, 0xFC	; 252
 a5a:	80 83       	st	Z, r24
			break;
		}
		
		switch (prescaler){
 a5c:	20 34       	cpi	r18, 0x40	; 64
 a5e:	31 05       	cpc	r19, r1
 a60:	49 f1       	breq	.+82     	; 0xab4 <initPWM2+0x13c>
 a62:	50 f4       	brcc	.+20     	; 0xa78 <initPWM2+0x100>
 a64:	28 30       	cpi	r18, 0x08	; 8
 a66:	31 05       	cpc	r19, r1
 a68:	c9 f0       	breq	.+50     	; 0xa9c <initPWM2+0x124>
 a6a:	20 32       	cpi	r18, 0x20	; 32
 a6c:	31 05       	cpc	r19, r1
 a6e:	e1 f0       	breq	.+56     	; 0xaa8 <initPWM2+0x130>
 a70:	21 30       	cpi	r18, 0x01	; 1
 a72:	31 05       	cpc	r19, r1
 a74:	b9 f5       	brne	.+110    	; 0xae4 <initPWM2+0x16c>
 a76:	0c c0       	rjmp	.+24     	; 0xa90 <initPWM2+0x118>
 a78:	21 15       	cp	r18, r1
 a7a:	81 e0       	ldi	r24, 0x01	; 1
 a7c:	38 07       	cpc	r19, r24
 a7e:	31 f1       	breq	.+76     	; 0xacc <initPWM2+0x154>
 a80:	21 15       	cp	r18, r1
 a82:	84 e0       	ldi	r24, 0x04	; 4
 a84:	38 07       	cpc	r19, r24
 a86:	41 f1       	breq	.+80     	; 0xad8 <initPWM2+0x160>
 a88:	20 38       	cpi	r18, 0x80	; 128
 a8a:	31 05       	cpc	r19, r1
 a8c:	59 f5       	brne	.+86     	; 0xae4 <initPWM2+0x16c>
 a8e:	18 c0       	rjmp	.+48     	; 0xac0 <initPWM2+0x148>
			case 1:
			TCCR2B |= (1<<CS20);
 a90:	e1 eb       	ldi	r30, 0xB1	; 177
 a92:	f0 e0       	ldi	r31, 0x00	; 0
 a94:	80 81       	ld	r24, Z
 a96:	81 60       	ori	r24, 0x01	; 1
 a98:	80 83       	st	Z, r24
			break;
 a9a:	08 95       	ret
			case 8:
			TCCR2B |= (1<<CS21);
 a9c:	e1 eb       	ldi	r30, 0xB1	; 177
 a9e:	f0 e0       	ldi	r31, 0x00	; 0
 aa0:	80 81       	ld	r24, Z
 aa2:	82 60       	ori	r24, 0x02	; 2
 aa4:	80 83       	st	Z, r24
			break;
 aa6:	08 95       	ret
			case 32:
			TCCR2B |= (1<<CS20)|(1<<CS21);
 aa8:	e1 eb       	ldi	r30, 0xB1	; 177
 aaa:	f0 e0       	ldi	r31, 0x00	; 0
 aac:	80 81       	ld	r24, Z
 aae:	83 60       	ori	r24, 0x03	; 3
 ab0:	80 83       	st	Z, r24
			break;
 ab2:	08 95       	ret
			case 64:
			TCCR2B |= (1<<CS22);
 ab4:	e1 eb       	ldi	r30, 0xB1	; 177
 ab6:	f0 e0       	ldi	r31, 0x00	; 0
 ab8:	80 81       	ld	r24, Z
 aba:	84 60       	ori	r24, 0x04	; 4
 abc:	80 83       	st	Z, r24
			break;
 abe:	08 95       	ret
			case 128:
			TCCR2B |= (1<<CS22)|(1<<CS20);
 ac0:	e1 eb       	ldi	r30, 0xB1	; 177
 ac2:	f0 e0       	ldi	r31, 0x00	; 0
 ac4:	80 81       	ld	r24, Z
 ac6:	85 60       	ori	r24, 0x05	; 5
 ac8:	80 83       	st	Z, r24
			break;
 aca:	08 95       	ret
			case 256:
			TCCR2B |= (1<<CS22)|(1<<CS21);
 acc:	e1 eb       	ldi	r30, 0xB1	; 177
 ace:	f0 e0       	ldi	r31, 0x00	; 0
 ad0:	80 81       	ld	r24, Z
 ad2:	86 60       	ori	r24, 0x06	; 6
 ad4:	80 83       	st	Z, r24
			break;
 ad6:	08 95       	ret
			case 1024:
			TCCR2B |= (1<<CS20)|(1<<CS22)|(1<<CS21);
 ad8:	e1 eb       	ldi	r30, 0xB1	; 177
 ada:	f0 e0       	ldi	r31, 0x00	; 0
 adc:	80 81       	ld	r24, Z
 ade:	87 60       	ori	r24, 0x07	; 7
 ae0:	80 83       	st	Z, r24
			break;
 ae2:	08 95       	ret
			default:
			TCCR2B &= ~((1<<CS20)|(1<<CS22)|(1<<CS21));
 ae4:	e1 eb       	ldi	r30, 0xB1	; 177
 ae6:	f0 e0       	ldi	r31, 0x00	; 0
 ae8:	80 81       	ld	r24, Z
 aea:	88 7f       	andi	r24, 0xF8	; 248
 aec:	80 83       	st	Z, r24
 aee:	08 95       	ret

00000af0 <read_EEPROM>:
#include <util/delay.h>
#include <stdint.h>

unsigned char read_EEPROM(unsigned int uiAddress) {
	// Esperar la finalizaci?n de la escritura anterior
	while (EECR & (1 << EEPE));
 af0:	f9 99       	sbic	0x1f, 1	; 31
 af2:	fe cf       	rjmp	.-4      	; 0xaf0 <read_EEPROM>
	
	// Configurar el registro de direcci?n
	EEAR = uiAddress;
 af4:	92 bd       	out	0x22, r25	; 34
 af6:	81 bd       	out	0x21, r24	; 33
	
	// Iniciar la lectura de la EEPROM escribiendo EERE
	EECR |= (1 << EERE);
 af8:	8f b3       	in	r24, 0x1f	; 31
 afa:	81 60       	ori	r24, 0x01	; 1
 afc:	8f bb       	out	0x1f, r24	; 31
	
	// Devolver los datos del registro de datos
	return EEDR;
 afe:	80 b5       	in	r24, 0x20	; 32
}
 b00:	08 95       	ret

00000b02 <write_EEPROM>:

void write_EEPROM(unsigned int uiAddress, unsigned char ucData) {
	// Esperar la finalizaci?n de la escritura anterior
	while (EECR & (1 << EEPE));
 b02:	f9 99       	sbic	0x1f, 1	; 31
 b04:	fe cf       	rjmp	.-4      	; 0xb02 <write_EEPROM>
	
	// Configurar los registros de direcci?n y datos
	EEAR = uiAddress;
 b06:	92 bd       	out	0x22, r25	; 34
 b08:	81 bd       	out	0x21, r24	; 33
	EEDR = ucData;
 b0a:	60 bd       	out	0x20, r22	; 32
	
	// Escribir un uno l?gico en EEMPE
	EECR |= (1 << EEMPE);
 b0c:	8f b3       	in	r24, 0x1f	; 31
 b0e:	84 60       	ori	r24, 0x04	; 4
 b10:	8f bb       	out	0x1f, r24	; 31
	
	// Iniciar la escritura de la EEPROM estableciendo EEPE
	EECR |= (1 << EEPE);
 b12:	8f b3       	in	r24, 0x1f	; 31
 b14:	82 60       	ori	r24, 0x02	; 2
 b16:	8f bb       	out	0x1f, r24	; 31
 b18:	08 95       	ret

00000b1a <initUSART_9600>:
	return grados;
}

void initUSART_9600(){
	//Configurar los pines PD1 Tx y PD0 Rx
	DDRD |= (1<<PORTD1);
 b1a:	8a b1       	in	r24, 0x0a	; 10
 b1c:	82 60       	ori	r24, 0x02	; 2
 b1e:	8a b9       	out	0x0a, r24	; 10
	DDRD &= ~(1<<PORTD0);
 b20:	8a b1       	in	r24, 0x0a	; 10
 b22:	8e 7f       	andi	r24, 0xFE	; 254
 b24:	8a b9       	out	0x0a, r24	; 10
	UCSR0A = 0;		//No se utiliza doble speed.
 b26:	10 92 c0 00 	sts	0x00C0, r1	; 0x8000c0 <__TEXT_REGION_LENGTH__+0x7f80c0>
	UCSR0B = 0;
 b2a:	e1 ec       	ldi	r30, 0xC1	; 193
 b2c:	f0 e0       	ldi	r31, 0x00	; 0
 b2e:	10 82       	st	Z, r1
	UCSR0B |= (1<<RXCIE0)|(1<<RXEN0)|(1<<TXEN0);  //Habilitamos interrupciones al recibir, habilitar recepci?n y transmisi?n
 b30:	80 81       	ld	r24, Z
 b32:	88 69       	ori	r24, 0x98	; 152
 b34:	80 83       	st	Z, r24
	UCSR0C = 0;
 b36:	e2 ec       	ldi	r30, 0xC2	; 194
 b38:	f0 e0       	ldi	r31, 0x00	; 0
 b3a:	10 82       	st	Z, r1
	UCSR0C |= (1<<UCSZ00)|(1<<UCSZ01);	//Asincrono, deshabilitado el bit de paridad, un stop bit, 8 bits de datos.
 b3c:	80 81       	ld	r24, Z
 b3e:	86 60       	ori	r24, 0x06	; 6
 b40:	80 83       	st	Z, r24
	UBRR0=103;	//UBBRR0=103; -> 9600 con frecuencia de 16MHz
 b42:	87 e6       	ldi	r24, 0x67	; 103
 b44:	90 e0       	ldi	r25, 0x00	; 0
 b46:	90 93 c5 00 	sts	0x00C5, r25	; 0x8000c5 <__TEXT_REGION_LENGTH__+0x7f80c5>
 b4a:	80 93 c4 00 	sts	0x00C4, r24	; 0x8000c4 <__TEXT_REGION_LENGTH__+0x7f80c4>
 b4e:	08 95       	ret

00000b50 <__udivmodsi4>:
 b50:	a1 e2       	ldi	r26, 0x21	; 33
 b52:	1a 2e       	mov	r1, r26
 b54:	aa 1b       	sub	r26, r26
 b56:	bb 1b       	sub	r27, r27
 b58:	fd 01       	movw	r30, r26
 b5a:	0d c0       	rjmp	.+26     	; 0xb76 <__udivmodsi4_ep>

00000b5c <__udivmodsi4_loop>:
 b5c:	aa 1f       	adc	r26, r26
 b5e:	bb 1f       	adc	r27, r27
 b60:	ee 1f       	adc	r30, r30
 b62:	ff 1f       	adc	r31, r31
 b64:	a2 17       	cp	r26, r18
 b66:	b3 07       	cpc	r27, r19
 b68:	e4 07       	cpc	r30, r20
 b6a:	f5 07       	cpc	r31, r21
 b6c:	20 f0       	brcs	.+8      	; 0xb76 <__udivmodsi4_ep>
 b6e:	a2 1b       	sub	r26, r18
 b70:	b3 0b       	sbc	r27, r19
 b72:	e4 0b       	sbc	r30, r20
 b74:	f5 0b       	sbc	r31, r21

00000b76 <__udivmodsi4_ep>:
 b76:	66 1f       	adc	r22, r22
 b78:	77 1f       	adc	r23, r23
 b7a:	88 1f       	adc	r24, r24
 b7c:	99 1f       	adc	r25, r25
 b7e:	1a 94       	dec	r1
 b80:	69 f7       	brne	.-38     	; 0xb5c <__udivmodsi4_loop>
 b82:	60 95       	com	r22
 b84:	70 95       	com	r23
 b86:	80 95       	com	r24
 b88:	90 95       	com	r25
 b8a:	9b 01       	movw	r18, r22
 b8c:	ac 01       	movw	r20, r24
 b8e:	bd 01       	movw	r22, r26
 b90:	cf 01       	movw	r24, r30
 b92:	08 95       	ret

00000b94 <__tablejump2__>:
 b94:	ee 0f       	add	r30, r30
 b96:	ff 1f       	adc	r31, r31
 b98:	05 90       	lpm	r0, Z+
 b9a:	f4 91       	lpm	r31, Z
 b9c:	e0 2d       	mov	r30, r0
 b9e:	09 94       	ijmp

00000ba0 <__umulhisi3>:
 ba0:	a2 9f       	mul	r26, r18
 ba2:	b0 01       	movw	r22, r0
 ba4:	b3 9f       	mul	r27, r19
 ba6:	c0 01       	movw	r24, r0
 ba8:	a3 9f       	mul	r26, r19
 baa:	70 0d       	add	r23, r0
 bac:	81 1d       	adc	r24, r1
 bae:	11 24       	eor	r1, r1
 bb0:	91 1d       	adc	r25, r1
 bb2:	b2 9f       	mul	r27, r18
 bb4:	70 0d       	add	r23, r0
 bb6:	81 1d       	adc	r24, r1
 bb8:	11 24       	eor	r1, r1
 bba:	91 1d       	adc	r25, r1
 bbc:	08 95       	ret

00000bbe <_exit>:
 bbe:	f8 94       	cli

00000bc0 <__stop_program>:
 bc0:	ff cf       	rjmp	.-2      	; 0xbc0 <__stop_program>
