标题title
低阻互联高密度三维存储器件及制备方法
摘要abst
低阻互联高密度三维存储器件及制备方法，属于集成电路技术。本发明的低阻互联高密度三维存储器件包括底层电路部分以及设置于底层电路部分上方的基础结构体，所述基础结构体包括自下向上交错重叠的第一导电介质层和绝缘介质层，所述基础结构体具有枝形指叉结构，所述枝形指叉结构由两个枝形结构体构成；所述枝形结构体包括一个枝干以及与枝干连接且垂直于枝干的枝条，在枝条与外部结构体之间的曲线状分割槽中设置有预定数量的存储孔，相邻存储孔之间由绝缘材料隔离；存储孔内设置有垂直于基础结构体底面的垂直电极，在垂直电极和存储孔内壁之间设置有预设存储器类型所需的存储介质。本发明在实现高密度存储的同时，降低了水平导线串联电阻。
权利要求书clms
1.低阻互联高密度三维存储器件，包括底层电路部分以及设置于底层电路部分上方的基础结构体，所述基础结构体包括自下向上交错重叠的第一导电介质层和绝缘介质层，其特征在于，所述基础结构体具有枝形指叉结构，所述枝形指叉结构由两个枝形结构体构成，两个枝形结构体之间为曲线状分割槽；所述枝形结构体包括至少一个枝干以及与枝干连接且垂直于枝干的枝条，在枝干两侧中的至少一侧设置有至少3个枝条；在曲线状分割槽中设置有预定数量的存储孔，各存储孔的上口位于基础结构体的顶面所在平面，下口位于基础结构体的底面所在平面，各存储孔彼此独立，相邻存储孔之间由绝缘材料隔离；存储孔内设置有垂直于基础结构体底面的垂直电极，在垂直电极和存储孔内壁之间设置有预设存储器类型所需的存储介质。2.如权利要求1所述的低阻互联高密度三维存储器件，其特征在于，每一中间分割区中至少设置有两个存储孔，所述中间分割区为曲线状分割槽的平行于枝条指向的部分。3.如权利要求1所述的低阻互联高密度三维存储器件，其特征在于，所述第一导电介质、存储介质和电极的材料为构成半导体存储器所需的材料。4.如权利要求1所述的低阻互联高密度三维存储器件，其特征在于，所述第一导电介质为半导体材料。5.如权利要求1所述的低阻互联高密度三维存储器件，其特征在于，所述预设存储器为PN结型半导体存储器、肖特基二极管型存储器或记忆介质存储器；所述记忆介质存储器为阻变存储器、磁变存储器、相变存储器或铁电存储器。6.低阻互联高密度三维存储器件的制备方法，其特征在于，包括下述步骤：1）形成基础结构体的步骤：以第一导电介质层和绝缘介质层交错重叠的方式，设置预定层数的第一导电介质层和绝缘介质层，形成基础结构体；2）在基础结构体上形成枝形结构体的步骤：通过设置贯穿基础结构体顶层到底层的曲线状分割槽，将基础结构体分割为两个枝形结构体；所述枝形结构体包括至少一个枝干和与枝干连接且垂直于枝干的至少三个枝条；3）形成柱形存储体的步骤：在曲线状分割槽内设置柱形存储体序列，相邻的柱形存储体之间由绝缘材料隔离，所述柱形存储体包括垂直于基础结构体底面的垂直电极以及环绕电极的存储介质。7.如权利要求6所述的低阻互联高密度三维存储器件的制备方法，其特征在于，所述步骤3）包括：在曲线状分割槽内填充绝缘介质；在曲线状分割槽内的绝缘介质上开设从基础结构体底层直达顶层的存储孔，存储孔的轴线垂直于基础结构体的底面，形成存储孔序列；按照预设的存储器结构，在存储孔内设置缓冲层和存储介质，最后填充电极材料，形成垂直电极。8.如权利要求6所述的低阻互联高密度三维存储器件的制备方法，其特征在于，所述步骤3）包括：按照预设的存储器结构，在曲线状分割槽内设置缓冲层和存储介质并填充电极材料；在曲线状分割槽内开设从基础结构体底层直达顶层的隔离孔，隔离孔的轴线垂直于基础结构体的底面，形成由隔离孔分隔的存储体序列；在隔离孔内填充绝缘材料。9.如权利要求6所述的低阻互联高密度三维存储器件的制备方法，其特征在于，所述枝干的宽度大于枝条的宽度。
说明书desc
技术领域本发明属于集成电路技术，特别涉及半导体存储器技术。背景技术现有技术的三维存储器通常需同时拥有状态变化特性和二极管特性，前者用于数据存储的载体，后者用于调控数据读写特性。二极管特性可采用半导体PN二极管、肖特基二极管等实现。直接应用二极管所需组成部分之一，如低阻P型半导体或肖特基金属等，作为各层中的水平互联线的三维存储器，优点是，工艺过程简单，制造成本低。其缺点是，水平互联线的电阻率可能较大，当水平导线的长度往往在数百、数千个微米及以上数量级时，尤其是低阻半导体形成的互连线，对存储器读写的影响会很大。中国专利202110233574.3“高密度三维可编程存储器的制备方法”公开了与本发明相关的工艺步骤。以该专利申请为代表的现有技术在实现高密度存储的同时，由于水平导线的长度极长，而宽度很短，因此水平导线存在较高串联电阻，很可能导致存储器件单元读写功能失效。参见图1。在多晶硅上设置金属硅化物层可通过降低互联线电阻和接触电阻，来改善电路互联。然而，在以往已公开的低阻半导体作为各层中互联线的3D多层堆叠器件中无法在水平导线低阻半导体层上直接设置低阻硅化物层，因为这种设置将导致低阻硅化物与存储介质之间存在多余的连接和接触，这将使得与硅化物接触的存储介质也被编程。以反熔丝存储介质为例，其结果是存储介质击穿后，本应由水平P型半导体层和垂直N型半导体形成的功能性PN结二极管被水平P型半导体层上的硅化物和垂直N型半导体形成的多余连接短路，从而破坏存储单元器件应有的读写性能特性。因此为了在保证存储读写性能不受影响的同时不牺牲制备成本，需要更好地改进多层堆叠器件的三维构架。发明内容本发明所要解决的技术问题是，提供一种新的三维多层存储器，具有低电阻特性。本发明还提供一种低阻高密度三维存储器的制备方法，具有工艺简化、互联电阻低的优点。本发明解决所述技术问题采用的技术方案是：低阻互联高密度三维存储器件，包括底层电路部分以及设置于底层电路部分上方的基础结构体，所述基础结构体包括自下向上交错重叠的第一导电介质层和绝缘介质层，其特征在于，所述基础结构体具有枝形指叉结构，所述枝形指叉结构由两个枝形结构体构成，两个枝形结构体之间为曲线状分割槽；所述枝形结构体包括至少一个枝干以及与枝干连接且垂直于枝干的枝条，在枝干两侧中的至少一侧设置有至少3个枝条；在曲线状分割槽中设置有预定数量的存储孔，各存储孔的上口位于基础结构体的顶面所在平面，下口位于基础结构体的底面所在平面，各存储孔彼此独立，相邻存储孔之间由绝缘材料隔离；存储孔内设置有垂直于基础结构体底面的垂直电极，在垂直电极和存储孔内壁之间设置有预设存储器类型所需的存储介质。进一步的，每一中间分割区中至少设置有两个存储孔，所述中间分割区为曲线状分割槽的平行于枝条指向的部分。所述第一导电介质、存储介质和电极的材料为构成半导体存储器所需的材料。进一步的，所述第一导电介质为低阻半导体材料或肖特基金属。所述预设存储器为PN结型半导体存储器、肖特基二极管型存储器或记忆介质存储器；所述记忆介质存储器为阻变存储器、磁变存储器、相变存储器或铁电存储器。本发明的枝干的宽度大于枝条的宽度。本发明提供的低阻互联高密度三维存储器件的制备方法包括下述步骤：1）形成基础结构体的步骤：以第一导电介质层和绝缘介质层交错重叠的方式，设置预定层数的第一导电介质层和绝缘介质层，形成基础结构体；2）在基础结构体上形成枝形结构体的步骤：通过设置贯穿基础结构体顶层到底层的曲线状分割槽，将基础结构体分割为两个枝形结构体；所述枝形结构体包括至少一个枝干和与枝干连接且垂直于枝干的至少三个枝条；3）形成柱形存储体的步骤：在曲线状分割槽内设置柱形存储体序列，相邻的柱形存储体之间由绝缘材料隔离，所述柱形存储体包括垂直于基础结构体底面的垂直电极以及环绕电极的存储介质。所述步骤3）包括：在曲线状分割槽内填充绝缘介质；在曲线状分割槽内的绝缘介质上开设从基础结构体底层直达顶层的存储孔，存储孔的轴线垂直于基础结构体的底面，形成存储孔序列；按照预设的存储器结构，在存储孔内壁设置缓冲层和存储介质，最后填充电极材料，形成垂直电极。或者，所述步骤3）包括：按照预设的存储器结构，在曲线状分割槽内壁设置缓冲层和存储介质并填充电极材料；在曲线状分割槽内开设从基础结构体底层直达顶层的隔离孔，隔离孔的轴线垂直于基础结构体的底面，形成由隔离孔分隔的存储体序列；在隔离孔内填充绝缘材料。进一步的，步骤中，沿曲线状分割槽设置的存储孔序列排列为存储孔阵列。本发明在实现高密度存储的同时，降低了水平导线串联电阻。本发明通过插入分布式的枝干结构来减少原来器件结构中细长的水平导线的电阻，利用枝形结构中宽度较大的、对比细长枝条的电阻可忽略不计的枝干部分，将相应位置的器件串联电阻进行数倍降低，从而减少读写时的电压降落，保证器件读写性能。同时，本发明的制备方法工艺成本低，成品率高。附图说明图1为中国专利202110233574.3的示意图。图2为基础结构体的立体示意图。图3为本发明的原型结构体的俯视示意图。图4为本发明的原型结构体的正视方向剖视示意图。图5为开设了曲线分割槽的原型结构体俯视方向示意图。图6为开设了曲线分割槽的原型结构体突出表现枝干部分的示意图。图7为开设了曲线分割槽的原型结构体A--A'方向剖视示意图。图8为实施例1中填充绝缘材料步骤示意图。图9为实施例1中填充绝缘材料步骤在原型结构体A--A'方向剖视示意图。图10为实施例1开设存储孔的步骤的示意图。图11为实施例1设置柱形存储体的步骤示意图。图12为图11的局部放大示意图。图13为实施例2的示意图。图14为实施例3的示意图。图15为中间分割区的示意图。图16为实施例4的示意图。图17为实施例5的示意图。图18为存储体二维正交阵列分布示意图。图19为实施例6的步骤2）示意图。图20为实施例6的步骤中设置缓冲层材料和存储介质材料阶段的示意图。图21为实施例6的步骤中设置电极材料阶段的示意图。图22为实施例6的步骤中一维分布情形示意图。图23为实施例6的步骤中二维分布情形示意图。具体实施方式附图标记说明：第一导电介质层41，绝缘介质层42，底部电路43，第一枝形结构体501，第二枝形结构体502，柱形存储体901，存储介质1001，垂直电极1002，缓冲层1003，主干4011，枝条4012，次级枝干402，槽内壁结构层2001，电极材料2002，隔离孔2003。理想状态下，刻蚀工艺形成的槽或者孔的顶部与底部宽度一致，但是，实际工艺中，顶部和底部一致是非常困难的，参见图7，本发明的原型结构体A--A'方向剖视示意图按照实际情况示出，分割槽在纵向剖面视图上体现为上宽下窄的梯形。为简化起见，俯视图并未表现出这一梯形结构，特此说明。本发明的原型结构体由底层电路和底层电路上方的基础结构体构成。以下各实施例中，各部分材料可以为下述~项之一：垂直电极采用N+半导体，缓冲层采用低掺杂N型半导体，存储介质采用绝缘介质，第一导电介质层采用P+半导体；垂直电极采用N+半导体，缓冲层采用低掺杂N型半导体，存储介质采用绝缘介质，第一导电介质层采用P型肖特基金属；垂直电极采用P+半导体，缓冲层采用低掺杂P型半导体，存储介质采用绝缘介质，第一导电介质层采用N+半导体或导体；垂直电极采用P+半导体，缓冲层采用低掺杂P型半导体，存储介质采用绝缘介质，第一导电介质层采用N型肖特基金属。实施例1：本实施例是制备方法的第一个实施例，包括下述步骤：A1.在底部电路43的上方形成基础结构体：以第一导电介质层41和绝缘介质层42交错重叠的方式，设置预定层数的第一导电介质层和绝缘介质层，形成基础结构体，参见图2~图4，其中图2为基础结构体的立体示意图，图3为俯视图，图4为图3的A--A'向剖视图。A2.对基础结构体开槽：参见图5和图6，通过曲线状分割槽将基础结构体分割为两个枝形结构体，分别为第一枝形结构体501和第二枝形结构体502；图5示出了两个主干的情形。所述主干是指左右两侧皆具有枝条的枝干。对于仅有一侧设置有枝条的枝干，称为次级枝干。参见图14所示的情形，包括一个主干和两个次级枝干。优选的，枝干的宽度大于枝条的宽度。例如，根据工艺和存储密度要求，枝条的宽度可在0.1微米或更低量级，而枝干的宽度可根据器件性能需要设置在1微米或更高量级。从导线电阻的角度考虑枝干和枝条，在同等厚度的情况下，宽度和电阻值负相关，故枝干的宽度优选大于枝条的宽度。从俯视的角度，所述枝形结构体包括至少一个枝干以及与枝干连接且垂直于枝干的枝条，在枝干两侧的至少一侧设置有至少3个枝条；图6以加密阴影区示出了两个主干。图5中，不同间距的阴影仅为区分被曲线状分割出的两个独立的部分，并非表示材质区别。图7为图5的A--A'向剖面示意图。A3.在分割槽内填充绝缘介质，参见图8、图9。A4、采用掩膜下刻蚀工艺，沿填充有绝缘介质的分割槽刻蚀出存储孔，基础结构体暴露于刻蚀出的存储孔内。本发明中，相邻两个存储孔之间的绝缘介质可以采用较小的厚度，或者说，相邻两个存储孔之间的间距可以在现有成熟刻蚀技术下做到较小，保持不低于绝缘介质击穿厚度即可，参见图10。A5、参见图11，在存储孔内沉积存储介质和垂直电极，形成柱形存储体901；垂直电极应和底部电路形成电路连接，可在设置垂直电极前刻蚀穿透存储孔底部区域，或者在设置了垂直电极后，高压击穿存储孔的底部区域。图11中，具有4个柱形存储体901并列的区域放大示意如图12所示，柱形存储体901包括设置于存储孔内的一层存储介质1001和一个垂直电极1002，存储介质为绝缘介质。总体而言，实施例1的工序可以概括为“开槽——槽内填充绝缘介质——开孔——孔内沉积”。实施例2：参见图13。相较于实施例1，本实施例在存储介质层的表面还设置有一个缓冲层1003。实施例3本实施例为一种低阻互联高密度三维存储器件，包括底层电路部分以及设置于底层电路部分上方的基础结构体，所述基础结构体包括自下向上交错重叠的第一导电介质层和绝缘介质层。参见图14，所述基础结构体具有枝形指叉结构，图14所示的枝形指叉结构包括第一枝形结构体401和第二枝形结构体402，两个枝形结构体之间为曲线状分割槽，通过曲线状分割槽将基础结构体分割为两个枝形结构体；参见图14，从俯视的角度，第一个枝形结构体包括一个主干4011以及与主干连接且垂直于枝干的枝条4012，在主干两侧的每一侧皆设置有至少3个枝条；第二个枝形结构体包括两个次级枝干402，在次级枝干402一侧设置有枝条。本实施例为一个主干的情形，前文的实施例1中，图5示出了两个主干的情形。在曲线状分割槽中设置有多个存储孔，存储孔的数量为预设值，由存储器的设计容量决定。各存储孔的上口位于基础结构体的顶面所在平面，下口位于基础结构体的底面所在平面，各存储孔彼此独立，相邻存储孔之间由绝缘材料隔离。把曲线状分割槽中填充了绝缘材料的基础结构体视为一个整体，存储孔上下贯穿这个整体，从顶面直达底部电路。存储孔内设置有垂直于基础结构体底面的垂直电极，在垂直电极和存储孔内壁之间设置有预设存储器类型所需的存储介质。将曲线状分割槽的平行于枝条指向的部分称为中间分割区，参见图15椭圆区域内的部分，每一中间分割区中至少设置有两个存储孔。本实施例中，各枝条对称分布在主干的两侧。本发明并不排除“不对称”的情形。本实施例的第一导电介质、存储介质和电极的材料为构成半导体存储器所需的材料。图16所示的实施例4和图17所示的实施例5示出了更多枝条的情形。本发明中，存储体或者存储孔沿曲线状分割槽设置，形成一维分布，称为序列。当存储体或者存储孔同时满足二维正交分布时，即构成阵列。图11所示存储体的分布包含了二维正交分布的阵列，存储密度较大但所需布线资源较多，图18所示的存储体完全符合二维正交分布，存储密度稍小但节约布线资源。实施例6：如前所述，实施例1的工艺可概括为“开槽——槽内填充绝缘介质——开孔——孔内沉积”。不同于实施例1的工序，本实施例包括下述步骤：1）形成基础结构体的步骤：以第一导电介质层和绝缘介质层交错重叠的方式，设置预定层数的第一导电介质层和绝缘介质层，形成基础结构体；2）在基础结构体上形成枝形结构体的步骤：通过设置贯穿基础结构体顶层到底层的曲线状分割槽，将基础结构体分割为两个枝形结构体；所述枝形结构体包括一个枝干和与枝干连接且垂直于枝干的至少三个枝条，参见图19，图19的椭圆区域将在图20~图23中放大。3）按下述步骤设置存储体和绝缘材料：按照预设的存储器结构，在曲线状分割槽内设置缓冲层和存储介质并填充电极材料。图20中的槽内壁结构层2001包括了缓冲层和存储介质，图21中2002为电极材料。在曲线状分割槽内开设从基础结构体底层直达顶层的隔离孔2003，隔离孔的轴线垂直于基础结构体的底面，形成由隔离孔分隔的存储体序列，作为一维分布情形，参见图22；对于图18所示的存储体完全属于同一阵列的情形，称为二维分布情形，其右下角局部放大如图23。在隔离孔2003内填充绝缘材料。为简洁起见，图20~图23仅示出了相关工艺在整体结构的局部的示意，但并非表示仅限于所示出的局部，这一点对于普通技术人员而言是显然的、容易理解的。
