Fitter report for Mercury
Fri Jan 12 13:31:00 2007
Quartus II Version 6.1 Build 201 11/27/2006 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Pin-Out File
  5. Fitter Resource Usage Summary
  6. Input Pins
  7. Output Pins
  8. Bidir Pins
  9. I/O Bank Usage
 10. All Package Pins
 11. Output Pin Default Load For Reported TCO
 12. Fitter Resource Utilization by Entity
 13. Delay Chain Summary
 14. Pad To Core Delay Chain Fanout
 15. Control Signals
 16. Global & Other Fast Signals
 17. Non-Global High Fan-Out Signals
 18. Fitter RAM Summary
 19. Interconnect Usage Summary
 20. LAB Logic Elements
 21. LAB-wide Signals
 22. LAB Signals Sourced
 23. LAB Signals Sourced Out
 24. LAB Distinct Inputs
 25. Fitter Device Options
 26. Advanced Data - General
 27. Advanced Data - Placement Preparation
 28. Advanced Data - Placement
 29. Advanced Data - Routing
 30. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2006 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------+
; Fitter Summary                                                               ;
+------------------------------------+-----------------------------------------+
; Fitter Status                      ; Successful - Fri Jan 12 13:30:59 2007   ;
; Quartus II Version                 ; 6.1 Build 201 11/27/2006 SJ Web Edition ;
; Revision Name                      ; Mercury                                 ;
; Top-level Entity Name              ; Mercury                                 ;
; Family                             ; Cyclone II                              ;
; Device                             ; EP2C8Q208C8                             ;
; Timing Models                      ; Final                                   ;
; Total logic elements               ; 2,443 / 8,256 ( 30 % )                  ;
;     Total combinational functions  ; 2,092 / 8,256 ( 25 % )                  ;
;     Dedicated logic registers      ; 1,724 / 8,256 ( 21 % )                  ;
; Total registers                    ; 1724                                    ;
; Total pins                         ; 76 / 138 ( 55 % )                       ;
; Total virtual pins                 ; 0                                       ;
; Total memory bits                  ; 98,304 / 165,888 ( 59 % )               ;
; Embedded Multiplier 9-bit elements ; 0 / 36 ( 0 % )                          ;
; Total PLLs                         ; 0 / 2 ( 0 % )                           ;
+------------------------------------+-----------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                              ;
+--------------------------------------------------------+--------------------+--------------------------------+
; Option                                                 ; Setting            ; Default Value                  ;
+--------------------------------------------------------+--------------------+--------------------------------+
; Device                                                 ; EP2C8Q208C8        ;                                ;
; Fit Attempts to Skip                                   ; 0                  ; 0.0                            ;
; Optimize Hold Timing                                   ; All paths          ; IO Paths and Minimum TPD Paths ;
; Fitter Effort                                          ; Standard Fit       ; Auto Fit                       ;
; Physical Synthesis Effort Level                        ; Extra              ; Normal                         ;
; Use TimeQuest Timing Analyzer                          ; Off                ;                                ;
; Always Enable Input Buffers                            ; Off                ; Off                            ;
; Router Timing Optimization Level                       ; Normal             ; Normal                         ;
; Placement Effort Multiplier                            ; 1.0                ; 1.0                            ;
; Router Effort Multiplier                               ; 1.0                ; 1.0                            ;
; Optimize Fast-Corner Timing                            ; Off                ; Off                            ;
; PowerPlay Power Optimization                           ; Normal compilation ; Normal compilation             ;
; Optimize Timing                                        ; Normal compilation ; Normal compilation             ;
; Optimize IOC Register Placement for Timing             ; On                 ; On                             ;
; Limit to One Fitting Attempt                           ; Off                ; Off                            ;
; Final Placement Optimizations                          ; Automatically      ; Automatically                  ;
; Fitter Aggressive Routability Optimizations            ; Automatically      ; Automatically                  ;
; Fitter Initial Placement Seed                          ; 1                  ; 1                              ;
; PCI I/O                                                ; Off                ; Off                            ;
; Weak Pull-Up Resistor                                  ; Off                ; Off                            ;
; Enable Bus-Hold Circuitry                              ; Off                ; Off                            ;
; Auto Global Memory Control Signals                     ; Off                ; Off                            ;
; Auto Packed Registers -- Stratix II/III/Cyclone II/III ; Auto               ; Auto                           ;
; Auto Delay Chains                                      ; On                 ; On                             ;
; Auto Merge PLLs                                        ; On                 ; On                             ;
; Ignore PLL Mode When Merging PLLs                      ; Off                ; Off                            ;
; Perform Physical Synthesis for Combinational Logic     ; Off                ; Off                            ;
; Perform Register Duplication                           ; Off                ; Off                            ;
; Perform Register Retiming                              ; Off                ; Off                            ;
; Perform Asynchronous Signal Pipelining                 ; Off                ; Off                            ;
; Auto Global Clock                                      ; On                 ; On                             ;
; Auto Global Register Control Signals                   ; On                 ; On                             ;
; Stop After Congestion Map Generation                   ; Off                ; Off                            ;
; Use smart compilation                                  ; Off                ; Off                            ;
+--------------------------------------------------------+--------------------+--------------------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/HPSDR/trunk/VK6APH/Mercury_Tx/Mercury.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 2,443 / 8,256 ( 30 % )     ;
;     -- Combinational with no register       ; 719                        ;
;     -- Register only                        ; 351                        ;
;     -- Combinational with a register        ; 1373                       ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 178                        ;
;     -- 3 input functions                    ; 1282                       ;
;     -- <=2 input functions                  ; 632                        ;
;     -- Register only                        ; 351                        ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 710                        ;
;     -- arithmetic mode                      ; 1382                       ;
;                                             ;                            ;
; Total registers*                            ; 1,724 / 8,646 ( 20 % )     ;
;     -- Dedicated logic registers            ; 1,724 / 8,256 ( 21 % )     ;
;     -- I/O registers                        ; 0 / 390 ( 0 % )            ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 184 / 516 ( 36 % )         ;
; User inserted logic elements                ; 0                          ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 76 / 138 ( 55 % )          ;
;     -- Clock pins                           ; 1 / 4 ( 25 % )             ;
; Global signals                              ; 8                          ;
; M4Ks                                        ; 24 / 36 ( 67 % )           ;
; Total memory bits                           ; 98,304 / 165,888 ( 59 % )  ;
; Total RAM block bits                        ; 110,592 / 165,888 ( 67 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 36 ( 0 % )             ;
; PLLs                                        ; 0 / 2 ( 0 % )              ;
; Global clocks                               ; 8 / 8 ( 100 % )            ;
; Average interconnect usage                  ; 8%                         ;
; Peak interconnect usage                     ; 15%                        ;
; Maximum fan-out node                        ; clock                      ;
; Maximum fan-out                             ; 765                        ;
; Highest non-global fan-out signal           ; clock                      ;
; Highest non-global fan-out                  ; 765                        ;
; Total fan-out                               ; 11821                      ;
; Average fan-out                             ; 2.83                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                    ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; ADC[0]  ; 149   ; 3        ; 34           ; 16           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC[10] ; 168   ; 2        ; 28           ; 19           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC[11] ; 169   ; 2        ; 28           ; 19           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC[12] ; 170   ; 2        ; 28           ; 19           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC[13] ; 171   ; 2        ; 28           ; 19           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC[14] ; 173   ; 2        ; 25           ; 19           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC[15] ; 175   ; 2        ; 23           ; 19           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC[1]  ; 150   ; 3        ; 34           ; 16           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC[2]  ; 151   ; 3        ; 34           ; 17           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC[3]  ; 152   ; 3        ; 34           ; 17           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC[4]  ; 160   ; 2        ; 32           ; 19           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC[5]  ; 161   ; 2        ; 32           ; 19           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC[6]  ; 162   ; 2        ; 32           ; 19           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC[7]  ; 163   ; 2        ; 30           ; 19           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC[8]  ; 164   ; 2        ; 30           ; 19           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC[9]  ; 165   ; 2        ; 30           ; 19           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FLAGA   ; 198   ; 2        ; 5            ; 19           ; 1           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FLAGC   ; 5     ; 1        ; 0            ; 17           ; 0           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; IFCLK   ; 24    ; 1        ; 0            ; 9            ; 1           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; clock   ; 179   ; 2        ; 18           ; 19           ; 0           ; 765                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                  ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; DAC[0]      ; 147   ; 3        ; 34           ; 15           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DAC[10]     ; 135   ; 3        ; 34           ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DAC[11]     ; 134   ; 3        ; 34           ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DAC[12]     ; 133   ; 3        ; 34           ; 11           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DAC[13]     ; 128   ; 3        ; 34           ; 9            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DAC[1]      ; 146   ; 3        ; 34           ; 15           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DAC[2]      ; 145   ; 3        ; 34           ; 14           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DAC[3]      ; 144   ; 3        ; 34           ; 13           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DAC[4]      ; 143   ; 3        ; 34           ; 13           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DAC[5]      ; 142   ; 3        ; 34           ; 12           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DAC[6]      ; 141   ; 3        ; 34           ; 12           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DAC[7]      ; 139   ; 3        ; 34           ; 12           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DAC[8]      ; 138   ; 3        ; 34           ; 12           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DAC[9]      ; 137   ; 3        ; 34           ; 11           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DEBUG_LED0  ; 4     ; 1        ; 0            ; 18           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DEBUG_LED1  ; 33    ; 1        ; 0            ; 8            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DEBUG_LED2  ; 34    ; 1        ; 0            ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DEBUG_LED3  ; 108   ; 3        ; 34           ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FIFO_ADR[0] ; 11    ; 1        ; 0            ; 16           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FIFO_ADR[1] ; 10    ; 1        ; 0            ; 17           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FPGA_GPIO1  ; 67    ; 4        ; 9            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FPGA_GPIO10 ; 80    ; 4        ; 23           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FPGA_GPIO11 ; 81    ; 4        ; 23           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FPGA_GPIO12 ; 82    ; 4        ; 23           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FPGA_GPIO13 ; 84    ; 4        ; 25           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FPGA_GPIO14 ; 86    ; 4        ; 25           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FPGA_GPIO15 ; 87    ; 4        ; 25           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FPGA_GPIO16 ; 88    ; 4        ; 25           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FPGA_GPIO2  ; 68    ; 4        ; 12           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FPGA_GPIO3  ; 69    ; 4        ; 12           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FPGA_GPIO4  ; 70    ; 4        ; 14           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FPGA_GPIO5  ; 72    ; 4        ; 16           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FPGA_GPIO6  ; 74    ; 4        ; 16           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FPGA_GPIO7  ; 75    ; 4        ; 16           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FPGA_GPIO8  ; 76    ; 4        ; 18           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FPGA_GPIO9  ; 77    ; 4        ; 18           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; PKEND       ; 8     ; 1        ; 0            ; 17           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SLOE        ; 13    ; 1        ; 0            ; 16           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SLRD        ; 30    ; 1        ; 0            ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SLWR        ; 31    ; 1        ; 0            ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                         ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; FX2_FD[0]  ; 56    ; 4        ; 1            ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FX2_FD[10] ; 206   ; 2        ; 1            ; 19           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FX2_FD[11] ; 205   ; 2        ; 1            ; 19           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FX2_FD[12] ; 203   ; 2        ; 3            ; 19           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FX2_FD[13] ; 201   ; 2        ; 3            ; 19           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FX2_FD[14] ; 200   ; 2        ; 3            ; 19           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FX2_FD[15] ; 199   ; 2        ; 3            ; 19           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FX2_FD[1]  ; 57    ; 4        ; 1            ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FX2_FD[2]  ; 58    ; 4        ; 1            ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FX2_FD[3]  ; 59    ; 4        ; 1            ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FX2_FD[4]  ; 60    ; 4        ; 3            ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FX2_FD[5]  ; 61    ; 4        ; 3            ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FX2_FD[6]  ; 63    ; 4        ; 3            ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FX2_FD[7]  ; 64    ; 4        ; 5            ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FX2_FD[8]  ; 208   ; 2        ; 1            ; 19           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FX2_FD[9]  ; 207   ; 2        ; 1            ; 19           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 13 / 32 ( 41 % ) ; 3.3V          ; --           ;
; 2        ; 22 / 35 ( 63 % ) ; 3.3V          ; --           ;
; 3        ; 19 / 35 ( 54 % ) ; 3.3V          ; --           ;
; 4        ; 24 / 36 ( 67 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 2        ; 1          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 3        ; 2          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 4        ; 3          ; 1        ; DEBUG_LED0                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 5        ; 4          ; 1        ; FLAGC                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 6        ; 5          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 7        ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 8        ; 6          ; 1        ; PKEND                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 9        ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 7          ; 1        ; FIFO_ADR[1]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 11       ; 8          ; 1        ; FIFO_ADR[0]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 12       ; 9          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 13       ; 10         ; 1        ; SLOE                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 14       ; 18         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 15       ; 19         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 16       ; 20         ; 1        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 21         ; 1        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 18       ; 22         ; 1        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ; 23         ; 1        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 24         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 25         ; 1        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ; 26         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 27         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 24       ; 28         ; 1        ; IFCLK                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 25       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 26       ; 29         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 27       ; 30         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 28       ; 31         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 29       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 30       ; 32         ; 1        ; SLRD                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 31       ; 33         ; 1        ; SLWR                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 32       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 33       ; 35         ; 1        ; DEBUG_LED1                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 34       ; 36         ; 1        ; DEBUG_LED2                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 35       ; 37         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 36       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ; 39         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 38       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 39       ; 43         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 40       ; 44         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 41       ; 45         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 42       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 43       ; 48         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 44       ; 49         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 45       ; 50         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 46       ; 51         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 47       ; 52         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 48       ; 53         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 49       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 50       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 51       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 52       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 53       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 54       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 55       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 56       ; 54         ; 4        ; FX2_FD[0]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 57       ; 55         ; 4        ; FX2_FD[1]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 58       ; 56         ; 4        ; FX2_FD[2]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 59       ; 57         ; 4        ; FX2_FD[3]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 60       ; 58         ; 4        ; FX2_FD[4]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 61       ; 59         ; 4        ; FX2_FD[5]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 62       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 63       ; 60         ; 4        ; FX2_FD[6]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 64       ; 61         ; 4        ; FX2_FD[7]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 65       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 66       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 67       ; 69         ; 4        ; FPGA_GPIO1                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 68       ; 70         ; 4        ; FPGA_GPIO2                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 69       ; 71         ; 4        ; FPGA_GPIO3                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 70       ; 74         ; 4        ; FPGA_GPIO4                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 71       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 72       ; 75         ; 4        ; FPGA_GPIO5                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 73       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 74       ; 76         ; 4        ; FPGA_GPIO6                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 75       ; 77         ; 4        ; FPGA_GPIO7                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 76       ; 78         ; 4        ; FPGA_GPIO8                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 77       ; 79         ; 4        ; FPGA_GPIO9                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 78       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 79       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 80       ; 82         ; 4        ; FPGA_GPIO10                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 81       ; 83         ; 4        ; FPGA_GPIO11                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 82       ; 84         ; 4        ; FPGA_GPIO12                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 83       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 84       ; 85         ; 4        ; FPGA_GPIO13                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 85       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 86       ; 86         ; 4        ; FPGA_GPIO14                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 87       ; 87         ; 4        ; FPGA_GPIO15                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 88       ; 88         ; 4        ; FPGA_GPIO16                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 89       ; 89         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 90       ; 90         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 91       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 92       ; 91         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 93       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 94       ; 92         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 95       ; 93         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 96       ; 94         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 97       ; 95         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 98       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 99       ; 96         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 100      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 101      ; 97         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 102      ; 98         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 103      ; 99         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 104      ; 100        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 105      ; 101        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 106      ; 102        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 107      ; 105        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 108      ; 106        ; 3        ; DEBUG_LED3                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 109      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 110      ; 107        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 111      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ; 108        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 113      ; 109        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 114      ; 110        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 115      ; 112        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 116      ; 113        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 117      ; 114        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 118      ; 117        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 119      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 120      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 121      ; 121        ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 122      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 123      ; 122        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 125      ; 123        ; 3        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 126      ; 124        ; 3        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 127      ; 125        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 128      ; 126        ; 3        ; DAC[13]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 129      ; 127        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 130      ; 128        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 131      ; 129        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 132      ; 130        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 133      ; 131        ; 3        ; DAC[12]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 134      ; 132        ; 3        ; DAC[11]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 135      ; 133        ; 3        ; DAC[10]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 136      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 137      ; 134        ; 3        ; DAC[9]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 138      ; 135        ; 3        ; DAC[8]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 139      ; 136        ; 3        ; DAC[7]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 140      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 137        ; 3        ; DAC[6]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 142      ; 138        ; 3        ; DAC[5]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 143      ; 141        ; 3        ; DAC[4]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 144      ; 142        ; 3        ; DAC[3]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 145      ; 143        ; 3        ; DAC[2]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 146      ; 149        ; 3        ; DAC[1]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 147      ; 150        ; 3        ; DAC[0]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 148      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 149      ; 151        ; 3        ; ADC[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 150      ; 152        ; 3        ; ADC[1]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 151      ; 153        ; 3        ; ADC[2]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 152      ; 154        ; 3        ; ADC[3]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 153      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 154      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 155      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 156      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 157      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 158      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 159      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 160      ; 155        ; 2        ; ADC[4]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 161      ; 156        ; 2        ; ADC[5]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 162      ; 157        ; 2        ; ADC[6]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 163      ; 158        ; 2        ; ADC[7]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 164      ; 159        ; 2        ; ADC[8]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 165      ; 160        ; 2        ; ADC[9]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 166      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 167      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 168      ; 161        ; 2        ; ADC[10]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 169      ; 162        ; 2        ; ADC[11]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 170      ; 163        ; 2        ; ADC[12]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 171      ; 164        ; 2        ; ADC[13]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 172      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 173      ; 165        ; 2        ; ADC[14]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 174      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 175      ; 168        ; 2        ; ADC[15]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 176      ; 169        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 177      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 178      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 179      ; 173        ; 2        ; clock                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 180      ; 174        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 181      ; 175        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 182      ; 176        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 183      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 184      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 185      ; 180        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 186      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 187      ; 181        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 188      ; 182        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 189      ; 183        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 190      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 191      ; 184        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 192      ; 185        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 193      ; 186        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 194      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 195      ; 187        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 196      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 197      ; 191        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 198      ; 192        ; 2        ; FLAGA                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 199      ; 195        ; 2        ; FX2_FD[15]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 200      ; 196        ; 2        ; FX2_FD[14]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 201      ; 197        ; 2        ; FX2_FD[13]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 202      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 203      ; 198        ; 2        ; FX2_FD[12]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 204      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 205      ; 199        ; 2        ; FX2_FD[11]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 206      ; 200        ; 2        ; FX2_FD[10]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 207      ; 201        ; 2        ; FX2_FD[9]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 208      ; 202        ; 2        ; FX2_FD[8]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                           ;
+-----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Compilation Hierarchy Node                    ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                             ;
+-----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------+
; |Mercury                                      ; 2443 (387)  ; 1724 (287)                ; 0 (0)         ; 98304       ; 24   ; 0            ; 0       ; 0         ; 76   ; 0            ; 719 (100)    ; 351 (165)         ; 1373 (121)       ; |Mercury                                                                                                                        ;
;    |Rx_fifo:Rx_fifo|                          ; 112 (0)     ; 108 (0)                   ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 38 (0)            ; 70 (0)           ; |Mercury|Rx_fifo:Rx_fifo                                                                                                        ;
;       |dcfifo:dcfifo_component|               ; 112 (0)     ; 108 (0)                   ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 38 (0)            ; 70 (0)           ; |Mercury|Rx_fifo:Rx_fifo|dcfifo:dcfifo_component                                                                                ;
;          |dcfifo_6bf1:auto_generated|         ; 112 (34)    ; 108 (29)                  ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 38 (26)           ; 70 (19)          ; |Mercury|Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated                                                     ;
;             |a_gray2bin_ndb:wrptr_g_gray2bin| ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |Mercury|Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_gray2bin_ndb:wrptr_g_gray2bin                     ;
;             |a_gray2bin_ndb:ws_dgrp_gray2bin| ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |Mercury|Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_gray2bin_ndb:ws_dgrp_gray2bin                     ;
;             |a_graycounter_jk6:wrptr_gp|      ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; |Mercury|Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_jk6:wrptr_gp                          ;
;             |a_graycounter_r96:rdptr_g1p|     ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; |Mercury|Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_r96:rdptr_g1p                         ;
;             |alt_synch_pipe_297:rdfull_reg|   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; |Mercury|Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|alt_synch_pipe_297:rdfull_reg                       ;
;                |dffpipe_s98:dffpipe7|         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |Mercury|Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|alt_synch_pipe_297:rdfull_reg|dffpipe_s98:dffpipe7  ;
;             |alt_synch_pipe_iv7:rs_dgwp|      ; 13 (0)      ; 13 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (0)             ; 7 (0)            ; |Mercury|Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|alt_synch_pipe_iv7:rs_dgwp                          ;
;                |dffpipe_d09:dffpipe10|        ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 7 (7)            ; |Mercury|Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|alt_synch_pipe_iv7:rs_dgwp|dffpipe_d09:dffpipe10    ;
;             |alt_synch_pipe_jv7:ws_dgrp|      ; 13 (0)      ; 13 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (0)             ; 8 (0)            ; |Mercury|Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|alt_synch_pipe_jv7:ws_dgrp                          ;
;                |dffpipe_e09:dffpipe14|        ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 8 (8)            ; |Mercury|Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|alt_synch_pipe_jv7:ws_dgrp|dffpipe_e09:dffpipe14    ;
;             |altsyncram_vpu:fifo_ram|         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Mercury|Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|altsyncram_vpu:fifo_ram                             ;
;                |altsyncram_aec1:altsyncram5|  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Mercury|Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|altsyncram_vpu:fifo_ram|altsyncram_aec1:altsyncram5 ;
;             |dffpipe_c09:ws_brp|              ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |Mercury|Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|dffpipe_c09:ws_brp                                  ;
;             |dffpipe_c09:ws_bwp|              ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |Mercury|Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|dffpipe_c09:ws_bwp                                  ;
;    |Tx_fifo:Tx_fifo|                          ; 74 (0)      ; 73 (0)                    ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 24 (0)            ; 49 (0)           ; |Mercury|Tx_fifo:Tx_fifo                                                                                                        ;
;       |dcfifo:dcfifo_component|               ; 74 (0)      ; 73 (0)                    ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 24 (0)            ; 49 (0)           ; |Mercury|Tx_fifo:Tx_fifo|dcfifo:dcfifo_component                                                                                ;
;          |dcfifo_pre1:auto_generated|         ; 74 (14)     ; 73 (13)                   ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 24 (12)           ; 49 (1)           ; |Mercury|Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_pre1:auto_generated                                                     ;
;             |a_gray2bin_mdb:wrptr_g_gray2bin| ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |Mercury|Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_pre1:auto_generated|a_gray2bin_mdb:wrptr_g_gray2bin                     ;
;             |a_gray2bin_mdb:ws_dgrp_gray2bin| ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |Mercury|Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_pre1:auto_generated|a_gray2bin_mdb:ws_dgrp_gray2bin                     ;
;             |a_graycounter_ik6:wrptr_gp|      ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |Mercury|Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_pre1:auto_generated|a_graycounter_ik6:wrptr_gp                          ;
;             |a_graycounter_q96:rdptr_g1p|     ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |Mercury|Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_pre1:auto_generated|a_graycounter_q96:rdptr_g1p                         ;
;             |alt_synch_pipe_kv7:ws_dgrp|      ; 12 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (0)            ; 0 (0)            ; |Mercury|Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_pre1:auto_generated|alt_synch_pipe_kv7:ws_dgrp                          ;
;                |dffpipe_f09:dffpipe10|        ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; |Mercury|Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_pre1:auto_generated|alt_synch_pipe_kv7:ws_dgrp|dffpipe_f09:dffpipe10    ;
;             |altsyncram_tpu:fifo_ram|         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Mercury|Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_pre1:auto_generated|altsyncram_tpu:fifo_ram                             ;
;                |altsyncram_8ec1:altsyncram4|  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Mercury|Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_pre1:auto_generated|altsyncram_tpu:fifo_ram|altsyncram_8ec1:altsyncram4 ;
;             |dffpipe_b09:ws_brp|              ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |Mercury|Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_pre1:auto_generated|dffpipe_b09:ws_brp                                  ;
;             |dffpipe_b09:ws_bwp|              ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |Mercury|Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_pre1:auto_generated|dffpipe_b09:ws_bwp                                  ;
;    |cicint:cic_I|                             ; 339 (339)   ; 299 (299)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 29 (29)           ; 271 (271)        ; |Mercury|cicint:cic_I                                                                                                           ;
;    |cicint:cic_Q|                             ; 345 (345)   ; 309 (309)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 33 (33)           ; 276 (276)        ; |Mercury|cicint:cic_Q                                                                                                           ;
;    |cordic:rx_cordic|                         ; 1178 (120)  ; 616 (45)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 539 (52)     ; 62 (45)           ; 577 (23)         ; |Mercury|cordic:rx_cordic                                                                                                       ;
;       |cordic_stage:cordic_stage0|            ; 96 (64)     ; 49 (49)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (15)      ; 13 (13)           ; 36 (2)           ; |Mercury|cordic:rx_cordic|cordic_stage:cordic_stage0                                                                            ;
;          |lpm_add_sub:Add1|                   ; 66 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (0)       ; 0 (0)             ; 34 (0)           ; |Mercury|cordic:rx_cordic|cordic_stage:cordic_stage0|lpm_add_sub:Add1                                                           ;
;             |add_sub_rjg:auto_generated|      ; 66 (66)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 34 (34)          ; |Mercury|cordic:rx_cordic|cordic_stage:cordic_stage0|lpm_add_sub:Add1|add_sub_rjg:auto_generated                                ;
;       |cordic_stage:cordic_stage10|           ; 83 (65)     ; 37 (37)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (28)      ; 0 (0)             ; 37 (1)           ; |Mercury|cordic:rx_cordic|cordic_stage:cordic_stage10                                                                           ;
;          |lpm_add_sub:Add1|                   ; 27 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 18 (0)           ; |Mercury|cordic:rx_cordic|cordic_stage:cordic_stage10|lpm_add_sub:Add1                                                          ;
;             |add_sub_sjg:auto_generated|      ; 27 (27)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 18 (18)          ; |Mercury|cordic:rx_cordic|cordic_stage:cordic_stage10|lpm_add_sub:Add1|add_sub_sjg:auto_generated                               ;
;          |lpm_add_sub:Add2|                   ; 27 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 18 (0)           ; |Mercury|cordic:rx_cordic|cordic_stage:cordic_stage10|lpm_add_sub:Add2                                                          ;
;             |add_sub_sjg:auto_generated|      ; 27 (27)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 18 (18)          ; |Mercury|cordic:rx_cordic|cordic_stage:cordic_stage10|lpm_add_sub:Add2|add_sub_sjg:auto_generated                               ;
;       |cordic_stage:cordic_stage11|           ; 88 (88)     ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (60)      ; 0 (0)             ; 28 (28)          ; |Mercury|cordic:rx_cordic|cordic_stage:cordic_stage11                                                                           ;
;       |cordic_stage:cordic_stage1|            ; 113 (79)    ; 51 (51)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (28)      ; 2 (2)             ; 49 (13)          ; |Mercury|cordic:rx_cordic|cordic_stage:cordic_stage1                                                                            ;
;          |lpm_add_sub:Add1|                   ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 18 (0)           ; |Mercury|cordic:rx_cordic|cordic_stage:cordic_stage1|lpm_add_sub:Add1                                                           ;
;             |add_sub_sjg:auto_generated|      ; 35 (35)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 18 (18)          ; |Mercury|cordic:rx_cordic|cordic_stage:cordic_stage1|lpm_add_sub:Add1|add_sub_sjg:auto_generated                                ;
;          |lpm_add_sub:Add2|                   ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 18 (0)           ; |Mercury|cordic:rx_cordic|cordic_stage:cordic_stage1|lpm_add_sub:Add2                                                           ;
;             |add_sub_sjg:auto_generated|      ; 35 (35)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 18 (18)          ; |Mercury|cordic:rx_cordic|cordic_stage:cordic_stage1|lpm_add_sub:Add2|add_sub_sjg:auto_generated                                ;
;       |cordic_stage:cordic_stage2|            ; 85 (51)     ; 51 (51)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (0)       ; 0 (0)             ; 51 (15)          ; |Mercury|cordic:rx_cordic|cordic_stage:cordic_stage2                                                                            ;
;          |lpm_add_sub:Add1|                   ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 18 (0)           ; |Mercury|cordic:rx_cordic|cordic_stage:cordic_stage2|lpm_add_sub:Add1                                                           ;
;             |add_sub_sjg:auto_generated|      ; 35 (35)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 18 (18)          ; |Mercury|cordic:rx_cordic|cordic_stage:cordic_stage2|lpm_add_sub:Add1|add_sub_sjg:auto_generated                                ;
;          |lpm_add_sub:Add2|                   ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 18 (0)           ; |Mercury|cordic:rx_cordic|cordic_stage:cordic_stage2|lpm_add_sub:Add2                                                           ;
;             |add_sub_sjg:auto_generated|      ; 35 (35)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 18 (18)          ; |Mercury|cordic:rx_cordic|cordic_stage:cordic_stage2|lpm_add_sub:Add2|add_sub_sjg:auto_generated                                ;
;       |cordic_stage:cordic_stage3|            ; 83 (51)     ; 51 (51)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (0)       ; 0 (0)             ; 51 (15)          ; |Mercury|cordic:rx_cordic|cordic_stage:cordic_stage3                                                                            ;
;          |lpm_add_sub:Add1|                   ; 34 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 18 (0)           ; |Mercury|cordic:rx_cordic|cordic_stage:cordic_stage3|lpm_add_sub:Add1                                                           ;
;             |add_sub_sjg:auto_generated|      ; 34 (34)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 18 (18)          ; |Mercury|cordic:rx_cordic|cordic_stage:cordic_stage3|lpm_add_sub:Add1|add_sub_sjg:auto_generated                                ;
;          |lpm_add_sub:Add2|                   ; 34 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 18 (0)           ; |Mercury|cordic:rx_cordic|cordic_stage:cordic_stage3|lpm_add_sub:Add2                                                           ;
;             |add_sub_sjg:auto_generated|      ; 34 (34)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 18 (18)          ; |Mercury|cordic:rx_cordic|cordic_stage:cordic_stage3|lpm_add_sub:Add2|add_sub_sjg:auto_generated                                ;
;       |cordic_stage:cordic_stage4|            ; 81 (51)     ; 51 (51)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 51 (15)          ; |Mercury|cordic:rx_cordic|cordic_stage:cordic_stage4                                                                            ;
;          |lpm_add_sub:Add1|                   ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 18 (0)           ; |Mercury|cordic:rx_cordic|cordic_stage:cordic_stage4|lpm_add_sub:Add1                                                           ;
;             |add_sub_sjg:auto_generated|      ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 18 (18)          ; |Mercury|cordic:rx_cordic|cordic_stage:cordic_stage4|lpm_add_sub:Add1|add_sub_sjg:auto_generated                                ;
;          |lpm_add_sub:Add2|                   ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 18 (0)           ; |Mercury|cordic:rx_cordic|cordic_stage:cordic_stage4|lpm_add_sub:Add2                                                           ;
;             |add_sub_sjg:auto_generated|      ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 18 (18)          ; |Mercury|cordic:rx_cordic|cordic_stage:cordic_stage4|lpm_add_sub:Add2|add_sub_sjg:auto_generated                                ;
;       |cordic_stage:cordic_stage5|            ; 107 (79)    ; 51 (51)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (28)      ; 1 (1)             ; 50 (14)          ; |Mercury|cordic:rx_cordic|cordic_stage:cordic_stage5                                                                            ;
;          |lpm_add_sub:Add1|                   ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 18 (0)           ; |Mercury|cordic:rx_cordic|cordic_stage:cordic_stage5|lpm_add_sub:Add1                                                           ;
;             |add_sub_sjg:auto_generated|      ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 18 (18)          ; |Mercury|cordic:rx_cordic|cordic_stage:cordic_stage5|lpm_add_sub:Add1|add_sub_sjg:auto_generated                                ;
;          |lpm_add_sub:Add2|                   ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 18 (0)           ; |Mercury|cordic:rx_cordic|cordic_stage:cordic_stage5|lpm_add_sub:Add2                                                           ;
;             |add_sub_sjg:auto_generated|      ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 18 (18)          ; |Mercury|cordic:rx_cordic|cordic_stage:cordic_stage5|lpm_add_sub:Add2|add_sub_sjg:auto_generated                                ;
;       |cordic_stage:cordic_stage6|            ; 77 (51)     ; 51 (51)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 51 (15)          ; |Mercury|cordic:rx_cordic|cordic_stage:cordic_stage6                                                                            ;
;          |lpm_add_sub:Add1|                   ; 31 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 18 (0)           ; |Mercury|cordic:rx_cordic|cordic_stage:cordic_stage6|lpm_add_sub:Add1                                                           ;
;             |add_sub_sjg:auto_generated|      ; 31 (31)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 18 (18)          ; |Mercury|cordic:rx_cordic|cordic_stage:cordic_stage6|lpm_add_sub:Add1|add_sub_sjg:auto_generated                                ;
;          |lpm_add_sub:Add2|                   ; 31 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 18 (0)           ; |Mercury|cordic:rx_cordic|cordic_stage:cordic_stage6|lpm_add_sub:Add2                                                           ;
;             |add_sub_sjg:auto_generated|      ; 31 (31)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 18 (18)          ; |Mercury|cordic:rx_cordic|cordic_stage:cordic_stage6|lpm_add_sub:Add2|add_sub_sjg:auto_generated                                ;
;       |cordic_stage:cordic_stage7|            ; 75 (51)     ; 51 (51)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 51 (15)          ; |Mercury|cordic:rx_cordic|cordic_stage:cordic_stage7                                                                            ;
;          |lpm_add_sub:Add1|                   ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 18 (0)           ; |Mercury|cordic:rx_cordic|cordic_stage:cordic_stage7|lpm_add_sub:Add1                                                           ;
;             |add_sub_sjg:auto_generated|      ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 18 (18)          ; |Mercury|cordic:rx_cordic|cordic_stage:cordic_stage7|lpm_add_sub:Add1|add_sub_sjg:auto_generated                                ;
;          |lpm_add_sub:Add2|                   ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 18 (0)           ; |Mercury|cordic:rx_cordic|cordic_stage:cordic_stage7|lpm_add_sub:Add2                                                           ;
;             |add_sub_sjg:auto_generated|      ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 18 (18)          ; |Mercury|cordic:rx_cordic|cordic_stage:cordic_stage7|lpm_add_sub:Add2|add_sub_sjg:auto_generated                                ;
;       |cordic_stage:cordic_stage8|            ; 73 (51)     ; 50 (50)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (1)       ; 0 (0)             ; 50 (14)          ; |Mercury|cordic:rx_cordic|cordic_stage:cordic_stage8                                                                            ;
;          |lpm_add_sub:Add1|                   ; 29 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 18 (0)           ; |Mercury|cordic:rx_cordic|cordic_stage:cordic_stage8|lpm_add_sub:Add1                                                           ;
;             |add_sub_sjg:auto_generated|      ; 29 (29)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 18 (18)          ; |Mercury|cordic:rx_cordic|cordic_stage:cordic_stage8|lpm_add_sub:Add1|add_sub_sjg:auto_generated                                ;
;          |lpm_add_sub:Add2|                   ; 29 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 18 (0)           ; |Mercury|cordic:rx_cordic|cordic_stage:cordic_stage8|lpm_add_sub:Add2                                                           ;
;             |add_sub_sjg:auto_generated|      ; 29 (29)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 18 (18)          ; |Mercury|cordic:rx_cordic|cordic_stage:cordic_stage8|lpm_add_sub:Add2|add_sub_sjg:auto_generated                                ;
;       |cordic_stage:cordic_stage9|            ; 97 (77)     ; 50 (50)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (27)      ; 1 (1)             ; 49 (13)          ; |Mercury|cordic:rx_cordic|cordic_stage:cordic_stage9                                                                            ;
;          |lpm_add_sub:Add1|                   ; 28 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 18 (0)           ; |Mercury|cordic:rx_cordic|cordic_stage:cordic_stage9|lpm_add_sub:Add1                                                           ;
;             |add_sub_sjg:auto_generated|      ; 28 (28)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 18 (18)          ; |Mercury|cordic:rx_cordic|cordic_stage:cordic_stage9|lpm_add_sub:Add1|add_sub_sjg:auto_generated                                ;
;          |lpm_add_sub:Add2|                   ; 28 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 18 (0)           ; |Mercury|cordic:rx_cordic|cordic_stage:cordic_stage9|lpm_add_sub:Add2                                                           ;
;             |add_sub_sjg:auto_generated|      ; 28 (28)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 18 (18)          ; |Mercury|cordic:rx_cordic|cordic_stage:cordic_stage9|lpm_add_sub:Add2|add_sub_sjg:auto_generated                                ;
;    |phase_accumulator:rx_phase_accumulator|   ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |Mercury|phase_accumulator:rx_phase_accumulator                                                                                 ;
+-----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                  ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; ADC[0]      ; Input    ; 0             ; 0             ; --                    ; --  ;
; ADC[1]      ; Input    ; 0             ; 0             ; --                    ; --  ;
; ADC[2]      ; Input    ; 0             ; 0             ; --                    ; --  ;
; ADC[3]      ; Input    ; 0             ; 0             ; --                    ; --  ;
; ADC[4]      ; Input    ; 0             ; 0             ; --                    ; --  ;
; ADC[5]      ; Input    ; 0             ; 0             ; --                    ; --  ;
; ADC[6]      ; Input    ; 0             ; 0             ; --                    ; --  ;
; ADC[7]      ; Input    ; 0             ; 0             ; --                    ; --  ;
; ADC[8]      ; Input    ; 0             ; 0             ; --                    ; --  ;
; ADC[9]      ; Input    ; 0             ; 0             ; --                    ; --  ;
; ADC[10]     ; Input    ; 0             ; 0             ; --                    ; --  ;
; ADC[11]     ; Input    ; 0             ; 0             ; --                    ; --  ;
; ADC[12]     ; Input    ; 0             ; 0             ; --                    ; --  ;
; ADC[13]     ; Input    ; 0             ; 0             ; --                    ; --  ;
; ADC[14]     ; Input    ; 0             ; 0             ; --                    ; --  ;
; ADC[15]     ; Input    ; 0             ; 0             ; --                    ; --  ;
; FLAGC       ; Input    ; 6             ; 6             ; --                    ; --  ;
; FLAGA       ; Input    ; 6             ; 6             ; --                    ; --  ;
; IFCLK       ; Input    ; 0             ; 0             ; --                    ; --  ;
; clock       ; Input    ; 0             ; 0             ; --                    ; --  ;
; FIFO_ADR[0] ; Output   ; --            ; --            ; --                    ; --  ;
; FIFO_ADR[1] ; Output   ; --            ; --            ; --                    ; --  ;
; SLRD        ; Output   ; --            ; --            ; --                    ; --  ;
; SLWR        ; Output   ; --            ; --            ; --                    ; --  ;
; SLOE        ; Output   ; --            ; --            ; --                    ; --  ;
; PKEND       ; Output   ; --            ; --            ; --                    ; --  ;
; DEBUG_LED0  ; Output   ; --            ; --            ; --                    ; --  ;
; DEBUG_LED1  ; Output   ; --            ; --            ; --                    ; --  ;
; DEBUG_LED2  ; Output   ; --            ; --            ; --                    ; --  ;
; DEBUG_LED3  ; Output   ; --            ; --            ; --                    ; --  ;
; DAC[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; DAC[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; DAC[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; DAC[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; DAC[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; DAC[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; DAC[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; DAC[7]      ; Output   ; --            ; --            ; --                    ; --  ;
; DAC[8]      ; Output   ; --            ; --            ; --                    ; --  ;
; DAC[9]      ; Output   ; --            ; --            ; --                    ; --  ;
; DAC[10]     ; Output   ; --            ; --            ; --                    ; --  ;
; DAC[11]     ; Output   ; --            ; --            ; --                    ; --  ;
; DAC[12]     ; Output   ; --            ; --            ; --                    ; --  ;
; DAC[13]     ; Output   ; --            ; --            ; --                    ; --  ;
; FPGA_GPIO1  ; Output   ; --            ; --            ; --                    ; --  ;
; FPGA_GPIO2  ; Output   ; --            ; --            ; --                    ; --  ;
; FPGA_GPIO3  ; Output   ; --            ; --            ; --                    ; --  ;
; FPGA_GPIO4  ; Output   ; --            ; --            ; --                    ; --  ;
; FPGA_GPIO5  ; Output   ; --            ; --            ; --                    ; --  ;
; FPGA_GPIO6  ; Output   ; --            ; --            ; --                    ; --  ;
; FPGA_GPIO7  ; Output   ; --            ; --            ; --                    ; --  ;
; FPGA_GPIO8  ; Output   ; --            ; --            ; --                    ; --  ;
; FPGA_GPIO9  ; Output   ; --            ; --            ; --                    ; --  ;
; FPGA_GPIO10 ; Output   ; --            ; --            ; --                    ; --  ;
; FPGA_GPIO11 ; Output   ; --            ; --            ; --                    ; --  ;
; FPGA_GPIO12 ; Output   ; --            ; --            ; --                    ; --  ;
; FPGA_GPIO13 ; Output   ; --            ; --            ; --                    ; --  ;
; FPGA_GPIO14 ; Output   ; --            ; --            ; --                    ; --  ;
; FPGA_GPIO15 ; Output   ; --            ; --            ; --                    ; --  ;
; FPGA_GPIO16 ; Output   ; --            ; --            ; --                    ; --  ;
; FX2_FD[0]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; FX2_FD[1]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; FX2_FD[2]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; FX2_FD[3]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; FX2_FD[4]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; FX2_FD[5]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; FX2_FD[6]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; FX2_FD[7]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; FX2_FD[8]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; FX2_FD[9]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; FX2_FD[10]  ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; FX2_FD[11]  ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; FX2_FD[12]  ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; FX2_FD[13]  ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; FX2_FD[14]  ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; FX2_FD[15]  ; Bidir    ; 6             ; 6             ; --                    ; --  ;
+-------------+----------+---------------+---------------+-----------------------+-----+


+-------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                            ;
+-------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                         ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------+-------------------+---------+
; ADC[0]                                                      ;                   ;         ;
; ADC[1]                                                      ;                   ;         ;
; ADC[2]                                                      ;                   ;         ;
; ADC[3]                                                      ;                   ;         ;
; ADC[4]                                                      ;                   ;         ;
; ADC[5]                                                      ;                   ;         ;
; ADC[6]                                                      ;                   ;         ;
; ADC[7]                                                      ;                   ;         ;
; ADC[8]                                                      ;                   ;         ;
; ADC[9]                                                      ;                   ;         ;
; ADC[10]                                                     ;                   ;         ;
; ADC[11]                                                     ;                   ;         ;
; ADC[12]                                                     ;                   ;         ;
; ADC[13]                                                     ;                   ;         ;
; ADC[14]                                                     ;                   ;         ;
; ADC[15]                                                     ;                   ;         ;
; FLAGC                                                       ;                   ;         ;
;      - DEBUG_LED1                                           ; 0                 ; 6       ;
;      - SLWR~317                                             ; 0                 ; 6       ;
;      - Mux6~172                                             ; 0                 ; 6       ;
;      - SLEN~82                                              ; 0                 ; 6       ;
;      - Tx_read_clock~61                                     ; 0                 ; 6       ;
; FLAGA                                                       ;                   ;         ;
;      - DEBUG_LED3                                           ; 1                 ; 6       ;
;      - SLOE~115                                             ; 0                 ; 6       ;
;      - Mux4~181                                             ; 0                 ; 6       ;
;      - Mux6~173                                             ; 0                 ; 6       ;
; IFCLK                                                       ;                   ;         ;
; clock                                                       ;                   ;         ;
;      - PWM_clock                                            ; 0                 ; 0       ;
;      - PWM_count[10]                                        ; 0                 ; 0       ;
;      - PWM_count[9]                                         ; 0                 ; 0       ;
;      - PWM_count[8]                                         ; 0                 ; 0       ;
;      - PWM_count[7]                                         ; 0                 ; 0       ;
;      - PWM_count[6]                                         ; 0                 ; 0       ;
;      - PWM_count[5]                                         ; 0                 ; 0       ;
;      - PWM_count[4]                                         ; 0                 ; 0       ;
;      - PWM_count[3]                                         ; 0                 ; 0       ;
;      - PWM_count[2]                                         ; 0                 ; 0       ;
;      - PWM_count[1]                                         ; 0                 ; 0       ;
;      - PWM_count[0]                                         ; 0                 ; 0       ;
;      - clock_8                                              ; 0                 ; 0       ;
;      - clk_enable                                           ; 0                 ; 0       ;
;      - cicint:cic_I|ce_out_reg                              ; 0                 ; 0       ;
;      - I_PWM_accumulator[16]                                ; 0                 ; 0       ;
;      - Q_PWM_accumulator[16]                                ; 0                 ; 0       ;
;      - clock_count[3]                                       ; 1                 ; 0       ;
;      - clock_count[4]                                       ; 1                 ; 0       ;
;      - I_PWM_accumulator[15]                                ; 0                 ; 0       ;
;      - I_Data_in[15]                                        ; 0                 ; 0       ;
;      - I_PWM_accumulator[14]                                ; 0                 ; 0       ;
;      - I_Data_in[14]                                        ; 0                 ; 0       ;
;      - I_PWM_accumulator[13]                                ; 0                 ; 0       ;
;      - I_Data_in[13]                                        ; 0                 ; 0       ;
;      - I_PWM_accumulator[12]                                ; 0                 ; 0       ;
;      - I_Data_in[12]                                        ; 0                 ; 0       ;
;      - I_PWM_accumulator[11]                                ; 0                 ; 0       ;
;      - I_Data_in[11]                                        ; 0                 ; 0       ;
;      - I_PWM_accumulator[10]                                ; 0                 ; 0       ;
;      - I_Data_in[10]                                        ; 0                 ; 0       ;
;      - I_PWM_accumulator[9]                                 ; 0                 ; 0       ;
;      - I_Data_in[9]                                         ; 0                 ; 0       ;
;      - I_PWM_accumulator[8]                                 ; 0                 ; 0       ;
;      - I_Data_in[8]                                         ; 0                 ; 0       ;
;      - I_PWM_accumulator[7]                                 ; 1                 ; 0       ;
;      - I_Data_in[7]                                         ; 0                 ; 0       ;
;      - I_PWM_accumulator[6]                                 ; 1                 ; 0       ;
;      - I_Data_in[6]                                         ; 0                 ; 0       ;
;      - I_PWM_accumulator[5]                                 ; 1                 ; 0       ;
;      - I_Data_in[5]                                         ; 0                 ; 0       ;
;      - I_PWM_accumulator[4]                                 ; 1                 ; 0       ;
;      - I_Data_in[4]                                         ; 0                 ; 0       ;
;      - I_PWM_accumulator[3]                                 ; 1                 ; 0       ;
;      - I_Data_in[3]                                         ; 0                 ; 0       ;
;      - I_PWM_accumulator[2]                                 ; 1                 ; 0       ;
;      - I_Data_in[2]                                         ; 0                 ; 0       ;
;      - I_PWM_accumulator[1]                                 ; 1                 ; 0       ;
;      - I_Data_in[1]                                         ; 0                 ; 0       ;
;      - I_PWM_accumulator[0]                                 ; 1                 ; 0       ;
;      - I_Data_in[0]                                         ; 0                 ; 0       ;
;      - Q_PWM_accumulator[15]                                ; 0                 ; 0       ;
;      - Q_Data_in[15]                                        ; 0                 ; 0       ;
;      - Q_PWM_accumulator[14]                                ; 0                 ; 0       ;
;      - Q_Data_in[14]                                        ; 0                 ; 0       ;
;      - Q_PWM_accumulator[13]                                ; 0                 ; 0       ;
;      - Q_Data_in[13]                                        ; 1                 ; 0       ;
;      - Q_PWM_accumulator[12]                                ; 0                 ; 0       ;
;      - Q_Data_in[12]                                        ; 0                 ; 0       ;
;      - Q_PWM_accumulator[11]                                ; 0                 ; 0       ;
;      - Q_Data_in[11]                                        ; 0                 ; 0       ;
;      - Q_PWM_accumulator[10]                                ; 0                 ; 0       ;
;      - Q_Data_in[10]                                        ; 0                 ; 0       ;
;      - Q_PWM_accumulator[9]                                 ; 0                 ; 0       ;
;      - Q_Data_in[9]                                         ; 0                 ; 0       ;
;      - Q_PWM_accumulator[8]                                 ; 0                 ; 0       ;
;      - Q_Data_in[8]                                         ; 0                 ; 0       ;
;      - Q_PWM_accumulator[7]                                 ; 0                 ; 0       ;
;      - Q_Data_in[7]                                         ; 0                 ; 0       ;
;      - Q_PWM_accumulator[6]                                 ; 0                 ; 0       ;
;      - Q_Data_in[6]                                         ; 0                 ; 0       ;
;      - Q_PWM_accumulator[5]                                 ; 0                 ; 0       ;
;      - Q_Data_in[5]                                         ; 0                 ; 0       ;
;      - Q_PWM_accumulator[4]                                 ; 0                 ; 0       ;
;      - Q_Data_in[4]                                         ; 0                 ; 0       ;
;      - Q_PWM_accumulator[3]                                 ; 0                 ; 0       ;
;      - Q_Data_in[3]                                         ; 0                 ; 0       ;
;      - Q_PWM_accumulator[2]                                 ; 0                 ; 0       ;
;      - Q_Data_in[2]                                         ; 1                 ; 0       ;
;      - Q_PWM_accumulator[1]                                 ; 0                 ; 0       ;
;      - Q_Data_in[1]                                         ; 0                 ; 0       ;
;      - Q_PWM_accumulator[0]                                 ; 0                 ; 0       ;
;      - Q_Data_in[0]                                         ; 0                 ; 0       ;
;      - cicint:cic_Q|cur_count[0]                            ; 0                 ; 0       ;
;      - cicint:cic_Q|cur_count[1]                            ; 0                 ; 0       ;
;      - cicint:cic_Q|cur_count[2]                            ; 0                 ; 0       ;
;      - cicint:cic_Q|cur_count[3]                            ; 0                 ; 0       ;
;      - cicint:cic_Q|cur_count[4]                            ; 0                 ; 0       ;
;      - cicint:cic_Q|cur_count[5]                            ; 0                 ; 0       ;
;      - cicint:cic_Q|cur_count[6]                            ; 0                 ; 0       ;
;      - cicint:cic_Q|cur_count[7]                            ; 0                 ; 0       ;
;      - cicint:cic_Q|cur_count[8]                            ; 0                 ; 0       ;
;      - cicint:cic_Q|cur_count[9]                            ; 0                 ; 0       ;
;      - cicint:cic_Q|cur_count[10]                           ; 0                 ; 0       ;
;      - reset_count[10]                                      ; 0                 ; 0       ;
;      - reset_count[9]                                       ; 0                 ; 0       ;
;      - reset_count[8]                                       ; 0                 ; 0       ;
;      - reset_count[7]                                       ; 0                 ; 0       ;
;      - reset_count[6]                                       ; 0                 ; 0       ;
;      - reset_count[5]                                       ; 0                 ; 0       ;
;      - reset_count[4]                                       ; 0                 ; 0       ;
;      - reset_count[3]                                       ; 0                 ; 0       ;
;      - reset_count[2]                                       ; 0                 ; 0       ;
;      - reset_count[0]                                       ; 0                 ; 0       ;
;      - reset_count[1]                                       ; 0                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[30] ; 0                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[29] ; 0                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[28] ; 0                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[27] ; 0                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[26] ; 0                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[25] ; 0                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[24] ; 0                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[23] ; 0                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[22] ; 0                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[21] ; 0                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[20] ; 0                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[19] ; 0                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[18] ; 0                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[17] ; 0                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[16] ; 0                 ; 0       ;
;      - cicint:cic_Q|output_register[13]                     ; 0                 ; 0       ;
;      - cicint:cic_Q|output_register[12]                     ; 1                 ; 0       ;
;      - cicint:cic_Q|output_register[11]                     ; 0                 ; 0       ;
;      - cicint:cic_Q|output_register[10]                     ; 0                 ; 0       ;
;      - cicint:cic_Q|output_register[9]                      ; 0                 ; 0       ;
;      - cicint:cic_Q|output_register[8]                      ; 0                 ; 0       ;
;      - cicint:cic_Q|output_register[7]                      ; 1                 ; 0       ;
;      - cicint:cic_Q|output_register[6]                      ; 0                 ; 0       ;
;      - cicint:cic_Q|output_register[5]                      ; 0                 ; 0       ;
;      - cicint:cic_Q|output_register[4]                      ; 0                 ; 0       ;
;      - cicint:cic_Q|output_register[3]                      ; 0                 ; 0       ;
;      - cicint:cic_Q|output_register[2]                      ; 0                 ; 0       ;
;      - cicint:cic_Q|output_register[1]                      ; 1                 ; 0       ;
;      - cicint:cic_Q|output_register[0]                      ; 0                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[31] ; 0                 ; 0       ;
;      - cicint:cic_I|output_register[13]                     ; 0                 ; 0       ;
;      - cicint:cic_I|output_register[12]                     ; 0                 ; 0       ;
;      - cicint:cic_I|output_register[11]                     ; 0                 ; 0       ;
;      - cicint:cic_I|output_register[10]                     ; 0                 ; 0       ;
;      - cicint:cic_I|output_register[9]                      ; 0                 ; 0       ;
;      - cicint:cic_I|output_register[8]                      ; 0                 ; 0       ;
;      - cicint:cic_I|output_register[7]                      ; 0                 ; 0       ;
;      - cicint:cic_I|output_register[6]                      ; 0                 ; 0       ;
;      - cicint:cic_I|output_register[5]                      ; 0                 ; 0       ;
;      - cicint:cic_I|output_register[4]                      ; 0                 ; 0       ;
;      - cicint:cic_I|output_register[3]                      ; 0                 ; 0       ;
;      - cicint:cic_I|output_register[2]                      ; 0                 ; 0       ;
;      - cicint:cic_I|output_register[1]                      ; 0                 ; 0       ;
;      - cicint:cic_I|output_register[0]                      ; 0                 ; 0       ;
;      - sync_frequency[30]                                   ; 1                 ; 0       ;
;      - sync_frequency[29]                                   ; 0                 ; 0       ;
;      - sync_frequency[28]                                   ; 1                 ; 0       ;
;      - sync_frequency[27]                                   ; 0                 ; 0       ;
;      - sync_frequency[26]                                   ; 0                 ; 0       ;
;      - sync_frequency[25]                                   ; 0                 ; 0       ;
;      - sync_frequency[24]                                   ; 0                 ; 0       ;
;      - sync_frequency[23]                                   ; 0                 ; 0       ;
;      - sync_frequency[22]                                   ; 0                 ; 0       ;
;      - sync_frequency[21]                                   ; 1                 ; 0       ;
;      - sync_frequency[20]                                   ; 0                 ; 0       ;
;      - sync_frequency[19]                                   ; 1                 ; 0       ;
;      - sync_frequency[18]                                   ; 0                 ; 0       ;
;      - sync_frequency[17]                                   ; 0                 ; 0       ;
;      - sync_frequency[16]                                   ; 1                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[15] ; 0                 ; 0       ;
;      - sync_frequency[15]                                   ; 1                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[14] ; 0                 ; 0       ;
;      - sync_frequency[14]                                   ; 0                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[13] ; 0                 ; 0       ;
;      - sync_frequency[13]                                   ; 0                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[12] ; 0                 ; 0       ;
;      - sync_frequency[12]                                   ; 0                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[11] ; 0                 ; 0       ;
;      - sync_frequency[11]                                   ; 0                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[10] ; 0                 ; 0       ;
;      - sync_frequency[10]                                   ; 0                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[9]  ; 0                 ; 0       ;
;      - sync_frequency[9]                                    ; 0                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[8]  ; 0                 ; 0       ;
;      - sync_frequency[8]                                    ; 0                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[7]  ; 0                 ; 0       ;
;      - sync_frequency[7]                                    ; 0                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[6]  ; 0                 ; 0       ;
;      - sync_frequency[6]                                    ; 0                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[5]  ; 0                 ; 0       ;
;      - sync_frequency[5]                                    ; 0                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[4]  ; 0                 ; 0       ;
;      - sync_frequency[4]                                    ; 1                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[3]  ; 0                 ; 0       ;
;      - sync_frequency[3]                                    ; 1                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[2]  ; 0                 ; 0       ;
;      - sync_frequency[2]                                    ; 1                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[1]  ; 0                 ; 0       ;
;      - sync_frequency[1]                                    ; 1                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[0]  ; 0                 ; 0       ;
;      - sync_frequency[0]                                    ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out10[57]                       ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out10[56]                       ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out10[55]                       ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out10[54]                       ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out10[53]                       ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out10[52]                       ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out10[51]                       ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out10[50]                       ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out10[49]                       ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out10[48]                       ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out10[47]                       ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out10[46]                       ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out10[45]                       ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out10[44]                       ; 0                 ; 0       ;
;      - sync_frequency[31]                                   ; 1                 ; 0       ;
;      - cicint:cic_I|section_out10[57]                       ; 0                 ; 0       ;
;      - cicint:cic_I|section_out10[56]                       ; 0                 ; 0       ;
;      - cicint:cic_I|section_out10[55]                       ; 0                 ; 0       ;
;      - cicint:cic_I|section_out10[54]                       ; 0                 ; 0       ;
;      - cicint:cic_I|section_out10[53]                       ; 0                 ; 0       ;
;      - cicint:cic_I|section_out10[52]                       ; 0                 ; 0       ;
;      - cicint:cic_I|section_out10[51]                       ; 0                 ; 0       ;
;      - cicint:cic_I|section_out10[50]                       ; 0                 ; 0       ;
;      - cicint:cic_I|section_out10[49]                       ; 0                 ; 0       ;
;      - cicint:cic_I|section_out10[48]                       ; 0                 ; 0       ;
;      - cicint:cic_I|section_out10[47]                       ; 0                 ; 0       ;
;      - cicint:cic_I|section_out10[46]                       ; 0                 ; 0       ;
;      - cicint:cic_I|section_out10[45]                       ; 0                 ; 0       ;
;      - cicint:cic_I|section_out10[44]                       ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out9[47]                        ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out9[46]                        ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out9[45]                        ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out9[44]                        ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out10[43]                       ; 0                 ; 0       ;
;      - cicint:cic_Q|section_out9[43]                        ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out10[42]                       ; 0                 ; 0       ;
;      - cicint:cic_Q|section_out9[42]                        ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out10[41]                       ; 0                 ; 0       ;
;      - cicint:cic_Q|section_out9[41]                        ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out10[40]                       ; 0                 ; 0       ;
;      - cicint:cic_Q|section_out9[40]                        ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out10[39]                       ; 0                 ; 0       ;
;      - cicint:cic_Q|section_out9[39]                        ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out10[38]                       ; 0                 ; 0       ;
;      - cicint:cic_Q|section_out9[38]                        ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out10[37]                       ; 0                 ; 0       ;
;      - cicint:cic_Q|section_out9[37]                        ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out10[36]                       ; 0                 ; 0       ;
;      - cicint:cic_Q|section_out9[36]                        ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out10[35]                       ; 0                 ; 0       ;
;      - cicint:cic_Q|section_out9[35]                        ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out10[34]                       ; 0                 ; 0       ;
;      - cicint:cic_Q|section_out9[34]                        ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out10[33]                       ; 0                 ; 0       ;
;      - cicint:cic_Q|section_out9[33]                        ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out10[32]                       ; 0                 ; 0       ;
;      - cicint:cic_Q|section_out9[32]                        ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out10[31]                       ; 0                 ; 0       ;
;      - cicint:cic_Q|section_out9[31]                        ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out10[30]                       ; 0                 ; 0       ;
;      - cicint:cic_Q|section_out9[30]                        ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out10[29]                       ; 0                 ; 0       ;
;      - cicint:cic_Q|section_out9[29]                        ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out10[28]                       ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out9[28]                        ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out10[27]                       ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out9[27]                        ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out10[26]                       ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out9[26]                        ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out10[25]                       ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out9[25]                        ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out10[24]                       ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out9[24]                        ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out10[23]                       ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out9[23]                        ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out10[22]                       ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out9[22]                        ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out10[21]                       ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out9[21]                        ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out10[20]                       ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out9[20]                        ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out10[19]                       ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out9[19]                        ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out10[18]                       ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out9[18]                        ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out10[17]                       ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out9[17]                        ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out10[16]                       ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out9[16]                        ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out10[15]                       ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out9[15]                        ; 0                 ; 0       ;
;      - cicint:cic_Q|section_out10[14]                       ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out9[14]                        ; 0                 ; 0       ;
;      - cicint:cic_Q|section_out10[13]                       ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out9[13]                        ; 0                 ; 0       ;
;      - cicint:cic_Q|section_out10[12]                       ; 0                 ; 0       ;
;      - cicint:cic_Q|section_out9[12]                        ; 0                 ; 0       ;
;      - cicint:cic_Q|section_out10[11]                       ; 0                 ; 0       ;
;      - cicint:cic_Q|section_out9[11]                        ; 0                 ; 0       ;
;      - cicint:cic_Q|section_out10[10]                       ; 0                 ; 0       ;
;      - cicint:cic_Q|section_out9[10]                        ; 0                 ; 0       ;
;      - cicint:cic_Q|section_out10[9]                        ; 0                 ; 0       ;
;      - cicint:cic_Q|section_out9[9]                         ; 0                 ; 0       ;
;      - cicint:cic_Q|section_out10[8]                        ; 0                 ; 0       ;
;      - cicint:cic_Q|section_out9[8]                         ; 0                 ; 0       ;
;      - cicint:cic_Q|section_out10[7]                        ; 0                 ; 0       ;
;      - cicint:cic_Q|section_out9[7]                         ; 0                 ; 0       ;
;      - cicint:cic_Q|section_out10[6]                        ; 0                 ; 0       ;
;      - cicint:cic_Q|section_out9[6]                         ; 0                 ; 0       ;
;      - cicint:cic_Q|section_out10[5]                        ; 0                 ; 0       ;
;      - cicint:cic_Q|section_out9[5]                         ; 0                 ; 0       ;
;      - cicint:cic_Q|section_out10[4]                        ; 0                 ; 0       ;
;      - cicint:cic_Q|section_out9[4]                         ; 0                 ; 0       ;
;      - cicint:cic_Q|section_out10[3]                        ; 0                 ; 0       ;
;      - cicint:cic_Q|section_out9[3]                         ; 0                 ; 0       ;
;      - cicint:cic_Q|section_out10[2]                        ; 0                 ; 0       ;
;      - cicint:cic_Q|section_out9[2]                         ; 0                 ; 0       ;
;      - cicint:cic_Q|section_out10[1]                        ; 0                 ; 0       ;
;      - cicint:cic_Q|section_out9[1]                         ; 0                 ; 0       ;
;      - cicint:cic_Q|section_out10[0]                        ; 0                 ; 0       ;
;      - cicint:cic_Q|section_out9[0]                         ; 0                 ; 0       ;
;      - cicint:cic_I|section_out9[47]                        ; 1                 ; 0       ;
;      - cicint:cic_I|section_out9[46]                        ; 1                 ; 0       ;
;      - cicint:cic_I|section_out9[45]                        ; 1                 ; 0       ;
;      - cicint:cic_I|section_out9[44]                        ; 1                 ; 0       ;
;      - cicint:cic_I|section_out10[43]                       ; 1                 ; 0       ;
;      - cicint:cic_I|section_out9[43]                        ; 1                 ; 0       ;
;      - cicint:cic_I|section_out10[42]                       ; 1                 ; 0       ;
;      - cicint:cic_I|section_out9[42]                        ; 1                 ; 0       ;
;      - cicint:cic_I|section_out10[41]                       ; 1                 ; 0       ;
;      - cicint:cic_I|section_out9[41]                        ; 1                 ; 0       ;
;      - cicint:cic_I|section_out10[40]                       ; 1                 ; 0       ;
;      - cicint:cic_I|section_out9[40]                        ; 1                 ; 0       ;
;      - cicint:cic_I|section_out10[39]                       ; 1                 ; 0       ;
;      - cicint:cic_I|section_out9[39]                        ; 1                 ; 0       ;
;      - cicint:cic_I|section_out10[38]                       ; 1                 ; 0       ;
;      - cicint:cic_I|section_out9[38]                        ; 1                 ; 0       ;
;      - cicint:cic_I|section_out10[37]                       ; 1                 ; 0       ;
;      - cicint:cic_I|section_out9[37]                        ; 1                 ; 0       ;
;      - cicint:cic_I|section_out10[36]                       ; 1                 ; 0       ;
;      - cicint:cic_I|section_out9[36]                        ; 1                 ; 0       ;
;      - cicint:cic_I|section_out10[35]                       ; 1                 ; 0       ;
;      - cicint:cic_I|section_out9[35]                        ; 1                 ; 0       ;
;      - cicint:cic_I|section_out10[34]                       ; 1                 ; 0       ;
;      - cicint:cic_I|section_out9[34]                        ; 1                 ; 0       ;
;      - cicint:cic_I|section_out10[33]                       ; 1                 ; 0       ;
;      - cicint:cic_I|section_out9[33]                        ; 1                 ; 0       ;
;      - cicint:cic_I|section_out10[32]                       ; 1                 ; 0       ;
;      - cicint:cic_I|section_out9[32]                        ; 1                 ; 0       ;
;      - cicint:cic_I|section_out10[31]                       ; 1                 ; 0       ;
;      - cicint:cic_I|section_out9[31]                        ; 0                 ; 0       ;
;      - cicint:cic_I|section_out10[30]                       ; 1                 ; 0       ;
;      - cicint:cic_I|section_out9[30]                        ; 0                 ; 0       ;
;      - cicint:cic_I|section_out10[29]                       ; 1                 ; 0       ;
;      - cicint:cic_I|section_out9[29]                        ; 0                 ; 0       ;
;      - cicint:cic_I|section_out10[28]                       ; 0                 ; 0       ;
;      - cicint:cic_I|section_out9[28]                        ; 0                 ; 0       ;
;      - cicint:cic_I|section_out10[27]                       ; 0                 ; 0       ;
;      - cicint:cic_I|section_out9[27]                        ; 0                 ; 0       ;
;      - cicint:cic_I|section_out10[26]                       ; 0                 ; 0       ;
;      - cicint:cic_I|section_out9[26]                        ; 0                 ; 0       ;
;      - cicint:cic_I|section_out10[25]                       ; 0                 ; 0       ;
;      - cicint:cic_I|section_out9[25]                        ; 0                 ; 0       ;
;      - cicint:cic_I|section_out10[24]                       ; 0                 ; 0       ;
;      - cicint:cic_I|section_out9[24]                        ; 0                 ; 0       ;
;      - cicint:cic_I|section_out10[23]                       ; 0                 ; 0       ;
;      - cicint:cic_I|section_out9[23]                        ; 0                 ; 0       ;
;      - cicint:cic_I|section_out10[22]                       ; 0                 ; 0       ;
;      - cicint:cic_I|section_out9[22]                        ; 0                 ; 0       ;
;      - cicint:cic_I|section_out10[21]                       ; 0                 ; 0       ;
;      - cicint:cic_I|section_out9[21]                        ; 0                 ; 0       ;
;      - cicint:cic_I|section_out10[20]                       ; 0                 ; 0       ;
;      - cicint:cic_I|section_out9[20]                        ; 0                 ; 0       ;
;      - cicint:cic_I|section_out10[19]                       ; 0                 ; 0       ;
;      - cicint:cic_I|section_out9[19]                        ; 0                 ; 0       ;
;      - cicint:cic_I|section_out10[18]                       ; 0                 ; 0       ;
;      - cicint:cic_I|section_out9[18]                        ; 0                 ; 0       ;
;      - cicint:cic_I|section_out10[17]                       ; 0                 ; 0       ;
;      - cicint:cic_I|section_out9[17]                        ; 0                 ; 0       ;
;      - cicint:cic_I|section_out10[16]                       ; 0                 ; 0       ;
;      - cicint:cic_I|section_out9[16]                        ; 0                 ; 0       ;
;      - cicint:cic_I|section_out10[15]                       ; 0                 ; 0       ;
;      - cicint:cic_I|section_out9[15]                        ; 0                 ; 0       ;
;      - cicint:cic_I|section_out10[14]                       ; 0                 ; 0       ;
;      - cicint:cic_I|section_out9[14]                        ; 0                 ; 0       ;
;      - cicint:cic_I|section_out10[13]                       ; 0                 ; 0       ;
;      - cicint:cic_I|section_out9[13]                        ; 0                 ; 0       ;
;      - cicint:cic_I|section_out10[12]                       ; 0                 ; 0       ;
;      - cicint:cic_I|section_out9[12]                        ; 0                 ; 0       ;
;      - cicint:cic_I|section_out10[11]                       ; 0                 ; 0       ;
;      - cicint:cic_I|section_out9[11]                        ; 0                 ; 0       ;
;      - cicint:cic_I|section_out10[10]                       ; 0                 ; 0       ;
;      - cicint:cic_I|section_out9[10]                        ; 0                 ; 0       ;
;      - cicint:cic_I|section_out10[9]                        ; 0                 ; 0       ;
;      - cicint:cic_I|section_out9[9]                         ; 0                 ; 0       ;
;      - cicint:cic_I|section_out10[8]                        ; 0                 ; 0       ;
;      - cicint:cic_I|section_out9[8]                         ; 0                 ; 0       ;
;      - cicint:cic_I|section_out10[7]                        ; 0                 ; 0       ;
;      - cicint:cic_I|section_out9[7]                         ; 0                 ; 0       ;
;      - cicint:cic_I|section_out10[6]                        ; 0                 ; 0       ;
;      - cicint:cic_I|section_out9[6]                         ; 0                 ; 0       ;
;      - cicint:cic_I|section_out10[5]                        ; 0                 ; 0       ;
;      - cicint:cic_I|section_out9[5]                         ; 0                 ; 0       ;
;      - cicint:cic_I|section_out10[4]                        ; 0                 ; 0       ;
;      - cicint:cic_I|section_out9[4]                         ; 0                 ; 0       ;
;      - cicint:cic_I|section_out10[3]                        ; 0                 ; 0       ;
;      - cicint:cic_I|section_out9[3]                         ; 0                 ; 0       ;
;      - cicint:cic_I|section_out10[2]                        ; 0                 ; 0       ;
;      - cicint:cic_I|section_out9[2]                         ; 0                 ; 0       ;
;      - cicint:cic_I|section_out10[1]                        ; 0                 ; 0       ;
;      - cicint:cic_I|section_out9[1]                         ; 0                 ; 0       ;
;      - cicint:cic_I|section_out10[0]                        ; 0                 ; 0       ;
;      - cicint:cic_I|section_out9[0]                         ; 0                 ; 0       ;
;      - cicint:cic_Q|section_out8[37]                        ; 0                 ; 0       ;
;      - cicint:cic_Q|section_out8[36]                        ; 0                 ; 0       ;
;      - cicint:cic_Q|section_out8[35]                        ; 0                 ; 0       ;
;      - cicint:cic_Q|section_out8[34]                        ; 0                 ; 0       ;
;      - cicint:cic_Q|section_out8[33]                        ; 0                 ; 0       ;
;      - cicint:cic_Q|section_out8[32]                        ; 0                 ; 0       ;
;      - cicint:cic_Q|section_out8[31]                        ; 0                 ; 0       ;
;      - cicint:cic_Q|section_out8[30]                        ; 0                 ; 0       ;
;      - cicint:cic_Q|section_out8[29]                        ; 0                 ; 0       ;
;      - cicint:cic_Q|section_out8[28]                        ; 0                 ; 0       ;
;      - cicint:cic_Q|section_out8[27]                        ; 0                 ; 0       ;
;      - cicint:cic_Q|section_out8[26]                        ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out8[25]                        ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out8[24]                        ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out8[23]                        ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out8[22]                        ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out8[21]                        ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out8[20]                        ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out8[19]                        ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out8[18]                        ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out8[17]                        ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out8[16]                        ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out8[15]                        ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out8[14]                        ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out8[13]                        ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out8[12]                        ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out8[11]                        ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out8[10]                        ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out8[9]                         ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out8[8]                         ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out8[7]                         ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out8[6]                         ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out8[5]                         ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out8[4]                         ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out8[3]                         ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out8[2]                         ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out8[1]                         ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out8[0]                         ; 1                 ; 0       ;
;      - cicint:cic_I|section_out8[37]                        ; 1                 ; 0       ;
;      - cicint:cic_I|section_out8[36]                        ; 1                 ; 0       ;
;      - cicint:cic_I|section_out8[35]                        ; 1                 ; 0       ;
;      - cicint:cic_I|section_out8[34]                        ; 1                 ; 0       ;
;      - cicint:cic_I|section_out8[33]                        ; 1                 ; 0       ;
;      - cicint:cic_I|section_out8[32]                        ; 1                 ; 0       ;
;      - cicint:cic_I|section_out8[31]                        ; 1                 ; 0       ;
;      - cicint:cic_I|section_out8[30]                        ; 1                 ; 0       ;
;      - cicint:cic_I|section_out8[29]                        ; 1                 ; 0       ;
;      - cicint:cic_I|section_out8[28]                        ; 1                 ; 0       ;
;      - cicint:cic_I|section_out8[27]                        ; 1                 ; 0       ;
;      - cicint:cic_I|section_out8[26]                        ; 1                 ; 0       ;
;      - cicint:cic_I|section_out8[25]                        ; 1                 ; 0       ;
;      - cicint:cic_I|section_out8[24]                        ; 1                 ; 0       ;
;      - cicint:cic_I|section_out8[23]                        ; 1                 ; 0       ;
;      - cicint:cic_I|section_out8[22]                        ; 1                 ; 0       ;
;      - cicint:cic_I|section_out8[21]                        ; 1                 ; 0       ;
;      - cicint:cic_I|section_out8[20]                        ; 1                 ; 0       ;
;      - cicint:cic_I|section_out8[19]                        ; 1                 ; 0       ;
;      - cicint:cic_I|section_out8[18]                        ; 1                 ; 0       ;
;      - cicint:cic_I|section_out8[17]                        ; 1                 ; 0       ;
;      - cicint:cic_I|section_out8[16]                        ; 1                 ; 0       ;
;      - cicint:cic_I|section_out8[15]                        ; 1                 ; 0       ;
;      - cicint:cic_I|section_out8[14]                        ; 1                 ; 0       ;
;      - cicint:cic_I|section_out8[13]                        ; 1                 ; 0       ;
;      - cicint:cic_I|section_out8[12]                        ; 1                 ; 0       ;
;      - cicint:cic_I|section_out8[11]                        ; 1                 ; 0       ;
;      - cicint:cic_I|section_out8[10]                        ; 0                 ; 0       ;
;      - cicint:cic_I|section_out8[9]                         ; 0                 ; 0       ;
;      - cicint:cic_I|section_out8[8]                         ; 0                 ; 0       ;
;      - cicint:cic_I|section_out8[7]                         ; 0                 ; 0       ;
;      - cicint:cic_I|section_out8[6]                         ; 0                 ; 0       ;
;      - cicint:cic_I|section_out8[5]                         ; 0                 ; 0       ;
;      - cicint:cic_I|section_out8[4]                         ; 0                 ; 0       ;
;      - cicint:cic_I|section_out8[3]                         ; 0                 ; 0       ;
;      - cicint:cic_I|section_out8[2]                         ; 0                 ; 0       ;
;      - cicint:cic_I|section_out8[1]                         ; 0                 ; 0       ;
;      - cicint:cic_I|section_out8[0]                         ; 0                 ; 0       ;
;      - cicint:cic_Q|section_out7[27]                        ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out7[26]                        ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out7[25]                        ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out7[24]                        ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out7[23]                        ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out7[22]                        ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out7[21]                        ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out7[20]                        ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out7[19]                        ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out7[18]                        ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out7[17]                        ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out7[16]                        ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out7[15]                        ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out7[14]                        ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out7[13]                        ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out7[12]                        ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out7[11]                        ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out7[10]                        ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out7[9]                         ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out7[8]                         ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out7[7]                         ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out7[6]                         ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out7[5]                         ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out7[4]                         ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out7[3]                         ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out7[2]                         ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out7[1]                         ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out7[0]                         ; 1                 ; 0       ;
;      - cicint:cic_I|section_out7[27]                        ; 0                 ; 0       ;
;      - cicint:cic_I|section_out7[26]                        ; 0                 ; 0       ;
;      - cicint:cic_I|section_out7[25]                        ; 0                 ; 0       ;
;      - cicint:cic_I|section_out7[24]                        ; 0                 ; 0       ;
;      - cicint:cic_I|section_out7[23]                        ; 0                 ; 0       ;
;      - cicint:cic_I|section_out7[22]                        ; 0                 ; 0       ;
;      - cicint:cic_I|section_out7[21]                        ; 0                 ; 0       ;
;      - cicint:cic_I|section_out7[20]                        ; 0                 ; 0       ;
;      - cicint:cic_I|section_out7[19]                        ; 0                 ; 0       ;
;      - cicint:cic_I|section_out7[18]                        ; 0                 ; 0       ;
;      - cicint:cic_I|section_out7[17]                        ; 0                 ; 0       ;
;      - cicint:cic_I|section_out7[16]                        ; 0                 ; 0       ;
;      - cicint:cic_I|section_out7[15]                        ; 0                 ; 0       ;
;      - cicint:cic_I|section_out7[14]                        ; 0                 ; 0       ;
;      - cicint:cic_I|section_out7[13]                        ; 1                 ; 0       ;
;      - cicint:cic_I|section_out7[12]                        ; 1                 ; 0       ;
;      - cicint:cic_I|section_out7[11]                        ; 1                 ; 0       ;
;      - cicint:cic_I|section_out7[10]                        ; 1                 ; 0       ;
;      - cicint:cic_I|section_out7[9]                         ; 1                 ; 0       ;
;      - cicint:cic_I|section_out7[8]                         ; 1                 ; 0       ;
;      - cicint:cic_I|section_out7[7]                         ; 1                 ; 0       ;
;      - cicint:cic_I|section_out7[6]                         ; 1                 ; 0       ;
;      - cicint:cic_I|section_out7[5]                         ; 1                 ; 0       ;
;      - cicint:cic_I|section_out7[4]                         ; 1                 ; 0       ;
;      - cicint:cic_I|section_out7[3]                         ; 1                 ; 0       ;
;      - cicint:cic_I|section_out7[2]                         ; 1                 ; 0       ;
;      - cicint:cic_I|section_out7[1]                         ; 1                 ; 0       ;
;      - cicint:cic_I|section_out7[0]                         ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out6[17]                        ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out6[16]                        ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out6[15]                        ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out6[14]                        ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out6[13]                        ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out6[12]                        ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out6[11]                        ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out6[10]                        ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out6[9]                         ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out6[8]                         ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out6[7]                         ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out6[6]                         ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out6[5]                         ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out6[4]                         ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out6[3]                         ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out6[2]                         ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out6[1]                         ; 1                 ; 0       ;
;      - cicint:cic_Q|section_out6[0]                         ; 1                 ; 0       ;
;      - cicint:cic_I|section_out6[17]                        ; 0                 ; 0       ;
;      - cicint:cic_I|section_out6[16]                        ; 0                 ; 0       ;
;      - cicint:cic_I|section_out6[15]                        ; 0                 ; 0       ;
;      - cicint:cic_I|section_out6[14]                        ; 0                 ; 0       ;
;      - cicint:cic_I|section_out6[13]                        ; 0                 ; 0       ;
;      - cicint:cic_I|section_out6[12]                        ; 0                 ; 0       ;
;      - cicint:cic_I|section_out6[11]                        ; 0                 ; 0       ;
;      - cicint:cic_I|section_out6[10]                        ; 0                 ; 0       ;
;      - cicint:cic_I|section_out6[9]                         ; 0                 ; 0       ;
;      - cicint:cic_I|section_out6[8]                         ; 0                 ; 0       ;
;      - cicint:cic_I|section_out6[7]                         ; 0                 ; 0       ;
;      - cicint:cic_I|section_out6[6]                         ; 0                 ; 0       ;
;      - cicint:cic_I|section_out6[5]                         ; 0                 ; 0       ;
;      - cicint:cic_I|section_out6[4]                         ; 0                 ; 0       ;
;      - cicint:cic_I|section_out6[3]                         ; 0                 ; 0       ;
;      - cicint:cic_I|section_out6[2]                         ; 0                 ; 0       ;
;      - cicint:cic_I|section_out6[1]                         ; 0                 ; 0       ;
;      - cicint:cic_I|section_out6[0]                         ; 0                 ; 0       ;
;      - cicint:cic_Q|diff1[14]                               ; 1                 ; 0       ;
;      - cicint:cic_Q|input_register[13]                      ; 1                 ; 0       ;
;      - cicint:cic_Q|diff1[12]                               ; 1                 ; 0       ;
;      - cicint:cic_Q|input_register[12]                      ; 1                 ; 0       ;
;      - cicint:cic_Q|diff1[11]                               ; 1                 ; 0       ;
;      - cicint:cic_Q|input_register[11]                      ; 1                 ; 0       ;
;      - cicint:cic_Q|diff1[10]                               ; 1                 ; 0       ;
;      - cicint:cic_Q|input_register[10]                      ; 1                 ; 0       ;
;      - cicint:cic_Q|diff1[9]                                ; 1                 ; 0       ;
;      - cicint:cic_Q|input_register[9]                       ; 1                 ; 0       ;
;      - cicint:cic_Q|diff1[8]                                ; 1                 ; 0       ;
;      - cicint:cic_Q|input_register[8]                       ; 1                 ; 0       ;
;      - cicint:cic_Q|diff1[7]                                ; 1                 ; 0       ;
;      - cicint:cic_Q|input_register[7]                       ; 1                 ; 0       ;
;      - cicint:cic_Q|diff1[6]                                ; 1                 ; 0       ;
;      - cicint:cic_Q|input_register[6]                       ; 1                 ; 0       ;
;      - cicint:cic_Q|diff1[5]                                ; 1                 ; 0       ;
;      - cicint:cic_Q|input_register[5]                       ; 1                 ; 0       ;
;      - cicint:cic_Q|diff1[4]                                ; 1                 ; 0       ;
;      - cicint:cic_Q|input_register[4]                       ; 1                 ; 0       ;
;      - cicint:cic_Q|diff1[3]                                ; 1                 ; 0       ;
;      - cicint:cic_Q|input_register[3]                       ; 1                 ; 0       ;
;      - cicint:cic_Q|diff1[2]                                ; 1                 ; 0       ;
;      - cicint:cic_Q|input_register[2]                       ; 1                 ; 0       ;
;      - cicint:cic_Q|diff1[1]                                ; 1                 ; 0       ;
;      - cicint:cic_Q|input_register[1]                       ; 1                 ; 0       ;
;      - cicint:cic_Q|diff1[0]                                ; 1                 ; 0       ;
;      - cicint:cic_Q|input_register[0]                       ; 1                 ; 0       ;
;      - cicint:cic_Q|diff2[15]                               ; 1                 ; 0       ;
;      - cicint:cic_Q|diff2[13]                               ; 1                 ; 0       ;
;      - cicint:cic_Q|diff2[12]                               ; 0                 ; 0       ;
;      - cicint:cic_Q|diff2[11]                               ; 1                 ; 0       ;
;      - cicint:cic_Q|diff2[10]                               ; 1                 ; 0       ;
;      - cicint:cic_Q|diff2[9]                                ; 1                 ; 0       ;
;      - cicint:cic_Q|diff2[8]                                ; 1                 ; 0       ;
;      - cicint:cic_Q|diff2[7]                                ; 1                 ; 0       ;
;      - cicint:cic_Q|diff2[6]                                ; 1                 ; 0       ;
;      - cicint:cic_Q|diff2[5]                                ; 1                 ; 0       ;
;      - cicint:cic_Q|diff2[4]                                ; 1                 ; 0       ;
;      - cicint:cic_Q|diff2[3]                                ; 1                 ; 0       ;
;      - cicint:cic_Q|diff2[2]                                ; 1                 ; 0       ;
;      - cicint:cic_Q|diff2[1]                                ; 1                 ; 0       ;
;      - cicint:cic_Q|diff2[0]                                ; 1                 ; 0       ;
;      - cicint:cic_Q|diff3[16]                               ; 1                 ; 0       ;
;      - cicint:cic_Q|diff3[14]                               ; 1                 ; 0       ;
;      - cicint:cic_Q|diff3[13]                               ; 1                 ; 0       ;
;      - cicint:cic_Q|diff3[12]                               ; 1                 ; 0       ;
;      - cicint:cic_Q|diff3[11]                               ; 1                 ; 0       ;
;      - cicint:cic_Q|diff3[10]                               ; 1                 ; 0       ;
;      - cicint:cic_Q|diff3[9]                                ; 1                 ; 0       ;
;      - cicint:cic_Q|diff3[8]                                ; 1                 ; 0       ;
;      - cicint:cic_Q|diff3[7]                                ; 1                 ; 0       ;
;      - cicint:cic_Q|diff3[6]                                ; 1                 ; 0       ;
;      - cicint:cic_Q|diff3[5]                                ; 1                 ; 0       ;
;      - cicint:cic_Q|diff3[4]                                ; 0                 ; 0       ;
;      - cicint:cic_Q|diff3[3]                                ; 0                 ; 0       ;
;      - cicint:cic_Q|diff3[2]                                ; 0                 ; 0       ;
;      - cicint:cic_Q|diff3[1]                                ; 0                 ; 0       ;
;      - cicint:cic_Q|diff3[0]                                ; 0                 ; 0       ;
;      - cicint:cic_Q|diff4[17]                               ; 1                 ; 0       ;
;      - cicint:cic_Q|diff4[15]                               ; 1                 ; 0       ;
;      - cicint:cic_Q|diff4[14]                               ; 1                 ; 0       ;
;      - cicint:cic_Q|diff4[13]                               ; 1                 ; 0       ;
;      - cicint:cic_Q|diff4[12]                               ; 1                 ; 0       ;
;      - cicint:cic_Q|diff4[11]                               ; 1                 ; 0       ;
;      - cicint:cic_Q|diff4[10]                               ; 1                 ; 0       ;
;      - cicint:cic_Q|diff4[9]                                ; 1                 ; 0       ;
;      - cicint:cic_Q|diff4[8]                                ; 1                 ; 0       ;
;      - cicint:cic_Q|diff4[7]                                ; 0                 ; 0       ;
;      - cicint:cic_Q|diff4[6]                                ; 0                 ; 0       ;
;      - cicint:cic_Q|diff4[5]                                ; 0                 ; 0       ;
;      - cicint:cic_Q|diff4[4]                                ; 0                 ; 0       ;
;      - cicint:cic_Q|diff4[3]                                ; 0                 ; 0       ;
;      - cicint:cic_Q|diff4[2]                                ; 0                 ; 0       ;
;      - cicint:cic_Q|diff4[1]                                ; 0                 ; 0       ;
;      - cicint:cic_Q|diff4[0]                                ; 0                 ; 0       ;
;      - cicint:cic_Q|diff5[17]                               ; 1                 ; 0       ;
;      - cicint:cic_Q|diff5[16]                               ; 1                 ; 0       ;
;      - cicint:cic_Q|diff5[15]                               ; 1                 ; 0       ;
;      - cicint:cic_Q|diff5[14]                               ; 1                 ; 0       ;
;      - cicint:cic_Q|diff5[13]                               ; 1                 ; 0       ;
;      - cicint:cic_Q|diff5[12]                               ; 1                 ; 0       ;
;      - cicint:cic_Q|diff5[11]                               ; 1                 ; 0       ;
;      - cicint:cic_Q|diff5[10]                               ; 1                 ; 0       ;
;      - cicint:cic_Q|diff5[9]                                ; 1                 ; 0       ;
;      - cicint:cic_Q|diff5[8]                                ; 0                 ; 0       ;
;      - cicint:cic_Q|diff5[7]                                ; 0                 ; 0       ;
;      - cicint:cic_Q|diff5[6]                                ; 0                 ; 0       ;
;      - cicint:cic_Q|diff5[5]                                ; 0                 ; 0       ;
;      - cicint:cic_Q|diff5[4]                                ; 0                 ; 0       ;
;      - cicint:cic_Q|diff5[3]                                ; 0                 ; 0       ;
;      - cicint:cic_Q|diff5[2]                                ; 0                 ; 0       ;
;      - cicint:cic_Q|diff5[1]                                ; 0                 ; 0       ;
;      - cicint:cic_Q|diff5[0]                                ; 0                 ; 0       ;
;      - cicint:cic_I|diff1[14]                               ; 0                 ; 0       ;
;      - cicint:cic_I|input_register[13]                      ; 0                 ; 0       ;
;      - cicint:cic_I|diff1[12]                               ; 1                 ; 0       ;
;      - cicint:cic_I|input_register[12]                      ; 0                 ; 0       ;
;      - cicint:cic_I|diff1[11]                               ; 1                 ; 0       ;
;      - cicint:cic_I|input_register[11]                      ; 0                 ; 0       ;
;      - cicint:cic_I|diff1[10]                               ; 1                 ; 0       ;
;      - cicint:cic_I|input_register[10]                      ; 0                 ; 0       ;
;      - cicint:cic_I|diff1[9]                                ; 1                 ; 0       ;
;      - cicint:cic_I|input_register[9]                       ; 0                 ; 0       ;
;      - cicint:cic_I|diff1[8]                                ; 1                 ; 0       ;
;      - cicint:cic_I|input_register[8]                       ; 0                 ; 0       ;
;      - cicint:cic_I|diff1[7]                                ; 1                 ; 0       ;
;      - cicint:cic_I|input_register[7]                       ; 0                 ; 0       ;
;      - cicint:cic_I|diff1[6]                                ; 1                 ; 0       ;
;      - cicint:cic_I|input_register[6]                       ; 0                 ; 0       ;
;      - cicint:cic_I|diff1[5]                                ; 1                 ; 0       ;
;      - cicint:cic_I|input_register[5]                       ; 0                 ; 0       ;
;      - cicint:cic_I|diff1[4]                                ; 1                 ; 0       ;
;      - cicint:cic_I|input_register[4]                       ; 0                 ; 0       ;
;      - cicint:cic_I|diff1[3]                                ; 1                 ; 0       ;
;      - cicint:cic_I|input_register[3]                       ; 0                 ; 0       ;
;      - cicint:cic_I|diff1[2]                                ; 1                 ; 0       ;
;      - cicint:cic_I|input_register[2]                       ; 0                 ; 0       ;
;      - cicint:cic_I|diff1[1]                                ; 1                 ; 0       ;
;      - cicint:cic_I|input_register[1]                       ; 0                 ; 0       ;
;      - cicint:cic_I|diff1[0]                                ; 1                 ; 0       ;
;      - cicint:cic_I|input_register[0]                       ; 1                 ; 0       ;
;      - cicint:cic_I|diff2[15]                               ; 1                 ; 0       ;
;      - cicint:cic_I|diff2[13]                               ; 1                 ; 0       ;
;      - cicint:cic_I|diff2[12]                               ; 0                 ; 0       ;
;      - cicint:cic_I|diff2[11]                               ; 0                 ; 0       ;
;      - cicint:cic_I|diff2[10]                               ; 0                 ; 0       ;
;      - cicint:cic_I|diff2[9]                                ; 0                 ; 0       ;
;      - cicint:cic_I|diff2[8]                                ; 0                 ; 0       ;
;      - cicint:cic_I|diff2[7]                                ; 0                 ; 0       ;
;      - cicint:cic_I|diff2[6]                                ; 0                 ; 0       ;
;      - cicint:cic_I|diff2[5]                                ; 0                 ; 0       ;
;      - cicint:cic_I|diff2[4]                                ; 0                 ; 0       ;
;      - cicint:cic_I|diff2[3]                                ; 0                 ; 0       ;
;      - cicint:cic_I|diff2[2]                                ; 0                 ; 0       ;
;      - cicint:cic_I|diff2[1]                                ; 0                 ; 0       ;
;      - cicint:cic_I|diff2[0]                                ; 0                 ; 0       ;
;      - cicint:cic_I|diff3[16]                               ; 0                 ; 0       ;
;      - cicint:cic_I|diff3[14]                               ; 0                 ; 0       ;
;      - cicint:cic_I|diff3[13]                               ; 0                 ; 0       ;
;      - cicint:cic_I|diff3[12]                               ; 0                 ; 0       ;
;      - cicint:cic_I|diff3[11]                               ; 0                 ; 0       ;
;      - cicint:cic_I|diff3[10]                               ; 0                 ; 0       ;
;      - cicint:cic_I|diff3[9]                                ; 0                 ; 0       ;
;      - cicint:cic_I|diff3[8]                                ; 0                 ; 0       ;
;      - cicint:cic_I|diff3[7]                                ; 0                 ; 0       ;
;      - cicint:cic_I|diff3[6]                                ; 0                 ; 0       ;
;      - cicint:cic_I|diff3[5]                                ; 0                 ; 0       ;
;      - cicint:cic_I|diff3[4]                                ; 0                 ; 0       ;
;      - cicint:cic_I|diff3[3]                                ; 0                 ; 0       ;
;      - cicint:cic_I|diff3[2]                                ; 0                 ; 0       ;
;      - cicint:cic_I|diff3[1]                                ; 0                 ; 0       ;
;      - cicint:cic_I|diff3[0]                                ; 0                 ; 0       ;
;      - cicint:cic_I|diff4[17]                               ; 0                 ; 0       ;
;      - cicint:cic_I|diff4[15]                               ; 0                 ; 0       ;
;      - cicint:cic_I|diff4[14]                               ; 0                 ; 0       ;
;      - cicint:cic_I|diff4[13]                               ; 0                 ; 0       ;
;      - cicint:cic_I|diff4[12]                               ; 0                 ; 0       ;
;      - cicint:cic_I|diff4[11]                               ; 0                 ; 0       ;
;      - cicint:cic_I|diff4[10]                               ; 0                 ; 0       ;
;      - cicint:cic_I|diff4[9]                                ; 0                 ; 0       ;
;      - cicint:cic_I|diff4[8]                                ; 0                 ; 0       ;
;      - cicint:cic_I|diff4[7]                                ; 0                 ; 0       ;
;      - cicint:cic_I|diff4[6]                                ; 0                 ; 0       ;
;      - cicint:cic_I|diff4[5]                                ; 0                 ; 0       ;
;      - cicint:cic_I|diff4[4]                                ; 0                 ; 0       ;
;      - cicint:cic_I|diff4[3]                                ; 0                 ; 0       ;
;      - cicint:cic_I|diff4[2]                                ; 0                 ; 0       ;
;      - cicint:cic_I|diff4[1]                                ; 0                 ; 0       ;
;      - cicint:cic_I|diff4[0]                                ; 0                 ; 0       ;
;      - cicint:cic_I|diff5[17]                               ; 0                 ; 0       ;
;      - cicint:cic_I|diff5[16]                               ; 0                 ; 0       ;
;      - cicint:cic_I|diff5[15]                               ; 0                 ; 0       ;
;      - cicint:cic_I|diff5[14]                               ; 0                 ; 0       ;
;      - cicint:cic_I|diff5[13]                               ; 0                 ; 0       ;
;      - cicint:cic_I|diff5[12]                               ; 0                 ; 0       ;
;      - cicint:cic_I|diff5[11]                               ; 0                 ; 0       ;
;      - cicint:cic_I|diff5[10]                               ; 0                 ; 0       ;
;      - cicint:cic_I|diff5[9]                                ; 0                 ; 0       ;
;      - cicint:cic_I|diff5[8]                                ; 0                 ; 0       ;
;      - cicint:cic_I|diff5[7]                                ; 0                 ; 0       ;
;      - cicint:cic_I|diff5[6]                                ; 0                 ; 0       ;
;      - cicint:cic_I|diff5[5]                                ; 0                 ; 0       ;
;      - cicint:cic_I|diff5[4]                                ; 0                 ; 0       ;
;      - cicint:cic_I|diff5[3]                                ; 0                 ; 0       ;
;      - cicint:cic_I|diff5[2]                                ; 0                 ; 0       ;
;      - cicint:cic_I|diff5[1]                                ; 0                 ; 0       ;
;      - cicint:cic_I|diff5[0]                                ; 0                 ; 0       ;
; FX2_FD[0]                                                   ;                   ;         ;
;      - Rx_register[8]~feeder                                ; 0                 ; 6       ;
; FX2_FD[1]                                                   ;                   ;         ;
;      - Rx_register[9]                                       ; 0                 ; 6       ;
; FX2_FD[2]                                                   ;                   ;         ;
;      - Rx_register[10]                                      ; 0                 ; 6       ;
; FX2_FD[3]                                                   ;                   ;         ;
;      - Rx_register[11]~feeder                               ; 0                 ; 6       ;
; FX2_FD[4]                                                   ;                   ;         ;
;      - Rx_register[12]                                      ; 0                 ; 6       ;
; FX2_FD[5]                                                   ;                   ;         ;
;      - Rx_register[13]                                      ; 0                 ; 6       ;
; FX2_FD[6]                                                   ;                   ;         ;
;      - Rx_register[14]~feeder                               ; 0                 ; 6       ;
; FX2_FD[7]                                                   ;                   ;         ;
;      - Rx_register[15]~feeder                               ; 0                 ; 6       ;
; FX2_FD[8]                                                   ;                   ;         ;
;      - Rx_register[0]                                       ; 0                 ; 6       ;
; FX2_FD[9]                                                   ;                   ;         ;
;      - Rx_register[1]                                       ; 0                 ; 6       ;
; FX2_FD[10]                                                  ;                   ;         ;
;      - Rx_register[2]                                       ; 0                 ; 6       ;
; FX2_FD[11]                                                  ;                   ;         ;
;      - Rx_register[3]                                       ; 0                 ; 6       ;
; FX2_FD[12]                                                  ;                   ;         ;
;      - Rx_register[4]                                       ; 1                 ; 6       ;
; FX2_FD[13]                                                  ;                   ;         ;
;      - Rx_register[5]~feeder                                ; 0                 ; 6       ;
; FX2_FD[14]                                                  ;                   ;         ;
;      - Rx_register[6]~feeder                                ; 0                 ; 6       ;
; FX2_FD[15]                                                  ;                   ;         ;
;      - Rx_register[7]                                       ; 0                 ; 6       ;
+-------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                        ;
+---------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                        ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Decoder1~104                                                                                ; LCCOMB_X2_Y9_N16   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder2~135                                                                                ; LCCOMB_X21_Y4_N0   ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder2~136                                                                                ; LCCOMB_X21_Y4_N28  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder2~137                                                                                ; LCCOMB_X18_Y3_N8   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder2~138                                                                                ; LCCOMB_X21_Y4_N24  ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; IFCLK                                                                                       ; PIN_24             ; 27      ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; PWM_count[2]                                                                                ; LCFF_X19_Y6_N7     ; 5       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|rdaclr                   ; LCFF_X1_Y9_N29     ; 15      ; Async. clear               ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|valid_rdreq              ; LCCOMB_X22_Y3_N22  ; 29      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|wrfull_eq_comp_aeb_int~0 ; LCCOMB_X26_Y3_N30  ; 20      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; SLEN                                                                                        ; LCFF_X2_Y9_N13     ; 18      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; SLRD~reg0                                                                                   ; LCFF_X1_Y9_N9      ; 118     ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_pre1:auto_generated|rdaclr                   ; LCFF_X23_Y14_N3    ; 13      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Tx_read_clock                                                                               ; LCFF_X1_Y9_N23     ; 34      ; Clock                      ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; cicint:cic_I|ce_out_reg                                                                     ; LCFF_X33_Y10_N15   ; 616     ; Clock                      ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; cicint:cic_I|phase_0~84                                                                     ; LCCOMB_X18_Y12_N20 ; 189     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; clk_enable                                                                                  ; LCFF_X19_Y14_N29   ; 650     ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; clk_enable                                                                                  ; LCFF_X19_Y14_N29   ; 608     ; Async. clear               ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; clock                                                                                       ; PIN_179            ; 765     ; Clock                      ; no     ; --                   ; --               ; --                        ;
; clock_8                                                                                     ; LCFF_X33_Y10_N31   ; 156     ; Clock                      ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; data_flag                                                                                   ; LCFF_X33_Y10_N7    ; 3       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; data_flag                                                                                   ; LCFF_X33_Y10_N7    ; 55      ; Clock                      ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; freq.010                                                                                    ; LCFF_X7_Y7_N13     ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; freq.011                                                                                    ; LCFF_X7_Y7_N7      ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; loop_counter[6]~532                                                                         ; LCCOMB_X19_Y2_N2   ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; register[15]~1147                                                                           ; LCCOMB_X18_Y3_N0   ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; register[15]~1151                                                                           ; LCCOMB_X19_Y4_N14  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; register[15]~1154                                                                           ; LCCOMB_X19_Y4_N8   ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; reset_count[10]                                                                             ; LCFF_X16_Y15_N23   ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; state_PWM[0]                                                                                ; LCFF_X18_Y3_N3     ; 19      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                  ;
+---------------------------------------------------------------------------+------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                      ; Location         ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------+------------------+---------+----------------------+------------------+---------------------------+
; IFCLK                                                                     ; PIN_24           ; 27      ; Global Clock         ; GCLK2            ; --                        ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|rdaclr ; LCFF_X1_Y9_N29   ; 15      ; Global Clock         ; GCLK0            ; --                        ;
; SLRD~reg0                                                                 ; LCFF_X1_Y9_N9    ; 118     ; Global Clock         ; GCLK3            ; --                        ;
; Tx_read_clock                                                             ; LCFF_X1_Y9_N23   ; 34      ; Global Clock         ; GCLK1            ; --                        ;
; cicint:cic_I|ce_out_reg                                                   ; LCFF_X33_Y10_N15 ; 616     ; Global Clock         ; GCLK5            ; --                        ;
; clk_enable                                                                ; LCFF_X19_Y14_N29 ; 608     ; Global Clock         ; GCLK4            ; --                        ;
; clock_8                                                                   ; LCFF_X33_Y10_N31 ; 156     ; Global Clock         ; GCLK7            ; --                        ;
; data_flag                                                                 ; LCFF_X33_Y10_N7  ; 55      ; Global Clock         ; GCLK6            ; --                        ;
+---------------------------------------------------------------------------+------------------+---------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                          ;
+----------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                           ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------------+---------+
; clock                                                                                                          ; 765     ;
; clk_enable                                                                                                     ; 649     ;
; cicint:cic_I|phase_0~84                                                                                        ; 189     ;
; cordic:rx_cordic|cordic_stage:cordic_stage0|PHout[14]                                                          ; 49      ;
; cordic:rx_cordic|cordic_stage:cordic_stage1|PHout[14]                                                          ; 47      ;
; cordic:rx_cordic|cordic_stage:cordic_stage2|PHout[14]                                                          ; 45      ;
; cordic:rx_cordic|cordic_stage:cordic_stage4|PHout[14]                                                          ; 44      ;
; cordic:rx_cordic|cordic_stage:cordic_stage3|PHout[14]                                                          ; 43      ;
; cordic:rx_cordic|cordic_stage:cordic_stage5|PHout[14]                                                          ; 39      ;
; cordic:rx_cordic|cordic_stage:cordic_stage6|PHout[14]                                                          ; 37      ;
; cicint:cic_I|phase_0~83                                                                                        ; 37      ;
; cicint:cic_I|phase_0~82                                                                                        ; 37      ;
; cicint:cic_I|phase_0~81                                                                                        ; 37      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|wrfull_eq_comp_aeb_int~0                    ; 36      ;
; cordic:rx_cordic|PHstage0[14]                                                                                  ; 35      ;
; cordic:rx_cordic|cordic_stage:cordic_stage7|PHout[14]                                                          ; 35      ;
; cordic:rx_cordic|cordic_stage:cordic_stage8|PHout[14]                                                          ; 35      ;
; phase_accumulator:rx_phase_accumulator|phase_out[30]                                                           ; 30      ;
; phase_accumulator:rx_phase_accumulator|phase_out[31]                                                           ; 29      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|valid_rdreq                                 ; 29      ;
; cordic:rx_cordic|cordic_stage:cordic_stage10|PHout[14]                                                         ; 28      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_jk6:wrptr_gp|counter_ffa[5]   ; 23      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_jk6:wrptr_gp|counter_ffa[2]   ; 23      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_jk6:wrptr_gp|counter_ffa[8]   ; 23      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_jk6:wrptr_gp|counter_ffa[10]  ; 22      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_jk6:wrptr_gp|counter_ffa[1]   ; 22      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_jk6:wrptr_gp|counter_ffa[7]   ; 22      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_jk6:wrptr_gp|counter_ffa[4]   ; 22      ;
; cordic:rx_cordic|cordic_stage:cordic_stage9|PHout[14]                                                          ; 21      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_jk6:wrptr_gp|counter_ffa[0]   ; 21      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_jk6:wrptr_gp|counter_ffa[6]   ; 21      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_jk6:wrptr_gp|counter_ffa[9]   ; 21      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_jk6:wrptr_gp|counter_ffa[3]   ; 21      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_r96:rdptr_g1p|counter_ffa[10] ; 19      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_r96:rdptr_g1p|counter_ffa[9]  ; 19      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_r96:rdptr_g1p|counter_ffa[8]  ; 19      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_r96:rdptr_g1p|counter_ffa[7]  ; 19      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_r96:rdptr_g1p|counter_ffa[6]  ; 19      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_r96:rdptr_g1p|counter_ffa[5]  ; 19      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_r96:rdptr_g1p|counter_ffa[4]  ; 19      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_r96:rdptr_g1p|counter_ffa[3]  ; 19      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_r96:rdptr_g1p|counter_ffa[2]  ; 19      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_r96:rdptr_g1p|counter_ffa[1]  ; 19      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|a_graycounter_r96:rdptr_g1p|counter_ffa[0]  ; 19      ;
; state_PWM[0]                                                                                                   ; 19      ;
; SLEN                                                                                                           ; 18      ;
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|rdcnt_addr_ena                              ; 18      ;
; cordic:rx_cordic|cordic_stage:cordic_stage10|Iout[17]                                                          ; 18      ;
; cordic:rx_cordic|cordic_stage:cordic_stage10|Qout[17]                                                          ; 18      ;
; freq.010                                                                                                       ; 17      ;
+----------------------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------------------------------------------------------------------------------------------------------------------------+------+----------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                              ; Type ; Mode           ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF  ; Location                                                                                                                                                                                       ;
+-----------------------------------------------------------------------------------------------------------------------------------+------+----------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|altsyncram_vpu:fifo_ram|altsyncram_aec1:altsyncram5|ALTSYNCRAM ; AUTO ; True Dual Port ; Dual Clocks ; 4096         ; 16           ; 4096         ; 16           ; yes                    ; yes                     ; yes                    ; no                      ; 65536 ; 4096                        ; 16                          ; 4096                        ; 16                          ; 65536               ; 16   ; None ; M4K_X11_Y2, M4K_X27_Y9, M4K_X11_Y5, M4K_X27_Y8, M4K_X27_Y5, M4K_X11_Y9, M4K_X11_Y3, M4K_X27_Y2, M4K_X27_Y6, M4K_X11_Y4, M4K_X27_Y4, M4K_X11_Y6, M4K_X27_Y7, M4K_X11_Y8, M4K_X11_Y7, M4K_X27_Y3 ;
; Tx_fifo:Tx_fifo|dcfifo:dcfifo_component|dcfifo_pre1:auto_generated|altsyncram_tpu:fifo_ram|altsyncram_8ec1:altsyncram4|ALTSYNCRAM ; AUTO ; True Dual Port ; Dual Clocks ; 2048         ; 16           ; 2048         ; 16           ; yes                    ; yes                     ; yes                    ; no                      ; 32768 ; 2048                        ; 16                          ; 2048                        ; 16                          ; 32768               ; 8    ; None ; M4K_X27_Y13, M4K_X27_Y14, M4K_X11_Y14, M4K_X11_Y13, M4K_X27_Y16, M4K_X11_Y15, M4K_X11_Y16, M4K_X27_Y15                                                                                         ;
+-----------------------------------------------------------------------------------------------------------------------------------+------+----------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------+
; Interconnect Usage Summary                           ;
+----------------------------+-------------------------+
; Interconnect Resource Type ; Usage                   ;
+----------------------------+-------------------------+
; Block interconnects        ; 3,748 / 26,052 ( 14 % ) ;
; C16 interconnects          ; 32 / 1,156 ( 3 % )      ;
; C4 interconnects           ; 1,566 / 17,952 ( 9 % )  ;
; Direct links               ; 994 / 26,052 ( 4 % )    ;
; Global clocks              ; 8 / 8 ( 100 % )         ;
; Local interconnects        ; 671 / 8,256 ( 8 % )     ;
; R24 interconnects          ; 30 / 1,020 ( 3 % )      ;
; R4 interconnects           ; 2,208 / 22,440 ( 10 % ) ;
+----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.28) ; Number of LABs  (Total = 184) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 5                             ;
; 2                                           ; 3                             ;
; 3                                           ; 5                             ;
; 4                                           ; 3                             ;
; 5                                           ; 3                             ;
; 6                                           ; 3                             ;
; 7                                           ; 3                             ;
; 8                                           ; 2                             ;
; 9                                           ; 8                             ;
; 10                                          ; 3                             ;
; 11                                          ; 4                             ;
; 12                                          ; 9                             ;
; 13                                          ; 6                             ;
; 14                                          ; 5                             ;
; 15                                          ; 19                            ;
; 16                                          ; 103                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.75) ; Number of LABs  (Total = 184) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 50                            ;
; 1 Clock                            ; 145                           ;
; 1 Clock enable                     ; 29                            ;
; 1 Sync. clear                      ; 69                            ;
; 2 Clock enables                    ; 6                             ;
; 2 Clocks                           ; 23                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 21.68) ; Number of LABs  (Total = 184) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 2                             ;
; 2                                            ; 3                             ;
; 3                                            ; 4                             ;
; 4                                            ; 3                             ;
; 5                                            ; 2                             ;
; 6                                            ; 4                             ;
; 7                                            ; 2                             ;
; 8                                            ; 1                             ;
; 9                                            ; 1                             ;
; 10                                           ; 1                             ;
; 11                                           ; 1                             ;
; 12                                           ; 3                             ;
; 13                                           ; 3                             ;
; 14                                           ; 6                             ;
; 15                                           ; 2                             ;
; 16                                           ; 8                             ;
; 17                                           ; 2                             ;
; 18                                           ; 10                            ;
; 19                                           ; 9                             ;
; 20                                           ; 4                             ;
; 21                                           ; 4                             ;
; 22                                           ; 2                             ;
; 23                                           ; 17                            ;
; 24                                           ; 6                             ;
; 25                                           ; 6                             ;
; 26                                           ; 22                            ;
; 27                                           ; 4                             ;
; 28                                           ; 4                             ;
; 29                                           ; 7                             ;
; 30                                           ; 11                            ;
; 31                                           ; 8                             ;
; 32                                           ; 22                            ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 11.02) ; Number of LABs  (Total = 184) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 5                             ;
; 1                                                ; 10                            ;
; 2                                                ; 8                             ;
; 3                                                ; 10                            ;
; 4                                                ; 8                             ;
; 5                                                ; 6                             ;
; 6                                                ; 1                             ;
; 7                                                ; 5                             ;
; 8                                                ; 8                             ;
; 9                                                ; 11                            ;
; 10                                               ; 6                             ;
; 11                                               ; 6                             ;
; 12                                               ; 8                             ;
; 13                                               ; 10                            ;
; 14                                               ; 9                             ;
; 15                                               ; 21                            ;
; 16                                               ; 36                            ;
; 17                                               ; 3                             ;
; 18                                               ; 4                             ;
; 19                                               ; 1                             ;
; 20                                               ; 1                             ;
; 21                                               ; 1                             ;
; 22                                               ; 1                             ;
; 23                                               ; 1                             ;
; 24                                               ; 0                             ;
; 25                                               ; 1                             ;
; 26                                               ; 0                             ;
; 27                                               ; 2                             ;
; 28                                               ; 0                             ;
; 29                                               ; 1                             ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 15.51) ; Number of LABs  (Total = 184) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 3                             ;
; 2                                            ; 4                             ;
; 3                                            ; 3                             ;
; 4                                            ; 3                             ;
; 5                                            ; 8                             ;
; 6                                            ; 4                             ;
; 7                                            ; 8                             ;
; 8                                            ; 3                             ;
; 9                                            ; 9                             ;
; 10                                           ; 5                             ;
; 11                                           ; 4                             ;
; 12                                           ; 2                             ;
; 13                                           ; 3                             ;
; 14                                           ; 4                             ;
; 15                                           ; 8                             ;
; 16                                           ; 4                             ;
; 17                                           ; 11                            ;
; 18                                           ; 19                            ;
; 19                                           ; 32                            ;
; 20                                           ; 9                             ;
; 21                                           ; 12                            ;
; 22                                           ; 8                             ;
; 23                                           ; 2                             ;
; 24                                           ; 3                             ;
; 25                                           ; 1                             ;
; 26                                           ; 2                             ;
; 27                                           ; 1                             ;
; 28                                           ; 3                             ;
; 29                                           ; 2                             ;
; 30                                           ; 2                             ;
; 31                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; Fitter Device Options                                              ;
+----------------------------------------------+---------------------+
; Option                                       ; Setting             ;
+----------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                 ;
; Enable device-wide reset (DEV_CLRn)          ; Off                 ;
; Enable device-wide output enable (DEV_OE)    ; Off                 ;
; Enable INIT_DONE output                      ; Off                 ;
; Configuration scheme                         ; Active Serial       ;
; Error detection CRC                          ; Off                 ;
; ASDO,nCSO                                    ; As input tri-stated ;
; Reserve all unused pins                      ; As input tri-stated ;
; Base pin-out file on sameframe device        ; Off                 ;
+----------------------------------------------+---------------------+


+----------------------------+
; Advanced Data - General    ;
+--------------------+-------+
; Name               ; Value ;
+--------------------+-------+
; Desired User Slack ; 0     ;
; Fit Attempts       ; 1     ;
+--------------------+-------+


+--------------------------------------------------------------------------------------------+
; Advanced Data - Placement Preparation                                                      ;
+------------------------------------------------------------------+-------------------------+
; Name                                                             ; Value                   ;
+------------------------------------------------------------------+-------------------------+
; Mid Wire Use - Fit Attempt 1                                     ; 15                      ;
; Mid Slack - Fit Attempt 1                                        ; -7168                   ;
; Internal Atom Count - Fit Attempt 1                              ; 3813                    ;
; LE/ALM Count - Fit Attempt 1                                     ; 2435                    ;
; LAB Count - Fit Attempt 1                                        ; 216                     ;
; Outputs per Lab - Fit Attempt 1                                  ; 7.995                   ;
; Inputs per LAB - Fit Attempt 1                                   ; 11.671                  ;
; Global Inputs per LAB - Fit Attempt 1                            ; 0.981                   ;
; LAB Constraint 'non-global clock + sync load' - Fit Attempt 1    ; 0:142;1:73;2:1          ;
; LAB Constraint 'non-global controls' - Fit Attempt 1             ; 0:44;1:130;2:34;3:8     ;
; LAB Constraint 'non-global + aclr' - Fit Attempt 1               ; 0:44;1:97;2:50;3:19;4:6 ;
; LAB Constraint 'global non-clock non-aclr' - Fit Attempt 1       ; 0:216                   ;
; LAB Constraint 'global controls' - Fit Attempt 1                 ; 0:23;1:174;2:19         ;
; LAB Constraint 'deterministic LABSMUXA/LABXMUXB' - Fit Attempt 1 ; 0:129;1:70;2:17         ;
; LAB Constraint 'deterministic LABSMUXC/LABXMUXD' - Fit Attempt 1 ; 0:45;1:149;2:22         ;
; LAB Constraint 'clock / ce pair constraint' - Fit Attempt 1      ; 0:15;1:167;2:34         ;
; LAB Constraint 'aclr constraint' - Fit Attempt 1                 ; 0:15;1:190;2:11         ;
; LAB Constraint 'true sload_sclear pair' - Fit Attempt 1          ; 0:112;1:104             ;
; LAB Constraint 'constant sload_sclear pair' - Fit Attempt 1      ; 0:130;1:86              ;
; LAB Constraint 'has placement constraint' - Fit Attempt 1        ; 0:126;1:90              ;
; LEs in Chains - Fit Attempt 1                                    ; 1461                    ;
; LEs in Long Chains - Fit Attempt 1                               ; 968                     ;
; LABs with Chains - Fit Attempt 1                                 ; 127                     ;
; LABs with Multiple Chains - Fit Attempt 1                        ; 1                       ;
; Time - Fit Attempt 1                                             ; 6                       ;
; Time in tsm_tan.dll - Fit Attempt 1                              ; 0.703                   ;
+------------------------------------------------------------------+-------------------------+


+---------------------------------------------+
; Advanced Data - Placement                   ;
+-------------------------------------+-------+
; Name                                ; Value ;
+-------------------------------------+-------+
; Early Wire Use - Fit Attempt 1      ; 4     ;
; Early Slack - Fit Attempt 1         ; -5813 ;
; Mid Wire Use - Fit Attempt 1        ; 8     ;
; Mid Slack - Fit Attempt 1           ; -5767 ;
; Late Wire Use - Fit Attempt 1       ; 9     ;
; Late Slack - Fit Attempt 1          ; -5767 ;
; Peak Regional Wire - Fit Attempt 1  ; 0.000 ;
; Time - Fit Attempt 1                ; 43    ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 8.691 ;
+-------------------------------------+-------+


+---------------------------------------------+
; Advanced Data - Routing                     ;
+-------------------------------------+-------+
; Name                                ; Value ;
+-------------------------------------+-------+
; Early Slack - Fit Attempt 1         ; -4486 ;
; Early Wire Use - Fit Attempt 1      ; 9     ;
; Peak Regional Wire - Fit Attempt 1  ; 16    ;
; Mid Slack - Fit Attempt 1           ; -4638 ;
; Late Slack - Fit Attempt 1          ; -4638 ;
; Late Wire Use - Fit Attempt 1       ; 10    ;
; Time - Fit Attempt 1                ; 11    ;
; Time in tsm_dat.dll - Fit Attempt 1 ; 0.016 ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 7.796 ;
+-------------------------------------+-------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 6.1 Build 201 11/27/2006 SJ Web Edition
    Info: Processing started: Fri Jan 12 13:29:37 2007
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off Mercury -c Mercury
Info: Selected device EP2C8Q208C8 for design "Mercury"
Info: Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Info: Fitter is using the Classic Timing Analyzer
Info: Detected fmax, tsu, tco, and/or tpd requirements -- optimizing circuit to achieve only the specified requirements
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP2C5Q208C8 is compatible
    Info: Device EP2C5Q208I8 is compatible
    Info: Device EP2C8Q208I8 is compatible
Info: Fitter converted 2 user pins into dedicated programming pins
    Info: Pin ~ASDO~ is reserved at location 1
    Info: Pin ~nCSO~ is reserved at location 2
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Automatically promoted node IFCLK (placed in PIN 24 (CLK1, LVDSCLK0n, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info: Automatically promoted node cicint:cic_I|ce_out_reg 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node clock_8 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node FPGA_GPIO5
        Info: Destination node clock_8~29
Info: Automatically promoted node SLRD~reg0 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node SLRD
        Info: Destination node FPGA_GPIO2
        Info: Destination node SLRD~17
Info: Automatically promoted node data_flag 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node data_flag
        Info: Destination node data_flag~13
Info: Automatically promoted node Tx_read_clock 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node Tx_read_clock~61
        Info: Destination node Tx_read_clock~62
Info: Automatically promoted node clk_enable 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node cordic:rx_cordic|cordic_stage:cordic_stage11|Qout[14]
        Info: Destination node cordic:rx_cordic|cordic_stage:cordic_stage11|Qout[13]
        Info: Destination node cordic:rx_cordic|cordic_stage:cordic_stage11|Qout[12]
        Info: Destination node cordic:rx_cordic|cordic_stage:cordic_stage11|Qout[11]
        Info: Destination node cordic:rx_cordic|cordic_stage:cordic_stage11|Qout[10]
        Info: Destination node cordic:rx_cordic|cordic_stage:cordic_stage11|Qout[9]
        Info: Destination node cordic:rx_cordic|cordic_stage:cordic_stage11|Qout[8]
        Info: Destination node cordic:rx_cordic|cordic_stage:cordic_stage11|Qout[7]
        Info: Destination node cordic:rx_cordic|cordic_stage:cordic_stage11|Qout[6]
        Info: Destination node cordic:rx_cordic|cordic_stage:cordic_stage11|Qout[5]
        Info: Non-global destination nodes limited to 10 nodes
Info: Automatically promoted node Rx_fifo:Rx_fifo|dcfifo:dcfifo_component|dcfifo_6bf1:auto_generated|rdaclr 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Starting register packing
Extra Info: Performing register packing on registers with non-logic cell location assignments
Extra Info: Completed register packing on registers with non-logic cell location assignments
Extra Info: Started Fast Input/Output/OE register processing
Extra Info: Finished Fast Input/Output/OE register processing
Extra Info: Moving registers into I/O cells, Multiplier Blocks, and RAM blocks to improve timing and density
Extra Info: Finished moving registers into I/O cells, Multiplier Blocks, and RAM blocks
Info: Finished register packing: elapsed time is 00:00:00
    Extra Info: No registers were packed into other blocks
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:06
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:43
Info: Estimated most critical path is register to register delay of 14.951 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X24_Y13; Fanout = 3; REG Node = 'cicint:cic_I|input_register[1]'
    Info: 2: + IC(0.981 ns) + CELL(0.596 ns) = 1.577 ns; Loc. = LAB_X23_Y13; Fanout = 2; COMB Node = 'cicint:cic_I|Add1~211'
    Info: 3: + IC(0.000 ns) + CELL(0.506 ns) = 2.083 ns; Loc. = LAB_X23_Y13; Fanout = 3; COMB Node = 'cicint:cic_I|Add1~212'
    Info: 4: + IC(0.885 ns) + CELL(0.621 ns) = 3.589 ns; Loc. = LAB_X22_Y13; Fanout = 2; COMB Node = 'cicint:cic_I|Add2~226'
    Info: 5: + IC(0.000 ns) + CELL(0.506 ns) = 4.095 ns; Loc. = LAB_X22_Y13; Fanout = 3; COMB Node = 'cicint:cic_I|Add2~227'
    Info: 6: + IC(0.885 ns) + CELL(0.621 ns) = 5.601 ns; Loc. = LAB_X21_Y13; Fanout = 2; COMB Node = 'cicint:cic_I|Add3~241'
    Info: 7: + IC(0.000 ns) + CELL(0.086 ns) = 5.687 ns; Loc. = LAB_X21_Y13; Fanout = 2; COMB Node = 'cicint:cic_I|Add3~243'
    Info: 8: + IC(0.000 ns) + CELL(0.086 ns) = 5.773 ns; Loc. = LAB_X21_Y13; Fanout = 2; COMB Node = 'cicint:cic_I|Add3~245'
    Info: 9: + IC(0.000 ns) + CELL(0.086 ns) = 5.859 ns; Loc. = LAB_X21_Y13; Fanout = 2; COMB Node = 'cicint:cic_I|Add3~247'
    Info: 10: + IC(0.000 ns) + CELL(0.086 ns) = 5.945 ns; Loc. = LAB_X21_Y13; Fanout = 2; COMB Node = 'cicint:cic_I|Add3~249'
    Info: 11: + IC(0.107 ns) + CELL(0.506 ns) = 6.558 ns; Loc. = LAB_X21_Y12; Fanout = 3; COMB Node = 'cicint:cic_I|Add3~250'
    Info: 12: + IC(1.667 ns) + CELL(0.621 ns) = 8.846 ns; Loc. = LAB_X19_Y13; Fanout = 2; COMB Node = 'cicint:cic_I|Add4~276'
    Info: 13: + IC(0.107 ns) + CELL(0.506 ns) = 9.459 ns; Loc. = LAB_X19_Y12; Fanout = 3; COMB Node = 'cicint:cic_I|Add4~277'
    Info: 14: + IC(0.885 ns) + CELL(0.621 ns) = 10.965 ns; Loc. = LAB_X18_Y12; Fanout = 2; COMB Node = 'cicint:cic_I|Add5~715'
    Info: 15: + IC(0.000 ns) + CELL(0.506 ns) = 11.471 ns; Loc. = LAB_X18_Y12; Fanout = 1; COMB Node = 'cicint:cic_I|Add5~716'
    Info: 16: + IC(0.605 ns) + CELL(0.206 ns) = 12.282 ns; Loc. = LAB_X18_Y12; Fanout = 2; COMB Node = 'cicint:cic_I|Add5~739'
    Info: 17: + IC(0.918 ns) + CELL(0.621 ns) = 13.821 ns; Loc. = LAB_X17_Y12; Fanout = 2; COMB Node = 'cicint:cic_I|section_out6[10]~8282'
    Info: 18: + IC(0.000 ns) + CELL(0.086 ns) = 13.907 ns; Loc. = LAB_X17_Y12; Fanout = 2; COMB Node = 'cicint:cic_I|section_out6[11]~8283'
    Info: 19: + IC(0.000 ns) + CELL(0.086 ns) = 13.993 ns; Loc. = LAB_X17_Y12; Fanout = 2; COMB Node = 'cicint:cic_I|section_out6[12]~8284'
    Info: 20: + IC(0.000 ns) + CELL(0.086 ns) = 14.079 ns; Loc. = LAB_X17_Y12; Fanout = 2; COMB Node = 'cicint:cic_I|section_out6[13]~8285'
    Info: 21: + IC(0.000 ns) + CELL(0.086 ns) = 14.165 ns; Loc. = LAB_X17_Y12; Fanout = 2; COMB Node = 'cicint:cic_I|section_out6[14]~8286'
    Info: 22: + IC(0.000 ns) + CELL(0.086 ns) = 14.251 ns; Loc. = LAB_X17_Y12; Fanout = 2; COMB Node = 'cicint:cic_I|section_out6[15]~8287'
    Info: 23: + IC(0.000 ns) + CELL(0.086 ns) = 14.337 ns; Loc. = LAB_X17_Y12; Fanout = 1; COMB Node = 'cicint:cic_I|section_out6[16]~8288'
    Info: 24: + IC(0.000 ns) + CELL(0.506 ns) = 14.843 ns; Loc. = LAB_X17_Y12; Fanout = 1; COMB Node = 'cicint:cic_I|section_out6[17]~8254'
    Info: 25: + IC(0.000 ns) + CELL(0.108 ns) = 14.951 ns; Loc. = LAB_X17_Y12; Fanout = 22; REG Node = 'cicint:cic_I|section_out6[17]'
    Info: Total cell delay = 7.911 ns ( 52.91 % )
    Info: Total interconnect delay = 7.040 ns ( 47.09 % )
Info: Fitter routing operations beginning
Info: Average interconnect usage is 8% of the available device resources. Peak interconnect usage is 15%
    Info: The peak interconnect region extends from location X11_Y10 to location X22_Y19
Info: Fitter routing operations ending: elapsed time is 00:00:11
Info: Started post-fitting delay annotation
Warning: Found 56 output pins without output pin load capacitance assignment
    Info: Pin "FIFO_ADR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FIFO_ADR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SLRD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SLWR" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SLOE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PKEND" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DEBUG_LED0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DEBUG_LED1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DEBUG_LED2" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DEBUG_LED3" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DAC[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FPGA_GPIO1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FPGA_GPIO2" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FPGA_GPIO3" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FPGA_GPIO4" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FPGA_GPIO5" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FPGA_GPIO6" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FPGA_GPIO7" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FPGA_GPIO8" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FPGA_GPIO9" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FPGA_GPIO10" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FPGA_GPIO11" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FPGA_GPIO12" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FPGA_GPIO13" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FPGA_GPIO14" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FPGA_GPIO15" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FPGA_GPIO16" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FX2_FD[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FX2_FD[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FX2_FD[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FX2_FD[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FX2_FD[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FX2_FD[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FX2_FD[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FX2_FD[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FX2_FD[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FX2_FD[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FX2_FD[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FX2_FD[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FX2_FD[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FX2_FD[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FX2_FD[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FX2_FD[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: Following 6 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info: Pin FIFO_ADR[0] has GND driving its datain port
    Info: Pin PKEND has VCC driving its datain port
    Info: Pin DEBUG_LED2 has VCC driving its datain port
    Info: Pin FPGA_GPIO12 has GND driving its datain port
    Info: Pin FPGA_GPIO13 has GND driving its datain port
    Info: Pin FPGA_GPIO15 has GND driving its datain port
Info: Following groups of pins have the same output enable
    Info: Following pins have the same output enable: SLEN
        Info: Type bidirectional pin FX2_FD[0] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin FX2_FD[4] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin FX2_FD[8] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin FX2_FD[12] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin FX2_FD[3] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin FX2_FD[7] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin FX2_FD[11] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin FX2_FD[15] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin FX2_FD[2] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin FX2_FD[6] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin FX2_FD[10] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin FX2_FD[14] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin FX2_FD[1] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin FX2_FD[5] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin FX2_FD[9] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin FX2_FD[13] uses the 3.3-V LVTTL I/O standard
Info: Quartus II Fitter was successful. 0 errors, 2 warnings
    Info: Allocated 186 megabytes of memory during processing
    Info: Processing ended: Fri Jan 12 13:30:59 2007
    Info: Elapsed time: 00:01:22


