TimeQuest Timing Analyzer report for main
Fri Nov 24 14:37:05 2023
Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'fpga_clock'
 13. Slow 1200mV 85C Model Setup: 'frequency_divider:frequency_divider_1hz|filtered_clock'
 14. Slow 1200mV 85C Model Hold: 'frequency_divider:frequency_divider_1hz|filtered_clock'
 15. Slow 1200mV 85C Model Hold: 'fpga_clock'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'fpga_clock'
 24. Slow 1200mV 0C Model Setup: 'frequency_divider:frequency_divider_1hz|filtered_clock'
 25. Slow 1200mV 0C Model Hold: 'frequency_divider:frequency_divider_1hz|filtered_clock'
 26. Slow 1200mV 0C Model Hold: 'fpga_clock'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'fpga_clock'
 34. Fast 1200mV 0C Model Setup: 'frequency_divider:frequency_divider_1hz|filtered_clock'
 35. Fast 1200mV 0C Model Hold: 'frequency_divider:frequency_divider_1hz|filtered_clock'
 36. Fast 1200mV 0C Model Hold: 'fpga_clock'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; main                                                ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.3%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                         ;
+--------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------------------+
; Clock Name                                             ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                    ;
+--------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------------------+
; fpga_clock                                             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { fpga_clock }                                             ;
; frequency_divider:frequency_divider_1hz|filtered_clock ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { frequency_divider:frequency_divider_1hz|filtered_clock } ;
+--------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                                                    ;
+------------+-----------------+--------------------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                             ; Note                                                          ;
+------------+-----------------+--------------------------------------------------------+---------------------------------------------------------------+
; 274.73 MHz ; 250.0 MHz       ; fpga_clock                                             ; limit due to minimum period restriction (max I/O toggle rate) ;
; 832.64 MHz ; 437.64 MHz      ; frequency_divider:frequency_divider_1hz|filtered_clock ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+--------------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                             ;
+--------------------------------------------------------+--------+---------------+
; Clock                                                  ; Slack  ; End Point TNS ;
+--------------------------------------------------------+--------+---------------+
; fpga_clock                                             ; -2.640 ; -46.961       ;
; frequency_divider:frequency_divider_1hz|filtered_clock ; -0.201 ; -0.201        ;
+--------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                             ;
+--------------------------------------------------------+-------+---------------+
; Clock                                                  ; Slack ; End Point TNS ;
+--------------------------------------------------------+-------+---------------+
; frequency_divider:frequency_divider_1hz|filtered_clock ; 0.405 ; 0.000         ;
; fpga_clock                                             ; 0.547 ; 0.000         ;
+--------------------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                               ;
+--------------------------------------------------------+--------+---------------+
; Clock                                                  ; Slack  ; End Point TNS ;
+--------------------------------------------------------+--------+---------------+
; fpga_clock                                             ; -3.000 ; -37.695       ;
; frequency_divider:frequency_divider_1hz|filtered_clock ; -1.285 ; -3.855        ;
+--------------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'fpga_clock'                                                                                                                                               ;
+--------+-------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.640 ; frequency_divider:frequency_divider_1hz|out[2]  ; frequency_divider:frequency_divider_1hz|out[0]         ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.078     ; 3.560      ;
; -2.629 ; frequency_divider:frequency_divider_1hz|out[0]  ; frequency_divider:frequency_divider_1hz|out[0]         ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.078     ; 3.549      ;
; -2.589 ; frequency_divider:frequency_divider_1hz|out[3]  ; frequency_divider:frequency_divider_1hz|out[0]         ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.078     ; 3.509      ;
; -2.582 ; frequency_divider:frequency_divider_1hz|out[5]  ; frequency_divider:frequency_divider_1hz|out[0]         ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.078     ; 3.502      ;
; -2.519 ; frequency_divider:frequency_divider_1hz|out[8]  ; frequency_divider:frequency_divider_1hz|out[0]         ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.078     ; 3.439      ;
; -2.517 ; frequency_divider:frequency_divider_1hz|out[0]  ; frequency_divider:frequency_divider_1hz|out[23]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.084     ; 3.431      ;
; -2.483 ; frequency_divider:frequency_divider_1hz|out[1]  ; frequency_divider:frequency_divider_1hz|out[23]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.084     ; 3.397      ;
; -2.461 ; frequency_divider:frequency_divider_1hz|out[7]  ; frequency_divider:frequency_divider_1hz|out[23]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.079     ; 3.380      ;
; -2.450 ; frequency_divider:frequency_divider_1hz|out[1]  ; frequency_divider:frequency_divider_1hz|out[0]         ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.078     ; 3.370      ;
; -2.441 ; frequency_divider:frequency_divider_1hz|out[13] ; frequency_divider:frequency_divider_1hz|out[0]         ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.504     ; 2.935      ;
; -2.422 ; frequency_divider:frequency_divider_1hz|out[15] ; frequency_divider:frequency_divider_1hz|out[0]         ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.504     ; 2.916      ;
; -2.420 ; frequency_divider:frequency_divider_1hz|out[1]  ; frequency_divider:frequency_divider_1hz|out[12]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.083     ; 3.335      ;
; -2.408 ; frequency_divider:frequency_divider_1hz|out[2]  ; frequency_divider:frequency_divider_1hz|out[12]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.083     ; 3.323      ;
; -2.400 ; frequency_divider:frequency_divider_1hz|out[4]  ; frequency_divider:frequency_divider_1hz|out[0]         ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.078     ; 3.320      ;
; -2.398 ; frequency_divider:frequency_divider_1hz|out[10] ; frequency_divider:frequency_divider_1hz|out[0]         ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.078     ; 3.318      ;
; -2.398 ; frequency_divider:frequency_divider_1hz|out[7]  ; frequency_divider:frequency_divider_1hz|out[12]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.078     ; 3.318      ;
; -2.397 ; frequency_divider:frequency_divider_1hz|out[0]  ; frequency_divider:frequency_divider_1hz|out[12]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.083     ; 3.312      ;
; -2.393 ; frequency_divider:frequency_divider_1hz|out[9]  ; frequency_divider:frequency_divider_1hz|out[0]         ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.078     ; 3.313      ;
; -2.382 ; frequency_divider:frequency_divider_1hz|out[2]  ; frequency_divider:frequency_divider_1hz|out[23]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.084     ; 3.296      ;
; -2.357 ; frequency_divider:frequency_divider_1hz|out[3]  ; frequency_divider:frequency_divider_1hz|out[12]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.083     ; 3.272      ;
; -2.350 ; frequency_divider:frequency_divider_1hz|out[5]  ; frequency_divider:frequency_divider_1hz|out[12]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.083     ; 3.265      ;
; -2.349 ; frequency_divider:frequency_divider_1hz|out[3]  ; frequency_divider:frequency_divider_1hz|out[23]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.084     ; 3.263      ;
; -2.337 ; frequency_divider:frequency_divider_1hz|out[11] ; frequency_divider:frequency_divider_1hz|out[0]         ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.078     ; 3.257      ;
; -2.311 ; frequency_divider:frequency_divider_1hz|out[5]  ; frequency_divider:frequency_divider_1hz|out[23]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.084     ; 3.225      ;
; -2.306 ; frequency_divider:frequency_divider_1hz|out[13] ; frequency_divider:frequency_divider_1hz|out[23]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.510     ; 2.794      ;
; -2.296 ; frequency_divider:frequency_divider_1hz|out[8]  ; frequency_divider:frequency_divider_1hz|out[12]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.083     ; 3.211      ;
; -2.289 ; frequency_divider:frequency_divider_1hz|out[25] ; frequency_divider:frequency_divider_1hz|out[0]         ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.502     ; 2.785      ;
; -2.284 ; frequency_divider:frequency_divider_1hz|out[6]  ; frequency_divider:frequency_divider_1hz|out[0]         ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.078     ; 3.204      ;
; -2.274 ; frequency_divider:frequency_divider_1hz|out[13] ; frequency_divider:frequency_divider_1hz|out[12]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.509     ; 2.763      ;
; -2.273 ; frequency_divider:frequency_divider_1hz|out[0]  ; frequency_divider:frequency_divider_1hz|out[21]        ; fpga_clock   ; fpga_clock  ; 1.000        ; 0.331      ; 3.602      ;
; -2.255 ; frequency_divider:frequency_divider_1hz|out[1]  ; frequency_divider:frequency_divider_1hz|out[22]        ; fpga_clock   ; fpga_clock  ; 1.000        ; 0.331      ; 3.584      ;
; -2.255 ; frequency_divider:frequency_divider_1hz|out[12] ; frequency_divider:frequency_divider_1hz|out[0]         ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.073     ; 3.180      ;
; -2.255 ; frequency_divider:frequency_divider_1hz|out[15] ; frequency_divider:frequency_divider_1hz|out[12]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.509     ; 2.744      ;
; -2.254 ; frequency_divider:frequency_divider_1hz|out[4]  ; frequency_divider:frequency_divider_1hz|out[23]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.084     ; 3.168      ;
; -2.248 ; frequency_divider:frequency_divider_1hz|out[8]  ; frequency_divider:frequency_divider_1hz|out[23]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.084     ; 3.162      ;
; -2.245 ; frequency_divider:frequency_divider_1hz|out[19] ; frequency_divider:frequency_divider_1hz|out[0]         ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.502     ; 2.741      ;
; -2.244 ; frequency_divider:frequency_divider_1hz|out[1]  ; frequency_divider:frequency_divider_1hz|out[21]        ; fpga_clock   ; fpga_clock  ; 1.000        ; 0.331      ; 3.573      ;
; -2.241 ; frequency_divider:frequency_divider_1hz|out[2]  ; frequency_divider:frequency_divider_1hz|filtered_clock ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.083     ; 3.156      ;
; -2.241 ; frequency_divider:frequency_divider_1hz|out[0]  ; frequency_divider:frequency_divider_1hz|filtered_clock ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.083     ; 3.156      ;
; -2.235 ; frequency_divider:frequency_divider_1hz|out[0]  ; frequency_divider:frequency_divider_1hz|out[25]        ; fpga_clock   ; fpga_clock  ; 1.000        ; 0.329      ; 3.562      ;
; -2.233 ; frequency_divider:frequency_divider_1hz|out[7]  ; frequency_divider:frequency_divider_1hz|out[22]        ; fpga_clock   ; fpga_clock  ; 1.000        ; 0.336      ; 3.567      ;
; -2.231 ; frequency_divider:frequency_divider_1hz|out[12] ; frequency_divider:frequency_divider_1hz|out[23]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.079     ; 3.150      ;
; -2.222 ; frequency_divider:frequency_divider_1hz|out[7]  ; frequency_divider:frequency_divider_1hz|out[21]        ; fpga_clock   ; fpga_clock  ; 1.000        ; 0.336      ; 3.556      ;
; -2.216 ; frequency_divider:frequency_divider_1hz|out[0]  ; frequency_divider:frequency_divider_1hz|out[7]         ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.083     ; 3.131      ;
; -2.216 ; frequency_divider:frequency_divider_1hz|out[17] ; frequency_divider:frequency_divider_1hz|out[0]         ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.504     ; 2.710      ;
; -2.211 ; frequency_divider:frequency_divider_1hz|out[22] ; frequency_divider:frequency_divider_1hz|out[0]         ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.504     ; 2.705      ;
; -2.209 ; frequency_divider:frequency_divider_1hz|out[2]  ; frequency_divider:frequency_divider_1hz|out[14]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.083     ; 3.124      ;
; -2.202 ; frequency_divider:frequency_divider_1hz|out[2]  ; frequency_divider:frequency_divider_1hz|out[7]         ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.083     ; 3.117      ;
; -2.201 ; frequency_divider:frequency_divider_1hz|out[1]  ; frequency_divider:frequency_divider_1hz|out[25]        ; fpga_clock   ; fpga_clock  ; 1.000        ; 0.329      ; 3.528      ;
; -2.201 ; frequency_divider:frequency_divider_1hz|out[21] ; frequency_divider:frequency_divider_1hz|out[0]         ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.504     ; 2.695      ;
; -2.198 ; frequency_divider:frequency_divider_1hz|out[0]  ; frequency_divider:frequency_divider_1hz|out[14]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.083     ; 3.113      ;
; -2.190 ; frequency_divider:frequency_divider_1hz|out[3]  ; frequency_divider:frequency_divider_1hz|filtered_clock ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.083     ; 3.105      ;
; -2.183 ; frequency_divider:frequency_divider_1hz|out[5]  ; frequency_divider:frequency_divider_1hz|filtered_clock ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.083     ; 3.098      ;
; -2.179 ; frequency_divider:frequency_divider_1hz|out[15] ; frequency_divider:frequency_divider_1hz|out[23]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.510     ; 2.667      ;
; -2.179 ; frequency_divider:frequency_divider_1hz|out[7]  ; frequency_divider:frequency_divider_1hz|out[25]        ; fpga_clock   ; fpga_clock  ; 1.000        ; 0.334      ; 3.511      ;
; -2.168 ; frequency_divider:frequency_divider_1hz|out[4]  ; frequency_divider:frequency_divider_1hz|out[12]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.083     ; 3.083      ;
; -2.167 ; frequency_divider:frequency_divider_1hz|out[1]  ; frequency_divider:frequency_divider_1hz|out[14]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.083     ; 3.082      ;
; -2.166 ; frequency_divider:frequency_divider_1hz|out[10] ; frequency_divider:frequency_divider_1hz|out[12]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.083     ; 3.081      ;
; -2.165 ; frequency_divider:frequency_divider_1hz|out[0]  ; frequency_divider:frequency_divider_1hz|out[22]        ; fpga_clock   ; fpga_clock  ; 1.000        ; 0.331      ; 3.494      ;
; -2.161 ; frequency_divider:frequency_divider_1hz|out[9]  ; frequency_divider:frequency_divider_1hz|out[12]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.083     ; 3.076      ;
; -2.158 ; frequency_divider:frequency_divider_1hz|out[3]  ; frequency_divider:frequency_divider_1hz|out[14]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.083     ; 3.073      ;
; -2.151 ; frequency_divider:frequency_divider_1hz|out[3]  ; frequency_divider:frequency_divider_1hz|out[7]         ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.083     ; 3.066      ;
; -2.151 ; frequency_divider:frequency_divider_1hz|out[5]  ; frequency_divider:frequency_divider_1hz|out[14]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.083     ; 3.066      ;
; -2.150 ; frequency_divider:frequency_divider_1hz|out[8]  ; frequency_divider:frequency_divider_1hz|filtered_clock ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.083     ; 3.065      ;
; -2.145 ; frequency_divider:frequency_divider_1hz|out[7]  ; frequency_divider:frequency_divider_1hz|out[14]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.078     ; 3.065      ;
; -2.144 ; frequency_divider:frequency_divider_1hz|out[5]  ; frequency_divider:frequency_divider_1hz|out[7]         ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.083     ; 3.059      ;
; -2.142 ; frequency_divider:frequency_divider_1hz|out[1]  ; frequency_divider:frequency_divider_1hz|out[7]         ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.083     ; 3.057      ;
; -2.138 ; frequency_divider:frequency_divider_1hz|out[2]  ; frequency_divider:frequency_divider_1hz|out[21]        ; fpga_clock   ; fpga_clock  ; 1.000        ; 0.331      ; 3.467      ;
; -2.128 ; frequency_divider:frequency_divider_1hz|out[13] ; frequency_divider:frequency_divider_1hz|filtered_clock ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.509     ; 2.617      ;
; -2.127 ; frequency_divider:frequency_divider_1hz|out[10] ; frequency_divider:frequency_divider_1hz|out[23]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.084     ; 3.041      ;
; -2.124 ; frequency_divider:frequency_divider_1hz|out[1]  ; frequency_divider:frequency_divider_1hz|out[20]        ; fpga_clock   ; fpga_clock  ; 1.000        ; 0.331      ; 3.453      ;
; -2.122 ; frequency_divider:frequency_divider_1hz|out[25] ; frequency_divider:frequency_divider_1hz|out[12]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.507     ; 2.613      ;
; -2.122 ; frequency_divider:frequency_divider_1hz|out[9]  ; frequency_divider:frequency_divider_1hz|out[23]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.084     ; 3.036      ;
; -2.121 ; frequency_divider:frequency_divider_1hz|out[6]  ; frequency_divider:frequency_divider_1hz|out[23]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.084     ; 3.035      ;
; -2.121 ; frequency_divider:frequency_divider_1hz|out[3]  ; frequency_divider:frequency_divider_1hz|out[22]        ; fpga_clock   ; fpga_clock  ; 1.000        ; 0.331      ; 3.450      ;
; -2.112 ; frequency_divider:frequency_divider_1hz|out[14] ; frequency_divider:frequency_divider_1hz|out[0]         ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.073     ; 3.037      ;
; -2.110 ; frequency_divider:frequency_divider_1hz|out[3]  ; frequency_divider:frequency_divider_1hz|out[21]        ; fpga_clock   ; fpga_clock  ; 1.000        ; 0.331      ; 3.439      ;
; -2.109 ; frequency_divider:frequency_divider_1hz|out[15] ; frequency_divider:frequency_divider_1hz|filtered_clock ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.509     ; 2.598      ;
; -2.105 ; frequency_divider:frequency_divider_1hz|out[11] ; frequency_divider:frequency_divider_1hz|out[12]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.083     ; 3.020      ;
; -2.102 ; frequency_divider:frequency_divider_1hz|out[7]  ; frequency_divider:frequency_divider_1hz|out[20]        ; fpga_clock   ; fpga_clock  ; 1.000        ; 0.336      ; 3.436      ;
; -2.100 ; frequency_divider:frequency_divider_1hz|out[2]  ; frequency_divider:frequency_divider_1hz|out[25]        ; fpga_clock   ; fpga_clock  ; 1.000        ; 0.329      ; 3.427      ;
; -2.096 ; frequency_divider:frequency_divider_1hz|out[8]  ; frequency_divider:frequency_divider_1hz|out[14]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.083     ; 3.011      ;
; -2.088 ; frequency_divider:frequency_divider_1hz|out[12] ; frequency_divider:frequency_divider_1hz|out[12]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.078     ; 3.008      ;
; -2.088 ; frequency_divider:frequency_divider_1hz|out[8]  ; frequency_divider:frequency_divider_1hz|out[7]         ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.083     ; 3.003      ;
; -2.078 ; frequency_divider:frequency_divider_1hz|out[19] ; frequency_divider:frequency_divider_1hz|out[12]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.507     ; 2.569      ;
; -2.078 ; frequency_divider:frequency_divider_1hz|out[13] ; frequency_divider:frequency_divider_1hz|out[22]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.095     ; 2.981      ;
; -2.074 ; frequency_divider:frequency_divider_1hz|out[23] ; frequency_divider:frequency_divider_1hz|out[0]         ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.071     ; 3.001      ;
; -2.074 ; frequency_divider:frequency_divider_1hz|out[13] ; frequency_divider:frequency_divider_1hz|out[14]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.509     ; 2.563      ;
; -2.067 ; frequency_divider:frequency_divider_1hz|out[13] ; frequency_divider:frequency_divider_1hz|out[21]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.095     ; 2.970      ;
; -2.067 ; frequency_divider:frequency_divider_1hz|out[3]  ; frequency_divider:frequency_divider_1hz|out[25]        ; fpga_clock   ; fpga_clock  ; 1.000        ; 0.329      ; 3.394      ;
; -2.066 ; frequency_divider:frequency_divider_1hz|out[11] ; frequency_divider:frequency_divider_1hz|out[23]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.084     ; 2.980      ;
; -2.066 ; frequency_divider:frequency_divider_1hz|out[13] ; frequency_divider:frequency_divider_1hz|out[7]         ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.509     ; 2.555      ;
; -2.055 ; frequency_divider:frequency_divider_1hz|out[15] ; frequency_divider:frequency_divider_1hz|out[14]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.509     ; 2.544      ;
; -2.052 ; frequency_divider:frequency_divider_1hz|out[6]  ; frequency_divider:frequency_divider_1hz|out[12]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.083     ; 2.967      ;
; -2.051 ; frequency_divider:frequency_divider_1hz|out[1]  ; frequency_divider:frequency_divider_1hz|filtered_clock ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.083     ; 2.966      ;
; -2.049 ; frequency_divider:frequency_divider_1hz|out[17] ; frequency_divider:frequency_divider_1hz|out[12]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.509     ; 2.538      ;
; -2.048 ; frequency_divider:frequency_divider_1hz|out[17] ; frequency_divider:frequency_divider_1hz|out[23]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.510     ; 2.536      ;
; -2.047 ; frequency_divider:frequency_divider_1hz|out[15] ; frequency_divider:frequency_divider_1hz|out[7]         ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.509     ; 2.536      ;
; -2.044 ; frequency_divider:frequency_divider_1hz|out[22] ; frequency_divider:frequency_divider_1hz|out[12]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.509     ; 2.533      ;
; -2.040 ; frequency_divider:frequency_divider_1hz|out[2]  ; frequency_divider:frequency_divider_1hz|out[22]        ; fpga_clock   ; fpga_clock  ; 1.000        ; 0.331      ; 3.369      ;
+--------+-------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'frequency_divider:frequency_divider_1hz|filtered_clock'                                                                                                                                 ;
+--------+-------------------------+-------------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock                                           ; Latch Clock                                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; -0.201 ; counter_4b:counter|Q[1] ; counter_4b:counter|Q[2] ; frequency_divider:frequency_divider_1hz|filtered_clock ; frequency_divider:frequency_divider_1hz|filtered_clock ; 1.000        ; -0.078     ; 1.121      ;
; 0.063  ; counter_4b:counter|Q[0] ; counter_4b:counter|Q[1] ; frequency_divider:frequency_divider_1hz|filtered_clock ; frequency_divider:frequency_divider_1hz|filtered_clock ; 1.000        ; -0.078     ; 0.857      ;
; 0.063  ; counter_4b:counter|Q[0] ; counter_4b:counter|Q[2] ; frequency_divider:frequency_divider_1hz|filtered_clock ; frequency_divider:frequency_divider_1hz|filtered_clock ; 1.000        ; -0.078     ; 0.857      ;
; 0.155  ; counter_4b:counter|Q[0] ; counter_4b:counter|Q[0] ; frequency_divider:frequency_divider_1hz|filtered_clock ; frequency_divider:frequency_divider_1hz|filtered_clock ; 1.000        ; -0.078     ; 0.765      ;
; 0.155  ; counter_4b:counter|Q[2] ; counter_4b:counter|Q[2] ; frequency_divider:frequency_divider_1hz|filtered_clock ; frequency_divider:frequency_divider_1hz|filtered_clock ; 1.000        ; -0.078     ; 0.765      ;
; 0.155  ; counter_4b:counter|Q[1] ; counter_4b:counter|Q[1] ; frequency_divider:frequency_divider_1hz|filtered_clock ; frequency_divider:frequency_divider_1hz|filtered_clock ; 1.000        ; -0.078     ; 0.765      ;
+--------+-------------------------+-------------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'frequency_divider:frequency_divider_1hz|filtered_clock'                                                                                                                                 ;
+-------+-------------------------+-------------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock                                           ; Latch Clock                                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; 0.405 ; counter_4b:counter|Q[2] ; counter_4b:counter|Q[2] ; frequency_divider:frequency_divider_1hz|filtered_clock ; frequency_divider:frequency_divider_1hz|filtered_clock ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; counter_4b:counter|Q[1] ; counter_4b:counter|Q[1] ; frequency_divider:frequency_divider_1hz|filtered_clock ; frequency_divider:frequency_divider_1hz|filtered_clock ; 0.000        ; 0.078      ; 0.669      ;
; 0.410 ; counter_4b:counter|Q[0] ; counter_4b:counter|Q[0] ; frequency_divider:frequency_divider_1hz|filtered_clock ; frequency_divider:frequency_divider_1hz|filtered_clock ; 0.000        ; 0.078      ; 0.674      ;
; 0.477 ; counter_4b:counter|Q[0] ; counter_4b:counter|Q[2] ; frequency_divider:frequency_divider_1hz|filtered_clock ; frequency_divider:frequency_divider_1hz|filtered_clock ; 0.000        ; 0.078      ; 0.741      ;
; 0.478 ; counter_4b:counter|Q[0] ; counter_4b:counter|Q[1] ; frequency_divider:frequency_divider_1hz|filtered_clock ; frequency_divider:frequency_divider_1hz|filtered_clock ; 0.000        ; 0.078      ; 0.742      ;
; 0.685 ; counter_4b:counter|Q[1] ; counter_4b:counter|Q[2] ; frequency_divider:frequency_divider_1hz|filtered_clock ; frequency_divider:frequency_divider_1hz|filtered_clock ; 0.000        ; 0.078      ; 0.949      ;
+-------+-------------------------+-------------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'fpga_clock'                                                                                                                                        ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.547 ; frequency_divider:frequency_divider_1hz|out[23] ; frequency_divider:frequency_divider_1hz|out[24] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.508      ; 1.241      ;
; 0.644 ; frequency_divider:frequency_divider_1hz|out[11] ; frequency_divider:frequency_divider_1hz|out[11] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.078      ; 0.908      ;
; 0.644 ; frequency_divider:frequency_divider_1hz|out[3]  ; frequency_divider:frequency_divider_1hz|out[3]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.078      ; 0.908      ;
; 0.644 ; frequency_divider:frequency_divider_1hz|out[24] ; frequency_divider:frequency_divider_1hz|out[24] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.095      ; 0.925      ;
; 0.646 ; frequency_divider:frequency_divider_1hz|out[5]  ; frequency_divider:frequency_divider_1hz|out[5]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.078      ; 0.910      ;
; 0.646 ; frequency_divider:frequency_divider_1hz|out[2]  ; frequency_divider:frequency_divider_1hz|out[2]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.078      ; 0.910      ;
; 0.646 ; frequency_divider:frequency_divider_1hz|out[1]  ; frequency_divider:frequency_divider_1hz|out[1]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.078      ; 0.910      ;
; 0.649 ; frequency_divider:frequency_divider_1hz|out[6]  ; frequency_divider:frequency_divider_1hz|out[6]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.078      ; 0.913      ;
; 0.649 ; frequency_divider:frequency_divider_1hz|out[4]  ; frequency_divider:frequency_divider_1hz|out[4]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.078      ; 0.913      ;
; 0.659 ; frequency_divider:frequency_divider_1hz|out[10] ; frequency_divider:frequency_divider_1hz|out[10] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.078      ; 0.923      ;
; 0.660 ; frequency_divider:frequency_divider_1hz|out[9]  ; frequency_divider:frequency_divider_1hz|out[9]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.078      ; 0.924      ;
; 0.660 ; frequency_divider:frequency_divider_1hz|out[8]  ; frequency_divider:frequency_divider_1hz|out[8]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.078      ; 0.924      ;
; 0.661 ; frequency_divider:frequency_divider_1hz|out[18] ; frequency_divider:frequency_divider_1hz|out[18] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.077      ; 0.924      ;
; 0.661 ; frequency_divider:frequency_divider_1hz|out[16] ; frequency_divider:frequency_divider_1hz|out[16] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.077      ; 0.924      ;
; 0.814 ; frequency_divider:frequency_divider_1hz|out[18] ; frequency_divider:frequency_divider_1hz|out[24] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.508      ; 1.508      ;
; 0.897 ; frequency_divider:frequency_divider_1hz|out[18] ; frequency_divider:frequency_divider_1hz|out[19] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.508      ; 1.591      ;
; 0.940 ; frequency_divider:frequency_divider_1hz|out[16] ; frequency_divider:frequency_divider_1hz|out[24] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.508      ; 1.634      ;
; 0.962 ; frequency_divider:frequency_divider_1hz|out[3]  ; frequency_divider:frequency_divider_1hz|out[4]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.078      ; 1.226      ;
; 0.963 ; frequency_divider:frequency_divider_1hz|out[1]  ; frequency_divider:frequency_divider_1hz|out[2]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.078      ; 1.227      ;
; 0.963 ; frequency_divider:frequency_divider_1hz|out[5]  ; frequency_divider:frequency_divider_1hz|out[6]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.078      ; 1.227      ;
; 0.973 ; frequency_divider:frequency_divider_1hz|out[2]  ; frequency_divider:frequency_divider_1hz|out[3]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.078      ; 1.237      ;
; 0.975 ; frequency_divider:frequency_divider_1hz|out[0]  ; frequency_divider:frequency_divider_1hz|out[1]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.078      ; 1.239      ;
; 0.976 ; frequency_divider:frequency_divider_1hz|out[4]  ; frequency_divider:frequency_divider_1hz|out[5]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.078      ; 1.240      ;
; 0.977 ; frequency_divider:frequency_divider_1hz|out[9]  ; frequency_divider:frequency_divider_1hz|out[10] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.078      ; 1.241      ;
; 0.978 ; frequency_divider:frequency_divider_1hz|out[2]  ; frequency_divider:frequency_divider_1hz|out[4]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.078      ; 1.242      ;
; 0.980 ; frequency_divider:frequency_divider_1hz|out[0]  ; frequency_divider:frequency_divider_1hz|out[2]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.078      ; 1.244      ;
; 0.981 ; frequency_divider:frequency_divider_1hz|out[6]  ; frequency_divider:frequency_divider_1hz|out[8]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.078      ; 1.245      ;
; 0.981 ; frequency_divider:frequency_divider_1hz|out[4]  ; frequency_divider:frequency_divider_1hz|out[6]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.078      ; 1.245      ;
; 0.986 ; frequency_divider:frequency_divider_1hz|out[10] ; frequency_divider:frequency_divider_1hz|out[11] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.078      ; 1.250      ;
; 0.987 ; frequency_divider:frequency_divider_1hz|out[25] ; frequency_divider:frequency_divider_1hz|out[25] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.095      ; 1.268      ;
; 0.987 ; frequency_divider:frequency_divider_1hz|out[8]  ; frequency_divider:frequency_divider_1hz|out[9]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.078      ; 1.251      ;
; 0.989 ; frequency_divider:frequency_divider_1hz|out[19] ; frequency_divider:frequency_divider_1hz|out[19] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.095      ; 1.270      ;
; 0.992 ; frequency_divider:frequency_divider_1hz|out[8]  ; frequency_divider:frequency_divider_1hz|out[10] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.078      ; 1.256      ;
; 0.993 ; frequency_divider:frequency_divider_1hz|out[16] ; frequency_divider:frequency_divider_1hz|out[18] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.077      ; 1.256      ;
; 1.006 ; frequency_divider:frequency_divider_1hz|out[23] ; frequency_divider:frequency_divider_1hz|out[23] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.077      ; 1.269      ;
; 1.006 ; frequency_divider:frequency_divider_1hz|out[23] ; frequency_divider:frequency_divider_1hz|out[25] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.508      ; 1.700      ;
; 1.010 ; frequency_divider:frequency_divider_1hz|out[0]  ; frequency_divider:frequency_divider_1hz|out[0]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.078      ; 1.274      ;
; 1.023 ; frequency_divider:frequency_divider_1hz|out[16] ; frequency_divider:frequency_divider_1hz|out[19] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.508      ; 1.717      ;
; 1.027 ; frequency_divider:frequency_divider_1hz|out[16] ; frequency_divider:frequency_divider_1hz|out[17] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.510      ; 1.723      ;
; 1.061 ; frequency_divider:frequency_divider_1hz|out[18] ; frequency_divider:frequency_divider_1hz|out[20] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.510      ; 1.757      ;
; 1.083 ; frequency_divider:frequency_divider_1hz|out[3]  ; frequency_divider:frequency_divider_1hz|out[5]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.078      ; 1.347      ;
; 1.084 ; frequency_divider:frequency_divider_1hz|out[1]  ; frequency_divider:frequency_divider_1hz|out[3]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.078      ; 1.348      ;
; 1.088 ; frequency_divider:frequency_divider_1hz|out[3]  ; frequency_divider:frequency_divider_1hz|out[6]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.078      ; 1.352      ;
; 1.089 ; frequency_divider:frequency_divider_1hz|out[1]  ; frequency_divider:frequency_divider_1hz|out[4]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.078      ; 1.353      ;
; 1.089 ; frequency_divider:frequency_divider_1hz|out[5]  ; frequency_divider:frequency_divider_1hz|out[8]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.078      ; 1.353      ;
; 1.098 ; frequency_divider:frequency_divider_1hz|out[9]  ; frequency_divider:frequency_divider_1hz|out[11] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.078      ; 1.362      ;
; 1.099 ; frequency_divider:frequency_divider_1hz|out[2]  ; frequency_divider:frequency_divider_1hz|out[5]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.078      ; 1.363      ;
; 1.101 ; frequency_divider:frequency_divider_1hz|out[0]  ; frequency_divider:frequency_divider_1hz|out[3]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.078      ; 1.365      ;
; 1.102 ; frequency_divider:frequency_divider_1hz|out[6]  ; frequency_divider:frequency_divider_1hz|out[9]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.078      ; 1.366      ;
; 1.104 ; frequency_divider:frequency_divider_1hz|out[2]  ; frequency_divider:frequency_divider_1hz|out[6]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.078      ; 1.368      ;
; 1.106 ; frequency_divider:frequency_divider_1hz|out[0]  ; frequency_divider:frequency_divider_1hz|out[4]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.078      ; 1.370      ;
; 1.107 ; frequency_divider:frequency_divider_1hz|out[6]  ; frequency_divider:frequency_divider_1hz|out[10] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.078      ; 1.371      ;
; 1.107 ; frequency_divider:frequency_divider_1hz|out[4]  ; frequency_divider:frequency_divider_1hz|out[8]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.078      ; 1.371      ;
; 1.113 ; frequency_divider:frequency_divider_1hz|out[8]  ; frequency_divider:frequency_divider_1hz|out[11] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.078      ; 1.377      ;
; 1.148 ; frequency_divider:frequency_divider_1hz|out[22] ; frequency_divider:frequency_divider_1hz|out[24] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.093      ; 1.427      ;
; 1.166 ; frequency_divider:frequency_divider_1hz|out[14] ; frequency_divider:frequency_divider_1hz|out[16] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.076      ; 1.428      ;
; 1.187 ; frequency_divider:frequency_divider_1hz|out[18] ; frequency_divider:frequency_divider_1hz|out[22] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.510      ; 1.883      ;
; 1.187 ; frequency_divider:frequency_divider_1hz|out[16] ; frequency_divider:frequency_divider_1hz|out[20] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.510      ; 1.883      ;
; 1.210 ; frequency_divider:frequency_divider_1hz|out[1]  ; frequency_divider:frequency_divider_1hz|out[5]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.078      ; 1.474      ;
; 1.210 ; frequency_divider:frequency_divider_1hz|out[5]  ; frequency_divider:frequency_divider_1hz|out[9]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.078      ; 1.474      ;
; 1.212 ; frequency_divider:frequency_divider_1hz|out[19] ; frequency_divider:frequency_divider_1hz|out[24] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.095      ; 1.493      ;
; 1.214 ; frequency_divider:frequency_divider_1hz|out[3]  ; frequency_divider:frequency_divider_1hz|out[8]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.078      ; 1.478      ;
; 1.215 ; frequency_divider:frequency_divider_1hz|out[1]  ; frequency_divider:frequency_divider_1hz|out[6]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.078      ; 1.479      ;
; 1.215 ; frequency_divider:frequency_divider_1hz|out[5]  ; frequency_divider:frequency_divider_1hz|out[10] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.078      ; 1.479      ;
; 1.220 ; frequency_divider:frequency_divider_1hz|out[11] ; frequency_divider:frequency_divider_1hz|out[16] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.071      ; 1.477      ;
; 1.227 ; frequency_divider:frequency_divider_1hz|out[0]  ; frequency_divider:frequency_divider_1hz|out[5]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.078      ; 1.491      ;
; 1.228 ; frequency_divider:frequency_divider_1hz|out[6]  ; frequency_divider:frequency_divider_1hz|out[11] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.078      ; 1.492      ;
; 1.228 ; frequency_divider:frequency_divider_1hz|out[4]  ; frequency_divider:frequency_divider_1hz|out[9]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.078      ; 1.492      ;
; 1.230 ; frequency_divider:frequency_divider_1hz|out[2]  ; frequency_divider:frequency_divider_1hz|out[8]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.078      ; 1.494      ;
; 1.232 ; frequency_divider:frequency_divider_1hz|out[0]  ; frequency_divider:frequency_divider_1hz|out[6]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.078      ; 1.496      ;
; 1.233 ; frequency_divider:frequency_divider_1hz|out[4]  ; frequency_divider:frequency_divider_1hz|out[10] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.078      ; 1.497      ;
; 1.239 ; frequency_divider:frequency_divider_1hz|out[14] ; frequency_divider:frequency_divider_1hz|out[24] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.507      ; 1.932      ;
; 1.250 ; frequency_divider:frequency_divider_1hz|out[10] ; frequency_divider:frequency_divider_1hz|out[16] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.071      ; 1.507      ;
; 1.252 ; frequency_divider:frequency_divider_1hz|out[21] ; frequency_divider:frequency_divider_1hz|out[24] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.093      ; 1.531      ;
; 1.271 ; frequency_divider:frequency_divider_1hz|out[20] ; frequency_divider:frequency_divider_1hz|out[24] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.093      ; 1.550      ;
; 1.273 ; frequency_divider:frequency_divider_1hz|out[18] ; frequency_divider:frequency_divider_1hz|out[25] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.508      ; 1.967      ;
; 1.292 ; frequency_divider:frequency_divider_1hz|out[14] ; frequency_divider:frequency_divider_1hz|out[18] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.076      ; 1.554      ;
; 1.293 ; frequency_divider:frequency_divider_1hz|out[11] ; frequency_divider:frequency_divider_1hz|out[24] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.502      ; 1.981      ;
; 1.304 ; frequency_divider:frequency_divider_1hz|out[11] ; frequency_divider:frequency_divider_1hz|out[13] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.504      ; 1.994      ;
; 1.309 ; frequency_divider:frequency_divider_1hz|out[24] ; frequency_divider:frequency_divider_1hz|out[25] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.095      ; 1.590      ;
; 1.311 ; frequency_divider:frequency_divider_1hz|out[20] ; frequency_divider:frequency_divider_1hz|out[20] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.095      ; 1.592      ;
; 1.313 ; frequency_divider:frequency_divider_1hz|out[16] ; frequency_divider:frequency_divider_1hz|out[22] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.510      ; 2.009      ;
; 1.315 ; frequency_divider:frequency_divider_1hz|out[18] ; frequency_divider:frequency_divider_1hz|out[21] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.510      ; 2.011      ;
; 1.315 ; frequency_divider:frequency_divider_1hz|out[22] ; frequency_divider:frequency_divider_1hz|out[22] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.095      ; 1.596      ;
; 1.322 ; frequency_divider:frequency_divider_1hz|out[14] ; frequency_divider:frequency_divider_1hz|out[19] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.507      ; 2.015      ;
; 1.323 ; frequency_divider:frequency_divider_1hz|out[10] ; frequency_divider:frequency_divider_1hz|out[24] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.502      ; 2.011      ;
; 1.326 ; frequency_divider:frequency_divider_1hz|out[14] ; frequency_divider:frequency_divider_1hz|out[17] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.509      ; 2.021      ;
; 1.334 ; frequency_divider:frequency_divider_1hz|out[10] ; frequency_divider:frequency_divider_1hz|out[13] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.504      ; 2.024      ;
; 1.335 ; frequency_divider:frequency_divider_1hz|out[3]  ; frequency_divider:frequency_divider_1hz|out[9]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.078      ; 1.599      ;
; 1.336 ; frequency_divider:frequency_divider_1hz|out[5]  ; frequency_divider:frequency_divider_1hz|out[11] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.078      ; 1.600      ;
; 1.340 ; frequency_divider:frequency_divider_1hz|out[3]  ; frequency_divider:frequency_divider_1hz|out[10] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.078      ; 1.604      ;
; 1.341 ; frequency_divider:frequency_divider_1hz|out[1]  ; frequency_divider:frequency_divider_1hz|out[8]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.078      ; 1.605      ;
; 1.346 ; frequency_divider:frequency_divider_1hz|out[11] ; frequency_divider:frequency_divider_1hz|out[18] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.071      ; 1.603      ;
; 1.350 ; frequency_divider:frequency_divider_1hz|out[17] ; frequency_divider:frequency_divider_1hz|out[17] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.095      ; 1.631      ;
; 1.351 ; frequency_divider:frequency_divider_1hz|out[2]  ; frequency_divider:frequency_divider_1hz|out[9]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.078      ; 1.615      ;
; 1.353 ; frequency_divider:frequency_divider_1hz|out[18] ; frequency_divider:frequency_divider_1hz|out[17] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.510      ; 2.049      ;
; 1.354 ; frequency_divider:frequency_divider_1hz|out[14] ; frequency_divider:frequency_divider_1hz|out[14] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.078      ; 1.618      ;
; 1.354 ; frequency_divider:frequency_divider_1hz|out[4]  ; frequency_divider:frequency_divider_1hz|out[11] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.078      ; 1.618      ;
; 1.356 ; frequency_divider:frequency_divider_1hz|out[14] ; frequency_divider:frequency_divider_1hz|out[15] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.509      ; 2.051      ;
; 1.356 ; frequency_divider:frequency_divider_1hz|out[2]  ; frequency_divider:frequency_divider_1hz|out[10] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.078      ; 1.620      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                                     ;
+------------+-----------------+--------------------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                             ; Note                                                          ;
+------------+-----------------+--------------------------------------------------------+---------------------------------------------------------------+
; 299.04 MHz ; 250.0 MHz       ; fpga_clock                                             ; limit due to minimum period restriction (max I/O toggle rate) ;
; 923.36 MHz ; 437.64 MHz      ; frequency_divider:frequency_divider_1hz|filtered_clock ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+--------------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                              ;
+--------------------------------------------------------+--------+---------------+
; Clock                                                  ; Slack  ; End Point TNS ;
+--------------------------------------------------------+--------+---------------+
; fpga_clock                                             ; -2.344 ; -39.659       ;
; frequency_divider:frequency_divider_1hz|filtered_clock ; -0.083 ; -0.083        ;
+--------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                              ;
+--------------------------------------------------------+-------+---------------+
; Clock                                                  ; Slack ; End Point TNS ;
+--------------------------------------------------------+-------+---------------+
; frequency_divider:frequency_divider_1hz|filtered_clock ; 0.355 ; 0.000         ;
; fpga_clock                                             ; 0.497 ; 0.000         ;
+--------------------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                                ;
+--------------------------------------------------------+--------+---------------+
; Clock                                                  ; Slack  ; End Point TNS ;
+--------------------------------------------------------+--------+---------------+
; fpga_clock                                             ; -3.000 ; -37.695       ;
; frequency_divider:frequency_divider_1hz|filtered_clock ; -1.285 ; -3.855        ;
+--------------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'fpga_clock'                                                                                                                                                ;
+--------+-------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.344 ; frequency_divider:frequency_divider_1hz|out[2]  ; frequency_divider:frequency_divider_1hz|out[0]         ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.070     ; 3.273      ;
; -2.335 ; frequency_divider:frequency_divider_1hz|out[0]  ; frequency_divider:frequency_divider_1hz|out[0]         ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.070     ; 3.264      ;
; -2.301 ; frequency_divider:frequency_divider_1hz|out[3]  ; frequency_divider:frequency_divider_1hz|out[0]         ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.070     ; 3.230      ;
; -2.295 ; frequency_divider:frequency_divider_1hz|out[5]  ; frequency_divider:frequency_divider_1hz|out[0]         ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.070     ; 3.224      ;
; -2.213 ; frequency_divider:frequency_divider_1hz|out[8]  ; frequency_divider:frequency_divider_1hz|out[0]         ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.070     ; 3.142      ;
; -2.182 ; frequency_divider:frequency_divider_1hz|out[1]  ; frequency_divider:frequency_divider_1hz|out[0]         ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.070     ; 3.111      ;
; -2.149 ; frequency_divider:frequency_divider_1hz|out[0]  ; frequency_divider:frequency_divider_1hz|out[23]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.077     ; 3.071      ;
; -2.140 ; frequency_divider:frequency_divider_1hz|out[4]  ; frequency_divider:frequency_divider_1hz|out[0]         ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.070     ; 3.069      ;
; -2.134 ; frequency_divider:frequency_divider_1hz|out[15] ; frequency_divider:frequency_divider_1hz|out[0]         ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.460     ; 2.673      ;
; -2.112 ; frequency_divider:frequency_divider_1hz|out[2]  ; frequency_divider:frequency_divider_1hz|out[12]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.075     ; 3.036      ;
; -2.105 ; frequency_divider:frequency_divider_1hz|out[13] ; frequency_divider:frequency_divider_1hz|out[0]         ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.460     ; 2.644      ;
; -2.103 ; frequency_divider:frequency_divider_1hz|out[0]  ; frequency_divider:frequency_divider_1hz|out[12]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.075     ; 3.027      ;
; -2.102 ; frequency_divider:frequency_divider_1hz|out[10] ; frequency_divider:frequency_divider_1hz|out[0]         ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.070     ; 3.031      ;
; -2.093 ; frequency_divider:frequency_divider_1hz|out[9]  ; frequency_divider:frequency_divider_1hz|out[0]         ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.070     ; 3.022      ;
; -2.090 ; frequency_divider:frequency_divider_1hz|out[1]  ; frequency_divider:frequency_divider_1hz|out[12]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.075     ; 3.014      ;
; -2.090 ; frequency_divider:frequency_divider_1hz|out[1]  ; frequency_divider:frequency_divider_1hz|out[23]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.077     ; 3.012      ;
; -2.088 ; frequency_divider:frequency_divider_1hz|out[2]  ; frequency_divider:frequency_divider_1hz|out[23]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.077     ; 3.010      ;
; -2.076 ; frequency_divider:frequency_divider_1hz|out[11] ; frequency_divider:frequency_divider_1hz|out[0]         ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.070     ; 3.005      ;
; -2.071 ; frequency_divider:frequency_divider_1hz|out[7]  ; frequency_divider:frequency_divider_1hz|out[12]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.070     ; 3.000      ;
; -2.071 ; frequency_divider:frequency_divider_1hz|out[7]  ; frequency_divider:frequency_divider_1hz|out[23]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.072     ; 2.998      ;
; -2.069 ; frequency_divider:frequency_divider_1hz|out[3]  ; frequency_divider:frequency_divider_1hz|out[12]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.075     ; 2.993      ;
; -2.063 ; frequency_divider:frequency_divider_1hz|out[5]  ; frequency_divider:frequency_divider_1hz|out[12]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.075     ; 2.987      ;
; -2.045 ; frequency_divider:frequency_divider_1hz|out[3]  ; frequency_divider:frequency_divider_1hz|out[23]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.077     ; 2.967      ;
; -2.039 ; frequency_divider:frequency_divider_1hz|out[5]  ; frequency_divider:frequency_divider_1hz|out[23]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.077     ; 2.961      ;
; -2.031 ; frequency_divider:frequency_divider_1hz|out[6]  ; frequency_divider:frequency_divider_1hz|out[0]         ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.070     ; 2.960      ;
; -2.002 ; frequency_divider:frequency_divider_1hz|out[8]  ; frequency_divider:frequency_divider_1hz|out[12]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.075     ; 2.926      ;
; -1.972 ; frequency_divider:frequency_divider_1hz|out[25] ; frequency_divider:frequency_divider_1hz|out[0]         ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.458     ; 2.513      ;
; -1.964 ; frequency_divider:frequency_divider_1hz|out[2]  ; frequency_divider:frequency_divider_1hz|filtered_clock ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.075     ; 2.888      ;
; -1.957 ; frequency_divider:frequency_divider_1hz|out[8]  ; frequency_divider:frequency_divider_1hz|out[23]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.077     ; 2.879      ;
; -1.955 ; frequency_divider:frequency_divider_1hz|out[0]  ; frequency_divider:frequency_divider_1hz|filtered_clock ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.075     ; 2.879      ;
; -1.948 ; frequency_divider:frequency_divider_1hz|out[13] ; frequency_divider:frequency_divider_1hz|out[12]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.465     ; 2.482      ;
; -1.947 ; frequency_divider:frequency_divider_1hz|out[13] ; frequency_divider:frequency_divider_1hz|out[23]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.467     ; 2.479      ;
; -1.944 ; frequency_divider:frequency_divider_1hz|out[19] ; frequency_divider:frequency_divider_1hz|out[0]         ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.458     ; 2.485      ;
; -1.940 ; frequency_divider:frequency_divider_1hz|out[0]  ; frequency_divider:frequency_divider_1hz|out[21]        ; fpga_clock   ; fpga_clock  ; 1.000        ; 0.305      ; 3.244      ;
; -1.936 ; frequency_divider:frequency_divider_1hz|out[12] ; frequency_divider:frequency_divider_1hz|out[23]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.072     ; 2.863      ;
; -1.929 ; frequency_divider:frequency_divider_1hz|out[0]  ; frequency_divider:frequency_divider_1hz|out[7]         ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.075     ; 2.853      ;
; -1.929 ; frequency_divider:frequency_divider_1hz|out[2]  ; frequency_divider:frequency_divider_1hz|out[14]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.075     ; 2.853      ;
; -1.924 ; frequency_divider:frequency_divider_1hz|out[15] ; frequency_divider:frequency_divider_1hz|out[12]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.465     ; 2.458      ;
; -1.922 ; frequency_divider:frequency_divider_1hz|out[2]  ; frequency_divider:frequency_divider_1hz|out[7]         ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.075     ; 2.846      ;
; -1.922 ; frequency_divider:frequency_divider_1hz|out[12] ; frequency_divider:frequency_divider_1hz|out[0]         ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.065     ; 2.856      ;
; -1.921 ; frequency_divider:frequency_divider_1hz|out[3]  ; frequency_divider:frequency_divider_1hz|filtered_clock ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.075     ; 2.845      ;
; -1.920 ; frequency_divider:frequency_divider_1hz|out[0]  ; frequency_divider:frequency_divider_1hz|out[14]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.075     ; 2.844      ;
; -1.918 ; frequency_divider:frequency_divider_1hz|out[4]  ; frequency_divider:frequency_divider_1hz|out[23]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.077     ; 2.840      ;
; -1.915 ; frequency_divider:frequency_divider_1hz|out[5]  ; frequency_divider:frequency_divider_1hz|filtered_clock ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.075     ; 2.839      ;
; -1.910 ; frequency_divider:frequency_divider_1hz|out[1]  ; frequency_divider:frequency_divider_1hz|out[22]        ; fpga_clock   ; fpga_clock  ; 1.000        ; 0.305      ; 3.214      ;
; -1.908 ; frequency_divider:frequency_divider_1hz|out[4]  ; frequency_divider:frequency_divider_1hz|out[12]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.075     ; 2.832      ;
; -1.900 ; frequency_divider:frequency_divider_1hz|out[17] ; frequency_divider:frequency_divider_1hz|out[0]         ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.460     ; 2.439      ;
; -1.893 ; frequency_divider:frequency_divider_1hz|out[22] ; frequency_divider:frequency_divider_1hz|out[0]         ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.460     ; 2.432      ;
; -1.891 ; frequency_divider:frequency_divider_1hz|out[7]  ; frequency_divider:frequency_divider_1hz|out[22]        ; fpga_clock   ; fpga_clock  ; 1.000        ; 0.310      ; 3.200      ;
; -1.886 ; frequency_divider:frequency_divider_1hz|out[3]  ; frequency_divider:frequency_divider_1hz|out[14]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.075     ; 2.810      ;
; -1.885 ; frequency_divider:frequency_divider_1hz|out[0]  ; frequency_divider:frequency_divider_1hz|out[25]        ; fpga_clock   ; fpga_clock  ; 1.000        ; 0.303      ; 3.187      ;
; -1.884 ; frequency_divider:frequency_divider_1hz|out[21] ; frequency_divider:frequency_divider_1hz|out[0]         ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.460     ; 2.423      ;
; -1.881 ; frequency_divider:frequency_divider_1hz|out[8]  ; frequency_divider:frequency_divider_1hz|filtered_clock ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.075     ; 2.805      ;
; -1.880 ; frequency_divider:frequency_divider_1hz|out[5]  ; frequency_divider:frequency_divider_1hz|out[14]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.075     ; 2.804      ;
; -1.879 ; frequency_divider:frequency_divider_1hz|out[3]  ; frequency_divider:frequency_divider_1hz|out[7]         ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.075     ; 2.803      ;
; -1.878 ; frequency_divider:frequency_divider_1hz|out[15] ; frequency_divider:frequency_divider_1hz|out[23]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.467     ; 2.410      ;
; -1.873 ; frequency_divider:frequency_divider_1hz|out[5]  ; frequency_divider:frequency_divider_1hz|out[7]         ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.075     ; 2.797      ;
; -1.870 ; frequency_divider:frequency_divider_1hz|out[10] ; frequency_divider:frequency_divider_1hz|out[12]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.075     ; 2.794      ;
; -1.868 ; frequency_divider:frequency_divider_1hz|out[1]  ; frequency_divider:frequency_divider_1hz|out[21]        ; fpga_clock   ; fpga_clock  ; 1.000        ; 0.305      ; 3.172      ;
; -1.867 ; frequency_divider:frequency_divider_1hz|out[9]  ; frequency_divider:frequency_divider_1hz|out[12]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.075     ; 2.791      ;
; -1.860 ; frequency_divider:frequency_divider_1hz|out[7]  ; frequency_divider:frequency_divider_1hz|out[21]        ; fpga_clock   ; fpga_clock  ; 1.000        ; 0.310      ; 3.169      ;
; -1.853 ; frequency_divider:frequency_divider_1hz|out[1]  ; frequency_divider:frequency_divider_1hz|out[7]         ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.075     ; 2.777      ;
; -1.850 ; frequency_divider:frequency_divider_1hz|out[1]  ; frequency_divider:frequency_divider_1hz|out[14]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.075     ; 2.774      ;
; -1.846 ; frequency_divider:frequency_divider_1hz|out[10] ; frequency_divider:frequency_divider_1hz|out[23]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.077     ; 2.768      ;
; -1.844 ; frequency_divider:frequency_divider_1hz|out[11] ; frequency_divider:frequency_divider_1hz|out[12]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.075     ; 2.768      ;
; -1.837 ; frequency_divider:frequency_divider_1hz|out[9]  ; frequency_divider:frequency_divider_1hz|out[23]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.077     ; 2.759      ;
; -1.832 ; frequency_divider:frequency_divider_1hz|out[8]  ; frequency_divider:frequency_divider_1hz|out[14]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.075     ; 2.756      ;
; -1.831 ; frequency_divider:frequency_divider_1hz|out[0]  ; frequency_divider:frequency_divider_1hz|out[22]        ; fpga_clock   ; fpga_clock  ; 1.000        ; 0.305      ; 3.135      ;
; -1.831 ; frequency_divider:frequency_divider_1hz|out[7]  ; frequency_divider:frequency_divider_1hz|out[14]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.070     ; 2.760      ;
; -1.827 ; frequency_divider:frequency_divider_1hz|out[13] ; frequency_divider:frequency_divider_1hz|filtered_clock ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.465     ; 2.361      ;
; -1.825 ; frequency_divider:frequency_divider_1hz|out[1]  ; frequency_divider:frequency_divider_1hz|out[25]        ; fpga_clock   ; fpga_clock  ; 1.000        ; 0.303      ; 3.127      ;
; -1.824 ; frequency_divider:frequency_divider_1hz|out[8]  ; frequency_divider:frequency_divider_1hz|out[7]         ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.075     ; 2.748      ;
; -1.822 ; frequency_divider:frequency_divider_1hz|out[2]  ; frequency_divider:frequency_divider_1hz|out[21]        ; fpga_clock   ; fpga_clock  ; 1.000        ; 0.305      ; 3.126      ;
; -1.820 ; frequency_divider:frequency_divider_1hz|out[11] ; frequency_divider:frequency_divider_1hz|out[23]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.077     ; 2.742      ;
; -1.809 ; frequency_divider:frequency_divider_1hz|out[25] ; frequency_divider:frequency_divider_1hz|out[12]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.463     ; 2.345      ;
; -1.806 ; frequency_divider:frequency_divider_1hz|out[7]  ; frequency_divider:frequency_divider_1hz|out[25]        ; fpga_clock   ; fpga_clock  ; 1.000        ; 0.308      ; 3.113      ;
; -1.803 ; frequency_divider:frequency_divider_1hz|out[15] ; frequency_divider:frequency_divider_1hz|filtered_clock ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.465     ; 2.337      ;
; -1.802 ; frequency_divider:frequency_divider_1hz|out[6]  ; frequency_divider:frequency_divider_1hz|out[23]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.077     ; 2.724      ;
; -1.802 ; frequency_divider:frequency_divider_1hz|out[1]  ; frequency_divider:frequency_divider_1hz|filtered_clock ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.075     ; 2.726      ;
; -1.799 ; frequency_divider:frequency_divider_1hz|out[6]  ; frequency_divider:frequency_divider_1hz|out[12]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.075     ; 2.723      ;
; -1.795 ; frequency_divider:frequency_divider_1hz|out[14] ; frequency_divider:frequency_divider_1hz|out[0]         ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.065     ; 2.729      ;
; -1.794 ; frequency_divider:frequency_divider_1hz|out[1]  ; frequency_divider:frequency_divider_1hz|out[20]        ; fpga_clock   ; fpga_clock  ; 1.000        ; 0.305      ; 3.098      ;
; -1.793 ; frequency_divider:frequency_divider_1hz|out[3]  ; frequency_divider:frequency_divider_1hz|out[22]        ; fpga_clock   ; fpga_clock  ; 1.000        ; 0.305      ; 3.097      ;
; -1.787 ; frequency_divider:frequency_divider_1hz|out[23] ; frequency_divider:frequency_divider_1hz|out[0]         ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.063     ; 2.723      ;
; -1.778 ; frequency_divider:frequency_divider_1hz|out[13] ; frequency_divider:frequency_divider_1hz|out[14]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.465     ; 2.312      ;
; -1.775 ; frequency_divider:frequency_divider_1hz|out[7]  ; frequency_divider:frequency_divider_1hz|out[20]        ; fpga_clock   ; fpga_clock  ; 1.000        ; 0.310      ; 3.084      ;
; -1.770 ; frequency_divider:frequency_divider_1hz|out[13] ; frequency_divider:frequency_divider_1hz|out[7]         ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.465     ; 2.304      ;
; -1.767 ; frequency_divider:frequency_divider_1hz|out[13] ; frequency_divider:frequency_divider_1hz|out[22]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.085     ; 2.681      ;
; -1.767 ; frequency_divider:frequency_divider_1hz|out[2]  ; frequency_divider:frequency_divider_1hz|out[25]        ; fpga_clock   ; fpga_clock  ; 1.000        ; 0.303      ; 3.069      ;
; -1.766 ; frequency_divider:frequency_divider_1hz|out[19] ; frequency_divider:frequency_divider_1hz|out[12]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.463     ; 2.302      ;
; -1.761 ; frequency_divider:frequency_divider_1hz|out[12] ; frequency_divider:frequency_divider_1hz|out[12]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.070     ; 2.690      ;
; -1.760 ; frequency_divider:frequency_divider_1hz|out[4]  ; frequency_divider:frequency_divider_1hz|filtered_clock ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.075     ; 2.684      ;
; -1.754 ; frequency_divider:frequency_divider_1hz|out[15] ; frequency_divider:frequency_divider_1hz|out[14]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.465     ; 2.288      ;
; -1.751 ; frequency_divider:frequency_divider_1hz|out[3]  ; frequency_divider:frequency_divider_1hz|out[21]        ; fpga_clock   ; fpga_clock  ; 1.000        ; 0.305      ; 3.055      ;
; -1.749 ; frequency_divider:frequency_divider_1hz|out[10] ; frequency_divider:frequency_divider_1hz|filtered_clock ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.075     ; 2.673      ;
; -1.746 ; frequency_divider:frequency_divider_1hz|out[9]  ; frequency_divider:frequency_divider_1hz|filtered_clock ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.075     ; 2.670      ;
; -1.746 ; frequency_divider:frequency_divider_1hz|out[15] ; frequency_divider:frequency_divider_1hz|out[7]         ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.465     ; 2.280      ;
; -1.743 ; frequency_divider:frequency_divider_1hz|out[17] ; frequency_divider:frequency_divider_1hz|out[12]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.465     ; 2.277      ;
; -1.736 ; frequency_divider:frequency_divider_1hz|out[2]  ; frequency_divider:frequency_divider_1hz|out[15]        ; fpga_clock   ; fpga_clock  ; 1.000        ; 0.305      ; 3.040      ;
; -1.736 ; frequency_divider:frequency_divider_1hz|out[22] ; frequency_divider:frequency_divider_1hz|out[12]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.465     ; 2.270      ;
+--------+-------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'frequency_divider:frequency_divider_1hz|filtered_clock'                                                                                                                                  ;
+--------+-------------------------+-------------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock                                           ; Latch Clock                                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; -0.083 ; counter_4b:counter|Q[1] ; counter_4b:counter|Q[2] ; frequency_divider:frequency_divider_1hz|filtered_clock ; frequency_divider:frequency_divider_1hz|filtered_clock ; 1.000        ; -0.071     ; 1.011      ;
; 0.150  ; counter_4b:counter|Q[0] ; counter_4b:counter|Q[1] ; frequency_divider:frequency_divider_1hz|filtered_clock ; frequency_divider:frequency_divider_1hz|filtered_clock ; 1.000        ; -0.071     ; 0.778      ;
; 0.151  ; counter_4b:counter|Q[0] ; counter_4b:counter|Q[2] ; frequency_divider:frequency_divider_1hz|filtered_clock ; frequency_divider:frequency_divider_1hz|filtered_clock ; 1.000        ; -0.071     ; 0.777      ;
; 0.245  ; counter_4b:counter|Q[0] ; counter_4b:counter|Q[0] ; frequency_divider:frequency_divider_1hz|filtered_clock ; frequency_divider:frequency_divider_1hz|filtered_clock ; 1.000        ; -0.071     ; 0.683      ;
; 0.245  ; counter_4b:counter|Q[2] ; counter_4b:counter|Q[2] ; frequency_divider:frequency_divider_1hz|filtered_clock ; frequency_divider:frequency_divider_1hz|filtered_clock ; 1.000        ; -0.071     ; 0.683      ;
; 0.245  ; counter_4b:counter|Q[1] ; counter_4b:counter|Q[1] ; frequency_divider:frequency_divider_1hz|filtered_clock ; frequency_divider:frequency_divider_1hz|filtered_clock ; 1.000        ; -0.071     ; 0.683      ;
+--------+-------------------------+-------------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'frequency_divider:frequency_divider_1hz|filtered_clock'                                                                                                                                  ;
+-------+-------------------------+-------------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock                                           ; Latch Clock                                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; 0.355 ; counter_4b:counter|Q[2] ; counter_4b:counter|Q[2] ; frequency_divider:frequency_divider_1hz|filtered_clock ; frequency_divider:frequency_divider_1hz|filtered_clock ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; counter_4b:counter|Q[1] ; counter_4b:counter|Q[1] ; frequency_divider:frequency_divider_1hz|filtered_clock ; frequency_divider:frequency_divider_1hz|filtered_clock ; 0.000        ; 0.071      ; 0.597      ;
; 0.366 ; counter_4b:counter|Q[0] ; counter_4b:counter|Q[0] ; frequency_divider:frequency_divider_1hz|filtered_clock ; frequency_divider:frequency_divider_1hz|filtered_clock ; 0.000        ; 0.071      ; 0.608      ;
; 0.429 ; counter_4b:counter|Q[0] ; counter_4b:counter|Q[2] ; frequency_divider:frequency_divider_1hz|filtered_clock ; frequency_divider:frequency_divider_1hz|filtered_clock ; 0.000        ; 0.071      ; 0.671      ;
; 0.430 ; counter_4b:counter|Q[0] ; counter_4b:counter|Q[1] ; frequency_divider:frequency_divider_1hz|filtered_clock ; frequency_divider:frequency_divider_1hz|filtered_clock ; 0.000        ; 0.071      ; 0.672      ;
; 0.624 ; counter_4b:counter|Q[1] ; counter_4b:counter|Q[2] ; frequency_divider:frequency_divider_1hz|filtered_clock ; frequency_divider:frequency_divider_1hz|filtered_clock ; 0.000        ; 0.071      ; 0.866      ;
+-------+-------------------------+-------------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'fpga_clock'                                                                                                                                         ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.497 ; frequency_divider:frequency_divider_1hz|out[23] ; frequency_divider:frequency_divider_1hz|out[24] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.465      ; 1.133      ;
; 0.588 ; frequency_divider:frequency_divider_1hz|out[24] ; frequency_divider:frequency_divider_1hz|out[24] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.085      ; 0.844      ;
; 0.589 ; frequency_divider:frequency_divider_1hz|out[11] ; frequency_divider:frequency_divider_1hz|out[11] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.070      ; 0.830      ;
; 0.589 ; frequency_divider:frequency_divider_1hz|out[3]  ; frequency_divider:frequency_divider_1hz|out[3]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.070      ; 0.830      ;
; 0.590 ; frequency_divider:frequency_divider_1hz|out[2]  ; frequency_divider:frequency_divider_1hz|out[2]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.070      ; 0.831      ;
; 0.591 ; frequency_divider:frequency_divider_1hz|out[5]  ; frequency_divider:frequency_divider_1hz|out[5]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.070      ; 0.832      ;
; 0.591 ; frequency_divider:frequency_divider_1hz|out[1]  ; frequency_divider:frequency_divider_1hz|out[1]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.070      ; 0.832      ;
; 0.593 ; frequency_divider:frequency_divider_1hz|out[6]  ; frequency_divider:frequency_divider_1hz|out[6]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.070      ; 0.834      ;
; 0.593 ; frequency_divider:frequency_divider_1hz|out[4]  ; frequency_divider:frequency_divider_1hz|out[4]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.070      ; 0.834      ;
; 0.601 ; frequency_divider:frequency_divider_1hz|out[10] ; frequency_divider:frequency_divider_1hz|out[10] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.070      ; 0.842      ;
; 0.602 ; frequency_divider:frequency_divider_1hz|out[18] ; frequency_divider:frequency_divider_1hz|out[18] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.070      ; 0.843      ;
; 0.602 ; frequency_divider:frequency_divider_1hz|out[16] ; frequency_divider:frequency_divider_1hz|out[16] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.070      ; 0.843      ;
; 0.602 ; frequency_divider:frequency_divider_1hz|out[8]  ; frequency_divider:frequency_divider_1hz|out[8]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.070      ; 0.843      ;
; 0.604 ; frequency_divider:frequency_divider_1hz|out[9]  ; frequency_divider:frequency_divider_1hz|out[9]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.070      ; 0.845      ;
; 0.726 ; frequency_divider:frequency_divider_1hz|out[18] ; frequency_divider:frequency_divider_1hz|out[24] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.465      ; 1.362      ;
; 0.801 ; frequency_divider:frequency_divider_1hz|out[18] ; frequency_divider:frequency_divider_1hz|out[19] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.465      ; 1.437      ;
; 0.836 ; frequency_divider:frequency_divider_1hz|out[16] ; frequency_divider:frequency_divider_1hz|out[24] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.465      ; 1.472      ;
; 0.875 ; frequency_divider:frequency_divider_1hz|out[3]  ; frequency_divider:frequency_divider_1hz|out[4]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.070      ; 1.116      ;
; 0.878 ; frequency_divider:frequency_divider_1hz|out[1]  ; frequency_divider:frequency_divider_1hz|out[2]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.070      ; 1.119      ;
; 0.878 ; frequency_divider:frequency_divider_1hz|out[5]  ; frequency_divider:frequency_divider_1hz|out[6]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.070      ; 1.119      ;
; 0.878 ; frequency_divider:frequency_divider_1hz|out[2]  ; frequency_divider:frequency_divider_1hz|out[3]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.070      ; 1.119      ;
; 0.880 ; frequency_divider:frequency_divider_1hz|out[0]  ; frequency_divider:frequency_divider_1hz|out[1]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.070      ; 1.121      ;
; 0.881 ; frequency_divider:frequency_divider_1hz|out[4]  ; frequency_divider:frequency_divider_1hz|out[5]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.070      ; 1.122      ;
; 0.889 ; frequency_divider:frequency_divider_1hz|out[10] ; frequency_divider:frequency_divider_1hz|out[11] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.070      ; 1.130      ;
; 0.889 ; frequency_divider:frequency_divider_1hz|out[2]  ; frequency_divider:frequency_divider_1hz|out[4]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.070      ; 1.130      ;
; 0.890 ; frequency_divider:frequency_divider_1hz|out[8]  ; frequency_divider:frequency_divider_1hz|out[9]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.070      ; 1.131      ;
; 0.891 ; frequency_divider:frequency_divider_1hz|out[9]  ; frequency_divider:frequency_divider_1hz|out[10] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.070      ; 1.132      ;
; 0.891 ; frequency_divider:frequency_divider_1hz|out[0]  ; frequency_divider:frequency_divider_1hz|out[2]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.070      ; 1.132      ;
; 0.892 ; frequency_divider:frequency_divider_1hz|out[6]  ; frequency_divider:frequency_divider_1hz|out[8]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.070      ; 1.133      ;
; 0.892 ; frequency_divider:frequency_divider_1hz|out[4]  ; frequency_divider:frequency_divider_1hz|out[6]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.070      ; 1.133      ;
; 0.899 ; frequency_divider:frequency_divider_1hz|out[23] ; frequency_divider:frequency_divider_1hz|out[25] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.465      ; 1.535      ;
; 0.901 ; frequency_divider:frequency_divider_1hz|out[16] ; frequency_divider:frequency_divider_1hz|out[18] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.070      ; 1.142      ;
; 0.901 ; frequency_divider:frequency_divider_1hz|out[8]  ; frequency_divider:frequency_divider_1hz|out[10] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.070      ; 1.142      ;
; 0.906 ; frequency_divider:frequency_divider_1hz|out[25] ; frequency_divider:frequency_divider_1hz|out[25] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.085      ; 1.162      ;
; 0.908 ; frequency_divider:frequency_divider_1hz|out[19] ; frequency_divider:frequency_divider_1hz|out[19] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.085      ; 1.164      ;
; 0.911 ; frequency_divider:frequency_divider_1hz|out[16] ; frequency_divider:frequency_divider_1hz|out[19] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.465      ; 1.547      ;
; 0.913 ; frequency_divider:frequency_divider_1hz|out[16] ; frequency_divider:frequency_divider_1hz|out[17] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.467      ; 1.551      ;
; 0.917 ; frequency_divider:frequency_divider_1hz|out[0]  ; frequency_divider:frequency_divider_1hz|out[0]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.070      ; 1.158      ;
; 0.925 ; frequency_divider:frequency_divider_1hz|out[23] ; frequency_divider:frequency_divider_1hz|out[23] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.070      ; 1.166      ;
; 0.942 ; frequency_divider:frequency_divider_1hz|out[18] ; frequency_divider:frequency_divider_1hz|out[20] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.467      ; 1.580      ;
; 0.974 ; frequency_divider:frequency_divider_1hz|out[3]  ; frequency_divider:frequency_divider_1hz|out[5]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.070      ; 1.215      ;
; 0.977 ; frequency_divider:frequency_divider_1hz|out[1]  ; frequency_divider:frequency_divider_1hz|out[3]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.070      ; 1.218      ;
; 0.985 ; frequency_divider:frequency_divider_1hz|out[3]  ; frequency_divider:frequency_divider_1hz|out[6]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.070      ; 1.226      ;
; 0.988 ; frequency_divider:frequency_divider_1hz|out[1]  ; frequency_divider:frequency_divider_1hz|out[4]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.070      ; 1.229      ;
; 0.988 ; frequency_divider:frequency_divider_1hz|out[5]  ; frequency_divider:frequency_divider_1hz|out[8]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.070      ; 1.229      ;
; 0.988 ; frequency_divider:frequency_divider_1hz|out[2]  ; frequency_divider:frequency_divider_1hz|out[5]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.070      ; 1.229      ;
; 0.990 ; frequency_divider:frequency_divider_1hz|out[9]  ; frequency_divider:frequency_divider_1hz|out[11] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.070      ; 1.231      ;
; 0.990 ; frequency_divider:frequency_divider_1hz|out[0]  ; frequency_divider:frequency_divider_1hz|out[3]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.070      ; 1.231      ;
; 0.991 ; frequency_divider:frequency_divider_1hz|out[6]  ; frequency_divider:frequency_divider_1hz|out[9]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.070      ; 1.232      ;
; 0.999 ; frequency_divider:frequency_divider_1hz|out[2]  ; frequency_divider:frequency_divider_1hz|out[6]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.070      ; 1.240      ;
; 1.000 ; frequency_divider:frequency_divider_1hz|out[8]  ; frequency_divider:frequency_divider_1hz|out[11] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.070      ; 1.241      ;
; 1.001 ; frequency_divider:frequency_divider_1hz|out[0]  ; frequency_divider:frequency_divider_1hz|out[4]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.070      ; 1.242      ;
; 1.002 ; frequency_divider:frequency_divider_1hz|out[6]  ; frequency_divider:frequency_divider_1hz|out[10] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.070      ; 1.243      ;
; 1.002 ; frequency_divider:frequency_divider_1hz|out[4]  ; frequency_divider:frequency_divider_1hz|out[8]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.070      ; 1.243      ;
; 1.052 ; frequency_divider:frequency_divider_1hz|out[16] ; frequency_divider:frequency_divider_1hz|out[20] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.467      ; 1.690      ;
; 1.054 ; frequency_divider:frequency_divider_1hz|out[18] ; frequency_divider:frequency_divider_1hz|out[22] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.467      ; 1.692      ;
; 1.056 ; frequency_divider:frequency_divider_1hz|out[22] ; frequency_divider:frequency_divider_1hz|out[24] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.083      ; 1.310      ;
; 1.073 ; frequency_divider:frequency_divider_1hz|out[14] ; frequency_divider:frequency_divider_1hz|out[16] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.068      ; 1.312      ;
; 1.087 ; frequency_divider:frequency_divider_1hz|out[1]  ; frequency_divider:frequency_divider_1hz|out[5]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.070      ; 1.328      ;
; 1.087 ; frequency_divider:frequency_divider_1hz|out[5]  ; frequency_divider:frequency_divider_1hz|out[9]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.070      ; 1.328      ;
; 1.093 ; frequency_divider:frequency_divider_1hz|out[19] ; frequency_divider:frequency_divider_1hz|out[24] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.085      ; 1.349      ;
; 1.095 ; frequency_divider:frequency_divider_1hz|out[3]  ; frequency_divider:frequency_divider_1hz|out[8]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.070      ; 1.336      ;
; 1.098 ; frequency_divider:frequency_divider_1hz|out[1]  ; frequency_divider:frequency_divider_1hz|out[6]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.070      ; 1.339      ;
; 1.098 ; frequency_divider:frequency_divider_1hz|out[5]  ; frequency_divider:frequency_divider_1hz|out[10] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.070      ; 1.339      ;
; 1.100 ; frequency_divider:frequency_divider_1hz|out[0]  ; frequency_divider:frequency_divider_1hz|out[5]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.070      ; 1.341      ;
; 1.101 ; frequency_divider:frequency_divider_1hz|out[6]  ; frequency_divider:frequency_divider_1hz|out[11] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.070      ; 1.342      ;
; 1.101 ; frequency_divider:frequency_divider_1hz|out[4]  ; frequency_divider:frequency_divider_1hz|out[9]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.070      ; 1.342      ;
; 1.103 ; frequency_divider:frequency_divider_1hz|out[11] ; frequency_divider:frequency_divider_1hz|out[16] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.063      ; 1.337      ;
; 1.109 ; frequency_divider:frequency_divider_1hz|out[2]  ; frequency_divider:frequency_divider_1hz|out[8]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.070      ; 1.350      ;
; 1.111 ; frequency_divider:frequency_divider_1hz|out[0]  ; frequency_divider:frequency_divider_1hz|out[6]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.070      ; 1.352      ;
; 1.112 ; frequency_divider:frequency_divider_1hz|out[4]  ; frequency_divider:frequency_divider_1hz|out[10] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.070      ; 1.353      ;
; 1.118 ; frequency_divider:frequency_divider_1hz|out[14] ; frequency_divider:frequency_divider_1hz|out[24] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.463      ; 1.752      ;
; 1.127 ; frequency_divider:frequency_divider_1hz|out[10] ; frequency_divider:frequency_divider_1hz|out[16] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.063      ; 1.361      ;
; 1.128 ; frequency_divider:frequency_divider_1hz|out[18] ; frequency_divider:frequency_divider_1hz|out[25] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.465      ; 1.764      ;
; 1.146 ; frequency_divider:frequency_divider_1hz|out[21] ; frequency_divider:frequency_divider_1hz|out[24] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.083      ; 1.400      ;
; 1.148 ; frequency_divider:frequency_divider_1hz|out[11] ; frequency_divider:frequency_divider_1hz|out[24] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.458      ; 1.777      ;
; 1.163 ; frequency_divider:frequency_divider_1hz|out[20] ; frequency_divider:frequency_divider_1hz|out[24] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.083      ; 1.417      ;
; 1.164 ; frequency_divider:frequency_divider_1hz|out[11] ; frequency_divider:frequency_divider_1hz|out[13] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.460      ; 1.795      ;
; 1.164 ; frequency_divider:frequency_divider_1hz|out[16] ; frequency_divider:frequency_divider_1hz|out[22] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.467      ; 1.802      ;
; 1.172 ; frequency_divider:frequency_divider_1hz|out[18] ; frequency_divider:frequency_divider_1hz|out[21] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.467      ; 1.810      ;
; 1.172 ; frequency_divider:frequency_divider_1hz|out[10] ; frequency_divider:frequency_divider_1hz|out[24] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.458      ; 1.801      ;
; 1.179 ; frequency_divider:frequency_divider_1hz|out[24] ; frequency_divider:frequency_divider_1hz|out[25] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.085      ; 1.435      ;
; 1.183 ; frequency_divider:frequency_divider_1hz|out[14] ; frequency_divider:frequency_divider_1hz|out[18] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.068      ; 1.422      ;
; 1.188 ; frequency_divider:frequency_divider_1hz|out[10] ; frequency_divider:frequency_divider_1hz|out[13] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.460      ; 1.819      ;
; 1.189 ; frequency_divider:frequency_divider_1hz|out[20] ; frequency_divider:frequency_divider_1hz|out[20] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.085      ; 1.445      ;
; 1.193 ; frequency_divider:frequency_divider_1hz|out[14] ; frequency_divider:frequency_divider_1hz|out[19] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.463      ; 1.827      ;
; 1.194 ; frequency_divider:frequency_divider_1hz|out[3]  ; frequency_divider:frequency_divider_1hz|out[9]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.070      ; 1.435      ;
; 1.195 ; frequency_divider:frequency_divider_1hz|out[14] ; frequency_divider:frequency_divider_1hz|out[17] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.465      ; 1.831      ;
; 1.195 ; frequency_divider:frequency_divider_1hz|out[22] ; frequency_divider:frequency_divider_1hz|out[22] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.085      ; 1.451      ;
; 1.197 ; frequency_divider:frequency_divider_1hz|out[5]  ; frequency_divider:frequency_divider_1hz|out[11] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.070      ; 1.438      ;
; 1.205 ; frequency_divider:frequency_divider_1hz|out[3]  ; frequency_divider:frequency_divider_1hz|out[10] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.070      ; 1.446      ;
; 1.208 ; frequency_divider:frequency_divider_1hz|out[1]  ; frequency_divider:frequency_divider_1hz|out[8]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.070      ; 1.449      ;
; 1.208 ; frequency_divider:frequency_divider_1hz|out[2]  ; frequency_divider:frequency_divider_1hz|out[9]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.070      ; 1.449      ;
; 1.211 ; frequency_divider:frequency_divider_1hz|out[4]  ; frequency_divider:frequency_divider_1hz|out[11] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.070      ; 1.452      ;
; 1.213 ; frequency_divider:frequency_divider_1hz|out[11] ; frequency_divider:frequency_divider_1hz|out[18] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.063      ; 1.447      ;
; 1.217 ; frequency_divider:frequency_divider_1hz|out[18] ; frequency_divider:frequency_divider_1hz|out[17] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.467      ; 1.855      ;
; 1.219 ; frequency_divider:frequency_divider_1hz|out[2]  ; frequency_divider:frequency_divider_1hz|out[10] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.070      ; 1.460      ;
; 1.221 ; frequency_divider:frequency_divider_1hz|out[14] ; frequency_divider:frequency_divider_1hz|out[14] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.070      ; 1.462      ;
; 1.221 ; frequency_divider:frequency_divider_1hz|out[0]  ; frequency_divider:frequency_divider_1hz|out[8]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.070      ; 1.462      ;
; 1.223 ; frequency_divider:frequency_divider_1hz|out[17] ; frequency_divider:frequency_divider_1hz|out[17] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.085      ; 1.479      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                              ;
+--------------------------------------------------------+--------+---------------+
; Clock                                                  ; Slack  ; End Point TNS ;
+--------------------------------------------------------+--------+---------------+
; fpga_clock                                             ; -0.762 ; -9.908        ;
; frequency_divider:frequency_divider_1hz|filtered_clock ; 0.410  ; 0.000         ;
+--------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                              ;
+--------------------------------------------------------+-------+---------------+
; Clock                                                  ; Slack ; End Point TNS ;
+--------------------------------------------------------+-------+---------------+
; frequency_divider:frequency_divider_1hz|filtered_clock ; 0.181 ; 0.000         ;
; fpga_clock                                             ; 0.251 ; 0.000         ;
+--------------------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                                ;
+--------------------------------------------------------+--------+---------------+
; Clock                                                  ; Slack  ; End Point TNS ;
+--------------------------------------------------------+--------+---------------+
; fpga_clock                                             ; -3.000 ; -31.843       ;
; frequency_divider:frequency_divider_1hz|filtered_clock ; -1.000 ; -3.000        ;
+--------------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'fpga_clock'                                                                                                                                                ;
+--------+-------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.762 ; frequency_divider:frequency_divider_1hz|out[2]  ; frequency_divider:frequency_divider_1hz|out[0]         ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.039     ; 1.710      ;
; -0.761 ; frequency_divider:frequency_divider_1hz|out[0]  ; frequency_divider:frequency_divider_1hz|out[0]         ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.039     ; 1.709      ;
; -0.744 ; frequency_divider:frequency_divider_1hz|out[1]  ; frequency_divider:frequency_divider_1hz|out[23]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.046     ; 1.685      ;
; -0.738 ; frequency_divider:frequency_divider_1hz|out[7]  ; frequency_divider:frequency_divider_1hz|out[23]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.041     ; 1.684      ;
; -0.728 ; frequency_divider:frequency_divider_1hz|out[0]  ; frequency_divider:frequency_divider_1hz|out[23]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.046     ; 1.669      ;
; -0.724 ; frequency_divider:frequency_divider_1hz|out[5]  ; frequency_divider:frequency_divider_1hz|out[0]         ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.039     ; 1.672      ;
; -0.723 ; frequency_divider:frequency_divider_1hz|out[3]  ; frequency_divider:frequency_divider_1hz|out[0]         ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.039     ; 1.671      ;
; -0.691 ; frequency_divider:frequency_divider_1hz|out[8]  ; frequency_divider:frequency_divider_1hz|out[0]         ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.039     ; 1.639      ;
; -0.687 ; frequency_divider:frequency_divider_1hz|out[15] ; frequency_divider:frequency_divider_1hz|out[0]         ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.236     ; 1.438      ;
; -0.684 ; frequency_divider:frequency_divider_1hz|out[1]  ; frequency_divider:frequency_divider_1hz|out[12]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.044     ; 1.627      ;
; -0.684 ; frequency_divider:frequency_divider_1hz|out[13] ; frequency_divider:frequency_divider_1hz|out[0]         ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.236     ; 1.435      ;
; -0.678 ; frequency_divider:frequency_divider_1hz|out[7]  ; frequency_divider:frequency_divider_1hz|out[12]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.039     ; 1.626      ;
; -0.676 ; frequency_divider:frequency_divider_1hz|out[2]  ; frequency_divider:frequency_divider_1hz|out[12]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.044     ; 1.619      ;
; -0.675 ; frequency_divider:frequency_divider_1hz|out[1]  ; frequency_divider:frequency_divider_1hz|out[0]         ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.039     ; 1.623      ;
; -0.675 ; frequency_divider:frequency_divider_1hz|out[0]  ; frequency_divider:frequency_divider_1hz|out[12]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.044     ; 1.618      ;
; -0.672 ; frequency_divider:frequency_divider_1hz|out[3]  ; frequency_divider:frequency_divider_1hz|out[23]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.046     ; 1.613      ;
; -0.661 ; frequency_divider:frequency_divider_1hz|out[2]  ; frequency_divider:frequency_divider_1hz|out[23]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.046     ; 1.602      ;
; -0.638 ; frequency_divider:frequency_divider_1hz|out[5]  ; frequency_divider:frequency_divider_1hz|out[12]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.044     ; 1.581      ;
; -0.637 ; frequency_divider:frequency_divider_1hz|out[3]  ; frequency_divider:frequency_divider_1hz|out[12]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.044     ; 1.580      ;
; -0.636 ; frequency_divider:frequency_divider_1hz|out[4]  ; frequency_divider:frequency_divider_1hz|out[0]         ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.039     ; 1.584      ;
; -0.633 ; frequency_divider:frequency_divider_1hz|out[1]  ; frequency_divider:frequency_divider_1hz|out[21]        ; fpga_clock   ; fpga_clock  ; 1.000        ; 0.150      ; 1.770      ;
; -0.630 ; frequency_divider:frequency_divider_1hz|out[13] ; frequency_divider:frequency_divider_1hz|out[23]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.243     ; 1.374      ;
; -0.630 ; frequency_divider:frequency_divider_1hz|out[10] ; frequency_divider:frequency_divider_1hz|out[0]         ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.039     ; 1.578      ;
; -0.629 ; frequency_divider:frequency_divider_1hz|out[9]  ; frequency_divider:frequency_divider_1hz|out[0]         ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.039     ; 1.577      ;
; -0.627 ; frequency_divider:frequency_divider_1hz|out[7]  ; frequency_divider:frequency_divider_1hz|out[21]        ; fpga_clock   ; fpga_clock  ; 1.000        ; 0.155      ; 1.769      ;
; -0.621 ; frequency_divider:frequency_divider_1hz|out[1]  ; frequency_divider:frequency_divider_1hz|out[22]        ; fpga_clock   ; fpga_clock  ; 1.000        ; 0.150      ; 1.758      ;
; -0.621 ; frequency_divider:frequency_divider_1hz|out[11] ; frequency_divider:frequency_divider_1hz|out[0]         ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.039     ; 1.569      ;
; -0.617 ; frequency_divider:frequency_divider_1hz|out[1]  ; frequency_divider:frequency_divider_1hz|out[25]        ; fpga_clock   ; fpga_clock  ; 1.000        ; 0.148      ; 1.752      ;
; -0.617 ; frequency_divider:frequency_divider_1hz|out[0]  ; frequency_divider:frequency_divider_1hz|out[21]        ; fpga_clock   ; fpga_clock  ; 1.000        ; 0.150      ; 1.754      ;
; -0.616 ; frequency_divider:frequency_divider_1hz|out[12] ; frequency_divider:frequency_divider_1hz|out[0]         ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.034     ; 1.569      ;
; -0.615 ; frequency_divider:frequency_divider_1hz|out[7]  ; frequency_divider:frequency_divider_1hz|out[22]        ; fpga_clock   ; fpga_clock  ; 1.000        ; 0.155      ; 1.757      ;
; -0.612 ; frequency_divider:frequency_divider_1hz|out[25] ; frequency_divider:frequency_divider_1hz|out[0]         ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.234     ; 1.365      ;
; -0.611 ; frequency_divider:frequency_divider_1hz|out[7]  ; frequency_divider:frequency_divider_1hz|out[25]        ; fpga_clock   ; fpga_clock  ; 1.000        ; 0.153      ; 1.751      ;
; -0.608 ; frequency_divider:frequency_divider_1hz|out[5]  ; frequency_divider:frequency_divider_1hz|out[23]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.046     ; 1.549      ;
; -0.601 ; frequency_divider:frequency_divider_1hz|out[15] ; frequency_divider:frequency_divider_1hz|out[12]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.241     ; 1.347      ;
; -0.601 ; frequency_divider:frequency_divider_1hz|out[0]  ; frequency_divider:frequency_divider_1hz|out[25]        ; fpga_clock   ; fpga_clock  ; 1.000        ; 0.148      ; 1.736      ;
; -0.600 ; frequency_divider:frequency_divider_1hz|out[8]  ; frequency_divider:frequency_divider_1hz|out[12]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.044     ; 1.543      ;
; -0.598 ; frequency_divider:frequency_divider_1hz|out[13] ; frequency_divider:frequency_divider_1hz|out[12]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.241     ; 1.344      ;
; -0.596 ; frequency_divider:frequency_divider_1hz|out[19] ; frequency_divider:frequency_divider_1hz|out[0]         ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.234     ; 1.349      ;
; -0.592 ; frequency_divider:frequency_divider_1hz|out[4]  ; frequency_divider:frequency_divider_1hz|out[23]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.046     ; 1.533      ;
; -0.583 ; frequency_divider:frequency_divider_1hz|out[2]  ; frequency_divider:frequency_divider_1hz|filtered_clock ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.044     ; 1.526      ;
; -0.582 ; frequency_divider:frequency_divider_1hz|out[17] ; frequency_divider:frequency_divider_1hz|out[0]         ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.236     ; 1.333      ;
; -0.582 ; frequency_divider:frequency_divider_1hz|out[0]  ; frequency_divider:frequency_divider_1hz|filtered_clock ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.044     ; 1.525      ;
; -0.581 ; frequency_divider:frequency_divider_1hz|out[1]  ; frequency_divider:frequency_divider_1hz|out[7]         ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.044     ; 1.524      ;
; -0.580 ; frequency_divider:frequency_divider_1hz|out[6]  ; frequency_divider:frequency_divider_1hz|out[0]         ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.039     ; 1.528      ;
; -0.576 ; frequency_divider:frequency_divider_1hz|out[22] ; frequency_divider:frequency_divider_1hz|out[0]         ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.236     ; 1.327      ;
; -0.574 ; frequency_divider:frequency_divider_1hz|out[21] ; frequency_divider:frequency_divider_1hz|out[0]         ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.236     ; 1.325      ;
; -0.573 ; frequency_divider:frequency_divider_1hz|out[0]  ; frequency_divider:frequency_divider_1hz|out[22]        ; fpga_clock   ; fpga_clock  ; 1.000        ; 0.150      ; 1.710      ;
; -0.568 ; frequency_divider:frequency_divider_1hz|out[15] ; frequency_divider:frequency_divider_1hz|out[23]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.243     ; 1.312      ;
; -0.567 ; frequency_divider:frequency_divider_1hz|out[8]  ; frequency_divider:frequency_divider_1hz|out[23]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.046     ; 1.508      ;
; -0.565 ; frequency_divider:frequency_divider_1hz|out[2]  ; frequency_divider:frequency_divider_1hz|out[14]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.044     ; 1.508      ;
; -0.565 ; frequency_divider:frequency_divider_1hz|out[0]  ; frequency_divider:frequency_divider_1hz|out[7]         ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.044     ; 1.508      ;
; -0.564 ; frequency_divider:frequency_divider_1hz|out[0]  ; frequency_divider:frequency_divider_1hz|out[14]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.044     ; 1.507      ;
; -0.561 ; frequency_divider:frequency_divider_1hz|out[3]  ; frequency_divider:frequency_divider_1hz|out[21]        ; fpga_clock   ; fpga_clock  ; 1.000        ; 0.150      ; 1.698      ;
; -0.557 ; frequency_divider:frequency_divider_1hz|out[2]  ; frequency_divider:frequency_divider_1hz|out[7]         ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.044     ; 1.500      ;
; -0.556 ; frequency_divider:frequency_divider_1hz|out[1]  ; frequency_divider:frequency_divider_1hz|out[14]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.044     ; 1.499      ;
; -0.553 ; frequency_divider:frequency_divider_1hz|out[1]  ; frequency_divider:frequency_divider_1hz|out[20]        ; fpga_clock   ; fpga_clock  ; 1.000        ; 0.150      ; 1.690      ;
; -0.550 ; frequency_divider:frequency_divider_1hz|out[4]  ; frequency_divider:frequency_divider_1hz|out[12]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.044     ; 1.493      ;
; -0.550 ; frequency_divider:frequency_divider_1hz|out[2]  ; frequency_divider:frequency_divider_1hz|out[21]        ; fpga_clock   ; fpga_clock  ; 1.000        ; 0.150      ; 1.687      ;
; -0.550 ; frequency_divider:frequency_divider_1hz|out[7]  ; frequency_divider:frequency_divider_1hz|out[14]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.039     ; 1.498      ;
; -0.549 ; frequency_divider:frequency_divider_1hz|out[3]  ; frequency_divider:frequency_divider_1hz|out[22]        ; fpga_clock   ; fpga_clock  ; 1.000        ; 0.150      ; 1.686      ;
; -0.547 ; frequency_divider:frequency_divider_1hz|out[12] ; frequency_divider:frequency_divider_1hz|out[23]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.041     ; 1.493      ;
; -0.547 ; frequency_divider:frequency_divider_1hz|out[7]  ; frequency_divider:frequency_divider_1hz|out[20]        ; fpga_clock   ; fpga_clock  ; 1.000        ; 0.155      ; 1.689      ;
; -0.545 ; frequency_divider:frequency_divider_1hz|out[3]  ; frequency_divider:frequency_divider_1hz|out[25]        ; fpga_clock   ; fpga_clock  ; 1.000        ; 0.148      ; 1.680      ;
; -0.545 ; frequency_divider:frequency_divider_1hz|out[5]  ; frequency_divider:frequency_divider_1hz|filtered_clock ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.044     ; 1.488      ;
; -0.544 ; frequency_divider:frequency_divider_1hz|out[3]  ; frequency_divider:frequency_divider_1hz|filtered_clock ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.044     ; 1.487      ;
; -0.541 ; frequency_divider:frequency_divider_1hz|out[14] ; frequency_divider:frequency_divider_1hz|out[0]         ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.034     ; 1.494      ;
; -0.539 ; frequency_divider:frequency_divider_1hz|out[10] ; frequency_divider:frequency_divider_1hz|out[12]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.044     ; 1.482      ;
; -0.538 ; frequency_divider:frequency_divider_1hz|out[9]  ; frequency_divider:frequency_divider_1hz|out[12]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.044     ; 1.481      ;
; -0.535 ; frequency_divider:frequency_divider_1hz|out[11] ; frequency_divider:frequency_divider_1hz|out[12]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.044     ; 1.478      ;
; -0.534 ; frequency_divider:frequency_divider_1hz|out[2]  ; frequency_divider:frequency_divider_1hz|out[25]        ; fpga_clock   ; fpga_clock  ; 1.000        ; 0.148      ; 1.669      ;
; -0.530 ; frequency_divider:frequency_divider_1hz|out[12] ; frequency_divider:frequency_divider_1hz|out[12]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.039     ; 1.478      ;
; -0.527 ; frequency_divider:frequency_divider_1hz|out[5]  ; frequency_divider:frequency_divider_1hz|out[14]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.044     ; 1.470      ;
; -0.526 ; frequency_divider:frequency_divider_1hz|out[25] ; frequency_divider:frequency_divider_1hz|out[12]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.239     ; 1.274      ;
; -0.526 ; frequency_divider:frequency_divider_1hz|out[3]  ; frequency_divider:frequency_divider_1hz|out[14]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.044     ; 1.469      ;
; -0.525 ; frequency_divider:frequency_divider_1hz|out[23] ; frequency_divider:frequency_divider_1hz|out[0]         ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.032     ; 1.480      ;
; -0.524 ; frequency_divider:frequency_divider_1hz|out[6]  ; frequency_divider:frequency_divider_1hz|out[23]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.046     ; 1.465      ;
; -0.519 ; frequency_divider:frequency_divider_1hz|out[13] ; frequency_divider:frequency_divider_1hz|out[21]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.047     ; 1.459      ;
; -0.519 ; frequency_divider:frequency_divider_1hz|out[5]  ; frequency_divider:frequency_divider_1hz|out[7]         ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.044     ; 1.462      ;
; -0.518 ; frequency_divider:frequency_divider_1hz|out[3]  ; frequency_divider:frequency_divider_1hz|out[7]         ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.044     ; 1.461      ;
; -0.510 ; frequency_divider:frequency_divider_1hz|out[19] ; frequency_divider:frequency_divider_1hz|out[12]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.239     ; 1.258      ;
; -0.508 ; frequency_divider:frequency_divider_1hz|out[15] ; frequency_divider:frequency_divider_1hz|filtered_clock ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.241     ; 1.254      ;
; -0.508 ; frequency_divider:frequency_divider_1hz|out[8]  ; frequency_divider:frequency_divider_1hz|filtered_clock ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.044     ; 1.451      ;
; -0.508 ; frequency_divider:frequency_divider_1hz|out[8]  ; frequency_divider:frequency_divider_1hz|out[14]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.044     ; 1.451      ;
; -0.507 ; frequency_divider:frequency_divider_1hz|out[13] ; frequency_divider:frequency_divider_1hz|out[22]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.047     ; 1.447      ;
; -0.506 ; frequency_divider:frequency_divider_1hz|out[10] ; frequency_divider:frequency_divider_1hz|out[23]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.046     ; 1.447      ;
; -0.505 ; frequency_divider:frequency_divider_1hz|out[2]  ; frequency_divider:frequency_divider_1hz|out[22]        ; fpga_clock   ; fpga_clock  ; 1.000        ; 0.150      ; 1.642      ;
; -0.505 ; frequency_divider:frequency_divider_1hz|out[9]  ; frequency_divider:frequency_divider_1hz|out[23]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.046     ; 1.446      ;
; -0.505 ; frequency_divider:frequency_divider_1hz|out[0]  ; frequency_divider:frequency_divider_1hz|out[20]        ; fpga_clock   ; fpga_clock  ; 1.000        ; 0.150      ; 1.642      ;
; -0.505 ; frequency_divider:frequency_divider_1hz|out[13] ; frequency_divider:frequency_divider_1hz|filtered_clock ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.241     ; 1.251      ;
; -0.503 ; frequency_divider:frequency_divider_1hz|out[13] ; frequency_divider:frequency_divider_1hz|out[25]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.049     ; 1.441      ;
; -0.500 ; frequency_divider:frequency_divider_1hz|out[8]  ; frequency_divider:frequency_divider_1hz|out[7]         ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.044     ; 1.443      ;
; -0.499 ; frequency_divider:frequency_divider_1hz|out[17] ; frequency_divider:frequency_divider_1hz|out[23]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.243     ; 1.243      ;
; -0.497 ; frequency_divider:frequency_divider_1hz|out[5]  ; frequency_divider:frequency_divider_1hz|out[21]        ; fpga_clock   ; fpga_clock  ; 1.000        ; 0.150      ; 1.634      ;
; -0.496 ; frequency_divider:frequency_divider_1hz|out[1]  ; frequency_divider:frequency_divider_1hz|filtered_clock ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.044     ; 1.439      ;
; -0.496 ; frequency_divider:frequency_divider_1hz|out[17] ; frequency_divider:frequency_divider_1hz|out[12]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.241     ; 1.242      ;
; -0.494 ; frequency_divider:frequency_divider_1hz|out[6]  ; frequency_divider:frequency_divider_1hz|out[12]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.044     ; 1.437      ;
; -0.490 ; frequency_divider:frequency_divider_1hz|out[22] ; frequency_divider:frequency_divider_1hz|out[12]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.241     ; 1.236      ;
; -0.490 ; frequency_divider:frequency_divider_1hz|out[15] ; frequency_divider:frequency_divider_1hz|out[14]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.241     ; 1.236      ;
; -0.488 ; frequency_divider:frequency_divider_1hz|out[21] ; frequency_divider:frequency_divider_1hz|out[12]        ; fpga_clock   ; fpga_clock  ; 1.000        ; -0.241     ; 1.234      ;
+--------+-------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'frequency_divider:frequency_divider_1hz|filtered_clock'                                                                                                                                 ;
+-------+-------------------------+-------------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock                                           ; Latch Clock                                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; 0.410 ; counter_4b:counter|Q[1] ; counter_4b:counter|Q[2] ; frequency_divider:frequency_divider_1hz|filtered_clock ; frequency_divider:frequency_divider_1hz|filtered_clock ; 1.000        ; -0.042     ; 0.535      ;
; 0.539 ; counter_4b:counter|Q[0] ; counter_4b:counter|Q[1] ; frequency_divider:frequency_divider_1hz|filtered_clock ; frequency_divider:frequency_divider_1hz|filtered_clock ; 1.000        ; -0.042     ; 0.406      ;
; 0.539 ; counter_4b:counter|Q[0] ; counter_4b:counter|Q[2] ; frequency_divider:frequency_divider_1hz|filtered_clock ; frequency_divider:frequency_divider_1hz|filtered_clock ; 1.000        ; -0.042     ; 0.406      ;
; 0.586 ; counter_4b:counter|Q[0] ; counter_4b:counter|Q[0] ; frequency_divider:frequency_divider_1hz|filtered_clock ; frequency_divider:frequency_divider_1hz|filtered_clock ; 1.000        ; -0.042     ; 0.359      ;
; 0.586 ; counter_4b:counter|Q[2] ; counter_4b:counter|Q[2] ; frequency_divider:frequency_divider_1hz|filtered_clock ; frequency_divider:frequency_divider_1hz|filtered_clock ; 1.000        ; -0.042     ; 0.359      ;
; 0.586 ; counter_4b:counter|Q[1] ; counter_4b:counter|Q[1] ; frequency_divider:frequency_divider_1hz|filtered_clock ; frequency_divider:frequency_divider_1hz|filtered_clock ; 1.000        ; -0.042     ; 0.359      ;
+-------+-------------------------+-------------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'frequency_divider:frequency_divider_1hz|filtered_clock'                                                                                                                                  ;
+-------+-------------------------+-------------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock                                           ; Latch Clock                                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; 0.181 ; counter_4b:counter|Q[2] ; counter_4b:counter|Q[2] ; frequency_divider:frequency_divider_1hz|filtered_clock ; frequency_divider:frequency_divider_1hz|filtered_clock ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; counter_4b:counter|Q[1] ; counter_4b:counter|Q[1] ; frequency_divider:frequency_divider_1hz|filtered_clock ; frequency_divider:frequency_divider_1hz|filtered_clock ; 0.000        ; 0.042      ; 0.307      ;
; 0.188 ; counter_4b:counter|Q[0] ; counter_4b:counter|Q[0] ; frequency_divider:frequency_divider_1hz|filtered_clock ; frequency_divider:frequency_divider_1hz|filtered_clock ; 0.000        ; 0.042      ; 0.314      ;
; 0.217 ; counter_4b:counter|Q[0] ; counter_4b:counter|Q[2] ; frequency_divider:frequency_divider_1hz|filtered_clock ; frequency_divider:frequency_divider_1hz|filtered_clock ; 0.000        ; 0.042      ; 0.343      ;
; 0.217 ; counter_4b:counter|Q[0] ; counter_4b:counter|Q[1] ; frequency_divider:frequency_divider_1hz|filtered_clock ; frequency_divider:frequency_divider_1hz|filtered_clock ; 0.000        ; 0.042      ; 0.343      ;
; 0.312 ; counter_4b:counter|Q[1] ; counter_4b:counter|Q[2] ; frequency_divider:frequency_divider_1hz|filtered_clock ; frequency_divider:frequency_divider_1hz|filtered_clock ; 0.000        ; 0.042      ; 0.438      ;
+-------+-------------------------+-------------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'fpga_clock'                                                                                                                                         ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.251 ; frequency_divider:frequency_divider_1hz|out[23] ; frequency_divider:frequency_divider_1hz|out[24] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.241      ; 0.576      ;
; 0.294 ; frequency_divider:frequency_divider_1hz|out[11] ; frequency_divider:frequency_divider_1hz|out[11] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.039      ; 0.417      ;
; 0.295 ; frequency_divider:frequency_divider_1hz|out[3]  ; frequency_divider:frequency_divider_1hz|out[3]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.039      ; 0.418      ;
; 0.295 ; frequency_divider:frequency_divider_1hz|out[24] ; frequency_divider:frequency_divider_1hz|out[24] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.047      ; 0.426      ;
; 0.296 ; frequency_divider:frequency_divider_1hz|out[6]  ; frequency_divider:frequency_divider_1hz|out[6]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.039      ; 0.419      ;
; 0.296 ; frequency_divider:frequency_divider_1hz|out[5]  ; frequency_divider:frequency_divider_1hz|out[5]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.039      ; 0.419      ;
; 0.296 ; frequency_divider:frequency_divider_1hz|out[2]  ; frequency_divider:frequency_divider_1hz|out[2]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.039      ; 0.419      ;
; 0.296 ; frequency_divider:frequency_divider_1hz|out[1]  ; frequency_divider:frequency_divider_1hz|out[1]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.039      ; 0.419      ;
; 0.297 ; frequency_divider:frequency_divider_1hz|out[4]  ; frequency_divider:frequency_divider_1hz|out[4]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.039      ; 0.420      ;
; 0.302 ; frequency_divider:frequency_divider_1hz|out[10] ; frequency_divider:frequency_divider_1hz|out[10] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.039      ; 0.425      ;
; 0.303 ; frequency_divider:frequency_divider_1hz|out[9]  ; frequency_divider:frequency_divider_1hz|out[9]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.039      ; 0.426      ;
; 0.303 ; frequency_divider:frequency_divider_1hz|out[18] ; frequency_divider:frequency_divider_1hz|out[18] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.039      ; 0.426      ;
; 0.303 ; frequency_divider:frequency_divider_1hz|out[16] ; frequency_divider:frequency_divider_1hz|out[16] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.039      ; 0.426      ;
; 0.303 ; frequency_divider:frequency_divider_1hz|out[8]  ; frequency_divider:frequency_divider_1hz|out[8]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.039      ; 0.426      ;
; 0.394 ; frequency_divider:frequency_divider_1hz|out[18] ; frequency_divider:frequency_divider_1hz|out[24] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.241      ; 0.719      ;
; 0.412 ; frequency_divider:frequency_divider_1hz|out[18] ; frequency_divider:frequency_divider_1hz|out[19] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.241      ; 0.737      ;
; 0.444 ; frequency_divider:frequency_divider_1hz|out[3]  ; frequency_divider:frequency_divider_1hz|out[4]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.039      ; 0.567      ;
; 0.445 ; frequency_divider:frequency_divider_1hz|out[25] ; frequency_divider:frequency_divider_1hz|out[25] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.047      ; 0.576      ;
; 0.445 ; frequency_divider:frequency_divider_1hz|out[5]  ; frequency_divider:frequency_divider_1hz|out[6]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.039      ; 0.568      ;
; 0.445 ; frequency_divider:frequency_divider_1hz|out[1]  ; frequency_divider:frequency_divider_1hz|out[2]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.039      ; 0.568      ;
; 0.448 ; frequency_divider:frequency_divider_1hz|out[19] ; frequency_divider:frequency_divider_1hz|out[19] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.047      ; 0.579      ;
; 0.452 ; frequency_divider:frequency_divider_1hz|out[9]  ; frequency_divider:frequency_divider_1hz|out[10] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.039      ; 0.575      ;
; 0.454 ; frequency_divider:frequency_divider_1hz|out[2]  ; frequency_divider:frequency_divider_1hz|out[3]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.039      ; 0.577      ;
; 0.455 ; frequency_divider:frequency_divider_1hz|out[4]  ; frequency_divider:frequency_divider_1hz|out[5]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.039      ; 0.578      ;
; 0.455 ; frequency_divider:frequency_divider_1hz|out[0]  ; frequency_divider:frequency_divider_1hz|out[1]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.039      ; 0.578      ;
; 0.456 ; frequency_divider:frequency_divider_1hz|out[23] ; frequency_divider:frequency_divider_1hz|out[23] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.039      ; 0.579      ;
; 0.457 ; frequency_divider:frequency_divider_1hz|out[6]  ; frequency_divider:frequency_divider_1hz|out[8]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.039      ; 0.580      ;
; 0.457 ; frequency_divider:frequency_divider_1hz|out[2]  ; frequency_divider:frequency_divider_1hz|out[4]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.039      ; 0.580      ;
; 0.458 ; frequency_divider:frequency_divider_1hz|out[4]  ; frequency_divider:frequency_divider_1hz|out[6]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.039      ; 0.581      ;
; 0.458 ; frequency_divider:frequency_divider_1hz|out[0]  ; frequency_divider:frequency_divider_1hz|out[2]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.039      ; 0.581      ;
; 0.460 ; frequency_divider:frequency_divider_1hz|out[10] ; frequency_divider:frequency_divider_1hz|out[11] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.039      ; 0.583      ;
; 0.460 ; frequency_divider:frequency_divider_1hz|out[16] ; frequency_divider:frequency_divider_1hz|out[24] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.241      ; 0.785      ;
; 0.461 ; frequency_divider:frequency_divider_1hz|out[8]  ; frequency_divider:frequency_divider_1hz|out[9]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.039      ; 0.584      ;
; 0.464 ; frequency_divider:frequency_divider_1hz|out[16] ; frequency_divider:frequency_divider_1hz|out[18] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.039      ; 0.587      ;
; 0.464 ; frequency_divider:frequency_divider_1hz|out[8]  ; frequency_divider:frequency_divider_1hz|out[10] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.039      ; 0.587      ;
; 0.465 ; frequency_divider:frequency_divider_1hz|out[23] ; frequency_divider:frequency_divider_1hz|out[25] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.241      ; 0.790      ;
; 0.469 ; frequency_divider:frequency_divider_1hz|out[0]  ; frequency_divider:frequency_divider_1hz|out[0]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.039      ; 0.592      ;
; 0.475 ; frequency_divider:frequency_divider_1hz|out[16] ; frequency_divider:frequency_divider_1hz|out[17] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.243      ; 0.802      ;
; 0.478 ; frequency_divider:frequency_divider_1hz|out[18] ; frequency_divider:frequency_divider_1hz|out[20] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.243      ; 0.805      ;
; 0.478 ; frequency_divider:frequency_divider_1hz|out[16] ; frequency_divider:frequency_divider_1hz|out[19] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.241      ; 0.803      ;
; 0.507 ; frequency_divider:frequency_divider_1hz|out[3]  ; frequency_divider:frequency_divider_1hz|out[5]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.039      ; 0.630      ;
; 0.508 ; frequency_divider:frequency_divider_1hz|out[1]  ; frequency_divider:frequency_divider_1hz|out[3]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.039      ; 0.631      ;
; 0.510 ; frequency_divider:frequency_divider_1hz|out[3]  ; frequency_divider:frequency_divider_1hz|out[6]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.039      ; 0.633      ;
; 0.511 ; frequency_divider:frequency_divider_1hz|out[5]  ; frequency_divider:frequency_divider_1hz|out[8]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.039      ; 0.634      ;
; 0.511 ; frequency_divider:frequency_divider_1hz|out[1]  ; frequency_divider:frequency_divider_1hz|out[4]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.039      ; 0.634      ;
; 0.515 ; frequency_divider:frequency_divider_1hz|out[9]  ; frequency_divider:frequency_divider_1hz|out[11] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.039      ; 0.638      ;
; 0.520 ; frequency_divider:frequency_divider_1hz|out[6]  ; frequency_divider:frequency_divider_1hz|out[9]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.039      ; 0.643      ;
; 0.520 ; frequency_divider:frequency_divider_1hz|out[2]  ; frequency_divider:frequency_divider_1hz|out[5]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.039      ; 0.643      ;
; 0.521 ; frequency_divider:frequency_divider_1hz|out[0]  ; frequency_divider:frequency_divider_1hz|out[3]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.039      ; 0.644      ;
; 0.523 ; frequency_divider:frequency_divider_1hz|out[6]  ; frequency_divider:frequency_divider_1hz|out[10] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.039      ; 0.646      ;
; 0.523 ; frequency_divider:frequency_divider_1hz|out[2]  ; frequency_divider:frequency_divider_1hz|out[6]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.039      ; 0.646      ;
; 0.524 ; frequency_divider:frequency_divider_1hz|out[4]  ; frequency_divider:frequency_divider_1hz|out[8]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.039      ; 0.647      ;
; 0.524 ; frequency_divider:frequency_divider_1hz|out[0]  ; frequency_divider:frequency_divider_1hz|out[4]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.039      ; 0.647      ;
; 0.527 ; frequency_divider:frequency_divider_1hz|out[8]  ; frequency_divider:frequency_divider_1hz|out[11] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.039      ; 0.650      ;
; 0.530 ; frequency_divider:frequency_divider_1hz|out[22] ; frequency_divider:frequency_divider_1hz|out[24] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.045      ; 0.659      ;
; 0.539 ; frequency_divider:frequency_divider_1hz|out[14] ; frequency_divider:frequency_divider_1hz|out[16] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.037      ; 0.660      ;
; 0.543 ; frequency_divider:frequency_divider_1hz|out[18] ; frequency_divider:frequency_divider_1hz|out[22] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.243      ; 0.870      ;
; 0.544 ; frequency_divider:frequency_divider_1hz|out[16] ; frequency_divider:frequency_divider_1hz|out[20] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.243      ; 0.871      ;
; 0.574 ; frequency_divider:frequency_divider_1hz|out[5]  ; frequency_divider:frequency_divider_1hz|out[9]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.039      ; 0.697      ;
; 0.574 ; frequency_divider:frequency_divider_1hz|out[1]  ; frequency_divider:frequency_divider_1hz|out[5]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.039      ; 0.697      ;
; 0.576 ; frequency_divider:frequency_divider_1hz|out[19] ; frequency_divider:frequency_divider_1hz|out[24] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.047      ; 0.707      ;
; 0.576 ; frequency_divider:frequency_divider_1hz|out[3]  ; frequency_divider:frequency_divider_1hz|out[8]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.039      ; 0.699      ;
; 0.577 ; frequency_divider:frequency_divider_1hz|out[5]  ; frequency_divider:frequency_divider_1hz|out[10] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.039      ; 0.700      ;
; 0.577 ; frequency_divider:frequency_divider_1hz|out[1]  ; frequency_divider:frequency_divider_1hz|out[6]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.039      ; 0.700      ;
; 0.580 ; frequency_divider:frequency_divider_1hz|out[21] ; frequency_divider:frequency_divider_1hz|out[24] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.045      ; 0.709      ;
; 0.582 ; frequency_divider:frequency_divider_1hz|out[11] ; frequency_divider:frequency_divider_1hz|out[16] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.032      ; 0.698      ;
; 0.583 ; frequency_divider:frequency_divider_1hz|out[20] ; frequency_divider:frequency_divider_1hz|out[20] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.047      ; 0.714      ;
; 0.584 ; frequency_divider:frequency_divider_1hz|out[22] ; frequency_divider:frequency_divider_1hz|out[22] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.047      ; 0.715      ;
; 0.586 ; frequency_divider:frequency_divider_1hz|out[6]  ; frequency_divider:frequency_divider_1hz|out[11] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.039      ; 0.709      ;
; 0.587 ; frequency_divider:frequency_divider_1hz|out[4]  ; frequency_divider:frequency_divider_1hz|out[9]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.039      ; 0.710      ;
; 0.587 ; frequency_divider:frequency_divider_1hz|out[0]  ; frequency_divider:frequency_divider_1hz|out[5]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.039      ; 0.710      ;
; 0.589 ; frequency_divider:frequency_divider_1hz|out[2]  ; frequency_divider:frequency_divider_1hz|out[8]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.039      ; 0.712      ;
; 0.590 ; frequency_divider:frequency_divider_1hz|out[4]  ; frequency_divider:frequency_divider_1hz|out[10] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.039      ; 0.713      ;
; 0.590 ; frequency_divider:frequency_divider_1hz|out[0]  ; frequency_divider:frequency_divider_1hz|out[6]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.039      ; 0.713      ;
; 0.594 ; frequency_divider:frequency_divider_1hz|out[11] ; frequency_divider:frequency_divider_1hz|out[13] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.236      ; 0.914      ;
; 0.594 ; frequency_divider:frequency_divider_1hz|out[20] ; frequency_divider:frequency_divider_1hz|out[24] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.045      ; 0.723      ;
; 0.601 ; frequency_divider:frequency_divider_1hz|out[14] ; frequency_divider:frequency_divider_1hz|out[24] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.239      ; 0.924      ;
; 0.601 ; frequency_divider:frequency_divider_1hz|out[17] ; frequency_divider:frequency_divider_1hz|out[17] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.047      ; 0.732      ;
; 0.602 ; frequency_divider:frequency_divider_1hz|out[10] ; frequency_divider:frequency_divider_1hz|out[16] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.032      ; 0.718      ;
; 0.604 ; frequency_divider:frequency_divider_1hz|out[14] ; frequency_divider:frequency_divider_1hz|out[14] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.039      ; 0.727      ;
; 0.604 ; frequency_divider:frequency_divider_1hz|out[18] ; frequency_divider:frequency_divider_1hz|out[21] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.243      ; 0.931      ;
; 0.604 ; frequency_divider:frequency_divider_1hz|out[24] ; frequency_divider:frequency_divider_1hz|out[25] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.047      ; 0.735      ;
; 0.605 ; frequency_divider:frequency_divider_1hz|out[14] ; frequency_divider:frequency_divider_1hz|out[18] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.037      ; 0.726      ;
; 0.608 ; frequency_divider:frequency_divider_1hz|out[18] ; frequency_divider:frequency_divider_1hz|out[25] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.241      ; 0.933      ;
; 0.609 ; frequency_divider:frequency_divider_1hz|out[16] ; frequency_divider:frequency_divider_1hz|out[22] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.243      ; 0.936      ;
; 0.610 ; frequency_divider:frequency_divider_1hz|out[14] ; frequency_divider:frequency_divider_1hz|out[15] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.241      ; 0.935      ;
; 0.614 ; frequency_divider:frequency_divider_1hz|out[10] ; frequency_divider:frequency_divider_1hz|out[13] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.236      ; 0.934      ;
; 0.616 ; frequency_divider:frequency_divider_1hz|out[14] ; frequency_divider:frequency_divider_1hz|out[17] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.241      ; 0.941      ;
; 0.619 ; frequency_divider:frequency_divider_1hz|out[7]  ; frequency_divider:frequency_divider_1hz|out[8]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.044      ; 0.747      ;
; 0.619 ; frequency_divider:frequency_divider_1hz|out[14] ; frequency_divider:frequency_divider_1hz|out[19] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.239      ; 0.942      ;
; 0.639 ; frequency_divider:frequency_divider_1hz|out[3]  ; frequency_divider:frequency_divider_1hz|out[9]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.039      ; 0.762      ;
; 0.640 ; frequency_divider:frequency_divider_1hz|out[5]  ; frequency_divider:frequency_divider_1hz|out[11] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.039      ; 0.763      ;
; 0.642 ; frequency_divider:frequency_divider_1hz|out[18] ; frequency_divider:frequency_divider_1hz|out[17] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.243      ; 0.969      ;
; 0.642 ; frequency_divider:frequency_divider_1hz|out[3]  ; frequency_divider:frequency_divider_1hz|out[10] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.039      ; 0.765      ;
; 0.643 ; frequency_divider:frequency_divider_1hz|out[1]  ; frequency_divider:frequency_divider_1hz|out[8]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.039      ; 0.766      ;
; 0.644 ; frequency_divider:frequency_divider_1hz|out[11] ; frequency_divider:frequency_divider_1hz|out[24] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.234      ; 0.962      ;
; 0.644 ; frequency_divider:frequency_divider_1hz|out[21] ; frequency_divider:frequency_divider_1hz|out[21] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.047      ; 0.775      ;
; 0.648 ; frequency_divider:frequency_divider_1hz|out[11] ; frequency_divider:frequency_divider_1hz|out[18] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.032      ; 0.764      ;
; 0.652 ; frequency_divider:frequency_divider_1hz|out[2]  ; frequency_divider:frequency_divider_1hz|out[9]  ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.039      ; 0.775      ;
; 0.653 ; frequency_divider:frequency_divider_1hz|out[11] ; frequency_divider:frequency_divider_1hz|out[15] ; fpga_clock   ; fpga_clock  ; 0.000        ; 0.236      ; 0.973      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                  ;
+---------------------------------------------------------+---------+-------+----------+---------+---------------------+
; Clock                                                   ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack                                        ; -2.640  ; 0.181 ; N/A      ; N/A     ; -3.000              ;
;  fpga_clock                                             ; -2.640  ; 0.251 ; N/A      ; N/A     ; -3.000              ;
;  frequency_divider:frequency_divider_1hz|filtered_clock ; -0.201  ; 0.181 ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS                                         ; -47.162 ; 0.0   ; 0.0      ; 0.0     ; -41.55              ;
;  fpga_clock                                             ; -46.961 ; 0.000 ; N/A      ; N/A     ; -37.695             ;
;  frequency_divider:frequency_divider_1hz|filtered_clock ; -0.201  ; 0.000 ; N/A      ; N/A     ; -3.855              ;
+---------------------------------------------------------+---------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin            ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; filtered_clock ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Q[0]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Q[1]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Q[2]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Q[3]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; a              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; b              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; c              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; d              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; e              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; f              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; g              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; fpga_clock              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; filtered_clock ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; Q[0]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; Q[1]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; Q[2]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; Q[3]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; a              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; b              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; c              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; d              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; e              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; f              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; g              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; filtered_clock ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Q[0]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; Q[1]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; Q[2]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; Q[3]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; a              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; b              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; c              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; d              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; e              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; f              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; g              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; filtered_clock ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Q[0]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Q[1]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Q[2]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Q[3]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; a              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; b              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; c              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; d              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; e              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; f              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; g              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                             ;
+--------------------------------------------------------+--------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                             ; To Clock                                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------------+--------------------------------------------------------+----------+----------+----------+----------+
; fpga_clock                                             ; fpga_clock                                             ; 715      ; 0        ; 0        ; 0        ;
; frequency_divider:frequency_divider_1hz|filtered_clock ; frequency_divider:frequency_divider_1hz|filtered_clock ; 0        ; 0        ; 0        ; 6        ;
+--------------------------------------------------------+--------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                              ;
+--------------------------------------------------------+--------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                             ; To Clock                                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------------+--------------------------------------------------------+----------+----------+----------+----------+
; fpga_clock                                             ; fpga_clock                                             ; 715      ; 0        ; 0        ; 0        ;
; frequency_divider:frequency_divider_1hz|filtered_clock ; frequency_divider:frequency_divider_1hz|filtered_clock ; 0        ; 0        ; 0        ; 6        ;
+--------------------------------------------------------+--------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 3     ; 3    ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 25    ; 25   ;
+---------------------------------+-------+------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                                                                 ;
+--------------------------------------------------------+--------------------------------------------------------+------+-------------+
; Target                                                 ; Clock                                                  ; Type ; Status      ;
+--------------------------------------------------------+--------------------------------------------------------+------+-------------+
; fpga_clock                                             ; fpga_clock                                             ; Base ; Constrained ;
; frequency_divider:frequency_divider_1hz|filtered_clock ; frequency_divider:frequency_divider_1hz|filtered_clock ; Base ; Constrained ;
+--------------------------------------------------------+--------------------------------------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                             ;
+----------------+---------------------------------------------------------------------------------------+
; Output Port    ; Comment                                                                               ;
+----------------+---------------------------------------------------------------------------------------+
; Q[0]           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Q[1]           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Q[2]           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; a              ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; b              ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; c              ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; d              ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; e              ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; f              ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; filtered_clock ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; g              ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+----------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                             ;
+----------------+---------------------------------------------------------------------------------------+
; Output Port    ; Comment                                                                               ;
+----------------+---------------------------------------------------------------------------------------+
; Q[0]           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Q[1]           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Q[2]           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; a              ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; b              ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; c              ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; d              ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; e              ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; f              ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; filtered_clock ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; g              ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+----------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition
    Info: Processing started: Fri Nov 24 14:37:03 2023
Info: Command: quartus_sta main -c main
Info: qsta_default_script.tcl version: #3
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'main.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name fpga_clock fpga_clock
    Info (332105): create_clock -period 1.000 -name frequency_divider:frequency_divider_1hz|filtered_clock frequency_divider:frequency_divider_1hz|filtered_clock
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.640
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.640             -46.961 fpga_clock 
    Info (332119):    -0.201              -0.201 frequency_divider:frequency_divider_1hz|filtered_clock 
Info (332146): Worst-case hold slack is 0.405
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.405               0.000 frequency_divider:frequency_divider_1hz|filtered_clock 
    Info (332119):     0.547               0.000 fpga_clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -37.695 fpga_clock 
    Info (332119):    -1.285              -3.855 frequency_divider:frequency_divider_1hz|filtered_clock 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.344
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.344             -39.659 fpga_clock 
    Info (332119):    -0.083              -0.083 frequency_divider:frequency_divider_1hz|filtered_clock 
Info (332146): Worst-case hold slack is 0.355
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.355               0.000 frequency_divider:frequency_divider_1hz|filtered_clock 
    Info (332119):     0.497               0.000 fpga_clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -37.695 fpga_clock 
    Info (332119):    -1.285              -3.855 frequency_divider:frequency_divider_1hz|filtered_clock 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.762
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.762              -9.908 fpga_clock 
    Info (332119):     0.410               0.000 frequency_divider:frequency_divider_1hz|filtered_clock 
Info (332146): Worst-case hold slack is 0.181
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.181               0.000 frequency_divider:frequency_divider_1hz|filtered_clock 
    Info (332119):     0.251               0.000 fpga_clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -31.843 fpga_clock 
    Info (332119):    -1.000              -3.000 frequency_divider:frequency_divider_1hz|filtered_clock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4837 megabytes
    Info: Processing ended: Fri Nov 24 14:37:05 2023
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


