---
id: H21A_KA_Q10
year: H21秋
kamoku: A
number: 10
type: 混合
field: テクノロジ系 » コンピュータ構成要素 »メモリ
difficulty: 3
status: 未学習
source: "出典：平成21年秋期 基本情報技術者試験 科目A 問10"
source_url: "https://www.fe-siken.com/kakomon/21_aki/q10.html"
last_attempt: null
confidence_history: []
result_history: []
time_spent_seconds: []
---

## 問題
メモリインターリーブの説明として，適切なものはどれか。

## 選択肢
- ア: CPUから主記憶へのアクセスを高速化するために，キャッシュメモリと主記憶との両方に同時にデータを書き込む。
- イ: CPUから主記憶へのアクセスを高速化するために，主記憶内部を複数のバンクに分割し，各バンクを並列にアクセスする。
- ウ: CPUと主記憶のアクセス速度の違いによるボトルネックを解消するために，高速かつ小容量のメモリを配置する。
- エ: パイプライン処理を乱す要因をなくすために，キャッシュメモリを命令用とデータ用の二つに分離する。

## 正解
イ

## 解説
メモリインターリーブ
は、物理上はひとつである主記憶領域を、同時アクセス可能な複数の論理的な領域（バンク）に分け、それぞれのバンクに対してデータの読み書きを並列で行うことにより、メモリアクセスの高速化を図る技術です。メモリインターリーブでは、奇数アドレスはバンク1、偶数アドレスはバンク2というように、連続したアドレスを複数のバンクに割り振っていきます。通常は、連続するアドレスに次々とアクセスされることが多いため、見かけ上並列アクセスしているようになり、実効アクセス時間が短くなります。「主記憶に並列アクセス」ときたらメモリインターリーブです。

### 各選択肢の解説
- ア: 主記憶とキャッシュメモリの同期方法のひとつであるライトスルー方式の説明です。
- イ: 正しい。メモリインターリーブの説明です。
- ウ: キャッシュメモリの説明です。
- エ: パイプラインキャッシュメモリの更新回路の説明です。キャッシュミスヒット時に、データの更新処理と、後続のスレッドからのアクセス処理との競合を回避し、パイプライン動作の乱れを防止する効果があります。

### 関連概念
