# Laboratorio 2 - L√≥gica Secuencial  
**Curso:** EL3313 Taller de Dise√±o Digital ‚Äì ITCR  
**Semestre:** II Semestre 2025  

## üë• Integrantes
- Steven Fonseca  
- Kimberley Morales  
- Gonzalo Alp√≠zar  
- Diego Reyes  
- Gabriel Alfaro  

**Profesor:** Ing. Luis C. Rosales  

---

## üìñ Descripci√≥n
Dise√±o e implementaci√≥n de **circuitos secuenciales** en FPGA Nexys-4 con Vivado, incluyendo:  
- PLL IP-core (100 MHz ‚Üí 10 MHz)  
- Antirebotes y sincronizaci√≥n  
- Decodificador Hex a 7 segmentos  
- Banco de registros parametrizable  
- Mini unidad de c√°lculo (FSM + ALU + registros + display)  

---

## ‚öôÔ∏è Herramientas
- Xilinx Vivado  
- FPGA Digilent Nexys-4 (Artix-7)  
- Verilog/SystemVerilog  
- GitHub (pull requests + revisi√≥n de pares)  
