---
date: 2017-03-02
slug: 'sv-for-design'
tags: ['hdl', 'systemverilog', 'design', 'asic', 'synthesis']
comments: true
categories:
  - design
---

# SystemVerilog for Design

SystemVerilog를 RTL(Register Transfer Level) 디자인에 쓴다는 것은 듣고 있었지만,
써봤자 'logic', 'always_ff' 같은 것 정도만 생각하고 있었다가 각잡고 "_SystemVerilog for Design_" 책을 읽기 시작했습니다.

정말 알찬 내용이 많네요.
너무 기술적으로 도태되어있었다는 생각이 듭니다.

참고하시라고 링크

1. [Read.Pudn](http://read.pudn.com/downloads166/sourcecode/math/758655/Springer%20-%20SystemVerilog%20for%20Design,%202nd%20Edition.pdf)
2. [Sutherland 논문](http://www.sutherland-hdl.com/papers/2013-SNUG-SV_Synthesizable-SystemVerilog_paper.pdf)

## Assertion (SVA)

Assertion에 대한 좋은 논문도 있네요. 역시 같은 저자입니다.

1. [Sutherland 발표자료](http://sutherland-hdl.com/papers/2006-SNUG-SanJose_SVA_for_designers_presentation.pdf)
2. [SNUG 논문](http://www.lcdm-eng.com/papers/snug06_sutherland_final.pdf)
