# ULA

## üîπ O que √© uma ULA (ALU)?

A **ULA (Unidade L√≥gica e Aritm√©tica)**, ou **ALU (Arithmetic and Logic Unit)**, √© o componente central respons√°vel por realizar **opera√ß√µes matem√°ticas e l√≥gicas** em processadores e sistemas digitais.

---

## üîπ Funcionalidades da ULA do reposit√≥rio

No reposit√≥rio, a ULA suporta as seguintes opera√ß√µes:

| OpCode | Opera√ß√£o    | Descri√ß√£o           |     |
| ------ | ----------- | ------------------- | --- |
| 000    | Soma        | `A + B`             |     |
| 001    | Subtra√ß√£o   | `A - B`             |     |
| 010    | AND l√≥gico  | `A & B`             |     |
| 011    | OR l√≥gico   | \`A                 | B\` |
| 100    | XOR l√≥gico  | `A ^ B`             |     |
| 101    | NOT A       | `~A` (nega√ß√£o de A) |     |
| 110    | Shift Left  | `A << 1`            |     |
| 111    | Shift Right | `A >> 1`            |     |

---

## üîπ Interface da ULA (em Verilog)

Exemplo baseado em `src/ula.v`:

```verilog
module ula (
    input  wire [3:0] A,     // Operando A
    input  wire [3:0] B,     // Operando B
    input  wire [2:0] Op,    // C√≥digo da opera√ß√£o (opcode)
    output reg  [3:0] S      // Resultado da opera√ß√£o
);

always @(*) begin
    case (Op)
        3'b000: S = A + B;
        3'b001: S = A - B;
        3'b010: S = A & B;
        3'b011: S = A | B;
        3'b100: S = A ^ B;
        3'b101: S = ~A;
        3'b110: S = A << 1;
        3'b111: S = A >> 1;
        default: S = 4'b0000;
    endcase
end

endmodule
```

---

## üîπ Testbench

No reposit√≥rio, h√° testbenches como `sim/ula_tb.v` que testam a ULA com diferentes opera√ß√µes, mostrando que os resultados variam conforme o **opcode** fornecido.

### Exemplo de est√≠mulo:

```verilog
initial begin
    A = 4'b0011; B = 4'b0001;

    Op = 3'b000; #10; // Soma: 3 + 1 = 4
    Op = 3'b001; #10; // Subtra√ß√£o: 3 - 1 = 2
    Op = 3'b010; #10; // AND: 3 & 1 = 1
    ...
end
```

---

## üîπ Como usar a ULA

1. **Clone o reposit√≥rio**

   ```bash
   git clone https://github.com/miguelsrrobo/ULA
   cd ULA
   ```

2. **Abra o projeto** no Quartus, Vivado, ModelSim ou outro simulador.

3. **Compile o c√≥digo** Verilog ou VHDL em `src/`.

4. **Rode o testbench** em `sim/` para verificar os resultados das opera√ß√µes.

---

## üîπ Aplica√ß√µes

* ALUs reais de processadores simples
* Simula√ß√µes de CPUs educacionais (como SAP-1)
* Ensino de arquitetura de computadores
* Pr√°tica com opera√ß√µes bin√°rias e l√≥gica em Verilog/VHDL
