<!--
::METADATA::
type: problem
topic_id: dd-05-circuitos-secuenciales
file_id: problemas-circuitos-secuenciales
status: draft
audience: student
last_updated: 2026-01-02
difficulty: 2
tags: [ejercicios, secuenciales, flip-flop, FSM]
search_keywords: "ejercicios, problemas, circuitos secuenciales, mÃ¡quina de estados"
-->

> ğŸ  **NavegaciÃ³n:** [â† MÃ©todos](../methods/DD-05-Metodos-FSM.md) | [Respuestas â†’](../solutions/DD-05-Respuestas.md)

---

# Problemas: Circuitos Secuenciales

## Nivel 1: Latches

### Problema 1.1
Para un latch SR con compuertas NOR:
- a) Completar la tabla de verdad
- b) Dibujar el diagrama de tiempos para: S=1â†’0, R=0â†’1â†’0
- c) Â¿Por quÃ© S=R=1 es estado prohibido?

### Problema 1.2
DiseÃ±ar un latch D usando un latch SR:
- a) Diagrama del circuito
- b) Tabla de verdad
- c) Â¿CuÃ¡l es la ventaja sobre el SR?

### Problema 1.3
Para un latch SR con enable (compuertas NAND):
- a) Completar el circuito interno
- b) Tabla de operaciÃ³n
- c) Â¿QuÃ© pasa cuando E=0?

---

## Nivel 2: Flip-Flops

### Problema 2.1
Para un flip-flop D disparado por flanco positivo:
- a) Dibujar el diagrama de tiempos para CLK y D dados
- b) Â¿CuÃ¡l es Q despuÃ©s de 5 flancos si Q inicial = 0?

```
CLK: _|â€¾|_|â€¾|_|â€¾|_|â€¾|_|â€¾|_
D:   â€¾â€¾â€¾|___|â€¾â€¾â€¾â€¾â€¾|___|â€¾â€¾â€¾
```

### Problema 2.2
Para un flip-flop JK:
- a) Completar la tabla caracterÃ­stica
- b) Si J=K=1, Â¿quÃ© hace el flip-flop?
- c) Diagrama de tiempos con J=1, K alternando

### Problema 2.3
Convertir:
- a) Flip-flop JK a flip-flop D
- b) Flip-flop D a flip-flop T
- c) Flip-flop JK a flip-flop T

### Problema 2.4
Para el 74LS74 (dual D flip-flop):
- a) Â¿QuÃ© hacen las entradas PRE y CLR?
- b) Dibujar diagrama de tiempos con reset asÃ­ncrono
- c) Â¿CuÃ¡l es la prioridad: CLK o CLR?

---

## Nivel 3: AnÃ¡lisis de Circuitos

### Problema 3.1
Analizar el siguiente circuito con flip-flop D:

```
       â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
       â”‚               â”‚
X â”€â”€â”€â”€â”€â”¼â”€â”€â”€[XOR]â”€â”€â”€â”€â”€â”€â”€â”¼â”€â”€ D â”€â”¬â”€[D FF]â”€â”¬â”€â”€ Q â”€â”€ Y
       â”‚     â”‚         â”‚      â”‚   CLK  â”‚
       â”‚     â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¼â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”˜
       â”‚               â”‚
       â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
```

- a) Obtener la ecuaciÃ³n de D
- b) Tabla de transiciÃ³n
- c) Â¿QuÃ© funciÃ³n realiza?

### Problema 3.2
Analizar el circuito con dos flip-flops JK:

```
        â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
        â”‚                              â”‚
X â”€â”€â”€â”€â”€â”€â”¼â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€[AND]â”€â”€ J1 â”€â”€â”€â”¤
        â”‚                  â”‚           â”‚
        â”‚         Q0 â”€â”€â”€â”€â”€â”€â”˜           â”‚
        â”‚                              â”‚
1 â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€ K1 â”€â”€â”€â”€ FF1 â”€â”€ Q1
        â”‚                              â”‚
        â”‚         QÌ„1 â”€â”€â”€â”€â”€[AND]â”€â”€ J0 â”€â”€â”¤
        â”‚                  â”‚           â”‚
X â”€â”€â”€â”€â”€â”€â”¼â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜           â”‚
        â”‚                              â”‚
1 â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€ K0 â”€â”€â”€â”€ FF0 â”€â”€ Q0
        â”‚                              â”‚
        â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
                                  CLK â”€â”˜
```

- a) Ecuaciones de excitaciÃ³n
- b) Tabla de estados
- c) Diagrama de estados
- d) Â¿QuÃ© funciÃ³n realiza?

### Problema 3.3
Dado el circuito:
- Flip-flop D con $D = X \oplus Q$
- Salida $Y = XQ$

Analizar completamente (tabla de estados, diagrama, funciÃ³n).

---

## Nivel 4: DiseÃ±o de FSM - Detectores de Secuencia

### Problema 4.1
DiseÃ±ar un detector de la secuencia "110" (sin solapamiento):
- a) Diagrama de estados (Moore)
- b) Tabla de estados
- c) AsignaciÃ³n de estados
- d) Ecuaciones con flip-flops D
- e) Circuito completo

### Problema 4.2
DiseÃ±ar un detector de la secuencia "1010" (con solapamiento permitido):
- a) Diagrama de estados (Mealy)
- b) Comparar con versiÃ³n Moore
- c) Implementar con flip-flops JK

### Problema 4.3
DiseÃ±ar un detector que identifique si hay mÃ¡s 1s que 0s en los Ãºltimos 3 bits:
- a) Definir estados necesarios
- b) Diagrama de estados
- c) ImplementaciÃ³n

---

## Nivel 5: DiseÃ±o de FSM - Controladores

### Problema 5.1: MÃ¡quina Expendedora Simplificada
DiseÃ±ar una FSM para una mÃ¡quina que:
- Acepta monedas de 5 y 10 centavos
- Producto cuesta 15 centavos
- No da cambio
- Salidas: PRODUCTO, DEVOLVER

Estados: Esperando, 5Â¢, 10Â¢

### Problema 5.2: Controlador de SemÃ¡foro
DiseÃ±ar FSM para semÃ¡foro con:
- 4 estados: Verde(30s), Amarillo(5s), Rojo(30s), RojoAmarillo(5s)
- Entrada: Temporizador expirado
- Salidas: luces R, A, V

### Problema 5.3: Controlador de Motor
Un motor tiene estados: DETENIDO, ACELERANDO, VELOCIDAD_CONSTANTE, FRENANDO
- Entrada START inicia aceleraciÃ³n
- Entrada STOP inicia frenado
- Sensor VELOCIDAD_MAX indica velocidad alcanzada
- Sensor DETENIDO indica motor parado

---

## Nivel 6: TemporizaciÃ³n

### Problema 6.1
Para un flip-flop con:
- $t_{setup} = 5ns$
- $t_{hold} = 2ns$
- $t_{CQ} = 8ns$

Y lÃ³gica combinacional con $t_{comb} = 15ns$:

- a) Calcular frecuencia mÃ¡xima
- b) Â¿QuÃ© pasa si CLK es mÃ¡s rÃ¡pido?
- c) Â¿CÃ³mo mejorar la frecuencia?

### Problema 6.2
Dibujar diagrama de tiempos detallado mostrando:
- Setup time
- Hold time
- Propagation delay
- Margen de tiempo

### Problema 6.3
Un sistema tiene 3 etapas de lÃ³gica combinacional en serie (10ns cada una) entre flip-flops.
- a) Frecuencia mÃ¡xima actual
- b) Proponer pipelining y calcular nueva frecuencia

---

## Nivel 7: ImplementaciÃ³n

### Problema 7.1
Implementar el detector de secuencia "101" usando:
- a) CI 74LS74 (D flip-flops)
- b) CI 74LS76 (JK flip-flops)
- c) Comparar nÃºmero de compuertas

### Problema 7.2
Para la FSM del semÃ¡foro:
- a) Elegir codificaciÃ³n de estados
- b) Lista de componentes necesarios
- c) Diagrama de conexiones

### Problema 7.3
DiseÃ±ar el circuito de reset para:
- a) Reset al encender (power-on reset)
- b) Reset por botÃ³n (debounced)
- c) Reset combinado

---

## Nivel 8: AnÃ¡lisis Avanzado

### Problema 8.1
Dado un circuito secuencial con 3 flip-flops D y las ecuaciones:
- $D_0 = X \oplus Q_0$
- $D_1 = Q_0$
- $D_2 = Q_1$

- a) Â¿QuÃ© funciÃ³n realiza?
- b) Â¿CuÃ¡ntos estados tiene?
- c) Dibujar diagrama de estados para X=1 constante

### Problema 8.2
Un circuito tiene la tabla de estados:

| Q1Q0 | X=0 | X=1 | Z |
|------|-----|-----|---|
| 00 | 00 | 01 | 0 |
| 01 | 10 | 01 | 0 |
| 10 | 00 | 11 | 0 |
| 11 | 10 | 01 | 1 |

- a) Dibujar diagrama de estados
- b) Â¿Es Moore o Mealy?
- c) Â¿QuÃ© secuencia detecta?

### Problema 8.3
Minimizar la FSM con estados {A, B, C, D, E} donde:
- A y C tienen la misma salida y mismas transiciones
- B y D tienen la misma salida pero diferentes transiciones
- E es Ãºnico

---

## Nivel 9: Problemas Integradores

### Problema 9.1: Cerradura Digital
DiseÃ±ar una FSM para cerradura con secuencia 1-2-3:
- Entradas: botones 1, 2, 3
- Salida: ABRIR (cuando secuencia correcta)
- Volver al inicio si se presiona botÃ³n incorrecto

### Problema 9.2: Detector de Flancos
DiseÃ±ar un circuito que detecte:
- Flanco de subida â†’ pulso en RISE
- Flanco de bajada â†’ pulso en FALL

### Problema 9.3: Generador de Patrones
DiseÃ±ar una FSM que genere la secuencia repetitiva:
1, 1, 0, 1, 0, 0, 1, 1, 0, 1, 0, 0, ...

Un bit por ciclo de reloj.

---

## Nivel 10: DiseÃ±o Completo

### Problema 10.1
DiseÃ±ar un controlador de elevador para 3 pisos:
- Entradas: botones de piso (P1, P2, P3), sensores de piso
- Salidas: SUBIR, BAJAR, PUERTA
- Estados: en cada piso, subiendo, bajando

Incluir:
- Diagrama de estados completo
- Tabla de transiciÃ³n
- Ecuaciones
- EstimaciÃ³n de componentes

### Problema 10.2
DiseÃ±ar un Ã¡rbitro de bus para 2 dispositivos:
- Entradas: REQ0, REQ1 (solicitudes)
- Salidas: GNT0, GNT1 (concesiones)
- Prioridad rotatoria (round-robin)

---

<!-- IA_CONTEXT
PROPÃ“SITO: Banco de ejercicios para circuitos secuenciales
RESPUESTAS: Ver archivo solutions/DD-05-Respuestas.md
HERRAMIENTAS: LogiSim, Digital, ModelSim
-->
