0.6
2018.2
Jun 14 2018
20:41:02
D:/Dokumenty/AiR_rok_3/S6/Systemy_rekonfigurowalne/Wstep_do_konfigurowania_struktury_FPGA/moduloN/moduloN.sim/sim_1/behav/xsim/glbl.v,1529022455,verilog,,,,glbl,,,,SIM_SPEED_UP,,,,
D:/Dokumenty/AiR_rok_3/S6/Systemy_rekonfigurowalne/Wstep_do_konfigurowania_struktury_FPGA/moduloN/moduloN.srcs/sim_1/new/tb_counter.v,1615672226,verilog,,,,tb_counter,,,,SIM_SPEED_UP,,,,
D:/Dokumenty/AiR_rok_3/S6/Systemy_rekonfigurowalne/Wstep_do_konfigurowania_struktury_FPGA/moduloN/moduloN.srcs/sources_1/new/counter.v,1615672077,verilog,,D:/Dokumenty/AiR_rok_3/S6/Systemy_rekonfigurowalne/Wstep_do_konfigurowania_struktury_FPGA/moduloN/moduloN.srcs/sim_1/new/tb_counter.v,,counter,,,,SIM_SPEED_UP,,,,
