XVIII Congresso Brasileiro de Automática  12 a 16 Setembro 2010, Bonito-MS.

CONVERSOR ANALÓGICO-DIGITAL INTEGRADOR A CAPACITOR CHAVEADO COM FAIXA
DE ENTRADA PROGRAMÁVEL
RAFAEL O. NUNES1, EVANDRO C. GOMES2, SEBASTIAN Y. C. CATUNDA1, DIOMADSON R. BELFORT1, RAIMUNDO
C. S. E FREIRE3, FERNANDO R. DE SOUSA4
1

Universidade Federal do Maranhão, São Luis  MA, Brasil

2

Instituto Federal de Educação do Maranhão, São Luis  MA, Brasil

3

Universidade Federal de Campina Grande, Campina Grande  PB, Brasil
4

Universidade Federal de Santa-Catarina, Florianópolis  SC, Brasil

rafaeloliveiranunes@hotmail.com, evandrogomes@ifma.edu.br,
catunda@dee.ufma.br, diomadson@gmail.com, rcsfreire@dee.ufcg.edu.br,
rangel.fernando@gmail.com

Abstract This work proposes architecture of a programmable switched-capacitor multi-slope run-up integrating analog-todigital converter with programmable input range. The proposed circuit is intended to replace programmable analog conditioning
circuits using operational amplifiers normally needed to widen the application possibilities of Systems-On-Chip with different
types of sensors. Behavioral simulation results are presented to validate the architecture proposed.
Keywords analog-to-digital converter, switched-capacitor, integrating converter, multi-slope converter, programmable circuits, systems-on-chip.
Resumo Neste artigo é apresentado a arquitetura de um conversor_analógico-digital integrador multi-rampa a capacitor_chaveado com faixa dinâmica de entrada programável. O circuito proposto pode ser utilizado para substituir circuitos de condicionamento analógicos programáveis com amplificadores operacionais, normalmente necessários para aumentar as possibilidades
de aplicações de Sistemas on-Chip com diferentes tipos de sensores. Os resultados das simulações comportamentais são apresentados para validação da arquitetura proposta.
Palavras-chave .

1

ajuste do nível cc através de um conversor digitalanalógico.
Entretanto, geralmente para circuitos_analógicos,
quanto maior o número de circuitos e estágios de
condicionamento no canal de medição, maior será a
incerteza introduzida ao sistema. Este problema pode
ser minimizado através da transferência da programabilidade do circuito de condicionamento para o
conversor_analógico-digital.
Neste trabalho, propõe-se uma arquitetura para conversor_analógico-digital a capacitores chaveados com
faixa de entrada programável, que possa ser empregada em circuitos mistos de Sistemas on-Chip. A
arquitetura básica escolhida para este trabalho foi o
conversor_analógico-digital integrador multi-rampa
proposto em Goeke (1989), que é apresentada na
seção seguinte.

Introdução

A fim de aumentar a faixa de aplicações de um
sistema de medição, permitindo seu uso com diferentes tipos de sensores, o circuito de condicionamento
analógico deve ser programável. A programação deste estágio, normalmente realizado de forma digital,
deve proporcionar diferentes valores de ganhos e,
para sinais de terminação única, ajuste do nível cc, o
que impõe restrições de projeto, compromisso entre a
escolha adequada dos números de valores discretos
de programação, perda de resolução e possível perda
da faixa de medição.
O problema referente  programação digital foi apresentado em Catunda (2003), onde os procedimentos
propostos nesse artigo tornaram possível encontrar o
conjunto mínimo de valores de programação dentro
de uma faixa determinada, assegurando a faixa de
medição completa e mantendo a perda de resolução
da medição dentro dos limites aceitáveis.
Esta metodologia foi posteriormente aplicada em
Belfort (2008), em que um circuito de condicionamento programável a capacitores chaveados foi proposto empregando dois estágios de amplificação e

2 Conversor Analógico-Digital Multi-Rampa de
Tempo Contínuo
A arquitetura do conversor_analógico-digital integrador multi-rampa em tempo contínuo é mostrada
na Figura 1. O conceito desta arquitetura é que o sinal de entrada está sempre aplicado enquanto as tensões de referência +VR e VR são aplicadas em cada

4189

XVIII Congresso Brasileiro de Automática  12 a 16 Setembro 2010, Bonito-MS.

instante k, através das chaves P e N, durante um
intervalo de tempo fixo t, dependendo se a tensão
de saída do integrador for negativa ou positiva, respectivamente.
Para cada instante de tempo, as tensões de referência
são aplicadas e os contadores NP e NN (que são colocados em zero no começo da operação) são incrementados, respectivamente. A carga total acumulada
no capacitor de saída após N períodos é dada pela
soma das contribuições de carga da tensão de entrada
e das tensões de referência positiva e negativa, o que
resulta numa tensão de saída

NVi t N PVR t N NVR t


RI
RP
RN
VCo  
Co

Figura 2. Arquitetura do conversor_analógico-digital integral multi-rampa a capacitor_chaveado.

3.1 Descrição da operação do circuito
O circuito apresentado na Figura 2 opera com
duas fases de clock não sobrepostas,  e , que controla o fechamento e a abertura das chaves 1 e 2,
respectivamente. As chaves A e B são, também,
controladas pelas fases  e  se a tensão de saída do
circuito comparador for um nível lógico 1, caso
contrário, se o nível lógico na saída do comparador
for 0, as chaves A e B são controladas por  e
, respectivamente. Dessa forma, a operação do circuito em um instante de tempo k pode ser resumida
pela Tabela 1.

(1)

Tabela 1. Sequência de Operação.
Figura 1. Arquitetura do conversor_analógico-digital integral multi-rampa de tempo contínuo.

Considerando que a carga no capacitor de saída seja
zero no final da conversão, a relação entre o sinal de
entrada e o número das contagens positivas e negativas é dada por

N
N R
VI   N  P  I VR
 RN RP  N

k

k

QI

*

CIVI

0

QR

*

CRVR

0

0

Qo  k 1 

Qo  k 1   QI k   QR k 

1

Qo  k 1   QR k 

Qo  k 1   QI k   QR k 

QO

VCo

(2)

0

VCo  k 1 

1

VCo  k 1   VR

CR
Co

VCo  k 1   VI

CI
C
 VR R
Co
Co

VCo  k 1   VI

CI
C
 VR R
Co
Co

No início da conversão, o capacitor de saída é colocado em zero através da chave de RST, que permanece aberta durante todo o tempo da conversão. Na
fase , têm-se os contadores NP e NN inicialmente
zerados e o inicio de carregamento do capacitor CI.
Na fase , a tensão no capacitor de saída é igual ao
valor do sinal de entrada multiplicado pelo ganho
CICo, completando um ciclo. Na fase  do segundo
ciclo, se a tensão do capacitor de saída for maior que
a tensão na entrada inversora do comparador, a sequência de fechamento das chaves será, primeiramente, A, subtraindo a tensão do capacitor de saída
pelo produto da tensão de referência com o ganho
CRCo e depois B que descarregará CR. Caso contrário, se a tensão do capacitor de saída for menor
que a tensão na entrada inversora do comparador, a
sequência de fechamento das chaves será B e depois A, somando a tensão de referência, multiplicada pelo ganho CRCo, e a tensão do sinal de entrada, multiplicada pelo ganho CICo, ao capacitor de
saída. No final de cada ciclo, os contadores são in-

em que N  NP + NN é o número total de períodos
necessários para uma conversão analógico-digital
completa.
3

Vo

Arquitetura Proposta

A arquitetura proposta é baseada no conversor
analógico-digital integrador multi-rampa de tempo
contínuo, mas empregando a técnica de capacitores
chaveados no lugar de resistores conforme mostrado
na Figura 2. Essa arquitetura utiliza apenas uma tensão e um capacitor para implementar a transferência
de cargas positivas e cargas negativas da referência
no integrador. A operação de adição ou subtração de
cargas do integrador é realizada através da seleção
adequada da sequência de chaveamento, de acordo
com o resultado da tensão de saída do circuito comparador, conforme será explicado posteriormente.

4190

XVIII Congresso Brasileiro de Automática  12 a 16 Setembro 2010, Bonito-MS.

crementados ou decrementados de acordo com o nível lógico do comparador. O processo de conversão
descrito continua até atingir N ciclos, onde N  2r+1e
r é a resolução do conversor em bits.
Para esta arquitetura, a relação da tensão de entrada e
da contagem positiva e negativa pode ser encontrada
por

 N  N P  CR
VI   N
 C VR
N

 I

3.3 Faixa Dinâmica dos Valores de Programação
A fim de não modificar a faixa da tensão do capacitor de saída, um capacitor programável é escolhido de tal forma a substituir o capacitor CI fixo da
arquitetura mostrada na Figura 2, com seu valor mínimo igual a CR. O valor máximo de VI em (3) define
a faixa de entrada. Assim, o valor de CI pode ser determinado por

(3)

CI 

VR
CR
VI max

(8)

3.2 Faixa a tensão de saída do integrador
1

O circuito proposto é projetado para ser usado
com uma fonte de tensão simples. Dessa forma, a
tensão de saída do integrador não pode estar abaixo
de zero volt. Para evitar essa situação, a tensão de
saída mínima do integrador deve ser considerada, e
este caso acontecerá quando a tensão de entrada for
zero, uma vez que o sinal de entrada somente adiciona valores positivos  tensão de saída. Assim

VCo min  VR

CR
Co

0.9
0.8

VCoVR

0.7
0.6
0.5
0.4
0.3
0.2

(4)

0.1
0

0

0.1

0.2

0.3

0.4

0.5

0.6

0.7

0.8

0.9

1

VIVR

Para limitar a tensão de saída do integrador em um
valor mínimo igual a zero, com (4), pode-se determinar o valor da tensão de comparação como

VCP  VR

CR
Co

Figura 3. Faixa da tensão de saída do integrador versus tensão de
entrada, normalizados por VR

Pode-se observar em (8) que reduzindo a faixa dinâmica de entrada é equivalente a aplicar um ganho ao
sinal de entrada.
Na arquitetura proposta, foram escolhidos cinco valores de capacitância que, selecionadas digitalmente,
definem a faixa dinâmica do conversor. Na Figura 4
são mostrados os valores dos capacitores e faixa dinâmica máxima correspondente do conversor para
cada capacitância.

(5)

De um lado, a tensão de saída no integrador adquire
contribuições positivas do sinal de entrada e da tensão de referência. A tensão máxima de saída do integrador acontecerá para o valor máximo de tensão do
sinal de entrada, e se esse valor for igual  tensão de
referência, então será determinado por

VCo max  VCP  VR

CR
C
 VR I
Co
Co

3.4 Modos de Operação

(6)

A fim de proporcionar  arquitetura apresentada
na Figura 2, flexibilidade de medição quanto ao tipo
do sinal de entrada, outro ramo a capacitor_chaveado
foi adicionada na estrutura. Com esse novo ramo,
através de uma chave digital, os modos de operação
do conversor podem ser selecionados. Os modos de
operação adicionados são sinais de terminação única, sinais diferenciais, ajustes CC e calibração. Dessa
forma, incluindo as chaves, o conversor passa a apresentar a estrutura mostrada na Figura 5.

Assumindo que o valor mínimo de CI é igual ao valor
de CR e a tensão de saída máxima é também dada por
VR, então é possível determinar, a partir de (6), a relação entre Co e CR como

Co  3CR

(7)

A tensão máxima e mínima alcançadas na saída do
integrador, obtidas de simulações comportamentais,
estão apresentadas na Figura 3 para um conversor
analógico-digital de 10 bits de resolução como função da tensão de entrada, normalizada por VR, por Co
 3CR e CI  CR.

4191

XVIII Congresso Brasileiro de Automática  12 a 16 Setembro 2010, Bonito-MS.

Conversor 8 bits

300

tal das fases do conversor e a tensão de saída do integrador para um sinal de entrada de 1V, em função do
instante de operação k. A razão entre os capacitores é
dada por Co  3CR e CI  CR.
Na Figura 7 é mostrado o valor da saída digital (inteiro) em função do sinal de entrada para CI  8CR, onde se pode observar que a faixa dinâmica do sinal de
entrada é 0.32 V (18 de 2.56 V).

255

Saída Digital

200

150

Cin  20 pF
Cin  40 pF
Cin  80 pF
Cin  160 pF
Cin  320 pF

100

50

2.5

2
0
0 0.160.32

0.64

1.28

2.56

VCo (V)

Entrada Analógica

Figura 4. Faixa dinâmica de entrada do conversor para valores do
capacitor programável.

1.5

1

0.5

0

5

10

15

20

25

30

35

40

45

50

k
Figura 6. Tensão de saída do integrador para uma tensão de entrada de 1V, 8 bits de resolução em função do instante de operação k
(50 primeiros valores).
Conversor 8 bits

255

Figura 5. Arquitetura do conversor_analógico-digital integrador
multi-rampa a capacitor_chaveado como modos de operação selecionados digitalmente.

Para sinais diferenciais, a tensão VDC é ajustada para
o valor mínimo da faixa dinâmica do conversor a fim
de garantir que o valor mínimo negativo do sinal de
entrada diferencial seja correspondente ao valor zero
da faixa do conversor. Essa tensão será ajustada através de um conversor digital-analógico no circuito de
controle.

150

8

Saida Digital

Saida Digital

200

100

50

6
4
2
0

0

0.002 0.004 0.006 0.008 0.01

Entrada analógica

0
0

0.05

0.1

0.15

0.2

0.25

0.30.32

Entrada analógica

Figura 7. Valor digital de saída para CI  8CR em função do sinal
de entrada.

4 Resultados Simulados
Como segunda etapa do trabalho, a arquitetura proposta na Figura 5 foi simulada em ambiente SPICE,
com componentes analógicos e digitais próximos das
características reais, necessárias para o desenvolvimento em microestruturas de transistores. Os modelos utilizados para o amplificador operacional e para
o comparador de tensão correspondem, respectivamente, aos modelos do LM6132 e LM319 da National Semiconductor. O contador crescente-decrescente
e o registrador de deslocamento, empregados no circuito, foram os circuitos integrados CD4516 e o
CD74198. O registrador de deslocamento é responsável pela divisão por dois da contagem final. As
simulações em ambiente SPICE foram realizadas
para um sinal de entrada de 1 V e tensão de referên-

A partir da metodologia apresentada em Catunda
(2003) e para o circuito de condicionamento com um
estágio de amplificação apresentado em Belfort
(2008), os valores das razões de ajuste da faixa dinâmica são dadas como 1  1, 1.5, 2, 3, 4, 6, 8, 12,
16. Esses valores de ganho garantem uma perda de
resolução menor que 1 bit para um ganho desejado de
1 a 32. Esses valores também definem a razão entre
CI e CR conforme já mencionado. As simulações
comportamentais foram iniciadas através de simulações do algoritmo de controle dos capacitores chaveados a fim de analisar as contribuições de carga do
sinal de entrada e do sinal de referência. Para uma
tensão de referência com VR  2.56 V e resolução de
8 bits, é ilustrada na Figura 6 a análise comportamen4192

XVIII Congresso Brasileiro de Automática  12 a 16 Setembro 2010, Bonito-MS.

cia de 2,56 V. O capacitor programável foi ajustado
para CI  20 pF e freqência de clock equivalente a
1MHz.
Duas resoluções foram testadas para essas especificações, 4 e 5 bits. A comparação entre os valores da
tensão do capacitor de saída e dos valores simulados
pelo algoritmo em MATLAB foi realizada, obtendo
resultados satisfatórios no processo de conversão. Os
resultados do algoritmo são mostrados na Figura 8,
para uma resolução de 4bits, e na Figura 9, para uma
resolução de 5 bits. Os resultados simulados em ambiente SPICE são mostrados na Figura 10, para uma
resolução de 4bits, e na Figura 11, para uma resolução de 5 bits.

Conversor 4 bits

0.7
0.6

VCo (V)

0.5
0.4
0.3
0.2
0.1
0
0

10

20

0.7

0.5

VCo (V)

40

50

60

70

Figura 10. Simulação em SPICE do conversor com resolução de 4
bits.

0.6

Conversor 5 bits

0.7

0.4

0.6

0.3

0.5
VCo (V)

0.2
0.1
0
0

30
fases

Conversor 4 bits

10

20

30
40
fases

50

60

0.4
0.3

70

0.2

Figura 8. Simulação em MATLAB do conversor com resolução de
4 bits.

0.1
0
0

20

40

60

80

100

120

140

fases

Conversor 5 bits

Figura 11. Simulação em SPICE do conversor com resolução de 5
bits.

0,7
0,6

Quanto a amplitude do jitter, um capacitor de filtragem pode ser inserido na arquitetura entre os terminais do integrador, com valor mínimo igual  capacitância de saída e valor máximo de pelo menos 3 vezes o valor da capacitância de saída. Caso, esse capacitor seja necessário, dependendo do modelo do amplificador operacional utilizado, o instante de tempo
da chave RST deve ser considerado para não ocorrer
falhas de conversão.

VCo (V)

0,5
0,4
0,3
0,2
0,1
0
0

20

40

60
80
fases

100

120

140

5 Considerações finais
Neste trabalho foi proposta uma arquitetura de conversor_analógico-digital integral multi-rampa a capacitor_chaveado com faixa dinâmica de entrada programável. Os resultados das simulações comportamentais e das simulações dos macro-blocos em ambiente SPICE apresentaram o desempenho desta arquitetura, possibilitando seu desenvolvimento em microestruturas a transistor.

Figura 9. Simulação em MATLAB do conversor com resolução de
5 bits.

4193

XVIII Congresso Brasileiro de Automática  12 a 16 Setembro 2010, Bonito-MS.

Agradecimentos
Os autores agradecem a CAPES, CNPq e FAPEMA
pelo apoio financeiro que ajudou na conclusão desta
pesquisa.
Referências Bibliográficas
Belfort, D.R. Catunda, S.Y.C. Souza, F.R. Dantas,
J.P.M.  Freire, R.C.S. (2008). Programmable
Analog Signal Conditioning Circuit for
Integrated Systems. Instrumentation and
Measurement Technology Conference, IEEE
IMTC. Vol. 1, pp. 1848  1852.
Catunda, S.Y.C. Naviner, J.F. Deep, G.S.  Freire,
R.C.S. (2003). Designing a programmable
analog signal conditioning circuit without loss of
measurement range. Instrumentation and
Measurement, IEEE Transactions, Vol. 52, No.
5, pp. 1482  1487.
Goeke, W. (1989). 8.5-Digit Integrating Analog-toDigital Converter with 16-Bit, 100,000-Sampleper-Second Performance. HP Journal Vol. 40,
No. 2, pp. 815.

4194