m255
K4
z2
!s11e vcom 2020.1 2020.02, Feb 28 2020
13
!s112 1.1
!i10d 8192
!i10e 25
!i10f 100
cModel Technology
Z0 d/home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/LCD/simulation/modelsim
Econt_bin_lcd
Z1 w1608835984
Z2 DPx3 std 6 textio 0 22 zE1`LPoLg^DX3Oz^4Fj1K3
Z3 DPx4 ieee 14 std_logic_1164 0 22 cVAk:aDinOX8^VGI1ekP<3
!i122 0
R0
Z4 8/home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/LCD/cont_bin_lcd.vhd
Z5 F/home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/LCD/cont_bin_lcd.vhd
l0
L4 1
V3PXITS]bYzdJQD`a:OLin3
!s100 g5DB7]i;0iAXB`O_k>JMm3
Z6 OV;C;2020.1;71
31
Z7 !s110 1617482588
!i10b 1
Z8 !s108 1617482588.000000
Z9 !s90 -reportprogress|300|-93|-work|work|/home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/LCD/cont_bin_lcd.vhd|
Z10 !s107 /home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/LCD/cont_bin_lcd.vhd|
!i113 1
Z11 o-93 -work work
Z12 tExplicit 1 CvgOpt 0
Abehav
R2
R3
DEx4 work 12 cont_bin_lcd 0 22 3PXITS]bYzdJQD`a:OLin3
!i122 0
l21
L12 30
VP;5c__R8zf^6NkYF?TnJH1
!s100 BSDcz[SDkzkE;lTa^LO_X1
R6
31
R7
!i10b 1
R8
R9
R10
!i113 1
R11
R12
Efsm_lcd
Z13 w1616644686
R2
R3
!i122 1
R0
Z14 8/home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/LCD/FSM_LCD.vhd
Z15 F/home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/LCD/FSM_LCD.vhd
l0
L4 1
VUd<[``IZRHgBj8hf@gOVP3
!s100 d^oiN=jh>9PHS8eGJUzg]2
R6
31
R7
!i10b 1
R8
Z16 !s90 -reportprogress|300|-93|-work|work|/home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/LCD/FSM_LCD.vhd|
Z17 !s107 /home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/LCD/FSM_LCD.vhd|
!i113 1
R11
R12
Abehav
R2
R3
DEx4 work 7 fsm_lcd 0 22 Ud<[``IZRHgBj8hf@gOVP3
!i122 1
l39
L21 333
V_eSc]fggam`_m>8d<FBHY2
!s100 1zQo>GG[Lcg]HJCWaQnAc0
R6
31
R7
!i10b 1
R8
R16
R17
!i113 1
R11
R12
Elcd
Z18 w1616643380
R2
R3
!i122 2
R0
Z19 8/home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/LCD/LCD.vhd
Z20 F/home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/LCD/LCD.vhd
l0
L4 1
VWH0Nn@DQm5ZAmlP0jUnd@2
!s100 ;kRFVf`?7bn<c9>O==]?l3
R6
31
R7
!i10b 1
R8
Z21 !s90 -reportprogress|300|-93|-work|work|/home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/LCD/LCD.vhd|
Z22 !s107 /home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/LCD/LCD.vhd|
!i113 1
R11
R12
Abehav
R2
R3
DEx4 work 3 lcd 0 22 WH0Nn@DQm5ZAmlP0jUnd@2
!i122 2
l47
L18 36
V>S<K13kVAi?g@KT6=bTS;0
!s100 I4^EHi>m8MI=O4oNj:3P<1
R6
31
R7
!i10b 1
R8
R21
R22
!i113 1
R11
R12
Etb_lcd
Z23 w1617315000
R2
R3
!i122 3
R0
Z24 8/home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/LCD/tb_LCD.vhd
Z25 F/home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/LCD/tb_LCD.vhd
l0
L4 1
VllMD<<kO>Mf:zj:MS83RI1
!s100 IG>;U9[VfUnMK0McBY4;C0
R6
31
R7
!i10b 1
R8
Z26 !s90 -reportprogress|300|-93|-work|work|/home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/LCD/tb_LCD.vhd|
!s107 /home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/LCD/tb_LCD.vhd|
!i113 1
R11
R12
Abehav
R2
R3
DEx4 work 6 tb_lcd 0 22 llMD<<kO>Mf:zj:MS83RI1
!i122 3
l33
L7 53
VZ0HS?mCZjnMSQ5XjJDja@3
!s100 2LW32M<3[J1961LEg_Hii2
R6
31
R7
!i10b 1
R8
R26
Z27 !s107 /home/simon/Documentos/FACULTAD_linux/Sistemas Digitales Avanzados/Laboratorios/RS232-FPGA/LCD/tb_LCD.vhd|
!i113 1
R11
R12
