TimeQuest Timing Analyzer report for trabalhofinalcd
Mon Mar 27 15:17:28 2023
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'clk'
 27. Slow 1200mV 0C Model Hold: 'clk'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'clk'
 40. Fast 1200mV 0C Model Hold: 'clk'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Slow Corner Signal Integrity Metrics
 55. Fast Corner Signal Integrity Metrics
 56. Setup Transfers
 57. Hold Transfers
 58. Report TCCS
 59. Report RSKM
 60. Unconstrained Paths
 61. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; trabalhofinalcd                                    ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16U484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 6           ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-6         ; < 0.1%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 310.27 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -2.223 ; -228.646           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.361 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -155.000                         ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                           ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.223 ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst|inst2    ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2            ; clk          ; clk         ; 1.000        ; -0.425     ; 2.793      ;
; -2.132 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2             ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2          ; clk          ; clk         ; 1.000        ; -0.061     ; 3.066      ;
; -2.083 ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst8|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2           ; clk          ; clk         ; 1.000        ; -0.430     ; 2.648      ;
; -2.034 ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst9|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2           ; clk          ; clk         ; 1.000        ; -0.430     ; 2.599      ;
; -1.982 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 1.000        ; -0.060     ; 2.917      ;
; -1.963 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2          ; clk          ; clk         ; 1.000        ; -0.061     ; 2.897      ;
; -1.961 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2           ; clk          ; clk         ; 1.000        ; -0.061     ; 2.895      ;
; -1.956 ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst|inst2    ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2            ; clk          ; clk         ; 1.000        ; -0.058     ; 2.893      ;
; -1.955 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2           ; clk          ; clk         ; 1.000        ; -0.061     ; 2.889      ;
; -1.940 ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst10|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2          ; clk          ; clk         ; 1.000        ; -0.431     ; 2.504      ;
; -1.932 ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst|inst2   ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2            ; clk          ; clk         ; 1.000        ; -0.430     ; 2.497      ;
; -1.917 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2            ; clk          ; clk         ; 1.000        ; -0.061     ; 2.851      ;
; -1.902 ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst10|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2          ; clk          ; clk         ; 1.000        ; -0.061     ; 2.836      ;
; -1.899 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2             ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2           ; clk          ; clk         ; 1.000        ; -0.061     ; 2.833      ;
; -1.891 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst12|inst2 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.825      ;
; -1.888 ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst14|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2          ; clk          ; clk         ; 1.000        ; -0.069     ; 2.814      ;
; -1.885 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst|inst2    ; clk          ; clk         ; 1.000        ; 0.289      ; 3.169      ;
; -1.885 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst10|inst2  ; clk          ; clk         ; 1.000        ; 0.289      ; 3.169      ;
; -1.885 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst11|inst2  ; clk          ; clk         ; 1.000        ; 0.289      ; 3.169      ;
; -1.885 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst14|inst2  ; clk          ; clk         ; 1.000        ; 0.289      ; 3.169      ;
; -1.883 ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst8|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2           ; clk          ; clk         ; 1.000        ; -0.424     ; 2.454      ;
; -1.881 ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst14|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2          ; clk          ; clk         ; 1.000        ; -0.074     ; 2.802      ;
; -1.877 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst|inst2    ; clk          ; clk         ; 1.000        ; -0.061     ; 2.811      ;
; -1.877 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst8|inst2   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.811      ;
; -1.877 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst9|inst2   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.811      ;
; -1.877 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst10|inst2  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.811      ;
; -1.877 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst11|inst2  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.811      ;
; -1.877 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst12|inst2  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.811      ;
; -1.877 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst14|inst2  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.811      ;
; -1.873 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2           ; clk          ; clk         ; 1.000        ; -0.061     ; 2.807      ;
; -1.869 ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst8|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2           ; clk          ; clk         ; 1.000        ; -0.426     ; 2.438      ;
; -1.869 ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst10|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2          ; clk          ; clk         ; 1.000        ; -0.063     ; 2.801      ;
; -1.857 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 1.000        ; -0.060     ; 2.792      ;
; -1.848 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2            ; clk          ; clk         ; 1.000        ; -0.061     ; 2.782      ;
; -1.839 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst|inst2    ; clk          ; clk         ; 1.000        ; 0.262      ; 3.096      ;
; -1.839 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst8|inst2   ; clk          ; clk         ; 1.000        ; 0.262      ; 3.096      ;
; -1.839 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst9|inst2   ; clk          ; clk         ; 1.000        ; 0.262      ; 3.096      ;
; -1.839 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst10|inst2  ; clk          ; clk         ; 1.000        ; 0.262      ; 3.096      ;
; -1.839 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst11|inst2  ; clk          ; clk         ; 1.000        ; 0.262      ; 3.096      ;
; -1.839 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst12|inst2  ; clk          ; clk         ; 1.000        ; 0.262      ; 3.096      ;
; -1.839 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst13|inst2  ; clk          ; clk         ; 1.000        ; 0.262      ; 3.096      ;
; -1.839 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst14|inst2  ; clk          ; clk         ; 1.000        ; 0.262      ; 3.096      ;
; -1.818 ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst10|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2          ; clk          ; clk         ; 1.000        ; -0.062     ; 2.751      ;
; -1.813 ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst8|inst2   ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2           ; clk          ; clk         ; 1.000        ; -0.062     ; 2.746      ;
; -1.799 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst9|inst2   ; clk          ; clk         ; 1.000        ; 0.270      ; 3.064      ;
; -1.799 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst12|inst2  ; clk          ; clk         ; 1.000        ; 0.270      ; 3.064      ;
; -1.799 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst13|inst2  ; clk          ; clk         ; 1.000        ; 0.270      ; 3.064      ;
; -1.783 ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst11|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2          ; clk          ; clk         ; 1.000        ; -0.076     ; 2.702      ;
; -1.775 ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst9|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2           ; clk          ; clk         ; 1.000        ; -0.060     ; 2.710      ;
; -1.767 ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst9|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2           ; clk          ; clk         ; 1.000        ; -0.426     ; 2.336      ;
; -1.762 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst|inst2    ; clk          ; clk         ; 1.000        ; -0.064     ; 2.693      ;
; -1.762 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst8|inst2   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.693      ;
; -1.762 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst9|inst2   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.693      ;
; -1.762 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst11|inst2  ; clk          ; clk         ; 1.000        ; -0.064     ; 2.693      ;
; -1.762 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst12|inst2  ; clk          ; clk         ; 1.000        ; -0.064     ; 2.693      ;
; -1.762 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst13|inst2  ; clk          ; clk         ; 1.000        ; -0.064     ; 2.693      ;
; -1.761 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst12|inst2 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.695      ;
; -1.740 ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst13|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2          ; clk          ; clk         ; 1.000        ; -0.081     ; 2.654      ;
; -1.739 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst|inst2    ; clk          ; clk         ; 1.000        ; -0.060     ; 2.674      ;
; -1.739 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst10|inst2  ; clk          ; clk         ; 1.000        ; -0.060     ; 2.674      ;
; -1.739 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst14|inst2  ; clk          ; clk         ; 1.000        ; -0.060     ; 2.674      ;
; -1.739 ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst9|inst2   ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2           ; clk          ; clk         ; 1.000        ; -0.062     ; 2.672      ;
; -1.726 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2          ; clk          ; clk         ; 1.000        ; 0.288      ; 3.009      ;
; -1.725 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst8|inst2   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.660      ;
; -1.725 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst9|inst2   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.660      ;
; -1.725 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst10|inst2  ; clk          ; clk         ; 1.000        ; -0.060     ; 2.660      ;
; -1.725 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst11|inst2  ; clk          ; clk         ; 1.000        ; -0.060     ; 2.660      ;
; -1.725 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst12|inst2  ; clk          ; clk         ; 1.000        ; -0.060     ; 2.660      ;
; -1.725 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst13|inst2  ; clk          ; clk         ; 1.000        ; -0.060     ; 2.660      ;
; -1.725 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst14|inst2  ; clk          ; clk         ; 1.000        ; -0.060     ; 2.660      ;
; -1.722 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst|inst2   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.656      ;
; -1.722 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst8|inst2  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.656      ;
; -1.722 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst9|inst2  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.656      ;
; -1.722 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.656      ;
; -1.722 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.656      ;
; -1.722 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst12|inst2 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.656      ;
; -1.722 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.656      ;
; -1.722 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst14|inst2 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.656      ;
; -1.712 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst|inst2   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.645      ;
; -1.712 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst8|inst2  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.645      ;
; -1.712 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst9|inst2  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.645      ;
; -1.712 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 1.000        ; -0.062     ; 2.645      ;
; -1.712 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 1.000        ; -0.062     ; 2.645      ;
; -1.712 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst12|inst2 ; clk          ; clk         ; 1.000        ; -0.062     ; 2.645      ;
; -1.712 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 1.000        ; -0.062     ; 2.645      ;
; -1.712 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst14|inst2 ; clk          ; clk         ; 1.000        ; -0.062     ; 2.645      ;
; -1.711 ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst10|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2          ; clk          ; clk         ; 1.000        ; -0.398     ; 2.308      ;
; -1.708 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2             ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2          ; clk          ; clk         ; 1.000        ; 0.296      ; 2.999      ;
; -1.706 ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst8|inst2   ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2           ; clk          ; clk         ; 1.000        ; -0.061     ; 2.640      ;
; -1.695 ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst|inst2   ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2            ; clk          ; clk         ; 1.000        ; -0.060     ; 2.630      ;
; -1.693 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2          ; clk          ; clk         ; 1.000        ; 0.288      ; 2.976      ;
; -1.687 ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst10|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2          ; clk          ; clk         ; 1.000        ; -0.424     ; 2.258      ;
; -1.675 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst13|inst2  ; clk          ; clk         ; 1.000        ; 0.259      ; 2.929      ;
; -1.666 ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst13|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2          ; clk          ; clk         ; 1.000        ; -0.075     ; 2.586      ;
; -1.663 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst8|inst2   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.598      ;
; -1.663 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst9|inst2   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.598      ;
; -1.663 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst10|inst2  ; clk          ; clk         ; 1.000        ; -0.060     ; 2.598      ;
; -1.663 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst11|inst2  ; clk          ; clk         ; 1.000        ; -0.060     ; 2.598      ;
; -1.663 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst12|inst2  ; clk          ; clk         ; 1.000        ; -0.060     ; 2.598      ;
; -1.663 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst13|inst2  ; clk          ; clk         ; 1.000        ; -0.060     ; 2.598      ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                           ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.361 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst9|inst2  ; clk          ; clk         ; 0.000        ; 0.424      ; 0.942      ;
; 0.393 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst9|inst2  ; clk          ; clk         ; 0.000        ; 0.423      ; 0.973      ;
; 0.498 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst|inst2   ; clk          ; clk         ; 0.000        ; 0.424      ; 1.079      ;
; 0.498 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst8|inst2  ; clk          ; clk         ; 0.000        ; 0.427      ; 1.082      ;
; 0.528 ; REG_1BYTE:DATA_REG|REG_1BIT:inst12|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst|REG_1BIT:inst12|inst2   ; clk          ; clk         ; 0.000        ; 0.406      ; 1.091      ;
; 0.539 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst8|inst2   ; clk          ; clk         ; 0.000        ; 0.399      ; 1.095      ;
; 0.545 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 0.000        ; 0.432      ; 1.134      ;
; 0.548 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst|REG_1BIT:inst14|inst2   ; clk          ; clk         ; 0.000        ; 0.406      ; 1.111      ;
; 0.560 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.778      ;
; 0.560 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.778      ;
; 0.563 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst14|inst2 ; clk          ; clk         ; 0.000        ; 0.431      ; 1.151      ;
; 0.565 ; REG_1BYTE:DATA_REG|REG_1BIT:inst12|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst12|inst2 ; clk          ; clk         ; 0.000        ; 0.431      ; 1.153      ;
; 0.566 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst|REG_1BIT:inst8|inst2    ; clk          ; clk         ; 0.000        ; 0.406      ; 1.129      ;
; 0.572 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 0.000        ; 0.427      ; 1.156      ;
; 0.574 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst|inst2    ; clk          ; clk         ; 0.000        ; 0.397      ; 1.128      ;
; 0.574 ; REG_1BYTE:DATA_REG|REG_1BIT:inst12|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst12|inst2 ; clk          ; clk         ; 0.000        ; 0.427      ; 1.158      ;
; 0.576 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst|REG_1BIT:inst11|inst2   ; clk          ; clk         ; 0.000        ; 0.401      ; 1.134      ;
; 0.577 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.795      ;
; 0.580 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.798      ;
; 0.583 ; REG_1BYTE:DATA_REG|REG_1BIT:inst12|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst12|inst2 ; clk          ; clk         ; 0.000        ; 0.432      ; 1.172      ;
; 0.588 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst14|inst2 ; clk          ; clk         ; 0.000        ; 0.427      ; 1.172      ;
; 0.590 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst14|inst2 ; clk          ; clk         ; 0.000        ; 0.401      ; 1.148      ;
; 0.597 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 0.000        ; 0.431      ; 1.185      ;
; 0.606 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2          ; clk          ; clk         ; 0.000        ; 0.425      ; 1.188      ;
; 0.619 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2             ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.837      ;
; 0.620 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst14|inst2  ; clk          ; clk         ; 0.000        ; 0.432      ; 1.209      ;
; 0.622 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2          ; clk          ; clk         ; 0.000        ; 0.061      ; 0.840      ;
; 0.633 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst8|inst2  ; clk          ; clk         ; 0.000        ; 0.427      ; 1.217      ;
; 0.644 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2             ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2          ; clk          ; clk         ; 0.000        ; 0.425      ; 1.226      ;
; 0.665 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst|inst2   ; clk          ; clk         ; 0.000        ; 0.422      ; 1.244      ;
; 0.672 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst11|inst2  ; clk          ; clk         ; 0.000        ; 0.426      ; 1.255      ;
; 0.674 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2          ; clk          ; clk         ; 0.000        ; 0.433      ; 1.264      ;
; 0.680 ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst11|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2          ; clk          ; clk         ; 0.000        ; 0.425      ; 1.262      ;
; 0.690 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst|inst2    ; clk          ; clk         ; 0.000        ; 0.423      ; 1.270      ;
; 0.692 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 0.000        ; 0.427      ; 1.276      ;
; 0.698 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst8|inst2  ; clk          ; clk         ; 0.000        ; 0.435      ; 1.290      ;
; 0.707 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 0.000        ; 0.431      ; 1.295      ;
; 0.724 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst14|inst2 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.942      ;
; 0.729 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst9|inst2   ; clk          ; clk         ; 0.000        ; 0.060      ; 0.946      ;
; 0.734 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 0.000        ; 0.401      ; 1.292      ;
; 0.742 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2          ; clk          ; clk         ; 0.000        ; 0.433      ; 1.332      ;
; 0.750 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst|inst2   ; clk          ; clk         ; 0.000        ; 0.429      ; 1.336      ;
; 0.751 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.969      ;
; 0.757 ; REG_1BYTE:DATA_REG|REG_1BIT:inst12|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst12|inst2 ; clk          ; clk         ; 0.000        ; 0.435      ; 1.349      ;
; 0.777 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 0.000        ; 0.432      ; 1.366      ;
; 0.782 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                ; MEM_16ADD:inst|REG_1BYTE:inst|REG_1BIT:inst|inst2     ; clk          ; clk         ; 0.000        ; 0.398      ; 1.337      ;
; 0.793 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst10|inst2  ; clk          ; clk         ; 0.000        ; 0.426      ; 1.376      ;
; 0.803 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst|inst2    ; clk          ; clk         ; 0.000        ; 0.396      ; 1.356      ;
; 0.808 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst|REG_1BIT:inst10|inst2   ; clk          ; clk         ; 0.000        ; 0.401      ; 1.366      ;
; 0.808 ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst13|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2          ; clk          ; clk         ; 0.000        ; 0.428      ; 1.393      ;
; 0.809 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst14|inst2  ; clk          ; clk         ; 0.000        ; 0.399      ; 1.365      ;
; 0.811 ; REG_1BYTE:DATA_REG|REG_1BIT:inst12|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst12|inst2  ; clk          ; clk         ; 0.000        ; 0.399      ; 1.367      ;
; 0.822 ; REG_1BYTE:DATA_REG|REG_1BIT:inst12|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst12|inst2  ; clk          ; clk         ; 0.000        ; 0.407      ; 1.386      ;
; 0.825 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst11|inst2  ; clk          ; clk         ; 0.000        ; 0.399      ; 1.381      ;
; 0.831 ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst12|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2          ; clk          ; clk         ; 0.000        ; 0.434      ; 1.422      ;
; 0.833 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst13|inst2  ; clk          ; clk         ; 0.000        ; 0.399      ; 1.389      ;
; 0.839 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst8|inst2   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.058      ;
; 0.842 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst|REG_1BIT:inst9|inst2    ; clk          ; clk         ; 0.000        ; 0.403      ; 1.402      ;
; 0.848 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst|inst2   ; clk          ; clk         ; 0.000        ; 0.428      ; 1.433      ;
; 0.849 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst9|inst2  ; clk          ; clk         ; 0.000        ; 0.432      ; 1.438      ;
; 0.849 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 0.000        ; 0.435      ; 1.441      ;
; 0.854 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst8|inst2   ; clk          ; clk         ; 0.000        ; 0.063      ; 1.074      ;
; 0.854 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 0.000        ; 0.425      ; 1.436      ;
; 0.862 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst8|inst2   ; clk          ; clk         ; 0.000        ; 0.405      ; 1.424      ;
; 0.863 ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst13|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2          ; clk          ; clk         ; 0.000        ; 0.425      ; 1.445      ;
; 0.869 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst14|inst2 ; clk          ; clk         ; 0.000        ; 0.435      ; 1.461      ;
; 0.874 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 0.000        ; 0.435      ; 1.466      ;
; 0.878 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst9|inst2   ; clk          ; clk         ; 0.000        ; 0.060      ; 1.095      ;
; 0.878 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst13|inst2  ; clk          ; clk         ; 0.000        ; 0.407      ; 1.442      ;
; 0.882 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst9|inst2   ; clk          ; clk         ; 0.000        ; 0.404      ; 1.443      ;
; 0.883 ; REG_1BYTE:DATA_REG|REG_1BIT:inst12|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst12|inst2 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.101      ;
; 0.883 ; REG_1BYTE:DATA_REG|REG_1BIT:inst12|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst12|inst2 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.101      ;
; 0.884 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2             ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2            ; clk          ; clk         ; 0.000        ; 0.061      ; 1.102      ;
; 0.886 ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst11|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2          ; clk          ; clk         ; 0.000        ; 0.424      ; 1.467      ;
; 0.888 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst14|inst2 ; clk          ; clk         ; 0.000        ; 0.425      ; 1.470      ;
; 0.889 ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst14|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2          ; clk          ; clk         ; 0.000        ; 0.078      ; 1.124      ;
; 0.898 ; MEM_16ADD:inst|REG_1BYTE:inst|REG_1BIT:inst14|inst2   ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2          ; clk          ; clk         ; 0.000        ; 0.102      ; 1.157      ;
; 0.910 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2           ; clk          ; clk         ; 0.000        ; 0.061      ; 1.128      ;
; 0.911 ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst12|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2          ; clk          ; clk         ; 0.000        ; 0.436      ; 1.504      ;
; 0.912 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst|inst2    ; clk          ; clk         ; 0.000        ; 0.060      ; 1.129      ;
; 0.919 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 0.000        ; 0.432      ; 1.508      ;
; 0.921 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2             ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2          ; clk          ; clk         ; 0.000        ; 0.425      ; 1.503      ;
; 0.927 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2           ; clk          ; clk         ; 0.000        ; 0.061      ; 1.145      ;
; 0.928 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst8|inst2  ; clk          ; clk         ; 0.000        ; 0.431      ; 1.516      ;
; 0.939 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst14|inst2 ; clk          ; clk         ; 0.000        ; 0.432      ; 1.528      ;
; 0.941 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst8|inst2  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.159      ;
; 0.942 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst10|inst2  ; clk          ; clk         ; 0.000        ; 0.432      ; 1.531      ;
; 0.944 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst8|inst2  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.162      ;
; 0.952 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst|REG_1BIT:inst13|inst2   ; clk          ; clk         ; 0.000        ; 0.401      ; 1.510      ;
; 0.961 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2          ; clk          ; clk         ; 0.000        ; 0.433      ; 1.551      ;
; 0.962 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst9|inst2  ; clk          ; clk         ; 0.000        ; 0.428      ; 1.547      ;
; 0.979 ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst12|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2          ; clk          ; clk         ; 0.000        ; 0.078      ; 1.214      ;
; 0.981 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst|inst2   ; clk          ; clk         ; 0.000        ; 0.432      ; 1.570      ;
; 0.990 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst8|inst2  ; clk          ; clk         ; 0.000        ; 0.425      ; 1.572      ;
; 0.991 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst14|inst2  ; clk          ; clk         ; 0.000        ; 0.426      ; 1.574      ;
; 0.997 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst9|inst2   ; clk          ; clk         ; 0.000        ; 0.056      ; 1.210      ;
; 1.003 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst|inst2    ; clk          ; clk         ; 0.000        ; 0.056      ; 1.216      ;
; 1.004 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2          ; clk          ; clk         ; 0.000        ; 0.061      ; 1.222      ;
; 1.005 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst13|inst2  ; clk          ; clk         ; 0.000        ; 0.396      ; 1.558      ;
; 1.008 ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst|inst2    ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2            ; clk          ; clk         ; 0.000        ; 0.060      ; 1.225      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                 ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst10|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst11|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst12|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst13|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst14|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst8|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst9|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst10|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst11|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst12|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst13|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst14|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst8|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst9|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst10|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst11|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst12|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst13|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst14|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst8|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst9|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst10|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst11|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst12|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst13|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst14|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst8|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst9|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst10|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst11|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst12|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst13|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst14|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst8|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst9|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst10|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst11|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst12|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst13|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst14|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst8|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst9|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst10|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst11|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst12|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst13|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst14|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst8|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst9|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst10|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst11|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst12|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst13|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst14|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst8|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst9|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst10|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst11|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst12|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst13|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst14|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst8|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst9|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst|inst2    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst10|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst11|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst12|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst13|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst14|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst8|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst9|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst|inst2    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst10|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst11|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst12|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst13|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst14|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst8|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst9|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst|inst2    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst10|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst11|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst12|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst13|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst14|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst8|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst9|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst|inst2    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst10|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst11|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst12|inst2  ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; address[*]      ; clk        ; 2.035 ; 2.463 ; Rise       ; clk             ;
;  address[0]     ; clk        ; 1.968 ; 2.402 ; Rise       ; clk             ;
;  address[1]     ; clk        ; 2.028 ; 2.448 ; Rise       ; clk             ;
;  address[2]     ; clk        ; 1.878 ; 2.287 ; Rise       ; clk             ;
;  address[3]     ; clk        ; 1.985 ; 2.444 ; Rise       ; clk             ;
;  address[4]     ; clk        ; 1.838 ; 2.226 ; Rise       ; clk             ;
;  address[5]     ; clk        ; 1.933 ; 2.374 ; Rise       ; clk             ;
;  address[6]     ; clk        ; 2.035 ; 2.463 ; Rise       ; clk             ;
;  address[7]     ; clk        ; 1.986 ; 2.458 ; Rise       ; clk             ;
; confirm_address ; clk        ; 2.279 ; 2.644 ; Rise       ; clk             ;
; confirm_data    ; clk        ; 1.820 ; 2.235 ; Rise       ; clk             ;
; data[*]         ; clk        ; 1.733 ; 2.165 ; Rise       ; clk             ;
;  data[0]        ; clk        ; 1.652 ; 2.075 ; Rise       ; clk             ;
;  data[1]        ; clk        ; 1.725 ; 2.165 ; Rise       ; clk             ;
;  data[2]        ; clk        ; 1.392 ; 1.823 ; Rise       ; clk             ;
;  data[3]        ; clk        ; 1.696 ; 2.136 ; Rise       ; clk             ;
;  data[4]        ; clk        ; 1.085 ; 1.495 ; Rise       ; clk             ;
;  data[5]        ; clk        ; 1.349 ; 1.775 ; Rise       ; clk             ;
;  data[6]        ; clk        ; 1.100 ; 1.509 ; Rise       ; clk             ;
;  data[7]        ; clk        ; 1.733 ; 2.160 ; Rise       ; clk             ;
; read            ; clk        ; 2.263 ; 2.669 ; Rise       ; clk             ;
; write           ; clk        ; 3.406 ; 3.805 ; Rise       ; clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Hold Times                                                                    ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; address[*]      ; clk        ; -1.459 ; -1.826 ; Rise       ; clk             ;
;  address[0]     ; clk        ; -1.595 ; -2.017 ; Rise       ; clk             ;
;  address[1]     ; clk        ; -1.652 ; -2.060 ; Rise       ; clk             ;
;  address[2]     ; clk        ; -1.497 ; -1.885 ; Rise       ; clk             ;
;  address[3]     ; clk        ; -1.610 ; -2.056 ; Rise       ; clk             ;
;  address[4]     ; clk        ; -1.459 ; -1.826 ; Rise       ; clk             ;
;  address[5]     ; clk        ; -1.560 ; -1.989 ; Rise       ; clk             ;
;  address[6]     ; clk        ; -1.659 ; -2.075 ; Rise       ; clk             ;
;  address[7]     ; clk        ; -1.607 ; -2.067 ; Rise       ; clk             ;
; confirm_address ; clk        ; -2.002 ; -2.356 ; Rise       ; clk             ;
; confirm_data    ; clk        ; -1.553 ; -1.929 ; Rise       ; clk             ;
; data[*]         ; clk        ; -0.734 ; -1.123 ; Rise       ; clk             ;
;  data[0]        ; clk        ; -1.280 ; -1.680 ; Rise       ; clk             ;
;  data[1]        ; clk        ; -1.348 ; -1.765 ; Rise       ; clk             ;
;  data[2]        ; clk        ; -1.030 ; -1.438 ; Rise       ; clk             ;
;  data[3]        ; clk        ; -1.322 ; -1.739 ; Rise       ; clk             ;
;  data[4]        ; clk        ; -0.734 ; -1.123 ; Rise       ; clk             ;
;  data[5]        ; clk        ; -0.989 ; -1.393 ; Rise       ; clk             ;
;  data[6]        ; clk        ; -0.749 ; -1.136 ; Rise       ; clk             ;
;  data[7]        ; clk        ; -1.368 ; -1.784 ; Rise       ; clk             ;
; read            ; clk        ; -1.384 ; -1.764 ; Rise       ; clk             ;
; write           ; clk        ; -1.852 ; -2.261 ; Rise       ; clk             ;
+-----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; address_reg_out[*]  ; clk        ; 6.296 ; 6.301 ; Rise       ; clk             ;
;  address_reg_out[0] ; clk        ; 5.715 ; 5.778 ; Rise       ; clk             ;
;  address_reg_out[1] ; clk        ; 5.885 ; 5.905 ; Rise       ; clk             ;
;  address_reg_out[2] ; clk        ; 5.611 ; 5.628 ; Rise       ; clk             ;
;  address_reg_out[3] ; clk        ; 5.706 ; 5.738 ; Rise       ; clk             ;
;  address_reg_out[4] ; clk        ; 5.950 ; 5.975 ; Rise       ; clk             ;
;  address_reg_out[5] ; clk        ; 5.896 ; 5.911 ; Rise       ; clk             ;
;  address_reg_out[6] ; clk        ; 6.296 ; 6.301 ; Rise       ; clk             ;
;  address_reg_out[7] ; clk        ; 5.642 ; 5.655 ; Rise       ; clk             ;
; data_out[*]         ; clk        ; 6.278 ; 6.321 ; Rise       ; clk             ;
;  data_out[0]        ; clk        ; 5.641 ; 5.666 ; Rise       ; clk             ;
;  data_out[1]        ; clk        ; 5.577 ; 5.618 ; Rise       ; clk             ;
;  data_out[2]        ; clk        ; 5.915 ; 5.987 ; Rise       ; clk             ;
;  data_out[3]        ; clk        ; 5.600 ; 5.642 ; Rise       ; clk             ;
;  data_out[4]        ; clk        ; 6.160 ; 6.187 ; Rise       ; clk             ;
;  data_out[5]        ; clk        ; 6.278 ; 6.321 ; Rise       ; clk             ;
;  data_out[6]        ; clk        ; 6.087 ; 6.078 ; Rise       ; clk             ;
;  data_out[7]        ; clk        ; 5.730 ; 5.747 ; Rise       ; clk             ;
; data_reg_out[*]     ; clk        ; 6.658 ; 6.791 ; Rise       ; clk             ;
;  data_reg_out[0]    ; clk        ; 5.444 ; 5.502 ; Rise       ; clk             ;
;  data_reg_out[1]    ; clk        ; 5.453 ; 5.477 ; Rise       ; clk             ;
;  data_reg_out[2]    ; clk        ; 5.856 ; 5.880 ; Rise       ; clk             ;
;  data_reg_out[3]    ; clk        ; 5.435 ; 5.490 ; Rise       ; clk             ;
;  data_reg_out[4]    ; clk        ; 5.885 ; 5.901 ; Rise       ; clk             ;
;  data_reg_out[5]    ; clk        ; 5.899 ; 5.947 ; Rise       ; clk             ;
;  data_reg_out[6]    ; clk        ; 6.658 ; 6.791 ; Rise       ; clk             ;
;  data_reg_out[7]    ; clk        ; 5.185 ; 5.219 ; Rise       ; clk             ;
; morte[*]            ; clk        ; 8.778 ; 8.749 ; Rise       ; clk             ;
;  morte[0]           ; clk        ; 8.778 ; 8.749 ; Rise       ; clk             ;
;  morte[1]           ; clk        ; 8.630 ; 8.620 ; Rise       ; clk             ;
;  morte[2]           ; clk        ; 8.480 ; 8.584 ; Rise       ; clk             ;
;  morte[3]           ; clk        ; 8.559 ; 8.519 ; Rise       ; clk             ;
;  morte[4]           ; clk        ; 8.646 ; 8.613 ; Rise       ; clk             ;
;  morte[5]           ; clk        ; 8.607 ; 8.603 ; Rise       ; clk             ;
;  morte[6]           ; clk        ; 8.302 ; 8.311 ; Rise       ; clk             ;
;  morte[7]           ; clk        ; 8.448 ; 8.442 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; address_reg_out[*]  ; clk        ; 5.493 ; 5.508 ; Rise       ; clk             ;
;  address_reg_out[0] ; clk        ; 5.595 ; 5.655 ; Rise       ; clk             ;
;  address_reg_out[1] ; clk        ; 5.759 ; 5.778 ; Rise       ; clk             ;
;  address_reg_out[2] ; clk        ; 5.493 ; 5.508 ; Rise       ; clk             ;
;  address_reg_out[3] ; clk        ; 5.587 ; 5.617 ; Rise       ; clk             ;
;  address_reg_out[4] ; clk        ; 5.821 ; 5.845 ; Rise       ; clk             ;
;  address_reg_out[5] ; clk        ; 5.769 ; 5.783 ; Rise       ; clk             ;
;  address_reg_out[6] ; clk        ; 6.154 ; 6.158 ; Rise       ; clk             ;
;  address_reg_out[7] ; clk        ; 5.525 ; 5.537 ; Rise       ; clk             ;
; data_out[*]         ; clk        ; 5.463 ; 5.502 ; Rise       ; clk             ;
;  data_out[0]        ; clk        ; 5.524 ; 5.548 ; Rise       ; clk             ;
;  data_out[1]        ; clk        ; 5.463 ; 5.502 ; Rise       ; clk             ;
;  data_out[2]        ; clk        ; 5.787 ; 5.856 ; Rise       ; clk             ;
;  data_out[3]        ; clk        ; 5.485 ; 5.525 ; Rise       ; clk             ;
;  data_out[4]        ; clk        ; 6.018 ; 6.041 ; Rise       ; clk             ;
;  data_out[5]        ; clk        ; 6.136 ; 6.177 ; Rise       ; clk             ;
;  data_out[6]        ; clk        ; 5.949 ; 5.939 ; Rise       ; clk             ;
;  data_out[7]        ; clk        ; 5.610 ; 5.625 ; Rise       ; clk             ;
; data_reg_out[*]     ; clk        ; 5.086 ; 5.118 ; Rise       ; clk             ;
;  data_reg_out[0]    ; clk        ; 5.336 ; 5.390 ; Rise       ; clk             ;
;  data_reg_out[1]    ; clk        ; 5.343 ; 5.366 ; Rise       ; clk             ;
;  data_reg_out[2]    ; clk        ; 5.731 ; 5.754 ; Rise       ; clk             ;
;  data_reg_out[3]    ; clk        ; 5.325 ; 5.378 ; Rise       ; clk             ;
;  data_reg_out[4]    ; clk        ; 5.757 ; 5.773 ; Rise       ; clk             ;
;  data_reg_out[5]    ; clk        ; 5.772 ; 5.816 ; Rise       ; clk             ;
;  data_reg_out[6]    ; clk        ; 6.548 ; 6.680 ; Rise       ; clk             ;
;  data_reg_out[7]    ; clk        ; 5.086 ; 5.118 ; Rise       ; clk             ;
; morte[*]            ; clk        ; 6.252 ; 6.253 ; Rise       ; clk             ;
;  morte[0]           ; clk        ; 6.614 ; 6.593 ; Rise       ; clk             ;
;  morte[1]           ; clk        ; 6.640 ; 6.630 ; Rise       ; clk             ;
;  morte[2]           ; clk        ; 6.338 ; 6.351 ; Rise       ; clk             ;
;  morte[3]           ; clk        ; 6.252 ; 6.253 ; Rise       ; clk             ;
;  morte[4]           ; clk        ; 6.662 ; 6.637 ; Rise       ; clk             ;
;  morte[5]           ; clk        ; 6.764 ; 6.788 ; Rise       ; clk             ;
;  morte[6]           ; clk        ; 6.425 ; 6.494 ; Rise       ; clk             ;
;  morte[7]           ; clk        ; 6.524 ; 6.506 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 343.05 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.915 ; -193.046          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.341 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -155.000                        ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                            ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.915 ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst|inst2    ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2            ; clk          ; clk         ; 1.000        ; -0.386     ; 2.524      ;
; -1.791 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2             ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2          ; clk          ; clk         ; 1.000        ; -0.054     ; 2.732      ;
; -1.779 ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst8|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2           ; clk          ; clk         ; 1.000        ; -0.389     ; 2.385      ;
; -1.703 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 1.000        ; -0.053     ; 2.645      ;
; -1.699 ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst9|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2           ; clk          ; clk         ; 1.000        ; -0.389     ; 2.305      ;
; -1.679 ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst|inst2    ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2            ; clk          ; clk         ; 1.000        ; -0.051     ; 2.623      ;
; -1.662 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2            ; clk          ; clk         ; 1.000        ; -0.054     ; 2.603      ;
; -1.656 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2           ; clk          ; clk         ; 1.000        ; -0.054     ; 2.597      ;
; -1.653 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2           ; clk          ; clk         ; 1.000        ; -0.054     ; 2.594      ;
; -1.638 ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst10|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2          ; clk          ; clk         ; 1.000        ; -0.390     ; 2.243      ;
; -1.631 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2          ; clk          ; clk         ; 1.000        ; -0.054     ; 2.572      ;
; -1.623 ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst8|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2           ; clk          ; clk         ; 1.000        ; -0.385     ; 2.233      ;
; -1.620 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst|inst2    ; clk          ; clk         ; 1.000        ; -0.054     ; 2.561      ;
; -1.620 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst8|inst2   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.561      ;
; -1.620 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst9|inst2   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.561      ;
; -1.620 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst10|inst2  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.561      ;
; -1.620 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst11|inst2  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.561      ;
; -1.620 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst12|inst2  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.561      ;
; -1.620 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst14|inst2  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.561      ;
; -1.617 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2             ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2           ; clk          ; clk         ; 1.000        ; -0.054     ; 2.558      ;
; -1.614 ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst|inst2   ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2            ; clk          ; clk         ; 1.000        ; -0.389     ; 2.220      ;
; -1.597 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst12|inst2 ; clk          ; clk         ; 1.000        ; -0.054     ; 2.538      ;
; -1.597 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 1.000        ; -0.053     ; 2.539      ;
; -1.596 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst|inst2    ; clk          ; clk         ; 1.000        ; 0.239      ; 2.830      ;
; -1.596 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst8|inst2   ; clk          ; clk         ; 1.000        ; 0.239      ; 2.830      ;
; -1.596 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst9|inst2   ; clk          ; clk         ; 1.000        ; 0.239      ; 2.830      ;
; -1.596 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst10|inst2  ; clk          ; clk         ; 1.000        ; 0.239      ; 2.830      ;
; -1.596 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst11|inst2  ; clk          ; clk         ; 1.000        ; 0.239      ; 2.830      ;
; -1.596 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst12|inst2  ; clk          ; clk         ; 1.000        ; 0.239      ; 2.830      ;
; -1.596 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst13|inst2  ; clk          ; clk         ; 1.000        ; 0.239      ; 2.830      ;
; -1.596 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst14|inst2  ; clk          ; clk         ; 1.000        ; 0.239      ; 2.830      ;
; -1.596 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2            ; clk          ; clk         ; 1.000        ; -0.054     ; 2.537      ;
; -1.593 ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst14|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2          ; clk          ; clk         ; 1.000        ; -0.066     ; 2.522      ;
; -1.586 ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst14|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2          ; clk          ; clk         ; 1.000        ; -0.063     ; 2.518      ;
; -1.584 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst|inst2    ; clk          ; clk         ; 1.000        ; 0.264      ; 2.843      ;
; -1.584 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst10|inst2  ; clk          ; clk         ; 1.000        ; 0.264      ; 2.843      ;
; -1.584 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst11|inst2  ; clk          ; clk         ; 1.000        ; 0.264      ; 2.843      ;
; -1.584 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst14|inst2  ; clk          ; clk         ; 1.000        ; 0.264      ; 2.843      ;
; -1.578 ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst10|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2          ; clk          ; clk         ; 1.000        ; -0.054     ; 2.519      ;
; -1.578 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2           ; clk          ; clk         ; 1.000        ; -0.054     ; 2.519      ;
; -1.575 ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst8|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2           ; clk          ; clk         ; 1.000        ; -0.387     ; 2.183      ;
; -1.562 ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst10|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2          ; clk          ; clk         ; 1.000        ; -0.055     ; 2.502      ;
; -1.525 ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst9|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2           ; clk          ; clk         ; 1.000        ; -0.053     ; 2.467      ;
; -1.513 ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst10|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2          ; clk          ; clk         ; 1.000        ; -0.055     ; 2.453      ;
; -1.507 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst9|inst2   ; clk          ; clk         ; 1.000        ; 0.246      ; 2.748      ;
; -1.507 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst12|inst2  ; clk          ; clk         ; 1.000        ; 0.246      ; 2.748      ;
; -1.507 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst13|inst2  ; clk          ; clk         ; 1.000        ; 0.246      ; 2.748      ;
; -1.498 ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst8|inst2   ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2           ; clk          ; clk         ; 1.000        ; -0.055     ; 2.438      ;
; -1.491 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst|inst2    ; clk          ; clk         ; 1.000        ; -0.058     ; 2.428      ;
; -1.491 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst8|inst2   ; clk          ; clk         ; 1.000        ; -0.058     ; 2.428      ;
; -1.491 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst9|inst2   ; clk          ; clk         ; 1.000        ; -0.058     ; 2.428      ;
; -1.491 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst11|inst2  ; clk          ; clk         ; 1.000        ; -0.058     ; 2.428      ;
; -1.491 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst12|inst2  ; clk          ; clk         ; 1.000        ; -0.058     ; 2.428      ;
; -1.491 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst13|inst2  ; clk          ; clk         ; 1.000        ; -0.058     ; 2.428      ;
; -1.486 ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst9|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2           ; clk          ; clk         ; 1.000        ; -0.387     ; 2.094      ;
; -1.483 ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst11|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2          ; clk          ; clk         ; 1.000        ; -0.069     ; 2.409      ;
; -1.474 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst12|inst2 ; clk          ; clk         ; 1.000        ; -0.054     ; 2.415      ;
; -1.473 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst8|inst2   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.414      ;
; -1.473 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst9|inst2   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.414      ;
; -1.473 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst10|inst2  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.414      ;
; -1.473 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst11|inst2  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.414      ;
; -1.473 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst12|inst2  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.414      ;
; -1.473 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst13|inst2  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.414      ;
; -1.473 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst14|inst2  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.414      ;
; -1.461 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst|inst2    ; clk          ; clk         ; 1.000        ; -0.053     ; 2.403      ;
; -1.461 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst10|inst2  ; clk          ; clk         ; 1.000        ; -0.053     ; 2.403      ;
; -1.461 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst14|inst2  ; clk          ; clk         ; 1.000        ; -0.053     ; 2.403      ;
; -1.450 ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst13|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2          ; clk          ; clk         ; 1.000        ; -0.072     ; 2.373      ;
; -1.448 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2          ; clk          ; clk         ; 1.000        ; 0.263      ; 2.706      ;
; -1.446 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2             ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2          ; clk          ; clk         ; 1.000        ; 0.270      ; 2.711      ;
; -1.443 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst|inst2   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.383      ;
; -1.443 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst8|inst2  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.383      ;
; -1.443 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst9|inst2  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.383      ;
; -1.443 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 1.000        ; -0.055     ; 2.383      ;
; -1.443 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 1.000        ; -0.055     ; 2.383      ;
; -1.443 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst12|inst2 ; clk          ; clk         ; 1.000        ; -0.055     ; 2.383      ;
; -1.443 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 1.000        ; -0.055     ; 2.383      ;
; -1.443 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst14|inst2 ; clk          ; clk         ; 1.000        ; -0.055     ; 2.383      ;
; -1.442 ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst9|inst2   ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2           ; clk          ; clk         ; 1.000        ; -0.054     ; 2.383      ;
; -1.440 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst|inst2   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.380      ;
; -1.440 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst8|inst2  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.380      ;
; -1.440 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst9|inst2  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.380      ;
; -1.440 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 1.000        ; -0.055     ; 2.380      ;
; -1.440 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 1.000        ; -0.055     ; 2.380      ;
; -1.440 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst12|inst2 ; clk          ; clk         ; 1.000        ; -0.055     ; 2.380      ;
; -1.440 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 1.000        ; -0.055     ; 2.380      ;
; -1.440 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst14|inst2 ; clk          ; clk         ; 1.000        ; -0.055     ; 2.380      ;
; -1.438 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst13|inst2  ; clk          ; clk         ; 1.000        ; 0.236      ; 2.669      ;
; -1.426 ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst10|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2          ; clk          ; clk         ; 1.000        ; -0.360     ; 2.061      ;
; -1.418 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2          ; clk          ; clk         ; 1.000        ; 0.263      ; 2.676      ;
; -1.417 ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst8|inst2   ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2           ; clk          ; clk         ; 1.000        ; -0.054     ; 2.358      ;
; -1.416 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst|inst2   ; clk          ; clk         ; 1.000        ; 0.268      ; 2.679      ;
; -1.416 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst8|inst2  ; clk          ; clk         ; 1.000        ; 0.268      ; 2.679      ;
; -1.416 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst9|inst2  ; clk          ; clk         ; 1.000        ; 0.268      ; 2.679      ;
; -1.416 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 1.000        ; 0.268      ; 2.679      ;
; -1.416 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 1.000        ; 0.268      ; 2.679      ;
; -1.416 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst12|inst2 ; clk          ; clk         ; 1.000        ; 0.268      ; 2.679      ;
; -1.416 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 1.000        ; 0.268      ; 2.679      ;
; -1.416 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst14|inst2 ; clk          ; clk         ; 1.000        ; 0.268      ; 2.679      ;
; -1.413 ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst|inst2   ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2            ; clk          ; clk         ; 1.000        ; -0.053     ; 2.355      ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                            ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.341 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst9|inst2  ; clk          ; clk         ; 0.000        ; 0.386      ; 0.871      ;
; 0.374 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst9|inst2  ; clk          ; clk         ; 0.000        ; 0.385      ; 0.903      ;
; 0.463 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst|inst2   ; clk          ; clk         ; 0.000        ; 0.386      ; 0.993      ;
; 0.465 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst8|inst2  ; clk          ; clk         ; 0.000        ; 0.387      ; 0.996      ;
; 0.495 ; REG_1BYTE:DATA_REG|REG_1BIT:inst12|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst|REG_1BIT:inst12|inst2   ; clk          ; clk         ; 0.000        ; 0.367      ; 1.006      ;
; 0.500 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst8|inst2   ; clk          ; clk         ; 0.000        ; 0.361      ; 1.005      ;
; 0.504 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 0.000        ; 0.391      ; 1.039      ;
; 0.512 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst|REG_1BIT:inst14|inst2   ; clk          ; clk         ; 0.000        ; 0.367      ; 1.023      ;
; 0.517 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 0.000        ; 0.054      ; 0.715      ;
; 0.518 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 0.000        ; 0.054      ; 0.716      ;
; 0.527 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst|REG_1BIT:inst8|inst2    ; clk          ; clk         ; 0.000        ; 0.367      ; 1.038      ;
; 0.527 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst14|inst2 ; clk          ; clk         ; 0.000        ; 0.390      ; 1.061      ;
; 0.529 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 0.000        ; 0.388      ; 1.061      ;
; 0.531 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 0.000        ; 0.054      ; 0.729      ;
; 0.532 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst|inst2    ; clk          ; clk         ; 0.000        ; 0.360      ; 1.036      ;
; 0.532 ; REG_1BYTE:DATA_REG|REG_1BIT:inst12|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst12|inst2 ; clk          ; clk         ; 0.000        ; 0.388      ; 1.064      ;
; 0.533 ; REG_1BYTE:DATA_REG|REG_1BIT:inst12|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst12|inst2 ; clk          ; clk         ; 0.000        ; 0.390      ; 1.067      ;
; 0.533 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 0.000        ; 0.054      ; 0.731      ;
; 0.534 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst|REG_1BIT:inst11|inst2   ; clk          ; clk         ; 0.000        ; 0.361      ; 1.039      ;
; 0.540 ; REG_1BYTE:DATA_REG|REG_1BIT:inst12|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst12|inst2 ; clk          ; clk         ; 0.000        ; 0.391      ; 1.075      ;
; 0.541 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst14|inst2 ; clk          ; clk         ; 0.000        ; 0.388      ; 1.073      ;
; 0.547 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2          ; clk          ; clk         ; 0.000        ; 0.385      ; 1.076      ;
; 0.550 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2             ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2           ; clk          ; clk         ; 0.000        ; 0.054      ; 0.748      ;
; 0.553 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst14|inst2 ; clk          ; clk         ; 0.000        ; 0.362      ; 1.059      ;
; 0.556 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2          ; clk          ; clk         ; 0.000        ; 0.054      ; 0.754      ;
; 0.559 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 0.000        ; 0.390      ; 1.093      ;
; 0.577 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst14|inst2  ; clk          ; clk         ; 0.000        ; 0.391      ; 1.112      ;
; 0.582 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst8|inst2  ; clk          ; clk         ; 0.000        ; 0.388      ; 1.114      ;
; 0.598 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2             ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2          ; clk          ; clk         ; 0.000        ; 0.385      ; 1.127      ;
; 0.604 ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst11|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2          ; clk          ; clk         ; 0.000        ; 0.386      ; 1.134      ;
; 0.617 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst11|inst2  ; clk          ; clk         ; 0.000        ; 0.387      ; 1.148      ;
; 0.620 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2          ; clk          ; clk         ; 0.000        ; 0.392      ; 1.156      ;
; 0.622 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst|inst2   ; clk          ; clk         ; 0.000        ; 0.384      ; 1.150      ;
; 0.637 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst|inst2    ; clk          ; clk         ; 0.000        ; 0.385      ; 1.166      ;
; 0.642 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 0.000        ; 0.388      ; 1.174      ;
; 0.658 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 0.000        ; 0.390      ; 1.192      ;
; 0.664 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst8|inst2  ; clk          ; clk         ; 0.000        ; 0.394      ; 1.202      ;
; 0.664 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst14|inst2 ; clk          ; clk         ; 0.000        ; 0.054      ; 0.862      ;
; 0.670 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2          ; clk          ; clk         ; 0.000        ; 0.392      ; 1.206      ;
; 0.677 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst9|inst2   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.875      ;
; 0.683 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 0.000        ; 0.362      ; 1.189      ;
; 0.693 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst|inst2   ; clk          ; clk         ; 0.000        ; 0.389      ; 1.226      ;
; 0.695 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 0.000        ; 0.054      ; 0.893      ;
; 0.705 ; REG_1BYTE:DATA_REG|REG_1BIT:inst12|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst12|inst2 ; clk          ; clk         ; 0.000        ; 0.394      ; 1.243      ;
; 0.716 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 0.000        ; 0.391      ; 1.251      ;
; 0.723 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                ; MEM_16ADD:inst|REG_1BYTE:inst|REG_1BIT:inst|inst2     ; clk          ; clk         ; 0.000        ; 0.359      ; 1.226      ;
; 0.731 ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst13|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2          ; clk          ; clk         ; 0.000        ; 0.389      ; 1.264      ;
; 0.738 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst10|inst2  ; clk          ; clk         ; 0.000        ; 0.387      ; 1.269      ;
; 0.740 ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst12|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2          ; clk          ; clk         ; 0.000        ; 0.393      ; 1.277      ;
; 0.745 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst|inst2    ; clk          ; clk         ; 0.000        ; 0.359      ; 1.248      ;
; 0.746 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst|REG_1BIT:inst10|inst2   ; clk          ; clk         ; 0.000        ; 0.361      ; 1.251      ;
; 0.747 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst14|inst2  ; clk          ; clk         ; 0.000        ; 0.361      ; 1.252      ;
; 0.749 ; REG_1BYTE:DATA_REG|REG_1BIT:inst12|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst12|inst2  ; clk          ; clk         ; 0.000        ; 0.361      ; 1.254      ;
; 0.762 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst11|inst2  ; clk          ; clk         ; 0.000        ; 0.361      ; 1.267      ;
; 0.763 ; REG_1BYTE:DATA_REG|REG_1BIT:inst12|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst12|inst2  ; clk          ; clk         ; 0.000        ; 0.368      ; 1.275      ;
; 0.773 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst8|inst2   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.972      ;
; 0.773 ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst13|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2          ; clk          ; clk         ; 0.000        ; 0.386      ; 1.303      ;
; 0.778 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst13|inst2  ; clk          ; clk         ; 0.000        ; 0.361      ; 1.283      ;
; 0.781 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 0.000        ; 0.394      ; 1.319      ;
; 0.785 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst|inst2   ; clk          ; clk         ; 0.000        ; 0.388      ; 1.317      ;
; 0.785 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst14|inst2 ; clk          ; clk         ; 0.000        ; 0.394      ; 1.323      ;
; 0.787 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst8|inst2   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.986      ;
; 0.787 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst9|inst2  ; clk          ; clk         ; 0.000        ; 0.392      ; 1.323      ;
; 0.789 ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst11|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2          ; clk          ; clk         ; 0.000        ; 0.385      ; 1.318      ;
; 0.790 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2             ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2            ; clk          ; clk         ; 0.000        ; 0.054      ; 0.988      ;
; 0.790 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst|REG_1BIT:inst9|inst2    ; clk          ; clk         ; 0.000        ; 0.365      ; 1.299      ;
; 0.796 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst8|inst2   ; clk          ; clk         ; 0.000        ; 0.365      ; 1.305      ;
; 0.798 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 0.000        ; 0.386      ; 1.328      ;
; 0.802 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst14|inst2 ; clk          ; clk         ; 0.000        ; 0.386      ; 1.332      ;
; 0.804 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 0.000        ; 0.394      ; 1.342      ;
; 0.804 ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst14|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2          ; clk          ; clk         ; 0.000        ; 0.070      ; 1.018      ;
; 0.805 ; MEM_16ADD:inst|REG_1BYTE:inst|REG_1BIT:inst14|inst2   ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2          ; clk          ; clk         ; 0.000        ; 0.093      ; 1.042      ;
; 0.806 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst13|inst2  ; clk          ; clk         ; 0.000        ; 0.368      ; 1.318      ;
; 0.813 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2           ; clk          ; clk         ; 0.000        ; 0.054      ; 1.011      ;
; 0.813 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst9|inst2   ; clk          ; clk         ; 0.000        ; 0.054      ; 1.011      ;
; 0.815 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst9|inst2   ; clk          ; clk         ; 0.000        ; 0.366      ; 1.325      ;
; 0.815 ; REG_1BYTE:DATA_REG|REG_1BIT:inst12|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst12|inst2 ; clk          ; clk         ; 0.000        ; 0.054      ; 1.013      ;
; 0.815 ; REG_1BYTE:DATA_REG|REG_1BIT:inst12|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst12|inst2 ; clk          ; clk         ; 0.000        ; 0.054      ; 1.013      ;
; 0.829 ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst12|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2          ; clk          ; clk         ; 0.000        ; 0.396      ; 1.369      ;
; 0.830 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2           ; clk          ; clk         ; 0.000        ; 0.054      ; 1.028      ;
; 0.835 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 0.000        ; 0.391      ; 1.370      ;
; 0.838 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst|inst2    ; clk          ; clk         ; 0.000        ; 0.054      ; 1.036      ;
; 0.844 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2             ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2          ; clk          ; clk         ; 0.000        ; 0.385      ; 1.373      ;
; 0.863 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst8|inst2  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.061      ;
; 0.865 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst8|inst2  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.063      ;
; 0.867 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst|REG_1BIT:inst13|inst2   ; clk          ; clk         ; 0.000        ; 0.361      ; 1.372      ;
; 0.869 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst8|inst2  ; clk          ; clk         ; 0.000        ; 0.390      ; 1.403      ;
; 0.870 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst14|inst2 ; clk          ; clk         ; 0.000        ; 0.391      ; 1.405      ;
; 0.877 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2          ; clk          ; clk         ; 0.000        ; 0.392      ; 1.413      ;
; 0.882 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst10|inst2  ; clk          ; clk         ; 0.000        ; 0.391      ; 1.417      ;
; 0.888 ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst12|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2          ; clk          ; clk         ; 0.000        ; 0.070      ; 1.102      ;
; 0.899 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2          ; clk          ; clk         ; 0.000        ; 0.054      ; 1.097      ;
; 0.903 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst9|inst2  ; clk          ; clk         ; 0.000        ; 0.388      ; 1.435      ;
; 0.908 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst|inst2   ; clk          ; clk         ; 0.000        ; 0.392      ; 1.444      ;
; 0.909 ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst|inst2    ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2            ; clk          ; clk         ; 0.000        ; 0.053      ; 1.106      ;
; 0.915 ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst13|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2          ; clk          ; clk         ; 0.000        ; 0.063      ; 1.122      ;
; 0.921 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst14|inst2  ; clk          ; clk         ; 0.000        ; 0.387      ; 1.452      ;
; 0.928 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst8|inst2  ; clk          ; clk         ; 0.000        ; 0.386      ; 1.458      ;
; 0.928 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst9|inst2   ; clk          ; clk         ; 0.000        ; 0.050      ; 1.122      ;
; 0.931 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst13|inst2  ; clk          ; clk         ; 0.000        ; 0.357      ; 1.432      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                  ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst10|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst11|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst12|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst13|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst14|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst8|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst9|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst10|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst11|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst12|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst13|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst14|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst8|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst9|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst10|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst11|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst12|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst13|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst14|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst8|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst9|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst10|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst11|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst12|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst13|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst14|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst8|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst9|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst10|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst11|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst12|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst13|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst14|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst8|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst9|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst10|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst11|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst12|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst13|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst14|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst8|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst9|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst10|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst11|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst12|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst13|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst14|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst8|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst9|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst10|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst11|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst12|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst13|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst14|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst8|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst9|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst10|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst11|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst12|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst13|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst14|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst8|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst9|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst|inst2    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst10|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst11|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst12|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst13|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst14|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst8|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst9|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst|inst2    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst10|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst11|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst12|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst13|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst14|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst8|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst9|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst|inst2    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst10|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst11|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst12|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst13|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst14|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst8|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst9|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst|inst2    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst10|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst11|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst12|inst2  ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; address[*]      ; clk        ; 1.762 ; 2.112 ; Rise       ; clk             ;
;  address[0]     ; clk        ; 1.699 ; 2.031 ; Rise       ; clk             ;
;  address[1]     ; clk        ; 1.751 ; 2.099 ; Rise       ; clk             ;
;  address[2]     ; clk        ; 1.620 ; 1.945 ; Rise       ; clk             ;
;  address[3]     ; clk        ; 1.711 ; 2.060 ; Rise       ; clk             ;
;  address[4]     ; clk        ; 1.589 ; 1.892 ; Rise       ; clk             ;
;  address[5]     ; clk        ; 1.669 ; 2.002 ; Rise       ; clk             ;
;  address[6]     ; clk        ; 1.762 ; 2.112 ; Rise       ; clk             ;
;  address[7]     ; clk        ; 1.714 ; 2.086 ; Rise       ; clk             ;
; confirm_address ; clk        ; 1.985 ; 2.298 ; Rise       ; clk             ;
; confirm_data    ; clk        ; 1.553 ; 1.906 ; Rise       ; clk             ;
; data[*]         ; clk        ; 1.481 ; 1.839 ; Rise       ; clk             ;
;  data[0]        ; clk        ; 1.405 ; 1.755 ; Rise       ; clk             ;
;  data[1]        ; clk        ; 1.469 ; 1.839 ; Rise       ; clk             ;
;  data[2]        ; clk        ; 1.165 ; 1.519 ; Rise       ; clk             ;
;  data[3]        ; clk        ; 1.452 ; 1.811 ; Rise       ; clk             ;
;  data[4]        ; clk        ; 0.885 ; 1.223 ; Rise       ; clk             ;
;  data[5]        ; clk        ; 1.133 ; 1.469 ; Rise       ; clk             ;
;  data[6]        ; clk        ; 0.900 ; 1.236 ; Rise       ; clk             ;
;  data[7]        ; clk        ; 1.481 ; 1.835 ; Rise       ; clk             ;
; read            ; clk        ; 1.970 ; 2.284 ; Rise       ; clk             ;
; write           ; clk        ; 3.033 ; 3.285 ; Rise       ; clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Hold Times                                                                    ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; address[*]      ; clk        ; -1.253 ; -1.543 ; Rise       ; clk             ;
;  address[0]     ; clk        ; -1.370 ; -1.693 ; Rise       ; clk             ;
;  address[1]     ; clk        ; -1.418 ; -1.758 ; Rise       ; clk             ;
;  address[2]     ; clk        ; -1.283 ; -1.594 ; Rise       ; clk             ;
;  address[3]     ; clk        ; -1.380 ; -1.720 ; Rise       ; clk             ;
;  address[4]     ; clk        ; -1.253 ; -1.543 ; Rise       ; clk             ;
;  address[5]     ; clk        ; -1.340 ; -1.664 ; Rise       ; clk             ;
;  address[6]     ; clk        ; -1.430 ; -1.769 ; Rise       ; clk             ;
;  address[7]     ; clk        ; -1.380 ; -1.743 ; Rise       ; clk             ;
; confirm_address ; clk        ; -1.740 ; -2.045 ; Rise       ; clk             ;
; confirm_data    ; clk        ; -1.322 ; -1.636 ; Rise       ; clk             ;
; data[*]         ; clk        ; -0.577 ; -0.900 ; Rise       ; clk             ;
;  data[0]        ; clk        ; -1.076 ; -1.410 ; Rise       ; clk             ;
;  data[1]        ; clk        ; -1.137 ; -1.492 ; Rise       ; clk             ;
;  data[2]        ; clk        ; -0.845 ; -1.184 ; Rise       ; clk             ;
;  data[3]        ; clk        ; -1.122 ; -1.466 ; Rise       ; clk             ;
;  data[4]        ; clk        ; -0.577 ; -0.900 ; Rise       ; clk             ;
;  data[5]        ; clk        ; -0.816 ; -1.137 ; Rise       ; clk             ;
;  data[6]        ; clk        ; -0.591 ; -0.913 ; Rise       ; clk             ;
;  data[7]        ; clk        ; -1.161 ; -1.505 ; Rise       ; clk             ;
; read            ; clk        ; -1.164 ; -1.479 ; Rise       ; clk             ;
; write           ; clk        ; -1.589 ; -1.922 ; Rise       ; clk             ;
+-----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; address_reg_out[*]  ; clk        ; 5.984 ; 5.939 ; Rise       ; clk             ;
;  address_reg_out[0] ; clk        ; 5.431 ; 5.460 ; Rise       ; clk             ;
;  address_reg_out[1] ; clk        ; 5.589 ; 5.571 ; Rise       ; clk             ;
;  address_reg_out[2] ; clk        ; 5.332 ; 5.315 ; Rise       ; clk             ;
;  address_reg_out[3] ; clk        ; 5.421 ; 5.437 ; Rise       ; clk             ;
;  address_reg_out[4] ; clk        ; 5.651 ; 5.666 ; Rise       ; clk             ;
;  address_reg_out[5] ; clk        ; 5.602 ; 5.606 ; Rise       ; clk             ;
;  address_reg_out[6] ; clk        ; 5.984 ; 5.939 ; Rise       ; clk             ;
;  address_reg_out[7] ; clk        ; 5.369 ; 5.365 ; Rise       ; clk             ;
; data_out[*]         ; clk        ; 5.949 ; 5.935 ; Rise       ; clk             ;
;  data_out[0]        ; clk        ; 5.367 ; 5.376 ; Rise       ; clk             ;
;  data_out[1]        ; clk        ; 5.307 ; 5.315 ; Rise       ; clk             ;
;  data_out[2]        ; clk        ; 5.614 ; 5.632 ; Rise       ; clk             ;
;  data_out[3]        ; clk        ; 5.329 ; 5.338 ; Rise       ; clk             ;
;  data_out[4]        ; clk        ; 5.826 ; 5.810 ; Rise       ; clk             ;
;  data_out[5]        ; clk        ; 5.949 ; 5.935 ; Rise       ; clk             ;
;  data_out[6]        ; clk        ; 5.766 ; 5.717 ; Rise       ; clk             ;
;  data_out[7]        ; clk        ; 5.442 ; 5.435 ; Rise       ; clk             ;
; data_reg_out[*]     ; clk        ; 6.394 ; 6.505 ; Rise       ; clk             ;
;  data_reg_out[0]    ; clk        ; 5.182 ; 5.211 ; Rise       ; clk             ;
;  data_reg_out[1]    ; clk        ; 5.192 ; 5.201 ; Rise       ; clk             ;
;  data_reg_out[2]    ; clk        ; 5.572 ; 5.572 ; Rise       ; clk             ;
;  data_reg_out[3]    ; clk        ; 5.173 ; 5.199 ; Rise       ; clk             ;
;  data_reg_out[4]    ; clk        ; 5.595 ; 5.564 ; Rise       ; clk             ;
;  data_reg_out[5]    ; clk        ; 5.603 ; 5.617 ; Rise       ; clk             ;
;  data_reg_out[6]    ; clk        ; 6.394 ; 6.505 ; Rise       ; clk             ;
;  data_reg_out[7]    ; clk        ; 4.943 ; 4.961 ; Rise       ; clk             ;
; morte[*]            ; clk        ; 8.207 ; 8.162 ; Rise       ; clk             ;
;  morte[0]           ; clk        ; 8.207 ; 8.162 ; Rise       ; clk             ;
;  morte[1]           ; clk        ; 8.071 ; 8.011 ; Rise       ; clk             ;
;  morte[2]           ; clk        ; 7.926 ; 7.958 ; Rise       ; clk             ;
;  morte[3]           ; clk        ; 7.984 ; 7.885 ; Rise       ; clk             ;
;  morte[4]           ; clk        ; 8.058 ; 8.024 ; Rise       ; clk             ;
;  morte[5]           ; clk        ; 8.053 ; 8.017 ; Rise       ; clk             ;
;  morte[6]           ; clk        ; 7.758 ; 7.729 ; Rise       ; clk             ;
;  morte[7]           ; clk        ; 7.894 ; 7.856 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; address_reg_out[*]  ; clk        ; 5.227 ; 5.209 ; Rise       ; clk             ;
;  address_reg_out[0] ; clk        ; 5.324 ; 5.352 ; Rise       ; clk             ;
;  address_reg_out[1] ; clk        ; 5.477 ; 5.459 ; Rise       ; clk             ;
;  address_reg_out[2] ; clk        ; 5.227 ; 5.209 ; Rise       ; clk             ;
;  address_reg_out[3] ; clk        ; 5.315 ; 5.329 ; Rise       ; clk             ;
;  address_reg_out[4] ; clk        ; 5.536 ; 5.550 ; Rise       ; clk             ;
;  address_reg_out[5] ; clk        ; 5.488 ; 5.492 ; Rise       ; clk             ;
;  address_reg_out[6] ; clk        ; 5.856 ; 5.812 ; Rise       ; clk             ;
;  address_reg_out[7] ; clk        ; 5.265 ; 5.261 ; Rise       ; clk             ;
; data_out[*]         ; clk        ; 5.205 ; 5.212 ; Rise       ; clk             ;
;  data_out[0]        ; clk        ; 5.262 ; 5.271 ; Rise       ; clk             ;
;  data_out[1]        ; clk        ; 5.205 ; 5.212 ; Rise       ; clk             ;
;  data_out[2]        ; clk        ; 5.500 ; 5.517 ; Rise       ; clk             ;
;  data_out[3]        ; clk        ; 5.226 ; 5.235 ; Rise       ; clk             ;
;  data_out[4]        ; clk        ; 5.698 ; 5.681 ; Rise       ; clk             ;
;  data_out[5]        ; clk        ; 5.821 ; 5.808 ; Rise       ; clk             ;
;  data_out[6]        ; clk        ; 5.642 ; 5.593 ; Rise       ; clk             ;
;  data_out[7]        ; clk        ; 5.334 ; 5.327 ; Rise       ; clk             ;
; data_reg_out[*]     ; clk        ; 4.856 ; 4.873 ; Rise       ; clk             ;
;  data_reg_out[0]    ; clk        ; 5.084 ; 5.112 ; Rise       ; clk             ;
;  data_reg_out[1]    ; clk        ; 5.095 ; 5.104 ; Rise       ; clk             ;
;  data_reg_out[2]    ; clk        ; 5.459 ; 5.459 ; Rise       ; clk             ;
;  data_reg_out[3]    ; clk        ; 5.077 ; 5.102 ; Rise       ; clk             ;
;  data_reg_out[4]    ; clk        ; 5.482 ; 5.451 ; Rise       ; clk             ;
;  data_reg_out[5]    ; clk        ; 5.490 ; 5.503 ; Rise       ; clk             ;
;  data_reg_out[6]    ; clk        ; 6.297 ; 6.407 ; Rise       ; clk             ;
;  data_reg_out[7]    ; clk        ; 4.856 ; 4.873 ; Rise       ; clk             ;
; morte[*]            ; clk        ; 5.907 ; 5.874 ; Rise       ; clk             ;
;  morte[0]           ; clk        ; 6.248 ; 6.205 ; Rise       ; clk             ;
;  morte[1]           ; clk        ; 6.273 ; 6.214 ; Rise       ; clk             ;
;  morte[2]           ; clk        ; 5.997 ; 5.974 ; Rise       ; clk             ;
;  morte[3]           ; clk        ; 5.907 ; 5.874 ; Rise       ; clk             ;
;  morte[4]           ; clk        ; 6.306 ; 6.279 ; Rise       ; clk             ;
;  morte[5]           ; clk        ; 6.399 ; 6.394 ; Rise       ; clk             ;
;  morte[6]           ; clk        ; 6.095 ; 6.107 ; Rise       ; clk             ;
;  morte[7]           ; clk        ; 6.171 ; 6.127 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.819 ; -70.043           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.177 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -165.261                        ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                            ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.819 ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst|inst2    ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2            ; clk          ; clk         ; 1.000        ; -0.233     ; 1.573      ;
; -0.774 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2             ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2          ; clk          ; clk         ; 1.000        ; -0.035     ; 1.726      ;
; -0.752 ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst8|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2           ; clk          ; clk         ; 1.000        ; -0.235     ; 1.504      ;
; -0.721 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2           ; clk          ; clk         ; 1.000        ; -0.035     ; 1.673      ;
; -0.716 ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst9|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2           ; clk          ; clk         ; 1.000        ; -0.235     ; 1.468      ;
; -0.700 ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst|inst2    ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2            ; clk          ; clk         ; 1.000        ; -0.032     ; 1.655      ;
; -0.691 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2          ; clk          ; clk         ; 1.000        ; -0.035     ; 1.643      ;
; -0.677 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.630      ;
; -0.675 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2           ; clk          ; clk         ; 1.000        ; -0.035     ; 1.627      ;
; -0.671 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2             ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2           ; clk          ; clk         ; 1.000        ; -0.035     ; 1.623      ;
; -0.670 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2           ; clk          ; clk         ; 1.000        ; -0.035     ; 1.622      ;
; -0.669 ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst14|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2          ; clk          ; clk         ; 1.000        ; -0.040     ; 1.616      ;
; -0.668 ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst10|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.618      ;
; -0.666 ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst10|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2          ; clk          ; clk         ; 1.000        ; -0.235     ; 1.418      ;
; -0.664 ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst14|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2          ; clk          ; clk         ; 1.000        ; -0.041     ; 1.610      ;
; -0.663 ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst8|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2           ; clk          ; clk         ; 1.000        ; -0.231     ; 1.419      ;
; -0.660 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.613      ;
; -0.660 ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst|inst2   ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2            ; clk          ; clk         ; 1.000        ; -0.235     ; 1.412      ;
; -0.653 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst|inst2    ; clk          ; clk         ; 1.000        ; 0.154      ; 1.794      ;
; -0.653 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst10|inst2  ; clk          ; clk         ; 1.000        ; 0.154      ; 1.794      ;
; -0.653 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst11|inst2  ; clk          ; clk         ; 1.000        ; 0.154      ; 1.794      ;
; -0.653 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst14|inst2  ; clk          ; clk         ; 1.000        ; 0.154      ; 1.794      ;
; -0.653 ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst8|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2           ; clk          ; clk         ; 1.000        ; -0.234     ; 1.406      ;
; -0.652 ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst10|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2          ; clk          ; clk         ; 1.000        ; -0.035     ; 1.604      ;
; -0.638 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2            ; clk          ; clk         ; 1.000        ; -0.035     ; 1.590      ;
; -0.637 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst12|inst2 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.589      ;
; -0.625 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2            ; clk          ; clk         ; 1.000        ; -0.035     ; 1.577      ;
; -0.621 ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst8|inst2   ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2           ; clk          ; clk         ; 1.000        ; -0.036     ; 1.572      ;
; -0.611 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst9|inst2   ; clk          ; clk         ; 1.000        ; 0.145      ; 1.743      ;
; -0.611 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst12|inst2  ; clk          ; clk         ; 1.000        ; 0.145      ; 1.743      ;
; -0.611 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst13|inst2  ; clk          ; clk         ; 1.000        ; 0.145      ; 1.743      ;
; -0.607 ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst10|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.558      ;
; -0.586 ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst9|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2           ; clk          ; clk         ; 1.000        ; -0.035     ; 1.538      ;
; -0.579 ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst13|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2          ; clk          ; clk         ; 1.000        ; -0.046     ; 1.520      ;
; -0.578 ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst9|inst2   ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2           ; clk          ; clk         ; 1.000        ; -0.036     ; 1.529      ;
; -0.576 ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst9|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2           ; clk          ; clk         ; 1.000        ; -0.234     ; 1.329      ;
; -0.572 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst|inst2    ; clk          ; clk         ; 1.000        ; -0.038     ; 1.521      ;
; -0.572 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst8|inst2   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.521      ;
; -0.572 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst9|inst2   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.521      ;
; -0.572 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst11|inst2  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.521      ;
; -0.572 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst12|inst2  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.521      ;
; -0.572 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2          ; clk          ; clk         ; 1.000        ; 0.154      ; 1.713      ;
; -0.572 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst13|inst2  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.521      ;
; -0.571 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2          ; clk          ; clk         ; 1.000        ; 0.154      ; 1.712      ;
; -0.571 ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst11|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2          ; clk          ; clk         ; 1.000        ; -0.044     ; 1.514      ;
; -0.567 ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst10|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2          ; clk          ; clk         ; 1.000        ; -0.231     ; 1.323      ;
; -0.566 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst|inst2    ; clk          ; clk         ; 1.000        ; -0.035     ; 1.518      ;
; -0.566 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst8|inst2   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.518      ;
; -0.566 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst9|inst2   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.518      ;
; -0.566 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst10|inst2  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.518      ;
; -0.566 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst11|inst2  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.518      ;
; -0.566 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2             ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2          ; clk          ; clk         ; 1.000        ; 0.159      ; 1.712      ;
; -0.566 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst12|inst2  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.518      ;
; -0.566 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst14|inst2  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.518      ;
; -0.566 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst12|inst2 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.518      ;
; -0.564 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst|inst2    ; clk          ; clk         ; 1.000        ; -0.034     ; 1.517      ;
; -0.564 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst10|inst2  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.517      ;
; -0.564 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst14|inst2  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.517      ;
; -0.557 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst|inst2    ; clk          ; clk         ; 1.000        ; 0.140      ; 1.684      ;
; -0.557 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst8|inst2   ; clk          ; clk         ; 1.000        ; 0.140      ; 1.684      ;
; -0.557 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst9|inst2   ; clk          ; clk         ; 1.000        ; 0.140      ; 1.684      ;
; -0.557 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst10|inst2  ; clk          ; clk         ; 1.000        ; 0.140      ; 1.684      ;
; -0.557 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst11|inst2  ; clk          ; clk         ; 1.000        ; 0.140      ; 1.684      ;
; -0.557 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst12|inst2  ; clk          ; clk         ; 1.000        ; 0.140      ; 1.684      ;
; -0.557 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst13|inst2  ; clk          ; clk         ; 1.000        ; 0.140      ; 1.684      ;
; -0.557 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst14|inst2  ; clk          ; clk         ; 1.000        ; 0.140      ; 1.684      ;
; -0.548 ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst|inst2   ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2            ; clk          ; clk         ; 1.000        ; -0.035     ; 1.500      ;
; -0.547 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2          ; clk          ; clk         ; 1.000        ; 0.154      ; 1.688      ;
; -0.541 ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst8|inst2   ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2           ; clk          ; clk         ; 1.000        ; -0.035     ; 1.493      ;
; -0.537 ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst13|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2          ; clk          ; clk         ; 1.000        ; -0.042     ; 1.482      ;
; -0.535 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst|inst2   ; clk          ; clk         ; 1.000        ; 0.157      ; 1.679      ;
; -0.535 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst9|inst2  ; clk          ; clk         ; 1.000        ; 0.157      ; 1.679      ;
; -0.535 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 1.000        ; 0.157      ; 1.679      ;
; -0.535 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 1.000        ; 0.157      ; 1.679      ;
; -0.535 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst12|inst2 ; clk          ; clk         ; 1.000        ; 0.157      ; 1.679      ;
; -0.535 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 1.000        ; 0.157      ; 1.679      ;
; -0.535 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst14|inst2 ; clk          ; clk         ; 1.000        ; 0.157      ; 1.679      ;
; -0.532 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst|inst2   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.484      ;
; -0.532 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst8|inst2  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.484      ;
; -0.532 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst9|inst2  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.484      ;
; -0.532 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.484      ;
; -0.532 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.484      ;
; -0.532 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst12|inst2 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.484      ;
; -0.532 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.484      ;
; -0.532 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst14|inst2 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.484      ;
; -0.527 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst8|inst2   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.480      ;
; -0.527 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst9|inst2   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.480      ;
; -0.527 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst10|inst2  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.480      ;
; -0.527 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst11|inst2  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.480      ;
; -0.527 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst12|inst2  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.480      ;
; -0.527 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst13|inst2  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.480      ;
; -0.527 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst14|inst2  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.480      ;
; -0.526 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst|inst2   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.477      ;
; -0.526 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst8|inst2  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.477      ;
; -0.526 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst9|inst2  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.477      ;
; -0.526 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.477      ;
; -0.526 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.477      ;
; -0.526 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst12|inst2 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.477      ;
; -0.526 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.477      ;
; -0.526 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst14|inst2 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.477      ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                            ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.177 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst9|inst2  ; clk          ; clk         ; 0.000        ; 0.233      ; 0.494      ;
; 0.202 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst9|inst2  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.518      ;
; 0.249 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst8|inst2  ; clk          ; clk         ; 0.000        ; 0.233      ; 0.566      ;
; 0.252 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst|inst2   ; clk          ; clk         ; 0.000        ; 0.233      ; 0.569      ;
; 0.266 ; REG_1BYTE:DATA_REG|REG_1BIT:inst12|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst|REG_1BIT:inst12|inst2   ; clk          ; clk         ; 0.000        ; 0.223      ; 0.573      ;
; 0.272 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 0.000        ; 0.235      ; 0.591      ;
; 0.275 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst8|inst2   ; clk          ; clk         ; 0.000        ; 0.218      ; 0.577      ;
; 0.276 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst|REG_1BIT:inst14|inst2   ; clk          ; clk         ; 0.000        ; 0.223      ; 0.583      ;
; 0.288 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.407      ;
; 0.288 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.407      ;
; 0.288 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst14|inst2 ; clk          ; clk         ; 0.000        ; 0.235      ; 0.607      ;
; 0.289 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst|REG_1BIT:inst11|inst2   ; clk          ; clk         ; 0.000        ; 0.219      ; 0.592      ;
; 0.291 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst|REG_1BIT:inst8|inst2    ; clk          ; clk         ; 0.000        ; 0.223      ; 0.598      ;
; 0.292 ; REG_1BYTE:DATA_REG|REG_1BIT:inst12|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst12|inst2 ; clk          ; clk         ; 0.000        ; 0.235      ; 0.611      ;
; 0.293 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst|inst2    ; clk          ; clk         ; 0.000        ; 0.218      ; 0.595      ;
; 0.296 ; REG_1BYTE:DATA_REG|REG_1BIT:inst12|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst12|inst2 ; clk          ; clk         ; 0.000        ; 0.235      ; 0.615      ;
; 0.299 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.418      ;
; 0.301 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst14|inst2 ; clk          ; clk         ; 0.000        ; 0.220      ; 0.605      ;
; 0.302 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.421      ;
; 0.305 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 0.000        ; 0.235      ; 0.624      ;
; 0.312 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 0.000        ; 0.234      ; 0.630      ;
; 0.317 ; REG_1BYTE:DATA_REG|REG_1BIT:inst12|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst12|inst2 ; clk          ; clk         ; 0.000        ; 0.234      ; 0.635      ;
; 0.323 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst14|inst2 ; clk          ; clk         ; 0.000        ; 0.234      ; 0.641      ;
; 0.325 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2          ; clk          ; clk         ; 0.000        ; 0.232      ; 0.641      ;
; 0.328 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst8|inst2  ; clk          ; clk         ; 0.000        ; 0.234      ; 0.646      ;
; 0.330 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst14|inst2  ; clk          ; clk         ; 0.000        ; 0.235      ; 0.649      ;
; 0.331 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2             ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.450      ;
; 0.336 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.455      ;
; 0.346 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2             ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2          ; clk          ; clk         ; 0.000        ; 0.232      ; 0.662      ;
; 0.352 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst11|inst2  ; clk          ; clk         ; 0.000        ; 0.233      ; 0.669      ;
; 0.354 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst|inst2   ; clk          ; clk         ; 0.000        ; 0.230      ; 0.668      ;
; 0.354 ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst11|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2          ; clk          ; clk         ; 0.000        ; 0.232      ; 0.670      ;
; 0.359 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst|inst2    ; clk          ; clk         ; 0.000        ; 0.232      ; 0.675      ;
; 0.359 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 0.000        ; 0.234      ; 0.677      ;
; 0.360 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst8|inst2  ; clk          ; clk         ; 0.000        ; 0.238      ; 0.682      ;
; 0.365 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2          ; clk          ; clk         ; 0.000        ; 0.237      ; 0.686      ;
; 0.372 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 0.000        ; 0.235      ; 0.691      ;
; 0.373 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst14|inst2 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.492      ;
; 0.383 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 0.000        ; 0.220      ; 0.687      ;
; 0.385 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst9|inst2   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.504      ;
; 0.389 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.508      ;
; 0.396 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2          ; clk          ; clk         ; 0.000        ; 0.237      ; 0.717      ;
; 0.400 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 0.000        ; 0.235      ; 0.719      ;
; 0.404 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst|inst2   ; clk          ; clk         ; 0.000        ; 0.234      ; 0.722      ;
; 0.412 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst10|inst2  ; clk          ; clk         ; 0.000        ; 0.233      ; 0.729      ;
; 0.412 ; REG_1BYTE:DATA_REG|REG_1BIT:inst12|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst12|inst2 ; clk          ; clk         ; 0.000        ; 0.238      ; 0.734      ;
; 0.416 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst|REG_1BIT:inst10|inst2   ; clk          ; clk         ; 0.000        ; 0.219      ; 0.719      ;
; 0.420 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                ; MEM_16ADD:inst|REG_1BYTE:inst|REG_1BIT:inst|inst2     ; clk          ; clk         ; 0.000        ; 0.218      ; 0.722      ;
; 0.426 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst|inst2    ; clk          ; clk         ; 0.000        ; 0.217      ; 0.727      ;
; 0.426 ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst12|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2          ; clk          ; clk         ; 0.000        ; 0.238      ; 0.748      ;
; 0.429 ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst13|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2          ; clk          ; clk         ; 0.000        ; 0.235      ; 0.748      ;
; 0.430 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst11|inst2  ; clk          ; clk         ; 0.000        ; 0.218      ; 0.732      ;
; 0.432 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst14|inst2  ; clk          ; clk         ; 0.000        ; 0.218      ; 0.734      ;
; 0.434 ; REG_1BYTE:DATA_REG|REG_1BIT:inst12|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst12|inst2  ; clk          ; clk         ; 0.000        ; 0.218      ; 0.736      ;
; 0.436 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst13|inst2  ; clk          ; clk         ; 0.000        ; 0.218      ; 0.738      ;
; 0.438 ; REG_1BYTE:DATA_REG|REG_1BIT:inst12|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst12|inst2  ; clk          ; clk         ; 0.000        ; 0.223      ; 0.745      ;
; 0.443 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst8|inst2   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.563      ;
; 0.446 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst8|inst2   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.565      ;
; 0.451 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst9|inst2  ; clk          ; clk         ; 0.000        ; 0.237      ; 0.772      ;
; 0.452 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst8|inst2   ; clk          ; clk         ; 0.000        ; 0.221      ; 0.757      ;
; 0.453 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst14|inst2 ; clk          ; clk         ; 0.000        ; 0.238      ; 0.775      ;
; 0.454 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst|REG_1BIT:inst9|inst2    ; clk          ; clk         ; 0.000        ; 0.222      ; 0.760      ;
; 0.454 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 0.000        ; 0.238      ; 0.776      ;
; 0.455 ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst13|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2          ; clk          ; clk         ; 0.000        ; 0.232      ; 0.771      ;
; 0.458 ; REG_1BYTE:DATA_REG|REG_1BIT:inst12|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst12|inst2 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.577      ;
; 0.459 ; REG_1BYTE:DATA_REG|REG_1BIT:inst12|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst12|inst2 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.578      ;
; 0.461 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst13|inst2 ; clk          ; clk         ; 0.000        ; 0.235      ; 0.780      ;
; 0.461 ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst14|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2          ; clk          ; clk         ; 0.000        ; 0.045      ; 0.590      ;
; 0.463 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst|inst2   ; clk          ; clk         ; 0.000        ; 0.234      ; 0.781      ;
; 0.463 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst9|inst2   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.582      ;
; 0.463 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst14|inst2 ; clk          ; clk         ; 0.000        ; 0.231      ; 0.778      ;
; 0.464 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 0.000        ; 0.238      ; 0.786      ;
; 0.468 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst9|inst2   ; clk          ; clk         ; 0.000        ; 0.222      ; 0.774      ;
; 0.469 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst13|inst2  ; clk          ; clk         ; 0.000        ; 0.223      ; 0.776      ;
; 0.470 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst10|inst2 ; clk          ; clk         ; 0.000        ; 0.231      ; 0.785      ;
; 0.470 ; MEM_16ADD:inst|REG_1BYTE:inst|REG_1BIT:inst14|inst2   ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2          ; clk          ; clk         ; 0.000        ; 0.057      ; 0.611      ;
; 0.471 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2             ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.590      ;
; 0.473 ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst11|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2          ; clk          ; clk         ; 0.000        ; 0.231      ; 0.788      ;
; 0.476 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst|inst2    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.595      ;
; 0.479 ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst12|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2          ; clk          ; clk         ; 0.000        ; 0.240      ; 0.803      ;
; 0.480 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst|REG_1BIT:inst13|inst2   ; clk          ; clk         ; 0.000        ; 0.219      ; 0.783      ;
; 0.486 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst14|inst2 ; clk          ; clk         ; 0.000        ; 0.235      ; 0.805      ;
; 0.487 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst8|inst2  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.606      ;
; 0.488 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2           ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.607      ;
; 0.490 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst8|inst2  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.609      ;
; 0.493 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2             ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2          ; clk          ; clk         ; 0.000        ; 0.232      ; 0.809      ;
; 0.497 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst8|inst2  ; clk          ; clk         ; 0.000        ; 0.235      ; 0.816      ;
; 0.508 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.627      ;
; 0.513 ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst12|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2          ; clk          ; clk         ; 0.000        ; 0.045      ; 0.642      ;
; 0.519 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2            ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2          ; clk          ; clk         ; 0.000        ; 0.237      ; 0.840      ;
; 0.522 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst|inst2   ; clk          ; clk         ; 0.000        ; 0.237      ; 0.843      ;
; 0.526 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst9|inst2  ; clk          ; clk         ; 0.000        ; 0.234      ; 0.844      ;
; 0.527 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst8|REG_1BIT:inst14|inst2  ; clk          ; clk         ; 0.000        ; 0.233      ; 0.844      ;
; 0.528 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst13|inst2  ; clk          ; clk         ; 0.000        ; 0.215      ; 0.827      ;
; 0.532 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst7|REG_1BIT:inst10|inst2  ; clk          ; clk         ; 0.000        ; 0.235      ; 0.851      ;
; 0.533 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 0.000        ; 0.231      ; 0.848      ;
; 0.533 ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst|inst2    ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2            ; clk          ; clk         ; 0.000        ; 0.034      ; 0.651      ;
; 0.534 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2               ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst8|inst2  ; clk          ; clk         ; 0.000        ; 0.231      ; 0.849      ;
; 0.539 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2              ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst11|inst2 ; clk          ; clk         ; 0.000        ; 0.238      ; 0.861      ;
; 0.545 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst|inst2   ; clk          ; clk         ; 0.000        ; 0.034      ; 0.663      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                  ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst10|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst11|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst12|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst13|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst14|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst8|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst9|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst10|REG_1BIT:inst|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst10|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst11|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst12|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst13|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst14|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst8|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst9|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst11|REG_1BIT:inst|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst10|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst11|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst12|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst13|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst14|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst8|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst9|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst12|REG_1BIT:inst|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst10|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst11|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst12|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst13|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst14|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst8|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst9|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst13|REG_1BIT:inst|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst10|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst11|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst12|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst13|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst14|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst8|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst9|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst14|REG_1BIT:inst|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst10|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst11|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst12|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst13|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst14|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst8|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst9|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst15|REG_1BIT:inst|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst10|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst11|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst12|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst13|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst14|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst8|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst9|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst16|REG_1BIT:inst|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst10|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst11|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst12|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst13|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst14|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst8|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst9|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst17|REG_1BIT:inst|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst10|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst11|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst12|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst13|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst14|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst8|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst9|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst2|REG_1BIT:inst|inst2    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst10|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst11|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst12|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst13|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst14|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst8|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst9|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst3|REG_1BIT:inst|inst2    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst10|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst11|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst12|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst13|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst14|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst8|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst9|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst4|REG_1BIT:inst|inst2    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst10|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst11|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst12|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst13|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst14|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst8|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst9|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst5|REG_1BIT:inst|inst2    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst10|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst11|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD:inst|REG_1BYTE:inst6|REG_1BIT:inst12|inst2  ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; address[*]      ; clk        ; 1.123 ; 1.740 ; Rise       ; clk             ;
;  address[0]     ; clk        ; 1.099 ; 1.690 ; Rise       ; clk             ;
;  address[1]     ; clk        ; 1.114 ; 1.716 ; Rise       ; clk             ;
;  address[2]     ; clk        ; 1.051 ; 1.656 ; Rise       ; clk             ;
;  address[3]     ; clk        ; 1.109 ; 1.706 ; Rise       ; clk             ;
;  address[4]     ; clk        ; 1.018 ; 1.617 ; Rise       ; clk             ;
;  address[5]     ; clk        ; 1.077 ; 1.664 ; Rise       ; clk             ;
;  address[6]     ; clk        ; 1.123 ; 1.728 ; Rise       ; clk             ;
;  address[7]     ; clk        ; 1.089 ; 1.740 ; Rise       ; clk             ;
; confirm_address ; clk        ; 1.255 ; 1.838 ; Rise       ; clk             ;
; confirm_data    ; clk        ; 1.005 ; 1.572 ; Rise       ; clk             ;
; data[*]         ; clk        ; 0.969 ; 1.568 ; Rise       ; clk             ;
;  data[0]        ; clk        ; 0.926 ; 1.517 ; Rise       ; clk             ;
;  data[1]        ; clk        ; 0.966 ; 1.568 ; Rise       ; clk             ;
;  data[2]        ; clk        ; 0.772 ; 1.347 ; Rise       ; clk             ;
;  data[3]        ; clk        ; 0.968 ; 1.560 ; Rise       ; clk             ;
;  data[4]        ; clk        ; 0.580 ; 1.132 ; Rise       ; clk             ;
;  data[5]        ; clk        ; 0.750 ; 1.319 ; Rise       ; clk             ;
;  data[6]        ; clk        ; 0.593 ; 1.146 ; Rise       ; clk             ;
;  data[7]        ; clk        ; 0.969 ; 1.545 ; Rise       ; clk             ;
; read            ; clk        ; 1.261 ; 1.838 ; Rise       ; clk             ;
; write           ; clk        ; 1.862 ; 2.527 ; Rise       ; clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Hold Times                                                                    ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; address[*]      ; clk        ; -0.803 ; -1.389 ; Rise       ; clk             ;
;  address[0]     ; clk        ; -0.886 ; -1.470 ; Rise       ; clk             ;
;  address[1]     ; clk        ; -0.899 ; -1.494 ; Rise       ; clk             ;
;  address[2]     ; clk        ; -0.836 ; -1.426 ; Rise       ; clk             ;
;  address[3]     ; clk        ; -0.895 ; -1.485 ; Rise       ; clk             ;
;  address[4]     ; clk        ; -0.803 ; -1.389 ; Rise       ; clk             ;
;  address[5]     ; clk        ; -0.864 ; -1.444 ; Rise       ; clk             ;
;  address[6]     ; clk        ; -0.908 ; -1.505 ; Rise       ; clk             ;
;  address[7]     ; clk        ; -0.876 ; -1.516 ; Rise       ; clk             ;
; confirm_address ; clk        ; -1.094 ; -1.669 ; Rise       ; clk             ;
; confirm_data    ; clk        ; -0.845 ; -1.394 ; Rise       ; clk             ;
; data[*]         ; clk        ; -0.382 ; -0.922 ; Rise       ; clk             ;
;  data[0]        ; clk        ; -0.714 ; -1.291 ; Rise       ; clk             ;
;  data[1]        ; clk        ; -0.753 ; -1.340 ; Rise       ; clk             ;
;  data[2]        ; clk        ; -0.565 ; -1.128 ; Rise       ; clk             ;
;  data[3]        ; clk        ; -0.755 ; -1.334 ; Rise       ; clk             ;
;  data[4]        ; clk        ; -0.382 ; -0.922 ; Rise       ; clk             ;
;  data[5]        ; clk        ; -0.546 ; -1.102 ; Rise       ; clk             ;
;  data[6]        ; clk        ; -0.395 ; -0.936 ; Rise       ; clk             ;
;  data[7]        ; clk        ; -0.761 ; -1.330 ; Rise       ; clk             ;
; read            ; clk        ; -0.757 ; -1.313 ; Rise       ; clk             ;
; write           ; clk        ; -1.023 ; -1.592 ; Rise       ; clk             ;
+-----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; address_reg_out[*]  ; clk        ; 3.766 ; 3.853 ; Rise       ; clk             ;
;  address_reg_out[0] ; clk        ; 3.437 ; 3.500 ; Rise       ; clk             ;
;  address_reg_out[1] ; clk        ; 3.528 ; 3.585 ; Rise       ; clk             ;
;  address_reg_out[2] ; clk        ; 3.334 ; 3.423 ; Rise       ; clk             ;
;  address_reg_out[3] ; clk        ; 3.439 ; 3.499 ; Rise       ; clk             ;
;  address_reg_out[4] ; clk        ; 3.582 ; 3.655 ; Rise       ; clk             ;
;  address_reg_out[5] ; clk        ; 3.546 ; 3.611 ; Rise       ; clk             ;
;  address_reg_out[6] ; clk        ; 3.766 ; 3.853 ; Rise       ; clk             ;
;  address_reg_out[7] ; clk        ; 3.392 ; 3.435 ; Rise       ; clk             ;
; data_out[*]         ; clk        ; 3.750 ; 3.824 ; Rise       ; clk             ;
;  data_out[0]        ; clk        ; 3.396 ; 3.447 ; Rise       ; clk             ;
;  data_out[1]        ; clk        ; 3.365 ; 3.408 ; Rise       ; clk             ;
;  data_out[2]        ; clk        ; 3.572 ; 3.638 ; Rise       ; clk             ;
;  data_out[3]        ; clk        ; 3.385 ; 3.430 ; Rise       ; clk             ;
;  data_out[4]        ; clk        ; 3.657 ; 3.742 ; Rise       ; clk             ;
;  data_out[5]        ; clk        ; 3.750 ; 3.824 ; Rise       ; clk             ;
;  data_out[6]        ; clk        ; 3.573 ; 3.661 ; Rise       ; clk             ;
;  data_out[7]        ; clk        ; 3.437 ; 3.461 ; Rise       ; clk             ;
; data_reg_out[*]     ; clk        ; 4.110 ; 4.288 ; Rise       ; clk             ;
;  data_reg_out[0]    ; clk        ; 3.304 ; 3.345 ; Rise       ; clk             ;
;  data_reg_out[1]    ; clk        ; 3.307 ; 3.341 ; Rise       ; clk             ;
;  data_reg_out[2]    ; clk        ; 3.521 ; 3.600 ; Rise       ; clk             ;
;  data_reg_out[3]    ; clk        ; 3.296 ; 3.339 ; Rise       ; clk             ;
;  data_reg_out[4]    ; clk        ; 3.514 ; 3.582 ; Rise       ; clk             ;
;  data_reg_out[5]    ; clk        ; 3.564 ; 3.631 ; Rise       ; clk             ;
;  data_reg_out[6]    ; clk        ; 4.110 ; 4.288 ; Rise       ; clk             ;
;  data_reg_out[7]    ; clk        ; 3.145 ; 3.165 ; Rise       ; clk             ;
; morte[*]            ; clk        ; 5.171 ; 5.204 ; Rise       ; clk             ;
;  morte[0]           ; clk        ; 5.171 ; 5.204 ; Rise       ; clk             ;
;  morte[1]           ; clk        ; 5.105 ; 5.142 ; Rise       ; clk             ;
;  morte[2]           ; clk        ; 5.022 ; 5.113 ; Rise       ; clk             ;
;  morte[3]           ; clk        ; 4.973 ; 5.065 ; Rise       ; clk             ;
;  morte[4]           ; clk        ; 5.099 ; 5.157 ; Rise       ; clk             ;
;  morte[5]           ; clk        ; 5.116 ; 5.163 ; Rise       ; clk             ;
;  morte[6]           ; clk        ; 4.936 ; 4.964 ; Rise       ; clk             ;
;  morte[7]           ; clk        ; 5.019 ; 5.036 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; address_reg_out[*]  ; clk        ; 3.265 ; 3.351 ; Rise       ; clk             ;
;  address_reg_out[0] ; clk        ; 3.368 ; 3.427 ; Rise       ; clk             ;
;  address_reg_out[1] ; clk        ; 3.456 ; 3.510 ; Rise       ; clk             ;
;  address_reg_out[2] ; clk        ; 3.265 ; 3.351 ; Rise       ; clk             ;
;  address_reg_out[3] ; clk        ; 3.370 ; 3.427 ; Rise       ; clk             ;
;  address_reg_out[4] ; clk        ; 3.508 ; 3.577 ; Rise       ; clk             ;
;  address_reg_out[5] ; clk        ; 3.472 ; 3.534 ; Rise       ; clk             ;
;  address_reg_out[6] ; clk        ; 3.685 ; 3.768 ; Rise       ; clk             ;
;  address_reg_out[7] ; clk        ; 3.325 ; 3.365 ; Rise       ; clk             ;
; data_out[*]         ; clk        ; 3.299 ; 3.339 ; Rise       ; clk             ;
;  data_out[0]        ; clk        ; 3.329 ; 3.377 ; Rise       ; clk             ;
;  data_out[1]        ; clk        ; 3.299 ; 3.339 ; Rise       ; clk             ;
;  data_out[2]        ; clk        ; 3.497 ; 3.560 ; Rise       ; clk             ;
;  data_out[3]        ; clk        ; 3.318 ; 3.361 ; Rise       ; clk             ;
;  data_out[4]        ; clk        ; 3.574 ; 3.656 ; Rise       ; clk             ;
;  data_out[5]        ; clk        ; 3.669 ; 3.739 ; Rise       ; clk             ;
;  data_out[6]        ; clk        ; 3.494 ; 3.580 ; Rise       ; clk             ;
;  data_out[7]        ; clk        ; 3.369 ; 3.391 ; Rise       ; clk             ;
; data_reg_out[*]     ; clk        ; 3.088 ; 3.107 ; Rise       ; clk             ;
;  data_reg_out[0]    ; clk        ; 3.240 ; 3.278 ; Rise       ; clk             ;
;  data_reg_out[1]    ; clk        ; 3.244 ; 3.276 ; Rise       ; clk             ;
;  data_reg_out[2]    ; clk        ; 3.448 ; 3.523 ; Rise       ; clk             ;
;  data_reg_out[3]    ; clk        ; 3.233 ; 3.274 ; Rise       ; clk             ;
;  data_reg_out[4]    ; clk        ; 3.443 ; 3.507 ; Rise       ; clk             ;
;  data_reg_out[5]    ; clk        ; 3.491 ; 3.554 ; Rise       ; clk             ;
;  data_reg_out[6]    ; clk        ; 4.047 ; 4.223 ; Rise       ; clk             ;
;  data_reg_out[7]    ; clk        ; 3.088 ; 3.107 ; Rise       ; clk             ;
; morte[*]            ; clk        ; 3.662 ; 3.766 ; Rise       ; clk             ;
;  morte[0]           ; clk        ; 3.926 ; 3.965 ; Rise       ; clk             ;
;  morte[1]           ; clk        ; 3.945 ; 3.988 ; Rise       ; clk             ;
;  morte[2]           ; clk        ; 3.792 ; 3.833 ; Rise       ; clk             ;
;  morte[3]           ; clk        ; 3.662 ; 3.766 ; Rise       ; clk             ;
;  morte[4]           ; clk        ; 3.965 ; 4.025 ; Rise       ; clk             ;
;  morte[5]           ; clk        ; 4.038 ; 4.087 ; Rise       ; clk             ;
;  morte[6]           ; clk        ; 3.825 ; 3.890 ; Rise       ; clk             ;
;  morte[7]           ; clk        ; 3.879 ; 3.885 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.223   ; 0.177 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -2.223   ; 0.177 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -228.646 ; 0.0   ; 0.0      ; 0.0     ; -165.261            ;
;  clk             ; -228.646 ; 0.000 ; N/A      ; N/A     ; -165.261            ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; address[*]      ; clk        ; 2.035 ; 2.463 ; Rise       ; clk             ;
;  address[0]     ; clk        ; 1.968 ; 2.402 ; Rise       ; clk             ;
;  address[1]     ; clk        ; 2.028 ; 2.448 ; Rise       ; clk             ;
;  address[2]     ; clk        ; 1.878 ; 2.287 ; Rise       ; clk             ;
;  address[3]     ; clk        ; 1.985 ; 2.444 ; Rise       ; clk             ;
;  address[4]     ; clk        ; 1.838 ; 2.226 ; Rise       ; clk             ;
;  address[5]     ; clk        ; 1.933 ; 2.374 ; Rise       ; clk             ;
;  address[6]     ; clk        ; 2.035 ; 2.463 ; Rise       ; clk             ;
;  address[7]     ; clk        ; 1.986 ; 2.458 ; Rise       ; clk             ;
; confirm_address ; clk        ; 2.279 ; 2.644 ; Rise       ; clk             ;
; confirm_data    ; clk        ; 1.820 ; 2.235 ; Rise       ; clk             ;
; data[*]         ; clk        ; 1.733 ; 2.165 ; Rise       ; clk             ;
;  data[0]        ; clk        ; 1.652 ; 2.075 ; Rise       ; clk             ;
;  data[1]        ; clk        ; 1.725 ; 2.165 ; Rise       ; clk             ;
;  data[2]        ; clk        ; 1.392 ; 1.823 ; Rise       ; clk             ;
;  data[3]        ; clk        ; 1.696 ; 2.136 ; Rise       ; clk             ;
;  data[4]        ; clk        ; 1.085 ; 1.495 ; Rise       ; clk             ;
;  data[5]        ; clk        ; 1.349 ; 1.775 ; Rise       ; clk             ;
;  data[6]        ; clk        ; 1.100 ; 1.509 ; Rise       ; clk             ;
;  data[7]        ; clk        ; 1.733 ; 2.160 ; Rise       ; clk             ;
; read            ; clk        ; 2.263 ; 2.669 ; Rise       ; clk             ;
; write           ; clk        ; 3.406 ; 3.805 ; Rise       ; clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Hold Times                                                                    ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; address[*]      ; clk        ; -0.803 ; -1.389 ; Rise       ; clk             ;
;  address[0]     ; clk        ; -0.886 ; -1.470 ; Rise       ; clk             ;
;  address[1]     ; clk        ; -0.899 ; -1.494 ; Rise       ; clk             ;
;  address[2]     ; clk        ; -0.836 ; -1.426 ; Rise       ; clk             ;
;  address[3]     ; clk        ; -0.895 ; -1.485 ; Rise       ; clk             ;
;  address[4]     ; clk        ; -0.803 ; -1.389 ; Rise       ; clk             ;
;  address[5]     ; clk        ; -0.864 ; -1.444 ; Rise       ; clk             ;
;  address[6]     ; clk        ; -0.908 ; -1.505 ; Rise       ; clk             ;
;  address[7]     ; clk        ; -0.876 ; -1.516 ; Rise       ; clk             ;
; confirm_address ; clk        ; -1.094 ; -1.669 ; Rise       ; clk             ;
; confirm_data    ; clk        ; -0.845 ; -1.394 ; Rise       ; clk             ;
; data[*]         ; clk        ; -0.382 ; -0.900 ; Rise       ; clk             ;
;  data[0]        ; clk        ; -0.714 ; -1.291 ; Rise       ; clk             ;
;  data[1]        ; clk        ; -0.753 ; -1.340 ; Rise       ; clk             ;
;  data[2]        ; clk        ; -0.565 ; -1.128 ; Rise       ; clk             ;
;  data[3]        ; clk        ; -0.755 ; -1.334 ; Rise       ; clk             ;
;  data[4]        ; clk        ; -0.382 ; -0.900 ; Rise       ; clk             ;
;  data[5]        ; clk        ; -0.546 ; -1.102 ; Rise       ; clk             ;
;  data[6]        ; clk        ; -0.395 ; -0.913 ; Rise       ; clk             ;
;  data[7]        ; clk        ; -0.761 ; -1.330 ; Rise       ; clk             ;
; read            ; clk        ; -0.757 ; -1.313 ; Rise       ; clk             ;
; write           ; clk        ; -1.023 ; -1.592 ; Rise       ; clk             ;
+-----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; address_reg_out[*]  ; clk        ; 6.296 ; 6.301 ; Rise       ; clk             ;
;  address_reg_out[0] ; clk        ; 5.715 ; 5.778 ; Rise       ; clk             ;
;  address_reg_out[1] ; clk        ; 5.885 ; 5.905 ; Rise       ; clk             ;
;  address_reg_out[2] ; clk        ; 5.611 ; 5.628 ; Rise       ; clk             ;
;  address_reg_out[3] ; clk        ; 5.706 ; 5.738 ; Rise       ; clk             ;
;  address_reg_out[4] ; clk        ; 5.950 ; 5.975 ; Rise       ; clk             ;
;  address_reg_out[5] ; clk        ; 5.896 ; 5.911 ; Rise       ; clk             ;
;  address_reg_out[6] ; clk        ; 6.296 ; 6.301 ; Rise       ; clk             ;
;  address_reg_out[7] ; clk        ; 5.642 ; 5.655 ; Rise       ; clk             ;
; data_out[*]         ; clk        ; 6.278 ; 6.321 ; Rise       ; clk             ;
;  data_out[0]        ; clk        ; 5.641 ; 5.666 ; Rise       ; clk             ;
;  data_out[1]        ; clk        ; 5.577 ; 5.618 ; Rise       ; clk             ;
;  data_out[2]        ; clk        ; 5.915 ; 5.987 ; Rise       ; clk             ;
;  data_out[3]        ; clk        ; 5.600 ; 5.642 ; Rise       ; clk             ;
;  data_out[4]        ; clk        ; 6.160 ; 6.187 ; Rise       ; clk             ;
;  data_out[5]        ; clk        ; 6.278 ; 6.321 ; Rise       ; clk             ;
;  data_out[6]        ; clk        ; 6.087 ; 6.078 ; Rise       ; clk             ;
;  data_out[7]        ; clk        ; 5.730 ; 5.747 ; Rise       ; clk             ;
; data_reg_out[*]     ; clk        ; 6.658 ; 6.791 ; Rise       ; clk             ;
;  data_reg_out[0]    ; clk        ; 5.444 ; 5.502 ; Rise       ; clk             ;
;  data_reg_out[1]    ; clk        ; 5.453 ; 5.477 ; Rise       ; clk             ;
;  data_reg_out[2]    ; clk        ; 5.856 ; 5.880 ; Rise       ; clk             ;
;  data_reg_out[3]    ; clk        ; 5.435 ; 5.490 ; Rise       ; clk             ;
;  data_reg_out[4]    ; clk        ; 5.885 ; 5.901 ; Rise       ; clk             ;
;  data_reg_out[5]    ; clk        ; 5.899 ; 5.947 ; Rise       ; clk             ;
;  data_reg_out[6]    ; clk        ; 6.658 ; 6.791 ; Rise       ; clk             ;
;  data_reg_out[7]    ; clk        ; 5.185 ; 5.219 ; Rise       ; clk             ;
; morte[*]            ; clk        ; 8.778 ; 8.749 ; Rise       ; clk             ;
;  morte[0]           ; clk        ; 8.778 ; 8.749 ; Rise       ; clk             ;
;  morte[1]           ; clk        ; 8.630 ; 8.620 ; Rise       ; clk             ;
;  morte[2]           ; clk        ; 8.480 ; 8.584 ; Rise       ; clk             ;
;  morte[3]           ; clk        ; 8.559 ; 8.519 ; Rise       ; clk             ;
;  morte[4]           ; clk        ; 8.646 ; 8.613 ; Rise       ; clk             ;
;  morte[5]           ; clk        ; 8.607 ; 8.603 ; Rise       ; clk             ;
;  morte[6]           ; clk        ; 8.302 ; 8.311 ; Rise       ; clk             ;
;  morte[7]           ; clk        ; 8.448 ; 8.442 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; address_reg_out[*]  ; clk        ; 3.265 ; 3.351 ; Rise       ; clk             ;
;  address_reg_out[0] ; clk        ; 3.368 ; 3.427 ; Rise       ; clk             ;
;  address_reg_out[1] ; clk        ; 3.456 ; 3.510 ; Rise       ; clk             ;
;  address_reg_out[2] ; clk        ; 3.265 ; 3.351 ; Rise       ; clk             ;
;  address_reg_out[3] ; clk        ; 3.370 ; 3.427 ; Rise       ; clk             ;
;  address_reg_out[4] ; clk        ; 3.508 ; 3.577 ; Rise       ; clk             ;
;  address_reg_out[5] ; clk        ; 3.472 ; 3.534 ; Rise       ; clk             ;
;  address_reg_out[6] ; clk        ; 3.685 ; 3.768 ; Rise       ; clk             ;
;  address_reg_out[7] ; clk        ; 3.325 ; 3.365 ; Rise       ; clk             ;
; data_out[*]         ; clk        ; 3.299 ; 3.339 ; Rise       ; clk             ;
;  data_out[0]        ; clk        ; 3.329 ; 3.377 ; Rise       ; clk             ;
;  data_out[1]        ; clk        ; 3.299 ; 3.339 ; Rise       ; clk             ;
;  data_out[2]        ; clk        ; 3.497 ; 3.560 ; Rise       ; clk             ;
;  data_out[3]        ; clk        ; 3.318 ; 3.361 ; Rise       ; clk             ;
;  data_out[4]        ; clk        ; 3.574 ; 3.656 ; Rise       ; clk             ;
;  data_out[5]        ; clk        ; 3.669 ; 3.739 ; Rise       ; clk             ;
;  data_out[6]        ; clk        ; 3.494 ; 3.580 ; Rise       ; clk             ;
;  data_out[7]        ; clk        ; 3.369 ; 3.391 ; Rise       ; clk             ;
; data_reg_out[*]     ; clk        ; 3.088 ; 3.107 ; Rise       ; clk             ;
;  data_reg_out[0]    ; clk        ; 3.240 ; 3.278 ; Rise       ; clk             ;
;  data_reg_out[1]    ; clk        ; 3.244 ; 3.276 ; Rise       ; clk             ;
;  data_reg_out[2]    ; clk        ; 3.448 ; 3.523 ; Rise       ; clk             ;
;  data_reg_out[3]    ; clk        ; 3.233 ; 3.274 ; Rise       ; clk             ;
;  data_reg_out[4]    ; clk        ; 3.443 ; 3.507 ; Rise       ; clk             ;
;  data_reg_out[5]    ; clk        ; 3.491 ; 3.554 ; Rise       ; clk             ;
;  data_reg_out[6]    ; clk        ; 4.047 ; 4.223 ; Rise       ; clk             ;
;  data_reg_out[7]    ; clk        ; 3.088 ; 3.107 ; Rise       ; clk             ;
; morte[*]            ; clk        ; 3.662 ; 3.766 ; Rise       ; clk             ;
;  morte[0]           ; clk        ; 3.926 ; 3.965 ; Rise       ; clk             ;
;  morte[1]           ; clk        ; 3.945 ; 3.988 ; Rise       ; clk             ;
;  morte[2]           ; clk        ; 3.792 ; 3.833 ; Rise       ; clk             ;
;  morte[3]           ; clk        ; 3.662 ; 3.766 ; Rise       ; clk             ;
;  morte[4]           ; clk        ; 3.965 ; 4.025 ; Rise       ; clk             ;
;  morte[5]           ; clk        ; 4.038 ; 4.087 ; Rise       ; clk             ;
;  morte[6]           ; clk        ; 3.825 ; 3.890 ; Rise       ; clk             ;
;  morte[7]           ; clk        ; 3.879 ; 3.885 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; address_reg_out[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; address_reg_out[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; address_reg_out[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; address_reg_out[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; address_reg_out[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; address_reg_out[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; address_reg_out[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; address_reg_out[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_reg_out[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_reg_out[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_reg_out[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_reg_out[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_reg_out[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_reg_out[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_reg_out[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_reg_out[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; morte[7]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; morte[6]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; morte[5]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; morte[4]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; morte[3]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; morte[2]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; morte[1]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; morte[0]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; address[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; confirm_address         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; read                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data[7]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; confirm_data            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data[6]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data[5]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data[4]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data[3]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data[2]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data[1]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data[0]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; write                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; address_reg_out[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; address_reg_out[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; address_reg_out[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; address_reg_out[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; address_reg_out[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; address_reg_out[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; address_reg_out[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; address_reg_out[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; data_out[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; data_out[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; data_out[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; data_out[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_out[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; data_out[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; data_out[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; data_out[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; data_reg_out[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; data_reg_out[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; data_reg_out[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; data_reg_out[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; data_reg_out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; data_reg_out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; data_reg_out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; data_reg_out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; morte[7]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; morte[6]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; morte[5]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; morte[4]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; morte[3]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; morte[2]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; morte[1]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; morte[0]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; address_reg_out[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; address_reg_out[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; address_reg_out[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; address_reg_out[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; address_reg_out[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; address_reg_out[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; address_reg_out[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; address_reg_out[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; data_out[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; data_out[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; data_out[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; data_out[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_out[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; data_out[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; data_out[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; data_out[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; data_reg_out[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; data_reg_out[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; data_reg_out[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; data_reg_out[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; data_reg_out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; data_reg_out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; data_reg_out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; data_reg_out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; morte[7]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; morte[6]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; morte[5]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; morte[4]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; morte[3]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; morte[2]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; morte[1]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; morte[0]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 888      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 888      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 20    ; 20   ;
; Unconstrained Input Port Paths  ; 168   ; 168  ;
; Unconstrained Output Ports      ; 32    ; 32   ;
; Unconstrained Output Port Paths ; 184   ; 184  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Mon Mar 27 15:17:26 2023
Info: Command: quartus_sta trabalhofinalcd -c trabalhofinalcd
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'trabalhofinalcd.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.223
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.223            -228.646 clk 
Info (332146): Worst-case hold slack is 0.361
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.361               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -155.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.915
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.915            -193.046 clk 
Info (332146): Worst-case hold slack is 0.341
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.341               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -155.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.819
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.819             -70.043 clk 
Info (332146): Worst-case hold slack is 0.177
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.177               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -165.261 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4708 megabytes
    Info: Processing ended: Mon Mar 27 15:17:28 2023
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


