<map id="Grafico della gerarchia delle classi" name="Grafico della gerarchia delle classi">
<area shape="rect" id="node1" href="$class_butterfly_cell.html" title="implementazione VHDL dello swap usato nel decodificatore di Reed&#45;Muller " alt="" coords="678,31,773,57"/>
<area shape="rect" id="node2" href="$class_r_m_decoder.html" title="Implementazione VHDL del decodificatore per codici di Reed&#45;Muller(1,m) " alt="" coords="825,81,917,108"/>
<area shape="rect" id="node3" href="$classtb___r_m_decoder.html" title="tb_RMDecoder" alt="" coords="965,81,1076,108"/>
<area shape="rect" id="node4" href="$classcomparator2bit.html" title="Implementazione VHDL Data Flow di un comparatore a 2 bit che tiene conto anche del risutato di un con..." alt="" coords="308,5,416,32"/>
<area shape="rect" id="node5" href="$classgeneric__comparator.html" title="Implementazione VHDL Structural di un generico comparatore a maggioranza di due stringhe di width bit..." alt="" coords="477,5,613,32"/>
<area shape="rect" id="node6" href="$classmajority__voter.html" title="Implementazione VHDL Structural del majority voter. " alt="" coords="673,81,777,108"/>
<area shape="rect" id="node7" href="$classfull__adder.html" title="full_adder" alt="" coords="5,81,84,108"/>
<area shape="rect" id="node8" href="$classparallel__counter__4.html" title="parallel_counter_4" alt="" coords="133,56,259,83"/>
<area shape="rect" id="node10" href="$classripple__carry__adder.html" title="Implementazione VHDL Structural di un Ripple Carry Adder generico a N bit. " alt="" coords="132,107,260,133"/>
<area shape="rect" id="node9" href="$classparallel__counter__block.html" title="Implementazione VHDL Structural del Modulo 1 : genera width/4 contatori paralleli a 4 bit..." alt="" coords="469,56,620,83"/>
<area shape="rect" id="node11" href="$classadder__block.html" title="Implementazione VHDL Structural di un generico livello del componente generic_adder. Tale livello Ã¨ costituito da 2^level addizionatori che lavorano in parallelo, di dimensione dipendente dal livello corrente: N = number_bit_for_operand + log2(number_operand)&#45;level&#45;1. " alt="" coords="316,107,408,133"/>
<area shape="rect" id="node12" href="$classgeneric__adder__pipelined.html" title="Implementazione VHDL Structural di un addizionatore generico pipelined : M operandi di N bit..." alt="" coords="464,107,625,133"/>
<area shape="rect" id="node13" href="$class_generic_buffer.html" title="Registro di dimensione generica. " alt="" coords="311,157,413,184"/>
</map>
