Vivado Simulator v2022.2
Copyright 1986-1999, 2001-2022 Xilinx, Inc. All Rights Reserved.
Running: C:/Xilinx/Vivado/2022.2/bin/unwrapped/win64.o/xelab.exe --incr --debug typical --relax --mt 2 -L xil_defaultlib -L xbip_utils_v3_0_10 -L xbip_pipe_v3_0_6 -L xbip_bram18k_v3_0_6 -L mult_gen_v12_0_18 -L axi_utils_v2_0_6 -L xbip_dsp48_wrapper_v3_0_4 -L xbip_dsp48_addsub_v3_0_6 -L floating_point_v7_0_20 -L xbip_dsp48_mult_v3_0_6 -L xbip_dsp48_multadd_v3_0_6 -L div_gen_v5_1_19 -L c_reg_fd_v12_0_6 -L xbip_addsub_v3_0_6 -L c_addsub_v12_0_14 -L xilinx_vip -L unisims_ver -L unimacro_ver -L secureip -L xpm --snapshot tb_rgb2ycbcr_behav xil_defaultlib.tb_rgb2ycbcr xil_defaultlib.glbl -log elaborate.log 
Using 2 slave threads.
Starting static elaboration
Pass Through NonSizing Optimizer
WARNING: [VRFC 10-9380] size mismatch in mixed-language port association of VHDL port 'm_axis_dout_tdata' [C:/Users/bjsmn1/Desktop/Uczelnia/SDwUP/Projekt/tor_wizyjny/tor_wizyjny.srcs/sources_1/imports/sr_projekt_wizyjny/rgb2hsv.v:202]
WARNING: [VRFC 10-9380] size mismatch in mixed-language port association of VHDL port 'm_axis_dout_tdata' [C:/Users/bjsmn1/Desktop/Uczelnia/SDwUP/Projekt/tor_wizyjny/tor_wizyjny.srcs/sources_1/imports/sr_projekt_wizyjny/rgb2hsv.v:208]
WARNING: [VRFC 10-9380] size mismatch in mixed-language port association of VHDL port 'm_axis_dout_tdata' [C:/Users/bjsmn1/Desktop/Uczelnia/SDwUP/Projekt/tor_wizyjny/tor_wizyjny.srcs/sources_1/imports/sr_projekt_wizyjny/rgb2hsv.v:214]
WARNING: [VRFC 10-9380] size mismatch in mixed-language port association of VHDL port 's_axis_dividend_tdata' [C:/Users/bjsmn1/Desktop/Uczelnia/SDwUP/Projekt/tor_wizyjny/tor_wizyjny.srcs/sources_1/imports/sr_projekt_wizyjny/rgb2hsv.v:283]
WARNING: [VRFC 10-9380] size mismatch in mixed-language port association of VHDL port 's_axis_dividend_tdata' [C:/Users/bjsmn1/Desktop/Uczelnia/SDwUP/Projekt/tor_wizyjny/tor_wizyjny.srcs/sources_1/imports/sr_projekt_wizyjny/rgb2hsv.v:293]
WARNING: [VRFC 10-9380] size mismatch in mixed-language port association of VHDL port 's_axis_dividend_tdata' [C:/Users/bjsmn1/Desktop/Uczelnia/SDwUP/Projekt/tor_wizyjny/tor_wizyjny.srcs/sources_1/imports/sr_projekt_wizyjny/rgb2hsv.v:330]
WARNING: [VRFC 10-9380] size mismatch in mixed-language port association of VHDL port 's_axis_dividend_tdata' [C:/Users/bjsmn1/Desktop/Uczelnia/SDwUP/Projekt/tor_wizyjny/tor_wizyjny.srcs/sources_1/imports/sr_projekt_wizyjny/rgb2hsv.v:339]
WARNING: [VRFC 10-9380] size mismatch in mixed-language port association of VHDL port 's_axis_dividend_tdata' [C:/Users/bjsmn1/Desktop/Uczelnia/SDwUP/Projekt/tor_wizyjny/tor_wizyjny.srcs/sources_1/imports/sr_projekt_wizyjny/rgb2hsv.v:348]
WARNING: [VRFC 10-3091] actual bit length 32 differs from formal bit length 1 for port 'ce' [C:/Users/bjsmn1/Desktop/Uczelnia/SDwUP/Projekt/tor_wizyjny/tor_wizyjny.srcs/sim_1/new/tb_rgb2ycbcr.v:23]
WARNING: [VRFC 10-3091] actual bit length 32 differs from formal bit length 1 for port 'rst' [C:/Users/bjsmn1/Desktop/Uczelnia/SDwUP/Projekt/tor_wizyjny/tor_wizyjny.srcs/sources_1/new/delay_line.v:93]
WARNING: [VRFC 10-3091] actual bit length 32 differs from formal bit length 1 for port 'ce' [C:/Users/bjsmn1/Desktop/Uczelnia/SDwUP/Projekt/tor_wizyjny/tor_wizyjny.srcs/sim_1/new/tb_rgb2ycbcr.v:30]
WARNING: [VRFC 10-5021] port 'v_sync' is not connected on this instance [C:/Users/bjsmn1/Desktop/Uczelnia/SDwUP/Projekt/tor_wizyjny/tor_wizyjny.srcs/sim_1/new/tb_rgb2ycbcr.v:21]
WARNING: [VRFC 10-5021] port 'de_in' is not connected on this instance [C:/Users/bjsmn1/Desktop/Uczelnia/SDwUP/Projekt/tor_wizyjny/tor_wizyjny.srcs/sim_1/new/tb_rgb2ycbcr.v:28]
WARNING: [VRFC 10-5021] port 'm_axis_dout_tvalid' is not connected on this instance [C:/Users/bjsmn1/Desktop/Uczelnia/SDwUP/Projekt/tor_wizyjny/tor_wizyjny.srcs/sources_1/imports/sr_projekt_wizyjny/rgb2hsv.v:202]
WARNING: [VRFC 10-5021] port 'm_axis_dout_tvalid' is not connected on this instance [C:/Users/bjsmn1/Desktop/Uczelnia/SDwUP/Projekt/tor_wizyjny/tor_wizyjny.srcs/sources_1/imports/sr_projekt_wizyjny/rgb2hsv.v:208]
WARNING: [VRFC 10-5021] port 'm_axis_dout_tvalid' is not connected on this instance [C:/Users/bjsmn1/Desktop/Uczelnia/SDwUP/Projekt/tor_wizyjny/tor_wizyjny.srcs/sources_1/imports/sr_projekt_wizyjny/rgb2hsv.v:214]
WARNING: [VRFC 10-5021] port 'm_axis_dout_tvalid' is not connected on this instance [C:/Users/bjsmn1/Desktop/Uczelnia/SDwUP/Projekt/tor_wizyjny/tor_wizyjny.srcs/sources_1/imports/sr_projekt_wizyjny/rgb2hsv.v:283]
WARNING: [VRFC 10-5021] port 'm_axis_dout_tvalid' is not connected on this instance [C:/Users/bjsmn1/Desktop/Uczelnia/SDwUP/Projekt/tor_wizyjny/tor_wizyjny.srcs/sources_1/imports/sr_projekt_wizyjny/rgb2hsv.v:293]
WARNING: [VRFC 10-5021] port 'm_axis_dout_tvalid' is not connected on this instance [C:/Users/bjsmn1/Desktop/Uczelnia/SDwUP/Projekt/tor_wizyjny/tor_wizyjny.srcs/sources_1/imports/sr_projekt_wizyjny/rgb2hsv.v:330]
WARNING: [VRFC 10-5021] port 'm_axis_dout_tvalid' is not connected on this instance [C:/Users/bjsmn1/Desktop/Uczelnia/SDwUP/Projekt/tor_wizyjny/tor_wizyjny.srcs/sources_1/imports/sr_projekt_wizyjny/rgb2hsv.v:339]
WARNING: [VRFC 10-5021] port 'm_axis_dout_tvalid' is not connected on this instance [C:/Users/bjsmn1/Desktop/Uczelnia/SDwUP/Projekt/tor_wizyjny/tor_wizyjny.srcs/sources_1/imports/sr_projekt_wizyjny/rgb2hsv.v:348]
Completed static elaboration
INFO: [XSIM 43-4323] No Change in HDL. Linking previously generated obj files to create kernel
