# vcc
==============================
基于python的verilog代码解析生成工具


License
==============================

GNU General Public License v3.0 https://www.gnu.org/licenses/gpl-3.0.html

计划用于解析简单的verilog文件，用于生成wire定义，reg定义，端口声明，模块例化。
生成简单的分析信号

支持verilog 1995版本的语法
