# GuÃ­a de Procedimientos: ImplementaciÃ³n de Compuertas LÃ³gicas

**Fecha:** 19 de octubre de 2025  
**VersiÃ³n:** 1.1.2  
**Proyecto:** 8-Bits Processor  

---

## ğŸ‡ªğŸ‡¸ ESPAÃ‘OL

## Procedimiento 1: Fundamentos TeÃ³ricos de Compuertas LÃ³gicas

### Compuertas Implementadas

#### 1. Compuerta AND
- **FunciÃ³n:** Retorna 1 solo cuando ambas entradas son 1
- **Tabla de verdad:**
  ```
  A | B | A AND B
  0 | 0 |    0
  0 | 1 |    0
  1 | 0 |    0
  1 | 1 |    1
  ```

#### 2. Compuerta OR
- **FunciÃ³n:** Retorna 1 cuando al menos una entrada es 1
- **Tabla de verdad:**
  ```
  A | B | A OR B
  0 | 0 |   0
  0 | 1 |   1
  1 | 0 |   1
  1 | 1 |   1
  ```

#### 3. Compuerta NOT
- **FunciÃ³n:** Invierte el valor de entrada
- **Tabla de verdad:**
  ```
  A | NOT A
  0 |   1
  1 |   0
  ```

**Nota:** Para compuertas derivadas (XOR, NAND, NOR, XNOR), consultar [bitacora1.1.3.md](../derivedGates/bitacora1.1.3.md)

## Procedimiento 2: SimulaciÃ³n en Tinkercad

### Circuito AND - Compuerta Y

**ğŸ”— SimulaciÃ³n Interactiva:**
<div class="embed-simulation">
<iframe src="https://www.tinkercad.com/embed/gLxxwnVH0Df-and?editbtn=1" frameborder="0" marginwidth="0" marginheight="0" allowfullscreen></iframe>
</div>

**ConfiguraciÃ³n del circuito:**
- 2x Interruptores (Switch) como entradas A y B
- 1x Transistor NPN para cada entrada
- 2x Resistencias de 1kÎ© (bases de transistores)
- 1x Resistencia limitadora de corriente del LED
- 1x LED como indicador de salida
- Conexiones en serie para simular operaciÃ³n AND

**Funcionamiento:**
- **Ambos switches OFF:** LED apagado (0 AND 0 = 0)
- **Un switch ON:** LED apagado (1 AND 0 = 0 Ã³ 0 AND 1 = 0)
- **Ambos switches ON:** LED encendido (1 AND 1 = 1)

### Circuito OR - Compuerta O

**ğŸ”— SimulaciÃ³n Interactiva:**
<div class="embed-simulation">
<iframe src="https://www.tinkercad.com/embed/cm3geL9L1aG-or?editbtn=1" frameborder="0" marginwidth="0" marginheight="0" allowfullscreen></iframe>
</div>

**ConfiguraciÃ³n del circuito:**
- 2x Interruptores (Switch) como entradas A y B
- 2x Transistores NPN en paralelo
- 2x Resistencias de 1kÎ© (bases de transistores)
- 1x Resistencia limitadora de corriente del LED
- 1x LED como indicador de salida
- Conexiones en paralelo para simular operaciÃ³n OR

**Funcionamiento:**
- **Ambos switches OFF:** LED apagado (0 OR 0 = 0)
- **Un switch ON:** LED encendido (1 OR 0 = 1 Ã³ 0 OR 1 = 1)
- **Ambos switches ON:** LED encendido (1 OR 1 = 1)

### Circuito NOT - Compuerta NO

**ğŸ”— SimulaciÃ³n Interactiva:**
<div class="embed-simulation">
<iframe src="https://www.tinkercad.com/embed/aQ5fxvKhfP8-not?editbtn=1" frameborder="0" marginwidth="0" marginheight="0" allowfullscreen></iframe>
</div>

**ConfiguraciÃ³n del circuito:**
- 1x Interruptor (Switch) como entrada A
- 1x Transistor NPN configurado como inversor
- 1x Resistencia de 1kÎ© (base del transistor)
- Resistencias de pull-up y limitadoras segÃºn diseÃ±o del circuito
- 1x LED como indicador de salida
- ConfiguraciÃ³n inversora: LED encendido cuando entrada estÃ¡ desactivada

**Funcionamiento:**
- **Switch OFF:** LED encendido (NOT 0 = 1)
- **Switch ON:** LED apagado (NOT 1 = 0)

## Procedimiento 3: AnÃ¡lisis de los Experimentos

#### 1. ValidaciÃ³n de Tablas de Verdad
âœ… **AND:** Comportamiento verificado - Solo se activa con ambas entradas en 1  
âœ… **OR:** Comportamiento verificado - Se activa con cualquier entrada en 1  
âœ… **NOT:** Comportamiento verificado - Invierte la entrada correctamente

**Nota:** Para validaciÃ³n de compuertas derivadas (XOR, NAND, NOR, XNOR), consultar [bitacora1.1.3.md](../derivedGates/bitacora1.1.3.md)  

#### 2. Consideraciones de Hardware
- **Corriente del LED:** Calculada segÃºn las resistencias especÃ­ficas de cada circuito
- **ConfiguraciÃ³n de transistores:** NPN utilizados como switches digitales
- **Resistencias de base:** 1kÎ© para limitar corriente de base y proteger transistores
- **AlimentaciÃ³n:** 9V utilizado para suministro de energÃ­a principal

#### 3. Correspondencia Hardware-Software
- **Estados binarios:** RepresentaciÃ³n fÃ­sica (LED ON/OFF) corresponde a software (1/0)
- **LÃ³gica booleana:** Circuitos fÃ­sicos implementan las mismas operaciones que el cÃ³digo
- **Escalabilidad:** Principios aplicables a circuitos integrados mÃ¡s complejos

## Procedimiento 3: ImplementaciÃ³n en JavaScript

### Archivo Principal (logicGates.js)

```javascript
export function AND(input1, input2) {
    return (input1 && input2) ? 1 : 0;
}

export function OR(input1, input2) {
    return (input1 || input2) ? 1 : 0;
}

export function NOT(input) {
    return input ? 0 : 1;
}

const logicGates = {
    AND,
    OR,
    NOT
};

export default logicGates;
```

**Nota:** Para implementaciÃ³n de compuertas derivadas (XOR, NAND, NOR, XNOR), consultar [bitacora1.1.3.md](../derivedGates/bitacora1.1.3.md)

### Archivo de Pruebas (logicGatesTest.js)

```javascript
import logicGates from './logicGates.js';

const { AND, OR, NOT } = logicGates;

function testAND(input1, input2) {
    const result = (input1 && input2) ? 1 : 0;
    const input1Emoji = input1 ? "ğŸŸ¡" : "âš«";
    const input2Emoji = input2 ? "ğŸŸ¡" : "âš«";
    const resultEmoji = result ? "ğŸŸ¡" : "âš«";
    console.log("The result of AND between", input1Emoji, "and", input2Emoji, "is:", resultEmoji);
    return result;
}

function testOR(input1, input2) {
    const result = (input1 || input2) ? 1 : 0;
    const input1Emoji = input1 ? "ğŸŸ¡" : "âš«";
    const input2Emoji = input2 ? "ğŸŸ¡" : "âš«";
    const resultEmoji = result ? "ğŸŸ¡" : "âš«";
    console.log("The result of OR between", input1Emoji, "and", input2Emoji, "is:", resultEmoji);
    return result;
}

function testNOT(input) {
    const result = input ? 0 : 1;
    const inputEmoji = input ? "ğŸŸ¡" : "âš«";
    const resultEmoji = result ? "ğŸŸ¡" : "âš«";
    console.log("The result of NOT logic", inputEmoji, "is:", resultEmoji);
    return result;
}

// Comprehensive testing of all gates
console.log("=== Tests: AND ===");
testAND(1, 0);
testAND(1, 1);
testAND(0, 0);
testAND(0, 1);

console.log("\n=== Tests: OR ===");
testOR(1, 0);
testOR(1, 1);
testOR(0, 0);
testOR(0, 1);

console.log("\n=== Tests: NOT ===");
testNOT(AND(1, 0));
testNOT(AND(1, 1));
```

## Procedimiento 4: CaracterÃ­sticas de la ImplementaciÃ³n

### 1. DiseÃ±o Modular
- **ExportaciÃ³n individual:** Cada compuerta se exporta como funciÃ³n independiente
- **ExportaciÃ³n por defecto:** Objeto `logicGates` contiene todas las funciones
- **ReutilizaciÃ³n:** Las compuertas pueden usar otras compuertas

### 2. NormalizaciÃ³n Binaria
- **Entrada flexible:** Acepta valores truthy/falsy de JavaScript
- **Salida consistente:** Siempre retorna 0 o 1 explÃ­citamente
- **Comportamiento predecible:** ConversiÃ³n automÃ¡tica a valores binarios

### 3. Sistema de Pruebas Integral
- **Cobertura completa:** Todas las combinaciones de entrada probadas
- **VisualizaciÃ³n clara:** Emojis (ğŸŸ¡=1, âš«=0) para fÃ¡cil comprensiÃ³n
- **ComposiciÃ³n de compuertas:** NOT utiliza resultados de AND para demostrar interoperabilidad

## Resultados de EjecuciÃ³n

### Pruebas AND
```
The result of AND between ğŸŸ¡ and âš« is: âš«
The result of AND between ğŸŸ¡ and ğŸŸ¡ is: ğŸŸ¡
The result of AND between âš« and âš« is: âš«
The result of AND between âš« and ğŸŸ¡ is: âš«
```

### Pruebas OR
```
The result of OR between ğŸŸ¡ and âš« is: ğŸŸ¡
The result of OR between ğŸŸ¡ and ğŸŸ¡ is: ğŸŸ¡
The result of OR between âš« and âš« is: âš«
The result of OR between âš« and ğŸŸ¡ is: ğŸŸ¡
```

### Pruebas NOT
```
The result of NOT logic âš« is: ğŸŸ¡
The result of NOT logic ğŸŸ¡ is: âš«
```

## AnÃ¡lisis TÃ©cnico

### 1. Consistencia con Ãlgebra Booleana
âœ… **AND:** Implementa correctamente la multiplicaciÃ³n lÃ³gica  
âœ… **OR:** Implementa correctamente la suma lÃ³gica  
âœ… **NOT:** Implementa correctamente la negaciÃ³n lÃ³gica  

### 2. OptimizaciÃ³n de CÃ³digo
- **Operadores ternarios:** Uso eficiente de `? :` para conversiÃ³n binaria
- **Operadores lÃ³gicos nativos:** Aprovecha `&&`, `||` de JavaScript
- **Estructura limpia:** SeparaciÃ³n clara entre lÃ³gica y presentaciÃ³n

### 3. Escalabilidad
- **Base sÃ³lida:** Compuertas fundamentales para circuitos complejos
- **Extensibilidad:** FÃ¡cil adiciÃ³n de compuertas derivadas (NAND, NOR, etc.)
- **Modularidad:** ImportaciÃ³n selectiva segÃºn necesidades del proyecto

## Aplicaciones en el Procesador de 8 Bits

### 1. Unidad AritmÃ©tico-LÃ³gica (ALU)
- **AND/OR:** Operaciones lÃ³gicas bit a bit
- **XOR:** Suma sin acarreo, detecciÃ³n de diferencias
- **NOT:** Complemento, negaciÃ³n de datos

### 2. Circuitos de Control
- **AND:** HabilitaciÃ³n condicional de seÃ±ales
- **OR:** Multiplexado de seÃ±ales de control
- **NOT:** InversiÃ³n de seÃ±ales de control

### 3. Registro y Memoria
- **XOR:** ComparaciÃ³n de datos, detecciÃ³n de cambios
- **AND/OR:** MÃ¡scaras de bits, selecciÃ³n de datos

## Conclusiones

### 1. ImplementaciÃ³n Exitosa
Las cuatro compuertas lÃ³gicas fundamentales han sido implementadas correctamente con comportamiento que coincide exactamente con las tablas de verdad estÃ¡ndar.

### 2. Calidad del CÃ³digo
- **Legibilidad:** CÃ³digo claro y bien documentado
- **Mantenibilidad:** Estructura modular facilita modificaciones
- **Testabilidad:** Sistema de pruebas completo y visual

### 3. PreparaciÃ³n para IntegraciÃ³n
Las compuertas estÃ¡n listas para ser utilizadas en componentes mÃ¡s complejos del procesador de 8 bits, proporcionando la base lÃ³gica fundamental.

### 4. Innovaciones Educativas
- **VisualizaciÃ³n mejorada:** Emojis facilitan comprensiÃ³n de estados binarios
- **ImplementaciÃ³n explicativa:** XOR muestra lÃ³gica subyacente en lugar de operador nativo
- **Pruebas exhaustivas:** Cobertura completa de casos de uso

## Acciones de Seguimiento

### Completadas âœ…
1. **ImplementaciÃ³n de compuertas bÃ¡sicas:** AND, OR, NOT, XOR funcionales
2. **Sistema de pruebas:** Cobertura completa con visualizaciÃ³n
3. **Estructura modular:** ExportaciÃ³n individual y en conjunto
4. **DocumentaciÃ³n:** Tablas de verdad y anÃ¡lisis tÃ©cnico completo
5. **ValidaciÃ³n:** Todas las pruebas pasan correctamente

### Futuras
1. **Compuertas derivadas:** Implementar NAND, NOR, XNOR para completitud
2. **OptimizaciÃ³n de rendimiento:** Evaluar eficiencia en operaciones masivas
3. **IntegraciÃ³n ALU:** Usar compuertas en unidad aritmÃ©tico-lÃ³gica
4. **Circuitos combinacionales:** Implementar sumadores, multiplexores
5. **Pruebas de integraciÃ³n:** Validar funcionamiento en circuitos complejos

---
**Estado:** âœ… ImplementaciÃ³n completada y validada | **Archivo de pruebas:** `logicGatesTest.js` | **PrÃ³xima revisiÃ³n:** IntegraciÃ³n con ALU y circuitos combinacionales

---

