
main.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000004  00800100  000004dc  00000570  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         000004dc  00000000  00000000  00000094  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          0000010d  00800104  00800104  00000574  2**0
                  ALLOC
  3 .debug_aranges 00000040  00000000  00000000  00000574  2**0
                  CONTENTS, READONLY, DEBUGGING
  4 .debug_pubnames 0000014b  00000000  00000000  000005b4  2**0
                  CONTENTS, READONLY, DEBUGGING
  5 .debug_info   00000570  00000000  00000000  000006ff  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_abbrev 000002f0  00000000  00000000  00000c6f  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_line   0000061f  00000000  00000000  00000f5f  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_frame  000000c0  00000000  00000000  00001580  2**2
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_str    000001b6  00000000  00000000  00001640  2**0
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_loc    00000128  00000000  00000000  000017f6  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	19 c0       	rjmp	.+50     	; 0x34 <__ctors_end>
   2:	33 c0       	rjmp	.+102    	; 0x6a <__bad_interrupt>
   4:	32 c0       	rjmp	.+100    	; 0x6a <__bad_interrupt>
   6:	31 c0       	rjmp	.+98     	; 0x6a <__bad_interrupt>
   8:	30 c0       	rjmp	.+96     	; 0x6a <__bad_interrupt>
   a:	2f c0       	rjmp	.+94     	; 0x6a <__bad_interrupt>
   c:	2e c0       	rjmp	.+92     	; 0x6a <__bad_interrupt>
   e:	2d c0       	rjmp	.+90     	; 0x6a <__bad_interrupt>
  10:	2c c0       	rjmp	.+88     	; 0x6a <__bad_interrupt>
  12:	2b c0       	rjmp	.+86     	; 0x6a <__bad_interrupt>
  14:	2a c0       	rjmp	.+84     	; 0x6a <__bad_interrupt>
  16:	29 c0       	rjmp	.+82     	; 0x6a <__bad_interrupt>
  18:	28 c0       	rjmp	.+80     	; 0x6a <__bad_interrupt>
  1a:	27 c0       	rjmp	.+78     	; 0x6a <__bad_interrupt>
  1c:	26 c0       	rjmp	.+76     	; 0x6a <__bad_interrupt>
  1e:	25 c0       	rjmp	.+74     	; 0x6a <__bad_interrupt>
  20:	24 c0       	rjmp	.+72     	; 0x6a <__bad_interrupt>
  22:	23 c0       	rjmp	.+70     	; 0x6a <__bad_interrupt>
  24:	4f c0       	rjmp	.+158    	; 0xc4 <__vector_18>
  26:	21 c0       	rjmp	.+66     	; 0x6a <__bad_interrupt>
  28:	20 c0       	rjmp	.+64     	; 0x6a <__bad_interrupt>
  2a:	1f c0       	rjmp	.+62     	; 0x6a <__bad_interrupt>
  2c:	1e c0       	rjmp	.+60     	; 0x6a <__bad_interrupt>
  2e:	1d c0       	rjmp	.+58     	; 0x6a <__bad_interrupt>
  30:	7f c1       	rjmp	.+766    	; 0x330 <__vector_24>
  32:	1b c0       	rjmp	.+54     	; 0x6a <__bad_interrupt>

00000034 <__ctors_end>:
  34:	11 24       	eor	r1, r1
  36:	1f be       	out	0x3f, r1	; 63
  38:	cf ef       	ldi	r28, 0xFF	; 255
  3a:	d2 e0       	ldi	r29, 0x02	; 2
  3c:	de bf       	out	0x3e, r29	; 62
  3e:	cd bf       	out	0x3d, r28	; 61

00000040 <__do_copy_data>:
  40:	11 e0       	ldi	r17, 0x01	; 1
  42:	a0 e0       	ldi	r26, 0x00	; 0
  44:	b1 e0       	ldi	r27, 0x01	; 1
  46:	ec ed       	ldi	r30, 0xDC	; 220
  48:	f4 e0       	ldi	r31, 0x04	; 4
  4a:	02 c0       	rjmp	.+4      	; 0x50 <.do_copy_data_start>

0000004c <.do_copy_data_loop>:
  4c:	05 90       	lpm	r0, Z+
  4e:	0d 92       	st	X+, r0

00000050 <.do_copy_data_start>:
  50:	a4 30       	cpi	r26, 0x04	; 4
  52:	b1 07       	cpc	r27, r17
  54:	d9 f7       	brne	.-10     	; 0x4c <.do_copy_data_loop>

00000056 <__do_clear_bss>:
  56:	12 e0       	ldi	r17, 0x02	; 2
  58:	a4 e0       	ldi	r26, 0x04	; 4
  5a:	b1 e0       	ldi	r27, 0x01	; 1
  5c:	01 c0       	rjmp	.+2      	; 0x60 <.do_clear_bss_start>

0000005e <.do_clear_bss_loop>:
  5e:	1d 92       	st	X+, r1

00000060 <.do_clear_bss_start>:
  60:	a1 31       	cpi	r26, 0x11	; 17
  62:	b1 07       	cpc	r27, r17
  64:	e1 f7       	brne	.-8      	; 0x5e <.do_clear_bss_loop>
  66:	7a d0       	rcall	.+244    	; 0x15c <main>
  68:	37 c2       	rjmp	.+1134   	; 0x4d8 <_exit>

0000006a <__bad_interrupt>:
  6a:	ca cf       	rjmp	.-108    	; 0x0 <__vectors>

0000006c <PortInit>:
#include "main.h"


void PortInit(void)
{
    DDRB = 0B00001110;
  6c:	8e e0       	ldi	r24, 0x0E	; 14
  6e:	84 b9       	out	0x04, r24	; 4
    PORTB= 0B00001110;
  70:	85 b9       	out	0x05, r24	; 5
    PINB = 0x00;
  72:	13 b8       	out	0x03, r1	; 3

    DDRD = 0B11101000;
  74:	88 ee       	ldi	r24, 0xE8	; 232
  76:	8a b9       	out	0x0a, r24	; 10
    PORTD= 0B11100000;
  78:	80 ee       	ldi	r24, 0xE0	; 224
  7a:	8b b9       	out	0x0b, r24	; 11
    PIND = 0x00;
  7c:	19 b8       	out	0x09, r1	; 9

    DDRC = 0B00000001;
  7e:	81 e0       	ldi	r24, 0x01	; 1
  80:	87 b9       	out	0x07, r24	; 7
    PORTC= 0B00110000;
  82:	80 e3       	ldi	r24, 0x30	; 48
  84:	88 b9       	out	0x08, r24	; 8
    PINC = 0x00;
  86:	16 b8       	out	0x06, r1	; 6
}
  88:	08 95       	ret

0000008a <UartInit>:

void UartInit(void)
{
    UBRR0H = (F_CPU / BAUD / 16 - 1) / 256;
  8a:	10 92 c5 00 	sts	0x00C5, r1
    UBRR0L = (F_CPU / BAUD / 16 - 1) % 256;
  8e:	83 e3       	ldi	r24, 0x33	; 51
  90:	80 93 c4 00 	sts	0x00C4, r24
    UCSR0B = 1<<RXEN0 | 1<<TXEN0 | 1<<RXCIE0;
  94:	88 e9       	ldi	r24, 0x98	; 152
  96:	80 93 c1 00 	sts	0x00C1, r24
    UCSR0C = 1<<UCSZ00 | 1<<UCSZ01;
  9a:	86 e0       	ldi	r24, 0x06	; 6
  9c:	80 93 c2 00 	sts	0x00C2, r24
}
  a0:	08 95       	ret

000000a2 <SendStr>:

void SendStr(unsigned char* data,unsigned char len)
{
  a2:	58 2f       	mov	r21, r24
  a4:	28 2f       	mov	r18, r24
  a6:	39 2f       	mov	r19, r25
  a8:	f9 01       	movw	r30, r18
  aa:	07 c0       	rjmp	.+14     	; 0xba <SendStr+0x18>
    unsigned char i;
    for(i=0; i<len; i++)
    {
        while(!(UCSR0A & (1 << UDRE0)));
  ac:	80 91 c0 00 	lds	r24, 0x00C0
  b0:	85 ff       	sbrs	r24, 5
  b2:	fc cf       	rjmp	.-8      	; 0xac <SendStr+0xa>
        UDR0 = *(data++);
  b4:	81 91       	ld	r24, Z+
  b6:	80 93 c6 00 	sts	0x00C6, r24
}

void SendStr(unsigned char* data,unsigned char len)
{
    unsigned char i;
    for(i=0; i<len; i++)
  ba:	8e 2f       	mov	r24, r30
  bc:	85 1b       	sub	r24, r21
  be:	86 17       	cp	r24, r22
  c0:	a8 f3       	brcs	.-22     	; 0xac <SendStr+0xa>
    {
        while(!(UCSR0A & (1 << UDRE0)));
        UDR0 = *(data++);
    }
}
  c2:	08 95       	ret

000000c4 <__vector_18>:
volatile unsigned char U0Ready = 0;
unsigned char U0Buf[64] = {0};
volatile unsigned char U0Count = 0;

ISR(USART_RX_vect)
{
  c4:	1f 92       	push	r1
  c6:	0f 92       	push	r0
  c8:	0f b6       	in	r0, 0x3f	; 63
  ca:	0f 92       	push	r0
  cc:	11 24       	eor	r1, r1
  ce:	2f 93       	push	r18
  d0:	8f 93       	push	r24
  d2:	9f 93       	push	r25
  d4:	ef 93       	push	r30
  d6:	ff 93       	push	r31
	word =UDR0;
  d8:	20 91 c6 00 	lds	r18, 0x00C6
  dc:	20 93 04 01 	sts	0x0104, r18
	if(word == 0xFE)
  e0:	2e 3f       	cpi	r18, 0xFE	; 254
  e2:	39 f4       	brne	.+14     	; 0xf2 <__vector_18+0x2e>
	{
		if(!U0Ready)
  e4:	80 91 07 01 	lds	r24, 0x0107
  e8:	88 23       	and	r24, r24
  ea:	19 f4       	brne	.+6      	; 0xf2 <__vector_18+0x2e>
			start = 1;
  ec:	81 e0       	ldi	r24, 0x01	; 1
  ee:	80 93 05 01 	sts	0x0105, r24
	}
	if(start)
  f2:	80 91 05 01 	lds	r24, 0x0105
  f6:	88 23       	and	r24, r24
  f8:	39 f1       	breq	.+78     	; 0x148 <__vector_18+0x84>
	{
		U0Buf[U0Count++] = word;
  fa:	80 91 48 01 	lds	r24, 0x0148
  fe:	e8 2f       	mov	r30, r24
 100:	f0 e0       	ldi	r31, 0x00	; 0
 102:	e8 5f       	subi	r30, 0xF8	; 248
 104:	fe 4f       	sbci	r31, 0xFE	; 254
 106:	20 83       	st	Z, r18
 108:	8f 5f       	subi	r24, 0xFF	; 255
 10a:	80 93 48 01 	sts	0x0148, r24
		if(U0Count == zLen)
 10e:	90 91 48 01 	lds	r25, 0x0148
 112:	80 91 06 01 	lds	r24, 0x0106
 116:	98 17       	cp	r25, r24
 118:	51 f4       	brne	.+20     	; 0x12e <__vector_18+0x6a>
		{
			U0Ready = 1;
 11a:	81 e0       	ldi	r24, 0x01	; 1
 11c:	80 93 07 01 	sts	0x0107, r24
			start = zLen = 0;
 120:	10 92 06 01 	sts	0x0106, r1
 124:	80 91 06 01 	lds	r24, 0x0106
 128:	80 93 05 01 	sts	0x0105, r24
 12c:	0d c0       	rjmp	.+26     	; 0x148 <__vector_18+0x84>
		}
		else if(U0Count == 2)
 12e:	80 91 48 01 	lds	r24, 0x0148
 132:	82 30       	cpi	r24, 0x02	; 2
 134:	49 f4       	brne	.+18     	; 0x148 <__vector_18+0x84>
		{
			if(word < 19)		// ÂçèËÆÆÊúÄÂ§ßÈïøÂ∫¶
 136:	23 31       	cpi	r18, 0x13	; 19
 138:	18 f4       	brcc	.+6      	; 0x140 <__vector_18+0x7c>
				zLen = word;
 13a:	20 93 06 01 	sts	0x0106, r18
 13e:	04 c0       	rjmp	.+8      	; 0x148 <__vector_18+0x84>
			else
			{
				U0Count = 0;
 140:	10 92 48 01 	sts	0x0148, r1
				start = 0;
 144:	10 92 05 01 	sts	0x0105, r1
			}
		}
	}
}
 148:	ff 91       	pop	r31
 14a:	ef 91       	pop	r30
 14c:	9f 91       	pop	r25
 14e:	8f 91       	pop	r24
 150:	2f 91       	pop	r18
 152:	0f 90       	pop	r0
 154:	0f be       	out	0x3f, r0	; 63
 156:	0f 90       	pop	r0
 158:	1f 90       	pop	r1
 15a:	18 95       	reti

0000015c <main>:
    rLen = trLen;
    TWIReset();
}

int main(void)
{
 15c:	df 93       	push	r29
 15e:	cf 93       	push	r28
 160:	00 d0       	rcall	.+0      	; 0x162 <main+0x6>
 162:	cd b7       	in	r28, 0x3d	; 61
 164:	de b7       	in	r29, 0x3e	; 62
	unsigned char temp[2] = { 0x08 };
 166:	1a 82       	std	Y+2, r1	; 0x02
 168:	19 82       	std	Y+1, r1	; 0x01
 16a:	88 e0       	ldi	r24, 0x08	; 8
 16c:	89 83       	std	Y+1, r24	; 0x01
	cli();
 16e:	f8 94       	cli
    PortInit();
 170:	7d df       	rcall	.-262    	; 0x6c <PortInit>
    PINC = 0x00;
}

void UartInit(void)
{
    UBRR0H = (F_CPU / BAUD / 16 - 1) / 256;
 172:	10 92 c5 00 	sts	0x00C5, r1
    UBRR0L = (F_CPU / BAUD / 16 - 1) % 256;
 176:	83 e3       	ldi	r24, 0x33	; 51
 178:	80 93 c4 00 	sts	0x00C4, r24
    UCSR0B = 1<<RXEN0 | 1<<TXEN0 | 1<<RXCIE0;
 17c:	88 e9       	ldi	r24, 0x98	; 152
 17e:	80 93 c1 00 	sts	0x00C1, r24
    UCSR0C = 1<<UCSZ00 | 1<<UCSZ01;
 182:	86 e0       	ldi	r24, 0x06	; 6
 184:	80 93 c2 00 	sts	0x00C2, r24
{
	unsigned char temp[2] = { 0x08 };
	cli();
    PortInit();
    UartInit();
    TWIInt();
 188:	35 d0       	rcall	.+106    	; 0x1f4 <TWIInt>
    sei();
 18a:	78 94       	sei
	SendStr("AB",2);
 18c:	80 e0       	ldi	r24, 0x00	; 0
 18e:	91 e0       	ldi	r25, 0x01	; 1
 190:	62 e0       	ldi	r22, 0x02	; 2
 192:	87 df       	rcall	.-242    	; 0xa2 <SendStr>
    milliseconds can be achieved.
 */
void
_delay_loop_2(uint16_t __count)
{
	__asm__ volatile (
 194:	80 e4       	ldi	r24, 0x40	; 64
 196:	9c e9       	ldi	r25, 0x9C	; 156
 198:	01 97       	sbiw	r24, 0x01	; 1
 19a:	f1 f7       	brne	.-4      	; 0x198 <main+0x3c>
	_delay_ms(20);
	TWISend(temp,1);
 19c:	ce 01       	movw	r24, r28
 19e:	01 96       	adiw	r24, 0x01	; 1
 1a0:	61 e0       	ldi	r22, 0x01	; 1
 1a2:	70 e0       	ldi	r23, 0x00	; 0
 1a4:	42 d0       	rcall	.+132    	; 0x22a <TWISend>
	while(1)
    {		
		if(U0Ready)
 1a6:	80 91 07 01 	lds	r24, 0x0107
 1aa:	88 23       	and	r24, r24
 1ac:	31 f0       	breq	.+12     	; 0x1ba <main+0x5e>
		{
			U0Ready = U0Count = 0;
 1ae:	10 92 48 01 	sts	0x0148, r1
 1b2:	80 91 48 01 	lds	r24, 0x0148
 1b6:	80 93 07 01 	sts	0x0107, r24
		}
		if(trReady)
 1ba:	80 91 8f 01 	lds	r24, 0x018F
 1be:	88 23       	and	r24, r24
 1c0:	91 f3       	breq	.-28     	; 0x1a6 <main+0x4a>
		{
			SendStr(buf,rLen);
 1c2:	89 e4       	ldi	r24, 0x49	; 73
 1c4:	91 e0       	ldi	r25, 0x01	; 1
 1c6:	60 91 89 01 	lds	r22, 0x0189
 1ca:	6b df       	rcall	.-298    	; 0xa2 <SendStr>
 1cc:	ec cf       	rjmp	.-40     	; 0x1a6 <main+0x4a>

000001ce <TWIRecv>:
unsigned char buf[MAX] = {0};
unsigned char rLen = 0;

void TWIRecv(void)
{
    trReady = 1;
 1ce:	81 e0       	ldi	r24, 0x01	; 1
 1d0:	80 93 8f 01 	sts	0x018F, r24
	memcpy(buf,trBuf,trLen);
 1d4:	40 91 8a 01 	lds	r20, 0x018A
 1d8:	29 e4       	ldi	r18, 0x49	; 73
 1da:	31 e0       	ldi	r19, 0x01	; 1
 1dc:	e1 ed       	ldi	r30, 0xD1	; 209
 1de:	f1 e0       	ldi	r31, 0x01	; 1
 1e0:	c9 01       	movw	r24, r18
 1e2:	bf 01       	movw	r22, r30
 1e4:	50 e0       	ldi	r21, 0x00	; 0
 1e6:	6f d1       	rcall	.+734    	; 0x4c6 <memcpy>
    rLen = trLen;
 1e8:	80 91 8a 01 	lds	r24, 0x018A
 1ec:	80 93 89 01 	sts	0x0189, r24
    TWIReset();
 1f0:	16 d0       	rcall	.+44     	; 0x21e <TWIReset>
}
 1f2:	08 95       	ret

000001f4 <TWIInt>:
volatile unsigned char 	trReady = 0;
volatile unsigned char TWIState;

void TWIInt(void)
{
    DDRD &= ~(1 << PC5) | (1 << PC4);
 1f4:	55 98       	cbi	0x0a, 5	; 10
    TWCR = 0x00;
 1f6:	ec eb       	ldi	r30, 0xBC	; 188
 1f8:	f0 e0       	ldi	r31, 0x00	; 0
 1fa:	10 82       	st	Z, r1
    TWBR = TWBR_SET;	// set speed
 1fc:	82 e1       	ldi	r24, 0x12	; 18
 1fe:	80 93 b8 00 	sts	0x00B8, r24
    TWSR = 0x00;
 202:	10 92 b9 00 	sts	0x00B9, r1
    TWAR = TR_ADD;		// convert to slave read mode and open broadcast
 206:	87 e3       	ldi	r24, 0x37	; 55
 208:	80 93 ba 00 	sts	0x00BA, r24
    TWIState = IDLE;
 20c:	82 e0       	ldi	r24, 0x02	; 2
 20e:	80 93 90 01 	sts	0x0190, r24
    TWCR = 1<<TWEN | 1<<TWEA | 1<<TWIE;
 212:	85 e4       	ldi	r24, 0x45	; 69
 214:	80 83       	st	Z, r24
    can be achieved.
*/
void
_delay_loop_1(uint8_t __count)
{
	__asm__ volatile (
 216:	80 e5       	ldi	r24, 0x50	; 80
 218:	8a 95       	dec	r24
 21a:	f1 f7       	brne	.-4      	; 0x218 <TWIInt+0x24>
    _delay_us(30);
}
 21c:	08 95       	ret

0000021e <TWIReset>:

void TWIReset(void)
{
    trLen = 0;
 21e:	10 92 8a 01 	sts	0x018A, r1
    TWCR = TW_ACK;
 222:	85 ec       	ldi	r24, 0xC5	; 197
 224:	80 93 bc 00 	sts	0x00BC, r24
}
 228:	08 95       	ret

0000022a <TWISend>:
        break;
    }
}

unsigned char TWISend(unsigned char *buf,unsigned int len)
{
 22a:	0f 93       	push	r16
 22c:	1f 93       	push	r17
 22e:	cf 93       	push	r28
 230:	df 93       	push	r29
 232:	8c 01       	movw	r16, r24
 234:	eb 01       	movw	r28, r22
    unsigned int s = 0;
    tsTicks = 0;
 236:	10 92 8e 01 	sts	0x018E, r1
 23a:	10 92 8d 01 	sts	0x018D, r1
    if(len > MAX)
 23e:	61 34       	cpi	r22, 0x41	; 65
 240:	71 05       	cpc	r23, r1
 242:	08 f4       	brcc	.+2      	; 0x246 <TWISend+0x1c>
 244:	4e c0       	rjmp	.+156    	; 0x2e2 <TWISend+0xb8>
 246:	60 e0       	ldi	r22, 0x00	; 0
 248:	70 e0       	ldi	r23, 0x00	; 0
    {
        while(1)
        {
            memcpy(tsBuf,&buf[s],MAX);
 24a:	40 e4       	ldi	r20, 0x40	; 64
            s += MAX;
            tsLen = MAX;
            tsCount = 0;
            while(TWIState%2);	// wait TWI idle
            TWIState = BUSY;
 24c:	33 e0       	ldi	r19, 0x03	; 3
            TWAR = 0x00;
            TWCR = TW_STA;		// start TWI
 24e:	25 ee       	ldi	r18, 0xE5	; 229
    tsTicks = 0;
    if(len > MAX)
    {
        while(1)
        {
            memcpy(tsBuf,&buf[s],MAX);
 250:	e1 e9       	ldi	r30, 0x91	; 145
 252:	f1 e0       	ldi	r31, 0x01	; 1
 254:	d8 01       	movw	r26, r16
 256:	a6 0f       	add	r26, r22
 258:	b7 1f       	adc	r27, r23
 25a:	80 e4       	ldi	r24, 0x40	; 64
 25c:	0d 90       	ld	r0, X+
 25e:	01 92       	st	Z+, r0
 260:	81 50       	subi	r24, 0x01	; 1
 262:	e1 f7       	brne	.-8      	; 0x25c <TWISend+0x32>
            s += MAX;
 264:	60 5c       	subi	r22, 0xC0	; 192
 266:	7f 4f       	sbci	r23, 0xFF	; 255
            tsLen = MAX;
 268:	40 93 8b 01 	sts	0x018B, r20
            tsCount = 0;
 26c:	10 92 8c 01 	sts	0x018C, r1
            while(TWIState%2);	// wait TWI idle
 270:	80 91 90 01 	lds	r24, 0x0190
 274:	80 fd       	sbrc	r24, 0
 276:	fc cf       	rjmp	.-8      	; 0x270 <TWISend+0x46>
            TWIState = BUSY;
 278:	30 93 90 01 	sts	0x0190, r19
            TWAR = 0x00;
 27c:	10 92 ba 00 	sts	0x00BA, r1
            TWCR = TW_STA;		// start TWI
 280:	20 93 bc 00 	sts	0x00BC, r18
            while(TWIState%2);	// wait send over
 284:	80 91 90 01 	lds	r24, 0x0190
 288:	80 fd       	sbrc	r24, 0
 28a:	fc cf       	rjmp	.-8      	; 0x284 <TWISend+0x5a>
    //        _delay_us(2);
            if(s+MAX > len)
 28c:	cb 01       	movw	r24, r22
 28e:	80 5c       	subi	r24, 0xC0	; 192
 290:	9f 4f       	sbci	r25, 0xFF	; 255
 292:	c8 17       	cp	r28, r24
 294:	d9 07       	cpc	r29, r25
 296:	e0 f6       	brcc	.-72     	; 0x250 <TWISend+0x26>
                break;
        }
        if(s < len)
 298:	6c 17       	cp	r22, r28
 29a:	7d 07       	cpc	r23, r29
 29c:	e0 f5       	brcc	.+120    	; 0x316 <__stack+0x17>
        {
            tsLen = len - s;
 29e:	9e 01       	movw	r18, r28
 2a0:	26 1b       	sub	r18, r22
 2a2:	20 93 8b 01 	sts	0x018B, r18
            memcpy(tsBuf,&buf[s],tsLen);
 2a6:	40 91 8b 01 	lds	r20, 0x018B
 2aa:	21 e9       	ldi	r18, 0x91	; 145
 2ac:	31 e0       	ldi	r19, 0x01	; 1
 2ae:	f8 01       	movw	r30, r16
 2b0:	e6 0f       	add	r30, r22
 2b2:	f7 1f       	adc	r31, r23
 2b4:	c9 01       	movw	r24, r18
 2b6:	bf 01       	movw	r22, r30
 2b8:	50 e0       	ldi	r21, 0x00	; 0
 2ba:	05 d1       	rcall	.+522    	; 0x4c6 <memcpy>
            tsCount = 0;
 2bc:	10 92 8c 01 	sts	0x018C, r1
            while(TWIState%2);	// wait TWI idle
 2c0:	80 91 90 01 	lds	r24, 0x0190
 2c4:	80 fd       	sbrc	r24, 0
 2c6:	fc cf       	rjmp	.-8      	; 0x2c0 <TWISend+0x96>
            TWIState = BUSY;
 2c8:	83 e0       	ldi	r24, 0x03	; 3
 2ca:	80 93 90 01 	sts	0x0190, r24
            TWAR = 0x00;
 2ce:	10 92 ba 00 	sts	0x00BA, r1
            TWCR = TW_STA;		// start TWI
 2d2:	85 ee       	ldi	r24, 0xE5	; 229
 2d4:	80 93 bc 00 	sts	0x00BC, r24
            while(TWIState%2);	// wait send over
 2d8:	80 91 90 01 	lds	r24, 0x0190
 2dc:	80 fd       	sbrc	r24, 0
 2de:	fc cf       	rjmp	.-8      	; 0x2d8 <TWISend+0xae>
 2e0:	1a c0       	rjmp	.+52     	; 0x316 <__stack+0x17>
        }
    }
    else
    {
        memcpy(tsBuf,buf,len);
 2e2:	21 e9       	ldi	r18, 0x91	; 145
 2e4:	31 e0       	ldi	r19, 0x01	; 1
 2e6:	c9 01       	movw	r24, r18
 2e8:	b8 01       	movw	r22, r16
 2ea:	ae 01       	movw	r20, r28
 2ec:	ec d0       	rcall	.+472    	; 0x4c6 <memcpy>
        tsLen = len;
 2ee:	c0 93 8b 01 	sts	0x018B, r28
        tsCount = 0;
 2f2:	10 92 8c 01 	sts	0x018C, r1
        while(TWIState%2);	// wait TWI idle
 2f6:	80 91 90 01 	lds	r24, 0x0190
 2fa:	80 fd       	sbrc	r24, 0
 2fc:	fc cf       	rjmp	.-8      	; 0x2f6 <TWISend+0xcc>
        TWIState = BUSY;
 2fe:	83 e0       	ldi	r24, 0x03	; 3
 300:	80 93 90 01 	sts	0x0190, r24
        TWAR = 0x00;
 304:	10 92 ba 00 	sts	0x00BA, r1
        TWCR = TW_STA;		// start TWI
 308:	85 ee       	ldi	r24, 0xE5	; 229
 30a:	80 93 bc 00 	sts	0x00BC, r24
        while(TWIState%2);	// wait send over
 30e:	80 91 90 01 	lds	r24, 0x0190
 312:	80 fd       	sbrc	r24, 0
 314:	fc cf       	rjmp	.-8      	; 0x30e <__stack+0xf>
    }
    TWAR = TR_ADD;			// convert to slave read mode and open broadcast
 316:	87 e3       	ldi	r24, 0x37	; 55
 318:	80 93 ba 00 	sts	0x00BA, r24
    TWCR = TW_ACK;
 31c:	85 ec       	ldi	r24, 0xC5	; 197
 31e:	80 93 bc 00 	sts	0x00BC, r24
    return TWIState;
 322:	80 91 90 01 	lds	r24, 0x0190
}
 326:	df 91       	pop	r29
 328:	cf 91       	pop	r28
 32a:	1f 91       	pop	r17
 32c:	0f 91       	pop	r16
 32e:	08 95       	ret

00000330 <__vector_24>:
    trLen = 0;
    TWCR = TW_ACK;
}

ISR(TWI_vect)
{
 330:	1f 92       	push	r1
 332:	0f 92       	push	r0
 334:	0f b6       	in	r0, 0x3f	; 63
 336:	0f 92       	push	r0
 338:	11 24       	eor	r1, r1
 33a:	2f 93       	push	r18
 33c:	3f 93       	push	r19
 33e:	4f 93       	push	r20
 340:	5f 93       	push	r21
 342:	6f 93       	push	r22
 344:	7f 93       	push	r23
 346:	8f 93       	push	r24
 348:	9f 93       	push	r25
 34a:	af 93       	push	r26
 34c:	bf 93       	push	r27
 34e:	ef 93       	push	r30
 350:	ff 93       	push	r31
    switch (TWSR & 0xf8)
 352:	80 91 b9 00 	lds	r24, 0x00B9
 356:	90 e0       	ldi	r25, 0x00	; 0
 358:	88 7f       	andi	r24, 0xF8	; 248
 35a:	90 70       	andi	r25, 0x00	; 0
 35c:	80 36       	cpi	r24, 0x60	; 96
 35e:	91 05       	cpc	r25, r1
 360:	09 f4       	brne	.+2      	; 0x364 <__vector_24+0x34>
 362:	7b c0       	rjmp	.+246    	; 0x45a <__vector_24+0x12a>
 364:	81 36       	cpi	r24, 0x61	; 97
 366:	91 05       	cpc	r25, r1
 368:	f4 f4       	brge	.+60     	; 0x3a6 <__vector_24+0x76>
 36a:	80 32       	cpi	r24, 0x20	; 32
 36c:	91 05       	cpc	r25, r1
 36e:	09 f4       	brne	.+2      	; 0x372 <__vector_24+0x42>
 370:	3f c0       	rjmp	.+126    	; 0x3f0 <__vector_24+0xc0>
 372:	81 32       	cpi	r24, 0x21	; 33
 374:	91 05       	cpc	r25, r1
 376:	5c f4       	brge	.+22     	; 0x38e <__vector_24+0x5e>
 378:	80 31       	cpi	r24, 0x10	; 16
 37a:	91 05       	cpc	r25, r1
 37c:	a9 f1       	breq	.+106    	; 0x3e8 <__vector_24+0xb8>
 37e:	88 31       	cpi	r24, 0x18	; 24
 380:	91 05       	cpc	r25, r1
 382:	09 f4       	brne	.+2      	; 0x386 <__vector_24+0x56>
 384:	53 c0       	rjmp	.+166    	; 0x42c <__vector_24+0xfc>
 386:	08 97       	sbiw	r24, 0x08	; 8
 388:	09 f0       	breq	.+2      	; 0x38c <__vector_24+0x5c>
 38a:	89 c0       	rjmp	.+274    	; 0x49e <__vector_24+0x16e>
 38c:	2d c0       	rjmp	.+90     	; 0x3e8 <__vector_24+0xb8>
 38e:	80 33       	cpi	r24, 0x30	; 48
 390:	91 05       	cpc	r25, r1
 392:	09 f4       	brne	.+2      	; 0x396 <__vector_24+0x66>
 394:	47 c0       	rjmp	.+142    	; 0x424 <__vector_24+0xf4>
 396:	88 33       	cpi	r24, 0x38	; 56
 398:	91 05       	cpc	r25, r1
 39a:	09 f4       	brne	.+2      	; 0x39e <__vector_24+0x6e>
 39c:	7e c0       	rjmp	.+252    	; 0x49a <__vector_24+0x16a>
 39e:	88 97       	sbiw	r24, 0x28	; 40
 3a0:	09 f0       	breq	.+2      	; 0x3a4 <__vector_24+0x74>
 3a2:	7d c0       	rjmp	.+250    	; 0x49e <__vector_24+0x16e>
 3a4:	34 c0       	rjmp	.+104    	; 0x40e <__vector_24+0xde>
 3a6:	80 38       	cpi	r24, 0x80	; 128
 3a8:	91 05       	cpc	r25, r1
 3aa:	09 f4       	brne	.+2      	; 0x3ae <__vector_24+0x7e>
 3ac:	5a c0       	rjmp	.+180    	; 0x462 <__vector_24+0x132>
 3ae:	81 38       	cpi	r24, 0x81	; 129
 3b0:	91 05       	cpc	r25, r1
 3b2:	2c f4       	brge	.+10     	; 0x3be <__vector_24+0x8e>
 3b4:	80 37       	cpi	r24, 0x70	; 112
 3b6:	91 05       	cpc	r25, r1
 3b8:	09 f0       	breq	.+2      	; 0x3bc <__vector_24+0x8c>
 3ba:	71 c0       	rjmp	.+226    	; 0x49e <__vector_24+0x16e>
 3bc:	4e c0       	rjmp	.+156    	; 0x45a <__vector_24+0x12a>
 3be:	80 39       	cpi	r24, 0x90	; 144
 3c0:	91 05       	cpc	r25, r1
 3c2:	09 f4       	brne	.+2      	; 0x3c6 <__vector_24+0x96>
 3c4:	6c c0       	rjmp	.+216    	; 0x49e <__vector_24+0x16e>
 3c6:	81 39       	cpi	r24, 0x91	; 145
 3c8:	91 05       	cpc	r25, r1
 3ca:	2c f4       	brge	.+10     	; 0x3d6 <__vector_24+0xa6>
 3cc:	88 38       	cpi	r24, 0x88	; 136
 3ce:	91 05       	cpc	r25, r1
 3d0:	09 f0       	breq	.+2      	; 0x3d4 <__vector_24+0xa4>
 3d2:	65 c0       	rjmp	.+202    	; 0x49e <__vector_24+0x16e>
 3d4:	58 c0       	rjmp	.+176    	; 0x486 <__vector_24+0x156>
 3d6:	88 39       	cpi	r24, 0x98	; 152
 3d8:	91 05       	cpc	r25, r1
 3da:	09 f4       	brne	.+2      	; 0x3de <__vector_24+0xae>
 3dc:	60 c0       	rjmp	.+192    	; 0x49e <__vector_24+0x16e>
 3de:	80 3a       	cpi	r24, 0xA0	; 160
 3e0:	91 05       	cpc	r25, r1
 3e2:	09 f0       	breq	.+2      	; 0x3e6 <__vector_24+0xb6>
 3e4:	5c c0       	rjmp	.+184    	; 0x49e <__vector_24+0x16e>
 3e6:	51 c0       	rjmp	.+162    	; 0x48a <__vector_24+0x15a>
        TWDR = TS_ADD;		// TW send address and write bit SLA+W
        TWCR = TW_ACK;
        break;

    case TW_REP_START:		// 0x10 repeated START condition
        TWDR = TS_ADD;
 3e8:	86 e3       	ldi	r24, 0x36	; 54
 3ea:	80 93 bb 00 	sts	0x00BB, r24
 3ee:	57 c0       	rjmp	.+174    	; 0x49e <__vector_24+0x16e>
        tsLen--;
        TWCR = TW_ACK;
        break;

    case TW_MT_SLA_NACK:		// 0x20 address send failed receive not ack
        if(tsTicks++ > 5)		// timeout test times
 3f0:	80 91 8d 01 	lds	r24, 0x018D
 3f4:	90 91 8e 01 	lds	r25, 0x018E
 3f8:	01 96       	adiw	r24, 0x01	; 1
 3fa:	90 93 8e 01 	sts	0x018E, r25
 3fe:	80 93 8d 01 	sts	0x018D, r24
 402:	01 97       	sbiw	r24, 0x01	; 1
 404:	06 97       	sbiw	r24, 0x06	; 6
 406:	0c f4       	brge	.+2      	; 0x40a <__vector_24+0xda>
 408:	48 c0       	rjmp	.+144    	; 0x49a <__vector_24+0x16a>
        {
            TWIState = ERROR;
 40a:	84 e0       	ldi	r24, 0x04	; 4
 40c:	22 c0       	rjmp	.+68     	; 0x452 <__vector_24+0x122>
        else
            TWCR = TW_STA;
        break;

    case TW_MT_DATA_ACK:		// 0x28 receive interrupt
        if(tsLen)				// not send over
 40e:	80 91 8b 01 	lds	r24, 0x018B
 412:	88 23       	and	r24, r24
 414:	59 f4       	brne	.+22     	; 0x42c <__vector_24+0xfc>
            tsLen--;
            TWCR = TW_ACK;
        }
        else					// data send over->set stop
        {
            TWCR = TW_STO;
 416:	85 ed       	ldi	r24, 0xD5	; 213
 418:	80 93 bc 00 	sts	0x00BC, r24
            TWIState = IDLE;
 41c:	82 e0       	ldi	r24, 0x02	; 2
 41e:	80 93 90 01 	sts	0x0190, r24
 422:	40 c0       	rjmp	.+128    	; 0x4a4 <__vector_24+0x174>
        }
        break;

    case TW_MT_DATA_NACK:	// 0x30
        if(tsLen)			// not send over
 424:	80 91 8b 01 	lds	r24, 0x018B
 428:	88 23       	and	r24, r24
 42a:	91 f0       	breq	.+36     	; 0x450 <__vector_24+0x120>
        {
            TWDR = tsBuf[tsCount++];
 42c:	90 91 8c 01 	lds	r25, 0x018C
 430:	e9 2f       	mov	r30, r25
 432:	f0 e0       	ldi	r31, 0x00	; 0
 434:	ef 56       	subi	r30, 0x6F	; 111
 436:	fe 4f       	sbci	r31, 0xFE	; 254
 438:	80 81       	ld	r24, Z
 43a:	80 93 bb 00 	sts	0x00BB, r24
 43e:	9f 5f       	subi	r25, 0xFF	; 255
 440:	90 93 8c 01 	sts	0x018C, r25
            tsLen--;
 444:	80 91 8b 01 	lds	r24, 0x018B
 448:	81 50       	subi	r24, 0x01	; 1
 44a:	80 93 8b 01 	sts	0x018B, r24
 44e:	27 c0       	rjmp	.+78     	; 0x49e <__vector_24+0x16e>
            TWCR = TW_ACK;
        }
        else
        {
            TWIState = IDLE;
 450:	82 e0       	ldi	r24, 0x02	; 2
 452:	80 93 90 01 	sts	0x0190, r24
            TWCR = TW_STO;
 456:	85 ed       	ldi	r24, 0xD5	; 213
 458:	23 c0       	rjmp	.+70     	; 0x4a0 <__vector_24+0x170>
    case TW_SR_ARB_LOST_SLA_ACK:	// 0x68
        TWCR = TW_ACK;
        break;

    case TW_SR_GCALL_ACK:	// 0x70
        TWIState = BUSY;		// contorl TWI bus
 45a:	83 e0       	ldi	r24, 0x03	; 3
 45c:	80 93 90 01 	sts	0x0190, r24
 460:	1e c0       	rjmp	.+60     	; 0x49e <__vector_24+0x16e>
    case TW_SR_ARB_LOST_GCALL_ACK:		// 0x78
        TWCR = TW_ACK;
        break;

    case TW_SR_DATA_ACK:	// 0x80
        trBuf[trLen++] = TWDR;
 462:	80 91 8a 01 	lds	r24, 0x018A
 466:	90 91 bb 00 	lds	r25, 0x00BB
 46a:	e8 2f       	mov	r30, r24
 46c:	f0 e0       	ldi	r31, 0x00	; 0
 46e:	ef 52       	subi	r30, 0x2F	; 47
 470:	fe 4f       	sbci	r31, 0xFE	; 254
 472:	90 83       	st	Z, r25
 474:	8f 5f       	subi	r24, 0xFF	; 255
 476:	80 93 8a 01 	sts	0x018A, r24
        if(trLen == MAX)			// buf full
 47a:	80 91 8a 01 	lds	r24, 0x018A
 47e:	80 34       	cpi	r24, 0x40	; 64
 480:	71 f4       	brne	.+28     	; 0x49e <__vector_24+0x16e>
            TWCR = TW_NACK;
 482:	85 e8       	ldi	r24, 0x85	; 133
 484:	0d c0       	rjmp	.+26     	; 0x4a0 <__vector_24+0x170>
        else
            TWCR = TW_ACK;
        break;

    case TW_SR_DATA_NACK:	// 0x88
        TWCR = TW_SAO;
 486:	85 ef       	ldi	r24, 0xF5	; 245
 488:	04 c0       	rjmp	.+8      	; 0x492 <__vector_24+0x162>
    case TW_SR_GCALL_DATA_NACK:	// 0x98
        TWCR = TW_ACK;
        break;

    case TW_SR_STOP:			// 0xA0 slave receive over
        TWIState = IDLE;		// release TWI bus
 48a:	82 e0       	ldi	r24, 0x02	; 2
 48c:	80 93 90 01 	sts	0x0190, r24
        TWCR = TW_NACK;
 490:	85 e8       	ldi	r24, 0x85	; 133
 492:	80 93 bc 00 	sts	0x00BC, r24
        TWIRecv();
 496:	9b de       	rcall	.-714    	; 0x1ce <TWIRecv>
 498:	05 c0       	rjmp	.+10     	; 0x4a4 <__vector_24+0x174>
        break;

        /************** other *************/
    case TW_MT_ARB_LOST:	// 0x38 ÷Ÿ≤√ ß∞‹
        TWCR = TW_STA;		// ÷ÿ∑¢
 49a:	85 ee       	ldi	r24, 0xE5	; 229
 49c:	01 c0       	rjmp	.+2      	; 0x4a0 <__vector_24+0x170>
        break;

    default:
        TWCR = TW_ACK;
 49e:	85 ec       	ldi	r24, 0xC5	; 197
 4a0:	80 93 bc 00 	sts	0x00BC, r24
        break;
    }
}
 4a4:	ff 91       	pop	r31
 4a6:	ef 91       	pop	r30
 4a8:	bf 91       	pop	r27
 4aa:	af 91       	pop	r26
 4ac:	9f 91       	pop	r25
 4ae:	8f 91       	pop	r24
 4b0:	7f 91       	pop	r23
 4b2:	6f 91       	pop	r22
 4b4:	5f 91       	pop	r21
 4b6:	4f 91       	pop	r20
 4b8:	3f 91       	pop	r19
 4ba:	2f 91       	pop	r18
 4bc:	0f 90       	pop	r0
 4be:	0f be       	out	0x3f, r0	; 63
 4c0:	0f 90       	pop	r0
 4c2:	1f 90       	pop	r1
 4c4:	18 95       	reti

000004c6 <memcpy>:
 4c6:	fb 01       	movw	r30, r22
 4c8:	dc 01       	movw	r26, r24
 4ca:	02 c0       	rjmp	.+4      	; 0x4d0 <memcpy+0xa>
 4cc:	01 90       	ld	r0, Z+
 4ce:	0d 92       	st	X+, r0
 4d0:	41 50       	subi	r20, 0x01	; 1
 4d2:	50 40       	sbci	r21, 0x00	; 0
 4d4:	d8 f7       	brcc	.-10     	; 0x4cc <memcpy+0x6>
 4d6:	08 95       	ret

000004d8 <_exit>:
 4d8:	f8 94       	cli

000004da <__stop_program>:
 4da:	ff cf       	rjmp	.-2      	; 0x4da <__stop_program>
