/*
 * Copyright (c) 2021 Arm Limited. All rights reserved.
 * SPDX-License-Identifier: Apache-2.0
 *
 * Licensed under the Apache License, Version 2.0 (the "License");
 * you may not use this file except in compliance with the License.
 * You may obtain a copy of the License at
 *
 *     http://www.apache.org/licenses/LICENSE-2.0
 *
 * Unless required by applicable law or agreed to in writing, software
 * distributed under the License is distributed on an "AS IS" BASIS,
 * WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.
 * See the License for the specific language governing permissions and
 * limitations under the License.
 */
// Auto-generated file
// ** DO NOT EDIT **

#ifndef PERIPHERAL_IRQS_H
#define PERIPHERAL_IRQS_H

/******************************************************************************/
/*                    Peripheral interrupt numbers                            */
/******************************************************************************/

/* -------------------  Cortex-M Processor Exceptions Numbers  -------------- */
/*                 -14 to -1 should be defined by the system header           */
/* ----------------------  Core Specific Interrupt Numbers  ------------------*/
/* #undef NONSEC_WATCHDOG_RESET_IRQn */
/* #undef NONSEC_WATCHDOG_IRQn */
/* #undef S32K_TIMER_IRQn */
/* #undef TIMER0_IRQn */
/* #undef TIMER1_IRQn */
/* #undef DUALTIMER_IRQn */
/* #undef MPC_IRQn */
/* #undef PPC_IRQn */
/* #undef MSC_IRQn */
/* #undef BRIDGE_ERROR_IRQn */
/* #undef MGMT_PPU_IRQn */
/* #undef SYS_PPU_IRQn */
/* #undef CPU0_PPU_IRQn */
/* #undef DEBUG_PPU_IRQn */
/* #undef TIMER3_AON_IRQn */
/* #undef CPU0CTIIQ0_IRQn */
/* #undef CPU0CTIIQ01_IRQn */

/* #undef SYS_TSTAMP_COUNTER_IRQn */

/* ----------------------  CMSDK Specific Interrupt Numbers  ----------------- */
/* #undef UARTRX0_IRQn */
/* #undef UARTTX0_IRQn */
/* #undef UARTRX1_IRQn */
/* #undef UARTTX1_IRQn */
/* #undef UARTRX2_IRQn */
/* #undef UARTTX2_IRQn */
/* #undef UARTRX3_IRQn */
/* #undef UARTTX3_IRQn */
/* #undef UARTRX4_IRQn */
/* #undef UARTTX4_IRQn */
/* #undef UART0_IRQn */
/* #undef UART1_IRQn */
/* #undef UART2_IRQn */
/* #undef UART3_IRQn */
/* #undef UART4_IRQn */
/* #undef UARTOVF_IRQn */
/* #undef ETHERNET_IRQn */
/* #undef I2S_IRQn */
/* #undef TSC_IRQn */
/* #undef SPI2_IRQn */
/* #undef SPI3_IRQn */
/* #undef SPI4_IRQn */

#define EthosU_IRQn                (55)   /* Ethos-Uxx Interrupt */

/* #undef GPIO0_IRQn */
/* #undef GPIO1_IRQn */
/* #undef GPIO2_IRQn */
/* #undef GPIO3_IRQn */

/* #undef GPIO0_0_IRQn */
/* #undef GPIO0_1_IRQn */
/* #undef GPIO0_2_IRQn */
/* #undef GPIO0_3_IRQn */
/* #undef GPIO0_4_IRQn */
/* #undef GPIO0_5_IRQn */
/* #undef GPIO0_6_IRQn */
/* #undef GPIO0_7_IRQn */
/* #undef GPIO0_8_IRQn */
/* #undef GPIO0_9_IRQn */
/* #undef GPIO0_10_IRQn */
/* #undef GPIO0_11_IRQn */
/* #undef GPIO0_12_IRQn */
/* #undef GPIO0_13_IRQn */
/* #undef GPIO0_14_IRQn */
/* #undef GPIO0_15_IRQn */
/* #undef GPIO1_0_IRQn */
/* #undef GPIO1_1_IRQn */
/* #undef GPIO1_2_IRQn */
/* #undef GPIO1_3_IRQn */
/* #undef GPIO1_4_IRQn */
/* #undef GPIO1_5_IRQn */
/* #undef GPIO1_6_IRQn */
/* #undef GPIO1_7_IRQn */
/* #undef GPIO1_8_IRQn */
/* #undef GPIO1_9_IRQn */
/* #undef GPIO1_10_IRQn */
/* #undef GPIO1_11_IRQn */
/* #undef GPIO1_12_IRQn */
/* #undef GPIO1_13_IRQn */
/* #undef GPIO1_14_IRQn */
/* #undef GPIO1_15_IRQn */
/* #undef GPIO2_0_IRQn */
/* #undef GPIO2_1_IRQn */
/* #undef GPIO2_2_IRQn */
/* #undef GPIO2_3_IRQn */
/* #undef GPIO2_4_IRQn */
/* #undef GPIO2_5_IRQn */
/* #undef GPIO2_6_IRQn */
/* #undef GPIO2_7_IRQn */
/* #undef GPIO2_8_IRQn */
/* #undef GPIO2_9_IRQn */
/* #undef GPIO2_10_IRQn */
/* #undef GPIO2_11_IRQn */
/* #undef GPIO2_12_IRQn */
/* #undef GPIO2_13_IRQn */
/* #undef GPIO2_14_IRQn */
/* #undef GPIO2_15_IRQn */
/* #undef GPIO3_0_IRQn */
/* #undef GPIO3_1_IRQn */
/* #undef GPIO3_2_IRQn */
/* #undef GPIO3_3_IRQn */
/* #undef UARTRX5_IRQn */
/* #undef UARTTX5_IRQn */
/* #undef UART5_IRQn */
/* #undef HDCLCD_IRQn */

#endif /* PERIPHERAL_IRQS_H */
