Copyright 1986-2022 Xilinx, Inc. All Rights Reserved.
---------------------------------------------------------------------------------------------------------
| Tool Version : Vivado v.2022.2 (lin64) Build 3671981 Fri Oct 14 04:59:54 MDT 2022
| Date         : Mon Nov  6 16:36:45 2023
| Host         : tesla running 64-bit Ubuntu 20.04.6 LTS
| Command      : report_control_sets -verbose -file Simple10GbeRudpKcu105Example_control_sets_placed.rpt
| Design       : Simple10GbeRudpKcu105Example
| Device       : xcku040
---------------------------------------------------------------------------------------------------------

Control Set Information

Table of Contents
-----------------
1. Summary
2. Histogram
3. Flip-Flop Distribution
4. Detailed Control Set Information

1. Summary
----------

+----------------------------------------------------------+-------+
|                          Status                          | Count |
+----------------------------------------------------------+-------+
| Total control sets                                       |  1532 |
|    Minimum number of control sets                        |  1532 |
|    Addition due to synthesis replication                 |     0 |
|    Addition due to physical synthesis replication        |     0 |
| Unused register locations in slices containing registers |  1661 |
+----------------------------------------------------------+-------+
* Control sets can be merged at opt_design using control_set_merge or merge_equivalent_drivers
** Run report_qor_suggestions for automated merging and remapping suggestions


2. Histogram
------------

+--------------------+-------+
|       Fanout       | Count |
+--------------------+-------+
| Total control sets |  1532 |
| >= 0 to < 4        |   273 |
| >= 4 to < 6        |   139 |
| >= 6 to < 8        |    43 |
| >= 8 to < 10       |   194 |
| >= 10 to < 12      |   135 |
| >= 12 to < 14      |    39 |
| >= 14 to < 16      |    26 |
| >= 16              |   683 |
+--------------------+-------+
* Control sets can be remapped at either synth_design or opt_design


3. Flip-Flop Distribution
-------------------------

+--------------+-----------------------+------------------------+-----------------+--------------+
| Clock Enable | Synchronous Set/Reset | Asynchronous Set/Reset | Total Registers | Total Slices |
+--------------+-----------------------+------------------------+-----------------+--------------+
| No           | No                    | No                     |            5057 |         1200 |
| No           | No                    | Yes                    |             398 |          100 |
| No           | Yes                   | No                     |            6640 |         1921 |
| Yes          | No                    | No                     |            4358 |          799 |
| Yes          | No                    | Yes                    |              90 |           16 |
| Yes          | Yes                   | No                     |           32536 |         4896 |
+--------------+-----------------------+------------------------+-----------------+--------------+


4. Detailed Control Set Information
-----------------------------------

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+----------------+--------------+
|                                                                               Clock Signal                                                                              |                                                                                                                                                                                    Enable Signal                                                                                                                                                                                    |                                                                                                                                                                                         Set/Reset Signal                                                                                                                                                                                        | Slice Load Count | Bel Load Count | Bels / Slice |
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+----------------+--------------+
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_local_clock_reset_block/CLK | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_core/ten_gig_eth_pcs_pma_inst/G_IS_BASER.ten_gig_eth_pcs_pma_inst/BASER.ten_gig_eth_pcs_pma_inst/ebuff_gen.rx_elastic_buffer_i/rx_elastic_buffer_i/asynch_fifo_i/fcomp_01                                                                | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_local_clock_reset_block/rxreset_rxusrclk2_sync_i/rxreset_rxusrclk2                                                                                                                                                                                   |                1 |              1 |         1.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | u_ila_0/inst/ila_core_inst/u_ila_cap_ctrl/u_cap_addrgen/u_cap_window_counter/U_WLCMPCE/O                                                                                                                                                                                                                                                                                            | u_ila_0/inst/ila_core_inst/u_ila_cap_ctrl/u_cap_addrgen/U_CMPRESET/O                                                                                                                                                                                                                                                                                                                            |                1 |              1 |         1.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_Tx/U_Export/U_10G.U_XGMII/nxtEOF_i_1_n_0                                                                                                                                                                                                                                                                         |                1 |              1 |         1.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_Rx/U_Import/U_10G.U_XGMII/macSize[1]_i_1_n_0                                                                                                                                                                                                                                                                     |                1 |              1 |         1.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_Rx/U_Import/U_10G.U_XGMII/macSize[0]_i_1_n_0                                                                                                                                                                                                                                                                     |                1 |              1 |         1.00 |
| ~U_Core/GEN_ETH.U_Rudp/U_XVC/U_XvcServer/U_AxisJtagDebugBridge/U_JTAG_BSCAN/U0/bsip/U0/tck                                                                              |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_XVC/U_XvcServer/U_AxisJtagDebugBridge/U_JTAG_BSCAN/U0/bsip/U0/USE_SOFTBSCAN.U_BSCAN_TAP/U_BASETAP/U_TAP/AS[0]                                                                                                                                                                                                                                                           |                1 |              1 |         1.00 |
|  dbg_hub/inst/BSCANID.u_xsdbm_id/itck_i                                                                                                                                 |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_XVC/U_XvcServer/U_AxisJtagDebugBridge/U_JTAG_BSCAN/U0/bsip/U0/USE_SOFTBSCAN.U_BSCAN_TAP/U_BASETAP/U_TAP/AS[0]                                                                                                                                                                                                                                                           |                1 |              1 |         1.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | u_ila_0/inst/ila_core_inst/u_ila_cap_ctrl/u_cap_addrgen/u_cap_sample_counter/U_SCMPCE/O                                                                                                                                                                                                                                                                                             | u_ila_0/inst/ila_core_inst/u_ila_cap_ctrl/u_cap_addrgen/U_CMPRESET/O                                                                                                                                                                                                                                                                                                                            |                1 |              1 |         1.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.GEN_VEC[1].U_BootProm/AxiMicronN25QReg_Inst/r[csL]_i_1_n_0                                                                                                                                                                                                                                                                                                          | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              1 |         1.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.GEN_VEC[1].U_BootProm/AxiMicronN25QReg_Inst/v[mosi]                                                                                                                                                                                                                                                                                                                 | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              1 |         1.00 |
|  dbg_hub/inst/BSCANID.u_xsdbm_id/itck_i                                                                                                                                 | dbg_hub/inst/BSCANID.u_xsdbm_id/SWITCH_EXT_BSCAN_WITH_CORE.bscan_switch/temp_curid[28]_i_1_n_0                                                                                                                                                                                                                                                                                      |                                                                                                                                                                                                                                                                                                                                                                                                 |                1 |              1 |         1.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/U_AxiVersion/GEN_DEVICE_DNA.DeviceDna_1/GEN_ULTRA_SCALE.DeviceDnaUltraScale_Inst/RstSync_Inst/syncRst                                                                                                                                                                                                                                                                                    |                1 |              1 |         1.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | u_ila_0/inst/ila_core_inst/u_ila_cap_ctrl/u_cap_addrgen/u_cap_window_counter/U_WHCMPCE/O                                                                                                                                                                                                                                                                                            | u_ila_0/inst/ila_core_inst/u_ila_cap_ctrl/u_cap_addrgen/U_CMPRESET/O                                                                                                                                                                                                                                                                                                                            |                1 |              1 |         1.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_Rx/U_Import/U_10G.U_XGMII/crcShift1                                                                                                                                                                                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/U_phyRst/r[shift][2]                                                                                                                                                                                                                                                                                      |                1 |              1 |         1.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | dbg_hub/inst/BSCANID.u_xsdbm_id/CORE_XSDB.UUT_MASTER/U_XSDB_BUS_CONTROLLER/clr_rd_req                                                                                                                                                                                                                                                                                                           |                1 |              1 |         1.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | dbg_hub/inst/BSCANID.u_xsdbm_id/CORE_XSDB.UUT_MASTER/U_ICON_INTERFACE/U_CMD6_RD/U_RD_FIFO/SUBCORE_FIFO.xsdbm_v3_0_0_rdfifo_inst/inst_fifo_gen/gconvfifo.rf/grf.rf/rstblk/ngwrdrst.rst_wr_reg2                                                                                                                                                                                                   |                1 |              1 |         1.00 |
|  dbg_hub/inst/BSCANID.u_xsdbm_id/itck_i                                                                                                                                 |                                                                                                                                                                                                                                                                                                                                                                                     | dbg_hub/inst/BSCANID.u_xsdbm_id/CORE_XSDB.UUT_MASTER/U_ICON_INTERFACE/U_CMD6_RD/U_RD_FIFO/SUBCORE_FIFO.xsdbm_v3_0_0_rdfifo_inst/inst_fifo_gen/gconvfifo.rf/grf.rf/rstblk/ngwrdrst.grst.rst_rd_reg2                                                                                                                                                                                              |                1 |              1 |         1.00 |
|  dbg_hub/inst/BSCANID.u_xsdbm_id/itck_i                                                                                                                                 |                                                                                                                                                                                                                                                                                                                                                                                     | dbg_hub/inst/BSCANID.u_xsdbm_id/CORE_XSDB.UUT_MASTER/U_ICON_INTERFACE/U_CMD6_WR/U_WR_FIFO/SUBCORE_FIFO.xsdbm_v3_0_0_wrfifo_inst/inst_fifo_gen/gconvfifo.rf/grf.rf/rstblk/ngwrdrst.rst_wr_reg2                                                                                                                                                                                                   |                1 |              1 |         1.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | dbg_hub/inst/BSCANID.u_xsdbm_id/CORE_XSDB.UUT_MASTER/U_XSDB_BUS_CONTROLLER/clr_abort_rd                                                                                                                                                                                                                                                                                                         |                1 |              1 |         1.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | dbg_hub/inst/BSCANID.u_xsdbm_id/CORE_XSDB.UUT_MASTER/U_ICON_INTERFACE/U_CMD6_WR/U_WR_FIFO/SUBCORE_FIFO.xsdbm_v3_0_0_wrfifo_inst/inst_fifo_gen/gconvfifo.rf/grf.rf/rstblk/ngwrdrst.grst.rst_rd_reg2                                                                                                                                                                                              |                1 |              1 |         1.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/U_XBAR/v[master][3][wrValid]                                                                                                                                                                                                                                                                                                                                                 | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/U_XBAR/v[master][3][rdValid]                                                                                                                                                                                                                                                                                                                                                 | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/U_XBAR/v[master][4][rdValid]                                                                                                                                                                                                                                                                                                                                                 | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/U_XBAR/v[master][2][wrValid]                                                                                                                                                                                                                                                                                                                                                 | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | u_ila_0/inst/ila_core_inst/xsdb_memory_read_inst/curr_read_block0                                                                                                                                                                                                                                                                                                                   |                                                                                                                                                                                                                                                                                                                                                                                                 |                2 |              2 |         1.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | dbg_hub/inst/BSCANID.u_xsdbm_id/CORE_XSDB.UUT_MASTER/U_XSDB_BUS_CONTROLLER/U_TIMER/in_normal_mode                                                                                                                                                                                                                                                                                   | dbg_hub/inst/BSCANID.u_xsdbm_id/CORE_XSDB.UUT_MASTER/U_ICON_INTERFACE/U_CMD1/ctl_reg[0]                                                                                                                                                                                                                                                                                                         |                2 |              2 |         1.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/U_XBAR/v[master][2][rdValid]                                                                                                                                                                                                                                                                                                                                                 | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/U_XBAR/v[master][1][wrValid]                                                                                                                                                                                                                                                                                                                                                 | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/U_XBAR/v[master][1][rdValid]                                                                                                                                                                                                                                                                                                                                                 | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_Tx/U_Pause/FSM_sequential_U_TxPauseGen.r[state][1]_i_1_n_0                                                                                                                                                                                                                                           | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/U_phyRst/r[shift][2]                                                                                                                                                                                                                                                                                      |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/U_XBAR/v[master][4][wrValid]                                                                                                                                                                                                                                                                                                                                                 | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/U_XBAR/v[master][6][wrValid]                                                                                                                                                                                                                                                                                                                                                 | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/U_XBAR/v[master][5][rdValid]                                                                                                                                                                                                                                                                                                                                                 | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/U_XBAR/v[master][0][wrValid]                                                                                                                                                                                                                                                                                                                                                 | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/U_XBAR/v[master][0][rdValid]                                                                                                                                                                                                                                                                                                                                                 | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/U_XBAR/v[mAxiWriteMasters][6][awvalid]                                                                                                                                                                                                                                                                                                                                       | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_XBAR/v[sAxiWriteSlaves][0][bresp]                                                                                                                                                                                                                                                                                                                           | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_Tx/U_Pause/U_TxPauseGen.r[txCount][1]_i_1_n_0                                                                                                                                                                                                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/U_phyRst/r[shift][2]                                                                                                                                                                                                                                                                                      |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/U_XBAR/v[mAxiWriteMasters][5][awvalid]                                                                                                                                                                                                                                                                                                                                       | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_Rx/U_Pause/FSM_sequential_U_RxPauseGen.r[state][1]_i_1_n_0                                                                                                                                                                                                                                           | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/U_phyRst/r[shift][2]                                                                                                                                                                                                                                                                                      |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/U_XBAR/v[mAxiWriteMasters][4][awvalid]                                                                                                                                                                                                                                                                                                                                       | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/U_XBAR/v[mAxiWriteMasters][3][awvalid]                                                                                                                                                                                                                                                                                                                                       | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/U_XBAR/v[mAxiWriteMasters][2][awvalid]                                                                                                                                                                                                                                                                                                                                       | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/U_XBAR/v[mAxiWriteMasters][1][awvalid]                                                                                                                                                                                                                                                                                                                                       | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/U_XBAR/v[mAxiWriteMasters][0][awvalid]                                                                                                                                                                                                                                                                                                                                       | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_XBAR/FSM_sequential_r[slave][0][wrState][1]_i_1_n_0                                                                                                                                                                                                                                                                                                         | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_RxFifo/U_Fifo/U_Fifo/U_LastFifoEnGen.U_LastFifo/ONE_STAGE.Fifo_1xStage/GEN_INFERRED.FIFO_SYNC_Gen.FifoSync_Inst/GEN_PIPE.U_Pipeline/v[sRdEn]1                                                                                                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_RxFifo/U_Fifo/fifoRst                                                                                                                                                                                                                                                                                            |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_XBAR/v[master][3][rdValid]                                                                                                                                                                                                                                                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_XBAR/v[master][2][wrValid]                                                                                                                                                                                                                                                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_XBAR/v[master][2][rdValid]                                                                                                                                                                                                                                                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_XBAR/v[master][1][wrValid]                                                                                                                                                                                                                                                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_XBAR/v[master][1][rdValid]                                                                                                                                                                                                                                                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_XBAR/v[master][0][wrValid]                                                                                                                                                                                                                                                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_XBAR/v[master][0][rdValid]                                                                                                                                                                                                                                                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_XBAR/v[mAxiWriteMasters][3][awvalid]                                                                                                                                                                                                                                                                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_XBAR/v[mAxiWriteMasters][2][awvalid]                                                                                                                                                                                                                                                                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_XBAR/v[mAxiWriteMasters][1][awvalid]                                                                                                                                                                                                                                                                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_XBAR/v[mAxiWriteMasters][0][awvalid]                                                                                                                                                                                                                                                                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/U_XBAR/v[master][5][wrValid]                                                                                                                                                                                                                                                                                                                                                 | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_XBAR/FSM_sequential_r[slave][0][rdState][1]_i_1_n_0                                                                                                                                                                                                                                                                                                         | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_RxFifo/U_Fifo/U_IbFilter/r[state][1]_i_1_n_0                                                                                                                                                                                                                                                         | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/U_phyRst/r[shift][2]                                                                                                                                                                                                                                                                                      |                1 |              2 |         2.00 |
|  dbg_hub/inst/BSCANID.u_xsdbm_id/itck_i                                                                                                                                 |                                                                                                                                                                                                                                                                                                                                                                                     | dbg_hub/inst/BSCANID.u_xsdbm_id/CORE_XSDB.UUT_MASTER/U_ICON_INTERFACE/wrdata_rst                                                                                                                                                                                                                                                                                                                |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.GEN_SFP[2].U_I2C/U_I2cRegMaster/r[byteCount][1]_i_1_n_0                                                                                                                                                                                                                                                                                                             |                                                                                                                                                                                                                                                                                                                                                                                                 |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_RxFifo/U_Fifo/U_ObFilter/FSM_sequential_r[state][1]_i_1_n_0                                                                                                                                                                                                                                          | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/U_phyRst/r[shift][2]                                                                                                                                                                                                                                                                                      |                1 |              2 |         2.00 |
|  dbg_hub/inst/BSCANID.u_xsdbm_id/itck_i                                                                                                                                 |                                                                                                                                                                                                                                                                                                                                                                                     | dbg_hub/inst/BSCANID.u_xsdbm_id/CORE_XSDB.UUT_MASTER/U_ICON_INTERFACE/rddata_rst                                                                                                                                                                                                                                                                                                                |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_XBAR/v[master][4][rdValid]                                                                                                                                                                                                                                                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_XBAR/v[master][4][wrValid]                                                                                                                                                                                                                                                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_Tx/U_Csum/r[ipv4Det][0]_i_1_n_0                                                                                                                                                                                                                                                                      | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/U_phyRst/r[shift][2]                                                                                                                                                                                                                                                                                      |                2 |              2 |         1.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/U_XBAR/v[sAxiWriteSlaves][0][bresp]                                                                                                                                                                                                                                                                                                                                          | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_XBAR/v[master][3][wrValid]                                                                                                                                                                                                                                                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/U_XBAR/v[master][6][rdValid]                                                                                                                                                                                                                                                                                                                                                 | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_REAL.GEN_SFP[3].U_I2C/U_I2cRegMasterAxiBridge/rin[axiWriteSlave][bvalid]                                                                                                                                                                                                                                                                                                             |                2 |              2 |         1.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.U_XbarI2cMux/U_XBAR/v[master][0][wrValid]                                                                                                                                                                                                                                                                                                                           | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.U_XbarI2cMux/U_XBAR/v[master][0][rdValid]                                                                                                                                                                                                                                                                                                                           | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.U_XbarI2cMux/U_XBAR/v[mAxiWriteMasters][3][awvalid]                                                                                                                                                                                                                                                                                                                 | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.U_XbarI2cMux/U_XBAR/v[mAxiWriteMasters][2][awvalid]                                                                                                                                                                                                                                                                                                                 | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_App/U_XBAR/v[master][1][wrValid]                                                                                                                                                                                                                                                                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_App/U_XBAR/v[master][1][rdValid]                                                                                                                                                                                                                                                                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_App/U_XBAR/v[master][0][wrValid]                                                                                                                                                                                                                                                                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_App/U_XBAR/v[master][0][rdValid]                                                                                                                                                                                                                                                                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_App/U_XBAR/v[mAxiWriteMasters][1][awvalid]                                                                                                                                                                                                                                                                                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/p_0_in[1]                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/U_phyRst/r[shift][2]                                                                                                                                                                                                                                                                                      |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.U_XbarI2cMux/U_I2cRegMaster/i2cMaster_1/byte_ctrl/bit_ctrl/bus_status_ctrl.staticfilt.sfblock.fSDA[1]_i_1_n_0                                                                                                                                                                                                                                                       |                                                                                                                                                                                                                                                                                                                                                                                                 |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.U_XbarI2cMux/U_XBAR/FSM_sequential_r[slave][0][wrState][1]_i_1_n_0                                                                                                                                                                                                                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.U_XbarI2cMux/U_XBAR/FSM_sequential_r[slave][0][rdState][1]_i_1_n_0                                                                                                                                                                                                                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_REAL.GEN_SFP[2].U_I2C/U_I2cRegMasterAxiBridge/rin[axiWriteSlave][bvalid]                                                                                                                                                                                                                                                                                                             |                2 |              2 |         1.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.U_XbarI2cMux/U_XBAR/v[master][1][rdValid]                                                                                                                                                                                                                                                                                                                           | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.U_XbarI2cMux/U_I2cRegMaster/r[byteCount][1]_i_1_n_0                                                                                                                                                                                                                                                                                                                 |                                                                                                                                                                                                                                                                                                                                                                                                 |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_App/U_XBAR/v[slave][0][wrReqs]                                                                                                                                                                                                                                                                                                                                                    | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_App/U_XBAR/v[mAxiWriteMasters][0][awvalid]                                                                                                                                                                                                                                                                                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.U_XbarI2cMux/U_XbarAxilMaster/r[axilReadMaster][arvalid]_i_1_n_0                                                                                                                                                                                                                                                                                                    | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                2 |              2 |         1.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.U_XbarI2cMux/U_XbarAxilMaster/r[ack][resp][1]_i_1_n_0                                                                                                                                                                                                                                                                                                               | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | u_ila_0/inst/ila_core_inst/u_ila_reset_ctrl/Q[2]                                                                                                                                                                                                                                                                                                                                                |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | dbg_hub/inst/BSCANID.u_xsdbm_id/CORE_XSDB.UUT_MASTER/U_ICON_INTERFACE/U_CMD1/ctl_reg[1]_i_1_n_0                                                                                                                                                                                                                                                                                     |                                                                                                                                                                                                                                                                                                                                                                                                 |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | dbg_hub/inst/BSCANID.u_xsdbm_id/CORE_XSDB.UUT_MASTER/U_ICON_INTERFACE/U_CMD6_WR/U_WR_FIFO/SUBCORE_FIFO.xsdbm_v3_0_0_wrfifo_inst/inst_fifo_gen/gconvfifo.rf/grf.rf/rstblk/ngwrdrst.grst.rd_rst_reg[2]                                                                                                                                                                                            |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | dbg_hub/inst/BSCANID.u_xsdbm_id/CORE_XSDB.UUT_MASTER/U_ICON_INTERFACE/wrdata_rst                                                                                                                                                                                                                                                                                                                |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | dbg_hub/inst/BSCANID.u_xsdbm_id/CORE_XSDB.UUT_MASTER/U_ICON_INTERFACE/rddata_rst                                                                                                                                                                                                                                                                                                                |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | u_ila_0/inst/ila_core_inst/u_ila_regs/drdy_ff9                                                                                                                                                                                                                                                                                                                                      | u_ila_0/inst/ila_core_inst/u_ila_regs/shift_reg00                                                                                                                                                                                                                                                                                                                                               |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_SRPv3/TX_FIFO/fifoInFrame0                                                                                                                                                                                                                                                                                                                                              |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_SRPv3/r_reg[rxRst]__0                                                                                                                                                                                                                                                                                                                                                   |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | u_ila_0/inst/ila_core_inst/u_ila_regs/drdy_ffa                                                                                                                                                                                                                                                                                                                                      | u_ila_0/inst/ila_core_inst/u_ila_regs/shift_reg10                                                                                                                                                                                                                                                                                                                                               |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.GEN_SFP[2].U_I2C/U_I2cRegMaster/i2cMaster_1/byte_ctrl/bit_ctrl/bus_status_ctrl.staticfilt.sfblock.fSDA[1]_i_1_n_0                                                                                                                                                                                                                                                   |                                                                                                                                                                                                                                                                                                                                                                                                 |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/U_XBAR/FSM_sequential_r[slave][0][rdState][1]_i_1_n_0                                                                                                                                                                                                                                                                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.U_XbarI2cMux/U_XBAR/v[master][1][wrValid]                                                                                                                                                                                                                                                                                                                           | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.U_XbarI2cMux/U_I2cRegMaster/i2cMaster_1/byte_ctrl/bit_ctrl/bus_status_ctrl.staticfilt.sfblock.fSCL[1]_i_1_n_0                                                                                                                                                                                                                                                       |                                                                                                                                                                                                                                                                                                                                                                                                 |                2 |              2 |         1.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.GEN_SFP[3].U_I2C/U_I2cRegMaster/r[byteCount][1]_i_1_n_0                                                                                                                                                                                                                                                                                                             |                                                                                                                                                                                                                                                                                                                                                                                                 |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_SRPv3/RX_FIFO/U_LastFifoEnGen.U_LastFifo/ONE_STAGE.Fifo_1xStage/GEN_INFERRED.FIFO_SYNC_Gen.FifoSync_Inst/GEN_PIPE.U_Pipeline/v[sRdEn]1                                                                                                                                                                                                                      | U_Core/GEN_ETH.U_Rudp/U_SRPv3/Sync_Rst_1/syncRst                                                                                                                                                                                                                                                                                                                                                |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_App/U_Mem/r_reg[state_n_0_]                                                                                                                                                                                                                                                                                                                                                       | U_App/U_Mem/r[rdLatecy][1]_i_1_n_0                                                                                                                                                                                                                                                                                                                                                              |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.U_XbarI2cMux/v[axilWriteSlave][bresp]                                                                                                                                                                                                                                                                                                                               | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_App/U_XBAR/FSM_sequential_r[slave][0][rdState][1]_i_1_n_0                                                                                                                                                                                                                                                                                                                         | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_App/U_XBAR/FSM_sequential_r[slave][0][wrState][1]_i_1_n_0                                                                                                                                                                                                                                                                                                                         | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_App/U_XBAR/r[slave][0][rdReqs][1]_i_1_n_0                                                                                                                                                                                                                                                                                                                                         | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.GEN_SFP[3].U_I2C/U_I2cRegMaster/i2cMaster_1/byte_ctrl/bit_ctrl/bus_status_ctrl.staticfilt.sfblock.fSCL[1]_i_1_n_0                                                                                                                                                                                                                                                   |                                                                                                                                                                                                                                                                                                                                                                                                 |                2 |              2 |         1.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.GEN_SFP[3].U_I2C/U_I2cRegMaster/i2cMaster_1/byte_ctrl/bit_ctrl/bus_status_ctrl.staticfilt.sfblock.fSDA[1]_i_1_n_0                                                                                                                                                                                                                                                   |                                                                                                                                                                                                                                                                                                                                                                                                 |                2 |              2 |         1.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.U_XbarI2cMux/FSM_sequential_r[state][1]_i_1_n_0                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.U_XbarI2cMux/r[axilReadSlave][arready]_i_1_n_0                                                                                                                                                                                                                                                                                                                      | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/U_XBAR/FSM_sequential_r[slave][0][wrState][1]_i_1_n_0                                                                                                                                                                                                                                                                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.GEN_SFP[2].U_I2C/U_I2cRegMaster/i2cMaster_1/byte_ctrl/bit_ctrl/bus_status_ctrl.staticfilt.sfblock.fSCL[1]_i_1_n_0                                                                                                                                                                                                                                                   |                                                                                                                                                                                                                                                                                                                                                                                                 |                2 |              2 |         1.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.U_XbarI2cMux/U_XBAR/v[sAxiWriteSlaves][0][bresp]                                                                                                                                                                                                                                                                                                                    | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.U_XbarI2cMux/U_XBAR/v[master][7][wrValid]                                                                                                                                                                                                                                                                                                                           | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.U_XbarI2cMux/U_XBAR/v[master][7][rdValid]                                                                                                                                                                                                                                                                                                                           | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.U_XbarI2cMux/U_XBAR/v[master][6][wrValid]                                                                                                                                                                                                                                                                                                                           | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.U_XbarI2cMux/U_XBAR/v[master][6][rdValid]                                                                                                                                                                                                                                                                                                                           | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.U_XbarI2cMux/U_XBAR/v[master][5][wrValid]                                                                                                                                                                                                                                                                                                                           | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.U_XbarI2cMux/U_XBAR/v[master][5][rdValid]                                                                                                                                                                                                                                                                                                                           | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.U_XbarI2cMux/U_XBAR/v[master][4][wrValid]                                                                                                                                                                                                                                                                                                                           | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.U_XbarI2cMux/U_XBAR/v[master][4][rdValid]                                                                                                                                                                                                                                                                                                                           | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.U_XbarI2cMux/U_XBAR/v[master][3][wrValid]                                                                                                                                                                                                                                                                                                                           | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.U_XbarI2cMux/U_XBAR/v[master][3][rdValid]                                                                                                                                                                                                                                                                                                                           | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.U_XbarI2cMux/U_XBAR/v[master][2][wrValid]                                                                                                                                                                                                                                                                                                                           | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.U_XbarI2cMux/U_XBAR/v[master][2][rdValid]                                                                                                                                                                                                                                                                                                                           | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_UDP/IpV4Engine_Inst/U_ArpEngine/r[cnt][1]_i_1_n_0                                                                                                                                                                                                                                                                                                           | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_SRPv3/r[memResp][1]_i_1_n_0                                                                                                                                                                                                                                                                                                                                 | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                2 |              2 |         1.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/TxFSM_INST/r[synH]_i_1_n_0                                                                                                                                                                                                                                                                                                 | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              2 |         2.00 |
|  dbg_hub/inst/BSCANID.u_xsdbm_id/itck_i                                                                                                                                 | dbg_hub/inst/BSCANID.u_xsdbm_id/CORE_XSDB.UUT_MASTER/U_ICON_INTERFACE/U_CMD1/icn_cmd_en_temp                                                                                                                                                                                                                                                                                        |                                                                                                                                                                                                                                                                                                                                                                                                 |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/AxiLiteRegItf_INST/r[axilReadSlave][rdata][6]_i_1_n_0                                                                                                                                                                                                                                                                      | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_UDP/UdpEngine_Inst/GEN_SERVER.U_UdpEngineTx/r[chPntr][1]_i_1_n_0                                                                                                                                                                                                                                                                                            | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_local_clock_reset_block/CLK | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_core/ten_gig_eth_pcs_pma_inst/G_IS_BASER.ten_gig_eth_pcs_pma_inst/BASER.ten_gig_eth_pcs_pma_inst/pcs_top_i/rx_pcs_i/rx_block_lock_fsm_i/mcp1_state[1]_i_1__0_n_0                                                                         | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_core/ten_gig_eth_pcs_pma_inst/G_IS_BASER.ten_gig_eth_pcs_pma_inst/BASER.ten_gig_eth_pcs_pma_inst/pcs_top_i/rx_pcs_i/synch_signal_ok/SR[0]                                                                                                            |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_UDP/UdpEngine_Inst/U_UdpEngineRx/v[tDestServer]                                                                                                                                                                                                                                                                                                             | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_UDP/UdpEngine_Inst/U_UdpEngineRx/v[serverMaster][tDest]                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_SRPv3/v[addr][0]                                                                                                                                                                                                                                                                                                                                            | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_UDP/IpV4Engine_Inst/U_IcmpEngine/r[state][1]_i_1_n_0                                                                                                                                                                                                                                                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/TxFSM_INST/r[ackState][1]_i_1_n_0                                                                                                                                                                                                                                                                                          | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              2 |         2.00 |
|  dbg_hub/inst/BSCANID.u_xsdbm_id/itck_i                                                                                                                                 | dbg_hub/inst/BSCANID.u_xsdbm_id/SWITCH_EXT_BSCAN_WITH_CORE.bscan_switch/id_state[1]_i_1_n_0                                                                                                                                                                                                                                                                                         | U_Core/GEN_ETH.U_Rudp/U_XVC/U_XvcServer/U_AxisJtagDebugBridge/U_JTAG_BSCAN/U0/bsip/U0/USE_SOFTBSCAN.U_BSCAN_TAP/U_BASETAP/U_TAP/AS[0]                                                                                                                                                                                                                                                           |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_AxiLiteAsync/GEN_ASYNC.U_WriteMastToSlaveFifo/U_RD_FSM/enb                                                                                                                                                                                                                                                 |                                                                                                                                                                                                                                                                                                                                                                                                 |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/AxiLiteRegItf_INST/r[axilReadSlave][rdata][6]_i_1_n_0                                                                                                                                                                                                                                                                      | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/RxFSM_INST/r[chkLen][1]_i_1_n_0                                                                                                                                                                                                                                                                                            | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                2 |              2 |         1.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/RxFSM_INST/FSM_sequential_r_reg[appState][1]_i_1_n_0                                                                                                                                                                                                                                                                       | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/TxFSM_INST/r[ackState][1]_i_1_n_0                                                                                                                                                                                                                                                                                          | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                2 |              2 |         1.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_XVC/U_XvcServer/U_AxisJtagDebugBridge/U_AXIS_JTAG/U_JTAG/v[oCnt]                                                                                                                                                                                                                                                                                            | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/areset_txusrclk2_sync_i/areset_txusrclk2                                                                                                                                                                                                                                                 |                2 |              2 |         1.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_XVC/U_XvcServer/U_AxisJtagDebugBridge/U_AXIS_JTAG/U_JTAG/r[state][1]_i_2_n_0                                                                                                                                                                                                                                                                                | U_Core/GEN_ETH.U_Rudp/U_XVC/U_XvcServer/U_AxisJtagDebugBridge/U_AXIS_JTAG/U_JTAG/r[state][1]_i_1_n_0                                                                                                                                                                                                                                                                                            |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/RxFSM_INST/FSM_sequential_r_reg[appState][1]_i_1_n_0                                                                                                                                                                                                                                                                       | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                2 |              2 |         1.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/RxFSM_INST/r[chkLen][1]_i_1_n_0                                                                                                                                                                                                                                                                                            | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/GEN_DEPACKER.DEPACKER_V2.U_Depacketizer/r[rdLat][1]_i_2_n_0                                                                                                                                                                                                                                                                           | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/GEN_DEPACKER.DEPACKER_V2.U_Depacketizer/r[rdLat][1]_i_1_n_0                                                                                                                                                                                                                                                                                       |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_UDP/UdpEngine_Inst/GEN_SERVER.U_UdpEngineTx/r[index][1]_i_1_n_0                                                                                                                                                                                                                                                                                             | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_local_clock_reset_block/CLK | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/cable_pull_logic_i/cable_pull_watchdog0                                                                                                                                                                                                                                      | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/cable_pull_logic_i/cable_pull_reset_rising_rxusrclk2_sync_i/SR[0]                                                                                                                                                                                                                        |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_SRPv3/r[mAxilReadMaster][arvalid]_i_1_n_0                                                                                                                                                                                                                                                                                                                   | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                2 |              2 |         1.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_XVC/U_XvcServer/U_AxisJtagDebugBridge/U_AXIS_JTAG/U_JTAG/r[iCnt][1]_i_1_n_0                                                                                                                                                                                                                                                                                 | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                2 |              2 |         1.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_AXIS_MON/U_AxiDualPortRam/r_reg[state_n_0_]                                                                                                                                                                                                                                                                                                                 | U_Core/GEN_ETH.U_Rudp/U_AXIS_MON/U_AxiDualPortRam/r[rdLatecy][1]_i_1_n_0                                                                                                                                                                                                                                                                                                                        |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/GEN_PACKER.PACKER_V2.U_Packetizer/p_2_out[63]                                                                                                                                                                                                                                                                                         | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_Rx/U_Import/U_10G.U_XGMII/rxdAlign_i_1_n_0                                                                                                                                                                                                                                                                       |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/TxFSM_INST/r[synH]_i_1_n_0                                                                                                                                                                                                                                                                                                 | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_XVC/U_XvcServer/U_AxisJtagDebugBridge/U_AXIS_JTAG/U_JTAG/U_Jtag/FSM_sequential_r[state][1]_i_1_n_0                                                                                                                                                                                                                                                          | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                2 |              2 |         1.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/GEN_PACKER.PACKER_V2.U_Packetizer/p_2_out[63]                                                                                                                                                                                                                                                                                         | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                2 |              2 |         1.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | u_ila_0/inst/ila_core_inst/u_ila_regs/xsdb_rden_ff8                                                                                                                                                                                                                                                                                                                                 | dbg_hub/inst/BSCANID.u_xsdbm_id/CORE_XSDB.UUT_MASTER/U_XSDB_BUS_CONTROLLER/sl_iport0_o[0]                                                                                                                                                                                                                                                                                                       |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/GEN_DEPACKER.DEPACKER_V2.U_Depacketizer/r[rdLat][1]_i_2_n_0                                                                                                                                                                                                                                                                           | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/GEN_DEPACKER.DEPACKER_V2.U_Depacketizer/r[rdLat][1]_i_1_n_0                                                                                                                                                                                                                                                                                       |                1 |              2 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.U_XbarI2cMux/U_XBAR/FSM_onehot_r[master][6][wrState][2]_i_1_n_0                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              3 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/U_XBAR/FSM_onehot_r[master][6][rdState][2]_i_1_n_0                                                                                                                                                                                                                                                                                                                           | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              3 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.U_XbarI2cMux/U_XBAR/FSM_onehot_r[master][1][rdState][2]_i_1_n_0                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                2 |              3 |         1.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_AXIS_MON/localReset                                                                                                                                                                                                                                                                                                                                                     |                1 |              3 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/U_XBAR/FSM_onehot_r[master][5][wrState][2]_i_1_n_0                                                                                                                                                                                                                                                                                                                           | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              3 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/U_XBAR/FSM_onehot_r[master][5][rdState][2]_i_1_n_0                                                                                                                                                                                                                                                                                                                           | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              3 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/U_XBAR/FSM_onehot_r[master][4][rdState][2]_i_1_n_0                                                                                                                                                                                                                                                                                                                           | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              3 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/U_XBAR/FSM_onehot_r[master][4][wrState][2]_i_1_n_0                                                                                                                                                                                                                                                                                                                           | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              3 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.U_XbarI2cMux/U_XBAR/FSM_onehot_r[master][6][rdState][2]_i_1_n_0                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              3 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.U_XbarI2cMux/U_XBAR/FSM_onehot_r[master][2][wrState][2]_i_1_n_0                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              3 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | extRst_IBUF_inst/O                                                                                                                                                                                                                                                                                                                                                                              |                1 |              3 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.GEN_SFP[3].U_I2C/U_I2cRegMaster/i2cMaster_1/r[state][2]_i_1_n_0                                                                                                                                                                                                                                                                                                     |                                                                                                                                                                                                                                                                                                                                                                                                 |                2 |              3 |         1.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/U_XBAR/FSM_onehot_r[master][6][wrState][2]_i_1_n_0                                                                                                                                                                                                                                                                                                                           | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              3 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_PwrUpRst/rstOut                                                                                                                                                                                                                                                                                                                                                         |                1 |              3 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.U_XbarI2cMux/U_XBAR/FSM_onehot_r[master][1][wrState][2]_i_1_n_0                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                2 |              3 |         1.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/TxFSM_INST/r[appState][2]_i_1_n_0                                                                                                                                                                                                                                                                                          | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              3 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_gt_i/inst/gen_gtwizard_gthe3_top.TenGigEthGthUltraScale156p25MHzCore_gt_gtwizard_gthe3_inst/gen_gtwizard_gthe3.gen_reset_controller_internal.gen_single_instance.gtwiz_reset_inst/sm_reset_tx_timer_ctr[2]_i_1_n_0                       | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_gt_i/inst/gen_gtwizard_gthe3_top.TenGigEthGthUltraScale156p25MHzCore_gt_gtwizard_gthe3_inst/gen_gtwizard_gthe3.gen_reset_controller_internal.gen_single_instance.gtwiz_reset_inst/sm_reset_tx_timer_clr_reg_n_0                                      |                1 |              3 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/GEN_PACKER.PACKER_V2.U_Packetizer/v[state]                                                                                                                                                                                                                                                                                            | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                2 |              3 |         1.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.GEN_SFP[3].U_I2C/U_I2cRegMaster/r[state][2]_i_1_n_0                                                                                                                                                                                                                                                                                                                 |                                                                                                                                                                                                                                                                                                                                                                                                 |                2 |              3 |         1.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_gt_i/inst/gen_gtwizard_gthe3_top.TenGigEthGthUltraScale156p25MHzCore_gt_gtwizard_gthe3_inst/gen_gtwizard_gthe3.gen_reset_controller_internal.gen_single_instance.gtwiz_reset_inst/reset_synchronizer_gtwiz_reset_tx_any_inst/gtwiz_reset_tx_any_sync |                2 |              3 |         1.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.U_XbarI2cMux/U_XBAR/FSM_onehot_r[master][0][wrState][2]_i_1_n_0                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                2 |              3 |         1.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/RxFSM_INST/r[tspState][2]_i_1_n_0                                                                                                                                                                                                                                                                                          | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                2 |              3 |         1.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_gt_i/inst/gen_gtwizard_gthe3_top.TenGigEthGthUltraScale156p25MHzCore_gt_gtwizard_gthe3_inst/gen_gtwizard_gthe3.gen_reset_controller_internal.gen_single_instance.gtwiz_reset_inst/sm_reset_rx_timer_ctr[2]_i_1_n_0                       | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_gt_i/inst/gen_gtwizard_gthe3_top.TenGigEthGthUltraScale156p25MHzCore_gt_gtwizard_gthe3_inst/gen_gtwizard_gthe3.gen_reset_controller_internal.gen_single_instance.gtwiz_reset_inst/sm_reset_rx_timer_clr_reg_n_0                                      |                1 |              3 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.U_XbarI2cMux/U_XbarAxilMaster/FSM_sequential_r[state][2]_i_1_n_0                                                                                                                                                                                                                                                                                                    | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                2 |              3 |         1.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_local_clock_reset_block/CLK |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_core/ten_gig_eth_pcs_pma_inst/G_IS_BASER.ten_gig_eth_pcs_pma_inst/BASER.ten_gig_eth_pcs_pma_inst/pcs_top_i/rx_pcs_i/rxreset_2                                                                                                                        |                2 |              3 |         1.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_App/U_XBAR/FSM_onehot_r[master][0][wrState][2]_i_1_n_0                                                                                                                                                                                                                                                                                                                            | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              3 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_App/U_XBAR/FSM_onehot_r[master][0][rdState][2]_i_1_n_0                                                                                                                                                                                                                                                                                                                            | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              3 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.GEN_SFP[2].U_I2C/U_I2cRegMaster/i2cMaster_1/r[state][2]_i_1_n_0                                                                                                                                                                                                                                                                                                     |                                                                                                                                                                                                                                                                                                                                                                                                 |                1 |              3 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.U_XbarI2cMux/U_XBAR/v[slave][0][wrReqNum]                                                                                                                                                                                                                                                                                                                           | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                2 |              3 |         1.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.GEN_SFP[2].U_I2C/U_I2cRegMaster/r[state][2]_i_1_n_0                                                                                                                                                                                                                                                                                                                 |                                                                                                                                                                                                                                                                                                                                                                                                 |                2 |              3 |         1.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_local_clock_reset_block/CLK |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_core/ten_gig_eth_pcs_pma_inst/G_IS_BASER.ten_gig_eth_pcs_pma_inst/BASER.ten_gig_eth_pcs_pma_inst/pcs_top_i/rx_pcs_i/synch_signal_ok/SR[0]                                                                                                            |                3 |              3 |         1.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_App/U_XBAR/FSM_onehot_r[master][1][wrState][2]_i_1_n_0                                                                                                                                                                                                                                                                                                                            | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              3 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_App/U_XBAR/FSM_onehot_r[master][1][rdState][2]_i_1_n_0                                                                                                                                                                                                                                                                                                                            | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              3 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.U_XbarI2cMux/U_XBAR/FSM_onehot_r[master][5][wrState][2]_i_1_n_0                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              3 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.U_XbarI2cMux/U_XBAR/FSM_onehot_r[master][5][rdState][2]_i_1_n_0                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              3 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/GEN_DEPACKER.DEPACKER_V2.U_Depacketizer/FSM_sequential_r[state][2]_i_2_n_0                                                                                                                                                                                                                                                            | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/GEN_DEPACKER.DEPACKER_V2.U_Depacketizer/FSM_sequential_r[state][2]_i_1_n_0                                                                                                                                                                                                                                                                        |                2 |              3 |         1.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/U_AxiVersion/r_reg[fpgaReload_n_0_]                                                                                                                                                                                                                                                                                                                                                      |                1 |              3 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/U_XBAR/FSM_onehot_r[master][3][wrState][2]_i_1_n_0                                                                                                                                                                                                                                                                                                                           | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              3 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/U_XBAR/FSM_onehot_r[master][0][rdState][2]_i_1_n_0                                                                                                                                                                                                                                                                                                                           | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              3 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/U_XBAR/FSM_onehot_r[master][0][wrState][2]_i_1_n_0                                                                                                                                                                                                                                                                                                                           | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              3 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/U_XBAR/FSM_onehot_r[master][1][rdState][2]_i_1_n_0                                                                                                                                                                                                                                                                                                                           | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                2 |              3 |         1.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/U_XBAR/FSM_onehot_r[master][1][wrState][2]_i_1_n_0                                                                                                                                                                                                                                                                                                                           | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              3 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.U_XbarI2cMux/U_XBAR/FSM_onehot_r[master][4][wrState][2]_i_1_n_0                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              3 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.U_XbarI2cMux/U_XBAR/FSM_onehot_r[master][4][rdState][2]_i_1_n_0                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                2 |              3 |         1.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.U_XbarI2cMux/U_XBAR/FSM_onehot_r[master][3][wrState][2]_i_1_n_0                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                2 |              3 |         1.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.U_XbarI2cMux/U_XBAR/FSM_onehot_r[master][3][rdState][2]_i_1_n_0                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              3 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.U_XbarI2cMux/U_XBAR/FSM_onehot_r[master][2][rdState][2]_i_1_n_0                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              3 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/U_XBAR/FSM_onehot_r[master][2][rdState][2]_i_1_n_0                                                                                                                                                                                                                                                                                                                           | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              3 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/U_XBAR/FSM_onehot_r[master][2][wrState][2]_i_1_n_0                                                                                                                                                                                                                                                                                                                           | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              3 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/U_XBAR/FSM_onehot_r[master][3][rdState][2]_i_1_n_0                                                                                                                                                                                                                                                                                                                           | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              3 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_local_clock_reset_block/CLK | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_core/ten_gig_eth_pcs_pma_inst/G_IS_BASER.ten_gig_eth_pcs_pma_inst/BASER.ten_gig_eth_pcs_pma_inst/pcs_top_i/rx_pcs_i/rx_ber_mon_fsm_i/mcp1_state__0                                                                                       | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_core/ten_gig_eth_pcs_pma_inst/G_IS_BASER.ten_gig_eth_pcs_pma_inst/BASER.ten_gig_eth_pcs_pma_inst/pcs_top_i/rx_pcs_i/rx_block_lock_fsm_i/FSM_sequential_mcp1_state_reg[0][0]                                                                          |                1 |              3 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.GEN_VEC[1].U_BootProm/AxiMicronN25QReg_Inst/FSM_sequential_r[state][2]_i_1_n_0                                                                                                                                                                                                                                                                                      | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                3 |              3 |         1.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.GEN_VEC[1].U_BootProm/AxiMicronN25QReg_Inst/r[bitPntr][2]_i_1_n_0                                                                                                                                                                                                                                                                                                   | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                2 |              3 |         1.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/U_AxiVersion/GEN_DEVICE_DNA.DeviceDna_1/GEN_ULTRA_SCALE.DeviceDnaUltraScale_Inst/FSM_onehot_r[state][2]_i_1_n_0                                                                                                                                                                                                                                                              | U_Core/U_AxiVersion/GEN_DEVICE_DNA.DeviceDna_1/GEN_ULTRA_SCALE.DeviceDnaUltraScale_Inst/RstSync_Inst/syncRst                                                                                                                                                                                                                                                                                    |                1 |              3 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_XBAR/FSM_onehot_r[master][0][rdState][2]_i_1_n_0                                                                                                                                                                                                                                                                                                            | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              3 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_XBAR/FSM_onehot_r[master][0][wrState][2]_i_1_n_0                                                                                                                                                                                                                                                                                                            | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              3 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_XBAR/FSM_onehot_r[master][1][rdState][2]_i_1_n_0                                                                                                                                                                                                                                                                                                            | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                2 |              3 |         1.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_XBAR/FSM_onehot_r[master][1][wrState][2]_i_1_n_0                                                                                                                                                                                                                                                                                                            | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              3 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_XBAR/FSM_onehot_r[master][2][rdState][2]_i_1_n_0                                                                                                                                                                                                                                                                                                            | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              3 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_XBAR/FSM_onehot_r[master][2][wrState][2]_i_1_n_0                                                                                                                                                                                                                                                                                                            | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              3 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_XBAR/FSM_onehot_r[master][3][rdState][2]_i_1_n_0                                                                                                                                                                                                                                                                                                            | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              3 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_XBAR/FSM_onehot_r[master][3][wrState][2]_i_1_n_0                                                                                                                                                                                                                                                                                                            | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              3 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_XBAR/FSM_onehot_r[master][4][rdState][2]_i_1_n_0                                                                                                                                                                                                                                                                                                            | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              3 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_XBAR/FSM_onehot_r[master][4][wrState][2]_i_1_n_0                                                                                                                                                                                                                                                                                                            | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              3 |         3.00 |
|  dbg_hub/inst/BSCANID.u_xsdbm_id/itck_i                                                                                                                                 | dbg_hub/inst/BSCANID.u_xsdbm_id/CORE_XSDB.UUT_MASTER/U_ICON_INTERFACE/U_CMD3/icn_cmd_en_temp                                                                                                                                                                                                                                                                                        |                                                                                                                                                                                                                                                                                                                                                                                                 |                1 |              3 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.U_XbarI2cMux/U_I2cRegMaster/r[state][2]_i_1_n_0                                                                                                                                                                                                                                                                                                                     |                                                                                                                                                                                                                                                                                                                                                                                                 |                1 |              3 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_UDP/UdpEngine_Inst/GEN_SERVER.U_UdpEngineTx/v[state]                                                                                                                                                                                                                                                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              3 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | dbg_hub/inst/BSCANID.u_xsdbm_id/CORE_XSDB.UUT_MASTER/U_ICON_INTERFACE/U_CMD3/stat_reg_ld_temp_1_reg_n_0                                                                                                                                                                                                                                                                             |                                                                                                                                                                                                                                                                                                                                                                                                 |                3 |              3 |         1.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/GEN_PACKER.PACKER_V2.U_Packetizer/v[state]                                                                                                                                                                                                                                                                                            | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              3 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_local_clock_reset_block/CLK |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_core/ten_gig_eth_pcs_pma_inst/G_IS_BASER.ten_gig_eth_pcs_pma_inst/BASER.ten_gig_eth_pcs_pma_inst/pcs_top_i/rx_pcs_i/rx_ber_mon_fsm_i/FSM_sequential_mcp1_state_reg[0]_0                                                                              |                2 |              3 |         1.50 |
|  dbg_hub/inst/BSCANID.u_xsdbm_id/itck_i                                                                                                                                 | dbg_hub/inst/BSCANID.u_xsdbm_id/CORE_XSDB.UUT_MASTER/U_ICON_INTERFACE/U_CMD7_STAT/icn_cmd_en_temp                                                                                                                                                                                                                                                                                   |                                                                                                                                                                                                                                                                                                                                                                                                 |                2 |              3 |         1.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_SRPv3/r[mAxilWriteMaster][awvalid]_i_1_n_0                                                                                                                                                                                                                                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                2 |              3 |         1.50 |
|  dbg_hub/inst/BSCANID.u_xsdbm_id/itck_i                                                                                                                                 | dbg_hub/inst/BSCANID.u_xsdbm_id/CORE_XSDB.UUT_MASTER/U_ICON_INTERFACE/U_CMD7_CTL/icn_cmd_en_temp                                                                                                                                                                                                                                                                                    | dbg_hub/inst/BSCANID.u_xsdbm_id/CORE_XSDB.UUT_MASTER/U_ICON_INTERFACE/U_CMD1/ctl_reg[0]                                                                                                                                                                                                                                                                                                         |                1 |              3 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | dbg_hub/inst/BSCANID.u_xsdbm_id/CORE_XSDB.UUT_MASTER/U_ICON_INTERFACE/U_CMD7_STAT/stat_reg_ld_temp_1_reg_n_0                                                                                                                                                                                                                                                                        |                                                                                                                                                                                                                                                                                                                                                                                                 |                3 |              3 |         1.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_SRPv3/r[hdrCnt][2]_i_1_n_0                                                                                                                                                                                                                                                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              3 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/GEN_REG.r[config][pma_pmd_type][2]_i_1_n_0                                                                                                                                                                                                                                                    | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/v[cntRst]1                                                                                                                                                                                                                                                                                                |                2 |              3 |         1.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_Rx/U_Csum/v[state]                                                                                                                                                                                                                                                                                   | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/U_phyRst/r[shift][2]                                                                                                                                                                                                                                                                                      |                3 |              3 |         1.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_XBAR/v[slave][0][rdReqNum]                                                                                                                                                                                                                                                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                2 |              3 |         1.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_XBAR/v[slave][0][wrReqNum]                                                                                                                                                                                                                                                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              3 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.U_XbarI2cMux/U_XBAR/FSM_onehot_r[master][7][wrState][2]_i_1_n_0                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                2 |              3 |         1.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.U_XbarI2cMux/U_XBAR/FSM_onehot_r[master][0][rdState][2]_i_1_n_0                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              3 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | dbg_hub/inst/BSCANID.u_xsdbm_id/CORE_XSDB.UUT_MASTER/U_ICON_INTERFACE/U_CMD7_CTL/ctl_reg[2]_i_1_n_0                                                                                                                                                                                                                                                                                 | dbg_hub/inst/BSCANID.u_xsdbm_id/CORE_XSDB.UUT_MASTER/U_ICON_INTERFACE/U_CMD1/ctl_reg[0]                                                                                                                                                                                                                                                                                                         |                1 |              3 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.U_XbarI2cMux/U_I2cRegMaster/i2cMaster_1/r[state][2]_i_1_n_0                                                                                                                                                                                                                                                                                                         |                                                                                                                                                                                                                                                                                                                                                                                                 |                1 |              3 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_SRPv3/sRstTmp                                                                                                                                                                                                                                                                                                                                                           |                1 |              3 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.U_XbarI2cMux/U_XBAR/v[slave][0][rdReqNum]                                                                                                                                                                                                                                                                                                                           | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              3 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/RxFSM_INST/r[tspState][2]_i_1_n_0                                                                                                                                                                                                                                                                                          | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              3 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | dbg_hub/inst/BSCANID.u_xsdbm_id/CORE_XSDB.UUT_MASTER/U_ICON_INTERFACE/U_CMD6_WR/U_WR_FIFO/SUBCORE_FIFO.xsdbm_v3_0_0_wrfifo_inst/inst_fifo_gen/gconvfifo.rf/grf.rf/rstblk/ngwrdrst.grst.g7serrst.gwrrd_rst_sync_stage[2].rrst_inst/AS[0]                                                                                                                                                         |                1 |              3 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_Tx/U_Csum/v[state]                                                                                                                                                                                                                                                                                   | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/U_phyRst/r[shift][2]                                                                                                                                                                                                                                                                                      |                2 |              3 |         1.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.U_XbarI2cMux/U_XBAR/FSM_onehot_r[master][7][rdState][2]_i_1_n_0                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              3 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_Tx/U_Csum/v[mvCnt]                                                                                                                                                                                                                                                                                   | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_Tx/U_Csum/r[mvCnt][2]_i_1_n_0                                                                                                                                                                                                                                                                                    |                1 |              3 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_gt_i/inst/gen_gtwizard_gthe3_top.TenGigEthGthUltraScale156p25MHzCore_gt_gtwizard_gthe3_inst/gen_gtwizard_gthe3.gen_reset_controller_internal.gen_single_instance.gtwiz_reset_inst/sm_reset_all_timer_ctr[2]_i_1_n_0                      | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_gt_i/inst/gen_gtwizard_gthe3_top.TenGigEthGthUltraScale156p25MHzCore_gt_gtwizard_gthe3_inst/gen_gtwizard_gthe3.gen_reset_controller_internal.gen_single_instance.gtwiz_reset_inst/sm_reset_all_timer_clr_reg_n_0                                     |                1 |              3 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_core/ten_gig_eth_pcs_pma_inst/G_IS_BASER.ten_gig_eth_pcs_pma_inst/BASER.ten_gig_eth_pcs_pma_inst/management_inst/ieee_registers_i/common_reg_block/reg_3_0_15/status_vector[223]                                                                     |                2 |              3 |         1.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_UDP/IpV4Engine_Inst/U_ArpEngine/r[state][2]_i_1_n_0                                                                                                                                                                                                                                                                                                         | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                3 |              3 |         1.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/U_XBAR/v[slave][0][rdReqNum]                                                                                                                                                                                                                                                                                                                                                 | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                2 |              3 |         1.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/U_XBAR/v[slave][0][wrReqNum]                                                                                                                                                                                                                                                                                                                                                 | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              3 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.GEN_VEC[0].U_BootProm/AxiMicronN25QReg_Inst/FSM_sequential_r[state][2]_i_1_n_0                                                                                                                                                                                                                                                                                      | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                2 |              3 |         1.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_gt_i/inst/gen_gtwizard_gthe3_top.TenGigEthGthUltraScale156p25MHzCore_gt_gtwizard_gthe3_inst/gen_gtwizard_gthe3.gen_reset_controller_internal.gen_single_instance.gtwiz_reset_inst/bit_synchronizer_rxcdrlock_inst/E[0]                   | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_gt_i/inst/gen_gtwizard_gthe3_top.TenGigEthGthUltraScale156p25MHzCore_gt_gtwizard_gthe3_inst/gen_gtwizard_gthe3.gen_reset_controller_internal.gen_single_instance.gtwiz_reset_inst/reset_synchronizer_gtwiz_reset_rx_any_inst/gtwiz_reset_rx_any_sync |                2 |              3 |         1.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_gt_i/inst/gen_gtwizard_gthe3_top.TenGigEthGthUltraScale156p25MHzCore_gt_gtwizard_gthe3_inst/gen_gtwizard_gthe3.gen_reset_controller_internal.gen_single_instance.gtwiz_reset_inst/bit_synchronizer_gtwiz_reset_tx_datapath_dly_inst/E[0] | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_gt_i/inst/gen_gtwizard_gthe3_top.TenGigEthGthUltraScale156p25MHzCore_gt_gtwizard_gthe3_inst/gen_gtwizard_gthe3.gen_reset_controller_internal.gen_single_instance.gtwiz_reset_inst/reset_synchronizer_gtwiz_reset_tx_any_inst/gtwiz_reset_tx_any_sync |                2 |              3 |         1.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | dbg_hub/inst/BSCANID.u_xsdbm_id/CORE_XSDB.UUT_MASTER/U_ICON_INTERFACE/U_CMD6_RD/U_RD_FIFO/SUBCORE_FIFO.xsdbm_v3_0_0_rdfifo_inst/inst_fifo_gen/gconvfifo.rf/grf.rf/rstblk/ngwrdrst.grst.g7serrst.gwrrd_rst_sync_stage[2].wrst_inst/AS[0]                                                                                                                                                         |                1 |              3 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_gt_i/inst/gen_gtwizard_gthe3_top.TenGigEthGthUltraScale156p25MHzCore_gt_gtwizard_gthe3_inst/gen_gtwizard_gthe3.gen_reset_controller_internal.gen_single_instance.gtwiz_reset_inst/bit_synchronizer_gtpowergood_inst/E[0]                 | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_gt_i/inst/gen_gtwizard_gthe3_top.TenGigEthGthUltraScale156p25MHzCore_gt_gtwizard_gthe3_inst/gen_gtwizard_gthe3.gen_reset_controller_internal.gen_single_instance.gtwiz_reset_inst/reset_synchronizer_gtwiz_reset_all_inst/SR[0]                      |                1 |              3 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/TxFSM_INST/r[appState][2]_i_1_n_0                                                                                                                                                                                                                                                                                          | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                2 |              3 |         1.50 |
|  dbg_hub/inst/BSCANID.u_xsdbm_id/itck_i                                                                                                                                 |                                                                                                                                                                                                                                                                                                                                                                                     | dbg_hub/inst/BSCANID.u_xsdbm_id/CORE_XSDB.UUT_MASTER/U_ICON_INTERFACE/U_CMD6_RD/U_RD_FIFO/SUBCORE_FIFO.xsdbm_v3_0_0_rdfifo_inst/inst_fifo_gen/gconvfifo.rf/grf.rf/rstblk/ngwrdrst.grst.g7serrst.gwrrd_rst_sync_stage[2].rrst_inst/AS[0]                                                                                                                                                         |                1 |              3 |         3.00 |
|  dbg_hub/inst/BSCANID.u_xsdbm_id/itck_i                                                                                                                                 |                                                                                                                                                                                                                                                                                                                                                                                     | dbg_hub/inst/BSCANID.u_xsdbm_id/CORE_XSDB.UUT_MASTER/U_ICON_INTERFACE/U_CMD6_WR/U_WR_FIFO/SUBCORE_FIFO.xsdbm_v3_0_0_wrfifo_inst/inst_fifo_gen/gconvfifo.rf/grf.rf/rstblk/ngwrdrst.grst.g7serrst.gwrrd_rst_sync_stage[2].wrst_inst/AS[0]                                                                                                                                                         |                1 |              3 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_local_clock_reset_block/dclk_reset_rx_sync_i/dclk_reset                                                                                                                                                                                              |                1 |              3 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.GEN_VEC[0].U_BootProm/AxiMicronN25QReg_Inst/v[bitPntr]                                                                                                                                                                                                                                                                                                              | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                2 |              3 |         1.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_XVC/U_XvcServer/U_AxisJtagDebugBridge/U_AXIS_JTAG/v[state]                                                                                                                                                                                                                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                2 |              3 |         1.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_Rx/U_Import/U_10G.U_XGMII/varMaster_reg[tValid_n_0_]                                                                                                                                                                                                                                                 | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_Rx/U_Import/U_10G.U_XGMII/U_Resize/RSTB                                                                                                                                                                                                                                                                          |                1 |              4 |         4.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/AxiLiteRegItf_INST/r[axilReadSlave][rdata][3]_i_1_n_0                                                                                                                                                                                                                                                                      | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                3 |              4 |         1.33 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/AxiLiteRegItf_INST/v[appRssiParam][version]                                                                                                                                                                                                                                                                                | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                2 |              4 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/AxiLiteRegItf_INST/r[axilReadSlave][rdata][23]_i_1_n_0                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                4 |              4 |         1.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | u_ila_0/inst/ila_core_inst/u_ila_regs/MU_SRL[17].mu_srl_reg/cnt[3]_i_1_n_0                                                                                                                                                                                                                                                                                                                      |                2 |              4 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | u_ila_0/inst/ila_core_inst/u_ila_regs/MU_SRL[10].mu_srl_reg/cnt[3]_i_1_n_0                                                                                                                                                                                                                                                                                                                      |                1 |              4 |         4.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | u_ila_0/inst/ila_core_inst/u_ila_regs/reg_srl_fff/cnt[3]_i_1_n_0                                                                                                                                                                                                                                                                                                                                |                1 |              4 |         4.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | u_ila_0/inst/ila_core_inst/u_ila_regs/MU_SRL[11].mu_srl_reg/cnt[3]_i_1_n_0                                                                                                                                                                                                                                                                                                                      |                1 |              4 |         4.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | u_ila_0/inst/ila_core_inst/u_ila_regs/MU_SRL[6].mu_srl_reg/cnt[3]_i_1_n_0                                                                                                                                                                                                                                                                                                                       |                2 |              4 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | u_ila_0/inst/ila_core_inst/u_ila_regs/MU_SRL[14].mu_srl_reg/cnt[3]_i_1_n_0                                                                                                                                                                                                                                                                                                                      |                1 |              4 |         4.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | u_ila_0/inst/ila_core_inst/u_ila_regs/MU_SRL[1].mu_srl_reg/cnt[3]_i_1_n_0                                                                                                                                                                                                                                                                                                                       |                1 |              4 |         4.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | u_ila_0/inst/ila_core_inst/u_ila_regs/MU_SRL[15].mu_srl_reg/cnt[3]_i_1_n_0                                                                                                                                                                                                                                                                                                                      |                1 |              4 |         4.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | u_ila_0/inst/ila_core_inst/u_ila_regs/MU_SRL[16].mu_srl_reg/cnt[3]_i_1_n_0                                                                                                                                                                                                                                                                                                                      |                1 |              4 |         4.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | u_ila_0/inst/ila_core_inst/u_ila_regs/MU_SRL[19].mu_srl_reg/cnt[3]_i_1_n_0                                                                                                                                                                                                                                                                                                                      |                1 |              4 |         4.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | u_ila_0/inst/ila_core_inst/u_ila_regs/TC_SRL[0].tc_srl_reg/cnt[3]_i_1_n_0                                                                                                                                                                                                                                                                                                                       |                1 |              4 |         4.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | u_ila_0/inst/ila_core_inst/u_ila_regs/MU_SRL[18].mu_srl_reg/cnt[3]_i_1_n_0                                                                                                                                                                                                                                                                                                                      |                1 |              4 |         4.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | u_ila_0/inst/ila_core_inst/u_ila_regs/MU_SRL[13].mu_srl_reg/cnt[3]_i_1_n_0                                                                                                                                                                                                                                                                                                                      |                1 |              4 |         4.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | u_ila_0/inst/ila_core_inst/u_ila_regs/MU_SRL[5].mu_srl_reg/cnt[3]_i_1_n_0                                                                                                                                                                                                                                                                                                                       |                1 |              4 |         4.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | u_ila_0/inst/ila_core_inst/u_ila_regs/MU_SRL[8].mu_srl_reg/cnt[3]_i_1_n_0                                                                                                                                                                                                                                                                                                                       |                2 |              4 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | u_ila_0/inst/ila_core_inst/u_ila_regs/MU_SRL[4].mu_srl_reg/cnt[3]_i_1_n_0                                                                                                                                                                                                                                                                                                                       |                1 |              4 |         4.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | u_ila_0/inst/ila_core_inst/u_ila_regs/MU_SRL[9].mu_srl_reg/cnt[3]_i_1_n_0                                                                                                                                                                                                                                                                                                                       |                1 |              4 |         4.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | u_ila_0/inst/ila_core_inst/u_ila_regs/MU_SRL[7].mu_srl_reg/cnt[3]_i_1_n_0                                                                                                                                                                                                                                                                                                                       |                2 |              4 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | u_ila_0/inst/ila_core_inst/u_ila_regs/MU_SRL[0].mu_srl_reg/cnt[3]_i_1_n_0                                                                                                                                                                                                                                                                                                                       |                1 |              4 |         4.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | u_ila_0/inst/ila_core_inst/u_ila_regs/MU_SRL[2].mu_srl_reg/cnt[3]_i_1_n_0                                                                                                                                                                                                                                                                                                                       |                1 |              4 |         4.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | u_ila_0/inst/ila_core_inst/u_ila_regs/MU_SRL[12].mu_srl_reg/cnt[3]_i_1_n_0                                                                                                                                                                                                                                                                                                                      |                1 |              4 |         4.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | u_ila_0/inst/ila_core_inst/u_ila_regs/MU_SRL[3].mu_srl_reg/cnt[3]_i_1_n_0                                                                                                                                                                                                                                                                                                                       |                1 |              4 |         4.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_SRPv3/TX_FIFO/U_MasterResize/GEN_RESIZE.U_Resize/v[count]                                                                                                                                                                                                                                                                                                   | U_Core/GEN_ETH.U_Rudp/U_SRPv3/TX_FIFO/U_MasterResize/GEN_RESIZE.U_Resize/RSTA                                                                                                                                                                                                                                                                                                                   |                1 |              4 |         4.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.U_SysMon/U_SysmonIpCore/U0/AXI_SYSMON_CORE_I/D[7]                                                                                                                                                                                                                                                                                                                   | U_Core/GEN_REAL.U_SysMon/U_SysmonIpCore/U0/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/reset2ip_reset                                                                                                                                                                                                                                                                                                    |                2 |              4 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_Tx/U_Export/U_10G.U_XGMII/stateCount[3]_i_1_n_0                                                                                                                                                                                                                                                                  |                1 |              4 |         4.00 |
|  dbg_hub/inst/BSCANID.u_xsdbm_id/itck_i                                                                                                                                 | dbg_hub/inst/BSCANID.u_xsdbm_id/CORE_XSDB.UUT_MASTER/U_ICON_INTERFACE/U_CMD2/icn_cmd_en_temp                                                                                                                                                                                                                                                                                        |                                                                                                                                                                                                                                                                                                                                                                                                 |                2 |              4 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_AXIS_MON/GEN_VEC[0].U_AxiStreamMon/r[accum][39]_i_2_n_0                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_AXIS_MON/GEN_VEC[0].U_AxiStreamMon/rin[accum][3]                                                                                                                                                                                                                                                                                                                        |                1 |              4 |         4.00 |
|  dbg_hub/inst/BSCANID.u_xsdbm_id/itck_i                                                                                                                                 |                                                                                                                                                                                                                                                                                                                                                                                     | dbg_hub/inst/BSCANID.u_xsdbm_id/CORE_XSDB.UUT_MASTER/U_ICON_INTERFACE/U_CMD5/SR[0]                                                                                                                                                                                                                                                                                                              |                1 |              4 |         4.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/AxiLiteRegItf_INST/v[appRssiParam][version]                                                                                                                                                                                                                                                                                | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                3 |              4 |         1.33 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_gt_i/inst/gen_gtwizard_gthe3_top.TenGigEthGthUltraScale156p25MHzCore_gt_gtwizard_gthe3_inst/gen_gtwizard_gthe3.gen_reset_controller_internal.gen_single_instance.gtwiz_reset_inst/reset_synchronizer_gtwiz_reset_rx_any_inst/gtwiz_reset_rx_any_sync |                3 |              4 |         1.33 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_Tx/U_Export/U_10G.U_XGMII/DATA_MUX/U_MasterResize/GEN_RESIZE.U_Resize/v[count]                                                                                                                                                                                                                       | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_Tx/U_Export/U_10G.U_XGMII/DATA_MUX/U_MasterResize/GEN_RESIZE.U_Resize/RSTA                                                                                                                                                                                                                                       |                2 |              4 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/AxiLiteRegItf_INST/r[axilReadSlave][rdata][3]_i_1_n_0                                                                                                                                                                                                                                                                      | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                2 |              4 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | dbg_hub/inst/BSCANID.u_xsdbm_id/CORE_XSDB.UUT_MASTER/U_ICON_INTERFACE/U_CMD2/stat_reg_ld_temp_1                                                                                                                                                                                                                                                                                     |                                                                                                                                                                                                                                                                                                                                                                                                 |                4 |              4 |         1.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/AxiLiteRegItf_INST/r[axilReadSlave][rdata][23]_i_1_n_0                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                3 |              4 |         1.33 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/AxiLiteRegItf_INST/r[axilReadSlave][rdata][19]_i_1_n_0                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                3 |              4 |         1.33 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/U_TspIn/v[count]                                                                                                                                                                                                                                                                                                           | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/U_TspIn/RSTA                                                                                                                                                                                                                                                                                                                           |                2 |              4 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_core/ten_gig_eth_pcs_pma_inst/G_IS_BASER.ten_gig_eth_pcs_pma_inst/BASER.ten_gig_eth_pcs_pma_inst/pcs_top_i/tx_pcs_i/tx_encoder_i/o0                                                                                                                  |                3 |              4 |         1.33 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_core/ten_gig_eth_pcs_pma_inst/G_IS_BASER.ten_gig_eth_pcs_pma_inst/BASER.ten_gig_eth_pcs_pma_inst/pcs_top_i/tx_pcs_i/tx_encoder_i/o4_0                                                                                                                |                2 |              4 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/PACKET_RATE[0].U_AxiStreamMon/r[accum][39]_i_2_n_0                                                                                                                                                                                                                                                                         | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/PACKET_RATE[0].U_AxiStreamMon/rin[accum][1]                                                                                                                                                                                                                                                                                            |                1 |              4 |         4.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_Tx/U_Export/U_10G.U_XGMII/nxtMaskIn[3]_i_1_n_0                                                                                                                                                                                                                                                                   |                2 |              4 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.GEN_VEC[0].U_BootProm/AxiMicronN25QReg_Inst/r[sckCnt][3]_i_1_n_0                                                                                                                                                                                                                                                                                                    | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              4 |         4.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_UDP/IpV4Engine_Inst/U_IpV4EngineRx/v[state]                                                                                                                                                                                                                                                                                                                 | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                2 |              4 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/PACKET_RATE[1].U_AxiStreamMon/r[accum][39]_i_2_n_0                                                                                                                                                                                                                                                                         | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/PACKET_RATE[1].U_AxiStreamMon/rin[accum][1]                                                                                                                                                                                                                                                                                            |                1 |              4 |         4.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_UDP/UdpEngine_Inst/U_UdpEngineRx/FSM_onehot_r[state][3]_i_1_n_0                                                                                                                                                                                                                                                                                             | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              4 |         4.00 |
|  dbg_hub/inst/BSCANID.u_xsdbm_id/itck_i                                                                                                                                 |                                                                                                                                                                                                                                                                                                                                                                                     | dbg_hub/inst/BSCANID.u_xsdbm_id/CORE_XSDB.UUT_MASTER/U_ICON_INTERFACE/icn_cmd_en[3]_i_1_n_0                                                                                                                                                                                                                                                                                                     |                1 |              4 |         4.00 |
|  dbg_hub/inst/BSCANID.u_xsdbm_id/itck_i                                                                                                                                 |                                                                                                                                                                                                                                                                                                                                                                                     | dbg_hub/inst/BSCANID.u_xsdbm_id/CORE_XSDB.U_ICON/U_CMD/SYNC_reg                                                                                                                                                                                                                                                                                                                                 |                1 |              4 |         4.00 |
|  dbg_hub/inst/BSCANID.u_xsdbm_id/itck_i                                                                                                                                 |                                                                                                                                                                                                                                                                                                                                                                                     | dbg_hub/inst/BSCANID.u_xsdbm_id/CORE_XSDB.UUT_MASTER/U_ICON_INTERFACE/U_CMD5/shift_reg_in_reg[17]_0[0]                                                                                                                                                                                                                                                                                          |                1 |              4 |         4.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.GEN_VEC[1].U_BootProm/AxiMicronN25QReg_Inst/r[sckCnt][3]_i_1_n_0                                                                                                                                                                                                                                                                                                    | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              4 |         4.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/U_AxiVersion/GEN_DEVICE_DNA.DeviceDna_1/GEN_ULTRA_SCALE.DeviceDnaUltraScale_Inst/r[dnaValue][95]_i_1_n_0                                                                                                                                                                                                                                                                     | U_Core/U_AxiVersion/GEN_DEVICE_DNA.DeviceDna_1/GEN_ULTRA_SCALE.DeviceDnaUltraScale_Inst/RstSync_Inst/syncRst                                                                                                                                                                                                                                                                                    |                1 |              4 |         4.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/U_AxiVersion/GEN_ICAP.Iprog_1/GEN_ULTRA_SCALE.IprogUltraScale_Inst/rdy                                                                                                                                                                                                                                                                                                       | U_Core/U_AxiVersion/GEN_ICAP.Iprog_1/GEN_ULTRA_SCALE.IprogUltraScale_Inst/rin[cnt][0]                                                                                                                                                                                                                                                                                                           |                1 |              4 |         4.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/TspFifoOut_INST/U_MasterResize/GEN_RESIZE.U_Resize/r[count][1]_i_2_n_0                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/TspFifoOut_INST/U_MasterResize/GEN_RESIZE.U_Resize/RSTB                                                                                                                                                                                                                                                                                |                1 |              4 |         4.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_gt_i/inst/gen_gtwizard_gthe3_top.TenGigEthGthUltraScale156p25MHzCore_gt_gtwizard_gthe3_inst/gen_gtwizard_gthe3.gen_reset_controller_internal.gen_single_instance.gtwiz_reset_inst/reset_synchronizer_gtwiz_reset_all_inst/SR[0]                      |                2 |              4 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_AxiLiteAsync/GEN_ASYNC.U_WriteMastToSlaveFifo/U_WR_FSM/wea                                                                                                                                                                                                                                                 |                                                                                                                                                                                                                                                                                                                                                                                                 |                1 |              4 |         4.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/GEN_PACKER.PACKER_V2.U_Packetizer/r[tUserLast][7]_i_1_n_0                                                                                                                                                                                                                                                                             | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                4 |              4 |         1.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/GEN_PACKER.PACKER_V2.U_Packetizer/r[lastByteCount][3]_i_1_n_0                                                                                                                                                                                                                                                                         | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                2 |              4 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.U_XbarI2cMux/U_I2cRegMaster/i2cMaster_1/byte_ctrl/bit_ctrl/s_state                                                                                                                                                                                                                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                                 |                3 |              4 |         1.33 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_local_clock_reset_block/CLK | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/cable_pull_logic_i/sel                                                                                                                                                                                                                                                       | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_core/ten_gig_eth_pcs_pma_inst/G_IS_BASER.ten_gig_eth_pcs_pma_inst/BASER.ten_gig_eth_pcs_pma_inst/gt_slip                                                                                                                                             |                1 |              4 |         4.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_local_clock_reset_block/CLK | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_core/ten_gig_eth_pcs_pma_inst/G_IS_BASER.ten_gig_eth_pcs_pma_inst/BASER.ten_gig_eth_pcs_pma_inst/coreclk_rxusrclk2_resyncs_i/outreg[3]_i_1_n_0                                                                                           |                                                                                                                                                                                                                                                                                                                                                                                                 |                1 |              4 |         4.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/U_TspIn/v[count]                                                                                                                                                                                                                                                                                                           | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/U_TspIn/RSTA                                                                                                                                                                                                                                                                                                                           |                1 |              4 |         4.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_SRPv3/r[state][3]_i_1_n_0                                                                                                                                                                                                                                                                                                                                   | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                3 |              4 |         1.33 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_local_clock_reset_block/CLK | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_core/ten_gig_eth_pcs_pma_inst/G_IS_BASER.ten_gig_eth_pcs_pma_inst/BASER.ten_gig_eth_pcs_pma_inst/pcs_top_i/rx_pcs_i/rx_block_lock_fsm_i/mcp1_sh_invalid_cnt[3]_i_1_n_0                                                                   | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_core/ten_gig_eth_pcs_pma_inst/G_IS_BASER.ten_gig_eth_pcs_pma_inst/BASER.ten_gig_eth_pcs_pma_inst/pcs_top_i/rx_pcs_i/synch_signal_ok/SR[0]                                                                                                            |                1 |              4 |         4.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/AxiLiteRegItf_INST/r[axilReadSlave][rdata][19]_i_1_n_0                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                3 |              4 |         1.33 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/PACKET_RATE[0].U_AxiStreamMon/r[accum][39]_i_2_n_0                                                                                                                                                                                                                                                                         | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/PACKET_RATE[0].U_AxiStreamMon/rin[accum][1]                                                                                                                                                                                                                                                                                            |                1 |              4 |         4.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/PACKET_RATE[1].U_AxiStreamMon/r[accum][39]_i_2_n_0                                                                                                                                                                                                                                                                         | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/PACKET_RATE[1].U_AxiStreamMon/rin[accum][1]                                                                                                                                                                                                                                                                                            |                1 |              4 |         4.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/TspFifoOut_INST/U_MasterResize/GEN_RESIZE.U_Resize/r[count][1]_i_2_n_0                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/TspFifoOut_INST/U_MasterResize/GEN_RESIZE.U_Resize/RSTB                                                                                                                                                                                                                                                                                |                1 |              4 |         4.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.GEN_SFP[3].U_I2C/U_I2cRegMaster/i2cMaster_1/byte_ctrl/bit_ctrl/s_state                                                                                                                                                                                                                                                                                              |                                                                                                                                                                                                                                                                                                                                                                                                 |                2 |              4 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_AXIS_MON/GEN_VEC[1].U_AxiStreamMon/r[accum][39]_i_2_n_0                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_AXIS_MON/GEN_VEC[1].U_AxiStreamMon/rin[accum][3]                                                                                                                                                                                                                                                                                                                        |                1 |              4 |         4.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/rstCntDone                                                                                                                                                                                                                                                                                    | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/Synchronizer_0/crossDomainSyncReg[4]                                                                                                                                                                                                                                                                      |                1 |              4 |         4.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | u_ila_0/inst/ila_core_inst/u_ila_regs/drdyCount[5]_i_2_n_0                                                                                                                                                                                                                                                                                                                          | u_ila_0/inst/ila_core_inst/u_ila_regs/drdyCount[5]_i_1_n_0                                                                                                                                                                                                                                                                                                                                      |                1 |              4 |         4.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.GEN_SFP[2].U_I2C/U_I2cRegMaster/i2cMaster_1/byte_ctrl/bit_ctrl/s_state                                                                                                                                                                                                                                                                                              |                                                                                                                                                                                                                                                                                                                                                                                                 |                2 |              4 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_RxFifo/U_Fifo/rin[cnt]                                                                                                                                                                                                                                                                                           |                1 |              4 |         4.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/TxFSM_INST/r[rxBufferAddr][3]_i_1_n_0                                                                                                                                                                                                                                                                                      | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              4 |         4.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_Tx/U_Export/U_10G.U_XGMII/exportWordCnt[3]_i_1_n_0                                                                                                                                                                                                                                                               |                1 |              4 |         4.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_SRPv3/RX_FIFO/U_SlaveResize/GEN_RESIZE.U_Resize/r[count][1]_i_2_n_0                                                                                                                                                                                                                                                                                         | U_Core/GEN_ETH.U_Rudp/U_SRPv3/RX_FIFO/U_SlaveResize/GEN_RESIZE.U_Resize/RSTB                                                                                                                                                                                                                                                                                                                    |                1 |              4 |         4.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/TxFSM_INST/r[firstUnackAddr][3]_i_1_n_0                                                                                                                                                                                                                                                                                    | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                2 |              4 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/TxFSM_INST/r[lastSentAddr][3]_i_1_n_0                                                                                                                                                                                                                                                                                      | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                2 |              4 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_core/ten_gig_eth_pcs_pma_inst/G_IS_BASER.ten_gig_eth_pcs_pma_inst/BASER.ten_gig_eth_pcs_pma_inst/pcs_top_i/tx_pcs_i/tx_encoder_i/c0[4]_i_2_n_0                                                                                           | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_core/ten_gig_eth_pcs_pma_inst/G_IS_BASER.ten_gig_eth_pcs_pma_inst/BASER.ten_gig_eth_pcs_pma_inst/pcs_top_i/tx_pcs_i/tx_encoder_i/c0[4]_i_1_n_0                                                                                                       |                1 |              4 |         4.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_core/ten_gig_eth_pcs_pma_inst/G_IS_BASER.ten_gig_eth_pcs_pma_inst/BASER.ten_gig_eth_pcs_pma_inst/pcs_top_i/tx_pcs_i/tx_encoder_i/c4[4]_i_2_n_0                                                                                           | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_core/ten_gig_eth_pcs_pma_inst/G_IS_BASER.ten_gig_eth_pcs_pma_inst/BASER.ten_gig_eth_pcs_pma_inst/pcs_top_i/tx_pcs_i/tx_encoder_i/c4[4]_i_1_n_0                                                                                                       |                2 |              4 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_core/ten_gig_eth_pcs_pma_inst/G_IS_BASER.ten_gig_eth_pcs_pma_inst/BASER.ten_gig_eth_pcs_pma_inst/pcs_top_i/tx_pcs_i/tx_encoder_i/tx_xgmii_ctrl_reg2[1]                                                                                   | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_core/ten_gig_eth_pcs_pma_inst/G_IS_BASER.ten_gig_eth_pcs_pma_inst/BASER.ten_gig_eth_pcs_pma_inst/pcs_top_i/tx_pcs_i/tx_encoder_i/c1[4]_i_1_n_0                                                                                                       |                2 |              4 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_core/ten_gig_eth_pcs_pma_inst/G_IS_BASER.ten_gig_eth_pcs_pma_inst/BASER.ten_gig_eth_pcs_pma_inst/pcs_top_i/tx_pcs_i/tx_encoder_i/tx_xgmii_ctrl_reg2[2]                                                                                   | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_core/ten_gig_eth_pcs_pma_inst/G_IS_BASER.ten_gig_eth_pcs_pma_inst/BASER.ten_gig_eth_pcs_pma_inst/pcs_top_i/tx_pcs_i/tx_encoder_i/c2[4]_i_1_n_0                                                                                                       |                3 |              4 |         1.33 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_core/ten_gig_eth_pcs_pma_inst/G_IS_BASER.ten_gig_eth_pcs_pma_inst/BASER.ten_gig_eth_pcs_pma_inst/pcs_top_i/tx_pcs_i/tx_encoder_i/tx_xgmii_ctrl_reg2[3]                                                                                   | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_core/ten_gig_eth_pcs_pma_inst/G_IS_BASER.ten_gig_eth_pcs_pma_inst/BASER.ten_gig_eth_pcs_pma_inst/pcs_top_i/tx_pcs_i/tx_encoder_i/c3[4]_i_1_n_0                                                                                                       |                2 |              4 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_core/ten_gig_eth_pcs_pma_inst/G_IS_BASER.ten_gig_eth_pcs_pma_inst/BASER.ten_gig_eth_pcs_pma_inst/pcs_top_i/tx_pcs_i/tx_encoder_i/tx_xgmii_ctrl_reg2[5]                                                                                   | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_core/ten_gig_eth_pcs_pma_inst/G_IS_BASER.ten_gig_eth_pcs_pma_inst/BASER.ten_gig_eth_pcs_pma_inst/pcs_top_i/tx_pcs_i/tx_encoder_i/c5[4]_i_1_n_0                                                                                                       |                1 |              4 |         4.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_core/ten_gig_eth_pcs_pma_inst/G_IS_BASER.ten_gig_eth_pcs_pma_inst/BASER.ten_gig_eth_pcs_pma_inst/pcs_top_i/tx_pcs_i/tx_encoder_i/tx_xgmii_ctrl_reg2[6]                                                                                   | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_core/ten_gig_eth_pcs_pma_inst/G_IS_BASER.ten_gig_eth_pcs_pma_inst/BASER.ten_gig_eth_pcs_pma_inst/pcs_top_i/tx_pcs_i/tx_encoder_i/c6[4]_i_1_n_0                                                                                                       |                2 |              4 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_core/ten_gig_eth_pcs_pma_inst/G_IS_BASER.ten_gig_eth_pcs_pma_inst/BASER.ten_gig_eth_pcs_pma_inst/pcs_top_i/tx_pcs_i/tx_encoder_i/tx_xgmii_ctrl_reg2[7]                                                                                   | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_core/ten_gig_eth_pcs_pma_inst/G_IS_BASER.ten_gig_eth_pcs_pma_inst/BASER.ten_gig_eth_pcs_pma_inst/pcs_top_i/tx_pcs_i/tx_encoder_i/c7[4]_i_1_n_0                                                                                                       |                2 |              4 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/TxFSM_INST/r[nextSentAddr][3]_i_1_n_0                                                                                                                                                                                                                                                                                      | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              4 |         4.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/reset_tx_bufg_gt_sync_i/gtwiz_reset_tx_datapath_in[0]                                                                                                                                                                                                                                    |                1 |              5 |         5.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/GthUltraScaleQuadPll_Inst/qPllLock[0]                                                                                                                                                                                                                                                                                             |                1 |              5 |         5.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/U_phyRst/r[shift][2]                                                                                                                                                                                                                                                                                      |                2 |              5 |         2.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_gt_i/inst/gen_gtwizard_gthe3_top.TenGigEthGthUltraScale156p25MHzCore_gt_gtwizard_gthe3_inst/gen_gtwizard_gthe3.gen_reset_controller_internal.gen_single_instance.gtwiz_reset_inst/reset_synchronizer_gtwiz_reset_rx_any_inst/gtwiz_reset_rx_any      |                1 |              5 |         5.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_local_clock_reset_block/dclk_areset_sync_i/AS[0]                                                                                                                                                                                                     |                1 |              5 |         5.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_local_clock_reset_block/coreclk_areset_sync_i/sync1_r_reg[0]_0[0]                                                                                                                                                                                    |                1 |              5 |         5.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_gt_i/inst/gen_gtwizard_gthe3_top.TenGigEthGthUltraScale156p25MHzCore_gt_gtwizard_gthe3_inst/gen_gtwizard_gthe3.gen_reset_controller_internal.gen_single_instance.gtwiz_reset_inst/reset_synchronizer_gtwiz_reset_rx_datapath_inst/rst_in0_2          |                1 |              5 |         5.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_local_clock_reset_block/CLK |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/cable_pull_logic_i/cable_pull_reset_rising_int                                                                                                                                                                                                                                           |                1 |              5 |         5.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_local_clock_reset_block/coreclk_areset_sync_i/AS[0]                                                                                                                                                                                                  |                1 |              5 |         5.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_gt_i/inst/gen_gtwizard_gthe3_top.TenGigEthGthUltraScale156p25MHzCore_gt_gtwizard_gthe3_inst/gen_gtwizard_gthe3.gen_reset_controller_internal.gen_single_instance.gtwiz_reset_inst/gtwiz_reset_tx_pll_and_datapath_int_reg_n_0                        |                1 |              5 |         5.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_gt_i/inst/gen_gtwizard_gthe3_top.TenGigEthGthUltraScale156p25MHzCore_gt_gtwizard_gthe3_inst/gen_gtwizard_gthe3.gen_reset_controller_internal.gen_single_instance.gtwiz_reset_inst/reset_synchronizer_gtwiz_reset_tx_any_inst/gtwiz_reset_tx_any      |                1 |              5 |         5.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_gt_i/inst/gen_gtwizard_gthe3_top.TenGigEthGthUltraScale156p25MHzCore_gt_gtwizard_gthe3_inst/gen_gtwizard_gthe3.gen_reset_controller_internal.gen_single_instance.gtwiz_reset_inst/gtwiz_reset_rx_pll_and_datapath_int_reg_n_0                        |                1 |              5 |         5.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.U_XbarI2cMux/v[cnt]                                                                                                                                                                                                                                                                                                                                                 | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              5 |         5.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_XBAR/v[slave][0][wrReqs]                                                                                                                                                                                                                                                                                                                                    | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                2 |              5 |         2.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/GEN_DEPACKER.DEPACKER_V2.U_Depacketizer/FSM_sequential_r[state][2]_i_2_n_0                                                                                                                                                                                                                                                            | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/GEN_DEPACKER.DEPACKER_V2.U_Depacketizer/FSM_sequential_r[state][2]_i_1_n_0                                                                                                                                                                                                                                                                        |                2 |              5 |         2.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_XBAR/r[slave][0][rdReqs][4]_i_1_n_0                                                                                                                                                                                                                                                                                                                         | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                2 |              5 |         2.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/AxiLiteRegItf_INST/r[control][4]_i_1_n_0                                                                                                                                                                                                                                                                                   | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                3 |              5 |         1.67 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/tx_Chksum_INST/r[sum][20]_i_2_n_0                                                                                                                                                                                                                                                                                          | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/tx_Chksum_INST/r[sum][20]_i_1_n_0                                                                                                                                                                                                                                                                                                      |                1 |              5 |         5.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/rx_Chksum_INST/r[sum][20]_i_2_n_0                                                                                                                                                                                                                                                                                          | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/rx_Chksum_INST/r[sum][20]_i_1_n_0                                                                                                                                                                                                                                                                                                      |                1 |              5 |         5.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/ConnFSM_INST/r[resendCntr][4]_i_1_n_0                                                                                                                                                                                                                                                                                      | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              5 |         5.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/TxFSM_INST/FSM_sequential_r[tspState][4]_i_1_n_0                                                                                                                                                                                                                                                                           | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                4 |              5 |         1.25 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.U_XbarI2cMux/U_I2cRegMaster/i2cMaster_1/byte_ctrl/bit_ctrl/c_state[4]_i_1_n_0                                                                                                                                                                                                                                                                                       |                                                                                                                                                                                                                                                                                                                                                                                                 |                4 |              5 |         1.25 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/TxFSM_INST/r[rxBufferAddr][4]_i_1_n_0                                                                                                                                                                                                                                                                                      | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              5 |         5.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.GEN_SFP[3].U_I2C/U_I2cRegMaster/i2cMaster_1/byte_ctrl/bit_ctrl/c_state[4]_i_1_n_0                                                                                                                                                                                                                                                                                   |                                                                                                                                                                                                                                                                                                                                                                                                 |                3 |              5 |         1.67 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.GEN_SFP[2].U_I2C/U_I2cRegMaster/i2cMaster_1/byte_ctrl/bit_ctrl/c_state[4]_i_1_n_0                                                                                                                                                                                                                                                                                   |                                                                                                                                                                                                                                                                                                                                                                                                 |                4 |              5 |         1.25 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/tx_Chksum_INST/r[sum][20]_i_2_n_0                                                                                                                                                                                                                                                                                          | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/tx_Chksum_INST/r[sum][20]_i_1_n_0                                                                                                                                                                                                                                                                                                      |                1 |              5 |         5.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/rx_Chksum_INST/r[sum][20]_i_2_n_0                                                                                                                                                                                                                                                                                          | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/rx_Chksum_INST/r[sum][20]_i_1_n_0                                                                                                                                                                                                                                                                                                      |                1 |              5 |         5.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/ConnFSM_INST/r[resendCntr][4]_i_1_n_0                                                                                                                                                                                                                                                                                      | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              5 |         5.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/TxFSM_INST/FSM_sequential_r[tspState][4]_i_1_n_0                                                                                                                                                                                                                                                                           | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                3 |              5 |         1.67 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/TxFSM_INST/r[firstUnackAddr][4]_i_1_n_0                                                                                                                                                                                                                                                                                    | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                4 |              5 |         1.25 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/TxFSM_INST/r[lastSentAddr][4]_i_1_n_0                                                                                                                                                                                                                                                                                      | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                2 |              5 |         2.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/TxFSM_INST/r[nextSentAddr][4]_i_1_n_0                                                                                                                                                                                                                                                                                      | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                2 |              5 |         2.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_local_clock_reset_block/CLK |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_gt_i/inst/gen_gtwizard_gthe3_top.TenGigEthGthUltraScale156p25MHzCore_gt_gtwizard_gthe3_inst/gen_gtwizard_gthe3.gen_reset_controller_internal.gen_single_instance.gtwiz_reset_inst/gtwiz_reset_rx_done_int_reg_n_0                                    |                1 |              5 |         5.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/U_coreRst/r[shift][2]                                                                                                                                                                                                                                                                                     |                1 |              5 |         5.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_local_clock_reset_block/CLK | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_core/ten_gig_eth_pcs_pma_inst/G_IS_BASER.ten_gig_eth_pcs_pma_inst/BASER.ten_gig_eth_pcs_pma_inst/pcs_top_i/rx_pcs_i/rx_ber_mon_fsm_i/mcp1_ber_cnt[4]_i_2_n_0                                                                             | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_core/ten_gig_eth_pcs_pma_inst/G_IS_BASER.ten_gig_eth_pcs_pma_inst/BASER.ten_gig_eth_pcs_pma_inst/pcs_top_i/rx_pcs_i/rx_ber_mon_fsm_i/mcp1_ber_cnt[4]_i_1_n_0                                                                                         |                1 |              5 |         5.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/gtTxRst                                                                                                                                                                                                                                                                                                   |                1 |              5 |         5.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_local_clock_reset_block/CLK |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/GthUltraScaleQuadPll_Inst/qPllLock[0]                                                                                                                                                                                                                                                                                             |                1 |              5 |         5.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/p_0_in[3]                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/U_phyRst/r[shift][2]                                                                                                                                                                                                                                                                                      |                2 |              5 |         2.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_local_clock_reset_block/CLK |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/areset                                                                                                                                                                                                                                                                                                                   |                1 |              5 |         5.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/GEN_REG.SyncStatusVec_Inst/SyncOneShotCntVec_Inst/p_0_in                                                                                                                                                                                                                                      | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/GEN_REG.SyncStatusVec_Inst/SyncOneShotCntVec_Inst/GEN_ASYNC.r[index][4]_i_1_n_0                                                                                                                                                                                                                           |                1 |              5 |         5.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/U_AxiVersion/GEN_ICAP.Iprog_1/GEN_ULTRA_SCALE.IprogUltraScale_Inst/RstSync_Inst/syncRst                                                                                                                                                                                                                                                                                                  |                2 |              5 |         2.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_Tx/U_Export/U_10G.U_XGMII/crcInit_reg0                                                                                                                                                                                                                                                                           |                4 |              5 |         1.25 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_gt_i/inst/gen_gtwizard_gthe3_top.TenGigEthGthUltraScale156p25MHzCore_gt_gtwizard_gthe3_inst/gen_gtwizard_gthe3.gen_reset_controller_internal.gen_single_instance.gtwiz_reset_inst/gtwiz_reset_tx_done_int_reg_n_0                                    |                1 |              5 |         5.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_local_clock_reset_block/CLK |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_local_clock_reset_block/coreclk_reset_rx_sync_i/AS[0]                                                                                                                                                                                                |                1 |              5 |         5.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_local_clock_reset_block/CLK |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_local_clock_reset_block/pma_resetout_rising_rxusrclk2_sync_i/pma_resetout_rising                                                                                                                                                                     |                1 |              5 |         5.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_local_clock_reset_block/CLK |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_core/ten_gig_eth_pcs_pma_inst/G_IS_BASER.ten_gig_eth_pcs_pma_inst/BASER.ten_gig_eth_pcs_pma_inst/pcs_top_i/rx_pcs_i/rx_block_lock_fsm_i/mcp1_slip_done_cnt[4]_i_1_n_0                                                                                |                1 |              5 |         5.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_local_clock_reset_block/coreclk_reset_tx_sync_i/AS[0]                                                                                                                                                                                                |                1 |              5 |         5.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_local_clock_reset_block/CLK |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/cable_pull_logic_i/cable_unpull_reset_rising_int                                                                                                                                                                                                                                         |                1 |              5 |         5.00 |
|  U_Core/GEN_ETH.U_Rudp/U_XVC/U_XvcServer/U_AxisJtagDebugBridge/U_JTAG_BSCAN/U0/bsip/U0/tck                                                                              |                                                                                                                                                                                                                                                                                                                                                                                     |                                                                                                                                                                                                                                                                                                                                                                                                 |                2 |              5 |         2.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                2 |              5 |         2.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/PACKET_RATE[0].U_AxiStreamMon/Sync_bandwidth/r_reg[reset_n_0_]                                                                                                                                                                                                                                                                         |                1 |              6 |         6.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/ConnFSM_INST/FSM_onehot_r[state][5]_i_1_n_0                                                                                                                                                                                                                                                                                | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                3 |              6 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_core/ten_gig_eth_pcs_pma_inst/G_IS_BASER.ten_gig_eth_pcs_pma_inst/BASER.ten_gig_eth_pcs_pma_inst/management_inst/ieee_counters_i/pcs_ber_count0                                                                                          | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_core/ten_gig_eth_pcs_pma_inst/G_IS_BASER.ten_gig_eth_pcs_pma_inst/BASER.ten_gig_eth_pcs_pma_inst/management_inst/ieee_registers_i/common_reg_block/reg_3_0_15/SR[0]                                                                                  |                1 |              6 |         6.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_SRPv3/RX_FIFO/U_MasterResize/GEN_RESIZE.U_Resize/v[count]                                                                                                                                                                                                                                                                                                   | U_Core/GEN_ETH.U_Rudp/U_SRPv3/RX_FIFO/U_MasterResize/GEN_RESIZE.U_Resize/RSTA                                                                                                                                                                                                                                                                                                                   |                1 |              6 |         6.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_SRPv3/TX_FIFO/U_SlaveResize/GEN_RESIZE.U_Resize/v[count]                                                                                                                                                                                                                                                                                                    | U_Core/GEN_ETH.U_Rudp/U_SRPv3/TX_FIFO/U_SlaveResize/GEN_RESIZE.U_Resize/RSTB                                                                                                                                                                                                                                                                                                                    |                1 |              6 |         6.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_local_clock_reset_block/CLK | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_core/ten_gig_eth_pcs_pma_inst/G_IS_BASER.ten_gig_eth_pcs_pma_inst/BASER.ten_gig_eth_pcs_pma_inst/pcs_top_i/rx_pcs_i/rx_block_lock_fsm_i/mcp1_sh_cnt[5]_i_2_n_0                                                                           | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_core/ten_gig_eth_pcs_pma_inst/G_IS_BASER.ten_gig_eth_pcs_pma_inst/BASER.ten_gig_eth_pcs_pma_inst/pcs_top_i/rx_pcs_i/synch_signal_ok/SR[0]                                                                                                            |                2 |              6 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | u_ila_0/inst/ila_core_inst/u_ila_reset_ctrl/reset_out[5]_i_1_n_0                                                                                                                                                                                                                                                                                                                                |                2 |              6 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/PACKET_RATE[1].U_AxiStreamMon/Sync_bandwidth/r_reg[reset_n_0_]                                                                                                                                                                                                                                                                         |                1 |              6 |         6.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/v[cntRst]1                                                                                                                                                                                                                                                                                                |                3 |              6 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_AxiLiteAsync/GEN_ASYNC.LOC_M2S_RstSync/syncRst                                                                                                                                                                                                                                                                         |                2 |              6 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_AxiLiteAsync/GEN_ASYNC.LOC_M2S_RstSync/syncRst                                                                                                                                                                                                                                                                         |                2 |              6 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/ConnFSM_INST/FSM_onehot_r[state][5]_i_1_n_0                                                                                                                                                                                                                                                                                | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                2 |              6 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/Monitor_INST/neqOp                                                                                                                                                                                                                                                                                                         | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/Monitor_INST/rin[resendCnt]                                                                                                                                                                                                                                                                                                            |                4 |              6 |         1.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/PACKET_RATE[0].U_AxiStreamMon/Sync_bandwidth/r_reg[reset_n_0_]                                                                                                                                                                                                                                                                         |                1 |              6 |         6.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_core/ten_gig_eth_pcs_pma_inst/G_IS_BASER.ten_gig_eth_pcs_pma_inst/BASER.ten_gig_eth_pcs_pma_inst/management_inst/management_cs_i/ipif_access_inst/d_reg_reg[17]                                                                                      |                2 |              6 |         3.00 |
|  dbg_hub/inst/BSCANID.u_xsdbm_id/itck_i                                                                                                                                 | U_Core/GEN_ETH.U_Rudp/U_XVC/U_XvcServer/U_AxisJtagDebugBridge/U_JTAG_BSCAN/U0/bsip/U0/USE_SOFTBSCAN.U_BSCAN_TAP/user_code_sel                                                                                                                                                                                                                                                       | U_Core/GEN_ETH.U_Rudp/U_XVC/U_XvcServer/U_AxisJtagDebugBridge/U_JTAG_BSCAN/U0/bsip/U0/USE_SOFTBSCAN.U_BSCAN_TAP/U_BASETAP/U_TAP/AS[0]                                                                                                                                                                                                                                                           |                2 |              6 |         3.00 |
|  dbg_hub/inst/BSCANID.u_xsdbm_id/itck_i                                                                                                                                 |                                                                                                                                                                                                                                                                                                                                                                                     | dbg_hub/inst/BSCANID.u_xsdbm_id/CORE_XSDB.U_ICON/U_CMD/SR[0]                                                                                                                                                                                                                                                                                                                                    |                1 |              6 |         6.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_AXIS_MON/rin[cnt]                                                                                                                                                                                                                                                                                                                                                       |                1 |              6 |         6.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_XBAR/v[mAxiReadMasters][4][arprot]                                                                                                                                                                                                                                                                                                                          | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                2 |              6 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_XVC/U_XvcServer/U_AxisJtagDebugBridge/U_JTAG_BSCAN/U0/bsip/U0/tck                                                                              | U_Core/GEN_ETH.U_Rudp/U_XVC/U_XvcServer/U_AxisJtagDebugBridge/U_JTAG_BSCAN/U0/bsip/U0/USE_SOFTBSCAN.U_BSCAN_TAP/U_BASETAP/U_TAP/E[0]                                                                                                                                                                                                                                                |                                                                                                                                                                                                                                                                                                                                                                                                 |                1 |              6 |         6.00 |
|  U_Core/GEN_ETH.U_Rudp/U_XVC/U_XvcServer/U_AxisJtagDebugBridge/U_JTAG_BSCAN/U0/bsip/U0/tck                                                                              | U_Core/GEN_ETH.U_Rudp/U_XVC/U_XvcServer/U_AxisJtagDebugBridge/U_JTAG_BSCAN/U0/bsip/U0/USE_SOFTBSCAN.U_BSCAN_TAP/U_BASETAP/U_TAP/UPDATEIR_O_reg_0[0]                                                                                                                                                                                                                                 | U_Core/GEN_ETH.U_Rudp/U_XVC/U_XvcServer/U_AxisJtagDebugBridge/U_JTAG_BSCAN/U0/bsip/U0/USE_SOFTBSCAN.U_BSCAN_TAP/U_BASETAP/U_TAP/AS[0]                                                                                                                                                                                                                                                           |                1 |              6 |         6.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/PACKET_RATE[1].U_AxiStreamMon/Sync_bandwidth/r_reg[reset_n_0_]                                                                                                                                                                                                                                                                         |                1 |              6 |         6.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_local_clock_reset_block/CLK |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_core/ten_gig_eth_pcs_pma_inst/G_IS_BASER.ten_gig_eth_pcs_pma_inst/BASER.ten_gig_eth_pcs_pma_inst/pcs_top_i/rx_pcs_i/rx_decoder_i/mcp1_rx_64_ctrl_out[7]_i_1_n_0                                                                                      |                3 |              6 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/Monitor_INST/neqOp                                                                                                                                                                                                                                                                                                         | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/Monitor_INST/rin[resendCnt]                                                                                                                                                                                                                                                                                                            |                4 |              6 |         1.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | u_ila_0/inst/ila_core_inst/u_ila_regs/xsdb_rden_ffa                                                                                                                                                                                                                                                                                                                                 | u_ila_0/inst/ila_core_inst/u_ila_regs/count10                                                                                                                                                                                                                                                                                                                                                   |                2 |              7 |         3.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_UDP/IpV4Engine_Inst/U_IpV4EngineTx/v[state]                                                                                                                                                                                                                                                                                                                 | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                3 |              7 |         2.33 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_local_clock_reset_block/CLK |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_core/ten_gig_eth_pcs_pma_inst/G_IS_BASER.ten_gig_eth_pcs_pma_inst/BASER.ten_gig_eth_pcs_pma_inst/pcs_top_i/rx_pcs_i/rxreset_3                                                                                                                        |                2 |              7 |         3.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.GEN_SFP[2].U_I2C/U_I2cRegMaster/i2cMaster_1/byte_ctrl/statemachine.c_state                                                                                                                                                                                                                                                                                          |                                                                                                                                                                                                                                                                                                                                                                                                 |                3 |              7 |         2.33 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.GEN_SFP[3].U_I2C/U_I2cRegMaster/i2cMaster_1/byte_ctrl/statemachine.c_state                                                                                                                                                                                                                                                                                          |                                                                                                                                                                                                                                                                                                                                                                                                 |                2 |              7 |         3.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | u_ila_0/inst/ila_core_inst/u_ila_regs/xsdb_rden_ff9                                                                                                                                                                                                                                                                                                                                 | u_ila_0/inst/ila_core_inst/u_ila_regs/count00                                                                                                                                                                                                                                                                                                                                                   |                2 |              7 |         3.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_XBAR/v[mAxiWriteMasters][4][awprot]                                                                                                                                                                                                                                                                                                                         | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                2 |              7 |         3.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.GEN_VEC[1].U_BootProm/AxiMicronN25QReg_Inst/v[axiReadSlave][rdata][7]                                                                                                                                                                                                                                                                                               | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                4 |              7 |         1.75 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.GEN_VEC[0].U_BootProm/AxiMicronN25QReg_Inst/v[axiReadSlave][rdata][7]                                                                                                                                                                                                                                                                                               | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                3 |              7 |         2.33 |
|  dbg_hub/inst/BSCANID.u_xsdbm_id/itck_i                                                                                                                                 |                                                                                                                                                                                                                                                                                                                                                                                     | dbg_hub/inst/BSCANID.u_xsdbm_id/CORE_XSDB.UUT_MASTER/U_ICON_INTERFACE/icn_cmd_en_reg_n_0_[0]                                                                                                                                                                                                                                                                                                    |                2 |              7 |         3.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/U_XBAR/v[slave][0][wrReqs]                                                                                                                                                                                                                                                                                                                                                   | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                3 |              7 |         2.33 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/U_XBAR/r[slave][0][rdReqs][6]_i_1_n_0                                                                                                                                                                                                                                                                                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                4 |              7 |         1.75 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.U_XbarI2cMux/U_I2cRegMaster/i2cMaster_1/byte_ctrl/statemachine.c_state                                                                                                                                                                                                                                                                                              |                                                                                                                                                                                                                                                                                                                                                                                                 |                2 |              7 |         3.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_core/ten_gig_eth_pcs_pma_inst/G_IS_BASER.ten_gig_eth_pcs_pma_inst/BASER.ten_gig_eth_pcs_pma_inst/management_inst/drp_ipif_i/synch_1/E[0]                                                                                                 |                                                                                                                                                                                                                                                                                                                                                                                                 |                2 |              7 |         3.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_core/ten_gig_eth_pcs_pma_inst/G_IS_BASER.ten_gig_eth_pcs_pma_inst/BASER.ten_gig_eth_pcs_pma_inst/management_inst/drp_ipif_i/synch_1/toggle_sync/E[0]                                                                                     |                                                                                                                                                                                                                                                                                                                                                                                                 |                2 |              7 |         3.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | u_ila_0/inst/ila_core_inst/u_ila_regs/reg_15/I_EN_CTL_EQ1.U_CTL/s_do_o[0]                                                                                                                                                                                                                                                                                                                       |                1 |              7 |         7.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_XVC/U_XvcServer/U_AxisJtagDebugBridge/U_AXIS_JTAG/r[widx][6]_i_1_n_0                                                                                                                                                                                                                                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                2 |              7 |         3.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_REAL.U_SysMon/U_SysmonIpCore/U0/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/clear                                                                                                                                                                                                                                                                                                             |                1 |              7 |         7.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_XVC/U_XvcServer/U_AxisJtagDebugBridge/U_AXIS_JTAG/U_JTAG/r[nBits][6]_i_1_n_0                                                                                                                                                                                                                                                                                | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                4 |              7 |         1.75 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_Rx/U_Import/U_10G.U_XGMII/U_Crc32/r[data][55]_i_1_n_0                                                                                                                                                                                                                                                            |                3 |              8 |         2.67 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_RxFifo/U_Fifo/U_Fifo/U_LastFifoEnGen.U_LastFifo/ONE_STAGE.Fifo_1xStage/GEN_INFERRED.FIFO_SYNC_Gen.FifoSync_Inst/GEN_RAM.U_RAM/mem_reg_64_127_0_3_i_1_n_0                                                                                                                                             |                                                                                                                                                                                                                                                                                                                                                                                                 |                1 |              8 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/GEN_DEPACKER.DEPACKER_V2.U_Depacketizer/v[outputAxisMaster][0][tData]                                                                                                                                                                                                                                                                 | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                3 |              8 |         2.67 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_RxFifo/U_Fifo/U_Fifo/U_LastFifoEnGen.U_LastFifo/ONE_STAGE.Fifo_1xStage/GEN_INFERRED.FIFO_SYNC_Gen.FifoSync_Inst/GEN_RAM.U_RAM/mem_reg_704_767_0_3_i_1_n_0                                                                                                                                            |                                                                                                                                                                                                                                                                                                                                                                                                 |                1 |              8 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_Rx/U_Import/U_10G.U_XGMII/U_Crc32/r[data][47]_i_1_n_0                                                                                                                                                                                                                                                            |                3 |              8 |         2.67 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_RxFifo/U_Fifo/U_Fifo/U_LastFifoEnGen.U_LastFifo/ONE_STAGE.Fifo_1xStage/GEN_INFERRED.FIFO_SYNC_Gen.FifoSync_Inst/GEN_RAM.U_RAM/mem_reg_640_703_0_3_i_1_n_0                                                                                                                                            |                                                                                                                                                                                                                                                                                                                                                                                                 |                1 |              8 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_RxFifo/U_Fifo/U_Fifo/U_LastFifoEnGen.U_LastFifo/ONE_STAGE.Fifo_1xStage/GEN_INFERRED.FIFO_SYNC_Gen.FifoSync_Inst/GEN_RAM.U_RAM/mem_reg_192_255_0_3_i_1_n_0                                                                                                                                            |                                                                                                                                                                                                                                                                                                                                                                                                 |                1 |              8 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_SRPv3/r[timeoutCnt][7]_i_1_n_0                                                                                                                                                                                                                                                                                                                              | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                3 |              8 |         2.67 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_RxFifo/U_Fifo/U_Fifo/U_LastFifoEnGen.U_LastFifo/ONE_STAGE.Fifo_1xStage/GEN_INFERRED.FIFO_SYNC_Gen.FifoSync_Inst/GEN_RAM.U_RAM/mem_reg_576_639_0_3_i_1_n_0                                                                                                                                            |                                                                                                                                                                                                                                                                                                                                                                                                 |                1 |              8 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_RxFifo/U_Fifo/U_Fifo/U_LastFifoEnGen.U_LastFifo/ONE_STAGE.Fifo_1xStage/GEN_INFERRED.FIFO_SYNC_Gen.FifoSync_Inst/GEN_RAM.U_RAM/mem_reg_512_575_0_3_i_1_n_0                                                                                                                                            |                                                                                                                                                                                                                                                                                                                                                                                                 |                1 |              8 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_RxFifo/U_Fifo/U_Fifo/U_LastFifoEnGen.U_LastFifo/ONE_STAGE.Fifo_1xStage/GEN_INFERRED.FIFO_SYNC_Gen.FifoSync_Inst/GEN_RAM.U_RAM/mem_reg_448_511_0_3_i_1_n_0                                                                                                                                            |                                                                                                                                                                                                                                                                                                                                                                                                 |                1 |              8 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_RxFifo/U_Fifo/U_Fifo/U_LastFifoEnGen.U_LastFifo/ONE_STAGE.Fifo_1xStage/GEN_INFERRED.FIFO_SYNC_Gen.FifoSync_Inst/GEN_RAM.U_RAM/mem_reg_384_447_0_3_i_1_n_0                                                                                                                                            |                                                                                                                                                                                                                                                                                                                                                                                                 |                1 |              8 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_RxFifo/U_Fifo/U_Fifo/U_LastFifoEnGen.U_LastFifo/ONE_STAGE.Fifo_1xStage/GEN_INFERRED.FIFO_SYNC_Gen.FifoSync_Inst/GEN_RAM.U_RAM/mem_reg_256_319_0_3_i_1_n_0                                                                                                                                            |                                                                                                                                                                                                                                                                                                                                                                                                 |                1 |              8 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_RxFifo/U_Fifo/U_Fifo/U_LastFifoEnGen.U_LastFifo/ONE_STAGE.Fifo_1xStage/GEN_INFERRED.FIFO_SYNC_Gen.FifoSync_Inst/GEN_RAM.U_RAM/mem_reg_1536_1599_0_3_i_1_n_0                                                                                                                                          |                                                                                                                                                                                                                                                                                                                                                                                                 |                1 |              8 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_RxFifo/U_Fifo/U_Fifo/U_LastFifoEnGen.U_LastFifo/ONE_STAGE.Fifo_1xStage/GEN_INFERRED.FIFO_SYNC_Gen.FifoSync_Inst/GEN_RAM.U_RAM/mem_reg_1152_1215_0_3_i_1_n_0                                                                                                                                          |                                                                                                                                                                                                                                                                                                                                                                                                 |                1 |              8 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_RxFifo/U_Fifo/U_Fifo/U_LastFifoEnGen.U_LastFifo/ONE_STAGE.Fifo_1xStage/GEN_INFERRED.FIFO_SYNC_Gen.FifoSync_Inst/GEN_RAM.U_RAM/mem_reg_1216_1279_0_3_i_1_n_0                                                                                                                                          |                                                                                                                                                                                                                                                                                                                                                                                                 |                1 |              8 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_RxFifo/U_Fifo/U_Fifo/U_LastFifoEnGen.U_LastFifo/ONE_STAGE.Fifo_1xStage/GEN_INFERRED.FIFO_SYNC_Gen.FifoSync_Inst/GEN_RAM.U_RAM/mem_reg_1280_1343_0_3_i_1_n_0                                                                                                                                          |                                                                                                                                                                                                                                                                                                                                                                                                 |                1 |              8 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_RxFifo/U_Fifo/U_Fifo/U_LastFifoEnGen.U_LastFifo/ONE_STAGE.Fifo_1xStage/GEN_INFERRED.FIFO_SYNC_Gen.FifoSync_Inst/GEN_RAM.U_RAM/mem_reg_128_191_0_3_i_1_n_0                                                                                                                                            |                                                                                                                                                                                                                                                                                                                                                                                                 |                1 |              8 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_RxFifo/U_Fifo/U_Fifo/U_LastFifoEnGen.U_LastFifo/ONE_STAGE.Fifo_1xStage/GEN_INFERRED.FIFO_SYNC_Gen.FifoSync_Inst/GEN_RAM.U_RAM/mem_reg_1344_1407_0_3_i_1_n_0                                                                                                                                          |                                                                                                                                                                                                                                                                                                                                                                                                 |                1 |              8 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_AxiStreamDeMux/GEN_VEC[0].U_Pipeline/mAxisMaster[tValid]                                                                                                                                                                                                                                                                            | U_Core/GEN_ETH.U_Rudp/U_AXIS_MON/U_RstSync/syncRst                                                                                                                                                                                                                                                                                                                                              |                1 |              8 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_RxFifo/U_Fifo/U_Fifo/U_LastFifoEnGen.U_LastFifo/ONE_STAGE.Fifo_1xStage/GEN_INFERRED.FIFO_SYNC_Gen.FifoSync_Inst/GEN_RAM.U_RAM/mem_reg_1408_1471_0_3_i_1_n_0                                                                                                                                          |                                                                                                                                                                                                                                                                                                                                                                                                 |                1 |              8 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_RxFifo/U_Fifo/U_Fifo/U_LastFifoEnGen.U_LastFifo/ONE_STAGE.Fifo_1xStage/GEN_INFERRED.FIFO_SYNC_Gen.FifoSync_Inst/GEN_RAM.U_RAM/mem_reg_1472_1535_0_3_i_1_n_0                                                                                                                                          |                                                                                                                                                                                                                                                                                                                                                                                                 |                1 |              8 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_RxFifo/U_Fifo/U_Fifo/U_LastFifoEnGen.U_LastFifo/ONE_STAGE.Fifo_1xStage/GEN_INFERRED.FIFO_SYNC_Gen.FifoSync_Inst/GEN_RAM.U_RAM/mem_reg_1984_2047_0_3_i_1_n_0                                                                                                                                          |                                                                                                                                                                                                                                                                                                                                                                                                 |                1 |              8 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_RxFifo/U_Fifo/U_Fifo/U_LastFifoEnGen.U_LastFifo/ONE_STAGE.Fifo_1xStage/GEN_INFERRED.FIFO_SYNC_Gen.FifoSync_Inst/GEN_RAM.U_RAM/mem_reg_1600_1663_0_3_i_1_n_0                                                                                                                                          |                                                                                                                                                                                                                                                                                                                                                                                                 |                1 |              8 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_Rx/U_Import/U_10G.U_XGMII/U_Crc32/r[data][7]_i_1_n_0                                                                                                                                                                                                                                                             |                5 |              8 |         1.60 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_RxFifo/U_Fifo/U_Fifo/U_LastFifoEnGen.U_LastFifo/ONE_STAGE.Fifo_1xStage/GEN_INFERRED.FIFO_SYNC_Gen.FifoSync_Inst/GEN_RAM.U_RAM/mem_reg_1664_1727_0_3_i_1_n_0                                                                                                                                          |                                                                                                                                                                                                                                                                                                                                                                                                 |                1 |              8 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_RxFifo/U_Fifo/U_Fifo/U_LastFifoEnGen.U_LastFifo/ONE_STAGE.Fifo_1xStage/GEN_INFERRED.FIFO_SYNC_Gen.FifoSync_Inst/GEN_RAM.U_RAM/mem_reg_1728_1791_0_3_i_1_n_0                                                                                                                                          |                                                                                                                                                                                                                                                                                                                                                                                                 |                1 |              8 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_RxFifo/U_Fifo/U_Fifo/U_LastFifoEnGen.U_LastFifo/ONE_STAGE.Fifo_1xStage/GEN_INFERRED.FIFO_SYNC_Gen.FifoSync_Inst/GEN_RAM.U_RAM/mem_reg_1792_1855_0_3_i_1_n_0                                                                                                                                          |                                                                                                                                                                                                                                                                                                                                                                                                 |                1 |              8 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_RxFifo/U_Fifo/U_Fifo/U_LastFifoEnGen.U_LastFifo/ONE_STAGE.Fifo_1xStage/GEN_INFERRED.FIFO_SYNC_Gen.FifoSync_Inst/GEN_RAM.U_RAM/mem_reg_1856_1919_0_3_i_1_n_0                                                                                                                                          |                                                                                                                                                                                                                                                                                                                                                                                                 |                1 |              8 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_RxFifo/U_Fifo/U_Fifo/U_LastFifoEnGen.U_LastFifo/ONE_STAGE.Fifo_1xStage/GEN_INFERRED.FIFO_SYNC_Gen.FifoSync_Inst/GEN_RAM.U_RAM/mem_reg_1920_1983_0_3_i_1_n_0                                                                                                                                          |                                                                                                                                                                                                                                                                                                                                                                                                 |                1 |              8 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.GEN_VEC[1].U_BootProm/AxiMicronN25QReg_Inst/v[status]                                                                                                                                                                                                                                                                                                               | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                5 |              8 |         1.60 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/PACKET_RATE[1].U_AxiStreamMon/r_reg[tValid]0                                                                                                                                                                                                                                                                               | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              8 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_RxFifo/U_Fifo/U_Fifo/U_LastFifoEnGen.U_LastFifo/ONE_STAGE.Fifo_1xStage/GEN_INFERRED.FIFO_SYNC_Gen.FifoSync_Inst/GEN_RAM.U_RAM/mem_reg_320_383_0_3_i_1_n_0                                                                                                                                            |                                                                                                                                                                                                                                                                                                                                                                                                 |                1 |              8 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.U_XbarI2cMux/U_I2cRegMaster/i2cMaster_1/r[byteCtrlIn][din][7]_i_1_n_0                                                                                                                                                                                                                                                                                               |                                                                                                                                                                                                                                                                                                                                                                                                 |                3 |              8 |         2.67 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/GEN_REG.SyncStatusVec_Inst/SyncOneShotCntVec_Inst/GEN_ASYNC.U_FIFO/U_rdRdy/crossDomainSyncReg[2]                                                                                                                                                                                              | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/GEN_REG.SyncStatusVec_Inst/SyncOneShotCntVec_Inst/GEN_ASYNC.U_FIFO/U_wrRst/syncRst                                                                                                                                                                                                                        |                5 |              8 |         1.60 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_core/ten_gig_eth_pcs_pma_inst/G_IS_BASER.ten_gig_eth_pcs_pma_inst/BASER.ten_gig_eth_pcs_pma_inst/pcs_top_i/tx_pcs_i/tx_encoder_i/d7[7]_i_1_n_0                                                                                           |                                                                                                                                                                                                                                                                                                                                                                                                 |                6 |              8 |         1.33 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_core/ten_gig_eth_pcs_pma_inst/G_IS_BASER.ten_gig_eth_pcs_pma_inst/BASER.ten_gig_eth_pcs_pma_inst/pcs_top_i/tx_pcs_i/tx_encoder_i/d6[7]_i_1_n_0                                                                                           |                                                                                                                                                                                                                                                                                                                                                                                                 |                3 |              8 |         2.67 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/PACKET_RATE[1].U_AxiStreamMon/SyncOut_frameRate/GEN_ASYNC.FifoAsync_1/U_wrRdy/crossDomainSyncReg[2]                                                                                                                                                                                                                        | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/PACKET_RATE[1].U_AxiStreamMon/SyncOut_frameRate/GEN_ASYNC.FifoAsync_1/U_rdRst/syncRst                                                                                                                                                                                                                                                  |                3 |              8 |         2.67 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_core/ten_gig_eth_pcs_pma_inst/G_IS_BASER.ten_gig_eth_pcs_pma_inst/BASER.ten_gig_eth_pcs_pma_inst/pcs_top_i/tx_pcs_i/tx_encoder_i/d5[7]_i_1_n_0                                                                                           |                                                                                                                                                                                                                                                                                                                                                                                                 |                3 |              8 |         2.67 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_core/ten_gig_eth_pcs_pma_inst/G_IS_BASER.ten_gig_eth_pcs_pma_inst/BASER.ten_gig_eth_pcs_pma_inst/pcs_top_i/tx_pcs_i/tx_encoder_i/d4[7]_i_1_n_0                                                                                           |                                                                                                                                                                                                                                                                                                                                                                                                 |                2 |              8 |         4.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_core/ten_gig_eth_pcs_pma_inst/G_IS_BASER.ten_gig_eth_pcs_pma_inst/BASER.ten_gig_eth_pcs_pma_inst/pcs_top_i/tx_pcs_i/tx_encoder_i/d3[7]_i_1_n_0                                                                                           |                                                                                                                                                                                                                                                                                                                                                                                                 |                2 |              8 |         4.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_core/ten_gig_eth_pcs_pma_inst/G_IS_BASER.ten_gig_eth_pcs_pma_inst/BASER.ten_gig_eth_pcs_pma_inst/pcs_top_i/tx_pcs_i/tx_encoder_i/d2[7]_i_1_n_0                                                                                           |                                                                                                                                                                                                                                                                                                                                                                                                 |                3 |              8 |         2.67 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_core/ten_gig_eth_pcs_pma_inst/G_IS_BASER.ten_gig_eth_pcs_pma_inst/BASER.ten_gig_eth_pcs_pma_inst/pcs_top_i/tx_pcs_i/tx_encoder_i/d1[7]_i_1_n_0                                                                                           |                                                                                                                                                                                                                                                                                                                                                                                                 |                5 |              8 |         1.60 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_core/ten_gig_eth_pcs_pma_inst/G_IS_BASER.ten_gig_eth_pcs_pma_inst/BASER.ten_gig_eth_pcs_pma_inst/pcs_top_i/tx_pcs_i/tx_encoder_i/d0[7]_i_1_n_0                                                                                           |                                                                                                                                                                                                                                                                                                                                                                                                 |                4 |              8 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_core/ten_gig_eth_pcs_pma_inst/G_IS_BASER.ten_gig_eth_pcs_pma_inst/BASER.ten_gig_eth_pcs_pma_inst/management_inst/ieee_counters_i/pcs_error_block_count0                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_core/ten_gig_eth_pcs_pma_inst/G_IS_BASER.ten_gig_eth_pcs_pma_inst/BASER.ten_gig_eth_pcs_pma_inst/management_inst/ieee_registers_i/common_reg_block/reg_3_0_15/pcs_error_block_count_reg[7][0]                                                        |                2 |              8 |         4.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/PACKET_RATE[1].U_AxiStreamMon/Sync_bandwidth/U_dataOut/GEN_ASYNC.FifoAsync_1/U_wrRdy/crossDomainSyncReg[2]                                                                                                                                                                                                                 | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/PACKET_RATE[1].U_AxiStreamMon/Sync_bandwidth/U_dataOut/GEN_ASYNC.FifoAsync_1/U_rdRst/syncRst                                                                                                                                                                                                                                           |                4 |              8 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_TxFifo/PRIM_FIFO.U_Fifo/U_Fifo/ONE_STAGE.Fifo_1xStage/GEN_INFERRED.FIFO_ASYNC_Gen.FifoAsync_Inst/U_rdRdy/crossDomainSyncReg[2]                                                                                                                                                                       | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_TxFifo/PRIM_FIFO.U_Fifo/U_Fifo/ONE_STAGE.Fifo_1xStage/GEN_INFERRED.FIFO_ASYNC_Gen.FifoAsync_Inst/U_wrRst/syncRst                                                                                                                                                                                                 |                3 |              8 |         2.67 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_RxFifo/U_Fifo/U_Fifo/U_LastFifoEnGen.U_LastFifo/ONE_STAGE.Fifo_1xStage/GEN_INFERRED.FIFO_SYNC_Gen.FifoSync_Inst/GEN_RAM.U_RAM/mem_reg_1024_1087_0_3_i_1_n_0                                                                                                                                          |                                                                                                                                                                                                                                                                                                                                                                                                 |                1 |              8 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/PACKET_RATE[0].U_AxiStreamMon/Sync_bandwidth/U_dataOut/GEN_ASYNC.FifoAsync_1/U_wrRdy/crossDomainSyncReg[2]                                                                                                                                                                                                                 | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/PACKET_RATE[0].U_AxiStreamMon/Sync_bandwidth/U_dataOut/GEN_ASYNC.FifoAsync_1/U_rdRst/syncRst                                                                                                                                                                                                                                           |                3 |              8 |         2.67 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_Rx/U_Import/U_10G.U_XGMII/U_Crc32/r[data][15]_i_1_n_0                                                                                                                                                                                                                                                            |                2 |              8 |         4.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_Rx/U_Import/U_10G.U_XGMII/U_Crc32/r[data][23]_i_1_n_0                                                                                                                                                                                                                                                            |                5 |              8 |         1.60 |
| ~U_Core/GEN_ETH.U_Rudp/U_XVC/U_XvcServer/U_AxisJtagDebugBridge/U_JTAG_BSCAN/U0/bsip/U0/tck                                                                              |                                                                                                                                                                                                                                                                                                                                                                                     |                                                                                                                                                                                                                                                                                                                                                                                                 |                3 |              8 |         2.67 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.GEN_VEC[0].U_BootProm/AxiMicronN25QReg_Inst/r[ramDin][7]_i_1_n_0                                                                                                                                                                                                                                                                                                    | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                3 |              8 |         2.67 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_Rx/U_Import/U_10G.U_XGMII/U_Crc32/r[data][39]_i_1_n_0                                                                                                                                                                                                                                                            |                7 |              8 |         1.14 |
|  dbg_hub/inst/BSCANID.u_xsdbm_id/itck_i                                                                                                                                 |                                                                                                                                                                                                                                                                                                                                                                                     | dbg_hub/inst/BSCANID.u_xsdbm_id/CORE_XSDB.U_ICON/iDATA_CMD                                                                                                                                                                                                                                                                                                                                      |                1 |              8 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.GEN_VEC[0].U_BootProm/AxiMicronN25QReg_Inst/v[status]                                                                                                                                                                                                                                                                                                               | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                4 |              8 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_RxFifo/U_Fifo/GEN_ASYNC.U_ASYNC_FIFO/U_Fifo/ONE_STAGE.Fifo_1xStage/GEN_INFERRED.FIFO_ASYNC_Gen.FifoAsync_Inst/U_rdRdy/crossDomainSyncReg[2]                                                                                                                                                          | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_RxFifo/U_Fifo/GEN_ASYNC.U_ASYNC_FIFO/U_Fifo/ONE_STAGE.Fifo_1xStage/GEN_INFERRED.FIFO_ASYNC_Gen.FifoAsync_Inst/U_wrRst/syncRst                                                                                                                                                                                    |                4 |              8 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_RxFifo/U_Fifo/U_Fifo/U_LastFifoEnGen.U_LastFifo/ONE_STAGE.Fifo_1xStage/GEN_INFERRED.FIFO_SYNC_Gen.FifoSync_Inst/GEN_RAM.U_RAM/mem_reg_960_1023_0_3_i_1_n_0                                                                                                                                           |                                                                                                                                                                                                                                                                                                                                                                                                 |                1 |              8 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_RxFifo/U_Fifo/U_Fifo/U_LastFifoEnGen.U_LastFifo/ONE_STAGE.Fifo_1xStage/GEN_INFERRED.FIFO_SYNC_Gen.FifoSync_Inst/GEN_RAM.U_RAM/mem_reg_896_959_0_3_i_1_n_0                                                                                                                                            |                                                                                                                                                                                                                                                                                                                                                                                                 |                1 |              8 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.GEN_VEC[1].U_BootProm/AxiMicronN25QReg_Inst/r[ramDin][7]_i_1_n_0                                                                                                                                                                                                                                                                                                    | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                4 |              8 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_RxFifo/U_Fifo/U_Fifo/U_LastFifoEnGen.U_LastFifo/ONE_STAGE.Fifo_1xStage/GEN_INFERRED.FIFO_SYNC_Gen.FifoSync_Inst/GEN_RAM.U_RAM/mem_reg_832_895_0_3_i_1_n_0                                                                                                                                            |                                                                                                                                                                                                                                                                                                                                                                                                 |                1 |              8 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_RxFifo/U_Fifo/U_Fifo/U_LastFifoEnGen.U_LastFifo/ONE_STAGE.Fifo_1xStage/GEN_INFERRED.FIFO_SYNC_Gen.FifoSync_Inst/GEN_RAM.U_RAM/mem_reg_768_831_0_3_i_1_n_0                                                                                                                                            |                                                                                                                                                                                                                                                                                                                                                                                                 |                1 |              8 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_XVC/U_XvcServer/U_AxisJtagDebugBridge/U_AXIS_JTAG/r[xid][7]_i_1_n_0                                                                                                                                                                                                                                                                                         | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              8 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/PACKET_RATE[1].U_AxiStreamMon/r_reg[tValid]0                                                                                                                                                                                                                                                                               | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |              8 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/RxFSM_INST/r[rxHeaderAddr][7]_i_1_n_0                                                                                                                                                                                                                                                                                      | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                2 |              8 |         4.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/PACKET_RATE[0].U_AxiStreamMon/Sync_bandwidth/U_dataOut/GEN_ASYNC.FifoAsync_1/U_wrRdy/crossDomainSyncReg[2]                                                                                                                                                                                                                 | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/PACKET_RATE[0].U_AxiStreamMon/Sync_bandwidth/U_dataOut/GEN_ASYNC.FifoAsync_1/U_rdRst/syncRst                                                                                                                                                                                                                                           |                2 |              8 |         4.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/AxiLiteRegItf_INST/v[appRssiParam][maxOutsSeg]                                                                                                                                                                                                                                                                             | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                7 |              8 |         1.14 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/AxiLiteRegItf_INST/v[appRssiParam][maxOutofseq]                                                                                                                                                                                                                                                                            | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                7 |              8 |         1.14 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/AxiLiteRegItf_INST/v[appRssiParam][maxCumAck]                                                                                                                                                                                                                                                                              | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                7 |              8 |         1.14 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/PACKET_RATE[0].U_AxiStreamMon/SyncOut_frameRate/GEN_ASYNC.FifoAsync_1/U_wrRdy/crossDomainSyncReg[2]                                                                                                                                                                                                                        | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/PACKET_RATE[0].U_AxiStreamMon/SyncOut_frameRate/GEN_ASYNC.FifoAsync_1/U_rdRst/syncRst                                                                                                                                                                                                                                                  |                2 |              8 |         4.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_Tx/U_Export/U_10G.U_XGMII/crcDataWidth[2]                                                                                                                                                                                                                                                                        |                1 |              8 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/AxiLiteRegItf_INST/U_validCnt/GEN_ASYNC.FifoAsync_1/U_wrRdy/crossDomainSyncReg[2]                                                                                                                                                                                                                                          | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/AxiLiteRegItf_INST/U_validCnt/GEN_ASYNC.FifoAsync_1/U_rdRst/syncRst                                                                                                                                                                                                                                                                    |                3 |              8 |         2.67 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/AxiLiteRegItf_INST/U_reconCnt/GEN_ASYNC.FifoAsync_1/U_wrRdy/crossDomainSyncReg[2]                                                                                                                                                                                                                                          | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/AxiLiteRegItf_INST/U_reconCnt/GEN_ASYNC.FifoAsync_1/U_rdRst/syncRst                                                                                                                                                                                                                                                                    |                3 |              8 |         2.67 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_local_clock_reset_block/CLK | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/cable_pull_logic_i/rx_sample[3]_i_1_n_0                                                                                                                                                                                                                                      | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/cable_pull_logic_i/cable_pull_reset_rising_rxusrclk2_sync_i/cable_pull_reset_rising_rxusrclk2                                                                                                                                                                                            |                1 |              8 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/AxiLiteRegItf_INST/U_dropCnt/GEN_ASYNC.FifoAsync_1/U_wrRdy/crossDomainSyncReg[2]                                                                                                                                                                                                                                           | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/AxiLiteRegItf_INST/U_dropCnt/GEN_ASYNC.FifoAsync_1/U_rdRst/syncRst                                                                                                                                                                                                                                                                     |                3 |              8 |         2.67 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/Monitor_INST/r[lastAckSeqN][7]_i_1_n_0                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                3 |              8 |         2.67 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/AxiLiteRegItf_INST/U_resendCnt/GEN_ASYNC.FifoAsync_1/U_wrRdy/crossDomainSyncReg[2]                                                                                                                                                                                                                                         | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/AxiLiteRegItf_INST/U_resendCnt/GEN_ASYNC.FifoAsync_1/U_rdRst/syncRst                                                                                                                                                                                                                                                                   |                3 |              8 |         2.67 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/AxiLiteRegItf_INST/U_reconCnt/GEN_ASYNC.FifoAsync_1/U_wrRdy/crossDomainSyncReg[2]                                                                                                                                                                                                                                          | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/AxiLiteRegItf_INST/U_reconCnt/GEN_ASYNC.FifoAsync_1/U_rdRst/syncRst                                                                                                                                                                                                                                                                    |                3 |              8 |         2.67 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/AxiLiteRegItf_INST/v[appRssiParam][maxRetrans]                                                                                                                                                                                                                                                                             | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                7 |              8 |         1.14 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_core/ten_gig_eth_pcs_pma_inst/G_IS_BASER.ten_gig_eth_pcs_pma_inst/BASER.ten_gig_eth_pcs_pma_inst/coreclk_txusrclk2_resyncs_i/resynch[1].synch_inst/gt_txd_reg[8]                                                                                     |                1 |              8 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_core/ten_gig_eth_pcs_pma_inst/G_IS_BASER.ten_gig_eth_pcs_pma_inst/BASER.ten_gig_eth_pcs_pma_inst/coreclk_txusrclk2_resyncs_i/resynch[1].synch_inst/gt_txd_reg[6]                                                                                     |                2 |              8 |         4.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_core/ten_gig_eth_pcs_pma_inst/G_IS_BASER.ten_gig_eth_pcs_pma_inst/BASER.ten_gig_eth_pcs_pma_inst/coreclk_txusrclk2_resyncs_i/resynch[1].synch_inst/gt_txd_reg[4]                                                                                     |                1 |              8 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_core/ten_gig_eth_pcs_pma_inst/G_IS_BASER.ten_gig_eth_pcs_pma_inst/BASER.ten_gig_eth_pcs_pma_inst/coreclk_txusrclk2_resyncs_i/resynch[1].synch_inst/gt_txd_reg[2]_0                                                                                   |                1 |              8 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_core/ten_gig_eth_pcs_pma_inst/G_IS_BASER.ten_gig_eth_pcs_pma_inst/BASER.ten_gig_eth_pcs_pma_inst/coreclk_txusrclk2_resyncs_i/resynch[1].synch_inst/gt_txd_reg[14]_0                                                                                  |                1 |              8 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/AxiLiteRegItf_INST/U_resendCnt/GEN_ASYNC.FifoAsync_1/U_wrRdy/crossDomainSyncReg[2]                                                                                                                                                                                                                                         | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/AxiLiteRegItf_INST/U_resendCnt/GEN_ASYNC.FifoAsync_1/U_rdRst/syncRst                                                                                                                                                                                                                                                                   |                3 |              8 |         2.67 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/AxiLiteRegItf_INST/v[appRssiParam][maxCumAck]                                                                                                                                                                                                                                                                              | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                8 |              8 |         1.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/AxiLiteRegItf_INST/v[appRssiParam][maxOutofseq]                                                                                                                                                                                                                                                                            | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                8 |              8 |         1.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/AxiLiteRegItf_INST/v[appRssiParam][maxOutsSeg]                                                                                                                                                                                                                                                                             | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                4 |              8 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/AxiLiteRegItf_INST/v[appRssiParam][maxRetrans]                                                                                                                                                                                                                                                                             | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                8 |              8 |         1.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_core/ten_gig_eth_pcs_pma_inst/G_IS_BASER.ten_gig_eth_pcs_pma_inst/BASER.ten_gig_eth_pcs_pma_inst/coreclk_txusrclk2_resyncs_i/resynch[1].synch_inst/gt_txd_reg[12]                                                                                    |                1 |              8 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/AxiLiteRegItf_INST/v[initSeqN]                                                                                                                                                                                                                                                                                             | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                4 |              8 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/AxiLiteRegItf_INST/U_validCnt/GEN_ASYNC.FifoAsync_1/U_wrRdy/crossDomainSyncReg[2]                                                                                                                                                                                                                                          | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/AxiLiteRegItf_INST/U_validCnt/GEN_ASYNC.FifoAsync_1/U_rdRst/syncRst                                                                                                                                                                                                                                                                    |                3 |              8 |         2.67 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_core/ten_gig_eth_pcs_pma_inst/G_IS_BASER.ten_gig_eth_pcs_pma_inst/BASER.ten_gig_eth_pcs_pma_inst/coreclk_txusrclk2_resyncs_i/resynch[1].synch_inst/gt_txd_reg[0]                                                                                     |                1 |              8 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/AxiLiteRegItf_INST/U_dropCnt/GEN_ASYNC.FifoAsync_1/U_wrRdy/crossDomainSyncReg[2]                                                                                                                                                                                                                                           | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/AxiLiteRegItf_INST/U_dropCnt/GEN_ASYNC.FifoAsync_1/U_rdRst/syncRst                                                                                                                                                                                                                                                                     |                4 |              8 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/Monitor_INST/r[lastAckSeqN][7]_i_1_n_0                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                5 |              8 |         1.60 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_core/ten_gig_eth_pcs_pma_inst/G_IS_BASER.ten_gig_eth_pcs_pma_inst/BASER.ten_gig_eth_pcs_pma_inst/coreclk_txusrclk2_resyncs_i/resynch[1].synch_inst/gt_txd_reg[10]_0                                                                                  |                2 |              8 |         4.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_RxFifo/U_Fifo/U_Fifo/U_LastFifoEnGen.U_LastFifo/ONE_STAGE.Fifo_1xStage/GEN_INFERRED.FIFO_SYNC_Gen.FifoSync_Inst/GEN_RAM.U_RAM/mem_reg_0_63_0_3_i_1_n_0                                                                                                                                               |                                                                                                                                                                                                                                                                                                                                                                                                 |                1 |              8 |         8.00 |
|  dbg_hub/inst/BSCANID.u_xsdbm_id/itck_i                                                                                                                                 |                                                                                                                                                                                                                                                                                                                                                                                     | dbg_hub/inst/BSCANID.u_xsdbm_id/SWITCH_EXT_BSCAN_WITH_CORE.bscan_switch/counter[7]_i_1_n_0                                                                                                                                                                                                                                                                                                      |                2 |              8 |         4.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_Rx/U_Import/U_10G.U_XGMII/crcDataWidth[2]                                                                                                                                                                                                                                                                        |                6 |              8 |         1.33 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/PACKET_RATE[0].U_AxiStreamMon/SyncOut_frameRate/GEN_ASYNC.FifoAsync_1/U_wrRdy/crossDomainSyncReg[2]                                                                                                                                                                                                                        | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/PACKET_RATE[0].U_AxiStreamMon/SyncOut_frameRate/GEN_ASYNC.FifoAsync_1/U_rdRst/syncRst                                                                                                                                                                                                                                                  |                4 |              8 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_local_clock_reset_block/CLK |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_core/ten_gig_eth_pcs_pma_inst/G_IS_BASER.ten_gig_eth_pcs_pma_inst/BASER.ten_gig_eth_pcs_pma_inst/pcs_top_i/rx_pcs_i/rx_decoder_i/DecodeWord1[2]                                                                                                      |                3 |              8 |         2.67 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_local_clock_reset_block/CLK |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_core/ten_gig_eth_pcs_pma_inst/G_IS_BASER.ten_gig_eth_pcs_pma_inst/BASER.ten_gig_eth_pcs_pma_inst/pcs_top_i/rx_pcs_i/rx_decoder_i/DecodeWord2[2]                                                                                                      |                3 |              8 |         2.67 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | dbg_hub/inst/BSCANID.u_xsdbm_id/CORE_XSDB.UUT_MASTER/U_ICON_INTERFACE/U_CMD6_WR/U_WR_FIFO/SUBCORE_FIFO.xsdbm_v3_0_0_wrfifo_inst/inst_fifo_gen/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.gl0.rd/gras.rsts/E[0]                                                                                                                                                                           | dbg_hub/inst/BSCANID.u_xsdbm_id/CORE_XSDB.UUT_MASTER/U_ICON_INTERFACE/U_CMD6_WR/U_WR_FIFO/SUBCORE_FIFO.xsdbm_v3_0_0_wrfifo_inst/inst_fifo_gen/gconvfifo.rf/grf.rf/rstblk/ngwrdrst.grst.rd_rst_reg[2]                                                                                                                                                                                            |                2 |              8 |         4.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/RxFSM_INST/r[rxLastSeqN][7]_i_1_n_0                                                                                                                                                                                                                                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                4 |              8 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/TxFSM_INST/r[rxSegmentAddr][6]_i_1_n_0                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                4 |              8 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/RxFSM_INST/r[rxHeaderAddr][7]_i_1_n_0                                                                                                                                                                                                                                                                                      | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                4 |              8 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/TxFSM_INST/r[nextSeqN][7]_i_1_n_0                                                                                                                                                                                                                                                                                          | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                5 |              8 |         1.60 |
|  dbg_hub/inst/BSCANID.u_xsdbm_id/itck_i                                                                                                                                 | dbg_hub/inst/BSCANID.u_xsdbm_id/CORE_XSDB.UUT_MASTER/U_ICON_INTERFACE/U_CMD6_RD/U_RD_FIFO/SUBCORE_FIFO.xsdbm_v3_0_0_rdfifo_inst/inst_fifo_gen/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.gl0.rd/gr1.gr1_int.rfwft/E[0]                                                                                                                                                                   | dbg_hub/inst/BSCANID.u_xsdbm_id/CORE_XSDB.UUT_MASTER/U_ICON_INTERFACE/U_CMD6_RD/U_RD_FIFO/SUBCORE_FIFO.xsdbm_v3_0_0_rdfifo_inst/inst_fifo_gen/gconvfifo.rf/grf.rf/rstblk/ngwrdrst.grst.rd_rst_reg[2]                                                                                                                                                                                            |                1 |              8 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_local_clock_reset_block/CLK |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_core/ten_gig_eth_pcs_pma_inst/G_IS_BASER.ten_gig_eth_pcs_pma_inst/BASER.ten_gig_eth_pcs_pma_inst/pcs_top_i/rx_pcs_i/rx_decoder_i/DecodeWord5[2]                                                                                                      |                5 |              8 |         1.60 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_local_clock_reset_block/CLK |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_core/ten_gig_eth_pcs_pma_inst/G_IS_BASER.ten_gig_eth_pcs_pma_inst/BASER.ten_gig_eth_pcs_pma_inst/pcs_top_i/rx_pcs_i/rx_decoder_i/DecodeWord6[2]                                                                                                      |                4 |              8 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_RxFifo/U_Fifo/U_Fifo/U_LastFifoEnGen.U_LastFifo/ONE_STAGE.Fifo_1xStage/GEN_INFERRED.FIFO_SYNC_Gen.FifoSync_Inst/GEN_RAM.U_RAM/mem_reg_1088_1151_0_3_i_1_n_0                                                                                                                                          |                                                                                                                                                                                                                                                                                                                                                                                                 |                1 |              8 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_Tx/U_Export/U_10G.U_XGMII/U_Crc32/r[data][15]_i_1_n_0                                                                                                                                                                                                                                                            |                1 |              8 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/GEN_DEPACKER.DEPACKER_V2.U_Depacketizer/r[outputAxisMaster][1][tUser][57]_i_1_n_0                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                5 |              8 |         1.60 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/TxFSM_INST/r[lastAckSeqN][7]_i_1_n_0                                                                                                                                                                                                                                                                                       | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                3 |              8 |         2.67 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_Tx/U_Export/U_10G.U_XGMII/U_Crc32/r[data][23]_i_1_n_0                                                                                                                                                                                                                                                            |                2 |              8 |         4.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_Tx/U_Export/U_10G.U_XGMII/U_Crc32/r[data][39]_i_1_n_0                                                                                                                                                                                                                                                            |                2 |              8 |         4.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/GEN_PACKER.PACKER_V2.U_Packetizer/r[wordCount][7]_i_1_n_0                                                                                                                                                                                                                                                                             | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                2 |              8 |         4.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/GEN_PACKER.PACKER_V2.U_Packetizer/v[maxWords]                                                                                                                                                                                                                                                                                         | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                2 |              8 |         4.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_Tx/U_Export/U_10G.U_XGMII/U_Crc32/r[data][47]_i_1_n_0                                                                                                                                                                                                                                                            |                2 |              8 |         4.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/AxiLiteRegItf_INST/v[initSeqN]                                                                                                                                                                                                                                                                                             | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                4 |              8 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_Tx/U_Export/U_10G.U_XGMII/U_Crc32/r[data][55]_i_1_n_0                                                                                                                                                                                                                                                            |                2 |              8 |         4.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/PACKET_RATE[1].U_AxiStreamMon/Sync_bandwidth/U_dataOut/GEN_ASYNC.FifoAsync_1/U_wrRdy/crossDomainSyncReg[2]                                                                                                                                                                                                                 | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/PACKET_RATE[1].U_AxiStreamMon/Sync_bandwidth/U_dataOut/GEN_ASYNC.FifoAsync_1/U_rdRst/syncRst                                                                                                                                                                                                                                           |                2 |              8 |         4.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_Tx/U_Export/U_10G.U_XGMII/U_Crc32/r[data][7]_i_1_n_0                                                                                                                                                                                                                                                             |                1 |              8 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/RxFSM_INST/r[rxSegmentAddr][6]_i_1_n_0                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                5 |              8 |         1.60 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/PACKET_RATE[1].U_AxiStreamMon/SyncOut_frameRate/GEN_ASYNC.FifoAsync_1/U_wrRdy/crossDomainSyncReg[2]                                                                                                                                                                                                                        | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/PACKET_RATE[1].U_AxiStreamMon/SyncOut_frameRate/GEN_ASYNC.FifoAsync_1/U_rdRst/syncRst                                                                                                                                                                                                                                                  |                4 |              8 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/RxFSM_INST/r[rxLastSeqN][7]_i_1_n_0                                                                                                                                                                                                                                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                2 |              8 |         4.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.GEN_SFP[2].U_I2C/U_I2cRegMaster/p_0_in[23]                                                                                                                                                                                                                                                                                                                          |                                                                                                                                                                                                                                                                                                                                                                                                 |                5 |              8 |         1.60 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.GEN_SFP[2].U_I2C/U_I2cRegMaster/r[regOut][regFailCode][7]_i_1_n_0                                                                                                                                                                                                                                                                                                   |                                                                                                                                                                                                                                                                                                                                                                                                 |                2 |              8 |         4.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/geqOp                                                                                                                                                                                                                                                                                                                                             |                1 |              8 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | dbg_hub/inst/BSCANID.u_xsdbm_id/CORE_XSDB.UUT_MASTER/U_XSDB_BUS_CONTROLLER/timer_rst                                                                                                                                                                                                                                                                                                            |                2 |              8 |         4.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.U_XbarI2cMux/U_I2cRegMaster/r[regOut][regFailCode][7]_i_1_n_0                                                                                                                                                                                                                                                                                                       |                                                                                                                                                                                                                                                                                                                                                                                                 |                3 |              8 |         2.67 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/p_0_in[13]                                                                                                                                                                                                                                                                                    | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/U_phyRst/r[shift][2]                                                                                                                                                                                                                                                                                      |                4 |              8 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.GEN_SFP[2].U_I2C/U_I2cRegMaster/i2cMaster_1/r[byteCtrlIn][din][7]_i_1_n_0                                                                                                                                                                                                                                                                                           |                                                                                                                                                                                                                                                                                                                                                                                                 |                3 |              8 |         2.67 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.GEN_SFP[3].U_I2C/U_I2cRegMaster/p_0_in[7]                                                                                                                                                                                                                                                                                                                           |                                                                                                                                                                                                                                                                                                                                                                                                 |                5 |              8 |         1.60 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.GEN_SFP[3].U_I2C/U_I2cRegMaster/p_0_in[15]                                                                                                                                                                                                                                                                                                                          |                                                                                                                                                                                                                                                                                                                                                                                                 |                5 |              8 |         1.60 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.GEN_SFP[3].U_I2C/U_I2cRegMaster/p_0_in[23]                                                                                                                                                                                                                                                                                                                          |                                                                                                                                                                                                                                                                                                                                                                                                 |                5 |              8 |         1.60 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.GEN_SFP[3].U_I2C/U_I2cRegMaster/p_0_in[31]                                                                                                                                                                                                                                                                                                                          |                                                                                                                                                                                                                                                                                                                                                                                                 |                5 |              8 |         1.60 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.GEN_SFP[2].U_I2C/U_I2cRegMaster/p_0_in[7]                                                                                                                                                                                                                                                                                                                           |                                                                                                                                                                                                                                                                                                                                                                                                 |                5 |              8 |         1.60 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.GEN_SFP[2].U_I2C/U_I2cRegMaster/p_0_in[15]                                                                                                                                                                                                                                                                                                                          |                                                                                                                                                                                                                                                                                                                                                                                                 |                5 |              8 |         1.60 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_SRPv3/RX_FIFO/U_LastFifoEnGen.U_LastFifo/ONE_STAGE.Fifo_1xStage/GEN_INFERRED.FIFO_SYNC_Gen.FifoSync_Inst/GEN_RAM.U_RAM/mem_reg_0_255_0_0_i_1_n_0                                                                                                                                                                                                            |                                                                                                                                                                                                                                                                                                                                                                                                 |                1 |              8 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.GEN_SFP[2].U_I2C/U_I2cRegMaster/p_0_in[31]                                                                                                                                                                                                                                                                                                                          |                                                                                                                                                                                                                                                                                                                                                                                                 |                5 |              8 |         1.60 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.GEN_SFP[3].U_I2C/U_I2cRegMaster/r[regOut][regFailCode][7]_i_1_n_0                                                                                                                                                                                                                                                                                                   |                                                                                                                                                                                                                                                                                                                                                                                                 |                3 |              8 |         2.67 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.U_XbarI2cMux/U_XBAR/r[slave][0][rdReqs][7]_i_1_n_0                                                                                                                                                                                                                                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                3 |              8 |         2.67 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.U_XbarI2cMux/U_XBAR/v[slave][0][wrReqs]                                                                                                                                                                                                                                                                                                                             | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                3 |              8 |         2.67 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/TxFSM_INST/r[nextSeqN][7]_i_1_n_0                                                                                                                                                                                                                                                                                          | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                7 |              8 |         1.14 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.GEN_SFP[3].U_I2C/U_I2cRegMaster/i2cMaster_1/r[byteCtrlIn][din][7]_i_1_n_0                                                                                                                                                                                                                                                                                           |                                                                                                                                                                                                                                                                                                                                                                                                 |                3 |              8 |         2.67 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/TxFSM_INST/r[lastAckSeqN][7]_i_1_n_0                                                                                                                                                                                                                                                                                       | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                4 |              8 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_local_clock_reset_block/CLK |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_core/ten_gig_eth_pcs_pma_inst/G_IS_BASER.ten_gig_eth_pcs_pma_inst/BASER.ten_gig_eth_pcs_pma_inst/pcs_top_i/rx_pcs_i/rx_decoder_i/mcp1_dec_c0                                                                                                         |                5 |              8 |         1.60 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_local_clock_reset_block/CLK |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_core/ten_gig_eth_pcs_pma_inst/G_IS_BASER.ten_gig_eth_pcs_pma_inst/BASER.ten_gig_eth_pcs_pma_inst/pcs_top_i/rx_pcs_i/rx_decoder_i/mcp1_dec_c4                                                                                                         |                4 |              8 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_local_clock_reset_block/CLK |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_core/ten_gig_eth_pcs_pma_inst/G_IS_BASER.ten_gig_eth_pcs_pma_inst/BASER.ten_gig_eth_pcs_pma_inst/pcs_top_i/rx_pcs_i/rx_decoder_i/mcp1_dec_c5                                                                                                         |                3 |              8 |         2.67 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_local_clock_reset_block/CLK |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_core/ten_gig_eth_pcs_pma_inst/G_IS_BASER.ten_gig_eth_pcs_pma_inst/BASER.ten_gig_eth_pcs_pma_inst/pcs_top_i/rx_pcs_i/rx_decoder_i/DecodeWord0[2]                                                                                                      |                4 |              8 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_SRPv3/RX_FIFO/U_LastFifoEnGen.U_LastFifo/ONE_STAGE.Fifo_1xStage/GEN_INFERRED.FIFO_SYNC_Gen.FifoSync_Inst/GEN_RAM.U_RAM/mem_reg_256_511_0_0_i_1_n_0                                                                                                                                                                                                          |                                                                                                                                                                                                                                                                                                                                                                                                 |                1 |              8 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/GEN_DEPACKER.DEPACKER_V2.U_Depacketizer/U_Output/v[mAxisMaster][0][tUser]                                                                                                                                                                                                                                                             | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                2 |              9 |         4.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/GEN_REG.SyncStatusVec_Inst/SyncOneShotCntVec_Inst/GEN_ASYNC.U_FIFO/U_wrRdy/crossDomainSyncReg[2]                                                                                                                                                                                              | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/GEN_REG.SyncStatusVec_Inst/SyncOneShotCntVec_Inst/GEN_ASYNC.U_FIFO/U_rdRst/syncRst                                                                                                                                                                                                                        |                3 |              9 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][6][segSize][7]_i_1_n_0                                                                                                                                                                                                                                                                           | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                4 |              9 |         2.25 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_SRPv3/U_Limiter/r[cnt][9]_i_2_n_0                                                                                                                                                                                                                                                                                                                           | U_Core/GEN_ETH.U_Rudp/U_SRPv3/U_Limiter/r[cnt][9]_i_1_n_0                                                                                                                                                                                                                                                                                                                                       |                2 |              9 |         4.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][7][segSize][7]_i_1_n_0                                                                                                                                                                                                                                                                           | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                5 |              9 |         1.80 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.U_XbarI2cMux/U_I2cRegMaster/i2cMaster_1/r[i2cMasterOut][rdValid]_i_1_n_0                                                                                                                                                                                                                                                                                            |                                                                                                                                                                                                                                                                                                                                                                                                 |                6 |              9 |         1.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][8][segSize][7]_i_1_n_0                                                                                                                                                                                                                                                                           | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                8 |              9 |         1.12 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][9][segSize][7]_i_1_n_0                                                                                                                                                                                                                                                                           | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                5 |              9 |         1.80 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_AxiStreamDeMux/GEN_VEC[0].U_Pipeline/sAxisSlave[tReady]                                                                                                                                                                                                                                                                             | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                4 |              9 |         2.25 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_AxiStreamDeMux/sAxisSlave[tReady]                                                                                                                                                                                                                                                                                                   | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                3 |              9 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.GEN_SFP[3].U_I2C/U_I2cRegMaster/r[i2cMasterIn][wrData][7]_i_1_n_0                                                                                                                                                                                                                                                                                                   |                                                                                                                                                                                                                                                                                                                                                                                                 |                3 |              9 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_SRPv3/TX_FIFO/burstCnt                                                                                                                                                                                                                                                                                                                                      | U_Core/GEN_ETH.U_Rudp/U_SRPv3/TX_FIFO/U_LastFifoEnGen.U_BurstMode.burstCnt[8]_i_1_n_0                                                                                                                                                                                                                                                                                                           |                2 |              9 |         4.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][1][segSize][7]_i_1_n_0                                                                                                                                                                                                                                                                           | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                6 |              9 |         1.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/GEN_DEPACKER.DEPACKER_V2.U_Depacketizer/U_Output/v[mAxisMaster][1][tUser]                                                                                                                                                                                                                                                             | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                2 |              9 |         4.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.GEN_SFP[3].U_I2C/U_I2cRegMaster/i2cMaster_1/r[i2cMasterOut][rdValid]_i_1_n_0                                                                                                                                                                                                                                                                                        |                                                                                                                                                                                                                                                                                                                                                                                                 |                5 |              9 |         1.80 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_AxiLiteAsync/GEN_ASYNC.LOC_S2M_RstSync/syncRst                                                                                                                                                                                                                                                                         |                2 |              9 |         4.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.GEN_VEC[1].U_BootProm/AxiMicronN25QReg_Inst/r[waddr][8]_i_1_n_0                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                3 |              9 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_AxiLiteAsync/GEN_ASYNC.LOC_S2M_RstSync/syncRst                                                                                                                                                                                                                                                                         |                3 |              9 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.U_XbarI2cMux/v[rnw]                                                                                                                                                                                                                                                                                                                                                 | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                3 |              9 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_RxFifo/U_Fifo/GEN_ASYNC.U_ASYNC_FIFO/U_Fifo/ONE_STAGE.Fifo_1xStage/GEN_INFERRED.FIFO_ASYNC_Gen.FifoAsync_Inst/U_wrRdy/crossDomainSyncReg[2]                                                                                                                                                          | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_RxFifo/U_Fifo/GEN_ASYNC.U_ASYNC_FIFO/U_Fifo/ONE_STAGE.Fifo_1xStage/GEN_INFERRED.FIFO_ASYNC_Gen.FifoAsync_Inst/U_rdRst/syncRst                                                                                                                                                                                    |                3 |              9 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.GEN_VEC[0].U_BootProm/AxiMicronN25QReg_Inst/r[waddr][8]_i_1_n_0                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                4 |              9 |         2.25 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_AxiLiteAsync/GEN_ASYNC.U_WriteMastToSlaveFifo/U_wrRdy/crossDomainSyncReg[2]                                                                                                                                                                                                                                | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_AxiLiteAsync/GEN_ASYNC.U_WriteMastToSlaveFifo/U_rdRst/syncRst                                                                                                                                                                                                                                                          |                4 |              9 |         2.25 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_AxiLiteAsync/GEN_ASYNC.U_ReadMastToSlaveFifo/U_wrRdy/crossDomainSyncReg[2]                                                                                                                                                                                                                                 | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_AxiLiteAsync/GEN_ASYNC.U_ReadMastToSlaveFifo/U_rdRst/syncRst                                                                                                                                                                                                                                                           |                2 |              9 |         4.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][12][segSize][7]_i_1_n_0                                                                                                                                                                                                                                                                          | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                6 |              9 |         1.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][2][segSize][7]_i_1_n_0                                                                                                                                                                                                                                                                           | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                4 |              9 |         2.25 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][0][segSize][7]_i_1_n_0                                                                                                                                                                                                                                                                           | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                5 |              9 |         1.80 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][10][segSize][7]_i_1_n_0                                                                                                                                                                                                                                                                          | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                7 |              9 |         1.29 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_AxiLiteAsync/GEN_ASYNC.U_ReadSlaveToMastFifo/U_wrRdy/crossDomainSyncReg[2]                                                                                                                                                                                                                                 | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_AxiLiteAsync/GEN_ASYNC.U_ReadSlaveToMastFifo/U_rdRst/syncRst                                                                                                                                                                                                                                                           |                2 |              9 |         4.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.GEN_SFP[2].U_I2C/U_I2cRegMaster/i2cMaster_1/r[i2cMasterOut][rdValid]_i_1_n_0                                                                                                                                                                                                                                                                                        |                                                                                                                                                                                                                                                                                                                                                                                                 |                5 |              9 |         1.80 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][3][segSize][7]_i_1_n_0                                                                                                                                                                                                                                                                           | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                5 |              9 |         1.80 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.U_XbarI2cMux/U_I2cRegMaster/r[i2cMasterIn][wrData][7]_i_1_n_0                                                                                                                                                                                                                                                                                                       |                                                                                                                                                                                                                                                                                                                                                                                                 |                3 |              9 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][4][segSize][7]_i_1_n_0                                                                                                                                                                                                                                                                           | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                5 |              9 |         1.80 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][11][segSize][7]_i_1_n_0                                                                                                                                                                                                                                                                          | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                7 |              9 |         1.29 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | u_ila_0/inst/ila_core_inst/u_ila_regs/sel                                                                                                                                                                                                                                                                                                                                           | u_ila_0/inst/ila_core_inst/u_ila_regs/clk_lost_cnt[7]_i_1_n_0                                                                                                                                                                                                                                                                                                                                   |                2 |              9 |         4.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][5][segSize][7]_i_1_n_0                                                                                                                                                                                                                                                                           | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                6 |              9 |         1.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][13][segSize][7]_i_1_n_0                                                                                                                                                                                                                                                                          | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                6 |              9 |         1.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_AxiLiteAsync/GEN_ASYNC.U_WriteDataSlaveToMastFifo/U_wrRdy/crossDomainSyncReg[2]                                                                                                                                                                                                                            | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_AxiLiteAsync/GEN_ASYNC.U_WriteDataSlaveToMastFifo/U_rdRst/syncRst                                                                                                                                                                                                                                                      |                2 |              9 |         4.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_AxiLiteAsync/GEN_ASYNC.U_WriteAddrSlaveToMastFifo/U_wrRdy/crossDomainSyncReg[2]                                                                                                                                                                                                                            | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_AxiLiteAsync/GEN_ASYNC.U_WriteAddrSlaveToMastFifo/U_rdRst/syncRst                                                                                                                                                                                                                                                      |                2 |              9 |         4.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][14][segSize][7]_i_1_n_0                                                                                                                                                                                                                                                                          | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                6 |              9 |         1.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][15][segSize][7]_i_1_n_0                                                                                                                                                                                                                                                                          | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                4 |              9 |         2.25 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_TxFifo/PRIM_FIFO.U_Fifo/U_Fifo/ONE_STAGE.Fifo_1xStage/GEN_INFERRED.FIFO_ASYNC_Gen.FifoAsync_Inst/U_wrRdy/crossDomainSyncReg[2]                                                                                                                                                                       | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_TxFifo/PRIM_FIFO.U_Fifo/U_Fifo/ONE_STAGE.Fifo_1xStage/GEN_INFERRED.FIFO_ASYNC_Gen.FifoAsync_Inst/U_rdRst/syncRst                                                                                                                                                                                                 |                3 |              9 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.GEN_SFP[2].U_I2C/U_I2cRegMaster/r[i2cMasterIn][wrData][7]_i_1_n_0                                                                                                                                                                                                                                                                                                   |                                                                                                                                                                                                                                                                                                                                                                                                 |                4 |              9 |         2.25 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/HeaderReg_INST/v[rxAckN]                                                                                                                                                                                                                                                                                                   | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                5 |             10 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_AxiLiteAsync/GEN_ASYNC.U_WriteAddrSlaveToMastFifo/U_RD_FSM/enb                                                                                                                                                                                                                                             |                                                                                                                                                                                                                                                                                                                                                                                                 |                1 |             10 |        10.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_gt_i/inst/gen_gtwizard_gthe3_top.TenGigEthGthUltraScale156p25MHzCore_gt_gtwizard_gthe3_inst/gen_gtwizard_gthe3.gen_reset_controller_internal.gen_single_instance.gtwiz_reset_inst/sel                                                    | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_gt_i/inst/gen_gtwizard_gthe3_top.TenGigEthGthUltraScale156p25MHzCore_gt_gtwizard_gthe3_inst/gen_gtwizard_gthe3.gen_reset_controller_internal.gen_single_instance.gtwiz_reset_inst/sm_reset_tx_pll_timer_clr_reg_n_0                                  |                3 |             10 |         3.33 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_gt_i/inst/gen_gtwizard_gthe3_top.TenGigEthGthUltraScale156p25MHzCore_gt_gtwizard_gthe3_inst/gen_gtwizard_gthe3.gen_reset_controller_internal.gen_single_instance.gtwiz_reset_inst/sm_reset_rx_pll_timer_ctr[9]_i_1_n_0                   | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_gt_i/inst/gen_gtwizard_gthe3_top.TenGigEthGthUltraScale156p25MHzCore_gt_gtwizard_gthe3_inst/gen_gtwizard_gthe3.gen_reset_controller_internal.gen_single_instance.gtwiz_reset_inst/sm_reset_rx_pll_timer_clr_reg_n_0                                  |                2 |             10 |         5.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/GEN_DEPACKER.DEPACKER_V2.U_Depacketizer/U_Output/v[sAxisSlave][tReady]1                                                                                                                                                                                                                                                               | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                4 |             10 |         2.50 |
|  dbg_hub/inst/BSCANID.u_xsdbm_id/itck_i                                                                                                                                 |                                                                                                                                                                                                                                                                                                                                                                                     | dbg_hub/inst/BSCANID.u_xsdbm_id/CORE_XSDB.UUT_MASTER/U_ICON_INTERFACE/U_CMD6_RD/U_RD_FIFO/SUBCORE_FIFO.xsdbm_v3_0_0_rdfifo_inst/inst_fifo_gen/gconvfifo.rf/grf.rf/rstblk/ngwrdrst.grst.rd_rst_reg[2]                                                                                                                                                                                            |                2 |             10 |         5.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.U_XbarI2cMux/U_XBAR/v[mAxiReadMasters][3][arprot]                                                                                                                                                                                                                                                                                                                   | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                4 |             10 |         2.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.U_XbarI2cMux/U_XBAR/v[mAxiReadMasters][2][arprot]                                                                                                                                                                                                                                                                                                                   | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                4 |             10 |         2.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | u_ila_0/inst/ila_core_inst/u_ila_regs/slaveRegDo_mux_0[14]_i_1_n_0                                                                                                                                                                                                                                                                                                                              |                9 |             10 |         1.11 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_core/ten_gig_eth_pcs_pma_inst/G_IS_BASER.ten_gig_eth_pcs_pma_inst/BASER.ten_gig_eth_pcs_pma_inst/pcs_top_i/tx_pcs_i/pcs_scramble_i/tx_test_patt_seed_sel[1]_i_1_n_0                                                                                  |                2 |             10 |         5.00 |
|  dbg_hub/inst/BSCANID.u_xsdbm_id/itck_i                                                                                                                                 | dbg_hub/inst/BSCANID.u_xsdbm_id/CORE_XSDB.U_ICON/U_CMD/iTARGET_CE                                                                                                                                                                                                                                                                                                                   | dbg_hub/inst/BSCANID.u_xsdbm_id/SWITCH_EXT_BSCAN_WITH_CORE.bscan_switch/m_bscan_sel[0]                                                                                                                                                                                                                                                                                                          |                1 |             10 |        10.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/GthUltraScaleQuadPll_Inst/qPllLock[0]                                                                                                                                                                                                                                                                                             |                2 |             10 |         5.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | u_ila_0/inst/ila_core_inst/u_ila_cap_ctrl/u_cap_addrgen/u_cap_window_counter/U_WCE/O                                                                                                                                                                                                                                                                                                | u_ila_0/inst/ila_core_inst/u_ila_reset_ctrl/Q[0]                                                                                                                                                                                                                                                                                                                                                |                4 |             10 |         2.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_AxiLiteAsync/GEN_ASYNC.U_ReadSlaveToMastFifo/U_RD_FSM/enb                                                                                                                                                                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                                 |                2 |             10 |         5.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/HeaderReg_INST/v[rxAckN]                                                                                                                                                                                                                                                                                                   | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                5 |             10 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.U_SysMon/U_SysmonIpCore/U0/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/bus2ip_addr_i[10]_i_1_n_0                                                                                                                                                                                                                                                                             | U_Core/GEN_REAL.U_SysMon/U_SysmonIpCore/U0/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/SR[0]                                                                                                                                                                                                                                                                                                             |                3 |             10 |         3.33 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | u_ila_0/inst/ila_core_inst/u_ila_cap_ctrl/u_cap_addrgen/u_cap_sample_counter/U_SCE/O                                                                                                                                                                                                                                                                                                | u_ila_0/inst/ila_core_inst/u_ila_cap_ctrl/u_cap_addrgen/u_cap_sample_counter/U_SCRST/O                                                                                                                                                                                                                                                                                                          |                3 |             10 |         3.33 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/U_XBAR/v[mAxiReadMasters][1][arprot]                                                                                                                                                                                                                                                                                                                                         | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                4 |             10 |         2.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | u_ila_0/inst/ila_core_inst/xsdb_memory_read_inst/read_addr0                                                                                                                                                                                                                                                                                                                         |                                                                                                                                                                                                                                                                                                                                                                                                 |                3 |             10 |         3.33 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | u_ila_0/inst/ila_core_inst/u_ila_reset_ctrl/E[0]                                                                                                                                                                                                                                                                                                                                    |                                                                                                                                                                                                                                                                                                                                                                                                 |                4 |             10 |         2.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][20][seqN][7]_i_1_n_0                                                                                                                                                                                                                                                                             | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                8 |             11 |         1.38 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/RxFSM_INST/v[windowArray][3][segType][1]                                                                                                                                                                                                                                                                                   | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                7 |             11 |         1.57 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/RxFSM_INST/v[windowArray][10][segType][1]                                                                                                                                                                                                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                7 |             11 |         1.57 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/RxFSM_INST/v[windowArray][26][segType][1]                                                                                                                                                                                                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                8 |             11 |         1.38 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/RxFSM_INST/v[windowArray][11][segType][1]                                                                                                                                                                                                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                4 |             11 |         2.75 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][14][seqN][7]_i_1_n_0                                                                                                                                                                                                                                                                             | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                7 |             11 |         1.57 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/RxFSM_INST/v[windowArray][31][segType][1]                                                                                                                                                                                                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                5 |             11 |         2.20 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][13][seqN][7]_i_1_n_0                                                                                                                                                                                                                                                                             | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                8 |             11 |         1.38 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_App/U_XBAR/v[mAxiReadMasters][1][arprot]                                                                                                                                                                                                                                                                                                                                          | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                3 |             11 |         3.67 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][10][seqN][7]_i_1_n_0                                                                                                                                                                                                                                                                             | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                8 |             11 |         1.38 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.GEN_SFP[2].U_I2C/U_I2cRegMaster/i2cMaster_1/byte_ctrl/dcnt                                                                                                                                                                                                                                                                                                          |                                                                                                                                                                                                                                                                                                                                                                                                 |                5 |             11 |         2.20 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][15][seqN][7]_i_1_n_0                                                                                                                                                                                                                                                                             | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                6 |             11 |         1.83 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][12][seqN][7]_i_1_n_0                                                                                                                                                                                                                                                                             | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                6 |             11 |         1.83 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/RxFSM_INST/v[windowArray][12][segType][1]                                                                                                                                                                                                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                6 |             11 |         1.83 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][23][seqN][7]_i_1_n_0                                                                                                                                                                                                                                                                             | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                8 |             11 |         1.38 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][22][seqN][7]_i_1_n_0                                                                                                                                                                                                                                                                             | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                7 |             11 |         1.57 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][21][seqN][7]_i_1_n_0                                                                                                                                                                                                                                                                             | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                5 |             11 |         2.20 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][11][seqN][7]_i_1_n_0                                                                                                                                                                                                                                                                             | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                8 |             11 |         1.38 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/RxFSM_INST/v[windowArray][14][segType][1]                                                                                                                                                                                                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                7 |             11 |         1.57 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/RxFSM_INST/v[windowArray][15][segType][1]                                                                                                                                                                                                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                7 |             11 |         1.57 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][6][seqN][7]_i_1_n_0                                                                                                                                                                                                                                                                              | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                5 |             11 |         2.20 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/RxFSM_INST/r[windowArray][0][segType][2]_i_1_n_0                                                                                                                                                                                                                                                                           | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                5 |             11 |         2.20 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][5][seqN][7]_i_1_n_0                                                                                                                                                                                                                                                                              | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                5 |             11 |         2.20 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][1][seqN][7]_i_1_n_0                                                                                                                                                                                                                                                                              | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                7 |             11 |         1.57 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/RxFSM_INST/r[rxSegmentAddr][9]_i_1_n_0                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                5 |             11 |         2.20 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/RxFSM_INST/v[windowArray][28][segType][1]                                                                                                                                                                                                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                6 |             11 |         1.83 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][4][seqN][7]_i_1_n_0                                                                                                                                                                                                                                                                              | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                7 |             11 |         1.57 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/RxFSM_INST/v[windowArray][30][segType][1]                                                                                                                                                                                                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                5 |             11 |         2.20 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][3][seqN][7]_i_1_n_0                                                                                                                                                                                                                                                                              | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                8 |             11 |         1.38 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/RxFSM_INST/v[windowArray][29][segType][1]                                                                                                                                                                                                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                4 |             11 |         2.75 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][2][seqN][7]_i_1_n_0                                                                                                                                                                                                                                                                              | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                8 |             11 |         1.38 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.U_XbarI2cMux/U_I2cRegMaster/i2cMaster_1/byte_ctrl/dcnt                                                                                                                                                                                                                                                                                                              |                                                                                                                                                                                                                                                                                                                                                                                                 |                2 |             11 |         5.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][1][seqN][7]_i_1_n_0                                                                                                                                                                                                                                                                              | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                7 |             11 |         1.57 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_App/U_XBAR/v[mAxiReadMasters][0][arprot]                                                                                                                                                                                                                                                                                                                                          | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                4 |             11 |         2.75 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/RxFSM_INST/v[windowArray][2][segType][1]                                                                                                                                                                                                                                                                                   | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                6 |             11 |         1.83 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][6][seqN][7]_i_1_n_0                                                                                                                                                                                                                                                                              | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                8 |             11 |         1.38 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/RxFSM_INST/v[windowArray][3][segType][1]                                                                                                                                                                                                                                                                                   | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                5 |             11 |         2.20 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/RxFSM_INST/v[windowArray][9][segType][1]                                                                                                                                                                                                                                                                                   | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                6 |             11 |         1.83 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/RxFSM_INST/v[windowArray][8][segType][1]                                                                                                                                                                                                                                                                                   | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                5 |             11 |         2.20 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][30][seqN][7]_i_1_n_0                                                                                                                                                                                                                                                                             | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                6 |             11 |         1.83 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/RxFSM_INST/v[windowArray][7][segType][1]                                                                                                                                                                                                                                                                                   | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                5 |             11 |         2.20 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/RxFSM_INST/v[windowArray][6][segType][1]                                                                                                                                                                                                                                                                                   | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                4 |             11 |         2.75 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/RxFSM_INST/v[windowArray][5][segType][1]                                                                                                                                                                                                                                                                                   | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                5 |             11 |         2.20 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/RxFSM_INST/v[windowArray][4][segType][1]                                                                                                                                                                                                                                                                                   | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                4 |             11 |         2.75 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][31][seqN][7]_i_1_n_0                                                                                                                                                                                                                                                                             | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                5 |             11 |         2.20 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/RxFSM_INST/r[windowArray][0][segType][2]_i_1_n_0                                                                                                                                                                                                                                                                           | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                5 |             11 |         2.20 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][2][seqN][7]_i_1_n_0                                                                                                                                                                                                                                                                              | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                6 |             11 |         1.83 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/RxFSM_INST/v[windowArray][10][segType][1]                                                                                                                                                                                                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                5 |             11 |         2.20 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/RxFSM_INST/v[windowArray][11][segType][1]                                                                                                                                                                                                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                6 |             11 |         1.83 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/RxFSM_INST/v[windowArray][12][segType][1]                                                                                                                                                                                                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                4 |             11 |         2.75 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/RxFSM_INST/v[windowArray][13][segType][1]                                                                                                                                                                                                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                4 |             11 |         2.75 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/RxFSM_INST/v[windowArray][14][segType][1]                                                                                                                                                                                                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                4 |             11 |         2.75 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/RxFSM_INST/v[windowArray][15][segType][1]                                                                                                                                                                                                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                4 |             11 |         2.75 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/RxFSM_INST/v[windowArray][1][segType][1]                                                                                                                                                                                                                                                                                   | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                5 |             11 |         2.20 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/RxFSM_INST/v[windowArray][2][segType][1]                                                                                                                                                                                                                                                                                   | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                5 |             11 |         2.20 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][5][seqN][7]_i_1_n_0                                                                                                                                                                                                                                                                              | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                8 |             11 |         1.38 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.GEN_SFP[3].U_I2C/U_I2cRegMaster/i2cMaster_1/byte_ctrl/dcnt                                                                                                                                                                                                                                                                                                          |                                                                                                                                                                                                                                                                                                                                                                                                 |                4 |             11 |         2.75 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][24][seqN][7]_i_1_n_0                                                                                                                                                                                                                                                                             | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                5 |             11 |         2.20 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_local_clock_reset_block/CLK | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/cable_pull_logic_i/cable_unpull_watchdog_event                                                                                                                                                                                                                               | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/cable_pull_logic_i/cable_unpull_reset_rising_rxusrclk2_sync_i/SR[0]                                                                                                                                                                                                                      |                2 |             11 |         5.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][25][seqN][7]_i_1_n_0                                                                                                                                                                                                                                                                             | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                7 |             11 |         1.57 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/RxFSM_INST/v[windowArray][13][segType][1]                                                                                                                                                                                                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                7 |             11 |         1.57 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/U_XBAR/v[mAxiReadMasters][3][arprot]                                                                                                                                                                                                                                                                                                                                         | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                3 |             11 |         3.67 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_RxFifo/rin[fifoPauseThresh]                                                                                                                                                                                                                                                                                      |                1 |             11 |        11.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][26][seqN][7]_i_1_n_0                                                                                                                                                                                                                                                                             | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                6 |             11 |         1.83 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][0][seqN][7]_i_1_n_0                                                                                                                                                                                                                                                                              | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                8 |             11 |         1.38 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][27][seqN][7]_i_1_n_0                                                                                                                                                                                                                                                                             | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                6 |             11 |         1.83 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][28][seqN][7]_i_1_n_0                                                                                                                                                                                                                                                                             | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                6 |             11 |         1.83 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][4][seqN][7]_i_1_n_0                                                                                                                                                                                                                                                                              | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                9 |             11 |         1.22 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][29][seqN][7]_i_1_n_0                                                                                                                                                                                                                                                                             | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                6 |             11 |         1.83 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/U_XBAR/v[mAxiReadMasters][2][arprot]                                                                                                                                                                                                                                                                                                                                         | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                4 |             11 |         2.75 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][3][seqN][7]_i_1_n_0                                                                                                                                                                                                                                                                              | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                5 |             11 |         2.20 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | u_ila_0/inst/ila_core_inst/u_ila_regs/slaveRegDo_mux_2[15]_i_1_n_0                                                                                                                                                                                                                                                                                                                              |                4 |             11 |         2.75 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/U_XBAR/v[mAxiReadMasters][0][arprot]                                                                                                                                                                                                                                                                                                                                         | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                4 |             11 |         2.75 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_XBAR/v[mAxiReadMasters][1][arprot]                                                                                                                                                                                                                                                                                                                          | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                3 |             11 |         3.67 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][18][seqN][7]_i_1_n_0                                                                                                                                                                                                                                                                             | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                8 |             11 |         1.38 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][17][seqN][7]_i_1_n_0                                                                                                                                                                                                                                                                             | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                8 |             11 |         1.38 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][16][seqN][7]_i_1_n_0                                                                                                                                                                                                                                                                             | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                9 |             11 |         1.22 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/RxFSM_INST/v[windowArray][8][segType][1]                                                                                                                                                                                                                                                                                   | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                5 |             11 |         2.20 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/RxFSM_INST/v[windowArray][27][segType][1]                                                                                                                                                                                                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                4 |             11 |         2.75 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/RxFSM_INST/v[windowArray][1][segType][1]                                                                                                                                                                                                                                                                                   | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                5 |             11 |         2.20 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/RxFSM_INST/v[windowArray][7][segType][1]                                                                                                                                                                                                                                                                                   | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                5 |             11 |         2.20 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][9][seqN][7]_i_1_n_0                                                                                                                                                                                                                                                                              | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                6 |             11 |         1.83 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][15][seqN][7]_i_1_n_0                                                                                                                                                                                                                                                                             | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                8 |             11 |         1.38 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/RxFSM_INST/v[windowArray][21][segType][1]                                                                                                                                                                                                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                7 |             11 |         1.57 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][14][seqN][7]_i_1_n_0                                                                                                                                                                                                                                                                             | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                6 |             11 |         1.83 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/RxFSM_INST/v[windowArray][6][segType][1]                                                                                                                                                                                                                                                                                   | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                5 |             11 |         2.20 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_XBAR/v[mAxiReadMasters][3][arprot]                                                                                                                                                                                                                                                                                                                          | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                4 |             11 |         2.75 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_XBAR/v[mAxiReadMasters][2][arprot]                                                                                                                                                                                                                                                                                                                          | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                4 |             11 |         2.75 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][7][seqN][7]_i_1_n_0                                                                                                                                                                                                                                                                              | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                9 |             11 |         1.22 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/RxFSM_INST/v[windowArray][20][segType][1]                                                                                                                                                                                                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                7 |             11 |         1.57 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][13][seqN][7]_i_1_n_0                                                                                                                                                                                                                                                                             | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                8 |             11 |         1.38 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/GEN_PACKER.PACKER_V2.U_Packetizer/v[maxWords]                                                                                                                                                                                                                                                                                         | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                3 |             11 |         3.67 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/RxFSM_INST/v[windowArray][5][segType][1]                                                                                                                                                                                                                                                                                   | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                5 |             11 |         2.20 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/GEN_PACKER.PACKER_V2.U_Packetizer/r[wordCount][10]_i_1_n_0                                                                                                                                                                                                                                                                            | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                3 |             11 |         3.67 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][12][seqN][7]_i_1_n_0                                                                                                                                                                                                                                                                             | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                7 |             11 |         1.57 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][11][seqN][7]_i_1_n_0                                                                                                                                                                                                                                                                             | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                7 |             11 |         1.57 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/RxFSM_INST/v[windowArray][4][segType][1]                                                                                                                                                                                                                                                                                   | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                5 |             11 |         2.20 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][10][seqN][7]_i_1_n_0                                                                                                                                                                                                                                                                             | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                6 |             11 |         1.83 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][8][seqN][7]_i_1_n_0                                                                                                                                                                                                                                                                              | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                5 |             11 |         2.20 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][7][seqN][7]_i_1_n_0                                                                                                                                                                                                                                                                              | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                8 |             11 |         1.38 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][0][seqN][7]_i_1_n_0                                                                                                                                                                                                                                                                              | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                9 |             11 |         1.22 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/TxFSM_INST/r[rxSegmentAddr][9]_i_1_n_0                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                4 |             11 |         2.75 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/RxFSM_INST/v[windowArray][16][segType][1]                                                                                                                                                                                                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                5 |             11 |         2.20 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][9][seqN][7]_i_1_n_0                                                                                                                                                                                                                                                                              | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                8 |             11 |         1.38 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/RxFSM_INST/v[windowArray][24][segType][1]                                                                                                                                                                                                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                4 |             11 |         2.75 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/RxFSM_INST/v[windowArray][9][segType][1]                                                                                                                                                                                                                                                                                   | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                6 |             11 |         1.83 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][8][seqN][7]_i_1_n_0                                                                                                                                                                                                                                                                              | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                6 |             11 |         1.83 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/RxFSM_INST/v[windowArray][25][segType][1]                                                                                                                                                                                                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                5 |             11 |         2.20 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/geqOp                                                                                                                                                                                                                                                                                                                                             |                4 |             11 |         2.75 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/RxFSM_INST/v[windowArray][18][segType][1]                                                                                                                                                                                                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                6 |             11 |         1.83 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/RxFSM_INST/v[windowArray][23][segType][1]                                                                                                                                                                                                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                8 |             11 |         1.38 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][19][seqN][7]_i_1_n_0                                                                                                                                                                                                                                                                             | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                9 |             11 |         1.22 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/RxFSM_INST/v[windowArray][17][segType][1]                                                                                                                                                                                                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                6 |             11 |         1.83 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/RxFSM_INST/v[windowArray][19][segType][1]                                                                                                                                                                                                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                5 |             11 |         2.20 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/RxFSM_INST/v[windowArray][22][segType][1]                                                                                                                                                                                                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                7 |             11 |         1.57 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][30][segSize][10]_i_1_n_0                                                                                                                                                                                                                                                                         | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                8 |             12 |         1.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][11][segSize][10]_i_1_n_0                                                                                                                                                                                                                                                                         | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                8 |             12 |         1.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][22][segSize][10]_i_1_n_0                                                                                                                                                                                                                                                                         | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                7 |             12 |         1.71 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][13][segSize][10]_i_1_n_0                                                                                                                                                                                                                                                                         | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               11 |             12 |         1.09 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][23][segSize][10]_i_1_n_0                                                                                                                                                                                                                                                                         | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               10 |             12 |         1.20 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][24][segSize][10]_i_1_n_0                                                                                                                                                                                                                                                                         | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                8 |             12 |         1.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][3][segSize][10]_i_1_n_0                                                                                                                                                                                                                                                                          | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                7 |             12 |         1.71 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][21][segSize][10]_i_1_n_0                                                                                                                                                                                                                                                                         | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                6 |             12 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][12][segSize][10]_i_1_n_0                                                                                                                                                                                                                                                                         | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                9 |             12 |         1.33 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][7][segSize][10]_i_1_n_0                                                                                                                                                                                                                                                                          | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                9 |             12 |         1.33 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][2][segSize][10]_i_1_n_0                                                                                                                                                                                                                                                                          | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                5 |             12 |         2.40 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][6][segSize][10]_i_1_n_0                                                                                                                                                                                                                                                                          | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                8 |             12 |         1.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][25][segSize][10]_i_1_n_0                                                                                                                                                                                                                                                                         | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                6 |             12 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][4][segSize][10]_i_1_n_0                                                                                                                                                                                                                                                                          | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                8 |             12 |         1.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][10][segSize][10]_i_1_n_0                                                                                                                                                                                                                                                                         | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                5 |             12 |         2.40 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][0][segSize][10]_i_1_n_0                                                                                                                                                                                                                                                                          | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                7 |             12 |         1.71 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][26][segSize][10]_i_1_n_0                                                                                                                                                                                                                                                                         | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                6 |             12 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][29][segSize][10]_i_1_n_0                                                                                                                                                                                                                                                                         | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                9 |             12 |         1.33 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][27][segSize][10]_i_1_n_0                                                                                                                                                                                                                                                                         | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                8 |             12 |         1.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][5][segSize][10]_i_1_n_0                                                                                                                                                                                                                                                                          | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                6 |             12 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][28][segSize][10]_i_1_n_0                                                                                                                                                                                                                                                                         | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                6 |             12 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][8][segSize][10]_i_1_n_0                                                                                                                                                                                                                                                                          | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                3 |             12 |         4.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_AxiStreamMux/v[arbCnt]                                                                                                                                                                                                                                                                                                              | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_AxiStreamMux/rin[arbCnt]                                                                                                                                                                                                                                                                                                                        |                3 |             12 |         4.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][16][segSize][10]_i_1_n_0                                                                                                                                                                                                                                                                         | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                9 |             12 |         1.33 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][19][segSize][10]_i_1_n_0                                                                                                                                                                                                                                                                         | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                6 |             12 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][18][segSize][10]_i_1_n_0                                                                                                                                                                                                                                                                         | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                4 |             12 |         3.00 |
|  dbg_hub/inst/BSCANID.u_xsdbm_id/itck_i                                                                                                                                 | dbg_hub/inst/BSCANID.u_xsdbm_id/CORE_XSDB.UUT_MASTER/U_ICON_INTERFACE/U_CMD6_WR/U_WR_FIFO/SUBCORE_FIFO.xsdbm_v3_0_0_wrfifo_inst/inst_fifo_gen/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.gl0.wr/gwas.wsts/E[0]                                                                                                                                                                           | dbg_hub/inst/BSCANID.u_xsdbm_id/CORE_XSDB.UUT_MASTER/U_ICON_INTERFACE/U_CMD6_WR/U_WR_FIFO/SUBCORE_FIFO.xsdbm_v3_0_0_wrfifo_inst/inst_fifo_gen/gconvfifo.rf/grf.rf/rstblk/ngwrdrst.grst.wr_rst_reg[1]                                                                                                                                                                                            |                2 |             12 |         6.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][17][segSize][10]_i_1_n_0                                                                                                                                                                                                                                                                         | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                6 |             12 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_AxiStreamMux/v[arbCnt]                                                                                                                                                                                                                                                                                                              | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_AxiStreamMux/rin[arbCnt]                                                                                                                                                                                                                                                                                                                        |                3 |             12 |         4.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/RxFSM_INST/r[rxBufferAddr][3]_i_1_n_0                                                                                                                                                                                                                                                                                      | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                7 |             12 |         1.71 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][1][segSize][10]_i_1_n_0                                                                                                                                                                                                                                                                          | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                8 |             12 |         1.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][31][segSize][10]_i_1_n_0                                                                                                                                                                                                                                                                         | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                8 |             12 |         1.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | dbg_hub/inst/BSCANID.u_xsdbm_id/CORE_XSDB.UUT_MASTER/U_ICON_INTERFACE/U_CMD6_RD/U_RD_FIFO/SUBCORE_FIFO.xsdbm_v3_0_0_rdfifo_inst/inst_fifo_gen/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.gl0.wr/gwas.wsts/E[0]                                                                                                                                                                           | dbg_hub/inst/BSCANID.u_xsdbm_id/CORE_XSDB.UUT_MASTER/U_ICON_INTERFACE/U_CMD6_RD/U_RD_FIFO/SUBCORE_FIFO.xsdbm_v3_0_0_rdfifo_inst/inst_fifo_gen/gconvfifo.rf/grf.rf/rstblk/ngwrdrst.grst.wr_rst_reg[1]                                                                                                                                                                                            |                1 |             12 |        12.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][15][segSize][10]_i_1_n_0                                                                                                                                                                                                                                                                         | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                7 |             12 |         1.71 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][20][segSize][10]_i_1_n_0                                                                                                                                                                                                                                                                         | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                7 |             12 |         1.71 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][14][segSize][10]_i_1_n_0                                                                                                                                                                                                                                                                         | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                7 |             12 |         1.71 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/TxFSM_INST/r[windowArray][9][segSize][10]_i_1_n_0                                                                                                                                                                                                                                                                          | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                8 |             12 |         1.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_UDP/IpV4Engine_Inst/U_IpV4EngineRx/r[tKeep][15]_i_1_n_0                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                7 |             13 |         1.86 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/RxFSM_INST/r[rxBufferAddr][4]_i_1_n_0                                                                                                                                                                                                                                                                                      | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                4 |             13 |         3.25 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/RxFSM_INST/r[rxAckN][7]_i_1_n_0                                                                                                                                                                                                                                                                                            | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                9 |             14 |         1.56 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_core/ten_gig_eth_pcs_pma_inst/G_IS_BASER.ten_gig_eth_pcs_pma_inst/BASER.ten_gig_eth_pcs_pma_inst/management_inst/ieee_registers_i/common_reg_block/reg_3_33_15/SR[0]                                                                                 |                2 |             14 |         7.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/RxFSM_INST/r[rxAckN][7]_i_1_n_0                                                                                                                                                                                                                                                                                            | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                5 |             14 |         2.80 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/RxFSM_INST/v[windowArray][2][segSize]                                                                                                                                                                                                                                                                                      | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                8 |             15 |         1.88 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_local_clock_reset_block/CLK | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_core/ten_gig_eth_pcs_pma_inst/G_IS_BASER.ten_gig_eth_pcs_pma_inst/BASER.ten_gig_eth_pcs_pma_inst/ebuff_gen.rx_elastic_buffer_i/rx_elastic_buffer_i/asynch_fifo_i/dp_ram_i/E[0]                                                           | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_local_clock_reset_block/rxreset_rxusrclk2_sync_i/rxreset_rxusrclk2                                                                                                                                                                                   |                4 |             15 |         3.75 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/RxFSM_INST/v[windowArray][8][segSize]                                                                                                                                                                                                                                                                                      | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                6 |             15 |         2.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/RxFSM_INST/v[windowArray][10][segSize]                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                6 |             15 |         2.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/RxFSM_INST/v[windowArray][1][segSize]                                                                                                                                                                                                                                                                                      | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                9 |             15 |         1.67 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/RxFSM_INST/v[windowArray][11][segSize]                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                8 |             15 |         1.88 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/RxFSM_INST/v[windowArray][12][segSize]                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                7 |             15 |         2.14 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.GEN_SFP[3].U_I2C/U_I2cRegMaster/i2cMaster_1/byte_ctrl/bit_ctrl/cnt[14]_i_1_n_0                                                                                                                                                                                                                                                                                      |                                                                                                                                                                                                                                                                                                                                                                                                 |                6 |             15 |         2.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.GEN_SFP[2].U_I2C/U_I2cRegMaster/i2cMaster_1/byte_ctrl/bit_ctrl/cnt[14]_i_1_n_0                                                                                                                                                                                                                                                                                      |                                                                                                                                                                                                                                                                                                                                                                                                 |                6 |             15 |         2.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | dbg_hub/inst/BSCANID.u_xsdbm_id/CORE_XSDB.UUT_MASTER/U_XSDB_BUS_CONTROLLER/sl_iport0_o[0]                                                                                                                                                                                                                                                                                                       |                6 |             15 |         2.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/RxFSM_INST/v[windowArray][15][keep]                                                                                                                                                                                                                                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                7 |             15 |         2.14 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/RxFSM_INST/v[windowArray][13][segSize]                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                8 |             15 |         1.88 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/RxFSM_INST/v[windowArray][14][segSize]                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                7 |             15 |         2.14 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/RxFSM_INST/v[windowArray][9][segSize]                                                                                                                                                                                                                                                                                      | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                5 |             15 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/RxFSM_INST/v[windowArray][5][segSize]                                                                                                                                                                                                                                                                                      | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                6 |             15 |         2.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/RxFSM_INST/v[windowArray][6][segSize]                                                                                                                                                                                                                                                                                      | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                9 |             15 |         1.67 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/RxFSM_INST/v[windowArray][3][segSize]                                                                                                                                                                                                                                                                                      | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                8 |             15 |         1.88 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_AXIS_MON/U_RstSync/syncRst                                                                                                                                                                                                                                                                                                                                              |                7 |             15 |         2.14 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/RxFSM_INST/v[windowArray][7][segSize]                                                                                                                                                                                                                                                                                      | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                8 |             15 |         1.88 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/RxFSM_INST/v[windowArray][4][segSize]                                                                                                                                                                                                                                                                                      | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                7 |             15 |         2.14 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/areset                                                                                                                                                                                                                                                                                                                   |                3 |             15 |         5.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/RxFSM_INST/r[windowArray][0][segSize][7]_i_1_n_0                                                                                                                                                                                                                                                                           | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               10 |             15 |         1.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.U_XbarI2cMux/U_I2cRegMaster/i2cMaster_1/byte_ctrl/bit_ctrl/cnt[14]_i_1_n_0                                                                                                                                                                                                                                                                                          |                                                                                                                                                                                                                                                                                                                                                                                                 |                7 |             15 |         2.14 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_local_clock_reset_block/CLK | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_core/ten_gig_eth_pcs_pma_inst/G_IS_BASER.ten_gig_eth_pcs_pma_inst/BASER.ten_gig_eth_pcs_pma_inst/pcs_top_i/coreclk_rxusrclk2_timer_125us_resync/outreg[15]_i_1_n_0                                                                       |                                                                                                                                                                                                                                                                                                                                                                                                 |                9 |             16 |         1.78 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/RxFSM_INST/r[rxSeqN][7]_i_1_n_0                                                                                                                                                                                                                                                                                            | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                3 |             16 |         5.33 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/AxiLiteRegItf_INST/v[appRssiParam][maxSegSize]                                                                                                                                                                                                                                                                             | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                5 |             16 |         3.20 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | u_ila_0/inst/ila_core_inst/u_ila_regs/slaveRegDo_mux_3[15]_i_1_n_0                                                                                                                                                                                                                                                                                                                              |                8 |             16 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | dbg_hub/inst/BSCANID.u_xsdbm_id/CORE_XSDB.UUT_MASTER/U_ICON_INTERFACE/U_CMD6_WR/U_WR_FIFO/SUBCORE_FIFO.xsdbm_v3_0_0_wrfifo_inst/inst_fifo_gen/gconvfifo.rf/grf.rf/rstblk/ngwrdrst.grst.rd_rst_reg[1]                                                                                                                                                                                            |                3 |             16 |         5.33 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_core/ten_gig_eth_pcs_pma_inst/G_IS_BASER.ten_gig_eth_pcs_pma_inst/BASER.ten_gig_eth_pcs_pma_inst/management_inst/drp_ipif_i/ipif_rddata_dclk0                                                                                            |                                                                                                                                                                                                                                                                                                                                                                                                 |                3 |             16 |         5.33 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/tx_Chksum_INST/r[sum][20]_i_2_n_0                                                                                                                                                                                                                                                                                          | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                2 |             16 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | u_ila_0/inst/ila_core_inst/u_ila_regs/reg_17/I_EN_CTL_EQ1.U_CTL/xsdb_reg[15]_i_1_n_0                                                                                                                                                                                                                                                                                                |                                                                                                                                                                                                                                                                                                                                                                                                 |               10 |             16 |         1.60 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_Tx/U_Csum/r[ipv4Hdr][1][7]_i_1_n_0                                                                                                                                                                                                                                                                   | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/U_phyRst/r[shift][2]                                                                                                                                                                                                                                                                                      |                6 |             16 |         2.67 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/rx_Chksum_INST/r[sum][20]_i_2_n_0                                                                                                                                                                                                                                                                                          | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                2 |             16 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_local_clock_reset_block/CLK | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_core/ten_gig_eth_pcs_pma_inst/G_IS_BASER.ten_gig_eth_pcs_pma_inst/BASER.ten_gig_eth_pcs_pma_inst/pcs_top_i/rx_pcs_i/rx_ber_mon_fsm_i/mcp1_timer_125us[15]_i_1_n_0                                                                        |                                                                                                                                                                                                                                                                                                                                                                                                 |                6 |             16 |         2.67 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | u_ila_0/inst/ila_core_inst/u_ila_regs/reg_7/I_EN_CTL_EQ1.U_CTL/xsdb_reg[15]_i_1_n_0                                                                                                                                                                                                                                                                                                 |                                                                                                                                                                                                                                                                                                                                                                                                 |               12 |             16 |         1.33 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | u_ila_0/inst/ila_core_inst/u_ila_regs/reg_19/I_EN_CTL_EQ1.U_CTL/xsdb_reg[15]_i_1_n_0                                                                                                                                                                                                                                                                                                |                                                                                                                                                                                                                                                                                                                                                                                                 |               11 |             16 |         1.45 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/GEN_REG.r[config][macConfig][pauseTime][15]_i_1_n_0                                                                                                                                                                                                                                           | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/v[cntRst]1                                                                                                                                                                                                                                                                                                |                7 |             16 |         2.29 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/GEN_REG.r[config][macConfig][pauseThresh][15]_i_1_n_0                                                                                                                                                                                                                                         | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/v[cntRst]1                                                                                                                                                                                                                                                                                                |                6 |             16 |         2.67 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | u_ila_0/inst/ila_core_inst/u_ila_regs/reg_81/I_EN_CTL_EQ1.U_CTL/xsdb_reg[15]_i_1_n_0                                                                                                                                                                                                                                                                                                |                                                                                                                                                                                                                                                                                                                                                                                                 |               10 |             16 |         1.60 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_UDP/r[clientRemotePort][0][15]_i_1_n_0                                                                                                                                                                                                                                                                                                                      | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               11 |             16 |         1.45 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/rx_Chksum_INST/r[sum][20]_i_2_n_0                                                                                                                                                                                                                                                                                          | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |             16 |        16.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_UDP/p_0_in[15]                                                                                                                                                                                                                                                                                                                                              | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               10 |             16 |         1.60 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_UDP/p_0_in[31]                                                                                                                                                                                                                                                                                                                                              | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                9 |             16 |         1.78 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | u_ila_0/inst/ila_core_inst/u_ila_regs/reg_82/I_EN_CTL_EQ1.U_CTL/xsdb_reg[15]_i_1_n_0                                                                                                                                                                                                                                                                                                |                                                                                                                                                                                                                                                                                                                                                                                                 |               10 |             16 |         1.60 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | u_ila_0/inst/ila_core_inst/u_ila_regs/reg_18/I_EN_CTL_EQ1.U_CTL/xsdb_reg[15]_i_1_n_0                                                                                                                                                                                                                                                                                                |                                                                                                                                                                                                                                                                                                                                                                                                 |               10 |             16 |         1.60 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | u_ila_0/inst/ila_core_inst/u_ila_regs/reg_1a/I_EN_CTL_EQ1.U_CTL/xsdb_reg[15]_i_1_n_0                                                                                                                                                                                                                                                                                                |                                                                                                                                                                                                                                                                                                                                                                                                 |                8 |             16 |         2.00 |
|  dbg_hub/inst/BSCANID.u_xsdbm_id/itck_i                                                                                                                                 | dbg_hub/inst/BSCANID.u_xsdbm_id/CORE_XSDB.UUT_MASTER/U_ICON_INTERFACE/U_CMD6_RD/U_RD_FIFO/SUBCORE_FIFO.xsdbm_v3_0_0_rdfifo_inst/inst_fifo_gen/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.gl0.rd/gr1.gr1_int.rfwft/ngwrdrst.grst.g7serrst.rd_rst_reg_reg[0][0]                                                                                                                            |                                                                                                                                                                                                                                                                                                                                                                                                 |                5 |             16 |         3.20 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | u_ila_0/inst/ila_core_inst/u_ila_regs/reg_83/I_EN_CTL_EQ1.U_CTL/xsdb_reg[15]_i_1_n_0                                                                                                                                                                                                                                                                                                |                                                                                                                                                                                                                                                                                                                                                                                                 |                8 |             16 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | u_ila_0/inst/ila_core_inst/u_ila_regs/reg_85/I_EN_CTL_EQ1.U_CTL/xsdb_reg[15]_i_1_n_0                                                                                                                                                                                                                                                                                                |                                                                                                                                                                                                                                                                                                                                                                                                 |                5 |             16 |         3.20 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_REAL.U_SysMon/U_SysmonIpCore/U0/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/rst_reg_0[0]                                                                                                                                                                                                                                                                                                      |                2 |             16 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_Rx/U_Csum/v[ipv4Hdr][0]                                                                                                                                                                                                                                                                              | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/U_phyRst/r[shift][2]                                                                                                                                                                                                                                                                                      |                3 |             16 |         5.33 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_Tx/U_Pause/U_TxPauseGen.r[remPauseCnt][15]_i_1_n_0                                                                                                                                                                                                                                                   | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/U_phyRst/r[shift][2]                                                                                                                                                                                                                                                                                      |                4 |             16 |         4.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_Tx/U_Pause/U_TxPauseGen.r[locPauseCnt][15]_i_2_n_0                                                                                                                                                                                                                                                   | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_Tx/U_Pause/rin[locPauseCnt]                                                                                                                                                                                                                                                                                      |                4 |             16 |         4.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_Rx/U_Csum/v[ipv4Hdr][18]                                                                                                                                                                                                                                                                             | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/U_phyRst/r[shift][2]                                                                                                                                                                                                                                                                                      |                8 |             16 |         2.00 |
|  dbg_hub/inst/BSCANID.u_xsdbm_id/itck_i                                                                                                                                 |                                                                                                                                                                                                                                                                                                                                                                                     | dbg_hub/inst/BSCANID.u_xsdbm_id/CORE_XSDB.UUT_MASTER/U_ICON_INTERFACE/U_CMD6_RD/U_RD_FIFO/SUBCORE_FIFO.xsdbm_v3_0_0_rdfifo_inst/inst_fifo_gen/gconvfifo.rf/grf.rf/rstblk/ngwrdrst.grst.rd_rst_reg[1]                                                                                                                                                                                            |                3 |             16 |         5.33 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | u_ila_0/inst/ila_core_inst/u_ila_regs/reg_6/I_EN_CTL_EQ1.U_CTL/xsdb_reg[15]_i_1_n_0                                                                                                                                                                                                                                                                                                 |                                                                                                                                                                                                                                                                                                                                                                                                 |               12 |             16 |         1.33 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | u_ila_0/inst/ila_core_inst/xsdb_memory_read_inst/EN_O                                                                                                                                                                                                                                                                                                                               |                                                                                                                                                                                                                                                                                                                                                                                                 |                7 |             16 |         2.29 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | dbg_hub/inst/BSCANID.u_xsdbm_id/CORE_XSDB.UUT_MASTER/U_ICON_INTERFACE/U_CMD6_WR/U_WR_FIFO/SUBCORE_FIFO.xsdbm_v3_0_0_wrfifo_inst/inst_fifo_gen/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.gl0.rd/gras.rsts/E[0]                                                                                                                                                                           |                                                                                                                                                                                                                                                                                                                                                                                                 |                7 |             16 |         2.29 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | u_ila_0/inst/ila_core_inst/u_ila_regs/reg_80/I_EN_CTL_EQ1.U_CTL/xsdb_reg[15]_i_1_n_0                                                                                                                                                                                                                                                                                                |                                                                                                                                                                                                                                                                                                                                                                                                 |                7 |             16 |         2.29 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_Rx/U_Pause/v[pauseValue]                                                                                                                                                                                                                                                                             | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/U_phyRst/r[shift][2]                                                                                                                                                                                                                                                                                      |                5 |             16 |         3.20 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/RxFSM_INST/r[rxSeqN][7]_i_1_n_0                                                                                                                                                                                                                                                                                            | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                3 |             16 |         5.33 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_Tx/U_Csum/v[ipv4Hdr][19]                                                                                                                                                                                                                                                                             | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/U_phyRst/r[shift][2]                                                                                                                                                                                                                                                                                      |                5 |             16 |         3.20 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | u_ila_0/inst/ila_core_inst/u_ila_regs/U_XSDB_SLAVE/reg_test0                                                                                                                                                                                                                                                                                                                        |                                                                                                                                                                                                                                                                                                                                                                                                 |               11 |             16 |         1.45 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | u_ila_0/inst/ila_core_inst/u_ila_regs/reg_84/I_EN_CTL_EQ1.U_CTL/xsdb_reg[15]_i_1_n_0                                                                                                                                                                                                                                                                                                |                                                                                                                                                                                                                                                                                                                                                                                                 |                7 |             16 |         2.29 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | u_ila_0/inst/ila_core_inst/u_ila_regs/reg_15/I_EN_CTL_EQ1.U_CTL/xsdb_reg[15]_i_1_n_0                                                                                                                                                                                                                                                                                                |                                                                                                                                                                                                                                                                                                                                                                                                 |                9 |             16 |         1.78 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/sel                                                                                                                                                                                                                                                                                           |                                                                                                                                                                                                                                                                                                                                                                                                 |                3 |             16 |         5.33 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/AxiLiteRegItf_INST/r[axilReadSlave][rdata][31]_i_1_n_0                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                9 |             16 |         1.78 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/AxiLiteRegItf_INST/r[appRssiParam][retransTout][15]_i_1_n_0                                                                                                                                                                                                                                                                | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               13 |             16 |         1.23 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/AxiLiteRegItf_INST/r[appRssiParam][nullSegTout][15]_i_1_n_0                                                                                                                                                                                                                                                                | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                9 |             16 |         1.78 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/AxiLiteRegItf_INST/r[appRssiParam][cumulAckTout][15]_i_1_n_0                                                                                                                                                                                                                                                               | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               10 |             16 |         1.60 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/AxiLiteRegItf_INST/r[appRssiParam][cumulAckTout][15]_i_1_n_0                                                                                                                                                                                                                                                               | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               10 |             16 |         1.60 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/AxiLiteRegItf_INST/r[appRssiParam][nullSegTout][15]_i_1_n_0                                                                                                                                                                                                                                                                | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                9 |             16 |         1.78 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_core/ten_gig_eth_pcs_pma_inst/G_IS_BASER.ten_gig_eth_pcs_pma_inst/BASER.ten_gig_eth_pcs_pma_inst/management_inst/ieee_registers_i/common_reg_block/reg_3_43_all/q[15]_i_1_n_0                                                                        |                6 |             16 |         2.67 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/AxiLiteRegItf_INST/r[appRssiParam][retransTout][15]_i_1_n_0                                                                                                                                                                                                                                                                | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               11 |             16 |         1.45 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_Tx/U_Csum/r[protLen][0][15]_i_1_n_0                                                                                                                                                                                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/U_phyRst/r[shift][2]                                                                                                                                                                                                                                                                                      |                4 |             16 |         4.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/AxiLiteRegItf_INST/r[axilReadSlave][rdata][31]_i_1_n_0                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               10 |             16 |         1.60 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_UDP/IpV4Engine_Inst/U_IcmpEngine/r[checksum][15]_i_1_n_0                                                                                                                                                                                                                                                                                                    | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                6 |             16 |         2.67 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | u_ila_0/inst/ila_core_inst/u_ila_regs/reg_16/I_EN_CTL_EQ1.U_CTL/xsdb_reg[15]_i_1_n_0                                                                                                                                                                                                                                                                                                |                                                                                                                                                                                                                                                                                                                                                                                                 |                9 |             16 |         1.78 |
|  dbg_hub/inst/BSCANID.u_xsdbm_id/itck_i                                                                                                                                 | dbg_hub/inst/BSCANID.u_xsdbm_id/CORE_XSDB.UUT_MASTER/U_ICON_INTERFACE/U_CMD5/E[0]                                                                                                                                                                                                                                                                                                   | dbg_hub/inst/BSCANID.u_xsdbm_id/CORE_XSDB.UUT_MASTER/U_ICON_INTERFACE/rddata_rst                                                                                                                                                                                                                                                                                                                |                5 |             16 |         3.20 |
|  dbg_hub/inst/BSCANID.u_xsdbm_id/itck_i                                                                                                                                 | dbg_hub/inst/BSCANID.u_xsdbm_id/CORE_XSDB.UUT_MASTER/U_ICON_INTERFACE/U_CMD6_RD/U_RD_FIFO/SUBCORE_FIFO.xsdbm_v3_0_0_rdfifo_inst/inst_fifo_gen/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.gl0.rd/gr1.gr1_int.rfwft/E[0]                                                                                                                                                                   |                                                                                                                                                                                                                                                                                                                                                                                                 |                6 |             16 |         2.67 |
|  dbg_hub/inst/BSCANID.u_xsdbm_id/itck_i                                                                                                                                 | dbg_hub/inst/BSCANID.u_xsdbm_id/CORE_XSDB.UUT_MASTER/U_ICON_INTERFACE/U_CMD5/icn_cmd_en_reg[6][0]                                                                                                                                                                                                                                                                                   | dbg_hub/inst/BSCANID.u_xsdbm_id/CORE_XSDB.UUT_MASTER/U_ICON_INTERFACE/wrdata_rst                                                                                                                                                                                                                                                                                                                |                1 |             16 |        16.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_UDP/IpV4Engine_Inst/U_IpV4EngineRx/v[txMaster][tData][127]                                                                                                                                                                                                                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                8 |             16 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_UDP/IpV4Engine_Inst/U_IpV4EngineTx/r[id][15]_i_1_n_0                                                                                                                                                                                                                                                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                3 |             16 |         5.33 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_core/ten_gig_eth_pcs_pma_inst/G_IS_BASER.ten_gig_eth_pcs_pma_inst/BASER.ten_gig_eth_pcs_pma_inst/management_inst/ieee_counters_i/pcs_test_pattern_error_count0                                                                           | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_core/ten_gig_eth_pcs_pma_inst/G_IS_BASER.ten_gig_eth_pcs_pma_inst/BASER.ten_gig_eth_pcs_pma_inst/management_inst/ieee_registers_i/common_reg_block/reg_3_0_15/pcs_test_pattern_error_count_reg[15][0]                                                |                2 |             16 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_core/ten_gig_eth_pcs_pma_inst/G_IS_BASER.ten_gig_eth_pcs_pma_inst/BASER.ten_gig_eth_pcs_pma_inst/management_inst/management_cs_i/ipif_access_inst/prbs31_err_count[15]_i_1_n_0                                                           | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_local_clock_reset_block/txreset_txusrclk2_sync_i/txreset_txusrclk2                                                                                                                                                                                   |                5 |             16 |         3.20 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/p_0_in[27]                                                                                                                                                                                                                                                                                    | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/U_phyRst/r[shift][2]                                                                                                                                                                                                                                                                                      |                8 |             16 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_UDP/IpV4Engine_Inst/U_IpV4EngineTx/v[txMaster][tData][127]                                                                                                                                                                                                                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                5 |             16 |         3.20 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/AxiLiteRegItf_INST/v[appRssiParam][maxSegSize]                                                                                                                                                                                                                                                                             | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                5 |             16 |         3.20 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_core/ten_gig_eth_pcs_pma_inst/G_IS_BASER.ten_gig_eth_pcs_pma_inst/BASER.ten_gig_eth_pcs_pma_inst/management_inst/drp_ipif_i/synch_2/toggle_sync/E[0]                                                                                     |                                                                                                                                                                                                                                                                                                                                                                                                 |                6 |             16 |         2.67 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_UDP/UdpEngine_Inst/U_UdpEngineRx/r[serverMaster][tKeep][63]_i_1_n_0                                                                                                                                                                                                                                                                                         | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                7 |             16 |         2.29 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | u_ila_0/inst/ila_core_inst/u_ila_regs/reg_stream_ffd/I_EN_CTL_EQ1.U_CTL/xsdb_reg[15]_i_1_n_0                                                                                                                                                                                                                                                                                        |                                                                                                                                                                                                                                                                                                                                                                                                 |                9 |             16 |         1.78 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/tx_Chksum_INST/r[sum][20]_i_2_n_0                                                                                                                                                                                                                                                                                          | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                1 |             16 |        16.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | dbg_hub/inst/BSCANID.u_xsdbm_id/CORE_XSDB.UUT_MASTER/U_XSDB_BURST_WD_LEN_CONTROLLER/burst_wd[0]_i_1_n_0                                                                                                                                                                                                                                                                             | dbg_hub/inst/BSCANID.u_xsdbm_id/CORE_XSDB.UUT_MASTER/U_ICON_INTERFACE/U_CMD1/ctl_reg[0]                                                                                                                                                                                                                                                                                                         |                3 |             17 |         5.67 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.GEN_VEC[0].U_BootProm/AxiMicronN25QReg_Inst/v[cmd]                                                                                                                                                                                                                                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                4 |             17 |         4.25 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | dbg_hub/inst/BSCANID.u_xsdbm_id/CORE_XSDB.UUT_MASTER/U_XSDB_ADDRESS_CONTROLLER/addr[16]_i_1_n_0                                                                                                                                                                                                                                                                                     | dbg_hub/inst/BSCANID.u_xsdbm_id/CORE_XSDB.UUT_MASTER/U_ICON_INTERFACE/U_CMD1/ctl_reg[0]                                                                                                                                                                                                                                                                                                         |                3 |             17 |         5.67 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_UDP/IpV4Engine_Inst/U_IcmpEngine/r[obIcmpMaster][tKeep][15]_i_1_n_0                                                                                                                                                                                                                                                                                         | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                7 |             17 |         2.43 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_UDP/UdpEngine_Inst/U_UdpEngineRx/r[byteCnt][15]_i_1_n_0                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                6 |             17 |         2.83 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_UDP/UdpEngine_Inst/U_UdpEngineRx/r[serverMaster][tKeep][15]_i_1_n_0                                                                                                                                                                                                                                                                                         | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                6 |             17 |         2.83 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.U_XbarI2cMux/U_XBAR/v[mAxiWriteMasters][2][awprot]                                                                                                                                                                                                                                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                5 |             18 |         3.60 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/RxFSM_INST/v[windowArray][17][segSize]                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                9 |             18 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/RxFSM_INST/v[windowArray][16][segSize]                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                8 |             18 |         2.25 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.U_XbarI2cMux/U_XBAR/v[mAxiWriteMasters][3][awprot]                                                                                                                                                                                                                                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                5 |             18 |         3.60 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/RxFSM_INST/v[windowArray][3][segSize]                                                                                                                                                                                                                                                                                      | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                7 |             18 |         2.57 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.GEN_SFP[2].U_I2C/U_I2cRegMasterAxiBridge/v[i2cRegMasterIn][repeatStart]                                                                                                                                                                                                                                                                                             | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                8 |             18 |         2.25 |
|  dbg_hub/inst/BSCANID.u_xsdbm_id/itck_i                                                                                                                                 |                                                                                                                                                                                                                                                                                                                                                                                     | dbg_hub/inst/BSCANID.u_xsdbm_id/CORE_XSDB.UUT_MASTER/U_ICON_INTERFACE/U_CMD6_WR/U_WR_FIFO/SUBCORE_FIFO.xsdbm_v3_0_0_wrfifo_inst/inst_fifo_gen/gconvfifo.rf/grf.rf/rstblk/ngwrdrst.grst.wr_rst_reg[0]                                                                                                                                                                                            |                5 |             18 |         3.60 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/RxFSM_INST/v[windowArray][15][segSize]                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                9 |             18 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/RxFSM_INST/v[windowArray][18][segSize]                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                8 |             18 |         2.25 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/RxFSM_INST/v[windowArray][14][segSize]                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               13 |             18 |         1.38 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/RxFSM_INST/v[windowArray][13][segSize]                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               10 |             18 |         1.80 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/RxFSM_INST/v[windowArray][12][segSize]                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                9 |             18 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/RxFSM_INST/v[windowArray][11][segSize]                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               10 |             18 |         1.80 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | dbg_hub/inst/BSCANID.u_xsdbm_id/CORE_XSDB.UUT_MASTER/U_ICON_INTERFACE/U_CMD5/ctl_reg[17]_i_1_n_0                                                                                                                                                                                                                                                                                    | dbg_hub/inst/BSCANID.u_xsdbm_id/CORE_XSDB.UUT_MASTER/U_ICON_INTERFACE/U_CMD1/ctl_reg[0]                                                                                                                                                                                                                                                                                                         |                4 |             18 |         4.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/RxFSM_INST/r[windowArray][0][segSize][10]_i_1_n_0                                                                                                                                                                                                                                                                          | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                8 |             18 |         2.25 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/RxFSM_INST/v[windowArray][4][segSize]                                                                                                                                                                                                                                                                                      | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                9 |             18 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/RxFSM_INST/v[windowArray][5][segSize]                                                                                                                                                                                                                                                                                      | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               11 |             18 |         1.64 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.GEN_VEC[1].U_BootProm/AxiMicronN25QReg_Inst/v[cmd]                                                                                                                                                                                                                                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                4 |             18 |         4.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/RxFSM_INST/v[windowArray][2][segSize]                                                                                                                                                                                                                                                                                      | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                9 |             18 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/RxFSM_INST/v[windowArray][29][segSize]                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                9 |             18 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/RxFSM_INST/v[windowArray][28][segSize]                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               11 |             18 |         1.64 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/RxFSM_INST/v[windowArray][30][segSize]                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               11 |             18 |         1.64 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.GEN_VEC[1].U_BootProm/AxiMicronN25QReg_Inst/r[cnt][8]_i_1_n_0                                                                                                                                                                                                                                                                                                       | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                7 |             18 |         2.57 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/RxFSM_INST/v[windowArray][31][keep]                                                                                                                                                                                                                                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               11 |             18 |         1.64 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.GEN_VEC[0].U_BootProm/AxiMicronN25QReg_Inst/r[cnt][8]_i_1_n_0                                                                                                                                                                                                                                                                                                       | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                7 |             18 |         2.57 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/RxFSM_INST/v[windowArray][27][segSize]                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                8 |             18 |         2.25 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/RxFSM_INST/v[windowArray][26][segSize]                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               10 |             18 |         1.80 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/RxFSM_INST/v[windowArray][10][segSize]                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               11 |             18 |         1.64 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/RxFSM_INST/v[windowArray][25][segSize]                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                8 |             18 |         2.25 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/RxFSM_INST/v[windowArray][24][segSize]                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                9 |             18 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/RxFSM_INST/v[windowArray][23][segSize]                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               10 |             18 |         1.80 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/RxFSM_INST/v[windowArray][22][segSize]                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                9 |             18 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/RxFSM_INST/v[windowArray][21][segSize]                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                8 |             18 |         2.25 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/RxFSM_INST/v[windowArray][20][segSize]                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               10 |             18 |         1.80 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/RxFSM_INST/v[windowArray][1][segSize]                                                                                                                                                                                                                                                                                      | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                8 |             18 |         2.25 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/RxFSM_INST/v[windowArray][19][segSize]                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               10 |             18 |         1.80 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/RxFSM_INST/v[windowArray][7][segSize]                                                                                                                                                                                                                                                                                      | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                9 |             18 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/RxFSM_INST/v[windowArray][8][segSize]                                                                                                                                                                                                                                                                                      | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               10 |             18 |         1.80 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/RxFSM_INST/v[windowArray][6][segSize]                                                                                                                                                                                                                                                                                      | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                8 |             18 |         2.25 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/RxFSM_INST/v[windowArray][9][segSize]                                                                                                                                                                                                                                                                                      | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                8 |             18 |         2.25 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | dbg_hub/inst/BSCANID.u_xsdbm_id/CORE_XSDB.UUT_MASTER/U_ICON_INTERFACE/U_CMD6_RD/U_RD_FIFO/SUBCORE_FIFO.xsdbm_v3_0_0_rdfifo_inst/inst_fifo_gen/gconvfifo.rf/grf.rf/rstblk/ngwrdrst.grst.wr_rst_reg[0]                                                                                                                                                                                            |                5 |             18 |         3.60 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.U_XbarI2cMux/U_XbarAxilMaster/r[axilReadMaster][araddr][21]_i_1_n_0                                                                                                                                                                                                                                                                                                 | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                7 |             18 |         2.57 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.U_SysMon/U_SysmonIpCore/U0/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/I_DECODER/E[0]                                                                                                                                                                                                                                                                                        | U_Core/GEN_REAL.U_SysMon/U_SysmonIpCore/U0/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/reset2ip_reset                                                                                                                                                                                                                                                                                                    |               13 |             18 |         1.38 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.GEN_SFP[3].U_I2C/U_I2cRegMasterAxiBridge/v[i2cRegMasterIn][repeatStart]                                                                                                                                                                                                                                                                                             | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                6 |             18 |         3.00 |
|  dbg_hub/inst/BSCANID.u_xsdbm_id/itck_i                                                                                                                                 | dbg_hub/inst/BSCANID.u_xsdbm_id/CORE_XSDB.UUT_MASTER/U_ICON_INTERFACE/U_CMD5/icn_cmd_en_temp                                                                                                                                                                                                                                                                                        | dbg_hub/inst/BSCANID.u_xsdbm_id/CORE_XSDB.UUT_MASTER/U_ICON_INTERFACE/U_CMD1/ctl_reg[0]                                                                                                                                                                                                                                                                                                         |                2 |             18 |         9.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/U_XBAR/v[mAxiReadMasters][5][arprot]                                                                                                                                                                                                                                                                                                                                         | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                4 |             18 |         4.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_UDP/IpV4Engine_Inst/U_IpV4EngineRx/r[tKeep][1]_i_1_n_0                                                                                                                                                                                                                                                                                                      | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                6 |             19 |         3.17 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_XVC/U_XvcServer/U_AxisJtagDebugBridge/U_AXIS_JTAG/U_JTAG/r[nBitsTot][19]_i_1_n_0                                                                                                                                                                                                                                                                            | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                8 |             20 |         2.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_local_clock_reset_block/CLK | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/cable_pull_logic_i/cable_unpull_reset1                                                                                                                                                                                                                                       | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/cable_pull_logic_i/cable_unpull_reset_rising_rxusrclk2_sync_i/cable_unpull_watchdog_reg[0]                                                                                                                                                                                               |                3 |             20 |         6.67 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_local_clock_reset_block/CLK | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/cable_pull_logic_i/cable_pull_watchdog0                                                                                                                                                                                                                                      | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/cable_pull_logic_i/cable_pull_reset_rising_rxusrclk2_sync_i/cable_pull_watchdog_reg[0]                                                                                                                                                                                                   |                3 |             20 |         6.67 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_XBAR/v[mAxiReadMasters][0][arprot]                                                                                                                                                                                                                                                                                                                          | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                3 |             20 |         6.67 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_REAL.GEN_SFP[2].U_I2C/U_I2cRegMaster/i2cMaster_1/rst                                                                                                                                                                                                                                                                                                                                 |                4 |             20 |         5.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.U_SysMon/U_SysmonIpCore/U0/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/s_axi_rresp_i                                                                                                                                                                                                                                                                                         | U_Core/GEN_REAL.U_SysMon/U_SysmonIpCore/U0/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/SR[0]                                                                                                                                                                                                                                                                                                             |                3 |             20 |         6.67 |
|  dbg_hub/inst/BSCANID.u_xsdbm_id/itck_i                                                                                                                                 | dbg_hub/inst/BSCANID.u_xsdbm_id/CORE_XSDB.UUT_MASTER/U_ICON_INTERFACE/U_CMD6_WR/U_WR_FIFO/SUBCORE_FIFO.xsdbm_v3_0_0_wrfifo_inst/inst_fifo_gen/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.gl0.wr/gwas.wsts/E[0]                                                                                                                                                                           |                                                                                                                                                                                                                                                                                                                                                                                                 |                2 |             20 |        10.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_core/ten_gig_eth_pcs_pma_inst/G_IS_BASER.ten_gig_eth_pcs_pma_inst/BASER.ten_gig_eth_pcs_pma_inst/ebuff_gen.rx_elastic_buffer_i/rx_elastic_buffer_i/asynch_fifo_i/empty_allow0                                                            | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_local_clock_reset_block/txreset_txusrclk2_sync_i/txreset_txusrclk2                                                                                                                                                                                   |                6 |             20 |         3.33 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_REAL.U_XbarI2cMux/U_I2cRegMaster/i2cMaster_1/rst                                                                                                                                                                                                                                                                                                                                     |                5 |             20 |         4.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | dbg_hub/inst/BSCANID.u_xsdbm_id/CORE_XSDB.UUT_MASTER/U_ICON_INTERFACE/U_CMD6_RD/U_RD_FIFO/SUBCORE_FIFO.xsdbm_v3_0_0_rdfifo_inst/inst_fifo_gen/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.gl0.wr/gwas.wsts/E[0]                                                                                                                                                                           |                                                                                                                                                                                                                                                                                                                                                                                                 |                2 |             20 |        10.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_REAL.GEN_SFP[3].U_I2C/U_I2cRegMaster/i2cMaster_1/rst                                                                                                                                                                                                                                                                                                                                 |                3 |             20 |         6.67 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_AxiLiteAsync/GEN_ASYNC.U_ReadMastToSlaveFifo/U_rdRst/syncRst                                                                                                                                                                                                                                                           |                5 |             21 |         4.20 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_AxiLiteAsync/GEN_ASYNC.U_WriteDataSlaveToMastFifo/U_rdRst/syncRst                                                                                                                                                                                                                                                      |                6 |             21 |         3.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/AxiLiteRegItf_INST/U_reconCnt/GEN_ASYNC.FifoAsync_1/U_rdRst/syncRst                                                                                                                                                                                                                                                                    |                7 |             21 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_TxFifo/PRIM_FIFO.U_Fifo/U_Fifo/ONE_STAGE.Fifo_1xStage/GEN_INFERRED.FIFO_ASYNC_Gen.FifoAsync_Inst/U_rdRst/syncRst                                                                                                                                                                                                 |                6 |             21 |         3.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/AxiLiteRegItf_INST/U_resendCnt/GEN_ASYNC.FifoAsync_1/U_rdRst/syncRst                                                                                                                                                                                                                                                                   |                8 |             21 |         2.62 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_AxiLiteAsync/GEN_ASYNC.U_WriteMastToSlaveFifo/U_rdRst/syncRst                                                                                                                                                                                                                                                          |                5 |             21 |         4.20 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/AxiLiteRegItf_INST/U_dropCnt/GEN_ASYNC.FifoAsync_1/U_rdRst/syncRst                                                                                                                                                                                                                                                                     |                6 |             21 |         3.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/PACKET_RATE[1].U_AxiStreamMon/Sync_bandwidth/U_dataOut/GEN_ASYNC.FifoAsync_1/U_rdRst/syncRst                                                                                                                                                                                                                                           |                6 |             21 |         3.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_AxiLiteAsync/GEN_ASYNC.U_WriteAddrSlaveToMastFifo/U_rdRst/syncRst                                                                                                                                                                                                                                                      |                6 |             21 |         3.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_AxiLiteAsync/GEN_ASYNC.U_ReadSlaveToMastFifo/U_rdRst/syncRst                                                                                                                                                                                                                                                           |                7 |             21 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/PACKET_RATE[1].U_AxiStreamMon/SyncOut_frameRate/GEN_ASYNC.FifoAsync_1/U_rdRst/syncRst                                                                                                                                                                                                                                                  |                6 |             21 |         3.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/AxiLiteRegItf_INST/U_validCnt/GEN_ASYNC.FifoAsync_1/U_rdRst/syncRst                                                                                                                                                                                                                                                                    |                7 |             21 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/PACKET_RATE[0].U_AxiStreamMon/SyncOut_frameRate/GEN_ASYNC.FifoAsync_1/U_rdRst/syncRst                                                                                                                                                                                                                                                  |                6 |             21 |         3.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/AxiLiteRegItf_INST/U_resendCnt/GEN_ASYNC.FifoAsync_1/U_rdRst/syncRst                                                                                                                                                                                                                                                                   |                6 |             21 |         3.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/PACKET_RATE[0].U_AxiStreamMon/Sync_bandwidth/U_dataOut/GEN_ASYNC.FifoAsync_1/U_rdRst/syncRst                                                                                                                                                                                                                                           |                8 |             21 |         2.62 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/PACKET_RATE[0].U_AxiStreamMon/Sync_bandwidth/U_dataOut/GEN_ASYNC.FifoAsync_1/U_rdRst/syncRst                                                                                                                                                                                                                                           |                7 |             21 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/PACKET_RATE[1].U_AxiStreamMon/SyncOut_frameRate/GEN_ASYNC.FifoAsync_1/U_rdRst/syncRst                                                                                                                                                                                                                                                  |                6 |             21 |         3.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/AxiLiteRegItf_INST/U_dropCnt/GEN_ASYNC.FifoAsync_1/U_rdRst/syncRst                                                                                                                                                                                                                                                                     |                7 |             21 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/PACKET_RATE[0].U_AxiStreamMon/SyncOut_frameRate/GEN_ASYNC.FifoAsync_1/U_rdRst/syncRst                                                                                                                                                                                                                                                  |                8 |             21 |         2.62 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/PACKET_RATE[1].U_AxiStreamMon/Sync_bandwidth/U_dataOut/GEN_ASYNC.FifoAsync_1/U_rdRst/syncRst                                                                                                                                                                                                                                           |                6 |             21 |         3.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/GEN_REG.SyncStatusVec_Inst/SyncOneShotCntVec_Inst/GEN_ASYNC.U_FIFO/U_rdRst/syncRst                                                                                                                                                                                                                        |                7 |             21 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/AxiLiteRegItf_INST/U_validCnt/GEN_ASYNC.FifoAsync_1/U_rdRst/syncRst                                                                                                                                                                                                                                                                    |                6 |             21 |         3.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/AxiLiteRegItf_INST/U_reconCnt/GEN_ASYNC.FifoAsync_1/U_rdRst/syncRst                                                                                                                                                                                                                                                                    |                7 |             21 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_SRPv3/r[ignoreMemResp]_i_1_n_0                                                                                                                                                                                                                                                                                                                              | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                9 |             22 |         2.44 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_TxFifo/PRIM_FIFO.U_Fifo/U_Fifo/ONE_STAGE.Fifo_1xStage/GEN_INFERRED.FIFO_ASYNC_Gen.FifoAsync_Inst/U_wrRst/syncRst                                                                                                                                                                                                 |                7 |             22 |         3.14 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/GEN_REG.SyncStatusVec_Inst/SyncOneShotCntVec_Inst/GEN_ASYNC.U_FIFO/U_wrRst/syncRst                                                                                                                                                                                                                        |                7 |             22 |         3.14 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_RxFifo/U_Fifo/GEN_ASYNC.U_ASYNC_FIFO/U_Fifo/ONE_STAGE.Fifo_1xStage/GEN_INFERRED.FIFO_ASYNC_Gen.FifoAsync_Inst/U_wrRst/syncRst                                                                                                                                                                                    |                7 |             22 |         3.14 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_XVC/U_XvcServer/U_AxisJtagDebugBridge/U_AXIS_JTAG/p_1_in[29]                                                                                                                                                                                                                                                                                                | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                9 |             22 |         2.44 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/s_rstFifo                                                                                                                                                                                                                                                                                                                              |                9 |             23 |         2.56 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_UDP/IpV4Engine_Inst/U_IpV4EngineRx/r[len][15]_i_1_n_0                                                                                                                                                                                                                                                                                                       | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                7 |             24 |         3.43 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.GEN_VEC[1].U_BootProm/AxiMicronN25QReg_Inst/v[rdData]                                                                                                                                                                                                                                                                                                               | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               10 |             24 |         2.40 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.GEN_VEC[1].U_BootProm/AxiMicronN25QReg_Inst/v[axiReadSlave][rdata][31]                                                                                                                                                                                                                                                                                              | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               12 |             24 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/U_XBAR/v[mAxiReadMasters][4][arprot]                                                                                                                                                                                                                                                                                                                                         | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                6 |             24 |         4.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/ConnFSM_INST/r[connActive]_i_1_n_0                                                                                                                                                                                                                                                                                         | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                7 |             24 |         3.43 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/ConnFSM_INST/r[connActive]_i_1_n_0                                                                                                                                                                                                                                                                                         | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                6 |             24 |         4.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_RxFifo/U_Fifo/GEN_ASYNC.U_ASYNC_FIFO/U_Fifo/ONE_STAGE.Fifo_1xStage/GEN_INFERRED.FIFO_ASYNC_Gen.FifoAsync_Inst/U_rdRst/syncRst                                                                                                                                                                                    |                7 |             24 |         3.43 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.GEN_VEC[0].U_BootProm/AxiMicronN25QReg_Inst/v[rdData]                                                                                                                                                                                                                                                                                                               | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               10 |             24 |         2.40 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.GEN_VEC[0].U_BootProm/AxiMicronN25QReg_Inst/v[axiReadSlave][rdata][31]                                                                                                                                                                                                                                                                                              | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                7 |             24 |         3.43 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | u_ila_0/inst/ila_core_inst/u_ila_regs/MU_SRL[6].mu_srl_reg/shift_en_o                                                                                                                                                                                                                                                                                                               |                                                                                                                                                                                                                                                                                                                                                                                                 |               10 |             25 |         2.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | u_ila_0/inst/ila_core_inst/u_ila_regs/MU_SRL[7].mu_srl_reg/shift_en_o                                                                                                                                                                                                                                                                                                               |                                                                                                                                                                                                                                                                                                                                                                                                 |                9 |             25 |         2.78 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | u_ila_0/inst/ila_core_inst/u_ila_regs/MU_SRL[3].mu_srl_reg/shift_en_o                                                                                                                                                                                                                                                                                                               |                                                                                                                                                                                                                                                                                                                                                                                                 |                9 |             25 |         2.78 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | u_ila_0/inst/ila_core_inst/u_ila_regs/MU_SRL[18].mu_srl_reg/shift_en_o                                                                                                                                                                                                                                                                                                              |                                                                                                                                                                                                                                                                                                                                                                                                 |               10 |             25 |         2.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | u_ila_0/inst/ila_core_inst/u_ila_regs/MU_SRL[12].mu_srl_reg/shift_en_o                                                                                                                                                                                                                                                                                                              |                                                                                                                                                                                                                                                                                                                                                                                                 |                8 |             25 |         3.12 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | u_ila_0/inst/ila_core_inst/u_ila_regs/MU_SRL[0].mu_srl_reg/shift_en_o                                                                                                                                                                                                                                                                                                               |                                                                                                                                                                                                                                                                                                                                                                                                 |               10 |             25 |         2.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | u_ila_0/inst/ila_core_inst/u_ila_regs/MU_SRL[16].mu_srl_reg/shift_en_o                                                                                                                                                                                                                                                                                                              |                                                                                                                                                                                                                                                                                                                                                                                                 |               10 |             25 |         2.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | u_ila_0/inst/ila_core_inst/u_ila_regs/MU_SRL[1].mu_srl_reg/shift_en_o                                                                                                                                                                                                                                                                                                               |                                                                                                                                                                                                                                                                                                                                                                                                 |               11 |             25 |         2.27 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | u_ila_0/inst/ila_core_inst/u_ila_regs/MU_SRL[15].mu_srl_reg/shift_en_o                                                                                                                                                                                                                                                                                                              |                                                                                                                                                                                                                                                                                                                                                                                                 |                8 |             25 |         3.12 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | u_ila_0/inst/ila_core_inst/u_ila_regs/MU_SRL[19].mu_srl_reg/shift_en_o                                                                                                                                                                                                                                                                                                              |                                                                                                                                                                                                                                                                                                                                                                                                 |               10 |             25 |         2.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | u_ila_0/inst/ila_core_inst/u_ila_regs/MU_SRL[4].mu_srl_reg/shift_en_o                                                                                                                                                                                                                                                                                                               |                                                                                                                                                                                                                                                                                                                                                                                                 |               10 |             25 |         2.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.U_SysMon/U_SysmonIpCore/U0/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/start2                                                                                                                                                                                                                                                                                                | U_Core/GEN_REAL.U_SysMon/U_SysmonIpCore/U0/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/I_DECODER/cs_ce_clr                                                                                                                                                                                                                                                                                               |                9 |             25 |         2.78 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | u_ila_0/inst/ila_core_inst/u_ila_regs/MU_SRL[9].mu_srl_reg/shift_en_o                                                                                                                                                                                                                                                                                                               |                                                                                                                                                                                                                                                                                                                                                                                                 |                9 |             25 |         2.78 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | u_ila_0/inst/ila_core_inst/u_ila_regs/MU_SRL[13].mu_srl_reg/shift_en_o                                                                                                                                                                                                                                                                                                              |                                                                                                                                                                                                                                                                                                                                                                                                 |                9 |             25 |         2.78 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | u_ila_0/inst/ila_core_inst/u_ila_regs/MU_SRL[14].mu_srl_reg/shift_en_o                                                                                                                                                                                                                                                                                                              |                                                                                                                                                                                                                                                                                                                                                                                                 |               10 |             25 |         2.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | u_ila_0/inst/ila_core_inst/u_ila_regs/MU_SRL[11].mu_srl_reg/shift_en_o                                                                                                                                                                                                                                                                                                              |                                                                                                                                                                                                                                                                                                                                                                                                 |                8 |             25 |         3.12 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | u_ila_0/inst/ila_core_inst/u_ila_regs/MU_SRL[5].mu_srl_reg/shift_en_o                                                                                                                                                                                                                                                                                                               |                                                                                                                                                                                                                                                                                                                                                                                                 |                9 |             25 |         2.78 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | u_ila_0/inst/ila_core_inst/u_ila_regs/MU_SRL[10].mu_srl_reg/shift_en_o                                                                                                                                                                                                                                                                                                              |                                                                                                                                                                                                                                                                                                                                                                                                 |                8 |             25 |         3.12 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | u_ila_0/inst/ila_core_inst/u_ila_regs/MU_SRL[2].mu_srl_reg/shift_en_o                                                                                                                                                                                                                                                                                                               |                                                                                                                                                                                                                                                                                                                                                                                                 |                9 |             25 |         2.78 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | u_ila_0/inst/ila_core_inst/u_ila_regs/MU_SRL[17].mu_srl_reg/shift_en_o                                                                                                                                                                                                                                                                                                              |                                                                                                                                                                                                                                                                                                                                                                                                 |               10 |             25 |         2.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | u_ila_0/inst/ila_core_inst/u_ila_regs/MU_SRL[8].mu_srl_reg/shift_en_o                                                                                                                                                                                                                                                                                                               |                                                                                                                                                                                                                                                                                                                                                                                                 |                8 |             25 |         3.12 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/U_XBAR/v[mAxiWriteMasters][5][awprot]                                                                                                                                                                                                                                                                                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                9 |             26 |         2.89 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.U_XbarI2cMux/U_XbarAxilMaster/r[axilWriteMaster][awaddr][21]_i_1_n_0                                                                                                                                                                                                                                                                                                | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                8 |             26 |         3.25 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/Monitor_INST/v[retransCnt]                                                                                                                                                                                                                                                                                                 | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/Monitor_INST/rin[retransMax]                                                                                                                                                                                                                                                                                                           |                4 |             26 |         6.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/U_XBAR/v[mAxiReadMasters][6][arprot]                                                                                                                                                                                                                                                                                                                                         | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                9 |             26 |         2.89 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_gt_i/inst/gen_gtwizard_gthe3_top.TenGigEthGthUltraScale156p25MHzCore_gt_gtwizard_gthe3_inst/gen_gtwizard_gthe3.gen_reset_controller_internal.gen_single_instance.gtwiz_reset_inst/sm_reset_rx_cdr_to_ctr[0]_i_1_n_0                      | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_gt_i/inst/gen_gtwizard_gthe3_top.TenGigEthGthUltraScale156p25MHzCore_gt_gtwizard_gthe3_inst/gen_gtwizard_gthe3.gen_reset_controller_internal.gen_single_instance.gtwiz_reset_inst/sm_reset_rx_cdr_to_clr                                             |                4 |             26 |         6.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/Monitor_INST/v[retransCnt]                                                                                                                                                                                                                                                                                                 | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/Monitor_INST/rin[retransMax]                                                                                                                                                                                                                                                                                                           |                4 |             26 |         6.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.U_XbarI2cMux/v[req][rnw]                                                                                                                                                                                                                                                                                                                                            | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               10 |             27 |         2.70 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/U_Heartbeat/rin[cnt]                                                                                                                                                                                                                                                                                                                                                                     |                4 |             27 |         6.75 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/PACKET_RATE[0].U_AxiStreamMon/rin[accum][29]                                                                                                                                                                                                                                                                                           |                4 |             28 |         7.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_PwrUpRst/sel                                                                                                                                                                                                                                                                                                                                                | U_Core/GEN_ETH.U_Rudp/U_PwrUpRst/RstSync_Inst/syncRst                                                                                                                                                                                                                                                                                                                                           |                4 |             28 |         7.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_AxiLiteAsync/GEN_ASYNC.U_WriteMastToSlaveFifo/U_wrRst/syncRst                                                                                                                                                                                                                                                          |                7 |             28 |         4.00 |
|  dbg_hub/inst/BSCANID.u_xsdbm_id/itck_i                                                                                                                                 | dbg_hub/inst/BSCANID.u_xsdbm_id/CORE_XSDB.UUT_MASTER/U_ICON_INTERFACE/U_CMD4/icn_cmd_en_temp                                                                                                                                                                                                                                                                                        | dbg_hub/inst/BSCANID.u_xsdbm_id/CORE_XSDB.UUT_MASTER/U_ICON_INTERFACE/U_CMD1/ctl_reg[0]                                                                                                                                                                                                                                                                                                         |                2 |             28 |        14.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_AxiLiteAsync/GEN_ASYNC.U_ReadSlaveToMastFifo/U_wrRst/syncRst                                                                                                                                                                                                                                                           |                6 |             28 |         4.67 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_AxiLiteAsync/GEN_ASYNC.U_WriteAddrSlaveToMastFifo/U_wrRst/syncRst                                                                                                                                                                                                                                                      |                5 |             28 |         5.60 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/U_AxiVersion/r[timer][0]_i_1_n_0                                                                                                                                                                                                                                                                                                                                                         |                4 |             28 |         7.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/sel                                                                                                                                                                                                                                                                                                                                    | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/RstSync_Inst/syncRst                                                                                                                                                                                                                                                                                                                               |                4 |             28 |         7.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | dbg_hub/inst/BSCANID.u_xsdbm_id/CORE_XSDB.UUT_MASTER/U_ICON_INTERFACE/U_CMD4/ctl_reg[27]_i_1_n_0                                                                                                                                                                                                                                                                                    | dbg_hub/inst/BSCANID.u_xsdbm_id/CORE_XSDB.UUT_MASTER/U_ICON_INTERFACE/U_CMD1/ctl_reg[0]                                                                                                                                                                                                                                                                                                         |                6 |             28 |         4.67 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_AxiLiteAsync/GEN_ASYNC.U_WriteDataSlaveToMastFifo/U_wrRst/syncRst                                                                                                                                                                                                                                                      |                6 |             28 |         4.67 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_AxiLiteAsync/GEN_ASYNC.U_ReadMastToSlaveFifo/U_wrRst/syncRst                                                                                                                                                                                                                                                           |                6 |             28 |         4.67 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/PACKET_RATE[0].U_AxiStreamMon/SyncOut_frameRate/GEN_ASYNC.FifoAsync_1/U_wrRst/syncRst                                                                                                                                                                                                                                                  |                7 |             28 |         4.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/PACKET_RATE[0].U_AxiStreamMon/SyncOut_frameRate/GEN_ASYNC.FifoAsync_1/U_wrRst/syncRst                                                                                                                                                                                                                                                  |                7 |             28 |         4.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_AXIS_MON/GEN_VEC[1].U_AxiStreamMon/rin[accum][31]                                                                                                                                                                                                                                                                                                                       |                4 |             28 |         7.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/PACKET_RATE[0].U_AxiStreamMon/Sync_bandwidth/U_dataOut/GEN_ASYNC.FifoAsync_1/U_wrRst/syncRst                                                                                                                                                                                                                                           |                8 |             28 |         3.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/PACKET_RATE[1].U_AxiStreamMon/rin[accum][29]                                                                                                                                                                                                                                                                                           |                4 |             28 |         7.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_AXIS_MON/GEN_VEC[0].U_AxiStreamMon/rin[accum][31]                                                                                                                                                                                                                                                                                                                       |                4 |             28 |         7.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/PACKET_RATE[1].U_AxiStreamMon/Sync_bandwidth/U_dataOut/GEN_ASYNC.FifoAsync_1/U_wrRst/syncRst                                                                                                                                                                                                                                           |                7 |             28 |         4.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/PACKET_RATE[1].U_AxiStreamMon/SyncOut_frameRate/GEN_ASYNC.FifoAsync_1/U_wrRst/syncRst                                                                                                                                                                                                                                                  |                6 |             28 |         4.67 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/PACKET_RATE[1].U_AxiStreamMon/SyncOut_frameRate/GEN_ASYNC.FifoAsync_1/U_wrRst/syncRst                                                                                                                                                                                                                                                  |                6 |             28 |         4.67 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/PACKET_RATE[1].U_AxiStreamMon/rin[accum][29]                                                                                                                                                                                                                                                                                           |                4 |             28 |         7.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/PACKET_RATE[1].U_AxiStreamMon/Sync_bandwidth/U_dataOut/GEN_ASYNC.FifoAsync_1/U_wrRst/syncRst                                                                                                                                                                                                                                           |                7 |             28 |         4.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/PACKET_RATE[0].U_AxiStreamMon/rin[accum][29]                                                                                                                                                                                                                                                                                           |                4 |             28 |         7.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/PACKET_RATE[0].U_AxiStreamMon/Sync_bandwidth/U_dataOut/GEN_ASYNC.FifoAsync_1/U_wrRst/syncRst                                                                                                                                                                                                                                           |                5 |             28 |         5.60 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/U_XBAR/v[mAxiWriteMasters][1][awprot]                                                                                                                                                                                                                                                                                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                8 |             29 |         3.62 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/RxFSM_INST/r[rxParam][version][3]_i_1_n_0                                                                                                                                                                                                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               14 |             29 |         2.07 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/block_lock_sync_i/master_watchdog0                                                                                                                                                                                                                                                       |                4 |             29 |         7.25 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/PACKET_RATE[0].U_AxiStreamMon/U_packetRate/v[updated]                                                                                                                                                                                                                                                                                  |                6 |             29 |         4.83 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/PACKET_RATE[0].U_AxiStreamMon/U_packetRate/v[updated]                                                                                                                                                                                                                                                                                  |                5 |             29 |         5.80 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/AxiLiteRegItf_INST/U_validCnt/GEN_ASYNC.FifoAsync_1/U_wrRst/syncRst                                                                                                                                                                                                                                                                    |                6 |             29 |         4.83 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/PACKET_RATE[1].U_AxiStreamMon/U_packetRate/v[updated]                                                                                                                                                                                                                                                                                  |                5 |             29 |         5.80 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_AXIS_MON/GEN_VEC[0].U_AxiStreamMon/U_packetRate/v[updated]                                                                                                                                                                                                                                                                                                              |                5 |             29 |         5.80 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/AxiLiteRegItf_INST/U_dropCnt/GEN_ASYNC.FifoAsync_1/U_wrRst/syncRst                                                                                                                                                                                                                                                                     |                5 |             29 |         5.80 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/AxiLiteRegItf_INST/U_resendCnt/GEN_ASYNC.FifoAsync_1/U_wrRst/syncRst                                                                                                                                                                                                                                                                   |                7 |             29 |         4.14 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/AxiLiteRegItf_INST/U_reconCnt/GEN_ASYNC.FifoAsync_1/U_wrRst/syncRst                                                                                                                                                                                                                                                                    |                6 |             29 |         4.83 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/PACKET_RATE[1].U_AxiStreamMon/U_packetRate/v[updated]                                                                                                                                                                                                                                                                                  |                6 |             29 |         4.83 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/RxFSM_INST/r[rxParam][version][3]_i_1_n_0                                                                                                                                                                                                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               10 |             29 |         2.90 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_AXIS_MON/GEN_VEC[1].U_AxiStreamMon/U_packetRate/v[updated]                                                                                                                                                                                                                                                                                                              |                5 |             29 |         5.80 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/AxiLiteRegItf_INST/U_reconCnt/GEN_ASYNC.FifoAsync_1/U_wrRst/syncRst                                                                                                                                                                                                                                                                    |                7 |             29 |         4.14 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/AxiLiteRegItf_INST/U_validCnt/GEN_ASYNC.FifoAsync_1/U_wrRst/syncRst                                                                                                                                                                                                                                                                    |                8 |             29 |         3.62 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_REAL.U_SysMon/U_SysmonIpCore/U0/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/SR[0]                                                                                                                                                                                                                                                                                                             |                6 |             29 |         4.83 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/AxiLiteRegItf_INST/U_dropCnt/GEN_ASYNC.FifoAsync_1/U_wrRst/syncRst                                                                                                                                                                                                                                                                     |                7 |             29 |         4.14 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/AxiLiteRegItf_INST/U_resendCnt/GEN_ASYNC.FifoAsync_1/U_wrRst/syncRst                                                                                                                                                                                                                                                                   |                7 |             29 |         4.14 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/s_rstFifo                                                                                                                                                                                                                                                                                                                              |                8 |             29 |         3.62 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_SRPv3/r[cnt][29]_i_1_n_0                                                                                                                                                                                                                                                                                                                                    | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                7 |             30 |         4.29 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_SRPv3/v[addr][31]                                                                                                                                                                                                                                                                                                                                           | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               14 |             30 |         2.14 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_SRPv3/r[cntSize][29]_i_1_n_0                                                                                                                                                                                                                                                                                                                                | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                8 |             30 |         3.75 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_App/U_AppTx/r[axilReadSlave][rdata][31]_i_1_n_0                                                                                                                                                                                                                                                                                                                                   | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               13 |             31 |         2.38 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_XVC/U_XvcServer/U_AxisJtagDebugBridge/U_AXIS_JTAG/U_JTAG/U_Jtag/r[div][30]_i_1_n_0                                                                                                                                                                                                                                                                          | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                6 |             31 |         5.17 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/rx_Chksum_INST/v[sum]                                                                                                                                                                                                                                                                                                      | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/rx_Chksum_INST/r[sum][20]_i_1_n_0                                                                                                                                                                                                                                                                                                      |                4 |             31 |         7.75 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/tx_Chksum_INST/v[sum]                                                                                                                                                                                                                                                                                                      | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/tx_Chksum_INST/r[sum][20]_i_1_n_0                                                                                                                                                                                                                                                                                                      |                4 |             31 |         7.75 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/U_AxiVersion/p_0_in[31]                                                                                                                                                                                                                                                                                                                                                      | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               20 |             31 |         1.55 |
|  dbg_hub/inst/BSCANID.u_xsdbm_id/itck_i                                                                                                                                 | dbg_hub/inst/BSCANID.u_xsdbm_id/SWITCH_EXT_BSCAN_WITH_CORE.bscan_switch/temp_curid[28]_i_1_n_0                                                                                                                                                                                                                                                                                      | dbg_hub/inst/BSCANID.u_xsdbm_id/SWITCH_EXT_BSCAN_WITH_CORE.bscan_switch/temp_curid[31]_i_1_n_0                                                                                                                                                                                                                                                                                                  |                5 |             31 |         6.20 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/rx_Chksum_INST/v[sum]                                                                                                                                                                                                                                                                                                      | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/rx_Chksum_INST/r[sum][20]_i_1_n_0                                                                                                                                                                                                                                                                                                      |                4 |             31 |         7.75 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/tx_Chksum_INST/v[sum]                                                                                                                                                                                                                                                                                                      | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/tx_Chksum_INST/r[sum][20]_i_1_n_0                                                                                                                                                                                                                                                                                                      |                4 |             31 |         7.75 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/GEN_REG.SyncStatusVec_Inst/SyncOneShotCntVec_Inst/cntRdDomain[12]                                                                                                                                                                                                                             |                                                                                                                                                                                                                                                                                                                                                                                                 |               15 |             32 |         2.13 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/GEN_REG.SyncStatusVec_Inst/SyncOneShotCntVec_Inst/GEN_VEC[8].SyncOneShotCnt_Inst/v[cntOut]                                                                                                                                                                                                    | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/GEN_REG.SyncStatusVec_Inst/SyncOneShotCntVec_Inst/CNT_RST_LEVEL.Synchronizer_0/crossDomainSyncReg[1]                                                                                                                                                                                                      |                4 |             32 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/GEN_REG.SyncStatusVec_Inst/SyncOneShotCntVec_Inst/GEN_VEC[7].SyncOneShotCnt_Inst/v[cntOut]                                                                                                                                                                                                    | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/GEN_REG.SyncStatusVec_Inst/SyncOneShotCntVec_Inst/CNT_RST_LEVEL.Synchronizer_0/crossDomainSyncReg[1]                                                                                                                                                                                                      |                4 |             32 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/GEN_REG.SyncStatusVec_Inst/SyncOneShotCntVec_Inst/cntRdDomain[8]                                                                                                                                                                                                                              |                                                                                                                                                                                                                                                                                                                                                                                                 |               17 |             32 |         1.88 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/GEN_REG.SyncStatusVec_Inst/SyncOneShotCntVec_Inst/cntRdDomain[9]                                                                                                                                                                                                                              |                                                                                                                                                                                                                                                                                                                                                                                                 |               17 |             32 |         1.88 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/GEN_REG.r[rollOverEn][31]_i_1_n_0                                                                                                                                                                                                                                                             | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/v[cntRst]1                                                                                                                                                                                                                                                                                                |               14 |             32 |         2.29 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/GEN_REG.SyncStatusVec_Inst/SyncOneShotCntVec_Inst/cntRdDomain[16]                                                                                                                                                                                                                             |                                                                                                                                                                                                                                                                                                                                                                                                 |               16 |             32 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/GEN_REG.SyncStatusVec_Inst/SyncOneShotCntVec_Inst/cntRdDomain[15]                                                                                                                                                                                                                             |                                                                                                                                                                                                                                                                                                                                                                                                 |               20 |             32 |         1.60 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.U_XbarI2cMux/r[axilReadSlave][rdata][31]_i_1_n_0                                                                                                                                                                                                                                                                                                                    | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                6 |             32 |         5.33 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/GEN_REG.SyncStatusVec_Inst/SyncOneShotCntVec_Inst/cntRdDomain[14]                                                                                                                                                                                                                             |                                                                                                                                                                                                                                                                                                                                                                                                 |               19 |             32 |         1.68 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/GEN_REG.SyncStatusVec_Inst/SyncOneShotCntVec_Inst/cntRdDomain[13]                                                                                                                                                                                                                             |                                                                                                                                                                                                                                                                                                                                                                                                 |               17 |             32 |         1.88 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_AxiLiteAsync/GEN_ASYNC.U_ReadSlaveToMastFifo/U_WR_FSM/wea                                                                                                                                                                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                                 |                2 |             32 |        16.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/GEN_REG.SyncStatusVec_Inst/SyncOneShotCntVec_Inst/cntRdDomain[11]                                                                                                                                                                                                                             |                                                                                                                                                                                                                                                                                                                                                                                                 |               15 |             32 |         2.13 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/GEN_REG.SyncStatusVec_Inst/SyncOneShotCntVec_Inst/cntRdDomain[10]                                                                                                                                                                                                                             |                                                                                                                                                                                                                                                                                                                                                                                                 |               15 |             32 |         2.13 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/GEN_REG.SyncStatusVec_Inst/SyncOneShotCntVec_Inst/GEN_VEC[6].SyncOneShotCnt_Inst/v[cntOut]                                                                                                                                                                                                    | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/GEN_REG.SyncStatusVec_Inst/SyncOneShotCntVec_Inst/CNT_RST_LEVEL.Synchronizer_0/crossDomainSyncReg[1]                                                                                                                                                                                                      |                4 |             32 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/GEN_REG.SyncStatusVec_Inst/SyncOneShotCntVec_Inst/cntRdDomain[0]                                                                                                                                                                                                                              |                                                                                                                                                                                                                                                                                                                                                                                                 |               24 |             32 |         1.33 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/GEN_REG.SyncStatusVec_Inst/SyncOneShotCntVec_Inst/GEN_VEC[1].SyncOneShotCnt_Inst/v[cntOut]                                                                                                                                                                                                    | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/GEN_REG.SyncStatusVec_Inst/SyncOneShotCntVec_Inst/CNT_RST_LEVEL.Synchronizer_0/crossDomainSyncReg[1]                                                                                                                                                                                                      |                4 |             32 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/GEN_REG.SyncStatusVec_Inst/SyncOneShotCntVec_Inst/GEN_VEC[2].SyncOneShotCnt_Inst/v[cntOut]                                                                                                                                                                                                    | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/GEN_REG.SyncStatusVec_Inst/SyncOneShotCntVec_Inst/CNT_RST_LEVEL.Synchronizer_0/crossDomainSyncReg[1]                                                                                                                                                                                                      |                4 |             32 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/GEN_REG.SyncStatusVec_Inst/SyncOneShotCntVec_Inst/GEN_VEC[3].SyncOneShotCnt_Inst/v[cntOut]                                                                                                                                                                                                    | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/GEN_REG.SyncStatusVec_Inst/SyncOneShotCntVec_Inst/CNT_RST_LEVEL.Synchronizer_0/crossDomainSyncReg[1]                                                                                                                                                                                                      |                4 |             32 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/GEN_REG.SyncStatusVec_Inst/SyncOneShotCntVec_Inst/GEN_VEC[4].SyncOneShotCnt_Inst/v[cntOut]                                                                                                                                                                                                    | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/GEN_REG.SyncStatusVec_Inst/SyncOneShotCntVec_Inst/CNT_RST_LEVEL.Synchronizer_0/crossDomainSyncReg[1]                                                                                                                                                                                                      |                4 |             32 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.GEN_SFP[2].U_I2C/U_I2cRegMasterAxiBridge/r[axiReadSlave][rdata][31]_i_1_n_0                                                                                                                                                                                                                                                                                         | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               10 |             32 |         3.20 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/GEN_REG.SyncStatusVec_Inst/SyncOneShotCntVec_Inst/GEN_VEC[5].SyncOneShotCnt_Inst/v[cntOut]                                                                                                                                                                                                    | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/GEN_REG.SyncStatusVec_Inst/SyncOneShotCntVec_Inst/CNT_RST_LEVEL.Synchronizer_0/crossDomainSyncReg[1]                                                                                                                                                                                                      |                4 |             32 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/GEN_REG.SyncStatusVec_Inst/SyncOneShotCntVec_Inst/cntRdDomain[1]                                                                                                                                                                                                                              |                                                                                                                                                                                                                                                                                                                                                                                                 |               23 |             32 |         1.39 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/GEN_REG.SyncStatusVec_Inst/SyncOneShotCntVec_Inst/cntRdDomain[27]                                                                                                                                                                                                                             |                                                                                                                                                                                                                                                                                                                                                                                                 |               23 |             32 |         1.39 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/GEN_REG.SyncStatusVec_Inst/SyncOneShotCntVec_Inst/cntRdDomain[26]                                                                                                                                                                                                                             |                                                                                                                                                                                                                                                                                                                                                                                                 |               21 |             32 |         1.52 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/GEN_REG.SyncStatusVec_Inst/SyncOneShotCntVec_Inst/cntRdDomain[25]                                                                                                                                                                                                                             |                                                                                                                                                                                                                                                                                                                                                                                                 |               18 |             32 |         1.78 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/GEN_REG.SyncStatusVec_Inst/SyncOneShotCntVec_Inst/cntRdDomain[24]                                                                                                                                                                                                                             |                                                                                                                                                                                                                                                                                                                                                                                                 |               18 |             32 |         1.78 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/GEN_REG.SyncStatusVec_Inst/SyncOneShotCntVec_Inst/cntRdDomain[23]                                                                                                                                                                                                                             |                                                                                                                                                                                                                                                                                                                                                                                                 |               19 |             32 |         1.68 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.U_XbarI2cMux/U_XbarAxilMaster/r[ack][rdData][31]_i_1_n_0                                                                                                                                                                                                                                                                                                            | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                9 |             32 |         3.56 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/GEN_REG.SyncStatusVec_Inst/SyncOneShotCntVec_Inst/cntRdDomain[28]                                                                                                                                                                                                                             |                                                                                                                                                                                                                                                                                                                                                                                                 |               19 |             32 |         1.68 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/GEN_REG.SyncStatusVec_Inst/SyncOneShotCntVec_Inst/cntRdDomain[22]                                                                                                                                                                                                                             |                                                                                                                                                                                                                                                                                                                                                                                                 |               14 |             32 |         2.29 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/GEN_REG.SyncStatusVec_Inst/SyncOneShotCntVec_Inst/cntRdDomain[29]                                                                                                                                                                                                                             |                                                                                                                                                                                                                                                                                                                                                                                                 |               19 |             32 |         1.68 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/GEN_REG.SyncStatusVec_Inst/SyncOneShotCntVec_Inst/cntRdDomain[21]                                                                                                                                                                                                                             |                                                                                                                                                                                                                                                                                                                                                                                                 |               15 |             32 |         2.13 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/GEN_REG.SyncStatusVec_Inst/SyncOneShotCntVec_Inst/cntRdDomain[20]                                                                                                                                                                                                                             |                                                                                                                                                                                                                                                                                                                                                                                                 |               14 |             32 |         2.29 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/GEN_REG.SyncStatusVec_Inst/SyncOneShotCntVec_Inst/cntRdDomain[7]                                                                                                                                                                                                                              |                                                                                                                                                                                                                                                                                                                                                                                                 |               18 |             32 |         1.78 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/GEN_REG.SyncStatusVec_Inst/SyncOneShotCntVec_Inst/cntRdDomain[2]                                                                                                                                                                                                                              |                                                                                                                                                                                                                                                                                                                                                                                                 |               18 |             32 |         1.78 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/GEN_REG.SyncStatusVec_Inst/SyncOneShotCntVec_Inst/cntRdDomain[19]                                                                                                                                                                                                                             |                                                                                                                                                                                                                                                                                                                                                                                                 |               18 |             32 |         1.78 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/GEN_REG.SyncStatusVec_Inst/SyncOneShotCntVec_Inst/cntRdDomain[18]                                                                                                                                                                                                                             |                                                                                                                                                                                                                                                                                                                                                                                                 |               15 |             32 |         2.13 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/GEN_REG.SyncStatusVec_Inst/SyncOneShotCntVec_Inst/cntRdDomain[17]                                                                                                                                                                                                                             |                                                                                                                                                                                                                                                                                                                                                                                                 |               18 |             32 |         1.78 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/GEN_REG.SyncStatusVec_Inst/SyncOneShotCntVec_Inst/cntRdDomain[30]                                                                                                                                                                                                                             |                                                                                                                                                                                                                                                                                                                                                                                                 |               18 |             32 |         1.78 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/GEN_REG.SyncStatusVec_Inst/SyncOneShotCntVec_Inst/cntRdDomain[31]                                                                                                                                                                                                                             |                                                                                                                                                                                                                                                                                                                                                                                                 |               18 |             32 |         1.78 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/GEN_REG.SyncStatusVec_Inst/SyncOneShotCntVec_Inst/cntRdDomain[3]                                                                                                                                                                                                                              |                                                                                                                                                                                                                                                                                                                                                                                                 |               19 |             32 |         1.68 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/GEN_REG.SyncStatusVec_Inst/SyncOneShotCntVec_Inst/cntRdDomain[4]                                                                                                                                                                                                                              |                                                                                                                                                                                                                                                                                                                                                                                                 |               17 |             32 |         1.88 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/GEN_REG.SyncStatusVec_Inst/SyncOneShotCntVec_Inst/cntRdDomain[5]                                                                                                                                                                                                                              |                                                                                                                                                                                                                                                                                                                                                                                                 |               17 |             32 |         1.88 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/GEN_REG.SyncStatusVec_Inst/SyncOneShotCntVec_Inst/cntRdDomain[6]                                                                                                                                                                                                                              |                                                                                                                                                                                                                                                                                                                                                                                                 |               17 |             32 |         1.88 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/PACKET_RATE[1].U_AxiStreamMon/SyncOut_frameRate/GEN_ASYNC.FifoAsync_1/U_RD_FSM/enb                                                                                                                                                                                                                                         |                                                                                                                                                                                                                                                                                                                                                                                                 |                3 |             32 |        10.67 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/AxiLiteRegItf_INST/U_reconCnt/GEN_ASYNC.FifoAsync_1/U_RD_FSM/enb                                                                                                                                                                                                                                                           |                                                                                                                                                                                                                                                                                                                                                                                                 |                3 |             32 |        10.67 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/AxiLiteRegItf_INST/U_resendCnt/GEN_ASYNC.FifoAsync_1/U_RD_FSM/enb                                                                                                                                                                                                                                                          |                                                                                                                                                                                                                                                                                                                                                                                                 |                3 |             32 |        10.67 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/AxiLiteRegItf_INST/U_dropCnt/GEN_ASYNC.FifoAsync_1/U_RD_FSM/enb                                                                                                                                                                                                                                                            |                                                                                                                                                                                                                                                                                                                                                                                                 |                3 |             32 |        10.67 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_UDP/IpV4Engine_Inst/U_ArpEngine/r[tData][0][127]_i_1_n_0                                                                                                                                                                                                                                                                                                    | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               17 |             32 |         1.88 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/AxiLiteRegItf_INST/U_validCnt/GEN_ASYNC.FifoAsync_1/U_RD_FSM/enb                                                                                                                                                                                                                                                           |                                                                                                                                                                                                                                                                                                                                                                                                 |                3 |             32 |        10.67 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_UDP/IpV4Engine_Inst/U_ArpEngine/r[tData][1][31]_i_1_n_0                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               16 |             32 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/PACKET_RATE[0].U_AxiStreamMon/r_reg[frameSent]__0                                                                                                                                                                                                                                                                          |                                                                                                                                                                                                                                                                                                                                                                                                 |                4 |             32 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/AxiLiteRegItf_INST/v[appRssiParam][connectionId]                                                                                                                                                                                                                                                                           | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               20 |             32 |         1.60 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/PACKET_RATE[0].U_AxiStreamMon/SyncOut_frameRate/GEN_ASYNC.FifoAsync_1/U_RD_FSM/enb                                                                                                                                                                                                                                         |                                                                                                                                                                                                                                                                                                                                                                                                 |                3 |             32 |        10.67 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/PACKET_RATE[0].U_AxiStreamMon/U_packetRate/r_reg[updated_n_0_]                                                                                                                                                                                                                                                             | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/PACKET_RATE[0].U_AxiStreamMon/U_packetRate/U_Sync/r_reg[reset_n_0_]                                                                                                                                                                                                                                                                    |                4 |             32 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/PACKET_RATE[1].U_AxiStreamMon/r_reg[frameSent]__0                                                                                                                                                                                                                                                                          |                                                                                                                                                                                                                                                                                                                                                                                                 |                4 |             32 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/AxiLiteRegItf_INST/v[appRssiParam][connectionId]                                                                                                                                                                                                                                                                           | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               17 |             32 |         1.88 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/PACKET_RATE[1].U_AxiStreamMon/U_packetRate/r_reg[updated_n_0_]                                                                                                                                                                                                                                                             | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/PACKET_RATE[1].U_AxiStreamMon/U_packetRate/U_Sync/r_reg[reset_n_0_]                                                                                                                                                                                                                                                                    |                4 |             32 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_UDP/UdpEngine_Inst/U_UdpEngineRx/r[tData][31]_i_1_n_0                                                                                                                                                                                                                                                                                                       | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               16 |             32 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_UDP/r[broadcastIp][31]_i_1_n_0                                                                                                                                                                                                                                                                                                                              | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               13 |             32 |         2.46 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_UDP/r[clientRemoteIp][0][31]_i_1_n_0                                                                                                                                                                                                                                                                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               22 |             32 |         1.45 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_UDP/r[igmpIp][0][31]_i_1_n_0                                                                                                                                                                                                                                                                                                                                | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               20 |             32 |         1.60 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_Rx/U_Csum/r[protCsum][0][15]_i_1_n_0                                                                                                                                                                                                                                                                 | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/U_phyRst/r[shift][2]                                                                                                                                                                                                                                                                                      |               11 |             32 |         2.91 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/Monitor_INST/p_0_in                                                                                                                                                                                                                                                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                4 |             32 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/Monitor_INST/r[resendCnt][31]_i_1_n_0                                                                                                                                                                                                                                                                                      | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/Monitor_INST/rin[resendCnt]                                                                                                                                                                                                                                                                                                            |                4 |             32 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_AXIS_MON/GEN_VEC[0].U_AxiStreamMon/v[frameAccum]                                                                                                                                                                                                                                                                                                            | U_Core/GEN_ETH.U_Rudp/U_AXIS_MON/U_RstSync/syncRst                                                                                                                                                                                                                                                                                                                                              |                4 |             32 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_AXIS_MON/GEN_VEC[0].U_AxiStreamMon/r_reg[tValid]__0                                                                                                                                                                                                                                                                                                         | U_Core/GEN_ETH.U_Rudp/U_AXIS_MON/GEN_VEC[0].U_AxiStreamMon/rin[frameAccum]                                                                                                                                                                                                                                                                                                                      |                4 |             32 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/PACKET_RATE[0].U_AxiStreamMon/r_reg[frameSent]__0                                                                                                                                                                                                                                                                          |                                                                                                                                                                                                                                                                                                                                                                                                 |                4 |             32 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/PACKET_RATE[1].U_AxiStreamMon/SyncOut_frameRate/GEN_ASYNC.FifoAsync_1/U_RD_FSM/enb                                                                                                                                                                                                                                         |                                                                                                                                                                                                                                                                                                                                                                                                 |                3 |             32 |        10.67 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/PACKET_RATE[1].U_AxiStreamMon/U_packetRate/r_reg[updated_n_0_]                                                                                                                                                                                                                                                             | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/PACKET_RATE[1].U_AxiStreamMon/U_packetRate/U_Sync/r_reg[reset_n_0_]                                                                                                                                                                                                                                                                    |                4 |             32 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_AxiLiteAsync/GEN_ASYNC.U_WriteAddrSlaveToMastFifo/U_WR_FSM/wea                                                                                                                                                                                                                                             |                                                                                                                                                                                                                                                                                                                                                                                                 |                2 |             32 |        16.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/PACKET_RATE[1].U_AxiStreamMon/r_reg[frameSent]__0                                                                                                                                                                                                                                                                          |                                                                                                                                                                                                                                                                                                                                                                                                 |                4 |             32 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_SRPv3/v[txMaster][tData][31]                                                                                                                                                                                                                                                                                                                                | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               16 |             32 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_SRPv3/v[addr][53]                                                                                                                                                                                                                                                                                                                                           | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               15 |             32 |         2.13 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_Rx/U_Csum/rin[calc][1][sum3]                                                                                                                                                                                                                                                                                     |                4 |             32 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/PACKET_RATE[0].U_AxiStreamMon/U_packetRate/r_reg[updated_n_0_]                                                                                                                                                                                                                                                             | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/PACKET_RATE[0].U_AxiStreamMon/U_packetRate/U_Sync/r_reg[reset_n_0_]                                                                                                                                                                                                                                                                    |                3 |             32 |        10.67 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/PACKET_RATE[0].U_AxiStreamMon/SyncOut_frameRate/GEN_ASYNC.FifoAsync_1/U_RD_FSM/enb                                                                                                                                                                                                                                         |                                                                                                                                                                                                                                                                                                                                                                                                 |                3 |             32 |        10.67 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_Tx/U_Csum/rin[calc][1][sum3]                                                                                                                                                                                                                                                                                     |                4 |             32 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_SRPv3/r[tid][31]_i_1_n_0                                                                                                                                                                                                                                                                                                                                    | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               12 |             32 |         2.67 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/GEN_REG.SyncStatusVec_Inst/SyncOneShotCntVec_Inst/GEN_VEC[10].SyncOneShotCnt_Inst/v[cntOut]                                                                                                                                                                                                   | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/GEN_REG.SyncStatusVec_Inst/SyncOneShotCntVec_Inst/CNT_RST_LEVEL.Synchronizer_0/crossDomainSyncReg[1]                                                                                                                                                                                                      |                4 |             32 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/RxFSM_INST/rxValidSeg_o                                                                                                                                                                                                                                                                                                    | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/Monitor_INST/rin[resendCnt]                                                                                                                                                                                                                                                                                                            |                4 |             32 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_SRPv3/r[reqSize][31]_i_1_n_0                                                                                                                                                                                                                                                                                                                                | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                9 |             32 |         3.56 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/RxFSM_INST/rxDropSeg_o                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/Monitor_INST/rin[resendCnt]                                                                                                                                                                                                                                                                                                            |                4 |             32 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/AxiLiteRegItf_INST/U_reconCnt/GEN_ASYNC.FifoAsync_1/U_RD_FSM/enb                                                                                                                                                                                                                                                           |                                                                                                                                                                                                                                                                                                                                                                                                 |                3 |             32 |        10.67 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/Monitor_INST/r[resendCnt][31]_i_1_n_0                                                                                                                                                                                                                                                                                      | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/Monitor_INST/rin[resendCnt]                                                                                                                                                                                                                                                                                                            |                4 |             32 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/AxiLiteRegItf_INST/U_validCnt/GEN_ASYNC.FifoAsync_1/U_RD_FSM/enb                                                                                                                                                                                                                                                           |                                                                                                                                                                                                                                                                                                                                                                                                 |                3 |             32 |        10.67 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/Monitor_INST/p_0_in                                                                                                                                                                                                                                                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                4 |             32 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/AxiLiteRegItf_INST/U_dropCnt/GEN_ASYNC.FifoAsync_1/U_RD_FSM/enb                                                                                                                                                                                                                                                            |                                                                                                                                                                                                                                                                                                                                                                                                 |                3 |             32 |        10.67 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/AxiLiteRegItf_INST/U_resendCnt/GEN_ASYNC.FifoAsync_1/U_RD_FSM/enb                                                                                                                                                                                                                                                          |                                                                                                                                                                                                                                                                                                                                                                                                 |                3 |             32 |        10.67 |
|  dbg_hub/inst/BSCANID.u_xsdbm_id/itck_i                                                                                                                                 | dbg_hub/inst/BSCANID.u_xsdbm_id/SWITCH_EXT_BSCAN_WITH_CORE.bscan_switch/bscanid[31]_i_1_n_0                                                                                                                                                                                                                                                                                         | U_Core/GEN_ETH.U_Rudp/U_XVC/U_XvcServer/U_AxisJtagDebugBridge/U_JTAG_BSCAN/U0/bsip/U0/USE_SOFTBSCAN.U_BSCAN_TAP/U_BASETAP/U_TAP/AS[0]                                                                                                                                                                                                                                                           |                5 |             32 |         6.40 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_App/U_AppTx/r[sendFrame][31]_i_2_n_0                                                                                                                                                                                                                                                                                                                                              | U_App/U_AppTx/r[sendFrame][31]_i_1_n_0                                                                                                                                                                                                                                                                                                                                                          |                8 |             32 |         4.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.GEN_VEC[0].U_BootProm/AxiMicronN25QReg_Inst/r[wrData][31]_i_1_n_0                                                                                                                                                                                                                                                                                                   | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                8 |             32 |         4.00 |
|  U_Core/GEN_ETH.U_Rudp/U_XVC/U_XvcServer/U_AxisJtagDebugBridge/U_JTAG_BSCAN/U0/bsip/U0/tck                                                                              | U_Core/GEN_ETH.U_Rudp/U_XVC/U_XvcServer/U_AxisJtagDebugBridge/U_JTAG_BSCAN/U0/bsip/U0/USE_SOFTBSCAN.U_BSCAN_TAP/U_BASETAP/U_TAP/SHIFTDR_O_reg_0                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_XVC/U_XvcServer/U_AxisJtagDebugBridge/U_JTAG_BSCAN/U0/bsip/U0/USE_SOFTBSCAN.U_BSCAN_TAP/U_BASETAP/U_TAP/CAPDR_O_reg_0                                                                                                                                                                                                                                                   |                3 |             32 |        10.67 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_AXIS_MON/GEN_VEC[0].U_AxiStreamMon/r_reg[sizeValid_n_0_]                                                                                                                                                                                                                                                                                                    | U_Core/GEN_ETH.U_Rudp/U_AXIS_MON/GEN_VEC[0].U_AxiStreamMon/Sync_frameSize/r_reg[reset_n_0_]                                                                                                                                                                                                                                                                                                     |                7 |             32 |         4.57 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/GEN_REG.SyncStatusVec_Inst/SyncOneShotCntVec_Inst/GEN_VEC[0].SyncOneShotCnt_Inst/v[cntOut]                                                                                                                                                                                                    | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/GEN_REG.SyncStatusVec_Inst/SyncOneShotCntVec_Inst/CNT_RST_LEVEL.Synchronizer_0/crossDomainSyncReg[1]                                                                                                                                                                                                      |                4 |             32 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_App/U_AppTx/reg                                                                                                                                                                                                                                                                                                                                                                   | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                8 |             32 |         4.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_App/U_AppTx/v[wordCnt]                                                                                                                                                                                                                                                                                                                                                            | U_App/U_AppTx/rin[frameCnt]                                                                                                                                                                                                                                                                                                                                                                     |                4 |             32 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_App/U_AppTx/v[wordMax]                                                                                                                                                                                                                                                                                                                                                            | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                6 |             32 |         5.33 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_App/U_AppTx/v[wordMax]                                                                                                                                                                                                                                                                                                                                                            | U_App/U_AppTx/rin[frameMax]                                                                                                                                                                                                                                                                                                                                                                     |                6 |             32 |         5.33 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/GEN_REG.SyncStatusVec_Inst/SyncOneShotCntVec_Inst/GEN_VEC[18].SyncOneShotCnt_Inst/v[cntOut]                                                                                                                                                                                                   | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/GEN_REG.SyncStatusVec_Inst/SyncOneShotCntVec_Inst/CNT_RST_LEVEL.Synchronizer_0/crossDomainSyncReg[1]                                                                                                                                                                                                      |                4 |             32 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/GEN_REG.SyncStatusVec_Inst/SyncOneShotCntVec_Inst/GEN_VEC[17].SyncOneShotCnt_Inst/v[cntOut]                                                                                                                                                                                                   | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/GEN_REG.SyncStatusVec_Inst/SyncOneShotCntVec_Inst/CNT_RST_LEVEL.Synchronizer_0/crossDomainSyncReg[1]                                                                                                                                                                                                      |                4 |             32 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.GEN_VEC[0].U_BootProm/AxiMicronN25QReg_Inst/v[addr]                                                                                                                                                                                                                                                                                                                 | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               11 |             32 |         2.91 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_App/U_AppTx/r[txMaster][tData][31]_i_1_n_0                                                                                                                                                                                                                                                                                                                                        |                                                                                                                                                                                                                                                                                                                                                                                                 |                7 |             32 |         4.57 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_App/U_AppTx/r[wordCnt][0]_i_2_n_0                                                                                                                                                                                                                                                                                                                                                 | U_App/U_AppTx/rin[wordCnt]                                                                                                                                                                                                                                                                                                                                                                      |                4 |             32 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/GEN_REG.SyncStatusVec_Inst/SyncOneShotCntVec_Inst/GEN_VEC[11].SyncOneShotCnt_Inst/v[cntOut]                                                                                                                                                                                                   | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/GEN_REG.SyncStatusVec_Inst/SyncOneShotCntVec_Inst/CNT_RST_LEVEL.Synchronizer_0/crossDomainSyncReg[1]                                                                                                                                                                                                      |                4 |             32 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.GEN_SFP[3].U_I2C/U_I2cRegMasterAxiBridge/r[axiReadSlave][rdata][31]_i_1_n_0                                                                                                                                                                                                                                                                                         | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               11 |             32 |         2.91 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/GEN_REG.SyncStatusVec_Inst/SyncOneShotCntVec_Inst/GEN_VEC[16].SyncOneShotCnt_Inst/v[cntOut]                                                                                                                                                                                                   | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/GEN_REG.SyncStatusVec_Inst/SyncOneShotCntVec_Inst/CNT_RST_LEVEL.Synchronizer_0/crossDomainSyncReg[1]                                                                                                                                                                                                      |                4 |             32 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/GEN_REG.SyncStatusVec_Inst/SyncOneShotCntVec_Inst/GEN_VEC[12].SyncOneShotCnt_Inst/v[cntOut]                                                                                                                                                                                                   | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/GEN_REG.SyncStatusVec_Inst/SyncOneShotCntVec_Inst/CNT_RST_LEVEL.Synchronizer_0/crossDomainSyncReg[1]                                                                                                                                                                                                      |                4 |             32 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/GEN_REG.SyncStatusVec_Inst/SyncOneShotCntVec_Inst/GEN_VEC[15].SyncOneShotCnt_Inst/v[cntOut]                                                                                                                                                                                                   | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/GEN_REG.SyncStatusVec_Inst/SyncOneShotCntVec_Inst/CNT_RST_LEVEL.Synchronizer_0/crossDomainSyncReg[1]                                                                                                                                                                                                      |                4 |             32 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/GEN_REG.SyncStatusVec_Inst/SyncOneShotCntVec_Inst/GEN_VEC[14].SyncOneShotCnt_Inst/v[cntOut]                                                                                                                                                                                                   | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/GEN_REG.SyncStatusVec_Inst/SyncOneShotCntVec_Inst/CNT_RST_LEVEL.Synchronizer_0/crossDomainSyncReg[1]                                                                                                                                                                                                      |                4 |             32 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/GEN_REG.SyncStatusVec_Inst/SyncOneShotCntVec_Inst/GEN_VEC[13].SyncOneShotCnt_Inst/v[cntOut]                                                                                                                                                                                                   | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/GEN_REG.SyncStatusVec_Inst/SyncOneShotCntVec_Inst/CNT_RST_LEVEL.Synchronizer_0/crossDomainSyncReg[1]                                                                                                                                                                                                      |                4 |             32 |         8.00 |
|  dbg_hub/inst/BSCANID.u_xsdbm_id/itck_i                                                                                                                                 |                                                                                                                                                                                                                                                                                                                                                                                     | dbg_hub/inst/BSCANID.u_xsdbm_id/SWITCH_EXT_BSCAN_WITH_CORE.bscan_switch/shiftreg[31]_i_1_n_0                                                                                                                                                                                                                                                                                                    |                9 |             32 |         3.56 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_AXIS_MON/GEN_VEC[0].U_AxiStreamMon/r_reg[frameSent]__0                                                                                                                                                                                                                                                                                                      |                                                                                                                                                                                                                                                                                                                                                                                                 |                4 |             32 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_AXIS_MON/GEN_VEC[0].U_AxiStreamMon/U_packetRate/r_reg[updated_n_0_]                                                                                                                                                                                                                                                                                         | U_Core/GEN_ETH.U_Rudp/U_AXIS_MON/GEN_VEC[0].U_AxiStreamMon/U_packetRate/U_Sync/r_reg[reset_n_0_]                                                                                                                                                                                                                                                                                                |               10 |             32 |         3.20 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_AXIS_MON/GEN_VEC[1].U_AxiStreamMon/v[frameAccum]                                                                                                                                                                                                                                                                                                            | U_Core/GEN_ETH.U_Rudp/U_AXIS_MON/U_RstSync/syncRst                                                                                                                                                                                                                                                                                                                                              |                4 |             32 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_AXIS_MON/GEN_VEC[1].U_AxiStreamMon/r_reg[tValid]__0                                                                                                                                                                                                                                                                                                         | U_Core/GEN_ETH.U_Rudp/U_AXIS_MON/GEN_VEC[1].U_AxiStreamMon/rin[frameAccum]                                                                                                                                                                                                                                                                                                                      |                4 |             32 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_AXIS_MON/GEN_VEC[1].U_AxiStreamMon/r_reg[sizeValid_n_0_]                                                                                                                                                                                                                                                                                                    | U_Core/GEN_ETH.U_Rudp/U_AXIS_MON/GEN_VEC[1].U_AxiStreamMon/Sync_frameSize/r_reg[reset_n_0_]                                                                                                                                                                                                                                                                                                     |                7 |             32 |         4.57 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_AXIS_MON/GEN_VEC[1].U_AxiStreamMon/r_reg[frameSent]__0                                                                                                                                                                                                                                                                                                      |                                                                                                                                                                                                                                                                                                                                                                                                 |                4 |             32 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/RxFSM_INST/rxDropSeg_o                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/Monitor_INST/rin[resendCnt]                                                                                                                                                                                                                                                                                                            |                4 |             32 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/RxFSM_INST/rxValidSeg_o                                                                                                                                                                                                                                                                                                    | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/Monitor_INST/rin[resendCnt]                                                                                                                                                                                                                                                                                                            |                4 |             32 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/GEN_REG.SyncStatusVec_Inst/SyncOneShotCntVec_Inst/GEN_VEC[9].SyncOneShotCnt_Inst/v[cntOut]                                                                                                                                                                                                    | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/GEN_REG.SyncStatusVec_Inst/SyncOneShotCntVec_Inst/CNT_RST_LEVEL.Synchronizer_0/crossDomainSyncReg[1]                                                                                                                                                                                                      |                4 |             32 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_AXIS_MON/GEN_VEC[1].U_AxiStreamMon/U_packetRate/r_reg[updated_n_0_]                                                                                                                                                                                                                                                                                         | U_Core/GEN_ETH.U_Rudp/U_AXIS_MON/GEN_VEC[1].U_AxiStreamMon/U_packetRate/U_Sync/r_reg[reset_n_0_]                                                                                                                                                                                                                                                                                                |               12 |             32 |         2.67 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/U_AxiVersion/v[upTimeCnt]                                                                                                                                                                                                                                                                                                                                                    | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                4 |             32 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/U_AxiVersion/reg                                                                                                                                                                                                                                                                                                                                                             | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               20 |             32 |         1.60 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/U_AxiVersion/r[fpgaReloadAddr][31]_i_1_n_0                                                                                                                                                                                                                                                                                                                                   | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               16 |             32 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/U_AxiVersion/GEN_ICAP.Iprog_1/GEN_ULTRA_SCALE.IprogUltraScale_Inst/v[configData]                                                                                                                                                                                                                                                                                             | U_Core/U_AxiVersion/GEN_ICAP.Iprog_1/GEN_ULTRA_SCALE.IprogUltraScale_Inst/RstSync_Inst/syncRst                                                                                                                                                                                                                                                                                                  |                7 |             32 |         4.57 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/U_AxiVersion/GEN_ICAP.Iprog_1/GEN_ULTRA_SCALE.IprogUltraScale_Inst/r_reg[state]_inv_n_0                                                                                                                                                                                                                                                                                      | U_Core/U_AxiVersion/GEN_ICAP.Iprog_1/GEN_ULTRA_SCALE.IprogUltraScale_Inst/RstSync_Inst/syncRst                                                                                                                                                                                                                                                                                                  |                3 |             32 |        10.67 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.GEN_VEC[1].U_BootProm/AxiMicronN25QReg_Inst/v[test]                                                                                                                                                                                                                                                                                                                 | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               17 |             32 |         1.88 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.GEN_VEC[1].U_BootProm/AxiMicronN25QReg_Inst/v[addr]                                                                                                                                                                                                                                                                                                                 | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               15 |             32 |         2.13 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.GEN_VEC[1].U_BootProm/AxiMicronN25QReg_Inst/r[wrData][31]_i_1_n_0                                                                                                                                                                                                                                                                                                   | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                7 |             32 |         4.57 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.GEN_VEC[0].U_BootProm/AxiMicronN25QReg_Inst/v[test]                                                                                                                                                                                                                                                                                                                 | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               11 |             32 |         2.91 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_SRPv3/TX_FIFO/U_SlaveResize/GEN_RESIZE.U_Resize/v[obMaster][tData][66]                                                                                                                                                                                                                                                                                      | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               19 |             33 |         1.74 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_SRPv3/TX_FIFO/U_SlaveResize/GEN_RESIZE.U_Resize/v[obMaster][tData][62]                                                                                                                                                                                                                                                                                      | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               19 |             33 |         1.74 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_SRPv3/TX_FIFO/U_SlaveResize/GEN_RESIZE.U_Resize/v[obMaster][tData][102]                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               19 |             33 |         1.74 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_App/U_XBAR/r[sAxiReadSlaves][0][rdata][31]_i_1_n_0                                                                                                                                                                                                                                                                                                                                | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               11 |             33 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | u_ila_0/inst/ila_core_inst/u_ila_regs/U_XSDB_SLAVE/s_den_o                                                                                                                                                                                                                                                                                                                          |                                                                                                                                                                                                                                                                                                                                                                                                 |               18 |             33 |         1.83 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_SRPv3/TX_FIFO/U_SlaveResize/GEN_RESIZE.U_Resize/v[obMaster][tData][30]                                                                                                                                                                                                                                                                                      | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               20 |             34 |         1.70 |
|  dbg_hub/inst/BSCANID.u_xsdbm_id/itck_i                                                                                                                                 | dbg_hub/inst/BSCANID.u_xsdbm_id/SWITCH_EXT_BSCAN_WITH_CORE.id_state[1]_i_1_n_0                                                                                                                                                                                                                                                                                                      | U_Core/GEN_ETH.U_Rudp/U_XVC/U_XvcServer/U_AxisJtagDebugBridge/U_JTAG_BSCAN/U0/bsip/U0/USE_SOFTBSCAN.U_BSCAN_TAP/U_BASETAP/U_TAP/AS[0]                                                                                                                                                                                                                                                           |                5 |             34 |         6.80 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_REAL.U_XbarI2cMux/U_XBAR/r[sAxiReadSlaves][0][rdata][31]_i_1_n_0                                                                                                                                                                                                                                                                                                         | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               10 |             34 |         3.40 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/Monitor_INST/sel                                                                                                                                                                                                                                                                                                           | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/Monitor_INST/rin[retransToutCnt]                                                                                                                                                                                                                                                                                                       |                5 |             34 |         6.80 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/Monitor_INST/v[ackToutCnt]                                                                                                                                                                                                                                                                                                 | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/Monitor_INST/rin[ackToutCnt]                                                                                                                                                                                                                                                                                                           |                5 |             34 |         6.80 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_XBAR/r[sAxiReadSlaves][0][rdata][31]_i_1_n_0                                                                                                                                                                                                                                                                                                                | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                9 |             34 |         3.78 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/Monitor_INST/rin[nullToutCnt]                                                                                                                                                                                                                                                                                                          |                5 |             34 |         6.80 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/Monitor_INST/rin[nullToutCnt]                                                                                                                                                                                                                                                                                                          |                5 |             34 |         6.80 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/Monitor_INST/sel                                                                                                                                                                                                                                                                                                           | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/Monitor_INST/rin[retransToutCnt]                                                                                                                                                                                                                                                                                                       |                5 |             34 |         6.80 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/U_XBAR/r[sAxiReadSlaves][0][rdata][31]_i_1_n_0                                                                                                                                                                                                                                                                                                                               | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                9 |             34 |         3.78 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_AxiStreamMux/v[arbCnt]                                                                                                                                                                                                                                                                                                              | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               10 |             34 |         3.40 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_AxiStreamMux/AxiStreamPipeline_1/v[mAxisMaster][1][tUser]                                                                                                                                                                                                                                                                           | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               11 |             34 |         3.09 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_AxiLiteAsync/GEN_ASYNC.U_ReadMastToSlaveFifo/U_RD_FSM/enb                                                                                                                                                                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                                 |                8 |             34 |         4.25 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_AxiStreamMux/AxiStreamPipeline_1/v[mAxisMaster][0][tUser]                                                                                                                                                                                                                                                                           | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               11 |             34 |         3.09 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/Monitor_INST/v[ackToutCnt]                                                                                                                                                                                                                                                                                                 | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/Monitor_INST/rin[ackToutCnt]                                                                                                                                                                                                                                                                                                           |                5 |             34 |         6.80 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_AxiStreamMux/AxiStreamPipeline_1/v[sAxisSlave][tReady]1                                                                                                                                                                                                                                                                             | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               18 |             35 |         1.94 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_SRPv3/v[mAxilReadMaster][arprot]                                                                                                                                                                                                                                                                                                                            | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               15 |             35 |         2.33 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/PACKET_RATE[0].U_AxiStreamMon/r[accum][39]_i_2_n_0                                                                                                                                                                                                                                                                         | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/PACKET_RATE[0].U_AxiStreamMon/rin[accum][29]                                                                                                                                                                                                                                                                                           |                5 |             36 |         7.20 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_AXIS_MON/GEN_VEC[1].U_AxiStreamMon/r[accum][39]_i_2_n_0                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_AXIS_MON/GEN_VEC[1].U_AxiStreamMon/rin[accum][31]                                                                                                                                                                                                                                                                                                                       |                5 |             36 |         7.20 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_AxiLiteAsync/GEN_ASYNC.U_WriteDataSlaveToMastFifo/U_RD_FSM/enb                                                                                                                                                                                                                                             |                                                                                                                                                                                                                                                                                                                                                                                                 |               10 |             36 |         3.60 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_AXIS_MON/GEN_VEC[0].U_AxiStreamMon/r[accum][39]_i_2_n_0                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_AXIS_MON/GEN_VEC[0].U_AxiStreamMon/rin[accum][31]                                                                                                                                                                                                                                                                                                                       |                5 |             36 |         7.20 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/PACKET_RATE[1].U_AxiStreamMon/r[accum][39]_i_2_n_0                                                                                                                                                                                                                                                                         | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/PACKET_RATE[1].U_AxiStreamMon/rin[accum][29]                                                                                                                                                                                                                                                                                           |                5 |             36 |         7.20 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/PACKET_RATE[1].U_AxiStreamMon/r[accum][39]_i_2_n_0                                                                                                                                                                                                                                                                         | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/PACKET_RATE[1].U_AxiStreamMon/rin[accum][29]                                                                                                                                                                                                                                                                                           |                5 |             36 |         7.20 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/PACKET_RATE[0].U_AxiStreamMon/r[accum][39]_i_2_n_0                                                                                                                                                                                                                                                                         | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/PACKET_RATE[0].U_AxiStreamMon/rin[accum][29]                                                                                                                                                                                                                                                                                           |                5 |             36 |         7.20 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/GEN_REG.SyncStatusVec_Inst/SyncOneShotCntVec_Inst/GEN_ASYNC.U_FIFO/U_RD_FSM/enb                                                                                                                                                                                                               |                                                                                                                                                                                                                                                                                                                                                                                                 |                3 |             37 |        12.33 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/GEN_REG.SyncStatusVec_Inst/SyncOneShotCntVec_Inst/p_0_in                                                                                                                                                                                                                                      |                                                                                                                                                                                                                                                                                                                                                                                                 |               17 |             37 |         2.18 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | dbg_hub/inst/BSCANID.u_xsdbm_id/CORE_XSDB.UUT_MASTER/U_ICON_INTERFACE/U_CMD1/ctl_reg[0]                                                                                                                                                                                                                                                                                                         |               13 |             39 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/PACKET_RATE[1].U_AxiStreamMon/Sync_bandwidth/U_dataOut/GEN_ASYNC.FifoAsync_1/U_RD_FSM/enb                                                                                                                                                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                                 |                3 |             40 |        13.33 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/PACKET_RATE[0].U_AxiStreamMon/SyncOut_frameRate/GEN_ASYNC.FifoAsync_1/U_WR_FSM/wea                                                                                                                                                                                                                                         |                                                                                                                                                                                                                                                                                                                                                                                                 |                3 |             40 |        13.33 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_AxiLiteAsync/GEN_ASYNC.U_ReadMastToSlaveFifo/U_WR_FSM/wea                                                                                                                                                                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                                 |                3 |             40 |        13.33 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/PACKET_RATE[1].U_AxiStreamMon/SyncOut_frameRate/GEN_ASYNC.FifoAsync_1/U_WR_FSM/wea                                                                                                                                                                                                                                         |                                                                                                                                                                                                                                                                                                                                                                                                 |                3 |             40 |        13.33 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/PACKET_RATE[1].U_AxiStreamMon/v[updated]                                                                                                                                                                                                                                                                                   | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                7 |             40 |         5.71 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/AxiLiteRegItf_INST/U_resendCnt/GEN_ASYNC.FifoAsync_1/U_WR_FSM/wea                                                                                                                                                                                                                                                          |                                                                                                                                                                                                                                                                                                                                                                                                 |                3 |             40 |        13.33 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/AxiLiteRegItf_INST/U_reconCnt/GEN_ASYNC.FifoAsync_1/U_WR_FSM/wea                                                                                                                                                                                                                                                           |                                                                                                                                                                                                                                                                                                                                                                                                 |                3 |             40 |        13.33 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/PACKET_RATE[1].U_AxiStreamMon/SyncOut_frameRate/GEN_ASYNC.FifoAsync_1/U_WR_FSM/wea                                                                                                                                                                                                                                         |                                                                                                                                                                                                                                                                                                                                                                                                 |                3 |             40 |        13.33 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/PACKET_RATE[1].U_AxiStreamMon/Sync_bandwidth/U_dataOut/GEN_ASYNC.FifoAsync_1/U_RD_FSM/enb                                                                                                                                                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                                 |                3 |             40 |        13.33 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/PACKET_RATE[1].U_AxiStreamMon/r_reg[updated_n_0_]                                                                                                                                                                                                                                                                          | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/PACKET_RATE[1].U_AxiStreamMon/Sync_bandwidth/r_reg[reset_n_0_]                                                                                                                                                                                                                                                                         |                7 |             40 |         5.71 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/PACKET_RATE[1].U_AxiStreamMon/r_reg[updated_n_0_]                                                                                                                                                                                                                                                                          | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/PACKET_RATE[1].U_AxiStreamMon/Sync_bandwidth/r_reg[reset_n_0_]                                                                                                                                                                                                                                                                         |                7 |             40 |         5.71 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/PACKET_RATE[1].U_AxiStreamMon/v[updated]                                                                                                                                                                                                                                                                                   | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                6 |             40 |         6.67 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/PACKET_RATE[0].U_AxiStreamMon/Sync_bandwidth/U_dataOut/GEN_ASYNC.FifoAsync_1/U_RD_FSM/enb                                                                                                                                                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                                 |                3 |             40 |        13.33 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_AXIS_MON/GEN_VEC[0].U_AxiStreamMon/r_reg[updated_n_0_]                                                                                                                                                                                                                                                                                                      | U_Core/GEN_ETH.U_Rudp/U_AXIS_MON/GEN_VEC[0].U_AxiStreamMon/Sync_bandwidth/r_reg[reset_n_0_]                                                                                                                                                                                                                                                                                                     |               11 |             40 |         3.64 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/PACKET_RATE[0].U_AxiStreamMon/v[updated]                                                                                                                                                                                                                                                                                   | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               10 |             40 |         4.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/PACKET_RATE[0].U_AxiStreamMon/r_reg[updated_n_0_]                                                                                                                                                                                                                                                                          | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/PACKET_RATE[0].U_AxiStreamMon/Sync_bandwidth/r_reg[reset_n_0_]                                                                                                                                                                                                                                                                         |                9 |             40 |         4.44 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_AXIS_MON/GEN_VEC[1].U_AxiStreamMon/r_reg[updated_n_0_]                                                                                                                                                                                                                                                                                                      | U_Core/GEN_ETH.U_Rudp/U_AXIS_MON/GEN_VEC[1].U_AxiStreamMon/Sync_bandwidth/r_reg[reset_n_0_]                                                                                                                                                                                                                                                                                                     |               12 |             40 |         3.33 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_AXIS_MON/GEN_VEC[1].U_AxiStreamMon/v[updated]                                                                                                                                                                                                                                                                                                               | U_Core/GEN_ETH.U_Rudp/U_AXIS_MON/U_RstSync/syncRst                                                                                                                                                                                                                                                                                                                                              |                7 |             40 |         5.71 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/PACKET_RATE[0].U_AxiStreamMon/Sync_bandwidth/U_dataOut/GEN_ASYNC.FifoAsync_1/U_RD_FSM/enb                                                                                                                                                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                                 |                3 |             40 |        13.33 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_AXIS_MON/GEN_VEC[0].U_AxiStreamMon/v[updated]                                                                                                                                                                                                                                                                                                               | U_Core/GEN_ETH.U_Rudp/U_AXIS_MON/U_RstSync/syncRst                                                                                                                                                                                                                                                                                                                                              |                7 |             40 |         5.71 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/AxiLiteRegItf_INST/U_validCnt/GEN_ASYNC.FifoAsync_1/U_WR_FSM/wea                                                                                                                                                                                                                                                           |                                                                                                                                                                                                                                                                                                                                                                                                 |                3 |             40 |        13.33 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/AxiLiteRegItf_INST/U_resendCnt/GEN_ASYNC.FifoAsync_1/U_WR_FSM/wea                                                                                                                                                                                                                                                          |                                                                                                                                                                                                                                                                                                                                                                                                 |                3 |             40 |        13.33 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/AxiLiteRegItf_INST/U_dropCnt/GEN_ASYNC.FifoAsync_1/U_WR_FSM/wea                                                                                                                                                                                                                                                            |                                                                                                                                                                                                                                                                                                                                                                                                 |                3 |             40 |        13.33 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/AxiLiteRegItf_INST/U_validCnt/GEN_ASYNC.FifoAsync_1/U_WR_FSM/wea                                                                                                                                                                                                                                                           |                                                                                                                                                                                                                                                                                                                                                                                                 |                3 |             40 |        13.33 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/AxiLiteRegItf_INST/U_dropCnt/GEN_ASYNC.FifoAsync_1/U_WR_FSM/wea                                                                                                                                                                                                                                                            |                                                                                                                                                                                                                                                                                                                                                                                                 |                3 |             40 |        13.33 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/PACKET_RATE[0].U_AxiStreamMon/v[updated]                                                                                                                                                                                                                                                                                   | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                6 |             40 |         6.67 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/PACKET_RATE[0].U_AxiStreamMon/r_reg[updated_n_0_]                                                                                                                                                                                                                                                                          | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/PACKET_RATE[0].U_AxiStreamMon/Sync_bandwidth/r_reg[reset_n_0_]                                                                                                                                                                                                                                                                         |                6 |             40 |         6.67 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/PACKET_RATE[0].U_AxiStreamMon/SyncOut_frameRate/GEN_ASYNC.FifoAsync_1/U_WR_FSM/wea                                                                                                                                                                                                                                         |                                                                                                                                                                                                                                                                                                                                                                                                 |                3 |             40 |        13.33 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/AxiLiteRegItf_INST/U_reconCnt/GEN_ASYNC.FifoAsync_1/U_WR_FSM/wea                                                                                                                                                                                                                                                           |                                                                                                                                                                                                                                                                                                                                                                                                 |                3 |             40 |        13.33 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | u_ila_0/inst/ila_core_inst/u_ila_regs/TC_SRL[0].tc_srl_reg/shift_en_o                                                                                                                                                                                                                                                                                                               |                                                                                                                                                                                                                                                                                                                                                                                                 |                9 |             41 |         4.56 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/GEN_DEPACKER.DEPACKER_V2.U_Depacketizer/sAxisSlave[tReady]                                                                                                                                                                                                                                                                            | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               11 |             41 |         3.73 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_SRPv3/RX_FIFO/U_Pipe/v[mSideBand][1]                                                                                                                                                                                                                                                                                                                        | U_Core/GEN_ETH.U_Rudp/U_SRPv3/r_reg[rxRst]__0                                                                                                                                                                                                                                                                                                                                                   |                9 |             42 |         4.67 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_SRPv3/RX_FIFO/U_Pipe/v[mSideBand][0]                                                                                                                                                                                                                                                                                                                        | U_Core/GEN_ETH.U_Rudp/U_SRPv3/r_reg[rxRst]__0                                                                                                                                                                                                                                                                                                                                                   |                9 |             42 |         4.67 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_SRPv3/RX_FIFO/U_MasterResize/GEN_RESIZE.U_Resize/p_0_in                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_SRPv3/r_reg[rxRst]__0                                                                                                                                                                                                                                                                                                                                                   |                8 |             42 |         5.25 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_SRPv3/RX_FIFO/U_Pipe/v[sAxisSlave][tReady]1                                                                                                                                                                                                                                                                                                                 | U_Core/GEN_ETH.U_Rudp/U_SRPv3/r_reg[rxRst]__0                                                                                                                                                                                                                                                                                                                                                   |                7 |             43 |         6.14 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/U_XBAR/v[mAxiWriteMasters][3][awprot]                                                                                                                                                                                                                                                                                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               11 |             43 |         3.91 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/U_XBAR/v[mAxiWriteMasters][2][awprot]                                                                                                                                                                                                                                                                                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               12 |             43 |         3.58 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/U_XBAR/v[mAxiWriteMasters][0][awprot]                                                                                                                                                                                                                                                                                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               13 |             43 |         3.31 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_XBAR/v[mAxiWriteMasters][3][awprot]                                                                                                                                                                                                                                                                                                                         | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               11 |             43 |         3.91 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_App/U_XBAR/v[mAxiWriteMasters][1][awprot]                                                                                                                                                                                                                                                                                                                                         | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |                9 |             43 |         4.78 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_App/U_XBAR/v[mAxiWriteMasters][0][awprot]                                                                                                                                                                                                                                                                                                                                         | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               10 |             43 |         4.30 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_XBAR/v[mAxiWriteMasters][1][awprot]                                                                                                                                                                                                                                                                                                                         | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               10 |             43 |         4.30 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_XBAR/v[mAxiWriteMasters][2][awprot]                                                                                                                                                                                                                                                                                                                         | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               10 |             43 |         4.30 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_UDP/IpV4Engine_Inst/U_IpV4EngineRx/v[txMaster][tData][111]                                                                                                                                                                                                                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               16 |             48 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/PACKET_RATE[0].U_AxiStreamMon/Sync_bandwidth/U_dataOut/GEN_ASYNC.FifoAsync_1/U_WR_FSM/wea                                                                                                                                                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                                 |                3 |             48 |        16.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/RxFSM_INST/r[rxParam][timeoutUnit][7]_i_1_n_0                                                                                                                                                                                                                                                                              | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               20 |             48 |         2.40 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/RxFSM_INST/r[rxParam][timeoutUnit][7]_i_1_n_0                                                                                                                                                                                                                                                                              | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               23 |             48 |         2.09 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_AxiLiteAsync/GEN_ASYNC.U_WriteDataSlaveToMastFifo/U_WR_FSM/wea                                                                                                                                                                                                                                             |                                                                                                                                                                                                                                                                                                                                                                                                 |                3 |             48 |        16.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthReg/GEN_REG.SyncStatusVec_Inst/SyncOneShotCntVec_Inst/GEN_ASYNC.U_FIFO/U_WR_FSM/wea                                                                                                                                                                                                               |                                                                                                                                                                                                                                                                                                                                                                                                 |                3 |             48 |        16.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/PACKET_RATE[0].U_AxiStreamMon/Sync_bandwidth/U_dataOut/GEN_ASYNC.FifoAsync_1/U_WR_FSM/wea                                                                                                                                                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                                 |                3 |             48 |        16.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/PACKET_RATE[1].U_AxiStreamMon/Sync_bandwidth/U_dataOut/GEN_ASYNC.FifoAsync_1/U_WR_FSM/wea                                                                                                                                                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                                 |                3 |             48 |        16.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/PACKET_RATE[1].U_AxiStreamMon/Sync_bandwidth/U_dataOut/GEN_ASYNC.FifoAsync_1/U_WR_FSM/wea                                                                                                                                                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                                 |                3 |             48 |        16.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_XBAR/v[mAxiWriteMasters][0][awprot]                                                                                                                                                                                                                                                                                                                         | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               12 |             52 |         4.33 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/U_XBAR/v[mAxiWriteMasters][4][awprot]                                                                                                                                                                                                                                                                                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               10 |             56 |         5.60 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_SRPv3/Sync_Rst_1/syncRst                                                                                                                                                                                                                                                                                                                                                |               16 |             57 |         3.56 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_local_clock_reset_block/CLK |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_core/ten_gig_eth_pcs_pma_inst/G_IS_BASER.ten_gig_eth_pcs_pma_inst/BASER.ten_gig_eth_pcs_pma_inst/pcs_top_i/rx_pcs_i/rxreset_4                                                                                                                        |               13 |             58 |         4.46 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/U_XBAR/v[mAxiWriteMasters][6][awprot]                                                                                                                                                                                                                                                                                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               15 |             58 |         3.87 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_UDP/IpV4Engine_Inst/U_IpV4EngineTx/v[tData][111]                                                                                                                                                                                                                                                                                                            | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               28 |             62 |         2.21 |
|  dbg_hub/inst/BSCANID.u_xsdbm_id/itck_i                                                                                                                                 |                                                                                                                                                                                                                                                                                                                                                                                     |                                                                                                                                                                                                                                                                                                                                                                                                 |               28 |             63 |         2.25 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/PACKET_RATE[1].U_AxiStreamMon/U_packetRate/v[updated]                                                                                                                                                                                                                                                                      |                                                                                                                                                                                                                                                                                                                                                                                                 |                8 |             64 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_AXIS_MON/GEN_VEC[1].U_AxiStreamMon/U_packetRate/v[updated]                                                                                                                                                                                                                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                                 |               11 |             64 |         5.82 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_AXIS_MON/GEN_VEC[1].U_AxiStreamMon/r_reg[frameSent]__0                                                                                                                                                                                                                                                                                                      | U_Core/GEN_ETH.U_Rudp/U_AXIS_MON/U_RstSync/syncRst                                                                                                                                                                                                                                                                                                                                              |                8 |             64 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_AXIS_MON/GEN_VEC[0].U_AxiStreamMon/Sync_frameSize/U_GreaterThan/obValid                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_AXIS_MON/GEN_VEC[0].U_AxiStreamMon/Sync_frameSize/U_rstStat/Sync_Pulse/risingEdge                                                                                                                                                                                                                                                                                       |               26 |             64 |         2.46 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_AXIS_MON/GEN_VEC[0].U_AxiStreamMon/U_packetRate/U_Sync/U_GreaterThan/obValid                                                                                                                                                                                                                                                                                | U_Core/GEN_ETH.U_Rudp/U_AXIS_MON/GEN_VEC[0].U_AxiStreamMon/U_packetRate/U_Sync/U_rstStat/Sync_Pulse/risingEdge                                                                                                                                                                                                                                                                                  |               16 |             64 |         4.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_AXIS_MON/GEN_VEC[0].U_AxiStreamMon/U_packetRate/v[updated]                                                                                                                                                                                                                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                                 |               10 |             64 |         6.40 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_AXIS_MON/GEN_VEC[0].U_AxiStreamMon/r_reg[frameSent]__0                                                                                                                                                                                                                                                                                                      | U_Core/GEN_ETH.U_Rudp/U_AXIS_MON/U_RstSync/syncRst                                                                                                                                                                                                                                                                                                                                              |                8 |             64 |         8.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_AXIS_MON/r_reg[we_n_0_]                                                                                                                                                                                                                                                                                                                                     |                                                                                                                                                                                                                                                                                                                                                                                                 |                4 |             64 |        16.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_AXIS_MON/GEN_VEC[1].U_AxiStreamMon/Sync_frameSize/U_GreaterThan/obValid                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_AXIS_MON/GEN_VEC[1].U_AxiStreamMon/Sync_frameSize/U_rstStat/Sync_Pulse/risingEdge                                                                                                                                                                                                                                                                                       |               17 |             64 |         3.76 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_UDP/IpV4Engine_Inst/U_IpV4EngineRx/v[txMaster][tData][63]                                                                                                                                                                                                                                                                                                   | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               30 |             64 |         2.13 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_AXIS_MON/GEN_VEC[1].U_AxiStreamMon/U_packetRate/U_Sync/U_GreaterThan/obValid                                                                                                                                                                                                                                                                                | U_Core/GEN_ETH.U_Rudp/U_AXIS_MON/GEN_VEC[1].U_AxiStreamMon/U_packetRate/U_Sync/U_rstStat/Sync_Pulse/risingEdge                                                                                                                                                                                                                                                                                  |               22 |             64 |         2.91 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/PACKET_RATE[0].U_AxiStreamMon/U_packetRate/v[updated]                                                                                                                                                                                                                                                                      |                                                                                                                                                                                                                                                                                                                                                                                                 |                9 |             64 |         7.11 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_UDP/IpV4Engine_Inst/U_IpV4EngineTx/v[tData][47]                                                                                                                                                                                                                                                                                                             | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               29 |             64 |         2.21 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/RxFSM_INST/r[rxParam][retransTout][15]_i_1_n_0                                                                                                                                                                                                                                                                             | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               28 |             64 |         2.29 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/TxFSM_INST/r[tspSsiMaster][data][63]_i_1_n_0                                                                                                                                                                                                                                                                               | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               25 |             64 |         2.56 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/RxFSM_INST/r[rxParam][retransTout][15]_i_1_n_0                                                                                                                                                                                                                                                                             | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               23 |             64 |         2.78 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_Tx/U_Csum/r[tData][127]_i_1_n_0                                                                                                                                                                                                                                                                      | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/U_phyRst/r[shift][2]                                                                                                                                                                                                                                                                                      |               15 |             64 |         4.27 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_Tx/U_Csum/v[tData][8]                                                                                                                                                                                                                                                                                | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/U_phyRst/r[shift][2]                                                                                                                                                                                                                                                                                      |               16 |             64 |         4.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/TxFSM_INST/r[tspSsiMaster][data][63]_i_1_n_0                                                                                                                                                                                                                                                                               | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               26 |             64 |         2.46 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_Rx/U_Csum/r[tData][63]_i_1_n_0                                                                                                                                                                                                                                                                       | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/U_phyRst/r[shift][2]                                                                                                                                                                                                                                                                                      |               16 |             64 |         4.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/PACKET_RATE[0].U_AxiStreamMon/U_packetRate/v[updated]                                                                                                                                                                                                                                                                      |                                                                                                                                                                                                                                                                                                                                                                                                 |               10 |             64 |         6.40 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/PACKET_RATE[1].U_AxiStreamMon/U_packetRate/v[updated]                                                                                                                                                                                                                                                                      |                                                                                                                                                                                                                                                                                                                                                                                                 |                9 |             64 |         7.11 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | u_ila_0/inst/ila_core_inst/u_ila_reset_ctrl/Q[0]                                                                                                                                                                                                                                                                                                                                                |               19 |             66 |         3.47 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/GEN_PACKER.PACKER_V2.U_Packetizer/U_Output/v[mAxisMaster][0][tUser]                                                                                                                                                                                                                                                                   | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               34 |             66 |         1.94 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/GEN_PACKER.PACKER_V2.U_Packetizer/U_Output/v[mAxisMaster][1][tUser]                                                                                                                                                                                                                                                                   | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               33 |             66 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/GEN_PACKER.PACKER_V2.U_Packetizer/U_Output/v[mAxisMaster][1][tUser]                                                                                                                                                                                                                                                                   | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               20 |             66 |         3.30 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/GEN_PACKER.PACKER_V2.U_Packetizer/U_Output/v[mAxisMaster][0][tUser]                                                                                                                                                                                                                                                                   | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               20 |             66 |         3.30 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_SRPv3/v[mAxilWriteMaster][wdata]                                                                                                                                                                                                                                                                                                                            | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               35 |             67 |         1.91 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/GEN_PACKER.PACKER_V2.U_Packetizer/U_Output/v[sAxisSlave][tReady]1                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               28 |             67 |         2.39 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/GEN_PACKER.PACKER_V2.U_Packetizer/U_Output/v[sAxisSlave][tReady]1                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               22 |             67 |         3.05 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_Tx/U_Csum/Fifo_Trans/GEN_INFERRED.FIFO_SYNC_Gen.FifoSync_Inst/U_RD_FSM/enb                                                                                                                                                                                                                           |                                                                                                                                                                                                                                                                                                                                                                                                 |                5 |             69 |        13.80 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_local_clock_reset_block/txreset_txusrclk2_sync_i/txreset_txusrclk2                                                                                                                                                                                   |               34 |             71 |         2.09 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/GEN_DEPACKER.DEPACKER_V2.U_Depacketizer/sAxisSlave[tReady]                                                                                                                                                                                                                                                                            | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               23 |             72 |         3.13 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_local_clock_reset_block/CLK |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_core/ten_gig_eth_pcs_pma_inst/G_IS_BASER.ten_gig_eth_pcs_pma_inst/BASER.ten_gig_eth_pcs_pma_inst/pcs_top_i/rx_pcs_i/rx_pcs_fsm_i/mcp1_rx_ebuff_ctrl[7]_i_1_n_0                                                                                       |               15 |             72 |         4.80 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/U_TspIn/p_0_in                                                                                                                                                                                                                                                                                                             | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               38 |             73 |         1.92 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/U_TspIn/p_0_in                                                                                                                                                                                                                                                                                                             | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               36 |             73 |         2.03 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_RxFifo/U_Fifo/fifoRst                                                                                                                                                                                                                                                                                            |               20 |             74 |         3.70 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_core/ten_gig_eth_pcs_pma_inst/G_IS_BASER.ten_gig_eth_pcs_pma_inst/BASER.ten_gig_eth_pcs_pma_inst/ebuff_gen.rx_elastic_buffer_i/rx_elastic_buffer_i/asynch_fifo_i/dp_ram_i/rd_data[73]_i_1_n_0                                            |                                                                                                                                                                                                                                                                                                                                                                                                 |               26 |             74 |         2.85 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_Rx/U_Csum/r[byteCnt][13]_i_1_n_0                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/U_phyRst/r[shift][2]                                                                                                                                                                                                                                                                                      |               26 |             78 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/GEN_DEPACKER.DEPACKER_V2.U_Depacketizer/v[outputAxisMaster][0][tData]                                                                                                                                                                                                                                                                 | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               40 |             80 |         2.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_AXIS_MON/GEN_VEC[0].U_AxiStreamMon/Sync_bandwidth/U_GreaterThan/obValid                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_AXIS_MON/GEN_VEC[0].U_AxiStreamMon/Sync_bandwidth/U_rstStat/Sync_Pulse/risingEdge                                                                                                                                                                                                                                                                                       |               31 |             80 |         2.58 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_Rx/U_Import/U_10G.U_XGMII/U_CrcFifo/GEN_INFERRED.FIFO_SYNC_Gen.FifoSync_Inst/U_WR_FSM/wea                                                                                                                                                                                                            |                                                                                                                                                                                                                                                                                                                                                                                                 |                5 |             80 |        16.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/TspFifoOut_INST/U_MasterResize/GEN_RESIZE.U_Resize/r[obMaster][tData][127]_i_1_n_0                                                                                                                                                                                                                                         | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               44 |             80 |         1.82 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_Tx/U_Csum/Fifo_Trans/GEN_INFERRED.FIFO_SYNC_Gen.FifoSync_Inst/U_WR_FSM/wea                                                                                                                                                                                                                           |                                                                                                                                                                                                                                                                                                                                                                                                 |                5 |             80 |        16.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/TspFifoOut_INST/U_MasterResize/GEN_RESIZE.U_Resize/r[obMaster][tData][127]_i_1_n_0                                                                                                                                                                                                                                         | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               39 |             80 |         2.05 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_AXIS_MON/GEN_VEC[1].U_AxiStreamMon/Sync_bandwidth/U_GreaterThan/obValid                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_AXIS_MON/GEN_VEC[1].U_AxiStreamMon/Sync_bandwidth/U_rstStat/Sync_Pulse/risingEdge                                                                                                                                                                                                                                                                                       |               23 |             80 |         3.48 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_Tx/U_Export/U_10G.U_XGMII/DATA_MUX/U_MasterResize/GEN_RESIZE.U_Resize/p_0_in                                                                                                                                                                                                                         | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/U_phyRst/r[shift][2]                                                                                                                                                                                                                                                                                      |               27 |             81 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/TspFifoOut_INST/U_MasterResize/GEN_RESIZE.U_Resize/r[obMaster][tData][63]_i_1_n_0                                                                                                                                                                                                                                          | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               45 |             81 |         1.80 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_Rx/U_Import/U_10G.U_XGMII/U_Resize/r_reg[obMaster][tData]0[127]                                                                                                                                                                                                                                      | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/U_phyRst/r[shift][2]                                                                                                                                                                                                                                                                                      |               43 |             81 |         1.88 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/TspFifoOut_INST/U_MasterResize/GEN_RESIZE.U_Resize/r[obMaster][tData][63]_i_1_n_0                                                                                                                                                                                                                                          | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               39 |             81 |         2.08 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_Rx/U_Import/U_10G.U_XGMII/U_Resize/r_reg[obMaster][tData]0[47]                                                                                                                                                                                                                                       | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/U_phyRst/r[shift][2]                                                                                                                                                                                                                                                                                      |               43 |             81 |         1.88 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/AppFifoOut_INST/U_Pipe/v[mSideBand][1]                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/s_rstFifo                                                                                                                                                                                                                                                                                                                              |               24 |             81 |         3.38 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/AppFifoOut_INST/U_Pipe/v[mSideBand][0]                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/s_rstFifo                                                                                                                                                                                                                                                                                                                              |               24 |             81 |         3.38 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_Tx/U_Export/U_10G.U_XGMII/DATA_MUX/U_Pipe/v[mSideBand][1]                                                                                                                                                                                                                                            | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/U_phyRst/r[shift][2]                                                                                                                                                                                                                                                                                      |               36 |             82 |         2.28 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/AppFifoOut_INST/U_Pipe/v[sAxisSlave][tReady]1                                                                                                                                                                                                                                                                              | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/s_rstFifo                                                                                                                                                                                                                                                                                                                              |               24 |             82 |         3.42 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_Tx/U_Export/U_10G.U_XGMII/DATA_MUX/U_Pipe/v[mSideBand][0]                                                                                                                                                                                                                                            | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/U_phyRst/r[shift][2]                                                                                                                                                                                                                                                                                      |               35 |             82 |         2.34 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_Tx/U_Export/U_10G.U_XGMII/DATA_MUX/U_Pipe/v[sAxisSlave][tReady]1                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/U_phyRst/r[shift][2]                                                                                                                                                                                                                                                                                      |               34 |             83 |         2.44 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_Tx/U_Export/U_10G.U_XGMII/U_CrcFifo/GEN_INFERRED.FIFO_SYNC_Gen.FifoSync_Inst/U_WR_FSM/wea                                                                                                                                                                                                            |                                                                                                                                                                                                                                                                                                                                                                                                 |                6 |             84 |        14.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_SRPv3/RX_FIFO/U_SlaveResize/GEN_RESIZE.U_Resize/r[obMaster][tData][63]_i_1_n_0                                                                                                                                                                                                                                                                              | U_Core/GEN_ETH.U_Rudp/U_SRPv3/Sync_Rst_1/syncRst                                                                                                                                                                                                                                                                                                                                                |               32 |             87 |         2.72 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/AppFifoOut_INST/U_Pipe/v[mSideBand][1]                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/s_rstFifo                                                                                                                                                                                                                                                                                                                              |               28 |             88 |         3.14 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_SRPv3/RX_FIFO/U_SlaveResize/GEN_RESIZE.U_Resize/r[obMaster][tData][127]_i_1_n_0                                                                                                                                                                                                                                                                             | U_Core/GEN_ETH.U_Rudp/U_SRPv3/Sync_Rst_1/syncRst                                                                                                                                                                                                                                                                                                                                                |               32 |             88 |         2.75 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/AppFifoOut_INST/U_Pipe/v[mSideBand][0]                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/s_rstFifo                                                                                                                                                                                                                                                                                                                              |               28 |             88 |         3.14 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_AxiStreamDeMux/GEN_VEC[0].U_Pipeline/v[mAxisMaster][1][tUser]                                                                                                                                                                                                                                                                       | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               28 |             89 |         3.18 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_SRPv3/TX_FIFO/U_Pipe/v[mSideBand][0]                                                                                                                                                                                                                                                                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               29 |             89 |         3.07 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_SRPv3/TX_FIFO/U_MasterResize/GEN_RESIZE.U_Resize/p_0_in                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               39 |             89 |         2.28 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_SRPv3/TX_FIFO/U_Pipe/v[mSideBand][1]                                                                                                                                                                                                                                                                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               29 |             89 |         3.07 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/GEN_DEPACKER.DEPACKER_V2.U_Depacketizer/U_Output/v[mAxisMaster][1][tUser]                                                                                                                                                                                                                                                             | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               30 |             89 |         2.97 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/GEN_DEPACKER.DEPACKER_V2.U_Depacketizer/U_Output/v[mAxisMaster][0][tUser]                                                                                                                                                                                                                                                             | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               30 |             89 |         2.97 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_AxiStreamDeMux/sAxisSlave[tReady]                                                                                                                                                                                                                                                                                                   | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               40 |             89 |         2.22 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_AxiStreamDeMux/GEN_VEC[0].U_Pipeline/v[mAxisMaster][0][tUser]                                                                                                                                                                                                                                                                       | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               28 |             89 |         3.18 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_SRPv3/U_Limiter/r[txMaster][tData][63]_i_1_n_0                                                                                                                                                                                                                                                                                                              | U_Core/GEN_ETH.U_Rudp/U_SRPv3/Sync_Rst_1/syncRst                                                                                                                                                                                                                                                                                                                                                |               30 |             89 |         2.97 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_AxiStreamMux/AxiStreamPipeline_1/v[mAxisMaster][0][tUser]                                                                                                                                                                                                                                                                           | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               28 |             89 |         3.18 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_AxiStreamMux/AxiStreamPipeline_1/v[mAxisMaster][1][tUser]                                                                                                                                                                                                                                                                           | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               28 |             89 |         3.18 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/AppFifoOut_INST/U_Pipe/v[sAxisSlave][tReady]1                                                                                                                                                                                                                                                                              | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/s_rstFifo                                                                                                                                                                                                                                                                                                                              |               36 |             89 |         2.47 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_AxiStreamMux/v[arbCnt]                                                                                                                                                                                                                                                                                                              | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               37 |             89 |         2.41 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/GEN_DEPACKER.DEPACKER_V2.U_Depacketizer/U_Output/v[sAxisSlave][tReady]1                                                                                                                                                                                                                                                               | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               36 |             90 |         2.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_AxiStreamMux/AxiStreamPipeline_1/v[sAxisSlave][tReady]1                                                                                                                                                                                                                                                                             | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               43 |             90 |         2.09 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_AxiStreamDeMux/GEN_VEC[0].U_Pipeline/v[sAxisSlave][tReady]1                                                                                                                                                                                                                                                                         | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               35 |             90 |         2.57 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_SRPv3/TX_FIFO/U_Pipe/v[sAxisSlave][tReady]1                                                                                                                                                                                                                                                                                                                 | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               35 |             90 |         2.57 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_UDP/UdpEngine_Inst/U_UdpEngineRx/v[serverRemotePort][2]                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               35 |             96 |         2.74 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_UDP/UdpEngine_Inst/U_UdpEngineRx/v[serverRemotePort][1]                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               36 |             96 |         2.67 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_UDP/UdpEngine_Inst/U_UdpEngineRx/v[serverRemotePort][0]                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               35 |             96 |         2.74 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_UDP/UdpEngine_Inst/U_UdpEngineRx/r[tData][127]_i_1_n_0                                                                                                                                                                                                                                                                                                      | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               34 |             96 |         2.82 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_UDP/IpV4Engine_Inst/U_ArpEngine/r[tData][1][127]_i_1_n_0                                                                                                                                                                                                                                                                                                    | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               54 |             96 |         1.78 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_Tx/U_Csum/v[ipv4Hdr][17]                                                                                                                                                                                                                                                                             | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/U_phyRst/r[shift][2]                                                                                                                                                                                                                                                                                      |               21 |             96 |         4.57 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_local_clock_reset_block/CLK | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_core/ten_gig_eth_pcs_pma_inst/G_IS_BASER.ten_gig_eth_pcs_pma_inst/BASER.ten_gig_eth_pcs_pma_inst/ebuff_gen.rx_elastic_buffer_i/rx_elastic_buffer_i/asynch_fifo_i/dp_ram_i/E[0]                                                           |                                                                                                                                                                                                                                                                                                                                                                                                 |                6 |             96 |        16.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_UDP/IpV4Engine_Inst/U_ArpEngine/r[tData][0][95]_i_1_n_0                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               49 |             96 |         1.96 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/U_AxiVersion/GEN_DEVICE_DNA.DeviceDna_1/GEN_ULTRA_SCALE.DeviceDnaUltraScale_Inst/r[dnaValue][93]_i_1_n_0                                                                                                                                                                                                                                                                     | U_Core/U_AxiVersion/GEN_DEVICE_DNA.DeviceDna_1/GEN_ULTRA_SCALE.DeviceDnaUltraScale_Inst/RstSync_Inst/syncRst                                                                                                                                                                                                                                                                                    |               32 |             99 |         3.09 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | u_ila_0/inst/ila_core_inst/u_ila_regs/reg_srl_fff/shift_en_o                                                                                                                                                                                                                                                                                                                        |                                                                                                                                                                                                                                                                                                                                                                                                 |               25 |            103 |         4.12 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_UDP/UdpEngine_Inst/GEN_SERVER.U_UdpEngineTx/v[tData][95]                                                                                                                                                                                                                                                                                                    | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               38 |            108 |         2.84 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_UDP/IpV4Engine_Inst/U_IpV4EngineTx/v[txMaster][tData][111]                                                                                                                                                                                                                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               35 |            112 |         3.20 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_UDP/IpV4Engine_Inst/U_IpV4EngineRx/r[tData][127]_i_1_n_0                                                                                                                                                                                                                                                                                                    | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               29 |            112 |         3.86 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_XVC/U_XvcServer/U_AxisJtagDebugBridge/U_AXIS_JTAG/p_1_in[127]                                                                                                                                                                                                                                                                                               | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               32 |            113 |         3.53 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_Rx/U_Import/U_10G.U_XGMII/crcInit1                                                                                                                                                                                                                                                                               |               23 |            116 |         5.04 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_UDP/IpV4Engine_Inst/U_ArpEngine/r[txArpMaster][tData][127]_i_1_n_0                                                                                                                                                                                                                                                                                          | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               67 |            128 |         1.91 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_UDP/UdpEngine_Inst/U_UdpEngineRx/r[serverMaster][tData][127]_i_1_n_0                                                                                                                                                                                                                                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               42 |            128 |         3.05 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_UDP/IpV4Engine_Inst/U_IcmpEngine/r[tData][127]_i_1_n_0                                                                                                                                                                                                                                                                                                      | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               33 |            128 |         3.88 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_UDP/IpV4Engine_Inst/U_IcmpEngine/p_0_in[127]                                                                                                                                                                                                                                                                                                                | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               34 |            128 |         3.76 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_UDP/IpV4Engine_Inst/U_ArpEngine/r[tData][2][127]_i_1_n_0                                                                                                                                                                                                                                                                                                    | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               70 |            128 |         1.83 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_XVC/U_XvcServer/U_AxisJtagDebugBridge/U_AXIS_JTAG/U_JTAG/r[tms][127]_i_1_n_0                                                                                                                                                                                                                                                                                | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               26 |            128 |         4.92 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_XVC/U_XvcServer/U_AxisJtagDebugBridge/U_AXIS_JTAG/U_JTAG/r[tdo][127]_i_1_n_0                                                                                                                                                                                                                                                                                | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               26 |            128 |         4.92 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_XVC/U_XvcServer/U_AxisJtagDebugBridge/U_AXIS_JTAG/U_JTAG/r[tdi][127]_i_1_n_0                                                                                                                                                                                                                                                                                | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               24 |            128 |         5.33 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_Rx/U_Csum/v[ipv4Len][0]                                                                                                                                                                                                                                                                              | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/U_phyRst/r[shift][2]                                                                                                                                                                                                                                                                                      |               26 |            128 |         4.92 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_UDP/UdpEngine_Inst/GEN_SERVER.U_UdpEngineTx/v[txMaster][tData][127]                                                                                                                                                                                                                                                                                         | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               56 |            128 |         2.29 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_XVC/U_XvcServer/U_AxisJtagDebugBridge/U_AXIS_JTAG/U_JTAG/U_Jtag/v[tdo]                                                                                                                                                                                                                                                                                      | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               27 |            129 |         4.78 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_UDP/UdpEngine_Inst/U_UdpEngineRx/U_Servers/GEN_VEC[2].U_Pipeline/v[mAxisMaster][0][tUser]                                                                                                                                                                                                                                                                   | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               35 |            129 |         3.69 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_UDP/UdpEngine_Inst/U_UdpEngineRx/U_Servers/GEN_VEC[2].U_Pipeline/v[mAxisMaster][1][tUser]                                                                                                                                                                                                                                                                   | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               35 |            129 |         3.69 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_REAL.U_SysMon/U_SysmonIpCore/U0/AXI_LITE_IPIF_I/I_SLAVE_ATTACHMENT/reset2ip_reset                                                                                                                                                                                                                                                                                                    |               25 |            129 |         5.16 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_UDP/UdpEngine_Inst/U_UdpEngineRx/U_Servers/v[masters][2][tData]                                                                                                                                                                                                                                                                                             | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               46 |            129 |         2.80 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_XVC/U_XvcServer/U_AxisJtagDebugBridge/U_AXIS_JTAG/U_MUX/rdyLoc                                                                                                                                                                                                                                                                                              | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               34 |            130 |         3.82 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_UDP/UdpEngine_Inst/U_UdpEngineRx/U_Servers/GEN_VEC[2].U_Pipeline/v[sAxisSlave][tReady]1                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               47 |            130 |         2.77 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_Tx/U_Export/U_10G.U_XGMII/DATA_MUX/U_Fifo/ONE_STAGE.Fifo_1xStage/GEN_INFERRED.FIFO_SYNC_Gen.FifoSync_Inst/U_RD_FSM/enb                                                                                                                                                                               |                                                                                                                                                                                                                                                                                                                                                                                                 |               10 |            135 |        13.50 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_SRPv3/RX_FIFO/U_Fifo/ONE_STAGE.Fifo_1xStage/GEN_INFERRED.FIFO_SYNC_Gen.FifoSync_Inst/GEN_PIPE.U_Pipeline/PIPE_REG.r[mData][1][136]_i_1_n_0                                                                                                                                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_SRPv3/Sync_Rst_1/syncRst                                                                                                                                                                                                                                                                                                                                                |               39 |            137 |         3.51 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_SRPv3/TX_FIFO/U_Fifo/ONE_STAGE.Fifo_1xStage/GEN_INFERRED.FIFO_SYNC_Gen.FifoSync_Inst/GEN_PIPE.U_Pipeline/PIPE_REG.r[mData][1][136]_i_1_n_0                                                                                                                                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               42 |            137 |         3.26 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_SRPv3/RX_FIFO/U_Fifo/ONE_STAGE.Fifo_1xStage/GEN_INFERRED.FIFO_SYNC_Gen.FifoSync_Inst/GEN_PIPE.U_Pipeline/PIPE_REG.r[mData][0][136]_i_1_n_0                                                                                                                                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_SRPv3/Sync_Rst_1/syncRst                                                                                                                                                                                                                                                                                                                                                |               40 |            137 |         3.42 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_RxFifo/U_Fifo/GEN_ASYNC.U_ASYNC_FIFO/U_Fifo/ONE_STAGE.Fifo_1xStage/GEN_INFERRED.FIFO_ASYNC_Gen.FifoAsync_Inst/U_RD_FSM/enb                                                                                                                                                                           |                                                                                                                                                                                                                                                                                                                                                                                                 |               29 |            137 |         4.72 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_RxFifo/U_Fifo/GEN_ASYNC.U_ASYNC_FIFO/U_Fifo/ONE_STAGE.Fifo_1xStage/GEN_INFERRED.FIFO_ASYNC_Gen.FifoAsync_Inst/GEN_PIPE.U_Pipeline/PIPE_REG.r[mData][1][138]_i_1_n_0                                                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_RxFifo/U_Fifo/GEN_ASYNC.U_ASYNC_FIFO/U_Fifo/ONE_STAGE.Fifo_1xStage/GEN_INFERRED.FIFO_ASYNC_Gen.FifoAsync_Inst/U_rdRst/syncRst                                                                                                                                                                                    |               40 |            137 |         3.42 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_RxFifo/U_Fifo/GEN_ASYNC.U_ASYNC_FIFO/U_Fifo/ONE_STAGE.Fifo_1xStage/GEN_INFERRED.FIFO_ASYNC_Gen.FifoAsync_Inst/GEN_PIPE.U_Pipeline/PIPE_REG.r[mData][0][138]_i_1_n_0                                                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_RxFifo/U_Fifo/GEN_ASYNC.U_ASYNC_FIFO/U_Fifo/ONE_STAGE.Fifo_1xStage/GEN_INFERRED.FIFO_ASYNC_Gen.FifoAsync_Inst/U_rdRst/syncRst                                                                                                                                                                                    |               40 |            137 |         3.42 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_SRPv3/TX_FIFO/U_Fifo/ONE_STAGE.Fifo_1xStage/GEN_INFERRED.FIFO_SYNC_Gen.FifoSync_Inst/GEN_PIPE.U_Pipeline/PIPE_REG.r[mData][0][136]_i_1_n_0                                                                                                                                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               42 |            137 |         3.26 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_RxFifo/U_Fifo/GEN_ASYNC.U_ASYNC_FIFO/U_Fifo/ONE_STAGE.Fifo_1xStage/GEN_INFERRED.FIFO_ASYNC_Gen.FifoAsync_Inst/GEN_PIPE.U_Pipeline/v[sRdEn]1                                                                                                                                                          | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_RxFifo/U_Fifo/GEN_ASYNC.U_ASYNC_FIFO/U_Fifo/ONE_STAGE.Fifo_1xStage/GEN_INFERRED.FIFO_ASYNC_Gen.FifoAsync_Inst/U_rdRst/syncRst                                                                                                                                                                                    |               45 |            138 |         3.07 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_SRPv3/RX_FIFO/U_Fifo/ONE_STAGE.Fifo_1xStage/GEN_INFERRED.FIFO_SYNC_Gen.FifoSync_Inst/GEN_PIPE.U_Pipeline/v[sRdEn]1                                                                                                                                                                                                                                          | U_Core/GEN_ETH.U_Rudp/U_SRPv3/Sync_Rst_1/syncRst                                                                                                                                                                                                                                                                                                                                                |               40 |            138 |         3.45 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_SRPv3/TX_FIFO/U_Fifo/ONE_STAGE.Fifo_1xStage/GEN_INFERRED.FIFO_SYNC_Gen.FifoSync_Inst/GEN_PIPE.U_Pipeline/v[sRdEn]1                                                                                                                                                                                                                                          | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               44 |            138 |         3.14 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_RxFifo/U_Fifo/U_Fifo/U_Fifo/ONE_STAGE.Fifo_1xStage/GEN_INFERRED.FIFO_SYNC_Gen.FifoSync_Inst/GEN_PIPE.U_Pipeline/PIPE_REG.r[mData][1][140]_i_1_n_0                                                                                                                                                    | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_RxFifo/U_Fifo/fifoRst                                                                                                                                                                                                                                                                                            |               48 |            141 |         2.94 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_RxFifo/U_Fifo/U_Fifo/U_Fifo/ONE_STAGE.Fifo_1xStage/GEN_INFERRED.FIFO_SYNC_Gen.FifoSync_Inst/GEN_PIPE.U_Pipeline/PIPE_REG.r[mData][0][140]_i_1_n_0                                                                                                                                                    | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_RxFifo/U_Fifo/fifoRst                                                                                                                                                                                                                                                                                            |               46 |            141 |         3.07 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_TxFifo/PRIM_FIFO.U_Fifo/U_Fifo/ONE_STAGE.Fifo_1xStage/GEN_INFERRED.FIFO_ASYNC_Gen.FifoAsync_Inst/U_RD_FSM/enb                                                                                                                                                                                        |                                                                                                                                                                                                                                                                                                                                                                                                 |               20 |            141 |         7.05 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_RxFifo/U_Fifo/U_Fifo/U_Fifo/ONE_STAGE.Fifo_1xStage/GEN_INFERRED.FIFO_SYNC_Gen.FifoSync_Inst/GEN_PIPE.U_Pipeline/v[sRdEn]1                                                                                                                                                                            | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_RxFifo/U_Fifo/fifoRst                                                                                                                                                                                                                                                                                            |               73 |            142 |         1.95 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/ConnFSM_INST/r[rssiParam][version][3]_i_1_n_0                                                                                                                                                                                                                                                                              | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               33 |            143 |         4.33 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/ConnFSM_INST/r[rssiParam][version][3]_i_1_n_0                                                                                                                                                                                                                                                                              | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               30 |            143 |         4.77 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_local_clock_reset_block/CLK |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_core/ten_gig_eth_pcs_pma_inst/G_IS_BASER.ten_gig_eth_pcs_pma_inst/BASER.ten_gig_eth_pcs_pma_inst/pcs_top_i/rx_pcs_i/rxreset_5                                                                                                                        |               54 |            145 |         2.69 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_UDP/IpV4Engine_Inst/U_IpV4EngineRx/U_AxisMux/GEN_VEC[0].U_Pipeline/v[mAxisMaster][0][tUser]                                                                                                                                                                                                                                                                 | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               38 |            146 |         3.84 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_UDP/IpV4Engine_Inst/U_IpV4EngineRx/U_AxisMux/GEN_VEC[0].U_Pipeline/v[mAxisMaster][1][tUser]                                                                                                                                                                                                                                                                 | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               38 |            146 |         3.84 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_UDP/IpV4Engine_Inst/U_IpV4EngineRx/U_AxisMux/r[masters][0][tData][127]_i_1_n_0                                                                                                                                                                                                                                                                              | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               67 |            146 |         2.18 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_UDP/IpV4Engine_Inst/U_IpV4EngineRx/U_AxisMux/GEN_VEC[0].U_Pipeline/v[sAxisSlave][tReady]1                                                                                                                                                                                                                                                                   | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               69 |            147 |         2.13 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_Tx/U_Export/U_10G.U_XGMII/DATA_MUX/U_Fifo/ONE_STAGE.Fifo_1xStage/GEN_INFERRED.FIFO_SYNC_Gen.FifoSync_Inst/U_WR_FSM/wea                                                                                                                                                                               |                                                                                                                                                                                                                                                                                                                                                                                                 |               10 |            160 |        16.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_RxFifo/U_Fifo/GEN_ASYNC.U_ASYNC_FIFO/U_Fifo/ONE_STAGE.Fifo_1xStage/GEN_INFERRED.FIFO_ASYNC_Gen.FifoAsync_Inst/U_WR_FSM/wea                                                                                                                                                                           |                                                                                                                                                                                                                                                                                                                                                                                                 |               10 |            160 |        16.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_RxFifo/U_Fifo/GEN_ASYNC.U_ASYNC_FIFO/U_Pipe/v[mSideBand][1]                                                                                                                                                                                                                                          | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               49 |            161 |         3.29 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_UDP/IpV4Engine_Inst/U_EthFrameMux/v[master][tData]                                                                                                                                                                                                                                                                                                          | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               44 |            161 |         3.66 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_UDP/IpV4Engine_Inst/U_IpV4EngineTx/U_DeMux/GEN_VEC[0].U_Pipeline/v[mAxisMaster][0][tUser]                                                                                                                                                                                                                                                                   | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               49 |            161 |         3.29 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_UDP/IpV4Engine_Inst/U_IpV4EngineTx/U_DeMux/GEN_VEC[0].U_Pipeline/v[mAxisMaster][1][tUser]                                                                                                                                                                                                                                                                   | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               49 |            161 |         3.29 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_UDP/IpV4Engine_Inst/U_EthFrameDeMux/v[ibArpMaster][tLast]8_out                                                                                                                                                                                                                                                                                              | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               58 |            161 |         2.78 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_UDP/IpV4Engine_Inst/U_EthFrameDeMux/v[ibIpv4Master][tData]                                                                                                                                                                                                                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               61 |            161 |         2.64 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_UDP/IpV4Engine_Inst/U_IpV4EngineTx/U_DeMux/v[masters][0][tData]                                                                                                                                                                                                                                                                                             | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               61 |            161 |         2.64 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_RxFifo/U_Fifo/GEN_ASYNC.U_ASYNC_FIFO/U_Pipe/v[mSideBand][0]                                                                                                                                                                                                                                          | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               49 |            161 |         3.29 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_UDP/UdpEngine_Inst/U_UdpEngineRx/U_Servers/v[masters][0][tData]                                                                                                                                                                                                                                                                                             | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               61 |            162 |         2.66 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/TspFifoOut_INST/U_Pipe/v[mSideBand][0]                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               56 |            162 |         2.89 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_RxFifo/U_Fifo/GEN_ASYNC.U_ASYNC_FIFO/U_Pipe/v[sAxisSlave][tReady]1                                                                                                                                                                                                                                   | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               63 |            162 |         2.57 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_UDP/UdpEngine_Inst/U_UdpEngineRx/U_Servers/GEN_VEC[1].U_Pipeline/v[mAxisMaster][1][tUser]                                                                                                                                                                                                                                                                   | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               51 |            162 |         3.18 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/TspFifoOut_INST/U_Pipe/v[mSideBand][1]                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               56 |            162 |         2.89 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_UDP/IpV4Engine_Inst/U_IpV4EngineRx/U_Mux/v[master][tData]                                                                                                                                                                                                                                                                                                   | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               45 |            162 |         3.60 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_TxFifo/PRIM_FIFO.U_Fifo/U_Fifo/ONE_STAGE.Fifo_1xStage/GEN_INFERRED.FIFO_ASYNC_Gen.FifoAsync_Inst/U_WR_FSM/wea                                                                                                                                                                                        |                                                                                                                                                                                                                                                                                                                                                                                                 |               11 |            162 |        14.73 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_UDP/UdpEngine_Inst/U_UdpEngineRx/U_Servers/v[masters][1][tData]                                                                                                                                                                                                                                                                                             | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               56 |            162 |         2.89 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/TspFifoOut_INST/U_Pipe/v[mSideBand][1]                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               61 |            162 |         2.66 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/TspFifoOut_INST/U_Pipe/v[mSideBand][0]                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               62 |            162 |         2.61 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_UDP/UdpEngine_Inst/GEN_SERVER.U_UdpEngineTx/U_TxPipeline/v[mAxisMaster][0][tUser]                                                                                                                                                                                                                                                                           | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               50 |            162 |         3.24 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_UDP/UdpEngine_Inst/GEN_SERVER.U_UdpEngineTx/U_TxPipeline/v[mAxisMaster][1][tUser]                                                                                                                                                                                                                                                                           | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               50 |            162 |         3.24 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_UDP/UdpEngine_Inst/U_UdpEngineRx/U_Servers/GEN_VEC[1].U_Pipeline/v[mAxisMaster][0][tUser]                                                                                                                                                                                                                                                                   | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               51 |            162 |         3.18 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_UDP/IpV4Engine_Inst/U_IpV4EngineTx/U_DeMux/v[masters][1][tData]                                                                                                                                                                                                                                                                                             | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               78 |            162 |         2.08 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_UDP/IpV4Engine_Inst/U_IpV4EngineRx/U_AxisMux/GEN_VEC[1].U_Pipeline/v[mAxisMaster][0][tUser]                                                                                                                                                                                                                                                                 | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               48 |            162 |         3.38 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_UDP/UdpEngine_Inst/U_UdpEngineRx/U_Servers/GEN_VEC[0].U_Pipeline/v[mAxisMaster][1][tUser]                                                                                                                                                                                                                                                                   | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               60 |            162 |         2.70 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_UDP/UdpEngine_Inst/U_UdpEngineRx/U_Servers/GEN_VEC[0].U_Pipeline/v[mAxisMaster][0][tUser]                                                                                                                                                                                                                                                                   | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               60 |            162 |         2.70 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_UDP/IpV4Engine_Inst/U_IpV4EngineRx/U_AxisMux/GEN_VEC[1].U_Pipeline/v[mAxisMaster][1][tUser]                                                                                                                                                                                                                                                                 | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               48 |            162 |         3.38 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_UDP/IpV4Engine_Inst/U_IpV4EngineTx/U_DeMux/GEN_VEC[0].U_Pipeline/v[sAxisSlave][tReady]1                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               59 |            162 |         2.75 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_UDP/IpV4Engine_Inst/U_IpV4EngineTx/U_DeMux/GEN_VEC[1].U_Pipeline/v[mAxisMaster][1][tUser]                                                                                                                                                                                                                                                                   | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               55 |            162 |         2.95 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_UDP/IpV4Engine_Inst/U_IpV4EngineTx/U_DeMux/GEN_VEC[1].U_Pipeline/v[mAxisMaster][0][tUser]                                                                                                                                                                                                                                                                   | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               54 |            162 |         3.00 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_UDP/IpV4Engine_Inst/U_IpV4EngineRx/U_AxisMux/v[masters][1][tData]                                                                                                                                                                                                                                                                                           | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               58 |            162 |         2.79 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_UDP/UdpEngine_Inst/U_UdpEngineRx/U_Servers/GEN_VEC[0].U_Pipeline/v[sAxisSlave][tReady]1                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               56 |            163 |         2.91 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_Rx/U_Pause/v[mAxisMaster][tData]                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/U_phyRst/r[shift][2]                                                                                                                                                                                                                                                                                      |               50 |            163 |         3.26 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[1].U_RssiServer/U_RssiCore/TspFifoOut_INST/U_Pipe/v[sAxisSlave][tReady]1                                                                                                                                                                                                                                                                              | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               56 |            163 |         2.91 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_UDP/IpV4Engine_Inst/U_IpV4EngineTx/U_DeMux/GEN_VEC[1].U_Pipeline/v[sAxisSlave][tReady]1                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               61 |            163 |         2.67 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_UDP/IpV4Engine_Inst/U_IpV4EngineTx/AxiStreamMux_Inst/v[master][tLast]                                                                                                                                                                                                                                                                                       | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               39 |            163 |         4.18 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_UDP/UdpEngine_Inst/U_UdpEngineRx/U_Servers/GEN_VEC[1].U_Pipeline/v[sAxisSlave][tReady]1                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               59 |            163 |         2.76 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_UDP/IpV4Engine_Inst/U_IpV4EngineRx/U_AxisMux/GEN_VEC[1].U_Pipeline/v[sAxisSlave][tReady]1                                                                                                                                                                                                                                                                   | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               69 |            163 |         2.36 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/GEN_VEC[0].U_RssiServer/U_RssiCore/TspFifoOut_INST/U_Pipe/v[sAxisSlave][tReady]1                                                                                                                                                                                                                                                                              | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               71 |            163 |         2.30 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_UDP/UdpEngine_Inst/GEN_SERVER.U_UdpEngineTx/U_TxPipeline/v[sAxisSlave][tReady]1                                                                                                                                                                                                                                                                             | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               68 |            163 |         2.40 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_Rx/U_Csum/r[mAxisMaster][tValid]_i_1_n_0                                                                                                                                                                                                                                                             | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/U_phyRst/r[shift][2]                                                                                                                                                                                                                                                                                      |               51 |            176 |         3.45 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_RxFifo/U_Fifo/U_IbFilter/v[master][tId]                                                                                                                                                                                                                                                              | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/U_phyRst/r[shift][2]                                                                                                                                                                                                                                                                                      |               60 |            190 |         3.17 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_Tx/U_Csum/v[mSlave][tReady]                                                                                                                                                                                                                                                                          | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/U_phyRst/r[shift][2]                                                                                                                                                                                                                                                                                      |               85 |            193 |         2.27 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_Tx/U_Pause/U_TxPauseGen.r[mAxisMaster][tData][127]_i_1_n_0                                                                                                                                                                                                                                           | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/U_phyRst/r[shift][2]                                                                                                                                                                                                                                                                                      |               48 |            193 |         4.02 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_Tx/U_Csum/Fifo_Cache/U_Pipe/v[mSideBand][0]                                                                                                                                                                                                                                                          | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/U_phyRst/r[shift][2]                                                                                                                                                                                                                                                                                      |               70 |            193 |         2.76 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_RxFifo/U_Fifo/U_ObFilter/v[master][tData]                                                                                                                                                                                                                                                            | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/U_phyRst/r[shift][2]                                                                                                                                                                                                                                                                                      |               72 |            193 |         2.68 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_RxFifo/U_Fifo/U_ObFilter/U_Pipe/v[mAxisMaster][1][tUser]                                                                                                                                                                                                                                             | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/U_phyRst/r[shift][2]                                                                                                                                                                                                                                                                                      |               62 |            193 |         3.11 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_RxFifo/U_Fifo/U_ObFilter/U_Pipe/v[mAxisMaster][0][tUser]                                                                                                                                                                                                                                             | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/U_phyRst/r[shift][2]                                                                                                                                                                                                                                                                                      |               62 |            193 |         3.11 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_Tx/U_Csum/Fifo_Cache/U_Pipe/v[mSideBand][1]                                                                                                                                                                                                                                                          | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/U_phyRst/r[shift][2]                                                                                                                                                                                                                                                                                      |               71 |            193 |         2.72 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_Tx/U_Csum/U_TxPipeline/v[mAxisMaster][0][tUser]                                                                                                                                                                                                                                                      | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/U_phyRst/r[shift][2]                                                                                                                                                                                                                                                                                      |               64 |            193 |         3.02 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_Tx/U_Csum/U_TxPipeline/v[mAxisMaster][1][tUser]                                                                                                                                                                                                                                                      | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/U_phyRst/r[shift][2]                                                                                                                                                                                                                                                                                      |               64 |            193 |         3.02 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_RxFifo/U_Fifo/U_Fifo/U_Pipe/v[mSideBand][0]                                                                                                                                                                                                                                                          | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_RxFifo/U_Fifo/fifoRst                                                                                                                                                                                                                                                                                            |               70 |            194 |         2.77 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_RxFifo/U_Fifo/U_ObFilter/U_Pipe/v[sAxisSlave][tReady]1                                                                                                                                                                                                                                               | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/U_phyRst/r[shift][2]                                                                                                                                                                                                                                                                                      |               65 |            194 |         2.98 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_Tx/U_Csum/U_TxPipeline/v[sAxisSlave][tReady]1                                                                                                                                                                                                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/U_phyRst/r[shift][2]                                                                                                                                                                                                                                                                                      |               76 |            194 |         2.55 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_RxFifo/U_Fifo/U_Fifo/U_Pipe/v[mSideBand][1]                                                                                                                                                                                                                                                          | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_RxFifo/U_Fifo/fifoRst                                                                                                                                                                                                                                                                                            |               70 |            194 |         2.77 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_Tx/U_Csum/Fifo_Cache/U_Pipe/v[sAxisSlave][tReady]1                                                                                                                                                                                                                                                   | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/U_phyRst/r[shift][2]                                                                                                                                                                                                                                                                                      |               87 |            195 |         2.24 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_RxFifo/U_Fifo/U_Fifo/U_Pipe/v[sAxisSlave][tReady]1                                                                                                                                                                                                                                                   | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_RxFifo/U_Fifo/fifoRst                                                                                                                                                                                                                                                                                            |               86 |            196 |         2.28 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_core/ten_gig_eth_pcs_pma_inst/G_IS_BASER.ten_gig_eth_pcs_pma_inst/BASER.ten_gig_eth_pcs_pma_inst/pcs_top_i/reset_local                                                                                                                               |               78 |            202 |         2.59 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_TxFifo/PRIM_FIFO.U_Fifo/U_Pipe/v[mSideBand][0]                                                                                                                                                                                                                                                       | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/U_phyRst/r[shift][2]                                                                                                                                                                                                                                                                                      |               72 |            208 |         2.89 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_TxFifo/PRIM_FIFO.U_Fifo/U_Pipe/v[mSideBand][1]                                                                                                                                                                                                                                                       | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/U_phyRst/r[shift][2]                                                                                                                                                                                                                                                                                      |               72 |            208 |         2.89 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_Tx/U_Csum/v[sMaster][tData]                                                                                                                                                                                                                                                                          | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/U_phyRst/r[shift][2]                                                                                                                                                                                                                                                                                      |               81 |            208 |         2.57 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_TxFifo/PRIM_FIFO.U_Fifo/U_Pipe/v[sAxisSlave][tReady]1                                                                                                                                                                                                                                                | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/U_phyRst/r[shift][2]                                                                                                                                                                                                                                                                                      |               78 |            210 |         2.69 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_local_clock_reset_block/CLK |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_local_clock_reset_block/rxreset_rxusrclk2_sync_i/rxreset_rxusrclk2                                                                                                                                                                                   |               29 |            242 |         8.34 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  | U_Core/GEN_ETH.U_Rudp/U_XVC/U_XvcServer/U_AxisJtagDebugBridge/U_AXIS_JTAG/U_JTAG/U_Jtag/r[tdi][0]_i_1_n_0                                                                                                                                                                                                                                                                           | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |               43 |            264 |         6.14 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_Rx/U_Csum/v[fragDet]1                                                                                                                                                                                                                                                                                | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/U_phyRst/r[shift][2]                                                                                                                                                                                                                                                                                      |               57 |            323 |         5.67 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_MAC/U_Rx/U_Csum/v[fragDet]1                                                                                                                                                                                                                                                                                |                                                                                                                                                                                                                                                                                                                                                                                                 |               26 |            392 |        15.08 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthGthUltraScaleCore/U0/TenGigEthGthUltraScale156p25MHzCore_local_clock_reset_block/CLK |                                                                                                                                                                                                                                                                                                                                                                                     |                                                                                                                                                                                                                                                                                                                                                                                                 |               92 |            511 |         5.55 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/U_phyRst/r[shift][2]                                                                                                                                                                                                                                                                                      |              266 |            942 |         3.54 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/GEN_LANE[0].TenGigEthGthUltraScale_Inst/U_TenGigEthRst/txClockGt                                                                        |                                                                                                                                                                                                                                                                                                                                                                                     |                                                                                                                                                                                                                                                                                                                                                                                                 |              360 |           1385 |         3.85 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     | U_Core/GEN_ETH.U_Rudp/U_10GigE/PwrUpRst_Inst/rstOut                                                                                                                                                                                                                                                                                                                                             |              830 |           1940 |         2.34 |
|  U_Core/GEN_ETH.U_Rudp/U_10GigE/TenGigEthGthUltraScaleClk_Inst/coreClk                                                                                                  |                                                                                                                                                                                                                                                                                                                                                                                     |                                                                                                                                                                                                                                                                                                                                                                                                 |              722 |           3149 |         4.36 |
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+----------------+--------------+


