clk 1 bit bool
rst 1 bit sc_logic
xt_rsc_0_0_s_tdone 1 bit sc_logic
xt_rsc_0_0_tr_write_done 1 bit sc_logic
xt_rsc_0_0_RREADY 1 bit sc_logic
xt_rsc_0_0_RVALID 1 bit sc_logic
xt_rsc_0_0_RUSER 1 bit sc_logic
xt_rsc_0_0_RLAST 1 bit sc_logic
xt_rsc_0_0_RRESP 2 bit_vector sc_lv
xt_rsc_0_0_RDATA 32 bit_vector sc_lv
xt_rsc_0_0_RID 1 bit sc_logic
xt_rsc_0_0_ARREADY 1 bit sc_logic
xt_rsc_0_0_ARVALID 1 bit sc_logic
xt_rsc_0_0_ARUSER 1 bit sc_logic
xt_rsc_0_0_ARREGION 4 bit_vector sc_lv
xt_rsc_0_0_ARQOS 4 bit_vector sc_lv
xt_rsc_0_0_ARPROT 3 bit_vector sc_lv
xt_rsc_0_0_ARCACHE 4 bit_vector sc_lv
xt_rsc_0_0_ARLOCK 1 bit sc_logic
xt_rsc_0_0_ARBURST 2 bit_vector sc_lv
xt_rsc_0_0_ARSIZE 3 bit_vector sc_lv
xt_rsc_0_0_ARLEN 8 bit_vector sc_lv
xt_rsc_0_0_ARADDR 12 bit_vector sc_lv
xt_rsc_0_0_ARID 1 bit sc_logic
xt_rsc_0_0_BREADY 1 bit sc_logic
xt_rsc_0_0_BVALID 1 bit sc_logic
xt_rsc_0_0_BUSER 1 bit sc_logic
xt_rsc_0_0_BRESP 2 bit_vector sc_lv
xt_rsc_0_0_BID 1 bit sc_logic
xt_rsc_0_0_WREADY 1 bit sc_logic
xt_rsc_0_0_WVALID 1 bit sc_logic
xt_rsc_0_0_WUSER 1 bit sc_logic
xt_rsc_0_0_WLAST 1 bit sc_logic
xt_rsc_0_0_WSTRB 4 bit_vector sc_lv
xt_rsc_0_0_WDATA 32 bit_vector sc_lv
xt_rsc_0_0_AWREADY 1 bit sc_logic
xt_rsc_0_0_AWVALID 1 bit sc_logic
xt_rsc_0_0_AWUSER 1 bit sc_logic
xt_rsc_0_0_AWREGION 4 bit_vector sc_lv
xt_rsc_0_0_AWQOS 4 bit_vector sc_lv
xt_rsc_0_0_AWPROT 3 bit_vector sc_lv
xt_rsc_0_0_AWCACHE 4 bit_vector sc_lv
xt_rsc_0_0_AWLOCK 1 bit sc_logic
xt_rsc_0_0_AWBURST 2 bit_vector sc_lv
xt_rsc_0_0_AWSIZE 3 bit_vector sc_lv
xt_rsc_0_0_AWLEN 8 bit_vector sc_lv
xt_rsc_0_0_AWADDR 12 bit_vector sc_lv
xt_rsc_0_0_AWID 1 bit sc_logic
xt_rsc_triosy_0_0_lz 1 bit sc_logic
xt_rsc_0_1_s_tdone 1 bit sc_logic
xt_rsc_0_1_tr_write_done 1 bit sc_logic
xt_rsc_0_1_RREADY 1 bit sc_logic
xt_rsc_0_1_RVALID 1 bit sc_logic
xt_rsc_0_1_RUSER 1 bit sc_logic
xt_rsc_0_1_RLAST 1 bit sc_logic
xt_rsc_0_1_RRESP 2 bit_vector sc_lv
xt_rsc_0_1_RDATA 32 bit_vector sc_lv
xt_rsc_0_1_RID 1 bit sc_logic
xt_rsc_0_1_ARREADY 1 bit sc_logic
xt_rsc_0_1_ARVALID 1 bit sc_logic
xt_rsc_0_1_ARUSER 1 bit sc_logic
xt_rsc_0_1_ARREGION 4 bit_vector sc_lv
xt_rsc_0_1_ARQOS 4 bit_vector sc_lv
xt_rsc_0_1_ARPROT 3 bit_vector sc_lv
xt_rsc_0_1_ARCACHE 4 bit_vector sc_lv
xt_rsc_0_1_ARLOCK 1 bit sc_logic
xt_rsc_0_1_ARBURST 2 bit_vector sc_lv
xt_rsc_0_1_ARSIZE 3 bit_vector sc_lv
xt_rsc_0_1_ARLEN 8 bit_vector sc_lv
xt_rsc_0_1_ARADDR 12 bit_vector sc_lv
xt_rsc_0_1_ARID 1 bit sc_logic
xt_rsc_0_1_BREADY 1 bit sc_logic
xt_rsc_0_1_BVALID 1 bit sc_logic
xt_rsc_0_1_BUSER 1 bit sc_logic
xt_rsc_0_1_BRESP 2 bit_vector sc_lv
xt_rsc_0_1_BID 1 bit sc_logic
xt_rsc_0_1_WREADY 1 bit sc_logic
xt_rsc_0_1_WVALID 1 bit sc_logic
xt_rsc_0_1_WUSER 1 bit sc_logic
xt_rsc_0_1_WLAST 1 bit sc_logic
xt_rsc_0_1_WSTRB 4 bit_vector sc_lv
xt_rsc_0_1_WDATA 32 bit_vector sc_lv
xt_rsc_0_1_AWREADY 1 bit sc_logic
xt_rsc_0_1_AWVALID 1 bit sc_logic
xt_rsc_0_1_AWUSER 1 bit sc_logic
xt_rsc_0_1_AWREGION 4 bit_vector sc_lv
xt_rsc_0_1_AWQOS 4 bit_vector sc_lv
xt_rsc_0_1_AWPROT 3 bit_vector sc_lv
xt_rsc_0_1_AWCACHE 4 bit_vector sc_lv
xt_rsc_0_1_AWLOCK 1 bit sc_logic
xt_rsc_0_1_AWBURST 2 bit_vector sc_lv
xt_rsc_0_1_AWSIZE 3 bit_vector sc_lv
xt_rsc_0_1_AWLEN 8 bit_vector sc_lv
xt_rsc_0_1_AWADDR 12 bit_vector sc_lv
xt_rsc_0_1_AWID 1 bit sc_logic
xt_rsc_triosy_0_1_lz 1 bit sc_logic
xt_rsc_0_2_s_tdone 1 bit sc_logic
xt_rsc_0_2_tr_write_done 1 bit sc_logic
xt_rsc_0_2_RREADY 1 bit sc_logic
xt_rsc_0_2_RVALID 1 bit sc_logic
xt_rsc_0_2_RUSER 1 bit sc_logic
xt_rsc_0_2_RLAST 1 bit sc_logic
xt_rsc_0_2_RRESP 2 bit_vector sc_lv
xt_rsc_0_2_RDATA 32 bit_vector sc_lv
xt_rsc_0_2_RID 1 bit sc_logic
xt_rsc_0_2_ARREADY 1 bit sc_logic
xt_rsc_0_2_ARVALID 1 bit sc_logic
xt_rsc_0_2_ARUSER 1 bit sc_logic
xt_rsc_0_2_ARREGION 4 bit_vector sc_lv
xt_rsc_0_2_ARQOS 4 bit_vector sc_lv
xt_rsc_0_2_ARPROT 3 bit_vector sc_lv
xt_rsc_0_2_ARCACHE 4 bit_vector sc_lv
xt_rsc_0_2_ARLOCK 1 bit sc_logic
xt_rsc_0_2_ARBURST 2 bit_vector sc_lv
xt_rsc_0_2_ARSIZE 3 bit_vector sc_lv
xt_rsc_0_2_ARLEN 8 bit_vector sc_lv
xt_rsc_0_2_ARADDR 12 bit_vector sc_lv
xt_rsc_0_2_ARID 1 bit sc_logic
xt_rsc_0_2_BREADY 1 bit sc_logic
xt_rsc_0_2_BVALID 1 bit sc_logic
xt_rsc_0_2_BUSER 1 bit sc_logic
xt_rsc_0_2_BRESP 2 bit_vector sc_lv
xt_rsc_0_2_BID 1 bit sc_logic
xt_rsc_0_2_WREADY 1 bit sc_logic
xt_rsc_0_2_WVALID 1 bit sc_logic
xt_rsc_0_2_WUSER 1 bit sc_logic
xt_rsc_0_2_WLAST 1 bit sc_logic
xt_rsc_0_2_WSTRB 4 bit_vector sc_lv
xt_rsc_0_2_WDATA 32 bit_vector sc_lv
xt_rsc_0_2_AWREADY 1 bit sc_logic
xt_rsc_0_2_AWVALID 1 bit sc_logic
xt_rsc_0_2_AWUSER 1 bit sc_logic
xt_rsc_0_2_AWREGION 4 bit_vector sc_lv
xt_rsc_0_2_AWQOS 4 bit_vector sc_lv
xt_rsc_0_2_AWPROT 3 bit_vector sc_lv
xt_rsc_0_2_AWCACHE 4 bit_vector sc_lv
xt_rsc_0_2_AWLOCK 1 bit sc_logic
xt_rsc_0_2_AWBURST 2 bit_vector sc_lv
xt_rsc_0_2_AWSIZE 3 bit_vector sc_lv
xt_rsc_0_2_AWLEN 8 bit_vector sc_lv
xt_rsc_0_2_AWADDR 12 bit_vector sc_lv
xt_rsc_0_2_AWID 1 bit sc_logic
xt_rsc_triosy_0_2_lz 1 bit sc_logic
xt_rsc_0_3_s_tdone 1 bit sc_logic
xt_rsc_0_3_tr_write_done 1 bit sc_logic
xt_rsc_0_3_RREADY 1 bit sc_logic
xt_rsc_0_3_RVALID 1 bit sc_logic
xt_rsc_0_3_RUSER 1 bit sc_logic
xt_rsc_0_3_RLAST 1 bit sc_logic
xt_rsc_0_3_RRESP 2 bit_vector sc_lv
xt_rsc_0_3_RDATA 32 bit_vector sc_lv
xt_rsc_0_3_RID 1 bit sc_logic
xt_rsc_0_3_ARREADY 1 bit sc_logic
xt_rsc_0_3_ARVALID 1 bit sc_logic
xt_rsc_0_3_ARUSER 1 bit sc_logic
xt_rsc_0_3_ARREGION 4 bit_vector sc_lv
xt_rsc_0_3_ARQOS 4 bit_vector sc_lv
xt_rsc_0_3_ARPROT 3 bit_vector sc_lv
xt_rsc_0_3_ARCACHE 4 bit_vector sc_lv
xt_rsc_0_3_ARLOCK 1 bit sc_logic
xt_rsc_0_3_ARBURST 2 bit_vector sc_lv
xt_rsc_0_3_ARSIZE 3 bit_vector sc_lv
xt_rsc_0_3_ARLEN 8 bit_vector sc_lv
xt_rsc_0_3_ARADDR 12 bit_vector sc_lv
xt_rsc_0_3_ARID 1 bit sc_logic
xt_rsc_0_3_BREADY 1 bit sc_logic
xt_rsc_0_3_BVALID 1 bit sc_logic
xt_rsc_0_3_BUSER 1 bit sc_logic
xt_rsc_0_3_BRESP 2 bit_vector sc_lv
xt_rsc_0_3_BID 1 bit sc_logic
xt_rsc_0_3_WREADY 1 bit sc_logic
xt_rsc_0_3_WVALID 1 bit sc_logic
xt_rsc_0_3_WUSER 1 bit sc_logic
xt_rsc_0_3_WLAST 1 bit sc_logic
xt_rsc_0_3_WSTRB 4 bit_vector sc_lv
xt_rsc_0_3_WDATA 32 bit_vector sc_lv
xt_rsc_0_3_AWREADY 1 bit sc_logic
xt_rsc_0_3_AWVALID 1 bit sc_logic
xt_rsc_0_3_AWUSER 1 bit sc_logic
xt_rsc_0_3_AWREGION 4 bit_vector sc_lv
xt_rsc_0_3_AWQOS 4 bit_vector sc_lv
xt_rsc_0_3_AWPROT 3 bit_vector sc_lv
xt_rsc_0_3_AWCACHE 4 bit_vector sc_lv
xt_rsc_0_3_AWLOCK 1 bit sc_logic
xt_rsc_0_3_AWBURST 2 bit_vector sc_lv
xt_rsc_0_3_AWSIZE 3 bit_vector sc_lv
xt_rsc_0_3_AWLEN 8 bit_vector sc_lv
xt_rsc_0_3_AWADDR 12 bit_vector sc_lv
xt_rsc_0_3_AWID 1 bit sc_logic
xt_rsc_triosy_0_3_lz 1 bit sc_logic
xt_rsc_0_4_s_tdone 1 bit sc_logic
xt_rsc_0_4_tr_write_done 1 bit sc_logic
xt_rsc_0_4_RREADY 1 bit sc_logic
xt_rsc_0_4_RVALID 1 bit sc_logic
xt_rsc_0_4_RUSER 1 bit sc_logic
xt_rsc_0_4_RLAST 1 bit sc_logic
xt_rsc_0_4_RRESP 2 bit_vector sc_lv
xt_rsc_0_4_RDATA 32 bit_vector sc_lv
xt_rsc_0_4_RID 1 bit sc_logic
xt_rsc_0_4_ARREADY 1 bit sc_logic
xt_rsc_0_4_ARVALID 1 bit sc_logic
xt_rsc_0_4_ARUSER 1 bit sc_logic
xt_rsc_0_4_ARREGION 4 bit_vector sc_lv
xt_rsc_0_4_ARQOS 4 bit_vector sc_lv
xt_rsc_0_4_ARPROT 3 bit_vector sc_lv
xt_rsc_0_4_ARCACHE 4 bit_vector sc_lv
xt_rsc_0_4_ARLOCK 1 bit sc_logic
xt_rsc_0_4_ARBURST 2 bit_vector sc_lv
xt_rsc_0_4_ARSIZE 3 bit_vector sc_lv
xt_rsc_0_4_ARLEN 8 bit_vector sc_lv
xt_rsc_0_4_ARADDR 12 bit_vector sc_lv
xt_rsc_0_4_ARID 1 bit sc_logic
xt_rsc_0_4_BREADY 1 bit sc_logic
xt_rsc_0_4_BVALID 1 bit sc_logic
xt_rsc_0_4_BUSER 1 bit sc_logic
xt_rsc_0_4_BRESP 2 bit_vector sc_lv
xt_rsc_0_4_BID 1 bit sc_logic
xt_rsc_0_4_WREADY 1 bit sc_logic
xt_rsc_0_4_WVALID 1 bit sc_logic
xt_rsc_0_4_WUSER 1 bit sc_logic
xt_rsc_0_4_WLAST 1 bit sc_logic
xt_rsc_0_4_WSTRB 4 bit_vector sc_lv
xt_rsc_0_4_WDATA 32 bit_vector sc_lv
xt_rsc_0_4_AWREADY 1 bit sc_logic
xt_rsc_0_4_AWVALID 1 bit sc_logic
xt_rsc_0_4_AWUSER 1 bit sc_logic
xt_rsc_0_4_AWREGION 4 bit_vector sc_lv
xt_rsc_0_4_AWQOS 4 bit_vector sc_lv
xt_rsc_0_4_AWPROT 3 bit_vector sc_lv
xt_rsc_0_4_AWCACHE 4 bit_vector sc_lv
xt_rsc_0_4_AWLOCK 1 bit sc_logic
xt_rsc_0_4_AWBURST 2 bit_vector sc_lv
xt_rsc_0_4_AWSIZE 3 bit_vector sc_lv
xt_rsc_0_4_AWLEN 8 bit_vector sc_lv
xt_rsc_0_4_AWADDR 12 bit_vector sc_lv
xt_rsc_0_4_AWID 1 bit sc_logic
xt_rsc_triosy_0_4_lz 1 bit sc_logic
xt_rsc_0_5_s_tdone 1 bit sc_logic
xt_rsc_0_5_tr_write_done 1 bit sc_logic
xt_rsc_0_5_RREADY 1 bit sc_logic
xt_rsc_0_5_RVALID 1 bit sc_logic
xt_rsc_0_5_RUSER 1 bit sc_logic
xt_rsc_0_5_RLAST 1 bit sc_logic
xt_rsc_0_5_RRESP 2 bit_vector sc_lv
xt_rsc_0_5_RDATA 32 bit_vector sc_lv
xt_rsc_0_5_RID 1 bit sc_logic
xt_rsc_0_5_ARREADY 1 bit sc_logic
xt_rsc_0_5_ARVALID 1 bit sc_logic
xt_rsc_0_5_ARUSER 1 bit sc_logic
xt_rsc_0_5_ARREGION 4 bit_vector sc_lv
xt_rsc_0_5_ARQOS 4 bit_vector sc_lv
xt_rsc_0_5_ARPROT 3 bit_vector sc_lv
xt_rsc_0_5_ARCACHE 4 bit_vector sc_lv
xt_rsc_0_5_ARLOCK 1 bit sc_logic
xt_rsc_0_5_ARBURST 2 bit_vector sc_lv
xt_rsc_0_5_ARSIZE 3 bit_vector sc_lv
xt_rsc_0_5_ARLEN 8 bit_vector sc_lv
xt_rsc_0_5_ARADDR 12 bit_vector sc_lv
xt_rsc_0_5_ARID 1 bit sc_logic
xt_rsc_0_5_BREADY 1 bit sc_logic
xt_rsc_0_5_BVALID 1 bit sc_logic
xt_rsc_0_5_BUSER 1 bit sc_logic
xt_rsc_0_5_BRESP 2 bit_vector sc_lv
xt_rsc_0_5_BID 1 bit sc_logic
xt_rsc_0_5_WREADY 1 bit sc_logic
xt_rsc_0_5_WVALID 1 bit sc_logic
xt_rsc_0_5_WUSER 1 bit sc_logic
xt_rsc_0_5_WLAST 1 bit sc_logic
xt_rsc_0_5_WSTRB 4 bit_vector sc_lv
xt_rsc_0_5_WDATA 32 bit_vector sc_lv
xt_rsc_0_5_AWREADY 1 bit sc_logic
xt_rsc_0_5_AWVALID 1 bit sc_logic
xt_rsc_0_5_AWUSER 1 bit sc_logic
xt_rsc_0_5_AWREGION 4 bit_vector sc_lv
xt_rsc_0_5_AWQOS 4 bit_vector sc_lv
xt_rsc_0_5_AWPROT 3 bit_vector sc_lv
xt_rsc_0_5_AWCACHE 4 bit_vector sc_lv
xt_rsc_0_5_AWLOCK 1 bit sc_logic
xt_rsc_0_5_AWBURST 2 bit_vector sc_lv
xt_rsc_0_5_AWSIZE 3 bit_vector sc_lv
xt_rsc_0_5_AWLEN 8 bit_vector sc_lv
xt_rsc_0_5_AWADDR 12 bit_vector sc_lv
xt_rsc_0_5_AWID 1 bit sc_logic
xt_rsc_triosy_0_5_lz 1 bit sc_logic
xt_rsc_0_6_s_tdone 1 bit sc_logic
xt_rsc_0_6_tr_write_done 1 bit sc_logic
xt_rsc_0_6_RREADY 1 bit sc_logic
xt_rsc_0_6_RVALID 1 bit sc_logic
xt_rsc_0_6_RUSER 1 bit sc_logic
xt_rsc_0_6_RLAST 1 bit sc_logic
xt_rsc_0_6_RRESP 2 bit_vector sc_lv
xt_rsc_0_6_RDATA 32 bit_vector sc_lv
xt_rsc_0_6_RID 1 bit sc_logic
xt_rsc_0_6_ARREADY 1 bit sc_logic
xt_rsc_0_6_ARVALID 1 bit sc_logic
xt_rsc_0_6_ARUSER 1 bit sc_logic
xt_rsc_0_6_ARREGION 4 bit_vector sc_lv
xt_rsc_0_6_ARQOS 4 bit_vector sc_lv
xt_rsc_0_6_ARPROT 3 bit_vector sc_lv
xt_rsc_0_6_ARCACHE 4 bit_vector sc_lv
xt_rsc_0_6_ARLOCK 1 bit sc_logic
xt_rsc_0_6_ARBURST 2 bit_vector sc_lv
xt_rsc_0_6_ARSIZE 3 bit_vector sc_lv
xt_rsc_0_6_ARLEN 8 bit_vector sc_lv
xt_rsc_0_6_ARADDR 12 bit_vector sc_lv
xt_rsc_0_6_ARID 1 bit sc_logic
xt_rsc_0_6_BREADY 1 bit sc_logic
xt_rsc_0_6_BVALID 1 bit sc_logic
xt_rsc_0_6_BUSER 1 bit sc_logic
xt_rsc_0_6_BRESP 2 bit_vector sc_lv
xt_rsc_0_6_BID 1 bit sc_logic
xt_rsc_0_6_WREADY 1 bit sc_logic
xt_rsc_0_6_WVALID 1 bit sc_logic
xt_rsc_0_6_WUSER 1 bit sc_logic
xt_rsc_0_6_WLAST 1 bit sc_logic
xt_rsc_0_6_WSTRB 4 bit_vector sc_lv
xt_rsc_0_6_WDATA 32 bit_vector sc_lv
xt_rsc_0_6_AWREADY 1 bit sc_logic
xt_rsc_0_6_AWVALID 1 bit sc_logic
xt_rsc_0_6_AWUSER 1 bit sc_logic
xt_rsc_0_6_AWREGION 4 bit_vector sc_lv
xt_rsc_0_6_AWQOS 4 bit_vector sc_lv
xt_rsc_0_6_AWPROT 3 bit_vector sc_lv
xt_rsc_0_6_AWCACHE 4 bit_vector sc_lv
xt_rsc_0_6_AWLOCK 1 bit sc_logic
xt_rsc_0_6_AWBURST 2 bit_vector sc_lv
xt_rsc_0_6_AWSIZE 3 bit_vector sc_lv
xt_rsc_0_6_AWLEN 8 bit_vector sc_lv
xt_rsc_0_6_AWADDR 12 bit_vector sc_lv
xt_rsc_0_6_AWID 1 bit sc_logic
xt_rsc_triosy_0_6_lz 1 bit sc_logic
xt_rsc_0_7_s_tdone 1 bit sc_logic
xt_rsc_0_7_tr_write_done 1 bit sc_logic
xt_rsc_0_7_RREADY 1 bit sc_logic
xt_rsc_0_7_RVALID 1 bit sc_logic
xt_rsc_0_7_RUSER 1 bit sc_logic
xt_rsc_0_7_RLAST 1 bit sc_logic
xt_rsc_0_7_RRESP 2 bit_vector sc_lv
xt_rsc_0_7_RDATA 32 bit_vector sc_lv
xt_rsc_0_7_RID 1 bit sc_logic
xt_rsc_0_7_ARREADY 1 bit sc_logic
xt_rsc_0_7_ARVALID 1 bit sc_logic
xt_rsc_0_7_ARUSER 1 bit sc_logic
xt_rsc_0_7_ARREGION 4 bit_vector sc_lv
xt_rsc_0_7_ARQOS 4 bit_vector sc_lv
xt_rsc_0_7_ARPROT 3 bit_vector sc_lv
xt_rsc_0_7_ARCACHE 4 bit_vector sc_lv
xt_rsc_0_7_ARLOCK 1 bit sc_logic
xt_rsc_0_7_ARBURST 2 bit_vector sc_lv
xt_rsc_0_7_ARSIZE 3 bit_vector sc_lv
xt_rsc_0_7_ARLEN 8 bit_vector sc_lv
xt_rsc_0_7_ARADDR 12 bit_vector sc_lv
xt_rsc_0_7_ARID 1 bit sc_logic
xt_rsc_0_7_BREADY 1 bit sc_logic
xt_rsc_0_7_BVALID 1 bit sc_logic
xt_rsc_0_7_BUSER 1 bit sc_logic
xt_rsc_0_7_BRESP 2 bit_vector sc_lv
xt_rsc_0_7_BID 1 bit sc_logic
xt_rsc_0_7_WREADY 1 bit sc_logic
xt_rsc_0_7_WVALID 1 bit sc_logic
xt_rsc_0_7_WUSER 1 bit sc_logic
xt_rsc_0_7_WLAST 1 bit sc_logic
xt_rsc_0_7_WSTRB 4 bit_vector sc_lv
xt_rsc_0_7_WDATA 32 bit_vector sc_lv
xt_rsc_0_7_AWREADY 1 bit sc_logic
xt_rsc_0_7_AWVALID 1 bit sc_logic
xt_rsc_0_7_AWUSER 1 bit sc_logic
xt_rsc_0_7_AWREGION 4 bit_vector sc_lv
xt_rsc_0_7_AWQOS 4 bit_vector sc_lv
xt_rsc_0_7_AWPROT 3 bit_vector sc_lv
xt_rsc_0_7_AWCACHE 4 bit_vector sc_lv
xt_rsc_0_7_AWLOCK 1 bit sc_logic
xt_rsc_0_7_AWBURST 2 bit_vector sc_lv
xt_rsc_0_7_AWSIZE 3 bit_vector sc_lv
xt_rsc_0_7_AWLEN 8 bit_vector sc_lv
xt_rsc_0_7_AWADDR 12 bit_vector sc_lv
xt_rsc_0_7_AWID 1 bit sc_logic
xt_rsc_triosy_0_7_lz 1 bit sc_logic
xt_rsc_0_8_s_tdone 1 bit sc_logic
xt_rsc_0_8_tr_write_done 1 bit sc_logic
xt_rsc_0_8_RREADY 1 bit sc_logic
xt_rsc_0_8_RVALID 1 bit sc_logic
xt_rsc_0_8_RUSER 1 bit sc_logic
xt_rsc_0_8_RLAST 1 bit sc_logic
xt_rsc_0_8_RRESP 2 bit_vector sc_lv
xt_rsc_0_8_RDATA 32 bit_vector sc_lv
xt_rsc_0_8_RID 1 bit sc_logic
xt_rsc_0_8_ARREADY 1 bit sc_logic
xt_rsc_0_8_ARVALID 1 bit sc_logic
xt_rsc_0_8_ARUSER 1 bit sc_logic
xt_rsc_0_8_ARREGION 4 bit_vector sc_lv
xt_rsc_0_8_ARQOS 4 bit_vector sc_lv
xt_rsc_0_8_ARPROT 3 bit_vector sc_lv
xt_rsc_0_8_ARCACHE 4 bit_vector sc_lv
xt_rsc_0_8_ARLOCK 1 bit sc_logic
xt_rsc_0_8_ARBURST 2 bit_vector sc_lv
xt_rsc_0_8_ARSIZE 3 bit_vector sc_lv
xt_rsc_0_8_ARLEN 8 bit_vector sc_lv
xt_rsc_0_8_ARADDR 12 bit_vector sc_lv
xt_rsc_0_8_ARID 1 bit sc_logic
xt_rsc_0_8_BREADY 1 bit sc_logic
xt_rsc_0_8_BVALID 1 bit sc_logic
xt_rsc_0_8_BUSER 1 bit sc_logic
xt_rsc_0_8_BRESP 2 bit_vector sc_lv
xt_rsc_0_8_BID 1 bit sc_logic
xt_rsc_0_8_WREADY 1 bit sc_logic
xt_rsc_0_8_WVALID 1 bit sc_logic
xt_rsc_0_8_WUSER 1 bit sc_logic
xt_rsc_0_8_WLAST 1 bit sc_logic
xt_rsc_0_8_WSTRB 4 bit_vector sc_lv
xt_rsc_0_8_WDATA 32 bit_vector sc_lv
xt_rsc_0_8_AWREADY 1 bit sc_logic
xt_rsc_0_8_AWVALID 1 bit sc_logic
xt_rsc_0_8_AWUSER 1 bit sc_logic
xt_rsc_0_8_AWREGION 4 bit_vector sc_lv
xt_rsc_0_8_AWQOS 4 bit_vector sc_lv
xt_rsc_0_8_AWPROT 3 bit_vector sc_lv
xt_rsc_0_8_AWCACHE 4 bit_vector sc_lv
xt_rsc_0_8_AWLOCK 1 bit sc_logic
xt_rsc_0_8_AWBURST 2 bit_vector sc_lv
xt_rsc_0_8_AWSIZE 3 bit_vector sc_lv
xt_rsc_0_8_AWLEN 8 bit_vector sc_lv
xt_rsc_0_8_AWADDR 12 bit_vector sc_lv
xt_rsc_0_8_AWID 1 bit sc_logic
xt_rsc_triosy_0_8_lz 1 bit sc_logic
xt_rsc_0_9_s_tdone 1 bit sc_logic
xt_rsc_0_9_tr_write_done 1 bit sc_logic
xt_rsc_0_9_RREADY 1 bit sc_logic
xt_rsc_0_9_RVALID 1 bit sc_logic
xt_rsc_0_9_RUSER 1 bit sc_logic
xt_rsc_0_9_RLAST 1 bit sc_logic
xt_rsc_0_9_RRESP 2 bit_vector sc_lv
xt_rsc_0_9_RDATA 32 bit_vector sc_lv
xt_rsc_0_9_RID 1 bit sc_logic
xt_rsc_0_9_ARREADY 1 bit sc_logic
xt_rsc_0_9_ARVALID 1 bit sc_logic
xt_rsc_0_9_ARUSER 1 bit sc_logic
xt_rsc_0_9_ARREGION 4 bit_vector sc_lv
xt_rsc_0_9_ARQOS 4 bit_vector sc_lv
xt_rsc_0_9_ARPROT 3 bit_vector sc_lv
xt_rsc_0_9_ARCACHE 4 bit_vector sc_lv
xt_rsc_0_9_ARLOCK 1 bit sc_logic
xt_rsc_0_9_ARBURST 2 bit_vector sc_lv
xt_rsc_0_9_ARSIZE 3 bit_vector sc_lv
xt_rsc_0_9_ARLEN 8 bit_vector sc_lv
xt_rsc_0_9_ARADDR 12 bit_vector sc_lv
xt_rsc_0_9_ARID 1 bit sc_logic
xt_rsc_0_9_BREADY 1 bit sc_logic
xt_rsc_0_9_BVALID 1 bit sc_logic
xt_rsc_0_9_BUSER 1 bit sc_logic
xt_rsc_0_9_BRESP 2 bit_vector sc_lv
xt_rsc_0_9_BID 1 bit sc_logic
xt_rsc_0_9_WREADY 1 bit sc_logic
xt_rsc_0_9_WVALID 1 bit sc_logic
xt_rsc_0_9_WUSER 1 bit sc_logic
xt_rsc_0_9_WLAST 1 bit sc_logic
xt_rsc_0_9_WSTRB 4 bit_vector sc_lv
xt_rsc_0_9_WDATA 32 bit_vector sc_lv
xt_rsc_0_9_AWREADY 1 bit sc_logic
xt_rsc_0_9_AWVALID 1 bit sc_logic
xt_rsc_0_9_AWUSER 1 bit sc_logic
xt_rsc_0_9_AWREGION 4 bit_vector sc_lv
xt_rsc_0_9_AWQOS 4 bit_vector sc_lv
xt_rsc_0_9_AWPROT 3 bit_vector sc_lv
xt_rsc_0_9_AWCACHE 4 bit_vector sc_lv
xt_rsc_0_9_AWLOCK 1 bit sc_logic
xt_rsc_0_9_AWBURST 2 bit_vector sc_lv
xt_rsc_0_9_AWSIZE 3 bit_vector sc_lv
xt_rsc_0_9_AWLEN 8 bit_vector sc_lv
xt_rsc_0_9_AWADDR 12 bit_vector sc_lv
xt_rsc_0_9_AWID 1 bit sc_logic
xt_rsc_triosy_0_9_lz 1 bit sc_logic
xt_rsc_0_10_s_tdone 1 bit sc_logic
xt_rsc_0_10_tr_write_done 1 bit sc_logic
xt_rsc_0_10_RREADY 1 bit sc_logic
xt_rsc_0_10_RVALID 1 bit sc_logic
xt_rsc_0_10_RUSER 1 bit sc_logic
xt_rsc_0_10_RLAST 1 bit sc_logic
xt_rsc_0_10_RRESP 2 bit_vector sc_lv
xt_rsc_0_10_RDATA 32 bit_vector sc_lv
xt_rsc_0_10_RID 1 bit sc_logic
xt_rsc_0_10_ARREADY 1 bit sc_logic
xt_rsc_0_10_ARVALID 1 bit sc_logic
xt_rsc_0_10_ARUSER 1 bit sc_logic
xt_rsc_0_10_ARREGION 4 bit_vector sc_lv
xt_rsc_0_10_ARQOS 4 bit_vector sc_lv
xt_rsc_0_10_ARPROT 3 bit_vector sc_lv
xt_rsc_0_10_ARCACHE 4 bit_vector sc_lv
xt_rsc_0_10_ARLOCK 1 bit sc_logic
xt_rsc_0_10_ARBURST 2 bit_vector sc_lv
xt_rsc_0_10_ARSIZE 3 bit_vector sc_lv
xt_rsc_0_10_ARLEN 8 bit_vector sc_lv
xt_rsc_0_10_ARADDR 12 bit_vector sc_lv
xt_rsc_0_10_ARID 1 bit sc_logic
xt_rsc_0_10_BREADY 1 bit sc_logic
xt_rsc_0_10_BVALID 1 bit sc_logic
xt_rsc_0_10_BUSER 1 bit sc_logic
xt_rsc_0_10_BRESP 2 bit_vector sc_lv
xt_rsc_0_10_BID 1 bit sc_logic
xt_rsc_0_10_WREADY 1 bit sc_logic
xt_rsc_0_10_WVALID 1 bit sc_logic
xt_rsc_0_10_WUSER 1 bit sc_logic
xt_rsc_0_10_WLAST 1 bit sc_logic
xt_rsc_0_10_WSTRB 4 bit_vector sc_lv
xt_rsc_0_10_WDATA 32 bit_vector sc_lv
xt_rsc_0_10_AWREADY 1 bit sc_logic
xt_rsc_0_10_AWVALID 1 bit sc_logic
xt_rsc_0_10_AWUSER 1 bit sc_logic
xt_rsc_0_10_AWREGION 4 bit_vector sc_lv
xt_rsc_0_10_AWQOS 4 bit_vector sc_lv
xt_rsc_0_10_AWPROT 3 bit_vector sc_lv
xt_rsc_0_10_AWCACHE 4 bit_vector sc_lv
xt_rsc_0_10_AWLOCK 1 bit sc_logic
xt_rsc_0_10_AWBURST 2 bit_vector sc_lv
xt_rsc_0_10_AWSIZE 3 bit_vector sc_lv
xt_rsc_0_10_AWLEN 8 bit_vector sc_lv
xt_rsc_0_10_AWADDR 12 bit_vector sc_lv
xt_rsc_0_10_AWID 1 bit sc_logic
xt_rsc_triosy_0_10_lz 1 bit sc_logic
xt_rsc_0_11_s_tdone 1 bit sc_logic
xt_rsc_0_11_tr_write_done 1 bit sc_logic
xt_rsc_0_11_RREADY 1 bit sc_logic
xt_rsc_0_11_RVALID 1 bit sc_logic
xt_rsc_0_11_RUSER 1 bit sc_logic
xt_rsc_0_11_RLAST 1 bit sc_logic
xt_rsc_0_11_RRESP 2 bit_vector sc_lv
xt_rsc_0_11_RDATA 32 bit_vector sc_lv
xt_rsc_0_11_RID 1 bit sc_logic
xt_rsc_0_11_ARREADY 1 bit sc_logic
xt_rsc_0_11_ARVALID 1 bit sc_logic
xt_rsc_0_11_ARUSER 1 bit sc_logic
xt_rsc_0_11_ARREGION 4 bit_vector sc_lv
xt_rsc_0_11_ARQOS 4 bit_vector sc_lv
xt_rsc_0_11_ARPROT 3 bit_vector sc_lv
xt_rsc_0_11_ARCACHE 4 bit_vector sc_lv
xt_rsc_0_11_ARLOCK 1 bit sc_logic
xt_rsc_0_11_ARBURST 2 bit_vector sc_lv
xt_rsc_0_11_ARSIZE 3 bit_vector sc_lv
xt_rsc_0_11_ARLEN 8 bit_vector sc_lv
xt_rsc_0_11_ARADDR 12 bit_vector sc_lv
xt_rsc_0_11_ARID 1 bit sc_logic
xt_rsc_0_11_BREADY 1 bit sc_logic
xt_rsc_0_11_BVALID 1 bit sc_logic
xt_rsc_0_11_BUSER 1 bit sc_logic
xt_rsc_0_11_BRESP 2 bit_vector sc_lv
xt_rsc_0_11_BID 1 bit sc_logic
xt_rsc_0_11_WREADY 1 bit sc_logic
xt_rsc_0_11_WVALID 1 bit sc_logic
xt_rsc_0_11_WUSER 1 bit sc_logic
xt_rsc_0_11_WLAST 1 bit sc_logic
xt_rsc_0_11_WSTRB 4 bit_vector sc_lv
xt_rsc_0_11_WDATA 32 bit_vector sc_lv
xt_rsc_0_11_AWREADY 1 bit sc_logic
xt_rsc_0_11_AWVALID 1 bit sc_logic
xt_rsc_0_11_AWUSER 1 bit sc_logic
xt_rsc_0_11_AWREGION 4 bit_vector sc_lv
xt_rsc_0_11_AWQOS 4 bit_vector sc_lv
xt_rsc_0_11_AWPROT 3 bit_vector sc_lv
xt_rsc_0_11_AWCACHE 4 bit_vector sc_lv
xt_rsc_0_11_AWLOCK 1 bit sc_logic
xt_rsc_0_11_AWBURST 2 bit_vector sc_lv
xt_rsc_0_11_AWSIZE 3 bit_vector sc_lv
xt_rsc_0_11_AWLEN 8 bit_vector sc_lv
xt_rsc_0_11_AWADDR 12 bit_vector sc_lv
xt_rsc_0_11_AWID 1 bit sc_logic
xt_rsc_triosy_0_11_lz 1 bit sc_logic
xt_rsc_0_12_s_tdone 1 bit sc_logic
xt_rsc_0_12_tr_write_done 1 bit sc_logic
xt_rsc_0_12_RREADY 1 bit sc_logic
xt_rsc_0_12_RVALID 1 bit sc_logic
xt_rsc_0_12_RUSER 1 bit sc_logic
xt_rsc_0_12_RLAST 1 bit sc_logic
xt_rsc_0_12_RRESP 2 bit_vector sc_lv
xt_rsc_0_12_RDATA 32 bit_vector sc_lv
xt_rsc_0_12_RID 1 bit sc_logic
xt_rsc_0_12_ARREADY 1 bit sc_logic
xt_rsc_0_12_ARVALID 1 bit sc_logic
xt_rsc_0_12_ARUSER 1 bit sc_logic
xt_rsc_0_12_ARREGION 4 bit_vector sc_lv
xt_rsc_0_12_ARQOS 4 bit_vector sc_lv
xt_rsc_0_12_ARPROT 3 bit_vector sc_lv
xt_rsc_0_12_ARCACHE 4 bit_vector sc_lv
xt_rsc_0_12_ARLOCK 1 bit sc_logic
xt_rsc_0_12_ARBURST 2 bit_vector sc_lv
xt_rsc_0_12_ARSIZE 3 bit_vector sc_lv
xt_rsc_0_12_ARLEN 8 bit_vector sc_lv
xt_rsc_0_12_ARADDR 12 bit_vector sc_lv
xt_rsc_0_12_ARID 1 bit sc_logic
xt_rsc_0_12_BREADY 1 bit sc_logic
xt_rsc_0_12_BVALID 1 bit sc_logic
xt_rsc_0_12_BUSER 1 bit sc_logic
xt_rsc_0_12_BRESP 2 bit_vector sc_lv
xt_rsc_0_12_BID 1 bit sc_logic
xt_rsc_0_12_WREADY 1 bit sc_logic
xt_rsc_0_12_WVALID 1 bit sc_logic
xt_rsc_0_12_WUSER 1 bit sc_logic
xt_rsc_0_12_WLAST 1 bit sc_logic
xt_rsc_0_12_WSTRB 4 bit_vector sc_lv
xt_rsc_0_12_WDATA 32 bit_vector sc_lv
xt_rsc_0_12_AWREADY 1 bit sc_logic
xt_rsc_0_12_AWVALID 1 bit sc_logic
xt_rsc_0_12_AWUSER 1 bit sc_logic
xt_rsc_0_12_AWREGION 4 bit_vector sc_lv
xt_rsc_0_12_AWQOS 4 bit_vector sc_lv
xt_rsc_0_12_AWPROT 3 bit_vector sc_lv
xt_rsc_0_12_AWCACHE 4 bit_vector sc_lv
xt_rsc_0_12_AWLOCK 1 bit sc_logic
xt_rsc_0_12_AWBURST 2 bit_vector sc_lv
xt_rsc_0_12_AWSIZE 3 bit_vector sc_lv
xt_rsc_0_12_AWLEN 8 bit_vector sc_lv
xt_rsc_0_12_AWADDR 12 bit_vector sc_lv
xt_rsc_0_12_AWID 1 bit sc_logic
xt_rsc_triosy_0_12_lz 1 bit sc_logic
xt_rsc_0_13_s_tdone 1 bit sc_logic
xt_rsc_0_13_tr_write_done 1 bit sc_logic
xt_rsc_0_13_RREADY 1 bit sc_logic
xt_rsc_0_13_RVALID 1 bit sc_logic
xt_rsc_0_13_RUSER 1 bit sc_logic
xt_rsc_0_13_RLAST 1 bit sc_logic
xt_rsc_0_13_RRESP 2 bit_vector sc_lv
xt_rsc_0_13_RDATA 32 bit_vector sc_lv
xt_rsc_0_13_RID 1 bit sc_logic
xt_rsc_0_13_ARREADY 1 bit sc_logic
xt_rsc_0_13_ARVALID 1 bit sc_logic
xt_rsc_0_13_ARUSER 1 bit sc_logic
xt_rsc_0_13_ARREGION 4 bit_vector sc_lv
xt_rsc_0_13_ARQOS 4 bit_vector sc_lv
xt_rsc_0_13_ARPROT 3 bit_vector sc_lv
xt_rsc_0_13_ARCACHE 4 bit_vector sc_lv
xt_rsc_0_13_ARLOCK 1 bit sc_logic
xt_rsc_0_13_ARBURST 2 bit_vector sc_lv
xt_rsc_0_13_ARSIZE 3 bit_vector sc_lv
xt_rsc_0_13_ARLEN 8 bit_vector sc_lv
xt_rsc_0_13_ARADDR 12 bit_vector sc_lv
xt_rsc_0_13_ARID 1 bit sc_logic
xt_rsc_0_13_BREADY 1 bit sc_logic
xt_rsc_0_13_BVALID 1 bit sc_logic
xt_rsc_0_13_BUSER 1 bit sc_logic
xt_rsc_0_13_BRESP 2 bit_vector sc_lv
xt_rsc_0_13_BID 1 bit sc_logic
xt_rsc_0_13_WREADY 1 bit sc_logic
xt_rsc_0_13_WVALID 1 bit sc_logic
xt_rsc_0_13_WUSER 1 bit sc_logic
xt_rsc_0_13_WLAST 1 bit sc_logic
xt_rsc_0_13_WSTRB 4 bit_vector sc_lv
xt_rsc_0_13_WDATA 32 bit_vector sc_lv
xt_rsc_0_13_AWREADY 1 bit sc_logic
xt_rsc_0_13_AWVALID 1 bit sc_logic
xt_rsc_0_13_AWUSER 1 bit sc_logic
xt_rsc_0_13_AWREGION 4 bit_vector sc_lv
xt_rsc_0_13_AWQOS 4 bit_vector sc_lv
xt_rsc_0_13_AWPROT 3 bit_vector sc_lv
xt_rsc_0_13_AWCACHE 4 bit_vector sc_lv
xt_rsc_0_13_AWLOCK 1 bit sc_logic
xt_rsc_0_13_AWBURST 2 bit_vector sc_lv
xt_rsc_0_13_AWSIZE 3 bit_vector sc_lv
xt_rsc_0_13_AWLEN 8 bit_vector sc_lv
xt_rsc_0_13_AWADDR 12 bit_vector sc_lv
xt_rsc_0_13_AWID 1 bit sc_logic
xt_rsc_triosy_0_13_lz 1 bit sc_logic
xt_rsc_0_14_s_tdone 1 bit sc_logic
xt_rsc_0_14_tr_write_done 1 bit sc_logic
xt_rsc_0_14_RREADY 1 bit sc_logic
xt_rsc_0_14_RVALID 1 bit sc_logic
xt_rsc_0_14_RUSER 1 bit sc_logic
xt_rsc_0_14_RLAST 1 bit sc_logic
xt_rsc_0_14_RRESP 2 bit_vector sc_lv
xt_rsc_0_14_RDATA 32 bit_vector sc_lv
xt_rsc_0_14_RID 1 bit sc_logic
xt_rsc_0_14_ARREADY 1 bit sc_logic
xt_rsc_0_14_ARVALID 1 bit sc_logic
xt_rsc_0_14_ARUSER 1 bit sc_logic
xt_rsc_0_14_ARREGION 4 bit_vector sc_lv
xt_rsc_0_14_ARQOS 4 bit_vector sc_lv
xt_rsc_0_14_ARPROT 3 bit_vector sc_lv
xt_rsc_0_14_ARCACHE 4 bit_vector sc_lv
xt_rsc_0_14_ARLOCK 1 bit sc_logic
xt_rsc_0_14_ARBURST 2 bit_vector sc_lv
xt_rsc_0_14_ARSIZE 3 bit_vector sc_lv
xt_rsc_0_14_ARLEN 8 bit_vector sc_lv
xt_rsc_0_14_ARADDR 12 bit_vector sc_lv
xt_rsc_0_14_ARID 1 bit sc_logic
xt_rsc_0_14_BREADY 1 bit sc_logic
xt_rsc_0_14_BVALID 1 bit sc_logic
xt_rsc_0_14_BUSER 1 bit sc_logic
xt_rsc_0_14_BRESP 2 bit_vector sc_lv
xt_rsc_0_14_BID 1 bit sc_logic
xt_rsc_0_14_WREADY 1 bit sc_logic
xt_rsc_0_14_WVALID 1 bit sc_logic
xt_rsc_0_14_WUSER 1 bit sc_logic
xt_rsc_0_14_WLAST 1 bit sc_logic
xt_rsc_0_14_WSTRB 4 bit_vector sc_lv
xt_rsc_0_14_WDATA 32 bit_vector sc_lv
xt_rsc_0_14_AWREADY 1 bit sc_logic
xt_rsc_0_14_AWVALID 1 bit sc_logic
xt_rsc_0_14_AWUSER 1 bit sc_logic
xt_rsc_0_14_AWREGION 4 bit_vector sc_lv
xt_rsc_0_14_AWQOS 4 bit_vector sc_lv
xt_rsc_0_14_AWPROT 3 bit_vector sc_lv
xt_rsc_0_14_AWCACHE 4 bit_vector sc_lv
xt_rsc_0_14_AWLOCK 1 bit sc_logic
xt_rsc_0_14_AWBURST 2 bit_vector sc_lv
xt_rsc_0_14_AWSIZE 3 bit_vector sc_lv
xt_rsc_0_14_AWLEN 8 bit_vector sc_lv
xt_rsc_0_14_AWADDR 12 bit_vector sc_lv
xt_rsc_0_14_AWID 1 bit sc_logic
xt_rsc_triosy_0_14_lz 1 bit sc_logic
xt_rsc_0_15_s_tdone 1 bit sc_logic
xt_rsc_0_15_tr_write_done 1 bit sc_logic
xt_rsc_0_15_RREADY 1 bit sc_logic
xt_rsc_0_15_RVALID 1 bit sc_logic
xt_rsc_0_15_RUSER 1 bit sc_logic
xt_rsc_0_15_RLAST 1 bit sc_logic
xt_rsc_0_15_RRESP 2 bit_vector sc_lv
xt_rsc_0_15_RDATA 32 bit_vector sc_lv
xt_rsc_0_15_RID 1 bit sc_logic
xt_rsc_0_15_ARREADY 1 bit sc_logic
xt_rsc_0_15_ARVALID 1 bit sc_logic
xt_rsc_0_15_ARUSER 1 bit sc_logic
xt_rsc_0_15_ARREGION 4 bit_vector sc_lv
xt_rsc_0_15_ARQOS 4 bit_vector sc_lv
xt_rsc_0_15_ARPROT 3 bit_vector sc_lv
xt_rsc_0_15_ARCACHE 4 bit_vector sc_lv
xt_rsc_0_15_ARLOCK 1 bit sc_logic
xt_rsc_0_15_ARBURST 2 bit_vector sc_lv
xt_rsc_0_15_ARSIZE 3 bit_vector sc_lv
xt_rsc_0_15_ARLEN 8 bit_vector sc_lv
xt_rsc_0_15_ARADDR 12 bit_vector sc_lv
xt_rsc_0_15_ARID 1 bit sc_logic
xt_rsc_0_15_BREADY 1 bit sc_logic
xt_rsc_0_15_BVALID 1 bit sc_logic
xt_rsc_0_15_BUSER 1 bit sc_logic
xt_rsc_0_15_BRESP 2 bit_vector sc_lv
xt_rsc_0_15_BID 1 bit sc_logic
xt_rsc_0_15_WREADY 1 bit sc_logic
xt_rsc_0_15_WVALID 1 bit sc_logic
xt_rsc_0_15_WUSER 1 bit sc_logic
xt_rsc_0_15_WLAST 1 bit sc_logic
xt_rsc_0_15_WSTRB 4 bit_vector sc_lv
xt_rsc_0_15_WDATA 32 bit_vector sc_lv
xt_rsc_0_15_AWREADY 1 bit sc_logic
xt_rsc_0_15_AWVALID 1 bit sc_logic
xt_rsc_0_15_AWUSER 1 bit sc_logic
xt_rsc_0_15_AWREGION 4 bit_vector sc_lv
xt_rsc_0_15_AWQOS 4 bit_vector sc_lv
xt_rsc_0_15_AWPROT 3 bit_vector sc_lv
xt_rsc_0_15_AWCACHE 4 bit_vector sc_lv
xt_rsc_0_15_AWLOCK 1 bit sc_logic
xt_rsc_0_15_AWBURST 2 bit_vector sc_lv
xt_rsc_0_15_AWSIZE 3 bit_vector sc_lv
xt_rsc_0_15_AWLEN 8 bit_vector sc_lv
xt_rsc_0_15_AWADDR 12 bit_vector sc_lv
xt_rsc_0_15_AWID 1 bit sc_logic
xt_rsc_triosy_0_15_lz 1 bit sc_logic
xt_rsc_0_16_s_tdone 1 bit sc_logic
xt_rsc_0_16_tr_write_done 1 bit sc_logic
xt_rsc_0_16_RREADY 1 bit sc_logic
xt_rsc_0_16_RVALID 1 bit sc_logic
xt_rsc_0_16_RUSER 1 bit sc_logic
xt_rsc_0_16_RLAST 1 bit sc_logic
xt_rsc_0_16_RRESP 2 bit_vector sc_lv
xt_rsc_0_16_RDATA 32 bit_vector sc_lv
xt_rsc_0_16_RID 1 bit sc_logic
xt_rsc_0_16_ARREADY 1 bit sc_logic
xt_rsc_0_16_ARVALID 1 bit sc_logic
xt_rsc_0_16_ARUSER 1 bit sc_logic
xt_rsc_0_16_ARREGION 4 bit_vector sc_lv
xt_rsc_0_16_ARQOS 4 bit_vector sc_lv
xt_rsc_0_16_ARPROT 3 bit_vector sc_lv
xt_rsc_0_16_ARCACHE 4 bit_vector sc_lv
xt_rsc_0_16_ARLOCK 1 bit sc_logic
xt_rsc_0_16_ARBURST 2 bit_vector sc_lv
xt_rsc_0_16_ARSIZE 3 bit_vector sc_lv
xt_rsc_0_16_ARLEN 8 bit_vector sc_lv
xt_rsc_0_16_ARADDR 12 bit_vector sc_lv
xt_rsc_0_16_ARID 1 bit sc_logic
xt_rsc_0_16_BREADY 1 bit sc_logic
xt_rsc_0_16_BVALID 1 bit sc_logic
xt_rsc_0_16_BUSER 1 bit sc_logic
xt_rsc_0_16_BRESP 2 bit_vector sc_lv
xt_rsc_0_16_BID 1 bit sc_logic
xt_rsc_0_16_WREADY 1 bit sc_logic
xt_rsc_0_16_WVALID 1 bit sc_logic
xt_rsc_0_16_WUSER 1 bit sc_logic
xt_rsc_0_16_WLAST 1 bit sc_logic
xt_rsc_0_16_WSTRB 4 bit_vector sc_lv
xt_rsc_0_16_WDATA 32 bit_vector sc_lv
xt_rsc_0_16_AWREADY 1 bit sc_logic
xt_rsc_0_16_AWVALID 1 bit sc_logic
xt_rsc_0_16_AWUSER 1 bit sc_logic
xt_rsc_0_16_AWREGION 4 bit_vector sc_lv
xt_rsc_0_16_AWQOS 4 bit_vector sc_lv
xt_rsc_0_16_AWPROT 3 bit_vector sc_lv
xt_rsc_0_16_AWCACHE 4 bit_vector sc_lv
xt_rsc_0_16_AWLOCK 1 bit sc_logic
xt_rsc_0_16_AWBURST 2 bit_vector sc_lv
xt_rsc_0_16_AWSIZE 3 bit_vector sc_lv
xt_rsc_0_16_AWLEN 8 bit_vector sc_lv
xt_rsc_0_16_AWADDR 12 bit_vector sc_lv
xt_rsc_0_16_AWID 1 bit sc_logic
xt_rsc_triosy_0_16_lz 1 bit sc_logic
xt_rsc_0_17_s_tdone 1 bit sc_logic
xt_rsc_0_17_tr_write_done 1 bit sc_logic
xt_rsc_0_17_RREADY 1 bit sc_logic
xt_rsc_0_17_RVALID 1 bit sc_logic
xt_rsc_0_17_RUSER 1 bit sc_logic
xt_rsc_0_17_RLAST 1 bit sc_logic
xt_rsc_0_17_RRESP 2 bit_vector sc_lv
xt_rsc_0_17_RDATA 32 bit_vector sc_lv
xt_rsc_0_17_RID 1 bit sc_logic
xt_rsc_0_17_ARREADY 1 bit sc_logic
xt_rsc_0_17_ARVALID 1 bit sc_logic
xt_rsc_0_17_ARUSER 1 bit sc_logic
xt_rsc_0_17_ARREGION 4 bit_vector sc_lv
xt_rsc_0_17_ARQOS 4 bit_vector sc_lv
xt_rsc_0_17_ARPROT 3 bit_vector sc_lv
xt_rsc_0_17_ARCACHE 4 bit_vector sc_lv
xt_rsc_0_17_ARLOCK 1 bit sc_logic
xt_rsc_0_17_ARBURST 2 bit_vector sc_lv
xt_rsc_0_17_ARSIZE 3 bit_vector sc_lv
xt_rsc_0_17_ARLEN 8 bit_vector sc_lv
xt_rsc_0_17_ARADDR 12 bit_vector sc_lv
xt_rsc_0_17_ARID 1 bit sc_logic
xt_rsc_0_17_BREADY 1 bit sc_logic
xt_rsc_0_17_BVALID 1 bit sc_logic
xt_rsc_0_17_BUSER 1 bit sc_logic
xt_rsc_0_17_BRESP 2 bit_vector sc_lv
xt_rsc_0_17_BID 1 bit sc_logic
xt_rsc_0_17_WREADY 1 bit sc_logic
xt_rsc_0_17_WVALID 1 bit sc_logic
xt_rsc_0_17_WUSER 1 bit sc_logic
xt_rsc_0_17_WLAST 1 bit sc_logic
xt_rsc_0_17_WSTRB 4 bit_vector sc_lv
xt_rsc_0_17_WDATA 32 bit_vector sc_lv
xt_rsc_0_17_AWREADY 1 bit sc_logic
xt_rsc_0_17_AWVALID 1 bit sc_logic
xt_rsc_0_17_AWUSER 1 bit sc_logic
xt_rsc_0_17_AWREGION 4 bit_vector sc_lv
xt_rsc_0_17_AWQOS 4 bit_vector sc_lv
xt_rsc_0_17_AWPROT 3 bit_vector sc_lv
xt_rsc_0_17_AWCACHE 4 bit_vector sc_lv
xt_rsc_0_17_AWLOCK 1 bit sc_logic
xt_rsc_0_17_AWBURST 2 bit_vector sc_lv
xt_rsc_0_17_AWSIZE 3 bit_vector sc_lv
xt_rsc_0_17_AWLEN 8 bit_vector sc_lv
xt_rsc_0_17_AWADDR 12 bit_vector sc_lv
xt_rsc_0_17_AWID 1 bit sc_logic
xt_rsc_triosy_0_17_lz 1 bit sc_logic
xt_rsc_0_18_s_tdone 1 bit sc_logic
xt_rsc_0_18_tr_write_done 1 bit sc_logic
xt_rsc_0_18_RREADY 1 bit sc_logic
xt_rsc_0_18_RVALID 1 bit sc_logic
xt_rsc_0_18_RUSER 1 bit sc_logic
xt_rsc_0_18_RLAST 1 bit sc_logic
xt_rsc_0_18_RRESP 2 bit_vector sc_lv
xt_rsc_0_18_RDATA 32 bit_vector sc_lv
xt_rsc_0_18_RID 1 bit sc_logic
xt_rsc_0_18_ARREADY 1 bit sc_logic
xt_rsc_0_18_ARVALID 1 bit sc_logic
xt_rsc_0_18_ARUSER 1 bit sc_logic
xt_rsc_0_18_ARREGION 4 bit_vector sc_lv
xt_rsc_0_18_ARQOS 4 bit_vector sc_lv
xt_rsc_0_18_ARPROT 3 bit_vector sc_lv
xt_rsc_0_18_ARCACHE 4 bit_vector sc_lv
xt_rsc_0_18_ARLOCK 1 bit sc_logic
xt_rsc_0_18_ARBURST 2 bit_vector sc_lv
xt_rsc_0_18_ARSIZE 3 bit_vector sc_lv
xt_rsc_0_18_ARLEN 8 bit_vector sc_lv
xt_rsc_0_18_ARADDR 12 bit_vector sc_lv
xt_rsc_0_18_ARID 1 bit sc_logic
xt_rsc_0_18_BREADY 1 bit sc_logic
xt_rsc_0_18_BVALID 1 bit sc_logic
xt_rsc_0_18_BUSER 1 bit sc_logic
xt_rsc_0_18_BRESP 2 bit_vector sc_lv
xt_rsc_0_18_BID 1 bit sc_logic
xt_rsc_0_18_WREADY 1 bit sc_logic
xt_rsc_0_18_WVALID 1 bit sc_logic
xt_rsc_0_18_WUSER 1 bit sc_logic
xt_rsc_0_18_WLAST 1 bit sc_logic
xt_rsc_0_18_WSTRB 4 bit_vector sc_lv
xt_rsc_0_18_WDATA 32 bit_vector sc_lv
xt_rsc_0_18_AWREADY 1 bit sc_logic
xt_rsc_0_18_AWVALID 1 bit sc_logic
xt_rsc_0_18_AWUSER 1 bit sc_logic
xt_rsc_0_18_AWREGION 4 bit_vector sc_lv
xt_rsc_0_18_AWQOS 4 bit_vector sc_lv
xt_rsc_0_18_AWPROT 3 bit_vector sc_lv
xt_rsc_0_18_AWCACHE 4 bit_vector sc_lv
xt_rsc_0_18_AWLOCK 1 bit sc_logic
xt_rsc_0_18_AWBURST 2 bit_vector sc_lv
xt_rsc_0_18_AWSIZE 3 bit_vector sc_lv
xt_rsc_0_18_AWLEN 8 bit_vector sc_lv
xt_rsc_0_18_AWADDR 12 bit_vector sc_lv
xt_rsc_0_18_AWID 1 bit sc_logic
xt_rsc_triosy_0_18_lz 1 bit sc_logic
xt_rsc_0_19_s_tdone 1 bit sc_logic
xt_rsc_0_19_tr_write_done 1 bit sc_logic
xt_rsc_0_19_RREADY 1 bit sc_logic
xt_rsc_0_19_RVALID 1 bit sc_logic
xt_rsc_0_19_RUSER 1 bit sc_logic
xt_rsc_0_19_RLAST 1 bit sc_logic
xt_rsc_0_19_RRESP 2 bit_vector sc_lv
xt_rsc_0_19_RDATA 32 bit_vector sc_lv
xt_rsc_0_19_RID 1 bit sc_logic
xt_rsc_0_19_ARREADY 1 bit sc_logic
xt_rsc_0_19_ARVALID 1 bit sc_logic
xt_rsc_0_19_ARUSER 1 bit sc_logic
xt_rsc_0_19_ARREGION 4 bit_vector sc_lv
xt_rsc_0_19_ARQOS 4 bit_vector sc_lv
xt_rsc_0_19_ARPROT 3 bit_vector sc_lv
xt_rsc_0_19_ARCACHE 4 bit_vector sc_lv
xt_rsc_0_19_ARLOCK 1 bit sc_logic
xt_rsc_0_19_ARBURST 2 bit_vector sc_lv
xt_rsc_0_19_ARSIZE 3 bit_vector sc_lv
xt_rsc_0_19_ARLEN 8 bit_vector sc_lv
xt_rsc_0_19_ARADDR 12 bit_vector sc_lv
xt_rsc_0_19_ARID 1 bit sc_logic
xt_rsc_0_19_BREADY 1 bit sc_logic
xt_rsc_0_19_BVALID 1 bit sc_logic
xt_rsc_0_19_BUSER 1 bit sc_logic
xt_rsc_0_19_BRESP 2 bit_vector sc_lv
xt_rsc_0_19_BID 1 bit sc_logic
xt_rsc_0_19_WREADY 1 bit sc_logic
xt_rsc_0_19_WVALID 1 bit sc_logic
xt_rsc_0_19_WUSER 1 bit sc_logic
xt_rsc_0_19_WLAST 1 bit sc_logic
xt_rsc_0_19_WSTRB 4 bit_vector sc_lv
xt_rsc_0_19_WDATA 32 bit_vector sc_lv
xt_rsc_0_19_AWREADY 1 bit sc_logic
xt_rsc_0_19_AWVALID 1 bit sc_logic
xt_rsc_0_19_AWUSER 1 bit sc_logic
xt_rsc_0_19_AWREGION 4 bit_vector sc_lv
xt_rsc_0_19_AWQOS 4 bit_vector sc_lv
xt_rsc_0_19_AWPROT 3 bit_vector sc_lv
xt_rsc_0_19_AWCACHE 4 bit_vector sc_lv
xt_rsc_0_19_AWLOCK 1 bit sc_logic
xt_rsc_0_19_AWBURST 2 bit_vector sc_lv
xt_rsc_0_19_AWSIZE 3 bit_vector sc_lv
xt_rsc_0_19_AWLEN 8 bit_vector sc_lv
xt_rsc_0_19_AWADDR 12 bit_vector sc_lv
xt_rsc_0_19_AWID 1 bit sc_logic
xt_rsc_triosy_0_19_lz 1 bit sc_logic
xt_rsc_0_20_s_tdone 1 bit sc_logic
xt_rsc_0_20_tr_write_done 1 bit sc_logic
xt_rsc_0_20_RREADY 1 bit sc_logic
xt_rsc_0_20_RVALID 1 bit sc_logic
xt_rsc_0_20_RUSER 1 bit sc_logic
xt_rsc_0_20_RLAST 1 bit sc_logic
xt_rsc_0_20_RRESP 2 bit_vector sc_lv
xt_rsc_0_20_RDATA 32 bit_vector sc_lv
xt_rsc_0_20_RID 1 bit sc_logic
xt_rsc_0_20_ARREADY 1 bit sc_logic
xt_rsc_0_20_ARVALID 1 bit sc_logic
xt_rsc_0_20_ARUSER 1 bit sc_logic
xt_rsc_0_20_ARREGION 4 bit_vector sc_lv
xt_rsc_0_20_ARQOS 4 bit_vector sc_lv
xt_rsc_0_20_ARPROT 3 bit_vector sc_lv
xt_rsc_0_20_ARCACHE 4 bit_vector sc_lv
xt_rsc_0_20_ARLOCK 1 bit sc_logic
xt_rsc_0_20_ARBURST 2 bit_vector sc_lv
xt_rsc_0_20_ARSIZE 3 bit_vector sc_lv
xt_rsc_0_20_ARLEN 8 bit_vector sc_lv
xt_rsc_0_20_ARADDR 12 bit_vector sc_lv
xt_rsc_0_20_ARID 1 bit sc_logic
xt_rsc_0_20_BREADY 1 bit sc_logic
xt_rsc_0_20_BVALID 1 bit sc_logic
xt_rsc_0_20_BUSER 1 bit sc_logic
xt_rsc_0_20_BRESP 2 bit_vector sc_lv
xt_rsc_0_20_BID 1 bit sc_logic
xt_rsc_0_20_WREADY 1 bit sc_logic
xt_rsc_0_20_WVALID 1 bit sc_logic
xt_rsc_0_20_WUSER 1 bit sc_logic
xt_rsc_0_20_WLAST 1 bit sc_logic
xt_rsc_0_20_WSTRB 4 bit_vector sc_lv
xt_rsc_0_20_WDATA 32 bit_vector sc_lv
xt_rsc_0_20_AWREADY 1 bit sc_logic
xt_rsc_0_20_AWVALID 1 bit sc_logic
xt_rsc_0_20_AWUSER 1 bit sc_logic
xt_rsc_0_20_AWREGION 4 bit_vector sc_lv
xt_rsc_0_20_AWQOS 4 bit_vector sc_lv
xt_rsc_0_20_AWPROT 3 bit_vector sc_lv
xt_rsc_0_20_AWCACHE 4 bit_vector sc_lv
xt_rsc_0_20_AWLOCK 1 bit sc_logic
xt_rsc_0_20_AWBURST 2 bit_vector sc_lv
xt_rsc_0_20_AWSIZE 3 bit_vector sc_lv
xt_rsc_0_20_AWLEN 8 bit_vector sc_lv
xt_rsc_0_20_AWADDR 12 bit_vector sc_lv
xt_rsc_0_20_AWID 1 bit sc_logic
xt_rsc_triosy_0_20_lz 1 bit sc_logic
xt_rsc_0_21_s_tdone 1 bit sc_logic
xt_rsc_0_21_tr_write_done 1 bit sc_logic
xt_rsc_0_21_RREADY 1 bit sc_logic
xt_rsc_0_21_RVALID 1 bit sc_logic
xt_rsc_0_21_RUSER 1 bit sc_logic
xt_rsc_0_21_RLAST 1 bit sc_logic
xt_rsc_0_21_RRESP 2 bit_vector sc_lv
xt_rsc_0_21_RDATA 32 bit_vector sc_lv
xt_rsc_0_21_RID 1 bit sc_logic
xt_rsc_0_21_ARREADY 1 bit sc_logic
xt_rsc_0_21_ARVALID 1 bit sc_logic
xt_rsc_0_21_ARUSER 1 bit sc_logic
xt_rsc_0_21_ARREGION 4 bit_vector sc_lv
xt_rsc_0_21_ARQOS 4 bit_vector sc_lv
xt_rsc_0_21_ARPROT 3 bit_vector sc_lv
xt_rsc_0_21_ARCACHE 4 bit_vector sc_lv
xt_rsc_0_21_ARLOCK 1 bit sc_logic
xt_rsc_0_21_ARBURST 2 bit_vector sc_lv
xt_rsc_0_21_ARSIZE 3 bit_vector sc_lv
xt_rsc_0_21_ARLEN 8 bit_vector sc_lv
xt_rsc_0_21_ARADDR 12 bit_vector sc_lv
xt_rsc_0_21_ARID 1 bit sc_logic
xt_rsc_0_21_BREADY 1 bit sc_logic
xt_rsc_0_21_BVALID 1 bit sc_logic
xt_rsc_0_21_BUSER 1 bit sc_logic
xt_rsc_0_21_BRESP 2 bit_vector sc_lv
xt_rsc_0_21_BID 1 bit sc_logic
xt_rsc_0_21_WREADY 1 bit sc_logic
xt_rsc_0_21_WVALID 1 bit sc_logic
xt_rsc_0_21_WUSER 1 bit sc_logic
xt_rsc_0_21_WLAST 1 bit sc_logic
xt_rsc_0_21_WSTRB 4 bit_vector sc_lv
xt_rsc_0_21_WDATA 32 bit_vector sc_lv
xt_rsc_0_21_AWREADY 1 bit sc_logic
xt_rsc_0_21_AWVALID 1 bit sc_logic
xt_rsc_0_21_AWUSER 1 bit sc_logic
xt_rsc_0_21_AWREGION 4 bit_vector sc_lv
xt_rsc_0_21_AWQOS 4 bit_vector sc_lv
xt_rsc_0_21_AWPROT 3 bit_vector sc_lv
xt_rsc_0_21_AWCACHE 4 bit_vector sc_lv
xt_rsc_0_21_AWLOCK 1 bit sc_logic
xt_rsc_0_21_AWBURST 2 bit_vector sc_lv
xt_rsc_0_21_AWSIZE 3 bit_vector sc_lv
xt_rsc_0_21_AWLEN 8 bit_vector sc_lv
xt_rsc_0_21_AWADDR 12 bit_vector sc_lv
xt_rsc_0_21_AWID 1 bit sc_logic
xt_rsc_triosy_0_21_lz 1 bit sc_logic
xt_rsc_0_22_s_tdone 1 bit sc_logic
xt_rsc_0_22_tr_write_done 1 bit sc_logic
xt_rsc_0_22_RREADY 1 bit sc_logic
xt_rsc_0_22_RVALID 1 bit sc_logic
xt_rsc_0_22_RUSER 1 bit sc_logic
xt_rsc_0_22_RLAST 1 bit sc_logic
xt_rsc_0_22_RRESP 2 bit_vector sc_lv
xt_rsc_0_22_RDATA 32 bit_vector sc_lv
xt_rsc_0_22_RID 1 bit sc_logic
xt_rsc_0_22_ARREADY 1 bit sc_logic
xt_rsc_0_22_ARVALID 1 bit sc_logic
xt_rsc_0_22_ARUSER 1 bit sc_logic
xt_rsc_0_22_ARREGION 4 bit_vector sc_lv
xt_rsc_0_22_ARQOS 4 bit_vector sc_lv
xt_rsc_0_22_ARPROT 3 bit_vector sc_lv
xt_rsc_0_22_ARCACHE 4 bit_vector sc_lv
xt_rsc_0_22_ARLOCK 1 bit sc_logic
xt_rsc_0_22_ARBURST 2 bit_vector sc_lv
xt_rsc_0_22_ARSIZE 3 bit_vector sc_lv
xt_rsc_0_22_ARLEN 8 bit_vector sc_lv
xt_rsc_0_22_ARADDR 12 bit_vector sc_lv
xt_rsc_0_22_ARID 1 bit sc_logic
xt_rsc_0_22_BREADY 1 bit sc_logic
xt_rsc_0_22_BVALID 1 bit sc_logic
xt_rsc_0_22_BUSER 1 bit sc_logic
xt_rsc_0_22_BRESP 2 bit_vector sc_lv
xt_rsc_0_22_BID 1 bit sc_logic
xt_rsc_0_22_WREADY 1 bit sc_logic
xt_rsc_0_22_WVALID 1 bit sc_logic
xt_rsc_0_22_WUSER 1 bit sc_logic
xt_rsc_0_22_WLAST 1 bit sc_logic
xt_rsc_0_22_WSTRB 4 bit_vector sc_lv
xt_rsc_0_22_WDATA 32 bit_vector sc_lv
xt_rsc_0_22_AWREADY 1 bit sc_logic
xt_rsc_0_22_AWVALID 1 bit sc_logic
xt_rsc_0_22_AWUSER 1 bit sc_logic
xt_rsc_0_22_AWREGION 4 bit_vector sc_lv
xt_rsc_0_22_AWQOS 4 bit_vector sc_lv
xt_rsc_0_22_AWPROT 3 bit_vector sc_lv
xt_rsc_0_22_AWCACHE 4 bit_vector sc_lv
xt_rsc_0_22_AWLOCK 1 bit sc_logic
xt_rsc_0_22_AWBURST 2 bit_vector sc_lv
xt_rsc_0_22_AWSIZE 3 bit_vector sc_lv
xt_rsc_0_22_AWLEN 8 bit_vector sc_lv
xt_rsc_0_22_AWADDR 12 bit_vector sc_lv
xt_rsc_0_22_AWID 1 bit sc_logic
xt_rsc_triosy_0_22_lz 1 bit sc_logic
xt_rsc_0_23_s_tdone 1 bit sc_logic
xt_rsc_0_23_tr_write_done 1 bit sc_logic
xt_rsc_0_23_RREADY 1 bit sc_logic
xt_rsc_0_23_RVALID 1 bit sc_logic
xt_rsc_0_23_RUSER 1 bit sc_logic
xt_rsc_0_23_RLAST 1 bit sc_logic
xt_rsc_0_23_RRESP 2 bit_vector sc_lv
xt_rsc_0_23_RDATA 32 bit_vector sc_lv
xt_rsc_0_23_RID 1 bit sc_logic
xt_rsc_0_23_ARREADY 1 bit sc_logic
xt_rsc_0_23_ARVALID 1 bit sc_logic
xt_rsc_0_23_ARUSER 1 bit sc_logic
xt_rsc_0_23_ARREGION 4 bit_vector sc_lv
xt_rsc_0_23_ARQOS 4 bit_vector sc_lv
xt_rsc_0_23_ARPROT 3 bit_vector sc_lv
xt_rsc_0_23_ARCACHE 4 bit_vector sc_lv
xt_rsc_0_23_ARLOCK 1 bit sc_logic
xt_rsc_0_23_ARBURST 2 bit_vector sc_lv
xt_rsc_0_23_ARSIZE 3 bit_vector sc_lv
xt_rsc_0_23_ARLEN 8 bit_vector sc_lv
xt_rsc_0_23_ARADDR 12 bit_vector sc_lv
xt_rsc_0_23_ARID 1 bit sc_logic
xt_rsc_0_23_BREADY 1 bit sc_logic
xt_rsc_0_23_BVALID 1 bit sc_logic
xt_rsc_0_23_BUSER 1 bit sc_logic
xt_rsc_0_23_BRESP 2 bit_vector sc_lv
xt_rsc_0_23_BID 1 bit sc_logic
xt_rsc_0_23_WREADY 1 bit sc_logic
xt_rsc_0_23_WVALID 1 bit sc_logic
xt_rsc_0_23_WUSER 1 bit sc_logic
xt_rsc_0_23_WLAST 1 bit sc_logic
xt_rsc_0_23_WSTRB 4 bit_vector sc_lv
xt_rsc_0_23_WDATA 32 bit_vector sc_lv
xt_rsc_0_23_AWREADY 1 bit sc_logic
xt_rsc_0_23_AWVALID 1 bit sc_logic
xt_rsc_0_23_AWUSER 1 bit sc_logic
xt_rsc_0_23_AWREGION 4 bit_vector sc_lv
xt_rsc_0_23_AWQOS 4 bit_vector sc_lv
xt_rsc_0_23_AWPROT 3 bit_vector sc_lv
xt_rsc_0_23_AWCACHE 4 bit_vector sc_lv
xt_rsc_0_23_AWLOCK 1 bit sc_logic
xt_rsc_0_23_AWBURST 2 bit_vector sc_lv
xt_rsc_0_23_AWSIZE 3 bit_vector sc_lv
xt_rsc_0_23_AWLEN 8 bit_vector sc_lv
xt_rsc_0_23_AWADDR 12 bit_vector sc_lv
xt_rsc_0_23_AWID 1 bit sc_logic
xt_rsc_triosy_0_23_lz 1 bit sc_logic
xt_rsc_0_24_s_tdone 1 bit sc_logic
xt_rsc_0_24_tr_write_done 1 bit sc_logic
xt_rsc_0_24_RREADY 1 bit sc_logic
xt_rsc_0_24_RVALID 1 bit sc_logic
xt_rsc_0_24_RUSER 1 bit sc_logic
xt_rsc_0_24_RLAST 1 bit sc_logic
xt_rsc_0_24_RRESP 2 bit_vector sc_lv
xt_rsc_0_24_RDATA 32 bit_vector sc_lv
xt_rsc_0_24_RID 1 bit sc_logic
xt_rsc_0_24_ARREADY 1 bit sc_logic
xt_rsc_0_24_ARVALID 1 bit sc_logic
xt_rsc_0_24_ARUSER 1 bit sc_logic
xt_rsc_0_24_ARREGION 4 bit_vector sc_lv
xt_rsc_0_24_ARQOS 4 bit_vector sc_lv
xt_rsc_0_24_ARPROT 3 bit_vector sc_lv
xt_rsc_0_24_ARCACHE 4 bit_vector sc_lv
xt_rsc_0_24_ARLOCK 1 bit sc_logic
xt_rsc_0_24_ARBURST 2 bit_vector sc_lv
xt_rsc_0_24_ARSIZE 3 bit_vector sc_lv
xt_rsc_0_24_ARLEN 8 bit_vector sc_lv
xt_rsc_0_24_ARADDR 12 bit_vector sc_lv
xt_rsc_0_24_ARID 1 bit sc_logic
xt_rsc_0_24_BREADY 1 bit sc_logic
xt_rsc_0_24_BVALID 1 bit sc_logic
xt_rsc_0_24_BUSER 1 bit sc_logic
xt_rsc_0_24_BRESP 2 bit_vector sc_lv
xt_rsc_0_24_BID 1 bit sc_logic
xt_rsc_0_24_WREADY 1 bit sc_logic
xt_rsc_0_24_WVALID 1 bit sc_logic
xt_rsc_0_24_WUSER 1 bit sc_logic
xt_rsc_0_24_WLAST 1 bit sc_logic
xt_rsc_0_24_WSTRB 4 bit_vector sc_lv
xt_rsc_0_24_WDATA 32 bit_vector sc_lv
xt_rsc_0_24_AWREADY 1 bit sc_logic
xt_rsc_0_24_AWVALID 1 bit sc_logic
xt_rsc_0_24_AWUSER 1 bit sc_logic
xt_rsc_0_24_AWREGION 4 bit_vector sc_lv
xt_rsc_0_24_AWQOS 4 bit_vector sc_lv
xt_rsc_0_24_AWPROT 3 bit_vector sc_lv
xt_rsc_0_24_AWCACHE 4 bit_vector sc_lv
xt_rsc_0_24_AWLOCK 1 bit sc_logic
xt_rsc_0_24_AWBURST 2 bit_vector sc_lv
xt_rsc_0_24_AWSIZE 3 bit_vector sc_lv
xt_rsc_0_24_AWLEN 8 bit_vector sc_lv
xt_rsc_0_24_AWADDR 12 bit_vector sc_lv
xt_rsc_0_24_AWID 1 bit sc_logic
xt_rsc_triosy_0_24_lz 1 bit sc_logic
xt_rsc_0_25_s_tdone 1 bit sc_logic
xt_rsc_0_25_tr_write_done 1 bit sc_logic
xt_rsc_0_25_RREADY 1 bit sc_logic
xt_rsc_0_25_RVALID 1 bit sc_logic
xt_rsc_0_25_RUSER 1 bit sc_logic
xt_rsc_0_25_RLAST 1 bit sc_logic
xt_rsc_0_25_RRESP 2 bit_vector sc_lv
xt_rsc_0_25_RDATA 32 bit_vector sc_lv
xt_rsc_0_25_RID 1 bit sc_logic
xt_rsc_0_25_ARREADY 1 bit sc_logic
xt_rsc_0_25_ARVALID 1 bit sc_logic
xt_rsc_0_25_ARUSER 1 bit sc_logic
xt_rsc_0_25_ARREGION 4 bit_vector sc_lv
xt_rsc_0_25_ARQOS 4 bit_vector sc_lv
xt_rsc_0_25_ARPROT 3 bit_vector sc_lv
xt_rsc_0_25_ARCACHE 4 bit_vector sc_lv
xt_rsc_0_25_ARLOCK 1 bit sc_logic
xt_rsc_0_25_ARBURST 2 bit_vector sc_lv
xt_rsc_0_25_ARSIZE 3 bit_vector sc_lv
xt_rsc_0_25_ARLEN 8 bit_vector sc_lv
xt_rsc_0_25_ARADDR 12 bit_vector sc_lv
xt_rsc_0_25_ARID 1 bit sc_logic
xt_rsc_0_25_BREADY 1 bit sc_logic
xt_rsc_0_25_BVALID 1 bit sc_logic
xt_rsc_0_25_BUSER 1 bit sc_logic
xt_rsc_0_25_BRESP 2 bit_vector sc_lv
xt_rsc_0_25_BID 1 bit sc_logic
xt_rsc_0_25_WREADY 1 bit sc_logic
xt_rsc_0_25_WVALID 1 bit sc_logic
xt_rsc_0_25_WUSER 1 bit sc_logic
xt_rsc_0_25_WLAST 1 bit sc_logic
xt_rsc_0_25_WSTRB 4 bit_vector sc_lv
xt_rsc_0_25_WDATA 32 bit_vector sc_lv
xt_rsc_0_25_AWREADY 1 bit sc_logic
xt_rsc_0_25_AWVALID 1 bit sc_logic
xt_rsc_0_25_AWUSER 1 bit sc_logic
xt_rsc_0_25_AWREGION 4 bit_vector sc_lv
xt_rsc_0_25_AWQOS 4 bit_vector sc_lv
xt_rsc_0_25_AWPROT 3 bit_vector sc_lv
xt_rsc_0_25_AWCACHE 4 bit_vector sc_lv
xt_rsc_0_25_AWLOCK 1 bit sc_logic
xt_rsc_0_25_AWBURST 2 bit_vector sc_lv
xt_rsc_0_25_AWSIZE 3 bit_vector sc_lv
xt_rsc_0_25_AWLEN 8 bit_vector sc_lv
xt_rsc_0_25_AWADDR 12 bit_vector sc_lv
xt_rsc_0_25_AWID 1 bit sc_logic
xt_rsc_triosy_0_25_lz 1 bit sc_logic
xt_rsc_0_26_s_tdone 1 bit sc_logic
xt_rsc_0_26_tr_write_done 1 bit sc_logic
xt_rsc_0_26_RREADY 1 bit sc_logic
xt_rsc_0_26_RVALID 1 bit sc_logic
xt_rsc_0_26_RUSER 1 bit sc_logic
xt_rsc_0_26_RLAST 1 bit sc_logic
xt_rsc_0_26_RRESP 2 bit_vector sc_lv
xt_rsc_0_26_RDATA 32 bit_vector sc_lv
xt_rsc_0_26_RID 1 bit sc_logic
xt_rsc_0_26_ARREADY 1 bit sc_logic
xt_rsc_0_26_ARVALID 1 bit sc_logic
xt_rsc_0_26_ARUSER 1 bit sc_logic
xt_rsc_0_26_ARREGION 4 bit_vector sc_lv
xt_rsc_0_26_ARQOS 4 bit_vector sc_lv
xt_rsc_0_26_ARPROT 3 bit_vector sc_lv
xt_rsc_0_26_ARCACHE 4 bit_vector sc_lv
xt_rsc_0_26_ARLOCK 1 bit sc_logic
xt_rsc_0_26_ARBURST 2 bit_vector sc_lv
xt_rsc_0_26_ARSIZE 3 bit_vector sc_lv
xt_rsc_0_26_ARLEN 8 bit_vector sc_lv
xt_rsc_0_26_ARADDR 12 bit_vector sc_lv
xt_rsc_0_26_ARID 1 bit sc_logic
xt_rsc_0_26_BREADY 1 bit sc_logic
xt_rsc_0_26_BVALID 1 bit sc_logic
xt_rsc_0_26_BUSER 1 bit sc_logic
xt_rsc_0_26_BRESP 2 bit_vector sc_lv
xt_rsc_0_26_BID 1 bit sc_logic
xt_rsc_0_26_WREADY 1 bit sc_logic
xt_rsc_0_26_WVALID 1 bit sc_logic
xt_rsc_0_26_WUSER 1 bit sc_logic
xt_rsc_0_26_WLAST 1 bit sc_logic
xt_rsc_0_26_WSTRB 4 bit_vector sc_lv
xt_rsc_0_26_WDATA 32 bit_vector sc_lv
xt_rsc_0_26_AWREADY 1 bit sc_logic
xt_rsc_0_26_AWVALID 1 bit sc_logic
xt_rsc_0_26_AWUSER 1 bit sc_logic
xt_rsc_0_26_AWREGION 4 bit_vector sc_lv
xt_rsc_0_26_AWQOS 4 bit_vector sc_lv
xt_rsc_0_26_AWPROT 3 bit_vector sc_lv
xt_rsc_0_26_AWCACHE 4 bit_vector sc_lv
xt_rsc_0_26_AWLOCK 1 bit sc_logic
xt_rsc_0_26_AWBURST 2 bit_vector sc_lv
xt_rsc_0_26_AWSIZE 3 bit_vector sc_lv
xt_rsc_0_26_AWLEN 8 bit_vector sc_lv
xt_rsc_0_26_AWADDR 12 bit_vector sc_lv
xt_rsc_0_26_AWID 1 bit sc_logic
xt_rsc_triosy_0_26_lz 1 bit sc_logic
xt_rsc_0_27_s_tdone 1 bit sc_logic
xt_rsc_0_27_tr_write_done 1 bit sc_logic
xt_rsc_0_27_RREADY 1 bit sc_logic
xt_rsc_0_27_RVALID 1 bit sc_logic
xt_rsc_0_27_RUSER 1 bit sc_logic
xt_rsc_0_27_RLAST 1 bit sc_logic
xt_rsc_0_27_RRESP 2 bit_vector sc_lv
xt_rsc_0_27_RDATA 32 bit_vector sc_lv
xt_rsc_0_27_RID 1 bit sc_logic
xt_rsc_0_27_ARREADY 1 bit sc_logic
xt_rsc_0_27_ARVALID 1 bit sc_logic
xt_rsc_0_27_ARUSER 1 bit sc_logic
xt_rsc_0_27_ARREGION 4 bit_vector sc_lv
xt_rsc_0_27_ARQOS 4 bit_vector sc_lv
xt_rsc_0_27_ARPROT 3 bit_vector sc_lv
xt_rsc_0_27_ARCACHE 4 bit_vector sc_lv
xt_rsc_0_27_ARLOCK 1 bit sc_logic
xt_rsc_0_27_ARBURST 2 bit_vector sc_lv
xt_rsc_0_27_ARSIZE 3 bit_vector sc_lv
xt_rsc_0_27_ARLEN 8 bit_vector sc_lv
xt_rsc_0_27_ARADDR 12 bit_vector sc_lv
xt_rsc_0_27_ARID 1 bit sc_logic
xt_rsc_0_27_BREADY 1 bit sc_logic
xt_rsc_0_27_BVALID 1 bit sc_logic
xt_rsc_0_27_BUSER 1 bit sc_logic
xt_rsc_0_27_BRESP 2 bit_vector sc_lv
xt_rsc_0_27_BID 1 bit sc_logic
xt_rsc_0_27_WREADY 1 bit sc_logic
xt_rsc_0_27_WVALID 1 bit sc_logic
xt_rsc_0_27_WUSER 1 bit sc_logic
xt_rsc_0_27_WLAST 1 bit sc_logic
xt_rsc_0_27_WSTRB 4 bit_vector sc_lv
xt_rsc_0_27_WDATA 32 bit_vector sc_lv
xt_rsc_0_27_AWREADY 1 bit sc_logic
xt_rsc_0_27_AWVALID 1 bit sc_logic
xt_rsc_0_27_AWUSER 1 bit sc_logic
xt_rsc_0_27_AWREGION 4 bit_vector sc_lv
xt_rsc_0_27_AWQOS 4 bit_vector sc_lv
xt_rsc_0_27_AWPROT 3 bit_vector sc_lv
xt_rsc_0_27_AWCACHE 4 bit_vector sc_lv
xt_rsc_0_27_AWLOCK 1 bit sc_logic
xt_rsc_0_27_AWBURST 2 bit_vector sc_lv
xt_rsc_0_27_AWSIZE 3 bit_vector sc_lv
xt_rsc_0_27_AWLEN 8 bit_vector sc_lv
xt_rsc_0_27_AWADDR 12 bit_vector sc_lv
xt_rsc_0_27_AWID 1 bit sc_logic
xt_rsc_triosy_0_27_lz 1 bit sc_logic
xt_rsc_0_28_s_tdone 1 bit sc_logic
xt_rsc_0_28_tr_write_done 1 bit sc_logic
xt_rsc_0_28_RREADY 1 bit sc_logic
xt_rsc_0_28_RVALID 1 bit sc_logic
xt_rsc_0_28_RUSER 1 bit sc_logic
xt_rsc_0_28_RLAST 1 bit sc_logic
xt_rsc_0_28_RRESP 2 bit_vector sc_lv
xt_rsc_0_28_RDATA 32 bit_vector sc_lv
xt_rsc_0_28_RID 1 bit sc_logic
xt_rsc_0_28_ARREADY 1 bit sc_logic
xt_rsc_0_28_ARVALID 1 bit sc_logic
xt_rsc_0_28_ARUSER 1 bit sc_logic
xt_rsc_0_28_ARREGION 4 bit_vector sc_lv
xt_rsc_0_28_ARQOS 4 bit_vector sc_lv
xt_rsc_0_28_ARPROT 3 bit_vector sc_lv
xt_rsc_0_28_ARCACHE 4 bit_vector sc_lv
xt_rsc_0_28_ARLOCK 1 bit sc_logic
xt_rsc_0_28_ARBURST 2 bit_vector sc_lv
xt_rsc_0_28_ARSIZE 3 bit_vector sc_lv
xt_rsc_0_28_ARLEN 8 bit_vector sc_lv
xt_rsc_0_28_ARADDR 12 bit_vector sc_lv
xt_rsc_0_28_ARID 1 bit sc_logic
xt_rsc_0_28_BREADY 1 bit sc_logic
xt_rsc_0_28_BVALID 1 bit sc_logic
xt_rsc_0_28_BUSER 1 bit sc_logic
xt_rsc_0_28_BRESP 2 bit_vector sc_lv
xt_rsc_0_28_BID 1 bit sc_logic
xt_rsc_0_28_WREADY 1 bit sc_logic
xt_rsc_0_28_WVALID 1 bit sc_logic
xt_rsc_0_28_WUSER 1 bit sc_logic
xt_rsc_0_28_WLAST 1 bit sc_logic
xt_rsc_0_28_WSTRB 4 bit_vector sc_lv
xt_rsc_0_28_WDATA 32 bit_vector sc_lv
xt_rsc_0_28_AWREADY 1 bit sc_logic
xt_rsc_0_28_AWVALID 1 bit sc_logic
xt_rsc_0_28_AWUSER 1 bit sc_logic
xt_rsc_0_28_AWREGION 4 bit_vector sc_lv
xt_rsc_0_28_AWQOS 4 bit_vector sc_lv
xt_rsc_0_28_AWPROT 3 bit_vector sc_lv
xt_rsc_0_28_AWCACHE 4 bit_vector sc_lv
xt_rsc_0_28_AWLOCK 1 bit sc_logic
xt_rsc_0_28_AWBURST 2 bit_vector sc_lv
xt_rsc_0_28_AWSIZE 3 bit_vector sc_lv
xt_rsc_0_28_AWLEN 8 bit_vector sc_lv
xt_rsc_0_28_AWADDR 12 bit_vector sc_lv
xt_rsc_0_28_AWID 1 bit sc_logic
xt_rsc_triosy_0_28_lz 1 bit sc_logic
xt_rsc_0_29_s_tdone 1 bit sc_logic
xt_rsc_0_29_tr_write_done 1 bit sc_logic
xt_rsc_0_29_RREADY 1 bit sc_logic
xt_rsc_0_29_RVALID 1 bit sc_logic
xt_rsc_0_29_RUSER 1 bit sc_logic
xt_rsc_0_29_RLAST 1 bit sc_logic
xt_rsc_0_29_RRESP 2 bit_vector sc_lv
xt_rsc_0_29_RDATA 32 bit_vector sc_lv
xt_rsc_0_29_RID 1 bit sc_logic
xt_rsc_0_29_ARREADY 1 bit sc_logic
xt_rsc_0_29_ARVALID 1 bit sc_logic
xt_rsc_0_29_ARUSER 1 bit sc_logic
xt_rsc_0_29_ARREGION 4 bit_vector sc_lv
xt_rsc_0_29_ARQOS 4 bit_vector sc_lv
xt_rsc_0_29_ARPROT 3 bit_vector sc_lv
xt_rsc_0_29_ARCACHE 4 bit_vector sc_lv
xt_rsc_0_29_ARLOCK 1 bit sc_logic
xt_rsc_0_29_ARBURST 2 bit_vector sc_lv
xt_rsc_0_29_ARSIZE 3 bit_vector sc_lv
xt_rsc_0_29_ARLEN 8 bit_vector sc_lv
xt_rsc_0_29_ARADDR 12 bit_vector sc_lv
xt_rsc_0_29_ARID 1 bit sc_logic
xt_rsc_0_29_BREADY 1 bit sc_logic
xt_rsc_0_29_BVALID 1 bit sc_logic
xt_rsc_0_29_BUSER 1 bit sc_logic
xt_rsc_0_29_BRESP 2 bit_vector sc_lv
xt_rsc_0_29_BID 1 bit sc_logic
xt_rsc_0_29_WREADY 1 bit sc_logic
xt_rsc_0_29_WVALID 1 bit sc_logic
xt_rsc_0_29_WUSER 1 bit sc_logic
xt_rsc_0_29_WLAST 1 bit sc_logic
xt_rsc_0_29_WSTRB 4 bit_vector sc_lv
xt_rsc_0_29_WDATA 32 bit_vector sc_lv
xt_rsc_0_29_AWREADY 1 bit sc_logic
xt_rsc_0_29_AWVALID 1 bit sc_logic
xt_rsc_0_29_AWUSER 1 bit sc_logic
xt_rsc_0_29_AWREGION 4 bit_vector sc_lv
xt_rsc_0_29_AWQOS 4 bit_vector sc_lv
xt_rsc_0_29_AWPROT 3 bit_vector sc_lv
xt_rsc_0_29_AWCACHE 4 bit_vector sc_lv
xt_rsc_0_29_AWLOCK 1 bit sc_logic
xt_rsc_0_29_AWBURST 2 bit_vector sc_lv
xt_rsc_0_29_AWSIZE 3 bit_vector sc_lv
xt_rsc_0_29_AWLEN 8 bit_vector sc_lv
xt_rsc_0_29_AWADDR 12 bit_vector sc_lv
xt_rsc_0_29_AWID 1 bit sc_logic
xt_rsc_triosy_0_29_lz 1 bit sc_logic
xt_rsc_0_30_s_tdone 1 bit sc_logic
xt_rsc_0_30_tr_write_done 1 bit sc_logic
xt_rsc_0_30_RREADY 1 bit sc_logic
xt_rsc_0_30_RVALID 1 bit sc_logic
xt_rsc_0_30_RUSER 1 bit sc_logic
xt_rsc_0_30_RLAST 1 bit sc_logic
xt_rsc_0_30_RRESP 2 bit_vector sc_lv
xt_rsc_0_30_RDATA 32 bit_vector sc_lv
xt_rsc_0_30_RID 1 bit sc_logic
xt_rsc_0_30_ARREADY 1 bit sc_logic
xt_rsc_0_30_ARVALID 1 bit sc_logic
xt_rsc_0_30_ARUSER 1 bit sc_logic
xt_rsc_0_30_ARREGION 4 bit_vector sc_lv
xt_rsc_0_30_ARQOS 4 bit_vector sc_lv
xt_rsc_0_30_ARPROT 3 bit_vector sc_lv
xt_rsc_0_30_ARCACHE 4 bit_vector sc_lv
xt_rsc_0_30_ARLOCK 1 bit sc_logic
xt_rsc_0_30_ARBURST 2 bit_vector sc_lv
xt_rsc_0_30_ARSIZE 3 bit_vector sc_lv
xt_rsc_0_30_ARLEN 8 bit_vector sc_lv
xt_rsc_0_30_ARADDR 12 bit_vector sc_lv
xt_rsc_0_30_ARID 1 bit sc_logic
xt_rsc_0_30_BREADY 1 bit sc_logic
xt_rsc_0_30_BVALID 1 bit sc_logic
xt_rsc_0_30_BUSER 1 bit sc_logic
xt_rsc_0_30_BRESP 2 bit_vector sc_lv
xt_rsc_0_30_BID 1 bit sc_logic
xt_rsc_0_30_WREADY 1 bit sc_logic
xt_rsc_0_30_WVALID 1 bit sc_logic
xt_rsc_0_30_WUSER 1 bit sc_logic
xt_rsc_0_30_WLAST 1 bit sc_logic
xt_rsc_0_30_WSTRB 4 bit_vector sc_lv
xt_rsc_0_30_WDATA 32 bit_vector sc_lv
xt_rsc_0_30_AWREADY 1 bit sc_logic
xt_rsc_0_30_AWVALID 1 bit sc_logic
xt_rsc_0_30_AWUSER 1 bit sc_logic
xt_rsc_0_30_AWREGION 4 bit_vector sc_lv
xt_rsc_0_30_AWQOS 4 bit_vector sc_lv
xt_rsc_0_30_AWPROT 3 bit_vector sc_lv
xt_rsc_0_30_AWCACHE 4 bit_vector sc_lv
xt_rsc_0_30_AWLOCK 1 bit sc_logic
xt_rsc_0_30_AWBURST 2 bit_vector sc_lv
xt_rsc_0_30_AWSIZE 3 bit_vector sc_lv
xt_rsc_0_30_AWLEN 8 bit_vector sc_lv
xt_rsc_0_30_AWADDR 12 bit_vector sc_lv
xt_rsc_0_30_AWID 1 bit sc_logic
xt_rsc_triosy_0_30_lz 1 bit sc_logic
xt_rsc_0_31_s_tdone 1 bit sc_logic
xt_rsc_0_31_tr_write_done 1 bit sc_logic
xt_rsc_0_31_RREADY 1 bit sc_logic
xt_rsc_0_31_RVALID 1 bit sc_logic
xt_rsc_0_31_RUSER 1 bit sc_logic
xt_rsc_0_31_RLAST 1 bit sc_logic
xt_rsc_0_31_RRESP 2 bit_vector sc_lv
xt_rsc_0_31_RDATA 32 bit_vector sc_lv
xt_rsc_0_31_RID 1 bit sc_logic
xt_rsc_0_31_ARREADY 1 bit sc_logic
xt_rsc_0_31_ARVALID 1 bit sc_logic
xt_rsc_0_31_ARUSER 1 bit sc_logic
xt_rsc_0_31_ARREGION 4 bit_vector sc_lv
xt_rsc_0_31_ARQOS 4 bit_vector sc_lv
xt_rsc_0_31_ARPROT 3 bit_vector sc_lv
xt_rsc_0_31_ARCACHE 4 bit_vector sc_lv
xt_rsc_0_31_ARLOCK 1 bit sc_logic
xt_rsc_0_31_ARBURST 2 bit_vector sc_lv
xt_rsc_0_31_ARSIZE 3 bit_vector sc_lv
xt_rsc_0_31_ARLEN 8 bit_vector sc_lv
xt_rsc_0_31_ARADDR 12 bit_vector sc_lv
xt_rsc_0_31_ARID 1 bit sc_logic
xt_rsc_0_31_BREADY 1 bit sc_logic
xt_rsc_0_31_BVALID 1 bit sc_logic
xt_rsc_0_31_BUSER 1 bit sc_logic
xt_rsc_0_31_BRESP 2 bit_vector sc_lv
xt_rsc_0_31_BID 1 bit sc_logic
xt_rsc_0_31_WREADY 1 bit sc_logic
xt_rsc_0_31_WVALID 1 bit sc_logic
xt_rsc_0_31_WUSER 1 bit sc_logic
xt_rsc_0_31_WLAST 1 bit sc_logic
xt_rsc_0_31_WSTRB 4 bit_vector sc_lv
xt_rsc_0_31_WDATA 32 bit_vector sc_lv
xt_rsc_0_31_AWREADY 1 bit sc_logic
xt_rsc_0_31_AWVALID 1 bit sc_logic
xt_rsc_0_31_AWUSER 1 bit sc_logic
xt_rsc_0_31_AWREGION 4 bit_vector sc_lv
xt_rsc_0_31_AWQOS 4 bit_vector sc_lv
xt_rsc_0_31_AWPROT 3 bit_vector sc_lv
xt_rsc_0_31_AWCACHE 4 bit_vector sc_lv
xt_rsc_0_31_AWLOCK 1 bit sc_logic
xt_rsc_0_31_AWBURST 2 bit_vector sc_lv
xt_rsc_0_31_AWSIZE 3 bit_vector sc_lv
xt_rsc_0_31_AWLEN 8 bit_vector sc_lv
xt_rsc_0_31_AWADDR 12 bit_vector sc_lv
xt_rsc_0_31_AWID 1 bit sc_logic
xt_rsc_triosy_0_31_lz 1 bit sc_logic
xt_rsc_1_0_s_tdone 1 bit sc_logic
xt_rsc_1_0_tr_write_done 1 bit sc_logic
xt_rsc_1_0_RREADY 1 bit sc_logic
xt_rsc_1_0_RVALID 1 bit sc_logic
xt_rsc_1_0_RUSER 1 bit sc_logic
xt_rsc_1_0_RLAST 1 bit sc_logic
xt_rsc_1_0_RRESP 2 bit_vector sc_lv
xt_rsc_1_0_RDATA 32 bit_vector sc_lv
xt_rsc_1_0_RID 1 bit sc_logic
xt_rsc_1_0_ARREADY 1 bit sc_logic
xt_rsc_1_0_ARVALID 1 bit sc_logic
xt_rsc_1_0_ARUSER 1 bit sc_logic
xt_rsc_1_0_ARREGION 4 bit_vector sc_lv
xt_rsc_1_0_ARQOS 4 bit_vector sc_lv
xt_rsc_1_0_ARPROT 3 bit_vector sc_lv
xt_rsc_1_0_ARCACHE 4 bit_vector sc_lv
xt_rsc_1_0_ARLOCK 1 bit sc_logic
xt_rsc_1_0_ARBURST 2 bit_vector sc_lv
xt_rsc_1_0_ARSIZE 3 bit_vector sc_lv
xt_rsc_1_0_ARLEN 8 bit_vector sc_lv
xt_rsc_1_0_ARADDR 12 bit_vector sc_lv
xt_rsc_1_0_ARID 1 bit sc_logic
xt_rsc_1_0_BREADY 1 bit sc_logic
xt_rsc_1_0_BVALID 1 bit sc_logic
xt_rsc_1_0_BUSER 1 bit sc_logic
xt_rsc_1_0_BRESP 2 bit_vector sc_lv
xt_rsc_1_0_BID 1 bit sc_logic
xt_rsc_1_0_WREADY 1 bit sc_logic
xt_rsc_1_0_WVALID 1 bit sc_logic
xt_rsc_1_0_WUSER 1 bit sc_logic
xt_rsc_1_0_WLAST 1 bit sc_logic
xt_rsc_1_0_WSTRB 4 bit_vector sc_lv
xt_rsc_1_0_WDATA 32 bit_vector sc_lv
xt_rsc_1_0_AWREADY 1 bit sc_logic
xt_rsc_1_0_AWVALID 1 bit sc_logic
xt_rsc_1_0_AWUSER 1 bit sc_logic
xt_rsc_1_0_AWREGION 4 bit_vector sc_lv
xt_rsc_1_0_AWQOS 4 bit_vector sc_lv
xt_rsc_1_0_AWPROT 3 bit_vector sc_lv
xt_rsc_1_0_AWCACHE 4 bit_vector sc_lv
xt_rsc_1_0_AWLOCK 1 bit sc_logic
xt_rsc_1_0_AWBURST 2 bit_vector sc_lv
xt_rsc_1_0_AWSIZE 3 bit_vector sc_lv
xt_rsc_1_0_AWLEN 8 bit_vector sc_lv
xt_rsc_1_0_AWADDR 12 bit_vector sc_lv
xt_rsc_1_0_AWID 1 bit sc_logic
xt_rsc_triosy_1_0_lz 1 bit sc_logic
xt_rsc_1_1_s_tdone 1 bit sc_logic
xt_rsc_1_1_tr_write_done 1 bit sc_logic
xt_rsc_1_1_RREADY 1 bit sc_logic
xt_rsc_1_1_RVALID 1 bit sc_logic
xt_rsc_1_1_RUSER 1 bit sc_logic
xt_rsc_1_1_RLAST 1 bit sc_logic
xt_rsc_1_1_RRESP 2 bit_vector sc_lv
xt_rsc_1_1_RDATA 32 bit_vector sc_lv
xt_rsc_1_1_RID 1 bit sc_logic
xt_rsc_1_1_ARREADY 1 bit sc_logic
xt_rsc_1_1_ARVALID 1 bit sc_logic
xt_rsc_1_1_ARUSER 1 bit sc_logic
xt_rsc_1_1_ARREGION 4 bit_vector sc_lv
xt_rsc_1_1_ARQOS 4 bit_vector sc_lv
xt_rsc_1_1_ARPROT 3 bit_vector sc_lv
xt_rsc_1_1_ARCACHE 4 bit_vector sc_lv
xt_rsc_1_1_ARLOCK 1 bit sc_logic
xt_rsc_1_1_ARBURST 2 bit_vector sc_lv
xt_rsc_1_1_ARSIZE 3 bit_vector sc_lv
xt_rsc_1_1_ARLEN 8 bit_vector sc_lv
xt_rsc_1_1_ARADDR 12 bit_vector sc_lv
xt_rsc_1_1_ARID 1 bit sc_logic
xt_rsc_1_1_BREADY 1 bit sc_logic
xt_rsc_1_1_BVALID 1 bit sc_logic
xt_rsc_1_1_BUSER 1 bit sc_logic
xt_rsc_1_1_BRESP 2 bit_vector sc_lv
xt_rsc_1_1_BID 1 bit sc_logic
xt_rsc_1_1_WREADY 1 bit sc_logic
xt_rsc_1_1_WVALID 1 bit sc_logic
xt_rsc_1_1_WUSER 1 bit sc_logic
xt_rsc_1_1_WLAST 1 bit sc_logic
xt_rsc_1_1_WSTRB 4 bit_vector sc_lv
xt_rsc_1_1_WDATA 32 bit_vector sc_lv
xt_rsc_1_1_AWREADY 1 bit sc_logic
xt_rsc_1_1_AWVALID 1 bit sc_logic
xt_rsc_1_1_AWUSER 1 bit sc_logic
xt_rsc_1_1_AWREGION 4 bit_vector sc_lv
xt_rsc_1_1_AWQOS 4 bit_vector sc_lv
xt_rsc_1_1_AWPROT 3 bit_vector sc_lv
xt_rsc_1_1_AWCACHE 4 bit_vector sc_lv
xt_rsc_1_1_AWLOCK 1 bit sc_logic
xt_rsc_1_1_AWBURST 2 bit_vector sc_lv
xt_rsc_1_1_AWSIZE 3 bit_vector sc_lv
xt_rsc_1_1_AWLEN 8 bit_vector sc_lv
xt_rsc_1_1_AWADDR 12 bit_vector sc_lv
xt_rsc_1_1_AWID 1 bit sc_logic
xt_rsc_triosy_1_1_lz 1 bit sc_logic
xt_rsc_1_2_s_tdone 1 bit sc_logic
xt_rsc_1_2_tr_write_done 1 bit sc_logic
xt_rsc_1_2_RREADY 1 bit sc_logic
xt_rsc_1_2_RVALID 1 bit sc_logic
xt_rsc_1_2_RUSER 1 bit sc_logic
xt_rsc_1_2_RLAST 1 bit sc_logic
xt_rsc_1_2_RRESP 2 bit_vector sc_lv
xt_rsc_1_2_RDATA 32 bit_vector sc_lv
xt_rsc_1_2_RID 1 bit sc_logic
xt_rsc_1_2_ARREADY 1 bit sc_logic
xt_rsc_1_2_ARVALID 1 bit sc_logic
xt_rsc_1_2_ARUSER 1 bit sc_logic
xt_rsc_1_2_ARREGION 4 bit_vector sc_lv
xt_rsc_1_2_ARQOS 4 bit_vector sc_lv
xt_rsc_1_2_ARPROT 3 bit_vector sc_lv
xt_rsc_1_2_ARCACHE 4 bit_vector sc_lv
xt_rsc_1_2_ARLOCK 1 bit sc_logic
xt_rsc_1_2_ARBURST 2 bit_vector sc_lv
xt_rsc_1_2_ARSIZE 3 bit_vector sc_lv
xt_rsc_1_2_ARLEN 8 bit_vector sc_lv
xt_rsc_1_2_ARADDR 12 bit_vector sc_lv
xt_rsc_1_2_ARID 1 bit sc_logic
xt_rsc_1_2_BREADY 1 bit sc_logic
xt_rsc_1_2_BVALID 1 bit sc_logic
xt_rsc_1_2_BUSER 1 bit sc_logic
xt_rsc_1_2_BRESP 2 bit_vector sc_lv
xt_rsc_1_2_BID 1 bit sc_logic
xt_rsc_1_2_WREADY 1 bit sc_logic
xt_rsc_1_2_WVALID 1 bit sc_logic
xt_rsc_1_2_WUSER 1 bit sc_logic
xt_rsc_1_2_WLAST 1 bit sc_logic
xt_rsc_1_2_WSTRB 4 bit_vector sc_lv
xt_rsc_1_2_WDATA 32 bit_vector sc_lv
xt_rsc_1_2_AWREADY 1 bit sc_logic
xt_rsc_1_2_AWVALID 1 bit sc_logic
xt_rsc_1_2_AWUSER 1 bit sc_logic
xt_rsc_1_2_AWREGION 4 bit_vector sc_lv
xt_rsc_1_2_AWQOS 4 bit_vector sc_lv
xt_rsc_1_2_AWPROT 3 bit_vector sc_lv
xt_rsc_1_2_AWCACHE 4 bit_vector sc_lv
xt_rsc_1_2_AWLOCK 1 bit sc_logic
xt_rsc_1_2_AWBURST 2 bit_vector sc_lv
xt_rsc_1_2_AWSIZE 3 bit_vector sc_lv
xt_rsc_1_2_AWLEN 8 bit_vector sc_lv
xt_rsc_1_2_AWADDR 12 bit_vector sc_lv
xt_rsc_1_2_AWID 1 bit sc_logic
xt_rsc_triosy_1_2_lz 1 bit sc_logic
xt_rsc_1_3_s_tdone 1 bit sc_logic
xt_rsc_1_3_tr_write_done 1 bit sc_logic
xt_rsc_1_3_RREADY 1 bit sc_logic
xt_rsc_1_3_RVALID 1 bit sc_logic
xt_rsc_1_3_RUSER 1 bit sc_logic
xt_rsc_1_3_RLAST 1 bit sc_logic
xt_rsc_1_3_RRESP 2 bit_vector sc_lv
xt_rsc_1_3_RDATA 32 bit_vector sc_lv
xt_rsc_1_3_RID 1 bit sc_logic
xt_rsc_1_3_ARREADY 1 bit sc_logic
xt_rsc_1_3_ARVALID 1 bit sc_logic
xt_rsc_1_3_ARUSER 1 bit sc_logic
xt_rsc_1_3_ARREGION 4 bit_vector sc_lv
xt_rsc_1_3_ARQOS 4 bit_vector sc_lv
xt_rsc_1_3_ARPROT 3 bit_vector sc_lv
xt_rsc_1_3_ARCACHE 4 bit_vector sc_lv
xt_rsc_1_3_ARLOCK 1 bit sc_logic
xt_rsc_1_3_ARBURST 2 bit_vector sc_lv
xt_rsc_1_3_ARSIZE 3 bit_vector sc_lv
xt_rsc_1_3_ARLEN 8 bit_vector sc_lv
xt_rsc_1_3_ARADDR 12 bit_vector sc_lv
xt_rsc_1_3_ARID 1 bit sc_logic
xt_rsc_1_3_BREADY 1 bit sc_logic
xt_rsc_1_3_BVALID 1 bit sc_logic
xt_rsc_1_3_BUSER 1 bit sc_logic
xt_rsc_1_3_BRESP 2 bit_vector sc_lv
xt_rsc_1_3_BID 1 bit sc_logic
xt_rsc_1_3_WREADY 1 bit sc_logic
xt_rsc_1_3_WVALID 1 bit sc_logic
xt_rsc_1_3_WUSER 1 bit sc_logic
xt_rsc_1_3_WLAST 1 bit sc_logic
xt_rsc_1_3_WSTRB 4 bit_vector sc_lv
xt_rsc_1_3_WDATA 32 bit_vector sc_lv
xt_rsc_1_3_AWREADY 1 bit sc_logic
xt_rsc_1_3_AWVALID 1 bit sc_logic
xt_rsc_1_3_AWUSER 1 bit sc_logic
xt_rsc_1_3_AWREGION 4 bit_vector sc_lv
xt_rsc_1_3_AWQOS 4 bit_vector sc_lv
xt_rsc_1_3_AWPROT 3 bit_vector sc_lv
xt_rsc_1_3_AWCACHE 4 bit_vector sc_lv
xt_rsc_1_3_AWLOCK 1 bit sc_logic
xt_rsc_1_3_AWBURST 2 bit_vector sc_lv
xt_rsc_1_3_AWSIZE 3 bit_vector sc_lv
xt_rsc_1_3_AWLEN 8 bit_vector sc_lv
xt_rsc_1_3_AWADDR 12 bit_vector sc_lv
xt_rsc_1_3_AWID 1 bit sc_logic
xt_rsc_triosy_1_3_lz 1 bit sc_logic
xt_rsc_1_4_s_tdone 1 bit sc_logic
xt_rsc_1_4_tr_write_done 1 bit sc_logic
xt_rsc_1_4_RREADY 1 bit sc_logic
xt_rsc_1_4_RVALID 1 bit sc_logic
xt_rsc_1_4_RUSER 1 bit sc_logic
xt_rsc_1_4_RLAST 1 bit sc_logic
xt_rsc_1_4_RRESP 2 bit_vector sc_lv
xt_rsc_1_4_RDATA 32 bit_vector sc_lv
xt_rsc_1_4_RID 1 bit sc_logic
xt_rsc_1_4_ARREADY 1 bit sc_logic
xt_rsc_1_4_ARVALID 1 bit sc_logic
xt_rsc_1_4_ARUSER 1 bit sc_logic
xt_rsc_1_4_ARREGION 4 bit_vector sc_lv
xt_rsc_1_4_ARQOS 4 bit_vector sc_lv
xt_rsc_1_4_ARPROT 3 bit_vector sc_lv
xt_rsc_1_4_ARCACHE 4 bit_vector sc_lv
xt_rsc_1_4_ARLOCK 1 bit sc_logic
xt_rsc_1_4_ARBURST 2 bit_vector sc_lv
xt_rsc_1_4_ARSIZE 3 bit_vector sc_lv
xt_rsc_1_4_ARLEN 8 bit_vector sc_lv
xt_rsc_1_4_ARADDR 12 bit_vector sc_lv
xt_rsc_1_4_ARID 1 bit sc_logic
xt_rsc_1_4_BREADY 1 bit sc_logic
xt_rsc_1_4_BVALID 1 bit sc_logic
xt_rsc_1_4_BUSER 1 bit sc_logic
xt_rsc_1_4_BRESP 2 bit_vector sc_lv
xt_rsc_1_4_BID 1 bit sc_logic
xt_rsc_1_4_WREADY 1 bit sc_logic
xt_rsc_1_4_WVALID 1 bit sc_logic
xt_rsc_1_4_WUSER 1 bit sc_logic
xt_rsc_1_4_WLAST 1 bit sc_logic
xt_rsc_1_4_WSTRB 4 bit_vector sc_lv
xt_rsc_1_4_WDATA 32 bit_vector sc_lv
xt_rsc_1_4_AWREADY 1 bit sc_logic
xt_rsc_1_4_AWVALID 1 bit sc_logic
xt_rsc_1_4_AWUSER 1 bit sc_logic
xt_rsc_1_4_AWREGION 4 bit_vector sc_lv
xt_rsc_1_4_AWQOS 4 bit_vector sc_lv
xt_rsc_1_4_AWPROT 3 bit_vector sc_lv
xt_rsc_1_4_AWCACHE 4 bit_vector sc_lv
xt_rsc_1_4_AWLOCK 1 bit sc_logic
xt_rsc_1_4_AWBURST 2 bit_vector sc_lv
xt_rsc_1_4_AWSIZE 3 bit_vector sc_lv
xt_rsc_1_4_AWLEN 8 bit_vector sc_lv
xt_rsc_1_4_AWADDR 12 bit_vector sc_lv
xt_rsc_1_4_AWID 1 bit sc_logic
xt_rsc_triosy_1_4_lz 1 bit sc_logic
xt_rsc_1_5_s_tdone 1 bit sc_logic
xt_rsc_1_5_tr_write_done 1 bit sc_logic
xt_rsc_1_5_RREADY 1 bit sc_logic
xt_rsc_1_5_RVALID 1 bit sc_logic
xt_rsc_1_5_RUSER 1 bit sc_logic
xt_rsc_1_5_RLAST 1 bit sc_logic
xt_rsc_1_5_RRESP 2 bit_vector sc_lv
xt_rsc_1_5_RDATA 32 bit_vector sc_lv
xt_rsc_1_5_RID 1 bit sc_logic
xt_rsc_1_5_ARREADY 1 bit sc_logic
xt_rsc_1_5_ARVALID 1 bit sc_logic
xt_rsc_1_5_ARUSER 1 bit sc_logic
xt_rsc_1_5_ARREGION 4 bit_vector sc_lv
xt_rsc_1_5_ARQOS 4 bit_vector sc_lv
xt_rsc_1_5_ARPROT 3 bit_vector sc_lv
xt_rsc_1_5_ARCACHE 4 bit_vector sc_lv
xt_rsc_1_5_ARLOCK 1 bit sc_logic
xt_rsc_1_5_ARBURST 2 bit_vector sc_lv
xt_rsc_1_5_ARSIZE 3 bit_vector sc_lv
xt_rsc_1_5_ARLEN 8 bit_vector sc_lv
xt_rsc_1_5_ARADDR 12 bit_vector sc_lv
xt_rsc_1_5_ARID 1 bit sc_logic
xt_rsc_1_5_BREADY 1 bit sc_logic
xt_rsc_1_5_BVALID 1 bit sc_logic
xt_rsc_1_5_BUSER 1 bit sc_logic
xt_rsc_1_5_BRESP 2 bit_vector sc_lv
xt_rsc_1_5_BID 1 bit sc_logic
xt_rsc_1_5_WREADY 1 bit sc_logic
xt_rsc_1_5_WVALID 1 bit sc_logic
xt_rsc_1_5_WUSER 1 bit sc_logic
xt_rsc_1_5_WLAST 1 bit sc_logic
xt_rsc_1_5_WSTRB 4 bit_vector sc_lv
xt_rsc_1_5_WDATA 32 bit_vector sc_lv
xt_rsc_1_5_AWREADY 1 bit sc_logic
xt_rsc_1_5_AWVALID 1 bit sc_logic
xt_rsc_1_5_AWUSER 1 bit sc_logic
xt_rsc_1_5_AWREGION 4 bit_vector sc_lv
xt_rsc_1_5_AWQOS 4 bit_vector sc_lv
xt_rsc_1_5_AWPROT 3 bit_vector sc_lv
xt_rsc_1_5_AWCACHE 4 bit_vector sc_lv
xt_rsc_1_5_AWLOCK 1 bit sc_logic
xt_rsc_1_5_AWBURST 2 bit_vector sc_lv
xt_rsc_1_5_AWSIZE 3 bit_vector sc_lv
xt_rsc_1_5_AWLEN 8 bit_vector sc_lv
xt_rsc_1_5_AWADDR 12 bit_vector sc_lv
xt_rsc_1_5_AWID 1 bit sc_logic
xt_rsc_triosy_1_5_lz 1 bit sc_logic
xt_rsc_1_6_s_tdone 1 bit sc_logic
xt_rsc_1_6_tr_write_done 1 bit sc_logic
xt_rsc_1_6_RREADY 1 bit sc_logic
xt_rsc_1_6_RVALID 1 bit sc_logic
xt_rsc_1_6_RUSER 1 bit sc_logic
xt_rsc_1_6_RLAST 1 bit sc_logic
xt_rsc_1_6_RRESP 2 bit_vector sc_lv
xt_rsc_1_6_RDATA 32 bit_vector sc_lv
xt_rsc_1_6_RID 1 bit sc_logic
xt_rsc_1_6_ARREADY 1 bit sc_logic
xt_rsc_1_6_ARVALID 1 bit sc_logic
xt_rsc_1_6_ARUSER 1 bit sc_logic
xt_rsc_1_6_ARREGION 4 bit_vector sc_lv
xt_rsc_1_6_ARQOS 4 bit_vector sc_lv
xt_rsc_1_6_ARPROT 3 bit_vector sc_lv
xt_rsc_1_6_ARCACHE 4 bit_vector sc_lv
xt_rsc_1_6_ARLOCK 1 bit sc_logic
xt_rsc_1_6_ARBURST 2 bit_vector sc_lv
xt_rsc_1_6_ARSIZE 3 bit_vector sc_lv
xt_rsc_1_6_ARLEN 8 bit_vector sc_lv
xt_rsc_1_6_ARADDR 12 bit_vector sc_lv
xt_rsc_1_6_ARID 1 bit sc_logic
xt_rsc_1_6_BREADY 1 bit sc_logic
xt_rsc_1_6_BVALID 1 bit sc_logic
xt_rsc_1_6_BUSER 1 bit sc_logic
xt_rsc_1_6_BRESP 2 bit_vector sc_lv
xt_rsc_1_6_BID 1 bit sc_logic
xt_rsc_1_6_WREADY 1 bit sc_logic
xt_rsc_1_6_WVALID 1 bit sc_logic
xt_rsc_1_6_WUSER 1 bit sc_logic
xt_rsc_1_6_WLAST 1 bit sc_logic
xt_rsc_1_6_WSTRB 4 bit_vector sc_lv
xt_rsc_1_6_WDATA 32 bit_vector sc_lv
xt_rsc_1_6_AWREADY 1 bit sc_logic
xt_rsc_1_6_AWVALID 1 bit sc_logic
xt_rsc_1_6_AWUSER 1 bit sc_logic
xt_rsc_1_6_AWREGION 4 bit_vector sc_lv
xt_rsc_1_6_AWQOS 4 bit_vector sc_lv
xt_rsc_1_6_AWPROT 3 bit_vector sc_lv
xt_rsc_1_6_AWCACHE 4 bit_vector sc_lv
xt_rsc_1_6_AWLOCK 1 bit sc_logic
xt_rsc_1_6_AWBURST 2 bit_vector sc_lv
xt_rsc_1_6_AWSIZE 3 bit_vector sc_lv
xt_rsc_1_6_AWLEN 8 bit_vector sc_lv
xt_rsc_1_6_AWADDR 12 bit_vector sc_lv
xt_rsc_1_6_AWID 1 bit sc_logic
xt_rsc_triosy_1_6_lz 1 bit sc_logic
xt_rsc_1_7_s_tdone 1 bit sc_logic
xt_rsc_1_7_tr_write_done 1 bit sc_logic
xt_rsc_1_7_RREADY 1 bit sc_logic
xt_rsc_1_7_RVALID 1 bit sc_logic
xt_rsc_1_7_RUSER 1 bit sc_logic
xt_rsc_1_7_RLAST 1 bit sc_logic
xt_rsc_1_7_RRESP 2 bit_vector sc_lv
xt_rsc_1_7_RDATA 32 bit_vector sc_lv
xt_rsc_1_7_RID 1 bit sc_logic
xt_rsc_1_7_ARREADY 1 bit sc_logic
xt_rsc_1_7_ARVALID 1 bit sc_logic
xt_rsc_1_7_ARUSER 1 bit sc_logic
xt_rsc_1_7_ARREGION 4 bit_vector sc_lv
xt_rsc_1_7_ARQOS 4 bit_vector sc_lv
xt_rsc_1_7_ARPROT 3 bit_vector sc_lv
xt_rsc_1_7_ARCACHE 4 bit_vector sc_lv
xt_rsc_1_7_ARLOCK 1 bit sc_logic
xt_rsc_1_7_ARBURST 2 bit_vector sc_lv
xt_rsc_1_7_ARSIZE 3 bit_vector sc_lv
xt_rsc_1_7_ARLEN 8 bit_vector sc_lv
xt_rsc_1_7_ARADDR 12 bit_vector sc_lv
xt_rsc_1_7_ARID 1 bit sc_logic
xt_rsc_1_7_BREADY 1 bit sc_logic
xt_rsc_1_7_BVALID 1 bit sc_logic
xt_rsc_1_7_BUSER 1 bit sc_logic
xt_rsc_1_7_BRESP 2 bit_vector sc_lv
xt_rsc_1_7_BID 1 bit sc_logic
xt_rsc_1_7_WREADY 1 bit sc_logic
xt_rsc_1_7_WVALID 1 bit sc_logic
xt_rsc_1_7_WUSER 1 bit sc_logic
xt_rsc_1_7_WLAST 1 bit sc_logic
xt_rsc_1_7_WSTRB 4 bit_vector sc_lv
xt_rsc_1_7_WDATA 32 bit_vector sc_lv
xt_rsc_1_7_AWREADY 1 bit sc_logic
xt_rsc_1_7_AWVALID 1 bit sc_logic
xt_rsc_1_7_AWUSER 1 bit sc_logic
xt_rsc_1_7_AWREGION 4 bit_vector sc_lv
xt_rsc_1_7_AWQOS 4 bit_vector sc_lv
xt_rsc_1_7_AWPROT 3 bit_vector sc_lv
xt_rsc_1_7_AWCACHE 4 bit_vector sc_lv
xt_rsc_1_7_AWLOCK 1 bit sc_logic
xt_rsc_1_7_AWBURST 2 bit_vector sc_lv
xt_rsc_1_7_AWSIZE 3 bit_vector sc_lv
xt_rsc_1_7_AWLEN 8 bit_vector sc_lv
xt_rsc_1_7_AWADDR 12 bit_vector sc_lv
xt_rsc_1_7_AWID 1 bit sc_logic
xt_rsc_triosy_1_7_lz 1 bit sc_logic
xt_rsc_1_8_s_tdone 1 bit sc_logic
xt_rsc_1_8_tr_write_done 1 bit sc_logic
xt_rsc_1_8_RREADY 1 bit sc_logic
xt_rsc_1_8_RVALID 1 bit sc_logic
xt_rsc_1_8_RUSER 1 bit sc_logic
xt_rsc_1_8_RLAST 1 bit sc_logic
xt_rsc_1_8_RRESP 2 bit_vector sc_lv
xt_rsc_1_8_RDATA 32 bit_vector sc_lv
xt_rsc_1_8_RID 1 bit sc_logic
xt_rsc_1_8_ARREADY 1 bit sc_logic
xt_rsc_1_8_ARVALID 1 bit sc_logic
xt_rsc_1_8_ARUSER 1 bit sc_logic
xt_rsc_1_8_ARREGION 4 bit_vector sc_lv
xt_rsc_1_8_ARQOS 4 bit_vector sc_lv
xt_rsc_1_8_ARPROT 3 bit_vector sc_lv
xt_rsc_1_8_ARCACHE 4 bit_vector sc_lv
xt_rsc_1_8_ARLOCK 1 bit sc_logic
xt_rsc_1_8_ARBURST 2 bit_vector sc_lv
xt_rsc_1_8_ARSIZE 3 bit_vector sc_lv
xt_rsc_1_8_ARLEN 8 bit_vector sc_lv
xt_rsc_1_8_ARADDR 12 bit_vector sc_lv
xt_rsc_1_8_ARID 1 bit sc_logic
xt_rsc_1_8_BREADY 1 bit sc_logic
xt_rsc_1_8_BVALID 1 bit sc_logic
xt_rsc_1_8_BUSER 1 bit sc_logic
xt_rsc_1_8_BRESP 2 bit_vector sc_lv
xt_rsc_1_8_BID 1 bit sc_logic
xt_rsc_1_8_WREADY 1 bit sc_logic
xt_rsc_1_8_WVALID 1 bit sc_logic
xt_rsc_1_8_WUSER 1 bit sc_logic
xt_rsc_1_8_WLAST 1 bit sc_logic
xt_rsc_1_8_WSTRB 4 bit_vector sc_lv
xt_rsc_1_8_WDATA 32 bit_vector sc_lv
xt_rsc_1_8_AWREADY 1 bit sc_logic
xt_rsc_1_8_AWVALID 1 bit sc_logic
xt_rsc_1_8_AWUSER 1 bit sc_logic
xt_rsc_1_8_AWREGION 4 bit_vector sc_lv
xt_rsc_1_8_AWQOS 4 bit_vector sc_lv
xt_rsc_1_8_AWPROT 3 bit_vector sc_lv
xt_rsc_1_8_AWCACHE 4 bit_vector sc_lv
xt_rsc_1_8_AWLOCK 1 bit sc_logic
xt_rsc_1_8_AWBURST 2 bit_vector sc_lv
xt_rsc_1_8_AWSIZE 3 bit_vector sc_lv
xt_rsc_1_8_AWLEN 8 bit_vector sc_lv
xt_rsc_1_8_AWADDR 12 bit_vector sc_lv
xt_rsc_1_8_AWID 1 bit sc_logic
xt_rsc_triosy_1_8_lz 1 bit sc_logic
xt_rsc_1_9_s_tdone 1 bit sc_logic
xt_rsc_1_9_tr_write_done 1 bit sc_logic
xt_rsc_1_9_RREADY 1 bit sc_logic
xt_rsc_1_9_RVALID 1 bit sc_logic
xt_rsc_1_9_RUSER 1 bit sc_logic
xt_rsc_1_9_RLAST 1 bit sc_logic
xt_rsc_1_9_RRESP 2 bit_vector sc_lv
xt_rsc_1_9_RDATA 32 bit_vector sc_lv
xt_rsc_1_9_RID 1 bit sc_logic
xt_rsc_1_9_ARREADY 1 bit sc_logic
xt_rsc_1_9_ARVALID 1 bit sc_logic
xt_rsc_1_9_ARUSER 1 bit sc_logic
xt_rsc_1_9_ARREGION 4 bit_vector sc_lv
xt_rsc_1_9_ARQOS 4 bit_vector sc_lv
xt_rsc_1_9_ARPROT 3 bit_vector sc_lv
xt_rsc_1_9_ARCACHE 4 bit_vector sc_lv
xt_rsc_1_9_ARLOCK 1 bit sc_logic
xt_rsc_1_9_ARBURST 2 bit_vector sc_lv
xt_rsc_1_9_ARSIZE 3 bit_vector sc_lv
xt_rsc_1_9_ARLEN 8 bit_vector sc_lv
xt_rsc_1_9_ARADDR 12 bit_vector sc_lv
xt_rsc_1_9_ARID 1 bit sc_logic
xt_rsc_1_9_BREADY 1 bit sc_logic
xt_rsc_1_9_BVALID 1 bit sc_logic
xt_rsc_1_9_BUSER 1 bit sc_logic
xt_rsc_1_9_BRESP 2 bit_vector sc_lv
xt_rsc_1_9_BID 1 bit sc_logic
xt_rsc_1_9_WREADY 1 bit sc_logic
xt_rsc_1_9_WVALID 1 bit sc_logic
xt_rsc_1_9_WUSER 1 bit sc_logic
xt_rsc_1_9_WLAST 1 bit sc_logic
xt_rsc_1_9_WSTRB 4 bit_vector sc_lv
xt_rsc_1_9_WDATA 32 bit_vector sc_lv
xt_rsc_1_9_AWREADY 1 bit sc_logic
xt_rsc_1_9_AWVALID 1 bit sc_logic
xt_rsc_1_9_AWUSER 1 bit sc_logic
xt_rsc_1_9_AWREGION 4 bit_vector sc_lv
xt_rsc_1_9_AWQOS 4 bit_vector sc_lv
xt_rsc_1_9_AWPROT 3 bit_vector sc_lv
xt_rsc_1_9_AWCACHE 4 bit_vector sc_lv
xt_rsc_1_9_AWLOCK 1 bit sc_logic
xt_rsc_1_9_AWBURST 2 bit_vector sc_lv
xt_rsc_1_9_AWSIZE 3 bit_vector sc_lv
xt_rsc_1_9_AWLEN 8 bit_vector sc_lv
xt_rsc_1_9_AWADDR 12 bit_vector sc_lv
xt_rsc_1_9_AWID 1 bit sc_logic
xt_rsc_triosy_1_9_lz 1 bit sc_logic
xt_rsc_1_10_s_tdone 1 bit sc_logic
xt_rsc_1_10_tr_write_done 1 bit sc_logic
xt_rsc_1_10_RREADY 1 bit sc_logic
xt_rsc_1_10_RVALID 1 bit sc_logic
xt_rsc_1_10_RUSER 1 bit sc_logic
xt_rsc_1_10_RLAST 1 bit sc_logic
xt_rsc_1_10_RRESP 2 bit_vector sc_lv
xt_rsc_1_10_RDATA 32 bit_vector sc_lv
xt_rsc_1_10_RID 1 bit sc_logic
xt_rsc_1_10_ARREADY 1 bit sc_logic
xt_rsc_1_10_ARVALID 1 bit sc_logic
xt_rsc_1_10_ARUSER 1 bit sc_logic
xt_rsc_1_10_ARREGION 4 bit_vector sc_lv
xt_rsc_1_10_ARQOS 4 bit_vector sc_lv
xt_rsc_1_10_ARPROT 3 bit_vector sc_lv
xt_rsc_1_10_ARCACHE 4 bit_vector sc_lv
xt_rsc_1_10_ARLOCK 1 bit sc_logic
xt_rsc_1_10_ARBURST 2 bit_vector sc_lv
xt_rsc_1_10_ARSIZE 3 bit_vector sc_lv
xt_rsc_1_10_ARLEN 8 bit_vector sc_lv
xt_rsc_1_10_ARADDR 12 bit_vector sc_lv
xt_rsc_1_10_ARID 1 bit sc_logic
xt_rsc_1_10_BREADY 1 bit sc_logic
xt_rsc_1_10_BVALID 1 bit sc_logic
xt_rsc_1_10_BUSER 1 bit sc_logic
xt_rsc_1_10_BRESP 2 bit_vector sc_lv
xt_rsc_1_10_BID 1 bit sc_logic
xt_rsc_1_10_WREADY 1 bit sc_logic
xt_rsc_1_10_WVALID 1 bit sc_logic
xt_rsc_1_10_WUSER 1 bit sc_logic
xt_rsc_1_10_WLAST 1 bit sc_logic
xt_rsc_1_10_WSTRB 4 bit_vector sc_lv
xt_rsc_1_10_WDATA 32 bit_vector sc_lv
xt_rsc_1_10_AWREADY 1 bit sc_logic
xt_rsc_1_10_AWVALID 1 bit sc_logic
xt_rsc_1_10_AWUSER 1 bit sc_logic
xt_rsc_1_10_AWREGION 4 bit_vector sc_lv
xt_rsc_1_10_AWQOS 4 bit_vector sc_lv
xt_rsc_1_10_AWPROT 3 bit_vector sc_lv
xt_rsc_1_10_AWCACHE 4 bit_vector sc_lv
xt_rsc_1_10_AWLOCK 1 bit sc_logic
xt_rsc_1_10_AWBURST 2 bit_vector sc_lv
xt_rsc_1_10_AWSIZE 3 bit_vector sc_lv
xt_rsc_1_10_AWLEN 8 bit_vector sc_lv
xt_rsc_1_10_AWADDR 12 bit_vector sc_lv
xt_rsc_1_10_AWID 1 bit sc_logic
xt_rsc_triosy_1_10_lz 1 bit sc_logic
xt_rsc_1_11_s_tdone 1 bit sc_logic
xt_rsc_1_11_tr_write_done 1 bit sc_logic
xt_rsc_1_11_RREADY 1 bit sc_logic
xt_rsc_1_11_RVALID 1 bit sc_logic
xt_rsc_1_11_RUSER 1 bit sc_logic
xt_rsc_1_11_RLAST 1 bit sc_logic
xt_rsc_1_11_RRESP 2 bit_vector sc_lv
xt_rsc_1_11_RDATA 32 bit_vector sc_lv
xt_rsc_1_11_RID 1 bit sc_logic
xt_rsc_1_11_ARREADY 1 bit sc_logic
xt_rsc_1_11_ARVALID 1 bit sc_logic
xt_rsc_1_11_ARUSER 1 bit sc_logic
xt_rsc_1_11_ARREGION 4 bit_vector sc_lv
xt_rsc_1_11_ARQOS 4 bit_vector sc_lv
xt_rsc_1_11_ARPROT 3 bit_vector sc_lv
xt_rsc_1_11_ARCACHE 4 bit_vector sc_lv
xt_rsc_1_11_ARLOCK 1 bit sc_logic
xt_rsc_1_11_ARBURST 2 bit_vector sc_lv
xt_rsc_1_11_ARSIZE 3 bit_vector sc_lv
xt_rsc_1_11_ARLEN 8 bit_vector sc_lv
xt_rsc_1_11_ARADDR 12 bit_vector sc_lv
xt_rsc_1_11_ARID 1 bit sc_logic
xt_rsc_1_11_BREADY 1 bit sc_logic
xt_rsc_1_11_BVALID 1 bit sc_logic
xt_rsc_1_11_BUSER 1 bit sc_logic
xt_rsc_1_11_BRESP 2 bit_vector sc_lv
xt_rsc_1_11_BID 1 bit sc_logic
xt_rsc_1_11_WREADY 1 bit sc_logic
xt_rsc_1_11_WVALID 1 bit sc_logic
xt_rsc_1_11_WUSER 1 bit sc_logic
xt_rsc_1_11_WLAST 1 bit sc_logic
xt_rsc_1_11_WSTRB 4 bit_vector sc_lv
xt_rsc_1_11_WDATA 32 bit_vector sc_lv
xt_rsc_1_11_AWREADY 1 bit sc_logic
xt_rsc_1_11_AWVALID 1 bit sc_logic
xt_rsc_1_11_AWUSER 1 bit sc_logic
xt_rsc_1_11_AWREGION 4 bit_vector sc_lv
xt_rsc_1_11_AWQOS 4 bit_vector sc_lv
xt_rsc_1_11_AWPROT 3 bit_vector sc_lv
xt_rsc_1_11_AWCACHE 4 bit_vector sc_lv
xt_rsc_1_11_AWLOCK 1 bit sc_logic
xt_rsc_1_11_AWBURST 2 bit_vector sc_lv
xt_rsc_1_11_AWSIZE 3 bit_vector sc_lv
xt_rsc_1_11_AWLEN 8 bit_vector sc_lv
xt_rsc_1_11_AWADDR 12 bit_vector sc_lv
xt_rsc_1_11_AWID 1 bit sc_logic
xt_rsc_triosy_1_11_lz 1 bit sc_logic
xt_rsc_1_12_s_tdone 1 bit sc_logic
xt_rsc_1_12_tr_write_done 1 bit sc_logic
xt_rsc_1_12_RREADY 1 bit sc_logic
xt_rsc_1_12_RVALID 1 bit sc_logic
xt_rsc_1_12_RUSER 1 bit sc_logic
xt_rsc_1_12_RLAST 1 bit sc_logic
xt_rsc_1_12_RRESP 2 bit_vector sc_lv
xt_rsc_1_12_RDATA 32 bit_vector sc_lv
xt_rsc_1_12_RID 1 bit sc_logic
xt_rsc_1_12_ARREADY 1 bit sc_logic
xt_rsc_1_12_ARVALID 1 bit sc_logic
xt_rsc_1_12_ARUSER 1 bit sc_logic
xt_rsc_1_12_ARREGION 4 bit_vector sc_lv
xt_rsc_1_12_ARQOS 4 bit_vector sc_lv
xt_rsc_1_12_ARPROT 3 bit_vector sc_lv
xt_rsc_1_12_ARCACHE 4 bit_vector sc_lv
xt_rsc_1_12_ARLOCK 1 bit sc_logic
xt_rsc_1_12_ARBURST 2 bit_vector sc_lv
xt_rsc_1_12_ARSIZE 3 bit_vector sc_lv
xt_rsc_1_12_ARLEN 8 bit_vector sc_lv
xt_rsc_1_12_ARADDR 12 bit_vector sc_lv
xt_rsc_1_12_ARID 1 bit sc_logic
xt_rsc_1_12_BREADY 1 bit sc_logic
xt_rsc_1_12_BVALID 1 bit sc_logic
xt_rsc_1_12_BUSER 1 bit sc_logic
xt_rsc_1_12_BRESP 2 bit_vector sc_lv
xt_rsc_1_12_BID 1 bit sc_logic
xt_rsc_1_12_WREADY 1 bit sc_logic
xt_rsc_1_12_WVALID 1 bit sc_logic
xt_rsc_1_12_WUSER 1 bit sc_logic
xt_rsc_1_12_WLAST 1 bit sc_logic
xt_rsc_1_12_WSTRB 4 bit_vector sc_lv
xt_rsc_1_12_WDATA 32 bit_vector sc_lv
xt_rsc_1_12_AWREADY 1 bit sc_logic
xt_rsc_1_12_AWVALID 1 bit sc_logic
xt_rsc_1_12_AWUSER 1 bit sc_logic
xt_rsc_1_12_AWREGION 4 bit_vector sc_lv
xt_rsc_1_12_AWQOS 4 bit_vector sc_lv
xt_rsc_1_12_AWPROT 3 bit_vector sc_lv
xt_rsc_1_12_AWCACHE 4 bit_vector sc_lv
xt_rsc_1_12_AWLOCK 1 bit sc_logic
xt_rsc_1_12_AWBURST 2 bit_vector sc_lv
xt_rsc_1_12_AWSIZE 3 bit_vector sc_lv
xt_rsc_1_12_AWLEN 8 bit_vector sc_lv
xt_rsc_1_12_AWADDR 12 bit_vector sc_lv
xt_rsc_1_12_AWID 1 bit sc_logic
xt_rsc_triosy_1_12_lz 1 bit sc_logic
xt_rsc_1_13_s_tdone 1 bit sc_logic
xt_rsc_1_13_tr_write_done 1 bit sc_logic
xt_rsc_1_13_RREADY 1 bit sc_logic
xt_rsc_1_13_RVALID 1 bit sc_logic
xt_rsc_1_13_RUSER 1 bit sc_logic
xt_rsc_1_13_RLAST 1 bit sc_logic
xt_rsc_1_13_RRESP 2 bit_vector sc_lv
xt_rsc_1_13_RDATA 32 bit_vector sc_lv
xt_rsc_1_13_RID 1 bit sc_logic
xt_rsc_1_13_ARREADY 1 bit sc_logic
xt_rsc_1_13_ARVALID 1 bit sc_logic
xt_rsc_1_13_ARUSER 1 bit sc_logic
xt_rsc_1_13_ARREGION 4 bit_vector sc_lv
xt_rsc_1_13_ARQOS 4 bit_vector sc_lv
xt_rsc_1_13_ARPROT 3 bit_vector sc_lv
xt_rsc_1_13_ARCACHE 4 bit_vector sc_lv
xt_rsc_1_13_ARLOCK 1 bit sc_logic
xt_rsc_1_13_ARBURST 2 bit_vector sc_lv
xt_rsc_1_13_ARSIZE 3 bit_vector sc_lv
xt_rsc_1_13_ARLEN 8 bit_vector sc_lv
xt_rsc_1_13_ARADDR 12 bit_vector sc_lv
xt_rsc_1_13_ARID 1 bit sc_logic
xt_rsc_1_13_BREADY 1 bit sc_logic
xt_rsc_1_13_BVALID 1 bit sc_logic
xt_rsc_1_13_BUSER 1 bit sc_logic
xt_rsc_1_13_BRESP 2 bit_vector sc_lv
xt_rsc_1_13_BID 1 bit sc_logic
xt_rsc_1_13_WREADY 1 bit sc_logic
xt_rsc_1_13_WVALID 1 bit sc_logic
xt_rsc_1_13_WUSER 1 bit sc_logic
xt_rsc_1_13_WLAST 1 bit sc_logic
xt_rsc_1_13_WSTRB 4 bit_vector sc_lv
xt_rsc_1_13_WDATA 32 bit_vector sc_lv
xt_rsc_1_13_AWREADY 1 bit sc_logic
xt_rsc_1_13_AWVALID 1 bit sc_logic
xt_rsc_1_13_AWUSER 1 bit sc_logic
xt_rsc_1_13_AWREGION 4 bit_vector sc_lv
xt_rsc_1_13_AWQOS 4 bit_vector sc_lv
xt_rsc_1_13_AWPROT 3 bit_vector sc_lv
xt_rsc_1_13_AWCACHE 4 bit_vector sc_lv
xt_rsc_1_13_AWLOCK 1 bit sc_logic
xt_rsc_1_13_AWBURST 2 bit_vector sc_lv
xt_rsc_1_13_AWSIZE 3 bit_vector sc_lv
xt_rsc_1_13_AWLEN 8 bit_vector sc_lv
xt_rsc_1_13_AWADDR 12 bit_vector sc_lv
xt_rsc_1_13_AWID 1 bit sc_logic
xt_rsc_triosy_1_13_lz 1 bit sc_logic
xt_rsc_1_14_s_tdone 1 bit sc_logic
xt_rsc_1_14_tr_write_done 1 bit sc_logic
xt_rsc_1_14_RREADY 1 bit sc_logic
xt_rsc_1_14_RVALID 1 bit sc_logic
xt_rsc_1_14_RUSER 1 bit sc_logic
xt_rsc_1_14_RLAST 1 bit sc_logic
xt_rsc_1_14_RRESP 2 bit_vector sc_lv
xt_rsc_1_14_RDATA 32 bit_vector sc_lv
xt_rsc_1_14_RID 1 bit sc_logic
xt_rsc_1_14_ARREADY 1 bit sc_logic
xt_rsc_1_14_ARVALID 1 bit sc_logic
xt_rsc_1_14_ARUSER 1 bit sc_logic
xt_rsc_1_14_ARREGION 4 bit_vector sc_lv
xt_rsc_1_14_ARQOS 4 bit_vector sc_lv
xt_rsc_1_14_ARPROT 3 bit_vector sc_lv
xt_rsc_1_14_ARCACHE 4 bit_vector sc_lv
xt_rsc_1_14_ARLOCK 1 bit sc_logic
xt_rsc_1_14_ARBURST 2 bit_vector sc_lv
xt_rsc_1_14_ARSIZE 3 bit_vector sc_lv
xt_rsc_1_14_ARLEN 8 bit_vector sc_lv
xt_rsc_1_14_ARADDR 12 bit_vector sc_lv
xt_rsc_1_14_ARID 1 bit sc_logic
xt_rsc_1_14_BREADY 1 bit sc_logic
xt_rsc_1_14_BVALID 1 bit sc_logic
xt_rsc_1_14_BUSER 1 bit sc_logic
xt_rsc_1_14_BRESP 2 bit_vector sc_lv
xt_rsc_1_14_BID 1 bit sc_logic
xt_rsc_1_14_WREADY 1 bit sc_logic
xt_rsc_1_14_WVALID 1 bit sc_logic
xt_rsc_1_14_WUSER 1 bit sc_logic
xt_rsc_1_14_WLAST 1 bit sc_logic
xt_rsc_1_14_WSTRB 4 bit_vector sc_lv
xt_rsc_1_14_WDATA 32 bit_vector sc_lv
xt_rsc_1_14_AWREADY 1 bit sc_logic
xt_rsc_1_14_AWVALID 1 bit sc_logic
xt_rsc_1_14_AWUSER 1 bit sc_logic
xt_rsc_1_14_AWREGION 4 bit_vector sc_lv
xt_rsc_1_14_AWQOS 4 bit_vector sc_lv
xt_rsc_1_14_AWPROT 3 bit_vector sc_lv
xt_rsc_1_14_AWCACHE 4 bit_vector sc_lv
xt_rsc_1_14_AWLOCK 1 bit sc_logic
xt_rsc_1_14_AWBURST 2 bit_vector sc_lv
xt_rsc_1_14_AWSIZE 3 bit_vector sc_lv
xt_rsc_1_14_AWLEN 8 bit_vector sc_lv
xt_rsc_1_14_AWADDR 12 bit_vector sc_lv
xt_rsc_1_14_AWID 1 bit sc_logic
xt_rsc_triosy_1_14_lz 1 bit sc_logic
xt_rsc_1_15_s_tdone 1 bit sc_logic
xt_rsc_1_15_tr_write_done 1 bit sc_logic
xt_rsc_1_15_RREADY 1 bit sc_logic
xt_rsc_1_15_RVALID 1 bit sc_logic
xt_rsc_1_15_RUSER 1 bit sc_logic
xt_rsc_1_15_RLAST 1 bit sc_logic
xt_rsc_1_15_RRESP 2 bit_vector sc_lv
xt_rsc_1_15_RDATA 32 bit_vector sc_lv
xt_rsc_1_15_RID 1 bit sc_logic
xt_rsc_1_15_ARREADY 1 bit sc_logic
xt_rsc_1_15_ARVALID 1 bit sc_logic
xt_rsc_1_15_ARUSER 1 bit sc_logic
xt_rsc_1_15_ARREGION 4 bit_vector sc_lv
xt_rsc_1_15_ARQOS 4 bit_vector sc_lv
xt_rsc_1_15_ARPROT 3 bit_vector sc_lv
xt_rsc_1_15_ARCACHE 4 bit_vector sc_lv
xt_rsc_1_15_ARLOCK 1 bit sc_logic
xt_rsc_1_15_ARBURST 2 bit_vector sc_lv
xt_rsc_1_15_ARSIZE 3 bit_vector sc_lv
xt_rsc_1_15_ARLEN 8 bit_vector sc_lv
xt_rsc_1_15_ARADDR 12 bit_vector sc_lv
xt_rsc_1_15_ARID 1 bit sc_logic
xt_rsc_1_15_BREADY 1 bit sc_logic
xt_rsc_1_15_BVALID 1 bit sc_logic
xt_rsc_1_15_BUSER 1 bit sc_logic
xt_rsc_1_15_BRESP 2 bit_vector sc_lv
xt_rsc_1_15_BID 1 bit sc_logic
xt_rsc_1_15_WREADY 1 bit sc_logic
xt_rsc_1_15_WVALID 1 bit sc_logic
xt_rsc_1_15_WUSER 1 bit sc_logic
xt_rsc_1_15_WLAST 1 bit sc_logic
xt_rsc_1_15_WSTRB 4 bit_vector sc_lv
xt_rsc_1_15_WDATA 32 bit_vector sc_lv
xt_rsc_1_15_AWREADY 1 bit sc_logic
xt_rsc_1_15_AWVALID 1 bit sc_logic
xt_rsc_1_15_AWUSER 1 bit sc_logic
xt_rsc_1_15_AWREGION 4 bit_vector sc_lv
xt_rsc_1_15_AWQOS 4 bit_vector sc_lv
xt_rsc_1_15_AWPROT 3 bit_vector sc_lv
xt_rsc_1_15_AWCACHE 4 bit_vector sc_lv
xt_rsc_1_15_AWLOCK 1 bit sc_logic
xt_rsc_1_15_AWBURST 2 bit_vector sc_lv
xt_rsc_1_15_AWSIZE 3 bit_vector sc_lv
xt_rsc_1_15_AWLEN 8 bit_vector sc_lv
xt_rsc_1_15_AWADDR 12 bit_vector sc_lv
xt_rsc_1_15_AWID 1 bit sc_logic
xt_rsc_triosy_1_15_lz 1 bit sc_logic
xt_rsc_1_16_s_tdone 1 bit sc_logic
xt_rsc_1_16_tr_write_done 1 bit sc_logic
xt_rsc_1_16_RREADY 1 bit sc_logic
xt_rsc_1_16_RVALID 1 bit sc_logic
xt_rsc_1_16_RUSER 1 bit sc_logic
xt_rsc_1_16_RLAST 1 bit sc_logic
xt_rsc_1_16_RRESP 2 bit_vector sc_lv
xt_rsc_1_16_RDATA 32 bit_vector sc_lv
xt_rsc_1_16_RID 1 bit sc_logic
xt_rsc_1_16_ARREADY 1 bit sc_logic
xt_rsc_1_16_ARVALID 1 bit sc_logic
xt_rsc_1_16_ARUSER 1 bit sc_logic
xt_rsc_1_16_ARREGION 4 bit_vector sc_lv
xt_rsc_1_16_ARQOS 4 bit_vector sc_lv
xt_rsc_1_16_ARPROT 3 bit_vector sc_lv
xt_rsc_1_16_ARCACHE 4 bit_vector sc_lv
xt_rsc_1_16_ARLOCK 1 bit sc_logic
xt_rsc_1_16_ARBURST 2 bit_vector sc_lv
xt_rsc_1_16_ARSIZE 3 bit_vector sc_lv
xt_rsc_1_16_ARLEN 8 bit_vector sc_lv
xt_rsc_1_16_ARADDR 12 bit_vector sc_lv
xt_rsc_1_16_ARID 1 bit sc_logic
xt_rsc_1_16_BREADY 1 bit sc_logic
xt_rsc_1_16_BVALID 1 bit sc_logic
xt_rsc_1_16_BUSER 1 bit sc_logic
xt_rsc_1_16_BRESP 2 bit_vector sc_lv
xt_rsc_1_16_BID 1 bit sc_logic
xt_rsc_1_16_WREADY 1 bit sc_logic
xt_rsc_1_16_WVALID 1 bit sc_logic
xt_rsc_1_16_WUSER 1 bit sc_logic
xt_rsc_1_16_WLAST 1 bit sc_logic
xt_rsc_1_16_WSTRB 4 bit_vector sc_lv
xt_rsc_1_16_WDATA 32 bit_vector sc_lv
xt_rsc_1_16_AWREADY 1 bit sc_logic
xt_rsc_1_16_AWVALID 1 bit sc_logic
xt_rsc_1_16_AWUSER 1 bit sc_logic
xt_rsc_1_16_AWREGION 4 bit_vector sc_lv
xt_rsc_1_16_AWQOS 4 bit_vector sc_lv
xt_rsc_1_16_AWPROT 3 bit_vector sc_lv
xt_rsc_1_16_AWCACHE 4 bit_vector sc_lv
xt_rsc_1_16_AWLOCK 1 bit sc_logic
xt_rsc_1_16_AWBURST 2 bit_vector sc_lv
xt_rsc_1_16_AWSIZE 3 bit_vector sc_lv
xt_rsc_1_16_AWLEN 8 bit_vector sc_lv
xt_rsc_1_16_AWADDR 12 bit_vector sc_lv
xt_rsc_1_16_AWID 1 bit sc_logic
xt_rsc_triosy_1_16_lz 1 bit sc_logic
xt_rsc_1_17_s_tdone 1 bit sc_logic
xt_rsc_1_17_tr_write_done 1 bit sc_logic
xt_rsc_1_17_RREADY 1 bit sc_logic
xt_rsc_1_17_RVALID 1 bit sc_logic
xt_rsc_1_17_RUSER 1 bit sc_logic
xt_rsc_1_17_RLAST 1 bit sc_logic
xt_rsc_1_17_RRESP 2 bit_vector sc_lv
xt_rsc_1_17_RDATA 32 bit_vector sc_lv
xt_rsc_1_17_RID 1 bit sc_logic
xt_rsc_1_17_ARREADY 1 bit sc_logic
xt_rsc_1_17_ARVALID 1 bit sc_logic
xt_rsc_1_17_ARUSER 1 bit sc_logic
xt_rsc_1_17_ARREGION 4 bit_vector sc_lv
xt_rsc_1_17_ARQOS 4 bit_vector sc_lv
xt_rsc_1_17_ARPROT 3 bit_vector sc_lv
xt_rsc_1_17_ARCACHE 4 bit_vector sc_lv
xt_rsc_1_17_ARLOCK 1 bit sc_logic
xt_rsc_1_17_ARBURST 2 bit_vector sc_lv
xt_rsc_1_17_ARSIZE 3 bit_vector sc_lv
xt_rsc_1_17_ARLEN 8 bit_vector sc_lv
xt_rsc_1_17_ARADDR 12 bit_vector sc_lv
xt_rsc_1_17_ARID 1 bit sc_logic
xt_rsc_1_17_BREADY 1 bit sc_logic
xt_rsc_1_17_BVALID 1 bit sc_logic
xt_rsc_1_17_BUSER 1 bit sc_logic
xt_rsc_1_17_BRESP 2 bit_vector sc_lv
xt_rsc_1_17_BID 1 bit sc_logic
xt_rsc_1_17_WREADY 1 bit sc_logic
xt_rsc_1_17_WVALID 1 bit sc_logic
xt_rsc_1_17_WUSER 1 bit sc_logic
xt_rsc_1_17_WLAST 1 bit sc_logic
xt_rsc_1_17_WSTRB 4 bit_vector sc_lv
xt_rsc_1_17_WDATA 32 bit_vector sc_lv
xt_rsc_1_17_AWREADY 1 bit sc_logic
xt_rsc_1_17_AWVALID 1 bit sc_logic
xt_rsc_1_17_AWUSER 1 bit sc_logic
xt_rsc_1_17_AWREGION 4 bit_vector sc_lv
xt_rsc_1_17_AWQOS 4 bit_vector sc_lv
xt_rsc_1_17_AWPROT 3 bit_vector sc_lv
xt_rsc_1_17_AWCACHE 4 bit_vector sc_lv
xt_rsc_1_17_AWLOCK 1 bit sc_logic
xt_rsc_1_17_AWBURST 2 bit_vector sc_lv
xt_rsc_1_17_AWSIZE 3 bit_vector sc_lv
xt_rsc_1_17_AWLEN 8 bit_vector sc_lv
xt_rsc_1_17_AWADDR 12 bit_vector sc_lv
xt_rsc_1_17_AWID 1 bit sc_logic
xt_rsc_triosy_1_17_lz 1 bit sc_logic
xt_rsc_1_18_s_tdone 1 bit sc_logic
xt_rsc_1_18_tr_write_done 1 bit sc_logic
xt_rsc_1_18_RREADY 1 bit sc_logic
xt_rsc_1_18_RVALID 1 bit sc_logic
xt_rsc_1_18_RUSER 1 bit sc_logic
xt_rsc_1_18_RLAST 1 bit sc_logic
xt_rsc_1_18_RRESP 2 bit_vector sc_lv
xt_rsc_1_18_RDATA 32 bit_vector sc_lv
xt_rsc_1_18_RID 1 bit sc_logic
xt_rsc_1_18_ARREADY 1 bit sc_logic
xt_rsc_1_18_ARVALID 1 bit sc_logic
xt_rsc_1_18_ARUSER 1 bit sc_logic
xt_rsc_1_18_ARREGION 4 bit_vector sc_lv
xt_rsc_1_18_ARQOS 4 bit_vector sc_lv
xt_rsc_1_18_ARPROT 3 bit_vector sc_lv
xt_rsc_1_18_ARCACHE 4 bit_vector sc_lv
xt_rsc_1_18_ARLOCK 1 bit sc_logic
xt_rsc_1_18_ARBURST 2 bit_vector sc_lv
xt_rsc_1_18_ARSIZE 3 bit_vector sc_lv
xt_rsc_1_18_ARLEN 8 bit_vector sc_lv
xt_rsc_1_18_ARADDR 12 bit_vector sc_lv
xt_rsc_1_18_ARID 1 bit sc_logic
xt_rsc_1_18_BREADY 1 bit sc_logic
xt_rsc_1_18_BVALID 1 bit sc_logic
xt_rsc_1_18_BUSER 1 bit sc_logic
xt_rsc_1_18_BRESP 2 bit_vector sc_lv
xt_rsc_1_18_BID 1 bit sc_logic
xt_rsc_1_18_WREADY 1 bit sc_logic
xt_rsc_1_18_WVALID 1 bit sc_logic
xt_rsc_1_18_WUSER 1 bit sc_logic
xt_rsc_1_18_WLAST 1 bit sc_logic
xt_rsc_1_18_WSTRB 4 bit_vector sc_lv
xt_rsc_1_18_WDATA 32 bit_vector sc_lv
xt_rsc_1_18_AWREADY 1 bit sc_logic
xt_rsc_1_18_AWVALID 1 bit sc_logic
xt_rsc_1_18_AWUSER 1 bit sc_logic
xt_rsc_1_18_AWREGION 4 bit_vector sc_lv
xt_rsc_1_18_AWQOS 4 bit_vector sc_lv
xt_rsc_1_18_AWPROT 3 bit_vector sc_lv
xt_rsc_1_18_AWCACHE 4 bit_vector sc_lv
xt_rsc_1_18_AWLOCK 1 bit sc_logic
xt_rsc_1_18_AWBURST 2 bit_vector sc_lv
xt_rsc_1_18_AWSIZE 3 bit_vector sc_lv
xt_rsc_1_18_AWLEN 8 bit_vector sc_lv
xt_rsc_1_18_AWADDR 12 bit_vector sc_lv
xt_rsc_1_18_AWID 1 bit sc_logic
xt_rsc_triosy_1_18_lz 1 bit sc_logic
xt_rsc_1_19_s_tdone 1 bit sc_logic
xt_rsc_1_19_tr_write_done 1 bit sc_logic
xt_rsc_1_19_RREADY 1 bit sc_logic
xt_rsc_1_19_RVALID 1 bit sc_logic
xt_rsc_1_19_RUSER 1 bit sc_logic
xt_rsc_1_19_RLAST 1 bit sc_logic
xt_rsc_1_19_RRESP 2 bit_vector sc_lv
xt_rsc_1_19_RDATA 32 bit_vector sc_lv
xt_rsc_1_19_RID 1 bit sc_logic
xt_rsc_1_19_ARREADY 1 bit sc_logic
xt_rsc_1_19_ARVALID 1 bit sc_logic
xt_rsc_1_19_ARUSER 1 bit sc_logic
xt_rsc_1_19_ARREGION 4 bit_vector sc_lv
xt_rsc_1_19_ARQOS 4 bit_vector sc_lv
xt_rsc_1_19_ARPROT 3 bit_vector sc_lv
xt_rsc_1_19_ARCACHE 4 bit_vector sc_lv
xt_rsc_1_19_ARLOCK 1 bit sc_logic
xt_rsc_1_19_ARBURST 2 bit_vector sc_lv
xt_rsc_1_19_ARSIZE 3 bit_vector sc_lv
xt_rsc_1_19_ARLEN 8 bit_vector sc_lv
xt_rsc_1_19_ARADDR 12 bit_vector sc_lv
xt_rsc_1_19_ARID 1 bit sc_logic
xt_rsc_1_19_BREADY 1 bit sc_logic
xt_rsc_1_19_BVALID 1 bit sc_logic
xt_rsc_1_19_BUSER 1 bit sc_logic
xt_rsc_1_19_BRESP 2 bit_vector sc_lv
xt_rsc_1_19_BID 1 bit sc_logic
xt_rsc_1_19_WREADY 1 bit sc_logic
xt_rsc_1_19_WVALID 1 bit sc_logic
xt_rsc_1_19_WUSER 1 bit sc_logic
xt_rsc_1_19_WLAST 1 bit sc_logic
xt_rsc_1_19_WSTRB 4 bit_vector sc_lv
xt_rsc_1_19_WDATA 32 bit_vector sc_lv
xt_rsc_1_19_AWREADY 1 bit sc_logic
xt_rsc_1_19_AWVALID 1 bit sc_logic
xt_rsc_1_19_AWUSER 1 bit sc_logic
xt_rsc_1_19_AWREGION 4 bit_vector sc_lv
xt_rsc_1_19_AWQOS 4 bit_vector sc_lv
xt_rsc_1_19_AWPROT 3 bit_vector sc_lv
xt_rsc_1_19_AWCACHE 4 bit_vector sc_lv
xt_rsc_1_19_AWLOCK 1 bit sc_logic
xt_rsc_1_19_AWBURST 2 bit_vector sc_lv
xt_rsc_1_19_AWSIZE 3 bit_vector sc_lv
xt_rsc_1_19_AWLEN 8 bit_vector sc_lv
xt_rsc_1_19_AWADDR 12 bit_vector sc_lv
xt_rsc_1_19_AWID 1 bit sc_logic
xt_rsc_triosy_1_19_lz 1 bit sc_logic
xt_rsc_1_20_s_tdone 1 bit sc_logic
xt_rsc_1_20_tr_write_done 1 bit sc_logic
xt_rsc_1_20_RREADY 1 bit sc_logic
xt_rsc_1_20_RVALID 1 bit sc_logic
xt_rsc_1_20_RUSER 1 bit sc_logic
xt_rsc_1_20_RLAST 1 bit sc_logic
xt_rsc_1_20_RRESP 2 bit_vector sc_lv
xt_rsc_1_20_RDATA 32 bit_vector sc_lv
xt_rsc_1_20_RID 1 bit sc_logic
xt_rsc_1_20_ARREADY 1 bit sc_logic
xt_rsc_1_20_ARVALID 1 bit sc_logic
xt_rsc_1_20_ARUSER 1 bit sc_logic
xt_rsc_1_20_ARREGION 4 bit_vector sc_lv
xt_rsc_1_20_ARQOS 4 bit_vector sc_lv
xt_rsc_1_20_ARPROT 3 bit_vector sc_lv
xt_rsc_1_20_ARCACHE 4 bit_vector sc_lv
xt_rsc_1_20_ARLOCK 1 bit sc_logic
xt_rsc_1_20_ARBURST 2 bit_vector sc_lv
xt_rsc_1_20_ARSIZE 3 bit_vector sc_lv
xt_rsc_1_20_ARLEN 8 bit_vector sc_lv
xt_rsc_1_20_ARADDR 12 bit_vector sc_lv
xt_rsc_1_20_ARID 1 bit sc_logic
xt_rsc_1_20_BREADY 1 bit sc_logic
xt_rsc_1_20_BVALID 1 bit sc_logic
xt_rsc_1_20_BUSER 1 bit sc_logic
xt_rsc_1_20_BRESP 2 bit_vector sc_lv
xt_rsc_1_20_BID 1 bit sc_logic
xt_rsc_1_20_WREADY 1 bit sc_logic
xt_rsc_1_20_WVALID 1 bit sc_logic
xt_rsc_1_20_WUSER 1 bit sc_logic
xt_rsc_1_20_WLAST 1 bit sc_logic
xt_rsc_1_20_WSTRB 4 bit_vector sc_lv
xt_rsc_1_20_WDATA 32 bit_vector sc_lv
xt_rsc_1_20_AWREADY 1 bit sc_logic
xt_rsc_1_20_AWVALID 1 bit sc_logic
xt_rsc_1_20_AWUSER 1 bit sc_logic
xt_rsc_1_20_AWREGION 4 bit_vector sc_lv
xt_rsc_1_20_AWQOS 4 bit_vector sc_lv
xt_rsc_1_20_AWPROT 3 bit_vector sc_lv
xt_rsc_1_20_AWCACHE 4 bit_vector sc_lv
xt_rsc_1_20_AWLOCK 1 bit sc_logic
xt_rsc_1_20_AWBURST 2 bit_vector sc_lv
xt_rsc_1_20_AWSIZE 3 bit_vector sc_lv
xt_rsc_1_20_AWLEN 8 bit_vector sc_lv
xt_rsc_1_20_AWADDR 12 bit_vector sc_lv
xt_rsc_1_20_AWID 1 bit sc_logic
xt_rsc_triosy_1_20_lz 1 bit sc_logic
xt_rsc_1_21_s_tdone 1 bit sc_logic
xt_rsc_1_21_tr_write_done 1 bit sc_logic
xt_rsc_1_21_RREADY 1 bit sc_logic
xt_rsc_1_21_RVALID 1 bit sc_logic
xt_rsc_1_21_RUSER 1 bit sc_logic
xt_rsc_1_21_RLAST 1 bit sc_logic
xt_rsc_1_21_RRESP 2 bit_vector sc_lv
xt_rsc_1_21_RDATA 32 bit_vector sc_lv
xt_rsc_1_21_RID 1 bit sc_logic
xt_rsc_1_21_ARREADY 1 bit sc_logic
xt_rsc_1_21_ARVALID 1 bit sc_logic
xt_rsc_1_21_ARUSER 1 bit sc_logic
xt_rsc_1_21_ARREGION 4 bit_vector sc_lv
xt_rsc_1_21_ARQOS 4 bit_vector sc_lv
xt_rsc_1_21_ARPROT 3 bit_vector sc_lv
xt_rsc_1_21_ARCACHE 4 bit_vector sc_lv
xt_rsc_1_21_ARLOCK 1 bit sc_logic
xt_rsc_1_21_ARBURST 2 bit_vector sc_lv
xt_rsc_1_21_ARSIZE 3 bit_vector sc_lv
xt_rsc_1_21_ARLEN 8 bit_vector sc_lv
xt_rsc_1_21_ARADDR 12 bit_vector sc_lv
xt_rsc_1_21_ARID 1 bit sc_logic
xt_rsc_1_21_BREADY 1 bit sc_logic
xt_rsc_1_21_BVALID 1 bit sc_logic
xt_rsc_1_21_BUSER 1 bit sc_logic
xt_rsc_1_21_BRESP 2 bit_vector sc_lv
xt_rsc_1_21_BID 1 bit sc_logic
xt_rsc_1_21_WREADY 1 bit sc_logic
xt_rsc_1_21_WVALID 1 bit sc_logic
xt_rsc_1_21_WUSER 1 bit sc_logic
xt_rsc_1_21_WLAST 1 bit sc_logic
xt_rsc_1_21_WSTRB 4 bit_vector sc_lv
xt_rsc_1_21_WDATA 32 bit_vector sc_lv
xt_rsc_1_21_AWREADY 1 bit sc_logic
xt_rsc_1_21_AWVALID 1 bit sc_logic
xt_rsc_1_21_AWUSER 1 bit sc_logic
xt_rsc_1_21_AWREGION 4 bit_vector sc_lv
xt_rsc_1_21_AWQOS 4 bit_vector sc_lv
xt_rsc_1_21_AWPROT 3 bit_vector sc_lv
xt_rsc_1_21_AWCACHE 4 bit_vector sc_lv
xt_rsc_1_21_AWLOCK 1 bit sc_logic
xt_rsc_1_21_AWBURST 2 bit_vector sc_lv
xt_rsc_1_21_AWSIZE 3 bit_vector sc_lv
xt_rsc_1_21_AWLEN 8 bit_vector sc_lv
xt_rsc_1_21_AWADDR 12 bit_vector sc_lv
xt_rsc_1_21_AWID 1 bit sc_logic
xt_rsc_triosy_1_21_lz 1 bit sc_logic
xt_rsc_1_22_s_tdone 1 bit sc_logic
xt_rsc_1_22_tr_write_done 1 bit sc_logic
xt_rsc_1_22_RREADY 1 bit sc_logic
xt_rsc_1_22_RVALID 1 bit sc_logic
xt_rsc_1_22_RUSER 1 bit sc_logic
xt_rsc_1_22_RLAST 1 bit sc_logic
xt_rsc_1_22_RRESP 2 bit_vector sc_lv
xt_rsc_1_22_RDATA 32 bit_vector sc_lv
xt_rsc_1_22_RID 1 bit sc_logic
xt_rsc_1_22_ARREADY 1 bit sc_logic
xt_rsc_1_22_ARVALID 1 bit sc_logic
xt_rsc_1_22_ARUSER 1 bit sc_logic
xt_rsc_1_22_ARREGION 4 bit_vector sc_lv
xt_rsc_1_22_ARQOS 4 bit_vector sc_lv
xt_rsc_1_22_ARPROT 3 bit_vector sc_lv
xt_rsc_1_22_ARCACHE 4 bit_vector sc_lv
xt_rsc_1_22_ARLOCK 1 bit sc_logic
xt_rsc_1_22_ARBURST 2 bit_vector sc_lv
xt_rsc_1_22_ARSIZE 3 bit_vector sc_lv
xt_rsc_1_22_ARLEN 8 bit_vector sc_lv
xt_rsc_1_22_ARADDR 12 bit_vector sc_lv
xt_rsc_1_22_ARID 1 bit sc_logic
xt_rsc_1_22_BREADY 1 bit sc_logic
xt_rsc_1_22_BVALID 1 bit sc_logic
xt_rsc_1_22_BUSER 1 bit sc_logic
xt_rsc_1_22_BRESP 2 bit_vector sc_lv
xt_rsc_1_22_BID 1 bit sc_logic
xt_rsc_1_22_WREADY 1 bit sc_logic
xt_rsc_1_22_WVALID 1 bit sc_logic
xt_rsc_1_22_WUSER 1 bit sc_logic
xt_rsc_1_22_WLAST 1 bit sc_logic
xt_rsc_1_22_WSTRB 4 bit_vector sc_lv
xt_rsc_1_22_WDATA 32 bit_vector sc_lv
xt_rsc_1_22_AWREADY 1 bit sc_logic
xt_rsc_1_22_AWVALID 1 bit sc_logic
xt_rsc_1_22_AWUSER 1 bit sc_logic
xt_rsc_1_22_AWREGION 4 bit_vector sc_lv
xt_rsc_1_22_AWQOS 4 bit_vector sc_lv
xt_rsc_1_22_AWPROT 3 bit_vector sc_lv
xt_rsc_1_22_AWCACHE 4 bit_vector sc_lv
xt_rsc_1_22_AWLOCK 1 bit sc_logic
xt_rsc_1_22_AWBURST 2 bit_vector sc_lv
xt_rsc_1_22_AWSIZE 3 bit_vector sc_lv
xt_rsc_1_22_AWLEN 8 bit_vector sc_lv
xt_rsc_1_22_AWADDR 12 bit_vector sc_lv
xt_rsc_1_22_AWID 1 bit sc_logic
xt_rsc_triosy_1_22_lz 1 bit sc_logic
xt_rsc_1_23_s_tdone 1 bit sc_logic
xt_rsc_1_23_tr_write_done 1 bit sc_logic
xt_rsc_1_23_RREADY 1 bit sc_logic
xt_rsc_1_23_RVALID 1 bit sc_logic
xt_rsc_1_23_RUSER 1 bit sc_logic
xt_rsc_1_23_RLAST 1 bit sc_logic
xt_rsc_1_23_RRESP 2 bit_vector sc_lv
xt_rsc_1_23_RDATA 32 bit_vector sc_lv
xt_rsc_1_23_RID 1 bit sc_logic
xt_rsc_1_23_ARREADY 1 bit sc_logic
xt_rsc_1_23_ARVALID 1 bit sc_logic
xt_rsc_1_23_ARUSER 1 bit sc_logic
xt_rsc_1_23_ARREGION 4 bit_vector sc_lv
xt_rsc_1_23_ARQOS 4 bit_vector sc_lv
xt_rsc_1_23_ARPROT 3 bit_vector sc_lv
xt_rsc_1_23_ARCACHE 4 bit_vector sc_lv
xt_rsc_1_23_ARLOCK 1 bit sc_logic
xt_rsc_1_23_ARBURST 2 bit_vector sc_lv
xt_rsc_1_23_ARSIZE 3 bit_vector sc_lv
xt_rsc_1_23_ARLEN 8 bit_vector sc_lv
xt_rsc_1_23_ARADDR 12 bit_vector sc_lv
xt_rsc_1_23_ARID 1 bit sc_logic
xt_rsc_1_23_BREADY 1 bit sc_logic
xt_rsc_1_23_BVALID 1 bit sc_logic
xt_rsc_1_23_BUSER 1 bit sc_logic
xt_rsc_1_23_BRESP 2 bit_vector sc_lv
xt_rsc_1_23_BID 1 bit sc_logic
xt_rsc_1_23_WREADY 1 bit sc_logic
xt_rsc_1_23_WVALID 1 bit sc_logic
xt_rsc_1_23_WUSER 1 bit sc_logic
xt_rsc_1_23_WLAST 1 bit sc_logic
xt_rsc_1_23_WSTRB 4 bit_vector sc_lv
xt_rsc_1_23_WDATA 32 bit_vector sc_lv
xt_rsc_1_23_AWREADY 1 bit sc_logic
xt_rsc_1_23_AWVALID 1 bit sc_logic
xt_rsc_1_23_AWUSER 1 bit sc_logic
xt_rsc_1_23_AWREGION 4 bit_vector sc_lv
xt_rsc_1_23_AWQOS 4 bit_vector sc_lv
xt_rsc_1_23_AWPROT 3 bit_vector sc_lv
xt_rsc_1_23_AWCACHE 4 bit_vector sc_lv
xt_rsc_1_23_AWLOCK 1 bit sc_logic
xt_rsc_1_23_AWBURST 2 bit_vector sc_lv
xt_rsc_1_23_AWSIZE 3 bit_vector sc_lv
xt_rsc_1_23_AWLEN 8 bit_vector sc_lv
xt_rsc_1_23_AWADDR 12 bit_vector sc_lv
xt_rsc_1_23_AWID 1 bit sc_logic
xt_rsc_triosy_1_23_lz 1 bit sc_logic
xt_rsc_1_24_s_tdone 1 bit sc_logic
xt_rsc_1_24_tr_write_done 1 bit sc_logic
xt_rsc_1_24_RREADY 1 bit sc_logic
xt_rsc_1_24_RVALID 1 bit sc_logic
xt_rsc_1_24_RUSER 1 bit sc_logic
xt_rsc_1_24_RLAST 1 bit sc_logic
xt_rsc_1_24_RRESP 2 bit_vector sc_lv
xt_rsc_1_24_RDATA 32 bit_vector sc_lv
xt_rsc_1_24_RID 1 bit sc_logic
xt_rsc_1_24_ARREADY 1 bit sc_logic
xt_rsc_1_24_ARVALID 1 bit sc_logic
xt_rsc_1_24_ARUSER 1 bit sc_logic
xt_rsc_1_24_ARREGION 4 bit_vector sc_lv
xt_rsc_1_24_ARQOS 4 bit_vector sc_lv
xt_rsc_1_24_ARPROT 3 bit_vector sc_lv
xt_rsc_1_24_ARCACHE 4 bit_vector sc_lv
xt_rsc_1_24_ARLOCK 1 bit sc_logic
xt_rsc_1_24_ARBURST 2 bit_vector sc_lv
xt_rsc_1_24_ARSIZE 3 bit_vector sc_lv
xt_rsc_1_24_ARLEN 8 bit_vector sc_lv
xt_rsc_1_24_ARADDR 12 bit_vector sc_lv
xt_rsc_1_24_ARID 1 bit sc_logic
xt_rsc_1_24_BREADY 1 bit sc_logic
xt_rsc_1_24_BVALID 1 bit sc_logic
xt_rsc_1_24_BUSER 1 bit sc_logic
xt_rsc_1_24_BRESP 2 bit_vector sc_lv
xt_rsc_1_24_BID 1 bit sc_logic
xt_rsc_1_24_WREADY 1 bit sc_logic
xt_rsc_1_24_WVALID 1 bit sc_logic
xt_rsc_1_24_WUSER 1 bit sc_logic
xt_rsc_1_24_WLAST 1 bit sc_logic
xt_rsc_1_24_WSTRB 4 bit_vector sc_lv
xt_rsc_1_24_WDATA 32 bit_vector sc_lv
xt_rsc_1_24_AWREADY 1 bit sc_logic
xt_rsc_1_24_AWVALID 1 bit sc_logic
xt_rsc_1_24_AWUSER 1 bit sc_logic
xt_rsc_1_24_AWREGION 4 bit_vector sc_lv
xt_rsc_1_24_AWQOS 4 bit_vector sc_lv
xt_rsc_1_24_AWPROT 3 bit_vector sc_lv
xt_rsc_1_24_AWCACHE 4 bit_vector sc_lv
xt_rsc_1_24_AWLOCK 1 bit sc_logic
xt_rsc_1_24_AWBURST 2 bit_vector sc_lv
xt_rsc_1_24_AWSIZE 3 bit_vector sc_lv
xt_rsc_1_24_AWLEN 8 bit_vector sc_lv
xt_rsc_1_24_AWADDR 12 bit_vector sc_lv
xt_rsc_1_24_AWID 1 bit sc_logic
xt_rsc_triosy_1_24_lz 1 bit sc_logic
xt_rsc_1_25_s_tdone 1 bit sc_logic
xt_rsc_1_25_tr_write_done 1 bit sc_logic
xt_rsc_1_25_RREADY 1 bit sc_logic
xt_rsc_1_25_RVALID 1 bit sc_logic
xt_rsc_1_25_RUSER 1 bit sc_logic
xt_rsc_1_25_RLAST 1 bit sc_logic
xt_rsc_1_25_RRESP 2 bit_vector sc_lv
xt_rsc_1_25_RDATA 32 bit_vector sc_lv
xt_rsc_1_25_RID 1 bit sc_logic
xt_rsc_1_25_ARREADY 1 bit sc_logic
xt_rsc_1_25_ARVALID 1 bit sc_logic
xt_rsc_1_25_ARUSER 1 bit sc_logic
xt_rsc_1_25_ARREGION 4 bit_vector sc_lv
xt_rsc_1_25_ARQOS 4 bit_vector sc_lv
xt_rsc_1_25_ARPROT 3 bit_vector sc_lv
xt_rsc_1_25_ARCACHE 4 bit_vector sc_lv
xt_rsc_1_25_ARLOCK 1 bit sc_logic
xt_rsc_1_25_ARBURST 2 bit_vector sc_lv
xt_rsc_1_25_ARSIZE 3 bit_vector sc_lv
xt_rsc_1_25_ARLEN 8 bit_vector sc_lv
xt_rsc_1_25_ARADDR 12 bit_vector sc_lv
xt_rsc_1_25_ARID 1 bit sc_logic
xt_rsc_1_25_BREADY 1 bit sc_logic
xt_rsc_1_25_BVALID 1 bit sc_logic
xt_rsc_1_25_BUSER 1 bit sc_logic
xt_rsc_1_25_BRESP 2 bit_vector sc_lv
xt_rsc_1_25_BID 1 bit sc_logic
xt_rsc_1_25_WREADY 1 bit sc_logic
xt_rsc_1_25_WVALID 1 bit sc_logic
xt_rsc_1_25_WUSER 1 bit sc_logic
xt_rsc_1_25_WLAST 1 bit sc_logic
xt_rsc_1_25_WSTRB 4 bit_vector sc_lv
xt_rsc_1_25_WDATA 32 bit_vector sc_lv
xt_rsc_1_25_AWREADY 1 bit sc_logic
xt_rsc_1_25_AWVALID 1 bit sc_logic
xt_rsc_1_25_AWUSER 1 bit sc_logic
xt_rsc_1_25_AWREGION 4 bit_vector sc_lv
xt_rsc_1_25_AWQOS 4 bit_vector sc_lv
xt_rsc_1_25_AWPROT 3 bit_vector sc_lv
xt_rsc_1_25_AWCACHE 4 bit_vector sc_lv
xt_rsc_1_25_AWLOCK 1 bit sc_logic
xt_rsc_1_25_AWBURST 2 bit_vector sc_lv
xt_rsc_1_25_AWSIZE 3 bit_vector sc_lv
xt_rsc_1_25_AWLEN 8 bit_vector sc_lv
xt_rsc_1_25_AWADDR 12 bit_vector sc_lv
xt_rsc_1_25_AWID 1 bit sc_logic
xt_rsc_triosy_1_25_lz 1 bit sc_logic
xt_rsc_1_26_s_tdone 1 bit sc_logic
xt_rsc_1_26_tr_write_done 1 bit sc_logic
xt_rsc_1_26_RREADY 1 bit sc_logic
xt_rsc_1_26_RVALID 1 bit sc_logic
xt_rsc_1_26_RUSER 1 bit sc_logic
xt_rsc_1_26_RLAST 1 bit sc_logic
xt_rsc_1_26_RRESP 2 bit_vector sc_lv
xt_rsc_1_26_RDATA 32 bit_vector sc_lv
xt_rsc_1_26_RID 1 bit sc_logic
xt_rsc_1_26_ARREADY 1 bit sc_logic
xt_rsc_1_26_ARVALID 1 bit sc_logic
xt_rsc_1_26_ARUSER 1 bit sc_logic
xt_rsc_1_26_ARREGION 4 bit_vector sc_lv
xt_rsc_1_26_ARQOS 4 bit_vector sc_lv
xt_rsc_1_26_ARPROT 3 bit_vector sc_lv
xt_rsc_1_26_ARCACHE 4 bit_vector sc_lv
xt_rsc_1_26_ARLOCK 1 bit sc_logic
xt_rsc_1_26_ARBURST 2 bit_vector sc_lv
xt_rsc_1_26_ARSIZE 3 bit_vector sc_lv
xt_rsc_1_26_ARLEN 8 bit_vector sc_lv
xt_rsc_1_26_ARADDR 12 bit_vector sc_lv
xt_rsc_1_26_ARID 1 bit sc_logic
xt_rsc_1_26_BREADY 1 bit sc_logic
xt_rsc_1_26_BVALID 1 bit sc_logic
xt_rsc_1_26_BUSER 1 bit sc_logic
xt_rsc_1_26_BRESP 2 bit_vector sc_lv
xt_rsc_1_26_BID 1 bit sc_logic
xt_rsc_1_26_WREADY 1 bit sc_logic
xt_rsc_1_26_WVALID 1 bit sc_logic
xt_rsc_1_26_WUSER 1 bit sc_logic
xt_rsc_1_26_WLAST 1 bit sc_logic
xt_rsc_1_26_WSTRB 4 bit_vector sc_lv
xt_rsc_1_26_WDATA 32 bit_vector sc_lv
xt_rsc_1_26_AWREADY 1 bit sc_logic
xt_rsc_1_26_AWVALID 1 bit sc_logic
xt_rsc_1_26_AWUSER 1 bit sc_logic
xt_rsc_1_26_AWREGION 4 bit_vector sc_lv
xt_rsc_1_26_AWQOS 4 bit_vector sc_lv
xt_rsc_1_26_AWPROT 3 bit_vector sc_lv
xt_rsc_1_26_AWCACHE 4 bit_vector sc_lv
xt_rsc_1_26_AWLOCK 1 bit sc_logic
xt_rsc_1_26_AWBURST 2 bit_vector sc_lv
xt_rsc_1_26_AWSIZE 3 bit_vector sc_lv
xt_rsc_1_26_AWLEN 8 bit_vector sc_lv
xt_rsc_1_26_AWADDR 12 bit_vector sc_lv
xt_rsc_1_26_AWID 1 bit sc_logic
xt_rsc_triosy_1_26_lz 1 bit sc_logic
xt_rsc_1_27_s_tdone 1 bit sc_logic
xt_rsc_1_27_tr_write_done 1 bit sc_logic
xt_rsc_1_27_RREADY 1 bit sc_logic
xt_rsc_1_27_RVALID 1 bit sc_logic
xt_rsc_1_27_RUSER 1 bit sc_logic
xt_rsc_1_27_RLAST 1 bit sc_logic
xt_rsc_1_27_RRESP 2 bit_vector sc_lv
xt_rsc_1_27_RDATA 32 bit_vector sc_lv
xt_rsc_1_27_RID 1 bit sc_logic
xt_rsc_1_27_ARREADY 1 bit sc_logic
xt_rsc_1_27_ARVALID 1 bit sc_logic
xt_rsc_1_27_ARUSER 1 bit sc_logic
xt_rsc_1_27_ARREGION 4 bit_vector sc_lv
xt_rsc_1_27_ARQOS 4 bit_vector sc_lv
xt_rsc_1_27_ARPROT 3 bit_vector sc_lv
xt_rsc_1_27_ARCACHE 4 bit_vector sc_lv
xt_rsc_1_27_ARLOCK 1 bit sc_logic
xt_rsc_1_27_ARBURST 2 bit_vector sc_lv
xt_rsc_1_27_ARSIZE 3 bit_vector sc_lv
xt_rsc_1_27_ARLEN 8 bit_vector sc_lv
xt_rsc_1_27_ARADDR 12 bit_vector sc_lv
xt_rsc_1_27_ARID 1 bit sc_logic
xt_rsc_1_27_BREADY 1 bit sc_logic
xt_rsc_1_27_BVALID 1 bit sc_logic
xt_rsc_1_27_BUSER 1 bit sc_logic
xt_rsc_1_27_BRESP 2 bit_vector sc_lv
xt_rsc_1_27_BID 1 bit sc_logic
xt_rsc_1_27_WREADY 1 bit sc_logic
xt_rsc_1_27_WVALID 1 bit sc_logic
xt_rsc_1_27_WUSER 1 bit sc_logic
xt_rsc_1_27_WLAST 1 bit sc_logic
xt_rsc_1_27_WSTRB 4 bit_vector sc_lv
xt_rsc_1_27_WDATA 32 bit_vector sc_lv
xt_rsc_1_27_AWREADY 1 bit sc_logic
xt_rsc_1_27_AWVALID 1 bit sc_logic
xt_rsc_1_27_AWUSER 1 bit sc_logic
xt_rsc_1_27_AWREGION 4 bit_vector sc_lv
xt_rsc_1_27_AWQOS 4 bit_vector sc_lv
xt_rsc_1_27_AWPROT 3 bit_vector sc_lv
xt_rsc_1_27_AWCACHE 4 bit_vector sc_lv
xt_rsc_1_27_AWLOCK 1 bit sc_logic
xt_rsc_1_27_AWBURST 2 bit_vector sc_lv
xt_rsc_1_27_AWSIZE 3 bit_vector sc_lv
xt_rsc_1_27_AWLEN 8 bit_vector sc_lv
xt_rsc_1_27_AWADDR 12 bit_vector sc_lv
xt_rsc_1_27_AWID 1 bit sc_logic
xt_rsc_triosy_1_27_lz 1 bit sc_logic
xt_rsc_1_28_s_tdone 1 bit sc_logic
xt_rsc_1_28_tr_write_done 1 bit sc_logic
xt_rsc_1_28_RREADY 1 bit sc_logic
xt_rsc_1_28_RVALID 1 bit sc_logic
xt_rsc_1_28_RUSER 1 bit sc_logic
xt_rsc_1_28_RLAST 1 bit sc_logic
xt_rsc_1_28_RRESP 2 bit_vector sc_lv
xt_rsc_1_28_RDATA 32 bit_vector sc_lv
xt_rsc_1_28_RID 1 bit sc_logic
xt_rsc_1_28_ARREADY 1 bit sc_logic
xt_rsc_1_28_ARVALID 1 bit sc_logic
xt_rsc_1_28_ARUSER 1 bit sc_logic
xt_rsc_1_28_ARREGION 4 bit_vector sc_lv
xt_rsc_1_28_ARQOS 4 bit_vector sc_lv
xt_rsc_1_28_ARPROT 3 bit_vector sc_lv
xt_rsc_1_28_ARCACHE 4 bit_vector sc_lv
xt_rsc_1_28_ARLOCK 1 bit sc_logic
xt_rsc_1_28_ARBURST 2 bit_vector sc_lv
xt_rsc_1_28_ARSIZE 3 bit_vector sc_lv
xt_rsc_1_28_ARLEN 8 bit_vector sc_lv
xt_rsc_1_28_ARADDR 12 bit_vector sc_lv
xt_rsc_1_28_ARID 1 bit sc_logic
xt_rsc_1_28_BREADY 1 bit sc_logic
xt_rsc_1_28_BVALID 1 bit sc_logic
xt_rsc_1_28_BUSER 1 bit sc_logic
xt_rsc_1_28_BRESP 2 bit_vector sc_lv
xt_rsc_1_28_BID 1 bit sc_logic
xt_rsc_1_28_WREADY 1 bit sc_logic
xt_rsc_1_28_WVALID 1 bit sc_logic
xt_rsc_1_28_WUSER 1 bit sc_logic
xt_rsc_1_28_WLAST 1 bit sc_logic
xt_rsc_1_28_WSTRB 4 bit_vector sc_lv
xt_rsc_1_28_WDATA 32 bit_vector sc_lv
xt_rsc_1_28_AWREADY 1 bit sc_logic
xt_rsc_1_28_AWVALID 1 bit sc_logic
xt_rsc_1_28_AWUSER 1 bit sc_logic
xt_rsc_1_28_AWREGION 4 bit_vector sc_lv
xt_rsc_1_28_AWQOS 4 bit_vector sc_lv
xt_rsc_1_28_AWPROT 3 bit_vector sc_lv
xt_rsc_1_28_AWCACHE 4 bit_vector sc_lv
xt_rsc_1_28_AWLOCK 1 bit sc_logic
xt_rsc_1_28_AWBURST 2 bit_vector sc_lv
xt_rsc_1_28_AWSIZE 3 bit_vector sc_lv
xt_rsc_1_28_AWLEN 8 bit_vector sc_lv
xt_rsc_1_28_AWADDR 12 bit_vector sc_lv
xt_rsc_1_28_AWID 1 bit sc_logic
xt_rsc_triosy_1_28_lz 1 bit sc_logic
xt_rsc_1_29_s_tdone 1 bit sc_logic
xt_rsc_1_29_tr_write_done 1 bit sc_logic
xt_rsc_1_29_RREADY 1 bit sc_logic
xt_rsc_1_29_RVALID 1 bit sc_logic
xt_rsc_1_29_RUSER 1 bit sc_logic
xt_rsc_1_29_RLAST 1 bit sc_logic
xt_rsc_1_29_RRESP 2 bit_vector sc_lv
xt_rsc_1_29_RDATA 32 bit_vector sc_lv
xt_rsc_1_29_RID 1 bit sc_logic
xt_rsc_1_29_ARREADY 1 bit sc_logic
xt_rsc_1_29_ARVALID 1 bit sc_logic
xt_rsc_1_29_ARUSER 1 bit sc_logic
xt_rsc_1_29_ARREGION 4 bit_vector sc_lv
xt_rsc_1_29_ARQOS 4 bit_vector sc_lv
xt_rsc_1_29_ARPROT 3 bit_vector sc_lv
xt_rsc_1_29_ARCACHE 4 bit_vector sc_lv
xt_rsc_1_29_ARLOCK 1 bit sc_logic
xt_rsc_1_29_ARBURST 2 bit_vector sc_lv
xt_rsc_1_29_ARSIZE 3 bit_vector sc_lv
xt_rsc_1_29_ARLEN 8 bit_vector sc_lv
xt_rsc_1_29_ARADDR 12 bit_vector sc_lv
xt_rsc_1_29_ARID 1 bit sc_logic
xt_rsc_1_29_BREADY 1 bit sc_logic
xt_rsc_1_29_BVALID 1 bit sc_logic
xt_rsc_1_29_BUSER 1 bit sc_logic
xt_rsc_1_29_BRESP 2 bit_vector sc_lv
xt_rsc_1_29_BID 1 bit sc_logic
xt_rsc_1_29_WREADY 1 bit sc_logic
xt_rsc_1_29_WVALID 1 bit sc_logic
xt_rsc_1_29_WUSER 1 bit sc_logic
xt_rsc_1_29_WLAST 1 bit sc_logic
xt_rsc_1_29_WSTRB 4 bit_vector sc_lv
xt_rsc_1_29_WDATA 32 bit_vector sc_lv
xt_rsc_1_29_AWREADY 1 bit sc_logic
xt_rsc_1_29_AWVALID 1 bit sc_logic
xt_rsc_1_29_AWUSER 1 bit sc_logic
xt_rsc_1_29_AWREGION 4 bit_vector sc_lv
xt_rsc_1_29_AWQOS 4 bit_vector sc_lv
xt_rsc_1_29_AWPROT 3 bit_vector sc_lv
xt_rsc_1_29_AWCACHE 4 bit_vector sc_lv
xt_rsc_1_29_AWLOCK 1 bit sc_logic
xt_rsc_1_29_AWBURST 2 bit_vector sc_lv
xt_rsc_1_29_AWSIZE 3 bit_vector sc_lv
xt_rsc_1_29_AWLEN 8 bit_vector sc_lv
xt_rsc_1_29_AWADDR 12 bit_vector sc_lv
xt_rsc_1_29_AWID 1 bit sc_logic
xt_rsc_triosy_1_29_lz 1 bit sc_logic
xt_rsc_1_30_s_tdone 1 bit sc_logic
xt_rsc_1_30_tr_write_done 1 bit sc_logic
xt_rsc_1_30_RREADY 1 bit sc_logic
xt_rsc_1_30_RVALID 1 bit sc_logic
xt_rsc_1_30_RUSER 1 bit sc_logic
xt_rsc_1_30_RLAST 1 bit sc_logic
xt_rsc_1_30_RRESP 2 bit_vector sc_lv
xt_rsc_1_30_RDATA 32 bit_vector sc_lv
xt_rsc_1_30_RID 1 bit sc_logic
xt_rsc_1_30_ARREADY 1 bit sc_logic
xt_rsc_1_30_ARVALID 1 bit sc_logic
xt_rsc_1_30_ARUSER 1 bit sc_logic
xt_rsc_1_30_ARREGION 4 bit_vector sc_lv
xt_rsc_1_30_ARQOS 4 bit_vector sc_lv
xt_rsc_1_30_ARPROT 3 bit_vector sc_lv
xt_rsc_1_30_ARCACHE 4 bit_vector sc_lv
xt_rsc_1_30_ARLOCK 1 bit sc_logic
xt_rsc_1_30_ARBURST 2 bit_vector sc_lv
xt_rsc_1_30_ARSIZE 3 bit_vector sc_lv
xt_rsc_1_30_ARLEN 8 bit_vector sc_lv
xt_rsc_1_30_ARADDR 12 bit_vector sc_lv
xt_rsc_1_30_ARID 1 bit sc_logic
xt_rsc_1_30_BREADY 1 bit sc_logic
xt_rsc_1_30_BVALID 1 bit sc_logic
xt_rsc_1_30_BUSER 1 bit sc_logic
xt_rsc_1_30_BRESP 2 bit_vector sc_lv
xt_rsc_1_30_BID 1 bit sc_logic
xt_rsc_1_30_WREADY 1 bit sc_logic
xt_rsc_1_30_WVALID 1 bit sc_logic
xt_rsc_1_30_WUSER 1 bit sc_logic
xt_rsc_1_30_WLAST 1 bit sc_logic
xt_rsc_1_30_WSTRB 4 bit_vector sc_lv
xt_rsc_1_30_WDATA 32 bit_vector sc_lv
xt_rsc_1_30_AWREADY 1 bit sc_logic
xt_rsc_1_30_AWVALID 1 bit sc_logic
xt_rsc_1_30_AWUSER 1 bit sc_logic
xt_rsc_1_30_AWREGION 4 bit_vector sc_lv
xt_rsc_1_30_AWQOS 4 bit_vector sc_lv
xt_rsc_1_30_AWPROT 3 bit_vector sc_lv
xt_rsc_1_30_AWCACHE 4 bit_vector sc_lv
xt_rsc_1_30_AWLOCK 1 bit sc_logic
xt_rsc_1_30_AWBURST 2 bit_vector sc_lv
xt_rsc_1_30_AWSIZE 3 bit_vector sc_lv
xt_rsc_1_30_AWLEN 8 bit_vector sc_lv
xt_rsc_1_30_AWADDR 12 bit_vector sc_lv
xt_rsc_1_30_AWID 1 bit sc_logic
xt_rsc_triosy_1_30_lz 1 bit sc_logic
xt_rsc_1_31_s_tdone 1 bit sc_logic
xt_rsc_1_31_tr_write_done 1 bit sc_logic
xt_rsc_1_31_RREADY 1 bit sc_logic
xt_rsc_1_31_RVALID 1 bit sc_logic
xt_rsc_1_31_RUSER 1 bit sc_logic
xt_rsc_1_31_RLAST 1 bit sc_logic
xt_rsc_1_31_RRESP 2 bit_vector sc_lv
xt_rsc_1_31_RDATA 32 bit_vector sc_lv
xt_rsc_1_31_RID 1 bit sc_logic
xt_rsc_1_31_ARREADY 1 bit sc_logic
xt_rsc_1_31_ARVALID 1 bit sc_logic
xt_rsc_1_31_ARUSER 1 bit sc_logic
xt_rsc_1_31_ARREGION 4 bit_vector sc_lv
xt_rsc_1_31_ARQOS 4 bit_vector sc_lv
xt_rsc_1_31_ARPROT 3 bit_vector sc_lv
xt_rsc_1_31_ARCACHE 4 bit_vector sc_lv
xt_rsc_1_31_ARLOCK 1 bit sc_logic
xt_rsc_1_31_ARBURST 2 bit_vector sc_lv
xt_rsc_1_31_ARSIZE 3 bit_vector sc_lv
xt_rsc_1_31_ARLEN 8 bit_vector sc_lv
xt_rsc_1_31_ARADDR 12 bit_vector sc_lv
xt_rsc_1_31_ARID 1 bit sc_logic
xt_rsc_1_31_BREADY 1 bit sc_logic
xt_rsc_1_31_BVALID 1 bit sc_logic
xt_rsc_1_31_BUSER 1 bit sc_logic
xt_rsc_1_31_BRESP 2 bit_vector sc_lv
xt_rsc_1_31_BID 1 bit sc_logic
xt_rsc_1_31_WREADY 1 bit sc_logic
xt_rsc_1_31_WVALID 1 bit sc_logic
xt_rsc_1_31_WUSER 1 bit sc_logic
xt_rsc_1_31_WLAST 1 bit sc_logic
xt_rsc_1_31_WSTRB 4 bit_vector sc_lv
xt_rsc_1_31_WDATA 32 bit_vector sc_lv
xt_rsc_1_31_AWREADY 1 bit sc_logic
xt_rsc_1_31_AWVALID 1 bit sc_logic
xt_rsc_1_31_AWUSER 1 bit sc_logic
xt_rsc_1_31_AWREGION 4 bit_vector sc_lv
xt_rsc_1_31_AWQOS 4 bit_vector sc_lv
xt_rsc_1_31_AWPROT 3 bit_vector sc_lv
xt_rsc_1_31_AWCACHE 4 bit_vector sc_lv
xt_rsc_1_31_AWLOCK 1 bit sc_logic
xt_rsc_1_31_AWBURST 2 bit_vector sc_lv
xt_rsc_1_31_AWSIZE 3 bit_vector sc_lv
xt_rsc_1_31_AWLEN 8 bit_vector sc_lv
xt_rsc_1_31_AWADDR 12 bit_vector sc_lv
xt_rsc_1_31_AWID 1 bit sc_logic
xt_rsc_triosy_1_31_lz 1 bit sc_logic
p_rsc_dat 32 bit_vector sc_lv
p_rsc_triosy_lz 1 bit sc_logic
r_rsc_dat 32 bit_vector sc_lv
r_rsc_triosy_lz 1 bit sc_logic
twiddle_rsc_0_0_s_tdone 1 bit sc_logic
twiddle_rsc_0_0_tr_write_done 1 bit sc_logic
twiddle_rsc_0_0_RREADY 1 bit sc_logic
twiddle_rsc_0_0_RVALID 1 bit sc_logic
twiddle_rsc_0_0_RUSER 1 bit sc_logic
twiddle_rsc_0_0_RLAST 1 bit sc_logic
twiddle_rsc_0_0_RRESP 2 bit_vector sc_lv
twiddle_rsc_0_0_RDATA 32 bit_vector sc_lv
twiddle_rsc_0_0_RID 1 bit sc_logic
twiddle_rsc_0_0_ARREADY 1 bit sc_logic
twiddle_rsc_0_0_ARVALID 1 bit sc_logic
twiddle_rsc_0_0_ARUSER 1 bit sc_logic
twiddle_rsc_0_0_ARREGION 4 bit_vector sc_lv
twiddle_rsc_0_0_ARQOS 4 bit_vector sc_lv
twiddle_rsc_0_0_ARPROT 3 bit_vector sc_lv
twiddle_rsc_0_0_ARCACHE 4 bit_vector sc_lv
twiddle_rsc_0_0_ARLOCK 1 bit sc_logic
twiddle_rsc_0_0_ARBURST 2 bit_vector sc_lv
twiddle_rsc_0_0_ARSIZE 3 bit_vector sc_lv
twiddle_rsc_0_0_ARLEN 8 bit_vector sc_lv
twiddle_rsc_0_0_ARADDR 12 bit_vector sc_lv
twiddle_rsc_0_0_ARID 1 bit sc_logic
twiddle_rsc_0_0_BREADY 1 bit sc_logic
twiddle_rsc_0_0_BVALID 1 bit sc_logic
twiddle_rsc_0_0_BUSER 1 bit sc_logic
twiddle_rsc_0_0_BRESP 2 bit_vector sc_lv
twiddle_rsc_0_0_BID 1 bit sc_logic
twiddle_rsc_0_0_WREADY 1 bit sc_logic
twiddle_rsc_0_0_WVALID 1 bit sc_logic
twiddle_rsc_0_0_WUSER 1 bit sc_logic
twiddle_rsc_0_0_WLAST 1 bit sc_logic
twiddle_rsc_0_0_WSTRB 4 bit_vector sc_lv
twiddle_rsc_0_0_WDATA 32 bit_vector sc_lv
twiddle_rsc_0_0_AWREADY 1 bit sc_logic
twiddle_rsc_0_0_AWVALID 1 bit sc_logic
twiddle_rsc_0_0_AWUSER 1 bit sc_logic
twiddle_rsc_0_0_AWREGION 4 bit_vector sc_lv
twiddle_rsc_0_0_AWQOS 4 bit_vector sc_lv
twiddle_rsc_0_0_AWPROT 3 bit_vector sc_lv
twiddle_rsc_0_0_AWCACHE 4 bit_vector sc_lv
twiddle_rsc_0_0_AWLOCK 1 bit sc_logic
twiddle_rsc_0_0_AWBURST 2 bit_vector sc_lv
twiddle_rsc_0_0_AWSIZE 3 bit_vector sc_lv
twiddle_rsc_0_0_AWLEN 8 bit_vector sc_lv
twiddle_rsc_0_0_AWADDR 12 bit_vector sc_lv
twiddle_rsc_0_0_AWID 1 bit sc_logic
twiddle_rsc_triosy_0_0_lz 1 bit sc_logic
twiddle_rsc_0_1_s_tdone 1 bit sc_logic
twiddle_rsc_0_1_tr_write_done 1 bit sc_logic
twiddle_rsc_0_1_RREADY 1 bit sc_logic
twiddle_rsc_0_1_RVALID 1 bit sc_logic
twiddle_rsc_0_1_RUSER 1 bit sc_logic
twiddle_rsc_0_1_RLAST 1 bit sc_logic
twiddle_rsc_0_1_RRESP 2 bit_vector sc_lv
twiddle_rsc_0_1_RDATA 32 bit_vector sc_lv
twiddle_rsc_0_1_RID 1 bit sc_logic
twiddle_rsc_0_1_ARREADY 1 bit sc_logic
twiddle_rsc_0_1_ARVALID 1 bit sc_logic
twiddle_rsc_0_1_ARUSER 1 bit sc_logic
twiddle_rsc_0_1_ARREGION 4 bit_vector sc_lv
twiddle_rsc_0_1_ARQOS 4 bit_vector sc_lv
twiddle_rsc_0_1_ARPROT 3 bit_vector sc_lv
twiddle_rsc_0_1_ARCACHE 4 bit_vector sc_lv
twiddle_rsc_0_1_ARLOCK 1 bit sc_logic
twiddle_rsc_0_1_ARBURST 2 bit_vector sc_lv
twiddle_rsc_0_1_ARSIZE 3 bit_vector sc_lv
twiddle_rsc_0_1_ARLEN 8 bit_vector sc_lv
twiddle_rsc_0_1_ARADDR 12 bit_vector sc_lv
twiddle_rsc_0_1_ARID 1 bit sc_logic
twiddle_rsc_0_1_BREADY 1 bit sc_logic
twiddle_rsc_0_1_BVALID 1 bit sc_logic
twiddle_rsc_0_1_BUSER 1 bit sc_logic
twiddle_rsc_0_1_BRESP 2 bit_vector sc_lv
twiddle_rsc_0_1_BID 1 bit sc_logic
twiddle_rsc_0_1_WREADY 1 bit sc_logic
twiddle_rsc_0_1_WVALID 1 bit sc_logic
twiddle_rsc_0_1_WUSER 1 bit sc_logic
twiddle_rsc_0_1_WLAST 1 bit sc_logic
twiddle_rsc_0_1_WSTRB 4 bit_vector sc_lv
twiddle_rsc_0_1_WDATA 32 bit_vector sc_lv
twiddle_rsc_0_1_AWREADY 1 bit sc_logic
twiddle_rsc_0_1_AWVALID 1 bit sc_logic
twiddle_rsc_0_1_AWUSER 1 bit sc_logic
twiddle_rsc_0_1_AWREGION 4 bit_vector sc_lv
twiddle_rsc_0_1_AWQOS 4 bit_vector sc_lv
twiddle_rsc_0_1_AWPROT 3 bit_vector sc_lv
twiddle_rsc_0_1_AWCACHE 4 bit_vector sc_lv
twiddle_rsc_0_1_AWLOCK 1 bit sc_logic
twiddle_rsc_0_1_AWBURST 2 bit_vector sc_lv
twiddle_rsc_0_1_AWSIZE 3 bit_vector sc_lv
twiddle_rsc_0_1_AWLEN 8 bit_vector sc_lv
twiddle_rsc_0_1_AWADDR 12 bit_vector sc_lv
twiddle_rsc_0_1_AWID 1 bit sc_logic
twiddle_rsc_triosy_0_1_lz 1 bit sc_logic
twiddle_rsc_0_2_s_tdone 1 bit sc_logic
twiddle_rsc_0_2_tr_write_done 1 bit sc_logic
twiddle_rsc_0_2_RREADY 1 bit sc_logic
twiddle_rsc_0_2_RVALID 1 bit sc_logic
twiddle_rsc_0_2_RUSER 1 bit sc_logic
twiddle_rsc_0_2_RLAST 1 bit sc_logic
twiddle_rsc_0_2_RRESP 2 bit_vector sc_lv
twiddle_rsc_0_2_RDATA 32 bit_vector sc_lv
twiddle_rsc_0_2_RID 1 bit sc_logic
twiddle_rsc_0_2_ARREADY 1 bit sc_logic
twiddle_rsc_0_2_ARVALID 1 bit sc_logic
twiddle_rsc_0_2_ARUSER 1 bit sc_logic
twiddle_rsc_0_2_ARREGION 4 bit_vector sc_lv
twiddle_rsc_0_2_ARQOS 4 bit_vector sc_lv
twiddle_rsc_0_2_ARPROT 3 bit_vector sc_lv
twiddle_rsc_0_2_ARCACHE 4 bit_vector sc_lv
twiddle_rsc_0_2_ARLOCK 1 bit sc_logic
twiddle_rsc_0_2_ARBURST 2 bit_vector sc_lv
twiddle_rsc_0_2_ARSIZE 3 bit_vector sc_lv
twiddle_rsc_0_2_ARLEN 8 bit_vector sc_lv
twiddle_rsc_0_2_ARADDR 12 bit_vector sc_lv
twiddle_rsc_0_2_ARID 1 bit sc_logic
twiddle_rsc_0_2_BREADY 1 bit sc_logic
twiddle_rsc_0_2_BVALID 1 bit sc_logic
twiddle_rsc_0_2_BUSER 1 bit sc_logic
twiddle_rsc_0_2_BRESP 2 bit_vector sc_lv
twiddle_rsc_0_2_BID 1 bit sc_logic
twiddle_rsc_0_2_WREADY 1 bit sc_logic
twiddle_rsc_0_2_WVALID 1 bit sc_logic
twiddle_rsc_0_2_WUSER 1 bit sc_logic
twiddle_rsc_0_2_WLAST 1 bit sc_logic
twiddle_rsc_0_2_WSTRB 4 bit_vector sc_lv
twiddle_rsc_0_2_WDATA 32 bit_vector sc_lv
twiddle_rsc_0_2_AWREADY 1 bit sc_logic
twiddle_rsc_0_2_AWVALID 1 bit sc_logic
twiddle_rsc_0_2_AWUSER 1 bit sc_logic
twiddle_rsc_0_2_AWREGION 4 bit_vector sc_lv
twiddle_rsc_0_2_AWQOS 4 bit_vector sc_lv
twiddle_rsc_0_2_AWPROT 3 bit_vector sc_lv
twiddle_rsc_0_2_AWCACHE 4 bit_vector sc_lv
twiddle_rsc_0_2_AWLOCK 1 bit sc_logic
twiddle_rsc_0_2_AWBURST 2 bit_vector sc_lv
twiddle_rsc_0_2_AWSIZE 3 bit_vector sc_lv
twiddle_rsc_0_2_AWLEN 8 bit_vector sc_lv
twiddle_rsc_0_2_AWADDR 12 bit_vector sc_lv
twiddle_rsc_0_2_AWID 1 bit sc_logic
twiddle_rsc_triosy_0_2_lz 1 bit sc_logic
twiddle_rsc_0_3_s_tdone 1 bit sc_logic
twiddle_rsc_0_3_tr_write_done 1 bit sc_logic
twiddle_rsc_0_3_RREADY 1 bit sc_logic
twiddle_rsc_0_3_RVALID 1 bit sc_logic
twiddle_rsc_0_3_RUSER 1 bit sc_logic
twiddle_rsc_0_3_RLAST 1 bit sc_logic
twiddle_rsc_0_3_RRESP 2 bit_vector sc_lv
twiddle_rsc_0_3_RDATA 32 bit_vector sc_lv
twiddle_rsc_0_3_RID 1 bit sc_logic
twiddle_rsc_0_3_ARREADY 1 bit sc_logic
twiddle_rsc_0_3_ARVALID 1 bit sc_logic
twiddle_rsc_0_3_ARUSER 1 bit sc_logic
twiddle_rsc_0_3_ARREGION 4 bit_vector sc_lv
twiddle_rsc_0_3_ARQOS 4 bit_vector sc_lv
twiddle_rsc_0_3_ARPROT 3 bit_vector sc_lv
twiddle_rsc_0_3_ARCACHE 4 bit_vector sc_lv
twiddle_rsc_0_3_ARLOCK 1 bit sc_logic
twiddle_rsc_0_3_ARBURST 2 bit_vector sc_lv
twiddle_rsc_0_3_ARSIZE 3 bit_vector sc_lv
twiddle_rsc_0_3_ARLEN 8 bit_vector sc_lv
twiddle_rsc_0_3_ARADDR 12 bit_vector sc_lv
twiddle_rsc_0_3_ARID 1 bit sc_logic
twiddle_rsc_0_3_BREADY 1 bit sc_logic
twiddle_rsc_0_3_BVALID 1 bit sc_logic
twiddle_rsc_0_3_BUSER 1 bit sc_logic
twiddle_rsc_0_3_BRESP 2 bit_vector sc_lv
twiddle_rsc_0_3_BID 1 bit sc_logic
twiddle_rsc_0_3_WREADY 1 bit sc_logic
twiddle_rsc_0_3_WVALID 1 bit sc_logic
twiddle_rsc_0_3_WUSER 1 bit sc_logic
twiddle_rsc_0_3_WLAST 1 bit sc_logic
twiddle_rsc_0_3_WSTRB 4 bit_vector sc_lv
twiddle_rsc_0_3_WDATA 32 bit_vector sc_lv
twiddle_rsc_0_3_AWREADY 1 bit sc_logic
twiddle_rsc_0_3_AWVALID 1 bit sc_logic
twiddle_rsc_0_3_AWUSER 1 bit sc_logic
twiddle_rsc_0_3_AWREGION 4 bit_vector sc_lv
twiddle_rsc_0_3_AWQOS 4 bit_vector sc_lv
twiddle_rsc_0_3_AWPROT 3 bit_vector sc_lv
twiddle_rsc_0_3_AWCACHE 4 bit_vector sc_lv
twiddle_rsc_0_3_AWLOCK 1 bit sc_logic
twiddle_rsc_0_3_AWBURST 2 bit_vector sc_lv
twiddle_rsc_0_3_AWSIZE 3 bit_vector sc_lv
twiddle_rsc_0_3_AWLEN 8 bit_vector sc_lv
twiddle_rsc_0_3_AWADDR 12 bit_vector sc_lv
twiddle_rsc_0_3_AWID 1 bit sc_logic
twiddle_rsc_triosy_0_3_lz 1 bit sc_logic
twiddle_rsc_0_4_s_tdone 1 bit sc_logic
twiddle_rsc_0_4_tr_write_done 1 bit sc_logic
twiddle_rsc_0_4_RREADY 1 bit sc_logic
twiddle_rsc_0_4_RVALID 1 bit sc_logic
twiddle_rsc_0_4_RUSER 1 bit sc_logic
twiddle_rsc_0_4_RLAST 1 bit sc_logic
twiddle_rsc_0_4_RRESP 2 bit_vector sc_lv
twiddle_rsc_0_4_RDATA 32 bit_vector sc_lv
twiddle_rsc_0_4_RID 1 bit sc_logic
twiddle_rsc_0_4_ARREADY 1 bit sc_logic
twiddle_rsc_0_4_ARVALID 1 bit sc_logic
twiddle_rsc_0_4_ARUSER 1 bit sc_logic
twiddle_rsc_0_4_ARREGION 4 bit_vector sc_lv
twiddle_rsc_0_4_ARQOS 4 bit_vector sc_lv
twiddle_rsc_0_4_ARPROT 3 bit_vector sc_lv
twiddle_rsc_0_4_ARCACHE 4 bit_vector sc_lv
twiddle_rsc_0_4_ARLOCK 1 bit sc_logic
twiddle_rsc_0_4_ARBURST 2 bit_vector sc_lv
twiddle_rsc_0_4_ARSIZE 3 bit_vector sc_lv
twiddle_rsc_0_4_ARLEN 8 bit_vector sc_lv
twiddle_rsc_0_4_ARADDR 12 bit_vector sc_lv
twiddle_rsc_0_4_ARID 1 bit sc_logic
twiddle_rsc_0_4_BREADY 1 bit sc_logic
twiddle_rsc_0_4_BVALID 1 bit sc_logic
twiddle_rsc_0_4_BUSER 1 bit sc_logic
twiddle_rsc_0_4_BRESP 2 bit_vector sc_lv
twiddle_rsc_0_4_BID 1 bit sc_logic
twiddle_rsc_0_4_WREADY 1 bit sc_logic
twiddle_rsc_0_4_WVALID 1 bit sc_logic
twiddle_rsc_0_4_WUSER 1 bit sc_logic
twiddle_rsc_0_4_WLAST 1 bit sc_logic
twiddle_rsc_0_4_WSTRB 4 bit_vector sc_lv
twiddle_rsc_0_4_WDATA 32 bit_vector sc_lv
twiddle_rsc_0_4_AWREADY 1 bit sc_logic
twiddle_rsc_0_4_AWVALID 1 bit sc_logic
twiddle_rsc_0_4_AWUSER 1 bit sc_logic
twiddle_rsc_0_4_AWREGION 4 bit_vector sc_lv
twiddle_rsc_0_4_AWQOS 4 bit_vector sc_lv
twiddle_rsc_0_4_AWPROT 3 bit_vector sc_lv
twiddle_rsc_0_4_AWCACHE 4 bit_vector sc_lv
twiddle_rsc_0_4_AWLOCK 1 bit sc_logic
twiddle_rsc_0_4_AWBURST 2 bit_vector sc_lv
twiddle_rsc_0_4_AWSIZE 3 bit_vector sc_lv
twiddle_rsc_0_4_AWLEN 8 bit_vector sc_lv
twiddle_rsc_0_4_AWADDR 12 bit_vector sc_lv
twiddle_rsc_0_4_AWID 1 bit sc_logic
twiddle_rsc_triosy_0_4_lz 1 bit sc_logic
twiddle_rsc_0_5_s_tdone 1 bit sc_logic
twiddle_rsc_0_5_tr_write_done 1 bit sc_logic
twiddle_rsc_0_5_RREADY 1 bit sc_logic
twiddle_rsc_0_5_RVALID 1 bit sc_logic
twiddle_rsc_0_5_RUSER 1 bit sc_logic
twiddle_rsc_0_5_RLAST 1 bit sc_logic
twiddle_rsc_0_5_RRESP 2 bit_vector sc_lv
twiddle_rsc_0_5_RDATA 32 bit_vector sc_lv
twiddle_rsc_0_5_RID 1 bit sc_logic
twiddle_rsc_0_5_ARREADY 1 bit sc_logic
twiddle_rsc_0_5_ARVALID 1 bit sc_logic
twiddle_rsc_0_5_ARUSER 1 bit sc_logic
twiddle_rsc_0_5_ARREGION 4 bit_vector sc_lv
twiddle_rsc_0_5_ARQOS 4 bit_vector sc_lv
twiddle_rsc_0_5_ARPROT 3 bit_vector sc_lv
twiddle_rsc_0_5_ARCACHE 4 bit_vector sc_lv
twiddle_rsc_0_5_ARLOCK 1 bit sc_logic
twiddle_rsc_0_5_ARBURST 2 bit_vector sc_lv
twiddle_rsc_0_5_ARSIZE 3 bit_vector sc_lv
twiddle_rsc_0_5_ARLEN 8 bit_vector sc_lv
twiddle_rsc_0_5_ARADDR 12 bit_vector sc_lv
twiddle_rsc_0_5_ARID 1 bit sc_logic
twiddle_rsc_0_5_BREADY 1 bit sc_logic
twiddle_rsc_0_5_BVALID 1 bit sc_logic
twiddle_rsc_0_5_BUSER 1 bit sc_logic
twiddle_rsc_0_5_BRESP 2 bit_vector sc_lv
twiddle_rsc_0_5_BID 1 bit sc_logic
twiddle_rsc_0_5_WREADY 1 bit sc_logic
twiddle_rsc_0_5_WVALID 1 bit sc_logic
twiddle_rsc_0_5_WUSER 1 bit sc_logic
twiddle_rsc_0_5_WLAST 1 bit sc_logic
twiddle_rsc_0_5_WSTRB 4 bit_vector sc_lv
twiddle_rsc_0_5_WDATA 32 bit_vector sc_lv
twiddle_rsc_0_5_AWREADY 1 bit sc_logic
twiddle_rsc_0_5_AWVALID 1 bit sc_logic
twiddle_rsc_0_5_AWUSER 1 bit sc_logic
twiddle_rsc_0_5_AWREGION 4 bit_vector sc_lv
twiddle_rsc_0_5_AWQOS 4 bit_vector sc_lv
twiddle_rsc_0_5_AWPROT 3 bit_vector sc_lv
twiddle_rsc_0_5_AWCACHE 4 bit_vector sc_lv
twiddle_rsc_0_5_AWLOCK 1 bit sc_logic
twiddle_rsc_0_5_AWBURST 2 bit_vector sc_lv
twiddle_rsc_0_5_AWSIZE 3 bit_vector sc_lv
twiddle_rsc_0_5_AWLEN 8 bit_vector sc_lv
twiddle_rsc_0_5_AWADDR 12 bit_vector sc_lv
twiddle_rsc_0_5_AWID 1 bit sc_logic
twiddle_rsc_triosy_0_5_lz 1 bit sc_logic
twiddle_rsc_0_6_s_tdone 1 bit sc_logic
twiddle_rsc_0_6_tr_write_done 1 bit sc_logic
twiddle_rsc_0_6_RREADY 1 bit sc_logic
twiddle_rsc_0_6_RVALID 1 bit sc_logic
twiddle_rsc_0_6_RUSER 1 bit sc_logic
twiddle_rsc_0_6_RLAST 1 bit sc_logic
twiddle_rsc_0_6_RRESP 2 bit_vector sc_lv
twiddle_rsc_0_6_RDATA 32 bit_vector sc_lv
twiddle_rsc_0_6_RID 1 bit sc_logic
twiddle_rsc_0_6_ARREADY 1 bit sc_logic
twiddle_rsc_0_6_ARVALID 1 bit sc_logic
twiddle_rsc_0_6_ARUSER 1 bit sc_logic
twiddle_rsc_0_6_ARREGION 4 bit_vector sc_lv
twiddle_rsc_0_6_ARQOS 4 bit_vector sc_lv
twiddle_rsc_0_6_ARPROT 3 bit_vector sc_lv
twiddle_rsc_0_6_ARCACHE 4 bit_vector sc_lv
twiddle_rsc_0_6_ARLOCK 1 bit sc_logic
twiddle_rsc_0_6_ARBURST 2 bit_vector sc_lv
twiddle_rsc_0_6_ARSIZE 3 bit_vector sc_lv
twiddle_rsc_0_6_ARLEN 8 bit_vector sc_lv
twiddle_rsc_0_6_ARADDR 12 bit_vector sc_lv
twiddle_rsc_0_6_ARID 1 bit sc_logic
twiddle_rsc_0_6_BREADY 1 bit sc_logic
twiddle_rsc_0_6_BVALID 1 bit sc_logic
twiddle_rsc_0_6_BUSER 1 bit sc_logic
twiddle_rsc_0_6_BRESP 2 bit_vector sc_lv
twiddle_rsc_0_6_BID 1 bit sc_logic
twiddle_rsc_0_6_WREADY 1 bit sc_logic
twiddle_rsc_0_6_WVALID 1 bit sc_logic
twiddle_rsc_0_6_WUSER 1 bit sc_logic
twiddle_rsc_0_6_WLAST 1 bit sc_logic
twiddle_rsc_0_6_WSTRB 4 bit_vector sc_lv
twiddle_rsc_0_6_WDATA 32 bit_vector sc_lv
twiddle_rsc_0_6_AWREADY 1 bit sc_logic
twiddle_rsc_0_6_AWVALID 1 bit sc_logic
twiddle_rsc_0_6_AWUSER 1 bit sc_logic
twiddle_rsc_0_6_AWREGION 4 bit_vector sc_lv
twiddle_rsc_0_6_AWQOS 4 bit_vector sc_lv
twiddle_rsc_0_6_AWPROT 3 bit_vector sc_lv
twiddle_rsc_0_6_AWCACHE 4 bit_vector sc_lv
twiddle_rsc_0_6_AWLOCK 1 bit sc_logic
twiddle_rsc_0_6_AWBURST 2 bit_vector sc_lv
twiddle_rsc_0_6_AWSIZE 3 bit_vector sc_lv
twiddle_rsc_0_6_AWLEN 8 bit_vector sc_lv
twiddle_rsc_0_6_AWADDR 12 bit_vector sc_lv
twiddle_rsc_0_6_AWID 1 bit sc_logic
twiddle_rsc_triosy_0_6_lz 1 bit sc_logic
twiddle_rsc_0_7_s_tdone 1 bit sc_logic
twiddle_rsc_0_7_tr_write_done 1 bit sc_logic
twiddle_rsc_0_7_RREADY 1 bit sc_logic
twiddle_rsc_0_7_RVALID 1 bit sc_logic
twiddle_rsc_0_7_RUSER 1 bit sc_logic
twiddle_rsc_0_7_RLAST 1 bit sc_logic
twiddle_rsc_0_7_RRESP 2 bit_vector sc_lv
twiddle_rsc_0_7_RDATA 32 bit_vector sc_lv
twiddle_rsc_0_7_RID 1 bit sc_logic
twiddle_rsc_0_7_ARREADY 1 bit sc_logic
twiddle_rsc_0_7_ARVALID 1 bit sc_logic
twiddle_rsc_0_7_ARUSER 1 bit sc_logic
twiddle_rsc_0_7_ARREGION 4 bit_vector sc_lv
twiddle_rsc_0_7_ARQOS 4 bit_vector sc_lv
twiddle_rsc_0_7_ARPROT 3 bit_vector sc_lv
twiddle_rsc_0_7_ARCACHE 4 bit_vector sc_lv
twiddle_rsc_0_7_ARLOCK 1 bit sc_logic
twiddle_rsc_0_7_ARBURST 2 bit_vector sc_lv
twiddle_rsc_0_7_ARSIZE 3 bit_vector sc_lv
twiddle_rsc_0_7_ARLEN 8 bit_vector sc_lv
twiddle_rsc_0_7_ARADDR 12 bit_vector sc_lv
twiddle_rsc_0_7_ARID 1 bit sc_logic
twiddle_rsc_0_7_BREADY 1 bit sc_logic
twiddle_rsc_0_7_BVALID 1 bit sc_logic
twiddle_rsc_0_7_BUSER 1 bit sc_logic
twiddle_rsc_0_7_BRESP 2 bit_vector sc_lv
twiddle_rsc_0_7_BID 1 bit sc_logic
twiddle_rsc_0_7_WREADY 1 bit sc_logic
twiddle_rsc_0_7_WVALID 1 bit sc_logic
twiddle_rsc_0_7_WUSER 1 bit sc_logic
twiddle_rsc_0_7_WLAST 1 bit sc_logic
twiddle_rsc_0_7_WSTRB 4 bit_vector sc_lv
twiddle_rsc_0_7_WDATA 32 bit_vector sc_lv
twiddle_rsc_0_7_AWREADY 1 bit sc_logic
twiddle_rsc_0_7_AWVALID 1 bit sc_logic
twiddle_rsc_0_7_AWUSER 1 bit sc_logic
twiddle_rsc_0_7_AWREGION 4 bit_vector sc_lv
twiddle_rsc_0_7_AWQOS 4 bit_vector sc_lv
twiddle_rsc_0_7_AWPROT 3 bit_vector sc_lv
twiddle_rsc_0_7_AWCACHE 4 bit_vector sc_lv
twiddle_rsc_0_7_AWLOCK 1 bit sc_logic
twiddle_rsc_0_7_AWBURST 2 bit_vector sc_lv
twiddle_rsc_0_7_AWSIZE 3 bit_vector sc_lv
twiddle_rsc_0_7_AWLEN 8 bit_vector sc_lv
twiddle_rsc_0_7_AWADDR 12 bit_vector sc_lv
twiddle_rsc_0_7_AWID 1 bit sc_logic
twiddle_rsc_triosy_0_7_lz 1 bit sc_logic
twiddle_rsc_0_8_s_tdone 1 bit sc_logic
twiddle_rsc_0_8_tr_write_done 1 bit sc_logic
twiddle_rsc_0_8_RREADY 1 bit sc_logic
twiddle_rsc_0_8_RVALID 1 bit sc_logic
twiddle_rsc_0_8_RUSER 1 bit sc_logic
twiddle_rsc_0_8_RLAST 1 bit sc_logic
twiddle_rsc_0_8_RRESP 2 bit_vector sc_lv
twiddle_rsc_0_8_RDATA 32 bit_vector sc_lv
twiddle_rsc_0_8_RID 1 bit sc_logic
twiddle_rsc_0_8_ARREADY 1 bit sc_logic
twiddle_rsc_0_8_ARVALID 1 bit sc_logic
twiddle_rsc_0_8_ARUSER 1 bit sc_logic
twiddle_rsc_0_8_ARREGION 4 bit_vector sc_lv
twiddle_rsc_0_8_ARQOS 4 bit_vector sc_lv
twiddle_rsc_0_8_ARPROT 3 bit_vector sc_lv
twiddle_rsc_0_8_ARCACHE 4 bit_vector sc_lv
twiddle_rsc_0_8_ARLOCK 1 bit sc_logic
twiddle_rsc_0_8_ARBURST 2 bit_vector sc_lv
twiddle_rsc_0_8_ARSIZE 3 bit_vector sc_lv
twiddle_rsc_0_8_ARLEN 8 bit_vector sc_lv
twiddle_rsc_0_8_ARADDR 12 bit_vector sc_lv
twiddle_rsc_0_8_ARID 1 bit sc_logic
twiddle_rsc_0_8_BREADY 1 bit sc_logic
twiddle_rsc_0_8_BVALID 1 bit sc_logic
twiddle_rsc_0_8_BUSER 1 bit sc_logic
twiddle_rsc_0_8_BRESP 2 bit_vector sc_lv
twiddle_rsc_0_8_BID 1 bit sc_logic
twiddle_rsc_0_8_WREADY 1 bit sc_logic
twiddle_rsc_0_8_WVALID 1 bit sc_logic
twiddle_rsc_0_8_WUSER 1 bit sc_logic
twiddle_rsc_0_8_WLAST 1 bit sc_logic
twiddle_rsc_0_8_WSTRB 4 bit_vector sc_lv
twiddle_rsc_0_8_WDATA 32 bit_vector sc_lv
twiddle_rsc_0_8_AWREADY 1 bit sc_logic
twiddle_rsc_0_8_AWVALID 1 bit sc_logic
twiddle_rsc_0_8_AWUSER 1 bit sc_logic
twiddle_rsc_0_8_AWREGION 4 bit_vector sc_lv
twiddle_rsc_0_8_AWQOS 4 bit_vector sc_lv
twiddle_rsc_0_8_AWPROT 3 bit_vector sc_lv
twiddle_rsc_0_8_AWCACHE 4 bit_vector sc_lv
twiddle_rsc_0_8_AWLOCK 1 bit sc_logic
twiddle_rsc_0_8_AWBURST 2 bit_vector sc_lv
twiddle_rsc_0_8_AWSIZE 3 bit_vector sc_lv
twiddle_rsc_0_8_AWLEN 8 bit_vector sc_lv
twiddle_rsc_0_8_AWADDR 12 bit_vector sc_lv
twiddle_rsc_0_8_AWID 1 bit sc_logic
twiddle_rsc_triosy_0_8_lz 1 bit sc_logic
twiddle_rsc_0_9_s_tdone 1 bit sc_logic
twiddle_rsc_0_9_tr_write_done 1 bit sc_logic
twiddle_rsc_0_9_RREADY 1 bit sc_logic
twiddle_rsc_0_9_RVALID 1 bit sc_logic
twiddle_rsc_0_9_RUSER 1 bit sc_logic
twiddle_rsc_0_9_RLAST 1 bit sc_logic
twiddle_rsc_0_9_RRESP 2 bit_vector sc_lv
twiddle_rsc_0_9_RDATA 32 bit_vector sc_lv
twiddle_rsc_0_9_RID 1 bit sc_logic
twiddle_rsc_0_9_ARREADY 1 bit sc_logic
twiddle_rsc_0_9_ARVALID 1 bit sc_logic
twiddle_rsc_0_9_ARUSER 1 bit sc_logic
twiddle_rsc_0_9_ARREGION 4 bit_vector sc_lv
twiddle_rsc_0_9_ARQOS 4 bit_vector sc_lv
twiddle_rsc_0_9_ARPROT 3 bit_vector sc_lv
twiddle_rsc_0_9_ARCACHE 4 bit_vector sc_lv
twiddle_rsc_0_9_ARLOCK 1 bit sc_logic
twiddle_rsc_0_9_ARBURST 2 bit_vector sc_lv
twiddle_rsc_0_9_ARSIZE 3 bit_vector sc_lv
twiddle_rsc_0_9_ARLEN 8 bit_vector sc_lv
twiddle_rsc_0_9_ARADDR 12 bit_vector sc_lv
twiddle_rsc_0_9_ARID 1 bit sc_logic
twiddle_rsc_0_9_BREADY 1 bit sc_logic
twiddle_rsc_0_9_BVALID 1 bit sc_logic
twiddle_rsc_0_9_BUSER 1 bit sc_logic
twiddle_rsc_0_9_BRESP 2 bit_vector sc_lv
twiddle_rsc_0_9_BID 1 bit sc_logic
twiddle_rsc_0_9_WREADY 1 bit sc_logic
twiddle_rsc_0_9_WVALID 1 bit sc_logic
twiddle_rsc_0_9_WUSER 1 bit sc_logic
twiddle_rsc_0_9_WLAST 1 bit sc_logic
twiddle_rsc_0_9_WSTRB 4 bit_vector sc_lv
twiddle_rsc_0_9_WDATA 32 bit_vector sc_lv
twiddle_rsc_0_9_AWREADY 1 bit sc_logic
twiddle_rsc_0_9_AWVALID 1 bit sc_logic
twiddle_rsc_0_9_AWUSER 1 bit sc_logic
twiddle_rsc_0_9_AWREGION 4 bit_vector sc_lv
twiddle_rsc_0_9_AWQOS 4 bit_vector sc_lv
twiddle_rsc_0_9_AWPROT 3 bit_vector sc_lv
twiddle_rsc_0_9_AWCACHE 4 bit_vector sc_lv
twiddle_rsc_0_9_AWLOCK 1 bit sc_logic
twiddle_rsc_0_9_AWBURST 2 bit_vector sc_lv
twiddle_rsc_0_9_AWSIZE 3 bit_vector sc_lv
twiddle_rsc_0_9_AWLEN 8 bit_vector sc_lv
twiddle_rsc_0_9_AWADDR 12 bit_vector sc_lv
twiddle_rsc_0_9_AWID 1 bit sc_logic
twiddle_rsc_triosy_0_9_lz 1 bit sc_logic
twiddle_rsc_0_10_s_tdone 1 bit sc_logic
twiddle_rsc_0_10_tr_write_done 1 bit sc_logic
twiddle_rsc_0_10_RREADY 1 bit sc_logic
twiddle_rsc_0_10_RVALID 1 bit sc_logic
twiddle_rsc_0_10_RUSER 1 bit sc_logic
twiddle_rsc_0_10_RLAST 1 bit sc_logic
twiddle_rsc_0_10_RRESP 2 bit_vector sc_lv
twiddle_rsc_0_10_RDATA 32 bit_vector sc_lv
twiddle_rsc_0_10_RID 1 bit sc_logic
twiddle_rsc_0_10_ARREADY 1 bit sc_logic
twiddle_rsc_0_10_ARVALID 1 bit sc_logic
twiddle_rsc_0_10_ARUSER 1 bit sc_logic
twiddle_rsc_0_10_ARREGION 4 bit_vector sc_lv
twiddle_rsc_0_10_ARQOS 4 bit_vector sc_lv
twiddle_rsc_0_10_ARPROT 3 bit_vector sc_lv
twiddle_rsc_0_10_ARCACHE 4 bit_vector sc_lv
twiddle_rsc_0_10_ARLOCK 1 bit sc_logic
twiddle_rsc_0_10_ARBURST 2 bit_vector sc_lv
twiddle_rsc_0_10_ARSIZE 3 bit_vector sc_lv
twiddle_rsc_0_10_ARLEN 8 bit_vector sc_lv
twiddle_rsc_0_10_ARADDR 12 bit_vector sc_lv
twiddle_rsc_0_10_ARID 1 bit sc_logic
twiddle_rsc_0_10_BREADY 1 bit sc_logic
twiddle_rsc_0_10_BVALID 1 bit sc_logic
twiddle_rsc_0_10_BUSER 1 bit sc_logic
twiddle_rsc_0_10_BRESP 2 bit_vector sc_lv
twiddle_rsc_0_10_BID 1 bit sc_logic
twiddle_rsc_0_10_WREADY 1 bit sc_logic
twiddle_rsc_0_10_WVALID 1 bit sc_logic
twiddle_rsc_0_10_WUSER 1 bit sc_logic
twiddle_rsc_0_10_WLAST 1 bit sc_logic
twiddle_rsc_0_10_WSTRB 4 bit_vector sc_lv
twiddle_rsc_0_10_WDATA 32 bit_vector sc_lv
twiddle_rsc_0_10_AWREADY 1 bit sc_logic
twiddle_rsc_0_10_AWVALID 1 bit sc_logic
twiddle_rsc_0_10_AWUSER 1 bit sc_logic
twiddle_rsc_0_10_AWREGION 4 bit_vector sc_lv
twiddle_rsc_0_10_AWQOS 4 bit_vector sc_lv
twiddle_rsc_0_10_AWPROT 3 bit_vector sc_lv
twiddle_rsc_0_10_AWCACHE 4 bit_vector sc_lv
twiddle_rsc_0_10_AWLOCK 1 bit sc_logic
twiddle_rsc_0_10_AWBURST 2 bit_vector sc_lv
twiddle_rsc_0_10_AWSIZE 3 bit_vector sc_lv
twiddle_rsc_0_10_AWLEN 8 bit_vector sc_lv
twiddle_rsc_0_10_AWADDR 12 bit_vector sc_lv
twiddle_rsc_0_10_AWID 1 bit sc_logic
twiddle_rsc_triosy_0_10_lz 1 bit sc_logic
twiddle_rsc_0_11_s_tdone 1 bit sc_logic
twiddle_rsc_0_11_tr_write_done 1 bit sc_logic
twiddle_rsc_0_11_RREADY 1 bit sc_logic
twiddle_rsc_0_11_RVALID 1 bit sc_logic
twiddle_rsc_0_11_RUSER 1 bit sc_logic
twiddle_rsc_0_11_RLAST 1 bit sc_logic
twiddle_rsc_0_11_RRESP 2 bit_vector sc_lv
twiddle_rsc_0_11_RDATA 32 bit_vector sc_lv
twiddle_rsc_0_11_RID 1 bit sc_logic
twiddle_rsc_0_11_ARREADY 1 bit sc_logic
twiddle_rsc_0_11_ARVALID 1 bit sc_logic
twiddle_rsc_0_11_ARUSER 1 bit sc_logic
twiddle_rsc_0_11_ARREGION 4 bit_vector sc_lv
twiddle_rsc_0_11_ARQOS 4 bit_vector sc_lv
twiddle_rsc_0_11_ARPROT 3 bit_vector sc_lv
twiddle_rsc_0_11_ARCACHE 4 bit_vector sc_lv
twiddle_rsc_0_11_ARLOCK 1 bit sc_logic
twiddle_rsc_0_11_ARBURST 2 bit_vector sc_lv
twiddle_rsc_0_11_ARSIZE 3 bit_vector sc_lv
twiddle_rsc_0_11_ARLEN 8 bit_vector sc_lv
twiddle_rsc_0_11_ARADDR 12 bit_vector sc_lv
twiddle_rsc_0_11_ARID 1 bit sc_logic
twiddle_rsc_0_11_BREADY 1 bit sc_logic
twiddle_rsc_0_11_BVALID 1 bit sc_logic
twiddle_rsc_0_11_BUSER 1 bit sc_logic
twiddle_rsc_0_11_BRESP 2 bit_vector sc_lv
twiddle_rsc_0_11_BID 1 bit sc_logic
twiddle_rsc_0_11_WREADY 1 bit sc_logic
twiddle_rsc_0_11_WVALID 1 bit sc_logic
twiddle_rsc_0_11_WUSER 1 bit sc_logic
twiddle_rsc_0_11_WLAST 1 bit sc_logic
twiddle_rsc_0_11_WSTRB 4 bit_vector sc_lv
twiddle_rsc_0_11_WDATA 32 bit_vector sc_lv
twiddle_rsc_0_11_AWREADY 1 bit sc_logic
twiddle_rsc_0_11_AWVALID 1 bit sc_logic
twiddle_rsc_0_11_AWUSER 1 bit sc_logic
twiddle_rsc_0_11_AWREGION 4 bit_vector sc_lv
twiddle_rsc_0_11_AWQOS 4 bit_vector sc_lv
twiddle_rsc_0_11_AWPROT 3 bit_vector sc_lv
twiddle_rsc_0_11_AWCACHE 4 bit_vector sc_lv
twiddle_rsc_0_11_AWLOCK 1 bit sc_logic
twiddle_rsc_0_11_AWBURST 2 bit_vector sc_lv
twiddle_rsc_0_11_AWSIZE 3 bit_vector sc_lv
twiddle_rsc_0_11_AWLEN 8 bit_vector sc_lv
twiddle_rsc_0_11_AWADDR 12 bit_vector sc_lv
twiddle_rsc_0_11_AWID 1 bit sc_logic
twiddle_rsc_triosy_0_11_lz 1 bit sc_logic
twiddle_rsc_0_12_s_tdone 1 bit sc_logic
twiddle_rsc_0_12_tr_write_done 1 bit sc_logic
twiddle_rsc_0_12_RREADY 1 bit sc_logic
twiddle_rsc_0_12_RVALID 1 bit sc_logic
twiddle_rsc_0_12_RUSER 1 bit sc_logic
twiddle_rsc_0_12_RLAST 1 bit sc_logic
twiddle_rsc_0_12_RRESP 2 bit_vector sc_lv
twiddle_rsc_0_12_RDATA 32 bit_vector sc_lv
twiddle_rsc_0_12_RID 1 bit sc_logic
twiddle_rsc_0_12_ARREADY 1 bit sc_logic
twiddle_rsc_0_12_ARVALID 1 bit sc_logic
twiddle_rsc_0_12_ARUSER 1 bit sc_logic
twiddle_rsc_0_12_ARREGION 4 bit_vector sc_lv
twiddle_rsc_0_12_ARQOS 4 bit_vector sc_lv
twiddle_rsc_0_12_ARPROT 3 bit_vector sc_lv
twiddle_rsc_0_12_ARCACHE 4 bit_vector sc_lv
twiddle_rsc_0_12_ARLOCK 1 bit sc_logic
twiddle_rsc_0_12_ARBURST 2 bit_vector sc_lv
twiddle_rsc_0_12_ARSIZE 3 bit_vector sc_lv
twiddle_rsc_0_12_ARLEN 8 bit_vector sc_lv
twiddle_rsc_0_12_ARADDR 12 bit_vector sc_lv
twiddle_rsc_0_12_ARID 1 bit sc_logic
twiddle_rsc_0_12_BREADY 1 bit sc_logic
twiddle_rsc_0_12_BVALID 1 bit sc_logic
twiddle_rsc_0_12_BUSER 1 bit sc_logic
twiddle_rsc_0_12_BRESP 2 bit_vector sc_lv
twiddle_rsc_0_12_BID 1 bit sc_logic
twiddle_rsc_0_12_WREADY 1 bit sc_logic
twiddle_rsc_0_12_WVALID 1 bit sc_logic
twiddle_rsc_0_12_WUSER 1 bit sc_logic
twiddle_rsc_0_12_WLAST 1 bit sc_logic
twiddle_rsc_0_12_WSTRB 4 bit_vector sc_lv
twiddle_rsc_0_12_WDATA 32 bit_vector sc_lv
twiddle_rsc_0_12_AWREADY 1 bit sc_logic
twiddle_rsc_0_12_AWVALID 1 bit sc_logic
twiddle_rsc_0_12_AWUSER 1 bit sc_logic
twiddle_rsc_0_12_AWREGION 4 bit_vector sc_lv
twiddle_rsc_0_12_AWQOS 4 bit_vector sc_lv
twiddle_rsc_0_12_AWPROT 3 bit_vector sc_lv
twiddle_rsc_0_12_AWCACHE 4 bit_vector sc_lv
twiddle_rsc_0_12_AWLOCK 1 bit sc_logic
twiddle_rsc_0_12_AWBURST 2 bit_vector sc_lv
twiddle_rsc_0_12_AWSIZE 3 bit_vector sc_lv
twiddle_rsc_0_12_AWLEN 8 bit_vector sc_lv
twiddle_rsc_0_12_AWADDR 12 bit_vector sc_lv
twiddle_rsc_0_12_AWID 1 bit sc_logic
twiddle_rsc_triosy_0_12_lz 1 bit sc_logic
twiddle_rsc_0_13_s_tdone 1 bit sc_logic
twiddle_rsc_0_13_tr_write_done 1 bit sc_logic
twiddle_rsc_0_13_RREADY 1 bit sc_logic
twiddle_rsc_0_13_RVALID 1 bit sc_logic
twiddle_rsc_0_13_RUSER 1 bit sc_logic
twiddle_rsc_0_13_RLAST 1 bit sc_logic
twiddle_rsc_0_13_RRESP 2 bit_vector sc_lv
twiddle_rsc_0_13_RDATA 32 bit_vector sc_lv
twiddle_rsc_0_13_RID 1 bit sc_logic
twiddle_rsc_0_13_ARREADY 1 bit sc_logic
twiddle_rsc_0_13_ARVALID 1 bit sc_logic
twiddle_rsc_0_13_ARUSER 1 bit sc_logic
twiddle_rsc_0_13_ARREGION 4 bit_vector sc_lv
twiddle_rsc_0_13_ARQOS 4 bit_vector sc_lv
twiddle_rsc_0_13_ARPROT 3 bit_vector sc_lv
twiddle_rsc_0_13_ARCACHE 4 bit_vector sc_lv
twiddle_rsc_0_13_ARLOCK 1 bit sc_logic
twiddle_rsc_0_13_ARBURST 2 bit_vector sc_lv
twiddle_rsc_0_13_ARSIZE 3 bit_vector sc_lv
twiddle_rsc_0_13_ARLEN 8 bit_vector sc_lv
twiddle_rsc_0_13_ARADDR 12 bit_vector sc_lv
twiddle_rsc_0_13_ARID 1 bit sc_logic
twiddle_rsc_0_13_BREADY 1 bit sc_logic
twiddle_rsc_0_13_BVALID 1 bit sc_logic
twiddle_rsc_0_13_BUSER 1 bit sc_logic
twiddle_rsc_0_13_BRESP 2 bit_vector sc_lv
twiddle_rsc_0_13_BID 1 bit sc_logic
twiddle_rsc_0_13_WREADY 1 bit sc_logic
twiddle_rsc_0_13_WVALID 1 bit sc_logic
twiddle_rsc_0_13_WUSER 1 bit sc_logic
twiddle_rsc_0_13_WLAST 1 bit sc_logic
twiddle_rsc_0_13_WSTRB 4 bit_vector sc_lv
twiddle_rsc_0_13_WDATA 32 bit_vector sc_lv
twiddle_rsc_0_13_AWREADY 1 bit sc_logic
twiddle_rsc_0_13_AWVALID 1 bit sc_logic
twiddle_rsc_0_13_AWUSER 1 bit sc_logic
twiddle_rsc_0_13_AWREGION 4 bit_vector sc_lv
twiddle_rsc_0_13_AWQOS 4 bit_vector sc_lv
twiddle_rsc_0_13_AWPROT 3 bit_vector sc_lv
twiddle_rsc_0_13_AWCACHE 4 bit_vector sc_lv
twiddle_rsc_0_13_AWLOCK 1 bit sc_logic
twiddle_rsc_0_13_AWBURST 2 bit_vector sc_lv
twiddle_rsc_0_13_AWSIZE 3 bit_vector sc_lv
twiddle_rsc_0_13_AWLEN 8 bit_vector sc_lv
twiddle_rsc_0_13_AWADDR 12 bit_vector sc_lv
twiddle_rsc_0_13_AWID 1 bit sc_logic
twiddle_rsc_triosy_0_13_lz 1 bit sc_logic
twiddle_rsc_0_14_s_tdone 1 bit sc_logic
twiddle_rsc_0_14_tr_write_done 1 bit sc_logic
twiddle_rsc_0_14_RREADY 1 bit sc_logic
twiddle_rsc_0_14_RVALID 1 bit sc_logic
twiddle_rsc_0_14_RUSER 1 bit sc_logic
twiddle_rsc_0_14_RLAST 1 bit sc_logic
twiddle_rsc_0_14_RRESP 2 bit_vector sc_lv
twiddle_rsc_0_14_RDATA 32 bit_vector sc_lv
twiddle_rsc_0_14_RID 1 bit sc_logic
twiddle_rsc_0_14_ARREADY 1 bit sc_logic
twiddle_rsc_0_14_ARVALID 1 bit sc_logic
twiddle_rsc_0_14_ARUSER 1 bit sc_logic
twiddle_rsc_0_14_ARREGION 4 bit_vector sc_lv
twiddle_rsc_0_14_ARQOS 4 bit_vector sc_lv
twiddle_rsc_0_14_ARPROT 3 bit_vector sc_lv
twiddle_rsc_0_14_ARCACHE 4 bit_vector sc_lv
twiddle_rsc_0_14_ARLOCK 1 bit sc_logic
twiddle_rsc_0_14_ARBURST 2 bit_vector sc_lv
twiddle_rsc_0_14_ARSIZE 3 bit_vector sc_lv
twiddle_rsc_0_14_ARLEN 8 bit_vector sc_lv
twiddle_rsc_0_14_ARADDR 12 bit_vector sc_lv
twiddle_rsc_0_14_ARID 1 bit sc_logic
twiddle_rsc_0_14_BREADY 1 bit sc_logic
twiddle_rsc_0_14_BVALID 1 bit sc_logic
twiddle_rsc_0_14_BUSER 1 bit sc_logic
twiddle_rsc_0_14_BRESP 2 bit_vector sc_lv
twiddle_rsc_0_14_BID 1 bit sc_logic
twiddle_rsc_0_14_WREADY 1 bit sc_logic
twiddle_rsc_0_14_WVALID 1 bit sc_logic
twiddle_rsc_0_14_WUSER 1 bit sc_logic
twiddle_rsc_0_14_WLAST 1 bit sc_logic
twiddle_rsc_0_14_WSTRB 4 bit_vector sc_lv
twiddle_rsc_0_14_WDATA 32 bit_vector sc_lv
twiddle_rsc_0_14_AWREADY 1 bit sc_logic
twiddle_rsc_0_14_AWVALID 1 bit sc_logic
twiddle_rsc_0_14_AWUSER 1 bit sc_logic
twiddle_rsc_0_14_AWREGION 4 bit_vector sc_lv
twiddle_rsc_0_14_AWQOS 4 bit_vector sc_lv
twiddle_rsc_0_14_AWPROT 3 bit_vector sc_lv
twiddle_rsc_0_14_AWCACHE 4 bit_vector sc_lv
twiddle_rsc_0_14_AWLOCK 1 bit sc_logic
twiddle_rsc_0_14_AWBURST 2 bit_vector sc_lv
twiddle_rsc_0_14_AWSIZE 3 bit_vector sc_lv
twiddle_rsc_0_14_AWLEN 8 bit_vector sc_lv
twiddle_rsc_0_14_AWADDR 12 bit_vector sc_lv
twiddle_rsc_0_14_AWID 1 bit sc_logic
twiddle_rsc_triosy_0_14_lz 1 bit sc_logic
twiddle_rsc_0_15_s_tdone 1 bit sc_logic
twiddle_rsc_0_15_tr_write_done 1 bit sc_logic
twiddle_rsc_0_15_RREADY 1 bit sc_logic
twiddle_rsc_0_15_RVALID 1 bit sc_logic
twiddle_rsc_0_15_RUSER 1 bit sc_logic
twiddle_rsc_0_15_RLAST 1 bit sc_logic
twiddle_rsc_0_15_RRESP 2 bit_vector sc_lv
twiddle_rsc_0_15_RDATA 32 bit_vector sc_lv
twiddle_rsc_0_15_RID 1 bit sc_logic
twiddle_rsc_0_15_ARREADY 1 bit sc_logic
twiddle_rsc_0_15_ARVALID 1 bit sc_logic
twiddle_rsc_0_15_ARUSER 1 bit sc_logic
twiddle_rsc_0_15_ARREGION 4 bit_vector sc_lv
twiddle_rsc_0_15_ARQOS 4 bit_vector sc_lv
twiddle_rsc_0_15_ARPROT 3 bit_vector sc_lv
twiddle_rsc_0_15_ARCACHE 4 bit_vector sc_lv
twiddle_rsc_0_15_ARLOCK 1 bit sc_logic
twiddle_rsc_0_15_ARBURST 2 bit_vector sc_lv
twiddle_rsc_0_15_ARSIZE 3 bit_vector sc_lv
twiddle_rsc_0_15_ARLEN 8 bit_vector sc_lv
twiddle_rsc_0_15_ARADDR 12 bit_vector sc_lv
twiddle_rsc_0_15_ARID 1 bit sc_logic
twiddle_rsc_0_15_BREADY 1 bit sc_logic
twiddle_rsc_0_15_BVALID 1 bit sc_logic
twiddle_rsc_0_15_BUSER 1 bit sc_logic
twiddle_rsc_0_15_BRESP 2 bit_vector sc_lv
twiddle_rsc_0_15_BID 1 bit sc_logic
twiddle_rsc_0_15_WREADY 1 bit sc_logic
twiddle_rsc_0_15_WVALID 1 bit sc_logic
twiddle_rsc_0_15_WUSER 1 bit sc_logic
twiddle_rsc_0_15_WLAST 1 bit sc_logic
twiddle_rsc_0_15_WSTRB 4 bit_vector sc_lv
twiddle_rsc_0_15_WDATA 32 bit_vector sc_lv
twiddle_rsc_0_15_AWREADY 1 bit sc_logic
twiddle_rsc_0_15_AWVALID 1 bit sc_logic
twiddle_rsc_0_15_AWUSER 1 bit sc_logic
twiddle_rsc_0_15_AWREGION 4 bit_vector sc_lv
twiddle_rsc_0_15_AWQOS 4 bit_vector sc_lv
twiddle_rsc_0_15_AWPROT 3 bit_vector sc_lv
twiddle_rsc_0_15_AWCACHE 4 bit_vector sc_lv
twiddle_rsc_0_15_AWLOCK 1 bit sc_logic
twiddle_rsc_0_15_AWBURST 2 bit_vector sc_lv
twiddle_rsc_0_15_AWSIZE 3 bit_vector sc_lv
twiddle_rsc_0_15_AWLEN 8 bit_vector sc_lv
twiddle_rsc_0_15_AWADDR 12 bit_vector sc_lv
twiddle_rsc_0_15_AWID 1 bit sc_logic
twiddle_rsc_triosy_0_15_lz 1 bit sc_logic
twiddle_h_rsc_0_0_s_tdone 1 bit sc_logic
twiddle_h_rsc_0_0_tr_write_done 1 bit sc_logic
twiddle_h_rsc_0_0_RREADY 1 bit sc_logic
twiddle_h_rsc_0_0_RVALID 1 bit sc_logic
twiddle_h_rsc_0_0_RUSER 1 bit sc_logic
twiddle_h_rsc_0_0_RLAST 1 bit sc_logic
twiddle_h_rsc_0_0_RRESP 2 bit_vector sc_lv
twiddle_h_rsc_0_0_RDATA 32 bit_vector sc_lv
twiddle_h_rsc_0_0_RID 1 bit sc_logic
twiddle_h_rsc_0_0_ARREADY 1 bit sc_logic
twiddle_h_rsc_0_0_ARVALID 1 bit sc_logic
twiddle_h_rsc_0_0_ARUSER 1 bit sc_logic
twiddle_h_rsc_0_0_ARREGION 4 bit_vector sc_lv
twiddle_h_rsc_0_0_ARQOS 4 bit_vector sc_lv
twiddle_h_rsc_0_0_ARPROT 3 bit_vector sc_lv
twiddle_h_rsc_0_0_ARCACHE 4 bit_vector sc_lv
twiddle_h_rsc_0_0_ARLOCK 1 bit sc_logic
twiddle_h_rsc_0_0_ARBURST 2 bit_vector sc_lv
twiddle_h_rsc_0_0_ARSIZE 3 bit_vector sc_lv
twiddle_h_rsc_0_0_ARLEN 8 bit_vector sc_lv
twiddle_h_rsc_0_0_ARADDR 12 bit_vector sc_lv
twiddle_h_rsc_0_0_ARID 1 bit sc_logic
twiddle_h_rsc_0_0_BREADY 1 bit sc_logic
twiddle_h_rsc_0_0_BVALID 1 bit sc_logic
twiddle_h_rsc_0_0_BUSER 1 bit sc_logic
twiddle_h_rsc_0_0_BRESP 2 bit_vector sc_lv
twiddle_h_rsc_0_0_BID 1 bit sc_logic
twiddle_h_rsc_0_0_WREADY 1 bit sc_logic
twiddle_h_rsc_0_0_WVALID 1 bit sc_logic
twiddle_h_rsc_0_0_WUSER 1 bit sc_logic
twiddle_h_rsc_0_0_WLAST 1 bit sc_logic
twiddle_h_rsc_0_0_WSTRB 4 bit_vector sc_lv
twiddle_h_rsc_0_0_WDATA 32 bit_vector sc_lv
twiddle_h_rsc_0_0_AWREADY 1 bit sc_logic
twiddle_h_rsc_0_0_AWVALID 1 bit sc_logic
twiddle_h_rsc_0_0_AWUSER 1 bit sc_logic
twiddle_h_rsc_0_0_AWREGION 4 bit_vector sc_lv
twiddle_h_rsc_0_0_AWQOS 4 bit_vector sc_lv
twiddle_h_rsc_0_0_AWPROT 3 bit_vector sc_lv
twiddle_h_rsc_0_0_AWCACHE 4 bit_vector sc_lv
twiddle_h_rsc_0_0_AWLOCK 1 bit sc_logic
twiddle_h_rsc_0_0_AWBURST 2 bit_vector sc_lv
twiddle_h_rsc_0_0_AWSIZE 3 bit_vector sc_lv
twiddle_h_rsc_0_0_AWLEN 8 bit_vector sc_lv
twiddle_h_rsc_0_0_AWADDR 12 bit_vector sc_lv
twiddle_h_rsc_0_0_AWID 1 bit sc_logic
twiddle_h_rsc_triosy_0_0_lz 1 bit sc_logic
twiddle_h_rsc_0_1_s_tdone 1 bit sc_logic
twiddle_h_rsc_0_1_tr_write_done 1 bit sc_logic
twiddle_h_rsc_0_1_RREADY 1 bit sc_logic
twiddle_h_rsc_0_1_RVALID 1 bit sc_logic
twiddle_h_rsc_0_1_RUSER 1 bit sc_logic
twiddle_h_rsc_0_1_RLAST 1 bit sc_logic
twiddle_h_rsc_0_1_RRESP 2 bit_vector sc_lv
twiddle_h_rsc_0_1_RDATA 32 bit_vector sc_lv
twiddle_h_rsc_0_1_RID 1 bit sc_logic
twiddle_h_rsc_0_1_ARREADY 1 bit sc_logic
twiddle_h_rsc_0_1_ARVALID 1 bit sc_logic
twiddle_h_rsc_0_1_ARUSER 1 bit sc_logic
twiddle_h_rsc_0_1_ARREGION 4 bit_vector sc_lv
twiddle_h_rsc_0_1_ARQOS 4 bit_vector sc_lv
twiddle_h_rsc_0_1_ARPROT 3 bit_vector sc_lv
twiddle_h_rsc_0_1_ARCACHE 4 bit_vector sc_lv
twiddle_h_rsc_0_1_ARLOCK 1 bit sc_logic
twiddle_h_rsc_0_1_ARBURST 2 bit_vector sc_lv
twiddle_h_rsc_0_1_ARSIZE 3 bit_vector sc_lv
twiddle_h_rsc_0_1_ARLEN 8 bit_vector sc_lv
twiddle_h_rsc_0_1_ARADDR 12 bit_vector sc_lv
twiddle_h_rsc_0_1_ARID 1 bit sc_logic
twiddle_h_rsc_0_1_BREADY 1 bit sc_logic
twiddle_h_rsc_0_1_BVALID 1 bit sc_logic
twiddle_h_rsc_0_1_BUSER 1 bit sc_logic
twiddle_h_rsc_0_1_BRESP 2 bit_vector sc_lv
twiddle_h_rsc_0_1_BID 1 bit sc_logic
twiddle_h_rsc_0_1_WREADY 1 bit sc_logic
twiddle_h_rsc_0_1_WVALID 1 bit sc_logic
twiddle_h_rsc_0_1_WUSER 1 bit sc_logic
twiddle_h_rsc_0_1_WLAST 1 bit sc_logic
twiddle_h_rsc_0_1_WSTRB 4 bit_vector sc_lv
twiddle_h_rsc_0_1_WDATA 32 bit_vector sc_lv
twiddle_h_rsc_0_1_AWREADY 1 bit sc_logic
twiddle_h_rsc_0_1_AWVALID 1 bit sc_logic
twiddle_h_rsc_0_1_AWUSER 1 bit sc_logic
twiddle_h_rsc_0_1_AWREGION 4 bit_vector sc_lv
twiddle_h_rsc_0_1_AWQOS 4 bit_vector sc_lv
twiddle_h_rsc_0_1_AWPROT 3 bit_vector sc_lv
twiddle_h_rsc_0_1_AWCACHE 4 bit_vector sc_lv
twiddle_h_rsc_0_1_AWLOCK 1 bit sc_logic
twiddle_h_rsc_0_1_AWBURST 2 bit_vector sc_lv
twiddle_h_rsc_0_1_AWSIZE 3 bit_vector sc_lv
twiddle_h_rsc_0_1_AWLEN 8 bit_vector sc_lv
twiddle_h_rsc_0_1_AWADDR 12 bit_vector sc_lv
twiddle_h_rsc_0_1_AWID 1 bit sc_logic
twiddle_h_rsc_triosy_0_1_lz 1 bit sc_logic
twiddle_h_rsc_0_2_s_tdone 1 bit sc_logic
twiddle_h_rsc_0_2_tr_write_done 1 bit sc_logic
twiddle_h_rsc_0_2_RREADY 1 bit sc_logic
twiddle_h_rsc_0_2_RVALID 1 bit sc_logic
twiddle_h_rsc_0_2_RUSER 1 bit sc_logic
twiddle_h_rsc_0_2_RLAST 1 bit sc_logic
twiddle_h_rsc_0_2_RRESP 2 bit_vector sc_lv
twiddle_h_rsc_0_2_RDATA 32 bit_vector sc_lv
twiddle_h_rsc_0_2_RID 1 bit sc_logic
twiddle_h_rsc_0_2_ARREADY 1 bit sc_logic
twiddle_h_rsc_0_2_ARVALID 1 bit sc_logic
twiddle_h_rsc_0_2_ARUSER 1 bit sc_logic
twiddle_h_rsc_0_2_ARREGION 4 bit_vector sc_lv
twiddle_h_rsc_0_2_ARQOS 4 bit_vector sc_lv
twiddle_h_rsc_0_2_ARPROT 3 bit_vector sc_lv
twiddle_h_rsc_0_2_ARCACHE 4 bit_vector sc_lv
twiddle_h_rsc_0_2_ARLOCK 1 bit sc_logic
twiddle_h_rsc_0_2_ARBURST 2 bit_vector sc_lv
twiddle_h_rsc_0_2_ARSIZE 3 bit_vector sc_lv
twiddle_h_rsc_0_2_ARLEN 8 bit_vector sc_lv
twiddle_h_rsc_0_2_ARADDR 12 bit_vector sc_lv
twiddle_h_rsc_0_2_ARID 1 bit sc_logic
twiddle_h_rsc_0_2_BREADY 1 bit sc_logic
twiddle_h_rsc_0_2_BVALID 1 bit sc_logic
twiddle_h_rsc_0_2_BUSER 1 bit sc_logic
twiddle_h_rsc_0_2_BRESP 2 bit_vector sc_lv
twiddle_h_rsc_0_2_BID 1 bit sc_logic
twiddle_h_rsc_0_2_WREADY 1 bit sc_logic
twiddle_h_rsc_0_2_WVALID 1 bit sc_logic
twiddle_h_rsc_0_2_WUSER 1 bit sc_logic
twiddle_h_rsc_0_2_WLAST 1 bit sc_logic
twiddle_h_rsc_0_2_WSTRB 4 bit_vector sc_lv
twiddle_h_rsc_0_2_WDATA 32 bit_vector sc_lv
twiddle_h_rsc_0_2_AWREADY 1 bit sc_logic
twiddle_h_rsc_0_2_AWVALID 1 bit sc_logic
twiddle_h_rsc_0_2_AWUSER 1 bit sc_logic
twiddle_h_rsc_0_2_AWREGION 4 bit_vector sc_lv
twiddle_h_rsc_0_2_AWQOS 4 bit_vector sc_lv
twiddle_h_rsc_0_2_AWPROT 3 bit_vector sc_lv
twiddle_h_rsc_0_2_AWCACHE 4 bit_vector sc_lv
twiddle_h_rsc_0_2_AWLOCK 1 bit sc_logic
twiddle_h_rsc_0_2_AWBURST 2 bit_vector sc_lv
twiddle_h_rsc_0_2_AWSIZE 3 bit_vector sc_lv
twiddle_h_rsc_0_2_AWLEN 8 bit_vector sc_lv
twiddle_h_rsc_0_2_AWADDR 12 bit_vector sc_lv
twiddle_h_rsc_0_2_AWID 1 bit sc_logic
twiddle_h_rsc_triosy_0_2_lz 1 bit sc_logic
twiddle_h_rsc_0_3_s_tdone 1 bit sc_logic
twiddle_h_rsc_0_3_tr_write_done 1 bit sc_logic
twiddle_h_rsc_0_3_RREADY 1 bit sc_logic
twiddle_h_rsc_0_3_RVALID 1 bit sc_logic
twiddle_h_rsc_0_3_RUSER 1 bit sc_logic
twiddle_h_rsc_0_3_RLAST 1 bit sc_logic
twiddle_h_rsc_0_3_RRESP 2 bit_vector sc_lv
twiddle_h_rsc_0_3_RDATA 32 bit_vector sc_lv
twiddle_h_rsc_0_3_RID 1 bit sc_logic
twiddle_h_rsc_0_3_ARREADY 1 bit sc_logic
twiddle_h_rsc_0_3_ARVALID 1 bit sc_logic
twiddle_h_rsc_0_3_ARUSER 1 bit sc_logic
twiddle_h_rsc_0_3_ARREGION 4 bit_vector sc_lv
twiddle_h_rsc_0_3_ARQOS 4 bit_vector sc_lv
twiddle_h_rsc_0_3_ARPROT 3 bit_vector sc_lv
twiddle_h_rsc_0_3_ARCACHE 4 bit_vector sc_lv
twiddle_h_rsc_0_3_ARLOCK 1 bit sc_logic
twiddle_h_rsc_0_3_ARBURST 2 bit_vector sc_lv
twiddle_h_rsc_0_3_ARSIZE 3 bit_vector sc_lv
twiddle_h_rsc_0_3_ARLEN 8 bit_vector sc_lv
twiddle_h_rsc_0_3_ARADDR 12 bit_vector sc_lv
twiddle_h_rsc_0_3_ARID 1 bit sc_logic
twiddle_h_rsc_0_3_BREADY 1 bit sc_logic
twiddle_h_rsc_0_3_BVALID 1 bit sc_logic
twiddle_h_rsc_0_3_BUSER 1 bit sc_logic
twiddle_h_rsc_0_3_BRESP 2 bit_vector sc_lv
twiddle_h_rsc_0_3_BID 1 bit sc_logic
twiddle_h_rsc_0_3_WREADY 1 bit sc_logic
twiddle_h_rsc_0_3_WVALID 1 bit sc_logic
twiddle_h_rsc_0_3_WUSER 1 bit sc_logic
twiddle_h_rsc_0_3_WLAST 1 bit sc_logic
twiddle_h_rsc_0_3_WSTRB 4 bit_vector sc_lv
twiddle_h_rsc_0_3_WDATA 32 bit_vector sc_lv
twiddle_h_rsc_0_3_AWREADY 1 bit sc_logic
twiddle_h_rsc_0_3_AWVALID 1 bit sc_logic
twiddle_h_rsc_0_3_AWUSER 1 bit sc_logic
twiddle_h_rsc_0_3_AWREGION 4 bit_vector sc_lv
twiddle_h_rsc_0_3_AWQOS 4 bit_vector sc_lv
twiddle_h_rsc_0_3_AWPROT 3 bit_vector sc_lv
twiddle_h_rsc_0_3_AWCACHE 4 bit_vector sc_lv
twiddle_h_rsc_0_3_AWLOCK 1 bit sc_logic
twiddle_h_rsc_0_3_AWBURST 2 bit_vector sc_lv
twiddle_h_rsc_0_3_AWSIZE 3 bit_vector sc_lv
twiddle_h_rsc_0_3_AWLEN 8 bit_vector sc_lv
twiddle_h_rsc_0_3_AWADDR 12 bit_vector sc_lv
twiddle_h_rsc_0_3_AWID 1 bit sc_logic
twiddle_h_rsc_triosy_0_3_lz 1 bit sc_logic
twiddle_h_rsc_0_4_s_tdone 1 bit sc_logic
twiddle_h_rsc_0_4_tr_write_done 1 bit sc_logic
twiddle_h_rsc_0_4_RREADY 1 bit sc_logic
twiddle_h_rsc_0_4_RVALID 1 bit sc_logic
twiddle_h_rsc_0_4_RUSER 1 bit sc_logic
twiddle_h_rsc_0_4_RLAST 1 bit sc_logic
twiddle_h_rsc_0_4_RRESP 2 bit_vector sc_lv
twiddle_h_rsc_0_4_RDATA 32 bit_vector sc_lv
twiddle_h_rsc_0_4_RID 1 bit sc_logic
twiddle_h_rsc_0_4_ARREADY 1 bit sc_logic
twiddle_h_rsc_0_4_ARVALID 1 bit sc_logic
twiddle_h_rsc_0_4_ARUSER 1 bit sc_logic
twiddle_h_rsc_0_4_ARREGION 4 bit_vector sc_lv
twiddle_h_rsc_0_4_ARQOS 4 bit_vector sc_lv
twiddle_h_rsc_0_4_ARPROT 3 bit_vector sc_lv
twiddle_h_rsc_0_4_ARCACHE 4 bit_vector sc_lv
twiddle_h_rsc_0_4_ARLOCK 1 bit sc_logic
twiddle_h_rsc_0_4_ARBURST 2 bit_vector sc_lv
twiddle_h_rsc_0_4_ARSIZE 3 bit_vector sc_lv
twiddle_h_rsc_0_4_ARLEN 8 bit_vector sc_lv
twiddle_h_rsc_0_4_ARADDR 12 bit_vector sc_lv
twiddle_h_rsc_0_4_ARID 1 bit sc_logic
twiddle_h_rsc_0_4_BREADY 1 bit sc_logic
twiddle_h_rsc_0_4_BVALID 1 bit sc_logic
twiddle_h_rsc_0_4_BUSER 1 bit sc_logic
twiddle_h_rsc_0_4_BRESP 2 bit_vector sc_lv
twiddle_h_rsc_0_4_BID 1 bit sc_logic
twiddle_h_rsc_0_4_WREADY 1 bit sc_logic
twiddle_h_rsc_0_4_WVALID 1 bit sc_logic
twiddle_h_rsc_0_4_WUSER 1 bit sc_logic
twiddle_h_rsc_0_4_WLAST 1 bit sc_logic
twiddle_h_rsc_0_4_WSTRB 4 bit_vector sc_lv
twiddle_h_rsc_0_4_WDATA 32 bit_vector sc_lv
twiddle_h_rsc_0_4_AWREADY 1 bit sc_logic
twiddle_h_rsc_0_4_AWVALID 1 bit sc_logic
twiddle_h_rsc_0_4_AWUSER 1 bit sc_logic
twiddle_h_rsc_0_4_AWREGION 4 bit_vector sc_lv
twiddle_h_rsc_0_4_AWQOS 4 bit_vector sc_lv
twiddle_h_rsc_0_4_AWPROT 3 bit_vector sc_lv
twiddle_h_rsc_0_4_AWCACHE 4 bit_vector sc_lv
twiddle_h_rsc_0_4_AWLOCK 1 bit sc_logic
twiddle_h_rsc_0_4_AWBURST 2 bit_vector sc_lv
twiddle_h_rsc_0_4_AWSIZE 3 bit_vector sc_lv
twiddle_h_rsc_0_4_AWLEN 8 bit_vector sc_lv
twiddle_h_rsc_0_4_AWADDR 12 bit_vector sc_lv
twiddle_h_rsc_0_4_AWID 1 bit sc_logic
twiddle_h_rsc_triosy_0_4_lz 1 bit sc_logic
twiddle_h_rsc_0_5_s_tdone 1 bit sc_logic
twiddle_h_rsc_0_5_tr_write_done 1 bit sc_logic
twiddle_h_rsc_0_5_RREADY 1 bit sc_logic
twiddle_h_rsc_0_5_RVALID 1 bit sc_logic
twiddle_h_rsc_0_5_RUSER 1 bit sc_logic
twiddle_h_rsc_0_5_RLAST 1 bit sc_logic
twiddle_h_rsc_0_5_RRESP 2 bit_vector sc_lv
twiddle_h_rsc_0_5_RDATA 32 bit_vector sc_lv
twiddle_h_rsc_0_5_RID 1 bit sc_logic
twiddle_h_rsc_0_5_ARREADY 1 bit sc_logic
twiddle_h_rsc_0_5_ARVALID 1 bit sc_logic
twiddle_h_rsc_0_5_ARUSER 1 bit sc_logic
twiddle_h_rsc_0_5_ARREGION 4 bit_vector sc_lv
twiddle_h_rsc_0_5_ARQOS 4 bit_vector sc_lv
twiddle_h_rsc_0_5_ARPROT 3 bit_vector sc_lv
twiddle_h_rsc_0_5_ARCACHE 4 bit_vector sc_lv
twiddle_h_rsc_0_5_ARLOCK 1 bit sc_logic
twiddle_h_rsc_0_5_ARBURST 2 bit_vector sc_lv
twiddle_h_rsc_0_5_ARSIZE 3 bit_vector sc_lv
twiddle_h_rsc_0_5_ARLEN 8 bit_vector sc_lv
twiddle_h_rsc_0_5_ARADDR 12 bit_vector sc_lv
twiddle_h_rsc_0_5_ARID 1 bit sc_logic
twiddle_h_rsc_0_5_BREADY 1 bit sc_logic
twiddle_h_rsc_0_5_BVALID 1 bit sc_logic
twiddle_h_rsc_0_5_BUSER 1 bit sc_logic
twiddle_h_rsc_0_5_BRESP 2 bit_vector sc_lv
twiddle_h_rsc_0_5_BID 1 bit sc_logic
twiddle_h_rsc_0_5_WREADY 1 bit sc_logic
twiddle_h_rsc_0_5_WVALID 1 bit sc_logic
twiddle_h_rsc_0_5_WUSER 1 bit sc_logic
twiddle_h_rsc_0_5_WLAST 1 bit sc_logic
twiddle_h_rsc_0_5_WSTRB 4 bit_vector sc_lv
twiddle_h_rsc_0_5_WDATA 32 bit_vector sc_lv
twiddle_h_rsc_0_5_AWREADY 1 bit sc_logic
twiddle_h_rsc_0_5_AWVALID 1 bit sc_logic
twiddle_h_rsc_0_5_AWUSER 1 bit sc_logic
twiddle_h_rsc_0_5_AWREGION 4 bit_vector sc_lv
twiddle_h_rsc_0_5_AWQOS 4 bit_vector sc_lv
twiddle_h_rsc_0_5_AWPROT 3 bit_vector sc_lv
twiddle_h_rsc_0_5_AWCACHE 4 bit_vector sc_lv
twiddle_h_rsc_0_5_AWLOCK 1 bit sc_logic
twiddle_h_rsc_0_5_AWBURST 2 bit_vector sc_lv
twiddle_h_rsc_0_5_AWSIZE 3 bit_vector sc_lv
twiddle_h_rsc_0_5_AWLEN 8 bit_vector sc_lv
twiddle_h_rsc_0_5_AWADDR 12 bit_vector sc_lv
twiddle_h_rsc_0_5_AWID 1 bit sc_logic
twiddle_h_rsc_triosy_0_5_lz 1 bit sc_logic
twiddle_h_rsc_0_6_s_tdone 1 bit sc_logic
twiddle_h_rsc_0_6_tr_write_done 1 bit sc_logic
twiddle_h_rsc_0_6_RREADY 1 bit sc_logic
twiddle_h_rsc_0_6_RVALID 1 bit sc_logic
twiddle_h_rsc_0_6_RUSER 1 bit sc_logic
twiddle_h_rsc_0_6_RLAST 1 bit sc_logic
twiddle_h_rsc_0_6_RRESP 2 bit_vector sc_lv
twiddle_h_rsc_0_6_RDATA 32 bit_vector sc_lv
twiddle_h_rsc_0_6_RID 1 bit sc_logic
twiddle_h_rsc_0_6_ARREADY 1 bit sc_logic
twiddle_h_rsc_0_6_ARVALID 1 bit sc_logic
twiddle_h_rsc_0_6_ARUSER 1 bit sc_logic
twiddle_h_rsc_0_6_ARREGION 4 bit_vector sc_lv
twiddle_h_rsc_0_6_ARQOS 4 bit_vector sc_lv
twiddle_h_rsc_0_6_ARPROT 3 bit_vector sc_lv
twiddle_h_rsc_0_6_ARCACHE 4 bit_vector sc_lv
twiddle_h_rsc_0_6_ARLOCK 1 bit sc_logic
twiddle_h_rsc_0_6_ARBURST 2 bit_vector sc_lv
twiddle_h_rsc_0_6_ARSIZE 3 bit_vector sc_lv
twiddle_h_rsc_0_6_ARLEN 8 bit_vector sc_lv
twiddle_h_rsc_0_6_ARADDR 12 bit_vector sc_lv
twiddle_h_rsc_0_6_ARID 1 bit sc_logic
twiddle_h_rsc_0_6_BREADY 1 bit sc_logic
twiddle_h_rsc_0_6_BVALID 1 bit sc_logic
twiddle_h_rsc_0_6_BUSER 1 bit sc_logic
twiddle_h_rsc_0_6_BRESP 2 bit_vector sc_lv
twiddle_h_rsc_0_6_BID 1 bit sc_logic
twiddle_h_rsc_0_6_WREADY 1 bit sc_logic
twiddle_h_rsc_0_6_WVALID 1 bit sc_logic
twiddle_h_rsc_0_6_WUSER 1 bit sc_logic
twiddle_h_rsc_0_6_WLAST 1 bit sc_logic
twiddle_h_rsc_0_6_WSTRB 4 bit_vector sc_lv
twiddle_h_rsc_0_6_WDATA 32 bit_vector sc_lv
twiddle_h_rsc_0_6_AWREADY 1 bit sc_logic
twiddle_h_rsc_0_6_AWVALID 1 bit sc_logic
twiddle_h_rsc_0_6_AWUSER 1 bit sc_logic
twiddle_h_rsc_0_6_AWREGION 4 bit_vector sc_lv
twiddle_h_rsc_0_6_AWQOS 4 bit_vector sc_lv
twiddle_h_rsc_0_6_AWPROT 3 bit_vector sc_lv
twiddle_h_rsc_0_6_AWCACHE 4 bit_vector sc_lv
twiddle_h_rsc_0_6_AWLOCK 1 bit sc_logic
twiddle_h_rsc_0_6_AWBURST 2 bit_vector sc_lv
twiddle_h_rsc_0_6_AWSIZE 3 bit_vector sc_lv
twiddle_h_rsc_0_6_AWLEN 8 bit_vector sc_lv
twiddle_h_rsc_0_6_AWADDR 12 bit_vector sc_lv
twiddle_h_rsc_0_6_AWID 1 bit sc_logic
twiddle_h_rsc_triosy_0_6_lz 1 bit sc_logic
twiddle_h_rsc_0_7_s_tdone 1 bit sc_logic
twiddle_h_rsc_0_7_tr_write_done 1 bit sc_logic
twiddle_h_rsc_0_7_RREADY 1 bit sc_logic
twiddle_h_rsc_0_7_RVALID 1 bit sc_logic
twiddle_h_rsc_0_7_RUSER 1 bit sc_logic
twiddle_h_rsc_0_7_RLAST 1 bit sc_logic
twiddle_h_rsc_0_7_RRESP 2 bit_vector sc_lv
twiddle_h_rsc_0_7_RDATA 32 bit_vector sc_lv
twiddle_h_rsc_0_7_RID 1 bit sc_logic
twiddle_h_rsc_0_7_ARREADY 1 bit sc_logic
twiddle_h_rsc_0_7_ARVALID 1 bit sc_logic
twiddle_h_rsc_0_7_ARUSER 1 bit sc_logic
twiddle_h_rsc_0_7_ARREGION 4 bit_vector sc_lv
twiddle_h_rsc_0_7_ARQOS 4 bit_vector sc_lv
twiddle_h_rsc_0_7_ARPROT 3 bit_vector sc_lv
twiddle_h_rsc_0_7_ARCACHE 4 bit_vector sc_lv
twiddle_h_rsc_0_7_ARLOCK 1 bit sc_logic
twiddle_h_rsc_0_7_ARBURST 2 bit_vector sc_lv
twiddle_h_rsc_0_7_ARSIZE 3 bit_vector sc_lv
twiddle_h_rsc_0_7_ARLEN 8 bit_vector sc_lv
twiddle_h_rsc_0_7_ARADDR 12 bit_vector sc_lv
twiddle_h_rsc_0_7_ARID 1 bit sc_logic
twiddle_h_rsc_0_7_BREADY 1 bit sc_logic
twiddle_h_rsc_0_7_BVALID 1 bit sc_logic
twiddle_h_rsc_0_7_BUSER 1 bit sc_logic
twiddle_h_rsc_0_7_BRESP 2 bit_vector sc_lv
twiddle_h_rsc_0_7_BID 1 bit sc_logic
twiddle_h_rsc_0_7_WREADY 1 bit sc_logic
twiddle_h_rsc_0_7_WVALID 1 bit sc_logic
twiddle_h_rsc_0_7_WUSER 1 bit sc_logic
twiddle_h_rsc_0_7_WLAST 1 bit sc_logic
twiddle_h_rsc_0_7_WSTRB 4 bit_vector sc_lv
twiddle_h_rsc_0_7_WDATA 32 bit_vector sc_lv
twiddle_h_rsc_0_7_AWREADY 1 bit sc_logic
twiddle_h_rsc_0_7_AWVALID 1 bit sc_logic
twiddle_h_rsc_0_7_AWUSER 1 bit sc_logic
twiddle_h_rsc_0_7_AWREGION 4 bit_vector sc_lv
twiddle_h_rsc_0_7_AWQOS 4 bit_vector sc_lv
twiddle_h_rsc_0_7_AWPROT 3 bit_vector sc_lv
twiddle_h_rsc_0_7_AWCACHE 4 bit_vector sc_lv
twiddle_h_rsc_0_7_AWLOCK 1 bit sc_logic
twiddle_h_rsc_0_7_AWBURST 2 bit_vector sc_lv
twiddle_h_rsc_0_7_AWSIZE 3 bit_vector sc_lv
twiddle_h_rsc_0_7_AWLEN 8 bit_vector sc_lv
twiddle_h_rsc_0_7_AWADDR 12 bit_vector sc_lv
twiddle_h_rsc_0_7_AWID 1 bit sc_logic
twiddle_h_rsc_triosy_0_7_lz 1 bit sc_logic
twiddle_h_rsc_0_8_s_tdone 1 bit sc_logic
twiddle_h_rsc_0_8_tr_write_done 1 bit sc_logic
twiddle_h_rsc_0_8_RREADY 1 bit sc_logic
twiddle_h_rsc_0_8_RVALID 1 bit sc_logic
twiddle_h_rsc_0_8_RUSER 1 bit sc_logic
twiddle_h_rsc_0_8_RLAST 1 bit sc_logic
twiddle_h_rsc_0_8_RRESP 2 bit_vector sc_lv
twiddle_h_rsc_0_8_RDATA 32 bit_vector sc_lv
twiddle_h_rsc_0_8_RID 1 bit sc_logic
twiddle_h_rsc_0_8_ARREADY 1 bit sc_logic
twiddle_h_rsc_0_8_ARVALID 1 bit sc_logic
twiddle_h_rsc_0_8_ARUSER 1 bit sc_logic
twiddle_h_rsc_0_8_ARREGION 4 bit_vector sc_lv
twiddle_h_rsc_0_8_ARQOS 4 bit_vector sc_lv
twiddle_h_rsc_0_8_ARPROT 3 bit_vector sc_lv
twiddle_h_rsc_0_8_ARCACHE 4 bit_vector sc_lv
twiddle_h_rsc_0_8_ARLOCK 1 bit sc_logic
twiddle_h_rsc_0_8_ARBURST 2 bit_vector sc_lv
twiddle_h_rsc_0_8_ARSIZE 3 bit_vector sc_lv
twiddle_h_rsc_0_8_ARLEN 8 bit_vector sc_lv
twiddle_h_rsc_0_8_ARADDR 12 bit_vector sc_lv
twiddle_h_rsc_0_8_ARID 1 bit sc_logic
twiddle_h_rsc_0_8_BREADY 1 bit sc_logic
twiddle_h_rsc_0_8_BVALID 1 bit sc_logic
twiddle_h_rsc_0_8_BUSER 1 bit sc_logic
twiddle_h_rsc_0_8_BRESP 2 bit_vector sc_lv
twiddle_h_rsc_0_8_BID 1 bit sc_logic
twiddle_h_rsc_0_8_WREADY 1 bit sc_logic
twiddle_h_rsc_0_8_WVALID 1 bit sc_logic
twiddle_h_rsc_0_8_WUSER 1 bit sc_logic
twiddle_h_rsc_0_8_WLAST 1 bit sc_logic
twiddle_h_rsc_0_8_WSTRB 4 bit_vector sc_lv
twiddle_h_rsc_0_8_WDATA 32 bit_vector sc_lv
twiddle_h_rsc_0_8_AWREADY 1 bit sc_logic
twiddle_h_rsc_0_8_AWVALID 1 bit sc_logic
twiddle_h_rsc_0_8_AWUSER 1 bit sc_logic
twiddle_h_rsc_0_8_AWREGION 4 bit_vector sc_lv
twiddle_h_rsc_0_8_AWQOS 4 bit_vector sc_lv
twiddle_h_rsc_0_8_AWPROT 3 bit_vector sc_lv
twiddle_h_rsc_0_8_AWCACHE 4 bit_vector sc_lv
twiddle_h_rsc_0_8_AWLOCK 1 bit sc_logic
twiddle_h_rsc_0_8_AWBURST 2 bit_vector sc_lv
twiddle_h_rsc_0_8_AWSIZE 3 bit_vector sc_lv
twiddle_h_rsc_0_8_AWLEN 8 bit_vector sc_lv
twiddle_h_rsc_0_8_AWADDR 12 bit_vector sc_lv
twiddle_h_rsc_0_8_AWID 1 bit sc_logic
twiddle_h_rsc_triosy_0_8_lz 1 bit sc_logic
twiddle_h_rsc_0_9_s_tdone 1 bit sc_logic
twiddle_h_rsc_0_9_tr_write_done 1 bit sc_logic
twiddle_h_rsc_0_9_RREADY 1 bit sc_logic
twiddle_h_rsc_0_9_RVALID 1 bit sc_logic
twiddle_h_rsc_0_9_RUSER 1 bit sc_logic
twiddle_h_rsc_0_9_RLAST 1 bit sc_logic
twiddle_h_rsc_0_9_RRESP 2 bit_vector sc_lv
twiddle_h_rsc_0_9_RDATA 32 bit_vector sc_lv
twiddle_h_rsc_0_9_RID 1 bit sc_logic
twiddle_h_rsc_0_9_ARREADY 1 bit sc_logic
twiddle_h_rsc_0_9_ARVALID 1 bit sc_logic
twiddle_h_rsc_0_9_ARUSER 1 bit sc_logic
twiddle_h_rsc_0_9_ARREGION 4 bit_vector sc_lv
twiddle_h_rsc_0_9_ARQOS 4 bit_vector sc_lv
twiddle_h_rsc_0_9_ARPROT 3 bit_vector sc_lv
twiddle_h_rsc_0_9_ARCACHE 4 bit_vector sc_lv
twiddle_h_rsc_0_9_ARLOCK 1 bit sc_logic
twiddle_h_rsc_0_9_ARBURST 2 bit_vector sc_lv
twiddle_h_rsc_0_9_ARSIZE 3 bit_vector sc_lv
twiddle_h_rsc_0_9_ARLEN 8 bit_vector sc_lv
twiddle_h_rsc_0_9_ARADDR 12 bit_vector sc_lv
twiddle_h_rsc_0_9_ARID 1 bit sc_logic
twiddle_h_rsc_0_9_BREADY 1 bit sc_logic
twiddle_h_rsc_0_9_BVALID 1 bit sc_logic
twiddle_h_rsc_0_9_BUSER 1 bit sc_logic
twiddle_h_rsc_0_9_BRESP 2 bit_vector sc_lv
twiddle_h_rsc_0_9_BID 1 bit sc_logic
twiddle_h_rsc_0_9_WREADY 1 bit sc_logic
twiddle_h_rsc_0_9_WVALID 1 bit sc_logic
twiddle_h_rsc_0_9_WUSER 1 bit sc_logic
twiddle_h_rsc_0_9_WLAST 1 bit sc_logic
twiddle_h_rsc_0_9_WSTRB 4 bit_vector sc_lv
twiddle_h_rsc_0_9_WDATA 32 bit_vector sc_lv
twiddle_h_rsc_0_9_AWREADY 1 bit sc_logic
twiddle_h_rsc_0_9_AWVALID 1 bit sc_logic
twiddle_h_rsc_0_9_AWUSER 1 bit sc_logic
twiddle_h_rsc_0_9_AWREGION 4 bit_vector sc_lv
twiddle_h_rsc_0_9_AWQOS 4 bit_vector sc_lv
twiddle_h_rsc_0_9_AWPROT 3 bit_vector sc_lv
twiddle_h_rsc_0_9_AWCACHE 4 bit_vector sc_lv
twiddle_h_rsc_0_9_AWLOCK 1 bit sc_logic
twiddle_h_rsc_0_9_AWBURST 2 bit_vector sc_lv
twiddle_h_rsc_0_9_AWSIZE 3 bit_vector sc_lv
twiddle_h_rsc_0_9_AWLEN 8 bit_vector sc_lv
twiddle_h_rsc_0_9_AWADDR 12 bit_vector sc_lv
twiddle_h_rsc_0_9_AWID 1 bit sc_logic
twiddle_h_rsc_triosy_0_9_lz 1 bit sc_logic
twiddle_h_rsc_0_10_s_tdone 1 bit sc_logic
twiddle_h_rsc_0_10_tr_write_done 1 bit sc_logic
twiddle_h_rsc_0_10_RREADY 1 bit sc_logic
twiddle_h_rsc_0_10_RVALID 1 bit sc_logic
twiddle_h_rsc_0_10_RUSER 1 bit sc_logic
twiddle_h_rsc_0_10_RLAST 1 bit sc_logic
twiddle_h_rsc_0_10_RRESP 2 bit_vector sc_lv
twiddle_h_rsc_0_10_RDATA 32 bit_vector sc_lv
twiddle_h_rsc_0_10_RID 1 bit sc_logic
twiddle_h_rsc_0_10_ARREADY 1 bit sc_logic
twiddle_h_rsc_0_10_ARVALID 1 bit sc_logic
twiddle_h_rsc_0_10_ARUSER 1 bit sc_logic
twiddle_h_rsc_0_10_ARREGION 4 bit_vector sc_lv
twiddle_h_rsc_0_10_ARQOS 4 bit_vector sc_lv
twiddle_h_rsc_0_10_ARPROT 3 bit_vector sc_lv
twiddle_h_rsc_0_10_ARCACHE 4 bit_vector sc_lv
twiddle_h_rsc_0_10_ARLOCK 1 bit sc_logic
twiddle_h_rsc_0_10_ARBURST 2 bit_vector sc_lv
twiddle_h_rsc_0_10_ARSIZE 3 bit_vector sc_lv
twiddle_h_rsc_0_10_ARLEN 8 bit_vector sc_lv
twiddle_h_rsc_0_10_ARADDR 12 bit_vector sc_lv
twiddle_h_rsc_0_10_ARID 1 bit sc_logic
twiddle_h_rsc_0_10_BREADY 1 bit sc_logic
twiddle_h_rsc_0_10_BVALID 1 bit sc_logic
twiddle_h_rsc_0_10_BUSER 1 bit sc_logic
twiddle_h_rsc_0_10_BRESP 2 bit_vector sc_lv
twiddle_h_rsc_0_10_BID 1 bit sc_logic
twiddle_h_rsc_0_10_WREADY 1 bit sc_logic
twiddle_h_rsc_0_10_WVALID 1 bit sc_logic
twiddle_h_rsc_0_10_WUSER 1 bit sc_logic
twiddle_h_rsc_0_10_WLAST 1 bit sc_logic
twiddle_h_rsc_0_10_WSTRB 4 bit_vector sc_lv
twiddle_h_rsc_0_10_WDATA 32 bit_vector sc_lv
twiddle_h_rsc_0_10_AWREADY 1 bit sc_logic
twiddle_h_rsc_0_10_AWVALID 1 bit sc_logic
twiddle_h_rsc_0_10_AWUSER 1 bit sc_logic
twiddle_h_rsc_0_10_AWREGION 4 bit_vector sc_lv
twiddle_h_rsc_0_10_AWQOS 4 bit_vector sc_lv
twiddle_h_rsc_0_10_AWPROT 3 bit_vector sc_lv
twiddle_h_rsc_0_10_AWCACHE 4 bit_vector sc_lv
twiddle_h_rsc_0_10_AWLOCK 1 bit sc_logic
twiddle_h_rsc_0_10_AWBURST 2 bit_vector sc_lv
twiddle_h_rsc_0_10_AWSIZE 3 bit_vector sc_lv
twiddle_h_rsc_0_10_AWLEN 8 bit_vector sc_lv
twiddle_h_rsc_0_10_AWADDR 12 bit_vector sc_lv
twiddle_h_rsc_0_10_AWID 1 bit sc_logic
twiddle_h_rsc_triosy_0_10_lz 1 bit sc_logic
twiddle_h_rsc_0_11_s_tdone 1 bit sc_logic
twiddle_h_rsc_0_11_tr_write_done 1 bit sc_logic
twiddle_h_rsc_0_11_RREADY 1 bit sc_logic
twiddle_h_rsc_0_11_RVALID 1 bit sc_logic
twiddle_h_rsc_0_11_RUSER 1 bit sc_logic
twiddle_h_rsc_0_11_RLAST 1 bit sc_logic
twiddle_h_rsc_0_11_RRESP 2 bit_vector sc_lv
twiddle_h_rsc_0_11_RDATA 32 bit_vector sc_lv
twiddle_h_rsc_0_11_RID 1 bit sc_logic
twiddle_h_rsc_0_11_ARREADY 1 bit sc_logic
twiddle_h_rsc_0_11_ARVALID 1 bit sc_logic
twiddle_h_rsc_0_11_ARUSER 1 bit sc_logic
twiddle_h_rsc_0_11_ARREGION 4 bit_vector sc_lv
twiddle_h_rsc_0_11_ARQOS 4 bit_vector sc_lv
twiddle_h_rsc_0_11_ARPROT 3 bit_vector sc_lv
twiddle_h_rsc_0_11_ARCACHE 4 bit_vector sc_lv
twiddle_h_rsc_0_11_ARLOCK 1 bit sc_logic
twiddle_h_rsc_0_11_ARBURST 2 bit_vector sc_lv
twiddle_h_rsc_0_11_ARSIZE 3 bit_vector sc_lv
twiddle_h_rsc_0_11_ARLEN 8 bit_vector sc_lv
twiddle_h_rsc_0_11_ARADDR 12 bit_vector sc_lv
twiddle_h_rsc_0_11_ARID 1 bit sc_logic
twiddle_h_rsc_0_11_BREADY 1 bit sc_logic
twiddle_h_rsc_0_11_BVALID 1 bit sc_logic
twiddle_h_rsc_0_11_BUSER 1 bit sc_logic
twiddle_h_rsc_0_11_BRESP 2 bit_vector sc_lv
twiddle_h_rsc_0_11_BID 1 bit sc_logic
twiddle_h_rsc_0_11_WREADY 1 bit sc_logic
twiddle_h_rsc_0_11_WVALID 1 bit sc_logic
twiddle_h_rsc_0_11_WUSER 1 bit sc_logic
twiddle_h_rsc_0_11_WLAST 1 bit sc_logic
twiddle_h_rsc_0_11_WSTRB 4 bit_vector sc_lv
twiddle_h_rsc_0_11_WDATA 32 bit_vector sc_lv
twiddle_h_rsc_0_11_AWREADY 1 bit sc_logic
twiddle_h_rsc_0_11_AWVALID 1 bit sc_logic
twiddle_h_rsc_0_11_AWUSER 1 bit sc_logic
twiddle_h_rsc_0_11_AWREGION 4 bit_vector sc_lv
twiddle_h_rsc_0_11_AWQOS 4 bit_vector sc_lv
twiddle_h_rsc_0_11_AWPROT 3 bit_vector sc_lv
twiddle_h_rsc_0_11_AWCACHE 4 bit_vector sc_lv
twiddle_h_rsc_0_11_AWLOCK 1 bit sc_logic
twiddle_h_rsc_0_11_AWBURST 2 bit_vector sc_lv
twiddle_h_rsc_0_11_AWSIZE 3 bit_vector sc_lv
twiddle_h_rsc_0_11_AWLEN 8 bit_vector sc_lv
twiddle_h_rsc_0_11_AWADDR 12 bit_vector sc_lv
twiddle_h_rsc_0_11_AWID 1 bit sc_logic
twiddle_h_rsc_triosy_0_11_lz 1 bit sc_logic
twiddle_h_rsc_0_12_s_tdone 1 bit sc_logic
twiddle_h_rsc_0_12_tr_write_done 1 bit sc_logic
twiddle_h_rsc_0_12_RREADY 1 bit sc_logic
twiddle_h_rsc_0_12_RVALID 1 bit sc_logic
twiddle_h_rsc_0_12_RUSER 1 bit sc_logic
twiddle_h_rsc_0_12_RLAST 1 bit sc_logic
twiddle_h_rsc_0_12_RRESP 2 bit_vector sc_lv
twiddle_h_rsc_0_12_RDATA 32 bit_vector sc_lv
twiddle_h_rsc_0_12_RID 1 bit sc_logic
twiddle_h_rsc_0_12_ARREADY 1 bit sc_logic
twiddle_h_rsc_0_12_ARVALID 1 bit sc_logic
twiddle_h_rsc_0_12_ARUSER 1 bit sc_logic
twiddle_h_rsc_0_12_ARREGION 4 bit_vector sc_lv
twiddle_h_rsc_0_12_ARQOS 4 bit_vector sc_lv
twiddle_h_rsc_0_12_ARPROT 3 bit_vector sc_lv
twiddle_h_rsc_0_12_ARCACHE 4 bit_vector sc_lv
twiddle_h_rsc_0_12_ARLOCK 1 bit sc_logic
twiddle_h_rsc_0_12_ARBURST 2 bit_vector sc_lv
twiddle_h_rsc_0_12_ARSIZE 3 bit_vector sc_lv
twiddle_h_rsc_0_12_ARLEN 8 bit_vector sc_lv
twiddle_h_rsc_0_12_ARADDR 12 bit_vector sc_lv
twiddle_h_rsc_0_12_ARID 1 bit sc_logic
twiddle_h_rsc_0_12_BREADY 1 bit sc_logic
twiddle_h_rsc_0_12_BVALID 1 bit sc_logic
twiddle_h_rsc_0_12_BUSER 1 bit sc_logic
twiddle_h_rsc_0_12_BRESP 2 bit_vector sc_lv
twiddle_h_rsc_0_12_BID 1 bit sc_logic
twiddle_h_rsc_0_12_WREADY 1 bit sc_logic
twiddle_h_rsc_0_12_WVALID 1 bit sc_logic
twiddle_h_rsc_0_12_WUSER 1 bit sc_logic
twiddle_h_rsc_0_12_WLAST 1 bit sc_logic
twiddle_h_rsc_0_12_WSTRB 4 bit_vector sc_lv
twiddle_h_rsc_0_12_WDATA 32 bit_vector sc_lv
twiddle_h_rsc_0_12_AWREADY 1 bit sc_logic
twiddle_h_rsc_0_12_AWVALID 1 bit sc_logic
twiddle_h_rsc_0_12_AWUSER 1 bit sc_logic
twiddle_h_rsc_0_12_AWREGION 4 bit_vector sc_lv
twiddle_h_rsc_0_12_AWQOS 4 bit_vector sc_lv
twiddle_h_rsc_0_12_AWPROT 3 bit_vector sc_lv
twiddle_h_rsc_0_12_AWCACHE 4 bit_vector sc_lv
twiddle_h_rsc_0_12_AWLOCK 1 bit sc_logic
twiddle_h_rsc_0_12_AWBURST 2 bit_vector sc_lv
twiddle_h_rsc_0_12_AWSIZE 3 bit_vector sc_lv
twiddle_h_rsc_0_12_AWLEN 8 bit_vector sc_lv
twiddle_h_rsc_0_12_AWADDR 12 bit_vector sc_lv
twiddle_h_rsc_0_12_AWID 1 bit sc_logic
twiddle_h_rsc_triosy_0_12_lz 1 bit sc_logic
twiddle_h_rsc_0_13_s_tdone 1 bit sc_logic
twiddle_h_rsc_0_13_tr_write_done 1 bit sc_logic
twiddle_h_rsc_0_13_RREADY 1 bit sc_logic
twiddle_h_rsc_0_13_RVALID 1 bit sc_logic
twiddle_h_rsc_0_13_RUSER 1 bit sc_logic
twiddle_h_rsc_0_13_RLAST 1 bit sc_logic
twiddle_h_rsc_0_13_RRESP 2 bit_vector sc_lv
twiddle_h_rsc_0_13_RDATA 32 bit_vector sc_lv
twiddle_h_rsc_0_13_RID 1 bit sc_logic
twiddle_h_rsc_0_13_ARREADY 1 bit sc_logic
twiddle_h_rsc_0_13_ARVALID 1 bit sc_logic
twiddle_h_rsc_0_13_ARUSER 1 bit sc_logic
twiddle_h_rsc_0_13_ARREGION 4 bit_vector sc_lv
twiddle_h_rsc_0_13_ARQOS 4 bit_vector sc_lv
twiddle_h_rsc_0_13_ARPROT 3 bit_vector sc_lv
twiddle_h_rsc_0_13_ARCACHE 4 bit_vector sc_lv
twiddle_h_rsc_0_13_ARLOCK 1 bit sc_logic
twiddle_h_rsc_0_13_ARBURST 2 bit_vector sc_lv
twiddle_h_rsc_0_13_ARSIZE 3 bit_vector sc_lv
twiddle_h_rsc_0_13_ARLEN 8 bit_vector sc_lv
twiddle_h_rsc_0_13_ARADDR 12 bit_vector sc_lv
twiddle_h_rsc_0_13_ARID 1 bit sc_logic
twiddle_h_rsc_0_13_BREADY 1 bit sc_logic
twiddle_h_rsc_0_13_BVALID 1 bit sc_logic
twiddle_h_rsc_0_13_BUSER 1 bit sc_logic
twiddle_h_rsc_0_13_BRESP 2 bit_vector sc_lv
twiddle_h_rsc_0_13_BID 1 bit sc_logic
twiddle_h_rsc_0_13_WREADY 1 bit sc_logic
twiddle_h_rsc_0_13_WVALID 1 bit sc_logic
twiddle_h_rsc_0_13_WUSER 1 bit sc_logic
twiddle_h_rsc_0_13_WLAST 1 bit sc_logic
twiddle_h_rsc_0_13_WSTRB 4 bit_vector sc_lv
twiddle_h_rsc_0_13_WDATA 32 bit_vector sc_lv
twiddle_h_rsc_0_13_AWREADY 1 bit sc_logic
twiddle_h_rsc_0_13_AWVALID 1 bit sc_logic
twiddle_h_rsc_0_13_AWUSER 1 bit sc_logic
twiddle_h_rsc_0_13_AWREGION 4 bit_vector sc_lv
twiddle_h_rsc_0_13_AWQOS 4 bit_vector sc_lv
twiddle_h_rsc_0_13_AWPROT 3 bit_vector sc_lv
twiddle_h_rsc_0_13_AWCACHE 4 bit_vector sc_lv
twiddle_h_rsc_0_13_AWLOCK 1 bit sc_logic
twiddle_h_rsc_0_13_AWBURST 2 bit_vector sc_lv
twiddle_h_rsc_0_13_AWSIZE 3 bit_vector sc_lv
twiddle_h_rsc_0_13_AWLEN 8 bit_vector sc_lv
twiddle_h_rsc_0_13_AWADDR 12 bit_vector sc_lv
twiddle_h_rsc_0_13_AWID 1 bit sc_logic
twiddle_h_rsc_triosy_0_13_lz 1 bit sc_logic
twiddle_h_rsc_0_14_s_tdone 1 bit sc_logic
twiddle_h_rsc_0_14_tr_write_done 1 bit sc_logic
twiddle_h_rsc_0_14_RREADY 1 bit sc_logic
twiddle_h_rsc_0_14_RVALID 1 bit sc_logic
twiddle_h_rsc_0_14_RUSER 1 bit sc_logic
twiddle_h_rsc_0_14_RLAST 1 bit sc_logic
twiddle_h_rsc_0_14_RRESP 2 bit_vector sc_lv
twiddle_h_rsc_0_14_RDATA 32 bit_vector sc_lv
twiddle_h_rsc_0_14_RID 1 bit sc_logic
twiddle_h_rsc_0_14_ARREADY 1 bit sc_logic
twiddle_h_rsc_0_14_ARVALID 1 bit sc_logic
twiddle_h_rsc_0_14_ARUSER 1 bit sc_logic
twiddle_h_rsc_0_14_ARREGION 4 bit_vector sc_lv
twiddle_h_rsc_0_14_ARQOS 4 bit_vector sc_lv
twiddle_h_rsc_0_14_ARPROT 3 bit_vector sc_lv
twiddle_h_rsc_0_14_ARCACHE 4 bit_vector sc_lv
twiddle_h_rsc_0_14_ARLOCK 1 bit sc_logic
twiddle_h_rsc_0_14_ARBURST 2 bit_vector sc_lv
twiddle_h_rsc_0_14_ARSIZE 3 bit_vector sc_lv
twiddle_h_rsc_0_14_ARLEN 8 bit_vector sc_lv
twiddle_h_rsc_0_14_ARADDR 12 bit_vector sc_lv
twiddle_h_rsc_0_14_ARID 1 bit sc_logic
twiddle_h_rsc_0_14_BREADY 1 bit sc_logic
twiddle_h_rsc_0_14_BVALID 1 bit sc_logic
twiddle_h_rsc_0_14_BUSER 1 bit sc_logic
twiddle_h_rsc_0_14_BRESP 2 bit_vector sc_lv
twiddle_h_rsc_0_14_BID 1 bit sc_logic
twiddle_h_rsc_0_14_WREADY 1 bit sc_logic
twiddle_h_rsc_0_14_WVALID 1 bit sc_logic
twiddle_h_rsc_0_14_WUSER 1 bit sc_logic
twiddle_h_rsc_0_14_WLAST 1 bit sc_logic
twiddle_h_rsc_0_14_WSTRB 4 bit_vector sc_lv
twiddle_h_rsc_0_14_WDATA 32 bit_vector sc_lv
twiddle_h_rsc_0_14_AWREADY 1 bit sc_logic
twiddle_h_rsc_0_14_AWVALID 1 bit sc_logic
twiddle_h_rsc_0_14_AWUSER 1 bit sc_logic
twiddle_h_rsc_0_14_AWREGION 4 bit_vector sc_lv
twiddle_h_rsc_0_14_AWQOS 4 bit_vector sc_lv
twiddle_h_rsc_0_14_AWPROT 3 bit_vector sc_lv
twiddle_h_rsc_0_14_AWCACHE 4 bit_vector sc_lv
twiddle_h_rsc_0_14_AWLOCK 1 bit sc_logic
twiddle_h_rsc_0_14_AWBURST 2 bit_vector sc_lv
twiddle_h_rsc_0_14_AWSIZE 3 bit_vector sc_lv
twiddle_h_rsc_0_14_AWLEN 8 bit_vector sc_lv
twiddle_h_rsc_0_14_AWADDR 12 bit_vector sc_lv
twiddle_h_rsc_0_14_AWID 1 bit sc_logic
twiddle_h_rsc_triosy_0_14_lz 1 bit sc_logic
twiddle_h_rsc_0_15_s_tdone 1 bit sc_logic
twiddle_h_rsc_0_15_tr_write_done 1 bit sc_logic
twiddle_h_rsc_0_15_RREADY 1 bit sc_logic
twiddle_h_rsc_0_15_RVALID 1 bit sc_logic
twiddle_h_rsc_0_15_RUSER 1 bit sc_logic
twiddle_h_rsc_0_15_RLAST 1 bit sc_logic
twiddle_h_rsc_0_15_RRESP 2 bit_vector sc_lv
twiddle_h_rsc_0_15_RDATA 32 bit_vector sc_lv
twiddle_h_rsc_0_15_RID 1 bit sc_logic
twiddle_h_rsc_0_15_ARREADY 1 bit sc_logic
twiddle_h_rsc_0_15_ARVALID 1 bit sc_logic
twiddle_h_rsc_0_15_ARUSER 1 bit sc_logic
twiddle_h_rsc_0_15_ARREGION 4 bit_vector sc_lv
twiddle_h_rsc_0_15_ARQOS 4 bit_vector sc_lv
twiddle_h_rsc_0_15_ARPROT 3 bit_vector sc_lv
twiddle_h_rsc_0_15_ARCACHE 4 bit_vector sc_lv
twiddle_h_rsc_0_15_ARLOCK 1 bit sc_logic
twiddle_h_rsc_0_15_ARBURST 2 bit_vector sc_lv
twiddle_h_rsc_0_15_ARSIZE 3 bit_vector sc_lv
twiddle_h_rsc_0_15_ARLEN 8 bit_vector sc_lv
twiddle_h_rsc_0_15_ARADDR 12 bit_vector sc_lv
twiddle_h_rsc_0_15_ARID 1 bit sc_logic
twiddle_h_rsc_0_15_BREADY 1 bit sc_logic
twiddle_h_rsc_0_15_BVALID 1 bit sc_logic
twiddle_h_rsc_0_15_BUSER 1 bit sc_logic
twiddle_h_rsc_0_15_BRESP 2 bit_vector sc_lv
twiddle_h_rsc_0_15_BID 1 bit sc_logic
twiddle_h_rsc_0_15_WREADY 1 bit sc_logic
twiddle_h_rsc_0_15_WVALID 1 bit sc_logic
twiddle_h_rsc_0_15_WUSER 1 bit sc_logic
twiddle_h_rsc_0_15_WLAST 1 bit sc_logic
twiddle_h_rsc_0_15_WSTRB 4 bit_vector sc_lv
twiddle_h_rsc_0_15_WDATA 32 bit_vector sc_lv
twiddle_h_rsc_0_15_AWREADY 1 bit sc_logic
twiddle_h_rsc_0_15_AWVALID 1 bit sc_logic
twiddle_h_rsc_0_15_AWUSER 1 bit sc_logic
twiddle_h_rsc_0_15_AWREGION 4 bit_vector sc_lv
twiddle_h_rsc_0_15_AWQOS 4 bit_vector sc_lv
twiddle_h_rsc_0_15_AWPROT 3 bit_vector sc_lv
twiddle_h_rsc_0_15_AWCACHE 4 bit_vector sc_lv
twiddle_h_rsc_0_15_AWLOCK 1 bit sc_logic
twiddle_h_rsc_0_15_AWBURST 2 bit_vector sc_lv
twiddle_h_rsc_0_15_AWSIZE 3 bit_vector sc_lv
twiddle_h_rsc_0_15_AWLEN 8 bit_vector sc_lv
twiddle_h_rsc_0_15_AWADDR 12 bit_vector sc_lv
twiddle_h_rsc_0_15_AWID 1 bit sc_logic
twiddle_h_rsc_triosy_0_15_lz 1 bit sc_logic
