TimeQuest Timing Analyzer report for lab5
Wed Jun 08 20:27:56 2022
Quartus II Version 9.0 Build 132 02/25/2009 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width
 11. Setup Times
 12. Hold Times
 13. Clock to Output Times
 14. Minimum Clock to Output Times
 15. Propagation Delay
 16. Minimum Propagation Delay
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width
 23. Setup Times
 24. Hold Times
 25. Clock to Output Times
 26. Minimum Clock to Output Times
 27. Propagation Delay
 28. Minimum Propagation Delay
 29. Fast 1200mV 0C Model Setup Summary
 30. Fast 1200mV 0C Model Hold Summary
 31. Fast 1200mV 0C Model Recovery Summary
 32. Fast 1200mV 0C Model Removal Summary
 33. Fast 1200mV 0C Model Minimum Pulse Width
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Propagation Delay
 39. Minimum Propagation Delay
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Progagation Delay
 46. Minimum Progagation Delay
 47. Board Trace Model Assignments
 48. Input Transition Times
 49. Slow Corner Signal Integrity Metrics
 50. Fast Corner Signal Integrity Metrics
 51. Setup Transfers
 52. Hold Transfers
 53. Report TCCS
 54. Report RSKM
 55. Unconstrained Paths
 56. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 9.0 Build 132 02/25/2009 SJ Full Version ;
; Revision Name      ; lab5                                             ;
; Device Family      ; Cyclone III                                      ;
; Device Name        ; EP3C40Q240C8                                     ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Combined                                         ;
; Rise/Fall Delays   ; Enabled                                          ;
+--------------------+--------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 6           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ; < 0.1%      ;
;     5-6 processors         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                           ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets  ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; ADDR       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ADDR } ;
; CP         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CP }   ;
; LED        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { LED }  ;
; REG        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { REG }  ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 237.81 MHz ; 237.81 MHz      ; ADDR       ;                                                               ;
; 261.37 MHz ; 250.0 MHz       ; REG        ; limit due to minimum period restriction (max I/O toggle rate) ;
; 274.35 MHz ; 238.04 MHz      ; CP         ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; ADDR  ; -3.247 ; -24.503            ;
; LED   ; -3.210 ; -24.351            ;
; REG   ; -3.129 ; -24.036            ;
; CP    ; -2.767 ; -24.955            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; LED   ; 0.865 ; 0.000              ;
; REG   ; 0.920 ; 0.000              ;
; CP    ; 0.943 ; 0.000              ;
; ADDR  ; 0.976 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width                                                                                                                                                                ;
+--------+--------------+----------------+-------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; CCPP  ; Type             ; Clock ; Clock Edge ; Target                                                                                                          ;
+--------+--------------+----------------+-------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; 0.000 ; Min Period       ; CP    ; Rise       ; lpm_ram_dq0:SRAM|altsyncram:altsyncram_component|altsyncram_9df1:auto_generated|q_a[0]                          ;
; -3.201 ; 1.000        ; 4.201          ; 0.000 ; Min Period       ; CP    ; Rise       ; lpm_ram_dq0:SRAM|altsyncram:altsyncram_component|altsyncram_9df1:auto_generated|q_a[1]                          ;
; -3.201 ; 1.000        ; 4.201          ; 0.000 ; Min Period       ; CP    ; Rise       ; lpm_ram_dq0:SRAM|altsyncram:altsyncram_component|altsyncram_9df1:auto_generated|q_a[2]                          ;
; -3.201 ; 1.000        ; 4.201          ; 0.000 ; Min Period       ; CP    ; Rise       ; lpm_ram_dq0:SRAM|altsyncram:altsyncram_component|altsyncram_9df1:auto_generated|q_a[3]                          ;
; -3.201 ; 1.000        ; 4.201          ; 0.000 ; Min Period       ; CP    ; Rise       ; lpm_ram_dq0:SRAM|altsyncram:altsyncram_component|altsyncram_9df1:auto_generated|q_a[4]                          ;
; -3.201 ; 1.000        ; 4.201          ; 0.000 ; Min Period       ; CP    ; Rise       ; lpm_ram_dq0:SRAM|altsyncram:altsyncram_component|altsyncram_9df1:auto_generated|q_a[5]                          ;
; -3.201 ; 1.000        ; 4.201          ; 0.000 ; Min Period       ; CP    ; Rise       ; lpm_ram_dq0:SRAM|altsyncram:altsyncram_component|altsyncram_9df1:auto_generated|q_a[6]                          ;
; -3.201 ; 1.000        ; 4.201          ; 0.000 ; Min Period       ; CP    ; Rise       ; lpm_ram_dq0:SRAM|altsyncram:altsyncram_component|altsyncram_9df1:auto_generated|q_a[7]                          ;
; -3.201 ; 1.000        ; 4.201          ; 0.000 ; Min Period       ; CP    ; Rise       ; lpm_ram_dq0:SRAM|altsyncram:altsyncram_component|altsyncram_9df1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; 0.000 ; Min Period       ; CP    ; Rise       ; lpm_ram_dq0:SRAM|altsyncram:altsyncram_component|altsyncram_9df1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; 0.000 ; Min Period       ; CP    ; Rise       ; lpm_ram_dq0:SRAM|altsyncram:altsyncram_component|altsyncram_9df1:auto_generated|ram_block1a0~porta_we_reg       ;
; -3.000 ; 1.000        ; 4.000          ; 0.000 ; Port Rate        ; ADDR  ; Rise       ; ADDR                                                                                                            ;
; -3.000 ; 1.000        ; 4.000          ; 0.000 ; Port Rate        ; CP    ; Rise       ; CP                                                                                                              ;
; -3.000 ; 1.000        ; 4.000          ; 0.000 ; Port Rate        ; LED   ; Rise       ; LED                                                                                                             ;
; -3.000 ; 1.000        ; 4.000          ; 0.000 ; Port Rate        ; REG   ; Rise       ; REG                                                                                                             ;
; 0.198  ; 0.323        ; 0.235          ; 0.110 ; Low Pulse Width  ; CP    ; Rise       ; lpm_ram_dq0:SRAM|altsyncram:altsyncram_component|altsyncram_9df1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.198  ; 0.323        ; 0.235          ; 0.110 ; Low Pulse Width  ; CP    ; Rise       ; lpm_ram_dq0:SRAM|altsyncram:altsyncram_component|altsyncram_9df1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.199  ; 0.327        ; 0.235          ; 0.107 ; Low Pulse Width  ; CP    ; Rise       ; lpm_ram_dq0:SRAM|altsyncram:altsyncram_component|altsyncram_9df1:auto_generated|q_a[0]                          ;
; 0.199  ; 0.327        ; 0.235          ; 0.107 ; Low Pulse Width  ; CP    ; Rise       ; lpm_ram_dq0:SRAM|altsyncram:altsyncram_component|altsyncram_9df1:auto_generated|q_a[1]                          ;
; 0.199  ; 0.327        ; 0.235          ; 0.107 ; Low Pulse Width  ; CP    ; Rise       ; lpm_ram_dq0:SRAM|altsyncram:altsyncram_component|altsyncram_9df1:auto_generated|q_a[2]                          ;
; 0.199  ; 0.327        ; 0.235          ; 0.107 ; Low Pulse Width  ; CP    ; Rise       ; lpm_ram_dq0:SRAM|altsyncram:altsyncram_component|altsyncram_9df1:auto_generated|q_a[3]                          ;
; 0.199  ; 0.327        ; 0.235          ; 0.107 ; Low Pulse Width  ; CP    ; Rise       ; lpm_ram_dq0:SRAM|altsyncram:altsyncram_component|altsyncram_9df1:auto_generated|q_a[4]                          ;
; 0.199  ; 0.327        ; 0.235          ; 0.107 ; Low Pulse Width  ; CP    ; Rise       ; lpm_ram_dq0:SRAM|altsyncram:altsyncram_component|altsyncram_9df1:auto_generated|q_a[5]                          ;
; 0.199  ; 0.327        ; 0.235          ; 0.107 ; Low Pulse Width  ; CP    ; Rise       ; lpm_ram_dq0:SRAM|altsyncram:altsyncram_component|altsyncram_9df1:auto_generated|q_a[6]                          ;
; 0.199  ; 0.327        ; 0.235          ; 0.107 ; Low Pulse Width  ; CP    ; Rise       ; lpm_ram_dq0:SRAM|altsyncram:altsyncram_component|altsyncram_9df1:auto_generated|q_a[7]                          ;
; 0.200  ; 0.325        ; 0.235          ; 0.110 ; Low Pulse Width  ; CP    ; Rise       ; lpm_ram_dq0:SRAM|altsyncram:altsyncram_component|altsyncram_9df1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.312  ; 0.437        ; 0.235          ; 0.110 ; High Pulse Width ; CP    ; Rise       ; lpm_ram_dq0:SRAM|altsyncram:altsyncram_component|altsyncram_9df1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.313  ; 0.441        ; 0.235          ; 0.107 ; High Pulse Width ; CP    ; Rise       ; lpm_ram_dq0:SRAM|altsyncram:altsyncram_component|altsyncram_9df1:auto_generated|q_a[0]                          ;
; 0.313  ; 0.441        ; 0.235          ; 0.107 ; High Pulse Width ; CP    ; Rise       ; lpm_ram_dq0:SRAM|altsyncram:altsyncram_component|altsyncram_9df1:auto_generated|q_a[1]                          ;
; 0.313  ; 0.441        ; 0.235          ; 0.107 ; High Pulse Width ; CP    ; Rise       ; lpm_ram_dq0:SRAM|altsyncram:altsyncram_component|altsyncram_9df1:auto_generated|q_a[2]                          ;
; 0.313  ; 0.441        ; 0.235          ; 0.107 ; High Pulse Width ; CP    ; Rise       ; lpm_ram_dq0:SRAM|altsyncram:altsyncram_component|altsyncram_9df1:auto_generated|q_a[3]                          ;
; 0.313  ; 0.441        ; 0.235          ; 0.107 ; High Pulse Width ; CP    ; Rise       ; lpm_ram_dq0:SRAM|altsyncram:altsyncram_component|altsyncram_9df1:auto_generated|q_a[4]                          ;
; 0.313  ; 0.441        ; 0.235          ; 0.107 ; High Pulse Width ; CP    ; Rise       ; lpm_ram_dq0:SRAM|altsyncram:altsyncram_component|altsyncram_9df1:auto_generated|q_a[5]                          ;
; 0.313  ; 0.441        ; 0.235          ; 0.107 ; High Pulse Width ; CP    ; Rise       ; lpm_ram_dq0:SRAM|altsyncram:altsyncram_component|altsyncram_9df1:auto_generated|q_a[6]                          ;
; 0.313  ; 0.441        ; 0.235          ; 0.107 ; High Pulse Width ; CP    ; Rise       ; lpm_ram_dq0:SRAM|altsyncram:altsyncram_component|altsyncram_9df1:auto_generated|q_a[7]                          ;
; 0.315  ; 0.440        ; 0.235          ; 0.110 ; High Pulse Width ; CP    ; Rise       ; lpm_ram_dq0:SRAM|altsyncram:altsyncram_component|altsyncram_9df1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.315  ; 0.440        ; 0.235          ; 0.110 ; High Pulse Width ; CP    ; Rise       ; lpm_ram_dq0:SRAM|altsyncram:altsyncram_component|altsyncram_9df1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.462  ; 0.462        ; 0.000          ; 0.000 ; Low Pulse Width  ; ADDR  ; Rise       ; ADDR~input|o                                                                                                    ;
; 0.462  ; 0.462        ; 0.000          ; 0.000 ; Low Pulse Width  ; CP    ; Rise       ; CP~input|o                                                                                                      ;
; 0.462  ; 0.462        ; 0.000          ; 0.000 ; Low Pulse Width  ; LED   ; Rise       ; LED~input|o                                                                                                     ;
; 0.462  ; 0.462        ; 0.000          ; 0.000 ; Low Pulse Width  ; REG   ; Rise       ; REG~input|o                                                                                                     ;
; 0.471  ; 0.388        ; 0.000          ; 0.083 ; Low Pulse Width  ; LED   ; Rise       ; LED_DISP|lpm_latch_component|latches[4]|dataa                                                                   ;
; 0.471  ; 0.389        ; 0.000          ; 0.082 ; Low Pulse Width  ; LED   ; Rise       ; LED_DISP|lpm_latch_component|latches[6]|dataa                                                                   ;
; 0.471  ; 0.388        ; 0.000          ; 0.083 ; Low Pulse Width  ; LED   ; Rise       ; LED_DISP|lpm_latch_component|latches[7]|dataa                                                                   ;
; 0.471  ; 0.389        ; 0.000          ; 0.082 ; Low Pulse Width  ; REG   ; Rise       ; R0|lpm_latch_component|latches[0]|dataa                                                                         ;
; 0.471  ; 0.388        ; 0.000          ; 0.083 ; Low Pulse Width  ; REG   ; Rise       ; R0|lpm_latch_component|latches[2]|dataa                                                                         ;
; 0.471  ; 0.389        ; 0.000          ; 0.082 ; Low Pulse Width  ; REG   ; Rise       ; R0|lpm_latch_component|latches[3]|dataa                                                                         ;
; 0.472  ; 0.465        ; 0.000          ; 0.007 ; Low Pulse Width  ; ADDR  ; Rise       ; ADDR~inputclkctrl|inclk[0]                                                                                      ;
; 0.472  ; 0.465        ; 0.000          ; 0.007 ; Low Pulse Width  ; ADDR  ; Rise       ; ADDR~inputclkctrl|outclk                                                                                        ;
; 0.472  ; 0.465        ; 0.000          ; 0.007 ; Low Pulse Width  ; CP    ; Rise       ; CP~inputclkctrl|inclk[0]                                                                                        ;
; 0.472  ; 0.465        ; 0.000          ; 0.007 ; Low Pulse Width  ; CP    ; Rise       ; CP~inputclkctrl|outclk                                                                                          ;
; 0.472  ; 0.465        ; 0.000          ; 0.007 ; Low Pulse Width  ; LED   ; Rise       ; LED~inputclkctrl|inclk[0]                                                                                       ;
; 0.472  ; 0.465        ; 0.000          ; 0.007 ; Low Pulse Width  ; LED   ; Rise       ; LED~inputclkctrl|outclk                                                                                         ;
; 0.472  ; 0.465        ; 0.000          ; 0.007 ; Low Pulse Width  ; REG   ; Rise       ; REG~inputclkctrl|inclk[0]                                                                                       ;
; 0.472  ; 0.465        ; 0.000          ; 0.007 ; Low Pulse Width  ; REG   ; Rise       ; REG~inputclkctrl|outclk                                                                                         ;
; 0.476  ; 0.394        ; 0.000          ; 0.082 ; Low Pulse Width  ; REG   ; Rise       ; R0|lpm_latch_component|latches[1]|dataa                                                                         ;
; 0.476  ; 0.394        ; 0.000          ; 0.082 ; Low Pulse Width  ; REG   ; Rise       ; R0|lpm_latch_component|latches[5]|dataa                                                                         ;
; 0.478  ; 0.416        ; 0.000          ; 0.062 ; Low Pulse Width  ; CP    ; Rise       ; SRAM|altsyncram_component|auto_generated|ram_block1a0|clk0                                                      ;
; 0.479  ; 0.399        ; 0.000          ; 0.080 ; Low Pulse Width  ; ADDR  ; Rise       ; AR|lpm_latch_component|latches[0]|datac                                                                         ;
; 0.479  ; 0.399        ; 0.000          ; 0.080 ; Low Pulse Width  ; ADDR  ; Rise       ; AR|lpm_latch_component|latches[2]|datac                                                                         ;
; 0.479  ; 0.399        ; 0.000          ; 0.080 ; Low Pulse Width  ; ADDR  ; Rise       ; AR|lpm_latch_component|latches[3]|datac                                                                         ;
; 0.479  ; 0.399        ; 0.000          ; 0.080 ; Low Pulse Width  ; ADDR  ; Rise       ; AR|lpm_latch_component|latches[4]|datac                                                                         ;
; 0.479  ; 0.399        ; 0.000          ; 0.080 ; Low Pulse Width  ; ADDR  ; Rise       ; AR|lpm_latch_component|latches[6]|datac                                                                         ;
; 0.479  ; 0.399        ; 0.000          ; 0.080 ; Low Pulse Width  ; ADDR  ; Rise       ; AR|lpm_latch_component|latches[7]|datac                                                                         ;
; 0.481  ; 0.359        ; 0.000          ; 0.122 ; Low Pulse Width  ; REG   ; Fall       ; lpm_latch0:R0|lpm_latch:lpm_latch_component|latches[6]                                                          ;
; 0.482  ; 0.403        ; 0.000          ; 0.079 ; Low Pulse Width  ; ADDR  ; Rise       ; AR|lpm_latch_component|latches[1]|datac                                                                         ;
; 0.482  ; 0.362        ; 0.000          ; 0.120 ; High Pulse Width ; LED   ; Fall       ; lpm_latch0:LED_DISP|lpm_latch:lpm_latch_component|latches[6]                                                    ;
; 0.482  ; 0.361        ; 0.000          ; 0.121 ; High Pulse Width ; LED   ; Fall       ; lpm_latch0:LED_DISP|lpm_latch:lpm_latch_component|latches[7]                                                    ;
; 0.482  ; 0.362        ; 0.000          ; 0.120 ; High Pulse Width ; REG   ; Fall       ; lpm_latch0:R0|lpm_latch:lpm_latch_component|latches[0]                                                          ;
; 0.482  ; 0.361        ; 0.000          ; 0.121 ; High Pulse Width ; REG   ; Fall       ; lpm_latch0:R0|lpm_latch:lpm_latch_component|latches[2]                                                          ;
; 0.483  ; 0.403        ; 0.000          ; 0.080 ; Low Pulse Width  ; ADDR  ; Rise       ; AR|lpm_latch_component|latches[5]|datac                                                                         ;
; 0.484  ; 0.384        ; 0.000          ; 0.100 ; Low Pulse Width  ; REG   ; Fall       ; lpm_latch0:R0|lpm_latch:lpm_latch_component|latches[1]                                                          ;
; 0.487  ; 0.394        ; 0.000          ; 0.093 ; High Pulse Width ; ADDR  ; Fall       ; lpm_latch0:AR|lpm_latch:lpm_latch_component|latches[0]                                                          ;
; 0.487  ; 0.394        ; 0.000          ; 0.093 ; High Pulse Width ; ADDR  ; Fall       ; lpm_latch0:AR|lpm_latch:lpm_latch_component|latches[2]                                                          ;
; 0.487  ; 0.394        ; 0.000          ; 0.093 ; High Pulse Width ; ADDR  ; Fall       ; lpm_latch0:AR|lpm_latch:lpm_latch_component|latches[3]                                                          ;
; 0.487  ; 0.394        ; 0.000          ; 0.093 ; High Pulse Width ; ADDR  ; Fall       ; lpm_latch0:AR|lpm_latch:lpm_latch_component|latches[4]                                                          ;
; 0.487  ; 0.394        ; 0.000          ; 0.093 ; High Pulse Width ; ADDR  ; Fall       ; lpm_latch0:AR|lpm_latch:lpm_latch_component|latches[6]                                                          ;
; 0.487  ; 0.394        ; 0.000          ; 0.093 ; High Pulse Width ; ADDR  ; Fall       ; lpm_latch0:AR|lpm_latch:lpm_latch_component|latches[7]                                                          ;
; 0.487  ; 0.367        ; 0.000          ; 0.120 ; High Pulse Width ; REG   ; Fall       ; lpm_latch0:R0|lpm_latch:lpm_latch_component|latches[5]                                                          ;
; 0.489  ; 0.389        ; 0.000          ; 0.100 ; Low Pulse Width  ; LED   ; Fall       ; lpm_latch0:LED_DISP|lpm_latch:lpm_latch_component|latches[4]                                                    ;
; 0.489  ; 0.389        ; 0.000          ; 0.100 ; Low Pulse Width  ; REG   ; Fall       ; lpm_latch0:R0|lpm_latch:lpm_latch_component|latches[3]                                                          ;
; 0.490  ; 0.398        ; 0.000          ; 0.092 ; High Pulse Width ; ADDR  ; Fall       ; lpm_latch0:AR|lpm_latch:lpm_latch_component|latches[1]                                                          ;
; 0.491  ; 0.398        ; 0.000          ; 0.093 ; High Pulse Width ; ADDR  ; Fall       ; lpm_latch0:AR|lpm_latch:lpm_latch_component|latches[5]                                                          ;
; 0.492  ; 0.410        ; 0.000          ; 0.082 ; High Pulse Width ; REG   ; Rise       ; R0|lpm_latch_component|latches[6]|datab                                                                         ;
; 0.492  ; 0.411        ; 0.000          ; 0.081 ; Low Pulse Width  ; REG   ; Rise       ; R0|lpm_latch_component|latches[7]|datac                                                                         ;
; 0.493  ; 0.411        ; 0.000          ; 0.082 ; Low Pulse Width  ; REG   ; Rise       ; R0|lpm_latch_component|latches[4]|datac                                                                         ;
; 0.493  ; 0.400        ; 0.000          ; 0.093 ; Low Pulse Width  ; LED   ; Fall       ; lpm_latch0:LED_DISP|lpm_latch:lpm_latch_component|latches[5]                                                    ;
; 0.494  ; 0.412        ; 0.000          ; 0.082 ; Low Pulse Width  ; LED   ; Rise       ; LED_DISP|lpm_latch_component|latches[0]|datac                                                                   ;
; 0.494  ; 0.413        ; 0.000          ; 0.081 ; Low Pulse Width  ; LED   ; Rise       ; LED_DISP|lpm_latch_component|latches[2]|datac                                                                   ;
; 0.494  ; 0.412        ; 0.000          ; 0.082 ; Low Pulse Width  ; LED   ; Rise       ; LED_DISP|lpm_latch_component|latches[3]|datac                                                                   ;
; 0.494  ; 0.400        ; 0.000          ; 0.094 ; Low Pulse Width  ; LED   ; Fall       ; lpm_latch0:LED_DISP|lpm_latch:lpm_latch_component|latches[1]                                                    ;
; 0.496  ; 0.415        ; 0.000          ; 0.081 ; Low Pulse Width  ; LED   ; Rise       ; LED_DISP|lpm_latch_component|latches[1]|datac                                                                   ;
; 0.496  ; 0.416        ; 0.000          ; 0.080 ; Low Pulse Width  ; LED   ; Rise       ; LED_DISP|lpm_latch_component|latches[5]|datac                                                                   ;
; 0.496  ; 0.401        ; 0.000          ; 0.095 ; Low Pulse Width  ; LED   ; Fall       ; lpm_latch0:LED_DISP|lpm_latch:lpm_latch_component|latches[0]                                                    ;
; 0.496  ; 0.402        ; 0.000          ; 0.094 ; Low Pulse Width  ; LED   ; Fall       ; lpm_latch0:LED_DISP|lpm_latch:lpm_latch_component|latches[2]                                                    ;
; 0.497  ; 0.402        ; 0.000          ; 0.095 ; Low Pulse Width  ; LED   ; Fall       ; lpm_latch0:LED_DISP|lpm_latch:lpm_latch_component|latches[3]                                                    ;
; 0.498  ; 0.403        ; 0.000          ; 0.095 ; Low Pulse Width  ; REG   ; Fall       ; lpm_latch0:R0|lpm_latch:lpm_latch_component|latches[4]                                                          ;
; 0.498  ; 0.404        ; 0.000          ; 0.094 ; Low Pulse Width  ; REG   ; Fall       ; lpm_latch0:R0|lpm_latch:lpm_latch_component|latches[7]                                                          ;
; 0.500  ; 0.500        ; 0.000          ; 0.000 ; High Pulse Width ; ADDR  ; Rise       ; ADDR~input|i                                                                                                    ;
; 0.500  ; 0.500        ; 0.000          ; 0.000 ; Low Pulse Width  ; ADDR  ; Rise       ; ADDR~input|i                                                                                                    ;
+--------+--------------+----------------+-------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; d[*]      ; ADDR       ; 4.903 ; 5.125 ; Fall       ; ADDR            ;
;  d[0]     ; ADDR       ; 3.784 ; 4.019 ; Fall       ; ADDR            ;
;  d[1]     ; ADDR       ; 4.418 ; 4.630 ; Fall       ; ADDR            ;
;  d[2]     ; ADDR       ; 4.230 ; 4.511 ; Fall       ; ADDR            ;
;  d[3]     ; ADDR       ; 4.903 ; 5.125 ; Fall       ; ADDR            ;
;  d[4]     ; ADDR       ; 4.126 ; 4.401 ; Fall       ; ADDR            ;
;  d[5]     ; ADDR       ; 4.041 ; 4.259 ; Fall       ; ADDR            ;
;  d[6]     ; ADDR       ; 4.245 ; 4.569 ; Fall       ; ADDR            ;
;  d[7]     ; ADDR       ; 4.462 ; 4.616 ; Fall       ; ADDR            ;
; s[*]      ; ADDR       ; 5.595 ; 5.814 ; Fall       ; ADDR            ;
;  s[0]     ; ADDR       ; 5.595 ; 5.814 ; Fall       ; ADDR            ;
;  s[1]     ; ADDR       ; 5.387 ; 5.599 ; Fall       ; ADDR            ;
; WE        ; CP         ; 2.456 ; 2.640 ; Rise       ; CP              ;
; d[*]      ; CP         ; 3.889 ; 4.046 ; Rise       ; CP              ;
;  d[0]     ; CP         ; 2.800 ; 2.966 ; Rise       ; CP              ;
;  d[1]     ; CP         ; 3.406 ; 3.561 ; Rise       ; CP              ;
;  d[2]     ; CP         ; 3.259 ; 3.484 ; Rise       ; CP              ;
;  d[3]     ; CP         ; 3.889 ; 4.046 ; Rise       ; CP              ;
;  d[4]     ; CP         ; 2.761 ; 3.016 ; Rise       ; CP              ;
;  d[5]     ; CP         ; 3.074 ; 3.231 ; Rise       ; CP              ;
;  d[6]     ; CP         ; 3.258 ; 3.538 ; Rise       ; CP              ;
;  d[7]     ; CP         ; 3.100 ; 3.237 ; Rise       ; CP              ;
; s[*]      ; CP         ; 4.628 ; 4.847 ; Rise       ; CP              ;
;  s[0]     ; CP         ; 4.628 ; 4.847 ; Rise       ; CP              ;
;  s[1]     ; CP         ; 4.420 ; 4.632 ; Rise       ; CP              ;
; d[*]      ; LED        ; 4.861 ; 5.084 ; Fall       ; LED             ;
;  d[0]     ; LED        ; 3.733 ; 3.966 ; Fall       ; LED             ;
;  d[1]     ; LED        ; 4.513 ; 4.722 ; Fall       ; LED             ;
;  d[2]     ; LED        ; 4.188 ; 4.468 ; Fall       ; LED             ;
;  d[3]     ; LED        ; 4.861 ; 5.084 ; Fall       ; LED             ;
;  d[4]     ; LED        ; 4.327 ; 4.600 ; Fall       ; LED             ;
;  d[5]     ; LED        ; 4.017 ; 4.235 ; Fall       ; LED             ;
;  d[6]     ; LED        ; 4.083 ; 4.408 ; Fall       ; LED             ;
;  d[7]     ; LED        ; 4.306 ; 4.461 ; Fall       ; LED             ;
; s[*]      ; LED        ; 5.636 ; 5.834 ; Fall       ; LED             ;
;  s[0]     ; LED        ; 5.636 ; 5.834 ; Fall       ; LED             ;
;  s[1]     ; LED        ; 5.363 ; 5.575 ; Fall       ; LED             ;
; d[*]      ; REG        ; 4.962 ; 5.186 ; Fall       ; REG             ;
;  d[0]     ; REG        ; 3.639 ; 3.872 ; Fall       ; REG             ;
;  d[1]     ; REG        ; 4.481 ; 4.693 ; Fall       ; REG             ;
;  d[2]     ; REG        ; 4.099 ; 4.380 ; Fall       ; REG             ;
;  d[3]     ; REG        ; 4.962 ; 5.186 ; Fall       ; REG             ;
;  d[4]     ; REG        ; 4.087 ; 4.358 ; Fall       ; REG             ;
;  d[5]     ; REG        ; 3.930 ; 4.148 ; Fall       ; REG             ;
;  d[6]     ; REG        ; 4.092 ; 4.417 ; Fall       ; REG             ;
;  d[7]     ; REG        ; 4.423 ; 4.580 ; Fall       ; REG             ;
; s[*]      ; REG        ; 5.604 ; 5.802 ; Fall       ; REG             ;
;  s[0]     ; REG        ; 5.604 ; 5.802 ; Fall       ; REG             ;
;  s[1]     ; REG        ; 5.276 ; 5.488 ; Fall       ; REG             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; d[*]      ; ADDR       ; -2.330 ; -2.551 ; Fall       ; ADDR            ;
;  d[0]     ; ADDR       ; -2.330 ; -2.551 ; Fall       ; ADDR            ;
;  d[1]     ; ADDR       ; -2.941 ; -3.136 ; Fall       ; ADDR            ;
;  d[2]     ; ADDR       ; -2.772 ; -3.044 ; Fall       ; ADDR            ;
;  d[3]     ; ADDR       ; -3.417 ; -3.621 ; Fall       ; ADDR            ;
;  d[4]     ; ADDR       ; -2.659 ; -2.924 ; Fall       ; ADDR            ;
;  d[5]     ; ADDR       ; -2.609 ; -2.811 ; Fall       ; ADDR            ;
;  d[6]     ; ADDR       ; -2.776 ; -3.088 ; Fall       ; ADDR            ;
;  d[7]     ; ADDR       ; -2.994 ; -3.138 ; Fall       ; ADDR            ;
; s[*]      ; ADDR       ; -2.638 ; -2.847 ; Fall       ; ADDR            ;
;  s[0]     ; ADDR       ; -3.046 ; -3.266 ; Fall       ; ADDR            ;
;  s[1]     ; ADDR       ; -2.638 ; -2.847 ; Fall       ; ADDR            ;
; WE        ; CP         ; -1.931 ; -2.105 ; Rise       ; CP              ;
; d[*]      ; CP         ; -2.236 ; -2.428 ; Rise       ; CP              ;
;  d[0]     ; CP         ; -2.272 ; -2.428 ; Rise       ; CP              ;
;  d[1]     ; CP         ; -2.862 ; -3.002 ; Rise       ; CP              ;
;  d[2]     ; CP         ; -2.714 ; -2.932 ; Rise       ; CP              ;
;  d[3]     ; CP         ; -3.326 ; -3.468 ; Rise       ; CP              ;
;  d[4]     ; CP         ; -2.236 ; -2.483 ; Rise       ; CP              ;
;  d[5]     ; CP         ; -2.543 ; -2.686 ; Rise       ; CP              ;
;  d[6]     ; CP         ; -2.715 ; -2.984 ; Rise       ; CP              ;
;  d[7]     ; CP         ; -2.569 ; -2.698 ; Rise       ; CP              ;
; s[*]      ; CP         ; -2.219 ; -2.435 ; Rise       ; CP              ;
;  s[0]     ; CP         ; -2.606 ; -2.829 ; Rise       ; CP              ;
;  s[1]     ; CP         ; -2.219 ; -2.435 ; Rise       ; CP              ;
; d[*]      ; LED        ; -2.302 ; -2.521 ; Fall       ; LED             ;
;  d[0]     ; LED        ; -2.302 ; -2.521 ; Fall       ; LED             ;
;  d[1]     ; LED        ; -2.907 ; -3.099 ; Fall       ; LED             ;
;  d[2]     ; LED        ; -2.744 ; -3.014 ; Fall       ; LED             ;
;  d[3]     ; LED        ; -3.385 ; -3.590 ; Fall       ; LED             ;
;  d[4]     ; LED        ; -2.548 ; -2.810 ; Fall       ; LED             ;
;  d[5]     ; LED        ; -2.577 ; -2.778 ; Fall       ; LED             ;
;  d[6]     ; LED        ; -2.641 ; -2.953 ; Fall       ; LED             ;
;  d[7]     ; LED        ; -2.859 ; -3.005 ; Fall       ; LED             ;
; s[*]      ; LED        ; -2.503 ; -2.712 ; Fall       ; LED             ;
;  s[0]     ; LED        ; -2.913 ; -3.131 ; Fall       ; LED             ;
;  s[1]     ; LED        ; -2.503 ; -2.712 ; Fall       ; LED             ;
; d[*]      ; REG        ; -2.198 ; -2.418 ; Fall       ; REG             ;
;  d[0]     ; REG        ; -2.198 ; -2.418 ; Fall       ; REG             ;
;  d[1]     ; REG        ; -2.833 ; -3.027 ; Fall       ; REG             ;
;  d[2]     ; REG        ; -2.642 ; -2.913 ; Fall       ; REG             ;
;  d[3]     ; REG        ; -3.307 ; -3.513 ; Fall       ; REG             ;
;  d[4]     ; REG        ; -2.631 ; -2.892 ; Fall       ; REG             ;
;  d[5]     ; REG        ; -2.475 ; -2.675 ; Fall       ; REG             ;
;  d[6]     ; REG        ; -2.626 ; -2.939 ; Fall       ; REG             ;
;  d[7]     ; REG        ; -2.962 ; -3.108 ; Fall       ; REG             ;
; s[*]      ; REG        ; -2.489 ; -2.697 ; Fall       ; REG             ;
;  s[0]     ; REG        ; -3.016 ; -3.234 ; Fall       ; REG             ;
;  s[1]     ; REG        ; -2.489 ; -2.697 ; Fall       ; REG             ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; AR_out[*]    ; ADDR       ; 10.755 ; 10.405 ; Fall       ; ADDR            ;
;  AR_out[0]   ; ADDR       ; 7.752  ; 7.512  ; Fall       ; ADDR            ;
;  AR_out[1]   ; ADDR       ; 10.153 ; 10.103 ; Fall       ; ADDR            ;
;  AR_out[2]   ; ADDR       ; 10.294 ; 9.710  ; Fall       ; ADDR            ;
;  AR_out[3]   ; ADDR       ; 10.478 ; 10.177 ; Fall       ; ADDR            ;
;  AR_out[4]   ; ADDR       ; 10.755 ; 10.405 ; Fall       ; ADDR            ;
;  AR_out[5]   ; ADDR       ; 8.849  ; 8.418  ; Fall       ; ADDR            ;
;  AR_out[6]   ; ADDR       ; 10.139 ; 9.880  ; Fall       ; ADDR            ;
;  AR_out[7]   ; ADDR       ; 9.129  ; 8.771  ; Fall       ; ADDR            ;
; bus_res[*]   ; ADDR       ; 12.497 ; 12.298 ; Fall       ; ADDR            ;
;  bus_res[0]  ; ADDR       ; 9.486  ; 9.290  ; Fall       ; ADDR            ;
;  bus_res[1]  ; ADDR       ; 10.778 ; 10.581 ; Fall       ; ADDR            ;
;  bus_res[2]  ; ADDR       ; 10.117 ; 9.760  ; Fall       ; ADDR            ;
;  bus_res[3]  ; ADDR       ; 9.485  ; 9.163  ; Fall       ; ADDR            ;
;  bus_res[4]  ; ADDR       ; 10.079 ; 9.650  ; Fall       ; ADDR            ;
;  bus_res[5]  ; ADDR       ; 12.497 ; 12.298 ; Fall       ; ADDR            ;
;  bus_res[6]  ; ADDR       ; 10.729 ; 10.336 ; Fall       ; ADDR            ;
;  bus_res[7]  ; ADDR       ; 9.306  ; 9.082  ; Fall       ; ADDR            ;
; SRAM_out[*]  ; CP         ; 12.042 ; 11.795 ; Rise       ; CP              ;
;  SRAM_out[0] ; CP         ; 10.028 ; 9.647  ; Rise       ; CP              ;
;  SRAM_out[1] ; CP         ; 11.501 ; 11.422 ; Rise       ; CP              ;
;  SRAM_out[2] ; CP         ; 10.389 ; 9.913  ; Rise       ; CP              ;
;  SRAM_out[3] ; CP         ; 12.042 ; 11.795 ; Rise       ; CP              ;
;  SRAM_out[4] ; CP         ; 9.656  ; 9.222  ; Rise       ; CP              ;
;  SRAM_out[5] ; CP         ; 9.077  ; 8.769  ; Rise       ; CP              ;
;  SRAM_out[6] ; CP         ; 9.100  ; 8.885  ; Rise       ; CP              ;
;  SRAM_out[7] ; CP         ; 10.062 ; 9.627  ; Rise       ; CP              ;
; bus_res[*]   ; CP         ; 11.727 ; 11.475 ; Rise       ; CP              ;
;  bus_res[0]  ; CP         ; 10.274 ; 10.085 ; Rise       ; CP              ;
;  bus_res[1]  ; CP         ; 11.110 ; 10.847 ; Rise       ; CP              ;
;  bus_res[2]  ; CP         ; 10.936 ; 10.586 ; Rise       ; CP              ;
;  bus_res[3]  ; CP         ; 10.214 ; 9.842  ; Rise       ; CP              ;
;  bus_res[4]  ; CP         ; 10.528 ; 10.106 ; Rise       ; CP              ;
;  bus_res[5]  ; CP         ; 11.727 ; 11.475 ; Rise       ; CP              ;
;  bus_res[6]  ; CP         ; 11.444 ; 11.051 ; Rise       ; CP              ;
;  bus_res[7]  ; CP         ; 9.721  ; 9.482  ; Rise       ; CP              ;
; out[*]       ; LED        ; 11.406 ; 11.170 ; Fall       ; LED             ;
;  out[0]      ; LED        ; 11.406 ; 11.170 ; Fall       ; LED             ;
;  out[1]      ; LED        ; 10.585 ; 10.614 ; Fall       ; LED             ;
;  out[2]      ; LED        ; 11.284 ; 11.158 ; Fall       ; LED             ;
;  out[3]      ; LED        ; 9.506  ; 9.373  ; Fall       ; LED             ;
;  out[4]      ; LED        ; 8.566  ; 8.278  ; Fall       ; LED             ;
;  out[5]      ; LED        ; 10.101 ; 10.008 ; Fall       ; LED             ;
;  out[6]      ; LED        ; 11.076 ; 10.992 ; Fall       ; LED             ;
;  out[7]      ; LED        ; 9.315  ; 9.120  ; Fall       ; LED             ;
; R0_out[*]    ; REG        ; 9.180  ; 8.947  ; Fall       ; REG             ;
;  R0_out[0]   ; REG        ; 8.328  ; 8.094  ; Fall       ; REG             ;
;  R0_out[1]   ; REG        ; 8.485  ; 8.331  ; Fall       ; REG             ;
;  R0_out[2]   ; REG        ; 8.946  ; 8.913  ; Fall       ; REG             ;
;  R0_out[3]   ; REG        ; 8.265  ; 8.014  ; Fall       ; REG             ;
;  R0_out[4]   ; REG        ; 9.180  ; 8.947  ; Fall       ; REG             ;
;  R0_out[5]   ; REG        ; 8.177  ; 8.043  ; Fall       ; REG             ;
;  R0_out[6]   ; REG        ; 9.041  ; 8.679  ; Fall       ; REG             ;
;  R0_out[7]   ; REG        ; 8.160  ; 7.896  ; Fall       ; REG             ;
; bus_res[*]   ; REG        ; 12.229 ; 12.030 ; Fall       ; REG             ;
;  bus_res[0]  ; REG        ; 8.984  ; 8.836  ; Fall       ; REG             ;
;  bus_res[1]  ; REG        ; 10.725 ; 10.528 ; Fall       ; REG             ;
;  bus_res[2]  ; REG        ; 9.626  ; 9.316  ; Fall       ; REG             ;
;  bus_res[3]  ; REG        ; 9.414  ; 9.099  ; Fall       ; REG             ;
;  bus_res[4]  ; REG        ; 9.475  ; 9.096  ; Fall       ; REG             ;
;  bus_res[5]  ; REG        ; 12.229 ; 12.030 ; Fall       ; REG             ;
;  bus_res[6]  ; REG        ; 10.226 ; 9.874  ; Fall       ; REG             ;
;  bus_res[7]  ; REG        ; 9.157  ; 8.940  ; Fall       ; REG             ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; AR_out[*]    ; ADDR       ; 7.584  ; 7.350  ; Fall       ; ADDR            ;
;  AR_out[0]   ; ADDR       ; 7.584  ; 7.350  ; Fall       ; ADDR            ;
;  AR_out[1]   ; ADDR       ; 9.951  ; 9.905  ; Fall       ; ADDR            ;
;  AR_out[2]   ; ADDR       ; 10.031 ; 9.469  ; Fall       ; ADDR            ;
;  AR_out[3]   ; ADDR       ; 10.262 ; 9.976  ; Fall       ; ADDR            ;
;  AR_out[4]   ; ADDR       ; 10.523 ; 10.190 ; Fall       ; ADDR            ;
;  AR_out[5]   ; ADDR       ; 8.635  ; 8.218  ; Fall       ; ADDR            ;
;  AR_out[6]   ; ADDR       ; 9.932  ; 9.686  ; Fall       ; ADDR            ;
;  AR_out[7]   ; ADDR       ; 8.905  ; 8.558  ; Fall       ; ADDR            ;
; bus_res[*]   ; ADDR       ; 9.041  ; 8.830  ; Fall       ; ADDR            ;
;  bus_res[0]  ; ADDR       ; 9.154  ; 8.969  ; Fall       ; ADDR            ;
;  bus_res[1]  ; ADDR       ; 10.418 ; 10.220 ; Fall       ; ADDR            ;
;  bus_res[2]  ; ADDR       ; 9.771  ; 9.429  ; Fall       ; ADDR            ;
;  bus_res[3]  ; ADDR       ; 9.214  ; 8.908  ; Fall       ; ADDR            ;
;  bus_res[4]  ; ADDR       ; 9.722  ; 9.314  ; Fall       ; ADDR            ;
;  bus_res[5]  ; ADDR       ; 11.996 ; 11.800 ; Fall       ; ADDR            ;
;  bus_res[6]  ; ADDR       ; 10.413 ; 10.025 ; Fall       ; ADDR            ;
;  bus_res[7]  ; ADDR       ; 9.041  ; 8.830  ; Fall       ; ADDR            ;
; SRAM_out[*]  ; CP         ; 8.871  ; 8.573  ; Rise       ; CP              ;
;  SRAM_out[0] ; CP         ; 9.776  ; 9.407  ; Rise       ; CP              ;
;  SRAM_out[1] ; CP         ; 11.253 ; 11.180 ; Rise       ; CP              ;
;  SRAM_out[2] ; CP         ; 10.131 ; 9.672  ; Rise       ; CP              ;
;  SRAM_out[3] ; CP         ; 11.772 ; 11.538 ; Rise       ; CP              ;
;  SRAM_out[4] ; CP         ; 9.426  ; 9.008  ; Rise       ; CP              ;
;  SRAM_out[5] ; CP         ; 8.871  ; 8.573  ; Rise       ; CP              ;
;  SRAM_out[6] ; CP         ; 8.893  ; 8.685  ; Rise       ; CP              ;
;  SRAM_out[7] ; CP         ; 9.808  ; 9.388  ; Rise       ; CP              ;
; bus_res[*]   ; CP         ; 9.482  ; 9.249  ; Rise       ; CP              ;
;  bus_res[0]  ; CP         ; 9.929  ; 9.736  ; Rise       ; CP              ;
;  bus_res[1]  ; CP         ; 10.821 ; 10.568 ; Rise       ; CP              ;
;  bus_res[2]  ; CP         ; 10.567 ; 10.220 ; Rise       ; CP              ;
;  bus_res[3]  ; CP         ; 9.955  ; 9.594  ; Rise       ; CP              ;
;  bus_res[4]  ; CP         ; 10.204 ; 9.788  ; Rise       ; CP              ;
;  bus_res[5]  ; CP         ; 11.464 ; 11.225 ; Rise       ; CP              ;
;  bus_res[6]  ; CP         ; 11.030 ; 10.642 ; Rise       ; CP              ;
;  bus_res[7]  ; CP         ; 9.482  ; 9.249  ; Rise       ; CP              ;
; out[*]       ; LED        ; 8.356  ; 8.077  ; Fall       ; LED             ;
;  out[0]      ; LED        ; 11.148 ; 10.924 ; Fall       ; LED             ;
;  out[1]      ; LED        ; 10.361 ; 10.392 ; Fall       ; LED             ;
;  out[2]      ; LED        ; 11.032 ; 10.914 ; Fall       ; LED             ;
;  out[3]      ; LED        ; 9.324  ; 9.198  ; Fall       ; LED             ;
;  out[4]      ; LED        ; 8.356  ; 8.077  ; Fall       ; LED             ;
;  out[5]      ; LED        ; 9.901  ; 9.814  ; Fall       ; LED             ;
;  out[6]      ; LED        ; 10.814 ; 10.737 ; Fall       ; LED             ;
;  out[7]      ; LED        ; 9.061  ; 8.870  ; Fall       ; LED             ;
; R0_out[*]    ; REG        ; 7.975  ; 7.718  ; Fall       ; REG             ;
;  R0_out[0]   ; REG        ; 8.114  ; 7.886  ; Fall       ; REG             ;
;  R0_out[1]   ; REG        ; 8.287  ; 8.138  ; Fall       ; REG             ;
;  R0_out[2]   ; REG        ; 8.769  ; 8.740  ; Fall       ; REG             ;
;  R0_out[3]   ; REG        ; 8.069  ; 7.824  ; Fall       ; REG             ;
;  R0_out[4]   ; REG        ; 8.960  ; 8.735  ; Fall       ; REG             ;
;  R0_out[5]   ; REG        ; 7.976  ; 7.846  ; Fall       ; REG             ;
;  R0_out[6]   ; REG        ; 8.797  ; 8.447  ; Fall       ; REG             ;
;  R0_out[7]   ; REG        ; 7.975  ; 7.718  ; Fall       ; REG             ;
; bus_res[*]   ; REG        ; 8.744  ; 8.598  ; Fall       ; REG             ;
;  bus_res[0]  ; REG        ; 8.744  ; 8.598  ; Fall       ; REG             ;
;  bus_res[1]  ; REG        ; 10.331 ; 10.133 ; Fall       ; REG             ;
;  bus_res[2]  ; REG        ; 9.359  ; 9.058  ; Fall       ; REG             ;
;  bus_res[3]  ; REG        ; 9.170  ; 8.856  ; Fall       ; REG             ;
;  bus_res[4]  ; REG        ; 9.236  ; 8.869  ; Fall       ; REG             ;
;  bus_res[5]  ; REG        ; 11.724 ; 11.528 ; Fall       ; REG             ;
;  bus_res[6]  ; REG        ; 9.935  ; 9.594  ; Fall       ; REG             ;
;  bus_res[7]  ; REG        ; 8.930  ; 8.711  ; Fall       ; REG             ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; d[0]       ; bus_res[0]  ; 10.311 ;        ;        ; 10.392 ;
; d[1]       ; bus_res[1]  ; 11.962 ;        ;        ; 12.011 ;
; d[2]       ; bus_res[2]  ; 11.437 ;        ;        ; 11.403 ;
; d[3]       ; bus_res[3]  ; 11.621 ;        ;        ; 11.565 ;
; d[4]       ; bus_res[4]  ; 11.244 ;        ;        ; 11.131 ;
; d[5]       ; bus_res[5]  ; 12.304 ;        ;        ; 12.358 ;
; d[6]       ; bus_res[6]  ; 12.024 ;        ;        ; 11.992 ;
; d[7]       ; bus_res[7]  ; 10.998 ;        ;        ; 10.972 ;
; s[0]       ; bus_res[0]  ; 11.422 ; 11.226 ; 11.620 ; 11.431 ;
; s[0]       ; bus_res[1]  ; 13.085 ; 12.888 ; 13.283 ; 13.086 ;
; s[0]       ; bus_res[2]  ; 12.524 ; 12.167 ; 12.714 ; 12.364 ;
; s[0]       ; bus_res[3]  ; 12.032 ; 11.710 ; 12.265 ; 11.943 ;
; s[0]       ; bus_res[4]  ; 12.168 ; 11.739 ; 12.389 ; 11.967 ;
; s[0]       ; bus_res[5]  ; 13.858 ; 13.659 ; 14.077 ; 13.878 ;
; s[0]       ; bus_res[6]  ; 12.764 ; 12.364 ; 13.009 ; 12.609 ;
; s[0]       ; bus_res[7]  ; 11.548 ; 11.324 ; 11.792 ; 11.568 ;
; s[1]       ; bus_res[0]  ; 11.306 ; 11.117 ; 11.517 ; 11.321 ;
; s[1]       ; bus_res[1]  ; 12.732 ; 12.535 ; 12.933 ; 12.736 ;
; s[1]       ; bus_res[2]  ; 11.949 ; 11.599 ; 12.163 ; 11.806 ;
; s[1]       ; bus_res[3]  ; 11.685 ; 11.363 ; 11.910 ; 11.588 ;
; s[1]       ; bus_res[4]  ; 11.743 ; 11.321 ; 11.959 ; 11.530 ;
; s[1]       ; bus_res[5]  ; 13.650 ; 13.451 ; 13.862 ; 13.663 ;
; s[1]       ; bus_res[6]  ; 12.548 ; 12.148 ; 12.797 ; 12.397 ;
; s[1]       ; bus_res[7]  ; 11.333 ; 11.109 ; 11.580 ; 11.356 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; d[0]       ; bus_res[0]  ; 10.023 ;        ;        ; 10.093 ;
; d[1]       ; bus_res[1]  ; 11.622 ;        ;        ; 11.660 ;
; d[2]       ; bus_res[2]  ; 11.105 ;        ;        ; 11.071 ;
; d[3]       ; bus_res[3]  ; 11.289 ;        ;        ; 11.223 ;
; d[4]       ; bus_res[4]  ; 10.919 ;        ;        ; 10.809 ;
; d[5]       ; bus_res[5]  ; 12.001 ;        ;        ; 12.048 ;
; d[6]       ; bus_res[6]  ; 11.670 ;        ;        ; 11.637 ;
; d[7]       ; bus_res[7]  ; 10.691 ;        ;        ; 10.660 ;
; s[0]       ; bus_res[0]  ; 10.988 ; 10.803 ; 11.170 ; 10.977 ;
; s[0]       ; bus_res[1]  ; 12.100 ; 11.898 ; 12.236 ; 12.087 ;
; s[0]       ; bus_res[2]  ; 12.047 ; 11.708 ; 12.231 ; 11.884 ;
; s[0]       ; bus_res[3]  ; 11.264 ; 10.946 ; 11.424 ; 11.159 ;
; s[0]       ; bus_res[4]  ; 11.704 ; 11.296 ; 11.909 ; 11.493 ;
; s[0]       ; bus_res[5]  ; 12.810 ; 12.610 ; 12.947 ; 12.800 ;
; s[0]       ; bus_res[6]  ; 12.307 ; 11.927 ; 12.523 ; 12.135 ;
; s[0]       ; bus_res[7]  ; 10.786 ; 10.568 ; 10.963 ; 10.791 ;
; s[1]       ; bus_res[0]  ; 10.941 ; 10.744 ; 11.024 ; 10.880 ;
; s[1]       ; bus_res[1]  ; 12.299 ; 12.109 ; 12.453 ; 12.255 ;
; s[1]       ; bus_res[2]  ; 11.352 ; 11.006 ; 11.507 ; 11.207 ;
; s[1]       ; bus_res[3]  ; 11.271 ; 10.965 ; 11.468 ; 11.154 ;
; s[1]       ; bus_res[4]  ; 10.960 ; 10.545 ; 11.130 ; 10.761 ;
; s[1]       ; bus_res[5]  ; 13.216 ; 13.020 ; 13.352 ; 13.156 ;
; s[1]       ; bus_res[6]  ; 11.574 ; 11.187 ; 11.741 ; 11.400 ;
; s[1]       ; bus_res[7]  ; 10.942 ; 10.731 ; 11.152 ; 10.933 ;
+------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 250.19 MHz ; 250.0 MHz       ; ADDR       ; limit due to minimum period restriction (max I/O toggle rate) ;
; 275.25 MHz ; 250.0 MHz       ; REG        ; limit due to minimum period restriction (max I/O toggle rate) ;
; 302.02 MHz ; 238.04 MHz      ; CP         ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; ADDR  ; -3.005 ; -22.619           ;
; LED   ; -3.001 ; -22.592           ;
; REG   ; -2.933 ; -22.255           ;
; CP    ; -2.676 ; -22.139           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; LED   ; 0.789 ; 0.000             ;
; REG   ; 0.835 ; 0.000             ;
; ADDR  ; 0.886 ; 0.000             ;
; CP    ; 0.915 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width                                                                                                                                                                 ;
+--------+--------------+----------------+-------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; CCPP  ; Type             ; Clock ; Clock Edge ; Target                                                                                                          ;
+--------+--------------+----------------+-------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; 0.000 ; Min Period       ; CP    ; Rise       ; lpm_ram_dq0:SRAM|altsyncram:altsyncram_component|altsyncram_9df1:auto_generated|q_a[0]                          ;
; -3.201 ; 1.000        ; 4.201          ; 0.000 ; Min Period       ; CP    ; Rise       ; lpm_ram_dq0:SRAM|altsyncram:altsyncram_component|altsyncram_9df1:auto_generated|q_a[1]                          ;
; -3.201 ; 1.000        ; 4.201          ; 0.000 ; Min Period       ; CP    ; Rise       ; lpm_ram_dq0:SRAM|altsyncram:altsyncram_component|altsyncram_9df1:auto_generated|q_a[2]                          ;
; -3.201 ; 1.000        ; 4.201          ; 0.000 ; Min Period       ; CP    ; Rise       ; lpm_ram_dq0:SRAM|altsyncram:altsyncram_component|altsyncram_9df1:auto_generated|q_a[3]                          ;
; -3.201 ; 1.000        ; 4.201          ; 0.000 ; Min Period       ; CP    ; Rise       ; lpm_ram_dq0:SRAM|altsyncram:altsyncram_component|altsyncram_9df1:auto_generated|q_a[4]                          ;
; -3.201 ; 1.000        ; 4.201          ; 0.000 ; Min Period       ; CP    ; Rise       ; lpm_ram_dq0:SRAM|altsyncram:altsyncram_component|altsyncram_9df1:auto_generated|q_a[5]                          ;
; -3.201 ; 1.000        ; 4.201          ; 0.000 ; Min Period       ; CP    ; Rise       ; lpm_ram_dq0:SRAM|altsyncram:altsyncram_component|altsyncram_9df1:auto_generated|q_a[6]                          ;
; -3.201 ; 1.000        ; 4.201          ; 0.000 ; Min Period       ; CP    ; Rise       ; lpm_ram_dq0:SRAM|altsyncram:altsyncram_component|altsyncram_9df1:auto_generated|q_a[7]                          ;
; -3.201 ; 1.000        ; 4.201          ; 0.000 ; Min Period       ; CP    ; Rise       ; lpm_ram_dq0:SRAM|altsyncram:altsyncram_component|altsyncram_9df1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; 0.000 ; Min Period       ; CP    ; Rise       ; lpm_ram_dq0:SRAM|altsyncram:altsyncram_component|altsyncram_9df1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; 0.000 ; Min Period       ; CP    ; Rise       ; lpm_ram_dq0:SRAM|altsyncram:altsyncram_component|altsyncram_9df1:auto_generated|ram_block1a0~porta_we_reg       ;
; -3.000 ; 1.000        ; 4.000          ; 0.000 ; Port Rate        ; ADDR  ; Rise       ; ADDR                                                                                                            ;
; -3.000 ; 1.000        ; 4.000          ; 0.000 ; Port Rate        ; CP    ; Rise       ; CP                                                                                                              ;
; -3.000 ; 1.000        ; 4.000          ; 0.000 ; Port Rate        ; LED   ; Rise       ; LED                                                                                                             ;
; -3.000 ; 1.000        ; 4.000          ; 0.000 ; Port Rate        ; REG   ; Rise       ; REG                                                                                                             ;
; 0.183  ; 0.317        ; 0.230          ; 0.096 ; Low Pulse Width  ; CP    ; Rise       ; lpm_ram_dq0:SRAM|altsyncram:altsyncram_component|altsyncram_9df1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.183  ; 0.317        ; 0.230          ; 0.096 ; Low Pulse Width  ; CP    ; Rise       ; lpm_ram_dq0:SRAM|altsyncram:altsyncram_component|altsyncram_9df1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.185  ; 0.318        ; 0.230          ; 0.097 ; Low Pulse Width  ; CP    ; Rise       ; lpm_ram_dq0:SRAM|altsyncram:altsyncram_component|altsyncram_9df1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.190  ; 0.324        ; 0.230          ; 0.096 ; Low Pulse Width  ; CP    ; Rise       ; lpm_ram_dq0:SRAM|altsyncram:altsyncram_component|altsyncram_9df1:auto_generated|q_a[0]                          ;
; 0.190  ; 0.324        ; 0.230          ; 0.096 ; Low Pulse Width  ; CP    ; Rise       ; lpm_ram_dq0:SRAM|altsyncram:altsyncram_component|altsyncram_9df1:auto_generated|q_a[1]                          ;
; 0.190  ; 0.324        ; 0.230          ; 0.096 ; Low Pulse Width  ; CP    ; Rise       ; lpm_ram_dq0:SRAM|altsyncram:altsyncram_component|altsyncram_9df1:auto_generated|q_a[2]                          ;
; 0.190  ; 0.324        ; 0.230          ; 0.096 ; Low Pulse Width  ; CP    ; Rise       ; lpm_ram_dq0:SRAM|altsyncram:altsyncram_component|altsyncram_9df1:auto_generated|q_a[3]                          ;
; 0.190  ; 0.324        ; 0.230          ; 0.096 ; Low Pulse Width  ; CP    ; Rise       ; lpm_ram_dq0:SRAM|altsyncram:altsyncram_component|altsyncram_9df1:auto_generated|q_a[4]                          ;
; 0.190  ; 0.324        ; 0.230          ; 0.096 ; Low Pulse Width  ; CP    ; Rise       ; lpm_ram_dq0:SRAM|altsyncram:altsyncram_component|altsyncram_9df1:auto_generated|q_a[5]                          ;
; 0.190  ; 0.324        ; 0.230          ; 0.096 ; Low Pulse Width  ; CP    ; Rise       ; lpm_ram_dq0:SRAM|altsyncram:altsyncram_component|altsyncram_9df1:auto_generated|q_a[6]                          ;
; 0.190  ; 0.324        ; 0.230          ; 0.096 ; Low Pulse Width  ; CP    ; Rise       ; lpm_ram_dq0:SRAM|altsyncram:altsyncram_component|altsyncram_9df1:auto_generated|q_a[7]                          ;
; 0.342  ; 0.476        ; 0.230          ; 0.096 ; High Pulse Width ; CP    ; Rise       ; lpm_ram_dq0:SRAM|altsyncram:altsyncram_component|altsyncram_9df1:auto_generated|q_a[0]                          ;
; 0.342  ; 0.476        ; 0.230          ; 0.096 ; High Pulse Width ; CP    ; Rise       ; lpm_ram_dq0:SRAM|altsyncram:altsyncram_component|altsyncram_9df1:auto_generated|q_a[1]                          ;
; 0.342  ; 0.476        ; 0.230          ; 0.096 ; High Pulse Width ; CP    ; Rise       ; lpm_ram_dq0:SRAM|altsyncram:altsyncram_component|altsyncram_9df1:auto_generated|q_a[2]                          ;
; 0.342  ; 0.476        ; 0.230          ; 0.096 ; High Pulse Width ; CP    ; Rise       ; lpm_ram_dq0:SRAM|altsyncram:altsyncram_component|altsyncram_9df1:auto_generated|q_a[3]                          ;
; 0.342  ; 0.476        ; 0.230          ; 0.096 ; High Pulse Width ; CP    ; Rise       ; lpm_ram_dq0:SRAM|altsyncram:altsyncram_component|altsyncram_9df1:auto_generated|q_a[4]                          ;
; 0.342  ; 0.476        ; 0.230          ; 0.096 ; High Pulse Width ; CP    ; Rise       ; lpm_ram_dq0:SRAM|altsyncram:altsyncram_component|altsyncram_9df1:auto_generated|q_a[5]                          ;
; 0.342  ; 0.476        ; 0.230          ; 0.096 ; High Pulse Width ; CP    ; Rise       ; lpm_ram_dq0:SRAM|altsyncram:altsyncram_component|altsyncram_9df1:auto_generated|q_a[6]                          ;
; 0.342  ; 0.476        ; 0.230          ; 0.096 ; High Pulse Width ; CP    ; Rise       ; lpm_ram_dq0:SRAM|altsyncram:altsyncram_component|altsyncram_9df1:auto_generated|q_a[7]                          ;
; 0.344  ; 0.477        ; 0.230          ; 0.097 ; High Pulse Width ; CP    ; Rise       ; lpm_ram_dq0:SRAM|altsyncram:altsyncram_component|altsyncram_9df1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.345  ; 0.479        ; 0.230          ; 0.096 ; High Pulse Width ; CP    ; Rise       ; lpm_ram_dq0:SRAM|altsyncram:altsyncram_component|altsyncram_9df1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.345  ; 0.479        ; 0.230          ; 0.096 ; High Pulse Width ; CP    ; Rise       ; lpm_ram_dq0:SRAM|altsyncram:altsyncram_component|altsyncram_9df1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.438  ; 0.330        ; 0.000          ; 0.108 ; Low Pulse Width  ; REG   ; Fall       ; lpm_latch0:R0|lpm_latch:lpm_latch_component|latches[6]                                                          ;
; 0.447  ; 0.356        ; 0.000          ; 0.091 ; Low Pulse Width  ; REG   ; Fall       ; lpm_latch0:R0|lpm_latch:lpm_latch_component|latches[1]                                                          ;
; 0.449  ; 0.358        ; 0.000          ; 0.091 ; Low Pulse Width  ; LED   ; Fall       ; lpm_latch0:LED_DISP|lpm_latch:lpm_latch_component|latches[4]                                                    ;
; 0.449  ; 0.358        ; 0.000          ; 0.091 ; Low Pulse Width  ; REG   ; Fall       ; lpm_latch0:R0|lpm_latch:lpm_latch_component|latches[3]                                                          ;
; 0.462  ; 0.462        ; 0.000          ; 0.000 ; Low Pulse Width  ; ADDR  ; Rise       ; ADDR~input|o                                                                                                    ;
; 0.462  ; 0.462        ; 0.000          ; 0.000 ; Low Pulse Width  ; CP    ; Rise       ; CP~input|o                                                                                                      ;
; 0.462  ; 0.462        ; 0.000          ; 0.000 ; Low Pulse Width  ; LED   ; Rise       ; LED~input|o                                                                                                     ;
; 0.462  ; 0.462        ; 0.000          ; 0.000 ; Low Pulse Width  ; REG   ; Rise       ; REG~input|o                                                                                                     ;
; 0.464  ; 0.390        ; 0.000          ; 0.074 ; High Pulse Width ; REG   ; Rise       ; R0|lpm_latch_component|latches[6]|datab                                                                         ;
; 0.464  ; 0.381        ; 0.000          ; 0.083 ; Low Pulse Width  ; LED   ; Fall       ; lpm_latch0:LED_DISP|lpm_latch:lpm_latch_component|latches[1]                                                    ;
; 0.464  ; 0.381        ; 0.000          ; 0.083 ; Low Pulse Width  ; LED   ; Fall       ; lpm_latch0:LED_DISP|lpm_latch:lpm_latch_component|latches[5]                                                    ;
; 0.465  ; 0.458        ; 0.000          ; 0.007 ; Low Pulse Width  ; ADDR  ; Rise       ; ADDR~inputclkctrl|inclk[0]                                                                                      ;
; 0.465  ; 0.458        ; 0.000          ; 0.007 ; Low Pulse Width  ; ADDR  ; Rise       ; ADDR~inputclkctrl|outclk                                                                                        ;
; 0.465  ; 0.458        ; 0.000          ; 0.007 ; Low Pulse Width  ; CP    ; Rise       ; CP~inputclkctrl|inclk[0]                                                                                        ;
; 0.465  ; 0.458        ; 0.000          ; 0.007 ; Low Pulse Width  ; CP    ; Rise       ; CP~inputclkctrl|outclk                                                                                          ;
; 0.465  ; 0.458        ; 0.000          ; 0.007 ; Low Pulse Width  ; LED   ; Rise       ; LED~inputclkctrl|inclk[0]                                                                                       ;
; 0.465  ; 0.458        ; 0.000          ; 0.007 ; Low Pulse Width  ; LED   ; Rise       ; LED~inputclkctrl|outclk                                                                                         ;
; 0.465  ; 0.458        ; 0.000          ; 0.007 ; Low Pulse Width  ; REG   ; Rise       ; REG~inputclkctrl|inclk[0]                                                                                       ;
; 0.465  ; 0.458        ; 0.000          ; 0.007 ; Low Pulse Width  ; REG   ; Rise       ; REG~inputclkctrl|outclk                                                                                         ;
; 0.466  ; 0.383        ; 0.000          ; 0.083 ; Low Pulse Width  ; REG   ; Fall       ; lpm_latch0:R0|lpm_latch:lpm_latch_component|latches[4]                                                          ;
; 0.467  ; 0.384        ; 0.000          ; 0.083 ; Low Pulse Width  ; LED   ; Fall       ; lpm_latch0:LED_DISP|lpm_latch:lpm_latch_component|latches[0]                                                    ;
; 0.467  ; 0.383        ; 0.000          ; 0.084 ; Low Pulse Width  ; REG   ; Fall       ; lpm_latch0:R0|lpm_latch:lpm_latch_component|latches[7]                                                          ;
; 0.468  ; 0.412        ; 0.000          ; 0.056 ; Low Pulse Width  ; CP    ; Rise       ; SRAM|altsyncram_component|auto_generated|ram_block1a0|clk0                                                      ;
; 0.468  ; 0.384        ; 0.000          ; 0.084 ; Low Pulse Width  ; LED   ; Fall       ; lpm_latch0:LED_DISP|lpm_latch:lpm_latch_component|latches[2]                                                    ;
; 0.468  ; 0.384        ; 0.000          ; 0.084 ; Low Pulse Width  ; LED   ; Fall       ; lpm_latch0:LED_DISP|lpm_latch:lpm_latch_component|latches[3]                                                    ;
; 0.473  ; 0.365        ; 0.000          ; 0.108 ; Low Pulse Width  ; REG   ; Fall       ; lpm_latch0:R0|lpm_latch:lpm_latch_component|latches[5]                                                          ;
; 0.475  ; 0.367        ; 0.000          ; 0.108 ; Low Pulse Width  ; LED   ; Fall       ; lpm_latch0:LED_DISP|lpm_latch:lpm_latch_component|latches[6]                                                    ;
; 0.475  ; 0.366        ; 0.000          ; 0.109 ; Low Pulse Width  ; LED   ; Fall       ; lpm_latch0:LED_DISP|lpm_latch:lpm_latch_component|latches[7]                                                    ;
; 0.475  ; 0.367        ; 0.000          ; 0.108 ; Low Pulse Width  ; REG   ; Fall       ; lpm_latch0:R0|lpm_latch:lpm_latch_component|latches[0]                                                          ;
; 0.475  ; 0.366        ; 0.000          ; 0.109 ; Low Pulse Width  ; REG   ; Fall       ; lpm_latch0:R0|lpm_latch:lpm_latch_component|latches[2]                                                          ;
; 0.480  ; 0.408        ; 0.000          ; 0.072 ; High Pulse Width ; LED   ; Rise       ; LED_DISP|lpm_latch_component|latches[1]|datac                                                                   ;
; 0.480  ; 0.408        ; 0.000          ; 0.072 ; High Pulse Width ; LED   ; Rise       ; LED_DISP|lpm_latch_component|latches[5]|datac                                                                   ;
; 0.482  ; 0.410        ; 0.000          ; 0.072 ; High Pulse Width ; REG   ; Rise       ; R0|lpm_latch_component|latches[4]|datac                                                                         ;
; 0.482  ; 0.400        ; 0.000          ; 0.082 ; Low Pulse Width  ; ADDR  ; Fall       ; lpm_latch0:AR|lpm_latch:lpm_latch_component|latches[1]                                                          ;
; 0.483  ; 0.411        ; 0.000          ; 0.072 ; High Pulse Width ; LED   ; Rise       ; LED_DISP|lpm_latch_component|latches[0]|datac                                                                   ;
; 0.483  ; 0.410        ; 0.000          ; 0.073 ; High Pulse Width ; REG   ; Rise       ; R0|lpm_latch_component|latches[7]|datac                                                                         ;
; 0.483  ; 0.401        ; 0.000          ; 0.082 ; Low Pulse Width  ; ADDR  ; Fall       ; lpm_latch0:AR|lpm_latch:lpm_latch_component|latches[3]                                                          ;
; 0.483  ; 0.401        ; 0.000          ; 0.082 ; Low Pulse Width  ; ADDR  ; Fall       ; lpm_latch0:AR|lpm_latch:lpm_latch_component|latches[5]                                                          ;
; 0.483  ; 0.401        ; 0.000          ; 0.082 ; Low Pulse Width  ; ADDR  ; Fall       ; lpm_latch0:AR|lpm_latch:lpm_latch_component|latches[6]                                                          ;
; 0.483  ; 0.401        ; 0.000          ; 0.082 ; Low Pulse Width  ; ADDR  ; Fall       ; lpm_latch0:AR|lpm_latch:lpm_latch_component|latches[7]                                                          ;
; 0.484  ; 0.411        ; 0.000          ; 0.073 ; High Pulse Width ; LED   ; Rise       ; LED_DISP|lpm_latch_component|latches[2]|datac                                                                   ;
; 0.484  ; 0.411        ; 0.000          ; 0.073 ; High Pulse Width ; LED   ; Rise       ; LED_DISP|lpm_latch_component|latches[3]|datac                                                                   ;
; 0.484  ; 0.402        ; 0.000          ; 0.082 ; Low Pulse Width  ; ADDR  ; Fall       ; lpm_latch0:AR|lpm_latch:lpm_latch_component|latches[0]                                                          ;
; 0.484  ; 0.401        ; 0.000          ; 0.083 ; Low Pulse Width  ; ADDR  ; Fall       ; lpm_latch0:AR|lpm_latch:lpm_latch_component|latches[2]                                                          ;
; 0.484  ; 0.401        ; 0.000          ; 0.083 ; Low Pulse Width  ; ADDR  ; Fall       ; lpm_latch0:AR|lpm_latch:lpm_latch_component|latches[4]                                                          ;
; 0.496  ; 0.424        ; 0.000          ; 0.072 ; High Pulse Width ; REG   ; Rise       ; R0|lpm_latch_component|latches[1]|dataa                                                                         ;
; 0.497  ; 0.424        ; 0.000          ; 0.073 ; High Pulse Width ; REG   ; Rise       ; R0|lpm_latch_component|latches[5]|dataa                                                                         ;
; 0.498  ; 0.427        ; 0.000          ; 0.071 ; Low Pulse Width  ; ADDR  ; Rise       ; AR|lpm_latch_component|latches[0]|datac                                                                         ;
; 0.498  ; 0.427        ; 0.000          ; 0.071 ; High Pulse Width ; ADDR  ; Rise       ; AR|lpm_latch_component|latches[1]|datac                                                                         ;
; 0.499  ; 0.427        ; 0.000          ; 0.072 ; Low Pulse Width  ; ADDR  ; Rise       ; AR|lpm_latch_component|latches[2]|datac                                                                         ;
; 0.499  ; 0.428        ; 0.000          ; 0.071 ; High Pulse Width ; ADDR  ; Rise       ; AR|lpm_latch_component|latches[3]|datac                                                                         ;
; 0.499  ; 0.428        ; 0.000          ; 0.071 ; Low Pulse Width  ; ADDR  ; Rise       ; AR|lpm_latch_component|latches[3]|datac                                                                         ;
; 0.499  ; 0.427        ; 0.000          ; 0.072 ; Low Pulse Width  ; ADDR  ; Rise       ; AR|lpm_latch_component|latches[4]|datac                                                                         ;
; 0.499  ; 0.428        ; 0.000          ; 0.071 ; High Pulse Width ; ADDR  ; Rise       ; AR|lpm_latch_component|latches[5]|datac                                                                         ;
; 0.499  ; 0.428        ; 0.000          ; 0.071 ; High Pulse Width ; ADDR  ; Rise       ; AR|lpm_latch_component|latches[6]|datac                                                                         ;
; 0.499  ; 0.428        ; 0.000          ; 0.071 ; Low Pulse Width  ; ADDR  ; Rise       ; AR|lpm_latch_component|latches[6]|datac                                                                         ;
; 0.499  ; 0.428        ; 0.000          ; 0.071 ; High Pulse Width ; ADDR  ; Rise       ; AR|lpm_latch_component|latches[7]|datac                                                                         ;
; 0.499  ; 0.428        ; 0.000          ; 0.071 ; Low Pulse Width  ; ADDR  ; Rise       ; AR|lpm_latch_component|latches[7]|datac                                                                         ;
; 0.499  ; 0.426        ; 0.000          ; 0.073 ; High Pulse Width ; LED   ; Rise       ; LED_DISP|lpm_latch_component|latches[4]|dataa                                                                   ;
; 0.499  ; 0.426        ; 0.000          ; 0.073 ; High Pulse Width ; LED   ; Rise       ; LED_DISP|lpm_latch_component|latches[6]|dataa                                                                   ;
; 0.499  ; 0.425        ; 0.000          ; 0.074 ; High Pulse Width ; LED   ; Rise       ; LED_DISP|lpm_latch_component|latches[7]|dataa                                                                   ;
; 0.499  ; 0.426        ; 0.000          ; 0.073 ; High Pulse Width ; REG   ; Rise       ; R0|lpm_latch_component|latches[0]|dataa                                                                         ;
; 0.499  ; 0.425        ; 0.000          ; 0.074 ; High Pulse Width ; REG   ; Rise       ; R0|lpm_latch_component|latches[2]|dataa                                                                         ;
+--------+--------------+----------------+-------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; d[*]      ; ADDR       ; 4.531 ; 4.506 ; Fall       ; ADDR            ;
;  d[0]     ; ADDR       ; 3.463 ; 3.504 ; Fall       ; ADDR            ;
;  d[1]     ; ADDR       ; 4.060 ; 4.068 ; Fall       ; ADDR            ;
;  d[2]     ; ADDR       ; 3.893 ; 3.947 ; Fall       ; ADDR            ;
;  d[3]     ; ADDR       ; 4.531 ; 4.506 ; Fall       ; ADDR            ;
;  d[4]     ; ADDR       ; 3.802 ; 3.844 ; Fall       ; ADDR            ;
;  d[5]     ; ADDR       ; 3.706 ; 3.721 ; Fall       ; ADDR            ;
;  d[6]     ; ADDR       ; 3.895 ; 4.012 ; Fall       ; ADDR            ;
;  d[7]     ; ADDR       ; 4.105 ; 4.037 ; Fall       ; ADDR            ;
; s[*]      ; ADDR       ; 5.200 ; 5.233 ; Fall       ; ADDR            ;
;  s[0]     ; ADDR       ; 5.200 ; 5.233 ; Fall       ; ADDR            ;
;  s[1]     ; ADDR       ; 5.001 ; 5.031 ; Fall       ; ADDR            ;
; WE        ; CP         ; 2.245 ; 2.258 ; Rise       ; CP              ;
; d[*]      ; CP         ; 3.642 ; 3.526 ; Rise       ; CP              ;
;  d[0]     ; CP         ; 2.605 ; 2.548 ; Rise       ; CP              ;
;  d[1]     ; CP         ; 3.174 ; 3.095 ; Rise       ; CP              ;
;  d[2]     ; CP         ; 3.042 ; 3.009 ; Rise       ; CP              ;
;  d[3]     ; CP         ; 3.642 ; 3.526 ; Rise       ; CP              ;
;  d[4]     ; CP         ; 2.571 ; 2.589 ; Rise       ; CP              ;
;  d[5]     ; CP         ; 2.859 ; 2.784 ; Rise       ; CP              ;
;  d[6]     ; CP         ; 3.028 ; 3.069 ; Rise       ; CP              ;
;  d[7]     ; CP         ; 2.880 ; 2.789 ; Rise       ; CP              ;
; s[*]      ; CP         ; 4.353 ; 4.386 ; Rise       ; CP              ;
;  s[0]     ; CP         ; 4.353 ; 4.386 ; Rise       ; CP              ;
;  s[1]     ; CP         ; 4.154 ; 4.184 ; Rise       ; CP              ;
; d[*]      ; LED        ; 4.491 ; 4.468 ; Fall       ; LED             ;
;  d[0]     ; LED        ; 3.419 ; 3.459 ; Fall       ; LED             ;
;  d[1]     ; LED        ; 4.191 ; 4.198 ; Fall       ; LED             ;
;  d[2]     ; LED        ; 3.856 ; 3.909 ; Fall       ; LED             ;
;  d[3]     ; LED        ; 4.491 ; 4.468 ; Fall       ; LED             ;
;  d[4]     ; LED        ; 4.030 ; 4.071 ; Fall       ; LED             ;
;  d[5]     ; LED        ; 3.684 ; 3.700 ; Fall       ; LED             ;
;  d[6]     ; LED        ; 3.757 ; 3.875 ; Fall       ; LED             ;
;  d[7]     ; LED        ; 3.974 ; 3.908 ; Fall       ; LED             ;
; s[*]      ; LED        ; 5.278 ; 5.273 ; Fall       ; LED             ;
;  s[0]     ; LED        ; 5.278 ; 5.273 ; Fall       ; LED             ;
;  s[1]     ; LED        ; 4.979 ; 5.009 ; Fall       ; LED             ;
; d[*]      ; REG        ; 4.592 ; 4.568 ; Fall       ; REG             ;
;  d[0]     ; REG        ; 3.342 ; 3.382 ; Fall       ; REG             ;
;  d[1]     ; REG        ; 4.123 ; 4.131 ; Fall       ; REG             ;
;  d[2]     ; REG        ; 3.784 ; 3.837 ; Fall       ; REG             ;
;  d[3]     ; REG        ; 4.592 ; 4.568 ; Fall       ; REG             ;
;  d[4]     ; REG        ; 3.765 ; 3.806 ; Fall       ; REG             ;
;  d[5]     ; REG        ; 3.616 ; 3.631 ; Fall       ; REG             ;
;  d[6]     ; REG        ; 3.769 ; 3.886 ; Fall       ; REG             ;
;  d[7]     ; REG        ; 4.074 ; 4.008 ; Fall       ; REG             ;
; s[*]      ; REG        ; 5.210 ; 5.205 ; Fall       ; REG             ;
;  s[0]     ; REG        ; 5.210 ; 5.205 ; Fall       ; REG             ;
;  s[1]     ; REG        ; 4.911 ; 4.941 ; Fall       ; REG             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; d[*]      ; ADDR       ; -2.137 ; -2.175 ; Fall       ; ADDR            ;
;  d[0]     ; ADDR       ; -2.137 ; -2.175 ; Fall       ; ADDR            ;
;  d[1]     ; ADDR       ; -2.709 ; -2.712 ; Fall       ; ADDR            ;
;  d[2]     ; ADDR       ; -2.562 ; -2.617 ; Fall       ; ADDR            ;
;  d[3]     ; ADDR       ; -3.172 ; -3.143 ; Fall       ; ADDR            ;
;  d[4]     ; ADDR       ; -2.462 ; -2.504 ; Fall       ; ADDR            ;
;  d[5]     ; ADDR       ; -2.396 ; -2.405 ; Fall       ; ADDR            ;
;  d[6]     ; ADDR       ; -2.552 ; -2.667 ; Fall       ; ADDR            ;
;  d[7]     ; ADDR       ; -2.765 ; -2.698 ; Fall       ; ADDR            ;
; s[*]      ; ADDR       ; -2.413 ; -2.457 ; Fall       ; ADDR            ;
;  s[0]     ; ADDR       ; -2.797 ; -2.838 ; Fall       ; ADDR            ;
;  s[1]     ; ADDR       ; -2.413 ; -2.457 ; Fall       ; ADDR            ;
; WE        ; CP         ; -1.772 ; -1.781 ; Rise       ; CP              ;
; d[*]      ; CP         ; -2.096 ; -2.073 ; Rise       ; CP              ;
;  d[0]     ; CP         ; -2.128 ; -2.073 ; Rise       ; CP              ;
;  d[1]     ; CP         ; -2.679 ; -2.598 ; Rise       ; CP              ;
;  d[2]     ; CP         ; -2.550 ; -2.520 ; Rise       ; CP              ;
;  d[3]     ; CP         ; -3.129 ; -3.012 ; Rise       ; CP              ;
;  d[4]     ; CP         ; -2.096 ; -2.116 ; Rise       ; CP              ;
;  d[5]     ; CP         ; -2.378 ; -2.300 ; Rise       ; CP              ;
;  d[6]     ; CP         ; -2.536 ; -2.578 ; Rise       ; CP              ;
;  d[7]     ; CP         ; -2.398 ; -2.310 ; Rise       ; CP              ;
; s[*]      ; CP         ; -2.044 ; -2.091 ; Rise       ; CP              ;
;  s[0]     ; CP         ; -2.409 ; -2.450 ; Rise       ; CP              ;
;  s[1]     ; CP         ; -2.044 ; -2.091 ; Rise       ; CP              ;
; d[*]      ; LED        ; -2.113 ; -2.150 ; Fall       ; LED             ;
;  d[0]     ; LED        ; -2.113 ; -2.150 ; Fall       ; LED             ;
;  d[1]     ; LED        ; -2.680 ; -2.681 ; Fall       ; LED             ;
;  d[2]     ; LED        ; -2.536 ; -2.589 ; Fall       ; LED             ;
;  d[3]     ; LED        ; -3.143 ; -3.115 ; Fall       ; LED             ;
;  d[4]     ; LED        ; -2.365 ; -2.407 ; Fall       ; LED             ;
;  d[5]     ; LED        ; -2.368 ; -2.376 ; Fall       ; LED             ;
;  d[6]     ; LED        ; -2.435 ; -2.549 ; Fall       ; LED             ;
;  d[7]     ; LED        ; -2.647 ; -2.582 ; Fall       ; LED             ;
; s[*]      ; LED        ; -2.295 ; -2.339 ; Fall       ; LED             ;
;  s[0]     ; LED        ; -2.681 ; -2.722 ; Fall       ; LED             ;
;  s[1]     ; LED        ; -2.295 ; -2.339 ; Fall       ; LED             ;
; d[*]      ; REG        ; -2.024 ; -2.060 ; Fall       ; REG             ;
;  d[0]     ; REG        ; -2.024 ; -2.060 ; Fall       ; REG             ;
;  d[1]     ; REG        ; -2.618 ; -2.621 ; Fall       ; REG             ;
;  d[2]     ; REG        ; -2.449 ; -2.503 ; Fall       ; REG             ;
;  d[3]     ; REG        ; -3.078 ; -3.050 ; Fall       ; REG             ;
;  d[4]     ; REG        ; -2.435 ; -2.477 ; Fall       ; REG             ;
;  d[5]     ; REG        ; -2.280 ; -2.289 ; Fall       ; REG             ;
;  d[6]     ; REG        ; -2.426 ; -2.541 ; Fall       ; REG             ;
;  d[7]     ; REG        ; -2.736 ; -2.671 ; Fall       ; REG             ;
; s[*]      ; REG        ; -2.287 ; -2.331 ; Fall       ; REG             ;
;  s[0]     ; REG        ; -2.770 ; -2.811 ; Fall       ; REG             ;
;  s[1]     ; REG        ; -2.287 ; -2.331 ; Fall       ; REG             ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; AR_out[*]    ; ADDR       ; 10.374 ; 9.839  ; Fall       ; ADDR            ;
;  AR_out[0]   ; ADDR       ; 7.417  ; 7.078  ; Fall       ; ADDR            ;
;  AR_out[1]   ; ADDR       ; 9.813  ; 9.573  ; Fall       ; ADDR            ;
;  AR_out[2]   ; ADDR       ; 9.980  ; 9.033  ; Fall       ; ADDR            ;
;  AR_out[3]   ; ADDR       ; 10.114 ; 9.624  ; Fall       ; ADDR            ;
;  AR_out[4]   ; ADDR       ; 10.374 ; 9.839  ; Fall       ; ADDR            ;
;  AR_out[5]   ; ADDR       ; 8.446  ; 7.900  ; Fall       ; ADDR            ;
;  AR_out[6]   ; ADDR       ; 9.801  ; 9.370  ; Fall       ; ADDR            ;
;  AR_out[7]   ; ADDR       ; 8.727  ; 8.254  ; Fall       ; ADDR            ;
; bus_res[*]   ; ADDR       ; 12.033 ; 11.711 ; Fall       ; ADDR            ;
;  bus_res[0]  ; ADDR       ; 9.037  ; 8.690  ; Fall       ; ADDR            ;
;  bus_res[1]  ; ADDR       ; 10.341 ; 9.943  ; Fall       ; ADDR            ;
;  bus_res[2]  ; ADDR       ; 9.631  ; 9.178  ; Fall       ; ADDR            ;
;  bus_res[3]  ; ADDR       ; 9.013  ; 8.619  ; Fall       ; ADDR            ;
;  bus_res[4]  ; ADDR       ; 9.584  ; 9.092  ; Fall       ; ADDR            ;
;  bus_res[5]  ; ADDR       ; 12.033 ; 11.711 ; Fall       ; ADDR            ;
;  bus_res[6]  ; ADDR       ; 10.262 ; 9.701  ; Fall       ; ADDR            ;
;  bus_res[7]  ; ADDR       ; 8.859  ; 8.498  ; Fall       ; ADDR            ;
; SRAM_out[*]  ; CP         ; 11.618 ; 11.103 ; Rise       ; CP              ;
;  SRAM_out[0] ; CP         ; 9.591  ; 9.029  ; Rise       ; CP              ;
;  SRAM_out[1] ; CP         ; 11.053 ; 10.768 ; Rise       ; CP              ;
;  SRAM_out[2] ; CP         ; 9.946  ; 9.271  ; Rise       ; CP              ;
;  SRAM_out[3] ; CP         ; 11.618 ; 11.103 ; Rise       ; CP              ;
;  SRAM_out[4] ; CP         ; 9.250  ; 8.606  ; Rise       ; CP              ;
;  SRAM_out[5] ; CP         ; 8.669  ; 8.217  ; Rise       ; CP              ;
;  SRAM_out[6] ; CP         ; 8.741  ; 8.327  ; Rise       ; CP              ;
;  SRAM_out[7] ; CP         ; 9.604  ; 9.032  ; Rise       ; CP              ;
; bus_res[*]   ; CP         ; 11.243 ; 10.795 ; Rise       ; CP              ;
;  bus_res[0]  ; CP         ; 9.819  ; 9.472  ; Rise       ; CP              ;
;  bus_res[1]  ; CP         ; 10.614 ; 10.073 ; Rise       ; CP              ;
;  bus_res[2]  ; CP         ; 10.419 ; 9.966  ; Rise       ; CP              ;
;  bus_res[3]  ; CP         ; 9.727  ; 9.208  ; Rise       ; CP              ;
;  bus_res[4]  ; CP         ; 10.028 ; 9.536  ; Rise       ; CP              ;
;  bus_res[5]  ; CP         ; 11.243 ; 10.795 ; Rise       ; CP              ;
;  bus_res[6]  ; CP         ; 10.930 ; 10.369 ; Rise       ; CP              ;
;  bus_res[7]  ; CP         ; 9.270  ; 8.835  ; Rise       ; CP              ;
; out[*]       ; LED        ; 10.990 ; 10.557 ; Fall       ; LED             ;
;  out[0]      ; LED        ; 10.990 ; 10.557 ; Fall       ; LED             ;
;  out[1]      ; LED        ; 10.207 ; 9.997  ; Fall       ; LED             ;
;  out[2]      ; LED        ; 10.846 ; 10.539 ; Fall       ; LED             ;
;  out[3]      ; LED        ; 9.166  ; 8.899  ; Fall       ; LED             ;
;  out[4]      ; LED        ; 8.179  ; 7.800  ; Fall       ; LED             ;
;  out[5]      ; LED        ; 9.732  ; 9.487  ; Fall       ; LED             ;
;  out[6]      ; LED        ; 10.647 ; 10.375 ; Fall       ; LED             ;
;  out[7]      ; LED        ; 8.945  ; 8.485  ; Fall       ; LED             ;
; R0_out[*]    ; REG        ; 8.787  ; 8.487  ; Fall       ; REG             ;
;  R0_out[0]   ; REG        ; 7.957  ; 7.603  ; Fall       ; REG             ;
;  R0_out[1]   ; REG        ; 8.121  ; 7.829  ; Fall       ; REG             ;
;  R0_out[2]   ; REG        ; 8.623  ; 8.487  ; Fall       ; REG             ;
;  R0_out[3]   ; REG        ; 7.891  ; 7.547  ; Fall       ; REG             ;
;  R0_out[4]   ; REG        ; 8.787  ; 8.396  ; Fall       ; REG             ;
;  R0_out[5]   ; REG        ; 7.819  ; 7.543  ; Fall       ; REG             ;
;  R0_out[6]   ; REG        ; 8.622  ; 8.151  ; Fall       ; REG             ;
;  R0_out[7]   ; REG        ; 7.771  ; 7.466  ; Fall       ; REG             ;
; bus_res[*]   ; REG        ; 11.759 ; 11.437 ; Fall       ; REG             ;
;  bus_res[0]  ; REG        ; 8.580  ; 8.254  ; Fall       ; REG             ;
;  bus_res[1]  ; REG        ; 10.282 ; 9.884  ; Fall       ; REG             ;
;  bus_res[2]  ; REG        ; 9.174  ; 8.741  ; Fall       ; REG             ;
;  bus_res[3]  ; REG        ; 8.971  ; 8.577  ; Fall       ; REG             ;
;  bus_res[4]  ; REG        ; 9.039  ; 8.567  ; Fall       ; REG             ;
;  bus_res[5]  ; REG        ; 11.759 ; 11.437 ; Fall       ; REG             ;
;  bus_res[6]  ; REG        ; 9.755  ; 9.214  ; Fall       ; REG             ;
;  bus_res[7]  ; REG        ; 8.750  ; 8.389  ; Fall       ; REG             ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; AR_out[*]    ; ADDR       ; 7.262  ; 6.934  ; Fall       ; ADDR            ;
;  AR_out[0]   ; ADDR       ; 7.262  ; 6.934  ; Fall       ; ADDR            ;
;  AR_out[1]   ; ADDR       ; 9.623  ; 9.396  ; Fall       ; ADDR            ;
;  AR_out[2]   ; ADDR       ; 9.729  ; 8.818  ; Fall       ; ADDR            ;
;  AR_out[3]   ; ADDR       ; 9.913  ; 9.445  ; Fall       ; ADDR            ;
;  AR_out[4]   ; ADDR       ; 10.157 ; 9.646  ; Fall       ; ADDR            ;
;  AR_out[5]   ; ADDR       ; 8.249  ; 7.721  ; Fall       ; ADDR            ;
;  AR_out[6]   ; ADDR       ; 9.608  ; 9.197  ; Fall       ; ADDR            ;
;  AR_out[7]   ; ADDR       ; 8.520  ; 8.062  ; Fall       ; ADDR            ;
; bus_res[*]   ; ADDR       ; 8.636  ; 8.281  ; Fall       ; ADDR            ;
;  bus_res[0]  ; ADDR       ; 8.723  ; 8.380  ; Fall       ; ADDR            ;
;  bus_res[1]  ; ADDR       ; 9.896  ; 9.506  ; Fall       ; ADDR            ;
;  bus_res[2]  ; ADDR       ; 9.284  ; 8.840  ; Fall       ; ADDR            ;
;  bus_res[3]  ; ADDR       ; 8.783  ; 8.396  ; Fall       ; ADDR            ;
;  bus_res[4]  ; ADDR       ; 9.247  ; 8.765  ; Fall       ; ADDR            ;
;  bus_res[5]  ; ADDR       ; 11.383 ; 11.070 ; Fall       ; ADDR            ;
;  bus_res[6]  ; ADDR       ; 9.903  ; 9.355  ; Fall       ; ADDR            ;
;  bus_res[7]  ; ADDR       ; 8.636  ; 8.281  ; Fall       ; ADDR            ;
; SRAM_out[*]  ; CP         ; 8.476  ; 8.041  ; Rise       ; CP              ;
;  SRAM_out[0] ; CP         ; 9.354  ; 8.812  ; Rise       ; CP              ;
;  SRAM_out[1] ; CP         ; 10.821 ; 10.550 ; Rise       ; CP              ;
;  SRAM_out[2] ; CP         ; 9.703  ; 9.054  ; Rise       ; CP              ;
;  SRAM_out[3] ; CP         ; 11.363 ; 10.872 ; Rise       ; CP              ;
;  SRAM_out[4] ; CP         ; 9.035  ; 8.415  ; Rise       ; CP              ;
;  SRAM_out[5] ; CP         ; 8.476  ; 8.041  ; Rise       ; CP              ;
;  SRAM_out[6] ; CP         ; 8.547  ; 8.147  ; Rise       ; CP              ;
;  SRAM_out[7] ; CP         ; 9.367  ; 8.815  ; Rise       ; CP              ;
; bus_res[*]   ; CP         ; 9.046  ; 8.626  ; Rise       ; CP              ;
;  bus_res[0]  ; CP         ; 9.398  ; 9.055  ; Rise       ; CP              ;
;  bus_res[1]  ; CP         ; 10.343 ; 9.824  ; Rise       ; CP              ;
;  bus_res[2]  ; CP         ; 9.993  ; 9.549  ; Rise       ; CP              ;
;  bus_res[3]  ; CP         ; 9.485  ; 8.985  ; Rise       ; CP              ;
;  bus_res[4]  ; CP         ; 9.661  ; 9.179  ; Rise       ; CP              ;
;  bus_res[5]  ; CP         ; 10.997 ; 10.571 ; Rise       ; CP              ;
;  bus_res[6]  ; CP         ; 10.453 ; 9.905  ; Rise       ; CP              ;
;  bus_res[7]  ; CP         ; 9.046  ; 8.626  ; Rise       ; CP              ;
; out[*]       ; LED        ; 7.985  ; 7.619  ; Fall       ; LED             ;
;  out[0]      ; LED        ; 10.750 ; 10.336 ; Fall       ; LED             ;
;  out[1]      ; LED        ; 9.999  ; 9.799  ; Fall       ; LED             ;
;  out[2]      ; LED        ; 10.611 ; 10.318 ; Fall       ; LED             ;
;  out[3]      ; LED        ; 8.998  ; 8.744  ; Fall       ; LED             ;
;  out[4]      ; LED        ; 7.985  ; 7.619  ; Fall       ; LED             ;
;  out[5]      ; LED        ; 9.545  ; 9.313  ; Fall       ; LED             ;
;  out[6]      ; LED        ; 10.403 ; 10.145 ; Fall       ; LED             ;
;  out[7]      ; LED        ; 8.705  ; 8.261  ; Fall       ; LED             ;
; R0_out[*]    ; REG        ; 7.600  ; 7.304  ; Fall       ; REG             ;
;  R0_out[0]   ; REG        ; 7.758  ; 7.416  ; Fall       ; REG             ;
;  R0_out[1]   ; REG        ; 7.939  ; 7.656  ; Fall       ; REG             ;
;  R0_out[2]   ; REG        ; 8.459  ; 8.332  ; Fall       ; REG             ;
;  R0_out[3]   ; REG        ; 7.710  ; 7.376  ; Fall       ; REG             ;
;  R0_out[4]   ; REG        ; 8.584  ; 8.207  ; Fall       ; REG             ;
;  R0_out[5]   ; REG        ; 7.633  ; 7.367  ; Fall       ; REG             ;
;  R0_out[6]   ; REG        ; 8.397  ; 7.942  ; Fall       ; REG             ;
;  R0_out[7]   ; REG        ; 7.600  ; 7.304  ; Fall       ; REG             ;
; bus_res[*]   ; REG        ; 8.356  ; 8.040  ; Fall       ; REG             ;
;  bus_res[0]  ; REG        ; 8.356  ; 8.040  ; Fall       ; REG             ;
;  bus_res[1]  ; REG        ; 9.809  ; 9.419  ; Fall       ; REG             ;
;  bus_res[2]  ; REG        ; 8.925  ; 8.507  ; Fall       ; REG             ;
;  bus_res[3]  ; REG        ; 8.704  ; 8.317  ; Fall       ; REG             ;
;  bus_res[4]  ; REG        ; 8.817  ; 8.362  ; Fall       ; REG             ;
;  bus_res[5]  ; REG        ; 11.138 ; 10.825 ; Fall       ; REG             ;
;  bus_res[6]  ; REG        ; 9.485  ; 8.963  ; Fall       ; REG             ;
;  bus_res[7]  ; REG        ; 8.499  ; 8.144  ; Fall       ; REG             ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; d[0]       ; bus_res[0]  ; 9.777  ;        ;        ; 9.527  ;
; d[1]       ; bus_res[1]  ; 11.348 ;        ;        ; 11.014 ;
; d[2]       ; bus_res[2]  ; 10.834 ;        ;        ; 10.491 ;
; d[3]       ; bus_res[3]  ; 11.003 ;        ;        ; 10.641 ;
; d[4]       ; bus_res[4]  ; 10.658 ;        ;        ; 10.264 ;
; d[5]       ; bus_res[5]  ; 11.716 ;        ;        ; 11.466 ;
; d[6]       ; bus_res[6]  ; 11.394 ;        ;        ; 11.007 ;
; d[7]       ; bus_res[7]  ; 10.420 ;        ;        ; 10.048 ;
; s[0]       ; bus_res[0]  ; 10.806 ; 10.453 ; 10.848 ; 10.501 ;
; s[0]       ; bus_res[1]  ; 12.435 ; 12.037 ; 12.430 ; 12.032 ;
; s[0]       ; bus_res[2]  ; 11.842 ; 11.383 ; 11.841 ; 11.388 ;
; s[0]       ; bus_res[3]  ; 11.376 ; 10.979 ; 11.396 ; 10.996 ;
; s[0]       ; bus_res[4]  ; 11.497 ; 10.999 ; 11.545 ; 11.053 ;
; s[0]       ; bus_res[5]  ; 13.210 ; 12.888 ; 13.243 ; 12.921 ;
; s[0]       ; bus_res[6]  ; 12.088 ; 11.521 ; 12.138 ; 11.571 ;
; s[0]       ; bus_res[7]  ; 10.925 ; 10.558 ; 10.976 ; 10.609 ;
; s[1]       ; bus_res[0]  ; 10.721 ; 10.374 ; 10.720 ; 10.369 ;
; s[1]       ; bus_res[1]  ; 12.097 ; 11.699 ; 12.098 ; 11.700 ;
; s[1]       ; bus_res[2]  ; 11.315 ; 10.862 ; 11.320 ; 10.862 ;
; s[1]       ; bus_res[3]  ; 11.043 ; 10.643 ; 11.060 ; 10.660 ;
; s[1]       ; bus_res[4]  ; 11.124 ; 10.632 ; 11.141 ; 10.644 ;
; s[1]       ; bus_res[5]  ; 13.011 ; 12.689 ; 13.041 ; 12.719 ;
; s[1]       ; bus_res[6]  ; 11.890 ; 11.327 ; 11.937 ; 11.370 ;
; s[1]       ; bus_res[7]  ; 10.730 ; 10.366 ; 10.776 ; 10.409 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; d[0]       ; bus_res[0]  ; 9.513  ;        ;        ; 9.268  ;
; d[1]       ; bus_res[1]  ; 11.033 ;        ;        ; 10.706 ;
; d[2]       ; bus_res[2]  ; 10.529 ;        ;        ; 10.200 ;
; d[3]       ; bus_res[3]  ; 10.695 ;        ;        ; 10.340 ;
; d[4]       ; bus_res[4]  ; 10.359 ;        ;        ; 9.980  ;
; d[5]       ; bus_res[5]  ; 11.437 ;        ;        ; 11.194 ;
; d[6]       ; bus_res[6]  ; 11.067 ;        ;        ; 10.695 ;
; d[7]       ; bus_res[7]  ; 10.136 ;        ;        ; 9.776  ;
; s[0]       ; bus_res[0]  ; 10.424 ; 10.086 ; 10.429 ; 10.086 ;
; s[0]       ; bus_res[1]  ; 11.495 ; 11.111 ; 11.435 ; 11.096 ;
; s[0]       ; bus_res[2]  ; 11.417 ; 10.978 ; 11.390 ; 10.946 ;
; s[0]       ; bus_res[3]  ; 10.663 ; 10.282 ; 10.631 ; 10.295 ;
; s[0]       ; bus_res[4]  ; 11.086 ; 10.609 ; 11.097 ; 10.615 ;
; s[0]       ; bus_res[5]  ; 12.212 ; 11.905 ; 12.152 ; 11.890 ;
; s[0]       ; bus_res[6]  ; 11.675 ; 11.132 ; 11.696 ; 11.148 ;
; s[0]       ; bus_res[7]  ; 10.221 ; 9.875  ; 10.221 ; 9.916  ;
; s[1]       ; bus_res[0]  ; 10.387 ; 10.050 ; 10.292 ; 10.000 ;
; s[1]       ; bus_res[1]  ; 11.682 ; 11.292 ; 11.606 ; 11.216 ;
; s[1]       ; bus_res[2]  ; 10.754 ; 10.319 ; 10.720 ; 10.326 ;
; s[1]       ; bus_res[3]  ; 10.670 ; 10.288 ; 10.658 ; 10.271 ;
; s[1]       ; bus_res[4]  ; 10.381 ; 9.908  ; 10.387 ; 9.955  ;
; s[1]       ; bus_res[5]  ; 12.544 ; 12.231 ; 12.500 ; 12.187 ;
; s[1]       ; bus_res[6]  ; 10.980 ; 10.441 ; 10.983 ; 10.485 ;
; s[1]       ; bus_res[7]  ; 10.376 ; 10.026 ; 10.386 ; 10.031 ;
+------------+-------------+--------+--------+--------+--------+


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CP    ; -1.278 ; -4.557            ;
; ADDR  ; -0.794 ; -5.496            ;
; LED   ; -0.793 ; -5.382            ;
; REG   ; -0.745 ; -5.230            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; LED   ; 0.328 ; 0.000             ;
; REG   ; 0.350 ; 0.000             ;
; ADDR  ; 0.384 ; 0.000             ;
; CP    ; 0.514 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width                                                                                                                                                                 ;
+--------+--------------+----------------+-------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; CCPP  ; Type             ; Clock ; Clock Edge ; Target                                                                                                          ;
+--------+--------------+----------------+-------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; 0.000 ; Port Rate        ; ADDR  ; Rise       ; ADDR                                                                                                            ;
; -3.000 ; 1.000        ; 4.000          ; 0.000 ; Port Rate        ; CP    ; Rise       ; CP                                                                                                              ;
; -3.000 ; 1.000        ; 4.000          ; 0.000 ; Port Rate        ; LED   ; Rise       ; LED                                                                                                             ;
; -3.000 ; 1.000        ; 4.000          ; 0.000 ; Port Rate        ; REG   ; Rise       ; REG                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; CP    ; Rise       ; lpm_ram_dq0:SRAM|altsyncram:altsyncram_component|altsyncram_9df1:auto_generated|q_a[0]                          ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; CP    ; Rise       ; lpm_ram_dq0:SRAM|altsyncram:altsyncram_component|altsyncram_9df1:auto_generated|q_a[1]                          ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; CP    ; Rise       ; lpm_ram_dq0:SRAM|altsyncram:altsyncram_component|altsyncram_9df1:auto_generated|q_a[2]                          ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; CP    ; Rise       ; lpm_ram_dq0:SRAM|altsyncram:altsyncram_component|altsyncram_9df1:auto_generated|q_a[3]                          ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; CP    ; Rise       ; lpm_ram_dq0:SRAM|altsyncram:altsyncram_component|altsyncram_9df1:auto_generated|q_a[4]                          ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; CP    ; Rise       ; lpm_ram_dq0:SRAM|altsyncram:altsyncram_component|altsyncram_9df1:auto_generated|q_a[5]                          ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; CP    ; Rise       ; lpm_ram_dq0:SRAM|altsyncram:altsyncram_component|altsyncram_9df1:auto_generated|q_a[6]                          ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; CP    ; Rise       ; lpm_ram_dq0:SRAM|altsyncram:altsyncram_component|altsyncram_9df1:auto_generated|q_a[7]                          ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; CP    ; Rise       ; lpm_ram_dq0:SRAM|altsyncram:altsyncram_component|altsyncram_9df1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; CP    ; Rise       ; lpm_ram_dq0:SRAM|altsyncram:altsyncram_component|altsyncram_9df1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; CP    ; Rise       ; lpm_ram_dq0:SRAM|altsyncram:altsyncram_component|altsyncram_9df1:auto_generated|ram_block1a0~porta_we_reg       ;
; -0.120 ; 0.053        ; 0.230          ; 0.057 ; Low Pulse Width  ; CP    ; Rise       ; lpm_ram_dq0:SRAM|altsyncram:altsyncram_component|altsyncram_9df1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -0.120 ; 0.053        ; 0.230          ; 0.057 ; Low Pulse Width  ; CP    ; Rise       ; lpm_ram_dq0:SRAM|altsyncram:altsyncram_component|altsyncram_9df1:auto_generated|ram_block1a0~porta_we_reg       ;
; -0.119 ; 0.056        ; 0.230          ; 0.055 ; Low Pulse Width  ; CP    ; Rise       ; lpm_ram_dq0:SRAM|altsyncram:altsyncram_component|altsyncram_9df1:auto_generated|q_a[0]                          ;
; -0.119 ; 0.056        ; 0.230          ; 0.055 ; Low Pulse Width  ; CP    ; Rise       ; lpm_ram_dq0:SRAM|altsyncram:altsyncram_component|altsyncram_9df1:auto_generated|q_a[1]                          ;
; -0.119 ; 0.056        ; 0.230          ; 0.055 ; Low Pulse Width  ; CP    ; Rise       ; lpm_ram_dq0:SRAM|altsyncram:altsyncram_component|altsyncram_9df1:auto_generated|q_a[2]                          ;
; -0.119 ; 0.056        ; 0.230          ; 0.055 ; Low Pulse Width  ; CP    ; Rise       ; lpm_ram_dq0:SRAM|altsyncram:altsyncram_component|altsyncram_9df1:auto_generated|q_a[3]                          ;
; -0.119 ; 0.056        ; 0.230          ; 0.055 ; Low Pulse Width  ; CP    ; Rise       ; lpm_ram_dq0:SRAM|altsyncram:altsyncram_component|altsyncram_9df1:auto_generated|q_a[4]                          ;
; -0.119 ; 0.056        ; 0.230          ; 0.055 ; Low Pulse Width  ; CP    ; Rise       ; lpm_ram_dq0:SRAM|altsyncram:altsyncram_component|altsyncram_9df1:auto_generated|q_a[5]                          ;
; -0.119 ; 0.056        ; 0.230          ; 0.055 ; Low Pulse Width  ; CP    ; Rise       ; lpm_ram_dq0:SRAM|altsyncram:altsyncram_component|altsyncram_9df1:auto_generated|q_a[6]                          ;
; -0.119 ; 0.056        ; 0.230          ; 0.055 ; Low Pulse Width  ; CP    ; Rise       ; lpm_ram_dq0:SRAM|altsyncram:altsyncram_component|altsyncram_9df1:auto_generated|q_a[7]                          ;
; -0.118 ; 0.054        ; 0.230          ; 0.058 ; Low Pulse Width  ; CP    ; Rise       ; lpm_ram_dq0:SRAM|altsyncram:altsyncram_component|altsyncram_9df1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.080  ; 0.027        ; 0.000          ; 0.053 ; High Pulse Width ; LED   ; Fall       ; lpm_latch0:LED_DISP|lpm_latch:lpm_latch_component|latches[6]                                                    ;
; 0.080  ; 0.027        ; 0.000          ; 0.053 ; High Pulse Width ; LED   ; Fall       ; lpm_latch0:LED_DISP|lpm_latch:lpm_latch_component|latches[7]                                                    ;
; 0.080  ; 0.028        ; 0.000          ; 0.052 ; High Pulse Width ; REG   ; Fall       ; lpm_latch0:R0|lpm_latch:lpm_latch_component|latches[0]                                                          ;
; 0.081  ; 0.028        ; 0.000          ; 0.053 ; High Pulse Width ; REG   ; Fall       ; lpm_latch0:R0|lpm_latch:lpm_latch_component|latches[2]                                                          ;
; 0.082  ; 0.029        ; 0.000          ; 0.053 ; High Pulse Width ; REG   ; Fall       ; lpm_latch0:R0|lpm_latch:lpm_latch_component|latches[5]                                                          ;
; 0.082  ; 0.030        ; 0.000          ; 0.052 ; High Pulse Width ; REG   ; Fall       ; lpm_latch0:R0|lpm_latch:lpm_latch_component|latches[6]                                                          ;
; 0.088  ; 0.048        ; 0.000          ; 0.040 ; Low Pulse Width  ; LED   ; Rise       ; LED_DISP|lpm_latch_component|latches[4]|dataa                                                                   ;
; 0.088  ; 0.048        ; 0.000          ; 0.040 ; Low Pulse Width  ; LED   ; Rise       ; LED_DISP|lpm_latch_component|latches[6]|dataa                                                                   ;
; 0.088  ; 0.048        ; 0.000          ; 0.040 ; Low Pulse Width  ; LED   ; Rise       ; LED_DISP|lpm_latch_component|latches[7]|dataa                                                                   ;
; 0.088  ; 0.049        ; 0.000          ; 0.039 ; Low Pulse Width  ; REG   ; Rise       ; R0|lpm_latch_component|latches[0]|dataa                                                                         ;
; 0.088  ; 0.048        ; 0.000          ; 0.040 ; Low Pulse Width  ; REG   ; Rise       ; R0|lpm_latch_component|latches[3]|dataa                                                                         ;
; 0.089  ; 0.049        ; 0.000          ; 0.040 ; Low Pulse Width  ; REG   ; Rise       ; R0|lpm_latch_component|latches[2]|dataa                                                                         ;
; 0.090  ; 0.051        ; 0.000          ; 0.039 ; Low Pulse Width  ; REG   ; Rise       ; R0|lpm_latch_component|latches[1]|dataa                                                                         ;
; 0.090  ; 0.050        ; 0.000          ; 0.040 ; Low Pulse Width  ; REG   ; Rise       ; R0|lpm_latch_component|latches[5]|dataa                                                                         ;
; 0.092  ; 0.052        ; 0.000          ; 0.040 ; Low Pulse Width  ; REG   ; Rise       ; R0|lpm_latch_component|latches[6]|datab                                                                         ;
; 0.092  ; 0.048        ; 0.000          ; 0.044 ; High Pulse Width ; LED   ; Fall       ; lpm_latch0:LED_DISP|lpm_latch:lpm_latch_component|latches[0]                                                    ;
; 0.092  ; 0.048        ; 0.000          ; 0.044 ; High Pulse Width ; LED   ; Fall       ; lpm_latch0:LED_DISP|lpm_latch:lpm_latch_component|latches[3]                                                    ;
; 0.092  ; 0.047        ; 0.000          ; 0.045 ; High Pulse Width ; REG   ; Fall       ; lpm_latch0:R0|lpm_latch:lpm_latch_component|latches[7]                                                          ;
; 0.093  ; 0.048        ; 0.000          ; 0.045 ; High Pulse Width ; LED   ; Fall       ; lpm_latch0:LED_DISP|lpm_latch:lpm_latch_component|latches[2]                                                    ;
; 0.093  ; 0.048        ; 0.000          ; 0.045 ; High Pulse Width ; REG   ; Fall       ; lpm_latch0:R0|lpm_latch:lpm_latch_component|latches[4]                                                          ;
; 0.094  ; 0.050        ; 0.000          ; 0.044 ; High Pulse Width ; LED   ; Fall       ; lpm_latch0:LED_DISP|lpm_latch:lpm_latch_component|latches[1]                                                    ;
; 0.095  ; 0.056        ; 0.000          ; 0.039 ; Low Pulse Width  ; LED   ; Rise       ; LED_DISP|lpm_latch_component|latches[0]|datac                                                                   ;
; 0.095  ; 0.056        ; 0.000          ; 0.039 ; Low Pulse Width  ; LED   ; Rise       ; LED_DISP|lpm_latch_component|latches[3]|datac                                                                   ;
; 0.095  ; 0.055        ; 0.000          ; 0.040 ; Low Pulse Width  ; REG   ; Rise       ; R0|lpm_latch_component|latches[7]|datac                                                                         ;
; 0.095  ; 0.051        ; 0.000          ; 0.044 ; High Pulse Width ; ADDR  ; Fall       ; lpm_latch0:AR|lpm_latch:lpm_latch_component|latches[0]                                                          ;
; 0.095  ; 0.051        ; 0.000          ; 0.044 ; High Pulse Width ; ADDR  ; Fall       ; lpm_latch0:AR|lpm_latch:lpm_latch_component|latches[2]                                                          ;
; 0.095  ; 0.051        ; 0.000          ; 0.044 ; High Pulse Width ; ADDR  ; Fall       ; lpm_latch0:AR|lpm_latch:lpm_latch_component|latches[3]                                                          ;
; 0.095  ; 0.048        ; 0.000          ; 0.047 ; High Pulse Width ; LED   ; Fall       ; lpm_latch0:LED_DISP|lpm_latch:lpm_latch_component|latches[4]                                                    ;
; 0.095  ; 0.051        ; 0.000          ; 0.044 ; High Pulse Width ; LED   ; Fall       ; lpm_latch0:LED_DISP|lpm_latch:lpm_latch_component|latches[5]                                                    ;
; 0.095  ; 0.048        ; 0.000          ; 0.047 ; High Pulse Width ; REG   ; Fall       ; lpm_latch0:R0|lpm_latch:lpm_latch_component|latches[3]                                                          ;
; 0.096  ; 0.056        ; 0.000          ; 0.040 ; Low Pulse Width  ; LED   ; Rise       ; LED_DISP|lpm_latch_component|latches[2]|datac                                                                   ;
; 0.096  ; 0.056        ; 0.000          ; 0.040 ; Low Pulse Width  ; REG   ; Rise       ; R0|lpm_latch_component|latches[4]|datac                                                                         ;
; 0.096  ; 0.052        ; 0.000          ; 0.044 ; High Pulse Width ; ADDR  ; Fall       ; lpm_latch0:AR|lpm_latch:lpm_latch_component|latches[4]                                                          ;
; 0.096  ; 0.052        ; 0.000          ; 0.044 ; High Pulse Width ; ADDR  ; Fall       ; lpm_latch0:AR|lpm_latch:lpm_latch_component|latches[6]                                                          ;
; 0.096  ; 0.052        ; 0.000          ; 0.044 ; High Pulse Width ; ADDR  ; Fall       ; lpm_latch0:AR|lpm_latch:lpm_latch_component|latches[7]                                                          ;
; 0.097  ; 0.058        ; 0.000          ; 0.039 ; Low Pulse Width  ; LED   ; Rise       ; LED_DISP|lpm_latch_component|latches[1]|datac                                                                   ;
; 0.097  ; 0.054        ; 0.000          ; 0.043 ; High Pulse Width ; ADDR  ; Fall       ; lpm_latch0:AR|lpm_latch:lpm_latch_component|latches[5]                                                          ;
; 0.097  ; 0.051        ; 0.000          ; 0.046 ; High Pulse Width ; REG   ; Fall       ; lpm_latch0:R0|lpm_latch:lpm_latch_component|latches[1]                                                          ;
; 0.098  ; 0.059        ; 0.000          ; 0.039 ; Low Pulse Width  ; ADDR  ; Rise       ; AR|lpm_latch_component|latches[0]|datac                                                                         ;
; 0.098  ; 0.059        ; 0.000          ; 0.039 ; Low Pulse Width  ; ADDR  ; Rise       ; AR|lpm_latch_component|latches[2]|datac                                                                         ;
; 0.098  ; 0.059        ; 0.000          ; 0.039 ; Low Pulse Width  ; ADDR  ; Rise       ; AR|lpm_latch_component|latches[3]|datac                                                                         ;
; 0.098  ; 0.059        ; 0.000          ; 0.039 ; Low Pulse Width  ; LED   ; Rise       ; LED_DISP|lpm_latch_component|latches[5]|datac                                                                   ;
; 0.098  ; 0.054        ; 0.000          ; 0.044 ; High Pulse Width ; ADDR  ; Fall       ; lpm_latch0:AR|lpm_latch:lpm_latch_component|latches[1]                                                          ;
; 0.099  ; 0.060        ; 0.000          ; 0.039 ; Low Pulse Width  ; ADDR  ; Rise       ; AR|lpm_latch_component|latches[4]|datac                                                                         ;
; 0.099  ; 0.060        ; 0.000          ; 0.039 ; Low Pulse Width  ; ADDR  ; Rise       ; AR|lpm_latch_component|latches[6]|datac                                                                         ;
; 0.099  ; 0.060        ; 0.000          ; 0.039 ; Low Pulse Width  ; ADDR  ; Rise       ; AR|lpm_latch_component|latches[7]|datac                                                                         ;
; 0.100  ; 0.062        ; 0.000          ; 0.038 ; Low Pulse Width  ; ADDR  ; Rise       ; AR|lpm_latch_component|latches[5]|datac                                                                         ;
; 0.101  ; 0.062        ; 0.000          ; 0.039 ; Low Pulse Width  ; ADDR  ; Rise       ; AR|lpm_latch_component|latches[1]|datac                                                                         ;
; 0.118  ; 0.118        ; 0.000          ; 0.000 ; Low Pulse Width  ; ADDR  ; Rise       ; ADDR~input|o                                                                                                    ;
; 0.118  ; 0.118        ; 0.000          ; 0.000 ; Low Pulse Width  ; CP    ; Rise       ; CP~input|o                                                                                                      ;
; 0.118  ; 0.118        ; 0.000          ; 0.000 ; Low Pulse Width  ; LED   ; Rise       ; LED~input|o                                                                                                     ;
; 0.118  ; 0.118        ; 0.000          ; 0.000 ; Low Pulse Width  ; REG   ; Rise       ; REG~input|o                                                                                                     ;
; 0.124  ; 0.093        ; 0.000          ; 0.031 ; Low Pulse Width  ; CP    ; Rise       ; SRAM|altsyncram_component|auto_generated|ram_block1a0|clk0                                                      ;
; 0.132  ; 0.129        ; 0.000          ; 0.003 ; Low Pulse Width  ; ADDR  ; Rise       ; ADDR~inputclkctrl|inclk[0]                                                                                      ;
; 0.132  ; 0.129        ; 0.000          ; 0.003 ; Low Pulse Width  ; ADDR  ; Rise       ; ADDR~inputclkctrl|outclk                                                                                        ;
; 0.132  ; 0.129        ; 0.000          ; 0.003 ; Low Pulse Width  ; CP    ; Rise       ; CP~inputclkctrl|inclk[0]                                                                                        ;
; 0.132  ; 0.129        ; 0.000          ; 0.003 ; Low Pulse Width  ; CP    ; Rise       ; CP~inputclkctrl|outclk                                                                                          ;
; 0.132  ; 0.129        ; 0.000          ; 0.003 ; Low Pulse Width  ; LED   ; Rise       ; LED~inputclkctrl|inclk[0]                                                                                       ;
; 0.132  ; 0.129        ; 0.000          ; 0.003 ; Low Pulse Width  ; LED   ; Rise       ; LED~inputclkctrl|outclk                                                                                         ;
; 0.132  ; 0.129        ; 0.000          ; 0.003 ; Low Pulse Width  ; REG   ; Rise       ; REG~inputclkctrl|inclk[0]                                                                                       ;
; 0.132  ; 0.129        ; 0.000          ; 0.003 ; Low Pulse Width  ; REG   ; Rise       ; REG~inputclkctrl|outclk                                                                                         ;
; 0.500  ; 0.500        ; 0.000          ; 0.000 ; High Pulse Width ; ADDR  ; Rise       ; ADDR~input|i                                                                                                    ;
; 0.500  ; 0.500        ; 0.000          ; 0.000 ; Low Pulse Width  ; ADDR  ; Rise       ; ADDR~input|i                                                                                                    ;
; 0.500  ; 0.500        ; 0.000          ; 0.000 ; High Pulse Width ; CP    ; Rise       ; CP~input|i                                                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; 0.000 ; Low Pulse Width  ; CP    ; Rise       ; CP~input|i                                                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; 0.000 ; High Pulse Width ; LED   ; Rise       ; LED~input|i                                                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; 0.000 ; Low Pulse Width  ; LED   ; Rise       ; LED~input|i                                                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; 0.000 ; High Pulse Width ; REG   ; Rise       ; REG~input|i                                                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; 0.000 ; Low Pulse Width  ; REG   ; Rise       ; REG~input|i                                                                                                     ;
; 0.653  ; 0.828        ; 0.230          ; 0.055 ; High Pulse Width ; CP    ; Rise       ; lpm_ram_dq0:SRAM|altsyncram:altsyncram_component|altsyncram_9df1:auto_generated|q_a[0]                          ;
; 0.653  ; 0.828        ; 0.230          ; 0.055 ; High Pulse Width ; CP    ; Rise       ; lpm_ram_dq0:SRAM|altsyncram:altsyncram_component|altsyncram_9df1:auto_generated|q_a[1]                          ;
; 0.653  ; 0.828        ; 0.230          ; 0.055 ; High Pulse Width ; CP    ; Rise       ; lpm_ram_dq0:SRAM|altsyncram:altsyncram_component|altsyncram_9df1:auto_generated|q_a[2]                          ;
; 0.653  ; 0.828        ; 0.230          ; 0.055 ; High Pulse Width ; CP    ; Rise       ; lpm_ram_dq0:SRAM|altsyncram:altsyncram_component|altsyncram_9df1:auto_generated|q_a[3]                          ;
; 0.653  ; 0.828        ; 0.230          ; 0.055 ; High Pulse Width ; CP    ; Rise       ; lpm_ram_dq0:SRAM|altsyncram:altsyncram_component|altsyncram_9df1:auto_generated|q_a[4]                          ;
+--------+--------------+----------------+-------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; d[*]      ; ADDR       ; 1.786 ; 2.519 ; Fall       ; ADDR            ;
;  d[0]     ; ADDR       ; 1.285 ; 1.937 ; Fall       ; ADDR            ;
;  d[1]     ; ADDR       ; 1.581 ; 2.274 ; Fall       ; ADDR            ;
;  d[2]     ; ADDR       ; 1.505 ; 2.195 ; Fall       ; ADDR            ;
;  d[3]     ; ADDR       ; 1.786 ; 2.519 ; Fall       ; ADDR            ;
;  d[4]     ; ADDR       ; 1.430 ; 2.126 ; Fall       ; ADDR            ;
;  d[5]     ; ADDR       ; 1.401 ; 2.078 ; Fall       ; ADDR            ;
;  d[6]     ; ADDR       ; 1.521 ; 2.233 ; Fall       ; ADDR            ;
;  d[7]     ; ADDR       ; 1.562 ; 2.249 ; Fall       ; ADDR            ;
; s[*]      ; ADDR       ; 2.088 ; 2.781 ; Fall       ; ADDR            ;
;  s[0]     ; ADDR       ; 2.088 ; 2.781 ; Fall       ; ADDR            ;
;  s[1]     ; ADDR       ; 1.983 ; 2.659 ; Fall       ; ADDR            ;
; WE        ; CP         ; 1.162 ; 1.761 ; Rise       ; CP              ;
; d[*]      ; CP         ; 1.703 ; 2.471 ; Rise       ; CP              ;
;  d[0]     ; CP         ; 1.215 ; 1.899 ; Rise       ; CP              ;
;  d[1]     ; CP         ; 1.497 ; 2.225 ; Rise       ; CP              ;
;  d[2]     ; CP         ; 1.440 ; 2.169 ; Rise       ; CP              ;
;  d[3]     ; CP         ; 1.703 ; 2.471 ; Rise       ; CP              ;
;  d[4]     ; CP         ; 1.205 ; 1.914 ; Rise       ; CP              ;
;  d[5]     ; CP         ; 1.337 ; 2.046 ; Rise       ; CP              ;
;  d[6]     ; CP         ; 1.444 ; 2.202 ; Rise       ; CP              ;
;  d[7]     ; CP         ; 1.338 ; 2.042 ; Rise       ; CP              ;
; s[*]      ; CP         ; 2.056 ; 2.749 ; Rise       ; CP              ;
;  s[0]     ; CP         ; 2.056 ; 2.749 ; Rise       ; CP              ;
;  s[1]     ; CP         ; 1.951 ; 2.627 ; Rise       ; CP              ;
; d[*]      ; LED        ; 1.762 ; 2.496 ; Fall       ; LED             ;
;  d[0]     ; LED        ; 1.262 ; 1.914 ; Fall       ; LED             ;
;  d[1]     ; LED        ; 1.624 ; 2.315 ; Fall       ; LED             ;
;  d[2]     ; LED        ; 1.485 ; 2.175 ; Fall       ; LED             ;
;  d[3]     ; LED        ; 1.762 ; 2.496 ; Fall       ; LED             ;
;  d[4]     ; LED        ; 1.513 ; 2.206 ; Fall       ; LED             ;
;  d[5]     ; LED        ; 1.385 ; 2.061 ; Fall       ; LED             ;
;  d[6]     ; LED        ; 1.432 ; 2.145 ; Fall       ; LED             ;
;  d[7]     ; LED        ; 1.481 ; 2.169 ; Fall       ; LED             ;
; s[*]      ; LED        ; 2.095 ; 2.805 ; Fall       ; LED             ;
;  s[0]     ; LED        ; 2.095 ; 2.805 ; Fall       ; LED             ;
;  s[1]     ; LED        ; 1.966 ; 2.642 ; Fall       ; LED             ;
; d[*]      ; REG        ; 1.805 ; 2.539 ; Fall       ; REG             ;
;  d[0]     ; REG        ; 1.211 ; 1.862 ; Fall       ; REG             ;
;  d[1]     ; REG        ; 1.602 ; 2.294 ; Fall       ; REG             ;
;  d[2]     ; REG        ; 1.436 ; 2.127 ; Fall       ; REG             ;
;  d[3]     ; REG        ; 1.805 ; 2.539 ; Fall       ; REG             ;
;  d[4]     ; REG        ; 1.415 ; 2.108 ; Fall       ; REG             ;
;  d[5]     ; REG        ; 1.336 ; 2.013 ; Fall       ; REG             ;
;  d[6]     ; REG        ; 1.440 ; 2.152 ; Fall       ; REG             ;
;  d[7]     ; REG        ; 1.546 ; 2.234 ; Fall       ; REG             ;
; s[*]      ; REG        ; 2.074 ; 2.784 ; Fall       ; REG             ;
;  s[0]     ; REG        ; 2.074 ; 2.784 ; Fall       ; REG             ;
;  s[1]     ; REG        ; 1.918 ; 2.594 ; Fall       ; REG             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; d[*]      ; ADDR       ; -0.655 ; -1.295 ; Fall       ; ADDR            ;
;  d[0]     ; ADDR       ; -0.655 ; -1.295 ; Fall       ; ADDR            ;
;  d[1]     ; ADDR       ; -0.934 ; -1.615 ; Fall       ; ADDR            ;
;  d[2]     ; ADDR       ; -0.870 ; -1.549 ; Fall       ; ADDR            ;
;  d[3]     ; ADDR       ; -1.137 ; -1.857 ; Fall       ; ADDR            ;
;  d[4]     ; ADDR       ; -0.794 ; -1.478 ; Fall       ; ADDR            ;
;  d[5]     ; ADDR       ; -0.774 ; -1.438 ; Fall       ; ADDR            ;
;  d[6]     ; ADDR       ; -0.879 ; -1.578 ; Fall       ; ADDR            ;
;  d[7]     ; ADDR       ; -0.922 ; -1.599 ; Fall       ; ADDR            ;
; s[*]      ; ADDR       ; -0.797 ; -1.422 ; Fall       ; ADDR            ;
;  s[0]     ; ADDR       ; -0.984 ; -1.635 ; Fall       ; ADDR            ;
;  s[1]     ; ADDR       ; -0.797 ; -1.422 ; Fall       ; ADDR            ;
; WE        ; CP         ; -0.914 ; -1.508 ; Rise       ; CP              ;
; d[*]      ; CP         ; -0.967 ; -1.647 ; Rise       ; CP              ;
;  d[0]     ; CP         ; -0.977 ; -1.647 ; Rise       ; CP              ;
;  d[1]     ; CP         ; -1.246 ; -1.960 ; Rise       ; CP              ;
;  d[2]     ; CP         ; -1.194 ; -1.909 ; Rise       ; CP              ;
;  d[3]     ; CP         ; -1.444 ; -2.198 ; Rise       ; CP              ;
;  d[4]     ; CP         ; -0.967 ; -1.663 ; Rise       ; CP              ;
;  d[5]     ; CP         ; -1.093 ; -1.788 ; Rise       ; CP              ;
;  d[6]     ; CP         ; -1.198 ; -1.940 ; Rise       ; CP              ;
;  d[7]     ; CP         ; -1.094 ; -1.787 ; Rise       ; CP              ;
; s[*]      ; CP         ; -0.979 ; -1.604 ; Rise       ; CP              ;
;  s[0]     ; CP         ; -1.157 ; -1.807 ; Rise       ; CP              ;
;  s[1]     ; CP         ; -0.979 ; -1.604 ; Rise       ; CP              ;
; d[*]      ; LED        ; -0.640 ; -1.280 ; Fall       ; LED             ;
;  d[0]     ; LED        ; -0.640 ; -1.280 ; Fall       ; LED             ;
;  d[1]     ; LED        ; -0.915 ; -1.595 ; Fall       ; LED             ;
;  d[2]     ; LED        ; -0.854 ; -1.534 ; Fall       ; LED             ;
;  d[3]     ; LED        ; -1.118 ; -1.840 ; Fall       ; LED             ;
;  d[4]     ; LED        ; -0.738 ; -1.419 ; Fall       ; LED             ;
;  d[5]     ; LED        ; -0.756 ; -1.421 ; Fall       ; LED             ;
;  d[6]     ; LED        ; -0.809 ; -1.509 ; Fall       ; LED             ;
;  d[7]     ; LED        ; -0.853 ; -1.532 ; Fall       ; LED             ;
; s[*]      ; LED        ; -0.727 ; -1.352 ; Fall       ; LED             ;
;  s[0]     ; LED        ; -0.916 ; -1.566 ; Fall       ; LED             ;
;  s[1]     ; LED        ; -0.727 ; -1.352 ; Fall       ; LED             ;
; d[*]      ; REG        ; -0.590 ; -1.229 ; Fall       ; REG             ;
;  d[0]     ; REG        ; -0.590 ; -1.229 ; Fall       ; REG             ;
;  d[1]     ; REG        ; -0.881 ; -1.562 ; Fall       ; REG             ;
;  d[2]     ; REG        ; -0.807 ; -1.487 ; Fall       ; REG             ;
;  d[3]     ; REG        ; -1.083 ; -1.805 ; Fall       ; REG             ;
;  d[4]     ; REG        ; -0.780 ; -1.461 ; Fall       ; REG             ;
;  d[5]     ; REG        ; -0.704 ; -1.368 ; Fall       ; REG             ;
;  d[6]     ; REG        ; -0.799 ; -1.498 ; Fall       ; REG             ;
;  d[7]     ; REG        ; -0.904 ; -1.583 ; Fall       ; REG             ;
; s[*]      ; REG        ; -0.717 ; -1.342 ; Fall       ; REG             ;
;  s[0]     ; REG        ; -0.967 ; -1.617 ; Fall       ; REG             ;
;  s[1]     ; REG        ; -0.717 ; -1.342 ; Fall       ; REG             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; AR_out[*]    ; ADDR       ; 5.632 ; 5.913 ; Fall       ; ADDR            ;
;  AR_out[0]   ; ADDR       ; 4.056 ; 4.145 ; Fall       ; ADDR            ;
;  AR_out[1]   ; ADDR       ; 5.397 ; 5.694 ; Fall       ; ADDR            ;
;  AR_out[2]   ; ADDR       ; 5.125 ; 5.287 ; Fall       ; ADDR            ;
;  AR_out[3]   ; ADDR       ; 5.476 ; 5.741 ; Fall       ; ADDR            ;
;  AR_out[4]   ; ADDR       ; 5.632 ; 5.913 ; Fall       ; ADDR            ;
;  AR_out[5]   ; ADDR       ; 4.527 ; 4.689 ; Fall       ; ADDR            ;
;  AR_out[6]   ; ADDR       ; 5.342 ; 5.577 ; Fall       ; ADDR            ;
;  AR_out[7]   ; ADDR       ; 4.670 ; 4.817 ; Fall       ; ADDR            ;
; bus_res[*]   ; ADDR       ; 6.376 ; 6.571 ; Fall       ; ADDR            ;
;  bus_res[0]  ; ADDR       ; 4.816 ; 4.945 ; Fall       ; ADDR            ;
;  bus_res[1]  ; ADDR       ; 5.402 ; 5.577 ; Fall       ; ADDR            ;
;  bus_res[2]  ; ADDR       ; 5.078 ; 5.214 ; Fall       ; ADDR            ;
;  bus_res[3]  ; ADDR       ; 4.805 ; 4.899 ; Fall       ; ADDR            ;
;  bus_res[4]  ; ADDR       ; 5.039 ; 5.155 ; Fall       ; ADDR            ;
;  bus_res[5]  ; ADDR       ; 6.376 ; 6.571 ; Fall       ; ADDR            ;
;  bus_res[6]  ; ADDR       ; 5.339 ; 5.497 ; Fall       ; ADDR            ;
;  bus_res[7]  ; ADDR       ; 4.741 ; 4.863 ; Fall       ; ADDR            ;
; SRAM_out[*]  ; CP         ; 5.817 ; 6.179 ; Rise       ; CP              ;
;  SRAM_out[0] ; CP         ; 4.695 ; 4.856 ; Rise       ; CP              ;
;  SRAM_out[1] ; CP         ; 5.649 ; 6.000 ; Rise       ; CP              ;
;  SRAM_out[2] ; CP         ; 4.877 ; 5.022 ; Rise       ; CP              ;
;  SRAM_out[3] ; CP         ; 5.817 ; 6.179 ; Rise       ; CP              ;
;  SRAM_out[4] ; CP         ; 4.531 ; 4.647 ; Rise       ; CP              ;
;  SRAM_out[5] ; CP         ; 4.318 ; 4.412 ; Rise       ; CP              ;
;  SRAM_out[6] ; CP         ; 4.354 ; 4.488 ; Rise       ; CP              ;
;  SRAM_out[7] ; CP         ; 4.667 ; 4.850 ; Rise       ; CP              ;
; bus_res[*]   ; CP         ; 5.665 ; 5.920 ; Rise       ; CP              ;
;  bus_res[0]  ; CP         ; 4.818 ; 4.947 ; Rise       ; CP              ;
;  bus_res[1]  ; CP         ; 5.167 ; 5.414 ; Rise       ; CP              ;
;  bus_res[2]  ; CP         ; 5.094 ; 5.230 ; Rise       ; CP              ;
;  bus_res[3]  ; CP         ; 4.736 ; 4.887 ; Rise       ; CP              ;
;  bus_res[4]  ; CP         ; 4.881 ; 4.997 ; Rise       ; CP              ;
;  bus_res[5]  ; CP         ; 5.665 ; 5.920 ; Rise       ; CP              ;
;  bus_res[6]  ; CP         ; 5.288 ; 5.446 ; Rise       ; CP              ;
;  bus_res[7]  ; CP         ; 4.527 ; 4.703 ; Rise       ; CP              ;
; out[*]       ; LED        ; 5.936 ; 6.260 ; Fall       ; LED             ;
;  out[0]      ; LED        ; 5.934 ; 6.260 ; Fall       ; LED             ;
;  out[1]      ; LED        ; 5.649 ; 5.952 ; Fall       ; LED             ;
;  out[2]      ; LED        ; 5.936 ; 6.237 ; Fall       ; LED             ;
;  out[3]      ; LED        ; 5.097 ; 5.302 ; Fall       ; LED             ;
;  out[4]      ; LED        ; 4.426 ; 4.539 ; Fall       ; LED             ;
;  out[5]      ; LED        ; 5.364 ; 5.633 ; Fall       ; LED             ;
;  out[6]      ; LED        ; 5.841 ; 6.171 ; Fall       ; LED             ;
;  out[7]      ; LED        ; 4.728 ; 4.907 ; Fall       ; LED             ;
; R0_out[*]    ; REG        ; 4.864 ; 5.070 ; Fall       ; REG             ;
;  R0_out[0]   ; REG        ; 4.320 ; 4.457 ; Fall       ; REG             ;
;  R0_out[1]   ; REG        ; 4.471 ; 4.587 ; Fall       ; REG             ;
;  R0_out[2]   ; REG        ; 4.864 ; 5.070 ; Fall       ; REG             ;
;  R0_out[3]   ; REG        ; 4.297 ; 4.401 ; Fall       ; REG             ;
;  R0_out[4]   ; REG        ; 4.778 ; 4.906 ; Fall       ; REG             ;
;  R0_out[5]   ; REG        ; 4.331 ; 4.429 ; Fall       ; REG             ;
;  R0_out[6]   ; REG        ; 4.626 ; 4.756 ; Fall       ; REG             ;
;  R0_out[7]   ; REG        ; 4.246 ; 4.340 ; Fall       ; REG             ;
; bus_res[*]   ; REG        ; 6.270 ; 6.465 ; Fall       ; REG             ;
;  bus_res[0]  ; REG        ; 4.590 ; 4.755 ; Fall       ; REG             ;
;  bus_res[1]  ; REG        ; 5.376 ; 5.551 ; Fall       ; REG             ;
;  bus_res[2]  ; REG        ; 4.855 ; 5.025 ; Fall       ; REG             ;
;  bus_res[3]  ; REG        ; 4.785 ; 4.879 ; Fall       ; REG             ;
;  bus_res[4]  ; REG        ; 4.765 ; 4.916 ; Fall       ; REG             ;
;  bus_res[5]  ; REG        ; 6.270 ; 6.465 ; Fall       ; REG             ;
;  bus_res[6]  ; REG        ; 5.127 ; 5.320 ; Fall       ; REG             ;
;  bus_res[7]  ; REG        ; 4.685 ; 4.807 ; Fall       ; REG             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; AR_out[*]    ; ADDR       ; 3.981 ; 4.066 ; Fall       ; ADDR            ;
;  AR_out[0]   ; ADDR       ; 3.981 ; 4.066 ; Fall       ; ADDR            ;
;  AR_out[1]   ; ADDR       ; 5.307 ; 5.597 ; Fall       ; ADDR            ;
;  AR_out[2]   ; ADDR       ; 5.014 ; 5.168 ; Fall       ; ADDR            ;
;  AR_out[3]   ; ADDR       ; 5.384 ; 5.643 ; Fall       ; ADDR            ;
;  AR_out[4]   ; ADDR       ; 5.531 ; 5.804 ; Fall       ; ADDR            ;
;  AR_out[5]   ; ADDR       ; 4.432 ; 4.588 ; Fall       ; ADDR            ;
;  AR_out[6]   ; ADDR       ; 5.253 ; 5.481 ; Fall       ; ADDR            ;
;  AR_out[7]   ; ADDR       ; 4.570 ; 4.711 ; Fall       ; ADDR            ;
; bus_res[*]   ; ADDR       ; 4.593 ; 4.717 ; Fall       ; ADDR            ;
;  bus_res[0]  ; ADDR       ; 4.632 ; 4.764 ; Fall       ; ADDR            ;
;  bus_res[1]  ; ADDR       ; 5.212 ; 5.387 ; Fall       ; ADDR            ;
;  bus_res[2]  ; ADDR       ; 4.887 ; 5.025 ; Fall       ; ADDR            ;
;  bus_res[3]  ; ADDR       ; 4.654 ; 4.752 ; Fall       ; ADDR            ;
;  bus_res[4]  ; ADDR       ; 4.847 ; 4.965 ; Fall       ; ADDR            ;
;  bus_res[5]  ; ADDR       ; 6.135 ; 6.334 ; Fall       ; ADDR            ;
;  bus_res[6]  ; ADDR       ; 5.165 ; 5.324 ; Fall       ; ADDR            ;
;  bus_res[7]  ; ADDR       ; 4.593 ; 4.717 ; Fall       ; ADDR            ;
; SRAM_out[*]  ; CP         ; 4.216 ; 4.306 ; Rise       ; CP              ;
;  SRAM_out[0] ; CP         ; 4.572 ; 4.727 ; Rise       ; CP              ;
;  SRAM_out[1] ; CP         ; 5.527 ; 5.869 ; Rise       ; CP              ;
;  SRAM_out[2] ; CP         ; 4.754 ; 4.892 ; Rise       ; CP              ;
;  SRAM_out[3] ; CP         ; 5.689 ; 6.042 ; Rise       ; CP              ;
;  SRAM_out[4] ; CP         ; 4.421 ; 4.531 ; Rise       ; CP              ;
;  SRAM_out[5] ; CP         ; 4.216 ; 4.306 ; Rise       ; CP              ;
;  SRAM_out[6] ; CP         ; 4.251 ; 4.379 ; Rise       ; CP              ;
;  SRAM_out[7] ; CP         ; 4.546 ; 4.720 ; Rise       ; CP              ;
; bus_res[*]   ; CP         ; 4.412 ; 4.581 ; Rise       ; CP              ;
;  bus_res[0]  ; CP         ; 4.627 ; 4.759 ; Rise       ; CP              ;
;  bus_res[1]  ; CP         ; 5.032 ; 5.269 ; Rise       ; CP              ;
;  bus_res[2]  ; CP         ; 4.890 ; 5.028 ; Rise       ; CP              ;
;  bus_res[3]  ; CP         ; 4.611 ; 4.757 ; Rise       ; CP              ;
;  bus_res[4]  ; CP         ; 4.700 ; 4.818 ; Rise       ; CP              ;
;  bus_res[5]  ; CP         ; 5.540 ; 5.790 ; Rise       ; CP              ;
;  bus_res[6]  ; CP         ; 5.085 ; 5.244 ; Rise       ; CP              ;
;  bus_res[7]  ; CP         ; 4.412 ; 4.581 ; Rise       ; CP              ;
; out[*]       ; LED        ; 4.332 ; 4.441 ; Fall       ; LED             ;
;  out[0]      ; LED        ; 5.821 ; 6.137 ; Fall       ; LED             ;
;  out[1]      ; LED        ; 5.548 ; 5.842 ; Fall       ; LED             ;
;  out[2]      ; LED        ; 5.823 ; 6.115 ; Fall       ; LED             ;
;  out[3]      ; LED        ; 5.018 ; 5.218 ; Fall       ; LED             ;
;  out[4]      ; LED        ; 4.332 ; 4.441 ; Fall       ; LED             ;
;  out[5]      ; LED        ; 5.275 ; 5.539 ; Fall       ; LED             ;
;  out[6]      ; LED        ; 5.719 ; 6.041 ; Fall       ; LED             ;
;  out[7]      ; LED        ; 4.611 ; 4.783 ; Fall       ; LED             ;
; R0_out[*]    ; REG        ; 4.162 ; 4.252 ; Fall       ; REG             ;
;  R0_out[0]   ; REG        ; 4.220 ; 4.351 ; Fall       ; REG             ;
;  R0_out[1]   ; REG        ; 4.384 ; 4.494 ; Fall       ; REG             ;
;  R0_out[2]   ; REG        ; 4.782 ; 4.985 ; Fall       ; REG             ;
;  R0_out[3]   ; REG        ; 4.210 ; 4.310 ; Fall       ; REG             ;
;  R0_out[4]   ; REG        ; 4.680 ; 4.802 ; Fall       ; REG             ;
;  R0_out[5]   ; REG        ; 4.237 ; 4.330 ; Fall       ; REG             ;
;  R0_out[6]   ; REG        ; 4.510 ; 4.634 ; Fall       ; REG             ;
;  R0_out[7]   ; REG        ; 4.162 ; 4.252 ; Fall       ; REG             ;
; bus_res[*]   ; REG        ; 4.480 ; 4.639 ; Fall       ; REG             ;
;  bus_res[0]  ; REG        ; 4.480 ; 4.639 ; Fall       ; REG             ;
;  bus_res[1]  ; REG        ; 5.197 ; 5.372 ; Fall       ; REG             ;
;  bus_res[2]  ; REG        ; 4.735 ; 4.898 ; Fall       ; REG             ;
;  bus_res[3]  ; REG        ; 4.644 ; 4.742 ; Fall       ; REG             ;
;  bus_res[4]  ; REG        ; 4.661 ; 4.806 ; Fall       ; REG             ;
;  bus_res[5]  ; REG        ; 6.037 ; 6.236 ; Fall       ; REG             ;
;  bus_res[6]  ; REG        ; 4.991 ; 5.176 ; Fall       ; REG             ;
;  bus_res[7]  ; REG        ; 4.549 ; 4.673 ; Fall       ; REG             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; d[0]       ; bus_res[0]  ; 4.847 ;       ;       ; 5.623 ;
; d[1]       ; bus_res[1]  ; 5.626 ;       ;       ; 6.487 ;
; d[2]       ; bus_res[2]  ; 5.345 ;       ;       ; 6.166 ;
; d[3]       ; bus_res[3]  ; 5.424 ;       ;       ; 6.247 ;
; d[4]       ; bus_res[4]  ; 5.213 ;       ;       ; 6.017 ;
; d[5]       ; bus_res[5]  ; 5.974 ;       ;       ; 6.839 ;
; d[6]       ; bus_res[6]  ; 5.614 ;       ;       ; 6.479 ;
; d[7]       ; bus_res[7]  ; 5.131 ;       ;       ; 5.936 ;
; s[0]       ; bus_res[0]  ; 5.336 ; 5.465 ; 5.982 ; 6.118 ;
; s[0]       ; bus_res[1]  ; 6.092 ; 6.267 ; 6.802 ; 6.977 ;
; s[0]       ; bus_res[2]  ; 5.797 ; 5.933 ; 6.473 ; 6.615 ;
; s[0]       ; bus_res[3]  ; 5.590 ; 5.684 ; 6.300 ; 6.394 ;
; s[0]       ; bus_res[4]  ; 5.626 ; 5.742 ; 6.290 ; 6.413 ;
; s[0]       ; bus_res[5]  ; 6.654 ; 6.849 ; 7.347 ; 7.542 ;
; s[0]       ; bus_res[6]  ; 5.902 ; 6.060 ; 6.596 ; 6.754 ;
; s[0]       ; bus_res[7]  ; 5.390 ; 5.512 ; 6.083 ; 6.205 ;
; s[1]       ; bus_res[0]  ; 5.260 ; 5.389 ; 5.928 ; 6.057 ;
; s[1]       ; bus_res[1]  ; 5.924 ; 6.099 ; 6.611 ; 6.786 ;
; s[1]       ; bus_res[2]  ; 5.528 ; 5.664 ; 6.197 ; 6.333 ;
; s[1]       ; bus_res[3]  ; 5.420 ; 5.514 ; 6.106 ; 6.200 ;
; s[1]       ; bus_res[4]  ; 5.426 ; 5.542 ; 6.081 ; 6.197 ;
; s[1]       ; bus_res[5]  ; 6.549 ; 6.744 ; 7.225 ; 7.420 ;
; s[1]       ; bus_res[6]  ; 5.798 ; 5.956 ; 6.474 ; 6.632 ;
; s[1]       ; bus_res[7]  ; 5.285 ; 5.407 ; 5.961 ; 6.083 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; d[0]       ; bus_res[0]  ; 4.719 ;       ;       ; 5.478 ;
; d[1]       ; bus_res[1]  ; 5.472 ;       ;       ; 6.313 ;
; d[2]       ; bus_res[2]  ; 5.198 ;       ;       ; 6.002 ;
; d[3]       ; bus_res[3]  ; 5.272 ;       ;       ; 6.078 ;
; d[4]       ; bus_res[4]  ; 5.071 ;       ;       ; 5.857 ;
; d[5]       ; bus_res[5]  ; 5.837 ;       ;       ; 6.686 ;
; d[6]       ; bus_res[6]  ; 5.456 ;       ;       ; 6.301 ;
; d[7]       ; bus_res[7]  ; 4.992 ;       ;       ; 5.781 ;
; s[0]       ; bus_res[0]  ; 5.122 ; 5.254 ; 5.785 ; 5.910 ;
; s[0]       ; bus_res[1]  ; 5.664 ; 5.823 ; 6.337 ; 6.522 ;
; s[0]       ; bus_res[2]  ; 5.565 ; 5.703 ; 6.263 ; 6.394 ;
; s[0]       ; bus_res[3]  ; 5.256 ; 5.338 ; 5.924 ; 6.032 ;
; s[0]       ; bus_res[4]  ; 5.401 ; 5.519 ; 6.081 ; 6.192 ;
; s[0]       ; bus_res[5]  ; 6.189 ; 6.372 ; 6.863 ; 7.072 ;
; s[0]       ; bus_res[6]  ; 5.685 ; 5.844 ; 6.367 ; 6.519 ;
; s[0]       ; bus_res[7]  ; 5.055 ; 5.166 ; 5.705 ; 5.839 ;
; s[1]       ; bus_res[0]  ; 5.094 ; 5.210 ; 5.735 ; 5.870 ;
; s[1]       ; bus_res[1]  ; 5.699 ; 5.874 ; 6.387 ; 6.556 ;
; s[1]       ; bus_res[2]  ; 5.263 ; 5.388 ; 5.906 ; 6.054 ;
; s[1]       ; bus_res[3]  ; 5.221 ; 5.319 ; 5.896 ; 5.987 ;
; s[1]       ; bus_res[4]  ; 5.083 ; 5.188 ; 5.708 ; 5.836 ;
; s[1]       ; bus_res[5]  ; 6.314 ; 6.513 ; 6.993 ; 7.192 ;
; s[1]       ; bus_res[6]  ; 5.374 ; 5.520 ; 5.999 ; 6.168 ;
; s[1]       ; bus_res[7]  ; 5.095 ; 5.219 ; 5.763 ; 5.880 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.247  ; 0.0   ; 0.0      ; 0.0     ; -3.201              ;
;  ADDR            ; -3.247  ; 0.384 ; N/A      ; N/A     ; N/A                 ;
;  CP              ; -2.767  ; 0.514 ; N/A      ; N/A     ; N/A                 ;
;  LED             ; -3.210  ; 0.328 ; N/A      ; N/A     ; N/A                 ;
;  REG             ; -3.129  ; 0.350 ; N/A      ; N/A     ; N/A                 ;
; Design-wide TNS  ; -97.845 ; 0.0   ; 0.0      ; 0.0     ; N/A                 ;
;  ADDR            ; -24.503 ; 0.000 ; N/A      ; N/A     ; N/A                 ;
;  CP              ; -24.955 ; 0.000 ; N/A      ; N/A     ; N/A                 ;
;  LED             ; -24.351 ; 0.000 ; N/A      ; N/A     ; N/A                 ;
;  REG             ; -24.036 ; 0.000 ; N/A      ; N/A     ; N/A                 ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; d[*]      ; ADDR       ; 4.903 ; 5.125 ; Fall       ; ADDR            ;
;  d[0]     ; ADDR       ; 3.784 ; 4.019 ; Fall       ; ADDR            ;
;  d[1]     ; ADDR       ; 4.418 ; 4.630 ; Fall       ; ADDR            ;
;  d[2]     ; ADDR       ; 4.230 ; 4.511 ; Fall       ; ADDR            ;
;  d[3]     ; ADDR       ; 4.903 ; 5.125 ; Fall       ; ADDR            ;
;  d[4]     ; ADDR       ; 4.126 ; 4.401 ; Fall       ; ADDR            ;
;  d[5]     ; ADDR       ; 4.041 ; 4.259 ; Fall       ; ADDR            ;
;  d[6]     ; ADDR       ; 4.245 ; 4.569 ; Fall       ; ADDR            ;
;  d[7]     ; ADDR       ; 4.462 ; 4.616 ; Fall       ; ADDR            ;
; s[*]      ; ADDR       ; 5.595 ; 5.814 ; Fall       ; ADDR            ;
;  s[0]     ; ADDR       ; 5.595 ; 5.814 ; Fall       ; ADDR            ;
;  s[1]     ; ADDR       ; 5.387 ; 5.599 ; Fall       ; ADDR            ;
; WE        ; CP         ; 2.456 ; 2.640 ; Rise       ; CP              ;
; d[*]      ; CP         ; 3.889 ; 4.046 ; Rise       ; CP              ;
;  d[0]     ; CP         ; 2.800 ; 2.966 ; Rise       ; CP              ;
;  d[1]     ; CP         ; 3.406 ; 3.561 ; Rise       ; CP              ;
;  d[2]     ; CP         ; 3.259 ; 3.484 ; Rise       ; CP              ;
;  d[3]     ; CP         ; 3.889 ; 4.046 ; Rise       ; CP              ;
;  d[4]     ; CP         ; 2.761 ; 3.016 ; Rise       ; CP              ;
;  d[5]     ; CP         ; 3.074 ; 3.231 ; Rise       ; CP              ;
;  d[6]     ; CP         ; 3.258 ; 3.538 ; Rise       ; CP              ;
;  d[7]     ; CP         ; 3.100 ; 3.237 ; Rise       ; CP              ;
; s[*]      ; CP         ; 4.628 ; 4.847 ; Rise       ; CP              ;
;  s[0]     ; CP         ; 4.628 ; 4.847 ; Rise       ; CP              ;
;  s[1]     ; CP         ; 4.420 ; 4.632 ; Rise       ; CP              ;
; d[*]      ; LED        ; 4.861 ; 5.084 ; Fall       ; LED             ;
;  d[0]     ; LED        ; 3.733 ; 3.966 ; Fall       ; LED             ;
;  d[1]     ; LED        ; 4.513 ; 4.722 ; Fall       ; LED             ;
;  d[2]     ; LED        ; 4.188 ; 4.468 ; Fall       ; LED             ;
;  d[3]     ; LED        ; 4.861 ; 5.084 ; Fall       ; LED             ;
;  d[4]     ; LED        ; 4.327 ; 4.600 ; Fall       ; LED             ;
;  d[5]     ; LED        ; 4.017 ; 4.235 ; Fall       ; LED             ;
;  d[6]     ; LED        ; 4.083 ; 4.408 ; Fall       ; LED             ;
;  d[7]     ; LED        ; 4.306 ; 4.461 ; Fall       ; LED             ;
; s[*]      ; LED        ; 5.636 ; 5.834 ; Fall       ; LED             ;
;  s[0]     ; LED        ; 5.636 ; 5.834 ; Fall       ; LED             ;
;  s[1]     ; LED        ; 5.363 ; 5.575 ; Fall       ; LED             ;
; d[*]      ; REG        ; 4.962 ; 5.186 ; Fall       ; REG             ;
;  d[0]     ; REG        ; 3.639 ; 3.872 ; Fall       ; REG             ;
;  d[1]     ; REG        ; 4.481 ; 4.693 ; Fall       ; REG             ;
;  d[2]     ; REG        ; 4.099 ; 4.380 ; Fall       ; REG             ;
;  d[3]     ; REG        ; 4.962 ; 5.186 ; Fall       ; REG             ;
;  d[4]     ; REG        ; 4.087 ; 4.358 ; Fall       ; REG             ;
;  d[5]     ; REG        ; 3.930 ; 4.148 ; Fall       ; REG             ;
;  d[6]     ; REG        ; 4.092 ; 4.417 ; Fall       ; REG             ;
;  d[7]     ; REG        ; 4.423 ; 4.580 ; Fall       ; REG             ;
; s[*]      ; REG        ; 5.604 ; 5.802 ; Fall       ; REG             ;
;  s[0]     ; REG        ; 5.604 ; 5.802 ; Fall       ; REG             ;
;  s[1]     ; REG        ; 5.276 ; 5.488 ; Fall       ; REG             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; d[*]      ; ADDR       ; -0.655 ; -1.295 ; Fall       ; ADDR            ;
;  d[0]     ; ADDR       ; -0.655 ; -1.295 ; Fall       ; ADDR            ;
;  d[1]     ; ADDR       ; -0.934 ; -1.615 ; Fall       ; ADDR            ;
;  d[2]     ; ADDR       ; -0.870 ; -1.549 ; Fall       ; ADDR            ;
;  d[3]     ; ADDR       ; -1.137 ; -1.857 ; Fall       ; ADDR            ;
;  d[4]     ; ADDR       ; -0.794 ; -1.478 ; Fall       ; ADDR            ;
;  d[5]     ; ADDR       ; -0.774 ; -1.438 ; Fall       ; ADDR            ;
;  d[6]     ; ADDR       ; -0.879 ; -1.578 ; Fall       ; ADDR            ;
;  d[7]     ; ADDR       ; -0.922 ; -1.599 ; Fall       ; ADDR            ;
; s[*]      ; ADDR       ; -0.797 ; -1.422 ; Fall       ; ADDR            ;
;  s[0]     ; ADDR       ; -0.984 ; -1.635 ; Fall       ; ADDR            ;
;  s[1]     ; ADDR       ; -0.797 ; -1.422 ; Fall       ; ADDR            ;
; WE        ; CP         ; -0.914 ; -1.508 ; Rise       ; CP              ;
; d[*]      ; CP         ; -0.967 ; -1.647 ; Rise       ; CP              ;
;  d[0]     ; CP         ; -0.977 ; -1.647 ; Rise       ; CP              ;
;  d[1]     ; CP         ; -1.246 ; -1.960 ; Rise       ; CP              ;
;  d[2]     ; CP         ; -1.194 ; -1.909 ; Rise       ; CP              ;
;  d[3]     ; CP         ; -1.444 ; -2.198 ; Rise       ; CP              ;
;  d[4]     ; CP         ; -0.967 ; -1.663 ; Rise       ; CP              ;
;  d[5]     ; CP         ; -1.093 ; -1.788 ; Rise       ; CP              ;
;  d[6]     ; CP         ; -1.198 ; -1.940 ; Rise       ; CP              ;
;  d[7]     ; CP         ; -1.094 ; -1.787 ; Rise       ; CP              ;
; s[*]      ; CP         ; -0.979 ; -1.604 ; Rise       ; CP              ;
;  s[0]     ; CP         ; -1.157 ; -1.807 ; Rise       ; CP              ;
;  s[1]     ; CP         ; -0.979 ; -1.604 ; Rise       ; CP              ;
; d[*]      ; LED        ; -0.640 ; -1.280 ; Fall       ; LED             ;
;  d[0]     ; LED        ; -0.640 ; -1.280 ; Fall       ; LED             ;
;  d[1]     ; LED        ; -0.915 ; -1.595 ; Fall       ; LED             ;
;  d[2]     ; LED        ; -0.854 ; -1.534 ; Fall       ; LED             ;
;  d[3]     ; LED        ; -1.118 ; -1.840 ; Fall       ; LED             ;
;  d[4]     ; LED        ; -0.738 ; -1.419 ; Fall       ; LED             ;
;  d[5]     ; LED        ; -0.756 ; -1.421 ; Fall       ; LED             ;
;  d[6]     ; LED        ; -0.809 ; -1.509 ; Fall       ; LED             ;
;  d[7]     ; LED        ; -0.853 ; -1.532 ; Fall       ; LED             ;
; s[*]      ; LED        ; -0.727 ; -1.352 ; Fall       ; LED             ;
;  s[0]     ; LED        ; -0.916 ; -1.566 ; Fall       ; LED             ;
;  s[1]     ; LED        ; -0.727 ; -1.352 ; Fall       ; LED             ;
; d[*]      ; REG        ; -0.590 ; -1.229 ; Fall       ; REG             ;
;  d[0]     ; REG        ; -0.590 ; -1.229 ; Fall       ; REG             ;
;  d[1]     ; REG        ; -0.881 ; -1.562 ; Fall       ; REG             ;
;  d[2]     ; REG        ; -0.807 ; -1.487 ; Fall       ; REG             ;
;  d[3]     ; REG        ; -1.083 ; -1.805 ; Fall       ; REG             ;
;  d[4]     ; REG        ; -0.780 ; -1.461 ; Fall       ; REG             ;
;  d[5]     ; REG        ; -0.704 ; -1.368 ; Fall       ; REG             ;
;  d[6]     ; REG        ; -0.799 ; -1.498 ; Fall       ; REG             ;
;  d[7]     ; REG        ; -0.904 ; -1.583 ; Fall       ; REG             ;
; s[*]      ; REG        ; -0.717 ; -1.342 ; Fall       ; REG             ;
;  s[0]     ; REG        ; -0.967 ; -1.617 ; Fall       ; REG             ;
;  s[1]     ; REG        ; -0.717 ; -1.342 ; Fall       ; REG             ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; AR_out[*]    ; ADDR       ; 10.755 ; 10.405 ; Fall       ; ADDR            ;
;  AR_out[0]   ; ADDR       ; 7.752  ; 7.512  ; Fall       ; ADDR            ;
;  AR_out[1]   ; ADDR       ; 10.153 ; 10.103 ; Fall       ; ADDR            ;
;  AR_out[2]   ; ADDR       ; 10.294 ; 9.710  ; Fall       ; ADDR            ;
;  AR_out[3]   ; ADDR       ; 10.478 ; 10.177 ; Fall       ; ADDR            ;
;  AR_out[4]   ; ADDR       ; 10.755 ; 10.405 ; Fall       ; ADDR            ;
;  AR_out[5]   ; ADDR       ; 8.849  ; 8.418  ; Fall       ; ADDR            ;
;  AR_out[6]   ; ADDR       ; 10.139 ; 9.880  ; Fall       ; ADDR            ;
;  AR_out[7]   ; ADDR       ; 9.129  ; 8.771  ; Fall       ; ADDR            ;
; bus_res[*]   ; ADDR       ; 12.497 ; 12.298 ; Fall       ; ADDR            ;
;  bus_res[0]  ; ADDR       ; 9.486  ; 9.290  ; Fall       ; ADDR            ;
;  bus_res[1]  ; ADDR       ; 10.778 ; 10.581 ; Fall       ; ADDR            ;
;  bus_res[2]  ; ADDR       ; 10.117 ; 9.760  ; Fall       ; ADDR            ;
;  bus_res[3]  ; ADDR       ; 9.485  ; 9.163  ; Fall       ; ADDR            ;
;  bus_res[4]  ; ADDR       ; 10.079 ; 9.650  ; Fall       ; ADDR            ;
;  bus_res[5]  ; ADDR       ; 12.497 ; 12.298 ; Fall       ; ADDR            ;
;  bus_res[6]  ; ADDR       ; 10.729 ; 10.336 ; Fall       ; ADDR            ;
;  bus_res[7]  ; ADDR       ; 9.306  ; 9.082  ; Fall       ; ADDR            ;
; SRAM_out[*]  ; CP         ; 12.042 ; 11.795 ; Rise       ; CP              ;
;  SRAM_out[0] ; CP         ; 10.028 ; 9.647  ; Rise       ; CP              ;
;  SRAM_out[1] ; CP         ; 11.501 ; 11.422 ; Rise       ; CP              ;
;  SRAM_out[2] ; CP         ; 10.389 ; 9.913  ; Rise       ; CP              ;
;  SRAM_out[3] ; CP         ; 12.042 ; 11.795 ; Rise       ; CP              ;
;  SRAM_out[4] ; CP         ; 9.656  ; 9.222  ; Rise       ; CP              ;
;  SRAM_out[5] ; CP         ; 9.077  ; 8.769  ; Rise       ; CP              ;
;  SRAM_out[6] ; CP         ; 9.100  ; 8.885  ; Rise       ; CP              ;
;  SRAM_out[7] ; CP         ; 10.062 ; 9.627  ; Rise       ; CP              ;
; bus_res[*]   ; CP         ; 11.727 ; 11.475 ; Rise       ; CP              ;
;  bus_res[0]  ; CP         ; 10.274 ; 10.085 ; Rise       ; CP              ;
;  bus_res[1]  ; CP         ; 11.110 ; 10.847 ; Rise       ; CP              ;
;  bus_res[2]  ; CP         ; 10.936 ; 10.586 ; Rise       ; CP              ;
;  bus_res[3]  ; CP         ; 10.214 ; 9.842  ; Rise       ; CP              ;
;  bus_res[4]  ; CP         ; 10.528 ; 10.106 ; Rise       ; CP              ;
;  bus_res[5]  ; CP         ; 11.727 ; 11.475 ; Rise       ; CP              ;
;  bus_res[6]  ; CP         ; 11.444 ; 11.051 ; Rise       ; CP              ;
;  bus_res[7]  ; CP         ; 9.721  ; 9.482  ; Rise       ; CP              ;
; out[*]       ; LED        ; 11.406 ; 11.170 ; Fall       ; LED             ;
;  out[0]      ; LED        ; 11.406 ; 11.170 ; Fall       ; LED             ;
;  out[1]      ; LED        ; 10.585 ; 10.614 ; Fall       ; LED             ;
;  out[2]      ; LED        ; 11.284 ; 11.158 ; Fall       ; LED             ;
;  out[3]      ; LED        ; 9.506  ; 9.373  ; Fall       ; LED             ;
;  out[4]      ; LED        ; 8.566  ; 8.278  ; Fall       ; LED             ;
;  out[5]      ; LED        ; 10.101 ; 10.008 ; Fall       ; LED             ;
;  out[6]      ; LED        ; 11.076 ; 10.992 ; Fall       ; LED             ;
;  out[7]      ; LED        ; 9.315  ; 9.120  ; Fall       ; LED             ;
; R0_out[*]    ; REG        ; 9.180  ; 8.947  ; Fall       ; REG             ;
;  R0_out[0]   ; REG        ; 8.328  ; 8.094  ; Fall       ; REG             ;
;  R0_out[1]   ; REG        ; 8.485  ; 8.331  ; Fall       ; REG             ;
;  R0_out[2]   ; REG        ; 8.946  ; 8.913  ; Fall       ; REG             ;
;  R0_out[3]   ; REG        ; 8.265  ; 8.014  ; Fall       ; REG             ;
;  R0_out[4]   ; REG        ; 9.180  ; 8.947  ; Fall       ; REG             ;
;  R0_out[5]   ; REG        ; 8.177  ; 8.043  ; Fall       ; REG             ;
;  R0_out[6]   ; REG        ; 9.041  ; 8.679  ; Fall       ; REG             ;
;  R0_out[7]   ; REG        ; 8.160  ; 7.896  ; Fall       ; REG             ;
; bus_res[*]   ; REG        ; 12.229 ; 12.030 ; Fall       ; REG             ;
;  bus_res[0]  ; REG        ; 8.984  ; 8.836  ; Fall       ; REG             ;
;  bus_res[1]  ; REG        ; 10.725 ; 10.528 ; Fall       ; REG             ;
;  bus_res[2]  ; REG        ; 9.626  ; 9.316  ; Fall       ; REG             ;
;  bus_res[3]  ; REG        ; 9.414  ; 9.099  ; Fall       ; REG             ;
;  bus_res[4]  ; REG        ; 9.475  ; 9.096  ; Fall       ; REG             ;
;  bus_res[5]  ; REG        ; 12.229 ; 12.030 ; Fall       ; REG             ;
;  bus_res[6]  ; REG        ; 10.226 ; 9.874  ; Fall       ; REG             ;
;  bus_res[7]  ; REG        ; 9.157  ; 8.940  ; Fall       ; REG             ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; AR_out[*]    ; ADDR       ; 3.981 ; 4.066 ; Fall       ; ADDR            ;
;  AR_out[0]   ; ADDR       ; 3.981 ; 4.066 ; Fall       ; ADDR            ;
;  AR_out[1]   ; ADDR       ; 5.307 ; 5.597 ; Fall       ; ADDR            ;
;  AR_out[2]   ; ADDR       ; 5.014 ; 5.168 ; Fall       ; ADDR            ;
;  AR_out[3]   ; ADDR       ; 5.384 ; 5.643 ; Fall       ; ADDR            ;
;  AR_out[4]   ; ADDR       ; 5.531 ; 5.804 ; Fall       ; ADDR            ;
;  AR_out[5]   ; ADDR       ; 4.432 ; 4.588 ; Fall       ; ADDR            ;
;  AR_out[6]   ; ADDR       ; 5.253 ; 5.481 ; Fall       ; ADDR            ;
;  AR_out[7]   ; ADDR       ; 4.570 ; 4.711 ; Fall       ; ADDR            ;
; bus_res[*]   ; ADDR       ; 4.593 ; 4.717 ; Fall       ; ADDR            ;
;  bus_res[0]  ; ADDR       ; 4.632 ; 4.764 ; Fall       ; ADDR            ;
;  bus_res[1]  ; ADDR       ; 5.212 ; 5.387 ; Fall       ; ADDR            ;
;  bus_res[2]  ; ADDR       ; 4.887 ; 5.025 ; Fall       ; ADDR            ;
;  bus_res[3]  ; ADDR       ; 4.654 ; 4.752 ; Fall       ; ADDR            ;
;  bus_res[4]  ; ADDR       ; 4.847 ; 4.965 ; Fall       ; ADDR            ;
;  bus_res[5]  ; ADDR       ; 6.135 ; 6.334 ; Fall       ; ADDR            ;
;  bus_res[6]  ; ADDR       ; 5.165 ; 5.324 ; Fall       ; ADDR            ;
;  bus_res[7]  ; ADDR       ; 4.593 ; 4.717 ; Fall       ; ADDR            ;
; SRAM_out[*]  ; CP         ; 4.216 ; 4.306 ; Rise       ; CP              ;
;  SRAM_out[0] ; CP         ; 4.572 ; 4.727 ; Rise       ; CP              ;
;  SRAM_out[1] ; CP         ; 5.527 ; 5.869 ; Rise       ; CP              ;
;  SRAM_out[2] ; CP         ; 4.754 ; 4.892 ; Rise       ; CP              ;
;  SRAM_out[3] ; CP         ; 5.689 ; 6.042 ; Rise       ; CP              ;
;  SRAM_out[4] ; CP         ; 4.421 ; 4.531 ; Rise       ; CP              ;
;  SRAM_out[5] ; CP         ; 4.216 ; 4.306 ; Rise       ; CP              ;
;  SRAM_out[6] ; CP         ; 4.251 ; 4.379 ; Rise       ; CP              ;
;  SRAM_out[7] ; CP         ; 4.546 ; 4.720 ; Rise       ; CP              ;
; bus_res[*]   ; CP         ; 4.412 ; 4.581 ; Rise       ; CP              ;
;  bus_res[0]  ; CP         ; 4.627 ; 4.759 ; Rise       ; CP              ;
;  bus_res[1]  ; CP         ; 5.032 ; 5.269 ; Rise       ; CP              ;
;  bus_res[2]  ; CP         ; 4.890 ; 5.028 ; Rise       ; CP              ;
;  bus_res[3]  ; CP         ; 4.611 ; 4.757 ; Rise       ; CP              ;
;  bus_res[4]  ; CP         ; 4.700 ; 4.818 ; Rise       ; CP              ;
;  bus_res[5]  ; CP         ; 5.540 ; 5.790 ; Rise       ; CP              ;
;  bus_res[6]  ; CP         ; 5.085 ; 5.244 ; Rise       ; CP              ;
;  bus_res[7]  ; CP         ; 4.412 ; 4.581 ; Rise       ; CP              ;
; out[*]       ; LED        ; 4.332 ; 4.441 ; Fall       ; LED             ;
;  out[0]      ; LED        ; 5.821 ; 6.137 ; Fall       ; LED             ;
;  out[1]      ; LED        ; 5.548 ; 5.842 ; Fall       ; LED             ;
;  out[2]      ; LED        ; 5.823 ; 6.115 ; Fall       ; LED             ;
;  out[3]      ; LED        ; 5.018 ; 5.218 ; Fall       ; LED             ;
;  out[4]      ; LED        ; 4.332 ; 4.441 ; Fall       ; LED             ;
;  out[5]      ; LED        ; 5.275 ; 5.539 ; Fall       ; LED             ;
;  out[6]      ; LED        ; 5.719 ; 6.041 ; Fall       ; LED             ;
;  out[7]      ; LED        ; 4.611 ; 4.783 ; Fall       ; LED             ;
; R0_out[*]    ; REG        ; 4.162 ; 4.252 ; Fall       ; REG             ;
;  R0_out[0]   ; REG        ; 4.220 ; 4.351 ; Fall       ; REG             ;
;  R0_out[1]   ; REG        ; 4.384 ; 4.494 ; Fall       ; REG             ;
;  R0_out[2]   ; REG        ; 4.782 ; 4.985 ; Fall       ; REG             ;
;  R0_out[3]   ; REG        ; 4.210 ; 4.310 ; Fall       ; REG             ;
;  R0_out[4]   ; REG        ; 4.680 ; 4.802 ; Fall       ; REG             ;
;  R0_out[5]   ; REG        ; 4.237 ; 4.330 ; Fall       ; REG             ;
;  R0_out[6]   ; REG        ; 4.510 ; 4.634 ; Fall       ; REG             ;
;  R0_out[7]   ; REG        ; 4.162 ; 4.252 ; Fall       ; REG             ;
; bus_res[*]   ; REG        ; 4.480 ; 4.639 ; Fall       ; REG             ;
;  bus_res[0]  ; REG        ; 4.480 ; 4.639 ; Fall       ; REG             ;
;  bus_res[1]  ; REG        ; 5.197 ; 5.372 ; Fall       ; REG             ;
;  bus_res[2]  ; REG        ; 4.735 ; 4.898 ; Fall       ; REG             ;
;  bus_res[3]  ; REG        ; 4.644 ; 4.742 ; Fall       ; REG             ;
;  bus_res[4]  ; REG        ; 4.661 ; 4.806 ; Fall       ; REG             ;
;  bus_res[5]  ; REG        ; 6.037 ; 6.236 ; Fall       ; REG             ;
;  bus_res[6]  ; REG        ; 4.991 ; 5.176 ; Fall       ; REG             ;
;  bus_res[7]  ; REG        ; 4.549 ; 4.673 ; Fall       ; REG             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; d[0]       ; bus_res[0]  ; 10.311 ;        ;        ; 10.392 ;
; d[1]       ; bus_res[1]  ; 11.962 ;        ;        ; 12.011 ;
; d[2]       ; bus_res[2]  ; 11.437 ;        ;        ; 11.403 ;
; d[3]       ; bus_res[3]  ; 11.621 ;        ;        ; 11.565 ;
; d[4]       ; bus_res[4]  ; 11.244 ;        ;        ; 11.131 ;
; d[5]       ; bus_res[5]  ; 12.304 ;        ;        ; 12.358 ;
; d[6]       ; bus_res[6]  ; 12.024 ;        ;        ; 11.992 ;
; d[7]       ; bus_res[7]  ; 10.998 ;        ;        ; 10.972 ;
; s[0]       ; bus_res[0]  ; 11.422 ; 11.226 ; 11.620 ; 11.431 ;
; s[0]       ; bus_res[1]  ; 13.085 ; 12.888 ; 13.283 ; 13.086 ;
; s[0]       ; bus_res[2]  ; 12.524 ; 12.167 ; 12.714 ; 12.364 ;
; s[0]       ; bus_res[3]  ; 12.032 ; 11.710 ; 12.265 ; 11.943 ;
; s[0]       ; bus_res[4]  ; 12.168 ; 11.739 ; 12.389 ; 11.967 ;
; s[0]       ; bus_res[5]  ; 13.858 ; 13.659 ; 14.077 ; 13.878 ;
; s[0]       ; bus_res[6]  ; 12.764 ; 12.364 ; 13.009 ; 12.609 ;
; s[0]       ; bus_res[7]  ; 11.548 ; 11.324 ; 11.792 ; 11.568 ;
; s[1]       ; bus_res[0]  ; 11.306 ; 11.117 ; 11.517 ; 11.321 ;
; s[1]       ; bus_res[1]  ; 12.732 ; 12.535 ; 12.933 ; 12.736 ;
; s[1]       ; bus_res[2]  ; 11.949 ; 11.599 ; 12.163 ; 11.806 ;
; s[1]       ; bus_res[3]  ; 11.685 ; 11.363 ; 11.910 ; 11.588 ;
; s[1]       ; bus_res[4]  ; 11.743 ; 11.321 ; 11.959 ; 11.530 ;
; s[1]       ; bus_res[5]  ; 13.650 ; 13.451 ; 13.862 ; 13.663 ;
; s[1]       ; bus_res[6]  ; 12.548 ; 12.148 ; 12.797 ; 12.397 ;
; s[1]       ; bus_res[7]  ; 11.333 ; 11.109 ; 11.580 ; 11.356 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; d[0]       ; bus_res[0]  ; 4.719 ;       ;       ; 5.478 ;
; d[1]       ; bus_res[1]  ; 5.472 ;       ;       ; 6.313 ;
; d[2]       ; bus_res[2]  ; 5.198 ;       ;       ; 6.002 ;
; d[3]       ; bus_res[3]  ; 5.272 ;       ;       ; 6.078 ;
; d[4]       ; bus_res[4]  ; 5.071 ;       ;       ; 5.857 ;
; d[5]       ; bus_res[5]  ; 5.837 ;       ;       ; 6.686 ;
; d[6]       ; bus_res[6]  ; 5.456 ;       ;       ; 6.301 ;
; d[7]       ; bus_res[7]  ; 4.992 ;       ;       ; 5.781 ;
; s[0]       ; bus_res[0]  ; 5.122 ; 5.254 ; 5.785 ; 5.910 ;
; s[0]       ; bus_res[1]  ; 5.664 ; 5.823 ; 6.337 ; 6.522 ;
; s[0]       ; bus_res[2]  ; 5.565 ; 5.703 ; 6.263 ; 6.394 ;
; s[0]       ; bus_res[3]  ; 5.256 ; 5.338 ; 5.924 ; 6.032 ;
; s[0]       ; bus_res[4]  ; 5.401 ; 5.519 ; 6.081 ; 6.192 ;
; s[0]       ; bus_res[5]  ; 6.189 ; 6.372 ; 6.863 ; 7.072 ;
; s[0]       ; bus_res[6]  ; 5.685 ; 5.844 ; 6.367 ; 6.519 ;
; s[0]       ; bus_res[7]  ; 5.055 ; 5.166 ; 5.705 ; 5.839 ;
; s[1]       ; bus_res[0]  ; 5.094 ; 5.210 ; 5.735 ; 5.870 ;
; s[1]       ; bus_res[1]  ; 5.699 ; 5.874 ; 6.387 ; 6.556 ;
; s[1]       ; bus_res[2]  ; 5.263 ; 5.388 ; 5.906 ; 6.054 ;
; s[1]       ; bus_res[3]  ; 5.221 ; 5.319 ; 5.896 ; 5.987 ;
; s[1]       ; bus_res[4]  ; 5.083 ; 5.188 ; 5.708 ; 5.836 ;
; s[1]       ; bus_res[5]  ; 6.314 ; 6.513 ; 6.993 ; 7.192 ;
; s[1]       ; bus_res[6]  ; 5.374 ; 5.520 ; 5.999 ; 6.168 ;
; s[1]       ; bus_res[7]  ; 5.095 ; 5.219 ; 5.763 ; 5.880 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; AR_out[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; AR_out[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; AR_out[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; AR_out[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; AR_out[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; AR_out[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; AR_out[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; AR_out[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; bus_res[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; bus_res[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; bus_res[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; bus_res[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; bus_res[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; bus_res[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; bus_res[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; bus_res[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; SRAM_out[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; SRAM_out[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; SRAM_out[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; SRAM_out[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; SRAM_out[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; SRAM_out[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; SRAM_out[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; SRAM_out[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; R0_out[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; R0_out[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; R0_out[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; R0_out[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; R0_out[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; R0_out[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; R0_out[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; R0_out[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; out[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; out[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; out[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; out[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; out[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; out[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; out[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; out[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; s[0]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; s[1]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; d[7]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; d[6]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; d[5]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; d[4]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; d[3]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; d[2]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; d[1]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; d[0]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADDR                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; WE                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CP                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; REG                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; LED                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; AR_out[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00108 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00108 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; AR_out[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.33 V              ; -0.00201 V          ; 0.092 V                              ; 0.05 V                               ; 3.78e-009 s                 ; 3.59e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.33 V             ; -0.00201 V         ; 0.092 V                             ; 0.05 V                              ; 3.78e-009 s                ; 3.59e-009 s                ; Yes                       ; Yes                       ;
; AR_out[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00108 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00108 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; AR_out[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.33 V              ; -0.00201 V          ; 0.092 V                              ; 0.05 V                               ; 3.78e-009 s                 ; 3.59e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.33 V             ; -0.00201 V         ; 0.092 V                             ; 0.05 V                              ; 3.78e-009 s                ; 3.59e-009 s                ; Yes                       ; Yes                       ;
; AR_out[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-007 V                  ; 2.33 V              ; -0.00205 V          ; 0.092 V                              ; 0.051 V                              ; 3.98e-009 s                 ; 3.76e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-007 V                 ; 2.33 V             ; -0.00205 V         ; 0.092 V                             ; 0.051 V                             ; 3.98e-009 s                ; 3.76e-009 s                ; Yes                       ; Yes                       ;
; AR_out[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-007 V                  ; 2.34 V              ; -0.00548 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-010 s                 ; 8.84e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-007 V                 ; 2.34 V             ; -0.00548 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-010 s                ; 8.84e-010 s                ; Yes                       ; Yes                       ;
; AR_out[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-007 V                  ; 2.33 V              ; -0.00205 V          ; 0.092 V                              ; 0.051 V                              ; 3.98e-009 s                 ; 3.76e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-007 V                 ; 2.33 V             ; -0.00205 V         ; 0.092 V                             ; 0.051 V                             ; 3.98e-009 s                ; 3.76e-009 s                ; Yes                       ; Yes                       ;
; AR_out[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00108 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00108 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; bus_res[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00108 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00108 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; bus_res[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00108 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00108 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; bus_res[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.33 V              ; -0.00201 V          ; 0.092 V                              ; 0.05 V                               ; 3.78e-009 s                 ; 3.59e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.33 V             ; -0.00201 V         ; 0.092 V                             ; 0.05 V                              ; 3.78e-009 s                ; 3.59e-009 s                ; Yes                       ; Yes                       ;
; bus_res[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00108 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00108 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; bus_res[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00108 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00108 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; bus_res[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00108 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00108 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; bus_res[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-007 V                  ; 2.34 V              ; -0.00548 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-010 s                 ; 8.84e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-007 V                 ; 2.34 V             ; -0.00548 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-010 s                ; 8.84e-010 s                ; Yes                       ; Yes                       ;
; bus_res[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00108 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00108 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; SRAM_out[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00108 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00108 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; SRAM_out[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-007 V                  ; 2.34 V              ; -0.00548 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-010 s                 ; 8.84e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-007 V                 ; 2.34 V             ; -0.00548 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-010 s                ; 8.84e-010 s                ; Yes                       ; Yes                       ;
; SRAM_out[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-007 V                  ; 2.34 V              ; -0.00548 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-010 s                 ; 8.84e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-007 V                 ; 2.34 V             ; -0.00548 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-010 s                ; 8.84e-010 s                ; Yes                       ; Yes                       ;
; SRAM_out[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-007 V                  ; 2.34 V              ; -0.00548 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-010 s                 ; 8.84e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-007 V                 ; 2.34 V             ; -0.00548 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-010 s                ; 8.84e-010 s                ; Yes                       ; Yes                       ;
; SRAM_out[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-007 V                  ; 2.33 V              ; -0.00205 V          ; 0.092 V                              ; 0.051 V                              ; 3.98e-009 s                 ; 3.76e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-007 V                 ; 2.33 V             ; -0.00205 V         ; 0.092 V                             ; 0.051 V                             ; 3.98e-009 s                ; 3.76e-009 s                ; Yes                       ; Yes                       ;
; SRAM_out[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-007 V                  ; 2.34 V              ; -0.00548 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-010 s                 ; 8.84e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-007 V                 ; 2.34 V             ; -0.00548 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-010 s                ; 8.84e-010 s                ; Yes                       ; Yes                       ;
; SRAM_out[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-007 V                  ; 2.33 V              ; -0.00205 V          ; 0.092 V                              ; 0.051 V                              ; 3.98e-009 s                 ; 3.76e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-007 V                 ; 2.33 V             ; -0.00205 V         ; 0.092 V                             ; 0.051 V                             ; 3.98e-009 s                ; 3.76e-009 s                ; Yes                       ; Yes                       ;
; SRAM_out[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00108 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00108 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; R0_out[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00108 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00108 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; R0_out[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00108 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00108 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; R0_out[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-007 V                  ; 2.34 V              ; -0.00548 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-010 s                 ; 8.84e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-007 V                 ; 2.34 V             ; -0.00548 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-010 s                ; 8.84e-010 s                ; Yes                       ; Yes                       ;
; R0_out[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-007 V                  ; 2.34 V              ; -0.00548 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-010 s                 ; 8.84e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-007 V                 ; 2.34 V             ; -0.00548 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-010 s                ; 8.84e-010 s                ; Yes                       ; Yes                       ;
; R0_out[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00108 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00108 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; R0_out[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-007 V                  ; 2.33 V              ; -0.00205 V          ; 0.092 V                              ; 0.051 V                              ; 3.98e-009 s                 ; 3.76e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-007 V                 ; 2.33 V             ; -0.00205 V         ; 0.092 V                             ; 0.051 V                             ; 3.98e-009 s                ; 3.76e-009 s                ; Yes                       ; Yes                       ;
; R0_out[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-007 V                  ; 2.34 V              ; -0.00548 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-010 s                 ; 8.84e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-007 V                 ; 2.34 V             ; -0.00548 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-010 s                ; 8.84e-010 s                ; Yes                       ; Yes                       ;
; R0_out[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00108 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00108 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; out[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00108 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00108 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; out[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-007 V                  ; 2.33 V              ; -0.00205 V          ; 0.092 V                              ; 0.051 V                              ; 3.98e-009 s                 ; 3.76e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-007 V                 ; 2.33 V             ; -0.00205 V         ; 0.092 V                             ; 0.051 V                             ; 3.98e-009 s                ; 3.76e-009 s                ; Yes                       ; Yes                       ;
; out[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-007 V                  ; 2.33 V              ; -0.00205 V          ; 0.092 V                              ; 0.051 V                              ; 3.98e-009 s                 ; 3.76e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-007 V                 ; 2.33 V             ; -0.00205 V         ; 0.092 V                             ; 0.051 V                             ; 3.98e-009 s                ; 3.76e-009 s                ; Yes                       ; Yes                       ;
; out[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00108 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00108 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; out[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.33 V              ; -0.00201 V          ; 0.092 V                              ; 0.05 V                               ; 3.78e-009 s                 ; 3.59e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.33 V             ; -0.00201 V         ; 0.092 V                             ; 0.05 V                              ; 3.78e-009 s                ; 3.59e-009 s                ; Yes                       ; Yes                       ;
; out[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.33 V              ; -0.00201 V          ; 0.092 V                              ; 0.05 V                               ; 3.78e-009 s                 ; 3.59e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.33 V             ; -0.00201 V         ; 0.092 V                             ; 0.05 V                              ; 3.78e-009 s                ; 3.59e-009 s                ; Yes                       ; Yes                       ;
; out[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.33 V              ; -0.00201 V          ; 0.092 V                              ; 0.05 V                               ; 3.78e-009 s                 ; 3.59e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.33 V             ; -0.00201 V         ; 0.092 V                             ; 0.05 V                              ; 3.78e-009 s                ; 3.59e-009 s                ; Yes                       ; Yes                       ;
; out[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.33 V              ; -0.00201 V          ; 0.092 V                              ; 0.05 V                               ; 3.78e-009 s                 ; 3.59e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.33 V             ; -0.00201 V         ; 0.092 V                             ; 0.05 V                              ; 3.78e-009 s                ; 3.59e-009 s                ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.53e-007 V                  ; 2.34 V              ; -0.00829 V          ; 0.106 V                              ; 0.016 V                              ; 6.53e-010 s                 ; 5.54e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.53e-007 V                 ; 2.34 V             ; -0.00829 V         ; 0.106 V                             ; 0.016 V                             ; 6.53e-010 s                ; 5.54e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.51e-007 V                  ; 2.34 V              ; -0.0032 V           ; 0.118 V                              ; 0.017 V                              ; 8.67e-010 s                 ; 1.08e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.51e-007 V                 ; 2.34 V             ; -0.0032 V          ; 0.118 V                             ; 0.017 V                             ; 8.67e-010 s                ; 1.08e-009 s                ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; AR_out[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0567 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0567 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; AR_out[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-009 s                 ; 2.29e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-009 s                ; 2.29e-009 s                ; No                        ; Yes                       ;
; AR_out[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0567 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0567 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; AR_out[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-009 s                 ; 2.29e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-009 s                ; 2.29e-009 s                ; No                        ; Yes                       ;
; AR_out[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-009 s                 ; 2.37e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-009 s                ; 2.37e-009 s                ; No                        ; Yes                       ;
; AR_out[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.068 V                              ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.068 V                             ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; AR_out[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-009 s                 ; 2.37e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-009 s                ; 2.37e-009 s                ; No                        ; Yes                       ;
; AR_out[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0567 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0567 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; bus_res[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0567 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0567 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; bus_res[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0567 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0567 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; bus_res[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-009 s                 ; 2.29e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-009 s                ; 2.29e-009 s                ; No                        ; Yes                       ;
; bus_res[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0567 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0567 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; bus_res[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0567 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0567 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; bus_res[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0567 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0567 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; bus_res[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.068 V                              ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.068 V                             ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; bus_res[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0567 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0567 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; SRAM_out[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0567 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0567 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; SRAM_out[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.068 V                              ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.068 V                             ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; SRAM_out[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.068 V                              ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.068 V                             ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; SRAM_out[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.068 V                              ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.068 V                             ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; SRAM_out[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-009 s                 ; 2.37e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-009 s                ; 2.37e-009 s                ; No                        ; Yes                       ;
; SRAM_out[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.068 V                              ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.068 V                             ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; SRAM_out[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-009 s                 ; 2.37e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-009 s                ; 2.37e-009 s                ; No                        ; Yes                       ;
; SRAM_out[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0567 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0567 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; R0_out[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0567 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0567 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; R0_out[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0567 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0567 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; R0_out[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.068 V                              ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.068 V                             ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; R0_out[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.068 V                              ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.068 V                             ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; R0_out[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0567 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0567 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; R0_out[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-009 s                 ; 2.37e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-009 s                ; 2.37e-009 s                ; No                        ; Yes                       ;
; R0_out[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.068 V                              ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.068 V                             ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; R0_out[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0567 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0567 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; out[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0567 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0567 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; out[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-009 s                 ; 2.37e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-009 s                ; 2.37e-009 s                ; No                        ; Yes                       ;
; out[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-009 s                 ; 2.37e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-009 s                ; 2.37e-009 s                ; No                        ; Yes                       ;
; out[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0567 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0567 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; out[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-009 s                 ; 2.29e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-009 s                ; 2.29e-009 s                ; No                        ; Yes                       ;
; out[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-009 s                 ; 2.29e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-009 s                ; 2.29e-009 s                ; No                        ; Yes                       ;
; out[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-009 s                 ; 2.29e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-009 s                ; 2.29e-009 s                ; No                        ; Yes                       ;
; out[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-009 s                 ; 2.29e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-009 s                ; 2.29e-009 s                ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.19e-008 V                  ; 2.72 V              ; -0.0746 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-010 s                  ; 3.01e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.19e-008 V                 ; 2.72 V             ; -0.0746 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-010 s                 ; 3.01e-010 s                ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-008 V                  ; 2.7 V               ; -0.021 V            ; 0.204 V                              ; 0.048 V                              ; 4.85e-010 s                 ; 6.74e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-008 V                 ; 2.7 V              ; -0.021 V           ; 0.204 V                             ; 0.048 V                             ; 4.85e-010 s                ; 6.74e-010 s                ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; ADDR       ; ADDR     ; 0        ; 0        ; 0        ; 8        ;
; CP         ; ADDR     ; 0        ; 0        ; 8        ; 0        ;
; REG        ; ADDR     ; 0        ; 0        ; 0        ; 8        ;
; ADDR       ; CP       ; 0        ; 16       ; 0        ; 0        ;
; CP         ; CP       ; 16       ; 0        ; 0        ; 0        ;
; REG        ; CP       ; 0        ; 8        ; 0        ; 0        ;
; ADDR       ; LED      ; 0        ; 0        ; 0        ; 8        ;
; CP         ; LED      ; 0        ; 0        ; 8        ; 0        ;
; REG        ; LED      ; 0        ; 0        ; 0        ; 8        ;
; ADDR       ; REG      ; 0        ; 0        ; 0        ; 8        ;
; CP         ; REG      ; 0        ; 0        ; 8        ; 0        ;
; REG        ; REG      ; 0        ; 0        ; 0        ; 8        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; ADDR       ; ADDR     ; 0        ; 0        ; 0        ; 8        ;
; CP         ; ADDR     ; 0        ; 0        ; 8        ; 0        ;
; REG        ; ADDR     ; 0        ; 0        ; 0        ; 8        ;
; ADDR       ; CP       ; 0        ; 16       ; 0        ; 0        ;
; CP         ; CP       ; 16       ; 0        ; 0        ; 0        ;
; REG        ; CP       ; 0        ; 8        ; 0        ; 0        ;
; ADDR       ; LED      ; 0        ; 0        ; 0        ; 8        ;
; CP         ; LED      ; 0        ; 0        ; 8        ; 0        ;
; REG        ; LED      ; 0        ; 0        ; 0        ; 8        ;
; ADDR       ; REG      ; 0        ; 0        ; 0        ; 8        ;
; CP         ; REG      ; 0        ; 0        ; 8        ; 0        ;
; REG        ; REG      ; 0        ; 0        ; 0        ; 8        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design.


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design.


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 107   ; 107  ;
; Unconstrained Output Ports      ; 40    ; 40   ;
; Unconstrained Output Port Paths ; 80    ; 80   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 9.0 Build 132 02/25/2009 SJ Full Version
    Info: Processing started: Wed Jun 08 20:27:53 2022
Info: Command: quartus_sta lab5 -c lab5
Info: qsta_default_script.tcl version: #3
Info: Parallel compilation is enabled and will use 4 of the 6 processors detected
Info: Core supply voltage is 1.2V
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "AR|lpm_latch_component|latches[0]|combout" is a latch
    Warning: Node "AR|lpm_latch_component|latches[1]|combout" is a latch
    Warning: Node "AR|lpm_latch_component|latches[2]|combout" is a latch
    Warning: Node "AR|lpm_latch_component|latches[3]|combout" is a latch
    Warning: Node "AR|lpm_latch_component|latches[4]|combout" is a latch
    Warning: Node "AR|lpm_latch_component|latches[5]|combout" is a latch
    Warning: Node "AR|lpm_latch_component|latches[6]|combout" is a latch
    Warning: Node "AR|lpm_latch_component|latches[7]|combout" is a latch
    Warning: Node "R0|lpm_latch_component|latches[0]|combout" is a latch
    Warning: Node "R0|lpm_latch_component|latches[2]|combout" is a latch
    Warning: Node "R0|lpm_latch_component|latches[4]|combout" is a latch
    Warning: Node "R0|lpm_latch_component|latches[6]|combout" is a latch
    Warning: Node "R0|lpm_latch_component|latches[1]|combout" is a latch
    Warning: Node "R0|lpm_latch_component|latches[3]|combout" is a latch
    Warning: Node "R0|lpm_latch_component|latches[5]|combout" is a latch
    Warning: Node "R0|lpm_latch_component|latches[7]|combout" is a latch
    Warning: Node "LED_DISP|lpm_latch_component|latches[7]|combout" is a latch
    Warning: Node "LED_DISP|lpm_latch_component|latches[6]|combout" is a latch
    Warning: Node "LED_DISP|lpm_latch_component|latches[5]|combout" is a latch
    Warning: Node "LED_DISP|lpm_latch_component|latches[4]|combout" is a latch
    Warning: Node "LED_DISP|lpm_latch_component|latches[3]|combout" is a latch
    Warning: Node "LED_DISP|lpm_latch_component|latches[2]|combout" is a latch
    Warning: Node "LED_DISP|lpm_latch_component|latches[1]|combout" is a latch
    Warning: Node "LED_DISP|lpm_latch_component|latches[0]|combout" is a latch
Critical Warning: Synopsys Design Constraints File file not found: 'lab5.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name CP CP
    Info: create_clock -period 1.000 -name ADDR ADDR
    Info: create_clock -period 1.000 -name REG REG
    Info: create_clock -period 1.000 -name LED LED
Critical Warning: The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning: From CP (Rise) to CP (Rise) (setup and hold)
    Critical Warning: From ADDR (Fall) to CP (Rise) (setup and hold)
    Critical Warning: From REG (Fall) to CP (Rise) (setup and hold)
    Critical Warning: From CP (Rise) to ADDR (Fall) (setup and hold)
    Critical Warning: From ADDR (Fall) to ADDR (Fall) (setup and hold)
    Critical Warning: From REG (Fall) to ADDR (Fall) (setup and hold)
    Critical Warning: From CP (Rise) to REG (Fall) (setup and hold)
    Critical Warning: From ADDR (Fall) to REG (Fall) (setup and hold)
    Critical Warning: From REG (Fall) to REG (Fall) (setup and hold)
    Critical Warning: From CP (Rise) to LED (Fall) (setup and hold)
    Critical Warning: From ADDR (Fall) to LED (Fall) (setup and hold)
    Critical Warning: From REG (Fall) to LED (Fall) (setup and hold)
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -3.247
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.247       -24.503 ADDR 
    Info:    -3.210       -24.351 LED 
    Info:    -3.129       -24.036 REG 
    Info:    -2.767       -24.955 CP 
Info: Worst-case hold slack is 0.865
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.865         0.000 LED 
    Info:     0.920         0.000 REG 
    Info:     0.943         0.000 CP 
    Info:     0.976         0.000 ADDR 
Info: No recovery paths to report
Info: No removal paths to report
Critical Warning: Found minimum pulse width or period violations. See Report Minimum Pulse Width for details.
Info: The Metastability Analysis global option is set to OFF.
Info: No synchronizer chains to report.
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Critical Warning: The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning: From CP (Rise) to CP (Rise) (setup and hold)
    Critical Warning: From ADDR (Fall) to CP (Rise) (setup and hold)
    Critical Warning: From REG (Fall) to CP (Rise) (setup and hold)
    Critical Warning: From CP (Rise) to ADDR (Fall) (setup and hold)
    Critical Warning: From ADDR (Fall) to ADDR (Fall) (setup and hold)
    Critical Warning: From REG (Fall) to ADDR (Fall) (setup and hold)
    Critical Warning: From CP (Rise) to REG (Fall) (setup and hold)
    Critical Warning: From ADDR (Fall) to REG (Fall) (setup and hold)
    Critical Warning: From REG (Fall) to REG (Fall) (setup and hold)
    Critical Warning: From CP (Rise) to LED (Fall) (setup and hold)
    Critical Warning: From ADDR (Fall) to LED (Fall) (setup and hold)
    Critical Warning: From REG (Fall) to LED (Fall) (setup and hold)
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -3.005
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.005       -22.619 ADDR 
    Info:    -3.001       -22.592 LED 
    Info:    -2.933       -22.255 REG 
    Info:    -2.676       -22.139 CP 
Info: Worst-case hold slack is 0.789
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.789         0.000 LED 
    Info:     0.835         0.000 REG 
    Info:     0.886         0.000 ADDR 
    Info:     0.915         0.000 CP 
Info: No recovery paths to report
Info: No removal paths to report
Critical Warning: Found minimum pulse width or period violations. See Report Minimum Pulse Width for details.
Info: The Metastability Analysis global option is set to OFF.
Info: No synchronizer chains to report.
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Critical Warning: The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning: From CP (Rise) to CP (Rise) (setup and hold)
    Critical Warning: From ADDR (Fall) to CP (Rise) (setup and hold)
    Critical Warning: From REG (Fall) to CP (Rise) (setup and hold)
    Critical Warning: From CP (Rise) to ADDR (Fall) (setup and hold)
    Critical Warning: From ADDR (Fall) to ADDR (Fall) (setup and hold)
    Critical Warning: From REG (Fall) to ADDR (Fall) (setup and hold)
    Critical Warning: From CP (Rise) to REG (Fall) (setup and hold)
    Critical Warning: From ADDR (Fall) to REG (Fall) (setup and hold)
    Critical Warning: From REG (Fall) to REG (Fall) (setup and hold)
    Critical Warning: From CP (Rise) to LED (Fall) (setup and hold)
    Critical Warning: From ADDR (Fall) to LED (Fall) (setup and hold)
    Critical Warning: From REG (Fall) to LED (Fall) (setup and hold)
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -1.278
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.278        -4.557 CP 
    Info:    -0.794        -5.496 ADDR 
    Info:    -0.793        -5.382 LED 
    Info:    -0.745        -5.230 REG 
Info: Worst-case hold slack is 0.328
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.328         0.000 LED 
    Info:     0.350         0.000 REG 
    Info:     0.384         0.000 ADDR 
    Info:     0.514         0.000 CP 
Info: No recovery paths to report
Info: No removal paths to report
Critical Warning: Found minimum pulse width or period violations. See Report Minimum Pulse Width for details.
Info: The Metastability Analysis global option is set to OFF.
Info: No synchronizer chains to report.
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 71 warnings
    Info: Peak virtual memory: 287 megabytes
    Info: Processing ended: Wed Jun 08 20:27:56 2022
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


