平成２６年８月７日判決言渡
平成２５年（行ケ）第１０２４０号 審決取消請求事件
口頭弁論終結日 平成２６年７月１５日
判 決
原 告 日 立 マ ク セ ル 株 式 会 社
訴訟代理人弁護士 飯 田 秀 郷
同 隈 部 泰 正
同 森 山 航 洋
被 告 住 友 金 属 鉱 山 株 式 会 社
訴訟代理人弁理士 伊 東 忠 重
同 伊 東 忠 彦
同 大 貫 進 介
同 鶴 谷 裕 二
同 杉 山 公 一
主 文
事 実 及 び 理 由
第１ 請求
特許庁が無効２０１２－８００１２０号事件について，平成２５年７月１９日に
した審決を取り消す。
第２ 前提となる事実
）
原告は，発明の名称を「半導体装置の製造方法」とする特許第４９１１７２７号
（平成１４年１２月２７日に出願した特願２００２－３７９２７０号の一部を平成
平成２４年１月２７日設定登録。
請求項の数３。以下「本件特許」という。
）の特許権者である。
被告は，平成２４年８月７日，本件特許の請求項１ないし３について無効審判請
求（無効２０１２－８００１２０）をした。これに対して，原告は，特許請求の範
囲等を訂正する訂正請求をした。
特許庁は，
平成２５年７月１９日，
訂正を認める，
本件特許の請求項１ないし３に係る特許を無効とする旨の審決をし，この謄本は同
月２９日，原告に送達された。
）
(1) 審決の理由の要旨
審決の理由は，
別紙審決書写しに記載のとおりである。
審決は，
要するに，
① 訂
正後の本件特許の請求項１に係る発明（以下，請求項の番号を付して「本件特許発
明１」
等という。
また，
本件特許発明１ないし３を併せて，
「本件特許発明」
という。
）
は，(ⅰ) 特開２００２－９１９６号公報（甲２。以下「引用例１」という。
）記載
の発明，特開昭６３－１６４３２７号公報（甲４。以下「甲４文献」という。
）の記
載事項及び周知の事項に基づいて当業者が容易に発明することができ，また，(ⅱ)
特開２００２－１６１８１号公報
（甲３。
以下
「引用例２」
という。
）
に記載の発明，
引用例１，甲４文献の記載事項及び周知の事項に基づいて当業者が容易に発明する
ことができ，さらに，② 本件特許発明２及び３も，
（ⅰ）引用例１記載の発明，引
用例１及び甲４文献の記載事項並びに周知の事項に基づいて当業者が容易に発明す
ることができ，また，
（ⅱ）引用例２に記載の発明，引用例１及び甲４文献の記載事
項並びに周知の事項に基づいて当業者が容易に発明することができたから，本件特
許発明１ないし３についての特許（本件特許）は無効であるとするものである。
(2) 本件特許発明１ないし３の内容
「
【請求項１】
ステンレス基板（１）の一面側に，半導体素子（Ｓ）搭載用のアイランド部（２
ａ）および上記半導体素子（Ｓ）の電極（Ｌ）と接続される電極部（２ｂ）を形成
するための所定パターンから成るレジストパターン層（６）を形成する工程と，
上記ステンレス基板（１）の露出面に対し，化学エッチングにより不活性膜を除
去する工程と，
上記ステンレス基板
（１）
の不活性膜を除去した露出面に実装用金属薄膜
（１１）
として０．０５～１μｍ厚で金をメッキ成長させ，上記実装用金属薄膜（１１）上
に電鋳工程によりリード層（１２）を積層して成長させ一体化して，上記実装用金
属薄膜（１１）とこの上面に一体に積層される上記リード層（１２）の少なくとも
二層構造から成る上記アイランド部（２ａ）および上記電極部（２ｂ）を独立して
形成する工程と，
上記ステンレス基板
（１）
より上記レジストパターン層
（６）
を除去する工程と，
上記アイランド部（２ａ）に上記半導体素子（Ｓ）を搭載した後，上記半導体素
子（Ｓ）の上記電極（Ｌ）と上記電極部（２ｂ）とを電気的に接続する工程と，
上記ステンレス基板（１）上の上記半導体素子（Ｓ）搭載部分を樹脂でモールド
して樹脂層（４）を形成する工程と，
上記ステンレス基板（１）を引き剥がし除去して，上記アイランド部（２ａ）お
よび上記電極部
（２ｂ）
の上記実装用金属薄膜
（１１）
の各裏面が，
上記樹脂層
（４）
の底面と略同一平面で露出した状態で形成される工程
とを順に行うことを特徴とする半導体装置の製造方法。
」
（本件特許発明１）
「
【請求項２】
上記アイランド部（２ａ）および上記電極部（２ｂ）を形成後，少なくとも上記
電極部（２ｂ）の上記リード層（１２）上に，メッキ工程によってボンディング用
金属膜（１３）を一体に成長形成することを特徴とする請求項１に記載の半導体装
置の製造方法。
」
（本件特許発明２）
「
【請求項３】
上記ボンディング用金属膜（１３）は，金，銀，スズで形成したことを特徴とす
る請求項２に記載の半導体装置の製造方法。
」
（本件特許発明３）
(3) 引用例１に記載の発明
引用例１に記載された発明は次のとおりである。
「ステンレス基板１の一面側に，所定のパターンニングを施したレジストパター
ン層６を形成する工程と，ステンレス基板１の露出面を化学エッチングによる表面
酸化被膜除去や薬品による周知の化学処理等の表面活性化処理する工程と，上記ス
テンレス基板１のレジストパターン層６を除く露出面に導電性金属を電着すること
で，ステンレス基板１上に半導体素子搭載用の金属層２ａと１以上の電極層２ｂと
をそれぞれ独立して並設形成する工程と，ステンレス基板１より上記レジストパタ
ーン層６を除去する工程と，上記金属層２ａ上に半導体素子Ｓを搭載した後，半導
体素子上の電極と上記電極層２ｂとを電気的に接続する工程と，上記ステンレス基
板１上において半導体素子Ｓ搭載部分を樹脂層４で封止する工程と，上記ステンレ
ス基板１を除去して，金属層２ａと電極層２ｂの各裏面が，樹脂層４の底面と略同
一平面で露出した樹脂封止体を得る工程と，電極層２ｂと金属層２ａの裏面のみに
実装用に金の薄膜をフラッシュメッキ等（の）により０．３～０．５μｍ厚で形成
する工程とを有する半導体装置の製造方法。
」
（以下
「引用例１記載の発明」
という。
）
(4) 引用例２に記載の発明
引用例２に記載された発明は次のとおりである。
「可撓性平板状のステンレス基板の一面に，レジスト膜をパターンニングして，
半導体素子の搭載部と外部導出用の金属層とを形成する金属基板面を露呈させて，
選択的に金薄膜層を形成した後，パターンニングしたレジスト膜を除去して，金薄
膜層が選択的に形成された面，
全面にＮｉまたはＮｉ
・
Ｃｏの薄膜金属層を形成し，
続いて，ＮｉまたはＮｉ・Ｃｏ薄膜金属層を選択的に除去して電着フレームを形成
する工程と，前記電着フレームのパターニングされた前記金属層に複数の半導体素
子を隣接して搭載する工程と，前記パターニングされた金属層に搭載される各半導
体素子間に形成された外部導出用の金属層に，前記隣接する各半導体素子の電極パ
ッドをワイヤで所定間隔を設けて電気的に共通接続するワイヤボンディング工程と，
前記電着フレームに搭載されて配線がなされた半導体素子を樹脂封止する樹脂封止
工程と，前記金属基板を剥離して，金属層８ａ，８ｂの露呈面が，樹脂封止体１１
の底面と面一である樹脂封止体を得る剥離工程と，前記半導体素子が複数封止され
た樹脂封止体を，パターニングされた金属層の切断マークで個々の半導体装置に切
断する切り出し工程と，
を含むことを特徴とする半導体装置の製造方法。
」
（以下
「引
用例２記載の発明」という。
）
(5) 引用例１記載の発明との一致点・相違点
審決が認定した，本件特許発明１と引用例１記載の発明との一致点と相違点は次
のとおりである。
ア 一致点
「ステンレス基板の一面側に，半導体素子搭載用のアイランド部および上記半導
体素子の電極と接続される電極部を形成するための所定パターンから成るレジスト
パターン層を形成する工程と，上記ステンレス基板の露出面に対し，化学エッチン
グにより不活性膜を除去する工程と，上記ステンレス基板の不活性膜を除去した露
出面に電鋳工程によりリード層を積層して成長させ，上記アイランド部および上記
電極部を独立して形成する工程と，上記ステンレス基板より上記レジストパターン
層を除去する工程と，上記アイランド部に上記半導体素子を搭載した後，上記半導
体素子の上記電極と上記電極部とを電気的に接続する工程と，上記ステンレス基板
上の上記半導体素子搭載部分を樹脂でモールドして樹脂層を形成する工程と，上記
ステンレス基板を引き剥がし除去して，上記アイランド部および上記電極部の各裏
面が，上記樹脂層の底面と略同一平面で露出した状態で形成される工程とを順に行
うことを特徴とする半導体装置の製造方法。
」である点
イ 相違点
アイランド部および電極部の形成について，
本件特許発明１では，
「アイランド部
および電極部を独立して形成する工程」において，ステンレス基板（１）の不活性
膜を除去した露出面に実装用金属薄膜（１１）として０．０５～１μｍ厚で金をメ
ッキ成長させ，実装用金属薄膜（１１）上に電鋳工程によりリード層（１２）を積
層して成長させ一体化して，実装用金属薄膜（１１）とこの上面に一体に積層され
るリード層（１２）の少なくとも二層構造から成るアイランド部（２ａ）および電
極部（２ｂ）を独立して形成し，
「ステンレス基板（１）を引き剥がし除去して，ア
イランド部（２ａ）および電極部（２ｂ）の実装用金属薄膜（１１）の各裏面が，
樹脂層（４）の底面と略同一平面で露出した状態で形成される」のに対し，引用例
「アイランド部および電極部を独立して形成する工程」
において，
ステンレス基板１のレジストパターン層６を除く露出面に導電性金属を電着するこ
とで，ステンレス基板１上に半導体素子搭載用の金属層２ａと１以上の電極層２ｂ
とをそれぞれ独立して並設形成し，
「ステンレス基板１を除去して，
金属層２ａと電
極層２ｂの各裏面が，樹脂層４の底面と略同一平面で露出した樹脂封止体を得る工
程」のあとに，電極層２ｂと金属層２ａの裏面のみに実装用に０．３～０．５μｍ
厚で金の薄膜をフラッシュメッキ等している点。
(6) 引用例２記載の発明との一致点・相違点
審決が認定した，本件特許発明１と引用例２記載の発明との一致点及び相違点は
次のとおりである。
ア 一致点
「ステンレス基板の一面側に，半導体素子搭載用のアイランド部および上記半導
体素子の電極と接続される電極部を形成するための所定パターンから成るレジスト
パターン層を形成する工程と，ステンレス基板の露出面に実装用金属薄膜として金
をメッキ成長させ，実装用金属薄膜とこの上面に一体に積層されるリード層の少な
くとも二層構造から成るアイランド部および電極部を独立して形成する工程と，上
記アイランド部に上記半導体素子を搭載した後，上記半導体素子の上記電極と上記
電極部とを電気的に接続する工程と，上記ステンレス基板上の上記半導体素子搭載
部分を樹脂でモールドして樹脂層を形成する工程と，上記ステンレス基板を引き剥
がし除去して，上記アイランド部および上記電極部の上記実装用金属薄膜の各裏面
が，上記樹脂層の底面と略同一平面で露出した状態で形成される工程とを順に行う
ことを特徴とする半導体装置の製造方法。
」である点
イ 相違点
［相違点１］
本件特許発明１においては，
「ステンレス基板（１）の露出面に対し，化学エッ
チングにより不活性膜を除去する工程」があるのに対し，引用例２記載の発明にお
いては該工程がない点。
［相違点２］
「ステンレス基板の露出面に実装用金属薄膜として金をメッキ成長させ，
実装用
金属薄膜とこの上面に一体に積層されるリード層の少なくとも二層構造から成るア
イランド部および電極部を独立して形成する工程」について，本件特許発明１にお
いては，
「ステンレス基板（１）の不活性膜を除去した露出面に実装用金属薄膜（１
として０．
上記実装用金属薄膜
（１１）
上に電鋳工程によりリード層（１２）を積層して成長させ一体化して，上記実装用
金属薄膜（１１）とこの上面に一体に積層される上記リード層（１２）の少なくと
も二層構造から成る上記アイランド部（２ａ）および上記電極部（２ｂ）を独立し
て形成する工程と，上記ステンレス基板（１）より上記レジストパターン層（６）
を除去する工程」であるのに対し，引用例２記載の発明においては「半導体素子の
搭載部と外部導出用の金属層とを形成する金属基板面を露呈させて，選択的に金薄
膜層を形成した後，パターンニングしたレジスト膜を除去して，金薄膜層が選択的
に形成された面，全面にＮｉまたはＮｉ・Ｃｏの薄膜金属層を形成し，続いて，Ｎ
ｉまたはＮｉ・Ｃｏ薄膜金属層を選択的に除去して電着フレームを形成する工程」
である点。
第３ 取消事由に係る当事者の主張
(1) 引用例１に関する認定判断の誤り（取消事由１）
ア 本件特許発明１と引用例１記載の発明との相違点認定の誤り（取消事由１－
(ｱ) 審決による本件特許発明１と引用例１記載の発明との間の相違点の認定に
は，次のとおり誤りがあり，この誤りは審決の結論に影響を与える。
(ｲ)ａ 本件特許発明１では，ステンレス基板（１）の不活性膜を除去した露出面
に実装用金属薄膜（１１）として金をメッキ成長させ，この金メッキ上にリード層
（１２）を積層して成長させ一体化させるため，アイランド部および電極部を実装
用金属薄膜（１１）とリード層（１２）の少なくとも二層構造で形成する構成を採
用している。
これに対して，引用例１記載の発明では，ステンレス基板１のレジストパターン
層６を除く露出面に導電性金属（金ではない）を電着して一層の電鋳金属層により
半導体素子搭載用の金属層２ａ（アイランド部に相当する）と１以上の電極層２ｂ
（電極部に相当する）とを形成する構成を採用している。審決はこの相違点を明示
的に認定していない。
ｂ 本件特許発明１は，ステンレス基板を引き剥がし除去してリードレス表面実
装型半導体装置を完成させるものであるのに対し，引用例１記載の発明では，ステ
ンレス基板を引き剥がし除去したことにより露出する電極層２ｂと金属層２ａの裏
面のみに実装用に０．３～０．５μｍ厚で金の薄膜をフラッシュメッキ等する工程
を経て，リードレス表面実装型半導体装置を完成させる点を，審決は明示的な相違
点として認定していない。
(ｳ) 本件特許発明１は，化学エッチングにより不活性膜を除去することで，
「金
メッキの成長不良や付着不良の発生を事前に防止する」
（
【００１８】
）
ことができる。
他方，引用例１記載の発明の実装用金薄膜のフラッシュメッキ等は，難メッキ材で
あるステンレス基板ではなく，
ニッケルからなるアイランド部
（２ａ）
と電極部
（２
ｂ）
の裏面のみに行われるものであり，
メッキが容易であるから，
不活性膜除去
（活
性化）は必要ではない。そして，ステンレス基板に金メッキをする場合には，活性
化が必須であるところ，このような活性化をするとその後のステンレス基板の引き
剥がしが困難であるという技術常識からすると，審決が認定しなかった相違点につ
いては，当業者が容易に想到するとすることはできない。
イ 審決の認定する相違点の判断の誤り（取消事由１－２）
(ｱ) 審決は，
その認定に係る本件特許発明１と引用例１記載の発明との相違点を
甲４文献の記載事項から容易想到であるとしたが，この判断には次のとおりの誤り
がある。
(ｲ) 甲４文献には，
「後で剥がせる程度に活性化処理を行う」構成が開示されて
いるとは認められないから，引用例１記載の発明に甲４文献に記載の技術的事項を
適用することで本件特許発明１を容易に想到することができるものではない。
すなわち，半導体装置の製造に関する技術分野において一般に使用される「剥離
処理」は，① 基板上に付着している物質を剥離する処理の意味，又は，② 基板
上に付着させる物質を剥離しやすくするための処理の意味という二つの意味で用い
られる。甲４文献において，上記①の意味の「剥離処理」をすると，形成されたレ
ジスト層２は除去されてしまうから，この意味に解することはできず，甲４文献に
おける「剥離処理」は，上記②の意味に解するべきことになる。しかし，甲４文献
においては，ステンレス基板の露出面に酸化被膜を形成する処理（剥離処理）をし
た後，当該酸化皮膜（不活性膜）を除去する活性化処理をしているから，結局，そ
の技術的意義は不明であるとせざるを得ない。よって，甲４文献には「後で剥がせ
る程度に活性化処理を行う」構成は開示されておらず，引用例１記載の発明に甲４
文献に記載の技術的事項を適用しても，本件特許発明１には至らない。
(ｳ) 甲４文献は，ＴＣＰ（Tape Carrier Package）用のＴＡＢ（Tape Automated
Bonding）
と呼ばれるテープ状のバンプ付きフィンガに関するものであって，
甲４文
献には半導体装置を製造するための一部品であるリードフレームの製造方法が記載
されているにすぎず，引用例１記載の発明と共通するところはない。
甲４文献に記載の事項を認定する際には，甲４文献の記載を基礎として，客観的
かつ具体的に認定・確定されるべきであって，甲４文献に記載された技術内容を抽
象化したり，一般化したり，上位概念化して，審決のように，
「半導体装置の製造に
おける，半導体素子搭載用の金属と電極を，ステンレス基板の非レジスト部に，電
鋳により金属層を形成した後，ステンレス基板を剥がすことにより形成するもの」
と認定することはできない。
また，引用例１記載の発明に甲４文献に記載の事項を組み合わせることにより得
られるのは，本件特許発明１のリードレス表面実装半導体装置とは異なるリード付
きの半導体である。
(ｴ) 引用例１のアイランド部は，
半導体素子を搭載するためのものであって，
ア
イランド部を金属層で形成するのは，半導体素子の駆動中の熱を放熱する必要があ
るからである。
他方，
甲４文献に記載されたバンプ付きフィンガは，
非常に微細で，
半導体素子の放熱に寄与することはないから，半導体素子の搭載部であるとするこ
とはできないし，引用例１のアイランド部及び電極部に対応する部材についての記
載は全く存在しない。
甲４文献は，リードフレームの製造方法について開示したものにすぎないにもか
かわらず，審決はこれをことさら上位概念化するもので，誤りである。
(ｵ) 本件特許発明１は，
引用例１記載の発明を従来技術とするものであって，
引
用例１記載の発明の構成を，
「工程数をできるだけ少なくする」
という課題を解決し
ようと考えて，リード材（
【０００２】
）について，ステンレス基板に対して金メッ
キする工程を採用するという具体的な課題解決手段が導かれるものではない。
(ｶ) 引用例１には，本件特許発明１が採用したような，リード材（
【０００２】
）
の形成工程（半導体素子の搭載前の段階である）においてステンレス基板に対して
金メッキをする工程を採用することを示唆する記載もなければ動機付けも一切存在
しない。
(2) 引用例２に関する認定判断の誤り（取消事由２）
ア 相違点１の判断の誤り（取消事由２－１）について
審決は，本件特許発明１と引用例２記載の発明との間の相違点１について，引用
例１や，甲４文献の記載事項及び周知の事項から容易想到であるとした。
この点，引用例１記載の発明は，必要に応じて各金属層２ａ及び電極層２ｂの表
面に金メッキ等を行ったり（
【００１８】
）
，
「電極層２ｂと金属層２ａの裏面にのみ
に実装用に金の薄膜をフラッシュメッキする」ものであるから，電極層２ｂと金属
層２ａのいずれもが金であるはずはなく，引用例１の化学エッチングによるステン
レス基板の表面活性化処理を本件特許発明１の化学エッチングと同視することはで
きない。
甲４文献の「ステンレス等の基板を剥離処理して，基板１の非レジスト部２ａに
相当する表面を活性化」との記載は，不活性膜を除去するための活性化処理と，酸
化被膜を形成するための剥離処理という全く相矛盾する処理をするものであって，
技術的意義は不明である。
周知技術を示すものとされる各文献（甲９ないし１１）は，いずれも本件特許発
明１のように，ステンレス基板の引き剥がしを行うことを前提としたものではない
から，本件特許発明１の容易想到性の判断においては全く参考にならない。
以上よりすると，本件特許発明１と引用例２記載の発明との間の相違点１につい
て，引用例１や，甲４文献及び周知の事項から容易想到であるとする審決の判断は
誤っている。
イ 相違点２の判断の誤り（取消事由２－２）について
審決は，本件特許発明１と引用例２記載の発明との間の相違点２についても，甲
しかし，甲４文献は，バンプ付きフィンガを備えるリードフレームに関する文献
にすぎないから，本件特許発明１や引用例２記載の発明にいう「実装用金属薄膜と
この上面に一体に積層されるリード層の少なくとも二層構造から成るアイランド部
および電極部を独立して形成する工程」とは何ら関係がない。
甲４文献には，この「少なくとも二層構造から成るアイランド部および電極部を
独立して形成する工程」については何らの開示もないし，示唆もないにもかかわら
ず，審決は，何らの論理も示さずに，相違点２は容易想到であると結論しており，
進歩性判断手法を誤った違法がある。
引用例２記載の発明は，従来の半導体装置が放熱性に劣るという技術的課題につ
いて解決手段を提供するものであるのに対して，甲４文献に記載の事項は，従来の
金属製フレームが薄い金属板をプレスで打ち抜いたり，エッチングなどで形成して
いたが，そのフィンガ先端のバンプ（金属突起）の形成が困難であるという課題を
解決するために電鋳技術を用いたリードフレームの形成をしようとするものであり，
引用例２記載の発明と甲４文献に記載の事項とでは，その技術的課題は全く異なる
ものである。
引用例２記載の発明は，リードレス表面実装方式の半導体装置の製造方法に関す
る発明であり，
甲４文献の記載事項のようなリードフレームを用いるものではなく，
甲４文献にいうバンプ付きフィンガに対応する構成は存在しない。
また，引用例２記載の発明の金属層からなるアイランド部及び電極部の下面は，
半導体装置を実装する基板上での放熱を図り，また，当該実装基板の電極との電気
的接続を図るために金メッキするものであるのに対し，甲４文献に記載のバンプ電
極の下面は，フィンガの先端部を構成するものであって，後に半導体素子の電極と
の電気的接続のため金を電鋳するものであるから，甲４文献における金属層（電鋳
金属層）
は，
リードフレームのフィンガにすぎず，
引用例２記載の発明の金属層
（薄
膜金属層）とは，その技術的意義が全く異なり，両者に技術的関連性は全く存在し
ない。
以上よりすると，相違点２が甲４文献より容易想到とする審決の判断は，相違点
の判断を誤るものである。
(1) 引用例１に関する認定判断の誤り（取消事由１）に対して
ア 本件特許発明１と引用例１記載の発明との相違点認定の誤り（取消事由１－
(ｱ) 引用例１記載の発明では，
金属層２ａと電極層２ｂの裏面に実装用に金の薄
膜をフラッシュメッキにより形成しており，金層が追加されることにより結果とし
て二層構造になっているのであるから，層の数に関する原告の主張は誤りである。
また，本件特許発明１では，剥離される前のステンレス基板上に金をメッキするの
に対して，引用例１記載の発明においては，ステンレス基板除去後に金をメッキさ
せるという点については，審決も相違点として認定している。
(ｲ) いずれの発明もステンレス基板の除去後に半導体装置が得られることにお
いて変わりはないのであるから，
「本件特許発明１は，
ステンレス基板を引き剥がし
除去してリードレス表面実装型半導体装置を完成させるものであるのに対し，引用
例１記載の発明では，ステンレス基板を引き剥がし除去したことにより露出する電
極層２ｂと金属層２ａの裏面のみに実装用に０．３～０．５μｍ厚で金の薄膜をフ
ラッシュメッキ等する工程を経て，リードレス表面実装型半導体装置を完成させる
点」は，相違点とはならない。なお，本件特許発明１においては剥離する前のステ
ンレス基板上に金をメッキさせるのに対して，引用例１記載の発明においてはステ
ンレス基板除去後に金をメッキさせるという点については，審決は相違点として認
定している。
(ｳ) 引用例１記載の発明においてステンレス基板にニッケルを電着させる場合
にすら化学エッチングによる表面化処理を行うことが記載されているから，引用例
活性化後のステンレス基板の非レジスト部上に接触材として金メッキを形成する構
成を採用する場合には，なおさらステンレス基板の表面活性化処理が必要となるこ
とは技術常識である。
ステンレス基板に金メッキをする場合に活性化を施してから金メッキをし，その
後金メッキ層をステンレス基板から引き剥がすことは，周知の事項であって，容易
想到である。
イ 審決の認定する相違点の判断の誤り（取消事由１－２）
(ｱ) 「剥離処理」とは，レジストパターンに影響を与えない程度に非レジスト部
に微量に残存したレジストを除去し，かつ，ステンレス基板の表面を活性化するた
めにカセイソーダまたは塩化メチレン等を使用した処理である。したがって，甲４
文献の「次にこの基板１を剥離処理して，基板１の非レジスト部２ａに相当する表
面を活性化した後」
とは，
「次にこの基板１をカセイソーダまたは塩化メチレン等を
用いて剥離処理を行うことにより，基板１の非レジスト部２ａに相当する表面を活
性化した後」と解釈される。
「剥離処理」は，単に基板表面に「酸化被膜を付する」処理を意味するだけでは
なく，基板に電鋳した金属から基板を容易に剥離できる程度の適度な密着性を有す
るようにする表面処理を意味するから，電鋳金属との密着性が強い基板と弱い基板
とでは「剥離処理」の内容は自ずから異なる。密着性が強い基板には，剥離しやす
くするために
「酸化被膜を付する処理」
，
弱い基板には，
密着しやすくするために
「活
性化処理」を行う。ステンレス基板表面には，通常，不動態皮膜が形成されている
ことは周知の事項であり，かつ，ステンレス基板に金めっきをする場合に，ステン
レス基板表面を活性化処理して，適度な密着性を確保するための「剥離処理」を施
すことも周知の事項である。
甲４文献の「剥離処理」は，
「適度な剥離性（＝適度な密着性）に調整する処理で
あって」
，電鋳金属との密着性の弱いステンレス基板に対する「剥離処理」は，
「酸
化膜を付する処理」ではなく「活性化処理」である。
(ｲ) 甲４文献に記載されたフィンガ５のうちバンプ５ｄの上には半導体素子が
搭載されるので，バンプ５ｄは本件特許発明１の半導体素子搭載用のアイランド部
（２ａ）及び引用例１記載の発明の電極層２ａに相当する。また，甲４文献のフィ
ンガ基部５ａは，外部接続用電極であるから，本件特許発明１の電極部（２ｂ）及
び引用例１記載の発明の電極層２ｂに相当する。
甲４文献には，リードレス表面実装半導体装置の製造方法であるか否かにかかわ
らず，半導体装置の製造方法における半導体素子搭載用の金属と電極を，ステンレ
ス基板の非レジスト部の表面を活性化してから金メッキを形成し，続けて電鋳によ
り金属層を形成した後，ステンレス基板を剥がすことにより形成するという周知の
事項が記載されていることには変わりはないし，これにより，半導体装置が得られ
ていることも明らかである。
本件特許発明１のアイランド部と電極部は引用例１記載の発明に記載されており，
一致点であるから，仮に甲４文献に示されてないとしても，進歩性判断には問題が
ない。また，甲４文献のフィンガ５のうちバンプ５ｄは本件特許発明１のアイラン
ド部２ａに相当しており，フィンガ基部５ａは電極部２ｂに相当しているので，原
告の主張は理由がない。
本件特許発明１と引用例１記載の発明の課題は，①半導体装置の小型，薄膜化を
達成しつつ実装時の外部電極部の導通性を向上させること，②半導体装置を量産性
に優れかつ安価に生産できる製造方法を提供するという点で共通しており，さらに
半導体装置製造方法の分野で常に存在する工程数削減の課題をも考慮すれば，審決
の進歩性判断には誤りはない。
(2) 引用例２に関する認定判断の誤り（取消事由２）に対して
ア 相違点１の判断の誤り（取消事由２－１）について
引用例１記載の発明では，ステンレス基板にニッケル等の金属を用いて電鋳を行
う場合であっても，ステンレス基板の露出面に対して化学エッチングによる表面酸
化被膜除去等を行うことが望まれるのであるから，
ニッケルよりも付着力の弱い
「金」
を用いて電鋳を行う場合には，なおさら表面酸化被膜除去等が望まれることが当業
者には容易に理解される。また，ステンレス基板に金メッキをする際に，化学エッ
チングにより不活性膜を除去することは周知の事項であるから，ステンレス基板に
金メッキをする際に，化学エッチングにより不活性膜を除去することは，当然に行
われることである。また，化学エッチングによる不活性膜除去処理をしてから電鋳
した付着力の強いニッケル底面からでさえステンレス基板を引き剥がしできるから，
付着力の弱い「金」底面からステンレス基板を引き剥がしできることはなおさら容
易である。
イ 相違点２の判断の誤り（取消事由２－２）に対して
引用例２記載の発明と甲４文献の記載事項との間には技術分野の関連性及び課題
の共通性が存在し，かつ，引用例２には甲４文献の記載事項を採用して，金属薄膜
を形成した後，パターニングしたレジスト膜を除去せずに，続けて薄膜金属層を形
成することへの示唆が存在する。
また，甲４文献の記載事項には半導体装置の製造方法が記載されているので，本
件特許発明１や引用例２記載の発明と密接な関連性がある。
よって，審決の認定する相違点２が容易想到であることは明白である。
第４ 当裁判所の判断
本件特許発明は，小型・薄型化を図れ，かつ信頼性の高い樹脂封止型の半導体装
置の製造方法に関するものである
（
【０００１】
）
。
母型基板上に半導体素子搭載用の
金属層と外部導出用の電極層から成る電鋳製のリード材を形成し，リード材上に半
導体素子を搭載の後結線処理を行い，母型基板上で樹脂封止した後，母型基板のみ
を除去し個々に切断して構成する従来の樹脂封止型の半導体装置（引用例１記載の
発明）は，上記リード材を構成する半導体素子が搭載される金属層と外部導出用の
電極層の各裏面が樹脂封止体から露出して構成され，ガラスエポキシ基板やセラミ
ック基板等の基板を使用することなく，半導体装置の高さを低くし装置全体を小型
化することができるとともに，放熱性にも優れるという利点があった（段落【００
）
。もっとも，当該半導体装置を実装するにあたって，電極導通の信頼性向上
のために，あらかじめ外部導出用の電極層等に導電性に優れた金や銀等の金属薄膜
を形成しておくことが好ましく，その場合樹脂封止後に切断された個々の半導体装
置をバレルメッキ等の方法で，樹脂封止体裏面から露出した金属層および電極層に
金やスズ，ハンダ，パラジウムの薄膜を形成する方法が採られているが（段落【０
）
，半導体装置の製造工程と半導体装置完成後のメッキ工程とは全くの別工
程となるために，量産性を阻害する要因となるとともに，バレルメッキ時における
メッキ装置内での揺動，回転によって，半導体装置内部の半導体素子と電極層間の
結線個所に外れや断線等の電気的不良を生ずる虞もあった（段落【０００５】
）
。
そこで，本件特許発明は，半導体装置の小型，薄型形状の形態は維持したまま実
装時の外部電極部分の導通性を向上させること，また，上記半導体装置を量産性に
優れかつ安価に生産できる製造方法を提供することを目的とし
（段落
【０００６】
）
，
前記第２，
（な
お，本件特許に係る明細書の図面は別紙のとおりである。
）
。
(1) 引用例１記載の発明
ア 引用例１には次のとおりの記載がある（図は別紙のとおり。
）
。
「
【０００１】
【発明の属する技術分野】
本発明は半導体装置に関し，
特に，
小型・薄型化を図れ，
低価格化を可能とする樹脂封止型の半導体装置の製造方法に関する。
【０００２】
【従来の技術】従来の半導体装置，特に，リードレス表面実装方式の樹脂封止され
た半導体装置については，図１０に示すごとく，通常ガラスエポキシやセラミック
等のプリント基板５１の一面に搭載された半導体素子５２と上記プリント基板５１
の当該一面に形成された複数の接続用電極５３とを導電性のワイヤ５４にて電気的
に接続するとともに，プリント基板５１裏面に上記各接続用電極５３と対向して形
成される電極層５５と上記各接続用電極５３とを各々スルーホール５６に配した導
電体５７を通して電気的に接続する形態を呈しており，半導体素子５２周りをエポ
キシ樹脂５８等により樹脂封止して構成されている。
【０００３】
【発明が解決しようとする課題】しかしながら，この種従来の半導体装置にあって
は，その製造工程において，プリント基板５１一面側の接続用電極５３と裏面側の
電極層５５とをプリント基板５１上で正確に位置合わせした状態で形成する必要が
ある。また各位置合わせして形成した電極５３と電極層５５とがスルーホール５６
により位置ズレなく，確実に導通されている必要もあり，製造時の精度が要求され
るものである。これら精度の要求は，プリント基板５１へのスルーホール５６形成
や導電体５７の印刷のための製造工数のアップと合わせて，製造コスト低減のため
のネックとなるとともに，製造時にプリント基板５１上に多数隣接させて配置する
半導体素子間にスルーホール形成のための領域が必要となり，一枚のプリント基板
上に配設して形成できる半導体装置の個数も制限されてしまうものである。
【０００４】しかも比較的厚みのあるプリント基板５１上に半導体素子を搭載した
上で樹脂封止するような製法であるため，プリント基板５１自体の存在が半導体装
置の小型化，薄型化の支障となるとともに半導体素子５２の動作時に発生した熱が
基板自体に蓄積され易く，放熱性に劣るという欠点もあった。
【０００５】本発明の目的は，かかる従来の問題点を解決するために提案されたも
のであり，高精度であって，かつ小型で特に薄型の半導体装置を，量産性に優れか
つ安価に生産できる製造方法を提供するにある。
」
「
【００１１】
【作用】本発明では，基板上に半導体素子搭載用の金属層と電極層とを各々電鋳に
より同時形成するとともに，基板表面の金属層上に半導体素子搭載の後素子上の電
極と基板上の電極層とを電気的に接続し，素子搭載部分を樹脂封止した後基板のみ
を除去する工程とから半導体装置を製造するので，電着で構成される核部分の積層
が極めて良好で微細な配置にも対応でき，かつ半導体装置を構成する部品としてガ
ラスエポキシやセラミック等の高価なプリント基板を使用する必要がなく，材料費
を低減できるとともに，樹脂封止される半導体素子搭載用の構成部品としてのこの
種プリント基板を必要としないため，半導体装置自体の小型化，特に薄型化を著し
く推進できるものである。また，電鋳工程により金属層と電極層とを形成するため
の母型となる基板を，後工程である樹脂封止工程まで残存させ，その後除去するも
のとしている為，後工程中の金属層と電極層各々の主面を保護する役割も果たすも
のである。
」
「
【００１５】
【発明の実施の形態】
（第１実施例）
図１乃至図３に本発明に係る半導体装置を製造
する場合の第１実施例を示す。図１は，本発明に係るリードレス表面実装型の半導
体装置を示しており，同図（ａ）は断面図，同図（ｂ）は底面図である。同図にお
いて，Ｓは半導体素子であって，金属層２ａ上に接着されて搭載されている。Ｌは
半導体素子Ｓ上に形成された電極であり，上記金属層２ａと独立して並設された対
応する電極層２ｂと金等の導電性のワイヤ３により結線され，電気的に接続されて
いる。上記半導体素子Ｓの搭載部分は熱硬化性エポキシ樹脂等の樹脂層４にて封止
されており，上記金属層２ａと電極層２ｂの各裏面が露出した樹脂封止体が構成さ
れている。
【００１６】図２及び図３は上記半導体装置の製造方法を工程ごとに示しており，
図２（ａ）はステンレスやアルミ，銅等の導電性の金属板，例えば本実施例の場合
ＳＵＳ４３０により形成された０．１ｍｍ厚の基板１の両面に約５０μｍ厚のアル
カリタイプの感光性フィルムレジストをラミネートする等して，感光性レジスト層
性レジスト層５上に所定パターンのフィルムＦを配した状態で紫外線照射による両
面露光を行った後現像処理を行い図２（ｃ）に示すような，基板１の一面側に所定
のパターンニングを施したレジストパターン層６とその裏面に硬化したレジスト層
【００１７】次いで，基板１の一面側のレジストパターン層６で覆れていない露出
面に対し，必要に応じて化学エッチングによる表面酸化被膜除去や薬品による周知
の化学処理等の表面活性化処理を行った後，基板１に電鋳を行い，図２（ｄ）に示
すごとく基板１のレジストパターン層６により規定された露出面より導電性金属の
電着物を成長させ，半導体搭載用の金属層２ａと１の金属層２ａに対して１以上の
独立した電極層２ｂを各々対として，複数組を並列形成する。なお，電着物として
はニッケルやニッケル－コバルト合金銅その他種々の金属が考えられるが，本実施
例においては，スルファミン酸ニッケルの無光沢浴を使用し，レジストパターン層
程については，必須の工程ではない。
【００１８】次いで，必要に応じて各金属層２ａおよび電極層２ｂの表面に結着力
向上用の金メッキ等を０．３～０．４μｍ厚で行い，基板１の両面よりレジストパ
ターン層６及びレジスト層５を除去することで，図２（ｅ）の状態となる。なお，
レジストの除去法としてはアルカリ溶液による膨潤除去の方法等が考えられる。
【００１９】次いで図３（ａ）に示すごとく，半導体素子Ｓを公知の手法により金
属層２ａ上に接着して搭載するとともに，上記半導体素子Ｓ上の電極Ｌにこれと対
応する電極層２ｂとを，図３（ｂ）のごとく，金線等の導電性のワイヤ３を用いて
超音波ボンディング装置等により結線する。
ここで，
ワイヤ３を結線するにあたり，
各電極層２ｂにはボンディング装置からの引き離し力が作用し，基板１から浮き上
がろうとするが，上記のごとく，電鋳工程に先立って，基板１の露出面に対し表面
活性化処理を行うことにより，基板１と電着層との密着力を予め向上させているた
め，結線時における電極層２ｂの脱落や浮き上がりを効果的に予防でき，製造工程
時の不良品形成率を低減できる。
【００２０】次いで基板１上の半導体素子Ｓ搭載部分を，図３（ｃ）のごとく熱硬
化性エポキシ樹脂等の樹脂層４でモールドし，基板１上に樹脂封止体を形成する。
具体的には基板１一面側をモールド金型（上型）に装着するともに，モールド金型
内にエポキシ樹脂をキャビティにより圧入するもので，基板１上に並列して形成し
た，複数組の半導体素子搭載部が樹脂層４により連続して封止された形態となる。
この場合基板１自体が樹脂モールド時における下型の機能を果たす。なお，モール
ド時に複数の基板１を並列に配置して，エポキシ樹脂をライナを通して各基板１と
上金型との間に圧入するようにすれば，効率良く多数の樹脂封止を行うことが可能
である。
【００２１】次いで，図３（ｄ）のごとく，樹脂封止体から基板１を除去すること
により，樹脂封止体の底面には複数組の金属層２ａと電極層２ｂの各裏面が露出す
るとともに，金属層２ａ，電極層２ｂの各裏面と樹脂層４の底面は略同一平面とな
っている。上記基板１を除去する方法としては，樹脂封止体から基板１を引き剥が
す等強制的に剥離除去する方法の他，例えば基板１等を構成する材質に応じては，
樹脂封止体側への影響のない溶剤等により基板１を溶解して除去する方法も含まれ
るものである。なお，本工程後必要に応じて，各電極層２ｂあるいは電極層２ｂと
金属層２ａの裏面のみに実装用に金，銀等の導電性金層の薄膜をフラッシュメッキ
等の周知の方法により，０．３～０．５μｍ厚で形成するようにしても良い。
【００２２】次いで，図３（ｅ）のごとく樹脂封止体を切断線Ｘ－Ｘに沿って１つ
の半導体素子の対毎に切断して切り離すダイシングの工程を経て，個々の樹脂封止
体すなわち半導体装置が完成するものである。
」
「
【００３０】
【発明の効果】以上説明したように，本発明によれば，従来半導体装置を構成する
部品として要していた，プリント基板を使用する必要がなく，材料費や各種加工費
を低減できるとともに，半導体装置自体の小型化，特に薄型化を図ることができる
ものである。また半導体素子を搭載する部分や外部導出用の電極部分が電鋳により
構成されるため，精度が極めて良好で，微細な配置にも対応でき，半導体の高密度
化に伴う他ピン化（判決注：
「多ピン化」の誤記と認める。
）にも対応することがで
きるものである。さらに，半導体素子Ｓを搭載する金属層が樹脂層裏面から露出す
る形態であるため放熱性にも優れる。
」
イ 以上の引用例１の記載からすると，引用例１記載の発明は，半導体装置に関
し，特に，小型・薄型化を図れ，低価格化を可能とする樹脂封止型の半導体装置の
製造方法に関するものであって
（
【０００１】
）
，
ガラスエポキシやセラミック等のプ
リント基板の一面に搭載された半導体素子と上記プリント基板の当該一面に形成さ
れた複数の接続用電極とを導電性のワイヤにて電気的に接続するとともに，プリン
ト基板裏面に上記各接続用電極と対向して形成される電極層と上記各接続用電極と
を各々スルーホールに配した導電体を通して電気的に接続し，半導体素子周りをエ
ポキシ樹脂等により樹脂封止して構成されている従来のリードレス表面実装方式の
樹脂封止された半導体装置は（
【０００２】
）
，その製造工程において，プリント基板
一面側の接続用電極と裏面側の電極層とをプリント基板上で正確に位置合わせした
状態で形成する必要があり，また，各位置合わせして形成した電極と電極層とがス
ルーホールにより位置ズレなく，確実に導通されている必要もあり，製造時の精度
が要求され，これら精度の要求は，プリント基板へのスルーホール形成や導電体の
印刷のための製造工数のアップと合わせて，製造コスト低減のためのネックとなる
とともに，製造時にプリント基板上に多数隣接させて配置する半導体素子間にスル
ーホール形成のための領域が必要となり，一枚のプリント基板上に配設して形成で
きる半導体装置の個数も制限されてしまう
（
【０００３】
）
。
しかも比較的厚みのある
プリント基板上に半導体素子を搭載した上で樹脂封止するような製法であるため，
プリント基板自体の存在が半導体装置の小型化，薄型化の支障となるとともに半導
体素子の動作時に発生した熱が基板自体に蓄積され易く，放熱性に劣るという欠点
もあった（
【０００４】
）
そこで，引用例１記載の発明は，かかる従来の問題点を解決するために提案され
たものであり，高精度であって，かつ小型で特に薄型の半導体装置を，量産性に優
れかつ安価に生産できる製造方法を提供することを目的として
（
【０００５】
）
，
前記
第２，２(3)に記載のとおりの方法を採用したものである。
(2) 本件特許発明１と引用例１記載の発明との相違点認定の誤り（取消事由１
－１）について
ア 原告は，審決には電極部の形成工程とメッキ工程のそれぞれにおいて，相違
点の認定に誤りがあると主張している。
イ まず，原告が主張する電極の形成工程での相違点について検討する。
審決は，
本件特許発明１と引用例１記載の発明との相違点を，
「アイランド部およ
び電極部の形成について，
本件特許発明１では，
「アイランド部および電極部を独立
して形成する工程」において，ステンレス基板（１）の不活性膜を除去した露出面
に実装用金属薄膜（１１）として０．０５～１μｍ厚で金をメッキ成長させ，実装
用金属薄膜（１１）上に電鋳工程によりリード層（１２）を積層して成長させ一体
化して，実装用金属薄膜（１１）とこの上面に一体に積層されるリード層（１２）
の少なくとも二層構造から成るアイランド部（２ａ）および電極部（２ｂ）を独立
して形成し…のに対し，
引用例１記載の発明では，
「アイランド部および電極部を独
立して形成する工程」において，ステンレス基板１のレジストパターン層６を除く
露出面に導電性金属を電着することで，ステンレス基板１上に半導体素子搭載用の
金属層２ａと１以上の電極層２ｂとをそれぞれ独立して並設形成し
・
・
・
ている点。
」
と認定しているから，審決においても，本件特許発明１は，アイランド部及び電極
部を実装用金属薄膜（１１）とリード層（１２）の少なくとも二層構造で形成して
おり，他方，引用例１記載の発明は，アイランド部及び電極部を半導体素子搭載用
の金属層２ａと１以上の電極層２ｂにより形成していることを認定している。
そうすると，審決は，本件特許発明１と引用例１記載の発明とが，アイランド部
及び電極部の形成工程において相違することを認定しているといえ，この点に関す
る原告の主張は採用の限りではない。
ウ 次に，原告が主張するメッキ工程での争点について検討する。
この点，審決は，本件特許発明１と引用例１記載の発明との相違点を，
「アイラン
ド部および電極部の形成について，
本件特許発明１では，
「アイランド部および電極
部を独立して形成する工程」において，ステンレス基板（１）の不活性膜を除去し
た露出面に実装用金属薄膜（１１）として０．０５～１μｍ厚で金をメッキ成長さ
せ，実装用金属薄膜（１１）上に電鋳工程によりリード層（１２）を積層して成長
させ一体化して，実装用金属薄膜（１１）とこの上面に一体に積層されるリード層
（１２）
の少なくとも二層構造から成るアイランド部
（２ａ）
および電極部
（２ｂ）
を独立して形成し，
「ステンレス基板
（１）
を引き剥がし除去して，
アイランド部
（２
ａ）および電極部（２ｂ）の実装用金属薄膜（１１）の各裏面が，樹脂層（４）の
底面と略同一平面で露出した状態で形成される」のに対し，引用例１記載の発明で
は，
「アイランド部および電極部を独立して形成する工程」において，ステンレス基
板１のレジストパターン層６を除く露出面に導電性金属を電着することで，ステン
レス基板１上に半導体素子搭載用の金属層２ａと１以上の電極層２ｂとをそれぞれ
独立して並設形成し，
「ステンレス基板１を除去して，
金属層２ａと電極層２ｂの各
裏面が，
樹脂層４の底面と略同一平面で露出した樹脂封止体を得る工程」
のあとに，
電極層２ｂと金属層２ａの裏面のみに実装用に０．３～０．５μｍ厚で金の薄膜を
フラッシュメッキ等している点」と認定しているから，審決は，本件特許発明１に
おいては，メッキ工程の後に，ステンレス基板を引き剥がしており，他方，引用例
ことを認定している。
そうすると，審決は，本件特許発明１と引用例１記載の発明とが，ステンレス基
板を引き剥がし除去した後のメッキ工程の有無において相違することも認定してい
るといえ，この点に関する原告の主張も採用の限りではない。
エ したがって，審決の相違点の認定に誤りはないから，この点に関する原告の
主張は採用できない。
(3) 取消事由１－２（審決の認定する相違点の判断の誤り）
ア 審決は，その認定に係る本件特許発明１と引用例１記載の発明との間の相違
点は，引用例１記載の発明に甲４文献に記載の事項及び周知の事項に基づいて当業
者が容易に想到することができたと判断している。
イ(ｱ) 甲４文献には次のとおりの記載がある（図は別紙のとおり。
）
。
「第４図は，本出願人が先に提案した電鋳技術を用いたリードフレームの製造方
法を説明するための断面図で，特開昭６１－２３４０６０号公報に記載されたもの
である。
まず第４図（ａ）に示すように，ステンレス等の導電性金属からなる基板１の表
面に所望のパターンを有するレジスト層２を形成する。基板１は同図の紙面に向か
つて垂直方向に長尺になつたテープ状のもので，レジスト層２が形成されていない
非レジスト部２ａは製造すべきリードフレームの形状と同じパターンを有しており，
図示せぬが基板１の両端にはスプロケツト孔形成用の非レジスト部が紙面に向かっ
て垂直方向に所定間隔を存して多数形成される。
次にこの基板１を剥離処理して，基板１の非レジスト部２ａに相当する表面を活
性化した後，同図（ｂ）に示すように，該非レジスト部２ａ上に金，すず，半田等
の接触材３を塗布もしくはメッキにより形成し，
その後に電鋳を施して，
同図
（ｃ）
に示すように，接触材３上に電鋳金属層４を形成する。
このようにして一枚の板状に形成された基板２及び金属層の積層体の一部にプレ
ス加工を施し，同図（ｄ）に示すように，フインガ５相当部分を折り曲げる。この
折り曲げ形状は，平坦なフインガ基部５ａと，フインガ基部５ａから斜めに延びる
起立部５ｂ，及び起立部５ｂから平行に延びる先端部５ｃから構成されるものであ
るが，先端部５ｃの下面には同時にバンプ５ｄをプレスにより形成する。
次いで第二次の電鋳を施し，同図（ｅ）に示すように前記電鋳金属層４上に新た
な電鋳金属層６を形成する。この際，フインガ５の起立部５ｂは傾斜した位置にあ
るため電鋳金属層６の成長速度は遅く，また先端部５ｃは細い頸部によって起立部
ガ５は先端部５ｃ，フインガ基部５ａ，起立部５ｂの順でその肉厚が大きく形成さ
れる。
最後に同図（ｆ）に示すように，基板１を接触材３から剥がすと，レジスト層２
は基板１に残り，接触材３及び両電鋳金属層４，６は基板１から離れ，図示の如き
形状のバンプ付きフインガを有するリードフレームが得られる。これは，前述のよ
うに予め非レジスト部２ａの表面に剥離処理が施されているためである。
なお，このようにして得られたリードフレームは，例えばロール状に巻き取られ
て半導体装置の製造ラインに搬送・供給される。そして，リードフレームに形成し
た図示せぬスプロケツト孔を位置決め基準として，半導体チツプの各電極と前記フ
インガ５のバンプ５ｄとを熱圧着し，その後のモールド成形工程及びリードの切断
工程を経て半導体装置が得られる。
」
（２頁左上欄２行～同頁左下欄１４行）
(ｲ) 以上のとおり，甲４文献には，ステンレス等の基板１を剥離処理して，基板
該非レジスト部２ａ上に金，
すず，半田等の接触材３を塗布もしくはメッキにより形成し，その後に電鋳を施し
て，接触材３上に電鋳金属層４を形成することを含むリードフレームの製造方法が
記載されている。
また，上記リードフレームの製造方法は，特開昭６１－２３４０６０号公報（甲
「次にこの基板８上に，レジストが
アルカリ現像タイプではカセイソーダを，溶剤タイプの場合は塩化メチレン等の溶
剤を用いて剥離処理を行う。
」
（２頁左下欄３～５行）と記載されている。
したがって，甲４文献には，ステンレス等の基板１をカセイソーダや塩化メチレ
ンを用いて剥離処理して，基板１の非レジスト部２ａに相当する表面を活性化した
後，該非レジスト部２ａ上に金，すず，半田等の接触材３を塗布もしくはメッキに
より形成し，その後に電鋳を施して，接触材３上に電鋳金属層４を形成することを
含む樹脂モールド型の半導体装置の製造に用いるリードフレームの製造方法が記載
されているものと認められる。
ウ(ｱ) 引用例１記載の発明の解決課題は，
前記のとおり，
従来のリードレス表面
実装方式の樹脂封止された半導体装置は，その製造工程において，プリント基板一
面側の接続用電極と裏面側の電極層とをプリント基板上で正確に位置合わせした状
態で形成する必要があり，また，各位置合わせして形成した電極と電極層とがスル
ーホールにより位置ズレなく，確実に導通されている必要もあり，製造時の精度が
要求されるものであり，これら精度の要求は，プリント基板へのスルーホール形成
や導電体の印刷のための製造工数のアップと合わせて，製造コスト低減のためのネ
ックとなるとともに，製造時にプリント基板上に多数隣接させて配置する半導体素
子間にスルーホール形成のための領域が必要となり，一枚のプリント基板上に配設
して形成できる半導体装置の個数も制限されてしまう。しかも比較的厚みのあるプ
リント基板上に半導体素子を搭載した上で樹脂封止するような製法であるため，プ
リント基板自体の存在が半導体装置の小型化，薄型化の支障となるとともに半導体
素子の動作時に発生した熱が基板自体に蓄積され易く，放熱性に劣るという欠点も
あったというものである。このように，引用例１記載の発明の解決課題は，プリン
ト基板を用いたリードレス実装方式の樹脂封止された半導体装置におけるものであ
る。
他方，甲４文献の記載事項は，リードフレームを用いた樹脂封止型の半導体装置
の製造方法に関するものであって，そもそも，プリント基板を用いたリードレス実
装方式の樹脂封止された半導体装置の製造方法に関するものではない。
このように，プリント基板を用いたリードレス実装方式の樹脂封止された半導体
装置に関する引用例１記載の発明の解決課題からは，甲４文献の記載事項を適用す
ることについての何らの示唆も動機も得ることができず，他に引用例１に甲４文献
の記載事項を適用するべきことが記載又は示唆されているとも認められない。
また，引用例１記載の発明は，樹脂封止型の半導体装置の製造方法に関するもの
である。他方，甲４文献の記載事項は，樹脂モールド型の半導体装置の製造に用い
るリードフレームの製造方法に関するものである。そうすると，両者が半導体装置
の製造方法としては共通するとしても，リードレス表面実装型半導体装置の製造方
法である引用例１に接した当業者が，引用例１における課題を解決するためにリー
ドフレームを用いた樹脂封止型の半導体装置の製造方法に関する甲４文献の記載事
項を適用することが容易であるとも認められない。
(ｲ) さらに，それぞれの実装形態について検討すると，引用例１記載の発明は，
電着金属層側が半導体素子搭載面，金メッキ薄膜側が実装面となっている。他方，
甲４文献に記載の半導体装置は，金等の接触材３に形成されたバンプ５ｄに半導体
チップが搭載されるものと認められるから，
金メッキ接触材側が半導体素子搭載面，
電鋳金属層側が実装面であると認められる。そうすると，引用例１記載の発明の半
導体素子の搭載面及び実装面と，甲４文献の記載事項における半導体素子の搭載面
及び実装面とは逆の関係になっており，引用例１記載の発明に，甲４文献の記載事
項を組み合わせることは容易でもないし，仮に組み合わせることが容易であったと
しても，それぞれの金メッキ層及び電着（電鋳）金属層の機能も異なるものである
から，本件特許発明１に至るものではない。
エ 以上のとおり，引用例１には，甲４文献の記載事項を適用することについて
の記載も示唆もなく，また，引用例１記載の発明に甲４文献の記載事項を適用した
としても，本件特許発明１に至るものでもないから，本件特許発明１が引用例１記
載の発明に甲４文献の記載事項を適用することで容易想到であるとする審決は，こ
の限度では誤っている。
(1) 引用例２記載の発明
ア 引用例２には次のとおりの記載がある（図は別紙のとおり。
）
。
「
【請求項５】可撓性平板状の金属基板に，パターニングされた金属層を形成した
電着フレームを形成する工程と，
前記電着フレームのパターニングされた前記金属層に複数の半導体素子を隣接し
て搭載する工程と，
前記パターニングされた金属層に搭載される各半導体素子間に形成された外部導
出用の金属層に，前記隣接する各半導体素子の電極パッドをワイヤで所定間隔を設
けて電気的に共通接続するワイヤボンディング工程と，
前記電着フレームに搭載されて配線がなされた半導体素子を樹脂封止する樹脂封
止工程と，
前記金属基板を剥離して樹脂封止体を得る剥離工程と，
前記半導体素子が複数封止された樹脂封止体を，パターニングされた金属層の切
断マークで個々の半導体装置に切断する切り出し工程と，
を含むことを特徴とする半導体装置の製造方法。
」
「
【０００１】
【発明の属する技術分野】本発明は，半導体装置，その製造方法及び電着フレーム
に関し，
特にリードレス表面実装型の樹脂封止された半導体装置と，
その製造方法，
及び半導体素子搭載用の電着フレームに関するものである。
【０００２】
【従来の技術】
図８は，
従来の半導体装置を示す断面図であり，
この半導体装置は，
樹脂封止したリードレス表面実装型の半導体装置である。同図において，ガラスエ
ポキシ基板（又はセラミック基板）１の一面に金属層３１，３２が形成され，かつ金
属層３２に対応するガラスエポキシ基板１の裏面に電極金属層５ａが形成され，金
属層３２と電極金属層５ａとがスルーホール６で電気的に接続されている。ガラス
エポキシ基板１の一面の金属層３１には，半導体素子２が接着され，半導体素子２
の電極パッド２ａと金属層３２とがワイヤ４で電気的に接続されている。ワイヤ４
で配線がなされた半導体素子２は，エポキシ樹脂７で樹脂封止されている。
【０００３】
【発明が解決しようとする課題】従来のリードレス表面実装型の半導体装置では，
図８に示したように，ガラスエポキシ基板１に多数のスルーホール６が形成され，
ガラスエポキシ基板１上に金属層３１が多数形成され，それぞれに半導体素子２が
接着されてワイヤ４で電極パッド２ａと金属層３２との配線がなされている。この
半導体装置の製造工程では，一枚のガラスエポキシ基板に数百個単位で半導体素子
が搭載されてワイヤボンディングされて，樹脂封止されている。従って，この構造
の半導体装置では，
スルーホール６の個数が半導体素子２の個数の数倍の数となり，
スルーホール形成のための製造工数を無視することができず，この種の半導体装置
の製造原価が高騰する要因となっていた。
【０００４】また，従来のリードレス表面実装型の半導体装置では，スルーホール
が形成されており，隣接する半導体素子間の隙間にスルーホールを形成するには，
半導体素子間の隙間にスルーホールを形成するための領域を用意しなければならな
いので，実質的に一枚のガラスエポキシ基板に搭載される半導体素子の個数は制限
され，製造原価を高騰させる要因となっていた。
【０００５】更に，従来のリードレス表面実装型の半導体装置では，ガラスエポキ
シ基板上に半導体素子が搭載されて樹脂封止されている。そのため，半導体素子の
動作時に発生した熱を発散させることができずガラスエポキシ基板に蓄積され，熱
の放熱性が悪いという欠点があった。
【０００６】本発明は，上記のような課題に鑑みてなされたものであって，リード
レス表面実装型の半導体装置であって，製造原価が安価であって，放熱性が良い半
導体装置，
その製造方法及び電着フレームを提供することを目的とするものである。
」
「
【００３４】先ず，リードレス表面実装型の半導体装置を製造するにあたり，図
ンレス鋼板であり，その厚さは，０．１ｍｍである。金属基板９には，金属基板９
の自動搬送用の孔９ａ，９ｂ等が形成され，金属基板９を自動搬送させるための孔
が形成され，かつ金属基板９を金型に固定するための孔が形成されている。
【００３５】図３（ｂ）は，金属基板９に金属層によるパターンが形成され，半導
体素子が搭載されるパターンが形成される電着フレームを示している。電着フレー
ムは，金属基板９の片面に搭載された半導体素子を樹脂封止することで，金属基板
【００３６】以下，図４，図５を参照して，半導体装置の製造方法を，第１から第
【００３７】１）第１の製造工程は，図４（ａ）に示すように，ステンレス鋼板等
による平板状の金属基板９の片面側全面に金属層８を電着して成膜する電着工程で
ある。先ず，金属基板９の一面には，スピンコート法によって光感光性のレジスト
を塗布して，レジスト膜の全面に露光して硬化させる。続いて，マスクを施した金
属基板９を電着槽に浸漬し，
金属基板９の他面に金属層８を形成する。
金属層８は，
Ｎｉ又はＮｉ・Ｃｏ合金を電着したＮｉ又はＮｉ・Ｃｏ合金薄膜層であり，
その後，
Ｎｉ・Ｃｏ合金薄膜層上には，金をフラッシュ法等による真空蒸着或いはスパッタ
リング法等によって成膜される。電着工程は，金属基板９と電着槽内の電極間に通
電することによって，金属基板９にＮｉ又はＮｉ・Ｃｏ合金薄膜層の金属層８が形
成される。Ｎｉ・Ｃｏ合金薄膜は，例えば２０～３５μｍの厚さとし，金薄膜層を
前に，金を含む合金をフラッシュ法等で真空蒸着することによって，後の電極金属
層を形成する成膜工程を省略することができる。
【００３８】２）第２の製造工程は，金属層８のエッチング工程である。このエッ
チング工程では，図４（ｂ）に示すように，金属基板９の片側にレジスト膜１０に
よるマスクを形成し，金属基板９の金属層８上には，レジスト膜１０ａ，１０ｂが
選択的に形成される。
【００３９】その後，このエッチング工程では，金属層８を選択的にエッチングし
て除去する。図４（ｃ）に示したように，金属基板９の片側に金属層８ａ，８ｂが
形成された電着フレームが形成する。電着フレームには，図３（ｂ）に示したよう
に，
半導体素子が搭載されて金線をワイヤーボンディングする領域Ｅが形成される。
領域Ｅは，金属層８ａ，８ｂとがマトリック状に形成されている。図３（ｃ）には，
その詳細なパターンを示した。
【００４０】図３（Ｃ）は樹脂封止体裏面の金属基板を剥離した場合におけるワイ
ヤーボンディング領域Ｅ裏面のパターンを示す。このパターンには半導体素子が複
数封止された樹脂封止体を個々の半導体装置に切断するための切断マーク９ｄ，９
ｃがマーキングされている。切断時には切断マーク９ｄ，９ｃの間に切断部位が設
定させる。
【００４１】
第３の製造工程は，
素子搭載工程である。
この工程では，
図４
（ｄ）
に示したように，半導体素子２が，公知の手法によって金属層８ｂに搭載される。
半導体素子２は，図１に示したように，その表面には，電極パッド２ａが形成され
ている。
【００４２】４）電着フレームに半導体素子２が搭載された後，第４の製造工程の
ワイヤボンディング工程に進む。
第４の製造工程では，
図４
（ｅ）
に示したように，
半導体素子２に金ワイヤ４をワイヤボンディングする工程であり，ワイヤ４は，半
導体素子２の電極パッド２ａと金属層８ａとを超音波ボンディング等によって電気
的に接続される。
【００４３】５）図４（ｅ）のワイヤボンディング工程に続いて，図５（ａ）に示
した第５の製造工程である樹脂モールド工程に進む。
樹脂モールド工程は，
図５
（ａ）
に示したように，金属基材９に半導体素子２が搭載されて，ワイヤボンディングさ
れた後の電着フレームが，モールド金型（上型）に装着される。モールド金型内に
は，エポキシ樹脂がモールド金型（上型）に形成されたキャビティ（図示しなし）
により圧入される。この樹脂モールドでは，金属基材９が樹脂モールドにおける下
型としての機能を果たす。
【００４４】なお，半導体素子２が搭載された金属基材９を並列に配置して，エポ
キシ樹脂がライナを通してそれぞれの金属基材９と上金型との間に圧入することで，
半導体素子が搭載された電着フレームを多数樹脂封止することができる。
【００４５】６）樹脂モールド工程の後，第６の製造工程に進む。第６の製造工程
は，図５（ｂ）に示した金属基材９の剥離工程である。図５（ｂ）に示したように，
樹脂封止体１１から金属基材９を引き離す。
・・・なお，Ｎｉ又はＮｉ・Ｃｏ合金薄
膜層が露呈している場合は，剥離工程に続いて，第７の製造工程であるダイシング
工程に進む。
【００４６】７）第７の製造工程は，図５（ｄ）に示した樹脂封止体１１を切断線
Ｓに沿って切断することで，樹脂封止体を一半導体素子毎に切り出す。樹脂封止体
切り出される。
）
」
「
【００５１】ダイシング工程に続いて電極を形成する第８の製造工程に進む。
置の樹脂封止体２の底面の金属層８ａ，８ｂに金薄膜層８ｃをフラッシュ法または
電解メッキあるいは無電解メッキは等によって蒸着する。
【００５２】なお，電着フレームの形成は，上記の実施形態による製造方法に限定
されることなく，金属基板の金または金と他の金属とを混合した薄膜層を形成した
後，パターニングして，その後，ＮｉまたはＮｉ・Ｃｏの薄膜金属層を電着して形
成してもよい。
【００５３】金属基板の金または金と他の金属を混合した薄膜層は，金属基板の一
方の面にレジスト膜を全面に形成して，他方の面にレジスト膜をパターンニングし
て，半導体素子の搭載部と外部導出用の金属層とを形成する金属基板面を露呈させ
て，他はレジスト膜で覆って選択的に金薄膜層に電着して形成する。
【００５４】その後，パターンニングしたレジスト膜を除去して，金薄膜層が選択
的に形成された面，全面にＮｉまたはＮｉ・Ｃｏの薄膜金属層を形成し，続いて，
ＮｉまたはＮｉ・Ｃｏ薄膜金属層を選択的に除去する。
【００５５】このような製造工程を経て，先の実施形態で説明したように，金属基
板９に金属層８ａと金属層８ｂとを形成する。その後の製造工程は，先に説明した
製造工程と同様であるので説明を省略する。
」
「
【００６５】また，請求項５の発明によれば，ガラスエポキシ基板やセラミック
基板等を用いることなく，半導体装置を製造する製造工程であり，電着フレームの
平板状金属基板を剥離することによって，多数の半導体素子が樹脂封止された樹脂
封止体を形成することができ，従来の製造工程と比較して製造工数を簡素化するこ
とができる利点がある。
」
イ 以上のとおりの引用例２の記載によれば，引用例２記載の発明は，半導体装
置の製造方法に関し，特にリードレス表面実装型の樹脂封止された半導体装置の製
造方法に関するものであり（段落【０００１】
）
，ガラスエポキシ基板（又はセラミ
ック基板）の一面に金属層が形成され，かつ金属層に対応するガラスエポキシ基板
の裏面に電極金属層が形成され，金属層と電極金属層とがスルーホールで電気的に
接続され，ガラスエポキシ基板の一面の金属層には，半導体素子が接着され，半導
体素子の電極パッドと金属層とがワイヤで電気的に接続され，ワイヤで配線がなさ
れた半導体素子は，エポキシ樹脂で樹脂封止されている従来のリードレス表面実装
型の半導体装置では（段落【０００２】
）
，ガラスエポキシ基板に多数のスルーホー
ルが形成され，ガラスエポキシ基板上に金属層が多数形成され，それぞれに半導体
素子が接着されてワイヤで電極パッドと金属層との配線がなされており，この半導
体装置の製造工程では，一枚のガラスエポキシ基板に数百個単位で半導体素子が搭
載されてワイヤボンディングされて樹脂封止されているので，スルーホールの個数
が半導体素子の個数の数倍の数となり，スルーホール形成のための製造工数を無視
することができず，
製造原価が高騰する要因となっていた
（段落
【０００３】
）
。 ま
た，隣接する半導体素子間の隙間にスルーホールを形成するには，半導体素子間の
隙間にスルーホールを形成するための領域を用意しなければならないので，実質的
に一枚のガラスエポキシ基板に搭載される半導体素子の個数は制限され，製造原価
を高騰させる要因となっていた（段落【０００４】
）
。さらに，ガラスエポキシ基板
上に半導体素子が搭載されて樹脂封止されているため，半導体素子の動作時に発生
した熱を発散させることができずガラスエポキシ基板に蓄積され，熱の放熱性が悪
いという欠点があった（段落【０００５】
）
。
そこで，引用例２記載の発明は，上記のような課題に鑑みてなされたものであっ
て，リードレス表面実装型の半導体装置において，製造原価が安価であって，放熱
性が良い半導体装置の製造方法を提供することを目的として（段落【０００６】
）
，
前記第２，２(4)に記載のとおりの方法を採用したものである。
(2) 取消事由２－１（相違点１の判断の誤り）について
ア 審決は，その認定に係る本件特許発明１と引用例２記載の発明との間の相違
点１について，引用例２記載の発明について，金薄膜を形成する前に「ステンレス
基板の露出面に対し，化学エッチングにより不活性膜を除去する工程」を加えるこ
とは，当業者にとって容易に想到し得ることであるとする。
イ 甲９ないし１１の記載
(ｱ) 特開昭６０－２３４３８０号公報（甲９）には，以下の記載がある。
「
『実施例』
（１） ０．１ｍｍｔのＳＵＳ３０４機械研摩剤（Ｒｍａｘ０．０７μｍ）をアル
カリ脱脂，電解脱脂，酸による活性化処理を施した後，以下に示すめつき浴及びめ
つき条件によりＡｕ，Ａｇ，Ｐｄ，Ｒｈ，Ｐｔ，Ｉｎの各めつきを施した。
」
（３頁
右上欄９～１４行）
(ｲ) 特開昭６１－２４３１９３号公報（甲１０）には，以下の記載がある。
「種々のステンレス鋼を次の（１）～（３）の工程で前処理した後，
（４）の工程
で純金ストライクめっきを，また（５）の工程で純金めっきをそれぞれ施し，本発
明法によりステンレス鋼に純金めっきを行った。
」
（３頁右下欄１４～１８行）
「酸性電解浴中にステンレス鋼を浸漬した後，該ステンレス鋼を陰極として，電
流密度１０Ａ／ｄｍ２
で２０秒間陰極電解を行い，表面を活性化した。
」
（４頁左上
欄１２～１５行）
(ｳ) 特公昭６１－４２７９６号公報（甲１１）には，以下の記載がある。
「ステンレス鋼に金属メツキを施す場合ステンレス鋼の表面は通常特有の強固な
不働態皮膜で覆われているため，メツキ前に次のような各種の方法により活性化処
理を行うことが不可欠となつている。
」
（第１欄第１２～１６行）
「本発明においては単に被メツキステンレス鋼を塩酸に浸漬するのみでなく電気
エネルギーを投入して陰極処理を行い塩酸溶液中の塩素イオンの活性化エネルギー
を増大させるので，低濃度の塩酸溶液でもステンレス鋼表面を均一に活性化するこ
とができる。また溶液中に存在する錫イオン，インジウムイオン及びコバルトイオ
ンの１種又は２種以上は陰極電解処理の際ステンレス鋼表面に極微量核状析出して，
これがステンレス鋼表面との間に局部電池を形成してアノード部分となり，カソー
ド部分となる活性化したステンレス鋼表面の活性状態を維持して不働態化を防止す
るものと考えられる。
このような前処理を受けたステンレス鋼表面には密着性の優れた，強固かつ平滑
美麗な金属メツキを施すことができる。
」
（第２欄２６行～第３欄１４行）
「実施例 ２
実施例１で記述した脱脂工程まで同様で，その後Ｃｏイオン（Ｃｏ２＋
）を０．０
ｄｍ２
×３０秒）を行い，水洗後Ａｕストライク（青化金１．２ｇ／ｌ，ＫＣＮ２
，浴温６５℃）０．１μ，その
後青化金８．５ｇ／ｌ，ＫＣＮ１１ｇ／ｌの液組成を用い，メツキ条件，浴温６０
～７０℃，陰極電流密度０．５Ａ／ｄｍ２
で１μのＡｕメツキを行つた。
」
（５欄２
(ｴ) 以上の各記載からすると，
ステンレスに金メッキをする際に，
化学エッチン
グにより不活性膜を除去することは，本件出願前に周知の技術であったといえる。
引用例２記載の発明においても，選択的に金薄膜層を形成する前に，ステンレス基
板の表面を化学エッチングによる表面酸化被膜除去等の表面活性化処理をすること，
すなわち，
「ステンレス基板の露出面に対し，
化学エッチングにより不活性膜を除去
する工程」
を行うことは，
当業者であれば，
必要に応じて適宜なし得るものである。
したがって，審決の相違点１の判断に誤りはない。
(3) 取消事由２－２（相違点２の判断の誤り）について
ア 審決は，その認定に係る本件特許発明１と引用例２記載の発明との間の相違
点２について，甲４文献には「ステンレス基板を剥離処理して，活性化した後に，
金等をメッキ，その後電鋳を施して，電鋳金属層を形成する」ことが記載されてお
り，引用例２記載の発明において「半導体素子の搭載部と外部導出用の金属層とを
形成する金属基板面を露呈させて，選択的に金薄膜層を形成した後，パターンニン
グしたレジスト膜を除去して，金薄膜層が選択的に形成された面，全面にＮｉまた
はＮｉ・Ｃｏの薄膜金属層を形成し，続いて，ＮｉまたはＮｉ・Ｃｏ薄膜金属層を
選択的に除去して電着フレームを形成する工程」
に代えて，
金薄膜層を形成した後，
パターンニングしたレジスト膜を除去せずに，続けて薄膜金属層を形成した後，レ
ジスト膜を除去するようにすることは，当業者にとって容易に想到し得ることであ
ると判断する。
イ 引用例２記載の発明の「半導体素子の登載部と外部導出用の金属層」は，
「半
可撓性平板状のステンレス基板の一面に，レジスト膜をパターンニングして半導体
素子の登載部と外部導出用の金属層とを形成する金属基板面を露出させて，選択的
に金薄膜層を形成した後，パターンニングしたレジスト膜を除去して，金薄膜層が
選択的に形成された面，
全面にＮｉ又はＮｉ・Ｃｏの薄膜金属層を形成し，
続いて，
Ｎｉ又はＮｉ・Ｃｏ薄膜金属層を選択的に除去」することによって形成されるもの
であるから，金薄膜層とＮｉ又はＮｉ・Ｃｏ薄膜金属層のそれぞれが別工程でパタ
ーニングされた積層膜から形成されているものである。
ここで，積層膜の形成方法として，レジストパターンを形成したステンレス基板
上にメッキにより膜を連続して形成して，その後，レジストパターンを除去するこ
とは，甲４文献及び引用例１に記載されているほか，次のとおり，特開昭６３－８
，特開２００２－１９８４６２（甲８）及び特開２００２－２８９
（甲１３）
にも記載されているところであり，
慣用手段であると認められる。
(ｱ) 特開昭６３－８６３２２（甲５）には以下の記載がある。
「ステンレス基板（１１）上にフォトレジスト（１２）を重ね，…Ａｕ（１３）
，
Ｃｕ（１４）
，Ａｕ（１５）の順で…柱状導電体（１６）をメッキにより形成した。
」
（３頁右上欄５行目から９行目）
，
(ｲ) 特開２００２－１９８４６２（甲８）には以下の記載がある。
「
【００９８】まず，図１４（ａ）に示すように，ステンレス鋼（例えば日新製鋼
製；ＳＵＳ３０４）からなる基板１上に，メッキ膜形成用のレジスト層を形成し，
このレジスト層をパターニングして所定の電極パターンに相応した開口部３を有す
るレジストマスク２を形成する。
【００９９】ここで，基板１の好ましい板厚は０．１ｍｍ～１．０ｍｍであり，よ
り好ましくは０．２ｍｍ～０．８ｍｍである。その理由は，板厚が薄すぎると，配
線基板の製造工程において反りが発生しやすく，精度が低下して微細な配線形成が
困難となってしまうためであり，また，板厚が厚すぎると，重量が大きくなるため
に取り扱い性が低下してしまうからである。
【０１００】次に，図１４（ｂ）に示すように，電解めっき法あるいは無電解めっ
き法により，開口部３３内の基板１上に，Ａｕメッキ層４ａ，Ｎｉメッキ層４ｂ，
Ｃｕメッキ層４ｃをこの順で形成する。それぞれのメッキ層の厚さは，Ａｕメッキ
層が０．３μｍ～３μｍ，Ｎｉメッキ層が１μｍ～７μｍ，Ｃｕメッキ層が５μｍ
以上とすることが好ましい。
【０１０１】次に，図１４（ｃ）に示すように，基板１上からレジストマスク２を
除去し，基板１上にレジストマスク２の開口部パターンに相応した所定の電極パタ
ーンを持つメッキ層を残して，Ａｕ／Ｎｉ／Ｃｕの３層構造の電極５とする。
」
(ｳ) 特開２００２－２８９７３９（甲１３）には以下の記載がある。
「
【００４１】半導体装置用回路部材の製造方法 次に，本発明の半導体装置用回
路部材の製造方法について説明する。図１１は，図４および図５に示される半導体
装置用回路部材５１を例とした本発明の半導体装置用回路部材の製造方法の一実施
形態を示す工程図である。図１１において，まず，基板５２上にレジストパターン
）
。このレジストパターン５９は，回路部５３の形成
部位に相当する箇所に開口部５９ａをもち，この開口部５９ａには基板５２が露出
している。基板５２は，鉄－ニッケル合金，鉄－ニッケル－クロム合金，鉄－ニッ
ケル－カーボン合金等の導電性基板，表面にＣｕ，Ｎｉ，Ａｇ，Ｐｄ，Ａｕあるい
はこれらの合金からなる導電性層を備えた絶縁性基板を使用することができる。
【００４２】尚，後述する基板５２からの回路部５３の剥離が容易となるように，
予め基板５２の一面に凹凸をつける表面処理を行い，かつ，剥離性をもたせる剥離
処理を行っておく等の処置をとることが好ましい。ここでの表面処理としては，サ
ンドブラストによるブラスト処理，剥離処理としては，基板５２の表面に酸化膜を
形成する方法等が挙げられる。
【００４３】次に，電解めっき法により，レジストパターン５９を介して基板５２
上に金属を析出させて，ダイパッド５４と複数の端子部５５からなる回路部５３を
形成する（図１１（Ｂ）
）
。この回路部５３は，Ｃｕ，Ｎｉ，Ａｇ，Ｐｄ，Ａｕのい
ずれか１種の金属からなる単層構造，あるいは，これらの２種以上の金属からなる
多層構造とすることができる。多層構造の場合，例えば，基板５２側から，Ｐｄ，
Ｎｉ，Ｐｄの順に積層することができる。また，溶解除去可能な金属層（例えば，
銅層等）を予め形成した基板５２を用いた場合，例えば，基板５２側から，Ａｕ，
Ｎｉ，Ｐｄの順に積層して回路部５３を形成してもよい。
【００４４】本発明では，電解めっきによる回路部５３の形成において，レジスト
パターン５９の厚みよりも厚く金属を析出させる。これにより，レジストパターン
した後，レジストパターン５９から盛り上がりながらレジストパターン５９の表面
に沿って横方向にも析出する。
【００４５】次いで，レジストパターン５９を除去する。これにより得られた回路
部５３は，上記の横方向への金属析出により，基板５２との接触面と反対側の表面
の周囲に突起部を備えたものとなる。すなわち，内部表面５４ｂの周囲に突起部５
ａが形成された端子部５５が得られる（図１１（Ｃ）
）
。
」
(ｴ) 以上のとおり，これらの文献には，積層膜の形成方法として，レジストパタ
ーンを形成したステンレス基板上にメッキにより膜を連続して形成して，その後，
レジストパターンを除去することが記載されている。
金薄膜層とＮｉ又はＮｉ・Ｃｏ薄膜金属層のそれぞれが別工程でパターニングし
て積層する引用例２記載の発明の方法が，一旦レジスト膜を除去して再度レジスト
膜を形成する点において，膜を連続して形成する慣用手段と比較して，より工程数
が多いことは自明である。そうすると，当業者は，
「半可撓性平板状のステンレス基
板の一面に，レジスト膜をパターンニングして半導体素子の登載部と外部導出用の
金属層とを形成する金属基板面を露出させて，選択的に金薄膜層を形成した後，パ
ターンニングしたレジスト膜を除去して，金薄膜層が選択的に形成された面，全面
にＮｉ又はＮｉ・Ｃｏの薄膜金属層を形成し，続いて，Ｎｉ又はＮｉ・Ｃｏ薄膜金
属層を選択的に除去」する工程に代えて，上記の慣用手段を適用して相違点２に係
る構成とすることを容易に想到すると認められる。
ウ 以上よりすると，本件特許発明１は，引用例２記載の発明と上記の慣用手段
から容易に想到することができたというべきである。
また，
引用例１の
【００１８】
に，
「次いで，
必要に応じて各金属層２ａおよび電極層２ｂの表面に結着力向上用の
金メッキ等を０．３～０．４μｍ厚で行い」とあることからすると，本件特許発明
ら容易に発明することができたものである。なお，審決は，相違点２について，甲
れた技術は，上記のとおり，周知技術（慣用手段）であるから，審決の相違点２に
ついての判断は，その結論において誤りはないというべきである。
したがって，
本件特許発明１ないし３についての特許を無効であるとする審決は，
結論においては誤りがない。よって，原告の請求を棄却することとし，主文のとお
り判決する。
知的財産高等裁判所第１部
裁判長裁判官 設 樂 一
裁判官 大 須 賀 滋
裁判官小田真治は，転補のため署名押印することができない。
裁判長裁判官 設 樂 一
（別紙）
本件特許に係る明細書の【図１」
本件特許に係る明細書の【図２】 本件特許に係る明細書の【図３】
引用例１の【図１】
引用例１の【図２】 引用例１の【図３】
引用例２の【図１】 引用例２の【図３】
引用例２の【図４】 引用例２の【図５】
甲４文献の第４図
