TimeQuest Timing Analyzer report for Microcomputer
Mon Mar 06 20:32:32 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'cpuClock'
 13. Slow Model Setup: 'sdClock'
 14. Slow Model Setup: 'T80s:cpu1|IORQ_n'
 15. Slow Model Setup: 'serialClkCount[15]'
 16. Slow Model Hold: 'T80s:cpu1|IORQ_n'
 17. Slow Model Hold: 'clk'
 18. Slow Model Hold: 'cpuClock'
 19. Slow Model Hold: 'sdClock'
 20. Slow Model Hold: 'serialClkCount[15]'
 21. Slow Model Recovery: 'serialClkCount[15]'
 22. Slow Model Recovery: 'sdClock'
 23. Slow Model Recovery: 'T80s:cpu1|IORQ_n'
 24. Slow Model Removal: 'T80s:cpu1|IORQ_n'
 25. Slow Model Removal: 'serialClkCount[15]'
 26. Slow Model Removal: 'sdClock'
 27. Slow Model Minimum Pulse Width: 'T80s:cpu1|IORQ_n'
 28. Slow Model Minimum Pulse Width: 'clk'
 29. Slow Model Minimum Pulse Width: 'cpuClock'
 30. Slow Model Minimum Pulse Width: 'serialClkCount[15]'
 31. Slow Model Minimum Pulse Width: 'sdClock'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Output Enable Times
 37. Minimum Output Enable Times
 38. Output Disable Times
 39. Minimum Output Disable Times
 40. Fast Model Setup Summary
 41. Fast Model Hold Summary
 42. Fast Model Recovery Summary
 43. Fast Model Removal Summary
 44. Fast Model Minimum Pulse Width Summary
 45. Fast Model Setup: 'clk'
 46. Fast Model Setup: 'cpuClock'
 47. Fast Model Setup: 'sdClock'
 48. Fast Model Setup: 'serialClkCount[15]'
 49. Fast Model Setup: 'T80s:cpu1|IORQ_n'
 50. Fast Model Hold: 'clk'
 51. Fast Model Hold: 'T80s:cpu1|IORQ_n'
 52. Fast Model Hold: 'cpuClock'
 53. Fast Model Hold: 'serialClkCount[15]'
 54. Fast Model Hold: 'sdClock'
 55. Fast Model Recovery: 'serialClkCount[15]'
 56. Fast Model Recovery: 'sdClock'
 57. Fast Model Recovery: 'T80s:cpu1|IORQ_n'
 58. Fast Model Removal: 'serialClkCount[15]'
 59. Fast Model Removal: 'T80s:cpu1|IORQ_n'
 60. Fast Model Removal: 'sdClock'
 61. Fast Model Minimum Pulse Width: 'clk'
 62. Fast Model Minimum Pulse Width: 'T80s:cpu1|IORQ_n'
 63. Fast Model Minimum Pulse Width: 'cpuClock'
 64. Fast Model Minimum Pulse Width: 'serialClkCount[15]'
 65. Fast Model Minimum Pulse Width: 'sdClock'
 66. Setup Times
 67. Hold Times
 68. Clock to Output Times
 69. Minimum Clock to Output Times
 70. Output Enable Times
 71. Minimum Output Enable Times
 72. Output Disable Times
 73. Minimum Output Disable Times
 74. Multicorner Timing Analysis Summary
 75. Setup Times
 76. Hold Times
 77. Clock to Output Times
 78. Minimum Clock to Output Times
 79. Setup Transfers
 80. Hold Transfers
 81. Recovery Transfers
 82. Removal Transfers
 83. Report TCCS
 84. Report RSKM
 85. Unconstrained Paths
 86. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Microcomputer                                                     ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                 ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+
; Clock Name         ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+
; clk                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                ;
; cpuClock           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { cpuClock }           ;
; sdClock            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sdClock }            ;
; serialClkCount[15] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { serialClkCount[15] } ;
; T80s:cpu1|IORQ_n   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { T80s:cpu1|IORQ_n }   ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+


+----------------------------------------------------------+
; Slow Model Fmax Summary                                  ;
+------------+-----------------+--------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name         ; Note ;
+------------+-----------------+--------------------+------+
; 26.19 MHz  ; 26.19 MHz       ; clk                ;      ;
; 52.67 MHz  ; 52.67 MHz       ; cpuClock           ;      ;
; 94.93 MHz  ; 94.93 MHz       ; T80s:cpu1|IORQ_n   ;      ;
; 120.15 MHz ; 120.15 MHz      ; sdClock            ;      ;
; 192.98 MHz ; 192.98 MHz      ; serialClkCount[15] ;      ;
+------------+-----------------+--------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------+
; Slow Model Setup Summary                     ;
+--------------------+---------+---------------+
; Clock              ; Slack   ; End Point TNS ;
+--------------------+---------+---------------+
; clk                ; -18.589 ; -6581.905     ;
; cpuClock           ; -17.985 ; -4656.163     ;
; sdClock            ; -7.740  ; -822.456      ;
; T80s:cpu1|IORQ_n   ; -7.500  ; -320.909      ;
; serialClkCount[15] ; -6.657  ; -1063.923     ;
+--------------------+---------+---------------+


+---------------------------------------------+
; Slow Model Hold Summary                     ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; T80s:cpu1|IORQ_n   ; -3.680 ; -70.653       ;
; clk                ; -1.980 ; -1.980        ;
; cpuClock           ; -0.113 ; -0.113        ;
; sdClock            ; 0.499  ; 0.000         ;
; serialClkCount[15] ; 0.499  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Slow Model Recovery Summary                 ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; serialClkCount[15] ; -5.619 ; -139.756      ;
; sdClock            ; -1.605 ; -14.157       ;
; T80s:cpu1|IORQ_n   ; 0.009  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Slow Model Removal Summary                  ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; T80s:cpu1|IORQ_n   ; -0.483 ; -0.966        ;
; serialClkCount[15] ; 1.307  ; 0.000         ;
; sdClock            ; 1.923  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Slow Model Minimum Pulse Width Summary      ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; T80s:cpu1|IORQ_n   ; -4.078 ; -517.174      ;
; clk                ; -2.567 ; -2850.545     ;
; cpuClock           ; -0.742 ; -513.464      ;
; serialClkCount[15] ; -0.742 ; -264.152      ;
; sdClock            ; -0.742 ; -210.728      ;
+--------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                                                                                                            ;
+---------+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                            ; To Node                                                                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -18.589 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.127      ; 19.170     ;
; -18.583 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.133      ; 19.170     ;
; -18.564 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5    ; clk          ; clk         ; 0.500        ; 0.141      ; 19.159     ;
; -18.530 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.147      ; 19.131     ;
; -18.513 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.127      ; 19.094     ;
; -18.509 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg5    ; clk          ; clk         ; 0.500        ; 0.167      ; 19.130     ;
; -18.509 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5    ; clk          ; clk         ; 0.500        ; 0.165      ; 19.128     ;
; -18.507 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.133      ; 19.094     ;
; -18.488 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5    ; clk          ; clk         ; 0.500        ; 0.141      ; 19.083     ;
; -18.454 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.147      ; 19.055     ;
; -18.433 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg5    ; clk          ; clk         ; 0.500        ; 0.167      ; 19.054     ;
; -18.433 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5    ; clk          ; clk         ; 0.500        ; 0.165      ; 19.052     ;
; -18.419 ; SBCTextDisplayRGB:io2|cursorHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.127      ; 19.000     ;
; -18.413 ; SBCTextDisplayRGB:io2|cursorHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.133      ; 19.000     ;
; -18.394 ; SBCTextDisplayRGB:io2|cursorHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5    ; clk          ; clk         ; 0.500        ; 0.141      ; 18.989     ;
; -18.360 ; SBCTextDisplayRGB:io2|cursorHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.147      ; 18.961     ;
; -18.339 ; SBCTextDisplayRGB:io2|cursorHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg5    ; clk          ; clk         ; 0.500        ; 0.167      ; 18.960     ;
; -18.339 ; SBCTextDisplayRGB:io2|cursorHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5    ; clk          ; clk         ; 0.500        ; 0.165      ; 18.958     ;
; -18.229 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg8  ; clk          ; clk         ; 0.500        ; 0.065      ; 18.748     ;
; -18.164 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg7  ; clk          ; clk         ; 0.500        ; 0.127      ; 18.745     ;
; -18.156 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7  ; clk          ; clk         ; 0.500        ; 0.133      ; 18.743     ;
; -18.128 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7    ; clk          ; clk         ; 0.500        ; 0.141      ; 18.723     ;
; -18.127 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7    ; clk          ; clk         ; 0.500        ; 0.165      ; 18.746     ;
; -18.110 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg6  ; clk          ; clk         ; 0.500        ; 0.127      ; 18.691     ;
; -18.109 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg1  ; clk          ; clk         ; 0.500        ; 0.133      ; 18.696     ;
; -18.105 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg7    ; clk          ; clk         ; 0.500        ; 0.167      ; 18.726     ;
; -18.099 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.152      ; 18.705     ;
; -18.097 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6  ; clk          ; clk         ; 0.500        ; 0.133      ; 18.684     ;
; -18.088 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg7  ; clk          ; clk         ; 0.500        ; 0.127      ; 18.669     ;
; -18.086 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg7    ; clk          ; clk         ; 0.500        ; 0.163      ; 18.703     ;
; -18.081 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6    ; clk          ; clk         ; 0.500        ; 0.141      ; 18.676     ;
; -18.080 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7  ; clk          ; clk         ; 0.500        ; 0.133      ; 18.667     ;
; -18.076 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg1    ; clk          ; clk         ; 0.500        ; 0.167      ; 18.697     ;
; -18.075 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ; clk          ; clk         ; 0.500        ; 0.127      ; 18.656     ;
; -18.074 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg6    ; clk          ; clk         ; 0.500        ; 0.167      ; 18.695     ;
; -18.073 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg1    ; clk          ; clk         ; 0.500        ; 0.163      ; 18.690     ;
; -18.072 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg6    ; clk          ; clk         ; 0.500        ; 0.163      ; 18.689     ;
; -18.068 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg5    ; clk          ; clk         ; 0.500        ; 0.163      ; 18.685     ;
; -18.065 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg1  ; clk          ; clk         ; 0.500        ; 0.152      ; 18.671     ;
; -18.058 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg6  ; clk          ; clk         ; 0.500        ; 0.152      ; 18.664     ;
; -18.056 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6    ; clk          ; clk         ; 0.500        ; 0.165      ; 18.675     ;
; -18.055 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg1    ; clk          ; clk         ; 0.500        ; 0.165      ; 18.674     ;
; -18.052 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7    ; clk          ; clk         ; 0.500        ; 0.141      ; 18.647     ;
; -18.051 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7    ; clk          ; clk         ; 0.500        ; 0.165      ; 18.670     ;
; -18.048 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg8  ; clk          ; clk         ; 0.500        ; 0.065      ; 18.567     ;
; -18.034 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg6  ; clk          ; clk         ; 0.500        ; 0.127      ; 18.615     ;
; -18.033 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg1  ; clk          ; clk         ; 0.500        ; 0.133      ; 18.620     ;
; -18.029 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg7    ; clk          ; clk         ; 0.500        ; 0.167      ; 18.650     ;
; -18.023 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.152      ; 18.629     ;
; -18.021 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6  ; clk          ; clk         ; 0.500        ; 0.133      ; 18.608     ;
; -18.010 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg9  ; clk          ; clk         ; 0.500        ; 0.133      ; 18.597     ;
; -18.010 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg7    ; clk          ; clk         ; 0.500        ; 0.163      ; 18.627     ;
; -18.005 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6    ; clk          ; clk         ; 0.500        ; 0.141      ; 18.600     ;
; -18.002 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg9  ; clk          ; clk         ; 0.500        ; 0.127      ; 18.583     ;
; -18.000 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg1    ; clk          ; clk         ; 0.500        ; 0.167      ; 18.621     ;
; -17.999 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ; clk          ; clk         ; 0.500        ; 0.127      ; 18.580     ;
; -17.998 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg6    ; clk          ; clk         ; 0.500        ; 0.167      ; 18.619     ;
; -17.997 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg1    ; clk          ; clk         ; 0.500        ; 0.163      ; 18.614     ;
; -17.996 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg6    ; clk          ; clk         ; 0.500        ; 0.163      ; 18.613     ;
; -17.994 ; SBCTextDisplayRGB:io2|cursorHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg7  ; clk          ; clk         ; 0.500        ; 0.127      ; 18.575     ;
; -17.992 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg5    ; clk          ; clk         ; 0.500        ; 0.163      ; 18.609     ;
; -17.989 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg1  ; clk          ; clk         ; 0.500        ; 0.152      ; 18.595     ;
; -17.986 ; SBCTextDisplayRGB:io2|cursorHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7  ; clk          ; clk         ; 0.500        ; 0.133      ; 18.573     ;
; -17.982 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg6  ; clk          ; clk         ; 0.500        ; 0.152      ; 18.588     ;
; -17.980 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6    ; clk          ; clk         ; 0.500        ; 0.165      ; 18.599     ;
; -17.979 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg1    ; clk          ; clk         ; 0.500        ; 0.165      ; 18.598     ;
; -17.978 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg9    ; clk          ; clk         ; 0.500        ; 0.167      ; 18.599     ;
; -17.975 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg9    ; clk          ; clk         ; 0.500        ; 0.165      ; 18.594     ;
; -17.971 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9    ; clk          ; clk         ; 0.500        ; 0.141      ; 18.566     ;
; -17.966 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg9    ; clk          ; clk         ; 0.500        ; 0.163      ; 18.583     ;
; -17.958 ; SBCTextDisplayRGB:io2|cursorHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7    ; clk          ; clk         ; 0.500        ; 0.141      ; 18.553     ;
; -17.957 ; SBCTextDisplayRGB:io2|cursorHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7    ; clk          ; clk         ; 0.500        ; 0.165      ; 18.576     ;
; -17.954 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg8  ; clk          ; clk         ; 0.500        ; 0.133      ; 18.541     ;
; -17.953 ; SBCTextDisplayRGB:io2|charVert[0]    ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg8  ; clk          ; clk         ; 0.500        ; 0.066      ; 18.473     ;
; -17.950 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg9  ; clk          ; clk         ; 0.500        ; 0.152      ; 18.556     ;
; -17.946 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg10 ; clk          ; clk         ; 0.500        ; 0.133      ; 18.533     ;
; -17.942 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg10 ; clk          ; clk         ; 0.500        ; 0.065      ; 18.461     ;
; -17.940 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg3  ; clk          ; clk         ; 0.500        ; 0.133      ; 18.527     ;
; -17.940 ; SBCTextDisplayRGB:io2|cursorHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg6  ; clk          ; clk         ; 0.500        ; 0.127      ; 18.521     ;
; -17.939 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg5  ; clk          ; clk         ; 0.500        ; 0.065      ; 18.458     ;
; -17.939 ; SBCTextDisplayRGB:io2|cursorHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg1  ; clk          ; clk         ; 0.500        ; 0.133      ; 18.526     ;
; -17.935 ; SBCTextDisplayRGB:io2|cursorHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg7    ; clk          ; clk         ; 0.500        ; 0.167      ; 18.556     ;
; -17.934 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg9  ; clk          ; clk         ; 0.500        ; 0.133      ; 18.521     ;
; -17.929 ; SBCTextDisplayRGB:io2|cursorHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.152      ; 18.535     ;
; -17.927 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg9  ; clk          ; clk         ; 0.500        ; 0.065      ; 18.446     ;
; -17.927 ; SBCTextDisplayRGB:io2|cursorHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6  ; clk          ; clk         ; 0.500        ; 0.133      ; 18.514     ;
; -17.926 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg9  ; clk          ; clk         ; 0.500        ; 0.127      ; 18.507     ;
; -17.919 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg4  ; clk          ; clk         ; 0.500        ; 0.133      ; 18.506     ;
; -17.916 ; SBCTextDisplayRGB:io2|cursorHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg7    ; clk          ; clk         ; 0.500        ; 0.163      ; 18.533     ;
; -17.911 ; SBCTextDisplayRGB:io2|cursorHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6    ; clk          ; clk         ; 0.500        ; 0.141      ; 18.506     ;
; -17.909 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg1  ; clk          ; clk         ; 0.500        ; 0.065      ; 18.428     ;
; -17.908 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ; clk          ; clk         ; 0.500        ; 0.127      ; 18.489     ;
; -17.906 ; SBCTextDisplayRGB:io2|cursorHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg1    ; clk          ; clk         ; 0.500        ; 0.167      ; 18.527     ;
; -17.905 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10   ; clk          ; clk         ; 0.500        ; 0.141      ; 18.500     ;
; -17.905 ; SBCTextDisplayRGB:io2|cursorHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ; clk          ; clk         ; 0.500        ; 0.127      ; 18.486     ;
; -17.904 ; SBCTextDisplayRGB:io2|cursorHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg6    ; clk          ; clk         ; 0.500        ; 0.167      ; 18.525     ;
; -17.903 ; SBCTextDisplayRGB:io2|cursorHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg1    ; clk          ; clk         ; 0.500        ; 0.163      ; 18.520     ;
; -17.902 ; SBCTextDisplayRGB:io2|cursorHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg6    ; clk          ; clk         ; 0.500        ; 0.163      ; 18.519     ;
; -17.902 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg9    ; clk          ; clk         ; 0.500        ; 0.167      ; 18.523     ;
; -17.899 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg9    ; clk          ; clk         ; 0.500        ; 0.165      ; 18.518     ;
+---------+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'cpuClock'                                                                                                                           ;
+---------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                  ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -17.985 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.001      ; 19.026     ;
; -17.855 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 18.893     ;
; -17.806 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 18.852     ;
; -17.782 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 18.828     ;
; -17.779 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.001      ; 18.820     ;
; -17.707 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 18.754     ;
; -17.700 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.001      ; 18.741     ;
; -17.698 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 18.746     ;
; -17.697 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 18.745     ;
; -17.676 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.003      ; 18.719     ;
; -17.670 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 18.717     ;
; -17.659 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 18.703     ;
; -17.659 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 18.703     ;
; -17.653 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 18.699     ;
; -17.653 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 18.699     ;
; -17.653 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 18.691     ;
; -17.652 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.003      ; 18.695     ;
; -17.637 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.001      ; 18.678     ;
; -17.616 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.013      ; 18.669     ;
; -17.603 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 18.651     ;
; -17.602 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 18.650     ;
; -17.600 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 18.646     ;
; -17.594 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.002      ; 18.636     ;
; -17.577 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 18.621     ;
; -17.576 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 18.622     ;
; -17.568 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 18.613     ;
; -17.567 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 18.611     ;
; -17.567 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 18.612     ;
; -17.566 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.024     ; 18.582     ;
; -17.565 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.024     ; 18.581     ;
; -17.565 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 18.609     ;
; -17.562 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 18.608     ;
; -17.556 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.002      ; 18.598     ;
; -17.552 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 18.598     ;
; -17.551 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 18.597     ;
; -17.549 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 18.595     ;
; -17.544 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 18.588     ;
; -17.543 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 18.587     ;
; -17.540 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 18.584     ;
; -17.529 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.001      ; 18.570     ;
; -17.529 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.001      ; 18.570     ;
; -17.523 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 18.571     ;
; -17.523 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.003      ; 18.566     ;
; -17.523 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.003      ; 18.566     ;
; -17.521 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 18.567     ;
; -17.515 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 18.567     ;
; -17.501 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 18.548     ;
; -17.497 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 18.543     ;
; -17.492 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 18.540     ;
; -17.491 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 18.539     ;
; -17.490 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 18.528     ;
; -17.474 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.003      ; 18.517     ;
; -17.473 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 18.518     ;
; -17.472 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 18.517     ;
; -17.464 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 18.511     ;
; -17.464 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 18.503     ;
; -17.458 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 18.504     ;
; -17.453 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 18.497     ;
; -17.453 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 18.497     ;
; -17.450 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.003      ; 18.493     ;
; -17.447 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 18.493     ;
; -17.447 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 18.493     ;
; -17.445 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.003      ; 18.488     ;
; -17.442 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.003      ; 18.485     ;
; -17.441 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 18.485     ;
; -17.441 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.023      ; 18.504     ;
; -17.437 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.018      ; 18.495     ;
; -17.437 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.001      ; 18.478     ;
; -17.436 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.027     ; 18.449     ;
; -17.435 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.027     ; 18.448     ;
; -17.435 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.001      ; 18.476     ;
; -17.434 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 18.480     ;
; -17.432 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.003      ; 18.475     ;
; -17.426 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 18.465     ;
; -17.422 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 18.469     ;
; -17.422 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.003      ; 18.465     ;
; -17.421 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.003      ; 18.464     ;
; -17.419 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.003      ; 18.462     ;
; -17.415 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.010     ; 18.445     ;
; -17.414 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.001      ; 18.455     ;
; -17.413 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 18.461     ;
; -17.413 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.018      ; 18.471     ;
; -17.413 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.001      ; 18.454     ;
; -17.412 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 18.460     ;
; -17.408 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 18.454     ;
; -17.397 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 18.445     ;
; -17.396 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 18.444     ;
; -17.393 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 18.438     ;
; -17.388 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.002      ; 18.430     ;
; -17.385 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 18.432     ;
; -17.375 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 18.419     ;
; -17.374 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 18.418     ;
; -17.374 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 18.418     ;
; -17.368 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 18.414     ;
; -17.368 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 18.414     ;
; -17.366 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 18.411     ;
; -17.365 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 18.410     ;
; -17.361 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 18.405     ;
; -17.360 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.024     ; 18.376     ;
; -17.359 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 18.406     ;
+---------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'sdClock'                                                                                                                                                  ;
+--------+-----------------------------------------+-------------------------------------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                         ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-------------------------------------------------+------------------+-------------+--------------+------------+------------+
; -7.740 ; sd_controller:sd1|host_read_flag        ; sd_controller:sd1|bit_counter[1]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.193     ; 5.087      ;
; -7.740 ; sd_controller:sd1|host_read_flag        ; sd_controller:sd1|bit_counter[3]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.193     ; 5.087      ;
; -7.671 ; sd_controller:sd1|host_read_flag        ; sd_controller:sd1|bit_counter[2]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.193     ; 5.018      ;
; -7.671 ; sd_controller:sd1|host_read_flag        ; sd_controller:sd1|bit_counter[0]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.193     ; 5.018      ;
; -7.592 ; sd_controller:sd1|host_read_flag        ; sd_controller:sd1|return_state.cmd55            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.209     ; 4.923      ;
; -7.592 ; sd_controller:sd1|host_read_flag        ; sd_controller:sd1|return_state.poll_cmd         ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.209     ; 4.923      ;
; -7.590 ; sd_controller:sd1|host_read_flag        ; sd_controller:sd1|return_state.cmd41            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.209     ; 4.921      ;
; -7.589 ; sd_controller:sd1|host_read_flag        ; sd_controller:sd1|return_state.write_block_init ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.209     ; 4.920      ;
; -7.587 ; sd_controller:sd1|host_read_flag        ; sd_controller:sd1|return_state.read_block_wait  ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.209     ; 4.918      ;
; -7.470 ; sd_controller:sd1|host_read_flag        ; sd_controller:sd1|byte_counter[9]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.190     ; 4.820      ;
; -7.429 ; sd_controller:sd1|host_read_flag        ; sd_controller:sd1|bit_counter[4]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.193     ; 4.776      ;
; -7.429 ; sd_controller:sd1|host_read_flag        ; sd_controller:sd1|bit_counter[5]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.193     ; 4.776      ;
; -7.429 ; sd_controller:sd1|host_read_flag        ; sd_controller:sd1|bit_counter[6]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.193     ; 4.776      ;
; -7.429 ; sd_controller:sd1|host_read_flag        ; sd_controller:sd1|bit_counter[7]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.193     ; 4.776      ;
; -7.377 ; sd_controller:sd1|host_write_flag       ; sd_controller:sd1|bit_counter[1]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.672     ; 4.245      ;
; -7.377 ; sd_controller:sd1|host_write_flag       ; sd_controller:sd1|bit_counter[3]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.672     ; 4.245      ;
; -7.323 ; sd_controller:sd1|state.read_block_data ; sd_controller:sd1|return_state.cmd55            ; sdClock          ; sdClock     ; 1.000        ; -0.021     ; 8.342      ;
; -7.323 ; sd_controller:sd1|state.read_block_data ; sd_controller:sd1|return_state.poll_cmd         ; sdClock          ; sdClock     ; 1.000        ; -0.021     ; 8.342      ;
; -7.321 ; sd_controller:sd1|state.read_block_data ; sd_controller:sd1|return_state.cmd41            ; sdClock          ; sdClock     ; 1.000        ; -0.021     ; 8.340      ;
; -7.320 ; sd_controller:sd1|state.read_block_data ; sd_controller:sd1|return_state.write_block_init ; sdClock          ; sdClock     ; 1.000        ; -0.021     ; 8.339      ;
; -7.318 ; sd_controller:sd1|state.read_block_data ; sd_controller:sd1|return_state.read_block_wait  ; sdClock          ; sdClock     ; 1.000        ; -0.021     ; 8.337      ;
; -7.263 ; sd_controller:sd1|host_read_flag        ; sd_controller:sd1|byte_counter[0]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.190     ; 4.613      ;
; -7.263 ; sd_controller:sd1|host_read_flag        ; sd_controller:sd1|byte_counter[1]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.190     ; 4.613      ;
; -7.263 ; sd_controller:sd1|host_read_flag        ; sd_controller:sd1|byte_counter[2]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.190     ; 4.613      ;
; -7.263 ; sd_controller:sd1|host_read_flag        ; sd_controller:sd1|byte_counter[3]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.190     ; 4.613      ;
; -7.263 ; sd_controller:sd1|host_read_flag        ; sd_controller:sd1|byte_counter[4]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.190     ; 4.613      ;
; -7.263 ; sd_controller:sd1|host_read_flag        ; sd_controller:sd1|byte_counter[5]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.190     ; 4.613      ;
; -7.263 ; sd_controller:sd1|host_read_flag        ; sd_controller:sd1|byte_counter[6]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.190     ; 4.613      ;
; -7.263 ; sd_controller:sd1|host_read_flag        ; sd_controller:sd1|byte_counter[7]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.190     ; 4.613      ;
; -7.263 ; sd_controller:sd1|host_read_flag        ; sd_controller:sd1|byte_counter[8]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.190     ; 4.613      ;
; -7.155 ; sd_controller:sd1|host_write_flag       ; sd_controller:sd1|bit_counter[2]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.672     ; 4.023      ;
; -7.155 ; sd_controller:sd1|host_write_flag       ; sd_controller:sd1|bit_counter[0]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.672     ; 4.023      ;
; -7.148 ; sd_controller:sd1|state.cmd55           ; sd_controller:sd1|return_state.cmd55            ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 8.188      ;
; -7.148 ; sd_controller:sd1|state.cmd55           ; sd_controller:sd1|return_state.poll_cmd         ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 8.188      ;
; -7.146 ; sd_controller:sd1|state.cmd55           ; sd_controller:sd1|return_state.cmd41            ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 8.186      ;
; -7.145 ; sd_controller:sd1|state.cmd55           ; sd_controller:sd1|return_state.write_block_init ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 8.185      ;
; -7.144 ; sd_controller:sd1|host_write_flag       ; sd_controller:sd1|byte_counter[9]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.669     ; 4.015      ;
; -7.143 ; sd_controller:sd1|state.cmd55           ; sd_controller:sd1|return_state.read_block_wait  ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 8.183      ;
; -7.091 ; sd_controller:sd1|byte_counter[7]       ; sd_controller:sd1|bit_counter[1]                ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 8.128      ;
; -7.091 ; sd_controller:sd1|byte_counter[7]       ; sd_controller:sd1|bit_counter[3]                ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 8.128      ;
; -7.070 ; sd_controller:sd1|byte_counter[8]       ; sd_controller:sd1|bit_counter[1]                ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 8.107      ;
; -7.070 ; sd_controller:sd1|byte_counter[8]       ; sd_controller:sd1|bit_counter[3]                ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 8.107      ;
; -7.066 ; sd_controller:sd1|host_write_flag       ; sd_controller:sd1|bit_counter[4]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.672     ; 3.934      ;
; -7.066 ; sd_controller:sd1|host_write_flag       ; sd_controller:sd1|bit_counter[5]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.672     ; 3.934      ;
; -7.066 ; sd_controller:sd1|host_write_flag       ; sd_controller:sd1|bit_counter[6]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.672     ; 3.934      ;
; -7.066 ; sd_controller:sd1|host_write_flag       ; sd_controller:sd1|bit_counter[7]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.672     ; 3.934      ;
; -7.047 ; sd_controller:sd1|state.read_block_cmd  ; sd_controller:sd1|return_state.cmd55            ; sdClock          ; sdClock     ; 1.000        ; 0.006      ; 8.093      ;
; -7.047 ; sd_controller:sd1|state.read_block_cmd  ; sd_controller:sd1|return_state.poll_cmd         ; sdClock          ; sdClock     ; 1.000        ; 0.006      ; 8.093      ;
; -7.045 ; sd_controller:sd1|state.read_block_cmd  ; sd_controller:sd1|return_state.cmd41            ; sdClock          ; sdClock     ; 1.000        ; 0.006      ; 8.091      ;
; -7.044 ; sd_controller:sd1|state.read_block_cmd  ; sd_controller:sd1|return_state.write_block_init ; sdClock          ; sdClock     ; 1.000        ; 0.006      ; 8.090      ;
; -7.042 ; sd_controller:sd1|state.read_block_cmd  ; sd_controller:sd1|return_state.read_block_wait  ; sdClock          ; sdClock     ; 1.000        ; 0.006      ; 8.088      ;
; -7.040 ; sd_controller:sd1|host_write_flag       ; sd_controller:sd1|data_sig[1]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.667     ; 3.913      ;
; -7.040 ; sd_controller:sd1|host_write_flag       ; sd_controller:sd1|data_sig[2]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.667     ; 3.913      ;
; -7.040 ; sd_controller:sd1|host_write_flag       ; sd_controller:sd1|data_sig[3]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.667     ; 3.913      ;
; -7.040 ; sd_controller:sd1|host_write_flag       ; sd_controller:sd1|data_sig[4]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.667     ; 3.913      ;
; -7.040 ; sd_controller:sd1|host_write_flag       ; sd_controller:sd1|data_sig[5]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.667     ; 3.913      ;
; -7.040 ; sd_controller:sd1|host_write_flag       ; sd_controller:sd1|data_sig[6]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.667     ; 3.913      ;
; -7.040 ; sd_controller:sd1|host_write_flag       ; sd_controller:sd1|data_sig[7]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.667     ; 3.913      ;
; -7.022 ; sd_controller:sd1|byte_counter[7]       ; sd_controller:sd1|bit_counter[2]                ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 8.059      ;
; -7.022 ; sd_controller:sd1|byte_counter[7]       ; sd_controller:sd1|bit_counter[0]                ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 8.059      ;
; -7.001 ; sd_controller:sd1|byte_counter[8]       ; sd_controller:sd1|bit_counter[2]                ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 8.038      ;
; -7.001 ; sd_controller:sd1|byte_counter[8]       ; sd_controller:sd1|bit_counter[0]                ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 8.038      ;
; -6.990 ; sd_controller:sd1|bit_counter[5]        ; sd_controller:sd1|cmd_out[25]                   ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 8.027      ;
; -6.990 ; sd_controller:sd1|bit_counter[5]        ; sd_controller:sd1|cmd_out[26]                   ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 8.027      ;
; -6.990 ; sd_controller:sd1|bit_counter[5]        ; sd_controller:sd1|cmd_out[27]                   ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 8.027      ;
; -6.990 ; sd_controller:sd1|bit_counter[5]        ; sd_controller:sd1|cmd_out[28]                   ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 8.027      ;
; -6.990 ; sd_controller:sd1|bit_counter[5]        ; sd_controller:sd1|cmd_out[29]                   ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 8.027      ;
; -6.990 ; sd_controller:sd1|bit_counter[5]        ; sd_controller:sd1|cmd_out[30]                   ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 8.027      ;
; -6.990 ; sd_controller:sd1|bit_counter[5]        ; sd_controller:sd1|cmd_out[31]                   ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 8.027      ;
; -6.990 ; sd_controller:sd1|bit_counter[5]        ; sd_controller:sd1|cmd_out[32]                   ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 8.027      ;
; -6.990 ; sd_controller:sd1|bit_counter[5]        ; sd_controller:sd1|cmd_out[33]                   ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 8.027      ;
; -6.990 ; sd_controller:sd1|bit_counter[5]        ; sd_controller:sd1|cmd_out[34]                   ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 8.027      ;
; -6.990 ; sd_controller:sd1|bit_counter[5]        ; sd_controller:sd1|cmd_out[35]                   ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 8.027      ;
; -6.990 ; sd_controller:sd1|bit_counter[5]        ; sd_controller:sd1|cmd_out[36]                   ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 8.027      ;
; -6.990 ; sd_controller:sd1|bit_counter[5]        ; sd_controller:sd1|cmd_out[37]                   ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 8.027      ;
; -6.990 ; sd_controller:sd1|bit_counter[5]        ; sd_controller:sd1|cmd_out[38]                   ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 8.027      ;
; -6.990 ; sd_controller:sd1|bit_counter[5]        ; sd_controller:sd1|cmd_out[39]                   ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 8.027      ;
; -6.986 ; sd_controller:sd1|host_read_flag        ; sd_controller:sd1|return_state.rst              ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.188     ; 4.338      ;
; -6.986 ; sd_controller:sd1|host_read_flag        ; sd_controller:sd1|return_state.write_block_wait ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.188     ; 4.338      ;
; -6.986 ; sd_controller:sd1|host_read_flag        ; sd_controller:sd1|return_state.read_block_data  ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.188     ; 4.338      ;
; -6.986 ; sd_controller:sd1|host_read_flag        ; sd_controller:sd1|return_state.idle             ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.188     ; 4.338      ;
; -6.964 ; sd_controller:sd1|state.cmd41           ; sd_controller:sd1|return_state.cmd55            ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 8.004      ;
; -6.964 ; sd_controller:sd1|state.cmd41           ; sd_controller:sd1|return_state.poll_cmd         ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 8.004      ;
; -6.964 ; sd_controller:sd1|bit_counter[6]        ; sd_controller:sd1|cmd_out[25]                   ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 8.001      ;
; -6.964 ; sd_controller:sd1|bit_counter[6]        ; sd_controller:sd1|cmd_out[26]                   ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 8.001      ;
; -6.964 ; sd_controller:sd1|bit_counter[6]        ; sd_controller:sd1|cmd_out[27]                   ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 8.001      ;
; -6.964 ; sd_controller:sd1|bit_counter[6]        ; sd_controller:sd1|cmd_out[28]                   ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 8.001      ;
; -6.964 ; sd_controller:sd1|bit_counter[6]        ; sd_controller:sd1|cmd_out[29]                   ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 8.001      ;
; -6.964 ; sd_controller:sd1|bit_counter[6]        ; sd_controller:sd1|cmd_out[30]                   ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 8.001      ;
; -6.964 ; sd_controller:sd1|bit_counter[6]        ; sd_controller:sd1|cmd_out[31]                   ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 8.001      ;
; -6.964 ; sd_controller:sd1|bit_counter[6]        ; sd_controller:sd1|cmd_out[32]                   ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 8.001      ;
; -6.964 ; sd_controller:sd1|bit_counter[6]        ; sd_controller:sd1|cmd_out[33]                   ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 8.001      ;
; -6.964 ; sd_controller:sd1|bit_counter[6]        ; sd_controller:sd1|cmd_out[34]                   ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 8.001      ;
; -6.964 ; sd_controller:sd1|bit_counter[6]        ; sd_controller:sd1|cmd_out[35]                   ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 8.001      ;
; -6.964 ; sd_controller:sd1|bit_counter[6]        ; sd_controller:sd1|cmd_out[36]                   ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 8.001      ;
; -6.964 ; sd_controller:sd1|bit_counter[6]        ; sd_controller:sd1|cmd_out[37]                   ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 8.001      ;
; -6.964 ; sd_controller:sd1|bit_counter[6]        ; sd_controller:sd1|cmd_out[38]                   ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 8.001      ;
; -6.964 ; sd_controller:sd1|bit_counter[6]        ; sd_controller:sd1|cmd_out[39]                   ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 8.001      ;
; -6.962 ; sd_controller:sd1|state.cmd41           ; sd_controller:sd1|return_state.cmd41            ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 8.002      ;
; -6.961 ; sd_controller:sd1|state.cmd41           ; sd_controller:sd1|return_state.write_block_init ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 8.001      ;
+--------+-----------------------------------------+-------------------------------------------------+------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'T80s:cpu1|IORQ_n'                                                                                                                                    ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+
; -7.500 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -3.336     ; 5.204      ;
; -7.401 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[6]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -3.336     ; 5.105      ;
; -7.218 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[6]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -3.275     ; 4.983      ;
; -7.105 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -3.345     ; 4.800      ;
; -7.090 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -3.284     ; 4.846      ;
; -7.072 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -3.318     ; 4.794      ;
; -6.992 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -3.397     ; 4.635      ;
; -6.975 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[5]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -3.336     ; 4.679      ;
; -6.902 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[5]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -3.275     ; 4.667      ;
; -6.895 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[4]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -3.336     ; 4.599      ;
; -6.850 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[3]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -3.336     ; 4.554      ;
; -6.840 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[2]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -3.336     ; 4.544      ;
; -6.837 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[4]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -3.275     ; 4.602      ;
; -6.831 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[2]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -3.275     ; 4.596      ;
; -6.781 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[3]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -3.275     ; 4.546      ;
; -6.704 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -3.336     ; 4.408      ;
; -6.616 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -3.379     ; 4.277      ;
; -6.543 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.968     ; 6.615      ;
; -6.464 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -3.275     ; 4.229      ;
; -6.464 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -3.275     ; 4.229      ;
; -6.398 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.963     ; 6.475      ;
; -6.335 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.957     ; 6.418      ;
; -6.313 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -3.379     ; 3.974      ;
; -6.281 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.957     ; 6.364      ;
; -6.248 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -3.397     ; 3.891      ;
; -6.189 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.968     ; 6.261      ;
; -6.127 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.963     ; 6.204      ;
; -6.094 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[3]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.957     ; 6.177      ;
; -6.070 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[5]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.963     ; 6.147      ;
; -6.035 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[3]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.957     ; 6.118      ;
; -6.032 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[5]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.963     ; 6.109      ;
; -6.008 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -3.336     ; 3.712      ;
; -6.008 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -3.336     ; 3.712      ;
; -5.971 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -3.397     ; 3.614      ;
; -5.777 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[6]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.968     ; 5.849      ;
; -5.742 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[2]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.957     ; 5.825      ;
; -5.719 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[2]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.957     ; 5.802      ;
; -5.684 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[6]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.968     ; 5.756      ;
; -5.598 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[4]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.963     ; 5.675      ;
; -5.439 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -3.397     ; 3.082      ;
; -5.377 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[4]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.963     ; 5.454      ;
; -5.246 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -3.345     ; 2.941      ;
; -5.196 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.955     ; 5.281      ;
; -5.196 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.955     ; 5.281      ;
; -5.196 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.955     ; 5.281      ;
; -5.196 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.955     ; 5.281      ;
; -5.196 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.955     ; 5.281      ;
; -5.196 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.955     ; 5.281      ;
; -5.181 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.968     ; 5.253      ;
; -5.063 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.955     ; 5.148      ;
; -5.063 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.955     ; 5.148      ;
; -5.063 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.955     ; 5.148      ;
; -5.063 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.955     ; 5.148      ;
; -5.063 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.955     ; 5.148      ;
; -5.063 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.955     ; 5.148      ;
; -4.944 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.955     ; 5.029      ;
; -4.944 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.955     ; 5.029      ;
; -4.944 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.955     ; 5.029      ;
; -4.944 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.955     ; 5.029      ;
; -4.944 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.955     ; 5.029      ;
; -4.944 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.955     ; 5.029      ;
; -4.904 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.955     ; 4.989      ;
; -4.904 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.955     ; 4.989      ;
; -4.904 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.955     ; 4.989      ;
; -4.904 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.955     ; 4.989      ;
; -4.904 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.955     ; 4.989      ;
; -4.904 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.955     ; 4.989      ;
; -4.889 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.968     ; 4.961      ;
; -4.809 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.963     ; 4.886      ;
; -4.785 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.955     ; 4.870      ;
; -4.785 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.955     ; 4.870      ;
; -4.785 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.955     ; 4.870      ;
; -4.785 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.955     ; 4.870      ;
; -4.785 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.955     ; 4.870      ;
; -4.785 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.955     ; 4.870      ;
; -4.767 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -2.465     ; 2.842      ;
; -4.651 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.955     ; 4.736      ;
; -4.651 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.955     ; 4.736      ;
; -4.651 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.955     ; 4.736      ;
; -4.651 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.955     ; 4.736      ;
; -4.651 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.955     ; 4.736      ;
; -4.651 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.955     ; 4.736      ;
; -4.580 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[5]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.963     ; 4.657      ;
; -4.524 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.968     ; 4.596      ;
; -4.517 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.963     ; 4.594      ;
; -4.440 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -2.431     ; 2.549      ;
; -4.390 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.968     ; 4.462      ;
; -4.303 ; SBCTextDisplayRGB:io2|controlReg[5]    ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -2.465     ; 2.378      ;
; -4.152 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.963     ; 4.229      ;
; -4.150 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -3.336     ; 1.854      ;
; -4.150 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -3.336     ; 1.854      ;
; -4.115 ; SBCTextDisplayRGB:io2|controlReg[7]    ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -2.474     ; 2.181      ;
; -4.065 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.957     ; 4.148      ;
; -4.063 ; SBCTextDisplayRGB:io2|controlReg[6]    ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -2.465     ; 2.138      ;
; -4.031 ; bufferedUART:io1|txByteWritten         ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -0.748     ; 3.823      ;
; -4.018 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.963     ; 4.095      ;
; -4.017 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.797     ; 3.260      ;
; -3.917 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[6]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.968     ; 3.989      ;
; -3.880 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[6]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -3.336     ; 1.584      ;
; -3.878 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[3]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -3.336     ; 1.582      ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'serialClkCount[15]'                                                                                                       ;
+--------+------------------------+-------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                       ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-------------------------------+--------------+--------------------+--------------+------------+------------+
; -6.657 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~94  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.862      ; 8.059      ;
; -6.657 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~95  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.862      ; 8.059      ;
; -6.645 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBuffer[6]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.475     ; 5.710      ;
; -6.645 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBuffer[5]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.475     ; 5.710      ;
; -6.645 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBuffer[4]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.475     ; 5.710      ;
; -6.645 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBuffer[3]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.475     ; 5.710      ;
; -6.645 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBuffer[2]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.475     ; 5.710      ;
; -6.645 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBuffer[1]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.475     ; 5.710      ;
; -6.645 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBuffer[0]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.475     ; 5.710      ;
; -6.569 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~109 ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.864      ; 7.973      ;
; -6.569 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~111 ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.864      ; 7.973      ;
; -6.551 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~43  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.858      ; 7.949      ;
; -6.551 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~42  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.858      ; 7.949      ;
; -6.551 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~38  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.858      ; 7.949      ;
; -6.551 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~37  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.858      ; 7.949      ;
; -6.551 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~41  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.858      ; 7.949      ;
; -6.551 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~39  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.858      ; 7.949      ;
; -6.551 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~44  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.858      ; 7.949      ;
; -6.551 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~40  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.858      ; 7.949      ;
; -6.517 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~50  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.865      ; 7.922      ;
; -6.517 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~46  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.865      ; 7.922      ;
; -6.517 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~52  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.865      ; 7.922      ;
; -6.517 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~48  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.865      ; 7.922      ;
; -6.507 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBuffer~94  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.268      ; 8.315      ;
; -6.507 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBuffer~95  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.268      ; 8.315      ;
; -6.498 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~28  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.858      ; 7.896      ;
; -6.490 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~94  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.458     ; 5.572      ;
; -6.490 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~95  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.458     ; 5.572      ;
; -6.435 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~83  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.861      ; 7.836      ;
; -6.435 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~107 ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.861      ; 7.836      ;
; -6.435 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~82  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.861      ; 7.836      ;
; -6.435 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~106 ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.861      ; 7.836      ;
; -6.435 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~78  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.861      ; 7.836      ;
; -6.435 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~102 ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.861      ; 7.836      ;
; -6.435 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~77  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.861      ; 7.836      ;
; -6.435 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~101 ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.861      ; 7.836      ;
; -6.435 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~81  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.861      ; 7.836      ;
; -6.435 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~105 ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.861      ; 7.836      ;
; -6.435 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~79  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.861      ; 7.836      ;
; -6.435 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~103 ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.861      ; 7.836      ;
; -6.435 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~108 ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.861      ; 7.836      ;
; -6.435 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~84  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.861      ; 7.836      ;
; -6.435 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~80  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.861      ; 7.836      ;
; -6.435 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~104 ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.861      ; 7.836      ;
; -6.425 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxBuffer~94  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.500      ; 7.465      ;
; -6.425 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxBuffer~95  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.500      ; 7.465      ;
; -6.419 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBuffer~109 ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.270      ; 8.229      ;
; -6.419 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBuffer~111 ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.270      ; 8.229      ;
; -6.415 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~67  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.862      ; 7.817      ;
; -6.415 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~66  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.862      ; 7.817      ;
; -6.415 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~62  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.862      ; 7.817      ;
; -6.415 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~61  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.862      ; 7.817      ;
; -6.415 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~65  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.862      ; 7.817      ;
; -6.415 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~63  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.862      ; 7.817      ;
; -6.415 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~68  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.862      ; 7.817      ;
; -6.415 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~64  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.862      ; 7.817      ;
; -6.404 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~139 ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.864      ; 7.808      ;
; -6.404 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~138 ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.864      ; 7.808      ;
; -6.404 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~134 ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.864      ; 7.808      ;
; -6.404 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~133 ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.864      ; 7.808      ;
; -6.404 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~137 ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.864      ; 7.808      ;
; -6.404 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~135 ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.864      ; 7.808      ;
; -6.404 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~140 ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.864      ; 7.808      ;
; -6.404 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~136 ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.864      ; 7.808      ;
; -6.402 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~109 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.456     ; 5.486      ;
; -6.402 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~111 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.456     ; 5.486      ;
; -6.401 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBuffer~43  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.264      ; 8.205      ;
; -6.401 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBuffer~42  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.264      ; 8.205      ;
; -6.401 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBuffer~38  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.264      ; 8.205      ;
; -6.401 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBuffer~37  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.264      ; 8.205      ;
; -6.401 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBuffer~41  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.264      ; 8.205      ;
; -6.401 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBuffer~39  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.264      ; 8.205      ;
; -6.401 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBuffer~44  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.264      ; 8.205      ;
; -6.401 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBuffer~40  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.264      ; 8.205      ;
; -6.395 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~75  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.862      ; 7.797      ;
; -6.395 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~74  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.862      ; 7.797      ;
; -6.395 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~70  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.862      ; 7.797      ;
; -6.395 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~69  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.862      ; 7.797      ;
; -6.395 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~73  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.862      ; 7.797      ;
; -6.395 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~71  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.862      ; 7.797      ;
; -6.395 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~76  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.862      ; 7.797      ;
; -6.395 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~72  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.862      ; 7.797      ;
; -6.390 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~131 ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.862      ; 7.792      ;
; -6.390 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~130 ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.862      ; 7.792      ;
; -6.390 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~126 ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.862      ; 7.792      ;
; -6.390 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~125 ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.862      ; 7.792      ;
; -6.390 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~129 ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.862      ; 7.792      ;
; -6.390 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~127 ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.862      ; 7.792      ;
; -6.390 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~132 ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.862      ; 7.792      ;
; -6.390 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~128 ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.862      ; 7.792      ;
; -6.384 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~43  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.462     ; 5.462      ;
; -6.384 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~42  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.462     ; 5.462      ;
; -6.384 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~38  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.462     ; 5.462      ;
; -6.384 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~37  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.462     ; 5.462      ;
; -6.384 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~41  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.462     ; 5.462      ;
; -6.384 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~39  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.462     ; 5.462      ;
; -6.384 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~44  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.462     ; 5.462      ;
; -6.384 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~40  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.462     ; 5.462      ;
; -6.367 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBuffer~50  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.271      ; 8.178      ;
; -6.367 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBuffer~46  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.271      ; 8.178      ;
+--------+------------------------+-------------------------------+--------------+--------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'T80s:cpu1|IORQ_n'                                                                                                                                       ;
+--------+----------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock       ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+
; -3.680 ; SBCTextDisplayRGB:io2|kbBuffer~64      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 5.470      ; 1.596      ;
; -3.594 ; SBCTextDisplayRGB:io2|kbBuffer~65      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 5.470      ; 1.682      ;
; -3.466 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteWritten  ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.562      ; 1.402      ;
; -3.429 ; SBCTextDisplayRGB:io2|kbBuffer~63      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 5.470      ; 1.847      ;
; -3.285 ; SBCTextDisplayRGB:io2|kbBuffer~62      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 5.470      ; 1.991      ;
; -3.258 ; SBCTextDisplayRGB:io2|kbInPointer[2]   ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 5.469      ; 2.017      ;
; -3.258 ; SBCTextDisplayRGB:io2|kbInPointer[2]   ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 5.469      ; 2.017      ;
; -3.247 ; SBCTextDisplayRGB:io2|kbBuffer~35      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 5.466      ; 2.025      ;
; -3.229 ; SBCTextDisplayRGB:io2|kbBuffer~33      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 5.457      ; 2.034      ;
; -3.165 ; SBCTextDisplayRGB:io2|kbBuffer~47      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 5.455      ; 2.096      ;
; -3.082 ; SBCTextDisplayRGB:io2|kbBuffer~37      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 5.466      ; 2.190      ;
; -3.079 ; SBCTextDisplayRGB:io2|kbBuffer~34      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 5.466      ; 2.193      ;
; -3.051 ; SBCTextDisplayRGB:io2|kbBuffer~29      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 5.464      ; 2.219      ;
; -3.049 ; SBCTextDisplayRGB:io2|kbBuffer~52      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 5.464      ; 2.221      ;
; -3.033 ; SBCTextDisplayRGB:io2|kbBuffer~58      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 5.470      ; 2.243      ;
; -2.850 ; SBCTextDisplayRGB:io2|kbBuffer~56      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 5.470      ; 2.426      ;
; -2.837 ; SBCTextDisplayRGB:io2|kbBuffer~31      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 5.462      ; 2.431      ;
; -2.837 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 3.336      ; 0.805      ;
; -2.837 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 3.336      ; 0.805      ;
; -2.837 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 3.336      ; 0.805      ;
; -2.824 ; SBCTextDisplayRGB:io2|kbBuffer~60      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 5.409      ; 2.391      ;
; -2.799 ; SBCTextDisplayRGB:io2|kbBuffer~43      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 5.469      ; 2.476      ;
; -2.710 ; SBCTextDisplayRGB:io2|kbBuffer~28      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 5.464      ; 2.560      ;
; -2.628 ; SBCTextDisplayRGB:io2|kbBuffer~32      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 5.405      ; 2.583      ;
; -2.621 ; bufferedUART:io1|txByteSent            ; bufferedUART:io1|txByteWritten         ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.000        ; 3.391      ; 1.076      ;
; -2.508 ; SBCTextDisplayRGB:io2|kbBuffer~30      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 5.464      ; 2.762      ;
; -2.479 ; SBCTextDisplayRGB:io2|kbBuffer~44      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 5.469      ; 2.796      ;
; -2.415 ; SBCTextDisplayRGB:io2|kbBuffer~41      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 5.469      ; 2.860      ;
; -2.359 ; SBCTextDisplayRGB:io2|kbBuffer~12      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 5.460      ; 2.907      ;
; -2.305 ; SBCTextDisplayRGB:io2|kbInPointer[1]   ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 5.469      ; 2.970      ;
; -2.305 ; SBCTextDisplayRGB:io2|kbInPointer[1]   ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 5.469      ; 2.970      ;
; -2.300 ; SBCTextDisplayRGB:io2|kbBuffer~42      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 5.469      ; 2.975      ;
; -2.299 ; SBCTextDisplayRGB:io2|kbBuffer~50      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 5.464      ; 2.971      ;
; -2.258 ; SBCTextDisplayRGB:io2|kbBuffer~51      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 5.464      ; 3.012      ;
; -2.251 ; SBCTextDisplayRGB:io2|kbBuffer~57      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 5.470      ; 3.025      ;
; -2.211 ; SBCTextDisplayRGB:io2|kbBuffer~21      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 5.466      ; 3.061      ;
; -2.196 ; SBCTextDisplayRGB:io2|kbBuffer~13      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 5.469      ; 3.079      ;
; -2.158 ; SBCTextDisplayRGB:io2|kbBuffer~22      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 5.466      ; 3.114      ;
; -2.119 ; SBCTextDisplayRGB:io2|kbBuffer~36      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 5.466      ; 3.153      ;
; -2.098 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[5]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 3.336      ; 1.544      ;
; -2.091 ; SBCTextDisplayRGB:io2|kbBuffer~23      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 5.466      ; 3.181      ;
; -2.090 ; SBCTextDisplayRGB:io2|kbBuffer~49      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 5.464      ; 3.180      ;
; -2.089 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[4]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 3.336      ; 1.553      ;
; -2.089 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[2]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 3.336      ; 1.553      ;
; -2.068 ; SBCTextDisplayRGB:io2|kbBuffer~18      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 5.405      ; 3.143      ;
; -2.065 ; SBCTextDisplayRGB:io2|kbInPointer[1]   ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 5.408      ; 3.149      ;
; -2.065 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[3] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.548      ; 2.789      ;
; -2.065 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[0] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.548      ; 2.789      ;
; -2.065 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[2] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.548      ; 2.789      ;
; -2.065 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[5] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.548      ; 2.789      ;
; -2.065 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[7] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.548      ; 2.789      ;
; -2.065 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[4] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.548      ; 2.789      ;
; -2.065 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[6] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.548      ; 2.789      ;
; -2.060 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[3]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 3.336      ; 1.582      ;
; -2.058 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[6]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 3.336      ; 1.584      ;
; -2.012 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 5.467      ; 3.261      ;
; -1.949 ; SBCTextDisplayRGB:io2|kbBuffer~17      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 5.459      ; 3.316      ;
; -1.943 ; SBCTextDisplayRGB:io2|kbBuffer~48      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 5.464      ; 3.327      ;
; -1.934 ; SBCTextDisplayRGB:io2|kbBuffer~40      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 5.460      ; 3.332      ;
; -1.933 ; sd_controller:sd1|sd_read_flag         ; sd_controller:sd1|host_read_flag       ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.200      ; 1.073      ;
; -1.929 ; SBCTextDisplayRGB:io2|kbInPointer[2]   ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 5.408      ; 3.285      ;
; -1.923 ; SBCTextDisplayRGB:io2|kbBuffer~46      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 5.403      ; 3.286      ;
; -1.914 ; sd_controller:sd1|sd_write_flag        ; sd_controller:sd1|host_write_flag      ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.669      ; 1.561      ;
; -1.886 ; SBCTextDisplayRGB:io2|kbInPointer[0]   ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 5.469      ; 3.389      ;
; -1.886 ; SBCTextDisplayRGB:io2|kbInPointer[0]   ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 5.469      ; 3.389      ;
; -1.877 ; SBCTextDisplayRGB:io2|kbInPointer[2]   ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 5.408      ; 3.337      ;
; -1.868 ; SBCTextDisplayRGB:io2|kbBuffer~55      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 5.470      ; 3.408      ;
; -1.844 ; SBCTextDisplayRGB:io2|kbBuffer~53      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 5.409      ; 3.371      ;
; -1.806 ; SBCTextDisplayRGB:io2|kbBuffer~45      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 5.469      ; 3.469      ;
; -1.799 ; SBCTextDisplayRGB:io2|kbBuffer~61      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 5.461      ; 3.468      ;
; -1.797 ; SBCTextDisplayRGB:io2|kbBuffer~19      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 5.457      ; 3.466      ;
; -1.796 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 3.336      ; 1.846      ;
; -1.788 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 3.336      ; 1.854      ;
; -1.772 ; SBCTextDisplayRGB:io2|kbInPointer[1]   ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 5.408      ; 3.442      ;
; -1.727 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dataOut[7]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 5.433      ; 3.512      ;
; -1.697 ; SBCTextDisplayRGB:io2|kbInPointer[1]   ; SBCTextDisplayRGB:io2|dataOut[7]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 5.426      ; 3.535      ;
; -1.680 ; SBCTextDisplayRGB:io2|kbBuffer~66      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 5.470      ; 3.596      ;
; -1.668 ; SBCTextDisplayRGB:io2|kbBuffer~14      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 5.469      ; 3.607      ;
; -1.661 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[1] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.549      ; 3.194      ;
; -1.646 ; SBCTextDisplayRGB:io2|kbInPointer[0]   ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 5.408      ; 3.568      ;
; -1.634 ; SBCTextDisplayRGB:io2|kbBuffer~20      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 5.466      ; 3.638      ;
; -1.632 ; SBCTextDisplayRGB:io2|kbBuffer~25      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 5.403      ; 3.577      ;
; -1.598 ; SBCTextDisplayRGB:io2|kbBuffer~15      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 5.469      ; 3.677      ;
; -1.544 ; SBCTextDisplayRGB:io2|kbBuffer~16      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 5.469      ; 3.731      ;
; -1.535 ; SBCTextDisplayRGB:io2|kbInPointer[2]   ; SBCTextDisplayRGB:io2|dataOut[7]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 5.426      ; 3.697      ;
; -1.472 ; SBCTextDisplayRGB:io2|kbBuffer~26      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 5.453      ; 3.787      ;
; -1.418 ; SBCTextDisplayRGB:io2|kbBuffer~38      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 5.466      ; 3.854      ;
; -1.398 ; SBCTextDisplayRGB:io2|kbBuffer~54      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 5.461      ; 3.869      ;
; -1.372 ; SBCTextDisplayRGB:io2|kbBuffer~39      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 5.408      ; 3.842      ;
; -1.353 ; SBCTextDisplayRGB:io2|kbInPointer[0]   ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 5.408      ; 3.861      ;
; -1.324 ; bufferedUART:io1|rxBuffer~127          ; bufferedUART:io1|dataOut[2]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.594      ; 2.076      ;
; -1.278 ; SBCTextDisplayRGB:io2|kbInPointer[0]   ; SBCTextDisplayRGB:io2|dataOut[7]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 5.426      ; 3.954      ;
; -1.259 ; SBCTextDisplayRGB:io2|kbBuffer~59      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 5.470      ; 4.017      ;
; -1.180 ; SBCTextDisplayRGB:io2|kbBuffer~11      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 5.408      ; 4.034      ;
; -1.161 ; bufferedUART:io1|rxBuffer~72           ; bufferedUART:io1|dataOut[3]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.594      ; 2.239      ;
; -1.124 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 3.397      ; 2.579      ;
; -1.124 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 3.397      ; 2.579      ;
; -1.095 ; bufferedUART:io1|rxBuffer~75           ; bufferedUART:io1|dataOut[6]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.583      ; 2.294      ;
; -1.043 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 3.275      ; 2.538      ;
; -1.011 ; SBCTextDisplayRGB:io2|kbBuffer~24      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 5.466      ; 4.261      ;
+--------+----------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                                                  ;
+--------+-------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                                                                                                ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; -1.980 ; serialClkCount[15]                        ; serialClkCount[15]                                                                                                     ; serialClkCount[15] ; clk         ; 0.000        ; 2.721      ; 1.351      ;
; -1.480 ; serialClkCount[15]                        ; serialClkCount[15]                                                                                                     ; serialClkCount[15] ; clk         ; -0.500       ; 2.721      ; 1.351      ;
; 0.045  ; T80s:cpu1|T80:u0|A[1]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a3~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 1.482      ; 1.794      ;
; 0.206  ; T80s:cpu1|IORQ_n                          ; OUT_LATCH:latchLED|Q_tmp[0]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 2.755      ; 3.571      ;
; 0.206  ; T80s:cpu1|IORQ_n                          ; OUT_LATCH:latchLED|Q_tmp[1]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 2.755      ; 3.571      ;
; 0.206  ; T80s:cpu1|IORQ_n                          ; OUT_LATCH:latchLED|Q_tmp[2]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 2.755      ; 3.571      ;
; 0.206  ; T80s:cpu1|IORQ_n                          ; OUT_LATCH:latchLED|Q_tmp[3]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 2.755      ; 3.571      ;
; 0.206  ; T80s:cpu1|IORQ_n                          ; OUT_LATCH:latchLED|Q_tmp[4]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 2.755      ; 3.571      ;
; 0.206  ; T80s:cpu1|IORQ_n                          ; OUT_LATCH:latchLED|Q_tmp[5]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 2.755      ; 3.571      ;
; 0.206  ; T80s:cpu1|IORQ_n                          ; OUT_LATCH:latchLED|Q_tmp[6]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 2.755      ; 3.571      ;
; 0.206  ; T80s:cpu1|IORQ_n                          ; OUT_LATCH:latchLED|Q_tmp[7]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 2.755      ; 3.571      ;
; 0.222  ; T80s:cpu1|IORQ_n                          ; OUT_LATCH:latchIO|Q_tmp[0]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 2.755      ; 3.587      ;
; 0.222  ; T80s:cpu1|IORQ_n                          ; OUT_LATCH:latchIO|Q_tmp[1]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 2.755      ; 3.587      ;
; 0.222  ; T80s:cpu1|IORQ_n                          ; OUT_LATCH:latchIO|Q_tmp[2]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 2.755      ; 3.587      ;
; 0.222  ; T80s:cpu1|IORQ_n                          ; OUT_LATCH:latchIO|Q_tmp[3]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 2.755      ; 3.587      ;
; 0.222  ; T80s:cpu1|IORQ_n                          ; OUT_LATCH:latchIO|Q_tmp[4]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 2.755      ; 3.587      ;
; 0.222  ; T80s:cpu1|IORQ_n                          ; OUT_LATCH:latchIO|Q_tmp[5]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 2.755      ; 3.587      ;
; 0.222  ; T80s:cpu1|IORQ_n                          ; OUT_LATCH:latchIO|Q_tmp[6]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 2.755      ; 3.587      ;
; 0.222  ; T80s:cpu1|IORQ_n                          ; OUT_LATCH:latchIO|Q_tmp[7]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 2.755      ; 3.587      ;
; 0.386  ; T80s:cpu1|T80:u0|A[4]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a3~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 1.482      ; 2.135      ;
; 0.433  ; T80s:cpu1|T80:u0|A[5]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 1.485      ; 2.185      ;
; 0.438  ; T80s:cpu1|T80:u0|A[7]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 1.068      ; 1.773      ;
; 0.448  ; T80s:cpu1|T80:u0|A[5]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg5 ; cpuClock           ; clk         ; 0.000        ; 1.479      ; 2.194      ;
; 0.457  ; T80s:cpu1|T80:u0|A[2]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 1.073      ; 1.797      ;
; 0.461  ; T80s:cpu1|T80:u0|A[7]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg7 ; cpuClock           ; clk         ; 0.000        ; 1.073      ; 1.801      ;
; 0.492  ; T80s:cpu1|T80:u0|A[6]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg6 ; cpuClock           ; clk         ; 0.000        ; 1.073      ; 1.832      ;
; 0.499  ; serialClkCount[4]                         ; serialClkCount[4]                                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|vActive             ; SBCTextDisplayRGB:io2|vActive                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|hActive             ; SBCTextDisplayRGB:io2|hActive                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|pixelClockCount[0]  ; SBCTextDisplayRGB:io2|pixelClockCount[0]                                                                               ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[0]     ; SBCTextDisplayRGB:io2|kbWriteTimer[0]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[1]     ; SBCTextDisplayRGB:io2|kbWriteTimer[1]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[2]     ; SBCTextDisplayRGB:io2|kbWriteTimer[2]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[3]     ; SBCTextDisplayRGB:io2|kbWriteTimer[3]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[4]     ; SBCTextDisplayRGB:io2|kbWriteTimer[4]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[5]     ; SBCTextDisplayRGB:io2|kbWriteTimer[5]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[6]     ; SBCTextDisplayRGB:io2|kbWriteTimer[6]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[7]     ; SBCTextDisplayRGB:io2|kbWriteTimer[7]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[8]     ; SBCTextDisplayRGB:io2|kbWriteTimer[8]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[9]     ; SBCTextDisplayRGB:io2|kbWriteTimer[9]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[11]    ; SBCTextDisplayRGB:io2|kbWriteTimer[11]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[12]    ; SBCTextDisplayRGB:io2|kbWriteTimer[12]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[13]    ; SBCTextDisplayRGB:io2|kbWriteTimer[13]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[14]    ; SBCTextDisplayRGB:io2|kbWriteTimer[14]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[15]    ; SBCTextDisplayRGB:io2|kbWriteTimer[15]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[16]    ; SBCTextDisplayRGB:io2|kbWriteTimer[16]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[17]    ; SBCTextDisplayRGB:io2|kbWriteTimer[17]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[18]    ; SBCTextDisplayRGB:io2|kbWriteTimer[18]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[19]    ; SBCTextDisplayRGB:io2|kbWriteTimer[19]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[20]    ; SBCTextDisplayRGB:io2|kbWriteTimer[20]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[21]    ; SBCTextDisplayRGB:io2|kbWriteTimer[21]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[22]    ; SBCTextDisplayRGB:io2|kbWriteTimer[22]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[23]    ; SBCTextDisplayRGB:io2|kbWriteTimer[23]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[24]    ; SBCTextDisplayRGB:io2|kbWriteTimer[24]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[25]    ; SBCTextDisplayRGB:io2|kbWriteTimer[25]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2ClkOut           ; SBCTextDisplayRGB:io2|ps2ClkOut                                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2ClkFiltered      ; SBCTextDisplayRGB:io2|ps2ClkFiltered                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2ClkCount[0]      ; SBCTextDisplayRGB:io2|ps2ClkCount[0]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2ClkCount[1]      ; SBCTextDisplayRGB:io2|ps2ClkCount[1]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2ClkCount[2]      ; SBCTextDisplayRGB:io2|ps2ClkCount[2]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2Shift            ; SBCTextDisplayRGB:io2|ps2Shift                                                                                         ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2Scroll           ; SBCTextDisplayRGB:io2|ps2Scroll                                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2Caps             ; SBCTextDisplayRGB:io2|ps2Caps                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2Num              ; SBCTextDisplayRGB:io2|ps2Num                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2WriteByte2[3]    ; SBCTextDisplayRGB:io2|ps2WriteByte2[3]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWRParity          ; SBCTextDisplayRGB:io2|kbWRParity                                                                                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[10]    ; SBCTextDisplayRGB:io2|kbWriteTimer[10]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2ClkCount[3]      ; SBCTextDisplayRGB:io2|ps2ClkCount[3]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|n_kbWR              ; SBCTextDisplayRGB:io2|n_kbWR                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbInPointer[0]      ; SBCTextDisplayRGB:io2|kbInPointer[0]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbInPointer[1]      ; SBCTextDisplayRGB:io2|kbInPointer[1]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbInPointer[2]      ; SBCTextDisplayRGB:io2|kbInPointer[2]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2Ctrl             ; SBCTextDisplayRGB:io2|ps2Ctrl                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:io1|rxdFiltered              ; bufferedUART:io1|rxdFiltered                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|param4[0]           ; SBCTextDisplayRGB:io2|param4[0]                                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|param3[0]           ; SBCTextDisplayRGB:io2|param3[0]                                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|param2[0]           ; SBCTextDisplayRGB:io2|param2[0]                                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|param1[0]           ; SBCTextDisplayRGB:io2|param1[0]                                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|dispState.dispWrite ; SBCTextDisplayRGB:io2|dispState.dispWrite                                                                              ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|pixelCount[0]       ; SBCTextDisplayRGB:io2|pixelCount[0]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|pixelCount[1]       ; SBCTextDisplayRGB:io2|pixelCount[1]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|pixelCount[2]       ; SBCTextDisplayRGB:io2|pixelCount[2]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|charScanLine[0]     ; SBCTextDisplayRGB:io2|charScanLine[0]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|charScanLine[1]     ; SBCTextDisplayRGB:io2|charScanLine[1]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|charScanLine[2]     ; SBCTextDisplayRGB:io2|charScanLine[2]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|charScanLine[3]     ; SBCTextDisplayRGB:io2|charScanLine[3]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|cursorVert[3]       ; SBCTextDisplayRGB:io2|cursorVert[3]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|cursorVert[2]       ; SBCTextDisplayRGB:io2|cursorVert[2]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|cursorVert[4]       ; SBCTextDisplayRGB:io2|cursorVert[4]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|dispState.idle      ; SBCTextDisplayRGB:io2|dispState.idle                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|paramCount[1]       ; SBCTextDisplayRGB:io2|paramCount[1]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|paramCount[2]       ; SBCTextDisplayRGB:io2|paramCount[2]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|paramCount[0]       ; SBCTextDisplayRGB:io2|paramCount[0]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|dispByteSent        ; SBCTextDisplayRGB:io2|dispByteSent                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|attBold             ; SBCTextDisplayRGB:io2|attBold                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|attInverse          ; SBCTextDisplayRGB:io2|attInverse                                                                                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.505  ; T80s:cpu1|T80:u0|A[3]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 1.015      ; 1.787      ;
; 0.510  ; T80s:cpu1|T80:u0|A[1]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 1.468      ; 2.245      ;
; 0.706  ; T80s:cpu1|IORQ_n                          ; OUT_LATCH:latchLED|Q_tmp[0]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; -0.500       ; 2.755      ; 3.571      ;
; 0.706  ; T80s:cpu1|IORQ_n                          ; OUT_LATCH:latchLED|Q_tmp[1]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; -0.500       ; 2.755      ; 3.571      ;
+--------+-------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'cpuClock'                                                                                                                                  ;
+--------+-------------------------------------------+-------------------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                       ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------+------------------+-------------+--------------+------------+------------+
; -0.113 ; sd_controller:sd1|dout[5]                 ; T80s:cpu1|DI_Reg[5]           ; sdClock          ; cpuClock    ; 0.000        ; 1.790      ; 1.983      ;
; 0.499  ; T80s:cpu1|T80:u0|Alternate                ; T80s:cpu1|T80:u0|Alternate    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; T80s:cpu1|T80:u0|R[7]                     ; T80s:cpu1|T80:u0|R[7]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; T80s:cpu1|T80:u0|IntE_FF2                 ; T80s:cpu1|T80:u0|IntE_FF2     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; T80s:cpu1|T80:u0|BTR_r                    ; T80s:cpu1|T80:u0|BTR_r        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; T80s:cpu1|T80:u0|Halt_FF                  ; T80s:cpu1|T80:u0|Halt_FF      ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; T80s:cpu1|T80:u0|MCycle[0]                ; T80s:cpu1|T80:u0|MCycle[0]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TState[0]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TState[1]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; T80s:cpu1|T80:u0|TState[2]                ; T80s:cpu1|T80:u0|TState[2]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.733  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[5]           ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 4.113      ; 5.456      ;
; 0.747  ; T80s:cpu1|T80:u0|ACC[6]                   ; T80s:cpu1|T80:u0|I[6]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.053      ;
; 0.752  ; T80s:cpu1|T80:u0|ACC[3]                   ; T80s:cpu1|T80:u0|Ap[3]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.058      ;
; 0.752  ; T80s:cpu1|T80:u0|I[5]                     ; T80s:cpu1|T80:u0|A[13]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.058      ;
; 0.753  ; T80s:cpu1|T80:u0|R[6]                     ; T80s:cpu1|T80:u0|R[6]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.059      ;
; 0.754  ; T80s:cpu1|T80:u0|ACC[7]                   ; T80s:cpu1|T80:u0|Ap[7]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.060      ;
; 0.764  ; T80s:cpu1|T80:u0|ACC[5]                   ; T80s:cpu1|T80:u0|Ap[5]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.070      ;
; 0.794  ; sd_controller:sd1|dout[6]                 ; T80s:cpu1|DI_Reg[6]           ; sdClock          ; cpuClock    ; 0.000        ; 1.793      ; 2.893      ;
; 0.853  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[3]           ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 4.116      ; 5.579      ;
; 0.855  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[1]           ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 4.116      ; 5.581      ;
; 0.858  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[0]           ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 4.116      ; 5.584      ;
; 0.906  ; T80s:cpu1|T80:u0|F[3]                     ; T80s:cpu1|T80:u0|Fp[3]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.212      ;
; 0.913  ; T80s:cpu1|T80:u0|ACC[0]                   ; T80s:cpu1|T80:u0|Ap[0]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.219      ;
; 0.967  ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TmpAddr[2]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.273      ;
; 0.972  ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TmpAddr[7]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.278      ;
; 0.972  ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TmpAddr[6]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.278      ;
; 1.094  ; T80s:cpu1|T80:u0|ACC[2]                   ; T80s:cpu1|T80:u0|I[2]         ; cpuClock         ; cpuClock    ; 0.000        ; -0.002     ; 1.398      ;
; 1.098  ; T80s:cpu1|T80:u0|ACC[6]                   ; T80s:cpu1|T80:u0|Ap[6]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.404      ;
; 1.128  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[2]           ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 4.116      ; 5.854      ;
; 1.158  ; T80s:cpu1|T80:u0|Ap[5]                    ; T80s:cpu1|T80:u0|ACC[5]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.464      ;
; 1.170  ; T80s:cpu1|T80:u0|Ap[7]                    ; T80s:cpu1|T80:u0|ACC[7]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.476      ;
; 1.172  ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[2]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.478      ;
; 1.173  ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[0]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.479      ;
; 1.174  ; T80s:cpu1|T80:u0|I[7]                     ; T80s:cpu1|T80:u0|A[15]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.480      ;
; 1.175  ; T80s:cpu1|T80:u0|Ap[4]                    ; T80s:cpu1|T80:u0|ACC[4]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.481      ;
; 1.177  ; T80s:cpu1|T80:u0|R[4]                     ; T80s:cpu1|T80:u0|R[4]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.483      ;
; 1.177  ; T80s:cpu1|T80:u0|R[5]                     ; T80s:cpu1|T80:u0|R[5]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.483      ;
; 1.187  ; T80s:cpu1|T80:u0|A[1]                     ; T80s:cpu1|DI_Reg[3]           ; cpuClock         ; cpuClock    ; 0.000        ; 2.736      ; 4.229      ;
; 1.189  ; T80s:cpu1|T80:u0|A[1]                     ; T80s:cpu1|DI_Reg[1]           ; cpuClock         ; cpuClock    ; 0.000        ; 2.736      ; 4.231      ;
; 1.189  ; T80s:cpu1|T80:u0|ACC[1]                   ; T80s:cpu1|T80:u0|I[1]         ; cpuClock         ; cpuClock    ; 0.000        ; -0.002     ; 1.493      ;
; 1.192  ; T80s:cpu1|T80:u0|A[1]                     ; T80s:cpu1|DI_Reg[0]           ; cpuClock         ; cpuClock    ; 0.000        ; 2.736      ; 4.234      ;
; 1.192  ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TState[1]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.498      ;
; 1.193  ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TState[2]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.499      ;
; 1.197  ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TmpAddr[2]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.503      ;
; 1.198  ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TmpAddr[7]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.504      ;
; 1.198  ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TmpAddr[6]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.504      ;
; 1.210  ; T80s:cpu1|T80:u0|ACC[1]                   ; T80s:cpu1|T80:u0|Ap[1]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.516      ;
; 1.221  ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[1]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.527      ;
; 1.221  ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[3]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.527      ;
; 1.223  ; T80s:cpu1|T80:u0|Ap[3]                    ; T80s:cpu1|T80:u0|ACC[3]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.529      ;
; 1.233  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[5]           ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 4.113      ; 5.456      ;
; 1.235  ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TState[2]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.541      ;
; 1.256  ; T80s:cpu1|T80:u0|ACC[3]                   ; T80s:cpu1|T80:u0|I[3]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.562      ;
; 1.262  ; T80s:cpu1|T80:u0|MCycle[2]                ; T80s:cpu1|T80:u0|MCycle[2]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.568      ;
; 1.268  ; T80s:cpu1|T80:u0|ACC[0]                   ; T80s:cpu1|T80:u0|I[0]         ; cpuClock         ; cpuClock    ; 0.000        ; -0.002     ; 1.572      ;
; 1.274  ; T80s:cpu1|T80:u0|F[0]                     ; T80s:cpu1|T80:u0|Fp[0]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.580      ;
; 1.298  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[2][6] ; T80s:cpu1|T80:u0|RegBusA_r[6] ; cpuClock         ; cpuClock    ; 0.000        ; 0.002      ; 1.606      ;
; 1.324  ; sd_controller:sd1|dout[5]                 ; T80s:cpu1|T80:u0|IR[5]        ; sdClock          ; cpuClock    ; 0.000        ; 1.789      ; 3.419      ;
; 1.350  ; T80s:cpu1|T80:u0|XY_Ind                   ; T80s:cpu1|T80:u0|XY_Ind       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.656      ;
; 1.353  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[3]           ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 4.116      ; 5.579      ;
; 1.355  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[1]           ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 4.116      ; 5.581      ;
; 1.358  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[0]           ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 4.116      ; 5.584      ;
; 1.366  ; sd_controller:sd1|dout[6]                 ; T80s:cpu1|T80:u0|IR[6]        ; sdClock          ; cpuClock    ; 0.000        ; 1.793      ; 3.465      ;
; 1.370  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][1] ; T80s:cpu1|T80:u0|RegBusA_r[9] ; cpuClock         ; cpuClock    ; 0.000        ; -0.001     ; 1.675      ;
; 1.389  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[5][7] ; T80s:cpu1|T80:u0|RegBusA_r[7] ; cpuClock         ; cpuClock    ; 0.000        ; 0.002      ; 1.697      ;
; 1.427  ; T80s:cpu1|T80:u0|TState[2]                ; T80s:cpu1|T80:u0|TmpAddr[2]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.733      ;
; 1.428  ; T80s:cpu1|T80:u0|TState[2]                ; T80s:cpu1|T80:u0|TmpAddr[7]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.734      ;
; 1.428  ; T80s:cpu1|T80:u0|TState[2]                ; T80s:cpu1|T80:u0|TmpAddr[6]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.734      ;
; 1.430  ; sd_controller:sd1|dout[3]                 ; T80s:cpu1|DI_Reg[3]           ; sdClock          ; cpuClock    ; 0.000        ; 1.793      ; 3.529      ;
; 1.462  ; T80s:cpu1|T80:u0|A[1]                     ; T80s:cpu1|DI_Reg[2]           ; cpuClock         ; cpuClock    ; 0.000        ; 2.736      ; 4.504      ;
; 1.469  ; sd_controller:sd1|dout[0]                 ; T80s:cpu1|DI_Reg[0]           ; sdClock          ; cpuClock    ; 0.000        ; 1.817      ; 3.592      ;
; 1.484  ; T80s:cpu1|T80:u0|Ap[6]                    ; T80s:cpu1|T80:u0|ACC[6]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.790      ;
; 1.495  ; T80s:cpu1|T80:u0|Ap[0]                    ; T80s:cpu1|T80:u0|ACC[0]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.801      ;
; 1.498  ; T80s:cpu1|T80:u0|ACC[5]                   ; T80s:cpu1|T80:u0|I[5]         ; cpuClock         ; cpuClock    ; 0.000        ; -0.002     ; 1.802      ;
; 1.504  ; T80s:cpu1|T80:u0|ACC[0]                   ; T80s:cpu1|T80:u0|ACC[0]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.810      ;
; 1.544  ; sd_controller:sd1|dout[1]                 ; T80s:cpu1|DI_Reg[1]           ; sdClock          ; cpuClock    ; 0.000        ; 1.817      ; 3.667      ;
; 1.554  ; sd_controller:sd1|dout[2]                 ; T80s:cpu1|DI_Reg[2]           ; sdClock          ; cpuClock    ; 0.000        ; 1.817      ; 3.677      ;
; 1.564  ; T80s:cpu1|T80:u0|A[2]                     ; T80s:cpu1|DI_Reg[5]           ; cpuClock         ; cpuClock    ; 0.000        ; 2.327      ; 4.197      ;
; 1.576  ; T80s:cpu1|T80:u0|Ap[2]                    ; T80s:cpu1|T80:u0|ACC[2]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.882      ;
; 1.579  ; T80s:cpu1|T80:u0|F[5]                     ; T80s:cpu1|T80:u0|Fp[5]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.011      ; 1.896      ;
; 1.628  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[2]           ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 4.116      ; 5.854      ;
; 1.641  ; T80s:cpu1|T80:u0|ACC[4]                   ; T80s:cpu1|T80:u0|Ap[4]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.947      ;
; 1.648  ; T80s:cpu1|T80:u0|Fp[0]                    ; T80s:cpu1|T80:u0|F[0]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.954      ;
; 1.651  ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[1]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.957      ;
; 1.651  ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[3]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.957      ;
; 1.656  ; T80s:cpu1|T80:u0|ACC[2]                   ; T80s:cpu1|T80:u0|Ap[2]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.962      ;
; 1.656  ; T80s:cpu1|T80:u0|R[5]                     ; T80s:cpu1|T80:u0|R[6]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.962      ;
; 1.656  ; T80s:cpu1|T80:u0|R[4]                     ; T80s:cpu1|T80:u0|R[5]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.962      ;
; 1.657  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[3][7] ; T80s:cpu1|T80:u0|RegBusA_r[7] ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.963      ;
; 1.695  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[2]        ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 4.116      ; 6.421      ;
; 1.701  ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[2]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.007      ;
; 1.701  ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[4]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.007      ;
; 1.707  ; T80s:cpu1|T80:u0|PC[10]                   ; T80s:cpu1|T80:u0|BusB[2]      ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.013      ;
; 1.715  ; T80s:cpu1|T80:u0|A[3]                     ; T80s:cpu1|DI_Reg[5]           ; cpuClock         ; cpuClock    ; 0.000        ; 2.294      ; 4.315      ;
; 1.724  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[5][5] ; T80s:cpu1|T80:u0|RegBusA_r[5] ; cpuClock         ; cpuClock    ; 0.000        ; 0.005      ; 2.035      ;
; 1.730  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[3]        ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 4.116      ; 6.456      ;
; 1.737  ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[2]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.043      ;
; 1.737  ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[4]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.043      ;
; 1.739  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[7]           ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 4.116      ; 6.465      ;
; 1.742  ; T80s:cpu1|T80:u0|R[4]                     ; T80s:cpu1|T80:u0|R[6]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.048      ;
+--------+-------------------------------------------+-------------------------------+------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'sdClock'                                                                                                                                                      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; sd_controller:sd1|block_start_ack               ; sd_controller:sd1|block_start_ack               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|block_busy                    ; sd_controller:sd1|block_busy                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.cmd55            ; sd_controller:sd1|return_state.cmd55            ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.cmd41            ; sd_controller:sd1|return_state.cmd41            ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|state.send_cmd                ; sd_controller:sd1|state.send_cmd                ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|state.write_block_byte        ; sd_controller:sd1|state.write_block_byte        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.read_block_wait  ; sd_controller:sd1|return_state.read_block_wait  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.poll_cmd         ; sd_controller:sd1|return_state.poll_cmd         ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.write_block_init ; sd_controller:sd1|return_state.write_block_init ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|sclk_sig                      ; sd_controller:sd1|sclk_sig                      ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|response_mode                 ; sd_controller:sd1|response_mode                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[6]                       ; sd_controller:sd1|dout[6]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[5]                       ; sd_controller:sd1|dout[5]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[1]                       ; sd_controller:sd1|dout[1]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[0]                       ; sd_controller:sd1|dout[0]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|sd_write_flag                 ; sd_controller:sd1|sd_write_flag                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|state.init                    ; sd_controller:sd1|state.init                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|init_busy                     ; sd_controller:sd1|init_busy                     ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[4]                       ; sd_controller:sd1|dout[4]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[2]                       ; sd_controller:sd1|dout[2]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[7]                       ; sd_controller:sd1|dout[7]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[3]                       ; sd_controller:sd1|dout[3]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|led_on_count[0]               ; sd_controller:sd1|led_on_count[0]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|sdCS                          ; sd_controller:sd1|sdCS                          ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|cmd_out[45]                   ; sd_controller:sd1|cmd_out[45]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|cmd_out[47]                   ; sd_controller:sd1|cmd_out[47]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|cmd_mode                      ; sd_controller:sd1|cmd_mode                      ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.736 ; sd_controller:sd1|cmd_out[2]                    ; sd_controller:sd1|cmd_out[3]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.042      ;
; 0.739 ; sd_controller:sd1|cmd_out[4]                    ; sd_controller:sd1|cmd_out[5]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.045      ;
; 0.741 ; sd_controller:sd1|cmd_out[1]                    ; sd_controller:sd1|cmd_out[2]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.047      ;
; 0.742 ; sd_controller:sd1|cmd_out[5]                    ; sd_controller:sd1|cmd_out[6]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.048      ;
; 0.743 ; sd_controller:sd1|cmd_out[6]                    ; sd_controller:sd1|cmd_out[7]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.049      ;
; 0.744 ; sd_controller:sd1|cmd_out[3]                    ; sd_controller:sd1|cmd_out[4]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.050      ;
; 0.748 ; sd_controller:sd1|state.init                    ; sd_controller:sd1|sdCS                          ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.054      ;
; 0.752 ; sd_controller:sd1|return_state.read_block_data  ; sd_controller:sd1|state.read_block_data         ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.058      ;
; 0.758 ; sd_controller:sd1|state.read_block_data         ; sd_controller:sd1|return_state.idle             ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.064      ;
; 0.869 ; sd_controller:sd1|cmd_out[50]                   ; sd_controller:sd1|cmd_out[51]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.175      ;
; 0.870 ; sd_controller:sd1|cmd_out[49]                   ; sd_controller:sd1|cmd_out[50]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.176      ;
; 0.871 ; sd_controller:sd1|cmd_out[48]                   ; sd_controller:sd1|cmd_out[49]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.177      ;
; 0.899 ; sd_controller:sd1|data_sig[5]                   ; sd_controller:sd1|data_sig[6]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.205      ;
; 0.901 ; sd_controller:sd1|data_sig[1]                   ; sd_controller:sd1|data_sig[2]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.207      ;
; 0.902 ; sd_controller:sd1|cmd_out[9]                    ; sd_controller:sd1|cmd_out[10]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.208      ;
; 0.902 ; sd_controller:sd1|cmd_out[30]                   ; sd_controller:sd1|cmd_out[31]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.208      ;
; 0.904 ; sd_controller:sd1|cmd_out[38]                   ; sd_controller:sd1|cmd_out[39]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.210      ;
; 0.905 ; sd_controller:sd1|cmd_out[11]                   ; sd_controller:sd1|cmd_out[12]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.211      ;
; 0.905 ; sd_controller:sd1|cmd_out[22]                   ; sd_controller:sd1|cmd_out[23]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.211      ;
; 0.905 ; sd_controller:sd1|cmd_out[29]                   ; sd_controller:sd1|cmd_out[30]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.211      ;
; 0.905 ; sd_controller:sd1|cmd_out[34]                   ; sd_controller:sd1|cmd_out[35]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.211      ;
; 0.905 ; sd_controller:sd1|cmd_out[36]                   ; sd_controller:sd1|cmd_out[37]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.211      ;
; 0.906 ; sd_controller:sd1|cmd_out[21]                   ; sd_controller:sd1|cmd_out[22]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.212      ;
; 0.906 ; sd_controller:sd1|cmd_out[23]                   ; sd_controller:sd1|cmd_out[24]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.212      ;
; 0.906 ; sd_controller:sd1|cmd_out[37]                   ; sd_controller:sd1|cmd_out[38]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.212      ;
; 0.907 ; sd_controller:sd1|cmd_out[19]                   ; sd_controller:sd1|cmd_out[20]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.213      ;
; 0.908 ; sd_controller:sd1|data_sig[6]                   ; sd_controller:sd1|data_sig[7]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.214      ;
; 0.909 ; sd_controller:sd1|data_sig[3]                   ; sd_controller:sd1|data_sig[4]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.215      ;
; 0.918 ; sd_controller:sd1|recv_data[1]                  ; sd_controller:sd1|recv_data[2]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.224      ;
; 0.925 ; sd_controller:sd1|recv_data[3]                  ; sd_controller:sd1|recv_data[4]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.231      ;
; 1.098 ; sd_controller:sd1|state.idle                    ; sd_controller:sd1|state.read_block_cmd          ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.404      ;
; 1.115 ; sd_controller:sd1|data_sig[4]                   ; sd_controller:sd1|data_sig[5]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.421      ;
; 1.124 ; sd_controller:sd1|return_state.cmd41            ; sd_controller:sd1|state.cmd41                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.430      ;
; 1.144 ; sd_controller:sd1|recv_data[6]                  ; sd_controller:sd1|recv_data[7]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.450      ;
; 1.149 ; sd_controller:sd1|recv_data[4]                  ; sd_controller:sd1|recv_data[5]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.455      ;
; 1.150 ; sd_controller:sd1|recv_data[5]                  ; sd_controller:sd1|recv_data[6]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.456      ;
; 1.151 ; sd_controller:sd1|state.read_block_data         ; sd_controller:sd1|return_state.read_block_data  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.457      ;
; 1.158 ; sd_controller:sd1|cmd_out[41]                   ; sd_controller:sd1|cmd_out[42]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.464      ;
; 1.161 ; sd_controller:sd1|return_state.cmd55            ; sd_controller:sd1|state.cmd55                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.467      ;
; 1.169 ; sd_controller:sd1|cmd_out[47]                   ; sd_controller:sd1|cmd_out[48]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.475      ;
; 1.173 ; sd_controller:sd1|cmd_out[53]                   ; sd_controller:sd1|cmd_out[54]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.479      ;
; 1.177 ; sd_controller:sd1|cmd_out[54]                   ; sd_controller:sd1|cmd_out[55]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.483      ;
; 1.178 ; sd_controller:sd1|cmd_out[52]                   ; sd_controller:sd1|cmd_out[53]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.484      ;
; 1.178 ; sd_controller:sd1|recv_data[7]                  ; sd_controller:sd1|dout[7]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.484      ;
; 1.179 ; sd_controller:sd1|recv_data[6]                  ; sd_controller:sd1|dout[6]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.485      ;
; 1.180 ; sd_controller:sd1|recv_data[3]                  ; sd_controller:sd1|dout[3]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.486      ;
; 1.181 ; sd_controller:sd1|led_on_count[4]               ; sd_controller:sd1|led_on_count[4]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.487      ;
; 1.182 ; sd_controller:sd1|cmd_out[43]                   ; sd_controller:sd1|cmd_out[44]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.488      ;
; 1.184 ; sd_controller:sd1|led_on_count[2]               ; sd_controller:sd1|led_on_count[2]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.490      ;
; 1.184 ; sd_controller:sd1|recv_data[5]                  ; sd_controller:sd1|dout[5]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.490      ;
; 1.186 ; sd_controller:sd1|recv_data[4]                  ; sd_controller:sd1|dout[4]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.492      ;
; 1.190 ; sd_controller:sd1|cmd_out[18]                   ; sd_controller:sd1|cmd_out[19]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.496      ;
; 1.190 ; sd_controller:sd1|cmd_out[31]                   ; sd_controller:sd1|cmd_out[32]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.496      ;
; 1.192 ; sd_controller:sd1|led_on_count[5]               ; sd_controller:sd1|led_on_count[5]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.498      ;
; 1.193 ; sd_controller:sd1|led_on_count[1]               ; sd_controller:sd1|led_on_count[1]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.499      ;
; 1.197 ; sd_controller:sd1|cmd_out[27]                   ; sd_controller:sd1|cmd_out[28]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.503      ;
; 1.199 ; sd_controller:sd1|cmd_out[20]                   ; sd_controller:sd1|cmd_out[21]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.505      ;
; 1.201 ; sd_controller:sd1|cmd_out[10]                   ; sd_controller:sd1|cmd_out[11]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.507      ;
; 1.203 ; sd_controller:sd1|cmd_out[17]                   ; sd_controller:sd1|cmd_out[18]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.509      ;
; 1.204 ; sd_controller:sd1|state.write_block_init        ; sd_controller:sd1|state.write_block_data        ; sdClock      ; sdClock     ; 0.000        ; 0.003      ; 1.513      ;
; 1.204 ; sd_controller:sd1|cmd_out[35]                   ; sd_controller:sd1|cmd_out[36]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.510      ;
; 1.206 ; sd_controller:sd1|cmd_out[28]                   ; sd_controller:sd1|cmd_out[29]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.512      ;
; 1.208 ; sd_controller:sd1|cmd_out[14]                   ; sd_controller:sd1|cmd_out[15]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.514      ;
; 1.208 ; sd_controller:sd1|cmd_out[33]                   ; sd_controller:sd1|cmd_out[34]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.514      ;
; 1.210 ; sd_controller:sd1|cmd_out[8]                    ; sd_controller:sd1|cmd_out[9]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.516      ;
; 1.219 ; sd_controller:sd1|return_state.write_block_wait ; sd_controller:sd1|state.write_block_wait        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.525      ;
; 1.224 ; sd_controller:sd1|cmd_out[51]                   ; sd_controller:sd1|cmd_out[52]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.530      ;
; 1.225 ; sd_controller:sd1|recv_data[1]                  ; sd_controller:sd1|dout[1]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.531      ;
; 1.233 ; sd_controller:sd1|data_sig[2]                   ; sd_controller:sd1|data_sig[3]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.539      ;
; 1.330 ; sd_controller:sd1|led_on_count[6]               ; sd_controller:sd1|led_on_count[0]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.636      ;
; 1.453 ; sd_controller:sd1|state.write_block_byte        ; sd_controller:sd1|data_sig[1]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.759      ;
; 1.453 ; sd_controller:sd1|state.write_block_byte        ; sd_controller:sd1|data_sig[2]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.759      ;
; 1.453 ; sd_controller:sd1|state.write_block_byte        ; sd_controller:sd1|data_sig[3]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.759      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'serialClkCount[15]'                                                                                                                                        ;
+-------+-----------------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+
; 0.499 ; bufferedUART:io1|rxState.idle           ; bufferedUART:io1|rxState.idle           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxState.dataBit        ; bufferedUART:io1|rxState.dataBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxBitCount[0]          ; bufferedUART:io1|rxBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxBitCount[1]          ; bufferedUART:io1|rxBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxBitCount[2]          ; bufferedUART:io1|rxBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxBitCount[3]          ; bufferedUART:io1|rxBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxState.stopBit        ; bufferedUART:io1|rxState.stopBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBitCount[0]          ; bufferedUART:io1|txBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBitCount[1]          ; bufferedUART:io1|txBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBitCount[2]          ; bufferedUART:io1|txBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBitCount[3]          ; bufferedUART:io1|txBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txState.stopBit        ; bufferedUART:io1|txState.stopBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txState.dataBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txByteSent             ; bufferedUART:io1|txByteSent             ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBuffer[7]            ; bufferedUART:io1|txBuffer[7]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txd                    ; bufferedUART:io1|txd                    ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.747 ; bufferedUART:io1|txBuffer[6]            ; bufferedUART:io1|txBuffer[5]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.053      ;
; 0.748 ; bufferedUART:io1|txBuffer[1]            ; bufferedUART:io1|txBuffer[0]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.054      ;
; 0.749 ; bufferedUART:io1|txClockCount[5]        ; bufferedUART:io1|txClockCount[5]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.055      ;
; 0.753 ; bufferedUART:io1|rxCurrentByteBuffer[2] ; bufferedUART:io1|rxCurrentByteBuffer[1] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.059      ;
; 0.756 ; bufferedUART:io1|rxCurrentByteBuffer[7] ; bufferedUART:io1|rxCurrentByteBuffer[6] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.062      ;
; 0.759 ; bufferedUART:io1|rxCurrentByteBuffer[5] ; bufferedUART:io1|rxBuffer~90            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.065      ;
; 0.759 ; bufferedUART:io1|rxBitCount[0]          ; bufferedUART:io1|rxBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.065      ;
; 0.759 ; bufferedUART:io1|rxBitCount[0]          ; bufferedUART:io1|rxBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.065      ;
; 0.760 ; bufferedUART:io1|rxCurrentByteBuffer[5] ; bufferedUART:io1|rxCurrentByteBuffer[4] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.066      ;
; 0.761 ; bufferedUART:io1|rxClockCount[5]        ; bufferedUART:io1|rxClockCount[5]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.067      ;
; 1.087 ; bufferedUART:io1|txBitCount[0]          ; bufferedUART:io1|txBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.002     ; 1.391      ;
; 1.164 ; bufferedUART:io1|txBuffer[2]            ; bufferedUART:io1|txBuffer[1]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.470      ;
; 1.165 ; bufferedUART:io1|txBuffer[4]            ; bufferedUART:io1|txBuffer[3]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.471      ;
; 1.165 ; bufferedUART:io1|txBuffer[3]            ; bufferedUART:io1|txBuffer[2]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.471      ;
; 1.173 ; bufferedUART:io1|txBuffer[5]            ; bufferedUART:io1|txBuffer[4]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.479      ;
; 1.177 ; bufferedUART:io1|txClockCount[2]        ; bufferedUART:io1|txClockCount[2]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.483      ;
; 1.178 ; bufferedUART:io1|txClockCount[0]        ; bufferedUART:io1|txClockCount[0]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.484      ;
; 1.181 ; bufferedUART:io1|txClockCount[4]        ; bufferedUART:io1|txClockCount[4]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.487      ;
; 1.189 ; bufferedUART:io1|rxClockCount[3]        ; bufferedUART:io1|rxClockCount[3]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.495      ;
; 1.220 ; bufferedUART:io1|rxClockCount[4]        ; bufferedUART:io1|rxClockCount[4]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.526      ;
; 1.225 ; bufferedUART:io1|rxClockCount[1]        ; bufferedUART:io1|rxClockCount[1]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; bufferedUART:io1|rxCurrentByteBuffer[6] ; bufferedUART:io1|rxCurrentByteBuffer[5] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.531      ;
; 1.229 ; bufferedUART:io1|txClockCount[1]        ; bufferedUART:io1|txClockCount[1]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.535      ;
; 1.229 ; bufferedUART:io1|rxCurrentByteBuffer[4] ; bufferedUART:io1|rxBuffer~89            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.535      ;
; 1.230 ; bufferedUART:io1|txClockCount[3]        ; bufferedUART:io1|txClockCount[3]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.536      ;
; 1.233 ; bufferedUART:io1|rxCurrentByteBuffer[4] ; bufferedUART:io1|rxCurrentByteBuffer[3] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.539      ;
; 1.234 ; bufferedUART:io1|rxBitCount[1]          ; bufferedUART:io1|rxBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.540      ;
; 1.251 ; bufferedUART:io1|rxInPointer[5]         ; bufferedUART:io1|rxInPointer[5]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.557      ;
; 1.253 ; bufferedUART:io1|rxState.dataBit        ; bufferedUART:io1|rxBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.559      ;
; 1.256 ; bufferedUART:io1|rxState.dataBit        ; bufferedUART:io1|rxBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.562      ;
; 1.258 ; bufferedUART:io1|rxState.dataBit        ; bufferedUART:io1|rxBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.564      ;
; 1.280 ; bufferedUART:io1|rxInPointer[0]         ; bufferedUART:io1|rxInPointer[0]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.586      ;
; 1.301 ; bufferedUART:io1|rxInPointer[4]         ; bufferedUART:io1|rxInPointer[4]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.607      ;
; 1.314 ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txBuffer[6]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.001      ; 1.621      ;
; 1.315 ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txBuffer[4]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.001      ; 1.622      ;
; 1.317 ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txBuffer[1]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.001      ; 1.624      ;
; 1.317 ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txBuffer[3]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.001      ; 1.624      ;
; 1.318 ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txBuffer[2]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.001      ; 1.625      ;
; 1.330 ; bufferedUART:io1|rxInPointer[1]         ; bufferedUART:io1|rxInPointer[1]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.636      ;
; 1.335 ; bufferedUART:io1|rxInPointer[3]         ; bufferedUART:io1|rxInPointer[3]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.641      ;
; 1.350 ; bufferedUART:io1|txBitCount[2]          ; bufferedUART:io1|txBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.656      ;
; 1.403 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[6]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.631      ; 4.644      ;
; 1.403 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[5]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.631      ; 4.644      ;
; 1.403 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[4]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.631      ; 4.644      ;
; 1.403 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[3]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.631      ; 4.644      ;
; 1.403 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[2]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.631      ; 4.644      ;
; 1.403 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[1]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.631      ; 4.644      ;
; 1.403 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[0]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.631      ; 4.644      ;
; 1.475 ; bufferedUART:io1|rxClockCount[2]        ; bufferedUART:io1|rxClockCount[2]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.781      ;
; 1.475 ; bufferedUART:io1|rxState.dataBit        ; bufferedUART:io1|rxBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.781      ;
; 1.486 ; bufferedUART:io1|rxCurrentByteBuffer[1] ; bufferedUART:io1|rxBuffer~30            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.005      ; 1.797      ;
; 1.493 ; bufferedUART:io1|rxCurrentByteBuffer[1] ; bufferedUART:io1|rxBuffer~22            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.005      ; 1.804      ;
; 1.507 ; bufferedUART:io1|txState.idle           ; bufferedUART:io1|txByteSent             ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.813      ;
; 1.515 ; bufferedUART:io1|rxCurrentByteBuffer[6] ; bufferedUART:io1|rxBuffer~19            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.012      ; 1.833      ;
; 1.526 ; bufferedUART:io1|rxClockCount[0]        ; bufferedUART:io1|rxClockCount[0]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.832      ;
; 1.528 ; bufferedUART:io1|rxCurrentByteBuffer[6] ; bufferedUART:io1|rxBuffer~115           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.011      ; 1.845      ;
; 1.528 ; bufferedUART:io1|rxCurrentByteBuffer[6] ; bufferedUART:io1|rxBuffer~139           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.011      ; 1.845      ;
; 1.528 ; bufferedUART:io1|txBitCount[1]          ; bufferedUART:io1|txBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.834      ;
; 1.529 ; bufferedUART:io1|txBuffer[7]            ; bufferedUART:io1|txBuffer[6]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.001      ; 1.836      ;
; 1.546 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txd                    ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.633      ; 4.789      ;
; 1.546 ; bufferedUART:io1|rxInPointer[2]         ; bufferedUART:io1|rxInPointer[2]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.852      ;
; 1.562 ; bufferedUART:io1|rxCurrentByteBuffer[5] ; bufferedUART:io1|rxBuffer~26            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.005      ; 1.873      ;
; 1.565 ; bufferedUART:io1|txState.idle           ; bufferedUART:io1|txd                    ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.871      ;
; 1.579 ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txBuffer[5]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.001      ; 1.886      ;
; 1.580 ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txBuffer[0]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.001      ; 1.887      ;
; 1.611 ; bufferedUART:io1|rxCurrentByteBuffer[1] ; bufferedUART:io1|rxBuffer~86            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.917      ;
; 1.612 ; bufferedUART:io1|rxCurrentByteBuffer[1] ; bufferedUART:io1|rxCurrentByteBuffer[0] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.918      ;
; 1.635 ; bufferedUART:io1|rxCurrentByteBuffer[4] ; bufferedUART:io1|rxBuffer~33            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.005      ; 1.946      ;
; 1.637 ; bufferedUART:io1|rxCurrentByteBuffer[6] ; bufferedUART:io1|rxBuffer~35            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.005      ; 1.948      ;
; 1.641 ; bufferedUART:io1|rxCurrentByteBuffer[2] ; bufferedUART:io1|rxBuffer~135           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.011      ; 1.958      ;
; 1.645 ; bufferedUART:io1|rxState.idle           ; bufferedUART:io1|rxState.stopBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.951      ;
; 1.647 ; bufferedUART:io1|rxState.idle           ; bufferedUART:io1|rxState.dataBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.953      ;
; 1.648 ; bufferedUART:io1|rxCurrentByteBuffer[2] ; bufferedUART:io1|rxBuffer~15            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.012      ; 1.966      ;
; 1.649 ; bufferedUART:io1|rxCurrentByteBuffer[3] ; bufferedUART:io1|rxBuffer~32            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.005      ; 1.960      ;
; 1.655 ; bufferedUART:io1|rxCurrentByteBuffer[6] ; bufferedUART:io1|rxBuffer~83            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.008      ; 1.969      ;
; 1.655 ; bufferedUART:io1|rxCurrentByteBuffer[6] ; bufferedUART:io1|rxBuffer~107           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.008      ; 1.969      ;
; 1.656 ; bufferedUART:io1|txClockCount[0]        ; bufferedUART:io1|txClockCount[1]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.962      ;
; 1.656 ; bufferedUART:io1|txClockCount[2]        ; bufferedUART:io1|txClockCount[3]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.962      ;
; 1.660 ; bufferedUART:io1|txClockCount[4]        ; bufferedUART:io1|txClockCount[5]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.966      ;
; 1.663 ; bufferedUART:io1|rxBitCount[3]          ; bufferedUART:io1|rxState.dataBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.969      ;
; 1.670 ; bufferedUART:io1|rxCurrentByteBuffer[3] ; bufferedUART:io1|rxBuffer~104           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.008      ; 1.984      ;
; 1.672 ; bufferedUART:io1|rxCurrentByteBuffer[3] ; bufferedUART:io1|rxBuffer~80            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.008      ; 1.986      ;
; 1.673 ; bufferedUART:io1|rxCurrentByteBuffer[4] ; bufferedUART:io1|rxBuffer~17            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.012      ; 1.991      ;
; 1.679 ; bufferedUART:io1|txState.idle           ; bufferedUART:io1|txClockCount[0]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.002      ; 1.987      ;
+-------+-----------------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'serialClkCount[15]'                                                                                                       ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                          ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+
; -5.619 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.866      ; 7.025      ;
; -5.619 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.866      ; 7.025      ;
; -5.619 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.866      ; 7.025      ;
; -5.619 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.866      ; 7.025      ;
; -5.619 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.866      ; 7.025      ;
; -5.619 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.866      ; 7.025      ;
; -5.469 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.272      ; 7.281      ;
; -5.469 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.272      ; 7.281      ;
; -5.469 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.272      ; 7.281      ;
; -5.469 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.272      ; 7.281      ;
; -5.469 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.272      ; 7.281      ;
; -5.469 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.272      ; 7.281      ;
; -5.452 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.454     ; 4.538      ;
; -5.452 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.454     ; 4.538      ;
; -5.452 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.454     ; 4.538      ;
; -5.452 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.454     ; 4.538      ;
; -5.452 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.454     ; 4.538      ;
; -5.452 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.454     ; 4.538      ;
; -5.387 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.504      ; 6.431      ;
; -5.387 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.504      ; 6.431      ;
; -5.387 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.504      ; 6.431      ;
; -5.387 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.504      ; 6.431      ;
; -5.387 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.504      ; 6.431      ;
; -5.387 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.504      ; 6.431      ;
; -5.252 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.445     ; 4.347      ;
; -5.252 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.445     ; 4.347      ;
; -5.252 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.445     ; 4.347      ;
; -5.252 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.445     ; 4.347      ;
; -5.252 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.445     ; 4.347      ;
; -5.252 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.445     ; 4.347      ;
; -5.224 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.863      ; 6.627      ;
; -5.224 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.863      ; 6.627      ;
; -5.224 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.863      ; 6.627      ;
; -5.224 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.863      ; 6.627      ;
; -5.224 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.863      ; 6.627      ;
; -5.224 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.863      ; 6.627      ;
; -5.224 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.863      ; 6.627      ;
; -5.206 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.272      ; 7.018      ;
; -5.206 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.272      ; 7.018      ;
; -5.206 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.272      ; 7.018      ;
; -5.206 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.272      ; 7.018      ;
; -5.206 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.272      ; 7.018      ;
; -5.206 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.272      ; 7.018      ;
; -5.165 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.847      ; 6.552      ;
; -5.165 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.847      ; 6.552      ;
; -5.165 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.847      ; 6.552      ;
; -5.165 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.847      ; 6.552      ;
; -5.165 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.847      ; 6.552      ;
; -5.140 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.844      ; 6.524      ;
; -5.140 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.844      ; 6.524      ;
; -5.094 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.477     ; 4.157      ;
; -5.094 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.477     ; 4.157      ;
; -5.094 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.477     ; 4.157      ;
; -5.094 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.477     ; 4.157      ;
; -5.094 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.477     ; 4.157      ;
; -5.094 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.477     ; 4.157      ;
; -5.074 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.269      ; 6.883      ;
; -5.074 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.269      ; 6.883      ;
; -5.074 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.269      ; 6.883      ;
; -5.074 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.269      ; 6.883      ;
; -5.074 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.269      ; 6.883      ;
; -5.074 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.269      ; 6.883      ;
; -5.074 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.269      ; 6.883      ;
; -5.057 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.457     ; 4.140      ;
; -5.057 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.457     ; 4.140      ;
; -5.057 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.457     ; 4.140      ;
; -5.057 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.457     ; 4.140      ;
; -5.057 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.457     ; 4.140      ;
; -5.057 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.457     ; 4.140      ;
; -5.057 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.457     ; 4.140      ;
; -5.015 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.253      ; 6.808      ;
; -5.015 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.253      ; 6.808      ;
; -5.015 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.253      ; 6.808      ;
; -5.015 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.253      ; 6.808      ;
; -5.015 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.253      ; 6.808      ;
; -4.998 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.473     ; 4.065      ;
; -4.998 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.473     ; 4.065      ;
; -4.998 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.473     ; 4.065      ;
; -4.998 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.473     ; 4.065      ;
; -4.998 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.473     ; 4.065      ;
; -4.992 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.501      ; 6.033      ;
; -4.992 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.501      ; 6.033      ;
; -4.992 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.501      ; 6.033      ;
; -4.992 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.501      ; 6.033      ;
; -4.992 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.501      ; 6.033      ;
; -4.992 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.501      ; 6.033      ;
; -4.992 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.501      ; 6.033      ;
; -4.990 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.250      ; 6.780      ;
; -4.990 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.250      ; 6.780      ;
; -4.973 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.476     ; 4.037      ;
; -4.973 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.476     ; 4.037      ;
; -4.933 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.485      ; 5.958      ;
; -4.933 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.485      ; 5.958      ;
; -4.933 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.485      ; 5.958      ;
; -4.933 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.485      ; 5.958      ;
; -4.933 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.485      ; 5.958      ;
; -4.908 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.482      ; 5.930      ;
; -4.908 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.482      ; 5.930      ;
; -4.895 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.504      ; 5.939      ;
; -4.895 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.504      ; 5.939      ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'sdClock'                                                                                                                  ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.605 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 2.646      ;
; -1.605 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 2.646      ;
; -1.605 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 2.646      ;
; -1.605 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 2.646      ;
; -1.605 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 2.646      ;
; -1.605 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 2.646      ;
; -1.605 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 2.646      ;
; -1.605 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 2.646      ;
; -1.477 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 2.518      ;
; -1.477 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 2.518      ;
; -1.477 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 2.518      ;
; -1.477 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 2.518      ;
; -1.477 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 2.518      ;
; -1.477 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 2.518      ;
; -1.477 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 2.518      ;
; -1.477 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 2.518      ;
; -1.317 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.357      ;
; -1.189 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.229      ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'T80s:cpu1|IORQ_n'                                                                                                              ;
+-------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                       ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+
; 0.009 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read  ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 2.814      ; 3.345      ;
; 0.009 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 2.814      ; 3.345      ;
; 0.378 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read  ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 2.830      ; 2.992      ;
; 0.378 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 2.830      ; 2.992      ;
+-------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'T80s:cpu1|IORQ_n'                                                                                                                ;
+--------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                       ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+
; -0.483 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read  ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 3.669      ; 2.992      ;
; -0.483 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 3.669      ; 2.992      ;
; -0.114 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read  ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 3.653      ; 3.345      ;
; -0.114 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 3.653      ; 3.345      ;
+--------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'serialClkCount[15]'                                                                                                          ;
+-------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                          ; Launch Clock     ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+
; 1.307 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.635      ; 4.552      ;
; 1.307 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.635      ; 4.552      ;
; 1.307 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.635      ; 4.552      ;
; 1.307 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.635      ; 4.552      ;
; 1.307 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.635      ; 4.552      ;
; 1.307 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.635      ; 4.552      ;
; 1.307 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.635      ; 4.552      ;
; 1.680 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.630      ; 4.920      ;
; 1.680 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.630      ; 4.920      ;
; 1.705 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.633      ; 4.948      ;
; 1.705 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.633      ; 4.948      ;
; 1.705 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.633      ; 4.948      ;
; 1.705 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.633      ; 4.948      ;
; 1.705 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txByteSent      ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.633      ; 4.948      ;
; 1.764 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.649      ; 5.023      ;
; 1.764 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.649      ; 5.023      ;
; 1.764 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.649      ; 5.023      ;
; 1.764 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.649      ; 5.023      ;
; 1.764 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.649      ; 5.023      ;
; 1.764 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.649      ; 5.023      ;
; 1.764 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.649      ; 5.023      ;
; 1.807 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.635      ; 4.552      ;
; 1.807 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.635      ; 4.552      ;
; 1.807 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.635      ; 4.552      ;
; 1.807 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.635      ; 4.552      ;
; 1.807 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.635      ; 4.552      ;
; 1.807 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.635      ; 4.552      ;
; 1.807 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.635      ; 4.552      ;
; 2.159 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.652      ; 5.421      ;
; 2.159 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.652      ; 5.421      ;
; 2.159 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.652      ; 5.421      ;
; 2.159 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.652      ; 5.421      ;
; 2.159 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.652      ; 5.421      ;
; 2.159 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.652      ; 5.421      ;
; 2.180 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.630      ; 4.920      ;
; 2.180 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.630      ; 4.920      ;
; 2.205 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.633      ; 4.948      ;
; 2.205 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.633      ; 4.948      ;
; 2.205 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.633      ; 4.948      ;
; 2.205 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.633      ; 4.948      ;
; 2.205 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txByteSent      ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.633      ; 4.948      ;
; 2.264 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.649      ; 5.023      ;
; 2.264 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.649      ; 5.023      ;
; 2.264 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.649      ; 5.023      ;
; 2.264 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.649      ; 5.023      ;
; 2.264 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.649      ; 5.023      ;
; 2.264 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.649      ; 5.023      ;
; 2.264 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.649      ; 5.023      ;
; 2.659 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.652      ; 5.421      ;
; 2.659 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.652      ; 5.421      ;
; 2.659 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.652      ; 5.421      ;
; 2.659 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.652      ; 5.421      ;
; 2.659 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.652      ; 5.421      ;
; 2.659 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.652      ; 5.421      ;
; 4.285 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.849      ; 4.940      ;
; 4.285 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.849      ; 4.940      ;
; 4.285 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.849      ; 4.940      ;
; 4.285 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.849      ; 4.940      ;
; 4.285 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.849      ; 4.940      ;
; 4.285 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.849      ; 4.940      ;
; 4.285 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.849      ; 4.940      ;
; 4.298 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.849      ; 4.953      ;
; 4.298 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.849      ; 4.953      ;
; 4.298 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.849      ; 4.953      ;
; 4.298 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.849      ; 4.953      ;
; 4.298 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.849      ; 4.953      ;
; 4.298 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.849      ; 4.953      ;
; 4.298 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.849      ; 4.953      ;
; 4.344 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.816      ; 4.966      ;
; 4.344 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.816      ; 4.966      ;
; 4.344 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.816      ; 4.966      ;
; 4.344 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.816      ; 4.966      ;
; 4.344 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.816      ; 4.966      ;
; 4.344 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.816      ; 4.966      ;
; 4.344 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.816      ; 4.966      ;
; 4.431 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.487      ; 4.724      ;
; 4.431 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.487      ; 4.724      ;
; 4.431 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.487      ; 4.724      ;
; 4.431 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.487      ; 4.724      ;
; 4.431 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.487      ; 4.724      ;
; 4.431 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.487      ; 4.724      ;
; 4.431 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.487      ; 4.724      ;
; 4.452 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.255      ; 5.513      ;
; 4.452 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.255      ; 5.513      ;
; 4.452 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.255      ; 5.513      ;
; 4.452 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.255      ; 5.513      ;
; 4.452 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.255      ; 5.513      ;
; 4.452 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.255      ; 5.513      ;
; 4.452 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.255      ; 5.513      ;
; 4.658 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.844      ; 5.308      ;
; 4.658 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.844      ; 5.308      ;
; 4.671 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.844      ; 5.321      ;
; 4.671 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.844      ; 5.321      ;
; 4.683 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.847      ; 5.336      ;
; 4.683 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.847      ; 5.336      ;
; 4.683 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.847      ; 5.336      ;
; 4.683 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.847      ; 5.336      ;
; 4.683 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txByteSent      ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.847      ; 5.336      ;
; 4.696 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.847      ; 5.349      ;
; 4.696 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.847      ; 5.349      ;
+-------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'sdClock'                                                                                                                  ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 1.923 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 2.229      ;
; 2.051 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 2.357      ;
; 2.211 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 2.518      ;
; 2.211 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 2.518      ;
; 2.211 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 2.518      ;
; 2.211 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 2.518      ;
; 2.211 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 2.518      ;
; 2.211 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 2.518      ;
; 2.211 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 2.518      ;
; 2.211 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 2.518      ;
; 2.339 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 2.646      ;
; 2.339 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 2.646      ;
; 2.339 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 2.646      ;
; 2.339 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 2.646      ;
; 2.339 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 2.646      ;
; 2.339 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 2.646      ;
; 2.339 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 2.646      ;
; 2.339 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 2.646      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'T80s:cpu1|IORQ_n'                                                                                 ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+
; -4.078 ; -2.836       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[0]       ;
; -4.078 ; -2.836       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[0]       ;
; -4.078 ; -2.836       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[1]       ;
; -4.078 ; -2.836       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[1]       ;
; -4.078 ; -2.836       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[2]       ;
; -4.078 ; -2.836       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[2]       ;
; -4.078 ; -2.836       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[3]       ;
; -4.078 ; -2.836       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[3]       ;
; -4.078 ; -2.836       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[4]       ;
; -4.078 ; -2.836       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[4]       ;
; -4.078 ; -2.836       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[5]       ;
; -4.078 ; -2.836       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[5]       ;
; -4.078 ; -2.836       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[6]       ;
; -4.078 ; -2.836       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[6]       ;
; -4.078 ; -2.836       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[7]       ;
; -4.078 ; -2.836       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[7]       ;
; -4.078 ; -2.836       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[0] ;
; -4.078 ; -2.836       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[0] ;
; -4.078 ; -2.836       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[1] ;
; -4.078 ; -2.836       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[1] ;
; -4.078 ; -2.836       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[2] ;
; -4.078 ; -2.836       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[2] ;
; -2.836 ; -2.836       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; comb~12|combout                        ;
; -2.836 ; -2.836       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; comb~12|combout                        ;
; -2.836 ; -2.836       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[0]|clk                     ;
; -2.836 ; -2.836       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[0]|clk                     ;
; -2.836 ; -2.836       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[1]|clk                     ;
; -2.836 ; -2.836       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[1]|clk                     ;
; -2.836 ; -2.836       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[2]|clk                     ;
; -2.836 ; -2.836       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[2]|clk                     ;
; -2.836 ; -2.836       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[3]|clk                     ;
; -2.836 ; -2.836       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[3]|clk                     ;
; -2.836 ; -2.836       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[4]|clk                     ;
; -2.836 ; -2.836       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[4]|clk                     ;
; -2.836 ; -2.836       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[5]|clk                     ;
; -2.836 ; -2.836       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[5]|clk                     ;
; -2.836 ; -2.836       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[6]|clk                     ;
; -2.836 ; -2.836       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[6]|clk                     ;
; -2.836 ; -2.836       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[7]|clk                     ;
; -2.836 ; -2.836       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[7]|clk                     ;
; -2.836 ; -2.836       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io2|kbReadPointer[0]|clk               ;
; -2.836 ; -2.836       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io2|kbReadPointer[0]|clk               ;
; -2.836 ; -2.836       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io2|kbReadPointer[1]|clk               ;
; -2.836 ; -2.836       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io2|kbReadPointer[1]|clk               ;
; -2.836 ; -2.836       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io2|kbReadPointer[2]|clk               ;
; -2.836 ; -2.836       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io2|kbReadPointer[2]|clk               ;
; -2.713 ; -1.471       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|host_read_flag       ;
; -2.713 ; -1.471       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|host_read_flag       ;
; -2.526 ; -1.284       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[5]    ;
; -2.526 ; -1.284       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[5]    ;
; -2.526 ; -1.284       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[6]    ;
; -2.526 ; -1.284       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[6]    ;
; -2.526 ; -1.284       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[7]    ;
; -2.526 ; -1.284       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[7]    ;
; -2.526 ; -1.284       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[0] ;
; -2.526 ; -1.284       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[0] ;
; -2.526 ; -1.284       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[1] ;
; -2.526 ; -1.284       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[1] ;
; -2.526 ; -1.284       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[2] ;
; -2.526 ; -1.284       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[2] ;
; -2.526 ; -1.284       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[3] ;
; -2.526 ; -1.284       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[3] ;
; -2.526 ; -1.284       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[4] ;
; -2.526 ; -1.284       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[4] ;
; -2.526 ; -1.284       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[5] ;
; -2.526 ; -1.284       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[5] ;
; -2.526 ; -1.284       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[6] ;
; -2.526 ; -1.284       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[6] ;
; -2.526 ; -1.284       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[7] ;
; -2.526 ; -1.284       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[7] ;
; -2.526 ; -1.284       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteWritten  ;
; -2.526 ; -1.284       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteWritten  ;
; -1.697 ; -0.455       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[0]            ;
; -1.697 ; -0.455       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[0]            ;
; -1.697 ; -0.455       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[1]            ;
; -1.697 ; -0.455       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[1]            ;
; -1.697 ; -0.455       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[2]            ;
; -1.697 ; -0.455       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[2]            ;
; -1.697 ; -0.455       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[3]            ;
; -1.697 ; -0.455       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[3]            ;
; -1.697 ; -0.455       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[4]            ;
; -1.697 ; -0.455       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[4]            ;
; -1.697 ; -0.455       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[5]            ;
; -1.697 ; -0.455       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[5]            ;
; -1.697 ; -0.455       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[6]            ;
; -1.697 ; -0.455       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[6]            ;
; -1.697 ; -0.455       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[7]            ;
; -1.697 ; -0.455       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[7]            ;
; -1.697 ; -0.455       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[0]      ;
; -1.697 ; -0.455       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[0]      ;
; -1.697 ; -0.455       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[1]      ;
; -1.697 ; -0.455       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[1]      ;
; -1.697 ; -0.455       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[2]      ;
; -1.697 ; -0.455       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[2]      ;
; -1.697 ; -0.455       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[3]      ;
; -1.697 ; -0.455       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[3]      ;
; -1.697 ; -0.455       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[4]      ;
; -1.697 ; -0.455       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[4]      ;
; -1.697 ; -0.455       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[5]      ;
; -1.697 ; -0.455       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[5]      ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'cpuClock'                                                                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[0]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[0]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[1]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[1]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[2]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[2]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[3]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[3]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[4]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[4]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[5]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[5]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[6]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[6]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[7]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[7]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|IORQ_n              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|IORQ_n              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|MREQ_n              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|MREQ_n              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|RD_n                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|RD_n                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[0]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[0]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[1]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[1]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[2]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[2]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[3]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[3]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[4]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[4]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[5]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[5]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[6]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[6]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[7]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[7]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[0]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[0]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[10]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[10]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[11]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[11]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[12]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[12]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[13]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[13]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[14]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[14]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[15]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[15]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[1]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[1]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[2]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[2]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[3]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[3]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[4]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[4]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[5]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[5]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[6]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[6]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[7]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[7]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[8]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[8]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[9]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[9]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Alternate    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Alternate    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[0]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[0]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[1]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[1]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[2]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[2]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[3]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[3]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[4]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[4]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[5]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[5]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[6]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[6]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[7]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[7]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Arith16_r    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Arith16_r    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Auto_Wait_t1 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Auto_Wait_t1 ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'serialClkCount[15]'                                                                         ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~100  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~100  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~101  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~101  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~102  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~102  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~103  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~103  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~104  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~104  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~105  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~105  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~106  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~106  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~107  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~107  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~108  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~108  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~109  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~109  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~110  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~110  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~111  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~111  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~112  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~112  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~113  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~113  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~114  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~114  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~115  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~115  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~116  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~116  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~117  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~117  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~118  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~118  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~119  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~119  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~120  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~120  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~121  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~121  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~122  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~122  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~123  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~123  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~124  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~124  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~125  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~125  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~126  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~126  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~127  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~127  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~128  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~128  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~129  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~129  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~13   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~13   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~130  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~130  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~131  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~131  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~132  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~132  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~133  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~133  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~134  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~134  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~135  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~135  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~136  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~136  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~137  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~137  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~138  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~138  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~139  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~139  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~14   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~14   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~140  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~140  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~15   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~15   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~16   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~16   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~17   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~17   ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'sdClock'                                                                            ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[7]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|block_busy      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|block_busy      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|block_start_ack ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|block_start_ack ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[4] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[4] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[5] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[5] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[6] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[6] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[7] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[7] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[8] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[8] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[9] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[9] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_mode        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_mode        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[10]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[10]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[11]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[11]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[12]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[12]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[13]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[13]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[14]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[14]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[15]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[15]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[16]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[16]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[17]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[17]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[18]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[18]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[19]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[19]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[1]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[1]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[20]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[20]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[21]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[21]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[22]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[22]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[23]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[23]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[24]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[24]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[25]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[25]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[26]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[26]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[27]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[27]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[28]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[28]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[29]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[29]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[2]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[2]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[30]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[30]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[31]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[31]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[32]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[32]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[33]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[33]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[34]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[34]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[35]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[35]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[36]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[36]     ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; 11.742 ; 11.742 ; Fall       ; clk             ;
; ps2Clk       ; clk        ; 7.962  ; 7.962  ; Fall       ; clk             ;
; ps2Data      ; clk        ; 7.371  ; 7.371  ; Fall       ; clk             ;
; rxd1         ; clk        ; 7.771  ; 7.771  ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; 8.469  ; 8.469  ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 7.265  ; 7.265  ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 6.564  ; 6.564  ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 7.053  ; 7.053  ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 6.523  ; 6.523  ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 6.710  ; 6.710  ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 7.183  ; 7.183  ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 8.469  ; 8.469  ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 7.441  ; 7.441  ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; 11.356 ; 11.356 ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; 10.429 ; 10.429 ; Rise       ; sdClock         ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; -4.547 ; -4.547 ; Fall       ; clk             ;
; ps2Clk       ; clk        ; -5.500 ; -5.500 ; Fall       ; clk             ;
; ps2Data      ; clk        ; -7.105 ; -7.105 ; Fall       ; clk             ;
; rxd1         ; clk        ; -5.062 ; -5.062 ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; -5.380 ; -5.380 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; -5.735 ; -5.735 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; -5.403 ; -5.403 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; -6.220 ; -6.220 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; -5.380 ; -5.380 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; -5.879 ; -5.879 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; -5.480 ; -5.480 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; -7.631 ; -7.631 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; -6.436 ; -6.436 ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; -4.982 ; -4.982 ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; -4.704 ; -4.704 ; Rise       ; sdClock         ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                     ;
+------------------+--------------------+--------+--------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+--------+--------+------------+--------------------+
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 10.749 ; 10.749 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 13.565 ; 13.565 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 14.234 ; 14.234 ; Fall       ; T80s:cpu1|IORQ_n   ;
; ioOut8[*]        ; clk                ; 10.807 ; 10.807 ; Rise       ; clk                ;
;  ioOut8[0]       ; clk                ; 8.535  ; 8.535  ; Rise       ; clk                ;
;  ioOut8[1]       ; clk                ; 10.641 ; 10.641 ; Rise       ; clk                ;
;  ioOut8[2]       ; clk                ; 9.844  ; 9.844  ; Rise       ; clk                ;
;  ioOut8[3]       ; clk                ; 10.249 ; 10.249 ; Rise       ; clk                ;
;  ioOut8[4]       ; clk                ; 10.033 ; 10.033 ; Rise       ; clk                ;
;  ioOut8[5]       ; clk                ; 9.020  ; 9.020  ; Rise       ; clk                ;
;  ioOut8[6]       ; clk                ; 9.852  ; 9.852  ; Rise       ; clk                ;
;  ioOut8[7]       ; clk                ; 10.807 ; 10.807 ; Rise       ; clk                ;
; ledOut8[*]       ; clk                ; 10.054 ; 10.054 ; Rise       ; clk                ;
;  ledOut8[0]      ; clk                ; 9.878  ; 9.878  ; Rise       ; clk                ;
;  ledOut8[1]      ; clk                ; 9.431  ; 9.431  ; Rise       ; clk                ;
;  ledOut8[2]      ; clk                ; 8.949  ; 8.949  ; Rise       ; clk                ;
;  ledOut8[3]      ; clk                ; 10.054 ; 10.054 ; Rise       ; clk                ;
;  ledOut8[4]      ; clk                ; 9.447  ; 9.447  ; Rise       ; clk                ;
;  ledOut8[5]      ; clk                ; 9.806  ; 9.806  ; Rise       ; clk                ;
;  ledOut8[6]      ; clk                ; 8.924  ; 8.924  ; Rise       ; clk                ;
;  ledOut8[7]      ; clk                ; 8.947  ; 8.947  ; Rise       ; clk                ;
; hSync            ; clk                ; 10.091 ; 10.091 ; Fall       ; clk                ;
; ps2Clk           ; clk                ; 10.427 ; 10.427 ; Fall       ; clk                ;
; ps2Data          ; clk                ; 9.969  ; 9.969  ; Fall       ; clk                ;
; rts1             ; clk                ; 8.296  ; 8.296  ; Fall       ; clk                ;
; vSync            ; clk                ; 9.883  ; 9.883  ; Fall       ; clk                ;
; video            ; clk                ; 9.363  ; 9.363  ; Fall       ; clk                ;
; videoB0          ; clk                ; 9.366  ; 9.366  ; Fall       ; clk                ;
; videoB1          ; clk                ; 9.408  ; 9.408  ; Fall       ; clk                ;
; videoG0          ; clk                ; 9.236  ; 9.236  ; Fall       ; clk                ;
; videoG1          ; clk                ; 9.461  ; 9.461  ; Fall       ; clk                ;
; videoR0          ; clk                ; 10.301 ; 10.301 ; Fall       ; clk                ;
; videoR1          ; clk                ; 9.302  ; 9.302  ; Fall       ; clk                ;
; videoSync        ; clk                ; 11.733 ; 11.733 ; Fall       ; clk                ;
; n_sRamCS         ; cpuClock           ; 13.972 ; 13.972 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 16.788 ; 16.788 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 17.457 ; 17.457 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 12.374 ; 12.374 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 10.478 ; 10.478 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 9.157  ; 9.157  ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 8.650  ; 8.650  ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 9.796  ; 9.796  ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 7.995  ; 7.995  ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 8.111  ; 8.111  ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 9.095  ; 9.095  ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 10.754 ; 10.754 ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 12.374 ; 12.374 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 11.105 ; 11.105 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 10.777 ; 10.777 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 10.779 ; 10.779 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 11.054 ; 11.054 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 11.323 ; 11.323 ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 11.474 ; 11.474 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 10.952 ; 10.952 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 12.460 ; 12.460 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 11.629 ; 11.629 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 9.982  ; 9.982  ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 11.590 ; 11.590 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 11.980 ; 11.980 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 10.887 ; 10.887 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 10.928 ; 10.928 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 12.460 ; 12.460 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 11.497 ; 11.497 ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 7.696  ; 7.696  ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 7.365  ; 7.365  ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 13.531 ; 13.531 ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 8.210  ; 8.210  ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 8.911  ; 8.911  ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+--------+--------+------------+--------------------+


+-------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                             ;
+------------------+--------------------+--------+--------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+--------+--------+------------+--------------------+
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 10.749 ; 10.749 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 13.565 ; 13.565 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 14.234 ; 14.234 ; Fall       ; T80s:cpu1|IORQ_n   ;
; ioOut8[*]        ; clk                ; 8.535  ; 8.535  ; Rise       ; clk                ;
;  ioOut8[0]       ; clk                ; 8.535  ; 8.535  ; Rise       ; clk                ;
;  ioOut8[1]       ; clk                ; 10.641 ; 10.641 ; Rise       ; clk                ;
;  ioOut8[2]       ; clk                ; 9.844  ; 9.844  ; Rise       ; clk                ;
;  ioOut8[3]       ; clk                ; 10.249 ; 10.249 ; Rise       ; clk                ;
;  ioOut8[4]       ; clk                ; 10.033 ; 10.033 ; Rise       ; clk                ;
;  ioOut8[5]       ; clk                ; 9.020  ; 9.020  ; Rise       ; clk                ;
;  ioOut8[6]       ; clk                ; 9.852  ; 9.852  ; Rise       ; clk                ;
;  ioOut8[7]       ; clk                ; 10.807 ; 10.807 ; Rise       ; clk                ;
; ledOut8[*]       ; clk                ; 8.924  ; 8.924  ; Rise       ; clk                ;
;  ledOut8[0]      ; clk                ; 9.878  ; 9.878  ; Rise       ; clk                ;
;  ledOut8[1]      ; clk                ; 9.431  ; 9.431  ; Rise       ; clk                ;
;  ledOut8[2]      ; clk                ; 8.949  ; 8.949  ; Rise       ; clk                ;
;  ledOut8[3]      ; clk                ; 10.054 ; 10.054 ; Rise       ; clk                ;
;  ledOut8[4]      ; clk                ; 9.447  ; 9.447  ; Rise       ; clk                ;
;  ledOut8[5]      ; clk                ; 9.806  ; 9.806  ; Rise       ; clk                ;
;  ledOut8[6]      ; clk                ; 8.924  ; 8.924  ; Rise       ; clk                ;
;  ledOut8[7]      ; clk                ; 8.947  ; 8.947  ; Rise       ; clk                ;
; hSync            ; clk                ; 10.091 ; 10.091 ; Fall       ; clk                ;
; ps2Clk           ; clk                ; 10.427 ; 10.427 ; Fall       ; clk                ;
; ps2Data          ; clk                ; 9.969  ; 9.969  ; Fall       ; clk                ;
; rts1             ; clk                ; 8.296  ; 8.296  ; Fall       ; clk                ;
; vSync            ; clk                ; 9.883  ; 9.883  ; Fall       ; clk                ;
; video            ; clk                ; 9.363  ; 9.363  ; Fall       ; clk                ;
; videoB0          ; clk                ; 9.366  ; 9.366  ; Fall       ; clk                ;
; videoB1          ; clk                ; 9.408  ; 9.408  ; Fall       ; clk                ;
; videoG0          ; clk                ; 9.236  ; 9.236  ; Fall       ; clk                ;
; videoG1          ; clk                ; 9.461  ; 9.461  ; Fall       ; clk                ;
; videoR0          ; clk                ; 10.301 ; 10.301 ; Fall       ; clk                ;
; videoR1          ; clk                ; 9.302  ; 9.302  ; Fall       ; clk                ;
; videoSync        ; clk                ; 10.995 ; 10.995 ; Fall       ; clk                ;
; n_sRamCS         ; cpuClock           ; 13.813 ; 13.813 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 10.449 ; 10.449 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 9.956  ; 9.956  ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 7.995  ; 7.995  ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 10.478 ; 10.478 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 9.157  ; 9.157  ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 8.650  ; 8.650  ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 9.796  ; 9.796  ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 7.995  ; 7.995  ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 8.111  ; 8.111  ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 9.095  ; 9.095  ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 10.754 ; 10.754 ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 12.374 ; 12.374 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 11.105 ; 11.105 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 10.777 ; 10.777 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 10.779 ; 10.779 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 11.054 ; 11.054 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 11.323 ; 11.323 ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 11.474 ; 11.474 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 10.952 ; 10.952 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 9.982  ; 9.982  ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 11.629 ; 11.629 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 9.982  ; 9.982  ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 11.590 ; 11.590 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 11.980 ; 11.980 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 10.887 ; 10.887 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 10.928 ; 10.928 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 12.460 ; 12.460 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 11.497 ; 11.497 ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 7.696  ; 7.696  ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 7.365  ; 7.365  ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 10.770 ; 10.770 ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 8.210  ; 8.210  ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 8.911  ; 8.911  ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+--------+--------+------------+--------------------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+--------------+------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 10.538 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 10.548 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 10.899 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 10.921 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 10.921 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 10.921 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 10.538 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 11.226 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 11.226 ;      ; Rise       ; cpuClock        ;
+--------------+------------+--------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 9.031 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 9.041 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 9.392 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 9.414 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 9.414 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 9.414 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 9.031 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 9.719 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 9.719 ;      ; Rise       ; cpuClock        ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 10.538    ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 10.548    ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 10.899    ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 10.921    ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 10.921    ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 10.921    ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 10.538    ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 11.226    ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 11.226    ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 9.031     ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 9.041     ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 9.392     ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 9.414     ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 9.414     ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 9.414     ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 9.031     ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 9.719     ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 9.719     ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------+
; Fast Model Setup Summary                    ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; clk                ; -5.473 ; -1654.701     ;
; cpuClock           ; -4.785 ; -1207.822     ;
; sdClock            ; -2.059 ; -191.030      ;
; serialClkCount[15] ; -2.000 ; -303.074      ;
; T80s:cpu1|IORQ_n   ; -1.669 ; -80.149       ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Fast Model Hold Summary                     ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; clk                ; -1.225 ; -17.083       ;
; T80s:cpu1|IORQ_n   ; -0.912 ; -11.299       ;
; cpuClock           ; -0.432 ; -2.445        ;
; serialClkCount[15] ; -0.002 ; -0.002        ;
; sdClock            ; 0.215  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Fast Model Recovery Summary                 ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; serialClkCount[15] ; -1.724 ; -42.538       ;
; sdClock            ; -0.003 ; -0.024        ;
; T80s:cpu1|IORQ_n   ; 0.055  ; 0.000         ;
+--------------------+--------+---------------+


+--------------------------------------------+
; Fast Model Removal Summary                 ;
+--------------------+-------+---------------+
; Clock              ; Slack ; End Point TNS ;
+--------------------+-------+---------------+
; serialClkCount[15] ; 0.096 ; 0.000         ;
; T80s:cpu1|IORQ_n   ; 0.309 ; 0.000         ;
; sdClock            ; 0.754 ; 0.000         ;
+--------------------+-------+---------------+


+---------------------------------------------+
; Fast Model Minimum Pulse Width Summary      ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; clk                ; -2.000 ; -2007.732     ;
; T80s:cpu1|IORQ_n   ; -1.530 ; -169.640      ;
; cpuClock           ; -0.500 ; -346.000      ;
; serialClkCount[15] ; -0.500 ; -178.000      ;
; sdClock            ; -0.500 ; -142.000      ;
+--------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                                                                                                           ;
+--------+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.473 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.047      ; 6.019      ;
; -5.471 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.051      ; 6.021      ;
; -5.447 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5    ; clk          ; clk         ; 0.500        ; 0.061      ; 6.007      ;
; -5.443 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.047      ; 5.989      ;
; -5.441 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.051      ; 5.991      ;
; -5.419 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.067      ; 5.985      ;
; -5.417 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5    ; clk          ; clk         ; 0.500        ; 0.061      ; 5.977      ;
; -5.414 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg5    ; clk          ; clk         ; 0.500        ; 0.083      ; 5.996      ;
; -5.412 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5    ; clk          ; clk         ; 0.500        ; 0.082      ; 5.993      ;
; -5.402 ; SBCTextDisplayRGB:io2|cursorHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.047      ; 5.948      ;
; -5.400 ; SBCTextDisplayRGB:io2|cursorHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.051      ; 5.950      ;
; -5.389 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.067      ; 5.955      ;
; -5.384 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg5    ; clk          ; clk         ; 0.500        ; 0.083      ; 5.966      ;
; -5.382 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5    ; clk          ; clk         ; 0.500        ; 0.082      ; 5.963      ;
; -5.376 ; SBCTextDisplayRGB:io2|cursorHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5    ; clk          ; clk         ; 0.500        ; 0.061      ; 5.936      ;
; -5.348 ; SBCTextDisplayRGB:io2|cursorHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.067      ; 5.914      ;
; -5.343 ; SBCTextDisplayRGB:io2|cursorHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg5    ; clk          ; clk         ; 0.500        ; 0.083      ; 5.925      ;
; -5.341 ; SBCTextDisplayRGB:io2|cursorHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5    ; clk          ; clk         ; 0.500        ; 0.082      ; 5.922      ;
; -5.337 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg8  ; clk          ; clk         ; 0.500        ; 0.028      ; 5.864      ;
; -5.315 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg7  ; clk          ; clk         ; 0.500        ; 0.047      ; 5.861      ;
; -5.313 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7  ; clk          ; clk         ; 0.500        ; 0.051      ; 5.863      ;
; -5.308 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg1  ; clk          ; clk         ; 0.500        ; 0.051      ; 5.858      ;
; -5.305 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg6  ; clk          ; clk         ; 0.500        ; 0.047      ; 5.851      ;
; -5.303 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6  ; clk          ; clk         ; 0.500        ; 0.051      ; 5.853      ;
; -5.288 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg5  ; clk          ; clk         ; 0.500        ; 0.028      ; 5.815      ;
; -5.285 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg7  ; clk          ; clk         ; 0.500        ; 0.047      ; 5.831      ;
; -5.283 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7  ; clk          ; clk         ; 0.500        ; 0.051      ; 5.833      ;
; -5.281 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg9  ; clk          ; clk         ; 0.500        ; 0.028      ; 5.808      ;
; -5.280 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7    ; clk          ; clk         ; 0.500        ; 0.082      ; 5.861      ;
; -5.280 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg1  ; clk          ; clk         ; 0.500        ; 0.028      ; 5.807      ;
; -5.280 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.071      ; 5.850      ;
; -5.279 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7    ; clk          ; clk         ; 0.500        ; 0.061      ; 5.839      ;
; -5.278 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg1  ; clk          ; clk         ; 0.500        ; 0.051      ; 5.828      ;
; -5.277 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg6    ; clk          ; clk         ; 0.500        ; 0.083      ; 5.859      ;
; -5.276 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6    ; clk          ; clk         ; 0.500        ; 0.061      ; 5.836      ;
; -5.275 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg6  ; clk          ; clk         ; 0.500        ; 0.047      ; 5.821      ;
; -5.273 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6  ; clk          ; clk         ; 0.500        ; 0.051      ; 5.823      ;
; -5.272 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg6    ; clk          ; clk         ; 0.500        ; 0.079      ; 5.850      ;
; -5.272 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg10 ; clk          ; clk         ; 0.500        ; 0.028      ; 5.799      ;
; -5.272 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ; clk          ; clk         ; 0.500        ; 0.047      ; 5.818      ;
; -5.270 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg7    ; clk          ; clk         ; 0.500        ; 0.083      ; 5.852      ;
; -5.269 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg1    ; clk          ; clk         ; 0.500        ; 0.083      ; 5.851      ;
; -5.268 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg1    ; clk          ; clk         ; 0.500        ; 0.079      ; 5.846      ;
; -5.267 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg8  ; clk          ; clk         ; 0.500        ; 0.051      ; 5.817      ;
; -5.265 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg6  ; clk          ; clk         ; 0.500        ; 0.028      ; 5.792      ;
; -5.263 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg10 ; clk          ; clk         ; 0.500        ; 0.051      ; 5.813      ;
; -5.262 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6    ; clk          ; clk         ; 0.500        ; 0.082      ; 5.843      ;
; -5.262 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg1  ; clk          ; clk         ; 0.500        ; 0.071      ; 5.832      ;
; -5.261 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg5    ; clk          ; clk         ; 0.500        ; 0.079      ; 5.839      ;
; -5.261 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg1    ; clk          ; clk         ; 0.500        ; 0.082      ; 5.842      ;
; -5.261 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg7  ; clk          ; clk         ; 0.500        ; 0.028      ; 5.788      ;
; -5.261 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg6  ; clk          ; clk         ; 0.500        ; 0.071      ; 5.831      ;
; -5.260 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg3  ; clk          ; clk         ; 0.500        ; 0.051      ; 5.810      ;
; -5.254 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg8  ; clk          ; clk         ; 0.500        ; 0.029      ; 5.782      ;
; -5.253 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg7    ; clk          ; clk         ; 0.500        ; 0.079      ; 5.831      ;
; -5.253 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg4  ; clk          ; clk         ; 0.500        ; 0.051      ; 5.803      ;
; -5.252 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg9  ; clk          ; clk         ; 0.500        ; 0.051      ; 5.802      ;
; -5.252 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.029      ; 5.780      ;
; -5.250 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.033      ; 5.782      ;
; -5.250 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7    ; clk          ; clk         ; 0.500        ; 0.082      ; 5.831      ;
; -5.250 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.071      ; 5.820      ;
; -5.249 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7    ; clk          ; clk         ; 0.500        ; 0.061      ; 5.809      ;
; -5.247 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg6    ; clk          ; clk         ; 0.500        ; 0.083      ; 5.829      ;
; -5.246 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6    ; clk          ; clk         ; 0.500        ; 0.061      ; 5.806      ;
; -5.244 ; SBCTextDisplayRGB:io2|cursorHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg7  ; clk          ; clk         ; 0.500        ; 0.047      ; 5.790      ;
; -5.243 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg3  ; clk          ; clk         ; 0.500        ; 0.028      ; 5.770      ;
; -5.242 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg9  ; clk          ; clk         ; 0.500        ; 0.047      ; 5.788      ;
; -5.242 ; SBCTextDisplayRGB:io2|cursorHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7  ; clk          ; clk         ; 0.500        ; 0.051      ; 5.792      ;
; -5.242 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg6    ; clk          ; clk         ; 0.500        ; 0.079      ; 5.820      ;
; -5.242 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ; clk          ; clk         ; 0.500        ; 0.047      ; 5.788      ;
; -5.240 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg7    ; clk          ; clk         ; 0.500        ; 0.083      ; 5.822      ;
; -5.239 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg1    ; clk          ; clk         ; 0.500        ; 0.083      ; 5.821      ;
; -5.238 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ; clk          ; clk         ; 0.500        ; 0.047      ; 5.784      ;
; -5.238 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg1    ; clk          ; clk         ; 0.500        ; 0.079      ; 5.816      ;
; -5.237 ; SBCTextDisplayRGB:io2|cursorHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg1  ; clk          ; clk         ; 0.500        ; 0.051      ; 5.787      ;
; -5.237 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg8  ; clk          ; clk         ; 0.500        ; 0.051      ; 5.787      ;
; -5.234 ; SBCTextDisplayRGB:io2|cursorHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg6  ; clk          ; clk         ; 0.500        ; 0.047      ; 5.780      ;
; -5.233 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg10 ; clk          ; clk         ; 0.500        ; 0.051      ; 5.783      ;
; -5.232 ; SBCTextDisplayRGB:io2|cursorHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6  ; clk          ; clk         ; 0.500        ; 0.051      ; 5.782      ;
; -5.232 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6    ; clk          ; clk         ; 0.500        ; 0.082      ; 5.813      ;
; -5.232 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg1  ; clk          ; clk         ; 0.500        ; 0.071      ; 5.802      ;
; -5.231 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg4  ; clk          ; clk         ; 0.500        ; 0.047      ; 5.777      ;
; -5.231 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg5    ; clk          ; clk         ; 0.500        ; 0.079      ; 5.809      ;
; -5.231 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg1    ; clk          ; clk         ; 0.500        ; 0.082      ; 5.812      ;
; -5.231 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg6  ; clk          ; clk         ; 0.500        ; 0.071      ; 5.801      ;
; -5.230 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg3  ; clk          ; clk         ; 0.500        ; 0.051      ; 5.780      ;
; -5.228 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg7    ; clk          ; clk         ; 0.500        ; 0.060      ; 5.787      ;
; -5.228 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ; clk          ; clk         ; 0.500        ; 0.024      ; 5.751      ;
; -5.226 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5    ; clk          ; clk         ; 0.500        ; 0.043      ; 5.768      ;
; -5.224 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10   ; clk          ; clk         ; 0.500        ; 0.061      ; 5.784      ;
; -5.223 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg7    ; clk          ; clk         ; 0.500        ; 0.079      ; 5.801      ;
; -5.223 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg4  ; clk          ; clk         ; 0.500        ; 0.051      ; 5.773      ;
; -5.222 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg9  ; clk          ; clk         ; 0.500        ; 0.051      ; 5.772      ;
; -5.221 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg9    ; clk          ; clk         ; 0.500        ; 0.083      ; 5.803      ;
; -5.221 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg8  ; clk          ; clk         ; 0.500        ; 0.047      ; 5.767      ;
; -5.218 ; SBCTextDisplayRGB:io2|charVert[0]    ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg8  ; clk          ; clk         ; 0.500        ; 0.030      ; 5.747      ;
; -5.217 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg9    ; clk          ; clk         ; 0.500        ; 0.082      ; 5.798      ;
; -5.213 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg8    ; clk          ; clk         ; 0.500        ; 0.083      ; 5.795      ;
; -5.212 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9    ; clk          ; clk         ; 0.500        ; 0.061      ; 5.772      ;
; -5.212 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg9  ; clk          ; clk         ; 0.500        ; 0.047      ; 5.758      ;
+--------+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'cpuClock'                                                                                                                          ;
+--------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.785 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 5.821      ;
; -4.782 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.003     ; 5.811      ;
; -4.743 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.003     ; 5.772      ;
; -4.734 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 5.773      ;
; -4.731 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 5.763      ;
; -4.722 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 5.758      ;
; -4.721 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 5.760      ;
; -4.718 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 5.754      ;
; -4.718 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 5.750      ;
; -4.707 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 5.739      ;
; -4.704 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 5.744      ;
; -4.701 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.001      ; 5.734      ;
; -4.698 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 5.739      ;
; -4.698 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.003     ; 5.727      ;
; -4.697 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 5.738      ;
; -4.695 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.002      ; 5.729      ;
; -4.694 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 5.731      ;
; -4.694 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.002      ; 5.728      ;
; -4.692 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 5.724      ;
; -4.691 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 5.721      ;
; -4.689 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 5.728      ;
; -4.686 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 5.725      ;
; -4.686 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 5.718      ;
; -4.685 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 5.723      ;
; -4.683 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 5.715      ;
; -4.682 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 5.722      ;
; -4.682 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 5.713      ;
; -4.681 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 5.719      ;
; -4.679 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 5.711      ;
; -4.679 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.001      ; 5.712      ;
; -4.678 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 5.709      ;
; -4.675 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 5.713      ;
; -4.672 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 5.710      ;
; -4.672 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 5.703      ;
; -4.671 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 5.710      ;
; -4.669 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 5.700      ;
; -4.667 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 5.706      ;
; -4.662 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 5.703      ;
; -4.662 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 5.703      ;
; -4.662 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.001      ; 5.695      ;
; -4.659 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.002      ; 5.693      ;
; -4.659 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.002      ; 5.693      ;
; -4.658 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 5.697      ;
; -4.656 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 5.693      ;
; -4.656 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.003      ; 5.691      ;
; -4.656 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.013      ; 5.701      ;
; -4.656 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.002      ; 5.690      ;
; -4.655 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 5.694      ;
; -4.655 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.002      ; 5.689      ;
; -4.654 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 5.693      ;
; -4.653 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 5.691      ;
; -4.653 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 5.683      ;
; -4.652 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 5.682      ;
; -4.652 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 5.684      ;
; -4.651 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 5.689      ;
; -4.650 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 5.689      ;
; -4.650 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 5.681      ;
; -4.648 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 5.679      ;
; -4.647 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 5.679      ;
; -4.647 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 5.679      ;
; -4.647 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 5.679      ;
; -4.644 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 5.676      ;
; -4.643 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.003      ; 5.678      ;
; -4.643 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 5.674      ;
; -4.641 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 5.681      ;
; -4.640 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.001      ; 5.673      ;
; -4.639 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 5.670      ;
; -4.637 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 5.677      ;
; -4.635 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 5.676      ;
; -4.635 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 5.676      ;
; -4.634 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 5.666      ;
; -4.634 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 5.675      ;
; -4.633 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 5.664      ;
; -4.632 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.002      ; 5.666      ;
; -4.631 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 5.668      ;
; -4.631 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 5.672      ;
; -4.631 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 5.668      ;
; -4.630 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 5.671      ;
; -4.630 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 5.661      ;
; -4.628 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 5.665      ;
; -4.628 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 5.666      ;
; -4.628 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 5.658      ;
; -4.627 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 5.664      ;
; -4.626 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 5.662      ;
; -4.626 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 5.665      ;
; -4.625 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 5.655      ;
; -4.625 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 5.656      ;
; -4.623 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 5.662      ;
; -4.622 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 5.661      ;
; -4.622 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 5.660      ;
; -4.620 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 5.657      ;
; -4.620 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.002      ; 5.654      ;
; -4.620 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.002      ; 5.654      ;
; -4.619 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 5.658      ;
; -4.619 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 5.658      ;
; -4.619 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 5.656      ;
; -4.619 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 5.658      ;
; -4.619 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 5.659      ;
; -4.618 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 5.656      ;
; -4.618 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 5.656      ;
+--------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'sdClock'                                                                                                                                                  ;
+--------+-----------------------------------------+-------------------------------------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                         ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-------------------------------------------------+------------------+-------------+--------------+------------+------------+
; -2.059 ; sd_controller:sd1|host_write_flag       ; sd_controller:sd1|bit_counter[1]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.154     ; 1.437      ;
; -2.059 ; sd_controller:sd1|host_write_flag       ; sd_controller:sd1|bit_counter[3]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.154     ; 1.437      ;
; -2.011 ; sd_controller:sd1|host_write_flag       ; sd_controller:sd1|bit_counter[2]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.154     ; 1.389      ;
; -2.011 ; sd_controller:sd1|host_write_flag       ; sd_controller:sd1|bit_counter[0]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.154     ; 1.389      ;
; -2.000 ; sd_controller:sd1|host_write_flag       ; sd_controller:sd1|byte_counter[9]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.151     ; 1.381      ;
; -1.981 ; sd_controller:sd1|host_write_flag       ; sd_controller:sd1|data_sig[1]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.150     ; 1.363      ;
; -1.981 ; sd_controller:sd1|host_write_flag       ; sd_controller:sd1|data_sig[2]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.150     ; 1.363      ;
; -1.981 ; sd_controller:sd1|host_write_flag       ; sd_controller:sd1|data_sig[3]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.150     ; 1.363      ;
; -1.981 ; sd_controller:sd1|host_write_flag       ; sd_controller:sd1|data_sig[4]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.150     ; 1.363      ;
; -1.981 ; sd_controller:sd1|host_write_flag       ; sd_controller:sd1|data_sig[5]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.150     ; 1.363      ;
; -1.981 ; sd_controller:sd1|host_write_flag       ; sd_controller:sd1|data_sig[6]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.150     ; 1.363      ;
; -1.981 ; sd_controller:sd1|host_write_flag       ; sd_controller:sd1|data_sig[7]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.150     ; 1.363      ;
; -1.972 ; sd_controller:sd1|host_write_flag       ; sd_controller:sd1|bit_counter[4]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.154     ; 1.350      ;
; -1.972 ; sd_controller:sd1|host_write_flag       ; sd_controller:sd1|bit_counter[5]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.154     ; 1.350      ;
; -1.972 ; sd_controller:sd1|host_write_flag       ; sd_controller:sd1|bit_counter[6]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.154     ; 1.350      ;
; -1.972 ; sd_controller:sd1|host_write_flag       ; sd_controller:sd1|bit_counter[7]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.154     ; 1.350      ;
; -1.933 ; sd_controller:sd1|host_write_flag       ; sd_controller:sd1|byte_counter[0]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.151     ; 1.314      ;
; -1.933 ; sd_controller:sd1|host_write_flag       ; sd_controller:sd1|byte_counter[1]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.151     ; 1.314      ;
; -1.933 ; sd_controller:sd1|host_write_flag       ; sd_controller:sd1|byte_counter[2]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.151     ; 1.314      ;
; -1.933 ; sd_controller:sd1|host_write_flag       ; sd_controller:sd1|byte_counter[3]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.151     ; 1.314      ;
; -1.933 ; sd_controller:sd1|host_write_flag       ; sd_controller:sd1|byte_counter[4]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.151     ; 1.314      ;
; -1.933 ; sd_controller:sd1|host_write_flag       ; sd_controller:sd1|byte_counter[5]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.151     ; 1.314      ;
; -1.933 ; sd_controller:sd1|host_write_flag       ; sd_controller:sd1|byte_counter[6]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.151     ; 1.314      ;
; -1.933 ; sd_controller:sd1|host_write_flag       ; sd_controller:sd1|byte_counter[7]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.151     ; 1.314      ;
; -1.933 ; sd_controller:sd1|host_write_flag       ; sd_controller:sd1|byte_counter[8]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.151     ; 1.314      ;
; -1.864 ; sd_controller:sd1|host_read_flag        ; sd_controller:sd1|bit_counter[2]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.660     ; 1.736      ;
; -1.864 ; sd_controller:sd1|host_read_flag        ; sd_controller:sd1|bit_counter[0]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.660     ; 1.736      ;
; -1.860 ; sd_controller:sd1|host_read_flag        ; sd_controller:sd1|bit_counter[1]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.660     ; 1.732      ;
; -1.860 ; sd_controller:sd1|host_read_flag        ; sd_controller:sd1|bit_counter[3]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.660     ; 1.732      ;
; -1.828 ; sd_controller:sd1|state.read_block_data ; sd_controller:sd1|return_state.poll_cmd         ; sdClock          ; sdClock     ; 1.000        ; -0.017     ; 2.843      ;
; -1.827 ; sd_controller:sd1|state.read_block_data ; sd_controller:sd1|return_state.cmd55            ; sdClock          ; sdClock     ; 1.000        ; -0.017     ; 2.842      ;
; -1.825 ; sd_controller:sd1|state.read_block_data ; sd_controller:sd1|return_state.cmd41            ; sdClock          ; sdClock     ; 1.000        ; -0.017     ; 2.840      ;
; -1.824 ; sd_controller:sd1|state.read_block_data ; sd_controller:sd1|return_state.write_block_init ; sdClock          ; sdClock     ; 1.000        ; -0.017     ; 2.839      ;
; -1.822 ; sd_controller:sd1|state.read_block_data ; sd_controller:sd1|return_state.read_block_wait  ; sdClock          ; sdClock     ; 1.000        ; -0.017     ; 2.837      ;
; -1.794 ; sd_controller:sd1|bit_counter[5]        ; sd_controller:sd1|cmd_out[25]                   ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 2.823      ;
; -1.794 ; sd_controller:sd1|bit_counter[5]        ; sd_controller:sd1|cmd_out[26]                   ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 2.823      ;
; -1.794 ; sd_controller:sd1|bit_counter[5]        ; sd_controller:sd1|cmd_out[27]                   ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 2.823      ;
; -1.794 ; sd_controller:sd1|bit_counter[5]        ; sd_controller:sd1|cmd_out[28]                   ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 2.823      ;
; -1.794 ; sd_controller:sd1|bit_counter[5]        ; sd_controller:sd1|cmd_out[29]                   ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 2.823      ;
; -1.794 ; sd_controller:sd1|bit_counter[5]        ; sd_controller:sd1|cmd_out[30]                   ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 2.823      ;
; -1.794 ; sd_controller:sd1|bit_counter[5]        ; sd_controller:sd1|cmd_out[31]                   ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 2.823      ;
; -1.794 ; sd_controller:sd1|bit_counter[5]        ; sd_controller:sd1|cmd_out[32]                   ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 2.823      ;
; -1.794 ; sd_controller:sd1|bit_counter[5]        ; sd_controller:sd1|cmd_out[33]                   ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 2.823      ;
; -1.794 ; sd_controller:sd1|bit_counter[5]        ; sd_controller:sd1|cmd_out[34]                   ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 2.823      ;
; -1.794 ; sd_controller:sd1|bit_counter[5]        ; sd_controller:sd1|cmd_out[35]                   ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 2.823      ;
; -1.794 ; sd_controller:sd1|bit_counter[5]        ; sd_controller:sd1|cmd_out[36]                   ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 2.823      ;
; -1.794 ; sd_controller:sd1|bit_counter[5]        ; sd_controller:sd1|cmd_out[37]                   ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 2.823      ;
; -1.794 ; sd_controller:sd1|bit_counter[5]        ; sd_controller:sd1|cmd_out[38]                   ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 2.823      ;
; -1.794 ; sd_controller:sd1|bit_counter[5]        ; sd_controller:sd1|cmd_out[39]                   ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 2.823      ;
; -1.783 ; sd_controller:sd1|bit_counter[6]        ; sd_controller:sd1|cmd_out[25]                   ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 2.812      ;
; -1.783 ; sd_controller:sd1|bit_counter[6]        ; sd_controller:sd1|cmd_out[26]                   ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 2.812      ;
; -1.783 ; sd_controller:sd1|bit_counter[6]        ; sd_controller:sd1|cmd_out[27]                   ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 2.812      ;
; -1.783 ; sd_controller:sd1|bit_counter[6]        ; sd_controller:sd1|cmd_out[28]                   ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 2.812      ;
; -1.783 ; sd_controller:sd1|bit_counter[6]        ; sd_controller:sd1|cmd_out[29]                   ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 2.812      ;
; -1.783 ; sd_controller:sd1|bit_counter[6]        ; sd_controller:sd1|cmd_out[30]                   ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 2.812      ;
; -1.783 ; sd_controller:sd1|bit_counter[6]        ; sd_controller:sd1|cmd_out[31]                   ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 2.812      ;
; -1.783 ; sd_controller:sd1|bit_counter[6]        ; sd_controller:sd1|cmd_out[32]                   ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 2.812      ;
; -1.783 ; sd_controller:sd1|bit_counter[6]        ; sd_controller:sd1|cmd_out[33]                   ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 2.812      ;
; -1.783 ; sd_controller:sd1|bit_counter[6]        ; sd_controller:sd1|cmd_out[34]                   ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 2.812      ;
; -1.783 ; sd_controller:sd1|bit_counter[6]        ; sd_controller:sd1|cmd_out[35]                   ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 2.812      ;
; -1.783 ; sd_controller:sd1|bit_counter[6]        ; sd_controller:sd1|cmd_out[36]                   ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 2.812      ;
; -1.783 ; sd_controller:sd1|bit_counter[6]        ; sd_controller:sd1|cmd_out[37]                   ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 2.812      ;
; -1.783 ; sd_controller:sd1|bit_counter[6]        ; sd_controller:sd1|cmd_out[38]                   ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 2.812      ;
; -1.783 ; sd_controller:sd1|bit_counter[6]        ; sd_controller:sd1|cmd_out[39]                   ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 2.812      ;
; -1.773 ; sd_controller:sd1|host_read_flag        ; sd_controller:sd1|bit_counter[4]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.660     ; 1.645      ;
; -1.773 ; sd_controller:sd1|host_read_flag        ; sd_controller:sd1|bit_counter[5]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.660     ; 1.645      ;
; -1.773 ; sd_controller:sd1|host_read_flag        ; sd_controller:sd1|bit_counter[6]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.660     ; 1.645      ;
; -1.773 ; sd_controller:sd1|host_read_flag        ; sd_controller:sd1|bit_counter[7]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.660     ; 1.645      ;
; -1.767 ; sd_controller:sd1|host_read_flag        ; sd_controller:sd1|byte_counter[9]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.657     ; 1.642      ;
; -1.765 ; sd_controller:sd1|host_read_flag        ; sd_controller:sd1|return_state.poll_cmd         ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.673     ; 1.624      ;
; -1.764 ; sd_controller:sd1|host_read_flag        ; sd_controller:sd1|return_state.cmd55            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.673     ; 1.623      ;
; -1.762 ; sd_controller:sd1|host_read_flag        ; sd_controller:sd1|return_state.cmd41            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.673     ; 1.621      ;
; -1.761 ; sd_controller:sd1|host_read_flag        ; sd_controller:sd1|return_state.write_block_init ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.673     ; 1.620      ;
; -1.759 ; sd_controller:sd1|host_read_flag        ; sd_controller:sd1|return_state.read_block_wait  ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.673     ; 1.618      ;
; -1.709 ; sd_controller:sd1|bit_counter[7]        ; sd_controller:sd1|cmd_out[25]                   ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 2.738      ;
; -1.709 ; sd_controller:sd1|bit_counter[7]        ; sd_controller:sd1|cmd_out[26]                   ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 2.738      ;
; -1.709 ; sd_controller:sd1|bit_counter[7]        ; sd_controller:sd1|cmd_out[27]                   ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 2.738      ;
; -1.709 ; sd_controller:sd1|bit_counter[7]        ; sd_controller:sd1|cmd_out[28]                   ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 2.738      ;
; -1.709 ; sd_controller:sd1|bit_counter[7]        ; sd_controller:sd1|cmd_out[29]                   ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 2.738      ;
; -1.709 ; sd_controller:sd1|bit_counter[7]        ; sd_controller:sd1|cmd_out[30]                   ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 2.738      ;
; -1.709 ; sd_controller:sd1|bit_counter[7]        ; sd_controller:sd1|cmd_out[31]                   ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 2.738      ;
; -1.709 ; sd_controller:sd1|bit_counter[7]        ; sd_controller:sd1|cmd_out[32]                   ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 2.738      ;
; -1.709 ; sd_controller:sd1|bit_counter[7]        ; sd_controller:sd1|cmd_out[33]                   ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 2.738      ;
; -1.709 ; sd_controller:sd1|bit_counter[7]        ; sd_controller:sd1|cmd_out[34]                   ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 2.738      ;
; -1.709 ; sd_controller:sd1|bit_counter[7]        ; sd_controller:sd1|cmd_out[35]                   ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 2.738      ;
; -1.709 ; sd_controller:sd1|bit_counter[7]        ; sd_controller:sd1|cmd_out[36]                   ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 2.738      ;
; -1.709 ; sd_controller:sd1|bit_counter[7]        ; sd_controller:sd1|cmd_out[37]                   ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 2.738      ;
; -1.709 ; sd_controller:sd1|bit_counter[7]        ; sd_controller:sd1|cmd_out[38]                   ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 2.738      ;
; -1.709 ; sd_controller:sd1|bit_counter[7]        ; sd_controller:sd1|cmd_out[39]                   ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 2.738      ;
; -1.700 ; sd_controller:sd1|host_read_flag        ; sd_controller:sd1|byte_counter[0]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.657     ; 1.575      ;
; -1.700 ; sd_controller:sd1|host_read_flag        ; sd_controller:sd1|byte_counter[1]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.657     ; 1.575      ;
; -1.700 ; sd_controller:sd1|host_read_flag        ; sd_controller:sd1|byte_counter[2]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.657     ; 1.575      ;
; -1.700 ; sd_controller:sd1|host_read_flag        ; sd_controller:sd1|byte_counter[3]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.657     ; 1.575      ;
; -1.700 ; sd_controller:sd1|host_read_flag        ; sd_controller:sd1|byte_counter[4]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.657     ; 1.575      ;
; -1.700 ; sd_controller:sd1|host_read_flag        ; sd_controller:sd1|byte_counter[5]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.657     ; 1.575      ;
; -1.700 ; sd_controller:sd1|host_read_flag        ; sd_controller:sd1|byte_counter[6]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.657     ; 1.575      ;
; -1.700 ; sd_controller:sd1|host_read_flag        ; sd_controller:sd1|byte_counter[7]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.657     ; 1.575      ;
; -1.700 ; sd_controller:sd1|host_read_flag        ; sd_controller:sd1|byte_counter[8]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.657     ; 1.575      ;
; -1.699 ; sd_controller:sd1|bit_counter[3]        ; sd_controller:sd1|cmd_out[25]                   ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 2.728      ;
; -1.699 ; sd_controller:sd1|bit_counter[3]        ; sd_controller:sd1|cmd_out[26]                   ; sdClock          ; sdClock     ; 1.000        ; -0.003     ; 2.728      ;
+--------+-----------------------------------------+-------------------------------------------------+------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'serialClkCount[15]'                                                                                                       ;
+--------+------------------------+-------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                       ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-------------------------------+--------------+--------------------+--------------+------------+------------+
; -2.000 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBuffer[6]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.608     ; 1.924      ;
; -2.000 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBuffer[5]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.608     ; 1.924      ;
; -2.000 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBuffer[4]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.608     ; 1.924      ;
; -2.000 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBuffer[3]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.608     ; 1.924      ;
; -2.000 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBuffer[2]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.608     ; 1.924      ;
; -2.000 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBuffer[1]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.608     ; 1.924      ;
; -2.000 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBuffer[0]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.608     ; 1.924      ;
; -1.973 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~94  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.591     ; 1.914      ;
; -1.973 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~95  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.591     ; 1.914      ;
; -1.946 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~83  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.592     ; 1.886      ;
; -1.946 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~82  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.592     ; 1.886      ;
; -1.946 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~78  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.592     ; 1.886      ;
; -1.946 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~77  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.592     ; 1.886      ;
; -1.946 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~81  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.592     ; 1.886      ;
; -1.946 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~79  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.592     ; 1.886      ;
; -1.946 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~84  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.592     ; 1.886      ;
; -1.946 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~80  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.592     ; 1.886      ;
; -1.944 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~50  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.588     ; 1.888      ;
; -1.944 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~46  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.588     ; 1.888      ;
; -1.944 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~52  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.588     ; 1.888      ;
; -1.944 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~48  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.588     ; 1.888      ;
; -1.943 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~107 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.592     ; 1.883      ;
; -1.943 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~106 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.592     ; 1.883      ;
; -1.943 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~102 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.592     ; 1.883      ;
; -1.943 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~101 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.592     ; 1.883      ;
; -1.943 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~105 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.592     ; 1.883      ;
; -1.943 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~103 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.592     ; 1.883      ;
; -1.943 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~108 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.592     ; 1.883      ;
; -1.943 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~104 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.592     ; 1.883      ;
; -1.937 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~109 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.589     ; 1.880      ;
; -1.937 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~111 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.589     ; 1.880      ;
; -1.936 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~67  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.592     ; 1.876      ;
; -1.936 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~66  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.592     ; 1.876      ;
; -1.936 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~62  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.592     ; 1.876      ;
; -1.936 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~61  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.592     ; 1.876      ;
; -1.936 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~65  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.592     ; 1.876      ;
; -1.936 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~63  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.592     ; 1.876      ;
; -1.936 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~68  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.592     ; 1.876      ;
; -1.936 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~64  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.592     ; 1.876      ;
; -1.931 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~139 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.590     ; 1.873      ;
; -1.931 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~138 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.590     ; 1.873      ;
; -1.931 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~134 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.590     ; 1.873      ;
; -1.931 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~133 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.590     ; 1.873      ;
; -1.931 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~137 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.590     ; 1.873      ;
; -1.931 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~135 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.590     ; 1.873      ;
; -1.931 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~140 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.590     ; 1.873      ;
; -1.931 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~136 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.590     ; 1.873      ;
; -1.930 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~28  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.597     ; 1.865      ;
; -1.929 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~75  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.592     ; 1.869      ;
; -1.929 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~74  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.592     ; 1.869      ;
; -1.929 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~70  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.592     ; 1.869      ;
; -1.929 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~69  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.592     ; 1.869      ;
; -1.929 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~73  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.592     ; 1.869      ;
; -1.929 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~71  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.592     ; 1.869      ;
; -1.929 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~76  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.592     ; 1.869      ;
; -1.929 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~72  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.592     ; 1.869      ;
; -1.922 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~43  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.596     ; 1.858      ;
; -1.922 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~42  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.596     ; 1.858      ;
; -1.922 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~38  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.596     ; 1.858      ;
; -1.922 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~37  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.596     ; 1.858      ;
; -1.922 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~41  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.596     ; 1.858      ;
; -1.922 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~39  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.596     ; 1.858      ;
; -1.922 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~44  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.596     ; 1.858      ;
; -1.922 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~40  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.596     ; 1.858      ;
; -1.917 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~35  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.597     ; 1.852      ;
; -1.917 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~34  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.597     ; 1.852      ;
; -1.917 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~30  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.597     ; 1.852      ;
; -1.917 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~29  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.597     ; 1.852      ;
; -1.917 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~33  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.597     ; 1.852      ;
; -1.917 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~31  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.597     ; 1.852      ;
; -1.917 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~36  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.597     ; 1.852      ;
; -1.917 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~32  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.597     ; 1.852      ;
; -1.894 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~99  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.592     ; 1.834      ;
; -1.894 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~98  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.592     ; 1.834      ;
; -1.894 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~93  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.592     ; 1.834      ;
; -1.894 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~97  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.592     ; 1.834      ;
; -1.894 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~100 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.592     ; 1.834      ;
; -1.894 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~96  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.592     ; 1.834      ;
; -1.893 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBuffer[6]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.627     ; 1.798      ;
; -1.893 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBuffer[5]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.627     ; 1.798      ;
; -1.893 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBuffer[4]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.627     ; 1.798      ;
; -1.893 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBuffer[3]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.627     ; 1.798      ;
; -1.893 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBuffer[2]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.627     ; 1.798      ;
; -1.893 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBuffer[1]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.627     ; 1.798      ;
; -1.893 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBuffer[0]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.627     ; 1.798      ;
; -1.890 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~59  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.592     ; 1.830      ;
; -1.890 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~58  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.592     ; 1.830      ;
; -1.890 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~54  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.592     ; 1.830      ;
; -1.890 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~53  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.592     ; 1.830      ;
; -1.890 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~57  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.592     ; 1.830      ;
; -1.890 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~55  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.592     ; 1.830      ;
; -1.890 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~60  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.592     ; 1.830      ;
; -1.890 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~56  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.592     ; 1.830      ;
; -1.881 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~131 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.591     ; 1.822      ;
; -1.881 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~130 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.591     ; 1.822      ;
; -1.881 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~126 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.591     ; 1.822      ;
; -1.881 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~125 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.591     ; 1.822      ;
; -1.881 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~129 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.591     ; 1.822      ;
; -1.881 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~127 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.591     ; 1.822      ;
; -1.881 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~132 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.591     ; 1.822      ;
+--------+------------------------+-------------------------------+--------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'T80s:cpu1|IORQ_n'                                                                                                                                    ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+
; -1.669 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.030     ; 1.671      ;
; -1.570 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[6]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.030     ; 1.572      ;
; -1.559 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[6]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.989     ; 1.602      ;
; -1.501 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.019     ; 1.514      ;
; -1.494 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.071     ; 1.455      ;
; -1.486 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.042     ; 1.476      ;
; -1.484 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.001     ; 1.515      ;
; -1.466 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[4]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.030     ; 1.468      ;
; -1.454 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[5]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.030     ; 1.456      ;
; -1.452 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -1.024     ; 0.960      ;
; -1.441 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[4]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.989     ; 1.484      ;
; -1.431 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|host_read_flag       ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; -0.618     ; 1.345      ;
; -1.415 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[5]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.989     ; 1.458      ;
; -1.411 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[3]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.030     ; 1.413      ;
; -1.404 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[2]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.989     ; 1.447      ;
; -1.397 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[2]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.030     ; 1.399      ;
; -1.390 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.030     ; 1.392      ;
; -1.378 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.060     ; 1.350      ;
; -1.375 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[3]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.989     ; 1.418      ;
; -1.370 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -1.006     ; 0.896      ;
; -1.361 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.302     ; 2.091      ;
; -1.337 ; SBCTextDisplayRGB:io2|controlReg[5]    ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -1.024     ; 0.845      ;
; -1.300 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.298     ; 2.034      ;
; -1.293 ; SBCTextDisplayRGB:io2|controlReg[6]    ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -1.024     ; 0.801      ;
; -1.288 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.989     ; 1.331      ;
; -1.288 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.989     ; 1.331      ;
; -1.274 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.060     ; 1.246      ;
; -1.267 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.071     ; 1.228      ;
; -1.233 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.302     ; 1.963      ;
; -1.226 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.291     ; 1.967      ;
; -1.226 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.291     ; 1.967      ;
; -1.211 ; SBCTextDisplayRGB:io2|controlReg[7]    ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -1.029     ; 0.714      ;
; -1.180 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.298     ; 1.914      ;
; -1.178 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[5]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.298     ; 1.912      ;
; -1.174 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.071     ; 1.135      ;
; -1.174 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[5]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.298     ; 1.908      ;
; -1.165 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.030     ; 1.167      ;
; -1.165 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.030     ; 1.167      ;
; -1.143 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[3]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.291     ; 1.884      ;
; -1.131 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[3]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.291     ; 1.872      ;
; -1.130 ; T80s:cpu1|T80:u0|A[0]                  ; n_RomActive                            ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; -0.932     ; 0.730      ;
; -1.108 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[2]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.291     ; 1.849      ;
; -1.095 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[6]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.302     ; 1.825      ;
; -1.086 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.071     ; 1.047      ;
; -1.066 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[2]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.291     ; 1.807      ;
; -1.064 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.289     ; 1.807      ;
; -1.064 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.289     ; 1.807      ;
; -1.064 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.289     ; 1.807      ;
; -1.064 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.289     ; 1.807      ;
; -1.064 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.289     ; 1.807      ;
; -1.064 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.289     ; 1.807      ;
; -1.061 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[6]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.302     ; 1.791      ;
; -1.045 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[4]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.298     ; 1.779      ;
; -1.017 ; bufferedUART:io1|txByteWritten         ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -0.281     ; 1.268      ;
; -1.009 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[29]          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.188      ; 1.729      ;
; -1.001 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.289     ; 1.744      ;
; -1.001 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.289     ; 1.744      ;
; -1.001 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.289     ; 1.744      ;
; -1.001 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.289     ; 1.744      ;
; -1.001 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.289     ; 1.744      ;
; -1.001 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.289     ; 1.744      ;
; -0.994 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.289     ; 1.737      ;
; -0.994 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.289     ; 1.737      ;
; -0.994 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.289     ; 1.737      ;
; -0.994 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.289     ; 1.737      ;
; -0.994 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.289     ; 1.737      ;
; -0.994 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.289     ; 1.737      ;
; -0.987 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dispByteLatch[1] ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.319      ; 1.838      ;
; -0.980 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.289     ; 1.723      ;
; -0.980 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.289     ; 1.723      ;
; -0.980 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.289     ; 1.723      ;
; -0.980 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.289     ; 1.723      ;
; -0.980 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.289     ; 1.723      ;
; -0.980 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.289     ; 1.723      ;
; -0.973 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[4]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.298     ; 1.707      ;
; -0.964 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[9]           ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.174      ; 1.670      ;
; -0.964 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[10]          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.174      ; 1.670      ;
; -0.964 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[11]          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.174      ; 1.670      ;
; -0.964 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[12]          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.174      ; 1.670      ;
; -0.964 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[13]          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.174      ; 1.670      ;
; -0.964 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[14]          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.174      ; 1.670      ;
; -0.964 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[15]          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.174      ; 1.670      ;
; -0.964 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[16]          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.174      ; 1.670      ;
; -0.949 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.042     ; 0.939      ;
; -0.929 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.302     ; 1.659      ;
; -0.924 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.289     ; 1.667      ;
; -0.924 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.289     ; 1.667      ;
; -0.924 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.289     ; 1.667      ;
; -0.924 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.289     ; 1.667      ;
; -0.924 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.289     ; 1.667      ;
; -0.924 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.289     ; 1.667      ;
; -0.911 ; T80s:cpu1|T80:u0|DO[5]                 ; sd_controller:sd1|block_read           ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.139      ; 1.582      ;
; -0.911 ; T80s:cpu1|T80:u0|DO[5]                 ; sd_controller:sd1|block_write          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.139      ; 1.582      ;
; -0.901 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[17]          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.187      ; 1.620      ;
; -0.901 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[18]          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.187      ; 1.620      ;
; -0.901 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[19]          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.187      ; 1.620      ;
; -0.901 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[20]          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.187      ; 1.620      ;
; -0.901 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[21]          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.187      ; 1.620      ;
; -0.901 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[22]          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.187      ; 1.620      ;
; -0.901 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[23]          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.187      ; 1.620      ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                              ;
+--------+-----------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                                                                                                                ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; -1.225 ; serialClkCount[15]    ; serialClkCount[15]                                                                                                     ; serialClkCount[15] ; clk         ; 0.000        ; 1.406      ; 0.474      ;
; -0.725 ; serialClkCount[15]    ; serialClkCount[15]                                                                                                     ; serialClkCount[15] ; clk         ; -0.500       ; 1.406      ; 0.474      ;
; -0.461 ; T80s:cpu1|T80:u0|A[1] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a3~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.944      ; 0.621      ;
; -0.460 ; T80s:cpu1|IORQ_n      ; OUT_LATCH:latchLED|Q_tmp[0]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.436      ; 1.269      ;
; -0.460 ; T80s:cpu1|IORQ_n      ; OUT_LATCH:latchLED|Q_tmp[1]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.436      ; 1.269      ;
; -0.460 ; T80s:cpu1|IORQ_n      ; OUT_LATCH:latchLED|Q_tmp[2]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.436      ; 1.269      ;
; -0.460 ; T80s:cpu1|IORQ_n      ; OUT_LATCH:latchLED|Q_tmp[3]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.436      ; 1.269      ;
; -0.460 ; T80s:cpu1|IORQ_n      ; OUT_LATCH:latchLED|Q_tmp[4]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.436      ; 1.269      ;
; -0.460 ; T80s:cpu1|IORQ_n      ; OUT_LATCH:latchLED|Q_tmp[5]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.436      ; 1.269      ;
; -0.460 ; T80s:cpu1|IORQ_n      ; OUT_LATCH:latchLED|Q_tmp[6]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.436      ; 1.269      ;
; -0.460 ; T80s:cpu1|IORQ_n      ; OUT_LATCH:latchLED|Q_tmp[7]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.436      ; 1.269      ;
; -0.451 ; T80s:cpu1|IORQ_n      ; OUT_LATCH:latchIO|Q_tmp[0]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.436      ; 1.278      ;
; -0.451 ; T80s:cpu1|IORQ_n      ; OUT_LATCH:latchIO|Q_tmp[1]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.436      ; 1.278      ;
; -0.451 ; T80s:cpu1|IORQ_n      ; OUT_LATCH:latchIO|Q_tmp[2]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.436      ; 1.278      ;
; -0.451 ; T80s:cpu1|IORQ_n      ; OUT_LATCH:latchIO|Q_tmp[3]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.436      ; 1.278      ;
; -0.451 ; T80s:cpu1|IORQ_n      ; OUT_LATCH:latchIO|Q_tmp[4]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.436      ; 1.278      ;
; -0.451 ; T80s:cpu1|IORQ_n      ; OUT_LATCH:latchIO|Q_tmp[5]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.436      ; 1.278      ;
; -0.451 ; T80s:cpu1|IORQ_n      ; OUT_LATCH:latchIO|Q_tmp[6]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.436      ; 1.278      ;
; -0.451 ; T80s:cpu1|IORQ_n      ; OUT_LATCH:latchIO|Q_tmp[7]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.436      ; 1.278      ;
; -0.362 ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a3~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.944      ; 0.720      ;
; -0.341 ; T80s:cpu1|T80:u0|A[5] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 0.946      ; 0.743      ;
; -0.332 ; T80s:cpu1|T80:u0|A[5] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg5 ; cpuClock           ; clk         ; 0.000        ; 0.940      ; 0.746      ;
; -0.332 ; T80s:cpu1|T80:u0|A[7] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 0.808      ; 0.614      ;
; -0.323 ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 0.812      ; 0.627      ;
; -0.319 ; T80s:cpu1|T80:u0|A[7] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg7 ; cpuClock           ; clk         ; 0.000        ; 0.812      ; 0.631      ;
; -0.308 ; T80s:cpu1|T80:u0|A[6] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg6 ; cpuClock           ; clk         ; 0.000        ; 0.812      ; 0.642      ;
; -0.284 ; T80s:cpu1|T80:u0|A[1] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.930      ; 0.784      ;
; -0.281 ; T80s:cpu1|T80:u0|A[3] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.761      ; 0.618      ;
; -0.244 ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.946      ; 0.840      ;
; -0.237 ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 0.948      ; 0.849      ;
; -0.235 ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 0.940      ; 0.843      ;
; -0.215 ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.936      ; 0.859      ;
; -0.205 ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a3~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.816      ; 0.749      ;
; -0.197 ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.930      ; 0.871      ;
; -0.196 ; T80s:cpu1|T80:u0|A[7] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a3~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 0.816      ; 0.758      ;
; -0.195 ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 0.820      ; 0.763      ;
; -0.193 ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.818      ; 0.763      ;
; -0.193 ; T80s:cpu1|T80:u0|A[6] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a3~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.816      ; 0.761      ;
; -0.189 ; T80s:cpu1|T80:u0|A[1] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.936      ; 0.885      ;
; -0.185 ; T80s:cpu1|T80:u0|A[5] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg5 ; cpuClock           ; clk         ; 0.000        ; 0.948      ; 0.901      ;
; -0.182 ; T80s:cpu1|T80:u0|A[6] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.808      ; 0.764      ;
; -0.181 ; T80s:cpu1|T80:u0|A[6] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg6 ; cpuClock           ; clk         ; 0.000        ; 0.820      ; 0.777      ;
; -0.180 ; T80s:cpu1|T80:u0|A[6] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.818      ; 0.776      ;
; -0.176 ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.916      ; 0.878      ;
; -0.172 ; T80s:cpu1|T80:u0|A[7] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg7 ; cpuClock           ; clk         ; 0.000        ; 0.820      ; 0.786      ;
; -0.162 ; T80s:cpu1|T80:u0|A[7] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 0.802      ; 0.778      ;
; -0.154 ; T80s:cpu1|T80:u0|A[3] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.775      ; 0.759      ;
; -0.144 ; T80s:cpu1|T80:u0|A[1] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.916      ; 0.910      ;
; -0.144 ; T80s:cpu1|T80:u0|A[3] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a6~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.760      ; 0.754      ;
; -0.143 ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.788      ; 0.783      ;
; -0.134 ; T80s:cpu1|T80:u0|A[7] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 0.788      ; 0.792      ;
; -0.131 ; T80s:cpu1|T80:u0|A[3] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a3~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.789      ; 0.796      ;
; -0.122 ; T80s:cpu1|T80:u0|A[1] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.932      ; 0.948      ;
; -0.118 ; T80s:cpu1|T80:u0|A[7] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a6~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 0.787      ; 0.807      ;
; -0.116 ; T80s:cpu1|T80:u0|A[1] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a6~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.915      ; 0.937      ;
; -0.093 ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.808      ; 0.853      ;
; -0.069 ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.802      ; 0.871      ;
; -0.058 ; T80s:cpu1|T80:u0|A[3] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 0.785      ; 0.865      ;
; -0.047 ; T80s:cpu1|T80:u0|A[1] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 0.940      ; 1.031      ;
; -0.041 ; T80s:cpu1|T80:u0|A[7] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 0.818      ; 0.915      ;
; -0.037 ; T80s:cpu1|T80:u0|A[6] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.802      ; 0.903      ;
; -0.027 ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a6~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.915      ; 1.026      ;
; -0.024 ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 0.928      ; 1.042      ;
; -0.019 ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a9~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.936      ; 1.055      ;
; -0.019 ; T80s:cpu1|T80:u0|A[1] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 0.948      ; 1.067      ;
; -0.014 ; T80s:cpu1|T80:u0|A[3] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.791      ; 0.915      ;
; -0.013 ; T80s:cpu1|T80:u0|A[1] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.946      ; 1.071      ;
; -0.010 ; T80s:cpu1|T80:u0|A[3] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.781      ; 0.909      ;
; -0.006 ; T80s:cpu1|T80:u0|A[3] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 0.773      ; 0.905      ;
; -0.004 ; T80s:cpu1|T80:u0|A[6] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.788      ; 0.922      ;
; -0.003 ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a6~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.787      ; 0.922      ;
; 0.000  ; T80s:cpu1|T80:u0|A[5] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg5 ; cpuClock           ; clk         ; 0.000        ; 0.924      ; 1.062      ;
; 0.000  ; T80s:cpu1|T80:u0|A[5] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 0.929      ; 1.067      ;
; 0.002  ; T80s:cpu1|T80:u0|A[5] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 0.936      ; 1.076      ;
; 0.003  ; T80s:cpu1|T80:u0|A[6] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg6 ; cpuClock           ; clk         ; 0.000        ; 0.800      ; 0.941      ;
; 0.003  ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 0.924      ; 1.065      ;
; 0.006  ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 0.800      ; 0.944      ;
; 0.007  ; T80s:cpu1|T80:u0|A[5] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg5 ; cpuClock           ; clk         ; 0.000        ; 0.932      ; 1.077      ;
; 0.007  ; T80s:cpu1|T80:u0|A[3] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 0.793      ; 0.938      ;
; 0.008  ; T80s:cpu1|T80:u0|A[7] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 0.804      ; 0.950      ;
; 0.008  ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.804      ; 0.950      ;
; 0.008  ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.929      ; 1.075      ;
; 0.010  ; T80s:cpu1|T80:u0|A[6] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a6~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.787      ; 0.935      ;
; 0.010  ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a9~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.808      ; 0.956      ;
; 0.011  ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 0.932      ; 1.081      ;
; 0.016  ; T80s:cpu1|T80:u0|A[7] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a9~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 0.808      ; 0.962      ;
; 0.020  ; T80s:cpu1|T80:u0|A[7] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 0.810      ; 0.968      ;
; 0.040  ; T80s:cpu1|IORQ_n      ; OUT_LATCH:latchLED|Q_tmp[0]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; -0.500       ; 1.436      ; 1.269      ;
; 0.040  ; T80s:cpu1|IORQ_n      ; OUT_LATCH:latchLED|Q_tmp[1]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; -0.500       ; 1.436      ; 1.269      ;
; 0.040  ; T80s:cpu1|IORQ_n      ; OUT_LATCH:latchLED|Q_tmp[2]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; -0.500       ; 1.436      ; 1.269      ;
; 0.040  ; T80s:cpu1|IORQ_n      ; OUT_LATCH:latchLED|Q_tmp[3]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; -0.500       ; 1.436      ; 1.269      ;
; 0.040  ; T80s:cpu1|IORQ_n      ; OUT_LATCH:latchLED|Q_tmp[4]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; -0.500       ; 1.436      ; 1.269      ;
; 0.040  ; T80s:cpu1|IORQ_n      ; OUT_LATCH:latchLED|Q_tmp[5]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; -0.500       ; 1.436      ; 1.269      ;
; 0.040  ; T80s:cpu1|IORQ_n      ; OUT_LATCH:latchLED|Q_tmp[6]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; -0.500       ; 1.436      ; 1.269      ;
; 0.040  ; T80s:cpu1|IORQ_n      ; OUT_LATCH:latchLED|Q_tmp[7]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; -0.500       ; 1.436      ; 1.269      ;
; 0.049  ; T80s:cpu1|IORQ_n      ; OUT_LATCH:latchIO|Q_tmp[0]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; -0.500       ; 1.436      ; 1.278      ;
; 0.049  ; T80s:cpu1|IORQ_n      ; OUT_LATCH:latchIO|Q_tmp[1]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; -0.500       ; 1.436      ; 1.278      ;
; 0.049  ; T80s:cpu1|IORQ_n      ; OUT_LATCH:latchIO|Q_tmp[2]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; -0.500       ; 1.436      ; 1.278      ;
; 0.049  ; T80s:cpu1|IORQ_n      ; OUT_LATCH:latchIO|Q_tmp[3]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; -0.500       ; 1.436      ; 1.278      ;
; 0.049  ; T80s:cpu1|IORQ_n      ; OUT_LATCH:latchIO|Q_tmp[4]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; -0.500       ; 1.436      ; 1.278      ;
+--------+-----------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'T80s:cpu1|IORQ_n'                                                                                                                                       ;
+--------+----------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock       ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+
; -0.912 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteWritten  ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.280      ; 0.520      ;
; -0.815 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.030      ; 0.367      ;
; -0.815 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.030      ; 0.367      ;
; -0.815 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.030      ; 0.367      ;
; -0.805 ; bufferedUART:io1|txByteSent            ; bufferedUART:io1|txByteWritten         ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.000        ; 1.080      ; 0.427      ;
; -0.636 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[5]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.030      ; 0.546      ;
; -0.634 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[3]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.030      ; 0.548      ;
; -0.631 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[6]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.030      ; 0.551      ;
; -0.626 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[4]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.030      ; 0.556      ;
; -0.626 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[2]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.030      ; 0.556      ;
; -0.571 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.030      ; 0.611      ;
; -0.543 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.030      ; 0.639      ;
; -0.399 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[3] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.266      ; 1.019      ;
; -0.399 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[0] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.266      ; 1.019      ;
; -0.399 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[2] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.266      ; 1.019      ;
; -0.399 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[5] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.266      ; 1.019      ;
; -0.399 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[7] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.266      ; 1.019      ;
; -0.399 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[4] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.266      ; 1.019      ;
; -0.399 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[6] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.266      ; 1.019      ;
; -0.371 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.071      ; 0.852      ;
; -0.370 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.071      ; 0.853      ;
; -0.356 ; SBCTextDisplayRGB:io2|kbBuffer~64      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 1.311      ; 0.607      ;
; -0.346 ; SBCTextDisplayRGB:io2|kbBuffer~65      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 1.311      ; 0.617      ;
; -0.299 ; SBCTextDisplayRGB:io2|kbBuffer~63      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 1.311      ; 0.664      ;
; -0.293 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.989      ; 0.848      ;
; -0.281 ; SBCTextDisplayRGB:io2|kbInPointer[2]   ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 1.311      ; 0.682      ;
; -0.281 ; SBCTextDisplayRGB:io2|kbInPointer[2]   ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 1.311      ; 0.682      ;
; -0.273 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[1] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.267      ; 1.146      ;
; -0.263 ; SBCTextDisplayRGB:io2|kbBuffer~62      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 1.311      ; 0.700      ;
; -0.262 ; sd_controller:sd1|sd_write_flag        ; sd_controller:sd1|host_write_flag      ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 1.152      ; 0.542      ;
; -0.245 ; SBCTextDisplayRGB:io2|kbBuffer~35      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 1.309      ; 0.716      ;
; -0.231 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.018      ; 0.939      ;
; -0.216 ; SBCTextDisplayRGB:io2|kbBuffer~47      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 1.295      ; 0.731      ;
; -0.203 ; SBCTextDisplayRGB:io2|kbBuffer~33      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 1.297      ; 0.746      ;
; -0.198 ; SBCTextDisplayRGB:io2|kbBuffer~37      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 1.309      ; 0.763      ;
; -0.198 ; SBCTextDisplayRGB:io2|kbBuffer~34      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 1.309      ; 0.763      ;
; -0.184 ; SBCTextDisplayRGB:io2|kbBuffer~58      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 1.311      ; 0.779      ;
; -0.157 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[5]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.030      ; 1.025      ;
; -0.148 ; SBCTextDisplayRGB:io2|kbBuffer~29      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 1.307      ; 0.811      ;
; -0.146 ; SBCTextDisplayRGB:io2|kbBuffer~52      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 1.307      ; 0.813      ;
; -0.142 ; SBCTextDisplayRGB:io2|kbBuffer~28      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 1.307      ; 0.817      ;
; -0.138 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[4]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.071      ; 1.085      ;
; -0.128 ; SBCTextDisplayRGB:io2|kbBuffer~56      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 1.311      ; 0.835      ;
; -0.109 ; SBCTextDisplayRGB:io2|kbBuffer~31      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 1.305      ; 0.848      ;
; -0.104 ; SBCTextDisplayRGB:io2|kbBuffer~43      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 1.310      ; 0.858      ;
; -0.099 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.059      ; 1.112      ;
; -0.097 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[3]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.030      ; 1.085      ;
; -0.075 ; SBCTextDisplayRGB:io2|kbBuffer~30      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 1.307      ; 0.884      ;
; -0.072 ; SBCTextDisplayRGB:io2|kbBuffer~44      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 1.310      ; 0.890      ;
; -0.072 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[5]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.071      ; 1.151      ;
; -0.066 ; sd_controller:sd1|block_read           ; sd_controller:sd1|block_read           ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.281      ; 0.367      ;
; -0.066 ; sd_controller:sd1|block_write          ; sd_controller:sd1|block_write          ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.281      ; 0.367      ;
; -0.065 ; SBCTextDisplayRGB:io2|kbBuffer~60      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 1.270      ; 0.857      ;
; -0.030 ; SBCTextDisplayRGB:io2|kbBuffer~32      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 1.268      ; 0.890      ;
; -0.029 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[6]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.071      ; 1.194      ;
; -0.029 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[3]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.071      ; 1.194      ;
; -0.024 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.018      ; 1.146      ;
; -0.018 ; SBCTextDisplayRGB:io2|kbBuffer~42      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 1.310      ; 0.944      ;
; -0.017 ; SBCTextDisplayRGB:io2|kbBuffer~41      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 1.310      ; 0.945      ;
; -0.017 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[2]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.030      ; 1.165      ;
; -0.015 ; SBCTextDisplayRGB:io2|kbInPointer[1]   ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 1.311      ; 0.948      ;
; -0.015 ; SBCTextDisplayRGB:io2|kbInPointer[1]   ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 1.311      ; 0.948      ;
; -0.011 ; SBCTextDisplayRGB:io2|kbBuffer~50      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 1.307      ; 0.948      ;
; -0.008 ; SBCTextDisplayRGB:io2|kbBuffer~51      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 1.307      ; 0.951      ;
; -0.006 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.989      ; 1.135      ;
; 0.002  ; SBCTextDisplayRGB:io2|kbBuffer~57      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 1.311      ; 0.965      ;
; 0.005  ; bufferedUART:io1|rxBuffer~127          ; bufferedUART:io1|dataOut[2]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.083      ; 0.740      ;
; 0.008  ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[2]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.071      ; 1.231      ;
; 0.037  ; SBCTextDisplayRGB:io2|kbBuffer~49      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 1.307      ; 0.996      ;
; 0.043  ; SBCTextDisplayRGB:io2|kbBuffer~12      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 1.298      ; 0.993      ;
; 0.045  ; SBCTextDisplayRGB:io2|kbBuffer~21      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 1.309      ; 1.006      ;
; 0.049  ; bufferedUART:io1|rxBuffer~72           ; bufferedUART:io1|dataOut[3]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.084      ; 0.785      ;
; 0.053  ; SBCTextDisplayRGB:io2|kbBuffer~13      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 1.310      ; 1.015      ;
; 0.066  ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[4]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.030      ; 1.248      ;
; 0.074  ; SBCTextDisplayRGB:io2|kbBuffer~36      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 1.309      ; 1.035      ;
; 0.077  ; SBCTextDisplayRGB:io2|kbBuffer~48      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 1.307      ; 1.036      ;
; 0.083  ; sd_controller:sd1|sd_read_flag         ; sd_controller:sd1|host_read_flag       ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 0.668      ; 0.403      ;
; 0.086  ; SBCTextDisplayRGB:io2|kbBuffer~23      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 1.309      ; 1.047      ;
; 0.087  ; SBCTextDisplayRGB:io2|kbInPointer[1]   ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 1.270      ; 1.009      ;
; 0.087  ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.289      ; 0.528      ;
; 0.087  ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.989      ; 1.228      ;
; 0.088  ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.289      ; 0.529      ;
; 0.088  ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.289      ; 0.529      ;
; 0.089  ; bufferedUART:io1|rxBuffer~75           ; bufferedUART:io1|dataOut[6]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.073      ; 0.814      ;
; 0.090  ; SBCTextDisplayRGB:io2|kbBuffer~55      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 1.311      ; 1.053      ;
; 0.094  ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.000      ; 1.246      ;
; 0.099  ; bufferedUART:io1|rxBuffer~41           ; bufferedUART:io1|dataOut[4]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.081      ; 0.832      ;
; 0.099  ; bufferedUART:io1|rxBuffer~111          ; bufferedUART:io1|dataOut[2]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.081      ; 0.832      ;
; 0.101  ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.289      ; 0.542      ;
; 0.102  ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.289      ; 0.543      ;
; 0.103  ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.289      ; 0.544      ;
; 0.105  ; SBCTextDisplayRGB:io2|kbInPointer[0]   ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 1.311      ; 1.068      ;
; 0.105  ; SBCTextDisplayRGB:io2|kbInPointer[0]   ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 1.311      ; 1.068      ;
; 0.108  ; SBCTextDisplayRGB:io2|kbBuffer~22      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 1.309      ; 1.069      ;
; 0.112  ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.859      ; 1.123      ;
; 0.118  ; SBCTextDisplayRGB:io2|kbBuffer~61      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 1.299      ; 1.069      ;
; 0.123  ; bufferedUART:io1|rxBuffer~57           ; bufferedUART:io1|dataOut[4]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.077      ; 0.852      ;
; 0.132  ; SBCTextDisplayRGB:io2|kbBuffer~18      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 1.268      ; 1.052      ;
; 0.132  ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[6]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.030      ; 1.314      ;
; 0.137  ; SBCTextDisplayRGB:io2|kbBuffer~40      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 1.298      ; 1.087      ;
+--------+----------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'cpuClock'                                                                                                                 ;
+--------+----------------------------+-----------------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                     ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------------+------------------+-------------+--------------+------------+------------+
; -0.432 ; T80s:cpu1|IORQ_n           ; T80s:cpu1|DI_Reg[5]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.854      ; 1.715      ;
; -0.380 ; T80s:cpu1|IORQ_n           ; T80s:cpu1|DI_Reg[3]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.859      ; 1.772      ;
; -0.378 ; T80s:cpu1|IORQ_n           ; T80s:cpu1|DI_Reg[1]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.859      ; 1.774      ;
; -0.374 ; T80s:cpu1|IORQ_n           ; T80s:cpu1|DI_Reg[0]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.859      ; 1.778      ;
; -0.314 ; T80s:cpu1|IORQ_n           ; T80s:cpu1|DI_Reg[2]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.859      ; 1.838      ;
; -0.158 ; sd_controller:sd1|dout[5]  ; T80s:cpu1|DI_Reg[5]         ; sdClock          ; cpuClock    ; 0.000        ; 0.693      ; 0.687      ;
; -0.150 ; T80s:cpu1|IORQ_n           ; T80s:cpu1|T80:u0|IR[2]      ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.859      ; 2.002      ;
; -0.134 ; T80s:cpu1|IORQ_n           ; T80s:cpu1|DI_Reg[7]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.859      ; 2.018      ;
; -0.132 ; T80s:cpu1|IORQ_n           ; T80s:cpu1|T80:u0|IR[3]      ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.859      ; 2.020      ;
; -0.120 ; T80s:cpu1|IORQ_n           ; T80s:cpu1|T80:u0|IR[1]      ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.859      ; 2.032      ;
; -0.060 ; T80s:cpu1|T80:u0|A[1]      ; T80s:cpu1|DI_Reg[3]         ; cpuClock         ; cpuClock    ; 0.000        ; 1.297      ; 1.389      ;
; -0.058 ; T80s:cpu1|T80:u0|A[1]      ; T80s:cpu1|DI_Reg[1]         ; cpuClock         ; cpuClock    ; 0.000        ; 1.297      ; 1.391      ;
; -0.054 ; T80s:cpu1|T80:u0|A[1]      ; T80s:cpu1|DI_Reg[0]         ; cpuClock         ; cpuClock    ; 0.000        ; 1.297      ; 1.395      ;
; -0.028 ; T80s:cpu1|IORQ_n           ; T80s:cpu1|DI_Reg[6]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.859      ; 2.124      ;
; -0.003 ; T80s:cpu1|IORQ_n           ; T80s:cpu1|DI_Reg[4]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.852      ; 2.142      ;
; 0.004  ; T80s:cpu1|IORQ_n           ; T80s:cpu1|T80:u0|IR[0]      ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.854      ; 2.151      ;
; 0.006  ; T80s:cpu1|T80:u0|A[1]      ; T80s:cpu1|DI_Reg[2]         ; cpuClock         ; cpuClock    ; 0.000        ; 1.297      ; 1.455      ;
; 0.017  ; T80s:cpu1|IORQ_n           ; T80s:cpu1|T80:u0|IR[5]      ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.854      ; 2.164      ;
; 0.047  ; T80s:cpu1|T80:u0|A[2]      ; T80s:cpu1|DI_Reg[5]         ; cpuClock         ; cpuClock    ; 0.000        ; 1.164      ; 1.363      ;
; 0.068  ; T80s:cpu1|IORQ_n           ; T80s:cpu1|DI_Reg[5]         ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.854      ; 1.715      ;
; 0.104  ; T80s:cpu1|IORQ_n           ; T80s:cpu1|T80:u0|IR[7]      ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.859      ; 2.256      ;
; 0.113  ; sd_controller:sd1|dout[6]  ; T80s:cpu1|DI_Reg[6]         ; sdClock          ; cpuClock    ; 0.000        ; 0.698      ; 0.963      ;
; 0.116  ; T80s:cpu1|T80:u0|A[3]      ; T80s:cpu1|DI_Reg[5]         ; cpuClock         ; cpuClock    ; 0.000        ; 1.137      ; 1.405      ;
; 0.120  ; T80s:cpu1|IORQ_n           ; T80s:cpu1|DI_Reg[3]         ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.859      ; 1.772      ;
; 0.122  ; T80s:cpu1|IORQ_n           ; T80s:cpu1|DI_Reg[1]         ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.859      ; 1.774      ;
; 0.126  ; T80s:cpu1|IORQ_n           ; T80s:cpu1|DI_Reg[0]         ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.859      ; 1.778      ;
; 0.139  ; T80s:cpu1|IORQ_n           ; T80s:cpu1|T80:u0|IR[6]      ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.859      ; 2.291      ;
; 0.160  ; T80s:cpu1|IORQ_n           ; T80s:cpu1|T80:u0|IR[4]      ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.852      ; 2.305      ;
; 0.167  ; T80s:cpu1|T80:u0|A[2]      ; T80s:cpu1|DI_Reg[3]         ; cpuClock         ; cpuClock    ; 0.000        ; 1.169      ; 1.488      ;
; 0.169  ; T80s:cpu1|T80:u0|A[2]      ; T80s:cpu1|DI_Reg[1]         ; cpuClock         ; cpuClock    ; 0.000        ; 1.169      ; 1.490      ;
; 0.170  ; T80s:cpu1|T80:u0|A[1]      ; T80s:cpu1|T80:u0|IR[2]      ; cpuClock         ; cpuClock    ; 0.000        ; 1.297      ; 1.619      ;
; 0.173  ; T80s:cpu1|T80:u0|A[2]      ; T80s:cpu1|DI_Reg[0]         ; cpuClock         ; cpuClock    ; 0.000        ; 1.169      ; 1.494      ;
; 0.186  ; T80s:cpu1|IORQ_n           ; T80s:cpu1|DI_Reg[2]         ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.859      ; 1.838      ;
; 0.188  ; T80s:cpu1|T80:u0|A[1]      ; T80s:cpu1|T80:u0|IR[3]      ; cpuClock         ; cpuClock    ; 0.000        ; 1.297      ; 1.637      ;
; 0.200  ; T80s:cpu1|T80:u0|A[1]      ; T80s:cpu1|T80:u0|IR[1]      ; cpuClock         ; cpuClock    ; 0.000        ; 1.297      ; 1.649      ;
; 0.215  ; T80s:cpu1|T80:u0|Alternate ; T80s:cpu1|T80:u0|Alternate  ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|R[7]      ; T80s:cpu1|T80:u0|R[7]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|IntE_FF2  ; T80s:cpu1|T80:u0|IntE_FF2   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|BTR_r     ; T80s:cpu1|T80:u0|BTR_r      ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|Halt_FF   ; T80s:cpu1|T80:u0|Halt_FF    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|MCycle[0]  ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|TState[0] ; T80s:cpu1|T80:u0|TState[0]  ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|TState[1] ; T80s:cpu1|T80:u0|TState[1]  ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|TState[2] ; T80s:cpu1|T80:u0|TState[2]  ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.233  ; T80s:cpu1|T80:u0|A[2]      ; T80s:cpu1|DI_Reg[2]         ; cpuClock         ; cpuClock    ; 0.000        ; 1.169      ; 1.554      ;
; 0.242  ; T80s:cpu1|T80:u0|ACC[3]    ; T80s:cpu1|T80:u0|Ap[3]      ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.394      ;
; 0.243  ; T80s:cpu1|T80:u0|R[6]      ; T80s:cpu1|T80:u0|R[6]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.395      ;
; 0.243  ; T80s:cpu1|T80:u0|ACC[7]    ; T80s:cpu1|T80:u0|Ap[7]      ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.395      ;
; 0.246  ; T80s:cpu1|T80:u0|I[5]      ; T80s:cpu1|T80:u0|A[13]      ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.398      ;
; 0.247  ; T80s:cpu1|T80:u0|ACC[5]    ; T80s:cpu1|T80:u0|Ap[5]      ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.399      ;
; 0.262  ; T80s:cpu1|T80:u0|ACC[6]    ; T80s:cpu1|T80:u0|I[6]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.414      ;
; 0.280  ; sd_controller:sd1|dout[6]  ; T80s:cpu1|T80:u0|IR[6]      ; sdClock          ; cpuClock    ; 0.000        ; 0.698      ; 1.130      ;
; 0.283  ; sd_controller:sd1|dout[0]  ; T80s:cpu1|DI_Reg[0]         ; sdClock          ; cpuClock    ; 0.000        ; 0.722      ; 1.157      ;
; 0.290  ; sd_controller:sd1|dout[3]  ; T80s:cpu1|DI_Reg[3]         ; sdClock          ; cpuClock    ; 0.000        ; 0.698      ; 1.140      ;
; 0.291  ; sd_controller:sd1|dout[1]  ; T80s:cpu1|DI_Reg[1]         ; sdClock          ; cpuClock    ; 0.000        ; 0.722      ; 1.165      ;
; 0.291  ; sd_controller:sd1|dout[5]  ; T80s:cpu1|T80:u0|IR[5]      ; sdClock          ; cpuClock    ; 0.000        ; 0.693      ; 1.136      ;
; 0.296  ; sd_controller:sd1|dout[2]  ; T80s:cpu1|DI_Reg[2]         ; sdClock          ; cpuClock    ; 0.000        ; 0.722      ; 1.170      ;
; 0.324  ; T80s:cpu1|T80:u0|A[1]      ; T80s:cpu1|T80:u0|IR[0]      ; cpuClock         ; cpuClock    ; 0.000        ; 1.292      ; 1.768      ;
; 0.327  ; T80s:cpu1|T80:u0|F[3]      ; T80s:cpu1|T80:u0|Fp[3]      ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.479      ;
; 0.332  ; T80s:cpu1|T80:u0|ACC[0]    ; T80s:cpu1|T80:u0|Ap[0]      ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.484      ;
; 0.342  ; T80s:cpu1|T80:u0|TState[1] ; T80s:cpu1|T80:u0|TmpAddr[2] ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.494      ;
; 0.347  ; T80s:cpu1|T80:u0|TState[1] ; T80s:cpu1|T80:u0|TmpAddr[7] ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.499      ;
; 0.347  ; T80s:cpu1|T80:u0|TState[1] ; T80s:cpu1|T80:u0|TmpAddr[6] ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.499      ;
; 0.350  ; T80s:cpu1|IORQ_n           ; T80s:cpu1|T80:u0|IR[2]      ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.859      ; 2.002      ;
; 0.350  ; T80s:cpu1|T80:u0|ACC[6]    ; T80s:cpu1|T80:u0|Ap[6]      ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.502      ;
; 0.354  ; T80s:cpu1|T80:u0|A[3]      ; T80s:cpu1|DI_Reg[3]         ; cpuClock         ; cpuClock    ; 0.000        ; 1.142      ; 1.648      ;
; 0.356  ; T80s:cpu1|T80:u0|A[3]      ; T80s:cpu1|DI_Reg[1]         ; cpuClock         ; cpuClock    ; 0.000        ; 1.142      ; 1.650      ;
; 0.358  ; T80s:cpu1|T80:u0|R[0]      ; T80s:cpu1|T80:u0|R[0]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; T80s:cpu1|T80:u0|R[2]      ; T80s:cpu1|T80:u0|R[2]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.510      ;
; 0.359  ; T80s:cpu1|T80:u0|Ap[5]     ; T80s:cpu1|T80:u0|ACC[5]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.511      ;
; 0.360  ; T80s:cpu1|T80:u0|A[3]      ; T80s:cpu1|DI_Reg[0]         ; cpuClock         ; cpuClock    ; 0.000        ; 1.142      ; 1.654      ;
; 0.361  ; T80s:cpu1|T80:u0|R[4]      ; T80s:cpu1|T80:u0|R[4]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; T80s:cpu1|T80:u0|R[5]      ; T80s:cpu1|T80:u0|R[5]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.513      ;
; 0.364  ; T80s:cpu1|T80:u0|Ap[7]     ; T80s:cpu1|T80:u0|ACC[7]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.516      ;
; 0.366  ; T80s:cpu1|IORQ_n           ; T80s:cpu1|DI_Reg[7]         ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.859      ; 2.018      ;
; 0.367  ; T80s:cpu1|T80:u0|A[1]      ; T80s:cpu1|DI_Reg[6]         ; cpuClock         ; cpuClock    ; 0.000        ; 1.297      ; 1.816      ;
; 0.368  ; T80s:cpu1|IORQ_n           ; T80s:cpu1|T80:u0|IR[3]      ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.859      ; 2.020      ;
; 0.368  ; T80s:cpu1|T80:u0|Ap[4]     ; T80s:cpu1|T80:u0|ACC[4]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.520      ;
; 0.368  ; T80s:cpu1|T80:u0|I[7]      ; T80s:cpu1|T80:u0|A[15]      ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.520      ;
; 0.369  ; T80s:cpu1|T80:u0|R[1]      ; T80s:cpu1|T80:u0|R[1]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; T80s:cpu1|T80:u0|R[3]      ; T80s:cpu1|T80:u0|R[3]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.521      ;
; 0.377  ; T80s:cpu1|T80:u0|Ap[3]     ; T80s:cpu1|T80:u0|ACC[3]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.529      ;
; 0.378  ; T80s:cpu1|T80:u0|ACC[2]    ; T80s:cpu1|T80:u0|I[2]       ; cpuClock         ; cpuClock    ; 0.000        ; -0.008     ; 0.522      ;
; 0.380  ; T80s:cpu1|IORQ_n           ; T80s:cpu1|T80:u0|IR[1]      ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.859      ; 2.032      ;
; 0.389  ; T80s:cpu1|T80:u0|ACC[3]    ; T80s:cpu1|T80:u0|I[3]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.541      ;
; 0.390  ; T80s:cpu1|T80:u0|TState[0] ; T80s:cpu1|T80:u0|TState[2]  ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.542      ;
; 0.392  ; T80s:cpu1|T80:u0|TState[0] ; T80s:cpu1|T80:u0|TState[1]  ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.544      ;
; 0.396  ; T80s:cpu1|T80:u0|ACC[1]    ; T80s:cpu1|T80:u0|I[1]       ; cpuClock         ; cpuClock    ; 0.000        ; -0.008     ; 0.540      ;
; 0.396  ; T80s:cpu1|T80:u0|TState[1] ; T80s:cpu1|T80:u0|TState[2]  ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.548      ;
; 0.397  ; T80s:cpu1|T80:u0|A[2]      ; T80s:cpu1|T80:u0|IR[2]      ; cpuClock         ; cpuClock    ; 0.000        ; 1.169      ; 1.718      ;
; 0.398  ; T80s:cpu1|T80:u0|A[3]      ; T80s:cpu1|DI_Reg[2]         ; cpuClock         ; cpuClock    ; 0.000        ; 1.142      ; 1.692      ;
; 0.398  ; T80s:cpu1|T80:u0|TState[0] ; T80s:cpu1|T80:u0|TmpAddr[2] ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.550      ;
; 0.400  ; T80s:cpu1|T80:u0|TState[0] ; T80s:cpu1|T80:u0|TmpAddr[7] ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.552      ;
; 0.400  ; T80s:cpu1|T80:u0|TState[0] ; T80s:cpu1|T80:u0|TmpAddr[6] ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.552      ;
; 0.404  ; T80s:cpu1|T80:u0|ACC[0]    ; T80s:cpu1|T80:u0|I[0]       ; cpuClock         ; cpuClock    ; 0.000        ; -0.008     ; 0.548      ;
; 0.415  ; T80s:cpu1|T80:u0|A[2]      ; T80s:cpu1|T80:u0|IR[3]      ; cpuClock         ; cpuClock    ; 0.000        ; 1.169      ; 1.736      ;
; 0.422  ; T80s:cpu1|T80:u0|XY_Ind    ; T80s:cpu1|T80:u0|XY_Ind     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.574      ;
; 0.427  ; T80s:cpu1|T80:u0|A[2]      ; T80s:cpu1|T80:u0|IR[1]      ; cpuClock         ; cpuClock    ; 0.000        ; 1.169      ; 1.748      ;
; 0.431  ; sd_controller:sd1|dout[7]  ; T80s:cpu1|DI_Reg[7]         ; sdClock          ; cpuClock    ; 0.000        ; 0.698      ; 1.281      ;
; 0.438  ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|MCycle[2]  ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.590      ;
+--------+----------------------------+-----------------------------+------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'serialClkCount[15]'                                                                                                                                         ;
+--------+-----------------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+
; -0.002 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txd                    ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.242      ; 1.533      ;
; 0.043  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[6]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.241      ; 1.577      ;
; 0.043  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[5]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.241      ; 1.577      ;
; 0.043  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[4]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.241      ; 1.577      ;
; 0.043  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[3]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.241      ; 1.577      ;
; 0.043  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[2]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.241      ; 1.577      ;
; 0.043  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[1]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.241      ; 1.577      ;
; 0.043  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[0]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.241      ; 1.577      ;
; 0.108  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[7]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.240      ; 1.641      ;
; 0.142  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxCurrentByteBuffer[7] ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.248      ; 1.683      ;
; 0.142  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxCurrentByteBuffer[6] ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.248      ; 1.683      ;
; 0.142  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxCurrentByteBuffer[5] ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.248      ; 1.683      ;
; 0.142  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxCurrentByteBuffer[4] ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.248      ; 1.683      ;
; 0.142  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxCurrentByteBuffer[3] ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.248      ; 1.683      ;
; 0.142  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxCurrentByteBuffer[2] ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.248      ; 1.683      ;
; 0.142  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxCurrentByteBuffer[1] ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.248      ; 1.683      ;
; 0.142  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxCurrentByteBuffer[0] ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.248      ; 1.683      ;
; 0.215  ; bufferedUART:io1|rxState.idle           ; bufferedUART:io1|rxState.idle           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|rxState.dataBit        ; bufferedUART:io1|rxState.dataBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|rxBitCount[0]          ; bufferedUART:io1|rxBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|rxBitCount[1]          ; bufferedUART:io1|rxBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|rxBitCount[2]          ; bufferedUART:io1|rxBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|rxBitCount[3]          ; bufferedUART:io1|rxBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|rxState.stopBit        ; bufferedUART:io1|rxState.stopBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|txBitCount[0]          ; bufferedUART:io1|txBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|txBitCount[1]          ; bufferedUART:io1|txBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|txBitCount[2]          ; bufferedUART:io1|txBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|txBitCount[3]          ; bufferedUART:io1|txBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|txState.stopBit        ; bufferedUART:io1|txState.stopBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txState.dataBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|txByteSent             ; bufferedUART:io1|txByteSent             ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|txBuffer[7]            ; bufferedUART:io1|txBuffer[7]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|txd                    ; bufferedUART:io1|txd                    ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.222  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxInPointer[0]         ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.248      ; 1.763      ;
; 0.222  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxInPointer[1]         ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.248      ; 1.763      ;
; 0.222  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxInPointer[2]         ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.248      ; 1.763      ;
; 0.222  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxInPointer[4]         ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.248      ; 1.763      ;
; 0.222  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxInPointer[5]         ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.248      ; 1.763      ;
; 0.222  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxInPointer[3]         ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.248      ; 1.763      ;
; 0.241  ; bufferedUART:io1|txClockCount[5]        ; bufferedUART:io1|txClockCount[5]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.393      ;
; 0.242  ; bufferedUART:io1|txBuffer[6]            ; bufferedUART:io1|txBuffer[5]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.394      ;
; 0.243  ; bufferedUART:io1|txBuffer[1]            ; bufferedUART:io1|txBuffer[0]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.395      ;
; 0.244  ; bufferedUART:io1|rxCurrentByteBuffer[7] ; bufferedUART:io1|rxCurrentByteBuffer[6] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.396      ;
; 0.244  ; bufferedUART:io1|rxCurrentByteBuffer[2] ; bufferedUART:io1|rxCurrentByteBuffer[1] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.396      ;
; 0.245  ; bufferedUART:io1|rxClockCount[5]        ; bufferedUART:io1|rxClockCount[5]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.397      ;
; 0.246  ; bufferedUART:io1|rxCurrentByteBuffer[5] ; bufferedUART:io1|rxBuffer~90            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.398      ;
; 0.247  ; bufferedUART:io1|rxCurrentByteBuffer[5] ; bufferedUART:io1|rxCurrentByteBuffer[4] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.399      ;
; 0.247  ; bufferedUART:io1|rxBitCount[0]          ; bufferedUART:io1|rxBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.399      ;
; 0.247  ; bufferedUART:io1|rxBitCount[0]          ; bufferedUART:io1|rxBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.399      ;
; 0.343  ; bufferedUART:io1|txBitCount[0]          ; bufferedUART:io1|txBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.001     ; 0.494      ;
; 0.355  ; bufferedUART:io1|txBuffer[2]            ; bufferedUART:io1|txBuffer[1]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.507      ;
; 0.356  ; bufferedUART:io1|txBuffer[3]            ; bufferedUART:io1|txBuffer[2]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.508      ;
; 0.357  ; bufferedUART:io1|txBuffer[4]            ; bufferedUART:io1|txBuffer[3]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.509      ;
; 0.360  ; bufferedUART:io1|txBuffer[5]            ; bufferedUART:io1|txBuffer[4]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.512      ;
; 0.361  ; bufferedUART:io1|txClockCount[4]        ; bufferedUART:io1|txClockCount[4]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.513      ;
; 0.362  ; bufferedUART:io1|txClockCount[0]        ; bufferedUART:io1|txClockCount[0]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.514      ;
; 0.363  ; bufferedUART:io1|txClockCount[2]        ; bufferedUART:io1|txClockCount[2]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.515      ;
; 0.367  ; bufferedUART:io1|rxClockCount[3]        ; bufferedUART:io1|rxClockCount[3]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.519      ;
; 0.370  ; bufferedUART:io1|rxClockCount[4]        ; bufferedUART:io1|rxClockCount[4]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.522      ;
; 0.374  ; bufferedUART:io1|rxClockCount[1]        ; bufferedUART:io1|rxClockCount[1]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.526      ;
; 0.376  ; bufferedUART:io1|txClockCount[1]        ; bufferedUART:io1|txClockCount[1]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.528      ;
; 0.376  ; bufferedUART:io1|txClockCount[3]        ; bufferedUART:io1|txClockCount[3]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.528      ;
; 0.377  ; bufferedUART:io1|rxBitCount[1]          ; bufferedUART:io1|rxBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.529      ;
; 0.382  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~85            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.249      ; 1.924      ;
; 0.382  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~87            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.249      ; 1.924      ;
; 0.382  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~92            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.249      ; 1.924      ;
; 0.391  ; bufferedUART:io1|rxState.dataBit        ; bufferedUART:io1|rxBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.543      ;
; 0.392  ; bufferedUART:io1|rxState.dataBit        ; bufferedUART:io1|rxBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.544      ;
; 0.394  ; bufferedUART:io1|rxState.dataBit        ; bufferedUART:io1|rxBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.546      ;
; 0.399  ; bufferedUART:io1|rxInPointer[5]         ; bufferedUART:io1|rxInPointer[5]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.551      ;
; 0.410  ; bufferedUART:io1|rxInPointer[4]         ; bufferedUART:io1|rxInPointer[4]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.562      ;
; 0.412  ; bufferedUART:io1|rxInPointer[0]         ; bufferedUART:io1|rxInPointer[0]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.564      ;
; 0.419  ; bufferedUART:io1|txBitCount[2]          ; bufferedUART:io1|txBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.571      ;
; 0.421  ; bufferedUART:io1|rxCurrentByteBuffer[6] ; bufferedUART:io1|rxCurrentByteBuffer[5] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.573      ;
; 0.422  ; bufferedUART:io1|rxInPointer[1]         ; bufferedUART:io1|rxInPointer[1]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.574      ;
; 0.423  ; bufferedUART:io1|rxCurrentByteBuffer[4] ; bufferedUART:io1|rxBuffer~89            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.575      ;
; 0.423  ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txBuffer[6]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.001      ; 0.576      ;
; 0.425  ; bufferedUART:io1|rxInPointer[3]         ; bufferedUART:io1|rxInPointer[3]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.577      ;
; 0.425  ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txBuffer[1]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.001      ; 0.578      ;
; 0.425  ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txBuffer[3]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.001      ; 0.578      ;
; 0.425  ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txBuffer[4]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.001      ; 0.578      ;
; 0.426  ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txBuffer[2]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.001      ; 0.579      ;
; 0.428  ; bufferedUART:io1|rxCurrentByteBuffer[4] ; bufferedUART:io1|rxCurrentByteBuffer[3] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.580      ;
; 0.441  ; bufferedUART:io1|rxClockCount[2]        ; bufferedUART:io1|rxClockCount[2]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.593      ;
; 0.444  ; bufferedUART:io1|rxState.dataBit        ; bufferedUART:io1|rxBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.596      ;
; 0.451  ; bufferedUART:io1|rxClockCount[0]        ; bufferedUART:io1|rxClockCount[0]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.603      ;
; 0.454  ; bufferedUART:io1|txBuffer[7]            ; bufferedUART:io1|txBuffer[6]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.001      ; 0.607      ;
; 0.458  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~19            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.261      ; 2.012      ;
; 0.458  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~18            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.261      ; 2.012      ;
; 0.458  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~14            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.261      ; 2.012      ;
; 0.458  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~13            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.261      ; 2.012      ;
; 0.458  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~17            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.261      ; 2.012      ;
; 0.458  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~15            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.261      ; 2.012      ;
; 0.458  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~20            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.261      ; 2.012      ;
; 0.458  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~16            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.261      ; 2.012      ;
; 0.462  ; bufferedUART:io1|txState.idle           ; bufferedUART:io1|txByteSent             ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.614      ;
; 0.463  ; bufferedUART:io1|rxInPointer[2]         ; bufferedUART:io1|rxInPointer[2]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.615      ;
; 0.466  ; bufferedUART:io1|rxCurrentByteBuffer[1] ; bufferedUART:io1|rxBuffer~30            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.004      ; 0.622      ;
; 0.468  ; bufferedUART:io1|rxCurrentByteBuffer[1] ; bufferedUART:io1|rxBuffer~22            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.005      ; 0.625      ;
; 0.470  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~91            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.253      ; 2.016      ;
+--------+-----------------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'sdClock'                                                                                                                                                      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; sd_controller:sd1|block_start_ack               ; sd_controller:sd1|block_start_ack               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|block_busy                    ; sd_controller:sd1|block_busy                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.cmd55            ; sd_controller:sd1|return_state.cmd55            ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.cmd41            ; sd_controller:sd1|return_state.cmd41            ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|state.send_cmd                ; sd_controller:sd1|state.send_cmd                ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|state.write_block_byte        ; sd_controller:sd1|state.write_block_byte        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.read_block_wait  ; sd_controller:sd1|return_state.read_block_wait  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.poll_cmd         ; sd_controller:sd1|return_state.poll_cmd         ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.write_block_init ; sd_controller:sd1|return_state.write_block_init ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|sclk_sig                      ; sd_controller:sd1|sclk_sig                      ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|response_mode                 ; sd_controller:sd1|response_mode                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[6]                       ; sd_controller:sd1|dout[6]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[5]                       ; sd_controller:sd1|dout[5]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[1]                       ; sd_controller:sd1|dout[1]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[0]                       ; sd_controller:sd1|dout[0]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|sd_write_flag                 ; sd_controller:sd1|sd_write_flag                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|state.init                    ; sd_controller:sd1|state.init                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|init_busy                     ; sd_controller:sd1|init_busy                     ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[4]                       ; sd_controller:sd1|dout[4]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[2]                       ; sd_controller:sd1|dout[2]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[7]                       ; sd_controller:sd1|dout[7]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[3]                       ; sd_controller:sd1|dout[3]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|led_on_count[0]               ; sd_controller:sd1|led_on_count[0]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|sdCS                          ; sd_controller:sd1|sdCS                          ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|cmd_out[45]                   ; sd_controller:sd1|cmd_out[45]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|cmd_out[47]                   ; sd_controller:sd1|cmd_out[47]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|cmd_mode                      ; sd_controller:sd1|cmd_mode                      ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.237 ; sd_controller:sd1|cmd_out[2]                    ; sd_controller:sd1|cmd_out[3]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.389      ;
; 0.239 ; sd_controller:sd1|cmd_out[1]                    ; sd_controller:sd1|cmd_out[2]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sd_controller:sd1|cmd_out[4]                    ; sd_controller:sd1|cmd_out[5]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sd_controller:sd1|cmd_out[5]                    ; sd_controller:sd1|cmd_out[6]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; sd_controller:sd1|cmd_out[6]                    ; sd_controller:sd1|cmd_out[7]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; sd_controller:sd1|state.init                    ; sd_controller:sd1|sdCS                          ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; sd_controller:sd1|cmd_out[3]                    ; sd_controller:sd1|cmd_out[4]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.393      ;
; 0.244 ; sd_controller:sd1|return_state.read_block_data  ; sd_controller:sd1|state.read_block_data         ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.396      ;
; 0.246 ; sd_controller:sd1|state.read_block_data         ; sd_controller:sd1|return_state.idle             ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.398      ;
; 0.294 ; sd_controller:sd1|cmd_out[50]                   ; sd_controller:sd1|cmd_out[51]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.446      ;
; 0.295 ; sd_controller:sd1|cmd_out[49]                   ; sd_controller:sd1|cmd_out[50]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.447      ;
; 0.296 ; sd_controller:sd1|cmd_out[48]                   ; sd_controller:sd1|cmd_out[49]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.448      ;
; 0.319 ; sd_controller:sd1|recv_data[1]                  ; sd_controller:sd1|recv_data[2]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.471      ;
; 0.322 ; sd_controller:sd1|recv_data[3]                  ; sd_controller:sd1|recv_data[4]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.474      ;
; 0.326 ; sd_controller:sd1|data_sig[5]                   ; sd_controller:sd1|data_sig[6]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.478      ;
; 0.327 ; sd_controller:sd1|data_sig[1]                   ; sd_controller:sd1|data_sig[2]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; sd_controller:sd1|cmd_out[9]                    ; sd_controller:sd1|cmd_out[10]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; sd_controller:sd1|cmd_out[30]                   ; sd_controller:sd1|cmd_out[31]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.479      ;
; 0.329 ; sd_controller:sd1|cmd_out[11]                   ; sd_controller:sd1|cmd_out[12]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; sd_controller:sd1|cmd_out[34]                   ; sd_controller:sd1|cmd_out[35]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; sd_controller:sd1|cmd_out[36]                   ; sd_controller:sd1|cmd_out[37]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; sd_controller:sd1|cmd_out[38]                   ; sd_controller:sd1|cmd_out[39]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.481      ;
; 0.330 ; sd_controller:sd1|cmd_out[22]                   ; sd_controller:sd1|cmd_out[23]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.482      ;
; 0.330 ; sd_controller:sd1|cmd_out[23]                   ; sd_controller:sd1|cmd_out[24]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.482      ;
; 0.330 ; sd_controller:sd1|cmd_out[29]                   ; sd_controller:sd1|cmd_out[30]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.482      ;
; 0.331 ; sd_controller:sd1|data_sig[3]                   ; sd_controller:sd1|data_sig[4]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.483      ;
; 0.331 ; sd_controller:sd1|data_sig[6]                   ; sd_controller:sd1|data_sig[7]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.483      ;
; 0.332 ; sd_controller:sd1|cmd_out[19]                   ; sd_controller:sd1|cmd_out[20]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.484      ;
; 0.332 ; sd_controller:sd1|cmd_out[21]                   ; sd_controller:sd1|cmd_out[22]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.484      ;
; 0.332 ; sd_controller:sd1|cmd_out[37]                   ; sd_controller:sd1|cmd_out[38]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.484      ;
; 0.349 ; sd_controller:sd1|state.idle                    ; sd_controller:sd1|state.read_block_cmd          ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.501      ;
; 0.354 ; sd_controller:sd1|cmd_out[41]                   ; sd_controller:sd1|cmd_out[42]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.506      ;
; 0.359 ; sd_controller:sd1|return_state.cmd55            ; sd_controller:sd1|state.cmd55                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; sd_controller:sd1|return_state.cmd41            ; sd_controller:sd1|state.cmd41                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.512      ;
; 0.363 ; sd_controller:sd1|led_on_count[4]               ; sd_controller:sd1|led_on_count[4]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; sd_controller:sd1|cmd_out[47]                   ; sd_controller:sd1|cmd_out[48]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.515      ;
; 0.366 ; sd_controller:sd1|led_on_count[2]               ; sd_controller:sd1|led_on_count[2]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; sd_controller:sd1|cmd_out[53]                   ; sd_controller:sd1|cmd_out[54]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; sd_controller:sd1|cmd_out[43]                   ; sd_controller:sd1|cmd_out[44]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; sd_controller:sd1|cmd_out[54]                   ; sd_controller:sd1|cmd_out[55]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; sd_controller:sd1|recv_data[6]                  ; sd_controller:sd1|recv_data[7]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; sd_controller:sd1|recv_data[6]                  ; sd_controller:sd1|dout[6]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; sd_controller:sd1|state.read_block_data         ; sd_controller:sd1|return_state.read_block_data  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; sd_controller:sd1|cmd_out[52]                   ; sd_controller:sd1|cmd_out[53]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; sd_controller:sd1|recv_data[7]                  ; sd_controller:sd1|dout[7]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; sd_controller:sd1|recv_data[3]                  ; sd_controller:sd1|dout[3]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; sd_controller:sd1|recv_data[4]                  ; sd_controller:sd1|recv_data[5]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; sd_controller:sd1|recv_data[5]                  ; sd_controller:sd1|dout[5]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; sd_controller:sd1|recv_data[5]                  ; sd_controller:sd1|recv_data[6]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; sd_controller:sd1|led_on_count[5]               ; sd_controller:sd1|led_on_count[5]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; sd_controller:sd1|recv_data[4]                  ; sd_controller:sd1|dout[4]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; sd_controller:sd1|led_on_count[1]               ; sd_controller:sd1|led_on_count[1]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.526      ;
; 0.379 ; sd_controller:sd1|cmd_out[51]                   ; sd_controller:sd1|cmd_out[52]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.531      ;
; 0.380 ; sd_controller:sd1|recv_data[1]                  ; sd_controller:sd1|dout[1]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.532      ;
; 0.390 ; sd_controller:sd1|state.write_block_init        ; sd_controller:sd1|state.write_block_data        ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 0.544      ;
; 0.397 ; sd_controller:sd1|data_sig[4]                   ; sd_controller:sd1|data_sig[5]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.549      ;
; 0.400 ; sd_controller:sd1|return_state.write_block_wait ; sd_controller:sd1|state.write_block_wait        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.552      ;
; 0.403 ; sd_controller:sd1|cmd_out[18]                   ; sd_controller:sd1|cmd_out[19]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.555      ;
; 0.403 ; sd_controller:sd1|cmd_out[31]                   ; sd_controller:sd1|cmd_out[32]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.555      ;
; 0.408 ; sd_controller:sd1|cmd_out[27]                   ; sd_controller:sd1|cmd_out[28]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.560      ;
; 0.409 ; sd_controller:sd1|cmd_out[10]                   ; sd_controller:sd1|cmd_out[11]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.561      ;
; 0.409 ; sd_controller:sd1|cmd_out[17]                   ; sd_controller:sd1|cmd_out[18]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.561      ;
; 0.409 ; sd_controller:sd1|cmd_out[20]                   ; sd_controller:sd1|cmd_out[21]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.561      ;
; 0.409 ; sd_controller:sd1|cmd_out[35]                   ; sd_controller:sd1|cmd_out[36]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.561      ;
; 0.410 ; sd_controller:sd1|cmd_out[28]                   ; sd_controller:sd1|cmd_out[29]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.562      ;
; 0.411 ; sd_controller:sd1|cmd_out[14]                   ; sd_controller:sd1|cmd_out[15]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.563      ;
; 0.412 ; sd_controller:sd1|cmd_out[8]                    ; sd_controller:sd1|cmd_out[9]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.564      ;
; 0.414 ; sd_controller:sd1|cmd_out[33]                   ; sd_controller:sd1|cmd_out[34]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.566      ;
; 0.423 ; sd_controller:sd1|data_sig[2]                   ; sd_controller:sd1|data_sig[3]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.575      ;
; 0.436 ; sd_controller:sd1|led_on_count[6]               ; sd_controller:sd1|led_on_count[0]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.588      ;
; 0.457 ; sd_controller:sd1|state.read_block_cmd          ; sd_controller:sd1|block_start_ack               ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 0.608      ;
; 0.460 ; sd_controller:sd1|led_on_count[7]               ; sd_controller:sd1|led_on_count[7]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.612      ;
; 0.463 ; sd_controller:sd1|state.read_block_wait         ; sd_controller:sd1|return_state.read_block_data  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.615      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'serialClkCount[15]'                                                                                                       ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                          ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+
; -1.724 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.588     ; 1.668      ;
; -1.724 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.588     ; 1.668      ;
; -1.724 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.588     ; 1.668      ;
; -1.724 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.588     ; 1.668      ;
; -1.724 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.588     ; 1.668      ;
; -1.724 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.588     ; 1.668      ;
; -1.632 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.576     ; 1.588      ;
; -1.632 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.576     ; 1.588      ;
; -1.632 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.576     ; 1.588      ;
; -1.632 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.576     ; 1.588      ;
; -1.632 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.576     ; 1.588      ;
; -1.632 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.576     ; 1.588      ;
; -1.612 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.607     ; 1.537      ;
; -1.612 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.607     ; 1.537      ;
; -1.612 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.607     ; 1.537      ;
; -1.612 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.607     ; 1.537      ;
; -1.612 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.607     ; 1.537      ;
; -1.612 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.607     ; 1.537      ;
; -1.599 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.591     ; 1.540      ;
; -1.599 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.591     ; 1.540      ;
; -1.599 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.591     ; 1.540      ;
; -1.599 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.591     ; 1.540      ;
; -1.599 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.591     ; 1.540      ;
; -1.599 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.591     ; 1.540      ;
; -1.599 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.591     ; 1.540      ;
; -1.563 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.607     ; 1.488      ;
; -1.563 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.607     ; 1.488      ;
; -1.563 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.607     ; 1.488      ;
; -1.563 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.607     ; 1.488      ;
; -1.563 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.607     ; 1.488      ;
; -1.553 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.609     ; 1.476      ;
; -1.553 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.609     ; 1.476      ;
; -1.507 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.579     ; 1.460      ;
; -1.507 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.579     ; 1.460      ;
; -1.507 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.579     ; 1.460      ;
; -1.507 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.579     ; 1.460      ;
; -1.507 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.579     ; 1.460      ;
; -1.507 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.579     ; 1.460      ;
; -1.507 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.579     ; 1.460      ;
; -1.487 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.610     ; 1.409      ;
; -1.487 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.610     ; 1.409      ;
; -1.487 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.610     ; 1.409      ;
; -1.487 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.610     ; 1.409      ;
; -1.487 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.610     ; 1.409      ;
; -1.487 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.610     ; 1.409      ;
; -1.487 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.610     ; 1.409      ;
; -1.471 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.595     ; 1.408      ;
; -1.471 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.595     ; 1.408      ;
; -1.471 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.595     ; 1.408      ;
; -1.471 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.595     ; 1.408      ;
; -1.471 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.595     ; 1.408      ;
; -1.461 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.597     ; 1.396      ;
; -1.461 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.597     ; 1.396      ;
; -1.451 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.626     ; 1.357      ;
; -1.451 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.626     ; 1.357      ;
; -1.451 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.626     ; 1.357      ;
; -1.451 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.626     ; 1.357      ;
; -1.451 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.626     ; 1.357      ;
; -1.441 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.628     ; 1.345      ;
; -1.441 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.628     ; 1.345      ;
; -1.440 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.606     ; 1.366      ;
; -1.440 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.606     ; 1.366      ;
; -1.440 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.606     ; 1.366      ;
; -1.440 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.606     ; 1.366      ;
; -1.440 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.606     ; 1.366      ;
; -1.440 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.606     ; 1.366      ;
; -1.440 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.606     ; 1.366      ;
; -1.366 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.571      ; 2.469      ;
; -1.366 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.571      ; 2.469      ;
; -1.366 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.571      ; 2.469      ;
; -1.366 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.571      ; 2.469      ;
; -1.366 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.571      ; 2.469      ;
; -1.366 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.571      ; 2.469      ;
; -1.348 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.594     ; 1.286      ;
; -1.348 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.594     ; 1.286      ;
; -1.348 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.594     ; 1.286      ;
; -1.348 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.594     ; 1.286      ;
; -1.348 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.594     ; 1.286      ;
; -1.348 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.594     ; 1.286      ;
; -1.348 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.594     ; 1.286      ;
; -1.328 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.625     ; 1.235      ;
; -1.328 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.625     ; 1.235      ;
; -1.328 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.625     ; 1.235      ;
; -1.328 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.625     ; 1.235      ;
; -1.328 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.625     ; 1.235      ;
; -1.328 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.625     ; 1.235      ;
; -1.328 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.625     ; 1.235      ;
; -1.274 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.699      ; 2.505      ;
; -1.274 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.699      ; 2.505      ;
; -1.274 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.699      ; 2.505      ;
; -1.274 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.699      ; 2.505      ;
; -1.274 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.699      ; 2.505      ;
; -1.274 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.699      ; 2.505      ;
; -1.254 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.460      ; 2.246      ;
; -1.254 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.460      ; 2.246      ;
; -1.254 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.460      ; 2.246      ;
; -1.254 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.460      ; 2.246      ;
; -1.254 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.460      ; 2.246      ;
; -1.254 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.460      ; 2.246      ;
; -1.241 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.568      ; 2.341      ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'sdClock'                                                                                                                  ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.003 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 1.035      ;
; -0.003 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 1.035      ;
; -0.003 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 1.035      ;
; -0.003 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 1.035      ;
; -0.003 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 1.035      ;
; -0.003 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 1.035      ;
; -0.003 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 1.035      ;
; -0.003 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 1.035      ;
; 0.049  ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 0.983      ;
; 0.049  ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 0.983      ;
; 0.049  ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 0.983      ;
; 0.049  ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 0.983      ;
; 0.049  ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 0.983      ;
; 0.049  ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 0.983      ;
; 0.049  ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 0.983      ;
; 0.049  ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 0.983      ;
; 0.074  ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 0.958      ;
; 0.126  ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 0.906      ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'T80s:cpu1|IORQ_n'                                                                                                              ;
+-------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                       ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+
; 0.055 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read  ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 0.855      ; 1.332      ;
; 0.055 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 0.855      ; 1.332      ;
; 0.290 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read  ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 0.871      ; 1.113      ;
; 0.290 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 0.871      ; 1.113      ;
+-------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'serialClkCount[15]'                                                                                                          ;
+-------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                          ; Launch Clock     ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+
; 0.096 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.243      ; 1.632      ;
; 0.096 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.243      ; 1.632      ;
; 0.096 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.243      ; 1.632      ;
; 0.096 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.243      ; 1.632      ;
; 0.096 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.243      ; 1.632      ;
; 0.096 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.243      ; 1.632      ;
; 0.096 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.243      ; 1.632      ;
; 0.209 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.240      ; 1.742      ;
; 0.209 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.240      ; 1.742      ;
; 0.219 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.242      ; 1.754      ;
; 0.219 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.242      ; 1.754      ;
; 0.219 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.242      ; 1.754      ;
; 0.219 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.242      ; 1.754      ;
; 0.219 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txByteSent      ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.242      ; 1.754      ;
; 0.255 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.258      ; 1.806      ;
; 0.255 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.258      ; 1.806      ;
; 0.255 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.258      ; 1.806      ;
; 0.255 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.258      ; 1.806      ;
; 0.255 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.258      ; 1.806      ;
; 0.255 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.258      ; 1.806      ;
; 0.255 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.258      ; 1.806      ;
; 0.380 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.261      ; 1.934      ;
; 0.380 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.261      ; 1.934      ;
; 0.380 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.261      ; 1.934      ;
; 0.380 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.261      ; 1.934      ;
; 0.380 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.261      ; 1.934      ;
; 0.380 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.261      ; 1.934      ;
; 0.596 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.243      ; 1.632      ;
; 0.596 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.243      ; 1.632      ;
; 0.596 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.243      ; 1.632      ;
; 0.596 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.243      ; 1.632      ;
; 0.596 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.243      ; 1.632      ;
; 0.596 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.243      ; 1.632      ;
; 0.596 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.243      ; 1.632      ;
; 0.709 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.240      ; 1.742      ;
; 0.709 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.240      ; 1.742      ;
; 0.719 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.242      ; 1.754      ;
; 0.719 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.242      ; 1.754      ;
; 0.719 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.242      ; 1.754      ;
; 0.719 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.242      ; 1.754      ;
; 0.719 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txByteSent      ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.242      ; 1.754      ;
; 0.755 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.258      ; 1.806      ;
; 0.755 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.258      ; 1.806      ;
; 0.755 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.258      ; 1.806      ;
; 0.755 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.258      ; 1.806      ;
; 0.755 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.258      ; 1.806      ;
; 0.755 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.258      ; 1.806      ;
; 0.755 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.258      ; 1.806      ;
; 0.880 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.261      ; 1.934      ;
; 0.880 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.261      ; 1.934      ;
; 0.880 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.261      ; 1.934      ;
; 0.880 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.261      ; 1.934      ;
; 0.880 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.261      ; 1.934      ;
; 0.880 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.261      ; 1.934      ;
; 1.540 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.553      ; 1.745      ;
; 1.540 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.553      ; 1.745      ;
; 1.540 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.553      ; 1.745      ;
; 1.540 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.553      ; 1.745      ;
; 1.540 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.553      ; 1.745      ;
; 1.540 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.553      ; 1.745      ;
; 1.540 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.553      ; 1.745      ;
; 1.569 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.442      ; 1.663      ;
; 1.569 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.442      ; 1.663      ;
; 1.569 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.442      ; 1.663      ;
; 1.569 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.442      ; 1.663      ;
; 1.569 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.442      ; 1.663      ;
; 1.569 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.442      ; 1.663      ;
; 1.569 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.442      ; 1.663      ;
; 1.577 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.553      ; 1.782      ;
; 1.577 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.553      ; 1.782      ;
; 1.577 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.553      ; 1.782      ;
; 1.577 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.553      ; 1.782      ;
; 1.577 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.553      ; 1.782      ;
; 1.577 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.553      ; 1.782      ;
; 1.577 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.553      ; 1.782      ;
; 1.592 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.681      ; 1.925      ;
; 1.592 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.681      ; 1.925      ;
; 1.592 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.681      ; 1.925      ;
; 1.592 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.681      ; 1.925      ;
; 1.592 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.681      ; 1.925      ;
; 1.592 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.681      ; 1.925      ;
; 1.592 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.681      ; 1.925      ;
; 1.598 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.526      ; 1.776      ;
; 1.598 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.526      ; 1.776      ;
; 1.598 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.526      ; 1.776      ;
; 1.598 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.526      ; 1.776      ;
; 1.598 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.526      ; 1.776      ;
; 1.598 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.526      ; 1.776      ;
; 1.598 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.526      ; 1.776      ;
; 1.653 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.550      ; 1.855      ;
; 1.653 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.550      ; 1.855      ;
; 1.663 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.552      ; 1.867      ;
; 1.663 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.552      ; 1.867      ;
; 1.663 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.552      ; 1.867      ;
; 1.663 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.552      ; 1.867      ;
; 1.663 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txByteSent      ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.552      ; 1.867      ;
; 1.682 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.439      ; 1.773      ;
; 1.682 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.439      ; 1.773      ;
; 1.690 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.550      ; 1.892      ;
; 1.690 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.550      ; 1.892      ;
+-------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'T80s:cpu1|IORQ_n'                                                                                                               ;
+-------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                       ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+
; 0.309 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read  ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 1.152      ; 1.113      ;
; 0.309 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 1.152      ; 1.113      ;
; 0.544 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read  ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 1.136      ; 1.332      ;
; 0.544 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 1.136      ; 1.332      ;
+-------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'sdClock'                                                                                                                  ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.754 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.906      ;
; 0.806 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.958      ;
; 0.831 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.983      ;
; 0.831 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.983      ;
; 0.831 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.983      ;
; 0.831 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.983      ;
; 0.831 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.983      ;
; 0.831 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.983      ;
; 0.831 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.983      ;
; 0.831 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.983      ;
; 0.883 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.035      ;
; 0.883 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.035      ;
; 0.883 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.035      ;
; 0.883 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.035      ;
; 0.883 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.035      ;
; 0.883 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.035      ;
; 0.883 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.035      ;
; 0.883 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.035      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'T80s:cpu1|IORQ_n'                                                                                 ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+
; -1.530 ; -0.530       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[0]       ;
; -1.530 ; -0.530       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[0]       ;
; -1.530 ; -0.530       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[1]       ;
; -1.530 ; -0.530       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[1]       ;
; -1.530 ; -0.530       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[2]       ;
; -1.530 ; -0.530       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[2]       ;
; -1.530 ; -0.530       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[3]       ;
; -1.530 ; -0.530       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[3]       ;
; -1.530 ; -0.530       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[4]       ;
; -1.530 ; -0.530       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[4]       ;
; -1.530 ; -0.530       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[5]       ;
; -1.530 ; -0.530       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[5]       ;
; -1.530 ; -0.530       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[6]       ;
; -1.530 ; -0.530       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[6]       ;
; -1.530 ; -0.530       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[7]       ;
; -1.530 ; -0.530       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[7]       ;
; -1.530 ; -0.530       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[0] ;
; -1.530 ; -0.530       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[0] ;
; -1.530 ; -0.530       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[1] ;
; -1.530 ; -0.530       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[1] ;
; -1.530 ; -0.530       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[2] ;
; -1.530 ; -0.530       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[2] ;
; -1.098 ; -0.098       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|host_read_flag       ;
; -1.098 ; -0.098       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|host_read_flag       ;
; -1.032 ; -0.032       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[5]    ;
; -1.032 ; -0.032       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[5]    ;
; -1.032 ; -0.032       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[6]    ;
; -1.032 ; -0.032       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[6]    ;
; -1.032 ; -0.032       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[7]    ;
; -1.032 ; -0.032       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[7]    ;
; -1.032 ; -0.032       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[0] ;
; -1.032 ; -0.032       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[0] ;
; -1.032 ; -0.032       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[1] ;
; -1.032 ; -0.032       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[1] ;
; -1.032 ; -0.032       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[2] ;
; -1.032 ; -0.032       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[2] ;
; -1.032 ; -0.032       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[3] ;
; -1.032 ; -0.032       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[3] ;
; -1.032 ; -0.032       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[4] ;
; -1.032 ; -0.032       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[4] ;
; -1.032 ; -0.032       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[5] ;
; -1.032 ; -0.032       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[5] ;
; -1.032 ; -0.032       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[6] ;
; -1.032 ; -0.032       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[6] ;
; -1.032 ; -0.032       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[7] ;
; -1.032 ; -0.032       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[7] ;
; -1.032 ; -0.032       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteWritten  ;
; -1.032 ; -0.032       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteWritten  ;
; -0.789 ; 0.211        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[0]            ;
; -0.789 ; 0.211        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[0]            ;
; -0.789 ; 0.211        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[1]            ;
; -0.789 ; 0.211        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[1]            ;
; -0.789 ; 0.211        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[2]            ;
; -0.789 ; 0.211        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[2]            ;
; -0.789 ; 0.211        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[3]            ;
; -0.789 ; 0.211        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[3]            ;
; -0.789 ; 0.211        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[4]            ;
; -0.789 ; 0.211        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[4]            ;
; -0.789 ; 0.211        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[5]            ;
; -0.789 ; 0.211        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[5]            ;
; -0.789 ; 0.211        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[6]            ;
; -0.789 ; 0.211        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[6]            ;
; -0.789 ; 0.211        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[7]            ;
; -0.789 ; 0.211        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[7]            ;
; -0.789 ; 0.211        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[0]      ;
; -0.789 ; 0.211        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[0]      ;
; -0.789 ; 0.211        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[1]      ;
; -0.789 ; 0.211        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[1]      ;
; -0.789 ; 0.211        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[2]      ;
; -0.789 ; 0.211        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[2]      ;
; -0.789 ; 0.211        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[3]      ;
; -0.789 ; 0.211        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[3]      ;
; -0.789 ; 0.211        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[4]      ;
; -0.789 ; 0.211        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[4]      ;
; -0.789 ; 0.211        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[5]      ;
; -0.789 ; 0.211        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[5]      ;
; -0.781 ; 0.219        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[5]         ;
; -0.781 ; 0.219        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[5]         ;
; -0.781 ; 0.219        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[6]         ;
; -0.781 ; 0.219        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[6]         ;
; -0.781 ; 0.219        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[7]         ;
; -0.781 ; 0.219        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[7]         ;
; -0.781 ; 0.219        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[0]        ;
; -0.781 ; 0.219        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[0]        ;
; -0.781 ; 0.219        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[1]        ;
; -0.781 ; 0.219        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[1]        ;
; -0.781 ; 0.219        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[2]        ;
; -0.781 ; 0.219        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[2]        ;
; -0.781 ; 0.219        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[3]        ;
; -0.781 ; 0.219        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[3]        ;
; -0.781 ; 0.219        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[4]        ;
; -0.781 ; 0.219        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[4]        ;
; -0.781 ; 0.219        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[5]        ;
; -0.781 ; 0.219        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[5]        ;
; -0.781 ; 0.219        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[6]        ;
; -0.781 ; 0.219        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[6]        ;
; -0.781 ; 0.219        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[7]        ;
; -0.781 ; 0.219        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[7]        ;
; -0.781 ; 0.219        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteWritten         ;
; -0.781 ; 0.219        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteWritten         ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'cpuClock'                                                                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[4]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[4]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[7]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|IORQ_n              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|IORQ_n              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|MREQ_n              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|MREQ_n              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|RD_n                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|RD_n                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Alternate    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Alternate    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Arith16_r    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Arith16_r    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Auto_Wait_t1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Auto_Wait_t1 ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'serialClkCount[15]'                                                                         ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~100  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~100  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~101  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~101  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~102  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~102  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~103  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~103  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~104  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~104  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~105  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~105  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~106  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~106  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~107  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~107  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~108  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~108  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~109  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~109  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~110  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~110  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~111  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~111  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~112  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~112  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~113  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~113  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~114  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~114  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~115  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~115  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~116  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~116  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~117  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~117  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~118  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~118  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~119  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~119  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~120  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~120  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~121  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~121  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~122  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~122  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~123  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~123  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~124  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~124  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~125  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~125  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~126  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~126  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~127  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~127  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~128  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~128  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~129  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~129  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~13   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~13   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~130  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~130  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~131  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~131  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~132  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~132  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~133  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~133  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~134  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~134  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~135  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~135  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~136  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~136  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~137  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~137  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~138  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~138  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~139  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~139  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~14   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~14   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~140  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~140  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~15   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~15   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~16   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~16   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~17   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~17   ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'sdClock'                                                                            ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|block_busy      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|block_busy      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|block_start_ack ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|block_start_ack ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_mode        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_mode        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[10]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[10]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[11]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[11]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[12]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[12]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[13]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[13]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[14]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[14]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[15]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[15]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[16]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[16]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[17]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[17]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[18]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[18]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[19]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[19]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[20]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[20]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[21]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[21]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[22]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[22]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[23]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[23]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[24]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[24]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[25]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[25]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[26]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[26]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[27]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[27]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[28]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[28]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[29]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[29]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[30]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[30]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[31]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[31]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[32]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[32]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[33]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[33]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[34]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[34]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[35]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[35]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[36]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[36]     ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; n_reset      ; clk        ; 4.438 ; 4.438 ; Fall       ; clk             ;
; ps2Clk       ; clk        ; 3.361 ; 3.361 ; Fall       ; clk             ;
; ps2Data      ; clk        ; 3.032 ; 3.032 ; Fall       ; clk             ;
; rxd1         ; clk        ; 3.175 ; 3.175 ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; 3.262 ; 3.262 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 2.913 ; 2.913 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 2.666 ; 2.666 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 2.802 ; 2.802 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 2.652 ; 2.652 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 2.759 ; 2.759 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 2.857 ; 2.857 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 3.262 ; 3.262 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 2.951 ; 2.951 ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; 4.539 ; 4.539 ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; 4.162 ; 4.162 ; Rise       ; sdClock         ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; -2.173 ; -2.173 ; Fall       ; clk             ;
; ps2Clk       ; clk        ; -2.414 ; -2.414 ; Fall       ; clk             ;
; ps2Data      ; clk        ; -2.912 ; -2.912 ; Fall       ; clk             ;
; rxd1         ; clk        ; -2.201 ; -2.201 ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; -2.284 ; -2.284 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; -2.415 ; -2.415 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; -2.288 ; -2.288 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; -2.518 ; -2.518 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; -2.284 ; -2.284 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; -2.476 ; -2.476 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; -2.288 ; -2.288 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; -2.975 ; -2.975 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; -2.593 ; -2.593 ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; -2.455 ; -2.455 ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; -2.250 ; -2.250 ; Rise       ; sdClock         ;
+--------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                   ;
+------------------+--------------------+-------+-------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+-------+-------+------------+--------------------+
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 4.487 ; 4.487 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 5.386 ; 5.386 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 5.532 ; 5.532 ; Fall       ; T80s:cpu1|IORQ_n   ;
; ioOut8[*]        ; clk                ; 5.025 ; 5.025 ; Rise       ; clk                ;
;  ioOut8[0]       ; clk                ; 4.165 ; 4.165 ; Rise       ; clk                ;
;  ioOut8[1]       ; clk                ; 4.925 ; 4.925 ; Rise       ; clk                ;
;  ioOut8[2]       ; clk                ; 4.667 ; 4.667 ; Rise       ; clk                ;
;  ioOut8[3]       ; clk                ; 4.860 ; 4.860 ; Rise       ; clk                ;
;  ioOut8[4]       ; clk                ; 4.710 ; 4.710 ; Rise       ; clk                ;
;  ioOut8[5]       ; clk                ; 4.437 ; 4.437 ; Rise       ; clk                ;
;  ioOut8[6]       ; clk                ; 4.659 ; 4.659 ; Rise       ; clk                ;
;  ioOut8[7]       ; clk                ; 5.025 ; 5.025 ; Rise       ; clk                ;
; ledOut8[*]       ; clk                ; 4.910 ; 4.910 ; Rise       ; clk                ;
;  ledOut8[0]      ; clk                ; 4.679 ; 4.679 ; Rise       ; clk                ;
;  ledOut8[1]      ; clk                ; 4.519 ; 4.519 ; Rise       ; clk                ;
;  ledOut8[2]      ; clk                ; 4.297 ; 4.297 ; Rise       ; clk                ;
;  ledOut8[3]      ; clk                ; 4.910 ; 4.910 ; Rise       ; clk                ;
;  ledOut8[4]      ; clk                ; 4.528 ; 4.528 ; Rise       ; clk                ;
;  ledOut8[5]      ; clk                ; 4.738 ; 4.738 ; Rise       ; clk                ;
;  ledOut8[6]      ; clk                ; 4.283 ; 4.283 ; Rise       ; clk                ;
;  ledOut8[7]      ; clk                ; 4.310 ; 4.310 ; Rise       ; clk                ;
; hSync            ; clk                ; 4.771 ; 4.771 ; Fall       ; clk                ;
; ps2Clk           ; clk                ; 4.753 ; 4.753 ; Fall       ; clk                ;
; ps2Data          ; clk                ; 4.657 ; 4.657 ; Fall       ; clk                ;
; rts1             ; clk                ; 4.141 ; 4.141 ; Fall       ; clk                ;
; vSync            ; clk                ; 4.682 ; 4.682 ; Fall       ; clk                ;
; video            ; clk                ; 4.436 ; 4.436 ; Fall       ; clk                ;
; videoB0          ; clk                ; 4.475 ; 4.475 ; Fall       ; clk                ;
; videoB1          ; clk                ; 4.500 ; 4.500 ; Fall       ; clk                ;
; videoG0          ; clk                ; 4.474 ; 4.474 ; Fall       ; clk                ;
; videoG1          ; clk                ; 4.529 ; 4.529 ; Fall       ; clk                ;
; videoR0          ; clk                ; 4.790 ; 4.790 ; Fall       ; clk                ;
; videoR1          ; clk                ; 4.511 ; 4.511 ; Fall       ; clk                ;
; videoSync        ; clk                ; 5.202 ; 5.202 ; Fall       ; clk                ;
; n_sRamCS         ; cpuClock           ; 5.957 ; 5.957 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 6.856 ; 6.856 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 7.002 ; 7.002 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 5.523 ; 5.523 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 4.838 ; 4.838 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 4.024 ; 4.024 ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 3.866 ; 3.866 ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 4.256 ; 4.256 ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 3.611 ; 3.611 ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 3.671 ; 3.671 ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 3.936 ; 3.936 ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 4.592 ; 4.592 ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 5.523 ; 5.523 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 5.095 ; 5.095 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 4.923 ; 4.923 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 5.007 ; 5.007 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 4.944 ; 4.944 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 5.092 ; 5.092 ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 5.190 ; 5.190 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 4.969 ; 4.969 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 5.493 ; 5.493 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 5.236 ; 5.236 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 4.667 ; 4.667 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 5.209 ; 5.209 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 5.320 ; 5.320 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 4.986 ; 4.986 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 5.009 ; 5.009 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 5.493 ; 5.493 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 5.275 ; 5.275 ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 3.756 ; 3.756 ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 3.650 ; 3.650 ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 5.568 ; 5.568 ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 3.944 ; 3.944 ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 4.176 ; 4.176 ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+-------+-------+------------+--------------------+


+-----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                           ;
+------------------+--------------------+-------+-------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+-------+-------+------------+--------------------+
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 4.487 ; 4.487 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 5.386 ; 5.386 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 5.532 ; 5.532 ; Fall       ; T80s:cpu1|IORQ_n   ;
; ioOut8[*]        ; clk                ; 4.165 ; 4.165 ; Rise       ; clk                ;
;  ioOut8[0]       ; clk                ; 4.165 ; 4.165 ; Rise       ; clk                ;
;  ioOut8[1]       ; clk                ; 4.925 ; 4.925 ; Rise       ; clk                ;
;  ioOut8[2]       ; clk                ; 4.667 ; 4.667 ; Rise       ; clk                ;
;  ioOut8[3]       ; clk                ; 4.860 ; 4.860 ; Rise       ; clk                ;
;  ioOut8[4]       ; clk                ; 4.710 ; 4.710 ; Rise       ; clk                ;
;  ioOut8[5]       ; clk                ; 4.437 ; 4.437 ; Rise       ; clk                ;
;  ioOut8[6]       ; clk                ; 4.659 ; 4.659 ; Rise       ; clk                ;
;  ioOut8[7]       ; clk                ; 5.025 ; 5.025 ; Rise       ; clk                ;
; ledOut8[*]       ; clk                ; 4.283 ; 4.283 ; Rise       ; clk                ;
;  ledOut8[0]      ; clk                ; 4.679 ; 4.679 ; Rise       ; clk                ;
;  ledOut8[1]      ; clk                ; 4.519 ; 4.519 ; Rise       ; clk                ;
;  ledOut8[2]      ; clk                ; 4.297 ; 4.297 ; Rise       ; clk                ;
;  ledOut8[3]      ; clk                ; 4.910 ; 4.910 ; Rise       ; clk                ;
;  ledOut8[4]      ; clk                ; 4.528 ; 4.528 ; Rise       ; clk                ;
;  ledOut8[5]      ; clk                ; 4.738 ; 4.738 ; Rise       ; clk                ;
;  ledOut8[6]      ; clk                ; 4.283 ; 4.283 ; Rise       ; clk                ;
;  ledOut8[7]      ; clk                ; 4.310 ; 4.310 ; Rise       ; clk                ;
; hSync            ; clk                ; 4.771 ; 4.771 ; Fall       ; clk                ;
; ps2Clk           ; clk                ; 4.753 ; 4.753 ; Fall       ; clk                ;
; ps2Data          ; clk                ; 4.657 ; 4.657 ; Fall       ; clk                ;
; rts1             ; clk                ; 4.141 ; 4.141 ; Fall       ; clk                ;
; vSync            ; clk                ; 4.682 ; 4.682 ; Fall       ; clk                ;
; video            ; clk                ; 4.436 ; 4.436 ; Fall       ; clk                ;
; videoB0          ; clk                ; 4.475 ; 4.475 ; Fall       ; clk                ;
; videoB1          ; clk                ; 4.500 ; 4.500 ; Fall       ; clk                ;
; videoG0          ; clk                ; 4.474 ; 4.474 ; Fall       ; clk                ;
; videoG1          ; clk                ; 4.529 ; 4.529 ; Fall       ; clk                ;
; videoR0          ; clk                ; 4.790 ; 4.790 ; Fall       ; clk                ;
; videoR1          ; clk                ; 4.511 ; 4.511 ; Fall       ; clk                ;
; videoSync        ; clk                ; 4.929 ; 4.929 ; Fall       ; clk                ;
; n_sRamCS         ; cpuClock           ; 5.923 ; 5.923 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 4.356 ; 4.356 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 4.167 ; 4.167 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 3.611 ; 3.611 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 4.838 ; 4.838 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 4.024 ; 4.024 ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 3.866 ; 3.866 ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 4.256 ; 4.256 ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 3.611 ; 3.611 ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 3.671 ; 3.671 ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 3.936 ; 3.936 ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 4.592 ; 4.592 ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 5.523 ; 5.523 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 5.095 ; 5.095 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 4.923 ; 4.923 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 5.007 ; 5.007 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 4.944 ; 4.944 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 5.092 ; 5.092 ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 5.190 ; 5.190 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 4.969 ; 4.969 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 4.667 ; 4.667 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 5.236 ; 5.236 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 4.667 ; 4.667 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 5.209 ; 5.209 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 5.320 ; 5.320 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 4.986 ; 4.986 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 5.009 ; 5.009 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 5.493 ; 5.493 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 5.275 ; 5.275 ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 3.756 ; 3.756 ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 3.650 ; 3.650 ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 4.705 ; 4.705 ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 3.944 ; 3.944 ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 4.176 ; 4.176 ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+-------+-------+------------+--------------------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 4.821 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 4.831 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 4.939 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 4.953 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 4.953 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 4.953 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 4.821 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 5.020 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 5.020 ;      ; Rise       ; cpuClock        ;
+--------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 3.913 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 3.923 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 4.031 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 4.045 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 4.045 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 4.045 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 3.913 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 4.112 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 4.112 ;      ; Rise       ; cpuClock        ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 4.821     ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 4.831     ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 4.939     ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 4.953     ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 4.953     ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 4.953     ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 4.821     ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 5.020     ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 5.020     ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 3.913     ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 3.923     ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 4.031     ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 4.045     ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 4.045     ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 4.045     ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 3.913     ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 4.112     ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 4.112     ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                   ;
+---------------------+------------+---------+----------+---------+---------------------+
; Clock               ; Setup      ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------+------------+---------+----------+---------+---------------------+
; Worst-case Slack    ; -18.589    ; -3.680  ; -5.619   ; -0.483  ; -4.078              ;
;  T80s:cpu1|IORQ_n   ; -7.500     ; -3.680  ; 0.009    ; -0.483  ; -4.078              ;
;  clk                ; -18.589    ; -1.980  ; N/A      ; N/A     ; -2.567              ;
;  cpuClock           ; -17.985    ; -0.432  ; N/A      ; N/A     ; -0.742              ;
;  sdClock            ; -7.740     ; 0.215   ; -1.605   ; 0.754   ; -0.742              ;
;  serialClkCount[15] ; -6.657     ; -0.002  ; -5.619   ; 0.096   ; -0.742              ;
; Design-wide TNS     ; -13445.356 ; -72.746 ; -153.913 ; -0.966  ; -4356.063           ;
;  T80s:cpu1|IORQ_n   ; -320.909   ; -70.653 ; 0.000    ; -0.966  ; -517.174            ;
;  clk                ; -6581.905  ; -17.083 ; N/A      ; N/A     ; -2850.545           ;
;  cpuClock           ; -4656.163  ; -2.445  ; N/A      ; N/A     ; -513.464            ;
;  sdClock            ; -822.456   ; 0.000   ; -14.157  ; 0.000   ; -210.728            ;
;  serialClkCount[15] ; -1063.923  ; -0.002  ; -139.756 ; 0.000   ; -264.152            ;
+---------------------+------------+---------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; 11.742 ; 11.742 ; Fall       ; clk             ;
; ps2Clk       ; clk        ; 7.962  ; 7.962  ; Fall       ; clk             ;
; ps2Data      ; clk        ; 7.371  ; 7.371  ; Fall       ; clk             ;
; rxd1         ; clk        ; 7.771  ; 7.771  ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; 8.469  ; 8.469  ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 7.265  ; 7.265  ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 6.564  ; 6.564  ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 7.053  ; 7.053  ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 6.523  ; 6.523  ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 6.710  ; 6.710  ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 7.183  ; 7.183  ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 8.469  ; 8.469  ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 7.441  ; 7.441  ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; 11.356 ; 11.356 ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; 10.429 ; 10.429 ; Rise       ; sdClock         ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; -2.173 ; -2.173 ; Fall       ; clk             ;
; ps2Clk       ; clk        ; -2.414 ; -2.414 ; Fall       ; clk             ;
; ps2Data      ; clk        ; -2.912 ; -2.912 ; Fall       ; clk             ;
; rxd1         ; clk        ; -2.201 ; -2.201 ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; -2.284 ; -2.284 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; -2.415 ; -2.415 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; -2.288 ; -2.288 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; -2.518 ; -2.518 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; -2.284 ; -2.284 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; -2.476 ; -2.476 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; -2.288 ; -2.288 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; -2.975 ; -2.975 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; -2.593 ; -2.593 ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; -2.455 ; -2.455 ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; -2.250 ; -2.250 ; Rise       ; sdClock         ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                     ;
+------------------+--------------------+--------+--------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+--------+--------+------------+--------------------+
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 10.749 ; 10.749 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 13.565 ; 13.565 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 14.234 ; 14.234 ; Fall       ; T80s:cpu1|IORQ_n   ;
; ioOut8[*]        ; clk                ; 10.807 ; 10.807 ; Rise       ; clk                ;
;  ioOut8[0]       ; clk                ; 8.535  ; 8.535  ; Rise       ; clk                ;
;  ioOut8[1]       ; clk                ; 10.641 ; 10.641 ; Rise       ; clk                ;
;  ioOut8[2]       ; clk                ; 9.844  ; 9.844  ; Rise       ; clk                ;
;  ioOut8[3]       ; clk                ; 10.249 ; 10.249 ; Rise       ; clk                ;
;  ioOut8[4]       ; clk                ; 10.033 ; 10.033 ; Rise       ; clk                ;
;  ioOut8[5]       ; clk                ; 9.020  ; 9.020  ; Rise       ; clk                ;
;  ioOut8[6]       ; clk                ; 9.852  ; 9.852  ; Rise       ; clk                ;
;  ioOut8[7]       ; clk                ; 10.807 ; 10.807 ; Rise       ; clk                ;
; ledOut8[*]       ; clk                ; 10.054 ; 10.054 ; Rise       ; clk                ;
;  ledOut8[0]      ; clk                ; 9.878  ; 9.878  ; Rise       ; clk                ;
;  ledOut8[1]      ; clk                ; 9.431  ; 9.431  ; Rise       ; clk                ;
;  ledOut8[2]      ; clk                ; 8.949  ; 8.949  ; Rise       ; clk                ;
;  ledOut8[3]      ; clk                ; 10.054 ; 10.054 ; Rise       ; clk                ;
;  ledOut8[4]      ; clk                ; 9.447  ; 9.447  ; Rise       ; clk                ;
;  ledOut8[5]      ; clk                ; 9.806  ; 9.806  ; Rise       ; clk                ;
;  ledOut8[6]      ; clk                ; 8.924  ; 8.924  ; Rise       ; clk                ;
;  ledOut8[7]      ; clk                ; 8.947  ; 8.947  ; Rise       ; clk                ;
; hSync            ; clk                ; 10.091 ; 10.091 ; Fall       ; clk                ;
; ps2Clk           ; clk                ; 10.427 ; 10.427 ; Fall       ; clk                ;
; ps2Data          ; clk                ; 9.969  ; 9.969  ; Fall       ; clk                ;
; rts1             ; clk                ; 8.296  ; 8.296  ; Fall       ; clk                ;
; vSync            ; clk                ; 9.883  ; 9.883  ; Fall       ; clk                ;
; video            ; clk                ; 9.363  ; 9.363  ; Fall       ; clk                ;
; videoB0          ; clk                ; 9.366  ; 9.366  ; Fall       ; clk                ;
; videoB1          ; clk                ; 9.408  ; 9.408  ; Fall       ; clk                ;
; videoG0          ; clk                ; 9.236  ; 9.236  ; Fall       ; clk                ;
; videoG1          ; clk                ; 9.461  ; 9.461  ; Fall       ; clk                ;
; videoR0          ; clk                ; 10.301 ; 10.301 ; Fall       ; clk                ;
; videoR1          ; clk                ; 9.302  ; 9.302  ; Fall       ; clk                ;
; videoSync        ; clk                ; 11.733 ; 11.733 ; Fall       ; clk                ;
; n_sRamCS         ; cpuClock           ; 13.972 ; 13.972 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 16.788 ; 16.788 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 17.457 ; 17.457 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 12.374 ; 12.374 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 10.478 ; 10.478 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 9.157  ; 9.157  ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 8.650  ; 8.650  ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 9.796  ; 9.796  ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 7.995  ; 7.995  ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 8.111  ; 8.111  ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 9.095  ; 9.095  ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 10.754 ; 10.754 ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 12.374 ; 12.374 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 11.105 ; 11.105 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 10.777 ; 10.777 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 10.779 ; 10.779 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 11.054 ; 11.054 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 11.323 ; 11.323 ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 11.474 ; 11.474 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 10.952 ; 10.952 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 12.460 ; 12.460 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 11.629 ; 11.629 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 9.982  ; 9.982  ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 11.590 ; 11.590 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 11.980 ; 11.980 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 10.887 ; 10.887 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 10.928 ; 10.928 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 12.460 ; 12.460 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 11.497 ; 11.497 ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 7.696  ; 7.696  ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 7.365  ; 7.365  ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 13.531 ; 13.531 ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 8.210  ; 8.210  ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 8.911  ; 8.911  ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+--------+--------+------------+--------------------+


+-----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                           ;
+------------------+--------------------+-------+-------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+-------+-------+------------+--------------------+
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 4.487 ; 4.487 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 5.386 ; 5.386 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 5.532 ; 5.532 ; Fall       ; T80s:cpu1|IORQ_n   ;
; ioOut8[*]        ; clk                ; 4.165 ; 4.165 ; Rise       ; clk                ;
;  ioOut8[0]       ; clk                ; 4.165 ; 4.165 ; Rise       ; clk                ;
;  ioOut8[1]       ; clk                ; 4.925 ; 4.925 ; Rise       ; clk                ;
;  ioOut8[2]       ; clk                ; 4.667 ; 4.667 ; Rise       ; clk                ;
;  ioOut8[3]       ; clk                ; 4.860 ; 4.860 ; Rise       ; clk                ;
;  ioOut8[4]       ; clk                ; 4.710 ; 4.710 ; Rise       ; clk                ;
;  ioOut8[5]       ; clk                ; 4.437 ; 4.437 ; Rise       ; clk                ;
;  ioOut8[6]       ; clk                ; 4.659 ; 4.659 ; Rise       ; clk                ;
;  ioOut8[7]       ; clk                ; 5.025 ; 5.025 ; Rise       ; clk                ;
; ledOut8[*]       ; clk                ; 4.283 ; 4.283 ; Rise       ; clk                ;
;  ledOut8[0]      ; clk                ; 4.679 ; 4.679 ; Rise       ; clk                ;
;  ledOut8[1]      ; clk                ; 4.519 ; 4.519 ; Rise       ; clk                ;
;  ledOut8[2]      ; clk                ; 4.297 ; 4.297 ; Rise       ; clk                ;
;  ledOut8[3]      ; clk                ; 4.910 ; 4.910 ; Rise       ; clk                ;
;  ledOut8[4]      ; clk                ; 4.528 ; 4.528 ; Rise       ; clk                ;
;  ledOut8[5]      ; clk                ; 4.738 ; 4.738 ; Rise       ; clk                ;
;  ledOut8[6]      ; clk                ; 4.283 ; 4.283 ; Rise       ; clk                ;
;  ledOut8[7]      ; clk                ; 4.310 ; 4.310 ; Rise       ; clk                ;
; hSync            ; clk                ; 4.771 ; 4.771 ; Fall       ; clk                ;
; ps2Clk           ; clk                ; 4.753 ; 4.753 ; Fall       ; clk                ;
; ps2Data          ; clk                ; 4.657 ; 4.657 ; Fall       ; clk                ;
; rts1             ; clk                ; 4.141 ; 4.141 ; Fall       ; clk                ;
; vSync            ; clk                ; 4.682 ; 4.682 ; Fall       ; clk                ;
; video            ; clk                ; 4.436 ; 4.436 ; Fall       ; clk                ;
; videoB0          ; clk                ; 4.475 ; 4.475 ; Fall       ; clk                ;
; videoB1          ; clk                ; 4.500 ; 4.500 ; Fall       ; clk                ;
; videoG0          ; clk                ; 4.474 ; 4.474 ; Fall       ; clk                ;
; videoG1          ; clk                ; 4.529 ; 4.529 ; Fall       ; clk                ;
; videoR0          ; clk                ; 4.790 ; 4.790 ; Fall       ; clk                ;
; videoR1          ; clk                ; 4.511 ; 4.511 ; Fall       ; clk                ;
; videoSync        ; clk                ; 4.929 ; 4.929 ; Fall       ; clk                ;
; n_sRamCS         ; cpuClock           ; 5.923 ; 5.923 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 4.356 ; 4.356 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 4.167 ; 4.167 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 3.611 ; 3.611 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 4.838 ; 4.838 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 4.024 ; 4.024 ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 3.866 ; 3.866 ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 4.256 ; 4.256 ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 3.611 ; 3.611 ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 3.671 ; 3.671 ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 3.936 ; 3.936 ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 4.592 ; 4.592 ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 5.523 ; 5.523 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 5.095 ; 5.095 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 4.923 ; 4.923 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 5.007 ; 5.007 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 4.944 ; 4.944 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 5.092 ; 5.092 ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 5.190 ; 5.190 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 4.969 ; 4.969 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 4.667 ; 4.667 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 5.236 ; 5.236 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 4.667 ; 4.667 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 5.209 ; 5.209 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 5.320 ; 5.320 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 4.986 ; 4.986 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 5.009 ; 5.009 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 5.493 ; 5.493 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 5.275 ; 5.275 ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 3.756 ; 3.756 ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 3.650 ; 3.650 ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 4.705 ; 4.705 ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 3.944 ; 3.944 ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 4.176 ; 4.176 ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+-------+-------+------------+--------------------+


+-------------------------------------------------------------------------------------+
; Setup Transfers                                                                     ;
+--------------------+--------------------+----------+----------+----------+----------+
; From Clock         ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------+--------------------+----------+----------+----------+----------+
; clk                ; clk                ; 1423     ; 41089582 ; 1122     ; 47725    ;
; cpuClock           ; clk                ; 545      ; 0        ; 0        ; 0        ;
; serialClkCount[15] ; clk                ; 1        ; 1        ; 0        ; 57       ;
; T80s:cpu1|IORQ_n   ; clk                ; 32       ; 32       ; 56       ; 13770    ;
; clk                ; cpuClock           ; 416      ; 0        ; 0        ; 0        ;
; cpuClock           ; cpuClock           ; 4942009  ; 0        ; 0        ; 0        ;
; sdClock            ; cpuClock           ; 24       ; 0        ; 0        ; 0        ;
; T80s:cpu1|IORQ_n   ; cpuClock           ; 280      ; 316      ; 0        ; 0        ;
; sdClock            ; sdClock            ; 4655     ; 0        ; 0        ; 0        ;
; T80s:cpu1|IORQ_n   ; sdClock            ; 0        ; 99       ; 0        ; 0        ;
; clk                ; serialClkCount[15] ; 0        ; 0        ; 0        ; 14       ;
; cpuClock           ; serialClkCount[15] ; 0        ; 0        ; 1963     ; 0        ;
; serialClkCount[15] ; serialClkCount[15] ; 0        ; 0        ; 0        ; 2262     ;
; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0        ; 0        ; 453      ; 484      ;
; clk                ; T80s:cpu1|IORQ_n   ; 0        ; 73       ; 0        ; 9        ;
; cpuClock           ; T80s:cpu1|IORQ_n   ; 25       ; 0        ; 206      ; 0        ;
; sdClock            ; T80s:cpu1|IORQ_n   ; 0        ; 0        ; 10       ; 0        ;
; serialClkCount[15] ; T80s:cpu1|IORQ_n   ; 0        ; 178      ; 0        ; 1        ;
; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n   ; 295      ; 10       ; 0        ; 19       ;
+--------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------+
; Hold Transfers                                                                      ;
+--------------------+--------------------+----------+----------+----------+----------+
; From Clock         ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------+--------------------+----------+----------+----------+----------+
; clk                ; clk                ; 1423     ; 41089582 ; 1122     ; 47725    ;
; cpuClock           ; clk                ; 545      ; 0        ; 0        ; 0        ;
; serialClkCount[15] ; clk                ; 1        ; 1        ; 0        ; 57       ;
; T80s:cpu1|IORQ_n   ; clk                ; 32       ; 32       ; 56       ; 13770    ;
; clk                ; cpuClock           ; 416      ; 0        ; 0        ; 0        ;
; cpuClock           ; cpuClock           ; 4942009  ; 0        ; 0        ; 0        ;
; sdClock            ; cpuClock           ; 24       ; 0        ; 0        ; 0        ;
; T80s:cpu1|IORQ_n   ; cpuClock           ; 280      ; 316      ; 0        ; 0        ;
; sdClock            ; sdClock            ; 4655     ; 0        ; 0        ; 0        ;
; T80s:cpu1|IORQ_n   ; sdClock            ; 0        ; 99       ; 0        ; 0        ;
; clk                ; serialClkCount[15] ; 0        ; 0        ; 0        ; 14       ;
; cpuClock           ; serialClkCount[15] ; 0        ; 0        ; 1963     ; 0        ;
; serialClkCount[15] ; serialClkCount[15] ; 0        ; 0        ; 0        ; 2262     ;
; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0        ; 0        ; 453      ; 484      ;
; clk                ; T80s:cpu1|IORQ_n   ; 0        ; 73       ; 0        ; 9        ;
; cpuClock           ; T80s:cpu1|IORQ_n   ; 25       ; 0        ; 206      ; 0        ;
; sdClock            ; T80s:cpu1|IORQ_n   ; 0        ; 0        ; 10       ; 0        ;
; serialClkCount[15] ; T80s:cpu1|IORQ_n   ; 0        ; 178      ; 0        ; 1        ;
; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n   ; 295      ; 10       ; 0        ; 19       ;
+--------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------+
; Recovery Transfers                                                                ;
+------------------+--------------------+----------+----------+----------+----------+
; From Clock       ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------+--------------------+----------+----------+----------+----------+
; sdClock          ; sdClock            ; 18       ; 0        ; 0        ; 0        ;
; cpuClock         ; serialClkCount[15] ; 0        ; 0        ; 351      ; 0        ;
; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0        ; 0        ; 81       ; 81       ;
; sdClock          ; T80s:cpu1|IORQ_n   ; 0        ; 0        ; 4        ; 0        ;
+------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------+
; Removal Transfers                                                                 ;
+------------------+--------------------+----------+----------+----------+----------+
; From Clock       ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------+--------------------+----------+----------+----------+----------+
; sdClock          ; sdClock            ; 18       ; 0        ; 0        ; 0        ;
; cpuClock         ; serialClkCount[15] ; 0        ; 0        ; 351      ; 0        ;
; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0        ; 0        ; 81       ; 81       ;
; sdClock          ; T80s:cpu1|IORQ_n   ; 0        ; 0        ; 4        ; 0        ;
+------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 13    ; 13   ;
; Unconstrained Input Port Paths  ; 509   ; 509  ;
; Unconstrained Output Ports      ; 61    ; 61   ;
; Unconstrained Output Port Paths ; 93    ; 93   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Mar 06 20:32:30 2017
Info: Command: quartus_sta Microcomputer -c Microcomputer
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Microcomputer.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name T80s:cpu1|IORQ_n T80s:cpu1|IORQ_n
    Info (332105): create_clock -period 1.000 -name cpuClock cpuClock
    Info (332105): create_clock -period 1.000 -name sdClock sdClock
    Info (332105): create_clock -period 1.000 -name serialClkCount[15] serialClkCount[15]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -18.589
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -18.589     -6581.905 clk 
    Info (332119):   -17.985     -4656.163 cpuClock 
    Info (332119):    -7.740      -822.456 sdClock 
    Info (332119):    -7.500      -320.909 T80s:cpu1|IORQ_n 
    Info (332119):    -6.657     -1063.923 serialClkCount[15] 
Info (332146): Worst-case hold slack is -3.680
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.680       -70.653 T80s:cpu1|IORQ_n 
    Info (332119):    -1.980        -1.980 clk 
    Info (332119):    -0.113        -0.113 cpuClock 
    Info (332119):     0.499         0.000 sdClock 
    Info (332119):     0.499         0.000 serialClkCount[15] 
Info (332146): Worst-case recovery slack is -5.619
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.619      -139.756 serialClkCount[15] 
    Info (332119):    -1.605       -14.157 sdClock 
    Info (332119):     0.009         0.000 T80s:cpu1|IORQ_n 
Info (332146): Worst-case removal slack is -0.483
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.483        -0.966 T80s:cpu1|IORQ_n 
    Info (332119):     1.307         0.000 serialClkCount[15] 
    Info (332119):     1.923         0.000 sdClock 
Info (332146): Worst-case minimum pulse width slack is -4.078
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.078      -517.174 T80s:cpu1|IORQ_n 
    Info (332119):    -2.567     -2850.545 clk 
    Info (332119):    -0.742      -513.464 cpuClock 
    Info (332119):    -0.742      -264.152 serialClkCount[15] 
    Info (332119):    -0.742      -210.728 sdClock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.473
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.473     -1654.701 clk 
    Info (332119):    -4.785     -1207.822 cpuClock 
    Info (332119):    -2.059      -191.030 sdClock 
    Info (332119):    -2.000      -303.074 serialClkCount[15] 
    Info (332119):    -1.669       -80.149 T80s:cpu1|IORQ_n 
Info (332146): Worst-case hold slack is -1.225
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.225       -17.083 clk 
    Info (332119):    -0.912       -11.299 T80s:cpu1|IORQ_n 
    Info (332119):    -0.432        -2.445 cpuClock 
    Info (332119):    -0.002        -0.002 serialClkCount[15] 
    Info (332119):     0.215         0.000 sdClock 
Info (332146): Worst-case recovery slack is -1.724
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.724       -42.538 serialClkCount[15] 
    Info (332119):    -0.003        -0.024 sdClock 
    Info (332119):     0.055         0.000 T80s:cpu1|IORQ_n 
Info (332146): Worst-case removal slack is 0.096
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.096         0.000 serialClkCount[15] 
    Info (332119):     0.309         0.000 T80s:cpu1|IORQ_n 
    Info (332119):     0.754         0.000 sdClock 
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -2007.732 clk 
    Info (332119):    -1.530      -169.640 T80s:cpu1|IORQ_n 
    Info (332119):    -0.500      -346.000 cpuClock 
    Info (332119):    -0.500      -178.000 serialClkCount[15] 
    Info (332119):    -0.500      -142.000 sdClock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 453 megabytes
    Info: Processing ended: Mon Mar 06 20:32:32 2017
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:03


