Fitter report for lab4
Thu Nov 07 04:00:16 2013
Quartus II Version 9.1 Build 222 10/21/2009 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. I/O Assignment Warnings
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Input Pins
 11. Output Pins
 12. I/O Bank Usage
 13. All Package Pins
 14. Output Pin Default Load For Reported TCO
 15. Fitter Resource Utilization by Entity
 16. Delay Chain Summary
 17. Pad To Core Delay Chain Fanout
 18. Control Signals
 19. Global & Other Fast Signals
 20. Non-Global High Fan-Out Signals
 21. Fitter RAM Summary
 22. Interconnect Usage Summary
 23. LAB Logic Elements
 24. LAB-wide Signals
 25. LAB Signals Sourced
 26. LAB Signals Sourced Out
 27. LAB Distinct Inputs
 28. I/O Rules Summary
 29. I/O Rules Details
 30. I/O Rules Matrix
 31. Fitter Device Options
 32. Operating Settings and Conditions
 33. Estimated Delay Added for Hold Timing
 34. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; Fitter Summary                                                          ;
+-------------------------------+-----------------------------------------+
; Fitter Status                 ; Successful - Thu Nov 07 04:00:16 2013   ;
; Quartus II Version            ; 9.1 Build 222 10/21/2009 SJ Web Edition ;
; Revision Name                 ; lab4                                    ;
; Top-level Entity Name         ; main                                    ;
; Family                        ; Stratix II                              ;
; Device                        ; EP2S15F484C3                            ;
; Timing Models                 ; Final                                   ;
; Logic utilization             ; 3 %                                     ;
;     Combinational ALUTs       ; 273 / 12,480 ( 2 % )                    ;
;     Dedicated logic registers ; 157 / 12,480 ( 1 % )                    ;
; Total registers               ; 157                                     ;
; Total pins                    ; 17 / 343 ( 5 % )                        ;
; Total virtual pins            ; 0                                       ;
; Total block memory bits       ; 2,048 / 419,328 ( < 1 % )               ;
; DSP block 9-bit elements      ; 0 / 96 ( 0 % )                          ;
; Total PLLs                    ; 0 / 6 ( 0 % )                           ;
; Total DLLs                    ; 0 / 2 ( 0 % )                           ;
+-------------------------------+-----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; AUTO                           ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Use TimeQuest Timing Analyzer                                              ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; On                             ; On                             ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                           ; Auto                           ;
; Auto Register Duplication                                                  ; Auto                           ; Auto                           ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Stop After Congestion Map Generation                                       ; Off                            ; Off                            ;
; Save Intermediate Fitting Results                                          ; Off                            ; Off                            ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
; Use Best Effort Settings for Compilation                                   ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+----------------------------------------------+
; I/O Assignment Warnings                      ;
+--------------+-------------------------------+
; Pin Name     ; Reason                        ;
+--------------+-------------------------------+
; memoryClk    ; Incomplete set of assignments ;
; state        ; Incomplete set of assignments ;
; resetState   ; Incomplete set of assignments ;
; changeState  ; Incomplete set of assignments ;
; overflowPort ; Incomplete set of assignments ;
; ronINOUT[1]  ; Incomplete set of assignments ;
; ronINOUT[0]  ; Incomplete set of assignments ;
; ronOutput[7] ; Incomplete set of assignments ;
; ronOutput[6] ; Incomplete set of assignments ;
; ronOutput[5] ; Incomplete set of assignments ;
; ronOutput[4] ; Incomplete set of assignments ;
; ronOutput[3] ; Incomplete set of assignments ;
; ronOutput[2] ; Incomplete set of assignments ;
; ronOutput[1] ; Incomplete set of assignments ;
; ronOutput[0] ; Incomplete set of assignments ;
; clk          ; Incomplete set of assignments ;
; start/stop   ; Incomplete set of assignments ;
+--------------+-------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+-------------------------+--------------------+
; Type                    ; Value              ;
+-------------------------+--------------------+
; Placement               ;                    ;
;     -- Requested        ; 0 / 470 ( 0.00 % ) ;
;     -- Achieved         ; 0 / 470 ( 0.00 % ) ;
;                         ;                    ;
; Routing (by Connection) ;                    ;
;     -- Requested        ; 0 / 0 ( 0.00 % )   ;
;     -- Achieved         ; 0 / 0 ( 0.00 % )   ;
+-------------------------+--------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                       ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+
; Partition Name ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+
; Top            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;          ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+


+--------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                             ;
+----------------+---------+-------------------+-------------------------+-------------------+
; Partition Name ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+----------------+---------+-------------------+-------------------------+-------------------+
; Top            ; 470     ; 0                 ; N/A                     ; Source File       ;
+----------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/repositories/Sifo5/lab5/lab4.pin.


+------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                                ;
+-----------------------------------------------------------------------------------+------------------------------------------+
; Resource                                                                          ; Usage                                    ;
+-----------------------------------------------------------------------------------+------------------------------------------+
; Combinational ALUTs                                                               ; 273 / 12,480 ( 2 % )                     ;
; Dedicated logic registers                                                         ; 157 / 12,480 ( 1 % )                     ;
;                                                                                   ;                                          ;
; Combinational ALUT usage by number of inputs                                      ;                                          ;
;     -- 7 input functions                                                          ; 0                                        ;
;     -- 6 input functions                                                          ; 37                                       ;
;     -- 5 input functions                                                          ; 11                                       ;
;     -- 4 input functions                                                          ; 30                                       ;
;     -- <=3 input functions                                                        ; 195                                      ;
;                                                                                   ;                                          ;
; Combinational ALUTs by mode                                                       ;                                          ;
;     -- normal mode                                                                ; 219                                      ;
;     -- extended LUT mode                                                          ; 0                                        ;
;     -- arithmetic mode                                                            ; 54                                       ;
;     -- shared arithmetic mode                                                     ; 0                                        ;
;                                                                                   ;                                          ;
; Logic utilization                                                                 ; 337 / 12,480 ( 3 % )                     ;
;     -- Difficulty Clustering Design                                               ; Low                                      ;
;     -- Combinational ALUT/register pairs used in final Placement                  ; 296                                      ;
;         -- Combinational with no register                                         ; 139                                      ;
;         -- Register only                                                          ; 23                                       ;
;         -- Combinational with a register                                          ; 134                                      ;
;     -- Estimated pairs recoverable by pairing ALUTs and registers as design grows ; -23                                      ;
;     -- Estimated Combinational ALUT/register pairs unavailable                    ; 64                                       ;
;         -- Unavailable due to unpartnered 7 LUTs                                  ; 0                                        ;
;         -- Unavailable due to unpartnered 6 LUTs                                  ; 35                                       ;
;         -- Unavailable due to unpartnered 5 LUTs                                  ; 1                                        ;
;         -- Unavailable due to LAB-wide signal conflicts                           ; 28                                       ;
;         -- Unavailable due to LAB input limits                                    ; 0                                        ;
;                                                                                   ;                                          ;
; Total registers*                                                                  ; 157 / 14,410 ( 1 % )                     ;
;     -- Dedicated logic registers                                                  ; 157 / 12,480 ( 1 % )                     ;
;     -- I/O registers                                                              ; 0 / 1,930 ( 0 % )                        ;
;                                                                                   ;                                          ;
; ALMs:  partially or completely used                                               ; 194 / 6,240 ( 3 % )                      ;
;                                                                                   ;                                          ;
; Total LABs:  partially or completely used                                         ; 41 / 780 ( 5 % )                         ;
;                                                                                   ;                                          ;
; User inserted logic elements                                                      ; 0                                        ;
; Virtual pins                                                                      ; 0                                        ;
; I/O pins                                                                          ; 17 / 343 ( 5 % )                         ;
;     -- Clock pins                                                                 ; 3 / 16 ( 19 % )                          ;
; Global signals                                                                    ; 14                                       ;
; M512s                                                                             ; 0 / 104 ( 0 % )                          ;
; M4Ks                                                                              ; 1 / 78 ( 1 % )                           ;
; Total block memory bits                                                           ; 2,048 / 419,328 ( < 1 % )                ;
; Total block memory implementation bits                                            ; 4,608 / 419,328 ( 1 % )                  ;
; DSP block 9-bit elements                                                          ; 0 / 96 ( 0 % )                           ;
; PLLs                                                                              ; 0 / 6 ( 0 % )                            ;
; Global clocks                                                                     ; 14 / 16 ( 88 % )                         ;
; Regional clocks                                                                   ; 0 / 32 ( 0 % )                           ;
; SERDES transmitters                                                               ; 0 / 38 ( 0 % )                           ;
; SERDES receivers                                                                  ; 0 / 42 ( 0 % )                           ;
; JTAGs                                                                             ; 0 / 1 ( 0 % )                            ;
; ASMI blocks                                                                       ; 0 / 1 ( 0 % )                            ;
; CRC blocks                                                                        ; 0 / 1 ( 0 % )                            ;
; Remote update blocks                                                              ; 0 / 1 ( 0 % )                            ;
; Average interconnect usage (total/H/V)                                            ; 1% / 1% / 1%                             ;
; Peak interconnect usage (total/H/V)                                               ; 3% / 2% / 3%                             ;
; Maximum fan-out node                                                              ; control:inst7|CommandDecoder:inst6|inst4 ;
; Maximum fan-out                                                                   ; 18                                       ;
; Highest non-global fan-out signal                                                 ; control:inst7|CommandDecoder:inst6|inst4 ;
; Highest non-global fan-out                                                        ; 18                                       ;
; Total fan-out                                                                     ; 1309                                     ;
; Average fan-out                                                                   ; 2.72                                     ;
+-----------------------------------------------------------------------------------+------------------------------------------+
*  Register count does not include registers inside block RAM or DSP blocks.



+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                       ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk        ; W12   ; 8        ; 17           ; 0            ; 0           ; 17                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; start/stop ; B13   ; 3        ; 18           ; 27           ; 3           ; 17                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; changeState  ; U22   ; 1        ; 0            ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; memoryClk    ; E1    ; 5        ; 40           ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; overflowPort ; A15   ; 3        ; 14           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; resetState   ; V12   ; 8        ; 17           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ronINOUT[0]  ; N22   ; 1        ; 0            ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ronINOUT[1]  ; AB15  ; 8        ; 14           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ronOutput[0] ; AB10  ; 10       ; 25           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ronOutput[1] ; T20   ; 1        ; 0            ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ronOutput[2] ; Y11   ; 7        ; 22           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ronOutput[3] ; P18   ; 1        ; 0            ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ronOutput[4] ; C10   ; 9        ; 25           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ronOutput[5] ; P3    ; 6        ; 40           ; 9            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ronOutput[6] ; AA8   ; 7        ; 26           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ronOutput[7] ; P17   ; 1        ; 0            ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; state        ; D12   ; 3        ; 17           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 5 / 40 ( 13 % ) ; 3.3V          ; --           ;
; 2        ; 0 / 44 ( 0 % )  ; 3.3V          ; --           ;
; 3        ; 4 / 50 ( 8 % )  ; 3.3V          ; --           ;
; 4        ; 0 / 35 ( 0 % )  ; 3.3V          ; --           ;
; 5        ; 1 / 44 ( 2 % )  ; 3.3V          ; --           ;
; 6        ; 1 / 40 ( 3 % )  ; 3.3V          ; --           ;
; 7        ; 2 / 34 ( 6 % )  ; 3.3V          ; --           ;
; 8        ; 3 / 43 ( 7 % )  ; 3.3V          ; --           ;
; 9        ; 1 / 6 ( 17 % )  ; 3.3V          ; --           ;
; 10       ; 1 / 6 ( 17 % )  ; 3.3V          ; --           ;
+----------+-----------------+---------------+--------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                       ;
+----------+------------+----------+--------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ;          ; TEMPDIODEp               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 4        ; VCCIO4                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 277        ; 4        ; ^MSEL3                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; A5       ; 307        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 311        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 315        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 318        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A10      ; 323        ; 9        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ;            ; 4        ; VCCIO4                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ; 3        ; VCCIO3                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A13      ; 329        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A14      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A15      ; 343        ; 3        ; overflowPort             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A16      ; 347        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A17      ; 351        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 350        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 375        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ;            ; 3        ; VCCIO3                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A21      ; 383        ; 3        ; ^nCE                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 6        ; VCCIO6                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 191        ; 7        ; ^nCEO                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA4      ; 181        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA5      ; 163        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA6      ; 159        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA7      ; 155        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA8      ; 151        ; 7        ; ronOutput[6]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA9      ; 144        ; 10       ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 147        ; 10       ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 141        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 138        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 137        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ;            ; 8        ; VREFB8                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; AA15     ; 127        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 123        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 119        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 115        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ; 85         ; 8        ; #TCK                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; AA20     ; 86         ; 8        ; #TMS                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 1        ; VCCIO1                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ; 190        ; 7        ; ^nIO_PULLUP              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB3      ;            ; 7        ; VCCIO7                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB4      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB5      ; 161        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB6      ; 157        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB7      ; 153        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB8      ; 150        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB10     ; 145        ; 10       ; ronOutput[0]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB11     ;            ; 7        ; VCCIO7                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB12     ;            ; 8        ; VCCIO8                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB13     ; 139        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB14     ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB15     ; 125        ; 8        ; ronINOUT[1]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB16     ; 124        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB17     ; 117        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB18     ; 118        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ; 87         ; 8        ; #TRST                    ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ;            ; 8        ; VCCIO8                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB21     ; 84         ; 8        ; #TDI                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 5        ; VCCIO5                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 276        ; 4        ; #TDO                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; B4       ; 279        ; 4        ; ^MSEL2                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B5       ; 305        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 309        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 313        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 317        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 320        ; 9        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 321        ; 9        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 327        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 328        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B13      ; 331        ; 3        ; start/stop               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B14      ;            ; 3        ; VREFB3                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; B15      ; 341        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 345        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 349        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 353        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 377        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 381        ; 3        ; ^nSTATUS                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ; 2        ; VCCIO2                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 275        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C2       ; 273        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ;            ;          ; TEMPDIODEn               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C4       ; 285        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 306        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 308        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 316        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 314        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 319        ; 9        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 324        ; 9        ; ronOutput[4]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C11      ; 325        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C12      ; 326        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C13      ; 330        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C14      ; 354        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ; 342        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C16      ; 344        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 352        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ; 355        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C19      ; 369        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ; 384        ; 3        ; ^CONF_DONE               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C21      ; 2          ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C22      ; 0          ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 271        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 269        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 287        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D4       ; 278        ; 4        ; ^MSEL1                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 283        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 293        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ;            ; 4        ; VREFB4                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 297        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ;            ; 4        ; VREFB4                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; D10      ; 322        ; 9        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ; 337        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 333        ; 3        ; state                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D13      ; 332        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D14      ; 356        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 361        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ;            ; 3        ; VREFB3                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; D17      ; 373        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D18      ; 379        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 382        ; 3        ; ^DCLK                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D20      ; 371        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 6          ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D22      ; 4          ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 267        ; 5        ; memoryClk                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E2       ; 265        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 274        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 272        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E5       ; 280        ; 4        ; ^MSEL0                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 281        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E7       ; 289        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 298        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 301        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ; 312        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ; 335        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 339        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ; 338        ; 3        ; ~DATA0~ / RESERVED_INPUT ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E14      ; 357        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E15      ; 365        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ; 374        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E17      ; 376        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E18      ; 380        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E19      ; 3          ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E20      ; 1          ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E21      ; 10         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E22      ; 8          ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 263        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 261        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ;            ; 5        ; VREFB5                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ; 270        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ; 268        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F6       ; 288        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F7       ; 296        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F8       ; 294        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 300        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ;            ;          ; GNDA_PLL5                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; GNDA_PLL5                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F12      ;            ;          ; VCCA_PLL5                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F13      ; 346        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 358        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 367        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 362        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 378        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F18      ;            ; 2        ; VREFB2                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ; 11         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F20      ; 9          ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 14         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ; 12         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 255        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 253        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 262        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 260        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 266        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 264        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ; 286        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G8       ; 291        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G9       ; 302        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ;            ; 9        ; VCC_PLL5_OUT             ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; VCCD_PLL5                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G12      ; 336        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ; 348        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 359        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 366        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 370        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 7          ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G18      ; 5          ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G19      ; 19         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G20      ; 17         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G21      ; 22         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 20         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 251        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 249        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 259        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 257        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ; 254        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H6       ; 252        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ; 284        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H8       ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H9       ; 304        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H10      ;            ; 4        ; VCCPD4                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H11      ; 334        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 340        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ;            ; 3        ; VCCPD3                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H14      ; 360        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ; 368        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 15         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H18      ; 13         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H19      ; 18         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ; 16         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H21      ; 26         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ; 24         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J2       ; 247        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 245        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ;            ; 5        ; VREFB5                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 250        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J6       ; 248        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 258        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ; 256        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J15      ; 364        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J16      ; 23         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J17      ; 21         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J18      ; 27         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J19      ; 25         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J20      ; 30         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 28         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K1       ; 239        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 237        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 243        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K4       ; 241        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ; 246        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 244        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ; 242        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 240        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 2        ; VCCPD2                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K15      ; 35         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K16      ; 33         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K17      ; 31         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K18      ; 29         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ; 34         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K20      ; 32         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K21      ; 38         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 36         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ;            ; 5        ; VCCIO5                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 233        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 235        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L4       ;            ;          ; GNDA_PLL4                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ;            ;          ; GNDA_PLL4                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCD_PLL4                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 238        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L8       ; 236        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L9       ;            ; 5        ; VCCPD5                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ; 39         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L16      ; 37         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L17      ;            ;          ; GNDA_PLL1                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; GNDA_PLL1                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 2        ; VREFB2                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ; 40         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L21      ; 42         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ;            ; 2        ; VCCIO2                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ; 6        ; VCCIO6                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M2       ; 232        ; 5        ; GND+                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ; 234        ; 5        ; GND+                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M4       ;            ;          ; VCCA_PLL3                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; VCCD_PLL3                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M6       ;            ;          ; VCCA_PLL4                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCD_PLL1                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCA_PLL1                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; VCCD_PLL2                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCA_PLL2                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ; 41         ; 2        ; GND+                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M21      ; 43         ; 2        ; GND+                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ;            ; 1        ; VCCIO1                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N1       ; 231        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 229        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 230        ; 6        ; GND+                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N4       ; 228        ; 6        ; GND+                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N5       ;            ;          ; GNDA_PLL3                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GNDA_PLL3                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 226        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N8       ; 224        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N9       ;            ; 6        ; VCCPD6                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ; 51         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ; 49         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N17      ;            ;          ; GNDA_PLL2                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; GNDA_PLL2                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ; 47         ; 1        ; GND+                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N20      ; 45         ; 1        ; GND+                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N21      ; 46         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N22      ; 44         ; 1        ; ronINOUT[0]              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P1       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P2       ; 227        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 225        ; 6        ; ronOutput[5]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P4       ;            ; 6        ; VREFB6                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 222        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P6       ; 220        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ; 218        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P8       ; 216        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P9       ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ; 7        ; VCCPD7                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P15      ;            ; 1        ; VCCPD1                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P16      ; 59         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P17      ; 57         ; 1        ; ronOutput[7]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P18      ; 55         ; 1        ; ronOutput[3]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P19      ; 53         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P20      ; 50         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P21      ; 48         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P22      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 223        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 221        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ; 215        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R4       ; 213        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R5       ; 214        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 212        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 202        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 200        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ; 168        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R10      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R11      ;            ; 10       ; VCC_PLL6_OUT             ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCA_PLL6                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ; 8        ; VCCPD8                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R14      ; 106        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ; 89         ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R16      ; 83         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R17      ; 81         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ; 63         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R19      ; 61         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ;            ; 1        ; VREFB1                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; R21      ; 54         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R22      ; 52         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T1       ; 219        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T2       ; 217        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 207        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ; 205        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T5       ; 210        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T6       ; 208        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 186        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 172        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ; 170        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T10      ; 156        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T11      ;            ;          ; GNDA_PLL6                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GNDA_PLL6                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ; 120        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T14      ; 108        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T15      ; 98         ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ; 92         ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T17      ; 67         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 65         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ; 66         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ; 64         ; 1        ; ronOutput[1]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T21      ; 58         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T22      ; 56         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U1       ; 211        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 209        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ;            ; 6        ; VREFB6                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ; 206        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ; 204        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U6       ; 179        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U7       ; 180        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U8       ; 173        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U9       ; 171        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U10      ; 158        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U11      ;            ;          ; VCCD_PLL6                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 130        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ; 112        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U14      ; 103        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U15      ; 99         ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ; 94         ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U17      ; 71         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U18      ; 69         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U19      ; 70         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U20      ; 68         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 62         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 60         ; 1        ; changeState              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V1       ; 203        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 201        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ; 198        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 196        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ; 188        ; 7        ; ^PORSEL                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ; 185        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V7       ; 175        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V8       ; 166        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V9       ; 149        ; 10       ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ; 165        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V11      ; 132        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ; 134        ; 8        ; resetState               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V13      ; 114        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V14      ; 105        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ; 97         ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V16      ; 93         ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V17      ; 90         ; 8        ; ^VCCSEL                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ; 75         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V19      ; 73         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V20      ;            ; 1        ; VREFB1                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 74         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 72         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 199        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 197        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 194        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 192        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ; 182        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W6       ;            ; 7        ; VREFB7                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ; 177        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W8       ;            ; 7        ; VREFB7                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; W9       ; 148        ; 10       ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W10      ; 142        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W11      ; 133        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 135        ; 8        ; clk                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W13      ; 128        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W14      ; 109        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W15      ; 102        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 101        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ; 95         ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ; 88         ; 8        ; ^nCONFIG                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ; 79         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W20      ; 77         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W21      ; 78         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ; 76         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 195        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ; 193        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 184        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y4       ; 189        ; 7        ; PLL_ENA                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y5       ; 162        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y6       ; 160        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y7       ; 154        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y8       ; 152        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y9       ; 146        ; 10       ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y10      ; 140        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ; 143        ; 7        ; ronOutput[2]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y12      ; 136        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y13      ; 131        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 110        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ; 126        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y16      ; 121        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ; 116        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ; 113        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y19      ;            ; 8        ; VREFB8                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ; 91         ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y21      ; 82         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 80         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+--------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; HyperTransport                   ; 0 pF  ; 100 Ohm (Differential)             ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.2-V HSTL                       ; 0 pF  ; Not Available                      ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; Differential 1.2-V HSTL          ; 0 pF  ; Not Available                      ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+----------------------------------------------------+---------------------+---------+---------------------------+---------------+-------------------+-------+------+--------+--------------+---------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                         ; Combinational ALUTs ; ALMs    ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M512s ; M4Ks ; M-RAMs ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; Combinational with no register ; Register-Only      ; Combinational with a register ; Full Hierarchy Name                                                                                                                       ; Library Name ;
;                                                    ;                     ;         ;                           ;               ;                   ;       ;      ;        ;              ;         ;           ;           ;      ;              ; ALUT/register pair             ; ALUT/register pair ; ALUT/register pair            ;                                                                                                                                           ;              ;
+----------------------------------------------------+---------------------+---------+---------------------------+---------------+-------------------+-------+------+--------+--------------+---------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |main                                              ; 273 (1)             ; 194 (1) ; 157 (0)                   ; 0 (0)         ; 2048              ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 17   ; 0            ; 139 (1)                        ; 23 (0)             ; 134 (0)                       ; |main                                                                                                                                     ; work         ;
;    |ALU:inst2|                                     ; 46 (0)              ; 35 (0)  ; 29 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 23 (0)                         ; 5 (0)              ; 24 (0)                        ; |main|ALU:inst2                                                                                                                           ; work         ;
;       |NOTOperation:inst2|                         ; 8 (5)               ; 8 (4)   ; 4 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (4)                          ; 2 (0)              ; 2 (1)                         ; |main|ALU:inst2|NOTOperation:inst2                                                                                                        ; work         ;
;          |lpm_counter7:inst|                       ; 2 (0)               ; 3 (0)   ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 2 (0)              ; 0 (0)                         ; |main|ALU:inst2|NOTOperation:inst2|lpm_counter7:inst                                                                                      ; work         ;
;             |lpm_counter:lpm_counter_component|    ; 2 (0)               ; 3 (0)   ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 2 (0)              ; 0 (0)                         ; |main|ALU:inst2|NOTOperation:inst2|lpm_counter7:inst|lpm_counter:lpm_counter_component                                                    ; work         ;
;                |cntr_olh:auto_generated|           ; 2 (2)               ; 3 (3)   ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 2 (2)              ; 0 (0)                         ; |main|ALU:inst2|NOTOperation:inst2|lpm_counter7:inst|lpm_counter:lpm_counter_component|cntr_olh:auto_generated                            ; work         ;
;          |lpm_counter8:inst3|                      ; 1 (0)               ; 1 (0)   ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |main|ALU:inst2|NOTOperation:inst2|lpm_counter8:inst3                                                                                     ; work         ;
;             |lpm_counter:lpm_counter_component|    ; 1 (0)               ; 1 (0)   ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |main|ALU:inst2|NOTOperation:inst2|lpm_counter8:inst3|lpm_counter:lpm_counter_component                                                   ; work         ;
;                |cntr_p3i:auto_generated|           ; 1 (1)               ; 1 (1)   ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |main|ALU:inst2|NOTOperation:inst2|lpm_counter8:inst3|lpm_counter:lpm_counter_component|cntr_p3i:auto_generated                           ; work         ;
;       |SLL:inst7|                                  ; 17 (6)              ; 12 (4)  ; 12 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (4)                          ; 0 (0)              ; 12 (2)                        ; |main|ALU:inst2|SLL:inst7                                                                                                                 ; work         ;
;          |lpm_counter7:inst|                       ; 2 (0)               ; 3 (0)   ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 2 (0)                         ; |main|ALU:inst2|SLL:inst7|lpm_counter7:inst                                                                                               ; work         ;
;             |lpm_counter:lpm_counter_component|    ; 2 (0)               ; 3 (0)   ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 2 (0)                         ; |main|ALU:inst2|SLL:inst7|lpm_counter7:inst|lpm_counter:lpm_counter_component                                                             ; work         ;
;                |cntr_olh:auto_generated|           ; 2 (2)               ; 3 (3)   ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 2 (2)                         ; |main|ALU:inst2|SLL:inst7|lpm_counter7:inst|lpm_counter:lpm_counter_component|cntr_olh:auto_generated                                     ; work         ;
;          |lpm_counter8:inst3|                      ; 1 (0)               ; 1 (0)   ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |main|ALU:inst2|SLL:inst7|lpm_counter8:inst3                                                                                              ; work         ;
;             |lpm_counter:lpm_counter_component|    ; 1 (0)               ; 1 (0)   ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |main|ALU:inst2|SLL:inst7|lpm_counter8:inst3|lpm_counter:lpm_counter_component                                                            ; work         ;
;                |cntr_p3i:auto_generated|           ; 1 (1)               ; 1 (1)   ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |main|ALU:inst2|SLL:inst7|lpm_counter8:inst3|lpm_counter:lpm_counter_component|cntr_p3i:auto_generated                                    ; work         ;
;          |lpm_shiftreg0:inst5|                     ; 8 (0)               ; 5 (0)   ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 8 (0)                         ; |main|ALU:inst2|SLL:inst7|lpm_shiftreg0:inst5                                                                                             ; work         ;
;             |lpm_shiftreg:lpm_shiftreg_component|  ; 8 (8)               ; 5 (5)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 8 (8)                         ; |main|ALU:inst2|SLL:inst7|lpm_shiftreg0:inst5|lpm_shiftreg:lpm_shiftreg_component                                                         ; work         ;
;       |incs:inst|                                  ; 21 (7)              ; 15 (4)  ; 13 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (6)                         ; 3 (0)              ; 10 (1)                        ; |main|ALU:inst2|incs:inst                                                                                                                 ; work         ;
;          |lpm_counter3:inst|                       ; 8 (0)               ; 4 (0)   ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 8 (0)                         ; |main|ALU:inst2|incs:inst|lpm_counter3:inst                                                                                               ; work         ;
;             |lpm_counter:lpm_counter_component|    ; 8 (0)               ; 4 (0)   ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 8 (0)                         ; |main|ALU:inst2|incs:inst|lpm_counter3:inst|lpm_counter:lpm_counter_component                                                             ; work         ;
;                |cntr_bli:auto_generated|           ; 8 (8)               ; 4 (4)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 8 (8)                         ; |main|ALU:inst2|incs:inst|lpm_counter3:inst|lpm_counter:lpm_counter_component|cntr_bli:auto_generated                                     ; work         ;
;          |lpm_counter8:inst3|                      ; 1 (0)               ; 1 (0)   ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |main|ALU:inst2|incs:inst|lpm_counter8:inst3                                                                                              ; work         ;
;             |lpm_counter:lpm_counter_component|    ; 1 (0)               ; 1 (0)   ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |main|ALU:inst2|incs:inst|lpm_counter8:inst3|lpm_counter:lpm_counter_component                                                            ; work         ;
;                |cntr_p3i:auto_generated|           ; 1 (1)               ; 1 (1)   ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |main|ALU:inst2|incs:inst|lpm_counter8:inst3|lpm_counter:lpm_counter_component|cntr_p3i:auto_generated                                    ; work         ;
;          |lpm_counter9:inst10|                     ; 5 (0)               ; 6 (0)   ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (0)                          ; 3 (0)              ; 0 (0)                         ; |main|ALU:inst2|incs:inst|lpm_counter9:inst10                                                                                             ; work         ;
;             |lpm_counter:lpm_counter_component|    ; 5 (0)               ; 6 (0)   ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (0)                          ; 3 (0)              ; 0 (0)                         ; |main|ALU:inst2|incs:inst|lpm_counter9:inst10|lpm_counter:lpm_counter_component                                                           ; work         ;
;                |cntr_svi:auto_generated|           ; 5 (5)               ; 6 (6)   ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 3 (3)              ; 0 (0)                         ; |main|ALU:inst2|incs:inst|lpm_counter9:inst10|lpm_counter:lpm_counter_component|cntr_svi:auto_generated                                   ; work         ;
;    |Ron:inst1|                                     ; 57 (11)             ; 43 (10) ; 36 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (9)                         ; 0 (0)              ; 38 (2)                        ; |main|Ron:inst1                                                                                                                           ;              ;
;       |lpm_counter7:inst15|                        ; 2 (0)               ; 1 (0)   ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 2 (0)                         ; |main|Ron:inst1|lpm_counter7:inst15                                                                                                       ; work         ;
;          |lpm_counter:lpm_counter_component|       ; 2 (0)               ; 1 (0)   ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 2 (0)                         ; |main|Ron:inst1|lpm_counter7:inst15|lpm_counter:lpm_counter_component                                                                     ; work         ;
;             |cntr_olh:auto_generated|              ; 2 (2)               ; 1 (1)   ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 2 (2)                         ; |main|Ron:inst1|lpm_counter7:inst15|lpm_counter:lpm_counter_component|cntr_olh:auto_generated                                             ; work         ;
;       |lpm_counter8:inst6|                         ; 1 (0)               ; 1 (0)   ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |main|Ron:inst1|lpm_counter8:inst6                                                                                                        ; work         ;
;          |lpm_counter:lpm_counter_component|       ; 1 (0)               ; 1 (0)   ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |main|Ron:inst1|lpm_counter8:inst6|lpm_counter:lpm_counter_component                                                                      ; work         ;
;             |cntr_p3i:auto_generated|              ; 1 (1)               ; 1 (1)   ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |main|Ron:inst1|lpm_counter8:inst6|lpm_counter:lpm_counter_component|cntr_p3i:auto_generated                                              ; work         ;
;       |lpm_mux0:inst|                              ; 8 (0)               ; 8 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (0)                          ; 0 (0)              ; 0 (0)                         ; |main|Ron:inst1|lpm_mux0:inst                                                                                                             ; work         ;
;          |lpm_mux:lpm_mux_component|               ; 8 (0)               ; 8 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (0)                          ; 0 (0)              ; 0 (0)                         ; |main|Ron:inst1|lpm_mux0:inst|lpm_mux:lpm_mux_component                                                                                   ; work         ;
;             |mux_c4e:auto_generated|               ; 8 (8)               ; 8 (8)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)                          ; 0 (0)              ; 0 (0)                         ; |main|Ron:inst1|lpm_mux0:inst|lpm_mux:lpm_mux_component|mux_c4e:auto_generated                                                            ; work         ;
;       |lpm_shiftreg0:inst1|                        ; 8 (0)               ; 4 (0)   ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 8 (0)                         ; |main|Ron:inst1|lpm_shiftreg0:inst1                                                                                                       ; work         ;
;          |lpm_shiftreg:lpm_shiftreg_component|     ; 8 (8)               ; 4 (4)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 8 (8)                         ; |main|Ron:inst1|lpm_shiftreg0:inst1|lpm_shiftreg:lpm_shiftreg_component                                                                   ; work         ;
;       |lpm_shiftreg0:inst2|                        ; 8 (0)               ; 5 (0)   ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 8 (0)                         ; |main|Ron:inst1|lpm_shiftreg0:inst2                                                                                                       ; work         ;
;          |lpm_shiftreg:lpm_shiftreg_component|     ; 8 (8)               ; 5 (5)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 8 (8)                         ; |main|Ron:inst1|lpm_shiftreg0:inst2|lpm_shiftreg:lpm_shiftreg_component                                                                   ; work         ;
;       |lpm_shiftreg0:inst4|                        ; 8 (0)               ; 5 (0)   ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 8 (0)                         ; |main|Ron:inst1|lpm_shiftreg0:inst4                                                                                                       ; work         ;
;          |lpm_shiftreg:lpm_shiftreg_component|     ; 8 (8)               ; 5 (5)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 8 (8)                         ; |main|Ron:inst1|lpm_shiftreg0:inst4|lpm_shiftreg:lpm_shiftreg_component                                                                   ; work         ;
;       |lpm_shiftreg0:inst5|                        ; 11 (0)              ; 11 (0)  ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 9 (0)                         ; |main|Ron:inst1|lpm_shiftreg0:inst5                                                                                                       ; work         ;
;          |lpm_shiftreg:lpm_shiftreg_component|     ; 11 (11)             ; 11 (11) ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 9 (9)                         ; |main|Ron:inst1|lpm_shiftreg0:inst5|lpm_shiftreg:lpm_shiftreg_component                                                                   ; work         ;
;    |control:inst7|                                 ; 81 (4)              ; 72 (3)  ; 46 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 56 (3)                         ; 11 (0)             ; 35 (1)                        ; |main|control:inst7                                                                                                                       ; work         ;
;       |ClkRouter:inst15|                           ; 10 (4)              ; 8 (3)   ; 5 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (3)                          ; 0 (0)              ; 5 (1)                         ; |main|control:inst7|ClkRouter:inst15                                                                                                      ; work         ;
;          |lpm_counter2:inst5|                      ; 4 (0)               ; 3 (0)   ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 2 (0)                         ; |main|control:inst7|ClkRouter:inst15|lpm_counter2:inst5                                                                                   ; work         ;
;             |lpm_counter:lpm_counter_component|    ; 4 (0)               ; 3 (0)   ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 2 (0)                         ; |main|control:inst7|ClkRouter:inst15|lpm_counter2:inst5|lpm_counter:lpm_counter_component                                                 ; work         ;
;                |cntr_pvi:auto_generated|           ; 4 (4)               ; 3 (3)   ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 2 (2)                         ; |main|control:inst7|ClkRouter:inst15|lpm_counter2:inst5|lpm_counter:lpm_counter_component|cntr_pvi:auto_generated                         ; work         ;
;          |lpm_counter4:inst1|                      ; 1 (0)               ; 1 (0)   ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |main|control:inst7|ClkRouter:inst15|lpm_counter4:inst1                                                                                   ; work         ;
;             |lpm_counter:lpm_counter_component|    ; 1 (0)               ; 1 (0)   ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |main|control:inst7|ClkRouter:inst15|lpm_counter4:inst1|lpm_counter:lpm_counter_component                                                 ; work         ;
;                |cntr_nlh:auto_generated|           ; 1 (1)               ; 1 (1)   ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |main|control:inst7|ClkRouter:inst15|lpm_counter4:inst1|lpm_counter:lpm_counter_component|cntr_nlh:auto_generated                         ; work         ;
;          |lpm_counter8:inst|                       ; 1 (0)               ; 1 (0)   ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |main|control:inst7|ClkRouter:inst15|lpm_counter8:inst                                                                                    ; work         ;
;             |lpm_counter:lpm_counter_component|    ; 1 (0)               ; 1 (0)   ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |main|control:inst7|ClkRouter:inst15|lpm_counter8:inst|lpm_counter:lpm_counter_component                                                  ; work         ;
;                |cntr_p3i:auto_generated|           ; 1 (1)               ; 1 (1)   ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |main|control:inst7|ClkRouter:inst15|lpm_counter8:inst|lpm_counter:lpm_counter_component|cntr_p3i:auto_generated                          ; work         ;
;       |CommandDecoder:inst6|                       ; 47 (6)              ; 40 (6)  ; 17 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 38 (5)                         ; 8 (0)              ; 9 (1)                         ; |main|control:inst7|CommandDecoder:inst6                                                                                                  ; work         ;
;          |ALUcontrol:inst7|                        ; 10 (5)              ; 9 (3)   ; 4 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (4)                          ; 2 (0)              ; 2 (1)                         ; |main|control:inst7|CommandDecoder:inst6|ALUcontrol:inst7                                                                                 ; work         ;
;             |lpm_counter1:inst6|                   ; 4 (0)               ; 5 (0)   ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (0)                          ; 2 (0)              ; 0 (0)                         ; |main|control:inst7|CommandDecoder:inst6|ALUcontrol:inst7|lpm_counter1:inst6                                                              ; work         ;
;                |lpm_counter:lpm_counter_component| ; 4 (0)               ; 5 (0)   ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (0)                          ; 2 (0)              ; 0 (0)                         ; |main|control:inst7|CommandDecoder:inst6|ALUcontrol:inst7|lpm_counter1:inst6|lpm_counter:lpm_counter_component                            ; work         ;
;                   |cntr_ovi:auto_generated|        ; 4 (4)               ; 5 (5)   ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)                          ; 2 (2)              ; 0 (0)                         ; |main|control:inst7|CommandDecoder:inst6|ALUcontrol:inst7|lpm_counter1:inst6|lpm_counter:lpm_counter_component|cntr_ovi:auto_generated    ; work         ;
;             |lpm_counter8:inst4|                   ; 1 (0)               ; 1 (0)   ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |main|control:inst7|CommandDecoder:inst6|ALUcontrol:inst7|lpm_counter8:inst4                                                              ; work         ;
;                |lpm_counter:lpm_counter_component| ; 1 (0)               ; 1 (0)   ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |main|control:inst7|CommandDecoder:inst6|ALUcontrol:inst7|lpm_counter8:inst4|lpm_counter:lpm_counter_component                            ; work         ;
;                   |cntr_p3i:auto_generated|        ; 1 (1)               ; 1 (1)   ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |main|control:inst7|CommandDecoder:inst6|ALUcontrol:inst7|lpm_counter8:inst4|lpm_counter:lpm_counter_component|cntr_p3i:auto_generated    ; work         ;
;          |JMP:inst3|                               ; 11 (6)              ; 9 (4)   ; 4 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (6)                         ; 3 (1)              ; 1 (0)                         ; |main|control:inst7|CommandDecoder:inst6|JMP:inst3                                                                                        ; work         ;
;             |lpm_counter2:inst25|                  ; 4 (0)               ; 4 (0)   ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (0)                          ; 2 (0)              ; 0 (0)                         ; |main|control:inst7|CommandDecoder:inst6|JMP:inst3|lpm_counter2:inst25                                                                    ; work         ;
;                |lpm_counter:lpm_counter_component| ; 4 (0)               ; 4 (0)   ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (0)                          ; 2 (0)              ; 0 (0)                         ; |main|control:inst7|CommandDecoder:inst6|JMP:inst3|lpm_counter2:inst25|lpm_counter:lpm_counter_component                                  ; work         ;
;                   |cntr_pvi:auto_generated|        ; 4 (4)               ; 4 (4)   ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)                          ; 2 (2)              ; 0 (0)                         ; |main|control:inst7|CommandDecoder:inst6|JMP:inst3|lpm_counter2:inst25|lpm_counter:lpm_counter_component|cntr_pvi:auto_generated          ; work         ;
;             |lpm_counter8:inst|                    ; 1 (0)               ; 1 (0)   ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |main|control:inst7|CommandDecoder:inst6|JMP:inst3|lpm_counter8:inst                                                                      ; work         ;
;                |lpm_counter:lpm_counter_component| ; 1 (0)               ; 1 (0)   ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |main|control:inst7|CommandDecoder:inst6|JMP:inst3|lpm_counter8:inst|lpm_counter:lpm_counter_component                                    ; work         ;
;                   |cntr_p3i:auto_generated|        ; 1 (1)               ; 1 (1)   ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |main|control:inst7|CommandDecoder:inst6|JMP:inst3|lpm_counter8:inst|lpm_counter:lpm_counter_component|cntr_p3i:auto_generated            ; work         ;
;          |RtoM:inst9|                              ; 10 (5)              ; 7 (3)   ; 4 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (4)                          ; 0 (0)              ; 4 (1)                         ; |main|control:inst7|CommandDecoder:inst6|RtoM:inst9                                                                                       ; work         ;
;             |lpm_counter1:inst6|                   ; 4 (0)               ; 3 (0)   ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 2 (0)                         ; |main|control:inst7|CommandDecoder:inst6|RtoM:inst9|lpm_counter1:inst6                                                                    ; work         ;
;                |lpm_counter:lpm_counter_component| ; 4 (0)               ; 3 (0)   ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 2 (0)                         ; |main|control:inst7|CommandDecoder:inst6|RtoM:inst9|lpm_counter1:inst6|lpm_counter:lpm_counter_component                                  ; work         ;
;                   |cntr_ovi:auto_generated|        ; 4 (4)               ; 3 (3)   ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 2 (2)                         ; |main|control:inst7|CommandDecoder:inst6|RtoM:inst9|lpm_counter1:inst6|lpm_counter:lpm_counter_component|cntr_ovi:auto_generated          ; work         ;
;             |lpm_counter8:inst|                    ; 1 (0)               ; 1 (0)   ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |main|control:inst7|CommandDecoder:inst6|RtoM:inst9|lpm_counter8:inst                                                                     ; work         ;
;                |lpm_counter:lpm_counter_component| ; 1 (0)               ; 1 (0)   ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |main|control:inst7|CommandDecoder:inst6|RtoM:inst9|lpm_counter8:inst|lpm_counter:lpm_counter_component                                   ; work         ;
;                   |cntr_p3i:auto_generated|        ; 1 (1)               ; 1 (1)   ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |main|control:inst7|CommandDecoder:inst6|RtoM:inst9|lpm_counter8:inst|lpm_counter:lpm_counter_component|cntr_p3i:auto_generated           ; work         ;
;          |stackControl:inst13|                     ; 10 (5)              ; 9 (4)   ; 4 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (5)                          ; 3 (1)              ; 1 (0)                         ; |main|control:inst7|CommandDecoder:inst6|stackControl:inst13                                                                              ; work         ;
;             |lpm_counter1:inst6|                   ; 4 (0)               ; 4 (0)   ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (0)                          ; 2 (0)              ; 0 (0)                         ; |main|control:inst7|CommandDecoder:inst6|stackControl:inst13|lpm_counter1:inst6                                                           ; work         ;
;                |lpm_counter:lpm_counter_component| ; 4 (0)               ; 4 (0)   ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (0)                          ; 2 (0)              ; 0 (0)                         ; |main|control:inst7|CommandDecoder:inst6|stackControl:inst13|lpm_counter1:inst6|lpm_counter:lpm_counter_component                         ; work         ;
;                   |cntr_ovi:auto_generated|        ; 4 (4)               ; 4 (4)   ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)                          ; 2 (2)              ; 0 (0)                         ; |main|control:inst7|CommandDecoder:inst6|stackControl:inst13|lpm_counter1:inst6|lpm_counter:lpm_counter_component|cntr_ovi:auto_generated ; work         ;
;             |lpm_counter8:inst4|                   ; 1 (0)               ; 1 (0)   ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |main|control:inst7|CommandDecoder:inst6|stackControl:inst13|lpm_counter8:inst4                                                           ; work         ;
;                |lpm_counter:lpm_counter_component| ; 1 (0)               ; 1 (0)   ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |main|control:inst7|CommandDecoder:inst6|stackControl:inst13|lpm_counter8:inst4|lpm_counter:lpm_counter_component                         ; work         ;
;                   |cntr_p3i:auto_generated|        ; 1 (1)               ; 1 (1)   ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |main|control:inst7|CommandDecoder:inst6|stackControl:inst13|lpm_counter8:inst4|lpm_counter:lpm_counter_component|cntr_p3i:auto_generated ; work         ;
;       |CommandHandler:inst2|                       ; 0 (0)               ; 12 (0)  ; 13 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 3 (0)              ; 10 (0)                        ; |main|control:inst7|CommandHandler:inst2                                                                                                  ; work         ;
;          |lpm_tff1:inst6|                          ; 0 (0)               ; 7 (0)   ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 8 (0)                         ; |main|control:inst7|CommandHandler:inst2|lpm_tff1:inst6                                                                                   ; work         ;
;             |lpm_ff:lpm_ff_component|              ; 0 (0)               ; 7 (7)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 8 (8)                         ; |main|control:inst7|CommandHandler:inst2|lpm_tff1:inst6|lpm_ff:lpm_ff_component                                                           ; work         ;
;          |lpm_tff1:inst|                           ; 0 (0)               ; 5 (0)   ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 3 (0)              ; 2 (0)                         ; |main|control:inst7|CommandHandler:inst2|lpm_tff1:inst                                                                                    ; work         ;
;             |lpm_ff:lpm_ff_component|              ; 0 (0)               ; 5 (5)   ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 3 (3)              ; 2 (2)                         ; |main|control:inst7|CommandHandler:inst2|lpm_tff1:inst|lpm_ff:lpm_ff_component                                                            ; work         ;
;       |IPreg:inst|                                 ; 9 (1)               ; 5 (1)   ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 8 (0)                         ; |main|control:inst7|IPreg:inst                                                                                                            ; work         ;
;          |lpm_counter3:inst|                       ; 8 (0)               ; 4 (0)   ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 8 (0)                         ; |main|control:inst7|IPreg:inst|lpm_counter3:inst                                                                                          ; work         ;
;             |lpm_counter:lpm_counter_component|    ; 8 (0)               ; 4 (0)   ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 8 (0)                         ; |main|control:inst7|IPreg:inst|lpm_counter3:inst|lpm_counter:lpm_counter_component                                                        ; work         ;
;                |cntr_bli:auto_generated|           ; 8 (8)               ; 4 (4)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 8 (8)                         ; |main|control:inst7|IPreg:inst|lpm_counter3:inst|lpm_counter:lpm_counter_component|cntr_bli:auto_generated                                ; work         ;
;       |clkRouter1:inst3|                           ; 3 (1)               ; 2 (1)   ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 2 (0)                         ; |main|control:inst7|clkRouter1:inst3                                                                                                      ; work         ;
;          |lpm_counter7:inst9|                      ; 2 (0)               ; 1 (0)   ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 2 (0)                         ; |main|control:inst7|clkRouter1:inst3|lpm_counter7:inst9                                                                                   ; work         ;
;             |lpm_counter:lpm_counter_component|    ; 2 (0)               ; 1 (0)   ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 2 (0)                         ; |main|control:inst7|clkRouter1:inst3|lpm_counter7:inst9|lpm_counter:lpm_counter_component                                                 ; work         ;
;                |cntr_olh:auto_generated|           ; 2 (2)               ; 1 (1)   ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 2 (2)                         ; |main|control:inst7|clkRouter1:inst3|lpm_counter7:inst9|lpm_counter:lpm_counter_component|cntr_olh:auto_generated                         ; work         ;
;       |lpm_mux2:inst9|                             ; 8 (0)               ; 5 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (0)                          ; 0 (0)              ; 0 (0)                         ; |main|control:inst7|lpm_mux2:inst9                                                                                                        ; work         ;
;          |lpm_mux:lpm_mux_component|               ; 8 (0)               ; 5 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (0)                          ; 0 (0)              ; 0 (0)                         ; |main|control:inst7|lpm_mux2:inst9|lpm_mux:lpm_mux_component                                                                              ; work         ;
;             |mux_unc:auto_generated|               ; 8 (8)               ; 5 (5)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)                          ; 0 (0)              ; 0 (0)                         ; |main|control:inst7|lpm_mux2:inst9|lpm_mux:lpm_mux_component|mux_unc:auto_generated                                                       ; work         ;
;    |flagReg:inst6|                                 ; 1 (1)               ; 1 (1)   ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |main|flagReg:inst6                                                                                                                       ; work         ;
;    |memory:inst|                                   ; 9 (1)               ; 8 (1)   ; 0 (0)                     ; 0 (0)         ; 2048              ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 8 (0)                         ; |main|memory:inst                                                                                                                         ; work         ;
;       |busmux:inst4|                               ; 8 (0)               ; 7 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 8 (0)                         ; |main|memory:inst|busmux:inst4                                                                                                            ; work         ;
;          |lpm_mux:$00000|                          ; 8 (0)               ; 7 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 8 (0)                         ; |main|memory:inst|busmux:inst4|lpm_mux:$00000                                                                                             ; work         ;
;             |mux_unc:auto_generated|               ; 8 (8)               ; 7 (7)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 8 (8)                         ; |main|memory:inst|busmux:inst4|lpm_mux:$00000|mux_unc:auto_generated                                                                      ; work         ;
;       |lpm_rom:rom|                                ; 0 (0)               ; 0 (0)   ; 0 (0)                     ; 0 (0)         ; 2048              ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |main|memory:inst|lpm_rom:rom                                                                                                             ; work         ;
;          |altrom:srom|                             ; 0 (0)               ; 0 (0)   ; 0 (0)                     ; 0 (0)         ; 2048              ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |main|memory:inst|lpm_rom:rom|altrom:srom                                                                                                 ; work         ;
;             |altsyncram:rom_block|                 ; 0 (0)               ; 0 (0)   ; 0 (0)                     ; 0 (0)         ; 2048              ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |main|memory:inst|lpm_rom:rom|altrom:srom|altsyncram:rom_block                                                                            ; work         ;
;                |altsyncram_nrv:auto_generated|     ; 0 (0)               ; 0 (0)   ; 0 (0)                     ; 0 (0)         ; 2048              ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |main|memory:inst|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_nrv:auto_generated                                              ; work         ;
;    |stack:inst9|                                   ; 78 (8)              ; 55 (4)  ; 45 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 39 (8)                         ; 7 (0)              ; 39 (0)                        ; |main|stack:inst9                                                                                                                         ; work         ;
;       |lpm_counter10:inst31|                       ; 3 (0)               ; 3 (0)   ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 1 (0)              ; 2 (0)                         ; |main|stack:inst9|lpm_counter10:inst31                                                                                                    ; work         ;
;          |lpm_counter:lpm_counter_component|       ; 3 (0)               ; 3 (0)   ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 1 (0)              ; 2 (0)                         ; |main|stack:inst9|lpm_counter10:inst31|lpm_counter:lpm_counter_component                                                                  ; work         ;
;             |cntr_4dg:auto_generated|              ; 3 (3)               ; 3 (3)   ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 1 (1)              ; 2 (2)                         ; |main|stack:inst9|lpm_counter10:inst31|lpm_counter:lpm_counter_component|cntr_4dg:auto_generated                                          ; work         ;
;       |lpm_mux0:inst10|                            ; 8 (0)               ; 8 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (0)                          ; 0 (0)              ; 0 (0)                         ; |main|stack:inst9|lpm_mux0:inst10                                                                                                         ; work         ;
;          |lpm_mux:lpm_mux_component|               ; 8 (0)               ; 8 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (0)                          ; 0 (0)              ; 0 (0)                         ; |main|stack:inst9|lpm_mux0:inst10|lpm_mux:lpm_mux_component                                                                               ; work         ;
;             |mux_c4e:auto_generated|               ; 8 (8)               ; 8 (8)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)                          ; 0 (0)              ; 0 (0)                         ; |main|stack:inst9|lpm_mux0:inst10|lpm_mux:lpm_mux_component|mux_c4e:auto_generated                                                        ; work         ;
;       |lpm_shiftreg0:inst7|                        ; 8 (0)               ; 4 (0)   ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 8 (0)                         ; |main|stack:inst9|lpm_shiftreg0:inst7                                                                                                     ; work         ;
;          |lpm_shiftreg:lpm_shiftreg_component|     ; 8 (8)               ; 4 (4)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 8 (8)                         ; |main|stack:inst9|lpm_shiftreg0:inst7|lpm_shiftreg:lpm_shiftreg_component                                                                 ; work         ;
;       |lpm_shiftreg0:inst8|                        ; 8 (0)               ; 8 (0)   ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 8 (0)                         ; |main|stack:inst9|lpm_shiftreg0:inst8                                                                                                     ; work         ;
;          |lpm_shiftreg:lpm_shiftreg_component|     ; 8 (8)               ; 8 (8)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 8 (8)                         ; |main|stack:inst9|lpm_shiftreg0:inst8|lpm_shiftreg:lpm_shiftreg_component                                                                 ; work         ;
;       |lpm_shiftreg0:inst9|                        ; 8 (0)               ; 4 (0)   ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 8 (0)                         ; |main|stack:inst9|lpm_shiftreg0:inst9                                                                                                     ; work         ;
;          |lpm_shiftreg:lpm_shiftreg_component|     ; 8 (8)               ; 4 (4)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 8 (8)                         ; |main|stack:inst9|lpm_shiftreg0:inst9|lpm_shiftreg:lpm_shiftreg_component                                                                 ; work         ;
;       |lpm_shiftreg0:inst|                         ; 8 (0)               ; 8 (0)   ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 8 (0)                         ; |main|stack:inst9|lpm_shiftreg0:inst                                                                                                      ; work         ;
;          |lpm_shiftreg:lpm_shiftreg_component|     ; 8 (8)               ; 8 (8)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 8 (8)                         ; |main|stack:inst9|lpm_shiftreg0:inst|lpm_shiftreg:lpm_shiftreg_component                                                                  ; work         ;
;       |pop:inst28|                                 ; 13 (6)              ; 12 (4)  ; 5 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (4)                         ; 3 (0)              ; 3 (2)                         ; |main|stack:inst9|pop:inst28                                                                                                              ; work         ;
;          |lpm_counter11:inst|                      ; 5 (0)               ; 6 (0)   ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (0)                          ; 3 (0)              ; 0 (0)                         ; |main|stack:inst9|pop:inst28|lpm_counter11:inst                                                                                           ; work         ;
;             |lpm_counter:lpm_counter_component|    ; 5 (0)               ; 6 (0)   ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (0)                          ; 3 (0)              ; 0 (0)                         ; |main|stack:inst9|pop:inst28|lpm_counter11:inst|lpm_counter:lpm_counter_component                                                         ; work         ;
;                |cntr_bvj:auto_generated|           ; 5 (5)               ; 6 (6)   ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 3 (3)              ; 0 (0)                         ; |main|stack:inst9|pop:inst28|lpm_counter11:inst|lpm_counter:lpm_counter_component|cntr_bvj:auto_generated                                 ; work         ;
;          |lpm_counter8:inst3|                      ; 1 (0)               ; 1 (0)   ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |main|stack:inst9|pop:inst28|lpm_counter8:inst3                                                                                           ; work         ;
;             |lpm_counter:lpm_counter_component|    ; 1 (0)               ; 1 (0)   ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |main|stack:inst9|pop:inst28|lpm_counter8:inst3|lpm_counter:lpm_counter_component                                                         ; work         ;
;                |cntr_p3i:auto_generated|           ; 1 (1)               ; 1 (1)   ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |main|stack:inst9|pop:inst28|lpm_counter8:inst3|lpm_counter:lpm_counter_component|cntr_p3i:auto_generated                                 ; work         ;
;          |lpm_decode0:inst10|                      ; 1 (0)               ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |main|stack:inst9|pop:inst28|lpm_decode0:inst10                                                                                           ; work         ;
;             |lpm_decode:lpm_decode_component|      ; 1 (0)               ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |main|stack:inst9|pop:inst28|lpm_decode0:inst10|lpm_decode:lpm_decode_component                                                           ; work         ;
;                |decode_u7f:auto_generated|         ; 1 (1)               ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |main|stack:inst9|pop:inst28|lpm_decode0:inst10|lpm_decode:lpm_decode_component|decode_u7f:auto_generated                                 ; work         ;
;       |push:inst35|                                ; 14 (7)              ; 12 (4)  ; 5 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 12 (6)                         ; 3 (0)              ; 2 (1)                         ; |main|stack:inst9|push:inst35                                                                                                             ; work         ;
;          |lpm_counter11:inst|                      ; 5 (0)               ; 6 (0)   ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (0)                          ; 3 (0)              ; 0 (0)                         ; |main|stack:inst9|push:inst35|lpm_counter11:inst                                                                                          ; work         ;
;             |lpm_counter:lpm_counter_component|    ; 5 (0)               ; 6 (0)   ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (0)                          ; 3 (0)              ; 0 (0)                         ; |main|stack:inst9|push:inst35|lpm_counter11:inst|lpm_counter:lpm_counter_component                                                        ; work         ;
;                |cntr_bvj:auto_generated|           ; 5 (5)               ; 6 (6)   ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 3 (3)              ; 0 (0)                         ; |main|stack:inst9|push:inst35|lpm_counter11:inst|lpm_counter:lpm_counter_component|cntr_bvj:auto_generated                                ; work         ;
;          |lpm_counter8:inst3|                      ; 1 (0)               ; 1 (0)   ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |main|stack:inst9|push:inst35|lpm_counter8:inst3                                                                                          ; work         ;
;             |lpm_counter:lpm_counter_component|    ; 1 (0)               ; 1 (0)   ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |main|stack:inst9|push:inst35|lpm_counter8:inst3|lpm_counter:lpm_counter_component                                                        ; work         ;
;                |cntr_p3i:auto_generated|           ; 1 (1)               ; 1 (1)   ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |main|stack:inst9|push:inst35|lpm_counter8:inst3|lpm_counter:lpm_counter_component|cntr_p3i:auto_generated                                ; work         ;
;          |lpm_decode0:inst10|                      ; 1 (0)               ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |main|stack:inst9|push:inst35|lpm_decode0:inst10                                                                                          ; work         ;
;             |lpm_decode:lpm_decode_component|      ; 1 (0)               ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |main|stack:inst9|push:inst35|lpm_decode0:inst10|lpm_decode:lpm_decode_component                                                          ; work         ;
;                |decode_u7f:auto_generated|         ; 1 (1)               ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |main|stack:inst9|push:inst35|lpm_decode0:inst10|lpm_decode:lpm_decode_component|decode_u7f:auto_generated                                ; work         ;
+----------------------------------------------------+---------------------+---------+---------------------------+---------------+-------------------+-------+------+--------+--------------+---------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                 ;
+--------------+----------+---------------+---------------+-----------------------+-----+-----------+---------+----------+------------+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE      ; DQS bus ; NDQS bus ; DQS output ;
+--------------+----------+---------------+---------------+-----------------------+-----+-----------+---------+----------+------------+
; memoryClk    ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; state        ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; resetState   ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; changeState  ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; overflowPort ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; ronINOUT[1]  ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; ronINOUT[0]  ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; ronOutput[7] ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; ronOutput[6] ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; ronOutput[5] ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; ronOutput[4] ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; ronOutput[3] ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; ronOutput[2] ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; ronOutput[1] ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; ronOutput[0] ; Output   ; --            ; --            ; --                    ; --  ; (0) 52 ps ; --      ; --       ; --         ;
; clk          ; Input    ; (0) 115 ps    ; (7) 2996 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
; start/stop   ; Input    ; (0) 115 ps    ; (7) 2996 ps   ; --                    ; --  ; --        ; --      ; --       ; --         ;
+--------------+----------+---------------+---------------+-----------------------+-----+-----------+---------+----------+------------+


+---------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                    ;
+---------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                 ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------+-------------------+---------+
; clk                                                                 ;                   ;         ;
;      - Ron:inst1|inst14                                             ; 0                 ; 0       ;
;      - Ron:inst1|inst8                                              ; 0                 ; 0       ;
;      - control:inst7|inst16~0                                       ; 0                 ; 0       ;
;      - stack:inst9|pop:inst28|inst8                                 ; 0                 ; 0       ;
;      - ALU:inst2|incs:inst|inst8                                    ; 0                 ; 0       ;
;      - ALU:inst2|SLL:inst7|inst8                                    ; 0                 ; 0       ;
;      - ALU:inst2|NOTOperation:inst2|inst8                           ; 0                 ; 0       ;
;      - stack:inst9|push:inst35|inst8                                ; 0                 ; 0       ;
;      - control:inst7|CommandDecoder:inst6|JMP:inst3|inst8           ; 0                 ; 0       ;
;      - control:inst7|CommandDecoder:inst6|stackControl:inst13|inst8 ; 0                 ; 0       ;
;      - Ron:inst1|inst23                                             ; 1                 ; 7       ;
;      - ALU:inst2|incs:inst|inst6                                    ; 1                 ; 7       ;
;      - ALU:inst2|incs:inst|inst5                                    ; 1                 ; 7       ;
;      - control:inst7|CommandDecoder:inst6|RtoM:inst9|inst8          ; 0                 ; 0       ;
;      - control:inst7|CommandDecoder:inst6|ALUcontrol:inst7|inst8    ; 0                 ; 0       ;
;      - control:inst7|inst14                                         ; 0                 ; 0       ;
;      - control:inst7|ClkRouter:inst15|inst8                         ; 0                 ; 0       ;
; start/stop                                                          ;                   ;         ;
;      - Ron:inst1|inst14                                             ; 0                 ; 0       ;
;      - Ron:inst1|inst8                                              ; 0                 ; 0       ;
;      - control:inst7|inst16~0                                       ; 0                 ; 0       ;
;      - stack:inst9|pop:inst28|inst8                                 ; 0                 ; 0       ;
;      - ALU:inst2|incs:inst|inst8                                    ; 0                 ; 0       ;
;      - ALU:inst2|SLL:inst7|inst8                                    ; 0                 ; 0       ;
;      - ALU:inst2|NOTOperation:inst2|inst8                           ; 0                 ; 0       ;
;      - stack:inst9|push:inst35|inst8                                ; 0                 ; 0       ;
;      - control:inst7|CommandDecoder:inst6|JMP:inst3|inst8           ; 0                 ; 0       ;
;      - control:inst7|CommandDecoder:inst6|stackControl:inst13|inst8 ; 0                 ; 0       ;
;      - Ron:inst1|inst23                                             ; 1                 ; 7       ;
;      - ALU:inst2|incs:inst|inst6                                    ; 1                 ; 7       ;
;      - ALU:inst2|incs:inst|inst5                                    ; 1                 ; 7       ;
;      - control:inst7|CommandDecoder:inst6|RtoM:inst9|inst8          ; 0                 ; 0       ;
;      - control:inst7|CommandDecoder:inst6|ALUcontrol:inst7|inst8    ; 0                 ; 0       ;
;      - control:inst7|inst14                                         ; 0                 ; 0       ;
;      - control:inst7|ClkRouter:inst15|inst8                         ; 0                 ; 0       ;
+---------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                              ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                            ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; ALU:inst2|NOTOperation:inst2|inst10                                                                                                             ; LCCOMB_X18_Y16_N18 ; 1       ; Async. clear ; no     ; --                   ; --               ; --                        ;
; ALU:inst2|NOTOperation:inst2|inst11                                                                                                             ; LCCOMB_X18_Y16_N26 ; 2       ; Clock        ; no     ; --                   ; --               ; --                        ;
; ALU:inst2|NOTOperation:inst2|inst8                                                                                                              ; LCCOMB_X18_Y16_N10 ; 2       ; Clock        ; no     ; --                   ; --               ; --                        ;
; ALU:inst2|NOTOperation:inst2|inst9                                                                                                              ; LCCOMB_X18_Y16_N20 ; 1       ; Clock        ; no     ; --                   ; --               ; --                        ;
; ALU:inst2|SLL:inst7|inst10                                                                                                                      ; LCCOMB_X18_Y11_N22 ; 1       ; Async. clear ; no     ; --                   ; --               ; --                        ;
; ALU:inst2|SLL:inst7|inst11                                                                                                                      ; LCCOMB_X18_Y11_N24 ; 2       ; Clock        ; no     ; --                   ; --               ; --                        ;
; ALU:inst2|SLL:inst7|inst6                                                                                                                       ; LCCOMB_X18_Y11_N30 ; 8       ; Clock        ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; ALU:inst2|SLL:inst7|inst8                                                                                                                       ; LCCOMB_X18_Y11_N26 ; 2       ; Clock        ; no     ; --                   ; --               ; --                        ;
; ALU:inst2|SLL:inst7|inst9                                                                                                                       ; LCCOMB_X19_Y14_N22 ; 1       ; Clock        ; no     ; --                   ; --               ; --                        ;
; ALU:inst2|incs:inst|inst1                                                                                                                       ; LCCOMB_X17_Y13_N30 ; 1       ; Async. clear ; no     ; --                   ; --               ; --                        ;
; ALU:inst2|incs:inst|inst11                                                                                                                      ; LCCOMB_X18_Y13_N18 ; 2       ; Clock        ; no     ; --                   ; --               ; --                        ;
; ALU:inst2|incs:inst|inst5                                                                                                                       ; LCCOMB_X17_Y13_N28 ; 8       ; Clock        ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; ALU:inst2|incs:inst|inst6                                                                                                                       ; LCCOMB_X17_Y13_N18 ; 8       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; ALU:inst2|incs:inst|inst8                                                                                                                       ; LCCOMB_X17_Y13_N22 ; 3       ; Clock        ; no     ; --                   ; --               ; --                        ;
; ALU:inst2|incs:inst|inst9                                                                                                                       ; LCCOMB_X19_Y14_N10 ; 1       ; Clock        ; no     ; --                   ; --               ; --                        ;
; ALU:inst2|incs:inst|lpm_counter9:inst10|lpm_counter:lpm_counter_component|cntr_svi:auto_generated|cout_actual                                   ; LCCOMB_X17_Y13_N20 ; 3       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; Ron:inst1|inst12                                                                                                                                ; LCCOMB_X18_Y11_N28 ; 2       ; Clock        ; no     ; --                   ; --               ; --                        ;
; Ron:inst1|inst22                                                                                                                                ; LCCOMB_X19_Y17_N26 ; 8       ; Clock        ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; Ron:inst1|inst23                                                                                                                                ; LCCOMB_X18_Y11_N8  ; 8       ; Clock        ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; Ron:inst1|inst23                                                                                                                                ; LCCOMB_X18_Y11_N8  ; 9       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; Ron:inst1|inst24                                                                                                                                ; LCCOMB_X18_Y11_N0  ; 8       ; Clock        ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; Ron:inst1|inst25                                                                                                                                ; LCCOMB_X19_Y17_N8  ; 8       ; Clock        ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; Ron:inst1|inst26                                                                                                                                ; LCCOMB_X18_Y11_N12 ; 1       ; Async. clear ; no     ; --                   ; --               ; --                        ;
; Ron:inst1|inst8                                                                                                                                 ; LCCOMB_X18_Y11_N14 ; 2       ; Clock        ; no     ; --                   ; --               ; --                        ;
; control:inst7|ClkRouter:inst15|inst12                                                                                                           ; LCCOMB_X14_Y12_N26 ; 2       ; Clock        ; no     ; --                   ; --               ; --                        ;
; control:inst7|ClkRouter:inst15|inst26                                                                                                           ; LCCOMB_X14_Y12_N8  ; 1       ; Async. clear ; no     ; --                   ; --               ; --                        ;
; control:inst7|ClkRouter:inst15|inst8                                                                                                            ; LCCOMB_X14_Y12_N28 ; 2       ; Clock        ; no     ; --                   ; --               ; --                        ;
; control:inst7|ClkRouter:inst15|lpm_counter2:inst5|lpm_counter:lpm_counter_component|cntr_pvi:auto_generated|cout_actual                         ; LCCOMB_X14_Y12_N20 ; 2       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; control:inst7|ClkRouter:inst15|lpm_counter4:inst1|lpm_counter:lpm_counter_component|cntr_nlh:auto_generated|safe_q[0]                           ; LCFF_X17_Y12_N21   ; 8       ; Clock        ; no     ; --                   ; --               ; --                        ;
; control:inst7|ClkRouter:inst15|lpm_counter4:inst1|lpm_counter:lpm_counter_component|cntr_nlh:auto_generated|safe_q[0]                           ; LCFF_X17_Y12_N21   ; 8       ; Clock        ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; control:inst7|CommandDecoder:inst6|ALUcontrol:inst7|inst12                                                                                      ; LCCOMB_X17_Y14_N12 ; 2       ; Clock        ; no     ; --                   ; --               ; --                        ;
; control:inst7|CommandDecoder:inst6|ALUcontrol:inst7|inst26                                                                                      ; LCCOMB_X17_Y14_N14 ; 1       ; Async. clear ; no     ; --                   ; --               ; --                        ;
; control:inst7|CommandDecoder:inst6|ALUcontrol:inst7|inst3                                                                                       ; LCCOMB_X17_Y14_N26 ; 1       ; Clock        ; no     ; --                   ; --               ; --                        ;
; control:inst7|CommandDecoder:inst6|ALUcontrol:inst7|inst8                                                                                       ; LCCOMB_X17_Y14_N10 ; 2       ; Clock        ; no     ; --                   ; --               ; --                        ;
; control:inst7|CommandDecoder:inst6|ALUcontrol:inst7|lpm_counter1:inst6|lpm_counter:lpm_counter_component|cntr_ovi:auto_generated|cout_actual    ; LCCOMB_X17_Y14_N8  ; 2       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; control:inst7|CommandDecoder:inst6|JMP:inst3|inst10                                                                                             ; LCCOMB_X10_Y14_N26 ; 8       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; control:inst7|CommandDecoder:inst6|JMP:inst3|inst11                                                                                             ; LCCOMB_X14_Y14_N10 ; 2       ; Clock        ; no     ; --                   ; --               ; --                        ;
; control:inst7|CommandDecoder:inst6|JMP:inst3|inst26                                                                                             ; LCCOMB_X10_Y14_N22 ; 1       ; Async. clear ; no     ; --                   ; --               ; --                        ;
; control:inst7|CommandDecoder:inst6|JMP:inst3|inst8                                                                                              ; LCCOMB_X10_Y14_N20 ; 2       ; Clock        ; no     ; --                   ; --               ; --                        ;
; control:inst7|CommandDecoder:inst6|JMP:inst3|inst9                                                                                              ; LCCOMB_X14_Y14_N20 ; 1       ; Clock        ; no     ; --                   ; --               ; --                        ;
; control:inst7|CommandDecoder:inst6|JMP:inst3|lpm_counter2:inst25|lpm_counter:lpm_counter_component|cntr_pvi:auto_generated|cout_actual          ; LCCOMB_X10_Y14_N6  ; 2       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; control:inst7|CommandDecoder:inst6|RtoM:inst9|inst11                                                                                            ; LCCOMB_X19_Y12_N22 ; 1       ; Clock        ; no     ; --                   ; --               ; --                        ;
; control:inst7|CommandDecoder:inst6|RtoM:inst9|inst12                                                                                            ; LCCOMB_X19_Y12_N12 ; 2       ; Clock        ; no     ; --                   ; --               ; --                        ;
; control:inst7|CommandDecoder:inst6|RtoM:inst9|inst26                                                                                            ; LCCOMB_X19_Y12_N14 ; 1       ; Async. clear ; no     ; --                   ; --               ; --                        ;
; control:inst7|CommandDecoder:inst6|RtoM:inst9|inst8                                                                                             ; LCCOMB_X19_Y12_N26 ; 2       ; Clock        ; no     ; --                   ; --               ; --                        ;
; control:inst7|CommandDecoder:inst6|RtoM:inst9|lpm_counter1:inst6|lpm_counter:lpm_counter_component|cntr_ovi:auto_generated|cout_actual          ; LCCOMB_X19_Y12_N24 ; 2       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; control:inst7|CommandDecoder:inst6|RtoM:inst9|lpm_counter1:inst6|lpm_counter:lpm_counter_component|cntr_ovi:auto_generated|safe_q[0]            ; LCFF_X18_Y12_N17   ; 7       ; Clock        ; no     ; --                   ; --               ; --                        ;
; control:inst7|CommandDecoder:inst6|inst1                                                                                                        ; LCCOMB_X18_Y11_N2  ; 2       ; Clock        ; no     ; --                   ; --               ; --                        ;
; control:inst7|CommandDecoder:inst6|stackControl:inst13|inst12                                                                                   ; LCCOMB_X19_Y15_N8  ; 2       ; Clock        ; no     ; --                   ; --               ; --                        ;
; control:inst7|CommandDecoder:inst6|stackControl:inst13|inst26                                                                                   ; LCCOMB_X19_Y11_N22 ; 1       ; Async. clear ; no     ; --                   ; --               ; --                        ;
; control:inst7|CommandDecoder:inst6|stackControl:inst13|inst3                                                                                    ; LCCOMB_X19_Y15_N24 ; 1       ; Clock        ; no     ; --                   ; --               ; --                        ;
; control:inst7|CommandDecoder:inst6|stackControl:inst13|inst8                                                                                    ; LCCOMB_X19_Y11_N20 ; 2       ; Clock        ; no     ; --                   ; --               ; --                        ;
; control:inst7|CommandDecoder:inst6|stackControl:inst13|lpm_counter1:inst6|lpm_counter:lpm_counter_component|cntr_ovi:auto_generated|cout_actual ; LCCOMB_X19_Y11_N6  ; 2       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; control:inst7|IPreg:inst|inst1                                                                                                                  ; LCCOMB_X17_Y12_N10 ; 8       ; Clock        ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; control:inst7|clkRouter1:inst3|inst13                                                                                                           ; LCCOMB_X17_Y12_N22 ; 1       ; Clock        ; no     ; --                   ; --               ; --                        ;
; control:inst7|inst14                                                                                                                            ; LCCOMB_X17_Y12_N24 ; 2       ; Clock        ; no     ; --                   ; --               ; --                        ;
; control:inst7|inst16                                                                                                                            ; LCCOMB_X17_Y12_N16 ; 2       ; Clock        ; no     ; --                   ; --               ; --                        ;
; memory:inst|inst2                                                                                                                               ; LCCOMB_X17_Y12_N8  ; 1       ; Clock        ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; stack:inst9|inst14                                                                                                                              ; LCCOMB_X13_Y11_N8  ; 2       ; Clock        ; no     ; --                   ; --               ; --                        ;
; stack:inst9|inst14                                                                                                                              ; LCCOMB_X13_Y11_N8  ; 2       ; Clock        ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; stack:inst9|inst16                                                                                                                              ; LCCOMB_X13_Y11_N16 ; 2       ; Clock        ; no     ; --                   ; --               ; --                        ;
; stack:inst9|inst17                                                                                                                              ; LCCOMB_X13_Y11_N20 ; 8       ; Clock        ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; stack:inst9|inst18                                                                                                                              ; LCCOMB_X13_Y11_N28 ; 8       ; Clock        ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; stack:inst9|inst19                                                                                                                              ; LCCOMB_X13_Y11_N30 ; 8       ; Clock        ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; stack:inst9|inst20                                                                                                                              ; LCCOMB_X13_Y11_N12 ; 8       ; Clock        ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; stack:inst9|pop:inst28|inst11                                                                                                                   ; LCCOMB_X14_Y13_N10 ; 2       ; Clock        ; no     ; --                   ; --               ; --                        ;
; stack:inst9|pop:inst28|inst6~0                                                                                                                  ; LCCOMB_X19_Y14_N14 ; 1       ; Async. clear ; no     ; --                   ; --               ; --                        ;
; stack:inst9|pop:inst28|inst8                                                                                                                    ; LCCOMB_X15_Y13_N24 ; 3       ; Clock        ; no     ; --                   ; --               ; --                        ;
; stack:inst9|pop:inst28|inst9                                                                                                                    ; LCCOMB_X19_Y14_N2  ; 1       ; Clock        ; no     ; --                   ; --               ; --                        ;
; stack:inst9|pop:inst28|lpm_counter11:inst|lpm_counter:lpm_counter_component|cntr_bvj:auto_generated|counter_reg_bit1a[2]~0                      ; LCCOMB_X15_Y13_N26 ; 3       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; stack:inst9|push:inst35|inst11                                                                                                                  ; LCCOMB_X14_Y11_N0  ; 2       ; Clock        ; no     ; --                   ; --               ; --                        ;
; stack:inst9|push:inst35|inst6                                                                                                                   ; LCCOMB_X14_Y11_N16 ; 1       ; Async. clear ; no     ; --                   ; --               ; --                        ;
; stack:inst9|push:inst35|inst8                                                                                                                   ; LCCOMB_X14_Y11_N10 ; 3       ; Clock        ; no     ; --                   ; --               ; --                        ;
; stack:inst9|push:inst35|inst9                                                                                                                   ; LCCOMB_X14_Y11_N22 ; 1       ; Clock        ; no     ; --                   ; --               ; --                        ;
; stack:inst9|push:inst35|lpm_counter11:inst|lpm_counter:lpm_counter_component|cntr_bvj:auto_generated|counter_reg_bit1a[2]~0                     ; LCCOMB_X14_Y11_N24 ; 3       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                ;
+-----------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                                  ; Location           ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; ALU:inst2|SLL:inst7|inst6                                                                                             ; LCCOMB_X18_Y11_N30 ; 8       ; Global Clock         ; GCLK12           ; --                        ;
; ALU:inst2|incs:inst|inst5                                                                                             ; LCCOMB_X17_Y13_N28 ; 8       ; Global Clock         ; GCLK4            ; --                        ;
; Ron:inst1|inst22                                                                                                      ; LCCOMB_X19_Y17_N26 ; 8       ; Global Clock         ; GCLK8            ; --                        ;
; Ron:inst1|inst23                                                                                                      ; LCCOMB_X18_Y11_N8  ; 8       ; Global Clock         ; GCLK10           ; --                        ;
; Ron:inst1|inst24                                                                                                      ; LCCOMB_X18_Y11_N0  ; 8       ; Global Clock         ; GCLK13           ; --                        ;
; Ron:inst1|inst25                                                                                                      ; LCCOMB_X19_Y17_N8  ; 8       ; Global Clock         ; GCLK14           ; --                        ;
; control:inst7|ClkRouter:inst15|lpm_counter4:inst1|lpm_counter:lpm_counter_component|cntr_nlh:auto_generated|safe_q[0] ; LCFF_X17_Y12_N21   ; 8       ; Global Clock         ; GCLK7            ; --                        ;
; control:inst7|IPreg:inst|inst1                                                                                        ; LCCOMB_X17_Y12_N10 ; 8       ; Global Clock         ; GCLK1            ; --                        ;
; memory:inst|inst2                                                                                                     ; LCCOMB_X17_Y12_N8  ; 1       ; Global Clock         ; GCLK15           ; --                        ;
; stack:inst9|inst14                                                                                                    ; LCCOMB_X13_Y11_N8  ; 2       ; Global Clock         ; GCLK6            ; --                        ;
; stack:inst9|inst17                                                                                                    ; LCCOMB_X13_Y11_N20 ; 8       ; Global Clock         ; GCLK0            ; --                        ;
; stack:inst9|inst18                                                                                                    ; LCCOMB_X13_Y11_N28 ; 8       ; Global Clock         ; GCLK9            ; --                        ;
; stack:inst9|inst19                                                                                                    ; LCCOMB_X13_Y11_N30 ; 8       ; Global Clock         ; GCLK2            ; --                        ;
; stack:inst9|inst20                                                                                                    ; LCCOMB_X13_Y11_N12 ; 8       ; Global Clock         ; GCLK3            ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                         ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                          ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+---------+
; control:inst7|CommandDecoder:inst6|inst4                                                                                                      ; 18      ;
; start/stop                                                                                                                                    ; 17      ;
; clk                                                                                                                                           ; 17      ;
; ~GND                                                                                                                                          ; 17      ;
; stack:inst9|lpm_counter10:inst31|lpm_counter:lpm_counter_component|cntr_4dg:auto_generated|safe_q[0]                                          ; 16      ;
; stack:inst9|lpm_counter10:inst31|lpm_counter:lpm_counter_component|cntr_4dg:auto_generated|safe_q[1]                                          ; 16      ;
; stack:inst9|pop:inst28|lpm_counter11:inst|lpm_counter:lpm_counter_component|cntr_bvj:auto_generated|safe_q[0]                                 ; 14      ;
; stack:inst9|pop:inst28|lpm_counter11:inst|lpm_counter:lpm_counter_component|cntr_bvj:auto_generated|safe_q[1]                                 ; 14      ;
; stack:inst9|pop:inst28|lpm_counter11:inst|lpm_counter:lpm_counter_component|cntr_bvj:auto_generated|safe_q[2]                                 ; 14      ;
; stack:inst9|push:inst35|lpm_counter11:inst|lpm_counter:lpm_counter_component|cntr_bvj:auto_generated|safe_q[1]                                ; 13      ;
; stack:inst9|push:inst35|lpm_counter11:inst|lpm_counter:lpm_counter_component|cntr_bvj:auto_generated|safe_q[2]                                ; 13      ;
; control:inst7|CommandHandler:inst2|lpm_tff1:inst|lpm_ff:lpm_ff_component|dffs[1]                                                              ; 12      ;
; control:inst7|CommandHandler:inst2|lpm_tff1:inst|lpm_ff:lpm_ff_component|dffs[2]                                                              ; 12      ;
; control:inst7|CommandHandler:inst2|lpm_tff1:inst|lpm_ff:lpm_ff_component|dffs[0]                                                              ; 12      ;
; control:inst7|CommandHandler:inst2|lpm_tff1:inst|lpm_ff:lpm_ff_component|dffs[6]                                                              ; 12      ;
; control:inst7|CommandHandler:inst2|lpm_tff1:inst|lpm_ff:lpm_ff_component|dffs[7]                                                              ; 12      ;
; stack:inst9|push:inst35|lpm_counter11:inst|lpm_counter:lpm_counter_component|cntr_bvj:auto_generated|safe_q[0]                                ; 12      ;
; control:inst7|CommandDecoder:inst6|JMP:inst3|inst10                                                                                           ; 8       ;
; ALU:inst2|SLL:inst7|inst6                                                                                                                     ; 8       ;
; stack:inst9|inst20                                                                                                                            ; 8       ;
; stack:inst9|inst18                                                                                                                            ; 8       ;
; stack:inst9|inst19                                                                                                                            ; 8       ;
; stack:inst9|inst17                                                                                                                            ; 8       ;
; ALU:inst2|incs:inst|inst6                                                                                                                     ; 8       ;
; Ron:inst1|inst23                                                                                                                              ; 8       ;
; Ron:inst1|inst24                                                                                                                              ; 8       ;
; Ron:inst1|inst22                                                                                                                              ; 8       ;
; Ron:inst1|inst25                                                                                                                              ; 8       ;
; control:inst7|ClkRouter:inst15|lpm_counter2:inst5|lpm_counter:lpm_counter_component|cntr_pvi:auto_generated|safe_q[0]                         ; 8       ;
; control:inst7|CommandDecoder:inst6|ALUcontrol:inst7|lpm_counter1:inst6|lpm_counter:lpm_counter_component|cntr_ovi:auto_generated|safe_q[0]    ; 8       ;
; stack:inst9|lpm_counter10:inst31|lpm_counter:lpm_counter_component|cntr_4dg:auto_generated|safe_q[2]                                          ; 8       ;
; control:inst7|CommandDecoder:inst6|stackControl:inst13|lpm_counter1:inst6|lpm_counter:lpm_counter_component|cntr_ovi:auto_generated|safe_q[0] ; 8       ;
; control:inst7|CommandDecoder:inst6|JMP:inst3|lpm_counter2:inst25|lpm_counter:lpm_counter_component|cntr_pvi:auto_generated|safe_q[0]          ; 8       ;
; control:inst7|CommandDecoder:inst6|JMP:inst3|lpm_counter2:inst25|lpm_counter:lpm_counter_component|cntr_pvi:auto_generated|safe_q[1]          ; 8       ;
; ALU:inst2|incs:inst|lpm_counter9:inst10|lpm_counter:lpm_counter_component|cntr_svi:auto_generated|safe_q[0]                                   ; 8       ;
; Ron:inst1|lpm_shiftreg0:inst5|lpm_shiftreg:lpm_shiftreg_component|dffs[7]~1                                                                   ; 7       ;
; Ron:inst1|lpm_shiftreg0:inst5|lpm_shiftreg:lpm_shiftreg_component|dffs[7]~0                                                                   ; 7       ;
; control:inst7|CommandDecoder:inst6|RtoM:inst9|lpm_counter1:inst6|lpm_counter:lpm_counter_component|cntr_ovi:auto_generated|safe_q[0]          ; 7       ;
; control:inst7|ClkRouter:inst15|lpm_counter4:inst1|lpm_counter:lpm_counter_component|cntr_nlh:auto_generated|safe_q[0]                         ; 7       ;
; ALU:inst2|incs:inst|lpm_counter9:inst10|lpm_counter:lpm_counter_component|cntr_svi:auto_generated|safe_q[1]                                   ; 7       ;
; ALU:inst2|SLL:inst7|lpm_counter7:inst|lpm_counter:lpm_counter_component|cntr_olh:auto_generated|safe_q[0]                                     ; 6       ;
; ALU:inst2|SLL:inst7|lpm_counter7:inst|lpm_counter:lpm_counter_component|cntr_olh:auto_generated|safe_q[1]                                     ; 6       ;
; Ron:inst1|lpm_counter7:inst15|lpm_counter:lpm_counter_component|cntr_olh:auto_generated|safe_q[1]                                             ; 6       ;
; Ron:inst1|lpm_counter7:inst15|lpm_counter:lpm_counter_component|cntr_olh:auto_generated|safe_q[0]                                             ; 6       ;
; control:inst7|CommandHandler:inst2|lpm_tff1:inst6|lpm_ff:lpm_ff_component|dffs[0]                                                             ; 5       ;
; control:inst7|CommandHandler:inst2|lpm_tff1:inst6|lpm_ff:lpm_ff_component|dffs[1]                                                             ; 5       ;
; control:inst7|CommandHandler:inst2|lpm_tff1:inst6|lpm_ff:lpm_ff_component|dffs[2]                                                             ; 5       ;
; control:inst7|CommandHandler:inst2|lpm_tff1:inst6|lpm_ff:lpm_ff_component|dffs[3]                                                             ; 5       ;
; control:inst7|CommandHandler:inst2|lpm_tff1:inst6|lpm_ff:lpm_ff_component|dffs[4]                                                             ; 5       ;
; control:inst7|CommandHandler:inst2|lpm_tff1:inst6|lpm_ff:lpm_ff_component|dffs[5]                                                             ; 5       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------+------+--------+---------+-------------+
; Name                                                                                              ; Type ; Mode ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M512s ; M4Ks ; M-RAMs ; MIF     ; Location    ;
+---------------------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------+------+--------+---------+-------------+
; memory:inst|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_nrv:auto_generated|ALTSYNCRAM ; AUTO ; ROM  ; Single Clock ; 256          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2048 ; 256                         ; 8                           ; --                          ; --                          ; 2048                ; 0     ; 1    ; 0      ; rom.hex ; M4K_X20_Y14 ;
+---------------------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------+------+--------+---------+-------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+--------------------------------------------------------------------+
; Interconnect Usage Summary                                         ;
+-------------------------------------------+------------------------+
; Interconnect Resource Type                ; Usage                  ;
+-------------------------------------------+------------------------+
; Block interconnects                       ; 484 / 51,960 ( < 1 % ) ;
; C16 interconnects                         ; 21 / 1,680 ( 1 % )     ;
; C4 interconnects                          ; 538 / 38,400 ( 1 % )   ;
; DPA clocks                                ; 0 / 4 ( 0 % )          ;
; DQS bus muxes                             ; 0 / 18 ( 0 % )         ;
; DQS-18 I/O buses                          ; 0 / 4 ( 0 % )          ;
; DQS-4 I/O buses                           ; 0 / 18 ( 0 % )         ;
; DQS-9 I/O buses                           ; 0 / 8 ( 0 % )          ;
; Differential I/O clocks                   ; 0 / 32 ( 0 % )         ;
; Direct links                              ; 60 / 51,960 ( < 1 % )  ;
; Global clocks                             ; 14 / 16 ( 88 % )       ;
; Local interconnects                       ; 169 / 12,480 ( 1 % )   ;
; NDQS bus muxes                            ; 0 / 18 ( 0 % )         ;
; NDQS-18 I/O buses                         ; 0 / 4 ( 0 % )          ;
; NDQS-4 I/O buses                          ; 0 / 18 ( 0 % )         ;
; NDQS-9 I/O buses                          ; 0 / 8 ( 0 % )          ;
; PLL transmitter or receiver load enables  ; 0 / 8 ( 0 % )          ;
; PLL transmitter or receiver synch. clocks ; 0 / 8 ( 0 % )          ;
; R24 interconnects                         ; 18 / 1,664 ( 1 % )     ;
; R24/C16 interconnect drivers              ; 31 / 4,160 ( < 1 % )   ;
; R4 interconnects                          ; 679 / 59,488 ( 1 % )   ;
; Regional clocks                           ; 0 / 32 ( 0 % )         ;
+-------------------------------------------+------------------------+


+-----------------------------------------------------------------+
; LAB Logic Elements                                              ;
+----------------------------------+------------------------------+
; Number of ALMs  (Average = 4.73) ; Number of LABs  (Total = 41) ;
+----------------------------------+------------------------------+
; 1                                ; 7                            ;
; 2                                ; 2                            ;
; 3                                ; 6                            ;
; 4                                ; 3                            ;
; 5                                ; 9                            ;
; 6                                ; 1                            ;
; 7                                ; 2                            ;
; 8                                ; 11                           ;
+----------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.07) ; Number of LABs  (Total = 41) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 5                            ;
; 1 Clock                            ; 21                           ;
; 1 Sync. load                       ; 8                            ;
; 2 Clocks                           ; 10                           ;
+------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Signals Sourced                                                        ;
+---------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 9.61) ; Number of LABs  (Total = 41) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 0                            ;
; 2                                           ; 8                            ;
; 3                                           ; 2                            ;
; 4                                           ; 1                            ;
; 5                                           ; 3                            ;
; 6                                           ; 3                            ;
; 7                                           ; 0                            ;
; 8                                           ; 5                            ;
; 9                                           ; 3                            ;
; 10                                          ; 1                            ;
; 11                                          ; 2                            ;
; 12                                          ; 2                            ;
; 13                                          ; 0                            ;
; 14                                          ; 0                            ;
; 15                                          ; 3                            ;
; 16                                          ; 1                            ;
; 17                                          ; 0                            ;
; 18                                          ; 2                            ;
; 19                                          ; 0                            ;
; 20                                          ; 3                            ;
; 21                                          ; 0                            ;
; 22                                          ; 0                            ;
; 23                                          ; 0                            ;
; 24                                          ; 0                            ;
; 25                                          ; 0                            ;
; 26                                          ; 1                            ;
; 27                                          ; 0                            ;
; 28                                          ; 0                            ;
; 29                                          ; 1                            ;
+---------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 4.80) ; Number of LABs  (Total = 41) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 9                            ;
; 2                                               ; 9                            ;
; 3                                               ; 3                            ;
; 4                                               ; 2                            ;
; 5                                               ; 4                            ;
; 6                                               ; 6                            ;
; 7                                               ; 0                            ;
; 8                                               ; 1                            ;
; 9                                               ; 1                            ;
; 10                                              ; 1                            ;
; 11                                              ; 0                            ;
; 12                                              ; 2                            ;
; 13                                              ; 0                            ;
; 14                                              ; 1                            ;
; 15                                              ; 1                            ;
; 16                                              ; 0                            ;
; 17                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                        ;
+---------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 9.24) ; Number of LABs  (Total = 41) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 7                            ;
; 2                                           ; 2                            ;
; 3                                           ; 2                            ;
; 4                                           ; 2                            ;
; 5                                           ; 5                            ;
; 6                                           ; 2                            ;
; 7                                           ; 1                            ;
; 8                                           ; 5                            ;
; 9                                           ; 2                            ;
; 10                                          ; 1                            ;
; 11                                          ; 0                            ;
; 12                                          ; 2                            ;
; 13                                          ; 0                            ;
; 14                                          ; 0                            ;
; 15                                          ; 0                            ;
; 16                                          ; 0                            ;
; 17                                          ; 1                            ;
; 18                                          ; 1                            ;
; 19                                          ; 2                            ;
; 20                                          ; 2                            ;
; 21                                          ; 0                            ;
; 22                                          ; 1                            ;
; 23                                          ; 1                            ;
; 24                                          ; 0                            ;
; 25                                          ; 0                            ;
; 26                                          ; 0                            ;
; 27                                          ; 0                            ;
; 28                                          ; 0                            ;
; 29                                          ; 0                            ;
; 30                                          ; 2                            ;
+---------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 31    ;
; Number of I/O Rules Passed       ; 4     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 27    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                          ;
+--------------+-----------+-----------------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                                ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                         ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                         ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                         ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks            ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks            ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks            ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks                   ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks                   ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O       ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O       ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O       ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O       ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O       ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O       ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O       ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; No PCI I/O assignments found.                                            ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O       ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O       ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O       ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; No PCI I/O assignments found.                                            ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O       ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O       ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O       ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O       ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O       ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O       ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000032 ; I/O Properties Checks for Multiple I/Os ; I/O registers and SERDES should not be used at the same XY location.                                 ; Critical ; No I/O Registers or Differential I/O Standard assignments found.         ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks                 ; Current density for consecutive I/Os should not exceed 250mA for row I/Os and 250mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks              ; Single-ended outputs should be 1 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000037 ; SI Related Distance Checks              ; Single-ended I/O and differential I/O should not coexist in a PLL output I/O bank.                   ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000038 ; SI Related SSO Limit Checks             ; Single-ended outputs and High-speed LVDS should not coexist in an I/O bank.                          ; High     ; No High-speed LVDS found.                                                ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks             ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Inapplicable ; IO_000040 ; SI Related SSO Limit Checks             ; The total drive strength of single ended outputs in a DPA bank should not exceed 120mA.              ; High     ; No DPA found.                                                            ; I/O  ;                   ;
+--------------+-----------+-----------------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000032    ; IO_000033 ; IO_000034    ; IO_000037    ; IO_000038    ; IO_000042    ; IO_000040    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 17        ; 0            ; 0            ; 17        ; 17        ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 17        ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 17           ; 17           ; 17           ; 17           ; 17           ; 0         ; 17           ; 17           ; 0         ; 0         ; 17           ; 17           ; 17           ; 17           ; 17           ; 17           ; 17           ; 17           ; 17           ; 17           ; 17           ; 17           ; 17           ; 17           ; 17           ; 0         ; 17           ; 17           ; 17           ; 17           ; 17           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ;
; memoryClk          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; state              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; resetState         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; changeState        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; overflowPort       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ronINOUT[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ronINOUT[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ronOutput[7]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ronOutput[6]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ronOutput[5]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ronOutput[4]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ronOutput[3]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ronOutput[2]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ronOutput[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ronOutput[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clk                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; start/stop         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Passive Serial           ;
; Error detection CRC                          ; Off                      ;
; Configuration Voltage Level                  ; Auto                     ;
; Force Configuration Voltage Level            ; Off                      ;
; nWS, nRS, nCS, CS                            ; Unreserved               ;
; RDYnBUSY                                     ; Unreserved               ;
; Data[7..1]                                   ; Unreserved               ;
; Data[0]                                      ; As input tri-stated      ;
; ASDO,nCSO                                    ; Unreserved               ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing                      ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; start/stop,clk  ; start/stop,clk       ; 158.344           ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.1 Build 222 10/21/2009 SJ Web Edition
    Info: Processing started: Thu Nov 07 03:59:58 2013
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off lab4 -c lab4
Info: Automatically selected device EP2S15F484C3 for design lab4
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning: Feature LogicLock is only available with a valid subscription license. Please purchase a software subscription to gain full access to this feature.
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
Info: Fitter converted 1 user pins into dedicated programming pins
    Info: Pin ~DATA0~ is reserved at location E13
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning: No exact pin location assignment(s) for 17 pins of 17 total pins
    Info: Pin memoryClk not assigned to an exact location on the device
    Info: Pin state not assigned to an exact location on the device
    Info: Pin resetState not assigned to an exact location on the device
    Info: Pin changeState not assigned to an exact location on the device
    Info: Pin overflowPort not assigned to an exact location on the device
    Info: Pin ronINOUT[1] not assigned to an exact location on the device
    Info: Pin ronINOUT[0] not assigned to an exact location on the device
    Info: Pin ronOutput[7] not assigned to an exact location on the device
    Info: Pin ronOutput[6] not assigned to an exact location on the device
    Info: Pin ronOutput[5] not assigned to an exact location on the device
    Info: Pin ronOutput[4] not assigned to an exact location on the device
    Info: Pin ronOutput[3] not assigned to an exact location on the device
    Info: Pin ronOutput[2] not assigned to an exact location on the device
    Info: Pin ronOutput[1] not assigned to an exact location on the device
    Info: Pin ronOutput[0] not assigned to an exact location on the device
    Info: Pin clk not assigned to an exact location on the device
    Info: Pin start/stop not assigned to an exact location on the device
Warning: Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info: Timing-driven compilation is using the Classic Timing Analyzer
Info: Timing requirements not specified -- quality metrics such as performance and power consumption may be sacrificed to reduce compilation time.
Info: Automatically promoted node ALU:inst2|incs:inst|inst5 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node ALU:inst2|SLL:inst7|inst6 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node ALU:inst2|SLL:inst7|lpm_shiftreg0:inst5|lpm_shiftreg:lpm_shiftreg_component|_~0
        Info: Destination node ALU:inst2|SLL:inst7|lpm_shiftreg0:inst5|lpm_shiftreg:lpm_shiftreg_component|_~1
        Info: Destination node ALU:inst2|SLL:inst7|lpm_shiftreg0:inst5|lpm_shiftreg:lpm_shiftreg_component|_~2
        Info: Destination node ALU:inst2|SLL:inst7|lpm_shiftreg0:inst5|lpm_shiftreg:lpm_shiftreg_component|_~3
        Info: Destination node ALU:inst2|SLL:inst7|lpm_shiftreg0:inst5|lpm_shiftreg:lpm_shiftreg_component|_~4
        Info: Destination node ALU:inst2|SLL:inst7|lpm_shiftreg0:inst5|lpm_shiftreg:lpm_shiftreg_component|_~5
        Info: Destination node ALU:inst2|SLL:inst7|lpm_shiftreg0:inst5|lpm_shiftreg:lpm_shiftreg_component|_~6
        Info: Destination node ALU:inst2|SLL:inst7|lpm_shiftreg0:inst5|lpm_shiftreg:lpm_shiftreg_component|dffs[0]~0
Info: Automatically promoted node control:inst7|ClkRouter:inst15|lpm_counter4:inst1|lpm_counter:lpm_counter_component|cntr_nlh:auto_generated|safe_q[0] 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node control:inst7|ClkRouter:inst15|lpm_counter4:inst1|lpm_counter:lpm_counter_component|cntr_nlh:auto_generated|counter_comb_bita0
        Info: Destination node control:inst7|ClkRouter:inst15|lpm_counter8:inst|lpm_counter:lpm_counter_component|cntr_p3i:auto_generated|counter_reg_bit1a[0]
        Info: Destination node control:inst7|CommandHandler:inst2|lpm_tff1:inst|lpm_ff:lpm_ff_component|dffs[7]
        Info: Destination node control:inst7|CommandHandler:inst2|lpm_tff1:inst|lpm_ff:lpm_ff_component|dffs[6]
        Info: Destination node control:inst7|CommandHandler:inst2|lpm_tff1:inst|lpm_ff:lpm_ff_component|dffs[0]
        Info: Destination node control:inst7|CommandHandler:inst2|lpm_tff1:inst|lpm_ff:lpm_ff_component|dffs[2]
        Info: Destination node control:inst7|CommandHandler:inst2|lpm_tff1:inst|lpm_ff:lpm_ff_component|dffs[1]
Info: Automatically promoted node control:inst7|IPreg:inst|inst1 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node memory:inst|inst2 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node Ron:inst1|inst22 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node Ron:inst1|lpm_shiftreg0:inst4|lpm_shiftreg:lpm_shiftreg_component|_~0
        Info: Destination node Ron:inst1|lpm_shiftreg0:inst4|lpm_shiftreg:lpm_shiftreg_component|_~1
        Info: Destination node Ron:inst1|lpm_shiftreg0:inst4|lpm_shiftreg:lpm_shiftreg_component|_~2
        Info: Destination node Ron:inst1|lpm_shiftreg0:inst4|lpm_shiftreg:lpm_shiftreg_component|_~3
        Info: Destination node Ron:inst1|lpm_shiftreg0:inst4|lpm_shiftreg:lpm_shiftreg_component|_~4
        Info: Destination node Ron:inst1|lpm_shiftreg0:inst4|lpm_shiftreg:lpm_shiftreg_component|_~5
        Info: Destination node Ron:inst1|lpm_shiftreg0:inst4|lpm_shiftreg:lpm_shiftreg_component|_~6
        Info: Destination node Ron:inst1|lpm_shiftreg0:inst4|lpm_shiftreg:lpm_shiftreg_component|_~7
Info: Automatically promoted node Ron:inst1|inst23 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node Ron:inst1|lpm_shiftreg0:inst5|lpm_shiftreg:lpm_shiftreg_component|dffs[7]
        Info: Destination node Ron:inst1|lpm_shiftreg0:inst5|lpm_shiftreg:lpm_shiftreg_component|dffs[6]
        Info: Destination node Ron:inst1|lpm_shiftreg0:inst5|lpm_shiftreg:lpm_shiftreg_component|dffs[5]
        Info: Destination node Ron:inst1|lpm_shiftreg0:inst5|lpm_shiftreg:lpm_shiftreg_component|dffs[4]
        Info: Destination node Ron:inst1|lpm_shiftreg0:inst5|lpm_shiftreg:lpm_shiftreg_component|dffs[3]
        Info: Destination node Ron:inst1|lpm_shiftreg0:inst5|lpm_shiftreg:lpm_shiftreg_component|dffs[2]
        Info: Destination node Ron:inst1|lpm_shiftreg0:inst5|lpm_shiftreg:lpm_shiftreg_component|dffs[1]
        Info: Destination node Ron:inst1|lpm_shiftreg0:inst5|lpm_shiftreg:lpm_shiftreg_component|_~7
Info: Automatically promoted node Ron:inst1|inst24 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node Ron:inst1|lpm_shiftreg0:inst2|lpm_shiftreg:lpm_shiftreg_component|_~0
        Info: Destination node Ron:inst1|lpm_shiftreg0:inst2|lpm_shiftreg:lpm_shiftreg_component|_~1
        Info: Destination node Ron:inst1|lpm_shiftreg0:inst2|lpm_shiftreg:lpm_shiftreg_component|_~2
        Info: Destination node Ron:inst1|lpm_shiftreg0:inst2|lpm_shiftreg:lpm_shiftreg_component|_~3
        Info: Destination node Ron:inst1|lpm_shiftreg0:inst2|lpm_shiftreg:lpm_shiftreg_component|_~4
        Info: Destination node Ron:inst1|lpm_shiftreg0:inst2|lpm_shiftreg:lpm_shiftreg_component|_~5
        Info: Destination node Ron:inst1|lpm_shiftreg0:inst2|lpm_shiftreg:lpm_shiftreg_component|_~6
        Info: Destination node Ron:inst1|lpm_shiftreg0:inst2|lpm_shiftreg:lpm_shiftreg_component|_~7
Info: Automatically promoted node Ron:inst1|inst25 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node Ron:inst1|lpm_shiftreg0:inst1|lpm_shiftreg:lpm_shiftreg_component|_~0
        Info: Destination node Ron:inst1|lpm_shiftreg0:inst1|lpm_shiftreg:lpm_shiftreg_component|_~1
        Info: Destination node Ron:inst1|lpm_shiftreg0:inst1|lpm_shiftreg:lpm_shiftreg_component|_~2
        Info: Destination node Ron:inst1|lpm_shiftreg0:inst1|lpm_shiftreg:lpm_shiftreg_component|_~3
        Info: Destination node Ron:inst1|lpm_shiftreg0:inst1|lpm_shiftreg:lpm_shiftreg_component|_~4
        Info: Destination node Ron:inst1|lpm_shiftreg0:inst1|lpm_shiftreg:lpm_shiftreg_component|_~5
        Info: Destination node Ron:inst1|lpm_shiftreg0:inst1|lpm_shiftreg:lpm_shiftreg_component|_~6
        Info: Destination node Ron:inst1|lpm_shiftreg0:inst1|lpm_shiftreg:lpm_shiftreg_component|_~7
Info: Automatically promoted node stack:inst9|inst17 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node stack:inst9|lpm_shiftreg0:inst|lpm_shiftreg:lpm_shiftreg_component|_~0
        Info: Destination node stack:inst9|lpm_shiftreg0:inst|lpm_shiftreg:lpm_shiftreg_component|_~1
        Info: Destination node stack:inst9|lpm_shiftreg0:inst|lpm_shiftreg:lpm_shiftreg_component|_~2
        Info: Destination node stack:inst9|lpm_shiftreg0:inst|lpm_shiftreg:lpm_shiftreg_component|_~3
        Info: Destination node stack:inst9|lpm_shiftreg0:inst|lpm_shiftreg:lpm_shiftreg_component|_~4
        Info: Destination node stack:inst9|lpm_shiftreg0:inst|lpm_shiftreg:lpm_shiftreg_component|_~5
        Info: Destination node stack:inst9|lpm_shiftreg0:inst|lpm_shiftreg:lpm_shiftreg_component|_~6
        Info: Destination node stack:inst9|lpm_shiftreg0:inst|lpm_shiftreg:lpm_shiftreg_component|_~7
Info: Automatically promoted node stack:inst9|inst18 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node stack:inst9|lpm_shiftreg0:inst7|lpm_shiftreg:lpm_shiftreg_component|_~0
        Info: Destination node stack:inst9|lpm_shiftreg0:inst7|lpm_shiftreg:lpm_shiftreg_component|_~1
        Info: Destination node stack:inst9|lpm_shiftreg0:inst7|lpm_shiftreg:lpm_shiftreg_component|_~2
        Info: Destination node stack:inst9|lpm_shiftreg0:inst7|lpm_shiftreg:lpm_shiftreg_component|_~3
        Info: Destination node stack:inst9|lpm_shiftreg0:inst7|lpm_shiftreg:lpm_shiftreg_component|_~4
        Info: Destination node stack:inst9|lpm_shiftreg0:inst7|lpm_shiftreg:lpm_shiftreg_component|_~5
        Info: Destination node stack:inst9|lpm_shiftreg0:inst7|lpm_shiftreg:lpm_shiftreg_component|_~6
        Info: Destination node stack:inst9|lpm_shiftreg0:inst7|lpm_shiftreg:lpm_shiftreg_component|_~7
Info: Automatically promoted node stack:inst9|inst19 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node stack:inst9|lpm_shiftreg0:inst8|lpm_shiftreg:lpm_shiftreg_component|_~0
        Info: Destination node stack:inst9|lpm_shiftreg0:inst8|lpm_shiftreg:lpm_shiftreg_component|_~1
        Info: Destination node stack:inst9|lpm_shiftreg0:inst8|lpm_shiftreg:lpm_shiftreg_component|_~2
        Info: Destination node stack:inst9|lpm_shiftreg0:inst8|lpm_shiftreg:lpm_shiftreg_component|_~3
        Info: Destination node stack:inst9|lpm_shiftreg0:inst8|lpm_shiftreg:lpm_shiftreg_component|_~4
        Info: Destination node stack:inst9|lpm_shiftreg0:inst8|lpm_shiftreg:lpm_shiftreg_component|_~5
        Info: Destination node stack:inst9|lpm_shiftreg0:inst8|lpm_shiftreg:lpm_shiftreg_component|_~6
        Info: Destination node stack:inst9|lpm_shiftreg0:inst8|lpm_shiftreg:lpm_shiftreg_component|_~7
Info: Automatically promoted node stack:inst9|inst20 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node stack:inst9|lpm_shiftreg0:inst9|lpm_shiftreg:lpm_shiftreg_component|_~0
        Info: Destination node stack:inst9|lpm_shiftreg0:inst9|lpm_shiftreg:lpm_shiftreg_component|_~1
        Info: Destination node stack:inst9|lpm_shiftreg0:inst9|lpm_shiftreg:lpm_shiftreg_component|_~2
        Info: Destination node stack:inst9|lpm_shiftreg0:inst9|lpm_shiftreg:lpm_shiftreg_component|_~3
        Info: Destination node stack:inst9|lpm_shiftreg0:inst9|lpm_shiftreg:lpm_shiftreg_component|_~4
        Info: Destination node stack:inst9|lpm_shiftreg0:inst9|lpm_shiftreg:lpm_shiftreg_component|_~5
        Info: Destination node stack:inst9|lpm_shiftreg0:inst9|lpm_shiftreg:lpm_shiftreg_component|_~6
        Info: Destination node stack:inst9|lpm_shiftreg0:inst9|lpm_shiftreg:lpm_shiftreg_component|_~7
Info: Automatically promoted node stack:inst9|inst14 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node stack:inst9|lpm_counter10:inst31|lpm_counter:lpm_counter_component|cntr_4dg:auto_generated|counter_reg_bit1a[0]
Info: Starting register packing
Extra Info: Performing register packing on registers with non-logic cell location assignments
Extra Info: Completed register packing on registers with non-logic cell location assignments
Extra Info: Started Fast Input/Output/OE register processing
Extra Info: Finished Fast Input/Output/OE register processing
Extra Info: Moving registers into I/O cells, DSP blocks, and RAM blocks to improve timing and density
Extra Info: Finished moving registers into I/O cells, DSP blocks, and RAM blocks
Info: Finished register packing
    Extra Info: No registers were packed into other blocks
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 17 (unused VREF, 3.3V VCCIO, 2 input, 15 output, 0 bidirectional)
        Info: I/O standards used: 3.3-V LVTTL.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available
        Info: I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  44 pins available
        Info: I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  49 pins available
        Info: I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  35 pins available
        Info: I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  44 pins available
        Info: I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available
        Info: I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  34 pins available
        Info: I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
        Info: I/O bank number 9 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  6 pins available
        Info: I/O bank number 10 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  6 pins available
Info: Fitter preparation operations ending: elapsed time is 00:00:01
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:01
Info: Estimated most critical path is memory to register delay of 3.544 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = M4K_X20_Y14; Fanout = 1; MEM Node = 'memory:inst|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_nrv:auto_generated|ram_block1a6~porta_address_reg7'
    Info: 2: + IC(0.000 ns) + CELL(1.793 ns) = 1.793 ns; Loc. = M4K_X20_Y14; Fanout = 1; MEM Node = 'memory:inst|lpm_rom:rom|altrom:srom|altsyncram:rom_block|altsyncram_nrv:auto_generated|q_a[6]'
    Info: 3: + IC(0.412 ns) + CELL(0.357 ns) = 2.562 ns; Loc. = LAB_X21_Y16; Fanout = 2; COMB Node = 'memory:inst|busmux:inst4|lpm_mux:$00000|mux_unc:auto_generated|l1_w6_n0_mux_dataout~0'
    Info: 4: + IC(0.827 ns) + CELL(0.155 ns) = 3.544 ns; Loc. = LAB_X19_Y17; Fanout = 12; REG Node = 'control:inst7|CommandHandler:inst2|lpm_tff1:inst|lpm_ff:lpm_ff_component|dffs[6]'
    Info: Total cell delay = 2.305 ns ( 65.04 % )
    Info: Total interconnect delay = 1.239 ns ( 34.96 % )
Info: Fitter routing operations beginning
Info: 17 (of 946) connections in the design require a large routing delay to satisfy hold requirements. Refer to the Fitter report for a summary of the relevant clock transfers. Also, check the circuit's timing constraints and clocking methodology, especially multicycles and gated clocks.
Info: Average interconnect usage is 1% of the available device resources
    Info: Peak interconnect usage is 3% of the available device resources in the region that extends from location X13_Y0 to location X26_Y13
Info: Fitter routing operations ending: elapsed time is 00:00:04
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Started post-fitting delay annotation
Warning: Found 15 output pins without output pin load capacitance assignment
    Info: Pin "memoryClk" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "state" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "resetState" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "changeState" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "overflowPort" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ronINOUT[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ronINOUT[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ronOutput[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ronOutput[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ronOutput[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ronOutput[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ronOutput[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ronOutput[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ronOutput[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ronOutput[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Warning: The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info: Quartus II Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 223 megabytes
    Info: Processing ended: Thu Nov 07 04:00:16 2013
    Info: Elapsed time: 00:00:18
    Info: Total CPU time (on all processors): 00:00:15


