Fitter report for Dmem
Wed May 29 01:47:01 2024
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Wed May 29 01:47:01 2024      ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name                      ; Dmem                                       ;
; Top-level Entity Name              ; Dmem                                       ;
; Family                             ; Cyclone IV GX                              ;
; Device                             ; EP4CGX22CF19C6                             ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 1,287 / 21,280 ( 6 % )                     ;
;     Total combinational functions  ; 791 / 21,280 ( 4 % )                       ;
;     Dedicated logic registers      ; 1,056 / 21,280 ( 5 % )                     ;
; Total registers                    ; 1056                                       ;
; Total pins                         ; 72 / 167 ( 43 % )                          ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 0 / 774,144 ( 0 % )                        ;
; Embedded Multiplier 9-bit elements ; 0 / 80 ( 0 % )                             ;
; Total GXB Receiver Channel PCS     ; 0 / 4 ( 0 % )                              ;
; Total GXB Receiver Channel PMA     ; 0 / 4 ( 0 % )                              ;
; Total GXB Transmitter Channel PCS  ; 0 / 4 ( 0 % )                              ;
; Total GXB Transmitter Channel PMA  ; 0 / 4 ( 0 % )                              ;
; Total PLLs                         ; 0 / 4 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; auto                                  ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Generate GXB Reconfig MIF                                                  ; Off                                   ; Off                                   ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_40MHz                            ; FREQ_40MHz                            ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 2.25        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  25.0%      ;
;     Processors 5-8         ;  12.5%      ;
+----------------------------+-------------+


+-------------------------------------------+
; I/O Assignment Warnings                   ;
+-----------+-------------------------------+
; Pin Name  ; Reason                        ;
+-----------+-------------------------------+
; dataR[0]  ; Incomplete set of assignments ;
; dataR[1]  ; Incomplete set of assignments ;
; dataR[2]  ; Incomplete set of assignments ;
; dataR[3]  ; Incomplete set of assignments ;
; dataR[4]  ; Incomplete set of assignments ;
; dataR[5]  ; Incomplete set of assignments ;
; dataR[6]  ; Incomplete set of assignments ;
; dataR[7]  ; Incomplete set of assignments ;
; dataR[8]  ; Incomplete set of assignments ;
; dataR[9]  ; Incomplete set of assignments ;
; dataR[10] ; Incomplete set of assignments ;
; dataR[11] ; Incomplete set of assignments ;
; dataR[12] ; Incomplete set of assignments ;
; dataR[13] ; Incomplete set of assignments ;
; dataR[14] ; Incomplete set of assignments ;
; dataR[15] ; Incomplete set of assignments ;
; dataR[16] ; Incomplete set of assignments ;
; dataR[17] ; Incomplete set of assignments ;
; dataR[18] ; Incomplete set of assignments ;
; dataR[19] ; Incomplete set of assignments ;
; dataR[20] ; Incomplete set of assignments ;
; dataR[21] ; Incomplete set of assignments ;
; dataR[22] ; Incomplete set of assignments ;
; dataR[23] ; Incomplete set of assignments ;
; dataR[24] ; Incomplete set of assignments ;
; dataR[25] ; Incomplete set of assignments ;
; dataR[26] ; Incomplete set of assignments ;
; dataR[27] ; Incomplete set of assignments ;
; dataR[28] ; Incomplete set of assignments ;
; dataR[29] ; Incomplete set of assignments ;
; dataR[30] ; Incomplete set of assignments ;
; dataR[31] ; Incomplete set of assignments ;
; addr[3]   ; Incomplete set of assignments ;
; addr[1]   ; Incomplete set of assignments ;
; addr[2]   ; Incomplete set of assignments ;
; addr[0]   ; Incomplete set of assignments ;
; addr[4]   ; Incomplete set of assignments ;
; MemRW     ; Incomplete set of assignments ;
; clk_i     ; Incomplete set of assignments ;
; rst_ni    ; Incomplete set of assignments ;
; dataW[0]  ; Incomplete set of assignments ;
; dataW[1]  ; Incomplete set of assignments ;
; dataW[2]  ; Incomplete set of assignments ;
; dataW[3]  ; Incomplete set of assignments ;
; dataW[4]  ; Incomplete set of assignments ;
; dataW[5]  ; Incomplete set of assignments ;
; dataW[6]  ; Incomplete set of assignments ;
; dataW[7]  ; Incomplete set of assignments ;
; dataW[8]  ; Incomplete set of assignments ;
; dataW[9]  ; Incomplete set of assignments ;
; dataW[10] ; Incomplete set of assignments ;
; dataW[11] ; Incomplete set of assignments ;
; dataW[12] ; Incomplete set of assignments ;
; dataW[13] ; Incomplete set of assignments ;
; dataW[14] ; Incomplete set of assignments ;
; dataW[15] ; Incomplete set of assignments ;
; dataW[16] ; Incomplete set of assignments ;
; dataW[17] ; Incomplete set of assignments ;
; dataW[18] ; Incomplete set of assignments ;
; dataW[19] ; Incomplete set of assignments ;
; dataW[20] ; Incomplete set of assignments ;
; dataW[21] ; Incomplete set of assignments ;
; dataW[22] ; Incomplete set of assignments ;
; dataW[23] ; Incomplete set of assignments ;
; dataW[24] ; Incomplete set of assignments ;
; dataW[25] ; Incomplete set of assignments ;
; dataW[26] ; Incomplete set of assignments ;
; dataW[27] ; Incomplete set of assignments ;
; dataW[28] ; Incomplete set of assignments ;
; dataW[29] ; Incomplete set of assignments ;
; dataW[30] ; Incomplete set of assignments ;
; dataW[31] ; Incomplete set of assignments ;
+-----------+-------------------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 2003 ) ; 0.00 % ( 0 / 2003 )        ; 0.00 % ( 0 / 2003 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 2003 ) ; 0.00 % ( 0 / 2003 )        ; 0.00 % ( 0 / 2003 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 1993 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/Quartus file/Doan/Dmem/output_files/Dmem.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 1,287 / 21,280 ( 6 % ) ;
;     -- Combinational with no register       ; 231                    ;
;     -- Register only                        ; 496                    ;
;     -- Combinational with a register        ; 560                    ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 685                    ;
;     -- 3 input functions                    ; 71                     ;
;     -- <=2 input functions                  ; 35                     ;
;     -- Register only                        ; 496                    ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 791                    ;
;     -- arithmetic mode                      ; 0                      ;
;                                             ;                        ;
; Total registers*                            ; 1,056 / 22,031 ( 5 % ) ;
;     -- Dedicated logic registers            ; 1,056 / 21,280 ( 5 % ) ;
;     -- I/O registers                        ; 0 / 751 ( 0 % )        ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 98 / 1,330 ( 7 % )     ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 72 / 167 ( 43 % )      ;
;     -- Clock pins                           ; 2 / 6 ( 33 % )         ;
;     -- Dedicated input pins                 ; 0 / 16 ( 0 % )         ;
;                                             ;                        ;
; Global signals                              ; 1                      ;
; M9Ks                                        ; 0 / 84 ( 0 % )         ;
; Total block memory bits                     ; 0 / 774,144 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 774,144 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 0 / 80 ( 0 % )         ;
; PLLs                                        ; 0 / 4 ( 0 % )          ;
; Global clocks                               ; 1 / 20 ( 5 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; GXB Receiver channel PCSs                   ; 0 / 4 ( 0 % )          ;
; GXB Receiver channel PMAs                   ; 0 / 4 ( 0 % )          ;
; GXB Transmitter channel PCSs                ; 0 / 4 ( 0 % )          ;
; GXB Transmitter channel PMAs                ; 0 / 4 ( 0 % )          ;
; Impedance control blocks                    ; 0 / 3 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 1% / 1% / 1%           ;
; Peak interconnect usage (total/H/V)         ; 15% / 15% / 15%        ;
; Maximum fan-out                             ; 1056                   ;
; Highest non-global fan-out                  ; 262                    ;
; Total fan-out                               ; 6544                   ;
; Average fan-out                             ; 2.91                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 1287 / 21280 ( 6 % ) ; 0 / 21280 ( 0 % )              ;
;     -- Combinational with no register       ; 231                  ; 0                              ;
;     -- Register only                        ; 496                  ; 0                              ;
;     -- Combinational with a register        ; 560                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 685                  ; 0                              ;
;     -- 3 input functions                    ; 71                   ; 0                              ;
;     -- <=2 input functions                  ; 35                   ; 0                              ;
;     -- Register only                        ; 496                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 791                  ; 0                              ;
;     -- arithmetic mode                      ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 1056                 ; 0                              ;
;     -- Dedicated logic registers            ; 1056 / 21280 ( 5 % ) ; 0 / 21280 ( 0 % )              ;
;     -- I/O registers                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 98 / 1330 ( 7 % )    ; 0 / 1330 ( 0 % )               ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 72                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 80 ( 0 % )       ; 0 / 80 ( 0 % )                 ;
; Total memory bits                           ; 0                    ; 0                              ;
; Total RAM block bits                        ; 0                    ; 0                              ;
; Clock control block                         ; 1 / 24 ( 4 % )       ; 0 / 24 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 6539                 ; 5                              ;
;     -- Registered Connections               ; 1056                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 40                   ; 0                              ;
;     -- Output Ports                         ; 32                   ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                   ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; MemRW     ; B13   ; 7        ; 31           ; 41           ; 21           ; 94                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; addr[0]   ; A14   ; 7        ; 34           ; 41           ; 0            ; 251                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; addr[1]   ; J16   ; 6        ; 52           ; 23           ; 0            ; 262                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; addr[2]   ; A10   ; 8        ; 23           ; 41           ; 0            ; 258                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; addr[3]   ; F17   ; 6        ; 52           ; 25           ; 0            ; 261                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; addr[4]   ; J17   ; 6        ; 52           ; 23           ; 7            ; 48                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; clk_i     ; M10   ; 3A       ; 27           ; 0            ; 14           ; 1056                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; dataW[0]  ; A11   ; 8        ; 23           ; 41           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; dataW[10] ; C8    ; 8        ; 14           ; 41           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; dataW[11] ; E18   ; 6        ; 52           ; 30           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; dataW[12] ; D8    ; 8        ; 14           ; 41           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; dataW[13] ; B15   ; 7        ; 41           ; 41           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; dataW[14] ; A7    ; 8        ; 12           ; 41           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; dataW[15] ; F16   ; 6        ; 52           ; 32           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; dataW[16] ; F18   ; 6        ; 52           ; 30           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; dataW[17] ; C12   ; 7        ; 36           ; 41           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; dataW[18] ; A12   ; 7        ; 27           ; 41           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; dataW[19] ; B12   ; 7        ; 27           ; 41           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; dataW[1]  ; T10   ; 3        ; 23           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; dataW[20] ; B16   ; 7        ; 38           ; 41           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; dataW[21] ; D14   ; 7        ; 43           ; 41           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; dataW[22] ; D18   ; 6        ; 52           ; 31           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; dataW[23] ; A16   ; 7        ; 38           ; 41           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; dataW[24] ; B7    ; 8        ; 12           ; 41           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; dataW[25] ; D10   ; 7        ; 29           ; 41           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; dataW[26] ; D11   ; 7        ; 31           ; 41           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; dataW[27] ; C15   ; 7        ; 41           ; 41           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; dataW[28] ; F15   ; 6        ; 52           ; 32           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; dataW[29] ; R11   ; 4        ; 31           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; dataW[2]  ; D7    ; 8        ; 10           ; 41           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; dataW[30] ; G15   ; 6        ; 52           ; 28           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; dataW[31] ; D17   ; 6        ; 52           ; 31           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; dataW[3]  ; E10   ; 7        ; 29           ; 41           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; dataW[4]  ; E16   ; 6        ; 52           ; 32           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; dataW[5]  ; C13   ; 7        ; 36           ; 41           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; dataW[6]  ; U13   ; 4        ; 29           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; dataW[7]  ; A15   ; 7        ; 34           ; 41           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; dataW[8]  ; D15   ; 7        ; 46           ; 41           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; dataW[9]  ; T11   ; 4        ; 31           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; rst_ni    ; M18   ; 5        ; 52           ; 19           ; 0            ; 64                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; dataR[0]  ; N17   ; 5        ; 52           ; 16           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dataR[10] ; G16   ; 6        ; 52           ; 27           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dataR[11] ; G17   ; 6        ; 52           ; 27           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dataR[12] ; U12   ; 4        ; 31           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dataR[13] ; H16   ; 6        ; 52           ; 28           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dataR[14] ; C14   ; 7        ; 43           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dataR[15] ; A17   ; 7        ; 46           ; 41           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dataR[16] ; T12   ; 4        ; 31           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dataR[17] ; K16   ; 5        ; 52           ; 18           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dataR[18] ; R10   ; 3        ; 25           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dataR[19] ; C10   ; 8        ; 25           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dataR[1]  ; D9    ; 8        ; 18           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dataR[20] ; E12   ; 7        ; 41           ; 41           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dataR[21] ; A18   ; 7        ; 46           ; 41           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dataR[22] ; L18   ; 5        ; 52           ; 19           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dataR[23] ; K15   ; 5        ; 52           ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dataR[24] ; D13   ; 7        ; 41           ; 41           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dataR[25] ; G18   ; 6        ; 52           ; 25           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dataR[26] ; D16   ; 7        ; 46           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dataR[27] ; U10   ; 3        ; 23           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dataR[28] ; A13   ; 7        ; 31           ; 41           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dataR[29] ; V10   ; 3        ; 21           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dataR[2]  ; V13   ; 4        ; 29           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dataR[30] ; P10   ; 3        ; 25           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dataR[31] ; C11   ; 8        ; 25           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dataR[3]  ; B10   ; 8        ; 21           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dataR[4]  ; D12   ; 7        ; 31           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dataR[5]  ; B18   ; 7        ; 50           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dataR[6]  ; B9    ; 8        ; 21           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dataR[7]  ; A8    ; 8        ; 16           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dataR[8]  ; A9    ; 8        ; 16           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dataR[9]  ; C9    ; 8        ; 18           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                           ;
+----------+----------------------+--------------------------+------------------+---------------------------+
; Location ; Pin Name             ; Reserved As              ; User Signal Name ; Pin Type                  ;
+----------+----------------------+--------------------------+------------------+---------------------------+
; P4       ; MSEL2                ; -                        ; -                ; Dedicated Programming Pin ;
; R5       ; MSEL1                ; -                        ; -                ; Dedicated Programming Pin ;
; T5       ; MSEL0                ; -                        ; -                ; Dedicated Programming Pin ;
; U4       ; CONF_DONE            ; -                        ; -                ; Dedicated Programming Pin ;
; V4       ; nSTATUS              ; -                        ; -                ; Dedicated Programming Pin ;
; R6       ; DIFFIO_B1n, NCEO     ; Use as programming pin   ; ~ALTERA_NCEO~    ; Dual Purpose Pin          ;
; G18      ; DIFFIO_R6n, DEV_OE   ; Use as regular IO        ; dataR[25]        ; Dual Purpose Pin          ;
; E18      ; DIFFIO_R4n, DEV_CLRn ; Use as regular IO        ; dataW[11]        ; Dual Purpose Pin          ;
; A4       ; DATA0                ; As input tri-stated      ; ~ALTERA_DATA0~   ; Dual Purpose Pin          ;
; B4       ; ASDO                 ; As input tri-stated      ; ~ALTERA_ASDO~    ; Dual Purpose Pin          ;
; C5       ; NCSO                 ; As input tri-stated      ; ~ALTERA_NCSO~    ; Dual Purpose Pin          ;
; D5       ; DCLK                 ; As output driving ground ; ~ALTERA_DCLK~    ; Dual Purpose Pin          ;
; C4       ; nCONFIG              ; -                        ; -                ; Dedicated Programming Pin ;
; D3       ; nCE                  ; -                        ; -                ; Dedicated Programming Pin ;
+----------+----------------------+--------------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------+
; I/O Bank Usage                                                                ;
+----------+------------------+---------------+--------------+------------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCCLKIN Voltage ;
+----------+------------------+---------------+--------------+------------------+
; QL0      ; 0 / 16 ( 0 % )   ; --            ; --           ; --               ;
; 3        ; 6 / 26 ( 23 % )  ; 2.5V          ; --           ; --               ;
; 3A       ; 1 / 2 ( 50 % )   ; --            ; --           ; 2.5V             ;
; 4        ; 6 / 28 ( 21 % )  ; 2.5V          ; --           ; --               ;
; 5        ; 5 / 20 ( 25 % )  ; 2.5V          ; --           ; --               ;
; 6        ; 15 / 18 ( 83 % ) ; 2.5V          ; --           ; --               ;
; 7        ; 25 / 28 ( 89 % ) ; 2.5V          ; --           ; --               ;
; 8A       ; 0 / 2 ( 0 % )    ; --            ; --           ; 2.5V             ;
; 8        ; 15 / 23 ( 65 % ) ; 2.5V          ; --           ; --               ;
; 9        ; 4 / 4 ( 100 % )  ; 2.5V          ; --           ; --               ;
+----------+------------------+---------------+--------------+------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                               ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                   ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A4       ; 168        ; 9        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; A5       ; 165        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 161        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 157        ; 8        ; dataW[14]                                        ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A8       ; 153        ; 8        ; dataR[7]                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 154        ; 8        ; dataR[8]                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 147        ; 8        ; addr[2]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 148        ; 8        ; dataW[0]                                         ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A12      ; 141        ; 7        ; dataW[18]                                        ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A13      ; 137        ; 7        ; dataR[28]                                        ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A14      ; 133        ; 7        ; addr[0]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A15      ; 134        ; 7        ; dataW[7]                                         ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A16      ; 129        ; 7        ; dataW[23]                                        ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A17      ; 121        ; 7        ; dataR[15]                                        ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A18      ; 122        ; 7        ; dataR[21]                                        ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B1       ; 1          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 0          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B4       ; 169        ; 9        ; ~ALTERA_ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; B5       ; 166        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 162        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 158        ; 8        ; dataW[24]                                        ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B9       ; 149        ; 8        ; dataR[6]                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 150        ; 8        ; dataR[3]                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B12      ; 142        ; 7        ; dataW[19]                                        ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B13      ; 138        ; 7        ; MemRW                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B15      ; 125        ; 7        ; dataW[13]                                        ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B16      ; 130        ; 7        ; dataW[20]                                        ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B18      ; 116        ; 7        ; dataR[5]                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C4       ; 172        ; 9        ; ^nCONFIG                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C5       ; 170        ; 9        ; ~ALTERA_NCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; C6       ; 163        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 159        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 156        ; 8        ; dataW[10]                                        ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C9       ; 151        ; 8        ; dataR[9]                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C10      ; 145        ; 8        ; dataR[19]                                        ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C11      ; 146        ; 8        ; dataR[31]                                        ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C12      ; 131        ; 7        ; dataW[17]                                        ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C13      ; 132        ; 7        ; dataW[5]                                         ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C14      ; 123        ; 7        ; dataR[14]                                        ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C15      ; 126        ; 7        ; dataW[27]                                        ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C16      ; 117        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 118        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 115        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D1       ; 3          ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D2       ; 2          ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D3       ; 173        ; 9        ; ^nCE                                             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ; 174        ; 9        ; #TDI                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 171        ; 9        ; ~ALTERA_DCLK~                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; D6       ; 164        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 160        ; 8        ; dataW[2]                                         ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D8       ; 155        ; 8        ; dataW[12]                                        ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D9       ; 152        ; 8        ; dataR[1]                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D10      ; 139        ; 7        ; dataW[25]                                        ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D11      ; 135        ; 7        ; dataW[26]                                        ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D12      ; 136        ; 7        ; dataR[4]                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D13      ; 127        ; 7        ; dataR[24]                                        ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D14      ; 124        ; 7        ; dataW[21]                                        ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D15      ; 119        ; 7        ; dataW[8]                                         ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D16      ; 120        ; 7        ; dataR[26]                                        ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D17      ; 110        ; 6        ; dataW[31]                                        ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D18      ; 109        ; 6        ; dataW[22]                                        ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ; 176        ; 9        ; #TMS                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; E4       ; 177        ; 9        ; #TDO                                             ; output ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 175        ; 9        ; #TCK                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 167        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ;            ; 8        ; VCCIO8                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E9       ;            ; 8        ; VCCIO8                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E10      ; 140        ; 7        ; dataW[3]                                         ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 128        ; 7        ; dataR[20]                                        ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E13      ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E15      ; 113        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E16      ; 111        ; 6        ; dataW[4]                                         ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 107        ; 6        ; dataW[11]                                        ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F1       ; 5          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F2       ; 4          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F3       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F4       ;            ; 9        ; VCCIO9                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ;            ; 8        ; VCCIO8                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F9       ;            ; 8A       ; VCC_CLKIN8A                                      ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F10      ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F11      ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F15      ; 114        ; 6        ; dataW[28]                                        ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F16      ; 112        ; 6        ; dataW[15]                                        ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F17      ; 102        ; 6        ; addr[3]                                          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F18      ; 108        ; 6        ; dataW[16]                                        ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ;            ; --       ; VCCH_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G5       ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 143        ; 8A       ; GXB_GND*                                         ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G10      ; 144        ; 8A       ; GXB_GND*                                         ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G13      ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 105        ; 6        ; dataW[30]                                        ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G16      ; 104        ; 6        ; dataR[10]                                        ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G17      ; 103        ; 6        ; dataR[11]                                        ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G18      ; 101        ; 6        ; dataR[25]                                        ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H1       ; 7          ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H2       ; 6          ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ; 6        ; VCCIO6                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ; 106        ; 6        ; dataR[13]                                        ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H18      ; 97         ; 6        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ;            ; --       ; VCCA_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J4       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ;            ; 6        ; VCCIO6                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J16      ; 100        ; 6        ; addr[1]                                          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J17      ; 99         ; 6        ; addr[4]                                          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J18      ; 98         ; 6        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K1       ; 9          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 8          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 92         ; 5        ; dataR[23]                                        ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K16      ; 91         ; 5        ; dataR[17]                                        ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K17      ; 96         ; 5        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K18      ; 95         ; 5        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ;            ; --       ; VCCH_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L4       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ; 86         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 85         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 93         ; 5        ; dataR[22]                                        ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M1       ; 11         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 10         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M6       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 31         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ; 47         ; 3A       ; GXB_GND*                                         ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; M10      ; 48         ; 3A       ; clk_i                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M11      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ; 5        ; VCCIO5                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M16      ; 88         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M17      ; 87         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M18      ; 94         ; 5        ; rst_ni                                           ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ;            ; --       ; VCCA_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N4       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 21         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 22         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ; 32         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N8       ;            ; 3        ; VCCIO3                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N9       ;            ; 3A       ; VCC_CLKIN3A                                      ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N12      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N13      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N14      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N15      ; 77         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 78         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N17      ; 90         ; 5        ; dataR[0]                                         ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N18      ; 89         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 13         ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P2       ; 12         ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P4       ; 16         ; 3        ; ^MSEL2                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 23         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P7       ;            ; 3        ; VCCIO3                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ; 3        ; VCCIO3                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P10      ; 45         ; 3        ; dataR[30]                                        ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ; 61         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P13      ; 62         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P16      ; 79         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P18      ; 83         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R5       ; 17         ; 3        ; ^MSEL1                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R6       ; 24         ; 3        ; ~ALTERA_NCEO~ / RESERVED_OUTPUT_OPEN_DRAIN       ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R7       ; 29         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 36         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R9       ; 39         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 46         ; 3        ; dataR[18]                                        ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R11      ; 53         ; 4        ; dataW[29]                                        ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R12      ; 59         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 60         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 73         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ; 76         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 80         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R17      ; 82         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R18      ; 84         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 15         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T2       ; 14         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T4       ;            ; --       ; VCCA_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T5       ; 18         ; 3        ; ^MSEL0                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 25         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 30         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 35         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 40         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 43         ; 3        ; dataW[1]                                         ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T11      ; 54         ; 4        ; dataW[9]                                         ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T12      ; 55         ; 4        ; dataR[16]                                        ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T13      ; 63         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 64         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 74         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 71         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 72         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T18      ; 81         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U3       ;            ;          ; NC                                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ; 19         ; 3        ; ^CONF_DONE                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ; 26         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U7       ; 33         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 37         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U10      ; 44         ; 3        ; dataR[27]                                        ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ; 56         ; 4        ; dataR[12]                                        ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U13      ; 51         ; 4        ; dataW[6]                                         ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U15      ; 65         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ; 66         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ; 69         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V1       ;            ;          ; RREF                                             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V3       ;            ;          ; NC                                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 20         ; 3        ; ^nSTATUS                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V5       ; 27         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ; 28         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 34         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 38         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 41         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V10      ; 42         ; 3        ; dataR[29]                                        ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V11      ; 49         ; 4        ; GND+                                             ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V12      ; 50         ; 4        ; GND+                                             ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V13      ; 52         ; 4        ; dataR[2]                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V14      ; 57         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 58         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 67         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ; 68         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V18      ; 70         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                        ;
+--------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                       ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                            ; Library Name ;
+--------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------+--------------+
; |Dmem                                            ; 1287 (0)    ; 1056 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 72   ; 0            ; 231 (0)      ; 496 (0)           ; 560 (0)          ; |Dmem                                                          ; work         ;
;    |Dmem_Block:DMEM|                             ; 1287 (0)    ; 1056 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 231 (0)      ; 496 (0)           ; 560 (0)          ; |Dmem|Dmem_Block:DMEM                                          ; work         ;
;       |MUX2:rd_en|                               ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |Dmem|Dmem_Block:DMEM|MUX2:rd_en                               ; work         ;
;       |MUX2_1:dataR_Sel|                         ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 4 (4)            ; |Dmem|Dmem_Block:DMEM|MUX2_1:dataR_Sel                         ; work         ;
;       |MUX:muxA|                                 ; 672 (672)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 134 (134)    ; 0 (0)             ; 538 (538)        ; |Dmem|Dmem_Block:DMEM|MUX:muxA                                 ; work         ;
;       |decoder:decoder5_32|                      ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |Dmem|Dmem_Block:DMEM|decoder:decoder5_32                      ; work         ;
;       |register:dataR_buffer|                    ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |Dmem|Dmem_Block:DMEM|register:dataR_buffer                    ; work         ;
;       |register:register_loop[0].register_inst|  ; 65 (65)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 50 (50)          ; |Dmem|Dmem_Block:DMEM|register:register_loop[0].register_inst  ; work         ;
;       |register:register_loop[10].register_inst| ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 17 (17)           ; 15 (15)          ; |Dmem|Dmem_Block:DMEM|register:register_loop[10].register_inst ; work         ;
;       |register:register_loop[11].register_inst| ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 19 (19)           ; 13 (13)          ; |Dmem|Dmem_Block:DMEM|register:register_loop[11].register_inst ; work         ;
;       |register:register_loop[12].register_inst| ; 35 (35)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 2 (2)             ; 30 (30)          ; |Dmem|Dmem_Block:DMEM|register:register_loop[12].register_inst ; work         ;
;       |register:register_loop[13].register_inst| ; 34 (34)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 16 (16)           ; 16 (16)          ; |Dmem|Dmem_Block:DMEM|register:register_loop[13].register_inst ; work         ;
;       |register:register_loop[14].register_inst| ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 15 (15)           ; 17 (17)          ; |Dmem|Dmem_Block:DMEM|register:register_loop[14].register_inst ; work         ;
;       |register:register_loop[15].register_inst| ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 18 (18)           ; 14 (14)          ; |Dmem|Dmem_Block:DMEM|register:register_loop[15].register_inst ; work         ;
;       |register:register_loop[16].register_inst| ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |Dmem|Dmem_Block:DMEM|register:register_loop[16].register_inst ; work         ;
;       |register:register_loop[17].register_inst| ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 31 (31)          ; |Dmem|Dmem_Block:DMEM|register:register_loop[17].register_inst ; work         ;
;       |register:register_loop[18].register_inst| ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 30 (30)          ; |Dmem|Dmem_Block:DMEM|register:register_loop[18].register_inst ; work         ;
;       |register:register_loop[19].register_inst| ; 36 (36)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 2 (2)             ; 30 (30)          ; |Dmem|Dmem_Block:DMEM|register:register_loop[19].register_inst ; work         ;
;       |register:register_loop[1].register_inst|  ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 29 (29)           ; 3 (3)            ; |Dmem|Dmem_Block:DMEM|register:register_loop[1].register_inst  ; work         ;
;       |register:register_loop[20].register_inst| ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 32 (32)           ; 0 (0)            ; |Dmem|Dmem_Block:DMEM|register:register_loop[20].register_inst ; work         ;
;       |register:register_loop[21].register_inst| ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 27 (27)           ; 5 (5)            ; |Dmem|Dmem_Block:DMEM|register:register_loop[21].register_inst ; work         ;
;       |register:register_loop[22].register_inst| ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 30 (30)           ; 2 (2)            ; |Dmem|Dmem_Block:DMEM|register:register_loop[22].register_inst ; work         ;
;       |register:register_loop[23].register_inst| ; 34 (34)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 32 (32)           ; 0 (0)            ; |Dmem|Dmem_Block:DMEM|register:register_loop[23].register_inst ; work         ;
;       |register:register_loop[24].register_inst| ; 34 (34)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 31 (31)           ; 1 (1)            ; |Dmem|Dmem_Block:DMEM|register:register_loop[24].register_inst ; work         ;
;       |register:register_loop[25].register_inst| ; 34 (34)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 18 (18)           ; 14 (14)          ; |Dmem|Dmem_Block:DMEM|register:register_loop[25].register_inst ; work         ;
;       |register:register_loop[26].register_inst| ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 17 (17)           ; 15 (15)          ; |Dmem|Dmem_Block:DMEM|register:register_loop[26].register_inst ; work         ;
;       |register:register_loop[27].register_inst| ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 30 (30)           ; 2 (2)            ; |Dmem|Dmem_Block:DMEM|register:register_loop[27].register_inst ; work         ;
;       |register:register_loop[28].register_inst| ; 35 (35)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 31 (31)          ; |Dmem|Dmem_Block:DMEM|register:register_loop[28].register_inst ; work         ;
;       |register:register_loop[29].register_inst| ; 34 (34)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 18 (18)           ; 14 (14)          ; |Dmem|Dmem_Block:DMEM|register:register_loop[29].register_inst ; work         ;
;       |register:register_loop[2].register_inst|  ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 29 (29)           ; 3 (3)            ; |Dmem|Dmem_Block:DMEM|register:register_loop[2].register_inst  ; work         ;
;       |register:register_loop[30].register_inst| ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 16 (16)          ; |Dmem|Dmem_Block:DMEM|register:register_loop[30].register_inst ; work         ;
;       |register:register_loop[31].register_inst| ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |Dmem|Dmem_Block:DMEM|register:register_loop[31].register_inst ; work         ;
;       |register:register_loop[3].register_inst|  ; 35 (35)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 31 (31)          ; |Dmem|Dmem_Block:DMEM|register:register_loop[3].register_inst  ; work         ;
;       |register:register_loop[4].register_inst|  ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |Dmem|Dmem_Block:DMEM|register:register_loop[4].register_inst  ; work         ;
;       |register:register_loop[5].register_inst|  ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 28 (28)           ; 4 (4)            ; |Dmem|Dmem_Block:DMEM|register:register_loop[5].register_inst  ; work         ;
;       |register:register_loop[6].register_inst|  ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 20 (20)           ; 12 (12)          ; |Dmem|Dmem_Block:DMEM|register:register_loop[6].register_inst  ; work         ;
;       |register:register_loop[7].register_inst|  ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 14 (14)           ; 18 (18)          ; |Dmem|Dmem_Block:DMEM|register:register_loop[7].register_inst  ; work         ;
;       |register:register_loop[8].register_inst|  ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 30 (30)          ; |Dmem|Dmem_Block:DMEM|register:register_loop[8].register_inst  ; work         ;
;       |register:register_loop[9].register_inst|  ; 34 (34)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 29 (29)           ; 3 (3)            ; |Dmem|Dmem_Block:DMEM|register:register_loop[9].register_inst  ; work         ;
+--------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                       ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; Name      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; dataR[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dataR[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dataR[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dataR[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dataR[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dataR[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dataR[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dataR[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dataR[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dataR[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dataR[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dataR[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dataR[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dataR[13] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dataR[14] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dataR[15] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dataR[16] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dataR[17] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dataR[18] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dataR[19] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dataR[20] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dataR[21] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dataR[22] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dataR[23] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dataR[24] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dataR[25] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dataR[26] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dataR[27] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dataR[28] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dataR[29] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dataR[30] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dataR[31] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; addr[3]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; addr[1]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; addr[2]   ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; addr[0]   ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; addr[4]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; MemRW     ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; clk_i     ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; rst_ni    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; dataW[0]  ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; dataW[1]  ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; dataW[2]  ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; dataW[3]  ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; dataW[4]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; dataW[5]  ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; dataW[6]  ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; dataW[7]  ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; dataW[8]  ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; dataW[9]  ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; dataW[10] ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; dataW[11] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; dataW[12] ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; dataW[13] ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; dataW[14] ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; dataW[15] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; dataW[16] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; dataW[17] ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; dataW[18] ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; dataW[19] ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; dataW[20] ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; dataW[21] ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; dataW[22] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; dataW[23] ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; dataW[24] ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; dataW[25] ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; dataW[26] ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; dataW[27] ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; dataW[28] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; dataW[29] ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; dataW[30] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; dataW[31] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+


+--------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                         ;
+--------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                      ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------+-------------------+---------+
; addr[3]                                                                  ;                   ;         ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux31~0                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux31~1                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux31~2                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux31~4                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux31~7                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux31~8                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux31~10                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux31~12                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux31~13                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux31~14                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux31~17                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux31~18                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux30~6                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux30~10                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux30~12                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux30~14                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux30~17                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux29~0                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux29~2                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux29~4                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux29~7                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux29~10                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux29~11                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux29~12                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux29~14                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux29~15                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux29~17                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux28~0                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux28~2                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux28~3                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux28~4                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux28~7                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux28~8                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux28~16                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux28~19                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux27~0                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux27~1                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux27~2                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux27~4                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux27~5                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux27~7                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux27~16                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux26~0                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux26~1                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux26~2                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux26~4                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux26~7                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux26~8                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux26~16                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux26~19                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux25~0                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux25~1                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux25~2                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux25~4                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux25~5                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux25~7                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux25~16                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux24~0                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux24~1                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux24~2                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux24~4                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux24~7                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux24~8                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux24~16                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux24~19                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux23~0                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux23~1                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux23~2                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux23~4                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux23~5                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux23~7                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux23~16                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux22~0                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux22~1                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux22~2                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux22~4                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux22~7                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux22~8                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux22~16                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux22~19                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux21~0                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux21~1                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux21~2                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux21~4                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux21~5                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux21~7                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux21~16                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux20~0                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux20~1                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux20~2                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux20~4                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux20~7                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux20~8                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux20~16                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux20~19                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux19~0                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux19~1                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux19~2                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux19~4                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux19~5                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux19~7                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux19~16                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux18~0                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux18~1                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux18~2                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux18~4                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux18~7                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux18~8                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux18~16                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux18~19                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux17~0                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux17~1                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux17~2                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux17~4                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux17~5                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux17~7                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux17~16                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux16~0                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux16~1                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux16~2                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux16~4                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux16~7                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux16~8                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux16~16                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux16~19                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux15~0                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux15~1                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux15~2                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux15~4                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux15~5                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux15~7                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux15~16                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux14~0                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux14~1                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux14~2                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux14~4                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux14~7                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux14~8                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux14~16                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux14~19                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux13~0                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux13~1                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux13~2                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux13~4                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux13~5                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux13~7                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux13~16                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux12~0                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux12~1                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux12~2                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux12~4                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux12~7                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux12~8                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux12~16                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux12~19                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux11~0                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux11~1                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux11~2                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux11~4                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux11~5                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux11~7                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux11~16                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux10~0                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux10~1                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux10~2                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux10~4                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux10~7                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux10~8                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux10~16                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux10~19                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux9~0                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux9~1                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux9~2                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux9~4                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux9~5                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux9~7                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux9~16                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux8~0                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux8~1                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux8~2                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux8~4                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux8~7                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux8~8                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux8~16                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux8~19                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux7~0                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux7~1                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux7~2                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux7~4                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux7~5                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux7~7                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux7~16                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux6~0                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux6~1                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux6~2                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux6~4                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux6~7                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux6~8                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux6~16                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux6~19                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux5~0                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux5~1                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux5~2                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux5~4                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux5~5                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux5~7                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux5~16                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux4~0                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux4~1                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux4~2                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux4~4                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux4~7                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux4~8                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux4~16                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux4~19                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux3~0                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux3~1                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux3~2                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux3~4                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux3~5                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux3~7                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux3~16                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux2~0                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux2~1                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux2~2                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux2~4                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux2~7                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux2~8                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux2~16                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux2~19                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux1~0                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux1~1                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux1~2                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux1~4                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux1~5                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux1~7                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux1~16                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux0~0                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux0~1                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux0~2                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux0~4                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux0~7                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux0~8                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux0~16                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux0~19                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|decoder:decoder5_32|ShiftLeft0~0                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[19].register_inst|Q[15]~15 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|decoder:decoder5_32|ShiftLeft0~1                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[24].register_inst|Q[15]~1  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[16].register_inst|Q[15]~0  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|decoder:decoder5_32|Equal0~0                      ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[8].register_inst|Q[5]~0    ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|decoder:decoder5_32|ShiftLeft0~2                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[28].register_inst|Q[3]~3   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[19].register_inst|Q[15]~3  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[25].register_inst|Q[15]~3  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[29].register_inst|Q[15]~3  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[3].register_inst|Q[26]~3   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[9].register_inst|Q[26]~3   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[12].register_inst|Q[6]~3   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[13].register_inst|Q[6]~3   ; 0                 ; 6       ;
; addr[1]                                                                  ;                   ;         ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux31~0                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux31~2                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux31~3                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux31~4                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux31~5                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux31~7                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux31~10                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux31~11                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux31~12                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux31~14                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux31~15                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux31~17                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux30~0                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux30~1                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux30~2                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux30~4                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux30~7                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux30~16                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux29~6                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux29~10                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux29~12                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux29~13                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux29~14                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux29~17                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux29~18                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux28~6                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux28~10                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux28~12                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux28~14                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux28~17                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux27~6                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux27~10                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux27~12                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux27~14                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux27~17                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux26~6                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux26~9                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux26~10                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux26~12                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux26~14                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux26~17                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux25~6                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux25~10                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux25~11                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux25~12                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux25~14                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux25~17                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux25~18                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux24~6                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux24~9                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux24~10                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux24~11                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux24~12                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux24~14                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux24~15                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux24~17                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux23~6                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux23~10                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux23~11                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux23~12                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux23~14                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux23~17                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux23~18                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux22~6                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux22~9                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux22~10                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux22~11                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux22~12                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux22~14                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux22~15                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux22~17                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux21~6                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux21~10                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux21~11                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux21~12                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux21~14                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux21~17                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux21~18                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux20~6                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux20~9                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux20~10                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux20~11                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux20~12                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux20~14                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux20~15                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux20~17                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux19~6                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux19~10                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux19~11                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux19~12                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux19~14                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux19~17                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux19~18                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux18~6                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux18~9                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux18~10                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux18~11                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux18~12                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux18~14                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux18~15                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux18~17                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux17~6                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux17~10                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux17~11                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux17~12                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux17~14                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux17~17                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux17~18                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux16~6                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux16~9                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux16~10                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux16~11                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux16~12                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux16~14                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux16~15                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux16~17                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux15~6                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux15~10                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux15~11                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux15~12                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux15~14                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux15~17                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux15~18                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux14~6                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux14~9                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux14~10                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux14~11                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux14~12                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux14~14                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux14~15                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux14~17                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux13~6                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux13~10                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux13~11                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux13~12                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux13~14                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux13~17                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux13~18                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux12~6                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux12~9                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux12~10                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux12~11                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux12~12                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux12~14                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux12~15                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux12~17                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux11~6                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux11~10                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux11~11                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux11~12                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux11~14                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux11~17                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux11~18                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux10~6                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux10~9                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux10~10                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux10~11                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux10~12                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux10~14                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux10~15                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux10~17                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux9~6                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux9~10                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux9~11                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux9~12                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux9~14                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux9~17                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux9~18                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux8~6                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux8~9                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux8~10                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux8~11                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux8~12                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux8~14                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux8~15                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux8~17                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux7~6                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux7~10                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux7~11                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux7~12                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux7~14                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux7~17                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux7~18                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux6~6                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux6~9                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux6~10                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux6~11                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux6~12                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux6~14                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux6~15                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux6~17                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux5~6                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux5~10                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux5~11                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux5~12                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux5~14                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux5~17                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux5~18                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux4~6                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux4~9                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux4~10                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux4~11                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux4~12                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux4~14                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux4~15                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux4~17                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux3~6                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux3~10                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux3~11                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux3~12                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux3~14                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux3~17                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux3~18                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux2~6                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux2~9                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux2~10                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux2~11                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux2~12                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux2~14                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux2~15                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux2~17                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux1~6                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux1~10                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux1~11                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux1~12                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux1~14                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux1~17                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux1~18                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux0~6                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux0~9                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux0~10                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux0~11                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux0~12                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux0~14                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux0~15                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux0~17                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[22].register_inst|Q[16]~0  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[30].register_inst|Q[15]~0  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[18].register_inst|Q[15]~0  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[24].register_inst|Q[15]~0  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[26].register_inst|Q[20]~0  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[23].register_inst|Q[15]~2  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|decoder:decoder5_32|Equal0~0                      ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[6].register_inst|Q[29]~0   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[14].register_inst|Q[18]~0  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[2].register_inst|Q[12]~0   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[10].register_inst|Q[8]~0   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX2:rd_en|out[1]~2                               ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[28].register_inst|Q[3]~16  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[19].register_inst|Q[15]~17 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[25].register_inst|Q[15]~15 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[17].register_inst|Q[25]~15 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[27].register_inst|Q[16]~15 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[29].register_inst|Q[15]~15 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[31].register_inst|Q[8]~15  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[3].register_inst|Q[26]~16  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[9].register_inst|Q[26]~15  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[1].register_inst|Q[4]~15   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[11].register_inst|Q[29]~15 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[12].register_inst|Q[6]~16  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[13].register_inst|Q[6]~15  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[15].register_inst|Q[16]~15 ; 0                 ; 6       ;
; addr[2]                                                                  ;                   ;         ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux31~6                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux31~9                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux31~16                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux30~0                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux30~2                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux30~3                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux30~4                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux30~5                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux30~7                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux30~8                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux30~10                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux30~11                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux30~12                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux30~13                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux30~14                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux30~15                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux30~17                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux30~18                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux29~0                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux29~1                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux29~2                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux29~3                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux29~4                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux29~5                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux29~7                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux29~8                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux29~16                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux28~0                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux28~1                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux28~2                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux28~4                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux28~5                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux28~7                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux28~16                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux27~0                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux27~2                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux27~3                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux27~4                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux27~7                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux27~8                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux27~16                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux27~19                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux26~0                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux26~2                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux26~3                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux26~4                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux26~5                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux26~7                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux26~16                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux25~0                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux25~2                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux25~3                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux25~4                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux25~7                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux25~8                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux25~16                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux25~19                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux24~0                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux24~2                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux24~3                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux24~4                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux24~5                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux24~7                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux24~16                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux23~0                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux23~2                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux23~3                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux23~4                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux23~7                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux23~8                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux23~16                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux23~19                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux22~0                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux22~2                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux22~3                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux22~4                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux22~5                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux22~7                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux22~16                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux21~0                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux21~2                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux21~3                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux21~4                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux21~7                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux21~8                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux21~16                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux21~19                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux20~0                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux20~2                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux20~3                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux20~4                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux20~5                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux20~7                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux20~16                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux19~0                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux19~2                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux19~3                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux19~4                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux19~7                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux19~8                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux19~16                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux19~19                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux18~0                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux18~2                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux18~3                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux18~4                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux18~5                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux18~7                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux18~16                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux17~0                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux17~2                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux17~3                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux17~4                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux17~7                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux17~8                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux17~16                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux17~19                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux16~0                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux16~2                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux16~3                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux16~4                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux16~5                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux16~7                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux16~16                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux15~0                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux15~2                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux15~3                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux15~4                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux15~7                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux15~8                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux15~16                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux15~19                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux14~0                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux14~2                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux14~3                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux14~4                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux14~5                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux14~7                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux14~16                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux13~0                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux13~2                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux13~3                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux13~4                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux13~7                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux13~8                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux13~16                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux13~19                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux12~0                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux12~2                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux12~3                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux12~4                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux12~5                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux12~7                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux12~16                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux11~0                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux11~2                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux11~3                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux11~4                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux11~7                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux11~8                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux11~16                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux11~19                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux10~0                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux10~2                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux10~3                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux10~4                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux10~5                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux10~7                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux10~16                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux9~0                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux9~2                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux9~3                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux9~4                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux9~7                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux9~8                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux9~16                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux9~19                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux8~0                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux8~2                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux8~3                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux8~4                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux8~5                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux8~7                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux8~16                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux7~0                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux7~2                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux7~3                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux7~4                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux7~7                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux7~8                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux7~16                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux7~19                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux6~0                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux6~2                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux6~3                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux6~4                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux6~5                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux6~7                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux6~16                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux5~0                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux5~2                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux5~3                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux5~4                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux5~7                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux5~8                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux5~16                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux5~19                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux4~0                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux4~2                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux4~3                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux4~4                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux4~5                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux4~7                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux4~16                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux3~0                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux3~2                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux3~3                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux3~4                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux3~7                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux3~8                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux3~16                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux3~19                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux2~0                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux2~2                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux2~3                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux2~4                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux2~5                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux2~7                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux2~16                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux1~0                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux1~2                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux1~3                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux1~4                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux1~7                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux1~8                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux1~16                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux1~19                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux0~0                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux0~2                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux0~3                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux0~4                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux0~5                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux0~7                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux0~16                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|decoder:decoder5_32|ShiftLeft0~0                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[19].register_inst|Q[15]~15 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|decoder:decoder5_32|ShiftLeft0~1                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[24].register_inst|Q[15]~0  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|decoder:decoder5_32|Equal0~0                      ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|decoder:decoder5_32|ShiftLeft0~2                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[28].register_inst|Q[3]~3   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[19].register_inst|Q[15]~3  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[25].register_inst|Q[15]~3  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[29].register_inst|Q[15]~3  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[3].register_inst|Q[26]~3   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[9].register_inst|Q[26]~3   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[12].register_inst|Q[6]~3   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[13].register_inst|Q[6]~3   ; 0                 ; 6       ;
; addr[0]                                                                  ;                   ;         ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux31~6                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux31~16                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux31~19                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux30~6                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux30~9                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux30~16                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux30~19                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux29~6                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux29~9                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux29~16                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux29~19                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux28~6                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux28~9                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux28~10                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux28~11                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux28~12                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux28~13                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux28~14                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux28~15                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux28~17                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux28~18                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux27~6                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux27~9                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux27~10                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux27~11                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux27~12                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux27~13                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux27~14                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux27~15                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux27~17                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux27~18                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux26~6                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux26~10                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux26~11                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux26~12                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux26~13                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux26~14                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux26~15                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux26~17                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux26~18                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux25~6                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux25~9                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux25~10                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux25~12                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux25~13                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux25~14                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux25~15                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux25~17                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux24~6                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux24~10                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux24~12                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux24~13                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux24~14                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux24~17                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux24~18                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux23~6                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux23~9                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux23~10                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux23~12                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux23~13                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux23~14                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux23~15                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux23~17                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux22~6                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux22~10                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux22~12                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux22~13                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux22~14                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux22~17                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux22~18                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux21~6                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux21~9                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux21~10                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux21~12                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux21~13                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux21~14                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux21~15                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux21~17                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux20~6                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux20~10                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux20~12                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux20~13                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux20~14                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux20~17                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux20~18                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux19~6                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux19~9                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux19~10                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux19~12                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux19~13                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux19~14                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux19~15                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux19~17                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux18~6                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux18~10                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux18~12                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux18~13                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux18~14                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux18~17                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux18~18                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux17~6                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux17~9                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux17~10                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux17~12                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux17~13                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux17~14                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux17~15                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux17~17                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux16~6                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux16~10                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux16~12                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux16~13                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux16~14                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux16~17                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux16~18                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux15~6                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux15~9                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux15~10                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux15~12                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux15~13                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux15~14                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux15~15                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux15~17                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux14~6                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux14~10                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux14~12                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux14~13                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux14~14                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux14~17                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux14~18                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux13~6                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux13~9                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux13~10                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux13~12                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux13~13                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux13~14                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux13~15                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux13~17                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux12~6                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux12~10                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux12~12                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux12~13                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux12~14                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux12~17                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux12~18                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux11~6                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux11~9                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux11~10                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux11~12                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux11~13                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux11~14                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux11~15                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux11~17                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux10~6                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux10~10                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux10~12                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux10~13                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux10~14                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux10~17                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux10~18                                 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux9~6                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux9~9                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux9~10                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux9~12                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux9~13                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux9~14                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux9~15                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux9~17                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux8~6                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux8~10                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux8~12                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux8~13                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux8~14                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux8~17                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux8~18                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux7~6                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux7~9                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux7~10                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux7~12                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux7~13                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux7~14                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux7~15                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux7~17                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux6~6                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux6~10                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux6~12                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux6~13                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux6~14                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux6~17                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux6~18                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux5~6                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux5~9                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux5~10                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux5~12                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux5~13                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux5~14                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux5~15                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux5~17                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux4~6                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux4~10                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux4~12                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux4~13                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux4~14                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux4~17                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux4~18                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux3~6                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux3~9                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux3~10                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux3~12                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux3~13                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux3~14                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux3~15                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux3~17                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux2~6                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux2~10                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux2~12                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux2~13                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux2~14                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux2~17                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux2~18                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux1~6                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux1~9                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux1~10                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux1~12                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux1~13                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux1~14                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux1~15                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux1~17                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux0~6                                   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux0~10                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux0~12                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux0~13                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux0~14                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux0~17                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux0~18                                  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[28].register_inst|Q[3]~15  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[24].register_inst|Q[15]~0  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[23].register_inst|Q[15]~2  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[12].register_inst|Q[6]~15  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|decoder:decoder5_32|en[11]~0                      ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|MUX2:rd_en|out[0]~1                               ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[19].register_inst|Q[15]~16 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[3].register_inst|Q[26]~15  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[28].register_inst|Q[3]~3   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[19].register_inst|Q[15]~3  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[25].register_inst|Q[15]~3  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[29].register_inst|Q[15]~3  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[3].register_inst|Q[26]~3   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[9].register_inst|Q[26]~3   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[12].register_inst|Q[6]~3   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[13].register_inst|Q[6]~3   ; 0                 ; 6       ;
; addr[4]                                                                  ;                   ;         ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux31~20                                 ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux30~20                                 ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux29~20                                 ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux28~20                                 ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux27~20                                 ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux26~20                                 ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux25~20                                 ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux24~20                                 ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux23~20                                 ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux22~20                                 ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux21~20                                 ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux20~20                                 ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux19~20                                 ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux18~20                                 ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux17~20                                 ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux16~20                                 ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux15~20                                 ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux14~20                                 ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux13~20                                 ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux12~20                                 ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux11~20                                 ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux10~20                                 ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux9~20                                  ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux8~20                                  ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux7~20                                  ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux6~20                                  ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux5~20                                  ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux4~20                                  ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux3~20                                  ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux2~20                                  ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux1~20                                  ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|MUX:muxA|Mux0~20                                  ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[28].register_inst|Q[3]~15  ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|MUX2:rd_en|out[4]~0                               ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[16].register_inst|Q[15]~0  ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[12].register_inst|Q[6]~15  ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|decoder:decoder5_32|en[11]~0                      ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[23].register_inst|Q[15]~3  ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[19].register_inst|Q[15]~16 ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[3].register_inst|Q[26]~15  ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[28].register_inst|Q[3]~3   ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[19].register_inst|Q[15]~3  ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[25].register_inst|Q[15]~3  ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[29].register_inst|Q[15]~3  ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[3].register_inst|Q[26]~3   ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[9].register_inst|Q[26]~3   ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[12].register_inst|Q[6]~3   ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[13].register_inst|Q[6]~3   ; 1                 ; 6       ;
; MemRW                                                                    ;                   ;         ;
;      - Dmem_Block:DMEM|register:dataR_buffer|Q[0]                        ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|MUX2_1:dataR_Sel|dataR[0]~0                       ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|register:dataR_buffer|Q[1]                        ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|MUX2_1:dataR_Sel|dataR[1]~1                       ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|register:dataR_buffer|Q[2]                        ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|MUX2_1:dataR_Sel|dataR[2]~2                       ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|register:dataR_buffer|Q[3]                        ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|MUX2_1:dataR_Sel|dataR[3]~3                       ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|register:dataR_buffer|Q[4]                        ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|MUX2_1:dataR_Sel|dataR[4]~4                       ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|register:dataR_buffer|Q[5]                        ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|MUX2_1:dataR_Sel|dataR[5]~5                       ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|register:dataR_buffer|Q[6]                        ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|MUX2_1:dataR_Sel|dataR[6]~6                       ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|register:dataR_buffer|Q[7]                        ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|MUX2_1:dataR_Sel|dataR[7]~7                       ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|register:dataR_buffer|Q[8]                        ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|MUX2_1:dataR_Sel|dataR[8]~8                       ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|register:dataR_buffer|Q[9]                        ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|MUX2_1:dataR_Sel|dataR[9]~9                       ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|register:dataR_buffer|Q[10]                       ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|MUX2_1:dataR_Sel|dataR[10]~10                     ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|register:dataR_buffer|Q[11]                       ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|MUX2_1:dataR_Sel|dataR[11]~11                     ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|register:dataR_buffer|Q[12]                       ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|MUX2_1:dataR_Sel|dataR[12]~12                     ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|register:dataR_buffer|Q[13]                       ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|MUX2_1:dataR_Sel|dataR[13]~13                     ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|register:dataR_buffer|Q[14]                       ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|MUX2_1:dataR_Sel|dataR[14]~14                     ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|register:dataR_buffer|Q[15]                       ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|MUX2_1:dataR_Sel|dataR[15]~15                     ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|register:dataR_buffer|Q[16]                       ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|MUX2_1:dataR_Sel|dataR[16]~16                     ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|register:dataR_buffer|Q[17]                       ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|MUX2_1:dataR_Sel|dataR[17]~17                     ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|register:dataR_buffer|Q[18]                       ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|MUX2_1:dataR_Sel|dataR[18]~18                     ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|register:dataR_buffer|Q[19]                       ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|MUX2_1:dataR_Sel|dataR[19]~19                     ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|register:dataR_buffer|Q[20]                       ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|MUX2_1:dataR_Sel|dataR[20]~20                     ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|register:dataR_buffer|Q[21]                       ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|MUX2_1:dataR_Sel|dataR[21]~21                     ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|register:dataR_buffer|Q[22]                       ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|MUX2_1:dataR_Sel|dataR[22]~22                     ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|register:dataR_buffer|Q[23]                       ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|MUX2_1:dataR_Sel|dataR[23]~23                     ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|register:dataR_buffer|Q[24]                       ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|MUX2_1:dataR_Sel|dataR[24]~24                     ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|register:dataR_buffer|Q[25]                       ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|MUX2_1:dataR_Sel|dataR[25]~25                     ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|register:dataR_buffer|Q[26]                       ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|MUX2_1:dataR_Sel|dataR[26]~26                     ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|register:dataR_buffer|Q[27]                       ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|MUX2_1:dataR_Sel|dataR[27]~27                     ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|register:dataR_buffer|Q[28]                       ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|MUX2_1:dataR_Sel|dataR[28]~28                     ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|register:dataR_buffer|Q[29]                       ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|MUX2_1:dataR_Sel|dataR[29]~29                     ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|register:dataR_buffer|Q[30]                       ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|MUX2_1:dataR_Sel|dataR[30]~30                     ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|register:dataR_buffer|Q[31]                       ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|MUX2_1:dataR_Sel|dataR[31]~31                     ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[28].register_inst|Q[3]~15  ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|decoder:decoder5_32|ShiftLeft0~0                  ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[19].register_inst|Q[15]~15 ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|decoder:decoder5_32|ShiftLeft0~1                  ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|MUX2:rd_en|out[4]~0                               ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[24].register_inst|Q[15]~0  ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[23].register_inst|Q[15]~2  ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|decoder:decoder5_32|Equal0~0                      ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[12].register_inst|Q[6]~15  ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|decoder:decoder5_32|en[11]~0                      ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|MUX2:rd_en|out[0]~1                               ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[23].register_inst|Q[15]~3  ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|MUX2:rd_en|out[1]~2                               ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|decoder:decoder5_32|ShiftLeft0~2                  ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[19].register_inst|Q[15]~16 ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[3].register_inst|Q[26]~15  ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[28].register_inst|Q[3]~16  ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[19].register_inst|Q[15]~17 ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[25].register_inst|Q[15]~15 ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[17].register_inst|Q[25]~15 ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[27].register_inst|Q[16]~15 ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[29].register_inst|Q[15]~15 ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[31].register_inst|Q[8]~15  ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[3].register_inst|Q[26]~16  ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[9].register_inst|Q[26]~15  ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[1].register_inst|Q[4]~15   ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[11].register_inst|Q[29]~15 ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[12].register_inst|Q[6]~16  ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[13].register_inst|Q[6]~15  ; 1                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[15].register_inst|Q[16]~15 ; 1                 ; 6       ;
; clk_i                                                                    ;                   ;         ;
; rst_ni                                                                   ;                   ;         ;
;      - Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~0       ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[22].register_inst|Q[16]~0  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[20].register_inst|Q[15]~0  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[30].register_inst|Q[15]~0  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[18].register_inst|Q[15]~0  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[24].register_inst|Q[15]~1  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[16].register_inst|Q[15]~0  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[26].register_inst|Q[20]~0  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[21].register_inst|Q[15]~0  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[6].register_inst|Q[29]~0   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[4].register_inst|Q[27]~0   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[14].register_inst|Q[18]~0  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[2].register_inst|Q[12]~0   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[8].register_inst|Q[5]~0    ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[0].register_inst|Q[26]~1   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[10].register_inst|Q[8]~0   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[7].register_inst|Q[2]~0    ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[5].register_inst|Q[27]~0   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~2       ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~3       ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~4       ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~5       ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~6       ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~7       ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~8       ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~9       ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~10      ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~11      ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~12      ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~13      ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~14      ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~15      ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~16      ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~17      ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~18      ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~19      ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~20      ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~21      ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~22      ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~23      ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~24      ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~25      ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~26      ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~27      ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~28      ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~29      ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~30      ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~31      ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~32      ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[23].register_inst|Q[15]~3  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[28].register_inst|Q[3]~16  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[19].register_inst|Q[15]~17 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[25].register_inst|Q[15]~15 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[17].register_inst|Q[25]~15 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[27].register_inst|Q[16]~15 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[29].register_inst|Q[15]~15 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[31].register_inst|Q[8]~15  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[3].register_inst|Q[26]~16  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[9].register_inst|Q[26]~15  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[1].register_inst|Q[4]~15   ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[11].register_inst|Q[29]~15 ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[12].register_inst|Q[6]~16  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[13].register_inst|Q[6]~15  ; 0                 ; 6       ;
;      - Dmem_Block:DMEM|register:register_loop[15].register_inst|Q[16]~15 ; 0                 ; 6       ;
; dataW[0]                                                                 ;                   ;         ;
;      - Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~0       ; 0                 ; 6       ;
; dataW[1]                                                                 ;                   ;         ;
;      - Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~2       ; 1                 ; 6       ;
; dataW[2]                                                                 ;                   ;         ;
;      - Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~3       ; 0                 ; 6       ;
; dataW[3]                                                                 ;                   ;         ;
;      - Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~4       ; 0                 ; 6       ;
; dataW[4]                                                                 ;                   ;         ;
;      - Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~5       ; 0                 ; 6       ;
; dataW[5]                                                                 ;                   ;         ;
;      - Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~6       ; 1                 ; 6       ;
; dataW[6]                                                                 ;                   ;         ;
;      - Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~7       ; 0                 ; 6       ;
; dataW[7]                                                                 ;                   ;         ;
;      - Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~8       ; 1                 ; 6       ;
; dataW[8]                                                                 ;                   ;         ;
;      - Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~9       ; 0                 ; 6       ;
; dataW[9]                                                                 ;                   ;         ;
;      - Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~10      ; 0                 ; 6       ;
; dataW[10]                                                                ;                   ;         ;
;      - Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~11      ; 0                 ; 6       ;
; dataW[11]                                                                ;                   ;         ;
;      - Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~12      ; 0                 ; 6       ;
; dataW[12]                                                                ;                   ;         ;
;      - Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~13      ; 0                 ; 6       ;
; dataW[13]                                                                ;                   ;         ;
;      - Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~14      ; 0                 ; 6       ;
; dataW[14]                                                                ;                   ;         ;
;      - Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~15      ; 1                 ; 6       ;
; dataW[15]                                                                ;                   ;         ;
;      - Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~16      ; 0                 ; 6       ;
; dataW[16]                                                                ;                   ;         ;
;      - Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~17      ; 0                 ; 6       ;
; dataW[17]                                                                ;                   ;         ;
;      - Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~18      ; 1                 ; 6       ;
; dataW[18]                                                                ;                   ;         ;
; dataW[19]                                                                ;                   ;         ;
; dataW[20]                                                                ;                   ;         ;
;      - Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~21      ; 0                 ; 6       ;
; dataW[21]                                                                ;                   ;         ;
;      - Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~22      ; 0                 ; 6       ;
; dataW[22]                                                                ;                   ;         ;
;      - Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~23      ; 0                 ; 6       ;
; dataW[23]                                                                ;                   ;         ;
;      - Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~24      ; 0                 ; 6       ;
; dataW[24]                                                                ;                   ;         ;
;      - Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~25      ; 0                 ; 6       ;
; dataW[25]                                                                ;                   ;         ;
;      - Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~26      ; 1                 ; 6       ;
; dataW[26]                                                                ;                   ;         ;
;      - Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~27      ; 0                 ; 6       ;
; dataW[27]                                                                ;                   ;         ;
;      - Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~28      ; 1                 ; 6       ;
; dataW[28]                                                                ;                   ;         ;
;      - Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~29      ; 0                 ; 6       ;
; dataW[29]                                                                ;                   ;         ;
;      - Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~30      ; 0                 ; 6       ;
; dataW[30]                                                                ;                   ;         ;
;      - Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~31      ; 1                 ; 6       ;
; dataW[31]                                                                ;                   ;         ;
;      - Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~32      ; 0                 ; 6       ;
+--------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                ;
+-------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                              ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Dmem_Block:DMEM|register:register_loop[0].register_inst|Q[26]~1   ; LCCOMB_X32_Y23_N8  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Dmem_Block:DMEM|register:register_loop[10].register_inst|Q[8]~0   ; LCCOMB_X28_Y26_N0  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Dmem_Block:DMEM|register:register_loop[11].register_inst|Q[29]~15 ; LCCOMB_X30_Y28_N26 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Dmem_Block:DMEM|register:register_loop[12].register_inst|Q[6]~16  ; LCCOMB_X29_Y28_N2  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Dmem_Block:DMEM|register:register_loop[13].register_inst|Q[6]~15  ; LCCOMB_X30_Y28_N14 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Dmem_Block:DMEM|register:register_loop[14].register_inst|Q[18]~0  ; LCCOMB_X28_Y26_N4  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Dmem_Block:DMEM|register:register_loop[15].register_inst|Q[16]~15 ; LCCOMB_X30_Y28_N6  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Dmem_Block:DMEM|register:register_loop[16].register_inst|Q[15]~0  ; LCCOMB_X32_Y23_N0  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Dmem_Block:DMEM|register:register_loop[17].register_inst|Q[25]~15 ; LCCOMB_X34_Y28_N28 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Dmem_Block:DMEM|register:register_loop[18].register_inst|Q[15]~0  ; LCCOMB_X28_Y26_N2  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Dmem_Block:DMEM|register:register_loop[19].register_inst|Q[15]~17 ; LCCOMB_X34_Y28_N16 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Dmem_Block:DMEM|register:register_loop[1].register_inst|Q[4]~15   ; LCCOMB_X34_Y28_N26 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Dmem_Block:DMEM|register:register_loop[20].register_inst|Q[15]~0  ; LCCOMB_X32_Y23_N4  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Dmem_Block:DMEM|register:register_loop[21].register_inst|Q[15]~0  ; LCCOMB_X32_Y23_N20 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Dmem_Block:DMEM|register:register_loop[22].register_inst|Q[16]~0  ; LCCOMB_X28_Y26_N28 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Dmem_Block:DMEM|register:register_loop[23].register_inst|Q[15]~3  ; LCCOMB_X32_Y23_N30 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Dmem_Block:DMEM|register:register_loop[24].register_inst|Q[15]~1  ; LCCOMB_X32_Y23_N14 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Dmem_Block:DMEM|register:register_loop[25].register_inst|Q[15]~15 ; LCCOMB_X34_Y28_N20 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Dmem_Block:DMEM|register:register_loop[26].register_inst|Q[20]~0  ; LCCOMB_X28_Y26_N20 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Dmem_Block:DMEM|register:register_loop[27].register_inst|Q[16]~15 ; LCCOMB_X27_Y24_N20 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Dmem_Block:DMEM|register:register_loop[28].register_inst|Q[3]~16  ; LCCOMB_X34_Y28_N8  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Dmem_Block:DMEM|register:register_loop[29].register_inst|Q[15]~15 ; LCCOMB_X30_Y28_N28 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Dmem_Block:DMEM|register:register_loop[2].register_inst|Q[12]~0   ; LCCOMB_X28_Y26_N26 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Dmem_Block:DMEM|register:register_loop[30].register_inst|Q[15]~0  ; LCCOMB_X28_Y26_N22 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Dmem_Block:DMEM|register:register_loop[31].register_inst|Q[8]~15  ; LCCOMB_X30_Y28_N16 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Dmem_Block:DMEM|register:register_loop[3].register_inst|Q[26]~16  ; LCCOMB_X34_Y28_N18 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Dmem_Block:DMEM|register:register_loop[4].register_inst|Q[27]~0   ; LCCOMB_X32_Y23_N10 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Dmem_Block:DMEM|register:register_loop[5].register_inst|Q[27]~0   ; LCCOMB_X32_Y23_N28 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Dmem_Block:DMEM|register:register_loop[6].register_inst|Q[29]~0   ; LCCOMB_X28_Y26_N18 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Dmem_Block:DMEM|register:register_loop[7].register_inst|Q[2]~0    ; LCCOMB_X32_Y23_N26 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Dmem_Block:DMEM|register:register_loop[8].register_inst|Q[5]~0    ; LCCOMB_X32_Y23_N24 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Dmem_Block:DMEM|register:register_loop[9].register_inst|Q[26]~15  ; LCCOMB_X30_Y28_N30 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; MemRW                                                             ; PIN_B13            ; 94      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; clk_i                                                             ; PIN_M10            ; 1056    ; Clock        ; yes    ; Global Clock         ; GCLK17           ; --                        ;
+-------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                             ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name  ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk_i ; PIN_M10  ; 1056    ; 100                                  ; Global Clock         ; GCLK17           ; --                        ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                             ;
+-------------------------------------------------------------------+---------+
; Name                                                              ; Fan-Out ;
+-------------------------------------------------------------------+---------+
; addr[1]~input                                                     ; 262     ;
; addr[3]~input                                                     ; 261     ;
; addr[2]~input                                                     ; 258     ;
; addr[0]~input                                                     ; 251     ;
; MemRW~input                                                       ; 94      ;
; rst_ni~input                                                      ; 64      ;
; addr[4]~input                                                     ; 48      ;
; Dmem_Block:DMEM|register:register_loop[15].register_inst|Q[16]~15 ; 32      ;
; Dmem_Block:DMEM|register:register_loop[13].register_inst|Q[6]~15  ; 32      ;
; Dmem_Block:DMEM|register:register_loop[12].register_inst|Q[6]~16  ; 32      ;
; Dmem_Block:DMEM|register:register_loop[11].register_inst|Q[29]~15 ; 32      ;
; Dmem_Block:DMEM|register:register_loop[1].register_inst|Q[4]~15   ; 32      ;
; Dmem_Block:DMEM|register:register_loop[9].register_inst|Q[26]~15  ; 32      ;
; Dmem_Block:DMEM|register:register_loop[3].register_inst|Q[26]~16  ; 32      ;
; Dmem_Block:DMEM|register:register_loop[31].register_inst|Q[8]~15  ; 32      ;
; Dmem_Block:DMEM|register:register_loop[29].register_inst|Q[15]~15 ; 32      ;
; Dmem_Block:DMEM|register:register_loop[27].register_inst|Q[16]~15 ; 32      ;
; Dmem_Block:DMEM|register:register_loop[17].register_inst|Q[25]~15 ; 32      ;
; Dmem_Block:DMEM|register:register_loop[25].register_inst|Q[15]~15 ; 32      ;
; Dmem_Block:DMEM|register:register_loop[19].register_inst|Q[15]~17 ; 32      ;
; Dmem_Block:DMEM|register:register_loop[28].register_inst|Q[3]~16  ; 32      ;
; Dmem_Block:DMEM|register:register_loop[23].register_inst|Q[15]~3  ; 32      ;
; Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~32      ; 32      ;
; Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~31      ; 32      ;
; Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~30      ; 32      ;
; Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~29      ; 32      ;
; Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~28      ; 32      ;
; Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~27      ; 32      ;
; Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~26      ; 32      ;
; Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~25      ; 32      ;
; Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~24      ; 32      ;
; Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~23      ; 32      ;
; Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~22      ; 32      ;
; Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~21      ; 32      ;
; Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~20      ; 32      ;
; Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~19      ; 32      ;
; Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~18      ; 32      ;
; Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~17      ; 32      ;
; Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~16      ; 32      ;
; Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~15      ; 32      ;
; Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~14      ; 32      ;
; Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~13      ; 32      ;
; Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~12      ; 32      ;
; Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~11      ; 32      ;
; Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~10      ; 32      ;
; Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~9       ; 32      ;
; Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~8       ; 32      ;
; Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~7       ; 32      ;
; Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~6       ; 32      ;
; Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~5       ; 32      ;
; Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~4       ; 32      ;
; Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~3       ; 32      ;
; Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~2       ; 32      ;
; Dmem_Block:DMEM|register:register_loop[5].register_inst|Q[27]~0   ; 32      ;
; Dmem_Block:DMEM|register:register_loop[7].register_inst|Q[2]~0    ; 32      ;
; Dmem_Block:DMEM|register:register_loop[10].register_inst|Q[8]~0   ; 32      ;
; Dmem_Block:DMEM|register:register_loop[0].register_inst|Q[26]~1   ; 32      ;
; Dmem_Block:DMEM|register:register_loop[8].register_inst|Q[5]~0    ; 32      ;
; Dmem_Block:DMEM|register:register_loop[2].register_inst|Q[12]~0   ; 32      ;
; Dmem_Block:DMEM|register:register_loop[14].register_inst|Q[18]~0  ; 32      ;
; Dmem_Block:DMEM|register:register_loop[4].register_inst|Q[27]~0   ; 32      ;
; Dmem_Block:DMEM|register:register_loop[6].register_inst|Q[29]~0   ; 32      ;
; Dmem_Block:DMEM|register:register_loop[21].register_inst|Q[15]~0  ; 32      ;
; Dmem_Block:DMEM|register:register_loop[26].register_inst|Q[20]~0  ; 32      ;
; Dmem_Block:DMEM|register:register_loop[16].register_inst|Q[15]~0  ; 32      ;
; Dmem_Block:DMEM|register:register_loop[24].register_inst|Q[15]~1  ; 32      ;
; Dmem_Block:DMEM|register:register_loop[18].register_inst|Q[15]~0  ; 32      ;
; Dmem_Block:DMEM|register:register_loop[30].register_inst|Q[15]~0  ; 32      ;
; Dmem_Block:DMEM|register:register_loop[20].register_inst|Q[15]~0  ; 32      ;
; Dmem_Block:DMEM|register:register_loop[22].register_inst|Q[16]~0  ; 32      ;
; Dmem_Block:DMEM|register:register_loop[0].register_inst|Q~0       ; 32      ;
; Dmem_Block:DMEM|decoder:decoder5_32|ShiftLeft0~0                  ; 7       ;
; Dmem_Block:DMEM|register:register_loop[12].register_inst|Q[6]~15  ; 5       ;
; Dmem_Block:DMEM|register:register_loop[28].register_inst|Q[3]~15  ; 5       ;
; Dmem_Block:DMEM|MUX2:rd_en|out[1]~2                               ; 4       ;
; Dmem_Block:DMEM|decoder:decoder5_32|Equal0~0                      ; 4       ;
; Dmem_Block:DMEM|register:register_loop[24].register_inst|Q[15]~0  ; 3       ;
; Dmem_Block:DMEM|register:register_loop[13].register_inst|Q[6]~3   ; 2       ;
; Dmem_Block:DMEM|register:register_loop[9].register_inst|Q[26]~3   ; 2       ;
; Dmem_Block:DMEM|register:register_loop[3].register_inst|Q[26]~3   ; 2       ;
; Dmem_Block:DMEM|register:register_loop[29].register_inst|Q[15]~3  ; 2       ;
; Dmem_Block:DMEM|register:register_loop[25].register_inst|Q[15]~3  ; 2       ;
; Dmem_Block:DMEM|register:register_loop[19].register_inst|Q[15]~3  ; 2       ;
; Dmem_Block:DMEM|decoder:decoder5_32|ShiftLeft0~2                  ; 2       ;
; Dmem_Block:DMEM|decoder:decoder5_32|en[11]~0                      ; 2       ;
; Dmem_Block:DMEM|register:register_loop[23].register_inst|Q[15]~2  ; 2       ;
; Dmem_Block:DMEM|MUX2:rd_en|out[4]~0                               ; 2       ;
; Dmem_Block:DMEM|decoder:decoder5_32|ShiftLeft0~1                  ; 2       ;
; Dmem_Block:DMEM|register:register_loop[19].register_inst|Q[15]~15 ; 2       ;
; Dmem_Block:DMEM|MUX:muxA|Mux0~20                                  ; 2       ;
; Dmem_Block:DMEM|MUX:muxA|Mux1~20                                  ; 2       ;
; Dmem_Block:DMEM|MUX:muxA|Mux2~20                                  ; 2       ;
; Dmem_Block:DMEM|MUX:muxA|Mux3~20                                  ; 2       ;
; Dmem_Block:DMEM|MUX:muxA|Mux4~20                                  ; 2       ;
; Dmem_Block:DMEM|MUX:muxA|Mux5~20                                  ; 2       ;
; Dmem_Block:DMEM|MUX:muxA|Mux6~20                                  ; 2       ;
; Dmem_Block:DMEM|MUX:muxA|Mux7~20                                  ; 2       ;
; Dmem_Block:DMEM|MUX:muxA|Mux8~20                                  ; 2       ;
; Dmem_Block:DMEM|MUX:muxA|Mux9~20                                  ; 2       ;
; Dmem_Block:DMEM|MUX:muxA|Mux10~20                                 ; 2       ;
; Dmem_Block:DMEM|MUX:muxA|Mux11~20                                 ; 2       ;
; Dmem_Block:DMEM|MUX:muxA|Mux12~20                                 ; 2       ;
; Dmem_Block:DMEM|MUX:muxA|Mux13~20                                 ; 2       ;
; Dmem_Block:DMEM|MUX:muxA|Mux14~20                                 ; 2       ;
; Dmem_Block:DMEM|MUX:muxA|Mux15~20                                 ; 2       ;
; Dmem_Block:DMEM|MUX:muxA|Mux16~20                                 ; 2       ;
; Dmem_Block:DMEM|MUX:muxA|Mux17~20                                 ; 2       ;
; Dmem_Block:DMEM|MUX:muxA|Mux18~20                                 ; 2       ;
; Dmem_Block:DMEM|MUX:muxA|Mux19~20                                 ; 2       ;
; Dmem_Block:DMEM|MUX:muxA|Mux20~20                                 ; 2       ;
; Dmem_Block:DMEM|MUX:muxA|Mux21~20                                 ; 2       ;
; Dmem_Block:DMEM|MUX:muxA|Mux22~20                                 ; 2       ;
; Dmem_Block:DMEM|MUX:muxA|Mux23~20                                 ; 2       ;
; Dmem_Block:DMEM|MUX:muxA|Mux24~20                                 ; 2       ;
; Dmem_Block:DMEM|MUX:muxA|Mux25~20                                 ; 2       ;
; Dmem_Block:DMEM|MUX:muxA|Mux26~20                                 ; 2       ;
; Dmem_Block:DMEM|MUX:muxA|Mux27~20                                 ; 2       ;
; Dmem_Block:DMEM|MUX:muxA|Mux28~20                                 ; 2       ;
; Dmem_Block:DMEM|MUX:muxA|Mux29~20                                 ; 2       ;
; Dmem_Block:DMEM|MUX:muxA|Mux30~20                                 ; 2       ;
; Dmem_Block:DMEM|MUX:muxA|Mux31~20                                 ; 2       ;
; dataW[31]~input                                                   ; 1       ;
; dataW[30]~input                                                   ; 1       ;
; dataW[29]~input                                                   ; 1       ;
; dataW[28]~input                                                   ; 1       ;
; dataW[27]~input                                                   ; 1       ;
; dataW[26]~input                                                   ; 1       ;
; dataW[25]~input                                                   ; 1       ;
; dataW[24]~input                                                   ; 1       ;
; dataW[23]~input                                                   ; 1       ;
; dataW[22]~input                                                   ; 1       ;
; dataW[21]~input                                                   ; 1       ;
; dataW[20]~input                                                   ; 1       ;
; dataW[19]~input                                                   ; 1       ;
; dataW[18]~input                                                   ; 1       ;
; dataW[17]~input                                                   ; 1       ;
; dataW[16]~input                                                   ; 1       ;
; dataW[15]~input                                                   ; 1       ;
; dataW[14]~input                                                   ; 1       ;
; dataW[13]~input                                                   ; 1       ;
; dataW[12]~input                                                   ; 1       ;
; dataW[11]~input                                                   ; 1       ;
; dataW[10]~input                                                   ; 1       ;
; dataW[9]~input                                                    ; 1       ;
; dataW[8]~input                                                    ; 1       ;
; dataW[7]~input                                                    ; 1       ;
; dataW[6]~input                                                    ; 1       ;
; dataW[5]~input                                                    ; 1       ;
; dataW[4]~input                                                    ; 1       ;
; dataW[3]~input                                                    ; 1       ;
; dataW[2]~input                                                    ; 1       ;
; dataW[1]~input                                                    ; 1       ;
; dataW[0]~input                                                    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[12].register_inst|Q[6]~3   ; 1       ;
; Dmem_Block:DMEM|register:register_loop[28].register_inst|Q[3]~3   ; 1       ;
; Dmem_Block:DMEM|register:register_loop[3].register_inst|Q[26]~15  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[19].register_inst|Q[15]~16 ; 1       ;
; Dmem_Block:DMEM|MUX2:rd_en|out[0]~1                               ; 1       ;
; Dmem_Block:DMEM|MUX2_1:dataR_Sel|dataR[31]~31                     ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux0~19                                  ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux0~18                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[15].register_inst|Q[31]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux0~17                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[12].register_inst|Q[31]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[14].register_inst|Q[31]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[13].register_inst|Q[31]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux0~16                                  ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux0~15                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[3].register_inst|Q[31]     ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux0~14                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[0].register_inst|Q[31]     ; 1       ;
; Dmem_Block:DMEM|register:register_loop[1].register_inst|Q[31]     ; 1       ;
; Dmem_Block:DMEM|register:register_loop[2].register_inst|Q[31]     ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux0~13                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[7].register_inst|Q[31]     ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux0~12                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[4].register_inst|Q[31]     ; 1       ;
; Dmem_Block:DMEM|register:register_loop[6].register_inst|Q[31]     ; 1       ;
; Dmem_Block:DMEM|register:register_loop[5].register_inst|Q[31]     ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux0~11                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[11].register_inst|Q[31]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux0~10                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[8].register_inst|Q[31]     ; 1       ;
; Dmem_Block:DMEM|register:register_loop[9].register_inst|Q[31]     ; 1       ;
; Dmem_Block:DMEM|register:register_loop[10].register_inst|Q[31]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux0~9                                   ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux0~8                                   ; 1       ;
; Dmem_Block:DMEM|register:register_loop[31].register_inst|Q[31]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux0~7                                   ; 1       ;
; Dmem_Block:DMEM|register:register_loop[19].register_inst|Q[31]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[23].register_inst|Q[31]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[27].register_inst|Q[31]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux0~6                                   ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux0~5                                   ; 1       ;
; Dmem_Block:DMEM|register:register_loop[28].register_inst|Q[31]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux0~4                                   ; 1       ;
; Dmem_Block:DMEM|register:register_loop[16].register_inst|Q[31]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[24].register_inst|Q[31]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[20].register_inst|Q[31]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux0~3                                   ; 1       ;
; Dmem_Block:DMEM|register:register_loop[29].register_inst|Q[31]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux0~2                                   ; 1       ;
; Dmem_Block:DMEM|register:register_loop[17].register_inst|Q[31]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[25].register_inst|Q[31]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[21].register_inst|Q[31]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux0~1                                   ; 1       ;
; Dmem_Block:DMEM|register:register_loop[30].register_inst|Q[31]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux0~0                                   ; 1       ;
; Dmem_Block:DMEM|register:register_loop[18].register_inst|Q[31]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[22].register_inst|Q[31]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[26].register_inst|Q[31]    ; 1       ;
; Dmem_Block:DMEM|register:dataR_buffer|Q[31]                       ; 1       ;
; Dmem_Block:DMEM|MUX2_1:dataR_Sel|dataR[30]~30                     ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux1~19                                  ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux1~18                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[15].register_inst|Q[30]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux1~17                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[12].register_inst|Q[30]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[13].register_inst|Q[30]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[14].register_inst|Q[30]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux1~16                                  ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux1~15                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[3].register_inst|Q[30]     ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux1~14                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[0].register_inst|Q[30]     ; 1       ;
; Dmem_Block:DMEM|register:register_loop[2].register_inst|Q[30]     ; 1       ;
; Dmem_Block:DMEM|register:register_loop[1].register_inst|Q[30]     ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux1~13                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[11].register_inst|Q[30]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux1~12                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[8].register_inst|Q[30]     ; 1       ;
; Dmem_Block:DMEM|register:register_loop[10].register_inst|Q[30]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[9].register_inst|Q[30]     ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux1~11                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[7].register_inst|Q[30]     ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux1~10                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[4].register_inst|Q[30]     ; 1       ;
; Dmem_Block:DMEM|register:register_loop[5].register_inst|Q[30]     ; 1       ;
; Dmem_Block:DMEM|register:register_loop[6].register_inst|Q[30]     ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux1~9                                   ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux1~8                                   ; 1       ;
; Dmem_Block:DMEM|register:register_loop[31].register_inst|Q[30]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux1~7                                   ; 1       ;
; Dmem_Block:DMEM|register:register_loop[19].register_inst|Q[30]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[27].register_inst|Q[30]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[23].register_inst|Q[30]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux1~6                                   ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux1~5                                   ; 1       ;
; Dmem_Block:DMEM|register:register_loop[28].register_inst|Q[30]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux1~4                                   ; 1       ;
; Dmem_Block:DMEM|register:register_loop[16].register_inst|Q[30]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[20].register_inst|Q[30]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[24].register_inst|Q[30]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux1~3                                   ; 1       ;
; Dmem_Block:DMEM|register:register_loop[30].register_inst|Q[30]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux1~2                                   ; 1       ;
; Dmem_Block:DMEM|register:register_loop[18].register_inst|Q[30]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[26].register_inst|Q[30]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[22].register_inst|Q[30]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux1~1                                   ; 1       ;
; Dmem_Block:DMEM|register:register_loop[29].register_inst|Q[30]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux1~0                                   ; 1       ;
; Dmem_Block:DMEM|register:register_loop[17].register_inst|Q[30]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[21].register_inst|Q[30]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[25].register_inst|Q[30]    ; 1       ;
; Dmem_Block:DMEM|register:dataR_buffer|Q[30]                       ; 1       ;
; Dmem_Block:DMEM|MUX2_1:dataR_Sel|dataR[29]~29                     ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux2~19                                  ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux2~18                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[15].register_inst|Q[29]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux2~17                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[12].register_inst|Q[29]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[14].register_inst|Q[29]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[13].register_inst|Q[29]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux2~16                                  ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux2~15                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[3].register_inst|Q[29]     ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux2~14                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[0].register_inst|Q[29]     ; 1       ;
; Dmem_Block:DMEM|register:register_loop[1].register_inst|Q[29]     ; 1       ;
; Dmem_Block:DMEM|register:register_loop[2].register_inst|Q[29]     ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux2~13                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[7].register_inst|Q[29]     ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux2~12                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[4].register_inst|Q[29]     ; 1       ;
; Dmem_Block:DMEM|register:register_loop[6].register_inst|Q[29]     ; 1       ;
; Dmem_Block:DMEM|register:register_loop[5].register_inst|Q[29]     ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux2~11                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[11].register_inst|Q[29]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux2~10                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[8].register_inst|Q[29]     ; 1       ;
; Dmem_Block:DMEM|register:register_loop[9].register_inst|Q[29]     ; 1       ;
; Dmem_Block:DMEM|register:register_loop[10].register_inst|Q[29]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux2~9                                   ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux2~8                                   ; 1       ;
; Dmem_Block:DMEM|register:register_loop[31].register_inst|Q[29]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux2~7                                   ; 1       ;
; Dmem_Block:DMEM|register:register_loop[19].register_inst|Q[29]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[23].register_inst|Q[29]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[27].register_inst|Q[29]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux2~6                                   ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux2~5                                   ; 1       ;
; Dmem_Block:DMEM|register:register_loop[28].register_inst|Q[29]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux2~4                                   ; 1       ;
; Dmem_Block:DMEM|register:register_loop[16].register_inst|Q[29]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[24].register_inst|Q[29]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[20].register_inst|Q[29]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux2~3                                   ; 1       ;
; Dmem_Block:DMEM|register:register_loop[29].register_inst|Q[29]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux2~2                                   ; 1       ;
; Dmem_Block:DMEM|register:register_loop[17].register_inst|Q[29]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[25].register_inst|Q[29]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[21].register_inst|Q[29]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux2~1                                   ; 1       ;
; Dmem_Block:DMEM|register:register_loop[30].register_inst|Q[29]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux2~0                                   ; 1       ;
; Dmem_Block:DMEM|register:register_loop[18].register_inst|Q[29]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[22].register_inst|Q[29]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[26].register_inst|Q[29]    ; 1       ;
; Dmem_Block:DMEM|register:dataR_buffer|Q[29]                       ; 1       ;
; Dmem_Block:DMEM|MUX2_1:dataR_Sel|dataR[28]~28                     ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux3~19                                  ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux3~18                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[15].register_inst|Q[28]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux3~17                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[12].register_inst|Q[28]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[13].register_inst|Q[28]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[14].register_inst|Q[28]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux3~16                                  ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux3~15                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[3].register_inst|Q[28]     ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux3~14                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[0].register_inst|Q[28]     ; 1       ;
; Dmem_Block:DMEM|register:register_loop[2].register_inst|Q[28]     ; 1       ;
; Dmem_Block:DMEM|register:register_loop[1].register_inst|Q[28]     ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux3~13                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[11].register_inst|Q[28]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux3~12                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[8].register_inst|Q[28]     ; 1       ;
; Dmem_Block:DMEM|register:register_loop[10].register_inst|Q[28]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[9].register_inst|Q[28]     ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux3~11                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[7].register_inst|Q[28]     ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux3~10                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[4].register_inst|Q[28]     ; 1       ;
; Dmem_Block:DMEM|register:register_loop[5].register_inst|Q[28]     ; 1       ;
; Dmem_Block:DMEM|register:register_loop[6].register_inst|Q[28]     ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux3~9                                   ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux3~8                                   ; 1       ;
; Dmem_Block:DMEM|register:register_loop[31].register_inst|Q[28]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux3~7                                   ; 1       ;
; Dmem_Block:DMEM|register:register_loop[19].register_inst|Q[28]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[27].register_inst|Q[28]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[23].register_inst|Q[28]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux3~6                                   ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux3~5                                   ; 1       ;
; Dmem_Block:DMEM|register:register_loop[28].register_inst|Q[28]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux3~4                                   ; 1       ;
; Dmem_Block:DMEM|register:register_loop[16].register_inst|Q[28]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[20].register_inst|Q[28]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[24].register_inst|Q[28]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux3~3                                   ; 1       ;
; Dmem_Block:DMEM|register:register_loop[30].register_inst|Q[28]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux3~2                                   ; 1       ;
; Dmem_Block:DMEM|register:register_loop[18].register_inst|Q[28]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[26].register_inst|Q[28]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[22].register_inst|Q[28]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux3~1                                   ; 1       ;
; Dmem_Block:DMEM|register:register_loop[29].register_inst|Q[28]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux3~0                                   ; 1       ;
; Dmem_Block:DMEM|register:register_loop[17].register_inst|Q[28]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[21].register_inst|Q[28]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[25].register_inst|Q[28]    ; 1       ;
; Dmem_Block:DMEM|register:dataR_buffer|Q[28]                       ; 1       ;
; Dmem_Block:DMEM|MUX2_1:dataR_Sel|dataR[27]~27                     ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux4~19                                  ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux4~18                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[15].register_inst|Q[27]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux4~17                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[12].register_inst|Q[27]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[14].register_inst|Q[27]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[13].register_inst|Q[27]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux4~16                                  ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux4~15                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[3].register_inst|Q[27]     ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux4~14                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[0].register_inst|Q[27]     ; 1       ;
; Dmem_Block:DMEM|register:register_loop[1].register_inst|Q[27]     ; 1       ;
; Dmem_Block:DMEM|register:register_loop[2].register_inst|Q[27]     ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux4~13                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[7].register_inst|Q[27]     ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux4~12                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[4].register_inst|Q[27]     ; 1       ;
; Dmem_Block:DMEM|register:register_loop[6].register_inst|Q[27]     ; 1       ;
; Dmem_Block:DMEM|register:register_loop[5].register_inst|Q[27]     ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux4~11                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[11].register_inst|Q[27]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux4~10                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[8].register_inst|Q[27]     ; 1       ;
; Dmem_Block:DMEM|register:register_loop[9].register_inst|Q[27]     ; 1       ;
; Dmem_Block:DMEM|register:register_loop[10].register_inst|Q[27]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux4~9                                   ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux4~8                                   ; 1       ;
; Dmem_Block:DMEM|register:register_loop[31].register_inst|Q[27]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux4~7                                   ; 1       ;
; Dmem_Block:DMEM|register:register_loop[19].register_inst|Q[27]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[23].register_inst|Q[27]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[27].register_inst|Q[27]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux4~6                                   ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux4~5                                   ; 1       ;
; Dmem_Block:DMEM|register:register_loop[28].register_inst|Q[27]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux4~4                                   ; 1       ;
; Dmem_Block:DMEM|register:register_loop[16].register_inst|Q[27]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[24].register_inst|Q[27]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[20].register_inst|Q[27]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux4~3                                   ; 1       ;
; Dmem_Block:DMEM|register:register_loop[29].register_inst|Q[27]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux4~2                                   ; 1       ;
; Dmem_Block:DMEM|register:register_loop[17].register_inst|Q[27]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[25].register_inst|Q[27]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[21].register_inst|Q[27]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux4~1                                   ; 1       ;
; Dmem_Block:DMEM|register:register_loop[30].register_inst|Q[27]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux4~0                                   ; 1       ;
; Dmem_Block:DMEM|register:register_loop[18].register_inst|Q[27]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[22].register_inst|Q[27]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[26].register_inst|Q[27]    ; 1       ;
; Dmem_Block:DMEM|register:dataR_buffer|Q[27]                       ; 1       ;
; Dmem_Block:DMEM|MUX2_1:dataR_Sel|dataR[26]~26                     ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux5~19                                  ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux5~18                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[15].register_inst|Q[26]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux5~17                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[12].register_inst|Q[26]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[13].register_inst|Q[26]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[14].register_inst|Q[26]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux5~16                                  ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux5~15                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[3].register_inst|Q[26]     ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux5~14                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[0].register_inst|Q[26]     ; 1       ;
; Dmem_Block:DMEM|register:register_loop[2].register_inst|Q[26]     ; 1       ;
; Dmem_Block:DMEM|register:register_loop[1].register_inst|Q[26]     ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux5~13                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[11].register_inst|Q[26]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux5~12                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[8].register_inst|Q[26]     ; 1       ;
; Dmem_Block:DMEM|register:register_loop[10].register_inst|Q[26]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[9].register_inst|Q[26]     ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux5~11                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[7].register_inst|Q[26]     ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux5~10                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[4].register_inst|Q[26]     ; 1       ;
; Dmem_Block:DMEM|register:register_loop[5].register_inst|Q[26]     ; 1       ;
; Dmem_Block:DMEM|register:register_loop[6].register_inst|Q[26]     ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux5~9                                   ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux5~8                                   ; 1       ;
; Dmem_Block:DMEM|register:register_loop[31].register_inst|Q[26]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux5~7                                   ; 1       ;
; Dmem_Block:DMEM|register:register_loop[19].register_inst|Q[26]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[27].register_inst|Q[26]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[23].register_inst|Q[26]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux5~6                                   ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux5~5                                   ; 1       ;
; Dmem_Block:DMEM|register:register_loop[28].register_inst|Q[26]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux5~4                                   ; 1       ;
; Dmem_Block:DMEM|register:register_loop[16].register_inst|Q[26]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[20].register_inst|Q[26]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[24].register_inst|Q[26]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux5~3                                   ; 1       ;
; Dmem_Block:DMEM|register:register_loop[30].register_inst|Q[26]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux5~2                                   ; 1       ;
; Dmem_Block:DMEM|register:register_loop[18].register_inst|Q[26]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[26].register_inst|Q[26]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[22].register_inst|Q[26]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux5~1                                   ; 1       ;
; Dmem_Block:DMEM|register:register_loop[29].register_inst|Q[26]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux5~0                                   ; 1       ;
; Dmem_Block:DMEM|register:register_loop[17].register_inst|Q[26]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[21].register_inst|Q[26]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[25].register_inst|Q[26]    ; 1       ;
; Dmem_Block:DMEM|register:dataR_buffer|Q[26]                       ; 1       ;
; Dmem_Block:DMEM|MUX2_1:dataR_Sel|dataR[25]~25                     ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux6~19                                  ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux6~18                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[15].register_inst|Q[25]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux6~17                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[12].register_inst|Q[25]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[14].register_inst|Q[25]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[13].register_inst|Q[25]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux6~16                                  ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux6~15                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[3].register_inst|Q[25]     ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux6~14                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[0].register_inst|Q[25]     ; 1       ;
; Dmem_Block:DMEM|register:register_loop[1].register_inst|Q[25]     ; 1       ;
; Dmem_Block:DMEM|register:register_loop[2].register_inst|Q[25]     ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux6~13                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[7].register_inst|Q[25]     ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux6~12                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[4].register_inst|Q[25]     ; 1       ;
; Dmem_Block:DMEM|register:register_loop[6].register_inst|Q[25]     ; 1       ;
; Dmem_Block:DMEM|register:register_loop[5].register_inst|Q[25]     ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux6~11                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[11].register_inst|Q[25]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux6~10                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[8].register_inst|Q[25]     ; 1       ;
; Dmem_Block:DMEM|register:register_loop[9].register_inst|Q[25]     ; 1       ;
; Dmem_Block:DMEM|register:register_loop[10].register_inst|Q[25]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux6~9                                   ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux6~8                                   ; 1       ;
; Dmem_Block:DMEM|register:register_loop[31].register_inst|Q[25]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux6~7                                   ; 1       ;
; Dmem_Block:DMEM|register:register_loop[19].register_inst|Q[25]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[23].register_inst|Q[25]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[27].register_inst|Q[25]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux6~6                                   ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux6~5                                   ; 1       ;
; Dmem_Block:DMEM|register:register_loop[28].register_inst|Q[25]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux6~4                                   ; 1       ;
; Dmem_Block:DMEM|register:register_loop[16].register_inst|Q[25]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[24].register_inst|Q[25]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[20].register_inst|Q[25]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux6~3                                   ; 1       ;
; Dmem_Block:DMEM|register:register_loop[29].register_inst|Q[25]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux6~2                                   ; 1       ;
; Dmem_Block:DMEM|register:register_loop[17].register_inst|Q[25]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[25].register_inst|Q[25]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[21].register_inst|Q[25]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux6~1                                   ; 1       ;
; Dmem_Block:DMEM|register:register_loop[30].register_inst|Q[25]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux6~0                                   ; 1       ;
; Dmem_Block:DMEM|register:register_loop[18].register_inst|Q[25]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[22].register_inst|Q[25]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[26].register_inst|Q[25]    ; 1       ;
; Dmem_Block:DMEM|register:dataR_buffer|Q[25]                       ; 1       ;
; Dmem_Block:DMEM|MUX2_1:dataR_Sel|dataR[24]~24                     ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux7~19                                  ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux7~18                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[15].register_inst|Q[24]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux7~17                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[12].register_inst|Q[24]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[13].register_inst|Q[24]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[14].register_inst|Q[24]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux7~16                                  ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux7~15                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[3].register_inst|Q[24]     ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux7~14                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[0].register_inst|Q[24]     ; 1       ;
; Dmem_Block:DMEM|register:register_loop[2].register_inst|Q[24]     ; 1       ;
; Dmem_Block:DMEM|register:register_loop[1].register_inst|Q[24]     ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux7~13                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[11].register_inst|Q[24]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux7~12                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[8].register_inst|Q[24]     ; 1       ;
; Dmem_Block:DMEM|register:register_loop[10].register_inst|Q[24]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[9].register_inst|Q[24]     ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux7~11                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[7].register_inst|Q[24]     ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux7~10                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[4].register_inst|Q[24]     ; 1       ;
; Dmem_Block:DMEM|register:register_loop[5].register_inst|Q[24]     ; 1       ;
; Dmem_Block:DMEM|register:register_loop[6].register_inst|Q[24]     ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux7~9                                   ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux7~8                                   ; 1       ;
; Dmem_Block:DMEM|register:register_loop[31].register_inst|Q[24]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux7~7                                   ; 1       ;
; Dmem_Block:DMEM|register:register_loop[19].register_inst|Q[24]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[27].register_inst|Q[24]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[23].register_inst|Q[24]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux7~6                                   ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux7~5                                   ; 1       ;
; Dmem_Block:DMEM|register:register_loop[28].register_inst|Q[24]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux7~4                                   ; 1       ;
; Dmem_Block:DMEM|register:register_loop[16].register_inst|Q[24]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[20].register_inst|Q[24]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[24].register_inst|Q[24]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux7~3                                   ; 1       ;
; Dmem_Block:DMEM|register:register_loop[30].register_inst|Q[24]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux7~2                                   ; 1       ;
; Dmem_Block:DMEM|register:register_loop[18].register_inst|Q[24]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[26].register_inst|Q[24]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[22].register_inst|Q[24]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux7~1                                   ; 1       ;
; Dmem_Block:DMEM|register:register_loop[29].register_inst|Q[24]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux7~0                                   ; 1       ;
; Dmem_Block:DMEM|register:register_loop[17].register_inst|Q[24]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[21].register_inst|Q[24]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[25].register_inst|Q[24]    ; 1       ;
; Dmem_Block:DMEM|register:dataR_buffer|Q[24]                       ; 1       ;
; Dmem_Block:DMEM|MUX2_1:dataR_Sel|dataR[23]~23                     ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux8~19                                  ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux8~18                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[15].register_inst|Q[23]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux8~17                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[12].register_inst|Q[23]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[14].register_inst|Q[23]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[13].register_inst|Q[23]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux8~16                                  ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux8~15                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[3].register_inst|Q[23]     ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux8~14                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[0].register_inst|Q[23]     ; 1       ;
; Dmem_Block:DMEM|register:register_loop[1].register_inst|Q[23]     ; 1       ;
; Dmem_Block:DMEM|register:register_loop[2].register_inst|Q[23]     ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux8~13                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[7].register_inst|Q[23]     ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux8~12                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[4].register_inst|Q[23]     ; 1       ;
; Dmem_Block:DMEM|register:register_loop[6].register_inst|Q[23]     ; 1       ;
; Dmem_Block:DMEM|register:register_loop[5].register_inst|Q[23]     ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux8~11                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[11].register_inst|Q[23]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux8~10                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[8].register_inst|Q[23]     ; 1       ;
; Dmem_Block:DMEM|register:register_loop[9].register_inst|Q[23]     ; 1       ;
; Dmem_Block:DMEM|register:register_loop[10].register_inst|Q[23]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux8~9                                   ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux8~8                                   ; 1       ;
; Dmem_Block:DMEM|register:register_loop[31].register_inst|Q[23]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux8~7                                   ; 1       ;
; Dmem_Block:DMEM|register:register_loop[19].register_inst|Q[23]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[23].register_inst|Q[23]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[27].register_inst|Q[23]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux8~6                                   ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux8~5                                   ; 1       ;
; Dmem_Block:DMEM|register:register_loop[28].register_inst|Q[23]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux8~4                                   ; 1       ;
; Dmem_Block:DMEM|register:register_loop[16].register_inst|Q[23]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[24].register_inst|Q[23]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[20].register_inst|Q[23]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux8~3                                   ; 1       ;
; Dmem_Block:DMEM|register:register_loop[29].register_inst|Q[23]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux8~2                                   ; 1       ;
; Dmem_Block:DMEM|register:register_loop[17].register_inst|Q[23]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[25].register_inst|Q[23]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[21].register_inst|Q[23]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux8~1                                   ; 1       ;
; Dmem_Block:DMEM|register:register_loop[30].register_inst|Q[23]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux8~0                                   ; 1       ;
; Dmem_Block:DMEM|register:register_loop[18].register_inst|Q[23]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[22].register_inst|Q[23]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[26].register_inst|Q[23]    ; 1       ;
; Dmem_Block:DMEM|register:dataR_buffer|Q[23]                       ; 1       ;
; Dmem_Block:DMEM|MUX2_1:dataR_Sel|dataR[22]~22                     ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux9~19                                  ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux9~18                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[15].register_inst|Q[22]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux9~17                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[12].register_inst|Q[22]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[13].register_inst|Q[22]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[14].register_inst|Q[22]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux9~16                                  ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux9~15                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[3].register_inst|Q[22]     ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux9~14                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[0].register_inst|Q[22]     ; 1       ;
; Dmem_Block:DMEM|register:register_loop[2].register_inst|Q[22]     ; 1       ;
; Dmem_Block:DMEM|register:register_loop[1].register_inst|Q[22]     ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux9~13                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[11].register_inst|Q[22]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux9~12                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[8].register_inst|Q[22]     ; 1       ;
; Dmem_Block:DMEM|register:register_loop[10].register_inst|Q[22]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[9].register_inst|Q[22]     ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux9~11                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[7].register_inst|Q[22]     ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux9~10                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[4].register_inst|Q[22]     ; 1       ;
; Dmem_Block:DMEM|register:register_loop[5].register_inst|Q[22]     ; 1       ;
; Dmem_Block:DMEM|register:register_loop[6].register_inst|Q[22]     ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux9~9                                   ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux9~8                                   ; 1       ;
; Dmem_Block:DMEM|register:register_loop[31].register_inst|Q[22]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux9~7                                   ; 1       ;
; Dmem_Block:DMEM|register:register_loop[19].register_inst|Q[22]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[27].register_inst|Q[22]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[23].register_inst|Q[22]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux9~6                                   ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux9~5                                   ; 1       ;
; Dmem_Block:DMEM|register:register_loop[28].register_inst|Q[22]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux9~4                                   ; 1       ;
; Dmem_Block:DMEM|register:register_loop[16].register_inst|Q[22]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[20].register_inst|Q[22]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[24].register_inst|Q[22]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux9~3                                   ; 1       ;
; Dmem_Block:DMEM|register:register_loop[30].register_inst|Q[22]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux9~2                                   ; 1       ;
; Dmem_Block:DMEM|register:register_loop[18].register_inst|Q[22]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[26].register_inst|Q[22]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[22].register_inst|Q[22]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux9~1                                   ; 1       ;
; Dmem_Block:DMEM|register:register_loop[29].register_inst|Q[22]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux9~0                                   ; 1       ;
; Dmem_Block:DMEM|register:register_loop[17].register_inst|Q[22]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[21].register_inst|Q[22]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[25].register_inst|Q[22]    ; 1       ;
; Dmem_Block:DMEM|register:dataR_buffer|Q[22]                       ; 1       ;
; Dmem_Block:DMEM|MUX2_1:dataR_Sel|dataR[21]~21                     ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux10~19                                 ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux10~18                                 ; 1       ;
; Dmem_Block:DMEM|register:register_loop[15].register_inst|Q[21]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux10~17                                 ; 1       ;
; Dmem_Block:DMEM|register:register_loop[12].register_inst|Q[21]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[14].register_inst|Q[21]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[13].register_inst|Q[21]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux10~16                                 ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux10~15                                 ; 1       ;
; Dmem_Block:DMEM|register:register_loop[3].register_inst|Q[21]     ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux10~14                                 ; 1       ;
; Dmem_Block:DMEM|register:register_loop[0].register_inst|Q[21]     ; 1       ;
; Dmem_Block:DMEM|register:register_loop[1].register_inst|Q[21]     ; 1       ;
; Dmem_Block:DMEM|register:register_loop[2].register_inst|Q[21]     ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux10~13                                 ; 1       ;
; Dmem_Block:DMEM|register:register_loop[7].register_inst|Q[21]     ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux10~12                                 ; 1       ;
; Dmem_Block:DMEM|register:register_loop[4].register_inst|Q[21]     ; 1       ;
; Dmem_Block:DMEM|register:register_loop[6].register_inst|Q[21]     ; 1       ;
; Dmem_Block:DMEM|register:register_loop[5].register_inst|Q[21]     ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux10~11                                 ; 1       ;
; Dmem_Block:DMEM|register:register_loop[11].register_inst|Q[21]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux10~10                                 ; 1       ;
; Dmem_Block:DMEM|register:register_loop[8].register_inst|Q[21]     ; 1       ;
; Dmem_Block:DMEM|register:register_loop[9].register_inst|Q[21]     ; 1       ;
; Dmem_Block:DMEM|register:register_loop[10].register_inst|Q[21]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux10~9                                  ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux10~8                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[31].register_inst|Q[21]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux10~7                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[19].register_inst|Q[21]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[23].register_inst|Q[21]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[27].register_inst|Q[21]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux10~6                                  ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux10~5                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[28].register_inst|Q[21]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux10~4                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[16].register_inst|Q[21]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[24].register_inst|Q[21]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[20].register_inst|Q[21]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux10~3                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[29].register_inst|Q[21]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux10~2                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[17].register_inst|Q[21]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[25].register_inst|Q[21]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[21].register_inst|Q[21]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux10~1                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[30].register_inst|Q[21]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux10~0                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[18].register_inst|Q[21]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[22].register_inst|Q[21]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[26].register_inst|Q[21]    ; 1       ;
; Dmem_Block:DMEM|register:dataR_buffer|Q[21]                       ; 1       ;
; Dmem_Block:DMEM|MUX2_1:dataR_Sel|dataR[20]~20                     ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux11~19                                 ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux11~18                                 ; 1       ;
; Dmem_Block:DMEM|register:register_loop[15].register_inst|Q[20]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux11~17                                 ; 1       ;
; Dmem_Block:DMEM|register:register_loop[12].register_inst|Q[20]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[13].register_inst|Q[20]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[14].register_inst|Q[20]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux11~16                                 ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux11~15                                 ; 1       ;
; Dmem_Block:DMEM|register:register_loop[3].register_inst|Q[20]     ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux11~14                                 ; 1       ;
; Dmem_Block:DMEM|register:register_loop[0].register_inst|Q[20]     ; 1       ;
; Dmem_Block:DMEM|register:register_loop[2].register_inst|Q[20]     ; 1       ;
; Dmem_Block:DMEM|register:register_loop[1].register_inst|Q[20]     ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux11~13                                 ; 1       ;
; Dmem_Block:DMEM|register:register_loop[11].register_inst|Q[20]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux11~12                                 ; 1       ;
; Dmem_Block:DMEM|register:register_loop[8].register_inst|Q[20]     ; 1       ;
; Dmem_Block:DMEM|register:register_loop[10].register_inst|Q[20]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[9].register_inst|Q[20]     ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux11~11                                 ; 1       ;
; Dmem_Block:DMEM|register:register_loop[7].register_inst|Q[20]     ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux11~10                                 ; 1       ;
; Dmem_Block:DMEM|register:register_loop[4].register_inst|Q[20]     ; 1       ;
; Dmem_Block:DMEM|register:register_loop[5].register_inst|Q[20]     ; 1       ;
; Dmem_Block:DMEM|register:register_loop[6].register_inst|Q[20]     ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux11~9                                  ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux11~8                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[31].register_inst|Q[20]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux11~7                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[19].register_inst|Q[20]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[27].register_inst|Q[20]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[23].register_inst|Q[20]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux11~6                                  ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux11~5                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[28].register_inst|Q[20]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux11~4                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[16].register_inst|Q[20]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[20].register_inst|Q[20]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[24].register_inst|Q[20]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux11~3                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[30].register_inst|Q[20]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux11~2                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[18].register_inst|Q[20]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[26].register_inst|Q[20]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[22].register_inst|Q[20]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux11~1                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[29].register_inst|Q[20]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux11~0                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[17].register_inst|Q[20]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[21].register_inst|Q[20]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[25].register_inst|Q[20]    ; 1       ;
; Dmem_Block:DMEM|register:dataR_buffer|Q[20]                       ; 1       ;
; Dmem_Block:DMEM|MUX2_1:dataR_Sel|dataR[19]~19                     ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux12~19                                 ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux12~18                                 ; 1       ;
; Dmem_Block:DMEM|register:register_loop[15].register_inst|Q[19]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux12~17                                 ; 1       ;
; Dmem_Block:DMEM|register:register_loop[12].register_inst|Q[19]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[14].register_inst|Q[19]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[13].register_inst|Q[19]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux12~16                                 ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux12~15                                 ; 1       ;
; Dmem_Block:DMEM|register:register_loop[3].register_inst|Q[19]     ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux12~14                                 ; 1       ;
; Dmem_Block:DMEM|register:register_loop[0].register_inst|Q[19]     ; 1       ;
; Dmem_Block:DMEM|register:register_loop[1].register_inst|Q[19]     ; 1       ;
; Dmem_Block:DMEM|register:register_loop[2].register_inst|Q[19]     ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux12~13                                 ; 1       ;
; Dmem_Block:DMEM|register:register_loop[7].register_inst|Q[19]     ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux12~12                                 ; 1       ;
; Dmem_Block:DMEM|register:register_loop[4].register_inst|Q[19]     ; 1       ;
; Dmem_Block:DMEM|register:register_loop[6].register_inst|Q[19]     ; 1       ;
; Dmem_Block:DMEM|register:register_loop[5].register_inst|Q[19]     ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux12~11                                 ; 1       ;
; Dmem_Block:DMEM|register:register_loop[11].register_inst|Q[19]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux12~10                                 ; 1       ;
; Dmem_Block:DMEM|register:register_loop[8].register_inst|Q[19]     ; 1       ;
; Dmem_Block:DMEM|register:register_loop[9].register_inst|Q[19]     ; 1       ;
; Dmem_Block:DMEM|register:register_loop[10].register_inst|Q[19]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux12~9                                  ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux12~8                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[31].register_inst|Q[19]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux12~7                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[19].register_inst|Q[19]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[23].register_inst|Q[19]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[27].register_inst|Q[19]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux12~6                                  ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux12~5                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[28].register_inst|Q[19]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux12~4                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[16].register_inst|Q[19]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[24].register_inst|Q[19]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[20].register_inst|Q[19]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux12~3                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[29].register_inst|Q[19]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux12~2                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[17].register_inst|Q[19]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[25].register_inst|Q[19]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[21].register_inst|Q[19]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux12~1                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[30].register_inst|Q[19]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux12~0                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[18].register_inst|Q[19]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[22].register_inst|Q[19]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[26].register_inst|Q[19]    ; 1       ;
; Dmem_Block:DMEM|register:dataR_buffer|Q[19]                       ; 1       ;
; Dmem_Block:DMEM|MUX2_1:dataR_Sel|dataR[18]~18                     ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux13~19                                 ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux13~18                                 ; 1       ;
; Dmem_Block:DMEM|register:register_loop[15].register_inst|Q[18]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux13~17                                 ; 1       ;
; Dmem_Block:DMEM|register:register_loop[12].register_inst|Q[18]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[13].register_inst|Q[18]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[14].register_inst|Q[18]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux13~16                                 ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux13~15                                 ; 1       ;
; Dmem_Block:DMEM|register:register_loop[3].register_inst|Q[18]     ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux13~14                                 ; 1       ;
; Dmem_Block:DMEM|register:register_loop[0].register_inst|Q[18]     ; 1       ;
; Dmem_Block:DMEM|register:register_loop[2].register_inst|Q[18]     ; 1       ;
; Dmem_Block:DMEM|register:register_loop[1].register_inst|Q[18]     ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux13~13                                 ; 1       ;
; Dmem_Block:DMEM|register:register_loop[11].register_inst|Q[18]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux13~12                                 ; 1       ;
; Dmem_Block:DMEM|register:register_loop[8].register_inst|Q[18]     ; 1       ;
; Dmem_Block:DMEM|register:register_loop[10].register_inst|Q[18]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[9].register_inst|Q[18]     ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux13~11                                 ; 1       ;
; Dmem_Block:DMEM|register:register_loop[7].register_inst|Q[18]     ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux13~10                                 ; 1       ;
; Dmem_Block:DMEM|register:register_loop[4].register_inst|Q[18]     ; 1       ;
; Dmem_Block:DMEM|register:register_loop[5].register_inst|Q[18]     ; 1       ;
; Dmem_Block:DMEM|register:register_loop[6].register_inst|Q[18]     ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux13~9                                  ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux13~8                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[31].register_inst|Q[18]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux13~7                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[19].register_inst|Q[18]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[27].register_inst|Q[18]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[23].register_inst|Q[18]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux13~6                                  ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux13~5                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[28].register_inst|Q[18]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux13~4                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[16].register_inst|Q[18]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[20].register_inst|Q[18]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[24].register_inst|Q[18]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux13~3                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[30].register_inst|Q[18]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux13~2                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[18].register_inst|Q[18]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[26].register_inst|Q[18]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[22].register_inst|Q[18]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux13~1                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[29].register_inst|Q[18]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux13~0                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[17].register_inst|Q[18]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[21].register_inst|Q[18]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[25].register_inst|Q[18]    ; 1       ;
; Dmem_Block:DMEM|register:dataR_buffer|Q[18]                       ; 1       ;
; Dmem_Block:DMEM|MUX2_1:dataR_Sel|dataR[17]~17                     ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux14~19                                 ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux14~18                                 ; 1       ;
; Dmem_Block:DMEM|register:register_loop[15].register_inst|Q[17]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux14~17                                 ; 1       ;
; Dmem_Block:DMEM|register:register_loop[12].register_inst|Q[17]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[14].register_inst|Q[17]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[13].register_inst|Q[17]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux14~16                                 ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux14~15                                 ; 1       ;
; Dmem_Block:DMEM|register:register_loop[3].register_inst|Q[17]     ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux14~14                                 ; 1       ;
; Dmem_Block:DMEM|register:register_loop[0].register_inst|Q[17]     ; 1       ;
; Dmem_Block:DMEM|register:register_loop[1].register_inst|Q[17]     ; 1       ;
; Dmem_Block:DMEM|register:register_loop[2].register_inst|Q[17]     ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux14~13                                 ; 1       ;
; Dmem_Block:DMEM|register:register_loop[7].register_inst|Q[17]     ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux14~12                                 ; 1       ;
; Dmem_Block:DMEM|register:register_loop[4].register_inst|Q[17]     ; 1       ;
; Dmem_Block:DMEM|register:register_loop[6].register_inst|Q[17]     ; 1       ;
; Dmem_Block:DMEM|register:register_loop[5].register_inst|Q[17]     ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux14~11                                 ; 1       ;
; Dmem_Block:DMEM|register:register_loop[11].register_inst|Q[17]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux14~10                                 ; 1       ;
; Dmem_Block:DMEM|register:register_loop[8].register_inst|Q[17]     ; 1       ;
; Dmem_Block:DMEM|register:register_loop[9].register_inst|Q[17]     ; 1       ;
; Dmem_Block:DMEM|register:register_loop[10].register_inst|Q[17]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux14~9                                  ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux14~8                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[31].register_inst|Q[17]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux14~7                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[19].register_inst|Q[17]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[23].register_inst|Q[17]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[27].register_inst|Q[17]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux14~6                                  ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux14~5                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[28].register_inst|Q[17]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux14~4                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[16].register_inst|Q[17]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[24].register_inst|Q[17]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[20].register_inst|Q[17]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux14~3                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[29].register_inst|Q[17]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux14~2                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[17].register_inst|Q[17]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[25].register_inst|Q[17]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[21].register_inst|Q[17]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux14~1                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[30].register_inst|Q[17]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux14~0                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[18].register_inst|Q[17]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[22].register_inst|Q[17]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[26].register_inst|Q[17]    ; 1       ;
; Dmem_Block:DMEM|register:dataR_buffer|Q[17]                       ; 1       ;
; Dmem_Block:DMEM|MUX2_1:dataR_Sel|dataR[16]~16                     ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux15~19                                 ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux15~18                                 ; 1       ;
; Dmem_Block:DMEM|register:register_loop[15].register_inst|Q[16]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux15~17                                 ; 1       ;
; Dmem_Block:DMEM|register:register_loop[12].register_inst|Q[16]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[13].register_inst|Q[16]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[14].register_inst|Q[16]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux15~16                                 ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux15~15                                 ; 1       ;
; Dmem_Block:DMEM|register:register_loop[3].register_inst|Q[16]     ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux15~14                                 ; 1       ;
; Dmem_Block:DMEM|register:register_loop[0].register_inst|Q[16]     ; 1       ;
; Dmem_Block:DMEM|register:register_loop[2].register_inst|Q[16]     ; 1       ;
; Dmem_Block:DMEM|register:register_loop[1].register_inst|Q[16]     ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux15~13                                 ; 1       ;
; Dmem_Block:DMEM|register:register_loop[11].register_inst|Q[16]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux15~12                                 ; 1       ;
; Dmem_Block:DMEM|register:register_loop[8].register_inst|Q[16]     ; 1       ;
; Dmem_Block:DMEM|register:register_loop[10].register_inst|Q[16]    ; 1       ;
; Dmem_Block:DMEM|register:register_loop[9].register_inst|Q[16]     ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux15~11                                 ; 1       ;
; Dmem_Block:DMEM|register:register_loop[7].register_inst|Q[16]     ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux15~10                                 ; 1       ;
; Dmem_Block:DMEM|register:register_loop[4].register_inst|Q[16]     ; 1       ;
; Dmem_Block:DMEM|register:register_loop[5].register_inst|Q[16]     ; 1       ;
; Dmem_Block:DMEM|register:register_loop[6].register_inst|Q[16]     ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux15~9                                  ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux15~8                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[31].register_inst|Q[16]    ; 1       ;
; Dmem_Block:DMEM|MUX:muxA|Mux15~7                                  ; 1       ;
; Dmem_Block:DMEM|register:register_loop[19].register_inst|Q[16]    ; 1       ;
+-------------------------------------------------------------------+---------+


+------------------------------------------------------------+
; Routing Usage Summary                                      ;
+-----------------------------------+------------------------+
; Routing Resource Type             ; Usage                  ;
+-----------------------------------+------------------------+
; Block interconnects               ; 2,167 / 88,936 ( 2 % ) ;
; C16 interconnects                 ; 74 / 2,912 ( 3 % )     ;
; C4 interconnects                  ; 929 / 54,912 ( 2 % )   ;
; Direct links                      ; 453 / 88,936 ( < 1 % ) ;
; GXB block output buffers          ; 0 / 1,600 ( 0 % )      ;
; Global clocks                     ; 1 / 20 ( 5 % )         ;
; Interquad Reference Clock Outputs ; 0 / 1 ( 0 % )          ;
; Interquad TXRX Clocks             ; 0 / 8 ( 0 % )          ;
; Interquad TXRX PCSRX outputs      ; 0 / 4 ( 0 % )          ;
; Interquad TXRX PCSTX outputs      ; 0 / 4 ( 0 % )          ;
; Local interconnects               ; 381 / 29,440 ( 1 % )   ;
; R24 interconnects                 ; 54 / 3,040 ( 2 % )     ;
; R4 interconnects                  ; 1,063 / 76,160 ( 1 % ) ;
+-----------------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.13) ; Number of LABs  (Total = 98) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 0                            ;
; 2                                           ; 6                            ;
; 3                                           ; 0                            ;
; 4                                           ; 3                            ;
; 5                                           ; 0                            ;
; 6                                           ; 1                            ;
; 7                                           ; 2                            ;
; 8                                           ; 1                            ;
; 9                                           ; 3                            ;
; 10                                          ; 3                            ;
; 11                                          ; 4                            ;
; 12                                          ; 3                            ;
; 13                                          ; 8                            ;
; 14                                          ; 5                            ;
; 15                                          ; 20                           ;
; 16                                          ; 39                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.98) ; Number of LABs  (Total = 98) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 98                           ;
; 1 Clock enable                     ; 8                            ;
; 2 Clock enables                    ; 88                           ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 21.33) ; Number of LABs  (Total = 98) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 4                            ;
; 4                                            ; 2                            ;
; 5                                            ; 1                            ;
; 6                                            ; 0                            ;
; 7                                            ; 1                            ;
; 8                                            ; 1                            ;
; 9                                            ; 0                            ;
; 10                                           ; 1                            ;
; 11                                           ; 1                            ;
; 12                                           ; 1                            ;
; 13                                           ; 2                            ;
; 14                                           ; 0                            ;
; 15                                           ; 1                            ;
; 16                                           ; 2                            ;
; 17                                           ; 0                            ;
; 18                                           ; 8                            ;
; 19                                           ; 7                            ;
; 20                                           ; 4                            ;
; 21                                           ; 10                           ;
; 22                                           ; 8                            ;
; 23                                           ; 1                            ;
; 24                                           ; 3                            ;
; 25                                           ; 7                            ;
; 26                                           ; 6                            ;
; 27                                           ; 10                           ;
; 28                                           ; 4                            ;
; 29                                           ; 4                            ;
; 30                                           ; 5                            ;
; 31                                           ; 1                            ;
; 32                                           ; 3                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 9.66) ; Number of LABs  (Total = 98) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 4                            ;
; 2                                               ; 2                            ;
; 3                                               ; 5                            ;
; 4                                               ; 5                            ;
; 5                                               ; 1                            ;
; 6                                               ; 6                            ;
; 7                                               ; 5                            ;
; 8                                               ; 12                           ;
; 9                                               ; 6                            ;
; 10                                              ; 6                            ;
; 11                                              ; 9                            ;
; 12                                              ; 12                           ;
; 13                                              ; 8                            ;
; 14                                              ; 5                            ;
; 15                                              ; 2                            ;
; 16                                              ; 7                            ;
; 17                                              ; 1                            ;
; 18                                              ; 0                            ;
; 19                                              ; 0                            ;
; 20                                              ; 0                            ;
; 21                                              ; 2                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 21.27) ; Number of LABs  (Total = 98) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 2                            ;
; 6                                            ; 5                            ;
; 7                                            ; 0                            ;
; 8                                            ; 1                            ;
; 9                                            ; 3                            ;
; 10                                           ; 0                            ;
; 11                                           ; 6                            ;
; 12                                           ; 2                            ;
; 13                                           ; 1                            ;
; 14                                           ; 1                            ;
; 15                                           ; 2                            ;
; 16                                           ; 3                            ;
; 17                                           ; 4                            ;
; 18                                           ; 3                            ;
; 19                                           ; 3                            ;
; 20                                           ; 3                            ;
; 21                                           ; 4                            ;
; 22                                           ; 4                            ;
; 23                                           ; 5                            ;
; 24                                           ; 5                            ;
; 25                                           ; 6                            ;
; 26                                           ; 3                            ;
; 27                                           ; 4                            ;
; 28                                           ; 6                            ;
; 29                                           ; 8                            ;
; 30                                           ; 8                            ;
; 31                                           ; 2                            ;
; 32                                           ; 2                            ;
; 33                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 72        ; 0            ; 0            ; 72        ; 72        ; 0            ; 32           ; 0            ; 0            ; 40           ; 0            ; 32           ; 40           ; 0            ; 0            ; 0            ; 32           ; 0            ; 0            ; 0            ; 0            ; 0            ; 72        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 72           ; 72           ; 72           ; 72           ; 72           ; 0         ; 72           ; 72           ; 0         ; 0         ; 72           ; 40           ; 72           ; 72           ; 32           ; 72           ; 40           ; 32           ; 72           ; 72           ; 72           ; 40           ; 72           ; 72           ; 72           ; 72           ; 72           ; 0         ; 72           ; 72           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; dataR[0]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataR[1]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataR[2]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataR[3]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataR[4]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataR[5]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataR[6]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataR[7]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataR[8]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataR[9]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataR[10]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataR[11]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataR[12]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataR[13]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataR[14]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataR[15]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataR[16]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataR[17]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataR[18]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataR[19]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataR[20]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataR[21]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataR[22]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataR[23]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataR[24]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataR[25]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataR[26]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataR[27]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataR[28]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataR[29]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataR[30]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataR[31]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; addr[3]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; addr[1]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; addr[2]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; addr[0]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; addr[4]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MemRW              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk_i              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst_ni             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataW[0]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataW[1]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataW[2]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataW[3]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataW[4]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataW[5]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataW[6]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataW[7]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataW[8]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataW[9]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataW[10]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataW[11]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataW[12]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataW[13]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataW[14]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataW[15]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataW[16]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataW[17]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataW[18]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataW[19]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataW[20]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataW[21]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataW[22]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataW[23]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataW[24]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataW[25]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataW[26]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataW[27]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataW[28]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataW[29]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataW[30]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataW[31]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-----------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                         ;
+------------------------------------------------------------------+----------------------------+
; Option                                                           ; Setting                    ;
+------------------------------------------------------------------+----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                        ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                        ;
; Enable device-wide output enable (DEV_OE)                        ; Off                        ;
; Enable INIT_DONE output                                          ; Off                        ;
; Configuration scheme                                             ; Active Serial              ;
; Error detection CRC                                              ; Off                        ;
; Enable input tri-state on active configuration pins in user mode ; Off                        ;
; Active Serial clock source                                       ; 40 MHz Internal Oscillator ;
; Configuration Voltage Level                                      ; Auto                       ;
; Force Configuration Voltage Level                                ; Off                        ;
; nCEO                                                             ; As output driving ground   ;
; Data[0]                                                          ; As input tri-stated        ;
; Data[1]/ASDO                                                     ; As input tri-stated        ;
; Data[7..2]                                                       ; Unreserved                 ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated        ;
; DCLK                                                             ; As output driving ground   ;
; Base pin-out file on sameframe device                            ; Off                        ;
+------------------------------------------------------------------+----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (119004): Automatically selected device EP4CGX22CF19C6 for design Dmem
Info (119005): Fitting design with smaller device may be possible, but smaller device must be specified
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CGX30CF19C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_NCEO~ is reserved at location R6
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location A4
    Info (169125): Pin ~ALTERA_ASDO~ is reserved at location B4
    Info (169125): Pin ~ALTERA_NCSO~ is reserved at location C5
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location D5
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 72 pins of 72 total pins
    Info (169086): Pin dataR[0] not assigned to an exact location on the device
    Info (169086): Pin dataR[1] not assigned to an exact location on the device
    Info (169086): Pin dataR[2] not assigned to an exact location on the device
    Info (169086): Pin dataR[3] not assigned to an exact location on the device
    Info (169086): Pin dataR[4] not assigned to an exact location on the device
    Info (169086): Pin dataR[5] not assigned to an exact location on the device
    Info (169086): Pin dataR[6] not assigned to an exact location on the device
    Info (169086): Pin dataR[7] not assigned to an exact location on the device
    Info (169086): Pin dataR[8] not assigned to an exact location on the device
    Info (169086): Pin dataR[9] not assigned to an exact location on the device
    Info (169086): Pin dataR[10] not assigned to an exact location on the device
    Info (169086): Pin dataR[11] not assigned to an exact location on the device
    Info (169086): Pin dataR[12] not assigned to an exact location on the device
    Info (169086): Pin dataR[13] not assigned to an exact location on the device
    Info (169086): Pin dataR[14] not assigned to an exact location on the device
    Info (169086): Pin dataR[15] not assigned to an exact location on the device
    Info (169086): Pin dataR[16] not assigned to an exact location on the device
    Info (169086): Pin dataR[17] not assigned to an exact location on the device
    Info (169086): Pin dataR[18] not assigned to an exact location on the device
    Info (169086): Pin dataR[19] not assigned to an exact location on the device
    Info (169086): Pin dataR[20] not assigned to an exact location on the device
    Info (169086): Pin dataR[21] not assigned to an exact location on the device
    Info (169086): Pin dataR[22] not assigned to an exact location on the device
    Info (169086): Pin dataR[23] not assigned to an exact location on the device
    Info (169086): Pin dataR[24] not assigned to an exact location on the device
    Info (169086): Pin dataR[25] not assigned to an exact location on the device
    Info (169086): Pin dataR[26] not assigned to an exact location on the device
    Info (169086): Pin dataR[27] not assigned to an exact location on the device
    Info (169086): Pin dataR[28] not assigned to an exact location on the device
    Info (169086): Pin dataR[29] not assigned to an exact location on the device
    Info (169086): Pin dataR[30] not assigned to an exact location on the device
    Info (169086): Pin dataR[31] not assigned to an exact location on the device
    Info (169086): Pin addr[3] not assigned to an exact location on the device
    Info (169086): Pin addr[1] not assigned to an exact location on the device
    Info (169086): Pin addr[2] not assigned to an exact location on the device
    Info (169086): Pin addr[0] not assigned to an exact location on the device
    Info (169086): Pin addr[4] not assigned to an exact location on the device
    Info (169086): Pin MemRW not assigned to an exact location on the device
    Info (169086): Pin clk_i not assigned to an exact location on the device
    Info (169086): Pin rst_ni not assigned to an exact location on the device
    Info (169086): Pin dataW[0] not assigned to an exact location on the device
    Info (169086): Pin dataW[1] not assigned to an exact location on the device
    Info (169086): Pin dataW[2] not assigned to an exact location on the device
    Info (169086): Pin dataW[3] not assigned to an exact location on the device
    Info (169086): Pin dataW[4] not assigned to an exact location on the device
    Info (169086): Pin dataW[5] not assigned to an exact location on the device
    Info (169086): Pin dataW[6] not assigned to an exact location on the device
    Info (169086): Pin dataW[7] not assigned to an exact location on the device
    Info (169086): Pin dataW[8] not assigned to an exact location on the device
    Info (169086): Pin dataW[9] not assigned to an exact location on the device
    Info (169086): Pin dataW[10] not assigned to an exact location on the device
    Info (169086): Pin dataW[11] not assigned to an exact location on the device
    Info (169086): Pin dataW[12] not assigned to an exact location on the device
    Info (169086): Pin dataW[13] not assigned to an exact location on the device
    Info (169086): Pin dataW[14] not assigned to an exact location on the device
    Info (169086): Pin dataW[15] not assigned to an exact location on the device
    Info (169086): Pin dataW[16] not assigned to an exact location on the device
    Info (169086): Pin dataW[17] not assigned to an exact location on the device
    Info (169086): Pin dataW[18] not assigned to an exact location on the device
    Info (169086): Pin dataW[19] not assigned to an exact location on the device
    Info (169086): Pin dataW[20] not assigned to an exact location on the device
    Info (169086): Pin dataW[21] not assigned to an exact location on the device
    Info (169086): Pin dataW[22] not assigned to an exact location on the device
    Info (169086): Pin dataW[23] not assigned to an exact location on the device
    Info (169086): Pin dataW[24] not assigned to an exact location on the device
    Info (169086): Pin dataW[25] not assigned to an exact location on the device
    Info (169086): Pin dataW[26] not assigned to an exact location on the device
    Info (169086): Pin dataW[27] not assigned to an exact location on the device
    Info (169086): Pin dataW[28] not assigned to an exact location on the device
    Info (169086): Pin dataW[29] not assigned to an exact location on the device
    Info (169086): Pin dataW[30] not assigned to an exact location on the device
    Info (169086): Pin dataW[31] not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Dmem.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk_i~input (placed in PIN M10 (CLK13, DIFFCLK_7n, REFCLK0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G17
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 71 (unused VREF, 2.5V VCCIO, 39 input, 32 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number QL0 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  25 pins available
        Info (176213): I/O bank number 3A does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  1 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  28 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  20 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  18 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  28 pins available
        Info (176213): I/O bank number 8A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  2 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  23 pins available
        Info (176213): I/O bank number 9 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  0 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:04
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 12% of the available device resources in the region that extends from location X26_Y21 to location X38_Y30
Info (170194): Fitter routing operations ending: elapsed time is 00:00:03
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.44 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Warning (169177): 1 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV GX Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin clk_i uses I/O standard 2.5 V at M10
Info (144001): Generated suppressed messages file D:/Quartus file/Doan/Dmem/output_files/Dmem.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 5841 megabytes
    Info: Processing ended: Wed May 29 01:47:02 2024
    Info: Elapsed time: 00:00:16
    Info: Total CPU time (on all processors): 00:00:11


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/Quartus file/Doan/Dmem/output_files/Dmem.fit.smsg.


