



图1所示为纯FPGA方式下的实验系统结构图。红色虚线框中是FPGA逻辑部分，包含OpenHEC实验支撑包的逻辑与

**lab\_top**

为顶层的用户实验相关的逻辑。

**lab\_top**

提供了用户实验与OpenHEC平台的所有硬件接口，详细内容可参考4.3小节。用户逻辑区通过

**lab\_top**

提供的接口可以访问外部存储器和外设资源，可以与ARM处理器的UART终端程序进行通信。处理器内部管脚可以通过lab\_top提供的大量IO接口连接到OpenHEC实验平台，在实验平台的WEB端对这些IO进行监控。

