TimeQuest Timing Analyzer report for ALU
Fri Jul 17 02:31:38 2020
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'Clock'
 12. Slow Model Hold: 'Clock'
 13. Slow Model Minimum Pulse Width: 'Clock'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'Clock'
 26. Fast Model Hold: 'Clock'
 27. Fast Model Minimum Pulse Width: 'Clock'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Propagation Delay
 33. Minimum Propagation Delay
 34. Multicorner Timing Analysis Summary
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Progagation Delay
 40. Minimum Progagation Delay
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; ALU                                                               ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5F256C6                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                    ;
+-------------+-----------------+------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-------------+-----------------+------------+---------------------------------------------------------------+
; 1610.31 MHz ; 420.17 MHz      ; Clock      ; limit due to minimum period restriction (max I/O toggle rate) ;
+-------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------+
; Slow Model Setup Summary      ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clock ; 0.379 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clock ; 0.391 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; Clock ; -1.380 ; -993.380              ;
+-------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Clock'                                                                                                                                                                                           ;
+-------+-------------------------------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                         ; To Node                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.379 ; lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
+-------+-------------------------------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Clock'                                                                                                                                                                                            ;
+-------+-------------------------------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                         ; To Node                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
+-------+-------------------------------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clock'                                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Clock ; Rise       ; Clock                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[25] ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; Clear             ; Clock      ; 9.432 ; 9.432 ; Rise       ; Clock           ;
; Reg_Write         ; Clock      ; 9.009 ; 9.009 ; Rise       ; Clock           ;
; Write_Data[*]     ; Clock      ; 5.704 ; 5.704 ; Rise       ; Clock           ;
;  Write_Data[0]    ; Clock      ; 4.738 ; 4.738 ; Rise       ; Clock           ;
;  Write_Data[1]    ; Clock      ; 4.749 ; 4.749 ; Rise       ; Clock           ;
;  Write_Data[2]    ; Clock      ; 4.825 ; 4.825 ; Rise       ; Clock           ;
;  Write_Data[3]    ; Clock      ; 5.392 ; 5.392 ; Rise       ; Clock           ;
;  Write_Data[4]    ; Clock      ; 4.591 ; 4.591 ; Rise       ; Clock           ;
;  Write_Data[5]    ; Clock      ; 5.704 ; 5.704 ; Rise       ; Clock           ;
;  Write_Data[6]    ; Clock      ; 4.329 ; 4.329 ; Rise       ; Clock           ;
;  Write_Data[7]    ; Clock      ; 4.921 ; 4.921 ; Rise       ; Clock           ;
;  Write_Data[8]    ; Clock      ; 5.110 ; 5.110 ; Rise       ; Clock           ;
;  Write_Data[9]    ; Clock      ; 4.475 ; 4.475 ; Rise       ; Clock           ;
;  Write_Data[10]   ; Clock      ; 4.698 ; 4.698 ; Rise       ; Clock           ;
;  Write_Data[11]   ; Clock      ; 4.887 ; 4.887 ; Rise       ; Clock           ;
;  Write_Data[12]   ; Clock      ; 5.103 ; 5.103 ; Rise       ; Clock           ;
;  Write_Data[13]   ; Clock      ; 5.036 ; 5.036 ; Rise       ; Clock           ;
;  Write_Data[14]   ; Clock      ; 4.265 ; 4.265 ; Rise       ; Clock           ;
;  Write_Data[15]   ; Clock      ; 4.879 ; 4.879 ; Rise       ; Clock           ;
;  Write_Data[16]   ; Clock      ; 4.386 ; 4.386 ; Rise       ; Clock           ;
;  Write_Data[17]   ; Clock      ; 4.899 ; 4.899 ; Rise       ; Clock           ;
;  Write_Data[18]   ; Clock      ; 4.109 ; 4.109 ; Rise       ; Clock           ;
;  Write_Data[19]   ; Clock      ; 4.684 ; 4.684 ; Rise       ; Clock           ;
;  Write_Data[20]   ; Clock      ; 4.530 ; 4.530 ; Rise       ; Clock           ;
;  Write_Data[21]   ; Clock      ; 4.916 ; 4.916 ; Rise       ; Clock           ;
;  Write_Data[22]   ; Clock      ; 4.342 ; 4.342 ; Rise       ; Clock           ;
;  Write_Data[23]   ; Clock      ; 4.744 ; 4.744 ; Rise       ; Clock           ;
;  Write_Data[24]   ; Clock      ; 4.407 ; 4.407 ; Rise       ; Clock           ;
;  Write_Data[25]   ; Clock      ; 5.152 ; 5.152 ; Rise       ; Clock           ;
;  Write_Data[26]   ; Clock      ; 4.626 ; 4.626 ; Rise       ; Clock           ;
;  Write_Data[27]   ; Clock      ; 5.090 ; 5.090 ; Rise       ; Clock           ;
;  Write_Data[28]   ; Clock      ; 4.799 ; 4.799 ; Rise       ; Clock           ;
;  Write_Data[29]   ; Clock      ; 4.626 ; 4.626 ; Rise       ; Clock           ;
;  Write_Data[30]   ; Clock      ; 4.701 ; 4.701 ; Rise       ; Clock           ;
;  Write_Data[31]   ; Clock      ; 4.927 ; 4.927 ; Rise       ; Clock           ;
; Write_Reg_Num[*]  ; Clock      ; 9.785 ; 9.785 ; Rise       ; Clock           ;
;  Write_Reg_Num[0] ; Clock      ; 7.750 ; 7.750 ; Rise       ; Clock           ;
;  Write_Reg_Num[1] ; Clock      ; 7.722 ; 7.722 ; Rise       ; Clock           ;
;  Write_Reg_Num[2] ; Clock      ; 7.690 ; 7.690 ; Rise       ; Clock           ;
;  Write_Reg_Num[3] ; Clock      ; 9.209 ; 9.209 ; Rise       ; Clock           ;
;  Write_Reg_Num[4] ; Clock      ; 9.785 ; 9.785 ; Rise       ; Clock           ;
+-------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; Clear             ; Clock      ; -3.420 ; -3.420 ; Rise       ; Clock           ;
; Reg_Write         ; Clock      ; -5.672 ; -5.672 ; Rise       ; Clock           ;
; Write_Data[*]     ; Clock      ; -3.292 ; -3.292 ; Rise       ; Clock           ;
;  Write_Data[0]    ; Clock      ; -3.292 ; -3.292 ; Rise       ; Clock           ;
;  Write_Data[1]    ; Clock      ; -3.741 ; -3.741 ; Rise       ; Clock           ;
;  Write_Data[2]    ; Clock      ; -3.682 ; -3.682 ; Rise       ; Clock           ;
;  Write_Data[3]    ; Clock      ; -3.335 ; -3.335 ; Rise       ; Clock           ;
;  Write_Data[4]    ; Clock      ; -3.292 ; -3.292 ; Rise       ; Clock           ;
;  Write_Data[5]    ; Clock      ; -3.630 ; -3.630 ; Rise       ; Clock           ;
;  Write_Data[6]    ; Clock      ; -3.619 ; -3.619 ; Rise       ; Clock           ;
;  Write_Data[7]    ; Clock      ; -3.623 ; -3.623 ; Rise       ; Clock           ;
;  Write_Data[8]    ; Clock      ; -3.740 ; -3.740 ; Rise       ; Clock           ;
;  Write_Data[9]    ; Clock      ; -3.433 ; -3.433 ; Rise       ; Clock           ;
;  Write_Data[10]   ; Clock      ; -3.371 ; -3.371 ; Rise       ; Clock           ;
;  Write_Data[11]   ; Clock      ; -3.660 ; -3.660 ; Rise       ; Clock           ;
;  Write_Data[12]   ; Clock      ; -3.739 ; -3.739 ; Rise       ; Clock           ;
;  Write_Data[13]   ; Clock      ; -3.669 ; -3.669 ; Rise       ; Clock           ;
;  Write_Data[14]   ; Clock      ; -3.594 ; -3.594 ; Rise       ; Clock           ;
;  Write_Data[15]   ; Clock      ; -3.551 ; -3.551 ; Rise       ; Clock           ;
;  Write_Data[16]   ; Clock      ; -3.908 ; -3.908 ; Rise       ; Clock           ;
;  Write_Data[17]   ; Clock      ; -3.566 ; -3.566 ; Rise       ; Clock           ;
;  Write_Data[18]   ; Clock      ; -3.518 ; -3.518 ; Rise       ; Clock           ;
;  Write_Data[19]   ; Clock      ; -3.372 ; -3.372 ; Rise       ; Clock           ;
;  Write_Data[20]   ; Clock      ; -3.352 ; -3.352 ; Rise       ; Clock           ;
;  Write_Data[21]   ; Clock      ; -3.307 ; -3.307 ; Rise       ; Clock           ;
;  Write_Data[22]   ; Clock      ; -3.595 ; -3.595 ; Rise       ; Clock           ;
;  Write_Data[23]   ; Clock      ; -3.684 ; -3.684 ; Rise       ; Clock           ;
;  Write_Data[24]   ; Clock      ; -3.648 ; -3.648 ; Rise       ; Clock           ;
;  Write_Data[25]   ; Clock      ; -4.082 ; -4.082 ; Rise       ; Clock           ;
;  Write_Data[26]   ; Clock      ; -3.932 ; -3.932 ; Rise       ; Clock           ;
;  Write_Data[27]   ; Clock      ; -4.203 ; -4.203 ; Rise       ; Clock           ;
;  Write_Data[28]   ; Clock      ; -3.681 ; -3.681 ; Rise       ; Clock           ;
;  Write_Data[29]   ; Clock      ; -3.320 ; -3.320 ; Rise       ; Clock           ;
;  Write_Data[30]   ; Clock      ; -3.705 ; -3.705 ; Rise       ; Clock           ;
;  Write_Data[31]   ; Clock      ; -4.004 ; -4.004 ; Rise       ; Clock           ;
; Write_Reg_Num[*]  ; Clock      ; -4.223 ; -4.223 ; Rise       ; Clock           ;
;  Write_Reg_Num[0] ; Clock      ; -4.332 ; -4.332 ; Rise       ; Clock           ;
;  Write_Reg_Num[1] ; Clock      ; -4.539 ; -4.539 ; Rise       ; Clock           ;
;  Write_Reg_Num[2] ; Clock      ; -4.223 ; -4.223 ; Rise       ; Clock           ;
;  Write_Reg_Num[3] ; Clock      ; -5.885 ; -5.885 ; Rise       ; Clock           ;
;  Write_Reg_Num[4] ; Clock      ; -6.438 ; -6.438 ; Rise       ; Clock           ;
+-------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; Read_Data_1[*]   ; Clock      ; 11.745 ; 11.745 ; Rise       ; Clock           ;
;  Read_Data_1[0]  ; Clock      ; 9.974  ; 9.974  ; Rise       ; Clock           ;
;  Read_Data_1[1]  ; Clock      ; 10.907 ; 10.907 ; Rise       ; Clock           ;
;  Read_Data_1[2]  ; Clock      ; 10.606 ; 10.606 ; Rise       ; Clock           ;
;  Read_Data_1[3]  ; Clock      ; 11.234 ; 11.234 ; Rise       ; Clock           ;
;  Read_Data_1[4]  ; Clock      ; 10.903 ; 10.903 ; Rise       ; Clock           ;
;  Read_Data_1[5]  ; Clock      ; 10.771 ; 10.771 ; Rise       ; Clock           ;
;  Read_Data_1[6]  ; Clock      ; 10.438 ; 10.438 ; Rise       ; Clock           ;
;  Read_Data_1[7]  ; Clock      ; 9.878  ; 9.878  ; Rise       ; Clock           ;
;  Read_Data_1[8]  ; Clock      ; 11.276 ; 11.276 ; Rise       ; Clock           ;
;  Read_Data_1[9]  ; Clock      ; 9.821  ; 9.821  ; Rise       ; Clock           ;
;  Read_Data_1[10] ; Clock      ; 9.861  ; 9.861  ; Rise       ; Clock           ;
;  Read_Data_1[11] ; Clock      ; 10.003 ; 10.003 ; Rise       ; Clock           ;
;  Read_Data_1[12] ; Clock      ; 10.469 ; 10.469 ; Rise       ; Clock           ;
;  Read_Data_1[13] ; Clock      ; 11.318 ; 11.318 ; Rise       ; Clock           ;
;  Read_Data_1[14] ; Clock      ; 10.059 ; 10.059 ; Rise       ; Clock           ;
;  Read_Data_1[15] ; Clock      ; 11.110 ; 11.110 ; Rise       ; Clock           ;
;  Read_Data_1[16] ; Clock      ; 10.280 ; 10.280 ; Rise       ; Clock           ;
;  Read_Data_1[17] ; Clock      ; 9.556  ; 9.556  ; Rise       ; Clock           ;
;  Read_Data_1[18] ; Clock      ; 10.849 ; 10.849 ; Rise       ; Clock           ;
;  Read_Data_1[19] ; Clock      ; 10.216 ; 10.216 ; Rise       ; Clock           ;
;  Read_Data_1[20] ; Clock      ; 10.715 ; 10.715 ; Rise       ; Clock           ;
;  Read_Data_1[21] ; Clock      ; 11.014 ; 11.014 ; Rise       ; Clock           ;
;  Read_Data_1[22] ; Clock      ; 10.742 ; 10.742 ; Rise       ; Clock           ;
;  Read_Data_1[23] ; Clock      ; 11.158 ; 11.158 ; Rise       ; Clock           ;
;  Read_Data_1[24] ; Clock      ; 11.275 ; 11.275 ; Rise       ; Clock           ;
;  Read_Data_1[25] ; Clock      ; 11.745 ; 11.745 ; Rise       ; Clock           ;
;  Read_Data_1[26] ; Clock      ; 10.191 ; 10.191 ; Rise       ; Clock           ;
;  Read_Data_1[27] ; Clock      ; 10.684 ; 10.684 ; Rise       ; Clock           ;
;  Read_Data_1[28] ; Clock      ; 10.832 ; 10.832 ; Rise       ; Clock           ;
;  Read_Data_1[29] ; Clock      ; 10.210 ; 10.210 ; Rise       ; Clock           ;
;  Read_Data_1[30] ; Clock      ; 10.657 ; 10.657 ; Rise       ; Clock           ;
;  Read_Data_1[31] ; Clock      ; 10.435 ; 10.435 ; Rise       ; Clock           ;
; Read_Data_2[*]   ; Clock      ; 11.217 ; 11.217 ; Rise       ; Clock           ;
;  Read_Data_2[0]  ; Clock      ; 10.294 ; 10.294 ; Rise       ; Clock           ;
;  Read_Data_2[1]  ; Clock      ; 10.379 ; 10.379 ; Rise       ; Clock           ;
;  Read_Data_2[2]  ; Clock      ; 11.020 ; 11.020 ; Rise       ; Clock           ;
;  Read_Data_2[3]  ; Clock      ; 11.062 ; 11.062 ; Rise       ; Clock           ;
;  Read_Data_2[4]  ; Clock      ; 11.159 ; 11.159 ; Rise       ; Clock           ;
;  Read_Data_2[5]  ; Clock      ; 10.559 ; 10.559 ; Rise       ; Clock           ;
;  Read_Data_2[6]  ; Clock      ; 10.644 ; 10.644 ; Rise       ; Clock           ;
;  Read_Data_2[7]  ; Clock      ; 10.135 ; 10.135 ; Rise       ; Clock           ;
;  Read_Data_2[8]  ; Clock      ; 10.828 ; 10.828 ; Rise       ; Clock           ;
;  Read_Data_2[9]  ; Clock      ; 10.278 ; 10.278 ; Rise       ; Clock           ;
;  Read_Data_2[10] ; Clock      ; 10.640 ; 10.640 ; Rise       ; Clock           ;
;  Read_Data_2[11] ; Clock      ; 11.047 ; 11.047 ; Rise       ; Clock           ;
;  Read_Data_2[12] ; Clock      ; 10.318 ; 10.318 ; Rise       ; Clock           ;
;  Read_Data_2[13] ; Clock      ; 10.659 ; 10.659 ; Rise       ; Clock           ;
;  Read_Data_2[14] ; Clock      ; 10.824 ; 10.824 ; Rise       ; Clock           ;
;  Read_Data_2[15] ; Clock      ; 10.490 ; 10.490 ; Rise       ; Clock           ;
;  Read_Data_2[16] ; Clock      ; 10.509 ; 10.509 ; Rise       ; Clock           ;
;  Read_Data_2[17] ; Clock      ; 9.936  ; 9.936  ; Rise       ; Clock           ;
;  Read_Data_2[18] ; Clock      ; 10.728 ; 10.728 ; Rise       ; Clock           ;
;  Read_Data_2[19] ; Clock      ; 10.170 ; 10.170 ; Rise       ; Clock           ;
;  Read_Data_2[20] ; Clock      ; 10.242 ; 10.242 ; Rise       ; Clock           ;
;  Read_Data_2[21] ; Clock      ; 10.302 ; 10.302 ; Rise       ; Clock           ;
;  Read_Data_2[22] ; Clock      ; 11.217 ; 11.217 ; Rise       ; Clock           ;
;  Read_Data_2[23] ; Clock      ; 11.015 ; 11.015 ; Rise       ; Clock           ;
;  Read_Data_2[24] ; Clock      ; 10.891 ; 10.891 ; Rise       ; Clock           ;
;  Read_Data_2[25] ; Clock      ; 10.460 ; 10.460 ; Rise       ; Clock           ;
;  Read_Data_2[26] ; Clock      ; 10.446 ; 10.446 ; Rise       ; Clock           ;
;  Read_Data_2[27] ; Clock      ; 9.976  ; 9.976  ; Rise       ; Clock           ;
;  Read_Data_2[28] ; Clock      ; 10.797 ; 10.797 ; Rise       ; Clock           ;
;  Read_Data_2[29] ; Clock      ; 11.065 ; 11.065 ; Rise       ; Clock           ;
;  Read_Data_2[30] ; Clock      ; 10.448 ; 10.448 ; Rise       ; Clock           ;
;  Read_Data_2[31] ; Clock      ; 10.558 ; 10.558 ; Rise       ; Clock           ;
+------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; Read_Data_1[*]   ; Clock      ; 7.666 ; 7.666 ; Rise       ; Clock           ;
;  Read_Data_1[0]  ; Clock      ; 8.309 ; 8.309 ; Rise       ; Clock           ;
;  Read_Data_1[1]  ; Clock      ; 9.299 ; 9.299 ; Rise       ; Clock           ;
;  Read_Data_1[2]  ; Clock      ; 8.972 ; 8.972 ; Rise       ; Clock           ;
;  Read_Data_1[3]  ; Clock      ; 7.891 ; 7.891 ; Rise       ; Clock           ;
;  Read_Data_1[4]  ; Clock      ; 8.673 ; 8.673 ; Rise       ; Clock           ;
;  Read_Data_1[5]  ; Clock      ; 8.520 ; 8.520 ; Rise       ; Clock           ;
;  Read_Data_1[6]  ; Clock      ; 8.350 ; 8.350 ; Rise       ; Clock           ;
;  Read_Data_1[7]  ; Clock      ; 8.371 ; 8.371 ; Rise       ; Clock           ;
;  Read_Data_1[8]  ; Clock      ; 8.349 ; 8.349 ; Rise       ; Clock           ;
;  Read_Data_1[9]  ; Clock      ; 7.864 ; 7.864 ; Rise       ; Clock           ;
;  Read_Data_1[10] ; Clock      ; 8.070 ; 8.070 ; Rise       ; Clock           ;
;  Read_Data_1[11] ; Clock      ; 8.515 ; 8.515 ; Rise       ; Clock           ;
;  Read_Data_1[12] ; Clock      ; 9.049 ; 9.049 ; Rise       ; Clock           ;
;  Read_Data_1[13] ; Clock      ; 9.492 ; 9.492 ; Rise       ; Clock           ;
;  Read_Data_1[14] ; Clock      ; 8.566 ; 8.566 ; Rise       ; Clock           ;
;  Read_Data_1[15] ; Clock      ; 8.749 ; 8.749 ; Rise       ; Clock           ;
;  Read_Data_1[16] ; Clock      ; 8.533 ; 8.533 ; Rise       ; Clock           ;
;  Read_Data_1[17] ; Clock      ; 7.877 ; 7.877 ; Rise       ; Clock           ;
;  Read_Data_1[18] ; Clock      ; 8.565 ; 8.565 ; Rise       ; Clock           ;
;  Read_Data_1[19] ; Clock      ; 8.015 ; 8.015 ; Rise       ; Clock           ;
;  Read_Data_1[20] ; Clock      ; 7.666 ; 7.666 ; Rise       ; Clock           ;
;  Read_Data_1[21] ; Clock      ; 9.099 ; 9.099 ; Rise       ; Clock           ;
;  Read_Data_1[22] ; Clock      ; 7.943 ; 7.943 ; Rise       ; Clock           ;
;  Read_Data_1[23] ; Clock      ; 9.030 ; 9.030 ; Rise       ; Clock           ;
;  Read_Data_1[24] ; Clock      ; 8.035 ; 8.035 ; Rise       ; Clock           ;
;  Read_Data_1[25] ; Clock      ; 9.063 ; 9.063 ; Rise       ; Clock           ;
;  Read_Data_1[26] ; Clock      ; 8.410 ; 8.410 ; Rise       ; Clock           ;
;  Read_Data_1[27] ; Clock      ; 8.560 ; 8.560 ; Rise       ; Clock           ;
;  Read_Data_1[28] ; Clock      ; 8.266 ; 8.266 ; Rise       ; Clock           ;
;  Read_Data_1[29] ; Clock      ; 8.117 ; 8.117 ; Rise       ; Clock           ;
;  Read_Data_1[30] ; Clock      ; 8.971 ; 8.971 ; Rise       ; Clock           ;
;  Read_Data_1[31] ; Clock      ; 8.070 ; 8.070 ; Rise       ; Clock           ;
; Read_Data_2[*]   ; Clock      ; 7.516 ; 7.516 ; Rise       ; Clock           ;
;  Read_Data_2[0]  ; Clock      ; 8.038 ; 8.038 ; Rise       ; Clock           ;
;  Read_Data_2[1]  ; Clock      ; 8.259 ; 8.259 ; Rise       ; Clock           ;
;  Read_Data_2[2]  ; Clock      ; 8.103 ; 8.103 ; Rise       ; Clock           ;
;  Read_Data_2[3]  ; Clock      ; 8.204 ; 8.204 ; Rise       ; Clock           ;
;  Read_Data_2[4]  ; Clock      ; 8.261 ; 8.261 ; Rise       ; Clock           ;
;  Read_Data_2[5]  ; Clock      ; 7.820 ; 7.820 ; Rise       ; Clock           ;
;  Read_Data_2[6]  ; Clock      ; 8.549 ; 8.549 ; Rise       ; Clock           ;
;  Read_Data_2[7]  ; Clock      ; 7.516 ; 7.516 ; Rise       ; Clock           ;
;  Read_Data_2[8]  ; Clock      ; 8.100 ; 8.100 ; Rise       ; Clock           ;
;  Read_Data_2[9]  ; Clock      ; 7.998 ; 7.998 ; Rise       ; Clock           ;
;  Read_Data_2[10] ; Clock      ; 8.772 ; 8.772 ; Rise       ; Clock           ;
;  Read_Data_2[11] ; Clock      ; 9.124 ; 9.124 ; Rise       ; Clock           ;
;  Read_Data_2[12] ; Clock      ; 7.768 ; 7.768 ; Rise       ; Clock           ;
;  Read_Data_2[13] ; Clock      ; 8.110 ; 8.110 ; Rise       ; Clock           ;
;  Read_Data_2[14] ; Clock      ; 7.983 ; 7.983 ; Rise       ; Clock           ;
;  Read_Data_2[15] ; Clock      ; 7.984 ; 7.984 ; Rise       ; Clock           ;
;  Read_Data_2[16] ; Clock      ; 7.678 ; 7.678 ; Rise       ; Clock           ;
;  Read_Data_2[17] ; Clock      ; 8.324 ; 8.324 ; Rise       ; Clock           ;
;  Read_Data_2[18] ; Clock      ; 7.724 ; 7.724 ; Rise       ; Clock           ;
;  Read_Data_2[19] ; Clock      ; 8.170 ; 8.170 ; Rise       ; Clock           ;
;  Read_Data_2[20] ; Clock      ; 7.668 ; 7.668 ; Rise       ; Clock           ;
;  Read_Data_2[21] ; Clock      ; 7.631 ; 7.631 ; Rise       ; Clock           ;
;  Read_Data_2[22] ; Clock      ; 8.234 ; 8.234 ; Rise       ; Clock           ;
;  Read_Data_2[23] ; Clock      ; 8.555 ; 8.555 ; Rise       ; Clock           ;
;  Read_Data_2[24] ; Clock      ; 7.701 ; 7.701 ; Rise       ; Clock           ;
;  Read_Data_2[25] ; Clock      ; 7.890 ; 7.890 ; Rise       ; Clock           ;
;  Read_Data_2[26] ; Clock      ; 8.122 ; 8.122 ; Rise       ; Clock           ;
;  Read_Data_2[27] ; Clock      ; 7.939 ; 7.939 ; Rise       ; Clock           ;
;  Read_Data_2[28] ; Clock      ; 8.501 ; 8.501 ; Rise       ; Clock           ;
;  Read_Data_2[29] ; Clock      ; 8.770 ; 8.770 ; Rise       ; Clock           ;
;  Read_Data_2[30] ; Clock      ; 8.050 ; 8.050 ; Rise       ; Clock           ;
;  Read_Data_2[31] ; Clock      ; 8.109 ; 8.109 ; Rise       ; Clock           ;
+------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Propagation Delay                                                       ;
+-------------------+-----------------+--------+--------+--------+--------+
; Input Port        ; Output Port     ; RR     ; RF     ; FR     ; FF     ;
+-------------------+-----------------+--------+--------+--------+--------+
; Read_Reg_Num_1[0] ; Read_Data_1[0]  ; 14.796 ; 15.264 ; 15.264 ; 14.796 ;
; Read_Reg_Num_1[0] ; Read_Data_1[1]  ; 15.849 ; 15.890 ; 15.890 ; 15.849 ;
; Read_Reg_Num_1[0] ; Read_Data_1[2]  ; 15.597 ; 15.560 ; 15.560 ; 15.597 ;
; Read_Reg_Num_1[0] ; Read_Data_1[3]  ; 15.990 ; 14.951 ; 14.951 ; 15.990 ;
; Read_Reg_Num_1[0] ; Read_Data_1[4]  ; 15.456 ; 15.096 ; 15.096 ; 15.456 ;
; Read_Reg_Num_1[0] ; Read_Data_1[5]  ; 15.419 ; 15.283 ; 15.283 ; 15.419 ;
; Read_Reg_Num_1[0] ; Read_Data_1[6]  ; 16.057 ; 15.214 ; 15.214 ; 16.057 ;
; Read_Reg_Num_1[0] ; Read_Data_1[7]  ; 15.325 ; 15.522 ; 15.522 ; 15.325 ;
; Read_Reg_Num_1[0] ; Read_Data_1[8]  ; 15.561 ; 15.596 ; 15.596 ; 15.561 ;
; Read_Reg_Num_1[0] ; Read_Data_1[9]  ; 15.265 ; 14.695 ; 14.695 ; 15.265 ;
; Read_Reg_Num_1[0] ; Read_Data_1[10] ; 14.442 ; 15.059 ; 15.059 ; 14.442 ;
; Read_Reg_Num_1[0] ; Read_Data_1[11] ; 15.867 ; 14.774 ; 14.774 ; 15.867 ;
; Read_Reg_Num_1[0] ; Read_Data_1[12] ; 16.132 ; 14.984 ; 14.984 ; 16.132 ;
; Read_Reg_Num_1[0] ; Read_Data_1[13] ; 15.962 ; 15.661 ; 15.661 ; 15.962 ;
; Read_Reg_Num_1[0] ; Read_Data_1[14] ; 15.194 ; 14.419 ; 14.419 ; 15.194 ;
; Read_Reg_Num_1[0] ; Read_Data_1[15] ; 14.773 ; 14.799 ; 14.799 ; 14.773 ;
; Read_Reg_Num_1[0] ; Read_Data_1[16] ; 14.802 ; 15.375 ; 15.375 ; 14.802 ;
; Read_Reg_Num_1[0] ; Read_Data_1[17] ; 14.568 ; 14.102 ; 14.102 ; 14.568 ;
; Read_Reg_Num_1[0] ; Read_Data_1[18] ; 15.828 ; 14.937 ; 14.937 ; 15.828 ;
; Read_Reg_Num_1[0] ; Read_Data_1[19] ; 14.334 ; 13.993 ; 13.993 ; 14.334 ;
; Read_Reg_Num_1[0] ; Read_Data_1[20] ; 16.291 ; 15.482 ; 15.482 ; 16.291 ;
; Read_Reg_Num_1[0] ; Read_Data_1[21] ; 15.522 ; 15.361 ; 15.361 ; 15.522 ;
; Read_Reg_Num_1[0] ; Read_Data_1[22] ; 16.342 ; 16.074 ; 16.074 ; 16.342 ;
; Read_Reg_Num_1[0] ; Read_Data_1[23] ; 15.369 ; 15.501 ; 15.501 ; 15.369 ;
; Read_Reg_Num_1[0] ; Read_Data_1[24] ; 16.431 ; 16.052 ; 16.052 ; 16.431 ;
; Read_Reg_Num_1[0] ; Read_Data_1[25] ; 15.749 ; 15.851 ; 15.851 ; 15.749 ;
; Read_Reg_Num_1[0] ; Read_Data_1[26] ; 14.415 ; 14.694 ; 14.694 ; 14.415 ;
; Read_Reg_Num_1[0] ; Read_Data_1[27] ; 15.292 ; 15.673 ; 15.673 ; 15.292 ;
; Read_Reg_Num_1[0] ; Read_Data_1[28] ; 15.283 ; 15.283 ; 15.283 ; 15.283 ;
; Read_Reg_Num_1[0] ; Read_Data_1[29] ; 15.035 ; 14.797 ; 14.797 ; 15.035 ;
; Read_Reg_Num_1[0] ; Read_Data_1[30] ; 15.512 ; 15.905 ; 15.905 ; 15.512 ;
; Read_Reg_Num_1[0] ; Read_Data_1[31] ; 15.001 ; 14.860 ; 14.860 ; 15.001 ;
; Read_Reg_Num_1[1] ; Read_Data_1[0]  ; 15.042 ; 15.935 ; 15.935 ; 15.042 ;
; Read_Reg_Num_1[1] ; Read_Data_1[1]  ; 16.320 ; 17.060 ; 17.060 ; 16.320 ;
; Read_Reg_Num_1[1] ; Read_Data_1[2]  ; 15.842 ; 16.664 ; 16.664 ; 15.842 ;
; Read_Reg_Num_1[1] ; Read_Data_1[3]  ; 15.267 ; 16.004 ; 16.004 ; 15.267 ;
; Read_Reg_Num_1[1] ; Read_Data_1[4]  ; 16.087 ; 16.179 ; 16.179 ; 16.087 ;
; Read_Reg_Num_1[1] ; Read_Data_1[5]  ; 15.890 ; 15.979 ; 15.979 ; 15.890 ;
; Read_Reg_Num_1[1] ; Read_Data_1[6]  ; 16.528 ; 15.228 ; 15.228 ; 16.528 ;
; Read_Reg_Num_1[1] ; Read_Data_1[7]  ; 15.553 ; 15.536 ; 15.536 ; 15.553 ;
; Read_Reg_Num_1[1] ; Read_Data_1[8]  ; 15.812 ; 15.610 ; 15.610 ; 15.812 ;
; Read_Reg_Num_1[1] ; Read_Data_1[9]  ; 15.736 ; 14.737 ; 14.737 ; 15.736 ;
; Read_Reg_Num_1[1] ; Read_Data_1[10] ; 15.341 ; 14.456 ; 14.456 ; 15.341 ;
; Read_Reg_Num_1[1] ; Read_Data_1[11] ; 15.328 ; 16.458 ; 16.458 ; 15.328 ;
; Read_Reg_Num_1[1] ; Read_Data_1[12] ; 16.603 ; 14.998 ; 14.998 ; 16.603 ;
; Read_Reg_Num_1[1] ; Read_Data_1[13] ; 16.303 ; 15.976 ; 15.976 ; 16.303 ;
; Read_Reg_Num_1[1] ; Read_Data_1[14] ; 16.121 ; 15.922 ; 15.922 ; 16.121 ;
; Read_Reg_Num_1[1] ; Read_Data_1[15] ; 15.244 ; 15.472 ; 15.472 ; 15.244 ;
; Read_Reg_Num_1[1] ; Read_Data_1[16] ; 15.573 ; 15.389 ; 15.389 ; 15.573 ;
; Read_Reg_Num_1[1] ; Read_Data_1[17] ; 15.317 ; 15.777 ; 15.777 ; 15.317 ;
; Read_Reg_Num_1[1] ; Read_Data_1[18] ; 16.299 ; 15.236 ; 15.236 ; 16.299 ;
; Read_Reg_Num_1[1] ; Read_Data_1[19] ; 14.723 ; 15.455 ; 15.455 ; 14.723 ;
; Read_Reg_Num_1[1] ; Read_Data_1[20] ; 15.717 ; 16.305 ; 16.305 ; 15.717 ;
; Read_Reg_Num_1[1] ; Read_Data_1[21] ; 15.581 ; 15.762 ; 15.762 ; 15.581 ;
; Read_Reg_Num_1[1] ; Read_Data_1[22] ; 16.813 ; 16.088 ; 16.088 ; 16.813 ;
; Read_Reg_Num_1[1] ; Read_Data_1[23] ; 15.911 ; 15.818 ; 15.818 ; 15.911 ;
; Read_Reg_Num_1[1] ; Read_Data_1[24] ; 16.902 ; 16.422 ; 16.422 ; 16.902 ;
; Read_Reg_Num_1[1] ; Read_Data_1[25] ; 16.100 ; 16.123 ; 16.123 ; 16.100 ;
; Read_Reg_Num_1[1] ; Read_Data_1[26] ; 14.848 ; 16.106 ; 16.106 ; 14.848 ;
; Read_Reg_Num_1[1] ; Read_Data_1[27] ; 15.763 ; 15.687 ; 15.687 ; 15.763 ;
; Read_Reg_Num_1[1] ; Read_Data_1[28] ; 15.632 ; 15.191 ; 15.191 ; 15.632 ;
; Read_Reg_Num_1[1] ; Read_Data_1[29] ; 15.506 ; 15.004 ; 15.004 ; 15.506 ;
; Read_Reg_Num_1[1] ; Read_Data_1[30] ; 15.703 ; 15.919 ; 15.919 ; 15.703 ;
; Read_Reg_Num_1[1] ; Read_Data_1[31] ; 15.472 ; 14.874 ; 14.874 ; 15.472 ;
; Read_Reg_Num_1[2] ; Read_Data_1[0]  ; 15.317 ; 14.263 ; 14.263 ; 15.317 ;
; Read_Reg_Num_1[2] ; Read_Data_1[1]  ; 16.442 ; 15.280 ; 15.280 ; 16.442 ;
; Read_Reg_Num_1[2] ; Read_Data_1[2]  ; 16.046 ; 15.059 ; 15.059 ; 16.046 ;
; Read_Reg_Num_1[2] ; Read_Data_1[3]  ; 14.600 ; 13.966 ; 13.966 ; 14.600 ;
; Read_Reg_Num_1[2] ; Read_Data_1[4]  ; 15.561 ; 14.746 ; 14.746 ; 15.561 ;
; Read_Reg_Num_1[2] ; Read_Data_1[5]  ; 15.361 ; 14.204 ; 14.204 ; 15.361 ;
; Read_Reg_Num_1[2] ; Read_Data_1[6]  ; 13.517 ; 13.733 ; 13.733 ; 13.517 ;
; Read_Reg_Num_1[2] ; Read_Data_1[7]  ; 13.500 ; 13.904 ; 13.904 ; 13.500 ;
; Read_Reg_Num_1[2] ; Read_Data_1[8]  ; 14.864 ; 14.115 ; 14.115 ; 14.864 ;
; Read_Reg_Num_1[2] ; Read_Data_1[9]  ; 13.382 ; 13.580 ; 13.580 ; 13.382 ;
; Read_Reg_Num_1[2] ; Read_Data_1[10] ; 13.632 ; 13.526 ; 13.526 ; 13.632 ;
; Read_Reg_Num_1[2] ; Read_Data_1[11] ; 15.840 ; 14.833 ; 14.833 ; 15.840 ;
; Read_Reg_Num_1[2] ; Read_Data_1[12] ; 14.969 ; 14.420 ; 14.420 ; 14.969 ;
; Read_Reg_Num_1[2] ; Read_Data_1[13] ; 15.581 ; 15.391 ; 15.391 ; 15.581 ;
; Read_Reg_Num_1[2] ; Read_Data_1[14] ; 15.483 ; 14.917 ; 14.917 ; 15.483 ;
; Read_Reg_Num_1[2] ; Read_Data_1[15] ; 15.134 ; 14.811 ; 14.811 ; 15.134 ;
; Read_Reg_Num_1[2] ; Read_Data_1[16] ; 14.935 ; 14.433 ; 14.433 ; 14.935 ;
; Read_Reg_Num_1[2] ; Read_Data_1[17] ; 15.159 ; 14.653 ; 14.653 ; 15.159 ;
; Read_Reg_Num_1[2] ; Read_Data_1[18] ; 14.461 ; 14.574 ; 14.574 ; 14.461 ;
; Read_Reg_Num_1[2] ; Read_Data_1[19] ; 14.169 ; 14.793 ; 14.793 ; 14.169 ;
; Read_Reg_Num_1[2] ; Read_Data_1[20] ; 14.042 ; 14.030 ; 14.030 ; 14.042 ;
; Read_Reg_Num_1[2] ; Read_Data_1[21] ; 14.881 ; 15.100 ; 15.100 ; 14.881 ;
; Read_Reg_Num_1[2] ; Read_Data_1[22] ; 14.024 ; 14.024 ; 14.024 ; 14.024 ;
; Read_Reg_Num_1[2] ; Read_Data_1[23] ; 15.200 ; 15.247 ; 15.247 ; 15.200 ;
; Read_Reg_Num_1[2] ; Read_Data_1[24] ; 14.910 ; 14.710 ; 14.710 ; 14.910 ;
; Read_Reg_Num_1[2] ; Read_Data_1[25] ; 15.505 ; 14.991 ; 14.991 ; 15.505 ;
; Read_Reg_Num_1[2] ; Read_Data_1[26] ; 15.488 ; 14.854 ; 14.854 ; 15.488 ;
; Read_Reg_Num_1[2] ; Read_Data_1[27] ; 13.812 ; 13.814 ; 13.814 ; 13.812 ;
; Read_Reg_Num_1[2] ; Read_Data_1[28] ; 14.573 ; 14.968 ; 14.968 ; 14.573 ;
; Read_Reg_Num_1[2] ; Read_Data_1[29] ; 14.598 ; 14.281 ; 14.281 ; 14.598 ;
; Read_Reg_Num_1[2] ; Read_Data_1[30] ; 14.636 ; 15.039 ; 15.039 ; 14.636 ;
; Read_Reg_Num_1[2] ; Read_Data_1[31] ; 14.246 ; 13.686 ; 13.686 ; 14.246 ;
; Read_Reg_Num_1[3] ; Read_Data_1[0]  ; 12.439 ; 13.856 ; 13.856 ; 12.439 ;
; Read_Reg_Num_1[3] ; Read_Data_1[1]  ; 12.966 ; 14.118 ; 14.118 ; 12.966 ;
; Read_Reg_Num_1[3] ; Read_Data_1[2]  ; 12.697 ; 13.881 ; 13.881 ; 12.697 ;
; Read_Reg_Num_1[3] ; Read_Data_1[3]  ; 12.682 ; 12.934 ; 12.934 ; 12.682 ;
; Read_Reg_Num_1[3] ; Read_Data_1[4]  ; 12.523 ; 14.290 ; 14.290 ; 12.523 ;
; Read_Reg_Num_1[3] ; Read_Data_1[5]  ; 12.858 ; 12.828 ; 12.828 ; 12.858 ;
; Read_Reg_Num_1[3] ; Read_Data_1[6]  ; 11.853 ; 13.379 ; 13.379 ; 11.853 ;
; Read_Reg_Num_1[3] ; Read_Data_1[7]  ; 12.113 ; 13.277 ; 13.277 ; 12.113 ;
; Read_Reg_Num_1[3] ; Read_Data_1[8]  ; 12.386 ; 13.648 ; 13.648 ; 12.386 ;
; Read_Reg_Num_1[3] ; Read_Data_1[9]  ; 11.465 ; 13.017 ; 13.017 ; 11.465 ;
; Read_Reg_Num_1[3] ; Read_Data_1[10] ; 11.803 ; 12.895 ; 12.895 ; 11.803 ;
; Read_Reg_Num_1[3] ; Read_Data_1[11] ; 11.544 ; 12.276 ; 12.276 ; 11.544 ;
; Read_Reg_Num_1[3] ; Read_Data_1[12] ; 12.716 ; 13.347 ; 13.347 ; 12.716 ;
; Read_Reg_Num_1[3] ; Read_Data_1[13] ; 12.471 ; 14.344 ; 14.344 ; 12.471 ;
; Read_Reg_Num_1[3] ; Read_Data_1[14] ; 10.984 ; 13.408 ; 13.408 ; 10.984 ;
; Read_Reg_Num_1[3] ; Read_Data_1[15] ; 11.948 ; 14.764 ; 14.764 ; 11.948 ;
; Read_Reg_Num_1[3] ; Read_Data_1[16] ; 11.883 ; 12.876 ; 12.876 ; 11.883 ;
; Read_Reg_Num_1[3] ; Read_Data_1[17] ; 10.974 ; 12.164 ; 12.164 ; 10.974 ;
; Read_Reg_Num_1[3] ; Read_Data_1[18] ; 11.674 ; 13.447 ; 13.447 ; 11.674 ;
; Read_Reg_Num_1[3] ; Read_Data_1[19] ; 12.295 ; 13.328 ; 13.328 ; 12.295 ;
; Read_Reg_Num_1[3] ; Read_Data_1[20] ; 12.328 ; 13.672 ; 13.672 ; 12.328 ;
; Read_Reg_Num_1[3] ; Read_Data_1[21] ; 11.721 ; 14.020 ; 14.020 ; 11.721 ;
; Read_Reg_Num_1[3] ; Read_Data_1[22] ; 12.570 ; 13.191 ; 13.191 ; 12.570 ;
; Read_Reg_Num_1[3] ; Read_Data_1[23] ; 12.288 ; 14.162 ; 14.162 ; 12.288 ;
; Read_Reg_Num_1[3] ; Read_Data_1[24] ; 12.563 ; 13.046 ; 13.046 ; 12.563 ;
; Read_Reg_Num_1[3] ; Read_Data_1[25] ; 12.324 ; 14.849 ; 14.849 ; 12.324 ;
; Read_Reg_Num_1[3] ; Read_Data_1[26] ; 12.425 ; 13.416 ; 13.416 ; 12.425 ;
; Read_Reg_Num_1[3] ; Read_Data_1[27] ; 12.161 ; 13.442 ; 13.442 ; 12.161 ;
; Read_Reg_Num_1[3] ; Read_Data_1[28] ; 12.197 ; 13.130 ; 13.130 ; 12.197 ;
; Read_Reg_Num_1[3] ; Read_Data_1[29] ; 12.486 ; 14.228 ; 14.228 ; 12.486 ;
; Read_Reg_Num_1[3] ; Read_Data_1[30] ; 11.807 ; 13.914 ; 13.914 ; 11.807 ;
; Read_Reg_Num_1[3] ; Read_Data_1[31] ; 11.743 ; 13.418 ; 13.418 ; 11.743 ;
; Read_Reg_Num_1[4] ; Read_Data_1[0]  ; 14.003 ; 10.718 ; 10.718 ; 14.003 ;
; Read_Reg_Num_1[4] ; Read_Data_1[1]  ; 14.265 ; 11.357 ; 11.357 ; 14.265 ;
; Read_Reg_Num_1[4] ; Read_Data_1[2]  ; 14.027 ; 10.962 ; 10.962 ; 14.027 ;
; Read_Reg_Num_1[4] ; Read_Data_1[3]  ; 13.081 ; 10.827 ; 10.827 ; 13.081 ;
; Read_Reg_Num_1[4] ; Read_Data_1[4]  ; 14.437 ; 10.919 ; 10.919 ; 14.437 ;
; Read_Reg_Num_1[4] ; Read_Data_1[5]  ; 13.088 ; 11.137 ; 11.137 ; 13.088 ;
; Read_Reg_Num_1[4] ; Read_Data_1[6]  ; 13.525 ; 10.726 ; 10.726 ; 13.525 ;
; Read_Reg_Num_1[4] ; Read_Data_1[7]  ; 13.423 ; 10.972 ; 10.972 ; 13.423 ;
; Read_Reg_Num_1[4] ; Read_Data_1[8]  ; 13.795 ; 11.901 ; 11.901 ; 13.795 ;
; Read_Reg_Num_1[4] ; Read_Data_1[9]  ; 13.163 ; 11.303 ; 11.303 ; 13.163 ;
; Read_Reg_Num_1[4] ; Read_Data_1[10] ; 13.042 ; 11.118 ; 11.118 ; 13.042 ;
; Read_Reg_Num_1[4] ; Read_Data_1[11] ; 12.423 ; 11.172 ; 11.172 ; 12.423 ;
; Read_Reg_Num_1[4] ; Read_Data_1[12] ; 13.494 ; 11.113 ; 11.113 ; 13.494 ;
; Read_Reg_Num_1[4] ; Read_Data_1[13] ; 14.491 ; 11.969 ; 11.969 ; 14.491 ;
; Read_Reg_Num_1[4] ; Read_Data_1[14] ; 13.555 ; 11.214 ; 11.214 ; 13.555 ;
; Read_Reg_Num_1[4] ; Read_Data_1[15] ; 14.911 ; 12.117 ; 12.117 ; 14.911 ;
; Read_Reg_Num_1[4] ; Read_Data_1[16] ; 13.022 ; 11.376 ; 11.376 ; 13.022 ;
; Read_Reg_Num_1[4] ; Read_Data_1[17] ; 12.310 ; 11.115 ; 11.115 ; 12.310 ;
; Read_Reg_Num_1[4] ; Read_Data_1[18] ; 13.594 ; 11.898 ; 11.898 ; 13.594 ;
; Read_Reg_Num_1[4] ; Read_Data_1[19] ; 13.475 ; 11.526 ; 11.526 ; 13.475 ;
; Read_Reg_Num_1[4] ; Read_Data_1[20] ; 13.819 ; 11.911 ; 11.911 ; 13.819 ;
; Read_Reg_Num_1[4] ; Read_Data_1[21] ; 14.166 ; 11.616 ; 11.616 ; 14.166 ;
; Read_Reg_Num_1[4] ; Read_Data_1[22] ; 13.338 ; 12.097 ; 12.097 ; 13.338 ;
; Read_Reg_Num_1[4] ; Read_Data_1[23] ; 14.308 ; 11.773 ; 11.773 ; 14.308 ;
; Read_Reg_Num_1[4] ; Read_Data_1[24] ; 13.193 ; 11.676 ; 11.676 ; 13.193 ;
; Read_Reg_Num_1[4] ; Read_Data_1[25] ; 14.996 ; 11.832 ; 11.832 ; 14.996 ;
; Read_Reg_Num_1[4] ; Read_Data_1[26] ; 13.562 ; 11.209 ; 11.209 ; 13.562 ;
; Read_Reg_Num_1[4] ; Read_Data_1[27] ; 13.589 ; 10.790 ; 10.790 ; 13.589 ;
; Read_Reg_Num_1[4] ; Read_Data_1[28] ; 13.276 ; 11.071 ; 11.071 ; 13.276 ;
; Read_Reg_Num_1[4] ; Read_Data_1[29] ; 14.375 ; 11.660 ; 11.660 ; 14.375 ;
; Read_Reg_Num_1[4] ; Read_Data_1[30] ; 14.060 ; 11.432 ; 11.432 ; 14.060 ;
; Read_Reg_Num_1[4] ; Read_Data_1[31] ; 13.565 ; 11.000 ; 11.000 ; 13.565 ;
; Read_Reg_Num_2[0] ; Read_Data_2[0]  ; 14.746 ; 14.692 ; 14.692 ; 14.746 ;
; Read_Reg_Num_2[0] ; Read_Data_2[1]  ; 15.132 ; 15.441 ; 15.441 ; 15.132 ;
; Read_Reg_Num_2[0] ; Read_Data_2[2]  ; 15.586 ; 15.494 ; 15.494 ; 15.586 ;
; Read_Reg_Num_2[0] ; Read_Data_2[3]  ; 15.231 ; 15.392 ; 15.392 ; 15.231 ;
; Read_Reg_Num_2[0] ; Read_Data_2[4]  ; 15.207 ; 14.822 ; 14.822 ; 15.207 ;
; Read_Reg_Num_2[0] ; Read_Data_2[5]  ; 14.998 ; 15.739 ; 15.739 ; 14.998 ;
; Read_Reg_Num_2[0] ; Read_Data_2[6]  ; 15.111 ; 15.165 ; 15.165 ; 15.111 ;
; Read_Reg_Num_2[0] ; Read_Data_2[7]  ; 15.407 ; 15.472 ; 15.472 ; 15.407 ;
; Read_Reg_Num_2[0] ; Read_Data_2[8]  ; 14.864 ; 15.254 ; 15.254 ; 14.864 ;
; Read_Reg_Num_2[0] ; Read_Data_2[9]  ; 14.688 ; 14.441 ; 14.441 ; 14.688 ;
; Read_Reg_Num_2[0] ; Read_Data_2[10] ; 15.129 ; 14.907 ; 14.907 ; 15.129 ;
; Read_Reg_Num_2[0] ; Read_Data_2[11] ; 14.937 ; 15.751 ; 15.751 ; 14.937 ;
; Read_Reg_Num_2[0] ; Read_Data_2[12] ; 15.287 ; 15.653 ; 15.653 ; 15.287 ;
; Read_Reg_Num_2[0] ; Read_Data_2[13] ; 14.918 ; 16.073 ; 16.073 ; 14.918 ;
; Read_Reg_Num_2[0] ; Read_Data_2[14] ; 15.734 ; 15.298 ; 15.298 ; 15.734 ;
; Read_Reg_Num_2[0] ; Read_Data_2[15] ; 14.703 ; 15.038 ; 15.038 ; 14.703 ;
; Read_Reg_Num_2[0] ; Read_Data_2[16] ; 14.548 ; 14.838 ; 14.838 ; 14.548 ;
; Read_Reg_Num_2[0] ; Read_Data_2[17] ; 14.104 ; 14.395 ; 14.395 ; 14.104 ;
; Read_Reg_Num_2[0] ; Read_Data_2[18] ; 15.237 ; 15.306 ; 15.306 ; 15.237 ;
; Read_Reg_Num_2[0] ; Read_Data_2[19] ; 15.147 ; 15.151 ; 15.151 ; 15.147 ;
; Read_Reg_Num_2[0] ; Read_Data_2[20] ; 14.081 ; 14.346 ; 14.346 ; 14.081 ;
; Read_Reg_Num_2[0] ; Read_Data_2[21] ; 15.204 ; 14.739 ; 14.739 ; 15.204 ;
; Read_Reg_Num_2[0] ; Read_Data_2[22] ; 15.434 ; 15.791 ; 15.791 ; 15.434 ;
; Read_Reg_Num_2[0] ; Read_Data_2[23] ; 15.805 ; 15.362 ; 15.362 ; 15.805 ;
; Read_Reg_Num_2[0] ; Read_Data_2[24] ; 14.595 ; 15.087 ; 15.087 ; 14.595 ;
; Read_Reg_Num_2[0] ; Read_Data_2[25] ; 15.748 ; 15.300 ; 15.300 ; 15.748 ;
; Read_Reg_Num_2[0] ; Read_Data_2[26] ; 15.486 ; 14.425 ; 14.425 ; 15.486 ;
; Read_Reg_Num_2[0] ; Read_Data_2[27] ; 14.296 ; 15.236 ; 15.236 ; 14.296 ;
; Read_Reg_Num_2[0] ; Read_Data_2[28] ; 15.329 ; 15.016 ; 15.016 ; 15.329 ;
; Read_Reg_Num_2[0] ; Read_Data_2[29] ; 15.267 ; 16.012 ; 16.012 ; 15.267 ;
; Read_Reg_Num_2[0] ; Read_Data_2[30] ; 14.472 ; 14.930 ; 14.930 ; 14.472 ;
; Read_Reg_Num_2[0] ; Read_Data_2[31] ; 15.392 ; 15.136 ; 15.136 ; 15.392 ;
; Read_Reg_Num_2[1] ; Read_Data_2[0]  ; 14.931 ; 14.452 ; 14.452 ; 14.931 ;
; Read_Reg_Num_2[1] ; Read_Data_2[1]  ; 15.616 ; 15.160 ; 15.160 ; 15.616 ;
; Read_Reg_Num_2[1] ; Read_Data_2[2]  ; 15.819 ; 15.206 ; 15.206 ; 15.819 ;
; Read_Reg_Num_2[1] ; Read_Data_2[3]  ; 15.910 ; 16.075 ; 16.075 ; 15.910 ;
; Read_Reg_Num_2[1] ; Read_Data_2[4]  ; 14.995 ; 14.827 ; 14.827 ; 14.995 ;
; Read_Reg_Num_2[1] ; Read_Data_2[5]  ; 15.363 ; 14.892 ; 14.892 ; 15.363 ;
; Read_Reg_Num_2[1] ; Read_Data_2[6]  ; 15.508 ; 15.524 ; 15.524 ; 15.508 ;
; Read_Reg_Num_2[1] ; Read_Data_2[7]  ; 15.149 ; 15.670 ; 15.670 ; 15.149 ;
; Read_Reg_Num_2[1] ; Read_Data_2[8]  ; 15.616 ; 15.317 ; 15.317 ; 15.616 ;
; Read_Reg_Num_2[1] ; Read_Data_2[9]  ; 15.982 ; 15.295 ; 15.295 ; 15.982 ;
; Read_Reg_Num_2[1] ; Read_Data_2[10] ; 16.838 ; 16.261 ; 16.261 ; 16.838 ;
; Read_Reg_Num_2[1] ; Read_Data_2[11] ; 15.937 ; 16.540 ; 16.540 ; 15.937 ;
; Read_Reg_Num_2[1] ; Read_Data_2[12] ; 15.277 ; 15.082 ; 15.082 ; 15.277 ;
; Read_Reg_Num_2[1] ; Read_Data_2[13] ; 15.697 ; 15.677 ; 15.677 ; 15.697 ;
; Read_Reg_Num_2[1] ; Read_Data_2[14] ; 16.284 ; 15.981 ; 15.981 ; 16.284 ;
; Read_Reg_Num_2[1] ; Read_Data_2[15] ; 15.382 ; 15.721 ; 15.721 ; 15.382 ;
; Read_Reg_Num_2[1] ; Read_Data_2[16] ; 15.227 ; 15.521 ; 15.521 ; 15.227 ;
; Read_Reg_Num_2[1] ; Read_Data_2[17] ; 14.783 ; 15.078 ; 15.078 ; 14.783 ;
; Read_Reg_Num_2[1] ; Read_Data_2[18] ; 15.916 ; 15.989 ; 15.989 ; 15.916 ;
; Read_Reg_Num_2[1] ; Read_Data_2[19] ; 15.826 ; 15.580 ; 15.580 ; 15.826 ;
; Read_Reg_Num_2[1] ; Read_Data_2[20] ; 15.465 ; 14.891 ; 14.891 ; 15.465 ;
; Read_Reg_Num_2[1] ; Read_Data_2[21] ; 15.883 ; 15.419 ; 15.419 ; 15.883 ;
; Read_Reg_Num_2[1] ; Read_Data_2[22] ; 15.615 ; 15.747 ; 15.747 ; 15.615 ;
; Read_Reg_Num_2[1] ; Read_Data_2[23] ; 15.204 ; 16.045 ; 16.045 ; 15.204 ;
; Read_Reg_Num_2[1] ; Read_Data_2[24] ; 14.989 ; 14.738 ; 14.738 ; 14.989 ;
; Read_Reg_Num_2[1] ; Read_Data_2[25] ; 15.971 ; 15.852 ; 15.852 ; 15.971 ;
; Read_Reg_Num_2[1] ; Read_Data_2[26] ; 16.001 ; 15.373 ; 15.373 ; 16.001 ;
; Read_Reg_Num_2[1] ; Read_Data_2[27] ; 15.504 ; 15.038 ; 15.038 ; 15.504 ;
; Read_Reg_Num_2[1] ; Read_Data_2[28] ; 16.008 ; 15.699 ; 15.699 ; 16.008 ;
; Read_Reg_Num_2[1] ; Read_Data_2[29] ; 16.396 ; 16.695 ; 16.695 ; 16.396 ;
; Read_Reg_Num_2[1] ; Read_Data_2[30] ; 16.352 ; 15.613 ; 15.613 ; 16.352 ;
; Read_Reg_Num_2[1] ; Read_Data_2[31] ; 16.071 ; 15.796 ; 15.796 ; 16.071 ;
; Read_Reg_Num_2[2] ; Read_Data_2[0]  ; 14.058 ; 14.058 ; 14.058 ; 14.058 ;
; Read_Reg_Num_2[2] ; Read_Data_2[1]  ; 13.787 ; 13.760 ; 13.760 ; 13.787 ;
; Read_Reg_Num_2[2] ; Read_Data_2[2]  ; 13.936 ; 13.936 ; 13.936 ; 13.936 ;
; Read_Reg_Num_2[2] ; Read_Data_2[3]  ; 14.431 ; 14.431 ; 14.431 ; 14.431 ;
; Read_Reg_Num_2[2] ; Read_Data_2[4]  ; 13.275 ; 13.238 ; 13.238 ; 13.275 ;
; Read_Reg_Num_2[2] ; Read_Data_2[5]  ; 13.689 ; 13.689 ; 13.689 ; 13.689 ;
; Read_Reg_Num_2[2] ; Read_Data_2[6]  ; 14.735 ; 14.153 ; 14.153 ; 14.735 ;
; Read_Reg_Num_2[2] ; Read_Data_2[7]  ; 13.615 ; 13.615 ; 13.615 ; 13.615 ;
; Read_Reg_Num_2[2] ; Read_Data_2[8]  ; 13.600 ; 13.946 ; 13.946 ; 13.600 ;
; Read_Reg_Num_2[2] ; Read_Data_2[9]  ; 13.902 ; 13.924 ; 13.924 ; 13.902 ;
; Read_Reg_Num_2[2] ; Read_Data_2[10] ; 14.888 ; 14.659 ; 14.659 ; 14.888 ;
; Read_Reg_Num_2[2] ; Read_Data_2[11] ; 14.194 ; 15.169 ; 15.169 ; 14.194 ;
; Read_Reg_Num_2[2] ; Read_Data_2[12] ; 13.709 ; 13.644 ; 13.644 ; 13.709 ;
; Read_Reg_Num_2[2] ; Read_Data_2[13] ; 14.087 ; 14.087 ; 14.087 ; 14.087 ;
; Read_Reg_Num_2[2] ; Read_Data_2[14] ; 14.418 ; 14.418 ; 14.418 ; 14.418 ;
; Read_Reg_Num_2[2] ; Read_Data_2[15] ; 14.707 ; 14.707 ; 14.707 ; 14.707 ;
; Read_Reg_Num_2[2] ; Read_Data_2[16] ; 14.714 ; 14.714 ; 14.714 ; 14.714 ;
; Read_Reg_Num_2[2] ; Read_Data_2[17] ; 13.339 ; 13.339 ; 13.339 ; 13.339 ;
; Read_Reg_Num_2[2] ; Read_Data_2[18] ; 14.131 ; 14.131 ; 14.131 ; 14.131 ;
; Read_Reg_Num_2[2] ; Read_Data_2[19] ; 14.342 ; 14.342 ; 14.342 ; 14.342 ;
; Read_Reg_Num_2[2] ; Read_Data_2[20] ; 13.562 ; 13.844 ; 13.844 ; 13.562 ;
; Read_Reg_Num_2[2] ; Read_Data_2[21] ; 13.835 ; 13.835 ; 13.835 ; 13.835 ;
; Read_Reg_Num_2[2] ; Read_Data_2[22] ; 14.188 ; 14.376 ; 14.376 ; 14.188 ;
; Read_Reg_Num_2[2] ; Read_Data_2[23] ; 14.089 ; 14.089 ; 14.089 ; 14.089 ;
; Read_Reg_Num_2[2] ; Read_Data_2[24] ; 13.878 ; 13.878 ; 13.878 ; 13.878 ;
; Read_Reg_Num_2[2] ; Read_Data_2[25] ; 14.464 ; 13.856 ; 13.856 ; 14.464 ;
; Read_Reg_Num_2[2] ; Read_Data_2[26] ; 13.257 ; 14.002 ; 14.002 ; 13.257 ;
; Read_Reg_Num_2[2] ; Read_Data_2[27] ; 13.424 ; 13.667 ; 13.667 ; 13.424 ;
; Read_Reg_Num_2[2] ; Read_Data_2[28] ; 14.272 ; 14.187 ; 14.187 ; 14.272 ;
; Read_Reg_Num_2[2] ; Read_Data_2[29] ; 15.400 ; 15.400 ; 15.400 ; 15.400 ;
; Read_Reg_Num_2[2] ; Read_Data_2[30] ; 14.272 ; 13.503 ; 13.503 ; 14.272 ;
; Read_Reg_Num_2[2] ; Read_Data_2[31] ; 14.314 ; 13.553 ; 13.553 ; 14.314 ;
; Read_Reg_Num_2[3] ; Read_Data_2[0]  ; 11.629 ; 12.976 ; 12.976 ; 11.629 ;
; Read_Reg_Num_2[3] ; Read_Data_2[1]  ; 11.808 ; 13.627 ; 13.627 ; 11.808 ;
; Read_Reg_Num_2[3] ; Read_Data_2[2]  ; 11.472 ; 13.216 ; 13.216 ; 11.472 ;
; Read_Reg_Num_2[3] ; Read_Data_2[3]  ; 11.336 ; 12.932 ; 12.932 ; 11.336 ;
; Read_Reg_Num_2[3] ; Read_Data_2[4]  ; 11.645 ; 13.242 ; 13.242 ; 11.645 ;
; Read_Reg_Num_2[3] ; Read_Data_2[5]  ; 10.655 ; 12.935 ; 12.935 ; 10.655 ;
; Read_Reg_Num_2[3] ; Read_Data_2[6]  ; 11.643 ; 14.702 ; 14.702 ; 11.643 ;
; Read_Reg_Num_2[3] ; Read_Data_2[7]  ; 11.316 ; 11.912 ; 11.912 ; 11.316 ;
; Read_Reg_Num_2[3] ; Read_Data_2[8]  ; 10.907 ; 13.144 ; 13.144 ; 10.907 ;
; Read_Reg_Num_2[3] ; Read_Data_2[9]  ; 12.201 ; 13.782 ; 13.782 ; 12.201 ;
; Read_Reg_Num_2[3] ; Read_Data_2[10] ; 12.360 ; 13.014 ; 13.014 ; 12.360 ;
; Read_Reg_Num_2[3] ; Read_Data_2[11] ; 13.144 ; 14.161 ; 14.161 ; 13.144 ;
; Read_Reg_Num_2[3] ; Read_Data_2[12] ; 10.670 ; 12.209 ; 12.209 ; 10.670 ;
; Read_Reg_Num_2[3] ; Read_Data_2[13] ; 12.001 ; 12.997 ; 12.997 ; 12.001 ;
; Read_Reg_Num_2[3] ; Read_Data_2[14] ; 12.489 ; 13.587 ; 13.587 ; 12.489 ;
; Read_Reg_Num_2[3] ; Read_Data_2[15] ; 11.861 ; 13.279 ; 13.279 ; 11.861 ;
; Read_Reg_Num_2[3] ; Read_Data_2[16] ; 11.880 ; 12.870 ; 12.870 ; 11.880 ;
; Read_Reg_Num_2[3] ; Read_Data_2[17] ; 12.336 ; 12.386 ; 12.386 ; 12.336 ;
; Read_Reg_Num_2[3] ; Read_Data_2[18] ; 11.713 ; 12.733 ; 12.733 ; 11.713 ;
; Read_Reg_Num_2[3] ; Read_Data_2[19] ; 11.939 ; 13.264 ; 13.264 ; 11.939 ;
; Read_Reg_Num_2[3] ; Read_Data_2[20] ; 11.648 ; 13.721 ; 13.721 ; 11.648 ;
; Read_Reg_Num_2[3] ; Read_Data_2[21] ; 11.955 ; 12.701 ; 12.701 ; 11.955 ;
; Read_Reg_Num_2[3] ; Read_Data_2[22] ; 11.961 ; 12.978 ; 12.978 ; 11.961 ;
; Read_Reg_Num_2[3] ; Read_Data_2[23] ; 11.955 ; 13.730 ; 13.730 ; 11.955 ;
; Read_Reg_Num_2[3] ; Read_Data_2[24] ; 11.669 ; 12.196 ; 12.196 ; 11.669 ;
; Read_Reg_Num_2[3] ; Read_Data_2[25] ; 11.961 ; 14.431 ; 14.431 ; 11.961 ;
; Read_Reg_Num_2[3] ; Read_Data_2[26] ; 11.254 ; 13.138 ; 13.138 ; 11.254 ;
; Read_Reg_Num_2[3] ; Read_Data_2[27] ; 11.307 ; 13.304 ; 13.304 ; 11.307 ;
; Read_Reg_Num_2[3] ; Read_Data_2[28] ; 11.254 ; 14.239 ; 14.239 ; 11.254 ;
; Read_Reg_Num_2[3] ; Read_Data_2[29] ; 11.640 ; 13.479 ; 13.479 ; 11.640 ;
; Read_Reg_Num_2[3] ; Read_Data_2[30] ; 12.198 ; 13.828 ; 13.828 ; 12.198 ;
; Read_Reg_Num_2[3] ; Read_Data_2[31] ; 11.584 ; 14.281 ; 14.281 ; 11.584 ;
; Read_Reg_Num_2[4] ; Read_Data_2[0]  ; 12.918 ; 10.930 ; 10.930 ; 12.918 ;
; Read_Reg_Num_2[4] ; Read_Data_2[1]  ; 13.569 ; 11.196 ; 11.196 ; 13.569 ;
; Read_Reg_Num_2[4] ; Read_Data_2[2]  ; 13.158 ; 11.243 ; 11.243 ; 13.158 ;
; Read_Reg_Num_2[4] ; Read_Data_2[3]  ; 12.874 ; 11.239 ; 11.239 ; 12.874 ;
; Read_Reg_Num_2[4] ; Read_Data_2[4]  ; 13.184 ; 10.952 ; 10.952 ; 13.184 ;
; Read_Reg_Num_2[4] ; Read_Data_2[5]  ; 12.877 ; 10.592 ; 10.592 ; 12.877 ;
; Read_Reg_Num_2[4] ; Read_Data_2[6]  ; 14.644 ; 11.317 ; 11.317 ; 14.644 ;
; Read_Reg_Num_2[4] ; Read_Data_2[7]  ; 11.874 ; 11.091 ; 11.091 ; 11.874 ;
; Read_Reg_Num_2[4] ; Read_Data_2[8]  ; 13.086 ; 10.844 ; 10.844 ; 13.086 ;
; Read_Reg_Num_2[4] ; Read_Data_2[9]  ; 13.724 ; 11.241 ; 11.241 ; 13.724 ;
; Read_Reg_Num_2[4] ; Read_Data_2[10] ; 12.762 ; 12.078 ; 12.078 ; 12.762 ;
; Read_Reg_Num_2[4] ; Read_Data_2[11] ; 14.103 ; 12.043 ; 12.043 ; 14.103 ;
; Read_Reg_Num_2[4] ; Read_Data_2[12] ; 12.311 ; 10.611 ; 10.611 ; 12.311 ;
; Read_Reg_Num_2[4] ; Read_Data_2[13] ; 13.099 ; 11.733 ; 11.733 ; 13.099 ;
; Read_Reg_Num_2[4] ; Read_Data_2[14] ; 13.529 ; 12.219 ; 12.219 ; 13.529 ;
; Read_Reg_Num_2[4] ; Read_Data_2[15] ; 13.381 ; 11.734 ; 11.734 ; 13.381 ;
; Read_Reg_Num_2[4] ; Read_Data_2[16] ; 12.776 ; 11.592 ; 11.592 ; 12.776 ;
; Read_Reg_Num_2[4] ; Read_Data_2[17] ; 12.424 ; 11.370 ; 11.370 ; 12.424 ;
; Read_Reg_Num_2[4] ; Read_Data_2[18] ; 12.809 ; 11.424 ; 11.424 ; 12.809 ;
; Read_Reg_Num_2[4] ; Read_Data_2[19] ; 13.357 ; 11.650 ; 11.650 ; 13.357 ;
; Read_Reg_Num_2[4] ; Read_Data_2[20] ; 13.823 ; 10.860 ; 10.860 ; 13.823 ;
; Read_Reg_Num_2[4] ; Read_Data_2[21] ; 12.707 ; 11.737 ; 11.737 ; 12.707 ;
; Read_Reg_Num_2[4] ; Read_Data_2[22] ; 13.080 ; 11.436 ; 11.436 ; 13.080 ;
; Read_Reg_Num_2[4] ; Read_Data_2[23] ; 13.672 ; 11.391 ; 11.391 ; 13.672 ;
; Read_Reg_Num_2[4] ; Read_Data_2[24] ; 12.138 ; 11.073 ; 11.073 ; 12.138 ;
; Read_Reg_Num_2[4] ; Read_Data_2[25] ; 14.373 ; 11.736 ; 11.736 ; 14.373 ;
; Read_Reg_Num_2[4] ; Read_Data_2[26] ; 13.080 ; 11.092 ; 11.092 ; 13.080 ;
; Read_Reg_Num_2[4] ; Read_Data_2[27] ; 13.246 ; 11.114 ; 11.114 ; 13.246 ;
; Read_Reg_Num_2[4] ; Read_Data_2[28] ; 14.181 ; 11.158 ; 11.158 ; 14.181 ;
; Read_Reg_Num_2[4] ; Read_Data_2[29] ; 13.421 ; 11.425 ; 11.425 ; 13.421 ;
; Read_Reg_Num_2[4] ; Read_Data_2[30] ; 13.770 ; 11.539 ; 11.539 ; 13.770 ;
; Read_Reg_Num_2[4] ; Read_Data_2[31] ; 14.223 ; 11.385 ; 11.385 ; 14.223 ;
+-------------------+-----------------+--------+--------+--------+--------+


+-------------------------------------------------------------------------+
; Minimum Propagation Delay                                               ;
+-------------------+-----------------+--------+--------+--------+--------+
; Input Port        ; Output Port     ; RR     ; RF     ; FR     ; FF     ;
+-------------------+-----------------+--------+--------+--------+--------+
; Read_Reg_Num_1[0] ; Read_Data_1[0]  ; 11.887 ; 11.887 ; 11.887 ; 11.887 ;
; Read_Reg_Num_1[0] ; Read_Data_1[1]  ; 12.900 ; 12.900 ; 12.900 ; 12.900 ;
; Read_Reg_Num_1[0] ; Read_Data_1[2]  ; 12.334 ; 12.334 ; 12.334 ; 12.334 ;
; Read_Reg_Num_1[0] ; Read_Data_1[3]  ; 10.975 ; 10.975 ; 10.975 ; 10.975 ;
; Read_Reg_Num_1[0] ; Read_Data_1[4]  ; 11.978 ; 11.978 ; 11.978 ; 11.978 ;
; Read_Reg_Num_1[0] ; Read_Data_1[5]  ; 11.945 ; 11.945 ; 11.945 ; 11.945 ;
; Read_Reg_Num_1[0] ; Read_Data_1[6]  ; 11.693 ; 11.693 ; 11.693 ; 11.693 ;
; Read_Reg_Num_1[0] ; Read_Data_1[7]  ; 11.980 ; 11.980 ; 11.980 ; 11.980 ;
; Read_Reg_Num_1[0] ; Read_Data_1[8]  ; 11.285 ; 11.285 ; 11.285 ; 11.285 ;
; Read_Reg_Num_1[0] ; Read_Data_1[9]  ; 11.692 ; 11.692 ; 11.692 ; 11.692 ;
; Read_Reg_Num_1[0] ; Read_Data_1[10] ; 12.129 ; 12.129 ; 12.129 ; 12.129 ;
; Read_Reg_Num_1[0] ; Read_Data_1[11] ; 12.373 ; 12.373 ; 12.373 ; 12.373 ;
; Read_Reg_Num_1[0] ; Read_Data_1[12] ; 12.891 ; 12.891 ; 12.891 ; 12.891 ;
; Read_Reg_Num_1[0] ; Read_Data_1[13] ; 13.715 ; 13.715 ; 13.715 ; 13.715 ;
; Read_Reg_Num_1[0] ; Read_Data_1[14] ; 12.009 ; 12.009 ; 12.009 ; 12.009 ;
; Read_Reg_Num_1[0] ; Read_Data_1[15] ; 12.676 ; 12.676 ; 12.676 ; 12.676 ;
; Read_Reg_Num_1[0] ; Read_Data_1[16] ; 12.333 ; 12.333 ; 12.333 ; 12.333 ;
; Read_Reg_Num_1[0] ; Read_Data_1[17] ; 11.923 ; 11.923 ; 11.923 ; 11.923 ;
; Read_Reg_Num_1[0] ; Read_Data_1[18] ; 12.401 ; 12.401 ; 12.401 ; 12.401 ;
; Read_Reg_Num_1[0] ; Read_Data_1[19] ; 12.593 ; 12.593 ; 12.593 ; 12.593 ;
; Read_Reg_Num_1[0] ; Read_Data_1[20] ; 12.081 ; 12.081 ; 12.081 ; 12.081 ;
; Read_Reg_Num_1[0] ; Read_Data_1[21] ; 13.220 ; 13.220 ; 13.220 ; 13.220 ;
; Read_Reg_Num_1[0] ; Read_Data_1[22] ; 11.782 ; 11.782 ; 11.782 ; 11.782 ;
; Read_Reg_Num_1[0] ; Read_Data_1[23] ; 12.839 ; 12.839 ; 12.839 ; 12.839 ;
; Read_Reg_Num_1[0] ; Read_Data_1[24] ; 11.870 ; 11.870 ; 11.870 ; 11.870 ;
; Read_Reg_Num_1[0] ; Read_Data_1[25] ; 13.600 ; 13.600 ; 13.600 ; 13.600 ;
; Read_Reg_Num_1[0] ; Read_Data_1[26] ; 11.900 ; 11.900 ; 11.900 ; 11.900 ;
; Read_Reg_Num_1[0] ; Read_Data_1[27] ; 11.958 ; 11.958 ; 11.958 ; 11.958 ;
; Read_Reg_Num_1[0] ; Read_Data_1[28] ; 12.490 ; 12.490 ; 12.490 ; 12.490 ;
; Read_Reg_Num_1[0] ; Read_Data_1[29] ; 12.354 ; 12.354 ; 12.354 ; 12.354 ;
; Read_Reg_Num_1[0] ; Read_Data_1[30] ; 12.763 ; 12.763 ; 12.763 ; 12.763 ;
; Read_Reg_Num_1[0] ; Read_Data_1[31] ; 11.628 ; 11.628 ; 11.628 ; 11.628 ;
; Read_Reg_Num_1[1] ; Read_Data_1[0]  ; 13.183 ; 13.540 ; 13.540 ; 13.183 ;
; Read_Reg_Num_1[1] ; Read_Data_1[1]  ; 11.974 ; 11.974 ; 11.974 ; 11.974 ;
; Read_Reg_Num_1[1] ; Read_Data_1[2]  ; 13.207 ; 13.207 ; 13.207 ; 13.207 ;
; Read_Reg_Num_1[1] ; Read_Data_1[3]  ; 12.601 ; 12.601 ; 12.601 ; 12.601 ;
; Read_Reg_Num_1[1] ; Read_Data_1[4]  ; 13.964 ; 13.964 ; 13.964 ; 13.964 ;
; Read_Reg_Num_1[1] ; Read_Data_1[5]  ; 12.981 ; 12.981 ; 12.981 ; 12.981 ;
; Read_Reg_Num_1[1] ; Read_Data_1[6]  ; 12.373 ; 12.373 ; 12.373 ; 12.373 ;
; Read_Reg_Num_1[1] ; Read_Data_1[7]  ; 12.460 ; 12.460 ; 12.460 ; 12.460 ;
; Read_Reg_Num_1[1] ; Read_Data_1[8]  ; 12.995 ; 12.995 ; 12.995 ; 12.995 ;
; Read_Reg_Num_1[1] ; Read_Data_1[9]  ; 12.065 ; 12.065 ; 12.065 ; 12.065 ;
; Read_Reg_Num_1[1] ; Read_Data_1[10] ; 11.664 ; 11.664 ; 11.664 ; 11.664 ;
; Read_Reg_Num_1[1] ; Read_Data_1[11] ; 12.662 ; 12.662 ; 12.662 ; 12.662 ;
; Read_Reg_Num_1[1] ; Read_Data_1[12] ; 13.199 ; 13.199 ; 13.199 ; 13.199 ;
; Read_Reg_Num_1[1] ; Read_Data_1[13] ; 12.989 ; 12.989 ; 12.989 ; 12.989 ;
; Read_Reg_Num_1[1] ; Read_Data_1[14] ; 12.100 ; 12.100 ; 12.100 ; 12.100 ;
; Read_Reg_Num_1[1] ; Read_Data_1[15] ; 12.843 ; 12.843 ; 12.843 ; 12.843 ;
; Read_Reg_Num_1[1] ; Read_Data_1[16] ; 13.311 ; 13.311 ; 13.311 ; 13.311 ;
; Read_Reg_Num_1[1] ; Read_Data_1[17] ; 11.914 ; 11.914 ; 11.914 ; 11.914 ;
; Read_Reg_Num_1[1] ; Read_Data_1[18] ; 11.828 ; 11.828 ; 11.828 ; 11.828 ;
; Read_Reg_Num_1[1] ; Read_Data_1[19] ; 11.951 ; 11.951 ; 11.951 ; 11.951 ;
; Read_Reg_Num_1[1] ; Read_Data_1[20] ; 12.113 ; 12.113 ; 12.113 ; 12.113 ;
; Read_Reg_Num_1[1] ; Read_Data_1[21] ; 13.413 ; 13.547 ; 13.547 ; 13.413 ;
; Read_Reg_Num_1[1] ; Read_Data_1[22] ; 12.023 ; 12.023 ; 12.023 ; 12.023 ;
; Read_Reg_Num_1[1] ; Read_Data_1[23] ; 13.503 ; 13.503 ; 13.503 ; 13.503 ;
; Read_Reg_Num_1[1] ; Read_Data_1[24] ; 13.121 ; 13.121 ; 13.121 ; 13.121 ;
; Read_Reg_Num_1[1] ; Read_Data_1[25] ; 13.906 ; 14.079 ; 14.079 ; 13.906 ;
; Read_Reg_Num_1[1] ; Read_Data_1[26] ; 13.553 ; 13.553 ; 13.553 ; 13.553 ;
; Read_Reg_Num_1[1] ; Read_Data_1[27] ; 13.111 ; 13.493 ; 13.493 ; 13.111 ;
; Read_Reg_Num_1[1] ; Read_Data_1[28] ; 12.774 ; 12.774 ; 12.774 ; 12.774 ;
; Read_Reg_Num_1[1] ; Read_Data_1[29] ; 13.441 ; 13.441 ; 13.441 ; 13.441 ;
; Read_Reg_Num_1[1] ; Read_Data_1[30] ; 13.135 ; 13.147 ; 13.147 ; 13.135 ;
; Read_Reg_Num_1[1] ; Read_Data_1[31] ; 12.884 ; 12.884 ; 12.884 ; 12.884 ;
; Read_Reg_Num_1[2] ; Read_Data_1[0]  ; 12.277 ; 12.277 ; 12.277 ; 12.277 ;
; Read_Reg_Num_1[2] ; Read_Data_1[1]  ; 13.092 ; 13.092 ; 13.092 ; 13.092 ;
; Read_Reg_Num_1[2] ; Read_Data_1[2]  ; 12.894 ; 12.894 ; 12.894 ; 12.894 ;
; Read_Reg_Num_1[2] ; Read_Data_1[3]  ; 11.879 ; 11.879 ; 11.879 ; 11.879 ;
; Read_Reg_Num_1[2] ; Read_Data_1[4]  ; 12.826 ; 12.826 ; 12.826 ; 12.826 ;
; Read_Reg_Num_1[2] ; Read_Data_1[5]  ; 12.726 ; 12.726 ; 12.726 ; 12.726 ;
; Read_Reg_Num_1[2] ; Read_Data_1[6]  ; 12.717 ; 12.717 ; 12.717 ; 12.717 ;
; Read_Reg_Num_1[2] ; Read_Data_1[7]  ; 12.267 ; 12.267 ; 12.267 ; 12.267 ;
; Read_Reg_Num_1[2] ; Read_Data_1[8]  ; 13.275 ; 13.295 ; 13.295 ; 13.275 ;
; Read_Reg_Num_1[2] ; Read_Data_1[9]  ; 11.820 ; 11.820 ; 11.820 ; 11.820 ;
; Read_Reg_Num_1[2] ; Read_Data_1[10] ; 11.341 ; 11.341 ; 11.341 ; 11.341 ;
; Read_Reg_Num_1[2] ; Read_Data_1[11] ; 12.374 ; 12.374 ; 12.374 ; 12.374 ;
; Read_Reg_Num_1[2] ; Read_Data_1[12] ; 12.537 ; 12.537 ; 12.537 ; 12.537 ;
; Read_Reg_Num_1[2] ; Read_Data_1[13] ; 13.576 ; 13.576 ; 13.576 ; 13.576 ;
; Read_Reg_Num_1[2] ; Read_Data_1[14] ; 11.732 ; 11.732 ; 11.732 ; 11.732 ;
; Read_Reg_Num_1[2] ; Read_Data_1[15] ; 13.101 ; 13.101 ; 13.101 ; 13.101 ;
; Read_Reg_Num_1[2] ; Read_Data_1[16] ; 11.762 ; 11.762 ; 11.762 ; 11.762 ;
; Read_Reg_Num_1[2] ; Read_Data_1[17] ; 11.415 ; 11.415 ; 11.415 ; 11.415 ;
; Read_Reg_Num_1[2] ; Read_Data_1[18] ; 12.561 ; 12.561 ; 12.561 ; 12.561 ;
; Read_Reg_Num_1[2] ; Read_Data_1[19] ; 12.504 ; 12.504 ; 12.504 ; 12.504 ;
; Read_Reg_Num_1[2] ; Read_Data_1[20] ; 12.821 ; 13.032 ; 13.032 ; 12.821 ;
; Read_Reg_Num_1[2] ; Read_Data_1[21] ; 12.415 ; 12.415 ; 12.415 ; 12.415 ;
; Read_Reg_Num_1[2] ; Read_Data_1[22] ; 13.151 ; 13.151 ; 13.151 ; 13.151 ;
; Read_Reg_Num_1[2] ; Read_Data_1[23] ; 13.360 ; 13.360 ; 13.360 ; 13.360 ;
; Read_Reg_Num_1[2] ; Read_Data_1[24] ; 13.416 ; 13.369 ; 13.369 ; 13.416 ;
; Read_Reg_Num_1[2] ; Read_Data_1[25] ; 13.197 ; 13.197 ; 13.197 ; 13.197 ;
; Read_Reg_Num_1[2] ; Read_Data_1[26] ; 11.626 ; 11.626 ; 11.626 ; 11.626 ;
; Read_Reg_Num_1[2] ; Read_Data_1[27] ; 12.491 ; 12.491 ; 12.491 ; 12.491 ;
; Read_Reg_Num_1[2] ; Read_Data_1[28] ; 12.863 ; 12.863 ; 12.863 ; 12.863 ;
; Read_Reg_Num_1[2] ; Read_Data_1[29] ; 13.433 ; 13.433 ; 13.433 ; 13.433 ;
; Read_Reg_Num_1[2] ; Read_Data_1[30] ; 13.071 ; 13.071 ; 13.071 ; 13.071 ;
; Read_Reg_Num_1[2] ; Read_Data_1[31] ; 12.535 ; 12.535 ; 12.535 ; 12.535 ;
; Read_Reg_Num_1[3] ; Read_Data_1[0]  ; 11.099 ; 11.107 ; 11.107 ; 11.099 ;
; Read_Reg_Num_1[3] ; Read_Data_1[1]  ; 11.739 ; 12.468 ; 12.468 ; 11.739 ;
; Read_Reg_Num_1[3] ; Read_Data_1[2]  ; 11.208 ; 12.317 ; 12.317 ; 11.208 ;
; Read_Reg_Num_1[3] ; Read_Data_1[3]  ; 11.238 ; 11.768 ; 11.768 ; 11.238 ;
; Read_Reg_Num_1[3] ; Read_Data_1[4]  ; 11.035 ; 11.718 ; 11.718 ; 11.035 ;
; Read_Reg_Num_1[3] ; Read_Data_1[5]  ; 11.519 ; 11.928 ; 11.928 ; 11.519 ;
; Read_Reg_Num_1[3] ; Read_Data_1[6]  ; 11.145 ; 11.975 ; 11.975 ; 11.145 ;
; Read_Reg_Num_1[3] ; Read_Data_1[7]  ; 11.157 ; 11.895 ; 11.895 ; 11.157 ;
; Read_Reg_Num_1[3] ; Read_Data_1[8]  ; 11.882 ; 12.913 ; 12.913 ; 11.882 ;
; Read_Reg_Num_1[3] ; Read_Data_1[9]  ; 11.113 ; 11.467 ; 11.467 ; 11.113 ;
; Read_Reg_Num_1[3] ; Read_Data_1[10] ; 10.983 ; 11.470 ; 11.470 ; 10.983 ;
; Read_Reg_Num_1[3] ; Read_Data_1[11] ; 11.094 ; 11.330 ; 11.330 ; 11.094 ;
; Read_Reg_Num_1[3] ; Read_Data_1[12] ; 11.494 ; 11.931 ; 11.931 ; 11.494 ;
; Read_Reg_Num_1[3] ; Read_Data_1[13] ; 12.383 ; 12.388 ; 12.388 ; 12.383 ;
; Read_Reg_Num_1[3] ; Read_Data_1[14] ; 10.796 ; 11.514 ; 11.514 ; 10.796 ;
; Read_Reg_Num_1[3] ; Read_Data_1[15] ; 11.282 ; 11.820 ; 11.820 ; 11.282 ;
; Read_Reg_Num_1[3] ; Read_Data_1[16] ; 10.998 ; 11.387 ; 11.387 ; 10.998 ;
; Read_Reg_Num_1[3] ; Read_Data_1[17] ; 10.693 ; 10.779 ; 10.779 ; 10.693 ;
; Read_Reg_Num_1[3] ; Read_Data_1[18] ; 11.600 ; 12.030 ; 12.030 ; 11.600 ;
; Read_Reg_Num_1[3] ; Read_Data_1[19] ; 11.110 ; 12.715 ; 12.715 ; 11.110 ;
; Read_Reg_Num_1[3] ; Read_Data_1[20] ; 12.034 ; 12.547 ; 12.547 ; 12.034 ;
; Read_Reg_Num_1[3] ; Read_Data_1[21] ; 11.430 ; 11.846 ; 11.846 ; 11.430 ;
; Read_Reg_Num_1[3] ; Read_Data_1[22] ; 11.276 ; 11.632 ; 11.632 ; 11.276 ;
; Read_Reg_Num_1[3] ; Read_Data_1[23] ; 12.183 ; 12.493 ; 12.493 ; 12.183 ;
; Read_Reg_Num_1[3] ; Read_Data_1[24] ; 11.812 ; 12.954 ; 12.954 ; 11.812 ;
; Read_Reg_Num_1[3] ; Read_Data_1[25] ; 12.249 ; 12.386 ; 12.386 ; 12.249 ;
; Read_Reg_Num_1[3] ; Read_Data_1[26] ; 11.094 ; 11.466 ; 11.466 ; 11.094 ;
; Read_Reg_Num_1[3] ; Read_Data_1[27] ; 11.205 ; 12.264 ; 12.264 ; 11.205 ;
; Read_Reg_Num_1[3] ; Read_Data_1[28] ; 11.254 ; 12.346 ; 12.346 ; 11.254 ;
; Read_Reg_Num_1[3] ; Read_Data_1[29] ; 11.587 ; 12.264 ; 12.264 ; 11.587 ;
; Read_Reg_Num_1[3] ; Read_Data_1[30] ; 11.354 ; 12.152 ; 12.152 ; 11.354 ;
; Read_Reg_Num_1[3] ; Read_Data_1[31] ; 10.989 ; 12.315 ; 12.315 ; 10.989 ;
; Read_Reg_Num_1[4] ; Read_Data_1[0]  ; 12.669 ; 10.718 ; 10.718 ; 12.669 ;
; Read_Reg_Num_1[4] ; Read_Data_1[1]  ; 13.196 ; 11.357 ; 11.357 ; 13.196 ;
; Read_Reg_Num_1[4] ; Read_Data_1[2]  ; 12.927 ; 10.962 ; 10.962 ; 12.927 ;
; Read_Reg_Num_1[4] ; Read_Data_1[3]  ; 12.667 ; 10.827 ; 10.827 ; 12.667 ;
; Read_Reg_Num_1[4] ; Read_Data_1[4]  ; 12.753 ; 10.919 ; 10.919 ; 12.753 ;
; Read_Reg_Num_1[4] ; Read_Data_1[5]  ; 12.710 ; 11.137 ; 11.137 ; 12.710 ;
; Read_Reg_Num_1[4] ; Read_Data_1[6]  ; 12.083 ; 10.726 ; 10.726 ; 12.083 ;
; Read_Reg_Num_1[4] ; Read_Data_1[7]  ; 12.343 ; 10.972 ; 10.972 ; 12.343 ;
; Read_Reg_Num_1[4] ; Read_Data_1[8]  ; 12.616 ; 11.901 ; 11.901 ; 12.616 ;
; Read_Reg_Num_1[4] ; Read_Data_1[9]  ; 11.695 ; 11.303 ; 11.303 ; 11.695 ;
; Read_Reg_Num_1[4] ; Read_Data_1[10] ; 12.033 ; 11.118 ; 11.118 ; 12.033 ;
; Read_Reg_Num_1[4] ; Read_Data_1[11] ; 11.774 ; 11.172 ; 11.172 ; 11.774 ;
; Read_Reg_Num_1[4] ; Read_Data_1[12] ; 12.946 ; 11.113 ; 11.113 ; 12.946 ;
; Read_Reg_Num_1[4] ; Read_Data_1[13] ; 12.701 ; 11.969 ; 11.969 ; 12.701 ;
; Read_Reg_Num_1[4] ; Read_Data_1[14] ; 11.214 ; 11.214 ; 11.214 ; 11.214 ;
; Read_Reg_Num_1[4] ; Read_Data_1[15] ; 12.178 ; 12.117 ; 12.117 ; 12.178 ;
; Read_Reg_Num_1[4] ; Read_Data_1[16] ; 12.113 ; 11.376 ; 11.376 ; 12.113 ;
; Read_Reg_Num_1[4] ; Read_Data_1[17] ; 11.204 ; 11.115 ; 11.115 ; 11.204 ;
; Read_Reg_Num_1[4] ; Read_Data_1[18] ; 11.830 ; 11.898 ; 11.898 ; 11.830 ;
; Read_Reg_Num_1[4] ; Read_Data_1[19] ; 12.525 ; 11.526 ; 11.526 ; 12.525 ;
; Read_Reg_Num_1[4] ; Read_Data_1[20] ; 12.264 ; 11.911 ; 11.911 ; 12.264 ;
; Read_Reg_Num_1[4] ; Read_Data_1[21] ; 11.951 ; 11.616 ; 11.616 ; 11.951 ;
; Read_Reg_Num_1[4] ; Read_Data_1[22] ; 12.800 ; 12.097 ; 12.097 ; 12.800 ;
; Read_Reg_Num_1[4] ; Read_Data_1[23] ; 12.518 ; 11.773 ; 11.773 ; 12.518 ;
; Read_Reg_Num_1[4] ; Read_Data_1[24] ; 12.793 ; 11.676 ; 11.676 ; 12.793 ;
; Read_Reg_Num_1[4] ; Read_Data_1[25] ; 12.554 ; 11.832 ; 11.832 ; 12.554 ;
; Read_Reg_Num_1[4] ; Read_Data_1[26] ; 12.655 ; 11.209 ; 11.209 ; 12.655 ;
; Read_Reg_Num_1[4] ; Read_Data_1[27] ; 12.391 ; 10.790 ; 10.790 ; 12.391 ;
; Read_Reg_Num_1[4] ; Read_Data_1[28] ; 12.427 ; 11.071 ; 11.071 ; 12.427 ;
; Read_Reg_Num_1[4] ; Read_Data_1[29] ; 12.716 ; 11.660 ; 11.660 ; 12.716 ;
; Read_Reg_Num_1[4] ; Read_Data_1[30] ; 12.037 ; 11.432 ; 11.432 ; 12.037 ;
; Read_Reg_Num_1[4] ; Read_Data_1[31] ; 11.973 ; 11.000 ; 11.000 ; 11.973 ;
; Read_Reg_Num_2[0] ; Read_Data_2[0]  ; 11.809 ; 11.809 ; 11.809 ; 11.809 ;
; Read_Reg_Num_2[0] ; Read_Data_2[1]  ; 12.033 ; 12.033 ; 12.033 ; 12.033 ;
; Read_Reg_Num_2[0] ; Read_Data_2[2]  ; 11.974 ; 11.974 ; 11.974 ; 11.974 ;
; Read_Reg_Num_2[0] ; Read_Data_2[3]  ; 11.021 ; 11.021 ; 11.021 ; 11.021 ;
; Read_Reg_Num_2[0] ; Read_Data_2[4]  ; 12.017 ; 12.017 ; 12.017 ; 12.017 ;
; Read_Reg_Num_2[0] ; Read_Data_2[5]  ; 11.069 ; 11.069 ; 11.069 ; 11.069 ;
; Read_Reg_Num_2[0] ; Read_Data_2[6]  ; 12.088 ; 12.088 ; 12.088 ; 12.088 ;
; Read_Reg_Num_2[0] ; Read_Data_2[7]  ; 10.907 ; 10.907 ; 10.907 ; 10.907 ;
; Read_Reg_Num_2[0] ; Read_Data_2[8]  ; 11.352 ; 11.352 ; 11.352 ; 11.352 ;
; Read_Reg_Num_2[0] ; Read_Data_2[9]  ; 11.777 ; 11.777 ; 11.777 ; 11.777 ;
; Read_Reg_Num_2[0] ; Read_Data_2[10] ; 12.738 ; 12.738 ; 12.738 ; 12.738 ;
; Read_Reg_Num_2[0] ; Read_Data_2[11] ; 13.835 ; 13.835 ; 13.835 ; 13.835 ;
; Read_Reg_Num_2[0] ; Read_Data_2[12] ; 11.699 ; 11.699 ; 11.699 ; 11.699 ;
; Read_Reg_Num_2[0] ; Read_Data_2[13] ; 12.783 ; 12.783 ; 12.783 ; 12.783 ;
; Read_Reg_Num_2[0] ; Read_Data_2[14] ; 11.586 ; 11.586 ; 11.586 ; 11.586 ;
; Read_Reg_Num_2[0] ; Read_Data_2[15] ; 11.380 ; 11.380 ; 11.380 ; 11.380 ;
; Read_Reg_Num_2[0] ; Read_Data_2[16] ; 12.877 ; 12.877 ; 12.877 ; 12.877 ;
; Read_Reg_Num_2[0] ; Read_Data_2[17] ; 12.948 ; 12.948 ; 12.948 ; 12.948 ;
; Read_Reg_Num_2[0] ; Read_Data_2[18] ; 12.361 ; 12.361 ; 12.361 ; 12.361 ;
; Read_Reg_Num_2[0] ; Read_Data_2[19] ; 12.868 ; 12.868 ; 12.868 ; 12.868 ;
; Read_Reg_Num_2[0] ; Read_Data_2[20] ; 11.953 ; 11.953 ; 11.953 ; 11.953 ;
; Read_Reg_Num_2[0] ; Read_Data_2[21] ; 12.725 ; 12.725 ; 12.725 ; 12.725 ;
; Read_Reg_Num_2[0] ; Read_Data_2[22] ; 11.701 ; 11.701 ; 11.701 ; 11.701 ;
; Read_Reg_Num_2[0] ; Read_Data_2[23] ; 12.337 ; 12.337 ; 12.337 ; 12.337 ;
; Read_Reg_Num_2[0] ; Read_Data_2[24] ; 11.789 ; 11.789 ; 11.789 ; 11.789 ;
; Read_Reg_Num_2[0] ; Read_Data_2[25] ; 12.388 ; 12.388 ; 12.388 ; 12.388 ;
; Read_Reg_Num_2[0] ; Read_Data_2[26] ; 11.924 ; 11.924 ; 11.924 ; 11.924 ;
; Read_Reg_Num_2[0] ; Read_Data_2[27] ; 12.181 ; 12.181 ; 12.181 ; 12.181 ;
; Read_Reg_Num_2[0] ; Read_Data_2[28] ; 12.220 ; 12.220 ; 12.220 ; 12.220 ;
; Read_Reg_Num_2[0] ; Read_Data_2[29] ; 12.164 ; 12.164 ; 12.164 ; 12.164 ;
; Read_Reg_Num_2[0] ; Read_Data_2[30] ; 12.759 ; 12.759 ; 12.759 ; 12.759 ;
; Read_Reg_Num_2[0] ; Read_Data_2[31] ; 12.564 ; 12.564 ; 12.564 ; 12.564 ;
; Read_Reg_Num_2[1] ; Read_Data_2[0]  ; 12.225 ; 12.225 ; 12.225 ; 12.225 ;
; Read_Reg_Num_2[1] ; Read_Data_2[1]  ; 12.867 ; 12.867 ; 12.867 ; 12.867 ;
; Read_Reg_Num_2[1] ; Read_Data_2[2]  ; 12.106 ; 12.106 ; 12.106 ; 12.106 ;
; Read_Reg_Num_2[1] ; Read_Data_2[3]  ; 12.686 ; 12.686 ; 12.686 ; 12.686 ;
; Read_Reg_Num_2[1] ; Read_Data_2[4]  ; 12.252 ; 12.252 ; 12.252 ; 12.252 ;
; Read_Reg_Num_2[1] ; Read_Data_2[5]  ; 11.310 ; 11.310 ; 11.310 ; 11.310 ;
; Read_Reg_Num_2[1] ; Read_Data_2[6]  ; 13.376 ; 13.376 ; 13.376 ; 13.376 ;
; Read_Reg_Num_2[1] ; Read_Data_2[7]  ; 12.617 ; 12.617 ; 12.617 ; 12.617 ;
; Read_Reg_Num_2[1] ; Read_Data_2[8]  ; 12.841 ; 12.841 ; 12.841 ; 12.841 ;
; Read_Reg_Num_2[1] ; Read_Data_2[9]  ; 12.387 ; 12.387 ; 12.387 ; 12.387 ;
; Read_Reg_Num_2[1] ; Read_Data_2[10] ; 12.699 ; 12.699 ; 12.699 ; 12.699 ;
; Read_Reg_Num_2[1] ; Read_Data_2[11] ; 13.030 ; 13.030 ; 13.030 ; 13.030 ;
; Read_Reg_Num_2[1] ; Read_Data_2[12] ; 11.721 ; 11.721 ; 11.721 ; 11.721 ;
; Read_Reg_Num_2[1] ; Read_Data_2[13] ; 12.421 ; 12.421 ; 12.421 ; 12.421 ;
; Read_Reg_Num_2[1] ; Read_Data_2[14] ; 12.293 ; 12.558 ; 12.558 ; 12.293 ;
; Read_Reg_Num_2[1] ; Read_Data_2[15] ; 12.206 ; 12.206 ; 12.206 ; 12.206 ;
; Read_Reg_Num_2[1] ; Read_Data_2[16] ; 12.234 ; 12.234 ; 12.234 ; 12.234 ;
; Read_Reg_Num_2[1] ; Read_Data_2[17] ; 11.843 ; 11.843 ; 11.843 ; 11.843 ;
; Read_Reg_Num_2[1] ; Read_Data_2[18] ; 12.201 ; 12.201 ; 12.201 ; 12.201 ;
; Read_Reg_Num_2[1] ; Read_Data_2[19] ; 12.247 ; 12.247 ; 12.247 ; 12.247 ;
; Read_Reg_Num_2[1] ; Read_Data_2[20] ; 12.280 ; 12.280 ; 12.280 ; 12.280 ;
; Read_Reg_Num_2[1] ; Read_Data_2[21] ; 11.751 ; 11.751 ; 11.751 ; 11.751 ;
; Read_Reg_Num_2[1] ; Read_Data_2[22] ; 12.786 ; 12.786 ; 12.786 ; 12.786 ;
; Read_Reg_Num_2[1] ; Read_Data_2[23] ; 12.262 ; 12.262 ; 12.262 ; 12.262 ;
; Read_Reg_Num_2[1] ; Read_Data_2[24] ; 11.731 ; 11.731 ; 11.731 ; 11.731 ;
; Read_Reg_Num_2[1] ; Read_Data_2[25] ; 12.083 ; 12.083 ; 12.083 ; 12.083 ;
; Read_Reg_Num_2[1] ; Read_Data_2[26] ; 12.034 ; 12.034 ; 12.034 ; 12.034 ;
; Read_Reg_Num_2[1] ; Read_Data_2[27] ; 11.980 ; 11.980 ; 11.980 ; 11.980 ;
; Read_Reg_Num_2[1] ; Read_Data_2[28] ; 12.407 ; 12.407 ; 12.407 ; 12.407 ;
; Read_Reg_Num_2[1] ; Read_Data_2[29] ; 12.087 ; 12.087 ; 12.087 ; 12.087 ;
; Read_Reg_Num_2[1] ; Read_Data_2[30] ; 11.756 ; 11.800 ; 11.800 ; 11.756 ;
; Read_Reg_Num_2[1] ; Read_Data_2[31] ; 12.462 ; 12.512 ; 12.512 ; 12.462 ;
; Read_Reg_Num_2[2] ; Read_Data_2[0]  ; 12.354 ; 12.384 ; 12.384 ; 12.354 ;
; Read_Reg_Num_2[2] ; Read_Data_2[1]  ; 12.209 ; 12.209 ; 12.209 ; 12.209 ;
; Read_Reg_Num_2[2] ; Read_Data_2[2]  ; 12.923 ; 11.635 ; 11.635 ; 12.923 ;
; Read_Reg_Num_2[2] ; Read_Data_2[3]  ; 12.085 ; 12.085 ; 12.085 ; 12.085 ;
; Read_Reg_Num_2[2] ; Read_Data_2[4]  ; 12.853 ; 12.632 ; 12.632 ; 12.853 ;
; Read_Reg_Num_2[2] ; Read_Data_2[5]  ; 12.968 ; 12.430 ; 12.430 ; 12.968 ;
; Read_Reg_Num_2[2] ; Read_Data_2[6]  ; 12.759 ; 12.759 ; 12.759 ; 12.759 ;
; Read_Reg_Num_2[2] ; Read_Data_2[7]  ; 11.774 ; 11.895 ; 11.895 ; 11.774 ;
; Read_Reg_Num_2[2] ; Read_Data_2[8]  ; 12.833 ; 12.617 ; 12.617 ; 12.833 ;
; Read_Reg_Num_2[2] ; Read_Data_2[9]  ; 11.653 ; 11.653 ; 11.653 ; 11.653 ;
; Read_Reg_Num_2[2] ; Read_Data_2[10] ; 12.853 ; 12.658 ; 12.658 ; 12.853 ;
; Read_Reg_Num_2[2] ; Read_Data_2[11] ; 13.555 ; 13.464 ; 13.464 ; 13.555 ;
; Read_Reg_Num_2[2] ; Read_Data_2[12] ; 12.221 ; 12.332 ; 12.332 ; 12.221 ;
; Read_Reg_Num_2[2] ; Read_Data_2[13] ; 12.601 ; 12.760 ; 12.760 ; 12.601 ;
; Read_Reg_Num_2[2] ; Read_Data_2[14] ; 12.160 ; 12.005 ; 12.005 ; 12.160 ;
; Read_Reg_Num_2[2] ; Read_Data_2[15] ; 12.367 ; 12.367 ; 12.367 ; 12.367 ;
; Read_Reg_Num_2[2] ; Read_Data_2[16] ; 12.131 ; 11.855 ; 11.855 ; 12.131 ;
; Read_Reg_Num_2[2] ; Read_Data_2[17] ; 12.419 ; 12.337 ; 12.337 ; 12.419 ;
; Read_Reg_Num_2[2] ; Read_Data_2[18] ; 11.752 ; 11.833 ; 11.833 ; 11.752 ;
; Read_Reg_Num_2[2] ; Read_Data_2[19] ; 11.855 ; 12.282 ; 12.282 ; 11.855 ;
; Read_Reg_Num_2[2] ; Read_Data_2[20] ; 12.146 ; 12.146 ; 12.146 ; 12.146 ;
; Read_Reg_Num_2[2] ; Read_Data_2[21] ; 12.734 ; 12.728 ; 12.728 ; 12.734 ;
; Read_Reg_Num_2[2] ; Read_Data_2[22] ; 12.736 ; 13.101 ; 13.101 ; 12.736 ;
; Read_Reg_Num_2[2] ; Read_Data_2[23] ; 12.883 ; 12.937 ; 12.937 ; 12.883 ;
; Read_Reg_Num_2[2] ; Read_Data_2[24] ; 12.229 ; 11.574 ; 11.574 ; 12.229 ;
; Read_Reg_Num_2[2] ; Read_Data_2[25] ; 12.229 ; 12.498 ; 12.498 ; 12.229 ;
; Read_Reg_Num_2[2] ; Read_Data_2[26] ; 12.388 ; 12.388 ; 12.388 ; 12.388 ;
; Read_Reg_Num_2[2] ; Read_Data_2[27] ; 12.506 ; 12.506 ; 12.506 ; 12.506 ;
; Read_Reg_Num_2[2] ; Read_Data_2[28] ; 12.833 ; 12.991 ; 12.991 ; 12.833 ;
; Read_Reg_Num_2[2] ; Read_Data_2[29] ; 13.512 ; 12.777 ; 12.777 ; 13.512 ;
; Read_Reg_Num_2[2] ; Read_Data_2[30] ; 12.111 ; 12.111 ; 12.111 ; 12.111 ;
; Read_Reg_Num_2[2] ; Read_Data_2[31] ; 12.491 ; 12.491 ; 12.491 ; 12.491 ;
; Read_Reg_Num_2[3] ; Read_Data_2[0]  ; 10.612 ; 11.770 ; 11.770 ; 10.612 ;
; Read_Reg_Num_2[3] ; Read_Data_2[1]  ; 11.150 ; 11.838 ; 11.838 ; 11.150 ;
; Read_Reg_Num_2[3] ; Read_Data_2[2]  ; 10.924 ; 11.512 ; 11.512 ; 10.924 ;
; Read_Reg_Num_2[3] ; Read_Data_2[3]  ; 11.292 ; 12.274 ; 12.274 ; 11.292 ;
; Read_Reg_Num_2[3] ; Read_Data_2[4]  ; 10.621 ; 12.466 ; 12.466 ; 10.621 ;
; Read_Reg_Num_2[3] ; Read_Data_2[5]  ; 10.571 ; 11.660 ; 11.660 ; 10.571 ;
; Read_Reg_Num_2[3] ; Read_Data_2[6]  ; 11.417 ; 12.421 ; 12.421 ; 11.417 ;
; Read_Reg_Num_2[3] ; Read_Data_2[7]  ; 11.188 ; 11.741 ; 11.741 ; 11.188 ;
; Read_Reg_Num_2[3] ; Read_Data_2[8]  ; 10.818 ; 12.146 ; 12.146 ; 10.818 ;
; Read_Reg_Num_2[3] ; Read_Data_2[9]  ; 11.539 ; 11.887 ; 11.887 ; 11.539 ;
; Read_Reg_Num_2[3] ; Read_Data_2[10] ; 11.458 ; 12.535 ; 12.535 ; 11.458 ;
; Read_Reg_Num_2[3] ; Read_Data_2[11] ; 12.336 ; 12.987 ; 12.987 ; 12.336 ;
; Read_Reg_Num_2[3] ; Read_Data_2[12] ; 10.580 ; 11.531 ; 11.531 ; 10.580 ;
; Read_Reg_Num_2[3] ; Read_Data_2[13] ; 11.909 ; 11.671 ; 11.671 ; 11.909 ;
; Read_Reg_Num_2[3] ; Read_Data_2[14] ; 11.701 ; 12.844 ; 12.844 ; 11.701 ;
; Read_Reg_Num_2[3] ; Read_Data_2[15] ; 11.735 ; 11.294 ; 11.294 ; 11.735 ;
; Read_Reg_Num_2[3] ; Read_Data_2[16] ; 11.703 ; 12.669 ; 12.669 ; 11.703 ;
; Read_Reg_Num_2[3] ; Read_Data_2[17] ; 11.278 ; 11.109 ; 11.109 ; 11.278 ;
; Read_Reg_Num_2[3] ; Read_Data_2[18] ; 11.642 ; 12.065 ; 12.065 ; 11.642 ;
; Read_Reg_Num_2[3] ; Read_Data_2[19] ; 11.898 ; 12.730 ; 12.730 ; 11.898 ;
; Read_Reg_Num_2[3] ; Read_Data_2[20] ; 11.317 ; 11.825 ; 11.825 ; 11.317 ;
; Read_Reg_Num_2[3] ; Read_Data_2[21] ; 11.510 ; 12.448 ; 12.448 ; 11.510 ;
; Read_Reg_Num_2[3] ; Read_Data_2[22] ; 11.594 ; 12.083 ; 12.083 ; 11.594 ;
; Read_Reg_Num_2[3] ; Read_Data_2[23] ; 11.330 ; 12.356 ; 12.356 ; 11.330 ;
; Read_Reg_Num_2[3] ; Read_Data_2[24] ; 11.012 ; 11.451 ; 11.451 ; 11.012 ;
; Read_Reg_Num_2[3] ; Read_Data_2[25] ; 11.644 ; 11.408 ; 11.408 ; 11.644 ;
; Read_Reg_Num_2[3] ; Read_Data_2[26] ; 10.564 ; 12.015 ; 12.015 ; 10.564 ;
; Read_Reg_Num_2[3] ; Read_Data_2[27] ; 11.211 ; 12.123 ; 12.123 ; 11.211 ;
; Read_Reg_Num_2[3] ; Read_Data_2[28] ; 11.209 ; 12.272 ; 12.272 ; 11.209 ;
; Read_Reg_Num_2[3] ; Read_Data_2[29] ; 11.519 ; 12.317 ; 12.317 ; 11.519 ;
; Read_Reg_Num_2[3] ; Read_Data_2[30] ; 11.448 ; 11.698 ; 11.698 ; 11.448 ;
; Read_Reg_Num_2[3] ; Read_Data_2[31] ; 11.456 ; 12.107 ; 12.107 ; 11.456 ;
; Read_Reg_Num_2[4] ; Read_Data_2[0]  ; 11.717 ; 10.930 ; 10.930 ; 11.717 ;
; Read_Reg_Num_2[4] ; Read_Data_2[1]  ; 11.896 ; 11.196 ; 11.196 ; 11.896 ;
; Read_Reg_Num_2[4] ; Read_Data_2[2]  ; 11.560 ; 11.243 ; 11.243 ; 11.560 ;
; Read_Reg_Num_2[4] ; Read_Data_2[3]  ; 11.380 ; 11.239 ; 11.239 ; 11.380 ;
; Read_Reg_Num_2[4] ; Read_Data_2[4]  ; 11.733 ; 10.952 ; 10.952 ; 11.733 ;
; Read_Reg_Num_2[4] ; Read_Data_2[5]  ; 10.659 ; 10.592 ; 10.592 ; 10.659 ;
; Read_Reg_Num_2[4] ; Read_Data_2[6]  ; 11.731 ; 11.317 ; 11.317 ; 11.731 ;
; Read_Reg_Num_2[4] ; Read_Data_2[7]  ; 11.404 ; 11.091 ; 11.091 ; 11.404 ;
; Read_Reg_Num_2[4] ; Read_Data_2[8]  ; 10.906 ; 10.844 ; 10.844 ; 10.906 ;
; Read_Reg_Num_2[4] ; Read_Data_2[9]  ; 12.289 ; 11.241 ; 11.241 ; 12.289 ;
; Read_Reg_Num_2[4] ; Read_Data_2[10] ; 11.546 ; 12.078 ; 12.078 ; 11.546 ;
; Read_Reg_Num_2[4] ; Read_Data_2[11] ; 13.232 ; 12.043 ; 12.043 ; 13.232 ;
; Read_Reg_Num_2[4] ; Read_Data_2[12] ; 10.668 ; 10.611 ; 10.611 ; 10.668 ;
; Read_Reg_Num_2[4] ; Read_Data_2[13] ; 11.997 ; 11.733 ; 11.733 ; 11.997 ;
; Read_Reg_Num_2[4] ; Read_Data_2[14] ; 11.789 ; 12.219 ; 12.219 ; 11.789 ;
; Read_Reg_Num_2[4] ; Read_Data_2[15] ; 11.823 ; 11.734 ; 11.734 ; 11.823 ;
; Read_Reg_Num_2[4] ; Read_Data_2[16] ; 11.791 ; 11.592 ; 11.592 ; 11.791 ;
; Read_Reg_Num_2[4] ; Read_Data_2[17] ; 12.316 ; 11.370 ; 11.370 ; 12.316 ;
; Read_Reg_Num_2[4] ; Read_Data_2[18] ; 11.730 ; 11.424 ; 11.424 ; 11.730 ;
; Read_Reg_Num_2[4] ; Read_Data_2[19] ; 11.986 ; 11.650 ; 11.650 ; 11.986 ;
; Read_Reg_Num_2[4] ; Read_Data_2[20] ; 11.736 ; 10.860 ; 10.860 ; 11.736 ;
; Read_Reg_Num_2[4] ; Read_Data_2[21] ; 12.043 ; 11.737 ; 11.737 ; 12.043 ;
; Read_Reg_Num_2[4] ; Read_Data_2[22] ; 12.049 ; 11.436 ; 11.436 ; 12.049 ;
; Read_Reg_Num_2[4] ; Read_Data_2[23] ; 12.043 ; 11.391 ; 11.391 ; 12.043 ;
; Read_Reg_Num_2[4] ; Read_Data_2[24] ; 11.553 ; 11.073 ; 11.073 ; 11.553 ;
; Read_Reg_Num_2[4] ; Read_Data_2[25] ; 12.049 ; 11.736 ; 11.736 ; 12.049 ;
; Read_Reg_Num_2[4] ; Read_Data_2[26] ; 10.652 ; 11.092 ; 11.092 ; 10.652 ;
; Read_Reg_Num_2[4] ; Read_Data_2[27] ; 11.299 ; 11.114 ; 11.114 ; 11.299 ;
; Read_Reg_Num_2[4] ; Read_Data_2[28] ; 11.297 ; 11.158 ; 11.158 ; 11.297 ;
; Read_Reg_Num_2[4] ; Read_Data_2[29] ; 11.728 ; 11.425 ; 11.425 ; 11.728 ;
; Read_Reg_Num_2[4] ; Read_Data_2[30] ; 12.286 ; 11.539 ; 11.539 ; 12.286 ;
; Read_Reg_Num_2[4] ; Read_Data_2[31] ; 11.544 ; 11.385 ; 11.385 ; 11.544 ;
+-------------------+-----------------+--------+--------+--------+--------+


+-------------------------------+
; Fast Model Setup Summary      ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clock ; 0.665 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clock ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; Clock ; -1.380 ; -993.380              ;
+-------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Clock'                                                                                                                                                                                           ;
+-------+-------------------------------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                         ; To Node                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.665 ; lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
+-------+-------------------------------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Clock'                                                                                                                                                                                            ;
+-------+-------------------------------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                         ; To Node                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
+-------+-------------------------------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clock'                                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Clock ; Rise       ; Clock                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[25] ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; Clear             ; Clock      ; 4.783 ; 4.783 ; Rise       ; Clock           ;
; Reg_Write         ; Clock      ; 4.509 ; 4.509 ; Rise       ; Clock           ;
; Write_Data[*]     ; Clock      ; 3.001 ; 3.001 ; Rise       ; Clock           ;
;  Write_Data[0]    ; Clock      ; 2.607 ; 2.607 ; Rise       ; Clock           ;
;  Write_Data[1]    ; Clock      ; 2.554 ; 2.554 ; Rise       ; Clock           ;
;  Write_Data[2]    ; Clock      ; 2.581 ; 2.581 ; Rise       ; Clock           ;
;  Write_Data[3]    ; Clock      ; 2.861 ; 2.861 ; Rise       ; Clock           ;
;  Write_Data[4]    ; Clock      ; 2.502 ; 2.502 ; Rise       ; Clock           ;
;  Write_Data[5]    ; Clock      ; 3.001 ; 3.001 ; Rise       ; Clock           ;
;  Write_Data[6]    ; Clock      ; 2.412 ; 2.412 ; Rise       ; Clock           ;
;  Write_Data[7]    ; Clock      ; 2.732 ; 2.732 ; Rise       ; Clock           ;
;  Write_Data[8]    ; Clock      ; 2.723 ; 2.723 ; Rise       ; Clock           ;
;  Write_Data[9]    ; Clock      ; 2.438 ; 2.438 ; Rise       ; Clock           ;
;  Write_Data[10]   ; Clock      ; 2.563 ; 2.563 ; Rise       ; Clock           ;
;  Write_Data[11]   ; Clock      ; 2.637 ; 2.637 ; Rise       ; Clock           ;
;  Write_Data[12]   ; Clock      ; 2.797 ; 2.797 ; Rise       ; Clock           ;
;  Write_Data[13]   ; Clock      ; 2.717 ; 2.717 ; Rise       ; Clock           ;
;  Write_Data[14]   ; Clock      ; 2.364 ; 2.364 ; Rise       ; Clock           ;
;  Write_Data[15]   ; Clock      ; 2.696 ; 2.696 ; Rise       ; Clock           ;
;  Write_Data[16]   ; Clock      ; 2.415 ; 2.415 ; Rise       ; Clock           ;
;  Write_Data[17]   ; Clock      ; 2.649 ; 2.649 ; Rise       ; Clock           ;
;  Write_Data[18]   ; Clock      ; 2.267 ; 2.267 ; Rise       ; Clock           ;
;  Write_Data[19]   ; Clock      ; 2.570 ; 2.570 ; Rise       ; Clock           ;
;  Write_Data[20]   ; Clock      ; 2.511 ; 2.511 ; Rise       ; Clock           ;
;  Write_Data[21]   ; Clock      ; 2.660 ; 2.660 ; Rise       ; Clock           ;
;  Write_Data[22]   ; Clock      ; 2.431 ; 2.431 ; Rise       ; Clock           ;
;  Write_Data[23]   ; Clock      ; 2.603 ; 2.603 ; Rise       ; Clock           ;
;  Write_Data[24]   ; Clock      ; 2.423 ; 2.423 ; Rise       ; Clock           ;
;  Write_Data[25]   ; Clock      ; 2.765 ; 2.765 ; Rise       ; Clock           ;
;  Write_Data[26]   ; Clock      ; 2.499 ; 2.499 ; Rise       ; Clock           ;
;  Write_Data[27]   ; Clock      ; 2.726 ; 2.726 ; Rise       ; Clock           ;
;  Write_Data[28]   ; Clock      ; 2.585 ; 2.585 ; Rise       ; Clock           ;
;  Write_Data[29]   ; Clock      ; 2.517 ; 2.517 ; Rise       ; Clock           ;
;  Write_Data[30]   ; Clock      ; 2.569 ; 2.569 ; Rise       ; Clock           ;
;  Write_Data[31]   ; Clock      ; 2.658 ; 2.658 ; Rise       ; Clock           ;
; Write_Reg_Num[*]  ; Clock      ; 4.900 ; 4.900 ; Rise       ; Clock           ;
;  Write_Reg_Num[0] ; Clock      ; 3.983 ; 3.983 ; Rise       ; Clock           ;
;  Write_Reg_Num[1] ; Clock      ; 4.016 ; 4.016 ; Rise       ; Clock           ;
;  Write_Reg_Num[2] ; Clock      ; 3.938 ; 3.938 ; Rise       ; Clock           ;
;  Write_Reg_Num[3] ; Clock      ; 4.607 ; 4.607 ; Rise       ; Clock           ;
;  Write_Reg_Num[4] ; Clock      ; 4.900 ; 4.900 ; Rise       ; Clock           ;
+-------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; Clear             ; Clock      ; -1.980 ; -1.980 ; Rise       ; Clock           ;
; Reg_Write         ; Clock      ; -2.943 ; -2.943 ; Rise       ; Clock           ;
; Write_Data[*]     ; Clock      ; -1.836 ; -1.836 ; Rise       ; Clock           ;
;  Write_Data[0]    ; Clock      ; -1.836 ; -1.836 ; Rise       ; Clock           ;
;  Write_Data[1]    ; Clock      ; -2.074 ; -2.074 ; Rise       ; Clock           ;
;  Write_Data[2]    ; Clock      ; -2.028 ; -2.028 ; Rise       ; Clock           ;
;  Write_Data[3]    ; Clock      ; -1.868 ; -1.868 ; Rise       ; Clock           ;
;  Write_Data[4]    ; Clock      ; -1.841 ; -1.841 ; Rise       ; Clock           ;
;  Write_Data[5]    ; Clock      ; -2.040 ; -2.040 ; Rise       ; Clock           ;
;  Write_Data[6]    ; Clock      ; -2.042 ; -2.042 ; Rise       ; Clock           ;
;  Write_Data[7]    ; Clock      ; -2.042 ; -2.042 ; Rise       ; Clock           ;
;  Write_Data[8]    ; Clock      ; -2.087 ; -2.087 ; Rise       ; Clock           ;
;  Write_Data[9]    ; Clock      ; -1.934 ; -1.934 ; Rise       ; Clock           ;
;  Write_Data[10]   ; Clock      ; -1.884 ; -1.884 ; Rise       ; Clock           ;
;  Write_Data[11]   ; Clock      ; -2.021 ; -2.021 ; Rise       ; Clock           ;
;  Write_Data[12]   ; Clock      ; -2.121 ; -2.121 ; Rise       ; Clock           ;
;  Write_Data[13]   ; Clock      ; -2.026 ; -2.026 ; Rise       ; Clock           ;
;  Write_Data[14]   ; Clock      ; -2.009 ; -2.009 ; Rise       ; Clock           ;
;  Write_Data[15]   ; Clock      ; -1.957 ; -1.957 ; Rise       ; Clock           ;
;  Write_Data[16]   ; Clock      ; -2.139 ; -2.139 ; Rise       ; Clock           ;
;  Write_Data[17]   ; Clock      ; -1.972 ; -1.972 ; Rise       ; Clock           ;
;  Write_Data[18]   ; Clock      ; -1.972 ; -1.972 ; Rise       ; Clock           ;
;  Write_Data[19]   ; Clock      ; -1.894 ; -1.894 ; Rise       ; Clock           ;
;  Write_Data[20]   ; Clock      ; -1.873 ; -1.873 ; Rise       ; Clock           ;
;  Write_Data[21]   ; Clock      ; -1.849 ; -1.849 ; Rise       ; Clock           ;
;  Write_Data[22]   ; Clock      ; -2.017 ; -2.017 ; Rise       ; Clock           ;
;  Write_Data[23]   ; Clock      ; -2.043 ; -2.043 ; Rise       ; Clock           ;
;  Write_Data[24]   ; Clock      ; -2.057 ; -2.057 ; Rise       ; Clock           ;
;  Write_Data[25]   ; Clock      ; -2.269 ; -2.269 ; Rise       ; Clock           ;
;  Write_Data[26]   ; Clock      ; -2.141 ; -2.141 ; Rise       ; Clock           ;
;  Write_Data[27]   ; Clock      ; -2.333 ; -2.333 ; Rise       ; Clock           ;
;  Write_Data[28]   ; Clock      ; -2.040 ; -2.040 ; Rise       ; Clock           ;
;  Write_Data[29]   ; Clock      ; -1.880 ; -1.880 ; Rise       ; Clock           ;
;  Write_Data[30]   ; Clock      ; -2.065 ; -2.065 ; Rise       ; Clock           ;
;  Write_Data[31]   ; Clock      ; -2.210 ; -2.210 ; Rise       ; Clock           ;
; Write_Reg_Num[*]  ; Clock      ; -2.271 ; -2.271 ; Rise       ; Clock           ;
;  Write_Reg_Num[0] ; Clock      ; -2.337 ; -2.337 ; Rise       ; Clock           ;
;  Write_Reg_Num[1] ; Clock      ; -2.493 ; -2.493 ; Rise       ; Clock           ;
;  Write_Reg_Num[2] ; Clock      ; -2.271 ; -2.271 ; Rise       ; Clock           ;
;  Write_Reg_Num[3] ; Clock      ; -3.042 ; -3.042 ; Rise       ; Clock           ;
;  Write_Reg_Num[4] ; Clock      ; -3.330 ; -3.330 ; Rise       ; Clock           ;
+-------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; Read_Data_1[*]   ; Clock      ; 5.946 ; 5.946 ; Rise       ; Clock           ;
;  Read_Data_1[0]  ; Clock      ; 5.184 ; 5.184 ; Rise       ; Clock           ;
;  Read_Data_1[1]  ; Clock      ; 5.561 ; 5.561 ; Rise       ; Clock           ;
;  Read_Data_1[2]  ; Clock      ; 5.401 ; 5.401 ; Rise       ; Clock           ;
;  Read_Data_1[3]  ; Clock      ; 5.717 ; 5.717 ; Rise       ; Clock           ;
;  Read_Data_1[4]  ; Clock      ; 5.543 ; 5.543 ; Rise       ; Clock           ;
;  Read_Data_1[5]  ; Clock      ; 5.449 ; 5.449 ; Rise       ; Clock           ;
;  Read_Data_1[6]  ; Clock      ; 5.303 ; 5.303 ; Rise       ; Clock           ;
;  Read_Data_1[7]  ; Clock      ; 5.079 ; 5.079 ; Rise       ; Clock           ;
;  Read_Data_1[8]  ; Clock      ; 5.651 ; 5.651 ; Rise       ; Clock           ;
;  Read_Data_1[9]  ; Clock      ; 5.067 ; 5.067 ; Rise       ; Clock           ;
;  Read_Data_1[10] ; Clock      ; 5.004 ; 5.004 ; Rise       ; Clock           ;
;  Read_Data_1[11] ; Clock      ; 5.122 ; 5.122 ; Rise       ; Clock           ;
;  Read_Data_1[12] ; Clock      ; 5.345 ; 5.345 ; Rise       ; Clock           ;
;  Read_Data_1[13] ; Clock      ; 5.743 ; 5.743 ; Rise       ; Clock           ;
;  Read_Data_1[14] ; Clock      ; 5.161 ; 5.161 ; Rise       ; Clock           ;
;  Read_Data_1[15] ; Clock      ; 5.681 ; 5.681 ; Rise       ; Clock           ;
;  Read_Data_1[16] ; Clock      ; 5.282 ; 5.282 ; Rise       ; Clock           ;
;  Read_Data_1[17] ; Clock      ; 4.948 ; 4.948 ; Rise       ; Clock           ;
;  Read_Data_1[18] ; Clock      ; 5.536 ; 5.536 ; Rise       ; Clock           ;
;  Read_Data_1[19] ; Clock      ; 5.208 ; 5.208 ; Rise       ; Clock           ;
;  Read_Data_1[20] ; Clock      ; 5.439 ; 5.439 ; Rise       ; Clock           ;
;  Read_Data_1[21] ; Clock      ; 5.605 ; 5.605 ; Rise       ; Clock           ;
;  Read_Data_1[22] ; Clock      ; 5.482 ; 5.482 ; Rise       ; Clock           ;
;  Read_Data_1[23] ; Clock      ; 5.703 ; 5.703 ; Rise       ; Clock           ;
;  Read_Data_1[24] ; Clock      ; 5.700 ; 5.700 ; Rise       ; Clock           ;
;  Read_Data_1[25] ; Clock      ; 5.946 ; 5.946 ; Rise       ; Clock           ;
;  Read_Data_1[26] ; Clock      ; 5.226 ; 5.226 ; Rise       ; Clock           ;
;  Read_Data_1[27] ; Clock      ; 5.398 ; 5.398 ; Rise       ; Clock           ;
;  Read_Data_1[28] ; Clock      ; 5.496 ; 5.496 ; Rise       ; Clock           ;
;  Read_Data_1[29] ; Clock      ; 5.290 ; 5.290 ; Rise       ; Clock           ;
;  Read_Data_1[30] ; Clock      ; 5.454 ; 5.454 ; Rise       ; Clock           ;
;  Read_Data_1[31] ; Clock      ; 5.291 ; 5.291 ; Rise       ; Clock           ;
; Read_Data_2[*]   ; Clock      ; 5.665 ; 5.665 ; Rise       ; Clock           ;
;  Read_Data_2[0]  ; Clock      ; 5.190 ; 5.190 ; Rise       ; Clock           ;
;  Read_Data_2[1]  ; Clock      ; 5.301 ; 5.301 ; Rise       ; Clock           ;
;  Read_Data_2[2]  ; Clock      ; 5.589 ; 5.589 ; Rise       ; Clock           ;
;  Read_Data_2[3]  ; Clock      ; 5.565 ; 5.565 ; Rise       ; Clock           ;
;  Read_Data_2[4]  ; Clock      ; 5.639 ; 5.639 ; Rise       ; Clock           ;
;  Read_Data_2[5]  ; Clock      ; 5.385 ; 5.385 ; Rise       ; Clock           ;
;  Read_Data_2[6]  ; Clock      ; 5.418 ; 5.418 ; Rise       ; Clock           ;
;  Read_Data_2[7]  ; Clock      ; 5.153 ; 5.153 ; Rise       ; Clock           ;
;  Read_Data_2[8]  ; Clock      ; 5.504 ; 5.504 ; Rise       ; Clock           ;
;  Read_Data_2[9]  ; Clock      ; 5.255 ; 5.255 ; Rise       ; Clock           ;
;  Read_Data_2[10] ; Clock      ; 5.392 ; 5.392 ; Rise       ; Clock           ;
;  Read_Data_2[11] ; Clock      ; 5.527 ; 5.527 ; Rise       ; Clock           ;
;  Read_Data_2[12] ; Clock      ; 5.286 ; 5.286 ; Rise       ; Clock           ;
;  Read_Data_2[13] ; Clock      ; 5.448 ; 5.448 ; Rise       ; Clock           ;
;  Read_Data_2[14] ; Clock      ; 5.490 ; 5.490 ; Rise       ; Clock           ;
;  Read_Data_2[15] ; Clock      ; 5.319 ; 5.319 ; Rise       ; Clock           ;
;  Read_Data_2[16] ; Clock      ; 5.296 ; 5.296 ; Rise       ; Clock           ;
;  Read_Data_2[17] ; Clock      ; 5.088 ; 5.088 ; Rise       ; Clock           ;
;  Read_Data_2[18] ; Clock      ; 5.420 ; 5.420 ; Rise       ; Clock           ;
;  Read_Data_2[19] ; Clock      ; 5.213 ; 5.213 ; Rise       ; Clock           ;
;  Read_Data_2[20] ; Clock      ; 5.180 ; 5.180 ; Rise       ; Clock           ;
;  Read_Data_2[21] ; Clock      ; 5.252 ; 5.252 ; Rise       ; Clock           ;
;  Read_Data_2[22] ; Clock      ; 5.665 ; 5.665 ; Rise       ; Clock           ;
;  Read_Data_2[23] ; Clock      ; 5.545 ; 5.545 ; Rise       ; Clock           ;
;  Read_Data_2[24] ; Clock      ; 5.495 ; 5.495 ; Rise       ; Clock           ;
;  Read_Data_2[25] ; Clock      ; 5.320 ; 5.320 ; Rise       ; Clock           ;
;  Read_Data_2[26] ; Clock      ; 5.334 ; 5.334 ; Rise       ; Clock           ;
;  Read_Data_2[27] ; Clock      ; 5.063 ; 5.063 ; Rise       ; Clock           ;
;  Read_Data_2[28] ; Clock      ; 5.557 ; 5.557 ; Rise       ; Clock           ;
;  Read_Data_2[29] ; Clock      ; 5.583 ; 5.583 ; Rise       ; Clock           ;
;  Read_Data_2[30] ; Clock      ; 5.349 ; 5.349 ; Rise       ; Clock           ;
;  Read_Data_2[31] ; Clock      ; 5.419 ; 5.419 ; Rise       ; Clock           ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; Read_Data_1[*]   ; Clock      ; 4.040 ; 4.040 ; Rise       ; Clock           ;
;  Read_Data_1[0]  ; Clock      ; 4.415 ; 4.415 ; Rise       ; Clock           ;
;  Read_Data_1[1]  ; Clock      ; 4.856 ; 4.856 ; Rise       ; Clock           ;
;  Read_Data_1[2]  ; Clock      ; 4.717 ; 4.717 ; Rise       ; Clock           ;
;  Read_Data_1[3]  ; Clock      ; 4.201 ; 4.201 ; Rise       ; Clock           ;
;  Read_Data_1[4]  ; Clock      ; 4.584 ; 4.584 ; Rise       ; Clock           ;
;  Read_Data_1[5]  ; Clock      ; 4.494 ; 4.494 ; Rise       ; Clock           ;
;  Read_Data_1[6]  ; Clock      ; 4.410 ; 4.410 ; Rise       ; Clock           ;
;  Read_Data_1[7]  ; Clock      ; 4.415 ; 4.415 ; Rise       ; Clock           ;
;  Read_Data_1[8]  ; Clock      ; 4.343 ; 4.343 ; Rise       ; Clock           ;
;  Read_Data_1[9]  ; Clock      ; 4.209 ; 4.209 ; Rise       ; Clock           ;
;  Read_Data_1[10] ; Clock      ; 4.208 ; 4.208 ; Rise       ; Clock           ;
;  Read_Data_1[11] ; Clock      ; 4.476 ; 4.476 ; Rise       ; Clock           ;
;  Read_Data_1[12] ; Clock      ; 4.742 ; 4.742 ; Rise       ; Clock           ;
;  Read_Data_1[13] ; Clock      ; 4.912 ; 4.912 ; Rise       ; Clock           ;
;  Read_Data_1[14] ; Clock      ; 4.494 ; 4.494 ; Rise       ; Clock           ;
;  Read_Data_1[15] ; Clock      ; 4.614 ; 4.614 ; Rise       ; Clock           ;
;  Read_Data_1[16] ; Clock      ; 4.508 ; 4.508 ; Rise       ; Clock           ;
;  Read_Data_1[17] ; Clock      ; 4.213 ; 4.213 ; Rise       ; Clock           ;
;  Read_Data_1[18] ; Clock      ; 4.515 ; 4.515 ; Rise       ; Clock           ;
;  Read_Data_1[19] ; Clock      ; 4.260 ; 4.260 ; Rise       ; Clock           ;
;  Read_Data_1[20] ; Clock      ; 4.040 ; 4.040 ; Rise       ; Clock           ;
;  Read_Data_1[21] ; Clock      ; 4.747 ; 4.747 ; Rise       ; Clock           ;
;  Read_Data_1[22] ; Clock      ; 4.239 ; 4.239 ; Rise       ; Clock           ;
;  Read_Data_1[23] ; Clock      ; 4.734 ; 4.734 ; Rise       ; Clock           ;
;  Read_Data_1[24] ; Clock      ; 4.281 ; 4.281 ; Rise       ; Clock           ;
;  Read_Data_1[25] ; Clock      ; 4.714 ; 4.714 ; Rise       ; Clock           ;
;  Read_Data_1[26] ; Clock      ; 4.465 ; 4.465 ; Rise       ; Clock           ;
;  Read_Data_1[27] ; Clock      ; 4.458 ; 4.458 ; Rise       ; Clock           ;
;  Read_Data_1[28] ; Clock      ; 4.396 ; 4.396 ; Rise       ; Clock           ;
;  Read_Data_1[29] ; Clock      ; 4.319 ; 4.319 ; Rise       ; Clock           ;
;  Read_Data_1[30] ; Clock      ; 4.714 ; 4.714 ; Rise       ; Clock           ;
;  Read_Data_1[31] ; Clock      ; 4.225 ; 4.225 ; Rise       ; Clock           ;
; Read_Data_2[*]   ; Clock      ; 3.991 ; 3.991 ; Rise       ; Clock           ;
;  Read_Data_2[0]  ; Clock      ; 4.209 ; 4.209 ; Rise       ; Clock           ;
;  Read_Data_2[1]  ; Clock      ; 4.363 ; 4.363 ; Rise       ; Clock           ;
;  Read_Data_2[2]  ; Clock      ; 4.303 ; 4.303 ; Rise       ; Clock           ;
;  Read_Data_2[3]  ; Clock      ; 4.291 ; 4.291 ; Rise       ; Clock           ;
;  Read_Data_2[4]  ; Clock      ; 4.321 ; 4.321 ; Rise       ; Clock           ;
;  Read_Data_2[5]  ; Clock      ; 4.179 ; 4.179 ; Rise       ; Clock           ;
;  Read_Data_2[6]  ; Clock      ; 4.499 ; 4.499 ; Rise       ; Clock           ;
;  Read_Data_2[7]  ; Clock      ; 3.991 ; 3.991 ; Rise       ; Clock           ;
;  Read_Data_2[8]  ; Clock      ; 4.313 ; 4.313 ; Rise       ; Clock           ;
;  Read_Data_2[9]  ; Clock      ; 4.256 ; 4.256 ; Rise       ; Clock           ;
;  Read_Data_2[10] ; Clock      ; 4.517 ; 4.517 ; Rise       ; Clock           ;
;  Read_Data_2[11] ; Clock      ; 4.710 ; 4.710 ; Rise       ; Clock           ;
;  Read_Data_2[12] ; Clock      ; 4.162 ; 4.162 ; Rise       ; Clock           ;
;  Read_Data_2[13] ; Clock      ; 4.309 ; 4.309 ; Rise       ; Clock           ;
;  Read_Data_2[14] ; Clock      ; 4.182 ; 4.182 ; Rise       ; Clock           ;
;  Read_Data_2[15] ; Clock      ; 4.189 ; 4.189 ; Rise       ; Clock           ;
;  Read_Data_2[16] ; Clock      ; 4.052 ; 4.052 ; Rise       ; Clock           ;
;  Read_Data_2[17] ; Clock      ; 4.393 ; 4.393 ; Rise       ; Clock           ;
;  Read_Data_2[18] ; Clock      ; 4.059 ; 4.059 ; Rise       ; Clock           ;
;  Read_Data_2[19] ; Clock      ; 4.326 ; 4.326 ; Rise       ; Clock           ;
;  Read_Data_2[20] ; Clock      ; 4.047 ; 4.047 ; Rise       ; Clock           ;
;  Read_Data_2[21] ; Clock      ; 4.039 ; 4.039 ; Rise       ; Clock           ;
;  Read_Data_2[22] ; Clock      ; 4.309 ; 4.309 ; Rise       ; Clock           ;
;  Read_Data_2[23] ; Clock      ; 4.465 ; 4.465 ; Rise       ; Clock           ;
;  Read_Data_2[24] ; Clock      ; 4.070 ; 4.070 ; Rise       ; Clock           ;
;  Read_Data_2[25] ; Clock      ; 4.157 ; 4.157 ; Rise       ; Clock           ;
;  Read_Data_2[26] ; Clock      ; 4.313 ; 4.313 ; Rise       ; Clock           ;
;  Read_Data_2[27] ; Clock      ; 4.153 ; 4.153 ; Rise       ; Clock           ;
;  Read_Data_2[28] ; Clock      ; 4.478 ; 4.478 ; Rise       ; Clock           ;
;  Read_Data_2[29] ; Clock      ; 4.555 ; 4.555 ; Rise       ; Clock           ;
;  Read_Data_2[30] ; Clock      ; 4.295 ; 4.295 ; Rise       ; Clock           ;
;  Read_Data_2[31] ; Clock      ; 4.312 ; 4.312 ; Rise       ; Clock           ;
+------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------+
; Propagation Delay                                                   ;
+-------------------+-----------------+-------+-------+-------+-------+
; Input Port        ; Output Port     ; RR    ; RF    ; FR    ; FF    ;
+-------------------+-----------------+-------+-------+-------+-------+
; Read_Reg_Num_1[0] ; Read_Data_1[0]  ; 7.780 ; 7.978 ; 7.978 ; 7.780 ;
; Read_Reg_Num_1[0] ; Read_Data_1[1]  ; 8.238 ; 8.296 ; 8.296 ; 8.238 ;
; Read_Reg_Num_1[0] ; Read_Data_1[2]  ; 8.149 ; 8.107 ; 8.107 ; 8.149 ;
; Read_Reg_Num_1[0] ; Read_Data_1[3]  ; 8.348 ; 7.830 ; 7.830 ; 8.348 ;
; Read_Reg_Num_1[0] ; Read_Data_1[4]  ; 8.098 ; 7.911 ; 7.911 ; 8.098 ;
; Read_Reg_Num_1[0] ; Read_Data_1[5]  ; 8.059 ; 8.011 ; 8.011 ; 8.059 ;
; Read_Reg_Num_1[0] ; Read_Data_1[6]  ; 8.356 ; 7.984 ; 7.984 ; 8.356 ;
; Read_Reg_Num_1[0] ; Read_Data_1[7]  ; 8.017 ; 8.109 ; 8.109 ; 8.017 ;
; Read_Reg_Num_1[0] ; Read_Data_1[8]  ; 8.095 ; 8.087 ; 8.087 ; 8.095 ;
; Read_Reg_Num_1[0] ; Read_Data_1[9]  ; 8.003 ; 7.763 ; 7.763 ; 8.003 ;
; Read_Reg_Num_1[0] ; Read_Data_1[10] ; 7.570 ; 7.846 ; 7.846 ; 7.570 ;
; Read_Reg_Num_1[0] ; Read_Data_1[11] ; 8.265 ; 7.784 ; 7.784 ; 8.265 ;
; Read_Reg_Num_1[0] ; Read_Data_1[12] ; 8.401 ; 7.875 ; 7.875 ; 8.401 ;
; Read_Reg_Num_1[0] ; Read_Data_1[13] ; 8.294 ; 8.171 ; 8.171 ; 8.294 ;
; Read_Reg_Num_1[0] ; Read_Data_1[14] ; 7.988 ; 7.616 ; 7.616 ; 7.988 ;
; Read_Reg_Num_1[0] ; Read_Data_1[15] ; 7.760 ; 7.783 ; 7.783 ; 7.760 ;
; Read_Reg_Num_1[0] ; Read_Data_1[16] ; 7.761 ; 8.027 ; 8.027 ; 7.761 ;
; Read_Reg_Num_1[0] ; Read_Data_1[17] ; 7.700 ; 7.452 ; 7.452 ; 7.700 ;
; Read_Reg_Num_1[0] ; Read_Data_1[18] ; 8.234 ; 7.823 ; 7.823 ; 8.234 ;
; Read_Reg_Num_1[0] ; Read_Data_1[19] ; 7.560 ; 7.402 ; 7.402 ; 7.560 ;
; Read_Reg_Num_1[0] ; Read_Data_1[20] ; 8.453 ; 8.045 ; 8.045 ; 8.453 ;
; Read_Reg_Num_1[0] ; Read_Data_1[21] ; 8.158 ; 8.056 ; 8.056 ; 8.158 ;
; Read_Reg_Num_1[0] ; Read_Data_1[22] ; 8.521 ; 8.374 ; 8.374 ; 8.521 ;
; Read_Reg_Num_1[0] ; Read_Data_1[23] ; 8.079 ; 8.130 ; 8.130 ; 8.079 ;
; Read_Reg_Num_1[0] ; Read_Data_1[24] ; 8.494 ; 8.354 ; 8.354 ; 8.494 ;
; Read_Reg_Num_1[0] ; Read_Data_1[25] ; 8.185 ; 8.278 ; 8.278 ; 8.185 ;
; Read_Reg_Num_1[0] ; Read_Data_1[26] ; 7.593 ; 7.746 ; 7.746 ; 7.593 ;
; Read_Reg_Num_1[0] ; Read_Data_1[27] ; 7.940 ; 8.109 ; 8.109 ; 7.940 ;
; Read_Reg_Num_1[0] ; Read_Data_1[28] ; 7.986 ; 7.986 ; 7.986 ; 7.986 ;
; Read_Reg_Num_1[0] ; Read_Data_1[29] ; 7.857 ; 7.765 ; 7.765 ; 7.857 ;
; Read_Reg_Num_1[0] ; Read_Data_1[30] ; 8.113 ; 8.285 ; 8.285 ; 8.113 ;
; Read_Reg_Num_1[0] ; Read_Data_1[31] ; 7.823 ; 7.752 ; 7.752 ; 7.823 ;
; Read_Reg_Num_1[1] ; Read_Data_1[0]  ; 7.890 ; 8.355 ; 8.355 ; 7.890 ;
; Read_Reg_Num_1[1] ; Read_Data_1[1]  ; 8.474 ; 8.906 ; 8.906 ; 8.474 ;
; Read_Reg_Num_1[1] ; Read_Data_1[2]  ; 8.257 ; 8.667 ; 8.667 ; 8.257 ;
; Read_Reg_Num_1[1] ; Read_Data_1[3]  ; 8.026 ; 8.347 ; 8.347 ; 8.026 ;
; Read_Reg_Num_1[1] ; Read_Data_1[4]  ; 8.429 ; 8.477 ; 8.477 ; 8.429 ;
; Read_Reg_Num_1[1] ; Read_Data_1[5]  ; 8.295 ; 8.358 ; 8.358 ; 8.295 ;
; Read_Reg_Num_1[1] ; Read_Data_1[6]  ; 8.592 ; 7.987 ; 7.987 ; 8.592 ;
; Read_Reg_Num_1[1] ; Read_Data_1[7]  ; 8.148 ; 8.112 ; 8.112 ; 8.148 ;
; Read_Reg_Num_1[1] ; Read_Data_1[8]  ; 8.193 ; 8.094 ; 8.094 ; 8.193 ;
; Read_Reg_Num_1[1] ; Read_Data_1[9]  ; 8.239 ; 7.766 ; 7.766 ; 8.239 ;
; Read_Reg_Num_1[1] ; Read_Data_1[10] ; 7.994 ; 7.569 ; 7.569 ; 7.994 ;
; Read_Reg_Num_1[1] ; Read_Data_1[11] ; 8.039 ; 8.593 ; 8.593 ; 8.039 ;
; Read_Reg_Num_1[1] ; Read_Data_1[12] ; 8.637 ; 7.878 ; 7.878 ; 8.637 ;
; Read_Reg_Num_1[1] ; Read_Data_1[13] ; 8.469 ; 8.356 ; 8.356 ; 8.469 ;
; Read_Reg_Num_1[1] ; Read_Data_1[14] ; 8.415 ; 8.349 ; 8.349 ; 8.415 ;
; Read_Reg_Num_1[1] ; Read_Data_1[15] ; 7.996 ; 8.119 ; 8.119 ; 7.996 ;
; Read_Reg_Num_1[1] ; Read_Data_1[16] ; 8.203 ; 8.030 ; 8.030 ; 8.203 ;
; Read_Reg_Num_1[1] ; Read_Data_1[17] ; 8.037 ; 8.254 ; 8.254 ; 8.037 ;
; Read_Reg_Num_1[1] ; Read_Data_1[18] ; 8.470 ; 8.005 ; 8.005 ; 8.470 ;
; Read_Reg_Num_1[1] ; Read_Data_1[19] ; 7.765 ; 8.067 ; 8.067 ; 7.765 ;
; Read_Reg_Num_1[1] ; Read_Data_1[20] ; 8.201 ; 8.452 ; 8.452 ; 8.201 ;
; Read_Reg_Num_1[1] ; Read_Data_1[21] ; 8.190 ; 8.224 ; 8.224 ; 8.190 ;
; Read_Reg_Num_1[1] ; Read_Data_1[22] ; 8.757 ; 8.377 ; 8.377 ; 8.757 ;
; Read_Reg_Num_1[1] ; Read_Data_1[23] ; 8.298 ; 8.321 ; 8.321 ; 8.298 ;
; Read_Reg_Num_1[1] ; Read_Data_1[24] ; 8.703 ; 8.493 ; 8.493 ; 8.703 ;
; Read_Reg_Num_1[1] ; Read_Data_1[25] ; 8.385 ; 8.381 ; 8.381 ; 8.385 ;
; Read_Reg_Num_1[1] ; Read_Data_1[26] ; 7.817 ; 8.445 ; 8.445 ; 7.817 ;
; Read_Reg_Num_1[1] ; Read_Data_1[27] ; 8.176 ; 8.112 ; 8.112 ; 8.176 ;
; Read_Reg_Num_1[1] ; Read_Data_1[28] ; 8.179 ; 8.005 ; 8.005 ; 8.179 ;
; Read_Reg_Num_1[1] ; Read_Data_1[29] ; 8.093 ; 7.883 ; 7.883 ; 8.093 ;
; Read_Reg_Num_1[1] ; Read_Data_1[30] ; 8.221 ; 8.288 ; 8.288 ; 8.221 ;
; Read_Reg_Num_1[1] ; Read_Data_1[31] ; 8.059 ; 7.784 ; 7.784 ; 8.059 ;
; Read_Reg_Num_1[2] ; Read_Data_1[0]  ; 8.029 ; 7.543 ; 7.543 ; 8.029 ;
; Read_Reg_Num_1[2] ; Read_Data_1[1]  ; 8.580 ; 8.041 ; 8.041 ; 8.580 ;
; Read_Reg_Num_1[2] ; Read_Data_1[2]  ; 8.341 ; 7.917 ; 7.917 ; 8.341 ;
; Read_Reg_Num_1[2] ; Read_Data_1[3]  ; 7.687 ; 7.344 ; 7.344 ; 7.687 ;
; Read_Reg_Num_1[2] ; Read_Data_1[4]  ; 8.151 ; 7.805 ; 7.805 ; 8.151 ;
; Read_Reg_Num_1[2] ; Read_Data_1[5]  ; 8.032 ; 7.518 ; 7.518 ; 8.032 ;
; Read_Reg_Num_1[2] ; Read_Data_1[6]  ; 7.149 ; 7.303 ; 7.303 ; 7.149 ;
; Read_Reg_Num_1[2] ; Read_Data_1[7]  ; 7.130 ; 7.360 ; 7.360 ; 7.130 ;
; Read_Reg_Num_1[2] ; Read_Data_1[8]  ; 7.719 ; 7.380 ; 7.380 ; 7.719 ;
; Read_Reg_Num_1[2] ; Read_Data_1[9]  ; 7.122 ; 7.229 ; 7.229 ; 7.122 ;
; Read_Reg_Num_1[2] ; Read_Data_1[10] ; 7.147 ; 7.109 ; 7.109 ; 7.147 ;
; Read_Reg_Num_1[2] ; Read_Data_1[11] ; 8.267 ; 7.774 ; 7.774 ; 8.267 ;
; Read_Reg_Num_1[2] ; Read_Data_1[12] ; 7.823 ; 7.588 ; 7.588 ; 7.823 ;
; Read_Reg_Num_1[2] ; Read_Data_1[13] ; 8.147 ; 8.086 ; 8.086 ; 8.147 ;
; Read_Reg_Num_1[2] ; Read_Data_1[14] ; 8.093 ; 7.854 ; 7.854 ; 8.093 ;
; Read_Reg_Num_1[2] ; Read_Data_1[15] ; 7.944 ; 7.815 ; 7.815 ; 7.944 ;
; Read_Reg_Num_1[2] ; Read_Data_1[16] ; 7.881 ; 7.666 ; 7.666 ; 7.881 ;
; Read_Reg_Num_1[2] ; Read_Data_1[17] ; 7.928 ; 7.709 ; 7.709 ; 7.928 ;
; Read_Reg_Num_1[2] ; Read_Data_1[18] ; 7.638 ; 7.677 ; 7.677 ; 7.638 ;
; Read_Reg_Num_1[2] ; Read_Data_1[19] ; 7.492 ; 7.739 ; 7.739 ; 7.492 ;
; Read_Reg_Num_1[2] ; Read_Data_1[20] ; 7.386 ; 7.341 ; 7.341 ; 7.386 ;
; Read_Reg_Num_1[2] ; Read_Data_1[21] ; 7.796 ; 7.896 ; 7.896 ; 7.796 ;
; Read_Reg_Num_1[2] ; Read_Data_1[22] ; 7.385 ; 7.385 ; 7.385 ; 7.385 ;
; Read_Reg_Num_1[2] ; Read_Data_1[23] ; 7.995 ; 7.970 ; 7.970 ; 7.995 ;
; Read_Reg_Num_1[2] ; Read_Data_1[24] ; 7.797 ; 7.738 ; 7.738 ; 7.797 ;
; Read_Reg_Num_1[2] ; Read_Data_1[25] ; 8.055 ; 7.870 ; 7.870 ; 8.055 ;
; Read_Reg_Num_1[2] ; Read_Data_1[26] ; 8.119 ; 7.810 ; 7.810 ; 8.119 ;
; Read_Reg_Num_1[2] ; Read_Data_1[27] ; 7.298 ; 7.275 ; 7.275 ; 7.298 ;
; Read_Reg_Num_1[2] ; Read_Data_1[28] ; 7.679 ; 7.851 ; 7.851 ; 7.679 ;
; Read_Reg_Num_1[2] ; Read_Data_1[29] ; 7.697 ; 7.570 ; 7.570 ; 7.697 ;
; Read_Reg_Num_1[2] ; Read_Data_1[30] ; 7.689 ; 7.893 ; 7.893 ; 7.689 ;
; Read_Reg_Num_1[2] ; Read_Data_1[31] ; 7.458 ; 7.234 ; 7.234 ; 7.458 ;
; Read_Reg_Num_1[3] ; Read_Data_1[0]  ; 6.757 ; 7.348 ; 7.348 ; 6.757 ;
; Read_Reg_Num_1[3] ; Read_Data_1[1]  ; 7.000 ; 7.443 ; 7.443 ; 7.000 ;
; Read_Reg_Num_1[3] ; Read_Data_1[2]  ; 6.862 ; 7.292 ; 7.292 ; 6.862 ;
; Read_Reg_Num_1[3] ; Read_Data_1[3]  ; 6.833 ; 6.874 ; 6.874 ; 6.833 ;
; Read_Reg_Num_1[3] ; Read_Data_1[4]  ; 6.804 ; 7.528 ; 7.528 ; 6.804 ;
; Read_Reg_Num_1[3] ; Read_Data_1[5]  ; 6.954 ; 6.846 ; 6.846 ; 6.954 ;
; Read_Reg_Num_1[3] ; Read_Data_1[6]  ; 6.447 ; 7.100 ; 7.100 ; 6.447 ;
; Read_Reg_Num_1[3] ; Read_Data_1[7]  ; 6.555 ; 7.049 ; 7.049 ; 6.555 ;
; Read_Reg_Num_1[3] ; Read_Data_1[8]  ; 6.629 ; 7.154 ; 7.154 ; 6.629 ;
; Read_Reg_Num_1[3] ; Read_Data_1[9]  ; 6.249 ; 6.950 ; 6.950 ; 6.249 ;
; Read_Reg_Num_1[3] ; Read_Data_1[10] ; 6.337 ; 6.803 ; 6.803 ; 6.337 ;
; Read_Reg_Num_1[3] ; Read_Data_1[11] ; 6.303 ; 6.577 ; 6.577 ; 6.303 ;
; Read_Reg_Num_1[3] ; Read_Data_1[12] ; 6.883 ; 7.073 ; 7.073 ; 6.883 ;
; Read_Reg_Num_1[3] ; Read_Data_1[13] ; 6.690 ; 7.500 ; 7.500 ; 6.690 ;
; Read_Reg_Num_1[3] ; Read_Data_1[14] ; 6.029 ; 7.118 ; 7.118 ; 6.029 ;
; Read_Reg_Num_1[3] ; Read_Data_1[15] ; 6.477 ; 7.738 ; 7.738 ; 6.477 ;
; Read_Reg_Num_1[3] ; Read_Data_1[16] ; 6.458 ; 6.851 ; 6.851 ; 6.458 ;
; Read_Reg_Num_1[3] ; Read_Data_1[17] ; 6.022 ; 6.529 ; 6.529 ; 6.022 ;
; Read_Reg_Num_1[3] ; Read_Data_1[18] ; 6.318 ; 7.136 ; 7.136 ; 6.318 ;
; Read_Reg_Num_1[3] ; Read_Data_1[19] ; 6.642 ; 7.104 ; 7.104 ; 6.642 ;
; Read_Reg_Num_1[3] ; Read_Data_1[20] ; 6.585 ; 7.180 ; 7.180 ; 6.585 ;
; Read_Reg_Num_1[3] ; Read_Data_1[21] ; 6.378 ; 7.386 ; 7.386 ; 6.378 ;
; Read_Reg_Num_1[3] ; Read_Data_1[22] ; 6.778 ; 7.026 ; 7.026 ; 6.778 ;
; Read_Reg_Num_1[3] ; Read_Data_1[23] ; 6.640 ; 7.467 ; 7.467 ; 6.640 ;
; Read_Reg_Num_1[3] ; Read_Data_1[24] ; 6.768 ; 6.935 ; 6.935 ; 6.768 ;
; Read_Reg_Num_1[3] ; Read_Data_1[25] ; 6.591 ; 7.727 ; 7.727 ; 6.591 ;
; Read_Reg_Num_1[3] ; Read_Data_1[26] ; 6.749 ; 7.125 ; 7.125 ; 6.749 ;
; Read_Reg_Num_1[3] ; Read_Data_1[27] ; 6.527 ; 7.092 ; 7.092 ; 6.527 ;
; Read_Reg_Num_1[3] ; Read_Data_1[28] ; 6.610 ; 6.995 ; 6.995 ; 6.610 ;
; Read_Reg_Num_1[3] ; Read_Data_1[29] ; 6.706 ; 7.491 ; 7.491 ; 6.706 ;
; Read_Reg_Num_1[3] ; Read_Data_1[30] ; 6.428 ; 7.367 ; 7.367 ; 6.428 ;
; Read_Reg_Num_1[3] ; Read_Data_1[31] ; 6.334 ; 7.076 ; 7.076 ; 6.334 ;
; Read_Reg_Num_1[4] ; Read_Data_1[0]  ; 7.421 ; 5.896 ; 5.896 ; 7.421 ;
; Read_Reg_Num_1[4] ; Read_Data_1[1]  ; 7.516 ; 6.191 ; 6.191 ; 7.516 ;
; Read_Reg_Num_1[4] ; Read_Data_1[2]  ; 7.364 ; 5.982 ; 5.982 ; 7.364 ;
; Read_Reg_Num_1[4] ; Read_Data_1[3]  ; 6.947 ; 5.945 ; 5.945 ; 6.947 ;
; Read_Reg_Num_1[4] ; Read_Data_1[4]  ; 7.601 ; 6.002 ; 6.002 ; 7.601 ;
; Read_Reg_Num_1[4] ; Read_Data_1[5]  ; 7.053 ; 6.092 ; 6.092 ; 7.053 ;
; Read_Reg_Num_1[4] ; Read_Data_1[6]  ; 7.172 ; 5.876 ; 5.876 ; 7.172 ;
; Read_Reg_Num_1[4] ; Read_Data_1[7]  ; 7.121 ; 5.999 ; 5.999 ; 7.121 ;
; Read_Reg_Num_1[4] ; Read_Data_1[8]  ; 7.227 ; 6.369 ; 6.369 ; 7.227 ;
; Read_Reg_Num_1[4] ; Read_Data_1[9]  ; 7.022 ; 6.190 ; 6.190 ; 7.022 ;
; Read_Reg_Num_1[4] ; Read_Data_1[10] ; 6.876 ; 6.032 ; 6.032 ; 6.876 ;
; Read_Reg_Num_1[4] ; Read_Data_1[11] ; 6.650 ; 6.113 ; 6.113 ; 6.650 ;
; Read_Reg_Num_1[4] ; Read_Data_1[12] ; 7.146 ; 6.082 ; 6.082 ; 7.146 ;
; Read_Reg_Num_1[4] ; Read_Data_1[13] ; 7.573 ; 6.436 ; 6.436 ; 7.573 ;
; Read_Reg_Num_1[4] ; Read_Data_1[14] ; 7.191 ; 6.145 ; 6.145 ; 7.191 ;
; Read_Reg_Num_1[4] ; Read_Data_1[15] ; 7.811 ; 6.609 ; 6.609 ; 7.811 ;
; Read_Reg_Num_1[4] ; Read_Data_1[16] ; 6.923 ; 6.214 ; 6.214 ; 6.923 ;
; Read_Reg_Num_1[4] ; Read_Data_1[17] ; 6.601 ; 6.099 ; 6.099 ; 6.601 ;
; Read_Reg_Num_1[4] ; Read_Data_1[18] ; 7.209 ; 6.432 ; 6.432 ; 7.209 ;
; Read_Reg_Num_1[4] ; Read_Data_1[19] ; 7.177 ; 6.277 ; 6.277 ; 7.177 ;
; Read_Reg_Num_1[4] ; Read_Data_1[20] ; 7.253 ; 6.417 ; 6.417 ; 7.253 ;
; Read_Reg_Num_1[4] ; Read_Data_1[21] ; 7.458 ; 6.324 ; 6.324 ; 7.458 ;
; Read_Reg_Num_1[4] ; Read_Data_1[22] ; 7.099 ; 6.533 ; 6.533 ; 7.099 ;
; Read_Reg_Num_1[4] ; Read_Data_1[23] ; 7.539 ; 6.395 ; 6.395 ; 7.539 ;
; Read_Reg_Num_1[4] ; Read_Data_1[24] ; 7.008 ; 6.291 ; 6.291 ; 7.008 ;
; Read_Reg_Num_1[4] ; Read_Data_1[25] ; 7.800 ; 6.347 ; 6.347 ; 7.800 ;
; Read_Reg_Num_1[4] ; Read_Data_1[26] ; 7.197 ; 6.174 ; 6.174 ; 7.197 ;
; Read_Reg_Num_1[4] ; Read_Data_1[27] ; 7.165 ; 5.848 ; 5.848 ; 7.165 ;
; Read_Reg_Num_1[4] ; Read_Data_1[28] ; 7.067 ; 6.061 ; 6.061 ; 7.067 ;
; Read_Reg_Num_1[4] ; Read_Data_1[29] ; 7.564 ; 6.331 ; 6.331 ; 7.564 ;
; Read_Reg_Num_1[4] ; Read_Data_1[30] ; 7.439 ; 6.234 ; 6.234 ; 7.439 ;
; Read_Reg_Num_1[4] ; Read_Data_1[31] ; 7.149 ; 5.969 ; 5.969 ; 7.149 ;
; Read_Reg_Num_2[0] ; Read_Data_2[0]  ; 7.733 ; 7.704 ; 7.704 ; 7.733 ;
; Read_Reg_Num_2[0] ; Read_Data_2[1]  ; 7.962 ; 8.093 ; 8.093 ; 7.962 ;
; Read_Reg_Num_2[0] ; Read_Data_2[2]  ; 8.174 ; 8.108 ; 8.108 ; 8.174 ;
; Read_Reg_Num_2[0] ; Read_Data_2[3]  ; 7.941 ; 7.996 ; 7.996 ; 7.941 ;
; Read_Reg_Num_2[0] ; Read_Data_2[4]  ; 7.953 ; 7.790 ; 7.790 ; 7.953 ;
; Read_Reg_Num_2[0] ; Read_Data_2[5]  ; 7.890 ; 8.248 ; 8.248 ; 7.890 ;
; Read_Reg_Num_2[0] ; Read_Data_2[6]  ; 7.962 ; 7.992 ; 7.992 ; 7.962 ;
; Read_Reg_Num_2[0] ; Read_Data_2[7]  ; 8.033 ; 8.079 ; 8.079 ; 8.033 ;
; Read_Reg_Num_2[0] ; Read_Data_2[8]  ; 7.857 ; 8.046 ; 8.046 ; 7.857 ;
; Read_Reg_Num_2[0] ; Read_Data_2[9]  ; 7.728 ; 7.616 ; 7.616 ; 7.728 ;
; Read_Reg_Num_2[0] ; Read_Data_2[10] ; 7.888 ; 7.790 ; 7.790 ; 7.888 ;
; Read_Reg_Num_2[0] ; Read_Data_2[11] ; 7.783 ; 8.212 ; 8.212 ; 7.783 ;
; Read_Reg_Num_2[0] ; Read_Data_2[12] ; 8.038 ; 8.215 ; 8.215 ; 8.038 ;
; Read_Reg_Num_2[0] ; Read_Data_2[13] ; 7.880 ; 8.409 ; 8.409 ; 7.880 ;
; Read_Reg_Num_2[0] ; Read_Data_2[14] ; 8.177 ; 7.971 ; 7.971 ; 8.177 ;
; Read_Reg_Num_2[0] ; Read_Data_2[15] ; 7.727 ; 7.891 ; 7.891 ; 7.727 ;
; Read_Reg_Num_2[0] ; Read_Data_2[16] ; 7.647 ; 7.739 ; 7.739 ; 7.647 ;
; Read_Reg_Num_2[0] ; Read_Data_2[17] ; 7.465 ; 7.604 ; 7.604 ; 7.465 ;
; Read_Reg_Num_2[0] ; Read_Data_2[18] ; 7.925 ; 7.948 ; 7.948 ; 7.925 ;
; Read_Reg_Num_2[0] ; Read_Data_2[19] ; 7.969 ; 7.976 ; 7.976 ; 7.969 ;
; Read_Reg_Num_2[0] ; Read_Data_2[20] ; 7.420 ; 7.532 ; 7.532 ; 7.420 ;
; Read_Reg_Num_2[0] ; Read_Data_2[21] ; 7.931 ; 7.740 ; 7.740 ; 7.931 ;
; Read_Reg_Num_2[0] ; Read_Data_2[22] ; 8.059 ; 8.221 ; 8.221 ; 8.059 ;
; Read_Reg_Num_2[0] ; Read_Data_2[23] ; 8.280 ; 8.002 ; 8.002 ; 8.280 ;
; Read_Reg_Num_2[0] ; Read_Data_2[24] ; 7.676 ; 7.873 ; 7.873 ; 7.676 ;
; Read_Reg_Num_2[0] ; Read_Data_2[25] ; 8.216 ; 8.005 ; 8.005 ; 8.216 ;
; Read_Reg_Num_2[0] ; Read_Data_2[26] ; 8.145 ; 7.645 ; 7.645 ; 8.145 ;
; Read_Reg_Num_2[0] ; Read_Data_2[27] ; 7.507 ; 7.949 ; 7.949 ; 7.507 ;
; Read_Reg_Num_2[0] ; Read_Data_2[28] ; 8.036 ; 7.935 ; 7.935 ; 8.036 ;
; Read_Reg_Num_2[0] ; Read_Data_2[29] ; 7.972 ; 8.296 ; 8.296 ; 7.972 ;
; Read_Reg_Num_2[0] ; Read_Data_2[30] ; 7.655 ; 7.855 ; 7.855 ; 7.655 ;
; Read_Reg_Num_2[0] ; Read_Data_2[31] ; 8.053 ; 7.939 ; 7.939 ; 8.053 ;
; Read_Reg_Num_2[1] ; Read_Data_2[0]  ; 7.838 ; 7.520 ; 7.520 ; 7.838 ;
; Read_Reg_Num_2[1] ; Read_Data_2[1]  ; 8.231 ; 7.972 ; 7.972 ; 8.231 ;
; Read_Reg_Num_2[1] ; Read_Data_2[2]  ; 8.309 ; 7.929 ; 7.929 ; 8.309 ;
; Read_Reg_Num_2[1] ; Read_Data_2[3]  ; 8.260 ; 8.291 ; 8.291 ; 8.260 ;
; Read_Reg_Num_2[1] ; Read_Data_2[4]  ; 7.879 ; 7.708 ; 7.708 ; 7.879 ;
; Read_Reg_Num_2[1] ; Read_Data_2[5]  ; 8.067 ; 7.823 ; 7.823 ; 8.067 ;
; Read_Reg_Num_2[1] ; Read_Data_2[6]  ; 8.171 ; 8.137 ; 8.137 ; 8.171 ;
; Read_Reg_Num_2[1] ; Read_Data_2[7]  ; 7.938 ; 8.149 ; 8.149 ; 7.938 ;
; Read_Reg_Num_2[1] ; Read_Data_2[8]  ; 8.235 ; 8.052 ; 8.052 ; 8.235 ;
; Read_Reg_Num_2[1] ; Read_Data_2[9]  ; 8.394 ; 8.047 ; 8.047 ; 8.394 ;
; Read_Reg_Num_2[1] ; Read_Data_2[10] ; 8.701 ; 8.419 ; 8.419 ; 8.701 ;
; Read_Reg_Num_2[1] ; Read_Data_2[11] ; 8.256 ; 8.569 ; 8.569 ; 8.256 ;
; Read_Reg_Num_2[1] ; Read_Data_2[12] ; 8.001 ; 7.968 ; 7.968 ; 8.001 ;
; Read_Reg_Num_2[1] ; Read_Data_2[13] ; 8.195 ; 8.150 ; 8.150 ; 8.195 ;
; Read_Reg_Num_2[1] ; Read_Data_2[14] ; 8.430 ; 8.266 ; 8.266 ; 8.430 ;
; Read_Reg_Num_2[1] ; Read_Data_2[15] ; 8.046 ; 8.186 ; 8.186 ; 8.046 ;
; Read_Reg_Num_2[1] ; Read_Data_2[16] ; 7.966 ; 8.034 ; 8.034 ; 7.966 ;
; Read_Reg_Num_2[1] ; Read_Data_2[17] ; 7.795 ; 7.899 ; 7.899 ; 7.795 ;
; Read_Reg_Num_2[1] ; Read_Data_2[18] ; 8.244 ; 8.243 ; 8.243 ; 8.244 ;
; Read_Reg_Num_2[1] ; Read_Data_2[19] ; 8.288 ; 8.156 ; 8.156 ; 8.288 ;
; Read_Reg_Num_2[1] ; Read_Data_2[20] ; 8.107 ; 7.772 ; 7.772 ; 8.107 ;
; Read_Reg_Num_2[1] ; Read_Data_2[21] ; 8.250 ; 8.035 ; 8.035 ; 8.250 ;
; Read_Reg_Num_2[1] ; Read_Data_2[22] ; 8.150 ; 8.206 ; 8.206 ; 8.150 ;
; Read_Reg_Num_2[1] ; Read_Data_2[23] ; 7.916 ; 8.297 ; 8.297 ; 7.916 ;
; Read_Reg_Num_2[1] ; Read_Data_2[24] ; 7.877 ; 7.661 ; 7.661 ; 7.877 ;
; Read_Reg_Num_2[1] ; Read_Data_2[25] ; 8.315 ; 8.229 ; 8.229 ; 8.315 ;
; Read_Reg_Num_2[1] ; Read_Data_2[26] ; 8.354 ; 8.073 ; 8.073 ; 8.354 ;
; Read_Reg_Num_2[1] ; Read_Data_2[27] ; 8.095 ; 7.874 ; 7.874 ; 8.095 ;
; Read_Reg_Num_2[1] ; Read_Data_2[28] ; 8.355 ; 8.196 ; 8.196 ; 8.355 ;
; Read_Reg_Num_2[1] ; Read_Data_2[29] ; 8.517 ; 8.585 ; 8.585 ; 8.517 ;
; Read_Reg_Num_2[1] ; Read_Data_2[30] ; 8.565 ; 8.150 ; 8.150 ; 8.565 ;
; Read_Reg_Num_2[1] ; Read_Data_2[31] ; 8.372 ; 8.231 ; 8.231 ; 8.372 ;
; Read_Reg_Num_2[2] ; Read_Data_2[0]  ; 7.363 ; 7.363 ; 7.363 ; 7.363 ;
; Read_Reg_Num_2[2] ; Read_Data_2[1]  ; 7.261 ; 7.254 ; 7.254 ; 7.261 ;
; Read_Reg_Num_2[2] ; Read_Data_2[2]  ; 7.351 ; 7.351 ; 7.351 ; 7.351 ;
; Read_Reg_Num_2[2] ; Read_Data_2[3]  ; 7.533 ; 7.533 ; 7.533 ; 7.533 ;
; Read_Reg_Num_2[2] ; Read_Data_2[4]  ; 7.021 ; 6.999 ; 6.999 ; 7.021 ;
; Read_Reg_Num_2[2] ; Read_Data_2[5]  ; 7.261 ; 7.261 ; 7.261 ; 7.261 ;
; Read_Reg_Num_2[2] ; Read_Data_2[6]  ; 7.733 ; 7.374 ; 7.374 ; 7.733 ;
; Read_Reg_Num_2[2] ; Read_Data_2[7]  ; 7.166 ; 7.166 ; 7.166 ; 7.166 ;
; Read_Reg_Num_2[2] ; Read_Data_2[8]  ; 7.225 ; 7.310 ; 7.310 ; 7.225 ;
; Read_Reg_Num_2[2] ; Read_Data_2[9]  ; 7.347 ; 7.305 ; 7.305 ; 7.347 ;
; Read_Reg_Num_2[2] ; Read_Data_2[10] ; 7.703 ; 7.650 ; 7.650 ; 7.703 ;
; Read_Reg_Num_2[2] ; Read_Data_2[11] ; 7.504 ; 7.827 ; 7.827 ; 7.504 ;
; Read_Reg_Num_2[2] ; Read_Data_2[12] ; 7.252 ; 7.247 ; 7.247 ; 7.252 ;
; Read_Reg_Num_2[2] ; Read_Data_2[13] ; 7.447 ; 7.447 ; 7.447 ; 7.447 ;
; Read_Reg_Num_2[2] ; Read_Data_2[14] ; 7.557 ; 7.557 ; 7.557 ; 7.557 ;
; Read_Reg_Num_2[2] ; Read_Data_2[15] ; 7.715 ; 7.715 ; 7.715 ; 7.715 ;
; Read_Reg_Num_2[2] ; Read_Data_2[16] ; 7.700 ; 7.700 ; 7.700 ; 7.700 ;
; Read_Reg_Num_2[2] ; Read_Data_2[17] ; 7.089 ; 7.089 ; 7.089 ; 7.089 ;
; Read_Reg_Num_2[2] ; Read_Data_2[18] ; 7.408 ; 7.408 ; 7.408 ; 7.408 ;
; Read_Reg_Num_2[2] ; Read_Data_2[19] ; 7.568 ; 7.568 ; 7.568 ; 7.568 ;
; Read_Reg_Num_2[2] ; Read_Data_2[20] ; 7.179 ; 7.318 ; 7.318 ; 7.179 ;
; Read_Reg_Num_2[2] ; Read_Data_2[21] ; 7.306 ; 7.306 ; 7.306 ; 7.306 ;
; Read_Reg_Num_2[2] ; Read_Data_2[22] ; 7.428 ; 7.464 ; 7.464 ; 7.428 ;
; Read_Reg_Num_2[2] ; Read_Data_2[23] ; 7.387 ; 7.387 ; 7.387 ; 7.387 ;
; Read_Reg_Num_2[2] ; Read_Data_2[24] ; 7.260 ; 7.260 ; 7.260 ; 7.260 ;
; Read_Reg_Num_2[2] ; Read_Data_2[25] ; 7.616 ; 7.281 ; 7.281 ; 7.616 ;
; Read_Reg_Num_2[2] ; Read_Data_2[26] ; 7.084 ; 7.331 ; 7.331 ; 7.084 ;
; Read_Reg_Num_2[2] ; Read_Data_2[27] ; 7.067 ; 7.132 ; 7.132 ; 7.067 ;
; Read_Reg_Num_2[2] ; Read_Data_2[28] ; 7.528 ; 7.508 ; 7.508 ; 7.528 ;
; Read_Reg_Num_2[2] ; Read_Data_2[29] ; 8.018 ; 8.018 ; 8.018 ; 8.018 ;
; Read_Reg_Num_2[2] ; Read_Data_2[30] ; 7.518 ; 7.145 ; 7.145 ; 7.518 ;
; Read_Reg_Num_2[2] ; Read_Data_2[31] ; 7.578 ; 7.196 ; 7.196 ; 7.578 ;
; Read_Reg_Num_2[3] ; Read_Data_2[0]  ; 6.268 ; 6.855 ; 6.855 ; 6.268 ;
; Read_Reg_Num_2[3] ; Read_Data_2[1]  ; 6.406 ; 7.220 ; 7.220 ; 6.406 ;
; Read_Reg_Num_2[3] ; Read_Data_2[2]  ; 6.253 ; 7.043 ; 7.043 ; 6.253 ;
; Read_Reg_Num_2[3] ; Read_Data_2[3]  ; 6.131 ; 6.830 ; 6.830 ; 6.131 ;
; Read_Reg_Num_2[3] ; Read_Data_2[4]  ; 6.278 ; 6.980 ; 6.980 ; 6.278 ;
; Read_Reg_Num_2[3] ; Read_Data_2[5]  ; 5.867 ; 6.925 ; 6.925 ; 5.867 ;
; Read_Reg_Num_2[3] ; Read_Data_2[6]  ; 6.339 ; 7.692 ; 7.692 ; 6.339 ;
; Read_Reg_Num_2[3] ; Read_Data_2[7]  ; 6.132 ; 6.363 ; 6.363 ; 6.132 ;
; Read_Reg_Num_2[3] ; Read_Data_2[8]  ; 5.997 ; 6.998 ; 6.998 ; 5.997 ;
; Read_Reg_Num_2[3] ; Read_Data_2[9]  ; 6.622 ; 7.302 ; 7.302 ; 6.622 ;
; Read_Reg_Num_2[3] ; Read_Data_2[10] ; 6.613 ; 6.899 ; 6.899 ; 6.613 ;
; Read_Reg_Num_2[3] ; Read_Data_2[11] ; 6.998 ; 7.463 ; 7.463 ; 6.998 ;
; Read_Reg_Num_2[3] ; Read_Data_2[12] ; 5.892 ; 6.606 ; 6.606 ; 5.892 ;
; Read_Reg_Num_2[3] ; Read_Data_2[13] ; 6.504 ; 6.973 ; 6.973 ; 6.504 ;
; Read_Reg_Num_2[3] ; Read_Data_2[14] ; 6.675 ; 7.152 ; 7.152 ; 6.675 ;
; Read_Reg_Num_2[3] ; Read_Data_2[15] ; 6.395 ; 7.081 ; 7.081 ; 6.395 ;
; Read_Reg_Num_2[3] ; Read_Data_2[16] ; 6.388 ; 6.809 ; 6.809 ; 6.388 ;
; Read_Reg_Num_2[3] ; Read_Data_2[17] ; 6.687 ; 6.651 ; 6.651 ; 6.687 ;
; Read_Reg_Num_2[3] ; Read_Data_2[18] ; 6.301 ; 6.788 ; 6.788 ; 6.301 ;
; Read_Reg_Num_2[3] ; Read_Data_2[19] ; 6.474 ; 7.084 ; 7.084 ; 6.474 ;
; Read_Reg_Num_2[3] ; Read_Data_2[20] ; 6.297 ; 7.276 ; 7.276 ; 6.297 ;
; Read_Reg_Num_2[3] ; Read_Data_2[21] ; 6.448 ; 6.738 ; 6.738 ; 6.448 ;
; Read_Reg_Num_2[3] ; Read_Data_2[22] ; 6.428 ; 6.913 ; 6.913 ; 6.428 ;
; Read_Reg_Num_2[3] ; Read_Data_2[23] ; 6.424 ; 7.212 ; 7.212 ; 6.424 ;
; Read_Reg_Num_2[3] ; Read_Data_2[24] ; 6.296 ; 6.498 ; 6.498 ; 6.296 ;
; Read_Reg_Num_2[3] ; Read_Data_2[25] ; 6.455 ; 7.575 ; 7.575 ; 6.455 ;
; Read_Reg_Num_2[3] ; Read_Data_2[26] ; 6.169 ; 6.997 ; 6.997 ; 6.169 ;
; Read_Reg_Num_2[3] ; Read_Data_2[27] ; 6.106 ; 7.026 ; 7.026 ; 6.106 ;
; Read_Reg_Num_2[3] ; Read_Data_2[28] ; 6.147 ; 7.487 ; 7.487 ; 6.147 ;
; Read_Reg_Num_2[3] ; Read_Data_2[29] ; 6.285 ; 7.100 ; 7.100 ; 6.285 ;
; Read_Reg_Num_2[3] ; Read_Data_2[30] ; 6.621 ; 7.314 ; 7.314 ; 6.621 ;
; Read_Reg_Num_2[3] ; Read_Data_2[31] ; 6.297 ; 7.537 ; 7.537 ; 6.297 ;
; Read_Reg_Num_2[4] ; Read_Data_2[0]  ; 6.798 ; 5.915 ; 5.915 ; 6.798 ;
; Read_Reg_Num_2[4] ; Read_Data_2[1]  ; 7.163 ; 6.096 ; 6.096 ; 7.163 ;
; Read_Reg_Num_2[4] ; Read_Data_2[2]  ; 6.986 ; 6.113 ; 6.113 ; 6.986 ;
; Read_Reg_Num_2[4] ; Read_Data_2[3]  ; 6.773 ; 6.065 ; 6.065 ; 6.773 ;
; Read_Reg_Num_2[4] ; Read_Data_2[4]  ; 6.923 ; 5.933 ; 5.933 ; 6.923 ;
; Read_Reg_Num_2[4] ; Read_Data_2[5]  ; 6.868 ; 5.822 ; 5.822 ; 6.868 ;
; Read_Reg_Num_2[4] ; Read_Data_2[6]  ; 7.635 ; 6.156 ; 6.156 ; 7.635 ;
; Read_Reg_Num_2[4] ; Read_Data_2[7]  ; 6.359 ; 5.994 ; 5.994 ; 6.359 ;
; Read_Reg_Num_2[4] ; Read_Data_2[8]  ; 6.941 ; 5.955 ; 5.955 ; 6.941 ;
; Read_Reg_Num_2[4] ; Read_Data_2[9]  ; 7.283 ; 6.100 ; 6.100 ; 7.283 ;
; Read_Reg_Num_2[4] ; Read_Data_2[10] ; 6.714 ; 6.450 ; 6.450 ; 6.714 ;
; Read_Reg_Num_2[4] ; Read_Data_2[11] ; 7.406 ; 6.420 ; 6.420 ; 7.406 ;
; Read_Reg_Num_2[4] ; Read_Data_2[12] ; 6.640 ; 5.851 ; 5.851 ; 6.640 ;
; Read_Reg_Num_2[4] ; Read_Data_2[13] ; 7.007 ; 6.356 ; 6.356 ; 7.007 ;
; Read_Reg_Num_2[4] ; Read_Data_2[14] ; 7.095 ; 6.526 ; 6.526 ; 7.095 ;
; Read_Reg_Num_2[4] ; Read_Data_2[15] ; 7.115 ; 6.329 ; 6.329 ; 7.115 ;
; Read_Reg_Num_2[4] ; Read_Data_2[16] ; 6.788 ; 6.223 ; 6.223 ; 6.788 ;
; Read_Reg_Num_2[4] ; Read_Data_2[17] ; 6.697 ; 6.190 ; 6.190 ; 6.697 ;
; Read_Reg_Num_2[4] ; Read_Data_2[18] ; 6.822 ; 6.134 ; 6.134 ; 6.822 ;
; Read_Reg_Num_2[4] ; Read_Data_2[19] ; 7.118 ; 6.304 ; 6.304 ; 7.118 ;
; Read_Reg_Num_2[4] ; Read_Data_2[20] ; 7.310 ; 5.897 ; 5.897 ; 7.310 ;
; Read_Reg_Num_2[4] ; Read_Data_2[21] ; 6.768 ; 6.309 ; 6.309 ; 6.768 ;
; Read_Reg_Num_2[4] ; Read_Data_2[22] ; 6.947 ; 6.179 ; 6.179 ; 6.947 ;
; Read_Reg_Num_2[4] ; Read_Data_2[23] ; 7.155 ; 6.142 ; 6.142 ; 7.155 ;
; Read_Reg_Num_2[4] ; Read_Data_2[24] ; 6.441 ; 6.000 ; 6.000 ; 6.441 ;
; Read_Reg_Num_2[4] ; Read_Data_2[25] ; 7.518 ; 6.309 ; 6.309 ; 7.518 ;
; Read_Reg_Num_2[4] ; Read_Data_2[26] ; 6.940 ; 6.068 ; 6.068 ; 6.940 ;
; Read_Reg_Num_2[4] ; Read_Data_2[27] ; 6.969 ; 6.012 ; 6.012 ; 6.969 ;
; Read_Reg_Num_2[4] ; Read_Data_2[28] ; 7.430 ; 6.078 ; 6.078 ; 7.430 ;
; Read_Reg_Num_2[4] ; Read_Data_2[29] ; 7.043 ; 6.149 ; 6.149 ; 7.043 ;
; Read_Reg_Num_2[4] ; Read_Data_2[30] ; 7.257 ; 6.260 ; 6.260 ; 7.257 ;
; Read_Reg_Num_2[4] ; Read_Data_2[31] ; 7.480 ; 6.196 ; 6.196 ; 7.480 ;
+-------------------+-----------------+-------+-------+-------+-------+


+---------------------------------------------------------------------+
; Minimum Propagation Delay                                           ;
+-------------------+-----------------+-------+-------+-------+-------+
; Input Port        ; Output Port     ; RR    ; RF    ; FR    ; FF    ;
+-------------------+-----------------+-------+-------+-------+-------+
; Read_Reg_Num_1[0] ; Read_Data_1[0]  ; 6.447 ; 6.447 ; 6.447 ; 6.447 ;
; Read_Reg_Num_1[0] ; Read_Data_1[1]  ; 6.900 ; 6.900 ; 6.900 ; 6.900 ;
; Read_Reg_Num_1[0] ; Read_Data_1[2]  ; 6.640 ; 6.640 ; 6.640 ; 6.640 ;
; Read_Reg_Num_1[0] ; Read_Data_1[3]  ; 6.009 ; 6.009 ; 6.009 ; 6.009 ;
; Read_Reg_Num_1[0] ; Read_Data_1[4]  ; 6.489 ; 6.489 ; 6.489 ; 6.489 ;
; Read_Reg_Num_1[0] ; Read_Data_1[5]  ; 6.457 ; 6.457 ; 6.457 ; 6.457 ;
; Read_Reg_Num_1[0] ; Read_Data_1[6]  ; 6.335 ; 6.335 ; 6.335 ; 6.335 ;
; Read_Reg_Num_1[0] ; Read_Data_1[7]  ; 6.462 ; 6.462 ; 6.462 ; 6.462 ;
; Read_Reg_Num_1[0] ; Read_Data_1[8]  ; 6.072 ; 6.072 ; 6.072 ; 6.072 ;
; Read_Reg_Num_1[0] ; Read_Data_1[9]  ; 6.379 ; 6.379 ; 6.379 ; 6.379 ;
; Read_Reg_Num_1[0] ; Read_Data_1[10] ; 6.518 ; 6.518 ; 6.518 ; 6.518 ;
; Read_Reg_Num_1[0] ; Read_Data_1[11] ; 6.661 ; 6.661 ; 6.661 ; 6.661 ;
; Read_Reg_Num_1[0] ; Read_Data_1[12] ; 6.923 ; 6.923 ; 6.923 ; 6.923 ;
; Read_Reg_Num_1[0] ; Read_Data_1[13] ; 7.330 ; 7.330 ; 7.330 ; 7.330 ;
; Read_Reg_Num_1[0] ; Read_Data_1[14] ; 6.454 ; 6.454 ; 6.454 ; 6.454 ;
; Read_Reg_Num_1[0] ; Read_Data_1[15] ; 6.860 ; 6.860 ; 6.860 ; 6.860 ;
; Read_Reg_Num_1[0] ; Read_Data_1[16] ; 6.703 ; 6.703 ; 6.703 ; 6.703 ;
; Read_Reg_Num_1[0] ; Read_Data_1[17] ; 6.440 ; 6.440 ; 6.440 ; 6.440 ;
; Read_Reg_Num_1[0] ; Read_Data_1[18] ; 6.645 ; 6.645 ; 6.645 ; 6.645 ;
; Read_Reg_Num_1[0] ; Read_Data_1[19] ; 6.770 ; 6.770 ; 6.770 ; 6.770 ;
; Read_Reg_Num_1[0] ; Read_Data_1[20] ; 6.497 ; 6.497 ; 6.497 ; 6.497 ;
; Read_Reg_Num_1[0] ; Read_Data_1[21] ; 7.051 ; 7.051 ; 7.051 ; 7.051 ;
; Read_Reg_Num_1[0] ; Read_Data_1[22] ; 6.438 ; 6.438 ; 6.438 ; 6.438 ;
; Read_Reg_Num_1[0] ; Read_Data_1[23] ; 6.851 ; 6.851 ; 6.851 ; 6.851 ;
; Read_Reg_Num_1[0] ; Read_Data_1[24] ; 6.392 ; 6.392 ; 6.392 ; 6.392 ;
; Read_Reg_Num_1[0] ; Read_Data_1[25] ; 7.190 ; 7.190 ; 7.190 ; 7.190 ;
; Read_Reg_Num_1[0] ; Read_Data_1[26] ; 6.444 ; 6.444 ; 6.444 ; 6.444 ;
; Read_Reg_Num_1[0] ; Read_Data_1[27] ; 6.400 ; 6.400 ; 6.400 ; 6.400 ;
; Read_Reg_Num_1[0] ; Read_Data_1[28] ; 6.688 ; 6.688 ; 6.688 ; 6.688 ;
; Read_Reg_Num_1[0] ; Read_Data_1[29] ; 6.690 ; 6.690 ; 6.690 ; 6.690 ;
; Read_Reg_Num_1[0] ; Read_Data_1[30] ; 6.846 ; 6.846 ; 6.846 ; 6.846 ;
; Read_Reg_Num_1[0] ; Read_Data_1[31] ; 6.282 ; 6.282 ; 6.282 ; 6.282 ;
; Read_Reg_Num_1[1] ; Read_Data_1[0]  ; 7.041 ; 7.223 ; 7.223 ; 7.041 ;
; Read_Reg_Num_1[1] ; Read_Data_1[1]  ; 6.432 ; 6.432 ; 6.432 ; 6.432 ;
; Read_Reg_Num_1[1] ; Read_Data_1[2]  ; 7.032 ; 7.032 ; 7.032 ; 7.032 ;
; Read_Reg_Num_1[1] ; Read_Data_1[3]  ; 6.776 ; 6.776 ; 6.776 ; 6.776 ;
; Read_Reg_Num_1[1] ; Read_Data_1[4]  ; 7.397 ; 7.397 ; 7.397 ; 7.397 ;
; Read_Reg_Num_1[1] ; Read_Data_1[5]  ; 6.956 ; 6.956 ; 6.956 ; 6.956 ;
; Read_Reg_Num_1[1] ; Read_Data_1[6]  ; 6.688 ; 6.688 ; 6.688 ; 6.688 ;
; Read_Reg_Num_1[1] ; Read_Data_1[7]  ; 6.722 ; 6.722 ; 6.722 ; 6.722 ;
; Read_Reg_Num_1[1] ; Read_Data_1[8]  ; 6.912 ; 6.912 ; 6.912 ; 6.912 ;
; Read_Reg_Num_1[1] ; Read_Data_1[9]  ; 6.518 ; 6.518 ; 6.518 ; 6.518 ;
; Read_Reg_Num_1[1] ; Read_Data_1[10] ; 6.259 ; 6.259 ; 6.259 ; 6.259 ;
; Read_Reg_Num_1[1] ; Read_Data_1[11] ; 6.787 ; 6.787 ; 6.787 ; 6.787 ;
; Read_Reg_Num_1[1] ; Read_Data_1[12] ; 7.047 ; 7.047 ; 7.047 ; 7.047 ;
; Read_Reg_Num_1[1] ; Read_Data_1[13] ; 6.849 ; 6.849 ; 6.849 ; 6.849 ;
; Read_Reg_Num_1[1] ; Read_Data_1[14] ; 6.511 ; 6.511 ; 6.511 ; 6.511 ;
; Read_Reg_Num_1[1] ; Read_Data_1[15] ; 6.879 ; 6.879 ; 6.879 ; 6.879 ;
; Read_Reg_Num_1[1] ; Read_Data_1[16] ; 7.109 ; 7.109 ; 7.109 ; 7.109 ;
; Read_Reg_Num_1[1] ; Read_Data_1[17] ; 6.474 ; 6.474 ; 6.474 ; 6.474 ;
; Read_Reg_Num_1[1] ; Read_Data_1[18] ; 6.393 ; 6.393 ; 6.393 ; 6.393 ;
; Read_Reg_Num_1[1] ; Read_Data_1[19] ; 6.487 ; 6.487 ; 6.487 ; 6.487 ;
; Read_Reg_Num_1[1] ; Read_Data_1[20] ; 6.424 ; 6.424 ; 6.424 ; 6.424 ;
; Read_Reg_Num_1[1] ; Read_Data_1[21] ; 7.143 ; 7.210 ; 7.210 ; 7.143 ;
; Read_Reg_Num_1[1] ; Read_Data_1[22] ; 6.485 ; 6.485 ; 6.485 ; 6.485 ;
; Read_Reg_Num_1[1] ; Read_Data_1[23] ; 7.217 ; 7.217 ; 7.217 ; 7.217 ;
; Read_Reg_Num_1[1] ; Read_Data_1[24] ; 7.013 ; 7.013 ; 7.013 ; 7.013 ;
; Read_Reg_Num_1[1] ; Read_Data_1[25] ; 7.361 ; 7.445 ; 7.445 ; 7.361 ;
; Read_Reg_Num_1[1] ; Read_Data_1[26] ; 7.256 ; 7.256 ; 7.256 ; 7.256 ;
; Read_Reg_Num_1[1] ; Read_Data_1[27] ; 6.910 ; 7.101 ; 7.101 ; 6.910 ;
; Read_Reg_Num_1[1] ; Read_Data_1[28] ; 6.908 ; 6.908 ; 6.908 ; 6.908 ;
; Read_Reg_Num_1[1] ; Read_Data_1[29] ; 7.123 ; 7.123 ; 7.123 ; 7.123 ;
; Read_Reg_Num_1[1] ; Read_Data_1[30] ; 6.999 ; 7.006 ; 7.006 ; 6.999 ;
; Read_Reg_Num_1[1] ; Read_Data_1[31] ; 6.797 ; 6.797 ; 6.797 ; 6.797 ;
; Read_Reg_Num_1[2] ; Read_Data_1[0]  ; 6.610 ; 6.610 ; 6.610 ; 6.610 ;
; Read_Reg_Num_1[2] ; Read_Data_1[1]  ; 6.967 ; 6.967 ; 6.967 ; 6.967 ;
; Read_Reg_Num_1[2] ; Read_Data_1[2]  ; 6.832 ; 6.832 ; 6.832 ; 6.832 ;
; Read_Reg_Num_1[2] ; Read_Data_1[3]  ; 6.423 ; 6.423 ; 6.423 ; 6.423 ;
; Read_Reg_Num_1[2] ; Read_Data_1[4]  ; 6.848 ; 6.848 ; 6.848 ; 6.848 ;
; Read_Reg_Num_1[2] ; Read_Data_1[5]  ; 6.793 ; 6.793 ; 6.793 ; 6.793 ;
; Read_Reg_Num_1[2] ; Read_Data_1[6]  ; 6.772 ; 6.772 ; 6.772 ; 6.772 ;
; Read_Reg_Num_1[2] ; Read_Data_1[7]  ; 6.591 ; 6.591 ; 6.591 ; 6.591 ;
; Read_Reg_Num_1[2] ; Read_Data_1[8]  ; 6.939 ; 6.939 ; 6.939 ; 6.939 ;
; Read_Reg_Num_1[2] ; Read_Data_1[9]  ; 6.337 ; 6.337 ; 6.337 ; 6.337 ;
; Read_Reg_Num_1[2] ; Read_Data_1[10] ; 6.119 ; 6.119 ; 6.119 ; 6.119 ;
; Read_Reg_Num_1[2] ; Read_Data_1[11] ; 6.600 ; 6.600 ; 6.600 ; 6.600 ;
; Read_Reg_Num_1[2] ; Read_Data_1[12] ; 6.719 ; 6.719 ; 6.719 ; 6.719 ;
; Read_Reg_Num_1[2] ; Read_Data_1[13] ; 7.113 ; 7.113 ; 7.113 ; 7.113 ;
; Read_Reg_Num_1[2] ; Read_Data_1[14] ; 6.377 ; 6.377 ; 6.377 ; 6.377 ;
; Read_Reg_Num_1[2] ; Read_Data_1[15] ; 7.001 ; 7.001 ; 7.001 ; 7.001 ;
; Read_Reg_Num_1[2] ; Read_Data_1[16] ; 6.393 ; 6.393 ; 6.393 ; 6.393 ;
; Read_Reg_Num_1[2] ; Read_Data_1[17] ; 6.155 ; 6.155 ; 6.155 ; 6.155 ;
; Read_Reg_Num_1[2] ; Read_Data_1[18] ; 6.735 ; 6.735 ; 6.735 ; 6.735 ;
; Read_Reg_Num_1[2] ; Read_Data_1[19] ; 6.701 ; 6.701 ; 6.701 ; 6.701 ;
; Read_Reg_Num_1[2] ; Read_Data_1[20] ; 6.781 ; 6.910 ; 6.910 ; 6.781 ;
; Read_Reg_Num_1[2] ; Read_Data_1[21] ; 6.613 ; 6.613 ; 6.613 ; 6.613 ;
; Read_Reg_Num_1[2] ; Read_Data_1[22] ; 7.011 ; 7.011 ; 7.011 ; 7.011 ;
; Read_Reg_Num_1[2] ; Read_Data_1[23] ; 7.119 ; 7.119 ; 7.119 ; 7.119 ;
; Read_Reg_Num_1[2] ; Read_Data_1[24] ; 7.141 ; 7.133 ; 7.133 ; 7.141 ;
; Read_Reg_Num_1[2] ; Read_Data_1[25] ; 7.026 ; 7.026 ; 7.026 ; 7.026 ;
; Read_Reg_Num_1[2] ; Read_Data_1[26] ; 6.300 ; 6.300 ; 6.300 ; 6.300 ;
; Read_Reg_Num_1[2] ; Read_Data_1[27] ; 6.645 ; 6.645 ; 6.645 ; 6.645 ;
; Read_Reg_Num_1[2] ; Read_Data_1[28] ; 6.859 ; 6.859 ; 6.859 ; 6.859 ;
; Read_Reg_Num_1[2] ; Read_Data_1[29] ; 7.156 ; 7.156 ; 7.156 ; 7.156 ;
; Read_Reg_Num_1[2] ; Read_Data_1[30] ; 6.981 ; 6.981 ; 6.981 ; 6.981 ;
; Read_Reg_Num_1[2] ; Read_Data_1[31] ; 6.651 ; 6.651 ; 6.651 ; 6.651 ;
; Read_Reg_Num_1[3] ; Read_Data_1[0]  ; 6.077 ; 6.077 ; 6.077 ; 6.077 ;
; Read_Reg_Num_1[3] ; Read_Data_1[1]  ; 6.373 ; 6.732 ; 6.732 ; 6.373 ;
; Read_Reg_Num_1[3] ; Read_Data_1[2]  ; 6.124 ; 6.618 ; 6.618 ; 6.124 ;
; Read_Reg_Num_1[3] ; Read_Data_1[3]  ; 6.137 ; 6.376 ; 6.376 ; 6.137 ;
; Read_Reg_Num_1[3] ; Read_Data_1[4]  ; 6.067 ; 6.346 ; 6.346 ; 6.067 ;
; Read_Reg_Num_1[3] ; Read_Data_1[5]  ; 6.274 ; 6.450 ; 6.450 ; 6.274 ;
; Read_Reg_Num_1[3] ; Read_Data_1[6]  ; 6.081 ; 6.434 ; 6.434 ; 6.081 ;
; Read_Reg_Num_1[3] ; Read_Data_1[7]  ; 6.092 ; 6.421 ; 6.421 ; 6.092 ;
; Read_Reg_Num_1[3] ; Read_Data_1[8]  ; 6.340 ; 6.808 ; 6.808 ; 6.340 ;
; Read_Reg_Num_1[3] ; Read_Data_1[9]  ; 6.081 ; 6.245 ; 6.245 ; 6.081 ;
; Read_Reg_Num_1[3] ; Read_Data_1[10] ; 5.949 ; 6.163 ; 6.163 ; 5.949 ;
; Read_Reg_Num_1[3] ; Read_Data_1[11] ; 6.046 ; 6.125 ; 6.125 ; 6.046 ;
; Read_Reg_Num_1[3] ; Read_Data_1[12] ; 6.262 ; 6.461 ; 6.461 ; 6.262 ;
; Read_Reg_Num_1[3] ; Read_Data_1[13] ; 6.601 ; 6.615 ; 6.615 ; 6.601 ;
; Read_Reg_Num_1[3] ; Read_Data_1[14] ; 5.936 ; 6.256 ; 6.256 ; 5.936 ;
; Read_Reg_Num_1[3] ; Read_Data_1[15] ; 6.141 ; 6.386 ; 6.386 ; 6.141 ;
; Read_Reg_Num_1[3] ; Read_Data_1[16] ; 6.024 ; 6.185 ; 6.185 ; 6.024 ;
; Read_Reg_Num_1[3] ; Read_Data_1[17] ; 5.888 ; 5.871 ; 5.871 ; 5.888 ;
; Read_Reg_Num_1[3] ; Read_Data_1[18] ; 6.302 ; 6.484 ; 6.484 ; 6.302 ;
; Read_Reg_Num_1[3] ; Read_Data_1[19] ; 6.070 ; 6.784 ; 6.784 ; 6.070 ;
; Read_Reg_Num_1[3] ; Read_Data_1[20] ; 6.441 ; 6.665 ; 6.665 ; 6.441 ;
; Read_Reg_Num_1[3] ; Read_Data_1[21] ; 6.240 ; 6.378 ; 6.378 ; 6.240 ;
; Read_Reg_Num_1[3] ; Read_Data_1[22] ; 6.116 ; 6.282 ; 6.282 ; 6.116 ;
; Read_Reg_Num_1[3] ; Read_Data_1[23] ; 6.556 ; 6.727 ; 6.727 ; 6.556 ;
; Read_Reg_Num_1[3] ; Read_Data_1[24] ; 6.361 ; 6.880 ; 6.880 ; 6.361 ;
; Read_Reg_Num_1[3] ; Read_Data_1[25] ; 6.514 ; 6.624 ; 6.624 ; 6.514 ;
; Read_Reg_Num_1[3] ; Read_Data_1[26] ; 6.082 ; 6.241 ; 6.241 ; 6.082 ;
; Read_Reg_Num_1[3] ; Read_Data_1[27] ; 6.045 ; 6.520 ; 6.520 ; 6.045 ;
; Read_Reg_Num_1[3] ; Read_Data_1[28] ; 6.155 ; 6.632 ; 6.632 ; 6.155 ;
; Read_Reg_Num_1[3] ; Read_Data_1[29] ; 6.269 ; 6.552 ; 6.552 ; 6.269 ;
; Read_Reg_Num_1[3] ; Read_Data_1[30] ; 6.168 ; 6.540 ; 6.540 ; 6.168 ;
; Read_Reg_Num_1[3] ; Read_Data_1[31] ; 5.964 ; 6.532 ; 6.532 ; 5.964 ;
; Read_Reg_Num_1[4] ; Read_Data_1[0]  ; 6.856 ; 5.896 ; 5.896 ; 6.856 ;
; Read_Reg_Num_1[4] ; Read_Data_1[1]  ; 7.099 ; 6.191 ; 6.191 ; 7.099 ;
; Read_Reg_Num_1[4] ; Read_Data_1[2]  ; 6.961 ; 5.982 ; 5.982 ; 6.961 ;
; Read_Reg_Num_1[4] ; Read_Data_1[3]  ; 6.763 ; 5.945 ; 5.945 ; 6.763 ;
; Read_Reg_Num_1[4] ; Read_Data_1[4]  ; 6.903 ; 6.002 ; 6.002 ; 6.903 ;
; Read_Reg_Num_1[4] ; Read_Data_1[5]  ; 6.804 ; 6.092 ; 6.092 ; 6.804 ;
; Read_Reg_Num_1[4] ; Read_Data_1[6]  ; 6.546 ; 5.876 ; 5.876 ; 6.546 ;
; Read_Reg_Num_1[4] ; Read_Data_1[7]  ; 6.654 ; 5.999 ; 5.999 ; 6.654 ;
; Read_Reg_Num_1[4] ; Read_Data_1[8]  ; 6.728 ; 6.369 ; 6.369 ; 6.728 ;
; Read_Reg_Num_1[4] ; Read_Data_1[9]  ; 6.348 ; 6.190 ; 6.190 ; 6.348 ;
; Read_Reg_Num_1[4] ; Read_Data_1[10] ; 6.436 ; 6.032 ; 6.032 ; 6.436 ;
; Read_Reg_Num_1[4] ; Read_Data_1[11] ; 6.402 ; 6.113 ; 6.113 ; 6.402 ;
; Read_Reg_Num_1[4] ; Read_Data_1[12] ; 6.982 ; 6.082 ; 6.082 ; 6.982 ;
; Read_Reg_Num_1[4] ; Read_Data_1[13] ; 6.789 ; 6.436 ; 6.436 ; 6.789 ;
; Read_Reg_Num_1[4] ; Read_Data_1[14] ; 6.128 ; 6.145 ; 6.145 ; 6.128 ;
; Read_Reg_Num_1[4] ; Read_Data_1[15] ; 6.576 ; 6.609 ; 6.609 ; 6.576 ;
; Read_Reg_Num_1[4] ; Read_Data_1[16] ; 6.557 ; 6.214 ; 6.214 ; 6.557 ;
; Read_Reg_Num_1[4] ; Read_Data_1[17] ; 6.121 ; 6.099 ; 6.099 ; 6.121 ;
; Read_Reg_Num_1[4] ; Read_Data_1[18] ; 6.401 ; 6.432 ; 6.432 ; 6.401 ;
; Read_Reg_Num_1[4] ; Read_Data_1[19] ; 6.741 ; 6.277 ; 6.277 ; 6.741 ;
; Read_Reg_Num_1[4] ; Read_Data_1[20] ; 6.540 ; 6.417 ; 6.417 ; 6.540 ;
; Read_Reg_Num_1[4] ; Read_Data_1[21] ; 6.477 ; 6.324 ; 6.324 ; 6.477 ;
; Read_Reg_Num_1[4] ; Read_Data_1[22] ; 6.877 ; 6.533 ; 6.533 ; 6.877 ;
; Read_Reg_Num_1[4] ; Read_Data_1[23] ; 6.739 ; 6.395 ; 6.395 ; 6.739 ;
; Read_Reg_Num_1[4] ; Read_Data_1[24] ; 6.867 ; 6.291 ; 6.291 ; 6.867 ;
; Read_Reg_Num_1[4] ; Read_Data_1[25] ; 6.690 ; 6.347 ; 6.347 ; 6.690 ;
; Read_Reg_Num_1[4] ; Read_Data_1[26] ; 6.848 ; 6.174 ; 6.174 ; 6.848 ;
; Read_Reg_Num_1[4] ; Read_Data_1[27] ; 6.626 ; 5.848 ; 5.848 ; 6.626 ;
; Read_Reg_Num_1[4] ; Read_Data_1[28] ; 6.709 ; 6.061 ; 6.061 ; 6.709 ;
; Read_Reg_Num_1[4] ; Read_Data_1[29] ; 6.805 ; 6.331 ; 6.331 ; 6.805 ;
; Read_Reg_Num_1[4] ; Read_Data_1[30] ; 6.527 ; 6.234 ; 6.234 ; 6.527 ;
; Read_Reg_Num_1[4] ; Read_Data_1[31] ; 6.433 ; 5.969 ; 5.969 ; 6.433 ;
; Read_Reg_Num_2[0] ; Read_Data_2[0]  ; 6.316 ; 6.316 ; 6.316 ; 6.316 ;
; Read_Reg_Num_2[0] ; Read_Data_2[1]  ; 6.497 ; 6.497 ; 6.497 ; 6.497 ;
; Read_Reg_Num_2[0] ; Read_Data_2[2]  ; 6.474 ; 6.474 ; 6.474 ; 6.474 ;
; Read_Reg_Num_2[0] ; Read_Data_2[3]  ; 5.989 ; 5.989 ; 5.989 ; 5.989 ;
; Read_Reg_Num_2[0] ; Read_Data_2[4]  ; 6.417 ; 6.417 ; 6.417 ; 6.417 ;
; Read_Reg_Num_2[0] ; Read_Data_2[5]  ; 6.066 ; 6.066 ; 6.066 ; 6.066 ;
; Read_Reg_Num_2[0] ; Read_Data_2[6]  ; 6.521 ; 6.521 ; 6.521 ; 6.521 ;
; Read_Reg_Num_2[0] ; Read_Data_2[7]  ; 5.949 ; 5.949 ; 5.949 ; 5.949 ;
; Read_Reg_Num_2[0] ; Read_Data_2[8]  ; 6.201 ; 6.201 ; 6.201 ; 6.201 ;
; Read_Reg_Num_2[0] ; Read_Data_2[9]  ; 6.368 ; 6.368 ; 6.368 ; 6.368 ;
; Read_Reg_Num_2[0] ; Read_Data_2[10] ; 6.771 ; 6.771 ; 6.771 ; 6.771 ;
; Read_Reg_Num_2[0] ; Read_Data_2[11] ; 7.340 ; 7.340 ; 7.340 ; 7.340 ;
; Read_Reg_Num_2[0] ; Read_Data_2[12] ; 6.376 ; 6.376 ; 6.376 ; 6.376 ;
; Read_Reg_Num_2[0] ; Read_Data_2[13] ; 6.913 ; 6.913 ; 6.913 ; 6.913 ;
; Read_Reg_Num_2[0] ; Read_Data_2[14] ; 6.193 ; 6.193 ; 6.193 ; 6.193 ;
; Read_Reg_Num_2[0] ; Read_Data_2[15] ; 6.116 ; 6.116 ; 6.116 ; 6.116 ;
; Read_Reg_Num_2[0] ; Read_Data_2[16] ; 6.909 ; 6.909 ; 6.909 ; 6.909 ;
; Read_Reg_Num_2[0] ; Read_Data_2[17] ; 6.950 ; 6.950 ; 6.950 ; 6.950 ;
; Read_Reg_Num_2[0] ; Read_Data_2[18] ; 6.663 ; 6.663 ; 6.663 ; 6.663 ;
; Read_Reg_Num_2[0] ; Read_Data_2[19] ; 6.952 ; 6.952 ; 6.952 ; 6.952 ;
; Read_Reg_Num_2[0] ; Read_Data_2[20] ; 6.375 ; 6.375 ; 6.375 ; 6.375 ;
; Read_Reg_Num_2[0] ; Read_Data_2[21] ; 6.837 ; 6.837 ; 6.837 ; 6.837 ;
; Read_Reg_Num_2[0] ; Read_Data_2[22] ; 6.237 ; 6.237 ; 6.237 ; 6.237 ;
; Read_Reg_Num_2[0] ; Read_Data_2[23] ; 6.554 ; 6.554 ; 6.554 ; 6.554 ;
; Read_Reg_Num_2[0] ; Read_Data_2[24] ; 6.339 ; 6.339 ; 6.339 ; 6.339 ;
; Read_Reg_Num_2[0] ; Read_Data_2[25] ; 6.696 ; 6.696 ; 6.696 ; 6.696 ;
; Read_Reg_Num_2[0] ; Read_Data_2[26] ; 6.457 ; 6.457 ; 6.457 ; 6.457 ;
; Read_Reg_Num_2[0] ; Read_Data_2[27] ; 6.495 ; 6.495 ; 6.495 ; 6.495 ;
; Read_Reg_Num_2[0] ; Read_Data_2[28] ; 6.596 ; 6.596 ; 6.596 ; 6.596 ;
; Read_Reg_Num_2[0] ; Read_Data_2[29] ; 6.477 ; 6.477 ; 6.477 ; 6.477 ;
; Read_Reg_Num_2[0] ; Read_Data_2[30] ; 6.869 ; 6.869 ; 6.869 ; 6.869 ;
; Read_Reg_Num_2[0] ; Read_Data_2[31] ; 6.741 ; 6.741 ; 6.741 ; 6.741 ;
; Read_Reg_Num_2[1] ; Read_Data_2[0]  ; 6.540 ; 6.540 ; 6.540 ; 6.540 ;
; Read_Reg_Num_2[1] ; Read_Data_2[1]  ; 6.920 ; 6.920 ; 6.920 ; 6.920 ;
; Read_Reg_Num_2[1] ; Read_Data_2[2]  ; 6.602 ; 6.602 ; 6.602 ; 6.602 ;
; Read_Reg_Num_2[1] ; Read_Data_2[3]  ; 6.778 ; 6.778 ; 6.778 ; 6.778 ;
; Read_Reg_Num_2[1] ; Read_Data_2[4]  ; 6.577 ; 6.577 ; 6.577 ; 6.577 ;
; Read_Reg_Num_2[1] ; Read_Data_2[5]  ; 6.198 ; 6.198 ; 6.198 ; 6.198 ;
; Read_Reg_Num_2[1] ; Read_Data_2[6]  ; 7.144 ; 7.144 ; 7.144 ; 7.144 ;
; Read_Reg_Num_2[1] ; Read_Data_2[7]  ; 6.774 ; 6.774 ; 6.774 ; 6.774 ;
; Read_Reg_Num_2[1] ; Read_Data_2[8]  ; 6.911 ; 6.911 ; 6.911 ; 6.911 ;
; Read_Reg_Num_2[1] ; Read_Data_2[9]  ; 6.646 ; 6.651 ; 6.651 ; 6.646 ;
; Read_Reg_Num_2[1] ; Read_Data_2[10] ; 6.729 ; 6.729 ; 6.729 ; 6.729 ;
; Read_Reg_Num_2[1] ; Read_Data_2[11] ; 6.918 ; 6.918 ; 6.918 ; 6.918 ;
; Read_Reg_Num_2[1] ; Read_Data_2[12] ; 6.386 ; 6.386 ; 6.386 ; 6.386 ;
; Read_Reg_Num_2[1] ; Read_Data_2[13] ; 6.732 ; 6.732 ; 6.732 ; 6.732 ;
; Read_Reg_Num_2[1] ; Read_Data_2[14] ; 6.561 ; 6.677 ; 6.677 ; 6.561 ;
; Read_Reg_Num_2[1] ; Read_Data_2[15] ; 6.530 ; 6.530 ; 6.530 ; 6.530 ;
; Read_Reg_Num_2[1] ; Read_Data_2[16] ; 6.534 ; 6.534 ; 6.534 ; 6.534 ;
; Read_Reg_Num_2[1] ; Read_Data_2[17] ; 6.384 ; 6.384 ; 6.384 ; 6.384 ;
; Read_Reg_Num_2[1] ; Read_Data_2[18] ; 6.464 ; 6.464 ; 6.464 ; 6.464 ;
; Read_Reg_Num_2[1] ; Read_Data_2[19] ; 6.566 ; 6.566 ; 6.566 ; 6.566 ;
; Read_Reg_Num_2[1] ; Read_Data_2[20] ; 6.614 ; 6.616 ; 6.616 ; 6.614 ;
; Read_Reg_Num_2[1] ; Read_Data_2[21] ; 6.333 ; 6.333 ; 6.333 ; 6.333 ;
; Read_Reg_Num_2[1] ; Read_Data_2[22] ; 6.824 ; 6.824 ; 6.824 ; 6.824 ;
; Read_Reg_Num_2[1] ; Read_Data_2[23] ; 6.576 ; 6.576 ; 6.576 ; 6.576 ;
; Read_Reg_Num_2[1] ; Read_Data_2[24] ; 6.355 ; 6.355 ; 6.355 ; 6.355 ;
; Read_Reg_Num_2[1] ; Read_Data_2[25] ; 6.447 ; 6.447 ; 6.447 ; 6.447 ;
; Read_Reg_Num_2[1] ; Read_Data_2[26] ; 6.520 ; 6.520 ; 6.520 ; 6.520 ;
; Read_Reg_Num_2[1] ; Read_Data_2[27] ; 6.450 ; 6.450 ; 6.450 ; 6.450 ;
; Read_Reg_Num_2[1] ; Read_Data_2[28] ; 6.683 ; 6.683 ; 6.683 ; 6.683 ;
; Read_Reg_Num_2[1] ; Read_Data_2[29] ; 6.499 ; 6.499 ; 6.499 ; 6.499 ;
; Read_Reg_Num_2[1] ; Read_Data_2[30] ; 6.339 ; 6.363 ; 6.363 ; 6.339 ;
; Read_Reg_Num_2[1] ; Read_Data_2[31] ; 6.686 ; 6.717 ; 6.717 ; 6.686 ;
; Read_Reg_Num_2[2] ; Read_Data_2[0]  ; 6.529 ; 6.568 ; 6.568 ; 6.529 ;
; Read_Reg_Num_2[2] ; Read_Data_2[1]  ; 6.565 ; 6.565 ; 6.565 ; 6.565 ;
; Read_Reg_Num_2[2] ; Read_Data_2[2]  ; 6.858 ; 6.311 ; 6.311 ; 6.858 ;
; Read_Reg_Num_2[2] ; Read_Data_2[3]  ; 6.453 ; 6.453 ; 6.453 ; 6.453 ;
; Read_Reg_Num_2[2] ; Read_Data_2[4]  ; 6.792 ; 6.715 ; 6.715 ; 6.792 ;
; Read_Reg_Num_2[2] ; Read_Data_2[5]  ; 6.957 ; 6.662 ; 6.662 ; 6.957 ;
; Read_Reg_Num_2[2] ; Read_Data_2[6]  ; 6.833 ; 6.833 ; 6.833 ; 6.833 ;
; Read_Reg_Num_2[2] ; Read_Data_2[7]  ; 6.331 ; 6.367 ; 6.367 ; 6.331 ;
; Read_Reg_Num_2[2] ; Read_Data_2[8]  ; 6.883 ; 6.781 ; 6.781 ; 6.883 ;
; Read_Reg_Num_2[2] ; Read_Data_2[9]  ; 6.330 ; 6.330 ; 6.330 ; 6.330 ;
; Read_Reg_Num_2[2] ; Read_Data_2[10] ; 6.812 ; 6.703 ; 6.703 ; 6.812 ;
; Read_Reg_Num_2[2] ; Read_Data_2[11] ; 7.157 ; 7.079 ; 7.079 ; 7.157 ;
; Read_Reg_Num_2[2] ; Read_Data_2[12] ; 6.620 ; 6.648 ; 6.648 ; 6.620 ;
; Read_Reg_Num_2[2] ; Read_Data_2[13] ; 6.783 ; 6.748 ; 6.748 ; 6.783 ;
; Read_Reg_Num_2[2] ; Read_Data_2[14] ; 6.455 ; 6.378 ; 6.378 ; 6.455 ;
; Read_Reg_Num_2[2] ; Read_Data_2[15] ; 6.624 ; 6.624 ; 6.624 ; 6.624 ;
; Read_Reg_Num_2[2] ; Read_Data_2[16] ; 6.437 ; 6.311 ; 6.311 ; 6.437 ;
; Read_Reg_Num_2[2] ; Read_Data_2[17] ; 6.689 ; 6.630 ; 6.630 ; 6.689 ;
; Read_Reg_Num_2[2] ; Read_Data_2[18] ; 6.234 ; 6.281 ; 6.281 ; 6.234 ;
; Read_Reg_Num_2[2] ; Read_Data_2[19] ; 6.352 ; 6.532 ; 6.532 ; 6.352 ;
; Read_Reg_Num_2[2] ; Read_Data_2[20] ; 6.522 ; 6.522 ; 6.522 ; 6.522 ;
; Read_Reg_Num_2[2] ; Read_Data_2[21] ; 6.779 ; 6.776 ; 6.776 ; 6.779 ;
; Read_Reg_Num_2[2] ; Read_Data_2[22] ; 6.785 ; 6.955 ; 6.955 ; 6.785 ;
; Read_Reg_Num_2[2] ; Read_Data_2[23] ; 6.800 ; 6.808 ; 6.808 ; 6.800 ;
; Read_Reg_Num_2[2] ; Read_Data_2[24] ; 6.539 ; 6.229 ; 6.229 ; 6.539 ;
; Read_Reg_Num_2[2] ; Read_Data_2[25] ; 6.501 ; 6.605 ; 6.605 ; 6.501 ;
; Read_Reg_Num_2[2] ; Read_Data_2[26] ; 6.703 ; 6.703 ; 6.703 ; 6.703 ;
; Read_Reg_Num_2[2] ; Read_Data_2[27] ; 6.648 ; 6.648 ; 6.648 ; 6.648 ;
; Read_Reg_Num_2[2] ; Read_Data_2[28] ; 6.847 ; 6.937 ; 6.937 ; 6.847 ;
; Read_Reg_Num_2[2] ; Read_Data_2[29] ; 7.141 ; 6.799 ; 6.799 ; 7.141 ;
; Read_Reg_Num_2[2] ; Read_Data_2[30] ; 6.528 ; 6.528 ; 6.528 ; 6.528 ;
; Read_Reg_Num_2[2] ; Read_Data_2[31] ; 6.709 ; 6.694 ; 6.694 ; 6.709 ;
; Read_Reg_Num_2[3] ; Read_Data_2[0]  ; 5.800 ; 6.272 ; 6.272 ; 5.800 ;
; Read_Reg_Num_2[3] ; Read_Data_2[1]  ; 6.098 ; 6.397 ; 6.397 ; 6.098 ;
; Read_Reg_Num_2[3] ; Read_Data_2[2]  ; 5.995 ; 6.269 ; 6.269 ; 5.995 ;
; Read_Reg_Num_2[3] ; Read_Data_2[3]  ; 6.106 ; 6.515 ; 6.515 ; 6.106 ;
; Read_Reg_Num_2[3] ; Read_Data_2[4]  ; 5.807 ; 6.653 ; 6.653 ; 5.807 ;
; Read_Reg_Num_2[3] ; Read_Data_2[5]  ; 5.843 ; 6.311 ; 6.311 ; 5.843 ;
; Read_Reg_Num_2[3] ; Read_Data_2[6]  ; 6.222 ; 6.648 ; 6.648 ; 6.222 ;
; Read_Reg_Num_2[3] ; Read_Data_2[7]  ; 6.059 ; 6.290 ; 6.290 ; 6.059 ;
; Read_Reg_Num_2[3] ; Read_Data_2[8]  ; 5.972 ; 6.533 ; 6.533 ; 5.972 ;
; Read_Reg_Num_2[3] ; Read_Data_2[9]  ; 6.273 ; 6.435 ; 6.435 ; 6.273 ;
; Read_Reg_Num_2[3] ; Read_Data_2[10] ; 6.198 ; 6.661 ; 6.661 ; 6.198 ;
; Read_Reg_Num_2[3] ; Read_Data_2[11] ; 6.591 ; 6.873 ; 6.873 ; 6.591 ;
; Read_Reg_Num_2[3] ; Read_Data_2[12] ; 5.864 ; 6.253 ; 6.253 ; 5.864 ;
; Read_Reg_Num_2[3] ; Read_Data_2[13] ; 6.480 ; 6.287 ; 6.287 ; 6.480 ;
; Read_Reg_Num_2[3] ; Read_Data_2[14] ; 6.316 ; 6.840 ; 6.840 ; 6.316 ;
; Read_Reg_Num_2[3] ; Read_Data_2[15] ; 6.340 ; 6.082 ; 6.082 ; 6.340 ;
; Read_Reg_Num_2[3] ; Read_Data_2[16] ; 6.318 ; 6.723 ; 6.723 ; 6.318 ;
; Read_Reg_Num_2[3] ; Read_Data_2[17] ; 6.178 ; 6.030 ; 6.030 ; 6.178 ;
; Read_Reg_Num_2[3] ; Read_Data_2[18] ; 6.298 ; 6.463 ; 6.463 ; 6.298 ;
; Read_Reg_Num_2[3] ; Read_Data_2[19] ; 6.469 ; 6.839 ; 6.839 ; 6.469 ;
; Read_Reg_Num_2[3] ; Read_Data_2[20] ; 6.137 ; 6.348 ; 6.348 ; 6.137 ;
; Read_Reg_Num_2[3] ; Read_Data_2[21] ; 6.229 ; 6.658 ; 6.658 ; 6.229 ;
; Read_Reg_Num_2[3] ; Read_Data_2[22] ; 6.276 ; 6.469 ; 6.469 ; 6.276 ;
; Read_Reg_Num_2[3] ; Read_Data_2[23] ; 6.130 ; 6.588 ; 6.588 ; 6.130 ;
; Read_Reg_Num_2[3] ; Read_Data_2[24] ; 5.989 ; 6.187 ; 6.187 ; 5.989 ;
; Read_Reg_Num_2[3] ; Read_Data_2[25] ; 6.297 ; 6.136 ; 6.136 ; 6.297 ;
; Read_Reg_Num_2[3] ; Read_Data_2[26] ; 5.837 ; 6.530 ; 6.530 ; 5.837 ;
; Read_Reg_Num_2[3] ; Read_Data_2[27] ; 6.088 ; 6.482 ; 6.482 ; 6.088 ;
; Read_Reg_Num_2[3] ; Read_Data_2[28] ; 6.142 ; 6.622 ; 6.622 ; 6.142 ;
; Read_Reg_Num_2[3] ; Read_Data_2[29] ; 6.211 ; 6.537 ; 6.537 ; 6.211 ;
; Read_Reg_Num_2[3] ; Read_Data_2[30] ; 6.246 ; 6.338 ; 6.338 ; 6.246 ;
; Read_Reg_Num_2[3] ; Read_Data_2[31] ; 6.268 ; 6.544 ; 6.544 ; 6.268 ;
; Read_Reg_Num_2[4] ; Read_Data_2[0]  ; 6.278 ; 5.915 ; 5.915 ; 6.278 ;
; Read_Reg_Num_2[4] ; Read_Data_2[1]  ; 6.416 ; 6.096 ; 6.096 ; 6.416 ;
; Read_Reg_Num_2[4] ; Read_Data_2[2]  ; 6.263 ; 6.113 ; 6.113 ; 6.263 ;
; Read_Reg_Num_2[4] ; Read_Data_2[3]  ; 6.116 ; 6.065 ; 6.065 ; 6.116 ;
; Read_Reg_Num_2[4] ; Read_Data_2[4]  ; 6.288 ; 5.933 ; 5.933 ; 6.288 ;
; Read_Reg_Num_2[4] ; Read_Data_2[5]  ; 5.853 ; 5.822 ; 5.822 ; 5.853 ;
; Read_Reg_Num_2[4] ; Read_Data_2[6]  ; 6.349 ; 6.156 ; 6.156 ; 6.349 ;
; Read_Reg_Num_2[4] ; Read_Data_2[7]  ; 6.142 ; 5.994 ; 5.994 ; 6.142 ;
; Read_Reg_Num_2[4] ; Read_Data_2[8]  ; 5.982 ; 5.955 ; 5.955 ; 5.982 ;
; Read_Reg_Num_2[4] ; Read_Data_2[9]  ; 6.632 ; 6.100 ; 6.100 ; 6.632 ;
; Read_Reg_Num_2[4] ; Read_Data_2[10] ; 6.208 ; 6.450 ; 6.450 ; 6.208 ;
; Read_Reg_Num_2[4] ; Read_Data_2[11] ; 7.008 ; 6.420 ; 6.420 ; 7.008 ;
; Read_Reg_Num_2[4] ; Read_Data_2[12] ; 5.874 ; 5.851 ; 5.851 ; 5.874 ;
; Read_Reg_Num_2[4] ; Read_Data_2[13] ; 6.490 ; 6.356 ; 6.356 ; 6.490 ;
; Read_Reg_Num_2[4] ; Read_Data_2[14] ; 6.326 ; 6.526 ; 6.526 ; 6.326 ;
; Read_Reg_Num_2[4] ; Read_Data_2[15] ; 6.350 ; 6.329 ; 6.329 ; 6.350 ;
; Read_Reg_Num_2[4] ; Read_Data_2[16] ; 6.328 ; 6.223 ; 6.223 ; 6.328 ;
; Read_Reg_Num_2[4] ; Read_Data_2[17] ; 6.594 ; 6.190 ; 6.190 ; 6.594 ;
; Read_Reg_Num_2[4] ; Read_Data_2[18] ; 6.311 ; 6.134 ; 6.134 ; 6.311 ;
; Read_Reg_Num_2[4] ; Read_Data_2[19] ; 6.484 ; 6.304 ; 6.304 ; 6.484 ;
; Read_Reg_Num_2[4] ; Read_Data_2[20] ; 6.307 ; 5.897 ; 5.897 ; 6.307 ;
; Read_Reg_Num_2[4] ; Read_Data_2[21] ; 6.458 ; 6.309 ; 6.309 ; 6.458 ;
; Read_Reg_Num_2[4] ; Read_Data_2[22] ; 6.438 ; 6.179 ; 6.179 ; 6.438 ;
; Read_Reg_Num_2[4] ; Read_Data_2[23] ; 6.434 ; 6.142 ; 6.142 ; 6.434 ;
; Read_Reg_Num_2[4] ; Read_Data_2[24] ; 6.221 ; 6.000 ; 6.000 ; 6.221 ;
; Read_Reg_Num_2[4] ; Read_Data_2[25] ; 6.465 ; 6.309 ; 6.309 ; 6.465 ;
; Read_Reg_Num_2[4] ; Read_Data_2[26] ; 5.847 ; 6.068 ; 6.068 ; 5.847 ;
; Read_Reg_Num_2[4] ; Read_Data_2[27] ; 6.098 ; 6.012 ; 6.012 ; 6.098 ;
; Read_Reg_Num_2[4] ; Read_Data_2[28] ; 6.157 ; 6.078 ; 6.078 ; 6.157 ;
; Read_Reg_Num_2[4] ; Read_Data_2[29] ; 6.295 ; 6.149 ; 6.149 ; 6.295 ;
; Read_Reg_Num_2[4] ; Read_Data_2[30] ; 6.631 ; 6.260 ; 6.260 ; 6.631 ;
; Read_Reg_Num_2[4] ; Read_Data_2[31] ; 6.278 ; 6.196 ; 6.196 ; 6.278 ;
+-------------------+-----------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 0.379 ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  Clock           ; 0.379 ; 0.215 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; -993.38             ;
;  Clock           ; 0.000 ; 0.000 ; N/A      ; N/A     ; -993.380            ;
+------------------+-------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; Clear             ; Clock      ; 9.432 ; 9.432 ; Rise       ; Clock           ;
; Reg_Write         ; Clock      ; 9.009 ; 9.009 ; Rise       ; Clock           ;
; Write_Data[*]     ; Clock      ; 5.704 ; 5.704 ; Rise       ; Clock           ;
;  Write_Data[0]    ; Clock      ; 4.738 ; 4.738 ; Rise       ; Clock           ;
;  Write_Data[1]    ; Clock      ; 4.749 ; 4.749 ; Rise       ; Clock           ;
;  Write_Data[2]    ; Clock      ; 4.825 ; 4.825 ; Rise       ; Clock           ;
;  Write_Data[3]    ; Clock      ; 5.392 ; 5.392 ; Rise       ; Clock           ;
;  Write_Data[4]    ; Clock      ; 4.591 ; 4.591 ; Rise       ; Clock           ;
;  Write_Data[5]    ; Clock      ; 5.704 ; 5.704 ; Rise       ; Clock           ;
;  Write_Data[6]    ; Clock      ; 4.329 ; 4.329 ; Rise       ; Clock           ;
;  Write_Data[7]    ; Clock      ; 4.921 ; 4.921 ; Rise       ; Clock           ;
;  Write_Data[8]    ; Clock      ; 5.110 ; 5.110 ; Rise       ; Clock           ;
;  Write_Data[9]    ; Clock      ; 4.475 ; 4.475 ; Rise       ; Clock           ;
;  Write_Data[10]   ; Clock      ; 4.698 ; 4.698 ; Rise       ; Clock           ;
;  Write_Data[11]   ; Clock      ; 4.887 ; 4.887 ; Rise       ; Clock           ;
;  Write_Data[12]   ; Clock      ; 5.103 ; 5.103 ; Rise       ; Clock           ;
;  Write_Data[13]   ; Clock      ; 5.036 ; 5.036 ; Rise       ; Clock           ;
;  Write_Data[14]   ; Clock      ; 4.265 ; 4.265 ; Rise       ; Clock           ;
;  Write_Data[15]   ; Clock      ; 4.879 ; 4.879 ; Rise       ; Clock           ;
;  Write_Data[16]   ; Clock      ; 4.386 ; 4.386 ; Rise       ; Clock           ;
;  Write_Data[17]   ; Clock      ; 4.899 ; 4.899 ; Rise       ; Clock           ;
;  Write_Data[18]   ; Clock      ; 4.109 ; 4.109 ; Rise       ; Clock           ;
;  Write_Data[19]   ; Clock      ; 4.684 ; 4.684 ; Rise       ; Clock           ;
;  Write_Data[20]   ; Clock      ; 4.530 ; 4.530 ; Rise       ; Clock           ;
;  Write_Data[21]   ; Clock      ; 4.916 ; 4.916 ; Rise       ; Clock           ;
;  Write_Data[22]   ; Clock      ; 4.342 ; 4.342 ; Rise       ; Clock           ;
;  Write_Data[23]   ; Clock      ; 4.744 ; 4.744 ; Rise       ; Clock           ;
;  Write_Data[24]   ; Clock      ; 4.407 ; 4.407 ; Rise       ; Clock           ;
;  Write_Data[25]   ; Clock      ; 5.152 ; 5.152 ; Rise       ; Clock           ;
;  Write_Data[26]   ; Clock      ; 4.626 ; 4.626 ; Rise       ; Clock           ;
;  Write_Data[27]   ; Clock      ; 5.090 ; 5.090 ; Rise       ; Clock           ;
;  Write_Data[28]   ; Clock      ; 4.799 ; 4.799 ; Rise       ; Clock           ;
;  Write_Data[29]   ; Clock      ; 4.626 ; 4.626 ; Rise       ; Clock           ;
;  Write_Data[30]   ; Clock      ; 4.701 ; 4.701 ; Rise       ; Clock           ;
;  Write_Data[31]   ; Clock      ; 4.927 ; 4.927 ; Rise       ; Clock           ;
; Write_Reg_Num[*]  ; Clock      ; 9.785 ; 9.785 ; Rise       ; Clock           ;
;  Write_Reg_Num[0] ; Clock      ; 7.750 ; 7.750 ; Rise       ; Clock           ;
;  Write_Reg_Num[1] ; Clock      ; 7.722 ; 7.722 ; Rise       ; Clock           ;
;  Write_Reg_Num[2] ; Clock      ; 7.690 ; 7.690 ; Rise       ; Clock           ;
;  Write_Reg_Num[3] ; Clock      ; 9.209 ; 9.209 ; Rise       ; Clock           ;
;  Write_Reg_Num[4] ; Clock      ; 9.785 ; 9.785 ; Rise       ; Clock           ;
+-------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; Clear             ; Clock      ; -1.980 ; -1.980 ; Rise       ; Clock           ;
; Reg_Write         ; Clock      ; -2.943 ; -2.943 ; Rise       ; Clock           ;
; Write_Data[*]     ; Clock      ; -1.836 ; -1.836 ; Rise       ; Clock           ;
;  Write_Data[0]    ; Clock      ; -1.836 ; -1.836 ; Rise       ; Clock           ;
;  Write_Data[1]    ; Clock      ; -2.074 ; -2.074 ; Rise       ; Clock           ;
;  Write_Data[2]    ; Clock      ; -2.028 ; -2.028 ; Rise       ; Clock           ;
;  Write_Data[3]    ; Clock      ; -1.868 ; -1.868 ; Rise       ; Clock           ;
;  Write_Data[4]    ; Clock      ; -1.841 ; -1.841 ; Rise       ; Clock           ;
;  Write_Data[5]    ; Clock      ; -2.040 ; -2.040 ; Rise       ; Clock           ;
;  Write_Data[6]    ; Clock      ; -2.042 ; -2.042 ; Rise       ; Clock           ;
;  Write_Data[7]    ; Clock      ; -2.042 ; -2.042 ; Rise       ; Clock           ;
;  Write_Data[8]    ; Clock      ; -2.087 ; -2.087 ; Rise       ; Clock           ;
;  Write_Data[9]    ; Clock      ; -1.934 ; -1.934 ; Rise       ; Clock           ;
;  Write_Data[10]   ; Clock      ; -1.884 ; -1.884 ; Rise       ; Clock           ;
;  Write_Data[11]   ; Clock      ; -2.021 ; -2.021 ; Rise       ; Clock           ;
;  Write_Data[12]   ; Clock      ; -2.121 ; -2.121 ; Rise       ; Clock           ;
;  Write_Data[13]   ; Clock      ; -2.026 ; -2.026 ; Rise       ; Clock           ;
;  Write_Data[14]   ; Clock      ; -2.009 ; -2.009 ; Rise       ; Clock           ;
;  Write_Data[15]   ; Clock      ; -1.957 ; -1.957 ; Rise       ; Clock           ;
;  Write_Data[16]   ; Clock      ; -2.139 ; -2.139 ; Rise       ; Clock           ;
;  Write_Data[17]   ; Clock      ; -1.972 ; -1.972 ; Rise       ; Clock           ;
;  Write_Data[18]   ; Clock      ; -1.972 ; -1.972 ; Rise       ; Clock           ;
;  Write_Data[19]   ; Clock      ; -1.894 ; -1.894 ; Rise       ; Clock           ;
;  Write_Data[20]   ; Clock      ; -1.873 ; -1.873 ; Rise       ; Clock           ;
;  Write_Data[21]   ; Clock      ; -1.849 ; -1.849 ; Rise       ; Clock           ;
;  Write_Data[22]   ; Clock      ; -2.017 ; -2.017 ; Rise       ; Clock           ;
;  Write_Data[23]   ; Clock      ; -2.043 ; -2.043 ; Rise       ; Clock           ;
;  Write_Data[24]   ; Clock      ; -2.057 ; -2.057 ; Rise       ; Clock           ;
;  Write_Data[25]   ; Clock      ; -2.269 ; -2.269 ; Rise       ; Clock           ;
;  Write_Data[26]   ; Clock      ; -2.141 ; -2.141 ; Rise       ; Clock           ;
;  Write_Data[27]   ; Clock      ; -2.333 ; -2.333 ; Rise       ; Clock           ;
;  Write_Data[28]   ; Clock      ; -2.040 ; -2.040 ; Rise       ; Clock           ;
;  Write_Data[29]   ; Clock      ; -1.880 ; -1.880 ; Rise       ; Clock           ;
;  Write_Data[30]   ; Clock      ; -2.065 ; -2.065 ; Rise       ; Clock           ;
;  Write_Data[31]   ; Clock      ; -2.210 ; -2.210 ; Rise       ; Clock           ;
; Write_Reg_Num[*]  ; Clock      ; -2.271 ; -2.271 ; Rise       ; Clock           ;
;  Write_Reg_Num[0] ; Clock      ; -2.337 ; -2.337 ; Rise       ; Clock           ;
;  Write_Reg_Num[1] ; Clock      ; -2.493 ; -2.493 ; Rise       ; Clock           ;
;  Write_Reg_Num[2] ; Clock      ; -2.271 ; -2.271 ; Rise       ; Clock           ;
;  Write_Reg_Num[3] ; Clock      ; -3.042 ; -3.042 ; Rise       ; Clock           ;
;  Write_Reg_Num[4] ; Clock      ; -3.330 ; -3.330 ; Rise       ; Clock           ;
+-------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; Read_Data_1[*]   ; Clock      ; 11.745 ; 11.745 ; Rise       ; Clock           ;
;  Read_Data_1[0]  ; Clock      ; 9.974  ; 9.974  ; Rise       ; Clock           ;
;  Read_Data_1[1]  ; Clock      ; 10.907 ; 10.907 ; Rise       ; Clock           ;
;  Read_Data_1[2]  ; Clock      ; 10.606 ; 10.606 ; Rise       ; Clock           ;
;  Read_Data_1[3]  ; Clock      ; 11.234 ; 11.234 ; Rise       ; Clock           ;
;  Read_Data_1[4]  ; Clock      ; 10.903 ; 10.903 ; Rise       ; Clock           ;
;  Read_Data_1[5]  ; Clock      ; 10.771 ; 10.771 ; Rise       ; Clock           ;
;  Read_Data_1[6]  ; Clock      ; 10.438 ; 10.438 ; Rise       ; Clock           ;
;  Read_Data_1[7]  ; Clock      ; 9.878  ; 9.878  ; Rise       ; Clock           ;
;  Read_Data_1[8]  ; Clock      ; 11.276 ; 11.276 ; Rise       ; Clock           ;
;  Read_Data_1[9]  ; Clock      ; 9.821  ; 9.821  ; Rise       ; Clock           ;
;  Read_Data_1[10] ; Clock      ; 9.861  ; 9.861  ; Rise       ; Clock           ;
;  Read_Data_1[11] ; Clock      ; 10.003 ; 10.003 ; Rise       ; Clock           ;
;  Read_Data_1[12] ; Clock      ; 10.469 ; 10.469 ; Rise       ; Clock           ;
;  Read_Data_1[13] ; Clock      ; 11.318 ; 11.318 ; Rise       ; Clock           ;
;  Read_Data_1[14] ; Clock      ; 10.059 ; 10.059 ; Rise       ; Clock           ;
;  Read_Data_1[15] ; Clock      ; 11.110 ; 11.110 ; Rise       ; Clock           ;
;  Read_Data_1[16] ; Clock      ; 10.280 ; 10.280 ; Rise       ; Clock           ;
;  Read_Data_1[17] ; Clock      ; 9.556  ; 9.556  ; Rise       ; Clock           ;
;  Read_Data_1[18] ; Clock      ; 10.849 ; 10.849 ; Rise       ; Clock           ;
;  Read_Data_1[19] ; Clock      ; 10.216 ; 10.216 ; Rise       ; Clock           ;
;  Read_Data_1[20] ; Clock      ; 10.715 ; 10.715 ; Rise       ; Clock           ;
;  Read_Data_1[21] ; Clock      ; 11.014 ; 11.014 ; Rise       ; Clock           ;
;  Read_Data_1[22] ; Clock      ; 10.742 ; 10.742 ; Rise       ; Clock           ;
;  Read_Data_1[23] ; Clock      ; 11.158 ; 11.158 ; Rise       ; Clock           ;
;  Read_Data_1[24] ; Clock      ; 11.275 ; 11.275 ; Rise       ; Clock           ;
;  Read_Data_1[25] ; Clock      ; 11.745 ; 11.745 ; Rise       ; Clock           ;
;  Read_Data_1[26] ; Clock      ; 10.191 ; 10.191 ; Rise       ; Clock           ;
;  Read_Data_1[27] ; Clock      ; 10.684 ; 10.684 ; Rise       ; Clock           ;
;  Read_Data_1[28] ; Clock      ; 10.832 ; 10.832 ; Rise       ; Clock           ;
;  Read_Data_1[29] ; Clock      ; 10.210 ; 10.210 ; Rise       ; Clock           ;
;  Read_Data_1[30] ; Clock      ; 10.657 ; 10.657 ; Rise       ; Clock           ;
;  Read_Data_1[31] ; Clock      ; 10.435 ; 10.435 ; Rise       ; Clock           ;
; Read_Data_2[*]   ; Clock      ; 11.217 ; 11.217 ; Rise       ; Clock           ;
;  Read_Data_2[0]  ; Clock      ; 10.294 ; 10.294 ; Rise       ; Clock           ;
;  Read_Data_2[1]  ; Clock      ; 10.379 ; 10.379 ; Rise       ; Clock           ;
;  Read_Data_2[2]  ; Clock      ; 11.020 ; 11.020 ; Rise       ; Clock           ;
;  Read_Data_2[3]  ; Clock      ; 11.062 ; 11.062 ; Rise       ; Clock           ;
;  Read_Data_2[4]  ; Clock      ; 11.159 ; 11.159 ; Rise       ; Clock           ;
;  Read_Data_2[5]  ; Clock      ; 10.559 ; 10.559 ; Rise       ; Clock           ;
;  Read_Data_2[6]  ; Clock      ; 10.644 ; 10.644 ; Rise       ; Clock           ;
;  Read_Data_2[7]  ; Clock      ; 10.135 ; 10.135 ; Rise       ; Clock           ;
;  Read_Data_2[8]  ; Clock      ; 10.828 ; 10.828 ; Rise       ; Clock           ;
;  Read_Data_2[9]  ; Clock      ; 10.278 ; 10.278 ; Rise       ; Clock           ;
;  Read_Data_2[10] ; Clock      ; 10.640 ; 10.640 ; Rise       ; Clock           ;
;  Read_Data_2[11] ; Clock      ; 11.047 ; 11.047 ; Rise       ; Clock           ;
;  Read_Data_2[12] ; Clock      ; 10.318 ; 10.318 ; Rise       ; Clock           ;
;  Read_Data_2[13] ; Clock      ; 10.659 ; 10.659 ; Rise       ; Clock           ;
;  Read_Data_2[14] ; Clock      ; 10.824 ; 10.824 ; Rise       ; Clock           ;
;  Read_Data_2[15] ; Clock      ; 10.490 ; 10.490 ; Rise       ; Clock           ;
;  Read_Data_2[16] ; Clock      ; 10.509 ; 10.509 ; Rise       ; Clock           ;
;  Read_Data_2[17] ; Clock      ; 9.936  ; 9.936  ; Rise       ; Clock           ;
;  Read_Data_2[18] ; Clock      ; 10.728 ; 10.728 ; Rise       ; Clock           ;
;  Read_Data_2[19] ; Clock      ; 10.170 ; 10.170 ; Rise       ; Clock           ;
;  Read_Data_2[20] ; Clock      ; 10.242 ; 10.242 ; Rise       ; Clock           ;
;  Read_Data_2[21] ; Clock      ; 10.302 ; 10.302 ; Rise       ; Clock           ;
;  Read_Data_2[22] ; Clock      ; 11.217 ; 11.217 ; Rise       ; Clock           ;
;  Read_Data_2[23] ; Clock      ; 11.015 ; 11.015 ; Rise       ; Clock           ;
;  Read_Data_2[24] ; Clock      ; 10.891 ; 10.891 ; Rise       ; Clock           ;
;  Read_Data_2[25] ; Clock      ; 10.460 ; 10.460 ; Rise       ; Clock           ;
;  Read_Data_2[26] ; Clock      ; 10.446 ; 10.446 ; Rise       ; Clock           ;
;  Read_Data_2[27] ; Clock      ; 9.976  ; 9.976  ; Rise       ; Clock           ;
;  Read_Data_2[28] ; Clock      ; 10.797 ; 10.797 ; Rise       ; Clock           ;
;  Read_Data_2[29] ; Clock      ; 11.065 ; 11.065 ; Rise       ; Clock           ;
;  Read_Data_2[30] ; Clock      ; 10.448 ; 10.448 ; Rise       ; Clock           ;
;  Read_Data_2[31] ; Clock      ; 10.558 ; 10.558 ; Rise       ; Clock           ;
+------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; Read_Data_1[*]   ; Clock      ; 4.040 ; 4.040 ; Rise       ; Clock           ;
;  Read_Data_1[0]  ; Clock      ; 4.415 ; 4.415 ; Rise       ; Clock           ;
;  Read_Data_1[1]  ; Clock      ; 4.856 ; 4.856 ; Rise       ; Clock           ;
;  Read_Data_1[2]  ; Clock      ; 4.717 ; 4.717 ; Rise       ; Clock           ;
;  Read_Data_1[3]  ; Clock      ; 4.201 ; 4.201 ; Rise       ; Clock           ;
;  Read_Data_1[4]  ; Clock      ; 4.584 ; 4.584 ; Rise       ; Clock           ;
;  Read_Data_1[5]  ; Clock      ; 4.494 ; 4.494 ; Rise       ; Clock           ;
;  Read_Data_1[6]  ; Clock      ; 4.410 ; 4.410 ; Rise       ; Clock           ;
;  Read_Data_1[7]  ; Clock      ; 4.415 ; 4.415 ; Rise       ; Clock           ;
;  Read_Data_1[8]  ; Clock      ; 4.343 ; 4.343 ; Rise       ; Clock           ;
;  Read_Data_1[9]  ; Clock      ; 4.209 ; 4.209 ; Rise       ; Clock           ;
;  Read_Data_1[10] ; Clock      ; 4.208 ; 4.208 ; Rise       ; Clock           ;
;  Read_Data_1[11] ; Clock      ; 4.476 ; 4.476 ; Rise       ; Clock           ;
;  Read_Data_1[12] ; Clock      ; 4.742 ; 4.742 ; Rise       ; Clock           ;
;  Read_Data_1[13] ; Clock      ; 4.912 ; 4.912 ; Rise       ; Clock           ;
;  Read_Data_1[14] ; Clock      ; 4.494 ; 4.494 ; Rise       ; Clock           ;
;  Read_Data_1[15] ; Clock      ; 4.614 ; 4.614 ; Rise       ; Clock           ;
;  Read_Data_1[16] ; Clock      ; 4.508 ; 4.508 ; Rise       ; Clock           ;
;  Read_Data_1[17] ; Clock      ; 4.213 ; 4.213 ; Rise       ; Clock           ;
;  Read_Data_1[18] ; Clock      ; 4.515 ; 4.515 ; Rise       ; Clock           ;
;  Read_Data_1[19] ; Clock      ; 4.260 ; 4.260 ; Rise       ; Clock           ;
;  Read_Data_1[20] ; Clock      ; 4.040 ; 4.040 ; Rise       ; Clock           ;
;  Read_Data_1[21] ; Clock      ; 4.747 ; 4.747 ; Rise       ; Clock           ;
;  Read_Data_1[22] ; Clock      ; 4.239 ; 4.239 ; Rise       ; Clock           ;
;  Read_Data_1[23] ; Clock      ; 4.734 ; 4.734 ; Rise       ; Clock           ;
;  Read_Data_1[24] ; Clock      ; 4.281 ; 4.281 ; Rise       ; Clock           ;
;  Read_Data_1[25] ; Clock      ; 4.714 ; 4.714 ; Rise       ; Clock           ;
;  Read_Data_1[26] ; Clock      ; 4.465 ; 4.465 ; Rise       ; Clock           ;
;  Read_Data_1[27] ; Clock      ; 4.458 ; 4.458 ; Rise       ; Clock           ;
;  Read_Data_1[28] ; Clock      ; 4.396 ; 4.396 ; Rise       ; Clock           ;
;  Read_Data_1[29] ; Clock      ; 4.319 ; 4.319 ; Rise       ; Clock           ;
;  Read_Data_1[30] ; Clock      ; 4.714 ; 4.714 ; Rise       ; Clock           ;
;  Read_Data_1[31] ; Clock      ; 4.225 ; 4.225 ; Rise       ; Clock           ;
; Read_Data_2[*]   ; Clock      ; 3.991 ; 3.991 ; Rise       ; Clock           ;
;  Read_Data_2[0]  ; Clock      ; 4.209 ; 4.209 ; Rise       ; Clock           ;
;  Read_Data_2[1]  ; Clock      ; 4.363 ; 4.363 ; Rise       ; Clock           ;
;  Read_Data_2[2]  ; Clock      ; 4.303 ; 4.303 ; Rise       ; Clock           ;
;  Read_Data_2[3]  ; Clock      ; 4.291 ; 4.291 ; Rise       ; Clock           ;
;  Read_Data_2[4]  ; Clock      ; 4.321 ; 4.321 ; Rise       ; Clock           ;
;  Read_Data_2[5]  ; Clock      ; 4.179 ; 4.179 ; Rise       ; Clock           ;
;  Read_Data_2[6]  ; Clock      ; 4.499 ; 4.499 ; Rise       ; Clock           ;
;  Read_Data_2[7]  ; Clock      ; 3.991 ; 3.991 ; Rise       ; Clock           ;
;  Read_Data_2[8]  ; Clock      ; 4.313 ; 4.313 ; Rise       ; Clock           ;
;  Read_Data_2[9]  ; Clock      ; 4.256 ; 4.256 ; Rise       ; Clock           ;
;  Read_Data_2[10] ; Clock      ; 4.517 ; 4.517 ; Rise       ; Clock           ;
;  Read_Data_2[11] ; Clock      ; 4.710 ; 4.710 ; Rise       ; Clock           ;
;  Read_Data_2[12] ; Clock      ; 4.162 ; 4.162 ; Rise       ; Clock           ;
;  Read_Data_2[13] ; Clock      ; 4.309 ; 4.309 ; Rise       ; Clock           ;
;  Read_Data_2[14] ; Clock      ; 4.182 ; 4.182 ; Rise       ; Clock           ;
;  Read_Data_2[15] ; Clock      ; 4.189 ; 4.189 ; Rise       ; Clock           ;
;  Read_Data_2[16] ; Clock      ; 4.052 ; 4.052 ; Rise       ; Clock           ;
;  Read_Data_2[17] ; Clock      ; 4.393 ; 4.393 ; Rise       ; Clock           ;
;  Read_Data_2[18] ; Clock      ; 4.059 ; 4.059 ; Rise       ; Clock           ;
;  Read_Data_2[19] ; Clock      ; 4.326 ; 4.326 ; Rise       ; Clock           ;
;  Read_Data_2[20] ; Clock      ; 4.047 ; 4.047 ; Rise       ; Clock           ;
;  Read_Data_2[21] ; Clock      ; 4.039 ; 4.039 ; Rise       ; Clock           ;
;  Read_Data_2[22] ; Clock      ; 4.309 ; 4.309 ; Rise       ; Clock           ;
;  Read_Data_2[23] ; Clock      ; 4.465 ; 4.465 ; Rise       ; Clock           ;
;  Read_Data_2[24] ; Clock      ; 4.070 ; 4.070 ; Rise       ; Clock           ;
;  Read_Data_2[25] ; Clock      ; 4.157 ; 4.157 ; Rise       ; Clock           ;
;  Read_Data_2[26] ; Clock      ; 4.313 ; 4.313 ; Rise       ; Clock           ;
;  Read_Data_2[27] ; Clock      ; 4.153 ; 4.153 ; Rise       ; Clock           ;
;  Read_Data_2[28] ; Clock      ; 4.478 ; 4.478 ; Rise       ; Clock           ;
;  Read_Data_2[29] ; Clock      ; 4.555 ; 4.555 ; Rise       ; Clock           ;
;  Read_Data_2[30] ; Clock      ; 4.295 ; 4.295 ; Rise       ; Clock           ;
;  Read_Data_2[31] ; Clock      ; 4.312 ; 4.312 ; Rise       ; Clock           ;
+------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Progagation Delay                                                       ;
+-------------------+-----------------+--------+--------+--------+--------+
; Input Port        ; Output Port     ; RR     ; RF     ; FR     ; FF     ;
+-------------------+-----------------+--------+--------+--------+--------+
; Read_Reg_Num_1[0] ; Read_Data_1[0]  ; 14.796 ; 15.264 ; 15.264 ; 14.796 ;
; Read_Reg_Num_1[0] ; Read_Data_1[1]  ; 15.849 ; 15.890 ; 15.890 ; 15.849 ;
; Read_Reg_Num_1[0] ; Read_Data_1[2]  ; 15.597 ; 15.560 ; 15.560 ; 15.597 ;
; Read_Reg_Num_1[0] ; Read_Data_1[3]  ; 15.990 ; 14.951 ; 14.951 ; 15.990 ;
; Read_Reg_Num_1[0] ; Read_Data_1[4]  ; 15.456 ; 15.096 ; 15.096 ; 15.456 ;
; Read_Reg_Num_1[0] ; Read_Data_1[5]  ; 15.419 ; 15.283 ; 15.283 ; 15.419 ;
; Read_Reg_Num_1[0] ; Read_Data_1[6]  ; 16.057 ; 15.214 ; 15.214 ; 16.057 ;
; Read_Reg_Num_1[0] ; Read_Data_1[7]  ; 15.325 ; 15.522 ; 15.522 ; 15.325 ;
; Read_Reg_Num_1[0] ; Read_Data_1[8]  ; 15.561 ; 15.596 ; 15.596 ; 15.561 ;
; Read_Reg_Num_1[0] ; Read_Data_1[9]  ; 15.265 ; 14.695 ; 14.695 ; 15.265 ;
; Read_Reg_Num_1[0] ; Read_Data_1[10] ; 14.442 ; 15.059 ; 15.059 ; 14.442 ;
; Read_Reg_Num_1[0] ; Read_Data_1[11] ; 15.867 ; 14.774 ; 14.774 ; 15.867 ;
; Read_Reg_Num_1[0] ; Read_Data_1[12] ; 16.132 ; 14.984 ; 14.984 ; 16.132 ;
; Read_Reg_Num_1[0] ; Read_Data_1[13] ; 15.962 ; 15.661 ; 15.661 ; 15.962 ;
; Read_Reg_Num_1[0] ; Read_Data_1[14] ; 15.194 ; 14.419 ; 14.419 ; 15.194 ;
; Read_Reg_Num_1[0] ; Read_Data_1[15] ; 14.773 ; 14.799 ; 14.799 ; 14.773 ;
; Read_Reg_Num_1[0] ; Read_Data_1[16] ; 14.802 ; 15.375 ; 15.375 ; 14.802 ;
; Read_Reg_Num_1[0] ; Read_Data_1[17] ; 14.568 ; 14.102 ; 14.102 ; 14.568 ;
; Read_Reg_Num_1[0] ; Read_Data_1[18] ; 15.828 ; 14.937 ; 14.937 ; 15.828 ;
; Read_Reg_Num_1[0] ; Read_Data_1[19] ; 14.334 ; 13.993 ; 13.993 ; 14.334 ;
; Read_Reg_Num_1[0] ; Read_Data_1[20] ; 16.291 ; 15.482 ; 15.482 ; 16.291 ;
; Read_Reg_Num_1[0] ; Read_Data_1[21] ; 15.522 ; 15.361 ; 15.361 ; 15.522 ;
; Read_Reg_Num_1[0] ; Read_Data_1[22] ; 16.342 ; 16.074 ; 16.074 ; 16.342 ;
; Read_Reg_Num_1[0] ; Read_Data_1[23] ; 15.369 ; 15.501 ; 15.501 ; 15.369 ;
; Read_Reg_Num_1[0] ; Read_Data_1[24] ; 16.431 ; 16.052 ; 16.052 ; 16.431 ;
; Read_Reg_Num_1[0] ; Read_Data_1[25] ; 15.749 ; 15.851 ; 15.851 ; 15.749 ;
; Read_Reg_Num_1[0] ; Read_Data_1[26] ; 14.415 ; 14.694 ; 14.694 ; 14.415 ;
; Read_Reg_Num_1[0] ; Read_Data_1[27] ; 15.292 ; 15.673 ; 15.673 ; 15.292 ;
; Read_Reg_Num_1[0] ; Read_Data_1[28] ; 15.283 ; 15.283 ; 15.283 ; 15.283 ;
; Read_Reg_Num_1[0] ; Read_Data_1[29] ; 15.035 ; 14.797 ; 14.797 ; 15.035 ;
; Read_Reg_Num_1[0] ; Read_Data_1[30] ; 15.512 ; 15.905 ; 15.905 ; 15.512 ;
; Read_Reg_Num_1[0] ; Read_Data_1[31] ; 15.001 ; 14.860 ; 14.860 ; 15.001 ;
; Read_Reg_Num_1[1] ; Read_Data_1[0]  ; 15.042 ; 15.935 ; 15.935 ; 15.042 ;
; Read_Reg_Num_1[1] ; Read_Data_1[1]  ; 16.320 ; 17.060 ; 17.060 ; 16.320 ;
; Read_Reg_Num_1[1] ; Read_Data_1[2]  ; 15.842 ; 16.664 ; 16.664 ; 15.842 ;
; Read_Reg_Num_1[1] ; Read_Data_1[3]  ; 15.267 ; 16.004 ; 16.004 ; 15.267 ;
; Read_Reg_Num_1[1] ; Read_Data_1[4]  ; 16.087 ; 16.179 ; 16.179 ; 16.087 ;
; Read_Reg_Num_1[1] ; Read_Data_1[5]  ; 15.890 ; 15.979 ; 15.979 ; 15.890 ;
; Read_Reg_Num_1[1] ; Read_Data_1[6]  ; 16.528 ; 15.228 ; 15.228 ; 16.528 ;
; Read_Reg_Num_1[1] ; Read_Data_1[7]  ; 15.553 ; 15.536 ; 15.536 ; 15.553 ;
; Read_Reg_Num_1[1] ; Read_Data_1[8]  ; 15.812 ; 15.610 ; 15.610 ; 15.812 ;
; Read_Reg_Num_1[1] ; Read_Data_1[9]  ; 15.736 ; 14.737 ; 14.737 ; 15.736 ;
; Read_Reg_Num_1[1] ; Read_Data_1[10] ; 15.341 ; 14.456 ; 14.456 ; 15.341 ;
; Read_Reg_Num_1[1] ; Read_Data_1[11] ; 15.328 ; 16.458 ; 16.458 ; 15.328 ;
; Read_Reg_Num_1[1] ; Read_Data_1[12] ; 16.603 ; 14.998 ; 14.998 ; 16.603 ;
; Read_Reg_Num_1[1] ; Read_Data_1[13] ; 16.303 ; 15.976 ; 15.976 ; 16.303 ;
; Read_Reg_Num_1[1] ; Read_Data_1[14] ; 16.121 ; 15.922 ; 15.922 ; 16.121 ;
; Read_Reg_Num_1[1] ; Read_Data_1[15] ; 15.244 ; 15.472 ; 15.472 ; 15.244 ;
; Read_Reg_Num_1[1] ; Read_Data_1[16] ; 15.573 ; 15.389 ; 15.389 ; 15.573 ;
; Read_Reg_Num_1[1] ; Read_Data_1[17] ; 15.317 ; 15.777 ; 15.777 ; 15.317 ;
; Read_Reg_Num_1[1] ; Read_Data_1[18] ; 16.299 ; 15.236 ; 15.236 ; 16.299 ;
; Read_Reg_Num_1[1] ; Read_Data_1[19] ; 14.723 ; 15.455 ; 15.455 ; 14.723 ;
; Read_Reg_Num_1[1] ; Read_Data_1[20] ; 15.717 ; 16.305 ; 16.305 ; 15.717 ;
; Read_Reg_Num_1[1] ; Read_Data_1[21] ; 15.581 ; 15.762 ; 15.762 ; 15.581 ;
; Read_Reg_Num_1[1] ; Read_Data_1[22] ; 16.813 ; 16.088 ; 16.088 ; 16.813 ;
; Read_Reg_Num_1[1] ; Read_Data_1[23] ; 15.911 ; 15.818 ; 15.818 ; 15.911 ;
; Read_Reg_Num_1[1] ; Read_Data_1[24] ; 16.902 ; 16.422 ; 16.422 ; 16.902 ;
; Read_Reg_Num_1[1] ; Read_Data_1[25] ; 16.100 ; 16.123 ; 16.123 ; 16.100 ;
; Read_Reg_Num_1[1] ; Read_Data_1[26] ; 14.848 ; 16.106 ; 16.106 ; 14.848 ;
; Read_Reg_Num_1[1] ; Read_Data_1[27] ; 15.763 ; 15.687 ; 15.687 ; 15.763 ;
; Read_Reg_Num_1[1] ; Read_Data_1[28] ; 15.632 ; 15.191 ; 15.191 ; 15.632 ;
; Read_Reg_Num_1[1] ; Read_Data_1[29] ; 15.506 ; 15.004 ; 15.004 ; 15.506 ;
; Read_Reg_Num_1[1] ; Read_Data_1[30] ; 15.703 ; 15.919 ; 15.919 ; 15.703 ;
; Read_Reg_Num_1[1] ; Read_Data_1[31] ; 15.472 ; 14.874 ; 14.874 ; 15.472 ;
; Read_Reg_Num_1[2] ; Read_Data_1[0]  ; 15.317 ; 14.263 ; 14.263 ; 15.317 ;
; Read_Reg_Num_1[2] ; Read_Data_1[1]  ; 16.442 ; 15.280 ; 15.280 ; 16.442 ;
; Read_Reg_Num_1[2] ; Read_Data_1[2]  ; 16.046 ; 15.059 ; 15.059 ; 16.046 ;
; Read_Reg_Num_1[2] ; Read_Data_1[3]  ; 14.600 ; 13.966 ; 13.966 ; 14.600 ;
; Read_Reg_Num_1[2] ; Read_Data_1[4]  ; 15.561 ; 14.746 ; 14.746 ; 15.561 ;
; Read_Reg_Num_1[2] ; Read_Data_1[5]  ; 15.361 ; 14.204 ; 14.204 ; 15.361 ;
; Read_Reg_Num_1[2] ; Read_Data_1[6]  ; 13.517 ; 13.733 ; 13.733 ; 13.517 ;
; Read_Reg_Num_1[2] ; Read_Data_1[7]  ; 13.500 ; 13.904 ; 13.904 ; 13.500 ;
; Read_Reg_Num_1[2] ; Read_Data_1[8]  ; 14.864 ; 14.115 ; 14.115 ; 14.864 ;
; Read_Reg_Num_1[2] ; Read_Data_1[9]  ; 13.382 ; 13.580 ; 13.580 ; 13.382 ;
; Read_Reg_Num_1[2] ; Read_Data_1[10] ; 13.632 ; 13.526 ; 13.526 ; 13.632 ;
; Read_Reg_Num_1[2] ; Read_Data_1[11] ; 15.840 ; 14.833 ; 14.833 ; 15.840 ;
; Read_Reg_Num_1[2] ; Read_Data_1[12] ; 14.969 ; 14.420 ; 14.420 ; 14.969 ;
; Read_Reg_Num_1[2] ; Read_Data_1[13] ; 15.581 ; 15.391 ; 15.391 ; 15.581 ;
; Read_Reg_Num_1[2] ; Read_Data_1[14] ; 15.483 ; 14.917 ; 14.917 ; 15.483 ;
; Read_Reg_Num_1[2] ; Read_Data_1[15] ; 15.134 ; 14.811 ; 14.811 ; 15.134 ;
; Read_Reg_Num_1[2] ; Read_Data_1[16] ; 14.935 ; 14.433 ; 14.433 ; 14.935 ;
; Read_Reg_Num_1[2] ; Read_Data_1[17] ; 15.159 ; 14.653 ; 14.653 ; 15.159 ;
; Read_Reg_Num_1[2] ; Read_Data_1[18] ; 14.461 ; 14.574 ; 14.574 ; 14.461 ;
; Read_Reg_Num_1[2] ; Read_Data_1[19] ; 14.169 ; 14.793 ; 14.793 ; 14.169 ;
; Read_Reg_Num_1[2] ; Read_Data_1[20] ; 14.042 ; 14.030 ; 14.030 ; 14.042 ;
; Read_Reg_Num_1[2] ; Read_Data_1[21] ; 14.881 ; 15.100 ; 15.100 ; 14.881 ;
; Read_Reg_Num_1[2] ; Read_Data_1[22] ; 14.024 ; 14.024 ; 14.024 ; 14.024 ;
; Read_Reg_Num_1[2] ; Read_Data_1[23] ; 15.200 ; 15.247 ; 15.247 ; 15.200 ;
; Read_Reg_Num_1[2] ; Read_Data_1[24] ; 14.910 ; 14.710 ; 14.710 ; 14.910 ;
; Read_Reg_Num_1[2] ; Read_Data_1[25] ; 15.505 ; 14.991 ; 14.991 ; 15.505 ;
; Read_Reg_Num_1[2] ; Read_Data_1[26] ; 15.488 ; 14.854 ; 14.854 ; 15.488 ;
; Read_Reg_Num_1[2] ; Read_Data_1[27] ; 13.812 ; 13.814 ; 13.814 ; 13.812 ;
; Read_Reg_Num_1[2] ; Read_Data_1[28] ; 14.573 ; 14.968 ; 14.968 ; 14.573 ;
; Read_Reg_Num_1[2] ; Read_Data_1[29] ; 14.598 ; 14.281 ; 14.281 ; 14.598 ;
; Read_Reg_Num_1[2] ; Read_Data_1[30] ; 14.636 ; 15.039 ; 15.039 ; 14.636 ;
; Read_Reg_Num_1[2] ; Read_Data_1[31] ; 14.246 ; 13.686 ; 13.686 ; 14.246 ;
; Read_Reg_Num_1[3] ; Read_Data_1[0]  ; 12.439 ; 13.856 ; 13.856 ; 12.439 ;
; Read_Reg_Num_1[3] ; Read_Data_1[1]  ; 12.966 ; 14.118 ; 14.118 ; 12.966 ;
; Read_Reg_Num_1[3] ; Read_Data_1[2]  ; 12.697 ; 13.881 ; 13.881 ; 12.697 ;
; Read_Reg_Num_1[3] ; Read_Data_1[3]  ; 12.682 ; 12.934 ; 12.934 ; 12.682 ;
; Read_Reg_Num_1[3] ; Read_Data_1[4]  ; 12.523 ; 14.290 ; 14.290 ; 12.523 ;
; Read_Reg_Num_1[3] ; Read_Data_1[5]  ; 12.858 ; 12.828 ; 12.828 ; 12.858 ;
; Read_Reg_Num_1[3] ; Read_Data_1[6]  ; 11.853 ; 13.379 ; 13.379 ; 11.853 ;
; Read_Reg_Num_1[3] ; Read_Data_1[7]  ; 12.113 ; 13.277 ; 13.277 ; 12.113 ;
; Read_Reg_Num_1[3] ; Read_Data_1[8]  ; 12.386 ; 13.648 ; 13.648 ; 12.386 ;
; Read_Reg_Num_1[3] ; Read_Data_1[9]  ; 11.465 ; 13.017 ; 13.017 ; 11.465 ;
; Read_Reg_Num_1[3] ; Read_Data_1[10] ; 11.803 ; 12.895 ; 12.895 ; 11.803 ;
; Read_Reg_Num_1[3] ; Read_Data_1[11] ; 11.544 ; 12.276 ; 12.276 ; 11.544 ;
; Read_Reg_Num_1[3] ; Read_Data_1[12] ; 12.716 ; 13.347 ; 13.347 ; 12.716 ;
; Read_Reg_Num_1[3] ; Read_Data_1[13] ; 12.471 ; 14.344 ; 14.344 ; 12.471 ;
; Read_Reg_Num_1[3] ; Read_Data_1[14] ; 10.984 ; 13.408 ; 13.408 ; 10.984 ;
; Read_Reg_Num_1[3] ; Read_Data_1[15] ; 11.948 ; 14.764 ; 14.764 ; 11.948 ;
; Read_Reg_Num_1[3] ; Read_Data_1[16] ; 11.883 ; 12.876 ; 12.876 ; 11.883 ;
; Read_Reg_Num_1[3] ; Read_Data_1[17] ; 10.974 ; 12.164 ; 12.164 ; 10.974 ;
; Read_Reg_Num_1[3] ; Read_Data_1[18] ; 11.674 ; 13.447 ; 13.447 ; 11.674 ;
; Read_Reg_Num_1[3] ; Read_Data_1[19] ; 12.295 ; 13.328 ; 13.328 ; 12.295 ;
; Read_Reg_Num_1[3] ; Read_Data_1[20] ; 12.328 ; 13.672 ; 13.672 ; 12.328 ;
; Read_Reg_Num_1[3] ; Read_Data_1[21] ; 11.721 ; 14.020 ; 14.020 ; 11.721 ;
; Read_Reg_Num_1[3] ; Read_Data_1[22] ; 12.570 ; 13.191 ; 13.191 ; 12.570 ;
; Read_Reg_Num_1[3] ; Read_Data_1[23] ; 12.288 ; 14.162 ; 14.162 ; 12.288 ;
; Read_Reg_Num_1[3] ; Read_Data_1[24] ; 12.563 ; 13.046 ; 13.046 ; 12.563 ;
; Read_Reg_Num_1[3] ; Read_Data_1[25] ; 12.324 ; 14.849 ; 14.849 ; 12.324 ;
; Read_Reg_Num_1[3] ; Read_Data_1[26] ; 12.425 ; 13.416 ; 13.416 ; 12.425 ;
; Read_Reg_Num_1[3] ; Read_Data_1[27] ; 12.161 ; 13.442 ; 13.442 ; 12.161 ;
; Read_Reg_Num_1[3] ; Read_Data_1[28] ; 12.197 ; 13.130 ; 13.130 ; 12.197 ;
; Read_Reg_Num_1[3] ; Read_Data_1[29] ; 12.486 ; 14.228 ; 14.228 ; 12.486 ;
; Read_Reg_Num_1[3] ; Read_Data_1[30] ; 11.807 ; 13.914 ; 13.914 ; 11.807 ;
; Read_Reg_Num_1[3] ; Read_Data_1[31] ; 11.743 ; 13.418 ; 13.418 ; 11.743 ;
; Read_Reg_Num_1[4] ; Read_Data_1[0]  ; 14.003 ; 10.718 ; 10.718 ; 14.003 ;
; Read_Reg_Num_1[4] ; Read_Data_1[1]  ; 14.265 ; 11.357 ; 11.357 ; 14.265 ;
; Read_Reg_Num_1[4] ; Read_Data_1[2]  ; 14.027 ; 10.962 ; 10.962 ; 14.027 ;
; Read_Reg_Num_1[4] ; Read_Data_1[3]  ; 13.081 ; 10.827 ; 10.827 ; 13.081 ;
; Read_Reg_Num_1[4] ; Read_Data_1[4]  ; 14.437 ; 10.919 ; 10.919 ; 14.437 ;
; Read_Reg_Num_1[4] ; Read_Data_1[5]  ; 13.088 ; 11.137 ; 11.137 ; 13.088 ;
; Read_Reg_Num_1[4] ; Read_Data_1[6]  ; 13.525 ; 10.726 ; 10.726 ; 13.525 ;
; Read_Reg_Num_1[4] ; Read_Data_1[7]  ; 13.423 ; 10.972 ; 10.972 ; 13.423 ;
; Read_Reg_Num_1[4] ; Read_Data_1[8]  ; 13.795 ; 11.901 ; 11.901 ; 13.795 ;
; Read_Reg_Num_1[4] ; Read_Data_1[9]  ; 13.163 ; 11.303 ; 11.303 ; 13.163 ;
; Read_Reg_Num_1[4] ; Read_Data_1[10] ; 13.042 ; 11.118 ; 11.118 ; 13.042 ;
; Read_Reg_Num_1[4] ; Read_Data_1[11] ; 12.423 ; 11.172 ; 11.172 ; 12.423 ;
; Read_Reg_Num_1[4] ; Read_Data_1[12] ; 13.494 ; 11.113 ; 11.113 ; 13.494 ;
; Read_Reg_Num_1[4] ; Read_Data_1[13] ; 14.491 ; 11.969 ; 11.969 ; 14.491 ;
; Read_Reg_Num_1[4] ; Read_Data_1[14] ; 13.555 ; 11.214 ; 11.214 ; 13.555 ;
; Read_Reg_Num_1[4] ; Read_Data_1[15] ; 14.911 ; 12.117 ; 12.117 ; 14.911 ;
; Read_Reg_Num_1[4] ; Read_Data_1[16] ; 13.022 ; 11.376 ; 11.376 ; 13.022 ;
; Read_Reg_Num_1[4] ; Read_Data_1[17] ; 12.310 ; 11.115 ; 11.115 ; 12.310 ;
; Read_Reg_Num_1[4] ; Read_Data_1[18] ; 13.594 ; 11.898 ; 11.898 ; 13.594 ;
; Read_Reg_Num_1[4] ; Read_Data_1[19] ; 13.475 ; 11.526 ; 11.526 ; 13.475 ;
; Read_Reg_Num_1[4] ; Read_Data_1[20] ; 13.819 ; 11.911 ; 11.911 ; 13.819 ;
; Read_Reg_Num_1[4] ; Read_Data_1[21] ; 14.166 ; 11.616 ; 11.616 ; 14.166 ;
; Read_Reg_Num_1[4] ; Read_Data_1[22] ; 13.338 ; 12.097 ; 12.097 ; 13.338 ;
; Read_Reg_Num_1[4] ; Read_Data_1[23] ; 14.308 ; 11.773 ; 11.773 ; 14.308 ;
; Read_Reg_Num_1[4] ; Read_Data_1[24] ; 13.193 ; 11.676 ; 11.676 ; 13.193 ;
; Read_Reg_Num_1[4] ; Read_Data_1[25] ; 14.996 ; 11.832 ; 11.832 ; 14.996 ;
; Read_Reg_Num_1[4] ; Read_Data_1[26] ; 13.562 ; 11.209 ; 11.209 ; 13.562 ;
; Read_Reg_Num_1[4] ; Read_Data_1[27] ; 13.589 ; 10.790 ; 10.790 ; 13.589 ;
; Read_Reg_Num_1[4] ; Read_Data_1[28] ; 13.276 ; 11.071 ; 11.071 ; 13.276 ;
; Read_Reg_Num_1[4] ; Read_Data_1[29] ; 14.375 ; 11.660 ; 11.660 ; 14.375 ;
; Read_Reg_Num_1[4] ; Read_Data_1[30] ; 14.060 ; 11.432 ; 11.432 ; 14.060 ;
; Read_Reg_Num_1[4] ; Read_Data_1[31] ; 13.565 ; 11.000 ; 11.000 ; 13.565 ;
; Read_Reg_Num_2[0] ; Read_Data_2[0]  ; 14.746 ; 14.692 ; 14.692 ; 14.746 ;
; Read_Reg_Num_2[0] ; Read_Data_2[1]  ; 15.132 ; 15.441 ; 15.441 ; 15.132 ;
; Read_Reg_Num_2[0] ; Read_Data_2[2]  ; 15.586 ; 15.494 ; 15.494 ; 15.586 ;
; Read_Reg_Num_2[0] ; Read_Data_2[3]  ; 15.231 ; 15.392 ; 15.392 ; 15.231 ;
; Read_Reg_Num_2[0] ; Read_Data_2[4]  ; 15.207 ; 14.822 ; 14.822 ; 15.207 ;
; Read_Reg_Num_2[0] ; Read_Data_2[5]  ; 14.998 ; 15.739 ; 15.739 ; 14.998 ;
; Read_Reg_Num_2[0] ; Read_Data_2[6]  ; 15.111 ; 15.165 ; 15.165 ; 15.111 ;
; Read_Reg_Num_2[0] ; Read_Data_2[7]  ; 15.407 ; 15.472 ; 15.472 ; 15.407 ;
; Read_Reg_Num_2[0] ; Read_Data_2[8]  ; 14.864 ; 15.254 ; 15.254 ; 14.864 ;
; Read_Reg_Num_2[0] ; Read_Data_2[9]  ; 14.688 ; 14.441 ; 14.441 ; 14.688 ;
; Read_Reg_Num_2[0] ; Read_Data_2[10] ; 15.129 ; 14.907 ; 14.907 ; 15.129 ;
; Read_Reg_Num_2[0] ; Read_Data_2[11] ; 14.937 ; 15.751 ; 15.751 ; 14.937 ;
; Read_Reg_Num_2[0] ; Read_Data_2[12] ; 15.287 ; 15.653 ; 15.653 ; 15.287 ;
; Read_Reg_Num_2[0] ; Read_Data_2[13] ; 14.918 ; 16.073 ; 16.073 ; 14.918 ;
; Read_Reg_Num_2[0] ; Read_Data_2[14] ; 15.734 ; 15.298 ; 15.298 ; 15.734 ;
; Read_Reg_Num_2[0] ; Read_Data_2[15] ; 14.703 ; 15.038 ; 15.038 ; 14.703 ;
; Read_Reg_Num_2[0] ; Read_Data_2[16] ; 14.548 ; 14.838 ; 14.838 ; 14.548 ;
; Read_Reg_Num_2[0] ; Read_Data_2[17] ; 14.104 ; 14.395 ; 14.395 ; 14.104 ;
; Read_Reg_Num_2[0] ; Read_Data_2[18] ; 15.237 ; 15.306 ; 15.306 ; 15.237 ;
; Read_Reg_Num_2[0] ; Read_Data_2[19] ; 15.147 ; 15.151 ; 15.151 ; 15.147 ;
; Read_Reg_Num_2[0] ; Read_Data_2[20] ; 14.081 ; 14.346 ; 14.346 ; 14.081 ;
; Read_Reg_Num_2[0] ; Read_Data_2[21] ; 15.204 ; 14.739 ; 14.739 ; 15.204 ;
; Read_Reg_Num_2[0] ; Read_Data_2[22] ; 15.434 ; 15.791 ; 15.791 ; 15.434 ;
; Read_Reg_Num_2[0] ; Read_Data_2[23] ; 15.805 ; 15.362 ; 15.362 ; 15.805 ;
; Read_Reg_Num_2[0] ; Read_Data_2[24] ; 14.595 ; 15.087 ; 15.087 ; 14.595 ;
; Read_Reg_Num_2[0] ; Read_Data_2[25] ; 15.748 ; 15.300 ; 15.300 ; 15.748 ;
; Read_Reg_Num_2[0] ; Read_Data_2[26] ; 15.486 ; 14.425 ; 14.425 ; 15.486 ;
; Read_Reg_Num_2[0] ; Read_Data_2[27] ; 14.296 ; 15.236 ; 15.236 ; 14.296 ;
; Read_Reg_Num_2[0] ; Read_Data_2[28] ; 15.329 ; 15.016 ; 15.016 ; 15.329 ;
; Read_Reg_Num_2[0] ; Read_Data_2[29] ; 15.267 ; 16.012 ; 16.012 ; 15.267 ;
; Read_Reg_Num_2[0] ; Read_Data_2[30] ; 14.472 ; 14.930 ; 14.930 ; 14.472 ;
; Read_Reg_Num_2[0] ; Read_Data_2[31] ; 15.392 ; 15.136 ; 15.136 ; 15.392 ;
; Read_Reg_Num_2[1] ; Read_Data_2[0]  ; 14.931 ; 14.452 ; 14.452 ; 14.931 ;
; Read_Reg_Num_2[1] ; Read_Data_2[1]  ; 15.616 ; 15.160 ; 15.160 ; 15.616 ;
; Read_Reg_Num_2[1] ; Read_Data_2[2]  ; 15.819 ; 15.206 ; 15.206 ; 15.819 ;
; Read_Reg_Num_2[1] ; Read_Data_2[3]  ; 15.910 ; 16.075 ; 16.075 ; 15.910 ;
; Read_Reg_Num_2[1] ; Read_Data_2[4]  ; 14.995 ; 14.827 ; 14.827 ; 14.995 ;
; Read_Reg_Num_2[1] ; Read_Data_2[5]  ; 15.363 ; 14.892 ; 14.892 ; 15.363 ;
; Read_Reg_Num_2[1] ; Read_Data_2[6]  ; 15.508 ; 15.524 ; 15.524 ; 15.508 ;
; Read_Reg_Num_2[1] ; Read_Data_2[7]  ; 15.149 ; 15.670 ; 15.670 ; 15.149 ;
; Read_Reg_Num_2[1] ; Read_Data_2[8]  ; 15.616 ; 15.317 ; 15.317 ; 15.616 ;
; Read_Reg_Num_2[1] ; Read_Data_2[9]  ; 15.982 ; 15.295 ; 15.295 ; 15.982 ;
; Read_Reg_Num_2[1] ; Read_Data_2[10] ; 16.838 ; 16.261 ; 16.261 ; 16.838 ;
; Read_Reg_Num_2[1] ; Read_Data_2[11] ; 15.937 ; 16.540 ; 16.540 ; 15.937 ;
; Read_Reg_Num_2[1] ; Read_Data_2[12] ; 15.277 ; 15.082 ; 15.082 ; 15.277 ;
; Read_Reg_Num_2[1] ; Read_Data_2[13] ; 15.697 ; 15.677 ; 15.677 ; 15.697 ;
; Read_Reg_Num_2[1] ; Read_Data_2[14] ; 16.284 ; 15.981 ; 15.981 ; 16.284 ;
; Read_Reg_Num_2[1] ; Read_Data_2[15] ; 15.382 ; 15.721 ; 15.721 ; 15.382 ;
; Read_Reg_Num_2[1] ; Read_Data_2[16] ; 15.227 ; 15.521 ; 15.521 ; 15.227 ;
; Read_Reg_Num_2[1] ; Read_Data_2[17] ; 14.783 ; 15.078 ; 15.078 ; 14.783 ;
; Read_Reg_Num_2[1] ; Read_Data_2[18] ; 15.916 ; 15.989 ; 15.989 ; 15.916 ;
; Read_Reg_Num_2[1] ; Read_Data_2[19] ; 15.826 ; 15.580 ; 15.580 ; 15.826 ;
; Read_Reg_Num_2[1] ; Read_Data_2[20] ; 15.465 ; 14.891 ; 14.891 ; 15.465 ;
; Read_Reg_Num_2[1] ; Read_Data_2[21] ; 15.883 ; 15.419 ; 15.419 ; 15.883 ;
; Read_Reg_Num_2[1] ; Read_Data_2[22] ; 15.615 ; 15.747 ; 15.747 ; 15.615 ;
; Read_Reg_Num_2[1] ; Read_Data_2[23] ; 15.204 ; 16.045 ; 16.045 ; 15.204 ;
; Read_Reg_Num_2[1] ; Read_Data_2[24] ; 14.989 ; 14.738 ; 14.738 ; 14.989 ;
; Read_Reg_Num_2[1] ; Read_Data_2[25] ; 15.971 ; 15.852 ; 15.852 ; 15.971 ;
; Read_Reg_Num_2[1] ; Read_Data_2[26] ; 16.001 ; 15.373 ; 15.373 ; 16.001 ;
; Read_Reg_Num_2[1] ; Read_Data_2[27] ; 15.504 ; 15.038 ; 15.038 ; 15.504 ;
; Read_Reg_Num_2[1] ; Read_Data_2[28] ; 16.008 ; 15.699 ; 15.699 ; 16.008 ;
; Read_Reg_Num_2[1] ; Read_Data_2[29] ; 16.396 ; 16.695 ; 16.695 ; 16.396 ;
; Read_Reg_Num_2[1] ; Read_Data_2[30] ; 16.352 ; 15.613 ; 15.613 ; 16.352 ;
; Read_Reg_Num_2[1] ; Read_Data_2[31] ; 16.071 ; 15.796 ; 15.796 ; 16.071 ;
; Read_Reg_Num_2[2] ; Read_Data_2[0]  ; 14.058 ; 14.058 ; 14.058 ; 14.058 ;
; Read_Reg_Num_2[2] ; Read_Data_2[1]  ; 13.787 ; 13.760 ; 13.760 ; 13.787 ;
; Read_Reg_Num_2[2] ; Read_Data_2[2]  ; 13.936 ; 13.936 ; 13.936 ; 13.936 ;
; Read_Reg_Num_2[2] ; Read_Data_2[3]  ; 14.431 ; 14.431 ; 14.431 ; 14.431 ;
; Read_Reg_Num_2[2] ; Read_Data_2[4]  ; 13.275 ; 13.238 ; 13.238 ; 13.275 ;
; Read_Reg_Num_2[2] ; Read_Data_2[5]  ; 13.689 ; 13.689 ; 13.689 ; 13.689 ;
; Read_Reg_Num_2[2] ; Read_Data_2[6]  ; 14.735 ; 14.153 ; 14.153 ; 14.735 ;
; Read_Reg_Num_2[2] ; Read_Data_2[7]  ; 13.615 ; 13.615 ; 13.615 ; 13.615 ;
; Read_Reg_Num_2[2] ; Read_Data_2[8]  ; 13.600 ; 13.946 ; 13.946 ; 13.600 ;
; Read_Reg_Num_2[2] ; Read_Data_2[9]  ; 13.902 ; 13.924 ; 13.924 ; 13.902 ;
; Read_Reg_Num_2[2] ; Read_Data_2[10] ; 14.888 ; 14.659 ; 14.659 ; 14.888 ;
; Read_Reg_Num_2[2] ; Read_Data_2[11] ; 14.194 ; 15.169 ; 15.169 ; 14.194 ;
; Read_Reg_Num_2[2] ; Read_Data_2[12] ; 13.709 ; 13.644 ; 13.644 ; 13.709 ;
; Read_Reg_Num_2[2] ; Read_Data_2[13] ; 14.087 ; 14.087 ; 14.087 ; 14.087 ;
; Read_Reg_Num_2[2] ; Read_Data_2[14] ; 14.418 ; 14.418 ; 14.418 ; 14.418 ;
; Read_Reg_Num_2[2] ; Read_Data_2[15] ; 14.707 ; 14.707 ; 14.707 ; 14.707 ;
; Read_Reg_Num_2[2] ; Read_Data_2[16] ; 14.714 ; 14.714 ; 14.714 ; 14.714 ;
; Read_Reg_Num_2[2] ; Read_Data_2[17] ; 13.339 ; 13.339 ; 13.339 ; 13.339 ;
; Read_Reg_Num_2[2] ; Read_Data_2[18] ; 14.131 ; 14.131 ; 14.131 ; 14.131 ;
; Read_Reg_Num_2[2] ; Read_Data_2[19] ; 14.342 ; 14.342 ; 14.342 ; 14.342 ;
; Read_Reg_Num_2[2] ; Read_Data_2[20] ; 13.562 ; 13.844 ; 13.844 ; 13.562 ;
; Read_Reg_Num_2[2] ; Read_Data_2[21] ; 13.835 ; 13.835 ; 13.835 ; 13.835 ;
; Read_Reg_Num_2[2] ; Read_Data_2[22] ; 14.188 ; 14.376 ; 14.376 ; 14.188 ;
; Read_Reg_Num_2[2] ; Read_Data_2[23] ; 14.089 ; 14.089 ; 14.089 ; 14.089 ;
; Read_Reg_Num_2[2] ; Read_Data_2[24] ; 13.878 ; 13.878 ; 13.878 ; 13.878 ;
; Read_Reg_Num_2[2] ; Read_Data_2[25] ; 14.464 ; 13.856 ; 13.856 ; 14.464 ;
; Read_Reg_Num_2[2] ; Read_Data_2[26] ; 13.257 ; 14.002 ; 14.002 ; 13.257 ;
; Read_Reg_Num_2[2] ; Read_Data_2[27] ; 13.424 ; 13.667 ; 13.667 ; 13.424 ;
; Read_Reg_Num_2[2] ; Read_Data_2[28] ; 14.272 ; 14.187 ; 14.187 ; 14.272 ;
; Read_Reg_Num_2[2] ; Read_Data_2[29] ; 15.400 ; 15.400 ; 15.400 ; 15.400 ;
; Read_Reg_Num_2[2] ; Read_Data_2[30] ; 14.272 ; 13.503 ; 13.503 ; 14.272 ;
; Read_Reg_Num_2[2] ; Read_Data_2[31] ; 14.314 ; 13.553 ; 13.553 ; 14.314 ;
; Read_Reg_Num_2[3] ; Read_Data_2[0]  ; 11.629 ; 12.976 ; 12.976 ; 11.629 ;
; Read_Reg_Num_2[3] ; Read_Data_2[1]  ; 11.808 ; 13.627 ; 13.627 ; 11.808 ;
; Read_Reg_Num_2[3] ; Read_Data_2[2]  ; 11.472 ; 13.216 ; 13.216 ; 11.472 ;
; Read_Reg_Num_2[3] ; Read_Data_2[3]  ; 11.336 ; 12.932 ; 12.932 ; 11.336 ;
; Read_Reg_Num_2[3] ; Read_Data_2[4]  ; 11.645 ; 13.242 ; 13.242 ; 11.645 ;
; Read_Reg_Num_2[3] ; Read_Data_2[5]  ; 10.655 ; 12.935 ; 12.935 ; 10.655 ;
; Read_Reg_Num_2[3] ; Read_Data_2[6]  ; 11.643 ; 14.702 ; 14.702 ; 11.643 ;
; Read_Reg_Num_2[3] ; Read_Data_2[7]  ; 11.316 ; 11.912 ; 11.912 ; 11.316 ;
; Read_Reg_Num_2[3] ; Read_Data_2[8]  ; 10.907 ; 13.144 ; 13.144 ; 10.907 ;
; Read_Reg_Num_2[3] ; Read_Data_2[9]  ; 12.201 ; 13.782 ; 13.782 ; 12.201 ;
; Read_Reg_Num_2[3] ; Read_Data_2[10] ; 12.360 ; 13.014 ; 13.014 ; 12.360 ;
; Read_Reg_Num_2[3] ; Read_Data_2[11] ; 13.144 ; 14.161 ; 14.161 ; 13.144 ;
; Read_Reg_Num_2[3] ; Read_Data_2[12] ; 10.670 ; 12.209 ; 12.209 ; 10.670 ;
; Read_Reg_Num_2[3] ; Read_Data_2[13] ; 12.001 ; 12.997 ; 12.997 ; 12.001 ;
; Read_Reg_Num_2[3] ; Read_Data_2[14] ; 12.489 ; 13.587 ; 13.587 ; 12.489 ;
; Read_Reg_Num_2[3] ; Read_Data_2[15] ; 11.861 ; 13.279 ; 13.279 ; 11.861 ;
; Read_Reg_Num_2[3] ; Read_Data_2[16] ; 11.880 ; 12.870 ; 12.870 ; 11.880 ;
; Read_Reg_Num_2[3] ; Read_Data_2[17] ; 12.336 ; 12.386 ; 12.386 ; 12.336 ;
; Read_Reg_Num_2[3] ; Read_Data_2[18] ; 11.713 ; 12.733 ; 12.733 ; 11.713 ;
; Read_Reg_Num_2[3] ; Read_Data_2[19] ; 11.939 ; 13.264 ; 13.264 ; 11.939 ;
; Read_Reg_Num_2[3] ; Read_Data_2[20] ; 11.648 ; 13.721 ; 13.721 ; 11.648 ;
; Read_Reg_Num_2[3] ; Read_Data_2[21] ; 11.955 ; 12.701 ; 12.701 ; 11.955 ;
; Read_Reg_Num_2[3] ; Read_Data_2[22] ; 11.961 ; 12.978 ; 12.978 ; 11.961 ;
; Read_Reg_Num_2[3] ; Read_Data_2[23] ; 11.955 ; 13.730 ; 13.730 ; 11.955 ;
; Read_Reg_Num_2[3] ; Read_Data_2[24] ; 11.669 ; 12.196 ; 12.196 ; 11.669 ;
; Read_Reg_Num_2[3] ; Read_Data_2[25] ; 11.961 ; 14.431 ; 14.431 ; 11.961 ;
; Read_Reg_Num_2[3] ; Read_Data_2[26] ; 11.254 ; 13.138 ; 13.138 ; 11.254 ;
; Read_Reg_Num_2[3] ; Read_Data_2[27] ; 11.307 ; 13.304 ; 13.304 ; 11.307 ;
; Read_Reg_Num_2[3] ; Read_Data_2[28] ; 11.254 ; 14.239 ; 14.239 ; 11.254 ;
; Read_Reg_Num_2[3] ; Read_Data_2[29] ; 11.640 ; 13.479 ; 13.479 ; 11.640 ;
; Read_Reg_Num_2[3] ; Read_Data_2[30] ; 12.198 ; 13.828 ; 13.828 ; 12.198 ;
; Read_Reg_Num_2[3] ; Read_Data_2[31] ; 11.584 ; 14.281 ; 14.281 ; 11.584 ;
; Read_Reg_Num_2[4] ; Read_Data_2[0]  ; 12.918 ; 10.930 ; 10.930 ; 12.918 ;
; Read_Reg_Num_2[4] ; Read_Data_2[1]  ; 13.569 ; 11.196 ; 11.196 ; 13.569 ;
; Read_Reg_Num_2[4] ; Read_Data_2[2]  ; 13.158 ; 11.243 ; 11.243 ; 13.158 ;
; Read_Reg_Num_2[4] ; Read_Data_2[3]  ; 12.874 ; 11.239 ; 11.239 ; 12.874 ;
; Read_Reg_Num_2[4] ; Read_Data_2[4]  ; 13.184 ; 10.952 ; 10.952 ; 13.184 ;
; Read_Reg_Num_2[4] ; Read_Data_2[5]  ; 12.877 ; 10.592 ; 10.592 ; 12.877 ;
; Read_Reg_Num_2[4] ; Read_Data_2[6]  ; 14.644 ; 11.317 ; 11.317 ; 14.644 ;
; Read_Reg_Num_2[4] ; Read_Data_2[7]  ; 11.874 ; 11.091 ; 11.091 ; 11.874 ;
; Read_Reg_Num_2[4] ; Read_Data_2[8]  ; 13.086 ; 10.844 ; 10.844 ; 13.086 ;
; Read_Reg_Num_2[4] ; Read_Data_2[9]  ; 13.724 ; 11.241 ; 11.241 ; 13.724 ;
; Read_Reg_Num_2[4] ; Read_Data_2[10] ; 12.762 ; 12.078 ; 12.078 ; 12.762 ;
; Read_Reg_Num_2[4] ; Read_Data_2[11] ; 14.103 ; 12.043 ; 12.043 ; 14.103 ;
; Read_Reg_Num_2[4] ; Read_Data_2[12] ; 12.311 ; 10.611 ; 10.611 ; 12.311 ;
; Read_Reg_Num_2[4] ; Read_Data_2[13] ; 13.099 ; 11.733 ; 11.733 ; 13.099 ;
; Read_Reg_Num_2[4] ; Read_Data_2[14] ; 13.529 ; 12.219 ; 12.219 ; 13.529 ;
; Read_Reg_Num_2[4] ; Read_Data_2[15] ; 13.381 ; 11.734 ; 11.734 ; 13.381 ;
; Read_Reg_Num_2[4] ; Read_Data_2[16] ; 12.776 ; 11.592 ; 11.592 ; 12.776 ;
; Read_Reg_Num_2[4] ; Read_Data_2[17] ; 12.424 ; 11.370 ; 11.370 ; 12.424 ;
; Read_Reg_Num_2[4] ; Read_Data_2[18] ; 12.809 ; 11.424 ; 11.424 ; 12.809 ;
; Read_Reg_Num_2[4] ; Read_Data_2[19] ; 13.357 ; 11.650 ; 11.650 ; 13.357 ;
; Read_Reg_Num_2[4] ; Read_Data_2[20] ; 13.823 ; 10.860 ; 10.860 ; 13.823 ;
; Read_Reg_Num_2[4] ; Read_Data_2[21] ; 12.707 ; 11.737 ; 11.737 ; 12.707 ;
; Read_Reg_Num_2[4] ; Read_Data_2[22] ; 13.080 ; 11.436 ; 11.436 ; 13.080 ;
; Read_Reg_Num_2[4] ; Read_Data_2[23] ; 13.672 ; 11.391 ; 11.391 ; 13.672 ;
; Read_Reg_Num_2[4] ; Read_Data_2[24] ; 12.138 ; 11.073 ; 11.073 ; 12.138 ;
; Read_Reg_Num_2[4] ; Read_Data_2[25] ; 14.373 ; 11.736 ; 11.736 ; 14.373 ;
; Read_Reg_Num_2[4] ; Read_Data_2[26] ; 13.080 ; 11.092 ; 11.092 ; 13.080 ;
; Read_Reg_Num_2[4] ; Read_Data_2[27] ; 13.246 ; 11.114 ; 11.114 ; 13.246 ;
; Read_Reg_Num_2[4] ; Read_Data_2[28] ; 14.181 ; 11.158 ; 11.158 ; 14.181 ;
; Read_Reg_Num_2[4] ; Read_Data_2[29] ; 13.421 ; 11.425 ; 11.425 ; 13.421 ;
; Read_Reg_Num_2[4] ; Read_Data_2[30] ; 13.770 ; 11.539 ; 11.539 ; 13.770 ;
; Read_Reg_Num_2[4] ; Read_Data_2[31] ; 14.223 ; 11.385 ; 11.385 ; 14.223 ;
+-------------------+-----------------+--------+--------+--------+--------+


+---------------------------------------------------------------------+
; Minimum Progagation Delay                                           ;
+-------------------+-----------------+-------+-------+-------+-------+
; Input Port        ; Output Port     ; RR    ; RF    ; FR    ; FF    ;
+-------------------+-----------------+-------+-------+-------+-------+
; Read_Reg_Num_1[0] ; Read_Data_1[0]  ; 6.447 ; 6.447 ; 6.447 ; 6.447 ;
; Read_Reg_Num_1[0] ; Read_Data_1[1]  ; 6.900 ; 6.900 ; 6.900 ; 6.900 ;
; Read_Reg_Num_1[0] ; Read_Data_1[2]  ; 6.640 ; 6.640 ; 6.640 ; 6.640 ;
; Read_Reg_Num_1[0] ; Read_Data_1[3]  ; 6.009 ; 6.009 ; 6.009 ; 6.009 ;
; Read_Reg_Num_1[0] ; Read_Data_1[4]  ; 6.489 ; 6.489 ; 6.489 ; 6.489 ;
; Read_Reg_Num_1[0] ; Read_Data_1[5]  ; 6.457 ; 6.457 ; 6.457 ; 6.457 ;
; Read_Reg_Num_1[0] ; Read_Data_1[6]  ; 6.335 ; 6.335 ; 6.335 ; 6.335 ;
; Read_Reg_Num_1[0] ; Read_Data_1[7]  ; 6.462 ; 6.462 ; 6.462 ; 6.462 ;
; Read_Reg_Num_1[0] ; Read_Data_1[8]  ; 6.072 ; 6.072 ; 6.072 ; 6.072 ;
; Read_Reg_Num_1[0] ; Read_Data_1[9]  ; 6.379 ; 6.379 ; 6.379 ; 6.379 ;
; Read_Reg_Num_1[0] ; Read_Data_1[10] ; 6.518 ; 6.518 ; 6.518 ; 6.518 ;
; Read_Reg_Num_1[0] ; Read_Data_1[11] ; 6.661 ; 6.661 ; 6.661 ; 6.661 ;
; Read_Reg_Num_1[0] ; Read_Data_1[12] ; 6.923 ; 6.923 ; 6.923 ; 6.923 ;
; Read_Reg_Num_1[0] ; Read_Data_1[13] ; 7.330 ; 7.330 ; 7.330 ; 7.330 ;
; Read_Reg_Num_1[0] ; Read_Data_1[14] ; 6.454 ; 6.454 ; 6.454 ; 6.454 ;
; Read_Reg_Num_1[0] ; Read_Data_1[15] ; 6.860 ; 6.860 ; 6.860 ; 6.860 ;
; Read_Reg_Num_1[0] ; Read_Data_1[16] ; 6.703 ; 6.703 ; 6.703 ; 6.703 ;
; Read_Reg_Num_1[0] ; Read_Data_1[17] ; 6.440 ; 6.440 ; 6.440 ; 6.440 ;
; Read_Reg_Num_1[0] ; Read_Data_1[18] ; 6.645 ; 6.645 ; 6.645 ; 6.645 ;
; Read_Reg_Num_1[0] ; Read_Data_1[19] ; 6.770 ; 6.770 ; 6.770 ; 6.770 ;
; Read_Reg_Num_1[0] ; Read_Data_1[20] ; 6.497 ; 6.497 ; 6.497 ; 6.497 ;
; Read_Reg_Num_1[0] ; Read_Data_1[21] ; 7.051 ; 7.051 ; 7.051 ; 7.051 ;
; Read_Reg_Num_1[0] ; Read_Data_1[22] ; 6.438 ; 6.438 ; 6.438 ; 6.438 ;
; Read_Reg_Num_1[0] ; Read_Data_1[23] ; 6.851 ; 6.851 ; 6.851 ; 6.851 ;
; Read_Reg_Num_1[0] ; Read_Data_1[24] ; 6.392 ; 6.392 ; 6.392 ; 6.392 ;
; Read_Reg_Num_1[0] ; Read_Data_1[25] ; 7.190 ; 7.190 ; 7.190 ; 7.190 ;
; Read_Reg_Num_1[0] ; Read_Data_1[26] ; 6.444 ; 6.444 ; 6.444 ; 6.444 ;
; Read_Reg_Num_1[0] ; Read_Data_1[27] ; 6.400 ; 6.400 ; 6.400 ; 6.400 ;
; Read_Reg_Num_1[0] ; Read_Data_1[28] ; 6.688 ; 6.688 ; 6.688 ; 6.688 ;
; Read_Reg_Num_1[0] ; Read_Data_1[29] ; 6.690 ; 6.690 ; 6.690 ; 6.690 ;
; Read_Reg_Num_1[0] ; Read_Data_1[30] ; 6.846 ; 6.846 ; 6.846 ; 6.846 ;
; Read_Reg_Num_1[0] ; Read_Data_1[31] ; 6.282 ; 6.282 ; 6.282 ; 6.282 ;
; Read_Reg_Num_1[1] ; Read_Data_1[0]  ; 7.041 ; 7.223 ; 7.223 ; 7.041 ;
; Read_Reg_Num_1[1] ; Read_Data_1[1]  ; 6.432 ; 6.432 ; 6.432 ; 6.432 ;
; Read_Reg_Num_1[1] ; Read_Data_1[2]  ; 7.032 ; 7.032 ; 7.032 ; 7.032 ;
; Read_Reg_Num_1[1] ; Read_Data_1[3]  ; 6.776 ; 6.776 ; 6.776 ; 6.776 ;
; Read_Reg_Num_1[1] ; Read_Data_1[4]  ; 7.397 ; 7.397 ; 7.397 ; 7.397 ;
; Read_Reg_Num_1[1] ; Read_Data_1[5]  ; 6.956 ; 6.956 ; 6.956 ; 6.956 ;
; Read_Reg_Num_1[1] ; Read_Data_1[6]  ; 6.688 ; 6.688 ; 6.688 ; 6.688 ;
; Read_Reg_Num_1[1] ; Read_Data_1[7]  ; 6.722 ; 6.722 ; 6.722 ; 6.722 ;
; Read_Reg_Num_1[1] ; Read_Data_1[8]  ; 6.912 ; 6.912 ; 6.912 ; 6.912 ;
; Read_Reg_Num_1[1] ; Read_Data_1[9]  ; 6.518 ; 6.518 ; 6.518 ; 6.518 ;
; Read_Reg_Num_1[1] ; Read_Data_1[10] ; 6.259 ; 6.259 ; 6.259 ; 6.259 ;
; Read_Reg_Num_1[1] ; Read_Data_1[11] ; 6.787 ; 6.787 ; 6.787 ; 6.787 ;
; Read_Reg_Num_1[1] ; Read_Data_1[12] ; 7.047 ; 7.047 ; 7.047 ; 7.047 ;
; Read_Reg_Num_1[1] ; Read_Data_1[13] ; 6.849 ; 6.849 ; 6.849 ; 6.849 ;
; Read_Reg_Num_1[1] ; Read_Data_1[14] ; 6.511 ; 6.511 ; 6.511 ; 6.511 ;
; Read_Reg_Num_1[1] ; Read_Data_1[15] ; 6.879 ; 6.879 ; 6.879 ; 6.879 ;
; Read_Reg_Num_1[1] ; Read_Data_1[16] ; 7.109 ; 7.109 ; 7.109 ; 7.109 ;
; Read_Reg_Num_1[1] ; Read_Data_1[17] ; 6.474 ; 6.474 ; 6.474 ; 6.474 ;
; Read_Reg_Num_1[1] ; Read_Data_1[18] ; 6.393 ; 6.393 ; 6.393 ; 6.393 ;
; Read_Reg_Num_1[1] ; Read_Data_1[19] ; 6.487 ; 6.487 ; 6.487 ; 6.487 ;
; Read_Reg_Num_1[1] ; Read_Data_1[20] ; 6.424 ; 6.424 ; 6.424 ; 6.424 ;
; Read_Reg_Num_1[1] ; Read_Data_1[21] ; 7.143 ; 7.210 ; 7.210 ; 7.143 ;
; Read_Reg_Num_1[1] ; Read_Data_1[22] ; 6.485 ; 6.485 ; 6.485 ; 6.485 ;
; Read_Reg_Num_1[1] ; Read_Data_1[23] ; 7.217 ; 7.217 ; 7.217 ; 7.217 ;
; Read_Reg_Num_1[1] ; Read_Data_1[24] ; 7.013 ; 7.013 ; 7.013 ; 7.013 ;
; Read_Reg_Num_1[1] ; Read_Data_1[25] ; 7.361 ; 7.445 ; 7.445 ; 7.361 ;
; Read_Reg_Num_1[1] ; Read_Data_1[26] ; 7.256 ; 7.256 ; 7.256 ; 7.256 ;
; Read_Reg_Num_1[1] ; Read_Data_1[27] ; 6.910 ; 7.101 ; 7.101 ; 6.910 ;
; Read_Reg_Num_1[1] ; Read_Data_1[28] ; 6.908 ; 6.908 ; 6.908 ; 6.908 ;
; Read_Reg_Num_1[1] ; Read_Data_1[29] ; 7.123 ; 7.123 ; 7.123 ; 7.123 ;
; Read_Reg_Num_1[1] ; Read_Data_1[30] ; 6.999 ; 7.006 ; 7.006 ; 6.999 ;
; Read_Reg_Num_1[1] ; Read_Data_1[31] ; 6.797 ; 6.797 ; 6.797 ; 6.797 ;
; Read_Reg_Num_1[2] ; Read_Data_1[0]  ; 6.610 ; 6.610 ; 6.610 ; 6.610 ;
; Read_Reg_Num_1[2] ; Read_Data_1[1]  ; 6.967 ; 6.967 ; 6.967 ; 6.967 ;
; Read_Reg_Num_1[2] ; Read_Data_1[2]  ; 6.832 ; 6.832 ; 6.832 ; 6.832 ;
; Read_Reg_Num_1[2] ; Read_Data_1[3]  ; 6.423 ; 6.423 ; 6.423 ; 6.423 ;
; Read_Reg_Num_1[2] ; Read_Data_1[4]  ; 6.848 ; 6.848 ; 6.848 ; 6.848 ;
; Read_Reg_Num_1[2] ; Read_Data_1[5]  ; 6.793 ; 6.793 ; 6.793 ; 6.793 ;
; Read_Reg_Num_1[2] ; Read_Data_1[6]  ; 6.772 ; 6.772 ; 6.772 ; 6.772 ;
; Read_Reg_Num_1[2] ; Read_Data_1[7]  ; 6.591 ; 6.591 ; 6.591 ; 6.591 ;
; Read_Reg_Num_1[2] ; Read_Data_1[8]  ; 6.939 ; 6.939 ; 6.939 ; 6.939 ;
; Read_Reg_Num_1[2] ; Read_Data_1[9]  ; 6.337 ; 6.337 ; 6.337 ; 6.337 ;
; Read_Reg_Num_1[2] ; Read_Data_1[10] ; 6.119 ; 6.119 ; 6.119 ; 6.119 ;
; Read_Reg_Num_1[2] ; Read_Data_1[11] ; 6.600 ; 6.600 ; 6.600 ; 6.600 ;
; Read_Reg_Num_1[2] ; Read_Data_1[12] ; 6.719 ; 6.719 ; 6.719 ; 6.719 ;
; Read_Reg_Num_1[2] ; Read_Data_1[13] ; 7.113 ; 7.113 ; 7.113 ; 7.113 ;
; Read_Reg_Num_1[2] ; Read_Data_1[14] ; 6.377 ; 6.377 ; 6.377 ; 6.377 ;
; Read_Reg_Num_1[2] ; Read_Data_1[15] ; 7.001 ; 7.001 ; 7.001 ; 7.001 ;
; Read_Reg_Num_1[2] ; Read_Data_1[16] ; 6.393 ; 6.393 ; 6.393 ; 6.393 ;
; Read_Reg_Num_1[2] ; Read_Data_1[17] ; 6.155 ; 6.155 ; 6.155 ; 6.155 ;
; Read_Reg_Num_1[2] ; Read_Data_1[18] ; 6.735 ; 6.735 ; 6.735 ; 6.735 ;
; Read_Reg_Num_1[2] ; Read_Data_1[19] ; 6.701 ; 6.701 ; 6.701 ; 6.701 ;
; Read_Reg_Num_1[2] ; Read_Data_1[20] ; 6.781 ; 6.910 ; 6.910 ; 6.781 ;
; Read_Reg_Num_1[2] ; Read_Data_1[21] ; 6.613 ; 6.613 ; 6.613 ; 6.613 ;
; Read_Reg_Num_1[2] ; Read_Data_1[22] ; 7.011 ; 7.011 ; 7.011 ; 7.011 ;
; Read_Reg_Num_1[2] ; Read_Data_1[23] ; 7.119 ; 7.119 ; 7.119 ; 7.119 ;
; Read_Reg_Num_1[2] ; Read_Data_1[24] ; 7.141 ; 7.133 ; 7.133 ; 7.141 ;
; Read_Reg_Num_1[2] ; Read_Data_1[25] ; 7.026 ; 7.026 ; 7.026 ; 7.026 ;
; Read_Reg_Num_1[2] ; Read_Data_1[26] ; 6.300 ; 6.300 ; 6.300 ; 6.300 ;
; Read_Reg_Num_1[2] ; Read_Data_1[27] ; 6.645 ; 6.645 ; 6.645 ; 6.645 ;
; Read_Reg_Num_1[2] ; Read_Data_1[28] ; 6.859 ; 6.859 ; 6.859 ; 6.859 ;
; Read_Reg_Num_1[2] ; Read_Data_1[29] ; 7.156 ; 7.156 ; 7.156 ; 7.156 ;
; Read_Reg_Num_1[2] ; Read_Data_1[30] ; 6.981 ; 6.981 ; 6.981 ; 6.981 ;
; Read_Reg_Num_1[2] ; Read_Data_1[31] ; 6.651 ; 6.651 ; 6.651 ; 6.651 ;
; Read_Reg_Num_1[3] ; Read_Data_1[0]  ; 6.077 ; 6.077 ; 6.077 ; 6.077 ;
; Read_Reg_Num_1[3] ; Read_Data_1[1]  ; 6.373 ; 6.732 ; 6.732 ; 6.373 ;
; Read_Reg_Num_1[3] ; Read_Data_1[2]  ; 6.124 ; 6.618 ; 6.618 ; 6.124 ;
; Read_Reg_Num_1[3] ; Read_Data_1[3]  ; 6.137 ; 6.376 ; 6.376 ; 6.137 ;
; Read_Reg_Num_1[3] ; Read_Data_1[4]  ; 6.067 ; 6.346 ; 6.346 ; 6.067 ;
; Read_Reg_Num_1[3] ; Read_Data_1[5]  ; 6.274 ; 6.450 ; 6.450 ; 6.274 ;
; Read_Reg_Num_1[3] ; Read_Data_1[6]  ; 6.081 ; 6.434 ; 6.434 ; 6.081 ;
; Read_Reg_Num_1[3] ; Read_Data_1[7]  ; 6.092 ; 6.421 ; 6.421 ; 6.092 ;
; Read_Reg_Num_1[3] ; Read_Data_1[8]  ; 6.340 ; 6.808 ; 6.808 ; 6.340 ;
; Read_Reg_Num_1[3] ; Read_Data_1[9]  ; 6.081 ; 6.245 ; 6.245 ; 6.081 ;
; Read_Reg_Num_1[3] ; Read_Data_1[10] ; 5.949 ; 6.163 ; 6.163 ; 5.949 ;
; Read_Reg_Num_1[3] ; Read_Data_1[11] ; 6.046 ; 6.125 ; 6.125 ; 6.046 ;
; Read_Reg_Num_1[3] ; Read_Data_1[12] ; 6.262 ; 6.461 ; 6.461 ; 6.262 ;
; Read_Reg_Num_1[3] ; Read_Data_1[13] ; 6.601 ; 6.615 ; 6.615 ; 6.601 ;
; Read_Reg_Num_1[3] ; Read_Data_1[14] ; 5.936 ; 6.256 ; 6.256 ; 5.936 ;
; Read_Reg_Num_1[3] ; Read_Data_1[15] ; 6.141 ; 6.386 ; 6.386 ; 6.141 ;
; Read_Reg_Num_1[3] ; Read_Data_1[16] ; 6.024 ; 6.185 ; 6.185 ; 6.024 ;
; Read_Reg_Num_1[3] ; Read_Data_1[17] ; 5.888 ; 5.871 ; 5.871 ; 5.888 ;
; Read_Reg_Num_1[3] ; Read_Data_1[18] ; 6.302 ; 6.484 ; 6.484 ; 6.302 ;
; Read_Reg_Num_1[3] ; Read_Data_1[19] ; 6.070 ; 6.784 ; 6.784 ; 6.070 ;
; Read_Reg_Num_1[3] ; Read_Data_1[20] ; 6.441 ; 6.665 ; 6.665 ; 6.441 ;
; Read_Reg_Num_1[3] ; Read_Data_1[21] ; 6.240 ; 6.378 ; 6.378 ; 6.240 ;
; Read_Reg_Num_1[3] ; Read_Data_1[22] ; 6.116 ; 6.282 ; 6.282 ; 6.116 ;
; Read_Reg_Num_1[3] ; Read_Data_1[23] ; 6.556 ; 6.727 ; 6.727 ; 6.556 ;
; Read_Reg_Num_1[3] ; Read_Data_1[24] ; 6.361 ; 6.880 ; 6.880 ; 6.361 ;
; Read_Reg_Num_1[3] ; Read_Data_1[25] ; 6.514 ; 6.624 ; 6.624 ; 6.514 ;
; Read_Reg_Num_1[3] ; Read_Data_1[26] ; 6.082 ; 6.241 ; 6.241 ; 6.082 ;
; Read_Reg_Num_1[3] ; Read_Data_1[27] ; 6.045 ; 6.520 ; 6.520 ; 6.045 ;
; Read_Reg_Num_1[3] ; Read_Data_1[28] ; 6.155 ; 6.632 ; 6.632 ; 6.155 ;
; Read_Reg_Num_1[3] ; Read_Data_1[29] ; 6.269 ; 6.552 ; 6.552 ; 6.269 ;
; Read_Reg_Num_1[3] ; Read_Data_1[30] ; 6.168 ; 6.540 ; 6.540 ; 6.168 ;
; Read_Reg_Num_1[3] ; Read_Data_1[31] ; 5.964 ; 6.532 ; 6.532 ; 5.964 ;
; Read_Reg_Num_1[4] ; Read_Data_1[0]  ; 6.856 ; 5.896 ; 5.896 ; 6.856 ;
; Read_Reg_Num_1[4] ; Read_Data_1[1]  ; 7.099 ; 6.191 ; 6.191 ; 7.099 ;
; Read_Reg_Num_1[4] ; Read_Data_1[2]  ; 6.961 ; 5.982 ; 5.982 ; 6.961 ;
; Read_Reg_Num_1[4] ; Read_Data_1[3]  ; 6.763 ; 5.945 ; 5.945 ; 6.763 ;
; Read_Reg_Num_1[4] ; Read_Data_1[4]  ; 6.903 ; 6.002 ; 6.002 ; 6.903 ;
; Read_Reg_Num_1[4] ; Read_Data_1[5]  ; 6.804 ; 6.092 ; 6.092 ; 6.804 ;
; Read_Reg_Num_1[4] ; Read_Data_1[6]  ; 6.546 ; 5.876 ; 5.876 ; 6.546 ;
; Read_Reg_Num_1[4] ; Read_Data_1[7]  ; 6.654 ; 5.999 ; 5.999 ; 6.654 ;
; Read_Reg_Num_1[4] ; Read_Data_1[8]  ; 6.728 ; 6.369 ; 6.369 ; 6.728 ;
; Read_Reg_Num_1[4] ; Read_Data_1[9]  ; 6.348 ; 6.190 ; 6.190 ; 6.348 ;
; Read_Reg_Num_1[4] ; Read_Data_1[10] ; 6.436 ; 6.032 ; 6.032 ; 6.436 ;
; Read_Reg_Num_1[4] ; Read_Data_1[11] ; 6.402 ; 6.113 ; 6.113 ; 6.402 ;
; Read_Reg_Num_1[4] ; Read_Data_1[12] ; 6.982 ; 6.082 ; 6.082 ; 6.982 ;
; Read_Reg_Num_1[4] ; Read_Data_1[13] ; 6.789 ; 6.436 ; 6.436 ; 6.789 ;
; Read_Reg_Num_1[4] ; Read_Data_1[14] ; 6.128 ; 6.145 ; 6.145 ; 6.128 ;
; Read_Reg_Num_1[4] ; Read_Data_1[15] ; 6.576 ; 6.609 ; 6.609 ; 6.576 ;
; Read_Reg_Num_1[4] ; Read_Data_1[16] ; 6.557 ; 6.214 ; 6.214 ; 6.557 ;
; Read_Reg_Num_1[4] ; Read_Data_1[17] ; 6.121 ; 6.099 ; 6.099 ; 6.121 ;
; Read_Reg_Num_1[4] ; Read_Data_1[18] ; 6.401 ; 6.432 ; 6.432 ; 6.401 ;
; Read_Reg_Num_1[4] ; Read_Data_1[19] ; 6.741 ; 6.277 ; 6.277 ; 6.741 ;
; Read_Reg_Num_1[4] ; Read_Data_1[20] ; 6.540 ; 6.417 ; 6.417 ; 6.540 ;
; Read_Reg_Num_1[4] ; Read_Data_1[21] ; 6.477 ; 6.324 ; 6.324 ; 6.477 ;
; Read_Reg_Num_1[4] ; Read_Data_1[22] ; 6.877 ; 6.533 ; 6.533 ; 6.877 ;
; Read_Reg_Num_1[4] ; Read_Data_1[23] ; 6.739 ; 6.395 ; 6.395 ; 6.739 ;
; Read_Reg_Num_1[4] ; Read_Data_1[24] ; 6.867 ; 6.291 ; 6.291 ; 6.867 ;
; Read_Reg_Num_1[4] ; Read_Data_1[25] ; 6.690 ; 6.347 ; 6.347 ; 6.690 ;
; Read_Reg_Num_1[4] ; Read_Data_1[26] ; 6.848 ; 6.174 ; 6.174 ; 6.848 ;
; Read_Reg_Num_1[4] ; Read_Data_1[27] ; 6.626 ; 5.848 ; 5.848 ; 6.626 ;
; Read_Reg_Num_1[4] ; Read_Data_1[28] ; 6.709 ; 6.061 ; 6.061 ; 6.709 ;
; Read_Reg_Num_1[4] ; Read_Data_1[29] ; 6.805 ; 6.331 ; 6.331 ; 6.805 ;
; Read_Reg_Num_1[4] ; Read_Data_1[30] ; 6.527 ; 6.234 ; 6.234 ; 6.527 ;
; Read_Reg_Num_1[4] ; Read_Data_1[31] ; 6.433 ; 5.969 ; 5.969 ; 6.433 ;
; Read_Reg_Num_2[0] ; Read_Data_2[0]  ; 6.316 ; 6.316 ; 6.316 ; 6.316 ;
; Read_Reg_Num_2[0] ; Read_Data_2[1]  ; 6.497 ; 6.497 ; 6.497 ; 6.497 ;
; Read_Reg_Num_2[0] ; Read_Data_2[2]  ; 6.474 ; 6.474 ; 6.474 ; 6.474 ;
; Read_Reg_Num_2[0] ; Read_Data_2[3]  ; 5.989 ; 5.989 ; 5.989 ; 5.989 ;
; Read_Reg_Num_2[0] ; Read_Data_2[4]  ; 6.417 ; 6.417 ; 6.417 ; 6.417 ;
; Read_Reg_Num_2[0] ; Read_Data_2[5]  ; 6.066 ; 6.066 ; 6.066 ; 6.066 ;
; Read_Reg_Num_2[0] ; Read_Data_2[6]  ; 6.521 ; 6.521 ; 6.521 ; 6.521 ;
; Read_Reg_Num_2[0] ; Read_Data_2[7]  ; 5.949 ; 5.949 ; 5.949 ; 5.949 ;
; Read_Reg_Num_2[0] ; Read_Data_2[8]  ; 6.201 ; 6.201 ; 6.201 ; 6.201 ;
; Read_Reg_Num_2[0] ; Read_Data_2[9]  ; 6.368 ; 6.368 ; 6.368 ; 6.368 ;
; Read_Reg_Num_2[0] ; Read_Data_2[10] ; 6.771 ; 6.771 ; 6.771 ; 6.771 ;
; Read_Reg_Num_2[0] ; Read_Data_2[11] ; 7.340 ; 7.340 ; 7.340 ; 7.340 ;
; Read_Reg_Num_2[0] ; Read_Data_2[12] ; 6.376 ; 6.376 ; 6.376 ; 6.376 ;
; Read_Reg_Num_2[0] ; Read_Data_2[13] ; 6.913 ; 6.913 ; 6.913 ; 6.913 ;
; Read_Reg_Num_2[0] ; Read_Data_2[14] ; 6.193 ; 6.193 ; 6.193 ; 6.193 ;
; Read_Reg_Num_2[0] ; Read_Data_2[15] ; 6.116 ; 6.116 ; 6.116 ; 6.116 ;
; Read_Reg_Num_2[0] ; Read_Data_2[16] ; 6.909 ; 6.909 ; 6.909 ; 6.909 ;
; Read_Reg_Num_2[0] ; Read_Data_2[17] ; 6.950 ; 6.950 ; 6.950 ; 6.950 ;
; Read_Reg_Num_2[0] ; Read_Data_2[18] ; 6.663 ; 6.663 ; 6.663 ; 6.663 ;
; Read_Reg_Num_2[0] ; Read_Data_2[19] ; 6.952 ; 6.952 ; 6.952 ; 6.952 ;
; Read_Reg_Num_2[0] ; Read_Data_2[20] ; 6.375 ; 6.375 ; 6.375 ; 6.375 ;
; Read_Reg_Num_2[0] ; Read_Data_2[21] ; 6.837 ; 6.837 ; 6.837 ; 6.837 ;
; Read_Reg_Num_2[0] ; Read_Data_2[22] ; 6.237 ; 6.237 ; 6.237 ; 6.237 ;
; Read_Reg_Num_2[0] ; Read_Data_2[23] ; 6.554 ; 6.554 ; 6.554 ; 6.554 ;
; Read_Reg_Num_2[0] ; Read_Data_2[24] ; 6.339 ; 6.339 ; 6.339 ; 6.339 ;
; Read_Reg_Num_2[0] ; Read_Data_2[25] ; 6.696 ; 6.696 ; 6.696 ; 6.696 ;
; Read_Reg_Num_2[0] ; Read_Data_2[26] ; 6.457 ; 6.457 ; 6.457 ; 6.457 ;
; Read_Reg_Num_2[0] ; Read_Data_2[27] ; 6.495 ; 6.495 ; 6.495 ; 6.495 ;
; Read_Reg_Num_2[0] ; Read_Data_2[28] ; 6.596 ; 6.596 ; 6.596 ; 6.596 ;
; Read_Reg_Num_2[0] ; Read_Data_2[29] ; 6.477 ; 6.477 ; 6.477 ; 6.477 ;
; Read_Reg_Num_2[0] ; Read_Data_2[30] ; 6.869 ; 6.869 ; 6.869 ; 6.869 ;
; Read_Reg_Num_2[0] ; Read_Data_2[31] ; 6.741 ; 6.741 ; 6.741 ; 6.741 ;
; Read_Reg_Num_2[1] ; Read_Data_2[0]  ; 6.540 ; 6.540 ; 6.540 ; 6.540 ;
; Read_Reg_Num_2[1] ; Read_Data_2[1]  ; 6.920 ; 6.920 ; 6.920 ; 6.920 ;
; Read_Reg_Num_2[1] ; Read_Data_2[2]  ; 6.602 ; 6.602 ; 6.602 ; 6.602 ;
; Read_Reg_Num_2[1] ; Read_Data_2[3]  ; 6.778 ; 6.778 ; 6.778 ; 6.778 ;
; Read_Reg_Num_2[1] ; Read_Data_2[4]  ; 6.577 ; 6.577 ; 6.577 ; 6.577 ;
; Read_Reg_Num_2[1] ; Read_Data_2[5]  ; 6.198 ; 6.198 ; 6.198 ; 6.198 ;
; Read_Reg_Num_2[1] ; Read_Data_2[6]  ; 7.144 ; 7.144 ; 7.144 ; 7.144 ;
; Read_Reg_Num_2[1] ; Read_Data_2[7]  ; 6.774 ; 6.774 ; 6.774 ; 6.774 ;
; Read_Reg_Num_2[1] ; Read_Data_2[8]  ; 6.911 ; 6.911 ; 6.911 ; 6.911 ;
; Read_Reg_Num_2[1] ; Read_Data_2[9]  ; 6.646 ; 6.651 ; 6.651 ; 6.646 ;
; Read_Reg_Num_2[1] ; Read_Data_2[10] ; 6.729 ; 6.729 ; 6.729 ; 6.729 ;
; Read_Reg_Num_2[1] ; Read_Data_2[11] ; 6.918 ; 6.918 ; 6.918 ; 6.918 ;
; Read_Reg_Num_2[1] ; Read_Data_2[12] ; 6.386 ; 6.386 ; 6.386 ; 6.386 ;
; Read_Reg_Num_2[1] ; Read_Data_2[13] ; 6.732 ; 6.732 ; 6.732 ; 6.732 ;
; Read_Reg_Num_2[1] ; Read_Data_2[14] ; 6.561 ; 6.677 ; 6.677 ; 6.561 ;
; Read_Reg_Num_2[1] ; Read_Data_2[15] ; 6.530 ; 6.530 ; 6.530 ; 6.530 ;
; Read_Reg_Num_2[1] ; Read_Data_2[16] ; 6.534 ; 6.534 ; 6.534 ; 6.534 ;
; Read_Reg_Num_2[1] ; Read_Data_2[17] ; 6.384 ; 6.384 ; 6.384 ; 6.384 ;
; Read_Reg_Num_2[1] ; Read_Data_2[18] ; 6.464 ; 6.464 ; 6.464 ; 6.464 ;
; Read_Reg_Num_2[1] ; Read_Data_2[19] ; 6.566 ; 6.566 ; 6.566 ; 6.566 ;
; Read_Reg_Num_2[1] ; Read_Data_2[20] ; 6.614 ; 6.616 ; 6.616 ; 6.614 ;
; Read_Reg_Num_2[1] ; Read_Data_2[21] ; 6.333 ; 6.333 ; 6.333 ; 6.333 ;
; Read_Reg_Num_2[1] ; Read_Data_2[22] ; 6.824 ; 6.824 ; 6.824 ; 6.824 ;
; Read_Reg_Num_2[1] ; Read_Data_2[23] ; 6.576 ; 6.576 ; 6.576 ; 6.576 ;
; Read_Reg_Num_2[1] ; Read_Data_2[24] ; 6.355 ; 6.355 ; 6.355 ; 6.355 ;
; Read_Reg_Num_2[1] ; Read_Data_2[25] ; 6.447 ; 6.447 ; 6.447 ; 6.447 ;
; Read_Reg_Num_2[1] ; Read_Data_2[26] ; 6.520 ; 6.520 ; 6.520 ; 6.520 ;
; Read_Reg_Num_2[1] ; Read_Data_2[27] ; 6.450 ; 6.450 ; 6.450 ; 6.450 ;
; Read_Reg_Num_2[1] ; Read_Data_2[28] ; 6.683 ; 6.683 ; 6.683 ; 6.683 ;
; Read_Reg_Num_2[1] ; Read_Data_2[29] ; 6.499 ; 6.499 ; 6.499 ; 6.499 ;
; Read_Reg_Num_2[1] ; Read_Data_2[30] ; 6.339 ; 6.363 ; 6.363 ; 6.339 ;
; Read_Reg_Num_2[1] ; Read_Data_2[31] ; 6.686 ; 6.717 ; 6.717 ; 6.686 ;
; Read_Reg_Num_2[2] ; Read_Data_2[0]  ; 6.529 ; 6.568 ; 6.568 ; 6.529 ;
; Read_Reg_Num_2[2] ; Read_Data_2[1]  ; 6.565 ; 6.565 ; 6.565 ; 6.565 ;
; Read_Reg_Num_2[2] ; Read_Data_2[2]  ; 6.858 ; 6.311 ; 6.311 ; 6.858 ;
; Read_Reg_Num_2[2] ; Read_Data_2[3]  ; 6.453 ; 6.453 ; 6.453 ; 6.453 ;
; Read_Reg_Num_2[2] ; Read_Data_2[4]  ; 6.792 ; 6.715 ; 6.715 ; 6.792 ;
; Read_Reg_Num_2[2] ; Read_Data_2[5]  ; 6.957 ; 6.662 ; 6.662 ; 6.957 ;
; Read_Reg_Num_2[2] ; Read_Data_2[6]  ; 6.833 ; 6.833 ; 6.833 ; 6.833 ;
; Read_Reg_Num_2[2] ; Read_Data_2[7]  ; 6.331 ; 6.367 ; 6.367 ; 6.331 ;
; Read_Reg_Num_2[2] ; Read_Data_2[8]  ; 6.883 ; 6.781 ; 6.781 ; 6.883 ;
; Read_Reg_Num_2[2] ; Read_Data_2[9]  ; 6.330 ; 6.330 ; 6.330 ; 6.330 ;
; Read_Reg_Num_2[2] ; Read_Data_2[10] ; 6.812 ; 6.703 ; 6.703 ; 6.812 ;
; Read_Reg_Num_2[2] ; Read_Data_2[11] ; 7.157 ; 7.079 ; 7.079 ; 7.157 ;
; Read_Reg_Num_2[2] ; Read_Data_2[12] ; 6.620 ; 6.648 ; 6.648 ; 6.620 ;
; Read_Reg_Num_2[2] ; Read_Data_2[13] ; 6.783 ; 6.748 ; 6.748 ; 6.783 ;
; Read_Reg_Num_2[2] ; Read_Data_2[14] ; 6.455 ; 6.378 ; 6.378 ; 6.455 ;
; Read_Reg_Num_2[2] ; Read_Data_2[15] ; 6.624 ; 6.624 ; 6.624 ; 6.624 ;
; Read_Reg_Num_2[2] ; Read_Data_2[16] ; 6.437 ; 6.311 ; 6.311 ; 6.437 ;
; Read_Reg_Num_2[2] ; Read_Data_2[17] ; 6.689 ; 6.630 ; 6.630 ; 6.689 ;
; Read_Reg_Num_2[2] ; Read_Data_2[18] ; 6.234 ; 6.281 ; 6.281 ; 6.234 ;
; Read_Reg_Num_2[2] ; Read_Data_2[19] ; 6.352 ; 6.532 ; 6.532 ; 6.352 ;
; Read_Reg_Num_2[2] ; Read_Data_2[20] ; 6.522 ; 6.522 ; 6.522 ; 6.522 ;
; Read_Reg_Num_2[2] ; Read_Data_2[21] ; 6.779 ; 6.776 ; 6.776 ; 6.779 ;
; Read_Reg_Num_2[2] ; Read_Data_2[22] ; 6.785 ; 6.955 ; 6.955 ; 6.785 ;
; Read_Reg_Num_2[2] ; Read_Data_2[23] ; 6.800 ; 6.808 ; 6.808 ; 6.800 ;
; Read_Reg_Num_2[2] ; Read_Data_2[24] ; 6.539 ; 6.229 ; 6.229 ; 6.539 ;
; Read_Reg_Num_2[2] ; Read_Data_2[25] ; 6.501 ; 6.605 ; 6.605 ; 6.501 ;
; Read_Reg_Num_2[2] ; Read_Data_2[26] ; 6.703 ; 6.703 ; 6.703 ; 6.703 ;
; Read_Reg_Num_2[2] ; Read_Data_2[27] ; 6.648 ; 6.648 ; 6.648 ; 6.648 ;
; Read_Reg_Num_2[2] ; Read_Data_2[28] ; 6.847 ; 6.937 ; 6.937 ; 6.847 ;
; Read_Reg_Num_2[2] ; Read_Data_2[29] ; 7.141 ; 6.799 ; 6.799 ; 7.141 ;
; Read_Reg_Num_2[2] ; Read_Data_2[30] ; 6.528 ; 6.528 ; 6.528 ; 6.528 ;
; Read_Reg_Num_2[2] ; Read_Data_2[31] ; 6.709 ; 6.694 ; 6.694 ; 6.709 ;
; Read_Reg_Num_2[3] ; Read_Data_2[0]  ; 5.800 ; 6.272 ; 6.272 ; 5.800 ;
; Read_Reg_Num_2[3] ; Read_Data_2[1]  ; 6.098 ; 6.397 ; 6.397 ; 6.098 ;
; Read_Reg_Num_2[3] ; Read_Data_2[2]  ; 5.995 ; 6.269 ; 6.269 ; 5.995 ;
; Read_Reg_Num_2[3] ; Read_Data_2[3]  ; 6.106 ; 6.515 ; 6.515 ; 6.106 ;
; Read_Reg_Num_2[3] ; Read_Data_2[4]  ; 5.807 ; 6.653 ; 6.653 ; 5.807 ;
; Read_Reg_Num_2[3] ; Read_Data_2[5]  ; 5.843 ; 6.311 ; 6.311 ; 5.843 ;
; Read_Reg_Num_2[3] ; Read_Data_2[6]  ; 6.222 ; 6.648 ; 6.648 ; 6.222 ;
; Read_Reg_Num_2[3] ; Read_Data_2[7]  ; 6.059 ; 6.290 ; 6.290 ; 6.059 ;
; Read_Reg_Num_2[3] ; Read_Data_2[8]  ; 5.972 ; 6.533 ; 6.533 ; 5.972 ;
; Read_Reg_Num_2[3] ; Read_Data_2[9]  ; 6.273 ; 6.435 ; 6.435 ; 6.273 ;
; Read_Reg_Num_2[3] ; Read_Data_2[10] ; 6.198 ; 6.661 ; 6.661 ; 6.198 ;
; Read_Reg_Num_2[3] ; Read_Data_2[11] ; 6.591 ; 6.873 ; 6.873 ; 6.591 ;
; Read_Reg_Num_2[3] ; Read_Data_2[12] ; 5.864 ; 6.253 ; 6.253 ; 5.864 ;
; Read_Reg_Num_2[3] ; Read_Data_2[13] ; 6.480 ; 6.287 ; 6.287 ; 6.480 ;
; Read_Reg_Num_2[3] ; Read_Data_2[14] ; 6.316 ; 6.840 ; 6.840 ; 6.316 ;
; Read_Reg_Num_2[3] ; Read_Data_2[15] ; 6.340 ; 6.082 ; 6.082 ; 6.340 ;
; Read_Reg_Num_2[3] ; Read_Data_2[16] ; 6.318 ; 6.723 ; 6.723 ; 6.318 ;
; Read_Reg_Num_2[3] ; Read_Data_2[17] ; 6.178 ; 6.030 ; 6.030 ; 6.178 ;
; Read_Reg_Num_2[3] ; Read_Data_2[18] ; 6.298 ; 6.463 ; 6.463 ; 6.298 ;
; Read_Reg_Num_2[3] ; Read_Data_2[19] ; 6.469 ; 6.839 ; 6.839 ; 6.469 ;
; Read_Reg_Num_2[3] ; Read_Data_2[20] ; 6.137 ; 6.348 ; 6.348 ; 6.137 ;
; Read_Reg_Num_2[3] ; Read_Data_2[21] ; 6.229 ; 6.658 ; 6.658 ; 6.229 ;
; Read_Reg_Num_2[3] ; Read_Data_2[22] ; 6.276 ; 6.469 ; 6.469 ; 6.276 ;
; Read_Reg_Num_2[3] ; Read_Data_2[23] ; 6.130 ; 6.588 ; 6.588 ; 6.130 ;
; Read_Reg_Num_2[3] ; Read_Data_2[24] ; 5.989 ; 6.187 ; 6.187 ; 5.989 ;
; Read_Reg_Num_2[3] ; Read_Data_2[25] ; 6.297 ; 6.136 ; 6.136 ; 6.297 ;
; Read_Reg_Num_2[3] ; Read_Data_2[26] ; 5.837 ; 6.530 ; 6.530 ; 5.837 ;
; Read_Reg_Num_2[3] ; Read_Data_2[27] ; 6.088 ; 6.482 ; 6.482 ; 6.088 ;
; Read_Reg_Num_2[3] ; Read_Data_2[28] ; 6.142 ; 6.622 ; 6.622 ; 6.142 ;
; Read_Reg_Num_2[3] ; Read_Data_2[29] ; 6.211 ; 6.537 ; 6.537 ; 6.211 ;
; Read_Reg_Num_2[3] ; Read_Data_2[30] ; 6.246 ; 6.338 ; 6.338 ; 6.246 ;
; Read_Reg_Num_2[3] ; Read_Data_2[31] ; 6.268 ; 6.544 ; 6.544 ; 6.268 ;
; Read_Reg_Num_2[4] ; Read_Data_2[0]  ; 6.278 ; 5.915 ; 5.915 ; 6.278 ;
; Read_Reg_Num_2[4] ; Read_Data_2[1]  ; 6.416 ; 6.096 ; 6.096 ; 6.416 ;
; Read_Reg_Num_2[4] ; Read_Data_2[2]  ; 6.263 ; 6.113 ; 6.113 ; 6.263 ;
; Read_Reg_Num_2[4] ; Read_Data_2[3]  ; 6.116 ; 6.065 ; 6.065 ; 6.116 ;
; Read_Reg_Num_2[4] ; Read_Data_2[4]  ; 6.288 ; 5.933 ; 5.933 ; 6.288 ;
; Read_Reg_Num_2[4] ; Read_Data_2[5]  ; 5.853 ; 5.822 ; 5.822 ; 5.853 ;
; Read_Reg_Num_2[4] ; Read_Data_2[6]  ; 6.349 ; 6.156 ; 6.156 ; 6.349 ;
; Read_Reg_Num_2[4] ; Read_Data_2[7]  ; 6.142 ; 5.994 ; 5.994 ; 6.142 ;
; Read_Reg_Num_2[4] ; Read_Data_2[8]  ; 5.982 ; 5.955 ; 5.955 ; 5.982 ;
; Read_Reg_Num_2[4] ; Read_Data_2[9]  ; 6.632 ; 6.100 ; 6.100 ; 6.632 ;
; Read_Reg_Num_2[4] ; Read_Data_2[10] ; 6.208 ; 6.450 ; 6.450 ; 6.208 ;
; Read_Reg_Num_2[4] ; Read_Data_2[11] ; 7.008 ; 6.420 ; 6.420 ; 7.008 ;
; Read_Reg_Num_2[4] ; Read_Data_2[12] ; 5.874 ; 5.851 ; 5.851 ; 5.874 ;
; Read_Reg_Num_2[4] ; Read_Data_2[13] ; 6.490 ; 6.356 ; 6.356 ; 6.490 ;
; Read_Reg_Num_2[4] ; Read_Data_2[14] ; 6.326 ; 6.526 ; 6.526 ; 6.326 ;
; Read_Reg_Num_2[4] ; Read_Data_2[15] ; 6.350 ; 6.329 ; 6.329 ; 6.350 ;
; Read_Reg_Num_2[4] ; Read_Data_2[16] ; 6.328 ; 6.223 ; 6.223 ; 6.328 ;
; Read_Reg_Num_2[4] ; Read_Data_2[17] ; 6.594 ; 6.190 ; 6.190 ; 6.594 ;
; Read_Reg_Num_2[4] ; Read_Data_2[18] ; 6.311 ; 6.134 ; 6.134 ; 6.311 ;
; Read_Reg_Num_2[4] ; Read_Data_2[19] ; 6.484 ; 6.304 ; 6.304 ; 6.484 ;
; Read_Reg_Num_2[4] ; Read_Data_2[20] ; 6.307 ; 5.897 ; 5.897 ; 6.307 ;
; Read_Reg_Num_2[4] ; Read_Data_2[21] ; 6.458 ; 6.309 ; 6.309 ; 6.458 ;
; Read_Reg_Num_2[4] ; Read_Data_2[22] ; 6.438 ; 6.179 ; 6.179 ; 6.438 ;
; Read_Reg_Num_2[4] ; Read_Data_2[23] ; 6.434 ; 6.142 ; 6.142 ; 6.434 ;
; Read_Reg_Num_2[4] ; Read_Data_2[24] ; 6.221 ; 6.000 ; 6.000 ; 6.221 ;
; Read_Reg_Num_2[4] ; Read_Data_2[25] ; 6.465 ; 6.309 ; 6.309 ; 6.465 ;
; Read_Reg_Num_2[4] ; Read_Data_2[26] ; 5.847 ; 6.068 ; 6.068 ; 5.847 ;
; Read_Reg_Num_2[4] ; Read_Data_2[27] ; 6.098 ; 6.012 ; 6.012 ; 6.098 ;
; Read_Reg_Num_2[4] ; Read_Data_2[28] ; 6.157 ; 6.078 ; 6.078 ; 6.157 ;
; Read_Reg_Num_2[4] ; Read_Data_2[29] ; 6.295 ; 6.149 ; 6.149 ; 6.295 ;
; Read_Reg_Num_2[4] ; Read_Data_2[30] ; 6.631 ; 6.260 ; 6.260 ; 6.631 ;
; Read_Reg_Num_2[4] ; Read_Data_2[31] ; 6.278 ; 6.196 ; 6.196 ; 6.278 ;
+-------------------+-----------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock      ; Clock    ; 992      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock      ; Clock    ; 992      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 49    ; 49   ;
; Unconstrained Input Port Paths  ; 8256  ; 8256 ;
; Unconstrained Output Ports      ; 64    ; 64   ;
; Unconstrained Output Port Paths ; 2304  ; 2304 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Jul 17 02:31:37 2020
Info: Command: quartus_sta CPU -c ALU
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ALU.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Clock Clock
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 0.379
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.379         0.000 Clock 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 Clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -993.380 Clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 0.665
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.665         0.000 Clock 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 Clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -993.380 Clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4585 megabytes
    Info: Processing ended: Fri Jul 17 02:31:38 2020
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


