# Verificarea-func-ional-a-unui-controller-SPI-Master
#Proiectul are ca scop dezvoltarea unui mediu de verificare funcțională, utilizând metodologia UVM (Universal Verification Methodology). Designul digital ce va fi verificat este un controller SPI-Master ce coordonează un protocol SPI (Serial Peripheral Interface). În acest scop se va crea un mediu de testare format din 2 UVC-uri (Universal Verification Component), unul pentru Wishbone și unul pentru SPI. Fiecare UVC va fi format din agentul mediului, ce conține Driver, Generator și Monitor, dintr-o librărie de teste ce va solicita designul în diferite scenarii, și o tabelă de scor(scoreboard) ce va verifica corectitudinea DUT-ului( Device under test) prin compararea valorilor de la ieșirea din DUT cu valorile așteptate. Realizarea proiectului se va face în limbajul de programare orientată pe obiect System Verilog, folosind ca software de simulare Cadence Xcelium.
