# compile vhdl design source files
vhdl xil_defaultlib  "../../../project_reti_logiche.srcs/sources_1/new/project_reti_logiche.vhd"
vhdl xil_defaultlib  "../../../project_reti_logiche.srcs/sim_1/imports/Test Bench Progetto/tb_doppio_uguale.vhd"
vhdl xil_defaultlib  "../../../project_reti_logiche.srcs/sim_1/imports/Test Bench Progetto/tb_esempio_1.vhd"

# Do not sort compile order
nosort
