TimeQuest Timing Analyzer report for FIFO
Thu Jun 18 13:07:20 2020
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'SYSCLK'
 13. Slow 1200mV 85C Model Setup: 'RD_EN'
 14. Slow 1200mV 85C Model Setup: 'WR_EN'
 15. Slow 1200mV 85C Model Hold: 'WR_EN'
 16. Slow 1200mV 85C Model Hold: 'RD_EN'
 17. Slow 1200mV 85C Model Hold: 'SYSCLK'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'SYSCLK'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'RD_EN'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'WR_EN'
 21. Setup Times
 22. Hold Times
 23. Clock to Output Times
 24. Minimum Clock to Output Times
 25. Slow 1200mV 85C Model Metastability Report
 26. Slow 1200mV 0C Model Fmax Summary
 27. Slow 1200mV 0C Model Setup Summary
 28. Slow 1200mV 0C Model Hold Summary
 29. Slow 1200mV 0C Model Recovery Summary
 30. Slow 1200mV 0C Model Removal Summary
 31. Slow 1200mV 0C Model Minimum Pulse Width Summary
 32. Slow 1200mV 0C Model Setup: 'SYSCLK'
 33. Slow 1200mV 0C Model Setup: 'RD_EN'
 34. Slow 1200mV 0C Model Setup: 'WR_EN'
 35. Slow 1200mV 0C Model Hold: 'WR_EN'
 36. Slow 1200mV 0C Model Hold: 'RD_EN'
 37. Slow 1200mV 0C Model Hold: 'SYSCLK'
 38. Slow 1200mV 0C Model Minimum Pulse Width: 'SYSCLK'
 39. Slow 1200mV 0C Model Minimum Pulse Width: 'RD_EN'
 40. Slow 1200mV 0C Model Minimum Pulse Width: 'WR_EN'
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Slow 1200mV 0C Model Metastability Report
 46. Fast 1200mV 0C Model Setup Summary
 47. Fast 1200mV 0C Model Hold Summary
 48. Fast 1200mV 0C Model Recovery Summary
 49. Fast 1200mV 0C Model Removal Summary
 50. Fast 1200mV 0C Model Minimum Pulse Width Summary
 51. Fast 1200mV 0C Model Setup: 'SYSCLK'
 52. Fast 1200mV 0C Model Setup: 'WR_EN'
 53. Fast 1200mV 0C Model Setup: 'RD_EN'
 54. Fast 1200mV 0C Model Hold: 'WR_EN'
 55. Fast 1200mV 0C Model Hold: 'RD_EN'
 56. Fast 1200mV 0C Model Hold: 'SYSCLK'
 57. Fast 1200mV 0C Model Minimum Pulse Width: 'WR_EN'
 58. Fast 1200mV 0C Model Minimum Pulse Width: 'SYSCLK'
 59. Fast 1200mV 0C Model Minimum Pulse Width: 'RD_EN'
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Fast 1200mV 0C Model Metastability Report
 65. Multicorner Timing Analysis Summary
 66. Setup Times
 67. Hold Times
 68. Clock to Output Times
 69. Minimum Clock to Output Times
 70. Board Trace Model Assignments
 71. Input Transition Times
 72. Signal Integrity Metrics (Slow 1200mv 0c Model)
 73. Signal Integrity Metrics (Slow 1200mv 85c Model)
 74. Signal Integrity Metrics (Fast 1200mv 0c Model)
 75. Setup Transfers
 76. Hold Transfers
 77. Report TCCS
 78. Report RSKM
 79. Unconstrained Paths
 80. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; FIFO                                               ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE6E22C8                                        ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; RD_EN      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { RD_EN }  ;
; SYSCLK     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SYSCLK } ;
; WR_EN      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { WR_EN }  ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 111.58 MHz ; 111.58 MHz      ; WR_EN      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+--------+--------+-------------------+
; Clock  ; Slack  ; End Point TNS     ;
+--------+--------+-------------------+
; SYSCLK ; -5.797 ; -74.955           ;
; RD_EN  ; -4.517 ; -12.665           ;
; WR_EN  ; -3.981 ; -43.798           ;
+--------+--------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; WR_EN  ; -4.087 ; -50.779          ;
; RD_EN  ; -2.049 ; -5.671           ;
; SYSCLK ; 3.611  ; 0.000            ;
+--------+--------+------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------+--------+---------------------------------+
; Clock  ; Slack  ; End Point TNS                   ;
+--------+--------+---------------------------------+
; SYSCLK ; -3.000 ; -23.818                         ;
; RD_EN  ; -3.000 ; -3.000                          ;
; WR_EN  ; -3.000 ; -3.000                          ;
+--------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'SYSCLK'                                                                            ;
+--------+----------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+------------------+--------------+-------------+--------------+------------+------------+
; -5.797 ; w_addr_ns[0]   ; w_addr[0]        ; WR_EN        ; SYSCLK      ; 0.500        ; -6.163     ; 0.115      ;
; -5.797 ; w_addr_ns[1]   ; w_addr[1]        ; WR_EN        ; SYSCLK      ; 0.500        ; -6.163     ; 0.115      ;
; -5.610 ; w_addr_ns[2]   ; w_addr[2]        ; WR_EN        ; SYSCLK      ; 0.500        ; -5.976     ; 0.115      ;
; -5.575 ; FIFO_OUT_NS[0] ; FIFO_OUT[0]~reg0 ; WR_EN        ; SYSCLK      ; 1.000        ; -6.441     ; 0.115      ;
; -5.386 ; FIFO_OUT_NS[3] ; FIFO_OUT[3]~reg0 ; WR_EN        ; SYSCLK      ; 1.000        ; -6.252     ; 0.115      ;
; -5.379 ; FIFO_OUT_NS[6] ; FIFO_OUT[6]~reg0 ; WR_EN        ; SYSCLK      ; 1.000        ; -6.245     ; 0.115      ;
; -5.379 ; FIFO_OUT_NS[1] ; FIFO_OUT[1]~reg0 ; WR_EN        ; SYSCLK      ; 1.000        ; -6.245     ; 0.115      ;
; -5.378 ; FIFO_OUT_NS[4] ; FIFO_OUT[4]~reg0 ; WR_EN        ; SYSCLK      ; 1.000        ; -6.244     ; 0.115      ;
; -5.376 ; FIFO_OUT_NS[5] ; FIFO_OUT[5]~reg0 ; WR_EN        ; SYSCLK      ; 1.000        ; -6.242     ; 0.115      ;
; -5.362 ; FIFO_OUT_NS[7] ; FIFO_OUT[7]~reg0 ; WR_EN        ; SYSCLK      ; 1.000        ; -6.228     ; 0.115      ;
; -5.088 ; FIFO_OUT_NS[2] ; FIFO_OUT[2]~reg0 ; WR_EN        ; SYSCLK      ; 1.000        ; -5.954     ; 0.115      ;
; -4.963 ; r_addr_ns[2]   ; r_addr[2]        ; WR_EN        ; SYSCLK      ; 1.000        ; -5.829     ; 0.115      ;
; -4.963 ; r_addr_ns[1]   ; r_addr[1]        ; WR_EN        ; SYSCLK      ; 1.000        ; -5.829     ; 0.115      ;
; -4.902 ; r_addr_ns[0]   ; r_addr[0]        ; WR_EN        ; SYSCLK      ; 1.000        ; -5.768     ; 0.115      ;
; -3.499 ; w_addr_ns[0]   ; w_addr[0]        ; RD_EN        ; SYSCLK      ; 1.000        ; -4.365     ; 0.115      ;
; -3.499 ; w_addr_ns[1]   ; w_addr[1]        ; RD_EN        ; SYSCLK      ; 1.000        ; -4.365     ; 0.115      ;
; -3.312 ; w_addr_ns[2]   ; w_addr[2]        ; RD_EN        ; SYSCLK      ; 1.000        ; -4.178     ; 0.115      ;
+--------+----------------+------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'RD_EN'                                                                    ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; -4.517 ; w_addr[1] ; w_addr_ns[1] ; SYSCLK       ; RD_EN       ; 1.000        ; 3.963      ; 7.497      ;
; -4.333 ; w_addr[0] ; w_addr_ns[1] ; SYSCLK       ; RD_EN       ; 1.000        ; 3.963      ; 7.313      ;
; -4.330 ; w_addr[2] ; w_addr_ns[1] ; SYSCLK       ; RD_EN       ; 1.000        ; 3.973      ; 7.320      ;
; -4.321 ; w_addr[1] ; w_addr_ns[2] ; SYSCLK       ; RD_EN       ; 1.000        ; 3.774      ; 7.565      ;
; -4.137 ; w_addr[0] ; w_addr_ns[2] ; SYSCLK       ; RD_EN       ; 1.000        ; 3.774      ; 7.381      ;
; -4.134 ; w_addr[2] ; w_addr_ns[2] ; SYSCLK       ; RD_EN       ; 1.000        ; 3.784      ; 7.388      ;
; -3.827 ; w_addr[1] ; w_addr_ns[0] ; SYSCLK       ; RD_EN       ; 1.000        ; 3.963      ; 7.463      ;
; -3.643 ; w_addr[0] ; w_addr_ns[0] ; SYSCLK       ; RD_EN       ; 1.000        ; 3.963      ; 7.279      ;
; -3.640 ; w_addr[2] ; w_addr_ns[0] ; SYSCLK       ; RD_EN       ; 1.000        ; 3.973      ; 7.286      ;
; -0.464 ; r_addr[2] ; w_addr_ns[1] ; SYSCLK       ; RD_EN       ; 1.000        ; 3.941      ; 3.422      ;
; -0.401 ; WR_EN     ; w_addr_ns[1] ; WR_EN        ; RD_EN       ; 0.500        ; 6.977      ; 5.895      ;
; -0.375 ; r_addr[0] ; w_addr_ns[1] ; SYSCLK       ; RD_EN       ; 1.000        ; 3.892      ; 3.284      ;
; -0.374 ; r_addr[1] ; w_addr_ns[1] ; SYSCLK       ; RD_EN       ; 1.000        ; 3.941      ; 3.332      ;
; -0.268 ; r_addr[2] ; w_addr_ns[2] ; SYSCLK       ; RD_EN       ; 1.000        ; 3.752      ; 3.490      ;
; -0.221 ; r_addr[0] ; w_addr_ns[2] ; SYSCLK       ; RD_EN       ; 1.000        ; 3.703      ; 3.394      ;
; -0.205 ; WR_EN     ; w_addr_ns[2] ; WR_EN        ; RD_EN       ; 0.500        ; 6.788      ; 5.963      ;
; -0.178 ; r_addr[1] ; w_addr_ns[2] ; SYSCLK       ; RD_EN       ; 1.000        ; 3.752      ; 3.400      ;
; 0.226  ; r_addr[2] ; w_addr_ns[0] ; SYSCLK       ; RD_EN       ; 1.000        ; 3.941      ; 3.388      ;
; 0.274  ; r_addr[0] ; w_addr_ns[0] ; SYSCLK       ; RD_EN       ; 1.000        ; 3.892      ; 3.291      ;
; 0.289  ; WR_EN     ; w_addr_ns[0] ; WR_EN        ; RD_EN       ; 0.500        ; 6.977      ; 5.861      ;
; 0.316  ; r_addr[1] ; w_addr_ns[0] ; SYSCLK       ; RD_EN       ; 1.000        ; 3.941      ; 3.298      ;
; 0.379  ; WR_EN     ; w_addr_ns[1] ; WR_EN        ; RD_EN       ; 1.000        ; 6.977      ; 5.615      ;
; 0.519  ; WR_EN     ; w_addr_ns[2] ; WR_EN        ; RD_EN       ; 1.000        ; 6.788      ; 5.739      ;
; 1.014  ; WR_EN     ; w_addr_ns[0] ; WR_EN        ; RD_EN       ; 1.000        ; 6.977      ; 5.636      ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'WR_EN'                                                                      ;
+--------+-----------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------+--------------+-------------+--------------+------------+------------+
; -3.981 ; mem~3     ; FIFO_OUT_NS[3] ; WR_EN        ; WR_EN       ; 0.500        ; -0.901     ; 2.471      ;
; -3.934 ; mem~0     ; FIFO_OUT_NS[0] ; WR_EN        ; WR_EN       ; 0.500        ; -0.789     ; 2.380      ;
; -3.852 ; mem~4     ; FIFO_OUT_NS[4] ; WR_EN        ; WR_EN       ; 0.500        ; -0.909     ; 2.341      ;
; -3.812 ; mem~7     ; FIFO_OUT_NS[7] ; WR_EN        ; WR_EN       ; 0.500        ; -0.926     ; 2.285      ;
; -3.808 ; mem~22    ; FIFO_OUT_NS[6] ; WR_EN        ; WR_EN       ; 0.500        ; -0.695     ; 2.513      ;
; -3.735 ; mem~2     ; FIFO_OUT_NS[2] ; WR_EN        ; WR_EN       ; 0.500        ; -0.592     ; 2.378      ;
; -3.664 ; mem~16    ; FIFO_OUT_NS[0] ; WR_EN        ; WR_EN       ; 0.500        ; -0.385     ; 2.514      ;
; -3.663 ; mem~18    ; FIFO_OUT_NS[2] ; WR_EN        ; WR_EN       ; 0.500        ; -0.562     ; 2.336      ;
; -3.648 ; mem~6     ; FIFO_OUT_NS[6] ; WR_EN        ; WR_EN       ; 0.500        ; -0.711     ; 2.337      ;
; -3.594 ; mem~5     ; FIFO_OUT_NS[5] ; WR_EN        ; WR_EN       ; 0.500        ; -0.726     ; 2.259      ;
; -3.567 ; mem~20    ; FIFO_OUT_NS[4] ; WR_EN        ; WR_EN       ; 0.500        ; -0.513     ; 2.452      ;
; -3.562 ; mem~1     ; FIFO_OUT_NS[1] ; WR_EN        ; WR_EN       ; 0.500        ; -0.910     ; 2.044      ;
; -3.474 ; mem~19    ; FIFO_OUT_NS[3] ; WR_EN        ; WR_EN       ; 0.500        ; -0.517     ; 2.348      ;
; -3.465 ; mem~10    ; FIFO_OUT_NS[2] ; WR_EN        ; WR_EN       ; 0.500        ; -0.143     ; 2.557      ;
; -3.438 ; mem~30    ; FIFO_OUT_NS[6] ; WR_EN        ; WR_EN       ; 0.500        ; -0.164     ; 2.674      ;
; -3.425 ; mem~26    ; FIFO_OUT_NS[2] ; WR_EN        ; WR_EN       ; 0.500        ; 0.138      ; 2.798      ;
; -3.399 ; w_addr[1] ; w_addr_ns[1]   ; SYSCLK       ; WR_EN       ; 0.500        ; 5.581      ; 7.497      ;
; -3.390 ; mem~27    ; FIFO_OUT_NS[3] ; WR_EN        ; WR_EN       ; 0.500        ; 0.016      ; 2.797      ;
; -3.374 ; mem~12    ; FIFO_OUT_NS[4] ; WR_EN        ; WR_EN       ; 0.500        ; -0.245     ; 2.527      ;
; -3.329 ; mem~23    ; FIFO_OUT_NS[7] ; WR_EN        ; WR_EN       ; 0.500        ; -0.539     ; 2.189      ;
; -3.315 ; mem~24    ; FIFO_OUT_NS[0] ; WR_EN        ; WR_EN       ; 0.500        ; 0.151      ; 2.701      ;
; -3.311 ; mem~11    ; FIFO_OUT_NS[3] ; WR_EN        ; WR_EN       ; 0.500        ; -0.068     ; 2.634      ;
; -3.304 ; mem~21    ; FIFO_OUT_NS[5] ; WR_EN        ; WR_EN       ; 0.500        ; -0.502     ; 2.193      ;
; -3.243 ; mem~8     ; FIFO_OUT_NS[0] ; WR_EN        ; WR_EN       ; 0.500        ; 0.079      ; 2.557      ;
; -3.234 ; mem~9     ; FIFO_OUT_NS[1] ; WR_EN        ; WR_EN       ; 0.500        ; -0.060     ; 2.566      ;
; -3.215 ; w_addr[0] ; w_addr_ns[1]   ; SYSCLK       ; WR_EN       ; 0.500        ; 5.581      ; 7.313      ;
; -3.212 ; w_addr[2] ; w_addr_ns[1]   ; SYSCLK       ; WR_EN       ; 0.500        ; 5.591      ; 7.320      ;
; -3.204 ; mem~17    ; FIFO_OUT_NS[1] ; WR_EN        ; WR_EN       ; 0.500        ; -0.514     ; 2.082      ;
; -3.203 ; w_addr[1] ; w_addr_ns[2]   ; SYSCLK       ; WR_EN       ; 0.500        ; 5.392      ; 7.565      ;
; -3.153 ; mem~15    ; FIFO_OUT_NS[7] ; WR_EN        ; WR_EN       ; 0.500        ; -0.090     ; 2.462      ;
; -3.152 ; mem~13    ; FIFO_OUT_NS[5] ; WR_EN        ; WR_EN       ; 0.500        ; -0.245     ; 2.298      ;
; -3.146 ; mem~31    ; FIFO_OUT_NS[7] ; WR_EN        ; WR_EN       ; 0.500        ; -0.179     ; 2.366      ;
; -3.094 ; mem~14    ; FIFO_OUT_NS[6] ; WR_EN        ; WR_EN       ; 0.500        ; -0.276     ; 2.218      ;
; -3.053 ; mem~28    ; FIFO_OUT_NS[4] ; WR_EN        ; WR_EN       ; 0.500        ; 0.010      ; 2.461      ;
; -3.019 ; w_addr[0] ; w_addr_ns[2]   ; SYSCLK       ; WR_EN       ; 0.500        ; 5.392      ; 7.381      ;
; -3.016 ; w_addr[2] ; w_addr_ns[2]   ; SYSCLK       ; WR_EN       ; 0.500        ; 5.402      ; 7.388      ;
; -2.996 ; mem~29    ; FIFO_OUT_NS[5] ; WR_EN        ; WR_EN       ; 0.500        ; 0.005      ; 2.392      ;
; -2.994 ; mem~36    ; FIFO_OUT_NS[4] ; WR_EN        ; WR_EN       ; 0.500        ; -0.149     ; 2.243      ;
; -2.942 ; mem~35    ; FIFO_OUT_NS[3] ; WR_EN        ; WR_EN       ; 0.500        ; -0.130     ; 2.203      ;
; -2.923 ; mem~34    ; FIFO_OUT_NS[2] ; WR_EN        ; WR_EN       ; 0.500        ; -0.040     ; 2.118      ;
; -2.862 ; mem~32    ; FIFO_OUT_NS[0] ; WR_EN        ; WR_EN       ; 0.500        ; 0.173      ; 2.270      ;
; -2.858 ; mem~25    ; FIFO_OUT_NS[1] ; WR_EN        ; WR_EN       ; 0.500        ; 0.008      ; 2.258      ;
; -2.798 ; mem~37    ; FIFO_OUT_NS[5] ; WR_EN        ; WR_EN       ; 0.500        ; -0.170     ; 2.019      ;
; -2.786 ; mem~39    ; FIFO_OUT_NS[7] ; WR_EN        ; WR_EN       ; 0.500        ; 0.018      ; 2.203      ;
; -2.709 ; w_addr[1] ; w_addr_ns[0]   ; SYSCLK       ; WR_EN       ; 0.500        ; 5.581      ; 7.463      ;
; -2.568 ; mem~38    ; FIFO_OUT_NS[6] ; WR_EN        ; WR_EN       ; 0.500        ; 0.027      ; 1.995      ;
; -2.554 ; mem~33    ; FIFO_OUT_NS[1] ; WR_EN        ; WR_EN       ; 0.500        ; -0.151     ; 1.795      ;
; -2.525 ; w_addr[0] ; w_addr_ns[0]   ; SYSCLK       ; WR_EN       ; 0.500        ; 5.581      ; 7.279      ;
; -2.522 ; w_addr[2] ; w_addr_ns[0]   ; SYSCLK       ; WR_EN       ; 0.500        ; 5.591      ; 7.286      ;
; -1.484 ; r_addr[0] ; r_addr_ns[0]   ; SYSCLK       ; WR_EN       ; 1.000        ; 5.264      ; 6.619      ;
; -1.363 ; r_addr[0] ; r_addr_ns[2]   ; SYSCLK       ; WR_EN       ; 1.000        ; 5.277      ; 6.519      ;
; -1.362 ; r_addr[0] ; r_addr_ns[1]   ; SYSCLK       ; WR_EN       ; 1.000        ; 5.277      ; 6.519      ;
; -1.226 ; r_addr[1] ; r_addr_ns[0]   ; SYSCLK       ; WR_EN       ; 1.000        ; 5.313      ; 6.410      ;
; -1.142 ; w_addr[2] ; FIFO_OUT_NS[3] ; SYSCLK       ; WR_EN       ; 1.000        ; 5.354      ; 6.367      ;
; -1.105 ; r_addr[1] ; r_addr_ns[2]   ; SYSCLK       ; WR_EN       ; 1.000        ; 5.326      ; 6.310      ;
; -1.104 ; r_addr[1] ; r_addr_ns[1]   ; SYSCLK       ; WR_EN       ; 1.000        ; 5.326      ; 6.310      ;
; -0.912 ; r_addr[2] ; r_addr_ns[0]   ; SYSCLK       ; WR_EN       ; 1.000        ; 5.313      ; 6.096      ;
; -0.834 ; w_addr[2] ; r_addr_ns[0]   ; SYSCLK       ; WR_EN       ; 1.000        ; 5.345      ; 6.050      ;
; -0.805 ; w_addr[2] ; FIFO_OUT_NS[1] ; SYSCLK       ; WR_EN       ; 1.000        ; 5.345      ; 6.022      ;
; -0.799 ; w_addr[2] ; FIFO_OUT_NS[4] ; SYSCLK       ; WR_EN       ; 1.000        ; 5.345      ; 6.022      ;
; -0.794 ; w_addr[2] ; FIFO_OUT_NS[7] ; SYSCLK       ; WR_EN       ; 1.000        ; 5.331      ; 6.004      ;
; -0.791 ; r_addr[2] ; r_addr_ns[2]   ; SYSCLK       ; WR_EN       ; 1.000        ; 5.326      ; 5.996      ;
; -0.790 ; r_addr[2] ; r_addr_ns[1]   ; SYSCLK       ; WR_EN       ; 1.000        ; 5.326      ; 5.996      ;
; -0.789 ; w_addr[2] ; FIFO_OUT_NS[2] ; SYSCLK       ; WR_EN       ; 1.000        ; 5.480      ; 5.984      ;
; -0.786 ; w_addr[1] ; FIFO_OUT_NS[3] ; SYSCLK       ; WR_EN       ; 1.000        ; 5.344      ; 6.001      ;
; -0.740 ; w_addr[2] ; FIFO_OUT_NS[0] ; SYSCLK       ; WR_EN       ; 1.000        ; 5.487      ; 5.942      ;
; -0.559 ; w_addr[2] ; FIFO_OUT_NS[5] ; SYSCLK       ; WR_EN       ; 1.000        ; 5.347      ; 5.777      ;
; -0.556 ; w_addr[2] ; r_addr_ns[1]   ; SYSCLK       ; WR_EN       ; 1.000        ; 5.358      ; 5.794      ;
; -0.545 ; w_addr[2] ; FIFO_OUT_NS[6] ; SYSCLK       ; WR_EN       ; 1.000        ; 5.350      ; 5.775      ;
; -0.531 ; w_addr[2] ; r_addr_ns[2]   ; SYSCLK       ; WR_EN       ; 1.000        ; 5.358      ; 5.768      ;
; -0.506 ; r_addr[2] ; FIFO_OUT_NS[3] ; SYSCLK       ; WR_EN       ; 1.000        ; 5.322      ; 5.699      ;
; -0.502 ; w_addr[1] ; r_addr_ns[0]   ; SYSCLK       ; WR_EN       ; 1.000        ; 5.335      ; 5.708      ;
; -0.473 ; w_addr[1] ; FIFO_OUT_NS[1] ; SYSCLK       ; WR_EN       ; 1.000        ; 5.335      ; 5.680      ;
; -0.467 ; w_addr[1] ; FIFO_OUT_NS[4] ; SYSCLK       ; WR_EN       ; 1.000        ; 5.335      ; 5.680      ;
; -0.462 ; w_addr[1] ; FIFO_OUT_NS[7] ; SYSCLK       ; WR_EN       ; 1.000        ; 5.321      ; 5.662      ;
; -0.457 ; w_addr[1] ; FIFO_OUT_NS[2] ; SYSCLK       ; WR_EN       ; 1.000        ; 5.470      ; 5.642      ;
; -0.408 ; w_addr[1] ; FIFO_OUT_NS[0] ; SYSCLK       ; WR_EN       ; 1.000        ; 5.477      ; 5.600      ;
; -0.398 ; r_addr[1] ; FIFO_OUT_NS[3] ; SYSCLK       ; WR_EN       ; 1.000        ; 5.322      ; 5.591      ;
; -0.227 ; w_addr[1] ; FIFO_OUT_NS[5] ; SYSCLK       ; WR_EN       ; 1.000        ; 5.337      ; 5.435      ;
; -0.224 ; w_addr[1] ; r_addr_ns[1]   ; SYSCLK       ; WR_EN       ; 1.000        ; 5.348      ; 5.452      ;
; -0.213 ; w_addr[1] ; FIFO_OUT_NS[6] ; SYSCLK       ; WR_EN       ; 1.000        ; 5.340      ; 5.433      ;
; -0.199 ; w_addr[1] ; r_addr_ns[2]   ; SYSCLK       ; WR_EN       ; 1.000        ; 5.348      ; 5.426      ;
; -0.193 ; r_addr[2] ; FIFO_OUT_NS[1] ; SYSCLK       ; WR_EN       ; 1.000        ; 5.313      ; 5.378      ;
; -0.187 ; r_addr[2] ; FIFO_OUT_NS[4] ; SYSCLK       ; WR_EN       ; 1.000        ; 5.313      ; 5.378      ;
; -0.182 ; r_addr[2] ; FIFO_OUT_NS[7] ; SYSCLK       ; WR_EN       ; 1.000        ; 5.299      ; 5.360      ;
; -0.177 ; r_addr[2] ; FIFO_OUT_NS[2] ; SYSCLK       ; WR_EN       ; 1.000        ; 5.448      ; 5.340      ;
; -0.128 ; r_addr[2] ; FIFO_OUT_NS[0] ; SYSCLK       ; WR_EN       ; 1.000        ; 5.455      ; 5.298      ;
; -0.125 ; r_addr[1] ; FIFO_OUT_NS[2] ; SYSCLK       ; WR_EN       ; 1.000        ; 5.448      ; 5.288      ;
; -0.085 ; r_addr[1] ; FIFO_OUT_NS[1] ; SYSCLK       ; WR_EN       ; 1.000        ; 5.313      ; 5.270      ;
; -0.079 ; r_addr[1] ; FIFO_OUT_NS[4] ; SYSCLK       ; WR_EN       ; 1.000        ; 5.313      ; 5.270      ;
; -0.074 ; r_addr[1] ; FIFO_OUT_NS[7] ; SYSCLK       ; WR_EN       ; 1.000        ; 5.299      ; 5.252      ;
; -0.059 ; r_addr[0] ; FIFO_OUT_NS[2] ; SYSCLK       ; WR_EN       ; 1.000        ; 5.399      ; 5.173      ;
; -0.020 ; r_addr[1] ; FIFO_OUT_NS[0] ; SYSCLK       ; WR_EN       ; 1.000        ; 5.455      ; 5.190      ;
; -0.002 ; w_addr[0] ; FIFO_OUT_NS[3] ; SYSCLK       ; WR_EN       ; 1.000        ; 5.344      ; 5.217      ;
; 0.030  ; r_addr[0] ; FIFO_OUT_NS[3] ; SYSCLK       ; WR_EN       ; 1.000        ; 5.273      ; 5.114      ;
; 0.053  ; r_addr[2] ; FIFO_OUT_NS[5] ; SYSCLK       ; WR_EN       ; 1.000        ; 5.315      ; 5.133      ;
; 0.067  ; r_addr[2] ; FIFO_OUT_NS[6] ; SYSCLK       ; WR_EN       ; 1.000        ; 5.318      ; 5.131      ;
; 0.161  ; r_addr[1] ; FIFO_OUT_NS[5] ; SYSCLK       ; WR_EN       ; 1.000        ; 5.315      ; 5.025      ;
; 0.175  ; r_addr[1] ; FIFO_OUT_NS[6] ; SYSCLK       ; WR_EN       ; 1.000        ; 5.318      ; 5.023      ;
; 0.256  ; r_addr[0] ; FIFO_OUT_NS[6] ; SYSCLK       ; WR_EN       ; 1.000        ; 5.269      ; 4.893      ;
+--------+-----------+----------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'WR_EN'                                                                              ;
+--------+------------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+----------------+--------------+-------------+--------------+------------+------------+
; -4.087 ; RD_EN            ; FIFO_OUT_NS[0] ; RD_EN        ; WR_EN       ; 0.000        ; 8.937      ; 4.890      ;
; -4.042 ; RD_EN            ; FIFO_OUT_NS[7] ; RD_EN        ; WR_EN       ; 0.000        ; 8.724      ; 4.722      ;
; -4.041 ; RD_EN            ; r_addr_ns[1]   ; RD_EN        ; WR_EN       ; 0.000        ; 8.752      ; 4.751      ;
; -4.041 ; RD_EN            ; r_addr_ns[2]   ; RD_EN        ; WR_EN       ; 0.000        ; 8.752      ; 4.751      ;
; -4.037 ; RD_EN            ; FIFO_OUT_NS[3] ; RD_EN        ; WR_EN       ; 0.000        ; 8.748      ; 4.751      ;
; -3.588 ; WR_EN            ; w_addr_ns[1]   ; WR_EN        ; WR_EN       ; 0.000        ; 9.065      ; 5.477      ;
; -3.568 ; WR_EN            ; w_addr_ns[0]   ; WR_EN        ; WR_EN       ; 0.000        ; 9.065      ; 5.497      ;
; -3.383 ; RD_EN            ; FIFO_OUT_NS[2] ; RD_EN        ; WR_EN       ; 0.000        ; 8.929      ; 5.586      ;
; -3.366 ; RD_EN            ; r_addr_ns[0]   ; RD_EN        ; WR_EN       ; 0.000        ; 8.738      ; 5.412      ;
; -3.356 ; RD_EN            ; FIFO_OUT_NS[6] ; RD_EN        ; WR_EN       ; 0.000        ; 8.744      ; 5.428      ;
; -3.356 ; RD_EN            ; FIFO_OUT_NS[7] ; RD_EN        ; WR_EN       ; -0.500       ; 8.724      ; 4.908      ;
; -3.351 ; RD_EN            ; FIFO_OUT_NS[5] ; RD_EN        ; WR_EN       ; 0.000        ; 8.741      ; 5.430      ;
; -3.350 ; RD_EN            ; FIFO_OUT_NS[0] ; RD_EN        ; WR_EN       ; -0.500       ; 8.937      ; 5.127      ;
; -3.342 ; RD_EN            ; FIFO_OUT_NS[4] ; RD_EN        ; WR_EN       ; 0.000        ; 8.738      ; 5.436      ;
; -3.340 ; RD_EN            ; FIFO_OUT_NS[1] ; RD_EN        ; WR_EN       ; 0.000        ; 8.739      ; 5.439      ;
; -3.340 ; RD_EN            ; r_addr_ns[2]   ; RD_EN        ; WR_EN       ; -0.500       ; 8.752      ; 4.952      ;
; -3.339 ; RD_EN            ; r_addr_ns[1]   ; RD_EN        ; WR_EN       ; -0.500       ; 8.752      ; 4.953      ;
; -3.335 ; RD_EN            ; FIFO_OUT_NS[3] ; RD_EN        ; WR_EN       ; -0.500       ; 8.748      ; 4.953      ;
; -3.327 ; WR_EN            ; w_addr_ns[1]   ; WR_EN        ; WR_EN       ; -0.500       ; 9.065      ; 5.258      ;
; -3.255 ; WR_EN            ; w_addr_ns[0]   ; WR_EN        ; WR_EN       ; -0.500       ; 9.065      ; 5.330      ;
; -3.237 ; WR_EN            ; w_addr_ns[2]   ; WR_EN        ; WR_EN       ; 0.000        ; 8.868      ; 5.631      ;
; -2.923 ; WR_EN            ; w_addr_ns[2]   ; WR_EN        ; WR_EN       ; -0.500       ; 8.868      ; 5.465      ;
; -2.886 ; w_addr[0]        ; w_addr_ns[1]   ; SYSCLK       ; WR_EN       ; -0.500       ; 6.163      ; 2.817      ;
; -2.854 ; w_addr[0]        ; w_addr_ns[0]   ; SYSCLK       ; WR_EN       ; -0.500       ; 6.163      ; 2.849      ;
; -2.734 ; RD_EN            ; FIFO_OUT_NS[4] ; RD_EN        ; WR_EN       ; -0.500       ; 8.738      ; 5.544      ;
; -2.733 ; RD_EN            ; FIFO_OUT_NS[1] ; RD_EN        ; WR_EN       ; -0.500       ; 8.739      ; 5.546      ;
; -2.719 ; RD_EN            ; FIFO_OUT_NS[2] ; RD_EN        ; WR_EN       ; -0.500       ; 8.929      ; 5.750      ;
; -2.712 ; r_addr[1]        ; w_addr_ns[1]   ; SYSCLK       ; WR_EN       ; -0.500       ; 6.142      ; 2.970      ;
; -2.711 ; RD_EN            ; FIFO_OUT_NS[6] ; RD_EN        ; WR_EN       ; -0.500       ; 8.744      ; 5.573      ;
; -2.707 ; RD_EN            ; FIFO_OUT_NS[5] ; RD_EN        ; WR_EN       ; -0.500       ; 8.741      ; 5.574      ;
; -2.693 ; RD_EN            ; r_addr_ns[0]   ; RD_EN        ; WR_EN       ; -0.500       ; 8.738      ; 5.585      ;
; -2.688 ; r_addr[0]        ; w_addr_ns[1]   ; SYSCLK       ; WR_EN       ; -0.500       ; 6.095      ; 2.947      ;
; -2.686 ; r_addr[1]        ; w_addr_ns[0]   ; SYSCLK       ; WR_EN       ; -0.500       ; 6.142      ; 2.996      ;
; -2.668 ; r_addr[0]        ; w_addr_ns[0]   ; SYSCLK       ; WR_EN       ; -0.500       ; 6.095      ; 2.967      ;
; -2.575 ; r_addr[2]        ; w_addr_ns[1]   ; SYSCLK       ; WR_EN       ; -0.500       ; 6.142      ; 3.107      ;
; -2.531 ; w_addr[1]        ; w_addr_ns[1]   ; SYSCLK       ; WR_EN       ; -0.500       ; 6.163      ; 3.172      ;
; -2.523 ; w_addr[0]        ; w_addr_ns[2]   ; SYSCLK       ; WR_EN       ; -0.500       ; 5.966      ; 2.983      ;
; -2.503 ; r_addr[2]        ; w_addr_ns[0]   ; SYSCLK       ; WR_EN       ; -0.500       ; 6.142      ; 3.179      ;
; -2.463 ; w_addr[1]        ; w_addr_ns[0]   ; SYSCLK       ; WR_EN       ; -0.500       ; 6.163      ; 3.240      ;
; -2.355 ; r_addr[1]        ; w_addr_ns[2]   ; SYSCLK       ; WR_EN       ; -0.500       ; 5.945      ; 3.130      ;
; -2.337 ; r_addr[0]        ; w_addr_ns[2]   ; SYSCLK       ; WR_EN       ; -0.500       ; 5.898      ; 3.101      ;
; -2.301 ; FIFO_OUT[6]~reg0 ; FIFO_OUT_NS[6] ; SYSCLK       ; WR_EN       ; 0.000        ; 6.245      ; 3.984      ;
; -2.247 ; FIFO_OUT[5]~reg0 ; FIFO_OUT_NS[5] ; SYSCLK       ; WR_EN       ; 0.000        ; 6.242      ; 4.035      ;
; -2.201 ; FIFO_OUT[1]~reg0 ; FIFO_OUT_NS[1] ; SYSCLK       ; WR_EN       ; 0.000        ; 6.245      ; 4.084      ;
; -2.192 ; FIFO_OUT[7]~reg0 ; FIFO_OUT_NS[7] ; SYSCLK       ; WR_EN       ; 0.000        ; 6.228      ; 4.076      ;
; -2.171 ; r_addr[2]        ; w_addr_ns[2]   ; SYSCLK       ; WR_EN       ; -0.500       ; 5.945      ; 3.314      ;
; -2.162 ; r_addr[0]        ; r_addr_ns[1]   ; SYSCLK       ; WR_EN       ; 0.000        ; 5.782      ; 3.660      ;
; -2.162 ; r_addr[0]        ; r_addr_ns[2]   ; SYSCLK       ; WR_EN       ; 0.000        ; 5.782      ; 3.660      ;
; -2.148 ; r_addr[0]        ; FIFO_OUT_NS[1] ; SYSCLK       ; WR_EN       ; 0.000        ; 5.769      ; 3.661      ;
; -2.144 ; r_addr[1]        ; r_addr_ns[1]   ; SYSCLK       ; WR_EN       ; 0.000        ; 5.829      ; 3.725      ;
; -2.142 ; FIFO_OUT[0]~reg0 ; FIFO_OUT_NS[0] ; SYSCLK       ; WR_EN       ; 0.000        ; 6.441      ; 4.339      ;
; -2.132 ; w_addr[1]        ; w_addr_ns[2]   ; SYSCLK       ; WR_EN       ; -0.500       ; 5.966      ; 3.374      ;
; -2.117 ; r_addr[2]        ; FIFO_OUT_NS[0] ; SYSCLK       ; WR_EN       ; 0.000        ; 6.014      ; 3.937      ;
; -2.069 ; r_addr[2]        ; r_addr_ns[1]   ; SYSCLK       ; WR_EN       ; 0.000        ; 5.829      ; 3.800      ;
; -2.069 ; r_addr[2]        ; r_addr_ns[2]   ; SYSCLK       ; WR_EN       ; 0.000        ; 5.829      ; 3.800      ;
; -2.039 ; r_addr[0]        ; r_addr_ns[0]   ; SYSCLK       ; WR_EN       ; 0.000        ; 5.768      ; 3.769      ;
; -2.035 ; FIFO_OUT[2]~reg0 ; FIFO_OUT_NS[2] ; SYSCLK       ; WR_EN       ; 0.000        ; 5.954      ; 3.959      ;
; -2.033 ; FIFO_OUT[4]~reg0 ; FIFO_OUT_NS[4] ; SYSCLK       ; WR_EN       ; 0.000        ; 6.244      ; 4.251      ;
; -2.026 ; r_addr[0]        ; FIFO_OUT_NS[0] ; SYSCLK       ; WR_EN       ; 0.000        ; 5.967      ; 3.981      ;
; -1.967 ; r_addr[2]        ; FIFO_OUT_NS[7] ; SYSCLK       ; WR_EN       ; 0.000        ; 5.801      ; 3.874      ;
; -1.946 ; r_addr[2]        ; r_addr_ns[0]   ; SYSCLK       ; WR_EN       ; 0.000        ; 5.815      ; 3.909      ;
; -1.940 ; w_addr[2]        ; w_addr_ns[1]   ; SYSCLK       ; WR_EN       ; -0.500       ; 6.173      ; 3.773      ;
; -1.931 ; FIFO_OUT[3]~reg0 ; FIFO_OUT_NS[3] ; SYSCLK       ; WR_EN       ; 0.000        ; 6.252      ; 4.361      ;
; -1.924 ; r_addr[2]        ; FIFO_OUT_NS[3] ; SYSCLK       ; WR_EN       ; 0.000        ; 5.825      ; 3.941      ;
; -1.914 ; r_addr[1]        ; FIFO_OUT_NS[1] ; SYSCLK       ; WR_EN       ; 0.000        ; 5.816      ; 3.942      ;
; -1.908 ; r_addr[1]        ; FIFO_OUT_NS[0] ; SYSCLK       ; WR_EN       ; 0.000        ; 6.014      ; 4.146      ;
; -1.893 ; r_addr[1]        ; FIFO_OUT_NS[3] ; SYSCLK       ; WR_EN       ; 0.000        ; 5.825      ; 3.972      ;
; -1.890 ; r_addr[0]        ; FIFO_OUT_NS[4] ; SYSCLK       ; WR_EN       ; 0.000        ; 5.768      ; 3.918      ;
; -1.881 ; r_addr[1]        ; FIFO_OUT_NS[7] ; SYSCLK       ; WR_EN       ; 0.000        ; 5.801      ; 3.960      ;
; -1.873 ; w_addr[2]        ; w_addr_ns[0]   ; SYSCLK       ; WR_EN       ; -0.500       ; 6.173      ; 3.840      ;
; -1.839 ; r_addr[1]        ; FIFO_OUT_NS[6] ; SYSCLK       ; WR_EN       ; 0.000        ; 5.821      ; 4.022      ;
; -1.823 ; r_addr[0]        ; FIFO_OUT_NS[7] ; SYSCLK       ; WR_EN       ; 0.000        ; 5.754      ; 3.971      ;
; -1.759 ; r_addr[1]        ; r_addr_ns[2]   ; SYSCLK       ; WR_EN       ; 0.000        ; 5.829      ; 4.110      ;
; -1.755 ; r_addr[0]        ; FIFO_OUT_NS[3] ; SYSCLK       ; WR_EN       ; 0.000        ; 5.778      ; 4.063      ;
; -1.748 ; w_addr[0]        ; FIFO_OUT_NS[0] ; SYSCLK       ; WR_EN       ; 0.000        ; 6.035      ; 4.327      ;
; -1.745 ; r_addr[0]        ; FIFO_OUT_NS[2] ; SYSCLK       ; WR_EN       ; 0.000        ; 5.959      ; 4.254      ;
; -1.741 ; r_addr[0]        ; FIFO_OUT_NS[6] ; SYSCLK       ; WR_EN       ; 0.000        ; 5.774      ; 4.073      ;
; -1.718 ; r_addr[1]        ; FIFO_OUT_NS[5] ; SYSCLK       ; WR_EN       ; 0.000        ; 5.818      ; 4.140      ;
; -1.702 ; w_addr[0]        ; r_addr_ns[1]   ; SYSCLK       ; WR_EN       ; 0.000        ; 5.850      ; 4.188      ;
; -1.702 ; w_addr[0]        ; FIFO_OUT_NS[3] ; SYSCLK       ; WR_EN       ; 0.000        ; 5.846      ; 4.184      ;
; -1.701 ; r_addr[0]        ; FIFO_OUT_NS[5] ; SYSCLK       ; WR_EN       ; 0.000        ; 5.771      ; 4.110      ;
; -1.692 ; w_addr[0]        ; FIFO_OUT_NS[2] ; SYSCLK       ; WR_EN       ; 0.000        ; 6.027      ; 4.375      ;
; -1.667 ; r_addr[2]        ; FIFO_OUT_NS[4] ; SYSCLK       ; WR_EN       ; 0.000        ; 5.815      ; 4.188      ;
; -1.665 ; r_addr[2]        ; FIFO_OUT_NS[1] ; SYSCLK       ; WR_EN       ; 0.000        ; 5.816      ; 4.191      ;
; -1.663 ; w_addr[0]        ; r_addr_ns[2]   ; SYSCLK       ; WR_EN       ; 0.000        ; 5.850      ; 4.227      ;
; -1.634 ; w_addr[0]        ; FIFO_OUT_NS[6] ; SYSCLK       ; WR_EN       ; 0.000        ; 5.842      ; 4.248      ;
; -1.629 ; w_addr[0]        ; FIFO_OUT_NS[5] ; SYSCLK       ; WR_EN       ; 0.000        ; 5.839      ; 4.250      ;
; -1.617 ; r_addr[2]        ; FIFO_OUT_NS[2] ; SYSCLK       ; WR_EN       ; 0.000        ; 6.006      ; 4.429      ;
; -1.587 ; r_addr[1]        ; FIFO_OUT_NS[2] ; SYSCLK       ; WR_EN       ; 0.000        ; 6.006      ; 4.459      ;
; -1.586 ; w_addr[2]        ; w_addr_ns[2]   ; SYSCLK       ; WR_EN       ; -0.500       ; 5.976      ; 3.930      ;
; -1.580 ; r_addr[2]        ; FIFO_OUT_NS[6] ; SYSCLK       ; WR_EN       ; 0.000        ; 5.821      ; 4.281      ;
; -1.578 ; r_addr[2]        ; FIFO_OUT_NS[5] ; SYSCLK       ; WR_EN       ; 0.000        ; 5.818      ; 4.280      ;
; -1.536 ; r_addr[1]        ; FIFO_OUT_NS[4] ; SYSCLK       ; WR_EN       ; 0.000        ; 5.815      ; 4.319      ;
; -1.507 ; w_addr[0]        ; r_addr_ns[0]   ; SYSCLK       ; WR_EN       ; 0.000        ; 5.836      ; 4.369      ;
; -1.466 ; w_addr[0]        ; FIFO_OUT_NS[7] ; SYSCLK       ; WR_EN       ; 0.000        ; 5.822      ; 4.396      ;
; -1.460 ; w_addr[0]        ; FIFO_OUT_NS[4] ; SYSCLK       ; WR_EN       ; 0.000        ; 5.836      ; 4.416      ;
; -1.459 ; w_addr[0]        ; FIFO_OUT_NS[1] ; SYSCLK       ; WR_EN       ; 0.000        ; 5.837      ; 4.418      ;
; -1.407 ; r_addr[1]        ; r_addr_ns[0]   ; SYSCLK       ; WR_EN       ; 0.000        ; 5.815      ; 4.448      ;
; -1.127 ; w_addr[1]        ; FIFO_OUT_NS[0] ; SYSCLK       ; WR_EN       ; 0.000        ; 6.035      ; 4.948      ;
; -1.081 ; w_addr[1]        ; r_addr_ns[1]   ; SYSCLK       ; WR_EN       ; 0.000        ; 5.850      ; 4.809      ;
+--------+------------------+----------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'RD_EN'                                                                     ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; -2.049 ; WR_EN     ; w_addr_ns[1] ; WR_EN        ; RD_EN       ; 0.000        ; 7.267      ; 5.258      ;
; -1.977 ; WR_EN     ; w_addr_ns[0] ; WR_EN        ; RD_EN       ; 0.000        ; 7.267      ; 5.330      ;
; -1.645 ; WR_EN     ; w_addr_ns[2] ; WR_EN        ; RD_EN       ; 0.000        ; 7.070      ; 5.465      ;
; -1.588 ; w_addr[0] ; w_addr_ns[1] ; SYSCLK       ; RD_EN       ; 0.000        ; 4.365      ; 2.817      ;
; -1.556 ; w_addr[0] ; w_addr_ns[0] ; SYSCLK       ; RD_EN       ; 0.000        ; 4.365      ; 2.849      ;
; -1.414 ; r_addr[1] ; w_addr_ns[1] ; SYSCLK       ; RD_EN       ; 0.000        ; 4.344      ; 2.970      ;
; -1.390 ; r_addr[0] ; w_addr_ns[1] ; SYSCLK       ; RD_EN       ; 0.000        ; 4.297      ; 2.947      ;
; -1.388 ; r_addr[1] ; w_addr_ns[0] ; SYSCLK       ; RD_EN       ; 0.000        ; 4.344      ; 2.996      ;
; -1.370 ; r_addr[0] ; w_addr_ns[0] ; SYSCLK       ; RD_EN       ; 0.000        ; 4.297      ; 2.967      ;
; -1.330 ; WR_EN     ; w_addr_ns[1] ; WR_EN        ; RD_EN       ; -0.500       ; 7.267      ; 5.477      ;
; -1.310 ; WR_EN     ; w_addr_ns[0] ; WR_EN        ; RD_EN       ; -0.500       ; 7.267      ; 5.497      ;
; -1.277 ; r_addr[2] ; w_addr_ns[1] ; SYSCLK       ; RD_EN       ; 0.000        ; 4.344      ; 3.107      ;
; -1.233 ; w_addr[1] ; w_addr_ns[1] ; SYSCLK       ; RD_EN       ; 0.000        ; 4.365      ; 3.172      ;
; -1.225 ; w_addr[0] ; w_addr_ns[2] ; SYSCLK       ; RD_EN       ; 0.000        ; 4.168      ; 2.983      ;
; -1.205 ; r_addr[2] ; w_addr_ns[0] ; SYSCLK       ; RD_EN       ; 0.000        ; 4.344      ; 3.179      ;
; -1.165 ; w_addr[1] ; w_addr_ns[0] ; SYSCLK       ; RD_EN       ; 0.000        ; 4.365      ; 3.240      ;
; -1.057 ; r_addr[1] ; w_addr_ns[2] ; SYSCLK       ; RD_EN       ; 0.000        ; 4.147      ; 3.130      ;
; -1.039 ; r_addr[0] ; w_addr_ns[2] ; SYSCLK       ; RD_EN       ; 0.000        ; 4.100      ; 3.101      ;
; -0.979 ; WR_EN     ; w_addr_ns[2] ; WR_EN        ; RD_EN       ; -0.500       ; 7.070      ; 5.631      ;
; -0.873 ; r_addr[2] ; w_addr_ns[2] ; SYSCLK       ; RD_EN       ; 0.000        ; 4.147      ; 3.314      ;
; -0.834 ; w_addr[1] ; w_addr_ns[2] ; SYSCLK       ; RD_EN       ; 0.000        ; 4.168      ; 3.374      ;
; -0.642 ; w_addr[2] ; w_addr_ns[1] ; SYSCLK       ; RD_EN       ; 0.000        ; 4.375      ; 3.773      ;
; -0.575 ; w_addr[2] ; w_addr_ns[0] ; SYSCLK       ; RD_EN       ; 0.000        ; 4.375      ; 3.840      ;
; -0.288 ; w_addr[2] ; w_addr_ns[2] ; SYSCLK       ; RD_EN       ; 0.000        ; 4.178      ; 3.930      ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'SYSCLK'                                                                            ;
+-------+----------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+------------------+--------------+-------------+--------------+------------+------------+
; 3.611 ; w_addr_ns[2]   ; w_addr[2]        ; RD_EN        ; SYSCLK      ; 0.000        ; -3.784     ; 0.079      ;
; 3.790 ; w_addr_ns[0]   ; w_addr[0]        ; RD_EN        ; SYSCLK      ; 0.000        ; -3.963     ; 0.079      ;
; 3.790 ; w_addr_ns[1]   ; w_addr[1]        ; RD_EN        ; SYSCLK      ; 0.000        ; -3.963     ; 0.079      ;
; 5.091 ; r_addr_ns[0]   ; r_addr[0]        ; WR_EN        ; SYSCLK      ; 0.000        ; -5.264     ; 0.079      ;
; 5.153 ; r_addr_ns[2]   ; r_addr[2]        ; WR_EN        ; SYSCLK      ; 0.000        ; -5.326     ; 0.079      ;
; 5.153 ; r_addr_ns[1]   ; r_addr[1]        ; WR_EN        ; SYSCLK      ; 0.000        ; -5.326     ; 0.079      ;
; 5.221 ; FIFO_OUT_NS[2] ; FIFO_OUT[2]~reg0 ; WR_EN        ; SYSCLK      ; 0.000        ; -5.394     ; 0.079      ;
; 5.570 ; FIFO_OUT_NS[7] ; FIFO_OUT[7]~reg0 ; WR_EN        ; SYSCLK      ; 0.000        ; -5.743     ; 0.079      ;
; 5.584 ; FIFO_OUT_NS[5] ; FIFO_OUT[5]~reg0 ; WR_EN        ; SYSCLK      ; 0.000        ; -5.757     ; 0.079      ;
; 5.586 ; FIFO_OUT_NS[4] ; FIFO_OUT[4]~reg0 ; WR_EN        ; SYSCLK      ; 0.000        ; -5.759     ; 0.079      ;
; 5.586 ; FIFO_OUT_NS[1] ; FIFO_OUT[1]~reg0 ; WR_EN        ; SYSCLK      ; 0.000        ; -5.759     ; 0.079      ;
; 5.587 ; FIFO_OUT_NS[6] ; FIFO_OUT[6]~reg0 ; WR_EN        ; SYSCLK      ; 0.000        ; -5.760     ; 0.079      ;
; 5.593 ; FIFO_OUT_NS[3] ; FIFO_OUT[3]~reg0 ; WR_EN        ; SYSCLK      ; 0.000        ; -5.766     ; 0.079      ;
; 5.726 ; FIFO_OUT_NS[0] ; FIFO_OUT[0]~reg0 ; WR_EN        ; SYSCLK      ; 0.000        ; -5.899     ; 0.079      ;
; 5.729 ; w_addr_ns[2]   ; w_addr[2]        ; WR_EN        ; SYSCLK      ; -0.500       ; -5.402     ; 0.079      ;
; 5.908 ; w_addr_ns[0]   ; w_addr[0]        ; WR_EN        ; SYSCLK      ; -0.500       ; -5.581     ; 0.079      ;
; 5.908 ; w_addr_ns[1]   ; w_addr[1]        ; WR_EN        ; SYSCLK      ; -0.500       ; -5.581     ; 0.079      ;
+-------+----------------+------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'SYSCLK'                                                            ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; SYSCLK ; Rise       ; SYSCLK                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SYSCLK ; Rise       ; FIFO_OUT[0]~reg0             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SYSCLK ; Rise       ; FIFO_OUT[1]~reg0             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SYSCLK ; Rise       ; FIFO_OUT[2]~reg0             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SYSCLK ; Rise       ; FIFO_OUT[3]~reg0             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SYSCLK ; Rise       ; FIFO_OUT[4]~reg0             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SYSCLK ; Rise       ; FIFO_OUT[5]~reg0             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SYSCLK ; Rise       ; FIFO_OUT[6]~reg0             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SYSCLK ; Rise       ; FIFO_OUT[7]~reg0             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SYSCLK ; Rise       ; r_addr[0]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SYSCLK ; Rise       ; r_addr[1]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SYSCLK ; Rise       ; r_addr[2]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SYSCLK ; Rise       ; w_addr[0]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SYSCLK ; Rise       ; w_addr[1]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SYSCLK ; Rise       ; w_addr[2]                    ;
; 0.230  ; 0.418        ; 0.188          ; Low Pulse Width  ; SYSCLK ; Rise       ; r_addr[1]                    ;
; 0.230  ; 0.418        ; 0.188          ; Low Pulse Width  ; SYSCLK ; Rise       ; r_addr[2]                    ;
; 0.240  ; 0.428        ; 0.188          ; Low Pulse Width  ; SYSCLK ; Rise       ; w_addr[0]                    ;
; 0.240  ; 0.428        ; 0.188          ; Low Pulse Width  ; SYSCLK ; Rise       ; w_addr[1]                    ;
; 0.240  ; 0.428        ; 0.188          ; Low Pulse Width  ; SYSCLK ; Rise       ; w_addr[2]                    ;
; 0.250  ; 0.438        ; 0.188          ; Low Pulse Width  ; SYSCLK ; Rise       ; r_addr[0]                    ;
; 0.273  ; 0.493        ; 0.220          ; High Pulse Width ; SYSCLK ; Rise       ; FIFO_OUT[2]~reg0             ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; SYSCLK ; Rise       ; FIFO_OUT[5]~reg0             ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; SYSCLK ; Rise       ; FIFO_OUT[6]~reg0             ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; SYSCLK ; Rise       ; FIFO_OUT[0]~reg0             ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; SYSCLK ; Rise       ; FIFO_OUT[1]~reg0             ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; SYSCLK ; Rise       ; FIFO_OUT[3]~reg0             ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; SYSCLK ; Rise       ; FIFO_OUT[4]~reg0             ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; SYSCLK ; Rise       ; FIFO_OUT[7]~reg0             ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; SYSCLK ; Rise       ; FIFO_OUT[0]~reg0             ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; SYSCLK ; Rise       ; FIFO_OUT[1]~reg0             ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; SYSCLK ; Rise       ; FIFO_OUT[3]~reg0             ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; SYSCLK ; Rise       ; FIFO_OUT[4]~reg0             ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; SYSCLK ; Rise       ; FIFO_OUT[7]~reg0             ;
; 0.307  ; 0.495        ; 0.188          ; Low Pulse Width  ; SYSCLK ; Rise       ; FIFO_OUT[5]~reg0             ;
; 0.307  ; 0.495        ; 0.188          ; Low Pulse Width  ; SYSCLK ; Rise       ; FIFO_OUT[6]~reg0             ;
; 0.318  ; 0.506        ; 0.188          ; Low Pulse Width  ; SYSCLK ; Rise       ; FIFO_OUT[2]~reg0             ;
; 0.341  ; 0.561        ; 0.220          ; High Pulse Width ; SYSCLK ; Rise       ; r_addr[0]                    ;
; 0.350  ; 0.570        ; 0.220          ; High Pulse Width ; SYSCLK ; Rise       ; w_addr[0]                    ;
; 0.350  ; 0.570        ; 0.220          ; High Pulse Width ; SYSCLK ; Rise       ; w_addr[1]                    ;
; 0.350  ; 0.570        ; 0.220          ; High Pulse Width ; SYSCLK ; Rise       ; w_addr[2]                    ;
; 0.360  ; 0.580        ; 0.220          ; High Pulse Width ; SYSCLK ; Rise       ; r_addr[1]                    ;
; 0.360  ; 0.580        ; 0.220          ; High Pulse Width ; SYSCLK ; Rise       ; r_addr[2]                    ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; SYSCLK ; Rise       ; r_addr[1]|clk                ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; SYSCLK ; Rise       ; r_addr[2]|clk                ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; SYSCLK ; Rise       ; w_addr[0]|clk                ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; SYSCLK ; Rise       ; w_addr[1]|clk                ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; SYSCLK ; Rise       ; w_addr[2]|clk                ;
; 0.389  ; 0.389        ; 0.000          ; Low Pulse Width  ; SYSCLK ; Rise       ; r_addr[0]|clk                ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; SYSCLK ; Rise       ; FIFO_OUT[0]~reg0|clk         ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; SYSCLK ; Rise       ; FIFO_OUT[1]~reg0|clk         ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; SYSCLK ; Rise       ; FIFO_OUT[3]~reg0|clk         ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; SYSCLK ; Rise       ; FIFO_OUT[4]~reg0|clk         ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; SYSCLK ; Rise       ; FIFO_OUT[7]~reg0|clk         ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; SYSCLK ; Rise       ; FIFO_OUT[5]~reg0|clk         ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; SYSCLK ; Rise       ; FIFO_OUT[6]~reg0|clk         ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; SYSCLK ; Rise       ; SYSCLK~input|o               ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; SYSCLK ; Rise       ; FIFO_OUT[2]~reg0|clk         ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; SYSCLK ; Rise       ; SYSCLK~inputclkctrl|inclk[0] ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; SYSCLK ; Rise       ; SYSCLK~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYSCLK ; Rise       ; SYSCLK~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYSCLK ; Rise       ; SYSCLK~input|i               ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; SYSCLK ; Rise       ; SYSCLK~inputclkctrl|inclk[0] ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; SYSCLK ; Rise       ; SYSCLK~inputclkctrl|outclk   ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; SYSCLK ; Rise       ; FIFO_OUT[2]~reg0|clk         ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; SYSCLK ; Rise       ; SYSCLK~input|o               ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; SYSCLK ; Rise       ; FIFO_OUT[5]~reg0|clk         ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; SYSCLK ; Rise       ; FIFO_OUT[6]~reg0|clk         ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; SYSCLK ; Rise       ; FIFO_OUT[0]~reg0|clk         ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; SYSCLK ; Rise       ; FIFO_OUT[1]~reg0|clk         ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; SYSCLK ; Rise       ; FIFO_OUT[3]~reg0|clk         ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; SYSCLK ; Rise       ; FIFO_OUT[4]~reg0|clk         ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; SYSCLK ; Rise       ; FIFO_OUT[7]~reg0|clk         ;
; 0.609  ; 0.609        ; 0.000          ; High Pulse Width ; SYSCLK ; Rise       ; r_addr[0]|clk                ;
; 0.618  ; 0.618        ; 0.000          ; High Pulse Width ; SYSCLK ; Rise       ; w_addr[0]|clk                ;
; 0.618  ; 0.618        ; 0.000          ; High Pulse Width ; SYSCLK ; Rise       ; w_addr[1]|clk                ;
; 0.618  ; 0.618        ; 0.000          ; High Pulse Width ; SYSCLK ; Rise       ; w_addr[2]|clk                ;
; 0.628  ; 0.628        ; 0.000          ; High Pulse Width ; SYSCLK ; Rise       ; r_addr[1]|clk                ;
; 0.628  ; 0.628        ; 0.000          ; High Pulse Width ; SYSCLK ; Rise       ; r_addr[2]|clk                ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'RD_EN'                                                              ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; RD_EN ; Rise       ; RD_EN                          ;
; 0.212  ; 0.212        ; 0.000          ; Low Pulse Width  ; RD_EN ; Rise       ; w_addr_ns[2]                   ;
; 0.246  ; 0.246        ; 0.000          ; High Pulse Width ; RD_EN ; Fall       ; w_addr_ns[0]~1clkctrl|inclk[0] ;
; 0.246  ; 0.246        ; 0.000          ; High Pulse Width ; RD_EN ; Fall       ; w_addr_ns[0]~1clkctrl|outclk   ;
; 0.250  ; 0.250        ; 0.000          ; High Pulse Width ; RD_EN ; Fall       ; w_addr_ns[2]|datad             ;
; 0.253  ; 0.253        ; 0.000          ; Low Pulse Width  ; RD_EN ; Rise       ; w_addr_ns[0]                   ;
; 0.253  ; 0.253        ; 0.000          ; Low Pulse Width  ; RD_EN ; Rise       ; w_addr_ns[1]                   ;
; 0.261  ; 0.261        ; 0.000          ; High Pulse Width ; RD_EN ; Fall       ; w_addr_ns[0]|datac             ;
; 0.261  ; 0.261        ; 0.000          ; High Pulse Width ; RD_EN ; Fall       ; w_addr_ns[1]|datac             ;
; 0.317  ; 0.317        ; 0.000          ; Low Pulse Width  ; RD_EN ; Rise       ; w_addr_ns[0]~1|datab           ;
; 0.349  ; 0.349        ; 0.000          ; High Pulse Width ; RD_EN ; Fall       ; w_addr_ns[0]~1|combout         ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; RD_EN ; Rise       ; RD_EN~input|o                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RD_EN ; Rise       ; RD_EN~input|i                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RD_EN ; Rise       ; RD_EN~input|i                  ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; RD_EN ; Rise       ; RD_EN~input|o                  ;
; 0.649  ; 0.649        ; 0.000          ; Low Pulse Width  ; RD_EN ; Fall       ; w_addr_ns[0]~1|combout         ;
; 0.670  ; 0.670        ; 0.000          ; High Pulse Width ; RD_EN ; Rise       ; w_addr_ns[0]~1|datab           ;
; 0.732  ; 0.732        ; 0.000          ; Low Pulse Width  ; RD_EN ; Fall       ; w_addr_ns[1]|datac             ;
; 0.733  ; 0.733        ; 0.000          ; Low Pulse Width  ; RD_EN ; Fall       ; w_addr_ns[0]|datac             ;
; 0.740  ; 0.740        ; 0.000          ; High Pulse Width ; RD_EN ; Rise       ; w_addr_ns[1]                   ;
; 0.741  ; 0.741        ; 0.000          ; High Pulse Width ; RD_EN ; Rise       ; w_addr_ns[0]                   ;
; 0.743  ; 0.743        ; 0.000          ; Low Pulse Width  ; RD_EN ; Fall       ; w_addr_ns[2]|datad             ;
; 0.747  ; 0.747        ; 0.000          ; Low Pulse Width  ; RD_EN ; Fall       ; w_addr_ns[0]~1clkctrl|inclk[0] ;
; 0.747  ; 0.747        ; 0.000          ; Low Pulse Width  ; RD_EN ; Fall       ; w_addr_ns[0]~1clkctrl|outclk   ;
; 0.780  ; 0.780        ; 0.000          ; High Pulse Width ; RD_EN ; Rise       ; w_addr_ns[2]                   ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'WR_EN'                                                              ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; WR_EN ; Rise       ; WR_EN                          ;
; 0.209  ; 0.209        ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; rtl~0|datab                    ;
; 0.210  ; 0.210        ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; rtl~2|datab                    ;
; 0.230  ; 0.230        ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; rtl~2|combout                  ;
; 0.244  ; 0.244        ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; always2~0|combout              ;
; 0.250  ; 0.250        ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; w_addr_ns[0]~1|combout         ;
; 0.252  ; 0.252        ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; rtl~0|combout                  ;
; 0.262  ; 0.262        ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; always2~0|datab                ;
; 0.274  ; 0.274        ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; rtl~1|combout                  ;
; 0.274  ; 0.274        ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; w_addr_ns[0]~1|dataa           ;
; 0.280  ; 0.280        ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; mem~1|datac                    ;
; 0.280  ; 0.280        ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; mem~3|datac                    ;
; 0.280  ; 0.280        ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; mem~4|datac                    ;
; 0.280  ; 0.280        ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; mem~7|datac                    ;
; 0.284  ; 0.284        ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; rtl~3|combout                  ;
; 0.291  ; 0.291        ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; mem~2|datad                    ;
; 0.291  ; 0.291        ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; mem~5|datad                    ;
; 0.292  ; 0.292        ; 0.000          ; High Pulse Width ; WR_EN ; Fall       ; mem~1                          ;
; 0.292  ; 0.292        ; 0.000          ; High Pulse Width ; WR_EN ; Fall       ; mem~3                          ;
; 0.292  ; 0.292        ; 0.000          ; High Pulse Width ; WR_EN ; Fall       ; mem~4                          ;
; 0.292  ; 0.292        ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; mem~6|datad                    ;
; 0.292  ; 0.292        ; 0.000          ; High Pulse Width ; WR_EN ; Fall       ; mem~7                          ;
; 0.293  ; 0.293        ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; rtl~2clkctrl|inclk[0]          ;
; 0.293  ; 0.293        ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; rtl~2clkctrl|outclk            ;
; 0.296  ; 0.296        ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; mem~0|datac                    ;
; 0.296  ; 0.296        ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; rtl~3|dataa                    ;
; 0.296  ; 0.296        ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; rtl~4|dataa                    ;
; 0.298  ; 0.298        ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; rtl~1|dataa                    ;
; 0.304  ; 0.304        ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; mem~12|datac                   ;
; 0.306  ; 0.306        ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; mem~13|datac                   ;
; 0.308  ; 0.308        ; 0.000          ; High Pulse Width ; WR_EN ; Fall       ; mem~0                          ;
; 0.311  ; 0.311        ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; mem~11|datad                   ;
; 0.311  ; 0.311        ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; mem~15|datad                   ;
; 0.313  ; 0.313        ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; mem~8|datad                    ;
; 0.313  ; 0.313        ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; mem~9|datad                    ;
; 0.315  ; 0.315        ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; rtl~1clkctrl|inclk[0]          ;
; 0.315  ; 0.315        ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; rtl~1clkctrl|outclk            ;
; 0.316  ; 0.316        ; 0.000          ; High Pulse Width ; WR_EN ; Fall       ; mem~12                         ;
; 0.317  ; 0.317        ; 0.000          ; High Pulse Width ; WR_EN ; Fall       ; mem~13                         ;
; 0.319  ; 0.319        ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; mem~14|datac                   ;
; 0.319  ; 0.319        ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; mem~30|datac                   ;
; 0.319  ; 0.319        ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; mem~31|datac                   ;
; 0.320  ; 0.320        ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; mem~10|datac                   ;
; 0.325  ; 0.325        ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; mem~26|datad                   ;
; 0.325  ; 0.325        ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; mem~29|datad                   ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; mem~25|datad                   ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; mem~27|datad                   ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; mem~24|datad                   ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; mem~28|datad                   ;
; 0.329  ; 0.329        ; 0.000          ; High Pulse Width ; WR_EN ; Fall       ; mem~2                          ;
; 0.329  ; 0.329        ; 0.000          ; High Pulse Width ; WR_EN ; Fall       ; mem~5                          ;
; 0.330  ; 0.330        ; 0.000          ; High Pulse Width ; WR_EN ; Fall       ; mem~14                         ;
; 0.330  ; 0.330        ; 0.000          ; High Pulse Width ; WR_EN ; Fall       ; mem~6                          ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; rtl~3clkctrl|inclk[0]          ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; rtl~3clkctrl|outclk            ;
; 0.331  ; 0.331        ; 0.000          ; High Pulse Width ; WR_EN ; Fall       ; mem~10                         ;
; 0.331  ; 0.331        ; 0.000          ; High Pulse Width ; WR_EN ; Fall       ; mem~30                         ;
; 0.331  ; 0.331        ; 0.000          ; High Pulse Width ; WR_EN ; Fall       ; mem~31                         ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; rtl~4|combout                  ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; w_addr_ns[0]|datac             ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; w_addr_ns[1]|datac             ;
; 0.346  ; 0.346        ; 0.000          ; High Pulse Width ; WR_EN ; Fall       ; w_addr_ns[0]                   ;
; 0.346  ; 0.346        ; 0.000          ; High Pulse Width ; WR_EN ; Fall       ; w_addr_ns[1]                   ;
; 0.349  ; 0.349        ; 0.000          ; High Pulse Width ; WR_EN ; Fall       ; mem~11                         ;
; 0.349  ; 0.349        ; 0.000          ; High Pulse Width ; WR_EN ; Fall       ; mem~15                         ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; w_addr_ns[2]|datad             ;
; 0.351  ; 0.351        ; 0.000          ; High Pulse Width ; WR_EN ; Fall       ; mem~8                          ;
; 0.351  ; 0.351        ; 0.000          ; High Pulse Width ; WR_EN ; Fall       ; mem~9                          ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; w_addr_ns[0]~1clkctrl|inclk[0] ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; w_addr_ns[0]~1clkctrl|outclk   ;
; 0.357  ; 0.357        ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; mem~22|datac                   ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; mem~18|datac                   ;
; 0.363  ; 0.363        ; 0.000          ; High Pulse Width ; WR_EN ; Fall       ; mem~26                         ;
; 0.363  ; 0.363        ; 0.000          ; High Pulse Width ; WR_EN ; Fall       ; mem~29                         ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; mem~16|datad                   ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; mem~19|datad                   ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; mem~23|datad                   ;
; 0.364  ; 0.364        ; 0.000          ; High Pulse Width ; WR_EN ; Fall       ; mem~25                         ;
; 0.364  ; 0.364        ; 0.000          ; High Pulse Width ; WR_EN ; Fall       ; mem~27                         ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; mem~17|datad                   ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; mem~20|datad                   ;
; 0.365  ; 0.365        ; 0.000          ; High Pulse Width ; WR_EN ; Fall       ; mem~24                         ;
; 0.365  ; 0.365        ; 0.000          ; High Pulse Width ; WR_EN ; Fall       ; mem~28                         ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; mem~21|datad                   ;
; 0.369  ; 0.369        ; 0.000          ; High Pulse Width ; WR_EN ; Fall       ; mem~22                         ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; rtl~0clkctrl|inclk[0]          ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; rtl~0clkctrl|outclk            ;
; 0.370  ; 0.370        ; 0.000          ; High Pulse Width ; WR_EN ; Fall       ; mem~18                         ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; mem~34|datac                   ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; mem~37|datac                   ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; FIFO_OUT_NS[0]|dataa           ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; mem~33|datac                   ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; r_addr_ns[1]|datac             ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; r_addr_ns[2]|datac             ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; FIFO_OUT_NS[3]|datac           ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; mem~36|datac                   ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; FIFO_OUT_NS[2]|dataa           ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; mem~35|datac                   ;
; 0.386  ; 0.386        ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; FIFO_OUT_NS[6]|datac           ;
; 0.387  ; 0.387        ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; FIFO_OUT_NS[0]                 ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; WR_EN       ; RD_EN      ; 0.581  ; 0.861  ; Rise       ; RD_EN           ;
; RD_EN       ; WR_EN      ; -1.125 ; -0.909 ; Rise       ; WR_EN           ;
; FIFO_IN[*]  ; WR_EN      ; -1.983 ; -1.837 ; Fall       ; WR_EN           ;
;  FIFO_IN[0] ; WR_EN      ; -2.099 ; -1.994 ; Fall       ; WR_EN           ;
;  FIFO_IN[1] ; WR_EN      ; -2.211 ; -2.066 ; Fall       ; WR_EN           ;
;  FIFO_IN[2] ; WR_EN      ; -2.707 ; -2.415 ; Fall       ; WR_EN           ;
;  FIFO_IN[3] ; WR_EN      ; -2.155 ; -1.992 ; Fall       ; WR_EN           ;
;  FIFO_IN[4] ; WR_EN      ; -2.092 ; -1.898 ; Fall       ; WR_EN           ;
;  FIFO_IN[5] ; WR_EN      ; -2.646 ; -2.377 ; Fall       ; WR_EN           ;
;  FIFO_IN[6] ; WR_EN      ; -2.591 ; -2.335 ; Fall       ; WR_EN           ;
;  FIFO_IN[7] ; WR_EN      ; -1.983 ; -1.837 ; Fall       ; WR_EN           ;
; WR_EN       ; WR_EN      ; -1.037 ; -0.757 ; Fall       ; WR_EN           ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; WR_EN       ; RD_EN      ; 2.009 ; 1.790 ; Rise       ; RD_EN           ;
; RD_EN       ; WR_EN      ; 4.047 ; 3.816 ; Rise       ; WR_EN           ;
; FIFO_IN[*]  ; WR_EN      ; 5.172 ; 4.967 ; Fall       ; WR_EN           ;
;  FIFO_IN[0] ; WR_EN      ; 5.172 ; 4.967 ; Fall       ; WR_EN           ;
;  FIFO_IN[1] ; WR_EN      ; 4.546 ; 4.400 ; Fall       ; WR_EN           ;
;  FIFO_IN[2] ; WR_EN      ; 4.939 ; 4.671 ; Fall       ; WR_EN           ;
;  FIFO_IN[3] ; WR_EN      ; 4.399 ; 4.256 ; Fall       ; WR_EN           ;
;  FIFO_IN[4] ; WR_EN      ; 4.764 ; 4.590 ; Fall       ; WR_EN           ;
;  FIFO_IN[5] ; WR_EN      ; 4.940 ; 4.692 ; Fall       ; WR_EN           ;
;  FIFO_IN[6] ; WR_EN      ; 4.892 ; 4.648 ; Fall       ; WR_EN           ;
;  FIFO_IN[7] ; WR_EN      ; 4.468 ; 4.291 ; Fall       ; WR_EN           ;
; WR_EN       ; WR_EN      ; 3.807 ; 3.588 ; Fall       ; WR_EN           ;
+-------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; EMPTY        ; SYSCLK     ; 10.624 ; 10.524 ; Rise       ; SYSCLK          ;
; FIFO_OUT[*]  ; SYSCLK     ; 8.125  ; 8.159  ; Rise       ; SYSCLK          ;
;  FIFO_OUT[0] ; SYSCLK     ; 7.576  ; 7.445  ; Rise       ; SYSCLK          ;
;  FIFO_OUT[1] ; SYSCLK     ; 7.730  ; 7.555  ; Rise       ; SYSCLK          ;
;  FIFO_OUT[2] ; SYSCLK     ; 7.381  ; 7.314  ; Rise       ; SYSCLK          ;
;  FIFO_OUT[3] ; SYSCLK     ; 7.400  ; 7.281  ; Rise       ; SYSCLK          ;
;  FIFO_OUT[4] ; SYSCLK     ; 8.125  ; 8.159  ; Rise       ; SYSCLK          ;
;  FIFO_OUT[5] ; SYSCLK     ; 6.855  ; 6.793  ; Rise       ; SYSCLK          ;
;  FIFO_OUT[6] ; SYSCLK     ; 6.899  ; 6.830  ; Rise       ; SYSCLK          ;
;  FIFO_OUT[7] ; SYSCLK     ; 6.532  ; 6.515  ; Rise       ; SYSCLK          ;
; FULL         ; SYSCLK     ; 14.500 ; 14.353 ; Rise       ; SYSCLK          ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; EMPTY        ; SYSCLK     ; 9.118 ; 8.883 ; Rise       ; SYSCLK          ;
; FIFO_OUT[*]  ; SYSCLK     ; 6.309 ; 6.292 ; Rise       ; SYSCLK          ;
;  FIFO_OUT[0] ; SYSCLK     ; 7.311 ; 7.185 ; Rise       ; SYSCLK          ;
;  FIFO_OUT[1] ; SYSCLK     ; 7.461 ; 7.291 ; Rise       ; SYSCLK          ;
;  FIFO_OUT[2] ; SYSCLK     ; 7.127 ; 7.061 ; Rise       ; SYSCLK          ;
;  FIFO_OUT[3] ; SYSCLK     ; 7.139 ; 7.023 ; Rise       ; SYSCLK          ;
;  FIFO_OUT[4] ; SYSCLK     ; 7.893 ; 7.928 ; Rise       ; SYSCLK          ;
;  FIFO_OUT[5] ; SYSCLK     ; 6.622 ; 6.560 ; Rise       ; SYSCLK          ;
;  FIFO_OUT[6] ; SYSCLK     ; 6.665 ; 6.597 ; Rise       ; SYSCLK          ;
;  FIFO_OUT[7] ; SYSCLK     ; 6.309 ; 6.292 ; Rise       ; SYSCLK          ;
; FULL         ; SYSCLK     ; 9.654 ; 9.467 ; Rise       ; SYSCLK          ;
+--------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 129.37 MHz ; 129.37 MHz      ; WR_EN      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; SYSCLK ; -5.089 ; -67.326          ;
; RD_EN  ; -4.148 ; -11.628          ;
; WR_EN  ; -3.365 ; -38.235          ;
+--------+--------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+--------+--------+-----------------+
; Clock  ; Slack  ; End Point TNS   ;
+--------+--------+-----------------+
; WR_EN  ; -3.865 ; -47.314         ;
; RD_EN  ; -1.871 ; -5.107          ;
; SYSCLK ; 3.216  ; 0.000           ;
+--------+--------+-----------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; SYSCLK ; -3.000 ; -23.818                        ;
; RD_EN  ; -3.000 ; -3.000                         ;
; WR_EN  ; -3.000 ; -3.000                         ;
+--------+--------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'SYSCLK'                                                                             ;
+--------+----------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+------------------+--------------+-------------+--------------+------------+------------+
; -5.089 ; FIFO_OUT_NS[0] ; FIFO_OUT[0]~reg0 ; WR_EN        ; SYSCLK      ; 1.000        ; -5.970     ; 0.101      ;
; -4.976 ; w_addr_ns[0]   ; w_addr[0]        ; WR_EN        ; SYSCLK      ; 0.500        ; -5.357     ; 0.101      ;
; -4.976 ; w_addr_ns[1]   ; w_addr[1]        ; WR_EN        ; SYSCLK      ; 0.500        ; -5.357     ; 0.101      ;
; -4.905 ; FIFO_OUT_NS[3] ; FIFO_OUT[3]~reg0 ; WR_EN        ; SYSCLK      ; 1.000        ; -5.786     ; 0.101      ;
; -4.899 ; FIFO_OUT_NS[6] ; FIFO_OUT[6]~reg0 ; WR_EN        ; SYSCLK      ; 1.000        ; -5.780     ; 0.101      ;
; -4.896 ; FIFO_OUT_NS[5] ; FIFO_OUT[5]~reg0 ; WR_EN        ; SYSCLK      ; 1.000        ; -5.777     ; 0.101      ;
; -4.896 ; FIFO_OUT_NS[4] ; FIFO_OUT[4]~reg0 ; WR_EN        ; SYSCLK      ; 1.000        ; -5.777     ; 0.101      ;
; -4.896 ; FIFO_OUT_NS[1] ; FIFO_OUT[1]~reg0 ; WR_EN        ; SYSCLK      ; 1.000        ; -5.777     ; 0.101      ;
; -4.880 ; FIFO_OUT_NS[7] ; FIFO_OUT[7]~reg0 ; WR_EN        ; SYSCLK      ; 1.000        ; -5.761     ; 0.101      ;
; -4.798 ; w_addr_ns[2]   ; w_addr[2]        ; WR_EN        ; SYSCLK      ; 0.500        ; -5.179     ; 0.101      ;
; -4.628 ; FIFO_OUT_NS[2] ; FIFO_OUT[2]~reg0 ; WR_EN        ; SYSCLK      ; 1.000        ; -5.509     ; 0.101      ;
; -4.515 ; r_addr_ns[2]   ; r_addr[2]        ; WR_EN        ; SYSCLK      ; 1.000        ; -5.396     ; 0.101      ;
; -4.515 ; r_addr_ns[1]   ; r_addr[1]        ; WR_EN        ; SYSCLK      ; 1.000        ; -5.396     ; 0.101      ;
; -4.457 ; r_addr_ns[0]   ; r_addr[0]        ; WR_EN        ; SYSCLK      ; 1.000        ; -5.338     ; 0.101      ;
; -3.030 ; w_addr_ns[0]   ; w_addr[0]        ; RD_EN        ; SYSCLK      ; 1.000        ; -3.911     ; 0.101      ;
; -3.030 ; w_addr_ns[1]   ; w_addr[1]        ; RD_EN        ; SYSCLK      ; 1.000        ; -3.911     ; 0.101      ;
; -2.852 ; w_addr_ns[2]   ; w_addr[2]        ; RD_EN        ; SYSCLK      ; 1.000        ; -3.733     ; 0.101      ;
+--------+----------------+------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'RD_EN'                                                                     ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; -4.148 ; w_addr[1] ; w_addr_ns[1] ; SYSCLK       ; RD_EN       ; 1.000        ; 3.552      ; 6.804      ;
; -4.046 ; w_addr[2] ; w_addr_ns[1] ; SYSCLK       ; RD_EN       ; 1.000        ; 3.557      ; 6.707      ;
; -3.985 ; w_addr[0] ; w_addr_ns[1] ; SYSCLK       ; RD_EN       ; 1.000        ; 3.552      ; 6.641      ;
; -3.983 ; w_addr[1] ; w_addr_ns[2] ; SYSCLK       ; RD_EN       ; 1.000        ; 3.376      ; 6.881      ;
; -3.881 ; w_addr[2] ; w_addr_ns[2] ; SYSCLK       ; RD_EN       ; 1.000        ; 3.381      ; 6.784      ;
; -3.820 ; w_addr[0] ; w_addr_ns[2] ; SYSCLK       ; RD_EN       ; 1.000        ; 3.376      ; 6.718      ;
; -3.497 ; w_addr[1] ; w_addr_ns[0] ; SYSCLK       ; RD_EN       ; 1.000        ; 3.553      ; 6.789      ;
; -3.395 ; w_addr[2] ; w_addr_ns[0] ; SYSCLK       ; RD_EN       ; 1.000        ; 3.558      ; 6.692      ;
; -3.334 ; w_addr[0] ; w_addr_ns[0] ; SYSCLK       ; RD_EN       ; 1.000        ; 3.553      ; 6.626      ;
; -0.550 ; r_addr[2] ; w_addr_ns[1] ; SYSCLK       ; RD_EN       ; 1.000        ; 3.528      ; 3.182      ;
; -0.526 ; r_addr[0] ; w_addr_ns[1] ; SYSCLK       ; RD_EN       ; 1.000        ; 3.484      ; 3.114      ;
; -0.480 ; r_addr[1] ; w_addr_ns[1] ; SYSCLK       ; RD_EN       ; 1.000        ; 3.528      ; 3.112      ;
; -0.417 ; r_addr[2] ; w_addr_ns[2] ; SYSCLK       ; RD_EN       ; 1.000        ; 3.352      ; 3.291      ;
; -0.399 ; r_addr[0] ; w_addr_ns[2] ; SYSCLK       ; RD_EN       ; 1.000        ; 3.308      ; 3.229      ;
; -0.345 ; r_addr[1] ; w_addr_ns[2] ; SYSCLK       ; RD_EN       ; 1.000        ; 3.352      ; 3.219      ;
; -0.313 ; WR_EN     ; w_addr_ns[1] ; WR_EN        ; RD_EN       ; 0.500        ; 6.322      ; 5.239      ;
; -0.107 ; WR_EN     ; w_addr_ns[2] ; WR_EN        ; RD_EN       ; 0.500        ; 6.146      ; 5.275      ;
; 0.069  ; r_addr[2] ; w_addr_ns[0] ; SYSCLK       ; RD_EN       ; 1.000        ; 3.529      ; 3.199      ;
; 0.087  ; r_addr[0] ; w_addr_ns[0] ; SYSCLK       ; RD_EN       ; 1.000        ; 3.485      ; 3.137      ;
; 0.141  ; r_addr[1] ; w_addr_ns[0] ; SYSCLK       ; RD_EN       ; 1.000        ; 3.529      ; 3.127      ;
; 0.293  ; WR_EN     ; w_addr_ns[1] ; WR_EN        ; RD_EN       ; 1.000        ; 6.322      ; 5.133      ;
; 0.383  ; WR_EN     ; w_addr_ns[0] ; WR_EN        ; RD_EN       ; 0.500        ; 6.323      ; 5.179      ;
; 0.420  ; WR_EN     ; w_addr_ns[2] ; WR_EN        ; RD_EN       ; 1.000        ; 6.146      ; 5.248      ;
; 0.906  ; WR_EN     ; w_addr_ns[0] ; WR_EN        ; RD_EN       ; 1.000        ; 6.323      ; 5.156      ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'WR_EN'                                                                       ;
+--------+-----------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------+--------------+-------------+--------------+------------+------------+
; -3.365 ; mem~3     ; FIFO_OUT_NS[3] ; WR_EN        ; WR_EN       ; 0.500        ; -0.482     ; 2.359      ;
; -3.363 ; w_addr[1] ; w_addr_ns[1]   ; SYSCLK       ; WR_EN       ; 0.500        ; 4.837      ; 6.804      ;
; -3.262 ; mem~0     ; FIFO_OUT_NS[0] ; WR_EN        ; WR_EN       ; 0.500        ; -0.369     ; 2.251      ;
; -3.261 ; w_addr[2] ; w_addr_ns[1]   ; SYSCLK       ; WR_EN       ; 0.500        ; 4.842      ; 6.707      ;
; -3.249 ; mem~4     ; FIFO_OUT_NS[4] ; WR_EN        ; WR_EN       ; 0.500        ; -0.492     ; 2.236      ;
; -3.211 ; mem~7     ; FIFO_OUT_NS[7] ; WR_EN        ; WR_EN       ; 0.500        ; -0.509     ; 2.182      ;
; -3.200 ; w_addr[0] ; w_addr_ns[1]   ; SYSCLK       ; WR_EN       ; 0.500        ; 4.837      ; 6.641      ;
; -3.198 ; w_addr[1] ; w_addr_ns[2]   ; SYSCLK       ; WR_EN       ; 0.500        ; 4.661      ; 6.881      ;
; -3.186 ; mem~22    ; FIFO_OUT_NS[6] ; WR_EN        ; WR_EN       ; 0.500        ; -0.296     ; 2.371      ;
; -3.096 ; w_addr[2] ; w_addr_ns[2]   ; SYSCLK       ; WR_EN       ; 0.500        ; 4.666      ; 6.784      ;
; -3.085 ; mem~2     ; FIFO_OUT_NS[2] ; WR_EN        ; WR_EN       ; 0.500        ; -0.193     ; 2.250      ;
; -3.062 ; mem~6     ; FIFO_OUT_NS[6] ; WR_EN        ; WR_EN       ; 0.500        ; -0.310     ; 2.233      ;
; -3.035 ; w_addr[0] ; w_addr_ns[2]   ; SYSCLK       ; WR_EN       ; 0.500        ; 4.661      ; 6.718      ;
; -3.025 ; mem~18    ; FIFO_OUT_NS[2] ; WR_EN        ; WR_EN       ; 0.500        ; -0.168     ; 2.215      ;
; -3.012 ; mem~16    ; FIFO_OUT_NS[0] ; WR_EN        ; WR_EN       ; 0.500        ; -0.001     ; 2.369      ;
; -2.965 ; mem~1     ; FIFO_OUT_NS[1] ; WR_EN        ; WR_EN       ; 0.500        ; -0.494     ; 1.948      ;
; -2.962 ; mem~5     ; FIFO_OUT_NS[5] ; WR_EN        ; WR_EN       ; 0.500        ; -0.324     ; 2.114      ;
; -2.922 ; mem~20    ; FIFO_OUT_NS[4] ; WR_EN        ; WR_EN       ; 0.500        ; -0.128     ; 2.273      ;
; -2.903 ; mem~30    ; FIFO_OUT_NS[6] ; WR_EN        ; WR_EN       ; 0.500        ; 0.187      ; 2.571      ;
; -2.899 ; mem~19    ; FIFO_OUT_NS[3] ; WR_EN        ; WR_EN       ; 0.500        ; -0.129     ; 2.246      ;
; -2.846 ; mem~27    ; FIFO_OUT_NS[3] ; WR_EN        ; WR_EN       ; 0.500        ; 0.354      ; 2.676      ;
; -2.834 ; mem~12    ; FIFO_OUT_NS[4] ; WR_EN        ; WR_EN       ; 0.500        ; 0.108      ; 2.421      ;
; -2.824 ; mem~26    ; FIFO_OUT_NS[2] ; WR_EN        ; WR_EN       ; 0.500        ; 0.472      ; 2.654      ;
; -2.818 ; mem~10    ; FIFO_OUT_NS[2] ; WR_EN        ; WR_EN       ; 0.500        ; 0.210      ; 2.386      ;
; -2.760 ; mem~23    ; FIFO_OUT_NS[7] ; WR_EN        ; WR_EN       ; 0.500        ; -0.153     ; 2.087      ;
; -2.748 ; mem~11    ; FIFO_OUT_NS[3] ; WR_EN        ; WR_EN       ; 0.500        ; 0.274      ; 2.498      ;
; -2.725 ; mem~24    ; FIFO_OUT_NS[0] ; WR_EN        ; WR_EN       ; 0.500        ; 0.484      ; 2.567      ;
; -2.723 ; mem~21    ; FIFO_OUT_NS[5] ; WR_EN        ; WR_EN       ; 0.500        ; -0.118     ; 2.081      ;
; -2.712 ; w_addr[1] ; w_addr_ns[0]   ; SYSCLK       ; WR_EN       ; 0.500        ; 4.838      ; 6.789      ;
; -2.693 ; mem~9     ; FIFO_OUT_NS[1] ; WR_EN        ; WR_EN       ; 0.500        ; 0.278      ; 2.448      ;
; -2.632 ; mem~17    ; FIFO_OUT_NS[1] ; WR_EN        ; WR_EN       ; 0.500        ; -0.129     ; 1.980      ;
; -2.620 ; mem~31    ; FIFO_OUT_NS[7] ; WR_EN        ; WR_EN       ; 0.500        ; 0.169      ; 2.269      ;
; -2.614 ; mem~8     ; FIFO_OUT_NS[0] ; WR_EN        ; WR_EN       ; 0.500        ; 0.415      ; 2.387      ;
; -2.610 ; w_addr[2] ; w_addr_ns[0]   ; SYSCLK       ; WR_EN       ; 0.500        ; 4.843      ; 6.692      ;
; -2.609 ; mem~13    ; FIFO_OUT_NS[5] ; WR_EN        ; WR_EN       ; 0.500        ; 0.108      ; 2.193      ;
; -2.589 ; mem~15    ; FIFO_OUT_NS[7] ; WR_EN        ; WR_EN       ; 0.500        ; 0.250      ; 2.319      ;
; -2.549 ; w_addr[0] ; w_addr_ns[0]   ; SYSCLK       ; WR_EN       ; 0.500        ; 4.838      ; 6.626      ;
; -2.548 ; mem~14    ; FIFO_OUT_NS[6] ; WR_EN        ; WR_EN       ; 0.500        ; 0.082      ; 2.111      ;
; -2.532 ; mem~28    ; FIFO_OUT_NS[4] ; WR_EN        ; WR_EN       ; 0.500        ; 0.344      ; 2.355      ;
; -2.473 ; mem~36    ; FIFO_OUT_NS[4] ; WR_EN        ; WR_EN       ; 0.500        ; 0.194      ; 2.146      ;
; -2.463 ; mem~29    ; FIFO_OUT_NS[5] ; WR_EN        ; WR_EN       ; 0.500        ; 0.344      ; 2.283      ;
; -2.412 ; mem~35    ; FIFO_OUT_NS[3] ; WR_EN        ; WR_EN       ; 0.500        ; 0.215      ; 2.103      ;
; -2.324 ; mem~32    ; FIFO_OUT_NS[0] ; WR_EN        ; WR_EN       ; 0.500        ; 0.501      ; 2.183      ;
; -2.311 ; mem~34    ; FIFO_OUT_NS[2] ; WR_EN        ; WR_EN       ; 0.500        ; 0.305      ; 1.974      ;
; -2.293 ; mem~25    ; FIFO_OUT_NS[1] ; WR_EN        ; WR_EN       ; 0.500        ; 0.343      ; 2.113      ;
; -2.287 ; mem~39    ; FIFO_OUT_NS[7] ; WR_EN        ; WR_EN       ; 0.500        ; 0.348      ; 2.115      ;
; -2.275 ; mem~37    ; FIFO_OUT_NS[5] ; WR_EN        ; WR_EN       ; 0.500        ; 0.179      ; 1.930      ;
; -2.069 ; mem~38    ; FIFO_OUT_NS[6] ; WR_EN        ; WR_EN       ; 0.500        ; 0.360      ; 1.910      ;
; -2.046 ; mem~33    ; FIFO_OUT_NS[1] ; WR_EN        ; WR_EN       ; 0.500        ; 0.193      ; 1.716      ;
; -1.302 ; r_addr[0] ; r_addr_ns[0]   ; SYSCLK       ; WR_EN       ; 1.000        ; 4.872      ; 6.130      ;
; -1.188 ; r_addr[0] ; r_addr_ns[2]   ; SYSCLK       ; WR_EN       ; 1.000        ; 4.887      ; 6.035      ;
; -1.187 ; r_addr[0] ; r_addr_ns[1]   ; SYSCLK       ; WR_EN       ; 1.000        ; 4.887      ; 6.035      ;
; -1.134 ; w_addr[2] ; FIFO_OUT_NS[3] ; SYSCLK       ; WR_EN       ; 1.000        ; 4.956      ; 6.046      ;
; -1.045 ; r_addr[1] ; r_addr_ns[0]   ; SYSCLK       ; WR_EN       ; 1.000        ; 4.916      ; 5.917      ;
; -0.931 ; r_addr[1] ; r_addr_ns[2]   ; SYSCLK       ; WR_EN       ; 1.000        ; 4.931      ; 5.822      ;
; -0.930 ; r_addr[1] ; r_addr_ns[1]   ; SYSCLK       ; WR_EN       ; 1.000        ; 4.931      ; 5.822      ;
; -0.879 ; w_addr[2] ; r_addr_ns[0]   ; SYSCLK       ; WR_EN       ; 1.000        ; 4.945      ; 5.780      ;
; -0.868 ; w_addr[2] ; FIFO_OUT_NS[1] ; SYSCLK       ; WR_EN       ; 1.000        ; 4.945      ; 5.770      ;
; -0.864 ; w_addr[2] ; FIFO_OUT_NS[4] ; SYSCLK       ; WR_EN       ; 1.000        ; 4.945      ; 5.768      ;
; -0.851 ; w_addr[2] ; FIFO_OUT_NS[7] ; SYSCLK       ; WR_EN       ; 1.000        ; 4.931      ; 5.742      ;
; -0.811 ; w_addr[1] ; FIFO_OUT_NS[3] ; SYSCLK       ; WR_EN       ; 1.000        ; 4.951      ; 5.718      ;
; -0.790 ; w_addr[2] ; FIFO_OUT_NS[2] ; SYSCLK       ; WR_EN       ; 1.000        ; 5.076      ; 5.704      ;
; -0.764 ; r_addr[2] ; r_addr_ns[0]   ; SYSCLK       ; WR_EN       ; 1.000        ; 4.916      ; 5.636      ;
; -0.757 ; w_addr[2] ; FIFO_OUT_NS[0] ; SYSCLK       ; WR_EN       ; 1.000        ; 5.085      ; 5.680      ;
; -0.650 ; r_addr[2] ; r_addr_ns[2]   ; SYSCLK       ; WR_EN       ; 1.000        ; 4.931      ; 5.541      ;
; -0.649 ; r_addr[2] ; r_addr_ns[1]   ; SYSCLK       ; WR_EN       ; 1.000        ; 4.931      ; 5.541      ;
; -0.625 ; w_addr[2] ; FIFO_OUT_NS[5] ; SYSCLK       ; WR_EN       ; 1.000        ; 4.947      ; 5.528      ;
; -0.624 ; w_addr[2] ; r_addr_ns[1]   ; SYSCLK       ; WR_EN       ; 1.000        ; 4.960      ; 5.545      ;
; -0.614 ; w_addr[2] ; FIFO_OUT_NS[6] ; SYSCLK       ; WR_EN       ; 1.000        ; 4.950      ; 5.525      ;
; -0.588 ; w_addr[2] ; r_addr_ns[2]   ; SYSCLK       ; WR_EN       ; 1.000        ; 4.960      ; 5.508      ;
; -0.557 ; r_addr[2] ; FIFO_OUT_NS[3] ; SYSCLK       ; WR_EN       ; 1.000        ; 4.927      ; 5.440      ;
; -0.556 ; w_addr[1] ; r_addr_ns[0]   ; SYSCLK       ; WR_EN       ; 1.000        ; 4.940      ; 5.452      ;
; -0.545 ; w_addr[1] ; FIFO_OUT_NS[1] ; SYSCLK       ; WR_EN       ; 1.000        ; 4.940      ; 5.442      ;
; -0.541 ; w_addr[1] ; FIFO_OUT_NS[4] ; SYSCLK       ; WR_EN       ; 1.000        ; 4.940      ; 5.440      ;
; -0.528 ; w_addr[1] ; FIFO_OUT_NS[7] ; SYSCLK       ; WR_EN       ; 1.000        ; 4.926      ; 5.414      ;
; -0.467 ; w_addr[1] ; FIFO_OUT_NS[2] ; SYSCLK       ; WR_EN       ; 1.000        ; 5.071      ; 5.376      ;
; -0.443 ; r_addr[1] ; FIFO_OUT_NS[3] ; SYSCLK       ; WR_EN       ; 1.000        ; 4.927      ; 5.326      ;
; -0.434 ; w_addr[1] ; FIFO_OUT_NS[0] ; SYSCLK       ; WR_EN       ; 1.000        ; 5.080      ; 5.352      ;
; -0.302 ; w_addr[1] ; FIFO_OUT_NS[5] ; SYSCLK       ; WR_EN       ; 1.000        ; 4.942      ; 5.200      ;
; -0.301 ; w_addr[1] ; r_addr_ns[1]   ; SYSCLK       ; WR_EN       ; 1.000        ; 4.955      ; 5.217      ;
; -0.291 ; r_addr[2] ; FIFO_OUT_NS[1] ; SYSCLK       ; WR_EN       ; 1.000        ; 4.916      ; 5.164      ;
; -0.291 ; w_addr[1] ; FIFO_OUT_NS[6] ; SYSCLK       ; WR_EN       ; 1.000        ; 4.945      ; 5.197      ;
; -0.287 ; r_addr[2] ; FIFO_OUT_NS[4] ; SYSCLK       ; WR_EN       ; 1.000        ; 4.916      ; 5.162      ;
; -0.274 ; r_addr[2] ; FIFO_OUT_NS[7] ; SYSCLK       ; WR_EN       ; 1.000        ; 4.902      ; 5.136      ;
; -0.265 ; w_addr[1] ; r_addr_ns[2]   ; SYSCLK       ; WR_EN       ; 1.000        ; 4.955      ; 5.180      ;
; -0.213 ; r_addr[2] ; FIFO_OUT_NS[2] ; SYSCLK       ; WR_EN       ; 1.000        ; 5.047      ; 5.098      ;
; -0.180 ; r_addr[2] ; FIFO_OUT_NS[0] ; SYSCLK       ; WR_EN       ; 1.000        ; 5.056      ; 5.074      ;
; -0.177 ; r_addr[1] ; FIFO_OUT_NS[1] ; SYSCLK       ; WR_EN       ; 1.000        ; 4.916      ; 5.050      ;
; -0.173 ; r_addr[1] ; FIFO_OUT_NS[4] ; SYSCLK       ; WR_EN       ; 1.000        ; 4.916      ; 5.048      ;
; -0.160 ; r_addr[1] ; FIFO_OUT_NS[7] ; SYSCLK       ; WR_EN       ; 1.000        ; 4.902      ; 5.022      ;
; -0.099 ; r_addr[1] ; FIFO_OUT_NS[2] ; SYSCLK       ; WR_EN       ; 1.000        ; 5.047      ; 4.984      ;
; -0.066 ; r_addr[1] ; FIFO_OUT_NS[0] ; SYSCLK       ; WR_EN       ; 1.000        ; 5.056      ; 4.960      ;
; -0.065 ; w_addr[0] ; FIFO_OUT_NS[3] ; SYSCLK       ; WR_EN       ; 1.000        ; 4.951      ; 4.972      ;
; -0.048 ; r_addr[2] ; FIFO_OUT_NS[5] ; SYSCLK       ; WR_EN       ; 1.000        ; 4.918      ; 4.922      ;
; -0.042 ; r_addr[0] ; FIFO_OUT_NS[3] ; SYSCLK       ; WR_EN       ; 1.000        ; 4.883      ; 4.881      ;
; -0.037 ; r_addr[2] ; FIFO_OUT_NS[6] ; SYSCLK       ; WR_EN       ; 1.000        ; 4.921      ; 4.919      ;
; 0.066  ; r_addr[1] ; FIFO_OUT_NS[5] ; SYSCLK       ; WR_EN       ; 1.000        ; 4.918      ; 4.808      ;
; 0.077  ; r_addr[1] ; FIFO_OUT_NS[6] ; SYSCLK       ; WR_EN       ; 1.000        ; 4.921      ; 4.805      ;
; 0.079  ; r_addr[0] ; FIFO_OUT_NS[2] ; SYSCLK       ; WR_EN       ; 1.000        ; 5.003      ; 4.762      ;
; 0.158  ; r_addr[0] ; FIFO_OUT_NS[6] ; SYSCLK       ; WR_EN       ; 1.000        ; 4.877      ; 4.680      ;
+--------+-----------+----------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'WR_EN'                                                                               ;
+--------+------------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+----------------+--------------+-------------+--------------+------------+------------+
; -3.865 ; RD_EN            ; FIFO_OUT_NS[0] ; RD_EN        ; WR_EN       ; 0.000        ; 8.268      ; 4.443      ;
; -3.815 ; RD_EN            ; FIFO_OUT_NS[7] ; RD_EN        ; WR_EN       ; 0.000        ; 8.059      ; 4.284      ;
; -3.813 ; RD_EN            ; r_addr_ns[2]   ; RD_EN        ; WR_EN       ; 0.000        ; 8.089      ; 4.316      ;
; -3.812 ; RD_EN            ; r_addr_ns[1]   ; RD_EN        ; WR_EN       ; 0.000        ; 8.089      ; 4.317      ;
; -3.807 ; RD_EN            ; FIFO_OUT_NS[3] ; RD_EN        ; WR_EN       ; 0.000        ; 8.084      ; 4.317      ;
; -3.299 ; RD_EN            ; FIFO_OUT_NS[0] ; RD_EN        ; WR_EN       ; -0.500       ; 8.268      ; 4.509      ;
; -3.292 ; RD_EN            ; FIFO_OUT_NS[7] ; RD_EN        ; WR_EN       ; -0.500       ; 8.059      ; 4.307      ;
; -3.281 ; RD_EN            ; r_addr_ns[1]   ; RD_EN        ; WR_EN       ; -0.500       ; 8.089      ; 4.348      ;
; -3.281 ; RD_EN            ; r_addr_ns[2]   ; RD_EN        ; WR_EN       ; -0.500       ; 8.089      ; 4.348      ;
; -3.275 ; RD_EN            ; FIFO_OUT_NS[3] ; RD_EN        ; WR_EN       ; -0.500       ; 8.084      ; 4.349      ;
; -3.218 ; WR_EN            ; w_addr_ns[1]   ; WR_EN        ; WR_EN       ; 0.000        ; 8.027      ; 4.809      ;
; -3.206 ; RD_EN            ; FIFO_OUT_NS[2] ; RD_EN        ; WR_EN       ; 0.000        ; 8.258      ; 5.092      ;
; -3.197 ; WR_EN            ; w_addr_ns[0]   ; WR_EN        ; WR_EN       ; 0.000        ; 8.027      ; 4.830      ;
; -3.161 ; RD_EN            ; r_addr_ns[0]   ; RD_EN        ; WR_EN       ; 0.000        ; 8.073      ; 4.952      ;
; -3.151 ; RD_EN            ; FIFO_OUT_NS[6] ; RD_EN        ; WR_EN       ; 0.000        ; 8.078      ; 4.967      ;
; -3.146 ; RD_EN            ; FIFO_OUT_NS[5] ; RD_EN        ; WR_EN       ; 0.000        ; 8.075      ; 4.969      ;
; -3.120 ; RD_EN            ; FIFO_OUT_NS[4] ; RD_EN        ; WR_EN       ; 0.000        ; 8.073      ; 4.993      ;
; -3.118 ; RD_EN            ; FIFO_OUT_NS[1] ; RD_EN        ; WR_EN       ; 0.000        ; 8.073      ; 4.995      ;
; -2.885 ; WR_EN            ; w_addr_ns[2]   ; WR_EN        ; WR_EN       ; 0.000        ; 7.844      ; 4.959      ;
; -2.797 ; WR_EN            ; w_addr_ns[1]   ; WR_EN        ; WR_EN       ; -0.500       ; 8.027      ; 4.750      ;
; -2.741 ; RD_EN            ; FIFO_OUT_NS[4] ; RD_EN        ; WR_EN       ; -0.500       ; 8.073      ; 4.872      ;
; -2.739 ; RD_EN            ; FIFO_OUT_NS[1] ; RD_EN        ; WR_EN       ; -0.500       ; 8.073      ; 4.874      ;
; -2.713 ; RD_EN            ; FIFO_OUT_NS[6] ; RD_EN        ; WR_EN       ; -0.500       ; 8.078      ; 4.905      ;
; -2.711 ; RD_EN            ; FIFO_OUT_NS[2] ; RD_EN        ; WR_EN       ; -0.500       ; 8.258      ; 5.087      ;
; -2.708 ; RD_EN            ; FIFO_OUT_NS[5] ; RD_EN        ; WR_EN       ; -0.500       ; 8.075      ; 4.907      ;
; -2.701 ; RD_EN            ; r_addr_ns[0]   ; RD_EN        ; WR_EN       ; -0.500       ; 8.073      ; 4.912      ;
; -2.698 ; WR_EN            ; w_addr_ns[0]   ; WR_EN        ; WR_EN       ; -0.500       ; 8.027      ; 4.849      ;
; -2.390 ; WR_EN            ; w_addr_ns[2]   ; WR_EN        ; WR_EN       ; -0.500       ; 7.844      ; 4.974      ;
; -2.370 ; w_addr[0]        ; w_addr_ns[1]   ; SYSCLK       ; WR_EN       ; -0.500       ; 5.357      ; 2.527      ;
; -2.349 ; w_addr[0]        ; w_addr_ns[0]   ; SYSCLK       ; WR_EN       ; -0.500       ; 5.357      ; 2.548      ;
; -2.245 ; FIFO_OUT[6]~reg0 ; FIFO_OUT_NS[6] ; SYSCLK       ; WR_EN       ; 0.000        ; 5.780      ; 3.575      ;
; -2.210 ; r_addr[1]        ; w_addr_ns[1]   ; SYSCLK       ; WR_EN       ; -0.500       ; 5.334      ; 2.664      ;
; -2.193 ; r_addr[0]        ; w_addr_ns[1]   ; SYSCLK       ; WR_EN       ; -0.500       ; 5.292      ; 2.639      ;
; -2.189 ; FIFO_OUT[5]~reg0 ; FIFO_OUT_NS[5] ; SYSCLK       ; WR_EN       ; 0.000        ; 5.777      ; 3.628      ;
; -2.189 ; r_addr[1]        ; w_addr_ns[0]   ; SYSCLK       ; WR_EN       ; -0.500       ; 5.334      ; 2.685      ;
; -2.172 ; r_addr[0]        ; w_addr_ns[0]   ; SYSCLK       ; WR_EN       ; -0.500       ; 5.292      ; 2.660      ;
; -2.152 ; FIFO_OUT[1]~reg0 ; FIFO_OUT_NS[1] ; SYSCLK       ; WR_EN       ; 0.000        ; 5.777      ; 3.665      ;
; -2.131 ; FIFO_OUT[7]~reg0 ; FIFO_OUT_NS[7] ; SYSCLK       ; WR_EN       ; 0.000        ; 5.761      ; 3.670      ;
; -2.104 ; FIFO_OUT[0]~reg0 ; FIFO_OUT_NS[0] ; SYSCLK       ; WR_EN       ; 0.000        ; 5.970      ; 3.906      ;
; -2.102 ; r_addr[1]        ; r_addr_ns[1]   ; SYSCLK       ; WR_EN       ; 0.000        ; 5.396      ; 3.334      ;
; -2.101 ; r_addr[0]        ; FIFO_OUT_NS[1] ; SYSCLK       ; WR_EN       ; 0.000        ; 5.338      ; 3.277      ;
; -2.086 ; r_addr[2]        ; FIFO_OUT_NS[0] ; SYSCLK       ; WR_EN       ; 0.000        ; 5.575      ; 3.529      ;
; -2.077 ; r_addr[0]        ; r_addr_ns[1]   ; SYSCLK       ; WR_EN       ; 0.000        ; 5.354      ; 3.317      ;
; -2.042 ; r_addr[2]        ; w_addr_ns[1]   ; SYSCLK       ; WR_EN       ; -0.500       ; 5.334      ; 2.832      ;
; -2.037 ; w_addr[0]        ; w_addr_ns[2]   ; SYSCLK       ; WR_EN       ; -0.500       ; 5.174      ; 2.677      ;
; -2.009 ; r_addr[0]        ; r_addr_ns[2]   ; SYSCLK       ; WR_EN       ; 0.000        ; 5.354      ; 3.385      ;
; -2.007 ; FIFO_OUT[4]~reg0 ; FIFO_OUT_NS[4] ; SYSCLK       ; WR_EN       ; 0.000        ; 5.777      ; 3.810      ;
; -1.989 ; FIFO_OUT[2]~reg0 ; FIFO_OUT_NS[2] ; SYSCLK       ; WR_EN       ; 0.000        ; 5.509      ; 3.560      ;
; -1.986 ; w_addr[1]        ; w_addr_ns[1]   ; SYSCLK       ; WR_EN       ; -0.500       ; 5.357      ; 2.911      ;
; -1.985 ; r_addr[2]        ; w_addr_ns[0]   ; SYSCLK       ; WR_EN       ; -0.500       ; 5.334      ; 2.889      ;
; -1.960 ; w_addr[1]        ; w_addr_ns[0]   ; SYSCLK       ; WR_EN       ; -0.500       ; 5.357      ; 2.937      ;
; -1.930 ; r_addr[2]        ; r_addr_ns[2]   ; SYSCLK       ; WR_EN       ; 0.000        ; 5.396      ; 3.506      ;
; -1.924 ; FIFO_OUT[3]~reg0 ; FIFO_OUT_NS[3] ; SYSCLK       ; WR_EN       ; 0.000        ; 5.786      ; 3.902      ;
; -1.924 ; r_addr[2]        ; r_addr_ns[1]   ; SYSCLK       ; WR_EN       ; 0.000        ; 5.396      ; 3.512      ;
; -1.909 ; r_addr[0]        ; r_addr_ns[0]   ; SYSCLK       ; WR_EN       ; 0.000        ; 5.338      ; 3.469      ;
; -1.906 ; r_addr[0]        ; FIFO_OUT_NS[0] ; SYSCLK       ; WR_EN       ; 0.000        ; 5.533      ; 3.667      ;
; -1.902 ; r_addr[2]        ; FIFO_OUT_NS[7] ; SYSCLK       ; WR_EN       ; 0.000        ; 5.366      ; 3.504      ;
; -1.878 ; r_addr[1]        ; FIFO_OUT_NS[1] ; SYSCLK       ; WR_EN       ; 0.000        ; 5.380      ; 3.542      ;
; -1.877 ; r_addr[1]        ; w_addr_ns[2]   ; SYSCLK       ; WR_EN       ; -0.500       ; 5.151      ; 2.814      ;
; -1.867 ; r_addr[0]        ; FIFO_OUT_NS[4] ; SYSCLK       ; WR_EN       ; 0.000        ; 5.338      ; 3.511      ;
; -1.860 ; r_addr[0]        ; w_addr_ns[2]   ; SYSCLK       ; WR_EN       ; -0.500       ; 5.109      ; 2.789      ;
; -1.853 ; r_addr[1]        ; FIFO_OUT_NS[7] ; SYSCLK       ; WR_EN       ; 0.000        ; 5.366      ; 3.553      ;
; -1.847 ; r_addr[1]        ; FIFO_OUT_NS[3] ; SYSCLK       ; WR_EN       ; 0.000        ; 5.391      ; 3.584      ;
; -1.845 ; r_addr[2]        ; FIFO_OUT_NS[3] ; SYSCLK       ; WR_EN       ; 0.000        ; 5.391      ; 3.586      ;
; -1.825 ; r_addr[1]        ; FIFO_OUT_NS[6] ; SYSCLK       ; WR_EN       ; 0.000        ; 5.385      ; 3.600      ;
; -1.806 ; r_addr[2]        ; r_addr_ns[0]   ; SYSCLK       ; WR_EN       ; 0.000        ; 5.380      ; 3.614      ;
; -1.795 ; r_addr[1]        ; FIFO_OUT_NS[0] ; SYSCLK       ; WR_EN       ; 0.000        ; 5.575      ; 3.820      ;
; -1.760 ; r_addr[1]        ; r_addr_ns[2]   ; SYSCLK       ; WR_EN       ; 0.000        ; 5.396      ; 3.676      ;
; -1.752 ; r_addr[0]        ; FIFO_OUT_NS[2] ; SYSCLK       ; WR_EN       ; 0.000        ; 5.523      ; 3.811      ;
; -1.747 ; r_addr[0]        ; FIFO_OUT_NS[3] ; SYSCLK       ; WR_EN       ; 0.000        ; 5.349      ; 3.642      ;
; -1.732 ; r_addr[0]        ; FIFO_OUT_NS[6] ; SYSCLK       ; WR_EN       ; 0.000        ; 5.343      ; 3.651      ;
; -1.722 ; r_addr[0]        ; FIFO_OUT_NS[7] ; SYSCLK       ; WR_EN       ; 0.000        ; 5.324      ; 3.642      ;
; -1.715 ; w_addr[0]        ; FIFO_OUT_NS[0] ; SYSCLK       ; WR_EN       ; 0.000        ; 5.598      ; 3.923      ;
; -1.697 ; r_addr[0]        ; FIFO_OUT_NS[5] ; SYSCLK       ; WR_EN       ; 0.000        ; 5.340      ; 3.683      ;
; -1.695 ; r_addr[1]        ; FIFO_OUT_NS[5] ; SYSCLK       ; WR_EN       ; 0.000        ; 5.382      ; 3.727      ;
; -1.690 ; w_addr[0]        ; FIFO_OUT_NS[2] ; SYSCLK       ; WR_EN       ; 0.000        ; 5.588      ; 3.938      ;
; -1.687 ; w_addr[0]        ; r_addr_ns[1]   ; SYSCLK       ; WR_EN       ; 0.000        ; 5.419      ; 3.772      ;
; -1.685 ; w_addr[0]        ; FIFO_OUT_NS[3] ; SYSCLK       ; WR_EN       ; 0.000        ; 5.414      ; 3.769      ;
; -1.675 ; r_addr[2]        ; FIFO_OUT_NS[4] ; SYSCLK       ; WR_EN       ; 0.000        ; 5.380      ; 3.745      ;
; -1.673 ; r_addr[2]        ; w_addr_ns[2]   ; SYSCLK       ; WR_EN       ; -0.500       ; 5.151      ; 3.018      ;
; -1.671 ; r_addr[2]        ; FIFO_OUT_NS[1] ; SYSCLK       ; WR_EN       ; 0.000        ; 5.380      ; 3.749      ;
; -1.651 ; w_addr[0]        ; r_addr_ns[2]   ; SYSCLK       ; WR_EN       ; 0.000        ; 5.419      ; 3.808      ;
; -1.648 ; w_addr[1]        ; w_addr_ns[2]   ; SYSCLK       ; WR_EN       ; -0.500       ; 5.174      ; 3.066      ;
; -1.621 ; w_addr[0]        ; FIFO_OUT_NS[6] ; SYSCLK       ; WR_EN       ; 0.000        ; 5.408      ; 3.827      ;
; -1.615 ; w_addr[0]        ; FIFO_OUT_NS[5] ; SYSCLK       ; WR_EN       ; 0.000        ; 5.405      ; 3.830      ;
; -1.572 ; r_addr[1]        ; FIFO_OUT_NS[2] ; SYSCLK       ; WR_EN       ; 0.000        ; 5.565      ; 4.033      ;
; -1.570 ; r_addr[2]        ; FIFO_OUT_NS[2] ; SYSCLK       ; WR_EN       ; 0.000        ; 5.565      ; 4.035      ;
; -1.539 ; r_addr[1]        ; FIFO_OUT_NS[4] ; SYSCLK       ; WR_EN       ; 0.000        ; 5.380      ; 3.881      ;
; -1.537 ; r_addr[2]        ; FIFO_OUT_NS[6] ; SYSCLK       ; WR_EN       ; 0.000        ; 5.385      ; 3.888      ;
; -1.535 ; r_addr[2]        ; FIFO_OUT_NS[5] ; SYSCLK       ; WR_EN       ; 0.000        ; 5.382      ; 3.887      ;
; -1.525 ; w_addr[0]        ; r_addr_ns[0]   ; SYSCLK       ; WR_EN       ; 0.000        ; 5.403      ; 3.918      ;
; -1.490 ; w_addr[2]        ; w_addr_ns[1]   ; SYSCLK       ; WR_EN       ; -0.500       ; 5.362      ; 3.412      ;
; -1.479 ; w_addr[0]        ; FIFO_OUT_NS[4] ; SYSCLK       ; WR_EN       ; 0.000        ; 5.403      ; 3.964      ;
; -1.477 ; w_addr[0]        ; FIFO_OUT_NS[1] ; SYSCLK       ; WR_EN       ; 0.000        ; 5.403      ; 3.966      ;
; -1.475 ; w_addr[0]        ; FIFO_OUT_NS[7] ; SYSCLK       ; WR_EN       ; 0.000        ; 5.389      ; 3.954      ;
; -1.467 ; w_addr[2]        ; w_addr_ns[0]   ; SYSCLK       ; WR_EN       ; -0.500       ; 5.362      ; 3.435      ;
; -1.339 ; r_addr[1]        ; r_addr_ns[0]   ; SYSCLK       ; WR_EN       ; 0.000        ; 5.380      ; 4.081      ;
; -1.192 ; w_addr[2]        ; w_addr_ns[2]   ; SYSCLK       ; WR_EN       ; -0.500       ; 5.179      ; 3.527      ;
; -1.183 ; w_addr[1]        ; FIFO_OUT_NS[0] ; SYSCLK       ; WR_EN       ; 0.000        ; 5.598      ; 4.455      ;
; -1.158 ; w_addr[1]        ; FIFO_OUT_NS[2] ; SYSCLK       ; WR_EN       ; 0.000        ; 5.588      ; 4.470      ;
+--------+------------------+----------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'RD_EN'                                                                      ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; -1.871 ; WR_EN     ; w_addr_ns[1] ; WR_EN        ; RD_EN       ; 0.000        ; 6.581      ; 4.750      ;
; -1.772 ; WR_EN     ; w_addr_ns[0] ; WR_EN        ; RD_EN       ; 0.000        ; 6.581      ; 4.849      ;
; -1.464 ; WR_EN     ; w_addr_ns[2] ; WR_EN        ; RD_EN       ; 0.000        ; 6.398      ; 4.974      ;
; -1.424 ; w_addr[0] ; w_addr_ns[1] ; SYSCLK       ; RD_EN       ; 0.000        ; 3.911      ; 2.527      ;
; -1.403 ; w_addr[0] ; w_addr_ns[0] ; SYSCLK       ; RD_EN       ; 0.000        ; 3.911      ; 2.548      ;
; -1.312 ; WR_EN     ; w_addr_ns[1] ; WR_EN        ; RD_EN       ; -0.500       ; 6.581      ; 4.809      ;
; -1.291 ; WR_EN     ; w_addr_ns[0] ; WR_EN        ; RD_EN       ; -0.500       ; 6.581      ; 4.830      ;
; -1.264 ; r_addr[1] ; w_addr_ns[1] ; SYSCLK       ; RD_EN       ; 0.000        ; 3.888      ; 2.664      ;
; -1.247 ; r_addr[0] ; w_addr_ns[1] ; SYSCLK       ; RD_EN       ; 0.000        ; 3.846      ; 2.639      ;
; -1.243 ; r_addr[1] ; w_addr_ns[0] ; SYSCLK       ; RD_EN       ; 0.000        ; 3.888      ; 2.685      ;
; -1.226 ; r_addr[0] ; w_addr_ns[0] ; SYSCLK       ; RD_EN       ; 0.000        ; 3.846      ; 2.660      ;
; -1.096 ; r_addr[2] ; w_addr_ns[1] ; SYSCLK       ; RD_EN       ; 0.000        ; 3.888      ; 2.832      ;
; -1.091 ; w_addr[0] ; w_addr_ns[2] ; SYSCLK       ; RD_EN       ; 0.000        ; 3.728      ; 2.677      ;
; -1.040 ; w_addr[1] ; w_addr_ns[1] ; SYSCLK       ; RD_EN       ; 0.000        ; 3.911      ; 2.911      ;
; -1.039 ; r_addr[2] ; w_addr_ns[0] ; SYSCLK       ; RD_EN       ; 0.000        ; 3.888      ; 2.889      ;
; -1.014 ; w_addr[1] ; w_addr_ns[0] ; SYSCLK       ; RD_EN       ; 0.000        ; 3.911      ; 2.937      ;
; -0.979 ; WR_EN     ; w_addr_ns[2] ; WR_EN        ; RD_EN       ; -0.500       ; 6.398      ; 4.959      ;
; -0.931 ; r_addr[1] ; w_addr_ns[2] ; SYSCLK       ; RD_EN       ; 0.000        ; 3.705      ; 2.814      ;
; -0.914 ; r_addr[0] ; w_addr_ns[2] ; SYSCLK       ; RD_EN       ; 0.000        ; 3.663      ; 2.789      ;
; -0.727 ; r_addr[2] ; w_addr_ns[2] ; SYSCLK       ; RD_EN       ; 0.000        ; 3.705      ; 3.018      ;
; -0.702 ; w_addr[1] ; w_addr_ns[2] ; SYSCLK       ; RD_EN       ; 0.000        ; 3.728      ; 3.066      ;
; -0.544 ; w_addr[2] ; w_addr_ns[1] ; SYSCLK       ; RD_EN       ; 0.000        ; 3.916      ; 3.412      ;
; -0.521 ; w_addr[2] ; w_addr_ns[0] ; SYSCLK       ; RD_EN       ; 0.000        ; 3.916      ; 3.435      ;
; -0.246 ; w_addr[2] ; w_addr_ns[2] ; SYSCLK       ; RD_EN       ; 0.000        ; 3.733      ; 3.527      ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'SYSCLK'                                                                             ;
+-------+----------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+------------------+--------------+-------------+--------------+------------+------------+
; 3.216 ; w_addr_ns[2]   ; w_addr[2]        ; RD_EN        ; SYSCLK      ; 0.000        ; -3.381     ; 0.070      ;
; 3.387 ; w_addr_ns[1]   ; w_addr[1]        ; RD_EN        ; SYSCLK      ; 0.000        ; -3.552     ; 0.070      ;
; 3.388 ; w_addr_ns[0]   ; w_addr[0]        ; RD_EN        ; SYSCLK      ; 0.000        ; -3.553     ; 0.070      ;
; 4.707 ; r_addr_ns[0]   ; r_addr[0]        ; WR_EN        ; SYSCLK      ; 0.000        ; -4.872     ; 0.070      ;
; 4.766 ; r_addr_ns[2]   ; r_addr[2]        ; WR_EN        ; SYSCLK      ; 0.000        ; -4.931     ; 0.070      ;
; 4.766 ; r_addr_ns[1]   ; r_addr[1]        ; WR_EN        ; SYSCLK      ; 0.000        ; -4.931     ; 0.070      ;
; 4.823 ; FIFO_OUT_NS[2] ; FIFO_OUT[2]~reg0 ; WR_EN        ; SYSCLK      ; 0.000        ; -4.988     ; 0.070      ;
; 5.001 ; w_addr_ns[2]   ; w_addr[2]        ; WR_EN        ; SYSCLK      ; -0.500       ; -4.666     ; 0.070      ;
; 5.148 ; FIFO_OUT_NS[7] ; FIFO_OUT[7]~reg0 ; WR_EN        ; SYSCLK      ; 0.000        ; -5.313     ; 0.070      ;
; 5.164 ; FIFO_OUT_NS[5] ; FIFO_OUT[5]~reg0 ; WR_EN        ; SYSCLK      ; 0.000        ; -5.329     ; 0.070      ;
; 5.164 ; FIFO_OUT_NS[4] ; FIFO_OUT[4]~reg0 ; WR_EN        ; SYSCLK      ; 0.000        ; -5.329     ; 0.070      ;
; 5.164 ; FIFO_OUT_NS[1] ; FIFO_OUT[1]~reg0 ; WR_EN        ; SYSCLK      ; 0.000        ; -5.329     ; 0.070      ;
; 5.167 ; FIFO_OUT_NS[6] ; FIFO_OUT[6]~reg0 ; WR_EN        ; SYSCLK      ; 0.000        ; -5.332     ; 0.070      ;
; 5.172 ; w_addr_ns[1]   ; w_addr[1]        ; WR_EN        ; SYSCLK      ; -0.500       ; -4.837     ; 0.070      ;
; 5.173 ; FIFO_OUT_NS[3] ; FIFO_OUT[3]~reg0 ; WR_EN        ; SYSCLK      ; 0.000        ; -5.338     ; 0.070      ;
; 5.173 ; w_addr_ns[0]   ; w_addr[0]        ; WR_EN        ; SYSCLK      ; -0.500       ; -4.838     ; 0.070      ;
; 5.302 ; FIFO_OUT_NS[0] ; FIFO_OUT[0]~reg0 ; WR_EN        ; SYSCLK      ; 0.000        ; -5.467     ; 0.070      ;
+-------+----------------+------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'SYSCLK'                                                             ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; SYSCLK ; Rise       ; SYSCLK                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SYSCLK ; Rise       ; FIFO_OUT[0]~reg0             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SYSCLK ; Rise       ; FIFO_OUT[1]~reg0             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SYSCLK ; Rise       ; FIFO_OUT[2]~reg0             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SYSCLK ; Rise       ; FIFO_OUT[3]~reg0             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SYSCLK ; Rise       ; FIFO_OUT[4]~reg0             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SYSCLK ; Rise       ; FIFO_OUT[5]~reg0             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SYSCLK ; Rise       ; FIFO_OUT[6]~reg0             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SYSCLK ; Rise       ; FIFO_OUT[7]~reg0             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SYSCLK ; Rise       ; r_addr[0]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SYSCLK ; Rise       ; r_addr[1]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SYSCLK ; Rise       ; r_addr[2]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SYSCLK ; Rise       ; w_addr[0]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SYSCLK ; Rise       ; w_addr[1]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SYSCLK ; Rise       ; w_addr[2]                    ;
; 0.148  ; 0.332        ; 0.184          ; Low Pulse Width  ; SYSCLK ; Rise       ; r_addr[1]                    ;
; 0.148  ; 0.332        ; 0.184          ; Low Pulse Width  ; SYSCLK ; Rise       ; r_addr[2]                    ;
; 0.151  ; 0.335        ; 0.184          ; Low Pulse Width  ; SYSCLK ; Rise       ; w_addr[0]                    ;
; 0.151  ; 0.335        ; 0.184          ; Low Pulse Width  ; SYSCLK ; Rise       ; w_addr[1]                    ;
; 0.157  ; 0.341        ; 0.184          ; Low Pulse Width  ; SYSCLK ; Rise       ; w_addr[2]                    ;
; 0.163  ; 0.347        ; 0.184          ; Low Pulse Width  ; SYSCLK ; Rise       ; r_addr[0]                    ;
; 0.232  ; 0.448        ; 0.216          ; High Pulse Width ; SYSCLK ; Rise       ; FIFO_OUT[2]~reg0             ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; SYSCLK ; Rise       ; FIFO_OUT[0]~reg0             ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; SYSCLK ; Rise       ; FIFO_OUT[3]~reg0             ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; SYSCLK ; Rise       ; FIFO_OUT[7]~reg0             ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; SYSCLK ; Rise       ; FIFO_OUT[1]~reg0             ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; SYSCLK ; Rise       ; FIFO_OUT[4]~reg0             ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; SYSCLK ; Rise       ; FIFO_OUT[5]~reg0             ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; SYSCLK ; Rise       ; FIFO_OUT[6]~reg0             ;
; 0.278  ; 0.278        ; 0.000          ; Low Pulse Width  ; SYSCLK ; Rise       ; r_addr[1]|clk                ;
; 0.278  ; 0.278        ; 0.000          ; Low Pulse Width  ; SYSCLK ; Rise       ; r_addr[2]|clk                ;
; 0.281  ; 0.281        ; 0.000          ; Low Pulse Width  ; SYSCLK ; Rise       ; w_addr[0]|clk                ;
; 0.281  ; 0.281        ; 0.000          ; Low Pulse Width  ; SYSCLK ; Rise       ; w_addr[1]|clk                ;
; 0.287  ; 0.287        ; 0.000          ; Low Pulse Width  ; SYSCLK ; Rise       ; w_addr[2]|clk                ;
; 0.293  ; 0.293        ; 0.000          ; Low Pulse Width  ; SYSCLK ; Rise       ; r_addr[0]|clk                ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; SYSCLK ; Rise       ; FIFO_OUT[1]~reg0             ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; SYSCLK ; Rise       ; FIFO_OUT[4]~reg0             ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; SYSCLK ; Rise       ; FIFO_OUT[5]~reg0             ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; SYSCLK ; Rise       ; FIFO_OUT[6]~reg0             ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; SYSCLK ; Rise       ; FIFO_OUT[0]~reg0             ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; SYSCLK ; Rise       ; FIFO_OUT[3]~reg0             ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; SYSCLK ; Rise       ; FIFO_OUT[7]~reg0             ;
; 0.364  ; 0.548        ; 0.184          ; Low Pulse Width  ; SYSCLK ; Rise       ; FIFO_OUT[2]~reg0             ;
; 0.433  ; 0.649        ; 0.216          ; High Pulse Width ; SYSCLK ; Rise       ; r_addr[0]                    ;
; 0.438  ; 0.654        ; 0.216          ; High Pulse Width ; SYSCLK ; Rise       ; w_addr[2]                    ;
; 0.444  ; 0.660        ; 0.216          ; High Pulse Width ; SYSCLK ; Rise       ; w_addr[0]                    ;
; 0.444  ; 0.660        ; 0.216          ; High Pulse Width ; SYSCLK ; Rise       ; w_addr[1]                    ;
; 0.447  ; 0.663        ; 0.216          ; High Pulse Width ; SYSCLK ; Rise       ; r_addr[1]                    ;
; 0.447  ; 0.663        ; 0.216          ; High Pulse Width ; SYSCLK ; Rise       ; r_addr[2]                    ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; SYSCLK ; Rise       ; FIFO_OUT[1]~reg0|clk         ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; SYSCLK ; Rise       ; FIFO_OUT[4]~reg0|clk         ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; SYSCLK ; Rise       ; FIFO_OUT[5]~reg0|clk         ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; SYSCLK ; Rise       ; FIFO_OUT[6]~reg0|clk         ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; SYSCLK ; Rise       ; FIFO_OUT[0]~reg0|clk         ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; SYSCLK ; Rise       ; FIFO_OUT[3]~reg0|clk         ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; SYSCLK ; Rise       ; FIFO_OUT[7]~reg0|clk         ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; SYSCLK ; Rise       ; SYSCLK~input|o               ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; SYSCLK ; Rise       ; SYSCLK~inputclkctrl|inclk[0] ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; SYSCLK ; Rise       ; SYSCLK~inputclkctrl|outclk   ;
; 0.497  ; 0.497        ; 0.000          ; Low Pulse Width  ; SYSCLK ; Rise       ; FIFO_OUT[2]~reg0|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYSCLK ; Rise       ; SYSCLK~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYSCLK ; Rise       ; SYSCLK~input|i               ;
; 0.502  ; 0.502        ; 0.000          ; High Pulse Width ; SYSCLK ; Rise       ; FIFO_OUT[2]~reg0|clk         ;
; 0.521  ; 0.521        ; 0.000          ; High Pulse Width ; SYSCLK ; Rise       ; SYSCLK~inputclkctrl|inclk[0] ;
; 0.521  ; 0.521        ; 0.000          ; High Pulse Width ; SYSCLK ; Rise       ; SYSCLK~inputclkctrl|outclk   ;
; 0.525  ; 0.525        ; 0.000          ; High Pulse Width ; SYSCLK ; Rise       ; SYSCLK~input|o               ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; SYSCLK ; Rise       ; FIFO_OUT[0]~reg0|clk         ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; SYSCLK ; Rise       ; FIFO_OUT[3]~reg0|clk         ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; SYSCLK ; Rise       ; FIFO_OUT[7]~reg0|clk         ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; SYSCLK ; Rise       ; FIFO_OUT[1]~reg0|clk         ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; SYSCLK ; Rise       ; FIFO_OUT[4]~reg0|clk         ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; SYSCLK ; Rise       ; FIFO_OUT[5]~reg0|clk         ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; SYSCLK ; Rise       ; FIFO_OUT[6]~reg0|clk         ;
; 0.700  ; 0.700        ; 0.000          ; High Pulse Width ; SYSCLK ; Rise       ; r_addr[0]|clk                ;
; 0.705  ; 0.705        ; 0.000          ; High Pulse Width ; SYSCLK ; Rise       ; w_addr[2]|clk                ;
; 0.711  ; 0.711        ; 0.000          ; High Pulse Width ; SYSCLK ; Rise       ; w_addr[0]|clk                ;
; 0.711  ; 0.711        ; 0.000          ; High Pulse Width ; SYSCLK ; Rise       ; w_addr[1]|clk                ;
; 0.714  ; 0.714        ; 0.000          ; High Pulse Width ; SYSCLK ; Rise       ; r_addr[1]|clk                ;
; 0.714  ; 0.714        ; 0.000          ; High Pulse Width ; SYSCLK ; Rise       ; r_addr[2]|clk                ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'RD_EN'                                                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; RD_EN ; Rise       ; RD_EN                          ;
; 0.292  ; 0.292        ; 0.000          ; Low Pulse Width  ; RD_EN ; Rise       ; w_addr_ns[2]                   ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; RD_EN ; Rise       ; w_addr_ns[0]                   ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; RD_EN ; Rise       ; w_addr_ns[1]                   ;
; 0.338  ; 0.338        ; 0.000          ; High Pulse Width ; RD_EN ; Fall       ; w_addr_ns[2]|datad             ;
; 0.348  ; 0.348        ; 0.000          ; High Pulse Width ; RD_EN ; Fall       ; w_addr_ns[0]|datac             ;
; 0.348  ; 0.348        ; 0.000          ; High Pulse Width ; RD_EN ; Fall       ; w_addr_ns[1]|datac             ;
; 0.359  ; 0.359        ; 0.000          ; High Pulse Width ; RD_EN ; Fall       ; w_addr_ns[0]~1clkctrl|inclk[0] ;
; 0.359  ; 0.359        ; 0.000          ; High Pulse Width ; RD_EN ; Fall       ; w_addr_ns[0]~1clkctrl|outclk   ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; RD_EN ; Rise       ; w_addr_ns[0]~1|datab           ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; RD_EN ; Rise       ; RD_EN~input|o                  ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; RD_EN ; Fall       ; w_addr_ns[0]~1|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RD_EN ; Rise       ; RD_EN~input|i                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RD_EN ; Rise       ; RD_EN~input|i                  ;
; 0.510  ; 0.510        ; 0.000          ; High Pulse Width ; RD_EN ; Fall       ; w_addr_ns[0]~1|combout         ;
; 0.525  ; 0.525        ; 0.000          ; High Pulse Width ; RD_EN ; Rise       ; RD_EN~input|o                  ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; RD_EN ; Rise       ; w_addr_ns[0]~1|datab           ;
; 0.640  ; 0.640        ; 0.000          ; Low Pulse Width  ; RD_EN ; Fall       ; w_addr_ns[0]~1clkctrl|inclk[0] ;
; 0.640  ; 0.640        ; 0.000          ; Low Pulse Width  ; RD_EN ; Fall       ; w_addr_ns[0]~1clkctrl|outclk   ;
; 0.650  ; 0.650        ; 0.000          ; Low Pulse Width  ; RD_EN ; Fall       ; w_addr_ns[0]|datac             ;
; 0.651  ; 0.651        ; 0.000          ; Low Pulse Width  ; RD_EN ; Fall       ; w_addr_ns[1]|datac             ;
; 0.660  ; 0.660        ; 0.000          ; Low Pulse Width  ; RD_EN ; Fall       ; w_addr_ns[2]|datad             ;
; 0.666  ; 0.666        ; 0.000          ; High Pulse Width ; RD_EN ; Rise       ; w_addr_ns[0]                   ;
; 0.667  ; 0.667        ; 0.000          ; High Pulse Width ; RD_EN ; Rise       ; w_addr_ns[1]                   ;
; 0.705  ; 0.705        ; 0.000          ; High Pulse Width ; RD_EN ; Rise       ; w_addr_ns[2]                   ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'WR_EN'                                                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; WR_EN ; Rise       ; WR_EN                          ;
; 0.224  ; 0.224        ; 0.000          ; High Pulse Width ; WR_EN ; Rise       ; FIFO_OUT_NS[2]                 ;
; 0.225  ; 0.225        ; 0.000          ; High Pulse Width ; WR_EN ; Rise       ; FIFO_OUT_NS[0]                 ;
; 0.231  ; 0.231        ; 0.000          ; High Pulse Width ; WR_EN ; Rise       ; FIFO_OUT_NS[7]                 ;
; 0.234  ; 0.234        ; 0.000          ; High Pulse Width ; WR_EN ; Rise       ; FIFO_OUT_NS[4]                 ;
; 0.234  ; 0.234        ; 0.000          ; High Pulse Width ; WR_EN ; Rise       ; r_addr_ns[0]                   ;
; 0.235  ; 0.235        ; 0.000          ; High Pulse Width ; WR_EN ; Rise       ; FIFO_OUT_NS[1]                 ;
; 0.235  ; 0.235        ; 0.000          ; Low Pulse Width  ; WR_EN ; Fall       ; mem~21                         ;
; 0.236  ; 0.236        ; 0.000          ; High Pulse Width ; WR_EN ; Rise       ; FIFO_OUT_NS[3]                 ;
; 0.236  ; 0.236        ; 0.000          ; High Pulse Width ; WR_EN ; Rise       ; FIFO_OUT_NS[5]                 ;
; 0.236  ; 0.236        ; 0.000          ; High Pulse Width ; WR_EN ; Rise       ; FIFO_OUT_NS[6]                 ;
; 0.236  ; 0.236        ; 0.000          ; High Pulse Width ; WR_EN ; Rise       ; r_addr_ns[1]                   ;
; 0.236  ; 0.236        ; 0.000          ; High Pulse Width ; WR_EN ; Rise       ; r_addr_ns[2]                   ;
; 0.237  ; 0.237        ; 0.000          ; Low Pulse Width  ; WR_EN ; Fall       ; mem~17                         ;
; 0.237  ; 0.237        ; 0.000          ; Low Pulse Width  ; WR_EN ; Fall       ; mem~20                         ;
; 0.238  ; 0.238        ; 0.000          ; Low Pulse Width  ; WR_EN ; Fall       ; mem~16                         ;
; 0.238  ; 0.238        ; 0.000          ; Low Pulse Width  ; WR_EN ; Fall       ; mem~23                         ;
; 0.239  ; 0.239        ; 0.000          ; Low Pulse Width  ; WR_EN ; Fall       ; mem~19                         ;
; 0.244  ; 0.244        ; 0.000          ; High Pulse Width ; WR_EN ; Rise       ; FIFO_OUT_NS[2]|dataa           ;
; 0.244  ; 0.244        ; 0.000          ; High Pulse Width ; WR_EN ; Rise       ; FIFO_OUT_NS[7]|datac           ;
; 0.245  ; 0.245        ; 0.000          ; High Pulse Width ; WR_EN ; Rise       ; FIFO_OUT_NS[0]|dataa           ;
; 0.247  ; 0.247        ; 0.000          ; High Pulse Width ; WR_EN ; Rise       ; FIFO_OUT_NS[4]|datac           ;
; 0.247  ; 0.247        ; 0.000          ; High Pulse Width ; WR_EN ; Rise       ; r_addr_ns[0]|datac             ;
; 0.248  ; 0.248        ; 0.000          ; High Pulse Width ; WR_EN ; Rise       ; FIFO_OUT_NS[1]|datac           ;
; 0.249  ; 0.249        ; 0.000          ; High Pulse Width ; WR_EN ; Rise       ; FIFO_OUT_NS[3]|datac           ;
; 0.249  ; 0.249        ; 0.000          ; High Pulse Width ; WR_EN ; Rise       ; FIFO_OUT_NS[5]|datac           ;
; 0.249  ; 0.249        ; 0.000          ; High Pulse Width ; WR_EN ; Rise       ; FIFO_OUT_NS[6]|datac           ;
; 0.249  ; 0.249        ; 0.000          ; High Pulse Width ; WR_EN ; Rise       ; r_addr_ns[1]|datac             ;
; 0.249  ; 0.249        ; 0.000          ; High Pulse Width ; WR_EN ; Rise       ; r_addr_ns[2]|datac             ;
; 0.250  ; 0.250        ; 0.000          ; Low Pulse Width  ; WR_EN ; Fall       ; mem~32                         ;
; 0.250  ; 0.250        ; 0.000          ; Low Pulse Width  ; WR_EN ; Fall       ; mem~39                         ;
; 0.253  ; 0.253        ; 0.000          ; Low Pulse Width  ; WR_EN ; Fall       ; mem~38                         ;
; 0.257  ; 0.257        ; 0.000          ; High Pulse Width ; WR_EN ; Rise       ; always2~0clkctrl|inclk[0]      ;
; 0.257  ; 0.257        ; 0.000          ; High Pulse Width ; WR_EN ; Rise       ; always2~0clkctrl|outclk        ;
; 0.262  ; 0.262        ; 0.000          ; Low Pulse Width  ; WR_EN ; Fall       ; w_addr_ns[2]                   ;
; 0.270  ; 0.270        ; 0.000          ; Low Pulse Width  ; WR_EN ; Fall       ; mem~18                         ;
; 0.270  ; 0.270        ; 0.000          ; Low Pulse Width  ; WR_EN ; Fall       ; mem~22                         ;
; 0.280  ; 0.280        ; 0.000          ; High Pulse Width ; WR_EN ; Rise       ; mem~21|datad                   ;
; 0.281  ; 0.281        ; 0.000          ; Low Pulse Width  ; WR_EN ; Fall       ; mem~35                         ;
; 0.282  ; 0.282        ; 0.000          ; High Pulse Width ; WR_EN ; Rise       ; mem~17|datad                   ;
; 0.282  ; 0.282        ; 0.000          ; High Pulse Width ; WR_EN ; Rise       ; mem~20|datad                   ;
; 0.282  ; 0.282        ; 0.000          ; Low Pulse Width  ; WR_EN ; Fall       ; mem~33                         ;
; 0.283  ; 0.283        ; 0.000          ; High Pulse Width ; WR_EN ; Rise       ; mem~16|datad                   ;
; 0.283  ; 0.283        ; 0.000          ; High Pulse Width ; WR_EN ; Rise       ; mem~23|datad                   ;
; 0.283  ; 0.283        ; 0.000          ; Low Pulse Width  ; WR_EN ; Fall       ; mem~36                         ;
; 0.284  ; 0.284        ; 0.000          ; High Pulse Width ; WR_EN ; Rise       ; mem~19|datad                   ;
; 0.287  ; 0.287        ; 0.000          ; Low Pulse Width  ; WR_EN ; Fall       ; mem~34                         ;
; 0.287  ; 0.287        ; 0.000          ; Low Pulse Width  ; WR_EN ; Fall       ; mem~37                         ;
; 0.290  ; 0.290        ; 0.000          ; High Pulse Width ; WR_EN ; Rise       ; mem~18|datac                   ;
; 0.290  ; 0.290        ; 0.000          ; High Pulse Width ; WR_EN ; Rise       ; mem~22|datac                   ;
; 0.295  ; 0.295        ; 0.000          ; High Pulse Width ; WR_EN ; Rise       ; mem~32|datad                   ;
; 0.295  ; 0.295        ; 0.000          ; High Pulse Width ; WR_EN ; Rise       ; mem~39|datad                   ;
; 0.298  ; 0.298        ; 0.000          ; High Pulse Width ; WR_EN ; Rise       ; mem~38|datad                   ;
; 0.300  ; 0.300        ; 0.000          ; Low Pulse Width  ; WR_EN ; Fall       ; w_addr_ns[1]                   ;
; 0.301  ; 0.301        ; 0.000          ; High Pulse Width ; WR_EN ; Rise       ; mem~35|datac                   ;
; 0.301  ; 0.301        ; 0.000          ; High Pulse Width ; WR_EN ; Rise       ; rtl~0clkctrl|inclk[0]          ;
; 0.301  ; 0.301        ; 0.000          ; High Pulse Width ; WR_EN ; Rise       ; rtl~0clkctrl|outclk            ;
; 0.301  ; 0.301        ; 0.000          ; Low Pulse Width  ; WR_EN ; Fall       ; w_addr_ns[0]                   ;
; 0.302  ; 0.302        ; 0.000          ; High Pulse Width ; WR_EN ; Rise       ; mem~33|datac                   ;
; 0.303  ; 0.303        ; 0.000          ; High Pulse Width ; WR_EN ; Rise       ; mem~36|datac                   ;
; 0.304  ; 0.304        ; 0.000          ; Low Pulse Width  ; WR_EN ; Fall       ; mem~26                         ;
; 0.305  ; 0.305        ; 0.000          ; Low Pulse Width  ; WR_EN ; Fall       ; mem~24                         ;
; 0.305  ; 0.305        ; 0.000          ; Low Pulse Width  ; WR_EN ; Fall       ; mem~27                         ;
; 0.305  ; 0.305        ; 0.000          ; Low Pulse Width  ; WR_EN ; Fall       ; mem~28                         ;
; 0.305  ; 0.305        ; 0.000          ; Low Pulse Width  ; WR_EN ; Fall       ; mem~29                         ;
; 0.306  ; 0.306        ; 0.000          ; Low Pulse Width  ; WR_EN ; Fall       ; mem~25                         ;
; 0.306  ; 0.306        ; 0.000          ; Low Pulse Width  ; WR_EN ; Fall       ; mem~6                          ;
; 0.307  ; 0.307        ; 0.000          ; High Pulse Width ; WR_EN ; Rise       ; mem~34|datac                   ;
; 0.307  ; 0.307        ; 0.000          ; High Pulse Width ; WR_EN ; Rise       ; mem~37|datac                   ;
; 0.307  ; 0.307        ; 0.000          ; High Pulse Width ; WR_EN ; Rise       ; w_addr_ns[2]|datad             ;
; 0.308  ; 0.308        ; 0.000          ; Low Pulse Width  ; WR_EN ; Fall       ; mem~2                          ;
; 0.308  ; 0.308        ; 0.000          ; Low Pulse Width  ; WR_EN ; Fall       ; mem~5                          ;
; 0.315  ; 0.315        ; 0.000          ; High Pulse Width ; WR_EN ; Rise       ; rtl~4clkctrl|inclk[0]          ;
; 0.315  ; 0.315        ; 0.000          ; High Pulse Width ; WR_EN ; Rise       ; rtl~4clkctrl|outclk            ;
; 0.316  ; 0.316        ; 0.000          ; High Pulse Width ; WR_EN ; Rise       ; w_addr_ns[1]|datac             ;
; 0.317  ; 0.317        ; 0.000          ; Low Pulse Width  ; WR_EN ; Fall       ; mem~0                          ;
; 0.317  ; 0.317        ; 0.000          ; High Pulse Width ; WR_EN ; Rise       ; w_addr_ns[0]|datac             ;
; 0.321  ; 0.321        ; 0.000          ; Low Pulse Width  ; WR_EN ; Fall       ; mem~9                          ;
; 0.322  ; 0.322        ; 0.000          ; Low Pulse Width  ; WR_EN ; Fall       ; mem~8                          ;
; 0.324  ; 0.324        ; 0.000          ; Low Pulse Width  ; WR_EN ; Fall       ; mem~11                         ;
; 0.324  ; 0.324        ; 0.000          ; Low Pulse Width  ; WR_EN ; Fall       ; mem~15                         ;
; 0.327  ; 0.327        ; 0.000          ; High Pulse Width ; WR_EN ; Rise       ; w_addr_ns[0]~1clkctrl|inclk[0] ;
; 0.327  ; 0.327        ; 0.000          ; High Pulse Width ; WR_EN ; Rise       ; w_addr_ns[0]~1clkctrl|outclk   ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; WR_EN ; Fall       ; mem~31                         ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; WR_EN ; Fall       ; mem~30                         ;
; 0.337  ; 0.337        ; 0.000          ; High Pulse Width ; WR_EN ; Rise       ; mem~0|datac                    ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; WR_EN ; Fall       ; mem~10                         ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; WR_EN ; Fall       ; mem~14                         ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; WR_EN ; Fall       ; mem~1                          ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; WR_EN ; Fall       ; mem~3                          ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; WR_EN ; Fall       ; mem~4                          ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; WR_EN ; Fall       ; mem~7                          ;
; 0.349  ; 0.349        ; 0.000          ; High Pulse Width ; WR_EN ; Rise       ; mem~26|datad                   ;
; 0.350  ; 0.350        ; 0.000          ; High Pulse Width ; WR_EN ; Rise       ; mem~24|datad                   ;
; 0.350  ; 0.350        ; 0.000          ; High Pulse Width ; WR_EN ; Rise       ; mem~27|datad                   ;
; 0.350  ; 0.350        ; 0.000          ; High Pulse Width ; WR_EN ; Rise       ; mem~28|datad                   ;
; 0.350  ; 0.350        ; 0.000          ; High Pulse Width ; WR_EN ; Rise       ; mem~29|datad                   ;
; 0.351  ; 0.351        ; 0.000          ; High Pulse Width ; WR_EN ; Rise       ; mem~25|datad                   ;
; 0.351  ; 0.351        ; 0.000          ; High Pulse Width ; WR_EN ; Rise       ; mem~6|datad                    ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; WR_EN ; Fall       ; mem~12                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; WR_EN       ; RD_EN      ; 0.667  ; 0.773  ; Rise       ; RD_EN           ;
; RD_EN       ; WR_EN      ; -1.025 ; -0.978 ; Rise       ; WR_EN           ;
; FIFO_IN[*]  ; WR_EN      ; -1.557 ; -1.614 ; Fall       ; WR_EN           ;
;  FIFO_IN[0] ; WR_EN      ; -1.643 ; -1.765 ; Fall       ; WR_EN           ;
;  FIFO_IN[1] ; WR_EN      ; -1.776 ; -1.826 ; Fall       ; WR_EN           ;
;  FIFO_IN[2] ; WR_EN      ; -2.289 ; -2.131 ; Fall       ; WR_EN           ;
;  FIFO_IN[3] ; WR_EN      ; -1.715 ; -1.760 ; Fall       ; WR_EN           ;
;  FIFO_IN[4] ; WR_EN      ; -1.668 ; -1.668 ; Fall       ; WR_EN           ;
;  FIFO_IN[5] ; WR_EN      ; -2.227 ; -2.103 ; Fall       ; WR_EN           ;
;  FIFO_IN[6] ; WR_EN      ; -2.146 ; -2.031 ; Fall       ; WR_EN           ;
;  FIFO_IN[7] ; WR_EN      ; -1.557 ; -1.614 ; Fall       ; WR_EN           ;
; WR_EN       ; WR_EN      ; -0.618 ; -0.512 ; Fall       ; WR_EN           ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; WR_EN       ; RD_EN      ; 1.831 ; 1.772 ; Rise       ; RD_EN           ;
; RD_EN       ; WR_EN      ; 3.825 ; 3.759 ; Rise       ; WR_EN           ;
; FIFO_IN[*]  ; WR_EN      ; 4.509 ; 4.447 ; Fall       ; WR_EN           ;
;  FIFO_IN[0] ; WR_EN      ; 4.509 ; 4.447 ; Fall       ; WR_EN           ;
;  FIFO_IN[1] ; WR_EN      ; 3.909 ; 3.948 ; Fall       ; WR_EN           ;
;  FIFO_IN[2] ; WR_EN      ; 4.324 ; 4.178 ; Fall       ; WR_EN           ;
;  FIFO_IN[3] ; WR_EN      ; 3.768 ; 3.816 ; Fall       ; WR_EN           ;
;  FIFO_IN[4] ; WR_EN      ; 4.121 ; 4.116 ; Fall       ; WR_EN           ;
;  FIFO_IN[5] ; WR_EN      ; 4.316 ; 4.198 ; Fall       ; WR_EN           ;
;  FIFO_IN[6] ; WR_EN      ; 4.273 ; 4.159 ; Fall       ; WR_EN           ;
;  FIFO_IN[7] ; WR_EN      ; 3.836 ; 3.844 ; Fall       ; WR_EN           ;
; WR_EN       ; WR_EN      ; 3.277 ; 3.218 ; Fall       ; WR_EN           ;
+-------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; EMPTY        ; SYSCLK     ; 9.826  ; 9.601  ; Rise       ; SYSCLK          ;
; FIFO_OUT[*]  ; SYSCLK     ; 7.337  ; 7.294  ; Rise       ; SYSCLK          ;
;  FIFO_OUT[0] ; SYSCLK     ; 6.954  ; 6.716  ; Rise       ; SYSCLK          ;
;  FIFO_OUT[1] ; SYSCLK     ; 7.092  ; 6.813  ; Rise       ; SYSCLK          ;
;  FIFO_OUT[2] ; SYSCLK     ; 6.735  ; 6.631  ; Rise       ; SYSCLK          ;
;  FIFO_OUT[3] ; SYSCLK     ; 6.766  ; 6.574  ; Rise       ; SYSCLK          ;
;  FIFO_OUT[4] ; SYSCLK     ; 7.337  ; 7.294  ; Rise       ; SYSCLK          ;
;  FIFO_OUT[5] ; SYSCLK     ; 6.239  ; 6.139  ; Rise       ; SYSCLK          ;
;  FIFO_OUT[6] ; SYSCLK     ; 6.276  ; 6.173  ; Rise       ; SYSCLK          ;
;  FIFO_OUT[7] ; SYSCLK     ; 5.939  ; 5.878  ; Rise       ; SYSCLK          ;
; FULL         ; SYSCLK     ; 13.166 ; 13.030 ; Rise       ; SYSCLK          ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; EMPTY        ; SYSCLK     ; 8.316 ; 7.996 ; Rise       ; SYSCLK          ;
; FIFO_OUT[*]  ; SYSCLK     ; 5.720 ; 5.660 ; Rise       ; SYSCLK          ;
;  FIFO_OUT[0] ; SYSCLK     ; 6.695 ; 6.464 ; Rise       ; SYSCLK          ;
;  FIFO_OUT[1] ; SYSCLK     ; 6.826 ; 6.557 ; Rise       ; SYSCLK          ;
;  FIFO_OUT[2] ; SYSCLK     ; 6.484 ; 6.382 ; Rise       ; SYSCLK          ;
;  FIFO_OUT[3] ; SYSCLK     ; 6.510 ; 6.325 ; Rise       ; SYSCLK          ;
;  FIFO_OUT[4] ; SYSCLK     ; 7.108 ; 7.070 ; Rise       ; SYSCLK          ;
;  FIFO_OUT[5] ; SYSCLK     ; 6.007 ; 5.910 ; Rise       ; SYSCLK          ;
;  FIFO_OUT[6] ; SYSCLK     ; 6.043 ; 5.942 ; Rise       ; SYSCLK          ;
;  FIFO_OUT[7] ; SYSCLK     ; 5.720 ; 5.660 ; Rise       ; SYSCLK          ;
; FULL         ; SYSCLK     ; 8.773 ; 8.579 ; Rise       ; SYSCLK          ;
+--------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; SYSCLK ; -2.888 ; -27.875          ;
; WR_EN  ; -2.108 ; -17.457          ;
; RD_EN  ; -1.293 ; -3.528           ;
+--------+--------+------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+--------+--------+-----------------+
; Clock  ; Slack  ; End Point TNS   ;
+--------+--------+-----------------+
; WR_EN  ; -1.808 ; -23.084         ;
; RD_EN  ; -0.995 ; -2.850          ;
; SYSCLK ; 1.612  ; 0.000           ;
+--------+--------+-----------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; WR_EN  ; -3.000 ; -31.957                        ;
; SYSCLK ; -3.000 ; -17.550                        ;
; RD_EN  ; -3.000 ; -3.105                         ;
+--------+--------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'SYSCLK'                                                                             ;
+--------+----------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+------------------+--------------+-------------+--------------+------------+------------+
; -2.888 ; w_addr_ns[0]   ; w_addr[0]        ; WR_EN        ; SYSCLK      ; 0.500        ; -3.305     ; 0.050      ;
; -2.888 ; w_addr_ns[1]   ; w_addr[1]        ; WR_EN        ; SYSCLK      ; 0.500        ; -3.305     ; 0.050      ;
; -2.804 ; w_addr_ns[2]   ; w_addr[2]        ; WR_EN        ; SYSCLK      ; 0.500        ; -3.221     ; 0.050      ;
; -1.906 ; FIFO_OUT_NS[0] ; FIFO_OUT[0]~reg0 ; WR_EN        ; SYSCLK      ; 1.000        ; -2.823     ; 0.050      ;
; -1.829 ; FIFO_OUT_NS[3] ; FIFO_OUT[3]~reg0 ; WR_EN        ; SYSCLK      ; 1.000        ; -2.746     ; 0.050      ;
; -1.828 ; FIFO_OUT_NS[6] ; FIFO_OUT[6]~reg0 ; WR_EN        ; SYSCLK      ; 1.000        ; -2.745     ; 0.050      ;
; -1.827 ; FIFO_OUT_NS[1] ; FIFO_OUT[1]~reg0 ; WR_EN        ; SYSCLK      ; 1.000        ; -2.744     ; 0.050      ;
; -1.826 ; FIFO_OUT_NS[4] ; FIFO_OUT[4]~reg0 ; WR_EN        ; SYSCLK      ; 1.000        ; -2.743     ; 0.050      ;
; -1.825 ; FIFO_OUT_NS[5] ; FIFO_OUT[5]~reg0 ; WR_EN        ; SYSCLK      ; 1.000        ; -2.742     ; 0.050      ;
; -1.817 ; FIFO_OUT_NS[7] ; FIFO_OUT[7]~reg0 ; WR_EN        ; SYSCLK      ; 1.000        ; -2.734     ; 0.050      ;
; -1.709 ; FIFO_OUT_NS[2] ; FIFO_OUT[2]~reg0 ; WR_EN        ; SYSCLK      ; 1.000        ; -2.626     ; 0.050      ;
; -1.587 ; r_addr_ns[2]   ; r_addr[2]        ; WR_EN        ; SYSCLK      ; 1.000        ; -2.504     ; 0.050      ;
; -1.587 ; r_addr_ns[1]   ; r_addr[1]        ; WR_EN        ; SYSCLK      ; 1.000        ; -2.504     ; 0.050      ;
; -1.554 ; r_addr_ns[0]   ; r_addr[0]        ; WR_EN        ; SYSCLK      ; 1.000        ; -2.471     ; 0.050      ;
; -1.055 ; w_addr_ns[0]   ; w_addr[0]        ; RD_EN        ; SYSCLK      ; 1.000        ; -1.972     ; 0.050      ;
; -1.055 ; w_addr_ns[1]   ; w_addr[1]        ; RD_EN        ; SYSCLK      ; 1.000        ; -1.972     ; 0.050      ;
; -0.971 ; w_addr_ns[2]   ; w_addr[2]        ; RD_EN        ; SYSCLK      ; 1.000        ; -1.888     ; 0.050      ;
+--------+----------------+------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'WR_EN'                                                                       ;
+--------+-----------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------+--------------+-------------+--------------+------------+------------+
; -2.108 ; mem~0     ; FIFO_OUT_NS[0] ; WR_EN        ; WR_EN       ; 0.500        ; -1.033     ; 1.014      ;
; -2.085 ; mem~3     ; FIFO_OUT_NS[3] ; WR_EN        ; WR_EN       ; 0.500        ; -1.077     ; 1.028      ;
; -2.025 ; mem~2     ; FIFO_OUT_NS[2] ; WR_EN        ; WR_EN       ; 0.500        ; -0.954     ; 1.010      ;
; -2.017 ; mem~4     ; FIFO_OUT_NS[4] ; WR_EN        ; WR_EN       ; 0.500        ; -1.080     ; 0.961      ;
; -2.000 ; mem~7     ; FIFO_OUT_NS[7] ; WR_EN        ; WR_EN       ; 0.500        ; -1.091     ; 0.933      ;
; -1.997 ; mem~16    ; FIFO_OUT_NS[0] ; WR_EN        ; WR_EN       ; 0.500        ; -0.844     ; 1.092      ;
; -1.976 ; mem~22    ; FIFO_OUT_NS[6] ; WR_EN        ; WR_EN       ; 0.500        ; -0.967     ; 1.034      ;
; -1.969 ; mem~18    ; FIFO_OUT_NS[2] ; WR_EN        ; WR_EN       ; 0.500        ; -0.914     ; 0.994      ;
; -1.932 ; mem~6     ; FIFO_OUT_NS[6] ; WR_EN        ; WR_EN       ; 0.500        ; -0.999     ; 0.958      ;
; -1.929 ; mem~5     ; FIFO_OUT_NS[5] ; WR_EN        ; WR_EN       ; 0.500        ; -1.009     ; 0.940      ;
; -1.913 ; mem~1     ; FIFO_OUT_NS[1] ; WR_EN        ; WR_EN       ; 0.500        ; -1.082     ; 0.852      ;
; -1.900 ; mem~20    ; FIFO_OUT_NS[4] ; WR_EN        ; WR_EN       ; 0.500        ; -0.893     ; 1.031      ;
; -1.867 ; mem~26    ; FIFO_OUT_NS[2] ; WR_EN        ; WR_EN       ; 0.500        ; -0.585     ; 1.221      ;
; -1.844 ; mem~19    ; FIFO_OUT_NS[3] ; WR_EN        ; WR_EN       ; 0.500        ; -0.896     ; 0.968      ;
; -1.838 ; mem~10    ; FIFO_OUT_NS[2] ; WR_EN        ; WR_EN       ; 0.500        ; -0.695     ; 1.082      ;
; -1.810 ; mem~21    ; FIFO_OUT_NS[5] ; WR_EN        ; WR_EN       ; 0.500        ; -0.890     ; 0.940      ;
; -1.806 ; mem~24    ; FIFO_OUT_NS[0] ; WR_EN        ; WR_EN       ; 0.500        ; -0.579     ; 1.166      ;
; -1.804 ; mem~27    ; FIFO_OUT_NS[3] ; WR_EN        ; WR_EN       ; 0.500        ; -0.634     ; 1.190      ;
; -1.803 ; mem~23    ; FIFO_OUT_NS[7] ; WR_EN        ; WR_EN       ; 0.500        ; -0.906     ; 0.921      ;
; -1.798 ; mem~30    ; FIFO_OUT_NS[6] ; WR_EN        ; WR_EN       ; 0.500        ; -0.704     ; 1.119      ;
; -1.764 ; mem~12    ; FIFO_OUT_NS[4] ; WR_EN        ; WR_EN       ; 0.500        ; -0.734     ; 1.054      ;
; -1.751 ; mem~8     ; FIFO_OUT_NS[0] ; WR_EN        ; WR_EN       ; 0.500        ; -0.604     ; 1.086      ;
; -1.750 ; mem~11    ; FIFO_OUT_NS[3] ; WR_EN        ; WR_EN       ; 0.500        ; -0.665     ; 1.105      ;
; -1.740 ; mem~17    ; FIFO_OUT_NS[1] ; WR_EN        ; WR_EN       ; 0.500        ; -0.894     ; 0.867      ;
; -1.711 ; mem~9     ; FIFO_OUT_NS[1] ; WR_EN        ; WR_EN       ; 0.500        ; -0.659     ; 1.073      ;
; -1.675 ; mem~14    ; FIFO_OUT_NS[6] ; WR_EN        ; WR_EN       ; 0.500        ; -0.749     ; 0.951      ;
; -1.672 ; mem~31    ; FIFO_OUT_NS[7] ; WR_EN        ; WR_EN       ; 0.500        ; -0.714     ; 0.982      ;
; -1.660 ; mem~13    ; FIFO_OUT_NS[5] ; WR_EN        ; WR_EN       ; 0.500        ; -0.735     ; 0.945      ;
; -1.659 ; mem~15    ; FIFO_OUT_NS[7] ; WR_EN        ; WR_EN       ; 0.500        ; -0.676     ; 1.007      ;
; -1.641 ; mem~28    ; FIFO_OUT_NS[4] ; WR_EN        ; WR_EN       ; 0.500        ; -0.636     ; 1.029      ;
; -1.631 ; mem~34    ; FIFO_OUT_NS[2] ; WR_EN        ; WR_EN       ; 0.500        ; -0.654     ; 0.916      ;
; -1.630 ; mem~29    ; FIFO_OUT_NS[5] ; WR_EN        ; WR_EN       ; 0.500        ; -0.639     ; 1.011      ;
; -1.628 ; mem~36    ; FIFO_OUT_NS[4] ; WR_EN        ; WR_EN       ; 0.500        ; -0.694     ; 0.958      ;
; -1.603 ; mem~35    ; FIFO_OUT_NS[3] ; WR_EN        ; WR_EN       ; 0.500        ; -0.685     ; 0.938      ;
; -1.591 ; mem~32    ; FIFO_OUT_NS[0] ; WR_EN        ; WR_EN       ; 0.500        ; -0.565     ; 0.965      ;
; -1.553 ; mem~25    ; FIFO_OUT_NS[1] ; WR_EN        ; WR_EN       ; 0.500        ; -0.637     ; 0.937      ;
; -1.542 ; mem~37    ; FIFO_OUT_NS[5] ; WR_EN        ; WR_EN       ; 0.500        ; -0.705     ; 0.857      ;
; -1.526 ; mem~39    ; FIFO_OUT_NS[7] ; WR_EN        ; WR_EN       ; 0.500        ; -0.629     ; 0.921      ;
; -1.448 ; mem~38    ; FIFO_OUT_NS[6] ; WR_EN        ; WR_EN       ; 0.500        ; -0.623     ; 0.850      ;
; -1.437 ; mem~33    ; FIFO_OUT_NS[1] ; WR_EN        ; WR_EN       ; 0.500        ; -0.695     ; 0.763      ;
; -0.549 ; w_addr[1] ; w_addr_ns[1]   ; SYSCLK       ; WR_EN       ; 0.500        ; 3.030      ; 3.205      ;
; -0.482 ; w_addr[2] ; w_addr_ns[1]   ; SYSCLK       ; WR_EN       ; 0.500        ; 3.027      ; 3.135      ;
; -0.475 ; w_addr[1] ; w_addr_ns[2]   ; SYSCLK       ; WR_EN       ; 0.500        ; 2.952      ; 3.265      ;
; -0.473 ; w_addr[0] ; w_addr_ns[1]   ; SYSCLK       ; WR_EN       ; 0.500        ; 3.030      ; 3.129      ;
; -0.408 ; w_addr[2] ; w_addr_ns[2]   ; SYSCLK       ; WR_EN       ; 0.500        ; 2.949      ; 3.195      ;
; -0.399 ; w_addr[0] ; w_addr_ns[2]   ; SYSCLK       ; WR_EN       ; 0.500        ; 2.952      ; 3.189      ;
; -0.272 ; w_addr[1] ; w_addr_ns[0]   ; SYSCLK       ; WR_EN       ; 0.500        ; 3.030      ; 3.212      ;
; -0.205 ; w_addr[2] ; w_addr_ns[0]   ; SYSCLK       ; WR_EN       ; 0.500        ; 3.027      ; 3.142      ;
; -0.196 ; w_addr[0] ; w_addr_ns[0]   ; SYSCLK       ; WR_EN       ; 0.500        ; 3.030      ; 3.136      ;
; -0.067 ; r_addr[0] ; r_addr_ns[0]   ; SYSCLK       ; WR_EN       ; 1.000        ; 2.239      ; 2.806      ;
; -0.028 ; r_addr[0] ; r_addr_ns[2]   ; SYSCLK       ; WR_EN       ; 1.000        ; 2.248      ; 2.780      ;
; -0.013 ; r_addr[0] ; r_addr_ns[1]   ; SYSCLK       ; WR_EN       ; 1.000        ; 2.248      ; 2.766      ;
; 0.005  ; w_addr[2] ; FIFO_OUT_NS[3] ; SYSCLK       ; WR_EN       ; 1.000        ; 2.290      ; 2.785      ;
; 0.064  ; r_addr[1] ; r_addr_ns[0]   ; SYSCLK       ; WR_EN       ; 1.000        ; 2.263      ; 2.699      ;
; 0.103  ; r_addr[1] ; r_addr_ns[2]   ; SYSCLK       ; WR_EN       ; 1.000        ; 2.272      ; 2.673      ;
; 0.118  ; r_addr[1] ; r_addr_ns[1]   ; SYSCLK       ; WR_EN       ; 1.000        ; 2.272      ; 2.659      ;
; 0.126  ; w_addr[2] ; FIFO_OUT_NS[2] ; SYSCLK       ; WR_EN       ; 1.000        ; 2.340      ; 2.633      ;
; 0.127  ; w_addr[2] ; r_addr_ns[0]   ; SYSCLK       ; WR_EN       ; 1.000        ; 2.285      ; 2.658      ;
; 0.132  ; w_addr[2] ; FIFO_OUT_NS[1] ; SYSCLK       ; WR_EN       ; 1.000        ; 2.286      ; 2.655      ;
; 0.134  ; w_addr[2] ; FIFO_OUT_NS[7] ; SYSCLK       ; WR_EN       ; 1.000        ; 2.279      ; 2.649      ;
; 0.136  ; w_addr[2] ; FIFO_OUT_NS[4] ; SYSCLK       ; WR_EN       ; 1.000        ; 2.286      ; 2.654      ;
; 0.155  ; w_addr[2] ; FIFO_OUT_NS[0] ; SYSCLK       ; WR_EN       ; 1.000        ; 2.344      ; 2.608      ;
; 0.176  ; w_addr[1] ; FIFO_OUT_NS[3] ; SYSCLK       ; WR_EN       ; 1.000        ; 2.293      ; 2.617      ;
; 0.209  ; r_addr[2] ; r_addr_ns[0]   ; SYSCLK       ; WR_EN       ; 1.000        ; 2.263      ; 2.554      ;
; 0.211  ; w_addr[2] ; FIFO_OUT_NS[5] ; SYSCLK       ; WR_EN       ; 1.000        ; 2.286      ; 2.575      ;
; 0.221  ; w_addr[2] ; FIFO_OUT_NS[6] ; SYSCLK       ; WR_EN       ; 1.000        ; 2.289      ; 2.573      ;
; 0.244  ; w_addr[2] ; r_addr_ns[2]   ; SYSCLK       ; WR_EN       ; 1.000        ; 2.294      ; 2.554      ;
; 0.248  ; r_addr[2] ; r_addr_ns[2]   ; SYSCLK       ; WR_EN       ; 1.000        ; 2.272      ; 2.528      ;
; 0.263  ; r_addr[2] ; r_addr_ns[1]   ; SYSCLK       ; WR_EN       ; 1.000        ; 2.272      ; 2.514      ;
; 0.265  ; w_addr[2] ; r_addr_ns[1]   ; SYSCLK       ; WR_EN       ; 1.000        ; 2.294      ; 2.534      ;
; 0.284  ; r_addr[2] ; FIFO_OUT_NS[3] ; SYSCLK       ; WR_EN       ; 1.000        ; 2.268      ; 2.484      ;
; 0.297  ; w_addr[1] ; FIFO_OUT_NS[2] ; SYSCLK       ; WR_EN       ; 1.000        ; 2.343      ; 2.465      ;
; 0.298  ; w_addr[1] ; r_addr_ns[0]   ; SYSCLK       ; WR_EN       ; 1.000        ; 2.288      ; 2.490      ;
; 0.303  ; w_addr[1] ; FIFO_OUT_NS[1] ; SYSCLK       ; WR_EN       ; 1.000        ; 2.289      ; 2.487      ;
; 0.305  ; w_addr[1] ; FIFO_OUT_NS[7] ; SYSCLK       ; WR_EN       ; 1.000        ; 2.282      ; 2.481      ;
; 0.307  ; w_addr[1] ; FIFO_OUT_NS[4] ; SYSCLK       ; WR_EN       ; 1.000        ; 2.289      ; 2.486      ;
; 0.314  ; r_addr[1] ; FIFO_OUT_NS[3] ; SYSCLK       ; WR_EN       ; 1.000        ; 2.268      ; 2.454      ;
; 0.326  ; w_addr[1] ; FIFO_OUT_NS[0] ; SYSCLK       ; WR_EN       ; 1.000        ; 2.347      ; 2.440      ;
; 0.381  ; r_addr[2] ; FIFO_OUT_NS[2] ; SYSCLK       ; WR_EN       ; 1.000        ; 2.318      ; 2.356      ;
; 0.382  ; w_addr[1] ; FIFO_OUT_NS[5] ; SYSCLK       ; WR_EN       ; 1.000        ; 2.289      ; 2.407      ;
; 0.392  ; w_addr[1] ; FIFO_OUT_NS[6] ; SYSCLK       ; WR_EN       ; 1.000        ; 2.292      ; 2.405      ;
; 0.411  ; r_addr[2] ; FIFO_OUT_NS[1] ; SYSCLK       ; WR_EN       ; 1.000        ; 2.264      ; 2.354      ;
; 0.413  ; r_addr[2] ; FIFO_OUT_NS[7] ; SYSCLK       ; WR_EN       ; 1.000        ; 2.257      ; 2.348      ;
; 0.415  ; r_addr[2] ; FIFO_OUT_NS[4] ; SYSCLK       ; WR_EN       ; 1.000        ; 2.264      ; 2.353      ;
; 0.415  ; w_addr[1] ; r_addr_ns[2]   ; SYSCLK       ; WR_EN       ; 1.000        ; 2.297      ; 2.386      ;
; 0.424  ; r_addr[1] ; FIFO_OUT_NS[2] ; SYSCLK       ; WR_EN       ; 1.000        ; 2.318      ; 2.313      ;
; 0.434  ; r_addr[2] ; FIFO_OUT_NS[0] ; SYSCLK       ; WR_EN       ; 1.000        ; 2.322      ; 2.307      ;
; 0.436  ; w_addr[1] ; r_addr_ns[1]   ; SYSCLK       ; WR_EN       ; 1.000        ; 2.297      ; 2.366      ;
; 0.439  ; RD_EN     ; FIFO_OUT_NS[2] ; RD_EN        ; WR_EN       ; 0.500        ; 3.752      ; 3.232      ;
; 0.441  ; r_addr[1] ; FIFO_OUT_NS[1] ; SYSCLK       ; WR_EN       ; 1.000        ; 2.264      ; 2.324      ;
; 0.443  ; r_addr[1] ; FIFO_OUT_NS[7] ; SYSCLK       ; WR_EN       ; 1.000        ; 2.257      ; 2.318      ;
; 0.445  ; r_addr[1] ; FIFO_OUT_NS[4] ; SYSCLK       ; WR_EN       ; 1.000        ; 2.264      ; 2.323      ;
; 0.464  ; r_addr[1] ; FIFO_OUT_NS[0] ; SYSCLK       ; WR_EN       ; 1.000        ; 2.322      ; 2.277      ;
; 0.464  ; r_addr[0] ; FIFO_OUT_NS[2] ; SYSCLK       ; WR_EN       ; 1.000        ; 2.294      ; 2.249      ;
; 0.477  ; RD_EN     ; FIFO_OUT_NS[3] ; RD_EN        ; WR_EN       ; 0.500        ; 3.702      ; 3.225      ;
; 0.490  ; r_addr[2] ; FIFO_OUT_NS[5] ; SYSCLK       ; WR_EN       ; 1.000        ; 2.264      ; 2.274      ;
; 0.498  ; r_addr[0] ; FIFO_OUT_NS[3] ; SYSCLK       ; WR_EN       ; 1.000        ; 2.244      ; 2.246      ;
; 0.500  ; w_addr[0] ; FIFO_OUT_NS[3] ; SYSCLK       ; WR_EN       ; 1.000        ; 2.293      ; 2.293      ;
; 0.500  ; r_addr[2] ; FIFO_OUT_NS[6] ; SYSCLK       ; WR_EN       ; 1.000        ; 2.267      ; 2.272      ;
; 0.520  ; r_addr[1] ; FIFO_OUT_NS[5] ; SYSCLK       ; WR_EN       ; 1.000        ; 2.264      ; 2.244      ;
+--------+-----------+----------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'RD_EN'                                                                     ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; -1.293 ; w_addr[1] ; w_addr_ns[1] ; SYSCLK       ; RD_EN       ; 1.000        ; 1.786      ; 3.205      ;
; -1.226 ; w_addr[2] ; w_addr_ns[1] ; SYSCLK       ; RD_EN       ; 1.000        ; 1.783      ; 3.135      ;
; -1.219 ; w_addr[1] ; w_addr_ns[2] ; SYSCLK       ; RD_EN       ; 1.000        ; 1.708      ; 3.265      ;
; -1.217 ; w_addr[0] ; w_addr_ns[1] ; SYSCLK       ; RD_EN       ; 1.000        ; 1.786      ; 3.129      ;
; -1.152 ; w_addr[2] ; w_addr_ns[2] ; SYSCLK       ; RD_EN       ; 1.000        ; 1.705      ; 3.195      ;
; -1.143 ; w_addr[0] ; w_addr_ns[2] ; SYSCLK       ; RD_EN       ; 1.000        ; 1.708      ; 3.189      ;
; -1.016 ; w_addr[1] ; w_addr_ns[0] ; SYSCLK       ; RD_EN       ; 1.000        ; 1.786      ; 3.212      ;
; -0.949 ; w_addr[2] ; w_addr_ns[0] ; SYSCLK       ; RD_EN       ; 1.000        ; 1.783      ; 3.142      ;
; -0.940 ; w_addr[0] ; w_addr_ns[0] ; SYSCLK       ; RD_EN       ; 1.000        ; 1.786      ; 3.136      ;
; -0.284 ; WR_EN     ; w_addr_ns[1] ; WR_EN        ; RD_EN       ; 0.500        ; 3.195      ; 3.105      ;
; -0.210 ; WR_EN     ; w_addr_ns[2] ; WR_EN        ; RD_EN       ; 0.500        ; 3.117      ; 3.165      ;
; -0.007 ; WR_EN     ; w_addr_ns[0] ; WR_EN        ; RD_EN       ; 0.500        ; 3.195      ; 3.112      ;
; 0.409  ; r_addr[2] ; w_addr_ns[1] ; SYSCLK       ; RD_EN       ; 1.000        ; 1.761      ; 1.478      ;
; 0.440  ; r_addr[0] ; w_addr_ns[1] ; SYSCLK       ; RD_EN       ; 1.000        ; 1.737      ; 1.423      ;
; 0.483  ; r_addr[2] ; w_addr_ns[2] ; SYSCLK       ; RD_EN       ; 1.000        ; 1.683      ; 1.538      ;
; 0.495  ; r_addr[1] ; w_addr_ns[1] ; SYSCLK       ; RD_EN       ; 1.000        ; 1.761      ; 1.392      ;
; 0.514  ; r_addr[0] ; w_addr_ns[2] ; SYSCLK       ; RD_EN       ; 1.000        ; 1.659      ; 1.483      ;
; 0.569  ; r_addr[1] ; w_addr_ns[2] ; SYSCLK       ; RD_EN       ; 1.000        ; 1.683      ; 1.452      ;
; 0.686  ; r_addr[2] ; w_addr_ns[0] ; SYSCLK       ; RD_EN       ; 1.000        ; 1.761      ; 1.485      ;
; 0.717  ; r_addr[0] ; w_addr_ns[0] ; SYSCLK       ; RD_EN       ; 1.000        ; 1.737      ; 1.430      ;
; 0.772  ; r_addr[1] ; w_addr_ns[0] ; SYSCLK       ; RD_EN       ; 1.000        ; 1.761      ; 1.399      ;
; 0.810  ; WR_EN     ; w_addr_ns[1] ; WR_EN        ; RD_EN       ; 1.000        ; 3.195      ; 2.511      ;
; 0.886  ; WR_EN     ; w_addr_ns[2] ; WR_EN        ; RD_EN       ; 1.000        ; 3.117      ; 2.569      ;
; 1.096  ; WR_EN     ; w_addr_ns[0] ; WR_EN        ; RD_EN       ; 1.000        ; 3.195      ; 2.509      ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'WR_EN'                                                                               ;
+--------+------------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+----------------+--------------+-------------+--------------+------------+------------+
; -1.808 ; WR_EN            ; w_addr_ns[1]   ; WR_EN        ; WR_EN       ; -0.500       ; 4.661      ; 2.373      ;
; -1.804 ; WR_EN            ; w_addr_ns[0]   ; WR_EN        ; WR_EN       ; -0.500       ; 4.661      ; 2.377      ;
; -1.785 ; RD_EN            ; FIFO_OUT_NS[0] ; RD_EN        ; WR_EN       ; 0.000        ; 3.956      ; 2.211      ;
; -1.778 ; RD_EN            ; FIFO_OUT_NS[7] ; RD_EN        ; WR_EN       ; 0.000        ; 3.867      ; 2.129      ;
; -1.770 ; RD_EN            ; r_addr_ns[1]   ; RD_EN        ; WR_EN       ; 0.000        ; 3.883      ; 2.153      ;
; -1.770 ; RD_EN            ; r_addr_ns[2]   ; RD_EN        ; WR_EN       ; 0.000        ; 3.883      ; 2.153      ;
; -1.766 ; RD_EN            ; FIFO_OUT_NS[3] ; RD_EN        ; WR_EN       ; 0.000        ; 3.879      ; 2.153      ;
; -1.714 ; w_addr[0]        ; w_addr_ns[1]   ; SYSCLK       ; WR_EN       ; -0.500       ; 3.305      ; 1.131      ;
; -1.714 ; WR_EN            ; w_addr_ns[1]   ; WR_EN        ; WR_EN       ; 0.000        ; 4.661      ; 2.947      ;
; -1.710 ; w_addr[0]        ; w_addr_ns[0]   ; SYSCLK       ; WR_EN       ; -0.500       ; 3.305      ; 1.135      ;
; -1.701 ; WR_EN            ; w_addr_ns[0]   ; WR_EN        ; WR_EN       ; 0.000        ; 4.661      ; 2.960      ;
; -1.677 ; WR_EN            ; w_addr_ns[2]   ; WR_EN        ; WR_EN       ; -0.500       ; 4.579      ; 2.422      ;
; -1.634 ; r_addr[1]        ; w_addr_ns[1]   ; SYSCLK       ; WR_EN       ; -0.500       ; 3.282      ; 1.188      ;
; -1.630 ; r_addr[1]        ; w_addr_ns[0]   ; SYSCLK       ; WR_EN       ; -0.500       ; 3.282      ; 1.192      ;
; -1.595 ; r_addr[0]        ; w_addr_ns[1]   ; SYSCLK       ; WR_EN       ; -0.500       ; 3.258      ; 1.203      ;
; -1.591 ; r_addr[0]        ; w_addr_ns[0]   ; SYSCLK       ; WR_EN       ; -0.500       ; 3.258      ; 1.207      ;
; -1.583 ; w_addr[0]        ; w_addr_ns[2]   ; SYSCLK       ; WR_EN       ; -0.500       ; 3.223      ; 1.180      ;
; -1.580 ; WR_EN            ; w_addr_ns[2]   ; WR_EN        ; WR_EN       ; 0.000        ; 4.579      ; 2.999      ;
; -1.554 ; r_addr[2]        ; w_addr_ns[1]   ; SYSCLK       ; WR_EN       ; -0.500       ; 3.282      ; 1.268      ;
; -1.550 ; r_addr[2]        ; w_addr_ns[0]   ; SYSCLK       ; WR_EN       ; -0.500       ; 3.282      ; 1.272      ;
; -1.543 ; w_addr[1]        ; w_addr_ns[1]   ; SYSCLK       ; WR_EN       ; -0.500       ; 3.305      ; 1.302      ;
; -1.539 ; w_addr[1]        ; w_addr_ns[0]   ; SYSCLK       ; WR_EN       ; -0.500       ; 3.305      ; 1.306      ;
; -1.503 ; RD_EN            ; FIFO_OUT_NS[4] ; RD_EN        ; WR_EN       ; 0.000        ; 3.874      ; 2.411      ;
; -1.503 ; r_addr[1]        ; w_addr_ns[2]   ; SYSCLK       ; WR_EN       ; -0.500       ; 3.200      ; 1.237      ;
; -1.502 ; RD_EN            ; FIFO_OUT_NS[1] ; RD_EN        ; WR_EN       ; 0.000        ; 3.875      ; 2.413      ;
; -1.491 ; RD_EN            ; r_addr_ns[0]   ; RD_EN        ; WR_EN       ; 0.000        ; 3.874      ; 2.423      ;
; -1.479 ; RD_EN            ; FIFO_OUT_NS[6] ; RD_EN        ; WR_EN       ; 0.000        ; 3.878      ; 2.439      ;
; -1.476 ; RD_EN            ; FIFO_OUT_NS[5] ; RD_EN        ; WR_EN       ; 0.000        ; 3.875      ; 2.439      ;
; -1.475 ; RD_EN            ; FIFO_OUT_NS[2] ; RD_EN        ; WR_EN       ; 0.000        ; 3.951      ; 2.516      ;
; -1.464 ; r_addr[0]        ; w_addr_ns[2]   ; SYSCLK       ; WR_EN       ; -0.500       ; 3.176      ; 1.252      ;
; -1.423 ; r_addr[2]        ; w_addr_ns[2]   ; SYSCLK       ; WR_EN       ; -0.500       ; 3.200      ; 1.317      ;
; -1.412 ; w_addr[1]        ; w_addr_ns[2]   ; SYSCLK       ; WR_EN       ; -0.500       ; 3.223      ; 1.351      ;
; -1.319 ; w_addr[2]        ; w_addr_ns[1]   ; SYSCLK       ; WR_EN       ; -0.500       ; 3.303      ; 1.524      ;
; -1.315 ; w_addr[2]        ; w_addr_ns[0]   ; SYSCLK       ; WR_EN       ; -0.500       ; 3.303      ; 1.528      ;
; -1.195 ; w_addr[2]        ; w_addr_ns[2]   ; SYSCLK       ; WR_EN       ; -0.500       ; 3.221      ; 1.566      ;
; -1.059 ; FIFO_OUT[6]~reg0 ; FIFO_OUT_NS[6] ; SYSCLK       ; WR_EN       ; 0.000        ; 2.745      ; 1.726      ;
; -1.057 ; r_addr[1]        ; r_addr_ns[1]   ; SYSCLK       ; WR_EN       ; 0.000        ; 2.504      ; 1.487      ;
; -1.030 ; FIFO_OUT[5]~reg0 ; FIFO_OUT_NS[5] ; SYSCLK       ; WR_EN       ; 0.000        ; 2.742      ; 1.752      ;
; -1.013 ; FIFO_OUT[1]~reg0 ; FIFO_OUT_NS[1] ; SYSCLK       ; WR_EN       ; 0.000        ; 2.744      ; 1.771      ;
; -1.013 ; r_addr[2]        ; FIFO_OUT_NS[0] ; SYSCLK       ; WR_EN       ; 0.000        ; 2.577      ; 1.604      ;
; -1.010 ; r_addr[0]        ; r_addr_ns[2]   ; SYSCLK       ; WR_EN       ; 0.000        ; 2.480      ; 1.510      ;
; -1.010 ; r_addr[0]        ; r_addr_ns[1]   ; SYSCLK       ; WR_EN       ; 0.000        ; 2.480      ; 1.510      ;
; -1.010 ; r_addr[0]        ; FIFO_OUT_NS[1] ; SYSCLK       ; WR_EN       ; 0.000        ; 2.472      ; 1.502      ;
; -0.992 ; FIFO_OUT[7]~reg0 ; FIFO_OUT_NS[7] ; SYSCLK       ; WR_EN       ; 0.000        ; 2.734      ; 1.782      ;
; -0.988 ; r_addr[2]        ; r_addr_ns[2]   ; SYSCLK       ; WR_EN       ; 0.000        ; 2.504      ; 1.556      ;
; -0.988 ; r_addr[2]        ; r_addr_ns[1]   ; SYSCLK       ; WR_EN       ; 0.000        ; 2.504      ; 1.556      ;
; -0.982 ; FIFO_OUT[0]~reg0 ; FIFO_OUT_NS[0] ; SYSCLK       ; WR_EN       ; 0.000        ; 2.823      ; 1.881      ;
; -0.952 ; FIFO_OUT[2]~reg0 ; FIFO_OUT_NS[2] ; SYSCLK       ; WR_EN       ; 0.000        ; 2.626      ; 1.714      ;
; -0.943 ; r_addr[0]        ; r_addr_ns[0]   ; SYSCLK       ; WR_EN       ; 0.000        ; 2.471      ; 1.568      ;
; -0.938 ; FIFO_OUT[3]~reg0 ; FIFO_OUT_NS[3] ; SYSCLK       ; WR_EN       ; 0.000        ; 2.746      ; 1.848      ;
; -0.928 ; r_addr[0]        ; FIFO_OUT_NS[0] ; SYSCLK       ; WR_EN       ; 0.000        ; 2.553      ; 1.665      ;
; -0.926 ; FIFO_OUT[4]~reg0 ; FIFO_OUT_NS[4] ; SYSCLK       ; WR_EN       ; 0.000        ; 2.743      ; 1.857      ;
; -0.921 ; r_addr[2]        ; r_addr_ns[0]   ; SYSCLK       ; WR_EN       ; 0.000        ; 2.495      ; 1.614      ;
; -0.917 ; r_addr[2]        ; FIFO_OUT_NS[7] ; SYSCLK       ; WR_EN       ; 0.000        ; 2.488      ; 1.611      ;
; -0.912 ; r_addr[1]        ; FIFO_OUT_NS[3] ; SYSCLK       ; WR_EN       ; 0.000        ; 2.500      ; 1.628      ;
; -0.887 ; r_addr[1]        ; FIFO_OUT_NS[0] ; SYSCLK       ; WR_EN       ; 0.000        ; 2.577      ; 1.730      ;
; -0.879 ; r_addr[1]        ; r_addr_ns[2]   ; SYSCLK       ; WR_EN       ; 0.000        ; 2.504      ; 1.665      ;
; -0.877 ; r_addr[1]        ; FIFO_OUT_NS[6] ; SYSCLK       ; WR_EN       ; 0.000        ; 2.499      ; 1.662      ;
; -0.871 ; r_addr[1]        ; FIFO_OUT_NS[1] ; SYSCLK       ; WR_EN       ; 0.000        ; 2.496      ; 1.665      ;
; -0.871 ; r_addr[0]        ; FIFO_OUT_NS[4] ; SYSCLK       ; WR_EN       ; 0.000        ; 2.471      ; 1.640      ;
; -0.859 ; r_addr[2]        ; FIFO_OUT_NS[3] ; SYSCLK       ; WR_EN       ; 0.000        ; 2.500      ; 1.681      ;
; -0.857 ; r_addr[1]        ; FIFO_OUT_NS[7] ; SYSCLK       ; WR_EN       ; 0.000        ; 2.488      ; 1.671      ;
; -0.832 ; r_addr[0]        ; FIFO_OUT_NS[7] ; SYSCLK       ; WR_EN       ; 0.000        ; 2.464      ; 1.672      ;
; -0.828 ; w_addr[0]        ; FIFO_OUT_NS[0] ; SYSCLK       ; WR_EN       ; 0.000        ; 2.600      ; 1.812      ;
; -0.827 ; w_addr[0]        ; FIFO_OUT_NS[2] ; SYSCLK       ; WR_EN       ; 0.000        ; 2.595      ; 1.808      ;
; -0.819 ; r_addr[0]        ; FIFO_OUT_NS[2] ; SYSCLK       ; WR_EN       ; 0.000        ; 2.548      ; 1.769      ;
; -0.814 ; w_addr[0]        ; r_addr_ns[1]   ; SYSCLK       ; WR_EN       ; 0.000        ; 2.527      ; 1.753      ;
; -0.813 ; w_addr[0]        ; FIFO_OUT_NS[3] ; SYSCLK       ; WR_EN       ; 0.000        ; 2.523      ; 1.750      ;
; -0.812 ; w_addr[0]        ; r_addr_ns[2]   ; SYSCLK       ; WR_EN       ; 0.000        ; 2.527      ; 1.755      ;
; -0.809 ; r_addr[0]        ; FIFO_OUT_NS[6] ; SYSCLK       ; WR_EN       ; 0.000        ; 2.475      ; 1.706      ;
; -0.806 ; r_addr[2]        ; FIFO_OUT_NS[4] ; SYSCLK       ; WR_EN       ; 0.000        ; 2.495      ; 1.729      ;
; -0.805 ; r_addr[2]        ; FIFO_OUT_NS[1] ; SYSCLK       ; WR_EN       ; 0.000        ; 2.496      ; 1.731      ;
; -0.805 ; r_addr[0]        ; FIFO_OUT_NS[3] ; SYSCLK       ; WR_EN       ; 0.000        ; 2.476      ; 1.711      ;
; -0.798 ; r_addr[1]        ; FIFO_OUT_NS[5] ; SYSCLK       ; WR_EN       ; 0.000        ; 2.496      ; 1.738      ;
; -0.796 ; r_addr[0]        ; FIFO_OUT_NS[5] ; SYSCLK       ; WR_EN       ; 0.000        ; 2.472      ; 1.716      ;
; -0.789 ; w_addr[0]        ; FIFO_OUT_NS[6] ; SYSCLK       ; WR_EN       ; 0.000        ; 2.522      ; 1.773      ;
; -0.785 ; w_addr[0]        ; FIFO_OUT_NS[5] ; SYSCLK       ; WR_EN       ; 0.000        ; 2.519      ; 1.774      ;
; -0.778 ; r_addr[1]        ; FIFO_OUT_NS[2] ; SYSCLK       ; WR_EN       ; 0.000        ; 2.572      ; 1.834      ;
; -0.729 ; w_addr[0]        ; r_addr_ns[0]   ; SYSCLK       ; WR_EN       ; 0.000        ; 2.518      ; 1.829      ;
; -0.723 ; r_addr[1]        ; FIFO_OUT_NS[4] ; SYSCLK       ; WR_EN       ; 0.000        ; 2.495      ; 1.812      ;
; -0.713 ; RD_EN            ; FIFO_OUT_NS[7] ; RD_EN        ; WR_EN       ; -0.500       ; 3.867      ; 2.694      ;
; -0.709 ; w_addr[0]        ; FIFO_OUT_NS[1] ; SYSCLK       ; WR_EN       ; 0.000        ; 2.519      ; 1.850      ;
; -0.709 ; w_addr[0]        ; FIFO_OUT_NS[7] ; SYSCLK       ; WR_EN       ; 0.000        ; 2.511      ; 1.842      ;
; -0.709 ; w_addr[0]        ; FIFO_OUT_NS[4] ; SYSCLK       ; WR_EN       ; 0.000        ; 2.518      ; 1.849      ;
; -0.707 ; r_addr[2]        ; FIFO_OUT_NS[6] ; SYSCLK       ; WR_EN       ; 0.000        ; 2.499      ; 1.832      ;
; -0.705 ; RD_EN            ; FIFO_OUT_NS[0] ; RD_EN        ; WR_EN       ; -0.500       ; 3.956      ; 2.791      ;
; -0.704 ; r_addr[2]        ; FIFO_OUT_NS[5] ; SYSCLK       ; WR_EN       ; 0.000        ; 2.496      ; 1.832      ;
; -0.700 ; RD_EN            ; r_addr_ns[1]   ; RD_EN        ; WR_EN       ; -0.500       ; 3.883      ; 2.723      ;
; -0.700 ; RD_EN            ; r_addr_ns[2]   ; RD_EN        ; WR_EN       ; -0.500       ; 3.883      ; 2.723      ;
; -0.696 ; RD_EN            ; FIFO_OUT_NS[3] ; RD_EN        ; WR_EN       ; -0.500       ; 3.879      ; 2.723      ;
; -0.695 ; r_addr[1]        ; r_addr_ns[0]   ; SYSCLK       ; WR_EN       ; 0.000        ; 2.495      ; 1.840      ;
; -0.694 ; r_addr[2]        ; FIFO_OUT_NS[2] ; SYSCLK       ; WR_EN       ; 0.000        ; 2.572      ; 1.918      ;
; -0.592 ; w_addr[1]        ; FIFO_OUT_NS[0] ; SYSCLK       ; WR_EN       ; 0.000        ; 2.600      ; 2.048      ;
; -0.591 ; w_addr[1]        ; FIFO_OUT_NS[2] ; SYSCLK       ; WR_EN       ; 0.000        ; 2.595      ; 2.044      ;
; -0.578 ; w_addr[1]        ; r_addr_ns[1]   ; SYSCLK       ; WR_EN       ; 0.000        ; 2.527      ; 1.989      ;
; -0.577 ; w_addr[1]        ; FIFO_OUT_NS[3] ; SYSCLK       ; WR_EN       ; 0.000        ; 2.523      ; 1.986      ;
; -0.576 ; w_addr[1]        ; r_addr_ns[2]   ; SYSCLK       ; WR_EN       ; 0.000        ; 2.527      ; 1.991      ;
; -0.553 ; w_addr[1]        ; FIFO_OUT_NS[6] ; SYSCLK       ; WR_EN       ; 0.000        ; 2.522      ; 2.009      ;
; -0.549 ; w_addr[1]        ; FIFO_OUT_NS[5] ; SYSCLK       ; WR_EN       ; 0.000        ; 2.519      ; 2.010      ;
; -0.493 ; w_addr[1]        ; r_addr_ns[0]   ; SYSCLK       ; WR_EN       ; 0.000        ; 2.518      ; 2.065      ;
+--------+------------------+----------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'RD_EN'                                                                      ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; -0.995 ; WR_EN     ; w_addr_ns[1] ; WR_EN        ; RD_EN       ; 0.000        ; 3.328      ; 2.373      ;
; -0.991 ; WR_EN     ; w_addr_ns[0] ; WR_EN        ; RD_EN       ; 0.000        ; 3.328      ; 2.377      ;
; -0.881 ; w_addr[0] ; w_addr_ns[1] ; SYSCLK       ; RD_EN       ; 0.000        ; 1.972      ; 1.131      ;
; -0.877 ; w_addr[0] ; w_addr_ns[0] ; SYSCLK       ; RD_EN       ; 0.000        ; 1.972      ; 1.135      ;
; -0.864 ; WR_EN     ; w_addr_ns[2] ; WR_EN        ; RD_EN       ; 0.000        ; 3.246      ; 2.422      ;
; -0.801 ; r_addr[1] ; w_addr_ns[1] ; SYSCLK       ; RD_EN       ; 0.000        ; 1.949      ; 1.188      ;
; -0.797 ; r_addr[1] ; w_addr_ns[0] ; SYSCLK       ; RD_EN       ; 0.000        ; 1.949      ; 1.192      ;
; -0.762 ; r_addr[0] ; w_addr_ns[1] ; SYSCLK       ; RD_EN       ; 0.000        ; 1.925      ; 1.203      ;
; -0.758 ; r_addr[0] ; w_addr_ns[0] ; SYSCLK       ; RD_EN       ; 0.000        ; 1.925      ; 1.207      ;
; -0.750 ; w_addr[0] ; w_addr_ns[2] ; SYSCLK       ; RD_EN       ; 0.000        ; 1.890      ; 1.180      ;
; -0.721 ; r_addr[2] ; w_addr_ns[1] ; SYSCLK       ; RD_EN       ; 0.000        ; 1.949      ; 1.268      ;
; -0.717 ; r_addr[2] ; w_addr_ns[0] ; SYSCLK       ; RD_EN       ; 0.000        ; 1.949      ; 1.272      ;
; -0.710 ; w_addr[1] ; w_addr_ns[1] ; SYSCLK       ; RD_EN       ; 0.000        ; 1.972      ; 1.302      ;
; -0.706 ; w_addr[1] ; w_addr_ns[0] ; SYSCLK       ; RD_EN       ; 0.000        ; 1.972      ; 1.306      ;
; -0.670 ; r_addr[1] ; w_addr_ns[2] ; SYSCLK       ; RD_EN       ; 0.000        ; 1.867      ; 1.237      ;
; -0.631 ; r_addr[0] ; w_addr_ns[2] ; SYSCLK       ; RD_EN       ; 0.000        ; 1.843      ; 1.252      ;
; -0.590 ; r_addr[2] ; w_addr_ns[2] ; SYSCLK       ; RD_EN       ; 0.000        ; 1.867      ; 1.317      ;
; -0.579 ; w_addr[1] ; w_addr_ns[2] ; SYSCLK       ; RD_EN       ; 0.000        ; 1.890      ; 1.351      ;
; -0.486 ; w_addr[2] ; w_addr_ns[1] ; SYSCLK       ; RD_EN       ; 0.000        ; 1.970      ; 1.524      ;
; -0.482 ; w_addr[2] ; w_addr_ns[0] ; SYSCLK       ; RD_EN       ; 0.000        ; 1.970      ; 1.528      ;
; -0.362 ; w_addr[2] ; w_addr_ns[2] ; SYSCLK       ; RD_EN       ; 0.000        ; 1.888      ; 1.566      ;
; 0.079  ; WR_EN     ; w_addr_ns[1] ; WR_EN        ; RD_EN       ; -0.500       ; 3.328      ; 2.947      ;
; 0.092  ; WR_EN     ; w_addr_ns[0] ; WR_EN        ; RD_EN       ; -0.500       ; 3.328      ; 2.960      ;
; 0.213  ; WR_EN     ; w_addr_ns[2] ; WR_EN        ; RD_EN       ; -0.500       ; 3.246      ; 2.999      ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'SYSCLK'                                                                             ;
+-------+----------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+------------------+--------------+-------------+--------------+------------+------------+
; 1.612 ; w_addr_ns[2]   ; w_addr[2]        ; RD_EN        ; SYSCLK      ; 0.000        ; -1.705     ; 0.031      ;
; 1.693 ; w_addr_ns[0]   ; w_addr[0]        ; RD_EN        ; SYSCLK      ; 0.000        ; -1.786     ; 0.031      ;
; 1.693 ; w_addr_ns[1]   ; w_addr[1]        ; RD_EN        ; SYSCLK      ; 0.000        ; -1.786     ; 0.031      ;
; 2.146 ; r_addr_ns[0]   ; r_addr[0]        ; WR_EN        ; SYSCLK      ; 0.000        ; -2.239     ; 0.031      ;
; 2.179 ; r_addr_ns[2]   ; r_addr[2]        ; WR_EN        ; SYSCLK      ; 0.000        ; -2.272     ; 0.031      ;
; 2.179 ; r_addr_ns[1]   ; r_addr[1]        ; WR_EN        ; SYSCLK      ; 0.000        ; -2.272     ; 0.031      ;
; 2.282 ; FIFO_OUT_NS[2] ; FIFO_OUT[2]~reg0 ; WR_EN        ; SYSCLK      ; 0.000        ; -2.375     ; 0.031      ;
; 2.421 ; FIFO_OUT_NS[7] ; FIFO_OUT[7]~reg0 ; WR_EN        ; SYSCLK      ; 0.000        ; -2.514     ; 0.031      ;
; 2.428 ; FIFO_OUT_NS[5] ; FIFO_OUT[5]~reg0 ; WR_EN        ; SYSCLK      ; 0.000        ; -2.521     ; 0.031      ;
; 2.429 ; FIFO_OUT_NS[4] ; FIFO_OUT[4]~reg0 ; WR_EN        ; SYSCLK      ; 0.000        ; -2.522     ; 0.031      ;
; 2.429 ; FIFO_OUT_NS[1] ; FIFO_OUT[1]~reg0 ; WR_EN        ; SYSCLK      ; 0.000        ; -2.522     ; 0.031      ;
; 2.431 ; FIFO_OUT_NS[6] ; FIFO_OUT[6]~reg0 ; WR_EN        ; SYSCLK      ; 0.000        ; -2.524     ; 0.031      ;
; 2.432 ; FIFO_OUT_NS[3] ; FIFO_OUT[3]~reg0 ; WR_EN        ; SYSCLK      ; 0.000        ; -2.525     ; 0.031      ;
; 2.486 ; FIFO_OUT_NS[0] ; FIFO_OUT[0]~reg0 ; WR_EN        ; SYSCLK      ; 0.000        ; -2.579     ; 0.031      ;
; 3.356 ; w_addr_ns[2]   ; w_addr[2]        ; WR_EN        ; SYSCLK      ; -0.500       ; -2.949     ; 0.031      ;
; 3.437 ; w_addr_ns[0]   ; w_addr[0]        ; WR_EN        ; SYSCLK      ; -0.500       ; -3.030     ; 0.031      ;
; 3.437 ; w_addr_ns[1]   ; w_addr[1]        ; WR_EN        ; SYSCLK      ; -0.500       ; -3.030     ; 0.031      ;
+-------+----------------+------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'WR_EN'                                                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; WR_EN ; Rise       ; WR_EN                          ;
; -0.277 ; -0.277       ; 0.000          ; High Pulse Width ; WR_EN ; Fall       ; mem~0                          ;
; -0.276 ; -0.276       ; 0.000          ; High Pulse Width ; WR_EN ; Fall       ; mem~1                          ;
; -0.276 ; -0.276       ; 0.000          ; High Pulse Width ; WR_EN ; Fall       ; mem~3                          ;
; -0.276 ; -0.276       ; 0.000          ; High Pulse Width ; WR_EN ; Fall       ; mem~7                          ;
; -0.275 ; -0.275       ; 0.000          ; High Pulse Width ; WR_EN ; Fall       ; mem~4                          ;
; -0.274 ; -0.274       ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; mem~0|datac                    ;
; -0.273 ; -0.273       ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; mem~1|datac                    ;
; -0.273 ; -0.273       ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; mem~3|datac                    ;
; -0.273 ; -0.273       ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; mem~7|datac                    ;
; -0.272 ; -0.272       ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; mem~4|datac                    ;
; -0.269 ; -0.269       ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; mem~2|datad                    ;
; -0.269 ; -0.269       ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; mem~5|datad                    ;
; -0.267 ; -0.267       ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; mem~6|datad                    ;
; -0.264 ; -0.264       ; 0.000          ; High Pulse Width ; WR_EN ; Fall       ; mem~2                          ;
; -0.264 ; -0.264       ; 0.000          ; High Pulse Width ; WR_EN ; Fall       ; mem~5                          ;
; -0.262 ; -0.262       ; 0.000          ; High Pulse Width ; WR_EN ; Fall       ; mem~6                          ;
; -0.260 ; -0.260       ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; FIFO_OUT_NS[0]                 ;
; -0.258 ; -0.258       ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; FIFO_OUT_NS[2]                 ;
; -0.252 ; -0.252       ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; FIFO_OUT_NS[0]|dataa           ;
; -0.250 ; -0.250       ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; FIFO_OUT_NS[2]|dataa           ;
; -0.244 ; -0.244       ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; r_addr_ns[1]|datac             ;
; -0.244 ; -0.244       ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; r_addr_ns[2]|datac             ;
; -0.244 ; -0.244       ; 0.000          ; High Pulse Width ; WR_EN ; Fall       ; w_addr_ns[0]                   ;
; -0.244 ; -0.244       ; 0.000          ; High Pulse Width ; WR_EN ; Fall       ; w_addr_ns[1]                   ;
; -0.243 ; -0.243       ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; FIFO_OUT_NS[3]|datac           ;
; -0.242 ; -0.242       ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; FIFO_OUT_NS[6]|datac           ;
; -0.241 ; -0.241       ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; FIFO_OUT_NS[5]|datac           ;
; -0.241 ; -0.241       ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; w_addr_ns[0]|datac             ;
; -0.241 ; -0.241       ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; w_addr_ns[1]|datac             ;
; -0.240 ; -0.240       ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; FIFO_OUT_NS[1]|datac           ;
; -0.240 ; -0.240       ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; FIFO_OUT_NS[4]|datac           ;
; -0.240 ; -0.240       ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; r_addr_ns[0]|datac             ;
; -0.238 ; -0.238       ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; FIFO_OUT_NS[7]|datac           ;
; -0.238 ; -0.238       ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; r_addr_ns[1]                   ;
; -0.238 ; -0.238       ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; r_addr_ns[2]                   ;
; -0.237 ; -0.237       ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; FIFO_OUT_NS[3]                 ;
; -0.236 ; -0.236       ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; FIFO_OUT_NS[6]                 ;
; -0.235 ; -0.235       ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; FIFO_OUT_NS[5]                 ;
; -0.235 ; -0.235       ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; w_addr_ns[2]|datad             ;
; -0.234 ; -0.234       ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; FIFO_OUT_NS[1]                 ;
; -0.234 ; -0.234       ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; FIFO_OUT_NS[4]                 ;
; -0.234 ; -0.234       ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; r_addr_ns[0]                   ;
; -0.233 ; -0.233       ; 0.000          ; High Pulse Width ; WR_EN ; Fall       ; mem~18                         ;
; -0.233 ; -0.233       ; 0.000          ; High Pulse Width ; WR_EN ; Fall       ; mem~22                         ;
; -0.232 ; -0.232       ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; FIFO_OUT_NS[7]                 ;
; -0.232 ; -0.232       ; 0.000          ; High Pulse Width ; WR_EN ; Fall       ; mem~10                         ;
; -0.232 ; -0.232       ; 0.000          ; High Pulse Width ; WR_EN ; Fall       ; mem~14                         ;
; -0.230 ; -0.230       ; 0.000          ; High Pulse Width ; WR_EN ; Fall       ; mem~13                         ;
; -0.230 ; -0.230       ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; mem~18|datac                   ;
; -0.230 ; -0.230       ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; mem~22|datac                   ;
; -0.230 ; -0.230       ; 0.000          ; High Pulse Width ; WR_EN ; Fall       ; w_addr_ns[2]                   ;
; -0.229 ; -0.229       ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; mem~10|datac                   ;
; -0.229 ; -0.229       ; 0.000          ; High Pulse Width ; WR_EN ; Fall       ; mem~12                         ;
; -0.229 ; -0.229       ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; mem~14|datac                   ;
; -0.228 ; -0.228       ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; mem~16|datad                   ;
; -0.227 ; -0.227       ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; mem~13|datac                   ;
; -0.227 ; -0.227       ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; mem~19|datad                   ;
; -0.227 ; -0.227       ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; mem~23|datad                   ;
; -0.226 ; -0.226       ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; mem~12|datac                   ;
; -0.226 ; -0.226       ; 0.000          ; High Pulse Width ; WR_EN ; Fall       ; mem~31                         ;
; -0.225 ; -0.225       ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; mem~17|datad                   ;
; -0.225 ; -0.225       ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; mem~20|datad                   ;
; -0.225 ; -0.225       ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; mem~21|datad                   ;
; -0.225 ; -0.225       ; 0.000          ; High Pulse Width ; WR_EN ; Fall       ; mem~30                         ;
; -0.224 ; -0.224       ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; mem~15|datad                   ;
; -0.224 ; -0.224       ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; rtl~2clkctrl|inclk[0]          ;
; -0.224 ; -0.224       ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; rtl~2clkctrl|outclk            ;
; -0.223 ; -0.223       ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; mem~11|datad                   ;
; -0.223 ; -0.223       ; 0.000          ; High Pulse Width ; WR_EN ; Fall       ; mem~16                         ;
; -0.223 ; -0.223       ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; mem~31|datac                   ;
; -0.223 ; -0.223       ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; mem~8|datad                    ;
; -0.222 ; -0.222       ; 0.000          ; High Pulse Width ; WR_EN ; Fall       ; mem~19                         ;
; -0.222 ; -0.222       ; 0.000          ; High Pulse Width ; WR_EN ; Fall       ; mem~23                         ;
; -0.222 ; -0.222       ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; mem~30|datac                   ;
; -0.222 ; -0.222       ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; mem~9|datad                    ;
; -0.220 ; -0.220       ; 0.000          ; High Pulse Width ; WR_EN ; Fall       ; mem~17                         ;
; -0.220 ; -0.220       ; 0.000          ; High Pulse Width ; WR_EN ; Fall       ; mem~20                         ;
; -0.220 ; -0.220       ; 0.000          ; High Pulse Width ; WR_EN ; Fall       ; mem~21                         ;
; -0.220 ; -0.220       ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; mem~24|datad                   ;
; -0.220 ; -0.220       ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; mem~25|datad                   ;
; -0.220 ; -0.220       ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; mem~27|datad                   ;
; -0.220 ; -0.220       ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; mem~28|datad                   ;
; -0.220 ; -0.220       ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; mem~29|datad                   ;
; -0.219 ; -0.219       ; 0.000          ; High Pulse Width ; WR_EN ; Fall       ; mem~15                         ;
; -0.219 ; -0.219       ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; mem~26|datad                   ;
; -0.218 ; -0.218       ; 0.000          ; High Pulse Width ; WR_EN ; Fall       ; mem~11                         ;
; -0.218 ; -0.218       ; 0.000          ; High Pulse Width ; WR_EN ; Fall       ; mem~8                          ;
; -0.217 ; -0.217       ; 0.000          ; High Pulse Width ; WR_EN ; Fall       ; mem~9                          ;
; -0.215 ; -0.215       ; 0.000          ; High Pulse Width ; WR_EN ; Fall       ; mem~24                         ;
; -0.215 ; -0.215       ; 0.000          ; High Pulse Width ; WR_EN ; Fall       ; mem~25                         ;
; -0.215 ; -0.215       ; 0.000          ; High Pulse Width ; WR_EN ; Fall       ; mem~27                         ;
; -0.215 ; -0.215       ; 0.000          ; High Pulse Width ; WR_EN ; Fall       ; mem~28                         ;
; -0.215 ; -0.215       ; 0.000          ; High Pulse Width ; WR_EN ; Fall       ; mem~29                         ;
; -0.214 ; -0.214       ; 0.000          ; High Pulse Width ; WR_EN ; Fall       ; mem~26                         ;
; -0.194 ; -0.194       ; 0.000          ; High Pulse Width ; WR_EN ; Fall       ; mem~34                         ;
; -0.194 ; -0.194       ; 0.000          ; High Pulse Width ; WR_EN ; Fall       ; mem~37                         ;
; -0.193 ; -0.193       ; 0.000          ; High Pulse Width ; WR_EN ; Fall       ; mem~36                         ;
; -0.192 ; -0.192       ; 0.000          ; High Pulse Width ; WR_EN ; Fall       ; mem~33                         ;
; -0.192 ; -0.192       ; 0.000          ; Low Pulse Width  ; WR_EN ; Rise       ; w_addr_ns[0]~1clkctrl|inclk[0] ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'SYSCLK'                                                             ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; SYSCLK ; Rise       ; SYSCLK                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SYSCLK ; Rise       ; FIFO_OUT[0]~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SYSCLK ; Rise       ; FIFO_OUT[1]~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SYSCLK ; Rise       ; FIFO_OUT[2]~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SYSCLK ; Rise       ; FIFO_OUT[3]~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SYSCLK ; Rise       ; FIFO_OUT[4]~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SYSCLK ; Rise       ; FIFO_OUT[5]~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SYSCLK ; Rise       ; FIFO_OUT[6]~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SYSCLK ; Rise       ; FIFO_OUT[7]~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SYSCLK ; Rise       ; r_addr[0]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SYSCLK ; Rise       ; r_addr[1]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SYSCLK ; Rise       ; r_addr[2]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SYSCLK ; Rise       ; w_addr[0]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SYSCLK ; Rise       ; w_addr[1]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SYSCLK ; Rise       ; w_addr[2]                    ;
; -0.094 ; 0.090        ; 0.184          ; Low Pulse Width  ; SYSCLK ; Rise       ; FIFO_OUT[2]~reg0             ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width  ; SYSCLK ; Rise       ; FIFO_OUT[5]~reg0             ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width  ; SYSCLK ; Rise       ; FIFO_OUT[6]~reg0             ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width  ; SYSCLK ; Rise       ; FIFO_OUT[7]~reg0             ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; SYSCLK ; Rise       ; FIFO_OUT[0]~reg0             ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; SYSCLK ; Rise       ; FIFO_OUT[3]~reg0             ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; SYSCLK ; Rise       ; FIFO_OUT[1]~reg0             ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; SYSCLK ; Rise       ; FIFO_OUT[4]~reg0             ;
; 0.036  ; 0.220        ; 0.184          ; Low Pulse Width  ; SYSCLK ; Rise       ; w_addr[2]                    ;
; 0.037  ; 0.221        ; 0.184          ; Low Pulse Width  ; SYSCLK ; Rise       ; r_addr[1]                    ;
; 0.037  ; 0.221        ; 0.184          ; Low Pulse Width  ; SYSCLK ; Rise       ; r_addr[2]                    ;
; 0.037  ; 0.221        ; 0.184          ; Low Pulse Width  ; SYSCLK ; Rise       ; w_addr[0]                    ;
; 0.037  ; 0.221        ; 0.184          ; Low Pulse Width  ; SYSCLK ; Rise       ; w_addr[1]                    ;
; 0.048  ; 0.232        ; 0.184          ; Low Pulse Width  ; SYSCLK ; Rise       ; r_addr[0]                    ;
; 0.086  ; 0.086        ; 0.000          ; Low Pulse Width  ; SYSCLK ; Rise       ; FIFO_OUT[2]~reg0|clk         ;
; 0.114  ; 0.114        ; 0.000          ; Low Pulse Width  ; SYSCLK ; Rise       ; FIFO_OUT[5]~reg0|clk         ;
; 0.114  ; 0.114        ; 0.000          ; Low Pulse Width  ; SYSCLK ; Rise       ; FIFO_OUT[6]~reg0|clk         ;
; 0.114  ; 0.114        ; 0.000          ; Low Pulse Width  ; SYSCLK ; Rise       ; FIFO_OUT[7]~reg0|clk         ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; SYSCLK ; Rise       ; FIFO_OUT[0]~reg0|clk         ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; SYSCLK ; Rise       ; FIFO_OUT[3]~reg0|clk         ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; SYSCLK ; Rise       ; FIFO_OUT[1]~reg0|clk         ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; SYSCLK ; Rise       ; FIFO_OUT[4]~reg0|clk         ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; SYSCLK ; Rise       ; SYSCLK~input|o               ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; SYSCLK ; Rise       ; SYSCLK~inputclkctrl|inclk[0] ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; SYSCLK ; Rise       ; SYSCLK~inputclkctrl|outclk   ;
; 0.214  ; 0.214        ; 0.000          ; Low Pulse Width  ; SYSCLK ; Rise       ; w_addr[2]|clk                ;
; 0.215  ; 0.215        ; 0.000          ; Low Pulse Width  ; SYSCLK ; Rise       ; r_addr[1]|clk                ;
; 0.215  ; 0.215        ; 0.000          ; Low Pulse Width  ; SYSCLK ; Rise       ; r_addr[2]|clk                ;
; 0.215  ; 0.215        ; 0.000          ; Low Pulse Width  ; SYSCLK ; Rise       ; w_addr[0]|clk                ;
; 0.215  ; 0.215        ; 0.000          ; Low Pulse Width  ; SYSCLK ; Rise       ; w_addr[1]|clk                ;
; 0.226  ; 0.226        ; 0.000          ; Low Pulse Width  ; SYSCLK ; Rise       ; r_addr[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYSCLK ; Rise       ; SYSCLK~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYSCLK ; Rise       ; SYSCLK~input|i               ;
; 0.550  ; 0.766        ; 0.216          ; High Pulse Width ; SYSCLK ; Rise       ; r_addr[0]                    ;
; 0.561  ; 0.777        ; 0.216          ; High Pulse Width ; SYSCLK ; Rise       ; r_addr[1]                    ;
; 0.561  ; 0.777        ; 0.216          ; High Pulse Width ; SYSCLK ; Rise       ; r_addr[2]                    ;
; 0.561  ; 0.777        ; 0.216          ; High Pulse Width ; SYSCLK ; Rise       ; w_addr[0]                    ;
; 0.561  ; 0.777        ; 0.216          ; High Pulse Width ; SYSCLK ; Rise       ; w_addr[1]                    ;
; 0.562  ; 0.778        ; 0.216          ; High Pulse Width ; SYSCLK ; Rise       ; w_addr[2]                    ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; SYSCLK ; Rise       ; FIFO_OUT[0]~reg0             ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; SYSCLK ; Rise       ; FIFO_OUT[1]~reg0             ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; SYSCLK ; Rise       ; FIFO_OUT[3]~reg0             ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; SYSCLK ; Rise       ; FIFO_OUT[4]~reg0             ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; SYSCLK ; Rise       ; FIFO_OUT[7]~reg0             ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; SYSCLK ; Rise       ; FIFO_OUT[5]~reg0             ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; SYSCLK ; Rise       ; FIFO_OUT[6]~reg0             ;
; 0.690  ; 0.906        ; 0.216          ; High Pulse Width ; SYSCLK ; Rise       ; FIFO_OUT[2]~reg0             ;
; 0.770  ; 0.770        ; 0.000          ; High Pulse Width ; SYSCLK ; Rise       ; r_addr[0]|clk                ;
; 0.781  ; 0.781        ; 0.000          ; High Pulse Width ; SYSCLK ; Rise       ; r_addr[1]|clk                ;
; 0.781  ; 0.781        ; 0.000          ; High Pulse Width ; SYSCLK ; Rise       ; r_addr[2]|clk                ;
; 0.781  ; 0.781        ; 0.000          ; High Pulse Width ; SYSCLK ; Rise       ; w_addr[0]|clk                ;
; 0.781  ; 0.781        ; 0.000          ; High Pulse Width ; SYSCLK ; Rise       ; w_addr[1]|clk                ;
; 0.782  ; 0.782        ; 0.000          ; High Pulse Width ; SYSCLK ; Rise       ; w_addr[2]|clk                ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; SYSCLK ; Rise       ; SYSCLK~inputclkctrl|inclk[0] ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; SYSCLK ; Rise       ; SYSCLK~inputclkctrl|outclk   ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; SYSCLK ; Rise       ; SYSCLK~input|o               ;
; 0.884  ; 0.884        ; 0.000          ; High Pulse Width ; SYSCLK ; Rise       ; FIFO_OUT[0]~reg0|clk         ;
; 0.884  ; 0.884        ; 0.000          ; High Pulse Width ; SYSCLK ; Rise       ; FIFO_OUT[1]~reg0|clk         ;
; 0.884  ; 0.884        ; 0.000          ; High Pulse Width ; SYSCLK ; Rise       ; FIFO_OUT[3]~reg0|clk         ;
; 0.884  ; 0.884        ; 0.000          ; High Pulse Width ; SYSCLK ; Rise       ; FIFO_OUT[4]~reg0|clk         ;
; 0.884  ; 0.884        ; 0.000          ; High Pulse Width ; SYSCLK ; Rise       ; FIFO_OUT[7]~reg0|clk         ;
; 0.885  ; 0.885        ; 0.000          ; High Pulse Width ; SYSCLK ; Rise       ; FIFO_OUT[5]~reg0|clk         ;
; 0.885  ; 0.885        ; 0.000          ; High Pulse Width ; SYSCLK ; Rise       ; FIFO_OUT[6]~reg0|clk         ;
; 0.912  ; 0.912        ; 0.000          ; High Pulse Width ; SYSCLK ; Rise       ; FIFO_OUT[2]~reg0|clk         ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'RD_EN'                                                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; RD_EN ; Rise       ; RD_EN                          ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; RD_EN ; Rise       ; w_addr_ns[0]~1|datab           ;
; -0.046 ; -0.046       ; 0.000          ; High Pulse Width ; RD_EN ; Fall       ; w_addr_ns[0]~1|combout         ;
; -0.006 ; -0.006       ; 0.000          ; High Pulse Width ; RD_EN ; Fall       ; w_addr_ns[0]~1clkctrl|inclk[0] ;
; -0.006 ; -0.006       ; 0.000          ; High Pulse Width ; RD_EN ; Fall       ; w_addr_ns[0]~1clkctrl|outclk   ;
; 0.032  ; 0.032        ; 0.000          ; Low Pulse Width  ; RD_EN ; Rise       ; w_addr_ns[2]                   ;
; 0.036  ; 0.036        ; 0.000          ; High Pulse Width ; RD_EN ; Fall       ; w_addr_ns[2]|datad             ;
; 0.042  ; 0.042        ; 0.000          ; High Pulse Width ; RD_EN ; Fall       ; w_addr_ns[0]|datac             ;
; 0.042  ; 0.042        ; 0.000          ; High Pulse Width ; RD_EN ; Fall       ; w_addr_ns[1]|datac             ;
; 0.045  ; 0.045        ; 0.000          ; Low Pulse Width  ; RD_EN ; Rise       ; w_addr_ns[0]                   ;
; 0.045  ; 0.045        ; 0.000          ; Low Pulse Width  ; RD_EN ; Rise       ; w_addr_ns[1]                   ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; RD_EN ; Rise       ; RD_EN~input|o                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RD_EN ; Rise       ; RD_EN~input|i                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RD_EN ; Rise       ; RD_EN~input|i                  ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; RD_EN ; Rise       ; RD_EN~input|o                  ;
; 0.954  ; 0.954        ; 0.000          ; High Pulse Width ; RD_EN ; Rise       ; w_addr_ns[0]                   ;
; 0.954  ; 0.954        ; 0.000          ; High Pulse Width ; RD_EN ; Rise       ; w_addr_ns[1]                   ;
; 0.957  ; 0.957        ; 0.000          ; Low Pulse Width  ; RD_EN ; Fall       ; w_addr_ns[0]|datac             ;
; 0.957  ; 0.957        ; 0.000          ; Low Pulse Width  ; RD_EN ; Fall       ; w_addr_ns[1]|datac             ;
; 0.963  ; 0.963        ; 0.000          ; Low Pulse Width  ; RD_EN ; Fall       ; w_addr_ns[2]|datad             ;
; 0.968  ; 0.968        ; 0.000          ; High Pulse Width ; RD_EN ; Rise       ; w_addr_ns[2]                   ;
; 1.005  ; 1.005        ; 0.000          ; Low Pulse Width  ; RD_EN ; Fall       ; w_addr_ns[0]~1clkctrl|inclk[0] ;
; 1.005  ; 1.005        ; 0.000          ; Low Pulse Width  ; RD_EN ; Fall       ; w_addr_ns[0]~1clkctrl|outclk   ;
; 1.040  ; 1.040        ; 0.000          ; High Pulse Width ; RD_EN ; Rise       ; w_addr_ns[0]~1|datab           ;
; 1.043  ; 1.043        ; 0.000          ; Low Pulse Width  ; RD_EN ; Fall       ; w_addr_ns[0]~1|combout         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; WR_EN       ; RD_EN      ; 0.150  ; 0.744  ; Rise       ; RD_EN           ;
; RD_EN       ; WR_EN      ; -0.534 ; 0.021  ; Rise       ; WR_EN           ;
; FIFO_IN[*]  ; WR_EN      ; -1.488 ; -0.868 ; Fall       ; WR_EN           ;
;  FIFO_IN[0] ; WR_EN      ; -1.585 ; -0.959 ; Fall       ; WR_EN           ;
;  FIFO_IN[1] ; WR_EN      ; -1.598 ; -1.000 ; Fall       ; WR_EN           ;
;  FIFO_IN[2] ; WR_EN      ; -1.723 ; -1.144 ; Fall       ; WR_EN           ;
;  FIFO_IN[3] ; WR_EN      ; -1.572 ; -0.955 ; Fall       ; WR_EN           ;
;  FIFO_IN[4] ; WR_EN      ; -1.529 ; -0.905 ; Fall       ; WR_EN           ;
;  FIFO_IN[5] ; WR_EN      ; -1.709 ; -1.126 ; Fall       ; WR_EN           ;
;  FIFO_IN[6] ; WR_EN      ; -1.704 ; -1.123 ; Fall       ; WR_EN           ;
;  FIFO_IN[7] ; WR_EN      ; -1.488 ; -0.868 ; Fall       ; WR_EN           ;
; WR_EN       ; WR_EN      ; -1.094 ; -0.500 ; Fall       ; WR_EN           ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; WR_EN       ; RD_EN      ; 0.955 ; 0.381 ; Rise       ; RD_EN           ;
; RD_EN       ; WR_EN      ; 1.745 ; 1.173 ; Rise       ; WR_EN           ;
; FIFO_IN[*]  ; WR_EN      ; 2.914 ; 2.356 ; Fall       ; WR_EN           ;
;  FIFO_IN[0] ; WR_EN      ; 2.914 ; 2.356 ; Fall       ; WR_EN           ;
;  FIFO_IN[1] ; WR_EN      ; 2.658 ; 2.073 ; Fall       ; WR_EN           ;
;  FIFO_IN[2] ; WR_EN      ; 2.771 ; 2.206 ; Fall       ; WR_EN           ;
;  FIFO_IN[3] ; WR_EN      ; 2.601 ; 2.000 ; Fall       ; WR_EN           ;
;  FIFO_IN[4] ; WR_EN      ; 2.738 ; 2.157 ; Fall       ; WR_EN           ;
;  FIFO_IN[5] ; WR_EN      ; 2.783 ; 2.221 ; Fall       ; WR_EN           ;
;  FIFO_IN[6] ; WR_EN      ; 2.757 ; 2.194 ; Fall       ; WR_EN           ;
;  FIFO_IN[7] ; WR_EN      ; 2.598 ; 2.003 ; Fall       ; WR_EN           ;
; WR_EN       ; WR_EN      ; 2.288 ; 1.714 ; Fall       ; WR_EN           ;
+-------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; EMPTY        ; SYSCLK     ; 4.908 ; 5.019 ; Rise       ; SYSCLK          ;
; FIFO_OUT[*]  ; SYSCLK     ; 4.060 ; 4.166 ; Rise       ; SYSCLK          ;
;  FIFO_OUT[0] ; SYSCLK     ; 3.531 ; 3.642 ; Rise       ; SYSCLK          ;
;  FIFO_OUT[1] ; SYSCLK     ; 3.571 ; 3.663 ; Rise       ; SYSCLK          ;
;  FIFO_OUT[2] ; SYSCLK     ; 3.440 ; 3.506 ; Rise       ; SYSCLK          ;
;  FIFO_OUT[3] ; SYSCLK     ; 3.445 ; 3.535 ; Rise       ; SYSCLK          ;
;  FIFO_OUT[4] ; SYSCLK     ; 4.060 ; 4.166 ; Rise       ; SYSCLK          ;
;  FIFO_OUT[5] ; SYSCLK     ; 3.229 ; 3.290 ; Rise       ; SYSCLK          ;
;  FIFO_OUT[6] ; SYSCLK     ; 3.249 ; 3.308 ; Rise       ; SYSCLK          ;
;  FIFO_OUT[7] ; SYSCLK     ; 3.095 ; 3.156 ; Rise       ; SYSCLK          ;
; FULL         ; SYSCLK     ; 6.590 ; 6.597 ; Rise       ; SYSCLK          ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; EMPTY        ; SYSCLK     ; 4.195 ; 4.288 ; Rise       ; SYSCLK          ;
; FIFO_OUT[*]  ; SYSCLK     ; 3.001 ; 3.061 ; Rise       ; SYSCLK          ;
;  FIFO_OUT[0] ; SYSCLK     ; 3.420 ; 3.528 ; Rise       ; SYSCLK          ;
;  FIFO_OUT[1] ; SYSCLK     ; 3.454 ; 3.543 ; Rise       ; SYSCLK          ;
;  FIFO_OUT[2] ; SYSCLK     ; 3.330 ; 3.393 ; Rise       ; SYSCLK          ;
;  FIFO_OUT[3] ; SYSCLK     ; 3.335 ; 3.422 ; Rise       ; SYSCLK          ;
;  FIFO_OUT[4] ; SYSCLK     ; 3.962 ; 4.066 ; Rise       ; SYSCLK          ;
;  FIFO_OUT[5] ; SYSCLK     ; 3.127 ; 3.185 ; Rise       ; SYSCLK          ;
;  FIFO_OUT[6] ; SYSCLK     ; 3.146 ; 3.202 ; Rise       ; SYSCLK          ;
;  FIFO_OUT[7] ; SYSCLK     ; 3.001 ; 3.061 ; Rise       ; SYSCLK          ;
; FULL         ; SYSCLK     ; 4.424 ; 4.448 ; Rise       ; SYSCLK          ;
+--------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+----------+---------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack ; -5.797   ; -4.087  ; N/A      ; N/A     ; -3.000              ;
;  RD_EN           ; -4.517   ; -2.049  ; N/A      ; N/A     ; -3.000              ;
;  SYSCLK          ; -5.797   ; 1.612   ; N/A      ; N/A     ; -3.000              ;
;  WR_EN           ; -3.981   ; -4.087  ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -131.418 ; -56.45  ; 0.0      ; 0.0     ; -52.612             ;
;  RD_EN           ; -12.665  ; -5.671  ; N/A      ; N/A     ; -3.105              ;
;  SYSCLK          ; -74.955  ; 0.000   ; N/A      ; N/A     ; -23.818             ;
;  WR_EN           ; -43.798  ; -50.779 ; N/A      ; N/A     ; -31.957             ;
+------------------+----------+---------+----------+---------+---------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; WR_EN       ; RD_EN      ; 0.667  ; 0.861  ; Rise       ; RD_EN           ;
; RD_EN       ; WR_EN      ; -0.534 ; 0.021  ; Rise       ; WR_EN           ;
; FIFO_IN[*]  ; WR_EN      ; -1.488 ; -0.868 ; Fall       ; WR_EN           ;
;  FIFO_IN[0] ; WR_EN      ; -1.585 ; -0.959 ; Fall       ; WR_EN           ;
;  FIFO_IN[1] ; WR_EN      ; -1.598 ; -1.000 ; Fall       ; WR_EN           ;
;  FIFO_IN[2] ; WR_EN      ; -1.723 ; -1.144 ; Fall       ; WR_EN           ;
;  FIFO_IN[3] ; WR_EN      ; -1.572 ; -0.955 ; Fall       ; WR_EN           ;
;  FIFO_IN[4] ; WR_EN      ; -1.529 ; -0.905 ; Fall       ; WR_EN           ;
;  FIFO_IN[5] ; WR_EN      ; -1.709 ; -1.126 ; Fall       ; WR_EN           ;
;  FIFO_IN[6] ; WR_EN      ; -1.704 ; -1.123 ; Fall       ; WR_EN           ;
;  FIFO_IN[7] ; WR_EN      ; -1.488 ; -0.868 ; Fall       ; WR_EN           ;
; WR_EN       ; WR_EN      ; -0.618 ; -0.500 ; Fall       ; WR_EN           ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; WR_EN       ; RD_EN      ; 2.009 ; 1.790 ; Rise       ; RD_EN           ;
; RD_EN       ; WR_EN      ; 4.047 ; 3.816 ; Rise       ; WR_EN           ;
; FIFO_IN[*]  ; WR_EN      ; 5.172 ; 4.967 ; Fall       ; WR_EN           ;
;  FIFO_IN[0] ; WR_EN      ; 5.172 ; 4.967 ; Fall       ; WR_EN           ;
;  FIFO_IN[1] ; WR_EN      ; 4.546 ; 4.400 ; Fall       ; WR_EN           ;
;  FIFO_IN[2] ; WR_EN      ; 4.939 ; 4.671 ; Fall       ; WR_EN           ;
;  FIFO_IN[3] ; WR_EN      ; 4.399 ; 4.256 ; Fall       ; WR_EN           ;
;  FIFO_IN[4] ; WR_EN      ; 4.764 ; 4.590 ; Fall       ; WR_EN           ;
;  FIFO_IN[5] ; WR_EN      ; 4.940 ; 4.692 ; Fall       ; WR_EN           ;
;  FIFO_IN[6] ; WR_EN      ; 4.892 ; 4.648 ; Fall       ; WR_EN           ;
;  FIFO_IN[7] ; WR_EN      ; 4.468 ; 4.291 ; Fall       ; WR_EN           ;
; WR_EN       ; WR_EN      ; 3.807 ; 3.588 ; Fall       ; WR_EN           ;
+-------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; EMPTY        ; SYSCLK     ; 10.624 ; 10.524 ; Rise       ; SYSCLK          ;
; FIFO_OUT[*]  ; SYSCLK     ; 8.125  ; 8.159  ; Rise       ; SYSCLK          ;
;  FIFO_OUT[0] ; SYSCLK     ; 7.576  ; 7.445  ; Rise       ; SYSCLK          ;
;  FIFO_OUT[1] ; SYSCLK     ; 7.730  ; 7.555  ; Rise       ; SYSCLK          ;
;  FIFO_OUT[2] ; SYSCLK     ; 7.381  ; 7.314  ; Rise       ; SYSCLK          ;
;  FIFO_OUT[3] ; SYSCLK     ; 7.400  ; 7.281  ; Rise       ; SYSCLK          ;
;  FIFO_OUT[4] ; SYSCLK     ; 8.125  ; 8.159  ; Rise       ; SYSCLK          ;
;  FIFO_OUT[5] ; SYSCLK     ; 6.855  ; 6.793  ; Rise       ; SYSCLK          ;
;  FIFO_OUT[6] ; SYSCLK     ; 6.899  ; 6.830  ; Rise       ; SYSCLK          ;
;  FIFO_OUT[7] ; SYSCLK     ; 6.532  ; 6.515  ; Rise       ; SYSCLK          ;
; FULL         ; SYSCLK     ; 14.500 ; 14.353 ; Rise       ; SYSCLK          ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; EMPTY        ; SYSCLK     ; 4.195 ; 4.288 ; Rise       ; SYSCLK          ;
; FIFO_OUT[*]  ; SYSCLK     ; 3.001 ; 3.061 ; Rise       ; SYSCLK          ;
;  FIFO_OUT[0] ; SYSCLK     ; 3.420 ; 3.528 ; Rise       ; SYSCLK          ;
;  FIFO_OUT[1] ; SYSCLK     ; 3.454 ; 3.543 ; Rise       ; SYSCLK          ;
;  FIFO_OUT[2] ; SYSCLK     ; 3.330 ; 3.393 ; Rise       ; SYSCLK          ;
;  FIFO_OUT[3] ; SYSCLK     ; 3.335 ; 3.422 ; Rise       ; SYSCLK          ;
;  FIFO_OUT[4] ; SYSCLK     ; 3.962 ; 4.066 ; Rise       ; SYSCLK          ;
;  FIFO_OUT[5] ; SYSCLK     ; 3.127 ; 3.185 ; Rise       ; SYSCLK          ;
;  FIFO_OUT[6] ; SYSCLK     ; 3.146 ; 3.202 ; Rise       ; SYSCLK          ;
;  FIFO_OUT[7] ; SYSCLK     ; 3.001 ; 3.061 ; Rise       ; SYSCLK          ;
; FULL         ; SYSCLK     ; 4.424 ; 4.448 ; Rise       ; SYSCLK          ;
+--------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; EMPTY         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FULL          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FIFO_OUT[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FIFO_OUT[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FIFO_OUT[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FIFO_OUT[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FIFO_OUT[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FIFO_OUT[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FIFO_OUT[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FIFO_OUT[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; SYSCLK                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RST_B                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; WR_EN                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RD_EN                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; FIFO_IN[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; FIFO_IN[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; FIFO_IN[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; FIFO_IN[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; FIFO_IN[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; FIFO_IN[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; FIFO_IN[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; FIFO_IN[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; EMPTY         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; FULL          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; FIFO_OUT[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; FIFO_OUT[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; FIFO_OUT[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; FIFO_OUT[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; FIFO_OUT[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; FIFO_OUT[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; FIFO_OUT[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; FIFO_OUT[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; EMPTY         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; FULL          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; FIFO_OUT[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; FIFO_OUT[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; FIFO_OUT[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; FIFO_OUT[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; FIFO_OUT[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; FIFO_OUT[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; FIFO_OUT[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; FIFO_OUT[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; EMPTY         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; FULL          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; FIFO_OUT[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; FIFO_OUT[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; FIFO_OUT[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; FIFO_OUT[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; FIFO_OUT[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; FIFO_OUT[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; FIFO_OUT[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; FIFO_OUT[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; SYSCLK     ; RD_EN    ; 1255     ; 0        ; 0        ; 0        ;
; WR_EN      ; RD_EN    ; 3        ; 3        ; 0        ; 0        ;
; RD_EN      ; SYSCLK   ; 3        ; 0        ; 0        ; 0        ;
; WR_EN      ; SYSCLK   ; 11       ; 3        ; 0        ; 0        ;
; RD_EN      ; WR_EN    ; 13       ; 13       ; 0        ; 0        ;
; SYSCLK     ; WR_EN    ; 472      ; 0        ; 1255     ; 0        ;
; WR_EN      ; WR_EN    ; 0        ; 41       ; 3        ; 3        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; SYSCLK     ; RD_EN    ; 1255     ; 0        ; 0        ; 0        ;
; WR_EN      ; RD_EN    ; 3        ; 3        ; 0        ; 0        ;
; RD_EN      ; SYSCLK   ; 3        ; 0        ; 0        ; 0        ;
; WR_EN      ; SYSCLK   ; 11       ; 3        ; 0        ; 0        ;
; RD_EN      ; WR_EN    ; 13       ; 13       ; 0        ; 0        ;
; SYSCLK     ; WR_EN    ; 472      ; 0        ; 1255     ; 0        ;
; WR_EN      ; WR_EN    ; 0        ; 41       ; 3        ; 3        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 9     ; 9    ;
; Unconstrained Input Port Paths  ; 54    ; 54   ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 20    ; 20   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Thu Jun 18 13:07:17 2020
Info: Command: quartus_sta FIFO -c FIFO
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 54 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'FIFO.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name SYSCLK SYSCLK
    Info (332105): create_clock -period 1.000 -name RD_EN RD_EN
    Info (332105): create_clock -period 1.000 -name WR_EN WR_EN
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.797
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.797             -74.955 SYSCLK 
    Info (332119):    -4.517             -12.665 RD_EN 
    Info (332119):    -3.981             -43.798 WR_EN 
Info (332146): Worst-case hold slack is -4.087
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.087             -50.779 WR_EN 
    Info (332119):    -2.049              -5.671 RD_EN 
    Info (332119):     3.611               0.000 SYSCLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -23.818 SYSCLK 
    Info (332119):    -3.000              -3.000 RD_EN 
    Info (332119):    -3.000              -3.000 WR_EN 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.089
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.089             -67.326 SYSCLK 
    Info (332119):    -4.148             -11.628 RD_EN 
    Info (332119):    -3.365             -38.235 WR_EN 
Info (332146): Worst-case hold slack is -3.865
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.865             -47.314 WR_EN 
    Info (332119):    -1.871              -5.107 RD_EN 
    Info (332119):     3.216               0.000 SYSCLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -23.818 SYSCLK 
    Info (332119):    -3.000              -3.000 RD_EN 
    Info (332119):    -3.000              -3.000 WR_EN 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.888
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.888             -27.875 SYSCLK 
    Info (332119):    -2.108             -17.457 WR_EN 
    Info (332119):    -1.293              -3.528 RD_EN 
Info (332146): Worst-case hold slack is -1.808
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.808             -23.084 WR_EN 
    Info (332119):    -0.995              -2.850 RD_EN 
    Info (332119):     1.612               0.000 SYSCLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -31.957 WR_EN 
    Info (332119):    -3.000             -17.550 SYSCLK 
    Info (332119):    -3.000              -3.105 RD_EN 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4640 megabytes
    Info: Processing ended: Thu Jun 18 13:07:20 2020
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


