`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Module Name: mux_2bit_2_to_1_dataflow_tb
//////////////////////////////////////////////////////////////////////////////////

module lab1_1_1_tb(
    );
    
    reg x, y;
	reg s;
    wire m;
    
    lab1_1_1 DUT (.x(x), .y(y), .s(s), .m(m));
    
 
    initial
    begin
      x = 0; y = 0; s = 0;
      #10 y = 1;
      #10 x = 1; y = 0;
      #10 x = 1; y = 1;
      #10 s = 1;
      #10 x = 0; y = 0;
      #10 y = 1;
      #10 x = 1; y = 0;
      #10 x = 1; y = 1;
	#20;
    end

endmodule
