# Линия задержки
Задержка реализована последовательно соединёнными регистрами, выходы которых подаются на мультиплексор 16-к-1, управляемый 4-битным управляющим сигналом data_delay_i
