Vivado Simulator 2019.1
Copyright 1986-1999, 2001-2019 Xilinx, Inc. All Rights Reserved.
Running: C:/Xilinx/Vivado/2019.1/bin/unwrapped/win64.o/xelab.exe -wto d78030db21144584b1ed9372a1b8debb --incr --debug typical --relax --mt 2 -L xil_defaultlib -L unisims_ver -L secureip --snapshot tb_7seg_v2_func_synth xil_defaultlib.tb_7seg_v2 xil_defaultlib.glbl -log elaborate.log 
Using 2 slave threads.
Starting static elaboration
ERROR: [VRFC 10-3180] cannot find port 'reset_pi_IBUF' on this module [C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Laboratorio_2/Repositorio/lab02-g03/Ejercicios/Proyectos/Ejercicio4/vivido_project.sim/sim_1/synth/func/xsim/tb_7seg_v2_func_synth.v:1538]
ERROR: [VRFC 10-3180] cannot find port 'display_select_po_OBUF' on this module [C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Laboratorio_2/Repositorio/lab02-g03/Ejercicios/Proyectos/Ejercicio4/vivido_project.sim/sim_1/synth/func/xsim/tb_7seg_v2_func_synth.v:1537]
ERROR: [VRFC 10-3180] cannot find port 'digit_select' on this module [C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Laboratorio_2/Repositorio/lab02-g03/Ejercicios/Proyectos/Ejercicio4/vivido_project.sim/sim_1/synth/func/xsim/tb_7seg_v2_func_synth.v:1536]
ERROR: [VRFC 10-3180] cannot find port 'CLK_10MHZ' on this module [C:/Users/carlo/Andrey/TEC/Semestre_II_2022/Taller_Digitales/Laboratorios/Laboratorio_2/Repositorio/lab02-g03/Ejercicios/Proyectos/Ejercicio4/vivido_project.sim/sim_1/synth/func/xsim/tb_7seg_v2_func_synth.v:1535]
ERROR: [XSIM 43-3322] Static elaboration of top level Verilog design unit(s) in library work failed.
