# Acceleromete

 Descripci贸n

Este proyecto implementa un sistema de adquisici贸n y procesamiento de datos de un aceler贸metro mediante FPGA en Verilog. Se utiliza una interfaz SPI para la comunicaci贸n con el sensor y m贸dulos de procesamiento para interpretar los datos obtenidos.

锔 Requisitos

Tarjeta FPGA compatible (ejemplo: DE10-Lite, Basys 3, Nexys A7)

Software Intel Quartus Prime Lite u otro entorno de desarrollo HDL

Aceler贸metro SPI (ejemplo: ADXL345, MPU6050 con adaptador SPI)

Conexi贸n de cables jumper para la comunicaci贸n con la FPGA

Fuente de alimentaci贸n adecuada (3.3V o 5V seg煤n el aceler贸metro utilizado)

 Estructura del Proyecto
 PLL.v               
 PLL_2.v             
 PLL_2_bb.v           
 PLL_altpll.v       
 PLL_bb.v             
 accel.v              
 df.qpf               
 df.qsf               
 memory_RAM.v         
 seg7.v               
 spi_control.v        
 spi_serdes.v         
 README.md            
