 -2-
一、摘要 
(1)中文摘要 
    本計畫主要目的在研發一具機率行為且可自動調變的晶片系統，作為植入式
(implantable)或實驗室晶片化(Lab-on-a-chip)生醫檢測系統中的智慧型信號辨識系統，系統
的實現乃基於「連續值之侷限型波茲曼模型(CRBM)」的理論。CRBM的雛型晶片量測顯示，
調變電路的誤差會限制了系統對參數最佳化的能力，本計劃以模擬歸納出系統在辨識生醫
訊號所能容忍之最大電路誤差，並設計新的調變電路以達成需求的精準度，使系統在製程
變異與雜訊存在時，能穩健而正確地調變系統參數。另外，本計劃也以模擬方式歸納設計
出晶片參數可程式化及模組化的架構，使得晶片系統可透過連結多個晶片，構成更大的網
路。各模組的子電路已於計劃第一階段設計並驗證完成，第二階段的工作已江子電路組成
一可程式化及模組化的機率型晶片系統，每個晶片包含 10個機率型運算元，可連結多個晶
片已應用於實際的生醫訊號檢測，另外，本計劃也以行為模擬的方式，驗證此晶片系統的
確可以利用機率行為達到很不錯的雜訊容忍度(>100mV)，保持穩健的生醫訊號辨識。 
 
關鍵字 : 晶片系統，機率型積體電路，波茲曼模型，生醫晶片. 
  
(2)英文摘要 
 This project looks to develop a probabilistic and adaptable system-on-chip for functioning as 
intelligent systems in implantable or Lab-on-a-chip devices in biomedical applications. The 
system is implemented based on the algorithm of the Continuous Restricted Boltzmann Machine. 
The measurements of the prototype CRBM chip indicate that offsets in training circuits impede 
the system from adapting its parameters optimally. This project has identified, by simulation, the 
maximum offsets a CRBM system can tolerate when modelling biomedical signals. Electronic 
circuits satisfying the offset requirement have also been proposed. In addition, the architecture 
allowing the CRBM system to be programmable and scalable has also been concluded from 
simulation. All component circuits of a programmable and scalable CRBM system have been 
designed and implemented in the first stage of this project. In the second stage, this project has 
integrated all component circuits to form a programmable, scalable probabilistic VLSI system, 
which contains ten computing units able to be interconnected to form a large-scale network for 
practical biomedical applications. Furthermore, the project has also used behavioural simulation 
to demonstrate the ability of the probabilistic system to recognise biomedical signals robustly by 
using its probabilistic behaviour to generalise environmental noise (more than 100mV). 
  
Keywords : System on a chip, Probabilistic VLSI, Boltzmann Machine, Biomedical Chips. 
 -4-
運算元，而每一條直線代表運算元與運算元之間的連結，有連結的運算元之間相互傳
輸資料， iv 為可見運算元，代表 CRBM系統中之一維資料， ih 為隱藏運算元，用以監
控系統調變狀況。一個運算元的輸出輸入之關係如圖一(b)所示，其機率行為可用以下
數學式子描述[7]： 
)))0,((( ∑ +⋅= σϕ Nswas jijjii                                 (1) 
 其中， )0,(σN 代表變異為σ ，平均值在0之高斯雜訊(Gaussian noise)，而 )(⋅ϕ 為一上
下限在 1± ，斜率由 ia 控制之 sigmoid函數。 
 
      
 
 
 
圖一、CRBM模型(a)由運算元構成的網路架構 (b)單一運算元輸出輸入關係示意 
 
  CRBM 學習辨識資料的過程，是要學習在可見運算元重建訓練資料(training data)
的分布，如此、測試資料便可根據隱藏運算元的值被分類出來，而參數之訓練演算法
如下：[7] 
  )( 10 >⋅<−>⋅<⋅=∆ jiji hvhvληλ                              (2) 
其中，λ代表 ijw 和 ia， λη 代表訓練的更新率， 0>⋅< 與 1>⋅< 分別表示運算元的初始時
的期望值與第一次取樣時的期望值。CRBM模型已經驗證可以穩健地辦識實際的生醫
訊號[7]，一雛型的晶片系統具有兩個可見及四個隱藏運算元，亦已被實現，但在雛型
系統中發現，調變電路的準確度限制系統參數的最佳化，此外生醫訊號時常為高維度
的資料，所以本計劃第一階段的重點為設計穩健的調變電路及晶片模組化與可程式化
的架構。 
 
五、研究方法、結果與討論 
(1) 穩健調變電路的設計 
a.系統模擬 
類比電路的準確度會受製程偏移、電荷注入(charge injection)、元件線性度等
的影響，而這會使得我們的參數調變電路無法訓練出想要訓練出來的資料，所以把
這些效應加在 )2.(eq 中，修改如下： 
jh
iv  
ijw  
Gaussian noise
不同 ia  
2h
1h
3h
jh
1iw
ijw
(a) (b) 
 -6-
 
圖四、 %1.0=∆T (a) 正常心跳的訓練結果 (b)異常心跳訓練結果 (c)H3 之響應 
 
由於 %1.0=∆T 的電路並不容易設計，所以我們進一步探討三種不同訓練方法
容忍之最大誤差 T∆ 為何，以期簡化電路設計，結果如表一，雖然在不同演算法下，
皆只能容忍 %1.0=∆T 之誤差。每單筆資料就做一次連續值更新(Single-datum, 
real-valued update)的方式，因不需要累計(accumulate)運算結果，所以電路的複雜
度可減低。 
 
訓練方法 容忍誤差 
Four-data, single-valued update 0.1% 
Four-data, real-valued update 0.1% 
Single-datum, real-valued update 0.1% 
表一、不同訓練演算法下，CRBM系統所能容忍最小誤差 
   
b.電路設計 
  我們使用動態電流鏡(Dynamic current mirror, DCM)技術[9]來減少電路元件不
匹配所造成誤差來實現訓練之演算法。提出的電路架構如圖五所示，Iin表示前級乘
法器所算出的 vi⋅hj，第一個取樣值先透過 NMOS暫存器存在 PMOS暫存器，再把
第二個取樣值存在 NMOS 暫存器裏，然後切換開關就可以得出<vi⋅hj>0-<vi⋅hj>1之
電流值。而若我們採用表一中 Four-data的演算法，則電路需要有聚集器(accumulator)
來實現，電路架構如圖六所示。對單筆資料更新的訓練法，Iin 電流的範圍設計為
1µA~3µA，而 DCM的誤差則對 Iin=2µA做最佳化。 
 -8-
 
)(4 Ahv ji µ><  Ideal Simulation Error 
0.25+0.25+0.25+0.25 Aµ1  Aµ99899.0  0.101% 
0.5+0.5+0.5+0.5 Aµ2  Aµ00216.2  0.108% 
0.75+0.75+0.75+0.75 Aµ3  Aµ00268.3  0.089% 
表三、用電路圖五累計四筆 vi⋅hj的誤差 
 
)(4 Ahv ji µ><  )(ˆˆ 4 Ahv ji µ><  Ideal Error 
0.25+0.25+0.25+0.25 0.25+0.25+0.25+0.25 Aµ0  0.04% 
0.5+0.5+0.5+0.5 0.5+0.5+0.5+0.5 Aµ0  0.1% 
0.75+0.75+0.75+0.75 0.75+0.75+0.75+0.75 Aµ0  0.03% 
0.25+0.25+0.75+0.75 0.75+0.75+0.25+0.25 Aµ0  0.23% 
表四、用電路圖六運算 Four-datum, real-valued update的誤差 
 
(2) 參數可程式化設計 
除了增加系統的穩建性外，我們也設計使得系統參數可透過晶片外的電腦或
其他週邊硬體設定，如此，晶片除了自動調變參數外也可以由外部設定來控制晶
片的機率行為，擴增晶片測試與應用上的彈性，以便進一步研究具機率行為的系
統運算潛力。 
  a.系統架構 
圖七所示為一個運算元的架構 iij Sw ⋅ 經由可程式化連結系統(programmable 
connection system)送電流到運算元並與雜訊產生之電流相加送到 Sigmoid函數完成
)1.(eq 之運算並透過緩衝器(buffer)去推動下一級電路，而底下兩個 Switch則可選擇
此運算元是否要啟動。 
可程式化連結系統(programmable connection system)架構圖如圖八所示，由兩個
乘法器所組成 ijw 的連結是雙向的，運算元(包括可見與不可見運算元)均要透過此系
統架構來做連結 
圖九顯示每個運算元間之權重的儲存及讀取方式，調變訓練系統把訓練出來的
值儲存在電容器中，透過數位類比轉換器(DAC)轉成數位訊號儲存在記憶體中(在本
計畫裏我們使用靜態隨機存取記憶體(SRAM))。當系統要重建資料時便從 SRAM裏
讀取參數資料送到數位類比轉換器(ADC)及乘法器去做運算，這樣的架構即為可程
式化架構。 
 
 
 -10-
 
圖九、運算元間之權重的儲存及讀取架構圖 
   
除此之外，我們須找出 ADC及 DAC所需解析度，由表二，Case1與 Case2分
別為調變過程與資料重建過程針對 ijw 及 A改變時所需系統參數之解析度，圖十
(a)(b)為個別之 Matlab 模擬結果，測試資料亦為兩個叢集之高斯分布資料。結果顯
示系統調變過程需使用較高解析度，而信號重建過程僅須約 4-bit 的解析度，因此
在我們的系統僅需使用 4-bit 解析度的 ADC 和 DAC，這樣可以更加節省我們的晶
片面積並大大減少電路設計之困難度。 
   
Case 1：training process change into digital 
 Weight Av、Ah 
Only Wij 9bits  
Only Ai  6bits 
Wij & Ai 10bits 9bits 
   
Case 1：result change into digital 
 Weight Av、Ah 
Only Wij 4bits  
Only Ai  2bits 
Wij & Ai 5bits 4bits 
表二、Case1與 Case2分別為訓練與重建所需解析度 
 
 -12-
 
圖十一、Rail-toRail interpolating ADC 
 
圖十二、Wide Range乘法器 
(3) 晶片模組化設計 
在解決實際應應問題時，隨著處理訊號維度的增加(e.g.感測器個數)，CRBM
模型需要的運算元也約成等比增加，所以本計畫也把機率型運算元的電路設計成
模組化，使不同晶片間的運算元亦可互相連接，以利於未來可以經由把多個晶片
相連，構成更大的網路以處理高維的訊號。 
圖十三為本計畫採用之模組設計由六個可見運算元與八個不可見運算元組成
單一顆顆晶片，運算元的啟動與否與相互間的連結是可以程式化的，若要擴大資
料的維度，則可增加晶片各數來達成此目的，如圖十四所示。 
 -14-
)(VPN 代表重建資料的機率分佈，由 KL-Divergence運算式將可求出兩筆資料的機
率分布相似程度，並運算出 G 值。而重建資料與訓練資料的機率分佈越相像時，
則 )( 1VPO 與 )( 1VP N 將會越接近，使得 log函數越趨近 log1 ( log1=0 )，故 G值亦會
越趨近 0。由此可知，若 G值越小，則重建資料與訓練資料將會越相近，代表 CRBM
系統的穩健性越佳。 
 
 
 
 
 
 
 
 
 
 
     
    經由多次模擬統計，表一分別列出訓練圖形為兩圓及一圓一橢圓之情況下，可
評估 CRBM系統達成特定穩健性之 G值範圍。其中機率分布相似代表當 G值達到
此範圍時，訓練圖形與重建圖形可達成機率分布相似之穩健性；輪廓相似代表當 G
值達到此範圍時，訓練圖形與重建圖形可達成輪廓相似之穩健性，而由前段所述 G
值越小 CRBM 系統的穩健性越佳，因此機率分布相似之穩定性判定將較輪廓相似
嚴苛。 
 
 機率分布相似 輪廓相似 
Sample總點數 1000 
一圓一橢圓 0.45以下 0.6以下 
兩圓 0.23以下 0.3以下 
 
 
 
 
(b)外部雜訊對 CRBM系統穩健性之影響 
    透過 KL-Divergence 這套穩健性評估系統，可以客觀模擬 CRBM 系統在擁有
外部雜訊(External noise)的情況下之穩健性表現。其中外部雜訊分別加在 CRBM系
統裡的wij、sj、aj三項參數上，並針對此三參數雜訊為完全獨立分佈(Fully independent)
及完全相同分佈(Fully correlative)之情況模擬，且以下的雜訊容忍表中將會分別列
出機率分布相似(左值)及輪廓相似(右值)所能忍受的雜訊大小。表二列出雜訊分佈
為均勻分布(Uniform noise distribution)之雜訊容忍表，表三列出雜訊分佈為高斯分
佈(Normal noise distribution)之雜訊容忍表。 
 
圖一. (a)為訓練資料，(b)為重建資料，利用比對兩者資料
的相似程度可判別 CRBM系統的穩健性 
表一. 訓練圖形為兩圓及一圓一橢圓之情況下，可評估
CRBM系統達成特定穩健性之 G值範圍 
 
(a) 
 
(b) 
 -16-
的計算 wijhj 及 wijvi分別輸出電流給 vi及 hj。圖十五(c)為一個運算元之方塊圖，從
乘法器輸出之電流從 I流到運算元裏，與雜訊電流相加後流經 sigmoid函數再轉電
流為電壓產生具機率行為之運算元輸出。此外運算元裏還有用以儲存 sigmoid斜率
之電容，及更新電容值之 update電路。 
 
2. 可程式化 
 由於晶片上訓練 CRBM參數所需之解析度較高，因此設計一個可程式化之架構為
一較實用之方法，可以先以電腦模擬出參數並以較低之解析度儲存在記憶體裡，概
念圖如圖十六所示，先以 A/D converter 把存在電容裡的參數值數位化再與記憶體
之數值比較，較小則往上更新，反之則向下更新。 
   
3. 可模組化 
模組化概念圖如圖十七，可因訊號複雜度而任意擴充運算元個數，如圖十五(c)之
N 可控制是否使用此運算元，當不使用時，從Ｘ流出晶片且運算元的輸出也由Ｓ
端直接從Ｏ端輸出。 
 
圖十五、可程式化與模組化 CRBM晶片系統架構圖 
 
 -18-
 
 
圖十八、電路佈局 
 
(6) 系統測試平台開發 
CRBM系統測試平台如圖十九所示，我們利用 dsPIC晶片裡之 A/D converter來數
位化參數並與裡面之記憶體值做比較以實現更新參數值之功能，此外 dsPIC上有數
位 I/O可以產生數位之控制信號來控制 CRBM系統裡之數位信號。dsPIC量測到的
信號與示波器量到之信號可以分別以 RS-232及 GPIB通信協定傳送到個人電腦。 
 
4.4 x 4 mm2 (TSMC I/O PAD included)
Neuron x 5 
 Neuron x 5
Synapse 
Noise Gen. 
MUX
Bias 
 -20-
(2)研究成果之學術或應用價值 
   機率行為的晶片系統開發，除了對生醫檢測的應用提供了一個可能的智慧型訊號辨識核
心技術，以做植入式生醫晶片的電源管理，即達到即時訊號辨識、即時生理回饋的可能性。
此計劃更對未來的類比電路系統提供了新的設計概念，在元件的雜訊不減而訊號的動態範
圍不斷隨著工作電壓縮減的情況下，本計劃驗證具機率行為的電路，可以有效地防止電路
的雜訊與運算錯誤的傳遞，且有可能利用晶片自身雜訊產生機率行為，其對未來的學術研
究，提供一個逆向思考的方向 ─ 利用雜訊做運算。由於本計劃中電路的機率行為來自在
電路中加入雜訊(由雜訊產生器電路產生[7])，在將來電晶體的內部雜訊與訊號相當時，與
其抑制雜訊，或許有可能利用內部雜訊，根據機率型類神經網路的模型做運算，關於此，
本計劃主持人已開始用 90nm製程進行研究。對產業界而言，本計劃發展的技術，除與生
醫檢測儀器有密切相關，系統穩健性分析等技術，對產業界研發的其他晶片系統亦是重要
的技術應用。 
 
(3)與原計畫相符程度及達成預期目標情況 
   本計劃的執行基本上與原計畫書所列的目標完全相符，已驗證機率型晶片系統在實際生
醫訊號辨識的穩健性，並設計完成可程式化模組化的機率型晶片系統，晶片系統正送交 CIC
製做中，預計於 2008年 2月製作完成並測試，此晶片系統的製作時程比原計劃書來的慢，
原因為晶片系統龐大(面積 4.4mmx4mm)所以設計過程與驗證比原計畫長，但相信於 2008
年 6月前可完成測試。 
行政院國家科學委員會補助國內專家學者出席國際學術會議報告 
                                                           95 年 9 月 11 日 
報告人姓名  
陳  新 
 
服務機構
及職稱 
清大電子所 
助理教授 
 
     時間 
會議 
     地點 
2006.08.30~2006.09.03 
New York, USA 
本會核定
補助文號
NSC 95-2221-E-007 -115 
會議 
名稱 
 (中文)IEEE 第二十八屆生醫工程國際研討會 
 (英文)IEEE 28th International Conference of the Engineering in 
Medicine and Biology Society 
發表 
論文 
題目 
 (中文)訓練機率型晶片模型在硬體非理想特性存在下辨識生醫訊號 
 (英文)Training Probabilistic VLSI Model On-chip to Recognise 
Biomedical Signals under Hardware Nonidealities 
???
 
表 Y04 
