
mgalo001_lab4_part3.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000000  00800100  00800100  0000026a  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         000001f6  00000000  00000000  00000074  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000003  00800100  00800100  0000026a  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  0000026a  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  0000029c  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 00000028  00000000  00000000  000002dc  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   0000088f  00000000  00000000  00000304  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 000007c6  00000000  00000000  00000b93  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   0000033a  00000000  00000000  00001359  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  00000054  00000000  00000000  00001694  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    0000040d  00000000  00000000  000016e8  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    00000076  00000000  00000000  00001af5  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000018  00000000  00000000  00001b6b  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	45 c0       	rjmp	.+138    	; 0x8c <__ctors_end>
   2:	00 00       	nop
   4:	53 c0       	rjmp	.+166    	; 0xac <__bad_interrupt>
   6:	00 00       	nop
   8:	51 c0       	rjmp	.+162    	; 0xac <__bad_interrupt>
   a:	00 00       	nop
   c:	4f c0       	rjmp	.+158    	; 0xac <__bad_interrupt>
   e:	00 00       	nop
  10:	4d c0       	rjmp	.+154    	; 0xac <__bad_interrupt>
  12:	00 00       	nop
  14:	4b c0       	rjmp	.+150    	; 0xac <__bad_interrupt>
  16:	00 00       	nop
  18:	49 c0       	rjmp	.+146    	; 0xac <__bad_interrupt>
  1a:	00 00       	nop
  1c:	47 c0       	rjmp	.+142    	; 0xac <__bad_interrupt>
  1e:	00 00       	nop
  20:	45 c0       	rjmp	.+138    	; 0xac <__bad_interrupt>
  22:	00 00       	nop
  24:	43 c0       	rjmp	.+134    	; 0xac <__bad_interrupt>
  26:	00 00       	nop
  28:	41 c0       	rjmp	.+130    	; 0xac <__bad_interrupt>
  2a:	00 00       	nop
  2c:	3f c0       	rjmp	.+126    	; 0xac <__bad_interrupt>
  2e:	00 00       	nop
  30:	3d c0       	rjmp	.+122    	; 0xac <__bad_interrupt>
  32:	00 00       	nop
  34:	3b c0       	rjmp	.+118    	; 0xac <__bad_interrupt>
  36:	00 00       	nop
  38:	39 c0       	rjmp	.+114    	; 0xac <__bad_interrupt>
  3a:	00 00       	nop
  3c:	37 c0       	rjmp	.+110    	; 0xac <__bad_interrupt>
  3e:	00 00       	nop
  40:	35 c0       	rjmp	.+106    	; 0xac <__bad_interrupt>
  42:	00 00       	nop
  44:	33 c0       	rjmp	.+102    	; 0xac <__bad_interrupt>
  46:	00 00       	nop
  48:	31 c0       	rjmp	.+98     	; 0xac <__bad_interrupt>
  4a:	00 00       	nop
  4c:	2f c0       	rjmp	.+94     	; 0xac <__bad_interrupt>
  4e:	00 00       	nop
  50:	2d c0       	rjmp	.+90     	; 0xac <__bad_interrupt>
  52:	00 00       	nop
  54:	2b c0       	rjmp	.+86     	; 0xac <__bad_interrupt>
  56:	00 00       	nop
  58:	29 c0       	rjmp	.+82     	; 0xac <__bad_interrupt>
  5a:	00 00       	nop
  5c:	27 c0       	rjmp	.+78     	; 0xac <__bad_interrupt>
  5e:	00 00       	nop
  60:	25 c0       	rjmp	.+74     	; 0xac <__bad_interrupt>
  62:	00 00       	nop
  64:	23 c0       	rjmp	.+70     	; 0xac <__bad_interrupt>
  66:	00 00       	nop
  68:	21 c0       	rjmp	.+66     	; 0xac <__bad_interrupt>
  6a:	00 00       	nop
  6c:	1f c0       	rjmp	.+62     	; 0xac <__bad_interrupt>
  6e:	00 00       	nop
  70:	1d c0       	rjmp	.+58     	; 0xac <__bad_interrupt>
  72:	00 00       	nop
  74:	1b c0       	rjmp	.+54     	; 0xac <__bad_interrupt>
  76:	00 00       	nop
  78:	19 c0       	rjmp	.+50     	; 0xac <__bad_interrupt>
  7a:	00 00       	nop
  7c:	17 c0       	rjmp	.+46     	; 0xac <__bad_interrupt>
  7e:	00 00       	nop
  80:	15 c0       	rjmp	.+42     	; 0xac <__bad_interrupt>
  82:	00 00       	nop
  84:	13 c0       	rjmp	.+38     	; 0xac <__bad_interrupt>
  86:	00 00       	nop
  88:	11 c0       	rjmp	.+34     	; 0xac <__bad_interrupt>
	...

0000008c <__ctors_end>:
  8c:	11 24       	eor	r1, r1
  8e:	1f be       	out	0x3f, r1	; 63
  90:	cf ef       	ldi	r28, 0xFF	; 255
  92:	d0 e4       	ldi	r29, 0x40	; 64
  94:	de bf       	out	0x3e, r29	; 62
  96:	cd bf       	out	0x3d, r28	; 61

00000098 <__do_clear_bss>:
  98:	21 e0       	ldi	r18, 0x01	; 1
  9a:	a0 e0       	ldi	r26, 0x00	; 0
  9c:	b1 e0       	ldi	r27, 0x01	; 1
  9e:	01 c0       	rjmp	.+2      	; 0xa2 <.do_clear_bss_start>

000000a0 <.do_clear_bss_loop>:
  a0:	1d 92       	st	X+, r1

000000a2 <.do_clear_bss_start>:
  a2:	a3 30       	cpi	r26, 0x03	; 3
  a4:	b2 07       	cpc	r27, r18
  a6:	e1 f7       	brne	.-8      	; 0xa0 <.do_clear_bss_loop>
  a8:	6f d0       	rcall	.+222    	; 0x188 <main>
  aa:	a3 c0       	rjmp	.+326    	; 0x1f2 <_exit>

000000ac <__bad_interrupt>:
  ac:	a9 cf       	rjmp	.-174    	; 0x0 <__vectors>

000000ae <Tick>:
enum States {Init, S1, S2, S3, S4} state;

unsigned char tmpA = 0x00;
unsigned char tmpB = 0x00;

void Tick(){
  ae:	cf 93       	push	r28
  b0:	df 93       	push	r29
  b2:	cd b7       	in	r28, 0x3d	; 61
  b4:	de b7       	in	r29, 0x3e	; 62
	switch(state) { // Transitions
  b6:	80 91 02 01 	lds	r24, 0x0102	; 0x800102 <state>
  ba:	88 2f       	mov	r24, r24
  bc:	90 e0       	ldi	r25, 0x00	; 0
  be:	82 30       	cpi	r24, 0x02	; 2
  c0:	91 05       	cpc	r25, r1
  c2:	31 f1       	breq	.+76     	; 0x110 <Tick+0x62>
  c4:	83 30       	cpi	r24, 0x03	; 3
  c6:	91 05       	cpc	r25, r1
  c8:	2c f4       	brge	.+10     	; 0xd4 <Tick+0x26>
  ca:	00 97       	sbiw	r24, 0x00	; 0
  cc:	49 f0       	breq	.+18     	; 0xe0 <Tick+0x32>
  ce:	01 97       	sbiw	r24, 0x01	; 1
  d0:	59 f0       	breq	.+22     	; 0xe8 <Tick+0x3a>
  d2:	32 c0       	rjmp	.+100    	; 0x138 <Tick+0x8a>
  d4:	83 30       	cpi	r24, 0x03	; 3
  d6:	91 05       	cpc	r25, r1
  d8:	39 f1       	breq	.+78     	; 0x128 <Tick+0x7a>
  da:	04 97       	sbiw	r24, 0x04	; 4
  dc:	49 f1       	breq	.+82     	; 0x130 <Tick+0x82>
  de:	2c c0       	rjmp	.+88     	; 0x138 <Tick+0x8a>
		case Init:
		state = S1;
  e0:	81 e0       	ldi	r24, 0x01	; 1
  e2:	80 93 02 01 	sts	0x0102, r24	; 0x800102 <state>
		break;
  e6:	2b c0       	rjmp	.+86     	; 0x13e <Tick+0x90>
		
		case S1:
		if(tmpA == 0x04){
  e8:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <_edata>
  ec:	84 30       	cpi	r24, 0x04	; 4
  ee:	21 f4       	brne	.+8      	; 0xf8 <Tick+0x4a>
		state = S2;
  f0:	82 e0       	ldi	r24, 0x02	; 2
  f2:	80 93 02 01 	sts	0x0102, r24	; 0x800102 <state>
		state = S4;
		}
		else{
		state = S1;
		}
		break;
  f6:	23 c0       	rjmp	.+70     	; 0x13e <Tick+0x90>
		
		case S1:
		if(tmpA == 0x04){
		state = S2;
		}
		else if(tmpA == 0x80){
  f8:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <_edata>
  fc:	80 38       	cpi	r24, 0x80	; 128
  fe:	21 f4       	brne	.+8      	; 0x108 <Tick+0x5a>
		state = S4;
 100:	84 e0       	ldi	r24, 0x04	; 4
 102:	80 93 02 01 	sts	0x0102, r24	; 0x800102 <state>
		}
		else{
		state = S1;
		}
		break;
 106:	1b c0       	rjmp	.+54     	; 0x13e <Tick+0x90>
		}
		else if(tmpA == 0x80){
		state = S4;
		}
		else{
		state = S1;
 108:	81 e0       	ldi	r24, 0x01	; 1
 10a:	80 93 02 01 	sts	0x0102, r24	; 0x800102 <state>
		}
		break;
 10e:	17 c0       	rjmp	.+46     	; 0x13e <Tick+0x90>
		
		case S2:
		if(tmpA == 0x02){
 110:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <_edata>
 114:	82 30       	cpi	r24, 0x02	; 2
 116:	21 f4       	brne	.+8      	; 0x120 <Tick+0x72>
		state = S3;
 118:	83 e0       	ldi	r24, 0x03	; 3
 11a:	80 93 02 01 	sts	0x0102, r24	; 0x800102 <state>
		}
		else{
		state = S1;
		}
		break;
 11e:	0f c0       	rjmp	.+30     	; 0x13e <Tick+0x90>
		case S2:
		if(tmpA == 0x02){
		state = S3;
		}
		else{
		state = S1;
 120:	81 e0       	ldi	r24, 0x01	; 1
 122:	80 93 02 01 	sts	0x0102, r24	; 0x800102 <state>
		}
		break;
 126:	0b c0       	rjmp	.+22     	; 0x13e <Tick+0x90>
		
		case S3:
		state = S1;
 128:	81 e0       	ldi	r24, 0x01	; 1
 12a:	80 93 02 01 	sts	0x0102, r24	; 0x800102 <state>
		break;
 12e:	07 c0       	rjmp	.+14     	; 0x13e <Tick+0x90>
		
		case S4:
		state = S1;
 130:	81 e0       	ldi	r24, 0x01	; 1
 132:	80 93 02 01 	sts	0x0102, r24	; 0x800102 <state>
		break;
 136:	03 c0       	rjmp	.+6      	; 0x13e <Tick+0x90>
		
		default:
		state = Init;
 138:	10 92 02 01 	sts	0x0102, r1	; 0x800102 <state>
		break;
 13c:	00 00       	nop
	}
	
	switch(state) { // State Actions
 13e:	80 91 02 01 	lds	r24, 0x0102	; 0x800102 <state>
 142:	88 2f       	mov	r24, r24
 144:	90 e0       	ldi	r25, 0x00	; 0
 146:	82 30       	cpi	r24, 0x02	; 2
 148:	91 05       	cpc	r25, r1
 14a:	a9 f0       	breq	.+42     	; 0x176 <Tick+0xc8>
 14c:	83 30       	cpi	r24, 0x03	; 3
 14e:	91 05       	cpc	r25, r1
 150:	2c f4       	brge	.+10     	; 0x15c <Tick+0xae>
 152:	00 97       	sbiw	r24, 0x00	; 0
 154:	91 f0       	breq	.+36     	; 0x17a <Tick+0xcc>
 156:	01 97       	sbiw	r24, 0x01	; 1
 158:	91 f0       	breq	.+36     	; 0x17e <Tick+0xd0>
		case S4:
		tmpB = 0x00;
		break;
		
		default:
		break;
 15a:	12 c0       	rjmp	.+36     	; 0x180 <Tick+0xd2>
		default:
		state = Init;
		break;
	}
	
	switch(state) { // State Actions
 15c:	83 30       	cpi	r24, 0x03	; 3
 15e:	91 05       	cpc	r25, r1
 160:	19 f0       	breq	.+6      	; 0x168 <Tick+0xba>
 162:	04 97       	sbiw	r24, 0x04	; 4
 164:	29 f0       	breq	.+10     	; 0x170 <Tick+0xc2>
		case S4:
		tmpB = 0x00;
		break;
		
		default:
		break;
 166:	0c c0       	rjmp	.+24     	; 0x180 <Tick+0xd2>
		
		case S2:
		break;
		
		case S3:
		tmpB = 0x01;
 168:	81 e0       	ldi	r24, 0x01	; 1
 16a:	80 93 01 01 	sts	0x0101, r24	; 0x800101 <tmpB>
		break;
 16e:	08 c0       	rjmp	.+16     	; 0x180 <Tick+0xd2>
		
		case S4:
		tmpB = 0x00;
 170:	10 92 01 01 	sts	0x0101, r1	; 0x800101 <tmpB>
		break;
 174:	05 c0       	rjmp	.+10     	; 0x180 <Tick+0xd2>
		
		case S1:
		break;
		
		case S2:
		break;
 176:	00 00       	nop
 178:	03 c0       	rjmp	.+6      	; 0x180 <Tick+0xd2>
		break;
	}
	
	switch(state) { // State Actions
		case Init:
		break;
 17a:	00 00       	nop
 17c:	01 c0       	rjmp	.+2      	; 0x180 <Tick+0xd2>
		
		case S1:
		break;
 17e:	00 00       	nop
		break;
		
		default:
		break;
	}
}
 180:	00 00       	nop
 182:	df 91       	pop	r29
 184:	cf 91       	pop	r28
 186:	08 95       	ret

00000188 <main>:

int main(void)
{
 188:	cf 93       	push	r28
 18a:	df 93       	push	r29
 18c:	cd b7       	in	r28, 0x3d	; 61
 18e:	de b7       	in	r29, 0x3e	; 62
	DDRA = 0x00; PORTA = 0xFF; // Configure Port A's 8 pins as Inputs, Initialize to 1's.
 190:	81 e2       	ldi	r24, 0x21	; 33
 192:	90 e0       	ldi	r25, 0x00	; 0
 194:	fc 01       	movw	r30, r24
 196:	10 82       	st	Z, r1
 198:	82 e2       	ldi	r24, 0x22	; 34
 19a:	90 e0       	ldi	r25, 0x00	; 0
 19c:	2f ef       	ldi	r18, 0xFF	; 255
 19e:	fc 01       	movw	r30, r24
 1a0:	20 83       	st	Z, r18
	DDRB = 0xFF; PORTB = 0x00; // Configure Port B's 8 pins as Outputs, Initialize to 0's.
 1a2:	84 e2       	ldi	r24, 0x24	; 36
 1a4:	90 e0       	ldi	r25, 0x00	; 0
 1a6:	2f ef       	ldi	r18, 0xFF	; 255
 1a8:	fc 01       	movw	r30, r24
 1aa:	20 83       	st	Z, r18
 1ac:	85 e2       	ldi	r24, 0x25	; 37
 1ae:	90 e0       	ldi	r25, 0x00	; 0
 1b0:	fc 01       	movw	r30, r24
 1b2:	10 82       	st	Z, r1
	DDRC = 0xFF; PORTC = 0x00; // Configure Port C's 8 pins as Outputs, Initialize to 0's.
 1b4:	87 e2       	ldi	r24, 0x27	; 39
 1b6:	90 e0       	ldi	r25, 0x00	; 0
 1b8:	2f ef       	ldi	r18, 0xFF	; 255
 1ba:	fc 01       	movw	r30, r24
 1bc:	20 83       	st	Z, r18
 1be:	88 e2       	ldi	r24, 0x28	; 40
 1c0:	90 e0       	ldi	r25, 0x00	; 0
 1c2:	fc 01       	movw	r30, r24
 1c4:	10 82       	st	Z, r1
	
	state = Init;
 1c6:	10 92 02 01 	sts	0x0102, r1	; 0x800102 <state>
	
	// Start execution here
	while (1)
	{
		tmpA = PINA;
 1ca:	80 e2       	ldi	r24, 0x20	; 32
 1cc:	90 e0       	ldi	r25, 0x00	; 0
 1ce:	fc 01       	movw	r30, r24
 1d0:	80 81       	ld	r24, Z
 1d2:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <_edata>
		PORTB = tmpB;
 1d6:	85 e2       	ldi	r24, 0x25	; 37
 1d8:	90 e0       	ldi	r25, 0x00	; 0
 1da:	20 91 01 01 	lds	r18, 0x0101	; 0x800101 <tmpB>
 1de:	fc 01       	movw	r30, r24
 1e0:	20 83       	st	Z, r18
		Tick();
 1e2:	65 df       	rcall	.-310    	; 0xae <Tick>
		PORTC = state;
 1e4:	88 e2       	ldi	r24, 0x28	; 40
 1e6:	90 e0       	ldi	r25, 0x00	; 0
 1e8:	20 91 02 01 	lds	r18, 0x0102	; 0x800102 <state>
 1ec:	fc 01       	movw	r30, r24
 1ee:	20 83       	st	Z, r18
	}
 1f0:	ec cf       	rjmp	.-40     	; 0x1ca <main+0x42>

000001f2 <_exit>:
 1f2:	f8 94       	cli

000001f4 <__stop_program>:
 1f4:	ff cf       	rjmp	.-2      	; 0x1f4 <__stop_program>
