Classic Timing Analyzer report for Proj_Hardware
Fri May 17 17:29:50 2019
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clock'
  7. tsu
  8. tco
  9. th
 10. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                         ;
+------------------------------+-------+---------------+----------------------------------+----------------------------+-----------------------------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                      ; From                       ; To                                ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+----------------------------------+----------------------------+-----------------------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 6.101 ns                         ; reset                      ; UnidadeControle:CtrlUnit|ALUOp[0] ; --         ; clock    ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 12.895 ns                        ; Instr_Reg:IR|Instr25_21[4] ; RegAIn[31]                        ; clock      ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; -2.807 ns                        ; reset                      ; UnidadeControle:CtrlUnit|state[4] ; --         ; clock    ; 0            ;
; Clock Setup: 'clock'         ; N/A   ; None          ; 96.96 MHz ( period = 10.313 ns ) ; Instr_Reg:IR|Instr15_0[2]  ; Registrador:PC|Saida[1]           ; clock      ; clock    ; 0            ;
; Total number of failed paths ;       ;               ;                                  ;                            ;                                   ;            ;          ; 0            ;
+------------------------------+-------+---------------+----------------------------------+----------------------------+-----------------------------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2S15F484C3       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; Off                ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clock           ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clock'                                                                                                                                                                                                                                                              ;
+-----------------------------------------+-----------------------------------------------------+-----------------------------------+-----------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                              ; To                                ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+-----------------------------------+-----------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 96.96 MHz ( period = 10.313 ns )                    ; Instr_Reg:IR|Instr15_0[2]         ; Registrador:PC|Saida[1]           ; clock      ; clock    ; None                        ; None                      ; 10.132 ns               ;
; N/A                                     ; 97.30 MHz ( period = 10.277 ns )                    ; Instr_Reg:IR|Instr15_0[2]         ; Registrador:PC|Saida[7]           ; clock      ; clock    ; None                        ; None                      ; 10.097 ns               ;
; N/A                                     ; 97.48 MHz ( period = 10.258 ns )                    ; Instr_Reg:IR|Instr15_0[2]         ; Registrador:PC|Saida[29]          ; clock      ; clock    ; None                        ; None                      ; 10.064 ns               ;
; N/A                                     ; 97.48 MHz ( period = 10.258 ns )                    ; Instr_Reg:IR|Instr15_0[2]         ; Registrador:PC|Saida[28]          ; clock      ; clock    ; None                        ; None                      ; 10.064 ns               ;
; N/A                                     ; 97.48 MHz ( period = 10.258 ns )                    ; Instr_Reg:IR|Instr15_0[2]         ; Registrador:PC|Saida[14]          ; clock      ; clock    ; None                        ; None                      ; 10.064 ns               ;
; N/A                                     ; 97.48 MHz ( period = 10.258 ns )                    ; Instr_Reg:IR|Instr15_0[2]         ; Registrador:PC|Saida[13]          ; clock      ; clock    ; None                        ; None                      ; 10.064 ns               ;
; N/A                                     ; 97.67 MHz ( period = 10.239 ns )                    ; Instr_Reg:IR|Instr15_0[2]         ; Banco_reg:registers|Reg4[30]      ; clock      ; clock    ; None                        ; None                      ; 10.048 ns               ;
; N/A                                     ; 97.67 MHz ( period = 10.239 ns )                    ; Instr_Reg:IR|Instr15_0[2]         ; Banco_reg:registers|Reg20[30]     ; clock      ; clock    ; None                        ; None                      ; 10.048 ns               ;
; N/A                                     ; 97.71 MHz ( period = 10.234 ns )                    ; Instr_Reg:IR|Instr15_0[2]         ; Registrador:PC|Saida[21]          ; clock      ; clock    ; None                        ; None                      ; 10.052 ns               ;
; N/A                                     ; 97.71 MHz ( period = 10.234 ns )                    ; Instr_Reg:IR|Instr15_0[2]         ; Registrador:PC|Saida[20]          ; clock      ; clock    ; None                        ; None                      ; 10.052 ns               ;
; N/A                                     ; 97.75 MHz ( period = 10.230 ns )                    ; Instr_Reg:IR|Instr15_0[2]         ; Banco_reg:registers|Reg12[30]     ; clock      ; clock    ; None                        ; None                      ; 10.039 ns               ;
; N/A                                     ; 98.25 MHz ( period = 10.178 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[2] ; Registrador:PC|Saida[1]           ; clock      ; clock    ; None                        ; None                      ; 9.998 ns                ;
; N/A                                     ; 98.30 MHz ( period = 10.173 ns )                    ; Instr_Reg:IR|Instr15_0[2]         ; Banco_reg:registers|Reg14[30]     ; clock      ; clock    ; None                        ; None                      ; 9.986 ns                ;
; N/A                                     ; 98.33 MHz ( period = 10.170 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[1] ; Registrador:PC|Saida[1]           ; clock      ; clock    ; None                        ; None                      ; 9.996 ns                ;
; N/A                                     ; 98.60 MHz ( period = 10.142 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[2] ; Registrador:PC|Saida[7]           ; clock      ; clock    ; None                        ; None                      ; 9.963 ns                ;
; N/A                                     ; 98.66 MHz ( period = 10.136 ns )                    ; Instr_Reg:IR|Instr15_0[2]         ; UnidadeControle:CtrlUnit|state[3] ; clock      ; clock    ; None                        ; None                      ; 9.955 ns                ;
; N/A                                     ; 98.67 MHz ( period = 10.135 ns )                    ; Instr_Reg:IR|Instr15_0[2]         ; Registrador:PC|Saida[30]          ; clock      ; clock    ; None                        ; None                      ; 9.969 ns                ;
; N/A                                     ; 98.67 MHz ( period = 10.135 ns )                    ; Instr_Reg:IR|Instr15_0[2]         ; Registrador:PC|Saida[31]          ; clock      ; clock    ; None                        ; None                      ; 9.969 ns                ;
; N/A                                     ; 98.68 MHz ( period = 10.134 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[1] ; Registrador:PC|Saida[7]           ; clock      ; clock    ; None                        ; None                      ; 9.961 ns                ;
; N/A                                     ; 98.78 MHz ( period = 10.123 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[2] ; Registrador:PC|Saida[29]          ; clock      ; clock    ; None                        ; None                      ; 9.930 ns                ;
; N/A                                     ; 98.78 MHz ( period = 10.123 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[2] ; Registrador:PC|Saida[28]          ; clock      ; clock    ; None                        ; None                      ; 9.930 ns                ;
; N/A                                     ; 98.78 MHz ( period = 10.123 ns )                    ; Instr_Reg:IR|Instr15_0[2]         ; Registrador:PC|Saida[4]           ; clock      ; clock    ; None                        ; None                      ; 9.951 ns                ;
; N/A                                     ; 98.78 MHz ( period = 10.123 ns )                    ; Instr_Reg:IR|Instr15_0[2]         ; Registrador:PC|Saida[10]          ; clock      ; clock    ; None                        ; None                      ; 9.951 ns                ;
; N/A                                     ; 98.78 MHz ( period = 10.123 ns )                    ; Instr_Reg:IR|Instr15_0[2]         ; Registrador:PC|Saida[12]          ; clock      ; clock    ; None                        ; None                      ; 9.951 ns                ;
; N/A                                     ; 98.78 MHz ( period = 10.123 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[2] ; Registrador:PC|Saida[14]          ; clock      ; clock    ; None                        ; None                      ; 9.930 ns                ;
; N/A                                     ; 98.78 MHz ( period = 10.123 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[2] ; Registrador:PC|Saida[13]          ; clock      ; clock    ; None                        ; None                      ; 9.930 ns                ;
; N/A                                     ; 98.82 MHz ( period = 10.119 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[0] ; Registrador:PC|Saida[1]           ; clock      ; clock    ; None                        ; None                      ; 9.941 ns                ;
; N/A                                     ; 98.86 MHz ( period = 10.115 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[1] ; Registrador:PC|Saida[29]          ; clock      ; clock    ; None                        ; None                      ; 9.928 ns                ;
; N/A                                     ; 98.86 MHz ( period = 10.115 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[1] ; Registrador:PC|Saida[28]          ; clock      ; clock    ; None                        ; None                      ; 9.928 ns                ;
; N/A                                     ; 98.86 MHz ( period = 10.115 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[1] ; Registrador:PC|Saida[14]          ; clock      ; clock    ; None                        ; None                      ; 9.928 ns                ;
; N/A                                     ; 98.86 MHz ( period = 10.115 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[1] ; Registrador:PC|Saida[13]          ; clock      ; clock    ; None                        ; None                      ; 9.928 ns                ;
; N/A                                     ; 98.97 MHz ( period = 10.104 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[2] ; Banco_reg:registers|Reg4[30]      ; clock      ; clock    ; None                        ; None                      ; 9.914 ns                ;
; N/A                                     ; 98.97 MHz ( period = 10.104 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[2] ; Banco_reg:registers|Reg20[30]     ; clock      ; clock    ; None                        ; None                      ; 9.914 ns                ;
; N/A                                     ; 99.02 MHz ( period = 10.099 ns )                    ; Instr_Reg:IR|Instr15_0[2]         ; Registrador:PC|Saida[0]           ; clock      ; clock    ; None                        ; None                      ; 9.923 ns                ;
; N/A                                     ; 99.02 MHz ( period = 10.099 ns )                    ; Instr_Reg:IR|Instr15_0[2]         ; Registrador:PC|Saida[2]           ; clock      ; clock    ; None                        ; None                      ; 9.923 ns                ;
; N/A                                     ; 99.02 MHz ( period = 10.099 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[2] ; Registrador:PC|Saida[21]          ; clock      ; clock    ; None                        ; None                      ; 9.918 ns                ;
; N/A                                     ; 99.02 MHz ( period = 10.099 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[2] ; Registrador:PC|Saida[20]          ; clock      ; clock    ; None                        ; None                      ; 9.918 ns                ;
; N/A                                     ; 99.05 MHz ( period = 10.096 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[1] ; Banco_reg:registers|Reg4[30]      ; clock      ; clock    ; None                        ; None                      ; 9.912 ns                ;
; N/A                                     ; 99.05 MHz ( period = 10.096 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[1] ; Banco_reg:registers|Reg20[30]     ; clock      ; clock    ; None                        ; None                      ; 9.912 ns                ;
; N/A                                     ; 99.06 MHz ( period = 10.095 ns )                    ; Instr_Reg:IR|Instr15_0[2]         ; Registrador:PC|Saida[11]          ; clock      ; clock    ; None                        ; None                      ; 9.918 ns                ;
; N/A                                     ; 99.06 MHz ( period = 10.095 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[2] ; Banco_reg:registers|Reg12[30]     ; clock      ; clock    ; None                        ; None                      ; 9.905 ns                ;
; N/A                                     ; 99.10 MHz ( period = 10.091 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[1] ; Registrador:PC|Saida[21]          ; clock      ; clock    ; None                        ; None                      ; 9.916 ns                ;
; N/A                                     ; 99.10 MHz ( period = 10.091 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[1] ; Registrador:PC|Saida[20]          ; clock      ; clock    ; None                        ; None                      ; 9.916 ns                ;
; N/A                                     ; 99.14 MHz ( period = 10.087 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[1] ; Banco_reg:registers|Reg12[30]     ; clock      ; clock    ; None                        ; None                      ; 9.903 ns                ;
; N/A                                     ; 99.18 MHz ( period = 10.083 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[0] ; Registrador:PC|Saida[7]           ; clock      ; clock    ; None                        ; None                      ; 9.906 ns                ;
; N/A                                     ; 99.25 MHz ( period = 10.076 ns )                    ; Instr_Reg:IR|Instr15_0[2]         ; Registrador:PC|Saida[8]           ; clock      ; clock    ; None                        ; None                      ; 9.893 ns                ;
; N/A                                     ; 99.25 MHz ( period = 10.076 ns )                    ; Instr_Reg:IR|Instr15_0[2]         ; Registrador:PC|Saida[9]           ; clock      ; clock    ; None                        ; None                      ; 9.893 ns                ;
; N/A                                     ; 99.25 MHz ( period = 10.076 ns )                    ; Instr_Reg:IR|Instr15_0[2]         ; Registrador:PC|Saida[15]          ; clock      ; clock    ; None                        ; None                      ; 9.893 ns                ;
; N/A                                     ; 99.29 MHz ( period = 10.072 ns )                    ; Instr_Reg:IR|Instr15_0[2]         ; Banco_reg:registers|Reg23[30]     ; clock      ; clock    ; None                        ; None                      ; 9.889 ns                ;
; N/A                                     ; 99.36 MHz ( period = 10.064 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[0] ; Registrador:PC|Saida[29]          ; clock      ; clock    ; None                        ; None                      ; 9.873 ns                ;
; N/A                                     ; 99.36 MHz ( period = 10.064 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[0] ; Registrador:PC|Saida[28]          ; clock      ; clock    ; None                        ; None                      ; 9.873 ns                ;
; N/A                                     ; 99.36 MHz ( period = 10.064 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[0] ; Registrador:PC|Saida[14]          ; clock      ; clock    ; None                        ; None                      ; 9.873 ns                ;
; N/A                                     ; 99.36 MHz ( period = 10.064 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[0] ; Registrador:PC|Saida[13]          ; clock      ; clock    ; None                        ; None                      ; 9.873 ns                ;
; N/A                                     ; 99.36 MHz ( period = 10.064 ns )                    ; Instr_Reg:IR|Instr15_0[2]         ; Banco_reg:registers|Reg0[28]      ; clock      ; clock    ; None                        ; None                      ; 9.890 ns                ;
; N/A                                     ; 99.37 MHz ( period = 10.063 ns )                    ; Instr_Reg:IR|Instr15_0[2]         ; Banco_reg:registers|Reg16[28]     ; clock      ; clock    ; None                        ; None                      ; 9.889 ns                ;
; N/A                                     ; 99.41 MHz ( period = 10.059 ns )                    ; Instr_Reg:IR|Instr15_0[2]         ; Registrador:PC|Saida[25]          ; clock      ; clock    ; None                        ; None                      ; 9.880 ns                ;
; N/A                                     ; 99.41 MHz ( period = 10.059 ns )                    ; Instr_Reg:IR|Instr15_0[2]         ; Registrador:PC|Saida[24]          ; clock      ; clock    ; None                        ; None                      ; 9.880 ns                ;
; N/A                                     ; 99.53 MHz ( period = 10.047 ns )                    ; Instr_Reg:IR|Instr15_0[2]         ; Registrador:PC|Saida[27]          ; clock      ; clock    ; None                        ; None                      ; 9.870 ns                ;
; N/A                                     ; 99.53 MHz ( period = 10.047 ns )                    ; Instr_Reg:IR|Instr15_0[2]         ; Registrador:PC|Saida[26]          ; clock      ; clock    ; None                        ; None                      ; 9.870 ns                ;
; N/A                                     ; 99.55 MHz ( period = 10.045 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[0] ; Banco_reg:registers|Reg4[30]      ; clock      ; clock    ; None                        ; None                      ; 9.857 ns                ;
; N/A                                     ; 99.55 MHz ( period = 10.045 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[0] ; Banco_reg:registers|Reg20[30]     ; clock      ; clock    ; None                        ; None                      ; 9.857 ns                ;
; N/A                                     ; 99.60 MHz ( period = 10.040 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[0] ; Registrador:PC|Saida[21]          ; clock      ; clock    ; None                        ; None                      ; 9.861 ns                ;
; N/A                                     ; 99.60 MHz ( period = 10.040 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[0] ; Registrador:PC|Saida[20]          ; clock      ; clock    ; None                        ; None                      ; 9.861 ns                ;
; N/A                                     ; 99.62 MHz ( period = 10.038 ns )                    ; Instr_Reg:IR|Instr15_0[2]         ; Registrador:PC|Saida[16]          ; clock      ; clock    ; None                        ; None                      ; 9.854 ns                ;
; N/A                                     ; 99.62 MHz ( period = 10.038 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[2] ; Banco_reg:registers|Reg14[30]     ; clock      ; clock    ; None                        ; None                      ; 9.852 ns                ;
; N/A                                     ; 99.64 MHz ( period = 10.036 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[0] ; Banco_reg:registers|Reg12[30]     ; clock      ; clock    ; None                        ; None                      ; 9.848 ns                ;
; N/A                                     ; 99.70 MHz ( period = 10.030 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[1] ; Banco_reg:registers|Reg14[30]     ; clock      ; clock    ; None                        ; None                      ; 9.850 ns                ;
; N/A                                     ; 99.72 MHz ( period = 10.028 ns )                    ; Instr_Reg:IR|Instr15_0[2]         ; Registrador:PC|Saida[18]          ; clock      ; clock    ; None                        ; None                      ; 9.843 ns                ;
; N/A                                     ; 99.72 MHz ( period = 10.028 ns )                    ; Instr_Reg:IR|Instr15_0[2]         ; Registrador:PC|Saida[19]          ; clock      ; clock    ; None                        ; None                      ; 9.843 ns                ;
; N/A                                     ; 99.97 MHz ( period = 10.003 ns )                    ; Instr_Reg:IR|Instr15_0[2]         ; Banco_reg:registers|Reg22[30]     ; clock      ; clock    ; None                        ; None                      ; 9.816 ns                ;
; N/A                                     ; 99.99 MHz ( period = 10.001 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[2] ; UnidadeControle:CtrlUnit|state[3] ; clock      ; clock    ; None                        ; None                      ; 9.821 ns                ;
; N/A                                     ; 99.99 MHz ( period = 10.001 ns )                    ; Instr_Reg:IR|Instr15_0[2]         ; Banco_reg:registers|Reg6[30]      ; clock      ; clock    ; None                        ; None                      ; 9.814 ns                ;
; N/A                                     ; 100.00 MHz ( period = 10.000 ns )                   ; UnidadeControle:CtrlUnit|ALUOp[2] ; Registrador:PC|Saida[30]          ; clock      ; clock    ; None                        ; None                      ; 9.835 ns                ;
; N/A                                     ; 100.00 MHz ( period = 10.000 ns )                   ; UnidadeControle:CtrlUnit|ALUOp[2] ; Registrador:PC|Saida[31]          ; clock      ; clock    ; None                        ; None                      ; 9.835 ns                ;
; N/A                                     ; 100.07 MHz ( period = 9.993 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[1] ; UnidadeControle:CtrlUnit|state[3] ; clock      ; clock    ; None                        ; None                      ; 9.819 ns                ;
; N/A                                     ; 100.08 MHz ( period = 9.992 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[1] ; Registrador:PC|Saida[30]          ; clock      ; clock    ; None                        ; None                      ; 9.833 ns                ;
; N/A                                     ; 100.08 MHz ( period = 9.992 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[1] ; Registrador:PC|Saida[31]          ; clock      ; clock    ; None                        ; None                      ; 9.833 ns                ;
; N/A                                     ; 100.12 MHz ( period = 9.988 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[2] ; Registrador:PC|Saida[4]           ; clock      ; clock    ; None                        ; None                      ; 9.817 ns                ;
; N/A                                     ; 100.12 MHz ( period = 9.988 ns )                    ; Instr_Reg:IR|Instr15_0[2]         ; Registrador:PC|Saida[22]          ; clock      ; clock    ; None                        ; None                      ; 9.804 ns                ;
; N/A                                     ; 100.12 MHz ( period = 9.988 ns )                    ; Instr_Reg:IR|Instr15_0[2]         ; Registrador:PC|Saida[23]          ; clock      ; clock    ; None                        ; None                      ; 9.804 ns                ;
; N/A                                     ; 100.12 MHz ( period = 9.988 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[2] ; Registrador:PC|Saida[10]          ; clock      ; clock    ; None                        ; None                      ; 9.817 ns                ;
; N/A                                     ; 100.12 MHz ( period = 9.988 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[2] ; Registrador:PC|Saida[12]          ; clock      ; clock    ; None                        ; None                      ; 9.817 ns                ;
; N/A                                     ; 100.12 MHz ( period = 9.988 ns )                    ; Instr_Reg:IR|Instr15_0[2]         ; Registrador:PC|Saida[17]          ; clock      ; clock    ; None                        ; None                      ; 9.804 ns                ;
; N/A                                     ; 100.13 MHz ( period = 9.987 ns )                    ; Instr_Reg:IR|Instr15_0[2]         ; Registrador:PC|Saida[3]           ; clock      ; clock    ; None                        ; None                      ; 9.797 ns                ;
; N/A                                     ; 100.13 MHz ( period = 9.987 ns )                    ; Instr_Reg:IR|Instr15_0[2]         ; Registrador:PC|Saida[5]           ; clock      ; clock    ; None                        ; None                      ; 9.797 ns                ;
; N/A                                     ; 100.13 MHz ( period = 9.987 ns )                    ; Instr_Reg:IR|Instr15_0[2]         ; Registrador:PC|Saida[6]           ; clock      ; clock    ; None                        ; None                      ; 9.797 ns                ;
; N/A                                     ; 100.17 MHz ( period = 9.983 ns )                    ; Instr_Reg:IR|Instr15_0[2]         ; Banco_reg:registers|Reg17[28]     ; clock      ; clock    ; None                        ; None                      ; 9.806 ns                ;
; N/A                                     ; 100.18 MHz ( period = 9.982 ns )                    ; Instr_Reg:IR|Instr15_0[2]         ; Banco_reg:registers|Reg23[28]     ; clock      ; clock    ; None                        ; None                      ; 9.805 ns                ;
; N/A                                     ; 100.20 MHz ( period = 9.980 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[1] ; Registrador:PC|Saida[4]           ; clock      ; clock    ; None                        ; None                      ; 9.815 ns                ;
; N/A                                     ; 100.20 MHz ( period = 9.980 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[1] ; Registrador:PC|Saida[10]          ; clock      ; clock    ; None                        ; None                      ; 9.815 ns                ;
; N/A                                     ; 100.20 MHz ( period = 9.980 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[1] ; Registrador:PC|Saida[12]          ; clock      ; clock    ; None                        ; None                      ; 9.815 ns                ;
; N/A                                     ; 100.20 MHz ( period = 9.980 ns )                    ; Instr_Reg:IR|Instr15_0[2]         ; Banco_reg:registers|Reg21[28]     ; clock      ; clock    ; None                        ; None                      ; 9.803 ns                ;
; N/A                                     ; 100.21 MHz ( period = 9.979 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[0] ; Banco_reg:registers|Reg14[30]     ; clock      ; clock    ; None                        ; None                      ; 9.795 ns                ;
; N/A                                     ; 100.22 MHz ( period = 9.978 ns )                    ; Instr_Reg:IR|Instr15_0[2]         ; Banco_reg:registers|Reg15[30]     ; clock      ; clock    ; None                        ; None                      ; 9.795 ns                ;
; N/A                                     ; 100.27 MHz ( period = 9.973 ns )                    ; Instr_Reg:IR|Instr15_0[2]         ; Banco_reg:registers|Reg5[28]      ; clock      ; clock    ; None                        ; None                      ; 9.784 ns                ;
; N/A                                     ; 100.29 MHz ( period = 9.971 ns )                    ; Instr_Reg:IR|Instr15_0[2]         ; Banco_reg:registers|Reg3[28]      ; clock      ; clock    ; None                        ; None                      ; 9.782 ns                ;
; N/A                                     ; 100.30 MHz ( period = 9.970 ns )                    ; Instr_Reg:IR|Instr15_0[2]         ; Banco_reg:registers|Reg1[28]      ; clock      ; clock    ; None                        ; None                      ; 9.781 ns                ;
; N/A                                     ; 100.36 MHz ( period = 9.964 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[2] ; Registrador:PC|Saida[0]           ; clock      ; clock    ; None                        ; None                      ; 9.789 ns                ;
; N/A                                     ; 100.36 MHz ( period = 9.964 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[2] ; Registrador:PC|Saida[2]           ; clock      ; clock    ; None                        ; None                      ; 9.789 ns                ;
; N/A                                     ; 100.36 MHz ( period = 9.964 ns )                    ; Instr_Reg:IR|Instr15_0[2]         ; Banco_reg:registers|Reg19[30]     ; clock      ; clock    ; None                        ; None                      ; 9.783 ns                ;
; N/A                                     ; 100.40 MHz ( period = 9.960 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[2] ; Registrador:PC|Saida[11]          ; clock      ; clock    ; None                        ; None                      ; 9.784 ns                ;
; N/A                                     ; 100.41 MHz ( period = 9.959 ns )                    ; Instr_Reg:IR|Instr15_0[2]         ; Banco_reg:registers|Reg2[28]      ; clock      ; clock    ; None                        ; None                      ; 9.769 ns                ;
; N/A                                     ; 100.42 MHz ( period = 9.958 ns )                    ; Instr_Reg:IR|Instr15_0[2]         ; Banco_reg:registers|Reg13[30]     ; clock      ; clock    ; None                        ; None                      ; 9.779 ns                ;
; N/A                                     ; 100.44 MHz ( period = 9.956 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[1] ; Registrador:PC|Saida[0]           ; clock      ; clock    ; None                        ; None                      ; 9.787 ns                ;
; N/A                                     ; 100.44 MHz ( period = 9.956 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[1] ; Registrador:PC|Saida[2]           ; clock      ; clock    ; None                        ; None                      ; 9.787 ns                ;
; N/A                                     ; 100.46 MHz ( period = 9.954 ns )                    ; Instr_Reg:IR|Instr15_0[2]         ; Banco_reg:registers|Reg9[30]      ; clock      ; clock    ; None                        ; None                      ; 9.775 ns                ;
; N/A                                     ; 100.46 MHz ( period = 9.954 ns )                    ; Instr_Reg:IR|Instr15_0[2]         ; Banco_reg:registers|Reg11[30]     ; clock      ; clock    ; None                        ; None                      ; 9.775 ns                ;
; N/A                                     ; 100.48 MHz ( period = 9.952 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[1] ; Registrador:PC|Saida[11]          ; clock      ; clock    ; None                        ; None                      ; 9.782 ns                ;
; N/A                                     ; 100.55 MHz ( period = 9.945 ns )                    ; Instr_Reg:IR|Instr15_0[2]         ; Banco_reg:registers|Reg0[30]      ; clock      ; clock    ; None                        ; None                      ; 9.753 ns                ;
; N/A                                     ; 100.56 MHz ( period = 9.944 ns )                    ; Instr_Reg:IR|Instr15_0[2]         ; Banco_reg:registers|Reg27[28]     ; clock      ; clock    ; None                        ; None                      ; 9.771 ns                ;
; N/A                                     ; 100.56 MHz ( period = 9.944 ns )                    ; Instr_Reg:IR|Instr15_0[2]         ; Banco_reg:registers|Reg31[28]     ; clock      ; clock    ; None                        ; None                      ; 9.771 ns                ;
; N/A                                     ; 100.58 MHz ( period = 9.942 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[0] ; UnidadeControle:CtrlUnit|state[3] ; clock      ; clock    ; None                        ; None                      ; 9.764 ns                ;
; N/A                                     ; 100.59 MHz ( period = 9.941 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[0] ; Registrador:PC|Saida[30]          ; clock      ; clock    ; None                        ; None                      ; 9.778 ns                ;
; N/A                                     ; 100.59 MHz ( period = 9.941 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[0] ; Registrador:PC|Saida[31]          ; clock      ; clock    ; None                        ; None                      ; 9.778 ns                ;
; N/A                                     ; 100.59 MHz ( period = 9.941 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[2] ; Registrador:PC|Saida[8]           ; clock      ; clock    ; None                        ; None                      ; 9.759 ns                ;
; N/A                                     ; 100.59 MHz ( period = 9.941 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[2] ; Registrador:PC|Saida[9]           ; clock      ; clock    ; None                        ; None                      ; 9.759 ns                ;
; N/A                                     ; 100.59 MHz ( period = 9.941 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[2] ; Registrador:PC|Saida[15]          ; clock      ; clock    ; None                        ; None                      ; 9.759 ns                ;
; N/A                                     ; 100.60 MHz ( period = 9.940 ns )                    ; Instr_Reg:IR|Instr15_0[2]         ; Banco_reg:registers|Reg20[28]     ; clock      ; clock    ; None                        ; None                      ; 9.752 ns                ;
; N/A                                     ; 100.60 MHz ( period = 9.940 ns )                    ; Instr_Reg:IR|Instr15_0[2]         ; Banco_reg:registers|Reg17[30]     ; clock      ; clock    ; None                        ; None                      ; 9.759 ns                ;
; N/A                                     ; 100.61 MHz ( period = 9.939 ns )                    ; Instr_Reg:IR|Instr15_0[2]         ; Banco_reg:registers|Reg21[30]     ; clock      ; clock    ; None                        ; None                      ; 9.758 ns                ;
; N/A                                     ; 100.63 MHz ( period = 9.937 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[2] ; Banco_reg:registers|Reg23[30]     ; clock      ; clock    ; None                        ; None                      ; 9.755 ns                ;
; N/A                                     ; 100.64 MHz ( period = 9.936 ns )                    ; Instr_Reg:IR|Instr15_0[2]         ; Banco_reg:registers|Reg4[28]      ; clock      ; clock    ; None                        ; None                      ; 9.748 ns                ;
; N/A                                     ; 100.65 MHz ( period = 9.935 ns )                    ; Instr_Reg:IR|Instr15_0[6]         ; Registrador:PC|Saida[1]           ; clock      ; clock    ; None                        ; None                      ; 9.755 ns                ;
; N/A                                     ; 100.65 MHz ( period = 9.935 ns )                    ; Instr_Reg:IR|Instr15_0[2]         ; Banco_reg:registers|Reg30[28]     ; clock      ; clock    ; None                        ; None                      ; 9.747 ns                ;
; N/A                                     ; 100.67 MHz ( period = 9.933 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[1] ; Registrador:PC|Saida[8]           ; clock      ; clock    ; None                        ; None                      ; 9.757 ns                ;
; N/A                                     ; 100.67 MHz ( period = 9.933 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[1] ; Registrador:PC|Saida[9]           ; clock      ; clock    ; None                        ; None                      ; 9.757 ns                ;
; N/A                                     ; 100.67 MHz ( period = 9.933 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[1] ; Registrador:PC|Saida[15]          ; clock      ; clock    ; None                        ; None                      ; 9.757 ns                ;
; N/A                                     ; 100.72 MHz ( period = 9.929 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[0] ; Registrador:PC|Saida[4]           ; clock      ; clock    ; None                        ; None                      ; 9.760 ns                ;
; N/A                                     ; 100.72 MHz ( period = 9.929 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[0] ; Registrador:PC|Saida[10]          ; clock      ; clock    ; None                        ; None                      ; 9.760 ns                ;
; N/A                                     ; 100.72 MHz ( period = 9.929 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[0] ; Registrador:PC|Saida[12]          ; clock      ; clock    ; None                        ; None                      ; 9.760 ns                ;
; N/A                                     ; 100.72 MHz ( period = 9.929 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[2] ; Banco_reg:registers|Reg0[28]      ; clock      ; clock    ; None                        ; None                      ; 9.756 ns                ;
; N/A                                     ; 100.72 MHz ( period = 9.929 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[1] ; Banco_reg:registers|Reg23[30]     ; clock      ; clock    ; None                        ; None                      ; 9.753 ns                ;
; N/A                                     ; 100.73 MHz ( period = 9.928 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[2] ; Banco_reg:registers|Reg16[28]     ; clock      ; clock    ; None                        ; None                      ; 9.755 ns                ;
; N/A                                     ; 100.76 MHz ( period = 9.925 ns )                    ; Instr_Reg:IR|Instr15_0[2]         ; Banco_reg:registers|Reg24[30]     ; clock      ; clock    ; None                        ; None                      ; 9.733 ns                ;
; N/A                                     ; 100.77 MHz ( period = 9.924 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[2] ; Registrador:PC|Saida[25]          ; clock      ; clock    ; None                        ; None                      ; 9.746 ns                ;
; N/A                                     ; 100.77 MHz ( period = 9.924 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[2] ; Registrador:PC|Saida[24]          ; clock      ; clock    ; None                        ; None                      ; 9.746 ns                ;
; N/A                                     ; 100.80 MHz ( period = 9.921 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[1] ; Banco_reg:registers|Reg0[28]      ; clock      ; clock    ; None                        ; None                      ; 9.754 ns                ;
; N/A                                     ; 100.81 MHz ( period = 9.920 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[1] ; Banco_reg:registers|Reg16[28]     ; clock      ; clock    ; None                        ; None                      ; 9.753 ns                ;
; N/A                                     ; 100.82 MHz ( period = 9.919 ns )                    ; Instr_Reg:IR|Instr15_0[2]         ; Banco_reg:registers|Reg8[30]      ; clock      ; clock    ; None                        ; None                      ; 9.727 ns                ;
; N/A                                     ; 100.83 MHz ( period = 9.918 ns )                    ; Instr_Reg:IR|Instr15_0[2]         ; Banco_reg:registers|Reg16[30]     ; clock      ; clock    ; None                        ; None                      ; 9.726 ns                ;
; N/A                                     ; 100.85 MHz ( period = 9.916 ns )                    ; Instr_Reg:IR|Instr15_0[2]         ; UnidadeControle:CtrlUnit|state[4] ; clock      ; clock    ; None                        ; None                      ; 9.738 ns                ;
; N/A                                     ; 100.85 MHz ( period = 9.916 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[1] ; Registrador:PC|Saida[25]          ; clock      ; clock    ; None                        ; None                      ; 9.744 ns                ;
; N/A                                     ; 100.85 MHz ( period = 9.916 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[1] ; Registrador:PC|Saida[24]          ; clock      ; clock    ; None                        ; None                      ; 9.744 ns                ;
; N/A                                     ; 100.86 MHz ( period = 9.915 ns )                    ; Instr_Reg:IR|Instr15_0[2]         ; Banco_reg:registers|Reg14[28]     ; clock      ; clock    ; None                        ; None                      ; 9.739 ns                ;
; N/A                                     ; 100.89 MHz ( period = 9.912 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[2] ; Registrador:PC|Saida[27]          ; clock      ; clock    ; None                        ; None                      ; 9.736 ns                ;
; N/A                                     ; 100.89 MHz ( period = 9.912 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[2] ; Registrador:PC|Saida[26]          ; clock      ; clock    ; None                        ; None                      ; 9.736 ns                ;
; N/A                                     ; 100.93 MHz ( period = 9.908 ns )                    ; Instr_Reg:IR|Instr15_0[2]         ; Banco_reg:registers|Reg25[30]     ; clock      ; clock    ; None                        ; None                      ; 9.716 ns                ;
; N/A                                     ; 100.94 MHz ( period = 9.907 ns )                    ; Instr_Reg:IR|Instr15_0[2]         ; Banco_reg:registers|Reg27[30]     ; clock      ; clock    ; None                        ; None                      ; 9.715 ns                ;
; N/A                                     ; 100.96 MHz ( period = 9.905 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[0] ; Registrador:PC|Saida[0]           ; clock      ; clock    ; None                        ; None                      ; 9.732 ns                ;
; N/A                                     ; 100.96 MHz ( period = 9.905 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[0] ; Registrador:PC|Saida[2]           ; clock      ; clock    ; None                        ; None                      ; 9.732 ns                ;
; N/A                                     ; 100.97 MHz ( period = 9.904 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[1] ; Registrador:PC|Saida[27]          ; clock      ; clock    ; None                        ; None                      ; 9.734 ns                ;
; N/A                                     ; 100.97 MHz ( period = 9.904 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[1] ; Registrador:PC|Saida[26]          ; clock      ; clock    ; None                        ; None                      ; 9.734 ns                ;
; N/A                                     ; 100.98 MHz ( period = 9.903 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[2] ; Registrador:PC|Saida[16]          ; clock      ; clock    ; None                        ; None                      ; 9.720 ns                ;
; N/A                                     ; 101.00 MHz ( period = 9.901 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[0] ; Registrador:PC|Saida[11]          ; clock      ; clock    ; None                        ; None                      ; 9.727 ns                ;
; N/A                                     ; 101.00 MHz ( period = 9.901 ns )                    ; Instr_Reg:IR|Instr15_0[2]         ; Banco_reg:registers|Reg3[31]      ; clock      ; clock    ; None                        ; None                      ; 9.711 ns                ;
; N/A                                     ; 101.01 MHz ( period = 9.900 ns )                    ; Instr_Reg:IR|Instr15_0[2]         ; Banco_reg:registers|Reg29[30]     ; clock      ; clock    ; None                        ; None                      ; 9.708 ns                ;
; N/A                                     ; 101.01 MHz ( period = 9.900 ns )                    ; Instr_Reg:IR|Instr15_0[2]         ; Banco_reg:registers|Reg17[31]     ; clock      ; clock    ; None                        ; None                      ; 9.710 ns                ;
; N/A                                     ; 101.02 MHz ( period = 9.899 ns )                    ; Instr_Reg:IR|Instr15_0[6]         ; Registrador:PC|Saida[7]           ; clock      ; clock    ; None                        ; None                      ; 9.720 ns                ;
; N/A                                     ; 101.02 MHz ( period = 9.899 ns )                    ; Instr_Reg:IR|Instr15_0[2]         ; Banco_reg:registers|Reg21[31]     ; clock      ; clock    ; None                        ; None                      ; 9.709 ns                ;
; N/A                                     ; 101.06 MHz ( period = 9.895 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[1] ; Registrador:PC|Saida[16]          ; clock      ; clock    ; None                        ; None                      ; 9.718 ns                ;
; N/A                                     ; 101.08 MHz ( period = 9.893 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[2] ; Registrador:PC|Saida[18]          ; clock      ; clock    ; None                        ; None                      ; 9.709 ns                ;
; N/A                                     ; 101.08 MHz ( period = 9.893 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[2] ; Registrador:PC|Saida[19]          ; clock      ; clock    ; None                        ; None                      ; 9.709 ns                ;
; N/A                                     ; 101.13 MHz ( period = 9.888 ns )                    ; Instr_Reg:IR|Instr15_0[2]         ; Banco_reg:registers|Reg19[27]     ; clock      ; clock    ; None                        ; None                      ; 9.700 ns                ;
; N/A                                     ; 101.16 MHz ( period = 9.885 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[1] ; Registrador:PC|Saida[18]          ; clock      ; clock    ; None                        ; None                      ; 9.707 ns                ;
; N/A                                     ; 101.16 MHz ( period = 9.885 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[1] ; Registrador:PC|Saida[19]          ; clock      ; clock    ; None                        ; None                      ; 9.707 ns                ;
; N/A                                     ; 101.19 MHz ( period = 9.882 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[0] ; Registrador:PC|Saida[8]           ; clock      ; clock    ; None                        ; None                      ; 9.702 ns                ;
; N/A                                     ; 101.19 MHz ( period = 9.882 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[0] ; Registrador:PC|Saida[9]           ; clock      ; clock    ; None                        ; None                      ; 9.702 ns                ;
; N/A                                     ; 101.19 MHz ( period = 9.882 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[0] ; Registrador:PC|Saida[15]          ; clock      ; clock    ; None                        ; None                      ; 9.702 ns                ;
; N/A                                     ; 101.21 MHz ( period = 9.880 ns )                    ; Instr_Reg:IR|Instr15_0[6]         ; Registrador:PC|Saida[29]          ; clock      ; clock    ; None                        ; None                      ; 9.687 ns                ;
; N/A                                     ; 101.21 MHz ( period = 9.880 ns )                    ; Instr_Reg:IR|Instr15_0[6]         ; Registrador:PC|Saida[28]          ; clock      ; clock    ; None                        ; None                      ; 9.687 ns                ;
; N/A                                     ; 101.21 MHz ( period = 9.880 ns )                    ; Instr_Reg:IR|Instr15_0[6]         ; Registrador:PC|Saida[14]          ; clock      ; clock    ; None                        ; None                      ; 9.687 ns                ;
; N/A                                     ; 101.21 MHz ( period = 9.880 ns )                    ; Instr_Reg:IR|Instr15_0[6]         ; Registrador:PC|Saida[13]          ; clock      ; clock    ; None                        ; None                      ; 9.687 ns                ;
; N/A                                     ; 101.24 MHz ( period = 9.878 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[0] ; Banco_reg:registers|Reg23[30]     ; clock      ; clock    ; None                        ; None                      ; 9.698 ns                ;
; N/A                                     ; 101.32 MHz ( period = 9.870 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[0] ; Banco_reg:registers|Reg0[28]      ; clock      ; clock    ; None                        ; None                      ; 9.699 ns                ;
; N/A                                     ; 101.33 MHz ( period = 9.869 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[0] ; Banco_reg:registers|Reg16[28]     ; clock      ; clock    ; None                        ; None                      ; 9.698 ns                ;
; N/A                                     ; 101.34 MHz ( period = 9.868 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[2] ; Banco_reg:registers|Reg22[30]     ; clock      ; clock    ; None                        ; None                      ; 9.682 ns                ;
; N/A                                     ; 101.36 MHz ( period = 9.866 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[2] ; Banco_reg:registers|Reg6[30]      ; clock      ; clock    ; None                        ; None                      ; 9.680 ns                ;
; N/A                                     ; 101.36 MHz ( period = 9.866 ns )                    ; Instr_Reg:IR|Instr15_0[2]         ; Banco_reg:registers|Reg30[30]     ; clock      ; clock    ; None                        ; None                      ; 9.681 ns                ;
; N/A                                     ; 101.37 MHz ( period = 9.865 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[0] ; Registrador:PC|Saida[25]          ; clock      ; clock    ; None                        ; None                      ; 9.689 ns                ;
; N/A                                     ; 101.37 MHz ( period = 9.865 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[0] ; Registrador:PC|Saida[24]          ; clock      ; clock    ; None                        ; None                      ; 9.689 ns                ;
; N/A                                     ; 101.38 MHz ( period = 9.864 ns )                    ; Instr_Reg:IR|Instr15_0[2]         ; Banco_reg:registers|Reg5[30]      ; clock      ; clock    ; None                        ; None                      ; 9.687 ns                ;
; N/A                                     ; 101.39 MHz ( period = 9.863 ns )                    ; Instr_Reg:IR|Instr15_0[2]         ; Banco_reg:registers|Reg3[30]      ; clock      ; clock    ; None                        ; None                      ; 9.686 ns                ;
; N/A                                     ; 101.41 MHz ( period = 9.861 ns )                    ; Instr_Reg:IR|Instr15_0[6]         ; Banco_reg:registers|Reg4[30]      ; clock      ; clock    ; None                        ; None                      ; 9.671 ns                ;
; N/A                                     ; 101.41 MHz ( period = 9.861 ns )                    ; Instr_Reg:IR|Instr15_0[6]         ; Banco_reg:registers|Reg20[30]     ; clock      ; clock    ; None                        ; None                      ; 9.671 ns                ;
; N/A                                     ; 101.42 MHz ( period = 9.860 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[1] ; Banco_reg:registers|Reg22[30]     ; clock      ; clock    ; None                        ; None                      ; 9.680 ns                ;
; N/A                                     ; 101.44 MHz ( period = 9.858 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[1] ; Banco_reg:registers|Reg6[30]      ; clock      ; clock    ; None                        ; None                      ; 9.678 ns                ;
; N/A                                     ; 101.46 MHz ( period = 9.856 ns )                    ; Instr_Reg:IR|Instr15_0[6]         ; Registrador:PC|Saida[21]          ; clock      ; clock    ; None                        ; None                      ; 9.675 ns                ;
; N/A                                     ; 101.46 MHz ( period = 9.856 ns )                    ; Instr_Reg:IR|Instr15_0[6]         ; Registrador:PC|Saida[20]          ; clock      ; clock    ; None                        ; None                      ; 9.675 ns                ;
; N/A                                     ; 101.49 MHz ( period = 9.853 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[0] ; Registrador:PC|Saida[27]          ; clock      ; clock    ; None                        ; None                      ; 9.679 ns                ;
; N/A                                     ; 101.49 MHz ( period = 9.853 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[0] ; Registrador:PC|Saida[26]          ; clock      ; clock    ; None                        ; None                      ; 9.679 ns                ;
; N/A                                     ; 101.49 MHz ( period = 9.853 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[2] ; Registrador:PC|Saida[22]          ; clock      ; clock    ; None                        ; None                      ; 9.670 ns                ;
; N/A                                     ; 101.49 MHz ( period = 9.853 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[2] ; Registrador:PC|Saida[23]          ; clock      ; clock    ; None                        ; None                      ; 9.670 ns                ;
; N/A                                     ; 101.49 MHz ( period = 9.853 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[2] ; Registrador:PC|Saida[17]          ; clock      ; clock    ; None                        ; None                      ; 9.670 ns                ;
; N/A                                     ; 101.49 MHz ( period = 9.853 ns )                    ; Instr_Reg:IR|Instr15_0[2]         ; Banco_reg:registers|Reg28[28]     ; clock      ; clock    ; None                        ; None                      ; 9.663 ns                ;
; N/A                                     ; 101.50 MHz ( period = 9.852 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[2] ; Registrador:PC|Saida[3]           ; clock      ; clock    ; None                        ; None                      ; 9.663 ns                ;
; N/A                                     ; 101.50 MHz ( period = 9.852 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[2] ; Registrador:PC|Saida[5]           ; clock      ; clock    ; None                        ; None                      ; 9.663 ns                ;
; N/A                                     ; 101.50 MHz ( period = 9.852 ns )                    ; UnidadeControle:CtrlUnit|ALUOp[2] ; Registrador:PC|Saida[6]           ; clock      ; clock    ; None                        ; None                      ; 9.663 ns                ;
; N/A                                     ; 101.50 MHz ( period = 9.852 ns )                    ; Instr_Reg:IR|Instr15_0[2]         ; Banco_reg:registers|Reg12[28]     ; clock      ; clock    ; None                        ; None                      ; 9.662 ns                ;
; N/A                                     ; 101.50 MHz ( period = 9.852 ns )                    ; Instr_Reg:IR|Instr15_0[6]         ; Banco_reg:registers|Reg12[30]     ; clock      ; clock    ; None                        ; None                      ; 9.662 ns                ;
; N/A                                     ; 101.50 MHz ( period = 9.852 ns )                    ; Instr_Reg:IR|Instr15_0[2]         ; Banco_reg:registers|Reg26[30]     ; clock      ; clock    ; None                        ; None                      ; 9.660 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                                   ;                                   ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+-----------------------------------+-----------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+---------------------------------------------------------------------------------------------+
; tsu                                                                                         ;
+-------+--------------+------------+-------+--------------------------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From  ; To                                   ; To Clock ;
+-------+--------------+------------+-------+--------------------------------------+----------+
; N/A   ; None         ; 6.101 ns   ; reset ; UnidadeControle:CtrlUnit|ALUOp[0]    ; clock    ;
; N/A   ; None         ; 6.008 ns   ; reset ; UnidadeControle:CtrlUnit|RegDst[1]   ; clock    ;
; N/A   ; None         ; 5.812 ns   ; reset ; UnidadeControle:CtrlUnit|ALUOp[1]    ; clock    ;
; N/A   ; None         ; 5.809 ns   ; reset ; UnidadeControle:CtrlUnit|ALUOp[2]    ; clock    ;
; N/A   ; None         ; 5.668 ns   ; reset ; UnidadeControle:CtrlUnit|MemToReg[1] ; clock    ;
; N/A   ; None         ; 5.668 ns   ; reset ; UnidadeControle:CtrlUnit|MemToReg[3] ; clock    ;
; N/A   ; None         ; 5.604 ns   ; reset ; UnidadeControle:CtrlUnit|MemWD[1]    ; clock    ;
; N/A   ; None         ; 5.604 ns   ; reset ; UnidadeControle:CtrlUnit|MemWD[0]    ; clock    ;
; N/A   ; None         ; 5.224 ns   ; reset ; UnidadeControle:CtrlUnit|IorD[2]     ; clock    ;
; N/A   ; None         ; 5.186 ns   ; reset ; UnidadeControle:CtrlUnit|MemWR       ; clock    ;
; N/A   ; None         ; 5.080 ns   ; reset ; UnidadeControle:CtrlUnit|MemToReg[0] ; clock    ;
; N/A   ; None         ; 5.080 ns   ; reset ; UnidadeControle:CtrlUnit|MemToReg[2] ; clock    ;
; N/A   ; None         ; 5.080 ns   ; reset ; UnidadeControle:CtrlUnit|RegDst[0]   ; clock    ;
; N/A   ; None         ; 5.050 ns   ; reset ; UnidadeControle:CtrlUnit|PCCond[0]   ; clock    ;
; N/A   ; None         ; 4.943 ns   ; reset ; UnidadeControle:CtrlUnit|PCSource[1] ; clock    ;
; N/A   ; None         ; 4.873 ns   ; reset ; UnidadeControle:CtrlUnit|state[5]    ; clock    ;
; N/A   ; None         ; 4.808 ns   ; reset ; UnidadeControle:CtrlUnit|IorD[0]     ; clock    ;
; N/A   ; None         ; 4.722 ns   ; reset ; UnidadeControle:CtrlUnit|PCCond[1]   ; clock    ;
; N/A   ; None         ; 4.646 ns   ; reset ; UnidadeControle:CtrlUnit|IorD[1]     ; clock    ;
; N/A   ; None         ; 4.607 ns   ; reset ; UnidadeControle:CtrlUnit|state[6]    ; clock    ;
; N/A   ; None         ; 4.564 ns   ; reset ; UnidadeControle:CtrlUnit|state[0]    ; clock    ;
; N/A   ; None         ; 4.564 ns   ; reset ; UnidadeControle:CtrlUnit|state[3]    ; clock    ;
; N/A   ; None         ; 4.290 ns   ; reset ; UnidadeControle:CtrlUnit|state[2]    ; clock    ;
; N/A   ; None         ; 4.287 ns   ; reset ; UnidadeControle:CtrlUnit|state[1]    ; clock    ;
; N/A   ; None         ; 4.228 ns   ; reset ; UnidadeControle:CtrlUnit|MDRWrite    ; clock    ;
; N/A   ; None         ; 4.211 ns   ; reset ; UnidadeControle:CtrlUnit|IRWrite     ; clock    ;
; N/A   ; None         ; 4.158 ns   ; reset ; UnidadeControle:CtrlUnit|PCSource[0] ; clock    ;
; N/A   ; None         ; 4.132 ns   ; reset ; UnidadeControle:CtrlUnit|PCWrite     ; clock    ;
; N/A   ; None         ; 4.107 ns   ; reset ; UnidadeControle:CtrlUnit|ALUorMem    ; clock    ;
; N/A   ; None         ; 4.107 ns   ; reset ; UnidadeControle:CtrlUnit|ALUOutWrite ; clock    ;
; N/A   ; None         ; 3.827 ns   ; reset ; UnidadeControle:CtrlUnit|USExt       ; clock    ;
; N/A   ; None         ; 3.787 ns   ; reset ; UnidadeControle:CtrlUnit|RegWrite    ; clock    ;
; N/A   ; None         ; 3.046 ns   ; reset ; UnidadeControle:CtrlUnit|state[4]    ; clock    ;
+-------+--------------+------------+-------+--------------------------------------+----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; tco                                                                                                                                                                  ;
+-----------------------------------------+-----------------------------------------------------+------------+-------------------------------+------------+------------+
; Slack                                   ; Required tco                                        ; Actual tco ; From                          ; To         ; From Clock ;
+-----------------------------------------+-----------------------------------------------------+------------+-------------------------------+------------+------------+
; N/A                                     ; None                                                ; 12.895 ns  ; Instr_Reg:IR|Instr25_21[4]    ; RegAIn[31] ; clock      ;
; N/A                                     ; None                                                ; 12.876 ns  ; Instr_Reg:IR|Instr25_21[1]    ; RegAIn[15] ; clock      ;
; N/A                                     ; None                                                ; 12.738 ns  ; Instr_Reg:IR|Instr25_21[4]    ; RegAIn[5]  ; clock      ;
; N/A                                     ; None                                                ; 12.437 ns  ; Instr_Reg:IR|Instr20_16[4]    ; RegBIn[10] ; clock      ;
; N/A                                     ; None                                                ; 12.173 ns  ; Instr_Reg:IR|Instr25_21[4]    ; RegAIn[13] ; clock      ;
; N/A                                     ; None                                                ; 12.102 ns  ; Instr_Reg:IR|Instr25_21[1]    ; RegAIn[24] ; clock      ;
; N/A                                     ; None                                                ; 12.084 ns  ; Instr_Reg:IR|Instr25_21[1]    ; RegAIn[16] ; clock      ;
; N/A                                     ; None                                                ; 12.082 ns  ; Instr_Reg:IR|Instr25_21[1]    ; RegAIn[13] ; clock      ;
; N/A                                     ; None                                                ; 12.053 ns  ; Instr_Reg:IR|Instr25_21[4]    ; RegAIn[8]  ; clock      ;
; N/A                                     ; None                                                ; 12.019 ns  ; Instr_Reg:IR|Instr25_21[4]    ; RegAIn[15] ; clock      ;
; N/A                                     ; None                                                ; 12.015 ns  ; Instr_Reg:IR|Instr25_21[3]    ; RegAIn[15] ; clock      ;
; N/A                                     ; None                                                ; 11.998 ns  ; Instr_Reg:IR|Instr20_16[2]    ; RegBIn[16] ; clock      ;
; N/A                                     ; None                                                ; 11.945 ns  ; Instr_Reg:IR|Instr25_21[4]    ; RegAIn[24] ; clock      ;
; N/A                                     ; None                                                ; 11.943 ns  ; Instr_Reg:IR|Instr25_21[4]    ; RegAIn[2]  ; clock      ;
; N/A                                     ; None                                                ; 11.923 ns  ; Instr_Reg:IR|Instr25_21[4]    ; RegAIn[6]  ; clock      ;
; N/A                                     ; None                                                ; 11.843 ns  ; Instr_Reg:IR|Instr25_21[3]    ; RegAIn[5]  ; clock      ;
; N/A                                     ; None                                                ; 11.829 ns  ; Instr_Reg:IR|Instr20_16[1]    ; RegBIn[21] ; clock      ;
; N/A                                     ; None                                                ; 11.828 ns  ; Instr_Reg:IR|Instr20_16[4]    ; RegBIn[16] ; clock      ;
; N/A                                     ; None                                                ; 11.821 ns  ; Instr_Reg:IR|Instr25_21[4]    ; RegAIn[3]  ; clock      ;
; N/A                                     ; None                                                ; 11.819 ns  ; Instr_Reg:IR|Instr25_21[1]    ; RegAIn[21] ; clock      ;
; N/A                                     ; None                                                ; 11.798 ns  ; Instr_Reg:IR|Instr25_21[2]    ; RegAIn[28] ; clock      ;
; N/A                                     ; None                                                ; 11.779 ns  ; Instr_Reg:IR|Instr25_21[4]    ; RegAIn[11] ; clock      ;
; N/A                                     ; None                                                ; 11.770 ns  ; Instr_Reg:IR|Instr20_16[4]    ; RegBIn[21] ; clock      ;
; N/A                                     ; None                                                ; 11.745 ns  ; Instr_Reg:IR|Instr25_21[1]    ; RegAIn[23] ; clock      ;
; N/A                                     ; None                                                ; 11.733 ns  ; Instr_Reg:IR|Instr20_16[3]    ; RegBIn[10] ; clock      ;
; N/A                                     ; None                                                ; 11.725 ns  ; Instr_Reg:IR|Instr25_21[3]    ; RegAIn[23] ; clock      ;
; N/A                                     ; None                                                ; 11.723 ns  ; Instr_Reg:IR|Instr25_21[1]    ; RegAIn[11] ; clock      ;
; N/A                                     ; None                                                ; 11.720 ns  ; Instr_Reg:IR|Instr20_16[4]    ; RegBIn[28] ; clock      ;
; N/A                                     ; None                                                ; 11.717 ns  ; Instr_Reg:IR|Instr25_21[1]    ; RegAIn[28] ; clock      ;
; N/A                                     ; None                                                ; 11.635 ns  ; Instr_Reg:IR|Instr25_21[3]    ; RegAIn[21] ; clock      ;
; N/A                                     ; None                                                ; 11.633 ns  ; Instr_Reg:IR|Instr25_21[2]    ; RegAIn[25] ; clock      ;
; N/A                                     ; None                                                ; 11.629 ns  ; Instr_Reg:IR|Instr25_21[3]    ; RegAIn[13] ; clock      ;
; N/A                                     ; None                                                ; 11.619 ns  ; Instr_Reg:IR|Instr25_21[1]    ; RegAIn[25] ; clock      ;
; N/A                                     ; None                                                ; 11.615 ns  ; Instr_Reg:IR|Instr25_21[4]    ; RegAIn[9]  ; clock      ;
; N/A                                     ; None                                                ; 11.561 ns  ; Instr_Reg:IR|Instr25_21[2]    ; RegAIn[23] ; clock      ;
; N/A                                     ; None                                                ; 11.466 ns  ; Instr_Reg:IR|Instr25_21[1]    ; RegAIn[26] ; clock      ;
; N/A                                     ; None                                                ; 11.455 ns  ; Instr_Reg:IR|Instr25_21[1]    ; RegAIn[5]  ; clock      ;
; N/A                                     ; None                                                ; 11.444 ns  ; Instr_Reg:IR|Instr25_21[2]    ; RegAIn[17] ; clock      ;
; N/A                                     ; None                                                ; 11.430 ns  ; Instr_Reg:IR|Instr25_21[4]    ; RegAIn[7]  ; clock      ;
; N/A                                     ; None                                                ; 11.417 ns  ; Instr_Reg:IR|Instr25_21[2]    ; RegAIn[21] ; clock      ;
; N/A                                     ; None                                                ; 11.416 ns  ; Instr_Reg:IR|Instr25_21[3]    ; RegAIn[2]  ; clock      ;
; N/A                                     ; None                                                ; 11.364 ns  ; Instr_Reg:IR|Instr20_16[4]    ; RegBIn[15] ; clock      ;
; N/A                                     ; None                                                ; 11.334 ns  ; Instr_Reg:IR|Instr25_21[3]    ; RegAIn[24] ; clock      ;
; N/A                                     ; None                                                ; 11.311 ns  ; Instr_Reg:IR|Instr25_21[2]    ; RegAIn[15] ; clock      ;
; N/A                                     ; None                                                ; 11.303 ns  ; Instr_Reg:IR|Instr25_21[2]    ; RegAIn[24] ; clock      ;
; N/A                                     ; None                                                ; 11.278 ns  ; Instr_Reg:IR|Instr25_21[3]    ; RegAIn[30] ; clock      ;
; N/A                                     ; None                                                ; 11.273 ns  ; Banco_reg:registers|Reg30[10] ; RegBIn[10] ; clock      ;
; N/A                                     ; None                                                ; 11.262 ns  ; Banco_reg:registers|Reg26[28] ; RegBIn[28] ; clock      ;
; N/A                                     ; None                                                ; 11.261 ns  ; Instr_Reg:IR|Instr25_21[1]    ; RegAIn[30] ; clock      ;
; N/A                                     ; None                                                ; 11.260 ns  ; Instr_Reg:IR|Instr25_21[4]    ; RegAIn[29] ; clock      ;
; N/A                                     ; None                                                ; 11.251 ns  ; Instr_Reg:IR|Instr20_16[1]    ; RegBIn[16] ; clock      ;
; N/A                                     ; None                                                ; 11.233 ns  ; Instr_Reg:IR|Instr20_16[4]    ; RegBIn[31] ; clock      ;
; N/A                                     ; None                                                ; 11.229 ns  ; Instr_Reg:IR|Instr20_16[4]    ; RegBIn[1]  ; clock      ;
; N/A                                     ; None                                                ; 11.228 ns  ; Instr_Reg:IR|Instr25_21[1]    ; RegAIn[17] ; clock      ;
; N/A                                     ; None                                                ; 11.219 ns  ; Instr_Reg:IR|Instr20_16[1]    ; RegBIn[1]  ; clock      ;
; N/A                                     ; None                                                ; 11.196 ns  ; Instr_Reg:IR|Instr25_21[3]    ; RegAIn[16] ; clock      ;
; N/A                                     ; None                                                ; 11.195 ns  ; Instr_Reg:IR|Instr25_21[3]    ; RegAIn[29] ; clock      ;
; N/A                                     ; None                                                ; 11.189 ns  ; Banco_reg:registers|Reg6[10]  ; RegBIn[10] ; clock      ;
; N/A                                     ; None                                                ; 11.186 ns  ; Instr_Reg:IR|Instr25_21[4]    ; RegAIn[30] ; clock      ;
; N/A                                     ; None                                                ; 11.181 ns  ; Instr_Reg:IR|Instr25_21[3]    ; RegAIn[20] ; clock      ;
; N/A                                     ; None                                                ; 11.170 ns  ; Banco_reg:registers|Reg24[10] ; RegBIn[10] ; clock      ;
; N/A                                     ; None                                                ; 11.166 ns  ; Banco_reg:registers|Reg14[10] ; RegBIn[10] ; clock      ;
; N/A                                     ; None                                                ; 11.157 ns  ; Instr_Reg:IR|Instr20_16[3]    ; RegBIn[1]  ; clock      ;
; N/A                                     ; None                                                ; 11.136 ns  ; Instr_Reg:IR|Instr20_16[1]    ; RegBIn[13] ; clock      ;
; N/A                                     ; None                                                ; 11.135 ns  ; Instr_Reg:IR|Instr25_21[2]    ; RegAIn[18] ; clock      ;
; N/A                                     ; None                                                ; 11.112 ns  ; Instr_Reg:IR|Instr25_21[2]    ; RegAIn[8]  ; clock      ;
; N/A                                     ; None                                                ; 11.094 ns  ; Banco_reg:registers|Reg28[10] ; RegBIn[10] ; clock      ;
; N/A                                     ; None                                                ; 11.087 ns  ; Banco_reg:registers|Reg8[10]  ; RegBIn[10] ; clock      ;
; N/A                                     ; None                                                ; 11.087 ns  ; Instr_Reg:IR|Instr20_16[2]    ; RegBIn[1]  ; clock      ;
; N/A                                     ; None                                                ; 11.082 ns  ; Banco_reg:registers|Reg3[15]  ; RegAIn[15] ; clock      ;
; N/A                                     ; None                                                ; 11.081 ns  ; Instr_Reg:IR|Instr20_16[4]    ; RegBIn[27] ; clock      ;
; N/A                                     ; None                                                ; 11.065 ns  ; Instr_Reg:IR|Instr25_21[3]    ; RegAIn[25] ; clock      ;
; N/A                                     ; None                                                ; 11.059 ns  ; Instr_Reg:IR|Instr20_16[4]    ; RegBIn[5]  ; clock      ;
; N/A                                     ; None                                                ; 11.059 ns  ; Instr_Reg:IR|Instr25_21[4]    ; RegAIn[26] ; clock      ;
; N/A                                     ; None                                                ; 11.054 ns  ; Instr_Reg:IR|Instr25_21[4]    ; RegAIn[21] ; clock      ;
; N/A                                     ; None                                                ; 11.053 ns  ; Instr_Reg:IR|Instr20_16[4]    ; RegBIn[24] ; clock      ;
; N/A                                     ; None                                                ; 11.040 ns  ; Instr_Reg:IR|Instr20_16[2]    ; RegBIn[2]  ; clock      ;
; N/A                                     ; None                                                ; 11.028 ns  ; Instr_Reg:IR|Instr25_21[1]    ; RegAIn[12] ; clock      ;
; N/A                                     ; None                                                ; 11.022 ns  ; Instr_Reg:IR|Instr20_16[1]    ; RegBIn[31] ; clock      ;
; N/A                                     ; None                                                ; 11.021 ns  ; Instr_Reg:IR|Instr25_21[4]    ; RegAIn[23] ; clock      ;
; N/A                                     ; None                                                ; 11.019 ns  ; Banco_reg:registers|Reg28[15] ; RegAIn[15] ; clock      ;
; N/A                                     ; None                                                ; 11.014 ns  ; Banco_reg:registers|Reg14[5]  ; RegAIn[5]  ; clock      ;
; N/A                                     ; None                                                ; 11.012 ns  ; Instr_Reg:IR|Instr25_21[1]    ; RegAIn[20] ; clock      ;
; N/A                                     ; None                                                ; 11.011 ns  ; Instr_Reg:IR|Instr20_16[1]    ; RegBIn[11] ; clock      ;
; N/A                                     ; None                                                ; 11.010 ns  ; Banco_reg:registers|Reg8[21]  ; RegBIn[21] ; clock      ;
; N/A                                     ; None                                                ; 11.004 ns  ; Banco_reg:registers|Reg31[9]  ; RegBIn[9]  ; clock      ;
; N/A                                     ; None                                                ; 11.004 ns  ; Instr_Reg:IR|Instr25_21[2]    ; RegAIn[30] ; clock      ;
; N/A                                     ; None                                                ; 11.002 ns  ; Instr_Reg:IR|Instr20_16[2]    ; RegBIn[17] ; clock      ;
; N/A                                     ; None                                                ; 10.997 ns  ; Instr_Reg:IR|Instr25_21[2]    ; RegAIn[2]  ; clock      ;
; N/A                                     ; None                                                ; 10.993 ns  ; Banco_reg:registers|Reg12[15] ; RegAIn[15] ; clock      ;
; N/A                                     ; None                                                ; 10.987 ns  ; Banco_reg:registers|Reg30[15] ; RegAIn[15] ; clock      ;
; N/A                                     ; None                                                ; 10.976 ns  ; Instr_Reg:IR|Instr25_21[1]    ; RegAIn[14] ; clock      ;
; N/A                                     ; None                                                ; 10.975 ns  ; Banco_reg:registers|Reg27[16] ; RegBIn[16] ; clock      ;
; N/A                                     ; None                                                ; 10.969 ns  ; Instr_Reg:IR|Instr20_16[3]    ; RegBIn[5]  ; clock      ;
; N/A                                     ; None                                                ; 10.960 ns  ; Instr_Reg:IR|Instr20_16[3]    ; RegBIn[31] ; clock      ;
; N/A                                     ; None                                                ; 10.957 ns  ; Instr_Reg:IR|Instr25_21[4]    ; RegAIn[25] ; clock      ;
; N/A                                     ; None                                                ; 10.956 ns  ; Instr_Reg:IR|Instr20_16[1]    ; RegBIn[2]  ; clock      ;
; N/A                                     ; None                                                ; 10.956 ns  ; Instr_Reg:IR|Instr25_21[2]    ; RegAIn[16] ; clock      ;
; N/A                                     ; None                                                ; 10.952 ns  ; Instr_Reg:IR|Instr25_21[1]    ; RegAIn[2]  ; clock      ;
; N/A                                     ; None                                                ; 10.950 ns  ; Instr_Reg:IR|Instr20_16[4]    ; RegBIn[26] ; clock      ;
; N/A                                     ; None                                                ; 10.940 ns  ; Instr_Reg:IR|Instr20_16[2]    ; RegBIn[31] ; clock      ;
; N/A                                     ; None                                                ; 10.938 ns  ; Instr_Reg:IR|Instr20_16[4]    ; RegBIn[12] ; clock      ;
; N/A                                     ; None                                                ; 10.938 ns  ; Instr_Reg:IR|Instr25_21[3]    ; RegAIn[31] ; clock      ;
; N/A                                     ; None                                                ; 10.934 ns  ; Banco_reg:registers|Reg30[5]  ; RegAIn[5]  ; clock      ;
; N/A                                     ; None                                                ; 10.933 ns  ; Banco_reg:registers|Reg14[15] ; RegAIn[15] ; clock      ;
; N/A                                     ; None                                                ; 10.912 ns  ; Banco_reg:registers|Reg12[13] ; RegAIn[13] ; clock      ;
; N/A                                     ; None                                                ; 10.899 ns  ; Instr_Reg:IR|Instr25_21[4]    ; RegAIn[16] ; clock      ;
; N/A                                     ; None                                                ; 10.897 ns  ; Instr_Reg:IR|Instr25_21[4]    ; RegAIn[28] ; clock      ;
; N/A                                     ; None                                                ; 10.891 ns  ; Instr_Reg:IR|Instr20_16[4]    ; RegBIn[4]  ; clock      ;
; N/A                                     ; None                                                ; 10.889 ns  ; Instr_Reg:IR|Instr25_21[4]    ; RegAIn[1]  ; clock      ;
; N/A                                     ; None                                                ; 10.886 ns  ; Instr_Reg:IR|Instr20_16[3]    ; RegBIn[16] ; clock      ;
; N/A                                     ; None                                                ; 10.878 ns  ; Banco_reg:registers|Reg31[2]  ; RegBIn[2]  ; clock      ;
; N/A                                     ; None                                                ; 10.871 ns  ; Instr_Reg:IR|Instr25_21[4]    ; RegAIn[0]  ; clock      ;
; N/A                                     ; None                                                ; 10.867 ns  ; Banco_reg:registers|Reg11[28] ; RegAIn[28] ; clock      ;
; N/A                                     ; None                                                ; 10.854 ns  ; Instr_Reg:IR|Instr20_16[2]    ; RegBIn[11] ; clock      ;
; N/A                                     ; None                                                ; 10.852 ns  ; Instr_Reg:IR|Instr25_21[3]    ; RegAIn[3]  ; clock      ;
; N/A                                     ; None                                                ; 10.827 ns  ; Instr_Reg:IR|Instr20_16[3]    ; RegBIn[21] ; clock      ;
; N/A                                     ; None                                                ; 10.825 ns  ; Instr_Reg:IR|Instr25_21[2]    ; RegAIn[19] ; clock      ;
; N/A                                     ; None                                                ; 10.822 ns  ; Instr_Reg:IR|Instr20_16[4]    ; RegBIn[25] ; clock      ;
; N/A                                     ; None                                                ; 10.821 ns  ; Instr_Reg:IR|Instr20_16[4]    ; RegBIn[2]  ; clock      ;
; N/A                                     ; None                                                ; 10.819 ns  ; Instr_Reg:IR|Instr20_16[2]    ; RegBIn[21] ; clock      ;
; N/A                                     ; None                                                ; 10.803 ns  ; Instr_Reg:IR|Instr20_16[3]    ; RegBIn[15] ; clock      ;
; N/A                                     ; None                                                ; 10.798 ns  ; Instr_Reg:IR|Instr20_16[2]    ; RegBIn[28] ; clock      ;
; N/A                                     ; None                                                ; 10.789 ns  ; Instr_Reg:IR|Instr25_21[1]    ; RegAIn[22] ; clock      ;
; N/A                                     ; None                                                ; 10.788 ns  ; Banco_reg:registers|Reg19[26] ; RegBIn[26] ; clock      ;
; N/A                                     ; None                                                ; 10.786 ns  ; Banco_reg:registers|Reg24[24] ; RegAIn[24] ; clock      ;
; N/A                                     ; None                                                ; 10.777 ns  ; Instr_Reg:IR|Instr25_21[4]    ; RegAIn[17] ; clock      ;
; N/A                                     ; None                                                ; 10.769 ns  ; Instr_Reg:IR|Instr25_21[3]    ; RegAIn[6]  ; clock      ;
; N/A                                     ; None                                                ; 10.767 ns  ; Instr_Reg:IR|Instr20_16[4]    ; RegBIn[13] ; clock      ;
; N/A                                     ; None                                                ; 10.760 ns  ; Instr_Reg:IR|Instr25_21[2]    ; RegAIn[12] ; clock      ;
; N/A                                     ; None                                                ; 10.758 ns  ; Instr_Reg:IR|Instr20_16[1]    ; RegBIn[9]  ; clock      ;
; N/A                                     ; None                                                ; 10.754 ns  ; Banco_reg:registers|Reg19[26] ; RegAIn[26] ; clock      ;
; N/A                                     ; None                                                ; 10.753 ns  ; Banco_reg:registers|Reg15[28] ; RegAIn[28] ; clock      ;
; N/A                                     ; None                                                ; 10.752 ns  ; Instr_Reg:IR|Instr25_21[3]    ; RegAIn[7]  ; clock      ;
; N/A                                     ; None                                                ; 10.747 ns  ; Instr_Reg:IR|Instr20_16[4]    ; RegBIn[29] ; clock      ;
; N/A                                     ; None                                                ; 10.744 ns  ; Banco_reg:registers|Reg11[16] ; RegBIn[16] ; clock      ;
; N/A                                     ; None                                                ; 10.743 ns  ; Instr_Reg:IR|Instr20_16[3]    ; RegBIn[3]  ; clock      ;
; N/A                                     ; None                                                ; 10.741 ns  ; Instr_Reg:IR|Instr20_16[1]    ; RegBIn[26] ; clock      ;
; N/A                                     ; None                                                ; 10.740 ns  ; Instr_Reg:IR|Instr20_16[3]    ; RegBIn[13] ; clock      ;
; N/A                                     ; None                                                ; 10.740 ns  ; Banco_reg:registers|Reg0[10]  ; RegBIn[10] ; clock      ;
; N/A                                     ; None                                                ; 10.738 ns  ; Banco_reg:registers|Reg12[10] ; RegBIn[10] ; clock      ;
; N/A                                     ; None                                                ; 10.715 ns  ; Instr_Reg:IR|Instr20_16[1]    ; RegBIn[25] ; clock      ;
; N/A                                     ; None                                                ; 10.710 ns  ; Instr_Reg:IR|Instr25_21[1]    ; RegAIn[29] ; clock      ;
; N/A                                     ; None                                                ; 10.705 ns  ; Instr_Reg:IR|Instr25_21[3]    ; RegAIn[18] ; clock      ;
; N/A                                     ; None                                                ; 10.696 ns  ; Instr_Reg:IR|Instr25_21[2]    ; RegAIn[26] ; clock      ;
; N/A                                     ; None                                                ; 10.694 ns  ; Instr_Reg:IR|Instr25_21[3]    ; RegAIn[11] ; clock      ;
; N/A                                     ; None                                                ; 10.689 ns  ; Instr_Reg:IR|Instr20_16[4]    ; RegBIn[18] ; clock      ;
; N/A                                     ; None                                                ; 10.688 ns  ; Instr_Reg:IR|Instr20_16[4]    ; RegBIn[9]  ; clock      ;
; N/A                                     ; None                                                ; 10.676 ns  ; Instr_Reg:IR|Instr20_16[2]    ; RegBIn[14] ; clock      ;
; N/A                                     ; None                                                ; 10.676 ns  ; Instr_Reg:IR|Instr25_21[4]    ; RegAIn[4]  ; clock      ;
; N/A                                     ; None                                                ; 10.675 ns  ; Instr_Reg:IR|Instr20_16[2]    ; RegBIn[13] ; clock      ;
; N/A                                     ; None                                                ; 10.664 ns  ; Instr_Reg:IR|Instr20_16[2]    ; RegBIn[9]  ; clock      ;
; N/A                                     ; None                                                ; 10.664 ns  ; Instr_Reg:IR|Instr25_21[2]    ; RegAIn[3]  ; clock      ;
; N/A                                     ; None                                                ; 10.663 ns  ; Instr_Reg:IR|Instr25_21[2]    ; RegAIn[9]  ; clock      ;
; N/A                                     ; None                                                ; 10.658 ns  ; Instr_Reg:IR|Instr20_16[4]    ; RegBIn[7]  ; clock      ;
; N/A                                     ; None                                                ; 10.648 ns  ; Banco_reg:registers|Reg15[16] ; RegBIn[16] ; clock      ;
; N/A                                     ; None                                                ; 10.642 ns  ; Instr_Reg:IR|Instr20_16[1]    ; RegBIn[24] ; clock      ;
; N/A                                     ; None                                                ; 10.627 ns  ; Instr_Reg:IR|Instr20_16[2]    ; RegBIn[26] ; clock      ;
; N/A                                     ; None                                                ; 10.621 ns  ; Instr_Reg:IR|Instr25_21[4]    ; RegAIn[20] ; clock      ;
; N/A                                     ; None                                                ; 10.616 ns  ; Instr_Reg:IR|Instr25_21[4]    ; RegAIn[18] ; clock      ;
; N/A                                     ; None                                                ; 10.615 ns  ; Instr_Reg:IR|Instr25_21[2]    ; RegAIn[31] ; clock      ;
; N/A                                     ; None                                                ; 10.615 ns  ; Instr_Reg:IR|Instr25_21[1]    ; RegAIn[3]  ; clock      ;
; N/A                                     ; None                                                ; 10.613 ns  ; Banco_reg:registers|Reg12[5]  ; RegAIn[5]  ; clock      ;
; N/A                                     ; None                                                ; 10.601 ns  ; Instr_Reg:IR|Instr25_21[2]    ; RegAIn[5]  ; clock      ;
; N/A                                     ; None                                                ; 10.589 ns  ; Banco_reg:registers|Reg24[12] ; RegBIn[12] ; clock      ;
; N/A                                     ; None                                                ; 10.588 ns  ; Banco_reg:registers|Reg28[13] ; RegAIn[13] ; clock      ;
; N/A                                     ; None                                                ; 10.580 ns  ; Instr_Reg:IR|Instr20_16[1]    ; RegBIn[5]  ; clock      ;
; N/A                                     ; None                                                ; 10.579 ns  ; Banco_reg:registers|Reg16[16] ; RegBIn[16] ; clock      ;
; N/A                                     ; None                                                ; 10.559 ns  ; Instr_Reg:IR|Instr20_16[1]    ; RegBIn[10] ; clock      ;
; N/A                                     ; None                                                ; 10.544 ns  ; Instr_Reg:IR|Instr20_16[3]    ; RegBIn[2]  ; clock      ;
; N/A                                     ; None                                                ; 10.543 ns  ; Instr_Reg:IR|Instr20_16[4]    ; RegBIn[3]  ; clock      ;
; N/A                                     ; None                                                ; 10.541 ns  ; Instr_Reg:IR|Instr20_16[2]    ; RegBIn[24] ; clock      ;
; N/A                                     ; None                                                ; 10.529 ns  ; Instr_Reg:IR|Instr25_21[1]    ; RegAIn[7]  ; clock      ;
; N/A                                     ; None                                                ; 10.527 ns  ; Instr_Reg:IR|Instr20_16[4]    ; RegBIn[11] ; clock      ;
; N/A                                     ; None                                                ; 10.523 ns  ; Instr_Reg:IR|Instr20_16[4]    ; RegBIn[23] ; clock      ;
; N/A                                     ; None                                                ; 10.522 ns  ; Instr_Reg:IR|Instr20_16[1]    ; RegBIn[28] ; clock      ;
; N/A                                     ; None                                                ; 10.522 ns  ; Instr_Reg:IR|Instr20_16[4]    ; RegBIn[0]  ; clock      ;
; N/A                                     ; None                                                ; 10.521 ns  ; Instr_Reg:IR|Instr25_21[3]    ; RegAIn[0]  ; clock      ;
; N/A                                     ; None                                                ; 10.519 ns  ; Banco_reg:registers|Reg24[5]  ; RegAIn[5]  ; clock      ;
; N/A                                     ; None                                                ; 10.509 ns  ; Instr_Reg:IR|Instr20_16[2]    ; RegBIn[5]  ; clock      ;
; N/A                                     ; None                                                ; 10.506 ns  ; Instr_Reg:IR|Instr25_21[2]    ; RegAIn[27] ; clock      ;
; N/A                                     ; None                                                ; 10.505 ns  ; Instr_Reg:IR|Instr25_21[2]    ; RegAIn[22] ; clock      ;
; N/A                                     ; None                                                ; 10.503 ns  ; Instr_Reg:IR|Instr20_16[1]    ; RegBIn[14] ; clock      ;
; N/A                                     ; None                                                ; 10.488 ns  ; Banco_reg:registers|Reg8[2]   ; RegAIn[2]  ; clock      ;
; N/A                                     ; None                                                ; 10.480 ns  ; Instr_Reg:IR|Instr20_16[3]    ; RegBIn[28] ; clock      ;
; N/A                                     ; None                                                ; 10.478 ns  ; Instr_Reg:IR|Instr25_21[2]    ; RegAIn[20] ; clock      ;
; N/A                                     ; None                                                ; 10.477 ns  ; Banco_reg:registers|Reg12[23] ; RegAIn[23] ; clock      ;
; N/A                                     ; None                                                ; 10.469 ns  ; Banco_reg:registers|Reg28[5]  ; RegAIn[5]  ; clock      ;
; N/A                                     ; None                                                ; 10.458 ns  ; Banco_reg:registers|Reg22[5]  ; RegAIn[5]  ; clock      ;
; N/A                                     ; None                                                ; 10.457 ns  ; Banco_reg:registers|Reg10[7]  ; RegAIn[7]  ; clock      ;
; N/A                                     ; None                                                ; 10.438 ns  ; Instr_Reg:IR|Instr20_16[4]    ; RegBIn[17] ; clock      ;
; N/A                                     ; None                                                ; 10.432 ns  ; Instr_Reg:IR|Instr20_16[1]    ; RegBIn[7]  ; clock      ;
; N/A                                     ; None                                                ; 10.432 ns  ; Instr_Reg:IR|Instr25_21[3]    ; RegAIn[1]  ; clock      ;
; N/A                                     ; None                                                ; 10.424 ns  ; Banco_reg:registers|Reg10[21] ; RegBIn[21] ; clock      ;
; N/A                                     ; None                                                ; 10.424 ns  ; Instr_Reg:IR|Instr20_16[1]    ; RegBIn[12] ; clock      ;
; N/A                                     ; None                                                ; 10.422 ns  ; Banco_reg:registers|Reg27[16] ; RegAIn[16] ; clock      ;
; N/A                                     ; None                                                ; 10.417 ns  ; Instr_Reg:IR|Instr25_21[4]    ; RegAIn[12] ; clock      ;
; N/A                                     ; None                                                ; 10.415 ns  ; Banco_reg:registers|Reg2[16]  ; RegBIn[16] ; clock      ;
; N/A                                     ; None                                                ; 10.409 ns  ; Instr_Reg:IR|Instr25_21[3]    ; RegAIn[8]  ; clock      ;
; N/A                                     ; None                                                ; 10.393 ns  ; Instr_Reg:IR|Instr25_21[2]    ; RegAIn[13] ; clock      ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;            ;                               ;            ;            ;
+-----------------------------------------+-----------------------------------------------------+------------+-------------------------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; th                                                                                                ;
+---------------+-------------+-----------+-------+--------------------------------------+----------+
; Minimum Slack ; Required th ; Actual th ; From  ; To                                   ; To Clock ;
+---------------+-------------+-----------+-------+--------------------------------------+----------+
; N/A           ; None        ; -2.807 ns ; reset ; UnidadeControle:CtrlUnit|state[4]    ; clock    ;
; N/A           ; None        ; -3.548 ns ; reset ; UnidadeControle:CtrlUnit|RegWrite    ; clock    ;
; N/A           ; None        ; -3.588 ns ; reset ; UnidadeControle:CtrlUnit|USExt       ; clock    ;
; N/A           ; None        ; -3.868 ns ; reset ; UnidadeControle:CtrlUnit|ALUorMem    ; clock    ;
; N/A           ; None        ; -3.868 ns ; reset ; UnidadeControle:CtrlUnit|ALUOutWrite ; clock    ;
; N/A           ; None        ; -3.893 ns ; reset ; UnidadeControle:CtrlUnit|PCWrite     ; clock    ;
; N/A           ; None        ; -3.919 ns ; reset ; UnidadeControle:CtrlUnit|PCSource[0] ; clock    ;
; N/A           ; None        ; -3.972 ns ; reset ; UnidadeControle:CtrlUnit|IRWrite     ; clock    ;
; N/A           ; None        ; -3.989 ns ; reset ; UnidadeControle:CtrlUnit|MDRWrite    ; clock    ;
; N/A           ; None        ; -4.048 ns ; reset ; UnidadeControle:CtrlUnit|state[1]    ; clock    ;
; N/A           ; None        ; -4.051 ns ; reset ; UnidadeControle:CtrlUnit|state[2]    ; clock    ;
; N/A           ; None        ; -4.325 ns ; reset ; UnidadeControle:CtrlUnit|state[0]    ; clock    ;
; N/A           ; None        ; -4.325 ns ; reset ; UnidadeControle:CtrlUnit|state[3]    ; clock    ;
; N/A           ; None        ; -4.368 ns ; reset ; UnidadeControle:CtrlUnit|state[6]    ; clock    ;
; N/A           ; None        ; -4.407 ns ; reset ; UnidadeControle:CtrlUnit|IorD[1]     ; clock    ;
; N/A           ; None        ; -4.483 ns ; reset ; UnidadeControle:CtrlUnit|PCCond[1]   ; clock    ;
; N/A           ; None        ; -4.569 ns ; reset ; UnidadeControle:CtrlUnit|IorD[0]     ; clock    ;
; N/A           ; None        ; -4.634 ns ; reset ; UnidadeControle:CtrlUnit|state[5]    ; clock    ;
; N/A           ; None        ; -4.704 ns ; reset ; UnidadeControle:CtrlUnit|PCSource[1] ; clock    ;
; N/A           ; None        ; -4.811 ns ; reset ; UnidadeControle:CtrlUnit|PCCond[0]   ; clock    ;
; N/A           ; None        ; -4.841 ns ; reset ; UnidadeControle:CtrlUnit|MemToReg[0] ; clock    ;
; N/A           ; None        ; -4.841 ns ; reset ; UnidadeControle:CtrlUnit|MemToReg[2] ; clock    ;
; N/A           ; None        ; -4.841 ns ; reset ; UnidadeControle:CtrlUnit|RegDst[0]   ; clock    ;
; N/A           ; None        ; -4.947 ns ; reset ; UnidadeControle:CtrlUnit|MemWR       ; clock    ;
; N/A           ; None        ; -4.985 ns ; reset ; UnidadeControle:CtrlUnit|IorD[2]     ; clock    ;
; N/A           ; None        ; -5.365 ns ; reset ; UnidadeControle:CtrlUnit|MemWD[1]    ; clock    ;
; N/A           ; None        ; -5.365 ns ; reset ; UnidadeControle:CtrlUnit|MemWD[0]    ; clock    ;
; N/A           ; None        ; -5.429 ns ; reset ; UnidadeControle:CtrlUnit|MemToReg[1] ; clock    ;
; N/A           ; None        ; -5.429 ns ; reset ; UnidadeControle:CtrlUnit|MemToReg[3] ; clock    ;
; N/A           ; None        ; -5.570 ns ; reset ; UnidadeControle:CtrlUnit|ALUOp[2]    ; clock    ;
; N/A           ; None        ; -5.573 ns ; reset ; UnidadeControle:CtrlUnit|ALUOp[1]    ; clock    ;
; N/A           ; None        ; -5.769 ns ; reset ; UnidadeControle:CtrlUnit|RegDst[1]   ; clock    ;
; N/A           ; None        ; -5.862 ns ; reset ; UnidadeControle:CtrlUnit|ALUOp[0]    ; clock    ;
+---------------+-------------+-----------+-------+--------------------------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Fri May 17 17:29:49 2019
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off Proj_Hardware -c Proj_Hardware --timing_analysis_only
Info: Parallel compilation is enabled and will use 4 of the 4 processors detected
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clock" is an undefined clock
Info: Clock "clock" has Internal fmax of 96.96 MHz between source register "Instr_Reg:IR|Instr15_0[2]" and destination register "Registrador:PC|Saida[1]" (period= 10.313 ns)
    Info: + Longest register to register delay is 10.132 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X30_Y16_N5; Fanout = 14; REG Node = 'Instr_Reg:IR|Instr15_0[2]'
        Info: 2: + IC(1.359 ns) + CELL(0.225 ns) = 1.584 ns; Loc. = LCCOMB_X30_Y16_N8; Fanout = 3; COMB Node = 'Ula32:ALU|Mux61~0'
        Info: 3: + IC(0.696 ns) + CELL(0.053 ns) = 2.333 ns; Loc. = LCCOMB_X30_Y16_N10; Fanout = 2; COMB Node = 'Ula32:ALU|carry_temp[2]~3'
        Info: 4: + IC(0.320 ns) + CELL(0.154 ns) = 2.807 ns; Loc. = LCCOMB_X30_Y16_N6; Fanout = 3; COMB Node = 'Ula32:ALU|carry_temp[4]~6'
        Info: 5: + IC(0.225 ns) + CELL(0.154 ns) = 3.186 ns; Loc. = LCCOMB_X30_Y16_N16; Fanout = 4; COMB Node = 'Ula32:ALU|carry_temp[7]~8'
        Info: 6: + IC(0.215 ns) + CELL(0.053 ns) = 3.454 ns; Loc. = LCCOMB_X30_Y16_N20; Fanout = 5; COMB Node = 'Ula32:ALU|carry_temp[9]~9'
        Info: 7: + IC(0.227 ns) + CELL(0.053 ns) = 3.734 ns; Loc. = LCCOMB_X30_Y16_N26; Fanout = 5; COMB Node = 'Ula32:ALU|carry_temp[11]~10'
        Info: 8: + IC(0.230 ns) + CELL(0.053 ns) = 4.017 ns; Loc. = LCCOMB_X30_Y16_N12; Fanout = 5; COMB Node = 'Ula32:ALU|carry_temp[13]~11'
        Info: 9: + IC(0.813 ns) + CELL(0.053 ns) = 4.883 ns; Loc. = LCCOMB_X27_Y20_N16; Fanout = 8; COMB Node = 'Ula32:ALU|carry_temp[15]~12'
        Info: 10: + IC(0.360 ns) + CELL(0.272 ns) = 5.515 ns; Loc. = LCCOMB_X26_Y20_N4; Fanout = 1; COMB Node = 'Ula32:ALU|Igual~6'
        Info: 11: + IC(0.208 ns) + CELL(0.053 ns) = 5.776 ns; Loc. = LCCOMB_X26_Y20_N8; Fanout = 1; COMB Node = 'Ula32:ALU|Igual~7'
        Info: 12: + IC(0.291 ns) + CELL(0.053 ns) = 6.120 ns; Loc. = LCCOMB_X26_Y20_N2; Fanout = 1; COMB Node = 'Ula32:ALU|Igual~8'
        Info: 13: + IC(0.367 ns) + CELL(0.053 ns) = 6.540 ns; Loc. = LCCOMB_X26_Y20_N28; Fanout = 1; COMB Node = 'Ula32:ALU|Igual~9'
        Info: 14: + IC(0.356 ns) + CELL(0.053 ns) = 6.949 ns; Loc. = LCCOMB_X26_Y20_N26; Fanout = 1; COMB Node = 'Ula32:ALU|Igual~10'
        Info: 15: + IC(0.208 ns) + CELL(0.053 ns) = 7.210 ns; Loc. = LCCOMB_X26_Y20_N16; Fanout = 1; COMB Node = 'Ula32:ALU|Igual~11'
        Info: 16: + IC(0.230 ns) + CELL(0.053 ns) = 7.493 ns; Loc. = LCCOMB_X26_Y20_N22; Fanout = 3; COMB Node = 'Ula32:ALU|Igual~12'
        Info: 17: + IC(0.613 ns) + CELL(0.053 ns) = 8.159 ns; Loc. = LCCOMB_X26_Y17_N2; Fanout = 4; COMB Node = 'Ula32:ALU|Maior~0DUPLICATE'
        Info: 18: + IC(0.242 ns) + CELL(0.154 ns) = 8.555 ns; Loc. = LCCOMB_X26_Y17_N22; Fanout = 20; COMB Node = 'PCWCtrl~0DUPLICATE'
        Info: 19: + IC(0.831 ns) + CELL(0.746 ns) = 10.132 ns; Loc. = LCFF_X31_Y16_N19; Fanout = 10; REG Node = 'Registrador:PC|Saida[1]'
        Info: Total cell delay = 2.341 ns ( 23.11 % )
        Info: Total interconnect delay = 7.791 ns ( 76.89 % )
    Info: - Smallest clock skew is 0.003 ns
        Info: + Shortest clock path from clock "clock" to destination register is 2.476 ns
            Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'clock'
            Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 1320; COMB Node = 'clock~clkctrl'
            Info: 3: + IC(0.661 ns) + CELL(0.618 ns) = 2.476 ns; Loc. = LCFF_X31_Y16_N19; Fanout = 10; REG Node = 'Registrador:PC|Saida[1]'
            Info: Total cell delay = 1.472 ns ( 59.45 % )
            Info: Total interconnect delay = 1.004 ns ( 40.55 % )
        Info: - Longest clock path from clock "clock" to source register is 2.473 ns
            Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'clock'
            Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 1320; COMB Node = 'clock~clkctrl'
            Info: 3: + IC(0.658 ns) + CELL(0.618 ns) = 2.473 ns; Loc. = LCFF_X30_Y16_N5; Fanout = 14; REG Node = 'Instr_Reg:IR|Instr15_0[2]'
            Info: Total cell delay = 1.472 ns ( 59.52 % )
            Info: Total interconnect delay = 1.001 ns ( 40.48 % )
    Info: + Micro clock to output delay of source is 0.094 ns
    Info: + Micro setup delay of destination is 0.090 ns
Info: tsu for register "UnidadeControle:CtrlUnit|ALUOp[0]" (data pin = "reset", clock pin = "clock") is 6.101 ns
    Info: + Longest pin to register delay is 8.481 ns
        Info: 1: + IC(0.000 ns) + CELL(0.864 ns) = 0.864 ns; Loc. = PIN_M21; Fanout = 21; PIN Node = 'reset'
        Info: 2: + IC(5.758 ns) + CELL(0.053 ns) = 6.675 ns; Loc. = LCCOMB_X26_Y21_N10; Fanout = 3; COMB Node = 'UnidadeControle:CtrlUnit|ALUOp[1]~4'
        Info: 3: + IC(1.060 ns) + CELL(0.746 ns) = 8.481 ns; Loc. = LCFF_X30_Y17_N19; Fanout = 59; REG Node = 'UnidadeControle:CtrlUnit|ALUOp[0]'
        Info: Total cell delay = 1.663 ns ( 19.61 % )
        Info: Total interconnect delay = 6.818 ns ( 80.39 % )
    Info: + Micro setup delay of destination is 0.090 ns
    Info: - Shortest clock path from clock "clock" to destination register is 2.470 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'clock'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 1320; COMB Node = 'clock~clkctrl'
        Info: 3: + IC(0.655 ns) + CELL(0.618 ns) = 2.470 ns; Loc. = LCFF_X30_Y17_N19; Fanout = 59; REG Node = 'UnidadeControle:CtrlUnit|ALUOp[0]'
        Info: Total cell delay = 1.472 ns ( 59.60 % )
        Info: Total interconnect delay = 0.998 ns ( 40.40 % )
Info: tco from clock "clock" to destination pin "RegAIn[31]" through register "Instr_Reg:IR|Instr25_21[4]" is 12.895 ns
    Info: + Longest clock path from clock "clock" to source register is 2.478 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'clock'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 1320; COMB Node = 'clock~clkctrl'
        Info: 3: + IC(0.663 ns) + CELL(0.618 ns) = 2.478 ns; Loc. = LCFF_X25_Y20_N17; Fanout = 162; REG Node = 'Instr_Reg:IR|Instr25_21[4]'
        Info: Total cell delay = 1.472 ns ( 59.40 % )
        Info: Total interconnect delay = 1.006 ns ( 40.60 % )
    Info: + Micro clock to output delay of source is 0.094 ns
    Info: + Longest register to pin delay is 10.323 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X25_Y20_N17; Fanout = 162; REG Node = 'Instr_Reg:IR|Instr25_21[4]'
        Info: 2: + IC(3.346 ns) + CELL(0.378 ns) = 3.724 ns; Loc. = LCCOMB_X25_Y12_N22; Fanout = 1; COMB Node = 'Banco_reg:registers|Mux0~5'
        Info: 3: + IC(1.909 ns) + CELL(0.357 ns) = 5.990 ns; Loc. = LCCOMB_X25_Y9_N2; Fanout = 1; COMB Node = 'Banco_reg:registers|Mux0~9'
        Info: 4: + IC(0.265 ns) + CELL(0.366 ns) = 6.621 ns; Loc. = LCCOMB_X25_Y9_N4; Fanout = 1; COMB Node = 'Banco_reg:registers|Mux0~10'
        Info: 5: + IC(1.558 ns) + CELL(2.144 ns) = 10.323 ns; Loc. = PIN_W3; Fanout = 0; PIN Node = 'RegAIn[31]'
        Info: Total cell delay = 3.245 ns ( 31.43 % )
        Info: Total interconnect delay = 7.078 ns ( 68.57 % )
Info: th for register "UnidadeControle:CtrlUnit|state[4]" (data pin = "reset", clock pin = "clock") is -2.807 ns
    Info: + Longest clock path from clock "clock" to destination register is 2.479 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'clock'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 1320; COMB Node = 'clock~clkctrl'
        Info: 3: + IC(0.664 ns) + CELL(0.618 ns) = 2.479 ns; Loc. = LCFF_X25_Y16_N17; Fanout = 48; REG Node = 'UnidadeControle:CtrlUnit|state[4]'
        Info: Total cell delay = 1.472 ns ( 59.38 % )
        Info: Total interconnect delay = 1.007 ns ( 40.62 % )
    Info: + Micro hold delay of destination is 0.149 ns
    Info: - Shortest pin to register delay is 5.435 ns
        Info: 1: + IC(0.000 ns) + CELL(0.864 ns) = 0.864 ns; Loc. = PIN_M21; Fanout = 21; PIN Node = 'reset'
        Info: 2: + IC(4.068 ns) + CELL(0.503 ns) = 5.435 ns; Loc. = LCFF_X25_Y16_N17; Fanout = 48; REG Node = 'UnidadeControle:CtrlUnit|state[4]'
        Info: Total cell delay = 1.367 ns ( 25.15 % )
        Info: Total interconnect delay = 4.068 ns ( 74.85 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 249 megabytes
    Info: Processing ended: Fri May 17 17:29:50 2019
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:02


