TimeQuest Timing Analyzer report for exercicio01
Wed Sep 12 08:49:47 2018
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk_div:inst1|clock_100Hz'
 13. Slow 1200mV 85C Model Setup: 'signal'
 14. Slow 1200mV 85C Model Setup: 'clk_div:inst1|clock_1Mhz_int'
 15. Slow 1200mV 85C Model Setup: 'clk_div:inst1|clock_10Khz_int'
 16. Slow 1200mV 85C Model Setup: 'clk_div:inst1|clock_100Khz_int'
 17. Slow 1200mV 85C Model Setup: 'clk_div:inst1|clock_1Khz_int'
 18. Slow 1200mV 85C Model Hold: 'clk_div:inst1|clock_100Khz_int'
 19. Slow 1200mV 85C Model Hold: 'clk_div:inst1|clock_10Khz_int'
 20. Slow 1200mV 85C Model Hold: 'clk_div:inst1|clock_1Mhz_int'
 21. Slow 1200mV 85C Model Hold: 'clk_div:inst1|clock_100Hz'
 22. Slow 1200mV 85C Model Hold: 'clk_div:inst1|clock_1Khz_int'
 23. Slow 1200mV 85C Model Hold: 'signal'
 24. Slow 1200mV 85C Model Minimum Pulse Width: 'signal'
 25. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_div:inst1|clock_100Hz'
 26. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_div:inst1|clock_100Khz_int'
 27. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_div:inst1|clock_10Khz_int'
 28. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_div:inst1|clock_1Khz_int'
 29. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_div:inst1|clock_1Mhz_int'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Slow 1200mV 85C Model Metastability Report
 35. Slow 1200mV 0C Model Fmax Summary
 36. Slow 1200mV 0C Model Setup Summary
 37. Slow 1200mV 0C Model Hold Summary
 38. Slow 1200mV 0C Model Recovery Summary
 39. Slow 1200mV 0C Model Removal Summary
 40. Slow 1200mV 0C Model Minimum Pulse Width Summary
 41. Slow 1200mV 0C Model Setup: 'clk_div:inst1|clock_100Hz'
 42. Slow 1200mV 0C Model Setup: 'signal'
 43. Slow 1200mV 0C Model Setup: 'clk_div:inst1|clock_1Mhz_int'
 44. Slow 1200mV 0C Model Setup: 'clk_div:inst1|clock_10Khz_int'
 45. Slow 1200mV 0C Model Setup: 'clk_div:inst1|clock_100Khz_int'
 46. Slow 1200mV 0C Model Setup: 'clk_div:inst1|clock_1Khz_int'
 47. Slow 1200mV 0C Model Hold: 'clk_div:inst1|clock_100Khz_int'
 48. Slow 1200mV 0C Model Hold: 'clk_div:inst1|clock_10Khz_int'
 49. Slow 1200mV 0C Model Hold: 'clk_div:inst1|clock_1Mhz_int'
 50. Slow 1200mV 0C Model Hold: 'clk_div:inst1|clock_100Hz'
 51. Slow 1200mV 0C Model Hold: 'clk_div:inst1|clock_1Khz_int'
 52. Slow 1200mV 0C Model Hold: 'signal'
 53. Slow 1200mV 0C Model Minimum Pulse Width: 'signal'
 54. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_div:inst1|clock_100Hz'
 55. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_div:inst1|clock_100Khz_int'
 56. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_div:inst1|clock_10Khz_int'
 57. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_div:inst1|clock_1Khz_int'
 58. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_div:inst1|clock_1Mhz_int'
 59. Setup Times
 60. Hold Times
 61. Clock to Output Times
 62. Minimum Clock to Output Times
 63. Slow 1200mV 0C Model Metastability Report
 64. Fast 1200mV 0C Model Setup Summary
 65. Fast 1200mV 0C Model Hold Summary
 66. Fast 1200mV 0C Model Recovery Summary
 67. Fast 1200mV 0C Model Removal Summary
 68. Fast 1200mV 0C Model Minimum Pulse Width Summary
 69. Fast 1200mV 0C Model Setup: 'clk_div:inst1|clock_100Hz'
 70. Fast 1200mV 0C Model Setup: 'signal'
 71. Fast 1200mV 0C Model Setup: 'clk_div:inst1|clock_10Khz_int'
 72. Fast 1200mV 0C Model Setup: 'clk_div:inst1|clock_1Mhz_int'
 73. Fast 1200mV 0C Model Setup: 'clk_div:inst1|clock_100Khz_int'
 74. Fast 1200mV 0C Model Setup: 'clk_div:inst1|clock_1Khz_int'
 75. Fast 1200mV 0C Model Hold: 'clk_div:inst1|clock_100Khz_int'
 76. Fast 1200mV 0C Model Hold: 'clk_div:inst1|clock_10Khz_int'
 77. Fast 1200mV 0C Model Hold: 'clk_div:inst1|clock_1Mhz_int'
 78. Fast 1200mV 0C Model Hold: 'clk_div:inst1|clock_100Hz'
 79. Fast 1200mV 0C Model Hold: 'signal'
 80. Fast 1200mV 0C Model Hold: 'clk_div:inst1|clock_1Khz_int'
 81. Fast 1200mV 0C Model Minimum Pulse Width: 'signal'
 82. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_div:inst1|clock_100Hz'
 83. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_div:inst1|clock_100Khz_int'
 84. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_div:inst1|clock_10Khz_int'
 85. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_div:inst1|clock_1Khz_int'
 86. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_div:inst1|clock_1Mhz_int'
 87. Setup Times
 88. Hold Times
 89. Clock to Output Times
 90. Minimum Clock to Output Times
 91. Fast 1200mV 0C Model Metastability Report
 92. Multicorner Timing Analysis Summary
 93. Setup Times
 94. Hold Times
 95. Clock to Output Times
 96. Minimum Clock to Output Times
 97. Board Trace Model Assignments
 98. Input Transition Times
 99. Signal Integrity Metrics (Slow 1200mv 0c Model)
100. Signal Integrity Metrics (Slow 1200mv 85c Model)
101. Signal Integrity Metrics (Fast 1200mv 0c Model)
102. Setup Transfers
103. Hold Transfers
104. Report TCCS
105. Report RSKM
106. Unconstrained Paths
107. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; exercicio01                                        ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE115F29C7                                      ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                         ;
+--------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------+
; Clock Name                     ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                            ;
+--------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------+
; clk_div:inst1|clock_1Khz_int   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:inst1|clock_1Khz_int }   ;
; clk_div:inst1|clock_1Mhz_int   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:inst1|clock_1Mhz_int }   ;
; clk_div:inst1|clock_10Khz_int  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:inst1|clock_10Khz_int }  ;
; clk_div:inst1|clock_100Hz      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:inst1|clock_100Hz }      ;
; clk_div:inst1|clock_100Khz_int ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:inst1|clock_100Khz_int } ;
; signal                         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { signal }                         ;
+--------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                            ;
+------------+-----------------+--------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                     ; Note                                                          ;
+------------+-----------------+--------------------------------+---------------------------------------------------------------+
; 394.01 MHz ; 394.01 MHz      ; clk_div:inst1|clock_100Hz      ;                                                               ;
; 441.89 MHz ; 250.0 MHz       ; signal                         ; limit due to minimum period restriction (max I/O toggle rate) ;
; 630.12 MHz ; 437.64 MHz      ; clk_div:inst1|clock_10Khz_int  ; limit due to minimum period restriction (tmin)                ;
; 630.12 MHz ; 437.64 MHz      ; clk_div:inst1|clock_1Mhz_int   ; limit due to minimum period restriction (tmin)                ;
; 630.91 MHz ; 437.64 MHz      ; clk_div:inst1|clock_100Khz_int ; limit due to minimum period restriction (tmin)                ;
; 804.51 MHz ; 437.64 MHz      ; clk_div:inst1|clock_1Khz_int   ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+--------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                     ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; clk_div:inst1|clock_100Hz      ; -1.538 ; -13.931       ;
; signal                         ; -1.263 ; -7.806        ;
; clk_div:inst1|clock_1Mhz_int   ; -0.587 ; -1.045        ;
; clk_div:inst1|clock_10Khz_int  ; -0.587 ; -1.033        ;
; clk_div:inst1|clock_100Khz_int ; -0.585 ; -1.035        ;
; clk_div:inst1|clock_1Khz_int   ; -0.243 ; -0.619        ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                      ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; clk_div:inst1|clock_100Khz_int ; -0.426 ; -0.426        ;
; clk_div:inst1|clock_10Khz_int  ; -0.332 ; -0.332        ;
; clk_div:inst1|clock_1Mhz_int   ; -0.301 ; -0.301        ;
; clk_div:inst1|clock_100Hz      ; 0.385  ; 0.000         ;
; clk_div:inst1|clock_1Khz_int   ; 0.402  ; 0.000         ;
; signal                         ; 0.548  ; 0.000         ;
+--------------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary       ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; signal                         ; -3.000 ; -13.280       ;
; clk_div:inst1|clock_100Hz      ; -1.285 ; -14.135       ;
; clk_div:inst1|clock_100Khz_int ; -1.285 ; -5.140        ;
; clk_div:inst1|clock_10Khz_int  ; -1.285 ; -5.140        ;
; clk_div:inst1|clock_1Khz_int   ; -1.285 ; -5.140        ;
; clk_div:inst1|clock_1Mhz_int   ; -1.285 ; -5.140        ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_div:inst1|clock_100Hz'                                                                                                                        ;
+--------+-----------------------------------+-----------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -1.538 ; reg10b:inst4|dff_behavioral:ff2|q ; reg10b:inst4|dff_behavioral:ff9|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.079     ; 2.457      ;
; -1.517 ; reg10b:inst4|dff_behavioral:ff1|q ; reg10b:inst4|dff_behavioral:ff9|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.079     ; 2.436      ;
; -1.393 ; reg10b:inst4|dff_behavioral:ff2|q ; reg10b:inst4|dff_behavioral:ff3|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.079     ; 2.312      ;
; -1.392 ; reg10b:inst4|dff_behavioral:ff2|q ; reg10b:inst4|dff_behavioral:ff0|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.079     ; 2.311      ;
; -1.388 ; reg10b:inst4|dff_behavioral:ff2|q ; reg10b:inst4|dff_behavioral:ff1|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.079     ; 2.307      ;
; -1.388 ; reg10b:inst4|dff_behavioral:ff2|q ; reg10b:inst4|dff_behavioral:ff2|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.079     ; 2.307      ;
; -1.373 ; reg10b:inst4|dff_behavioral:ff4|q ; reg10b:inst4|dff_behavioral:ff3|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.080     ; 2.291      ;
; -1.372 ; reg10b:inst4|dff_behavioral:ff1|q ; reg10b:inst4|dff_behavioral:ff3|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.079     ; 2.291      ;
; -1.372 ; reg10b:inst4|dff_behavioral:ff4|q ; reg10b:inst4|dff_behavioral:ff0|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.080     ; 2.290      ;
; -1.371 ; reg10b:inst4|dff_behavioral:ff1|q ; reg10b:inst4|dff_behavioral:ff0|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.079     ; 2.290      ;
; -1.368 ; reg10b:inst4|dff_behavioral:ff4|q ; reg10b:inst4|dff_behavioral:ff1|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.080     ; 2.286      ;
; -1.368 ; reg10b:inst4|dff_behavioral:ff4|q ; reg10b:inst4|dff_behavioral:ff2|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.080     ; 2.286      ;
; -1.367 ; reg10b:inst4|dff_behavioral:ff1|q ; reg10b:inst4|dff_behavioral:ff1|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.079     ; 2.286      ;
; -1.367 ; reg10b:inst4|dff_behavioral:ff1|q ; reg10b:inst4|dff_behavioral:ff2|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.079     ; 2.286      ;
; -1.362 ; reg10b:inst4|dff_behavioral:ff0|q ; reg10b:inst4|dff_behavioral:ff9|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.079     ; 2.281      ;
; -1.323 ; reg10b:inst4|dff_behavioral:ff9|q ; reg10b:inst4|dff_behavioral:ff3|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.080     ; 2.241      ;
; -1.322 ; reg10b:inst4|dff_behavioral:ff9|q ; reg10b:inst4|dff_behavioral:ff0|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.080     ; 2.240      ;
; -1.318 ; reg10b:inst4|dff_behavioral:ff9|q ; reg10b:inst4|dff_behavioral:ff1|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.080     ; 2.236      ;
; -1.318 ; reg10b:inst4|dff_behavioral:ff9|q ; reg10b:inst4|dff_behavioral:ff2|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.080     ; 2.236      ;
; -1.289 ; reg10b:inst4|dff_behavioral:ff2|q ; reg10b:inst4|dff_behavioral:ff6|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.079     ; 2.208      ;
; -1.288 ; reg10b:inst4|dff_behavioral:ff2|q ; reg10b:inst4|dff_behavioral:ff5|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.079     ; 2.207      ;
; -1.270 ; reg10b:inst4|dff_behavioral:ff2|q ; reg10b:inst4|dff_behavioral:ff4|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.079     ; 2.189      ;
; -1.268 ; reg10b:inst4|dff_behavioral:ff1|q ; reg10b:inst4|dff_behavioral:ff6|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.079     ; 2.187      ;
; -1.267 ; reg10b:inst4|dff_behavioral:ff1|q ; reg10b:inst4|dff_behavioral:ff5|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.079     ; 2.186      ;
; -1.250 ; reg10b:inst4|dff_behavioral:ff4|q ; reg10b:inst4|dff_behavioral:ff4|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.080     ; 2.168      ;
; -1.249 ; reg10b:inst4|dff_behavioral:ff1|q ; reg10b:inst4|dff_behavioral:ff4|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.079     ; 2.168      ;
; -1.248 ; reg10b:inst4|dff_behavioral:ff4|q ; reg10b:inst4|dff_behavioral:ff6|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.080     ; 2.166      ;
; -1.245 ; reg10b:inst4|dff_behavioral:ff4|q ; reg10b:inst4|dff_behavioral:ff5|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.080     ; 2.163      ;
; -1.221 ; reg10b:inst4|dff_behavioral:ff3|q ; reg10b:inst4|dff_behavioral:ff9|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.079     ; 2.140      ;
; -1.218 ; reg10b:inst4|dff_behavioral:ff8|q ; reg10b:inst4|dff_behavioral:ff3|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.539     ; 1.677      ;
; -1.217 ; reg10b:inst4|dff_behavioral:ff0|q ; reg10b:inst4|dff_behavioral:ff3|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.079     ; 2.136      ;
; -1.217 ; reg10b:inst4|dff_behavioral:ff8|q ; reg10b:inst4|dff_behavioral:ff0|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.539     ; 1.676      ;
; -1.216 ; reg10b:inst4|dff_behavioral:ff0|q ; reg10b:inst4|dff_behavioral:ff0|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.079     ; 2.135      ;
; -1.213 ; reg10b:inst4|dff_behavioral:ff8|q ; reg10b:inst4|dff_behavioral:ff1|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.539     ; 1.672      ;
; -1.213 ; reg10b:inst4|dff_behavioral:ff8|q ; reg10b:inst4|dff_behavioral:ff2|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.539     ; 1.672      ;
; -1.212 ; reg10b:inst4|dff_behavioral:ff0|q ; reg10b:inst4|dff_behavioral:ff1|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.079     ; 2.131      ;
; -1.212 ; reg10b:inst4|dff_behavioral:ff0|q ; reg10b:inst4|dff_behavioral:ff2|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.079     ; 2.131      ;
; -1.211 ; reg10b:inst4|dff_behavioral:ff7|q ; reg10b:inst4|dff_behavioral:ff3|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.539     ; 1.670      ;
; -1.210 ; reg10b:inst4|dff_behavioral:ff7|q ; reg10b:inst4|dff_behavioral:ff0|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.539     ; 1.669      ;
; -1.206 ; reg10b:inst4|dff_behavioral:ff7|q ; reg10b:inst4|dff_behavioral:ff1|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.539     ; 1.665      ;
; -1.206 ; reg10b:inst4|dff_behavioral:ff7|q ; reg10b:inst4|dff_behavioral:ff2|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.539     ; 1.665      ;
; -1.200 ; reg10b:inst4|dff_behavioral:ff9|q ; reg10b:inst4|dff_behavioral:ff4|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.080     ; 2.118      ;
; -1.198 ; reg10b:inst4|dff_behavioral:ff9|q ; reg10b:inst4|dff_behavioral:ff6|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.080     ; 2.116      ;
; -1.195 ; reg10b:inst4|dff_behavioral:ff9|q ; reg10b:inst4|dff_behavioral:ff5|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.080     ; 2.113      ;
; -1.189 ; reg10b:inst4|dff_behavioral:ff6|q ; reg10b:inst4|dff_behavioral:ff3|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.080     ; 2.107      ;
; -1.188 ; reg10b:inst4|dff_behavioral:ff6|q ; reg10b:inst4|dff_behavioral:ff0|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.080     ; 2.106      ;
; -1.184 ; reg10b:inst4|dff_behavioral:ff6|q ; reg10b:inst4|dff_behavioral:ff1|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.080     ; 2.102      ;
; -1.184 ; reg10b:inst4|dff_behavioral:ff6|q ; reg10b:inst4|dff_behavioral:ff2|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.080     ; 2.102      ;
; -1.153 ; reg10b:inst4|dff_behavioral:ff2|q ; reg10b:inst4|dff_behavioral:ff8|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; 0.362      ; 2.513      ;
; -1.133 ; reg10b:inst4|dff_behavioral:ff4|q ; reg10b:inst4|dff_behavioral:ff8|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; 0.361      ; 2.492      ;
; -1.132 ; reg10b:inst4|dff_behavioral:ff1|q ; reg10b:inst4|dff_behavioral:ff8|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; 0.362      ; 2.492      ;
; -1.113 ; reg10b:inst4|dff_behavioral:ff0|q ; reg10b:inst4|dff_behavioral:ff6|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.079     ; 2.032      ;
; -1.112 ; reg10b:inst4|dff_behavioral:ff0|q ; reg10b:inst4|dff_behavioral:ff5|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.079     ; 2.031      ;
; -1.095 ; reg10b:inst4|dff_behavioral:ff8|q ; reg10b:inst4|dff_behavioral:ff4|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.539     ; 1.554      ;
; -1.094 ; reg10b:inst4|dff_behavioral:ff0|q ; reg10b:inst4|dff_behavioral:ff4|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.079     ; 2.013      ;
; -1.093 ; reg10b:inst4|dff_behavioral:ff8|q ; reg10b:inst4|dff_behavioral:ff6|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.539     ; 1.552      ;
; -1.090 ; reg10b:inst4|dff_behavioral:ff8|q ; reg10b:inst4|dff_behavioral:ff5|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.539     ; 1.549      ;
; -1.088 ; reg10b:inst4|dff_behavioral:ff7|q ; reg10b:inst4|dff_behavioral:ff4|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.539     ; 1.547      ;
; -1.086 ; reg10b:inst4|dff_behavioral:ff7|q ; reg10b:inst4|dff_behavioral:ff6|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.539     ; 1.545      ;
; -1.083 ; reg10b:inst4|dff_behavioral:ff7|q ; reg10b:inst4|dff_behavioral:ff5|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.539     ; 1.542      ;
; -1.083 ; reg10b:inst4|dff_behavioral:ff9|q ; reg10b:inst4|dff_behavioral:ff8|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; 0.361      ; 2.442      ;
; -1.076 ; reg10b:inst4|dff_behavioral:ff3|q ; reg10b:inst4|dff_behavioral:ff3|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.079     ; 1.995      ;
; -1.075 ; reg10b:inst4|dff_behavioral:ff3|q ; reg10b:inst4|dff_behavioral:ff0|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.079     ; 1.994      ;
; -1.071 ; reg10b:inst4|dff_behavioral:ff3|q ; reg10b:inst4|dff_behavioral:ff1|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.079     ; 1.990      ;
; -1.071 ; reg10b:inst4|dff_behavioral:ff3|q ; reg10b:inst4|dff_behavioral:ff2|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.079     ; 1.990      ;
; -1.066 ; reg10b:inst4|dff_behavioral:ff6|q ; reg10b:inst4|dff_behavioral:ff4|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.080     ; 1.984      ;
; -1.064 ; reg10b:inst4|dff_behavioral:ff6|q ; reg10b:inst4|dff_behavioral:ff6|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.080     ; 1.982      ;
; -1.061 ; reg10b:inst4|dff_behavioral:ff6|q ; reg10b:inst4|dff_behavioral:ff5|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.080     ; 1.979      ;
; -1.041 ; reg10b:inst4|dff_behavioral:ff5|q ; reg10b:inst4|dff_behavioral:ff3|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.080     ; 1.959      ;
; -1.040 ; reg10b:inst4|dff_behavioral:ff5|q ; reg10b:inst4|dff_behavioral:ff0|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.080     ; 1.958      ;
; -1.036 ; reg10b:inst4|dff_behavioral:ff5|q ; reg10b:inst4|dff_behavioral:ff1|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.080     ; 1.954      ;
; -1.036 ; reg10b:inst4|dff_behavioral:ff5|q ; reg10b:inst4|dff_behavioral:ff2|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.080     ; 1.954      ;
; -1.031 ; reg10b:inst4|dff_behavioral:ff7|q ; reg10b:inst4|dff_behavioral:ff9|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.539     ; 1.490      ;
; -1.004 ; reg10b:inst4|dff_behavioral:ff2|q ; reg10b:inst4|dff_behavioral:ff7|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; 0.362      ; 2.364      ;
; -0.983 ; reg10b:inst4|dff_behavioral:ff1|q ; reg10b:inst4|dff_behavioral:ff7|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; 0.362      ; 2.343      ;
; -0.978 ; reg10b:inst4|dff_behavioral:ff8|q ; reg10b:inst4|dff_behavioral:ff8|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.098     ; 1.878      ;
; -0.977 ; reg10b:inst4|dff_behavioral:ff0|q ; reg10b:inst4|dff_behavioral:ff8|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; 0.362      ; 2.337      ;
; -0.972 ; reg10b:inst4|dff_behavioral:ff3|q ; reg10b:inst4|dff_behavioral:ff6|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.079     ; 1.891      ;
; -0.971 ; reg10b:inst4|dff_behavioral:ff3|q ; reg10b:inst4|dff_behavioral:ff5|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.079     ; 1.890      ;
; -0.971 ; reg10b:inst4|dff_behavioral:ff7|q ; reg10b:inst4|dff_behavioral:ff8|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.098     ; 1.871      ;
; -0.953 ; reg10b:inst4|dff_behavioral:ff3|q ; reg10b:inst4|dff_behavioral:ff4|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.079     ; 1.872      ;
; -0.949 ; reg10b:inst4|dff_behavioral:ff6|q ; reg10b:inst4|dff_behavioral:ff8|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; 0.361      ; 2.308      ;
; -0.929 ; reg10b:inst4|dff_behavioral:ff4|q ; reg10b:inst4|dff_behavioral:ff9|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.080     ; 1.847      ;
; -0.921 ; reg10b:inst4|dff_behavioral:ff5|q ; reg10b:inst4|dff_behavioral:ff9|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.080     ; 1.839      ;
; -0.918 ; reg10b:inst4|dff_behavioral:ff5|q ; reg10b:inst4|dff_behavioral:ff4|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.080     ; 1.836      ;
; -0.916 ; reg10b:inst4|dff_behavioral:ff5|q ; reg10b:inst4|dff_behavioral:ff6|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.080     ; 1.834      ;
; -0.913 ; reg10b:inst4|dff_behavioral:ff5|q ; reg10b:inst4|dff_behavioral:ff5|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.080     ; 1.831      ;
; -0.836 ; reg10b:inst4|dff_behavioral:ff3|q ; reg10b:inst4|dff_behavioral:ff8|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; 0.362      ; 2.196      ;
; -0.828 ; reg10b:inst4|dff_behavioral:ff2|q ; inst3                             ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; 0.362      ; 2.188      ;
; -0.828 ; reg10b:inst4|dff_behavioral:ff0|q ; reg10b:inst4|dff_behavioral:ff7|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; 0.362      ; 2.188      ;
; -0.808 ; reg10b:inst4|dff_behavioral:ff4|q ; inst3                             ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; 0.361      ; 2.167      ;
; -0.807 ; reg10b:inst4|dff_behavioral:ff1|q ; inst3                             ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; 0.362      ; 2.167      ;
; -0.806 ; reg10b:inst4|dff_behavioral:ff4|q ; reg10b:inst4|dff_behavioral:ff7|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; 0.361      ; 2.165      ;
; -0.801 ; reg10b:inst4|dff_behavioral:ff5|q ; reg10b:inst4|dff_behavioral:ff8|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; 0.361      ; 2.160      ;
; -0.781 ; reg10b:inst4|dff_behavioral:ff6|q ; reg10b:inst4|dff_behavioral:ff9|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.080     ; 1.699      ;
; -0.758 ; reg10b:inst4|dff_behavioral:ff9|q ; inst3                             ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; 0.361      ; 2.117      ;
; -0.756 ; reg10b:inst4|dff_behavioral:ff9|q ; reg10b:inst4|dff_behavioral:ff7|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; 0.361      ; 2.115      ;
; -0.687 ; reg10b:inst4|dff_behavioral:ff3|q ; reg10b:inst4|dff_behavioral:ff7|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; 0.362      ; 2.047      ;
; -0.653 ; reg10b:inst4|dff_behavioral:ff8|q ; inst3                             ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.098     ; 1.553      ;
; -0.652 ; reg10b:inst4|dff_behavioral:ff8|q ; reg10b:inst4|dff_behavioral:ff9|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.539     ; 1.111      ;
+--------+-----------------------------------+-----------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'signal'                                                                                                                       ;
+--------+-------------------------------+------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                      ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+------------------------------+------------------------------+-------------+--------------+------------+------------+
; -1.263 ; clk_div:inst1|count_1Mhz[1]   ; clk_div:inst1|count_1Mhz[4]  ; signal                       ; signal      ; 1.000        ; -0.081     ; 2.180      ;
; -1.263 ; clk_div:inst1|count_1Mhz[1]   ; clk_div:inst1|count_1Mhz[3]  ; signal                       ; signal      ; 1.000        ; -0.081     ; 2.180      ;
; -1.263 ; clk_div:inst1|count_1Mhz[1]   ; clk_div:inst1|count_1Mhz[2]  ; signal                       ; signal      ; 1.000        ; -0.081     ; 2.180      ;
; -1.263 ; clk_div:inst1|count_1Mhz[1]   ; clk_div:inst1|count_1Mhz[0]  ; signal                       ; signal      ; 1.000        ; -0.081     ; 2.180      ;
; -1.263 ; clk_div:inst1|count_1Mhz[1]   ; clk_div:inst1|count_1Mhz[1]  ; signal                       ; signal      ; 1.000        ; -0.081     ; 2.180      ;
; -1.254 ; clk_div:inst1|count_1Mhz[0]   ; clk_div:inst1|count_1Mhz[4]  ; signal                       ; signal      ; 1.000        ; -0.081     ; 2.171      ;
; -1.254 ; clk_div:inst1|count_1Mhz[0]   ; clk_div:inst1|count_1Mhz[3]  ; signal                       ; signal      ; 1.000        ; -0.081     ; 2.171      ;
; -1.254 ; clk_div:inst1|count_1Mhz[0]   ; clk_div:inst1|count_1Mhz[2]  ; signal                       ; signal      ; 1.000        ; -0.081     ; 2.171      ;
; -1.254 ; clk_div:inst1|count_1Mhz[0]   ; clk_div:inst1|count_1Mhz[0]  ; signal                       ; signal      ; 1.000        ; -0.081     ; 2.171      ;
; -1.254 ; clk_div:inst1|count_1Mhz[0]   ; clk_div:inst1|count_1Mhz[1]  ; signal                       ; signal      ; 1.000        ; -0.081     ; 2.171      ;
; -1.197 ; clk_div:inst1|count_1Mhz[5]   ; clk_div:inst1|count_1Mhz[4]  ; signal                       ; signal      ; 1.000        ; -0.513     ; 1.682      ;
; -1.197 ; clk_div:inst1|count_1Mhz[5]   ; clk_div:inst1|count_1Mhz[3]  ; signal                       ; signal      ; 1.000        ; -0.513     ; 1.682      ;
; -1.197 ; clk_div:inst1|count_1Mhz[5]   ; clk_div:inst1|count_1Mhz[2]  ; signal                       ; signal      ; 1.000        ; -0.513     ; 1.682      ;
; -1.197 ; clk_div:inst1|count_1Mhz[5]   ; clk_div:inst1|count_1Mhz[0]  ; signal                       ; signal      ; 1.000        ; -0.513     ; 1.682      ;
; -1.197 ; clk_div:inst1|count_1Mhz[5]   ; clk_div:inst1|count_1Mhz[1]  ; signal                       ; signal      ; 1.000        ; -0.513     ; 1.682      ;
; -1.097 ; clk_div:inst1|count_1Mhz[3]   ; clk_div:inst1|count_1Mhz[4]  ; signal                       ; signal      ; 1.000        ; -0.081     ; 2.014      ;
; -1.097 ; clk_div:inst1|count_1Mhz[3]   ; clk_div:inst1|count_1Mhz[3]  ; signal                       ; signal      ; 1.000        ; -0.081     ; 2.014      ;
; -1.097 ; clk_div:inst1|count_1Mhz[3]   ; clk_div:inst1|count_1Mhz[2]  ; signal                       ; signal      ; 1.000        ; -0.081     ; 2.014      ;
; -1.097 ; clk_div:inst1|count_1Mhz[3]   ; clk_div:inst1|count_1Mhz[0]  ; signal                       ; signal      ; 1.000        ; -0.081     ; 2.014      ;
; -1.097 ; clk_div:inst1|count_1Mhz[3]   ; clk_div:inst1|count_1Mhz[1]  ; signal                       ; signal      ; 1.000        ; -0.081     ; 2.014      ;
; -0.956 ; clk_div:inst1|count_1Mhz[2]   ; clk_div:inst1|count_1Mhz[4]  ; signal                       ; signal      ; 1.000        ; -0.081     ; 1.873      ;
; -0.956 ; clk_div:inst1|count_1Mhz[2]   ; clk_div:inst1|count_1Mhz[3]  ; signal                       ; signal      ; 1.000        ; -0.081     ; 1.873      ;
; -0.956 ; clk_div:inst1|count_1Mhz[2]   ; clk_div:inst1|count_1Mhz[2]  ; signal                       ; signal      ; 1.000        ; -0.081     ; 1.873      ;
; -0.956 ; clk_div:inst1|count_1Mhz[2]   ; clk_div:inst1|count_1Mhz[0]  ; signal                       ; signal      ; 1.000        ; -0.081     ; 1.873      ;
; -0.956 ; clk_div:inst1|count_1Mhz[2]   ; clk_div:inst1|count_1Mhz[1]  ; signal                       ; signal      ; 1.000        ; -0.081     ; 1.873      ;
; -0.914 ; clk_div:inst1|count_1Mhz[4]   ; clk_div:inst1|count_1Mhz[4]  ; signal                       ; signal      ; 1.000        ; -0.081     ; 1.831      ;
; -0.914 ; clk_div:inst1|count_1Mhz[4]   ; clk_div:inst1|count_1Mhz[3]  ; signal                       ; signal      ; 1.000        ; -0.081     ; 1.831      ;
; -0.914 ; clk_div:inst1|count_1Mhz[4]   ; clk_div:inst1|count_1Mhz[2]  ; signal                       ; signal      ; 1.000        ; -0.081     ; 1.831      ;
; -0.914 ; clk_div:inst1|count_1Mhz[4]   ; clk_div:inst1|count_1Mhz[0]  ; signal                       ; signal      ; 1.000        ; -0.081     ; 1.831      ;
; -0.914 ; clk_div:inst1|count_1Mhz[4]   ; clk_div:inst1|count_1Mhz[1]  ; signal                       ; signal      ; 1.000        ; -0.081     ; 1.831      ;
; -0.849 ; clk_div:inst1|count_1Mhz[1]   ; clk_div:inst1|count_1Mhz[5]  ; signal                       ; signal      ; 1.000        ; 0.333      ; 2.180      ;
; -0.840 ; clk_div:inst1|count_1Mhz[0]   ; clk_div:inst1|count_1Mhz[5]  ; signal                       ; signal      ; 1.000        ; 0.333      ; 2.171      ;
; -0.783 ; clk_div:inst1|count_1Mhz[5]   ; clk_div:inst1|count_1Mhz[5]  ; signal                       ; signal      ; 1.000        ; -0.099     ; 1.682      ;
; -0.683 ; clk_div:inst1|count_1Mhz[3]   ; clk_div:inst1|count_1Mhz[5]  ; signal                       ; signal      ; 1.000        ; 0.333      ; 2.014      ;
; -0.542 ; clk_div:inst1|count_1Mhz[2]   ; clk_div:inst1|count_1Mhz[5]  ; signal                       ; signal      ; 1.000        ; 0.333      ; 1.873      ;
; -0.500 ; clk_div:inst1|count_1Mhz[4]   ; clk_div:inst1|count_1Mhz[5]  ; signal                       ; signal      ; 1.000        ; 0.333      ; 1.831      ;
; -0.494 ; clk_div:inst1|count_1Mhz[5]   ; clk_div:inst1|clock_1Mhz_int ; signal                       ; signal      ; 1.000        ; -0.513     ; 0.979      ;
; -0.173 ; clk_div:inst1|count_1Mhz[4]   ; clk_div:inst1|clock_1Mhz_int ; signal                       ; signal      ; 1.000        ; -0.081     ; 1.090      ;
; -0.148 ; clk_div:inst1|clock_100hz_int ; clk_div:inst1|clock_100Hz    ; clk_div:inst1|clock_1Khz_int ; signal      ; 1.000        ; -0.039     ; 1.097      ;
; -0.040 ; clk_div:inst1|count_1Mhz[3]   ; clk_div:inst1|clock_1Mhz_int ; signal                       ; signal      ; 1.000        ; -0.081     ; 0.957      ;
+--------+-------------------------------+------------------------------+------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_div:inst1|clock_1Mhz_int'                                                                                                                       ;
+--------+--------------------------------+--------------------------------+--------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                   ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------------------------+------------------------------+--------------+------------+------------+
; -0.587 ; clk_div:inst1|count_100Khz[0]  ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_1Mhz_int   ; clk_div:inst1|clock_1Mhz_int ; 1.000        ; -0.080     ; 1.505      ;
; -0.408 ; clk_div:inst1|count_100Khz[2]  ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_1Mhz_int   ; clk_div:inst1|clock_1Mhz_int ; 1.000        ; -0.080     ; 1.326      ;
; -0.267 ; clk_div:inst1|count_100Khz[1]  ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_1Mhz_int   ; clk_div:inst1|clock_1Mhz_int ; 1.000        ; -0.080     ; 1.185      ;
; -0.235 ; clk_div:inst1|count_100Khz[0]  ; clk_div:inst1|count_100Khz[2]  ; clk_div:inst1|clock_1Mhz_int   ; clk_div:inst1|clock_1Mhz_int ; 1.000        ; -0.080     ; 1.153      ;
; -0.176 ; clk_div:inst1|count_100Khz[1]  ; clk_div:inst1|count_100Khz[0]  ; clk_div:inst1|clock_1Mhz_int   ; clk_div:inst1|clock_1Mhz_int ; 1.000        ; -0.080     ; 1.094      ;
; -0.047 ; clk_div:inst1|count_100Khz[0]  ; clk_div:inst1|count_100Khz[1]  ; clk_div:inst1|clock_1Mhz_int   ; clk_div:inst1|clock_1Mhz_int ; 1.000        ; -0.080     ; 0.965      ;
; -0.043 ; clk_div:inst1|count_100Khz[2]  ; clk_div:inst1|count_100Khz[0]  ; clk_div:inst1|clock_1Mhz_int   ; clk_div:inst1|clock_1Mhz_int ; 1.000        ; -0.080     ; 0.961      ;
; 0.092  ; clk_div:inst1|count_100Khz[1]  ; clk_div:inst1|count_100Khz[2]  ; clk_div:inst1|clock_1Mhz_int   ; clk_div:inst1|clock_1Mhz_int ; 1.000        ; -0.080     ; 0.826      ;
; 0.153  ; clk_div:inst1|count_100Khz[2]  ; clk_div:inst1|count_100Khz[2]  ; clk_div:inst1|clock_1Mhz_int   ; clk_div:inst1|clock_1Mhz_int ; 1.000        ; -0.080     ; 0.765      ;
; 0.153  ; clk_div:inst1|count_100Khz[0]  ; clk_div:inst1|count_100Khz[0]  ; clk_div:inst1|clock_1Mhz_int   ; clk_div:inst1|clock_1Mhz_int ; 1.000        ; -0.080     ; 0.765      ;
; 0.153  ; clk_div:inst1|count_100Khz[1]  ; clk_div:inst1|count_100Khz[1]  ; clk_div:inst1|clock_1Mhz_int   ; clk_div:inst1|clock_1Mhz_int ; 1.000        ; -0.080     ; 0.765      ;
; 0.230  ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_1Mhz_int ; 0.500        ; 2.722      ; 3.222      ;
; 0.752  ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_1Mhz_int ; 1.000        ; 2.722      ; 3.200      ;
+--------+--------------------------------+--------------------------------+--------------------------------+------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_div:inst1|clock_10Khz_int'                                                                                                                  ;
+--------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -0.587 ; clk_div:inst1|count_1Khz[0]  ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_10Khz_int ; 1.000        ; -0.081     ; 1.504      ;
; -0.409 ; clk_div:inst1|count_1Khz[2]  ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_10Khz_int ; 1.000        ; -0.081     ; 1.326      ;
; -0.263 ; clk_div:inst1|count_1Khz[1]  ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_10Khz_int ; 1.000        ; -0.081     ; 1.180      ;
; -0.234 ; clk_div:inst1|count_1Khz[0]  ; clk_div:inst1|count_1Khz[2]  ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_10Khz_int ; 1.000        ; -0.081     ; 1.151      ;
; -0.168 ; clk_div:inst1|count_1Khz[1]  ; clk_div:inst1|count_1Khz[0]  ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_10Khz_int ; 1.000        ; -0.081     ; 1.085      ;
; -0.045 ; clk_div:inst1|count_1Khz[2]  ; clk_div:inst1|count_1Khz[0]  ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_10Khz_int ; 1.000        ; -0.081     ; 0.962      ;
; -0.044 ; clk_div:inst1|count_1Khz[0]  ; clk_div:inst1|count_1Khz[1]  ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_10Khz_int ; 1.000        ; -0.081     ; 0.961      ;
; 0.097  ; clk_div:inst1|count_1Khz[1]  ; clk_div:inst1|count_1Khz[2]  ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_10Khz_int ; 1.000        ; -0.081     ; 0.820      ;
; 0.152  ; clk_div:inst1|count_1Khz[2]  ; clk_div:inst1|count_1Khz[2]  ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_10Khz_int ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; clk_div:inst1|count_1Khz[0]  ; clk_div:inst1|count_1Khz[0]  ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_10Khz_int ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; clk_div:inst1|count_1Khz[1]  ; clk_div:inst1|count_1Khz[1]  ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_10Khz_int ; 1.000        ; -0.081     ; 0.765      ;
; 0.269  ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int  ; clk_div:inst1|clock_10Khz_int ; 0.500        ; 2.916      ; 3.377      ;
; 0.768  ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int  ; clk_div:inst1|clock_10Khz_int ; 1.000        ; 2.916      ; 3.378      ;
+--------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_div:inst1|clock_100Khz_int'                                                                                                                     ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.585 ; clk_div:inst1|count_10Khz[0]  ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_100Khz_int ; 1.000        ; -0.081     ; 1.502      ;
; -0.408 ; clk_div:inst1|count_10Khz[2]  ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_100Khz_int ; 1.000        ; -0.081     ; 1.325      ;
; -0.263 ; clk_div:inst1|count_10Khz[1]  ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_100Khz_int ; 1.000        ; -0.081     ; 1.180      ;
; -0.235 ; clk_div:inst1|count_10Khz[0]  ; clk_div:inst1|count_10Khz[2]  ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_100Khz_int ; 1.000        ; -0.081     ; 1.152      ;
; -0.169 ; clk_div:inst1|count_10Khz[1]  ; clk_div:inst1|count_10Khz[0]  ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_100Khz_int ; 1.000        ; -0.081     ; 1.086      ;
; -0.052 ; clk_div:inst1|count_10Khz[2]  ; clk_div:inst1|count_10Khz[0]  ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_100Khz_int ; 1.000        ; -0.081     ; 0.969      ;
; -0.046 ; clk_div:inst1|count_10Khz[0]  ; clk_div:inst1|count_10Khz[1]  ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_100Khz_int ; 1.000        ; -0.081     ; 0.963      ;
; 0.096  ; clk_div:inst1|count_10Khz[1]  ; clk_div:inst1|count_10Khz[2]  ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_100Khz_int ; 1.000        ; -0.081     ; 0.821      ;
; 0.152  ; clk_div:inst1|count_10Khz[2]  ; clk_div:inst1|count_10Khz[2]  ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_100Khz_int ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; clk_div:inst1|count_10Khz[0]  ; clk_div:inst1|count_10Khz[0]  ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_100Khz_int ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; clk_div:inst1|count_10Khz[1]  ; clk_div:inst1|count_10Khz[1]  ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_100Khz_int ; 1.000        ; -0.081     ; 0.765      ;
; 0.352  ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_10Khz_int  ; clk_div:inst1|clock_100Khz_int ; 0.500        ; 2.707      ; 3.085      ;
; 0.884  ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_10Khz_int  ; clk_div:inst1|clock_100Khz_int ; 1.000        ; 2.707      ; 3.053      ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_div:inst1|clock_1Khz_int'                                                                                                                   ;
+--------+-------------------------------+-------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -0.243 ; clk_div:inst1|count_100hz[0]  ; clk_div:inst1|clock_100hz_int ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int ; 1.000        ; -0.081     ; 1.160      ;
; -0.216 ; clk_div:inst1|count_100hz[2]  ; clk_div:inst1|clock_100hz_int ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int ; 1.000        ; -0.081     ; 1.133      ;
; -0.205 ; clk_div:inst1|count_100hz[0]  ; clk_div:inst1|count_100hz[2]  ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int ; 1.000        ; -0.081     ; 1.122      ;
; -0.171 ; clk_div:inst1|count_100hz[1]  ; clk_div:inst1|count_100hz[0]  ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int ; 1.000        ; -0.081     ; 1.088      ;
; 0.092  ; clk_div:inst1|count_100hz[0]  ; clk_div:inst1|count_100hz[1]  ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int ; 1.000        ; -0.081     ; 0.825      ;
; 0.095  ; clk_div:inst1|count_100hz[1]  ; clk_div:inst1|count_100hz[2]  ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int ; 1.000        ; -0.081     ; 0.822      ;
; 0.098  ; clk_div:inst1|count_100hz[1]  ; clk_div:inst1|clock_100hz_int ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int ; 1.000        ; -0.081     ; 0.819      ;
; 0.108  ; clk_div:inst1|count_100hz[2]  ; clk_div:inst1|count_100hz[0]  ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int ; 1.000        ; -0.081     ; 0.809      ;
; 0.152  ; clk_div:inst1|clock_100hz_int ; clk_div:inst1|clock_100hz_int ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; clk_div:inst1|count_100hz[2]  ; clk_div:inst1|count_100hz[2]  ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; clk_div:inst1|count_100hz[0]  ; clk_div:inst1|count_100hz[0]  ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; clk_div:inst1|count_100hz[1]  ; clk_div:inst1|count_100hz[1]  ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int ; 1.000        ; -0.081     ; 0.765      ;
+--------+-------------------------------+-------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_div:inst1|clock_100Khz_int'                                                                                                                      ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.426 ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_10Khz_int  ; clk_div:inst1|clock_100Khz_int ; 0.000        ; 2.840      ; 2.852      ;
; 0.073  ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_10Khz_int  ; clk_div:inst1|clock_100Khz_int ; -0.500       ; 2.840      ; 2.851      ;
; 0.402  ; clk_div:inst1|count_10Khz[1]  ; clk_div:inst1|count_10Khz[1]  ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_100Khz_int ; 0.000        ; 0.081      ; 0.669      ;
; 0.402  ; clk_div:inst1|count_10Khz[2]  ; clk_div:inst1|count_10Khz[2]  ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_100Khz_int ; 0.000        ; 0.081      ; 0.669      ;
; 0.407  ; clk_div:inst1|count_10Khz[0]  ; clk_div:inst1|count_10Khz[0]  ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_100Khz_int ; 0.000        ; 0.081      ; 0.674      ;
; 0.435  ; clk_div:inst1|count_10Khz[1]  ; clk_div:inst1|count_10Khz[2]  ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_100Khz_int ; 0.000        ; 0.081      ; 0.702      ;
; 0.604  ; clk_div:inst1|count_10Khz[0]  ; clk_div:inst1|count_10Khz[1]  ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_100Khz_int ; 0.000        ; 0.081      ; 0.871      ;
; 0.605  ; clk_div:inst1|count_10Khz[2]  ; clk_div:inst1|count_10Khz[0]  ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_100Khz_int ; 0.000        ; 0.081      ; 0.872      ;
; 0.655  ; clk_div:inst1|count_10Khz[1]  ; clk_div:inst1|count_10Khz[0]  ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_100Khz_int ; 0.000        ; 0.081      ; 0.922      ;
; 0.666  ; clk_div:inst1|count_10Khz[0]  ; clk_div:inst1|count_10Khz[2]  ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_100Khz_int ; 0.000        ; 0.081      ; 0.933      ;
; 0.773  ; clk_div:inst1|count_10Khz[1]  ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_100Khz_int ; 0.000        ; 0.081      ; 1.040      ;
; 0.902  ; clk_div:inst1|count_10Khz[2]  ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_100Khz_int ; 0.000        ; 0.081      ; 1.169      ;
; 1.053  ; clk_div:inst1|count_10Khz[0]  ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_100Khz_int ; 0.000        ; 0.081      ; 1.320      ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_div:inst1|clock_10Khz_int'                                                                                                                   ;
+--------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -0.332 ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int  ; clk_div:inst1|clock_10Khz_int ; 0.000        ; 3.057      ; 3.163      ;
; 0.135  ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int  ; clk_div:inst1|clock_10Khz_int ; -0.500       ; 3.057      ; 3.130      ;
; 0.402  ; clk_div:inst1|count_1Khz[1]  ; clk_div:inst1|count_1Khz[1]  ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_10Khz_int ; 0.000        ; 0.081      ; 0.669      ;
; 0.402  ; clk_div:inst1|count_1Khz[2]  ; clk_div:inst1|count_1Khz[2]  ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_10Khz_int ; 0.000        ; 0.081      ; 0.669      ;
; 0.407  ; clk_div:inst1|count_1Khz[0]  ; clk_div:inst1|count_1Khz[0]  ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_10Khz_int ; 0.000        ; 0.081      ; 0.674      ;
; 0.435  ; clk_div:inst1|count_1Khz[1]  ; clk_div:inst1|count_1Khz[2]  ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_10Khz_int ; 0.000        ; 0.081      ; 0.702      ;
; 0.600  ; clk_div:inst1|count_1Khz[0]  ; clk_div:inst1|count_1Khz[1]  ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_10Khz_int ; 0.000        ; 0.081      ; 0.867      ;
; 0.603  ; clk_div:inst1|count_1Khz[2]  ; clk_div:inst1|count_1Khz[0]  ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_10Khz_int ; 0.000        ; 0.081      ; 0.870      ;
; 0.654  ; clk_div:inst1|count_1Khz[1]  ; clk_div:inst1|count_1Khz[0]  ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_10Khz_int ; 0.000        ; 0.081      ; 0.921      ;
; 0.664  ; clk_div:inst1|count_1Khz[0]  ; clk_div:inst1|count_1Khz[2]  ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_10Khz_int ; 0.000        ; 0.081      ; 0.931      ;
; 0.774  ; clk_div:inst1|count_1Khz[1]  ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_10Khz_int ; 0.000        ; 0.081      ; 1.041      ;
; 0.902  ; clk_div:inst1|count_1Khz[2]  ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_10Khz_int ; 0.000        ; 0.081      ; 1.169      ;
; 1.053  ; clk_div:inst1|count_1Khz[0]  ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_10Khz_int ; 0.000        ; 0.081      ; 1.320      ;
+--------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_div:inst1|clock_1Mhz_int'                                                                                                                        ;
+--------+--------------------------------+--------------------------------+--------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                   ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------------------------+------------------------------+--------------+------------+------------+
; -0.301 ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_1Mhz_int ; 0.000        ; 2.855      ; 2.992      ;
; 0.189  ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_1Mhz_int ; -0.500       ; 2.855      ; 2.982      ;
; 0.403  ; clk_div:inst1|count_100Khz[1]  ; clk_div:inst1|count_100Khz[1]  ; clk_div:inst1|clock_1Mhz_int   ; clk_div:inst1|clock_1Mhz_int ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; clk_div:inst1|count_100Khz[2]  ; clk_div:inst1|count_100Khz[2]  ; clk_div:inst1|clock_1Mhz_int   ; clk_div:inst1|clock_1Mhz_int ; 0.000        ; 0.080      ; 0.669      ;
; 0.408  ; clk_div:inst1|count_100Khz[0]  ; clk_div:inst1|count_100Khz[0]  ; clk_div:inst1|clock_1Mhz_int   ; clk_div:inst1|clock_1Mhz_int ; 0.000        ; 0.080      ; 0.674      ;
; 0.439  ; clk_div:inst1|count_100Khz[1]  ; clk_div:inst1|count_100Khz[2]  ; clk_div:inst1|clock_1Mhz_int   ; clk_div:inst1|clock_1Mhz_int ; 0.000        ; 0.080      ; 0.705      ;
; 0.601  ; clk_div:inst1|count_100Khz[2]  ; clk_div:inst1|count_100Khz[0]  ; clk_div:inst1|clock_1Mhz_int   ; clk_div:inst1|clock_1Mhz_int ; 0.000        ; 0.080      ; 0.867      ;
; 0.603  ; clk_div:inst1|count_100Khz[0]  ; clk_div:inst1|count_100Khz[1]  ; clk_div:inst1|clock_1Mhz_int   ; clk_div:inst1|clock_1Mhz_int ; 0.000        ; 0.080      ; 0.869      ;
; 0.654  ; clk_div:inst1|count_100Khz[1]  ; clk_div:inst1|count_100Khz[0]  ; clk_div:inst1|clock_1Mhz_int   ; clk_div:inst1|clock_1Mhz_int ; 0.000        ; 0.080      ; 0.920      ;
; 0.667  ; clk_div:inst1|count_100Khz[0]  ; clk_div:inst1|count_100Khz[2]  ; clk_div:inst1|clock_1Mhz_int   ; clk_div:inst1|clock_1Mhz_int ; 0.000        ; 0.080      ; 0.933      ;
; 0.778  ; clk_div:inst1|count_100Khz[1]  ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_1Mhz_int   ; clk_div:inst1|clock_1Mhz_int ; 0.000        ; 0.080      ; 1.044      ;
; 0.903  ; clk_div:inst1|count_100Khz[2]  ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_1Mhz_int   ; clk_div:inst1|clock_1Mhz_int ; 0.000        ; 0.080      ; 1.169      ;
; 1.056  ; clk_div:inst1|count_100Khz[0]  ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_1Mhz_int   ; clk_div:inst1|clock_1Mhz_int ; 0.000        ; 0.080      ; 1.322      ;
+--------+--------------------------------+--------------------------------+--------------------------------+------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_div:inst1|clock_100Hz'                                                                                                                        ;
+-------+-----------------------------------+-----------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.385 ; inst3                             ; inst3                             ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; reg10b:inst4|dff_behavioral:ff7|q ; reg10b:inst4|dff_behavioral:ff7|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; reg10b:inst4|dff_behavioral:ff8|q ; reg10b:inst4|dff_behavioral:ff8|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.098      ; 0.669      ;
; 0.403 ; reg10b:inst4|dff_behavioral:ff9|q ; reg10b:inst4|dff_behavioral:ff9|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; reg10b:inst4|dff_behavioral:ff4|q ; reg10b:inst4|dff_behavioral:ff4|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.080      ; 0.669      ;
; 0.404 ; reg10b:inst4|dff_behavioral:ff1|q ; reg10b:inst4|dff_behavioral:ff1|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.079      ; 0.669      ;
; 0.409 ; reg10b:inst4|dff_behavioral:ff0|q ; reg10b:inst4|dff_behavioral:ff0|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.079      ; 0.674      ;
; 0.710 ; reg10b:inst4|dff_behavioral:ff6|q ; reg10b:inst4|dff_behavioral:ff7|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.539      ; 1.435      ;
; 0.827 ; reg10b:inst4|dff_behavioral:ff6|q ; reg10b:inst4|dff_behavioral:ff8|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.539      ; 1.552      ;
; 0.838 ; reg10b:inst4|dff_behavioral:ff4|q ; reg10b:inst4|dff_behavioral:ff7|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.539      ; 1.563      ;
; 0.841 ; reg10b:inst4|dff_behavioral:ff5|q ; reg10b:inst4|dff_behavioral:ff7|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.539      ; 1.566      ;
; 0.906 ; reg10b:inst4|dff_behavioral:ff5|q ; inst3                             ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.539      ; 1.631      ;
; 0.955 ; reg10b:inst4|dff_behavioral:ff4|q ; reg10b:inst4|dff_behavioral:ff8|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.539      ; 1.680      ;
; 0.958 ; reg10b:inst4|dff_behavioral:ff5|q ; reg10b:inst4|dff_behavioral:ff8|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.539      ; 1.683      ;
; 0.961 ; reg10b:inst4|dff_behavioral:ff3|q ; reg10b:inst4|dff_behavioral:ff7|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.539      ; 1.686      ;
; 0.962 ; reg10b:inst4|dff_behavioral:ff3|q ; inst3                             ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.539      ; 1.687      ;
; 1.024 ; reg10b:inst4|dff_behavioral:ff6|q ; inst3                             ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.539      ; 1.749      ;
; 1.031 ; reg10b:inst4|dff_behavioral:ff7|q ; reg10b:inst4|dff_behavioral:ff8|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.098      ; 1.315      ;
; 1.047 ; reg10b:inst4|dff_behavioral:ff0|q ; reg10b:inst4|dff_behavioral:ff3|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.079      ; 1.312      ;
; 1.050 ; reg10b:inst4|dff_behavioral:ff6|q ; reg10b:inst4|dff_behavioral:ff6|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.080      ; 1.316      ;
; 1.061 ; reg10b:inst4|dff_behavioral:ff4|q ; reg10b:inst4|dff_behavioral:ff5|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.080      ; 1.327      ;
; 1.076 ; reg10b:inst4|dff_behavioral:ff0|q ; reg10b:inst4|dff_behavioral:ff1|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.079      ; 1.341      ;
; 1.089 ; reg10b:inst4|dff_behavioral:ff8|q ; reg10b:inst4|dff_behavioral:ff7|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.098      ; 1.373      ;
; 1.090 ; reg10b:inst4|dff_behavioral:ff8|q ; inst3                             ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.098      ; 1.374      ;
; 1.091 ; reg10b:inst4|dff_behavioral:ff1|q ; reg10b:inst4|dff_behavioral:ff3|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.079      ; 1.356      ;
; 1.092 ; reg10b:inst4|dff_behavioral:ff7|q ; inst3                             ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.098      ; 1.376      ;
; 1.098 ; reg10b:inst4|dff_behavioral:ff0|q ; reg10b:inst4|dff_behavioral:ff7|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.539      ; 1.823      ;
; 1.099 ; reg10b:inst4|dff_behavioral:ff0|q ; inst3                             ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.539      ; 1.824      ;
; 1.109 ; reg10b:inst4|dff_behavioral:ff8|q ; reg10b:inst4|dff_behavioral:ff9|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; -0.361     ; 0.934      ;
; 1.147 ; reg10b:inst4|dff_behavioral:ff5|q ; reg10b:inst4|dff_behavioral:ff5|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.080      ; 1.413      ;
; 1.163 ; reg10b:inst4|dff_behavioral:ff9|q ; reg10b:inst4|dff_behavioral:ff7|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.539      ; 1.888      ;
; 1.164 ; reg10b:inst4|dff_behavioral:ff9|q ; inst3                             ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.539      ; 1.889      ;
; 1.164 ; reg10b:inst4|dff_behavioral:ff4|q ; reg10b:inst4|dff_behavioral:ff6|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.080      ; 1.430      ;
; 1.164 ; reg10b:inst4|dff_behavioral:ff5|q ; reg10b:inst4|dff_behavioral:ff6|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.080      ; 1.430      ;
; 1.186 ; reg10b:inst4|dff_behavioral:ff0|q ; reg10b:inst4|dff_behavioral:ff2|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.079      ; 1.451      ;
; 1.191 ; reg10b:inst4|dff_behavioral:ff4|q ; inst3                             ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.539      ; 1.916      ;
; 1.195 ; reg10b:inst4|dff_behavioral:ff3|q ; reg10b:inst4|dff_behavioral:ff8|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.539      ; 1.920      ;
; 1.206 ; reg10b:inst4|dff_behavioral:ff2|q ; reg10b:inst4|dff_behavioral:ff3|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.079      ; 1.471      ;
; 1.229 ; reg10b:inst4|dff_behavioral:ff1|q ; reg10b:inst4|dff_behavioral:ff2|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.079      ; 1.494      ;
; 1.232 ; reg10b:inst4|dff_behavioral:ff3|q ; reg10b:inst4|dff_behavioral:ff4|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.080      ; 1.498      ;
; 1.271 ; reg10b:inst4|dff_behavioral:ff1|q ; reg10b:inst4|dff_behavioral:ff7|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.539      ; 1.996      ;
; 1.272 ; reg10b:inst4|dff_behavioral:ff1|q ; inst3                             ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.539      ; 1.997      ;
; 1.277 ; reg10b:inst4|dff_behavioral:ff2|q ; reg10b:inst4|dff_behavioral:ff7|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.539      ; 2.002      ;
; 1.278 ; reg10b:inst4|dff_behavioral:ff2|q ; inst3                             ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.539      ; 2.003      ;
; 1.286 ; reg10b:inst4|dff_behavioral:ff6|q ; reg10b:inst4|dff_behavioral:ff9|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.080      ; 1.552      ;
; 1.320 ; reg10b:inst4|dff_behavioral:ff3|q ; reg10b:inst4|dff_behavioral:ff3|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.079      ; 1.585      ;
; 1.332 ; reg10b:inst4|dff_behavioral:ff0|q ; reg10b:inst4|dff_behavioral:ff8|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.539      ; 2.057      ;
; 1.366 ; reg10b:inst4|dff_behavioral:ff5|q ; reg10b:inst4|dff_behavioral:ff4|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.080      ; 1.632      ;
; 1.369 ; reg10b:inst4|dff_behavioral:ff0|q ; reg10b:inst4|dff_behavioral:ff4|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.080      ; 1.635      ;
; 1.397 ; reg10b:inst4|dff_behavioral:ff9|q ; reg10b:inst4|dff_behavioral:ff8|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.539      ; 2.122      ;
; 1.414 ; reg10b:inst4|dff_behavioral:ff4|q ; reg10b:inst4|dff_behavioral:ff9|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.080      ; 1.680      ;
; 1.417 ; reg10b:inst4|dff_behavioral:ff5|q ; reg10b:inst4|dff_behavioral:ff9|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.080      ; 1.683      ;
; 1.417 ; reg10b:inst4|dff_behavioral:ff3|q ; reg10b:inst4|dff_behavioral:ff5|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.080      ; 1.683      ;
; 1.420 ; reg10b:inst4|dff_behavioral:ff3|q ; reg10b:inst4|dff_behavioral:ff6|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.080      ; 1.686      ;
; 1.469 ; reg10b:inst4|dff_behavioral:ff2|q ; reg10b:inst4|dff_behavioral:ff2|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.079      ; 1.734      ;
; 1.479 ; reg10b:inst4|dff_behavioral:ff6|q ; reg10b:inst4|dff_behavioral:ff5|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.080      ; 1.745      ;
; 1.484 ; reg10b:inst4|dff_behavioral:ff6|q ; reg10b:inst4|dff_behavioral:ff4|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.080      ; 1.750      ;
; 1.490 ; reg10b:inst4|dff_behavioral:ff7|q ; reg10b:inst4|dff_behavioral:ff9|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; -0.361     ; 1.315      ;
; 1.505 ; reg10b:inst4|dff_behavioral:ff1|q ; reg10b:inst4|dff_behavioral:ff8|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.539      ; 2.230      ;
; 1.511 ; reg10b:inst4|dff_behavioral:ff2|q ; reg10b:inst4|dff_behavioral:ff8|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.539      ; 2.236      ;
; 1.512 ; reg10b:inst4|dff_behavioral:ff5|q ; reg10b:inst4|dff_behavioral:ff1|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.079      ; 1.777      ;
; 1.512 ; reg10b:inst4|dff_behavioral:ff5|q ; reg10b:inst4|dff_behavioral:ff2|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.079      ; 1.777      ;
; 1.516 ; reg10b:inst4|dff_behavioral:ff5|q ; reg10b:inst4|dff_behavioral:ff0|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.079      ; 1.781      ;
; 1.516 ; reg10b:inst4|dff_behavioral:ff5|q ; reg10b:inst4|dff_behavioral:ff3|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.079      ; 1.781      ;
; 1.542 ; reg10b:inst4|dff_behavioral:ff1|q ; reg10b:inst4|dff_behavioral:ff4|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.080      ; 1.808      ;
; 1.545 ; reg10b:inst4|dff_behavioral:ff8|q ; reg10b:inst4|dff_behavioral:ff5|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; -0.361     ; 1.370      ;
; 1.547 ; reg10b:inst4|dff_behavioral:ff7|q ; reg10b:inst4|dff_behavioral:ff5|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; -0.361     ; 1.372      ;
; 1.548 ; reg10b:inst4|dff_behavioral:ff2|q ; reg10b:inst4|dff_behavioral:ff4|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.080      ; 1.814      ;
; 1.548 ; reg10b:inst4|dff_behavioral:ff8|q ; reg10b:inst4|dff_behavioral:ff6|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; -0.361     ; 1.373      ;
; 1.550 ; reg10b:inst4|dff_behavioral:ff7|q ; reg10b:inst4|dff_behavioral:ff6|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; -0.361     ; 1.375      ;
; 1.550 ; reg10b:inst4|dff_behavioral:ff8|q ; reg10b:inst4|dff_behavioral:ff4|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; -0.361     ; 1.375      ;
; 1.552 ; reg10b:inst4|dff_behavioral:ff7|q ; reg10b:inst4|dff_behavioral:ff4|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; -0.361     ; 1.377      ;
; 1.554 ; reg10b:inst4|dff_behavioral:ff0|q ; reg10b:inst4|dff_behavioral:ff5|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.080      ; 1.820      ;
; 1.557 ; reg10b:inst4|dff_behavioral:ff0|q ; reg10b:inst4|dff_behavioral:ff6|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.080      ; 1.823      ;
; 1.568 ; reg10b:inst4|dff_behavioral:ff3|q ; reg10b:inst4|dff_behavioral:ff1|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.079      ; 1.833      ;
; 1.568 ; reg10b:inst4|dff_behavioral:ff3|q ; reg10b:inst4|dff_behavioral:ff2|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.079      ; 1.833      ;
; 1.572 ; reg10b:inst4|dff_behavioral:ff3|q ; reg10b:inst4|dff_behavioral:ff0|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.079      ; 1.837      ;
; 1.619 ; reg10b:inst4|dff_behavioral:ff9|q ; reg10b:inst4|dff_behavioral:ff5|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.080      ; 1.885      ;
; 1.622 ; reg10b:inst4|dff_behavioral:ff9|q ; reg10b:inst4|dff_behavioral:ff6|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.080      ; 1.888      ;
; 1.624 ; reg10b:inst4|dff_behavioral:ff9|q ; reg10b:inst4|dff_behavioral:ff4|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.080      ; 1.890      ;
; 1.630 ; reg10b:inst4|dff_behavioral:ff6|q ; reg10b:inst4|dff_behavioral:ff1|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.079      ; 1.895      ;
; 1.630 ; reg10b:inst4|dff_behavioral:ff6|q ; reg10b:inst4|dff_behavioral:ff2|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.079      ; 1.895      ;
; 1.634 ; reg10b:inst4|dff_behavioral:ff6|q ; reg10b:inst4|dff_behavioral:ff0|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.079      ; 1.899      ;
; 1.634 ; reg10b:inst4|dff_behavioral:ff6|q ; reg10b:inst4|dff_behavioral:ff3|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.079      ; 1.899      ;
; 1.687 ; reg10b:inst4|dff_behavioral:ff3|q ; reg10b:inst4|dff_behavioral:ff9|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.080      ; 1.953      ;
; 1.696 ; reg10b:inst4|dff_behavioral:ff8|q ; reg10b:inst4|dff_behavioral:ff1|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; -0.362     ; 1.520      ;
; 1.696 ; reg10b:inst4|dff_behavioral:ff8|q ; reg10b:inst4|dff_behavioral:ff2|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; -0.362     ; 1.520      ;
; 1.698 ; reg10b:inst4|dff_behavioral:ff7|q ; reg10b:inst4|dff_behavioral:ff1|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; -0.362     ; 1.522      ;
; 1.698 ; reg10b:inst4|dff_behavioral:ff7|q ; reg10b:inst4|dff_behavioral:ff2|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; -0.362     ; 1.522      ;
; 1.700 ; reg10b:inst4|dff_behavioral:ff8|q ; reg10b:inst4|dff_behavioral:ff0|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; -0.362     ; 1.524      ;
; 1.700 ; reg10b:inst4|dff_behavioral:ff8|q ; reg10b:inst4|dff_behavioral:ff3|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; -0.362     ; 1.524      ;
; 1.702 ; reg10b:inst4|dff_behavioral:ff7|q ; reg10b:inst4|dff_behavioral:ff0|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; -0.362     ; 1.526      ;
; 1.702 ; reg10b:inst4|dff_behavioral:ff7|q ; reg10b:inst4|dff_behavioral:ff3|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; -0.362     ; 1.526      ;
; 1.727 ; reg10b:inst4|dff_behavioral:ff1|q ; reg10b:inst4|dff_behavioral:ff5|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.080      ; 1.993      ;
; 1.730 ; reg10b:inst4|dff_behavioral:ff1|q ; reg10b:inst4|dff_behavioral:ff6|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.080      ; 1.996      ;
; 1.733 ; reg10b:inst4|dff_behavioral:ff2|q ; reg10b:inst4|dff_behavioral:ff5|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.080      ; 1.999      ;
; 1.736 ; reg10b:inst4|dff_behavioral:ff2|q ; reg10b:inst4|dff_behavioral:ff6|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.080      ; 2.002      ;
; 1.770 ; reg10b:inst4|dff_behavioral:ff9|q ; reg10b:inst4|dff_behavioral:ff1|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.079      ; 2.035      ;
; 1.770 ; reg10b:inst4|dff_behavioral:ff9|q ; reg10b:inst4|dff_behavioral:ff2|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.079      ; 2.035      ;
; 1.774 ; reg10b:inst4|dff_behavioral:ff9|q ; reg10b:inst4|dff_behavioral:ff0|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.079      ; 2.039      ;
+-------+-----------------------------------+-----------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_div:inst1|clock_1Khz_int'                                                                                                                   ;
+-------+-------------------------------+-------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.402 ; clk_div:inst1|clock_100hz_int ; clk_div:inst1|clock_100hz_int ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; clk_div:inst1|count_100hz[1]  ; clk_div:inst1|count_100hz[1]  ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; clk_div:inst1|count_100hz[2]  ; clk_div:inst1|count_100hz[2]  ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int ; 0.000        ; 0.081      ; 0.669      ;
; 0.407 ; clk_div:inst1|count_100hz[0]  ; clk_div:inst1|count_100hz[0]  ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int ; 0.000        ; 0.081      ; 0.674      ;
; 0.426 ; clk_div:inst1|count_100hz[2]  ; clk_div:inst1|count_100hz[0]  ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int ; 0.000        ; 0.081      ; 0.693      ;
; 0.434 ; clk_div:inst1|count_100hz[1]  ; clk_div:inst1|clock_100hz_int ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int ; 0.000        ; 0.081      ; 0.701      ;
; 0.436 ; clk_div:inst1|count_100hz[1]  ; clk_div:inst1|count_100hz[2]  ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int ; 0.000        ; 0.081      ; 0.703      ;
; 0.437 ; clk_div:inst1|count_100hz[0]  ; clk_div:inst1|count_100hz[1]  ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int ; 0.000        ; 0.081      ; 0.704      ;
; 0.652 ; clk_div:inst1|count_100hz[0]  ; clk_div:inst1|count_100hz[2]  ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int ; 0.000        ; 0.081      ; 0.919      ;
; 0.657 ; clk_div:inst1|count_100hz[1]  ; clk_div:inst1|count_100hz[0]  ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int ; 0.000        ; 0.081      ; 0.924      ;
; 0.703 ; clk_div:inst1|count_100hz[0]  ; clk_div:inst1|clock_100hz_int ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int ; 0.000        ; 0.081      ; 0.970      ;
; 0.709 ; clk_div:inst1|count_100hz[2]  ; clk_div:inst1|clock_100hz_int ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int ; 0.000        ; 0.081      ; 0.976      ;
+-------+-------------------------------+-------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'signal'                                                                                                                       ;
+-------+-------------------------------+------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                      ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+------------------------------+------------------------------+-------------+--------------+------------+------------+
; 0.548 ; clk_div:inst1|count_1Mhz[4]   ; clk_div:inst1|count_1Mhz[5]  ; signal                       ; signal      ; 0.000        ; 0.513      ; 1.247      ;
; 0.557 ; clk_div:inst1|clock_100hz_int ; clk_div:inst1|clock_100Hz    ; clk_div:inst1|clock_1Khz_int ; signal      ; 0.000        ; 0.213      ; 0.986      ;
; 0.614 ; clk_div:inst1|count_1Mhz[3]   ; clk_div:inst1|clock_1Mhz_int ; signal                       ; signal      ; 0.000        ; 0.081      ; 0.881      ;
; 0.631 ; clk_div:inst1|count_1Mhz[5]   ; clk_div:inst1|count_1Mhz[5]  ; signal                       ; signal      ; 0.000        ; 0.099      ; 0.916      ;
; 0.641 ; clk_div:inst1|count_1Mhz[1]   ; clk_div:inst1|count_1Mhz[1]  ; signal                       ; signal      ; 0.000        ; 0.081      ; 0.908      ;
; 0.646 ; clk_div:inst1|count_1Mhz[2]   ; clk_div:inst1|count_1Mhz[2]  ; signal                       ; signal      ; 0.000        ; 0.081      ; 0.913      ;
; 0.653 ; clk_div:inst1|count_1Mhz[4]   ; clk_div:inst1|count_1Mhz[4]  ; signal                       ; signal      ; 0.000        ; 0.081      ; 0.920      ;
; 0.655 ; clk_div:inst1|count_1Mhz[4]   ; clk_div:inst1|clock_1Mhz_int ; signal                       ; signal      ; 0.000        ; 0.081      ; 0.922      ;
; 0.663 ; clk_div:inst1|count_1Mhz[3]   ; clk_div:inst1|count_1Mhz[3]  ; signal                       ; signal      ; 0.000        ; 0.081      ; 0.930      ;
; 0.667 ; clk_div:inst1|count_1Mhz[2]   ; clk_div:inst1|count_1Mhz[5]  ; signal                       ; signal      ; 0.000        ; 0.513      ; 1.366      ;
; 0.670 ; clk_div:inst1|count_1Mhz[0]   ; clk_div:inst1|count_1Mhz[0]  ; signal                       ; signal      ; 0.000        ; 0.081      ; 0.937      ;
; 0.670 ; clk_div:inst1|count_1Mhz[3]   ; clk_div:inst1|count_1Mhz[5]  ; signal                       ; signal      ; 0.000        ; 0.513      ; 1.369      ;
; 0.774 ; clk_div:inst1|count_1Mhz[1]   ; clk_div:inst1|count_1Mhz[5]  ; signal                       ; signal      ; 0.000        ; 0.513      ; 1.473      ;
; 0.794 ; clk_div:inst1|count_1Mhz[0]   ; clk_div:inst1|count_1Mhz[5]  ; signal                       ; signal      ; 0.000        ; 0.513      ; 1.493      ;
; 0.959 ; clk_div:inst1|count_1Mhz[1]   ; clk_div:inst1|count_1Mhz[2]  ; signal                       ; signal      ; 0.000        ; 0.081      ; 1.226      ;
; 0.973 ; clk_div:inst1|count_1Mhz[2]   ; clk_div:inst1|count_1Mhz[3]  ; signal                       ; signal      ; 0.000        ; 0.081      ; 1.240      ;
; 0.974 ; clk_div:inst1|count_1Mhz[0]   ; clk_div:inst1|count_1Mhz[1]  ; signal                       ; signal      ; 0.000        ; 0.081      ; 1.241      ;
; 0.978 ; clk_div:inst1|count_1Mhz[2]   ; clk_div:inst1|count_1Mhz[4]  ; signal                       ; signal      ; 0.000        ; 0.081      ; 1.245      ;
; 0.979 ; clk_div:inst1|count_1Mhz[0]   ; clk_div:inst1|count_1Mhz[2]  ; signal                       ; signal      ; 0.000        ; 0.081      ; 1.246      ;
; 0.981 ; clk_div:inst1|count_1Mhz[3]   ; clk_div:inst1|count_1Mhz[4]  ; signal                       ; signal      ; 0.000        ; 0.081      ; 1.248      ;
; 0.983 ; clk_div:inst1|count_1Mhz[5]   ; clk_div:inst1|clock_1Mhz_int ; signal                       ; signal      ; 0.000        ; -0.333     ; 0.836      ;
; 1.080 ; clk_div:inst1|count_1Mhz[1]   ; clk_div:inst1|count_1Mhz[3]  ; signal                       ; signal      ; 0.000        ; 0.081      ; 1.347      ;
; 1.085 ; clk_div:inst1|count_1Mhz[1]   ; clk_div:inst1|count_1Mhz[4]  ; signal                       ; signal      ; 0.000        ; 0.081      ; 1.352      ;
; 1.100 ; clk_div:inst1|count_1Mhz[0]   ; clk_div:inst1|count_1Mhz[3]  ; signal                       ; signal      ; 0.000        ; 0.081      ; 1.367      ;
; 1.105 ; clk_div:inst1|count_1Mhz[0]   ; clk_div:inst1|count_1Mhz[4]  ; signal                       ; signal      ; 0.000        ; 0.081      ; 1.372      ;
; 1.407 ; clk_div:inst1|count_1Mhz[4]   ; clk_div:inst1|count_1Mhz[3]  ; signal                       ; signal      ; 0.000        ; 0.081      ; 1.674      ;
; 1.407 ; clk_div:inst1|count_1Mhz[4]   ; clk_div:inst1|count_1Mhz[2]  ; signal                       ; signal      ; 0.000        ; 0.081      ; 1.674      ;
; 1.407 ; clk_div:inst1|count_1Mhz[4]   ; clk_div:inst1|count_1Mhz[0]  ; signal                       ; signal      ; 0.000        ; 0.081      ; 1.674      ;
; 1.407 ; clk_div:inst1|count_1Mhz[4]   ; clk_div:inst1|count_1Mhz[1]  ; signal                       ; signal      ; 0.000        ; 0.081      ; 1.674      ;
; 1.489 ; clk_div:inst1|count_1Mhz[2]   ; clk_div:inst1|count_1Mhz[0]  ; signal                       ; signal      ; 0.000        ; 0.081      ; 1.756      ;
; 1.489 ; clk_div:inst1|count_1Mhz[2]   ; clk_div:inst1|count_1Mhz[1]  ; signal                       ; signal      ; 0.000        ; 0.081      ; 1.756      ;
; 1.634 ; clk_div:inst1|count_1Mhz[3]   ; clk_div:inst1|count_1Mhz[2]  ; signal                       ; signal      ; 0.000        ; 0.081      ; 1.901      ;
; 1.634 ; clk_div:inst1|count_1Mhz[3]   ; clk_div:inst1|count_1Mhz[0]  ; signal                       ; signal      ; 0.000        ; 0.081      ; 1.901      ;
; 1.634 ; clk_div:inst1|count_1Mhz[3]   ; clk_div:inst1|count_1Mhz[1]  ; signal                       ; signal      ; 0.000        ; 0.081      ; 1.901      ;
; 1.693 ; clk_div:inst1|count_1Mhz[5]   ; clk_div:inst1|count_1Mhz[4]  ; signal                       ; signal      ; 0.000        ; -0.333     ; 1.546      ;
; 1.693 ; clk_div:inst1|count_1Mhz[5]   ; clk_div:inst1|count_1Mhz[3]  ; signal                       ; signal      ; 0.000        ; -0.333     ; 1.546      ;
; 1.693 ; clk_div:inst1|count_1Mhz[5]   ; clk_div:inst1|count_1Mhz[2]  ; signal                       ; signal      ; 0.000        ; -0.333     ; 1.546      ;
; 1.693 ; clk_div:inst1|count_1Mhz[5]   ; clk_div:inst1|count_1Mhz[0]  ; signal                       ; signal      ; 0.000        ; -0.333     ; 1.546      ;
; 1.693 ; clk_div:inst1|count_1Mhz[5]   ; clk_div:inst1|count_1Mhz[1]  ; signal                       ; signal      ; 0.000        ; -0.333     ; 1.546      ;
; 1.800 ; clk_div:inst1|count_1Mhz[1]   ; clk_div:inst1|count_1Mhz[0]  ; signal                       ; signal      ; 0.000        ; 0.081      ; 2.067      ;
+-------+-------------------------------+------------------------------+------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'signal'                                                            ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; signal ; Rise       ; signal                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; signal ; Rise       ; clk_div:inst1|clock_100Hz    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; signal ; Rise       ; clk_div:inst1|clock_1Mhz_int ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; signal ; Rise       ; clk_div:inst1|count_1Mhz[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; signal ; Rise       ; clk_div:inst1|count_1Mhz[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; signal ; Rise       ; clk_div:inst1|count_1Mhz[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; signal ; Rise       ; clk_div:inst1|count_1Mhz[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; signal ; Rise       ; clk_div:inst1|count_1Mhz[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; signal ; Rise       ; clk_div:inst1|count_1Mhz[5]  ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; signal ; Rise       ; clk_div:inst1|clock_100Hz    ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; signal ; Rise       ; clk_div:inst1|clock_1Mhz_int ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; signal ; Rise       ; clk_div:inst1|count_1Mhz[0]  ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; signal ; Rise       ; clk_div:inst1|count_1Mhz[1]  ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; signal ; Rise       ; clk_div:inst1|count_1Mhz[2]  ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; signal ; Rise       ; clk_div:inst1|count_1Mhz[3]  ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; signal ; Rise       ; clk_div:inst1|count_1Mhz[4]  ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; signal ; Rise       ; clk_div:inst1|count_1Mhz[5]  ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; signal ; Rise       ; clk_div:inst1|count_1Mhz[5]  ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; signal ; Rise       ; clk_div:inst1|clock_1Mhz_int ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; signal ; Rise       ; clk_div:inst1|count_1Mhz[0]  ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; signal ; Rise       ; clk_div:inst1|count_1Mhz[1]  ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; signal ; Rise       ; clk_div:inst1|count_1Mhz[2]  ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; signal ; Rise       ; clk_div:inst1|count_1Mhz[3]  ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; signal ; Rise       ; clk_div:inst1|count_1Mhz[4]  ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; signal ; Rise       ; clk_div:inst1|clock_100Hz    ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; signal~input|o               ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; signal~inputclkctrl|inclk[0] ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; signal~inputclkctrl|outclk   ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst1|clock_100Hz|clk        ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst1|clock_1Mhz_int|clk     ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst1|count_1Mhz[0]|clk      ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst1|count_1Mhz[1]|clk      ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst1|count_1Mhz[2]|clk      ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst1|count_1Mhz[3]|clk      ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst1|count_1Mhz[4]|clk      ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst1|count_1Mhz[5]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal ; Rise       ; signal~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; signal~input|i               ;
; 0.587  ; 0.587        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst1|count_1Mhz[5]|clk      ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst1|clock_1Mhz_int|clk     ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst1|count_1Mhz[0]|clk      ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst1|count_1Mhz[1]|clk      ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst1|count_1Mhz[2]|clk      ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst1|count_1Mhz[3]|clk      ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst1|count_1Mhz[4]|clk      ;
; 0.591  ; 0.591        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst1|clock_100Hz|clk        ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; signal ; Rise       ; signal~inputclkctrl|inclk[0] ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; signal ; Rise       ; signal~inputclkctrl|outclk   ;
; 0.606  ; 0.606        ; 0.000          ; High Pulse Width ; signal ; Rise       ; signal~input|o               ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_div:inst1|clock_100Hz'                                                                  ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst1|clock_100Hz ; Rise       ; inst3                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst1|clock_100Hz ; Rise       ; reg10b:inst4|dff_behavioral:ff0|q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst1|clock_100Hz ; Rise       ; reg10b:inst4|dff_behavioral:ff1|q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst1|clock_100Hz ; Rise       ; reg10b:inst4|dff_behavioral:ff2|q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst1|clock_100Hz ; Rise       ; reg10b:inst4|dff_behavioral:ff3|q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst1|clock_100Hz ; Rise       ; reg10b:inst4|dff_behavioral:ff4|q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst1|clock_100Hz ; Rise       ; reg10b:inst4|dff_behavioral:ff5|q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst1|clock_100Hz ; Rise       ; reg10b:inst4|dff_behavioral:ff6|q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst1|clock_100Hz ; Rise       ; reg10b:inst4|dff_behavioral:ff7|q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst1|clock_100Hz ; Rise       ; reg10b:inst4|dff_behavioral:ff8|q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst1|clock_100Hz ; Rise       ; reg10b:inst4|dff_behavioral:ff9|q  ;
; 0.251  ; 0.471        ; 0.220          ; High Pulse Width ; clk_div:inst1|clock_100Hz ; Rise       ; inst3                              ;
; 0.251  ; 0.471        ; 0.220          ; High Pulse Width ; clk_div:inst1|clock_100Hz ; Rise       ; reg10b:inst4|dff_behavioral:ff0|q  ;
; 0.251  ; 0.471        ; 0.220          ; High Pulse Width ; clk_div:inst1|clock_100Hz ; Rise       ; reg10b:inst4|dff_behavioral:ff1|q  ;
; 0.251  ; 0.471        ; 0.220          ; High Pulse Width ; clk_div:inst1|clock_100Hz ; Rise       ; reg10b:inst4|dff_behavioral:ff2|q  ;
; 0.251  ; 0.471        ; 0.220          ; High Pulse Width ; clk_div:inst1|clock_100Hz ; Rise       ; reg10b:inst4|dff_behavioral:ff3|q  ;
; 0.251  ; 0.471        ; 0.220          ; High Pulse Width ; clk_div:inst1|clock_100Hz ; Rise       ; reg10b:inst4|dff_behavioral:ff7|q  ;
; 0.251  ; 0.471        ; 0.220          ; High Pulse Width ; clk_div:inst1|clock_100Hz ; Rise       ; reg10b:inst4|dff_behavioral:ff8|q  ;
; 0.252  ; 0.472        ; 0.220          ; High Pulse Width ; clk_div:inst1|clock_100Hz ; Rise       ; reg10b:inst4|dff_behavioral:ff4|q  ;
; 0.252  ; 0.472        ; 0.220          ; High Pulse Width ; clk_div:inst1|clock_100Hz ; Rise       ; reg10b:inst4|dff_behavioral:ff5|q  ;
; 0.252  ; 0.472        ; 0.220          ; High Pulse Width ; clk_div:inst1|clock_100Hz ; Rise       ; reg10b:inst4|dff_behavioral:ff6|q  ;
; 0.252  ; 0.472        ; 0.220          ; High Pulse Width ; clk_div:inst1|clock_100Hz ; Rise       ; reg10b:inst4|dff_behavioral:ff9|q  ;
; 0.340  ; 0.528        ; 0.188          ; Low Pulse Width  ; clk_div:inst1|clock_100Hz ; Rise       ; reg10b:inst4|dff_behavioral:ff0|q  ;
; 0.340  ; 0.528        ; 0.188          ; Low Pulse Width  ; clk_div:inst1|clock_100Hz ; Rise       ; reg10b:inst4|dff_behavioral:ff1|q  ;
; 0.340  ; 0.528        ; 0.188          ; Low Pulse Width  ; clk_div:inst1|clock_100Hz ; Rise       ; reg10b:inst4|dff_behavioral:ff2|q  ;
; 0.340  ; 0.528        ; 0.188          ; Low Pulse Width  ; clk_div:inst1|clock_100Hz ; Rise       ; reg10b:inst4|dff_behavioral:ff3|q  ;
; 0.340  ; 0.528        ; 0.188          ; Low Pulse Width  ; clk_div:inst1|clock_100Hz ; Rise       ; reg10b:inst4|dff_behavioral:ff4|q  ;
; 0.340  ; 0.528        ; 0.188          ; Low Pulse Width  ; clk_div:inst1|clock_100Hz ; Rise       ; reg10b:inst4|dff_behavioral:ff5|q  ;
; 0.340  ; 0.528        ; 0.188          ; Low Pulse Width  ; clk_div:inst1|clock_100Hz ; Rise       ; reg10b:inst4|dff_behavioral:ff6|q  ;
; 0.340  ; 0.528        ; 0.188          ; Low Pulse Width  ; clk_div:inst1|clock_100Hz ; Rise       ; reg10b:inst4|dff_behavioral:ff9|q  ;
; 0.341  ; 0.529        ; 0.188          ; Low Pulse Width  ; clk_div:inst1|clock_100Hz ; Rise       ; inst3                              ;
; 0.341  ; 0.529        ; 0.188          ; Low Pulse Width  ; clk_div:inst1|clock_100Hz ; Rise       ; reg10b:inst4|dff_behavioral:ff7|q  ;
; 0.341  ; 0.529        ; 0.188          ; Low Pulse Width  ; clk_div:inst1|clock_100Hz ; Rise       ; reg10b:inst4|dff_behavioral:ff8|q  ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_100Hz ; Rise       ; inst1|clock_100Hz~clkctrl|inclk[0] ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_100Hz ; Rise       ; inst1|clock_100Hz~clkctrl|outclk   ;
; 0.492  ; 0.492        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_100Hz ; Rise       ; inst4|ff4|q|clk                    ;
; 0.492  ; 0.492        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_100Hz ; Rise       ; inst4|ff5|q|clk                    ;
; 0.492  ; 0.492        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_100Hz ; Rise       ; inst4|ff6|q|clk                    ;
; 0.492  ; 0.492        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_100Hz ; Rise       ; inst4|ff9|q|clk                    ;
; 0.493  ; 0.493        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_100Hz ; Rise       ; inst3|clk                          ;
; 0.493  ; 0.493        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_100Hz ; Rise       ; inst4|ff0|q|clk                    ;
; 0.493  ; 0.493        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_100Hz ; Rise       ; inst4|ff1|q|clk                    ;
; 0.493  ; 0.493        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_100Hz ; Rise       ; inst4|ff2|q|clk                    ;
; 0.493  ; 0.493        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_100Hz ; Rise       ; inst4|ff3|q|clk                    ;
; 0.493  ; 0.493        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_100Hz ; Rise       ; inst4|ff7|q|clk                    ;
; 0.493  ; 0.493        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_100Hz ; Rise       ; inst4|ff8|q|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_100Hz ; Rise       ; inst1|clock_100Hz|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_100Hz ; Rise       ; inst1|clock_100Hz|q                ;
; 0.506  ; 0.506        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_100Hz ; Rise       ; inst3|clk                          ;
; 0.506  ; 0.506        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_100Hz ; Rise       ; inst4|ff7|q|clk                    ;
; 0.506  ; 0.506        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_100Hz ; Rise       ; inst4|ff8|q|clk                    ;
; 0.507  ; 0.507        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_100Hz ; Rise       ; inst4|ff0|q|clk                    ;
; 0.507  ; 0.507        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_100Hz ; Rise       ; inst4|ff1|q|clk                    ;
; 0.507  ; 0.507        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_100Hz ; Rise       ; inst4|ff2|q|clk                    ;
; 0.507  ; 0.507        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_100Hz ; Rise       ; inst4|ff3|q|clk                    ;
; 0.507  ; 0.507        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_100Hz ; Rise       ; inst4|ff4|q|clk                    ;
; 0.507  ; 0.507        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_100Hz ; Rise       ; inst4|ff5|q|clk                    ;
; 0.507  ; 0.507        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_100Hz ; Rise       ; inst4|ff6|q|clk                    ;
; 0.507  ; 0.507        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_100Hz ; Rise       ; inst4|ff9|q|clk                    ;
; 0.516  ; 0.516        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_100Hz ; Rise       ; inst1|clock_100Hz~clkctrl|inclk[0] ;
; 0.516  ; 0.516        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_100Hz ; Rise       ; inst1|clock_100Hz~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_div:inst1|clock_100Khz_int'                                                                       ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst1|clock_100Khz_int ; Rise       ; clk_div:inst1|clock_10Khz_int           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst1|clock_100Khz_int ; Rise       ; clk_div:inst1|count_10Khz[0]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst1|clock_100Khz_int ; Rise       ; clk_div:inst1|count_10Khz[1]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst1|clock_100Khz_int ; Rise       ; clk_div:inst1|count_10Khz[2]            ;
; 0.279  ; 0.499        ; 0.220          ; High Pulse Width ; clk_div:inst1|clock_100Khz_int ; Rise       ; clk_div:inst1|clock_10Khz_int           ;
; 0.279  ; 0.499        ; 0.220          ; High Pulse Width ; clk_div:inst1|clock_100Khz_int ; Rise       ; clk_div:inst1|count_10Khz[0]            ;
; 0.279  ; 0.499        ; 0.220          ; High Pulse Width ; clk_div:inst1|clock_100Khz_int ; Rise       ; clk_div:inst1|count_10Khz[1]            ;
; 0.279  ; 0.499        ; 0.220          ; High Pulse Width ; clk_div:inst1|clock_100Khz_int ; Rise       ; clk_div:inst1|count_10Khz[2]            ;
; 0.310  ; 0.498        ; 0.188          ; Low Pulse Width  ; clk_div:inst1|clock_100Khz_int ; Rise       ; clk_div:inst1|clock_10Khz_int           ;
; 0.310  ; 0.498        ; 0.188          ; Low Pulse Width  ; clk_div:inst1|clock_100Khz_int ; Rise       ; clk_div:inst1|count_10Khz[0]            ;
; 0.310  ; 0.498        ; 0.188          ; Low Pulse Width  ; clk_div:inst1|clock_100Khz_int ; Rise       ; clk_div:inst1|count_10Khz[1]            ;
; 0.310  ; 0.498        ; 0.188          ; Low Pulse Width  ; clk_div:inst1|clock_100Khz_int ; Rise       ; clk_div:inst1|count_10Khz[2]            ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_100Khz_int ; Rise       ; inst1|clock_100Khz_int~clkctrl|inclk[0] ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_100Khz_int ; Rise       ; inst1|clock_100Khz_int~clkctrl|outclk   ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_100Khz_int ; Rise       ; inst1|clock_10Khz_int|clk               ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_100Khz_int ; Rise       ; inst1|count_10Khz[0]|clk                ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_100Khz_int ; Rise       ; inst1|count_10Khz[1]|clk                ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_100Khz_int ; Rise       ; inst1|count_10Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_100Khz_int ; Rise       ; inst1|clock_100Khz_int|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_100Khz_int ; Rise       ; inst1|clock_100Khz_int|q                ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_100Khz_int ; Rise       ; inst1|clock_10Khz_int|clk               ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_100Khz_int ; Rise       ; inst1|count_10Khz[0]|clk                ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_100Khz_int ; Rise       ; inst1|count_10Khz[1]|clk                ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_100Khz_int ; Rise       ; inst1|count_10Khz[2]|clk                ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_100Khz_int ; Rise       ; inst1|clock_100Khz_int~clkctrl|inclk[0] ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_100Khz_int ; Rise       ; inst1|clock_100Khz_int~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_div:inst1|clock_10Khz_int'                                                                      ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst1|clock_10Khz_int ; Rise       ; clk_div:inst1|clock_1Khz_int           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst1|clock_10Khz_int ; Rise       ; clk_div:inst1|count_1Khz[0]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst1|clock_10Khz_int ; Rise       ; clk_div:inst1|count_1Khz[1]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst1|clock_10Khz_int ; Rise       ; clk_div:inst1|count_1Khz[2]            ;
; 0.274  ; 0.494        ; 0.220          ; High Pulse Width ; clk_div:inst1|clock_10Khz_int ; Rise       ; clk_div:inst1|clock_1Khz_int           ;
; 0.274  ; 0.494        ; 0.220          ; High Pulse Width ; clk_div:inst1|clock_10Khz_int ; Rise       ; clk_div:inst1|count_1Khz[0]            ;
; 0.274  ; 0.494        ; 0.220          ; High Pulse Width ; clk_div:inst1|clock_10Khz_int ; Rise       ; clk_div:inst1|count_1Khz[1]            ;
; 0.274  ; 0.494        ; 0.220          ; High Pulse Width ; clk_div:inst1|clock_10Khz_int ; Rise       ; clk_div:inst1|count_1Khz[2]            ;
; 0.315  ; 0.503        ; 0.188          ; Low Pulse Width  ; clk_div:inst1|clock_10Khz_int ; Rise       ; clk_div:inst1|clock_1Khz_int           ;
; 0.315  ; 0.503        ; 0.188          ; Low Pulse Width  ; clk_div:inst1|clock_10Khz_int ; Rise       ; clk_div:inst1|count_1Khz[0]            ;
; 0.315  ; 0.503        ; 0.188          ; Low Pulse Width  ; clk_div:inst1|clock_10Khz_int ; Rise       ; clk_div:inst1|count_1Khz[1]            ;
; 0.315  ; 0.503        ; 0.188          ; Low Pulse Width  ; clk_div:inst1|clock_10Khz_int ; Rise       ; clk_div:inst1|count_1Khz[2]            ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_10Khz_int ; Rise       ; inst1|clock_10Khz_int~clkctrl|inclk[0] ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_10Khz_int ; Rise       ; inst1|clock_10Khz_int~clkctrl|outclk   ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_10Khz_int ; Rise       ; inst1|clock_1Khz_int|clk               ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_10Khz_int ; Rise       ; inst1|count_1Khz[0]|clk                ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_10Khz_int ; Rise       ; inst1|count_1Khz[1]|clk                ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_10Khz_int ; Rise       ; inst1|count_1Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_10Khz_int ; Rise       ; inst1|clock_10Khz_int|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_10Khz_int ; Rise       ; inst1|clock_10Khz_int|q                ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_10Khz_int ; Rise       ; inst1|clock_1Khz_int|clk               ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_10Khz_int ; Rise       ; inst1|count_1Khz[0]|clk                ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_10Khz_int ; Rise       ; inst1|count_1Khz[1]|clk                ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_10Khz_int ; Rise       ; inst1|count_1Khz[2]|clk                ;
; 0.534  ; 0.534        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_10Khz_int ; Rise       ; inst1|clock_10Khz_int~clkctrl|inclk[0] ;
; 0.534  ; 0.534        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_10Khz_int ; Rise       ; inst1|clock_10Khz_int~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_div:inst1|clock_1Khz_int'                                                                     ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst1|clock_1Khz_int ; Rise       ; clk_div:inst1|clock_100hz_int         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst1|clock_1Khz_int ; Rise       ; clk_div:inst1|count_100hz[0]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst1|clock_1Khz_int ; Rise       ; clk_div:inst1|count_100hz[1]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst1|clock_1Khz_int ; Rise       ; clk_div:inst1|count_100hz[2]          ;
; 0.259  ; 0.479        ; 0.220          ; High Pulse Width ; clk_div:inst1|clock_1Khz_int ; Rise       ; clk_div:inst1|clock_100hz_int         ;
; 0.259  ; 0.479        ; 0.220          ; High Pulse Width ; clk_div:inst1|clock_1Khz_int ; Rise       ; clk_div:inst1|count_100hz[0]          ;
; 0.259  ; 0.479        ; 0.220          ; High Pulse Width ; clk_div:inst1|clock_1Khz_int ; Rise       ; clk_div:inst1|count_100hz[1]          ;
; 0.259  ; 0.479        ; 0.220          ; High Pulse Width ; clk_div:inst1|clock_1Khz_int ; Rise       ; clk_div:inst1|count_100hz[2]          ;
; 0.332  ; 0.520        ; 0.188          ; Low Pulse Width  ; clk_div:inst1|clock_1Khz_int ; Rise       ; clk_div:inst1|clock_100hz_int         ;
; 0.332  ; 0.520        ; 0.188          ; Low Pulse Width  ; clk_div:inst1|clock_1Khz_int ; Rise       ; clk_div:inst1|count_100hz[0]          ;
; 0.332  ; 0.520        ; 0.188          ; Low Pulse Width  ; clk_div:inst1|clock_1Khz_int ; Rise       ; clk_div:inst1|count_100hz[1]          ;
; 0.332  ; 0.520        ; 0.188          ; Low Pulse Width  ; clk_div:inst1|clock_1Khz_int ; Rise       ; clk_div:inst1|count_100hz[2]          ;
; 0.476  ; 0.476        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_1Khz_int ; Rise       ; inst1|clock_1Khz_int~clkctrl|inclk[0] ;
; 0.476  ; 0.476        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_1Khz_int ; Rise       ; inst1|clock_1Khz_int~clkctrl|outclk   ;
; 0.485  ; 0.485        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_1Khz_int ; Rise       ; inst1|clock_100hz_int|clk             ;
; 0.485  ; 0.485        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_1Khz_int ; Rise       ; inst1|count_100hz[0]|clk              ;
; 0.485  ; 0.485        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_1Khz_int ; Rise       ; inst1|count_100hz[1]|clk              ;
; 0.485  ; 0.485        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_1Khz_int ; Rise       ; inst1|count_100hz[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_1Khz_int ; Rise       ; inst1|clock_1Khz_int|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_1Khz_int ; Rise       ; inst1|clock_1Khz_int|q                ;
; 0.515  ; 0.515        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_1Khz_int ; Rise       ; inst1|clock_100hz_int|clk             ;
; 0.515  ; 0.515        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_1Khz_int ; Rise       ; inst1|count_100hz[0]|clk              ;
; 0.515  ; 0.515        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_1Khz_int ; Rise       ; inst1|count_100hz[1]|clk              ;
; 0.515  ; 0.515        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_1Khz_int ; Rise       ; inst1|count_100hz[2]|clk              ;
; 0.523  ; 0.523        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_1Khz_int ; Rise       ; inst1|clock_1Khz_int~clkctrl|inclk[0] ;
; 0.523  ; 0.523        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_1Khz_int ; Rise       ; inst1|clock_1Khz_int~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_div:inst1|clock_1Mhz_int'                                                                     ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst1|clock_1Mhz_int ; Rise       ; clk_div:inst1|clock_100Khz_int        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst1|clock_1Mhz_int ; Rise       ; clk_div:inst1|count_100Khz[0]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst1|clock_1Mhz_int ; Rise       ; clk_div:inst1|count_100Khz[1]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst1|clock_1Mhz_int ; Rise       ; clk_div:inst1|count_100Khz[2]         ;
; 0.289  ; 0.509        ; 0.220          ; High Pulse Width ; clk_div:inst1|clock_1Mhz_int ; Rise       ; clk_div:inst1|clock_100Khz_int        ;
; 0.289  ; 0.509        ; 0.220          ; High Pulse Width ; clk_div:inst1|clock_1Mhz_int ; Rise       ; clk_div:inst1|count_100Khz[0]         ;
; 0.289  ; 0.509        ; 0.220          ; High Pulse Width ; clk_div:inst1|clock_1Mhz_int ; Rise       ; clk_div:inst1|count_100Khz[1]         ;
; 0.289  ; 0.509        ; 0.220          ; High Pulse Width ; clk_div:inst1|clock_1Mhz_int ; Rise       ; clk_div:inst1|count_100Khz[2]         ;
; 0.299  ; 0.487        ; 0.188          ; Low Pulse Width  ; clk_div:inst1|clock_1Mhz_int ; Rise       ; clk_div:inst1|clock_100Khz_int        ;
; 0.299  ; 0.487        ; 0.188          ; Low Pulse Width  ; clk_div:inst1|clock_1Mhz_int ; Rise       ; clk_div:inst1|count_100Khz[0]         ;
; 0.299  ; 0.487        ; 0.188          ; Low Pulse Width  ; clk_div:inst1|clock_1Mhz_int ; Rise       ; clk_div:inst1|count_100Khz[1]         ;
; 0.299  ; 0.487        ; 0.188          ; Low Pulse Width  ; clk_div:inst1|clock_1Mhz_int ; Rise       ; clk_div:inst1|count_100Khz[2]         ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_1Mhz_int ; Rise       ; inst1|clock_1Mhz_int~clkctrl|inclk[0] ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_1Mhz_int ; Rise       ; inst1|clock_1Mhz_int~clkctrl|outclk   ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_1Mhz_int ; Rise       ; inst1|clock_100Khz_int|clk            ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_1Mhz_int ; Rise       ; inst1|count_100Khz[0]|clk             ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_1Mhz_int ; Rise       ; inst1|count_100Khz[1]|clk             ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_1Mhz_int ; Rise       ; inst1|count_100Khz[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_1Mhz_int ; Rise       ; inst1|clock_1Mhz_int|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_1Mhz_int ; Rise       ; inst1|clock_1Mhz_int|q                ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_1Mhz_int ; Rise       ; inst1|clock_100Khz_int|clk            ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_1Mhz_int ; Rise       ; inst1|count_100Khz[0]|clk             ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_1Mhz_int ; Rise       ; inst1|count_100Khz[1]|clk             ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_1Mhz_int ; Rise       ; inst1|count_100Khz[2]|clk             ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_1Mhz_int ; Rise       ; inst1|clock_1Mhz_int~clkctrl|inclk[0] ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_1Mhz_int ; Rise       ; inst1|clock_1Mhz_int~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+


+------------------------------------------------------------------------------------------------+
; Setup Times                                                                                    ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; c0        ; clk_div:inst1|clock_100Hz ; 2.320 ; 2.707 ; Rise       ; clk_div:inst1|clock_100Hz ;
; c1        ; clk_div:inst1|clock_100Hz ; 2.029 ; 2.371 ; Rise       ; clk_div:inst1|clock_100Hz ;
; c2        ; clk_div:inst1|clock_100Hz ; 2.336 ; 2.717 ; Rise       ; clk_div:inst1|clock_100Hz ;
; c3        ; clk_div:inst1|clock_100Hz ; 2.101 ; 2.502 ; Rise       ; clk_div:inst1|clock_100Hz ;
; c4        ; clk_div:inst1|clock_100Hz ; 2.129 ; 2.492 ; Rise       ; clk_div:inst1|clock_100Hz ;
; c5        ; clk_div:inst1|clock_100Hz ; 2.142 ; 2.508 ; Rise       ; clk_div:inst1|clock_100Hz ;
; c6        ; clk_div:inst1|clock_100Hz ; 2.041 ; 2.424 ; Rise       ; clk_div:inst1|clock_100Hz ;
; c7        ; clk_div:inst1|clock_100Hz ; 1.678 ; 2.081 ; Rise       ; clk_div:inst1|clock_100Hz ;
; c8        ; clk_div:inst1|clock_100Hz ; 1.338 ; 1.691 ; Rise       ; clk_div:inst1|clock_100Hz ;
; c9        ; clk_div:inst1|clock_100Hz ; 1.765 ; 2.106 ; Rise       ; clk_div:inst1|clock_100Hz ;
+-----------+---------------------------+-------+-------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Hold Times                                                                                       ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; c0        ; clk_div:inst1|clock_100Hz ; -1.788 ; -2.125 ; Rise       ; clk_div:inst1|clock_100Hz ;
; c1        ; clk_div:inst1|clock_100Hz ; -1.510 ; -1.803 ; Rise       ; clk_div:inst1|clock_100Hz ;
; c2        ; clk_div:inst1|clock_100Hz ; -1.804 ; -2.135 ; Rise       ; clk_div:inst1|clock_100Hz ;
; c3        ; clk_div:inst1|clock_100Hz ; -1.573 ; -1.929 ; Rise       ; clk_div:inst1|clock_100Hz ;
; c4        ; clk_div:inst1|clock_100Hz ; -1.603 ; -1.917 ; Rise       ; clk_div:inst1|clock_100Hz ;
; c5        ; clk_div:inst1|clock_100Hz ; -1.616 ; -1.933 ; Rise       ; clk_div:inst1|clock_100Hz ;
; c6        ; clk_div:inst1|clock_100Hz ; -1.519 ; -1.852 ; Rise       ; clk_div:inst1|clock_100Hz ;
; c7        ; clk_div:inst1|clock_100Hz ; -1.131 ; -1.488 ; Rise       ; clk_div:inst1|clock_100Hz ;
; c8        ; clk_div:inst1|clock_100Hz ; -0.781 ; -1.091 ; Rise       ; clk_div:inst1|clock_100Hz ;
; c9        ; clk_div:inst1|clock_100Hz ; -1.282 ; -1.601 ; Rise       ; clk_div:inst1|clock_100Hz ;
+-----------+---------------------------+--------+--------+------------+---------------------------+


+---------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                             ;
+------------+---------------------------+--------+--------+------------+---------------------------+
; Data Port  ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+------------+---------------------------+--------+--------+------------+---------------------------+
; s0         ; clk_div:inst1|clock_100Hz ; 7.003  ; 6.978  ; Rise       ; clk_div:inst1|clock_100Hz ;
; s1         ; clk_div:inst1|clock_100Hz ; 6.965  ; 6.945  ; Rise       ; clk_div:inst1|clock_100Hz ;
; s2         ; clk_div:inst1|clock_100Hz ; 7.050  ; 7.019  ; Rise       ; clk_div:inst1|clock_100Hz ;
; s3         ; clk_div:inst1|clock_100Hz ; 7.060  ; 7.042  ; Rise       ; clk_div:inst1|clock_100Hz ;
; s4         ; clk_div:inst1|clock_100Hz ; 6.720  ; 6.699  ; Rise       ; clk_div:inst1|clock_100Hz ;
; s5         ; clk_div:inst1|clock_100Hz ; 6.809  ; 6.807  ; Rise       ; clk_div:inst1|clock_100Hz ;
; s6         ; clk_div:inst1|clock_100Hz ; 8.065  ; 8.147  ; Rise       ; clk_div:inst1|clock_100Hz ;
; s7         ; clk_div:inst1|clock_100Hz ; 7.292  ; 7.291  ; Rise       ; clk_div:inst1|clock_100Hz ;
; s8         ; clk_div:inst1|clock_100Hz ; 6.970  ; 6.973  ; Rise       ; clk_div:inst1|clock_100Hz ;
; s9         ; clk_div:inst1|clock_100Hz ; 6.840  ; 6.837  ; Rise       ; clk_div:inst1|clock_100Hz ;
; sginal_nor ; clk_div:inst1|clock_100Hz ; 11.123 ; 11.099 ; Rise       ; clk_div:inst1|clock_100Hz ;
; signal_T   ; clk_div:inst1|clock_100Hz ; 8.913  ; 8.917  ; Rise       ; clk_div:inst1|clock_100Hz ;
+------------+---------------------------+--------+--------+------------+---------------------------+


+---------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                     ;
+------------+---------------------------+--------+--------+------------+---------------------------+
; Data Port  ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+------------+---------------------------+--------+--------+------------+---------------------------+
; s0         ; clk_div:inst1|clock_100Hz ; 6.737  ; 6.712  ; Rise       ; clk_div:inst1|clock_100Hz ;
; s1         ; clk_div:inst1|clock_100Hz ; 6.702  ; 6.682  ; Rise       ; clk_div:inst1|clock_100Hz ;
; s2         ; clk_div:inst1|clock_100Hz ; 6.783  ; 6.753  ; Rise       ; clk_div:inst1|clock_100Hz ;
; s3         ; clk_div:inst1|clock_100Hz ; 6.793  ; 6.775  ; Rise       ; clk_div:inst1|clock_100Hz ;
; s4         ; clk_div:inst1|clock_100Hz ; 6.465  ; 6.444  ; Rise       ; clk_div:inst1|clock_100Hz ;
; s5         ; clk_div:inst1|clock_100Hz ; 6.550  ; 6.548  ; Rise       ; clk_div:inst1|clock_100Hz ;
; s6         ; clk_div:inst1|clock_100Hz ; 7.806  ; 7.888  ; Rise       ; clk_div:inst1|clock_100Hz ;
; s7         ; clk_div:inst1|clock_100Hz ; 7.016  ; 7.014  ; Rise       ; clk_div:inst1|clock_100Hz ;
; s8         ; clk_div:inst1|clock_100Hz ; 6.706  ; 6.708  ; Rise       ; clk_div:inst1|clock_100Hz ;
; s9         ; clk_div:inst1|clock_100Hz ; 6.581  ; 6.577  ; Rise       ; clk_div:inst1|clock_100Hz ;
; sginal_nor ; clk_div:inst1|clock_100Hz ; 10.355 ; 10.299 ; Rise       ; clk_div:inst1|clock_100Hz ;
; signal_T   ; clk_div:inst1|clock_100Hz ; 8.572  ; 8.574  ; Rise       ; clk_div:inst1|clock_100Hz ;
+------------+---------------------------+--------+--------+------------+---------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                             ;
+------------+-----------------+--------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                     ; Note                                                          ;
+------------+-----------------+--------------------------------+---------------------------------------------------------------+
; 430.48 MHz ; 430.48 MHz      ; clk_div:inst1|clock_100Hz      ;                                                               ;
; 485.44 MHz ; 250.0 MHz       ; signal                         ; limit due to minimum period restriction (max I/O toggle rate) ;
; 700.77 MHz ; 437.64 MHz      ; clk_div:inst1|clock_1Mhz_int   ; limit due to minimum period restriction (tmin)                ;
; 701.26 MHz ; 437.64 MHz      ; clk_div:inst1|clock_10Khz_int  ; limit due to minimum period restriction (tmin)                ;
; 702.25 MHz ; 437.64 MHz      ; clk_div:inst1|clock_100Khz_int ; limit due to minimum period restriction (tmin)                ;
; 894.45 MHz ; 437.64 MHz      ; clk_div:inst1|clock_1Khz_int   ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+--------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                      ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; clk_div:inst1|clock_100Hz      ; -1.323 ; -11.629       ;
; signal                         ; -1.060 ; -6.338        ;
; clk_div:inst1|clock_1Mhz_int   ; -0.427 ; -0.590        ;
; clk_div:inst1|clock_10Khz_int  ; -0.426 ; -0.580        ;
; clk_div:inst1|clock_100Khz_int ; -0.424 ; -0.580        ;
; clk_div:inst1|clock_1Khz_int   ; -0.118 ; -0.246        ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                       ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; clk_div:inst1|clock_100Khz_int ; -0.297 ; -0.297        ;
; clk_div:inst1|clock_10Khz_int  ; -0.225 ; -0.225        ;
; clk_div:inst1|clock_1Mhz_int   ; -0.173 ; -0.173        ;
; clk_div:inst1|clock_100Hz      ; 0.338  ; 0.000         ;
; clk_div:inst1|clock_1Khz_int   ; 0.354  ; 0.000         ;
; signal                         ; 0.486  ; 0.000         ;
+--------------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary        ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; signal                         ; -3.000 ; -13.280       ;
; clk_div:inst1|clock_100Hz      ; -1.285 ; -14.135       ;
; clk_div:inst1|clock_100Khz_int ; -1.285 ; -5.140        ;
; clk_div:inst1|clock_10Khz_int  ; -1.285 ; -5.140        ;
; clk_div:inst1|clock_1Khz_int   ; -1.285 ; -5.140        ;
; clk_div:inst1|clock_1Mhz_int   ; -1.285 ; -5.140        ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_div:inst1|clock_100Hz'                                                                                                                         ;
+--------+-----------------------------------+-----------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -1.323 ; reg10b:inst4|dff_behavioral:ff2|q ; reg10b:inst4|dff_behavioral:ff9|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.070     ; 2.252      ;
; -1.305 ; reg10b:inst4|dff_behavioral:ff1|q ; reg10b:inst4|dff_behavioral:ff9|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.070     ; 2.234      ;
; -1.173 ; reg10b:inst4|dff_behavioral:ff0|q ; reg10b:inst4|dff_behavioral:ff9|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.070     ; 2.102      ;
; -1.168 ; reg10b:inst4|dff_behavioral:ff2|q ; reg10b:inst4|dff_behavioral:ff3|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.071     ; 2.096      ;
; -1.168 ; reg10b:inst4|dff_behavioral:ff2|q ; reg10b:inst4|dff_behavioral:ff0|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.071     ; 2.096      ;
; -1.164 ; reg10b:inst4|dff_behavioral:ff2|q ; reg10b:inst4|dff_behavioral:ff2|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.071     ; 2.092      ;
; -1.163 ; reg10b:inst4|dff_behavioral:ff2|q ; reg10b:inst4|dff_behavioral:ff1|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.071     ; 2.091      ;
; -1.150 ; reg10b:inst4|dff_behavioral:ff1|q ; reg10b:inst4|dff_behavioral:ff3|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.071     ; 2.078      ;
; -1.150 ; reg10b:inst4|dff_behavioral:ff1|q ; reg10b:inst4|dff_behavioral:ff0|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.071     ; 2.078      ;
; -1.146 ; reg10b:inst4|dff_behavioral:ff1|q ; reg10b:inst4|dff_behavioral:ff2|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.071     ; 2.074      ;
; -1.145 ; reg10b:inst4|dff_behavioral:ff1|q ; reg10b:inst4|dff_behavioral:ff1|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.071     ; 2.073      ;
; -1.136 ; reg10b:inst4|dff_behavioral:ff4|q ; reg10b:inst4|dff_behavioral:ff3|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.071     ; 2.064      ;
; -1.136 ; reg10b:inst4|dff_behavioral:ff4|q ; reg10b:inst4|dff_behavioral:ff0|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.071     ; 2.064      ;
; -1.132 ; reg10b:inst4|dff_behavioral:ff4|q ; reg10b:inst4|dff_behavioral:ff2|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.071     ; 2.060      ;
; -1.131 ; reg10b:inst4|dff_behavioral:ff4|q ; reg10b:inst4|dff_behavioral:ff1|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.071     ; 2.059      ;
; -1.091 ; reg10b:inst4|dff_behavioral:ff9|q ; reg10b:inst4|dff_behavioral:ff3|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.071     ; 2.019      ;
; -1.091 ; reg10b:inst4|dff_behavioral:ff9|q ; reg10b:inst4|dff_behavioral:ff0|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.071     ; 2.019      ;
; -1.087 ; reg10b:inst4|dff_behavioral:ff9|q ; reg10b:inst4|dff_behavioral:ff2|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.071     ; 2.015      ;
; -1.086 ; reg10b:inst4|dff_behavioral:ff9|q ; reg10b:inst4|dff_behavioral:ff1|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.071     ; 2.014      ;
; -1.083 ; reg10b:inst4|dff_behavioral:ff2|q ; reg10b:inst4|dff_behavioral:ff6|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.070     ; 2.012      ;
; -1.082 ; reg10b:inst4|dff_behavioral:ff2|q ; reg10b:inst4|dff_behavioral:ff5|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.070     ; 2.011      ;
; -1.065 ; reg10b:inst4|dff_behavioral:ff1|q ; reg10b:inst4|dff_behavioral:ff6|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.070     ; 1.994      ;
; -1.064 ; reg10b:inst4|dff_behavioral:ff1|q ; reg10b:inst4|dff_behavioral:ff5|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.070     ; 1.993      ;
; -1.062 ; reg10b:inst4|dff_behavioral:ff2|q ; reg10b:inst4|dff_behavioral:ff4|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.070     ; 1.991      ;
; -1.044 ; reg10b:inst4|dff_behavioral:ff1|q ; reg10b:inst4|dff_behavioral:ff4|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.070     ; 1.973      ;
; -1.043 ; reg10b:inst4|dff_behavioral:ff3|q ; reg10b:inst4|dff_behavioral:ff9|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.070     ; 1.972      ;
; -1.030 ; reg10b:inst4|dff_behavioral:ff4|q ; reg10b:inst4|dff_behavioral:ff4|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.070     ; 1.959      ;
; -1.029 ; reg10b:inst4|dff_behavioral:ff4|q ; reg10b:inst4|dff_behavioral:ff6|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.070     ; 1.958      ;
; -1.025 ; reg10b:inst4|dff_behavioral:ff4|q ; reg10b:inst4|dff_behavioral:ff5|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.070     ; 1.954      ;
; -1.018 ; reg10b:inst4|dff_behavioral:ff0|q ; reg10b:inst4|dff_behavioral:ff3|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.071     ; 1.946      ;
; -1.018 ; reg10b:inst4|dff_behavioral:ff0|q ; reg10b:inst4|dff_behavioral:ff0|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.071     ; 1.946      ;
; -1.014 ; reg10b:inst4|dff_behavioral:ff0|q ; reg10b:inst4|dff_behavioral:ff2|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.071     ; 1.942      ;
; -1.013 ; reg10b:inst4|dff_behavioral:ff0|q ; reg10b:inst4|dff_behavioral:ff1|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.071     ; 1.941      ;
; -1.001 ; reg10b:inst4|dff_behavioral:ff8|q ; reg10b:inst4|dff_behavioral:ff3|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.495     ; 1.505      ;
; -1.001 ; reg10b:inst4|dff_behavioral:ff8|q ; reg10b:inst4|dff_behavioral:ff0|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.495     ; 1.505      ;
; -0.997 ; reg10b:inst4|dff_behavioral:ff8|q ; reg10b:inst4|dff_behavioral:ff2|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.495     ; 1.501      ;
; -0.996 ; reg10b:inst4|dff_behavioral:ff8|q ; reg10b:inst4|dff_behavioral:ff1|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.495     ; 1.500      ;
; -0.995 ; reg10b:inst4|dff_behavioral:ff7|q ; reg10b:inst4|dff_behavioral:ff3|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.495     ; 1.499      ;
; -0.995 ; reg10b:inst4|dff_behavioral:ff7|q ; reg10b:inst4|dff_behavioral:ff0|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.495     ; 1.499      ;
; -0.991 ; reg10b:inst4|dff_behavioral:ff7|q ; reg10b:inst4|dff_behavioral:ff2|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.495     ; 1.495      ;
; -0.990 ; reg10b:inst4|dff_behavioral:ff7|q ; reg10b:inst4|dff_behavioral:ff1|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.495     ; 1.494      ;
; -0.985 ; reg10b:inst4|dff_behavioral:ff9|q ; reg10b:inst4|dff_behavioral:ff4|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.070     ; 1.914      ;
; -0.984 ; reg10b:inst4|dff_behavioral:ff9|q ; reg10b:inst4|dff_behavioral:ff6|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.070     ; 1.913      ;
; -0.980 ; reg10b:inst4|dff_behavioral:ff9|q ; reg10b:inst4|dff_behavioral:ff5|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.070     ; 1.909      ;
; -0.972 ; reg10b:inst4|dff_behavioral:ff6|q ; reg10b:inst4|dff_behavioral:ff3|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.071     ; 1.900      ;
; -0.972 ; reg10b:inst4|dff_behavioral:ff6|q ; reg10b:inst4|dff_behavioral:ff0|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.071     ; 1.900      ;
; -0.968 ; reg10b:inst4|dff_behavioral:ff6|q ; reg10b:inst4|dff_behavioral:ff2|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.071     ; 1.896      ;
; -0.967 ; reg10b:inst4|dff_behavioral:ff6|q ; reg10b:inst4|dff_behavioral:ff1|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.071     ; 1.895      ;
; -0.942 ; reg10b:inst4|dff_behavioral:ff2|q ; reg10b:inst4|dff_behavioral:ff8|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; 0.336      ; 2.277      ;
; -0.933 ; reg10b:inst4|dff_behavioral:ff0|q ; reg10b:inst4|dff_behavioral:ff6|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.070     ; 1.862      ;
; -0.932 ; reg10b:inst4|dff_behavioral:ff0|q ; reg10b:inst4|dff_behavioral:ff5|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.070     ; 1.861      ;
; -0.924 ; reg10b:inst4|dff_behavioral:ff1|q ; reg10b:inst4|dff_behavioral:ff8|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; 0.336      ; 2.259      ;
; -0.912 ; reg10b:inst4|dff_behavioral:ff0|q ; reg10b:inst4|dff_behavioral:ff4|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.070     ; 1.841      ;
; -0.910 ; reg10b:inst4|dff_behavioral:ff4|q ; reg10b:inst4|dff_behavioral:ff8|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; 0.336      ; 2.245      ;
; -0.895 ; reg10b:inst4|dff_behavioral:ff8|q ; reg10b:inst4|dff_behavioral:ff4|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.494     ; 1.400      ;
; -0.894 ; reg10b:inst4|dff_behavioral:ff8|q ; reg10b:inst4|dff_behavioral:ff6|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.494     ; 1.399      ;
; -0.890 ; reg10b:inst4|dff_behavioral:ff8|q ; reg10b:inst4|dff_behavioral:ff5|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.494     ; 1.395      ;
; -0.889 ; reg10b:inst4|dff_behavioral:ff7|q ; reg10b:inst4|dff_behavioral:ff4|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.494     ; 1.394      ;
; -0.888 ; reg10b:inst4|dff_behavioral:ff3|q ; reg10b:inst4|dff_behavioral:ff3|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.071     ; 1.816      ;
; -0.888 ; reg10b:inst4|dff_behavioral:ff3|q ; reg10b:inst4|dff_behavioral:ff0|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.071     ; 1.816      ;
; -0.888 ; reg10b:inst4|dff_behavioral:ff7|q ; reg10b:inst4|dff_behavioral:ff6|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.494     ; 1.393      ;
; -0.884 ; reg10b:inst4|dff_behavioral:ff3|q ; reg10b:inst4|dff_behavioral:ff2|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.071     ; 1.812      ;
; -0.884 ; reg10b:inst4|dff_behavioral:ff7|q ; reg10b:inst4|dff_behavioral:ff5|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.494     ; 1.389      ;
; -0.883 ; reg10b:inst4|dff_behavioral:ff3|q ; reg10b:inst4|dff_behavioral:ff1|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.071     ; 1.811      ;
; -0.866 ; reg10b:inst4|dff_behavioral:ff6|q ; reg10b:inst4|dff_behavioral:ff4|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.070     ; 1.795      ;
; -0.865 ; reg10b:inst4|dff_behavioral:ff6|q ; reg10b:inst4|dff_behavioral:ff6|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.070     ; 1.794      ;
; -0.865 ; reg10b:inst4|dff_behavioral:ff9|q ; reg10b:inst4|dff_behavioral:ff8|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; 0.336      ; 2.200      ;
; -0.861 ; reg10b:inst4|dff_behavioral:ff6|q ; reg10b:inst4|dff_behavioral:ff5|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.070     ; 1.790      ;
; -0.844 ; reg10b:inst4|dff_behavioral:ff7|q ; reg10b:inst4|dff_behavioral:ff9|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.494     ; 1.349      ;
; -0.836 ; reg10b:inst4|dff_behavioral:ff5|q ; reg10b:inst4|dff_behavioral:ff3|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.071     ; 1.764      ;
; -0.836 ; reg10b:inst4|dff_behavioral:ff5|q ; reg10b:inst4|dff_behavioral:ff0|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.071     ; 1.764      ;
; -0.832 ; reg10b:inst4|dff_behavioral:ff5|q ; reg10b:inst4|dff_behavioral:ff2|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.071     ; 1.760      ;
; -0.831 ; reg10b:inst4|dff_behavioral:ff5|q ; reg10b:inst4|dff_behavioral:ff1|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.071     ; 1.759      ;
; -0.819 ; reg10b:inst4|dff_behavioral:ff2|q ; reg10b:inst4|dff_behavioral:ff7|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; 0.336      ; 2.154      ;
; -0.803 ; reg10b:inst4|dff_behavioral:ff3|q ; reg10b:inst4|dff_behavioral:ff6|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.070     ; 1.732      ;
; -0.802 ; reg10b:inst4|dff_behavioral:ff3|q ; reg10b:inst4|dff_behavioral:ff5|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.070     ; 1.731      ;
; -0.801 ; reg10b:inst4|dff_behavioral:ff1|q ; reg10b:inst4|dff_behavioral:ff7|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; 0.336      ; 2.136      ;
; -0.792 ; reg10b:inst4|dff_behavioral:ff0|q ; reg10b:inst4|dff_behavioral:ff8|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; 0.336      ; 2.127      ;
; -0.782 ; reg10b:inst4|dff_behavioral:ff3|q ; reg10b:inst4|dff_behavioral:ff4|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.070     ; 1.711      ;
; -0.775 ; reg10b:inst4|dff_behavioral:ff8|q ; reg10b:inst4|dff_behavioral:ff8|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.088     ; 1.686      ;
; -0.769 ; reg10b:inst4|dff_behavioral:ff7|q ; reg10b:inst4|dff_behavioral:ff8|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.088     ; 1.680      ;
; -0.754 ; reg10b:inst4|dff_behavioral:ff4|q ; reg10b:inst4|dff_behavioral:ff9|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.070     ; 1.683      ;
; -0.746 ; reg10b:inst4|dff_behavioral:ff6|q ; reg10b:inst4|dff_behavioral:ff8|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; 0.336      ; 2.081      ;
; -0.745 ; reg10b:inst4|dff_behavioral:ff5|q ; reg10b:inst4|dff_behavioral:ff9|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.070     ; 1.674      ;
; -0.730 ; reg10b:inst4|dff_behavioral:ff5|q ; reg10b:inst4|dff_behavioral:ff4|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.070     ; 1.659      ;
; -0.729 ; reg10b:inst4|dff_behavioral:ff5|q ; reg10b:inst4|dff_behavioral:ff6|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.070     ; 1.658      ;
; -0.725 ; reg10b:inst4|dff_behavioral:ff5|q ; reg10b:inst4|dff_behavioral:ff5|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.070     ; 1.654      ;
; -0.669 ; reg10b:inst4|dff_behavioral:ff0|q ; reg10b:inst4|dff_behavioral:ff7|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; 0.336      ; 2.004      ;
; -0.662 ; reg10b:inst4|dff_behavioral:ff3|q ; reg10b:inst4|dff_behavioral:ff8|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; 0.336      ; 1.997      ;
; -0.655 ; reg10b:inst4|dff_behavioral:ff2|q ; inst3                             ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; 0.336      ; 1.990      ;
; -0.637 ; reg10b:inst4|dff_behavioral:ff1|q ; inst3                             ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; 0.336      ; 1.972      ;
; -0.627 ; reg10b:inst4|dff_behavioral:ff6|q ; reg10b:inst4|dff_behavioral:ff9|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.070     ; 1.556      ;
; -0.623 ; reg10b:inst4|dff_behavioral:ff4|q ; inst3                             ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; 0.336      ; 1.958      ;
; -0.622 ; reg10b:inst4|dff_behavioral:ff4|q ; reg10b:inst4|dff_behavioral:ff7|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; 0.336      ; 1.957      ;
; -0.610 ; reg10b:inst4|dff_behavioral:ff5|q ; reg10b:inst4|dff_behavioral:ff8|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; 0.336      ; 1.945      ;
; -0.578 ; reg10b:inst4|dff_behavioral:ff9|q ; inst3                             ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; 0.336      ; 1.913      ;
; -0.577 ; reg10b:inst4|dff_behavioral:ff9|q ; reg10b:inst4|dff_behavioral:ff7|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; 0.336      ; 1.912      ;
; -0.539 ; reg10b:inst4|dff_behavioral:ff3|q ; reg10b:inst4|dff_behavioral:ff7|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; 0.336      ; 1.874      ;
; -0.505 ; reg10b:inst4|dff_behavioral:ff0|q ; inst3                             ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; 0.336      ; 1.840      ;
; -0.496 ; reg10b:inst4|dff_behavioral:ff8|q ; reg10b:inst4|dff_behavioral:ff9|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.494     ; 1.001      ;
+--------+-----------------------------------+-----------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'signal'                                                                                                                        ;
+--------+-------------------------------+------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                      ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+------------------------------+------------------------------+-------------+--------------+------------+------------+
; -1.060 ; clk_div:inst1|count_1Mhz[1]   ; clk_div:inst1|count_1Mhz[4]  ; signal                       ; signal      ; 1.000        ; -0.073     ; 1.986      ;
; -1.060 ; clk_div:inst1|count_1Mhz[1]   ; clk_div:inst1|count_1Mhz[3]  ; signal                       ; signal      ; 1.000        ; -0.073     ; 1.986      ;
; -1.060 ; clk_div:inst1|count_1Mhz[1]   ; clk_div:inst1|count_1Mhz[2]  ; signal                       ; signal      ; 1.000        ; -0.073     ; 1.986      ;
; -1.060 ; clk_div:inst1|count_1Mhz[1]   ; clk_div:inst1|count_1Mhz[0]  ; signal                       ; signal      ; 1.000        ; -0.073     ; 1.986      ;
; -1.060 ; clk_div:inst1|count_1Mhz[1]   ; clk_div:inst1|count_1Mhz[1]  ; signal                       ; signal      ; 1.000        ; -0.073     ; 1.986      ;
; -1.053 ; clk_div:inst1|count_1Mhz[0]   ; clk_div:inst1|count_1Mhz[4]  ; signal                       ; signal      ; 1.000        ; -0.073     ; 1.979      ;
; -1.053 ; clk_div:inst1|count_1Mhz[0]   ; clk_div:inst1|count_1Mhz[3]  ; signal                       ; signal      ; 1.000        ; -0.073     ; 1.979      ;
; -1.053 ; clk_div:inst1|count_1Mhz[0]   ; clk_div:inst1|count_1Mhz[2]  ; signal                       ; signal      ; 1.000        ; -0.073     ; 1.979      ;
; -1.053 ; clk_div:inst1|count_1Mhz[0]   ; clk_div:inst1|count_1Mhz[0]  ; signal                       ; signal      ; 1.000        ; -0.073     ; 1.979      ;
; -1.053 ; clk_div:inst1|count_1Mhz[0]   ; clk_div:inst1|count_1Mhz[1]  ; signal                       ; signal      ; 1.000        ; -0.073     ; 1.979      ;
; -1.010 ; clk_div:inst1|count_1Mhz[5]   ; clk_div:inst1|count_1Mhz[4]  ; signal                       ; signal      ; 1.000        ; -0.470     ; 1.539      ;
; -1.010 ; clk_div:inst1|count_1Mhz[5]   ; clk_div:inst1|count_1Mhz[3]  ; signal                       ; signal      ; 1.000        ; -0.470     ; 1.539      ;
; -1.010 ; clk_div:inst1|count_1Mhz[5]   ; clk_div:inst1|count_1Mhz[2]  ; signal                       ; signal      ; 1.000        ; -0.470     ; 1.539      ;
; -1.010 ; clk_div:inst1|count_1Mhz[5]   ; clk_div:inst1|count_1Mhz[0]  ; signal                       ; signal      ; 1.000        ; -0.470     ; 1.539      ;
; -1.010 ; clk_div:inst1|count_1Mhz[5]   ; clk_div:inst1|count_1Mhz[1]  ; signal                       ; signal      ; 1.000        ; -0.470     ; 1.539      ;
; -0.921 ; clk_div:inst1|count_1Mhz[3]   ; clk_div:inst1|count_1Mhz[4]  ; signal                       ; signal      ; 1.000        ; -0.073     ; 1.847      ;
; -0.921 ; clk_div:inst1|count_1Mhz[3]   ; clk_div:inst1|count_1Mhz[3]  ; signal                       ; signal      ; 1.000        ; -0.073     ; 1.847      ;
; -0.921 ; clk_div:inst1|count_1Mhz[3]   ; clk_div:inst1|count_1Mhz[2]  ; signal                       ; signal      ; 1.000        ; -0.073     ; 1.847      ;
; -0.921 ; clk_div:inst1|count_1Mhz[3]   ; clk_div:inst1|count_1Mhz[0]  ; signal                       ; signal      ; 1.000        ; -0.073     ; 1.847      ;
; -0.921 ; clk_div:inst1|count_1Mhz[3]   ; clk_div:inst1|count_1Mhz[1]  ; signal                       ; signal      ; 1.000        ; -0.073     ; 1.847      ;
; -0.788 ; clk_div:inst1|count_1Mhz[2]   ; clk_div:inst1|count_1Mhz[4]  ; signal                       ; signal      ; 1.000        ; -0.073     ; 1.714      ;
; -0.788 ; clk_div:inst1|count_1Mhz[2]   ; clk_div:inst1|count_1Mhz[3]  ; signal                       ; signal      ; 1.000        ; -0.073     ; 1.714      ;
; -0.788 ; clk_div:inst1|count_1Mhz[2]   ; clk_div:inst1|count_1Mhz[2]  ; signal                       ; signal      ; 1.000        ; -0.073     ; 1.714      ;
; -0.788 ; clk_div:inst1|count_1Mhz[2]   ; clk_div:inst1|count_1Mhz[0]  ; signal                       ; signal      ; 1.000        ; -0.073     ; 1.714      ;
; -0.788 ; clk_div:inst1|count_1Mhz[2]   ; clk_div:inst1|count_1Mhz[1]  ; signal                       ; signal      ; 1.000        ; -0.073     ; 1.714      ;
; -0.741 ; clk_div:inst1|count_1Mhz[4]   ; clk_div:inst1|count_1Mhz[4]  ; signal                       ; signal      ; 1.000        ; -0.073     ; 1.667      ;
; -0.741 ; clk_div:inst1|count_1Mhz[4]   ; clk_div:inst1|count_1Mhz[3]  ; signal                       ; signal      ; 1.000        ; -0.073     ; 1.667      ;
; -0.741 ; clk_div:inst1|count_1Mhz[4]   ; clk_div:inst1|count_1Mhz[2]  ; signal                       ; signal      ; 1.000        ; -0.073     ; 1.667      ;
; -0.741 ; clk_div:inst1|count_1Mhz[4]   ; clk_div:inst1|count_1Mhz[0]  ; signal                       ; signal      ; 1.000        ; -0.073     ; 1.667      ;
; -0.741 ; clk_div:inst1|count_1Mhz[4]   ; clk_div:inst1|count_1Mhz[1]  ; signal                       ; signal      ; 1.000        ; -0.073     ; 1.667      ;
; -0.679 ; clk_div:inst1|count_1Mhz[1]   ; clk_div:inst1|count_1Mhz[5]  ; signal                       ; signal      ; 1.000        ; 0.308      ; 1.986      ;
; -0.672 ; clk_div:inst1|count_1Mhz[0]   ; clk_div:inst1|count_1Mhz[5]  ; signal                       ; signal      ; 1.000        ; 0.308      ; 1.979      ;
; -0.629 ; clk_div:inst1|count_1Mhz[5]   ; clk_div:inst1|count_1Mhz[5]  ; signal                       ; signal      ; 1.000        ; -0.089     ; 1.539      ;
; -0.540 ; clk_div:inst1|count_1Mhz[3]   ; clk_div:inst1|count_1Mhz[5]  ; signal                       ; signal      ; 1.000        ; 0.308      ; 1.847      ;
; -0.407 ; clk_div:inst1|count_1Mhz[2]   ; clk_div:inst1|count_1Mhz[5]  ; signal                       ; signal      ; 1.000        ; 0.308      ; 1.714      ;
; -0.360 ; clk_div:inst1|count_1Mhz[4]   ; clk_div:inst1|count_1Mhz[5]  ; signal                       ; signal      ; 1.000        ; 0.308      ; 1.667      ;
; -0.354 ; clk_div:inst1|count_1Mhz[5]   ; clk_div:inst1|clock_1Mhz_int ; signal                       ; signal      ; 1.000        ; -0.470     ; 0.883      ;
; -0.050 ; clk_div:inst1|count_1Mhz[4]   ; clk_div:inst1|clock_1Mhz_int ; signal                       ; signal      ; 1.000        ; -0.073     ; 0.976      ;
; -0.005 ; clk_div:inst1|clock_100hz_int ; clk_div:inst1|clock_100Hz    ; clk_div:inst1|clock_1Khz_int ; signal      ; 1.000        ; -0.012     ; 0.982      ;
; 0.065  ; clk_div:inst1|count_1Mhz[3]   ; clk_div:inst1|clock_1Mhz_int ; signal                       ; signal      ; 1.000        ; -0.073     ; 0.861      ;
+--------+-------------------------------+------------------------------+------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_div:inst1|clock_1Mhz_int'                                                                                                                        ;
+--------+--------------------------------+--------------------------------+--------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                   ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------------------------+------------------------------+--------------+------------+------------+
; -0.427 ; clk_div:inst1|count_100Khz[0]  ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_1Mhz_int   ; clk_div:inst1|clock_1Mhz_int ; 1.000        ; -0.072     ; 1.354      ;
; -0.269 ; clk_div:inst1|count_100Khz[2]  ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_1Mhz_int   ; clk_div:inst1|clock_1Mhz_int ; 1.000        ; -0.072     ; 1.196      ;
; -0.156 ; clk_div:inst1|count_100Khz[1]  ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_1Mhz_int   ; clk_div:inst1|clock_1Mhz_int ; 1.000        ; -0.072     ; 1.083      ;
; -0.109 ; clk_div:inst1|count_100Khz[0]  ; clk_div:inst1|count_100Khz[2]  ; clk_div:inst1|clock_1Mhz_int   ; clk_div:inst1|clock_1Mhz_int ; 1.000        ; -0.072     ; 1.036      ;
; -0.054 ; clk_div:inst1|count_100Khz[1]  ; clk_div:inst1|count_100Khz[0]  ; clk_div:inst1|clock_1Mhz_int   ; clk_div:inst1|clock_1Mhz_int ; 1.000        ; -0.072     ; 0.981      ;
; 0.058  ; clk_div:inst1|count_100Khz[0]  ; clk_div:inst1|count_100Khz[1]  ; clk_div:inst1|clock_1Mhz_int   ; clk_div:inst1|clock_1Mhz_int ; 1.000        ; -0.072     ; 0.869      ;
; 0.061  ; clk_div:inst1|count_100Khz[2]  ; clk_div:inst1|count_100Khz[0]  ; clk_div:inst1|clock_1Mhz_int   ; clk_div:inst1|clock_1Mhz_int ; 1.000        ; -0.072     ; 0.866      ;
; 0.176  ; clk_div:inst1|count_100Khz[1]  ; clk_div:inst1|count_100Khz[2]  ; clk_div:inst1|clock_1Mhz_int   ; clk_div:inst1|clock_1Mhz_int ; 1.000        ; -0.072     ; 0.751      ;
; 0.244  ; clk_div:inst1|count_100Khz[2]  ; clk_div:inst1|count_100Khz[2]  ; clk_div:inst1|clock_1Mhz_int   ; clk_div:inst1|clock_1Mhz_int ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; clk_div:inst1|count_100Khz[0]  ; clk_div:inst1|count_100Khz[0]  ; clk_div:inst1|clock_1Mhz_int   ; clk_div:inst1|clock_1Mhz_int ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; clk_div:inst1|count_100Khz[1]  ; clk_div:inst1|count_100Khz[1]  ; clk_div:inst1|clock_1Mhz_int   ; clk_div:inst1|clock_1Mhz_int ; 1.000        ; -0.072     ; 0.683      ;
; 0.251  ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_1Mhz_int ; 0.500        ; 2.435      ; 2.896      ;
; 0.670  ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_1Mhz_int ; 1.000        ; 2.435      ; 2.977      ;
+--------+--------------------------------+--------------------------------+--------------------------------+------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_div:inst1|clock_10Khz_int'                                                                                                                   ;
+--------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -0.426 ; clk_div:inst1|count_1Khz[0]  ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_10Khz_int ; 1.000        ; -0.073     ; 1.352      ;
; -0.270 ; clk_div:inst1|count_1Khz[2]  ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_10Khz_int ; 1.000        ; -0.073     ; 1.196      ;
; -0.150 ; clk_div:inst1|count_1Khz[1]  ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_10Khz_int ; 1.000        ; -0.073     ; 1.076      ;
; -0.108 ; clk_div:inst1|count_1Khz[0]  ; clk_div:inst1|count_1Khz[2]  ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_10Khz_int ; 1.000        ; -0.073     ; 1.034      ;
; -0.046 ; clk_div:inst1|count_1Khz[1]  ; clk_div:inst1|count_1Khz[0]  ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_10Khz_int ; 1.000        ; -0.073     ; 0.972      ;
; 0.057  ; clk_div:inst1|count_1Khz[2]  ; clk_div:inst1|count_1Khz[0]  ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_10Khz_int ; 1.000        ; -0.073     ; 0.869      ;
; 0.060  ; clk_div:inst1|count_1Khz[0]  ; clk_div:inst1|count_1Khz[1]  ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_10Khz_int ; 1.000        ; -0.073     ; 0.866      ;
; 0.182  ; clk_div:inst1|count_1Khz[1]  ; clk_div:inst1|count_1Khz[2]  ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_10Khz_int ; 1.000        ; -0.073     ; 0.744      ;
; 0.243  ; clk_div:inst1|count_1Khz[2]  ; clk_div:inst1|count_1Khz[2]  ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_10Khz_int ; 1.000        ; -0.073     ; 0.683      ;
; 0.243  ; clk_div:inst1|count_1Khz[0]  ; clk_div:inst1|count_1Khz[0]  ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_10Khz_int ; 1.000        ; -0.073     ; 0.683      ;
; 0.243  ; clk_div:inst1|count_1Khz[1]  ; clk_div:inst1|count_1Khz[1]  ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_10Khz_int ; 1.000        ; -0.073     ; 0.683      ;
; 0.313  ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int  ; clk_div:inst1|clock_10Khz_int ; 0.500        ; 2.629      ; 3.028      ;
; 0.707  ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int  ; clk_div:inst1|clock_10Khz_int ; 1.000        ; 2.629      ; 3.134      ;
+--------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_div:inst1|clock_100Khz_int'                                                                                                                      ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.424 ; clk_div:inst1|count_10Khz[0]  ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_100Khz_int ; 1.000        ; -0.073     ; 1.350      ;
; -0.269 ; clk_div:inst1|count_10Khz[2]  ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_100Khz_int ; 1.000        ; -0.073     ; 1.195      ;
; -0.151 ; clk_div:inst1|count_10Khz[1]  ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_100Khz_int ; 1.000        ; -0.073     ; 1.077      ;
; -0.109 ; clk_div:inst1|count_10Khz[0]  ; clk_div:inst1|count_10Khz[2]  ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_100Khz_int ; 1.000        ; -0.073     ; 1.035      ;
; -0.047 ; clk_div:inst1|count_10Khz[1]  ; clk_div:inst1|count_10Khz[0]  ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_100Khz_int ; 1.000        ; -0.073     ; 0.973      ;
; 0.054  ; clk_div:inst1|count_10Khz[2]  ; clk_div:inst1|count_10Khz[0]  ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_100Khz_int ; 1.000        ; -0.073     ; 0.872      ;
; 0.056  ; clk_div:inst1|count_10Khz[0]  ; clk_div:inst1|count_10Khz[1]  ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_100Khz_int ; 1.000        ; -0.073     ; 0.870      ;
; 0.181  ; clk_div:inst1|count_10Khz[1]  ; clk_div:inst1|count_10Khz[2]  ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_100Khz_int ; 1.000        ; -0.073     ; 0.745      ;
; 0.243  ; clk_div:inst1|count_10Khz[2]  ; clk_div:inst1|count_10Khz[2]  ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_100Khz_int ; 1.000        ; -0.073     ; 0.683      ;
; 0.243  ; clk_div:inst1|count_10Khz[0]  ; clk_div:inst1|count_10Khz[0]  ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_100Khz_int ; 1.000        ; -0.073     ; 0.683      ;
; 0.243  ; clk_div:inst1|count_10Khz[1]  ; clk_div:inst1|count_10Khz[1]  ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_100Khz_int ; 1.000        ; -0.073     ; 0.683      ;
; 0.373  ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_10Khz_int  ; clk_div:inst1|clock_100Khz_int ; 0.500        ; 2.426      ; 2.765      ;
; 0.798  ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_10Khz_int  ; clk_div:inst1|clock_100Khz_int ; 1.000        ; 2.426      ; 2.840      ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_div:inst1|clock_1Khz_int'                                                                                                                    ;
+--------+-------------------------------+-------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -0.118 ; clk_div:inst1|count_100hz[0]  ; clk_div:inst1|clock_100hz_int ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int ; 1.000        ; -0.072     ; 1.045      ;
; -0.090 ; clk_div:inst1|count_100hz[2]  ; clk_div:inst1|clock_100hz_int ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int ; 1.000        ; -0.072     ; 1.017      ;
; -0.079 ; clk_div:inst1|count_100hz[0]  ; clk_div:inst1|count_100hz[2]  ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int ; 1.000        ; -0.072     ; 1.006      ;
; -0.049 ; clk_div:inst1|count_100hz[1]  ; clk_div:inst1|count_100hz[0]  ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int ; 1.000        ; -0.072     ; 0.976      ;
; 0.179  ; clk_div:inst1|count_100hz[0]  ; clk_div:inst1|count_100hz[1]  ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int ; 1.000        ; -0.072     ; 0.748      ;
; 0.181  ; clk_div:inst1|count_100hz[1]  ; clk_div:inst1|count_100hz[2]  ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int ; 1.000        ; -0.072     ; 0.746      ;
; 0.184  ; clk_div:inst1|count_100hz[1]  ; clk_div:inst1|clock_100hz_int ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int ; 1.000        ; -0.072     ; 0.743      ;
; 0.192  ; clk_div:inst1|count_100hz[2]  ; clk_div:inst1|count_100hz[0]  ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int ; 1.000        ; -0.072     ; 0.735      ;
; 0.244  ; clk_div:inst1|clock_100hz_int ; clk_div:inst1|clock_100hz_int ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; clk_div:inst1|count_100hz[2]  ; clk_div:inst1|count_100hz[2]  ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; clk_div:inst1|count_100hz[0]  ; clk_div:inst1|count_100hz[0]  ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; clk_div:inst1|count_100hz[1]  ; clk_div:inst1|count_100hz[1]  ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int ; 1.000        ; -0.072     ; 0.683      ;
+--------+-------------------------------+-------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_div:inst1|clock_100Khz_int'                                                                                                                       ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.297 ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_10Khz_int  ; clk_div:inst1|clock_100Khz_int ; 0.000        ; 2.545      ; 2.652      ;
; 0.105  ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_10Khz_int  ; clk_div:inst1|clock_100Khz_int ; -0.500       ; 2.545      ; 2.554      ;
; 0.353  ; clk_div:inst1|count_10Khz[1]  ; clk_div:inst1|count_10Khz[1]  ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_100Khz_int ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; clk_div:inst1|count_10Khz[2]  ; clk_div:inst1|count_10Khz[2]  ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_100Khz_int ; 0.000        ; 0.073      ; 0.597      ;
; 0.364  ; clk_div:inst1|count_10Khz[0]  ; clk_div:inst1|count_10Khz[0]  ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_100Khz_int ; 0.000        ; 0.073      ; 0.608      ;
; 0.393  ; clk_div:inst1|count_10Khz[1]  ; clk_div:inst1|count_10Khz[2]  ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_100Khz_int ; 0.000        ; 0.073      ; 0.637      ;
; 0.558  ; clk_div:inst1|count_10Khz[2]  ; clk_div:inst1|count_10Khz[0]  ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_100Khz_int ; 0.000        ; 0.073      ; 0.802      ;
; 0.560  ; clk_div:inst1|count_10Khz[0]  ; clk_div:inst1|count_10Khz[1]  ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_100Khz_int ; 0.000        ; 0.073      ; 0.804      ;
; 0.598  ; clk_div:inst1|count_10Khz[1]  ; clk_div:inst1|count_10Khz[0]  ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_100Khz_int ; 0.000        ; 0.073      ; 0.842      ;
; 0.608  ; clk_div:inst1|count_10Khz[0]  ; clk_div:inst1|count_10Khz[2]  ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_100Khz_int ; 0.000        ; 0.073      ; 0.852      ;
; 0.696  ; clk_div:inst1|count_10Khz[1]  ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_100Khz_int ; 0.000        ; 0.073      ; 0.940      ;
; 0.813  ; clk_div:inst1|count_10Khz[2]  ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_100Khz_int ; 0.000        ; 0.073      ; 1.057      ;
; 0.966  ; clk_div:inst1|count_10Khz[0]  ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_100Khz_int ; 0.000        ; 0.073      ; 1.210      ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_div:inst1|clock_10Khz_int'                                                                                                                    ;
+--------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -0.225 ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int  ; clk_div:inst1|clock_10Khz_int ; 0.000        ; 2.757      ; 2.936      ;
; 0.145  ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int  ; clk_div:inst1|clock_10Khz_int ; -0.500       ; 2.757      ; 2.806      ;
; 0.353  ; clk_div:inst1|count_1Khz[1]  ; clk_div:inst1|count_1Khz[1]  ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_10Khz_int ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; clk_div:inst1|count_1Khz[2]  ; clk_div:inst1|count_1Khz[2]  ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_10Khz_int ; 0.000        ; 0.073      ; 0.597      ;
; 0.364  ; clk_div:inst1|count_1Khz[0]  ; clk_div:inst1|count_1Khz[0]  ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_10Khz_int ; 0.000        ; 0.073      ; 0.608      ;
; 0.392  ; clk_div:inst1|count_1Khz[1]  ; clk_div:inst1|count_1Khz[2]  ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_10Khz_int ; 0.000        ; 0.073      ; 0.636      ;
; 0.553  ; clk_div:inst1|count_1Khz[0]  ; clk_div:inst1|count_1Khz[1]  ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_10Khz_int ; 0.000        ; 0.073      ; 0.797      ;
; 0.559  ; clk_div:inst1|count_1Khz[2]  ; clk_div:inst1|count_1Khz[0]  ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_10Khz_int ; 0.000        ; 0.073      ; 0.803      ;
; 0.597  ; clk_div:inst1|count_1Khz[1]  ; clk_div:inst1|count_1Khz[0]  ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_10Khz_int ; 0.000        ; 0.073      ; 0.841      ;
; 0.607  ; clk_div:inst1|count_1Khz[0]  ; clk_div:inst1|count_1Khz[2]  ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_10Khz_int ; 0.000        ; 0.073      ; 0.851      ;
; 0.697  ; clk_div:inst1|count_1Khz[1]  ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_10Khz_int ; 0.000        ; 0.073      ; 0.941      ;
; 0.814  ; clk_div:inst1|count_1Khz[2]  ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_10Khz_int ; 0.000        ; 0.073      ; 1.058      ;
; 0.967  ; clk_div:inst1|count_1Khz[0]  ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_10Khz_int ; 0.000        ; 0.073      ; 1.211      ;
+--------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_div:inst1|clock_1Mhz_int'                                                                                                                         ;
+--------+--------------------------------+--------------------------------+--------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                   ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------------------------+------------------------------+--------------+------------+------------+
; -0.173 ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_1Mhz_int ; 0.000        ; 2.554      ; 2.785      ;
; 0.221  ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_1Mhz_int ; -0.500       ; 2.554      ; 2.679      ;
; 0.354  ; clk_div:inst1|count_100Khz[1]  ; clk_div:inst1|count_100Khz[1]  ; clk_div:inst1|clock_1Mhz_int   ; clk_div:inst1|clock_1Mhz_int ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; clk_div:inst1|count_100Khz[2]  ; clk_div:inst1|count_100Khz[2]  ; clk_div:inst1|clock_1Mhz_int   ; clk_div:inst1|clock_1Mhz_int ; 0.000        ; 0.072      ; 0.597      ;
; 0.365  ; clk_div:inst1|count_100Khz[0]  ; clk_div:inst1|count_100Khz[0]  ; clk_div:inst1|clock_1Mhz_int   ; clk_div:inst1|clock_1Mhz_int ; 0.000        ; 0.072      ; 0.608      ;
; 0.398  ; clk_div:inst1|count_100Khz[1]  ; clk_div:inst1|count_100Khz[2]  ; clk_div:inst1|clock_1Mhz_int   ; clk_div:inst1|clock_1Mhz_int ; 0.000        ; 0.072      ; 0.641      ;
; 0.554  ; clk_div:inst1|count_100Khz[2]  ; clk_div:inst1|count_100Khz[0]  ; clk_div:inst1|clock_1Mhz_int   ; clk_div:inst1|clock_1Mhz_int ; 0.000        ; 0.072      ; 0.797      ;
; 0.557  ; clk_div:inst1|count_100Khz[0]  ; clk_div:inst1|count_100Khz[1]  ; clk_div:inst1|clock_1Mhz_int   ; clk_div:inst1|clock_1Mhz_int ; 0.000        ; 0.072      ; 0.800      ;
; 0.597  ; clk_div:inst1|count_100Khz[1]  ; clk_div:inst1|count_100Khz[0]  ; clk_div:inst1|clock_1Mhz_int   ; clk_div:inst1|clock_1Mhz_int ; 0.000        ; 0.072      ; 0.840      ;
; 0.610  ; clk_div:inst1|count_100Khz[0]  ; clk_div:inst1|count_100Khz[2]  ; clk_div:inst1|clock_1Mhz_int   ; clk_div:inst1|clock_1Mhz_int ; 0.000        ; 0.072      ; 0.853      ;
; 0.702  ; clk_div:inst1|count_100Khz[1]  ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_1Mhz_int   ; clk_div:inst1|clock_1Mhz_int ; 0.000        ; 0.072      ; 0.945      ;
; 0.815  ; clk_div:inst1|count_100Khz[2]  ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_1Mhz_int   ; clk_div:inst1|clock_1Mhz_int ; 0.000        ; 0.072      ; 1.058      ;
; 0.970  ; clk_div:inst1|count_100Khz[0]  ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_1Mhz_int   ; clk_div:inst1|clock_1Mhz_int ; 0.000        ; 0.072      ; 1.213      ;
+--------+--------------------------------+--------------------------------+--------------------------------+------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_div:inst1|clock_100Hz'                                                                                                                         ;
+-------+-----------------------------------+-----------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.338 ; inst3                             ; inst3                             ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; reg10b:inst4|dff_behavioral:ff7|q ; reg10b:inst4|dff_behavioral:ff7|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; reg10b:inst4|dff_behavioral:ff8|q ; reg10b:inst4|dff_behavioral:ff8|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.088      ; 0.597      ;
; 0.355 ; reg10b:inst4|dff_behavioral:ff1|q ; reg10b:inst4|dff_behavioral:ff1|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.071      ; 0.597      ;
; 0.356 ; reg10b:inst4|dff_behavioral:ff9|q ; reg10b:inst4|dff_behavioral:ff9|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; reg10b:inst4|dff_behavioral:ff4|q ; reg10b:inst4|dff_behavioral:ff4|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.070      ; 0.597      ;
; 0.366 ; reg10b:inst4|dff_behavioral:ff0|q ; reg10b:inst4|dff_behavioral:ff0|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.071      ; 0.608      ;
; 0.629 ; reg10b:inst4|dff_behavioral:ff6|q ; reg10b:inst4|dff_behavioral:ff7|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.494      ; 1.294      ;
; 0.735 ; reg10b:inst4|dff_behavioral:ff6|q ; reg10b:inst4|dff_behavioral:ff8|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.494      ; 1.400      ;
; 0.751 ; reg10b:inst4|dff_behavioral:ff4|q ; reg10b:inst4|dff_behavioral:ff7|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.494      ; 1.416      ;
; 0.751 ; reg10b:inst4|dff_behavioral:ff5|q ; reg10b:inst4|dff_behavioral:ff7|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.494      ; 1.416      ;
; 0.826 ; reg10b:inst4|dff_behavioral:ff5|q ; inst3                             ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.494      ; 1.491      ;
; 0.856 ; reg10b:inst4|dff_behavioral:ff3|q ; reg10b:inst4|dff_behavioral:ff7|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.495      ; 1.522      ;
; 0.857 ; reg10b:inst4|dff_behavioral:ff4|q ; reg10b:inst4|dff_behavioral:ff8|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.494      ; 1.522      ;
; 0.857 ; reg10b:inst4|dff_behavioral:ff5|q ; reg10b:inst4|dff_behavioral:ff8|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.494      ; 1.522      ;
; 0.858 ; reg10b:inst4|dff_behavioral:ff3|q ; inst3                             ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.495      ; 1.524      ;
; 0.933 ; reg10b:inst4|dff_behavioral:ff6|q ; inst3                             ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.494      ; 1.598      ;
; 0.937 ; reg10b:inst4|dff_behavioral:ff7|q ; reg10b:inst4|dff_behavioral:ff8|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.088      ; 1.196      ;
; 0.954 ; reg10b:inst4|dff_behavioral:ff0|q ; reg10b:inst4|dff_behavioral:ff3|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.071      ; 1.196      ;
; 0.959 ; reg10b:inst4|dff_behavioral:ff6|q ; reg10b:inst4|dff_behavioral:ff6|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.070      ; 1.200      ;
; 0.973 ; reg10b:inst4|dff_behavioral:ff4|q ; reg10b:inst4|dff_behavioral:ff5|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.070      ; 1.214      ;
; 0.973 ; reg10b:inst4|dff_behavioral:ff0|q ; reg10b:inst4|dff_behavioral:ff1|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.071      ; 1.215      ;
; 0.980 ; reg10b:inst4|dff_behavioral:ff0|q ; reg10b:inst4|dff_behavioral:ff7|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.495      ; 1.646      ;
; 0.982 ; reg10b:inst4|dff_behavioral:ff0|q ; inst3                             ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.495      ; 1.648      ;
; 0.994 ; reg10b:inst4|dff_behavioral:ff8|q ; reg10b:inst4|dff_behavioral:ff7|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.088      ; 1.253      ;
; 0.995 ; reg10b:inst4|dff_behavioral:ff7|q ; inst3                             ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.088      ; 1.254      ;
; 0.996 ; reg10b:inst4|dff_behavioral:ff8|q ; inst3                             ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.088      ; 1.255      ;
; 1.007 ; reg10b:inst4|dff_behavioral:ff1|q ; reg10b:inst4|dff_behavioral:ff3|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.071      ; 1.249      ;
; 1.017 ; reg10b:inst4|dff_behavioral:ff8|q ; reg10b:inst4|dff_behavioral:ff9|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; -0.336     ; 0.852      ;
; 1.046 ; reg10b:inst4|dff_behavioral:ff5|q ; reg10b:inst4|dff_behavioral:ff5|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.070      ; 1.287      ;
; 1.059 ; reg10b:inst4|dff_behavioral:ff9|q ; reg10b:inst4|dff_behavioral:ff7|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.494      ; 1.724      ;
; 1.061 ; reg10b:inst4|dff_behavioral:ff9|q ; inst3                             ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.494      ; 1.726      ;
; 1.063 ; reg10b:inst4|dff_behavioral:ff5|q ; reg10b:inst4|dff_behavioral:ff6|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.070      ; 1.304      ;
; 1.066 ; reg10b:inst4|dff_behavioral:ff4|q ; reg10b:inst4|dff_behavioral:ff6|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.070      ; 1.307      ;
; 1.074 ; reg10b:inst4|dff_behavioral:ff0|q ; reg10b:inst4|dff_behavioral:ff2|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.071      ; 1.316      ;
; 1.076 ; reg10b:inst4|dff_behavioral:ff3|q ; reg10b:inst4|dff_behavioral:ff8|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.495      ; 1.742      ;
; 1.087 ; reg10b:inst4|dff_behavioral:ff4|q ; inst3                             ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.494      ; 1.752      ;
; 1.101 ; reg10b:inst4|dff_behavioral:ff2|q ; reg10b:inst4|dff_behavioral:ff3|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.071      ; 1.343      ;
; 1.102 ; reg10b:inst4|dff_behavioral:ff3|q ; reg10b:inst4|dff_behavioral:ff4|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.071      ; 1.344      ;
; 1.126 ; reg10b:inst4|dff_behavioral:ff1|q ; reg10b:inst4|dff_behavioral:ff2|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.071      ; 1.368      ;
; 1.142 ; reg10b:inst4|dff_behavioral:ff1|q ; reg10b:inst4|dff_behavioral:ff7|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.495      ; 1.808      ;
; 1.144 ; reg10b:inst4|dff_behavioral:ff1|q ; inst3                             ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.495      ; 1.810      ;
; 1.149 ; reg10b:inst4|dff_behavioral:ff2|q ; reg10b:inst4|dff_behavioral:ff7|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.495      ; 1.815      ;
; 1.151 ; reg10b:inst4|dff_behavioral:ff2|q ; inst3                             ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.495      ; 1.817      ;
; 1.159 ; reg10b:inst4|dff_behavioral:ff6|q ; reg10b:inst4|dff_behavioral:ff9|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.070      ; 1.400      ;
; 1.200 ; reg10b:inst4|dff_behavioral:ff0|q ; reg10b:inst4|dff_behavioral:ff8|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.495      ; 1.866      ;
; 1.216 ; reg10b:inst4|dff_behavioral:ff3|q ; reg10b:inst4|dff_behavioral:ff3|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.071      ; 1.458      ;
; 1.226 ; reg10b:inst4|dff_behavioral:ff0|q ; reg10b:inst4|dff_behavioral:ff4|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.071      ; 1.468      ;
; 1.250 ; reg10b:inst4|dff_behavioral:ff5|q ; reg10b:inst4|dff_behavioral:ff4|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.070      ; 1.491      ;
; 1.278 ; reg10b:inst4|dff_behavioral:ff3|q ; reg10b:inst4|dff_behavioral:ff5|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.071      ; 1.520      ;
; 1.279 ; reg10b:inst4|dff_behavioral:ff9|q ; reg10b:inst4|dff_behavioral:ff8|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.494      ; 1.944      ;
; 1.281 ; reg10b:inst4|dff_behavioral:ff4|q ; reg10b:inst4|dff_behavioral:ff9|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.070      ; 1.522      ;
; 1.281 ; reg10b:inst4|dff_behavioral:ff5|q ; reg10b:inst4|dff_behavioral:ff9|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.070      ; 1.522      ;
; 1.281 ; reg10b:inst4|dff_behavioral:ff3|q ; reg10b:inst4|dff_behavioral:ff6|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.071      ; 1.523      ;
; 1.349 ; reg10b:inst4|dff_behavioral:ff2|q ; reg10b:inst4|dff_behavioral:ff2|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.071      ; 1.591      ;
; 1.353 ; reg10b:inst4|dff_behavioral:ff6|q ; reg10b:inst4|dff_behavioral:ff5|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.070      ; 1.594      ;
; 1.357 ; reg10b:inst4|dff_behavioral:ff6|q ; reg10b:inst4|dff_behavioral:ff4|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.070      ; 1.598      ;
; 1.361 ; reg10b:inst4|dff_behavioral:ff7|q ; reg10b:inst4|dff_behavioral:ff9|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; -0.336     ; 1.196      ;
; 1.362 ; reg10b:inst4|dff_behavioral:ff1|q ; reg10b:inst4|dff_behavioral:ff8|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.495      ; 2.028      ;
; 1.369 ; reg10b:inst4|dff_behavioral:ff2|q ; reg10b:inst4|dff_behavioral:ff8|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.495      ; 2.035      ;
; 1.388 ; reg10b:inst4|dff_behavioral:ff1|q ; reg10b:inst4|dff_behavioral:ff4|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.071      ; 1.630      ;
; 1.392 ; reg10b:inst4|dff_behavioral:ff5|q ; reg10b:inst4|dff_behavioral:ff1|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.070      ; 1.633      ;
; 1.393 ; reg10b:inst4|dff_behavioral:ff5|q ; reg10b:inst4|dff_behavioral:ff2|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.070      ; 1.634      ;
; 1.395 ; reg10b:inst4|dff_behavioral:ff2|q ; reg10b:inst4|dff_behavioral:ff4|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.071      ; 1.637      ;
; 1.396 ; reg10b:inst4|dff_behavioral:ff5|q ; reg10b:inst4|dff_behavioral:ff0|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.070      ; 1.637      ;
; 1.396 ; reg10b:inst4|dff_behavioral:ff5|q ; reg10b:inst4|dff_behavioral:ff3|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.070      ; 1.637      ;
; 1.402 ; reg10b:inst4|dff_behavioral:ff0|q ; reg10b:inst4|dff_behavioral:ff5|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.071      ; 1.644      ;
; 1.405 ; reg10b:inst4|dff_behavioral:ff0|q ; reg10b:inst4|dff_behavioral:ff6|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.071      ; 1.647      ;
; 1.415 ; reg10b:inst4|dff_behavioral:ff7|q ; reg10b:inst4|dff_behavioral:ff5|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; -0.336     ; 1.250      ;
; 1.416 ; reg10b:inst4|dff_behavioral:ff8|q ; reg10b:inst4|dff_behavioral:ff5|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; -0.336     ; 1.251      ;
; 1.418 ; reg10b:inst4|dff_behavioral:ff7|q ; reg10b:inst4|dff_behavioral:ff6|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; -0.336     ; 1.253      ;
; 1.419 ; reg10b:inst4|dff_behavioral:ff8|q ; reg10b:inst4|dff_behavioral:ff6|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; -0.336     ; 1.254      ;
; 1.419 ; reg10b:inst4|dff_behavioral:ff7|q ; reg10b:inst4|dff_behavioral:ff4|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; -0.336     ; 1.254      ;
; 1.420 ; reg10b:inst4|dff_behavioral:ff8|q ; reg10b:inst4|dff_behavioral:ff4|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; -0.336     ; 1.255      ;
; 1.424 ; reg10b:inst4|dff_behavioral:ff3|q ; reg10b:inst4|dff_behavioral:ff1|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.071      ; 1.666      ;
; 1.425 ; reg10b:inst4|dff_behavioral:ff3|q ; reg10b:inst4|dff_behavioral:ff2|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.071      ; 1.667      ;
; 1.428 ; reg10b:inst4|dff_behavioral:ff3|q ; reg10b:inst4|dff_behavioral:ff0|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.071      ; 1.670      ;
; 1.481 ; reg10b:inst4|dff_behavioral:ff9|q ; reg10b:inst4|dff_behavioral:ff5|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.070      ; 1.722      ;
; 1.484 ; reg10b:inst4|dff_behavioral:ff9|q ; reg10b:inst4|dff_behavioral:ff6|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.070      ; 1.725      ;
; 1.485 ; reg10b:inst4|dff_behavioral:ff9|q ; reg10b:inst4|dff_behavioral:ff4|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.070      ; 1.726      ;
; 1.499 ; reg10b:inst4|dff_behavioral:ff6|q ; reg10b:inst4|dff_behavioral:ff1|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.070      ; 1.740      ;
; 1.500 ; reg10b:inst4|dff_behavioral:ff6|q ; reg10b:inst4|dff_behavioral:ff2|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.070      ; 1.741      ;
; 1.503 ; reg10b:inst4|dff_behavioral:ff6|q ; reg10b:inst4|dff_behavioral:ff0|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.070      ; 1.744      ;
; 1.503 ; reg10b:inst4|dff_behavioral:ff6|q ; reg10b:inst4|dff_behavioral:ff3|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.070      ; 1.744      ;
; 1.511 ; reg10b:inst4|dff_behavioral:ff3|q ; reg10b:inst4|dff_behavioral:ff9|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.071      ; 1.753      ;
; 1.561 ; reg10b:inst4|dff_behavioral:ff7|q ; reg10b:inst4|dff_behavioral:ff1|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; -0.336     ; 1.396      ;
; 1.562 ; reg10b:inst4|dff_behavioral:ff8|q ; reg10b:inst4|dff_behavioral:ff1|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; -0.336     ; 1.397      ;
; 1.562 ; reg10b:inst4|dff_behavioral:ff7|q ; reg10b:inst4|dff_behavioral:ff2|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; -0.336     ; 1.397      ;
; 1.563 ; reg10b:inst4|dff_behavioral:ff8|q ; reg10b:inst4|dff_behavioral:ff2|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; -0.336     ; 1.398      ;
; 1.564 ; reg10b:inst4|dff_behavioral:ff1|q ; reg10b:inst4|dff_behavioral:ff5|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.071      ; 1.806      ;
; 1.565 ; reg10b:inst4|dff_behavioral:ff7|q ; reg10b:inst4|dff_behavioral:ff0|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; -0.336     ; 1.400      ;
; 1.565 ; reg10b:inst4|dff_behavioral:ff7|q ; reg10b:inst4|dff_behavioral:ff3|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; -0.336     ; 1.400      ;
; 1.566 ; reg10b:inst4|dff_behavioral:ff8|q ; reg10b:inst4|dff_behavioral:ff0|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; -0.336     ; 1.401      ;
; 1.566 ; reg10b:inst4|dff_behavioral:ff8|q ; reg10b:inst4|dff_behavioral:ff3|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; -0.336     ; 1.401      ;
; 1.567 ; reg10b:inst4|dff_behavioral:ff1|q ; reg10b:inst4|dff_behavioral:ff6|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.071      ; 1.809      ;
; 1.571 ; reg10b:inst4|dff_behavioral:ff2|q ; reg10b:inst4|dff_behavioral:ff5|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.071      ; 1.813      ;
; 1.574 ; reg10b:inst4|dff_behavioral:ff2|q ; reg10b:inst4|dff_behavioral:ff6|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.071      ; 1.816      ;
; 1.627 ; reg10b:inst4|dff_behavioral:ff9|q ; reg10b:inst4|dff_behavioral:ff1|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.070      ; 1.868      ;
; 1.628 ; reg10b:inst4|dff_behavioral:ff9|q ; reg10b:inst4|dff_behavioral:ff2|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.070      ; 1.869      ;
; 1.631 ; reg10b:inst4|dff_behavioral:ff9|q ; reg10b:inst4|dff_behavioral:ff0|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.070      ; 1.872      ;
+-------+-----------------------------------+-----------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_div:inst1|clock_1Khz_int'                                                                                                                    ;
+-------+-------------------------------+-------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.354 ; clk_div:inst1|clock_100hz_int ; clk_div:inst1|clock_100hz_int ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; clk_div:inst1|count_100hz[1]  ; clk_div:inst1|count_100hz[1]  ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; clk_div:inst1|count_100hz[2]  ; clk_div:inst1|count_100hz[2]  ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int ; 0.000        ; 0.072      ; 0.597      ;
; 0.365 ; clk_div:inst1|count_100hz[0]  ; clk_div:inst1|count_100hz[0]  ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int ; 0.000        ; 0.072      ; 0.608      ;
; 0.386 ; clk_div:inst1|count_100hz[2]  ; clk_div:inst1|count_100hz[0]  ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int ; 0.000        ; 0.072      ; 0.629      ;
; 0.392 ; clk_div:inst1|count_100hz[1]  ; clk_div:inst1|clock_100hz_int ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int ; 0.000        ; 0.072      ; 0.635      ;
; 0.395 ; clk_div:inst1|count_100hz[0]  ; clk_div:inst1|count_100hz[1]  ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int ; 0.000        ; 0.072      ; 0.638      ;
; 0.395 ; clk_div:inst1|count_100hz[1]  ; clk_div:inst1|count_100hz[2]  ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int ; 0.000        ; 0.072      ; 0.638      ;
; 0.596 ; clk_div:inst1|count_100hz[0]  ; clk_div:inst1|count_100hz[2]  ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int ; 0.000        ; 0.072      ; 0.839      ;
; 0.601 ; clk_div:inst1|count_100hz[1]  ; clk_div:inst1|count_100hz[0]  ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int ; 0.000        ; 0.072      ; 0.844      ;
; 0.641 ; clk_div:inst1|count_100hz[0]  ; clk_div:inst1|clock_100hz_int ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int ; 0.000        ; 0.072      ; 0.884      ;
; 0.651 ; clk_div:inst1|count_100hz[2]  ; clk_div:inst1|clock_100hz_int ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int ; 0.000        ; 0.072      ; 0.894      ;
+-------+-------------------------------+-------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'signal'                                                                                                                        ;
+-------+-------------------------------+------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                      ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+------------------------------+------------------------------+-------------+--------------+------------+------------+
; 0.486 ; clk_div:inst1|count_1Mhz[4]   ; clk_div:inst1|count_1Mhz[5]  ; signal                       ; signal      ; 0.000        ; 0.470      ; 1.127      ;
; 0.500 ; clk_div:inst1|clock_100hz_int ; clk_div:inst1|clock_100Hz    ; clk_div:inst1|clock_1Khz_int ; signal      ; 0.000        ; 0.213      ; 0.914      ;
; 0.566 ; clk_div:inst1|count_1Mhz[3]   ; clk_div:inst1|clock_1Mhz_int ; signal                       ; signal      ; 0.000        ; 0.073      ; 0.810      ;
; 0.575 ; clk_div:inst1|count_1Mhz[5]   ; clk_div:inst1|count_1Mhz[5]  ; signal                       ; signal      ; 0.000        ; 0.089      ; 0.835      ;
; 0.586 ; clk_div:inst1|count_1Mhz[1]   ; clk_div:inst1|count_1Mhz[1]  ; signal                       ; signal      ; 0.000        ; 0.073      ; 0.830      ;
; 0.590 ; clk_div:inst1|count_1Mhz[2]   ; clk_div:inst1|count_1Mhz[2]  ; signal                       ; signal      ; 0.000        ; 0.073      ; 0.834      ;
; 0.591 ; clk_div:inst1|count_1Mhz[2]   ; clk_div:inst1|count_1Mhz[5]  ; signal                       ; signal      ; 0.000        ; 0.470      ; 1.232      ;
; 0.593 ; clk_div:inst1|count_1Mhz[3]   ; clk_div:inst1|count_1Mhz[5]  ; signal                       ; signal      ; 0.000        ; 0.470      ; 1.234      ;
; 0.595 ; clk_div:inst1|count_1Mhz[4]   ; clk_div:inst1|count_1Mhz[4]  ; signal                       ; signal      ; 0.000        ; 0.073      ; 0.839      ;
; 0.598 ; clk_div:inst1|count_1Mhz[4]   ; clk_div:inst1|clock_1Mhz_int ; signal                       ; signal      ; 0.000        ; 0.073      ; 0.842      ;
; 0.605 ; clk_div:inst1|count_1Mhz[3]   ; clk_div:inst1|count_1Mhz[3]  ; signal                       ; signal      ; 0.000        ; 0.073      ; 0.849      ;
; 0.612 ; clk_div:inst1|count_1Mhz[0]   ; clk_div:inst1|count_1Mhz[0]  ; signal                       ; signal      ; 0.000        ; 0.073      ; 0.856      ;
; 0.684 ; clk_div:inst1|count_1Mhz[1]   ; clk_div:inst1|count_1Mhz[5]  ; signal                       ; signal      ; 0.000        ; 0.470      ; 1.325      ;
; 0.702 ; clk_div:inst1|count_1Mhz[0]   ; clk_div:inst1|count_1Mhz[5]  ; signal                       ; signal      ; 0.000        ; 0.470      ; 1.343      ;
; 0.872 ; clk_div:inst1|count_1Mhz[1]   ; clk_div:inst1|count_1Mhz[2]  ; signal                       ; signal      ; 0.000        ; 0.073      ; 1.116      ;
; 0.878 ; clk_div:inst1|count_1Mhz[2]   ; clk_div:inst1|count_1Mhz[3]  ; signal                       ; signal      ; 0.000        ; 0.073      ; 1.122      ;
; 0.879 ; clk_div:inst1|count_1Mhz[0]   ; clk_div:inst1|count_1Mhz[1]  ; signal                       ; signal      ; 0.000        ; 0.073      ; 1.123      ;
; 0.889 ; clk_div:inst1|count_1Mhz[2]   ; clk_div:inst1|count_1Mhz[4]  ; signal                       ; signal      ; 0.000        ; 0.073      ; 1.133      ;
; 0.890 ; clk_div:inst1|count_1Mhz[0]   ; clk_div:inst1|count_1Mhz[2]  ; signal                       ; signal      ; 0.000        ; 0.073      ; 1.134      ;
; 0.891 ; clk_div:inst1|count_1Mhz[3]   ; clk_div:inst1|count_1Mhz[4]  ; signal                       ; signal      ; 0.000        ; 0.073      ; 1.135      ;
; 0.903 ; clk_div:inst1|count_1Mhz[5]   ; clk_div:inst1|clock_1Mhz_int ; signal                       ; signal      ; 0.000        ; -0.308     ; 0.766      ;
; 0.971 ; clk_div:inst1|count_1Mhz[1]   ; clk_div:inst1|count_1Mhz[3]  ; signal                       ; signal      ; 0.000        ; 0.073      ; 1.215      ;
; 0.982 ; clk_div:inst1|count_1Mhz[1]   ; clk_div:inst1|count_1Mhz[4]  ; signal                       ; signal      ; 0.000        ; 0.073      ; 1.226      ;
; 0.989 ; clk_div:inst1|count_1Mhz[0]   ; clk_div:inst1|count_1Mhz[3]  ; signal                       ; signal      ; 0.000        ; 0.073      ; 1.233      ;
; 1.000 ; clk_div:inst1|count_1Mhz[0]   ; clk_div:inst1|count_1Mhz[4]  ; signal                       ; signal      ; 0.000        ; 0.073      ; 1.244      ;
; 1.292 ; clk_div:inst1|count_1Mhz[4]   ; clk_div:inst1|count_1Mhz[3]  ; signal                       ; signal      ; 0.000        ; 0.073      ; 1.536      ;
; 1.292 ; clk_div:inst1|count_1Mhz[4]   ; clk_div:inst1|count_1Mhz[2]  ; signal                       ; signal      ; 0.000        ; 0.073      ; 1.536      ;
; 1.292 ; clk_div:inst1|count_1Mhz[4]   ; clk_div:inst1|count_1Mhz[0]  ; signal                       ; signal      ; 0.000        ; 0.073      ; 1.536      ;
; 1.292 ; clk_div:inst1|count_1Mhz[4]   ; clk_div:inst1|count_1Mhz[1]  ; signal                       ; signal      ; 0.000        ; 0.073      ; 1.536      ;
; 1.364 ; clk_div:inst1|count_1Mhz[2]   ; clk_div:inst1|count_1Mhz[0]  ; signal                       ; signal      ; 0.000        ; 0.073      ; 1.608      ;
; 1.364 ; clk_div:inst1|count_1Mhz[2]   ; clk_div:inst1|count_1Mhz[1]  ; signal                       ; signal      ; 0.000        ; 0.073      ; 1.608      ;
; 1.497 ; clk_div:inst1|count_1Mhz[3]   ; clk_div:inst1|count_1Mhz[2]  ; signal                       ; signal      ; 0.000        ; 0.073      ; 1.741      ;
; 1.497 ; clk_div:inst1|count_1Mhz[3]   ; clk_div:inst1|count_1Mhz[0]  ; signal                       ; signal      ; 0.000        ; 0.073      ; 1.741      ;
; 1.497 ; clk_div:inst1|count_1Mhz[3]   ; clk_div:inst1|count_1Mhz[1]  ; signal                       ; signal      ; 0.000        ; 0.073      ; 1.741      ;
; 1.560 ; clk_div:inst1|count_1Mhz[5]   ; clk_div:inst1|count_1Mhz[4]  ; signal                       ; signal      ; 0.000        ; -0.308     ; 1.423      ;
; 1.560 ; clk_div:inst1|count_1Mhz[5]   ; clk_div:inst1|count_1Mhz[3]  ; signal                       ; signal      ; 0.000        ; -0.308     ; 1.423      ;
; 1.560 ; clk_div:inst1|count_1Mhz[5]   ; clk_div:inst1|count_1Mhz[2]  ; signal                       ; signal      ; 0.000        ; -0.308     ; 1.423      ;
; 1.560 ; clk_div:inst1|count_1Mhz[5]   ; clk_div:inst1|count_1Mhz[0]  ; signal                       ; signal      ; 0.000        ; -0.308     ; 1.423      ;
; 1.560 ; clk_div:inst1|count_1Mhz[5]   ; clk_div:inst1|count_1Mhz[1]  ; signal                       ; signal      ; 0.000        ; -0.308     ; 1.423      ;
; 1.653 ; clk_div:inst1|count_1Mhz[1]   ; clk_div:inst1|count_1Mhz[0]  ; signal                       ; signal      ; 0.000        ; 0.073      ; 1.897      ;
+-------+-------------------------------+------------------------------+------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'signal'                                                             ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; signal ; Rise       ; signal                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; signal ; Rise       ; clk_div:inst1|clock_100Hz    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; signal ; Rise       ; clk_div:inst1|clock_1Mhz_int ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; signal ; Rise       ; clk_div:inst1|count_1Mhz[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; signal ; Rise       ; clk_div:inst1|count_1Mhz[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; signal ; Rise       ; clk_div:inst1|count_1Mhz[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; signal ; Rise       ; clk_div:inst1|count_1Mhz[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; signal ; Rise       ; clk_div:inst1|count_1Mhz[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; signal ; Rise       ; clk_div:inst1|count_1Mhz[5]  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; signal ; Rise       ; clk_div:inst1|clock_100Hz    ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; signal ; Rise       ; clk_div:inst1|clock_1Mhz_int ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; signal ; Rise       ; clk_div:inst1|count_1Mhz[0]  ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; signal ; Rise       ; clk_div:inst1|count_1Mhz[1]  ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; signal ; Rise       ; clk_div:inst1|count_1Mhz[2]  ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; signal ; Rise       ; clk_div:inst1|count_1Mhz[3]  ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; signal ; Rise       ; clk_div:inst1|count_1Mhz[4]  ;
; 0.296  ; 0.514        ; 0.218          ; High Pulse Width ; signal ; Rise       ; clk_div:inst1|count_1Mhz[5]  ;
; 0.297  ; 0.483        ; 0.186          ; Low Pulse Width  ; signal ; Rise       ; clk_div:inst1|count_1Mhz[5]  ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; signal ; Rise       ; clk_div:inst1|clock_1Mhz_int ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; signal ; Rise       ; clk_div:inst1|count_1Mhz[0]  ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; signal ; Rise       ; clk_div:inst1|count_1Mhz[1]  ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; signal ; Rise       ; clk_div:inst1|count_1Mhz[2]  ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; signal ; Rise       ; clk_div:inst1|count_1Mhz[3]  ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; signal ; Rise       ; clk_div:inst1|count_1Mhz[4]  ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; signal ; Rise       ; clk_div:inst1|clock_100Hz    ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; signal~input|o               ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; signal~inputclkctrl|inclk[0] ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; signal~inputclkctrl|outclk   ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst1|clock_100Hz|clk        ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst1|clock_1Mhz_int|clk     ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst1|count_1Mhz[0]|clk      ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst1|count_1Mhz[1]|clk      ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst1|count_1Mhz[2]|clk      ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst1|count_1Mhz[3]|clk      ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst1|count_1Mhz[4]|clk      ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst1|count_1Mhz[5]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal ; Rise       ; signal~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; signal~input|i               ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst1|count_1Mhz[5]|clk      ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst1|clock_1Mhz_int|clk     ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst1|count_1Mhz[0]|clk      ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst1|count_1Mhz[1]|clk      ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst1|count_1Mhz[2]|clk      ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst1|count_1Mhz[3]|clk      ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst1|count_1Mhz[4]|clk      ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst1|clock_100Hz|clk        ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; signal ; Rise       ; signal~inputclkctrl|inclk[0] ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; signal ; Rise       ; signal~inputclkctrl|outclk   ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; signal ; Rise       ; signal~input|o               ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_div:inst1|clock_100Hz'                                                                   ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst1|clock_100Hz ; Rise       ; inst3                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst1|clock_100Hz ; Rise       ; reg10b:inst4|dff_behavioral:ff0|q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst1|clock_100Hz ; Rise       ; reg10b:inst4|dff_behavioral:ff1|q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst1|clock_100Hz ; Rise       ; reg10b:inst4|dff_behavioral:ff2|q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst1|clock_100Hz ; Rise       ; reg10b:inst4|dff_behavioral:ff3|q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst1|clock_100Hz ; Rise       ; reg10b:inst4|dff_behavioral:ff4|q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst1|clock_100Hz ; Rise       ; reg10b:inst4|dff_behavioral:ff5|q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst1|clock_100Hz ; Rise       ; reg10b:inst4|dff_behavioral:ff6|q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst1|clock_100Hz ; Rise       ; reg10b:inst4|dff_behavioral:ff7|q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst1|clock_100Hz ; Rise       ; reg10b:inst4|dff_behavioral:ff8|q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst1|clock_100Hz ; Rise       ; reg10b:inst4|dff_behavioral:ff9|q  ;
; 0.213  ; 0.431        ; 0.218          ; High Pulse Width ; clk_div:inst1|clock_100Hz ; Rise       ; inst3                              ;
; 0.213  ; 0.431        ; 0.218          ; High Pulse Width ; clk_div:inst1|clock_100Hz ; Rise       ; reg10b:inst4|dff_behavioral:ff7|q  ;
; 0.213  ; 0.431        ; 0.218          ; High Pulse Width ; clk_div:inst1|clock_100Hz ; Rise       ; reg10b:inst4|dff_behavioral:ff8|q  ;
; 0.231  ; 0.449        ; 0.218          ; High Pulse Width ; clk_div:inst1|clock_100Hz ; Rise       ; reg10b:inst4|dff_behavioral:ff0|q  ;
; 0.231  ; 0.449        ; 0.218          ; High Pulse Width ; clk_div:inst1|clock_100Hz ; Rise       ; reg10b:inst4|dff_behavioral:ff1|q  ;
; 0.231  ; 0.449        ; 0.218          ; High Pulse Width ; clk_div:inst1|clock_100Hz ; Rise       ; reg10b:inst4|dff_behavioral:ff2|q  ;
; 0.231  ; 0.449        ; 0.218          ; High Pulse Width ; clk_div:inst1|clock_100Hz ; Rise       ; reg10b:inst4|dff_behavioral:ff3|q  ;
; 0.232  ; 0.450        ; 0.218          ; High Pulse Width ; clk_div:inst1|clock_100Hz ; Rise       ; reg10b:inst4|dff_behavioral:ff4|q  ;
; 0.232  ; 0.450        ; 0.218          ; High Pulse Width ; clk_div:inst1|clock_100Hz ; Rise       ; reg10b:inst4|dff_behavioral:ff5|q  ;
; 0.232  ; 0.450        ; 0.218          ; High Pulse Width ; clk_div:inst1|clock_100Hz ; Rise       ; reg10b:inst4|dff_behavioral:ff6|q  ;
; 0.232  ; 0.450        ; 0.218          ; High Pulse Width ; clk_div:inst1|clock_100Hz ; Rise       ; reg10b:inst4|dff_behavioral:ff9|q  ;
; 0.362  ; 0.548        ; 0.186          ; Low Pulse Width  ; clk_div:inst1|clock_100Hz ; Rise       ; reg10b:inst4|dff_behavioral:ff0|q  ;
; 0.362  ; 0.548        ; 0.186          ; Low Pulse Width  ; clk_div:inst1|clock_100Hz ; Rise       ; reg10b:inst4|dff_behavioral:ff1|q  ;
; 0.362  ; 0.548        ; 0.186          ; Low Pulse Width  ; clk_div:inst1|clock_100Hz ; Rise       ; reg10b:inst4|dff_behavioral:ff2|q  ;
; 0.362  ; 0.548        ; 0.186          ; Low Pulse Width  ; clk_div:inst1|clock_100Hz ; Rise       ; reg10b:inst4|dff_behavioral:ff3|q  ;
; 0.363  ; 0.549        ; 0.186          ; Low Pulse Width  ; clk_div:inst1|clock_100Hz ; Rise       ; reg10b:inst4|dff_behavioral:ff4|q  ;
; 0.363  ; 0.549        ; 0.186          ; Low Pulse Width  ; clk_div:inst1|clock_100Hz ; Rise       ; reg10b:inst4|dff_behavioral:ff5|q  ;
; 0.363  ; 0.549        ; 0.186          ; Low Pulse Width  ; clk_div:inst1|clock_100Hz ; Rise       ; reg10b:inst4|dff_behavioral:ff6|q  ;
; 0.363  ; 0.549        ; 0.186          ; Low Pulse Width  ; clk_div:inst1|clock_100Hz ; Rise       ; reg10b:inst4|dff_behavioral:ff9|q  ;
; 0.379  ; 0.565        ; 0.186          ; Low Pulse Width  ; clk_div:inst1|clock_100Hz ; Rise       ; inst3                              ;
; 0.379  ; 0.565        ; 0.186          ; Low Pulse Width  ; clk_div:inst1|clock_100Hz ; Rise       ; reg10b:inst4|dff_behavioral:ff7|q  ;
; 0.379  ; 0.565        ; 0.186          ; Low Pulse Width  ; clk_div:inst1|clock_100Hz ; Rise       ; reg10b:inst4|dff_behavioral:ff8|q  ;
; 0.471  ; 0.471        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_100Hz ; Rise       ; inst3|clk                          ;
; 0.471  ; 0.471        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_100Hz ; Rise       ; inst4|ff7|q|clk                    ;
; 0.471  ; 0.471        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_100Hz ; Rise       ; inst4|ff8|q|clk                    ;
; 0.489  ; 0.489        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_100Hz ; Rise       ; inst4|ff0|q|clk                    ;
; 0.489  ; 0.489        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_100Hz ; Rise       ; inst4|ff1|q|clk                    ;
; 0.489  ; 0.489        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_100Hz ; Rise       ; inst4|ff2|q|clk                    ;
; 0.489  ; 0.489        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_100Hz ; Rise       ; inst4|ff3|q|clk                    ;
; 0.489  ; 0.489        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_100Hz ; Rise       ; inst4|ff4|q|clk                    ;
; 0.489  ; 0.489        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_100Hz ; Rise       ; inst4|ff5|q|clk                    ;
; 0.489  ; 0.489        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_100Hz ; Rise       ; inst4|ff6|q|clk                    ;
; 0.489  ; 0.489        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_100Hz ; Rise       ; inst4|ff9|q|clk                    ;
; 0.497  ; 0.497        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_100Hz ; Rise       ; inst1|clock_100Hz~clkctrl|inclk[0] ;
; 0.497  ; 0.497        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_100Hz ; Rise       ; inst1|clock_100Hz~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_100Hz ; Rise       ; inst1|clock_100Hz|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_100Hz ; Rise       ; inst1|clock_100Hz|q                ;
; 0.503  ; 0.503        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_100Hz ; Rise       ; inst1|clock_100Hz~clkctrl|inclk[0] ;
; 0.503  ; 0.503        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_100Hz ; Rise       ; inst1|clock_100Hz~clkctrl|outclk   ;
; 0.510  ; 0.510        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_100Hz ; Rise       ; inst4|ff0|q|clk                    ;
; 0.510  ; 0.510        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_100Hz ; Rise       ; inst4|ff1|q|clk                    ;
; 0.510  ; 0.510        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_100Hz ; Rise       ; inst4|ff2|q|clk                    ;
; 0.510  ; 0.510        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_100Hz ; Rise       ; inst4|ff3|q|clk                    ;
; 0.510  ; 0.510        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_100Hz ; Rise       ; inst4|ff4|q|clk                    ;
; 0.510  ; 0.510        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_100Hz ; Rise       ; inst4|ff5|q|clk                    ;
; 0.510  ; 0.510        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_100Hz ; Rise       ; inst4|ff6|q|clk                    ;
; 0.510  ; 0.510        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_100Hz ; Rise       ; inst4|ff9|q|clk                    ;
; 0.527  ; 0.527        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_100Hz ; Rise       ; inst3|clk                          ;
; 0.527  ; 0.527        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_100Hz ; Rise       ; inst4|ff7|q|clk                    ;
; 0.527  ; 0.527        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_100Hz ; Rise       ; inst4|ff8|q|clk                    ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_div:inst1|clock_100Khz_int'                                                                        ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst1|clock_100Khz_int ; Rise       ; clk_div:inst1|clock_10Khz_int           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst1|clock_100Khz_int ; Rise       ; clk_div:inst1|count_10Khz[0]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst1|clock_100Khz_int ; Rise       ; clk_div:inst1|count_10Khz[1]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst1|clock_100Khz_int ; Rise       ; clk_div:inst1|count_10Khz[2]            ;
; 0.271  ; 0.489        ; 0.218          ; High Pulse Width ; clk_div:inst1|clock_100Khz_int ; Rise       ; clk_div:inst1|clock_10Khz_int           ;
; 0.271  ; 0.489        ; 0.218          ; High Pulse Width ; clk_div:inst1|clock_100Khz_int ; Rise       ; clk_div:inst1|count_10Khz[0]            ;
; 0.271  ; 0.489        ; 0.218          ; High Pulse Width ; clk_div:inst1|clock_100Khz_int ; Rise       ; clk_div:inst1|count_10Khz[1]            ;
; 0.271  ; 0.489        ; 0.218          ; High Pulse Width ; clk_div:inst1|clock_100Khz_int ; Rise       ; clk_div:inst1|count_10Khz[2]            ;
; 0.324  ; 0.510        ; 0.186          ; Low Pulse Width  ; clk_div:inst1|clock_100Khz_int ; Rise       ; clk_div:inst1|clock_10Khz_int           ;
; 0.324  ; 0.510        ; 0.186          ; Low Pulse Width  ; clk_div:inst1|clock_100Khz_int ; Rise       ; clk_div:inst1|count_10Khz[0]            ;
; 0.324  ; 0.510        ; 0.186          ; Low Pulse Width  ; clk_div:inst1|clock_100Khz_int ; Rise       ; clk_div:inst1|count_10Khz[1]            ;
; 0.324  ; 0.510        ; 0.186          ; Low Pulse Width  ; clk_div:inst1|clock_100Khz_int ; Rise       ; clk_div:inst1|count_10Khz[2]            ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_100Khz_int ; Rise       ; inst1|clock_100Khz_int~clkctrl|inclk[0] ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_100Khz_int ; Rise       ; inst1|clock_100Khz_int~clkctrl|outclk   ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_100Khz_int ; Rise       ; inst1|clock_10Khz_int|clk               ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_100Khz_int ; Rise       ; inst1|count_10Khz[0]|clk                ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_100Khz_int ; Rise       ; inst1|count_10Khz[1]|clk                ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_100Khz_int ; Rise       ; inst1|count_10Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_100Khz_int ; Rise       ; inst1|clock_100Khz_int|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_100Khz_int ; Rise       ; inst1|clock_100Khz_int|q                ;
; 0.528  ; 0.528        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_100Khz_int ; Rise       ; inst1|clock_10Khz_int|clk               ;
; 0.528  ; 0.528        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_100Khz_int ; Rise       ; inst1|count_10Khz[0]|clk                ;
; 0.528  ; 0.528        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_100Khz_int ; Rise       ; inst1|count_10Khz[1]|clk                ;
; 0.528  ; 0.528        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_100Khz_int ; Rise       ; inst1|count_10Khz[2]|clk                ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_100Khz_int ; Rise       ; inst1|clock_100Khz_int~clkctrl|inclk[0] ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_100Khz_int ; Rise       ; inst1|clock_100Khz_int~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_div:inst1|clock_10Khz_int'                                                                       ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst1|clock_10Khz_int ; Rise       ; clk_div:inst1|clock_1Khz_int           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst1|clock_10Khz_int ; Rise       ; clk_div:inst1|count_1Khz[0]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst1|clock_10Khz_int ; Rise       ; clk_div:inst1|count_1Khz[1]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst1|clock_10Khz_int ; Rise       ; clk_div:inst1|count_1Khz[2]            ;
; 0.240  ; 0.458        ; 0.218          ; High Pulse Width ; clk_div:inst1|clock_10Khz_int ; Rise       ; clk_div:inst1|clock_1Khz_int           ;
; 0.240  ; 0.458        ; 0.218          ; High Pulse Width ; clk_div:inst1|clock_10Khz_int ; Rise       ; clk_div:inst1|count_1Khz[0]            ;
; 0.240  ; 0.458        ; 0.218          ; High Pulse Width ; clk_div:inst1|clock_10Khz_int ; Rise       ; clk_div:inst1|count_1Khz[1]            ;
; 0.240  ; 0.458        ; 0.218          ; High Pulse Width ; clk_div:inst1|clock_10Khz_int ; Rise       ; clk_div:inst1|count_1Khz[2]            ;
; 0.353  ; 0.539        ; 0.186          ; Low Pulse Width  ; clk_div:inst1|clock_10Khz_int ; Rise       ; clk_div:inst1|clock_1Khz_int           ;
; 0.353  ; 0.539        ; 0.186          ; Low Pulse Width  ; clk_div:inst1|clock_10Khz_int ; Rise       ; clk_div:inst1|count_1Khz[0]            ;
; 0.353  ; 0.539        ; 0.186          ; Low Pulse Width  ; clk_div:inst1|clock_10Khz_int ; Rise       ; clk_div:inst1|count_1Khz[1]            ;
; 0.353  ; 0.539        ; 0.186          ; Low Pulse Width  ; clk_div:inst1|clock_10Khz_int ; Rise       ; clk_div:inst1|count_1Khz[2]            ;
; 0.495  ; 0.495        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_10Khz_int ; Rise       ; inst1|clock_10Khz_int~clkctrl|inclk[0] ;
; 0.495  ; 0.495        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_10Khz_int ; Rise       ; inst1|clock_10Khz_int~clkctrl|outclk   ;
; 0.498  ; 0.498        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_10Khz_int ; Rise       ; inst1|clock_1Khz_int|clk               ;
; 0.498  ; 0.498        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_10Khz_int ; Rise       ; inst1|count_1Khz[0]|clk                ;
; 0.498  ; 0.498        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_10Khz_int ; Rise       ; inst1|count_1Khz[1]|clk                ;
; 0.498  ; 0.498        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_10Khz_int ; Rise       ; inst1|count_1Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_10Khz_int ; Rise       ; inst1|clock_10Khz_int|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_10Khz_int ; Rise       ; inst1|clock_10Khz_int|q                ;
; 0.501  ; 0.501        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_10Khz_int ; Rise       ; inst1|clock_1Khz_int|clk               ;
; 0.501  ; 0.501        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_10Khz_int ; Rise       ; inst1|count_1Khz[0]|clk                ;
; 0.501  ; 0.501        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_10Khz_int ; Rise       ; inst1|count_1Khz[1]|clk                ;
; 0.501  ; 0.501        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_10Khz_int ; Rise       ; inst1|count_1Khz[2]|clk                ;
; 0.504  ; 0.504        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_10Khz_int ; Rise       ; inst1|clock_10Khz_int~clkctrl|inclk[0] ;
; 0.504  ; 0.504        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_10Khz_int ; Rise       ; inst1|clock_10Khz_int~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_div:inst1|clock_1Khz_int'                                                                      ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst1|clock_1Khz_int ; Rise       ; clk_div:inst1|clock_100hz_int         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst1|clock_1Khz_int ; Rise       ; clk_div:inst1|count_100hz[0]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst1|clock_1Khz_int ; Rise       ; clk_div:inst1|count_100hz[1]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst1|clock_1Khz_int ; Rise       ; clk_div:inst1|count_100hz[2]          ;
; 0.235  ; 0.453        ; 0.218          ; High Pulse Width ; clk_div:inst1|clock_1Khz_int ; Rise       ; clk_div:inst1|clock_100hz_int         ;
; 0.235  ; 0.453        ; 0.218          ; High Pulse Width ; clk_div:inst1|clock_1Khz_int ; Rise       ; clk_div:inst1|count_100hz[0]          ;
; 0.235  ; 0.453        ; 0.218          ; High Pulse Width ; clk_div:inst1|clock_1Khz_int ; Rise       ; clk_div:inst1|count_100hz[1]          ;
; 0.235  ; 0.453        ; 0.218          ; High Pulse Width ; clk_div:inst1|clock_1Khz_int ; Rise       ; clk_div:inst1|count_100hz[2]          ;
; 0.360  ; 0.546        ; 0.186          ; Low Pulse Width  ; clk_div:inst1|clock_1Khz_int ; Rise       ; clk_div:inst1|clock_100hz_int         ;
; 0.360  ; 0.546        ; 0.186          ; Low Pulse Width  ; clk_div:inst1|clock_1Khz_int ; Rise       ; clk_div:inst1|count_100hz[0]          ;
; 0.360  ; 0.546        ; 0.186          ; Low Pulse Width  ; clk_div:inst1|clock_1Khz_int ; Rise       ; clk_div:inst1|count_100hz[1]          ;
; 0.360  ; 0.546        ; 0.186          ; Low Pulse Width  ; clk_div:inst1|clock_1Khz_int ; Rise       ; clk_div:inst1|count_100hz[2]          ;
; 0.492  ; 0.492        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_1Khz_int ; Rise       ; inst1|clock_100hz_int|clk             ;
; 0.492  ; 0.492        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_1Khz_int ; Rise       ; inst1|count_100hz[0]|clk              ;
; 0.492  ; 0.492        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_1Khz_int ; Rise       ; inst1|count_100hz[1]|clk              ;
; 0.492  ; 0.492        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_1Khz_int ; Rise       ; inst1|count_100hz[2]|clk              ;
; 0.499  ; 0.499        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_1Khz_int ; Rise       ; inst1|clock_1Khz_int~clkctrl|inclk[0] ;
; 0.499  ; 0.499        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_1Khz_int ; Rise       ; inst1|clock_1Khz_int~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_1Khz_int ; Rise       ; inst1|clock_1Khz_int|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_1Khz_int ; Rise       ; inst1|clock_1Khz_int|q                ;
; 0.501  ; 0.501        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_1Khz_int ; Rise       ; inst1|clock_1Khz_int~clkctrl|inclk[0] ;
; 0.501  ; 0.501        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_1Khz_int ; Rise       ; inst1|clock_1Khz_int~clkctrl|outclk   ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_1Khz_int ; Rise       ; inst1|clock_100hz_int|clk             ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_1Khz_int ; Rise       ; inst1|count_100hz[0]|clk              ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_1Khz_int ; Rise       ; inst1|count_100hz[1]|clk              ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_1Khz_int ; Rise       ; inst1|count_100hz[2]|clk              ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_div:inst1|clock_1Mhz_int'                                                                      ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst1|clock_1Mhz_int ; Rise       ; clk_div:inst1|clock_100Khz_int        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst1|clock_1Mhz_int ; Rise       ; clk_div:inst1|count_100Khz[0]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst1|clock_1Mhz_int ; Rise       ; clk_div:inst1|count_100Khz[1]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:inst1|clock_1Mhz_int ; Rise       ; clk_div:inst1|count_100Khz[2]         ;
; 0.277  ; 0.495        ; 0.218          ; High Pulse Width ; clk_div:inst1|clock_1Mhz_int ; Rise       ; clk_div:inst1|clock_100Khz_int        ;
; 0.277  ; 0.495        ; 0.218          ; High Pulse Width ; clk_div:inst1|clock_1Mhz_int ; Rise       ; clk_div:inst1|count_100Khz[0]         ;
; 0.277  ; 0.495        ; 0.218          ; High Pulse Width ; clk_div:inst1|clock_1Mhz_int ; Rise       ; clk_div:inst1|count_100Khz[1]         ;
; 0.277  ; 0.495        ; 0.218          ; High Pulse Width ; clk_div:inst1|clock_1Mhz_int ; Rise       ; clk_div:inst1|count_100Khz[2]         ;
; 0.319  ; 0.505        ; 0.186          ; Low Pulse Width  ; clk_div:inst1|clock_1Mhz_int ; Rise       ; clk_div:inst1|clock_100Khz_int        ;
; 0.319  ; 0.505        ; 0.186          ; Low Pulse Width  ; clk_div:inst1|clock_1Mhz_int ; Rise       ; clk_div:inst1|count_100Khz[0]         ;
; 0.319  ; 0.505        ; 0.186          ; Low Pulse Width  ; clk_div:inst1|clock_1Mhz_int ; Rise       ; clk_div:inst1|count_100Khz[1]         ;
; 0.319  ; 0.505        ; 0.186          ; Low Pulse Width  ; clk_div:inst1|clock_1Mhz_int ; Rise       ; clk_div:inst1|count_100Khz[2]         ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_1Mhz_int ; Rise       ; inst1|clock_1Mhz_int~clkctrl|inclk[0] ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_1Mhz_int ; Rise       ; inst1|clock_1Mhz_int~clkctrl|outclk   ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_1Mhz_int ; Rise       ; inst1|clock_100Khz_int|clk            ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_1Mhz_int ; Rise       ; inst1|count_100Khz[0]|clk             ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_1Mhz_int ; Rise       ; inst1|count_100Khz[1]|clk             ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_1Mhz_int ; Rise       ; inst1|count_100Khz[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_1Mhz_int ; Rise       ; inst1|clock_1Mhz_int|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_1Mhz_int ; Rise       ; inst1|clock_1Mhz_int|q                ;
; 0.533  ; 0.533        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_1Mhz_int ; Rise       ; inst1|clock_100Khz_int|clk            ;
; 0.533  ; 0.533        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_1Mhz_int ; Rise       ; inst1|count_100Khz[0]|clk             ;
; 0.533  ; 0.533        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_1Mhz_int ; Rise       ; inst1|count_100Khz[1]|clk             ;
; 0.533  ; 0.533        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_1Mhz_int ; Rise       ; inst1|count_100Khz[2]|clk             ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_1Mhz_int ; Rise       ; inst1|clock_1Mhz_int~clkctrl|inclk[0] ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_1Mhz_int ; Rise       ; inst1|clock_1Mhz_int~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+


+------------------------------------------------------------------------------------------------+
; Setup Times                                                                                    ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; c0        ; clk_div:inst1|clock_100Hz ; 2.087 ; 2.312 ; Rise       ; clk_div:inst1|clock_100Hz ;
; c1        ; clk_div:inst1|clock_100Hz ; 1.819 ; 2.016 ; Rise       ; clk_div:inst1|clock_100Hz ;
; c2        ; clk_div:inst1|clock_100Hz ; 2.111 ; 2.316 ; Rise       ; clk_div:inst1|clock_100Hz ;
; c3        ; clk_div:inst1|clock_100Hz ; 1.877 ; 2.128 ; Rise       ; clk_div:inst1|clock_100Hz ;
; c4        ; clk_div:inst1|clock_100Hz ; 1.917 ; 2.110 ; Rise       ; clk_div:inst1|clock_100Hz ;
; c5        ; clk_div:inst1|clock_100Hz ; 1.915 ; 2.142 ; Rise       ; clk_div:inst1|clock_100Hz ;
; c6        ; clk_div:inst1|clock_100Hz ; 1.821 ; 2.066 ; Rise       ; clk_div:inst1|clock_100Hz ;
; c7        ; clk_div:inst1|clock_100Hz ; 1.495 ; 1.738 ; Rise       ; clk_div:inst1|clock_100Hz ;
; c8        ; clk_div:inst1|clock_100Hz ; 1.172 ; 1.397 ; Rise       ; clk_div:inst1|clock_100Hz ;
; c9        ; clk_div:inst1|clock_100Hz ; 1.562 ; 1.778 ; Rise       ; clk_div:inst1|clock_100Hz ;
+-----------+---------------------------+-------+-------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Hold Times                                                                                       ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; c0        ; clk_div:inst1|clock_100Hz ; -1.607 ; -1.797 ; Rise       ; clk_div:inst1|clock_100Hz ;
; c1        ; clk_div:inst1|clock_100Hz ; -1.350 ; -1.513 ; Rise       ; clk_div:inst1|clock_100Hz ;
; c2        ; clk_div:inst1|clock_100Hz ; -1.630 ; -1.801 ; Rise       ; clk_div:inst1|clock_100Hz ;
; c3        ; clk_div:inst1|clock_100Hz ; -1.402 ; -1.620 ; Rise       ; clk_div:inst1|clock_100Hz ;
; c4        ; clk_div:inst1|clock_100Hz ; -1.443 ; -1.603 ; Rise       ; clk_div:inst1|clock_100Hz ;
; c5        ; clk_div:inst1|clock_100Hz ; -1.442 ; -1.634 ; Rise       ; clk_div:inst1|clock_100Hz ;
; c6        ; clk_div:inst1|clock_100Hz ; -1.351 ; -1.560 ; Rise       ; clk_div:inst1|clock_100Hz ;
; c7        ; clk_div:inst1|clock_100Hz ; -1.001 ; -1.212 ; Rise       ; clk_div:inst1|clock_100Hz ;
; c8        ; clk_div:inst1|clock_100Hz ; -0.673 ; -0.861 ; Rise       ; clk_div:inst1|clock_100Hz ;
; c9        ; clk_div:inst1|clock_100Hz ; -1.132 ; -1.331 ; Rise       ; clk_div:inst1|clock_100Hz ;
+-----------+---------------------------+--------+--------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+------------+---------------------------+-------+--------+------------+---------------------------+
; Data Port  ; Clock Port                ; Rise  ; Fall   ; Clock Edge ; Clock Reference           ;
+------------+---------------------------+-------+--------+------------+---------------------------+
; s0         ; clk_div:inst1|clock_100Hz ; 6.309 ; 6.234  ; Rise       ; clk_div:inst1|clock_100Hz ;
; s1         ; clk_div:inst1|clock_100Hz ; 6.273 ; 6.206  ; Rise       ; clk_div:inst1|clock_100Hz ;
; s2         ; clk_div:inst1|clock_100Hz ; 6.351 ; 6.272  ; Rise       ; clk_div:inst1|clock_100Hz ;
; s3         ; clk_div:inst1|clock_100Hz ; 6.357 ; 6.290  ; Rise       ; clk_div:inst1|clock_100Hz ;
; s4         ; clk_div:inst1|clock_100Hz ; 6.045 ; 5.982  ; Rise       ; clk_div:inst1|clock_100Hz ;
; s5         ; clk_div:inst1|clock_100Hz ; 6.121 ; 6.085  ; Rise       ; clk_div:inst1|clock_100Hz ;
; s6         ; clk_div:inst1|clock_100Hz ; 7.193 ; 7.225  ; Rise       ; clk_div:inst1|clock_100Hz ;
; s7         ; clk_div:inst1|clock_100Hz ; 6.569 ; 6.534  ; Rise       ; clk_div:inst1|clock_100Hz ;
; s8         ; clk_div:inst1|clock_100Hz ; 6.270 ; 6.246  ; Rise       ; clk_div:inst1|clock_100Hz ;
; s9         ; clk_div:inst1|clock_100Hz ; 6.153 ; 6.111  ; Rise       ; clk_div:inst1|clock_100Hz ;
; sginal_nor ; clk_div:inst1|clock_100Hz ; 9.969 ; 10.109 ; Rise       ; clk_div:inst1|clock_100Hz ;
; signal_T   ; clk_div:inst1|clock_100Hz ; 8.090 ; 7.977  ; Rise       ; clk_div:inst1|clock_100Hz ;
+------------+---------------------------+-------+--------+------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                   ;
+------------+---------------------------+-------+-------+------------+---------------------------+
; Data Port  ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+------------+---------------------------+-------+-------+------------+---------------------------+
; s0         ; clk_div:inst1|clock_100Hz ; 6.055 ; 5.981 ; Rise       ; clk_div:inst1|clock_100Hz ;
; s1         ; clk_div:inst1|clock_100Hz ; 6.022 ; 5.956 ; Rise       ; clk_div:inst1|clock_100Hz ;
; s2         ; clk_div:inst1|clock_100Hz ; 6.096 ; 6.019 ; Rise       ; clk_div:inst1|clock_100Hz ;
; s3         ; clk_div:inst1|clock_100Hz ; 6.102 ; 6.036 ; Rise       ; clk_div:inst1|clock_100Hz ;
; s4         ; clk_div:inst1|clock_100Hz ; 5.803 ; 5.741 ; Rise       ; clk_div:inst1|clock_100Hz ;
; s5         ; clk_div:inst1|clock_100Hz ; 5.876 ; 5.840 ; Rise       ; clk_div:inst1|clock_100Hz ;
; s6         ; clk_div:inst1|clock_100Hz ; 6.947 ; 6.980 ; Rise       ; clk_div:inst1|clock_100Hz ;
; s7         ; clk_div:inst1|clock_100Hz ; 6.306 ; 6.271 ; Rise       ; clk_div:inst1|clock_100Hz ;
; s8         ; clk_div:inst1|clock_100Hz ; 6.018 ; 5.995 ; Rise       ; clk_div:inst1|clock_100Hz ;
; s9         ; clk_div:inst1|clock_100Hz ; 5.907 ; 5.864 ; Rise       ; clk_div:inst1|clock_100Hz ;
; sginal_nor ; clk_div:inst1|clock_100Hz ; 9.248 ; 9.377 ; Rise       ; clk_div:inst1|clock_100Hz ;
; signal_T   ; clk_div:inst1|clock_100Hz ; 7.762 ; 7.653 ; Rise       ; clk_div:inst1|clock_100Hz ;
+------------+---------------------------+-------+-------+------------+---------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                      ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; clk_div:inst1|clock_100Hz      ; -0.199 ; -1.182        ;
; signal                         ; -0.064 ; -0.320        ;
; clk_div:inst1|clock_10Khz_int  ; 0.223  ; 0.000         ;
; clk_div:inst1|clock_1Mhz_int   ; 0.223  ; 0.000         ;
; clk_div:inst1|clock_100Khz_int ; 0.225  ; 0.000         ;
; clk_div:inst1|clock_1Khz_int   ; 0.387  ; 0.000         ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                       ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; clk_div:inst1|clock_100Khz_int ; -0.371 ; -0.371        ;
; clk_div:inst1|clock_10Khz_int  ; -0.341 ; -0.341        ;
; clk_div:inst1|clock_1Mhz_int   ; -0.313 ; -0.313        ;
; clk_div:inst1|clock_100Hz      ; 0.174  ; 0.000         ;
; signal                         ; 0.179  ; 0.000         ;
; clk_div:inst1|clock_1Khz_int   ; 0.181  ; 0.000         ;
+--------------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary        ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; signal                         ; -3.000 ; -11.506       ;
; clk_div:inst1|clock_100Hz      ; -1.000 ; -11.000       ;
; clk_div:inst1|clock_100Khz_int ; -1.000 ; -4.000        ;
; clk_div:inst1|clock_10Khz_int  ; -1.000 ; -4.000        ;
; clk_div:inst1|clock_1Khz_int   ; -1.000 ; -4.000        ;
; clk_div:inst1|clock_1Mhz_int   ; -1.000 ; -4.000        ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_div:inst1|clock_100Hz'                                                                                                                         ;
+--------+-----------------------------------+-----------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -0.199 ; reg10b:inst4|dff_behavioral:ff2|q ; reg10b:inst4|dff_behavioral:ff9|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.040     ; 1.146      ;
; -0.194 ; reg10b:inst4|dff_behavioral:ff1|q ; reg10b:inst4|dff_behavioral:ff9|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.040     ; 1.141      ;
; -0.162 ; reg10b:inst4|dff_behavioral:ff4|q ; reg10b:inst4|dff_behavioral:ff3|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.041     ; 1.108      ;
; -0.162 ; reg10b:inst4|dff_behavioral:ff4|q ; reg10b:inst4|dff_behavioral:ff0|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.041     ; 1.108      ;
; -0.158 ; reg10b:inst4|dff_behavioral:ff4|q ; reg10b:inst4|dff_behavioral:ff1|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.041     ; 1.104      ;
; -0.158 ; reg10b:inst4|dff_behavioral:ff4|q ; reg10b:inst4|dff_behavioral:ff2|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.041     ; 1.104      ;
; -0.156 ; reg10b:inst4|dff_behavioral:ff2|q ; reg10b:inst4|dff_behavioral:ff3|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.041     ; 1.102      ;
; -0.156 ; reg10b:inst4|dff_behavioral:ff2|q ; reg10b:inst4|dff_behavioral:ff0|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.041     ; 1.102      ;
; -0.152 ; reg10b:inst4|dff_behavioral:ff2|q ; reg10b:inst4|dff_behavioral:ff1|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.041     ; 1.098      ;
; -0.152 ; reg10b:inst4|dff_behavioral:ff2|q ; reg10b:inst4|dff_behavioral:ff2|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.041     ; 1.098      ;
; -0.143 ; reg10b:inst4|dff_behavioral:ff1|q ; reg10b:inst4|dff_behavioral:ff3|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.041     ; 1.089      ;
; -0.143 ; reg10b:inst4|dff_behavioral:ff1|q ; reg10b:inst4|dff_behavioral:ff0|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.041     ; 1.089      ;
; -0.139 ; reg10b:inst4|dff_behavioral:ff1|q ; reg10b:inst4|dff_behavioral:ff1|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.041     ; 1.085      ;
; -0.139 ; reg10b:inst4|dff_behavioral:ff1|q ; reg10b:inst4|dff_behavioral:ff2|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.041     ; 1.085      ;
; -0.132 ; reg10b:inst4|dff_behavioral:ff9|q ; reg10b:inst4|dff_behavioral:ff3|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.041     ; 1.078      ;
; -0.132 ; reg10b:inst4|dff_behavioral:ff9|q ; reg10b:inst4|dff_behavioral:ff0|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.041     ; 1.078      ;
; -0.128 ; reg10b:inst4|dff_behavioral:ff9|q ; reg10b:inst4|dff_behavioral:ff1|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.041     ; 1.074      ;
; -0.128 ; reg10b:inst4|dff_behavioral:ff9|q ; reg10b:inst4|dff_behavioral:ff2|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.041     ; 1.074      ;
; -0.118 ; reg10b:inst4|dff_behavioral:ff0|q ; reg10b:inst4|dff_behavioral:ff9|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.040     ; 1.065      ;
; -0.098 ; reg10b:inst4|dff_behavioral:ff4|q ; reg10b:inst4|dff_behavioral:ff4|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.040     ; 1.045      ;
; -0.097 ; reg10b:inst4|dff_behavioral:ff4|q ; reg10b:inst4|dff_behavioral:ff6|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.040     ; 1.044      ;
; -0.094 ; reg10b:inst4|dff_behavioral:ff4|q ; reg10b:inst4|dff_behavioral:ff5|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.040     ; 1.041      ;
; -0.092 ; reg10b:inst4|dff_behavioral:ff2|q ; reg10b:inst4|dff_behavioral:ff4|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.040     ; 1.039      ;
; -0.091 ; reg10b:inst4|dff_behavioral:ff2|q ; reg10b:inst4|dff_behavioral:ff6|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.040     ; 1.038      ;
; -0.088 ; reg10b:inst4|dff_behavioral:ff2|q ; reg10b:inst4|dff_behavioral:ff5|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.040     ; 1.035      ;
; -0.080 ; reg10b:inst4|dff_behavioral:ff8|q ; reg10b:inst4|dff_behavioral:ff3|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.254     ; 0.813      ;
; -0.080 ; reg10b:inst4|dff_behavioral:ff8|q ; reg10b:inst4|dff_behavioral:ff0|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.254     ; 0.813      ;
; -0.079 ; reg10b:inst4|dff_behavioral:ff1|q ; reg10b:inst4|dff_behavioral:ff4|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.040     ; 1.026      ;
; -0.078 ; reg10b:inst4|dff_behavioral:ff1|q ; reg10b:inst4|dff_behavioral:ff6|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.040     ; 1.025      ;
; -0.076 ; reg10b:inst4|dff_behavioral:ff7|q ; reg10b:inst4|dff_behavioral:ff3|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.254     ; 0.809      ;
; -0.076 ; reg10b:inst4|dff_behavioral:ff7|q ; reg10b:inst4|dff_behavioral:ff0|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.254     ; 0.809      ;
; -0.076 ; reg10b:inst4|dff_behavioral:ff8|q ; reg10b:inst4|dff_behavioral:ff1|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.254     ; 0.809      ;
; -0.076 ; reg10b:inst4|dff_behavioral:ff8|q ; reg10b:inst4|dff_behavioral:ff2|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.254     ; 0.809      ;
; -0.075 ; reg10b:inst4|dff_behavioral:ff1|q ; reg10b:inst4|dff_behavioral:ff5|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.040     ; 1.022      ;
; -0.072 ; reg10b:inst4|dff_behavioral:ff7|q ; reg10b:inst4|dff_behavioral:ff1|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.254     ; 0.805      ;
; -0.072 ; reg10b:inst4|dff_behavioral:ff7|q ; reg10b:inst4|dff_behavioral:ff2|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.254     ; 0.805      ;
; -0.068 ; reg10b:inst4|dff_behavioral:ff6|q ; reg10b:inst4|dff_behavioral:ff3|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.041     ; 1.014      ;
; -0.068 ; reg10b:inst4|dff_behavioral:ff6|q ; reg10b:inst4|dff_behavioral:ff0|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.041     ; 1.014      ;
; -0.068 ; reg10b:inst4|dff_behavioral:ff9|q ; reg10b:inst4|dff_behavioral:ff4|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.040     ; 1.015      ;
; -0.067 ; reg10b:inst4|dff_behavioral:ff9|q ; reg10b:inst4|dff_behavioral:ff6|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.040     ; 1.014      ;
; -0.064 ; reg10b:inst4|dff_behavioral:ff6|q ; reg10b:inst4|dff_behavioral:ff1|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.041     ; 1.010      ;
; -0.064 ; reg10b:inst4|dff_behavioral:ff6|q ; reg10b:inst4|dff_behavioral:ff2|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.041     ; 1.010      ;
; -0.064 ; reg10b:inst4|dff_behavioral:ff9|q ; reg10b:inst4|dff_behavioral:ff5|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.040     ; 1.011      ;
; -0.062 ; reg10b:inst4|dff_behavioral:ff0|q ; reg10b:inst4|dff_behavioral:ff3|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.041     ; 1.008      ;
; -0.062 ; reg10b:inst4|dff_behavioral:ff0|q ; reg10b:inst4|dff_behavioral:ff0|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.041     ; 1.008      ;
; -0.058 ; reg10b:inst4|dff_behavioral:ff0|q ; reg10b:inst4|dff_behavioral:ff1|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.041     ; 1.004      ;
; -0.058 ; reg10b:inst4|dff_behavioral:ff0|q ; reg10b:inst4|dff_behavioral:ff2|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.041     ; 1.004      ;
; -0.054 ; reg10b:inst4|dff_behavioral:ff4|q ; reg10b:inst4|dff_behavioral:ff8|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; 0.164      ; 1.205      ;
; -0.052 ; reg10b:inst4|dff_behavioral:ff3|q ; reg10b:inst4|dff_behavioral:ff9|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.040     ; 0.999      ;
; -0.048 ; reg10b:inst4|dff_behavioral:ff2|q ; reg10b:inst4|dff_behavioral:ff8|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; 0.164      ; 1.199      ;
; -0.035 ; reg10b:inst4|dff_behavioral:ff1|q ; reg10b:inst4|dff_behavioral:ff8|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; 0.164      ; 1.186      ;
; -0.024 ; reg10b:inst4|dff_behavioral:ff9|q ; reg10b:inst4|dff_behavioral:ff8|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; 0.164      ; 1.175      ;
; -0.016 ; reg10b:inst4|dff_behavioral:ff8|q ; reg10b:inst4|dff_behavioral:ff4|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.253     ; 0.750      ;
; -0.015 ; reg10b:inst4|dff_behavioral:ff8|q ; reg10b:inst4|dff_behavioral:ff6|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.253     ; 0.749      ;
; -0.012 ; reg10b:inst4|dff_behavioral:ff7|q ; reg10b:inst4|dff_behavioral:ff4|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.253     ; 0.746      ;
; -0.012 ; reg10b:inst4|dff_behavioral:ff8|q ; reg10b:inst4|dff_behavioral:ff5|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.253     ; 0.746      ;
; -0.011 ; reg10b:inst4|dff_behavioral:ff7|q ; reg10b:inst4|dff_behavioral:ff6|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.253     ; 0.745      ;
; -0.008 ; reg10b:inst4|dff_behavioral:ff7|q ; reg10b:inst4|dff_behavioral:ff5|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.253     ; 0.742      ;
; -0.004 ; reg10b:inst4|dff_behavioral:ff6|q ; reg10b:inst4|dff_behavioral:ff4|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.040     ; 0.951      ;
; -0.003 ; reg10b:inst4|dff_behavioral:ff6|q ; reg10b:inst4|dff_behavioral:ff6|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.040     ; 0.950      ;
; 0.000  ; reg10b:inst4|dff_behavioral:ff6|q ; reg10b:inst4|dff_behavioral:ff5|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.040     ; 0.947      ;
; 0.001  ; reg10b:inst4|dff_behavioral:ff5|q ; reg10b:inst4|dff_behavioral:ff3|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.041     ; 0.945      ;
; 0.001  ; reg10b:inst4|dff_behavioral:ff5|q ; reg10b:inst4|dff_behavioral:ff0|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.041     ; 0.945      ;
; 0.002  ; reg10b:inst4|dff_behavioral:ff3|q ; reg10b:inst4|dff_behavioral:ff3|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.041     ; 0.944      ;
; 0.002  ; reg10b:inst4|dff_behavioral:ff3|q ; reg10b:inst4|dff_behavioral:ff0|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.041     ; 0.944      ;
; 0.002  ; reg10b:inst4|dff_behavioral:ff0|q ; reg10b:inst4|dff_behavioral:ff4|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.040     ; 0.945      ;
; 0.003  ; reg10b:inst4|dff_behavioral:ff0|q ; reg10b:inst4|dff_behavioral:ff6|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.040     ; 0.944      ;
; 0.005  ; reg10b:inst4|dff_behavioral:ff5|q ; reg10b:inst4|dff_behavioral:ff1|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.041     ; 0.941      ;
; 0.005  ; reg10b:inst4|dff_behavioral:ff5|q ; reg10b:inst4|dff_behavioral:ff2|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.041     ; 0.941      ;
; 0.006  ; reg10b:inst4|dff_behavioral:ff3|q ; reg10b:inst4|dff_behavioral:ff1|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.041     ; 0.940      ;
; 0.006  ; reg10b:inst4|dff_behavioral:ff3|q ; reg10b:inst4|dff_behavioral:ff2|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.041     ; 0.940      ;
; 0.006  ; reg10b:inst4|dff_behavioral:ff0|q ; reg10b:inst4|dff_behavioral:ff5|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.040     ; 0.941      ;
; 0.022  ; reg10b:inst4|dff_behavioral:ff7|q ; reg10b:inst4|dff_behavioral:ff9|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.253     ; 0.712      ;
; 0.028  ; reg10b:inst4|dff_behavioral:ff8|q ; reg10b:inst4|dff_behavioral:ff8|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.049     ; 0.910      ;
; 0.032  ; reg10b:inst4|dff_behavioral:ff7|q ; reg10b:inst4|dff_behavioral:ff8|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.049     ; 0.906      ;
; 0.040  ; reg10b:inst4|dff_behavioral:ff6|q ; reg10b:inst4|dff_behavioral:ff8|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; 0.164      ; 1.111      ;
; 0.046  ; reg10b:inst4|dff_behavioral:ff0|q ; reg10b:inst4|dff_behavioral:ff8|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; 0.164      ; 1.105      ;
; 0.050  ; reg10b:inst4|dff_behavioral:ff2|q ; reg10b:inst4|dff_behavioral:ff7|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; 0.164      ; 1.101      ;
; 0.055  ; reg10b:inst4|dff_behavioral:ff1|q ; reg10b:inst4|dff_behavioral:ff7|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; 0.164      ; 1.096      ;
; 0.065  ; reg10b:inst4|dff_behavioral:ff5|q ; reg10b:inst4|dff_behavioral:ff4|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.040     ; 0.882      ;
; 0.066  ; reg10b:inst4|dff_behavioral:ff5|q ; reg10b:inst4|dff_behavioral:ff6|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.040     ; 0.881      ;
; 0.066  ; reg10b:inst4|dff_behavioral:ff3|q ; reg10b:inst4|dff_behavioral:ff4|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.040     ; 0.881      ;
; 0.067  ; reg10b:inst4|dff_behavioral:ff3|q ; reg10b:inst4|dff_behavioral:ff6|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.040     ; 0.880      ;
; 0.069  ; reg10b:inst4|dff_behavioral:ff5|q ; reg10b:inst4|dff_behavioral:ff5|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.040     ; 0.878      ;
; 0.070  ; reg10b:inst4|dff_behavioral:ff3|q ; reg10b:inst4|dff_behavioral:ff5|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.040     ; 0.877      ;
; 0.076  ; reg10b:inst4|dff_behavioral:ff4|q ; reg10b:inst4|dff_behavioral:ff9|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.040     ; 0.871      ;
; 0.086  ; reg10b:inst4|dff_behavioral:ff5|q ; reg10b:inst4|dff_behavioral:ff9|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.040     ; 0.861      ;
; 0.107  ; reg10b:inst4|dff_behavioral:ff4|q ; inst3                             ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; 0.164      ; 1.044      ;
; 0.108  ; reg10b:inst4|dff_behavioral:ff4|q ; reg10b:inst4|dff_behavioral:ff7|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; 0.164      ; 1.043      ;
; 0.109  ; reg10b:inst4|dff_behavioral:ff5|q ; reg10b:inst4|dff_behavioral:ff8|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; 0.164      ; 1.042      ;
; 0.110  ; reg10b:inst4|dff_behavioral:ff3|q ; reg10b:inst4|dff_behavioral:ff8|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; 0.164      ; 1.041      ;
; 0.113  ; reg10b:inst4|dff_behavioral:ff2|q ; inst3                             ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; 0.164      ; 1.038      ;
; 0.126  ; reg10b:inst4|dff_behavioral:ff1|q ; inst3                             ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; 0.164      ; 1.025      ;
; 0.131  ; reg10b:inst4|dff_behavioral:ff0|q ; reg10b:inst4|dff_behavioral:ff7|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; 0.164      ; 1.020      ;
; 0.137  ; reg10b:inst4|dff_behavioral:ff9|q ; inst3                             ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; 0.164      ; 1.014      ;
; 0.138  ; reg10b:inst4|dff_behavioral:ff9|q ; reg10b:inst4|dff_behavioral:ff7|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; 0.164      ; 1.013      ;
; 0.161  ; reg10b:inst4|dff_behavioral:ff6|q ; reg10b:inst4|dff_behavioral:ff9|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.040     ; 0.786      ;
; 0.189  ; reg10b:inst4|dff_behavioral:ff8|q ; inst3                             ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.049     ; 0.749      ;
; 0.190  ; reg10b:inst4|dff_behavioral:ff8|q ; reg10b:inst4|dff_behavioral:ff7|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.049     ; 0.748      ;
; 0.193  ; reg10b:inst4|dff_behavioral:ff7|q ; inst3                             ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 1.000        ; -0.049     ; 0.745      ;
+--------+-----------------------------------+-----------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'signal'                                                                                                                        ;
+--------+-------------------------------+------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                      ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+------------------------------+------------------------------+-------------+--------------+------------+------------+
; -0.064 ; clk_div:inst1|count_1Mhz[1]   ; clk_div:inst1|count_1Mhz[4]  ; signal                       ; signal      ; 1.000        ; -0.043     ; 1.008      ;
; -0.064 ; clk_div:inst1|count_1Mhz[1]   ; clk_div:inst1|count_1Mhz[3]  ; signal                       ; signal      ; 1.000        ; -0.043     ; 1.008      ;
; -0.064 ; clk_div:inst1|count_1Mhz[1]   ; clk_div:inst1|count_1Mhz[2]  ; signal                       ; signal      ; 1.000        ; -0.043     ; 1.008      ;
; -0.064 ; clk_div:inst1|count_1Mhz[1]   ; clk_div:inst1|count_1Mhz[0]  ; signal                       ; signal      ; 1.000        ; -0.043     ; 1.008      ;
; -0.064 ; clk_div:inst1|count_1Mhz[1]   ; clk_div:inst1|count_1Mhz[1]  ; signal                       ; signal      ; 1.000        ; -0.043     ; 1.008      ;
; -0.058 ; clk_div:inst1|count_1Mhz[0]   ; clk_div:inst1|count_1Mhz[4]  ; signal                       ; signal      ; 1.000        ; -0.043     ; 1.002      ;
; -0.058 ; clk_div:inst1|count_1Mhz[0]   ; clk_div:inst1|count_1Mhz[3]  ; signal                       ; signal      ; 1.000        ; -0.043     ; 1.002      ;
; -0.058 ; clk_div:inst1|count_1Mhz[0]   ; clk_div:inst1|count_1Mhz[2]  ; signal                       ; signal      ; 1.000        ; -0.043     ; 1.002      ;
; -0.058 ; clk_div:inst1|count_1Mhz[0]   ; clk_div:inst1|count_1Mhz[0]  ; signal                       ; signal      ; 1.000        ; -0.043     ; 1.002      ;
; -0.058 ; clk_div:inst1|count_1Mhz[0]   ; clk_div:inst1|count_1Mhz[1]  ; signal                       ; signal      ; 1.000        ; -0.043     ; 1.002      ;
; -0.031 ; clk_div:inst1|count_1Mhz[5]   ; clk_div:inst1|count_1Mhz[4]  ; signal                       ; signal      ; 1.000        ; -0.245     ; 0.773      ;
; -0.031 ; clk_div:inst1|count_1Mhz[5]   ; clk_div:inst1|count_1Mhz[3]  ; signal                       ; signal      ; 1.000        ; -0.245     ; 0.773      ;
; -0.031 ; clk_div:inst1|count_1Mhz[5]   ; clk_div:inst1|count_1Mhz[2]  ; signal                       ; signal      ; 1.000        ; -0.245     ; 0.773      ;
; -0.031 ; clk_div:inst1|count_1Mhz[5]   ; clk_div:inst1|count_1Mhz[0]  ; signal                       ; signal      ; 1.000        ; -0.245     ; 0.773      ;
; -0.031 ; clk_div:inst1|count_1Mhz[5]   ; clk_div:inst1|count_1Mhz[1]  ; signal                       ; signal      ; 1.000        ; -0.245     ; 0.773      ;
; 0.025  ; clk_div:inst1|count_1Mhz[3]   ; clk_div:inst1|count_1Mhz[4]  ; signal                       ; signal      ; 1.000        ; -0.043     ; 0.919      ;
; 0.025  ; clk_div:inst1|count_1Mhz[3]   ; clk_div:inst1|count_1Mhz[3]  ; signal                       ; signal      ; 1.000        ; -0.043     ; 0.919      ;
; 0.025  ; clk_div:inst1|count_1Mhz[3]   ; clk_div:inst1|count_1Mhz[2]  ; signal                       ; signal      ; 1.000        ; -0.043     ; 0.919      ;
; 0.025  ; clk_div:inst1|count_1Mhz[3]   ; clk_div:inst1|count_1Mhz[0]  ; signal                       ; signal      ; 1.000        ; -0.043     ; 0.919      ;
; 0.025  ; clk_div:inst1|count_1Mhz[3]   ; clk_div:inst1|count_1Mhz[1]  ; signal                       ; signal      ; 1.000        ; -0.043     ; 0.919      ;
; 0.090  ; clk_div:inst1|count_1Mhz[2]   ; clk_div:inst1|count_1Mhz[4]  ; signal                       ; signal      ; 1.000        ; -0.043     ; 0.854      ;
; 0.090  ; clk_div:inst1|count_1Mhz[2]   ; clk_div:inst1|count_1Mhz[3]  ; signal                       ; signal      ; 1.000        ; -0.043     ; 0.854      ;
; 0.090  ; clk_div:inst1|count_1Mhz[2]   ; clk_div:inst1|count_1Mhz[2]  ; signal                       ; signal      ; 1.000        ; -0.043     ; 0.854      ;
; 0.090  ; clk_div:inst1|count_1Mhz[2]   ; clk_div:inst1|count_1Mhz[0]  ; signal                       ; signal      ; 1.000        ; -0.043     ; 0.854      ;
; 0.090  ; clk_div:inst1|count_1Mhz[2]   ; clk_div:inst1|count_1Mhz[1]  ; signal                       ; signal      ; 1.000        ; -0.043     ; 0.854      ;
; 0.091  ; clk_div:inst1|count_1Mhz[4]   ; clk_div:inst1|count_1Mhz[4]  ; signal                       ; signal      ; 1.000        ; -0.043     ; 0.853      ;
; 0.091  ; clk_div:inst1|count_1Mhz[4]   ; clk_div:inst1|count_1Mhz[3]  ; signal                       ; signal      ; 1.000        ; -0.043     ; 0.853      ;
; 0.091  ; clk_div:inst1|count_1Mhz[4]   ; clk_div:inst1|count_1Mhz[2]  ; signal                       ; signal      ; 1.000        ; -0.043     ; 0.853      ;
; 0.091  ; clk_div:inst1|count_1Mhz[4]   ; clk_div:inst1|count_1Mhz[0]  ; signal                       ; signal      ; 1.000        ; -0.043     ; 0.853      ;
; 0.091  ; clk_div:inst1|count_1Mhz[4]   ; clk_div:inst1|count_1Mhz[1]  ; signal                       ; signal      ; 1.000        ; -0.043     ; 0.853      ;
; 0.131  ; clk_div:inst1|count_1Mhz[1]   ; clk_div:inst1|count_1Mhz[5]  ; signal                       ; signal      ; 1.000        ; 0.152      ; 1.008      ;
; 0.137  ; clk_div:inst1|count_1Mhz[0]   ; clk_div:inst1|count_1Mhz[5]  ; signal                       ; signal      ; 1.000        ; 0.152      ; 1.002      ;
; 0.164  ; clk_div:inst1|count_1Mhz[5]   ; clk_div:inst1|count_1Mhz[5]  ; signal                       ; signal      ; 1.000        ; -0.050     ; 0.773      ;
; 0.220  ; clk_div:inst1|count_1Mhz[3]   ; clk_div:inst1|count_1Mhz[5]  ; signal                       ; signal      ; 1.000        ; 0.152      ; 0.919      ;
; 0.279  ; clk_div:inst1|count_1Mhz[5]   ; clk_div:inst1|clock_1Mhz_int ; signal                       ; signal      ; 1.000        ; -0.245     ; 0.463      ;
; 0.285  ; clk_div:inst1|count_1Mhz[2]   ; clk_div:inst1|count_1Mhz[5]  ; signal                       ; signal      ; 1.000        ; 0.152      ; 0.854      ;
; 0.286  ; clk_div:inst1|count_1Mhz[4]   ; clk_div:inst1|count_1Mhz[5]  ; signal                       ; signal      ; 1.000        ; 0.152      ; 0.853      ;
; 0.418  ; clk_div:inst1|count_1Mhz[4]   ; clk_div:inst1|clock_1Mhz_int ; signal                       ; signal      ; 1.000        ; -0.043     ; 0.526      ;
; 0.467  ; clk_div:inst1|clock_100hz_int ; clk_div:inst1|clock_100Hz    ; clk_div:inst1|clock_1Khz_int ; signal      ; 1.000        ; 0.013      ; 0.523      ;
; 0.481  ; clk_div:inst1|count_1Mhz[3]   ; clk_div:inst1|clock_1Mhz_int ; signal                       ; signal      ; 1.000        ; -0.043     ; 0.463      ;
+--------+-------------------------------+------------------------------+------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_div:inst1|clock_10Khz_int'                                                                                                                  ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.223 ; clk_div:inst1|count_1Khz[0]  ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_10Khz_int ; 1.000        ; -0.042     ; 0.722      ;
; 0.316 ; clk_div:inst1|count_1Khz[2]  ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_10Khz_int ; 1.000        ; -0.042     ; 0.629      ;
; 0.354 ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int  ; clk_div:inst1|clock_10Khz_int ; 0.500        ; 1.535      ; 1.773      ;
; 0.389 ; clk_div:inst1|count_1Khz[1]  ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_10Khz_int ; 1.000        ; -0.042     ; 0.556      ;
; 0.396 ; clk_div:inst1|count_1Khz[0]  ; clk_div:inst1|count_1Khz[2]  ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_10Khz_int ; 1.000        ; -0.042     ; 0.549      ;
; 0.424 ; clk_div:inst1|count_1Khz[1]  ; clk_div:inst1|count_1Khz[0]  ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_10Khz_int ; 1.000        ; -0.042     ; 0.521      ;
; 0.486 ; clk_div:inst1|count_1Khz[0]  ; clk_div:inst1|count_1Khz[1]  ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_10Khz_int ; 1.000        ; -0.042     ; 0.459      ;
; 0.488 ; clk_div:inst1|count_1Khz[2]  ; clk_div:inst1|count_1Khz[0]  ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_10Khz_int ; 1.000        ; -0.042     ; 0.457      ;
; 0.560 ; clk_div:inst1|count_1Khz[1]  ; clk_div:inst1|count_1Khz[2]  ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_10Khz_int ; 1.000        ; -0.042     ; 0.385      ;
; 0.586 ; clk_div:inst1|count_1Khz[2]  ; clk_div:inst1|count_1Khz[2]  ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_10Khz_int ; 1.000        ; -0.042     ; 0.359      ;
; 0.586 ; clk_div:inst1|count_1Khz[0]  ; clk_div:inst1|count_1Khz[0]  ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_10Khz_int ; 1.000        ; -0.042     ; 0.359      ;
; 0.586 ; clk_div:inst1|count_1Khz[1]  ; clk_div:inst1|count_1Khz[1]  ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_10Khz_int ; 1.000        ; -0.042     ; 0.359      ;
; 1.035 ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int  ; clk_div:inst1|clock_10Khz_int ; 1.000        ; 1.535      ; 1.592      ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_div:inst1|clock_1Mhz_int'                                                                                                                       ;
+-------+--------------------------------+--------------------------------+--------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                   ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------------------------+------------------------------+--------------+------------+------------+
; 0.223 ; clk_div:inst1|count_100Khz[0]  ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_1Mhz_int   ; clk_div:inst1|clock_1Mhz_int ; 1.000        ; -0.041     ; 0.723      ;
; 0.316 ; clk_div:inst1|count_100Khz[2]  ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_1Mhz_int   ; clk_div:inst1|clock_1Mhz_int ; 1.000        ; -0.041     ; 0.630      ;
; 0.334 ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_1Mhz_int ; 0.500        ; 1.444      ; 1.702      ;
; 0.383 ; clk_div:inst1|count_100Khz[1]  ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_1Mhz_int   ; clk_div:inst1|clock_1Mhz_int ; 1.000        ; -0.041     ; 0.563      ;
; 0.396 ; clk_div:inst1|count_100Khz[0]  ; clk_div:inst1|count_100Khz[2]  ; clk_div:inst1|clock_1Mhz_int   ; clk_div:inst1|clock_1Mhz_int ; 1.000        ; -0.041     ; 0.550      ;
; 0.421 ; clk_div:inst1|count_100Khz[1]  ; clk_div:inst1|count_100Khz[0]  ; clk_div:inst1|clock_1Mhz_int   ; clk_div:inst1|clock_1Mhz_int ; 1.000        ; -0.041     ; 0.525      ;
; 0.484 ; clk_div:inst1|count_100Khz[0]  ; clk_div:inst1|count_100Khz[1]  ; clk_div:inst1|clock_1Mhz_int   ; clk_div:inst1|clock_1Mhz_int ; 1.000        ; -0.041     ; 0.462      ;
; 0.491 ; clk_div:inst1|count_100Khz[2]  ; clk_div:inst1|count_100Khz[0]  ; clk_div:inst1|clock_1Mhz_int   ; clk_div:inst1|clock_1Mhz_int ; 1.000        ; -0.041     ; 0.455      ;
; 0.556 ; clk_div:inst1|count_100Khz[1]  ; clk_div:inst1|count_100Khz[2]  ; clk_div:inst1|clock_1Mhz_int   ; clk_div:inst1|clock_1Mhz_int ; 1.000        ; -0.041     ; 0.390      ;
; 0.587 ; clk_div:inst1|count_100Khz[2]  ; clk_div:inst1|count_100Khz[2]  ; clk_div:inst1|clock_1Mhz_int   ; clk_div:inst1|clock_1Mhz_int ; 1.000        ; -0.041     ; 0.359      ;
; 0.587 ; clk_div:inst1|count_100Khz[0]  ; clk_div:inst1|count_100Khz[0]  ; clk_div:inst1|clock_1Mhz_int   ; clk_div:inst1|clock_1Mhz_int ; 1.000        ; -0.041     ; 0.359      ;
; 0.587 ; clk_div:inst1|count_100Khz[1]  ; clk_div:inst1|count_100Khz[1]  ; clk_div:inst1|clock_1Mhz_int   ; clk_div:inst1|clock_1Mhz_int ; 1.000        ; -0.041     ; 0.359      ;
; 1.013 ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_1Mhz_int ; 1.000        ; 1.444      ; 1.523      ;
+-------+--------------------------------+--------------------------------+--------------------------------+------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_div:inst1|clock_100Khz_int'                                                                                                                     ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.225 ; clk_div:inst1|count_10Khz[0]  ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_100Khz_int ; 1.000        ; -0.042     ; 0.720      ;
; 0.317 ; clk_div:inst1|count_10Khz[2]  ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_100Khz_int ; 1.000        ; -0.042     ; 0.628      ;
; 0.389 ; clk_div:inst1|count_10Khz[1]  ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_100Khz_int ; 1.000        ; -0.042     ; 0.556      ;
; 0.395 ; clk_div:inst1|count_10Khz[0]  ; clk_div:inst1|count_10Khz[2]  ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_100Khz_int ; 1.000        ; -0.042     ; 0.550      ;
; 0.403 ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_10Khz_int  ; clk_div:inst1|clock_100Khz_int ; 0.500        ; 1.431      ; 1.620      ;
; 0.424 ; clk_div:inst1|count_10Khz[1]  ; clk_div:inst1|count_10Khz[0]  ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_100Khz_int ; 1.000        ; -0.042     ; 0.521      ;
; 0.483 ; clk_div:inst1|count_10Khz[0]  ; clk_div:inst1|count_10Khz[1]  ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_100Khz_int ; 1.000        ; -0.042     ; 0.462      ;
; 0.485 ; clk_div:inst1|count_10Khz[2]  ; clk_div:inst1|count_10Khz[0]  ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_100Khz_int ; 1.000        ; -0.042     ; 0.460      ;
; 0.561 ; clk_div:inst1|count_10Khz[1]  ; clk_div:inst1|count_10Khz[2]  ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_100Khz_int ; 1.000        ; -0.042     ; 0.384      ;
; 0.586 ; clk_div:inst1|count_10Khz[2]  ; clk_div:inst1|count_10Khz[2]  ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_100Khz_int ; 1.000        ; -0.042     ; 0.359      ;
; 0.586 ; clk_div:inst1|count_10Khz[0]  ; clk_div:inst1|count_10Khz[0]  ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_100Khz_int ; 1.000        ; -0.042     ; 0.359      ;
; 0.586 ; clk_div:inst1|count_10Khz[1]  ; clk_div:inst1|count_10Khz[1]  ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_100Khz_int ; 1.000        ; -0.042     ; 0.359      ;
; 1.074 ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_10Khz_int  ; clk_div:inst1|clock_100Khz_int ; 1.000        ; 1.431      ; 1.449      ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_div:inst1|clock_1Khz_int'                                                                                                                   ;
+-------+-------------------------------+-------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.387 ; clk_div:inst1|count_100hz[0]  ; clk_div:inst1|clock_100hz_int ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int ; 1.000        ; -0.042     ; 0.558      ;
; 0.406 ; clk_div:inst1|count_100hz[0]  ; clk_div:inst1|count_100hz[2]  ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int ; 1.000        ; -0.042     ; 0.539      ;
; 0.406 ; clk_div:inst1|count_100hz[2]  ; clk_div:inst1|clock_100hz_int ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int ; 1.000        ; -0.042     ; 0.539      ;
; 0.420 ; clk_div:inst1|count_100hz[1]  ; clk_div:inst1|count_100hz[0]  ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int ; 1.000        ; -0.042     ; 0.525      ;
; 0.555 ; clk_div:inst1|count_100hz[0]  ; clk_div:inst1|count_100hz[1]  ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int ; 1.000        ; -0.042     ; 0.390      ;
; 0.558 ; clk_div:inst1|count_100hz[1]  ; clk_div:inst1|count_100hz[2]  ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int ; 1.000        ; -0.042     ; 0.387      ;
; 0.561 ; clk_div:inst1|count_100hz[1]  ; clk_div:inst1|clock_100hz_int ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int ; 1.000        ; -0.042     ; 0.384      ;
; 0.570 ; clk_div:inst1|count_100hz[2]  ; clk_div:inst1|count_100hz[0]  ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int ; 1.000        ; -0.042     ; 0.375      ;
; 0.586 ; clk_div:inst1|clock_100hz_int ; clk_div:inst1|clock_100hz_int ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int ; 1.000        ; -0.042     ; 0.359      ;
; 0.586 ; clk_div:inst1|count_100hz[2]  ; clk_div:inst1|count_100hz[2]  ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int ; 1.000        ; -0.042     ; 0.359      ;
; 0.586 ; clk_div:inst1|count_100hz[0]  ; clk_div:inst1|count_100hz[0]  ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int ; 1.000        ; -0.042     ; 0.359      ;
; 0.586 ; clk_div:inst1|count_100hz[1]  ; clk_div:inst1|count_100hz[1]  ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int ; 1.000        ; -0.042     ; 0.359      ;
+-------+-------------------------------+-------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_div:inst1|clock_100Khz_int'                                                                                                                       ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.371 ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_10Khz_int  ; clk_div:inst1|clock_100Khz_int ; 0.000        ; 1.501      ; 1.339      ;
; 0.181  ; clk_div:inst1|count_10Khz[1]  ; clk_div:inst1|count_10Khz[1]  ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_100Khz_int ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; clk_div:inst1|count_10Khz[2]  ; clk_div:inst1|count_10Khz[2]  ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_100Khz_int ; 0.000        ; 0.042      ; 0.307      ;
; 0.188  ; clk_div:inst1|count_10Khz[0]  ; clk_div:inst1|count_10Khz[0]  ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_100Khz_int ; 0.000        ; 0.042      ; 0.314      ;
; 0.196  ; clk_div:inst1|count_10Khz[1]  ; clk_div:inst1|count_10Khz[2]  ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_100Khz_int ; 0.000        ; 0.042      ; 0.322      ;
; 0.265  ; clk_div:inst1|count_10Khz[0]  ; clk_div:inst1|count_10Khz[1]  ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_100Khz_int ; 0.000        ; 0.042      ; 0.391      ;
; 0.272  ; clk_div:inst1|count_10Khz[2]  ; clk_div:inst1|count_10Khz[0]  ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_100Khz_int ; 0.000        ; 0.042      ; 0.398      ;
; 0.288  ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_10Khz_int  ; clk_div:inst1|clock_100Khz_int ; -0.500       ; 1.501      ; 1.498      ;
; 0.298  ; clk_div:inst1|count_10Khz[1]  ; clk_div:inst1|count_10Khz[0]  ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_100Khz_int ; 0.000        ; 0.042      ; 0.424      ;
; 0.305  ; clk_div:inst1|count_10Khz[0]  ; clk_div:inst1|count_10Khz[2]  ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_100Khz_int ; 0.000        ; 0.042      ; 0.431      ;
; 0.348  ; clk_div:inst1|count_10Khz[1]  ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_100Khz_int ; 0.000        ; 0.042      ; 0.474      ;
; 0.409  ; clk_div:inst1|count_10Khz[2]  ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_100Khz_int ; 0.000        ; 0.042      ; 0.535      ;
; 0.477  ; clk_div:inst1|count_10Khz[0]  ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_100Khz_int ; 0.000        ; 0.042      ; 0.603      ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_div:inst1|clock_10Khz_int'                                                                                                                    ;
+--------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -0.341 ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int  ; clk_div:inst1|clock_10Khz_int ; 0.000        ; 1.609      ; 1.477      ;
; 0.181  ; clk_div:inst1|count_1Khz[1]  ; clk_div:inst1|count_1Khz[1]  ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_10Khz_int ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; clk_div:inst1|count_1Khz[2]  ; clk_div:inst1|count_1Khz[2]  ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_10Khz_int ; 0.000        ; 0.042      ; 0.307      ;
; 0.188  ; clk_div:inst1|count_1Khz[0]  ; clk_div:inst1|count_1Khz[0]  ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_10Khz_int ; 0.000        ; 0.042      ; 0.314      ;
; 0.196  ; clk_div:inst1|count_1Khz[1]  ; clk_div:inst1|count_1Khz[2]  ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_10Khz_int ; 0.000        ; 0.042      ; 0.322      ;
; 0.265  ; clk_div:inst1|count_1Khz[0]  ; clk_div:inst1|count_1Khz[1]  ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_10Khz_int ; 0.000        ; 0.042      ; 0.391      ;
; 0.269  ; clk_div:inst1|count_1Khz[2]  ; clk_div:inst1|count_1Khz[0]  ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_10Khz_int ; 0.000        ; 0.042      ; 0.395      ;
; 0.297  ; clk_div:inst1|count_1Khz[1]  ; clk_div:inst1|count_1Khz[0]  ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_10Khz_int ; 0.000        ; 0.042      ; 0.423      ;
; 0.304  ; clk_div:inst1|count_1Khz[0]  ; clk_div:inst1|count_1Khz[2]  ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_10Khz_int ; 0.000        ; 0.042      ; 0.430      ;
; 0.328  ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int  ; clk_div:inst1|clock_10Khz_int ; -0.500       ; 1.609      ; 1.646      ;
; 0.349  ; clk_div:inst1|count_1Khz[1]  ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_10Khz_int ; 0.000        ; 0.042      ; 0.475      ;
; 0.411  ; clk_div:inst1|count_1Khz[2]  ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_10Khz_int ; 0.000        ; 0.042      ; 0.537      ;
; 0.479  ; clk_div:inst1|count_1Khz[0]  ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_10Khz_int ; clk_div:inst1|clock_10Khz_int ; 0.000        ; 0.042      ; 0.605      ;
+--------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_div:inst1|clock_1Mhz_int'                                                                                                                         ;
+--------+--------------------------------+--------------------------------+--------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                   ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------------------------+------------------------------+--------------+------------+------------+
; -0.313 ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_1Mhz_int ; 0.000        ; 1.514      ; 1.410      ;
; 0.182  ; clk_div:inst1|count_100Khz[1]  ; clk_div:inst1|count_100Khz[1]  ; clk_div:inst1|clock_1Mhz_int   ; clk_div:inst1|clock_1Mhz_int ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; clk_div:inst1|count_100Khz[2]  ; clk_div:inst1|count_100Khz[2]  ; clk_div:inst1|clock_1Mhz_int   ; clk_div:inst1|clock_1Mhz_int ; 0.000        ; 0.041      ; 0.307      ;
; 0.189  ; clk_div:inst1|count_100Khz[0]  ; clk_div:inst1|count_100Khz[0]  ; clk_div:inst1|clock_1Mhz_int   ; clk_div:inst1|clock_1Mhz_int ; 0.000        ; 0.041      ; 0.314      ;
; 0.201  ; clk_div:inst1|count_100Khz[1]  ; clk_div:inst1|count_100Khz[2]  ; clk_div:inst1|clock_1Mhz_int   ; clk_div:inst1|clock_1Mhz_int ; 0.000        ; 0.041      ; 0.326      ;
; 0.268  ; clk_div:inst1|count_100Khz[0]  ; clk_div:inst1|count_100Khz[1]  ; clk_div:inst1|clock_1Mhz_int   ; clk_div:inst1|clock_1Mhz_int ; 0.000        ; 0.041      ; 0.393      ;
; 0.270  ; clk_div:inst1|count_100Khz[2]  ; clk_div:inst1|count_100Khz[0]  ; clk_div:inst1|clock_1Mhz_int   ; clk_div:inst1|clock_1Mhz_int ; 0.000        ; 0.041      ; 0.395      ;
; 0.299  ; clk_div:inst1|count_100Khz[1]  ; clk_div:inst1|count_100Khz[0]  ; clk_div:inst1|clock_1Mhz_int   ; clk_div:inst1|clock_1Mhz_int ; 0.000        ; 0.041      ; 0.424      ;
; 0.306  ; clk_div:inst1|count_100Khz[0]  ; clk_div:inst1|count_100Khz[2]  ; clk_div:inst1|clock_1Mhz_int   ; clk_div:inst1|clock_1Mhz_int ; 0.000        ; 0.041      ; 0.431      ;
; 0.353  ; clk_div:inst1|count_100Khz[1]  ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_1Mhz_int   ; clk_div:inst1|clock_1Mhz_int ; 0.000        ; 0.041      ; 0.478      ;
; 0.355  ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_1Mhz_int ; -0.500       ; 1.514      ; 1.578      ;
; 0.411  ; clk_div:inst1|count_100Khz[2]  ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_1Mhz_int   ; clk_div:inst1|clock_1Mhz_int ; 0.000        ; 0.041      ; 0.536      ;
; 0.481  ; clk_div:inst1|count_100Khz[0]  ; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_1Mhz_int   ; clk_div:inst1|clock_1Mhz_int ; 0.000        ; 0.041      ; 0.606      ;
+--------+--------------------------------+--------------------------------+--------------------------------+------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_div:inst1|clock_100Hz'                                                                                                                         ;
+-------+-----------------------------------+-----------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.174 ; inst3                             ; inst3                             ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; reg10b:inst4|dff_behavioral:ff7|q ; reg10b:inst4|dff_behavioral:ff7|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; reg10b:inst4|dff_behavioral:ff8|q ; reg10b:inst4|dff_behavioral:ff8|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.049      ; 0.307      ;
; 0.182 ; reg10b:inst4|dff_behavioral:ff1|q ; reg10b:inst4|dff_behavioral:ff1|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.041      ; 0.307      ;
; 0.183 ; reg10b:inst4|dff_behavioral:ff9|q ; reg10b:inst4|dff_behavioral:ff9|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; reg10b:inst4|dff_behavioral:ff4|q ; reg10b:inst4|dff_behavioral:ff4|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.040      ; 0.307      ;
; 0.189 ; reg10b:inst4|dff_behavioral:ff0|q ; reg10b:inst4|dff_behavioral:ff0|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.041      ; 0.314      ;
; 0.340 ; reg10b:inst4|dff_behavioral:ff6|q ; reg10b:inst4|dff_behavioral:ff7|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.253      ; 0.677      ;
; 0.399 ; reg10b:inst4|dff_behavioral:ff5|q ; reg10b:inst4|dff_behavioral:ff7|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.253      ; 0.736      ;
; 0.400 ; reg10b:inst4|dff_behavioral:ff4|q ; reg10b:inst4|dff_behavioral:ff7|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.253      ; 0.737      ;
; 0.403 ; reg10b:inst4|dff_behavioral:ff6|q ; reg10b:inst4|dff_behavioral:ff8|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.253      ; 0.740      ;
; 0.414 ; reg10b:inst4|dff_behavioral:ff5|q ; inst3                             ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.253      ; 0.751      ;
; 0.462 ; reg10b:inst4|dff_behavioral:ff5|q ; reg10b:inst4|dff_behavioral:ff8|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.253      ; 0.799      ;
; 0.463 ; reg10b:inst4|dff_behavioral:ff4|q ; reg10b:inst4|dff_behavioral:ff8|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.253      ; 0.800      ;
; 0.470 ; reg10b:inst4|dff_behavioral:ff3|q ; reg10b:inst4|dff_behavioral:ff7|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.254      ; 0.808      ;
; 0.470 ; reg10b:inst4|dff_behavioral:ff6|q ; inst3                             ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.253      ; 0.807      ;
; 0.472 ; reg10b:inst4|dff_behavioral:ff3|q ; inst3                             ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.254      ; 0.810      ;
; 0.477 ; reg10b:inst4|dff_behavioral:ff0|q ; reg10b:inst4|dff_behavioral:ff3|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.041      ; 0.602      ;
; 0.481 ; reg10b:inst4|dff_behavioral:ff0|q ; reg10b:inst4|dff_behavioral:ff1|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.041      ; 0.606      ;
; 0.483 ; reg10b:inst4|dff_behavioral:ff6|q ; reg10b:inst4|dff_behavioral:ff6|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.040      ; 0.607      ;
; 0.488 ; reg10b:inst4|dff_behavioral:ff7|q ; reg10b:inst4|dff_behavioral:ff8|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.049      ; 0.621      ;
; 0.489 ; reg10b:inst4|dff_behavioral:ff1|q ; reg10b:inst4|dff_behavioral:ff3|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.041      ; 0.614      ;
; 0.490 ; reg10b:inst4|dff_behavioral:ff4|q ; reg10b:inst4|dff_behavioral:ff5|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.040      ; 0.614      ;
; 0.505 ; reg10b:inst4|dff_behavioral:ff8|q ; reg10b:inst4|dff_behavioral:ff7|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.049      ; 0.638      ;
; 0.507 ; reg10b:inst4|dff_behavioral:ff8|q ; inst3                             ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.049      ; 0.640      ;
; 0.507 ; reg10b:inst4|dff_behavioral:ff7|q ; inst3                             ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.049      ; 0.640      ;
; 0.511 ; reg10b:inst4|dff_behavioral:ff8|q ; reg10b:inst4|dff_behavioral:ff9|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; -0.164     ; 0.431      ;
; 0.529 ; reg10b:inst4|dff_behavioral:ff5|q ; reg10b:inst4|dff_behavioral:ff5|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.040      ; 0.653      ;
; 0.533 ; reg10b:inst4|dff_behavioral:ff0|q ; reg10b:inst4|dff_behavioral:ff7|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.254      ; 0.871      ;
; 0.534 ; reg10b:inst4|dff_behavioral:ff5|q ; reg10b:inst4|dff_behavioral:ff6|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.040      ; 0.658      ;
; 0.535 ; reg10b:inst4|dff_behavioral:ff9|q ; reg10b:inst4|dff_behavioral:ff7|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.253      ; 0.872      ;
; 0.535 ; reg10b:inst4|dff_behavioral:ff0|q ; inst3                             ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.254      ; 0.873      ;
; 0.537 ; reg10b:inst4|dff_behavioral:ff9|q ; inst3                             ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.253      ; 0.874      ;
; 0.538 ; reg10b:inst4|dff_behavioral:ff4|q ; reg10b:inst4|dff_behavioral:ff6|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.040      ; 0.662      ;
; 0.550 ; reg10b:inst4|dff_behavioral:ff0|q ; reg10b:inst4|dff_behavioral:ff2|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.041      ; 0.675      ;
; 0.554 ; reg10b:inst4|dff_behavioral:ff4|q ; inst3                             ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.253      ; 0.891      ;
; 0.554 ; reg10b:inst4|dff_behavioral:ff2|q ; reg10b:inst4|dff_behavioral:ff3|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.041      ; 0.679      ;
; 0.559 ; reg10b:inst4|dff_behavioral:ff1|q ; reg10b:inst4|dff_behavioral:ff2|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.041      ; 0.684      ;
; 0.578 ; reg10b:inst4|dff_behavioral:ff3|q ; reg10b:inst4|dff_behavioral:ff8|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.254      ; 0.916      ;
; 0.597 ; reg10b:inst4|dff_behavioral:ff3|q ; reg10b:inst4|dff_behavioral:ff4|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.041      ; 0.722      ;
; 0.599 ; reg10b:inst4|dff_behavioral:ff3|q ; reg10b:inst4|dff_behavioral:ff3|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.041      ; 0.724      ;
; 0.606 ; reg10b:inst4|dff_behavioral:ff1|q ; reg10b:inst4|dff_behavioral:ff7|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.254      ; 0.944      ;
; 0.608 ; reg10b:inst4|dff_behavioral:ff1|q ; inst3                             ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.254      ; 0.946      ;
; 0.611 ; reg10b:inst4|dff_behavioral:ff2|q ; reg10b:inst4|dff_behavioral:ff7|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.254      ; 0.949      ;
; 0.613 ; reg10b:inst4|dff_behavioral:ff2|q ; inst3                             ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.254      ; 0.951      ;
; 0.616 ; reg10b:inst4|dff_behavioral:ff6|q ; reg10b:inst4|dff_behavioral:ff9|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.040      ; 0.740      ;
; 0.627 ; reg10b:inst4|dff_behavioral:ff5|q ; reg10b:inst4|dff_behavioral:ff4|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.040      ; 0.751      ;
; 0.641 ; reg10b:inst4|dff_behavioral:ff0|q ; reg10b:inst4|dff_behavioral:ff8|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.254      ; 0.979      ;
; 0.643 ; reg10b:inst4|dff_behavioral:ff9|q ; reg10b:inst4|dff_behavioral:ff8|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.253      ; 0.980      ;
; 0.659 ; reg10b:inst4|dff_behavioral:ff0|q ; reg10b:inst4|dff_behavioral:ff4|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.041      ; 0.784      ;
; 0.675 ; reg10b:inst4|dff_behavioral:ff5|q ; reg10b:inst4|dff_behavioral:ff9|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.040      ; 0.799      ;
; 0.676 ; reg10b:inst4|dff_behavioral:ff4|q ; reg10b:inst4|dff_behavioral:ff9|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.040      ; 0.800      ;
; 0.679 ; reg10b:inst4|dff_behavioral:ff2|q ; reg10b:inst4|dff_behavioral:ff2|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.041      ; 0.804      ;
; 0.679 ; reg10b:inst4|dff_behavioral:ff6|q ; reg10b:inst4|dff_behavioral:ff5|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.040      ; 0.803      ;
; 0.680 ; reg10b:inst4|dff_behavioral:ff5|q ; reg10b:inst4|dff_behavioral:ff1|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.040      ; 0.804      ;
; 0.681 ; reg10b:inst4|dff_behavioral:ff5|q ; reg10b:inst4|dff_behavioral:ff2|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.040      ; 0.805      ;
; 0.681 ; reg10b:inst4|dff_behavioral:ff3|q ; reg10b:inst4|dff_behavioral:ff5|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.041      ; 0.806      ;
; 0.683 ; reg10b:inst4|dff_behavioral:ff6|q ; reg10b:inst4|dff_behavioral:ff4|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.040      ; 0.807      ;
; 0.684 ; reg10b:inst4|dff_behavioral:ff5|q ; reg10b:inst4|dff_behavioral:ff0|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.040      ; 0.808      ;
; 0.684 ; reg10b:inst4|dff_behavioral:ff5|q ; reg10b:inst4|dff_behavioral:ff3|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.040      ; 0.808      ;
; 0.684 ; reg10b:inst4|dff_behavioral:ff3|q ; reg10b:inst4|dff_behavioral:ff6|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.041      ; 0.809      ;
; 0.701 ; reg10b:inst4|dff_behavioral:ff7|q ; reg10b:inst4|dff_behavioral:ff9|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; -0.164     ; 0.621      ;
; 0.714 ; reg10b:inst4|dff_behavioral:ff1|q ; reg10b:inst4|dff_behavioral:ff8|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.254      ; 1.052      ;
; 0.716 ; reg10b:inst4|dff_behavioral:ff8|q ; reg10b:inst4|dff_behavioral:ff5|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; -0.164     ; 0.636      ;
; 0.716 ; reg10b:inst4|dff_behavioral:ff7|q ; reg10b:inst4|dff_behavioral:ff5|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; -0.164     ; 0.636      ;
; 0.719 ; reg10b:inst4|dff_behavioral:ff2|q ; reg10b:inst4|dff_behavioral:ff8|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.254      ; 1.057      ;
; 0.719 ; reg10b:inst4|dff_behavioral:ff8|q ; reg10b:inst4|dff_behavioral:ff6|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; -0.164     ; 0.639      ;
; 0.719 ; reg10b:inst4|dff_behavioral:ff7|q ; reg10b:inst4|dff_behavioral:ff6|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; -0.164     ; 0.639      ;
; 0.720 ; reg10b:inst4|dff_behavioral:ff8|q ; reg10b:inst4|dff_behavioral:ff4|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; -0.164     ; 0.640      ;
; 0.720 ; reg10b:inst4|dff_behavioral:ff7|q ; reg10b:inst4|dff_behavioral:ff4|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; -0.164     ; 0.640      ;
; 0.736 ; reg10b:inst4|dff_behavioral:ff6|q ; reg10b:inst4|dff_behavioral:ff1|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.040      ; 0.860      ;
; 0.737 ; reg10b:inst4|dff_behavioral:ff1|q ; reg10b:inst4|dff_behavioral:ff4|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.041      ; 0.862      ;
; 0.737 ; reg10b:inst4|dff_behavioral:ff6|q ; reg10b:inst4|dff_behavioral:ff2|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.040      ; 0.861      ;
; 0.738 ; reg10b:inst4|dff_behavioral:ff3|q ; reg10b:inst4|dff_behavioral:ff1|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.041      ; 0.863      ;
; 0.739 ; reg10b:inst4|dff_behavioral:ff3|q ; reg10b:inst4|dff_behavioral:ff2|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.041      ; 0.864      ;
; 0.740 ; reg10b:inst4|dff_behavioral:ff6|q ; reg10b:inst4|dff_behavioral:ff0|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.040      ; 0.864      ;
; 0.740 ; reg10b:inst4|dff_behavioral:ff6|q ; reg10b:inst4|dff_behavioral:ff3|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.040      ; 0.864      ;
; 0.742 ; reg10b:inst4|dff_behavioral:ff3|q ; reg10b:inst4|dff_behavioral:ff0|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.041      ; 0.867      ;
; 0.744 ; reg10b:inst4|dff_behavioral:ff2|q ; reg10b:inst4|dff_behavioral:ff4|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.041      ; 0.869      ;
; 0.744 ; reg10b:inst4|dff_behavioral:ff0|q ; reg10b:inst4|dff_behavioral:ff5|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.041      ; 0.869      ;
; 0.746 ; reg10b:inst4|dff_behavioral:ff9|q ; reg10b:inst4|dff_behavioral:ff5|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.040      ; 0.870      ;
; 0.747 ; reg10b:inst4|dff_behavioral:ff0|q ; reg10b:inst4|dff_behavioral:ff6|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.041      ; 0.872      ;
; 0.749 ; reg10b:inst4|dff_behavioral:ff9|q ; reg10b:inst4|dff_behavioral:ff6|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.040      ; 0.873      ;
; 0.750 ; reg10b:inst4|dff_behavioral:ff9|q ; reg10b:inst4|dff_behavioral:ff4|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.040      ; 0.874      ;
; 0.773 ; reg10b:inst4|dff_behavioral:ff8|q ; reg10b:inst4|dff_behavioral:ff1|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; -0.164     ; 0.693      ;
; 0.773 ; reg10b:inst4|dff_behavioral:ff7|q ; reg10b:inst4|dff_behavioral:ff1|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; -0.164     ; 0.693      ;
; 0.774 ; reg10b:inst4|dff_behavioral:ff8|q ; reg10b:inst4|dff_behavioral:ff2|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; -0.164     ; 0.694      ;
; 0.774 ; reg10b:inst4|dff_behavioral:ff7|q ; reg10b:inst4|dff_behavioral:ff2|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; -0.164     ; 0.694      ;
; 0.777 ; reg10b:inst4|dff_behavioral:ff8|q ; reg10b:inst4|dff_behavioral:ff0|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; -0.164     ; 0.697      ;
; 0.777 ; reg10b:inst4|dff_behavioral:ff7|q ; reg10b:inst4|dff_behavioral:ff0|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; -0.164     ; 0.697      ;
; 0.777 ; reg10b:inst4|dff_behavioral:ff8|q ; reg10b:inst4|dff_behavioral:ff3|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; -0.164     ; 0.697      ;
; 0.777 ; reg10b:inst4|dff_behavioral:ff7|q ; reg10b:inst4|dff_behavioral:ff3|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; -0.164     ; 0.697      ;
; 0.802 ; reg10b:inst4|dff_behavioral:ff3|q ; reg10b:inst4|dff_behavioral:ff9|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.041      ; 0.927      ;
; 0.803 ; reg10b:inst4|dff_behavioral:ff9|q ; reg10b:inst4|dff_behavioral:ff1|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.040      ; 0.927      ;
; 0.804 ; reg10b:inst4|dff_behavioral:ff9|q ; reg10b:inst4|dff_behavioral:ff2|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.040      ; 0.928      ;
; 0.807 ; reg10b:inst4|dff_behavioral:ff9|q ; reg10b:inst4|dff_behavioral:ff0|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.040      ; 0.931      ;
; 0.807 ; reg10b:inst4|dff_behavioral:ff9|q ; reg10b:inst4|dff_behavioral:ff3|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.040      ; 0.931      ;
; 0.817 ; reg10b:inst4|dff_behavioral:ff1|q ; reg10b:inst4|dff_behavioral:ff5|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.041      ; 0.942      ;
; 0.820 ; reg10b:inst4|dff_behavioral:ff4|q ; reg10b:inst4|dff_behavioral:ff1|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.040      ; 0.944      ;
; 0.820 ; reg10b:inst4|dff_behavioral:ff1|q ; reg10b:inst4|dff_behavioral:ff6|q ; clk_div:inst1|clock_100Hz ; clk_div:inst1|clock_100Hz ; 0.000        ; 0.041      ; 0.945      ;
+-------+-----------------------------------+-----------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'signal'                                                                                                                        ;
+-------+-------------------------------+------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                      ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+------------------------------+------------------------------+-------------+--------------+------------+------------+
; 0.179 ; clk_div:inst1|clock_100hz_int ; clk_div:inst1|clock_100Hz    ; clk_div:inst1|clock_1Khz_int ; signal      ; 0.000        ; 0.148      ; 0.441      ;
; 0.252 ; clk_div:inst1|count_1Mhz[4]   ; clk_div:inst1|count_1Mhz[5]  ; signal                       ; signal      ; 0.000        ; 0.245      ; 0.581      ;
; 0.265 ; clk_div:inst1|count_1Mhz[3]   ; clk_div:inst1|clock_1Mhz_int ; signal                       ; signal      ; 0.000        ; 0.043      ; 0.392      ;
; 0.287 ; clk_div:inst1|count_1Mhz[5]   ; clk_div:inst1|count_1Mhz[5]  ; signal                       ; signal      ; 0.000        ; 0.050      ; 0.421      ;
; 0.292 ; clk_div:inst1|count_1Mhz[1]   ; clk_div:inst1|count_1Mhz[1]  ; signal                       ; signal      ; 0.000        ; 0.043      ; 0.419      ;
; 0.293 ; clk_div:inst1|count_1Mhz[2]   ; clk_div:inst1|count_1Mhz[2]  ; signal                       ; signal      ; 0.000        ; 0.043      ; 0.420      ;
; 0.296 ; clk_div:inst1|count_1Mhz[4]   ; clk_div:inst1|count_1Mhz[4]  ; signal                       ; signal      ; 0.000        ; 0.043      ; 0.423      ;
; 0.299 ; clk_div:inst1|count_1Mhz[4]   ; clk_div:inst1|clock_1Mhz_int ; signal                       ; signal      ; 0.000        ; 0.043      ; 0.426      ;
; 0.302 ; clk_div:inst1|count_1Mhz[3]   ; clk_div:inst1|count_1Mhz[3]  ; signal                       ; signal      ; 0.000        ; 0.043      ; 0.429      ;
; 0.305 ; clk_div:inst1|count_1Mhz[0]   ; clk_div:inst1|count_1Mhz[0]  ; signal                       ; signal      ; 0.000        ; 0.043      ; 0.432      ;
; 0.312 ; clk_div:inst1|count_1Mhz[3]   ; clk_div:inst1|count_1Mhz[5]  ; signal                       ; signal      ; 0.000        ; 0.245      ; 0.641      ;
; 0.315 ; clk_div:inst1|count_1Mhz[2]   ; clk_div:inst1|count_1Mhz[5]  ; signal                       ; signal      ; 0.000        ; 0.245      ; 0.644      ;
; 0.368 ; clk_div:inst1|count_1Mhz[1]   ; clk_div:inst1|count_1Mhz[5]  ; signal                       ; signal      ; 0.000        ; 0.245      ; 0.697      ;
; 0.382 ; clk_div:inst1|count_1Mhz[0]   ; clk_div:inst1|count_1Mhz[5]  ; signal                       ; signal      ; 0.000        ; 0.245      ; 0.711      ;
; 0.441 ; clk_div:inst1|count_1Mhz[1]   ; clk_div:inst1|count_1Mhz[2]  ; signal                       ; signal      ; 0.000        ; 0.043      ; 0.568      ;
; 0.451 ; clk_div:inst1|count_1Mhz[3]   ; clk_div:inst1|count_1Mhz[4]  ; signal                       ; signal      ; 0.000        ; 0.043      ; 0.578      ;
; 0.451 ; clk_div:inst1|count_1Mhz[2]   ; clk_div:inst1|count_1Mhz[3]  ; signal                       ; signal      ; 0.000        ; 0.043      ; 0.578      ;
; 0.452 ; clk_div:inst1|count_1Mhz[5]   ; clk_div:inst1|clock_1Mhz_int ; signal                       ; signal      ; 0.000        ; -0.152     ; 0.384      ;
; 0.452 ; clk_div:inst1|count_1Mhz[0]   ; clk_div:inst1|count_1Mhz[1]  ; signal                       ; signal      ; 0.000        ; 0.043      ; 0.579      ;
; 0.454 ; clk_div:inst1|count_1Mhz[2]   ; clk_div:inst1|count_1Mhz[4]  ; signal                       ; signal      ; 0.000        ; 0.043      ; 0.581      ;
; 0.455 ; clk_div:inst1|count_1Mhz[0]   ; clk_div:inst1|count_1Mhz[2]  ; signal                       ; signal      ; 0.000        ; 0.043      ; 0.582      ;
; 0.504 ; clk_div:inst1|count_1Mhz[1]   ; clk_div:inst1|count_1Mhz[3]  ; signal                       ; signal      ; 0.000        ; 0.043      ; 0.631      ;
; 0.507 ; clk_div:inst1|count_1Mhz[1]   ; clk_div:inst1|count_1Mhz[4]  ; signal                       ; signal      ; 0.000        ; 0.043      ; 0.634      ;
; 0.518 ; clk_div:inst1|count_1Mhz[0]   ; clk_div:inst1|count_1Mhz[3]  ; signal                       ; signal      ; 0.000        ; 0.043      ; 0.645      ;
; 0.521 ; clk_div:inst1|count_1Mhz[0]   ; clk_div:inst1|count_1Mhz[4]  ; signal                       ; signal      ; 0.000        ; 0.043      ; 0.648      ;
; 0.635 ; clk_div:inst1|count_1Mhz[4]   ; clk_div:inst1|count_1Mhz[3]  ; signal                       ; signal      ; 0.000        ; 0.043      ; 0.762      ;
; 0.635 ; clk_div:inst1|count_1Mhz[4]   ; clk_div:inst1|count_1Mhz[2]  ; signal                       ; signal      ; 0.000        ; 0.043      ; 0.762      ;
; 0.635 ; clk_div:inst1|count_1Mhz[4]   ; clk_div:inst1|count_1Mhz[0]  ; signal                       ; signal      ; 0.000        ; 0.043      ; 0.762      ;
; 0.635 ; clk_div:inst1|count_1Mhz[4]   ; clk_div:inst1|count_1Mhz[1]  ; signal                       ; signal      ; 0.000        ; 0.043      ; 0.762      ;
; 0.676 ; clk_div:inst1|count_1Mhz[2]   ; clk_div:inst1|count_1Mhz[0]  ; signal                       ; signal      ; 0.000        ; 0.043      ; 0.803      ;
; 0.676 ; clk_div:inst1|count_1Mhz[2]   ; clk_div:inst1|count_1Mhz[1]  ; signal                       ; signal      ; 0.000        ; 0.043      ; 0.803      ;
; 0.743 ; clk_div:inst1|count_1Mhz[3]   ; clk_div:inst1|count_1Mhz[2]  ; signal                       ; signal      ; 0.000        ; 0.043      ; 0.870      ;
; 0.743 ; clk_div:inst1|count_1Mhz[3]   ; clk_div:inst1|count_1Mhz[0]  ; signal                       ; signal      ; 0.000        ; 0.043      ; 0.870      ;
; 0.743 ; clk_div:inst1|count_1Mhz[3]   ; clk_div:inst1|count_1Mhz[1]  ; signal                       ; signal      ; 0.000        ; 0.043      ; 0.870      ;
; 0.766 ; clk_div:inst1|count_1Mhz[5]   ; clk_div:inst1|count_1Mhz[4]  ; signal                       ; signal      ; 0.000        ; -0.152     ; 0.698      ;
; 0.766 ; clk_div:inst1|count_1Mhz[5]   ; clk_div:inst1|count_1Mhz[3]  ; signal                       ; signal      ; 0.000        ; -0.152     ; 0.698      ;
; 0.766 ; clk_div:inst1|count_1Mhz[5]   ; clk_div:inst1|count_1Mhz[2]  ; signal                       ; signal      ; 0.000        ; -0.152     ; 0.698      ;
; 0.766 ; clk_div:inst1|count_1Mhz[5]   ; clk_div:inst1|count_1Mhz[0]  ; signal                       ; signal      ; 0.000        ; -0.152     ; 0.698      ;
; 0.766 ; clk_div:inst1|count_1Mhz[5]   ; clk_div:inst1|count_1Mhz[1]  ; signal                       ; signal      ; 0.000        ; -0.152     ; 0.698      ;
; 0.815 ; clk_div:inst1|count_1Mhz[1]   ; clk_div:inst1|count_1Mhz[0]  ; signal                       ; signal      ; 0.000        ; 0.043      ; 0.942      ;
+-------+-------------------------------+------------------------------+------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_div:inst1|clock_1Khz_int'                                                                                                                    ;
+-------+-------------------------------+-------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.181 ; clk_div:inst1|clock_100hz_int ; clk_div:inst1|clock_100hz_int ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; clk_div:inst1|count_100hz[1]  ; clk_div:inst1|count_100hz[1]  ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; clk_div:inst1|count_100hz[2]  ; clk_div:inst1|count_100hz[2]  ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int ; 0.000        ; 0.042      ; 0.307      ;
; 0.188 ; clk_div:inst1|count_100hz[0]  ; clk_div:inst1|count_100hz[0]  ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int ; 0.000        ; 0.042      ; 0.314      ;
; 0.195 ; clk_div:inst1|count_100hz[2]  ; clk_div:inst1|count_100hz[0]  ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int ; 0.000        ; 0.042      ; 0.321      ;
; 0.195 ; clk_div:inst1|count_100hz[1]  ; clk_div:inst1|clock_100hz_int ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int ; 0.000        ; 0.042      ; 0.321      ;
; 0.197 ; clk_div:inst1|count_100hz[1]  ; clk_div:inst1|count_100hz[2]  ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int ; 0.000        ; 0.042      ; 0.323      ;
; 0.199 ; clk_div:inst1|count_100hz[0]  ; clk_div:inst1|count_100hz[1]  ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int ; 0.000        ; 0.042      ; 0.325      ;
; 0.297 ; clk_div:inst1|count_100hz[0]  ; clk_div:inst1|count_100hz[2]  ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int ; 0.000        ; 0.042      ; 0.423      ;
; 0.300 ; clk_div:inst1|count_100hz[1]  ; clk_div:inst1|count_100hz[0]  ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int ; 0.000        ; 0.042      ; 0.426      ;
; 0.323 ; clk_div:inst1|count_100hz[0]  ; clk_div:inst1|clock_100hz_int ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int ; 0.000        ; 0.042      ; 0.449      ;
; 0.325 ; clk_div:inst1|count_100hz[2]  ; clk_div:inst1|clock_100hz_int ; clk_div:inst1|clock_1Khz_int ; clk_div:inst1|clock_1Khz_int ; 0.000        ; 0.042      ; 0.451      ;
+-------+-------------------------------+-------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'signal'                                                             ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; signal ; Rise       ; signal                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; signal ; Rise       ; clk_div:inst1|clock_100Hz    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; signal ; Rise       ; clk_div:inst1|clock_1Mhz_int ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; signal ; Rise       ; clk_div:inst1|count_1Mhz[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; signal ; Rise       ; clk_div:inst1|count_1Mhz[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; signal ; Rise       ; clk_div:inst1|count_1Mhz[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; signal ; Rise       ; clk_div:inst1|count_1Mhz[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; signal ; Rise       ; clk_div:inst1|count_1Mhz[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; signal ; Rise       ; clk_div:inst1|count_1Mhz[5]  ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width  ; signal ; Rise       ; clk_div:inst1|count_1Mhz[5]  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; signal ; Rise       ; clk_div:inst1|clock_100Hz    ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; signal ; Rise       ; clk_div:inst1|clock_1Mhz_int ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; signal ; Rise       ; clk_div:inst1|count_1Mhz[0]  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; signal ; Rise       ; clk_div:inst1|count_1Mhz[1]  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; signal ; Rise       ; clk_div:inst1|count_1Mhz[2]  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; signal ; Rise       ; clk_div:inst1|count_1Mhz[3]  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; signal ; Rise       ; clk_div:inst1|count_1Mhz[4]  ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst1|count_1Mhz[5]|clk      ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst1|clock_100Hz|clk        ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst1|clock_1Mhz_int|clk     ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst1|count_1Mhz[0]|clk      ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst1|count_1Mhz[1]|clk      ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst1|count_1Mhz[2]|clk      ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst1|count_1Mhz[3]|clk      ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst1|count_1Mhz[4]|clk      ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; signal~input|o               ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; signal~inputclkctrl|inclk[0] ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; signal~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal ; Rise       ; signal~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; signal~input|i               ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; signal ; Rise       ; clk_div:inst1|clock_1Mhz_int ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; signal ; Rise       ; clk_div:inst1|count_1Mhz[0]  ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; signal ; Rise       ; clk_div:inst1|count_1Mhz[1]  ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; signal ; Rise       ; clk_div:inst1|count_1Mhz[2]  ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; signal ; Rise       ; clk_div:inst1|count_1Mhz[3]  ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; signal ; Rise       ; clk_div:inst1|count_1Mhz[4]  ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; signal ; Rise       ; clk_div:inst1|clock_100Hz    ;
; 0.681  ; 0.897        ; 0.216          ; High Pulse Width ; signal ; Rise       ; clk_div:inst1|count_1Mhz[5]  ;
; 0.866  ; 0.866        ; 0.000          ; High Pulse Width ; signal ; Rise       ; signal~inputclkctrl|inclk[0] ;
; 0.866  ; 0.866        ; 0.000          ; High Pulse Width ; signal ; Rise       ; signal~inputclkctrl|outclk   ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst1|clock_1Mhz_int|clk     ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst1|count_1Mhz[0]|clk      ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst1|count_1Mhz[1]|clk      ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst1|count_1Mhz[2]|clk      ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst1|count_1Mhz[3]|clk      ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst1|count_1Mhz[4]|clk      ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; signal ; Rise       ; signal~input|o               ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst1|clock_100Hz|clk        ;
; 0.903  ; 0.903        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst1|count_1Mhz[5]|clk      ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_div:inst1|clock_100Hz'                                                                   ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:inst1|clock_100Hz ; Rise       ; inst3                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:inst1|clock_100Hz ; Rise       ; reg10b:inst4|dff_behavioral:ff0|q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:inst1|clock_100Hz ; Rise       ; reg10b:inst4|dff_behavioral:ff1|q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:inst1|clock_100Hz ; Rise       ; reg10b:inst4|dff_behavioral:ff2|q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:inst1|clock_100Hz ; Rise       ; reg10b:inst4|dff_behavioral:ff3|q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:inst1|clock_100Hz ; Rise       ; reg10b:inst4|dff_behavioral:ff4|q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:inst1|clock_100Hz ; Rise       ; reg10b:inst4|dff_behavioral:ff5|q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:inst1|clock_100Hz ; Rise       ; reg10b:inst4|dff_behavioral:ff6|q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:inst1|clock_100Hz ; Rise       ; reg10b:inst4|dff_behavioral:ff7|q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:inst1|clock_100Hz ; Rise       ; reg10b:inst4|dff_behavioral:ff8|q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:inst1|clock_100Hz ; Rise       ; reg10b:inst4|dff_behavioral:ff9|q  ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width  ; clk_div:inst1|clock_100Hz ; Rise       ; inst3                              ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width  ; clk_div:inst1|clock_100Hz ; Rise       ; reg10b:inst4|dff_behavioral:ff7|q  ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width  ; clk_div:inst1|clock_100Hz ; Rise       ; reg10b:inst4|dff_behavioral:ff8|q  ;
; 0.279  ; 0.463        ; 0.184          ; Low Pulse Width  ; clk_div:inst1|clock_100Hz ; Rise       ; reg10b:inst4|dff_behavioral:ff0|q  ;
; 0.279  ; 0.463        ; 0.184          ; Low Pulse Width  ; clk_div:inst1|clock_100Hz ; Rise       ; reg10b:inst4|dff_behavioral:ff1|q  ;
; 0.279  ; 0.463        ; 0.184          ; Low Pulse Width  ; clk_div:inst1|clock_100Hz ; Rise       ; reg10b:inst4|dff_behavioral:ff2|q  ;
; 0.279  ; 0.463        ; 0.184          ; Low Pulse Width  ; clk_div:inst1|clock_100Hz ; Rise       ; reg10b:inst4|dff_behavioral:ff3|q  ;
; 0.279  ; 0.463        ; 0.184          ; Low Pulse Width  ; clk_div:inst1|clock_100Hz ; Rise       ; reg10b:inst4|dff_behavioral:ff4|q  ;
; 0.279  ; 0.463        ; 0.184          ; Low Pulse Width  ; clk_div:inst1|clock_100Hz ; Rise       ; reg10b:inst4|dff_behavioral:ff5|q  ;
; 0.279  ; 0.463        ; 0.184          ; Low Pulse Width  ; clk_div:inst1|clock_100Hz ; Rise       ; reg10b:inst4|dff_behavioral:ff6|q  ;
; 0.279  ; 0.463        ; 0.184          ; Low Pulse Width  ; clk_div:inst1|clock_100Hz ; Rise       ; reg10b:inst4|dff_behavioral:ff9|q  ;
; 0.317  ; 0.533        ; 0.216          ; High Pulse Width ; clk_div:inst1|clock_100Hz ; Rise       ; reg10b:inst4|dff_behavioral:ff4|q  ;
; 0.317  ; 0.533        ; 0.216          ; High Pulse Width ; clk_div:inst1|clock_100Hz ; Rise       ; reg10b:inst4|dff_behavioral:ff5|q  ;
; 0.317  ; 0.533        ; 0.216          ; High Pulse Width ; clk_div:inst1|clock_100Hz ; Rise       ; reg10b:inst4|dff_behavioral:ff6|q  ;
; 0.317  ; 0.533        ; 0.216          ; High Pulse Width ; clk_div:inst1|clock_100Hz ; Rise       ; reg10b:inst4|dff_behavioral:ff9|q  ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; clk_div:inst1|clock_100Hz ; Rise       ; reg10b:inst4|dff_behavioral:ff0|q  ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; clk_div:inst1|clock_100Hz ; Rise       ; reg10b:inst4|dff_behavioral:ff1|q  ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; clk_div:inst1|clock_100Hz ; Rise       ; reg10b:inst4|dff_behavioral:ff2|q  ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; clk_div:inst1|clock_100Hz ; Rise       ; reg10b:inst4|dff_behavioral:ff3|q  ;
; 0.343  ; 0.559        ; 0.216          ; High Pulse Width ; clk_div:inst1|clock_100Hz ; Rise       ; inst3                              ;
; 0.343  ; 0.559        ; 0.216          ; High Pulse Width ; clk_div:inst1|clock_100Hz ; Rise       ; reg10b:inst4|dff_behavioral:ff7|q  ;
; 0.343  ; 0.559        ; 0.216          ; High Pulse Width ; clk_div:inst1|clock_100Hz ; Rise       ; reg10b:inst4|dff_behavioral:ff8|q  ;
; 0.433  ; 0.433        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_100Hz ; Rise       ; inst3|clk                          ;
; 0.433  ; 0.433        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_100Hz ; Rise       ; inst4|ff7|q|clk                    ;
; 0.433  ; 0.433        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_100Hz ; Rise       ; inst4|ff8|q|clk                    ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_100Hz ; Rise       ; inst4|ff0|q|clk                    ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_100Hz ; Rise       ; inst4|ff1|q|clk                    ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_100Hz ; Rise       ; inst4|ff2|q|clk                    ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_100Hz ; Rise       ; inst4|ff3|q|clk                    ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_100Hz ; Rise       ; inst4|ff4|q|clk                    ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_100Hz ; Rise       ; inst4|ff5|q|clk                    ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_100Hz ; Rise       ; inst4|ff6|q|clk                    ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_100Hz ; Rise       ; inst4|ff9|q|clk                    ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_100Hz ; Rise       ; inst1|clock_100Hz~clkctrl|inclk[0] ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_100Hz ; Rise       ; inst1|clock_100Hz~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_100Hz ; Rise       ; inst1|clock_100Hz|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_100Hz ; Rise       ; inst1|clock_100Hz|q                ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_100Hz ; Rise       ; inst1|clock_100Hz~clkctrl|inclk[0] ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_100Hz ; Rise       ; inst1|clock_100Hz~clkctrl|outclk   ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_100Hz ; Rise       ; inst4|ff4|q|clk                    ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_100Hz ; Rise       ; inst4|ff5|q|clk                    ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_100Hz ; Rise       ; inst4|ff6|q|clk                    ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_100Hz ; Rise       ; inst4|ff9|q|clk                    ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_100Hz ; Rise       ; inst4|ff0|q|clk                    ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_100Hz ; Rise       ; inst4|ff1|q|clk                    ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_100Hz ; Rise       ; inst4|ff2|q|clk                    ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_100Hz ; Rise       ; inst4|ff3|q|clk                    ;
; 0.565  ; 0.565        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_100Hz ; Rise       ; inst3|clk                          ;
; 0.565  ; 0.565        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_100Hz ; Rise       ; inst4|ff7|q|clk                    ;
; 0.565  ; 0.565        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_100Hz ; Rise       ; inst4|ff8|q|clk                    ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_div:inst1|clock_100Khz_int'                                                                        ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:inst1|clock_100Khz_int ; Rise       ; clk_div:inst1|clock_10Khz_int           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:inst1|clock_100Khz_int ; Rise       ; clk_div:inst1|count_10Khz[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:inst1|clock_100Khz_int ; Rise       ; clk_div:inst1|count_10Khz[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:inst1|clock_100Khz_int ; Rise       ; clk_div:inst1|count_10Khz[2]            ;
; 0.280  ; 0.464        ; 0.184          ; Low Pulse Width  ; clk_div:inst1|clock_100Khz_int ; Rise       ; clk_div:inst1|clock_10Khz_int           ;
; 0.280  ; 0.464        ; 0.184          ; Low Pulse Width  ; clk_div:inst1|clock_100Khz_int ; Rise       ; clk_div:inst1|count_10Khz[0]            ;
; 0.280  ; 0.464        ; 0.184          ; Low Pulse Width  ; clk_div:inst1|clock_100Khz_int ; Rise       ; clk_div:inst1|count_10Khz[1]            ;
; 0.280  ; 0.464        ; 0.184          ; Low Pulse Width  ; clk_div:inst1|clock_100Khz_int ; Rise       ; clk_div:inst1|count_10Khz[2]            ;
; 0.315  ; 0.531        ; 0.216          ; High Pulse Width ; clk_div:inst1|clock_100Khz_int ; Rise       ; clk_div:inst1|clock_10Khz_int           ;
; 0.315  ; 0.531        ; 0.216          ; High Pulse Width ; clk_div:inst1|clock_100Khz_int ; Rise       ; clk_div:inst1|count_10Khz[0]            ;
; 0.315  ; 0.531        ; 0.216          ; High Pulse Width ; clk_div:inst1|clock_100Khz_int ; Rise       ; clk_div:inst1|count_10Khz[1]            ;
; 0.315  ; 0.531        ; 0.216          ; High Pulse Width ; clk_div:inst1|clock_100Khz_int ; Rise       ; clk_div:inst1|count_10Khz[2]            ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_100Khz_int ; Rise       ; inst1|clock_10Khz_int|clk               ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_100Khz_int ; Rise       ; inst1|count_10Khz[0]|clk                ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_100Khz_int ; Rise       ; inst1|count_10Khz[1]|clk                ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_100Khz_int ; Rise       ; inst1|count_10Khz[2]|clk                ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_100Khz_int ; Rise       ; inst1|clock_100Khz_int~clkctrl|inclk[0] ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_100Khz_int ; Rise       ; inst1|clock_100Khz_int~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_100Khz_int ; Rise       ; inst1|clock_100Khz_int|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_100Khz_int ; Rise       ; inst1|clock_100Khz_int|q                ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_100Khz_int ; Rise       ; inst1|clock_100Khz_int~clkctrl|inclk[0] ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_100Khz_int ; Rise       ; inst1|clock_100Khz_int~clkctrl|outclk   ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_100Khz_int ; Rise       ; inst1|clock_10Khz_int|clk               ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_100Khz_int ; Rise       ; inst1|count_10Khz[0]|clk                ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_100Khz_int ; Rise       ; inst1|count_10Khz[1]|clk                ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_100Khz_int ; Rise       ; inst1|count_10Khz[2]|clk                ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_div:inst1|clock_10Khz_int'                                                                       ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:inst1|clock_10Khz_int ; Rise       ; clk_div:inst1|clock_1Khz_int           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:inst1|clock_10Khz_int ; Rise       ; clk_div:inst1|count_1Khz[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:inst1|clock_10Khz_int ; Rise       ; clk_div:inst1|count_1Khz[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:inst1|clock_10Khz_int ; Rise       ; clk_div:inst1|count_1Khz[2]            ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; clk_div:inst1|clock_10Khz_int ; Rise       ; clk_div:inst1|clock_1Khz_int           ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; clk_div:inst1|clock_10Khz_int ; Rise       ; clk_div:inst1|count_1Khz[0]            ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; clk_div:inst1|clock_10Khz_int ; Rise       ; clk_div:inst1|count_1Khz[1]            ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; clk_div:inst1|clock_10Khz_int ; Rise       ; clk_div:inst1|count_1Khz[2]            ;
; 0.330  ; 0.546        ; 0.216          ; High Pulse Width ; clk_div:inst1|clock_10Khz_int ; Rise       ; clk_div:inst1|clock_1Khz_int           ;
; 0.330  ; 0.546        ; 0.216          ; High Pulse Width ; clk_div:inst1|clock_10Khz_int ; Rise       ; clk_div:inst1|count_1Khz[0]            ;
; 0.330  ; 0.546        ; 0.216          ; High Pulse Width ; clk_div:inst1|clock_10Khz_int ; Rise       ; clk_div:inst1|count_1Khz[1]            ;
; 0.330  ; 0.546        ; 0.216          ; High Pulse Width ; clk_div:inst1|clock_10Khz_int ; Rise       ; clk_div:inst1|count_1Khz[2]            ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_10Khz_int ; Rise       ; inst1|clock_1Khz_int|clk               ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_10Khz_int ; Rise       ; inst1|count_1Khz[0]|clk                ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_10Khz_int ; Rise       ; inst1|count_1Khz[1]|clk                ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_10Khz_int ; Rise       ; inst1|count_1Khz[2]|clk                ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_10Khz_int ; Rise       ; inst1|clock_10Khz_int~clkctrl|inclk[0] ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_10Khz_int ; Rise       ; inst1|clock_10Khz_int~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_10Khz_int ; Rise       ; inst1|clock_10Khz_int|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_10Khz_int ; Rise       ; inst1|clock_10Khz_int|q                ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_10Khz_int ; Rise       ; inst1|clock_10Khz_int~clkctrl|inclk[0] ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_10Khz_int ; Rise       ; inst1|clock_10Khz_int~clkctrl|outclk   ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_10Khz_int ; Rise       ; inst1|clock_1Khz_int|clk               ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_10Khz_int ; Rise       ; inst1|count_1Khz[0]|clk                ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_10Khz_int ; Rise       ; inst1|count_1Khz[1]|clk                ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_10Khz_int ; Rise       ; inst1|count_1Khz[2]|clk                ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_div:inst1|clock_1Khz_int'                                                                      ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:inst1|clock_1Khz_int ; Rise       ; clk_div:inst1|clock_100hz_int         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:inst1|clock_1Khz_int ; Rise       ; clk_div:inst1|count_100hz[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:inst1|clock_1Khz_int ; Rise       ; clk_div:inst1|count_100hz[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:inst1|clock_1Khz_int ; Rise       ; clk_div:inst1|count_100hz[2]          ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; clk_div:inst1|clock_1Khz_int ; Rise       ; clk_div:inst1|clock_100hz_int         ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; clk_div:inst1|clock_1Khz_int ; Rise       ; clk_div:inst1|count_100hz[0]          ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; clk_div:inst1|clock_1Khz_int ; Rise       ; clk_div:inst1|count_100hz[1]          ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; clk_div:inst1|clock_1Khz_int ; Rise       ; clk_div:inst1|count_100hz[2]          ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; clk_div:inst1|clock_1Khz_int ; Rise       ; clk_div:inst1|clock_100hz_int         ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; clk_div:inst1|clock_1Khz_int ; Rise       ; clk_div:inst1|count_100hz[0]          ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; clk_div:inst1|clock_1Khz_int ; Rise       ; clk_div:inst1|count_100hz[1]          ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; clk_div:inst1|clock_1Khz_int ; Rise       ; clk_div:inst1|count_100hz[2]          ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_1Khz_int ; Rise       ; inst1|clock_100hz_int|clk             ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_1Khz_int ; Rise       ; inst1|count_100hz[0]|clk              ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_1Khz_int ; Rise       ; inst1|count_100hz[1]|clk              ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_1Khz_int ; Rise       ; inst1|count_100hz[2]|clk              ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_1Khz_int ; Rise       ; inst1|clock_1Khz_int~clkctrl|inclk[0] ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_1Khz_int ; Rise       ; inst1|clock_1Khz_int~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_1Khz_int ; Rise       ; inst1|clock_1Khz_int|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_1Khz_int ; Rise       ; inst1|clock_1Khz_int|q                ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_1Khz_int ; Rise       ; inst1|clock_1Khz_int~clkctrl|inclk[0] ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_1Khz_int ; Rise       ; inst1|clock_1Khz_int~clkctrl|outclk   ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_1Khz_int ; Rise       ; inst1|clock_100hz_int|clk             ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_1Khz_int ; Rise       ; inst1|count_100hz[0]|clk              ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_1Khz_int ; Rise       ; inst1|count_100hz[1]|clk              ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_1Khz_int ; Rise       ; inst1|count_100hz[2]|clk              ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_div:inst1|clock_1Mhz_int'                                                                      ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:inst1|clock_1Mhz_int ; Rise       ; clk_div:inst1|clock_100Khz_int        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:inst1|clock_1Mhz_int ; Rise       ; clk_div:inst1|count_100Khz[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:inst1|clock_1Mhz_int ; Rise       ; clk_div:inst1|count_100Khz[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:inst1|clock_1Mhz_int ; Rise       ; clk_div:inst1|count_100Khz[2]         ;
; 0.272  ; 0.456        ; 0.184          ; Low Pulse Width  ; clk_div:inst1|clock_1Mhz_int ; Rise       ; clk_div:inst1|clock_100Khz_int        ;
; 0.272  ; 0.456        ; 0.184          ; Low Pulse Width  ; clk_div:inst1|clock_1Mhz_int ; Rise       ; clk_div:inst1|count_100Khz[0]         ;
; 0.272  ; 0.456        ; 0.184          ; Low Pulse Width  ; clk_div:inst1|clock_1Mhz_int ; Rise       ; clk_div:inst1|count_100Khz[1]         ;
; 0.272  ; 0.456        ; 0.184          ; Low Pulse Width  ; clk_div:inst1|clock_1Mhz_int ; Rise       ; clk_div:inst1|count_100Khz[2]         ;
; 0.323  ; 0.539        ; 0.216          ; High Pulse Width ; clk_div:inst1|clock_1Mhz_int ; Rise       ; clk_div:inst1|clock_100Khz_int        ;
; 0.323  ; 0.539        ; 0.216          ; High Pulse Width ; clk_div:inst1|clock_1Mhz_int ; Rise       ; clk_div:inst1|count_100Khz[0]         ;
; 0.323  ; 0.539        ; 0.216          ; High Pulse Width ; clk_div:inst1|clock_1Mhz_int ; Rise       ; clk_div:inst1|count_100Khz[1]         ;
; 0.323  ; 0.539        ; 0.216          ; High Pulse Width ; clk_div:inst1|clock_1Mhz_int ; Rise       ; clk_div:inst1|count_100Khz[2]         ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_1Mhz_int ; Rise       ; inst1|clock_100Khz_int|clk            ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_1Mhz_int ; Rise       ; inst1|count_100Khz[0]|clk             ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_1Mhz_int ; Rise       ; inst1|count_100Khz[1]|clk             ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_1Mhz_int ; Rise       ; inst1|count_100Khz[2]|clk             ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_1Mhz_int ; Rise       ; inst1|clock_1Mhz_int~clkctrl|inclk[0] ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_1Mhz_int ; Rise       ; inst1|clock_1Mhz_int~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_1Mhz_int ; Rise       ; inst1|clock_1Mhz_int|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:inst1|clock_1Mhz_int ; Rise       ; inst1|clock_1Mhz_int|q                ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_1Mhz_int ; Rise       ; inst1|clock_1Mhz_int~clkctrl|inclk[0] ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_1Mhz_int ; Rise       ; inst1|clock_1Mhz_int~clkctrl|outclk   ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_1Mhz_int ; Rise       ; inst1|clock_100Khz_int|clk            ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_1Mhz_int ; Rise       ; inst1|count_100Khz[0]|clk             ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_1Mhz_int ; Rise       ; inst1|count_100Khz[1]|clk             ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; clk_div:inst1|clock_1Mhz_int ; Rise       ; inst1|count_100Khz[2]|clk             ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+


+------------------------------------------------------------------------------------------------+
; Setup Times                                                                                    ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; c0        ; clk_div:inst1|clock_100Hz ; 1.130 ; 1.786 ; Rise       ; clk_div:inst1|clock_100Hz ;
; c1        ; clk_div:inst1|clock_100Hz ; 0.976 ; 1.601 ; Rise       ; clk_div:inst1|clock_100Hz ;
; c2        ; clk_div:inst1|clock_100Hz ; 1.137 ; 1.786 ; Rise       ; clk_div:inst1|clock_100Hz ;
; c3        ; clk_div:inst1|clock_100Hz ; 1.022 ; 1.666 ; Rise       ; clk_div:inst1|clock_100Hz ;
; c4        ; clk_div:inst1|clock_100Hz ; 1.011 ; 1.643 ; Rise       ; clk_div:inst1|clock_100Hz ;
; c5        ; clk_div:inst1|clock_100Hz ; 1.044 ; 1.685 ; Rise       ; clk_div:inst1|clock_100Hz ;
; c6        ; clk_div:inst1|clock_100Hz ; 0.993 ; 1.629 ; Rise       ; clk_div:inst1|clock_100Hz ;
; c7        ; clk_div:inst1|clock_100Hz ; 0.821 ; 1.469 ; Rise       ; clk_div:inst1|clock_100Hz ;
; c8        ; clk_div:inst1|clock_100Hz ; 0.659 ; 1.259 ; Rise       ; clk_div:inst1|clock_100Hz ;
; c9        ; clk_div:inst1|clock_100Hz ; 0.850 ; 1.456 ; Rise       ; clk_div:inst1|clock_100Hz ;
+-----------+---------------------------+-------+-------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Hold Times                                                                                       ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; c0        ; clk_div:inst1|clock_100Hz ; -0.867 ; -1.490 ; Rise       ; clk_div:inst1|clock_100Hz ;
; c1        ; clk_div:inst1|clock_100Hz ; -0.720 ; -1.313 ; Rise       ; clk_div:inst1|clock_100Hz ;
; c2        ; clk_div:inst1|clock_100Hz ; -0.873 ; -1.490 ; Rise       ; clk_div:inst1|clock_100Hz ;
; c3        ; clk_div:inst1|clock_100Hz ; -0.763 ; -1.380 ; Rise       ; clk_div:inst1|clock_100Hz ;
; c4        ; clk_div:inst1|clock_100Hz ; -0.753 ; -1.353 ; Rise       ; clk_div:inst1|clock_100Hz ;
; c5        ; clk_div:inst1|clock_100Hz ; -0.785 ; -1.394 ; Rise       ; clk_div:inst1|clock_100Hz ;
; c6        ; clk_div:inst1|clock_100Hz ; -0.735 ; -1.339 ; Rise       ; clk_div:inst1|clock_100Hz ;
; c7        ; clk_div:inst1|clock_100Hz ; -0.554 ; -1.174 ; Rise       ; clk_div:inst1|clock_100Hz ;
; c8        ; clk_div:inst1|clock_100Hz ; -0.383 ; -0.963 ; Rise       ; clk_div:inst1|clock_100Hz ;
; c9        ; clk_div:inst1|clock_100Hz ; -0.612 ; -1.203 ; Rise       ; clk_div:inst1|clock_100Hz ;
+-----------+---------------------------+--------+--------+------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                           ;
+------------+---------------------------+-------+-------+------------+---------------------------+
; Data Port  ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+------------+---------------------------+-------+-------+------------+---------------------------+
; s0         ; clk_div:inst1|clock_100Hz ; 3.652 ; 3.740 ; Rise       ; clk_div:inst1|clock_100Hz ;
; s1         ; clk_div:inst1|clock_100Hz ; 3.643 ; 3.729 ; Rise       ; clk_div:inst1|clock_100Hz ;
; s2         ; clk_div:inst1|clock_100Hz ; 3.678 ; 3.770 ; Rise       ; clk_div:inst1|clock_100Hz ;
; s3         ; clk_div:inst1|clock_100Hz ; 3.693 ; 3.785 ; Rise       ; clk_div:inst1|clock_100Hz ;
; s4         ; clk_div:inst1|clock_100Hz ; 3.518 ; 3.583 ; Rise       ; clk_div:inst1|clock_100Hz ;
; s5         ; clk_div:inst1|clock_100Hz ; 3.574 ; 3.657 ; Rise       ; clk_div:inst1|clock_100Hz ;
; s6         ; clk_div:inst1|clock_100Hz ; 4.427 ; 4.538 ; Rise       ; clk_div:inst1|clock_100Hz ;
; s7         ; clk_div:inst1|clock_100Hz ; 3.810 ; 3.894 ; Rise       ; clk_div:inst1|clock_100Hz ;
; s8         ; clk_div:inst1|clock_100Hz ; 3.650 ; 3.711 ; Rise       ; clk_div:inst1|clock_100Hz ;
; s9         ; clk_div:inst1|clock_100Hz ; 3.589 ; 3.672 ; Rise       ; clk_div:inst1|clock_100Hz ;
; sginal_nor ; clk_div:inst1|clock_100Hz ; 5.951 ; 5.666 ; Rise       ; clk_div:inst1|clock_100Hz ;
; signal_T   ; clk_div:inst1|clock_100Hz ; 4.571 ; 4.744 ; Rise       ; clk_div:inst1|clock_100Hz ;
+------------+---------------------------+-------+-------+------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                   ;
+------------+---------------------------+-------+-------+------------+---------------------------+
; Data Port  ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+------------+---------------------------+-------+-------+------------+---------------------------+
; s0         ; clk_div:inst1|clock_100Hz ; 3.521 ; 3.606 ; Rise       ; clk_div:inst1|clock_100Hz ;
; s1         ; clk_div:inst1|clock_100Hz ; 3.512 ; 3.596 ; Rise       ; clk_div:inst1|clock_100Hz ;
; s2         ; clk_div:inst1|clock_100Hz ; 3.546 ; 3.635 ; Rise       ; clk_div:inst1|clock_100Hz ;
; s3         ; clk_div:inst1|clock_100Hz ; 3.561 ; 3.650 ; Rise       ; clk_div:inst1|clock_100Hz ;
; s4         ; clk_div:inst1|clock_100Hz ; 3.393 ; 3.457 ; Rise       ; clk_div:inst1|clock_100Hz ;
; s5         ; clk_div:inst1|clock_100Hz ; 3.447 ; 3.527 ; Rise       ; clk_div:inst1|clock_100Hz ;
; s6         ; clk_div:inst1|clock_100Hz ; 4.301 ; 4.409 ; Rise       ; clk_div:inst1|clock_100Hz ;
; s7         ; clk_div:inst1|clock_100Hz ; 3.674 ; 3.755 ; Rise       ; clk_div:inst1|clock_100Hz ;
; s8         ; clk_div:inst1|clock_100Hz ; 3.521 ; 3.579 ; Rise       ; clk_div:inst1|clock_100Hz ;
; s9         ; clk_div:inst1|clock_100Hz ; 3.461 ; 3.542 ; Rise       ; clk_div:inst1|clock_100Hz ;
; sginal_nor ; clk_div:inst1|clock_100Hz ; 5.566 ; 5.252 ; Rise       ; clk_div:inst1|clock_100Hz ;
; signal_T   ; clk_div:inst1|clock_100Hz ; 4.400 ; 4.566 ; Rise       ; clk_div:inst1|clock_100Hz ;
+------------+---------------------------+-------+-------+------------+---------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                           ;
+---------------------------------+---------+--------+----------+---------+---------------------+
; Clock                           ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack                ; -1.538  ; -0.426 ; N/A      ; N/A     ; -3.000              ;
;  clk_div:inst1|clock_100Hz      ; -1.538  ; 0.174  ; N/A      ; N/A     ; -1.285              ;
;  clk_div:inst1|clock_100Khz_int ; -0.585  ; -0.426 ; N/A      ; N/A     ; -1.285              ;
;  clk_div:inst1|clock_10Khz_int  ; -0.587  ; -0.341 ; N/A      ; N/A     ; -1.285              ;
;  clk_div:inst1|clock_1Khz_int   ; -0.243  ; 0.181  ; N/A      ; N/A     ; -1.285              ;
;  clk_div:inst1|clock_1Mhz_int   ; -0.587  ; -0.313 ; N/A      ; N/A     ; -1.285              ;
;  signal                         ; -1.263  ; 0.179  ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS                 ; -25.469 ; -1.059 ; 0.0      ; 0.0     ; -47.975             ;
;  clk_div:inst1|clock_100Hz      ; -13.931 ; 0.000  ; N/A      ; N/A     ; -14.135             ;
;  clk_div:inst1|clock_100Khz_int ; -1.035  ; -0.426 ; N/A      ; N/A     ; -5.140              ;
;  clk_div:inst1|clock_10Khz_int  ; -1.033  ; -0.341 ; N/A      ; N/A     ; -5.140              ;
;  clk_div:inst1|clock_1Khz_int   ; -0.619  ; 0.000  ; N/A      ; N/A     ; -5.140              ;
;  clk_div:inst1|clock_1Mhz_int   ; -1.045  ; -0.313 ; N/A      ; N/A     ; -5.140              ;
;  signal                         ; -7.806  ; 0.000  ; N/A      ; N/A     ; -13.280             ;
+---------------------------------+---------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------+
; Setup Times                                                                                    ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; c0        ; clk_div:inst1|clock_100Hz ; 2.320 ; 2.707 ; Rise       ; clk_div:inst1|clock_100Hz ;
; c1        ; clk_div:inst1|clock_100Hz ; 2.029 ; 2.371 ; Rise       ; clk_div:inst1|clock_100Hz ;
; c2        ; clk_div:inst1|clock_100Hz ; 2.336 ; 2.717 ; Rise       ; clk_div:inst1|clock_100Hz ;
; c3        ; clk_div:inst1|clock_100Hz ; 2.101 ; 2.502 ; Rise       ; clk_div:inst1|clock_100Hz ;
; c4        ; clk_div:inst1|clock_100Hz ; 2.129 ; 2.492 ; Rise       ; clk_div:inst1|clock_100Hz ;
; c5        ; clk_div:inst1|clock_100Hz ; 2.142 ; 2.508 ; Rise       ; clk_div:inst1|clock_100Hz ;
; c6        ; clk_div:inst1|clock_100Hz ; 2.041 ; 2.424 ; Rise       ; clk_div:inst1|clock_100Hz ;
; c7        ; clk_div:inst1|clock_100Hz ; 1.678 ; 2.081 ; Rise       ; clk_div:inst1|clock_100Hz ;
; c8        ; clk_div:inst1|clock_100Hz ; 1.338 ; 1.691 ; Rise       ; clk_div:inst1|clock_100Hz ;
; c9        ; clk_div:inst1|clock_100Hz ; 1.765 ; 2.106 ; Rise       ; clk_div:inst1|clock_100Hz ;
+-----------+---------------------------+-------+-------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Hold Times                                                                                       ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; c0        ; clk_div:inst1|clock_100Hz ; -0.867 ; -1.490 ; Rise       ; clk_div:inst1|clock_100Hz ;
; c1        ; clk_div:inst1|clock_100Hz ; -0.720 ; -1.313 ; Rise       ; clk_div:inst1|clock_100Hz ;
; c2        ; clk_div:inst1|clock_100Hz ; -0.873 ; -1.490 ; Rise       ; clk_div:inst1|clock_100Hz ;
; c3        ; clk_div:inst1|clock_100Hz ; -0.763 ; -1.380 ; Rise       ; clk_div:inst1|clock_100Hz ;
; c4        ; clk_div:inst1|clock_100Hz ; -0.753 ; -1.353 ; Rise       ; clk_div:inst1|clock_100Hz ;
; c5        ; clk_div:inst1|clock_100Hz ; -0.785 ; -1.394 ; Rise       ; clk_div:inst1|clock_100Hz ;
; c6        ; clk_div:inst1|clock_100Hz ; -0.735 ; -1.339 ; Rise       ; clk_div:inst1|clock_100Hz ;
; c7        ; clk_div:inst1|clock_100Hz ; -0.554 ; -1.174 ; Rise       ; clk_div:inst1|clock_100Hz ;
; c8        ; clk_div:inst1|clock_100Hz ; -0.383 ; -0.861 ; Rise       ; clk_div:inst1|clock_100Hz ;
; c9        ; clk_div:inst1|clock_100Hz ; -0.612 ; -1.203 ; Rise       ; clk_div:inst1|clock_100Hz ;
+-----------+---------------------------+--------+--------+------------+---------------------------+


+---------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                             ;
+------------+---------------------------+--------+--------+------------+---------------------------+
; Data Port  ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+------------+---------------------------+--------+--------+------------+---------------------------+
; s0         ; clk_div:inst1|clock_100Hz ; 7.003  ; 6.978  ; Rise       ; clk_div:inst1|clock_100Hz ;
; s1         ; clk_div:inst1|clock_100Hz ; 6.965  ; 6.945  ; Rise       ; clk_div:inst1|clock_100Hz ;
; s2         ; clk_div:inst1|clock_100Hz ; 7.050  ; 7.019  ; Rise       ; clk_div:inst1|clock_100Hz ;
; s3         ; clk_div:inst1|clock_100Hz ; 7.060  ; 7.042  ; Rise       ; clk_div:inst1|clock_100Hz ;
; s4         ; clk_div:inst1|clock_100Hz ; 6.720  ; 6.699  ; Rise       ; clk_div:inst1|clock_100Hz ;
; s5         ; clk_div:inst1|clock_100Hz ; 6.809  ; 6.807  ; Rise       ; clk_div:inst1|clock_100Hz ;
; s6         ; clk_div:inst1|clock_100Hz ; 8.065  ; 8.147  ; Rise       ; clk_div:inst1|clock_100Hz ;
; s7         ; clk_div:inst1|clock_100Hz ; 7.292  ; 7.291  ; Rise       ; clk_div:inst1|clock_100Hz ;
; s8         ; clk_div:inst1|clock_100Hz ; 6.970  ; 6.973  ; Rise       ; clk_div:inst1|clock_100Hz ;
; s9         ; clk_div:inst1|clock_100Hz ; 6.840  ; 6.837  ; Rise       ; clk_div:inst1|clock_100Hz ;
; sginal_nor ; clk_div:inst1|clock_100Hz ; 11.123 ; 11.099 ; Rise       ; clk_div:inst1|clock_100Hz ;
; signal_T   ; clk_div:inst1|clock_100Hz ; 8.913  ; 8.917  ; Rise       ; clk_div:inst1|clock_100Hz ;
+------------+---------------------------+--------+--------+------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                   ;
+------------+---------------------------+-------+-------+------------+---------------------------+
; Data Port  ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+------------+---------------------------+-------+-------+------------+---------------------------+
; s0         ; clk_div:inst1|clock_100Hz ; 3.521 ; 3.606 ; Rise       ; clk_div:inst1|clock_100Hz ;
; s1         ; clk_div:inst1|clock_100Hz ; 3.512 ; 3.596 ; Rise       ; clk_div:inst1|clock_100Hz ;
; s2         ; clk_div:inst1|clock_100Hz ; 3.546 ; 3.635 ; Rise       ; clk_div:inst1|clock_100Hz ;
; s3         ; clk_div:inst1|clock_100Hz ; 3.561 ; 3.650 ; Rise       ; clk_div:inst1|clock_100Hz ;
; s4         ; clk_div:inst1|clock_100Hz ; 3.393 ; 3.457 ; Rise       ; clk_div:inst1|clock_100Hz ;
; s5         ; clk_div:inst1|clock_100Hz ; 3.447 ; 3.527 ; Rise       ; clk_div:inst1|clock_100Hz ;
; s6         ; clk_div:inst1|clock_100Hz ; 4.301 ; 4.409 ; Rise       ; clk_div:inst1|clock_100Hz ;
; s7         ; clk_div:inst1|clock_100Hz ; 3.674 ; 3.755 ; Rise       ; clk_div:inst1|clock_100Hz ;
; s8         ; clk_div:inst1|clock_100Hz ; 3.521 ; 3.579 ; Rise       ; clk_div:inst1|clock_100Hz ;
; s9         ; clk_div:inst1|clock_100Hz ; 3.461 ; 3.542 ; Rise       ; clk_div:inst1|clock_100Hz ;
; sginal_nor ; clk_div:inst1|clock_100Hz ; 5.566 ; 5.252 ; Rise       ; clk_div:inst1|clock_100Hz ;
; signal_T   ; clk_div:inst1|clock_100Hz ; 4.400 ; 4.566 ; Rise       ; clk_div:inst1|clock_100Hz ;
+------------+---------------------------+-------+-------+------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; s9            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; s8            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; s7            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; s6            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; s5            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; s4            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; s3            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; s2            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; s1            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; s0            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sginal_nor    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; signal_T      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; c9                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; c8                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; c7                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; c6                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; c5                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; c4                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; c3                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; c2                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; c1                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; c0                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; signal                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; s9            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; s8            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; s7            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; s6            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; s5            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; s4            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; s3            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; s2            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; s1            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; s0            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; sginal_nor    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; signal_T      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; s9            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; s8            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; s7            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; s6            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; s5            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; s4            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; s3            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; s2            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; s1            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; s0            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; sginal_nor    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; signal_T      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; s9            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; s8            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; s7            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; s6            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; s5            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; s4            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; s3            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; s2            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; s1            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; s0            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; sginal_nor    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; signal_T      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                             ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; clk_div:inst1|clock_1Khz_int   ; clk_div:inst1|clock_1Khz_int   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:inst1|clock_1Mhz_int   ; clk_div:inst1|clock_1Mhz_int   ; 11       ; 0        ; 0        ; 0        ;
; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_1Mhz_int   ; 1        ; 1        ; 0        ; 0        ;
; clk_div:inst1|clock_1Khz_int   ; clk_div:inst1|clock_10Khz_int  ; 1        ; 1        ; 0        ; 0        ;
; clk_div:inst1|clock_10Khz_int  ; clk_div:inst1|clock_10Khz_int  ; 11       ; 0        ; 0        ; 0        ;
; clk_div:inst1|clock_100Hz      ; clk_div:inst1|clock_100Hz      ; 156      ; 0        ; 0        ; 0        ;
; clk_div:inst1|clock_10Khz_int  ; clk_div:inst1|clock_100Khz_int ; 1        ; 1        ; 0        ; 0        ;
; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_100Khz_int ; 11       ; 0        ; 0        ; 0        ;
; clk_div:inst1|clock_1Khz_int   ; signal                         ; 1        ; 0        ; 0        ; 0        ;
; signal                         ; signal                         ; 60       ; 0        ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                              ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; clk_div:inst1|clock_1Khz_int   ; clk_div:inst1|clock_1Khz_int   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:inst1|clock_1Mhz_int   ; clk_div:inst1|clock_1Mhz_int   ; 11       ; 0        ; 0        ; 0        ;
; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_1Mhz_int   ; 1        ; 1        ; 0        ; 0        ;
; clk_div:inst1|clock_1Khz_int   ; clk_div:inst1|clock_10Khz_int  ; 1        ; 1        ; 0        ; 0        ;
; clk_div:inst1|clock_10Khz_int  ; clk_div:inst1|clock_10Khz_int  ; 11       ; 0        ; 0        ; 0        ;
; clk_div:inst1|clock_100Hz      ; clk_div:inst1|clock_100Hz      ; 156      ; 0        ; 0        ; 0        ;
; clk_div:inst1|clock_10Khz_int  ; clk_div:inst1|clock_100Khz_int ; 1        ; 1        ; 0        ; 0        ;
; clk_div:inst1|clock_100Khz_int ; clk_div:inst1|clock_100Khz_int ; 11       ; 0        ; 0        ; 0        ;
; clk_div:inst1|clock_1Khz_int   ; signal                         ; 1        ; 0        ; 0        ; 0        ;
; signal                         ; signal                         ; 60       ; 0        ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 21    ; 21   ;
; Unconstrained Output Ports      ; 12    ; 12   ;
; Unconstrained Output Port Paths ; 21    ; 21   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Wed Sep 12 08:49:38 2018
Info: Command: quartus_sta exercicio01 -c exercicio01
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'exercicio01.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name signal signal
    Info (332105): create_clock -period 1.000 -name clk_div:inst1|clock_100Hz clk_div:inst1|clock_100Hz
    Info (332105): create_clock -period 1.000 -name clk_div:inst1|clock_1Khz_int clk_div:inst1|clock_1Khz_int
    Info (332105): create_clock -period 1.000 -name clk_div:inst1|clock_10Khz_int clk_div:inst1|clock_10Khz_int
    Info (332105): create_clock -period 1.000 -name clk_div:inst1|clock_100Khz_int clk_div:inst1|clock_100Khz_int
    Info (332105): create_clock -period 1.000 -name clk_div:inst1|clock_1Mhz_int clk_div:inst1|clock_1Mhz_int
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.538
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.538             -13.931 clk_div:inst1|clock_100Hz 
    Info (332119):    -1.263              -7.806 signal 
    Info (332119):    -0.587              -1.045 clk_div:inst1|clock_1Mhz_int 
    Info (332119):    -0.587              -1.033 clk_div:inst1|clock_10Khz_int 
    Info (332119):    -0.585              -1.035 clk_div:inst1|clock_100Khz_int 
    Info (332119):    -0.243              -0.619 clk_div:inst1|clock_1Khz_int 
Info (332146): Worst-case hold slack is -0.426
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.426              -0.426 clk_div:inst1|clock_100Khz_int 
    Info (332119):    -0.332              -0.332 clk_div:inst1|clock_10Khz_int 
    Info (332119):    -0.301              -0.301 clk_div:inst1|clock_1Mhz_int 
    Info (332119):     0.385               0.000 clk_div:inst1|clock_100Hz 
    Info (332119):     0.402               0.000 clk_div:inst1|clock_1Khz_int 
    Info (332119):     0.548               0.000 signal 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -13.280 signal 
    Info (332119):    -1.285             -14.135 clk_div:inst1|clock_100Hz 
    Info (332119):    -1.285              -5.140 clk_div:inst1|clock_100Khz_int 
    Info (332119):    -1.285              -5.140 clk_div:inst1|clock_10Khz_int 
    Info (332119):    -1.285              -5.140 clk_div:inst1|clock_1Khz_int 
    Info (332119):    -1.285              -5.140 clk_div:inst1|clock_1Mhz_int 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.323
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.323             -11.629 clk_div:inst1|clock_100Hz 
    Info (332119):    -1.060              -6.338 signal 
    Info (332119):    -0.427              -0.590 clk_div:inst1|clock_1Mhz_int 
    Info (332119):    -0.426              -0.580 clk_div:inst1|clock_10Khz_int 
    Info (332119):    -0.424              -0.580 clk_div:inst1|clock_100Khz_int 
    Info (332119):    -0.118              -0.246 clk_div:inst1|clock_1Khz_int 
Info (332146): Worst-case hold slack is -0.297
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.297              -0.297 clk_div:inst1|clock_100Khz_int 
    Info (332119):    -0.225              -0.225 clk_div:inst1|clock_10Khz_int 
    Info (332119):    -0.173              -0.173 clk_div:inst1|clock_1Mhz_int 
    Info (332119):     0.338               0.000 clk_div:inst1|clock_100Hz 
    Info (332119):     0.354               0.000 clk_div:inst1|clock_1Khz_int 
    Info (332119):     0.486               0.000 signal 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -13.280 signal 
    Info (332119):    -1.285             -14.135 clk_div:inst1|clock_100Hz 
    Info (332119):    -1.285              -5.140 clk_div:inst1|clock_100Khz_int 
    Info (332119):    -1.285              -5.140 clk_div:inst1|clock_10Khz_int 
    Info (332119):    -1.285              -5.140 clk_div:inst1|clock_1Khz_int 
    Info (332119):    -1.285              -5.140 clk_div:inst1|clock_1Mhz_int 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.199
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.199              -1.182 clk_div:inst1|clock_100Hz 
    Info (332119):    -0.064              -0.320 signal 
    Info (332119):     0.223               0.000 clk_div:inst1|clock_10Khz_int 
    Info (332119):     0.223               0.000 clk_div:inst1|clock_1Mhz_int 
    Info (332119):     0.225               0.000 clk_div:inst1|clock_100Khz_int 
    Info (332119):     0.387               0.000 clk_div:inst1|clock_1Khz_int 
Info (332146): Worst-case hold slack is -0.371
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.371              -0.371 clk_div:inst1|clock_100Khz_int 
    Info (332119):    -0.341              -0.341 clk_div:inst1|clock_10Khz_int 
    Info (332119):    -0.313              -0.313 clk_div:inst1|clock_1Mhz_int 
    Info (332119):     0.174               0.000 clk_div:inst1|clock_100Hz 
    Info (332119):     0.179               0.000 signal 
    Info (332119):     0.181               0.000 clk_div:inst1|clock_1Khz_int 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -11.506 signal 
    Info (332119):    -1.000             -11.000 clk_div:inst1|clock_100Hz 
    Info (332119):    -1.000              -4.000 clk_div:inst1|clock_100Khz_int 
    Info (332119):    -1.000              -4.000 clk_div:inst1|clock_10Khz_int 
    Info (332119):    -1.000              -4.000 clk_div:inst1|clock_1Khz_int 
    Info (332119):    -1.000              -4.000 clk_div:inst1|clock_1Mhz_int 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 579 megabytes
    Info: Processing ended: Wed Sep 12 08:49:47 2018
    Info: Elapsed time: 00:00:09
    Info: Total CPU time (on all processors): 00:00:06


