`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 2018/10/03 13:37:15
// Design Name: 
// Module Name: phase_gen_256
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module phase_gen_256(
    input nReset,
    input sysClk,
    input audioClk,
    output [15:0] m_axis_phase_tdata,
    output m_axis_phase_tvalid
    );
endmodule
