Port
gpio[0];3
gpio[1];3
gpio[2];3
gpio[3];3
gpio[4];3
gpio[5];3
gpio[6];3
gpio[7];3
halted_ind;2
jtag_TDO;2
spi2_clk;2
spi2_mosi;2
spi2_ss;2
spi_clk;2
spi_mosi;2
spi_ss;2
uart_tx_pin;2
clk_in;1
jtag_TCK;1
jtag_TDI;1
jtag_TMS;1
rst_ext_i;1
spi2_miso;1
spi_miso;1
uart_rx_pin;1

Inst
BKCL_auto_0;gopBKCL
Pin
CAL_ACT_N;1

Inst
BKCL_auto_1;gopBKCL
Pin
CAL_ACT_N;1

Inst
BKCL_auto_2;gopBKCL
Pin
CAL_ACT_N;1

Inst
GRS_INST/grs;gopGRS
Pin
GRS_N;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/lb_res_2[6]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
timer_0/N103/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
N150_inv/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/N187_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/spi1/N671/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
N148_inv/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/N171_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/N163_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/N155_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/gpio_data[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
clk_in_ibuf/opit_0;gopIBUF
Pin
DIFFI_OUT;2
O;2
I;1
MI;1
T;1

Inst
clk_in_ibuf/opit_1;gopIBUFIOL
Pin
INCK;2
MO;2
OUT;2
T;2
IN;1
MI;1

Inst
clkbufg_0/gopclkbufg;gopCLKBUFG
Pin
CLKOUT;2
CLK;1

Inst
clkbufg_1/gopclkbufg;gopCLKBUFG
Pin
CLKOUT;2
CLK;1

Inst
u_rib/N296_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_rdata[17]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
timer_0/N0_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/N140/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/N118_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/N0/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N169_0_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
timer_0/N142/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/N136/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/N144/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N80_1_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/gpio_ctrl[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
timer_0/N114_44/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/N203_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
N152_inv/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/N179_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/data_r[28]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
gpio_0/N195_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
N144_inv/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/data_r[25]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
timer_0/data_r[1]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
timer_0/data_r[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
gpio_0/data_r[3]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
gpio_0/data_r[4]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/data_r[23]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
gpio_0/data_r[6]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
gpio_0/data_r[7]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/data_r[22]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N169_8_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/data_r[10]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
gpio_0/data_r[11]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
gpio_0/data_r[13]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
gpio_0/data_r[15]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
gpio_0/gpio_ctrl[10]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N239_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N169_12_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/data_r[23]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
gpio_0/data_r[18]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
gpio_0/data_r[22]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N169_19_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/gpio_ctrl[20]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N138_22/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N169_18_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
timer_0/data_r[19]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N219_25/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N138_27/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/data_r[27]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
timer_0/data_r[24]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
timer_0/data_r[29]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
gpio_0/data_r[31]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N219_16/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/data_r[29]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
gpio_0/data_r[9]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
timer_0/N99/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/gpio_ctrl[3]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N219_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/gpio_ctrl[5]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
gpio_0/gpio_ctrl[6]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
gpio_0/gpio_ctrl[7]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
gpio_0/data_r[17]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
gpio_0/gpio_ctrl[12]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
gpio_0/gpio_ctrl[11]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N169_11_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/gpio_ctrl[13]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
gpio_0/gpio_ctrl[14]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
gpio_0/gpio_ctrl[15]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N169_1_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/data_r[12]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
gpio_0/gpio_ctrl[21]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
gpio_0/gpio_ctrl[18]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
gpio_0/gpio_ctrl[19]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
gpio_0/gpio_ctrl[22]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/lb_res_2[5]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/gpio_ctrl[23]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N169_8_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N169_16_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/gpio_ctrl[30]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
gpio_0/gpio_ctrl[27]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
gpio_0/gpio_ctrl[28]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N138_30/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N169_21_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/gpio_ctrl[31]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N219_18/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N239_25/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/data_r[15]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/rx_over/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
gpio_0/gpio_data[5]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
gpio_0/gpio_data[4]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
gpio_0/gpio_data[6]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/spi1/N239/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/gpio_data[7]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
gpio_0/gpio_data[2]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
gpio_0/gpio_data[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
gpio_0/gpio_data[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
gpio_0/gpio_data[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
gpio_0/gpio_data[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
gpio_0/gpio_data[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
gpio_0/gpio_data[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
gpio_0/gpio_data[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
gpio_0/gpio_data[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/u_vld_rdy/vld_dff/qout_r[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
gpio_tri[0]/opit_0;gopIOBUF
Pin
IO;3
O;2
I;1
MI;1
T;1

Inst
gpio_tri[0]/opit_1;gopIOBUFIOL
Pin
DO_OUT;2
INCK;2
MIPI_OUT;2
MO;2
O;2
OUT;2
T;2
TO_OUT;2
I;1
IN;1
MI;1
MIPI_IN;1
TS;1

Inst
gpio_tri[1]/opit_0;gopIOBUF
Pin
IO;3
O;2
I;1
MI;1
T;1

Inst
gpio_tri[1]/opit_1;gopIOBUFIOL
Pin
DO_OUT;2
INCK;2
MIPI_OUT;2
MO;2
O;2
OUT;2
T;2
TO_OUT;2
I;1
IN;1
MI;1
MIPI_IN;1
TS;1

Inst
gpio_tri[2]/opit_0;gopIOBUF
Pin
IO;3
O;2
I;1
MI;1
T;1

Inst
gpio_tri[2]/opit_1;gopIOBUFIOL
Pin
DO_OUT;2
INCK;2
MIPI_OUT;2
MO;2
O;2
OUT;2
T;2
TO_OUT;2
I;1
IN;1
MI;1
MIPI_IN;1
TS;1

Inst
gpio_tri[3]/opit_0;gopIOBUF
Pin
IO;3
O;2
I;1
MI;1
T;1

Inst
gpio_tri[3]/opit_1;gopIOBUFIOL
Pin
DO_OUT;2
INCK;2
MIPI_OUT;2
MO;2
O;2
OUT;2
T;2
TO_OUT;2
I;1
IN;1
MI;1
MIPI_IN;1
TS;1

Inst
gpio_tri[4]/opit_0;gopIOBUF
Pin
IO;3
O;2
I;1
MI;1
T;1

Inst
gpio_tri[4]/opit_1;gopIOBUFIOL
Pin
DO_OUT;2
INCK;2
MIPI_OUT;2
MO;2
O;2
OUT;2
T;2
TO_OUT;2
I;1
IN;1
MI;1
MIPI_IN;1
TS;1

Inst
gpio_tri[5]/opit_0;gopIOBUF
Pin
IO;3
O;2
I;1
MI;1
T;1

Inst
gpio_tri[5]/opit_1;gopIOBUFIOL
Pin
DO_OUT;2
INCK;2
MIPI_OUT;2
MO;2
O;2
OUT;2
T;2
TO_OUT;2
I;1
IN;1
MI;1
MIPI_IN;1
TS;1

Inst
gpio_tri[6]/opit_0;gopIOBUF
Pin
IO;3
O;2
I;1
MI;1
T;1

Inst
gpio_tri[6]/opit_1;gopIOBUFIOL
Pin
DO_OUT;2
INCK;2
MIPI_OUT;2
MO;2
O;2
OUT;2
T;2
TO_OUT;2
I;1
IN;1
MI;1
MIPI_IN;1
TS;1

Inst
gpio_tri[7]/opit_0;gopIOBUF
Pin
IO;3
O;2
I;1
MI;1
T;1

Inst
gpio_tri[7]/opit_1;gopIOBUFIOL
Pin
DO_OUT;2
INCK;2
MIPI_OUT;2
MO;2
O;2
OUT;2
T;2
TO_OUT;2
I;1
IN;1
MI;1
MIPI_IN;1
TS;1

Inst
halted_ind_obuf/opit_0;gopOBUF
Pin
O;2
I;1
MI;1
T;1

Inst
halted_ind_obuf/opit_1;gopOBUFIOL
Pin
DO_OUT;2
MO;2
O;2
T;2
IN;1
MI;1

Inst
jtag_TCK_ibuf/opit_0;gopIBUF
Pin
DIFFI_OUT;2
O;2
I;1
MI;1
T;1

Inst
jtag_TCK_ibuf/opit_1;gopIBUFIOL
Pin
INCK;2
MO;2
OUT;2
T;2
IN;1
MI;1

Inst
jtag_TDI_ibuf/opit_0;gopIBUF
Pin
DIFFI_OUT;2
O;2
I;1
MI;1
T;1

Inst
jtag_TDI_ibuf/opit_1;gopIBUFIOL
Pin
INCK;2
MO;2
OUT;2
T;2
IN;1
MI;1

Inst
jtag_TDO_obuf/opit_0;gopOBUF
Pin
O;2
I;1
MI;1
T;1

Inst
jtag_TDO_obuf/opit_1;gopOBUFIOL
Pin
DO_OUT;2
MO;2
O;2
T;2
IN;1
MI;1

Inst
jtag_TMS_ibuf/opit_0;gopIBUF
Pin
DIFFI_OUT;2
O;2
I;1
MI;1
T;1

Inst
jtag_TMS_ibuf/opit_1;gopIBUFIOL
Pin
INCK;2
MO;2
OUT;2
T;2
IN;1
MI;1

Inst
pll1/u_pll_e1/goppll;gopPLL
Pin
CLKOUT0;2
CLKOUT0_EXT;2
CLKOUT0_WL;2
CLKOUT1;2
CLKOUT2;2
CLKOUT3;2
CLKOUT4;2
CLKOUT5;2
CLKSWITCH_FLAG;2
CLK_INT_FB;2
LOCK;2
CLKFB;1
CLKIN1;1
CLKIN2;1
CLKIN_SEL;1
CLKIN_SEL_EN;1
CLKOUT0_EXT_SYN;1
CLKOUT0_SYN;1
CLKOUT1_SYN;1
CLKOUT2_SYN;1
CLKOUT3_SYN;1
CLKOUT4_SYN;1
CLKOUT5_SYN;1
CPHASE0[0];1
CPHASE0[1];1
CPHASE0[2];1
CPHASE0[3];1
CPHASE0[4];1
CPHASE0[5];1
CPHASE0[6];1
CPHASE0[7];1
CPHASE0[8];1
CPHASE0[9];1
CPHASE1[0];1
CPHASE1[1];1
CPHASE1[2];1
CPHASE1[3];1
CPHASE1[4];1
CPHASE1[5];1
CPHASE1[6];1
CPHASE1[7];1
CPHASE1[8];1
CPHASE1[9];1
CPHASE2[0];1
CPHASE2[1];1
CPHASE2[2];1
CPHASE2[3];1
CPHASE2[4];1
CPHASE2[5];1
CPHASE2[6];1
CPHASE2[7];1
CPHASE2[8];1
CPHASE2[9];1
CPHASE3[0];1
CPHASE3[1];1
CPHASE3[2];1
CPHASE3[3];1
CPHASE3[4];1
CPHASE3[5];1
CPHASE3[6];1
CPHASE3[7];1
CPHASE3[8];1
CPHASE3[9];1
CPHASE4[0];1
CPHASE4[1];1
CPHASE4[2];1
CPHASE4[3];1
CPHASE4[4];1
CPHASE4[5];1
CPHASE4[6];1
CPHASE4[7];1
CPHASE4[8];1
CPHASE4[9];1
CPHASEF[0];1
CPHASEF[1];1
CPHASEF[2];1
CPHASEF[3];1
CPHASEF[4];1
CPHASEF[5];1
CPHASEF[6];1
CPHASEF[7];1
CPHASEF[8];1
CPHASEF[9];1
DUTY0[0];1
DUTY0[1];1
DUTY0[2];1
DUTY0[3];1
DUTY0[4];1
DUTY0[5];1
DUTY0[6];1
DUTY0[7];1
DUTY0[8];1
DUTY0[9];1
DUTY1[0];1
DUTY1[1];1
DUTY1[2];1
DUTY1[3];1
DUTY1[4];1
DUTY1[5];1
DUTY1[6];1
DUTY1[7];1
DUTY1[8];1
DUTY1[9];1
DUTY2[0];1
DUTY2[1];1
DUTY2[2];1
DUTY2[3];1
DUTY2[4];1
DUTY2[5];1
DUTY2[6];1
DUTY2[7];1
DUTY2[8];1
DUTY2[9];1
DUTY3[0];1
DUTY3[1];1
DUTY3[2];1
DUTY3[3];1
DUTY3[4];1
DUTY3[5];1
DUTY3[6];1
DUTY3[7];1
DUTY3[8];1
DUTY3[9];1
DUTY4[0];1
DUTY4[1];1
DUTY4[2];1
DUTY4[3];1
DUTY4[4];1
DUTY4[5];1
DUTY4[6];1
DUTY4[7];1
DUTY4[8];1
DUTY4[9];1
DUTYF[0];1
DUTYF[1];1
DUTYF[2];1
DUTYF[3];1
DUTYF[4];1
DUTYF[5];1
DUTYF[6];1
DUTYF[7];1
DUTYF[8];1
DUTYF[9];1
PFDEN;1
PHASE0[0];1
PHASE0[1];1
PHASE0[2];1
PHASE1[0];1
PHASE1[1];1
PHASE1[2];1
PHASE2[0];1
PHASE2[1];1
PHASE2[2];1
PHASE3[0];1
PHASE3[1];1
PHASE3[2];1
PHASE4[0];1
PHASE4[1];1
PHASE4[2];1
PHASEF[0];1
PHASEF[1];1
PHASEF[2];1
PLL_PWD;1
RATIO0[0];1
RATIO0[1];1
RATIO0[2];1
RATIO0[3];1
RATIO0[4];1
RATIO0[5];1
RATIO0[6];1
RATIO0[7];1
RATIO0[8];1
RATIO0[9];1
RATIO1[0];1
RATIO1[1];1
RATIO1[2];1
RATIO1[3];1
RATIO1[4];1
RATIO1[5];1
RATIO1[6];1
RATIO1[7];1
RATIO1[8];1
RATIO1[9];1
RATIO2[0];1
RATIO2[1];1
RATIO2[2];1
RATIO2[3];1
RATIO2[4];1
RATIO2[5];1
RATIO2[6];1
RATIO2[7];1
RATIO2[8];1
RATIO2[9];1
RATIO3[0];1
RATIO3[1];1
RATIO3[2];1
RATIO3[3];1
RATIO3[4];1
RATIO3[5];1
RATIO3[6];1
RATIO3[7];1
RATIO3[8];1
RATIO3[9];1
RATIO4[0];1
RATIO4[1];1
RATIO4[2];1
RATIO4[3];1
RATIO4[4];1
RATIO4[5];1
RATIO4[6];1
RATIO4[7];1
RATIO4[8];1
RATIO4[9];1
RATIOF[0];1
RATIOF[1];1
RATIOF[2];1
RATIOF[3];1
RATIOF[4];1
RATIOF[5];1
RATIOF[6];1
RATIOF[7];1
RATIOF[8];1
RATIOF[9];1
RATIOI[0];1
RATIOI[1];1
RATIOI[2];1
RATIOI[3];1
RATIOI[4];1
RATIOI[5];1
RATIOI[6];1
RATIOI[7];1
RATIOI[8];1
RATIOI[9];1
RST;1
RSTODIV_PHASE;1

Inst
rst_ext_i_ibuf/opit_0;gopIBUF
Pin
DIFFI_OUT;2
O;2
I;1
MI;1
T;1

Inst
rst_ext_i_ibuf/opit_1;gopIBUFIOL
Pin
INCK;2
MO;2
OUT;2
T;2
IN;1
MI;1

Inst
spi2_clk_obuf/opit_0;gopOBUF
Pin
O;2
I;1
MI;1
T;1

Inst
spi2_clk_obuf/opit_1;gopOBUFIOL
Pin
DO_OUT;2
MO;2
O;2
T;2
IN;1
MI;1

Inst
spi2_miso_ibuf/opit_0;gopIBUF
Pin
DIFFI_OUT;2
O;2
I;1
MI;1
T;1

Inst
spi2_miso_ibuf/opit_1;gopIBUFIOL
Pin
INCK;2
MO;2
OUT;2
T;2
IN;1
MI;1

Inst
spi2_mosi_obuf/opit_0;gopOBUF
Pin
O;2
I;1
MI;1
T;1

Inst
spi2_mosi_obuf/opit_1;gopOBUFIOL
Pin
DO_OUT;2
MO;2
O;2
T;2
IN;1
MI;1

Inst
spi2_ss_obuf/opit_0;gopOBUF
Pin
O;2
I;1
MI;1
T;1

Inst
spi2_ss_obuf/opit_1;gopOBUFIOL
Pin
DO_OUT;2
MO;2
O;2
T;2
IN;1
MI;1

Inst
spi_clk_obuf/opit_0;gopOBUF
Pin
O;2
I;1
MI;1
T;1

Inst
spi_clk_obuf/opit_1;gopOBUFIOL
Pin
DO_OUT;2
MO;2
O;2
T;2
IN;1
MI;1

Inst
spi_miso_ibuf/opit_0;gopIBUF
Pin
DIFFI_OUT;2
O;2
I;1
MI;1
T;1

Inst
spi_miso_ibuf/opit_1;gopIBUFIOL
Pin
INCK;2
MO;2
OUT;2
T;2
IN;1
MI;1

Inst
spi_mosi_obuf/opit_0;gopOBUF
Pin
O;2
I;1
MI;1
T;1

Inst
spi_mosi_obuf/opit_1;gopOBUFIOL
Pin
DO_OUT;2
MO;2
O;2
T;2
IN;1
MI;1

Inst
spi_ss_obuf/opit_0;gopOBUF
Pin
O;2
I;1
MI;1
T;1

Inst
spi_ss_obuf/opit_1;gopOBUFIOL
Pin
DO_OUT;2
MO;2
O;2
T;2
IN;1
MI;1

Inst
gpio_0/data_r[1]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
timer_0/N5.lt_0/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
timer_0/N5.lt_2/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
timer_0/N5.lt_4/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
timer_0/N5.lt_6/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
timer_0/N5.lt_8/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
timer_0/N5.lt_10/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
timer_0/N5.lt_12/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
timer_0/N5.lt_14/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
timer_0/N71_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N276_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N219_8/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
timer_0/int_sig_r/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rom/u_vld_rdy/N0_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N138_16/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N169_5_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
timer_0/N114_80/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N80_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
timer_0/N9/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/N148/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
timer_0/data_r[17]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N169_1_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
timer_0/data_r[6]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
timer_0/data_r[5]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
timer_0/timer_count[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
timer_0/data_r[4]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
timer_0/data_r[14]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
timer_0/data_r[11]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
timer_0/data_r[7]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
gpio_0/N128_9/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
timer_0/data_r[9]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/data_r[9]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
timer_0/data_r[12]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N169_7_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
timer_0/data_r[13]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
timer_0/data_r[15]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
gpio_0/gpio_ctrl[1]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
timer_0/N138/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
timer_0/data_r[22]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
timer_0/data_r[21]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
timer_0/data_r[28]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
timer_0/data_r[20]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
gpio_0/gpio_ctrl[16]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
timer_0/data_r[23]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N169_3_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
timer_0/data_r[16]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/data_r[26]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
gpio_0/N128_26_inv_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
timer_0/data_r[27]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
timer_0/data_r[30]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N169_16_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N169_27_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
timer_0/data_r[31]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
gpio_0/data_r[16]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
timer_0/timer_ctrl[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/data_r[12]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
timer_0/timer_count[1]/opit_0_A2Q1;gopA2Q1
Pin
CEOUT;2
Cout;2
Q;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
timer_0/timer_count[3]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
timer_0/timer_count[5]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
timer_0/timer_count[7]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
timer_0/timer_count[9]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
timer_0/timer_count[11]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
timer_0/timer_count[13]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
timer_0/timer_count[15]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
timer_0/timer_count[17]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
timer_0/timer_count[19]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
timer_0/timer_count[21]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
timer_0/timer_count[23]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
timer_0/timer_count[25]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
timer_0/timer_count[27]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
timer_0/timer_count[29]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
timer_0/timer_count[31]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_rib/N80_0_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
timer_0/timer_ctrl[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_ctrl[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_ctrl[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_ctrl[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_ctrl[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_ctrl[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_value[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_value[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_value[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_value[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_value[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_value[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_value[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_value[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_value[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_value[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_value[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_value[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_value[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_value[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_value[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_value[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_value[16]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_value[17]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_value[18]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_value[19]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_value[20]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_value[21]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_value[22]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_value[23]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_value[24]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_value[25]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_value[26]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_value[27]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_value[28]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_value[29]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_value[30]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_value[31]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_rib/N175_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/N20_1/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_jtag_top/u_jtag_dm/N20_3/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_jtag_top/u_jtag_dm/N20_5/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_jtag_top/u_jtag_dm/N20_7/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_jtag_top/u_jtag_dm/N20_9/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_jtag_top/u_jtag_dm/N20_11/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_jtag_top/u_jtag_dm/N20_13/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_jtag_top/u_jtag_dm/N20_15/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_jtag_top/u_jtag_dm/N20_17/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_jtag_top/u_jtag_dm/N20_19/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_jtag_top/u_jtag_dm/N20_21/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_jtag_top/u_jtag_dm/N20_23/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_jtag_top/u_jtag_dm/N20_25/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_jtag_top/u_jtag_dm/N20_27/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_jtag_top/u_jtag_dm/N20_29/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_jtag_top/u_jtag_dm/N20_31/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[6]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N1272/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/N133_mux6_12/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/N343_22/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/N343_20/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/N1029_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[19]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[17]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N324_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[6]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/need_resp/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N1275_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[33]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N343_24/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/sbcs[5]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N343_25/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/N631/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/N1275_9/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/N1275_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/N564_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/N857/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/N1275_14[9]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/N634_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/N746/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/N743_7/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/N1275_15[5]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/sbcs[15]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N1275_10_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/N1234_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/N1004_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/N1007/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/is_read_reg/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[7]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[0]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N138_0/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/N1275_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N239_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/N1275_7_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/N133_mux6_8/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/N1275_7_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/N386/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/N889_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/N282/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[9]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N486_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/N1275_15[21]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/sbcs[24]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_reset_req/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N1275_15[1]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_rdata[0]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_rdata[2]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[6]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/data0[4]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_rdata[5]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N1275_15[26]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/sbcs[23]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_rdata[21]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N1275_15[14]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[9]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbcs[12]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_addr[4]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_rdata[9]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_rdata[8]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_addr[6]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N1275_15[20]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/data0[19]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/data0[17]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_addr[2]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/data0[23]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_we/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/read_data[8]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/data0[6]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbcs[1]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[24]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[23]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rom/rom111/U_ipml_spram_ram1/addr_bus_rd_ce[2]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N239_8/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[12]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N1275_16[10]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/N1275_16[11]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/sbcs[8]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_rdata[4]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/abstractcs[9]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/data0[0]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/data0[1]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/data0[2]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/data0[3]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/data0[5]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N743_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/data0[7]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_addr[0]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/data0[10]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N169_14_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/rom111/U_ipml_spram_ram1/N845[2]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/data0[11]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/data0[12]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/data0[13]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/data0[14]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/data0[15]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/data0[16]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/data0[21]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/data0[18]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/data0[20]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
gpio_0/N9/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/N1275_15[8]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/data0[22]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[9]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/data0[24]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/data0[25]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/data0[26]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/data0[27]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/data0[28]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/data0[29]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/data0[30]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/data0[31]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N1275_15[27]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/dmstatus[10]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_addr[1]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_addr[10]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_addr[3]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mie[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_addr[5]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_addr[7]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N1275_13[10]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/sbcs[10]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_addr[9]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_addr[12]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_addr[11]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N1275_15[7]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_addr[13]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[8]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_addr[15]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_addr[28]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_addr[30]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_addr[31]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu/N330[3]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/N1275_15[29]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N369_20/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_rdata[1]/opit_0_inv_L5Q;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_rdata[13]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_rdata[6]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N239_12/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[7]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_rdata[7]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[10]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_rdata[10]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N169_14_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_rdata[15]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_rdata[12]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_rdata[14]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_rdata[27]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_rdata[29]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N1275_17[8]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_rdata[16]/opit_0_inv_L5Q;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N25/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_rdata[19]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_rdata[20]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_rdata[31]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_rdata[22]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_rdata[26]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N1275_15[23]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/N86_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[8]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N1275_15[30]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_ff/qout_r[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_addr_ff/qout_r[6]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[12]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/imm_ff/qout_r[26]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N1275_15[18]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[0]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[1]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[2]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[3]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[4]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[5]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[6]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[7]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[8]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[9]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[10]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[11]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[12]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[13]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[14]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[15]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[16]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[17]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[18]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[19]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[20]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[21]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[22]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[23]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[24]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[25]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[26]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[27]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[28]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[29]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[30]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[31]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/N90_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[4]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[0]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[1]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[2]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[3]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[4]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[5]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[7]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbcs[6]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[11]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[16]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[12]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/read_data[11]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu/N334[2]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_ff/qout_r[25]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu/N70_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[20]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N1275_16[9]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/sbcs[17]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[18]/opit_0_inv_L5Q;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N297/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[21]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N1275_15[3]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[22]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[23]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[24]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[25]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[26]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[27]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[28]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[29]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[30]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[31]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N513_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/N1275_15[4]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[35]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/read_data[0]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/read_data[1]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/read_data[2]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/read_data[3]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/read_data[4]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/read_data[5]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/read_data[6]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/read_data[7]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/read_data[9]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[8]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_addr[8]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N1275_13[11]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/read_data[12]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/read_data[13]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/read_data[14]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/read_data[15]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/read_data[16]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/read_data[17]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/read_data[18]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/read_data[19]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/read_data[20]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/read_data[21]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/read_data[22]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/read_data[23]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/read_data[24]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/read_data[25]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/read_data[26]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/read_data[27]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/read_data[28]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/read_data[29]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/read_data[30]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/read_data[31]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[2]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/state_1/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[1]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N1018/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[14]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[8]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[15]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/N117_27[6]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[22]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[18]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[11]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[4]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[13]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[12]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/N325_7/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[17]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu/N371_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[16]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[29]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[25]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[20]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[23]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[21]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbcs[9]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[34]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[24]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[37]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[3]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[32]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[39]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[28]/opit_0_inv_L5Q;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[30]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[31]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[33]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[28]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu/N114/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[38]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[36]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N320_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[5]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/N117_27[5]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/rx/N68/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_rdy/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/req/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/req_d/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[2]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx_data_r[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx_data_r[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx_data_r[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx_data_r[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx_data_r[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx_data_r[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx_data_r[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx_data_r[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx_data_r[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx_data_r[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx_data_r[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx_data_r[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx_data_r[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx_data_r[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx_data_r[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx_data_r[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx_data_r[16]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx_data_r[17]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx_data_r[18]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx_data_r[19]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx_data_r[20]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx_data_r[21]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx_data_r[22]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx_data_r[23]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx_data_r[24]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx_data_r[25]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx_data_r[26]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx_data_r[27]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx_data_r[28]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx_data_r[29]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx_data_r[30]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx_data_r[31]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx_data_r[32]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx_data_r[33]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx_data_r[34]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx_data_r[35]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx_data_r[36]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx_data_r[37]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx_data_r[38]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx_data_r[39]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_rdata[3]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[11]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[3]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[6]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[5]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[7]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[18]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[20]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[9]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[14]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[16]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[19]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[13]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[21]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[15]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_addr[14]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[17]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[22]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[10]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[26]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N1275_15[15]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[25]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N1275_15[6]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[29]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[27]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[8]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N1275_15[28]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[28]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[30]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[31]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[13]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_rdata[11]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbcs[0]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbcs[2]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbcs[13]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_rdata[23]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbcs[4]/opit_0_inv_L5Q;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[17]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbcs[7]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbcs[28]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbcs[11]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbcs[16]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/read_data[10]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_ram/ram222/U_ipml_spram_ram2/addr_bus_rd_ce[2]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu/N330[2]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/N1275_15[0]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[9]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbcs[20]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbcs[21]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[0]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbcs[19]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbcs[22]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[15]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbcs[25]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbcs[31]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbcs[26]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbcs[29]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N1275_15[25]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/sbcs[27]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[1]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N1275_15[2]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/sbcs[30]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_addr[29]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dcsr[6]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/state_0/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/state_1/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/state_2/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/ack/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/ack_d/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/state_0/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[3]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[29]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[14]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[18]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[12]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[11]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[10]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[26]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[25]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[24]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N133_mux6_10/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[31]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[15]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[16]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N1275_15[13]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[21]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[19]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[20]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[8]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[22]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[17]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[23]/opit_0_inv_L5Q;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[0]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[7]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[9]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[28]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/N231/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[30]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/N68/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[32]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu/N414_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[35]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[36]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[37]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[38]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[39]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[34]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[18]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/state_2/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/N90/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/N319_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/N6/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/N117_27[27]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/N117_27[3]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[2]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/N117_27[25]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/N117_27[21]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/N117_27[12]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/N117_27[11]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/N117_27[9]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[9]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/N138_1_or[31]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/N228_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[5]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[26]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_is_busy/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[28]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[3]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[4]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/sticky_busy_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/N320_and[4][1]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/N138_1_or[0]_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/N360/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/tx/N90/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[13]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/N352/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[21]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_valid/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[2]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[3]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[4]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[5]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[6]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[7]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[8]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[9]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[10]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[11]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[12]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[13]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[14]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[15]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[16]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[17]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[18]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[19]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[20]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[21]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[22]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[23]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[24]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[25]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[26]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[27]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[28]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[29]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[30]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[31]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[32]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[33]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[34]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[35]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[36]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[37]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[38]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[39]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[0]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[1]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[2]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[3]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[4]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[5]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[6]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[7]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[8]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[9]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[10]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[11]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[12]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[13]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[14]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[15]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[16]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[17]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[18]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[19]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[20]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[21]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[22]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[23]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[24]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[25]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[26]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[27]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[28]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[29]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[30]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[31]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[32]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[33]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[34]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[35]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[36]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[37]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[38]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[39]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[2]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/ir_reg[0]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/ir_reg[1]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/ir_reg[2]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/ir_reg[3]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/ir_reg[4]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/jtag_TDO/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/jtag_state_2/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/jtag_state_3/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/jtag_state_9/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/jtag_state_13/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/jtag_state_5/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/jtag_state_6/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/jtag_state_7/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/jtag_state_0/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/jtag_state_1/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/jtag_state_10/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/N320_or[0][2]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/jtag_state_12/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/jtag_state_14/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/jtag_state_11/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/jtag_state_15/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/N317_0/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/rx/ack/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[27]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[3]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[28]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[14]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[26]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[6]/opit_0_inv_L5Q;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[11]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[10]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[4]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[23]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[22]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[18]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[31]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[15]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[16]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[2]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[19]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_rdata[25]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[20]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[21]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[5]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[24]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[25]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[6]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbcs[3]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[27]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[39]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[29]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/N117_27[28]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N349/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[32]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[13]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[35]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[38]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[36]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[37]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[33]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N343_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/N117_27[26]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_rdy/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/req/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/req_d/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/idle/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[3]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[30]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[27]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/N117_27[2]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[10]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[6]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[11]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[8]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbcs[14]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[12]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[22]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[23]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/N231_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[14]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[15]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[16]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/N117_27[14]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[18]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[19]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[20]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[5]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[13]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[24]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[17]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/N117_27[10]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[33]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[36]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[38]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[29]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[39]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[31]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[32]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[26]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[34]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[35]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[5]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[37]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[27]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/ack/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/state_0/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/sticky_busy/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_driver/N117_27[1]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[34]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/ack/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/ack_d/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/state_0/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[1]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[34]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[26]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[4]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[16]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[27]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[22]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[10]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[11]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[12]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[17]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[19]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[13]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[25]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[15]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu/N351/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[32]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[21]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[35]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[20]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[7]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[10]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[23]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[24]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[19]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[14]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[39]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[33]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[29]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[30]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[31]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[30]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[4]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[37]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[38]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[36]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[25]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[1]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[7]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/state_0/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/state_1/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/state_2/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/spi2/clk_cnt[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_ram/ram222/U_ipml_spram_ram2/ADDR_LOOP[0].DATA_LOOP[0].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_ram/ram222/U_ipml_spram_ram2/ADDR_LOOP[0].DATA_LOOP[1].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_ram/ram222/U_ipml_spram_ram2/ADDR_LOOP[1].DATA_LOOP[0].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_ram/ram222/U_ipml_spram_ram2/ADDR_LOOP[1].DATA_LOOP[1].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_ram/ram222/U_ipml_spram_ram2/ADDR_LOOP[2].DATA_LOOP[0].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_ram/ram222/U_ipml_spram_ram2/ADDR_LOOP[2].DATA_LOOP[1].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_ram/ram222/U_ipml_spram_ram2/ADDR_LOOP[3].DATA_LOOP[0].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_ram/ram222/U_ipml_spram_ram2/ADDR_LOOP[3].DATA_LOOP[1].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_ram/ram222/U_ipml_spram_ram2/ADDR_LOOP[4].DATA_LOOP[0].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_ram/ram222/U_ipml_spram_ram2/ADDR_LOOP[4].DATA_LOOP[1].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_ram/ram222/U_ipml_spram_ram2/ADDR_LOOP[5].DATA_LOOP[0].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_ram/ram222/U_ipml_spram_ram2/ADDR_LOOP[5].DATA_LOOP[1].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_ram/ram222/U_ipml_spram_ram2/ADDR_LOOP[6].DATA_LOOP[0].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_ram/ram222/U_ipml_spram_ram2/ADDR_LOOP[6].DATA_LOOP[1].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_ram/ram222/U_ipml_spram_ram2/ADDR_LOOP[7].DATA_LOOP[0].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_ram/ram222/U_ipml_spram_ram2/ADDR_LOOP[7].DATA_LOOP[1].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_rom/rom111/U_ipml_spram_ram1/N956_inv/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_8[4]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/rom111/U_ipml_spram_ram1/addr_bus_rd_ce[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_4[0]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_4[1]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_4[2]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_4[3]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_4[4]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_4[5]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_4[6]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_4[7]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_4[8]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_4[9]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_4[10]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_4[11]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_4[12]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_4[13]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_4[14]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_4[15]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_4[16]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_4[17]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_4[18]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_4[19]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_4[20]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_4[21]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_4[22]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_4[23]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_4[24]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_4[25]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_4[26]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_4[27]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_4[28]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_4[29]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_4[30]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_4[31]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_7[0]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_7[1]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_7[2]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_7[3]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_7[4]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_7[5]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_7[6]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_7[7]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_7[8]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_7[9]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_7[10]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_7[11]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_7[12]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_7[13]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_7[14]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_7[15]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_7[16]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_7[17]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_7[18]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_7[19]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_7[20]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_7[21]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_7[22]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_7[23]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_7[24]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_7[25]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_7[26]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_7[27]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_7[28]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_7[29]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_7[30]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_7[31]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_rsp_hsked_r/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N83/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N74_0_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N74_1_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N74_2_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N74_3_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N74_4_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N74_5_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N74_6_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N74_7_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N74_8_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N74_9_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N74_10_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N74_11_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N74_12_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N74_13_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N74_14_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N74_15_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N74_28_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N74_29_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N74_30_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N74_31_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/N100/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/N12_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N80_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/N18_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N61/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/u_vld_rdy/vld_dff/qout_r[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N86_3/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N89/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N138_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N138_13/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/N66_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N138_8/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N166/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N138_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N138_11/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/N1234/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N138_15/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N158/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/rx_div_cnt[7]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N324_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N138_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N138_14/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N138_12/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N356/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N138_21/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N138_18/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N138_19/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N138_23/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N169_9_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
timer_0/data_r[10]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N169_3_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/gpio_ctrl[8]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N138_25/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N169_25_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/gpio_ctrl[25]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N138_28/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/data_r[27]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
gpio_0/data_r[28]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N138_31/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
timer_0/data_r[18]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
timer_0/data_r[25]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N1275_15[17]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/data_r[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
gpio_0/data_r[14]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N169_2_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/data_r[8]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N169_9_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N169_10_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N169_4_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/N1275_15[19]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N169_5_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
timer_0/data_r[8]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N169_6_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
timer_0/N114_86/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N169_7_4/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/N78_7/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N169_15_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/lb_res_2[1]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N138_17/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N169_23_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/N1275_15[31]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_rdata[18]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N169_10_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N169_13_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N169_12_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N169_15_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/N296/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/N1275_15[22]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/dm_halt_req/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N169_0_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[2]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/N46_10/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N138_20/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N169_21_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/gpio_ctrl[2]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/data_r[17]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/lb_res_1[1]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/data_r[19]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/data_r[18]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/lb_res_1[4]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N169_20_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N169_18_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/data_r[21]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N169_22_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N169_17_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N169_17_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N169_23_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N169_2_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/gpio_ctrl[4]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N169_31_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N169_25_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/data_r[25]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N169_26_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/gpio_ctrl[26]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N138_26/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N169_28_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N169_28_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N169_26_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N169_29_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/data_r[24]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N169_30_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N169_31_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N169_20_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/data_r[29]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N172_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N175_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/u_vld_rdy/vld_dff/qout_r[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/u_vld_rdy/vld_dff/qout_r[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N219_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/N1004/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N236_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N219_10/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N219_0/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N239_11/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N236_8/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N236_9/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N236_10/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N236_11/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N219_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N219_15/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N219_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N219_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N219_12/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N236_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/data_r[2]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N219_9/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N236_7/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N219_11/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N222_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N219_13/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N219_14/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N216_7/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N216_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N219_7/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N239_16/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N219_19/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N239_20/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N219_23/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N219_20/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N222_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N239_22/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N239_17/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N219_30/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N219_26/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N219_27/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N239_28/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/data_r[30]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N219_31/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N239_30/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N239_24/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N216_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N236_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N239_21/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N242_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N251/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
timer_0/N23/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N236_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
timer_0/N12/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N138_7/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N239_0/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N216_9/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/mie[4]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu/N39_15[0]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N216_10/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N239_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N222_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N239_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N239_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/N133_mux6_16/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N242_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/data0[9]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N1235_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N169_13_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N239_13/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N239_10/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N242_0/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N239_14/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N239_15/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/sbcs[18]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N563/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N219_17/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_24[15]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
N5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N239_23/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N219_22/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N242_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N239_19/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N239_18/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N239_29/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N239_26/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N219_24/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N239_27/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/gpio_ctrl[29]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N219_21/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N239_31/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/gpio_ctrl[24]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N239_9/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N239_7/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_26[31]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N239_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N219_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N276_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
timer_0/N118/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N216_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
timer_0/N75_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/N367_32[16]_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N354/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_ff/qout_r[22]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N356/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N357_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/N1275_15[24]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/rom111/U_ipml_spram_ram1/ADDR_LOOP[0].DATA_LOOP[0].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_rom/rom111/U_ipml_spram_ram1/ADDR_LOOP[0].DATA_LOOP[1].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_rom/rom111/U_ipml_spram_ram1/ADDR_LOOP[1].DATA_LOOP[0].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_rom/rom111/U_ipml_spram_ram1/ADDR_LOOP[1].DATA_LOOP[1].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_rom/rom111/U_ipml_spram_ram1/ADDR_LOOP[2].DATA_LOOP[0].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_rom/rom111/U_ipml_spram_ram1/ADDR_LOOP[2].DATA_LOOP[1].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_rom/rom111/U_ipml_spram_ram1/ADDR_LOOP[3].DATA_LOOP[0].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_rom/rom111/U_ipml_spram_ram1/ADDR_LOOP[3].DATA_LOOP[1].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_rom/rom111/U_ipml_spram_ram1/ADDR_LOOP[4].DATA_LOOP[0].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_rom/rom111/U_ipml_spram_ram1/ADDR_LOOP[4].DATA_LOOP[1].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_rom/rom111/U_ipml_spram_ram1/ADDR_LOOP[5].DATA_LOOP[0].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_rom/rom111/U_ipml_spram_ram1/ADDR_LOOP[5].DATA_LOOP[1].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_rom/rom111/U_ipml_spram_ram1/ADDR_LOOP[6].DATA_LOOP[0].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_rom/rom111/U_ipml_spram_ram1/ADDR_LOOP[6].DATA_LOOP[1].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_rom/rom111/U_ipml_spram_ram1/ADDR_LOOP[7].DATA_LOOP[0].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_rom/rom111/U_ipml_spram_ram1/ADDR_LOOP[7].DATA_LOOP[1].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_rom/rom111/U_ipml_spram_ram1/ADDR_LOOP[8].DATA_LOOP[0].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_rom/rom111/U_ipml_spram_ram1/ADDR_LOOP[8].DATA_LOOP[1].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_rom/rom111/U_ipml_spram_ram1/ADDR_LOOP[9].DATA_LOOP[0].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_rom/rom111/U_ipml_spram_ram1/ADDR_LOOP[9].DATA_LOOP[1].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_rom/rom111/U_ipml_spram_ram1/ADDR_LOOP[10].DATA_LOOP[0].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_rom/rom111/U_ipml_spram_ram1/ADDR_LOOP[10].DATA_LOOP[1].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_rom/rom111/U_ipml_spram_ram1/ADDR_LOOP[11].DATA_LOOP[0].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_rom/rom111/U_ipml_spram_ram1/ADDR_LOOP[11].DATA_LOOP[1].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_rom/rom111/U_ipml_spram_ram1/ADDR_LOOP[12].DATA_LOOP[0].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_rom/rom111/U_ipml_spram_ram1/ADDR_LOOP[12].DATA_LOOP[1].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_rom/rom111/U_ipml_spram_ram1/ADDR_LOOP[13].DATA_LOOP[0].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_rom/rom111/U_ipml_spram_ram1/ADDR_LOOP[13].DATA_LOOP[1].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_rom/rom111/U_ipml_spram_ram1/ADDR_LOOP[14].DATA_LOOP[0].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_rom/rom111/U_ipml_spram_ram1/ADDR_LOOP[14].DATA_LOOP[1].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_rom/rom111/U_ipml_spram_ram1/ADDR_LOOP[15].DATA_LOOP[0].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_rom/rom111/U_ipml_spram_ram1/ADDR_LOOP[15].DATA_LOOP[1].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_rom/rom111/U_ipml_spram_ram1/N845[1]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_ram/ram222/U_ipml_spram_ram2/addr_bus_rd_ce[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rom/rom111/U_ipml_spram_ram1/N845[3]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/rom111/U_ipml_spram_ram1/N845[0]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_ram/ram222/U_ipml_spram_ram2/addr_bus_rd_ce[1]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rom/rom111/U_ipml_spram_ram1/N960_inv/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/rom111/U_ipml_spram_ram1/N964_inv/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N216_8/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/rom111/U_ipml_spram_ram1/addr_bus_rd_ce[1]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/data0[8]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rom/rom111/U_ipml_spram_ram1/addr_bus_rd_ce[3]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rom/rom111/U_ipml_spram_ram1/wr_en_ff/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rom/rom111/U_ipml_spram_ram1/addr_bus_rd_ce_ff[0]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_rom/rom111/U_ipml_spram_ram1/addr_bus_rd_ce_ff[1]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_rom/rom111/U_ipml_spram_ram1/addr_bus_rd_ce_ff[2]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_rom/rom111/U_ipml_spram_ram1/addr_bus_rd_ce_ff[3]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_rom/rom111/U_ipml_spram_ram1/rd_data_16[0]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_rom/rom111/U_ipml_spram_ram1/rd_data_16[1]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_rom/rom111/U_ipml_spram_ram1/rd_data_16[2]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_rom/rom111/U_ipml_spram_ram1/rd_data_16[3]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_rom/rom111/U_ipml_spram_ram1/rd_data_16[4]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_rom/rom111/U_ipml_spram_ram1/rd_data_16[5]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_rom/rom111/U_ipml_spram_ram1/rd_data_16[6]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_rom/rom111/U_ipml_spram_ram1/rd_data_16[7]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_rom/rom111/U_ipml_spram_ram1/rd_data_16[8]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_rom/rom111/U_ipml_spram_ram1/rd_data_16[9]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_rom/rom111/U_ipml_spram_ram1/rd_data_16[10]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_rom/rom111/U_ipml_spram_ram1/rd_data_16[11]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_rom/rom111/U_ipml_spram_ram1/rd_data_16[12]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_rom/rom111/U_ipml_spram_ram1/rd_data_16[13]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_rom/rom111/U_ipml_spram_ram1/rd_data_16[14]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_rom/rom111/U_ipml_spram_ram1/rd_data_16[15]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_rom/rom111/U_ipml_spram_ram1/rd_data_16[16]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_rom/rom111/U_ipml_spram_ram1/rd_data_16[17]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_rom/rom111/U_ipml_spram_ram1/rd_data_16[18]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_rom/rom111/U_ipml_spram_ram1/rd_data_16[19]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_rom/rom111/U_ipml_spram_ram1/rd_data_16[20]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_rom/rom111/U_ipml_spram_ram1/rd_data_16[21]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_rom/rom111/U_ipml_spram_ram1/rd_data_16[22]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_rom/rom111/U_ipml_spram_ram1/rd_data_16[23]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_rom/rom111/U_ipml_spram_ram1/rd_data_16[24]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_rom/rom111/U_ipml_spram_ram1/rd_data_16[25]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_rom/rom111/U_ipml_spram_ram1/rd_data_16[26]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_rom/rom111/U_ipml_spram_ram1/rd_data_16[27]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_rom/rom111/U_ipml_spram_ram1/rd_data_16[28]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_rom/rom111/U_ipml_spram_ram1/rd_data_16[29]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_rom/rom111/U_ipml_spram_ram1/rd_data_16[30]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_rom/rom111/U_ipml_spram_ram1/rd_data_16[31]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_rom/rom111/U_ipml_spram_ram1/N952/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/N0_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu/N44_7/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rst_ctrl/ext_rst_sync/ticks_sync[0].dp_is_0.rst_0_dff/qout_r[0]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_rst_ctrl/ext_rst_sync/ticks_sync[1].dp_is_not_0.rst_0_dff/qout_r[0]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_rst_ctrl/jtag_rst_r[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_rst_ctrl/jtag_rst_r[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_rst_ctrl/jtag_rst_r[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_rst_ctrl/jtag_rst_r[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_rst_ctrl/jtag_rst_r[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_clint/N186/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_clint/N26_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_clint/csr_waddr_o[6]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mcause[7]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/N65_5[0]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_clint/N104_or[2]_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/imm_ff/qout_r[13]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N58/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_clint/csr_state_3/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_2[1]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_clint/cause[2]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_clint/cause[31]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N10_5[2]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu/N44_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_clint/csr_state_2/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_clint/csr_state_1/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/N39_14[1]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu/N44_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_clint/csr_state_4/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_clint/csr_waddr_o[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_clint/csr_waddr_o[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_clint/csr_state_0/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/N6[6]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_2[0]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_clint/csr_wdata_o[2]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_clint/csr_wdata_o[31]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_clint/csr_wdata_o[7]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_clint/csr_wdata_o[9]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/N65_5[5]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_4[6]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_clint/csr_wdata_o[12]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/N65_7[8]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu/pc[4]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_clint/csr_wdata_o[11]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/N65_7[11]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu/pc[10]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_3[13]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_clint/csr_wdata_o[15]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_2[14]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_clint/csr_wdata_o[20]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_clint/csr_wdata_o[24]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/N65_5[18]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N0_28/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N11_4_27/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu/pc[23]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_clint/csr_wdata_o[27]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc[18]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc[17]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N4[26]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_clint/csr_wdata_o[29]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/N65_5[27]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_4[26]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu/pc[26]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/N65_7[30]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_clint/pc_state_dff/qout_r[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_clint/ex_state_dff/qout_r[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_clint/id_state_dff/qout_r[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_clint/if_state_dff/qout_r[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_clint/inst_addr[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_clint/inst_addr[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_clint/inst_addr[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_clint/inst_addr[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_clint/inst_addr[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_clint/inst_addr[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_clint/inst_addr[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_clint/inst_addr[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_clint/inst_addr[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_clint/inst_addr[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_clint/inst_addr[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_clint/inst_addr[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_clint/inst_addr[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_clint/inst_addr[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_clint/inst_addr[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_clint/inst_addr[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_clint/inst_addr[16]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_clint/inst_addr[17]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_clint/inst_addr[18]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_clint/inst_addr[19]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_clint/inst_addr[20]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_clint/inst_addr[21]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_clint/inst_addr[22]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_clint/inst_addr[23]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_clint/inst_addr[24]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_clint/inst_addr[25]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_clint/inst_addr[26]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_clint/inst_addr[27]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_clint/inst_addr[28]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_clint/inst_addr[29]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_clint/inst_addr[30]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_clint/inst_addr[31]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_clint/N104_or[1]_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_clint/cause[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/N137_19/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_3[0]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_csr_reg/N65_3[1]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_csr_reg/N65_3[2]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_csr_reg/N65_3[3]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_csr_reg/N65_3[4]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_csr_reg/N65_3[5]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_csr_reg/N65_3[6]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_csr_reg/N65_3[7]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_csr_reg/N65_3[8]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_csr_reg/N65_3[9]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_csr_reg/N65_3[10]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_csr_reg/N65_3[11]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_csr_reg/N65_3[12]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_csr_reg/N65_3[13]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_csr_reg/N65_3[14]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_csr_reg/N65_3[15]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_csr_reg/N65_3[16]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_csr_reg/N65_3[17]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_csr_reg/N65_3[18]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_csr_reg/N65_3[19]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_csr_reg/N65_3[20]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_csr_reg/N65_3[21]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_csr_reg/N65_3[22]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_csr_reg/N65_3[23]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_csr_reg/N65_3[24]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_csr_reg/N65_3[25]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_csr_reg/N65_3[26]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_csr_reg/N65_3[27]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_csr_reg/N65_3[28]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_csr_reg/N65_3[29]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_csr_reg/N65_3[30]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_csr_reg/N65_3[31]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_csr_reg/mcause[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mie[1]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu/N39_14[2]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/mie[3]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_5[4]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu/N39_14[5]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu/N39_14[6]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_5[7]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/mcause[8]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mcause[9]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mcause[10]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mcause[11]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mcause[12]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mcause[13]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/rs2_rdata_ff/qout_r[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mcause[15]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/N65_7[20]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/pc_ff/qout_r[17]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu/N39_14[18]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/pc_ff/qout_r[19]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mcause[20]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/N65_7[21]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N10_5[31]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_7[23]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_4[24]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N4[20]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/mcause[26]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/pc_ff/qout_r[22]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/N65_7[28]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_7[29]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/imm_ff/qout_r[6]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mie[2]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_16_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N0_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_8[2]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_4[10]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu/N39_14[4]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_clint/csr_wdata_o[5]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mcause[5]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc[8]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_4[8]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu/N39_14[7]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_5[3]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu/pc[11]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_11[9]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_4[13]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_clint/csr_wdata_o[14]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_3[15]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/N87_10_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_2[17]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/mcause[18]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_clint/csr_wdata_o[19]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/pc_ff/qout_r[16]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_4[21]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu/pc[22]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mcause[23]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/pc_ff/qout_r[24]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N3_6[8]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu/N39_14[26]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu/N39_14[27]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/mcause[28]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mcause[29]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_4[30]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N10_5[14]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_4[11]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_4[12]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_7[4]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N334[3]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu/pc[5]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/N65_7[7]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/rd_waddr_ff/qout_r[1]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu/N39_14[9]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N93_8/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N96_7/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N97_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N96_8/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N97_7/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N100/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N101_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N98_7/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N3_6[6]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N4[25]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N101/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N99/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_3[29]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N3_6[5]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_clint/N26_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N260_5_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N127_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N137_37/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_csr_reg/N155_5/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_csr_reg/N191/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_csr_reg/N209/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu/N369_12/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/cycle[2]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/cycle[4]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/cycle[6]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/cycle[8]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/cycle[10]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/cycle[12]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/cycle[14]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/cycle[16]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/cycle[18]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/cycle[20]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/cycle[22]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/cycle[24]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/cycle[26]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/cycle[28]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/cycle[30]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/cycle[32]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/cycle[34]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/cycle[36]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/cycle[38]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/cycle[40]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/cycle[42]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/cycle[44]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/cycle[46]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/cycle[48]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/cycle[50]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/cycle[52]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/cycle[54]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/cycle[56]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/cycle[58]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/cycle[60]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/cycle[62]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/cycle[63]/opit_0_AQ;gopAQ
Pin
CEOUT;2
Cout;2
Q;2
RSOUT;2
Y;2
CE;1
CLK;1
Cin;1
I0;1
I0X;1
I1;1
I2;1
I3;1
I4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/N137_31/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/mcause[31]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mcause[2]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_csr_reg/mcause[3]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_csr_reg/mcause[4]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_csr_reg/mcause[6]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mie[5]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu/N260_48_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/mcause[17]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_4[9]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu/N39_14[10]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu/N39_14[11]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_7[10]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu/N39_14[13]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N15_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_4[15]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N0_22/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/imm_ff/qout_r[17]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_4[18]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N15_28/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_4[20]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N3_6[22]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/mcause[27]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu/N39_14[23]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_4[17]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/mcause[30]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N4[7]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_clint/csr_wdata_o[22]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N4[28]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu/N39_14[29]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N4[0]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_11[11]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/mepc[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mepc[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mepc[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mepc[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mepc[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mepc[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mepc[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mepc[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mepc[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mepc[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mepc[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mepc[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mepc[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mepc[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mepc[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mepc[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mepc[16]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mepc[17]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mepc[18]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mepc[19]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mepc[20]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mepc[21]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mepc[22]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mepc[23]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mepc[24]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mepc[25]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mepc[26]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mepc[27]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mepc[28]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mepc[29]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mepc[30]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mepc[31]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N73_16/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_5[2]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/mie[31]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mie[10]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/N65_5[4]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_clint/csr_wdata_o[6]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mie[8]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mie[12]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu/N39_14[8]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_2[12]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/mie[11]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/N65_7[3]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_3[11]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/mie[14]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_11[31]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/mie[16]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_4_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/mie[24]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mie[19]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N10_5[15]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_5[20]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/mie[23]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_4[22]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_4[23]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/mie[27]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mie[28]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mie[26]/opit_0_L5Q;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N4[14]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/mie[29]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N3_6[17]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N4[6]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain[30]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mscratch[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mscratch[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mscratch[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mscratch[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mscratch[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mscratch[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mscratch[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mscratch[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mscratch[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mscratch[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mscratch[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mscratch[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mscratch[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mscratch[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mscratch[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mscratch[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mscratch[16]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mscratch[17]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mscratch[18]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mscratch[19]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mscratch[20]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mscratch[21]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mscratch[22]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mscratch[23]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mscratch[24]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mscratch[25]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mscratch[26]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mscratch[27]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mscratch[28]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mscratch[29]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mscratch[30]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mscratch[31]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mstatus[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mstatus[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mstatus[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mstatus[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mstatus[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mstatus[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mstatus[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mstatus[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mstatus[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mstatus[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mstatus[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mstatus[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mstatus[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mstatus[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mstatus[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mstatus[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mstatus[16]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mstatus[17]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mstatus[18]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mstatus[19]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mstatus[20]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mstatus[21]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mstatus[22]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mstatus[23]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mstatus[24]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mstatus[25]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mstatus[26]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mstatus[27]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mstatus[28]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mstatus[29]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mstatus[30]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mstatus[31]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mtvec[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mtvec[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mtvec[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mtvec[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mtvec[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mtvec[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mtvec[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mtvec[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mtvec[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mtvec[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mtvec[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mtvec[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mtvec[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mtvec[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mtvec[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mtvec[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mtvec[16]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mtvec[17]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mtvec[18]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mtvec[19]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mtvec[20]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mtvec[21]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mtvec[22]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mtvec[23]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mtvec[24]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mtvec[25]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mtvec[26]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mtvec[27]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mtvec[28]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mtvec[29]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mtvec[30]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mtvec[31]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N4[11]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/N87_10_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_2[16]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N353/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N0_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu/pc[16]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N21_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N0_13/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N11_4_15/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_2_0/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_4_14/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_4[16]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N11_4_23/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu/N39_14[16]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N21_15/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N21_22/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N21_19/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N11_4_29/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N254_73/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N10_5[24]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N3_6[15]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_11[10]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N3_6[26]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N31[27]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_5[29]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N57_14/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N3_6[9]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N4[9]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N31[13]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_2[11]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_3[10]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/pc_ff/qout_r[3]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N3_6[16]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N4[19]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N0_27/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_clint/csr_wdata_o[21]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N10_5[18]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N3_6[20]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/rs1_rdata_ff/qout_r[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N3_6[18]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N4[16]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N3_6[21]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N3_6[23]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N48_19/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/N102/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/rs1_rdata_ff/qout_r[23]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/imm_ff/qout_r[24]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_3[23]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/pc_ff/qout_r[25]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N0_29/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu/N39_14[25]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N127/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/imm_ff/qout_r[16]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N4[8]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_clint/csr_wdata_o[25]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_2[25]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_clint/csr_wdata_o[30]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/N65_7[26]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N4[12]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_11[25]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_11[26]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/imm_ff/qout_r[12]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/imm_ff/qout_r[18]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N21_8/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_3[16]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_4[27]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N3_6[2]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N4[18]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N4[2]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_2[20]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N4[31]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_2[21]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu/pc[21]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_3[1]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_5[23]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_clint/csr_wdata_o[26]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/N65_5[25]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N4[21]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/imm_ff/qout_r[20]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_4[29]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N3_6[30]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N3_6[14]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5_1.fsub_0/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5_1.fsub_2/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5_1.fsub_4/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5_1.fsub_6/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5_1.fsub_8/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5_1.fsub_10/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5_1.fsub_12/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5_1.fsub_14/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5_1.fsub_16/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5_1.fsub_18/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5_1.fsub_20/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5_1.fsub_22/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5_1.fsub_24/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5_1.fsub_26/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5_1.fsub_28/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5_1.fsub_30/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N7_1/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N7_3/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N7_5/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N7_7/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N7_9/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N7_11/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N7_13/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N7_15/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N7_17/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N7_19/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N7_21/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N7_23/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N7_25/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N7_27/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N7_29/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N7_31/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_0_0/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/gpio_data[3]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_2_11/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_0_14/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_0_15/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_2_12/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/N464/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_0_16/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_0_13/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_2_23/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_2_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_0_22/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_0_21/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_0_26/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_4_140[1]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_0_20/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N11_4_19/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N90_31/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_0_27/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_4_140[0]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_0_29/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112_1.fsub_31/gateop_perm;gopA
Pin
Cout;2
Y;2
Cin;1
I0;1
I0X;1
I1;1
I2;1
I3;1
I4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N11_4_17/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_4_20/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_2_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_0_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_1_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_1_5/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_1_6/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_1_7/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_1_8/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_1_9/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_1_10/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_0_16/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N11_4_7/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_2_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_0_23/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_2_8/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_2_9/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_0_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_3_31/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_0_18/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_0_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_1_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_2_13/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_0_10/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_0_11/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_4_137[11]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_2_15/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_2_16/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_2_17/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_2_18/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_2_19/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_2_20/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_2_21/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_2_22/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_2_23/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_4_5/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N15_16/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_4_8/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N397/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_1_0/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_3_16/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_4_133[0]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_4_133[1]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_4_133[2]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_4_133[3]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_4_135[0]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_4_135[1]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_4_135[2]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_4_135[3]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_4_137[0]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_4_18/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_4_137[2]/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N11_4_25/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_0_14/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_4_137[10]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/spi1/N181/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_1_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_2_13/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_4_22/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_2_11/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_4_137[8]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_4_140[3]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_4_139[0]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_4_139[1]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_4_139[2]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_4_139[3]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_2_17/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N169_29_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/spi1/N685_inv/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_2_9/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_4_142[2]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_4_142[3]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_4_143[0]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_4_143[1]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_4_143[2]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_4_143[3]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_4_143[4]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_0_7/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_4_143[6]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_4_143[7]/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_4_145[3]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_4_145[4]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_4_145[5]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_4_145[6]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_4_145[7]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_0_12/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_4_17/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_0_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_1_29/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_0_8/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N219_29/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_0_10/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_4_143[5]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/N194_sum3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_0_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_2_7/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_0_22/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_2_19/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_2_20/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain[29]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_2_22/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_1_9/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_1_11/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_1_13/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_1_15/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_1_17/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_1_19/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_1_21/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_1_23/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_1_24/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_1_25/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_1_26/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_1_27/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_1_28/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N34_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_2_8/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/rs1_rdata_ff/qout_r[30]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_2_10/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_0_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_2_12/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_4_137[15]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_2_14/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_4_27/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_2_16/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_2_21/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_2_18/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_2_27/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_2_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_2_25/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_4_137[9]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_2_31/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_2_28/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N90_15/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_2_26/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_0_19/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_4_137[1]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_2_29/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_0_24/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_4_23/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_4_137[12]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_3_30/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_0_9/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_4_25/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_0_20/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_0_17/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_2_24/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_4_26/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_4_137[7]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_0_9/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_26[26]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_4_29/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_0_25/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_2_10/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_2_14/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N11_4_1/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N11_4_11/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_11[24]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_10[7]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_2_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_4_140[2]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_4_13/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_2_30/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/data_r[24]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N219_28/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N325/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N15_30/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_2_15/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N31[22]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_11[2]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_10[2]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_10[4]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_4[14]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain[31]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_9[10]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/op_r[1]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/op_r[2]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_9[18]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_10[20]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_9[22]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N297/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_9[28]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N11_4_21/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N17.slt_0/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N17.slt_2/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N17.slt_4/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N17.slt_6/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N17.slt_8/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N17.slt_10/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N17.slt_12/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N17.slt_14/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_2[15]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_4[31]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N21_25/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N21_29/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N0_18/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_5[19]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N21_24/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N21_30/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N21_28/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/mie[13]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N0_16/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N0_23/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N105_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N260_43_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_7/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_16_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N260_53_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_17_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_17_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_18_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_18_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_19_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_19_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_20_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_20_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_21_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_21_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_22_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_22_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_23_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_23_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_24_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_24_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_25_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_25_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_26_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_26_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_27_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_27_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_28_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_28_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_29_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_29_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_30_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_30_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_31_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_31_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_32_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_32_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_33_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_33_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_34_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_34_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_35_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_35_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_36_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_36_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_37_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_37_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_38_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_38_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_39_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_39_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_40_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_40_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_41_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_41_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_42_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_42_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_43_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_43_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_44_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_44_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_45_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_45_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_46_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_46_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_47_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_47_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_240_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_240_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_245_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_245_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_250_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_250_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_255_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_255_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_260_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_260_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_265_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_265_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_270_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_270_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_275_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_275_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_280_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_280_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_285_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_285_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_290_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_290_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_295_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_295_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_300_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_300_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_305_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_305_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_310_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_310_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_315_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_315_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_320_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_320_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_325_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_325_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_330_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_330_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_335_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_335_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_340_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_340_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_345_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_345_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_350_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_350_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_355_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_355_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_360_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_360_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_365_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_365_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_370_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_370_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_375_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_375_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_380_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_380_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_385_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_385_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_390_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_390_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_395_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_395_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N36_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N120/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N115/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N118/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/mie[18]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N126/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N111/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N10_5[11]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N3_6[3]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_6[0]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_8[8]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu/pc[6]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N3_6[12]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/mie[9]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/imm_ff/qout_r[31]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_4[0]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N10_5[3]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_2[13]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/mie[15]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N0_14/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N21_12/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/mie[17]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_clint/csr_wdata_o[18]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_11[21]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_11[20]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N3_6[31]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_2[22]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N112/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/mcause[24]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N10_5[17]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_4[28]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_clint/csr_wdata_o[16]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc[28]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N31[8]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu/pc[25]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_10[0]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_2[31]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_5[31]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_clint/csr_wdata_o[4]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_11[0]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_11[12]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_6[1]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_8[24]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_9[2]/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_9[3]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_9[4]/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_9[5]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_9[6]/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_9[7]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_9[8]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_4_137[14]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_9[12]/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_9[13]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_9[14]/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_9[15]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_9[16]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_9[17]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N280_18_inv/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_2_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_9[23]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_9[27]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N15_18/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_9[29]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_clint/csr_wdata_o[13]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_10[1]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_4_28/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_10[3]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N15_12/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_4_15/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_10[9]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_10[10]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_10[11]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_10[12]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_10[19]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain[28]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_10[21]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_10[24]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_10[25]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_10[26]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_10[30]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_10[31]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv_core/u_idu_exu/imm_ff/qout_r[1]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_2[18]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_4_21/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_11[3]/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N260_38_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_11[5]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_11[6]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_3[27]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_11[8]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N10_5[12]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu/N39_14[21]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N10_5[13]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/imm_ff/qout_r[14]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_11[13]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_11[14]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_11[15]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_11[16]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_11[17]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_11[18]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_2[19]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N15_20/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N15_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_11[22]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_11[23]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/imm_ff/qout_r[19]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_4[25]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_clint/csr_wdata_o[28]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_11[27]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_11[28]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_11[29]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N10_5[8]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_5[14]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N60_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N252.eq_2/gateop_perm;gopA
Pin
Cout;2
Y;2
Cin;1
I0;1
I0X;1
I1;1
I2;1
I3;1
I4;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N31[7]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_waddr_o_3[0]/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_waddr_o_3[4]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N47/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N87/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N23/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu/N39_14[0]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/pc_ff/qout_r[1]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_2[27]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_5[11]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_3[12]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_5[13]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu/N39_14[14]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu/N39_14[15]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu/pc[20]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_3[17]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_3[18]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N280_30_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_3[20]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_3[21]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_7[22]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N10_5[1]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_7[24]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N4[30]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_5[26]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/imm_ff/qout_r[22]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_3[28]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/pc_ff/qout_r[29]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_3[30]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu/N39_14[31]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_7[0]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_clint/csr_wdata_o[23]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_3[2]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_3[3]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_3[4]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_3[5]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_3[6]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_3[7]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_3[8]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_3[9]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_3[24]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N3_6[11]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu/N39_14[12]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_7[13]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu/pc[14]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/N65_5[15]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N10_5[16]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_clint/csr_wdata_o[17]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/pc_ff/qout_r[18]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/imm_ff/qout_r[15]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_2[23]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N10_5[22]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N10_5[23]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_addr_ff/qout_r[24]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N4[5]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/imm_ff/qout_r[5]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_addr_ff/qout_r[10]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N31[24]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_addr_ff/qout_r[28]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mie[30]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/N65_7[31]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/pc_ff/qout_r[23]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/N65_7[2]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_addr_ff/qout_r[3]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc[30]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N31[5]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/pc_ff/qout_r[30]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/imm_ff/qout_r[23]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/imm_ff/qout_r[8]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/imm_ff/qout_r[9]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N31[9]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_addr_ff/qout_r[11]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mcause[22]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N31[31]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_3[14]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N10_5[20]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_7[16]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N4[17]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N280_30_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_4[19]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N3_6[24]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/mie[22]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N3_6[28]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N3_6[10]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N10_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N330[0]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N3_6[29]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N48_23/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N31[4]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_ff/qout_r[20]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu/N39_14[22]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N31[3]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N52/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_ready_ff/qout_r[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result[3]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N31[1]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N31[10]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N334[1]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N31[30]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/imm_ff/qout_r[29]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N49/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/mie[25]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N15_0/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N31[11]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/rs2_rdata_ff/qout_r[2]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N31[14]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count[4]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N31[18]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/rs2_rdata_ff/qout_r[13]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/N11_89[0]_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N31[12]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N247/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/rs1_rdata_ff/qout_r[1]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N280_42/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/rs2_rdata_ff/qout_r[22]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_4_137[6]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N3_6[27]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N3_6[19]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N31[26]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/rs1_rdata_ff/qout_r[31]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/imm_ff/qout_r[7]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N31[29]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_ff/qout_r[19]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mcause[25]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend[29]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N4[1]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N28_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N11_4_13/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r[3]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N62/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r[2]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N80_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N236_13/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/spi2/N180/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N169_11_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/N114/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_rdata[30]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/N95_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/N93/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/N148/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_ff/qout_r[16]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N133_mux7/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_2[28]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/N106[0]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/N1385/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/N153/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu/N28_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/N92_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_26[22]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_24[1]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_24[2]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/lb_res_2[3]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/lb_res_2[4]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_rdata[24]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_24[11]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/lb_res_2[2]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_24[0]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/lb_res_1[3]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/lb_res_3[8]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_24[3]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_24[4]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_24[5]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_24[6]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/lb_res_1[5]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/N1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N31[6]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu/req_hasked_r/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_ff/qout_r[18]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/lb_res_2[7]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/N152/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_ff/qout_r[9]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_24[12]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_24[9]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/lb_res_1[6]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/lb_res_1[0]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_26[16]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N172_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_26[18]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_24[14]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/lb_res_1[2]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N10_5[4]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/lb_res_2[0]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/lb_res_1[7]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_24[16]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_24[17]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_24[18]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_24[19]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_24[20]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_24[21]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_24[22]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_24[23]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_24[24]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_24[25]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_24[26]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_24[27]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_24[28]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_24[29]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_24[30]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_24[31]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_26[0]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_26[1]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_26[2]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_26[3]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_26[4]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_26[5]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_26[6]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_26[7]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_26[8]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_26[9]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_26[10]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_26[11]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_26[12]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_26[13]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_26[14]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_26[15]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N31[28]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_26[23]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_26[20]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N4_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_26[21]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N334[0]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/lh_res_2[16]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_26[19]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_26[25]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_24[10]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_26[28]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_24[8]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_26[29]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_26[27]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_26[24]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_24[7]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_27[0]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_27[1]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_27[2]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_27[3]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_27[4]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_27[5]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_27[6]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_27[7]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_27[8]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_27[9]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_27[10]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_27[11]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_27[12]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_27[13]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_27[14]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_27[15]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_27[16]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_27[17]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_27[18]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_27[19]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_27[20]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_27[21]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_27[22]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_27[23]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_27[24]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_27[25]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_27[26]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_27[27]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_27[28]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_27[29]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_27[30]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_27[31]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_28[0]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_28[1]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_28[2]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_28[3]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_28[4]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_28[5]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_28[6]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_28[7]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_28[8]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_28[9]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_28[10]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_28[11]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_28[12]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_28[13]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_28[14]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_28[15]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_28[16]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_28[17]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_28[18]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_28[19]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_28[20]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_28[21]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_28[22]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_28[23]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_28[24]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_28[25]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_28[26]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_28[27]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_28[28]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_28[29]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_28[30]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_28[31]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N4_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N10_5[29]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N48_29/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N31[25]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N48_8/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N17_1.fsub_1/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N17_1.fsub_3/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N17_1.fsub_5/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N17_1.fsub_7/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N17_1.fsub_9/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N17_1.fsub_11/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N17_1.fsub_13/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N17_1.fsub_15/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N17_1.fsub_17/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N17_1.fsub_19/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N17_1.fsub_21/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N17_1.fsub_23/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N17_1.fsub_25/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N17_1.fsub_27/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N17_1.fsub_29/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N17_1.fsub_31/gateop;gopA
Pin
Cout;2
Y;2
Cin;1
I0;1
I0X;1
I1;1
I2;1
I3;1
I4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N19_1.fsub_1/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N19_1.fsub_3/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N19_1.fsub_5/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N19_1.fsub_7/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N19_1.fsub_9/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N19_1.fsub_11/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N19_1.fsub_13/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N19_1.fsub_15/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N19_1.fsub_17/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N19_1.fsub_19/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N19_1.fsub_21/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N19_1.fsub_23/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N19_1.fsub_25/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N19_1.fsub_27/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N19_1.fsub_29/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N19_1.fsub_31/gateop;gopA
Pin
Cout;2
Y;2
Cin;1
I0;1
I0X;1
I1;1
I2;1
I3;1
I4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N27_1/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N27_8/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N27_18/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N27_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N27_32/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N27_7/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N48_10/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N27_9/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N27_10/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N10_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N27_12/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N48_20/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N27_14/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N27_15/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N27_16/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N27_20/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N27_22/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N27_19/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N27_17/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N27_24/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N27_27/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N27_26/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N27_25/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N27_23/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/rs1_rdata_ff/qout_r[10]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/rs2_rdata_ff/qout_r[9]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N27_28/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N27_30/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N48_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N27_29/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N48_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N27_21/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N28_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N34_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N34_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N34_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/rs2_rdata_ff/qout_r[28]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N34_8/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N34_7/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N48_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N34_32/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/rs1_rdata_ff/qout_r[6]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N34_11/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/rs1_rdata_ff/qout_r[29]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N34_12/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N34_15/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/rs2_rdata_ff/qout_r[27]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N34_16/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N34_14/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N34_18/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N34_24/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N34_20/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N48_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N34_22/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N34_23/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N34_26/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N34_21/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N34_27/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N34_28/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N27_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N34_29/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N34_30/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N29/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N34_10/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N48_0/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N37_m1/gopapm;gopAPM
Pin
P[0];2
P[1];2
P[2];2
P[3];2
P[4];2
P[5];2
P[6];2
P[7];2
P[8];2
P[9];2
P[10];2
P[11];2
P[12];2
P[13];2
P[14];2
P[15];2
P[16];2
P[17];2
P[18];2
P[19];2
P[20];2
P[21];2
P[22];2
P[23];2
P[24];2
P[25];2
P[26];2
P[27];2
P[28];2
P[29];2
P[30];2
P[31];2
P[32];2
P[33];2
P[34];2
P[35];2
P[36];2
P[37];2
P[38];2
P[39];2
P[40];2
P[41];2
P[42];2
P[43];2
P[44];2
P[45];2
P[46];2
P[47];2
PCO;2
PO[0];2
PO[1];2
PO[2];2
PO[3];2
PO[4];2
PO[5];2
PO[6];2
PO[7];2
PO[8];2
PO[9];2
PO[10];2
PO[11];2
PO[12];2
PO[13];2
PO[14];2
PO[15];2
PO[16];2
PO[17];2
PO[18];2
PO[19];2
PO[20];2
PO[21];2
PO[22];2
PO[23];2
PO[24];2
PO[25];2
PO[26];2
PO[27];2
PO[28];2
PO[29];2
PO[30];2
PO[31];2
PO[32];2
PO[33];2
PO[34];2
PO[35];2
PO[36];2
PO[37];2
PO[38];2
PO[39];2
PO[40];2
PO[41];2
PO[42];2
PO[43];2
PO[44];2
PO[45];2
PO[46];2
PO[47];2
XBO[0];2
XBO[1];2
XBO[2];2
XBO[3];2
XBO[4];2
XBO[5];2
XBO[6];2
XBO[7];2
XBO[8];2
XBO[9];2
XBO[10];2
XBO[11];2
XBO[12];2
XBO[13];2
XBO[14];2
XBO[15];2
XBO[16];2
XBO[17];2
XO[0];2
XO[1];2
XO[2];2
XO[3];2
XO[4];2
XO[5];2
XO[6];2
XO[7];2
XO[8];2
XO[9];2
XO[10];2
XO[11];2
XO[12];2
XO[13];2
XO[14];2
XO[15];2
XO[16];2
XO[17];2
CE_M;1
CE_MODEX;1
CE_MODEY;1
CE_MODEZ;1
CE_P;1
CE_PRE;1
CE_X;1
CE_Y;1
CE_Z;1
CLK;1
MODEX;1
MODEY[0];1
MODEY[1];1
MODEY[2];1
MODEZ[0];1
MODEZ[1];1
MODEZ[2];1
MODEZ[3];1
PCI;1
PI[0];1
PI[1];1
PI[2];1
PI[3];1
PI[4];1
PI[5];1
PI[6];1
PI[7];1
PI[8];1
PI[9];1
PI[10];1
PI[11];1
PI[12];1
PI[13];1
PI[14];1
PI[15];1
PI[16];1
PI[17];1
PI[18];1
PI[19];1
PI[20];1
PI[21];1
PI[22];1
PI[23];1
PI[24];1
PI[25];1
PI[26];1
PI[27];1
PI[28];1
PI[29];1
PI[30];1
PI[31];1
PI[32];1
PI[33];1
PI[34];1
PI[35];1
PI[36];1
PI[37];1
PI[38];1
PI[39];1
PI[40];1
PI[41];1
PI[42];1
PI[43];1
PI[44];1
PI[45];1
PI[46];1
PI[47];1
RST_M;1
RST_MODEX;1
RST_MODEY;1
RST_MODEZ;1
RST_P;1
RST_PRE;1
RST_X;1
RST_Y;1
RST_Z;1
X[0];1
X[1];1
X[2];1
X[3];1
X[4];1
X[5];1
X[6];1
X[7];1
X[8];1
X[9];1
X[10];1
X[11];1
X[12];1
X[13];1
X[14];1
X[15];1
X[16];1
X[17];1
XBI[0];1
XBI[1];1
XBI[2];1
XBI[3];1
XBI[4];1
XBI[5];1
XBI[6];1
XBI[7];1
XBI[8];1
XBI[9];1
XBI[10];1
XBI[11];1
XBI[12];1
XBI[13];1
XBI[14];1
XBI[15];1
XBI[16];1
XBI[17];1
XI[0];1
XI[1];1
XI[2];1
XI[3];1
XI[4];1
XI[5];1
XI[6];1
XI[7];1
XI[8];1
XI[9];1
XI[10];1
XI[11];1
XI[12];1
XI[13];1
XI[14];1
XI[15];1
XI[16];1
XI[17];1
Y[0];1
Y[1];1
Y[2];1
Y[3];1
Y[4];1
Y[5];1
Y[6];1
Y[7];1
Y[8];1
Y[9];1
Y[10];1
Y[11];1
Y[12];1
Y[13];1
Y[14];1
Y[15];1
Y[16];1
Y[17];1
Z[0];1
Z[1];1
Z[2];1
Z[3];1
Z[4];1
Z[5];1
Z[6];1
Z[7];1
Z[8];1
Z[9];1
Z[10];1
Z[11];1
Z[12];1
Z[13];1
Z[14];1
Z[15];1
Z[16];1
Z[17];1
Z[18];1
Z[19];1
Z[20];1
Z[21];1
Z[22];1
Z[23];1
Z[24];1
Z[25];1
Z[26];1
Z[27];1
Z[28];1
Z[29];1
Z[30];1
Z[31];1
Z[32];1
Z[33];1
Z[34];1
Z[35];1
Z[36];1
Z[37];1
Z[38];1
Z[39];1
Z[40];1
Z[41];1
Z[42];1
Z[43];1
Z[44];1
Z[45];1
Z[46];1
Z[47];1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N37_m2/gopapm;gopAPM
Pin
P[0];2
P[1];2
P[2];2
P[3];2
P[4];2
P[5];2
P[6];2
P[7];2
P[8];2
P[9];2
P[10];2
P[11];2
P[12];2
P[13];2
P[14];2
P[15];2
P[16];2
P[17];2
P[18];2
P[19];2
P[20];2
P[21];2
P[22];2
P[23];2
P[24];2
P[25];2
P[26];2
P[27];2
P[28];2
P[29];2
P[30];2
P[31];2
P[32];2
P[33];2
P[34];2
P[35];2
P[36];2
P[37];2
P[38];2
P[39];2
P[40];2
P[41];2
P[42];2
P[43];2
P[44];2
P[45];2
P[46];2
P[47];2
PCO;2
PO[0];2
PO[1];2
PO[2];2
PO[3];2
PO[4];2
PO[5];2
PO[6];2
PO[7];2
PO[8];2
PO[9];2
PO[10];2
PO[11];2
PO[12];2
PO[13];2
PO[14];2
PO[15];2
PO[16];2
PO[17];2
PO[18];2
PO[19];2
PO[20];2
PO[21];2
PO[22];2
PO[23];2
PO[24];2
PO[25];2
PO[26];2
PO[27];2
PO[28];2
PO[29];2
PO[30];2
PO[31];2
PO[32];2
PO[33];2
PO[34];2
PO[35];2
PO[36];2
PO[37];2
PO[38];2
PO[39];2
PO[40];2
PO[41];2
PO[42];2
PO[43];2
PO[44];2
PO[45];2
PO[46];2
PO[47];2
XBO[0];2
XBO[1];2
XBO[2];2
XBO[3];2
XBO[4];2
XBO[5];2
XBO[6];2
XBO[7];2
XBO[8];2
XBO[9];2
XBO[10];2
XBO[11];2
XBO[12];2
XBO[13];2
XBO[14];2
XBO[15];2
XBO[16];2
XBO[17];2
XO[0];2
XO[1];2
XO[2];2
XO[3];2
XO[4];2
XO[5];2
XO[6];2
XO[7];2
XO[8];2
XO[9];2
XO[10];2
XO[11];2
XO[12];2
XO[13];2
XO[14];2
XO[15];2
XO[16];2
XO[17];2
CE_M;1
CE_MODEX;1
CE_MODEY;1
CE_MODEZ;1
CE_P;1
CE_PRE;1
CE_X;1
CE_Y;1
CE_Z;1
CLK;1
MODEX;1
MODEY[0];1
MODEY[1];1
MODEY[2];1
MODEZ[0];1
MODEZ[1];1
MODEZ[2];1
MODEZ[3];1
PCI;1
PI[0];1
PI[1];1
PI[2];1
PI[3];1
PI[4];1
PI[5];1
PI[6];1
PI[7];1
PI[8];1
PI[9];1
PI[10];1
PI[11];1
PI[12];1
PI[13];1
PI[14];1
PI[15];1
PI[16];1
PI[17];1
PI[18];1
PI[19];1
PI[20];1
PI[21];1
PI[22];1
PI[23];1
PI[24];1
PI[25];1
PI[26];1
PI[27];1
PI[28];1
PI[29];1
PI[30];1
PI[31];1
PI[32];1
PI[33];1
PI[34];1
PI[35];1
PI[36];1
PI[37];1
PI[38];1
PI[39];1
PI[40];1
PI[41];1
PI[42];1
PI[43];1
PI[44];1
PI[45];1
PI[46];1
PI[47];1
RST_M;1
RST_MODEX;1
RST_MODEY;1
RST_MODEZ;1
RST_P;1
RST_PRE;1
RST_X;1
RST_Y;1
RST_Z;1
X[0];1
X[1];1
X[2];1
X[3];1
X[4];1
X[5];1
X[6];1
X[7];1
X[8];1
X[9];1
X[10];1
X[11];1
X[12];1
X[13];1
X[14];1
X[15];1
X[16];1
X[17];1
XBI[0];1
XBI[1];1
XBI[2];1
XBI[3];1
XBI[4];1
XBI[5];1
XBI[6];1
XBI[7];1
XBI[8];1
XBI[9];1
XBI[10];1
XBI[11];1
XBI[12];1
XBI[13];1
XBI[14];1
XBI[15];1
XBI[16];1
XBI[17];1
XI[0];1
XI[1];1
XI[2];1
XI[3];1
XI[4];1
XI[5];1
XI[6];1
XI[7];1
XI[8];1
XI[9];1
XI[10];1
XI[11];1
XI[12];1
XI[13];1
XI[14];1
XI[15];1
XI[16];1
XI[17];1
Y[0];1
Y[1];1
Y[2];1
Y[3];1
Y[4];1
Y[5];1
Y[6];1
Y[7];1
Y[8];1
Y[9];1
Y[10];1
Y[11];1
Y[12];1
Y[13];1
Y[14];1
Y[15];1
Y[16];1
Y[17];1
Z[0];1
Z[1];1
Z[2];1
Z[3];1
Z[4];1
Z[5];1
Z[6];1
Z[7];1
Z[8];1
Z[9];1
Z[10];1
Z[11];1
Z[12];1
Z[13];1
Z[14];1
Z[15];1
Z[16];1
Z[17];1
Z[18];1
Z[19];1
Z[20];1
Z[21];1
Z[22];1
Z[23];1
Z[24];1
Z[25];1
Z[26];1
Z[27];1
Z[28];1
Z[29];1
Z[30];1
Z[31];1
Z[32];1
Z[33];1
Z[34];1
Z[35];1
Z[36];1
Z[37];1
Z[38];1
Z[39];1
Z[40];1
Z[41];1
Z[42];1
Z[43];1
Z[44];1
Z[45];1
Z[46];1
Z[47];1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N37_m3/gopapm;gopAPM
Pin
P[0];2
P[1];2
P[2];2
P[3];2
P[4];2
P[5];2
P[6];2
P[7];2
P[8];2
P[9];2
P[10];2
P[11];2
P[12];2
P[13];2
P[14];2
P[15];2
P[16];2
P[17];2
P[18];2
P[19];2
P[20];2
P[21];2
P[22];2
P[23];2
P[24];2
P[25];2
P[26];2
P[27];2
P[28];2
P[29];2
P[30];2
P[31];2
P[32];2
P[33];2
P[34];2
P[35];2
P[36];2
P[37];2
P[38];2
P[39];2
P[40];2
P[41];2
P[42];2
P[43];2
P[44];2
P[45];2
P[46];2
P[47];2
PCO;2
PO[0];2
PO[1];2
PO[2];2
PO[3];2
PO[4];2
PO[5];2
PO[6];2
PO[7];2
PO[8];2
PO[9];2
PO[10];2
PO[11];2
PO[12];2
PO[13];2
PO[14];2
PO[15];2
PO[16];2
PO[17];2
PO[18];2
PO[19];2
PO[20];2
PO[21];2
PO[22];2
PO[23];2
PO[24];2
PO[25];2
PO[26];2
PO[27];2
PO[28];2
PO[29];2
PO[30];2
PO[31];2
PO[32];2
PO[33];2
PO[34];2
PO[35];2
PO[36];2
PO[37];2
PO[38];2
PO[39];2
PO[40];2
PO[41];2
PO[42];2
PO[43];2
PO[44];2
PO[45];2
PO[46];2
PO[47];2
XBO[0];2
XBO[1];2
XBO[2];2
XBO[3];2
XBO[4];2
XBO[5];2
XBO[6];2
XBO[7];2
XBO[8];2
XBO[9];2
XBO[10];2
XBO[11];2
XBO[12];2
XBO[13];2
XBO[14];2
XBO[15];2
XBO[16];2
XBO[17];2
XO[0];2
XO[1];2
XO[2];2
XO[3];2
XO[4];2
XO[5];2
XO[6];2
XO[7];2
XO[8];2
XO[9];2
XO[10];2
XO[11];2
XO[12];2
XO[13];2
XO[14];2
XO[15];2
XO[16];2
XO[17];2
CE_M;1
CE_MODEX;1
CE_MODEY;1
CE_MODEZ;1
CE_P;1
CE_PRE;1
CE_X;1
CE_Y;1
CE_Z;1
CLK;1
MODEX;1
MODEY[0];1
MODEY[1];1
MODEY[2];1
MODEZ[0];1
MODEZ[1];1
MODEZ[2];1
MODEZ[3];1
PCI;1
PI[0];1
PI[1];1
PI[2];1
PI[3];1
PI[4];1
PI[5];1
PI[6];1
PI[7];1
PI[8];1
PI[9];1
PI[10];1
PI[11];1
PI[12];1
PI[13];1
PI[14];1
PI[15];1
PI[16];1
PI[17];1
PI[18];1
PI[19];1
PI[20];1
PI[21];1
PI[22];1
PI[23];1
PI[24];1
PI[25];1
PI[26];1
PI[27];1
PI[28];1
PI[29];1
PI[30];1
PI[31];1
PI[32];1
PI[33];1
PI[34];1
PI[35];1
PI[36];1
PI[37];1
PI[38];1
PI[39];1
PI[40];1
PI[41];1
PI[42];1
PI[43];1
PI[44];1
PI[45];1
PI[46];1
PI[47];1
RST_M;1
RST_MODEX;1
RST_MODEY;1
RST_MODEZ;1
RST_P;1
RST_PRE;1
RST_X;1
RST_Y;1
RST_Z;1
X[0];1
X[1];1
X[2];1
X[3];1
X[4];1
X[5];1
X[6];1
X[7];1
X[8];1
X[9];1
X[10];1
X[11];1
X[12];1
X[13];1
X[14];1
X[15];1
X[16];1
X[17];1
XBI[0];1
XBI[1];1
XBI[2];1
XBI[3];1
XBI[4];1
XBI[5];1
XBI[6];1
XBI[7];1
XBI[8];1
XBI[9];1
XBI[10];1
XBI[11];1
XBI[12];1
XBI[13];1
XBI[14];1
XBI[15];1
XBI[16];1
XBI[17];1
XI[0];1
XI[1];1
XI[2];1
XI[3];1
XI[4];1
XI[5];1
XI[6];1
XI[7];1
XI[8];1
XI[9];1
XI[10];1
XI[11];1
XI[12];1
XI[13];1
XI[14];1
XI[15];1
XI[16];1
XI[17];1
Y[0];1
Y[1];1
Y[2];1
Y[3];1
Y[4];1
Y[5];1
Y[6];1
Y[7];1
Y[8];1
Y[9];1
Y[10];1
Y[11];1
Y[12];1
Y[13];1
Y[14];1
Y[15];1
Y[16];1
Y[17];1
Z[0];1
Z[1];1
Z[2];1
Z[3];1
Z[4];1
Z[5];1
Z[6];1
Z[7];1
Z[8];1
Z[9];1
Z[10];1
Z[11];1
Z[12];1
Z[13];1
Z[14];1
Z[15];1
Z[16];1
Z[17];1
Z[18];1
Z[19];1
Z[20];1
Z[21];1
Z[22];1
Z[23];1
Z[24];1
Z[25];1
Z[26];1
Z[27];1
Z[28];1
Z[29];1
Z[30];1
Z[31];1
Z[32];1
Z[33];1
Z[34];1
Z[35];1
Z[36];1
Z[37];1
Z[38];1
Z[39];1
Z[40];1
Z[41];1
Z[42];1
Z[43];1
Z[44];1
Z[45];1
Z[46];1
Z[47];1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N37_m4/gopapm;gopAPM
Pin
P[0];2
P[1];2
P[2];2
P[3];2
P[4];2
P[5];2
P[6];2
P[7];2
P[8];2
P[9];2
P[10];2
P[11];2
P[12];2
P[13];2
P[14];2
P[15];2
P[16];2
P[17];2
P[18];2
P[19];2
P[20];2
P[21];2
P[22];2
P[23];2
P[24];2
P[25];2
P[26];2
P[27];2
P[28];2
P[29];2
P[30];2
P[31];2
P[32];2
P[33];2
P[34];2
P[35];2
P[36];2
P[37];2
P[38];2
P[39];2
P[40];2
P[41];2
P[42];2
P[43];2
P[44];2
P[45];2
P[46];2
P[47];2
PCO;2
PO[0];2
PO[1];2
PO[2];2
PO[3];2
PO[4];2
PO[5];2
PO[6];2
PO[7];2
PO[8];2
PO[9];2
PO[10];2
PO[11];2
PO[12];2
PO[13];2
PO[14];2
PO[15];2
PO[16];2
PO[17];2
PO[18];2
PO[19];2
PO[20];2
PO[21];2
PO[22];2
PO[23];2
PO[24];2
PO[25];2
PO[26];2
PO[27];2
PO[28];2
PO[29];2
PO[30];2
PO[31];2
PO[32];2
PO[33];2
PO[34];2
PO[35];2
PO[36];2
PO[37];2
PO[38];2
PO[39];2
PO[40];2
PO[41];2
PO[42];2
PO[43];2
PO[44];2
PO[45];2
PO[46];2
PO[47];2
XBO[0];2
XBO[1];2
XBO[2];2
XBO[3];2
XBO[4];2
XBO[5];2
XBO[6];2
XBO[7];2
XBO[8];2
XBO[9];2
XBO[10];2
XBO[11];2
XBO[12];2
XBO[13];2
XBO[14];2
XBO[15];2
XBO[16];2
XBO[17];2
XO[0];2
XO[1];2
XO[2];2
XO[3];2
XO[4];2
XO[5];2
XO[6];2
XO[7];2
XO[8];2
XO[9];2
XO[10];2
XO[11];2
XO[12];2
XO[13];2
XO[14];2
XO[15];2
XO[16];2
XO[17];2
CE_M;1
CE_MODEX;1
CE_MODEY;1
CE_MODEZ;1
CE_P;1
CE_PRE;1
CE_X;1
CE_Y;1
CE_Z;1
CLK;1
MODEX;1
MODEY[0];1
MODEY[1];1
MODEY[2];1
MODEZ[0];1
MODEZ[1];1
MODEZ[2];1
MODEZ[3];1
PCI;1
PI[0];1
PI[1];1
PI[2];1
PI[3];1
PI[4];1
PI[5];1
PI[6];1
PI[7];1
PI[8];1
PI[9];1
PI[10];1
PI[11];1
PI[12];1
PI[13];1
PI[14];1
PI[15];1
PI[16];1
PI[17];1
PI[18];1
PI[19];1
PI[20];1
PI[21];1
PI[22];1
PI[23];1
PI[24];1
PI[25];1
PI[26];1
PI[27];1
PI[28];1
PI[29];1
PI[30];1
PI[31];1
PI[32];1
PI[33];1
PI[34];1
PI[35];1
PI[36];1
PI[37];1
PI[38];1
PI[39];1
PI[40];1
PI[41];1
PI[42];1
PI[43];1
PI[44];1
PI[45];1
PI[46];1
PI[47];1
RST_M;1
RST_MODEX;1
RST_MODEY;1
RST_MODEZ;1
RST_P;1
RST_PRE;1
RST_X;1
RST_Y;1
RST_Z;1
X[0];1
X[1];1
X[2];1
X[3];1
X[4];1
X[5];1
X[6];1
X[7];1
X[8];1
X[9];1
X[10];1
X[11];1
X[12];1
X[13];1
X[14];1
X[15];1
X[16];1
X[17];1
XBI[0];1
XBI[1];1
XBI[2];1
XBI[3];1
XBI[4];1
XBI[5];1
XBI[6];1
XBI[7];1
XBI[8];1
XBI[9];1
XBI[10];1
XBI[11];1
XBI[12];1
XBI[13];1
XBI[14];1
XBI[15];1
XBI[16];1
XBI[17];1
XI[0];1
XI[1];1
XI[2];1
XI[3];1
XI[4];1
XI[5];1
XI[6];1
XI[7];1
XI[8];1
XI[9];1
XI[10];1
XI[11];1
XI[12];1
XI[13];1
XI[14];1
XI[15];1
XI[16];1
XI[17];1
Y[0];1
Y[1];1
Y[2];1
Y[3];1
Y[4];1
Y[5];1
Y[6];1
Y[7];1
Y[8];1
Y[9];1
Y[10];1
Y[11];1
Y[12];1
Y[13];1
Y[14];1
Y[15];1
Y[16];1
Y[17];1
Z[0];1
Z[1];1
Z[2];1
Z[3];1
Z[4];1
Z[5];1
Z[6];1
Z[7];1
Z[8];1
Z[9];1
Z[10];1
Z[11];1
Z[12];1
Z[13];1
Z[14];1
Z[15];1
Z[16];1
Z[17];1
Z[18];1
Z[19];1
Z[20];1
Z[21];1
Z[22];1
Z[23];1
Z[24];1
Z[25];1
Z[26];1
Z[27];1
Z[28];1
Z[29];1
Z[30];1
Z[31];1
Z[32];1
Z[33];1
Z[34];1
Z[35];1
Z[36];1
Z[37];1
Z[38];1
Z[39];1
Z[40];1
Z[41];1
Z[42];1
Z[43];1
Z[44];1
Z[45];1
Z[46];1
Z[47];1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N38_1.fsub_2/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N38_1.fsub_4/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N38_1.fsub_6/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N38_1.fsub_8/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N38_1.fsub_10/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N38_1.fsub_12/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N38_1.fsub_14/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N38_1.fsub_16/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N38_1.fsub_18/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N38_1.fsub_20/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N38_1.fsub_22/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N38_1.fsub_24/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N38_1.fsub_26/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N38_1.fsub_28/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N38_1.fsub_30/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N38_1.fsub_32/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N38_1.fsub_34/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N38_1.fsub_36/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N38_1.fsub_38/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N38_1.fsub_40/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N38_1.fsub_42/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N38_1.fsub_44/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N38_1.fsub_46/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N38_1.fsub_48/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N38_1.fsub_50/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N38_1.fsub_52/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N38_1.fsub_54/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N38_1.fsub_56/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N38_1.fsub_58/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N38_1.fsub_60/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N38_1.fsub_62/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N48_9/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N48_16/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N34_124/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N34_25/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N48_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N48_7/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N48_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/rs1_rdata_ff/qout_r[27]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N48_24/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N48_17/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/rs1_rdata_ff/qout_r[24]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N48_12/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N48_26/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N48_22/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N48_15/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N48_18/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N48_13/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N27_11/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/N46/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/rd_waddr_ff/qout_r[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/rs2_rdata_ff/qout_r[8]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N48_27/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N3_6[1]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N48_30/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N48_25/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N27_13/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N27_124/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N48_28/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N334[4]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N48_21/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N48_31/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N3_6[25]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result[16]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N10/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op1_ff/qout_r[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op1_ff/qout_r[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op1_ff/qout_r[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op1_ff/qout_r[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op1_ff/qout_r[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op1_ff/qout_r[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op1_ff/qout_r[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op1_ff/qout_r[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op1_ff/qout_r[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op1_ff/qout_r[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op1_ff/qout_r[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op1_ff/qout_r[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op1_ff/qout_r[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op1_ff/qout_r[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op1_ff/qout_r[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op1_ff/qout_r[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op1_ff/qout_r[16]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op1_ff/qout_r[17]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op1_ff/qout_r[18]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op1_ff/qout_r[19]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op1_ff/qout_r[20]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op1_ff/qout_r[21]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op1_ff/qout_r[22]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op1_ff/qout_r[23]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op1_ff/qout_r[24]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op1_ff/qout_r[25]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op1_ff/qout_r[26]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op1_ff/qout_r[27]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op1_ff/qout_r[28]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op1_ff/qout_r[29]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op1_ff/qout_r[30]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op1_ff/qout_r[31]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op2_ff/qout_r[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op2_ff/qout_r[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op2_ff/qout_r[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op2_ff/qout_r[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op2_ff/qout_r[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op2_ff/qout_r[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op2_ff/qout_r[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op2_ff/qout_r[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op2_ff/qout_r[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op2_ff/qout_r[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op2_ff/qout_r[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op2_ff/qout_r[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op2_ff/qout_r[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op2_ff/qout_r[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op2_ff/qout_r[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op2_ff/qout_r[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op2_ff/qout_r[16]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op2_ff/qout_r[17]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op2_ff/qout_r[18]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op2_ff/qout_r[19]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op2_ff/qout_r[20]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op2_ff/qout_r[21]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op2_ff/qout_r[22]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op2_ff/qout_r[23]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op2_ff/qout_r[24]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op2_ff/qout_r[25]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op2_ff/qout_r[26]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op2_ff/qout_r[27]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op2_ff/qout_r[28]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op2_ff/qout_r[29]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op2_ff/qout_r[30]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op2_ff/qout_r[31]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op_res_42/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op_res_45/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N10_5[25]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N0_1.fsub_1/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N0_1.fsub_3/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N0_1.fsub_5/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N0_1.fsub_7/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N0_1.fsub_9/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N0_1.fsub_11/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N0_1.fsub_13/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N0_1.fsub_15/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N0_1.fsub_17/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N0_1.fsub_19/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N0_1.fsub_21/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N0_1.fsub_23/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N0_1.fsub_25/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N0_1.fsub_27/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N0_1.fsub_29/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N0_1.fsub_31/gateop;gopA
Pin
Cout;2
Y;2
Cin;1
I0;1
I0X;1
I1;1
I2;1
I3;1
I4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N1_1.fsub_0/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N1_1.fsub_2/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N1_1.fsub_4/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N1_1.fsub_6/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N1_1.fsub_8/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N1_1.fsub_10/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N1_1.fsub_12/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N1_1.fsub_14/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N1_1.fsub_16/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N1_1.fsub_18/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N1_1.fsub_20/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N1_1.fsub_22/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N1_1.fsub_24/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N1_1.fsub_26/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N1_1.fsub_28/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N1_1.fsub_30/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N2.lt_0/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N2.lt_2/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N2.lt_4/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N2.lt_6/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N2.lt_8/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N2.lt_10/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N2.lt_12/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N2.lt_14/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N4.fsub_1/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N4.fsub_3/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N4.fsub_5/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N4.fsub_7/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N4.fsub_9/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N4.fsub_11/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N4.fsub_13/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N4.fsub_15/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N4.fsub_17/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N4.fsub_19/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N4.fsub_21/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N4.fsub_23/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N4.fsub_25/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N4.fsub_27/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N4.fsub_29/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N4.fsub_31/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N90_27/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count[9]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count[13]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count[17]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count[12]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count[8]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/rs1_rdata_ff/qout_r[4]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N90_23/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110_1.fsub_0/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110_1.fsub_2/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110_1.fsub_4/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110_1.fsub_6/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110_1.fsub_8/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110_1.fsub_10/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110_1.fsub_12/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110_1.fsub_14/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110_1.fsub_16/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110_1.fsub_18/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110_1.fsub_20/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110_1.fsub_22/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110_1.fsub_24/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110_1.fsub_26/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110_1.fsub_28/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110_1.fsub_30/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112_1.fsub_1/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112_1.fsub_3/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112_1.fsub_5/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112_1.fsub_7/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112_1.fsub_9/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112_1.fsub_11/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112_1.fsub_13/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112_1.fsub_15/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112_1.fsub_17/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112_1.fsub_19/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112_1.fsub_21/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112_1.fsub_23/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112_1.fsub_25/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112_1.fsub_27/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112_1.fsub_29/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count[23]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N186_8/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N186_28/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N186_16/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r[20]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N186_31/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r[26]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r[24]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N186_24/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N236_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N215_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/state_1/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N241_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N352/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N280_44/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/ready_o/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N186_32/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N368_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/rs1_rdata_ff/qout_r[21]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_0_12/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N371_26/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N371_30/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N31[21]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N31[20]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N400_10/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N15_10/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_0_24/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count[1]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count[2]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count[3]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/rs1_rdata_ff/qout_r[25]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count[5]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count[6]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count[7]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count[28]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count[11]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N34_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count[27]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count[16]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count[14]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count[15]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N90_19/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count[22]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count[18]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count[19]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count[20]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count[21]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_26[17]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N34_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count[24]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count[25]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count[26]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N34_9/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N90_25/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count[29]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count[10]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N90_11/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain[0]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain[1]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain[2]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain[3]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain[4]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain[5]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain[6]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain[7]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain[8]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain[9]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain[10]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain[11]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain[12]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain[13]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain[14]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain[15]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain[16]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain[17]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain[18]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain[19]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain[20]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain[21]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain[22]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain[23]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain[24]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain[25]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain[26]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain[27]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_4_137[13]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_4_19/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/rx_clk_edge_level/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N11_4_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu/N39_14[19]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result[2]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result[5]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result[4]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result[6]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result[14]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result[7]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result[1]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result[9]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result[10]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result[11]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/rs1_rdata_ff/qout_r[12]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result[22]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result[15]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result[13]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result[17]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result[19]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result[18]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result[24]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result[20]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result[21]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result[12]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result[23]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result[28]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result[25]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result[26]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result[27]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N31[19]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N90_7/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result[30]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result[31]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/N15_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N10_5[19]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r[1]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r[2]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r[3]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r[4]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r[5]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r[6]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r[7]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r[8]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r[9]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r[10]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r[11]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r[12]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r[13]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r[14]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r[15]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r[16]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r[17]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r[18]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r[19]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r[20]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r[21]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r[22]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r[23]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r[24]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r[25]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r[26]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r[27]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r[28]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r[29]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r[30]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r[31]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r[0]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r[4]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r[12]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r[5]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r[6]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r[9]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r[7]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r[8]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r[10]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r[1]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r[11]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r[21]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r[13]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r[14]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r[15]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r[16]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r[17]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r[18]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r[19]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N186_12/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r[22]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N186_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r[23]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N186_20/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r[25]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r[27]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r[28]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r[31]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r[29]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r[30]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/spi2/N238/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/spi2/N414_29/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/invert_result/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend[0]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend[1]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend[2]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend[3]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend[4]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend[5]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend[6]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend[7]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend[8]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend[9]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend[10]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend[11]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend[12]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend[13]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend[14]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend[15]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend[16]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend[17]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend[18]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend[19]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend[20]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend[21]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend[22]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend[23]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend[24]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend[25]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend[26]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend[27]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend[28]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend[30]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend[31]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/N367_22[1]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/op_r[3]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N15_22/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N11_4_9/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/rs1_rdata_ff/qout_r[20]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/result_o[0]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/result_o[1]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/result_o[2]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/result_o[3]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/result_o[4]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/result_o[5]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/result_o[6]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/result_o[7]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/result_o[8]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/result_o[9]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/result_o[10]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/result_o[11]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/result_o[12]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/result_o[13]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/result_o[14]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/result_o[15]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/result_o[16]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/result_o[17]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/result_o[18]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/result_o[19]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/result_o[20]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/result_o[21]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/result_o[22]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/result_o[23]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/result_o[24]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/result_o[25]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/result_o[26]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/result_o[27]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/result_o[28]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/result_o[29]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/result_o[30]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/result_o[31]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/state_0/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/state_3/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/state_2/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N427/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N63_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N260.eq_2/gateop_perm;gopA
Pin
Cout;2
Y;2
Cin;1
I0;1
I0X;1
I1;1
I2;1
I3;1
I4;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_waddr_o_3[1]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N330[4]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N39/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N183/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N95/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N63/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N71/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N135/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N143/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N215/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N239/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result[8]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/N103/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N111/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N55/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N7_8/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N79/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N63_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N191/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N127/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N151/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N207/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N159/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N63_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N31/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/rs1_rdata_ff/qout_r[18]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/N199/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N167/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/jtag_state_4/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/N223/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N231/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/jtag_state_8/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_waddr_o_3[2]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N63_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N252.eq_0/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_gpr_reg/N15/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/N10/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N260.eq_0/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_idu_exu/rs1_rdata_ff/qout_r[11]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/N261/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[1].not_x0.rf_dff/qout_r[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[1].not_x0.rf_dff/qout_r[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[1].not_x0.rf_dff/qout_r[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[1].not_x0.rf_dff/qout_r[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[1].not_x0.rf_dff/qout_r[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[1].not_x0.rf_dff/qout_r[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[1].not_x0.rf_dff/qout_r[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[1].not_x0.rf_dff/qout_r[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[1].not_x0.rf_dff/qout_r[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[1].not_x0.rf_dff/qout_r[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[1].not_x0.rf_dff/qout_r[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[1].not_x0.rf_dff/qout_r[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[1].not_x0.rf_dff/qout_r[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[1].not_x0.rf_dff/qout_r[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[1].not_x0.rf_dff/qout_r[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[1].not_x0.rf_dff/qout_r[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[1].not_x0.rf_dff/qout_r[16]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[1].not_x0.rf_dff/qout_r[17]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[1].not_x0.rf_dff/qout_r[18]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[1].not_x0.rf_dff/qout_r[19]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[1].not_x0.rf_dff/qout_r[20]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[1].not_x0.rf_dff/qout_r[21]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[1].not_x0.rf_dff/qout_r[22]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[1].not_x0.rf_dff/qout_r[23]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[1].not_x0.rf_dff/qout_r[24]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[1].not_x0.rf_dff/qout_r[25]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[1].not_x0.rf_dff/qout_r[26]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[1].not_x0.rf_dff/qout_r[27]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[1].not_x0.rf_dff/qout_r[28]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[1].not_x0.rf_dff/qout_r[29]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[1].not_x0.rf_dff/qout_r[30]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[1].not_x0.rf_dff/qout_r[31]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[2].not_x0.rf_dff/qout_r[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[2].not_x0.rf_dff/qout_r[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[2].not_x0.rf_dff/qout_r[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[2].not_x0.rf_dff/qout_r[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[2].not_x0.rf_dff/qout_r[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[2].not_x0.rf_dff/qout_r[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[2].not_x0.rf_dff/qout_r[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[2].not_x0.rf_dff/qout_r[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[2].not_x0.rf_dff/qout_r[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[2].not_x0.rf_dff/qout_r[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[2].not_x0.rf_dff/qout_r[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[2].not_x0.rf_dff/qout_r[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[2].not_x0.rf_dff/qout_r[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[2].not_x0.rf_dff/qout_r[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[2].not_x0.rf_dff/qout_r[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[2].not_x0.rf_dff/qout_r[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[2].not_x0.rf_dff/qout_r[16]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[2].not_x0.rf_dff/qout_r[17]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[2].not_x0.rf_dff/qout_r[18]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[2].not_x0.rf_dff/qout_r[19]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[2].not_x0.rf_dff/qout_r[20]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[2].not_x0.rf_dff/qout_r[21]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[2].not_x0.rf_dff/qout_r[22]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[2].not_x0.rf_dff/qout_r[23]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[2].not_x0.rf_dff/qout_r[24]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[2].not_x0.rf_dff/qout_r[25]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[2].not_x0.rf_dff/qout_r[26]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[2].not_x0.rf_dff/qout_r[27]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[2].not_x0.rf_dff/qout_r[28]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[2].not_x0.rf_dff/qout_r[29]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[2].not_x0.rf_dff/qout_r[30]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[2].not_x0.rf_dff/qout_r[31]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[3].not_x0.rf_dff/qout_r[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[3].not_x0.rf_dff/qout_r[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[3].not_x0.rf_dff/qout_r[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[3].not_x0.rf_dff/qout_r[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[3].not_x0.rf_dff/qout_r[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[3].not_x0.rf_dff/qout_r[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[3].not_x0.rf_dff/qout_r[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[3].not_x0.rf_dff/qout_r[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[3].not_x0.rf_dff/qout_r[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[3].not_x0.rf_dff/qout_r[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[3].not_x0.rf_dff/qout_r[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[3].not_x0.rf_dff/qout_r[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[3].not_x0.rf_dff/qout_r[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[3].not_x0.rf_dff/qout_r[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[3].not_x0.rf_dff/qout_r[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[3].not_x0.rf_dff/qout_r[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[3].not_x0.rf_dff/qout_r[16]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[3].not_x0.rf_dff/qout_r[17]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[3].not_x0.rf_dff/qout_r[18]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[3].not_x0.rf_dff/qout_r[19]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[3].not_x0.rf_dff/qout_r[20]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[3].not_x0.rf_dff/qout_r[21]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[3].not_x0.rf_dff/qout_r[22]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[3].not_x0.rf_dff/qout_r[23]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[3].not_x0.rf_dff/qout_r[24]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[3].not_x0.rf_dff/qout_r[25]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[3].not_x0.rf_dff/qout_r[26]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[3].not_x0.rf_dff/qout_r[27]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[3].not_x0.rf_dff/qout_r[28]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[3].not_x0.rf_dff/qout_r[29]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[3].not_x0.rf_dff/qout_r[30]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[3].not_x0.rf_dff/qout_r[31]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[4].not_x0.rf_dff/qout_r[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[4].not_x0.rf_dff/qout_r[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[4].not_x0.rf_dff/qout_r[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[4].not_x0.rf_dff/qout_r[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[4].not_x0.rf_dff/qout_r[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[4].not_x0.rf_dff/qout_r[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[4].not_x0.rf_dff/qout_r[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[4].not_x0.rf_dff/qout_r[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[4].not_x0.rf_dff/qout_r[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[4].not_x0.rf_dff/qout_r[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[4].not_x0.rf_dff/qout_r[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[4].not_x0.rf_dff/qout_r[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[4].not_x0.rf_dff/qout_r[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[4].not_x0.rf_dff/qout_r[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[4].not_x0.rf_dff/qout_r[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[4].not_x0.rf_dff/qout_r[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[4].not_x0.rf_dff/qout_r[16]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[4].not_x0.rf_dff/qout_r[17]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[4].not_x0.rf_dff/qout_r[18]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[4].not_x0.rf_dff/qout_r[19]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[4].not_x0.rf_dff/qout_r[20]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[4].not_x0.rf_dff/qout_r[21]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[4].not_x0.rf_dff/qout_r[22]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[4].not_x0.rf_dff/qout_r[23]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[4].not_x0.rf_dff/qout_r[24]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[4].not_x0.rf_dff/qout_r[25]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[4].not_x0.rf_dff/qout_r[26]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[4].not_x0.rf_dff/qout_r[27]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[4].not_x0.rf_dff/qout_r[28]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[4].not_x0.rf_dff/qout_r[29]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[4].not_x0.rf_dff/qout_r[30]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[4].not_x0.rf_dff/qout_r[31]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[5].not_x0.rf_dff/qout_r[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[5].not_x0.rf_dff/qout_r[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[5].not_x0.rf_dff/qout_r[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[5].not_x0.rf_dff/qout_r[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[5].not_x0.rf_dff/qout_r[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[5].not_x0.rf_dff/qout_r[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[5].not_x0.rf_dff/qout_r[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[5].not_x0.rf_dff/qout_r[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[5].not_x0.rf_dff/qout_r[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[5].not_x0.rf_dff/qout_r[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[5].not_x0.rf_dff/qout_r[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[5].not_x0.rf_dff/qout_r[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[5].not_x0.rf_dff/qout_r[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[5].not_x0.rf_dff/qout_r[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[5].not_x0.rf_dff/qout_r[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[5].not_x0.rf_dff/qout_r[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[5].not_x0.rf_dff/qout_r[16]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[5].not_x0.rf_dff/qout_r[17]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[5].not_x0.rf_dff/qout_r[18]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[5].not_x0.rf_dff/qout_r[19]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[5].not_x0.rf_dff/qout_r[20]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[5].not_x0.rf_dff/qout_r[21]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[5].not_x0.rf_dff/qout_r[22]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[5].not_x0.rf_dff/qout_r[23]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[5].not_x0.rf_dff/qout_r[24]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[5].not_x0.rf_dff/qout_r[25]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[5].not_x0.rf_dff/qout_r[26]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[5].not_x0.rf_dff/qout_r[27]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[5].not_x0.rf_dff/qout_r[28]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[5].not_x0.rf_dff/qout_r[29]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[5].not_x0.rf_dff/qout_r[30]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[5].not_x0.rf_dff/qout_r[31]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[6].not_x0.rf_dff/qout_r[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[6].not_x0.rf_dff/qout_r[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[6].not_x0.rf_dff/qout_r[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[6].not_x0.rf_dff/qout_r[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[6].not_x0.rf_dff/qout_r[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[6].not_x0.rf_dff/qout_r[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[6].not_x0.rf_dff/qout_r[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[6].not_x0.rf_dff/qout_r[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[6].not_x0.rf_dff/qout_r[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[6].not_x0.rf_dff/qout_r[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[6].not_x0.rf_dff/qout_r[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[6].not_x0.rf_dff/qout_r[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[6].not_x0.rf_dff/qout_r[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[6].not_x0.rf_dff/qout_r[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[6].not_x0.rf_dff/qout_r[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[6].not_x0.rf_dff/qout_r[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[6].not_x0.rf_dff/qout_r[16]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[6].not_x0.rf_dff/qout_r[17]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[6].not_x0.rf_dff/qout_r[18]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[6].not_x0.rf_dff/qout_r[19]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[6].not_x0.rf_dff/qout_r[20]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[6].not_x0.rf_dff/qout_r[21]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[6].not_x0.rf_dff/qout_r[22]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[6].not_x0.rf_dff/qout_r[23]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[6].not_x0.rf_dff/qout_r[24]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[6].not_x0.rf_dff/qout_r[25]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[6].not_x0.rf_dff/qout_r[26]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[6].not_x0.rf_dff/qout_r[27]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[6].not_x0.rf_dff/qout_r[28]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[6].not_x0.rf_dff/qout_r[29]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[6].not_x0.rf_dff/qout_r[30]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[6].not_x0.rf_dff/qout_r[31]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[7].not_x0.rf_dff/qout_r[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[7].not_x0.rf_dff/qout_r[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[7].not_x0.rf_dff/qout_r[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[7].not_x0.rf_dff/qout_r[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[7].not_x0.rf_dff/qout_r[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[7].not_x0.rf_dff/qout_r[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[7].not_x0.rf_dff/qout_r[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[7].not_x0.rf_dff/qout_r[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[7].not_x0.rf_dff/qout_r[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[7].not_x0.rf_dff/qout_r[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[7].not_x0.rf_dff/qout_r[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[7].not_x0.rf_dff/qout_r[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[7].not_x0.rf_dff/qout_r[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[7].not_x0.rf_dff/qout_r[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[7].not_x0.rf_dff/qout_r[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[7].not_x0.rf_dff/qout_r[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[7].not_x0.rf_dff/qout_r[16]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[7].not_x0.rf_dff/qout_r[17]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[7].not_x0.rf_dff/qout_r[18]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[7].not_x0.rf_dff/qout_r[19]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[7].not_x0.rf_dff/qout_r[20]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[7].not_x0.rf_dff/qout_r[21]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[7].not_x0.rf_dff/qout_r[22]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[7].not_x0.rf_dff/qout_r[23]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[7].not_x0.rf_dff/qout_r[24]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[7].not_x0.rf_dff/qout_r[25]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[7].not_x0.rf_dff/qout_r[26]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[7].not_x0.rf_dff/qout_r[27]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[7].not_x0.rf_dff/qout_r[28]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[7].not_x0.rf_dff/qout_r[29]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[7].not_x0.rf_dff/qout_r[30]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[7].not_x0.rf_dff/qout_r[31]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[8].not_x0.rf_dff/qout_r[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[8].not_x0.rf_dff/qout_r[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[8].not_x0.rf_dff/qout_r[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[8].not_x0.rf_dff/qout_r[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[8].not_x0.rf_dff/qout_r[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[8].not_x0.rf_dff/qout_r[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[8].not_x0.rf_dff/qout_r[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[8].not_x0.rf_dff/qout_r[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[8].not_x0.rf_dff/qout_r[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[8].not_x0.rf_dff/qout_r[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[8].not_x0.rf_dff/qout_r[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[8].not_x0.rf_dff/qout_r[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[8].not_x0.rf_dff/qout_r[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[8].not_x0.rf_dff/qout_r[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[8].not_x0.rf_dff/qout_r[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[8].not_x0.rf_dff/qout_r[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[8].not_x0.rf_dff/qout_r[16]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[8].not_x0.rf_dff/qout_r[17]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[8].not_x0.rf_dff/qout_r[18]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[8].not_x0.rf_dff/qout_r[19]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[8].not_x0.rf_dff/qout_r[20]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[8].not_x0.rf_dff/qout_r[21]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[8].not_x0.rf_dff/qout_r[22]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[8].not_x0.rf_dff/qout_r[23]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[8].not_x0.rf_dff/qout_r[24]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[8].not_x0.rf_dff/qout_r[25]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[8].not_x0.rf_dff/qout_r[26]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[8].not_x0.rf_dff/qout_r[27]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[8].not_x0.rf_dff/qout_r[28]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[8].not_x0.rf_dff/qout_r[29]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[8].not_x0.rf_dff/qout_r[30]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[8].not_x0.rf_dff/qout_r[31]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[9].not_x0.rf_dff/qout_r[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[9].not_x0.rf_dff/qout_r[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[9].not_x0.rf_dff/qout_r[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[9].not_x0.rf_dff/qout_r[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[9].not_x0.rf_dff/qout_r[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[9].not_x0.rf_dff/qout_r[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[9].not_x0.rf_dff/qout_r[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[9].not_x0.rf_dff/qout_r[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[9].not_x0.rf_dff/qout_r[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[9].not_x0.rf_dff/qout_r[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[9].not_x0.rf_dff/qout_r[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[9].not_x0.rf_dff/qout_r[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[9].not_x0.rf_dff/qout_r[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[9].not_x0.rf_dff/qout_r[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[9].not_x0.rf_dff/qout_r[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[9].not_x0.rf_dff/qout_r[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[9].not_x0.rf_dff/qout_r[16]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[9].not_x0.rf_dff/qout_r[17]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[9].not_x0.rf_dff/qout_r[18]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[9].not_x0.rf_dff/qout_r[19]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[9].not_x0.rf_dff/qout_r[20]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[9].not_x0.rf_dff/qout_r[21]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[9].not_x0.rf_dff/qout_r[22]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[9].not_x0.rf_dff/qout_r[23]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[9].not_x0.rf_dff/qout_r[24]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[9].not_x0.rf_dff/qout_r[25]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[9].not_x0.rf_dff/qout_r[26]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[9].not_x0.rf_dff/qout_r[27]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[9].not_x0.rf_dff/qout_r[28]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[9].not_x0.rf_dff/qout_r[29]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[9].not_x0.rf_dff/qout_r[30]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[9].not_x0.rf_dff/qout_r[31]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[10].not_x0.rf_dff/qout_r[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[10].not_x0.rf_dff/qout_r[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[10].not_x0.rf_dff/qout_r[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[10].not_x0.rf_dff/qout_r[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[10].not_x0.rf_dff/qout_r[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[10].not_x0.rf_dff/qout_r[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[10].not_x0.rf_dff/qout_r[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[10].not_x0.rf_dff/qout_r[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[10].not_x0.rf_dff/qout_r[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[10].not_x0.rf_dff/qout_r[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[10].not_x0.rf_dff/qout_r[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[10].not_x0.rf_dff/qout_r[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[10].not_x0.rf_dff/qout_r[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[10].not_x0.rf_dff/qout_r[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[10].not_x0.rf_dff/qout_r[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[10].not_x0.rf_dff/qout_r[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[10].not_x0.rf_dff/qout_r[16]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[10].not_x0.rf_dff/qout_r[17]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[10].not_x0.rf_dff/qout_r[18]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[10].not_x0.rf_dff/qout_r[19]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[10].not_x0.rf_dff/qout_r[20]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[10].not_x0.rf_dff/qout_r[21]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[10].not_x0.rf_dff/qout_r[22]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[10].not_x0.rf_dff/qout_r[23]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[10].not_x0.rf_dff/qout_r[24]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[10].not_x0.rf_dff/qout_r[25]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[10].not_x0.rf_dff/qout_r[26]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[10].not_x0.rf_dff/qout_r[27]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[10].not_x0.rf_dff/qout_r[28]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[10].not_x0.rf_dff/qout_r[29]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[10].not_x0.rf_dff/qout_r[30]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[10].not_x0.rf_dff/qout_r[31]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[11].not_x0.rf_dff/qout_r[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[11].not_x0.rf_dff/qout_r[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[11].not_x0.rf_dff/qout_r[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[11].not_x0.rf_dff/qout_r[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[11].not_x0.rf_dff/qout_r[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[11].not_x0.rf_dff/qout_r[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[11].not_x0.rf_dff/qout_r[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[11].not_x0.rf_dff/qout_r[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[11].not_x0.rf_dff/qout_r[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[11].not_x0.rf_dff/qout_r[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[11].not_x0.rf_dff/qout_r[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[11].not_x0.rf_dff/qout_r[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[11].not_x0.rf_dff/qout_r[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[11].not_x0.rf_dff/qout_r[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[11].not_x0.rf_dff/qout_r[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[11].not_x0.rf_dff/qout_r[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[11].not_x0.rf_dff/qout_r[16]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[11].not_x0.rf_dff/qout_r[17]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[11].not_x0.rf_dff/qout_r[18]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[11].not_x0.rf_dff/qout_r[19]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[11].not_x0.rf_dff/qout_r[20]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[11].not_x0.rf_dff/qout_r[21]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[11].not_x0.rf_dff/qout_r[22]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[11].not_x0.rf_dff/qout_r[23]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[11].not_x0.rf_dff/qout_r[24]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[11].not_x0.rf_dff/qout_r[25]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[11].not_x0.rf_dff/qout_r[26]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[11].not_x0.rf_dff/qout_r[27]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[11].not_x0.rf_dff/qout_r[28]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[11].not_x0.rf_dff/qout_r[29]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[11].not_x0.rf_dff/qout_r[30]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[11].not_x0.rf_dff/qout_r[31]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[12].not_x0.rf_dff/qout_r[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[12].not_x0.rf_dff/qout_r[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[12].not_x0.rf_dff/qout_r[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[12].not_x0.rf_dff/qout_r[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[12].not_x0.rf_dff/qout_r[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[12].not_x0.rf_dff/qout_r[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[12].not_x0.rf_dff/qout_r[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[12].not_x0.rf_dff/qout_r[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[12].not_x0.rf_dff/qout_r[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[12].not_x0.rf_dff/qout_r[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[12].not_x0.rf_dff/qout_r[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[12].not_x0.rf_dff/qout_r[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[12].not_x0.rf_dff/qout_r[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[12].not_x0.rf_dff/qout_r[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[12].not_x0.rf_dff/qout_r[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[12].not_x0.rf_dff/qout_r[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[12].not_x0.rf_dff/qout_r[16]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[12].not_x0.rf_dff/qout_r[17]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[12].not_x0.rf_dff/qout_r[18]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[12].not_x0.rf_dff/qout_r[19]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[12].not_x0.rf_dff/qout_r[20]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[12].not_x0.rf_dff/qout_r[21]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[12].not_x0.rf_dff/qout_r[22]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[12].not_x0.rf_dff/qout_r[23]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[12].not_x0.rf_dff/qout_r[24]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[12].not_x0.rf_dff/qout_r[25]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[12].not_x0.rf_dff/qout_r[26]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[12].not_x0.rf_dff/qout_r[27]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[12].not_x0.rf_dff/qout_r[28]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[12].not_x0.rf_dff/qout_r[29]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[12].not_x0.rf_dff/qout_r[30]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[12].not_x0.rf_dff/qout_r[31]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[13].not_x0.rf_dff/qout_r[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[13].not_x0.rf_dff/qout_r[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[13].not_x0.rf_dff/qout_r[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[13].not_x0.rf_dff/qout_r[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[13].not_x0.rf_dff/qout_r[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[13].not_x0.rf_dff/qout_r[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[13].not_x0.rf_dff/qout_r[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[13].not_x0.rf_dff/qout_r[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[13].not_x0.rf_dff/qout_r[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[13].not_x0.rf_dff/qout_r[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[13].not_x0.rf_dff/qout_r[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[13].not_x0.rf_dff/qout_r[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[13].not_x0.rf_dff/qout_r[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[13].not_x0.rf_dff/qout_r[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[13].not_x0.rf_dff/qout_r[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[13].not_x0.rf_dff/qout_r[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[13].not_x0.rf_dff/qout_r[16]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[13].not_x0.rf_dff/qout_r[17]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[13].not_x0.rf_dff/qout_r[18]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[13].not_x0.rf_dff/qout_r[19]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[13].not_x0.rf_dff/qout_r[20]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[13].not_x0.rf_dff/qout_r[21]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[13].not_x0.rf_dff/qout_r[22]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[13].not_x0.rf_dff/qout_r[23]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[13].not_x0.rf_dff/qout_r[24]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[13].not_x0.rf_dff/qout_r[25]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[13].not_x0.rf_dff/qout_r[26]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[13].not_x0.rf_dff/qout_r[27]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[13].not_x0.rf_dff/qout_r[28]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[13].not_x0.rf_dff/qout_r[29]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[13].not_x0.rf_dff/qout_r[30]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[13].not_x0.rf_dff/qout_r[31]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[14].not_x0.rf_dff/qout_r[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[14].not_x0.rf_dff/qout_r[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[14].not_x0.rf_dff/qout_r[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[14].not_x0.rf_dff/qout_r[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[14].not_x0.rf_dff/qout_r[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[14].not_x0.rf_dff/qout_r[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[14].not_x0.rf_dff/qout_r[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[14].not_x0.rf_dff/qout_r[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[14].not_x0.rf_dff/qout_r[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[14].not_x0.rf_dff/qout_r[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[14].not_x0.rf_dff/qout_r[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[14].not_x0.rf_dff/qout_r[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[14].not_x0.rf_dff/qout_r[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[14].not_x0.rf_dff/qout_r[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[14].not_x0.rf_dff/qout_r[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[14].not_x0.rf_dff/qout_r[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[14].not_x0.rf_dff/qout_r[16]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[14].not_x0.rf_dff/qout_r[17]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[14].not_x0.rf_dff/qout_r[18]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[14].not_x0.rf_dff/qout_r[19]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[14].not_x0.rf_dff/qout_r[20]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[14].not_x0.rf_dff/qout_r[21]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[14].not_x0.rf_dff/qout_r[22]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[14].not_x0.rf_dff/qout_r[23]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[14].not_x0.rf_dff/qout_r[24]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[14].not_x0.rf_dff/qout_r[25]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[14].not_x0.rf_dff/qout_r[26]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[14].not_x0.rf_dff/qout_r[27]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[14].not_x0.rf_dff/qout_r[28]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[14].not_x0.rf_dff/qout_r[29]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[14].not_x0.rf_dff/qout_r[30]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[14].not_x0.rf_dff/qout_r[31]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[15].not_x0.rf_dff/qout_r[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[15].not_x0.rf_dff/qout_r[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[15].not_x0.rf_dff/qout_r[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[15].not_x0.rf_dff/qout_r[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[15].not_x0.rf_dff/qout_r[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[15].not_x0.rf_dff/qout_r[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[15].not_x0.rf_dff/qout_r[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[15].not_x0.rf_dff/qout_r[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[15].not_x0.rf_dff/qout_r[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[15].not_x0.rf_dff/qout_r[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[15].not_x0.rf_dff/qout_r[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[15].not_x0.rf_dff/qout_r[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[15].not_x0.rf_dff/qout_r[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[15].not_x0.rf_dff/qout_r[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[15].not_x0.rf_dff/qout_r[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[15].not_x0.rf_dff/qout_r[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[15].not_x0.rf_dff/qout_r[16]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[15].not_x0.rf_dff/qout_r[17]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[15].not_x0.rf_dff/qout_r[18]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[15].not_x0.rf_dff/qout_r[19]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[15].not_x0.rf_dff/qout_r[20]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[15].not_x0.rf_dff/qout_r[21]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[15].not_x0.rf_dff/qout_r[22]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[15].not_x0.rf_dff/qout_r[23]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[15].not_x0.rf_dff/qout_r[24]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[15].not_x0.rf_dff/qout_r[25]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[15].not_x0.rf_dff/qout_r[26]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[15].not_x0.rf_dff/qout_r[27]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[15].not_x0.rf_dff/qout_r[28]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[15].not_x0.rf_dff/qout_r[29]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[15].not_x0.rf_dff/qout_r[30]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[15].not_x0.rf_dff/qout_r[31]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[16].not_x0.rf_dff/qout_r[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[16].not_x0.rf_dff/qout_r[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[16].not_x0.rf_dff/qout_r[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[16].not_x0.rf_dff/qout_r[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[16].not_x0.rf_dff/qout_r[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[16].not_x0.rf_dff/qout_r[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[16].not_x0.rf_dff/qout_r[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[16].not_x0.rf_dff/qout_r[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[16].not_x0.rf_dff/qout_r[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[16].not_x0.rf_dff/qout_r[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[16].not_x0.rf_dff/qout_r[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[16].not_x0.rf_dff/qout_r[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[16].not_x0.rf_dff/qout_r[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[16].not_x0.rf_dff/qout_r[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[16].not_x0.rf_dff/qout_r[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[16].not_x0.rf_dff/qout_r[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[16].not_x0.rf_dff/qout_r[16]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[16].not_x0.rf_dff/qout_r[17]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[16].not_x0.rf_dff/qout_r[18]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[16].not_x0.rf_dff/qout_r[19]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[16].not_x0.rf_dff/qout_r[20]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[16].not_x0.rf_dff/qout_r[21]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[16].not_x0.rf_dff/qout_r[22]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[16].not_x0.rf_dff/qout_r[23]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[16].not_x0.rf_dff/qout_r[24]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[16].not_x0.rf_dff/qout_r[25]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[16].not_x0.rf_dff/qout_r[26]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[16].not_x0.rf_dff/qout_r[27]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[16].not_x0.rf_dff/qout_r[28]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[16].not_x0.rf_dff/qout_r[29]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[16].not_x0.rf_dff/qout_r[30]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[16].not_x0.rf_dff/qout_r[31]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[17].not_x0.rf_dff/qout_r[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[17].not_x0.rf_dff/qout_r[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[17].not_x0.rf_dff/qout_r[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[17].not_x0.rf_dff/qout_r[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[17].not_x0.rf_dff/qout_r[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[17].not_x0.rf_dff/qout_r[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[17].not_x0.rf_dff/qout_r[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[17].not_x0.rf_dff/qout_r[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[17].not_x0.rf_dff/qout_r[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[17].not_x0.rf_dff/qout_r[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[17].not_x0.rf_dff/qout_r[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[17].not_x0.rf_dff/qout_r[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[17].not_x0.rf_dff/qout_r[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[17].not_x0.rf_dff/qout_r[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[17].not_x0.rf_dff/qout_r[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[17].not_x0.rf_dff/qout_r[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[17].not_x0.rf_dff/qout_r[16]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[17].not_x0.rf_dff/qout_r[17]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[17].not_x0.rf_dff/qout_r[18]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[17].not_x0.rf_dff/qout_r[19]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[17].not_x0.rf_dff/qout_r[20]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[17].not_x0.rf_dff/qout_r[21]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[17].not_x0.rf_dff/qout_r[22]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[17].not_x0.rf_dff/qout_r[23]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[17].not_x0.rf_dff/qout_r[24]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[17].not_x0.rf_dff/qout_r[25]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[17].not_x0.rf_dff/qout_r[26]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[17].not_x0.rf_dff/qout_r[27]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[17].not_x0.rf_dff/qout_r[28]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[17].not_x0.rf_dff/qout_r[29]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[17].not_x0.rf_dff/qout_r[30]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[17].not_x0.rf_dff/qout_r[31]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[18].not_x0.rf_dff/qout_r[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[18].not_x0.rf_dff/qout_r[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[18].not_x0.rf_dff/qout_r[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[18].not_x0.rf_dff/qout_r[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[18].not_x0.rf_dff/qout_r[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[18].not_x0.rf_dff/qout_r[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[18].not_x0.rf_dff/qout_r[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[18].not_x0.rf_dff/qout_r[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[18].not_x0.rf_dff/qout_r[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[18].not_x0.rf_dff/qout_r[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[18].not_x0.rf_dff/qout_r[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[18].not_x0.rf_dff/qout_r[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[18].not_x0.rf_dff/qout_r[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[18].not_x0.rf_dff/qout_r[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[18].not_x0.rf_dff/qout_r[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[18].not_x0.rf_dff/qout_r[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[18].not_x0.rf_dff/qout_r[16]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[18].not_x0.rf_dff/qout_r[17]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[18].not_x0.rf_dff/qout_r[18]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[18].not_x0.rf_dff/qout_r[19]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[18].not_x0.rf_dff/qout_r[20]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[18].not_x0.rf_dff/qout_r[21]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[18].not_x0.rf_dff/qout_r[22]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[18].not_x0.rf_dff/qout_r[23]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[18].not_x0.rf_dff/qout_r[24]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[18].not_x0.rf_dff/qout_r[25]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[18].not_x0.rf_dff/qout_r[26]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[18].not_x0.rf_dff/qout_r[27]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[18].not_x0.rf_dff/qout_r[28]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[18].not_x0.rf_dff/qout_r[29]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[18].not_x0.rf_dff/qout_r[30]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[18].not_x0.rf_dff/qout_r[31]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[19].not_x0.rf_dff/qout_r[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[19].not_x0.rf_dff/qout_r[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[19].not_x0.rf_dff/qout_r[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[19].not_x0.rf_dff/qout_r[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[19].not_x0.rf_dff/qout_r[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[19].not_x0.rf_dff/qout_r[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[19].not_x0.rf_dff/qout_r[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[19].not_x0.rf_dff/qout_r[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[19].not_x0.rf_dff/qout_r[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[19].not_x0.rf_dff/qout_r[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[19].not_x0.rf_dff/qout_r[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[19].not_x0.rf_dff/qout_r[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[19].not_x0.rf_dff/qout_r[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[19].not_x0.rf_dff/qout_r[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[19].not_x0.rf_dff/qout_r[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[19].not_x0.rf_dff/qout_r[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[19].not_x0.rf_dff/qout_r[16]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[19].not_x0.rf_dff/qout_r[17]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[19].not_x0.rf_dff/qout_r[18]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[19].not_x0.rf_dff/qout_r[19]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[19].not_x0.rf_dff/qout_r[20]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[19].not_x0.rf_dff/qout_r[21]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[19].not_x0.rf_dff/qout_r[22]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[19].not_x0.rf_dff/qout_r[23]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[19].not_x0.rf_dff/qout_r[24]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[19].not_x0.rf_dff/qout_r[25]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[19].not_x0.rf_dff/qout_r[26]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[19].not_x0.rf_dff/qout_r[27]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[19].not_x0.rf_dff/qout_r[28]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[19].not_x0.rf_dff/qout_r[29]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[19].not_x0.rf_dff/qout_r[30]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[19].not_x0.rf_dff/qout_r[31]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[20].not_x0.rf_dff/qout_r[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[20].not_x0.rf_dff/qout_r[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[20].not_x0.rf_dff/qout_r[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[20].not_x0.rf_dff/qout_r[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[20].not_x0.rf_dff/qout_r[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[20].not_x0.rf_dff/qout_r[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[20].not_x0.rf_dff/qout_r[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[20].not_x0.rf_dff/qout_r[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[20].not_x0.rf_dff/qout_r[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[20].not_x0.rf_dff/qout_r[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[20].not_x0.rf_dff/qout_r[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[20].not_x0.rf_dff/qout_r[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[20].not_x0.rf_dff/qout_r[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[20].not_x0.rf_dff/qout_r[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[20].not_x0.rf_dff/qout_r[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[20].not_x0.rf_dff/qout_r[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[20].not_x0.rf_dff/qout_r[16]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[20].not_x0.rf_dff/qout_r[17]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[20].not_x0.rf_dff/qout_r[18]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[20].not_x0.rf_dff/qout_r[19]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[20].not_x0.rf_dff/qout_r[20]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[20].not_x0.rf_dff/qout_r[21]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[20].not_x0.rf_dff/qout_r[22]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[20].not_x0.rf_dff/qout_r[23]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[20].not_x0.rf_dff/qout_r[24]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[20].not_x0.rf_dff/qout_r[25]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[20].not_x0.rf_dff/qout_r[26]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[20].not_x0.rf_dff/qout_r[27]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[20].not_x0.rf_dff/qout_r[28]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[20].not_x0.rf_dff/qout_r[29]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[20].not_x0.rf_dff/qout_r[30]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[20].not_x0.rf_dff/qout_r[31]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[21].not_x0.rf_dff/qout_r[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[21].not_x0.rf_dff/qout_r[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[21].not_x0.rf_dff/qout_r[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[21].not_x0.rf_dff/qout_r[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[21].not_x0.rf_dff/qout_r[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[21].not_x0.rf_dff/qout_r[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[21].not_x0.rf_dff/qout_r[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[21].not_x0.rf_dff/qout_r[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[21].not_x0.rf_dff/qout_r[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[21].not_x0.rf_dff/qout_r[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[21].not_x0.rf_dff/qout_r[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[21].not_x0.rf_dff/qout_r[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[21].not_x0.rf_dff/qout_r[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[21].not_x0.rf_dff/qout_r[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[21].not_x0.rf_dff/qout_r[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[21].not_x0.rf_dff/qout_r[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[21].not_x0.rf_dff/qout_r[16]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[21].not_x0.rf_dff/qout_r[17]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[21].not_x0.rf_dff/qout_r[18]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[21].not_x0.rf_dff/qout_r[19]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[21].not_x0.rf_dff/qout_r[20]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[21].not_x0.rf_dff/qout_r[21]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[21].not_x0.rf_dff/qout_r[22]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[21].not_x0.rf_dff/qout_r[23]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[21].not_x0.rf_dff/qout_r[24]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[21].not_x0.rf_dff/qout_r[25]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[21].not_x0.rf_dff/qout_r[26]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[21].not_x0.rf_dff/qout_r[27]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[21].not_x0.rf_dff/qout_r[28]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[21].not_x0.rf_dff/qout_r[29]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[21].not_x0.rf_dff/qout_r[30]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[21].not_x0.rf_dff/qout_r[31]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[22].not_x0.rf_dff/qout_r[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[22].not_x0.rf_dff/qout_r[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[22].not_x0.rf_dff/qout_r[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[22].not_x0.rf_dff/qout_r[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[22].not_x0.rf_dff/qout_r[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[22].not_x0.rf_dff/qout_r[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[22].not_x0.rf_dff/qout_r[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[22].not_x0.rf_dff/qout_r[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[22].not_x0.rf_dff/qout_r[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[22].not_x0.rf_dff/qout_r[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[22].not_x0.rf_dff/qout_r[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[22].not_x0.rf_dff/qout_r[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[22].not_x0.rf_dff/qout_r[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[22].not_x0.rf_dff/qout_r[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[22].not_x0.rf_dff/qout_r[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[22].not_x0.rf_dff/qout_r[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[22].not_x0.rf_dff/qout_r[16]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[22].not_x0.rf_dff/qout_r[17]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[22].not_x0.rf_dff/qout_r[18]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[22].not_x0.rf_dff/qout_r[19]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[22].not_x0.rf_dff/qout_r[20]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[22].not_x0.rf_dff/qout_r[21]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[22].not_x0.rf_dff/qout_r[22]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[22].not_x0.rf_dff/qout_r[23]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[22].not_x0.rf_dff/qout_r[24]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[22].not_x0.rf_dff/qout_r[25]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[22].not_x0.rf_dff/qout_r[26]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[22].not_x0.rf_dff/qout_r[27]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[22].not_x0.rf_dff/qout_r[28]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[22].not_x0.rf_dff/qout_r[29]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[22].not_x0.rf_dff/qout_r[30]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[22].not_x0.rf_dff/qout_r[31]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[23].not_x0.rf_dff/qout_r[0]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[23].not_x0.rf_dff/qout_r[1]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[23].not_x0.rf_dff/qout_r[2]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[23].not_x0.rf_dff/qout_r[3]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[23].not_x0.rf_dff/qout_r[4]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[23].not_x0.rf_dff/qout_r[5]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[23].not_x0.rf_dff/qout_r[6]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[23].not_x0.rf_dff/qout_r[7]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[23].not_x0.rf_dff/qout_r[8]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[23].not_x0.rf_dff/qout_r[9]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[23].not_x0.rf_dff/qout_r[10]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[23].not_x0.rf_dff/qout_r[11]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[23].not_x0.rf_dff/qout_r[12]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[23].not_x0.rf_dff/qout_r[13]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[23].not_x0.rf_dff/qout_r[14]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[23].not_x0.rf_dff/qout_r[15]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[23].not_x0.rf_dff/qout_r[16]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[23].not_x0.rf_dff/qout_r[17]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[23].not_x0.rf_dff/qout_r[18]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[23].not_x0.rf_dff/qout_r[19]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[23].not_x0.rf_dff/qout_r[20]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[23].not_x0.rf_dff/qout_r[21]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[23].not_x0.rf_dff/qout_r[22]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[23].not_x0.rf_dff/qout_r[23]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[23].not_x0.rf_dff/qout_r[24]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[23].not_x0.rf_dff/qout_r[25]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[23].not_x0.rf_dff/qout_r[26]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[23].not_x0.rf_dff/qout_r[27]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[23].not_x0.rf_dff/qout_r[28]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[23].not_x0.rf_dff/qout_r[29]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[23].not_x0.rf_dff/qout_r[30]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[23].not_x0.rf_dff/qout_r[31]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[24].not_x0.rf_dff/qout_r[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[24].not_x0.rf_dff/qout_r[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[24].not_x0.rf_dff/qout_r[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[24].not_x0.rf_dff/qout_r[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[24].not_x0.rf_dff/qout_r[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[24].not_x0.rf_dff/qout_r[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[24].not_x0.rf_dff/qout_r[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[24].not_x0.rf_dff/qout_r[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[24].not_x0.rf_dff/qout_r[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[24].not_x0.rf_dff/qout_r[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[24].not_x0.rf_dff/qout_r[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[24].not_x0.rf_dff/qout_r[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[24].not_x0.rf_dff/qout_r[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[24].not_x0.rf_dff/qout_r[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[24].not_x0.rf_dff/qout_r[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[24].not_x0.rf_dff/qout_r[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[24].not_x0.rf_dff/qout_r[16]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[24].not_x0.rf_dff/qout_r[17]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[24].not_x0.rf_dff/qout_r[18]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[24].not_x0.rf_dff/qout_r[19]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[24].not_x0.rf_dff/qout_r[20]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[24].not_x0.rf_dff/qout_r[21]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[24].not_x0.rf_dff/qout_r[22]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[24].not_x0.rf_dff/qout_r[23]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[24].not_x0.rf_dff/qout_r[24]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[24].not_x0.rf_dff/qout_r[25]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[24].not_x0.rf_dff/qout_r[26]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[24].not_x0.rf_dff/qout_r[27]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[24].not_x0.rf_dff/qout_r[28]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[24].not_x0.rf_dff/qout_r[29]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[24].not_x0.rf_dff/qout_r[30]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[24].not_x0.rf_dff/qout_r[31]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[25].not_x0.rf_dff/qout_r[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[25].not_x0.rf_dff/qout_r[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[25].not_x0.rf_dff/qout_r[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[25].not_x0.rf_dff/qout_r[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[25].not_x0.rf_dff/qout_r[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[25].not_x0.rf_dff/qout_r[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[25].not_x0.rf_dff/qout_r[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[25].not_x0.rf_dff/qout_r[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[25].not_x0.rf_dff/qout_r[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[25].not_x0.rf_dff/qout_r[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[25].not_x0.rf_dff/qout_r[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[25].not_x0.rf_dff/qout_r[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[25].not_x0.rf_dff/qout_r[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[25].not_x0.rf_dff/qout_r[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[25].not_x0.rf_dff/qout_r[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[25].not_x0.rf_dff/qout_r[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[25].not_x0.rf_dff/qout_r[16]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[25].not_x0.rf_dff/qout_r[17]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[25].not_x0.rf_dff/qout_r[18]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[25].not_x0.rf_dff/qout_r[19]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[25].not_x0.rf_dff/qout_r[20]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[25].not_x0.rf_dff/qout_r[21]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[25].not_x0.rf_dff/qout_r[22]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[25].not_x0.rf_dff/qout_r[23]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[25].not_x0.rf_dff/qout_r[24]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[25].not_x0.rf_dff/qout_r[25]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[25].not_x0.rf_dff/qout_r[26]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[25].not_x0.rf_dff/qout_r[27]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[25].not_x0.rf_dff/qout_r[28]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[25].not_x0.rf_dff/qout_r[29]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[25].not_x0.rf_dff/qout_r[30]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[25].not_x0.rf_dff/qout_r[31]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[26].not_x0.rf_dff/qout_r[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[26].not_x0.rf_dff/qout_r[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[26].not_x0.rf_dff/qout_r[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[26].not_x0.rf_dff/qout_r[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[26].not_x0.rf_dff/qout_r[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[26].not_x0.rf_dff/qout_r[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[26].not_x0.rf_dff/qout_r[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[26].not_x0.rf_dff/qout_r[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[26].not_x0.rf_dff/qout_r[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[26].not_x0.rf_dff/qout_r[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[26].not_x0.rf_dff/qout_r[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[26].not_x0.rf_dff/qout_r[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[26].not_x0.rf_dff/qout_r[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[26].not_x0.rf_dff/qout_r[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[26].not_x0.rf_dff/qout_r[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[26].not_x0.rf_dff/qout_r[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[26].not_x0.rf_dff/qout_r[16]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[26].not_x0.rf_dff/qout_r[17]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[26].not_x0.rf_dff/qout_r[18]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[26].not_x0.rf_dff/qout_r[19]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[26].not_x0.rf_dff/qout_r[20]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[26].not_x0.rf_dff/qout_r[21]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[26].not_x0.rf_dff/qout_r[22]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[26].not_x0.rf_dff/qout_r[23]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[26].not_x0.rf_dff/qout_r[24]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[26].not_x0.rf_dff/qout_r[25]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[26].not_x0.rf_dff/qout_r[26]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[26].not_x0.rf_dff/qout_r[27]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[26].not_x0.rf_dff/qout_r[28]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[26].not_x0.rf_dff/qout_r[29]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[26].not_x0.rf_dff/qout_r[30]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[26].not_x0.rf_dff/qout_r[31]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[27].not_x0.rf_dff/qout_r[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[27].not_x0.rf_dff/qout_r[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[27].not_x0.rf_dff/qout_r[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[27].not_x0.rf_dff/qout_r[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[27].not_x0.rf_dff/qout_r[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[27].not_x0.rf_dff/qout_r[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[27].not_x0.rf_dff/qout_r[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[27].not_x0.rf_dff/qout_r[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[27].not_x0.rf_dff/qout_r[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[27].not_x0.rf_dff/qout_r[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[27].not_x0.rf_dff/qout_r[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[27].not_x0.rf_dff/qout_r[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[27].not_x0.rf_dff/qout_r[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[27].not_x0.rf_dff/qout_r[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[27].not_x0.rf_dff/qout_r[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[27].not_x0.rf_dff/qout_r[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[27].not_x0.rf_dff/qout_r[16]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[27].not_x0.rf_dff/qout_r[17]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[27].not_x0.rf_dff/qout_r[18]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[27].not_x0.rf_dff/qout_r[19]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[27].not_x0.rf_dff/qout_r[20]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[27].not_x0.rf_dff/qout_r[21]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[27].not_x0.rf_dff/qout_r[22]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[27].not_x0.rf_dff/qout_r[23]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[27].not_x0.rf_dff/qout_r[24]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[27].not_x0.rf_dff/qout_r[25]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[27].not_x0.rf_dff/qout_r[26]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[27].not_x0.rf_dff/qout_r[27]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[27].not_x0.rf_dff/qout_r[28]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[27].not_x0.rf_dff/qout_r[29]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[27].not_x0.rf_dff/qout_r[30]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[27].not_x0.rf_dff/qout_r[31]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[28].not_x0.rf_dff/qout_r[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[28].not_x0.rf_dff/qout_r[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[28].not_x0.rf_dff/qout_r[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[28].not_x0.rf_dff/qout_r[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[28].not_x0.rf_dff/qout_r[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[28].not_x0.rf_dff/qout_r[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[28].not_x0.rf_dff/qout_r[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[28].not_x0.rf_dff/qout_r[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[28].not_x0.rf_dff/qout_r[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[28].not_x0.rf_dff/qout_r[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[28].not_x0.rf_dff/qout_r[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[28].not_x0.rf_dff/qout_r[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[28].not_x0.rf_dff/qout_r[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[28].not_x0.rf_dff/qout_r[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[28].not_x0.rf_dff/qout_r[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[28].not_x0.rf_dff/qout_r[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[28].not_x0.rf_dff/qout_r[16]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[28].not_x0.rf_dff/qout_r[17]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[28].not_x0.rf_dff/qout_r[18]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[28].not_x0.rf_dff/qout_r[19]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[28].not_x0.rf_dff/qout_r[20]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[28].not_x0.rf_dff/qout_r[21]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[28].not_x0.rf_dff/qout_r[22]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[28].not_x0.rf_dff/qout_r[23]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[28].not_x0.rf_dff/qout_r[24]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[28].not_x0.rf_dff/qout_r[25]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[28].not_x0.rf_dff/qout_r[26]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[28].not_x0.rf_dff/qout_r[27]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[28].not_x0.rf_dff/qout_r[28]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[28].not_x0.rf_dff/qout_r[29]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[28].not_x0.rf_dff/qout_r[30]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[28].not_x0.rf_dff/qout_r[31]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[29].not_x0.rf_dff/qout_r[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[29].not_x0.rf_dff/qout_r[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[29].not_x0.rf_dff/qout_r[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[29].not_x0.rf_dff/qout_r[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[29].not_x0.rf_dff/qout_r[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[29].not_x0.rf_dff/qout_r[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[29].not_x0.rf_dff/qout_r[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[29].not_x0.rf_dff/qout_r[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[29].not_x0.rf_dff/qout_r[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[29].not_x0.rf_dff/qout_r[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[29].not_x0.rf_dff/qout_r[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[29].not_x0.rf_dff/qout_r[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[29].not_x0.rf_dff/qout_r[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[29].not_x0.rf_dff/qout_r[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[29].not_x0.rf_dff/qout_r[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[29].not_x0.rf_dff/qout_r[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[29].not_x0.rf_dff/qout_r[16]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[29].not_x0.rf_dff/qout_r[17]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[29].not_x0.rf_dff/qout_r[18]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[29].not_x0.rf_dff/qout_r[19]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[29].not_x0.rf_dff/qout_r[20]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[29].not_x0.rf_dff/qout_r[21]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[29].not_x0.rf_dff/qout_r[22]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[29].not_x0.rf_dff/qout_r[23]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[29].not_x0.rf_dff/qout_r[24]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[29].not_x0.rf_dff/qout_r[25]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[29].not_x0.rf_dff/qout_r[26]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[29].not_x0.rf_dff/qout_r[27]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[29].not_x0.rf_dff/qout_r[28]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[29].not_x0.rf_dff/qout_r[29]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[29].not_x0.rf_dff/qout_r[30]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[29].not_x0.rf_dff/qout_r[31]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[30].not_x0.rf_dff/qout_r[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[30].not_x0.rf_dff/qout_r[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[30].not_x0.rf_dff/qout_r[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[30].not_x0.rf_dff/qout_r[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[30].not_x0.rf_dff/qout_r[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[30].not_x0.rf_dff/qout_r[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[30].not_x0.rf_dff/qout_r[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[30].not_x0.rf_dff/qout_r[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[30].not_x0.rf_dff/qout_r[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[30].not_x0.rf_dff/qout_r[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[30].not_x0.rf_dff/qout_r[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[30].not_x0.rf_dff/qout_r[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[30].not_x0.rf_dff/qout_r[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[30].not_x0.rf_dff/qout_r[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[30].not_x0.rf_dff/qout_r[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[30].not_x0.rf_dff/qout_r[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[30].not_x0.rf_dff/qout_r[16]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[30].not_x0.rf_dff/qout_r[17]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[30].not_x0.rf_dff/qout_r[18]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[30].not_x0.rf_dff/qout_r[19]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[30].not_x0.rf_dff/qout_r[20]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[30].not_x0.rf_dff/qout_r[21]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[30].not_x0.rf_dff/qout_r[22]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[30].not_x0.rf_dff/qout_r[23]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[30].not_x0.rf_dff/qout_r[24]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[30].not_x0.rf_dff/qout_r[25]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[30].not_x0.rf_dff/qout_r[26]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[30].not_x0.rf_dff/qout_r[27]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[30].not_x0.rf_dff/qout_r[28]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[30].not_x0.rf_dff/qout_r[29]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[30].not_x0.rf_dff/qout_r[30]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[30].not_x0.rf_dff/qout_r[31]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[31].not_x0.rf_dff/qout_r[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[31].not_x0.rf_dff/qout_r[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[31].not_x0.rf_dff/qout_r[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[31].not_x0.rf_dff/qout_r[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[31].not_x0.rf_dff/qout_r[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[31].not_x0.rf_dff/qout_r[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[31].not_x0.rf_dff/qout_r[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[31].not_x0.rf_dff/qout_r[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[31].not_x0.rf_dff/qout_r[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[31].not_x0.rf_dff/qout_r[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[31].not_x0.rf_dff/qout_r[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[31].not_x0.rf_dff/qout_r[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[31].not_x0.rf_dff/qout_r[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[31].not_x0.rf_dff/qout_r[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[31].not_x0.rf_dff/qout_r[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[31].not_x0.rf_dff/qout_r[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[31].not_x0.rf_dff/qout_r[16]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[31].not_x0.rf_dff/qout_r[17]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[31].not_x0.rf_dff/qout_r[18]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[31].not_x0.rf_dff/qout_r[19]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[31].not_x0.rf_dff/qout_r[20]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[31].not_x0.rf_dff/qout_r[21]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[31].not_x0.rf_dff/qout_r[22]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[31].not_x0.rf_dff/qout_r[23]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[31].not_x0.rf_dff/qout_r[24]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[31].not_x0.rf_dff/qout_r[25]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[31].not_x0.rf_dff/qout_r[26]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[31].not_x0.rf_dff/qout_r[27]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[31].not_x0.rf_dff/qout_r[28]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[31].not_x0.rf_dff/qout_r[29]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[31].not_x0.rf_dff/qout_r[30]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[31].not_x0.rf_dff/qout_r[31]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_idu/N306_5_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N306_13/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N120/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/info_bus_ff/qout_r[3]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu/N272_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N138_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N379/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N93/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N282_8/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N108/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N329_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N138_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N156/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N360/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N306_3_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N369_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N254_49/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N254_72/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/imm_ff/qout_r[11]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/N65_8[3]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/imm_ff/qout_r[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N138_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_5[9]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/mie[7]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_clint/csr_wdata_o[3]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/imm_ff/qout_r[2]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_clint/csr_waddr_o[8]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/N2[18]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N306_8_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N282_10/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/state_1/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu/N301_10_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N368/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/info_bus_ff/qout_r[2]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu/N301_8_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu/N301_9_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu/N366/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N333/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N133_15/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N306_9/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/info_bus_ff/qout_r[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu/N306_3_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu/N306_38/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N306_4_6/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu/N306_5_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu/N365_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N306_7_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu/N369/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N301_27/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N301_25/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N306_37/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu/N365/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N306_41/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N254_11_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N330[1]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_3[26]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N369_17/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_ff/qout_r[14]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/rs1_rdata_ff/qout_r[16]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu/N368_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N10_5[26]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N92/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/N1275_15[12]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N0_15/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N10_5[28]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N277_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N354/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N381_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N357/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N112/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N355/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N358/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N138_10/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N365_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N138_9/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N369_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/info_bus_ff/qout_r[4]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu/N367/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_ff/qout_r[3]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_clint/N20/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/info_bus_ff/qout_r[6]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_clint/cause[1]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu/N380_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/info_bus_ff/qout_r[7]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/info_bus_ff/qout_r[13]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu/N48_8/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/imm_ff/qout_r[4]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu/N260_15/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N369_18/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/cycle[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/info_bus_ff/qout_r[18]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/N5[6]_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N410_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N342_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N116/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N306_4_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[14]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/N2[17]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N10_5[5]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N367_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N118/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N414_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/N11_84[0]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N11_84[1]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N11_84[2]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N11_84[3]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N11_84[4]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N11_84[5]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N11_84[6]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N11_84[7]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N11_84[8]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N11_84[9]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N11_84[10]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N11_84[11]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N11_84[12]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N11_84[13]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N11_84[14]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N11_84[15]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N11_84[16]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N11_84[17]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N11_84[18]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N11_84[19]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N11_84[20]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N11_84[21]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N11_84[22]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N11_84[23]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N11_84[24]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N11_84[25]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N11_84[26]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N11_84[27]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N11_84[28]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N11_84[29]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N11_84[30]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N11_84[31]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N119/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/N11_104[0]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N11_104[1]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N11_104[2]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N11_104[3]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N11_104[4]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N11_104[5]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N11_104[6]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N11_104[7]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N11_104[8]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N11_104[9]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N11_104[10]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N11_104[11]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N11_104[12]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N11_104[13]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N11_104[14]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N11_104[15]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N11_104[16]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N11_104[17]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N11_104[18]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N11_104[19]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N11_104[20]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N11_104[21]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N11_104[22]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N11_104[23]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N11_104[24]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N11_104[25]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N11_104[26]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N11_104[27]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N11_104[28]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N11_104[29]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N11_104[30]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N11_104[31]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N11_106[0]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/N11_106[1]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/N11_106[2]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/N11_106[3]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/N11_106[4]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/N11_106[5]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/N11_106[6]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/N11_106[7]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/N11_106[8]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/N11_106[9]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/N11_106[10]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/N11_106[11]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/N11_106[12]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/N11_106[13]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/N11_106[14]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/N11_106[15]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/N11_106[16]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/N11_106[17]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/N11_106[18]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/N11_106[19]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/N11_106[20]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/N11_106[21]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/N11_106[22]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/N11_106[23]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/N11_106[24]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/N11_106[25]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/N11_106[26]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/N11_106[27]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/N11_106[28]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/N11_106[29]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/N11_106[30]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/N11_106[31]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/N14_84[0]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N14_84[1]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N14_84[2]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N14_84[3]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N14_84[4]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N14_84[5]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N14_84[6]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N14_84[7]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N14_84[8]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N14_84[9]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N14_84[10]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N14_84[11]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N14_84[12]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N14_84[13]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N14_84[14]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N14_84[15]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N14_84[16]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N14_84[17]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N14_84[18]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N14_84[19]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N14_84[20]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N14_84[21]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N14_84[22]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N14_84[23]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N14_84[24]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N14_84[25]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N14_84[26]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N14_84[27]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N14_84[28]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N14_84[29]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N14_84[30]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N14_84[31]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_waddr_o_3[3]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/N14_104[0]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N14_104[1]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N14_104[2]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N14_104[3]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N14_104[4]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N14_104[5]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N14_104[6]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N14_104[7]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N14_104[8]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N14_104[9]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N14_104[10]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N14_104[11]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N14_104[12]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N14_104[13]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N14_104[14]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N14_104[15]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N14_104[16]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N14_104[17]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N14_104[18]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N14_104[19]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N14_104[20]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N14_104[21]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N14_104[22]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N14_104[23]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N14_104[24]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N14_104[25]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N14_104[26]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N14_104[27]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N14_104[28]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N14_104[29]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N14_104[30]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N14_104[31]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/N14_106[0]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/N14_106[1]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/N14_106[2]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/N14_106[3]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/N14_106[4]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/N14_106[5]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/N14_106[6]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/N14_106[7]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/N14_106[8]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/N14_106[9]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/N14_106[10]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/N14_106[11]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/N14_106[12]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/N14_106[13]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/N14_106[14]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/N14_106[15]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/N14_106[16]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/N14_106[17]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/N14_106[18]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/N14_106[19]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/N14_106[20]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/N14_106[21]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/N14_106[22]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/N14_106[23]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/N14_106[24]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/N14_106[25]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/N14_106[26]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/N14_106[27]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/N14_106[28]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/N14_106[29]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/N14_106[30]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/N14_106[31]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/info_bus_ff/qout_r[12]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/info_bus_ff/qout_r[15]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/imm_ff/qout_r[3]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/info_bus_ff/qout_r[11]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/info_bus_ff/qout_r[17]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/N101_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu/N39_14[30]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/imm_ff/qout_r[10]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/rd_waddr_ff/qout_r[2]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/rd_waddr_ff/qout_r[3]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/pc_ff/qout_r[26]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/N6[1]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu/pc[1]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/pc_ff/qout_r[2]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/pc_ff/qout_r[13]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/pc_ff/qout_r[20]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mcause[21]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/pc_ff/qout_r[8]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_addr_ff/qout_r[17]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/pc_ff/qout_r[15]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/imm_ff/qout_r[21]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/pc_ff/qout_r[21]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/N65_7[27]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/imm_ff/qout_r[27]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N31[23]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/imm_ff/qout_r[28]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/pc_ff/qout_r[5]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/pc_ff/qout_r[28]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_ff/qout_r[7]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/imm_ff/qout_r[30]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_ff/qout_r[11]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu/N39_14[3]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/info_bus_ff/qout_r[1]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu/N301_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N265/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/info_bus_ff/qout_r[5]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/info_bus_ff/qout_r[8]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu/N282_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N301_29/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N154/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/info_bus_ff/qout_r[9]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/info_bus_ff/qout_r[10]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu/N282_9/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/info_bus_ff/qout_r[14]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/info_bus_ff/qout_r[16]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu/N152/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_clint/N104_and[3][3]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/rd_we_ff/qout_r[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/N137_33/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_5[7]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/pc_ff/qout_r[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_ff/qout_r[12]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu/N39_15[1]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/N6_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_addr_ff/qout_r[13]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/N65_8[9]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_ff/qout_r[26]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_addr_ff/qout_r[5]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/pc_ff/qout_r[12]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/N65_7[17]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_addr_ff/qout_r[8]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/pc_ff/qout_r[11]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu/N39_15[2]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_addr_ff/qout_r[12]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N3_6[13]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N15_14/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_addr_ff/qout_r[15]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_addr_ff/qout_r[20]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu/N39_14[17]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_3[19]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_addr_ff/qout_r[18]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mie[20]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_addr_ff/qout_r[23]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/pc_ff/qout_r[31]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_11[1]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu/N39_14[24]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N4[4]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_addr_ff/qout_r[26]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/pc_ff/qout_r[27]/opit_0_L5Q;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/rs2_rdata_ff/qout_r[23]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_addr_ff/qout_r[29]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_ff/qout_r[10]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_addr_ff/qout_r[27]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/rd_waddr_ff/qout_r[4]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_addr_ff/qout_r[7]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/N65_5[30]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_addr_ff/qout_r[25]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N10_5[7]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N3_6[0]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_0_28/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/rs1_rdata_ff/qout_r[13]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/rs1_rdata_ff/qout_r[17]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/rs1_rdata_ff/qout_r[3]/opit_0_L5Q;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/rs1_rdata_ff/qout_r[5]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/rs1_rdata_ff/qout_r[7]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/rs2_rdata_ff/qout_r[6]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/rs1_rdata_ff/qout_r[8]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/rs2_rdata_ff/qout_r[7]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/rs1_rdata_ff/qout_r[9]/opit_0_L5Q;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N48_14/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/rs2_rdata_ff/qout_r[3]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/rs1_rdata_ff/qout_r[15]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/rs2_rdata_ff/qout_r[19]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/rs1_rdata_ff/qout_r[14]/opit_0_L5Q;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/rs2_rdata_ff/qout_r[15]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/rs1_rdata_ff/qout_r[19]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/rs2_rdata_ff/qout_r[1]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/rs2_rdata_ff/qout_r[11]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/rs2_rdata_ff/qout_r[16]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/rs2_rdata_ff/qout_r[20]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_0_18/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/rs1_rdata_ff/qout_r[22]/opit_0_L5Q;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N10_5[21]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N27_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/rs1_rdata_ff/qout_r[26]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/rs2_rdata_ff/qout_r[26]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N27_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N45_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/rs2_rdata_ff/qout_r[5]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/rs2_rdata_ff/qout_r[4]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N3_6[4]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_addr_ff/qout_r[14]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N31[16]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N31[2]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N10_5[10]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_26[30]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N34_13/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/rs2_rdata_ff/qout_r[24]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/rs2_rdata_ff/qout_r[10]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N48_11/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N253/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N175/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/rs1_rdata_ff/qout_r[2]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/rs2_rdata_ff/qout_r[12]/opit_0_L5Q;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/rs2_rdata_ff/qout_r[14]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/N14_89[0]_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N31[15]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/rs2_rdata_ff/qout_r[18]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/rs2_rdata_ff/qout_r[17]/opit_0_L5Q;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N31[17]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result[29]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/rs2_rdata_ff/qout_r[21]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count[30]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N15_26/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N10_5[27]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/rs2_rdata_ff/qout_r[25]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N34_19/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N27_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/rs2_rdata_ff/qout_r[29]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/rs2_rdata_ff/qout_r[30]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/rs2_rdata_ff/qout_r[31]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/rs1_rdata_ff/qout_r[28]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N34_17/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu/N13_1_0/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_ifu/N13_1_2/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_ifu/N13_1_4/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_ifu/N13_1_6/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_ifu/N13_1_8/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_ifu/N13_1_10/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_ifu/N13_1_12/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_ifu/N13_1_14/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_ifu/N13_1_16/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_ifu/N13_1_18/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_ifu/N13_1_20/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_ifu/N13_1_22/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_ifu/N13_1_24/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_ifu/N13_1_26/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_ifu/N13_1_28/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_ifu/N32/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/N92_7/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu/pc[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_clint/csr_wdata_o[1]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/spi2/N307/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_clint/cause[3]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/pc_ff/qout_r[4]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_4[5]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_7[6]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/pc_ff/qout_r[7]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_3[22]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_7[9]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/pc_ff/qout_r[10]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mcause[1]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/N65_7[12]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N55_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/pc_ff/qout_r[14]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N15_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu/N39_14[20]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_5[24]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_7[19]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_11[19]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N0_17/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_addr_ff/qout_r[21]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N4[13]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N4[23]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N11_4_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_7[25]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N4[10]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_3[31]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N4[27]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N3_6[7]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_addr_ff/qout_r[30]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N21_7/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_addr_ff/qout_r[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_addr_ff/qout_r[1]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_addr_ff/qout_r[2]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N64/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/rx_clk_cnt[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N355_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_clint/N104_or[0]_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu/pc[2]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/spi2/spi_clk/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/N65_5[3]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu/pc[9]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/N65_7[5]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu/pc[7]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/pc_ff/qout_r[9]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mie[6]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_11[4]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_5[12]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_5[1]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu/pc[12]/opit_0_L5Q;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc[13]/opit_0_L5Q;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc[15]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/N65_7[14]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu/pc[31]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/N65_5[17]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu/pc[19]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/N65_7[18]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_5[16]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N4[15]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu/pc[24]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mie[21]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc[27]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N4[3]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu/pc[29]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/N65_7[1]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_5[28]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_2[29]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_8[6]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N0_8/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu/pc_dff/qout_r[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_dff/qout_r[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_dff/qout_r[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_dff/qout_r[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_dff/qout_r[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_dff/qout_r[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_dff/qout_r[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_dff/qout_r[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_dff/qout_r[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_dff/qout_r[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_dff/qout_r[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_dff/qout_r[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_dff/qout_r[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_dff/qout_r[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_dff/qout_r[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_dff/qout_r[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_dff/qout_r[16]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_dff/qout_r[17]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_dff/qout_r[18]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_dff/qout_r[19]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_dff/qout_r[20]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_dff/qout_r[21]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_dff/qout_r[22]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_dff/qout_r[23]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_dff/qout_r[24]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_dff/qout_r[25]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_dff/qout_r[26]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_dff/qout_r[27]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_dff/qout_r[28]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_dff/qout_r[29]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_dff/qout_r[30]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_dff/qout_r[31]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/rsp_hasked_r/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_11[30]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_ff/qout_r[2]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_clint/N104_or[31]_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_clint/csr_wdata_o[10]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc[3]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_addr_ff/qout_r[4]/opit_0_L5Q;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_ff/qout_r[8]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/pc_ff/qout_r[6]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_addr_ff/qout_r[9]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/N65_8[7]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_clint/csr_wdata_o[8]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_2[10]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_5[10]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_11[7]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_5[2]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/mcause[14]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_addr_ff/qout_r[16]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/N65_7[15]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N4[22]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_addr_ff/qout_r[19]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mcause[19]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mcause[16]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/N65_5[21]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_addr_ff/qout_r[22]/opit_0_L5Q;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N4[24]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_2[24]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_5[8]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_2[26]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_addr_ff/qout_r[31]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu/N39_14[28]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N4[29]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N10_5[9]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_5[22]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_ff/qout_r[1]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_ff/qout_r[5]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_ff/qout_r[4]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N63_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_clint/csr_wdata_o[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_ff/qout_r[6]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu/N366_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_ff/qout_r[24]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_ff/qout_r[29]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_ff/qout_r[15]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_2[30]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N92_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N369_16/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_ff/qout_r[13]/opit_0_L5Q;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_ff/qout_r[27]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_24[13]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_ff/qout_r[17]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N10_5[6]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_ff/qout_r[21]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_ff/qout_r[30]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_ff/qout_r[28]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N10_5[30]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_ff/qout_r[23]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_ff/qout_r[31]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/N96/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N216_11/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_8[5]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_3[0]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_3[25]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_5[6]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/imm_ff/qout_r[25]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_rdata[28]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/N46_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/N367_18[4]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/N532/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/rx_data[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/N367_26[6]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/N35.eq_0/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
uart_0/N35.eq_2/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
uart_0/N35.eq_4/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
uart_0/N35.eq_6/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_rib/N169_6_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/data_r[8]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N1275_15[16]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/N378/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/N455_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/N179.eq_0/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
uart_0/N179.eq_2/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
uart_0/N179.eq_4/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
uart_0/N179.eq_6/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
uart_0/N300/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/N417_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/uart_status[1]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/spi1/N644/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/N367_18[3]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
_N20439_1_inv/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/N367_18[9]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/N367_18[12]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/N367_18[7]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/N367_18[8]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/spi1/clk_cnt[8:0]_or/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/N367_18[13]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/spi1/N764/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/N367_18[14]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/N367_18[15]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/spi2/N661/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
timer_0/data_r[2]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/N367_18[11]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N276_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/spi2/spi_data[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/spi2/en/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/spi1/N743/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/spi2/N742/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/spi1/clk_cnt[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/N367_22[8]_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
uart_0/N367_25[0]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
uart_0/N367_25[1]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
uart_0/N367_25[2]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
uart_0/N367_25[3]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
uart_0/N367_25[4]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
uart_0/N367_25[5]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
uart_0/N367_25[6]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
uart_0/N367_25[7]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
uart_0/N367_26[3]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/N367_26[4]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/N367_18[0]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/N367_22[0]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/N367_26[7]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/data_r[7]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/N367_26[8]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
uart_0/N367_26[9]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
uart_0/N367_26[10]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
uart_0/N367_26[11]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
uart_0/N367_26[12]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
uart_0/N367_26[13]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
uart_0/N367_26[14]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
uart_0/N367_26[15]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
uart_0/N367_27[16]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
uart_0/N367_27[17]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
uart_0/N367_27[18]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
uart_0/N367_27[19]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
uart_0/N367_27[20]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
uart_0/N367_27[21]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
uart_0/N367_27[22]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
uart_0/N367_27[23]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
uart_0/N367_27[24]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
uart_0/N367_27[25]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
uart_0/N367_27[26]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
uart_0/N367_27[27]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
uart_0/N367_27[28]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
uart_0/N367_27[29]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
uart_0/N367_27[30]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
uart_0/N367_27[31]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
gpio_0/gpio_ctrl[9]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/cycle_cnt[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/N388_22/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
uart_0/N388_25/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
uart_0/N421/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/rx_clk_edge_cnt[1]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/rx_data[7:0]_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/rx_data[1]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N276_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/spi2/clk_cnt[8:0]_or/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/bit_cnt[1]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/bit_cnt[2]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/bit_cnt[3]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/N100_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/rx_div_cnt[11]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/cycle_cnt[1]/opit_0_A2Q1;gopA2Q1
Pin
CEOUT;2
Cout;2
Q;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
uart_0/cycle_cnt[3]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
uart_0/cycle_cnt[5]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
uart_0/cycle_cnt[7]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
uart_0/cycle_cnt[9]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
uart_0/cycle_cnt[11]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
uart_0/cycle_cnt[13]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
uart_0/cycle_cnt[15]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
uart_0/data_r[0]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
uart_0/data_r[1]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
uart_0/data_r[3]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/data_r[4]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/data_r[5]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
gpio_0/N116/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/rx_div_cnt[1]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/N367_18[10]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/data_r[10]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/data_r[13]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/data_r[11]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/N367_19[2]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/data_r[14]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
gpio_0/N132/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/N78_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
timer_0/data_r[3]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/data_r[16]/opit_0_L5Q;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/data_r[21]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/data_r[19]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
gpio_0/data_r[20]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N169_19_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/gpio_ctrl[17]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N169_22_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N169_4_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/data_r[30]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N169_27_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
timer_0/data_r[26]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
gpio_0/data_r[26]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/spi1/N667/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/data_r[31]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N169_24_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/data_r[20]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/rx_div_cnt[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/rx_clk_cnt[1]/opit_0_A2Q1;gopA2Q1
Pin
CEOUT;2
Cout;2
Q;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
uart_0/rx_clk_cnt[3]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
uart_0/rx_clk_cnt[5]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
uart_0/rx_clk_cnt[7]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
uart_0/rx_clk_cnt[9]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
uart_0/rx_clk_cnt[11]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
uart_0/rx_clk_cnt[13]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
uart_0/rx_clk_cnt[15]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
uart_0/rx_clk_edge_cnt[0]/opit_0_L5Q;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/rx_clk_edge_cnt[2]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/rx_clk_edge_cnt[3]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
gpio_0/gpio_data[1]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/rx_start/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/rx_data[4]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/rx_data[2]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/rx_data[3]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/rx_data[7]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/rx_data[5]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/rx_data[6]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/spi1/spi_data[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/rx_data[7:0]_361/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/N19/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/spi2/N0/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/rx_div_cnt[5]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/rx_div_cnt[2]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/rx_div_cnt[3]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/N18_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/rx_div_cnt[15]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/rx_div_cnt[6]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/rx_div_cnt[8]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/rx_div_cnt[9]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/rx_div_cnt[4]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/rx_div_cnt[10]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/rx_div_cnt[13]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/rx_div_cnt[12]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/rx_div_cnt[14]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N216_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N222_0/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/state_0/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/N171_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/rx_q0/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/rx_q1/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi1/N0/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/spi1/N679/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/spi1/N20.eq_0/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
uart_0/spi1/N20.eq_2/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
uart_0/spi1/N20.eq_4/gateop;gopA
Pin
Cout;2
Y;2
Cin;1
I0;1
I0X;1
I1;1
I2;1
I3;1
I4;1

Inst
uart_0/spi1/N299/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
N146_inv/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/spi1/N415_24/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/spi1/N308/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/spi1/N415_33/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/spi1/spi_clk_edge_cnt[4]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/spi1/spi_clk/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/spi1/N416/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
uart_0/spi1/N526/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
uart_0/spi1/N531/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
uart_0/spi1/N532_27_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
uart_0/spi1/N532_34_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
uart_0/spi1/spi_mosi/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/spi1/N754/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/spi2/N666/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/spi1/N731/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/spi2/N674/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/spi2/N678/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/spi1/spi_ctrl[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/spi2/N670/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/spi1/spi_data[4]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
gpio_0/data_r[5]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/spi2/N763/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/spi1/bit_index[1]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/spi1/bit_index[2]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/spi1/bit_index[3]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N138_24/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/spi1/N675/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/spi1/clk_cnt[2]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
uart_0/spi1/clk_cnt[4]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
uart_0/spi1/clk_cnt[6]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
uart_0/N367_18[5]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/spi1/clk_cnt[8]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
uart_0/spi1/N662/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/spi1/spi_clk_edge_level/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/spi1/rdata[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi1/rdata[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi1/rdata[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi1/rdata[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi1/rdata[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi1/rdata[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi1/rdata[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi1/rdata[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi1/spi_clk_edge_cnt[1]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/spi1/spi_clk_edge_cnt[0]/opit_0_L5Q;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/spi1/spi_clk_edge_cnt[2]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/spi1/spi_clk_edge_cnt[3]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/spi1/N254/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
N142_inv/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/N367_22[3]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/spi2/spi_ctrl[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/spi1/spi_ctrl[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi1/spi_ctrl[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi1/spi_ctrl[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi1/spi_ctrl[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi1/spi_ctrl[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi1/spi_ctrl[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi1/spi_ctrl[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi1/spi_ctrl[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi1/spi_ctrl[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi1/spi_ctrl[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi1/spi_ctrl[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi1/spi_ctrl[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi1/spi_ctrl[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi1/spi_ctrl[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi1/spi_ctrl[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi1/spi_ctrl[16]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi1/spi_ctrl[17]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi1/spi_ctrl[18]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi1/spi_ctrl[19]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi1/spi_ctrl[20]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi1/spi_ctrl[21]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi1/spi_ctrl[22]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi1/spi_ctrl[23]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi1/spi_ctrl[24]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi1/spi_ctrl[25]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi1/spi_ctrl[26]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi1/spi_ctrl[27]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi1/spi_ctrl[28]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi1/spi_ctrl[29]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi1/spi_ctrl[30]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi1/spi_ctrl[31]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi1/spi_data[1]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/spi1/spi_data[2]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/spi1/spi_data[3]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/spi1/en/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/spi1/spi_data[5]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/spi1/spi_data[6]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/spi1/spi_data[7]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
N140_inv/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/spi1/spi_data[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi1/spi_data[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi1/spi_data[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi1/spi_data[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi1/spi_data[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi1/spi_data[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi1/spi_data[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi1/spi_data[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi1/spi_data[16]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi1/spi_data[17]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi1/spi_data[18]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi1/spi_data[19]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi1/spi_data[20]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi1/spi_data[21]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi1/spi_data[22]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi1/spi_data[23]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi1/spi_data[24]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi1/spi_data[25]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi1/spi_data[26]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi1/spi_data[27]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi1/spi_data[28]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi1/spi_data[29]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi1/spi_data[30]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi1/spi_data[31]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi1/bit_index[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/spi1/spi_status[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi1/done/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/spi2/N20.eq_0/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
uart_0/spi2/N20.eq_2/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
uart_0/spi2/N20.eq_4/gateop;gopA
Pin
Cout;2
Y;2
Cin;1
I0;1
I0X;1
I1;1
I2;1
I3;1
I4;1

Inst
uart_0/spi2/spi_clk_edge_cnt[2]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/spi2/N253/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/spi2/done/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/spi2/N414_24/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/spi2/spi_data[3]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/spi2/N643/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/spi2/N298/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/spi2/N415/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
uart_0/spi2/N525/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
uart_0/spi2/N530/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
uart_0/spi2/N531_27_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
uart_0/spi2/N531_34_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
uart_0/spi2/spi_mosi/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
N138_inv/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/spi2/N753/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/spi2/N730/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N216_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N138_29/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N169_30_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/N30_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N169_24_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/N46_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/spi2/bit_index[1]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/spi2/bit_index[2]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/spi2/bit_index[3]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/spi2/spi_data[6]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N236_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/spi2/clk_cnt[2]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
uart_0/spi2/clk_cnt[4]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
uart_0/spi2/clk_cnt[6]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
uart_0/N528/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/spi2/clk_cnt[8]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
uart_0/data_r[6]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/N367_26[2]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/spi2/rdata[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi2/rdata[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi2/rdata[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi2/rdata[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi2/rdata[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi2/rdata[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi2/rdata[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi2/rdata[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/N367_26[5]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/spi2/spi_clk_edge_cnt[1]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/spi2/spi_clk_edge_cnt[3]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/spi2/spi_clk_edge_cnt[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/spi2/spi_clk_edge_cnt[4]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/spi2/spi_clk_edge_level/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/N367_22[3]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/N367_18[1]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/spi2/spi_ctrl[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi2/spi_ctrl[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi2/spi_ctrl[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi2/spi_ctrl[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi2/spi_ctrl[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi2/spi_ctrl[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi2/spi_ctrl[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi2/spi_ctrl[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi2/spi_ctrl[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi2/spi_ctrl[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi2/spi_ctrl[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi2/spi_ctrl[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi2/spi_ctrl[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi2/spi_ctrl[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi2/spi_ctrl[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi2/spi_ctrl[16]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi2/spi_ctrl[17]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi2/spi_ctrl[18]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi2/spi_ctrl[19]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi2/spi_ctrl[20]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi2/spi_ctrl[21]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi2/spi_ctrl[22]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi2/spi_ctrl[23]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi2/spi_ctrl[24]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi2/spi_ctrl[25]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi2/spi_ctrl[26]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi2/spi_ctrl[27]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi2/spi_ctrl[28]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi2/spi_ctrl[29]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi2/spi_ctrl[30]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi2/spi_ctrl[31]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi2/spi_data[1]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/data_r[2]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/spi2/spi_data[2]/opit_0_L5Q;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/spi2/spi_data[4]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/spi2/spi_data[5]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/spi2/spi_data[7]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/N367_18[6]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/N18_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/spi2/spi_data[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi2/spi_data[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi2/spi_data[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi2/spi_data[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi2/spi_data[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi2/spi_data[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi2/spi_data[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi2/spi_data[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi2/spi_data[16]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi2/spi_data[17]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi2/spi_data[18]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi2/spi_data[19]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi2/spi_data[20]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi2/spi_data[21]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi2/spi_data[22]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi2/spi_data[23]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi2/spi_data[24]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi2/spi_data[25]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi2/spi_data[26]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi2/spi_data[27]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi2/spi_data[28]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi2/spi_data[29]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi2/spi_data[30]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi2/spi_data[31]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/spi2/bit_index[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/spi2/spi_status[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_status[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/state_2/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/state_3/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/bit_cnt[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/tx_bit/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_ram/u_vld_rdy/vld_dff/qout_r[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/uart_baud[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_baud[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_baud[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_baud[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_baud[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_baud[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_baud[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_baud[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_baud[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_baud[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_baud[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_baud[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_baud[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_baud[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_baud[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_baud[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_ctrl[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_ctrl[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_ctrl[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_ctrl[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_ctrl[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_ctrl[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_ctrl[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_ctrl[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_rx[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_rx[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_rx[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_rx[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_rx[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_rx[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_rx[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_rx[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/N367_22[7]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/N367_18[2]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/uart_tx[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_tx[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_tx[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_tx[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_tx[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_tx[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_tx[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_tx[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_rx_pin_ibuf/opit_0;gopIBUF
Pin
DIFFI_OUT;2
O;2
I;1
MI;1
T;1

Inst
uart_rx_pin_ibuf/opit_1;gopIBUFIOL
Pin
INCK;2
MO;2
OUT;2
T;2
IN;1
MI;1

Inst
uart_tx_pin_obuf/opit_0;gopOBUF
Pin
O;2
I;1
MI;1
T;1

Inst
uart_tx_pin_obuf/opit_1;gopOBUFIOL
Pin
DO_OUT;2
MO;2
O;2
T;2
IN;1
MI;1

Inst
VCC_0;gopVCC
Pin
Z;2

Inst
VCC_1;gopVCC
Pin
Z;2

Inst
VCC_2;gopVCC
Pin
Z;2

Inst
VCC_3;gopVCC
Pin
Z;2

Inst
VCC_4;gopVCC
Pin
Z;2

Inst
VCC_5;gopVCC
Pin
Z;2

Inst
VCC_6;gopVCC
Pin
Z;2

Inst
VCC_7;gopVCC
Pin
Z;2

Inst
VCC_8;gopVCC
Pin
Z;2

Inst
VCC_9;gopVCC
Pin
Z;2

Inst
VCC_10;gopVCC
Pin
Z;2

Inst
VCC_11;gopVCC
Pin
Z;2

Inst
VCC_12;gopVCC
Pin
Z;2

Inst
VCC_13;gopVCC
Pin
Z;2

Inst
VCC_14;gopVCC
Pin
Z;2

Inst
VCC_15;gopVCC
Pin
Z;2

Inst
VCC_16;gopVCC
Pin
Z;2

Inst
VCC_17;gopVCC
Pin
Z;2

Inst
VCC_18;gopVCC
Pin
Z;2

Inst
VCC_19;gopVCC
Pin
Z;2

Inst
VCC_20;gopVCC
Pin
Z;2

Inst
VCC_21;gopVCC
Pin
Z;2

Inst
VCC_22;gopVCC
Pin
Z;2

Inst
VCC_23;gopVCC
Pin
Z;2

Inst
VCC_24;gopVCC
Pin
Z;2

Inst
VCC_25;gopVCC
Pin
Z;2

Inst
GND_0;gopGND
Pin
Z;2

Inst
GND_1;gopGND
Pin
Z;2

Inst
GND_2;gopGND
Pin
Z;2

Inst
GND_3;gopGND
Pin
Z;2

Inst
GND_4;gopGND
Pin
Z;2

Inst
GND_5;gopGND
Pin
Z;2

Inst
GND_6;gopGND
Pin
Z;2

Inst
GND_7;gopGND
Pin
Z;2

Inst
GND_8;gopGND
Pin
Z;2

Inst
GND_9;gopGND
Pin
Z;2

Inst
GND_10;gopGND
Pin
Z;2

Inst
GND_11;gopGND
Pin
Z;2

Inst
GND_12;gopGND
Pin
Z;2

Inst
GND_13;gopGND
Pin
Z;2

Inst
GND_14;gopGND
Pin
Z;2

Inst
GND_15;gopGND
Pin
Z;2

Inst
GND_16;gopGND
Pin
Z;2

Inst
GND_17;gopGND
Pin
Z;2

Inst
GND_18;gopGND
Pin
Z;2

Inst
GND_19;gopGND
Pin
Z;2

Inst
GND_20;gopGND
Pin
Z;2

Inst
GND_21;gopGND
Pin
Z;2

Inst
GND_22;gopGND
Pin
Z;2

Inst
GND_23;gopGND
Pin
Z;2

Inst
GND_24;gopGND
Pin
Z;2

Inst
GND_25;gopGND
Pin
Z;2

Inst
CLKROUTE_0;gopCLKROUTE
Pin
Z;2
L7in;1
M;1

Inst
CLKROUTE_1;gopCLKROUTE
Pin
Z;2
L7in;1
M;1

Inst
CLKROUTE_2;gopCLKROUTE
Pin
Z;2
L7in;1
M;1

Inst
CLKROUTE_3;gopCLKROUTE
Pin
Z;2
L7in;1
M;1

Inst
CLKROUTE_4;gopCLKROUTE
Pin
Z;2
L7in;1
M;1

Inst
CLKROUTE_5;gopCLKROUTE
Pin
Z;2
L7in;1
M;1

Inst
CLKROUTE_6;gopCLKROUTE
Pin
Z;2
L7in;1
M;1

Inst
BUFROUTE_0;gopRCLKBUF
Pin
CLKOUT;2
CLKIN;1

Inst
BUFROUTE_1;gopRCLKBUF
Pin
CLKOUT;2
CLKIN;1

Inst
BUFROUTE_2;gopRCLKBUF
Pin
CLKOUT;2
CLKIN;1

Inst
BUFROUTE_3;gopRCLKBUF
Pin
CLKOUT;2
CLKIN;1

Net
N138_inv;
N140_inv;
N142_inv;
N144_inv;
N146_inv;
N148_inv;
N150_inv;
N152_inv;
_N0;
_N1;
_N2;
_N3;
_N4;
_N5;
_N6;
_N7;
_N8;
_N9;
_N10;
_N11;
_N12;
_N13;
_N14;
_N1481;
_N1482;
_N1483;
_N1484;
_N1485;
_N1486;
_N1487;
_N1488;
_N1489;
_N1490;
_N1491;
_N1492;
_N1493;
_N1494;
_N1495;
_N1496;
_N1497;
_N1498;
_N1499;
_N1500;
_N1501;
_N1502;
_N1503;
_N1504;
_N1505;
_N1506;
_N1507;
_N1508;
_N1509;
_N1510;
_N1511;
_N1512;
_N1577;
_N1578;
_N1579;
_N1580;
_N1581;
_N1582;
_N1583;
_N1584;
_N1585;
_N1586;
_N1587;
_N1588;
_N1589;
_N1590;
_N1591;
_N1592;
_N1593;
_N1594;
_N1595;
_N1596;
_N1597;
_N1598;
_N1599;
_N1600;
_N1601;
_N1602;
_N1603;
_N1604;
_N1605;
_N1606;
_N1607;
_N1608;
_N17732;
_N17734;
_N17752;
_N17762;
_N17814;
_N18527;
_N21315_2;
_N21419;
_N21420;
_N21425;
_N21732;
_N22202;
_N22203;
clk;
clk_in;
clk_in_ibuf/ntD;
gpio_0/N9;
gpio_0/N116;
gpio_0/N118;
gpio_0/N132;
gpio_0/N136;
gpio_0/N140;
gpio_0/N144;
gpio_0/N148;
gpio_0/N155;
gpio_0/N163;
gpio_0/N171;
gpio_0/N179;
gpio_0/N187;
gpio_0/N195;
gpio_0/N203;
gpio_0/_N6214;
gpio_0/_N15852;
gpio_0/_N21316_3;
gpio_0/wen;
gpio_tri[0]/ntI;
gpio_tri[0]/ntO;
gpio_tri[0]/ntT;
gpio_tri[1]/ntI;
gpio_tri[1]/ntO;
gpio_tri[1]/ntT;
gpio_tri[2]/ntI;
gpio_tri[2]/ntO;
gpio_tri[2]/ntT;
gpio_tri[3]/ntI;
gpio_tri[3]/ntO;
gpio_tri[3]/ntT;
gpio_tri[4]/ntI;
gpio_tri[4]/ntO;
gpio_tri[4]/ntT;
gpio_tri[5]/ntI;
gpio_tri[5]/ntO;
gpio_tri[5]/ntT;
gpio_tri[6]/ntI;
gpio_tri[6]/ntO;
gpio_tri[6]/ntT;
gpio_tri[7]/ntI;
gpio_tri[7]/ntO;
gpio_tri[7]/ntT;
halted_ind;
halted_ind_obuf/ntO;
jtag_TCK;
jtag_TCK_ibuf/ntD;
jtag_TDI;
jtag_TDI_ibuf/ntD;
jtag_TDO;
jtag_TDO_obuf/ntO;
jtag_TMS;
jtag_TMS_ibuf/ntD;
jtag_halt_req_o;
jtag_reset_req_o;
jtag_rst_n;
m0_req_rdy_o;
m0_rsp_vld_o;
m1_req_vld_i;
m2_req_vld_i;
m2_we_i;
nt_halted_ind;
nt_hard_wire_0;
nt_hard_wire_1;
nt_hard_wire_2;
nt_hard_wire_3;
nt_hard_wire_4;
nt_hard_wire_5;
nt_hard_wire_6;
nt_hard_wire_7;
nt_hard_wire_8;
nt_hard_wire_9;
nt_hard_wire_10;
nt_hard_wire_11;
nt_hard_wire_12;
nt_hard_wire_13;
nt_hard_wire_14;
nt_hard_wire_15;
nt_hard_wire_16;
nt_jtag_TDI;
nt_jtag_TDO;
nt_jtag_TMS;
nt_rst_ext_i;
nt_spi2_clk;
nt_spi2_miso;
nt_spi2_mosi;
nt_spi2_ss;
nt_spi_clk;
nt_spi_miso;
nt_spi_mosi;
nt_spi_ss;
nt_uart_rx_pin;
nt_uart_tx_pin;
ntclkbufg_0;
ntclkbufg_1;
pll1/u_pll_e1/ntCLKFB;
rst_ext_i;
rst_ext_i_ibuf/ntD;
s0_rsp_vld_i;
s0_we_o;
s1_rsp_vld_i;
s1_we_o;
s2_rsp_vld_i;
s3_rsp_vld_i;
s4_rsp_vld_i;
spi2_clk;
spi2_clk_obuf/ntO;
spi2_miso;
spi2_miso_ibuf/ntD;
spi2_mosi;
spi2_mosi_obuf/ntO;
spi2_ss;
spi2_ss_obuf/ntO;
spi_clk;
spi_clk_obuf/ntO;
spi_miso;
spi_miso_ibuf/ntD;
spi_mosi;
spi_mosi_obuf/ntO;
spi_ss;
spi_ss_obuf/ntO;
timer0_int;
timer_0/N23;
timer_0/N71;
timer_0/N99;
timer_0/N103;
timer_0/N118;
timer_0/N138;
timer_0/N142;
timer_0/_N669;
timer_0/_N671;
timer_0/_N673;
timer_0/_N675;
timer_0/_N677;
timer_0/_N679;
timer_0/_N681;
timer_0/_N683;
timer_0/_N685;
timer_0/_N687;
timer_0/_N689;
timer_0/_N691;
timer_0/_N693;
timer_0/_N695;
timer_0/_N697;
timer_0/_N6331;
timer_0/_N6367;
timer_0/_N17912;
timer_0/write_reg_ctrl_en;
timer_0/write_reg_value_en;
u_jtag_top/dm_ack_o;
u_jtag_top/dm_resp_valid_o;
u_jtag_top/dtm_ack_o;
u_jtag_top/dtm_req_valid_o;
u_jtag_top/u_jtag_dm/N319;
u_jtag_top/u_jtag_dm/N320;
u_jtag_top/u_jtag_dm/N343;
u_jtag_top/u_jtag_dm/N386;
u_jtag_top/u_jtag_dm/N497;
u_jtag_top/u_jtag_dm/N513;
u_jtag_top/u_jtag_dm/N563;
u_jtag_top/u_jtag_dm/N631;
u_jtag_top/u_jtag_dm/N634;
u_jtag_top/u_jtag_dm/N743;
u_jtag_top/u_jtag_dm/N746;
u_jtag_top/u_jtag_dm/N857;
u_jtag_top/u_jtag_dm/N889;
u_jtag_top/u_jtag_dm/N939;
u_jtag_top/u_jtag_dm/N1004;
u_jtag_top/u_jtag_dm/N1007;
u_jtag_top/u_jtag_dm/N1018;
u_jtag_top/u_jtag_dm/N1029;
u_jtag_top/u_jtag_dm/N1234;
u_jtag_top/u_jtag_dm/N1270;
u_jtag_top/u_jtag_dm/N1272;
u_jtag_top/u_jtag_dm/_N117;
u_jtag_top/u_jtag_dm/_N637;
u_jtag_top/u_jtag_dm/_N639;
u_jtag_top/u_jtag_dm/_N641;
u_jtag_top/u_jtag_dm/_N643;
u_jtag_top/u_jtag_dm/_N645;
u_jtag_top/u_jtag_dm/_N647;
u_jtag_top/u_jtag_dm/_N649;
u_jtag_top/u_jtag_dm/_N651;
u_jtag_top/u_jtag_dm/_N653;
u_jtag_top/u_jtag_dm/_N655;
u_jtag_top/u_jtag_dm/_N657;
u_jtag_top/u_jtag_dm/_N659;
u_jtag_top/u_jtag_dm/_N661;
u_jtag_top/u_jtag_dm/_N663;
u_jtag_top/u_jtag_dm/_N665;
u_jtag_top/u_jtag_dm/_N918;
u_jtag_top/u_jtag_dm/_N919;
u_jtag_top/u_jtag_dm/_N921;
u_jtag_top/u_jtag_dm/_N922;
u_jtag_top/u_jtag_dm/_N923;
u_jtag_top/u_jtag_dm/_N924;
u_jtag_top/u_jtag_dm/_N6474;
u_jtag_top/u_jtag_dm/_N6475;
u_jtag_top/u_jtag_dm/_N6505;
u_jtag_top/u_jtag_dm/_N6528;
u_jtag_top/u_jtag_dm/_N6529;
u_jtag_top/u_jtag_dm/_N6530;
u_jtag_top/u_jtag_dm/_N6531;
u_jtag_top/u_jtag_dm/_N6532;
u_jtag_top/u_jtag_dm/_N6533;
u_jtag_top/u_jtag_dm/_N6534;
u_jtag_top/u_jtag_dm/_N6535;
u_jtag_top/u_jtag_dm/_N6536;
u_jtag_top/u_jtag_dm/_N6540;
u_jtag_top/u_jtag_dm/_N6541;
u_jtag_top/u_jtag_dm/_N6542;
u_jtag_top/u_jtag_dm/_N6543;
u_jtag_top/u_jtag_dm/_N6544;
u_jtag_top/u_jtag_dm/_N6545;
u_jtag_top/u_jtag_dm/_N6546;
u_jtag_top/u_jtag_dm/_N6547;
u_jtag_top/u_jtag_dm/_N6548;
u_jtag_top/u_jtag_dm/_N6549;
u_jtag_top/u_jtag_dm/_N6550;
u_jtag_top/u_jtag_dm/_N6551;
u_jtag_top/u_jtag_dm/_N6552;
u_jtag_top/u_jtag_dm/_N6553;
u_jtag_top/u_jtag_dm/_N6554;
u_jtag_top/u_jtag_dm/_N6555;
u_jtag_top/u_jtag_dm/_N6556;
u_jtag_top/u_jtag_dm/_N6557;
u_jtag_top/u_jtag_dm/_N6558;
u_jtag_top/u_jtag_dm/_N6559;
u_jtag_top/u_jtag_dm/_N6569;
u_jtag_top/u_jtag_dm/_N6570;
u_jtag_top/u_jtag_dm/_N6571;
u_jtag_top/u_jtag_dm/_N6600;
u_jtag_top/u_jtag_dm/_N17725;
u_jtag_top/u_jtag_dm/_N17735;
u_jtag_top/u_jtag_dm/_N17736;
u_jtag_top/u_jtag_dm/_N17749;
u_jtag_top/u_jtag_dm/_N17761;
u_jtag_top/u_jtag_dm/_N21378;
u_jtag_top/u_jtag_dm/_N21380;
u_jtag_top/u_jtag_dm/_N21384;
u_jtag_top/u_jtag_dm/_N21391;
u_jtag_top/u_jtag_dm/_N21399;
u_jtag_top/u_jtag_dm/_N21401;
u_jtag_top/u_jtag_dm/_N21403;
u_jtag_top/u_jtag_dm/_N21406;
u_jtag_top/u_jtag_dm/_N21482;
u_jtag_top/u_jtag_dm/_N22266;
u_jtag_top/u_jtag_dm/is_read_reg;
u_jtag_top/u_jtag_dm/need_resp;
u_jtag_top/u_jtag_dm/rx/N68;
u_jtag_top/u_jtag_dm/rx/req;
u_jtag_top/u_jtag_dm/rx/req_d;
u_jtag_top/u_jtag_dm/rx/state_0;
u_jtag_top/u_jtag_dm/rx_valid;
u_jtag_top/u_jtag_dm/state_0;
u_jtag_top/u_jtag_dm/state_1;
u_jtag_top/u_jtag_dm/state_2;
u_jtag_top/u_jtag_dm/tx/N90;
u_jtag_top/u_jtag_dm/tx/ack;
u_jtag_top/u_jtag_dm/tx/ack_d;
u_jtag_top/u_jtag_dm/tx/state_0;
u_jtag_top/u_jtag_dm/tx/state_1;
u_jtag_top/u_jtag_dm/tx/state_2;
u_jtag_top/u_jtag_driver/N231;
u_jtag_top/u_jtag_driver/N317;
u_jtag_top/u_jtag_driver/N325;
u_jtag_top/u_jtag_driver/N352;
u_jtag_top/u_jtag_driver/N360;
u_jtag_top/u_jtag_driver/_N8201;
u_jtag_top/u_jtag_driver/_N8216;
u_jtag_top/u_jtag_driver/_N17747;
u_jtag_top/u_jtag_driver/_N17755;
u_jtag_top/u_jtag_driver/_N17845;
u_jtag_top/u_jtag_driver/dm_is_busy;
u_jtag_top/u_jtag_driver/is_busy;
u_jtag_top/u_jtag_driver/jtag_state_0;
u_jtag_top/u_jtag_driver/jtag_state_1;
u_jtag_top/u_jtag_driver/jtag_state_2;
u_jtag_top/u_jtag_driver/jtag_state_3;
u_jtag_top/u_jtag_driver/jtag_state_4;
u_jtag_top/u_jtag_driver/jtag_state_5;
u_jtag_top/u_jtag_driver/jtag_state_6;
u_jtag_top/u_jtag_driver/jtag_state_7;
u_jtag_top/u_jtag_driver/jtag_state_8;
u_jtag_top/u_jtag_driver/jtag_state_9;
u_jtag_top/u_jtag_driver/jtag_state_10;
u_jtag_top/u_jtag_driver/jtag_state_11;
u_jtag_top/u_jtag_driver/jtag_state_12;
u_jtag_top/u_jtag_driver/jtag_state_13;
u_jtag_top/u_jtag_driver/jtag_state_14;
u_jtag_top/u_jtag_driver/jtag_state_15;
u_jtag_top/u_jtag_driver/rx/N68;
u_jtag_top/u_jtag_driver/rx/req;
u_jtag_top/u_jtag_driver/rx/req_d;
u_jtag_top/u_jtag_driver/rx/state_0;
u_jtag_top/u_jtag_driver/rx_valid;
u_jtag_top/u_jtag_driver/sticky_busy;
u_jtag_top/u_jtag_driver/tx/N90;
u_jtag_top/u_jtag_driver/tx/ack;
u_jtag_top/u_jtag_driver/tx/ack_d;
u_jtag_top/u_jtag_driver/tx/state_0;
u_jtag_top/u_jtag_driver/tx/state_1;
u_jtag_top/u_jtag_driver/tx/state_2;
u_jtag_top/u_jtag_driver/tx_idle;
u_jtag_top/u_jtag_driver/tx_valid;
u_rib/N141;
u_rib/_N21602;
u_rib/_N21639;
u_rib/_N21643;
u_rib/_N21654;
u_rib/_N21696;
u_rib/_N21753;
u_rib/_N21764;
u_rib/_N21774;
u_rib/_N21786;
u_rib/_N21802;
u_rib/_N21815;
u_rib/_N21821;
u_rib/_N21829;
u_rib/_N21839;
u_rib/_N21845;
u_rib/_N21853;
u_rib/_N21863;
u_rib/_N21872;
u_rib/_N21887;
u_rib/_N21895;
u_rib/_N21907;
u_rib/_N21927;
u_rib/_N21949;
u_rib/_N21957;
u_rib/_N21965;
u_rib/_N22056;
u_rib/_N22062;
u_rib/_N22083;
u_rib/_N22125;
u_rib/_N22139;
u_rib/_N22212;
u_rib/_N22264;
u_rib/mux_m_req_vld;
u_rib/mux_m_rsp_rdy;
u_rib/mux_m_we;
u_rom/rom111/U_ipml_spram_ram1/wr_en_ff;
u_tinyriscv_core/_N2528;
u_tinyriscv_core/_N2529;
u_tinyriscv_core/_N2530;
u_tinyriscv_core/_N2531;
u_tinyriscv_core/_N2532;
u_tinyriscv_core/_N2533;
u_tinyriscv_core/_N2534;
u_tinyriscv_core/_N2535;
u_tinyriscv_core/_N2536;
u_tinyriscv_core/_N2537;
u_tinyriscv_core/_N2538;
u_tinyriscv_core/_N2539;
u_tinyriscv_core/_N2540;
u_tinyriscv_core/_N2541;
u_tinyriscv_core/_N2542;
u_tinyriscv_core/_N2543;
u_tinyriscv_core/_N2544;
u_tinyriscv_core/_N2545;
u_tinyriscv_core/_N2546;
u_tinyriscv_core/_N2547;
u_tinyriscv_core/_N2548;
u_tinyriscv_core/_N2549;
u_tinyriscv_core/_N2550;
u_tinyriscv_core/_N2551;
u_tinyriscv_core/_N2552;
u_tinyriscv_core/_N2553;
u_tinyriscv_core/_N2554;
u_tinyriscv_core/_N2555;
u_tinyriscv_core/_N2556;
u_tinyriscv_core/_N2557;
u_tinyriscv_core/_N2558;
u_tinyriscv_core/_N2559;
u_tinyriscv_core/_N4596;
u_tinyriscv_core/_N4597;
u_tinyriscv_core/_N4598;
u_tinyriscv_core/_N4626;
u_tinyriscv_core/_N4627;
u_tinyriscv_core/_N4658;
u_tinyriscv_core/_N4659;
u_tinyriscv_core/_N4660;
u_tinyriscv_core/_N4661;
u_tinyriscv_core/_N4662;
u_tinyriscv_core/_N4663;
u_tinyriscv_core/_N4664;
u_tinyriscv_core/_N4665;
u_tinyriscv_core/_N4666;
u_tinyriscv_core/_N4667;
u_tinyriscv_core/_N4668;
u_tinyriscv_core/_N4669;
u_tinyriscv_core/_N4670;
u_tinyriscv_core/_N4671;
u_tinyriscv_core/_N4672;
u_tinyriscv_core/_N4673;
u_tinyriscv_core/_N4674;
u_tinyriscv_core/_N4675;
u_tinyriscv_core/_N4676;
u_tinyriscv_core/_N4677;
u_tinyriscv_core/_N4678;
u_tinyriscv_core/_N4679;
u_tinyriscv_core/_N4680;
u_tinyriscv_core/_N4681;
u_tinyriscv_core/_N4682;
u_tinyriscv_core/_N4683;
u_tinyriscv_core/_N4684;
u_tinyriscv_core/_N4685;
u_tinyriscv_core/_N4686;
u_tinyriscv_core/_N4687;
u_tinyriscv_core/_N4688;
u_tinyriscv_core/_N4689;
u_tinyriscv_core/_N9161;
u_tinyriscv_core/_N16305;
u_tinyriscv_core/_N17041;
u_tinyriscv_core/_N17073;
u_tinyriscv_core/_N17782;
u_tinyriscv_core/_N17802;
u_tinyriscv_core/_N17804;
u_tinyriscv_core/_N17848;
u_tinyriscv_core/_N17901;
u_tinyriscv_core/_N17902;
u_tinyriscv_core/_N17917;
u_tinyriscv_core/_N17931;
u_tinyriscv_core/_N21442;
u_tinyriscv_core/_N21533;
u_tinyriscv_core/_N21567;
u_tinyriscv_core/_N21788;
u_tinyriscv_core/_N21804;
u_tinyriscv_core/_N21874;
u_tinyriscv_core/_N21914;
u_tinyriscv_core/_N21916;
u_tinyriscv_core/_N22069;
u_tinyriscv_core/_N22106;
u_tinyriscv_core/_N22107;
u_tinyriscv_core/_N22112;
u_tinyriscv_core/_N22157;
u_tinyriscv_core/_N22219;
u_tinyriscv_core/_N22223;
u_tinyriscv_core/_N22227;
u_tinyriscv_core/_N22231;
u_tinyriscv_core/_N22238;
u_tinyriscv_core/clint_int_assert_o;
u_tinyriscv_core/ctrl_flush_o;
u_tinyriscv_core/ex_csr_we_o;
u_tinyriscv_core/ex_jump_flag_o;
u_tinyriscv_core/ex_mem_access_misaligned_o;
u_tinyriscv_core/ex_reg_we_o;
u_tinyriscv_core/ie_rd_we_o;
u_tinyriscv_core/u_clint/N20;
u_tinyriscv_core/u_clint/N26;
u_tinyriscv_core/u_clint/N180;
u_tinyriscv_core/u_clint/N186;
u_tinyriscv_core/u_clint/_N8377;
u_tinyriscv_core/u_clint/_N17241;
u_tinyriscv_core/u_clint/_N17246;
u_tinyriscv_core/u_clint/_N17251;
u_tinyriscv_core/u_clint/_N17402;
u_tinyriscv_core/u_clint/_N22198;
u_tinyriscv_core/u_clint/csr_state_0;
u_tinyriscv_core/u_clint/csr_state_1;
u_tinyriscv_core/u_clint/csr_state_2;
u_tinyriscv_core/u_clint/csr_state_3;
u_tinyriscv_core/u_clint/csr_state_4;
u_tinyriscv_core/u_clint/ex_state_jump_flag;
u_tinyriscv_core/u_clint/id_state_jump_flag;
u_tinyriscv_core/u_clint/if_state_jump_flag;
u_tinyriscv_core/u_clint/pc_state_jump_flag;
u_tinyriscv_core/u_csr_reg/N92;
u_tinyriscv_core/u_csr_reg/N93;
u_tinyriscv_core/u_csr_reg/N96;
u_tinyriscv_core/u_csr_reg/N97;
u_tinyriscv_core/u_csr_reg/N98;
u_tinyriscv_core/u_csr_reg/N99;
u_tinyriscv_core/u_csr_reg/N100;
u_tinyriscv_core/u_csr_reg/N101;
u_tinyriscv_core/u_csr_reg/N137;
u_tinyriscv_core/u_csr_reg/N155;
u_tinyriscv_core/u_csr_reg/N191;
u_tinyriscv_core/u_csr_reg/N209;
u_tinyriscv_core/u_csr_reg/_N702;
u_tinyriscv_core/u_csr_reg/_N704;
u_tinyriscv_core/u_csr_reg/_N706;
u_tinyriscv_core/u_csr_reg/_N708;
u_tinyriscv_core/u_csr_reg/_N710;
u_tinyriscv_core/u_csr_reg/_N712;
u_tinyriscv_core/u_csr_reg/_N714;
u_tinyriscv_core/u_csr_reg/_N716;
u_tinyriscv_core/u_csr_reg/_N718;
u_tinyriscv_core/u_csr_reg/_N720;
u_tinyriscv_core/u_csr_reg/_N722;
u_tinyriscv_core/u_csr_reg/_N724;
u_tinyriscv_core/u_csr_reg/_N726;
u_tinyriscv_core/u_csr_reg/_N728;
u_tinyriscv_core/u_csr_reg/_N730;
u_tinyriscv_core/u_csr_reg/_N732;
u_tinyriscv_core/u_csr_reg/_N734;
u_tinyriscv_core/u_csr_reg/_N736;
u_tinyriscv_core/u_csr_reg/_N738;
u_tinyriscv_core/u_csr_reg/_N740;
u_tinyriscv_core/u_csr_reg/_N742;
u_tinyriscv_core/u_csr_reg/_N744;
u_tinyriscv_core/u_csr_reg/_N746;
u_tinyriscv_core/u_csr_reg/_N748;
u_tinyriscv_core/u_csr_reg/_N750;
u_tinyriscv_core/u_csr_reg/_N752;
u_tinyriscv_core/u_csr_reg/_N754;
u_tinyriscv_core/u_csr_reg/_N756;
u_tinyriscv_core/u_csr_reg/_N758;
u_tinyriscv_core/u_csr_reg/_N760;
u_tinyriscv_core/u_csr_reg/_N762;
u_tinyriscv_core/u_csr_reg/_N2400;
u_tinyriscv_core/u_csr_reg/_N2401;
u_tinyriscv_core/u_csr_reg/_N2402;
u_tinyriscv_core/u_csr_reg/_N2403;
u_tinyriscv_core/u_csr_reg/_N2404;
u_tinyriscv_core/u_csr_reg/_N2405;
u_tinyriscv_core/u_csr_reg/_N2406;
u_tinyriscv_core/u_csr_reg/_N2407;
u_tinyriscv_core/u_csr_reg/_N2408;
u_tinyriscv_core/u_csr_reg/_N2409;
u_tinyriscv_core/u_csr_reg/_N2410;
u_tinyriscv_core/u_csr_reg/_N2411;
u_tinyriscv_core/u_csr_reg/_N2412;
u_tinyriscv_core/u_csr_reg/_N2413;
u_tinyriscv_core/u_csr_reg/_N2414;
u_tinyriscv_core/u_csr_reg/_N2415;
u_tinyriscv_core/u_csr_reg/_N2416;
u_tinyriscv_core/u_csr_reg/_N2417;
u_tinyriscv_core/u_csr_reg/_N2418;
u_tinyriscv_core/u_csr_reg/_N2419;
u_tinyriscv_core/u_csr_reg/_N2420;
u_tinyriscv_core/u_csr_reg/_N2421;
u_tinyriscv_core/u_csr_reg/_N2422;
u_tinyriscv_core/u_csr_reg/_N2423;
u_tinyriscv_core/u_csr_reg/_N2424;
u_tinyriscv_core/u_csr_reg/_N2425;
u_tinyriscv_core/u_csr_reg/_N2426;
u_tinyriscv_core/u_csr_reg/_N2427;
u_tinyriscv_core/u_csr_reg/_N2428;
u_tinyriscv_core/u_csr_reg/_N2429;
u_tinyriscv_core/u_csr_reg/_N2430;
u_tinyriscv_core/u_csr_reg/_N2431;
u_tinyriscv_core/u_csr_reg/_N2464;
u_tinyriscv_core/u_csr_reg/_N2465;
u_tinyriscv_core/u_csr_reg/_N2466;
u_tinyriscv_core/u_csr_reg/_N2467;
u_tinyriscv_core/u_csr_reg/_N2468;
u_tinyriscv_core/u_csr_reg/_N2469;
u_tinyriscv_core/u_csr_reg/_N2470;
u_tinyriscv_core/u_csr_reg/_N2471;
u_tinyriscv_core/u_csr_reg/_N2472;
u_tinyriscv_core/u_csr_reg/_N2473;
u_tinyriscv_core/u_csr_reg/_N2474;
u_tinyriscv_core/u_csr_reg/_N2475;
u_tinyriscv_core/u_csr_reg/_N2476;
u_tinyriscv_core/u_csr_reg/_N2477;
u_tinyriscv_core/u_csr_reg/_N2478;
u_tinyriscv_core/u_csr_reg/_N2479;
u_tinyriscv_core/u_csr_reg/_N2480;
u_tinyriscv_core/u_csr_reg/_N2481;
u_tinyriscv_core/u_csr_reg/_N2482;
u_tinyriscv_core/u_csr_reg/_N2483;
u_tinyriscv_core/u_csr_reg/_N2484;
u_tinyriscv_core/u_csr_reg/_N2485;
u_tinyriscv_core/u_csr_reg/_N2486;
u_tinyriscv_core/u_csr_reg/_N2487;
u_tinyriscv_core/u_csr_reg/_N2488;
u_tinyriscv_core/u_csr_reg/_N2489;
u_tinyriscv_core/u_csr_reg/_N2490;
u_tinyriscv_core/u_csr_reg/_N2491;
u_tinyriscv_core/u_csr_reg/_N2492;
u_tinyriscv_core/u_csr_reg/_N2493;
u_tinyriscv_core/u_csr_reg/_N2494;
u_tinyriscv_core/u_csr_reg/_N2495;
u_tinyriscv_core/u_csr_reg/_N17920;
u_tinyriscv_core/u_csr_reg/_N17964;
u_tinyriscv_core/u_csr_reg/_N17976;
u_tinyriscv_core/u_csr_reg/_N17980;
u_tinyriscv_core/u_csr_reg/_N19757_1;
u_tinyriscv_core/u_csr_reg/_N21455;
u_tinyriscv_core/u_csr_reg/_N21457;
u_tinyriscv_core/u_csr_reg/_N21464;
u_tinyriscv_core/u_csr_reg/_N21832;
u_tinyriscv_core/u_exu/N66;
u_tinyriscv_core/u_exu/_N5085;
u_tinyriscv_core/u_exu/_N5086;
u_tinyriscv_core/u_exu/_N5087;
u_tinyriscv_core/u_exu/_N5088;
u_tinyriscv_core/u_exu/_N5089;
u_tinyriscv_core/u_exu/_N5090;
u_tinyriscv_core/u_exu/_N5091;
u_tinyriscv_core/u_exu/_N5092;
u_tinyriscv_core/u_exu/_N5093;
u_tinyriscv_core/u_exu/_N5094;
u_tinyriscv_core/u_exu/_N5095;
u_tinyriscv_core/u_exu/_N5096;
u_tinyriscv_core/u_exu/_N5097;
u_tinyriscv_core/u_exu/_N5098;
u_tinyriscv_core/u_exu/_N5099;
u_tinyriscv_core/u_exu/_N5100;
u_tinyriscv_core/u_exu/_N5101;
u_tinyriscv_core/u_exu/_N5102;
u_tinyriscv_core/u_exu/_N5103;
u_tinyriscv_core/u_exu/_N5104;
u_tinyriscv_core/u_exu/_N5105;
u_tinyriscv_core/u_exu/_N5106;
u_tinyriscv_core/u_exu/_N5107;
u_tinyriscv_core/u_exu/_N5108;
u_tinyriscv_core/u_exu/_N5109;
u_tinyriscv_core/u_exu/_N5110;
u_tinyriscv_core/u_exu/_N5111;
u_tinyriscv_core/u_exu/_N5112;
u_tinyriscv_core/u_exu/_N5113;
u_tinyriscv_core/u_exu/_N5114;
u_tinyriscv_core/u_exu/_N5115;
u_tinyriscv_core/u_exu/_N16316;
u_tinyriscv_core/u_exu/_N18463;
u_tinyriscv_core/u_exu/_N22186;
u_tinyriscv_core/u_exu/_N22187;
u_tinyriscv_core/u_exu/_N22188;
u_tinyriscv_core/u_exu/bjp_op_jump_o;
u_tinyriscv_core/u_exu/csr_csrrc_o;
u_tinyriscv_core/u_exu/mem_op_sb_o;
u_tinyriscv_core/u_exu/mem_reg_we_o;
u_tinyriscv_core/u_exu/muldiv_op_mulh_o;
u_tinyriscv_core/u_exu/muldiv_op_mulhsu_o;
u_tinyriscv_core/u_exu/muldiv_reg_we_o;
u_tinyriscv_core/u_exu/req_alu_o;
u_tinyriscv_core/u_exu/req_bjp_o;
u_tinyriscv_core/u_exu/req_muldiv_o;
u_tinyriscv_core/u_exu/sys_op_fence_o;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N105;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N111;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N112;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N115;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N118;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N120;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N126;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N127;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N0;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N211;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N213;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N215;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N217;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N219;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N221;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N223;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N225;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N227;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N229;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N231;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N233;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N235;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N237;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N239;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N242;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N243;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N251;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N252;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N253;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N254;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N255;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N256;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N257;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N258;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N259;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N260;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N261;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N262;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N263;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N264;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N265;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N266;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N267;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N268;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N269;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N270;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N271;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N274;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N276;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N277;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N278;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N279;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N280;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N281;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N282;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N283;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N284;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N306;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N307;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N308;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N309;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N310;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N311;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N312;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N313;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N314;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N315;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N316;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N317;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N318;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N319;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N320;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N321;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N322;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N323;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N324;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N325;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N326;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N327;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N328;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N329;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N372;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N373;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N374;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N375;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N376;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N377;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N378;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N379;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N380;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N382;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N384;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N386;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N388;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N390;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N392;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N394;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N411;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N413;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N415;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N417;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N419;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N421;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N423;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N425;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N426;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N427;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N428;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N429;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N430;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N431;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N442;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N443;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N444;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N445;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N446;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N447;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N448;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N449;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N450;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N451;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N452;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N453;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N454;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N455;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N456;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N457;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N458;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N459;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N460;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N461;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N462;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N463;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N464;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N465;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N482;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N496;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N497;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N4562;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N4567;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N4568;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N4570;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N4571;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N4572;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N4573;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N4574;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N4575;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N4576;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N4577;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N4578;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N4579;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N4580;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N4581;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N4582;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N4583;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N4584;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N4585;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N4586;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N4587;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N4588;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N4589;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N4590;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N4591;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N4592;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N4593;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N4601;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N4714;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N4724;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N4725;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N4726;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N4727;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N4728;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N4729;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N4730;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N4732;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N4734;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N4735;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N4736;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N4737;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N4738;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N4739;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N4740;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N4744;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N4745;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N4749;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N4750;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N4751;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N4754;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N4755;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N4756;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N4757;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N4758;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N4761;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N4763;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N4764;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N4765;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N4766;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N4773;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N4774;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N4775;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N4778;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N4779;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N4780;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N4784;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N4785;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N6742;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N6743;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N6744;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N6745;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N8038;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N8039;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N8040;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N8041;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N8042;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N8043;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N8044;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N8045;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N8054;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N8055;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N8056;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N8057;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N8058;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N8059;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N8060;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N8061;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N18545;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N21488;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N21525;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N21527;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N21536;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N21538;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N21541;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N21544;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N21547;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N21550;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N21563;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N21565;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N21569;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N21572;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N21608;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N21613;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N21616;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N21618;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N21621;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N21623;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N21625;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N21628;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N21630;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N21633;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N21646;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N21648;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N21657;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N21659;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N21661;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N21663;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N21666;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N21669;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N21671;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N21674;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N21677;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N21679;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N21681;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N21683;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N21685;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N21687;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N21690;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N21699;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N21702;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N21704;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N21706;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N21710;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N21712;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N21715;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N21720;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N21722;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N21724;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N21726;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N21755;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N21758;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N21776;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N21791;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N21793;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N21796;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N21807;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N21847;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N21866;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N21876;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N21880;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N21919;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N21938;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N22162;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N22165;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N22166;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N22170;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N22173;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N22177;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N22180;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N22182;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N22183;
u_tinyriscv_core/u_exu/u_exu_commit/N46_inv_1;
u_tinyriscv_core/u_exu/u_exu_commit/_N4850;
u_tinyriscv_core/u_exu/u_exu_commit/_N4851;
u_tinyriscv_core/u_exu/u_exu_commit/_N4860;
u_tinyriscv_core/u_exu/u_exu_commit/_N4861;
u_tinyriscv_core/u_exu/u_exu_commit/_N4862;
u_tinyriscv_core/u_exu/u_exu_commit/_N4863;
u_tinyriscv_core/u_exu/u_exu_commit/_N4864;
u_tinyriscv_core/u_exu/u_exu_commit/_N4865;
u_tinyriscv_core/u_exu/u_exu_commit/_N4866;
u_tinyriscv_core/u_exu/u_exu_commit/_N4867;
u_tinyriscv_core/u_exu/u_exu_commit/_N4868;
u_tinyriscv_core/u_exu/u_exu_commit/_N4869;
u_tinyriscv_core/u_exu/u_exu_commit/_N4870;
u_tinyriscv_core/u_exu/u_exu_commit/_N4871;
u_tinyriscv_core/u_exu/u_exu_commit/_N4872;
u_tinyriscv_core/u_exu/u_exu_commit/_N4873;
u_tinyriscv_core/u_exu/u_exu_commit/_N4874;
u_tinyriscv_core/u_exu/u_exu_commit/_N4875;
u_tinyriscv_core/u_exu/u_exu_commit/_N4876;
u_tinyriscv_core/u_exu/u_exu_commit/_N4877;
u_tinyriscv_core/u_exu/u_exu_commit/_N4878;
u_tinyriscv_core/u_exu/u_exu_commit/_N4879;
u_tinyriscv_core/u_exu/u_exu_commit/_N4880;
u_tinyriscv_core/u_exu/u_exu_commit/_N4881;
u_tinyriscv_core/u_exu/u_exu_commit/_N4882;
u_tinyriscv_core/u_exu/u_exu_commit/_N4883;
u_tinyriscv_core/u_exu/u_exu_commit/_N4884;
u_tinyriscv_core/u_exu/u_exu_commit/_N4885;
u_tinyriscv_core/u_exu/u_exu_commit/_N4886;
u_tinyriscv_core/u_exu/u_exu_commit/_N4887;
u_tinyriscv_core/u_exu/u_exu_commit/_N4888;
u_tinyriscv_core/u_exu/u_exu_commit/_N4889;
u_tinyriscv_core/u_exu/u_exu_commit/_N4890;
u_tinyriscv_core/u_exu/u_exu_commit/_N4891;
u_tinyriscv_core/u_exu/u_exu_commit/_N4892;
u_tinyriscv_core/u_exu/u_exu_commit/_N4893;
u_tinyriscv_core/u_exu/u_exu_commit/_N4894;
u_tinyriscv_core/u_exu/u_exu_commit/_N4895;
u_tinyriscv_core/u_exu/u_exu_commit/_N4896;
u_tinyriscv_core/u_exu/u_exu_commit/_N4897;
u_tinyriscv_core/u_exu/u_exu_commit/_N4898;
u_tinyriscv_core/u_exu/u_exu_commit/_N4899;
u_tinyriscv_core/u_exu/u_exu_commit/_N4900;
u_tinyriscv_core/u_exu/u_exu_commit/_N4901;
u_tinyriscv_core/u_exu/u_exu_commit/_N4902;
u_tinyriscv_core/u_exu/u_exu_commit/_N4903;
u_tinyriscv_core/u_exu/u_exu_commit/_N4904;
u_tinyriscv_core/u_exu/u_exu_commit/_N4905;
u_tinyriscv_core/u_exu/u_exu_commit/_N4906;
u_tinyriscv_core/u_exu/u_exu_commit/_N4907;
u_tinyriscv_core/u_exu/u_exu_commit/_N4908;
u_tinyriscv_core/u_exu/u_exu_commit/_N4909;
u_tinyriscv_core/u_exu/u_exu_commit/_N4910;
u_tinyriscv_core/u_exu/u_exu_commit/_N4911;
u_tinyriscv_core/u_exu/u_exu_commit/_N4912;
u_tinyriscv_core/u_exu/u_exu_commit/_N4913;
u_tinyriscv_core/u_exu/u_exu_commit/use_alu_res;
u_tinyriscv_core/u_exu/u_exu_dispatch/op_sys;
u_tinyriscv_core/u_exu/u_exu_mem/N102;
u_tinyriscv_core/u_exu/u_exu_mem/N109;
u_tinyriscv_core/u_exu/u_exu_mem/N148;
u_tinyriscv_core/u_exu/u_exu_mem/N152;
u_tinyriscv_core/u_exu/u_exu_mem/N153;
u_tinyriscv_core/u_exu/u_exu_mem/_N3808;
u_tinyriscv_core/u_exu/u_exu_mem/_N3809;
u_tinyriscv_core/u_exu/u_exu_mem/_N3810;
u_tinyriscv_core/u_exu/u_exu_mem/_N3811;
u_tinyriscv_core/u_exu/u_exu_mem/_N3812;
u_tinyriscv_core/u_exu/u_exu_mem/_N3813;
u_tinyriscv_core/u_exu/u_exu_mem/_N3814;
u_tinyriscv_core/u_exu/u_exu_mem/_N3815;
u_tinyriscv_core/u_exu/u_exu_mem/_N3817;
u_tinyriscv_core/u_exu/u_exu_mem/_N3818;
u_tinyriscv_core/u_exu/u_exu_mem/_N3819;
u_tinyriscv_core/u_exu/u_exu_mem/_N3820;
u_tinyriscv_core/u_exu/u_exu_mem/_N3821;
u_tinyriscv_core/u_exu/u_exu_mem/_N3822;
u_tinyriscv_core/u_exu/u_exu_mem/_N3823;
u_tinyriscv_core/u_exu/u_exu_mem/_N3824;
u_tinyriscv_core/u_exu/u_exu_mem/_N4093;
u_tinyriscv_core/u_exu/u_exu_mem/_N4094;
u_tinyriscv_core/u_exu/u_exu_mem/_N4095;
u_tinyriscv_core/u_exu/u_exu_mem/_N4096;
u_tinyriscv_core/u_exu/u_exu_mem/_N4097;
u_tinyriscv_core/u_exu/u_exu_mem/_N4098;
u_tinyriscv_core/u_exu/u_exu_mem/_N4099;
u_tinyriscv_core/u_exu/u_exu_mem/_N4100;
u_tinyriscv_core/u_exu/u_exu_mem/_N4101;
u_tinyriscv_core/u_exu/u_exu_mem/_N4102;
u_tinyriscv_core/u_exu/u_exu_mem/_N4103;
u_tinyriscv_core/u_exu/u_exu_mem/_N4104;
u_tinyriscv_core/u_exu/u_exu_mem/_N4105;
u_tinyriscv_core/u_exu/u_exu_mem/_N4106;
u_tinyriscv_core/u_exu/u_exu_mem/_N4107;
u_tinyriscv_core/u_exu/u_exu_mem/_N4108;
u_tinyriscv_core/u_exu/u_exu_mem/_N4109;
u_tinyriscv_core/u_exu/u_exu_mem/_N4110;
u_tinyriscv_core/u_exu/u_exu_mem/_N4111;
u_tinyriscv_core/u_exu/u_exu_mem/_N4112;
u_tinyriscv_core/u_exu/u_exu_mem/_N4113;
u_tinyriscv_core/u_exu/u_exu_mem/_N4114;
u_tinyriscv_core/u_exu/u_exu_mem/_N4115;
u_tinyriscv_core/u_exu/u_exu_mem/_N4116;
u_tinyriscv_core/u_exu/u_exu_mem/_N4117;
u_tinyriscv_core/u_exu/u_exu_mem/_N4118;
u_tinyriscv_core/u_exu/u_exu_mem/_N4119;
u_tinyriscv_core/u_exu/u_exu_mem/_N4120;
u_tinyriscv_core/u_exu/u_exu_mem/_N4121;
u_tinyriscv_core/u_exu/u_exu_mem/_N4122;
u_tinyriscv_core/u_exu/u_exu_mem/_N4123;
u_tinyriscv_core/u_exu/u_exu_mem/_N4124;
u_tinyriscv_core/u_exu/u_exu_mem/_N4157;
u_tinyriscv_core/u_exu/u_exu_mem/_N4158;
u_tinyriscv_core/u_exu/u_exu_mem/_N4159;
u_tinyriscv_core/u_exu/u_exu_mem/_N4160;
u_tinyriscv_core/u_exu/u_exu_mem/_N4161;
u_tinyriscv_core/u_exu/u_exu_mem/_N4162;
u_tinyriscv_core/u_exu/u_exu_mem/_N4163;
u_tinyriscv_core/u_exu/u_exu_mem/_N4164;
u_tinyriscv_core/u_exu/u_exu_mem/_N4165;
u_tinyriscv_core/u_exu/u_exu_mem/_N4166;
u_tinyriscv_core/u_exu/u_exu_mem/_N4167;
u_tinyriscv_core/u_exu/u_exu_mem/_N4168;
u_tinyriscv_core/u_exu/u_exu_mem/_N4169;
u_tinyriscv_core/u_exu/u_exu_mem/_N4170;
u_tinyriscv_core/u_exu/u_exu_mem/_N4171;
u_tinyriscv_core/u_exu/u_exu_mem/_N4172;
u_tinyriscv_core/u_exu/u_exu_mem/_N4173;
u_tinyriscv_core/u_exu/u_exu_mem/_N4174;
u_tinyriscv_core/u_exu/u_exu_mem/_N4175;
u_tinyriscv_core/u_exu/u_exu_mem/_N4176;
u_tinyriscv_core/u_exu/u_exu_mem/_N4177;
u_tinyriscv_core/u_exu/u_exu_mem/_N4178;
u_tinyriscv_core/u_exu/u_exu_mem/_N4179;
u_tinyriscv_core/u_exu/u_exu_mem/_N4180;
u_tinyriscv_core/u_exu/u_exu_mem/_N4181;
u_tinyriscv_core/u_exu/u_exu_mem/_N4182;
u_tinyriscv_core/u_exu/u_exu_mem/_N4183;
u_tinyriscv_core/u_exu/u_exu_mem/_N4184;
u_tinyriscv_core/u_exu/u_exu_mem/_N4185;
u_tinyriscv_core/u_exu/u_exu_mem/_N4186;
u_tinyriscv_core/u_exu/u_exu_mem/_N4187;
u_tinyriscv_core/u_exu/u_exu_mem/_N4188;
u_tinyriscv_core/u_exu/u_exu_mem/_N4189;
u_tinyriscv_core/u_exu/u_exu_mem/_N4190;
u_tinyriscv_core/u_exu/u_exu_mem/_N4191;
u_tinyriscv_core/u_exu/u_exu_mem/_N4192;
u_tinyriscv_core/u_exu/u_exu_mem/_N4193;
u_tinyriscv_core/u_exu/u_exu_mem/_N4194;
u_tinyriscv_core/u_exu/u_exu_mem/_N4195;
u_tinyriscv_core/u_exu/u_exu_mem/_N4196;
u_tinyriscv_core/u_exu/u_exu_mem/_N4197;
u_tinyriscv_core/u_exu/u_exu_mem/_N4198;
u_tinyriscv_core/u_exu/u_exu_mem/_N4199;
u_tinyriscv_core/u_exu/u_exu_mem/_N4200;
u_tinyriscv_core/u_exu/u_exu_mem/_N4201;
u_tinyriscv_core/u_exu/u_exu_mem/_N4202;
u_tinyriscv_core/u_exu/u_exu_mem/_N4203;
u_tinyriscv_core/u_exu/u_exu_mem/_N4204;
u_tinyriscv_core/u_exu/u_exu_mem/_N4205;
u_tinyriscv_core/u_exu/u_exu_mem/_N4206;
u_tinyriscv_core/u_exu/u_exu_mem/_N4207;
u_tinyriscv_core/u_exu/u_exu_mem/_N4208;
u_tinyriscv_core/u_exu/u_exu_mem/_N4209;
u_tinyriscv_core/u_exu/u_exu_mem/_N4210;
u_tinyriscv_core/u_exu/u_exu_mem/_N4211;
u_tinyriscv_core/u_exu/u_exu_mem/_N4212;
u_tinyriscv_core/u_exu/u_exu_mem/_N4213;
u_tinyriscv_core/u_exu/u_exu_mem/_N4214;
u_tinyriscv_core/u_exu/u_exu_mem/_N4215;
u_tinyriscv_core/u_exu/u_exu_mem/_N4216;
u_tinyriscv_core/u_exu/u_exu_mem/_N4217;
u_tinyriscv_core/u_exu/u_exu_mem/_N4218;
u_tinyriscv_core/u_exu/u_exu_mem/_N4219;
u_tinyriscv_core/u_exu/u_exu_mem/_N4220;
u_tinyriscv_core/u_exu/u_exu_mem/_N17778;
u_tinyriscv_core/u_exu/u_exu_mem/_N18512;
u_tinyriscv_core/u_exu/u_exu_mem/_N21423;
u_tinyriscv_core/u_exu/u_exu_mem/mem_addr_index10;
u_tinyriscv_core/u_exu/u_exu_mem/mem_rsp_hsked_r;
u_tinyriscv_core/u_exu/u_exu_muldiv/N21;
u_tinyriscv_core/u_exu/u_exu_muldiv/N24;
u_tinyriscv_core/u_exu/u_exu_muldiv/N29;
u_tinyriscv_core/u_exu/u_exu_muldiv/N52;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N0;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N1;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N2;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N3;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N4;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N5;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N6;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N7;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N8;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N9;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N10;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N11;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N12;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N13;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N14;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N15;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N16;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N17;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N50;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N51;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N52;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N53;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N54;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N55;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N56;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N57;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N58;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N59;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N60;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N61;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N62;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N63;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N64;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N65;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N66;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N67;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N68;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N69;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N70;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N71;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N72;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N73;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N74;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N75;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N76;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N77;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N78;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N79;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N80;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N81;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N114;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N115;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N116;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N117;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N118;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N119;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N120;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N121;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N122;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N123;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N124;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N125;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N126;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N127;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N128;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N130;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N131;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N132;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N133;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N134;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N135;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N136;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N137;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N138;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N139;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N140;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N141;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N142;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N143;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N144;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N145;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N146;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N147;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N148;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N149;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N150;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N151;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N152;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N153;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N154;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N155;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N156;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N157;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N158;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N159;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N160;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N161;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N162;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N163;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N164;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N165;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N166;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N167;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N168;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N169;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N170;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N171;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N172;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N173;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N174;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N175;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N176;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N177;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N178;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N179;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N180;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N181;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N182;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N183;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N184;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N185;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N186;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N187;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N188;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N189;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N190;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N191;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N192;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N193;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N194;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N195;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N196;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N197;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N198;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N199;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N200;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N201;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N202;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N203;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N204;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N205;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N206;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N207;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N208;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N4261;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N4270;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N4303;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N4304;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N4305;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N4306;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N4307;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N4308;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N4309;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N4310;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N4311;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N4312;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N4313;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N4314;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N4315;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N4316;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N4317;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N4318;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N4319;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N4320;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N4321;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N4322;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N4323;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N4324;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N4325;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N4326;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N4327;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N4328;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N4329;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N4330;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N4331;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N4332;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N4333;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N4334;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N22236;
u_tinyriscv_core/u_exu/u_exu_muldiv/div_ready;
u_tinyriscv_core/u_exu/u_exu_muldiv/div_start;
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_ready_r;
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_start;
u_tinyriscv_core/u_exu/u_exu_muldiv/op_mul;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N90;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N186;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N215;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N241;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N297;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N325;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N352;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N368;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N397;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N427;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N6;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N8;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N4377;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N4391;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N4496;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N4499;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N4500;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N4501;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N4502;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N4503;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N4504;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N4505;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N4506;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N4507;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N4508;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N4509;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N4510;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N4511;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N4512;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N4513;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N4514;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N4515;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N4516;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N4517;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N4518;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N4519;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N4520;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N4521;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N4522;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N4523;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N4524;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N4525;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N4526;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N4527;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N4528;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N4529;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N5175_inv;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N5187;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N5222;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N5223;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N5224;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N5225;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N5226;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N5227;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N5228;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N5229;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N5230;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N5231;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N5232;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N5233;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N5234;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N5235;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N5236;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N5237;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N5238;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N5239;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N5240;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N5241;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N5242;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N5243;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N5244;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N5245;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N5246;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N5247;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N5248;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N5249;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N5250;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N5251;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N5252;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N17741;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N17772;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N19735_2;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N21437;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N21445;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N21983;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N21987;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N21991;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N21995;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N21999;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N22003;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N22007;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N22010;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N22017;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N22021;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N22025;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N22029;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N22033;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N22035;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N22037;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/invert_result;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/state_0;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/state_1;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/state_2;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/state_3;
u_tinyriscv_core/u_gpr_reg/N252;
u_tinyriscv_core/u_gpr_reg/N253;
u_tinyriscv_core/u_gpr_reg/N260;
u_tinyriscv_core/u_gpr_reg/N261;
u_tinyriscv_core/u_gpr_reg/_N17788;
u_tinyriscv_core/u_gpr_reg/_N17924;
u_tinyriscv_core/u_gpr_reg/_N17925;
u_tinyriscv_core/u_gpr_reg/_N17926;
u_tinyriscv_core/u_gpr_reg/_N17927;
u_tinyriscv_core/u_idu/N93;
u_tinyriscv_core/u_idu/_N16309;
u_tinyriscv_core/u_idu/_N17790;
u_tinyriscv_core/u_idu/_N17795;
u_tinyriscv_core/u_idu/_N17800;
u_tinyriscv_core/u_idu/_N17805;
u_tinyriscv_core/u_idu/_N17808;
u_tinyriscv_core/u_idu/_N17811;
u_tinyriscv_core/u_idu/_N17812;
u_tinyriscv_core/u_idu/_N17897;
u_tinyriscv_core/u_idu/_N21972;
u_tinyriscv_core/u_idu/_N22066;
u_tinyriscv_core/u_idu/_N22091;
u_tinyriscv_core/u_idu/_N22095;
u_tinyriscv_core/u_idu/_N22096;
u_tinyriscv_core/u_idu/_N22097;
u_tinyriscv_core/u_idu/_N22111;
u_tinyriscv_core/u_idu/_N22155;
u_tinyriscv_core/u_idu/access_rs1_inv;
u_tinyriscv_core/u_idu/access_rs2;
u_tinyriscv_core/u_idu/funct3_000;
u_tinyriscv_core/u_idu/funct3_001;
u_tinyriscv_core/u_idu/funct3_010;
u_tinyriscv_core/u_idu/funct3_011;
u_tinyriscv_core/u_idu/funct3_100;
u_tinyriscv_core/u_idu/funct3_101;
u_tinyriscv_core/u_idu/funct7_0000000;
u_tinyriscv_core/u_idu/funct7_0000001;
u_tinyriscv_core/u_idu/funct7_0100000;
u_tinyriscv_core/u_idu/inst_sel_b_imm;
u_tinyriscv_core/u_idu/inst_sel_i_imm;
u_tinyriscv_core/u_idu/inst_sel_j_imm;
u_tinyriscv_core/u_idu/inst_sel_s_imm;
u_tinyriscv_core/u_idu/inst_sel_u_imm;
u_tinyriscv_core/u_idu/inst_type_load;
u_tinyriscv_core/u_idu/op_alu;
u_tinyriscv_core/u_idu/op_csr;
u_tinyriscv_core/u_idu/op_muldiv;
u_tinyriscv_core/u_idu/op_sys;
u_tinyriscv_core/u_idu/opcode_0010011;
u_tinyriscv_core/u_idu/opcode_0110011;
u_tinyriscv_core/u_idu/opcode_1110011;
u_tinyriscv_core/u_idu_exu/_N3040;
u_tinyriscv_core/u_idu_exu/_N3041;
u_tinyriscv_core/u_idu_exu/_N3042;
u_tinyriscv_core/u_idu_exu/_N3043;
u_tinyriscv_core/u_idu_exu/_N3044;
u_tinyriscv_core/u_idu_exu/_N3045;
u_tinyriscv_core/u_idu_exu/_N3046;
u_tinyriscv_core/u_idu_exu/_N3047;
u_tinyriscv_core/u_idu_exu/_N3048;
u_tinyriscv_core/u_idu_exu/_N3049;
u_tinyriscv_core/u_idu_exu/_N3050;
u_tinyriscv_core/u_idu_exu/_N3051;
u_tinyriscv_core/u_idu_exu/_N3052;
u_tinyriscv_core/u_idu_exu/_N3053;
u_tinyriscv_core/u_idu_exu/_N3054;
u_tinyriscv_core/u_idu_exu/_N3055;
u_tinyriscv_core/u_idu_exu/_N3056;
u_tinyriscv_core/u_idu_exu/_N3057;
u_tinyriscv_core/u_idu_exu/_N3058;
u_tinyriscv_core/u_idu_exu/_N3059;
u_tinyriscv_core/u_idu_exu/_N3060;
u_tinyriscv_core/u_idu_exu/_N3061;
u_tinyriscv_core/u_idu_exu/_N3062;
u_tinyriscv_core/u_idu_exu/_N3063;
u_tinyriscv_core/u_idu_exu/_N3064;
u_tinyriscv_core/u_idu_exu/_N3065;
u_tinyriscv_core/u_idu_exu/_N3066;
u_tinyriscv_core/u_idu_exu/_N3067;
u_tinyriscv_core/u_idu_exu/_N3068;
u_tinyriscv_core/u_idu_exu/_N3069;
u_tinyriscv_core/u_idu_exu/_N3070;
u_tinyriscv_core/u_idu_exu/_N3071;
u_tinyriscv_core/u_idu_exu/_N3680;
u_tinyriscv_core/u_idu_exu/_N3681;
u_tinyriscv_core/u_idu_exu/_N3682;
u_tinyriscv_core/u_idu_exu/_N3683;
u_tinyriscv_core/u_idu_exu/_N3684;
u_tinyriscv_core/u_idu_exu/_N3685;
u_tinyriscv_core/u_idu_exu/_N3686;
u_tinyriscv_core/u_idu_exu/_N3687;
u_tinyriscv_core/u_idu_exu/_N3688;
u_tinyriscv_core/u_idu_exu/_N3689;
u_tinyriscv_core/u_idu_exu/_N3690;
u_tinyriscv_core/u_idu_exu/_N3691;
u_tinyriscv_core/u_idu_exu/_N3692;
u_tinyriscv_core/u_idu_exu/_N3693;
u_tinyriscv_core/u_idu_exu/_N3694;
u_tinyriscv_core/u_idu_exu/_N3695;
u_tinyriscv_core/u_idu_exu/_N3696;
u_tinyriscv_core/u_idu_exu/_N3697;
u_tinyriscv_core/u_idu_exu/_N3698;
u_tinyriscv_core/u_idu_exu/_N3699;
u_tinyriscv_core/u_idu_exu/_N3700;
u_tinyriscv_core/u_idu_exu/_N3701;
u_tinyriscv_core/u_idu_exu/_N3702;
u_tinyriscv_core/u_idu_exu/_N3703;
u_tinyriscv_core/u_idu_exu/_N3704;
u_tinyriscv_core/u_idu_exu/_N3705;
u_tinyriscv_core/u_idu_exu/_N3706;
u_tinyriscv_core/u_idu_exu/_N3707;
u_tinyriscv_core/u_idu_exu/_N3708;
u_tinyriscv_core/u_idu_exu/_N3709;
u_tinyriscv_core/u_idu_exu/_N3710;
u_tinyriscv_core/u_idu_exu/_N3711;
u_tinyriscv_core/u_idu_exu/_N3744;
u_tinyriscv_core/u_idu_exu/_N3745;
u_tinyriscv_core/u_idu_exu/_N3746;
u_tinyriscv_core/u_idu_exu/_N3747;
u_tinyriscv_core/u_idu_exu/_N3748;
u_tinyriscv_core/u_idu_exu/_N3749;
u_tinyriscv_core/u_idu_exu/_N3750;
u_tinyriscv_core/u_idu_exu/_N3751;
u_tinyriscv_core/u_idu_exu/_N3752;
u_tinyriscv_core/u_idu_exu/_N3753;
u_tinyriscv_core/u_idu_exu/_N3754;
u_tinyriscv_core/u_idu_exu/_N3755;
u_tinyriscv_core/u_idu_exu/_N3756;
u_tinyriscv_core/u_idu_exu/_N3757;
u_tinyriscv_core/u_idu_exu/_N3758;
u_tinyriscv_core/u_idu_exu/_N3759;
u_tinyriscv_core/u_idu_exu/_N3760;
u_tinyriscv_core/u_idu_exu/_N3761;
u_tinyriscv_core/u_idu_exu/_N3762;
u_tinyriscv_core/u_idu_exu/_N3763;
u_tinyriscv_core/u_idu_exu/_N3764;
u_tinyriscv_core/u_idu_exu/_N3765;
u_tinyriscv_core/u_idu_exu/_N3766;
u_tinyriscv_core/u_idu_exu/_N3767;
u_tinyriscv_core/u_idu_exu/_N3768;
u_tinyriscv_core/u_idu_exu/_N3769;
u_tinyriscv_core/u_idu_exu/_N3770;
u_tinyriscv_core/u_idu_exu/_N3771;
u_tinyriscv_core/u_idu_exu/_N3772;
u_tinyriscv_core/u_idu_exu/_N3773;
u_tinyriscv_core/u_idu_exu/_N3774;
u_tinyriscv_core/u_idu_exu/_N3775;
u_tinyriscv_core/u_idu_exu/_N7266;
u_tinyriscv_core/u_idu_exu/_N7267;
u_tinyriscv_core/u_idu_exu/_N7268;
u_tinyriscv_core/u_idu_exu/_N7269;
u_tinyriscv_core/u_idu_exu/_N7270;
u_tinyriscv_core/u_idu_exu/_N7271;
u_tinyriscv_core/u_idu_exu/_N7272;
u_tinyriscv_core/u_idu_exu/_N7273;
u_tinyriscv_core/u_idu_exu/_N7274;
u_tinyriscv_core/u_idu_exu/_N7275;
u_tinyriscv_core/u_idu_exu/_N7276;
u_tinyriscv_core/u_idu_exu/_N7277;
u_tinyriscv_core/u_idu_exu/_N7278;
u_tinyriscv_core/u_idu_exu/_N7279;
u_tinyriscv_core/u_idu_exu/_N7280;
u_tinyriscv_core/u_idu_exu/_N7281;
u_tinyriscv_core/u_idu_exu/_N7282;
u_tinyriscv_core/u_idu_exu/_N7283;
u_tinyriscv_core/u_idu_exu/_N7284;
u_tinyriscv_core/u_idu_exu/_N7285;
u_tinyriscv_core/u_idu_exu/_N7286;
u_tinyriscv_core/u_idu_exu/_N7287;
u_tinyriscv_core/u_idu_exu/_N7288;
u_tinyriscv_core/u_idu_exu/_N7289;
u_tinyriscv_core/u_idu_exu/_N7290;
u_tinyriscv_core/u_idu_exu/_N7291;
u_tinyriscv_core/u_idu_exu/_N7292;
u_tinyriscv_core/u_idu_exu/_N7293;
u_tinyriscv_core/u_idu_exu/_N7294;
u_tinyriscv_core/u_idu_exu/_N7295;
u_tinyriscv_core/u_idu_exu/_N7296;
u_tinyriscv_core/u_idu_exu/_N7297;
u_tinyriscv_core/u_idu_exu/_N7906;
u_tinyriscv_core/u_idu_exu/_N7907;
u_tinyriscv_core/u_idu_exu/_N7908;
u_tinyriscv_core/u_idu_exu/_N7909;
u_tinyriscv_core/u_idu_exu/_N7910;
u_tinyriscv_core/u_idu_exu/_N7911;
u_tinyriscv_core/u_idu_exu/_N7912;
u_tinyriscv_core/u_idu_exu/_N7913;
u_tinyriscv_core/u_idu_exu/_N7914;
u_tinyriscv_core/u_idu_exu/_N7915;
u_tinyriscv_core/u_idu_exu/_N7916;
u_tinyriscv_core/u_idu_exu/_N7917;
u_tinyriscv_core/u_idu_exu/_N7918;
u_tinyriscv_core/u_idu_exu/_N7919;
u_tinyriscv_core/u_idu_exu/_N7920;
u_tinyriscv_core/u_idu_exu/_N7921;
u_tinyriscv_core/u_idu_exu/_N7922;
u_tinyriscv_core/u_idu_exu/_N7923;
u_tinyriscv_core/u_idu_exu/_N7924;
u_tinyriscv_core/u_idu_exu/_N7925;
u_tinyriscv_core/u_idu_exu/_N7926;
u_tinyriscv_core/u_idu_exu/_N7927;
u_tinyriscv_core/u_idu_exu/_N7928;
u_tinyriscv_core/u_idu_exu/_N7929;
u_tinyriscv_core/u_idu_exu/_N7930;
u_tinyriscv_core/u_idu_exu/_N7931;
u_tinyriscv_core/u_idu_exu/_N7932;
u_tinyriscv_core/u_idu_exu/_N7933;
u_tinyriscv_core/u_idu_exu/_N7934;
u_tinyriscv_core/u_idu_exu/_N7935;
u_tinyriscv_core/u_idu_exu/_N7936;
u_tinyriscv_core/u_idu_exu/_N7937;
u_tinyriscv_core/u_idu_exu/_N7970;
u_tinyriscv_core/u_idu_exu/_N7971;
u_tinyriscv_core/u_idu_exu/_N7972;
u_tinyriscv_core/u_idu_exu/_N7973;
u_tinyriscv_core/u_idu_exu/_N7974;
u_tinyriscv_core/u_idu_exu/_N7975;
u_tinyriscv_core/u_idu_exu/_N7976;
u_tinyriscv_core/u_idu_exu/_N7977;
u_tinyriscv_core/u_idu_exu/_N7978;
u_tinyriscv_core/u_idu_exu/_N7979;
u_tinyriscv_core/u_idu_exu/_N7980;
u_tinyriscv_core/u_idu_exu/_N7981;
u_tinyriscv_core/u_idu_exu/_N7982;
u_tinyriscv_core/u_idu_exu/_N7983;
u_tinyriscv_core/u_idu_exu/_N7984;
u_tinyriscv_core/u_idu_exu/_N7985;
u_tinyriscv_core/u_idu_exu/_N7986;
u_tinyriscv_core/u_idu_exu/_N7987;
u_tinyriscv_core/u_idu_exu/_N7988;
u_tinyriscv_core/u_idu_exu/_N7989;
u_tinyriscv_core/u_idu_exu/_N7990;
u_tinyriscv_core/u_idu_exu/_N7991;
u_tinyriscv_core/u_idu_exu/_N7992;
u_tinyriscv_core/u_idu_exu/_N7993;
u_tinyriscv_core/u_idu_exu/_N7994;
u_tinyriscv_core/u_idu_exu/_N7995;
u_tinyriscv_core/u_idu_exu/_N7996;
u_tinyriscv_core/u_idu_exu/_N7997;
u_tinyriscv_core/u_idu_exu/_N7998;
u_tinyriscv_core/u_idu_exu/_N7999;
u_tinyriscv_core/u_idu_exu/_N8000;
u_tinyriscv_core/u_idu_exu/_N8001;
u_tinyriscv_core/u_idu_exu/_N18685;
u_tinyriscv_core/u_idu_exu/_N19327;
u_tinyriscv_core/u_idu_exu/en;
u_tinyriscv_core/u_idu_exu/i_rd_we;
u_tinyriscv_core/u_ifu/N44;
u_tinyriscv_core/u_ifu/_N765;
u_tinyriscv_core/u_ifu/_N767;
u_tinyriscv_core/u_ifu/_N769;
u_tinyriscv_core/u_ifu/_N771;
u_tinyriscv_core/u_ifu/_N773;
u_tinyriscv_core/u_ifu/_N775;
u_tinyriscv_core/u_ifu/_N777;
u_tinyriscv_core/u_ifu/_N779;
u_tinyriscv_core/u_ifu/_N781;
u_tinyriscv_core/u_ifu/_N783;
u_tinyriscv_core/u_ifu/_N785;
u_tinyriscv_core/u_ifu/_N787;
u_tinyriscv_core/u_ifu/_N789;
u_tinyriscv_core/u_ifu/_N791;
u_tinyriscv_core/u_ifu/_N5541;
u_tinyriscv_core/u_ifu/_N5542;
u_tinyriscv_core/u_ifu/_N5543;
u_tinyriscv_core/u_ifu/_N5544;
u_tinyriscv_core/u_ifu/_N5545;
u_tinyriscv_core/u_ifu/_N5546;
u_tinyriscv_core/u_ifu/_N5547;
u_tinyriscv_core/u_ifu/_N5548;
u_tinyriscv_core/u_ifu/_N5549;
u_tinyriscv_core/u_ifu/_N5550;
u_tinyriscv_core/u_ifu/_N5551;
u_tinyriscv_core/u_ifu/_N5552;
u_tinyriscv_core/u_ifu/_N5553;
u_tinyriscv_core/u_ifu/_N5554;
u_tinyriscv_core/u_ifu/_N5555;
u_tinyriscv_core/u_ifu/_N5556;
u_tinyriscv_core/u_ifu/_N5557;
u_tinyriscv_core/u_ifu/_N5558;
u_tinyriscv_core/u_ifu/_N5559;
u_tinyriscv_core/u_ifu/_N5560;
u_tinyriscv_core/u_ifu/_N5561;
u_tinyriscv_core/u_ifu/_N5562;
u_tinyriscv_core/u_ifu/_N5563;
u_tinyriscv_core/u_ifu/_N5564;
u_tinyriscv_core/u_ifu/_N5565;
u_tinyriscv_core/u_ifu/_N5566;
u_tinyriscv_core/u_ifu/_N5567;
u_tinyriscv_core/u_ifu/_N5568;
u_tinyriscv_core/u_ifu/_N5569;
u_tinyriscv_core/u_ifu/_N5570;
u_tinyriscv_core/u_ifu/_N5571;
u_tinyriscv_core/u_ifu/_N5572;
u_tinyriscv_core/u_ifu/_N5573;
u_tinyriscv_core/u_ifu/_N5574;
u_tinyriscv_core/u_ifu/_N5575;
u_tinyriscv_core/u_ifu/_N5608;
u_tinyriscv_core/u_ifu/_N5609;
u_tinyriscv_core/u_ifu/_N5610;
u_tinyriscv_core/u_ifu/_N5611;
u_tinyriscv_core/u_ifu/_N5612;
u_tinyriscv_core/u_ifu/_N5613;
u_tinyriscv_core/u_ifu/_N5614;
u_tinyriscv_core/u_ifu/_N5615;
u_tinyriscv_core/u_ifu/_N5616;
u_tinyriscv_core/u_ifu/_N5617;
u_tinyriscv_core/u_ifu/_N5618;
u_tinyriscv_core/u_ifu/_N5619;
u_tinyriscv_core/u_ifu/_N5620;
u_tinyriscv_core/u_ifu/_N5621;
u_tinyriscv_core/u_ifu/_N5622;
u_tinyriscv_core/u_ifu/_N5623;
u_tinyriscv_core/u_ifu/_N5624;
u_tinyriscv_core/u_ifu/_N5625;
u_tinyriscv_core/u_ifu/_N5626;
u_tinyriscv_core/u_ifu/_N5627;
u_tinyriscv_core/u_ifu/_N5628;
u_tinyriscv_core/u_ifu/_N5629;
u_tinyriscv_core/u_ifu/_N5630;
u_tinyriscv_core/u_ifu/_N5631;
u_tinyriscv_core/u_ifu/_N5632;
u_tinyriscv_core/u_ifu/_N5633;
u_tinyriscv_core/u_ifu/_N5634;
u_tinyriscv_core/u_ifu/_N5635;
u_tinyriscv_core/u_ifu/_N5636;
u_tinyriscv_core/u_ifu/_N22206;
u_tinyriscv_core/u_ifu/_N22241;
u_tinyriscv_core/u_ifu/inst_valid;
u_tinyriscv_core/u_ifu/req_hasked_r;
u_tinyriscv_core/u_ifu/rsp_hasked_r;
uart_0/N30;
uart_0/N46;
uart_0/N171;
uart_0/N300;
uart_0/N306;
uart_0/N378;
uart_0/N421;
uart_0/N455;
uart_0/N464;
uart_0/N528;
uart_0/N532;
uart_0/_N795;
uart_0/_N797;
uart_0/_N799;
uart_0/_N801;
uart_0/_N803;
uart_0/_N805;
uart_0/_N807;
uart_0/_N811;
uart_0/_N813;
uart_0/_N815;
uart_0/_N817;
uart_0/_N819;
uart_0/_N821;
uart_0/_N823;
uart_0/_N5076;
uart_0/_N5079;
uart_0/_N5733;
uart_0/_N5734;
uart_0/_N5861;
uart_0/_N5862;
uart_0/_N5957;
uart_0/_N5958;
uart_0/_N5959;
uart_0/_N5960;
uart_0/_N5961;
uart_0/_N5962;
uart_0/_N5963;
uart_0/_N5964;
uart_0/_N5991;
uart_0/_N5992;
uart_0/_N5993;
uart_0/_N5994;
uart_0/_N5995;
uart_0/_N5996;
uart_0/_N5997;
uart_0/_N5998;
uart_0/_N5999;
uart_0/_N6000;
uart_0/_N6001;
uart_0/_N6002;
uart_0/_N6003;
uart_0/_N6004;
uart_0/_N17816;
uart_0/_N17853;
uart_0/_N17857;
uart_0/_N17858;
uart_0/_N18374;
uart_0/_N19931_2;
uart_0/_N20442_2;
uart_0/_N20443_2;
uart_0/_N20444_2;
uart_0/_N20445_2;
uart_0/_N20446_2;
uart_0/_N20447_2;
uart_0/_N20448_2;
uart_0/_N20449_2;
uart_0/_N20450_2;
uart_0/_N20451_2;
uart_0/_N20452_2;
uart_0/_N20453_2;
uart_0/_N20454_2;
uart_0/_N20455_2;
uart_0/_N20523_3;
uart_0/_N20524_3;
uart_0/_N20525_3;
uart_0/_N20526_3;
uart_0/_N20527_3;
uart_0/_N20528_3;
uart_0/_N20529_3;
uart_0/_N20530_3;
uart_0/_N20531_3;
uart_0/_N20532_3;
uart_0/_N20533_3;
uart_0/_N20534_3;
uart_0/_N20535_3;
uart_0/_N20536_3;
uart_0/_N20537_3;
uart_0/_N20538_3;
uart_0/_N21514;
uart_0/_N21841;
uart_0/_N21961;
uart_0/_N22258;
uart_0/rx_clk_edge_level;
uart_0/rx_over;
uart_0/rx_q0;
uart_0/rx_q1;
uart_0/rx_recv_over;
uart_0/rx_start;
uart_0/spi1/N20;
uart_0/spi1/N181;
uart_0/spi1/N239;
uart_0/spi1/N254;
uart_0/spi1/N299;
uart_0/spi1/N302;
uart_0/spi1/N308;
uart_0/spi1/N416;
uart_0/spi1/N526;
uart_0/spi1/N531;
uart_0/spi1/N644;
uart_0/spi1/N662;
uart_0/spi1/N667;
uart_0/spi1/N671;
uart_0/spi1/N675;
uart_0/spi1/N679;
uart_0/spi1/N685;
uart_0/spi1/N731;
uart_0/spi1/N743;
uart_0/spi1/N754;
uart_0/spi1/N764;
uart_0/spi1/_N828;
uart_0/spi1/_N830;
uart_0/spi1/_N832;
uart_0/spi1/_N6792;
uart_0/spi1/_N6799;
uart_0/spi1/_N17993;
uart_0/spi1/clk_cnt[8:0]_or;
uart_0/spi1/done;
uart_0/spi1/en;
uart_0/spi1/spi_clk_edge_level;
uart_0/spi2/N20;
uart_0/spi2/N180;
uart_0/spi2/N238;
uart_0/spi2/N253;
uart_0/spi2/N298;
uart_0/spi2/N301;
uart_0/spi2/N307;
uart_0/spi2/N415;
uart_0/spi2/N525;
uart_0/spi2/N530;
uart_0/spi2/N643;
uart_0/spi2/N661;
uart_0/spi2/N666;
uart_0/spi2/N670;
uart_0/spi2/N674;
uart_0/spi2/N678;
uart_0/spi2/N730;
uart_0/spi2/N742;
uart_0/spi2/N753;
uart_0/spi2/N763;
uart_0/spi2/_N628;
uart_0/spi2/_N630;
uart_0/spi2/_N632;
uart_0/spi2/_N6808;
uart_0/spi2/_N6815;
uart_0/spi2/_N17991;
uart_0/spi2/clk_cnt[8:0]_or;
uart_0/spi2/done;
uart_0/spi2/en;
uart_0/spi2/spi_clk_edge_level;
uart_0/state_0;
uart_0/state_1;
uart_0/state_2;
uart_0/state_3;
uart_0/tx_start;
uart_rx_pin;
uart_rx_pin_ibuf/ntD;
uart_tx_pin;
uart_tx_pin_obuf/ntO;
gpio_0/reg_ctrl [16];
gpio_0/reg_ctrl [17];
gpio_0/reg_ctrl [18];
gpio_0/reg_ctrl [19];
gpio_0/reg_ctrl [20];
gpio_0/reg_ctrl [21];
gpio_0/reg_ctrl [22];
gpio_0/reg_ctrl [23];
gpio_0/reg_ctrl [24];
gpio_0/reg_ctrl [25];
gpio_0/reg_ctrl [26];
gpio_0/reg_ctrl [27];
gpio_0/reg_ctrl [28];
gpio_0/reg_ctrl [29];
gpio_0/reg_ctrl [30];
gpio_0/reg_ctrl [31];
gpio_0/reg_data [8];
gpio_0/reg_data [9];
gpio_0/reg_data [10];
gpio_0/reg_data [11];
gpio_0/reg_data [12];
gpio_0/reg_data [13];
gpio_0/reg_data [14];
gpio_0/reg_data [15];
gpio_ctrl[0];
gpio_ctrl[1];
gpio_ctrl[2];
gpio_ctrl[3];
gpio_ctrl[4];
gpio_ctrl[5];
gpio_ctrl[6];
gpio_ctrl[7];
gpio_ctrl[8];
gpio_ctrl[9];
gpio_ctrl[10];
gpio_ctrl[11];
gpio_ctrl[12];
gpio_ctrl[13];
gpio_ctrl[14];
gpio_ctrl[15];
gpio_data[0];
gpio_data[1];
gpio_data[2];
gpio_data[3];
gpio_data[4];
gpio_data[5];
gpio_data[6];
gpio_data[7];
m0_addr_i[0];
m0_addr_i[1];
m0_addr_i[2];
m0_addr_i[3];
m0_addr_i[4];
m0_addr_i[5];
m0_addr_i[6];
m0_addr_i[7];
m0_addr_i[8];
m0_addr_i[9];
m0_addr_i[10];
m0_addr_i[11];
m0_addr_i[12];
m0_addr_i[13];
m0_addr_i[14];
m0_addr_i[15];
m0_addr_i[28];
m0_addr_i[29];
m0_addr_i[30];
m0_addr_i[31];
m1_data_i[0];
m1_data_i[1];
m1_data_i[2];
m1_data_i[3];
m1_data_i[4];
m1_data_i[5];
m1_data_i[6];
m1_data_i[7];
m1_data_i[8];
m1_data_i[9];
m1_data_i[10];
m1_data_i[11];
m1_data_i[12];
m1_data_i[13];
m1_data_i[14];
m1_data_i[15];
m1_data_i[16];
m1_data_i[17];
m1_data_i[18];
m1_data_i[19];
m1_data_i[20];
m1_data_i[21];
m1_data_i[22];
m1_data_i[23];
m1_data_i[24];
m1_data_i[25];
m1_data_i[26];
m1_data_i[27];
m1_data_i[28];
m1_data_i[29];
m1_data_i[30];
m1_data_i[31];
m1_sel_i[1];
m1_sel_i[3];
m2_addr_i[0];
m2_addr_i[1];
m2_addr_i[2];
m2_addr_i[3];
m2_addr_i[4];
m2_addr_i[5];
m2_addr_i[6];
m2_addr_i[7];
m2_addr_i[8];
m2_addr_i[9];
m2_addr_i[10];
m2_addr_i[11];
m2_addr_i[12];
m2_addr_i[13];
m2_addr_i[14];
m2_addr_i[15];
m2_addr_i[28];
m2_addr_i[29];
m2_addr_i[30];
m2_addr_i[31];
m2_data_i[0];
m2_data_i[1];
m2_data_i[2];
m2_data_i[3];
m2_data_i[4];
m2_data_i[5];
m2_data_i[6];
m2_data_i[7];
m2_data_i[8];
m2_data_i[9];
m2_data_i[10];
m2_data_i[11];
m2_data_i[12];
m2_data_i[13];
m2_data_i[14];
m2_data_i[15];
m2_data_i[16];
m2_data_i[17];
m2_data_i[18];
m2_data_i[19];
m2_data_i[20];
m2_data_i[21];
m2_data_i[22];
m2_data_i[23];
m2_data_i[24];
m2_data_i[25];
m2_data_i[26];
m2_data_i[27];
m2_data_i[28];
m2_data_i[29];
m2_data_i[30];
m2_data_i[31];
nt_gpio[0];
nt_gpio[1];
nt_gpio[2];
nt_gpio[3];
nt_gpio[4];
nt_gpio[5];
nt_gpio[6];
nt_gpio[7];
s0_addr_o[2];
s0_addr_o[3];
s0_addr_o[4];
s0_addr_o[5];
s0_addr_o[6];
s0_addr_o[7];
s0_addr_o[8];
s0_addr_o[9];
s0_addr_o[10];
s0_addr_o[11];
s0_addr_o[12];
s0_addr_o[13];
s0_data_i[0];
s0_data_i[1];
s0_data_i[2];
s0_data_i[3];
s0_data_i[4];
s0_data_i[5];
s0_data_i[6];
s0_data_i[7];
s0_data_i[8];
s0_data_i[9];
s0_data_i[10];
s0_data_i[11];
s0_data_i[12];
s0_data_i[13];
s0_data_i[14];
s0_data_i[15];
s0_data_i[16];
s0_data_i[17];
s0_data_i[18];
s0_data_i[19];
s0_data_i[20];
s0_data_i[21];
s0_data_i[22];
s0_data_i[23];
s0_data_i[24];
s0_data_i[25];
s0_data_i[26];
s0_data_i[27];
s0_data_i[28];
s0_data_i[29];
s0_data_i[30];
s0_data_i[31];
s0_data_o[0];
s0_data_o[1];
s0_data_o[2];
s0_data_o[3];
s0_data_o[4];
s0_data_o[5];
s0_data_o[6];
s0_data_o[7];
s0_data_o[8];
s0_data_o[9];
s0_data_o[10];
s0_data_o[11];
s0_data_o[12];
s0_data_o[13];
s0_data_o[14];
s0_data_o[15];
s0_data_o[16];
s0_data_o[17];
s0_data_o[18];
s0_data_o[19];
s0_data_o[20];
s0_data_o[21];
s0_data_o[22];
s0_data_o[23];
s0_data_o[24];
s0_data_o[25];
s0_data_o[26];
s0_data_o[27];
s0_data_o[28];
s0_data_o[29];
s0_data_o[30];
s0_data_o[31];
s0_sel_o[0];
s0_sel_o[1];
s0_sel_o[2];
s0_sel_o[3];
s1_addr_o[2];
s1_addr_o[3];
s1_addr_o[4];
s1_addr_o[5];
s1_addr_o[6];
s1_addr_o[7];
s1_addr_o[8];
s1_addr_o[9];
s1_addr_o[10];
s1_addr_o[11];
s1_addr_o[12];
s1_addr_o[13];
s1_addr_o[14];
s1_data_o[0];
s1_data_o[1];
s1_data_o[2];
s1_data_o[3];
s1_data_o[4];
s1_data_o[5];
s1_data_o[6];
s1_data_o[7];
s1_data_o[8];
s1_data_o[9];
s1_data_o[10];
s1_data_o[11];
s1_data_o[12];
s1_data_o[13];
s1_data_o[14];
s1_data_o[15];
s1_data_o[16];
s1_data_o[17];
s1_data_o[18];
s1_data_o[19];
s1_data_o[20];
s1_data_o[21];
s1_data_o[22];
s1_data_o[23];
s1_data_o[24];
s1_data_o[25];
s1_data_o[26];
s1_data_o[27];
s1_data_o[28];
s1_data_o[29];
s1_data_o[30];
s1_data_o[31];
s1_sel_o[0];
s1_sel_o[1];
s1_sel_o[2];
s1_sel_o[3];
s2_data_i[0];
s2_data_i[1];
s2_data_i[2];
s2_data_i[3];
s2_data_i[4];
s2_data_i[5];
s2_data_i[6];
s2_data_i[7];
s2_data_i[8];
s2_data_i[9];
s2_data_i[10];
s2_data_i[11];
s2_data_i[12];
s2_data_i[13];
s2_data_i[14];
s2_data_i[15];
s2_data_i[16];
s2_data_i[17];
s2_data_i[18];
s2_data_i[19];
s2_data_i[20];
s2_data_i[21];
s2_data_i[22];
s2_data_i[23];
s2_data_i[24];
s2_data_i[25];
s2_data_i[26];
s2_data_i[27];
s2_data_i[28];
s2_data_i[29];
s2_data_i[30];
s2_data_i[31];
s3_addr_o[2];
s3_addr_o[3];
s3_addr_o[4];
s3_addr_o[5];
s3_data_i[0];
s3_data_i[1];
s3_data_i[2];
s3_data_i[3];
s3_data_i[4];
s3_data_i[5];
s3_data_i[6];
s3_data_i[7];
s3_data_i[8];
s3_data_i[9];
s3_data_i[10];
s3_data_i[11];
s3_data_i[12];
s3_data_i[13];
s3_data_i[14];
s3_data_i[15];
s3_data_i[16];
s3_data_i[17];
s3_data_i[18];
s3_data_i[19];
s3_data_i[20];
s3_data_i[21];
s3_data_i[22];
s3_data_i[23];
s3_data_i[24];
s3_data_i[25];
s3_data_i[26];
s3_data_i[27];
s3_data_i[28];
s3_data_i[29];
s3_data_i[30];
s3_data_i[31];
s4_addr_o[2];
s4_data_i[0];
s4_data_i[1];
s4_data_i[2];
s4_data_i[3];
s4_data_i[4];
s4_data_i[5];
s4_data_i[6];
s4_data_i[7];
s4_data_i[8];
s4_data_i[9];
s4_data_i[10];
s4_data_i[11];
s4_data_i[12];
s4_data_i[13];
s4_data_i[14];
s4_data_i[15];
s4_data_i[16];
s4_data_i[17];
s4_data_i[18];
s4_data_i[19];
s4_data_i[20];
s4_data_i[21];
s4_data_i[22];
s4_data_i[23];
s4_data_i[24];
s4_data_i[25];
s4_data_i[26];
s4_data_i[27];
s4_data_i[28];
s4_data_i[29];
s4_data_i[30];
s4_data_i[31];
timer_0/N5.co [2];
timer_0/N5.co [6];
timer_0/N5.co [10];
timer_0/N5.co [14];
timer_0/N5.co [18];
timer_0/N5.co [22];
timer_0/N5.co [26];
timer_0/timer_count [0];
timer_0/timer_count [1];
timer_0/timer_count [2];
timer_0/timer_count [3];
timer_0/timer_count [4];
timer_0/timer_count [5];
timer_0/timer_count [6];
timer_0/timer_count [7];
timer_0/timer_count [8];
timer_0/timer_count [9];
timer_0/timer_count [10];
timer_0/timer_count [11];
timer_0/timer_count [12];
timer_0/timer_count [13];
timer_0/timer_count [14];
timer_0/timer_count [15];
timer_0/timer_count [16];
timer_0/timer_count [17];
timer_0/timer_count [18];
timer_0/timer_count [19];
timer_0/timer_count [20];
timer_0/timer_count [21];
timer_0/timer_count [22];
timer_0/timer_count [23];
timer_0/timer_count [24];
timer_0/timer_count [25];
timer_0/timer_count [26];
timer_0/timer_count [27];
timer_0/timer_count [28];
timer_0/timer_count [29];
timer_0/timer_count [30];
timer_0/timer_count [31];
timer_0/timer_ctrl [0];
timer_0/timer_ctrl [1];
timer_0/timer_ctrl [3];
timer_0/timer_ctrl [4];
timer_0/timer_ctrl [5];
timer_0/timer_ctrl [6];
timer_0/timer_ctrl [7];
timer_0/timer_value [0];
timer_0/timer_value [1];
timer_0/timer_value [2];
timer_0/timer_value [3];
timer_0/timer_value [4];
timer_0/timer_value [5];
timer_0/timer_value [6];
timer_0/timer_value [7];
timer_0/timer_value [8];
timer_0/timer_value [9];
timer_0/timer_value [10];
timer_0/timer_value [11];
timer_0/timer_value [12];
timer_0/timer_value [13];
timer_0/timer_value [14];
timer_0/timer_value [15];
timer_0/timer_value [16];
timer_0/timer_value [17];
timer_0/timer_value [18];
timer_0/timer_value [19];
timer_0/timer_value [20];
timer_0/timer_value [21];
timer_0/timer_value [22];
timer_0/timer_value [23];
timer_0/timer_value [24];
timer_0/timer_value [25];
timer_0/timer_value [26];
timer_0/timer_value [27];
timer_0/timer_value [28];
timer_0/timer_value [29];
timer_0/timer_value [30];
timer_0/timer_value [31];
u_jtag_top/dm_resp_data_o [2];
u_jtag_top/dm_resp_data_o [3];
u_jtag_top/dm_resp_data_o [4];
u_jtag_top/dm_resp_data_o [5];
u_jtag_top/dm_resp_data_o [6];
u_jtag_top/dm_resp_data_o [7];
u_jtag_top/dm_resp_data_o [8];
u_jtag_top/dm_resp_data_o [9];
u_jtag_top/dm_resp_data_o [10];
u_jtag_top/dm_resp_data_o [11];
u_jtag_top/dm_resp_data_o [12];
u_jtag_top/dm_resp_data_o [13];
u_jtag_top/dm_resp_data_o [14];
u_jtag_top/dm_resp_data_o [15];
u_jtag_top/dm_resp_data_o [16];
u_jtag_top/dm_resp_data_o [17];
u_jtag_top/dm_resp_data_o [18];
u_jtag_top/dm_resp_data_o [19];
u_jtag_top/dm_resp_data_o [20];
u_jtag_top/dm_resp_data_o [21];
u_jtag_top/dm_resp_data_o [22];
u_jtag_top/dm_resp_data_o [23];
u_jtag_top/dm_resp_data_o [24];
u_jtag_top/dm_resp_data_o [25];
u_jtag_top/dm_resp_data_o [26];
u_jtag_top/dm_resp_data_o [27];
u_jtag_top/dm_resp_data_o [28];
u_jtag_top/dm_resp_data_o [29];
u_jtag_top/dm_resp_data_o [30];
u_jtag_top/dm_resp_data_o [31];
u_jtag_top/dm_resp_data_o [32];
u_jtag_top/dm_resp_data_o [33];
u_jtag_top/dm_resp_data_o [34];
u_jtag_top/dm_resp_data_o [35];
u_jtag_top/dm_resp_data_o [36];
u_jtag_top/dm_resp_data_o [37];
u_jtag_top/dm_resp_data_o [38];
u_jtag_top/dm_resp_data_o [39];
u_jtag_top/dtm_req_data_o [0];
u_jtag_top/dtm_req_data_o [1];
u_jtag_top/dtm_req_data_o [2];
u_jtag_top/dtm_req_data_o [3];
u_jtag_top/dtm_req_data_o [4];
u_jtag_top/dtm_req_data_o [5];
u_jtag_top/dtm_req_data_o [6];
u_jtag_top/dtm_req_data_o [7];
u_jtag_top/dtm_req_data_o [8];
u_jtag_top/dtm_req_data_o [9];
u_jtag_top/dtm_req_data_o [10];
u_jtag_top/dtm_req_data_o [11];
u_jtag_top/dtm_req_data_o [12];
u_jtag_top/dtm_req_data_o [13];
u_jtag_top/dtm_req_data_o [14];
u_jtag_top/dtm_req_data_o [15];
u_jtag_top/dtm_req_data_o [16];
u_jtag_top/dtm_req_data_o [17];
u_jtag_top/dtm_req_data_o [18];
u_jtag_top/dtm_req_data_o [19];
u_jtag_top/dtm_req_data_o [20];
u_jtag_top/dtm_req_data_o [21];
u_jtag_top/dtm_req_data_o [22];
u_jtag_top/dtm_req_data_o [23];
u_jtag_top/dtm_req_data_o [24];
u_jtag_top/dtm_req_data_o [25];
u_jtag_top/dtm_req_data_o [26];
u_jtag_top/dtm_req_data_o [27];
u_jtag_top/dtm_req_data_o [28];
u_jtag_top/dtm_req_data_o [29];
u_jtag_top/dtm_req_data_o [30];
u_jtag_top/dtm_req_data_o [31];
u_jtag_top/dtm_req_data_o [32];
u_jtag_top/dtm_req_data_o [33];
u_jtag_top/dtm_req_data_o [34];
u_jtag_top/dtm_req_data_o [35];
u_jtag_top/dtm_req_data_o [36];
u_jtag_top/dtm_req_data_o [37];
u_jtag_top/dtm_req_data_o [38];
u_jtag_top/dtm_req_data_o [39];
u_jtag_top/u_jtag_dm/abstractcs [9];
u_jtag_top/u_jtag_dm/address_inc_step [0];
u_jtag_top/u_jtag_dm/address_inc_step [1];
u_jtag_top/u_jtag_dm/address_inc_step [2];
u_jtag_top/u_jtag_dm/data0 [0];
u_jtag_top/u_jtag_dm/data0 [1];
u_jtag_top/u_jtag_dm/data0 [2];
u_jtag_top/u_jtag_dm/data0 [3];
u_jtag_top/u_jtag_dm/data0 [4];
u_jtag_top/u_jtag_dm/data0 [5];
u_jtag_top/u_jtag_dm/data0 [6];
u_jtag_top/u_jtag_dm/data0 [7];
u_jtag_top/u_jtag_dm/data0 [8];
u_jtag_top/u_jtag_dm/data0 [9];
u_jtag_top/u_jtag_dm/data0 [10];
u_jtag_top/u_jtag_dm/data0 [11];
u_jtag_top/u_jtag_dm/data0 [12];
u_jtag_top/u_jtag_dm/data0 [13];
u_jtag_top/u_jtag_dm/data0 [14];
u_jtag_top/u_jtag_dm/data0 [15];
u_jtag_top/u_jtag_dm/data0 [16];
u_jtag_top/u_jtag_dm/data0 [17];
u_jtag_top/u_jtag_dm/data0 [18];
u_jtag_top/u_jtag_dm/data0 [19];
u_jtag_top/u_jtag_dm/data0 [20];
u_jtag_top/u_jtag_dm/data0 [21];
u_jtag_top/u_jtag_dm/data0 [22];
u_jtag_top/u_jtag_dm/data0 [23];
u_jtag_top/u_jtag_dm/data0 [24];
u_jtag_top/u_jtag_dm/data0 [25];
u_jtag_top/u_jtag_dm/data0 [26];
u_jtag_top/u_jtag_dm/data0 [27];
u_jtag_top/u_jtag_dm/data0 [28];
u_jtag_top/u_jtag_dm/data0 [29];
u_jtag_top/u_jtag_dm/data0 [30];
u_jtag_top/u_jtag_dm/data0 [31];
u_jtag_top/u_jtag_dm/dcsr [6];
u_jtag_top/u_jtag_dm/dm_mem_rdata [0];
u_jtag_top/u_jtag_dm/dm_mem_rdata [1];
u_jtag_top/u_jtag_dm/dm_mem_rdata [2];
u_jtag_top/u_jtag_dm/dm_mem_rdata [3];
u_jtag_top/u_jtag_dm/dm_mem_rdata [4];
u_jtag_top/u_jtag_dm/dm_mem_rdata [5];
u_jtag_top/u_jtag_dm/dm_mem_rdata [6];
u_jtag_top/u_jtag_dm/dm_mem_rdata [7];
u_jtag_top/u_jtag_dm/dm_mem_rdata [8];
u_jtag_top/u_jtag_dm/dm_mem_rdata [9];
u_jtag_top/u_jtag_dm/dm_mem_rdata [10];
u_jtag_top/u_jtag_dm/dm_mem_rdata [11];
u_jtag_top/u_jtag_dm/dm_mem_rdata [12];
u_jtag_top/u_jtag_dm/dm_mem_rdata [13];
u_jtag_top/u_jtag_dm/dm_mem_rdata [14];
u_jtag_top/u_jtag_dm/dm_mem_rdata [15];
u_jtag_top/u_jtag_dm/dm_mem_rdata [16];
u_jtag_top/u_jtag_dm/dm_mem_rdata [17];
u_jtag_top/u_jtag_dm/dm_mem_rdata [18];
u_jtag_top/u_jtag_dm/dm_mem_rdata [19];
u_jtag_top/u_jtag_dm/dm_mem_rdata [20];
u_jtag_top/u_jtag_dm/dm_mem_rdata [21];
u_jtag_top/u_jtag_dm/dm_mem_rdata [22];
u_jtag_top/u_jtag_dm/dm_mem_rdata [23];
u_jtag_top/u_jtag_dm/dm_mem_rdata [24];
u_jtag_top/u_jtag_dm/dm_mem_rdata [25];
u_jtag_top/u_jtag_dm/dm_mem_rdata [26];
u_jtag_top/u_jtag_dm/dm_mem_rdata [27];
u_jtag_top/u_jtag_dm/dm_mem_rdata [28];
u_jtag_top/u_jtag_dm/dm_mem_rdata [29];
u_jtag_top/u_jtag_dm/dm_mem_rdata [30];
u_jtag_top/u_jtag_dm/dm_mem_rdata [31];
u_jtag_top/u_jtag_dm/dmcontrol [0];
u_jtag_top/u_jtag_dm/dmcontrol [1];
u_jtag_top/u_jtag_dm/dmcontrol [2];
u_jtag_top/u_jtag_dm/dmcontrol [3];
u_jtag_top/u_jtag_dm/dmcontrol [4];
u_jtag_top/u_jtag_dm/dmcontrol [5];
u_jtag_top/u_jtag_dm/dmcontrol [6];
u_jtag_top/u_jtag_dm/dmcontrol [7];
u_jtag_top/u_jtag_dm/dmcontrol [8];
u_jtag_top/u_jtag_dm/dmcontrol [9];
u_jtag_top/u_jtag_dm/dmcontrol [10];
u_jtag_top/u_jtag_dm/dmcontrol [11];
u_jtag_top/u_jtag_dm/dmcontrol [12];
u_jtag_top/u_jtag_dm/dmcontrol [13];
u_jtag_top/u_jtag_dm/dmcontrol [14];
u_jtag_top/u_jtag_dm/dmcontrol [15];
u_jtag_top/u_jtag_dm/dmcontrol [16];
u_jtag_top/u_jtag_dm/dmcontrol [17];
u_jtag_top/u_jtag_dm/dmcontrol [18];
u_jtag_top/u_jtag_dm/dmcontrol [19];
u_jtag_top/u_jtag_dm/dmcontrol [20];
u_jtag_top/u_jtag_dm/dmcontrol [21];
u_jtag_top/u_jtag_dm/dmcontrol [22];
u_jtag_top/u_jtag_dm/dmcontrol [23];
u_jtag_top/u_jtag_dm/dmcontrol [24];
u_jtag_top/u_jtag_dm/dmcontrol [25];
u_jtag_top/u_jtag_dm/dmcontrol [26];
u_jtag_top/u_jtag_dm/dmcontrol [27];
u_jtag_top/u_jtag_dm/dmcontrol [28];
u_jtag_top/u_jtag_dm/dmcontrol [29];
u_jtag_top/u_jtag_dm/dmcontrol [30];
u_jtag_top/u_jtag_dm/dmcontrol [31];
u_jtag_top/u_jtag_dm/dmstatus [10];
u_jtag_top/u_jtag_dm/read_data [0];
u_jtag_top/u_jtag_dm/read_data [1];
u_jtag_top/u_jtag_dm/read_data [2];
u_jtag_top/u_jtag_dm/read_data [3];
u_jtag_top/u_jtag_dm/read_data [4];
u_jtag_top/u_jtag_dm/read_data [5];
u_jtag_top/u_jtag_dm/read_data [6];
u_jtag_top/u_jtag_dm/read_data [7];
u_jtag_top/u_jtag_dm/read_data [8];
u_jtag_top/u_jtag_dm/read_data [9];
u_jtag_top/u_jtag_dm/read_data [10];
u_jtag_top/u_jtag_dm/read_data [11];
u_jtag_top/u_jtag_dm/read_data [12];
u_jtag_top/u_jtag_dm/read_data [13];
u_jtag_top/u_jtag_dm/read_data [14];
u_jtag_top/u_jtag_dm/read_data [15];
u_jtag_top/u_jtag_dm/read_data [16];
u_jtag_top/u_jtag_dm/read_data [17];
u_jtag_top/u_jtag_dm/read_data [18];
u_jtag_top/u_jtag_dm/read_data [19];
u_jtag_top/u_jtag_dm/read_data [20];
u_jtag_top/u_jtag_dm/read_data [21];
u_jtag_top/u_jtag_dm/read_data [22];
u_jtag_top/u_jtag_dm/read_data [23];
u_jtag_top/u_jtag_dm/read_data [24];
u_jtag_top/u_jtag_dm/read_data [25];
u_jtag_top/u_jtag_dm/read_data [26];
u_jtag_top/u_jtag_dm/read_data [27];
u_jtag_top/u_jtag_dm/read_data [28];
u_jtag_top/u_jtag_dm/read_data [29];
u_jtag_top/u_jtag_dm/read_data [30];
u_jtag_top/u_jtag_dm/read_data [31];
u_jtag_top/u_jtag_dm/rx_data [0];
u_jtag_top/u_jtag_dm/rx_data [1];
u_jtag_top/u_jtag_dm/rx_data [2];
u_jtag_top/u_jtag_dm/rx_data [3];
u_jtag_top/u_jtag_dm/rx_data [4];
u_jtag_top/u_jtag_dm/rx_data [5];
u_jtag_top/u_jtag_dm/rx_data [6];
u_jtag_top/u_jtag_dm/rx_data [7];
u_jtag_top/u_jtag_dm/rx_data [8];
u_jtag_top/u_jtag_dm/rx_data [9];
u_jtag_top/u_jtag_dm/rx_data [10];
u_jtag_top/u_jtag_dm/rx_data [11];
u_jtag_top/u_jtag_dm/rx_data [12];
u_jtag_top/u_jtag_dm/rx_data [13];
u_jtag_top/u_jtag_dm/rx_data [14];
u_jtag_top/u_jtag_dm/rx_data [15];
u_jtag_top/u_jtag_dm/rx_data [16];
u_jtag_top/u_jtag_dm/rx_data [17];
u_jtag_top/u_jtag_dm/rx_data [18];
u_jtag_top/u_jtag_dm/rx_data [19];
u_jtag_top/u_jtag_dm/rx_data [20];
u_jtag_top/u_jtag_dm/rx_data [21];
u_jtag_top/u_jtag_dm/rx_data [22];
u_jtag_top/u_jtag_dm/rx_data [23];
u_jtag_top/u_jtag_dm/rx_data [24];
u_jtag_top/u_jtag_dm/rx_data [25];
u_jtag_top/u_jtag_dm/rx_data [26];
u_jtag_top/u_jtag_dm/rx_data [27];
u_jtag_top/u_jtag_dm/rx_data [28];
u_jtag_top/u_jtag_dm/rx_data [29];
u_jtag_top/u_jtag_dm/rx_data [30];
u_jtag_top/u_jtag_dm/rx_data [31];
u_jtag_top/u_jtag_dm/rx_data [32];
u_jtag_top/u_jtag_dm/rx_data [33];
u_jtag_top/u_jtag_dm/rx_data [34];
u_jtag_top/u_jtag_dm/rx_data [35];
u_jtag_top/u_jtag_dm/rx_data [36];
u_jtag_top/u_jtag_dm/rx_data [37];
u_jtag_top/u_jtag_dm/rx_data [38];
u_jtag_top/u_jtag_dm/rx_data [39];
u_jtag_top/u_jtag_dm/rx_data_r [0];
u_jtag_top/u_jtag_dm/rx_data_r [1];
u_jtag_top/u_jtag_dm/rx_data_r [2];
u_jtag_top/u_jtag_dm/rx_data_r [3];
u_jtag_top/u_jtag_dm/rx_data_r [4];
u_jtag_top/u_jtag_dm/rx_data_r [5];
u_jtag_top/u_jtag_dm/rx_data_r [6];
u_jtag_top/u_jtag_dm/rx_data_r [7];
u_jtag_top/u_jtag_dm/rx_data_r [8];
u_jtag_top/u_jtag_dm/rx_data_r [9];
u_jtag_top/u_jtag_dm/rx_data_r [10];
u_jtag_top/u_jtag_dm/rx_data_r [11];
u_jtag_top/u_jtag_dm/rx_data_r [12];
u_jtag_top/u_jtag_dm/rx_data_r [13];
u_jtag_top/u_jtag_dm/rx_data_r [14];
u_jtag_top/u_jtag_dm/rx_data_r [15];
u_jtag_top/u_jtag_dm/rx_data_r [16];
u_jtag_top/u_jtag_dm/rx_data_r [17];
u_jtag_top/u_jtag_dm/rx_data_r [18];
u_jtag_top/u_jtag_dm/rx_data_r [19];
u_jtag_top/u_jtag_dm/rx_data_r [20];
u_jtag_top/u_jtag_dm/rx_data_r [21];
u_jtag_top/u_jtag_dm/rx_data_r [22];
u_jtag_top/u_jtag_dm/rx_data_r [23];
u_jtag_top/u_jtag_dm/rx_data_r [24];
u_jtag_top/u_jtag_dm/rx_data_r [25];
u_jtag_top/u_jtag_dm/rx_data_r [26];
u_jtag_top/u_jtag_dm/rx_data_r [27];
u_jtag_top/u_jtag_dm/rx_data_r [28];
u_jtag_top/u_jtag_dm/rx_data_r [29];
u_jtag_top/u_jtag_dm/rx_data_r [30];
u_jtag_top/u_jtag_dm/rx_data_r [31];
u_jtag_top/u_jtag_dm/rx_data_r [32];
u_jtag_top/u_jtag_dm/rx_data_r [33];
u_jtag_top/u_jtag_dm/rx_data_r [34];
u_jtag_top/u_jtag_dm/rx_data_r [35];
u_jtag_top/u_jtag_dm/rx_data_r [36];
u_jtag_top/u_jtag_dm/rx_data_r [37];
u_jtag_top/u_jtag_dm/rx_data_r [38];
u_jtag_top/u_jtag_dm/rx_data_r [39];
u_jtag_top/u_jtag_dm/sbaddress0 [0];
u_jtag_top/u_jtag_dm/sbaddress0 [1];
u_jtag_top/u_jtag_dm/sbaddress0 [2];
u_jtag_top/u_jtag_dm/sbaddress0 [3];
u_jtag_top/u_jtag_dm/sbaddress0 [4];
u_jtag_top/u_jtag_dm/sbaddress0 [5];
u_jtag_top/u_jtag_dm/sbaddress0 [6];
u_jtag_top/u_jtag_dm/sbaddress0 [7];
u_jtag_top/u_jtag_dm/sbaddress0 [8];
u_jtag_top/u_jtag_dm/sbaddress0 [9];
u_jtag_top/u_jtag_dm/sbaddress0 [10];
u_jtag_top/u_jtag_dm/sbaddress0 [11];
u_jtag_top/u_jtag_dm/sbaddress0 [12];
u_jtag_top/u_jtag_dm/sbaddress0 [13];
u_jtag_top/u_jtag_dm/sbaddress0 [14];
u_jtag_top/u_jtag_dm/sbaddress0 [15];
u_jtag_top/u_jtag_dm/sbaddress0 [16];
u_jtag_top/u_jtag_dm/sbaddress0 [17];
u_jtag_top/u_jtag_dm/sbaddress0 [18];
u_jtag_top/u_jtag_dm/sbaddress0 [19];
u_jtag_top/u_jtag_dm/sbaddress0 [20];
u_jtag_top/u_jtag_dm/sbaddress0 [21];
u_jtag_top/u_jtag_dm/sbaddress0 [22];
u_jtag_top/u_jtag_dm/sbaddress0 [23];
u_jtag_top/u_jtag_dm/sbaddress0 [24];
u_jtag_top/u_jtag_dm/sbaddress0 [25];
u_jtag_top/u_jtag_dm/sbaddress0 [26];
u_jtag_top/u_jtag_dm/sbaddress0 [27];
u_jtag_top/u_jtag_dm/sbaddress0 [28];
u_jtag_top/u_jtag_dm/sbaddress0 [29];
u_jtag_top/u_jtag_dm/sbaddress0 [30];
u_jtag_top/u_jtag_dm/sbaddress0 [31];
u_jtag_top/u_jtag_dm/sbaddress0_next [0];
u_jtag_top/u_jtag_dm/sbaddress0_next [1];
u_jtag_top/u_jtag_dm/sbaddress0_next [2];
u_jtag_top/u_jtag_dm/sbaddress0_next [3];
u_jtag_top/u_jtag_dm/sbaddress0_next [4];
u_jtag_top/u_jtag_dm/sbaddress0_next [5];
u_jtag_top/u_jtag_dm/sbaddress0_next [6];
u_jtag_top/u_jtag_dm/sbaddress0_next [7];
u_jtag_top/u_jtag_dm/sbaddress0_next [8];
u_jtag_top/u_jtag_dm/sbaddress0_next [9];
u_jtag_top/u_jtag_dm/sbaddress0_next [10];
u_jtag_top/u_jtag_dm/sbaddress0_next [11];
u_jtag_top/u_jtag_dm/sbaddress0_next [12];
u_jtag_top/u_jtag_dm/sbaddress0_next [13];
u_jtag_top/u_jtag_dm/sbaddress0_next [14];
u_jtag_top/u_jtag_dm/sbaddress0_next [15];
u_jtag_top/u_jtag_dm/sbaddress0_next [16];
u_jtag_top/u_jtag_dm/sbaddress0_next [17];
u_jtag_top/u_jtag_dm/sbaddress0_next [18];
u_jtag_top/u_jtag_dm/sbaddress0_next [19];
u_jtag_top/u_jtag_dm/sbaddress0_next [20];
u_jtag_top/u_jtag_dm/sbaddress0_next [21];
u_jtag_top/u_jtag_dm/sbaddress0_next [22];
u_jtag_top/u_jtag_dm/sbaddress0_next [23];
u_jtag_top/u_jtag_dm/sbaddress0_next [24];
u_jtag_top/u_jtag_dm/sbaddress0_next [25];
u_jtag_top/u_jtag_dm/sbaddress0_next [26];
u_jtag_top/u_jtag_dm/sbaddress0_next [27];
u_jtag_top/u_jtag_dm/sbaddress0_next [28];
u_jtag_top/u_jtag_dm/sbaddress0_next [29];
u_jtag_top/u_jtag_dm/sbaddress0_next [30];
u_jtag_top/u_jtag_dm/sbaddress0_next [31];
u_jtag_top/u_jtag_dm/sbcs [0];
u_jtag_top/u_jtag_dm/sbcs [1];
u_jtag_top/u_jtag_dm/sbcs [2];
u_jtag_top/u_jtag_dm/sbcs [3];
u_jtag_top/u_jtag_dm/sbcs [4];
u_jtag_top/u_jtag_dm/sbcs [5];
u_jtag_top/u_jtag_dm/sbcs [6];
u_jtag_top/u_jtag_dm/sbcs [7];
u_jtag_top/u_jtag_dm/sbcs [8];
u_jtag_top/u_jtag_dm/sbcs [9];
u_jtag_top/u_jtag_dm/sbcs [10];
u_jtag_top/u_jtag_dm/sbcs [11];
u_jtag_top/u_jtag_dm/sbcs [12];
u_jtag_top/u_jtag_dm/sbcs [13];
u_jtag_top/u_jtag_dm/sbcs [14];
u_jtag_top/u_jtag_dm/sbcs [15];
u_jtag_top/u_jtag_dm/sbcs [16];
u_jtag_top/u_jtag_dm/sbcs [17];
u_jtag_top/u_jtag_dm/sbcs [18];
u_jtag_top/u_jtag_dm/sbcs [19];
u_jtag_top/u_jtag_dm/sbcs [20];
u_jtag_top/u_jtag_dm/sbcs [21];
u_jtag_top/u_jtag_dm/sbcs [22];
u_jtag_top/u_jtag_dm/sbcs [23];
u_jtag_top/u_jtag_dm/sbcs [24];
u_jtag_top/u_jtag_dm/sbcs [25];
u_jtag_top/u_jtag_dm/sbcs [26];
u_jtag_top/u_jtag_dm/sbcs [27];
u_jtag_top/u_jtag_dm/sbcs [28];
u_jtag_top/u_jtag_dm/sbcs [29];
u_jtag_top/u_jtag_dm/sbcs [30];
u_jtag_top/u_jtag_dm/sbcs [31];
u_jtag_top/u_jtag_driver/N117 [1];
u_jtag_top/u_jtag_driver/N117 [2];
u_jtag_top/u_jtag_driver/N117 [3];
u_jtag_top/u_jtag_driver/N117 [5];
u_jtag_top/u_jtag_driver/N117 [6];
u_jtag_top/u_jtag_driver/N117 [9];
u_jtag_top/u_jtag_driver/N117 [10];
u_jtag_top/u_jtag_driver/N117 [11];
u_jtag_top/u_jtag_driver/N117 [12];
u_jtag_top/u_jtag_driver/N117 [14];
u_jtag_top/u_jtag_driver/N117 [21];
u_jtag_top/u_jtag_driver/N117 [25];
u_jtag_top/u_jtag_driver/N117 [26];
u_jtag_top/u_jtag_driver/N117 [27];
u_jtag_top/u_jtag_driver/N117 [28];
u_jtag_top/u_jtag_driver/N138 [0];
u_jtag_top/u_jtag_driver/N138 [31];
u_jtag_top/u_jtag_driver/ir_reg [0];
u_jtag_top/u_jtag_driver/ir_reg [1];
u_jtag_top/u_jtag_driver/ir_reg [2];
u_jtag_top/u_jtag_driver/ir_reg [3];
u_jtag_top/u_jtag_driver/ir_reg [4];
u_jtag_top/u_jtag_driver/none_busy_response [2];
u_jtag_top/u_jtag_driver/none_busy_response [3];
u_jtag_top/u_jtag_driver/none_busy_response [4];
u_jtag_top/u_jtag_driver/none_busy_response [5];
u_jtag_top/u_jtag_driver/none_busy_response [6];
u_jtag_top/u_jtag_driver/none_busy_response [7];
u_jtag_top/u_jtag_driver/none_busy_response [8];
u_jtag_top/u_jtag_driver/none_busy_response [9];
u_jtag_top/u_jtag_driver/none_busy_response [10];
u_jtag_top/u_jtag_driver/none_busy_response [11];
u_jtag_top/u_jtag_driver/none_busy_response [12];
u_jtag_top/u_jtag_driver/none_busy_response [13];
u_jtag_top/u_jtag_driver/none_busy_response [14];
u_jtag_top/u_jtag_driver/none_busy_response [15];
u_jtag_top/u_jtag_driver/none_busy_response [16];
u_jtag_top/u_jtag_driver/none_busy_response [17];
u_jtag_top/u_jtag_driver/none_busy_response [18];
u_jtag_top/u_jtag_driver/none_busy_response [19];
u_jtag_top/u_jtag_driver/none_busy_response [20];
u_jtag_top/u_jtag_driver/none_busy_response [21];
u_jtag_top/u_jtag_driver/none_busy_response [22];
u_jtag_top/u_jtag_driver/none_busy_response [23];
u_jtag_top/u_jtag_driver/none_busy_response [24];
u_jtag_top/u_jtag_driver/none_busy_response [25];
u_jtag_top/u_jtag_driver/none_busy_response [26];
u_jtag_top/u_jtag_driver/none_busy_response [27];
u_jtag_top/u_jtag_driver/none_busy_response [28];
u_jtag_top/u_jtag_driver/none_busy_response [29];
u_jtag_top/u_jtag_driver/none_busy_response [30];
u_jtag_top/u_jtag_driver/none_busy_response [31];
u_jtag_top/u_jtag_driver/none_busy_response [32];
u_jtag_top/u_jtag_driver/none_busy_response [33];
u_jtag_top/u_jtag_driver/none_busy_response [34];
u_jtag_top/u_jtag_driver/none_busy_response [35];
u_jtag_top/u_jtag_driver/none_busy_response [36];
u_jtag_top/u_jtag_driver/none_busy_response [37];
u_jtag_top/u_jtag_driver/none_busy_response [38];
u_jtag_top/u_jtag_driver/none_busy_response [39];
u_jtag_top/u_jtag_driver/rx_data [2];
u_jtag_top/u_jtag_driver/rx_data [3];
u_jtag_top/u_jtag_driver/rx_data [4];
u_jtag_top/u_jtag_driver/rx_data [5];
u_jtag_top/u_jtag_driver/rx_data [6];
u_jtag_top/u_jtag_driver/rx_data [7];
u_jtag_top/u_jtag_driver/rx_data [8];
u_jtag_top/u_jtag_driver/rx_data [9];
u_jtag_top/u_jtag_driver/rx_data [10];
u_jtag_top/u_jtag_driver/rx_data [11];
u_jtag_top/u_jtag_driver/rx_data [12];
u_jtag_top/u_jtag_driver/rx_data [13];
u_jtag_top/u_jtag_driver/rx_data [14];
u_jtag_top/u_jtag_driver/rx_data [15];
u_jtag_top/u_jtag_driver/rx_data [16];
u_jtag_top/u_jtag_driver/rx_data [17];
u_jtag_top/u_jtag_driver/rx_data [18];
u_jtag_top/u_jtag_driver/rx_data [19];
u_jtag_top/u_jtag_driver/rx_data [20];
u_jtag_top/u_jtag_driver/rx_data [21];
u_jtag_top/u_jtag_driver/rx_data [22];
u_jtag_top/u_jtag_driver/rx_data [23];
u_jtag_top/u_jtag_driver/rx_data [24];
u_jtag_top/u_jtag_driver/rx_data [25];
u_jtag_top/u_jtag_driver/rx_data [26];
u_jtag_top/u_jtag_driver/rx_data [27];
u_jtag_top/u_jtag_driver/rx_data [28];
u_jtag_top/u_jtag_driver/rx_data [29];
u_jtag_top/u_jtag_driver/rx_data [30];
u_jtag_top/u_jtag_driver/rx_data [31];
u_jtag_top/u_jtag_driver/rx_data [32];
u_jtag_top/u_jtag_driver/rx_data [33];
u_jtag_top/u_jtag_driver/rx_data [34];
u_jtag_top/u_jtag_driver/rx_data [35];
u_jtag_top/u_jtag_driver/rx_data [36];
u_jtag_top/u_jtag_driver/rx_data [37];
u_jtag_top/u_jtag_driver/rx_data [38];
u_jtag_top/u_jtag_driver/rx_data [39];
u_jtag_top/u_jtag_driver/shift_reg [0];
u_jtag_top/u_jtag_driver/shift_reg [1];
u_jtag_top/u_jtag_driver/shift_reg [2];
u_jtag_top/u_jtag_driver/shift_reg [3];
u_jtag_top/u_jtag_driver/shift_reg [4];
u_jtag_top/u_jtag_driver/shift_reg [5];
u_jtag_top/u_jtag_driver/shift_reg [6];
u_jtag_top/u_jtag_driver/shift_reg [7];
u_jtag_top/u_jtag_driver/shift_reg [8];
u_jtag_top/u_jtag_driver/shift_reg [9];
u_jtag_top/u_jtag_driver/shift_reg [10];
u_jtag_top/u_jtag_driver/shift_reg [11];
u_jtag_top/u_jtag_driver/shift_reg [12];
u_jtag_top/u_jtag_driver/shift_reg [13];
u_jtag_top/u_jtag_driver/shift_reg [14];
u_jtag_top/u_jtag_driver/shift_reg [15];
u_jtag_top/u_jtag_driver/shift_reg [16];
u_jtag_top/u_jtag_driver/shift_reg [17];
u_jtag_top/u_jtag_driver/shift_reg [18];
u_jtag_top/u_jtag_driver/shift_reg [19];
u_jtag_top/u_jtag_driver/shift_reg [20];
u_jtag_top/u_jtag_driver/shift_reg [21];
u_jtag_top/u_jtag_driver/shift_reg [22];
u_jtag_top/u_jtag_driver/shift_reg [23];
u_jtag_top/u_jtag_driver/shift_reg [24];
u_jtag_top/u_jtag_driver/shift_reg [25];
u_jtag_top/u_jtag_driver/shift_reg [26];
u_jtag_top/u_jtag_driver/shift_reg [27];
u_jtag_top/u_jtag_driver/shift_reg [28];
u_jtag_top/u_jtag_driver/shift_reg [29];
u_jtag_top/u_jtag_driver/shift_reg [30];
u_jtag_top/u_jtag_driver/shift_reg [31];
u_jtag_top/u_jtag_driver/shift_reg [32];
u_jtag_top/u_jtag_driver/shift_reg [33];
u_jtag_top/u_jtag_driver/shift_reg [34];
u_jtag_top/u_jtag_driver/shift_reg [35];
u_jtag_top/u_jtag_driver/shift_reg [36];
u_jtag_top/u_jtag_driver/shift_reg [37];
u_jtag_top/u_jtag_driver/shift_reg [38];
u_jtag_top/u_jtag_driver/shift_reg [39];
u_jtag_top/u_jtag_driver/tx_data [0];
u_jtag_top/u_jtag_driver/tx_data [1];
u_jtag_top/u_jtag_driver/tx_data [2];
u_jtag_top/u_jtag_driver/tx_data [3];
u_jtag_top/u_jtag_driver/tx_data [4];
u_jtag_top/u_jtag_driver/tx_data [5];
u_jtag_top/u_jtag_driver/tx_data [6];
u_jtag_top/u_jtag_driver/tx_data [7];
u_jtag_top/u_jtag_driver/tx_data [8];
u_jtag_top/u_jtag_driver/tx_data [9];
u_jtag_top/u_jtag_driver/tx_data [10];
u_jtag_top/u_jtag_driver/tx_data [11];
u_jtag_top/u_jtag_driver/tx_data [12];
u_jtag_top/u_jtag_driver/tx_data [13];
u_jtag_top/u_jtag_driver/tx_data [14];
u_jtag_top/u_jtag_driver/tx_data [15];
u_jtag_top/u_jtag_driver/tx_data [16];
u_jtag_top/u_jtag_driver/tx_data [17];
u_jtag_top/u_jtag_driver/tx_data [18];
u_jtag_top/u_jtag_driver/tx_data [19];
u_jtag_top/u_jtag_driver/tx_data [20];
u_jtag_top/u_jtag_driver/tx_data [21];
u_jtag_top/u_jtag_driver/tx_data [22];
u_jtag_top/u_jtag_driver/tx_data [23];
u_jtag_top/u_jtag_driver/tx_data [24];
u_jtag_top/u_jtag_driver/tx_data [25];
u_jtag_top/u_jtag_driver/tx_data [26];
u_jtag_top/u_jtag_driver/tx_data [27];
u_jtag_top/u_jtag_driver/tx_data [28];
u_jtag_top/u_jtag_driver/tx_data [29];
u_jtag_top/u_jtag_driver/tx_data [30];
u_jtag_top/u_jtag_driver/tx_data [31];
u_jtag_top/u_jtag_driver/tx_data [32];
u_jtag_top/u_jtag_driver/tx_data [33];
u_jtag_top/u_jtag_driver/tx_data [34];
u_jtag_top/u_jtag_driver/tx_data [35];
u_jtag_top/u_jtag_driver/tx_data [36];
u_jtag_top/u_jtag_driver/tx_data [37];
u_jtag_top/u_jtag_driver/tx_data [38];
u_jtag_top/u_jtag_driver/tx_data [39];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [0];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [1];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [2];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [3];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [4];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [5];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [6];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [7];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [9];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [10];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [11];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [12];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [13];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [14];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [15];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [16];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [18];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [19];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [20];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [21];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [22];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [23];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [24];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [25];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [27];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [28];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [29];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [30];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [31];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [32];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [33];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [34];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [36];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [37];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [38];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [39];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [40];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [41];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [42];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [43];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [45];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [46];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [47];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [48];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [49];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [50];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [51];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [52];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [54];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [55];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [56];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [57];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [58];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [59];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [60];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [61];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [63];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [64];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [65];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [66];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [67];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [68];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [69];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [70];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [72];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [73];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [74];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [75];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [76];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [77];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [78];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [79];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [81];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [82];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [83];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [84];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [85];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [86];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [87];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [88];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [90];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [91];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [92];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [93];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [94];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [95];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [96];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [97];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [99];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [100];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [101];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [102];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [103];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [104];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [105];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [106];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [108];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [109];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [110];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [111];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [112];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [113];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [114];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [115];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [117];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [118];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [119];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [120];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [121];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [122];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [123];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [124];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [126];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [127];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [128];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [129];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [130];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [131];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [132];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [133];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [135];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [136];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [137];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [138];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [139];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [140];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [141];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [142];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [144];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [145];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [146];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [147];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [148];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [149];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [150];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [151];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [153];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [154];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [155];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [156];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [157];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [158];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [159];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [160];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [162];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [163];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [164];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [165];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [166];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [167];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [168];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [169];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [171];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [172];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [173];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [174];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [175];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [176];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [177];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [178];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [180];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [181];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [182];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [183];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [184];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [185];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [186];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [187];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [189];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [190];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [191];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [192];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [193];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [194];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [195];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [196];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [198];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [199];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [200];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [201];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [202];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [203];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [204];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [205];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [207];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [208];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [209];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [210];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [211];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [212];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [213];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [214];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [216];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [217];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [218];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [219];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [220];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [221];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [222];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [223];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [225];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [226];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [227];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [228];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [229];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [230];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [231];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [232];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [234];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [235];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [236];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [237];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [238];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [239];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [240];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [241];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [243];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [244];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [245];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [246];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [247];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [248];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [249];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [250];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [252];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [253];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [254];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [255];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [256];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [257];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [258];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [259];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [261];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [262];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [263];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [264];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [265];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [266];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [267];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [268];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [270];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [271];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [272];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [273];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [274];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [275];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [276];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [277];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [279];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [280];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [281];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [282];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [283];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [284];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [285];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [286];
u_ram/ram222/U_ipml_spram_ram2/addr_bus_rd_sel [0];
u_ram/ram222/U_ipml_spram_ram2/addr_bus_rd_sel [1];
u_ram/ram222/U_ipml_spram_ram2/addr_bus_rd_sel [2];
u_rib/N138 [0];
u_rib/N138 [1];
u_rib/N138 [2];
u_rib/N138 [3];
u_rib/N138 [4];
u_rib/N138 [5];
u_rib/N138 [6];
u_rib/N138 [7];
u_rib/N138 [8];
u_rib/N138 [9];
u_rib/N138 [10];
u_rib/N138 [11];
u_rib/N138 [12];
u_rib/N138 [13];
u_rib/N138 [14];
u_rib/N138 [15];
u_rib/N138 [16];
u_rib/N138 [17];
u_rib/N138 [18];
u_rib/N138 [19];
u_rib/N138 [20];
u_rib/N138 [21];
u_rib/N138 [22];
u_rib/N138 [23];
u_rib/N138 [24];
u_rib/N138 [25];
u_rib/N138 [26];
u_rib/N138 [27];
u_rib/N138 [28];
u_rib/N138 [29];
u_rib/N138 [30];
u_rib/N138 [31];
u_rib/master_sel_vec [2];
u_rib/mux_m_addr [0];
u_rib/mux_m_addr [1];
u_rib/mux_m_addr [2];
u_rib/mux_m_addr [3];
u_rib/mux_m_addr [4];
u_rib/mux_m_addr [5];
u_rib/mux_m_addr [6];
u_rib/mux_m_addr [7];
u_rib/mux_m_addr [8];
u_rib/mux_m_addr [9];
u_rib/mux_m_addr [10];
u_rib/mux_m_addr [11];
u_rib/mux_m_addr [12];
u_rib/mux_m_addr [13];
u_rib/mux_m_addr [14];
u_rib/mux_m_addr [15];
u_rib/mux_m_addr [28];
u_rib/mux_m_addr [29];
u_rib/mux_m_addr [30];
u_rib/mux_m_addr [31];
u_rib/mux_m_data [0];
u_rib/mux_m_data [1];
u_rib/mux_m_data [2];
u_rib/mux_m_data [3];
u_rib/mux_m_data [4];
u_rib/mux_m_data [5];
u_rib/mux_m_data [6];
u_rib/mux_m_data [7];
u_rib/mux_m_data [8];
u_rib/mux_m_data [9];
u_rib/mux_m_data [10];
u_rib/mux_m_data [11];
u_rib/mux_m_data [12];
u_rib/mux_m_data [13];
u_rib/mux_m_data [14];
u_rib/mux_m_data [15];
u_rib/mux_m_data [16];
u_rib/mux_m_data [17];
u_rib/mux_m_data [18];
u_rib/mux_m_data [19];
u_rib/mux_m_data [20];
u_rib/mux_m_data [21];
u_rib/mux_m_data [22];
u_rib/mux_m_data [23];
u_rib/mux_m_data [24];
u_rib/mux_m_data [25];
u_rib/mux_m_data [26];
u_rib/mux_m_data [27];
u_rib/mux_m_data [28];
u_rib/mux_m_data [29];
u_rib/mux_m_data [30];
u_rib/mux_m_data [31];
u_rib/mux_m_sel [0];
u_rib/mux_m_sel [1];
u_rib/mux_m_sel [2];
u_rib/mux_m_sel [3];
u_rib/mux_s_data [0];
u_rib/mux_s_data [1];
u_rib/mux_s_data [2];
u_rib/mux_s_data [3];
u_rib/mux_s_data [4];
u_rib/mux_s_data [5];
u_rib/mux_s_data [6];
u_rib/mux_s_data [7];
u_rib/mux_s_data [8];
u_rib/mux_s_data [9];
u_rib/mux_s_data [10];
u_rib/mux_s_data [11];
u_rib/mux_s_data [12];
u_rib/mux_s_data [13];
u_rib/mux_s_data [14];
u_rib/mux_s_data [15];
u_rib/mux_s_data [16];
u_rib/mux_s_data [17];
u_rib/mux_s_data [18];
u_rib/mux_s_data [19];
u_rib/mux_s_data [20];
u_rib/mux_s_data [21];
u_rib/mux_s_data [22];
u_rib/mux_s_data [23];
u_rib/mux_s_data [24];
u_rib/mux_s_data [25];
u_rib/mux_s_data [26];
u_rib/mux_s_data [27];
u_rib/mux_s_data [28];
u_rib/mux_s_data [29];
u_rib/mux_s_data [30];
u_rib/mux_s_data [31];
u_rib/slave_sel [0];
u_rib/slave_sel [1];
u_rib/slave_sel [2];
u_rib/slave_sel [3];
u_rib/slave_sel [4];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [0];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [1];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [2];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [3];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [4];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [5];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [6];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [7];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [9];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [10];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [11];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [12];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [13];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [14];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [15];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [16];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [18];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [19];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [20];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [21];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [22];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [23];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [24];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [25];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [27];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [28];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [29];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [30];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [31];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [32];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [33];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [34];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [36];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [37];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [38];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [39];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [40];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [41];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [42];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [43];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [45];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [46];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [47];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [48];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [49];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [50];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [51];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [52];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [54];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [55];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [56];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [57];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [58];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [59];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [60];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [61];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [63];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [64];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [65];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [66];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [67];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [68];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [69];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [70];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [72];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [73];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [74];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [75];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [76];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [77];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [78];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [79];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [81];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [82];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [83];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [84];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [85];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [86];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [87];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [88];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [90];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [91];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [92];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [93];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [94];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [95];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [96];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [97];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [99];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [100];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [101];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [102];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [103];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [104];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [105];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [106];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [108];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [109];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [110];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [111];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [112];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [113];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [114];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [115];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [117];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [118];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [119];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [120];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [121];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [122];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [123];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [124];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [126];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [127];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [128];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [129];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [130];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [131];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [132];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [133];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [135];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [136];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [137];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [138];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [139];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [140];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [141];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [142];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [144];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [145];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [146];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [147];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [148];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [149];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [150];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [151];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [153];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [154];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [155];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [156];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [157];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [158];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [159];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [160];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [162];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [163];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [164];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [165];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [166];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [167];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [168];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [169];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [171];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [172];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [173];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [174];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [175];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [176];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [177];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [178];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [180];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [181];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [182];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [183];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [184];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [185];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [186];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [187];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [189];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [190];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [191];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [192];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [193];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [194];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [195];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [196];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [198];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [199];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [200];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [201];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [202];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [203];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [204];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [205];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [207];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [208];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [209];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [210];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [211];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [212];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [213];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [214];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [216];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [217];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [218];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [219];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [220];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [221];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [222];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [223];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [225];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [226];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [227];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [228];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [229];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [230];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [231];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [232];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [234];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [235];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [236];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [237];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [238];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [239];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [240];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [241];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [243];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [244];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [245];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [246];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [247];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [248];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [249];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [250];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [252];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [253];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [254];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [255];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [256];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [257];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [258];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [259];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [261];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [262];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [263];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [264];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [265];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [266];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [267];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [268];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [270];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [271];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [272];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [273];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [274];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [275];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [276];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [277];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [279];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [280];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [281];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [282];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [283];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [284];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [285];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [286];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [288];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [289];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [290];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [291];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [292];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [293];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [294];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [295];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [297];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [298];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [299];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [300];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [301];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [302];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [303];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [304];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [306];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [307];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [308];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [309];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [310];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [311];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [312];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [313];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [315];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [316];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [317];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [318];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [319];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [320];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [321];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [322];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [324];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [325];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [326];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [327];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [328];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [329];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [330];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [331];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [333];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [334];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [335];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [336];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [337];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [338];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [339];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [340];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [342];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [343];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [344];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [345];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [346];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [347];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [348];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [349];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [351];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [352];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [353];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [354];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [355];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [356];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [357];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [358];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [360];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [361];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [362];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [363];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [364];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [365];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [366];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [367];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [369];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [370];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [371];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [372];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [373];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [374];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [375];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [376];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [378];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [379];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [380];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [381];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [382];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [383];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [384];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [385];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [387];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [388];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [389];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [390];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [391];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [392];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [393];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [394];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [396];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [397];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [398];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [399];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [400];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [401];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [402];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [403];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [405];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [406];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [407];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [408];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [409];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [410];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [411];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [412];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [414];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [415];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [416];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [417];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [418];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [419];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [420];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [421];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [423];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [424];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [425];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [426];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [427];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [428];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [429];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [430];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [432];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [433];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [434];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [435];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [436];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [437];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [438];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [439];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [441];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [442];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [443];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [444];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [445];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [446];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [447];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [448];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [450];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [451];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [452];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [453];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [454];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [455];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [456];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [457];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [459];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [460];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [461];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [462];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [463];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [464];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [465];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [466];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [468];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [469];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [470];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [471];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [472];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [473];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [474];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [475];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [477];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [478];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [479];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [480];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [481];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [482];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [483];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [484];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [486];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [487];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [488];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [489];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [490];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [491];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [492];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [493];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [495];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [496];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [497];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [498];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [499];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [500];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [501];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [502];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [504];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [505];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [506];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [507];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [508];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [509];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [510];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [511];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [513];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [514];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [515];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [516];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [517];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [518];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [519];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [520];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [522];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [523];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [524];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [525];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [526];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [527];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [528];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [529];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [531];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [532];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [533];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [534];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [535];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [536];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [537];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [538];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [540];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [541];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [542];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [543];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [544];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [545];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [546];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [547];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [549];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [550];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [551];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [552];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [553];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [554];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [555];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [556];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [558];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [559];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [560];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [561];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [562];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [563];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [564];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [565];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [567];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [568];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [569];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [570];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [571];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [572];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [573];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [574];
u_rom/rom111/U_ipml_spram_ram1/addr_bus_rd_ce [0];
u_rom/rom111/U_ipml_spram_ram1/addr_bus_rd_ce [1];
u_rom/rom111/U_ipml_spram_ram1/addr_bus_rd_ce [2];
u_rom/rom111/U_ipml_spram_ram1/addr_bus_rd_ce [3];
u_rom/rom111/U_ipml_spram_ram1/addr_bus_rd_ce_ff [0];
u_rom/rom111/U_ipml_spram_ram1/addr_bus_rd_ce_ff [1];
u_rom/rom111/U_ipml_spram_ram1/addr_bus_rd_ce_ff [2];
u_rom/rom111/U_ipml_spram_ram1/addr_bus_rd_ce_ff [3];
u_rom/rom111/U_ipml_spram_ram1/addr_bus_rd_sel [0];
u_rom/rom111/U_ipml_spram_ram1/addr_bus_rd_sel [1];
u_rom/rom111/U_ipml_spram_ram1/addr_bus_rd_sel [2];
u_rom/rom111/U_ipml_spram_ram1/addr_bus_rd_sel [3];
u_rom/rom111/U_ipml_spram_ram1/cs_bit2_bus [4];
u_rom/rom111/U_ipml_spram_ram1/cs_bit2_bus [8];
u_rom/rom111/U_ipml_spram_ram1/cs_bit2_bus [12];
u_rom/rom111/U_ipml_spram_ram1/csb_bit2_bus_m [0];
u_rst_ctrl/ext_rst_sync/sync_dat[0] [0];
u_rst_ctrl/jtag_rst_r [0];
u_rst_ctrl/jtag_rst_r [1];
u_rst_ctrl/jtag_rst_r [2];
u_rst_ctrl/jtag_rst_r [3];
u_rst_ctrl/jtag_rst_r [4];
u_tinyriscv_core/clint_csr_waddr_o [0];
u_tinyriscv_core/clint_csr_waddr_o [1];
u_tinyriscv_core/clint_csr_waddr_o [6];
u_tinyriscv_core/clint_csr_waddr_o [8];
u_tinyriscv_core/clint_csr_wdata_o [0];
u_tinyriscv_core/clint_csr_wdata_o [1];
u_tinyriscv_core/clint_csr_wdata_o [2];
u_tinyriscv_core/clint_csr_wdata_o [3];
u_tinyriscv_core/clint_csr_wdata_o [4];
u_tinyriscv_core/clint_csr_wdata_o [5];
u_tinyriscv_core/clint_csr_wdata_o [6];
u_tinyriscv_core/clint_csr_wdata_o [7];
u_tinyriscv_core/clint_csr_wdata_o [8];
u_tinyriscv_core/clint_csr_wdata_o [9];
u_tinyriscv_core/clint_csr_wdata_o [10];
u_tinyriscv_core/clint_csr_wdata_o [11];
u_tinyriscv_core/clint_csr_wdata_o [12];
u_tinyriscv_core/clint_csr_wdata_o [13];
u_tinyriscv_core/clint_csr_wdata_o [14];
u_tinyriscv_core/clint_csr_wdata_o [15];
u_tinyriscv_core/clint_csr_wdata_o [16];
u_tinyriscv_core/clint_csr_wdata_o [17];
u_tinyriscv_core/clint_csr_wdata_o [18];
u_tinyriscv_core/clint_csr_wdata_o [19];
u_tinyriscv_core/clint_csr_wdata_o [20];
u_tinyriscv_core/clint_csr_wdata_o [21];
u_tinyriscv_core/clint_csr_wdata_o [22];
u_tinyriscv_core/clint_csr_wdata_o [23];
u_tinyriscv_core/clint_csr_wdata_o [24];
u_tinyriscv_core/clint_csr_wdata_o [25];
u_tinyriscv_core/clint_csr_wdata_o [26];
u_tinyriscv_core/clint_csr_wdata_o [27];
u_tinyriscv_core/clint_csr_wdata_o [28];
u_tinyriscv_core/clint_csr_wdata_o [29];
u_tinyriscv_core/clint_csr_wdata_o [30];
u_tinyriscv_core/clint_csr_wdata_o [31];
u_tinyriscv_core/csr_ex_data_o [2];
u_tinyriscv_core/csr_ex_data_o [3];
u_tinyriscv_core/csr_ex_data_o [4];
u_tinyriscv_core/csr_ex_data_o [5];
u_tinyriscv_core/csr_ex_data_o [6];
u_tinyriscv_core/csr_ex_data_o [7];
u_tinyriscv_core/csr_ex_data_o [8];
u_tinyriscv_core/csr_ex_data_o [9];
u_tinyriscv_core/csr_mepc_o [0];
u_tinyriscv_core/csr_mepc_o [1];
u_tinyriscv_core/csr_mepc_o [2];
u_tinyriscv_core/csr_mepc_o [3];
u_tinyriscv_core/csr_mepc_o [4];
u_tinyriscv_core/csr_mepc_o [5];
u_tinyriscv_core/csr_mepc_o [6];
u_tinyriscv_core/csr_mepc_o [7];
u_tinyriscv_core/csr_mepc_o [8];
u_tinyriscv_core/csr_mepc_o [9];
u_tinyriscv_core/csr_mepc_o [10];
u_tinyriscv_core/csr_mepc_o [11];
u_tinyriscv_core/csr_mepc_o [12];
u_tinyriscv_core/csr_mepc_o [13];
u_tinyriscv_core/csr_mepc_o [14];
u_tinyriscv_core/csr_mepc_o [15];
u_tinyriscv_core/csr_mepc_o [16];
u_tinyriscv_core/csr_mepc_o [17];
u_tinyriscv_core/csr_mepc_o [18];
u_tinyriscv_core/csr_mepc_o [19];
u_tinyriscv_core/csr_mepc_o [20];
u_tinyriscv_core/csr_mepc_o [21];
u_tinyriscv_core/csr_mepc_o [22];
u_tinyriscv_core/csr_mepc_o [23];
u_tinyriscv_core/csr_mepc_o [24];
u_tinyriscv_core/csr_mepc_o [25];
u_tinyriscv_core/csr_mepc_o [26];
u_tinyriscv_core/csr_mepc_o [27];
u_tinyriscv_core/csr_mepc_o [28];
u_tinyriscv_core/csr_mepc_o [29];
u_tinyriscv_core/csr_mepc_o [30];
u_tinyriscv_core/csr_mepc_o [31];
u_tinyriscv_core/csr_mstatus_o [0];
u_tinyriscv_core/csr_mstatus_o [1];
u_tinyriscv_core/csr_mstatus_o [2];
u_tinyriscv_core/csr_mstatus_o [3];
u_tinyriscv_core/csr_mstatus_o [4];
u_tinyriscv_core/csr_mstatus_o [5];
u_tinyriscv_core/csr_mstatus_o [6];
u_tinyriscv_core/csr_mstatus_o [7];
u_tinyriscv_core/csr_mstatus_o [8];
u_tinyriscv_core/csr_mstatus_o [9];
u_tinyriscv_core/csr_mstatus_o [10];
u_tinyriscv_core/csr_mstatus_o [11];
u_tinyriscv_core/csr_mstatus_o [12];
u_tinyriscv_core/csr_mstatus_o [13];
u_tinyriscv_core/csr_mstatus_o [14];
u_tinyriscv_core/csr_mstatus_o [15];
u_tinyriscv_core/csr_mstatus_o [16];
u_tinyriscv_core/csr_mstatus_o [17];
u_tinyriscv_core/csr_mstatus_o [18];
u_tinyriscv_core/csr_mstatus_o [19];
u_tinyriscv_core/csr_mstatus_o [20];
u_tinyriscv_core/csr_mstatus_o [21];
u_tinyriscv_core/csr_mstatus_o [22];
u_tinyriscv_core/csr_mstatus_o [23];
u_tinyriscv_core/csr_mstatus_o [24];
u_tinyriscv_core/csr_mstatus_o [25];
u_tinyriscv_core/csr_mstatus_o [26];
u_tinyriscv_core/csr_mstatus_o [27];
u_tinyriscv_core/csr_mstatus_o [28];
u_tinyriscv_core/csr_mstatus_o [29];
u_tinyriscv_core/csr_mstatus_o [30];
u_tinyriscv_core/csr_mstatus_o [31];
u_tinyriscv_core/csr_mtvec_o [0];
u_tinyriscv_core/csr_mtvec_o [1];
u_tinyriscv_core/csr_mtvec_o [2];
u_tinyriscv_core/csr_mtvec_o [3];
u_tinyriscv_core/csr_mtvec_o [4];
u_tinyriscv_core/csr_mtvec_o [5];
u_tinyriscv_core/csr_mtvec_o [6];
u_tinyriscv_core/csr_mtvec_o [7];
u_tinyriscv_core/csr_mtvec_o [8];
u_tinyriscv_core/csr_mtvec_o [9];
u_tinyriscv_core/csr_mtvec_o [10];
u_tinyriscv_core/csr_mtvec_o [11];
u_tinyriscv_core/csr_mtvec_o [12];
u_tinyriscv_core/csr_mtvec_o [13];
u_tinyriscv_core/csr_mtvec_o [14];
u_tinyriscv_core/csr_mtvec_o [15];
u_tinyriscv_core/csr_mtvec_o [16];
u_tinyriscv_core/csr_mtvec_o [17];
u_tinyriscv_core/csr_mtvec_o [18];
u_tinyriscv_core/csr_mtvec_o [19];
u_tinyriscv_core/csr_mtvec_o [20];
u_tinyriscv_core/csr_mtvec_o [21];
u_tinyriscv_core/csr_mtvec_o [22];
u_tinyriscv_core/csr_mtvec_o [23];
u_tinyriscv_core/csr_mtvec_o [24];
u_tinyriscv_core/csr_mtvec_o [25];
u_tinyriscv_core/csr_mtvec_o [26];
u_tinyriscv_core/csr_mtvec_o [27];
u_tinyriscv_core/csr_mtvec_o [28];
u_tinyriscv_core/csr_mtvec_o [29];
u_tinyriscv_core/csr_mtvec_o [30];
u_tinyriscv_core/csr_mtvec_o [31];
u_tinyriscv_core/dbus_addr_o [0];
u_tinyriscv_core/dbus_addr_o [1];
u_tinyriscv_core/dbus_addr_o [2];
u_tinyriscv_core/dbus_addr_o [3];
u_tinyriscv_core/dbus_addr_o [4];
u_tinyriscv_core/dbus_addr_o [5];
u_tinyriscv_core/dbus_addr_o [6];
u_tinyriscv_core/dbus_addr_o [7];
u_tinyriscv_core/dbus_addr_o [8];
u_tinyriscv_core/dbus_addr_o [9];
u_tinyriscv_core/dbus_addr_o [10];
u_tinyriscv_core/dbus_addr_o [11];
u_tinyriscv_core/dbus_addr_o [12];
u_tinyriscv_core/dbus_addr_o [13];
u_tinyriscv_core/dbus_addr_o [14];
u_tinyriscv_core/dbus_addr_o [15];
u_tinyriscv_core/dbus_addr_o [16];
u_tinyriscv_core/dbus_addr_o [17];
u_tinyriscv_core/dbus_addr_o [18];
u_tinyriscv_core/dbus_addr_o [19];
u_tinyriscv_core/dbus_addr_o [20];
u_tinyriscv_core/dbus_addr_o [21];
u_tinyriscv_core/dbus_addr_o [22];
u_tinyriscv_core/dbus_addr_o [23];
u_tinyriscv_core/dbus_addr_o [24];
u_tinyriscv_core/dbus_addr_o [25];
u_tinyriscv_core/dbus_addr_o [26];
u_tinyriscv_core/dbus_addr_o [27];
u_tinyriscv_core/dbus_addr_o [28];
u_tinyriscv_core/dbus_addr_o [29];
u_tinyriscv_core/dbus_addr_o [30];
u_tinyriscv_core/dbus_addr_o [31];
u_tinyriscv_core/ex_reg_waddr_o [0];
u_tinyriscv_core/ex_reg_waddr_o [1];
u_tinyriscv_core/ex_reg_waddr_o [2];
u_tinyriscv_core/ex_reg_waddr_o [3];
u_tinyriscv_core/ex_reg_waddr_o [4];
u_tinyriscv_core/ex_reg_wdata_o [0];
u_tinyriscv_core/ex_reg_wdata_o [1];
u_tinyriscv_core/ex_reg_wdata_o [2];
u_tinyriscv_core/ex_reg_wdata_o [3];
u_tinyriscv_core/ex_reg_wdata_o [4];
u_tinyriscv_core/ex_reg_wdata_o [5];
u_tinyriscv_core/ex_reg_wdata_o [6];
u_tinyriscv_core/ex_reg_wdata_o [7];
u_tinyriscv_core/ex_reg_wdata_o [8];
u_tinyriscv_core/ex_reg_wdata_o [9];
u_tinyriscv_core/ex_reg_wdata_o [10];
u_tinyriscv_core/ex_reg_wdata_o [11];
u_tinyriscv_core/ex_reg_wdata_o [12];
u_tinyriscv_core/ex_reg_wdata_o [13];
u_tinyriscv_core/ex_reg_wdata_o [14];
u_tinyriscv_core/ex_reg_wdata_o [15];
u_tinyriscv_core/ex_reg_wdata_o [16];
u_tinyriscv_core/ex_reg_wdata_o [17];
u_tinyriscv_core/ex_reg_wdata_o [18];
u_tinyriscv_core/ex_reg_wdata_o [19];
u_tinyriscv_core/ex_reg_wdata_o [20];
u_tinyriscv_core/ex_reg_wdata_o [21];
u_tinyriscv_core/ex_reg_wdata_o [22];
u_tinyriscv_core/ex_reg_wdata_o [23];
u_tinyriscv_core/ex_reg_wdata_o [24];
u_tinyriscv_core/ex_reg_wdata_o [25];
u_tinyriscv_core/ex_reg_wdata_o [26];
u_tinyriscv_core/ex_reg_wdata_o [27];
u_tinyriscv_core/ex_reg_wdata_o [28];
u_tinyriscv_core/ex_reg_wdata_o [29];
u_tinyriscv_core/ex_reg_wdata_o [30];
u_tinyriscv_core/ex_reg_wdata_o [31];
u_tinyriscv_core/id_dec_pc_o [0];
u_tinyriscv_core/id_dec_pc_o [1];
u_tinyriscv_core/id_dec_pc_o [2];
u_tinyriscv_core/id_dec_pc_o [3];
u_tinyriscv_core/id_dec_pc_o [4];
u_tinyriscv_core/id_dec_pc_o [5];
u_tinyriscv_core/id_dec_pc_o [6];
u_tinyriscv_core/id_dec_pc_o [7];
u_tinyriscv_core/id_dec_pc_o [8];
u_tinyriscv_core/id_dec_pc_o [9];
u_tinyriscv_core/id_dec_pc_o [10];
u_tinyriscv_core/id_dec_pc_o [11];
u_tinyriscv_core/id_dec_pc_o [12];
u_tinyriscv_core/id_dec_pc_o [13];
u_tinyriscv_core/id_dec_pc_o [14];
u_tinyriscv_core/id_dec_pc_o [15];
u_tinyriscv_core/id_dec_pc_o [16];
u_tinyriscv_core/id_dec_pc_o [17];
u_tinyriscv_core/id_dec_pc_o [18];
u_tinyriscv_core/id_dec_pc_o [19];
u_tinyriscv_core/id_dec_pc_o [20];
u_tinyriscv_core/id_dec_pc_o [21];
u_tinyriscv_core/id_dec_pc_o [22];
u_tinyriscv_core/id_dec_pc_o [23];
u_tinyriscv_core/id_dec_pc_o [24];
u_tinyriscv_core/id_dec_pc_o [25];
u_tinyriscv_core/id_dec_pc_o [26];
u_tinyriscv_core/id_dec_pc_o [27];
u_tinyriscv_core/id_dec_pc_o [28];
u_tinyriscv_core/id_dec_pc_o [29];
u_tinyriscv_core/id_dec_pc_o [30];
u_tinyriscv_core/id_dec_pc_o [31];
u_tinyriscv_core/id_inst_o [0];
u_tinyriscv_core/id_inst_o [1];
u_tinyriscv_core/id_inst_o [2];
u_tinyriscv_core/id_inst_o [3];
u_tinyriscv_core/id_inst_o [4];
u_tinyriscv_core/id_inst_o [5];
u_tinyriscv_core/id_inst_o [6];
u_tinyriscv_core/id_inst_o [7];
u_tinyriscv_core/id_inst_o [8];
u_tinyriscv_core/id_inst_o [9];
u_tinyriscv_core/id_inst_o [10];
u_tinyriscv_core/id_inst_o [11];
u_tinyriscv_core/id_inst_o [12];
u_tinyriscv_core/id_inst_o [13];
u_tinyriscv_core/id_inst_o [14];
u_tinyriscv_core/id_inst_o [15];
u_tinyriscv_core/id_inst_o [16];
u_tinyriscv_core/id_inst_o [17];
u_tinyriscv_core/id_inst_o [18];
u_tinyriscv_core/id_inst_o [19];
u_tinyriscv_core/id_inst_o [20];
u_tinyriscv_core/id_inst_o [21];
u_tinyriscv_core/id_inst_o [22];
u_tinyriscv_core/id_inst_o [23];
u_tinyriscv_core/id_inst_o [24];
u_tinyriscv_core/id_inst_o [25];
u_tinyriscv_core/id_inst_o [26];
u_tinyriscv_core/id_inst_o [27];
u_tinyriscv_core/id_inst_o [28];
u_tinyriscv_core/id_inst_o [29];
u_tinyriscv_core/id_inst_o [30];
u_tinyriscv_core/id_inst_o [31];
u_tinyriscv_core/id_rs1_raddr_o [0];
u_tinyriscv_core/id_rs1_raddr_o [1];
u_tinyriscv_core/id_rs1_raddr_o [2];
u_tinyriscv_core/id_rs1_raddr_o [3];
u_tinyriscv_core/id_rs1_raddr_o [4];
u_tinyriscv_core/id_rs2_raddr_o [0];
u_tinyriscv_core/id_rs2_raddr_o [1];
u_tinyriscv_core/id_rs2_raddr_o [2];
u_tinyriscv_core/id_rs2_raddr_o [3];
u_tinyriscv_core/id_rs2_raddr_o [4];
u_tinyriscv_core/ie_dec_imm_o [0];
u_tinyriscv_core/ie_dec_imm_o [1];
u_tinyriscv_core/ie_dec_imm_o [2];
u_tinyriscv_core/ie_dec_imm_o [3];
u_tinyriscv_core/ie_dec_imm_o [4];
u_tinyriscv_core/ie_dec_imm_o [5];
u_tinyriscv_core/ie_dec_imm_o [6];
u_tinyriscv_core/ie_dec_imm_o [7];
u_tinyriscv_core/ie_dec_imm_o [8];
u_tinyriscv_core/ie_dec_imm_o [9];
u_tinyriscv_core/ie_dec_imm_o [10];
u_tinyriscv_core/ie_dec_imm_o [11];
u_tinyriscv_core/ie_dec_imm_o [12];
u_tinyriscv_core/ie_dec_imm_o [13];
u_tinyriscv_core/ie_dec_imm_o [14];
u_tinyriscv_core/ie_dec_imm_o [15];
u_tinyriscv_core/ie_dec_imm_o [16];
u_tinyriscv_core/ie_dec_imm_o [17];
u_tinyriscv_core/ie_dec_imm_o [18];
u_tinyriscv_core/ie_dec_imm_o [19];
u_tinyriscv_core/ie_dec_imm_o [20];
u_tinyriscv_core/ie_dec_imm_o [21];
u_tinyriscv_core/ie_dec_imm_o [22];
u_tinyriscv_core/ie_dec_imm_o [23];
u_tinyriscv_core/ie_dec_imm_o [24];
u_tinyriscv_core/ie_dec_imm_o [25];
u_tinyriscv_core/ie_dec_imm_o [26];
u_tinyriscv_core/ie_dec_imm_o [27];
u_tinyriscv_core/ie_dec_imm_o [28];
u_tinyriscv_core/ie_dec_imm_o [29];
u_tinyriscv_core/ie_dec_imm_o [30];
u_tinyriscv_core/ie_dec_imm_o [31];
u_tinyriscv_core/ie_dec_info_bus_o [0];
u_tinyriscv_core/ie_dec_info_bus_o [1];
u_tinyriscv_core/ie_dec_info_bus_o [2];
u_tinyriscv_core/ie_dec_info_bus_o [3];
u_tinyriscv_core/ie_dec_info_bus_o [4];
u_tinyriscv_core/ie_dec_info_bus_o [5];
u_tinyriscv_core/ie_dec_info_bus_o [6];
u_tinyriscv_core/ie_dec_info_bus_o [7];
u_tinyriscv_core/ie_dec_info_bus_o [8];
u_tinyriscv_core/ie_dec_info_bus_o [9];
u_tinyriscv_core/ie_dec_info_bus_o [10];
u_tinyriscv_core/ie_dec_info_bus_o [11];
u_tinyriscv_core/ie_dec_info_bus_o [12];
u_tinyriscv_core/ie_dec_info_bus_o [13];
u_tinyriscv_core/ie_dec_info_bus_o [14];
u_tinyriscv_core/ie_dec_info_bus_o [15];
u_tinyriscv_core/ie_dec_info_bus_o [16];
u_tinyriscv_core/ie_dec_info_bus_o [17];
u_tinyriscv_core/ie_dec_info_bus_o [18];
u_tinyriscv_core/ie_dec_pc_o [0];
u_tinyriscv_core/ie_dec_pc_o [1];
u_tinyriscv_core/ie_dec_pc_o [2];
u_tinyriscv_core/ie_dec_pc_o [3];
u_tinyriscv_core/ie_dec_pc_o [4];
u_tinyriscv_core/ie_dec_pc_o [5];
u_tinyriscv_core/ie_dec_pc_o [6];
u_tinyriscv_core/ie_dec_pc_o [7];
u_tinyriscv_core/ie_dec_pc_o [8];
u_tinyriscv_core/ie_dec_pc_o [9];
u_tinyriscv_core/ie_dec_pc_o [10];
u_tinyriscv_core/ie_dec_pc_o [11];
u_tinyriscv_core/ie_dec_pc_o [12];
u_tinyriscv_core/ie_dec_pc_o [13];
u_tinyriscv_core/ie_dec_pc_o [14];
u_tinyriscv_core/ie_dec_pc_o [15];
u_tinyriscv_core/ie_dec_pc_o [16];
u_tinyriscv_core/ie_dec_pc_o [17];
u_tinyriscv_core/ie_dec_pc_o [18];
u_tinyriscv_core/ie_dec_pc_o [19];
u_tinyriscv_core/ie_dec_pc_o [20];
u_tinyriscv_core/ie_dec_pc_o [21];
u_tinyriscv_core/ie_dec_pc_o [22];
u_tinyriscv_core/ie_dec_pc_o [23];
u_tinyriscv_core/ie_dec_pc_o [24];
u_tinyriscv_core/ie_dec_pc_o [25];
u_tinyriscv_core/ie_dec_pc_o [26];
u_tinyriscv_core/ie_dec_pc_o [27];
u_tinyriscv_core/ie_dec_pc_o [28];
u_tinyriscv_core/ie_dec_pc_o [29];
u_tinyriscv_core/ie_dec_pc_o [30];
u_tinyriscv_core/ie_dec_pc_o [31];
u_tinyriscv_core/ie_rd_waddr_o [0];
u_tinyriscv_core/ie_rd_waddr_o [1];
u_tinyriscv_core/ie_rd_waddr_o [2];
u_tinyriscv_core/ie_rd_waddr_o [3];
u_tinyriscv_core/ie_rd_waddr_o [4];
u_tinyriscv_core/ie_rs1_rdata_o [0];
u_tinyriscv_core/ie_rs1_rdata_o [1];
u_tinyriscv_core/ie_rs1_rdata_o [2];
u_tinyriscv_core/ie_rs1_rdata_o [3];
u_tinyriscv_core/ie_rs1_rdata_o [4];
u_tinyriscv_core/ie_rs1_rdata_o [5];
u_tinyriscv_core/ie_rs1_rdata_o [6];
u_tinyriscv_core/ie_rs1_rdata_o [7];
u_tinyriscv_core/ie_rs1_rdata_o [8];
u_tinyriscv_core/ie_rs1_rdata_o [9];
u_tinyriscv_core/ie_rs1_rdata_o [10];
u_tinyriscv_core/ie_rs1_rdata_o [11];
u_tinyriscv_core/ie_rs1_rdata_o [12];
u_tinyriscv_core/ie_rs1_rdata_o [13];
u_tinyriscv_core/ie_rs1_rdata_o [14];
u_tinyriscv_core/ie_rs1_rdata_o [15];
u_tinyriscv_core/ie_rs1_rdata_o [16];
u_tinyriscv_core/ie_rs1_rdata_o [17];
u_tinyriscv_core/ie_rs1_rdata_o [18];
u_tinyriscv_core/ie_rs1_rdata_o [19];
u_tinyriscv_core/ie_rs1_rdata_o [20];
u_tinyriscv_core/ie_rs1_rdata_o [21];
u_tinyriscv_core/ie_rs1_rdata_o [22];
u_tinyriscv_core/ie_rs1_rdata_o [23];
u_tinyriscv_core/ie_rs1_rdata_o [24];
u_tinyriscv_core/ie_rs1_rdata_o [25];
u_tinyriscv_core/ie_rs1_rdata_o [26];
u_tinyriscv_core/ie_rs1_rdata_o [27];
u_tinyriscv_core/ie_rs1_rdata_o [28];
u_tinyriscv_core/ie_rs1_rdata_o [29];
u_tinyriscv_core/ie_rs1_rdata_o [30];
u_tinyriscv_core/ie_rs1_rdata_o [31];
u_tinyriscv_core/ie_rs2_rdata_o [0];
u_tinyriscv_core/ie_rs2_rdata_o [1];
u_tinyriscv_core/ie_rs2_rdata_o [2];
u_tinyriscv_core/ie_rs2_rdata_o [3];
u_tinyriscv_core/ie_rs2_rdata_o [4];
u_tinyriscv_core/ie_rs2_rdata_o [5];
u_tinyriscv_core/ie_rs2_rdata_o [6];
u_tinyriscv_core/ie_rs2_rdata_o [7];
u_tinyriscv_core/ie_rs2_rdata_o [8];
u_tinyriscv_core/ie_rs2_rdata_o [9];
u_tinyriscv_core/ie_rs2_rdata_o [10];
u_tinyriscv_core/ie_rs2_rdata_o [11];
u_tinyriscv_core/ie_rs2_rdata_o [12];
u_tinyriscv_core/ie_rs2_rdata_o [13];
u_tinyriscv_core/ie_rs2_rdata_o [14];
u_tinyriscv_core/ie_rs2_rdata_o [15];
u_tinyriscv_core/ie_rs2_rdata_o [16];
u_tinyriscv_core/ie_rs2_rdata_o [17];
u_tinyriscv_core/ie_rs2_rdata_o [18];
u_tinyriscv_core/ie_rs2_rdata_o [19];
u_tinyriscv_core/ie_rs2_rdata_o [20];
u_tinyriscv_core/ie_rs2_rdata_o [21];
u_tinyriscv_core/ie_rs2_rdata_o [22];
u_tinyriscv_core/ie_rs2_rdata_o [23];
u_tinyriscv_core/ie_rs2_rdata_o [24];
u_tinyriscv_core/ie_rs2_rdata_o [25];
u_tinyriscv_core/ie_rs2_rdata_o [26];
u_tinyriscv_core/ie_rs2_rdata_o [27];
u_tinyriscv_core/ie_rs2_rdata_o [28];
u_tinyriscv_core/ie_rs2_rdata_o [29];
u_tinyriscv_core/ie_rs2_rdata_o [30];
u_tinyriscv_core/ie_rs2_rdata_o [31];
u_tinyriscv_core/ifetch_pc_o [0];
u_tinyriscv_core/ifetch_pc_o [1];
u_tinyriscv_core/ifetch_pc_o [2];
u_tinyriscv_core/ifetch_pc_o [3];
u_tinyriscv_core/ifetch_pc_o [4];
u_tinyriscv_core/ifetch_pc_o [5];
u_tinyriscv_core/ifetch_pc_o [6];
u_tinyriscv_core/ifetch_pc_o [7];
u_tinyriscv_core/ifetch_pc_o [8];
u_tinyriscv_core/ifetch_pc_o [9];
u_tinyriscv_core/ifetch_pc_o [10];
u_tinyriscv_core/ifetch_pc_o [11];
u_tinyriscv_core/ifetch_pc_o [12];
u_tinyriscv_core/ifetch_pc_o [13];
u_tinyriscv_core/ifetch_pc_o [14];
u_tinyriscv_core/ifetch_pc_o [15];
u_tinyriscv_core/ifetch_pc_o [16];
u_tinyriscv_core/ifetch_pc_o [17];
u_tinyriscv_core/ifetch_pc_o [18];
u_tinyriscv_core/ifetch_pc_o [19];
u_tinyriscv_core/ifetch_pc_o [20];
u_tinyriscv_core/ifetch_pc_o [21];
u_tinyriscv_core/ifetch_pc_o [22];
u_tinyriscv_core/ifetch_pc_o [23];
u_tinyriscv_core/ifetch_pc_o [24];
u_tinyriscv_core/ifetch_pc_o [25];
u_tinyriscv_core/ifetch_pc_o [26];
u_tinyriscv_core/ifetch_pc_o [27];
u_tinyriscv_core/ifetch_pc_o [28];
u_tinyriscv_core/ifetch_pc_o [29];
u_tinyriscv_core/ifetch_pc_o [30];
u_tinyriscv_core/ifetch_pc_o [31];
u_tinyriscv_core/u_clint/cause [0];
u_tinyriscv_core/u_clint/cause [1];
u_tinyriscv_core/u_clint/cause [2];
u_tinyriscv_core/u_clint/cause [3];
u_tinyriscv_core/u_clint/cause [31];
u_tinyriscv_core/u_clint/inst_addr [0];
u_tinyriscv_core/u_clint/inst_addr [1];
u_tinyriscv_core/u_clint/inst_addr [2];
u_tinyriscv_core/u_clint/inst_addr [3];
u_tinyriscv_core/u_clint/inst_addr [4];
u_tinyriscv_core/u_clint/inst_addr [5];
u_tinyriscv_core/u_clint/inst_addr [6];
u_tinyriscv_core/u_clint/inst_addr [7];
u_tinyriscv_core/u_clint/inst_addr [8];
u_tinyriscv_core/u_clint/inst_addr [9];
u_tinyriscv_core/u_clint/inst_addr [10];
u_tinyriscv_core/u_clint/inst_addr [11];
u_tinyriscv_core/u_clint/inst_addr [12];
u_tinyriscv_core/u_clint/inst_addr [13];
u_tinyriscv_core/u_clint/inst_addr [14];
u_tinyriscv_core/u_clint/inst_addr [15];
u_tinyriscv_core/u_clint/inst_addr [16];
u_tinyriscv_core/u_clint/inst_addr [17];
u_tinyriscv_core/u_clint/inst_addr [18];
u_tinyriscv_core/u_clint/inst_addr [19];
u_tinyriscv_core/u_clint/inst_addr [20];
u_tinyriscv_core/u_clint/inst_addr [21];
u_tinyriscv_core/u_clint/inst_addr [22];
u_tinyriscv_core/u_clint/inst_addr [23];
u_tinyriscv_core/u_clint/inst_addr [24];
u_tinyriscv_core/u_clint/inst_addr [25];
u_tinyriscv_core/u_clint/inst_addr [26];
u_tinyriscv_core/u_clint/inst_addr [27];
u_tinyriscv_core/u_clint/inst_addr [28];
u_tinyriscv_core/u_clint/inst_addr [29];
u_tinyriscv_core/u_clint/inst_addr [30];
u_tinyriscv_core/u_clint/inst_addr [31];
u_tinyriscv_core/u_csr_reg/cycle [0];
u_tinyriscv_core/u_csr_reg/cycle [1];
u_tinyriscv_core/u_csr_reg/cycle [2];
u_tinyriscv_core/u_csr_reg/cycle [3];
u_tinyriscv_core/u_csr_reg/cycle [4];
u_tinyriscv_core/u_csr_reg/cycle [5];
u_tinyriscv_core/u_csr_reg/cycle [6];
u_tinyriscv_core/u_csr_reg/cycle [7];
u_tinyriscv_core/u_csr_reg/cycle [8];
u_tinyriscv_core/u_csr_reg/cycle [9];
u_tinyriscv_core/u_csr_reg/cycle [10];
u_tinyriscv_core/u_csr_reg/cycle [11];
u_tinyriscv_core/u_csr_reg/cycle [12];
u_tinyriscv_core/u_csr_reg/cycle [13];
u_tinyriscv_core/u_csr_reg/cycle [14];
u_tinyriscv_core/u_csr_reg/cycle [15];
u_tinyriscv_core/u_csr_reg/cycle [16];
u_tinyriscv_core/u_csr_reg/cycle [17];
u_tinyriscv_core/u_csr_reg/cycle [18];
u_tinyriscv_core/u_csr_reg/cycle [19];
u_tinyriscv_core/u_csr_reg/cycle [20];
u_tinyriscv_core/u_csr_reg/cycle [21];
u_tinyriscv_core/u_csr_reg/cycle [22];
u_tinyriscv_core/u_csr_reg/cycle [23];
u_tinyriscv_core/u_csr_reg/cycle [24];
u_tinyriscv_core/u_csr_reg/cycle [25];
u_tinyriscv_core/u_csr_reg/cycle [26];
u_tinyriscv_core/u_csr_reg/cycle [27];
u_tinyriscv_core/u_csr_reg/cycle [28];
u_tinyriscv_core/u_csr_reg/cycle [29];
u_tinyriscv_core/u_csr_reg/cycle [30];
u_tinyriscv_core/u_csr_reg/cycle [31];
u_tinyriscv_core/u_csr_reg/cycle [32];
u_tinyriscv_core/u_csr_reg/cycle [33];
u_tinyriscv_core/u_csr_reg/cycle [34];
u_tinyriscv_core/u_csr_reg/cycle [35];
u_tinyriscv_core/u_csr_reg/cycle [36];
u_tinyriscv_core/u_csr_reg/cycle [37];
u_tinyriscv_core/u_csr_reg/cycle [38];
u_tinyriscv_core/u_csr_reg/cycle [39];
u_tinyriscv_core/u_csr_reg/cycle [40];
u_tinyriscv_core/u_csr_reg/cycle [41];
u_tinyriscv_core/u_csr_reg/cycle [42];
u_tinyriscv_core/u_csr_reg/cycle [43];
u_tinyriscv_core/u_csr_reg/cycle [44];
u_tinyriscv_core/u_csr_reg/cycle [45];
u_tinyriscv_core/u_csr_reg/cycle [46];
u_tinyriscv_core/u_csr_reg/cycle [47];
u_tinyriscv_core/u_csr_reg/cycle [48];
u_tinyriscv_core/u_csr_reg/cycle [49];
u_tinyriscv_core/u_csr_reg/cycle [50];
u_tinyriscv_core/u_csr_reg/cycle [51];
u_tinyriscv_core/u_csr_reg/cycle [52];
u_tinyriscv_core/u_csr_reg/cycle [53];
u_tinyriscv_core/u_csr_reg/cycle [54];
u_tinyriscv_core/u_csr_reg/cycle [55];
u_tinyriscv_core/u_csr_reg/cycle [56];
u_tinyriscv_core/u_csr_reg/cycle [57];
u_tinyriscv_core/u_csr_reg/cycle [58];
u_tinyriscv_core/u_csr_reg/cycle [59];
u_tinyriscv_core/u_csr_reg/cycle [60];
u_tinyriscv_core/u_csr_reg/cycle [61];
u_tinyriscv_core/u_csr_reg/cycle [62];
u_tinyriscv_core/u_csr_reg/cycle [63];
u_tinyriscv_core/u_csr_reg/mcause [0];
u_tinyriscv_core/u_csr_reg/mcause [1];
u_tinyriscv_core/u_csr_reg/mcause [2];
u_tinyriscv_core/u_csr_reg/mcause [3];
u_tinyriscv_core/u_csr_reg/mcause [4];
u_tinyriscv_core/u_csr_reg/mcause [5];
u_tinyriscv_core/u_csr_reg/mcause [6];
u_tinyriscv_core/u_csr_reg/mcause [7];
u_tinyriscv_core/u_csr_reg/mcause [8];
u_tinyriscv_core/u_csr_reg/mcause [9];
u_tinyriscv_core/u_csr_reg/mcause [10];
u_tinyriscv_core/u_csr_reg/mcause [11];
u_tinyriscv_core/u_csr_reg/mcause [12];
u_tinyriscv_core/u_csr_reg/mcause [13];
u_tinyriscv_core/u_csr_reg/mcause [14];
u_tinyriscv_core/u_csr_reg/mcause [15];
u_tinyriscv_core/u_csr_reg/mcause [16];
u_tinyriscv_core/u_csr_reg/mcause [17];
u_tinyriscv_core/u_csr_reg/mcause [18];
u_tinyriscv_core/u_csr_reg/mcause [19];
u_tinyriscv_core/u_csr_reg/mcause [20];
u_tinyriscv_core/u_csr_reg/mcause [21];
u_tinyriscv_core/u_csr_reg/mcause [22];
u_tinyriscv_core/u_csr_reg/mcause [23];
u_tinyriscv_core/u_csr_reg/mcause [24];
u_tinyriscv_core/u_csr_reg/mcause [25];
u_tinyriscv_core/u_csr_reg/mcause [26];
u_tinyriscv_core/u_csr_reg/mcause [27];
u_tinyriscv_core/u_csr_reg/mcause [28];
u_tinyriscv_core/u_csr_reg/mcause [29];
u_tinyriscv_core/u_csr_reg/mcause [30];
u_tinyriscv_core/u_csr_reg/mcause [31];
u_tinyriscv_core/u_csr_reg/mie [0];
u_tinyriscv_core/u_csr_reg/mie [1];
u_tinyriscv_core/u_csr_reg/mie [2];
u_tinyriscv_core/u_csr_reg/mie [3];
u_tinyriscv_core/u_csr_reg/mie [4];
u_tinyriscv_core/u_csr_reg/mie [5];
u_tinyriscv_core/u_csr_reg/mie [6];
u_tinyriscv_core/u_csr_reg/mie [7];
u_tinyriscv_core/u_csr_reg/mie [8];
u_tinyriscv_core/u_csr_reg/mie [9];
u_tinyriscv_core/u_csr_reg/mie [10];
u_tinyriscv_core/u_csr_reg/mie [11];
u_tinyriscv_core/u_csr_reg/mie [12];
u_tinyriscv_core/u_csr_reg/mie [13];
u_tinyriscv_core/u_csr_reg/mie [14];
u_tinyriscv_core/u_csr_reg/mie [15];
u_tinyriscv_core/u_csr_reg/mie [16];
u_tinyriscv_core/u_csr_reg/mie [17];
u_tinyriscv_core/u_csr_reg/mie [18];
u_tinyriscv_core/u_csr_reg/mie [19];
u_tinyriscv_core/u_csr_reg/mie [20];
u_tinyriscv_core/u_csr_reg/mie [21];
u_tinyriscv_core/u_csr_reg/mie [22];
u_tinyriscv_core/u_csr_reg/mie [23];
u_tinyriscv_core/u_csr_reg/mie [24];
u_tinyriscv_core/u_csr_reg/mie [25];
u_tinyriscv_core/u_csr_reg/mie [26];
u_tinyriscv_core/u_csr_reg/mie [27];
u_tinyriscv_core/u_csr_reg/mie [28];
u_tinyriscv_core/u_csr_reg/mie [29];
u_tinyriscv_core/u_csr_reg/mie [30];
u_tinyriscv_core/u_csr_reg/mie [31];
u_tinyriscv_core/u_csr_reg/mscratch [0];
u_tinyriscv_core/u_csr_reg/mscratch [1];
u_tinyriscv_core/u_csr_reg/mscratch [2];
u_tinyriscv_core/u_csr_reg/mscratch [3];
u_tinyriscv_core/u_csr_reg/mscratch [4];
u_tinyriscv_core/u_csr_reg/mscratch [5];
u_tinyriscv_core/u_csr_reg/mscratch [6];
u_tinyriscv_core/u_csr_reg/mscratch [7];
u_tinyriscv_core/u_csr_reg/mscratch [8];
u_tinyriscv_core/u_csr_reg/mscratch [9];
u_tinyriscv_core/u_csr_reg/mscratch [10];
u_tinyriscv_core/u_csr_reg/mscratch [11];
u_tinyriscv_core/u_csr_reg/mscratch [12];
u_tinyriscv_core/u_csr_reg/mscratch [13];
u_tinyriscv_core/u_csr_reg/mscratch [14];
u_tinyriscv_core/u_csr_reg/mscratch [15];
u_tinyriscv_core/u_csr_reg/mscratch [16];
u_tinyriscv_core/u_csr_reg/mscratch [17];
u_tinyriscv_core/u_csr_reg/mscratch [18];
u_tinyriscv_core/u_csr_reg/mscratch [19];
u_tinyriscv_core/u_csr_reg/mscratch [20];
u_tinyriscv_core/u_csr_reg/mscratch [21];
u_tinyriscv_core/u_csr_reg/mscratch [22];
u_tinyriscv_core/u_csr_reg/mscratch [23];
u_tinyriscv_core/u_csr_reg/mscratch [24];
u_tinyriscv_core/u_csr_reg/mscratch [25];
u_tinyriscv_core/u_csr_reg/mscratch [26];
u_tinyriscv_core/u_csr_reg/mscratch [27];
u_tinyriscv_core/u_csr_reg/mscratch [28];
u_tinyriscv_core/u_csr_reg/mscratch [29];
u_tinyriscv_core/u_csr_reg/mscratch [30];
u_tinyriscv_core/u_csr_reg/mscratch [31];
u_tinyriscv_core/u_csr_reg/waddr [1];
u_tinyriscv_core/u_csr_reg/waddr [6];
u_tinyriscv_core/u_csr_reg/wdata [0];
u_tinyriscv_core/u_csr_reg/wdata [1];
u_tinyriscv_core/u_csr_reg/wdata [2];
u_tinyriscv_core/u_csr_reg/wdata [3];
u_tinyriscv_core/u_csr_reg/wdata [4];
u_tinyriscv_core/u_csr_reg/wdata [5];
u_tinyriscv_core/u_csr_reg/wdata [6];
u_tinyriscv_core/u_csr_reg/wdata [7];
u_tinyriscv_core/u_csr_reg/wdata [8];
u_tinyriscv_core/u_csr_reg/wdata [9];
u_tinyriscv_core/u_csr_reg/wdata [10];
u_tinyriscv_core/u_csr_reg/wdata [11];
u_tinyriscv_core/u_csr_reg/wdata [12];
u_tinyriscv_core/u_csr_reg/wdata [13];
u_tinyriscv_core/u_csr_reg/wdata [14];
u_tinyriscv_core/u_csr_reg/wdata [15];
u_tinyriscv_core/u_csr_reg/wdata [16];
u_tinyriscv_core/u_csr_reg/wdata [17];
u_tinyriscv_core/u_csr_reg/wdata [18];
u_tinyriscv_core/u_csr_reg/wdata [19];
u_tinyriscv_core/u_csr_reg/wdata [20];
u_tinyriscv_core/u_csr_reg/wdata [21];
u_tinyriscv_core/u_csr_reg/wdata [22];
u_tinyriscv_core/u_csr_reg/wdata [23];
u_tinyriscv_core/u_csr_reg/wdata [24];
u_tinyriscv_core/u_csr_reg/wdata [25];
u_tinyriscv_core/u_csr_reg/wdata [26];
u_tinyriscv_core/u_csr_reg/wdata [27];
u_tinyriscv_core/u_csr_reg/wdata [28];
u_tinyriscv_core/u_csr_reg/wdata [29];
u_tinyriscv_core/u_csr_reg/wdata [30];
u_tinyriscv_core/u_csr_reg/wdata [31];
u_tinyriscv_core/u_exu/muldiv_op2_o [1];
u_tinyriscv_core/u_exu/muldiv_op2_o [2];
u_tinyriscv_core/u_exu/muldiv_op2_o [3];
u_tinyriscv_core/u_exu/muldiv_op2_o [4];
u_tinyriscv_core/u_exu/muldiv_op2_o [5];
u_tinyriscv_core/u_exu/muldiv_op2_o [6];
u_tinyriscv_core/u_exu/muldiv_op2_o [7];
u_tinyriscv_core/u_exu/muldiv_op2_o [8];
u_tinyriscv_core/u_exu/muldiv_op2_o [9];
u_tinyriscv_core/u_exu/muldiv_op2_o [10];
u_tinyriscv_core/u_exu/muldiv_op2_o [11];
u_tinyriscv_core/u_exu/muldiv_op2_o [12];
u_tinyriscv_core/u_exu/muldiv_op2_o [13];
u_tinyriscv_core/u_exu/muldiv_op2_o [14];
u_tinyriscv_core/u_exu/muldiv_op2_o [15];
u_tinyriscv_core/u_exu/muldiv_op2_o [16];
u_tinyriscv_core/u_exu/muldiv_op2_o [17];
u_tinyriscv_core/u_exu/muldiv_op2_o [18];
u_tinyriscv_core/u_exu/muldiv_op2_o [19];
u_tinyriscv_core/u_exu/muldiv_op2_o [20];
u_tinyriscv_core/u_exu/muldiv_op2_o [21];
u_tinyriscv_core/u_exu/muldiv_op2_o [22];
u_tinyriscv_core/u_exu/muldiv_op2_o [23];
u_tinyriscv_core/u_exu/muldiv_op2_o [24];
u_tinyriscv_core/u_exu/muldiv_op2_o [25];
u_tinyriscv_core/u_exu/muldiv_op2_o [26];
u_tinyriscv_core/u_exu/muldiv_op2_o [27];
u_tinyriscv_core/u_exu/muldiv_op2_o [28];
u_tinyriscv_core/u_exu/muldiv_op2_o [29];
u_tinyriscv_core/u_exu/muldiv_op2_o [30];
u_tinyriscv_core/u_exu/muldiv_op2_o [31];
u_tinyriscv_core/u_exu/muldiv_reg_wdata_o [0];
u_tinyriscv_core/u_exu/muldiv_reg_wdata_o [1];
u_tinyriscv_core/u_exu/muldiv_reg_wdata_o [2];
u_tinyriscv_core/u_exu/muldiv_reg_wdata_o [3];
u_tinyriscv_core/u_exu/muldiv_reg_wdata_o [4];
u_tinyriscv_core/u_exu/muldiv_reg_wdata_o [5];
u_tinyriscv_core/u_exu/muldiv_reg_wdata_o [6];
u_tinyriscv_core/u_exu/muldiv_reg_wdata_o [7];
u_tinyriscv_core/u_exu/muldiv_reg_wdata_o [8];
u_tinyriscv_core/u_exu/muldiv_reg_wdata_o [9];
u_tinyriscv_core/u_exu/muldiv_reg_wdata_o [10];
u_tinyriscv_core/u_exu/muldiv_reg_wdata_o [11];
u_tinyriscv_core/u_exu/muldiv_reg_wdata_o [12];
u_tinyriscv_core/u_exu/muldiv_reg_wdata_o [13];
u_tinyriscv_core/u_exu/muldiv_reg_wdata_o [14];
u_tinyriscv_core/u_exu/muldiv_reg_wdata_o [15];
u_tinyriscv_core/u_exu/muldiv_reg_wdata_o [16];
u_tinyriscv_core/u_exu/muldiv_reg_wdata_o [17];
u_tinyriscv_core/u_exu/muldiv_reg_wdata_o [18];
u_tinyriscv_core/u_exu/muldiv_reg_wdata_o [19];
u_tinyriscv_core/u_exu/muldiv_reg_wdata_o [20];
u_tinyriscv_core/u_exu/muldiv_reg_wdata_o [21];
u_tinyriscv_core/u_exu/muldiv_reg_wdata_o [22];
u_tinyriscv_core/u_exu/muldiv_reg_wdata_o [23];
u_tinyriscv_core/u_exu/muldiv_reg_wdata_o [24];
u_tinyriscv_core/u_exu/muldiv_reg_wdata_o [25];
u_tinyriscv_core/u_exu/muldiv_reg_wdata_o [26];
u_tinyriscv_core/u_exu/muldiv_reg_wdata_o [27];
u_tinyriscv_core/u_exu/muldiv_reg_wdata_o [28];
u_tinyriscv_core/u_exu/muldiv_reg_wdata_o [29];
u_tinyriscv_core/u_exu/muldiv_reg_wdata_o [30];
u_tinyriscv_core/u_exu/muldiv_reg_wdata_o [31];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5_1.co [1];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5_1.co [3];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5_1.co [5];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5_1.co [7];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5_1.co [9];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5_1.co [11];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5_1.co [13];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5_1.co [15];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5_1.co [17];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5_1.co [19];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5_1.co [21];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5_1.co [23];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5_1.co [25];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5_1.co [27];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5_1.co [29];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6 [1];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6 [2];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6 [3];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6 [4];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6 [5];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6 [6];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6 [7];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6 [8];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6 [9];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6 [10];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6 [11];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6 [12];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6 [13];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6 [14];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6 [15];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6 [16];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6 [17];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6 [18];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6 [19];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6 [20];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6 [21];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6 [22];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6 [23];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6 [24];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6 [25];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6 [26];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6 [27];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6 [28];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6 [29];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6 [30];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6 [31];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N15 [2];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N15 [4];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N15 [6];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N15 [10];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N15 [12];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N15 [14];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N15 [16];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N15 [18];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N15 [20];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N15 [22];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N15 [26];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N15 [28];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N15 [30];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N17.co [2];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N17.co [6];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N17.co [10];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N17.co [14];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N17.co [18];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N17.co [22];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N17.co [26];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N57 [14];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N73 [16];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [7];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [16];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [17];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [18];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [19];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [20];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [21];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [22];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [23];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [24];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [25];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [26];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [27];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [28];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [29];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [30];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [31];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [32];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [33];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [34];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [35];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [36];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [37];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [38];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [39];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [40];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [41];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [42];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [43];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [44];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [45];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [46];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [47];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [48];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [49];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [50];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [51];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [52];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [53];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [54];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [55];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [56];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [57];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [58];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [59];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [60];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [61];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [62];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [63];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [64];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [65];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [66];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [67];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [68];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [69];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [70];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [71];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [72];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [73];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [74];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [75];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [76];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [77];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [78];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [79];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op1 [0];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op1 [1];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op1 [2];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op1 [3];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op1 [4];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op1 [5];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op1 [6];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op1 [7];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op1 [8];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op1 [9];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op1 [10];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op1 [11];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op1 [12];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op1 [13];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op1 [14];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op1 [15];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op1 [16];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op1 [17];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op1 [18];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op1 [19];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op1 [20];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op1 [21];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op1 [22];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op1 [23];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op1 [24];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op1 [25];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op1 [26];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op1 [27];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op1 [28];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op1 [29];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op1 [30];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op1 [31];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op2 [0];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op2 [1];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op2 [2];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op2 [3];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op2 [4];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op2 [5];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op2 [6];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op2 [7];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op2 [8];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op2 [9];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op2 [10];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op2 [11];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op2 [12];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op2 [13];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op2 [14];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op2 [15];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op2 [16];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op2 [17];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op2 [18];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op2 [19];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op2 [20];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op2 [21];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op2 [22];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op2 [23];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op2 [24];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op2 [25];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op2 [26];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op2 [27];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op2 [28];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op2 [29];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op2 [30];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op2 [31];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_sub_res [0];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_sub_res [1];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_sub_res [2];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_sub_res [3];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_sub_res [4];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_sub_res [5];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_sub_res [6];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_sub_res [7];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_sub_res [8];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_sub_res [9];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_sub_res [10];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_sub_res [11];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_sub_res [12];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_sub_res [13];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_sub_res [14];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_sub_res [15];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_sub_res [16];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_sub_res [17];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_sub_res [18];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_sub_res [19];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_sub_res [20];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_sub_res [21];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_sub_res [22];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_sub_res [23];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_sub_res [24];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_sub_res [25];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_sub_res [26];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_sub_res [27];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_sub_res [28];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_sub_res [29];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_sub_res [30];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_sub_res [31];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/sll_res [5];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/sll_res [6];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/sll_res [8];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/sll_res [13];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/sll_res [14];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/sll_res [15];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/sll_res [16];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/sll_res [17];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/sll_res [18];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/sll_res [22];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/sll_res [23];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/sll_res [27];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/sll_res [28];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/sll_res [29];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/sr_shift_mask [1];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/sr_shift_mask [3];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/sr_shift_mask [5];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/sr_shift_mask [7];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/sr_shift_mask [9];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/sr_shift_mask [11];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/sr_shift_mask [13];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/sr_shift_mask [15];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/sr_shift_mask [17];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/sr_shift_mask [19];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/sr_shift_mask [21];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/sr_shift_mask [23];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/sr_shift_mask [25];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/sr_shift_mask [27];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/sr_shift_mask [29];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/srl_res [0];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/srl_res [1];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/srl_res [2];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/srl_res [3];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/srl_res [4];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/srl_res [5];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/srl_res [6];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/srl_res [7];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/srl_res [8];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/srl_res [9];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/srl_res [10];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/srl_res [11];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/srl_res [12];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/srl_res [13];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/srl_res [14];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/srl_res [15];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/srl_res [17];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/srl_res [18];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/srl_res [19];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/srl_res [20];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/srl_res [21];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/srl_res [22];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/srl_res [23];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/srl_res [25];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/srl_res [26];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/srl_res [27];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/srl_res [28];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/srl_res [29];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/xor_res [5];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/xor_res [6];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/xor_res [8];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/xor_res [13];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/xor_res [14];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/xor_res [15];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/xor_res [16];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/xor_res [17];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/xor_res [18];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/xor_res [22];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/xor_res [23];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/xor_res [27];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/xor_res [28];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/xor_res [29];
u_tinyriscv_core/u_exu/u_exu_mem/lb_res [8];
u_tinyriscv_core/u_exu/u_exu_mem/lh_res [16];
u_tinyriscv_core/u_exu/u_exu_muldiv/N17 [1];
u_tinyriscv_core/u_exu/u_exu_muldiv/N17 [2];
u_tinyriscv_core/u_exu/u_exu_muldiv/N17 [3];
u_tinyriscv_core/u_exu/u_exu_muldiv/N17 [4];
u_tinyriscv_core/u_exu/u_exu_muldiv/N17 [5];
u_tinyriscv_core/u_exu/u_exu_muldiv/N17 [6];
u_tinyriscv_core/u_exu/u_exu_muldiv/N17 [7];
u_tinyriscv_core/u_exu/u_exu_muldiv/N17 [8];
u_tinyriscv_core/u_exu/u_exu_muldiv/N17 [9];
u_tinyriscv_core/u_exu/u_exu_muldiv/N17 [10];
u_tinyriscv_core/u_exu/u_exu_muldiv/N17 [11];
u_tinyriscv_core/u_exu/u_exu_muldiv/N17 [12];
u_tinyriscv_core/u_exu/u_exu_muldiv/N17 [13];
u_tinyriscv_core/u_exu/u_exu_muldiv/N17 [14];
u_tinyriscv_core/u_exu/u_exu_muldiv/N17 [15];
u_tinyriscv_core/u_exu/u_exu_muldiv/N17 [16];
u_tinyriscv_core/u_exu/u_exu_muldiv/N17 [17];
u_tinyriscv_core/u_exu/u_exu_muldiv/N17 [18];
u_tinyriscv_core/u_exu/u_exu_muldiv/N17 [19];
u_tinyriscv_core/u_exu/u_exu_muldiv/N17 [20];
u_tinyriscv_core/u_exu/u_exu_muldiv/N17 [21];
u_tinyriscv_core/u_exu/u_exu_muldiv/N17 [22];
u_tinyriscv_core/u_exu/u_exu_muldiv/N17 [23];
u_tinyriscv_core/u_exu/u_exu_muldiv/N17 [24];
u_tinyriscv_core/u_exu/u_exu_muldiv/N17 [25];
u_tinyriscv_core/u_exu/u_exu_muldiv/N17 [26];
u_tinyriscv_core/u_exu/u_exu_muldiv/N17 [27];
u_tinyriscv_core/u_exu/u_exu_muldiv/N17 [28];
u_tinyriscv_core/u_exu/u_exu_muldiv/N17 [29];
u_tinyriscv_core/u_exu/u_exu_muldiv/N17 [30];
u_tinyriscv_core/u_exu/u_exu_muldiv/N17 [31];
u_tinyriscv_core/u_exu/u_exu_muldiv/N17_1.co [2];
u_tinyriscv_core/u_exu/u_exu_muldiv/N17_1.co [4];
u_tinyriscv_core/u_exu/u_exu_muldiv/N17_1.co [6];
u_tinyriscv_core/u_exu/u_exu_muldiv/N17_1.co [8];
u_tinyriscv_core/u_exu/u_exu_muldiv/N17_1.co [10];
u_tinyriscv_core/u_exu/u_exu_muldiv/N17_1.co [12];
u_tinyriscv_core/u_exu/u_exu_muldiv/N17_1.co [14];
u_tinyriscv_core/u_exu/u_exu_muldiv/N17_1.co [16];
u_tinyriscv_core/u_exu/u_exu_muldiv/N17_1.co [18];
u_tinyriscv_core/u_exu/u_exu_muldiv/N17_1.co [20];
u_tinyriscv_core/u_exu/u_exu_muldiv/N17_1.co [22];
u_tinyriscv_core/u_exu/u_exu_muldiv/N17_1.co [24];
u_tinyriscv_core/u_exu/u_exu_muldiv/N17_1.co [26];
u_tinyriscv_core/u_exu/u_exu_muldiv/N17_1.co [28];
u_tinyriscv_core/u_exu/u_exu_muldiv/N17_1.co [30];
u_tinyriscv_core/u_exu/u_exu_muldiv/N19 [1];
u_tinyriscv_core/u_exu/u_exu_muldiv/N19 [2];
u_tinyriscv_core/u_exu/u_exu_muldiv/N19 [3];
u_tinyriscv_core/u_exu/u_exu_muldiv/N19 [4];
u_tinyriscv_core/u_exu/u_exu_muldiv/N19 [5];
u_tinyriscv_core/u_exu/u_exu_muldiv/N19 [6];
u_tinyriscv_core/u_exu/u_exu_muldiv/N19 [7];
u_tinyriscv_core/u_exu/u_exu_muldiv/N19 [8];
u_tinyriscv_core/u_exu/u_exu_muldiv/N19 [9];
u_tinyriscv_core/u_exu/u_exu_muldiv/N19 [10];
u_tinyriscv_core/u_exu/u_exu_muldiv/N19 [11];
u_tinyriscv_core/u_exu/u_exu_muldiv/N19 [12];
u_tinyriscv_core/u_exu/u_exu_muldiv/N19 [13];
u_tinyriscv_core/u_exu/u_exu_muldiv/N19 [14];
u_tinyriscv_core/u_exu/u_exu_muldiv/N19 [15];
u_tinyriscv_core/u_exu/u_exu_muldiv/N19 [16];
u_tinyriscv_core/u_exu/u_exu_muldiv/N19 [17];
u_tinyriscv_core/u_exu/u_exu_muldiv/N19 [18];
u_tinyriscv_core/u_exu/u_exu_muldiv/N19 [19];
u_tinyriscv_core/u_exu/u_exu_muldiv/N19 [20];
u_tinyriscv_core/u_exu/u_exu_muldiv/N19 [21];
u_tinyriscv_core/u_exu/u_exu_muldiv/N19 [22];
u_tinyriscv_core/u_exu/u_exu_muldiv/N19 [23];
u_tinyriscv_core/u_exu/u_exu_muldiv/N19 [24];
u_tinyriscv_core/u_exu/u_exu_muldiv/N19 [25];
u_tinyriscv_core/u_exu/u_exu_muldiv/N19 [26];
u_tinyriscv_core/u_exu/u_exu_muldiv/N19 [27];
u_tinyriscv_core/u_exu/u_exu_muldiv/N19 [28];
u_tinyriscv_core/u_exu/u_exu_muldiv/N19 [29];
u_tinyriscv_core/u_exu/u_exu_muldiv/N19 [30];
u_tinyriscv_core/u_exu/u_exu_muldiv/N19 [31];
u_tinyriscv_core/u_exu/u_exu_muldiv/N19_1.co [2];
u_tinyriscv_core/u_exu/u_exu_muldiv/N19_1.co [4];
u_tinyriscv_core/u_exu/u_exu_muldiv/N19_1.co [6];
u_tinyriscv_core/u_exu/u_exu_muldiv/N19_1.co [8];
u_tinyriscv_core/u_exu/u_exu_muldiv/N19_1.co [10];
u_tinyriscv_core/u_exu/u_exu_muldiv/N19_1.co [12];
u_tinyriscv_core/u_exu/u_exu_muldiv/N19_1.co [14];
u_tinyriscv_core/u_exu/u_exu_muldiv/N19_1.co [16];
u_tinyriscv_core/u_exu/u_exu_muldiv/N19_1.co [18];
u_tinyriscv_core/u_exu/u_exu_muldiv/N19_1.co [20];
u_tinyriscv_core/u_exu/u_exu_muldiv/N19_1.co [22];
u_tinyriscv_core/u_exu/u_exu_muldiv/N19_1.co [24];
u_tinyriscv_core/u_exu/u_exu_muldiv/N19_1.co [26];
u_tinyriscv_core/u_exu/u_exu_muldiv/N19_1.co [28];
u_tinyriscv_core/u_exu/u_exu_muldiv/N19_1.co [30];
u_tinyriscv_core/u_exu/u_exu_muldiv/N38_1.co [3];
u_tinyriscv_core/u_exu/u_exu_muldiv/N38_1.co [5];
u_tinyriscv_core/u_exu/u_exu_muldiv/N38_1.co [7];
u_tinyriscv_core/u_exu/u_exu_muldiv/N38_1.co [9];
u_tinyriscv_core/u_exu/u_exu_muldiv/N38_1.co [11];
u_tinyriscv_core/u_exu/u_exu_muldiv/N38_1.co [13];
u_tinyriscv_core/u_exu/u_exu_muldiv/N38_1.co [15];
u_tinyriscv_core/u_exu/u_exu_muldiv/N38_1.co [17];
u_tinyriscv_core/u_exu/u_exu_muldiv/N38_1.co [19];
u_tinyriscv_core/u_exu/u_exu_muldiv/N38_1.co [21];
u_tinyriscv_core/u_exu/u_exu_muldiv/N38_1.co [23];
u_tinyriscv_core/u_exu/u_exu_muldiv/N38_1.co [25];
u_tinyriscv_core/u_exu/u_exu_muldiv/N38_1.co [27];
u_tinyriscv_core/u_exu/u_exu_muldiv/N38_1.co [29];
u_tinyriscv_core/u_exu/u_exu_muldiv/N38_1.co [31];
u_tinyriscv_core/u_exu/u_exu_muldiv/N38_1.co [33];
u_tinyriscv_core/u_exu/u_exu_muldiv/N38_1.co [35];
u_tinyriscv_core/u_exu/u_exu_muldiv/N38_1.co [37];
u_tinyriscv_core/u_exu/u_exu_muldiv/N38_1.co [39];
u_tinyriscv_core/u_exu/u_exu_muldiv/N38_1.co [41];
u_tinyriscv_core/u_exu/u_exu_muldiv/N38_1.co [43];
u_tinyriscv_core/u_exu/u_exu_muldiv/N38_1.co [45];
u_tinyriscv_core/u_exu/u_exu_muldiv/N38_1.co [47];
u_tinyriscv_core/u_exu/u_exu_muldiv/N38_1.co [49];
u_tinyriscv_core/u_exu/u_exu_muldiv/N38_1.co [51];
u_tinyriscv_core/u_exu/u_exu_muldiv/N38_1.co [53];
u_tinyriscv_core/u_exu/u_exu_muldiv/N38_1.co [55];
u_tinyriscv_core/u_exu/u_exu_muldiv/N38_1.co [57];
u_tinyriscv_core/u_exu/u_exu_muldiv/N38_1.co [59];
u_tinyriscv_core/u_exu/u_exu_muldiv/N38_1.co [61];
u_tinyriscv_core/u_exu/u_exu_muldiv/div_result [0];
u_tinyriscv_core/u_exu/u_exu_muldiv/div_result [1];
u_tinyriscv_core/u_exu/u_exu_muldiv/div_result [2];
u_tinyriscv_core/u_exu/u_exu_muldiv/div_result [3];
u_tinyriscv_core/u_exu/u_exu_muldiv/div_result [4];
u_tinyriscv_core/u_exu/u_exu_muldiv/div_result [5];
u_tinyriscv_core/u_exu/u_exu_muldiv/div_result [6];
u_tinyriscv_core/u_exu/u_exu_muldiv/div_result [7];
u_tinyriscv_core/u_exu/u_exu_muldiv/div_result [8];
u_tinyriscv_core/u_exu/u_exu_muldiv/div_result [9];
u_tinyriscv_core/u_exu/u_exu_muldiv/div_result [10];
u_tinyriscv_core/u_exu/u_exu_muldiv/div_result [11];
u_tinyriscv_core/u_exu/u_exu_muldiv/div_result [12];
u_tinyriscv_core/u_exu/u_exu_muldiv/div_result [13];
u_tinyriscv_core/u_exu/u_exu_muldiv/div_result [14];
u_tinyriscv_core/u_exu/u_exu_muldiv/div_result [15];
u_tinyriscv_core/u_exu/u_exu_muldiv/div_result [16];
u_tinyriscv_core/u_exu/u_exu_muldiv/div_result [17];
u_tinyriscv_core/u_exu/u_exu_muldiv/div_result [18];
u_tinyriscv_core/u_exu/u_exu_muldiv/div_result [19];
u_tinyriscv_core/u_exu/u_exu_muldiv/div_result [20];
u_tinyriscv_core/u_exu/u_exu_muldiv/div_result [21];
u_tinyriscv_core/u_exu/u_exu_muldiv/div_result [22];
u_tinyriscv_core/u_exu/u_exu_muldiv/div_result [23];
u_tinyriscv_core/u_exu/u_exu_muldiv/div_result [24];
u_tinyriscv_core/u_exu/u_exu_muldiv/div_result [25];
u_tinyriscv_core/u_exu/u_exu_muldiv/div_result [26];
u_tinyriscv_core/u_exu/u_exu_muldiv/div_result [27];
u_tinyriscv_core/u_exu/u_exu_muldiv/div_result [28];
u_tinyriscv_core/u_exu/u_exu_muldiv/div_result [29];
u_tinyriscv_core/u_exu/u_exu_muldiv/div_result [30];
u_tinyriscv_core/u_exu/u_exu_muldiv/div_result [31];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [0];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [1];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [2];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [3];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [4];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [5];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [6];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [7];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [8];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [9];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [10];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [11];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [12];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [13];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [14];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [15];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [16];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [17];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [18];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [19];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [20];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [21];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [22];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [23];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [24];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [25];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [26];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [27];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [28];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [29];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [30];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [31];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [32];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [33];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [34];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [35];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [36];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [37];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [38];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [39];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [40];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [41];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [42];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [43];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [44];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [45];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [46];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [47];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [48];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [49];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [50];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [51];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [52];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [53];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [54];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [55];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [56];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [57];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [58];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [59];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [60];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [61];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [62];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [63];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op1_r [0];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op1_r [1];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op1_r [2];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op1_r [3];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op1_r [4];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op1_r [5];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op1_r [6];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op1_r [7];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op1_r [8];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op1_r [9];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op1_r [10];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op1_r [11];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op1_r [12];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op1_r [13];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op1_r [14];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op1_r [15];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op1_r [16];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op1_r [17];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op1_r [18];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op1_r [19];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op1_r [20];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op1_r [21];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op1_r [22];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op1_r [23];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op1_r [24];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op1_r [25];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op1_r [26];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op1_r [27];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op1_r [28];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op1_r [29];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op1_r [30];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op1_r [31];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op2_r [0];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op2_r [1];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op2_r [2];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op2_r [3];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op2_r [4];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op2_r [5];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op2_r [6];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op2_r [7];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op2_r [8];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op2_r [9];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op2_r [10];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op2_r [11];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op2_r [12];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op2_r [13];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op2_r [14];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op2_r [15];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op2_r [16];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op2_r [17];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op2_r [18];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op2_r [19];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op2_r [20];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op2_r [21];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op2_r [22];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op2_r [23];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op2_r [24];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op2_r [25];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op2_r [26];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op2_r [27];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op2_r [28];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op2_r [29];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op2_r [30];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op2_r [31];
u_tinyriscv_core/u_exu/u_exu_muldiv/op1_mul [0];
u_tinyriscv_core/u_exu/u_exu_muldiv/op1_mul [1];
u_tinyriscv_core/u_exu/u_exu_muldiv/op1_mul [2];
u_tinyriscv_core/u_exu/u_exu_muldiv/op1_mul [3];
u_tinyriscv_core/u_exu/u_exu_muldiv/op1_mul [4];
u_tinyriscv_core/u_exu/u_exu_muldiv/op1_mul [5];
u_tinyriscv_core/u_exu/u_exu_muldiv/op1_mul [6];
u_tinyriscv_core/u_exu/u_exu_muldiv/op1_mul [7];
u_tinyriscv_core/u_exu/u_exu_muldiv/op1_mul [8];
u_tinyriscv_core/u_exu/u_exu_muldiv/op1_mul [9];
u_tinyriscv_core/u_exu/u_exu_muldiv/op1_mul [10];
u_tinyriscv_core/u_exu/u_exu_muldiv/op1_mul [11];
u_tinyriscv_core/u_exu/u_exu_muldiv/op1_mul [12];
u_tinyriscv_core/u_exu/u_exu_muldiv/op1_mul [13];
u_tinyriscv_core/u_exu/u_exu_muldiv/op1_mul [14];
u_tinyriscv_core/u_exu/u_exu_muldiv/op1_mul [15];
u_tinyriscv_core/u_exu/u_exu_muldiv/op1_mul [16];
u_tinyriscv_core/u_exu/u_exu_muldiv/op1_mul [17];
u_tinyriscv_core/u_exu/u_exu_muldiv/op1_mul [18];
u_tinyriscv_core/u_exu/u_exu_muldiv/op1_mul [19];
u_tinyriscv_core/u_exu/u_exu_muldiv/op1_mul [20];
u_tinyriscv_core/u_exu/u_exu_muldiv/op1_mul [21];
u_tinyriscv_core/u_exu/u_exu_muldiv/op1_mul [22];
u_tinyriscv_core/u_exu/u_exu_muldiv/op1_mul [23];
u_tinyriscv_core/u_exu/u_exu_muldiv/op1_mul [24];
u_tinyriscv_core/u_exu/u_exu_muldiv/op1_mul [25];
u_tinyriscv_core/u_exu/u_exu_muldiv/op1_mul [26];
u_tinyriscv_core/u_exu/u_exu_muldiv/op1_mul [27];
u_tinyriscv_core/u_exu/u_exu_muldiv/op1_mul [28];
u_tinyriscv_core/u_exu/u_exu_muldiv/op1_mul [29];
u_tinyriscv_core/u_exu/u_exu_muldiv/op1_mul [30];
u_tinyriscv_core/u_exu/u_exu_muldiv/op1_mul [31];
u_tinyriscv_core/u_exu/u_exu_muldiv/op2_mul [0];
u_tinyriscv_core/u_exu/u_exu_muldiv/op2_mul [1];
u_tinyriscv_core/u_exu/u_exu_muldiv/op2_mul [2];
u_tinyriscv_core/u_exu/u_exu_muldiv/op2_mul [3];
u_tinyriscv_core/u_exu/u_exu_muldiv/op2_mul [4];
u_tinyriscv_core/u_exu/u_exu_muldiv/op2_mul [5];
u_tinyriscv_core/u_exu/u_exu_muldiv/op2_mul [6];
u_tinyriscv_core/u_exu/u_exu_muldiv/op2_mul [7];
u_tinyriscv_core/u_exu/u_exu_muldiv/op2_mul [8];
u_tinyriscv_core/u_exu/u_exu_muldiv/op2_mul [9];
u_tinyriscv_core/u_exu/u_exu_muldiv/op2_mul [10];
u_tinyriscv_core/u_exu/u_exu_muldiv/op2_mul [11];
u_tinyriscv_core/u_exu/u_exu_muldiv/op2_mul [12];
u_tinyriscv_core/u_exu/u_exu_muldiv/op2_mul [13];
u_tinyriscv_core/u_exu/u_exu_muldiv/op2_mul [14];
u_tinyriscv_core/u_exu/u_exu_muldiv/op2_mul [15];
u_tinyriscv_core/u_exu/u_exu_muldiv/op2_mul [16];
u_tinyriscv_core/u_exu/u_exu_muldiv/op2_mul [17];
u_tinyriscv_core/u_exu/u_exu_muldiv/op2_mul [18];
u_tinyriscv_core/u_exu/u_exu_muldiv/op2_mul [19];
u_tinyriscv_core/u_exu/u_exu_muldiv/op2_mul [20];
u_tinyriscv_core/u_exu/u_exu_muldiv/op2_mul [21];
u_tinyriscv_core/u_exu/u_exu_muldiv/op2_mul [22];
u_tinyriscv_core/u_exu/u_exu_muldiv/op2_mul [23];
u_tinyriscv_core/u_exu/u_exu_muldiv/op2_mul [24];
u_tinyriscv_core/u_exu/u_exu_muldiv/op2_mul [25];
u_tinyriscv_core/u_exu/u_exu_muldiv/op2_mul [26];
u_tinyriscv_core/u_exu/u_exu_muldiv/op2_mul [27];
u_tinyriscv_core/u_exu/u_exu_muldiv/op2_mul [28];
u_tinyriscv_core/u_exu/u_exu_muldiv/op2_mul [29];
u_tinyriscv_core/u_exu/u_exu_muldiv/op2_mul [30];
u_tinyriscv_core/u_exu/u_exu_muldiv/op2_mul [31];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N0_1.co [2];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N0_1.co [4];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N0_1.co [6];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N0_1.co [8];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N0_1.co [10];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N0_1.co [12];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N0_1.co [14];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N0_1.co [16];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N0_1.co [18];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N0_1.co [20];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N0_1.co [22];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N0_1.co [24];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N0_1.co [26];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N0_1.co [28];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N0_1.co [30];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N1_1.co [1];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N1_1.co [3];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N1_1.co [5];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N1_1.co [7];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N1_1.co [9];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N1_1.co [11];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N1_1.co [13];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N1_1.co [15];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N1_1.co [17];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N1_1.co [19];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N1_1.co [21];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N1_1.co [23];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N1_1.co [25];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N1_1.co [27];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N1_1.co [29];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N2.co [2];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N2.co [6];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N2.co [10];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N2.co [14];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N2.co [18];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N2.co [22];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N2.co [26];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N4.co [2];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N4.co [4];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N4.co [6];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N4.co [8];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N4.co [10];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N4.co [12];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N4.co [14];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N4.co [16];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N4.co [18];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N4.co [20];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N4.co [22];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N4.co [24];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N4.co [26];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N4.co [28];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N4.co [30];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110_1.co [1];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110_1.co [3];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110_1.co [5];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110_1.co [7];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110_1.co [9];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110_1.co [11];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110_1.co [13];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110_1.co [15];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110_1.co [17];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110_1.co [19];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110_1.co [21];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110_1.co [23];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110_1.co [25];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110_1.co [27];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110_1.co [29];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112_1.co [2];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112_1.co [4];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112_1.co [6];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112_1.co [8];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112_1.co [10];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112_1.co [12];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112_1.co [14];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112_1.co [16];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112_1.co [18];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112_1.co [20];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112_1.co [22];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112_1.co [24];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112_1.co [26];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112_1.co [28];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112_1.co [30];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N113 [1];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N113 [2];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N113 [3];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N113 [4];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N113 [5];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N113 [6];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N113 [7];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N113 [8];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N113 [9];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N113 [10];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N113 [11];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N113 [12];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N113 [13];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N113 [14];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N113 [15];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N113 [16];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N113 [17];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N113 [18];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N113 [19];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N113 [20];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N113 [21];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N113 [22];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N113 [23];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N113 [24];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N113 [25];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N113 [26];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N113 [27];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N113 [28];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N113 [29];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N113 [30];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N113 [31];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count [0];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count [1];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count [2];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count [3];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count [4];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count [5];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count [6];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count [7];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count [8];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count [9];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count [10];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count [11];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count [12];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count [13];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count [14];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count [15];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count [16];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count [17];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count [18];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count [19];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count [20];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count [21];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count [22];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count [23];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count [24];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count [25];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count [26];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count [27];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count [28];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count [29];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count [30];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain [0];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain [1];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain [2];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain [3];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain [4];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain [5];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain [6];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain [7];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain [8];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain [9];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain [10];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain [11];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain [12];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain [13];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain [14];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain [15];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain [16];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain [17];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain [18];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain [19];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain [20];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain [21];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain [22];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain [23];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain [24];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain [25];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain [26];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain [27];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain [28];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain [29];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain [30];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain [31];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result [0];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result [1];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result [2];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result [3];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result [4];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result [5];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result [6];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result [7];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result [8];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result [9];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result [10];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result [11];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result [12];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result [13];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result [14];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result [15];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result [16];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result [17];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result [18];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result [19];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result [20];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result [21];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result [22];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result [23];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result [24];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result [25];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result [26];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result [27];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result [28];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result [29];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result [30];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result [31];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_invert [1];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_invert [2];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_invert [3];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_invert [4];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_invert [5];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_invert [6];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_invert [7];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_invert [8];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_invert [9];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_invert [10];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_invert [11];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_invert [12];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_invert [13];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_invert [14];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_invert [15];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_invert [16];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_invert [17];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_invert [18];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_invert [19];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_invert [20];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_invert [21];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_invert [22];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_invert [23];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_invert [24];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_invert [25];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_invert [26];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_invert [27];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_invert [28];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_invert [29];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_invert [30];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_invert [31];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r [0];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r [1];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r [2];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r [3];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r [4];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r [5];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r [6];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r [7];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r [8];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r [9];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r [10];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r [11];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r [12];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r [13];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r [14];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r [15];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r [16];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r [17];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r [18];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r [19];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r [20];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r [21];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r [22];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r [23];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r [24];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r [25];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r [26];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r [27];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r [28];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r [29];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r [30];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r [31];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r [0];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r [1];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r [2];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r [3];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r [4];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r [5];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r [6];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r [7];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r [8];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r [9];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r [10];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r [11];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r [12];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r [13];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r [14];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r [15];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r [16];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r [17];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r [18];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r [19];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r [20];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r [21];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r [22];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r [23];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r [24];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r [25];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r [26];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r [27];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r [28];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r [29];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r [30];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r [31];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend [0];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend [1];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend [2];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend [3];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend [4];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend [5];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend [6];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend [7];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend [8];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend [9];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend [10];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend [11];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend [12];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend [13];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend [14];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend [15];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend [16];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend [17];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend [18];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend [19];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend [20];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend [21];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend [22];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend [23];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend [24];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend [25];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend [26];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend [27];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend [28];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend [29];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend [30];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend [31];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend_sub_res [0];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend_sub_res [1];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend_sub_res [2];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend_sub_res [3];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend_sub_res [4];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend_sub_res [5];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend_sub_res [6];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend_sub_res [7];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend_sub_res [8];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend_sub_res [9];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend_sub_res [10];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend_sub_res [11];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend_sub_res [12];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend_sub_res [13];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend_sub_res [14];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend_sub_res [15];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend_sub_res [16];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend_sub_res [17];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend_sub_res [18];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend_sub_res [19];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend_sub_res [20];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend_sub_res [21];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend_sub_res [22];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend_sub_res [23];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend_sub_res [24];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend_sub_res [25];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend_sub_res [26];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend_sub_res [27];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend_tmp [28];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend_tmp [29];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend_tmp [30];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/op_r [1];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/op_r [2];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/op_r [3];
u_tinyriscv_core/u_gpr_reg/N252.co [2];
u_tinyriscv_core/u_gpr_reg/N260.co [2];
u_tinyriscv_core/u_gpr_reg/regs[1] [0];
u_tinyriscv_core/u_gpr_reg/regs[1] [1];
u_tinyriscv_core/u_gpr_reg/regs[1] [2];
u_tinyriscv_core/u_gpr_reg/regs[1] [3];
u_tinyriscv_core/u_gpr_reg/regs[1] [4];
u_tinyriscv_core/u_gpr_reg/regs[1] [5];
u_tinyriscv_core/u_gpr_reg/regs[1] [6];
u_tinyriscv_core/u_gpr_reg/regs[1] [7];
u_tinyriscv_core/u_gpr_reg/regs[1] [8];
u_tinyriscv_core/u_gpr_reg/regs[1] [9];
u_tinyriscv_core/u_gpr_reg/regs[1] [10];
u_tinyriscv_core/u_gpr_reg/regs[1] [11];
u_tinyriscv_core/u_gpr_reg/regs[1] [12];
u_tinyriscv_core/u_gpr_reg/regs[1] [13];
u_tinyriscv_core/u_gpr_reg/regs[1] [14];
u_tinyriscv_core/u_gpr_reg/regs[1] [15];
u_tinyriscv_core/u_gpr_reg/regs[1] [16];
u_tinyriscv_core/u_gpr_reg/regs[1] [17];
u_tinyriscv_core/u_gpr_reg/regs[1] [18];
u_tinyriscv_core/u_gpr_reg/regs[1] [19];
u_tinyriscv_core/u_gpr_reg/regs[1] [20];
u_tinyriscv_core/u_gpr_reg/regs[1] [21];
u_tinyriscv_core/u_gpr_reg/regs[1] [22];
u_tinyriscv_core/u_gpr_reg/regs[1] [23];
u_tinyriscv_core/u_gpr_reg/regs[1] [24];
u_tinyriscv_core/u_gpr_reg/regs[1] [25];
u_tinyriscv_core/u_gpr_reg/regs[1] [26];
u_tinyriscv_core/u_gpr_reg/regs[1] [27];
u_tinyriscv_core/u_gpr_reg/regs[1] [28];
u_tinyriscv_core/u_gpr_reg/regs[1] [29];
u_tinyriscv_core/u_gpr_reg/regs[1] [30];
u_tinyriscv_core/u_gpr_reg/regs[1] [31];
u_tinyriscv_core/u_gpr_reg/regs[2] [0];
u_tinyriscv_core/u_gpr_reg/regs[2] [1];
u_tinyriscv_core/u_gpr_reg/regs[2] [2];
u_tinyriscv_core/u_gpr_reg/regs[2] [3];
u_tinyriscv_core/u_gpr_reg/regs[2] [4];
u_tinyriscv_core/u_gpr_reg/regs[2] [5];
u_tinyriscv_core/u_gpr_reg/regs[2] [6];
u_tinyriscv_core/u_gpr_reg/regs[2] [7];
u_tinyriscv_core/u_gpr_reg/regs[2] [8];
u_tinyriscv_core/u_gpr_reg/regs[2] [9];
u_tinyriscv_core/u_gpr_reg/regs[2] [10];
u_tinyriscv_core/u_gpr_reg/regs[2] [11];
u_tinyriscv_core/u_gpr_reg/regs[2] [12];
u_tinyriscv_core/u_gpr_reg/regs[2] [13];
u_tinyriscv_core/u_gpr_reg/regs[2] [14];
u_tinyriscv_core/u_gpr_reg/regs[2] [15];
u_tinyriscv_core/u_gpr_reg/regs[2] [16];
u_tinyriscv_core/u_gpr_reg/regs[2] [17];
u_tinyriscv_core/u_gpr_reg/regs[2] [18];
u_tinyriscv_core/u_gpr_reg/regs[2] [19];
u_tinyriscv_core/u_gpr_reg/regs[2] [20];
u_tinyriscv_core/u_gpr_reg/regs[2] [21];
u_tinyriscv_core/u_gpr_reg/regs[2] [22];
u_tinyriscv_core/u_gpr_reg/regs[2] [23];
u_tinyriscv_core/u_gpr_reg/regs[2] [24];
u_tinyriscv_core/u_gpr_reg/regs[2] [25];
u_tinyriscv_core/u_gpr_reg/regs[2] [26];
u_tinyriscv_core/u_gpr_reg/regs[2] [27];
u_tinyriscv_core/u_gpr_reg/regs[2] [28];
u_tinyriscv_core/u_gpr_reg/regs[2] [29];
u_tinyriscv_core/u_gpr_reg/regs[2] [30];
u_tinyriscv_core/u_gpr_reg/regs[2] [31];
u_tinyriscv_core/u_gpr_reg/regs[3] [0];
u_tinyriscv_core/u_gpr_reg/regs[3] [1];
u_tinyriscv_core/u_gpr_reg/regs[3] [2];
u_tinyriscv_core/u_gpr_reg/regs[3] [3];
u_tinyriscv_core/u_gpr_reg/regs[3] [4];
u_tinyriscv_core/u_gpr_reg/regs[3] [5];
u_tinyriscv_core/u_gpr_reg/regs[3] [6];
u_tinyriscv_core/u_gpr_reg/regs[3] [7];
u_tinyriscv_core/u_gpr_reg/regs[3] [8];
u_tinyriscv_core/u_gpr_reg/regs[3] [9];
u_tinyriscv_core/u_gpr_reg/regs[3] [10];
u_tinyriscv_core/u_gpr_reg/regs[3] [11];
u_tinyriscv_core/u_gpr_reg/regs[3] [12];
u_tinyriscv_core/u_gpr_reg/regs[3] [13];
u_tinyriscv_core/u_gpr_reg/regs[3] [14];
u_tinyriscv_core/u_gpr_reg/regs[3] [15];
u_tinyriscv_core/u_gpr_reg/regs[3] [16];
u_tinyriscv_core/u_gpr_reg/regs[3] [17];
u_tinyriscv_core/u_gpr_reg/regs[3] [18];
u_tinyriscv_core/u_gpr_reg/regs[3] [19];
u_tinyriscv_core/u_gpr_reg/regs[3] [20];
u_tinyriscv_core/u_gpr_reg/regs[3] [21];
u_tinyriscv_core/u_gpr_reg/regs[3] [22];
u_tinyriscv_core/u_gpr_reg/regs[3] [23];
u_tinyriscv_core/u_gpr_reg/regs[3] [24];
u_tinyriscv_core/u_gpr_reg/regs[3] [25];
u_tinyriscv_core/u_gpr_reg/regs[3] [26];
u_tinyriscv_core/u_gpr_reg/regs[3] [27];
u_tinyriscv_core/u_gpr_reg/regs[3] [28];
u_tinyriscv_core/u_gpr_reg/regs[3] [29];
u_tinyriscv_core/u_gpr_reg/regs[3] [30];
u_tinyriscv_core/u_gpr_reg/regs[3] [31];
u_tinyriscv_core/u_gpr_reg/regs[4] [0];
u_tinyriscv_core/u_gpr_reg/regs[4] [1];
u_tinyriscv_core/u_gpr_reg/regs[4] [2];
u_tinyriscv_core/u_gpr_reg/regs[4] [3];
u_tinyriscv_core/u_gpr_reg/regs[4] [4];
u_tinyriscv_core/u_gpr_reg/regs[4] [5];
u_tinyriscv_core/u_gpr_reg/regs[4] [6];
u_tinyriscv_core/u_gpr_reg/regs[4] [7];
u_tinyriscv_core/u_gpr_reg/regs[4] [8];
u_tinyriscv_core/u_gpr_reg/regs[4] [9];
u_tinyriscv_core/u_gpr_reg/regs[4] [10];
u_tinyriscv_core/u_gpr_reg/regs[4] [11];
u_tinyriscv_core/u_gpr_reg/regs[4] [12];
u_tinyriscv_core/u_gpr_reg/regs[4] [13];
u_tinyriscv_core/u_gpr_reg/regs[4] [14];
u_tinyriscv_core/u_gpr_reg/regs[4] [15];
u_tinyriscv_core/u_gpr_reg/regs[4] [16];
u_tinyriscv_core/u_gpr_reg/regs[4] [17];
u_tinyriscv_core/u_gpr_reg/regs[4] [18];
u_tinyriscv_core/u_gpr_reg/regs[4] [19];
u_tinyriscv_core/u_gpr_reg/regs[4] [20];
u_tinyriscv_core/u_gpr_reg/regs[4] [21];
u_tinyriscv_core/u_gpr_reg/regs[4] [22];
u_tinyriscv_core/u_gpr_reg/regs[4] [23];
u_tinyriscv_core/u_gpr_reg/regs[4] [24];
u_tinyriscv_core/u_gpr_reg/regs[4] [25];
u_tinyriscv_core/u_gpr_reg/regs[4] [26];
u_tinyriscv_core/u_gpr_reg/regs[4] [27];
u_tinyriscv_core/u_gpr_reg/regs[4] [28];
u_tinyriscv_core/u_gpr_reg/regs[4] [29];
u_tinyriscv_core/u_gpr_reg/regs[4] [30];
u_tinyriscv_core/u_gpr_reg/regs[4] [31];
u_tinyriscv_core/u_gpr_reg/regs[5] [0];
u_tinyriscv_core/u_gpr_reg/regs[5] [1];
u_tinyriscv_core/u_gpr_reg/regs[5] [2];
u_tinyriscv_core/u_gpr_reg/regs[5] [3];
u_tinyriscv_core/u_gpr_reg/regs[5] [4];
u_tinyriscv_core/u_gpr_reg/regs[5] [5];
u_tinyriscv_core/u_gpr_reg/regs[5] [6];
u_tinyriscv_core/u_gpr_reg/regs[5] [7];
u_tinyriscv_core/u_gpr_reg/regs[5] [8];
u_tinyriscv_core/u_gpr_reg/regs[5] [9];
u_tinyriscv_core/u_gpr_reg/regs[5] [10];
u_tinyriscv_core/u_gpr_reg/regs[5] [11];
u_tinyriscv_core/u_gpr_reg/regs[5] [12];
u_tinyriscv_core/u_gpr_reg/regs[5] [13];
u_tinyriscv_core/u_gpr_reg/regs[5] [14];
u_tinyriscv_core/u_gpr_reg/regs[5] [15];
u_tinyriscv_core/u_gpr_reg/regs[5] [16];
u_tinyriscv_core/u_gpr_reg/regs[5] [17];
u_tinyriscv_core/u_gpr_reg/regs[5] [18];
u_tinyriscv_core/u_gpr_reg/regs[5] [19];
u_tinyriscv_core/u_gpr_reg/regs[5] [20];
u_tinyriscv_core/u_gpr_reg/regs[5] [21];
u_tinyriscv_core/u_gpr_reg/regs[5] [22];
u_tinyriscv_core/u_gpr_reg/regs[5] [23];
u_tinyriscv_core/u_gpr_reg/regs[5] [24];
u_tinyriscv_core/u_gpr_reg/regs[5] [25];
u_tinyriscv_core/u_gpr_reg/regs[5] [26];
u_tinyriscv_core/u_gpr_reg/regs[5] [27];
u_tinyriscv_core/u_gpr_reg/regs[5] [28];
u_tinyriscv_core/u_gpr_reg/regs[5] [29];
u_tinyriscv_core/u_gpr_reg/regs[5] [30];
u_tinyriscv_core/u_gpr_reg/regs[5] [31];
u_tinyriscv_core/u_gpr_reg/regs[6] [0];
u_tinyriscv_core/u_gpr_reg/regs[6] [1];
u_tinyriscv_core/u_gpr_reg/regs[6] [2];
u_tinyriscv_core/u_gpr_reg/regs[6] [3];
u_tinyriscv_core/u_gpr_reg/regs[6] [4];
u_tinyriscv_core/u_gpr_reg/regs[6] [5];
u_tinyriscv_core/u_gpr_reg/regs[6] [6];
u_tinyriscv_core/u_gpr_reg/regs[6] [7];
u_tinyriscv_core/u_gpr_reg/regs[6] [8];
u_tinyriscv_core/u_gpr_reg/regs[6] [9];
u_tinyriscv_core/u_gpr_reg/regs[6] [10];
u_tinyriscv_core/u_gpr_reg/regs[6] [11];
u_tinyriscv_core/u_gpr_reg/regs[6] [12];
u_tinyriscv_core/u_gpr_reg/regs[6] [13];
u_tinyriscv_core/u_gpr_reg/regs[6] [14];
u_tinyriscv_core/u_gpr_reg/regs[6] [15];
u_tinyriscv_core/u_gpr_reg/regs[6] [16];
u_tinyriscv_core/u_gpr_reg/regs[6] [17];
u_tinyriscv_core/u_gpr_reg/regs[6] [18];
u_tinyriscv_core/u_gpr_reg/regs[6] [19];
u_tinyriscv_core/u_gpr_reg/regs[6] [20];
u_tinyriscv_core/u_gpr_reg/regs[6] [21];
u_tinyriscv_core/u_gpr_reg/regs[6] [22];
u_tinyriscv_core/u_gpr_reg/regs[6] [23];
u_tinyriscv_core/u_gpr_reg/regs[6] [24];
u_tinyriscv_core/u_gpr_reg/regs[6] [25];
u_tinyriscv_core/u_gpr_reg/regs[6] [26];
u_tinyriscv_core/u_gpr_reg/regs[6] [27];
u_tinyriscv_core/u_gpr_reg/regs[6] [28];
u_tinyriscv_core/u_gpr_reg/regs[6] [29];
u_tinyriscv_core/u_gpr_reg/regs[6] [30];
u_tinyriscv_core/u_gpr_reg/regs[6] [31];
u_tinyriscv_core/u_gpr_reg/regs[7] [0];
u_tinyriscv_core/u_gpr_reg/regs[7] [1];
u_tinyriscv_core/u_gpr_reg/regs[7] [2];
u_tinyriscv_core/u_gpr_reg/regs[7] [3];
u_tinyriscv_core/u_gpr_reg/regs[7] [4];
u_tinyriscv_core/u_gpr_reg/regs[7] [5];
u_tinyriscv_core/u_gpr_reg/regs[7] [6];
u_tinyriscv_core/u_gpr_reg/regs[7] [7];
u_tinyriscv_core/u_gpr_reg/regs[7] [8];
u_tinyriscv_core/u_gpr_reg/regs[7] [9];
u_tinyriscv_core/u_gpr_reg/regs[7] [10];
u_tinyriscv_core/u_gpr_reg/regs[7] [11];
u_tinyriscv_core/u_gpr_reg/regs[7] [12];
u_tinyriscv_core/u_gpr_reg/regs[7] [13];
u_tinyriscv_core/u_gpr_reg/regs[7] [14];
u_tinyriscv_core/u_gpr_reg/regs[7] [15];
u_tinyriscv_core/u_gpr_reg/regs[7] [16];
u_tinyriscv_core/u_gpr_reg/regs[7] [17];
u_tinyriscv_core/u_gpr_reg/regs[7] [18];
u_tinyriscv_core/u_gpr_reg/regs[7] [19];
u_tinyriscv_core/u_gpr_reg/regs[7] [20];
u_tinyriscv_core/u_gpr_reg/regs[7] [21];
u_tinyriscv_core/u_gpr_reg/regs[7] [22];
u_tinyriscv_core/u_gpr_reg/regs[7] [23];
u_tinyriscv_core/u_gpr_reg/regs[7] [24];
u_tinyriscv_core/u_gpr_reg/regs[7] [25];
u_tinyriscv_core/u_gpr_reg/regs[7] [26];
u_tinyriscv_core/u_gpr_reg/regs[7] [27];
u_tinyriscv_core/u_gpr_reg/regs[7] [28];
u_tinyriscv_core/u_gpr_reg/regs[7] [29];
u_tinyriscv_core/u_gpr_reg/regs[7] [30];
u_tinyriscv_core/u_gpr_reg/regs[7] [31];
u_tinyriscv_core/u_gpr_reg/regs[8] [0];
u_tinyriscv_core/u_gpr_reg/regs[8] [1];
u_tinyriscv_core/u_gpr_reg/regs[8] [2];
u_tinyriscv_core/u_gpr_reg/regs[8] [3];
u_tinyriscv_core/u_gpr_reg/regs[8] [4];
u_tinyriscv_core/u_gpr_reg/regs[8] [5];
u_tinyriscv_core/u_gpr_reg/regs[8] [6];
u_tinyriscv_core/u_gpr_reg/regs[8] [7];
u_tinyriscv_core/u_gpr_reg/regs[8] [8];
u_tinyriscv_core/u_gpr_reg/regs[8] [9];
u_tinyriscv_core/u_gpr_reg/regs[8] [10];
u_tinyriscv_core/u_gpr_reg/regs[8] [11];
u_tinyriscv_core/u_gpr_reg/regs[8] [12];
u_tinyriscv_core/u_gpr_reg/regs[8] [13];
u_tinyriscv_core/u_gpr_reg/regs[8] [14];
u_tinyriscv_core/u_gpr_reg/regs[8] [15];
u_tinyriscv_core/u_gpr_reg/regs[8] [16];
u_tinyriscv_core/u_gpr_reg/regs[8] [17];
u_tinyriscv_core/u_gpr_reg/regs[8] [18];
u_tinyriscv_core/u_gpr_reg/regs[8] [19];
u_tinyriscv_core/u_gpr_reg/regs[8] [20];
u_tinyriscv_core/u_gpr_reg/regs[8] [21];
u_tinyriscv_core/u_gpr_reg/regs[8] [22];
u_tinyriscv_core/u_gpr_reg/regs[8] [23];
u_tinyriscv_core/u_gpr_reg/regs[8] [24];
u_tinyriscv_core/u_gpr_reg/regs[8] [25];
u_tinyriscv_core/u_gpr_reg/regs[8] [26];
u_tinyriscv_core/u_gpr_reg/regs[8] [27];
u_tinyriscv_core/u_gpr_reg/regs[8] [28];
u_tinyriscv_core/u_gpr_reg/regs[8] [29];
u_tinyriscv_core/u_gpr_reg/regs[8] [30];
u_tinyriscv_core/u_gpr_reg/regs[8] [31];
u_tinyriscv_core/u_gpr_reg/regs[9] [0];
u_tinyriscv_core/u_gpr_reg/regs[9] [1];
u_tinyriscv_core/u_gpr_reg/regs[9] [2];
u_tinyriscv_core/u_gpr_reg/regs[9] [3];
u_tinyriscv_core/u_gpr_reg/regs[9] [4];
u_tinyriscv_core/u_gpr_reg/regs[9] [5];
u_tinyriscv_core/u_gpr_reg/regs[9] [6];
u_tinyriscv_core/u_gpr_reg/regs[9] [7];
u_tinyriscv_core/u_gpr_reg/regs[9] [8];
u_tinyriscv_core/u_gpr_reg/regs[9] [9];
u_tinyriscv_core/u_gpr_reg/regs[9] [10];
u_tinyriscv_core/u_gpr_reg/regs[9] [11];
u_tinyriscv_core/u_gpr_reg/regs[9] [12];
u_tinyriscv_core/u_gpr_reg/regs[9] [13];
u_tinyriscv_core/u_gpr_reg/regs[9] [14];
u_tinyriscv_core/u_gpr_reg/regs[9] [15];
u_tinyriscv_core/u_gpr_reg/regs[9] [16];
u_tinyriscv_core/u_gpr_reg/regs[9] [17];
u_tinyriscv_core/u_gpr_reg/regs[9] [18];
u_tinyriscv_core/u_gpr_reg/regs[9] [19];
u_tinyriscv_core/u_gpr_reg/regs[9] [20];
u_tinyriscv_core/u_gpr_reg/regs[9] [21];
u_tinyriscv_core/u_gpr_reg/regs[9] [22];
u_tinyriscv_core/u_gpr_reg/regs[9] [23];
u_tinyriscv_core/u_gpr_reg/regs[9] [24];
u_tinyriscv_core/u_gpr_reg/regs[9] [25];
u_tinyriscv_core/u_gpr_reg/regs[9] [26];
u_tinyriscv_core/u_gpr_reg/regs[9] [27];
u_tinyriscv_core/u_gpr_reg/regs[9] [28];
u_tinyriscv_core/u_gpr_reg/regs[9] [29];
u_tinyriscv_core/u_gpr_reg/regs[9] [30];
u_tinyriscv_core/u_gpr_reg/regs[9] [31];
u_tinyriscv_core/u_gpr_reg/regs[10] [0];
u_tinyriscv_core/u_gpr_reg/regs[10] [1];
u_tinyriscv_core/u_gpr_reg/regs[10] [2];
u_tinyriscv_core/u_gpr_reg/regs[10] [3];
u_tinyriscv_core/u_gpr_reg/regs[10] [4];
u_tinyriscv_core/u_gpr_reg/regs[10] [5];
u_tinyriscv_core/u_gpr_reg/regs[10] [6];
u_tinyriscv_core/u_gpr_reg/regs[10] [7];
u_tinyriscv_core/u_gpr_reg/regs[10] [8];
u_tinyriscv_core/u_gpr_reg/regs[10] [9];
u_tinyriscv_core/u_gpr_reg/regs[10] [10];
u_tinyriscv_core/u_gpr_reg/regs[10] [11];
u_tinyriscv_core/u_gpr_reg/regs[10] [12];
u_tinyriscv_core/u_gpr_reg/regs[10] [13];
u_tinyriscv_core/u_gpr_reg/regs[10] [14];
u_tinyriscv_core/u_gpr_reg/regs[10] [15];
u_tinyriscv_core/u_gpr_reg/regs[10] [16];
u_tinyriscv_core/u_gpr_reg/regs[10] [17];
u_tinyriscv_core/u_gpr_reg/regs[10] [18];
u_tinyriscv_core/u_gpr_reg/regs[10] [19];
u_tinyriscv_core/u_gpr_reg/regs[10] [20];
u_tinyriscv_core/u_gpr_reg/regs[10] [21];
u_tinyriscv_core/u_gpr_reg/regs[10] [22];
u_tinyriscv_core/u_gpr_reg/regs[10] [23];
u_tinyriscv_core/u_gpr_reg/regs[10] [24];
u_tinyriscv_core/u_gpr_reg/regs[10] [25];
u_tinyriscv_core/u_gpr_reg/regs[10] [26];
u_tinyriscv_core/u_gpr_reg/regs[10] [27];
u_tinyriscv_core/u_gpr_reg/regs[10] [28];
u_tinyriscv_core/u_gpr_reg/regs[10] [29];
u_tinyriscv_core/u_gpr_reg/regs[10] [30];
u_tinyriscv_core/u_gpr_reg/regs[10] [31];
u_tinyriscv_core/u_gpr_reg/regs[11] [0];
u_tinyriscv_core/u_gpr_reg/regs[11] [1];
u_tinyriscv_core/u_gpr_reg/regs[11] [2];
u_tinyriscv_core/u_gpr_reg/regs[11] [3];
u_tinyriscv_core/u_gpr_reg/regs[11] [4];
u_tinyriscv_core/u_gpr_reg/regs[11] [5];
u_tinyriscv_core/u_gpr_reg/regs[11] [6];
u_tinyriscv_core/u_gpr_reg/regs[11] [7];
u_tinyriscv_core/u_gpr_reg/regs[11] [8];
u_tinyriscv_core/u_gpr_reg/regs[11] [9];
u_tinyriscv_core/u_gpr_reg/regs[11] [10];
u_tinyriscv_core/u_gpr_reg/regs[11] [11];
u_tinyriscv_core/u_gpr_reg/regs[11] [12];
u_tinyriscv_core/u_gpr_reg/regs[11] [13];
u_tinyriscv_core/u_gpr_reg/regs[11] [14];
u_tinyriscv_core/u_gpr_reg/regs[11] [15];
u_tinyriscv_core/u_gpr_reg/regs[11] [16];
u_tinyriscv_core/u_gpr_reg/regs[11] [17];
u_tinyriscv_core/u_gpr_reg/regs[11] [18];
u_tinyriscv_core/u_gpr_reg/regs[11] [19];
u_tinyriscv_core/u_gpr_reg/regs[11] [20];
u_tinyriscv_core/u_gpr_reg/regs[11] [21];
u_tinyriscv_core/u_gpr_reg/regs[11] [22];
u_tinyriscv_core/u_gpr_reg/regs[11] [23];
u_tinyriscv_core/u_gpr_reg/regs[11] [24];
u_tinyriscv_core/u_gpr_reg/regs[11] [25];
u_tinyriscv_core/u_gpr_reg/regs[11] [26];
u_tinyriscv_core/u_gpr_reg/regs[11] [27];
u_tinyriscv_core/u_gpr_reg/regs[11] [28];
u_tinyriscv_core/u_gpr_reg/regs[11] [29];
u_tinyriscv_core/u_gpr_reg/regs[11] [30];
u_tinyriscv_core/u_gpr_reg/regs[11] [31];
u_tinyriscv_core/u_gpr_reg/regs[12] [0];
u_tinyriscv_core/u_gpr_reg/regs[12] [1];
u_tinyriscv_core/u_gpr_reg/regs[12] [2];
u_tinyriscv_core/u_gpr_reg/regs[12] [3];
u_tinyriscv_core/u_gpr_reg/regs[12] [4];
u_tinyriscv_core/u_gpr_reg/regs[12] [5];
u_tinyriscv_core/u_gpr_reg/regs[12] [6];
u_tinyriscv_core/u_gpr_reg/regs[12] [7];
u_tinyriscv_core/u_gpr_reg/regs[12] [8];
u_tinyriscv_core/u_gpr_reg/regs[12] [9];
u_tinyriscv_core/u_gpr_reg/regs[12] [10];
u_tinyriscv_core/u_gpr_reg/regs[12] [11];
u_tinyriscv_core/u_gpr_reg/regs[12] [12];
u_tinyriscv_core/u_gpr_reg/regs[12] [13];
u_tinyriscv_core/u_gpr_reg/regs[12] [14];
u_tinyriscv_core/u_gpr_reg/regs[12] [15];
u_tinyriscv_core/u_gpr_reg/regs[12] [16];
u_tinyriscv_core/u_gpr_reg/regs[12] [17];
u_tinyriscv_core/u_gpr_reg/regs[12] [18];
u_tinyriscv_core/u_gpr_reg/regs[12] [19];
u_tinyriscv_core/u_gpr_reg/regs[12] [20];
u_tinyriscv_core/u_gpr_reg/regs[12] [21];
u_tinyriscv_core/u_gpr_reg/regs[12] [22];
u_tinyriscv_core/u_gpr_reg/regs[12] [23];
u_tinyriscv_core/u_gpr_reg/regs[12] [24];
u_tinyriscv_core/u_gpr_reg/regs[12] [25];
u_tinyriscv_core/u_gpr_reg/regs[12] [26];
u_tinyriscv_core/u_gpr_reg/regs[12] [27];
u_tinyriscv_core/u_gpr_reg/regs[12] [28];
u_tinyriscv_core/u_gpr_reg/regs[12] [29];
u_tinyriscv_core/u_gpr_reg/regs[12] [30];
u_tinyriscv_core/u_gpr_reg/regs[12] [31];
u_tinyriscv_core/u_gpr_reg/regs[13] [0];
u_tinyriscv_core/u_gpr_reg/regs[13] [1];
u_tinyriscv_core/u_gpr_reg/regs[13] [2];
u_tinyriscv_core/u_gpr_reg/regs[13] [3];
u_tinyriscv_core/u_gpr_reg/regs[13] [4];
u_tinyriscv_core/u_gpr_reg/regs[13] [5];
u_tinyriscv_core/u_gpr_reg/regs[13] [6];
u_tinyriscv_core/u_gpr_reg/regs[13] [7];
u_tinyriscv_core/u_gpr_reg/regs[13] [8];
u_tinyriscv_core/u_gpr_reg/regs[13] [9];
u_tinyriscv_core/u_gpr_reg/regs[13] [10];
u_tinyriscv_core/u_gpr_reg/regs[13] [11];
u_tinyriscv_core/u_gpr_reg/regs[13] [12];
u_tinyriscv_core/u_gpr_reg/regs[13] [13];
u_tinyriscv_core/u_gpr_reg/regs[13] [14];
u_tinyriscv_core/u_gpr_reg/regs[13] [15];
u_tinyriscv_core/u_gpr_reg/regs[13] [16];
u_tinyriscv_core/u_gpr_reg/regs[13] [17];
u_tinyriscv_core/u_gpr_reg/regs[13] [18];
u_tinyriscv_core/u_gpr_reg/regs[13] [19];
u_tinyriscv_core/u_gpr_reg/regs[13] [20];
u_tinyriscv_core/u_gpr_reg/regs[13] [21];
u_tinyriscv_core/u_gpr_reg/regs[13] [22];
u_tinyriscv_core/u_gpr_reg/regs[13] [23];
u_tinyriscv_core/u_gpr_reg/regs[13] [24];
u_tinyriscv_core/u_gpr_reg/regs[13] [25];
u_tinyriscv_core/u_gpr_reg/regs[13] [26];
u_tinyriscv_core/u_gpr_reg/regs[13] [27];
u_tinyriscv_core/u_gpr_reg/regs[13] [28];
u_tinyriscv_core/u_gpr_reg/regs[13] [29];
u_tinyriscv_core/u_gpr_reg/regs[13] [30];
u_tinyriscv_core/u_gpr_reg/regs[13] [31];
u_tinyriscv_core/u_gpr_reg/regs[14] [0];
u_tinyriscv_core/u_gpr_reg/regs[14] [1];
u_tinyriscv_core/u_gpr_reg/regs[14] [2];
u_tinyriscv_core/u_gpr_reg/regs[14] [3];
u_tinyriscv_core/u_gpr_reg/regs[14] [4];
u_tinyriscv_core/u_gpr_reg/regs[14] [5];
u_tinyriscv_core/u_gpr_reg/regs[14] [6];
u_tinyriscv_core/u_gpr_reg/regs[14] [7];
u_tinyriscv_core/u_gpr_reg/regs[14] [8];
u_tinyriscv_core/u_gpr_reg/regs[14] [9];
u_tinyriscv_core/u_gpr_reg/regs[14] [10];
u_tinyriscv_core/u_gpr_reg/regs[14] [11];
u_tinyriscv_core/u_gpr_reg/regs[14] [12];
u_tinyriscv_core/u_gpr_reg/regs[14] [13];
u_tinyriscv_core/u_gpr_reg/regs[14] [14];
u_tinyriscv_core/u_gpr_reg/regs[14] [15];
u_tinyriscv_core/u_gpr_reg/regs[14] [16];
u_tinyriscv_core/u_gpr_reg/regs[14] [17];
u_tinyriscv_core/u_gpr_reg/regs[14] [18];
u_tinyriscv_core/u_gpr_reg/regs[14] [19];
u_tinyriscv_core/u_gpr_reg/regs[14] [20];
u_tinyriscv_core/u_gpr_reg/regs[14] [21];
u_tinyriscv_core/u_gpr_reg/regs[14] [22];
u_tinyriscv_core/u_gpr_reg/regs[14] [23];
u_tinyriscv_core/u_gpr_reg/regs[14] [24];
u_tinyriscv_core/u_gpr_reg/regs[14] [25];
u_tinyriscv_core/u_gpr_reg/regs[14] [26];
u_tinyriscv_core/u_gpr_reg/regs[14] [27];
u_tinyriscv_core/u_gpr_reg/regs[14] [28];
u_tinyriscv_core/u_gpr_reg/regs[14] [29];
u_tinyriscv_core/u_gpr_reg/regs[14] [30];
u_tinyriscv_core/u_gpr_reg/regs[14] [31];
u_tinyriscv_core/u_gpr_reg/regs[15] [0];
u_tinyriscv_core/u_gpr_reg/regs[15] [1];
u_tinyriscv_core/u_gpr_reg/regs[15] [2];
u_tinyriscv_core/u_gpr_reg/regs[15] [3];
u_tinyriscv_core/u_gpr_reg/regs[15] [4];
u_tinyriscv_core/u_gpr_reg/regs[15] [5];
u_tinyriscv_core/u_gpr_reg/regs[15] [6];
u_tinyriscv_core/u_gpr_reg/regs[15] [7];
u_tinyriscv_core/u_gpr_reg/regs[15] [8];
u_tinyriscv_core/u_gpr_reg/regs[15] [9];
u_tinyriscv_core/u_gpr_reg/regs[15] [10];
u_tinyriscv_core/u_gpr_reg/regs[15] [11];
u_tinyriscv_core/u_gpr_reg/regs[15] [12];
u_tinyriscv_core/u_gpr_reg/regs[15] [13];
u_tinyriscv_core/u_gpr_reg/regs[15] [14];
u_tinyriscv_core/u_gpr_reg/regs[15] [15];
u_tinyriscv_core/u_gpr_reg/regs[15] [16];
u_tinyriscv_core/u_gpr_reg/regs[15] [17];
u_tinyriscv_core/u_gpr_reg/regs[15] [18];
u_tinyriscv_core/u_gpr_reg/regs[15] [19];
u_tinyriscv_core/u_gpr_reg/regs[15] [20];
u_tinyriscv_core/u_gpr_reg/regs[15] [21];
u_tinyriscv_core/u_gpr_reg/regs[15] [22];
u_tinyriscv_core/u_gpr_reg/regs[15] [23];
u_tinyriscv_core/u_gpr_reg/regs[15] [24];
u_tinyriscv_core/u_gpr_reg/regs[15] [25];
u_tinyriscv_core/u_gpr_reg/regs[15] [26];
u_tinyriscv_core/u_gpr_reg/regs[15] [27];
u_tinyriscv_core/u_gpr_reg/regs[15] [28];
u_tinyriscv_core/u_gpr_reg/regs[15] [29];
u_tinyriscv_core/u_gpr_reg/regs[15] [30];
u_tinyriscv_core/u_gpr_reg/regs[15] [31];
u_tinyriscv_core/u_gpr_reg/regs[16] [0];
u_tinyriscv_core/u_gpr_reg/regs[16] [1];
u_tinyriscv_core/u_gpr_reg/regs[16] [2];
u_tinyriscv_core/u_gpr_reg/regs[16] [3];
u_tinyriscv_core/u_gpr_reg/regs[16] [4];
u_tinyriscv_core/u_gpr_reg/regs[16] [5];
u_tinyriscv_core/u_gpr_reg/regs[16] [6];
u_tinyriscv_core/u_gpr_reg/regs[16] [7];
u_tinyriscv_core/u_gpr_reg/regs[16] [8];
u_tinyriscv_core/u_gpr_reg/regs[16] [9];
u_tinyriscv_core/u_gpr_reg/regs[16] [10];
u_tinyriscv_core/u_gpr_reg/regs[16] [11];
u_tinyriscv_core/u_gpr_reg/regs[16] [12];
u_tinyriscv_core/u_gpr_reg/regs[16] [13];
u_tinyriscv_core/u_gpr_reg/regs[16] [14];
u_tinyriscv_core/u_gpr_reg/regs[16] [15];
u_tinyriscv_core/u_gpr_reg/regs[16] [16];
u_tinyriscv_core/u_gpr_reg/regs[16] [17];
u_tinyriscv_core/u_gpr_reg/regs[16] [18];
u_tinyriscv_core/u_gpr_reg/regs[16] [19];
u_tinyriscv_core/u_gpr_reg/regs[16] [20];
u_tinyriscv_core/u_gpr_reg/regs[16] [21];
u_tinyriscv_core/u_gpr_reg/regs[16] [22];
u_tinyriscv_core/u_gpr_reg/regs[16] [23];
u_tinyriscv_core/u_gpr_reg/regs[16] [24];
u_tinyriscv_core/u_gpr_reg/regs[16] [25];
u_tinyriscv_core/u_gpr_reg/regs[16] [26];
u_tinyriscv_core/u_gpr_reg/regs[16] [27];
u_tinyriscv_core/u_gpr_reg/regs[16] [28];
u_tinyriscv_core/u_gpr_reg/regs[16] [29];
u_tinyriscv_core/u_gpr_reg/regs[16] [30];
u_tinyriscv_core/u_gpr_reg/regs[16] [31];
u_tinyriscv_core/u_gpr_reg/regs[17] [0];
u_tinyriscv_core/u_gpr_reg/regs[17] [1];
u_tinyriscv_core/u_gpr_reg/regs[17] [2];
u_tinyriscv_core/u_gpr_reg/regs[17] [3];
u_tinyriscv_core/u_gpr_reg/regs[17] [4];
u_tinyriscv_core/u_gpr_reg/regs[17] [5];
u_tinyriscv_core/u_gpr_reg/regs[17] [6];
u_tinyriscv_core/u_gpr_reg/regs[17] [7];
u_tinyriscv_core/u_gpr_reg/regs[17] [8];
u_tinyriscv_core/u_gpr_reg/regs[17] [9];
u_tinyriscv_core/u_gpr_reg/regs[17] [10];
u_tinyriscv_core/u_gpr_reg/regs[17] [11];
u_tinyriscv_core/u_gpr_reg/regs[17] [12];
u_tinyriscv_core/u_gpr_reg/regs[17] [13];
u_tinyriscv_core/u_gpr_reg/regs[17] [14];
u_tinyriscv_core/u_gpr_reg/regs[17] [15];
u_tinyriscv_core/u_gpr_reg/regs[17] [16];
u_tinyriscv_core/u_gpr_reg/regs[17] [17];
u_tinyriscv_core/u_gpr_reg/regs[17] [18];
u_tinyriscv_core/u_gpr_reg/regs[17] [19];
u_tinyriscv_core/u_gpr_reg/regs[17] [20];
u_tinyriscv_core/u_gpr_reg/regs[17] [21];
u_tinyriscv_core/u_gpr_reg/regs[17] [22];
u_tinyriscv_core/u_gpr_reg/regs[17] [23];
u_tinyriscv_core/u_gpr_reg/regs[17] [24];
u_tinyriscv_core/u_gpr_reg/regs[17] [25];
u_tinyriscv_core/u_gpr_reg/regs[17] [26];
u_tinyriscv_core/u_gpr_reg/regs[17] [27];
u_tinyriscv_core/u_gpr_reg/regs[17] [28];
u_tinyriscv_core/u_gpr_reg/regs[17] [29];
u_tinyriscv_core/u_gpr_reg/regs[17] [30];
u_tinyriscv_core/u_gpr_reg/regs[17] [31];
u_tinyriscv_core/u_gpr_reg/regs[18] [0];
u_tinyriscv_core/u_gpr_reg/regs[18] [1];
u_tinyriscv_core/u_gpr_reg/regs[18] [2];
u_tinyriscv_core/u_gpr_reg/regs[18] [3];
u_tinyriscv_core/u_gpr_reg/regs[18] [4];
u_tinyriscv_core/u_gpr_reg/regs[18] [5];
u_tinyriscv_core/u_gpr_reg/regs[18] [6];
u_tinyriscv_core/u_gpr_reg/regs[18] [7];
u_tinyriscv_core/u_gpr_reg/regs[18] [8];
u_tinyriscv_core/u_gpr_reg/regs[18] [9];
u_tinyriscv_core/u_gpr_reg/regs[18] [10];
u_tinyriscv_core/u_gpr_reg/regs[18] [11];
u_tinyriscv_core/u_gpr_reg/regs[18] [12];
u_tinyriscv_core/u_gpr_reg/regs[18] [13];
u_tinyriscv_core/u_gpr_reg/regs[18] [14];
u_tinyriscv_core/u_gpr_reg/regs[18] [15];
u_tinyriscv_core/u_gpr_reg/regs[18] [16];
u_tinyriscv_core/u_gpr_reg/regs[18] [17];
u_tinyriscv_core/u_gpr_reg/regs[18] [18];
u_tinyriscv_core/u_gpr_reg/regs[18] [19];
u_tinyriscv_core/u_gpr_reg/regs[18] [20];
u_tinyriscv_core/u_gpr_reg/regs[18] [21];
u_tinyriscv_core/u_gpr_reg/regs[18] [22];
u_tinyriscv_core/u_gpr_reg/regs[18] [23];
u_tinyriscv_core/u_gpr_reg/regs[18] [24];
u_tinyriscv_core/u_gpr_reg/regs[18] [25];
u_tinyriscv_core/u_gpr_reg/regs[18] [26];
u_tinyriscv_core/u_gpr_reg/regs[18] [27];
u_tinyriscv_core/u_gpr_reg/regs[18] [28];
u_tinyriscv_core/u_gpr_reg/regs[18] [29];
u_tinyriscv_core/u_gpr_reg/regs[18] [30];
u_tinyriscv_core/u_gpr_reg/regs[18] [31];
u_tinyriscv_core/u_gpr_reg/regs[19] [0];
u_tinyriscv_core/u_gpr_reg/regs[19] [1];
u_tinyriscv_core/u_gpr_reg/regs[19] [2];
u_tinyriscv_core/u_gpr_reg/regs[19] [3];
u_tinyriscv_core/u_gpr_reg/regs[19] [4];
u_tinyriscv_core/u_gpr_reg/regs[19] [5];
u_tinyriscv_core/u_gpr_reg/regs[19] [6];
u_tinyriscv_core/u_gpr_reg/regs[19] [7];
u_tinyriscv_core/u_gpr_reg/regs[19] [8];
u_tinyriscv_core/u_gpr_reg/regs[19] [9];
u_tinyriscv_core/u_gpr_reg/regs[19] [10];
u_tinyriscv_core/u_gpr_reg/regs[19] [11];
u_tinyriscv_core/u_gpr_reg/regs[19] [12];
u_tinyriscv_core/u_gpr_reg/regs[19] [13];
u_tinyriscv_core/u_gpr_reg/regs[19] [14];
u_tinyriscv_core/u_gpr_reg/regs[19] [15];
u_tinyriscv_core/u_gpr_reg/regs[19] [16];
u_tinyriscv_core/u_gpr_reg/regs[19] [17];
u_tinyriscv_core/u_gpr_reg/regs[19] [18];
u_tinyriscv_core/u_gpr_reg/regs[19] [19];
u_tinyriscv_core/u_gpr_reg/regs[19] [20];
u_tinyriscv_core/u_gpr_reg/regs[19] [21];
u_tinyriscv_core/u_gpr_reg/regs[19] [22];
u_tinyriscv_core/u_gpr_reg/regs[19] [23];
u_tinyriscv_core/u_gpr_reg/regs[19] [24];
u_tinyriscv_core/u_gpr_reg/regs[19] [25];
u_tinyriscv_core/u_gpr_reg/regs[19] [26];
u_tinyriscv_core/u_gpr_reg/regs[19] [27];
u_tinyriscv_core/u_gpr_reg/regs[19] [28];
u_tinyriscv_core/u_gpr_reg/regs[19] [29];
u_tinyriscv_core/u_gpr_reg/regs[19] [30];
u_tinyriscv_core/u_gpr_reg/regs[19] [31];
u_tinyriscv_core/u_gpr_reg/regs[20] [0];
u_tinyriscv_core/u_gpr_reg/regs[20] [1];
u_tinyriscv_core/u_gpr_reg/regs[20] [2];
u_tinyriscv_core/u_gpr_reg/regs[20] [3];
u_tinyriscv_core/u_gpr_reg/regs[20] [4];
u_tinyriscv_core/u_gpr_reg/regs[20] [5];
u_tinyriscv_core/u_gpr_reg/regs[20] [6];
u_tinyriscv_core/u_gpr_reg/regs[20] [7];
u_tinyriscv_core/u_gpr_reg/regs[20] [8];
u_tinyriscv_core/u_gpr_reg/regs[20] [9];
u_tinyriscv_core/u_gpr_reg/regs[20] [10];
u_tinyriscv_core/u_gpr_reg/regs[20] [11];
u_tinyriscv_core/u_gpr_reg/regs[20] [12];
u_tinyriscv_core/u_gpr_reg/regs[20] [13];
u_tinyriscv_core/u_gpr_reg/regs[20] [14];
u_tinyriscv_core/u_gpr_reg/regs[20] [15];
u_tinyriscv_core/u_gpr_reg/regs[20] [16];
u_tinyriscv_core/u_gpr_reg/regs[20] [17];
u_tinyriscv_core/u_gpr_reg/regs[20] [18];
u_tinyriscv_core/u_gpr_reg/regs[20] [19];
u_tinyriscv_core/u_gpr_reg/regs[20] [20];
u_tinyriscv_core/u_gpr_reg/regs[20] [21];
u_tinyriscv_core/u_gpr_reg/regs[20] [22];
u_tinyriscv_core/u_gpr_reg/regs[20] [23];
u_tinyriscv_core/u_gpr_reg/regs[20] [24];
u_tinyriscv_core/u_gpr_reg/regs[20] [25];
u_tinyriscv_core/u_gpr_reg/regs[20] [26];
u_tinyriscv_core/u_gpr_reg/regs[20] [27];
u_tinyriscv_core/u_gpr_reg/regs[20] [28];
u_tinyriscv_core/u_gpr_reg/regs[20] [29];
u_tinyriscv_core/u_gpr_reg/regs[20] [30];
u_tinyriscv_core/u_gpr_reg/regs[20] [31];
u_tinyriscv_core/u_gpr_reg/regs[21] [0];
u_tinyriscv_core/u_gpr_reg/regs[21] [1];
u_tinyriscv_core/u_gpr_reg/regs[21] [2];
u_tinyriscv_core/u_gpr_reg/regs[21] [3];
u_tinyriscv_core/u_gpr_reg/regs[21] [4];
u_tinyriscv_core/u_gpr_reg/regs[21] [5];
u_tinyriscv_core/u_gpr_reg/regs[21] [6];
u_tinyriscv_core/u_gpr_reg/regs[21] [7];
u_tinyriscv_core/u_gpr_reg/regs[21] [8];
u_tinyriscv_core/u_gpr_reg/regs[21] [9];
u_tinyriscv_core/u_gpr_reg/regs[21] [10];
u_tinyriscv_core/u_gpr_reg/regs[21] [11];
u_tinyriscv_core/u_gpr_reg/regs[21] [12];
u_tinyriscv_core/u_gpr_reg/regs[21] [13];
u_tinyriscv_core/u_gpr_reg/regs[21] [14];
u_tinyriscv_core/u_gpr_reg/regs[21] [15];
u_tinyriscv_core/u_gpr_reg/regs[21] [16];
u_tinyriscv_core/u_gpr_reg/regs[21] [17];
u_tinyriscv_core/u_gpr_reg/regs[21] [18];
u_tinyriscv_core/u_gpr_reg/regs[21] [19];
u_tinyriscv_core/u_gpr_reg/regs[21] [20];
u_tinyriscv_core/u_gpr_reg/regs[21] [21];
u_tinyriscv_core/u_gpr_reg/regs[21] [22];
u_tinyriscv_core/u_gpr_reg/regs[21] [23];
u_tinyriscv_core/u_gpr_reg/regs[21] [24];
u_tinyriscv_core/u_gpr_reg/regs[21] [25];
u_tinyriscv_core/u_gpr_reg/regs[21] [26];
u_tinyriscv_core/u_gpr_reg/regs[21] [27];
u_tinyriscv_core/u_gpr_reg/regs[21] [28];
u_tinyriscv_core/u_gpr_reg/regs[21] [29];
u_tinyriscv_core/u_gpr_reg/regs[21] [30];
u_tinyriscv_core/u_gpr_reg/regs[21] [31];
u_tinyriscv_core/u_gpr_reg/regs[22] [0];
u_tinyriscv_core/u_gpr_reg/regs[22] [1];
u_tinyriscv_core/u_gpr_reg/regs[22] [2];
u_tinyriscv_core/u_gpr_reg/regs[22] [3];
u_tinyriscv_core/u_gpr_reg/regs[22] [4];
u_tinyriscv_core/u_gpr_reg/regs[22] [5];
u_tinyriscv_core/u_gpr_reg/regs[22] [6];
u_tinyriscv_core/u_gpr_reg/regs[22] [7];
u_tinyriscv_core/u_gpr_reg/regs[22] [8];
u_tinyriscv_core/u_gpr_reg/regs[22] [9];
u_tinyriscv_core/u_gpr_reg/regs[22] [10];
u_tinyriscv_core/u_gpr_reg/regs[22] [11];
u_tinyriscv_core/u_gpr_reg/regs[22] [12];
u_tinyriscv_core/u_gpr_reg/regs[22] [13];
u_tinyriscv_core/u_gpr_reg/regs[22] [14];
u_tinyriscv_core/u_gpr_reg/regs[22] [15];
u_tinyriscv_core/u_gpr_reg/regs[22] [16];
u_tinyriscv_core/u_gpr_reg/regs[22] [17];
u_tinyriscv_core/u_gpr_reg/regs[22] [18];
u_tinyriscv_core/u_gpr_reg/regs[22] [19];
u_tinyriscv_core/u_gpr_reg/regs[22] [20];
u_tinyriscv_core/u_gpr_reg/regs[22] [21];
u_tinyriscv_core/u_gpr_reg/regs[22] [22];
u_tinyriscv_core/u_gpr_reg/regs[22] [23];
u_tinyriscv_core/u_gpr_reg/regs[22] [24];
u_tinyriscv_core/u_gpr_reg/regs[22] [25];
u_tinyriscv_core/u_gpr_reg/regs[22] [26];
u_tinyriscv_core/u_gpr_reg/regs[22] [27];
u_tinyriscv_core/u_gpr_reg/regs[22] [28];
u_tinyriscv_core/u_gpr_reg/regs[22] [29];
u_tinyriscv_core/u_gpr_reg/regs[22] [30];
u_tinyriscv_core/u_gpr_reg/regs[22] [31];
u_tinyriscv_core/u_gpr_reg/regs[23] [0];
u_tinyriscv_core/u_gpr_reg/regs[23] [1];
u_tinyriscv_core/u_gpr_reg/regs[23] [2];
u_tinyriscv_core/u_gpr_reg/regs[23] [3];
u_tinyriscv_core/u_gpr_reg/regs[23] [4];
u_tinyriscv_core/u_gpr_reg/regs[23] [5];
u_tinyriscv_core/u_gpr_reg/regs[23] [6];
u_tinyriscv_core/u_gpr_reg/regs[23] [7];
u_tinyriscv_core/u_gpr_reg/regs[23] [8];
u_tinyriscv_core/u_gpr_reg/regs[23] [9];
u_tinyriscv_core/u_gpr_reg/regs[23] [10];
u_tinyriscv_core/u_gpr_reg/regs[23] [11];
u_tinyriscv_core/u_gpr_reg/regs[23] [12];
u_tinyriscv_core/u_gpr_reg/regs[23] [13];
u_tinyriscv_core/u_gpr_reg/regs[23] [14];
u_tinyriscv_core/u_gpr_reg/regs[23] [15];
u_tinyriscv_core/u_gpr_reg/regs[23] [16];
u_tinyriscv_core/u_gpr_reg/regs[23] [17];
u_tinyriscv_core/u_gpr_reg/regs[23] [18];
u_tinyriscv_core/u_gpr_reg/regs[23] [19];
u_tinyriscv_core/u_gpr_reg/regs[23] [20];
u_tinyriscv_core/u_gpr_reg/regs[23] [21];
u_tinyriscv_core/u_gpr_reg/regs[23] [22];
u_tinyriscv_core/u_gpr_reg/regs[23] [23];
u_tinyriscv_core/u_gpr_reg/regs[23] [24];
u_tinyriscv_core/u_gpr_reg/regs[23] [25];
u_tinyriscv_core/u_gpr_reg/regs[23] [26];
u_tinyriscv_core/u_gpr_reg/regs[23] [27];
u_tinyriscv_core/u_gpr_reg/regs[23] [28];
u_tinyriscv_core/u_gpr_reg/regs[23] [29];
u_tinyriscv_core/u_gpr_reg/regs[23] [30];
u_tinyriscv_core/u_gpr_reg/regs[23] [31];
u_tinyriscv_core/u_gpr_reg/regs[24] [0];
u_tinyriscv_core/u_gpr_reg/regs[24] [1];
u_tinyriscv_core/u_gpr_reg/regs[24] [2];
u_tinyriscv_core/u_gpr_reg/regs[24] [3];
u_tinyriscv_core/u_gpr_reg/regs[24] [4];
u_tinyriscv_core/u_gpr_reg/regs[24] [5];
u_tinyriscv_core/u_gpr_reg/regs[24] [6];
u_tinyriscv_core/u_gpr_reg/regs[24] [7];
u_tinyriscv_core/u_gpr_reg/regs[24] [8];
u_tinyriscv_core/u_gpr_reg/regs[24] [9];
u_tinyriscv_core/u_gpr_reg/regs[24] [10];
u_tinyriscv_core/u_gpr_reg/regs[24] [11];
u_tinyriscv_core/u_gpr_reg/regs[24] [12];
u_tinyriscv_core/u_gpr_reg/regs[24] [13];
u_tinyriscv_core/u_gpr_reg/regs[24] [14];
u_tinyriscv_core/u_gpr_reg/regs[24] [15];
u_tinyriscv_core/u_gpr_reg/regs[24] [16];
u_tinyriscv_core/u_gpr_reg/regs[24] [17];
u_tinyriscv_core/u_gpr_reg/regs[24] [18];
u_tinyriscv_core/u_gpr_reg/regs[24] [19];
u_tinyriscv_core/u_gpr_reg/regs[24] [20];
u_tinyriscv_core/u_gpr_reg/regs[24] [21];
u_tinyriscv_core/u_gpr_reg/regs[24] [22];
u_tinyriscv_core/u_gpr_reg/regs[24] [23];
u_tinyriscv_core/u_gpr_reg/regs[24] [24];
u_tinyriscv_core/u_gpr_reg/regs[24] [25];
u_tinyriscv_core/u_gpr_reg/regs[24] [26];
u_tinyriscv_core/u_gpr_reg/regs[24] [27];
u_tinyriscv_core/u_gpr_reg/regs[24] [28];
u_tinyriscv_core/u_gpr_reg/regs[24] [29];
u_tinyriscv_core/u_gpr_reg/regs[24] [30];
u_tinyriscv_core/u_gpr_reg/regs[24] [31];
u_tinyriscv_core/u_gpr_reg/regs[25] [0];
u_tinyriscv_core/u_gpr_reg/regs[25] [1];
u_tinyriscv_core/u_gpr_reg/regs[25] [2];
u_tinyriscv_core/u_gpr_reg/regs[25] [3];
u_tinyriscv_core/u_gpr_reg/regs[25] [4];
u_tinyriscv_core/u_gpr_reg/regs[25] [5];
u_tinyriscv_core/u_gpr_reg/regs[25] [6];
u_tinyriscv_core/u_gpr_reg/regs[25] [7];
u_tinyriscv_core/u_gpr_reg/regs[25] [8];
u_tinyriscv_core/u_gpr_reg/regs[25] [9];
u_tinyriscv_core/u_gpr_reg/regs[25] [10];
u_tinyriscv_core/u_gpr_reg/regs[25] [11];
u_tinyriscv_core/u_gpr_reg/regs[25] [12];
u_tinyriscv_core/u_gpr_reg/regs[25] [13];
u_tinyriscv_core/u_gpr_reg/regs[25] [14];
u_tinyriscv_core/u_gpr_reg/regs[25] [15];
u_tinyriscv_core/u_gpr_reg/regs[25] [16];
u_tinyriscv_core/u_gpr_reg/regs[25] [17];
u_tinyriscv_core/u_gpr_reg/regs[25] [18];
u_tinyriscv_core/u_gpr_reg/regs[25] [19];
u_tinyriscv_core/u_gpr_reg/regs[25] [20];
u_tinyriscv_core/u_gpr_reg/regs[25] [21];
u_tinyriscv_core/u_gpr_reg/regs[25] [22];
u_tinyriscv_core/u_gpr_reg/regs[25] [23];
u_tinyriscv_core/u_gpr_reg/regs[25] [24];
u_tinyriscv_core/u_gpr_reg/regs[25] [25];
u_tinyriscv_core/u_gpr_reg/regs[25] [26];
u_tinyriscv_core/u_gpr_reg/regs[25] [27];
u_tinyriscv_core/u_gpr_reg/regs[25] [28];
u_tinyriscv_core/u_gpr_reg/regs[25] [29];
u_tinyriscv_core/u_gpr_reg/regs[25] [30];
u_tinyriscv_core/u_gpr_reg/regs[25] [31];
u_tinyriscv_core/u_gpr_reg/regs[26] [0];
u_tinyriscv_core/u_gpr_reg/regs[26] [1];
u_tinyriscv_core/u_gpr_reg/regs[26] [2];
u_tinyriscv_core/u_gpr_reg/regs[26] [3];
u_tinyriscv_core/u_gpr_reg/regs[26] [4];
u_tinyriscv_core/u_gpr_reg/regs[26] [5];
u_tinyriscv_core/u_gpr_reg/regs[26] [6];
u_tinyriscv_core/u_gpr_reg/regs[26] [7];
u_tinyriscv_core/u_gpr_reg/regs[26] [8];
u_tinyriscv_core/u_gpr_reg/regs[26] [9];
u_tinyriscv_core/u_gpr_reg/regs[26] [10];
u_tinyriscv_core/u_gpr_reg/regs[26] [11];
u_tinyriscv_core/u_gpr_reg/regs[26] [12];
u_tinyriscv_core/u_gpr_reg/regs[26] [13];
u_tinyriscv_core/u_gpr_reg/regs[26] [14];
u_tinyriscv_core/u_gpr_reg/regs[26] [15];
u_tinyriscv_core/u_gpr_reg/regs[26] [16];
u_tinyriscv_core/u_gpr_reg/regs[26] [17];
u_tinyriscv_core/u_gpr_reg/regs[26] [18];
u_tinyriscv_core/u_gpr_reg/regs[26] [19];
u_tinyriscv_core/u_gpr_reg/regs[26] [20];
u_tinyriscv_core/u_gpr_reg/regs[26] [21];
u_tinyriscv_core/u_gpr_reg/regs[26] [22];
u_tinyriscv_core/u_gpr_reg/regs[26] [23];
u_tinyriscv_core/u_gpr_reg/regs[26] [24];
u_tinyriscv_core/u_gpr_reg/regs[26] [25];
u_tinyriscv_core/u_gpr_reg/regs[26] [26];
u_tinyriscv_core/u_gpr_reg/regs[26] [27];
u_tinyriscv_core/u_gpr_reg/regs[26] [28];
u_tinyriscv_core/u_gpr_reg/regs[26] [29];
u_tinyriscv_core/u_gpr_reg/regs[26] [30];
u_tinyriscv_core/u_gpr_reg/regs[26] [31];
u_tinyriscv_core/u_gpr_reg/regs[27] [0];
u_tinyriscv_core/u_gpr_reg/regs[27] [1];
u_tinyriscv_core/u_gpr_reg/regs[27] [2];
u_tinyriscv_core/u_gpr_reg/regs[27] [3];
u_tinyriscv_core/u_gpr_reg/regs[27] [4];
u_tinyriscv_core/u_gpr_reg/regs[27] [5];
u_tinyriscv_core/u_gpr_reg/regs[27] [6];
u_tinyriscv_core/u_gpr_reg/regs[27] [7];
u_tinyriscv_core/u_gpr_reg/regs[27] [8];
u_tinyriscv_core/u_gpr_reg/regs[27] [9];
u_tinyriscv_core/u_gpr_reg/regs[27] [10];
u_tinyriscv_core/u_gpr_reg/regs[27] [11];
u_tinyriscv_core/u_gpr_reg/regs[27] [12];
u_tinyriscv_core/u_gpr_reg/regs[27] [13];
u_tinyriscv_core/u_gpr_reg/regs[27] [14];
u_tinyriscv_core/u_gpr_reg/regs[27] [15];
u_tinyriscv_core/u_gpr_reg/regs[27] [16];
u_tinyriscv_core/u_gpr_reg/regs[27] [17];
u_tinyriscv_core/u_gpr_reg/regs[27] [18];
u_tinyriscv_core/u_gpr_reg/regs[27] [19];
u_tinyriscv_core/u_gpr_reg/regs[27] [20];
u_tinyriscv_core/u_gpr_reg/regs[27] [21];
u_tinyriscv_core/u_gpr_reg/regs[27] [22];
u_tinyriscv_core/u_gpr_reg/regs[27] [23];
u_tinyriscv_core/u_gpr_reg/regs[27] [24];
u_tinyriscv_core/u_gpr_reg/regs[27] [25];
u_tinyriscv_core/u_gpr_reg/regs[27] [26];
u_tinyriscv_core/u_gpr_reg/regs[27] [27];
u_tinyriscv_core/u_gpr_reg/regs[27] [28];
u_tinyriscv_core/u_gpr_reg/regs[27] [29];
u_tinyriscv_core/u_gpr_reg/regs[27] [30];
u_tinyriscv_core/u_gpr_reg/regs[27] [31];
u_tinyriscv_core/u_gpr_reg/regs[28] [0];
u_tinyriscv_core/u_gpr_reg/regs[28] [1];
u_tinyriscv_core/u_gpr_reg/regs[28] [2];
u_tinyriscv_core/u_gpr_reg/regs[28] [3];
u_tinyriscv_core/u_gpr_reg/regs[28] [4];
u_tinyriscv_core/u_gpr_reg/regs[28] [5];
u_tinyriscv_core/u_gpr_reg/regs[28] [6];
u_tinyriscv_core/u_gpr_reg/regs[28] [7];
u_tinyriscv_core/u_gpr_reg/regs[28] [8];
u_tinyriscv_core/u_gpr_reg/regs[28] [9];
u_tinyriscv_core/u_gpr_reg/regs[28] [10];
u_tinyriscv_core/u_gpr_reg/regs[28] [11];
u_tinyriscv_core/u_gpr_reg/regs[28] [12];
u_tinyriscv_core/u_gpr_reg/regs[28] [13];
u_tinyriscv_core/u_gpr_reg/regs[28] [14];
u_tinyriscv_core/u_gpr_reg/regs[28] [15];
u_tinyriscv_core/u_gpr_reg/regs[28] [16];
u_tinyriscv_core/u_gpr_reg/regs[28] [17];
u_tinyriscv_core/u_gpr_reg/regs[28] [18];
u_tinyriscv_core/u_gpr_reg/regs[28] [19];
u_tinyriscv_core/u_gpr_reg/regs[28] [20];
u_tinyriscv_core/u_gpr_reg/regs[28] [21];
u_tinyriscv_core/u_gpr_reg/regs[28] [22];
u_tinyriscv_core/u_gpr_reg/regs[28] [23];
u_tinyriscv_core/u_gpr_reg/regs[28] [24];
u_tinyriscv_core/u_gpr_reg/regs[28] [25];
u_tinyriscv_core/u_gpr_reg/regs[28] [26];
u_tinyriscv_core/u_gpr_reg/regs[28] [27];
u_tinyriscv_core/u_gpr_reg/regs[28] [28];
u_tinyriscv_core/u_gpr_reg/regs[28] [29];
u_tinyriscv_core/u_gpr_reg/regs[28] [30];
u_tinyriscv_core/u_gpr_reg/regs[28] [31];
u_tinyriscv_core/u_gpr_reg/regs[29] [0];
u_tinyriscv_core/u_gpr_reg/regs[29] [1];
u_tinyriscv_core/u_gpr_reg/regs[29] [2];
u_tinyriscv_core/u_gpr_reg/regs[29] [3];
u_tinyriscv_core/u_gpr_reg/regs[29] [4];
u_tinyriscv_core/u_gpr_reg/regs[29] [5];
u_tinyriscv_core/u_gpr_reg/regs[29] [6];
u_tinyriscv_core/u_gpr_reg/regs[29] [7];
u_tinyriscv_core/u_gpr_reg/regs[29] [8];
u_tinyriscv_core/u_gpr_reg/regs[29] [9];
u_tinyriscv_core/u_gpr_reg/regs[29] [10];
u_tinyriscv_core/u_gpr_reg/regs[29] [11];
u_tinyriscv_core/u_gpr_reg/regs[29] [12];
u_tinyriscv_core/u_gpr_reg/regs[29] [13];
u_tinyriscv_core/u_gpr_reg/regs[29] [14];
u_tinyriscv_core/u_gpr_reg/regs[29] [15];
u_tinyriscv_core/u_gpr_reg/regs[29] [16];
u_tinyriscv_core/u_gpr_reg/regs[29] [17];
u_tinyriscv_core/u_gpr_reg/regs[29] [18];
u_tinyriscv_core/u_gpr_reg/regs[29] [19];
u_tinyriscv_core/u_gpr_reg/regs[29] [20];
u_tinyriscv_core/u_gpr_reg/regs[29] [21];
u_tinyriscv_core/u_gpr_reg/regs[29] [22];
u_tinyriscv_core/u_gpr_reg/regs[29] [23];
u_tinyriscv_core/u_gpr_reg/regs[29] [24];
u_tinyriscv_core/u_gpr_reg/regs[29] [25];
u_tinyriscv_core/u_gpr_reg/regs[29] [26];
u_tinyriscv_core/u_gpr_reg/regs[29] [27];
u_tinyriscv_core/u_gpr_reg/regs[29] [28];
u_tinyriscv_core/u_gpr_reg/regs[29] [29];
u_tinyriscv_core/u_gpr_reg/regs[29] [30];
u_tinyriscv_core/u_gpr_reg/regs[29] [31];
u_tinyriscv_core/u_gpr_reg/regs[30] [0];
u_tinyriscv_core/u_gpr_reg/regs[30] [1];
u_tinyriscv_core/u_gpr_reg/regs[30] [2];
u_tinyriscv_core/u_gpr_reg/regs[30] [3];
u_tinyriscv_core/u_gpr_reg/regs[30] [4];
u_tinyriscv_core/u_gpr_reg/regs[30] [5];
u_tinyriscv_core/u_gpr_reg/regs[30] [6];
u_tinyriscv_core/u_gpr_reg/regs[30] [7];
u_tinyriscv_core/u_gpr_reg/regs[30] [8];
u_tinyriscv_core/u_gpr_reg/regs[30] [9];
u_tinyriscv_core/u_gpr_reg/regs[30] [10];
u_tinyriscv_core/u_gpr_reg/regs[30] [11];
u_tinyriscv_core/u_gpr_reg/regs[30] [12];
u_tinyriscv_core/u_gpr_reg/regs[30] [13];
u_tinyriscv_core/u_gpr_reg/regs[30] [14];
u_tinyriscv_core/u_gpr_reg/regs[30] [15];
u_tinyriscv_core/u_gpr_reg/regs[30] [16];
u_tinyriscv_core/u_gpr_reg/regs[30] [17];
u_tinyriscv_core/u_gpr_reg/regs[30] [18];
u_tinyriscv_core/u_gpr_reg/regs[30] [19];
u_tinyriscv_core/u_gpr_reg/regs[30] [20];
u_tinyriscv_core/u_gpr_reg/regs[30] [21];
u_tinyriscv_core/u_gpr_reg/regs[30] [22];
u_tinyriscv_core/u_gpr_reg/regs[30] [23];
u_tinyriscv_core/u_gpr_reg/regs[30] [24];
u_tinyriscv_core/u_gpr_reg/regs[30] [25];
u_tinyriscv_core/u_gpr_reg/regs[30] [26];
u_tinyriscv_core/u_gpr_reg/regs[30] [27];
u_tinyriscv_core/u_gpr_reg/regs[30] [28];
u_tinyriscv_core/u_gpr_reg/regs[30] [29];
u_tinyriscv_core/u_gpr_reg/regs[30] [30];
u_tinyriscv_core/u_gpr_reg/regs[30] [31];
u_tinyriscv_core/u_gpr_reg/regs[31] [0];
u_tinyriscv_core/u_gpr_reg/regs[31] [1];
u_tinyriscv_core/u_gpr_reg/regs[31] [2];
u_tinyriscv_core/u_gpr_reg/regs[31] [3];
u_tinyriscv_core/u_gpr_reg/regs[31] [4];
u_tinyriscv_core/u_gpr_reg/regs[31] [5];
u_tinyriscv_core/u_gpr_reg/regs[31] [6];
u_tinyriscv_core/u_gpr_reg/regs[31] [7];
u_tinyriscv_core/u_gpr_reg/regs[31] [8];
u_tinyriscv_core/u_gpr_reg/regs[31] [9];
u_tinyriscv_core/u_gpr_reg/regs[31] [10];
u_tinyriscv_core/u_gpr_reg/regs[31] [11];
u_tinyriscv_core/u_gpr_reg/regs[31] [12];
u_tinyriscv_core/u_gpr_reg/regs[31] [13];
u_tinyriscv_core/u_gpr_reg/regs[31] [14];
u_tinyriscv_core/u_gpr_reg/regs[31] [15];
u_tinyriscv_core/u_gpr_reg/regs[31] [16];
u_tinyriscv_core/u_gpr_reg/regs[31] [17];
u_tinyriscv_core/u_gpr_reg/regs[31] [18];
u_tinyriscv_core/u_gpr_reg/regs[31] [19];
u_tinyriscv_core/u_gpr_reg/regs[31] [20];
u_tinyriscv_core/u_gpr_reg/regs[31] [21];
u_tinyriscv_core/u_gpr_reg/regs[31] [22];
u_tinyriscv_core/u_gpr_reg/regs[31] [23];
u_tinyriscv_core/u_gpr_reg/regs[31] [24];
u_tinyriscv_core/u_gpr_reg/regs[31] [25];
u_tinyriscv_core/u_gpr_reg/regs[31] [26];
u_tinyriscv_core/u_gpr_reg/regs[31] [27];
u_tinyriscv_core/u_gpr_reg/regs[31] [28];
u_tinyriscv_core/u_gpr_reg/regs[31] [29];
u_tinyriscv_core/u_gpr_reg/regs[31] [30];
u_tinyriscv_core/u_gpr_reg/regs[31] [31];
u_tinyriscv_core/u_gpr_reg/we [1];
u_tinyriscv_core/u_gpr_reg/we [2];
u_tinyriscv_core/u_gpr_reg/we [3];
u_tinyriscv_core/u_gpr_reg/we [4];
u_tinyriscv_core/u_gpr_reg/we [5];
u_tinyriscv_core/u_gpr_reg/we [6];
u_tinyriscv_core/u_gpr_reg/we [7];
u_tinyriscv_core/u_gpr_reg/we [8];
u_tinyriscv_core/u_gpr_reg/we [9];
u_tinyriscv_core/u_gpr_reg/we [10];
u_tinyriscv_core/u_gpr_reg/we [11];
u_tinyriscv_core/u_gpr_reg/we [12];
u_tinyriscv_core/u_gpr_reg/we [13];
u_tinyriscv_core/u_gpr_reg/we [14];
u_tinyriscv_core/u_gpr_reg/we [15];
u_tinyriscv_core/u_gpr_reg/we [16];
u_tinyriscv_core/u_gpr_reg/we [17];
u_tinyriscv_core/u_gpr_reg/we [18];
u_tinyriscv_core/u_gpr_reg/we [19];
u_tinyriscv_core/u_gpr_reg/we [20];
u_tinyriscv_core/u_gpr_reg/we [21];
u_tinyriscv_core/u_gpr_reg/we [22];
u_tinyriscv_core/u_gpr_reg/we [23];
u_tinyriscv_core/u_gpr_reg/we [24];
u_tinyriscv_core/u_gpr_reg/we [25];
u_tinyriscv_core/u_gpr_reg/we [26];
u_tinyriscv_core/u_gpr_reg/we [27];
u_tinyriscv_core/u_gpr_reg/we [28];
u_tinyriscv_core/u_gpr_reg/we [29];
u_tinyriscv_core/u_gpr_reg/we [30];
u_tinyriscv_core/u_gpr_reg/we [31];
u_tinyriscv_core/u_idu/N282 [5];
u_tinyriscv_core/u_idu/N282 [8];
u_tinyriscv_core/u_idu/N282 [9];
u_tinyriscv_core/u_idu/N282 [10];
u_tinyriscv_core/u_idu/dec_alu_info_bus [4];
u_tinyriscv_core/u_idu/dec_alu_info_bus [11];
u_tinyriscv_core/u_idu/dec_alu_info_bus [12];
u_tinyriscv_core/u_idu/dec_alu_info_bus [13];
u_tinyriscv_core/u_idu/dec_alu_info_bus [14];
u_tinyriscv_core/u_idu/dec_bjp_info_bus [3];
u_tinyriscv_core/u_idu/dec_bjp_info_bus [10];
u_tinyriscv_core/u_idu/dec_csr_info_bus [6];
u_tinyriscv_core/u_idu/dec_muldiv_info_bus [3];
u_tinyriscv_core/u_idu/dec_muldiv_info_bus [5];
u_tinyriscv_core/u_idu/dec_muldiv_info_bus [6];
u_tinyriscv_core/u_idu/dec_muldiv_info_bus [7];
u_tinyriscv_core/u_idu/dec_muldiv_info_bus [8];
u_tinyriscv_core/u_idu/dec_muldiv_info_bus [9];
u_tinyriscv_core/u_idu/dec_sys_info_bus [4];
u_tinyriscv_core/u_idu/dec_sys_info_bus [6];
u_tinyriscv_core/u_idu/dec_sys_info_bus [7];
u_tinyriscv_core/u_ifu/ibus_addr_o [16];
u_tinyriscv_core/u_ifu/ibus_addr_o [17];
u_tinyriscv_core/u_ifu/ibus_addr_o [18];
u_tinyriscv_core/u_ifu/ibus_addr_o [19];
u_tinyriscv_core/u_ifu/ibus_addr_o [20];
u_tinyriscv_core/u_ifu/ibus_addr_o [21];
u_tinyriscv_core/u_ifu/ibus_addr_o [22];
u_tinyriscv_core/u_ifu/ibus_addr_o [23];
u_tinyriscv_core/u_ifu/ibus_addr_o [24];
u_tinyriscv_core/u_ifu/ibus_addr_o [25];
u_tinyriscv_core/u_ifu/ibus_addr_o [26];
u_tinyriscv_core/u_ifu/ibus_addr_o [27];
uart_0/N35.co [2];
uart_0/N35.co [6];
uart_0/N35.co [10];
uart_0/N179.co [2];
uart_0/N179.co [6];
uart_0/N179.co [10];
uart_0/N194 [3];
uart_0/bit_cnt [0];
uart_0/bit_cnt [1];
uart_0/bit_cnt [2];
uart_0/bit_cnt [3];
uart_0/cycle_cnt [0];
uart_0/cycle_cnt [1];
uart_0/cycle_cnt [2];
uart_0/cycle_cnt [3];
uart_0/cycle_cnt [4];
uart_0/cycle_cnt [5];
uart_0/cycle_cnt [6];
uart_0/cycle_cnt [7];
uart_0/cycle_cnt [8];
uart_0/cycle_cnt [9];
uart_0/cycle_cnt [10];
uart_0/cycle_cnt [11];
uart_0/cycle_cnt [12];
uart_0/cycle_cnt [13];
uart_0/cycle_cnt [14];
uart_0/cycle_cnt [15];
uart_0/rx_clk_cnt [0];
uart_0/rx_clk_cnt [1];
uart_0/rx_clk_cnt [2];
uart_0/rx_clk_cnt [3];
uart_0/rx_clk_cnt [4];
uart_0/rx_clk_cnt [5];
uart_0/rx_clk_cnt [6];
uart_0/rx_clk_cnt [7];
uart_0/rx_clk_cnt [8];
uart_0/rx_clk_cnt [9];
uart_0/rx_clk_cnt [10];
uart_0/rx_clk_cnt [11];
uart_0/rx_clk_cnt [12];
uart_0/rx_clk_cnt [13];
uart_0/rx_clk_cnt [14];
uart_0/rx_clk_cnt [15];
uart_0/rx_clk_edge_cnt [0];
uart_0/rx_clk_edge_cnt [1];
uart_0/rx_clk_edge_cnt [2];
uart_0/rx_clk_edge_cnt [3];
uart_0/rx_data [0];
uart_0/rx_data [1];
uart_0/rx_data [2];
uart_0/rx_data [3];
uart_0/rx_data [4];
uart_0/rx_data [5];
uart_0/rx_data [6];
uart_0/rx_data [7];
uart_0/rx_div_cnt [0];
uart_0/rx_div_cnt [1];
uart_0/rx_div_cnt [2];
uart_0/rx_div_cnt [3];
uart_0/rx_div_cnt [4];
uart_0/rx_div_cnt [5];
uart_0/rx_div_cnt [6];
uart_0/rx_div_cnt [7];
uart_0/rx_div_cnt [8];
uart_0/rx_div_cnt [9];
uart_0/rx_div_cnt [10];
uart_0/rx_div_cnt [11];
uart_0/rx_div_cnt [12];
uart_0/rx_div_cnt [13];
uart_0/rx_div_cnt [14];
uart_0/rx_div_cnt [15];
uart_0/spi1/N20.co [2];
uart_0/spi1/N20.co [6];
uart_0/spi1/bit_index [0];
uart_0/spi1/bit_index [1];
uart_0/spi1/bit_index [2];
uart_0/spi1/bit_index [3];
uart_0/spi1/clk_cnt [0];
uart_0/spi1/clk_cnt [1];
uart_0/spi1/clk_cnt [2];
uart_0/spi1/clk_cnt [3];
uart_0/spi1/clk_cnt [4];
uart_0/spi1/clk_cnt [5];
uart_0/spi1/clk_cnt [6];
uart_0/spi1/clk_cnt [7];
uart_0/spi1/clk_cnt [8];
uart_0/spi1/rdata [0];
uart_0/spi1/rdata [1];
uart_0/spi1/rdata [2];
uart_0/spi1/rdata [3];
uart_0/spi1/rdata [4];
uart_0/spi1/rdata [5];
uart_0/spi1/rdata [6];
uart_0/spi1/rdata [7];
uart_0/spi1/spi_clk_edge_cnt [0];
uart_0/spi1/spi_clk_edge_cnt [1];
uart_0/spi1/spi_clk_edge_cnt [2];
uart_0/spi1/spi_clk_edge_cnt [3];
uart_0/spi1/spi_clk_edge_cnt [4];
uart_0/spi2/N20.co [2];
uart_0/spi2/N20.co [6];
uart_0/spi2/bit_index [0];
uart_0/spi2/bit_index [1];
uart_0/spi2/bit_index [2];
uart_0/spi2/bit_index [3];
uart_0/spi2/clk_cnt [0];
uart_0/spi2/clk_cnt [1];
uart_0/spi2/clk_cnt [2];
uart_0/spi2/clk_cnt [3];
uart_0/spi2/clk_cnt [4];
uart_0/spi2/clk_cnt [5];
uart_0/spi2/clk_cnt [6];
uart_0/spi2/clk_cnt [7];
uart_0/spi2/clk_cnt [8];
uart_0/spi2/rdata [0];
uart_0/spi2/rdata [1];
uart_0/spi2/rdata [2];
uart_0/spi2/rdata [3];
uart_0/spi2/rdata [4];
uart_0/spi2/rdata [5];
uart_0/spi2/rdata [6];
uart_0/spi2/rdata [7];
uart_0/spi2/spi_clk_edge_cnt [0];
uart_0/spi2/spi_clk_edge_cnt [1];
uart_0/spi2/spi_clk_edge_cnt [2];
uart_0/spi2/spi_clk_edge_cnt [3];
uart_0/spi2/spi_clk_edge_cnt [4];
uart_0/spi2_ctrl [0];
uart_0/spi2_ctrl [1];
uart_0/spi2_ctrl [2];
uart_0/spi2_ctrl [3];
uart_0/spi2_ctrl [4];
uart_0/spi2_ctrl [5];
uart_0/spi2_ctrl [6];
uart_0/spi2_ctrl [7];
uart_0/spi2_ctrl [8];
uart_0/spi2_ctrl [9];
uart_0/spi2_ctrl [10];
uart_0/spi2_ctrl [11];
uart_0/spi2_ctrl [12];
uart_0/spi2_ctrl [13];
uart_0/spi2_ctrl [14];
uart_0/spi2_ctrl [15];
uart_0/spi2_ctrl [16];
uart_0/spi2_ctrl [17];
uart_0/spi2_ctrl [18];
uart_0/spi2_ctrl [19];
uart_0/spi2_ctrl [20];
uart_0/spi2_ctrl [21];
uart_0/spi2_ctrl [22];
uart_0/spi2_ctrl [23];
uart_0/spi2_ctrl [24];
uart_0/spi2_ctrl [25];
uart_0/spi2_ctrl [26];
uart_0/spi2_ctrl [27];
uart_0/spi2_ctrl [28];
uart_0/spi2_ctrl [29];
uart_0/spi2_ctrl [30];
uart_0/spi2_ctrl [31];
uart_0/spi2_data [0];
uart_0/spi2_data [1];
uart_0/spi2_data [2];
uart_0/spi2_data [3];
uart_0/spi2_data [4];
uart_0/spi2_data [5];
uart_0/spi2_data [6];
uart_0/spi2_data [7];
uart_0/spi2_data [8];
uart_0/spi2_data [9];
uart_0/spi2_data [10];
uart_0/spi2_data [11];
uart_0/spi2_data [12];
uart_0/spi2_data [13];
uart_0/spi2_data [14];
uart_0/spi2_data [15];
uart_0/spi2_data [16];
uart_0/spi2_data [17];
uart_0/spi2_data [18];
uart_0/spi2_data [19];
uart_0/spi2_data [20];
uart_0/spi2_data [21];
uart_0/spi2_data [22];
uart_0/spi2_data [23];
uart_0/spi2_data [24];
uart_0/spi2_data [25];
uart_0/spi2_data [26];
uart_0/spi2_data [27];
uart_0/spi2_data [28];
uart_0/spi2_data [29];
uart_0/spi2_data [30];
uart_0/spi2_data [31];
uart_0/spi2_status [0];
uart_0/spi_ctrl [0];
uart_0/spi_ctrl [1];
uart_0/spi_ctrl [2];
uart_0/spi_ctrl [3];
uart_0/spi_ctrl [4];
uart_0/spi_ctrl [5];
uart_0/spi_ctrl [6];
uart_0/spi_ctrl [7];
uart_0/spi_ctrl [8];
uart_0/spi_ctrl [9];
uart_0/spi_ctrl [10];
uart_0/spi_ctrl [11];
uart_0/spi_ctrl [12];
uart_0/spi_ctrl [13];
uart_0/spi_ctrl [14];
uart_0/spi_ctrl [15];
uart_0/spi_ctrl [16];
uart_0/spi_ctrl [17];
uart_0/spi_ctrl [18];
uart_0/spi_ctrl [19];
uart_0/spi_ctrl [20];
uart_0/spi_ctrl [21];
uart_0/spi_ctrl [22];
uart_0/spi_ctrl [23];
uart_0/spi_ctrl [24];
uart_0/spi_ctrl [25];
uart_0/spi_ctrl [26];
uart_0/spi_ctrl [27];
uart_0/spi_ctrl [28];
uart_0/spi_ctrl [29];
uart_0/spi_ctrl [30];
uart_0/spi_ctrl [31];
uart_0/spi_data [0];
uart_0/spi_data [1];
uart_0/spi_data [2];
uart_0/spi_data [3];
uart_0/spi_data [4];
uart_0/spi_data [5];
uart_0/spi_data [6];
uart_0/spi_data [7];
uart_0/spi_data [8];
uart_0/spi_data [9];
uart_0/spi_data [10];
uart_0/spi_data [11];
uart_0/spi_data [12];
uart_0/spi_data [13];
uart_0/spi_data [14];
uart_0/spi_data [15];
uart_0/spi_data [16];
uart_0/spi_data [17];
uart_0/spi_data [18];
uart_0/spi_data [19];
uart_0/spi_data [20];
uart_0/spi_data [21];
uart_0/spi_data [22];
uart_0/spi_data [23];
uart_0/spi_data [24];
uart_0/spi_data [25];
uart_0/spi_data [26];
uart_0/spi_data [27];
uart_0/spi_data [28];
uart_0/spi_data [29];
uart_0/spi_data [30];
uart_0/spi_data [31];
uart_0/spi_status [0];
uart_0/uart_baud [0];
uart_0/uart_baud [1];
uart_0/uart_baud [2];
uart_0/uart_baud [3];
uart_0/uart_baud [4];
uart_0/uart_baud [5];
uart_0/uart_baud [6];
uart_0/uart_baud [7];
uart_0/uart_baud [8];
uart_0/uart_baud [9];
uart_0/uart_baud [10];
uart_0/uart_baud [11];
uart_0/uart_baud [12];
uart_0/uart_baud [13];
uart_0/uart_baud [14];
uart_0/uart_baud [15];
uart_0/uart_ctrl [0];
uart_0/uart_ctrl [1];
uart_0/uart_ctrl [2];
uart_0/uart_ctrl [3];
uart_0/uart_ctrl [4];
uart_0/uart_ctrl [5];
uart_0/uart_ctrl [6];
uart_0/uart_ctrl [7];
uart_0/uart_rx [0];
uart_0/uart_rx [1];
uart_0/uart_rx [2];
uart_0/uart_rx [3];
uart_0/uart_rx [4];
uart_0/uart_rx [5];
uart_0/uart_rx [6];
uart_0/uart_rx [7];
uart_0/uart_status [0];
uart_0/uart_status [1];
uart_0/uart_tx [0];
uart_0/uart_tx [1];
uart_0/uart_tx [2];
uart_0/uart_tx [3];
uart_0/uart_tx [4];
uart_0/uart_tx [5];
uart_0/uart_tx [6];
uart_0/uart_tx [7];
ntR0;
ntR1;
ntR2;
ntR3;
ntR4;
ntR5;
ntR6;
ntR7;
ntR8;
ntR9;
ntR10;
ntR11;
ntR12;
ntR13;
ntR14;
ntR15;
ntR16;
ntR17;
ntR18;
ntR19;
ntR20;
ntR21;
ntR22;
ntR23;
ntR24;
ntR25;
ntR26;
ntR27;
ntR28;
ntR29;
ntR30;
ntR31;
ntR32;
ntR33;
ntR34;
ntR35;
ntR36;
ntR37;
ntR38;
ntR39;
ntR40;
ntR41;
ntR42;
ntR43;
ntR44;
ntR45;
ntR46;
ntR47;
ntR48;
ntR49;
ntR50;
ntR51;
ntR52;
ntR53;
ntR54;
ntR55;
ntR56;
ntR57;
ntR58;
ntR59;
ntR60;
ntR61;
ntR62;
ntR63;
ntR64;
ntR65;
ntR66;
ntR67;
ntR68;
ntR69;
ntR70;
ntR71;
ntR72;
ntR73;
ntR74;
ntR75;
ntR76;
ntR77;
ntR78;
ntR79;
ntR80;
ntR81;
ntR82;
ntR83;
ntR84;
ntR85;
ntR86;
ntR87;
ntR88;
ntR89;
ntR90;
ntR91;
ntR92;
ntR93;
ntR94;
ntR95;
ntR96;
ntR97;
ntR98;
ntR99;
ntR100;
ntR101;
ntR102;
ntR103;
ntR104;
ntR105;
ntR106;
ntR107;
ntR108;
ntR109;
ntR110;
ntR111;
ntR112;
ntR113;
ntR114;
ntR115;
ntR116;
ntR117;
ntR118;
ntR119;
ntR120;
ntR121;
ntR122;
ntR123;
ntR124;
ntR125;
ntR126;
ntR127;
ntR128;
ntR129;
ntR130;
ntR131;
ntR132;
ntR133;
ntR134;
ntR135;
ntR136;
ntR137;
ntR138;
ntR139;
ntR140;
ntR141;
ntR142;
ntR143;
ntR144;
ntR145;
ntR146;
ntR147;
ntR148;
ntR149;
ntR150;
ntR151;
ntR152;
ntR153;
ntR154;
ntR155;
ntR156;
ntR157;
ntR158;
ntR159;
ntR160;
ntR161;
ntR162;
ntR163;
ntR164;
ntR165;
ntR166;
ntR167;
ntR168;
ntR169;
ntR170;
ntR171;
ntR172;
ntR173;
ntR174;
ntR175;
ntR176;
ntR177;
ntR178;
ntR179;
ntR180;
ntR181;
ntR182;
ntR183;
ntR184;
ntR185;
ntR186;
ntR187;
ntR188;
ntR189;
ntR190;
ntR191;
ntR192;
ntR193;
ntR194;
ntR195;
ntR196;
ntR197;
ntR198;
ntR199;
ntR200;
ntR201;
ntR202;
ntR203;
ntR204;
ntR205;
ntR206;
ntR207;
ntR208;
ntR209;
ntR210;
ntR211;
ntR212;
ntR213;
ntR214;
ntR215;
ntR216;
ntR217;
ntR218;
ntR219;
ntR220;
ntR221;
ntR222;
ntR223;
ntR224;
ntR225;
ntR226;
ntR227;
ntR228;
ntR229;
ntR230;
ntR231;
ntR232;
ntR233;
ntR234;
ntR235;
ntR236;
ntR237;
ntR238;
ntR239;
ntR240;
ntR241;
ntR242;
ntR243;
ntR244;
ntR245;
ntR246;
ntR247;
ntR248;
ntR249;
ntR250;
ntR251;
ntR252;
ntR253;
ntR254;
ntR255;
ntR256;
ntR257;
ntR258;
ntR259;
ntR260;
ntR261;
ntR262;
ntR263;
ntR264;
ntR265;
ntR266;
ntR267;
ntR268;
ntR269;
ntR270;
ntR271;
ntR272;
ntR273;
ntR274;
ntR275;
ntR276;
ntR277;
ntR278;
ntR279;
ntR280;
ntR281;
ntR282;
ntR283;
ntR284;
ntR285;
ntR286;
ntR287;
ntR288;
ntR289;
ntR290;
ntR291;
ntR292;
ntR293;
ntR294;
ntR295;
ntR296;
ntR297;
ntR298;
ntR299;
ntR300;
ntR301;
ntR302;
ntR303;
ntR304;
ntR305;
ntR306;
ntR307;
ntR308;
ntR309;
ntR310;
ntR311;
ntR312;
ntR313;
ntR314;
ntR315;
ntR316;
ntR317;
ntR318;
ntR319;
ntR320;
ntR321;
ntR322;
ntR323;
ntR324;
ntR325;
ntR326;
ntR327;
ntR328;
ntR329;
ntR330;
ntR331;
ntR332;
ntR333;
ntR334;
ntR335;
ntR336;
ntR337;
ntR338;
ntR339;
ntR340;
ntR341;
ntR342;
ntR343;
ntR344;
ntR345;
ntR346;
ntR347;
ntR348;
ntR349;
ntR350;
ntR351;
ntR352;
ntR353;
ntR354;
ntR355;
ntR356;
ntR357;
ntR358;
ntR359;
ntR360;
ntR361;
ntR362;
ntR363;
ntR364;
ntR365;
ntR366;
ntR367;
ntR368;
ntR369;
ntR370;
ntR371;
ntR372;
ntR373;
ntR374;
ntR375;
ntR376;
ntR377;
ntR378;
ntR379;
ntR380;
ntR381;
ntR382;
ntR383;
ntR384;
ntR385;
ntR386;
ntR387;
ntR388;
ntR389;
ntR390;
ntR391;
ntR392;
ntR393;
ntR394;
ntR395;
ntR396;
ntR397;
ntR398;
ntR399;
ntR400;
ntR401;
ntR402;
ntR403;
ntR404;
ntR405;
ntR406;
ntR407;
ntR408;
ntR409;
ntR410;
ntR411;
ntR412;
ntR413;
ntR414;
ntR415;
ntR416;
ntR417;
ntR418;
ntR419;
ntR420;
ntR421;
ntR422;
ntR423;
ntR424;
ntR425;
ntR426;
ntR427;
ntR428;
ntR429;
ntR430;
ntR431;
ntR432;
ntR433;
ntR434;
ntR435;
ntR436;
ntR437;
ntR438;
ntR439;
ntR440;
ntR441;
ntR442;
ntR443;
ntR444;
ntR445;
ntR446;
ntR447;
ntR448;
ntR449;
ntR450;
ntR451;
ntR452;
ntR453;
ntR454;
ntR455;
ntR456;
ntR457;
ntR458;
ntR459;
ntR460;
ntR461;
ntR462;
ntR463;
ntR464;
ntR465;
ntR466;
ntR467;
ntR468;
ntR469;
ntR470;
ntR471;
ntR472;
ntR473;
ntR474;
ntR475;
ntR476;
ntR477;
ntR478;
ntR479;
ntR480;
ntR481;
ntR482;
ntR483;
ntR484;
ntR485;
ntR486;
ntR487;
ntR488;
ntR489;
ntR490;
ntR491;
ntR492;
ntR493;
ntR494;
ntR495;
ntR496;
ntR497;
ntR498;
ntR499;
ntR500;
ntR501;
ntR502;
ntR503;
ntR504;
ntR505;
ntR506;
ntR507;
ntR508;
ntR509;
ntR510;
ntR511;
ntR512;
ntR513;
ntR514;
ntR515;
ntR516;
ntR517;
ntR518;
ntR519;
ntR520;
ntR521;
ntR522;
ntR523;
ntR524;
ntR525;
ntR526;
ntR527;
ntR528;
ntR529;
ntR530;
ntR531;
ntR532;
ntR533;
ntR534;
ntR535;
ntR536;
ntR537;
ntR538;
ntR539;
ntR540;
ntR541;
ntR542;
ntR543;
ntR544;
ntR545;
ntR546;
ntR547;
ntR548;
ntR549;
ntR550;
ntR551;
ntR552;
ntR553;
ntR554;
ntR555;
ntR556;
ntR557;
ntR558;

Clock
tinyriscv_soc_top|jtag_TCK;1000
tinyriscv_soc_top|clk_in;1002
pll|pll1/u_pll_e1/CLKOUT1;1004


