TimeQuest Timing Analyzer report for CHANGE
Tue Feb 26 14:10:16 2019
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'circuito:ci|y_present.B'
 12. Slow Model Setup: 'CLK_Div:div|ax'
 13. Slow Model Setup: 'circuito:ci|y_present.ppp'
 14. Slow Model Setup: 'clkM'
 15. Slow Model Hold: 'clkM'
 16. Slow Model Hold: 'circuito:ci|y_present.B'
 17. Slow Model Hold: 'CLK_Div:div|ax'
 18. Slow Model Hold: 'circuito:ci|y_present.ppp'
 19. Slow Model Recovery: 'circuito:ci|y_present.ppp'
 20. Slow Model Removal: 'circuito:ci|y_present.ppp'
 21. Slow Model Minimum Pulse Width: 'CLK_Div:div|ax'
 22. Slow Model Minimum Pulse Width: 'clkM'
 23. Slow Model Minimum Pulse Width: 'circuito:ci|y_present.ppp'
 24. Slow Model Minimum Pulse Width: 'circuito:ci|y_present.B'
 25. Setup Times
 26. Hold Times
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Fast Model Setup Summary
 30. Fast Model Hold Summary
 31. Fast Model Recovery Summary
 32. Fast Model Removal Summary
 33. Fast Model Minimum Pulse Width Summary
 34. Fast Model Setup: 'circuito:ci|y_present.B'
 35. Fast Model Setup: 'CLK_Div:div|ax'
 36. Fast Model Setup: 'circuito:ci|y_present.ppp'
 37. Fast Model Setup: 'clkM'
 38. Fast Model Hold: 'clkM'
 39. Fast Model Hold: 'circuito:ci|y_present.B'
 40. Fast Model Hold: 'CLK_Div:div|ax'
 41. Fast Model Hold: 'circuito:ci|y_present.ppp'
 42. Fast Model Recovery: 'circuito:ci|y_present.ppp'
 43. Fast Model Removal: 'circuito:ci|y_present.ppp'
 44. Fast Model Minimum Pulse Width: 'CLK_Div:div|ax'
 45. Fast Model Minimum Pulse Width: 'clkM'
 46. Fast Model Minimum Pulse Width: 'circuito:ci|y_present.ppp'
 47. Fast Model Minimum Pulse Width: 'circuito:ci|y_present.B'
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Multicorner Timing Analysis Summary
 53. Setup Times
 54. Hold Times
 55. Clock to Output Times
 56. Minimum Clock to Output Times
 57. Setup Transfers
 58. Hold Transfers
 59. Recovery Transfers
 60. Removal Transfers
 61. Report TCCS
 62. Report RSKM
 63. Unconstrained Paths
 64. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; CHANGE                                             ;
; Device Family      ; Cyclone II                                         ;
; Device Name        ; EP2C50F672C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                               ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+
; Clock Name                ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                       ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+
; circuito:ci|y_present.B   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { circuito:ci|y_present.B }   ;
; circuito:ci|y_present.ppp ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { circuito:ci|y_present.ppp } ;
; CLK_Div:div|ax            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK_Div:div|ax }            ;
; clkM                      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clkM }                      ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                  ;
+------------+-----------------+---------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                ; Note                                                          ;
+------------+-----------------+---------------------------+---------------------------------------------------------------+
; 191.09 MHz ; 191.09 MHz      ; CLK_Div:div|ax            ;                                                               ;
; 915.75 MHz ; 500.0 MHz       ; circuito:ci|y_present.ppp ; limit due to high minimum pulse width violation (tch)         ;
; 933.71 MHz ; 420.17 MHz      ; clkM                      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+---------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------+
; Slow Model Setup Summary                           ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; circuito:ci|y_present.B   ; -6.563 ; -29.121       ;
; CLK_Div:div|ax            ; -4.233 ; -48.651       ;
; circuito:ci|y_present.ppp ; -0.092 ; -0.173        ;
; clkM                      ; -0.071 ; -0.139        ;
+---------------------------+--------+---------------+


+----------------------------------------------------+
; Slow Model Hold Summary                            ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; clkM                      ; -2.619 ; -2.619        ;
; circuito:ci|y_present.B   ; -1.885 ; -5.179        ;
; CLK_Div:div|ax            ; -0.797 ; -2.284        ;
; circuito:ci|y_present.ppp ; 0.391  ; 0.000         ;
+---------------------------+--------+---------------+


+----------------------------------------------------+
; Slow Model Recovery Summary                        ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; circuito:ci|y_present.ppp ; -2.020 ; -8.080        ;
+---------------------------+--------+---------------+


+---------------------------------------------------+
; Slow Model Removal Summary                        ;
+---------------------------+-------+---------------+
; Clock                     ; Slack ; End Point TNS ;
+---------------------------+-------+---------------+
; circuito:ci|y_present.ppp ; 2.790 ; 0.000         ;
+---------------------------+-------+---------------+


+----------------------------------------------------+
; Slow Model Minimum Pulse Width Summary             ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; CLK_Div:div|ax            ; -1.423 ; -65.922       ;
; clkM                      ; -1.380 ; -5.380        ;
; circuito:ci|y_present.ppp ; -0.500 ; -4.000        ;
; circuito:ci|y_present.B   ; 0.500  ; 0.000         ;
+---------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'circuito:ci|y_present.B'                                                                                                                                                                                                           ;
+--------+----------------------------------------------------------------------------------------------------------------------------+-----------------------------+----------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                  ; To Node                     ; Launch Clock   ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------------+-----------------------------+----------------+-------------------------+--------------+------------+------------+
; -6.563 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg0 ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.661      ; 6.861      ;
; -6.563 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg1 ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.661      ; 6.861      ;
; -6.563 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg2 ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.661      ; 6.861      ;
; -6.208 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg0 ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.667      ; 6.893      ;
; -6.208 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg1 ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.667      ; 6.893      ;
; -6.208 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg2 ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.667      ; 6.893      ;
; -5.945 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg0 ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.773      ; 6.377      ;
; -5.945 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg1 ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.773      ; 6.377      ;
; -5.945 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg2 ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.773      ; 6.377      ;
; -5.568 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg0 ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.528      ; 6.410      ;
; -5.568 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg1 ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.528      ; 6.410      ;
; -5.568 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg2 ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.528      ; 6.410      ;
; -4.293 ; cofre:cf4|counter:conta|FFJK:F4|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.745      ; 4.675      ;
; -3.966 ; cofre:cf4|counter:conta|FFJK:F1|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.930      ; 4.533      ;
; -3.939 ; cofre:cf4|counter:conta|FFJK:F3|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.792      ; 4.368      ;
; -3.938 ; cofre:cf4|counter:conta|FFJK:F4|qs                                                                                         ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.751      ; 4.707      ;
; -3.800 ; cofre:cf4|counter:conta|FFJK:F2|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.918      ; 4.355      ;
; -3.695 ; circuito:ci|reg10:reg|Q[3]                                                                                                 ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.720      ; 4.052      ;
; -3.664 ; circuito:ci|reg10:reg|Q[0]                                                                                                 ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.720      ; 4.021      ;
; -3.612 ; circuito:ci|reg10:reg|Q[1]                                                                                                 ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.720      ; 3.969      ;
; -3.611 ; cofre:cf4|counter:conta|FFJK:F1|qs                                                                                         ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.936      ; 4.565      ;
; -3.584 ; cofre:cf4|counter:conta|FFJK:F3|qs                                                                                         ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.798      ; 4.400      ;
; -3.538 ; circuito:ci|reg10:reg|Q[8]                                                                                                 ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.720      ; 3.895      ;
; -3.500 ; circuito:ci|reg10:reg|Q[2]                                                                                                 ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.720      ; 3.857      ;
; -3.445 ; cofre:cf4|counter:conta|FFJK:F2|qs                                                                                         ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.924      ; 4.387      ;
; -3.442 ; cofre:cf2|counter:conta|FFJK:F2|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 1.276      ; 4.355      ;
; -3.437 ; cofre:cf1|counter:conta|FFJK:F2|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 1.410      ; 4.484      ;
; -3.425 ; cofre:cf1|counter:conta|FFJK:F1|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 1.412      ; 4.474      ;
; -3.353 ; circuito:ci|reg10:reg|Q[4]                                                                                                 ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.720      ; 3.710      ;
; -3.340 ; circuito:ci|reg10:reg|Q[3]                                                                                                 ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.726      ; 4.084      ;
; -3.320 ; cofre:cf2|counter:conta|FFJK:F3|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 1.087      ; 4.044      ;
; -3.313 ; cofre:cf0|counter:conta|FFJK:F4|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 1.442      ; 4.392      ;
; -3.309 ; circuito:ci|reg10:reg|Q[0]                                                                                                 ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.726      ; 4.053      ;
; -3.285 ; circuito:ci|reg10:reg|Q[5]                                                                                                 ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.720      ; 3.642      ;
; -3.257 ; circuito:ci|reg10:reg|Q[1]                                                                                                 ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.726      ; 4.001      ;
; -3.240 ; cofre:cf2|counter:conta|FFJK:F1|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 1.270      ; 4.147      ;
; -3.209 ; circuito:ci|reg10:reg|Q[6]                                                                                                 ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.720      ; 3.566      ;
; -3.183 ; circuito:ci|reg10:reg|Q[8]                                                                                                 ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.726      ; 3.927      ;
; -3.166 ; circuito:ci|reg10:reg|Q[9]                                                                                                 ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.720      ; 3.523      ;
; -3.163 ; cofre:cf1|counter:conta|FFJK:F3|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 1.272      ; 4.072      ;
; -3.159 ; circuito:ci|reg10:reg|Q[7]                                                                                                 ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.720      ; 3.516      ;
; -3.145 ; circuito:ci|reg10:reg|Q[2]                                                                                                 ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.726      ; 3.889      ;
; -3.087 ; cofre:cf2|counter:conta|FFJK:F2|qs                                                                                         ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 1.282      ; 4.387      ;
; -3.086 ; cofre:cf0|counter:conta|FFJK:F3|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 1.396      ; 4.119      ;
; -3.082 ; cofre:cf1|counter:conta|FFJK:F2|qs                                                                                         ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 1.416      ; 4.516      ;
; -3.077 ; circuito:ci|reg10:reg|Q[3]                                                                                                 ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.832      ; 3.568      ;
; -3.070 ; cofre:cf1|counter:conta|FFJK:F1|qs                                                                                         ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 1.418      ; 4.506      ;
; -3.046 ; circuito:ci|reg10:reg|Q[0]                                                                                                 ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.832      ; 3.537      ;
; -2.998 ; circuito:ci|reg10:reg|Q[4]                                                                                                 ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.726      ; 3.742      ;
; -2.994 ; circuito:ci|reg10:reg|Q[1]                                                                                                 ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.832      ; 3.485      ;
; -2.965 ; cofre:cf2|counter:conta|FFJK:F3|qs                                                                                         ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 1.093      ; 4.076      ;
; -2.958 ; cofre:cf0|counter:conta|FFJK:F4|qs                                                                                         ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 1.448      ; 4.424      ;
; -2.930 ; circuito:ci|reg10:reg|Q[5]                                                                                                 ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.726      ; 3.674      ;
; -2.920 ; circuito:ci|reg10:reg|Q[8]                                                                                                 ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.832      ; 3.411      ;
; -2.901 ; cofre:cf5|counter:conta|FFJK:F1|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 1.407      ; 3.945      ;
; -2.896 ; cofre:cf5|counter:conta|FFJK:F3|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 1.148      ; 3.681      ;
; -2.894 ; cofre:cf1|counter:conta|FFJK:F4|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 1.222      ; 3.753      ;
; -2.885 ; cofre:cf2|counter:conta|FFJK:F1|qs                                                                                         ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 1.276      ; 4.179      ;
; -2.882 ; circuito:ci|reg10:reg|Q[2]                                                                                                 ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.832      ; 3.373      ;
; -2.871 ; cofre:cf5|counter:conta|FFJK:F2|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 1.409      ; 3.917      ;
; -2.868 ; cofre:cf2|counter:conta|FFJK:F4|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 1.077      ; 3.582      ;
; -2.854 ; circuito:ci|reg10:reg|Q[6]                                                                                                 ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.726      ; 3.598      ;
; -2.811 ; circuito:ci|reg10:reg|Q[9]                                                                                                 ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.726      ; 3.555      ;
; -2.808 ; cofre:cf1|counter:conta|FFJK:F3|qs                                                                                         ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 1.278      ; 4.104      ;
; -2.804 ; circuito:ci|reg10:reg|Q[7]                                                                                                 ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.726      ; 3.548      ;
; -2.735 ; circuito:ci|reg10:reg|Q[4]                                                                                                 ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.832      ; 3.226      ;
; -2.731 ; cofre:cf0|counter:conta|FFJK:F3|qs                                                                                         ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 1.402      ; 4.151      ;
; -2.700 ; circuito:ci|reg10:reg|Q[3]                                                                                                 ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.587      ; 3.601      ;
; -2.681 ; button:bs|y_present.b                                                                                                      ; circuito:ci|y_next.S_301    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.584      ; 3.405      ;
; -2.669 ; circuito:ci|reg10:reg|Q[0]                                                                                                 ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.587      ; 3.570      ;
; -2.667 ; circuito:ci|reg10:reg|Q[5]                                                                                                 ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.832      ; 3.158      ;
; -2.646 ; cofre:cf5|counter:conta|FFJK:F4|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 1.117      ; 3.400      ;
; -2.634 ; cofre:cf0|counter:conta|FFJK:F1|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 1.561      ; 3.832      ;
; -2.617 ; circuito:ci|reg10:reg|Q[1]                                                                                                 ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.587      ; 3.518      ;
; -2.598 ; cofre:cf3|counter:conta|FFJK:F1|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 1.527      ; 3.762      ;
; -2.591 ; circuito:ci|reg10:reg|Q[6]                                                                                                 ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.832      ; 3.082      ;
; -2.548 ; circuito:ci|reg10:reg|Q[9]                                                                                                 ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.832      ; 3.039      ;
; -2.546 ; cofre:cf5|counter:conta|FFJK:F1|qs                                                                                         ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 1.413      ; 3.977      ;
; -2.543 ; circuito:ci|reg10:reg|Q[8]                                                                                                 ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.587      ; 3.444      ;
; -2.541 ; circuito:ci|reg10:reg|Q[7]                                                                                                 ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.832      ; 3.032      ;
; -2.541 ; cofre:cf5|counter:conta|FFJK:F3|qs                                                                                         ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 1.154      ; 3.713      ;
; -2.539 ; cofre:cf1|counter:conta|FFJK:F4|qs                                                                                         ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 1.228      ; 3.785      ;
; -2.516 ; cofre:cf5|counter:conta|FFJK:F2|qs                                                                                         ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 1.415      ; 3.949      ;
; -2.513 ; cofre:cf2|counter:conta|FFJK:F4|qs                                                                                         ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 1.083      ; 3.614      ;
; -2.505 ; circuito:ci|reg10:reg|Q[2]                                                                                                 ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.587      ; 3.406      ;
; -2.492 ; cofre:cf0|counter:conta|FFJK:F2|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 1.562      ; 3.691      ;
; -2.383 ; cofre:cf3|counter:conta|FFJK:F2|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 1.587      ; 3.607      ;
; -2.368 ; cofre:cf3|counter:conta|FFJK:F3|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 1.354      ; 3.359      ;
; -2.358 ; circuito:ci|reg10:reg|Q[4]                                                                                                 ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.587      ; 3.259      ;
; -2.312 ; circuito:ci|reg10:reg|Q[7]                                                                                                 ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.587      ; 3.213      ;
; -2.304 ; cofre:cf3|counter:conta|FFJK:F4|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 1.105      ; 3.046      ;
; -2.291 ; cofre:cf5|counter:conta|FFJK:F4|qs                                                                                         ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 1.123      ; 3.432      ;
; -2.290 ; circuito:ci|reg10:reg|Q[5]                                                                                                 ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.587      ; 3.191      ;
; -2.279 ; cofre:cf0|counter:conta|FFJK:F1|qs                                                                                         ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 1.567      ; 3.864      ;
; -2.243 ; cofre:cf3|counter:conta|FFJK:F1|qs                                                                                         ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 1.533      ; 3.794      ;
; -2.214 ; circuito:ci|reg10:reg|Q[6]                                                                                                 ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.587      ; 3.115      ;
; -2.171 ; circuito:ci|reg10:reg|Q[9]                                                                                                 ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.587      ; 3.072      ;
; -2.156 ; button:bs|y_present.b                                                                                                      ; circuito:ci|y_next.cal_293  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.592      ; 3.079      ;
; -2.137 ; cofre:cf0|counter:conta|FFJK:F2|qs                                                                                         ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 1.568      ; 3.723      ;
; -2.028 ; cofre:cf3|counter:conta|FFJK:F2|qs                                                                                         ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 1.593      ; 3.639      ;
+--------+----------------------------------------------------------------------------------------------------------------------------+-----------------------------+----------------+-------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK_Div:div|ax'                                                                                                                                                                                                                                                                          ;
+--------+----------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-------------------------+----------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                  ; To Node                                                                           ; Launch Clock            ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-------------------------+----------------+--------------+------------+------------+
; -4.233 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg0 ; circuito:ci|reg10:reg|Q[9]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.059     ; 5.210      ;
; -4.233 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg1 ; circuito:ci|reg10:reg|Q[9]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.059     ; 5.210      ;
; -4.233 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg2 ; circuito:ci|reg10:reg|Q[9]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.059     ; 5.210      ;
; -4.162 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg0 ; circuito:ci|reg10:reg|Q[8]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.059     ; 5.139      ;
; -4.162 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg1 ; circuito:ci|reg10:reg|Q[8]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.059     ; 5.139      ;
; -4.162 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg2 ; circuito:ci|reg10:reg|Q[8]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.059     ; 5.139      ;
; -4.091 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg0 ; circuito:ci|reg10:reg|Q[7]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.059     ; 5.068      ;
; -4.091 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg1 ; circuito:ci|reg10:reg|Q[7]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.059     ; 5.068      ;
; -4.091 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg2 ; circuito:ci|reg10:reg|Q[7]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.059     ; 5.068      ;
; -3.932 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg0 ; circuito:ci|reg10:reg|Q[6]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.059     ; 4.909      ;
; -3.932 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg1 ; circuito:ci|reg10:reg|Q[6]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.059     ; 4.909      ;
; -3.932 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg2 ; circuito:ci|reg10:reg|Q[6]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.059     ; 4.909      ;
; -3.861 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg0 ; circuito:ci|reg10:reg|Q[5]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.059     ; 4.838      ;
; -3.861 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg1 ; circuito:ci|reg10:reg|Q[5]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.059     ; 4.838      ;
; -3.861 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg2 ; circuito:ci|reg10:reg|Q[5]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.059     ; 4.838      ;
; -3.854 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg0                     ; circuito:ci|reg10:reg|Q[1]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.064     ; 4.826      ;
; -3.854 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg1                     ; circuito:ci|reg10:reg|Q[1]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.064     ; 4.826      ;
; -3.854 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg2                     ; circuito:ci|reg10:reg|Q[1]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.064     ; 4.826      ;
; -3.854 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg3                     ; circuito:ci|reg10:reg|Q[1]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.064     ; 4.826      ;
; -3.790 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg0 ; circuito:ci|reg10:reg|Q[4]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.059     ; 4.767      ;
; -3.790 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg1 ; circuito:ci|reg10:reg|Q[4]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.059     ; 4.767      ;
; -3.790 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg2 ; circuito:ci|reg10:reg|Q[4]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.059     ; 4.767      ;
; -3.719 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg0 ; circuito:ci|reg10:reg|Q[3]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.059     ; 4.696      ;
; -3.719 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg1 ; circuito:ci|reg10:reg|Q[3]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.059     ; 4.696      ;
; -3.719 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg2 ; circuito:ci|reg10:reg|Q[3]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.059     ; 4.696      ;
; -3.648 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg0 ; circuito:ci|reg10:reg|Q[2]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.059     ; 4.625      ;
; -3.648 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg1 ; circuito:ci|reg10:reg|Q[2]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.059     ; 4.625      ;
; -3.648 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg2 ; circuito:ci|reg10:reg|Q[2]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.059     ; 4.625      ;
; -3.614 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg0                     ; circuito:ci|reg10:reg|Q[9]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.064     ; 4.586      ;
; -3.614 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg1                     ; circuito:ci|reg10:reg|Q[9]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.064     ; 4.586      ;
; -3.614 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg2                     ; circuito:ci|reg10:reg|Q[9]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.064     ; 4.586      ;
; -3.614 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg3                     ; circuito:ci|reg10:reg|Q[9]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.064     ; 4.586      ;
; -3.587 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg0                     ; circuito:ci|reg10:reg|Q[7]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.064     ; 4.559      ;
; -3.587 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg1                     ; circuito:ci|reg10:reg|Q[7]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.064     ; 4.559      ;
; -3.587 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg2                     ; circuito:ci|reg10:reg|Q[7]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.064     ; 4.559      ;
; -3.587 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg3                     ; circuito:ci|reg10:reg|Q[7]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.064     ; 4.559      ;
; -3.577 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg0 ; circuito:ci|reg10:reg|Q[1]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.059     ; 4.554      ;
; -3.577 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg1 ; circuito:ci|reg10:reg|Q[1]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.059     ; 4.554      ;
; -3.577 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg2 ; circuito:ci|reg10:reg|Q[1]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.059     ; 4.554      ;
; -3.564 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg0                     ; circuito:ci|reg10:reg|Q[6]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.064     ; 4.536      ;
; -3.564 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg1                     ; circuito:ci|reg10:reg|Q[6]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.064     ; 4.536      ;
; -3.564 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg2                     ; circuito:ci|reg10:reg|Q[6]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.064     ; 4.536      ;
; -3.564 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg3                     ; circuito:ci|reg10:reg|Q[6]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.064     ; 4.536      ;
; -3.560 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg0                     ; circuito:ci|reg10:reg|Q[5]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.064     ; 4.532      ;
; -3.560 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg1                     ; circuito:ci|reg10:reg|Q[5]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.064     ; 4.532      ;
; -3.560 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg2                     ; circuito:ci|reg10:reg|Q[5]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.064     ; 4.532      ;
; -3.560 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg3                     ; circuito:ci|reg10:reg|Q[5]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.064     ; 4.532      ;
; -3.548 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg0                     ; circuito:ci|reg10:reg|Q[4]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.064     ; 4.520      ;
; -3.548 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg1                     ; circuito:ci|reg10:reg|Q[4]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.064     ; 4.520      ;
; -3.548 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg2                     ; circuito:ci|reg10:reg|Q[4]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.064     ; 4.520      ;
; -3.548 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg3                     ; circuito:ci|reg10:reg|Q[4]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.064     ; 4.520      ;
; -3.543 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg0                     ; circuito:ci|reg10:reg|Q[3]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.064     ; 4.515      ;
; -3.543 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg0                     ; circuito:ci|reg10:reg|Q[8]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.064     ; 4.515      ;
; -3.543 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg1                     ; circuito:ci|reg10:reg|Q[3]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.064     ; 4.515      ;
; -3.543 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg2                     ; circuito:ci|reg10:reg|Q[3]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.064     ; 4.515      ;
; -3.543 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg3                     ; circuito:ci|reg10:reg|Q[3]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.064     ; 4.515      ;
; -3.543 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg1                     ; circuito:ci|reg10:reg|Q[8]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.064     ; 4.515      ;
; -3.543 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg2                     ; circuito:ci|reg10:reg|Q[8]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.064     ; 4.515      ;
; -3.543 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg3                     ; circuito:ci|reg10:reg|Q[8]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.064     ; 4.515      ;
; -3.312 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg0                     ; circuito:ci|reg10:reg|Q[2]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.064     ; 4.284      ;
; -3.312 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg1                     ; circuito:ci|reg10:reg|Q[2]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.064     ; 4.284      ;
; -3.312 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg2                     ; circuito:ci|reg10:reg|Q[2]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.064     ; 4.284      ;
; -3.312 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg3                     ; circuito:ci|reg10:reg|Q[2]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.064     ; 4.284      ;
; -3.300 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg0                     ; circuito:ci|reg10:reg|Q[0]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.064     ; 4.272      ;
; -3.300 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg1                     ; circuito:ci|reg10:reg|Q[0]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.064     ; 4.272      ;
; -3.300 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg2                     ; circuito:ci|reg10:reg|Q[0]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.064     ; 4.272      ;
; -3.300 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg3                     ; circuito:ci|reg10:reg|Q[0]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.064     ; 4.272      ;
; -3.190 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg0 ; circuito:ci|reg10:reg|Q[0]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.059     ; 4.167      ;
; -3.190 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg1 ; circuito:ci|reg10:reg|Q[0]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.059     ; 4.167      ;
; -3.190 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg2 ; circuito:ci|reg10:reg|Q[0]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.059     ; 4.167      ;
; -2.119 ; circuito:ci|reg10:reg|Q[1]                                                                                                 ; circuito:ci|reg10:reg|Q[9]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; 0.000      ; 3.155      ;
; -2.048 ; circuito:ci|reg10:reg|Q[1]                                                                                                 ; circuito:ci|reg10:reg|Q[8]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; 0.000      ; 3.084      ;
; -1.977 ; circuito:ci|reg10:reg|Q[1]                                                                                                 ; circuito:ci|reg10:reg|Q[7]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; 0.000      ; 3.013      ;
; -1.822 ; circuito:ci|reg10:reg|Q[4]                                                                                                 ; circuito:ci|reg10:reg|Q[9]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; 0.000      ; 2.858      ;
; -1.818 ; circuito:ci|reg10:reg|Q[1]                                                                                                 ; circuito:ci|reg10:reg|Q[6]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; 0.000      ; 2.854      ;
; -1.751 ; circuito:ci|reg10:reg|Q[4]                                                                                                 ; circuito:ci|reg10:reg|Q[8]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; 0.000      ; 2.787      ;
; -1.747 ; circuito:ci|reg10:reg|Q[1]                                                                                                 ; circuito:ci|reg10:reg|Q[5]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; 0.000      ; 2.783      ;
; -1.680 ; circuito:ci|reg10:reg|Q[4]                                                                                                 ; circuito:ci|reg10:reg|Q[7]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; 0.000      ; 2.716      ;
; -1.676 ; circuito:ci|reg10:reg|Q[1]                                                                                                 ; circuito:ci|reg10:reg|Q[4]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; 0.000      ; 2.712      ;
; -1.605 ; circuito:ci|reg10:reg|Q[1]                                                                                                 ; circuito:ci|reg10:reg|Q[3]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; 0.000      ; 2.641      ;
; -1.584 ; button:bs|y_present.b                                                                                                      ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[0] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; 0.001      ; 2.621      ;
; -1.584 ; button:bs|y_present.b                                                                                                      ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[1] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; 0.001      ; 2.621      ;
; -1.584 ; button:bs|y_present.b                                                                                                      ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[2] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; 0.001      ; 2.621      ;
; -1.584 ; button:bs|y_present.b                                                                                                      ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[3] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; 0.001      ; 2.621      ;
; -1.534 ; circuito:ci|reg10:reg|Q[1]                                                                                                 ; circuito:ci|reg10:reg|Q[2]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; 0.000      ; 2.570      ;
; -1.521 ; circuito:ci|reg10:reg|Q[4]                                                                                                 ; circuito:ci|reg10:reg|Q[6]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; 0.000      ; 2.557      ;
; -1.452 ; circuito:ci|y_present.S                                                                                                    ; circuito:ci|reg10:reg|Q[0]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.015     ; 2.473      ;
; -1.452 ; circuito:ci|y_present.S                                                                                                    ; circuito:ci|reg10:reg|Q[1]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.015     ; 2.473      ;
; -1.452 ; circuito:ci|y_present.S                                                                                                    ; circuito:ci|reg10:reg|Q[2]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.015     ; 2.473      ;
; -1.452 ; circuito:ci|y_present.S                                                                                                    ; circuito:ci|reg10:reg|Q[3]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.015     ; 2.473      ;
; -1.452 ; circuito:ci|y_present.S                                                                                                    ; circuito:ci|reg10:reg|Q[4]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.015     ; 2.473      ;
; -1.452 ; circuito:ci|y_present.S                                                                                                    ; circuito:ci|reg10:reg|Q[5]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.015     ; 2.473      ;
; -1.452 ; circuito:ci|y_present.S                                                                                                    ; circuito:ci|reg10:reg|Q[6]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.015     ; 2.473      ;
; -1.452 ; circuito:ci|y_present.S                                                                                                    ; circuito:ci|reg10:reg|Q[7]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.015     ; 2.473      ;
; -1.452 ; circuito:ci|y_present.S                                                                                                    ; circuito:ci|reg10:reg|Q[8]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.015     ; 2.473      ;
; -1.452 ; circuito:ci|y_present.S                                                                                                    ; circuito:ci|reg10:reg|Q[9]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.015     ; 2.473      ;
; -1.450 ; circuito:ci|reg10:reg|Q[4]                                                                                                 ; circuito:ci|reg10:reg|Q[5]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; 0.000      ; 2.486      ;
; -1.294 ; circuito:ci|y_next.F_261                                                                                                   ; circuito:ci|y_present.F                                                           ; circuito:ci|y_present.B ; CLK_Div:div|ax ; 1.000        ; -2.246     ; 0.084      ;
; -1.146 ; circuito:ci|reg10:reg|Q[1]                                                                                                 ; circuito:ci|reg10:reg|Q[1]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; 0.000      ; 2.182      ;
; -1.124 ; circuito:ci|y_next.subt_285                                                                                                ; circuito:ci|y_present.subt                                                        ; circuito:ci|y_present.B ; CLK_Div:div|ax ; 1.000        ; -2.076     ; 0.084      ;
+--------+----------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-------------------------+----------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'circuito:ci|y_present.ppp'                                                                                                                                           ;
+--------+---------------------------------------+---------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -0.092 ; circuito:ci|counter:cont_p|FFJK:F3|qs ; circuito:ci|counter:cont_p|FFJK:F4|qs ; circuito:ci|y_present.ppp ; circuito:ci|y_present.ppp ; 1.000        ; 0.000      ; 1.128      ;
; -0.085 ; circuito:ci|counter:cont_p|FFJK:F2|qs ; circuito:ci|counter:cont_p|FFJK:F4|qs ; circuito:ci|y_present.ppp ; circuito:ci|y_present.ppp ; 1.000        ; 0.000      ; 1.121      ;
; -0.081 ; circuito:ci|counter:cont_p|FFJK:F2|qs ; circuito:ci|counter:cont_p|FFJK:F3|qs ; circuito:ci|y_present.ppp ; circuito:ci|y_present.ppp ; 1.000        ; 0.000      ; 1.117      ;
; 0.210  ; circuito:ci|counter:cont_p|FFJK:F1|qs ; circuito:ci|counter:cont_p|FFJK:F4|qs ; circuito:ci|y_present.ppp ; circuito:ci|y_present.ppp ; 1.000        ; 0.000      ; 0.826      ;
; 0.213  ; circuito:ci|counter:cont_p|FFJK:F1|qs ; circuito:ci|counter:cont_p|FFJK:F3|qs ; circuito:ci|y_present.ppp ; circuito:ci|y_present.ppp ; 1.000        ; 0.000      ; 0.823      ;
; 0.216  ; circuito:ci|counter:cont_p|FFJK:F1|qs ; circuito:ci|counter:cont_p|FFJK:F2|qs ; circuito:ci|y_present.ppp ; circuito:ci|y_present.ppp ; 1.000        ; 0.000      ; 0.820      ;
; 0.379  ; circuito:ci|counter:cont_p|FFJK:F1|qs ; circuito:ci|counter:cont_p|FFJK:F1|qs ; circuito:ci|y_present.ppp ; circuito:ci|y_present.ppp ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; circuito:ci|counter:cont_p|FFJK:F4|qs ; circuito:ci|counter:cont_p|FFJK:F4|qs ; circuito:ci|y_present.ppp ; circuito:ci|y_present.ppp ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; circuito:ci|counter:cont_p|FFJK:F3|qs ; circuito:ci|counter:cont_p|FFJK:F3|qs ; circuito:ci|y_present.ppp ; circuito:ci|y_present.ppp ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; circuito:ci|counter:cont_p|FFJK:F2|qs ; circuito:ci|counter:cont_p|FFJK:F2|qs ; circuito:ci|y_present.ppp ; circuito:ci|y_present.ppp ; 1.000        ; 0.000      ; 0.657      ;
+--------+---------------------------------------+---------------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clkM'                                                                                                 ;
+--------+--------------------+--------------------+----------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+----------------+-------------+--------------+------------+------------+
; -0.071 ; CLK_Div:div|cnt[0] ; CLK_Div:div|ax     ; clkM           ; clkM        ; 1.000        ; 0.000      ; 1.107      ;
; -0.068 ; CLK_Div:div|cnt[0] ; CLK_Div:div|cnt[2] ; clkM           ; clkM        ; 1.000        ; 0.000      ; 1.104      ;
; -0.030 ; CLK_Div:div|cnt[2] ; CLK_Div:div|ax     ; clkM           ; clkM        ; 1.000        ; 0.000      ; 1.066      ;
; 0.004  ; CLK_Div:div|cnt[2] ; CLK_Div:div|cnt[0] ; clkM           ; clkM        ; 1.000        ; 0.000      ; 1.032      ;
; 0.066  ; CLK_Div:div|cnt[0] ; CLK_Div:div|cnt[1] ; clkM           ; clkM        ; 1.000        ; 0.000      ; 0.970      ;
; 0.238  ; CLK_Div:div|cnt[1] ; CLK_Div:div|ax     ; clkM           ; clkM        ; 1.000        ; 0.000      ; 0.798      ;
; 0.240  ; CLK_Div:div|cnt[1] ; CLK_Div:div|cnt[2] ; clkM           ; clkM        ; 1.000        ; 0.000      ; 0.796      ;
; 0.242  ; CLK_Div:div|cnt[1] ; CLK_Div:div|cnt[0] ; clkM           ; clkM        ; 1.000        ; 0.000      ; 0.794      ;
; 0.379  ; CLK_Div:div|cnt[2] ; CLK_Div:div|cnt[2] ; clkM           ; clkM        ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; CLK_Div:div|cnt[0] ; CLK_Div:div|cnt[0] ; clkM           ; clkM        ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; CLK_Div:div|cnt[1] ; CLK_Div:div|cnt[1] ; clkM           ; clkM        ; 1.000        ; 0.000      ; 0.657      ;
; 2.889  ; CLK_Div:div|ax     ; CLK_Div:div|ax     ; CLK_Div:div|ax ; clkM        ; 0.500        ; 2.760      ; 0.657      ;
; 3.389  ; CLK_Div:div|ax     ; CLK_Div:div|ax     ; CLK_Div:div|ax ; clkM        ; 1.000        ; 2.760      ; 0.657      ;
+--------+--------------------+--------------------+----------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clkM'                                                                                                  ;
+--------+--------------------+--------------------+----------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+----------------+-------------+--------------+------------+------------+
; -2.619 ; CLK_Div:div|ax     ; CLK_Div:div|ax     ; CLK_Div:div|ax ; clkM        ; 0.000        ; 2.760      ; 0.657      ;
; -2.119 ; CLK_Div:div|ax     ; CLK_Div:div|ax     ; CLK_Div:div|ax ; clkM        ; -0.500       ; 2.760      ; 0.657      ;
; 0.391  ; CLK_Div:div|cnt[2] ; CLK_Div:div|cnt[2] ; clkM           ; clkM        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; CLK_Div:div|cnt[0] ; CLK_Div:div|cnt[0] ; clkM           ; clkM        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; CLK_Div:div|cnt[1] ; CLK_Div:div|cnt[1] ; clkM           ; clkM        ; 0.000        ; 0.000      ; 0.657      ;
; 0.528  ; CLK_Div:div|cnt[1] ; CLK_Div:div|cnt[0] ; clkM           ; clkM        ; 0.000        ; 0.000      ; 0.794      ;
; 0.530  ; CLK_Div:div|cnt[1] ; CLK_Div:div|cnt[2] ; clkM           ; clkM        ; 0.000        ; 0.000      ; 0.796      ;
; 0.532  ; CLK_Div:div|cnt[1] ; CLK_Div:div|ax     ; clkM           ; clkM        ; 0.000        ; 0.000      ; 0.798      ;
; 0.704  ; CLK_Div:div|cnt[0] ; CLK_Div:div|cnt[1] ; clkM           ; clkM        ; 0.000        ; 0.000      ; 0.970      ;
; 0.766  ; CLK_Div:div|cnt[2] ; CLK_Div:div|cnt[0] ; clkM           ; clkM        ; 0.000        ; 0.000      ; 1.032      ;
; 0.800  ; CLK_Div:div|cnt[2] ; CLK_Div:div|ax     ; clkM           ; clkM        ; 0.000        ; 0.000      ; 1.066      ;
; 0.838  ; CLK_Div:div|cnt[0] ; CLK_Div:div|cnt[2] ; clkM           ; clkM        ; 0.000        ; 0.000      ; 1.104      ;
; 0.841  ; CLK_Div:div|cnt[0] ; CLK_Div:div|ax     ; clkM           ; clkM        ; 0.000        ; 0.000      ; 1.107      ;
+--------+--------------------+--------------------+----------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'circuito:ci|y_present.B'                                                                                                                                  ;
+--------+---------------------------------------+-----------------------------+---------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                     ; Launch Clock              ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+-----------------------------+---------------------------+-------------------------+--------------+------------+------------+
; -1.885 ; circuito:ci|y_present.ppp             ; circuito:ci|y_next.S_301    ; circuito:ci|y_present.ppp ; circuito:ci|y_present.B ; 0.000        ; 3.352      ; 1.717      ;
; -1.767 ; circuito:ci|y_present.ppp             ; circuito:ci|y_next.cal_293  ; circuito:ci|y_present.ppp ; circuito:ci|y_present.B ; 0.000        ; 3.360      ; 1.843      ;
; -1.385 ; circuito:ci|y_present.ppp             ; circuito:ci|y_next.S_301    ; circuito:ci|y_present.ppp ; circuito:ci|y_present.B ; -0.500       ; 3.352      ; 1.717      ;
; -1.267 ; circuito:ci|y_present.ppp             ; circuito:ci|y_next.cal_293  ; circuito:ci|y_present.ppp ; circuito:ci|y_present.B ; -0.500       ; 3.360      ; 1.843      ;
; -0.845 ; circuito:ci|counter:cont_p|FFJK:F3|qs ; circuito:ci|y_next.F_261    ; circuito:ci|y_present.ppp ; circuito:ci|y_present.B ; 0.000        ; 2.571      ; 1.726      ;
; -0.733 ; circuito:ci|counter:cont_p|FFJK:F4|qs ; circuito:ci|y_next.F_261    ; circuito:ci|y_present.ppp ; circuito:ci|y_present.B ; 0.000        ; 2.571      ; 1.838      ;
; -0.593 ; circuito:ci|counter:cont_p|FFJK:F2|qs ; circuito:ci|y_next.F_261    ; circuito:ci|y_present.ppp ; circuito:ci|y_present.B ; 0.000        ; 2.571      ; 1.978      ;
; -0.471 ; circuito:ci|y_present.subt            ; circuito:ci|y_next.S_301    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 1.957      ; 1.486      ;
; -0.375 ; circuito:ci|counter:cont_p|FFJK:F1|qs ; circuito:ci|y_next.F_261    ; circuito:ci|y_present.ppp ; circuito:ci|y_present.B ; 0.000        ; 2.571      ; 2.196      ;
; -0.354 ; circuito:ci|counter:cont_p|FFJK:F3|qs ; circuito:ci|y_next.subt_285 ; circuito:ci|y_present.ppp ; circuito:ci|y_present.B ; 0.000        ; 2.459      ; 2.105      ;
; -0.328 ; circuito:ci|counter:cont_p|FFJK:F3|qs ; circuito:ci|y_next.ppp_277  ; circuito:ci|y_present.ppp ; circuito:ci|y_present.B ; 0.000        ; 2.465      ; 2.137      ;
; -0.099 ; circuito:ci|counter:cont_p|FFJK:F4|qs ; circuito:ci|y_next.ppp_277  ; circuito:ci|y_present.ppp ; circuito:ci|y_present.B ; 0.000        ; 2.465      ; 2.366      ;
; -0.091 ; circuito:ci|counter:cont_p|FFJK:F2|qs ; circuito:ci|y_next.subt_285 ; circuito:ci|y_present.ppp ; circuito:ci|y_present.B ; 0.000        ; 2.459      ; 2.368      ;
; -0.065 ; circuito:ci|counter:cont_p|FFJK:F2|qs ; circuito:ci|y_next.ppp_277  ; circuito:ci|y_present.ppp ; circuito:ci|y_present.B ; 0.000        ; 2.465      ; 2.400      ;
; 0.158  ; circuito:ci|counter:cont_p|FFJK:F1|qs ; circuito:ci|y_next.subt_285 ; circuito:ci|y_present.ppp ; circuito:ci|y_present.B ; 0.000        ; 2.459      ; 2.617      ;
; 0.184  ; circuito:ci|counter:cont_p|FFJK:F1|qs ; circuito:ci|y_next.ppp_277  ; circuito:ci|y_present.ppp ; circuito:ci|y_present.B ; 0.000        ; 2.465      ; 2.649      ;
; 0.726  ; circuito:ci|y_present.subt            ; circuito:ci|y_next.cal_293  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 1.965      ; 2.691      ;
; 0.863  ; circuito:ci|y_present.cal             ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.710      ; 1.573      ;
; 0.971  ; circuito:ci|y_present.cal             ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.704      ; 1.675      ;
; 1.429  ; circuito:ci|reg10:reg|Q[9]            ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.832      ; 2.261      ;
; 1.528  ; circuito:ci|y_present.S               ; circuito:ci|y_next.cal_293  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.594      ; 2.122      ;
; 1.596  ; circuito:ci|y_present.cal             ; circuito:ci|y_next.S_301    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.585      ; 2.181      ;
; 1.640  ; circuito:ci|y_present.cal             ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.816      ; 2.456      ;
; 1.693  ; circuito:ci|reg10:reg|Q[4]            ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.832      ; 2.525      ;
; 1.825  ; circuito:ci|reg10:reg|Q[6]            ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.832      ; 2.657      ;
; 1.940  ; circuito:ci|reg10:reg|Q[0]            ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.832      ; 2.772      ;
; 1.941  ; cofre:cf3|counter:conta|FFJK:F4|qs    ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 1.105      ; 3.046      ;
; 1.953  ; circuito:ci|reg10:reg|Q[9]            ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.587      ; 2.540      ;
; 1.963  ; circuito:ci|reg10:reg|Q[5]            ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.832      ; 2.795      ;
; 1.967  ; cofre:cf3|counter:conta|FFJK:F4|qs    ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 1.111      ; 3.078      ;
; 2.005  ; cofre:cf3|counter:conta|FFJK:F3|qs    ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 1.354      ; 3.359      ;
; 2.016  ; circuito:ci|reg10:reg|Q[8]            ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.832      ; 2.848      ;
; 2.020  ; cofre:cf3|counter:conta|FFJK:F2|qs    ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 1.587      ; 3.607      ;
; 2.024  ; circuito:ci|reg10:reg|Q[9]            ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.726      ; 2.750      ;
; 2.031  ; cofre:cf3|counter:conta|FFJK:F3|qs    ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 1.360      ; 3.391      ;
; 2.046  ; cofre:cf3|counter:conta|FFJK:F2|qs    ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 1.593      ; 3.639      ;
; 2.068  ; circuito:ci|reg10:reg|Q[3]            ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.832      ; 2.900      ;
; 2.102  ; circuito:ci|reg10:reg|Q[7]            ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.832      ; 2.934      ;
; 2.115  ; circuito:ci|y_present.cal             ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.571      ; 2.686      ;
; 2.129  ; cofre:cf0|counter:conta|FFJK:F2|qs    ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 1.562      ; 3.691      ;
; 2.155  ; cofre:cf0|counter:conta|FFJK:F2|qs    ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 1.568      ; 3.723      ;
; 2.162  ; circuito:ci|reg10:reg|Q[1]            ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.832      ; 2.994      ;
; 2.215  ; circuito:ci|reg10:reg|Q[2]            ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.832      ; 3.047      ;
; 2.217  ; circuito:ci|reg10:reg|Q[4]            ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.587      ; 2.804      ;
; 2.235  ; cofre:cf3|counter:conta|FFJK:F1|qs    ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 1.527      ; 3.762      ;
; 2.261  ; cofre:cf3|counter:conta|FFJK:F1|qs    ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 1.533      ; 3.794      ;
; 2.271  ; cofre:cf0|counter:conta|FFJK:F1|qs    ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 1.561      ; 3.832      ;
; 2.283  ; cofre:cf5|counter:conta|FFJK:F4|qs    ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 1.117      ; 3.400      ;
; 2.288  ; circuito:ci|reg10:reg|Q[4]            ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.726      ; 3.014      ;
; 2.297  ; cofre:cf0|counter:conta|FFJK:F1|qs    ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 1.567      ; 3.864      ;
; 2.309  ; cofre:cf5|counter:conta|FFJK:F4|qs    ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 1.123      ; 3.432      ;
; 2.349  ; circuito:ci|reg10:reg|Q[6]            ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.587      ; 2.936      ;
; 2.420  ; circuito:ci|reg10:reg|Q[6]            ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.726      ; 3.146      ;
; 2.464  ; circuito:ci|reg10:reg|Q[0]            ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.587      ; 3.051      ;
; 2.478  ; circuito:ci|reg10:reg|Q[7]            ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.587      ; 3.065      ;
; 2.487  ; button:bs|y_present.b                 ; circuito:ci|y_next.cal_293  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.592      ; 3.079      ;
; 2.487  ; circuito:ci|reg10:reg|Q[5]            ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.587      ; 3.074      ;
; 2.505  ; cofre:cf2|counter:conta|FFJK:F4|qs    ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 1.077      ; 3.582      ;
; 2.508  ; cofre:cf5|counter:conta|FFJK:F2|qs    ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 1.409      ; 3.917      ;
; 2.531  ; cofre:cf2|counter:conta|FFJK:F4|qs    ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 1.083      ; 3.614      ;
; 2.531  ; cofre:cf1|counter:conta|FFJK:F4|qs    ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 1.222      ; 3.753      ;
; 2.533  ; cofre:cf5|counter:conta|FFJK:F3|qs    ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 1.148      ; 3.681      ;
; 2.534  ; cofre:cf5|counter:conta|FFJK:F2|qs    ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 1.415      ; 3.949      ;
; 2.535  ; circuito:ci|reg10:reg|Q[0]            ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.726      ; 3.261      ;
; 2.538  ; cofre:cf5|counter:conta|FFJK:F1|qs    ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 1.407      ; 3.945      ;
; 2.540  ; circuito:ci|reg10:reg|Q[8]            ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.587      ; 3.127      ;
; 2.557  ; cofre:cf1|counter:conta|FFJK:F4|qs    ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 1.228      ; 3.785      ;
; 2.558  ; circuito:ci|reg10:reg|Q[5]            ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.726      ; 3.284      ;
; 2.559  ; cofre:cf5|counter:conta|FFJK:F3|qs    ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 1.154      ; 3.713      ;
; 2.564  ; cofre:cf5|counter:conta|FFJK:F1|qs    ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 1.413      ; 3.977      ;
; 2.592  ; circuito:ci|reg10:reg|Q[3]            ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.587      ; 3.179      ;
; 2.611  ; circuito:ci|reg10:reg|Q[8]            ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.726      ; 3.337      ;
; 2.658  ; circuito:ci|reg10:reg|Q[7]            ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.726      ; 3.384      ;
; 2.663  ; circuito:ci|reg10:reg|Q[3]            ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.726      ; 3.389      ;
; 2.686  ; circuito:ci|reg10:reg|Q[1]            ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.587      ; 3.273      ;
; 2.723  ; cofre:cf0|counter:conta|FFJK:F3|qs    ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 1.396      ; 4.119      ;
; 2.739  ; circuito:ci|reg10:reg|Q[2]            ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.587      ; 3.326      ;
; 2.749  ; cofre:cf0|counter:conta|FFJK:F3|qs    ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 1.402      ; 4.151      ;
; 2.757  ; circuito:ci|reg10:reg|Q[1]            ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.726      ; 3.483      ;
; 2.796  ; circuito:ci|reg10:reg|Q[7]            ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.720      ; 3.516      ;
; 2.800  ; cofre:cf1|counter:conta|FFJK:F3|qs    ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 1.272      ; 4.072      ;
; 2.803  ; circuito:ci|reg10:reg|Q[9]            ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.720      ; 3.523      ;
; 2.810  ; circuito:ci|reg10:reg|Q[2]            ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.726      ; 3.536      ;
; 2.821  ; button:bs|y_present.b                 ; circuito:ci|y_next.S_301    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.584      ; 3.405      ;
; 2.826  ; cofre:cf1|counter:conta|FFJK:F3|qs    ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 1.278      ; 4.104      ;
; 2.846  ; circuito:ci|reg10:reg|Q[6]            ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.720      ; 3.566      ;
; 2.877  ; cofre:cf2|counter:conta|FFJK:F1|qs    ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 1.270      ; 4.147      ;
; 2.903  ; cofre:cf2|counter:conta|FFJK:F1|qs    ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 1.276      ; 4.179      ;
; 2.922  ; circuito:ci|reg10:reg|Q[5]            ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.720      ; 3.642      ;
; 2.950  ; cofre:cf0|counter:conta|FFJK:F4|qs    ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 1.442      ; 4.392      ;
; 2.957  ; cofre:cf2|counter:conta|FFJK:F3|qs    ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 1.087      ; 4.044      ;
; 2.976  ; cofre:cf0|counter:conta|FFJK:F4|qs    ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 1.448      ; 4.424      ;
; 2.983  ; cofre:cf2|counter:conta|FFJK:F3|qs    ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 1.093      ; 4.076      ;
; 2.990  ; circuito:ci|reg10:reg|Q[4]            ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.720      ; 3.710      ;
; 3.062  ; cofre:cf1|counter:conta|FFJK:F1|qs    ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 1.412      ; 4.474      ;
; 3.074  ; cofre:cf1|counter:conta|FFJK:F2|qs    ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 1.410      ; 4.484      ;
; 3.079  ; cofre:cf2|counter:conta|FFJK:F2|qs    ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 1.276      ; 4.355      ;
; 3.088  ; cofre:cf1|counter:conta|FFJK:F1|qs    ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 1.418      ; 4.506      ;
; 3.100  ; cofre:cf1|counter:conta|FFJK:F2|qs    ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 1.416      ; 4.516      ;
; 3.105  ; cofre:cf2|counter:conta|FFJK:F2|qs    ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 1.282      ; 4.387      ;
+--------+---------------------------------------+-----------------------------+---------------------------+-------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK_Div:div|ax'                                                                                                                                                                                                                                                                             ;
+--------+-----------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+---------------------------+----------------+--------------+------------+------------+
; Slack  ; From Node                                                                         ; To Node                                                                                                                    ; Launch Clock              ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+---------------------------+----------------+--------------+------------+------------+
; -0.797 ; circuito:ci|counter:cont_p|FFJK:F3|qs                                             ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg2 ; circuito:ci|y_present.ppp ; CLK_Div:div|ax ; 0.000        ; 1.798      ; 1.235      ;
; -0.770 ; circuito:ci|counter:cont_p|FFJK:F2|qs                                             ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg1 ; circuito:ci|y_present.ppp ; CLK_Div:div|ax ; 0.000        ; 1.798      ; 1.262      ;
; -0.717 ; circuito:ci|counter:cont_p|FFJK:F1|qs                                             ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg0 ; circuito:ci|y_present.ppp ; CLK_Div:div|ax ; 0.000        ; 1.798      ; 1.315      ;
; 0.274  ; cofre:cf3|counter:conta|FFJK:F1|qs                                                ; cofre:cf3|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.422      ; 0.962      ;
; 0.391  ; cofre:cf4|counter:conta|FFJK:F4|qs                                                ; cofre:cf4|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; cofre:cf4|counter:conta|FFJK:F3|qs                                                ; cofre:cf4|counter:conta|FFJK:F3|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; cofre:cf4|counter:conta|FFJK:F2|qs                                                ; cofre:cf4|counter:conta|FFJK:F2|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; cofre:cf4|counter:conta|FFJK:F1|qs                                                ; cofre:cf4|counter:conta|FFJK:F1|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; cofre:cf5|counter:conta|FFJK:F4|qs                                                ; cofre:cf5|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; cofre:cf5|counter:conta|FFJK:F3|qs                                                ; cofre:cf5|counter:conta|FFJK:F3|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; cofre:cf5|counter:conta|FFJK:F2|qs                                                ; cofre:cf5|counter:conta|FFJK:F2|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; cofre:cf5|counter:conta|FFJK:F1|qs                                                ; cofre:cf5|counter:conta|FFJK:F1|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; cofre:cf2|counter:conta|FFJK:F4|qs                                                ; cofre:cf2|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; cofre:cf2|counter:conta|FFJK:F3|qs                                                ; cofre:cf2|counter:conta|FFJK:F3|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; cofre:cf2|counter:conta|FFJK:F2|qs                                                ; cofre:cf2|counter:conta|FFJK:F2|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; cofre:cf2|counter:conta|FFJK:F1|qs                                                ; cofre:cf2|counter:conta|FFJK:F1|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; cofre:cf3|counter:conta|FFJK:F3|qs                                                ; cofre:cf3|counter:conta|FFJK:F3|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; cofre:cf3|counter:conta|FFJK:F2|qs                                                ; cofre:cf3|counter:conta|FFJK:F2|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; cofre:cf3|counter:conta|FFJK:F1|qs                                                ; cofre:cf3|counter:conta|FFJK:F1|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; cofre:cf1|counter:conta|FFJK:F4|qs                                                ; cofre:cf1|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; cofre:cf1|counter:conta|FFJK:F3|qs                                                ; cofre:cf1|counter:conta|FFJK:F3|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; cofre:cf1|counter:conta|FFJK:F2|qs                                                ; cofre:cf1|counter:conta|FFJK:F2|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; cofre:cf1|counter:conta|FFJK:F1|qs                                                ; cofre:cf1|counter:conta|FFJK:F1|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; cofre:cf0|counter:conta|FFJK:F4|qs                                                ; cofre:cf0|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; cofre:cf0|counter:conta|FFJK:F3|qs                                                ; cofre:cf0|counter:conta|FFJK:F3|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; cofre:cf0|counter:conta|FFJK:F2|qs                                                ; cofre:cf0|counter:conta|FFJK:F2|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; cofre:cf0|counter:conta|FFJK:F1|qs                                                ; cofre:cf0|counter:conta|FFJK:F1|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; cofre:cf3|counter:conta|FFJK:F4|qs                                                ; cofre:cf3|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.657      ;
; 0.411  ; circuito:ci|y_next.cal_293                                                        ; circuito:ci|y_present.cal                                                                                                  ; circuito:ci|y_present.B   ; CLK_Div:div|ax ; 0.000        ; -0.593     ; 0.084      ;
; 0.464  ; cofre:cf5|counter:conta|FFJK:F1|qs                                                ; cofre:cf5|counter:conta|FFJK:F3|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.259      ; 0.989      ;
; 0.492  ; cofre:cf5|counter:conta|FFJK:F3|qs                                                ; cofre:cf5|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.031      ; 0.789      ;
; 0.501  ; cofre:cf4|counter:conta|FFJK:F2|qs                                                ; cofre:cf4|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.173      ; 0.940      ;
; 0.509  ; cofre:cf3|counter:conta|FFJK:F2|qs                                                ; cofre:cf3|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.482      ; 1.257      ;
; 0.517  ; cofre:cf0|counter:conta|FFJK:F1|qs                                                ; cofre:cf0|counter:conta|FFJK:F3|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.165      ; 0.948      ;
; 0.522  ; cofre:cf3|counter:conta|FFJK:F1|qs                                                ; cofre:cf3|counter:conta|FFJK:F3|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.173      ; 0.961      ;
; 0.529  ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[3] ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[3]                                          ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.795      ;
; 0.529  ; circuito:ci|y_next.ppp_277                                                        ; circuito:ci|y_present.ppp                                                                                                  ; circuito:ci|y_present.B   ; CLK_Div:div|ax ; 0.000        ; -0.711     ; 0.084      ;
; 0.530  ; cofre:cf2|counter:conta|FFJK:F1|qs                                                ; cofre:cf2|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.193      ; 0.989      ;
; 0.533  ; cofre:cf1|counter:conta|FFJK:F2|qs                                                ; cofre:cf1|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.188      ; 0.987      ;
; 0.534  ; cofre:cf5|counter:conta|FFJK:F1|qs                                                ; cofre:cf5|counter:conta|FFJK:F2|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; -0.002     ; 0.798      ;
; 0.538  ; cofre:cf1|counter:conta|FFJK:F1|qs                                                ; cofre:cf1|counter:conta|FFJK:F2|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.002      ; 0.806      ;
; 0.543  ; cofre:cf2|counter:conta|FFJK:F1|qs                                                ; cofre:cf2|counter:conta|FFJK:F3|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.183      ; 0.992      ;
; 0.547  ; cofre:cf4|counter:conta|FFJK:F2|qs                                                ; cofre:cf4|counter:conta|FFJK:F3|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.126      ; 0.939      ;
; 0.570  ; cofre:cf0|counter:conta|FFJK:F3|qs                                                ; cofre:cf0|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; -0.046     ; 0.790      ;
; 0.585  ; cofre:cf1|counter:conta|FFJK:F2|qs                                                ; cofre:cf1|counter:conta|FFJK:F3|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.138      ; 0.989      ;
; 0.587  ; cofre:cf3|counter:conta|FFJK:F3|qs                                                ; cofre:cf3|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.249      ; 1.102      ;
; 0.596  ; cofre:cf3|counter:conta|FFJK:F1|qs                                                ; cofre:cf3|counter:conta|FFJK:F2|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; -0.060     ; 0.802      ;
; 0.650  ; button:bs|y_present.a                                                             ; button:bs|y_present.b                                                                                                      ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.916      ;
; 0.687  ; cofre:cf0|counter:conta|FFJK:F1|qs                                                ; cofre:cf0|counter:conta|FFJK:F2|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; -0.001     ; 0.952      ;
; 0.696  ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[3] ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg3                     ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.046      ; 0.976      ;
; 0.704  ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[2] ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg2                     ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.046      ; 0.984      ;
; 0.704  ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[1] ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg1                     ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.046      ; 0.984      ;
; 0.706  ; cofre:cf5|counter:conta|FFJK:F1|qs                                                ; cofre:cf5|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.290      ; 1.262      ;
; 0.707  ; cofre:cf4|counter:conta|FFJK:F1|qs                                                ; cofre:cf4|counter:conta|FFJK:F2|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.012      ; 0.985      ;
; 0.741  ; cofre:cf5|counter:conta|FFJK:F2|qs                                                ; cofre:cf5|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.292      ; 1.299      ;
; 0.750  ; cofre:cf4|counter:conta|FFJK:F3|qs                                                ; cofre:cf4|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.047      ; 1.063      ;
; 0.752  ; circuito:ci|y_present.subt                                                        ; circuito:ci|reg10:reg|Q[0]                                                                                                 ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 1.356      ; 2.374      ;
; 0.752  ; circuito:ci|y_present.subt                                                        ; circuito:ci|reg10:reg|Q[1]                                                                                                 ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 1.356      ; 2.374      ;
; 0.752  ; circuito:ci|y_present.subt                                                        ; circuito:ci|reg10:reg|Q[2]                                                                                                 ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 1.356      ; 2.374      ;
; 0.752  ; circuito:ci|y_present.subt                                                        ; circuito:ci|reg10:reg|Q[3]                                                                                                 ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 1.356      ; 2.374      ;
; 0.752  ; circuito:ci|y_present.subt                                                        ; circuito:ci|reg10:reg|Q[4]                                                                                                 ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 1.356      ; 2.374      ;
; 0.752  ; circuito:ci|y_present.subt                                                        ; circuito:ci|reg10:reg|Q[5]                                                                                                 ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 1.356      ; 2.374      ;
; 0.752  ; circuito:ci|y_present.subt                                                        ; circuito:ci|reg10:reg|Q[6]                                                                                                 ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 1.356      ; 2.374      ;
; 0.752  ; circuito:ci|y_present.subt                                                        ; circuito:ci|reg10:reg|Q[7]                                                                                                 ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 1.356      ; 2.374      ;
; 0.752  ; circuito:ci|y_present.subt                                                        ; circuito:ci|reg10:reg|Q[8]                                                                                                 ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 1.356      ; 2.374      ;
; 0.752  ; circuito:ci|y_present.subt                                                        ; circuito:ci|reg10:reg|Q[9]                                                                                                 ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 1.356      ; 2.374      ;
; 0.757  ; cofre:cf2|counter:conta|FFJK:F2|qs                                                ; cofre:cf2|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.199      ; 1.222      ;
; 0.757  ; cofre:cf3|counter:conta|FFJK:F2|qs                                                ; cofre:cf3|counter:conta|FFJK:F3|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.233      ; 1.256      ;
; 0.768  ; cofre:cf2|counter:conta|FFJK:F2|qs                                                ; cofre:cf2|counter:conta|FFJK:F3|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.189      ; 1.223      ;
; 0.773  ; cofre:cf5|counter:conta|FFJK:F2|qs                                                ; cofre:cf5|counter:conta|FFJK:F3|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.261      ; 1.300      ;
; 0.774  ; cofre:cf1|counter:conta|FFJK:F1|qs                                                ; cofre:cf1|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.190      ; 1.230      ;
; 0.782  ; cofre:cf1|counter:conta|FFJK:F3|qs                                                ; cofre:cf1|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.050      ; 1.098      ;
; 0.795  ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[0] ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[0]                                          ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 1.061      ;
; 0.795  ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[1] ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[1]                                          ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 1.061      ;
; 0.795  ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[2] ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[2]                                          ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 1.061      ;
; 0.807  ; circuito:ci|reg10:reg|Q[0]                                                        ; circuito:ci|reg10:reg|Q[0]                                                                                                 ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 1.073      ;
; 0.824  ; cofre:cf1|counter:conta|FFJK:F1|qs                                                ; cofre:cf1|counter:conta|FFJK:F3|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.140      ; 1.230      ;
; 0.827  ; cofre:cf0|counter:conta|FFJK:F2|qs                                                ; cofre:cf0|counter:conta|FFJK:F3|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.166      ; 1.259      ;
; 0.837  ; circuito:ci|reg10:reg|Q[9]                                                        ; circuito:ci|reg10:reg|Q[9]                                                                                                 ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 1.103      ;
; 0.845  ; cofre:cf4|counter:conta|FFJK:F1|qs                                                ; cofre:cf4|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.185      ; 1.296      ;
; 0.846  ; cofre:cf2|counter:conta|FFJK:F1|qs                                                ; cofre:cf2|counter:conta|FFJK:F2|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; -0.006     ; 1.106      ;
; 0.847  ; circuito:ci|reg10:reg|Q[5]                                                        ; circuito:ci|reg10:reg|Q[5]                                                                                                 ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 1.113      ;
; 0.848  ; circuito:ci|reg10:reg|Q[2]                                                        ; circuito:ci|reg10:reg|Q[2]                                                                                                 ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 1.114      ;
; 0.871  ; cofre:cf0|counter:conta|FFJK:F1|qs                                                ; cofre:cf0|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.119      ; 1.256      ;
; 0.871  ; cofre:cf0|counter:conta|FFJK:F2|qs                                                ; cofre:cf0|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.120      ; 1.257      ;
; 0.892  ; cofre:cf4|counter:conta|FFJK:F1|qs                                                ; cofre:cf4|counter:conta|FFJK:F3|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.138      ; 1.296      ;
; 0.937  ; circuito:ci|y_next.B_269                                                          ; circuito:ci|y_present.B                                                                                                    ; circuito:ci|y_present.B   ; CLK_Div:div|ax ; 0.000        ; -0.574     ; 0.629      ;
; 0.945  ; circuito:ci|y_next.S_301                                                          ; circuito:ci|y_present.S                                                                                                    ; circuito:ci|y_present.B   ; CLK_Div:div|ax ; 0.000        ; -0.586     ; 0.625      ;
; 0.959  ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[0] ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg0                     ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.046      ; 1.239      ;
; 0.986  ; circuito:ci|reg10:reg|Q[6]                                                        ; circuito:ci|reg10:reg|Q[6]                                                                                                 ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 1.252      ;
; 0.997  ; circuito:ci|reg10:reg|Q[7]                                                        ; circuito:ci|reg10:reg|Q[7]                                                                                                 ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 1.263      ;
; 1.007  ; cofre:cf2|counter:conta|FFJK:F3|qs                                                ; cofre:cf2|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.010      ; 1.283      ;
; 1.022  ; circuito:ci|reg10:reg|Q[3]                                                        ; circuito:ci|reg10:reg|Q[3]                                                                                                 ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 1.288      ;
; 1.178  ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[2] ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[3]                                          ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 1.444      ;
; 1.178  ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[0] ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[1]                                          ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 1.444      ;
; 1.178  ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[1] ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[2]                                          ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 1.444      ;
; 1.190  ; circuito:ci|reg10:reg|Q[0]                                                        ; circuito:ci|reg10:reg|Q[1]                                                                                                 ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 1.456      ;
; 1.234  ; circuito:ci|reg10:reg|Q[2]                                                        ; circuito:ci|reg10:reg|Q[3]                                                                                                 ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 1.500      ;
; 1.235  ; circuito:ci|reg10:reg|Q[5]                                                        ; circuito:ci|reg10:reg|Q[6]                                                                                                 ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 1.501      ;
; 1.249  ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[1] ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[3]                                          ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 1.515      ;
+--------+-----------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+---------------------------+----------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'circuito:ci|y_present.ppp'                                                                                                                                           ;
+-------+---------------------------------------+---------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.391 ; circuito:ci|counter:cont_p|FFJK:F3|qs ; circuito:ci|counter:cont_p|FFJK:F3|qs ; circuito:ci|y_present.ppp ; circuito:ci|y_present.ppp ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; circuito:ci|counter:cont_p|FFJK:F4|qs ; circuito:ci|counter:cont_p|FFJK:F4|qs ; circuito:ci|y_present.ppp ; circuito:ci|y_present.ppp ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; circuito:ci|counter:cont_p|FFJK:F2|qs ; circuito:ci|counter:cont_p|FFJK:F2|qs ; circuito:ci|y_present.ppp ; circuito:ci|y_present.ppp ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; circuito:ci|counter:cont_p|FFJK:F1|qs ; circuito:ci|counter:cont_p|FFJK:F1|qs ; circuito:ci|y_present.ppp ; circuito:ci|y_present.ppp ; 0.000        ; 0.000      ; 0.657      ;
; 0.554 ; circuito:ci|counter:cont_p|FFJK:F1|qs ; circuito:ci|counter:cont_p|FFJK:F2|qs ; circuito:ci|y_present.ppp ; circuito:ci|y_present.ppp ; 0.000        ; 0.000      ; 0.820      ;
; 0.557 ; circuito:ci|counter:cont_p|FFJK:F1|qs ; circuito:ci|counter:cont_p|FFJK:F3|qs ; circuito:ci|y_present.ppp ; circuito:ci|y_present.ppp ; 0.000        ; 0.000      ; 0.823      ;
; 0.560 ; circuito:ci|counter:cont_p|FFJK:F1|qs ; circuito:ci|counter:cont_p|FFJK:F4|qs ; circuito:ci|y_present.ppp ; circuito:ci|y_present.ppp ; 0.000        ; 0.000      ; 0.826      ;
; 0.851 ; circuito:ci|counter:cont_p|FFJK:F2|qs ; circuito:ci|counter:cont_p|FFJK:F3|qs ; circuito:ci|y_present.ppp ; circuito:ci|y_present.ppp ; 0.000        ; 0.000      ; 1.117      ;
; 0.855 ; circuito:ci|counter:cont_p|FFJK:F2|qs ; circuito:ci|counter:cont_p|FFJK:F4|qs ; circuito:ci|y_present.ppp ; circuito:ci|y_present.ppp ; 0.000        ; 0.000      ; 1.121      ;
; 0.862 ; circuito:ci|counter:cont_p|FFJK:F3|qs ; circuito:ci|counter:cont_p|FFJK:F4|qs ; circuito:ci|y_present.ppp ; circuito:ci|y_present.ppp ; 0.000        ; 0.000      ; 1.128      ;
+-------+---------------------------------------+---------------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'circuito:ci|y_present.ppp'                                                                                                               ;
+--------+-------------------------+---------------------------------------+----------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                               ; Launch Clock   ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+---------------------------------------+----------------+---------------------------+--------------+------------+------------+
; -2.020 ; circuito:ci|y_present.S ; circuito:ci|counter:cont_p|FFJK:F3|qs ; CLK_Div:div|ax ; circuito:ci|y_present.ppp ; 1.000        ; -1.754     ; 1.302      ;
; -2.020 ; circuito:ci|y_present.S ; circuito:ci|counter:cont_p|FFJK:F4|qs ; CLK_Div:div|ax ; circuito:ci|y_present.ppp ; 1.000        ; -1.754     ; 1.302      ;
; -2.020 ; circuito:ci|y_present.S ; circuito:ci|counter:cont_p|FFJK:F2|qs ; CLK_Div:div|ax ; circuito:ci|y_present.ppp ; 1.000        ; -1.754     ; 1.302      ;
; -2.020 ; circuito:ci|y_present.S ; circuito:ci|counter:cont_p|FFJK:F1|qs ; CLK_Div:div|ax ; circuito:ci|y_present.ppp ; 1.000        ; -1.754     ; 1.302      ;
+--------+-------------------------+---------------------------------------+----------------+---------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'circuito:ci|y_present.ppp'                                                                                                               ;
+-------+-------------------------+---------------------------------------+----------------+---------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                               ; Launch Clock   ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+---------------------------------------+----------------+---------------------------+--------------+------------+------------+
; 2.790 ; circuito:ci|y_present.S ; circuito:ci|counter:cont_p|FFJK:F3|qs ; CLK_Div:div|ax ; circuito:ci|y_present.ppp ; 0.000        ; -1.754     ; 1.302      ;
; 2.790 ; circuito:ci|y_present.S ; circuito:ci|counter:cont_p|FFJK:F4|qs ; CLK_Div:div|ax ; circuito:ci|y_present.ppp ; 0.000        ; -1.754     ; 1.302      ;
; 2.790 ; circuito:ci|y_present.S ; circuito:ci|counter:cont_p|FFJK:F2|qs ; CLK_Div:div|ax ; circuito:ci|y_present.ppp ; 0.000        ; -1.754     ; 1.302      ;
; 2.790 ; circuito:ci|y_present.S ; circuito:ci|counter:cont_p|FFJK:F1|qs ; CLK_Div:div|ax ; circuito:ci|y_present.ppp ; 0.000        ; -1.754     ; 1.302      ;
+-------+-------------------------+---------------------------------------+----------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK_Div:div|ax'                                                                                                                                                                     ;
+--------+--------------+----------------+------------------+----------------+------------+----------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock          ; Clock Edge ; Target                                                                                                                     ;
+--------+--------------+----------------+------------------+----------------+------------+----------------------------------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg0                     ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg0                     ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg1                     ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg1                     ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg2                     ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg2                     ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg3                     ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg3                     ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; button:bs|y_present.a                                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; button:bs|y_present.a                                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; button:bs|y_present.b                                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; button:bs|y_present.b                                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; circuito:ci|reg10:reg|Q[0]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; circuito:ci|reg10:reg|Q[0]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; circuito:ci|reg10:reg|Q[1]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; circuito:ci|reg10:reg|Q[1]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; circuito:ci|reg10:reg|Q[2]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; circuito:ci|reg10:reg|Q[2]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; circuito:ci|reg10:reg|Q[3]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; circuito:ci|reg10:reg|Q[3]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; circuito:ci|reg10:reg|Q[4]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; circuito:ci|reg10:reg|Q[4]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; circuito:ci|reg10:reg|Q[5]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; circuito:ci|reg10:reg|Q[5]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; circuito:ci|reg10:reg|Q[6]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; circuito:ci|reg10:reg|Q[6]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; circuito:ci|reg10:reg|Q[7]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; circuito:ci|reg10:reg|Q[7]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; circuito:ci|reg10:reg|Q[8]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; circuito:ci|reg10:reg|Q[8]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; circuito:ci|reg10:reg|Q[9]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; circuito:ci|reg10:reg|Q[9]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; circuito:ci|y_present.B                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; circuito:ci|y_present.B                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; circuito:ci|y_present.F                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; circuito:ci|y_present.F                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; circuito:ci|y_present.S                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; circuito:ci|y_present.S                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; circuito:ci|y_present.cal                                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; circuito:ci|y_present.cal                                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; circuito:ci|y_present.ppp                                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; circuito:ci|y_present.ppp                                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; circuito:ci|y_present.subt                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; circuito:ci|y_present.subt                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf0|counter:conta|FFJK:F1|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf0|counter:conta|FFJK:F1|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf0|counter:conta|FFJK:F2|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf0|counter:conta|FFJK:F2|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf0|counter:conta|FFJK:F3|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf0|counter:conta|FFJK:F3|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf0|counter:conta|FFJK:F4|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf0|counter:conta|FFJK:F4|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf1|counter:conta|FFJK:F1|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf1|counter:conta|FFJK:F1|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf1|counter:conta|FFJK:F2|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf1|counter:conta|FFJK:F2|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf1|counter:conta|FFJK:F3|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf1|counter:conta|FFJK:F3|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf1|counter:conta|FFJK:F4|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf1|counter:conta|FFJK:F4|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf2|counter:conta|FFJK:F1|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf2|counter:conta|FFJK:F1|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf2|counter:conta|FFJK:F2|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf2|counter:conta|FFJK:F2|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf2|counter:conta|FFJK:F3|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf2|counter:conta|FFJK:F3|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf2|counter:conta|FFJK:F4|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf2|counter:conta|FFJK:F4|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf3|counter:conta|FFJK:F1|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf3|counter:conta|FFJK:F1|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf3|counter:conta|FFJK:F2|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf3|counter:conta|FFJK:F2|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf3|counter:conta|FFJK:F3|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf3|counter:conta|FFJK:F3|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf3|counter:conta|FFJK:F4|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf3|counter:conta|FFJK:F4|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf4|counter:conta|FFJK:F1|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf4|counter:conta|FFJK:F1|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf4|counter:conta|FFJK:F2|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf4|counter:conta|FFJK:F2|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf4|counter:conta|FFJK:F3|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf4|counter:conta|FFJK:F3|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf4|counter:conta|FFJK:F4|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf4|counter:conta|FFJK:F4|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf5|counter:conta|FFJK:F1|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf5|counter:conta|FFJK:F1|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf5|counter:conta|FFJK:F2|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf5|counter:conta|FFJK:F2|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf5|counter:conta|FFJK:F3|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf5|counter:conta|FFJK:F3|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf5|counter:conta|FFJK:F4|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf5|counter:conta|FFJK:F4|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[0]                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[0]                                          ;
+--------+--------------+----------------+------------------+----------------+------------+----------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clkM'                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clkM  ; Rise       ; clkM                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; CLK_Div:div|ax        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; CLK_Div:div|ax        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; CLK_Div:div|cnt[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; CLK_Div:div|cnt[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; CLK_Div:div|cnt[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; CLK_Div:div|cnt[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; CLK_Div:div|cnt[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; CLK_Div:div|cnt[2]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkM  ; Rise       ; clkM|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkM  ; Rise       ; clkM|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkM  ; Rise       ; clkM~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkM  ; Rise       ; clkM~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkM  ; Rise       ; clkM~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkM  ; Rise       ; clkM~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkM  ; Rise       ; div|ax|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkM  ; Rise       ; div|ax|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkM  ; Rise       ; div|cnt[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkM  ; Rise       ; div|cnt[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkM  ; Rise       ; div|cnt[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkM  ; Rise       ; div|cnt[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkM  ; Rise       ; div|cnt[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkM  ; Rise       ; div|cnt[2]|clk        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'circuito:ci|y_present.ppp'                                                                                ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; circuito:ci|y_present.ppp ; Rise       ; circuito:ci|counter:cont_p|FFJK:F1|qs ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; circuito:ci|y_present.ppp ; Rise       ; circuito:ci|counter:cont_p|FFJK:F1|qs ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; circuito:ci|y_present.ppp ; Rise       ; circuito:ci|counter:cont_p|FFJK:F2|qs ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; circuito:ci|y_present.ppp ; Rise       ; circuito:ci|counter:cont_p|FFJK:F2|qs ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; circuito:ci|y_present.ppp ; Rise       ; circuito:ci|counter:cont_p|FFJK:F3|qs ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; circuito:ci|y_present.ppp ; Rise       ; circuito:ci|counter:cont_p|FFJK:F3|qs ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; circuito:ci|y_present.ppp ; Rise       ; circuito:ci|counter:cont_p|FFJK:F4|qs ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; circuito:ci|y_present.ppp ; Rise       ; circuito:ci|counter:cont_p|FFJK:F4|qs ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; circuito:ci|y_present.ppp ; Rise       ; ci|cont_p|F1|qs|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; circuito:ci|y_present.ppp ; Rise       ; ci|cont_p|F1|qs|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; circuito:ci|y_present.ppp ; Rise       ; ci|cont_p|F2|qs|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; circuito:ci|y_present.ppp ; Rise       ; ci|cont_p|F2|qs|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; circuito:ci|y_present.ppp ; Rise       ; ci|cont_p|F3|qs|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; circuito:ci|y_present.ppp ; Rise       ; ci|cont_p|F3|qs|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; circuito:ci|y_present.ppp ; Rise       ; ci|cont_p|F4|qs|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; circuito:ci|y_present.ppp ; Rise       ; ci|cont_p|F4|qs|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; circuito:ci|y_present.ppp ; Rise       ; ci|y_present.ppp|regout               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; circuito:ci|y_present.ppp ; Rise       ; ci|y_present.ppp|regout               ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'circuito:ci|y_present.B'                                                                     ;
+-------+--------------+----------------+------------------+-------------------------+------------+-----------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                      ;
+-------+--------------+----------------+------------------+-------------------------+------------+-----------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; circuito:ci|y_present.B ; Rise       ; circuito:ci|y_next.B_269    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; circuito:ci|y_present.B ; Rise       ; circuito:ci|y_next.B_269    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; circuito:ci|y_present.B ; Rise       ; circuito:ci|y_next.F_261    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; circuito:ci|y_present.B ; Rise       ; circuito:ci|y_next.F_261    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; circuito:ci|y_present.B ; Rise       ; circuito:ci|y_next.S_301    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; circuito:ci|y_present.B ; Rise       ; circuito:ci|y_next.S_301    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; circuito:ci|y_present.B ; Rise       ; circuito:ci|y_next.cal_293  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; circuito:ci|y_present.B ; Rise       ; circuito:ci|y_next.cal_293  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; circuito:ci|y_present.B ; Rise       ; circuito:ci|y_next.ppp_277  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; circuito:ci|y_present.B ; Rise       ; circuito:ci|y_next.ppp_277  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; circuito:ci|y_present.B ; Rise       ; circuito:ci|y_next.subt_285 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; circuito:ci|y_present.B ; Rise       ; circuito:ci|y_next.subt_285 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; circuito:ci|y_present.B ; Fall       ; ci|y_next.B_269|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; circuito:ci|y_present.B ; Fall       ; ci|y_next.B_269|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; circuito:ci|y_present.B ; Fall       ; ci|y_next.F_261|datab       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; circuito:ci|y_present.B ; Fall       ; ci|y_next.F_261|datab       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; circuito:ci|y_present.B ; Fall       ; ci|y_next.S_301|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; circuito:ci|y_present.B ; Fall       ; ci|y_next.S_301|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; circuito:ci|y_present.B ; Fall       ; ci|y_next.cal_293|datad     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; circuito:ci|y_present.B ; Fall       ; ci|y_next.cal_293|datad     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; circuito:ci|y_present.B ; Fall       ; ci|y_next.ppp_277|datac     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; circuito:ci|y_present.B ; Fall       ; ci|y_next.ppp_277|datac     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; circuito:ci|y_present.B ; Fall       ; ci|y_next.subt_285|datac    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; circuito:ci|y_present.B ; Fall       ; ci|y_next.subt_285|datac    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; circuito:ci|y_present.B ; Fall       ; ci|y_next~2clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; circuito:ci|y_present.B ; Fall       ; ci|y_next~2clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; circuito:ci|y_present.B ; Fall       ; ci|y_next~2clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; circuito:ci|y_present.B ; Fall       ; ci|y_next~2clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; circuito:ci|y_present.B ; Fall       ; ci|y_next~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; circuito:ci|y_present.B ; Fall       ; ci|y_next~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; circuito:ci|y_present.B ; Rise       ; ci|y_next~2|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; circuito:ci|y_present.B ; Rise       ; ci|y_next~2|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; circuito:ci|y_present.B ; Rise       ; ci|y_present.B|regout       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; circuito:ci|y_present.B ; Rise       ; ci|y_present.B|regout       ;
+-------+--------------+----------------+------------------+-------------------------+------------+-----------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-----------+----------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port     ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+----------------+-------+-------+------------+-----------------+
; bns       ; CLK_Div:div|ax ; 3.808 ; 3.808 ; Rise       ; CLK_Div:div|ax  ;
+-----------+----------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+-----------+----------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port     ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+----------------+--------+--------+------------+-----------------+
; bns       ; CLK_Div:div|ax ; -3.575 ; -3.575 ; Rise       ; CLK_Div:div|ax  ;
+-----------+----------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; a         ; CLK_Div:div|ax            ; 8.737  ; 8.737  ; Rise       ; CLK_Div:div|ax            ;
; addro[*]  ; CLK_Div:div|ax            ; 6.963  ; 6.963  ; Rise       ; CLK_Div:div|ax            ;
;  addro[0] ; CLK_Div:div|ax            ; 6.963  ; 6.963  ; Rise       ; CLK_Div:div|ax            ;
;  addro[1] ; CLK_Div:div|ax            ; 6.540  ; 6.540  ; Rise       ; CLK_Div:div|ax            ;
;  addro[2] ; CLK_Div:div|ax            ; 6.741  ; 6.741  ; Rise       ; CLK_Div:div|ax            ;
;  addro[3] ; CLK_Div:div|ax            ; 6.535  ; 6.535  ; Rise       ; CLK_Div:div|ax            ;
; b         ; CLK_Div:div|ax            ; 8.966  ; 8.966  ; Rise       ; CLK_Div:div|ax            ;
; c         ; CLK_Div:div|ax            ; 9.007  ; 9.007  ; Rise       ; CLK_Div:div|ax            ;
; clkout    ; CLK_Div:div|ax            ; 5.231  ;        ; Rise       ; CLK_Div:div|ax            ;
; d         ; CLK_Div:div|ax            ; 9.016  ; 9.016  ; Rise       ; CLK_Div:div|ax            ;
; e         ; CLK_Div:div|ax            ; 8.242  ; 8.242  ; Rise       ; CLK_Div:div|ax            ;
; f         ; CLK_Div:div|ax            ; 7.043  ; 7.043  ; Rise       ; CLK_Div:div|ax            ;
; hex0[*]   ; CLK_Div:div|ax            ; 16.989 ; 16.989 ; Rise       ; CLK_Div:div|ax            ;
;  hex0[0]  ; CLK_Div:div|ax            ; 16.989 ; 16.989 ; Rise       ; CLK_Div:div|ax            ;
;  hex0[1]  ; CLK_Div:div|ax            ; 16.944 ; 16.944 ; Rise       ; CLK_Div:div|ax            ;
;  hex0[2]  ; CLK_Div:div|ax            ; 16.719 ; 16.719 ; Rise       ; CLK_Div:div|ax            ;
;  hex0[3]  ; CLK_Div:div|ax            ; 16.699 ; 16.699 ; Rise       ; CLK_Div:div|ax            ;
;  hex0[4]  ; CLK_Div:div|ax            ; 16.663 ; 16.663 ; Rise       ; CLK_Div:div|ax            ;
;  hex0[5]  ; CLK_Div:div|ax            ; 16.768 ; 16.768 ; Rise       ; CLK_Div:div|ax            ;
;  hex0[6]  ; CLK_Div:div|ax            ; 16.722 ; 16.722 ; Rise       ; CLK_Div:div|ax            ;
; hex1[*]   ; CLK_Div:div|ax            ; 18.311 ; 18.311 ; Rise       ; CLK_Div:div|ax            ;
;  hex1[0]  ; CLK_Div:div|ax            ; 18.248 ; 18.248 ; Rise       ; CLK_Div:div|ax            ;
;  hex1[1]  ; CLK_Div:div|ax            ; 18.311 ; 18.311 ; Rise       ; CLK_Div:div|ax            ;
;  hex1[2]  ; CLK_Div:div|ax            ; 18.165 ; 18.165 ; Rise       ; CLK_Div:div|ax            ;
;  hex1[3]  ; CLK_Div:div|ax            ; 17.940 ; 17.940 ; Rise       ; CLK_Div:div|ax            ;
;  hex1[4]  ; CLK_Div:div|ax            ; 17.940 ; 17.940 ; Rise       ; CLK_Div:div|ax            ;
;  hex1[5]  ; CLK_Div:div|ax            ; 17.893 ; 17.893 ; Rise       ; CLK_Div:div|ax            ;
;  hex1[6]  ; CLK_Div:div|ax            ; 18.121 ; 18.121 ; Rise       ; CLK_Div:div|ax            ;
; hex2[*]   ; CLK_Div:div|ax            ; 18.724 ; 18.724 ; Rise       ; CLK_Div:div|ax            ;
;  hex2[0]  ; CLK_Div:div|ax            ; 18.496 ; 18.496 ; Rise       ; CLK_Div:div|ax            ;
;  hex2[1]  ; CLK_Div:div|ax            ; 18.354 ; 18.354 ; Rise       ; CLK_Div:div|ax            ;
;  hex2[2]  ; CLK_Div:div|ax            ; 18.704 ; 18.704 ; Rise       ; CLK_Div:div|ax            ;
;  hex2[3]  ; CLK_Div:div|ax            ; 18.694 ; 18.694 ; Rise       ; CLK_Div:div|ax            ;
;  hex2[4]  ; CLK_Div:div|ax            ; 18.724 ; 18.724 ; Rise       ; CLK_Div:div|ax            ;
;  hex2[5]  ; CLK_Div:div|ax            ; 18.707 ; 18.707 ; Rise       ; CLK_Div:div|ax            ;
;  hex2[6]  ; CLK_Div:div|ax            ; 18.719 ; 18.719 ; Rise       ; CLK_Div:div|ax            ;
; led1      ; CLK_Div:div|ax            ; 8.323  ; 8.323  ; Rise       ; CLK_Div:div|ax            ;
; led2      ; CLK_Div:div|ax            ; 6.549  ; 6.549  ; Rise       ; CLK_Div:div|ax            ;
; o         ; CLK_Div:div|ax            ; 6.877  ; 6.877  ; Rise       ; CLK_Div:div|ax            ;
; clkout    ; CLK_Div:div|ax            ;        ; 5.231  ; Fall       ; CLK_Div:div|ax            ;
; led1      ; circuito:ci|y_present.B   ;        ; 4.969  ; Rise       ; circuito:ci|y_present.B   ;
; led1      ; circuito:ci|y_present.B   ; 4.969  ;        ; Fall       ; circuito:ci|y_present.B   ;
; a         ; circuito:ci|y_present.ppp ; 8.649  ; 8.649  ; Rise       ; circuito:ci|y_present.ppp ;
; b         ; circuito:ci|y_present.ppp ; 8.878  ; 8.878  ; Rise       ; circuito:ci|y_present.ppp ;
; c         ; circuito:ci|y_present.ppp ; 8.919  ; 8.919  ; Rise       ; circuito:ci|y_present.ppp ;
; d         ; circuito:ci|y_present.ppp ; 8.928  ; 8.928  ; Rise       ; circuito:ci|y_present.ppp ;
; e         ; circuito:ci|y_present.ppp ; 8.269  ; 8.269  ; Rise       ; circuito:ci|y_present.ppp ;
; f         ; circuito:ci|y_present.ppp ; 7.504  ; 7.504  ; Rise       ; circuito:ci|y_present.ppp ;
+-----------+---------------------------+--------+--------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; a         ; CLK_Div:div|ax            ; 8.737  ; 8.737  ; Rise       ; CLK_Div:div|ax            ;
; addro[*]  ; CLK_Div:div|ax            ; 6.535  ; 6.535  ; Rise       ; CLK_Div:div|ax            ;
;  addro[0] ; CLK_Div:div|ax            ; 6.963  ; 6.963  ; Rise       ; CLK_Div:div|ax            ;
;  addro[1] ; CLK_Div:div|ax            ; 6.540  ; 6.540  ; Rise       ; CLK_Div:div|ax            ;
;  addro[2] ; CLK_Div:div|ax            ; 6.741  ; 6.741  ; Rise       ; CLK_Div:div|ax            ;
;  addro[3] ; CLK_Div:div|ax            ; 6.535  ; 6.535  ; Rise       ; CLK_Div:div|ax            ;
; b         ; CLK_Div:div|ax            ; 8.966  ; 8.966  ; Rise       ; CLK_Div:div|ax            ;
; c         ; CLK_Div:div|ax            ; 9.007  ; 9.007  ; Rise       ; CLK_Div:div|ax            ;
; clkout    ; CLK_Div:div|ax            ; 5.231  ;        ; Rise       ; CLK_Div:div|ax            ;
; d         ; CLK_Div:div|ax            ; 9.016  ; 9.016  ; Rise       ; CLK_Div:div|ax            ;
; e         ; CLK_Div:div|ax            ; 8.242  ; 8.242  ; Rise       ; CLK_Div:div|ax            ;
; f         ; CLK_Div:div|ax            ; 7.043  ; 7.043  ; Rise       ; CLK_Div:div|ax            ;
; hex0[*]   ; CLK_Div:div|ax            ; 10.883 ; 10.883 ; Rise       ; CLK_Div:div|ax            ;
;  hex0[0]  ; CLK_Div:div|ax            ; 11.176 ; 11.176 ; Rise       ; CLK_Div:div|ax            ;
;  hex0[1]  ; CLK_Div:div|ax            ; 11.142 ; 11.142 ; Rise       ; CLK_Div:div|ax            ;
;  hex0[2]  ; CLK_Div:div|ax            ; 10.883 ; 10.883 ; Rise       ; CLK_Div:div|ax            ;
;  hex0[3]  ; CLK_Div:div|ax            ; 10.906 ; 10.906 ; Rise       ; CLK_Div:div|ax            ;
;  hex0[4]  ; CLK_Div:div|ax            ; 10.915 ; 10.915 ; Rise       ; CLK_Div:div|ax            ;
;  hex0[5]  ; CLK_Div:div|ax            ; 10.964 ; 10.964 ; Rise       ; CLK_Div:div|ax            ;
;  hex0[6]  ; CLK_Div:div|ax            ; 10.925 ; 10.925 ; Rise       ; CLK_Div:div|ax            ;
; hex1[*]   ; CLK_Div:div|ax            ; 12.436 ; 12.436 ; Rise       ; CLK_Div:div|ax            ;
;  hex1[0]  ; CLK_Div:div|ax            ; 12.791 ; 12.791 ; Rise       ; CLK_Div:div|ax            ;
;  hex1[1]  ; CLK_Div:div|ax            ; 12.855 ; 12.855 ; Rise       ; CLK_Div:div|ax            ;
;  hex1[2]  ; CLK_Div:div|ax            ; 12.681 ; 12.681 ; Rise       ; CLK_Div:div|ax            ;
;  hex1[3]  ; CLK_Div:div|ax            ; 12.483 ; 12.483 ; Rise       ; CLK_Div:div|ax            ;
;  hex1[4]  ; CLK_Div:div|ax            ; 12.485 ; 12.485 ; Rise       ; CLK_Div:div|ax            ;
;  hex1[5]  ; CLK_Div:div|ax            ; 12.436 ; 12.436 ; Rise       ; CLK_Div:div|ax            ;
;  hex1[6]  ; CLK_Div:div|ax            ; 12.663 ; 12.663 ; Rise       ; CLK_Div:div|ax            ;
; hex2[*]   ; CLK_Div:div|ax            ; 12.383 ; 12.383 ; Rise       ; CLK_Div:div|ax            ;
;  hex2[0]  ; CLK_Div:div|ax            ; 12.565 ; 12.565 ; Rise       ; CLK_Div:div|ax            ;
;  hex2[1]  ; CLK_Div:div|ax            ; 12.383 ; 12.383 ; Rise       ; CLK_Div:div|ax            ;
;  hex2[2]  ; CLK_Div:div|ax            ; 12.733 ; 12.733 ; Rise       ; CLK_Div:div|ax            ;
;  hex2[3]  ; CLK_Div:div|ax            ; 12.728 ; 12.728 ; Rise       ; CLK_Div:div|ax            ;
;  hex2[4]  ; CLK_Div:div|ax            ; 12.756 ; 12.756 ; Rise       ; CLK_Div:div|ax            ;
;  hex2[5]  ; CLK_Div:div|ax            ; 12.738 ; 12.738 ; Rise       ; CLK_Div:div|ax            ;
;  hex2[6]  ; CLK_Div:div|ax            ; 12.754 ; 12.754 ; Rise       ; CLK_Div:div|ax            ;
; led1      ; CLK_Div:div|ax            ; 7.011  ; 7.011  ; Rise       ; CLK_Div:div|ax            ;
; led2      ; CLK_Div:div|ax            ; 6.549  ; 6.549  ; Rise       ; CLK_Div:div|ax            ;
; o         ; CLK_Div:div|ax            ; 6.877  ; 6.877  ; Rise       ; CLK_Div:div|ax            ;
; clkout    ; CLK_Div:div|ax            ;        ; 5.231  ; Fall       ; CLK_Div:div|ax            ;
; led1      ; circuito:ci|y_present.B   ;        ; 4.969  ; Rise       ; circuito:ci|y_present.B   ;
; led1      ; circuito:ci|y_present.B   ; 4.969  ;        ; Fall       ; circuito:ci|y_present.B   ;
; a         ; circuito:ci|y_present.ppp ; 7.492  ; 7.492  ; Rise       ; circuito:ci|y_present.ppp ;
; b         ; circuito:ci|y_present.ppp ; 7.736  ; 7.736  ; Rise       ; circuito:ci|y_present.ppp ;
; c         ; circuito:ci|y_present.ppp ; 7.760  ; 7.760  ; Rise       ; circuito:ci|y_present.ppp ;
; d         ; circuito:ci|y_present.ppp ; 7.792  ; 7.792  ; Rise       ; circuito:ci|y_present.ppp ;
; e         ; circuito:ci|y_present.ppp ; 7.627  ; 7.627  ; Rise       ; circuito:ci|y_present.ppp ;
; f         ; circuito:ci|y_present.ppp ; 7.034  ; 7.034  ; Rise       ; circuito:ci|y_present.ppp ;
+-----------+---------------------------+--------+--------+------------+---------------------------+


+----------------------------------------------------+
; Fast Model Setup Summary                           ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; circuito:ci|y_present.B   ; -3.058 ; -12.685       ;
; CLK_Div:div|ax            ; -1.974 ; -19.570       ;
; circuito:ci|y_present.ppp ; 0.488  ; 0.000         ;
; clkM                      ; 0.506  ; 0.000         ;
+---------------------------+--------+---------------+


+----------------------------------------------------+
; Fast Model Hold Summary                            ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; clkM                      ; -1.635 ; -1.635        ;
; circuito:ci|y_present.B   ; -1.184 ; -3.657        ;
; CLK_Div:div|ax            ; -0.685 ; -1.994        ;
; circuito:ci|y_present.ppp ; 0.215  ; 0.000         ;
+---------------------------+--------+---------------+


+----------------------------------------------------+
; Fast Model Recovery Summary                        ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; circuito:ci|y_present.ppp ; -0.812 ; -3.248        ;
+---------------------------+--------+---------------+


+---------------------------------------------------+
; Fast Model Removal Summary                        ;
+---------------------------+-------+---------------+
; Clock                     ; Slack ; End Point TNS ;
+---------------------------+-------+---------------+
; circuito:ci|y_present.ppp ; 1.692 ; 0.000         ;
+---------------------------+-------+---------------+


+----------------------------------------------------+
; Fast Model Minimum Pulse Width Summary             ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; CLK_Div:div|ax            ; -1.423 ; -65.922       ;
; clkM                      ; -1.380 ; -5.380        ;
; circuito:ci|y_present.ppp ; -0.500 ; -4.000        ;
; circuito:ci|y_present.B   ; 0.500  ; 0.000         ;
+---------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'circuito:ci|y_present.B'                                                                                                                                                                                                           ;
+--------+----------------------------------------------------------------------------------------------------------------------------+-----------------------------+----------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                  ; To Node                     ; Launch Clock   ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------------+-----------------------------+----------------+-------------------------+--------------+------------+------------+
; -3.058 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg0 ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.168      ; 3.651      ;
; -3.058 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg1 ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.168      ; 3.651      ;
; -3.058 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg2 ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.168      ; 3.651      ;
; -2.891 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg0 ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.170      ; 3.657      ;
; -2.891 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg1 ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.170      ; 3.657      ;
; -2.891 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg2 ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.170      ; 3.657      ;
; -2.802 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg0 ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.231      ; 3.458      ;
; -2.802 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg1 ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.231      ; 3.458      ;
; -2.802 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg2 ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.231      ; 3.458      ;
; -2.623 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg0 ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.113      ; 3.458      ;
; -2.623 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg1 ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.113      ; 3.458      ;
; -2.623 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg2 ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.113      ; 3.458      ;
; -1.162 ; cofre:cf4|counter:conta|FFJK:F4|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.541      ; 2.128      ;
; -1.154 ; circuito:ci|reg10:reg|Q[3]                                                                                                 ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.232      ; 1.811      ;
; -1.149 ; circuito:ci|reg10:reg|Q[0]                                                                                                 ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.232      ; 1.806      ;
; -1.125 ; circuito:ci|reg10:reg|Q[1]                                                                                                 ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.232      ; 1.782      ;
; -1.075 ; circuito:ci|reg10:reg|Q[2]                                                                                                 ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.232      ; 1.732      ;
; -1.053 ; circuito:ci|reg10:reg|Q[8]                                                                                                 ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.232      ; 1.710      ;
; -1.041 ; cofre:cf4|counter:conta|FFJK:F3|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.556      ; 2.022      ;
; -1.010 ; cofre:cf4|counter:conta|FFJK:F1|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.625      ; 2.060      ;
; -1.003 ; circuito:ci|reg10:reg|Q[4]                                                                                                 ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.232      ; 1.660      ;
; -0.995 ; cofre:cf4|counter:conta|FFJK:F4|qs                                                                                         ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.543      ; 2.134      ;
; -0.987 ; circuito:ci|reg10:reg|Q[3]                                                                                                 ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.234      ; 1.817      ;
; -0.982 ; circuito:ci|reg10:reg|Q[0]                                                                                                 ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.234      ; 1.812      ;
; -0.970 ; circuito:ci|reg10:reg|Q[5]                                                                                                 ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.232      ; 1.627      ;
; -0.958 ; circuito:ci|reg10:reg|Q[1]                                                                                                 ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.234      ; 1.788      ;
; -0.939 ; cofre:cf4|counter:conta|FFJK:F2|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.615      ; 1.979      ;
; -0.929 ; circuito:ci|reg10:reg|Q[6]                                                                                                 ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.232      ; 1.586      ;
; -0.923 ; circuito:ci|reg10:reg|Q[9]                                                                                                 ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.232      ; 1.580      ;
; -0.908 ; circuito:ci|reg10:reg|Q[2]                                                                                                 ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.234      ; 1.738      ;
; -0.905 ; circuito:ci|reg10:reg|Q[7]                                                                                                 ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.232      ; 1.562      ;
; -0.898 ; circuito:ci|reg10:reg|Q[3]                                                                                                 ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.295      ; 1.618      ;
; -0.893 ; circuito:ci|reg10:reg|Q[0]                                                                                                 ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.295      ; 1.613      ;
; -0.886 ; circuito:ci|reg10:reg|Q[8]                                                                                                 ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.234      ; 1.716      ;
; -0.874 ; cofre:cf4|counter:conta|FFJK:F3|qs                                                                                         ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.558      ; 2.028      ;
; -0.869 ; circuito:ci|reg10:reg|Q[1]                                                                                                 ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.295      ; 1.589      ;
; -0.843 ; cofre:cf4|counter:conta|FFJK:F1|qs                                                                                         ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.627      ; 2.066      ;
; -0.836 ; circuito:ci|reg10:reg|Q[4]                                                                                                 ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.234      ; 1.666      ;
; -0.819 ; circuito:ci|reg10:reg|Q[2]                                                                                                 ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.295      ; 1.539      ;
; -0.803 ; circuito:ci|reg10:reg|Q[5]                                                                                                 ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.234      ; 1.633      ;
; -0.797 ; circuito:ci|reg10:reg|Q[8]                                                                                                 ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.295      ; 1.517      ;
; -0.772 ; cofre:cf4|counter:conta|FFJK:F2|qs                                                                                         ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.617      ; 1.985      ;
; -0.767 ; button:bs|y_present.b                                                                                                      ; circuito:ci|y_next.S_301    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.165      ; 1.577      ;
; -0.762 ; circuito:ci|reg10:reg|Q[6]                                                                                                 ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.234      ; 1.592      ;
; -0.756 ; circuito:ci|reg10:reg|Q[9]                                                                                                 ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.234      ; 1.586      ;
; -0.747 ; circuito:ci|reg10:reg|Q[4]                                                                                                 ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.295      ; 1.467      ;
; -0.738 ; circuito:ci|reg10:reg|Q[7]                                                                                                 ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.234      ; 1.568      ;
; -0.719 ; circuito:ci|reg10:reg|Q[3]                                                                                                 ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.177      ; 1.618      ;
; -0.716 ; cofre:cf2|counter:conta|FFJK:F2|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.789      ; 1.930      ;
; -0.714 ; circuito:ci|reg10:reg|Q[5]                                                                                                 ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.295      ; 1.434      ;
; -0.714 ; circuito:ci|reg10:reg|Q[0]                                                                                                 ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.177      ; 1.613      ;
; -0.690 ; circuito:ci|reg10:reg|Q[1]                                                                                                 ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.177      ; 1.589      ;
; -0.682 ; cofre:cf1|counter:conta|FFJK:F2|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.857      ; 1.964      ;
; -0.679 ; cofre:cf1|counter:conta|FFJK:F1|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.857      ; 1.961      ;
; -0.673 ; circuito:ci|reg10:reg|Q[6]                                                                                                 ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.295      ; 1.393      ;
; -0.667 ; circuito:ci|reg10:reg|Q[9]                                                                                                 ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.295      ; 1.387      ;
; -0.666 ; cofre:cf0|counter:conta|FFJK:F4|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.841      ; 1.932      ;
; -0.664 ; cofre:cf2|counter:conta|FFJK:F3|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.689      ; 1.778      ;
; -0.649 ; circuito:ci|reg10:reg|Q[7]                                                                                                 ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.295      ; 1.369      ;
; -0.648 ; circuito:ci|reg10:reg|Q[2]                                                                                                 ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.177      ; 1.547      ;
; -0.618 ; circuito:ci|reg10:reg|Q[8]                                                                                                 ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.177      ; 1.517      ;
; -0.607 ; cofre:cf2|counter:conta|FFJK:F1|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.788      ; 1.820      ;
; -0.586 ; circuito:ci|reg10:reg|Q[7]                                                                                                 ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.177      ; 1.485      ;
; -0.570 ; cofre:cf0|counter:conta|FFJK:F3|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.826      ; 1.821      ;
; -0.568 ; circuito:ci|reg10:reg|Q[4]                                                                                                 ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.177      ; 1.467      ;
; -0.566 ; cofre:cf1|counter:conta|FFJK:F3|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.789      ; 1.780      ;
; -0.549 ; cofre:cf2|counter:conta|FFJK:F2|qs                                                                                         ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.791      ; 1.936      ;
; -0.544 ; button:bs|y_present.b                                                                                                      ; circuito:ci|y_next.cal_293  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.170      ; 1.445      ;
; -0.535 ; circuito:ci|reg10:reg|Q[5]                                                                                                 ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.177      ; 1.434      ;
; -0.515 ; cofre:cf1|counter:conta|FFJK:F2|qs                                                                                         ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.859      ; 1.970      ;
; -0.512 ; cofre:cf1|counter:conta|FFJK:F1|qs                                                                                         ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.859      ; 1.967      ;
; -0.501 ; cofre:cf5|counter:conta|FFJK:F1|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.824      ; 1.750      ;
; -0.499 ; cofre:cf0|counter:conta|FFJK:F4|qs                                                                                         ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.843      ; 1.938      ;
; -0.498 ; cofre:cf5|counter:conta|FFJK:F3|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.717      ; 1.640      ;
; -0.497 ; cofre:cf2|counter:conta|FFJK:F3|qs                                                                                         ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.691      ; 1.784      ;
; -0.495 ; cofre:cf5|counter:conta|FFJK:F2|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.824      ; 1.744      ;
; -0.494 ; circuito:ci|reg10:reg|Q[6]                                                                                                 ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.177      ; 1.393      ;
; -0.491 ; cofre:cf2|counter:conta|FFJK:F4|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.680      ; 1.596      ;
; -0.488 ; circuito:ci|reg10:reg|Q[9]                                                                                                 ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.177      ; 1.387      ;
; -0.469 ; cofre:cf1|counter:conta|FFJK:F4|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.772      ; 1.666      ;
; -0.446 ; circuito:ci|y_present.cal                                                                                                  ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.279      ; 1.150      ;
; -0.440 ; cofre:cf2|counter:conta|FFJK:F1|qs                                                                                         ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.790      ; 1.826      ;
; -0.414 ; cofre:cf5|counter:conta|FFJK:F4|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.700      ; 1.539      ;
; -0.403 ; cofre:cf0|counter:conta|FFJK:F3|qs                                                                                         ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.828      ; 1.827      ;
; -0.399 ; cofre:cf1|counter:conta|FFJK:F3|qs                                                                                         ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.791      ; 1.786      ;
; -0.373 ; circuito:ci|y_present.cal                                                                                                  ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.161      ; 1.256      ;
; -0.360 ; cofre:cf0|counter:conta|FFJK:F1|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.895      ; 1.680      ;
; -0.334 ; cofre:cf5|counter:conta|FFJK:F1|qs                                                                                         ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.826      ; 1.756      ;
; -0.331 ; cofre:cf5|counter:conta|FFJK:F3|qs                                                                                         ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.719      ; 1.646      ;
; -0.328 ; cofre:cf5|counter:conta|FFJK:F2|qs                                                                                         ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.826      ; 1.750      ;
; -0.327 ; cofre:cf0|counter:conta|FFJK:F2|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.895      ; 1.647      ;
; -0.325 ; cofre:cf3|counter:conta|FFJK:F1|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.907      ; 1.657      ;
; -0.324 ; cofre:cf2|counter:conta|FFJK:F4|qs                                                                                         ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.682      ; 1.602      ;
; -0.302 ; cofre:cf1|counter:conta|FFJK:F4|qs                                                                                         ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.774      ; 1.672      ;
; -0.247 ; cofre:cf5|counter:conta|FFJK:F4|qs                                                                                         ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.702      ; 1.545      ;
; -0.223 ; cofre:cf3|counter:conta|FFJK:F2|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.938      ; 1.586      ;
; -0.214 ; cofre:cf3|counter:conta|FFJK:F4|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.725      ; 1.364      ;
; -0.203 ; cofre:cf3|counter:conta|FFJK:F3|qs                                                                                         ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.848      ; 1.476      ;
; -0.193 ; cofre:cf0|counter:conta|FFJK:F1|qs                                                                                         ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.897      ; 1.686      ;
; -0.174 ; circuito:ci|y_present.cal                                                                                                  ; circuito:ci|y_next.S_301    ; CLK_Div:div|ax ; circuito:ci|y_present.B ; 1.000        ; 0.168      ; 0.987      ;
+--------+----------------------------------------------------------------------------------------------------------------------------+-----------------------------+----------------+-------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK_Div:div|ax'                                                                                                                                                                                                                                                                          ;
+--------+----------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-------------------------+----------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                  ; To Node                                                                           ; Launch Clock            ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-------------------------+----------------+--------------+------------+------------+
; -1.974 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg0 ; circuito:ci|reg10:reg|Q[9]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.064     ; 2.942      ;
; -1.974 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg1 ; circuito:ci|reg10:reg|Q[9]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.064     ; 2.942      ;
; -1.974 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg2 ; circuito:ci|reg10:reg|Q[9]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.064     ; 2.942      ;
; -1.939 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg0 ; circuito:ci|reg10:reg|Q[8]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.064     ; 2.907      ;
; -1.939 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg1 ; circuito:ci|reg10:reg|Q[8]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.064     ; 2.907      ;
; -1.939 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg2 ; circuito:ci|reg10:reg|Q[8]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.064     ; 2.907      ;
; -1.904 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg0 ; circuito:ci|reg10:reg|Q[7]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.064     ; 2.872      ;
; -1.904 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg1 ; circuito:ci|reg10:reg|Q[7]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.064     ; 2.872      ;
; -1.904 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg2 ; circuito:ci|reg10:reg|Q[7]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.064     ; 2.872      ;
; -1.830 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg0                     ; circuito:ci|reg10:reg|Q[1]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.067     ; 2.795      ;
; -1.830 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg1                     ; circuito:ci|reg10:reg|Q[1]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.067     ; 2.795      ;
; -1.830 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg2                     ; circuito:ci|reg10:reg|Q[1]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.067     ; 2.795      ;
; -1.830 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg3                     ; circuito:ci|reg10:reg|Q[1]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.067     ; 2.795      ;
; -1.810 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg0 ; circuito:ci|reg10:reg|Q[6]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.064     ; 2.778      ;
; -1.810 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg1 ; circuito:ci|reg10:reg|Q[6]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.064     ; 2.778      ;
; -1.810 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg2 ; circuito:ci|reg10:reg|Q[6]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.064     ; 2.778      ;
; -1.775 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg0 ; circuito:ci|reg10:reg|Q[5]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.064     ; 2.743      ;
; -1.775 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg1 ; circuito:ci|reg10:reg|Q[5]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.064     ; 2.743      ;
; -1.775 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg2 ; circuito:ci|reg10:reg|Q[5]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.064     ; 2.743      ;
; -1.740 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg0 ; circuito:ci|reg10:reg|Q[4]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.064     ; 2.708      ;
; -1.740 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg1 ; circuito:ci|reg10:reg|Q[4]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.064     ; 2.708      ;
; -1.740 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg2 ; circuito:ci|reg10:reg|Q[4]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.064     ; 2.708      ;
; -1.732 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg0                     ; circuito:ci|reg10:reg|Q[9]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.067     ; 2.697      ;
; -1.732 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg1                     ; circuito:ci|reg10:reg|Q[9]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.067     ; 2.697      ;
; -1.732 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg2                     ; circuito:ci|reg10:reg|Q[9]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.067     ; 2.697      ;
; -1.732 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg3                     ; circuito:ci|reg10:reg|Q[9]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.067     ; 2.697      ;
; -1.717 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg0                     ; circuito:ci|reg10:reg|Q[7]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.067     ; 2.682      ;
; -1.717 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg1                     ; circuito:ci|reg10:reg|Q[7]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.067     ; 2.682      ;
; -1.717 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg2                     ; circuito:ci|reg10:reg|Q[7]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.067     ; 2.682      ;
; -1.717 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg3                     ; circuito:ci|reg10:reg|Q[7]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.067     ; 2.682      ;
; -1.706 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg0                     ; circuito:ci|reg10:reg|Q[8]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.067     ; 2.671      ;
; -1.706 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg1                     ; circuito:ci|reg10:reg|Q[8]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.067     ; 2.671      ;
; -1.706 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg2                     ; circuito:ci|reg10:reg|Q[8]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.067     ; 2.671      ;
; -1.706 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg3                     ; circuito:ci|reg10:reg|Q[8]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.067     ; 2.671      ;
; -1.705 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg0 ; circuito:ci|reg10:reg|Q[3]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.064     ; 2.673      ;
; -1.705 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg1 ; circuito:ci|reg10:reg|Q[3]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.064     ; 2.673      ;
; -1.705 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg2 ; circuito:ci|reg10:reg|Q[3]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.064     ; 2.673      ;
; -1.700 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg0                     ; circuito:ci|reg10:reg|Q[6]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.067     ; 2.665      ;
; -1.700 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg1                     ; circuito:ci|reg10:reg|Q[6]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.067     ; 2.665      ;
; -1.700 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg2                     ; circuito:ci|reg10:reg|Q[6]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.067     ; 2.665      ;
; -1.700 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg3                     ; circuito:ci|reg10:reg|Q[6]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.067     ; 2.665      ;
; -1.697 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg0                     ; circuito:ci|reg10:reg|Q[5]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.067     ; 2.662      ;
; -1.697 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg1                     ; circuito:ci|reg10:reg|Q[5]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.067     ; 2.662      ;
; -1.697 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg2                     ; circuito:ci|reg10:reg|Q[5]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.067     ; 2.662      ;
; -1.697 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg3                     ; circuito:ci|reg10:reg|Q[5]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.067     ; 2.662      ;
; -1.690 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg0                     ; circuito:ci|reg10:reg|Q[4]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.067     ; 2.655      ;
; -1.690 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg1                     ; circuito:ci|reg10:reg|Q[4]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.067     ; 2.655      ;
; -1.690 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg2                     ; circuito:ci|reg10:reg|Q[4]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.067     ; 2.655      ;
; -1.690 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg3                     ; circuito:ci|reg10:reg|Q[4]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.067     ; 2.655      ;
; -1.683 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg0                     ; circuito:ci|reg10:reg|Q[3]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.067     ; 2.648      ;
; -1.683 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg1                     ; circuito:ci|reg10:reg|Q[3]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.067     ; 2.648      ;
; -1.683 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg2                     ; circuito:ci|reg10:reg|Q[3]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.067     ; 2.648      ;
; -1.683 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg3                     ; circuito:ci|reg10:reg|Q[3]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.067     ; 2.648      ;
; -1.670 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg0 ; circuito:ci|reg10:reg|Q[2]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.064     ; 2.638      ;
; -1.670 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg1 ; circuito:ci|reg10:reg|Q[2]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.064     ; 2.638      ;
; -1.670 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg2 ; circuito:ci|reg10:reg|Q[2]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.064     ; 2.638      ;
; -1.635 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg0 ; circuito:ci|reg10:reg|Q[1]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.064     ; 2.603      ;
; -1.635 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg1 ; circuito:ci|reg10:reg|Q[1]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.064     ; 2.603      ;
; -1.635 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg2 ; circuito:ci|reg10:reg|Q[1]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.064     ; 2.603      ;
; -1.583 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg0                     ; circuito:ci|reg10:reg|Q[2]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.067     ; 2.548      ;
; -1.583 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg1                     ; circuito:ci|reg10:reg|Q[2]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.067     ; 2.548      ;
; -1.583 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg2                     ; circuito:ci|reg10:reg|Q[2]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.067     ; 2.548      ;
; -1.583 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg3                     ; circuito:ci|reg10:reg|Q[2]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.067     ; 2.548      ;
; -1.575 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg0                     ; circuito:ci|reg10:reg|Q[0]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.067     ; 2.540      ;
; -1.575 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg1                     ; circuito:ci|reg10:reg|Q[0]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.067     ; 2.540      ;
; -1.575 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg2                     ; circuito:ci|reg10:reg|Q[0]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.067     ; 2.540      ;
; -1.575 ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg3                     ; circuito:ci|reg10:reg|Q[0]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.067     ; 2.540      ;
; -1.495 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg0 ; circuito:ci|reg10:reg|Q[0]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.064     ; 2.463      ;
; -1.495 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg1 ; circuito:ci|reg10:reg|Q[0]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.064     ; 2.463      ;
; -1.495 ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg2 ; circuito:ci|reg10:reg|Q[0]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.064     ; 2.463      ;
; -0.432 ; circuito:ci|reg10:reg|Q[1]                                                                                                 ; circuito:ci|reg10:reg|Q[9]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; 0.000      ; 1.464      ;
; -0.397 ; circuito:ci|reg10:reg|Q[1]                                                                                                 ; circuito:ci|reg10:reg|Q[8]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; 0.000      ; 1.429      ;
; -0.362 ; circuito:ci|reg10:reg|Q[1]                                                                                                 ; circuito:ci|reg10:reg|Q[7]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; 0.000      ; 1.394      ;
; -0.315 ; button:bs|y_present.b                                                                                                      ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[0] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.002     ; 1.345      ;
; -0.315 ; button:bs|y_present.b                                                                                                      ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[1] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.002     ; 1.345      ;
; -0.315 ; button:bs|y_present.b                                                                                                      ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[2] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.002     ; 1.345      ;
; -0.315 ; button:bs|y_present.b                                                                                                      ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[3] ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.002     ; 1.345      ;
; -0.280 ; circuito:ci|reg10:reg|Q[4]                                                                                                 ; circuito:ci|reg10:reg|Q[9]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; 0.000      ; 1.312      ;
; -0.268 ; circuito:ci|reg10:reg|Q[1]                                                                                                 ; circuito:ci|reg10:reg|Q[6]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; 0.000      ; 1.300      ;
; -0.248 ; circuito:ci|y_next.F_261                                                                                                   ; circuito:ci|y_present.F                                                           ; circuito:ci|y_present.B ; CLK_Div:div|ax ; 1.000        ; -1.238     ; 0.042      ;
; -0.245 ; circuito:ci|reg10:reg|Q[4]                                                                                                 ; circuito:ci|reg10:reg|Q[8]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; 0.000      ; 1.277      ;
; -0.233 ; circuito:ci|reg10:reg|Q[1]                                                                                                 ; circuito:ci|reg10:reg|Q[5]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; 0.000      ; 1.265      ;
; -0.229 ; circuito:ci|y_present.S                                                                                                    ; circuito:ci|reg10:reg|Q[0]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.015     ; 1.246      ;
; -0.229 ; circuito:ci|y_present.S                                                                                                    ; circuito:ci|reg10:reg|Q[1]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.015     ; 1.246      ;
; -0.229 ; circuito:ci|y_present.S                                                                                                    ; circuito:ci|reg10:reg|Q[2]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.015     ; 1.246      ;
; -0.229 ; circuito:ci|y_present.S                                                                                                    ; circuito:ci|reg10:reg|Q[3]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.015     ; 1.246      ;
; -0.229 ; circuito:ci|y_present.S                                                                                                    ; circuito:ci|reg10:reg|Q[4]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.015     ; 1.246      ;
; -0.229 ; circuito:ci|y_present.S                                                                                                    ; circuito:ci|reg10:reg|Q[5]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.015     ; 1.246      ;
; -0.229 ; circuito:ci|y_present.S                                                                                                    ; circuito:ci|reg10:reg|Q[6]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.015     ; 1.246      ;
; -0.229 ; circuito:ci|y_present.S                                                                                                    ; circuito:ci|reg10:reg|Q[7]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.015     ; 1.246      ;
; -0.229 ; circuito:ci|y_present.S                                                                                                    ; circuito:ci|reg10:reg|Q[8]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.015     ; 1.246      ;
; -0.229 ; circuito:ci|y_present.S                                                                                                    ; circuito:ci|reg10:reg|Q[9]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; -0.015     ; 1.246      ;
; -0.210 ; circuito:ci|reg10:reg|Q[4]                                                                                                 ; circuito:ci|reg10:reg|Q[7]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; 0.000      ; 1.242      ;
; -0.198 ; circuito:ci|reg10:reg|Q[1]                                                                                                 ; circuito:ci|reg10:reg|Q[4]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; 0.000      ; 1.230      ;
; -0.163 ; circuito:ci|reg10:reg|Q[1]                                                                                                 ; circuito:ci|reg10:reg|Q[3]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; 0.000      ; 1.195      ;
; -0.140 ; circuito:ci|y_next.subt_285                                                                                                ; circuito:ci|y_present.subt                                                        ; circuito:ci|y_present.B ; CLK_Div:div|ax ; 1.000        ; -1.130     ; 0.042      ;
; -0.128 ; circuito:ci|reg10:reg|Q[1]                                                                                                 ; circuito:ci|reg10:reg|Q[2]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; 0.000      ; 1.160      ;
; -0.116 ; circuito:ci|reg10:reg|Q[4]                                                                                                 ; circuito:ci|reg10:reg|Q[6]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; 0.000      ; 1.148      ;
; -0.081 ; circuito:ci|reg10:reg|Q[4]                                                                                                 ; circuito:ci|reg10:reg|Q[5]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; 0.000      ; 1.113      ;
; 0.012  ; circuito:ci|reg10:reg|Q[1]                                                                                                 ; circuito:ci|reg10:reg|Q[1]                                                        ; CLK_Div:div|ax          ; CLK_Div:div|ax ; 1.000        ; 0.000      ; 1.020      ;
+--------+----------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-------------------------+----------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'circuito:ci|y_present.ppp'                                                                                                                                          ;
+-------+---------------------------------------+---------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.488 ; circuito:ci|counter:cont_p|FFJK:F2|qs ; circuito:ci|counter:cont_p|FFJK:F4|qs ; circuito:ci|y_present.ppp ; circuito:ci|y_present.ppp ; 1.000        ; 0.000      ; 0.544      ;
; 0.492 ; circuito:ci|counter:cont_p|FFJK:F2|qs ; circuito:ci|counter:cont_p|FFJK:F3|qs ; circuito:ci|y_present.ppp ; circuito:ci|y_present.ppp ; 1.000        ; 0.000      ; 0.540      ;
; 0.494 ; circuito:ci|counter:cont_p|FFJK:F3|qs ; circuito:ci|counter:cont_p|FFJK:F4|qs ; circuito:ci|y_present.ppp ; circuito:ci|y_present.ppp ; 1.000        ; 0.000      ; 0.538      ;
; 0.619 ; circuito:ci|counter:cont_p|FFJK:F1|qs ; circuito:ci|counter:cont_p|FFJK:F4|qs ; circuito:ci|y_present.ppp ; circuito:ci|y_present.ppp ; 1.000        ; 0.000      ; 0.413      ;
; 0.622 ; circuito:ci|counter:cont_p|FFJK:F1|qs ; circuito:ci|counter:cont_p|FFJK:F3|qs ; circuito:ci|y_present.ppp ; circuito:ci|y_present.ppp ; 1.000        ; 0.000      ; 0.410      ;
; 0.625 ; circuito:ci|counter:cont_p|FFJK:F1|qs ; circuito:ci|counter:cont_p|FFJK:F2|qs ; circuito:ci|y_present.ppp ; circuito:ci|y_present.ppp ; 1.000        ; 0.000      ; 0.407      ;
; 0.665 ; circuito:ci|counter:cont_p|FFJK:F1|qs ; circuito:ci|counter:cont_p|FFJK:F1|qs ; circuito:ci|y_present.ppp ; circuito:ci|y_present.ppp ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; circuito:ci|counter:cont_p|FFJK:F4|qs ; circuito:ci|counter:cont_p|FFJK:F4|qs ; circuito:ci|y_present.ppp ; circuito:ci|y_present.ppp ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; circuito:ci|counter:cont_p|FFJK:F3|qs ; circuito:ci|counter:cont_p|FFJK:F3|qs ; circuito:ci|y_present.ppp ; circuito:ci|y_present.ppp ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; circuito:ci|counter:cont_p|FFJK:F2|qs ; circuito:ci|counter:cont_p|FFJK:F2|qs ; circuito:ci|y_present.ppp ; circuito:ci|y_present.ppp ; 1.000        ; 0.000      ; 0.367      ;
+-------+---------------------------------------+---------------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clkM'                                                                                                ;
+-------+--------------------+--------------------+----------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+----------------+-------------+--------------+------------+------------+
; 0.506 ; CLK_Div:div|cnt[0] ; CLK_Div:div|ax     ; clkM           ; clkM        ; 1.000        ; 0.000      ; 0.526      ;
; 0.509 ; CLK_Div:div|cnt[0] ; CLK_Div:div|cnt[2] ; clkM           ; clkM        ; 1.000        ; 0.000      ; 0.523      ;
; 0.520 ; CLK_Div:div|cnt[2] ; CLK_Div:div|ax     ; clkM           ; clkM        ; 1.000        ; 0.000      ; 0.512      ;
; 0.522 ; CLK_Div:div|cnt[2] ; CLK_Div:div|cnt[0] ; clkM           ; clkM        ; 1.000        ; 0.000      ; 0.510      ;
; 0.561 ; CLK_Div:div|cnt[0] ; CLK_Div:div|cnt[1] ; clkM           ; clkM        ; 1.000        ; 0.000      ; 0.471      ;
; 0.632 ; CLK_Div:div|cnt[1] ; CLK_Div:div|ax     ; clkM           ; clkM        ; 1.000        ; 0.000      ; 0.400      ;
; 0.635 ; CLK_Div:div|cnt[1] ; CLK_Div:div|cnt[2] ; clkM           ; clkM        ; 1.000        ; 0.000      ; 0.397      ;
; 0.636 ; CLK_Div:div|cnt[1] ; CLK_Div:div|cnt[0] ; clkM           ; clkM        ; 1.000        ; 0.000      ; 0.396      ;
; 0.665 ; CLK_Div:div|cnt[2] ; CLK_Div:div|cnt[2] ; clkM           ; clkM        ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; CLK_Div:div|cnt[0] ; CLK_Div:div|cnt[0] ; clkM           ; clkM        ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; CLK_Div:div|cnt[1] ; CLK_Div:div|cnt[1] ; clkM           ; clkM        ; 1.000        ; 0.000      ; 0.367      ;
; 2.015 ; CLK_Div:div|ax     ; CLK_Div:div|ax     ; CLK_Div:div|ax ; clkM        ; 0.500        ; 1.709      ; 0.367      ;
; 2.515 ; CLK_Div:div|ax     ; CLK_Div:div|ax     ; CLK_Div:div|ax ; clkM        ; 1.000        ; 1.709      ; 0.367      ;
+-------+--------------------+--------------------+----------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clkM'                                                                                                  ;
+--------+--------------------+--------------------+----------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+----------------+-------------+--------------+------------+------------+
; -1.635 ; CLK_Div:div|ax     ; CLK_Div:div|ax     ; CLK_Div:div|ax ; clkM        ; 0.000        ; 1.709      ; 0.367      ;
; -1.135 ; CLK_Div:div|ax     ; CLK_Div:div|ax     ; CLK_Div:div|ax ; clkM        ; -0.500       ; 1.709      ; 0.367      ;
; 0.215  ; CLK_Div:div|cnt[2] ; CLK_Div:div|cnt[2] ; clkM           ; clkM        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CLK_Div:div|cnt[0] ; CLK_Div:div|cnt[0] ; clkM           ; clkM        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CLK_Div:div|cnt[1] ; CLK_Div:div|cnt[1] ; clkM           ; clkM        ; 0.000        ; 0.000      ; 0.367      ;
; 0.244  ; CLK_Div:div|cnt[1] ; CLK_Div:div|cnt[0] ; clkM           ; clkM        ; 0.000        ; 0.000      ; 0.396      ;
; 0.245  ; CLK_Div:div|cnt[1] ; CLK_Div:div|cnt[2] ; clkM           ; clkM        ; 0.000        ; 0.000      ; 0.397      ;
; 0.248  ; CLK_Div:div|cnt[1] ; CLK_Div:div|ax     ; clkM           ; clkM        ; 0.000        ; 0.000      ; 0.400      ;
; 0.319  ; CLK_Div:div|cnt[0] ; CLK_Div:div|cnt[1] ; clkM           ; clkM        ; 0.000        ; 0.000      ; 0.471      ;
; 0.358  ; CLK_Div:div|cnt[2] ; CLK_Div:div|cnt[0] ; clkM           ; clkM        ; 0.000        ; 0.000      ; 0.510      ;
; 0.360  ; CLK_Div:div|cnt[2] ; CLK_Div:div|ax     ; clkM           ; clkM        ; 0.000        ; 0.000      ; 0.512      ;
; 0.371  ; CLK_Div:div|cnt[0] ; CLK_Div:div|cnt[2] ; clkM           ; clkM        ; 0.000        ; 0.000      ; 0.523      ;
; 0.374  ; CLK_Div:div|cnt[0] ; CLK_Div:div|ax     ; clkM           ; clkM        ; 0.000        ; 0.000      ; 0.526      ;
+--------+--------------------+--------------------+----------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'circuito:ci|y_present.B'                                                                                                                                  ;
+--------+---------------------------------------+-----------------------------+---------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                     ; Launch Clock              ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+-----------------------------+---------------------------+-------------------------+--------------+------------+------------+
; -1.184 ; circuito:ci|y_present.ppp             ; circuito:ci|y_next.S_301    ; circuito:ci|y_present.ppp ; circuito:ci|y_present.B ; 0.000        ; 1.830      ; 0.787      ;
; -1.131 ; circuito:ci|y_present.ppp             ; circuito:ci|y_next.cal_293  ; circuito:ci|y_present.ppp ; circuito:ci|y_present.B ; 0.000        ; 1.835      ; 0.845      ;
; -0.684 ; circuito:ci|y_present.ppp             ; circuito:ci|y_next.S_301    ; circuito:ci|y_present.ppp ; circuito:ci|y_present.B ; -0.500       ; 1.830      ; 0.787      ;
; -0.631 ; circuito:ci|y_present.ppp             ; circuito:ci|y_next.cal_293  ; circuito:ci|y_present.ppp ; circuito:ci|y_present.B ; -0.500       ; 1.835      ; 0.845      ;
; -0.606 ; circuito:ci|counter:cont_p|FFJK:F3|qs ; circuito:ci|y_next.F_261    ; circuito:ci|y_present.ppp ; circuito:ci|y_present.B ; 0.000        ; 1.388      ; 0.782      ;
; -0.568 ; circuito:ci|counter:cont_p|FFJK:F4|qs ; circuito:ci|y_next.F_261    ; circuito:ci|y_present.ppp ; circuito:ci|y_present.B ; 0.000        ; 1.388      ; 0.820      ;
; -0.468 ; circuito:ci|counter:cont_p|FFJK:F2|qs ; circuito:ci|y_next.F_261    ; circuito:ci|y_present.ppp ; circuito:ci|y_present.B ; 0.000        ; 1.388      ; 0.920      ;
; -0.399 ; circuito:ci|y_present.subt            ; circuito:ci|y_next.S_301    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 1.082      ; 0.683      ;
; -0.383 ; circuito:ci|counter:cont_p|FFJK:F1|qs ; circuito:ci|y_next.F_261    ; circuito:ci|y_present.ppp ; circuito:ci|y_present.B ; 0.000        ; 1.388      ; 1.005      ;
; -0.370 ; circuito:ci|counter:cont_p|FFJK:F3|qs ; circuito:ci|y_next.subt_285 ; circuito:ci|y_present.ppp ; circuito:ci|y_present.B ; 0.000        ; 1.325      ; 0.955      ;
; -0.366 ; circuito:ci|counter:cont_p|FFJK:F3|qs ; circuito:ci|y_next.ppp_277  ; circuito:ci|y_present.ppp ; circuito:ci|y_present.B ; 0.000        ; 1.327      ; 0.961      ;
; -0.288 ; circuito:ci|counter:cont_p|FFJK:F4|qs ; circuito:ci|y_next.ppp_277  ; circuito:ci|y_present.ppp ; circuito:ci|y_present.B ; 0.000        ; 1.327      ; 1.039      ;
; -0.273 ; circuito:ci|counter:cont_p|FFJK:F2|qs ; circuito:ci|y_next.subt_285 ; circuito:ci|y_present.ppp ; circuito:ci|y_present.B ; 0.000        ; 1.325      ; 1.052      ;
; -0.269 ; circuito:ci|counter:cont_p|FFJK:F2|qs ; circuito:ci|y_next.ppp_277  ; circuito:ci|y_present.ppp ; circuito:ci|y_present.B ; 0.000        ; 1.327      ; 1.058      ;
; -0.163 ; circuito:ci|counter:cont_p|FFJK:F1|qs ; circuito:ci|y_next.subt_285 ; circuito:ci|y_present.ppp ; circuito:ci|y_present.B ; 0.000        ; 1.325      ; 1.162      ;
; -0.159 ; circuito:ci|counter:cont_p|FFJK:F1|qs ; circuito:ci|y_next.ppp_277  ; circuito:ci|y_present.ppp ; circuito:ci|y_present.B ; 0.000        ; 1.327      ; 1.168      ;
; 0.163  ; circuito:ci|y_present.subt            ; circuito:ci|y_next.cal_293  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 1.087      ; 1.250      ;
; 0.509  ; circuito:ci|y_present.cal             ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.218      ; 0.727      ;
; 0.579  ; circuito:ci|y_present.cal             ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.216      ; 0.795      ;
; 0.628  ; cofre:cf3|counter:conta|FFJK:F3|qs    ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.848      ; 1.476      ;
; 0.632  ; cofre:cf3|counter:conta|FFJK:F3|qs    ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.850      ; 1.482      ;
; 0.639  ; cofre:cf3|counter:conta|FFJK:F4|qs    ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.725      ; 1.364      ;
; 0.643  ; cofre:cf3|counter:conta|FFJK:F4|qs    ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.727      ; 1.370      ;
; 0.648  ; cofre:cf3|counter:conta|FFJK:F2|qs    ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.938      ; 1.586      ;
; 0.652  ; cofre:cf3|counter:conta|FFJK:F2|qs    ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.940      ; 1.592      ;
; 0.717  ; circuito:ci|reg10:reg|Q[9]            ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.295      ; 1.012      ;
; 0.750  ; cofre:cf3|counter:conta|FFJK:F1|qs    ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.907      ; 1.657      ;
; 0.752  ; cofre:cf0|counter:conta|FFJK:F2|qs    ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.895      ; 1.647      ;
; 0.754  ; cofre:cf3|counter:conta|FFJK:F1|qs    ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.909      ; 1.663      ;
; 0.756  ; cofre:cf0|counter:conta|FFJK:F2|qs    ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.897      ; 1.653      ;
; 0.785  ; cofre:cf0|counter:conta|FFJK:F1|qs    ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.895      ; 1.680      ;
; 0.789  ; circuito:ci|y_present.S               ; circuito:ci|y_next.cal_293  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.174      ; 0.963      ;
; 0.789  ; cofre:cf0|counter:conta|FFJK:F1|qs    ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.897      ; 1.686      ;
; 0.819  ; circuito:ci|y_present.cal             ; circuito:ci|y_next.S_301    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.168      ; 0.987      ;
; 0.834  ; circuito:ci|reg10:reg|Q[4]            ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.295      ; 1.129      ;
; 0.839  ; cofre:cf5|counter:conta|FFJK:F4|qs    ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.700      ; 1.539      ;
; 0.843  ; cofre:cf5|counter:conta|FFJK:F4|qs    ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.702      ; 1.545      ;
; 0.871  ; circuito:ci|y_present.cal             ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.279      ; 1.150      ;
; 0.884  ; circuito:ci|reg10:reg|Q[6]            ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.295      ; 1.179      ;
; 0.894  ; cofre:cf1|counter:conta|FFJK:F4|qs    ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.772      ; 1.666      ;
; 0.898  ; cofre:cf1|counter:conta|FFJK:F4|qs    ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.774      ; 1.672      ;
; 0.916  ; cofre:cf2|counter:conta|FFJK:F4|qs    ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.680      ; 1.596      ;
; 0.920  ; cofre:cf2|counter:conta|FFJK:F4|qs    ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.682      ; 1.602      ;
; 0.920  ; cofre:cf5|counter:conta|FFJK:F2|qs    ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.824      ; 1.744      ;
; 0.923  ; cofre:cf5|counter:conta|FFJK:F3|qs    ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.717      ; 1.640      ;
; 0.924  ; cofre:cf5|counter:conta|FFJK:F2|qs    ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.826      ; 1.750      ;
; 0.926  ; cofre:cf5|counter:conta|FFJK:F1|qs    ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.824      ; 1.750      ;
; 0.927  ; cofre:cf5|counter:conta|FFJK:F3|qs    ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.719      ; 1.646      ;
; 0.930  ; cofre:cf5|counter:conta|FFJK:F1|qs    ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.826      ; 1.756      ;
; 0.961  ; circuito:ci|reg10:reg|Q[0]            ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.295      ; 1.256      ;
; 0.971  ; circuito:ci|reg10:reg|Q[5]            ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.295      ; 1.266      ;
; 0.986  ; circuito:ci|reg10:reg|Q[9]            ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.177      ; 1.163      ;
; 0.991  ; cofre:cf1|counter:conta|FFJK:F3|qs    ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.789      ; 1.780      ;
; 0.995  ; cofre:cf0|counter:conta|FFJK:F3|qs    ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.826      ; 1.821      ;
; 0.995  ; cofre:cf1|counter:conta|FFJK:F3|qs    ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.791      ; 1.786      ;
; 0.996  ; circuito:ci|reg10:reg|Q[9]            ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.234      ; 1.230      ;
; 0.999  ; cofre:cf0|counter:conta|FFJK:F3|qs    ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.828      ; 1.827      ;
; 1.003  ; circuito:ci|reg10:reg|Q[8]            ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.295      ; 1.298      ;
; 1.010  ; circuito:ci|reg10:reg|Q[3]            ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.295      ; 1.305      ;
; 1.032  ; cofre:cf2|counter:conta|FFJK:F1|qs    ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.788      ; 1.820      ;
; 1.036  ; cofre:cf2|counter:conta|FFJK:F1|qs    ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.790      ; 1.826      ;
; 1.039  ; circuito:ci|reg10:reg|Q[7]            ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.295      ; 1.334      ;
; 1.081  ; circuito:ci|reg10:reg|Q[1]            ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.295      ; 1.376      ;
; 1.089  ; cofre:cf2|counter:conta|FFJK:F3|qs    ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.689      ; 1.778      ;
; 1.091  ; cofre:cf0|counter:conta|FFJK:F4|qs    ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.841      ; 1.932      ;
; 1.093  ; cofre:cf2|counter:conta|FFJK:F3|qs    ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.691      ; 1.784      ;
; 1.095  ; cofre:cf0|counter:conta|FFJK:F4|qs    ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.843      ; 1.938      ;
; 1.095  ; circuito:ci|y_present.cal             ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.161      ; 1.256      ;
; 1.101  ; circuito:ci|reg10:reg|Q[2]            ; circuito:ci|y_next.F_261    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.295      ; 1.396      ;
; 1.103  ; circuito:ci|reg10:reg|Q[4]            ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.177      ; 1.280      ;
; 1.104  ; cofre:cf1|counter:conta|FFJK:F1|qs    ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.857      ; 1.961      ;
; 1.107  ; cofre:cf1|counter:conta|FFJK:F2|qs    ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.857      ; 1.964      ;
; 1.108  ; cofre:cf1|counter:conta|FFJK:F1|qs    ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.859      ; 1.967      ;
; 1.111  ; cofre:cf1|counter:conta|FFJK:F2|qs    ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.859      ; 1.970      ;
; 1.113  ; circuito:ci|reg10:reg|Q[4]            ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.234      ; 1.347      ;
; 1.141  ; cofre:cf2|counter:conta|FFJK:F2|qs    ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.789      ; 1.930      ;
; 1.145  ; cofre:cf2|counter:conta|FFJK:F2|qs    ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.791      ; 1.936      ;
; 1.153  ; circuito:ci|reg10:reg|Q[6]            ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.177      ; 1.330      ;
; 1.163  ; circuito:ci|reg10:reg|Q[6]            ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.234      ; 1.397      ;
; 1.192  ; circuito:ci|reg10:reg|Q[7]            ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.177      ; 1.369      ;
; 1.230  ; circuito:ci|reg10:reg|Q[0]            ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.177      ; 1.407      ;
; 1.240  ; circuito:ci|reg10:reg|Q[0]            ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.234      ; 1.474      ;
; 1.240  ; circuito:ci|reg10:reg|Q[5]            ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.177      ; 1.417      ;
; 1.250  ; circuito:ci|reg10:reg|Q[5]            ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.234      ; 1.484      ;
; 1.264  ; circuito:ci|reg10:reg|Q[7]            ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.234      ; 1.498      ;
; 1.272  ; circuito:ci|reg10:reg|Q[8]            ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.177      ; 1.449      ;
; 1.275  ; button:bs|y_present.b                 ; circuito:ci|y_next.cal_293  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.170      ; 1.445      ;
; 1.279  ; circuito:ci|reg10:reg|Q[3]            ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.177      ; 1.456      ;
; 1.282  ; circuito:ci|reg10:reg|Q[8]            ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.234      ; 1.516      ;
; 1.289  ; circuito:ci|reg10:reg|Q[3]            ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.234      ; 1.523      ;
; 1.330  ; circuito:ci|reg10:reg|Q[7]            ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.232      ; 1.562      ;
; 1.348  ; circuito:ci|reg10:reg|Q[9]            ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.232      ; 1.580      ;
; 1.350  ; circuito:ci|reg10:reg|Q[1]            ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.177      ; 1.527      ;
; 1.354  ; circuito:ci|reg10:reg|Q[6]            ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.232      ; 1.586      ;
; 1.360  ; circuito:ci|reg10:reg|Q[1]            ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.234      ; 1.594      ;
; 1.362  ; circuito:ci|reg10:reg|Q[2]            ; circuito:ci|y_next.B_269    ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.177      ; 1.539      ;
; 1.364  ; cofre:cf4|counter:conta|FFJK:F2|qs    ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.615      ; 1.979      ;
; 1.368  ; cofre:cf4|counter:conta|FFJK:F2|qs    ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.617      ; 1.985      ;
; 1.380  ; circuito:ci|reg10:reg|Q[2]            ; circuito:ci|y_next.ppp_277  ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.234      ; 1.614      ;
; 1.395  ; circuito:ci|reg10:reg|Q[5]            ; circuito:ci|y_next.subt_285 ; CLK_Div:div|ax            ; circuito:ci|y_present.B ; 0.000        ; 0.232      ; 1.627      ;
+--------+---------------------------------------+-----------------------------+---------------------------+-------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK_Div:div|ax'                                                                                                                                                                                                                                                                             ;
+--------+-----------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+---------------------------+----------------+--------------+------------+------------+
; Slack  ; From Node                                                                         ; To Node                                                                                                                    ; Launch Clock              ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+---------------------------+----------------+--------------+------------+------------+
; -0.685 ; circuito:ci|counter:cont_p|FFJK:F3|qs                                             ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg2 ; circuito:ci|y_present.ppp ; CLK_Div:div|ax ; 0.000        ; 1.157      ; 0.610      ;
; -0.671 ; circuito:ci|counter:cont_p|FFJK:F2|qs                                             ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg1 ; circuito:ci|y_present.ppp ; CLK_Div:div|ax ; 0.000        ; 1.157      ; 0.624      ;
; -0.638 ; circuito:ci|counter:cont_p|FFJK:F1|qs                                             ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg0 ; circuito:ci|y_present.ppp ; CLK_Div:div|ax ; 0.000        ; 1.157      ; 0.657      ;
; 0.063  ; circuito:ci|y_next.cal_293                                                        ; circuito:ci|y_present.cal                                                                                                  ; circuito:ci|y_present.B   ; CLK_Div:div|ax ; 0.000        ; -0.173     ; 0.042      ;
; 0.109  ; circuito:ci|y_next.ppp_277                                                        ; circuito:ci|y_present.ppp                                                                                                  ; circuito:ci|y_present.B   ; CLK_Div:div|ax ; 0.000        ; -0.219     ; 0.042      ;
; 0.140  ; circuito:ci|y_present.subt                                                        ; circuito:ci|reg10:reg|Q[0]                                                                                                 ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.898      ; 1.190      ;
; 0.140  ; circuito:ci|y_present.subt                                                        ; circuito:ci|reg10:reg|Q[1]                                                                                                 ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.898      ; 1.190      ;
; 0.140  ; circuito:ci|y_present.subt                                                        ; circuito:ci|reg10:reg|Q[2]                                                                                                 ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.898      ; 1.190      ;
; 0.140  ; circuito:ci|y_present.subt                                                        ; circuito:ci|reg10:reg|Q[3]                                                                                                 ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.898      ; 1.190      ;
; 0.140  ; circuito:ci|y_present.subt                                                        ; circuito:ci|reg10:reg|Q[4]                                                                                                 ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.898      ; 1.190      ;
; 0.140  ; circuito:ci|y_present.subt                                                        ; circuito:ci|reg10:reg|Q[5]                                                                                                 ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.898      ; 1.190      ;
; 0.140  ; circuito:ci|y_present.subt                                                        ; circuito:ci|reg10:reg|Q[6]                                                                                                 ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.898      ; 1.190      ;
; 0.140  ; circuito:ci|y_present.subt                                                        ; circuito:ci|reg10:reg|Q[7]                                                                                                 ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.898      ; 1.190      ;
; 0.140  ; circuito:ci|y_present.subt                                                        ; circuito:ci|reg10:reg|Q[8]                                                                                                 ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.898      ; 1.190      ;
; 0.140  ; circuito:ci|y_present.subt                                                        ; circuito:ci|reg10:reg|Q[9]                                                                                                 ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.898      ; 1.190      ;
; 0.143  ; cofre:cf3|counter:conta|FFJK:F1|qs                                                ; cofre:cf3|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.182      ; 0.477      ;
; 0.215  ; cofre:cf4|counter:conta|FFJK:F4|qs                                                ; cofre:cf4|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cofre:cf4|counter:conta|FFJK:F3|qs                                                ; cofre:cf4|counter:conta|FFJK:F3|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cofre:cf4|counter:conta|FFJK:F2|qs                                                ; cofre:cf4|counter:conta|FFJK:F2|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cofre:cf4|counter:conta|FFJK:F1|qs                                                ; cofre:cf4|counter:conta|FFJK:F1|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cofre:cf5|counter:conta|FFJK:F4|qs                                                ; cofre:cf5|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cofre:cf5|counter:conta|FFJK:F3|qs                                                ; cofre:cf5|counter:conta|FFJK:F3|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cofre:cf5|counter:conta|FFJK:F2|qs                                                ; cofre:cf5|counter:conta|FFJK:F2|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cofre:cf5|counter:conta|FFJK:F1|qs                                                ; cofre:cf5|counter:conta|FFJK:F1|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cofre:cf2|counter:conta|FFJK:F4|qs                                                ; cofre:cf2|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cofre:cf2|counter:conta|FFJK:F3|qs                                                ; cofre:cf2|counter:conta|FFJK:F3|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cofre:cf2|counter:conta|FFJK:F2|qs                                                ; cofre:cf2|counter:conta|FFJK:F2|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cofre:cf2|counter:conta|FFJK:F1|qs                                                ; cofre:cf2|counter:conta|FFJK:F1|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cofre:cf3|counter:conta|FFJK:F3|qs                                                ; cofre:cf3|counter:conta|FFJK:F3|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cofre:cf3|counter:conta|FFJK:F2|qs                                                ; cofre:cf3|counter:conta|FFJK:F2|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cofre:cf3|counter:conta|FFJK:F1|qs                                                ; cofre:cf3|counter:conta|FFJK:F1|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cofre:cf1|counter:conta|FFJK:F4|qs                                                ; cofre:cf1|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cofre:cf1|counter:conta|FFJK:F3|qs                                                ; cofre:cf1|counter:conta|FFJK:F3|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cofre:cf1|counter:conta|FFJK:F2|qs                                                ; cofre:cf1|counter:conta|FFJK:F2|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cofre:cf1|counter:conta|FFJK:F1|qs                                                ; cofre:cf1|counter:conta|FFJK:F1|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cofre:cf0|counter:conta|FFJK:F4|qs                                                ; cofre:cf0|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cofre:cf0|counter:conta|FFJK:F3|qs                                                ; cofre:cf0|counter:conta|FFJK:F3|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cofre:cf0|counter:conta|FFJK:F2|qs                                                ; cofre:cf0|counter:conta|FFJK:F2|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cofre:cf0|counter:conta|FFJK:F1|qs                                                ; cofre:cf0|counter:conta|FFJK:F1|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cofre:cf3|counter:conta|FFJK:F4|qs                                                ; cofre:cf3|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.367      ;
; 0.222  ; cofre:cf5|counter:conta|FFJK:F1|qs                                                ; cofre:cf5|counter:conta|FFJK:F3|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.107      ; 0.481      ;
; 0.222  ; cofre:cf2|counter:conta|FFJK:F1|qs                                                ; cofre:cf2|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.108      ; 0.482      ;
; 0.224  ; cofre:cf5|counter:conta|FFJK:F3|qs                                                ; cofre:cf5|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.017      ; 0.393      ;
; 0.232  ; cofre:cf2|counter:conta|FFJK:F1|qs                                                ; cofre:cf2|counter:conta|FFJK:F3|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.099      ; 0.483      ;
; 0.233  ; cofre:cf3|counter:conta|FFJK:F2|qs                                                ; cofre:cf3|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.213      ; 0.598      ;
; 0.241  ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[3] ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[3]                                          ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.393      ;
; 0.242  ; cofre:cf4|counter:conta|FFJK:F2|qs                                                ; cofre:cf4|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.074      ; 0.468      ;
; 0.243  ; cofre:cf5|counter:conta|FFJK:F1|qs                                                ; cofre:cf5|counter:conta|FFJK:F2|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.395      ;
; 0.245  ; cofre:cf1|counter:conta|FFJK:F2|qs                                                ; cofre:cf1|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.085      ; 0.482      ;
; 0.248  ; cofre:cf1|counter:conta|FFJK:F1|qs                                                ; cofre:cf1|counter:conta|FFJK:F2|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.400      ;
; 0.249  ; cofre:cf0|counter:conta|FFJK:F1|qs                                                ; cofre:cf0|counter:conta|FFJK:F3|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.069      ; 0.470      ;
; 0.250  ; cofre:cf3|counter:conta|FFJK:F3|qs                                                ; cofre:cf3|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.123      ; 0.525      ;
; 0.254  ; cofre:cf0|counter:conta|FFJK:F3|qs                                                ; cofre:cf0|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; -0.015     ; 0.391      ;
; 0.256  ; cofre:cf4|counter:conta|FFJK:F2|qs                                                ; cofre:cf4|counter:conta|FFJK:F3|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.059      ; 0.467      ;
; 0.263  ; cofre:cf1|counter:conta|FFJK:F2|qs                                                ; cofre:cf1|counter:conta|FFJK:F3|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.068      ; 0.483      ;
; 0.265  ; cofre:cf3|counter:conta|FFJK:F1|qs                                                ; cofre:cf3|counter:conta|FFJK:F3|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.059      ; 0.476      ;
; 0.276  ; cofre:cf3|counter:conta|FFJK:F1|qs                                                ; cofre:cf3|counter:conta|FFJK:F2|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; -0.031     ; 0.397      ;
; 0.283  ; circuito:ci|y_next.S_301                                                          ; circuito:ci|y_present.S                                                                                                    ; circuito:ci|y_present.B   ; CLK_Div:div|ax ; 0.000        ; -0.169     ; 0.266      ;
; 0.291  ; button:bs|y_present.a                                                             ; button:bs|y_present.b                                                                                                      ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.443      ;
; 0.297  ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[3] ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg3                     ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.050      ; 0.485      ;
; 0.302  ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[2] ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg2                     ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.050      ; 0.490      ;
; 0.303  ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[1] ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg1                     ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.050      ; 0.491      ;
; 0.311  ; circuito:ci|y_next.B_269                                                          ; circuito:ci|y_present.B                                                                                                    ; circuito:ci|y_present.B   ; CLK_Div:div|ax ; 0.000        ; -0.164     ; 0.299      ;
; 0.318  ; cofre:cf4|counter:conta|FFJK:F1|qs                                                ; cofre:cf4|counter:conta|FFJK:F2|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.010      ; 0.480      ;
; 0.319  ; cofre:cf0|counter:conta|FFJK:F1|qs                                                ; cofre:cf0|counter:conta|FFJK:F2|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.471      ;
; 0.323  ; cofre:cf5|counter:conta|FFJK:F1|qs                                                ; cofre:cf5|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.124      ; 0.599      ;
; 0.326  ; cofre:cf2|counter:conta|FFJK:F2|qs                                                ; cofre:cf2|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.109      ; 0.587      ;
; 0.336  ; cofre:cf5|counter:conta|FFJK:F2|qs                                                ; cofre:cf5|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.124      ; 0.612      ;
; 0.337  ; cofre:cf2|counter:conta|FFJK:F2|qs                                                ; cofre:cf2|counter:conta|FFJK:F3|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.100      ; 0.589      ;
; 0.342  ; cofre:cf4|counter:conta|FFJK:F3|qs                                                ; cofre:cf4|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.015      ; 0.509      ;
; 0.352  ; cofre:cf1|counter:conta|FFJK:F3|qs                                                ; cofre:cf1|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.017      ; 0.521      ;
; 0.353  ; cofre:cf1|counter:conta|FFJK:F1|qs                                                ; cofre:cf1|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.085      ; 0.590      ;
; 0.355  ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[0] ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[0]                                          ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.507      ;
; 0.355  ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[1] ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[1]                                          ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.507      ;
; 0.355  ; cofre:cf5|counter:conta|FFJK:F2|qs                                                ; cofre:cf5|counter:conta|FFJK:F3|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.107      ; 0.614      ;
; 0.356  ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[2] ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[2]                                          ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.508      ;
; 0.356  ; cofre:cf3|counter:conta|FFJK:F2|qs                                                ; cofre:cf3|counter:conta|FFJK:F3|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.090      ; 0.598      ;
; 0.364  ; circuito:ci|reg10:reg|Q[0]                                                        ; circuito:ci|reg10:reg|Q[0]                                                                                                 ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.516      ;
; 0.371  ; circuito:ci|reg10:reg|Q[9]                                                        ; circuito:ci|reg10:reg|Q[9]                                                                                                 ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; cofre:cf1|counter:conta|FFJK:F1|qs                                                ; cofre:cf1|counter:conta|FFJK:F3|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.068      ; 0.591      ;
; 0.372  ; cofre:cf2|counter:conta|FFJK:F1|qs                                                ; cofre:cf2|counter:conta|FFJK:F2|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; -0.001     ; 0.523      ;
; 0.374  ; cofre:cf4|counter:conta|FFJK:F1|qs                                                ; cofre:cf4|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.084      ; 0.610      ;
; 0.375  ; cofre:cf0|counter:conta|FFJK:F2|qs                                                ; cofre:cf0|counter:conta|FFJK:F3|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.069      ; 0.596      ;
; 0.377  ; circuito:ci|reg10:reg|Q[2]                                                        ; circuito:ci|reg10:reg|Q[2]                                                                                                 ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.529      ;
; 0.378  ; circuito:ci|reg10:reg|Q[5]                                                        ; circuito:ci|reg10:reg|Q[5]                                                                                                 ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.530      ;
; 0.389  ; cofre:cf4|counter:conta|FFJK:F1|qs                                                ; cofre:cf4|counter:conta|FFJK:F3|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.069      ; 0.610      ;
; 0.389  ; cofre:cf0|counter:conta|FFJK:F2|qs                                                ; cofre:cf0|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.054      ; 0.595      ;
; 0.393  ; cofre:cf0|counter:conta|FFJK:F1|qs                                                ; cofre:cf0|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.054      ; 0.599      ;
; 0.425  ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[0] ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg0                     ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.050      ; 0.613      ;
; 0.443  ; circuito:ci|reg10:reg|Q[6]                                                        ; circuito:ci|reg10:reg|Q[6]                                                                                                 ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.595      ;
; 0.444  ; cofre:cf2|counter:conta|FFJK:F3|qs                                                ; cofre:cf2|counter:conta|FFJK:F4|qs                                                                                         ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.009      ; 0.605      ;
; 0.448  ; circuito:ci|reg10:reg|Q[7]                                                        ; circuito:ci|reg10:reg|Q[7]                                                                                                 ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.600      ;
; 0.455  ; circuito:ci|reg10:reg|Q[3]                                                        ; circuito:ci|reg10:reg|Q[3]                                                                                                 ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.607      ;
; 0.493  ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[0] ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[1]                                          ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.645      ;
; 0.493  ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[1] ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[2]                                          ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.645      ;
; 0.494  ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[2] ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[3]                                          ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.646      ;
; 0.499  ; circuito:ci|reg10:reg|Q[0]                                                        ; circuito:ci|reg10:reg|Q[1]                                                                                                 ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.651      ;
; 0.517  ; circuito:ci|reg10:reg|Q[2]                                                        ; circuito:ci|reg10:reg|Q[3]                                                                                                 ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.669      ;
; 0.518  ; circuito:ci|reg10:reg|Q[5]                                                        ; circuito:ci|reg10:reg|Q[6]                                                                                                 ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.670      ;
; 0.528  ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[0] ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[2]                                          ; CLK_Div:div|ax            ; CLK_Div:div|ax ; 0.000        ; 0.000      ; 0.680      ;
+--------+-----------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+---------------------------+----------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'circuito:ci|y_present.ppp'                                                                                                                                           ;
+-------+---------------------------------------+---------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.215 ; circuito:ci|counter:cont_p|FFJK:F3|qs ; circuito:ci|counter:cont_p|FFJK:F3|qs ; circuito:ci|y_present.ppp ; circuito:ci|y_present.ppp ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuito:ci|counter:cont_p|FFJK:F4|qs ; circuito:ci|counter:cont_p|FFJK:F4|qs ; circuito:ci|y_present.ppp ; circuito:ci|y_present.ppp ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuito:ci|counter:cont_p|FFJK:F2|qs ; circuito:ci|counter:cont_p|FFJK:F2|qs ; circuito:ci|y_present.ppp ; circuito:ci|y_present.ppp ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuito:ci|counter:cont_p|FFJK:F1|qs ; circuito:ci|counter:cont_p|FFJK:F1|qs ; circuito:ci|y_present.ppp ; circuito:ci|y_present.ppp ; 0.000        ; 0.000      ; 0.367      ;
; 0.255 ; circuito:ci|counter:cont_p|FFJK:F1|qs ; circuito:ci|counter:cont_p|FFJK:F2|qs ; circuito:ci|y_present.ppp ; circuito:ci|y_present.ppp ; 0.000        ; 0.000      ; 0.407      ;
; 0.258 ; circuito:ci|counter:cont_p|FFJK:F1|qs ; circuito:ci|counter:cont_p|FFJK:F3|qs ; circuito:ci|y_present.ppp ; circuito:ci|y_present.ppp ; 0.000        ; 0.000      ; 0.410      ;
; 0.261 ; circuito:ci|counter:cont_p|FFJK:F1|qs ; circuito:ci|counter:cont_p|FFJK:F4|qs ; circuito:ci|y_present.ppp ; circuito:ci|y_present.ppp ; 0.000        ; 0.000      ; 0.413      ;
; 0.386 ; circuito:ci|counter:cont_p|FFJK:F3|qs ; circuito:ci|counter:cont_p|FFJK:F4|qs ; circuito:ci|y_present.ppp ; circuito:ci|y_present.ppp ; 0.000        ; 0.000      ; 0.538      ;
; 0.388 ; circuito:ci|counter:cont_p|FFJK:F2|qs ; circuito:ci|counter:cont_p|FFJK:F3|qs ; circuito:ci|y_present.ppp ; circuito:ci|y_present.ppp ; 0.000        ; 0.000      ; 0.540      ;
; 0.392 ; circuito:ci|counter:cont_p|FFJK:F2|qs ; circuito:ci|counter:cont_p|FFJK:F4|qs ; circuito:ci|y_present.ppp ; circuito:ci|y_present.ppp ; 0.000        ; 0.000      ; 0.544      ;
+-------+---------------------------------------+---------------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'circuito:ci|y_present.ppp'                                                                                                               ;
+--------+-------------------------+---------------------------------------+----------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                               ; Launch Clock   ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+---------------------------------------+----------------+---------------------------+--------------+------------+------------+
; -0.812 ; circuito:ci|y_present.S ; circuito:ci|counter:cont_p|FFJK:F3|qs ; CLK_Div:div|ax ; circuito:ci|y_present.ppp ; 1.000        ; -1.108     ; 0.736      ;
; -0.812 ; circuito:ci|y_present.S ; circuito:ci|counter:cont_p|FFJK:F4|qs ; CLK_Div:div|ax ; circuito:ci|y_present.ppp ; 1.000        ; -1.108     ; 0.736      ;
; -0.812 ; circuito:ci|y_present.S ; circuito:ci|counter:cont_p|FFJK:F2|qs ; CLK_Div:div|ax ; circuito:ci|y_present.ppp ; 1.000        ; -1.108     ; 0.736      ;
; -0.812 ; circuito:ci|y_present.S ; circuito:ci|counter:cont_p|FFJK:F1|qs ; CLK_Div:div|ax ; circuito:ci|y_present.ppp ; 1.000        ; -1.108     ; 0.736      ;
+--------+-------------------------+---------------------------------------+----------------+---------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'circuito:ci|y_present.ppp'                                                                                                               ;
+-------+-------------------------+---------------------------------------+----------------+---------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                               ; Launch Clock   ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+---------------------------------------+----------------+---------------------------+--------------+------------+------------+
; 1.692 ; circuito:ci|y_present.S ; circuito:ci|counter:cont_p|FFJK:F3|qs ; CLK_Div:div|ax ; circuito:ci|y_present.ppp ; 0.000        ; -1.108     ; 0.736      ;
; 1.692 ; circuito:ci|y_present.S ; circuito:ci|counter:cont_p|FFJK:F4|qs ; CLK_Div:div|ax ; circuito:ci|y_present.ppp ; 0.000        ; -1.108     ; 0.736      ;
; 1.692 ; circuito:ci|y_present.S ; circuito:ci|counter:cont_p|FFJK:F2|qs ; CLK_Div:div|ax ; circuito:ci|y_present.ppp ; 0.000        ; -1.108     ; 0.736      ;
; 1.692 ; circuito:ci|y_present.S ; circuito:ci|counter:cont_p|FFJK:F1|qs ; CLK_Div:div|ax ; circuito:ci|y_present.ppp ; 0.000        ; -1.108     ; 0.736      ;
+-------+-------------------------+---------------------------------------+----------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK_Div:div|ax'                                                                                                                                                                     ;
+--------+--------------+----------------+------------------+----------------+------------+----------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock          ; Clock Edge ; Target                                                                                                                     ;
+--------+--------------+----------------+------------------+----------------+------------+----------------------------------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg0                     ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg0                     ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg1                     ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg1                     ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg2                     ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg2                     ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg3                     ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; ROM:rum|altsyncram:altsyncram_component|altsyncram_8g71:auto_generated|ram_block1a0~porta_address_reg3                     ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; circuito:ci|mini_rom:romzin|altsyncram:altsyncram_component|altsyncram_c381:auto_generated|ram_block1a0~porta_address_reg2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; button:bs|y_present.a                                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; button:bs|y_present.a                                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; button:bs|y_present.b                                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; button:bs|y_present.b                                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; circuito:ci|reg10:reg|Q[0]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; circuito:ci|reg10:reg|Q[0]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; circuito:ci|reg10:reg|Q[1]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; circuito:ci|reg10:reg|Q[1]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; circuito:ci|reg10:reg|Q[2]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; circuito:ci|reg10:reg|Q[2]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; circuito:ci|reg10:reg|Q[3]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; circuito:ci|reg10:reg|Q[3]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; circuito:ci|reg10:reg|Q[4]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; circuito:ci|reg10:reg|Q[4]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; circuito:ci|reg10:reg|Q[5]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; circuito:ci|reg10:reg|Q[5]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; circuito:ci|reg10:reg|Q[6]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; circuito:ci|reg10:reg|Q[6]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; circuito:ci|reg10:reg|Q[7]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; circuito:ci|reg10:reg|Q[7]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; circuito:ci|reg10:reg|Q[8]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; circuito:ci|reg10:reg|Q[8]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; circuito:ci|reg10:reg|Q[9]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; circuito:ci|reg10:reg|Q[9]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; circuito:ci|y_present.B                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; circuito:ci|y_present.B                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; circuito:ci|y_present.F                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; circuito:ci|y_present.F                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; circuito:ci|y_present.S                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; circuito:ci|y_present.S                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; circuito:ci|y_present.cal                                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; circuito:ci|y_present.cal                                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; circuito:ci|y_present.ppp                                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; circuito:ci|y_present.ppp                                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; circuito:ci|y_present.subt                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; circuito:ci|y_present.subt                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf0|counter:conta|FFJK:F1|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf0|counter:conta|FFJK:F1|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf0|counter:conta|FFJK:F2|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf0|counter:conta|FFJK:F2|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf0|counter:conta|FFJK:F3|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf0|counter:conta|FFJK:F3|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf0|counter:conta|FFJK:F4|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf0|counter:conta|FFJK:F4|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf1|counter:conta|FFJK:F1|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf1|counter:conta|FFJK:F1|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf1|counter:conta|FFJK:F2|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf1|counter:conta|FFJK:F2|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf1|counter:conta|FFJK:F3|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf1|counter:conta|FFJK:F3|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf1|counter:conta|FFJK:F4|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf1|counter:conta|FFJK:F4|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf2|counter:conta|FFJK:F1|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf2|counter:conta|FFJK:F1|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf2|counter:conta|FFJK:F2|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf2|counter:conta|FFJK:F2|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf2|counter:conta|FFJK:F3|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf2|counter:conta|FFJK:F3|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf2|counter:conta|FFJK:F4|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf2|counter:conta|FFJK:F4|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf3|counter:conta|FFJK:F1|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf3|counter:conta|FFJK:F1|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf3|counter:conta|FFJK:F2|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf3|counter:conta|FFJK:F2|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf3|counter:conta|FFJK:F3|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf3|counter:conta|FFJK:F3|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf3|counter:conta|FFJK:F4|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf3|counter:conta|FFJK:F4|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf4|counter:conta|FFJK:F1|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf4|counter:conta|FFJK:F1|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf4|counter:conta|FFJK:F2|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf4|counter:conta|FFJK:F2|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf4|counter:conta|FFJK:F3|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf4|counter:conta|FFJK:F3|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf4|counter:conta|FFJK:F4|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf4|counter:conta|FFJK:F4|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf5|counter:conta|FFJK:F1|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf5|counter:conta|FFJK:F1|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf5|counter:conta|FFJK:F2|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf5|counter:conta|FFJK:F2|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf5|counter:conta|FFJK:F3|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf5|counter:conta|FFJK:F3|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; cofre:cf5|counter:conta|FFJK:F4|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; cofre:cf5|counter:conta|FFJK:F4|qs                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Div:div|ax ; Rise       ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[0]                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Div:div|ax ; Rise       ; counterROM:cr|lpm_counter:LPM_COUNTER_component|cntr_6ni:auto_generated|safe_q[0]                                          ;
+--------+--------------+----------------+------------------+----------------+------------+----------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clkM'                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clkM  ; Rise       ; clkM                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; CLK_Div:div|ax        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; CLK_Div:div|ax        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; CLK_Div:div|cnt[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; CLK_Div:div|cnt[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; CLK_Div:div|cnt[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; CLK_Div:div|cnt[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkM  ; Rise       ; CLK_Div:div|cnt[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkM  ; Rise       ; CLK_Div:div|cnt[2]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkM  ; Rise       ; clkM|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkM  ; Rise       ; clkM|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkM  ; Rise       ; clkM~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkM  ; Rise       ; clkM~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkM  ; Rise       ; clkM~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkM  ; Rise       ; clkM~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkM  ; Rise       ; div|ax|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkM  ; Rise       ; div|ax|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkM  ; Rise       ; div|cnt[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkM  ; Rise       ; div|cnt[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkM  ; Rise       ; div|cnt[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkM  ; Rise       ; div|cnt[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkM  ; Rise       ; div|cnt[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkM  ; Rise       ; div|cnt[2]|clk        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'circuito:ci|y_present.ppp'                                                                                ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; circuito:ci|y_present.ppp ; Rise       ; circuito:ci|counter:cont_p|FFJK:F1|qs ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; circuito:ci|y_present.ppp ; Rise       ; circuito:ci|counter:cont_p|FFJK:F1|qs ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; circuito:ci|y_present.ppp ; Rise       ; circuito:ci|counter:cont_p|FFJK:F2|qs ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; circuito:ci|y_present.ppp ; Rise       ; circuito:ci|counter:cont_p|FFJK:F2|qs ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; circuito:ci|y_present.ppp ; Rise       ; circuito:ci|counter:cont_p|FFJK:F3|qs ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; circuito:ci|y_present.ppp ; Rise       ; circuito:ci|counter:cont_p|FFJK:F3|qs ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; circuito:ci|y_present.ppp ; Rise       ; circuito:ci|counter:cont_p|FFJK:F4|qs ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; circuito:ci|y_present.ppp ; Rise       ; circuito:ci|counter:cont_p|FFJK:F4|qs ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; circuito:ci|y_present.ppp ; Rise       ; ci|cont_p|F1|qs|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; circuito:ci|y_present.ppp ; Rise       ; ci|cont_p|F1|qs|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; circuito:ci|y_present.ppp ; Rise       ; ci|cont_p|F2|qs|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; circuito:ci|y_present.ppp ; Rise       ; ci|cont_p|F2|qs|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; circuito:ci|y_present.ppp ; Rise       ; ci|cont_p|F3|qs|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; circuito:ci|y_present.ppp ; Rise       ; ci|cont_p|F3|qs|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; circuito:ci|y_present.ppp ; Rise       ; ci|cont_p|F4|qs|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; circuito:ci|y_present.ppp ; Rise       ; ci|cont_p|F4|qs|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; circuito:ci|y_present.ppp ; Rise       ; ci|y_present.ppp|regout               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; circuito:ci|y_present.ppp ; Rise       ; ci|y_present.ppp|regout               ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'circuito:ci|y_present.B'                                                                     ;
+-------+--------------+----------------+------------------+-------------------------+------------+-----------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                      ;
+-------+--------------+----------------+------------------+-------------------------+------------+-----------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; circuito:ci|y_present.B ; Rise       ; circuito:ci|y_next.B_269    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; circuito:ci|y_present.B ; Rise       ; circuito:ci|y_next.B_269    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; circuito:ci|y_present.B ; Rise       ; circuito:ci|y_next.F_261    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; circuito:ci|y_present.B ; Rise       ; circuito:ci|y_next.F_261    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; circuito:ci|y_present.B ; Rise       ; circuito:ci|y_next.S_301    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; circuito:ci|y_present.B ; Rise       ; circuito:ci|y_next.S_301    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; circuito:ci|y_present.B ; Rise       ; circuito:ci|y_next.cal_293  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; circuito:ci|y_present.B ; Rise       ; circuito:ci|y_next.cal_293  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; circuito:ci|y_present.B ; Rise       ; circuito:ci|y_next.ppp_277  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; circuito:ci|y_present.B ; Rise       ; circuito:ci|y_next.ppp_277  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; circuito:ci|y_present.B ; Rise       ; circuito:ci|y_next.subt_285 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; circuito:ci|y_present.B ; Rise       ; circuito:ci|y_next.subt_285 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; circuito:ci|y_present.B ; Fall       ; ci|y_next.B_269|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; circuito:ci|y_present.B ; Fall       ; ci|y_next.B_269|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; circuito:ci|y_present.B ; Fall       ; ci|y_next.F_261|datab       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; circuito:ci|y_present.B ; Fall       ; ci|y_next.F_261|datab       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; circuito:ci|y_present.B ; Fall       ; ci|y_next.S_301|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; circuito:ci|y_present.B ; Fall       ; ci|y_next.S_301|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; circuito:ci|y_present.B ; Fall       ; ci|y_next.cal_293|datad     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; circuito:ci|y_present.B ; Fall       ; ci|y_next.cal_293|datad     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; circuito:ci|y_present.B ; Fall       ; ci|y_next.ppp_277|datac     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; circuito:ci|y_present.B ; Fall       ; ci|y_next.ppp_277|datac     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; circuito:ci|y_present.B ; Fall       ; ci|y_next.subt_285|datac    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; circuito:ci|y_present.B ; Fall       ; ci|y_next.subt_285|datac    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; circuito:ci|y_present.B ; Fall       ; ci|y_next~2clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; circuito:ci|y_present.B ; Fall       ; ci|y_next~2clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; circuito:ci|y_present.B ; Fall       ; ci|y_next~2clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; circuito:ci|y_present.B ; Fall       ; ci|y_next~2clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; circuito:ci|y_present.B ; Fall       ; ci|y_next~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; circuito:ci|y_present.B ; Fall       ; ci|y_next~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; circuito:ci|y_present.B ; Rise       ; ci|y_next~2|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; circuito:ci|y_present.B ; Rise       ; ci|y_next~2|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; circuito:ci|y_present.B ; Rise       ; ci|y_present.B|regout       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; circuito:ci|y_present.B ; Rise       ; ci|y_present.B|regout       ;
+-------+--------------+----------------+------------------+-------------------------+------------+-----------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-----------+----------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port     ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+----------------+-------+-------+------------+-----------------+
; bns       ; CLK_Div:div|ax ; 2.142 ; 2.142 ; Rise       ; CLK_Div:div|ax  ;
+-----------+----------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+-----------+----------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port     ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+----------------+--------+--------+------------+-----------------+
; bns       ; CLK_Div:div|ax ; -2.004 ; -2.004 ; Rise       ; CLK_Div:div|ax  ;
+-----------+----------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; a         ; CLK_Div:div|ax            ; 4.388 ; 4.388 ; Rise       ; CLK_Div:div|ax            ;
; addro[*]  ; CLK_Div:div|ax            ; 3.922 ; 3.922 ; Rise       ; CLK_Div:div|ax            ;
;  addro[0] ; CLK_Div:div|ax            ; 3.922 ; 3.922 ; Rise       ; CLK_Div:div|ax            ;
;  addro[1] ; CLK_Div:div|ax            ; 3.698 ; 3.698 ; Rise       ; CLK_Div:div|ax            ;
;  addro[2] ; CLK_Div:div|ax            ; 3.780 ; 3.780 ; Rise       ; CLK_Div:div|ax            ;
;  addro[3] ; CLK_Div:div|ax            ; 3.699 ; 3.699 ; Rise       ; CLK_Div:div|ax            ;
; b         ; CLK_Div:div|ax            ; 4.461 ; 4.461 ; Rise       ; CLK_Div:div|ax            ;
; c         ; CLK_Div:div|ax            ; 4.477 ; 4.477 ; Rise       ; CLK_Div:div|ax            ;
; clkout    ; CLK_Div:div|ax            ; 2.660 ;       ; Rise       ; CLK_Div:div|ax            ;
; d         ; CLK_Div:div|ax            ; 4.488 ; 4.488 ; Rise       ; CLK_Div:div|ax            ;
; e         ; CLK_Div:div|ax            ; 4.205 ; 4.205 ; Rise       ; CLK_Div:div|ax            ;
; f         ; CLK_Div:div|ax            ; 3.693 ; 3.693 ; Rise       ; CLK_Div:div|ax            ;
; hex0[*]   ; CLK_Div:div|ax            ; 8.921 ; 8.921 ; Rise       ; CLK_Div:div|ax            ;
;  hex0[0]  ; CLK_Div:div|ax            ; 8.921 ; 8.921 ; Rise       ; CLK_Div:div|ax            ;
;  hex0[1]  ; CLK_Div:div|ax            ; 8.882 ; 8.882 ; Rise       ; CLK_Div:div|ax            ;
;  hex0[2]  ; CLK_Div:div|ax            ; 8.784 ; 8.784 ; Rise       ; CLK_Div:div|ax            ;
;  hex0[3]  ; CLK_Div:div|ax            ; 8.778 ; 8.778 ; Rise       ; CLK_Div:div|ax            ;
;  hex0[4]  ; CLK_Div:div|ax            ; 8.775 ; 8.775 ; Rise       ; CLK_Div:div|ax            ;
;  hex0[5]  ; CLK_Div:div|ax            ; 8.828 ; 8.828 ; Rise       ; CLK_Div:div|ax            ;
;  hex0[6]  ; CLK_Div:div|ax            ; 8.794 ; 8.794 ; Rise       ; CLK_Div:div|ax            ;
; hex1[*]   ; CLK_Div:div|ax            ; 9.451 ; 9.451 ; Rise       ; CLK_Div:div|ax            ;
;  hex1[0]  ; CLK_Div:div|ax            ; 9.426 ; 9.426 ; Rise       ; CLK_Div:div|ax            ;
;  hex1[1]  ; CLK_Div:div|ax            ; 9.451 ; 9.451 ; Rise       ; CLK_Div:div|ax            ;
;  hex1[2]  ; CLK_Div:div|ax            ; 9.338 ; 9.338 ; Rise       ; CLK_Div:div|ax            ;
;  hex1[3]  ; CLK_Div:div|ax            ; 9.251 ; 9.251 ; Rise       ; CLK_Div:div|ax            ;
;  hex1[4]  ; CLK_Div:div|ax            ; 9.251 ; 9.251 ; Rise       ; CLK_Div:div|ax            ;
;  hex1[5]  ; CLK_Div:div|ax            ; 9.226 ; 9.226 ; Rise       ; CLK_Div:div|ax            ;
;  hex1[6]  ; CLK_Div:div|ax            ; 9.336 ; 9.336 ; Rise       ; CLK_Div:div|ax            ;
; hex2[*]   ; CLK_Div:div|ax            ; 9.635 ; 9.635 ; Rise       ; CLK_Div:div|ax            ;
;  hex2[0]  ; CLK_Div:div|ax            ; 9.502 ; 9.502 ; Rise       ; CLK_Div:div|ax            ;
;  hex2[1]  ; CLK_Div:div|ax            ; 9.429 ; 9.429 ; Rise       ; CLK_Div:div|ax            ;
;  hex2[2]  ; CLK_Div:div|ax            ; 9.622 ; 9.622 ; Rise       ; CLK_Div:div|ax            ;
;  hex2[3]  ; CLK_Div:div|ax            ; 9.613 ; 9.613 ; Rise       ; CLK_Div:div|ax            ;
;  hex2[4]  ; CLK_Div:div|ax            ; 9.635 ; 9.635 ; Rise       ; CLK_Div:div|ax            ;
;  hex2[5]  ; CLK_Div:div|ax            ; 9.623 ; 9.623 ; Rise       ; CLK_Div:div|ax            ;
;  hex2[6]  ; CLK_Div:div|ax            ; 9.627 ; 9.627 ; Rise       ; CLK_Div:div|ax            ;
; led1      ; CLK_Div:div|ax            ; 4.559 ; 4.559 ; Rise       ; CLK_Div:div|ax            ;
; led2      ; CLK_Div:div|ax            ; 3.433 ; 3.433 ; Rise       ; CLK_Div:div|ax            ;
; o         ; CLK_Div:div|ax            ; 3.862 ; 3.862 ; Rise       ; CLK_Div:div|ax            ;
; clkout    ; CLK_Div:div|ax            ;       ; 2.660 ; Fall       ; CLK_Div:div|ax            ;
; led1      ; circuito:ci|y_present.B   ;       ; 2.619 ; Rise       ; circuito:ci|y_present.B   ;
; led1      ; circuito:ci|y_present.B   ; 2.619 ;       ; Fall       ; circuito:ci|y_present.B   ;
; a         ; circuito:ci|y_present.ppp ; 4.341 ; 4.341 ; Rise       ; circuito:ci|y_present.ppp ;
; b         ; circuito:ci|y_present.ppp ; 4.414 ; 4.414 ; Rise       ; circuito:ci|y_present.ppp ;
; c         ; circuito:ci|y_present.ppp ; 4.430 ; 4.430 ; Rise       ; circuito:ci|y_present.ppp ;
; d         ; circuito:ci|y_present.ppp ; 4.441 ; 4.441 ; Rise       ; circuito:ci|y_present.ppp ;
; e         ; circuito:ci|y_present.ppp ; 4.160 ; 4.160 ; Rise       ; circuito:ci|y_present.ppp ;
; f         ; circuito:ci|y_present.ppp ; 3.865 ; 3.865 ; Rise       ; circuito:ci|y_present.ppp ;
+-----------+---------------------------+-------+-------+------------+---------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                  ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; a         ; CLK_Div:div|ax            ; 4.388 ; 4.388 ; Rise       ; CLK_Div:div|ax            ;
; addro[*]  ; CLK_Div:div|ax            ; 3.698 ; 3.698 ; Rise       ; CLK_Div:div|ax            ;
;  addro[0] ; CLK_Div:div|ax            ; 3.922 ; 3.922 ; Rise       ; CLK_Div:div|ax            ;
;  addro[1] ; CLK_Div:div|ax            ; 3.698 ; 3.698 ; Rise       ; CLK_Div:div|ax            ;
;  addro[2] ; CLK_Div:div|ax            ; 3.780 ; 3.780 ; Rise       ; CLK_Div:div|ax            ;
;  addro[3] ; CLK_Div:div|ax            ; 3.699 ; 3.699 ; Rise       ; CLK_Div:div|ax            ;
; b         ; CLK_Div:div|ax            ; 4.461 ; 4.461 ; Rise       ; CLK_Div:div|ax            ;
; c         ; CLK_Div:div|ax            ; 4.477 ; 4.477 ; Rise       ; CLK_Div:div|ax            ;
; clkout    ; CLK_Div:div|ax            ; 2.660 ;       ; Rise       ; CLK_Div:div|ax            ;
; d         ; CLK_Div:div|ax            ; 4.488 ; 4.488 ; Rise       ; CLK_Div:div|ax            ;
; e         ; CLK_Div:div|ax            ; 4.205 ; 4.205 ; Rise       ; CLK_Div:div|ax            ;
; f         ; CLK_Div:div|ax            ; 3.693 ; 3.693 ; Rise       ; CLK_Div:div|ax            ;
; hex0[*]   ; CLK_Div:div|ax            ; 6.244 ; 6.244 ; Rise       ; CLK_Div:div|ax            ;
;  hex0[0]  ; CLK_Div:div|ax            ; 6.379 ; 6.379 ; Rise       ; CLK_Div:div|ax            ;
;  hex0[1]  ; CLK_Div:div|ax            ; 6.350 ; 6.350 ; Rise       ; CLK_Div:div|ax            ;
;  hex0[2]  ; CLK_Div:div|ax            ; 6.244 ; 6.244 ; Rise       ; CLK_Div:div|ax            ;
;  hex0[3]  ; CLK_Div:div|ax            ; 6.244 ; 6.244 ; Rise       ; CLK_Div:div|ax            ;
;  hex0[4]  ; CLK_Div:div|ax            ; 6.253 ; 6.253 ; Rise       ; CLK_Div:div|ax            ;
;  hex0[5]  ; CLK_Div:div|ax            ; 6.291 ; 6.291 ; Rise       ; CLK_Div:div|ax            ;
;  hex0[6]  ; CLK_Div:div|ax            ; 6.262 ; 6.262 ; Rise       ; CLK_Div:div|ax            ;
; hex1[*]   ; CLK_Div:div|ax            ; 6.922 ; 6.922 ; Rise       ; CLK_Div:div|ax            ;
;  hex1[0]  ; CLK_Div:div|ax            ; 7.124 ; 7.124 ; Rise       ; CLK_Div:div|ax            ;
;  hex1[1]  ; CLK_Div:div|ax            ; 7.148 ; 7.148 ; Rise       ; CLK_Div:div|ax            ;
;  hex1[2]  ; CLK_Div:div|ax            ; 7.036 ; 7.036 ; Rise       ; CLK_Div:div|ax            ;
;  hex1[3]  ; CLK_Div:div|ax            ; 6.948 ; 6.948 ; Rise       ; CLK_Div:div|ax            ;
;  hex1[4]  ; CLK_Div:div|ax            ; 6.948 ; 6.948 ; Rise       ; CLK_Div:div|ax            ;
;  hex1[5]  ; CLK_Div:div|ax            ; 6.922 ; 6.922 ; Rise       ; CLK_Div:div|ax            ;
;  hex1[6]  ; CLK_Div:div|ax            ; 7.032 ; 7.032 ; Rise       ; CLK_Div:div|ax            ;
; hex2[*]   ; CLK_Div:div|ax            ; 6.855 ; 6.855 ; Rise       ; CLK_Div:div|ax            ;
;  hex2[0]  ; CLK_Div:div|ax            ; 6.962 ; 6.962 ; Rise       ; CLK_Div:div|ax            ;
;  hex2[1]  ; CLK_Div:div|ax            ; 6.855 ; 6.855 ; Rise       ; CLK_Div:div|ax            ;
;  hex2[2]  ; CLK_Div:div|ax            ; 7.047 ; 7.047 ; Rise       ; CLK_Div:div|ax            ;
;  hex2[3]  ; CLK_Div:div|ax            ; 7.039 ; 7.039 ; Rise       ; CLK_Div:div|ax            ;
;  hex2[4]  ; CLK_Div:div|ax            ; 7.058 ; 7.058 ; Rise       ; CLK_Div:div|ax            ;
;  hex2[5]  ; CLK_Div:div|ax            ; 7.045 ; 7.045 ; Rise       ; CLK_Div:div|ax            ;
;  hex2[6]  ; CLK_Div:div|ax            ; 7.053 ; 7.053 ; Rise       ; CLK_Div:div|ax            ;
; led1      ; CLK_Div:div|ax            ; 3.626 ; 3.626 ; Rise       ; CLK_Div:div|ax            ;
; led2      ; CLK_Div:div|ax            ; 3.433 ; 3.433 ; Rise       ; CLK_Div:div|ax            ;
; o         ; CLK_Div:div|ax            ; 3.862 ; 3.862 ; Rise       ; CLK_Div:div|ax            ;
; clkout    ; CLK_Div:div|ax            ;       ; 2.660 ; Fall       ; CLK_Div:div|ax            ;
; led1      ; circuito:ci|y_present.B   ;       ; 2.619 ; Rise       ; circuito:ci|y_present.B   ;
; led1      ; circuito:ci|y_present.B   ; 2.619 ;       ; Fall       ; circuito:ci|y_present.B   ;
; a         ; circuito:ci|y_present.ppp ; 3.835 ; 3.835 ; Rise       ; circuito:ci|y_present.ppp ;
; b         ; circuito:ci|y_present.ppp ; 3.920 ; 3.920 ; Rise       ; circuito:ci|y_present.ppp ;
; c         ; circuito:ci|y_present.ppp ; 3.933 ; 3.933 ; Rise       ; circuito:ci|y_present.ppp ;
; d         ; circuito:ci|y_present.ppp ; 3.946 ; 3.946 ; Rise       ; circuito:ci|y_present.ppp ;
; e         ; circuito:ci|y_present.ppp ; 3.936 ; 3.936 ; Rise       ; circuito:ci|y_present.ppp ;
; f         ; circuito:ci|y_present.ppp ; 3.642 ; 3.642 ; Rise       ; circuito:ci|y_present.ppp ;
+-----------+---------------------------+-------+-------+------------+---------------------------+


+-------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                       ;
+----------------------------+---------+---------+----------+---------+---------------------+
; Clock                      ; Setup   ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------+---------+---------+----------+---------+---------------------+
; Worst-case Slack           ; -6.563  ; -2.619  ; -2.020   ; 1.692   ; -1.423              ;
;  CLK_Div:div|ax            ; -4.233  ; -0.797  ; N/A      ; N/A     ; -1.423              ;
;  circuito:ci|y_present.B   ; -6.563  ; -1.885  ; N/A      ; N/A     ; 0.500               ;
;  circuito:ci|y_present.ppp ; -0.092  ; 0.215   ; -2.020   ; 1.692   ; -0.500              ;
;  clkM                      ; -0.071  ; -2.619  ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS            ; -78.084 ; -10.082 ; -8.08    ; 0.0     ; -75.302             ;
;  CLK_Div:div|ax            ; -48.651 ; -2.284  ; N/A      ; N/A     ; -65.922             ;
;  circuito:ci|y_present.B   ; -29.121 ; -5.179  ; N/A      ; N/A     ; 0.000               ;
;  circuito:ci|y_present.ppp ; -0.173  ; 0.000   ; -8.080   ; 0.000   ; -4.000              ;
;  clkM                      ; -0.139  ; -2.619  ; N/A      ; N/A     ; -5.380              ;
+----------------------------+---------+---------+----------+---------+---------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-----------+----------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port     ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+----------------+-------+-------+------------+-----------------+
; bns       ; CLK_Div:div|ax ; 3.808 ; 3.808 ; Rise       ; CLK_Div:div|ax  ;
+-----------+----------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+-----------+----------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port     ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+----------------+--------+--------+------------+-----------------+
; bns       ; CLK_Div:div|ax ; -2.004 ; -2.004 ; Rise       ; CLK_Div:div|ax  ;
+-----------+----------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; a         ; CLK_Div:div|ax            ; 8.737  ; 8.737  ; Rise       ; CLK_Div:div|ax            ;
; addro[*]  ; CLK_Div:div|ax            ; 6.963  ; 6.963  ; Rise       ; CLK_Div:div|ax            ;
;  addro[0] ; CLK_Div:div|ax            ; 6.963  ; 6.963  ; Rise       ; CLK_Div:div|ax            ;
;  addro[1] ; CLK_Div:div|ax            ; 6.540  ; 6.540  ; Rise       ; CLK_Div:div|ax            ;
;  addro[2] ; CLK_Div:div|ax            ; 6.741  ; 6.741  ; Rise       ; CLK_Div:div|ax            ;
;  addro[3] ; CLK_Div:div|ax            ; 6.535  ; 6.535  ; Rise       ; CLK_Div:div|ax            ;
; b         ; CLK_Div:div|ax            ; 8.966  ; 8.966  ; Rise       ; CLK_Div:div|ax            ;
; c         ; CLK_Div:div|ax            ; 9.007  ; 9.007  ; Rise       ; CLK_Div:div|ax            ;
; clkout    ; CLK_Div:div|ax            ; 5.231  ;        ; Rise       ; CLK_Div:div|ax            ;
; d         ; CLK_Div:div|ax            ; 9.016  ; 9.016  ; Rise       ; CLK_Div:div|ax            ;
; e         ; CLK_Div:div|ax            ; 8.242  ; 8.242  ; Rise       ; CLK_Div:div|ax            ;
; f         ; CLK_Div:div|ax            ; 7.043  ; 7.043  ; Rise       ; CLK_Div:div|ax            ;
; hex0[*]   ; CLK_Div:div|ax            ; 16.989 ; 16.989 ; Rise       ; CLK_Div:div|ax            ;
;  hex0[0]  ; CLK_Div:div|ax            ; 16.989 ; 16.989 ; Rise       ; CLK_Div:div|ax            ;
;  hex0[1]  ; CLK_Div:div|ax            ; 16.944 ; 16.944 ; Rise       ; CLK_Div:div|ax            ;
;  hex0[2]  ; CLK_Div:div|ax            ; 16.719 ; 16.719 ; Rise       ; CLK_Div:div|ax            ;
;  hex0[3]  ; CLK_Div:div|ax            ; 16.699 ; 16.699 ; Rise       ; CLK_Div:div|ax            ;
;  hex0[4]  ; CLK_Div:div|ax            ; 16.663 ; 16.663 ; Rise       ; CLK_Div:div|ax            ;
;  hex0[5]  ; CLK_Div:div|ax            ; 16.768 ; 16.768 ; Rise       ; CLK_Div:div|ax            ;
;  hex0[6]  ; CLK_Div:div|ax            ; 16.722 ; 16.722 ; Rise       ; CLK_Div:div|ax            ;
; hex1[*]   ; CLK_Div:div|ax            ; 18.311 ; 18.311 ; Rise       ; CLK_Div:div|ax            ;
;  hex1[0]  ; CLK_Div:div|ax            ; 18.248 ; 18.248 ; Rise       ; CLK_Div:div|ax            ;
;  hex1[1]  ; CLK_Div:div|ax            ; 18.311 ; 18.311 ; Rise       ; CLK_Div:div|ax            ;
;  hex1[2]  ; CLK_Div:div|ax            ; 18.165 ; 18.165 ; Rise       ; CLK_Div:div|ax            ;
;  hex1[3]  ; CLK_Div:div|ax            ; 17.940 ; 17.940 ; Rise       ; CLK_Div:div|ax            ;
;  hex1[4]  ; CLK_Div:div|ax            ; 17.940 ; 17.940 ; Rise       ; CLK_Div:div|ax            ;
;  hex1[5]  ; CLK_Div:div|ax            ; 17.893 ; 17.893 ; Rise       ; CLK_Div:div|ax            ;
;  hex1[6]  ; CLK_Div:div|ax            ; 18.121 ; 18.121 ; Rise       ; CLK_Div:div|ax            ;
; hex2[*]   ; CLK_Div:div|ax            ; 18.724 ; 18.724 ; Rise       ; CLK_Div:div|ax            ;
;  hex2[0]  ; CLK_Div:div|ax            ; 18.496 ; 18.496 ; Rise       ; CLK_Div:div|ax            ;
;  hex2[1]  ; CLK_Div:div|ax            ; 18.354 ; 18.354 ; Rise       ; CLK_Div:div|ax            ;
;  hex2[2]  ; CLK_Div:div|ax            ; 18.704 ; 18.704 ; Rise       ; CLK_Div:div|ax            ;
;  hex2[3]  ; CLK_Div:div|ax            ; 18.694 ; 18.694 ; Rise       ; CLK_Div:div|ax            ;
;  hex2[4]  ; CLK_Div:div|ax            ; 18.724 ; 18.724 ; Rise       ; CLK_Div:div|ax            ;
;  hex2[5]  ; CLK_Div:div|ax            ; 18.707 ; 18.707 ; Rise       ; CLK_Div:div|ax            ;
;  hex2[6]  ; CLK_Div:div|ax            ; 18.719 ; 18.719 ; Rise       ; CLK_Div:div|ax            ;
; led1      ; CLK_Div:div|ax            ; 8.323  ; 8.323  ; Rise       ; CLK_Div:div|ax            ;
; led2      ; CLK_Div:div|ax            ; 6.549  ; 6.549  ; Rise       ; CLK_Div:div|ax            ;
; o         ; CLK_Div:div|ax            ; 6.877  ; 6.877  ; Rise       ; CLK_Div:div|ax            ;
; clkout    ; CLK_Div:div|ax            ;        ; 5.231  ; Fall       ; CLK_Div:div|ax            ;
; led1      ; circuito:ci|y_present.B   ;        ; 4.969  ; Rise       ; circuito:ci|y_present.B   ;
; led1      ; circuito:ci|y_present.B   ; 4.969  ;        ; Fall       ; circuito:ci|y_present.B   ;
; a         ; circuito:ci|y_present.ppp ; 8.649  ; 8.649  ; Rise       ; circuito:ci|y_present.ppp ;
; b         ; circuito:ci|y_present.ppp ; 8.878  ; 8.878  ; Rise       ; circuito:ci|y_present.ppp ;
; c         ; circuito:ci|y_present.ppp ; 8.919  ; 8.919  ; Rise       ; circuito:ci|y_present.ppp ;
; d         ; circuito:ci|y_present.ppp ; 8.928  ; 8.928  ; Rise       ; circuito:ci|y_present.ppp ;
; e         ; circuito:ci|y_present.ppp ; 8.269  ; 8.269  ; Rise       ; circuito:ci|y_present.ppp ;
; f         ; circuito:ci|y_present.ppp ; 7.504  ; 7.504  ; Rise       ; circuito:ci|y_present.ppp ;
+-----------+---------------------------+--------+--------+------------+---------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                  ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; a         ; CLK_Div:div|ax            ; 4.388 ; 4.388 ; Rise       ; CLK_Div:div|ax            ;
; addro[*]  ; CLK_Div:div|ax            ; 3.698 ; 3.698 ; Rise       ; CLK_Div:div|ax            ;
;  addro[0] ; CLK_Div:div|ax            ; 3.922 ; 3.922 ; Rise       ; CLK_Div:div|ax            ;
;  addro[1] ; CLK_Div:div|ax            ; 3.698 ; 3.698 ; Rise       ; CLK_Div:div|ax            ;
;  addro[2] ; CLK_Div:div|ax            ; 3.780 ; 3.780 ; Rise       ; CLK_Div:div|ax            ;
;  addro[3] ; CLK_Div:div|ax            ; 3.699 ; 3.699 ; Rise       ; CLK_Div:div|ax            ;
; b         ; CLK_Div:div|ax            ; 4.461 ; 4.461 ; Rise       ; CLK_Div:div|ax            ;
; c         ; CLK_Div:div|ax            ; 4.477 ; 4.477 ; Rise       ; CLK_Div:div|ax            ;
; clkout    ; CLK_Div:div|ax            ; 2.660 ;       ; Rise       ; CLK_Div:div|ax            ;
; d         ; CLK_Div:div|ax            ; 4.488 ; 4.488 ; Rise       ; CLK_Div:div|ax            ;
; e         ; CLK_Div:div|ax            ; 4.205 ; 4.205 ; Rise       ; CLK_Div:div|ax            ;
; f         ; CLK_Div:div|ax            ; 3.693 ; 3.693 ; Rise       ; CLK_Div:div|ax            ;
; hex0[*]   ; CLK_Div:div|ax            ; 6.244 ; 6.244 ; Rise       ; CLK_Div:div|ax            ;
;  hex0[0]  ; CLK_Div:div|ax            ; 6.379 ; 6.379 ; Rise       ; CLK_Div:div|ax            ;
;  hex0[1]  ; CLK_Div:div|ax            ; 6.350 ; 6.350 ; Rise       ; CLK_Div:div|ax            ;
;  hex0[2]  ; CLK_Div:div|ax            ; 6.244 ; 6.244 ; Rise       ; CLK_Div:div|ax            ;
;  hex0[3]  ; CLK_Div:div|ax            ; 6.244 ; 6.244 ; Rise       ; CLK_Div:div|ax            ;
;  hex0[4]  ; CLK_Div:div|ax            ; 6.253 ; 6.253 ; Rise       ; CLK_Div:div|ax            ;
;  hex0[5]  ; CLK_Div:div|ax            ; 6.291 ; 6.291 ; Rise       ; CLK_Div:div|ax            ;
;  hex0[6]  ; CLK_Div:div|ax            ; 6.262 ; 6.262 ; Rise       ; CLK_Div:div|ax            ;
; hex1[*]   ; CLK_Div:div|ax            ; 6.922 ; 6.922 ; Rise       ; CLK_Div:div|ax            ;
;  hex1[0]  ; CLK_Div:div|ax            ; 7.124 ; 7.124 ; Rise       ; CLK_Div:div|ax            ;
;  hex1[1]  ; CLK_Div:div|ax            ; 7.148 ; 7.148 ; Rise       ; CLK_Div:div|ax            ;
;  hex1[2]  ; CLK_Div:div|ax            ; 7.036 ; 7.036 ; Rise       ; CLK_Div:div|ax            ;
;  hex1[3]  ; CLK_Div:div|ax            ; 6.948 ; 6.948 ; Rise       ; CLK_Div:div|ax            ;
;  hex1[4]  ; CLK_Div:div|ax            ; 6.948 ; 6.948 ; Rise       ; CLK_Div:div|ax            ;
;  hex1[5]  ; CLK_Div:div|ax            ; 6.922 ; 6.922 ; Rise       ; CLK_Div:div|ax            ;
;  hex1[6]  ; CLK_Div:div|ax            ; 7.032 ; 7.032 ; Rise       ; CLK_Div:div|ax            ;
; hex2[*]   ; CLK_Div:div|ax            ; 6.855 ; 6.855 ; Rise       ; CLK_Div:div|ax            ;
;  hex2[0]  ; CLK_Div:div|ax            ; 6.962 ; 6.962 ; Rise       ; CLK_Div:div|ax            ;
;  hex2[1]  ; CLK_Div:div|ax            ; 6.855 ; 6.855 ; Rise       ; CLK_Div:div|ax            ;
;  hex2[2]  ; CLK_Div:div|ax            ; 7.047 ; 7.047 ; Rise       ; CLK_Div:div|ax            ;
;  hex2[3]  ; CLK_Div:div|ax            ; 7.039 ; 7.039 ; Rise       ; CLK_Div:div|ax            ;
;  hex2[4]  ; CLK_Div:div|ax            ; 7.058 ; 7.058 ; Rise       ; CLK_Div:div|ax            ;
;  hex2[5]  ; CLK_Div:div|ax            ; 7.045 ; 7.045 ; Rise       ; CLK_Div:div|ax            ;
;  hex2[6]  ; CLK_Div:div|ax            ; 7.053 ; 7.053 ; Rise       ; CLK_Div:div|ax            ;
; led1      ; CLK_Div:div|ax            ; 3.626 ; 3.626 ; Rise       ; CLK_Div:div|ax            ;
; led2      ; CLK_Div:div|ax            ; 3.433 ; 3.433 ; Rise       ; CLK_Div:div|ax            ;
; o         ; CLK_Div:div|ax            ; 3.862 ; 3.862 ; Rise       ; CLK_Div:div|ax            ;
; clkout    ; CLK_Div:div|ax            ;       ; 2.660 ; Fall       ; CLK_Div:div|ax            ;
; led1      ; circuito:ci|y_present.B   ;       ; 2.619 ; Rise       ; circuito:ci|y_present.B   ;
; led1      ; circuito:ci|y_present.B   ; 2.619 ;       ; Fall       ; circuito:ci|y_present.B   ;
; a         ; circuito:ci|y_present.ppp ; 3.835 ; 3.835 ; Rise       ; circuito:ci|y_present.ppp ;
; b         ; circuito:ci|y_present.ppp ; 3.920 ; 3.920 ; Rise       ; circuito:ci|y_present.ppp ;
; c         ; circuito:ci|y_present.ppp ; 3.933 ; 3.933 ; Rise       ; circuito:ci|y_present.ppp ;
; d         ; circuito:ci|y_present.ppp ; 3.946 ; 3.946 ; Rise       ; circuito:ci|y_present.ppp ;
; e         ; circuito:ci|y_present.ppp ; 3.936 ; 3.936 ; Rise       ; circuito:ci|y_present.ppp ;
; f         ; circuito:ci|y_present.ppp ; 3.642 ; 3.642 ; Rise       ; circuito:ci|y_present.ppp ;
+-----------+---------------------------+-------+-------+------------+---------------------------+


+---------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                   ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; From Clock                ; To Clock                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; circuito:ci|y_present.ppp ; circuito:ci|y_present.B   ; 24       ; 2        ; 0        ; 0        ;
; CLK_Div:div|ax            ; circuito:ci|y_present.B   ; 288      ; 0        ; 0        ; 0        ;
; circuito:ci|y_present.ppp ; circuito:ci|y_present.ppp ; 10       ; 0        ; 0        ; 0        ;
; circuito:ci|y_present.B   ; CLK_Div:div|ax            ; 6        ; 0        ; 0        ; 0        ;
; circuito:ci|y_present.ppp ; CLK_Div:div|ax            ; 3        ; 0        ; 0        ; 0        ;
; CLK_Div:div|ax            ; CLK_Div:div|ax            ; 369      ; 0        ; 0        ; 0        ;
; CLK_Div:div|ax            ; clkM                      ; 1        ; 1        ; 0        ; 0        ;
; clkM                      ; clkM                      ; 11       ; 0        ; 0        ; 0        ;
+---------------------------+---------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                    ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; From Clock                ; To Clock                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; circuito:ci|y_present.ppp ; circuito:ci|y_present.B   ; 24       ; 2        ; 0        ; 0        ;
; CLK_Div:div|ax            ; circuito:ci|y_present.B   ; 288      ; 0        ; 0        ; 0        ;
; circuito:ci|y_present.ppp ; circuito:ci|y_present.ppp ; 10       ; 0        ; 0        ; 0        ;
; circuito:ci|y_present.B   ; CLK_Div:div|ax            ; 6        ; 0        ; 0        ; 0        ;
; circuito:ci|y_present.ppp ; CLK_Div:div|ax            ; 3        ; 0        ; 0        ; 0        ;
; CLK_Div:div|ax            ; CLK_Div:div|ax            ; 369      ; 0        ; 0        ; 0        ;
; CLK_Div:div|ax            ; clkM                      ; 1        ; 1        ; 0        ; 0        ;
; clkM                      ; clkM                      ; 11       ; 0        ; 0        ; 0        ;
+---------------------------+---------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+----------------------------------------------------------------------------------------+
; Recovery Transfers                                                                     ;
+----------------+---------------------------+----------+----------+----------+----------+
; From Clock     ; To Clock                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------+---------------------------+----------+----------+----------+----------+
; CLK_Div:div|ax ; circuito:ci|y_present.ppp ; 4        ; 0        ; 0        ; 0        ;
+----------------+---------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+----------------------------------------------------------------------------------------+
; Removal Transfers                                                                      ;
+----------------+---------------------------+----------+----------+----------+----------+
; From Clock     ; To Clock                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------+---------------------------+----------+----------+----------+----------+
; CLK_Div:div|ax ; circuito:ci|y_present.ppp ; 4        ; 0        ; 0        ; 0        ;
+----------------+---------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 6     ; 6    ;
; Unconstrained Output Ports      ; 35    ; 35   ;
; Unconstrained Output Port Paths ; 124   ; 124  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Tue Feb 26 14:10:15 2019
Info: Command: quartus_sta CHANGE -c CHANGE
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 6 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'CHANGE.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK_Div:div|ax CLK_Div:div|ax
    Info (332105): create_clock -period 1.000 -name clkM clkM
    Info (332105): create_clock -period 1.000 -name circuito:ci|y_present.B circuito:ci|y_present.B
    Info (332105): create_clock -period 1.000 -name circuito:ci|y_present.ppp circuito:ci|y_present.ppp
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.563
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.563       -29.121 circuito:ci|y_present.B 
    Info (332119):    -4.233       -48.651 CLK_Div:div|ax 
    Info (332119):    -0.092        -0.173 circuito:ci|y_present.ppp 
    Info (332119):    -0.071        -0.139 clkM 
Info (332146): Worst-case hold slack is -2.619
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.619        -2.619 clkM 
    Info (332119):    -1.885        -5.179 circuito:ci|y_present.B 
    Info (332119):    -0.797        -2.284 CLK_Div:div|ax 
    Info (332119):     0.391         0.000 circuito:ci|y_present.ppp 
Info (332146): Worst-case recovery slack is -2.020
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.020        -8.080 circuito:ci|y_present.ppp 
Info (332146): Worst-case removal slack is 2.790
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.790         0.000 circuito:ci|y_present.ppp 
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423       -65.922 CLK_Div:div|ax 
    Info (332119):    -1.380        -5.380 clkM 
    Info (332119):    -0.500        -4.000 circuito:ci|y_present.ppp 
    Info (332119):     0.500         0.000 circuito:ci|y_present.B 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.058
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.058       -12.685 circuito:ci|y_present.B 
    Info (332119):    -1.974       -19.570 CLK_Div:div|ax 
    Info (332119):     0.488         0.000 circuito:ci|y_present.ppp 
    Info (332119):     0.506         0.000 clkM 
Info (332146): Worst-case hold slack is -1.635
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.635        -1.635 clkM 
    Info (332119):    -1.184        -3.657 circuito:ci|y_present.B 
    Info (332119):    -0.685        -1.994 CLK_Div:div|ax 
    Info (332119):     0.215         0.000 circuito:ci|y_present.ppp 
Info (332146): Worst-case recovery slack is -0.812
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.812        -3.248 circuito:ci|y_present.ppp 
Info (332146): Worst-case removal slack is 1.692
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.692         0.000 circuito:ci|y_present.ppp 
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423       -65.922 CLK_Div:div|ax 
    Info (332119):    -1.380        -5.380 clkM 
    Info (332119):    -0.500        -4.000 circuito:ci|y_present.ppp 
    Info (332119):     0.500         0.000 circuito:ci|y_present.B 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 517 megabytes
    Info: Processing ended: Tue Feb 26 14:10:16 2019
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


