# O-HDL-FullAdder

> 完整项目开发过程：[【O】一位全加器的verilog设计](https://mengze.top/[O]一位全加器的Verilog设计/)
