+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                                                                                                                                                                        ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; c0|\IOBUF:3:IOBUF|altiobuf1_iobuf_bidir_hto_component                                                                                                                                                                                                                            ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; c0|\IOBUF:3:IOBUF                                                                                                                                                                                                                                                                ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; c0|\IOBUF:2:IOBUF|altiobuf1_iobuf_bidir_hto_component                                                                                                                                                                                                                            ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; c0|\IOBUF:2:IOBUF                                                                                                                                                                                                                                                                ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; c0|\IOBUF:1:IOBUF|altiobuf1_iobuf_bidir_hto_component                                                                                                                                                                                                                            ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; c0|\IOBUF:1:IOBUF                                                                                                                                                                                                                                                                ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; c0|\IOBUF:0:IOBUF|altiobuf1_iobuf_bidir_hto_component                                                                                                                                                                                                                            ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; c0|\IOBUF:0:IOBUF                                                                                                                                                                                                                                                                ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\bufferfifo_inst:3:bufferfifo_inst|altbufferfifo_inst|scfifo_component|auto_generated|dpfifo|wr_ptr                                                                                                                                                              ; 4     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\bufferfifo_inst:3:bufferfifo_inst|altbufferfifo_inst|scfifo_component|auto_generated|dpfifo|rd_ptr_count                                                                                                                                                        ; 4     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\bufferfifo_inst:3:bufferfifo_inst|altbufferfifo_inst|scfifo_component|auto_generated|dpfifo|FIFOram                                                                                                                                                             ; 54    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\bufferfifo_inst:3:bufferfifo_inst|altbufferfifo_inst|scfifo_component|auto_generated|dpfifo|fifo_state|count_usedw                                                                                                                                              ; 5     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\bufferfifo_inst:3:bufferfifo_inst|altbufferfifo_inst|scfifo_component|auto_generated|dpfifo|fifo_state                                                                                                                                                          ; 5     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\bufferfifo_inst:3:bufferfifo_inst|altbufferfifo_inst|scfifo_component|auto_generated|dpfifo                                                                                                                                                                     ; 37    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\bufferfifo_inst:3:bufferfifo_inst|altbufferfifo_inst|scfifo_component|auto_generated                                                                                                                                                                            ; 36    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\bufferfifo_inst:3:bufferfifo_inst|altbufferfifo_inst                                                                                                                                                                                                            ; 36    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\bufferfifo_inst:3:bufferfifo_inst                                                                                                                                                                                                                               ; 36    ; 11             ; 0            ; 11             ; 43     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\bufferfifo_inst:2:bufferfifo_inst|altbufferfifo_inst|scfifo_component|auto_generated|dpfifo|wr_ptr                                                                                                                                                              ; 4     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\bufferfifo_inst:2:bufferfifo_inst|altbufferfifo_inst|scfifo_component|auto_generated|dpfifo|rd_ptr_count                                                                                                                                                        ; 4     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\bufferfifo_inst:2:bufferfifo_inst|altbufferfifo_inst|scfifo_component|auto_generated|dpfifo|FIFOram                                                                                                                                                             ; 54    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\bufferfifo_inst:2:bufferfifo_inst|altbufferfifo_inst|scfifo_component|auto_generated|dpfifo|fifo_state|count_usedw                                                                                                                                              ; 5     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\bufferfifo_inst:2:bufferfifo_inst|altbufferfifo_inst|scfifo_component|auto_generated|dpfifo|fifo_state                                                                                                                                                          ; 5     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\bufferfifo_inst:2:bufferfifo_inst|altbufferfifo_inst|scfifo_component|auto_generated|dpfifo                                                                                                                                                                     ; 37    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\bufferfifo_inst:2:bufferfifo_inst|altbufferfifo_inst|scfifo_component|auto_generated                                                                                                                                                                            ; 36    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\bufferfifo_inst:2:bufferfifo_inst|altbufferfifo_inst                                                                                                                                                                                                            ; 36    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\bufferfifo_inst:2:bufferfifo_inst                                                                                                                                                                                                                               ; 36    ; 11             ; 0            ; 11             ; 43     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\bufferfifo_inst:1:bufferfifo_inst|altbufferfifo_inst|scfifo_component|auto_generated|dpfifo|wr_ptr                                                                                                                                                              ; 4     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\bufferfifo_inst:1:bufferfifo_inst|altbufferfifo_inst|scfifo_component|auto_generated|dpfifo|rd_ptr_count                                                                                                                                                        ; 4     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\bufferfifo_inst:1:bufferfifo_inst|altbufferfifo_inst|scfifo_component|auto_generated|dpfifo|FIFOram                                                                                                                                                             ; 54    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\bufferfifo_inst:1:bufferfifo_inst|altbufferfifo_inst|scfifo_component|auto_generated|dpfifo|fifo_state|count_usedw                                                                                                                                              ; 5     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\bufferfifo_inst:1:bufferfifo_inst|altbufferfifo_inst|scfifo_component|auto_generated|dpfifo|fifo_state                                                                                                                                                          ; 5     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\bufferfifo_inst:1:bufferfifo_inst|altbufferfifo_inst|scfifo_component|auto_generated|dpfifo                                                                                                                                                                     ; 37    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\bufferfifo_inst:1:bufferfifo_inst|altbufferfifo_inst|scfifo_component|auto_generated                                                                                                                                                                            ; 36    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\bufferfifo_inst:1:bufferfifo_inst|altbufferfifo_inst                                                                                                                                                                                                            ; 36    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\bufferfifo_inst:1:bufferfifo_inst                                                                                                                                                                                                                               ; 36    ; 11             ; 0            ; 11             ; 43     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\bufferfifo_inst:0:bufferfifo_inst|altbufferfifo_inst|scfifo_component|auto_generated|dpfifo|wr_ptr                                                                                                                                                              ; 4     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\bufferfifo_inst:0:bufferfifo_inst|altbufferfifo_inst|scfifo_component|auto_generated|dpfifo|rd_ptr_count                                                                                                                                                        ; 4     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\bufferfifo_inst:0:bufferfifo_inst|altbufferfifo_inst|scfifo_component|auto_generated|dpfifo|FIFOram                                                                                                                                                             ; 54    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\bufferfifo_inst:0:bufferfifo_inst|altbufferfifo_inst|scfifo_component|auto_generated|dpfifo|fifo_state|count_usedw                                                                                                                                              ; 5     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\bufferfifo_inst:0:bufferfifo_inst|altbufferfifo_inst|scfifo_component|auto_generated|dpfifo|fifo_state                                                                                                                                                          ; 5     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\bufferfifo_inst:0:bufferfifo_inst|altbufferfifo_inst|scfifo_component|auto_generated|dpfifo                                                                                                                                                                     ; 37    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\bufferfifo_inst:0:bufferfifo_inst|altbufferfifo_inst|scfifo_component|auto_generated                                                                                                                                                                            ; 36    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\bufferfifo_inst:0:bufferfifo_inst|altbufferfifo_inst                                                                                                                                                                                                            ; 36    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\bufferfifo_inst:0:bufferfifo_inst                                                                                                                                                                                                                               ; 36    ; 11             ; 0            ; 11             ; 43     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|sgmii|alttse1_inst|altera_tse_pcs_pma_inst|the_altera_tse_pma_lvds_tx|altlvds_tx_component|auto_generated                                                                                                                                             ; 11    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|sgmii|alttse1_inst|altera_tse_pcs_pma_inst|the_altera_tse_pma_lvds_tx                                                                                                                                                                                 ; 11    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|sgmii|alttse1_inst|altera_tse_pcs_pma_inst|the_altera_tse_pma_lvds_rx|altlvds_rx_component|auto_generated|rx_outclock_buf                                                                                                                             ; 4     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|sgmii|alttse1_inst|altera_tse_pcs_pma_inst|the_altera_tse_pma_lvds_rx|altlvds_rx_component|auto_generated|lock_cnt_accum53a                                                                                                                           ; 7     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|sgmii|alttse1_inst|altera_tse_pcs_pma_inst|the_altera_tse_pma_lvds_rx|altlvds_rx_component|auto_generated                                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|sgmii|alttse1_inst|altera_tse_pcs_pma_inst|the_altera_tse_pma_lvds_rx                                                                                                                                                                                 ; 3     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|sgmii|alttse1_inst|altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x_inst                                                                                                                                                                            ; 56    ; 15             ; 6            ; 15             ; 61     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|sgmii|alttse1_inst|altera_tse_pcs_pma_inst                                                                                                                                                                                                            ; 39    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|sgmii|alttse1_inst                                                                                                                                                                                                                                    ; 39    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|sgmii                                                                                                                                                                                                                                                 ; 39    ; 44             ; 0            ; 44             ; 34     ; 44              ; 44            ; 44              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|\rsync:15:rsync                                                                                                                                                                                                                                   ; 37    ; 67             ; 0            ; 67             ; 34     ; 67              ; 67            ; 67              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|\rsync:14:rsync                                                                                                                                                                                                                                   ; 37    ; 67             ; 0            ; 67             ; 34     ; 67              ; 67            ; 67              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|\rsync:13:rsync                                                                                                                                                                                                                                   ; 37    ; 67             ; 0            ; 67             ; 34     ; 67              ; 67            ; 67              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|\rsync:12:rsync                                                                                                                                                                                                                                   ; 37    ; 9              ; 0            ; 9              ; 34     ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|\rsync:11:rsync                                                                                                                                                                                                                                   ; 37    ; 3              ; 0            ; 3              ; 34     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|\rsync:10:rsync                                                                                                                                                                                                                                   ; 37    ; 3              ; 0            ; 3              ; 34     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|\rsync:9:rsync                                                                                                                                                                                                                                    ; 37    ; 3              ; 0            ; 3              ; 34     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|\rsync:8:rsync                                                                                                                                                                                                                                    ; 37    ; 3              ; 0            ; 3              ; 34     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|\rsync:7:rsync                                                                                                                                                                                                                                    ; 37    ; 3              ; 0            ; 3              ; 34     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|\rsync:6:rsync                                                                                                                                                                                                                                    ; 37    ; 67             ; 0            ; 67             ; 34     ; 67              ; 67            ; 67              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|\rsync:5:rsync                                                                                                                                                                                                                                    ; 37    ; 3              ; 0            ; 3              ; 34     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|\rsync:4:rsync                                                                                                                                                                                                                                    ; 37    ; 3              ; 0            ; 3              ; 34     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|\rsync:3:rsync                                                                                                                                                                                                                                    ; 37    ; 3              ; 0            ; 3              ; 34     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|\rsync:2:rsync                                                                                                                                                                                                                                    ; 37    ; 67             ; 0            ; 67             ; 34     ; 67              ; 67            ; 67              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|\rsync:1:rsync                                                                                                                                                                                                                                    ; 37    ; 67             ; 0            ; 67             ; 34     ; 67              ; 67            ; 67              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|\rsync:0:rsync                                                                                                                                                                                                                                    ; 37    ; 67             ; 0            ; 67             ; 34     ; 67              ; 67            ; 67              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|\wsync:15:wsync                                                                                                                                                                                                                                   ; 37    ; 34             ; 0            ; 34             ; 34     ; 34              ; 34            ; 34              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|\wsync:14:wsync                                                                                                                                                                                                                                   ; 37    ; 34             ; 0            ; 34             ; 34     ; 34              ; 34            ; 34              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|\wsync:13:wsync                                                                                                                                                                                                                                   ; 37    ; 34             ; 0            ; 34             ; 34     ; 34              ; 34            ; 34              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|\wsync:12:wsync                                                                                                                                                                                                                                   ; 37    ; 1              ; 0            ; 1              ; 34     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|\wsync:11:wsync                                                                                                                                                                                                                                   ; 37    ; 34             ; 0            ; 34             ; 34     ; 34              ; 34            ; 34              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|\wsync:10:wsync                                                                                                                                                                                                                                   ; 37    ; 34             ; 0            ; 34             ; 34     ; 34              ; 34            ; 34              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|\wsync:9:wsync                                                                                                                                                                                                                                    ; 37    ; 34             ; 0            ; 34             ; 34     ; 34              ; 34            ; 34              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|\wsync:8:wsync                                                                                                                                                                                                                                    ; 37    ; 34             ; 0            ; 34             ; 34     ; 34              ; 34            ; 34              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|\wsync:7:wsync                                                                                                                                                                                                                                    ; 37    ; 34             ; 0            ; 34             ; 34     ; 34              ; 34            ; 34              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|\wsync:6:wsync                                                                                                                                                                                                                                    ; 37    ; 9              ; 0            ; 9              ; 34     ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|\wsync:5:wsync                                                                                                                                                                                                                                    ; 37    ; 34             ; 0            ; 34             ; 34     ; 34              ; 34            ; 34              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|\wsync:4:wsync                                                                                                                                                                                                                                    ; 37    ; 34             ; 0            ; 34             ; 34     ; 34              ; 34            ; 34              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|\wsync:3:wsync                                                                                                                                                                                                                                    ; 37    ; 34             ; 0            ; 34             ; 34     ; 34              ; 34            ; 34              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|\wsync:2:wsync                                                                                                                                                                                                                                    ; 37    ; 8              ; 0            ; 8              ; 34     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|\wsync:1:wsync                                                                                                                                                                                                                                    ; 37    ; 34             ; 0            ; 34             ; 34     ; 34              ; 34            ; 34              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|\wsync:0:wsync                                                                                                                                                                                                                                    ; 37    ; 34             ; 0            ; 34             ; 34     ; 34              ; 34            ; 34              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|rfile                                                                                                                                                                                                                                             ; 552   ; 72             ; 0            ; 72             ; 634    ; 72              ; 72            ; 72              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|fgen|\wframegensync:2:wframegensync                                                                                                                                                                                                          ; 37    ; 14             ; 0            ; 14             ; 34     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|fgen|\wframegensync:1:wframegensync                                                                                                                                                                                                          ; 37    ; 14             ; 0            ; 14             ; 34     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|fgen                                                                                                                                                                                                                                         ; 261   ; 0              ; 0            ; 0              ; 224    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|ctrl                                                                                                                                                                                                                                         ; 465   ; 112            ; 82           ; 112            ; 473    ; 112             ; 112           ; 112             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxframe|rxcrc                                                                                                                                                                                                                                ; 12    ; 32             ; 0            ; 32             ; 33     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb_mux                                                                                                                                                    ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb_mux                                                                                                                                                    ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|rdemp_eq_comp_msb_mux                                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_mux                                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb                                                                                                                                                        ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb                                                                                                                                                        ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_msb                                                                                                                                                       ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_lsb                                                                                                                                                       ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|wrempty_eq_comp                                                                                                                                                           ; 18    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|rdfull_eq_comp                                                                                                                                                            ; 18    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|rdempty_eq_comp_msb                                                                                                                                                       ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|rdempty_eq_comp_lsb                                                                                                                                                       ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_msb                                                                                                                                                      ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_lsb                                                                                                                                                      ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|ws_dgrp|dffpipe10                                                                                                                                                         ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|ws_dgrp                                                                                                                                                                   ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|ws_bwp                                                                                                                                                                    ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|ws_brp                                                                                                                                                                    ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|wrfull_reg                                                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|wraclr                                                                                                                                                                    ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|rs_dgwp|dffpipe6                                                                                                                                                          ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|rs_dgwp                                                                                                                                                                   ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|rs_bwp                                                                                                                                                                    ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|rs_brp                                                                                                                                                                    ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|rdfull_reg                                                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|fifo_ram                                                                                                                                                                  ; 38    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|wrptr_g1p                                                                                                                                                                 ; 3     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|rdptr_g1p                                                                                                                                                                 ; 3     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|ws_dgrp_gray2bin                                                                                                                                                          ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|wrptr_g_gray2bin                                                                                                                                                          ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|rs_dgwp_gray2bin                                                                                                                                                          ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|rdptr_g_gray2bin                                                                                                                                                          ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated                                                                                                                                                                           ; 21    ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst                                                                                                                                                                                                           ; 21    ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxframe|rxtagbuf                                                                                                                                                                                                                             ; 21    ; 21             ; 0            ; 21             ; 38     ; 21              ; 21            ; 21              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb_mux                                                                                                                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb_mux                                                                                                                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|rdemp_eq_comp_msb_mux                                                                                                                                                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_mux                                                                                                                                                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb                                                                                                                                                      ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb                                                                                                                                                      ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_msb                                                                                                                                                     ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_lsb                                                                                                                                                     ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|wrempty_eq_comp                                                                                                                                                         ; 26    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|rdfull_eq_comp                                                                                                                                                          ; 26    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|rdempty_eq_comp_msb                                                                                                                                                     ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|rdempty_eq_comp_lsb                                                                                                                                                     ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_msb                                                                                                                                                    ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_lsb                                                                                                                                                    ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|ws_dgrp|dffpipe16                                                                                                                                                       ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|ws_dgrp                                                                                                                                                                 ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|ws_bwp                                                                                                                                                                  ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|ws_brp                                                                                                                                                                  ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|wrfull_reg                                                                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|wraclr                                                                                                                                                                  ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|rs_dgwp|dffpipe13                                                                                                                                                       ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|rs_dgwp                                                                                                                                                                 ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|rs_bwp                                                                                                                                                                  ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|rs_brp                                                                                                                                                                  ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|rdfull_reg                                                                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|fifo_ram                                                                                                                                                                ; 40    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|wrptr_g1p                                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|rdptr_g1p                                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|ws_dgrp_gray2bin                                                                                                                                                        ; 13    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|wrptr_g_gray2bin                                                                                                                                                        ; 13    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|rs_dgwp_gray2bin                                                                                                                                                        ; 13    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|rdptr_g_gray2bin                                                                                                                                                        ; 13    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated                                                                                                                                                                         ; 15    ; 0              ; 0            ; 0              ; 40     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst                                                                                                                                                                                                         ; 15    ; 0              ; 0            ; 0              ; 40     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxframe|rxdatabuf                                                                                                                                                                                                                            ; 15    ; 16             ; 0            ; 16             ; 40     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxframe                                                                                                                                                                                                                                      ; 52    ; 95             ; 0            ; 95             ; 202    ; 95              ; 95            ; 95              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txframe|mlut|fifo                                                                                                                                                                                                                            ; 13    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txframe|mlut|dpram|altdpram2_inst|altsyncram_component|auto_generated                                                                                                                                                                        ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txframe|mlut|dpram|altdpram2_inst                                                                                                                                                                                                            ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txframe|mlut|dpram                                                                                                                                                                                                                           ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txframe|mlut                                                                                                                                                                                                                                 ; 61    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txframe|txcrc                                                                                                                                                                                                                                ; 12    ; 1              ; 0            ; 1              ; 33     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txframe                                                                                                                                                                                                                                      ; 206   ; 39             ; 0            ; 39             ; 19     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb_mux                                                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb_mux                                                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rdemp_eq_comp_msb_mux                                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_mux                                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb                                                                                                                                                ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb                                                                                                                                                ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_msb                                                                                                                                               ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_lsb                                                                                                                                               ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|wrempty_eq_comp                                                                                                                                                   ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rdfull_eq_comp                                                                                                                                                    ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rdempty_eq_comp_msb                                                                                                                                               ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rdempty_eq_comp_lsb                                                                                                                                               ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_msb                                                                                                                                              ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_lsb                                                                                                                                              ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|ws_dgrp|dffpipe10                                                                                                                                                 ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|ws_dgrp                                                                                                                                                           ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|ws_bwp                                                                                                                                                            ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|ws_brp                                                                                                                                                            ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|wrfull_reg                                                                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|wraclr                                                                                                                                                            ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rs_dgwp|dffpipe6                                                                                                                                                  ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rs_dgwp                                                                                                                                                           ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rs_bwp                                                                                                                                                            ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rs_brp                                                                                                                                                            ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rdfull_reg                                                                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|fifo_ram                                                                                                                                                          ; 78    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|wrptr_g1p                                                                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rdptr_g1p                                                                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|ws_dgrp_gray2bin                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|wrptr_g_gray2bin                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rs_dgwp_gray2bin                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rdptr_g_gray2bin                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated                                                                                                                                                                   ; 69    ; 0              ; 0            ; 0              ; 78     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst                                                                                                                                                                                                   ; 69    ; 0              ; 0            ; 0              ; 78     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:2:rxparamfifo                                                                                                                                                                                                                     ; 69    ; 5              ; 0            ; 5              ; 78     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb_mux                                                                                                                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb_mux                                                                                                                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rdemp_eq_comp_msb_mux                                                                                                                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_mux                                                                                                                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb                                                                                                                                                     ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb                                                                                                                                                     ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_msb                                                                                                                                                    ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_lsb                                                                                                                                                    ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|wrempty_eq_comp                                                                                                                                                        ; 24    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rdfull_eq_comp                                                                                                                                                         ; 24    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rdempty_eq_comp_msb                                                                                                                                                    ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rdempty_eq_comp_lsb                                                                                                                                                    ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_msb                                                                                                                                                   ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_lsb                                                                                                                                                   ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|ws_dgrp|dffpipe15                                                                                                                                                      ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|ws_dgrp                                                                                                                                                                ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|ws_bwp                                                                                                                                                                 ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|ws_brp                                                                                                                                                                 ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|wrfull_reg                                                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|wraclr                                                                                                                                                                 ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rs_dgwp|dffpipe12                                                                                                                                                      ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rs_dgwp                                                                                                                                                                ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rs_bwp                                                                                                                                                                 ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rs_brp                                                                                                                                                                 ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rdfull_reg                                                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|fifo_ram                                                                                                                                                               ; 36    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|wrptr_g1p                                                                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rdptr_g1p                                                                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|ws_dgrp_gray2bin                                                                                                                                                       ; 12    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|wrptr_g_gray2bin                                                                                                                                                       ; 12    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rs_dgwp_gray2bin                                                                                                                                                       ; 12    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rdptr_g_gray2bin                                                                                                                                                       ; 12    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated                                                                                                                                                                        ; 13    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst                                                                                                                                                                                                        ; 13    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:2:rxfifo                                                                                                                                                                                                                          ; 13    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb_mux                                                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb_mux                                                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rdemp_eq_comp_msb_mux                                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_mux                                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb                                                                                                                                                ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb                                                                                                                                                ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_msb                                                                                                                                               ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_lsb                                                                                                                                               ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|wrempty_eq_comp                                                                                                                                                   ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rdfull_eq_comp                                                                                                                                                    ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rdempty_eq_comp_msb                                                                                                                                               ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rdempty_eq_comp_lsb                                                                                                                                               ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_msb                                                                                                                                              ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_lsb                                                                                                                                              ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|ws_dgrp|dffpipe10                                                                                                                                                 ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|ws_dgrp                                                                                                                                                           ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|ws_bwp                                                                                                                                                            ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|ws_brp                                                                                                                                                            ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|wrfull_reg                                                                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|wraclr                                                                                                                                                            ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rs_dgwp|dffpipe6                                                                                                                                                  ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rs_dgwp                                                                                                                                                           ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rs_bwp                                                                                                                                                            ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rs_brp                                                                                                                                                            ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rdfull_reg                                                                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|fifo_ram                                                                                                                                                          ; 78    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|wrptr_g1p                                                                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rdptr_g1p                                                                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|ws_dgrp_gray2bin                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|wrptr_g_gray2bin                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rs_dgwp_gray2bin                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rdptr_g_gray2bin                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated                                                                                                                                                                   ; 69    ; 0              ; 0            ; 0              ; 78     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst                                                                                                                                                                                                   ; 69    ; 0              ; 0            ; 0              ; 78     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:1:rxparamfifo                                                                                                                                                                                                                     ; 69    ; 5              ; 0            ; 5              ; 78     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb_mux                                                                                                                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb_mux                                                                                                                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rdemp_eq_comp_msb_mux                                                                                                                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_mux                                                                                                                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb                                                                                                                                                     ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb                                                                                                                                                     ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_msb                                                                                                                                                    ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_lsb                                                                                                                                                    ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|wrempty_eq_comp                                                                                                                                                        ; 24    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rdfull_eq_comp                                                                                                                                                         ; 24    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rdempty_eq_comp_msb                                                                                                                                                    ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rdempty_eq_comp_lsb                                                                                                                                                    ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_msb                                                                                                                                                   ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_lsb                                                                                                                                                   ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|ws_dgrp|dffpipe15                                                                                                                                                      ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|ws_dgrp                                                                                                                                                                ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|ws_bwp                                                                                                                                                                 ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|ws_brp                                                                                                                                                                 ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|wrfull_reg                                                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|wraclr                                                                                                                                                                 ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rs_dgwp|dffpipe12                                                                                                                                                      ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rs_dgwp                                                                                                                                                                ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rs_bwp                                                                                                                                                                 ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rs_brp                                                                                                                                                                 ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rdfull_reg                                                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|fifo_ram                                                                                                                                                               ; 36    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|wrptr_g1p                                                                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rdptr_g1p                                                                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|ws_dgrp_gray2bin                                                                                                                                                       ; 12    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|wrptr_g_gray2bin                                                                                                                                                       ; 12    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rs_dgwp_gray2bin                                                                                                                                                       ; 12    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rdptr_g_gray2bin                                                                                                                                                       ; 12    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated                                                                                                                                                                        ; 13    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst                                                                                                                                                                                                        ; 13    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport|\L1:1:rxfifo                                                                                                                                                                                                                          ; 13    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|rxport                                                                                                                                                                                                                                       ; 117   ; 406            ; 0            ; 406            ; 660    ; 406             ; 406           ; 406             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|txfifo                                                                                                                                                                                                                                ; 13    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb_mux                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb_mux                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdemp_eq_comp_msb_mux                                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_mux                                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb                                                                                                                                                   ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb                                                                                                                                                   ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_msb                                                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_lsb                                                                                                                                                  ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrempty_eq_comp                                                                                                                                                      ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdfull_eq_comp                                                                                                                                                       ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdempty_eq_comp_msb                                                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdempty_eq_comp_lsb                                                                                                                                                  ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_msb                                                                                                                                                 ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_lsb                                                                                                                                                 ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|ws_dgrp|dffpipe17                                                                                                                                                    ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|ws_dgrp                                                                                                                                                              ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|ws_bwp                                                                                                                                                               ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|ws_brp                                                                                                                                                               ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_reg                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wraclr                                                                                                                                                               ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rs_dgwp|dffpipe12                                                                                                                                                    ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rs_dgwp                                                                                                                                                              ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rs_bwp                                                                                                                                                               ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rs_brp                                                                                                                                                               ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdfull_reg                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|fifo_ram                                                                                                                                                             ; 61    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrptr_g1p                                                                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdptr_g1p                                                                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|ws_dgrp_gray2bin                                                                                                                                                     ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrptr_g_gray2bin                                                                                                                                                     ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rs_dgwp_gray2bin                                                                                                                                                     ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdptr_g_gray2bin                                                                                                                                                     ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated                                                                                                                                                                      ; 53    ; 0              ; 0            ; 0              ; 62     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst                                                                                                                                                                                                      ; 53    ; 0              ; 0            ; 0              ; 62     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:2:txbackfifo                                                                                                                                                                                                                      ; 53    ; 85             ; 0            ; 85             ; 62     ; 85              ; 85            ; 85              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb_mux                                                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb_mux                                                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdemp_eq_comp_msb_mux                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_mux                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb                                                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb                                                                                                                                                  ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_msb                                                                                                                                                 ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_lsb                                                                                                                                                 ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrempty_eq_comp                                                                                                                                                     ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdfull_eq_comp                                                                                                                                                      ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdempty_eq_comp_msb                                                                                                                                                 ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdempty_eq_comp_lsb                                                                                                                                                 ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_msb                                                                                                                                                ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_lsb                                                                                                                                                ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|ws_dgrp|dffpipe17                                                                                                                                                   ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|ws_dgrp                                                                                                                                                             ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|ws_bwp                                                                                                                                                              ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|ws_brp                                                                                                                                                              ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_reg                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wraclr                                                                                                                                                              ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rs_dgwp|dffpipe12                                                                                                                                                   ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rs_dgwp                                                                                                                                                             ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rs_bwp                                                                                                                                                              ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rs_brp                                                                                                                                                              ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdfull_reg                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|fifo_ram                                                                                                                                                            ; 61    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrptr_g1p                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdptr_g1p                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|ws_dgrp_gray2bin                                                                                                                                                    ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrptr_g_gray2bin                                                                                                                                                    ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rs_dgwp_gray2bin                                                                                                                                                    ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdptr_g_gray2bin                                                                                                                                                    ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated                                                                                                                                                                     ; 53    ; 0              ; 0            ; 0              ; 62     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst                                                                                                                                                                                                     ; 53    ; 0              ; 0            ; 0              ; 62     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:2:txparamfifo                                                                                                                                                                                                                     ; 53    ; 1              ; 0            ; 1              ; 62     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:2:txdatabuf|altdpram1_64_8_inst|altsyncram_component|auto_generated                                                                                                                                                               ; 88    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:2:txdatabuf|altdpram1_64_8_inst                                                                                                                                                                                                   ; 88    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:2:txdatabuf                                                                                                                                                                                                                       ; 88    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb_mux                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb_mux                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdemp_eq_comp_msb_mux                                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_mux                                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb                                                                                                                                                   ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb                                                                                                                                                   ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_msb                                                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_lsb                                                                                                                                                  ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrempty_eq_comp                                                                                                                                                      ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdfull_eq_comp                                                                                                                                                       ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdempty_eq_comp_msb                                                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdempty_eq_comp_lsb                                                                                                                                                  ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_msb                                                                                                                                                 ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_lsb                                                                                                                                                 ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|ws_dgrp|dffpipe17                                                                                                                                                    ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|ws_dgrp                                                                                                                                                              ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|ws_bwp                                                                                                                                                               ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|ws_brp                                                                                                                                                               ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_reg                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wraclr                                                                                                                                                               ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rs_dgwp|dffpipe12                                                                                                                                                    ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rs_dgwp                                                                                                                                                              ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rs_bwp                                                                                                                                                               ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rs_brp                                                                                                                                                               ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdfull_reg                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|fifo_ram                                                                                                                                                             ; 61    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrptr_g1p                                                                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdptr_g1p                                                                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|ws_dgrp_gray2bin                                                                                                                                                     ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrptr_g_gray2bin                                                                                                                                                     ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rs_dgwp_gray2bin                                                                                                                                                     ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdptr_g_gray2bin                                                                                                                                                     ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated                                                                                                                                                                      ; 53    ; 0              ; 0            ; 0              ; 62     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst                                                                                                                                                                                                      ; 53    ; 0              ; 0            ; 0              ; 62     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:1:txbackfifo                                                                                                                                                                                                                      ; 53    ; 85             ; 0            ; 85             ; 62     ; 85              ; 85            ; 85              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb_mux                                                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb_mux                                                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdemp_eq_comp_msb_mux                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_mux                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb                                                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb                                                                                                                                                  ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_msb                                                                                                                                                 ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_lsb                                                                                                                                                 ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrempty_eq_comp                                                                                                                                                     ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdfull_eq_comp                                                                                                                                                      ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdempty_eq_comp_msb                                                                                                                                                 ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdempty_eq_comp_lsb                                                                                                                                                 ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_msb                                                                                                                                                ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_lsb                                                                                                                                                ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|ws_dgrp|dffpipe17                                                                                                                                                   ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|ws_dgrp                                                                                                                                                             ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|ws_bwp                                                                                                                                                              ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|ws_brp                                                                                                                                                              ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_reg                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wraclr                                                                                                                                                              ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rs_dgwp|dffpipe12                                                                                                                                                   ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rs_dgwp                                                                                                                                                             ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rs_bwp                                                                                                                                                              ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rs_brp                                                                                                                                                              ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdfull_reg                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|fifo_ram                                                                                                                                                            ; 61    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrptr_g1p                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdptr_g1p                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|ws_dgrp_gray2bin                                                                                                                                                    ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrptr_g_gray2bin                                                                                                                                                    ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rs_dgwp_gray2bin                                                                                                                                                    ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdptr_g_gray2bin                                                                                                                                                    ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated                                                                                                                                                                     ; 53    ; 0              ; 0            ; 0              ; 62     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst                                                                                                                                                                                                     ; 53    ; 0              ; 0            ; 0              ; 62     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:1:txparamfifo                                                                                                                                                                                                                     ; 53    ; 1              ; 0            ; 1              ; 62     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:1:txdatabuf|altdpram1_64_8_inst|altsyncram_component|auto_generated                                                                                                                                                               ; 88    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:1:txdatabuf|altdpram1_64_8_inst                                                                                                                                                                                                   ; 88    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport|\L1:1:txdatabuf                                                                                                                                                                                                                       ; 88    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx|txport                                                                                                                                                                                                                                       ; 238   ; 258            ; 0            ; 258            ; 446    ; 258             ; 258           ; 258             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac|txrx                                                                                                                                                                                                                                              ; 463   ; 4              ; 0            ; 4              ; 648    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|mac                                                                                                                                                                                                                                                   ; 268   ; 0              ; 0            ; 0              ; 268    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC|syncrst                                                                                                                                                                                                                                               ; 16    ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:3:MAC                                                                                                                                                                                                                                                       ; 256   ; 420            ; 0            ; 420            ; 259    ; 420             ; 420           ; 420             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|sgmii|alttse1_inst|altera_tse_pcs_pma_inst|the_altera_tse_pma_lvds_tx|altlvds_tx_component|auto_generated                                                                                                                                             ; 11    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|sgmii|alttse1_inst|altera_tse_pcs_pma_inst|the_altera_tse_pma_lvds_tx                                                                                                                                                                                 ; 11    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|sgmii|alttse1_inst|altera_tse_pcs_pma_inst|the_altera_tse_pma_lvds_rx|altlvds_rx_component|auto_generated|rx_outclock_buf                                                                                                                             ; 4     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|sgmii|alttse1_inst|altera_tse_pcs_pma_inst|the_altera_tse_pma_lvds_rx|altlvds_rx_component|auto_generated|lock_cnt_accum53a                                                                                                                           ; 7     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|sgmii|alttse1_inst|altera_tse_pcs_pma_inst|the_altera_tse_pma_lvds_rx|altlvds_rx_component|auto_generated                                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|sgmii|alttse1_inst|altera_tse_pcs_pma_inst|the_altera_tse_pma_lvds_rx                                                                                                                                                                                 ; 3     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|sgmii|alttse1_inst|altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x_inst                                                                                                                                                                            ; 56    ; 15             ; 6            ; 15             ; 61     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|sgmii|alttse1_inst|altera_tse_pcs_pma_inst                                                                                                                                                                                                            ; 39    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|sgmii|alttse1_inst                                                                                                                                                                                                                                    ; 39    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|sgmii                                                                                                                                                                                                                                                 ; 39    ; 44             ; 0            ; 44             ; 34     ; 44              ; 44            ; 44              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|\rsync:15:rsync                                                                                                                                                                                                                                   ; 37    ; 67             ; 0            ; 67             ; 34     ; 67              ; 67            ; 67              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|\rsync:14:rsync                                                                                                                                                                                                                                   ; 37    ; 67             ; 0            ; 67             ; 34     ; 67              ; 67            ; 67              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|\rsync:13:rsync                                                                                                                                                                                                                                   ; 37    ; 67             ; 0            ; 67             ; 34     ; 67              ; 67            ; 67              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|\rsync:12:rsync                                                                                                                                                                                                                                   ; 37    ; 9              ; 0            ; 9              ; 34     ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|\rsync:11:rsync                                                                                                                                                                                                                                   ; 37    ; 3              ; 0            ; 3              ; 34     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|\rsync:10:rsync                                                                                                                                                                                                                                   ; 37    ; 3              ; 0            ; 3              ; 34     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|\rsync:9:rsync                                                                                                                                                                                                                                    ; 37    ; 3              ; 0            ; 3              ; 34     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|\rsync:8:rsync                                                                                                                                                                                                                                    ; 37    ; 3              ; 0            ; 3              ; 34     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|\rsync:7:rsync                                                                                                                                                                                                                                    ; 37    ; 3              ; 0            ; 3              ; 34     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|\rsync:6:rsync                                                                                                                                                                                                                                    ; 37    ; 67             ; 0            ; 67             ; 34     ; 67              ; 67            ; 67              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|\rsync:5:rsync                                                                                                                                                                                                                                    ; 37    ; 3              ; 0            ; 3              ; 34     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|\rsync:4:rsync                                                                                                                                                                                                                                    ; 37    ; 3              ; 0            ; 3              ; 34     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|\rsync:3:rsync                                                                                                                                                                                                                                    ; 37    ; 3              ; 0            ; 3              ; 34     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|\rsync:2:rsync                                                                                                                                                                                                                                    ; 37    ; 67             ; 0            ; 67             ; 34     ; 67              ; 67            ; 67              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|\rsync:1:rsync                                                                                                                                                                                                                                    ; 37    ; 67             ; 0            ; 67             ; 34     ; 67              ; 67            ; 67              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|\rsync:0:rsync                                                                                                                                                                                                                                    ; 37    ; 67             ; 0            ; 67             ; 34     ; 67              ; 67            ; 67              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|\wsync:15:wsync                                                                                                                                                                                                                                   ; 37    ; 34             ; 0            ; 34             ; 34     ; 34              ; 34            ; 34              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|\wsync:14:wsync                                                                                                                                                                                                                                   ; 37    ; 34             ; 0            ; 34             ; 34     ; 34              ; 34            ; 34              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|\wsync:13:wsync                                                                                                                                                                                                                                   ; 37    ; 34             ; 0            ; 34             ; 34     ; 34              ; 34            ; 34              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|\wsync:12:wsync                                                                                                                                                                                                                                   ; 37    ; 1              ; 0            ; 1              ; 34     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|\wsync:11:wsync                                                                                                                                                                                                                                   ; 37    ; 34             ; 0            ; 34             ; 34     ; 34              ; 34            ; 34              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|\wsync:10:wsync                                                                                                                                                                                                                                   ; 37    ; 34             ; 0            ; 34             ; 34     ; 34              ; 34            ; 34              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|\wsync:9:wsync                                                                                                                                                                                                                                    ; 37    ; 34             ; 0            ; 34             ; 34     ; 34              ; 34            ; 34              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|\wsync:8:wsync                                                                                                                                                                                                                                    ; 37    ; 34             ; 0            ; 34             ; 34     ; 34              ; 34            ; 34              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|\wsync:7:wsync                                                                                                                                                                                                                                    ; 37    ; 34             ; 0            ; 34             ; 34     ; 34              ; 34            ; 34              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|\wsync:6:wsync                                                                                                                                                                                                                                    ; 37    ; 9              ; 0            ; 9              ; 34     ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|\wsync:5:wsync                                                                                                                                                                                                                                    ; 37    ; 34             ; 0            ; 34             ; 34     ; 34              ; 34            ; 34              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|\wsync:4:wsync                                                                                                                                                                                                                                    ; 37    ; 34             ; 0            ; 34             ; 34     ; 34              ; 34            ; 34              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|\wsync:3:wsync                                                                                                                                                                                                                                    ; 37    ; 34             ; 0            ; 34             ; 34     ; 34              ; 34            ; 34              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|\wsync:2:wsync                                                                                                                                                                                                                                    ; 37    ; 8              ; 0            ; 8              ; 34     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|\wsync:1:wsync                                                                                                                                                                                                                                    ; 37    ; 34             ; 0            ; 34             ; 34     ; 34              ; 34            ; 34              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|\wsync:0:wsync                                                                                                                                                                                                                                    ; 37    ; 34             ; 0            ; 34             ; 34     ; 34              ; 34            ; 34              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|rfile                                                                                                                                                                                                                                             ; 552   ; 72             ; 0            ; 72             ; 634    ; 72              ; 72            ; 72              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|fgen|\wframegensync:2:wframegensync                                                                                                                                                                                                          ; 37    ; 14             ; 0            ; 14             ; 34     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|fgen|\wframegensync:1:wframegensync                                                                                                                                                                                                          ; 37    ; 14             ; 0            ; 14             ; 34     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|fgen                                                                                                                                                                                                                                         ; 261   ; 0              ; 0            ; 0              ; 224    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|ctrl                                                                                                                                                                                                                                         ; 465   ; 112            ; 82           ; 112            ; 473    ; 112             ; 112           ; 112             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxframe|rxcrc                                                                                                                                                                                                                                ; 12    ; 32             ; 0            ; 32             ; 33     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb_mux                                                                                                                                                    ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb_mux                                                                                                                                                    ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|rdemp_eq_comp_msb_mux                                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_mux                                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb                                                                                                                                                        ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb                                                                                                                                                        ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_msb                                                                                                                                                       ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_lsb                                                                                                                                                       ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|wrempty_eq_comp                                                                                                                                                           ; 18    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|rdfull_eq_comp                                                                                                                                                            ; 18    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|rdempty_eq_comp_msb                                                                                                                                                       ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|rdempty_eq_comp_lsb                                                                                                                                                       ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_msb                                                                                                                                                      ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_lsb                                                                                                                                                      ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|ws_dgrp|dffpipe10                                                                                                                                                         ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|ws_dgrp                                                                                                                                                                   ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|ws_bwp                                                                                                                                                                    ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|ws_brp                                                                                                                                                                    ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|wrfull_reg                                                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|wraclr                                                                                                                                                                    ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|rs_dgwp|dffpipe6                                                                                                                                                          ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|rs_dgwp                                                                                                                                                                   ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|rs_bwp                                                                                                                                                                    ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|rs_brp                                                                                                                                                                    ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|rdfull_reg                                                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|fifo_ram                                                                                                                                                                  ; 38    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|wrptr_g1p                                                                                                                                                                 ; 3     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|rdptr_g1p                                                                                                                                                                 ; 3     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|ws_dgrp_gray2bin                                                                                                                                                          ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|wrptr_g_gray2bin                                                                                                                                                          ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|rs_dgwp_gray2bin                                                                                                                                                          ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|rdptr_g_gray2bin                                                                                                                                                          ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated                                                                                                                                                                           ; 21    ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst                                                                                                                                                                                                           ; 21    ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxframe|rxtagbuf                                                                                                                                                                                                                             ; 21    ; 21             ; 0            ; 21             ; 38     ; 21              ; 21            ; 21              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb_mux                                                                                                                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb_mux                                                                                                                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|rdemp_eq_comp_msb_mux                                                                                                                                                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_mux                                                                                                                                                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb                                                                                                                                                      ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb                                                                                                                                                      ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_msb                                                                                                                                                     ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_lsb                                                                                                                                                     ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|wrempty_eq_comp                                                                                                                                                         ; 26    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|rdfull_eq_comp                                                                                                                                                          ; 26    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|rdempty_eq_comp_msb                                                                                                                                                     ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|rdempty_eq_comp_lsb                                                                                                                                                     ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_msb                                                                                                                                                    ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_lsb                                                                                                                                                    ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|ws_dgrp|dffpipe16                                                                                                                                                       ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|ws_dgrp                                                                                                                                                                 ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|ws_bwp                                                                                                                                                                  ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|ws_brp                                                                                                                                                                  ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|wrfull_reg                                                                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|wraclr                                                                                                                                                                  ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|rs_dgwp|dffpipe13                                                                                                                                                       ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|rs_dgwp                                                                                                                                                                 ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|rs_bwp                                                                                                                                                                  ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|rs_brp                                                                                                                                                                  ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|rdfull_reg                                                                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|fifo_ram                                                                                                                                                                ; 40    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|wrptr_g1p                                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|rdptr_g1p                                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|ws_dgrp_gray2bin                                                                                                                                                        ; 13    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|wrptr_g_gray2bin                                                                                                                                                        ; 13    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|rs_dgwp_gray2bin                                                                                                                                                        ; 13    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|rdptr_g_gray2bin                                                                                                                                                        ; 13    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated                                                                                                                                                                         ; 15    ; 0              ; 0            ; 0              ; 40     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst                                                                                                                                                                                                         ; 15    ; 0              ; 0            ; 0              ; 40     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxframe|rxdatabuf                                                                                                                                                                                                                            ; 15    ; 16             ; 0            ; 16             ; 40     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxframe                                                                                                                                                                                                                                      ; 52    ; 95             ; 0            ; 95             ; 202    ; 95              ; 95            ; 95              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txframe|mlut|fifo                                                                                                                                                                                                                            ; 13    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txframe|mlut|dpram|altdpram2_inst|altsyncram_component|auto_generated                                                                                                                                                                        ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txframe|mlut|dpram|altdpram2_inst                                                                                                                                                                                                            ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txframe|mlut|dpram                                                                                                                                                                                                                           ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txframe|mlut                                                                                                                                                                                                                                 ; 61    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txframe|txcrc                                                                                                                                                                                                                                ; 12    ; 1              ; 0            ; 1              ; 33     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txframe                                                                                                                                                                                                                                      ; 206   ; 39             ; 0            ; 39             ; 19     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb_mux                                                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb_mux                                                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rdemp_eq_comp_msb_mux                                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_mux                                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb                                                                                                                                                ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb                                                                                                                                                ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_msb                                                                                                                                               ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_lsb                                                                                                                                               ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|wrempty_eq_comp                                                                                                                                                   ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rdfull_eq_comp                                                                                                                                                    ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rdempty_eq_comp_msb                                                                                                                                               ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rdempty_eq_comp_lsb                                                                                                                                               ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_msb                                                                                                                                              ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_lsb                                                                                                                                              ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|ws_dgrp|dffpipe10                                                                                                                                                 ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|ws_dgrp                                                                                                                                                           ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|ws_bwp                                                                                                                                                            ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|ws_brp                                                                                                                                                            ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|wrfull_reg                                                                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|wraclr                                                                                                                                                            ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rs_dgwp|dffpipe6                                                                                                                                                  ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rs_dgwp                                                                                                                                                           ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rs_bwp                                                                                                                                                            ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rs_brp                                                                                                                                                            ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rdfull_reg                                                                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|fifo_ram                                                                                                                                                          ; 78    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|wrptr_g1p                                                                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rdptr_g1p                                                                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|ws_dgrp_gray2bin                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|wrptr_g_gray2bin                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rs_dgwp_gray2bin                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rdptr_g_gray2bin                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated                                                                                                                                                                   ; 69    ; 0              ; 0            ; 0              ; 78     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst                                                                                                                                                                                                   ; 69    ; 0              ; 0            ; 0              ; 78     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:2:rxparamfifo                                                                                                                                                                                                                     ; 69    ; 5              ; 0            ; 5              ; 78     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb_mux                                                                                                                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb_mux                                                                                                                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rdemp_eq_comp_msb_mux                                                                                                                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_mux                                                                                                                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb                                                                                                                                                     ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb                                                                                                                                                     ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_msb                                                                                                                                                    ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_lsb                                                                                                                                                    ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|wrempty_eq_comp                                                                                                                                                        ; 24    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rdfull_eq_comp                                                                                                                                                         ; 24    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rdempty_eq_comp_msb                                                                                                                                                    ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rdempty_eq_comp_lsb                                                                                                                                                    ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_msb                                                                                                                                                   ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_lsb                                                                                                                                                   ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|ws_dgrp|dffpipe15                                                                                                                                                      ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|ws_dgrp                                                                                                                                                                ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|ws_bwp                                                                                                                                                                 ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|ws_brp                                                                                                                                                                 ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|wrfull_reg                                                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|wraclr                                                                                                                                                                 ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rs_dgwp|dffpipe12                                                                                                                                                      ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rs_dgwp                                                                                                                                                                ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rs_bwp                                                                                                                                                                 ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rs_brp                                                                                                                                                                 ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rdfull_reg                                                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|fifo_ram                                                                                                                                                               ; 36    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|wrptr_g1p                                                                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rdptr_g1p                                                                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|ws_dgrp_gray2bin                                                                                                                                                       ; 12    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|wrptr_g_gray2bin                                                                                                                                                       ; 12    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rs_dgwp_gray2bin                                                                                                                                                       ; 12    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rdptr_g_gray2bin                                                                                                                                                       ; 12    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated                                                                                                                                                                        ; 13    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst                                                                                                                                                                                                        ; 13    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:2:rxfifo                                                                                                                                                                                                                          ; 13    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb_mux                                                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb_mux                                                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rdemp_eq_comp_msb_mux                                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_mux                                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb                                                                                                                                                ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb                                                                                                                                                ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_msb                                                                                                                                               ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_lsb                                                                                                                                               ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|wrempty_eq_comp                                                                                                                                                   ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rdfull_eq_comp                                                                                                                                                    ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rdempty_eq_comp_msb                                                                                                                                               ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rdempty_eq_comp_lsb                                                                                                                                               ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_msb                                                                                                                                              ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_lsb                                                                                                                                              ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|ws_dgrp|dffpipe10                                                                                                                                                 ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|ws_dgrp                                                                                                                                                           ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|ws_bwp                                                                                                                                                            ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|ws_brp                                                                                                                                                            ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|wrfull_reg                                                                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|wraclr                                                                                                                                                            ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rs_dgwp|dffpipe6                                                                                                                                                  ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rs_dgwp                                                                                                                                                           ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rs_bwp                                                                                                                                                            ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rs_brp                                                                                                                                                            ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rdfull_reg                                                                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|fifo_ram                                                                                                                                                          ; 78    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|wrptr_g1p                                                                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rdptr_g1p                                                                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|ws_dgrp_gray2bin                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|wrptr_g_gray2bin                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rs_dgwp_gray2bin                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rdptr_g_gray2bin                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated                                                                                                                                                                   ; 69    ; 0              ; 0            ; 0              ; 78     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst                                                                                                                                                                                                   ; 69    ; 0              ; 0            ; 0              ; 78     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:1:rxparamfifo                                                                                                                                                                                                                     ; 69    ; 5              ; 0            ; 5              ; 78     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb_mux                                                                                                                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb_mux                                                                                                                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rdemp_eq_comp_msb_mux                                                                                                                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_mux                                                                                                                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb                                                                                                                                                     ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb                                                                                                                                                     ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_msb                                                                                                                                                    ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_lsb                                                                                                                                                    ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|wrempty_eq_comp                                                                                                                                                        ; 24    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rdfull_eq_comp                                                                                                                                                         ; 24    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rdempty_eq_comp_msb                                                                                                                                                    ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rdempty_eq_comp_lsb                                                                                                                                                    ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_msb                                                                                                                                                   ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_lsb                                                                                                                                                   ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|ws_dgrp|dffpipe15                                                                                                                                                      ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|ws_dgrp                                                                                                                                                                ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|ws_bwp                                                                                                                                                                 ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|ws_brp                                                                                                                                                                 ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|wrfull_reg                                                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|wraclr                                                                                                                                                                 ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rs_dgwp|dffpipe12                                                                                                                                                      ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rs_dgwp                                                                                                                                                                ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rs_bwp                                                                                                                                                                 ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rs_brp                                                                                                                                                                 ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rdfull_reg                                                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|fifo_ram                                                                                                                                                               ; 36    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|wrptr_g1p                                                                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rdptr_g1p                                                                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|ws_dgrp_gray2bin                                                                                                                                                       ; 12    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|wrptr_g_gray2bin                                                                                                                                                       ; 12    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rs_dgwp_gray2bin                                                                                                                                                       ; 12    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rdptr_g_gray2bin                                                                                                                                                       ; 12    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated                                                                                                                                                                        ; 13    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst                                                                                                                                                                                                        ; 13    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport|\L1:1:rxfifo                                                                                                                                                                                                                          ; 13    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|rxport                                                                                                                                                                                                                                       ; 117   ; 406            ; 0            ; 406            ; 660    ; 406             ; 406           ; 406             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|txfifo                                                                                                                                                                                                                                ; 13    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb_mux                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb_mux                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdemp_eq_comp_msb_mux                                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_mux                                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb                                                                                                                                                   ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb                                                                                                                                                   ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_msb                                                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_lsb                                                                                                                                                  ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrempty_eq_comp                                                                                                                                                      ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdfull_eq_comp                                                                                                                                                       ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdempty_eq_comp_msb                                                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdempty_eq_comp_lsb                                                                                                                                                  ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_msb                                                                                                                                                 ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_lsb                                                                                                                                                 ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|ws_dgrp|dffpipe17                                                                                                                                                    ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|ws_dgrp                                                                                                                                                              ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|ws_bwp                                                                                                                                                               ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|ws_brp                                                                                                                                                               ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_reg                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wraclr                                                                                                                                                               ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rs_dgwp|dffpipe12                                                                                                                                                    ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rs_dgwp                                                                                                                                                              ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rs_bwp                                                                                                                                                               ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rs_brp                                                                                                                                                               ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdfull_reg                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|fifo_ram                                                                                                                                                             ; 61    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrptr_g1p                                                                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdptr_g1p                                                                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|ws_dgrp_gray2bin                                                                                                                                                     ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrptr_g_gray2bin                                                                                                                                                     ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rs_dgwp_gray2bin                                                                                                                                                     ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdptr_g_gray2bin                                                                                                                                                     ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated                                                                                                                                                                      ; 53    ; 0              ; 0            ; 0              ; 62     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst                                                                                                                                                                                                      ; 53    ; 0              ; 0            ; 0              ; 62     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:2:txbackfifo                                                                                                                                                                                                                      ; 53    ; 85             ; 0            ; 85             ; 62     ; 85              ; 85            ; 85              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb_mux                                                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb_mux                                                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdemp_eq_comp_msb_mux                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_mux                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb                                                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb                                                                                                                                                  ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_msb                                                                                                                                                 ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_lsb                                                                                                                                                 ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrempty_eq_comp                                                                                                                                                     ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdfull_eq_comp                                                                                                                                                      ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdempty_eq_comp_msb                                                                                                                                                 ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdempty_eq_comp_lsb                                                                                                                                                 ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_msb                                                                                                                                                ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_lsb                                                                                                                                                ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|ws_dgrp|dffpipe17                                                                                                                                                   ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|ws_dgrp                                                                                                                                                             ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|ws_bwp                                                                                                                                                              ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|ws_brp                                                                                                                                                              ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_reg                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wraclr                                                                                                                                                              ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rs_dgwp|dffpipe12                                                                                                                                                   ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rs_dgwp                                                                                                                                                             ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rs_bwp                                                                                                                                                              ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rs_brp                                                                                                                                                              ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdfull_reg                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|fifo_ram                                                                                                                                                            ; 61    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrptr_g1p                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdptr_g1p                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|ws_dgrp_gray2bin                                                                                                                                                    ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrptr_g_gray2bin                                                                                                                                                    ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rs_dgwp_gray2bin                                                                                                                                                    ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdptr_g_gray2bin                                                                                                                                                    ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated                                                                                                                                                                     ; 53    ; 0              ; 0            ; 0              ; 62     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst                                                                                                                                                                                                     ; 53    ; 0              ; 0            ; 0              ; 62     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:2:txparamfifo                                                                                                                                                                                                                     ; 53    ; 1              ; 0            ; 1              ; 62     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:2:txdatabuf|altdpram1_64_8_inst|altsyncram_component|auto_generated                                                                                                                                                               ; 88    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:2:txdatabuf|altdpram1_64_8_inst                                                                                                                                                                                                   ; 88    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:2:txdatabuf                                                                                                                                                                                                                       ; 88    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb_mux                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb_mux                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdemp_eq_comp_msb_mux                                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_mux                                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb                                                                                                                                                   ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb                                                                                                                                                   ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_msb                                                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_lsb                                                                                                                                                  ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrempty_eq_comp                                                                                                                                                      ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdfull_eq_comp                                                                                                                                                       ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdempty_eq_comp_msb                                                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdempty_eq_comp_lsb                                                                                                                                                  ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_msb                                                                                                                                                 ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_lsb                                                                                                                                                 ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|ws_dgrp|dffpipe17                                                                                                                                                    ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|ws_dgrp                                                                                                                                                              ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|ws_bwp                                                                                                                                                               ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|ws_brp                                                                                                                                                               ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_reg                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wraclr                                                                                                                                                               ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rs_dgwp|dffpipe12                                                                                                                                                    ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rs_dgwp                                                                                                                                                              ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rs_bwp                                                                                                                                                               ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rs_brp                                                                                                                                                               ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdfull_reg                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|fifo_ram                                                                                                                                                             ; 61    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrptr_g1p                                                                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdptr_g1p                                                                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|ws_dgrp_gray2bin                                                                                                                                                     ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrptr_g_gray2bin                                                                                                                                                     ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rs_dgwp_gray2bin                                                                                                                                                     ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdptr_g_gray2bin                                                                                                                                                     ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated                                                                                                                                                                      ; 53    ; 0              ; 0            ; 0              ; 62     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst                                                                                                                                                                                                      ; 53    ; 0              ; 0            ; 0              ; 62     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:1:txbackfifo                                                                                                                                                                                                                      ; 53    ; 85             ; 0            ; 85             ; 62     ; 85              ; 85            ; 85              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb_mux                                                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb_mux                                                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdemp_eq_comp_msb_mux                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_mux                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb                                                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb                                                                                                                                                  ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_msb                                                                                                                                                 ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_lsb                                                                                                                                                 ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrempty_eq_comp                                                                                                                                                     ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdfull_eq_comp                                                                                                                                                      ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdempty_eq_comp_msb                                                                                                                                                 ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdempty_eq_comp_lsb                                                                                                                                                 ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_msb                                                                                                                                                ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_lsb                                                                                                                                                ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|ws_dgrp|dffpipe17                                                                                                                                                   ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|ws_dgrp                                                                                                                                                             ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|ws_bwp                                                                                                                                                              ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|ws_brp                                                                                                                                                              ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_reg                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wraclr                                                                                                                                                              ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rs_dgwp|dffpipe12                                                                                                                                                   ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rs_dgwp                                                                                                                                                             ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rs_bwp                                                                                                                                                              ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rs_brp                                                                                                                                                              ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdfull_reg                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|fifo_ram                                                                                                                                                            ; 61    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrptr_g1p                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdptr_g1p                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|ws_dgrp_gray2bin                                                                                                                                                    ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrptr_g_gray2bin                                                                                                                                                    ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rs_dgwp_gray2bin                                                                                                                                                    ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdptr_g_gray2bin                                                                                                                                                    ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated                                                                                                                                                                     ; 53    ; 0              ; 0            ; 0              ; 62     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst                                                                                                                                                                                                     ; 53    ; 0              ; 0            ; 0              ; 62     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:1:txparamfifo                                                                                                                                                                                                                     ; 53    ; 1              ; 0            ; 1              ; 62     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:1:txdatabuf|altdpram1_64_8_inst|altsyncram_component|auto_generated                                                                                                                                                               ; 88    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:1:txdatabuf|altdpram1_64_8_inst                                                                                                                                                                                                   ; 88    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport|\L1:1:txdatabuf                                                                                                                                                                                                                       ; 88    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx|txport                                                                                                                                                                                                                                       ; 238   ; 258            ; 0            ; 258            ; 446    ; 258             ; 258           ; 258             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac|txrx                                                                                                                                                                                                                                              ; 463   ; 4              ; 0            ; 4              ; 648    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|mac                                                                                                                                                                                                                                                   ; 268   ; 0              ; 0            ; 0              ; 268    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC|syncrst                                                                                                                                                                                                                                               ; 16    ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:2:MAC                                                                                                                                                                                                                                                       ; 256   ; 420            ; 0            ; 420            ; 259    ; 420             ; 420           ; 420             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|sgmii|alttse1_inst|altera_tse_pcs_pma_inst|the_altera_tse_pma_lvds_tx|altlvds_tx_component|auto_generated                                                                                                                                             ; 11    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|sgmii|alttse1_inst|altera_tse_pcs_pma_inst|the_altera_tse_pma_lvds_tx                                                                                                                                                                                 ; 11    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|sgmii|alttse1_inst|altera_tse_pcs_pma_inst|the_altera_tse_pma_lvds_rx|altlvds_rx_component|auto_generated|rx_outclock_buf                                                                                                                             ; 4     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|sgmii|alttse1_inst|altera_tse_pcs_pma_inst|the_altera_tse_pma_lvds_rx|altlvds_rx_component|auto_generated|lock_cnt_accum53a                                                                                                                           ; 7     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|sgmii|alttse1_inst|altera_tse_pcs_pma_inst|the_altera_tse_pma_lvds_rx|altlvds_rx_component|auto_generated                                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|sgmii|alttse1_inst|altera_tse_pcs_pma_inst|the_altera_tse_pma_lvds_rx                                                                                                                                                                                 ; 3     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|sgmii|alttse1_inst|altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x_inst                                                                                                                                                                            ; 56    ; 15             ; 6            ; 15             ; 61     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|sgmii|alttse1_inst|altera_tse_pcs_pma_inst                                                                                                                                                                                                            ; 39    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|sgmii|alttse1_inst                                                                                                                                                                                                                                    ; 39    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|sgmii                                                                                                                                                                                                                                                 ; 39    ; 44             ; 0            ; 44             ; 34     ; 44              ; 44            ; 44              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|\rsync:15:rsync                                                                                                                                                                                                                                   ; 37    ; 67             ; 0            ; 67             ; 34     ; 67              ; 67            ; 67              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|\rsync:14:rsync                                                                                                                                                                                                                                   ; 37    ; 67             ; 0            ; 67             ; 34     ; 67              ; 67            ; 67              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|\rsync:13:rsync                                                                                                                                                                                                                                   ; 37    ; 67             ; 0            ; 67             ; 34     ; 67              ; 67            ; 67              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|\rsync:12:rsync                                                                                                                                                                                                                                   ; 37    ; 9              ; 0            ; 9              ; 34     ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|\rsync:11:rsync                                                                                                                                                                                                                                   ; 37    ; 3              ; 0            ; 3              ; 34     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|\rsync:10:rsync                                                                                                                                                                                                                                   ; 37    ; 3              ; 0            ; 3              ; 34     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|\rsync:9:rsync                                                                                                                                                                                                                                    ; 37    ; 3              ; 0            ; 3              ; 34     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|\rsync:8:rsync                                                                                                                                                                                                                                    ; 37    ; 3              ; 0            ; 3              ; 34     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|\rsync:7:rsync                                                                                                                                                                                                                                    ; 37    ; 3              ; 0            ; 3              ; 34     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|\rsync:6:rsync                                                                                                                                                                                                                                    ; 37    ; 67             ; 0            ; 67             ; 34     ; 67              ; 67            ; 67              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|\rsync:5:rsync                                                                                                                                                                                                                                    ; 37    ; 3              ; 0            ; 3              ; 34     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|\rsync:4:rsync                                                                                                                                                                                                                                    ; 37    ; 3              ; 0            ; 3              ; 34     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|\rsync:3:rsync                                                                                                                                                                                                                                    ; 37    ; 3              ; 0            ; 3              ; 34     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|\rsync:2:rsync                                                                                                                                                                                                                                    ; 37    ; 67             ; 0            ; 67             ; 34     ; 67              ; 67            ; 67              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|\rsync:1:rsync                                                                                                                                                                                                                                    ; 37    ; 67             ; 0            ; 67             ; 34     ; 67              ; 67            ; 67              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|\rsync:0:rsync                                                                                                                                                                                                                                    ; 37    ; 67             ; 0            ; 67             ; 34     ; 67              ; 67            ; 67              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|\wsync:15:wsync                                                                                                                                                                                                                                   ; 37    ; 34             ; 0            ; 34             ; 34     ; 34              ; 34            ; 34              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|\wsync:14:wsync                                                                                                                                                                                                                                   ; 37    ; 34             ; 0            ; 34             ; 34     ; 34              ; 34            ; 34              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|\wsync:13:wsync                                                                                                                                                                                                                                   ; 37    ; 34             ; 0            ; 34             ; 34     ; 34              ; 34            ; 34              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|\wsync:12:wsync                                                                                                                                                                                                                                   ; 37    ; 1              ; 0            ; 1              ; 34     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|\wsync:11:wsync                                                                                                                                                                                                                                   ; 37    ; 34             ; 0            ; 34             ; 34     ; 34              ; 34            ; 34              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|\wsync:10:wsync                                                                                                                                                                                                                                   ; 37    ; 34             ; 0            ; 34             ; 34     ; 34              ; 34            ; 34              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|\wsync:9:wsync                                                                                                                                                                                                                                    ; 37    ; 34             ; 0            ; 34             ; 34     ; 34              ; 34            ; 34              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|\wsync:8:wsync                                                                                                                                                                                                                                    ; 37    ; 34             ; 0            ; 34             ; 34     ; 34              ; 34            ; 34              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|\wsync:7:wsync                                                                                                                                                                                                                                    ; 37    ; 34             ; 0            ; 34             ; 34     ; 34              ; 34            ; 34              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|\wsync:6:wsync                                                                                                                                                                                                                                    ; 37    ; 9              ; 0            ; 9              ; 34     ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|\wsync:5:wsync                                                                                                                                                                                                                                    ; 37    ; 34             ; 0            ; 34             ; 34     ; 34              ; 34            ; 34              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|\wsync:4:wsync                                                                                                                                                                                                                                    ; 37    ; 34             ; 0            ; 34             ; 34     ; 34              ; 34            ; 34              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|\wsync:3:wsync                                                                                                                                                                                                                                    ; 37    ; 34             ; 0            ; 34             ; 34     ; 34              ; 34            ; 34              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|\wsync:2:wsync                                                                                                                                                                                                                                    ; 37    ; 8              ; 0            ; 8              ; 34     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|\wsync:1:wsync                                                                                                                                                                                                                                    ; 37    ; 34             ; 0            ; 34             ; 34     ; 34              ; 34            ; 34              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|\wsync:0:wsync                                                                                                                                                                                                                                    ; 37    ; 34             ; 0            ; 34             ; 34     ; 34              ; 34            ; 34              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|rfile                                                                                                                                                                                                                                             ; 552   ; 72             ; 0            ; 72             ; 634    ; 72              ; 72            ; 72              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|fgen|\wframegensync:2:wframegensync                                                                                                                                                                                                          ; 37    ; 14             ; 0            ; 14             ; 34     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|fgen|\wframegensync:1:wframegensync                                                                                                                                                                                                          ; 37    ; 14             ; 0            ; 14             ; 34     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|fgen                                                                                                                                                                                                                                         ; 261   ; 0              ; 0            ; 0              ; 224    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|ctrl                                                                                                                                                                                                                                         ; 465   ; 112            ; 82           ; 112            ; 473    ; 112             ; 112           ; 112             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxframe|rxcrc                                                                                                                                                                                                                                ; 12    ; 32             ; 0            ; 32             ; 33     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb_mux                                                                                                                                                    ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb_mux                                                                                                                                                    ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|rdemp_eq_comp_msb_mux                                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_mux                                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb                                                                                                                                                        ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb                                                                                                                                                        ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_msb                                                                                                                                                       ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_lsb                                                                                                                                                       ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|wrempty_eq_comp                                                                                                                                                           ; 18    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|rdfull_eq_comp                                                                                                                                                            ; 18    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|rdempty_eq_comp_msb                                                                                                                                                       ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|rdempty_eq_comp_lsb                                                                                                                                                       ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_msb                                                                                                                                                      ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_lsb                                                                                                                                                      ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|ws_dgrp|dffpipe10                                                                                                                                                         ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|ws_dgrp                                                                                                                                                                   ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|ws_bwp                                                                                                                                                                    ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|ws_brp                                                                                                                                                                    ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|wrfull_reg                                                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|wraclr                                                                                                                                                                    ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|rs_dgwp|dffpipe6                                                                                                                                                          ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|rs_dgwp                                                                                                                                                                   ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|rs_bwp                                                                                                                                                                    ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|rs_brp                                                                                                                                                                    ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|rdfull_reg                                                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|fifo_ram                                                                                                                                                                  ; 38    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|wrptr_g1p                                                                                                                                                                 ; 3     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|rdptr_g1p                                                                                                                                                                 ; 3     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|ws_dgrp_gray2bin                                                                                                                                                          ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|wrptr_g_gray2bin                                                                                                                                                          ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|rs_dgwp_gray2bin                                                                                                                                                          ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|rdptr_g_gray2bin                                                                                                                                                          ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated                                                                                                                                                                           ; 21    ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst                                                                                                                                                                                                           ; 21    ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxframe|rxtagbuf                                                                                                                                                                                                                             ; 21    ; 21             ; 0            ; 21             ; 38     ; 21              ; 21            ; 21              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb_mux                                                                                                                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb_mux                                                                                                                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|rdemp_eq_comp_msb_mux                                                                                                                                                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_mux                                                                                                                                                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb                                                                                                                                                      ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb                                                                                                                                                      ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_msb                                                                                                                                                     ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_lsb                                                                                                                                                     ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|wrempty_eq_comp                                                                                                                                                         ; 26    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|rdfull_eq_comp                                                                                                                                                          ; 26    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|rdempty_eq_comp_msb                                                                                                                                                     ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|rdempty_eq_comp_lsb                                                                                                                                                     ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_msb                                                                                                                                                    ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_lsb                                                                                                                                                    ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|ws_dgrp|dffpipe16                                                                                                                                                       ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|ws_dgrp                                                                                                                                                                 ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|ws_bwp                                                                                                                                                                  ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|ws_brp                                                                                                                                                                  ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|wrfull_reg                                                                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|wraclr                                                                                                                                                                  ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|rs_dgwp|dffpipe13                                                                                                                                                       ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|rs_dgwp                                                                                                                                                                 ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|rs_bwp                                                                                                                                                                  ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|rs_brp                                                                                                                                                                  ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|rdfull_reg                                                                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|fifo_ram                                                                                                                                                                ; 40    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|wrptr_g1p                                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|rdptr_g1p                                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|ws_dgrp_gray2bin                                                                                                                                                        ; 13    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|wrptr_g_gray2bin                                                                                                                                                        ; 13    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|rs_dgwp_gray2bin                                                                                                                                                        ; 13    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|rdptr_g_gray2bin                                                                                                                                                        ; 13    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated                                                                                                                                                                         ; 15    ; 0              ; 0            ; 0              ; 40     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst                                                                                                                                                                                                         ; 15    ; 0              ; 0            ; 0              ; 40     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxframe|rxdatabuf                                                                                                                                                                                                                            ; 15    ; 16             ; 0            ; 16             ; 40     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxframe                                                                                                                                                                                                                                      ; 52    ; 95             ; 0            ; 95             ; 202    ; 95              ; 95            ; 95              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txframe|mlut|fifo                                                                                                                                                                                                                            ; 13    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txframe|mlut|dpram|altdpram2_inst|altsyncram_component|auto_generated                                                                                                                                                                        ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txframe|mlut|dpram|altdpram2_inst                                                                                                                                                                                                            ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txframe|mlut|dpram                                                                                                                                                                                                                           ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txframe|mlut                                                                                                                                                                                                                                 ; 61    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txframe|txcrc                                                                                                                                                                                                                                ; 12    ; 1              ; 0            ; 1              ; 33     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txframe                                                                                                                                                                                                                                      ; 206   ; 39             ; 0            ; 39             ; 19     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb_mux                                                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb_mux                                                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rdemp_eq_comp_msb_mux                                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_mux                                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb                                                                                                                                                ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb                                                                                                                                                ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_msb                                                                                                                                               ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_lsb                                                                                                                                               ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|wrempty_eq_comp                                                                                                                                                   ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rdfull_eq_comp                                                                                                                                                    ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rdempty_eq_comp_msb                                                                                                                                               ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rdempty_eq_comp_lsb                                                                                                                                               ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_msb                                                                                                                                              ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_lsb                                                                                                                                              ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|ws_dgrp|dffpipe10                                                                                                                                                 ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|ws_dgrp                                                                                                                                                           ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|ws_bwp                                                                                                                                                            ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|ws_brp                                                                                                                                                            ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|wrfull_reg                                                                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|wraclr                                                                                                                                                            ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rs_dgwp|dffpipe6                                                                                                                                                  ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rs_dgwp                                                                                                                                                           ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rs_bwp                                                                                                                                                            ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rs_brp                                                                                                                                                            ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rdfull_reg                                                                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|fifo_ram                                                                                                                                                          ; 78    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|wrptr_g1p                                                                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rdptr_g1p                                                                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|ws_dgrp_gray2bin                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|wrptr_g_gray2bin                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rs_dgwp_gray2bin                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rdptr_g_gray2bin                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated                                                                                                                                                                   ; 69    ; 0              ; 0            ; 0              ; 78     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst                                                                                                                                                                                                   ; 69    ; 0              ; 0            ; 0              ; 78     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:2:rxparamfifo                                                                                                                                                                                                                     ; 69    ; 5              ; 0            ; 5              ; 78     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb_mux                                                                                                                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb_mux                                                                                                                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rdemp_eq_comp_msb_mux                                                                                                                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_mux                                                                                                                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb                                                                                                                                                     ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb                                                                                                                                                     ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_msb                                                                                                                                                    ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_lsb                                                                                                                                                    ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|wrempty_eq_comp                                                                                                                                                        ; 24    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rdfull_eq_comp                                                                                                                                                         ; 24    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rdempty_eq_comp_msb                                                                                                                                                    ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rdempty_eq_comp_lsb                                                                                                                                                    ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_msb                                                                                                                                                   ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_lsb                                                                                                                                                   ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|ws_dgrp|dffpipe15                                                                                                                                                      ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|ws_dgrp                                                                                                                                                                ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|ws_bwp                                                                                                                                                                 ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|ws_brp                                                                                                                                                                 ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|wrfull_reg                                                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|wraclr                                                                                                                                                                 ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rs_dgwp|dffpipe12                                                                                                                                                      ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rs_dgwp                                                                                                                                                                ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rs_bwp                                                                                                                                                                 ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rs_brp                                                                                                                                                                 ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rdfull_reg                                                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|fifo_ram                                                                                                                                                               ; 36    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|wrptr_g1p                                                                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rdptr_g1p                                                                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|ws_dgrp_gray2bin                                                                                                                                                       ; 12    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|wrptr_g_gray2bin                                                                                                                                                       ; 12    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rs_dgwp_gray2bin                                                                                                                                                       ; 12    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rdptr_g_gray2bin                                                                                                                                                       ; 12    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated                                                                                                                                                                        ; 13    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst                                                                                                                                                                                                        ; 13    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:2:rxfifo                                                                                                                                                                                                                          ; 13    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb_mux                                                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb_mux                                                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rdemp_eq_comp_msb_mux                                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_mux                                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb                                                                                                                                                ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb                                                                                                                                                ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_msb                                                                                                                                               ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_lsb                                                                                                                                               ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|wrempty_eq_comp                                                                                                                                                   ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rdfull_eq_comp                                                                                                                                                    ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rdempty_eq_comp_msb                                                                                                                                               ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rdempty_eq_comp_lsb                                                                                                                                               ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_msb                                                                                                                                              ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_lsb                                                                                                                                              ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|ws_dgrp|dffpipe10                                                                                                                                                 ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|ws_dgrp                                                                                                                                                           ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|ws_bwp                                                                                                                                                            ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|ws_brp                                                                                                                                                            ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|wrfull_reg                                                                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|wraclr                                                                                                                                                            ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rs_dgwp|dffpipe6                                                                                                                                                  ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rs_dgwp                                                                                                                                                           ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rs_bwp                                                                                                                                                            ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rs_brp                                                                                                                                                            ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rdfull_reg                                                                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|fifo_ram                                                                                                                                                          ; 78    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|wrptr_g1p                                                                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rdptr_g1p                                                                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|ws_dgrp_gray2bin                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|wrptr_g_gray2bin                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rs_dgwp_gray2bin                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rdptr_g_gray2bin                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated                                                                                                                                                                   ; 69    ; 0              ; 0            ; 0              ; 78     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst                                                                                                                                                                                                   ; 69    ; 0              ; 0            ; 0              ; 78     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:1:rxparamfifo                                                                                                                                                                                                                     ; 69    ; 5              ; 0            ; 5              ; 78     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb_mux                                                                                                                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb_mux                                                                                                                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rdemp_eq_comp_msb_mux                                                                                                                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_mux                                                                                                                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb                                                                                                                                                     ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb                                                                                                                                                     ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_msb                                                                                                                                                    ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_lsb                                                                                                                                                    ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|wrempty_eq_comp                                                                                                                                                        ; 24    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rdfull_eq_comp                                                                                                                                                         ; 24    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rdempty_eq_comp_msb                                                                                                                                                    ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rdempty_eq_comp_lsb                                                                                                                                                    ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_msb                                                                                                                                                   ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_lsb                                                                                                                                                   ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|ws_dgrp|dffpipe15                                                                                                                                                      ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|ws_dgrp                                                                                                                                                                ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|ws_bwp                                                                                                                                                                 ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|ws_brp                                                                                                                                                                 ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|wrfull_reg                                                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|wraclr                                                                                                                                                                 ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rs_dgwp|dffpipe12                                                                                                                                                      ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rs_dgwp                                                                                                                                                                ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rs_bwp                                                                                                                                                                 ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rs_brp                                                                                                                                                                 ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rdfull_reg                                                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|fifo_ram                                                                                                                                                               ; 36    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|wrptr_g1p                                                                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rdptr_g1p                                                                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|ws_dgrp_gray2bin                                                                                                                                                       ; 12    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|wrptr_g_gray2bin                                                                                                                                                       ; 12    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rs_dgwp_gray2bin                                                                                                                                                       ; 12    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rdptr_g_gray2bin                                                                                                                                                       ; 12    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated                                                                                                                                                                        ; 13    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst                                                                                                                                                                                                        ; 13    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport|\L1:1:rxfifo                                                                                                                                                                                                                          ; 13    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|rxport                                                                                                                                                                                                                                       ; 117   ; 406            ; 0            ; 406            ; 660    ; 406             ; 406           ; 406             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|txfifo                                                                                                                                                                                                                                ; 13    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb_mux                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb_mux                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdemp_eq_comp_msb_mux                                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_mux                                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb                                                                                                                                                   ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb                                                                                                                                                   ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_msb                                                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_lsb                                                                                                                                                  ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrempty_eq_comp                                                                                                                                                      ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdfull_eq_comp                                                                                                                                                       ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdempty_eq_comp_msb                                                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdempty_eq_comp_lsb                                                                                                                                                  ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_msb                                                                                                                                                 ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_lsb                                                                                                                                                 ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|ws_dgrp|dffpipe17                                                                                                                                                    ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|ws_dgrp                                                                                                                                                              ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|ws_bwp                                                                                                                                                               ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|ws_brp                                                                                                                                                               ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_reg                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wraclr                                                                                                                                                               ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rs_dgwp|dffpipe12                                                                                                                                                    ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rs_dgwp                                                                                                                                                              ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rs_bwp                                                                                                                                                               ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rs_brp                                                                                                                                                               ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdfull_reg                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|fifo_ram                                                                                                                                                             ; 61    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrptr_g1p                                                                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdptr_g1p                                                                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|ws_dgrp_gray2bin                                                                                                                                                     ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrptr_g_gray2bin                                                                                                                                                     ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rs_dgwp_gray2bin                                                                                                                                                     ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdptr_g_gray2bin                                                                                                                                                     ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated                                                                                                                                                                      ; 53    ; 0              ; 0            ; 0              ; 62     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst                                                                                                                                                                                                      ; 53    ; 0              ; 0            ; 0              ; 62     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:2:txbackfifo                                                                                                                                                                                                                      ; 53    ; 85             ; 0            ; 85             ; 62     ; 85              ; 85            ; 85              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb_mux                                                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb_mux                                                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdemp_eq_comp_msb_mux                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_mux                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb                                                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb                                                                                                                                                  ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_msb                                                                                                                                                 ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_lsb                                                                                                                                                 ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrempty_eq_comp                                                                                                                                                     ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdfull_eq_comp                                                                                                                                                      ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdempty_eq_comp_msb                                                                                                                                                 ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdempty_eq_comp_lsb                                                                                                                                                 ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_msb                                                                                                                                                ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_lsb                                                                                                                                                ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|ws_dgrp|dffpipe17                                                                                                                                                   ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|ws_dgrp                                                                                                                                                             ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|ws_bwp                                                                                                                                                              ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|ws_brp                                                                                                                                                              ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_reg                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wraclr                                                                                                                                                              ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rs_dgwp|dffpipe12                                                                                                                                                   ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rs_dgwp                                                                                                                                                             ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rs_bwp                                                                                                                                                              ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rs_brp                                                                                                                                                              ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdfull_reg                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|fifo_ram                                                                                                                                                            ; 61    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrptr_g1p                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdptr_g1p                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|ws_dgrp_gray2bin                                                                                                                                                    ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrptr_g_gray2bin                                                                                                                                                    ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rs_dgwp_gray2bin                                                                                                                                                    ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdptr_g_gray2bin                                                                                                                                                    ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated                                                                                                                                                                     ; 53    ; 0              ; 0            ; 0              ; 62     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst                                                                                                                                                                                                     ; 53    ; 0              ; 0            ; 0              ; 62     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:2:txparamfifo                                                                                                                                                                                                                     ; 53    ; 1              ; 0            ; 1              ; 62     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:2:txdatabuf|altdpram1_64_8_inst|altsyncram_component|auto_generated                                                                                                                                                               ; 88    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:2:txdatabuf|altdpram1_64_8_inst                                                                                                                                                                                                   ; 88    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:2:txdatabuf                                                                                                                                                                                                                       ; 88    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb_mux                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb_mux                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdemp_eq_comp_msb_mux                                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_mux                                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb                                                                                                                                                   ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb                                                                                                                                                   ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_msb                                                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_lsb                                                                                                                                                  ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrempty_eq_comp                                                                                                                                                      ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdfull_eq_comp                                                                                                                                                       ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdempty_eq_comp_msb                                                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdempty_eq_comp_lsb                                                                                                                                                  ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_msb                                                                                                                                                 ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_lsb                                                                                                                                                 ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|ws_dgrp|dffpipe17                                                                                                                                                    ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|ws_dgrp                                                                                                                                                              ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|ws_bwp                                                                                                                                                               ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|ws_brp                                                                                                                                                               ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_reg                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wraclr                                                                                                                                                               ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rs_dgwp|dffpipe12                                                                                                                                                    ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rs_dgwp                                                                                                                                                              ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rs_bwp                                                                                                                                                               ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rs_brp                                                                                                                                                               ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdfull_reg                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|fifo_ram                                                                                                                                                             ; 61    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrptr_g1p                                                                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdptr_g1p                                                                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|ws_dgrp_gray2bin                                                                                                                                                     ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrptr_g_gray2bin                                                                                                                                                     ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rs_dgwp_gray2bin                                                                                                                                                     ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdptr_g_gray2bin                                                                                                                                                     ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated                                                                                                                                                                      ; 53    ; 0              ; 0            ; 0              ; 62     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst                                                                                                                                                                                                      ; 53    ; 0              ; 0            ; 0              ; 62     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:1:txbackfifo                                                                                                                                                                                                                      ; 53    ; 85             ; 0            ; 85             ; 62     ; 85              ; 85            ; 85              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb_mux                                                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb_mux                                                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdemp_eq_comp_msb_mux                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_mux                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb                                                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb                                                                                                                                                  ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_msb                                                                                                                                                 ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_lsb                                                                                                                                                 ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrempty_eq_comp                                                                                                                                                     ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdfull_eq_comp                                                                                                                                                      ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdempty_eq_comp_msb                                                                                                                                                 ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdempty_eq_comp_lsb                                                                                                                                                 ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_msb                                                                                                                                                ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_lsb                                                                                                                                                ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|ws_dgrp|dffpipe17                                                                                                                                                   ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|ws_dgrp                                                                                                                                                             ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|ws_bwp                                                                                                                                                              ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|ws_brp                                                                                                                                                              ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_reg                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wraclr                                                                                                                                                              ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rs_dgwp|dffpipe12                                                                                                                                                   ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rs_dgwp                                                                                                                                                             ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rs_bwp                                                                                                                                                              ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rs_brp                                                                                                                                                              ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdfull_reg                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|fifo_ram                                                                                                                                                            ; 61    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrptr_g1p                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdptr_g1p                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|ws_dgrp_gray2bin                                                                                                                                                    ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrptr_g_gray2bin                                                                                                                                                    ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rs_dgwp_gray2bin                                                                                                                                                    ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdptr_g_gray2bin                                                                                                                                                    ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated                                                                                                                                                                     ; 53    ; 0              ; 0            ; 0              ; 62     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst                                                                                                                                                                                                     ; 53    ; 0              ; 0            ; 0              ; 62     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:1:txparamfifo                                                                                                                                                                                                                     ; 53    ; 1              ; 0            ; 1              ; 62     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:1:txdatabuf|altdpram1_64_8_inst|altsyncram_component|auto_generated                                                                                                                                                               ; 88    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:1:txdatabuf|altdpram1_64_8_inst                                                                                                                                                                                                   ; 88    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport|\L1:1:txdatabuf                                                                                                                                                                                                                       ; 88    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx|txport                                                                                                                                                                                                                                       ; 238   ; 258            ; 0            ; 258            ; 446    ; 258             ; 258           ; 258             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac|txrx                                                                                                                                                                                                                                              ; 463   ; 4              ; 0            ; 4              ; 648    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|mac                                                                                                                                                                                                                                                   ; 268   ; 0              ; 0            ; 0              ; 268    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC|syncrst                                                                                                                                                                                                                                               ; 16    ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:1:MAC                                                                                                                                                                                                                                                       ; 256   ; 420            ; 0            ; 420            ; 259    ; 420             ; 420           ; 420             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|sgmii|alttse1_inst|altera_tse_pcs_pma_inst|the_altera_tse_pma_lvds_tx|altlvds_tx_component|auto_generated                                                                                                                                             ; 11    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|sgmii|alttse1_inst|altera_tse_pcs_pma_inst|the_altera_tse_pma_lvds_tx                                                                                                                                                                                 ; 11    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|sgmii|alttse1_inst|altera_tse_pcs_pma_inst|the_altera_tse_pma_lvds_rx|altlvds_rx_component|auto_generated|rx_outclock_buf                                                                                                                             ; 4     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|sgmii|alttse1_inst|altera_tse_pcs_pma_inst|the_altera_tse_pma_lvds_rx|altlvds_rx_component|auto_generated|lock_cnt_accum53a                                                                                                                           ; 7     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|sgmii|alttse1_inst|altera_tse_pcs_pma_inst|the_altera_tse_pma_lvds_rx|altlvds_rx_component|auto_generated                                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|sgmii|alttse1_inst|altera_tse_pcs_pma_inst|the_altera_tse_pma_lvds_rx                                                                                                                                                                                 ; 3     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|sgmii|alttse1_inst|altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x_inst                                                                                                                                                                            ; 56    ; 15             ; 6            ; 15             ; 61     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|sgmii|alttse1_inst|altera_tse_pcs_pma_inst                                                                                                                                                                                                            ; 39    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|sgmii|alttse1_inst                                                                                                                                                                                                                                    ; 39    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|sgmii                                                                                                                                                                                                                                                 ; 39    ; 44             ; 0            ; 44             ; 34     ; 44              ; 44            ; 44              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|\rsync:15:rsync                                                                                                                                                                                                                                   ; 37    ; 67             ; 0            ; 67             ; 34     ; 67              ; 67            ; 67              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|\rsync:14:rsync                                                                                                                                                                                                                                   ; 37    ; 67             ; 0            ; 67             ; 34     ; 67              ; 67            ; 67              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|\rsync:13:rsync                                                                                                                                                                                                                                   ; 37    ; 67             ; 0            ; 67             ; 34     ; 67              ; 67            ; 67              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|\rsync:12:rsync                                                                                                                                                                                                                                   ; 37    ; 9              ; 0            ; 9              ; 34     ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|\rsync:11:rsync                                                                                                                                                                                                                                   ; 37    ; 3              ; 0            ; 3              ; 34     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|\rsync:10:rsync                                                                                                                                                                                                                                   ; 37    ; 3              ; 0            ; 3              ; 34     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|\rsync:9:rsync                                                                                                                                                                                                                                    ; 37    ; 3              ; 0            ; 3              ; 34     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|\rsync:8:rsync                                                                                                                                                                                                                                    ; 37    ; 3              ; 0            ; 3              ; 34     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|\rsync:7:rsync                                                                                                                                                                                                                                    ; 37    ; 3              ; 0            ; 3              ; 34     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|\rsync:6:rsync                                                                                                                                                                                                                                    ; 37    ; 67             ; 0            ; 67             ; 34     ; 67              ; 67            ; 67              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|\rsync:5:rsync                                                                                                                                                                                                                                    ; 37    ; 3              ; 0            ; 3              ; 34     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|\rsync:4:rsync                                                                                                                                                                                                                                    ; 37    ; 3              ; 0            ; 3              ; 34     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|\rsync:3:rsync                                                                                                                                                                                                                                    ; 37    ; 3              ; 0            ; 3              ; 34     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|\rsync:2:rsync                                                                                                                                                                                                                                    ; 37    ; 67             ; 0            ; 67             ; 34     ; 67              ; 67            ; 67              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|\rsync:1:rsync                                                                                                                                                                                                                                    ; 37    ; 67             ; 0            ; 67             ; 34     ; 67              ; 67            ; 67              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|\rsync:0:rsync                                                                                                                                                                                                                                    ; 37    ; 67             ; 0            ; 67             ; 34     ; 67              ; 67            ; 67              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|\wsync:15:wsync                                                                                                                                                                                                                                   ; 37    ; 34             ; 0            ; 34             ; 34     ; 34              ; 34            ; 34              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|\wsync:14:wsync                                                                                                                                                                                                                                   ; 37    ; 34             ; 0            ; 34             ; 34     ; 34              ; 34            ; 34              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|\wsync:13:wsync                                                                                                                                                                                                                                   ; 37    ; 34             ; 0            ; 34             ; 34     ; 34              ; 34            ; 34              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|\wsync:12:wsync                                                                                                                                                                                                                                   ; 37    ; 1              ; 0            ; 1              ; 34     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|\wsync:11:wsync                                                                                                                                                                                                                                   ; 37    ; 34             ; 0            ; 34             ; 34     ; 34              ; 34            ; 34              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|\wsync:10:wsync                                                                                                                                                                                                                                   ; 37    ; 34             ; 0            ; 34             ; 34     ; 34              ; 34            ; 34              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|\wsync:9:wsync                                                                                                                                                                                                                                    ; 37    ; 34             ; 0            ; 34             ; 34     ; 34              ; 34            ; 34              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|\wsync:8:wsync                                                                                                                                                                                                                                    ; 37    ; 34             ; 0            ; 34             ; 34     ; 34              ; 34            ; 34              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|\wsync:7:wsync                                                                                                                                                                                                                                    ; 37    ; 34             ; 0            ; 34             ; 34     ; 34              ; 34            ; 34              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|\wsync:6:wsync                                                                                                                                                                                                                                    ; 37    ; 9              ; 0            ; 9              ; 34     ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|\wsync:5:wsync                                                                                                                                                                                                                                    ; 37    ; 34             ; 0            ; 34             ; 34     ; 34              ; 34            ; 34              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|\wsync:4:wsync                                                                                                                                                                                                                                    ; 37    ; 34             ; 0            ; 34             ; 34     ; 34              ; 34            ; 34              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|\wsync:3:wsync                                                                                                                                                                                                                                    ; 37    ; 34             ; 0            ; 34             ; 34     ; 34              ; 34            ; 34              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|\wsync:2:wsync                                                                                                                                                                                                                                    ; 37    ; 8              ; 0            ; 8              ; 34     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|\wsync:1:wsync                                                                                                                                                                                                                                    ; 37    ; 34             ; 0            ; 34             ; 34     ; 34              ; 34            ; 34              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|\wsync:0:wsync                                                                                                                                                                                                                                    ; 37    ; 34             ; 0            ; 34             ; 34     ; 34              ; 34            ; 34              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|rfile                                                                                                                                                                                                                                             ; 552   ; 72             ; 0            ; 72             ; 634    ; 72              ; 72            ; 72              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|fgen|\wframegensync:2:wframegensync                                                                                                                                                                                                          ; 37    ; 14             ; 0            ; 14             ; 34     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|fgen|\wframegensync:1:wframegensync                                                                                                                                                                                                          ; 37    ; 14             ; 0            ; 14             ; 34     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|fgen                                                                                                                                                                                                                                         ; 261   ; 0              ; 0            ; 0              ; 224    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|ctrl                                                                                                                                                                                                                                         ; 465   ; 112            ; 82           ; 112            ; 473    ; 112             ; 112           ; 112             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxframe|rxcrc                                                                                                                                                                                                                                ; 12    ; 32             ; 0            ; 32             ; 33     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb_mux                                                                                                                                                    ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb_mux                                                                                                                                                    ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|rdemp_eq_comp_msb_mux                                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_mux                                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb                                                                                                                                                        ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb                                                                                                                                                        ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_msb                                                                                                                                                       ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_lsb                                                                                                                                                       ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|wrempty_eq_comp                                                                                                                                                           ; 18    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|rdfull_eq_comp                                                                                                                                                            ; 18    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|rdempty_eq_comp_msb                                                                                                                                                       ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|rdempty_eq_comp_lsb                                                                                                                                                       ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_msb                                                                                                                                                      ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_lsb                                                                                                                                                      ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|ws_dgrp|dffpipe10                                                                                                                                                         ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|ws_dgrp                                                                                                                                                                   ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|ws_bwp                                                                                                                                                                    ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|ws_brp                                                                                                                                                                    ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|wrfull_reg                                                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|wraclr                                                                                                                                                                    ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|rs_dgwp|dffpipe6                                                                                                                                                          ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|rs_dgwp                                                                                                                                                                   ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|rs_bwp                                                                                                                                                                    ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|rs_brp                                                                                                                                                                    ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|rdfull_reg                                                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|fifo_ram                                                                                                                                                                  ; 38    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|wrptr_g1p                                                                                                                                                                 ; 3     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|rdptr_g1p                                                                                                                                                                 ; 3     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|ws_dgrp_gray2bin                                                                                                                                                          ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|wrptr_g_gray2bin                                                                                                                                                          ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|rs_dgwp_gray2bin                                                                                                                                                          ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated|rdptr_g_gray2bin                                                                                                                                                          ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst|dcfifo_component|auto_generated                                                                                                                                                                           ; 21    ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxframe|rxtagbuf|altrxtagbuf1_inst                                                                                                                                                                                                           ; 21    ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxframe|rxtagbuf                                                                                                                                                                                                                             ; 21    ; 21             ; 0            ; 21             ; 38     ; 21              ; 21            ; 21              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb_mux                                                                                                                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb_mux                                                                                                                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|rdemp_eq_comp_msb_mux                                                                                                                                                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_mux                                                                                                                                                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb                                                                                                                                                      ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb                                                                                                                                                      ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_msb                                                                                                                                                     ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_lsb                                                                                                                                                     ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|wrempty_eq_comp                                                                                                                                                         ; 26    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|rdfull_eq_comp                                                                                                                                                          ; 26    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|rdempty_eq_comp_msb                                                                                                                                                     ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|rdempty_eq_comp_lsb                                                                                                                                                     ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_msb                                                                                                                                                    ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_lsb                                                                                                                                                    ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|ws_dgrp|dffpipe16                                                                                                                                                       ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|ws_dgrp                                                                                                                                                                 ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|ws_bwp                                                                                                                                                                  ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|ws_brp                                                                                                                                                                  ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|wrfull_reg                                                                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|wraclr                                                                                                                                                                  ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|rs_dgwp|dffpipe13                                                                                                                                                       ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|rs_dgwp                                                                                                                                                                 ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|rs_bwp                                                                                                                                                                  ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|rs_brp                                                                                                                                                                  ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|rdfull_reg                                                                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|fifo_ram                                                                                                                                                                ; 40    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|wrptr_g1p                                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|rdptr_g1p                                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|ws_dgrp_gray2bin                                                                                                                                                        ; 13    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|wrptr_g_gray2bin                                                                                                                                                        ; 13    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|rs_dgwp_gray2bin                                                                                                                                                        ; 13    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated|rdptr_g_gray2bin                                                                                                                                                        ; 13    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst|dcfifo_component|auto_generated                                                                                                                                                                         ; 15    ; 0              ; 0            ; 0              ; 40     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxframe|rxdatabuf|altrxdatabuf1_inst                                                                                                                                                                                                         ; 15    ; 0              ; 0            ; 0              ; 40     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxframe|rxdatabuf                                                                                                                                                                                                                            ; 15    ; 16             ; 0            ; 16             ; 40     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxframe                                                                                                                                                                                                                                      ; 52    ; 95             ; 0            ; 95             ; 202    ; 95              ; 95            ; 95              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txframe|mlut|fifo                                                                                                                                                                                                                            ; 13    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txframe|mlut|dpram|altdpram2_inst|altsyncram_component|auto_generated                                                                                                                                                                        ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txframe|mlut|dpram|altdpram2_inst                                                                                                                                                                                                            ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txframe|mlut|dpram                                                                                                                                                                                                                           ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txframe|mlut                                                                                                                                                                                                                                 ; 61    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txframe|txcrc                                                                                                                                                                                                                                ; 12    ; 1              ; 0            ; 1              ; 33     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txframe                                                                                                                                                                                                                                      ; 206   ; 39             ; 0            ; 39             ; 19     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb_mux                                                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb_mux                                                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rdemp_eq_comp_msb_mux                                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_mux                                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb                                                                                                                                                ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb                                                                                                                                                ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_msb                                                                                                                                               ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_lsb                                                                                                                                               ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|wrempty_eq_comp                                                                                                                                                   ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rdfull_eq_comp                                                                                                                                                    ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rdempty_eq_comp_msb                                                                                                                                               ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rdempty_eq_comp_lsb                                                                                                                                               ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_msb                                                                                                                                              ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_lsb                                                                                                                                              ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|ws_dgrp|dffpipe10                                                                                                                                                 ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|ws_dgrp                                                                                                                                                           ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|ws_bwp                                                                                                                                                            ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|ws_brp                                                                                                                                                            ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|wrfull_reg                                                                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|wraclr                                                                                                                                                            ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rs_dgwp|dffpipe6                                                                                                                                                  ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rs_dgwp                                                                                                                                                           ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rs_bwp                                                                                                                                                            ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rs_brp                                                                                                                                                            ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rdfull_reg                                                                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|fifo_ram                                                                                                                                                          ; 78    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|wrptr_g1p                                                                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rdptr_g1p                                                                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|ws_dgrp_gray2bin                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|wrptr_g_gray2bin                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rs_dgwp_gray2bin                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rdptr_g_gray2bin                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated                                                                                                                                                                   ; 69    ; 0              ; 0            ; 0              ; 78     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:2:rxparamfifo|altdcfiforx2_inst                                                                                                                                                                                                   ; 69    ; 0              ; 0            ; 0              ; 78     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:2:rxparamfifo                                                                                                                                                                                                                     ; 69    ; 5              ; 0            ; 5              ; 78     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb_mux                                                                                                                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb_mux                                                                                                                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rdemp_eq_comp_msb_mux                                                                                                                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_mux                                                                                                                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb                                                                                                                                                     ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb                                                                                                                                                     ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_msb                                                                                                                                                    ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_lsb                                                                                                                                                    ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|wrempty_eq_comp                                                                                                                                                        ; 24    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rdfull_eq_comp                                                                                                                                                         ; 24    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rdempty_eq_comp_msb                                                                                                                                                    ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rdempty_eq_comp_lsb                                                                                                                                                    ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_msb                                                                                                                                                   ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_lsb                                                                                                                                                   ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|ws_dgrp|dffpipe15                                                                                                                                                      ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|ws_dgrp                                                                                                                                                                ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|ws_bwp                                                                                                                                                                 ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|ws_brp                                                                                                                                                                 ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|wrfull_reg                                                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|wraclr                                                                                                                                                                 ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rs_dgwp|dffpipe12                                                                                                                                                      ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rs_dgwp                                                                                                                                                                ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rs_bwp                                                                                                                                                                 ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rs_brp                                                                                                                                                                 ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rdfull_reg                                                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|fifo_ram                                                                                                                                                               ; 36    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|wrptr_g1p                                                                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rdptr_g1p                                                                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|ws_dgrp_gray2bin                                                                                                                                                       ; 12    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|wrptr_g_gray2bin                                                                                                                                                       ; 12    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rs_dgwp_gray2bin                                                                                                                                                       ; 12    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rdptr_g_gray2bin                                                                                                                                                       ; 12    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated                                                                                                                                                                        ; 13    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:2:rxfifo|altdcfiforx1_inst                                                                                                                                                                                                        ; 13    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:2:rxfifo                                                                                                                                                                                                                          ; 13    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb_mux                                                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb_mux                                                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rdemp_eq_comp_msb_mux                                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_mux                                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb                                                                                                                                                ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb                                                                                                                                                ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_msb                                                                                                                                               ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_lsb                                                                                                                                               ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|wrempty_eq_comp                                                                                                                                                   ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rdfull_eq_comp                                                                                                                                                    ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rdempty_eq_comp_msb                                                                                                                                               ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rdempty_eq_comp_lsb                                                                                                                                               ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_msb                                                                                                                                              ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_lsb                                                                                                                                              ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|ws_dgrp|dffpipe10                                                                                                                                                 ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|ws_dgrp                                                                                                                                                           ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|ws_bwp                                                                                                                                                            ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|ws_brp                                                                                                                                                            ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|wrfull_reg                                                                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|wraclr                                                                                                                                                            ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rs_dgwp|dffpipe6                                                                                                                                                  ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rs_dgwp                                                                                                                                                           ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rs_bwp                                                                                                                                                            ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rs_brp                                                                                                                                                            ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rdfull_reg                                                                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|fifo_ram                                                                                                                                                          ; 78    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|wrptr_g1p                                                                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rdptr_g1p                                                                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|ws_dgrp_gray2bin                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|wrptr_g_gray2bin                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rs_dgwp_gray2bin                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated|rdptr_g_gray2bin                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst|dcfifo_component|auto_generated                                                                                                                                                                   ; 69    ; 0              ; 0            ; 0              ; 78     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:1:rxparamfifo|altdcfiforx2_inst                                                                                                                                                                                                   ; 69    ; 0              ; 0            ; 0              ; 78     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:1:rxparamfifo                                                                                                                                                                                                                     ; 69    ; 5              ; 0            ; 5              ; 78     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb_mux                                                                                                                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb_mux                                                                                                                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rdemp_eq_comp_msb_mux                                                                                                                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_mux                                                                                                                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb                                                                                                                                                     ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb                                                                                                                                                     ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_msb                                                                                                                                                    ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_lsb                                                                                                                                                    ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|wrempty_eq_comp                                                                                                                                                        ; 24    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rdfull_eq_comp                                                                                                                                                         ; 24    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rdempty_eq_comp_msb                                                                                                                                                    ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rdempty_eq_comp_lsb                                                                                                                                                    ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_msb                                                                                                                                                   ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_lsb                                                                                                                                                   ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|ws_dgrp|dffpipe15                                                                                                                                                      ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|ws_dgrp                                                                                                                                                                ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|ws_bwp                                                                                                                                                                 ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|ws_brp                                                                                                                                                                 ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|wrfull_reg                                                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|wraclr                                                                                                                                                                 ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rs_dgwp|dffpipe12                                                                                                                                                      ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rs_dgwp                                                                                                                                                                ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rs_bwp                                                                                                                                                                 ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rs_brp                                                                                                                                                                 ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rdfull_reg                                                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|fifo_ram                                                                                                                                                               ; 36    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|wrptr_g1p                                                                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rdptr_g1p                                                                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|ws_dgrp_gray2bin                                                                                                                                                       ; 12    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|wrptr_g_gray2bin                                                                                                                                                       ; 12    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rs_dgwp_gray2bin                                                                                                                                                       ; 12    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated|rdptr_g_gray2bin                                                                                                                                                       ; 12    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst|dcfifo_component|auto_generated                                                                                                                                                                        ; 13    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:1:rxfifo|altdcfiforx1_inst                                                                                                                                                                                                        ; 13    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport|\L1:1:rxfifo                                                                                                                                                                                                                          ; 13    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|rxport                                                                                                                                                                                                                                       ; 117   ; 406            ; 0            ; 406            ; 660    ; 406             ; 406           ; 406             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|txfifo                                                                                                                                                                                                                                ; 13    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb_mux                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb_mux                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdemp_eq_comp_msb_mux                                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_mux                                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb                                                                                                                                                   ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb                                                                                                                                                   ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_msb                                                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_lsb                                                                                                                                                  ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrempty_eq_comp                                                                                                                                                      ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdfull_eq_comp                                                                                                                                                       ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdempty_eq_comp_msb                                                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdempty_eq_comp_lsb                                                                                                                                                  ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_msb                                                                                                                                                 ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_lsb                                                                                                                                                 ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|ws_dgrp|dffpipe17                                                                                                                                                    ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|ws_dgrp                                                                                                                                                              ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|ws_bwp                                                                                                                                                               ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|ws_brp                                                                                                                                                               ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_reg                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wraclr                                                                                                                                                               ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rs_dgwp|dffpipe12                                                                                                                                                    ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rs_dgwp                                                                                                                                                              ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rs_bwp                                                                                                                                                               ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rs_brp                                                                                                                                                               ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdfull_reg                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|fifo_ram                                                                                                                                                             ; 61    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrptr_g1p                                                                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdptr_g1p                                                                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|ws_dgrp_gray2bin                                                                                                                                                     ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrptr_g_gray2bin                                                                                                                                                     ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rs_dgwp_gray2bin                                                                                                                                                     ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdptr_g_gray2bin                                                                                                                                                     ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated                                                                                                                                                                      ; 53    ; 0              ; 0            ; 0              ; 62     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:2:txbackfifo|altdcfifo2_inst                                                                                                                                                                                                      ; 53    ; 0              ; 0            ; 0              ; 62     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:2:txbackfifo                                                                                                                                                                                                                      ; 53    ; 85             ; 0            ; 85             ; 62     ; 85              ; 85            ; 85              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb_mux                                                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb_mux                                                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdemp_eq_comp_msb_mux                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_mux                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb                                                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb                                                                                                                                                  ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_msb                                                                                                                                                 ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_lsb                                                                                                                                                 ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrempty_eq_comp                                                                                                                                                     ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdfull_eq_comp                                                                                                                                                      ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdempty_eq_comp_msb                                                                                                                                                 ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdempty_eq_comp_lsb                                                                                                                                                 ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_msb                                                                                                                                                ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_lsb                                                                                                                                                ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|ws_dgrp|dffpipe17                                                                                                                                                   ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|ws_dgrp                                                                                                                                                             ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|ws_bwp                                                                                                                                                              ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|ws_brp                                                                                                                                                              ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_reg                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wraclr                                                                                                                                                              ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rs_dgwp|dffpipe12                                                                                                                                                   ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rs_dgwp                                                                                                                                                             ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rs_bwp                                                                                                                                                              ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rs_brp                                                                                                                                                              ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdfull_reg                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|fifo_ram                                                                                                                                                            ; 61    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrptr_g1p                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdptr_g1p                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|ws_dgrp_gray2bin                                                                                                                                                    ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrptr_g_gray2bin                                                                                                                                                    ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rs_dgwp_gray2bin                                                                                                                                                    ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdptr_g_gray2bin                                                                                                                                                    ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated                                                                                                                                                                     ; 53    ; 0              ; 0            ; 0              ; 62     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:2:txparamfifo|altdcfifo2_inst                                                                                                                                                                                                     ; 53    ; 0              ; 0            ; 0              ; 62     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:2:txparamfifo                                                                                                                                                                                                                     ; 53    ; 1              ; 0            ; 1              ; 62     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:2:txdatabuf|altdpram1_64_8_inst|altsyncram_component|auto_generated                                                                                                                                                               ; 88    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:2:txdatabuf|altdpram1_64_8_inst                                                                                                                                                                                                   ; 88    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:2:txdatabuf                                                                                                                                                                                                                       ; 88    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb_mux                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb_mux                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdemp_eq_comp_msb_mux                                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_mux                                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb                                                                                                                                                   ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb                                                                                                                                                   ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_msb                                                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_lsb                                                                                                                                                  ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrempty_eq_comp                                                                                                                                                      ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdfull_eq_comp                                                                                                                                                       ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdempty_eq_comp_msb                                                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdempty_eq_comp_lsb                                                                                                                                                  ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_msb                                                                                                                                                 ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_lsb                                                                                                                                                 ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|ws_dgrp|dffpipe17                                                                                                                                                    ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|ws_dgrp                                                                                                                                                              ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|ws_bwp                                                                                                                                                               ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|ws_brp                                                                                                                                                               ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_reg                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wraclr                                                                                                                                                               ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rs_dgwp|dffpipe12                                                                                                                                                    ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rs_dgwp                                                                                                                                                              ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rs_bwp                                                                                                                                                               ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rs_brp                                                                                                                                                               ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdfull_reg                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|fifo_ram                                                                                                                                                             ; 61    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrptr_g1p                                                                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdptr_g1p                                                                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|ws_dgrp_gray2bin                                                                                                                                                     ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrptr_g_gray2bin                                                                                                                                                     ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rs_dgwp_gray2bin                                                                                                                                                     ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdptr_g_gray2bin                                                                                                                                                     ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst|dcfifo_component|auto_generated                                                                                                                                                                      ; 53    ; 0              ; 0            ; 0              ; 62     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:1:txbackfifo|altdcfifo2_inst                                                                                                                                                                                                      ; 53    ; 0              ; 0            ; 0              ; 62     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:1:txbackfifo                                                                                                                                                                                                                      ; 53    ; 85             ; 0            ; 85             ; 62     ; 85              ; 85            ; 85              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb_mux                                                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb_mux                                                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdemp_eq_comp_msb_mux                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_mux                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb                                                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb                                                                                                                                                  ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_msb                                                                                                                                                 ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_lsb                                                                                                                                                 ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrempty_eq_comp                                                                                                                                                     ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdfull_eq_comp                                                                                                                                                      ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdempty_eq_comp_msb                                                                                                                                                 ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdempty_eq_comp_lsb                                                                                                                                                 ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_msb                                                                                                                                                ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_lsb                                                                                                                                                ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|ws_dgrp|dffpipe17                                                                                                                                                   ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|ws_dgrp                                                                                                                                                             ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|ws_bwp                                                                                                                                                              ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|ws_brp                                                                                                                                                              ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrfull_reg                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wraclr                                                                                                                                                              ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rs_dgwp|dffpipe12                                                                                                                                                   ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rs_dgwp                                                                                                                                                             ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rs_bwp                                                                                                                                                              ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rs_brp                                                                                                                                                              ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdfull_reg                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|fifo_ram                                                                                                                                                            ; 61    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrptr_g1p                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdptr_g1p                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|ws_dgrp_gray2bin                                                                                                                                                    ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|wrptr_g_gray2bin                                                                                                                                                    ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rs_dgwp_gray2bin                                                                                                                                                    ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated|rdptr_g_gray2bin                                                                                                                                                    ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst|dcfifo_component|auto_generated                                                                                                                                                                     ; 53    ; 0              ; 0            ; 0              ; 62     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:1:txparamfifo|altdcfifo2_inst                                                                                                                                                                                                     ; 53    ; 0              ; 0            ; 0              ; 62     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:1:txparamfifo                                                                                                                                                                                                                     ; 53    ; 1              ; 0            ; 1              ; 62     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:1:txdatabuf|altdpram1_64_8_inst|altsyncram_component|auto_generated                                                                                                                                                               ; 88    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:1:txdatabuf|altdpram1_64_8_inst                                                                                                                                                                                                   ; 88    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport|\L1:1:txdatabuf                                                                                                                                                                                                                       ; 88    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx|txport                                                                                                                                                                                                                                       ; 238   ; 258            ; 0            ; 258            ; 446    ; 258             ; 258           ; 258             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac|txrx                                                                                                                                                                                                                                              ; 463   ; 4              ; 0            ; 4              ; 648    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|mac                                                                                                                                                                                                                                                   ; 268   ; 0              ; 0            ; 0              ; 268    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC|syncrst                                                                                                                                                                                                                                               ; 16    ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|\MAC:0:MAC                                                                                                                                                                                                                                                       ; 256   ; 405            ; 0            ; 405            ; 259    ; 405             ; 405           ; 405             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst|SyncRST                                                                                                                                                                                                                                                          ; 16    ; 16             ; 0            ; 16             ; 8      ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0|ethlink_inst                                                                                                                                                                                                                                                                  ; 152   ; 12             ; 6            ; 12             ; 91     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; c0                                                                                                                                                                                                                                                                               ; 152   ; 1              ; 4            ; 1              ; 91     ; 1               ; 1             ; 1               ; 4     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_004|alt_rst_req_sync_uq1                                                                                                                                                                                                                                       ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_004|alt_rst_sync_uq1                                                                                                                                                                                                                                           ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_004                                                                                                                                                                                                                                                            ; 33    ; 30             ; 0            ; 30             ; 1      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_003|alt_rst_req_sync_uq1                                                                                                                                                                                                                                       ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_003|alt_rst_sync_uq1                                                                                                                                                                                                                                           ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_003                                                                                                                                                                                                                                                            ; 33    ; 30             ; 0            ; 30             ; 1      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_002                                                                                                                                                                                                                                                            ; 32    ; 30             ; 0            ; 30             ; 1      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_001                                                                                                                                                                                                                                                            ; 32    ; 30             ; 0            ; 30             ; 1      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller|alt_rst_req_sync_uq1                                                                                                                                                                                                                                           ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller|alt_rst_sync_uq1                                                                                                                                                                                                                                               ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller                                                                                                                                                                                                                                                                ; 33    ; 31             ; 0            ; 31             ; 2      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|irq_mapper                                                                                                                                                                                                                                                                    ; 8     ; 26             ; 2            ; 26             ; 32     ; 26              ; 26            ; 26              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_014|error_adapter_0                                                                                                                                                                                                                       ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_014                                                                                                                                                                                                                                       ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_013|error_adapter_0                                                                                                                                                                                                                       ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_013                                                                                                                                                                                                                                       ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_012|error_adapter_0                                                                                                                                                                                                                       ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_012                                                                                                                                                                                                                                       ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_011|error_adapter_0                                                                                                                                                                                                                       ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_011                                                                                                                                                                                                                                       ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_010|error_adapter_0                                                                                                                                                                                                                       ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_010                                                                                                                                                                                                                                       ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_009|error_adapter_0                                                                                                                                                                                                                       ; 134   ; 1              ; 2            ; 1              ; 133    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_009                                                                                                                                                                                                                                       ; 134   ; 0              ; 0            ; 0              ; 133    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_008|error_adapter_0                                                                                                                                                                                                                       ; 134   ; 1              ; 2            ; 1              ; 133    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_008                                                                                                                                                                                                                                       ; 134   ; 0              ; 0            ; 0              ; 133    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_007|error_adapter_0                                                                                                                                                                                                                       ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_007                                                                                                                                                                                                                                       ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_006|error_adapter_0                                                                                                                                                                                                                       ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_006                                                                                                                                                                                                                                       ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_005|error_adapter_0                                                                                                                                                                                                                       ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_005                                                                                                                                                                                                                                       ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_004|error_adapter_0                                                                                                                                                                                                                       ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_004                                                                                                                                                                                                                                       ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_003|error_adapter_0                                                                                                                                                                                                                       ; 134   ; 1              ; 2            ; 1              ; 133    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_003                                                                                                                                                                                                                                       ; 134   ; 0              ; 0            ; 0              ; 133    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_002|error_adapter_0                                                                                                                                                                                                                       ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_002                                                                                                                                                                                                                                       ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_001|error_adapter_0                                                                                                                                                                                                                       ; 262   ; 1              ; 2            ; 1              ; 261    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_001                                                                                                                                                                                                                                       ; 262   ; 0              ; 0            ; 0              ; 261    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                                                                                                                                                                                           ; 262   ; 1              ; 2            ; 1              ; 261    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter                                                                                                                                                                                                                                           ; 262   ; 0              ; 0            ; 0              ; 261    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_007|clock_xer|out_to_in_synchronizer                                                                                                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_007|clock_xer|in_to_out_synchronizer                                                                                                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_007|clock_xer                                                                                                                                                                                                                                       ; 138   ; 0              ; 0            ; 0              ; 134    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_007                                                                                                                                                                                                                                                 ; 140   ; 2              ; 0            ; 2              ; 134    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_006|clock_xer|out_to_in_synchronizer                                                                                                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_006|clock_xer|in_to_out_synchronizer                                                                                                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_006|clock_xer                                                                                                                                                                                                                                       ; 390   ; 0              ; 0            ; 0              ; 386    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_006                                                                                                                                                                                                                                                 ; 392   ; 2              ; 0            ; 2              ; 386    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_005|clock_xer|out_to_in_synchronizer                                                                                                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_005|clock_xer|in_to_out_synchronizer                                                                                                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_005|clock_xer                                                                                                                                                                                                                                       ; 390   ; 0              ; 0            ; 0              ; 386    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_005                                                                                                                                                                                                                                                 ; 392   ; 2              ; 0            ; 2              ; 386    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_004|clock_xer|out_to_in_synchronizer                                                                                                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_004|clock_xer|in_to_out_synchronizer                                                                                                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_004|clock_xer                                                                                                                                                                                                                                       ; 390   ; 0              ; 0            ; 0              ; 386    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_004                                                                                                                                                                                                                                                 ; 392   ; 2              ; 0            ; 2              ; 386    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_003|clock_xer|out_to_in_synchronizer                                                                                                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_003|clock_xer|in_to_out_synchronizer                                                                                                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_003|clock_xer                                                                                                                                                                                                                                       ; 390   ; 0              ; 0            ; 0              ; 386    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_003                                                                                                                                                                                                                                                 ; 392   ; 2              ; 0            ; 2              ; 386    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_002|clock_xer|out_to_in_synchronizer                                                                                                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_002|clock_xer|in_to_out_synchronizer                                                                                                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_002|clock_xer                                                                                                                                                                                                                                       ; 390   ; 0              ; 0            ; 0              ; 386    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_002                                                                                                                                                                                                                                                 ; 392   ; 2              ; 0            ; 2              ; 386    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_001|clock_xer|out_to_in_synchronizer                                                                                                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_001|clock_xer|in_to_out_synchronizer                                                                                                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_001|clock_xer                                                                                                                                                                                                                                       ; 390   ; 0              ; 0            ; 0              ; 386    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_001                                                                                                                                                                                                                                                 ; 392   ; 2              ; 0            ; 2              ; 386    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser|clock_xer|out_to_in_synchronizer                                                                                                                                                                                                                    ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser|clock_xer|in_to_out_synchronizer                                                                                                                                                                                                                    ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser|clock_xer                                                                                                                                                                                                                                           ; 390   ; 0              ; 0            ; 0              ; 386    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser                                                                                                                                                                                                                                                     ; 392   ; 2              ; 0            ; 2              ; 386    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|dma_fifo_subsystem_1_dma_descriptor_slave_to_nios_cpu_data_master_rsp_width_adapter                                                                                                                                                                         ; 247   ; 3              ; 2            ; 3              ; 134    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|dma_fifo_susbystem_dma_descriptor_slave_to_nios_cpu_data_master_rsp_width_adapter                                                                                                                                                                           ; 247   ; 3              ; 2            ; 3              ; 134    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|from_eth_to_ddr_eth_dma_descriptor_slave_to_nios_cpu_data_master_rsp_width_adapter                                                                                                                                                                          ; 247   ; 3              ; 2            ; 3              ; 134    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|ddr2_ram_1_avl_to_nios_cpu_data_master_rsp_width_adapter                                                                                                                                                                                                    ; 391   ; 3              ; 2            ; 3              ; 134    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|ddr2_ram_avl_to_nios_cpu_data_master_rsp_width_adapter                                                                                                                                                                                                      ; 391   ; 3              ; 2            ; 3              ; 134    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|nios_cpu_data_master_to_dma_fifo_subsystem_1_dma_descriptor_slave_cmd_width_adapter|uncompressor                                                                                                                                                            ; 53    ; 4              ; 0            ; 4              ; 44     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|nios_cpu_data_master_to_dma_fifo_subsystem_1_dma_descriptor_slave_cmd_width_adapter                                                                                                                                                                         ; 139   ; 14             ; 0            ; 14             ; 242    ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|nios_cpu_data_master_to_dma_fifo_susbystem_dma_descriptor_slave_cmd_width_adapter|uncompressor                                                                                                                                                              ; 53    ; 4              ; 0            ; 4              ; 44     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|nios_cpu_data_master_to_dma_fifo_susbystem_dma_descriptor_slave_cmd_width_adapter                                                                                                                                                                           ; 139   ; 14             ; 0            ; 14             ; 242    ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|nios_cpu_data_master_to_from_eth_to_ddr_eth_dma_descriptor_slave_cmd_width_adapter|uncompressor                                                                                                                                                             ; 53    ; 4              ; 0            ; 4              ; 44     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|nios_cpu_data_master_to_from_eth_to_ddr_eth_dma_descriptor_slave_cmd_width_adapter                                                                                                                                                                          ; 139   ; 14             ; 0            ; 14             ; 242    ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|nios_cpu_data_master_to_ddr2_ram_1_avl_cmd_width_adapter|uncompressor                                                                                                                                                                                       ; 53    ; 4              ; 0            ; 4              ; 44     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|nios_cpu_data_master_to_ddr2_ram_1_avl_cmd_width_adapter                                                                                                                                                                                                    ; 139   ; 16             ; 0            ; 16             ; 386    ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|nios_cpu_data_master_to_ddr2_ram_avl_cmd_width_adapter|uncompressor                                                                                                                                                                                         ; 53    ; 4              ; 0            ; 4              ; 44     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|nios_cpu_data_master_to_ddr2_ram_avl_cmd_width_adapter                                                                                                                                                                                                      ; 139   ; 16             ; 0            ; 16             ; 386    ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux_004|arb|adder                                                                                                                                                                                                                                       ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux_004|arb                                                                                                                                                                                                                                             ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux_004                                                                                                                                                                                                                                                 ; 269   ; 0              ; 0            ; 0              ; 135    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux_003|arb|adder                                                                                                                                                                                                                                       ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux_003|arb                                                                                                                                                                                                                                             ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux_003                                                                                                                                                                                                                                                 ; 773   ; 0              ; 0            ; 0              ; 387    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux_002|arb|adder                                                                                                                                                                                                                                       ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux_002|arb                                                                                                                                                                                                                                             ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux_002                                                                                                                                                                                                                                                 ; 773   ; 0              ; 0            ; 0              ; 387    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux_001|arb|adder                                                                                                                                                                                                                                       ; 60    ; 30             ; 0            ; 30             ; 30     ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux_001|arb                                                                                                                                                                                                                                             ; 19    ; 0              ; 4            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux_001                                                                                                                                                                                                                                                 ; 1998  ; 0              ; 0            ; 0              ; 148    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux|arb|adder                                                                                                                                                                                                                                           ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux|arb                                                                                                                                                                                                                                                 ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux                                                                                                                                                                                                                                                     ; 773   ; 0              ; 0            ; 0              ; 387    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_demux_014                                                                                                                                                                                                                                               ; 136   ; 1              ; 2            ; 1              ; 134    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_demux_013                                                                                                                                                                                                                                               ; 136   ; 1              ; 2            ; 1              ; 134    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_demux_012                                                                                                                                                                                                                                               ; 136   ; 1              ; 2            ; 1              ; 134    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_demux_011                                                                                                                                                                                                                                               ; 136   ; 1              ; 2            ; 1              ; 134    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_demux_010                                                                                                                                                                                                                                               ; 137   ; 4              ; 2            ; 4              ; 267    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_demux_009                                                                                                                                                                                                                                               ; 244   ; 1              ; 2            ; 1              ; 242    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_demux_008                                                                                                                                                                                                                                               ; 244   ; 1              ; 2            ; 1              ; 242    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_demux_007                                                                                                                                                                                                                                               ; 136   ; 1              ; 2            ; 1              ; 134    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_demux_006                                                                                                                                                                                                                                               ; 136   ; 1              ; 2            ; 1              ; 134    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_demux_005                                                                                                                                                                                                                                               ; 137   ; 4              ; 2            ; 4              ; 267    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_demux_004                                                                                                                                                                                                                                               ; 136   ; 1              ; 2            ; 1              ; 134    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_demux_003                                                                                                                                                                                                                                               ; 244   ; 1              ; 2            ; 1              ; 242    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_demux_002                                                                                                                                                                                                                                               ; 136   ; 1              ; 2            ; 1              ; 134    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_demux_001                                                                                                                                                                                                                                               ; 391   ; 16             ; 2            ; 16             ; 1541   ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_demux                                                                                                                                                                                                                                                   ; 391   ; 16             ; 2            ; 16             ; 1541   ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_014                                                                                                                                                                                                                                                 ; 136   ; 0              ; 2            ; 0              ; 134    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_013                                                                                                                                                                                                                                                 ; 136   ; 0              ; 2            ; 0              ; 134    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_012                                                                                                                                                                                                                                                 ; 136   ; 0              ; 2            ; 0              ; 134    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_011                                                                                                                                                                                                                                                 ; 136   ; 0              ; 2            ; 0              ; 134    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_010|arb|adder                                                                                                                                                                                                                                       ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_010|arb                                                                                                                                                                                                                                             ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_010                                                                                                                                                                                                                                                 ; 269   ; 0              ; 0            ; 0              ; 135    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_009                                                                                                                                                                                                                                                 ; 244   ; 0              ; 2            ; 0              ; 242    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_008                                                                                                                                                                                                                                                 ; 244   ; 0              ; 2            ; 0              ; 242    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_007                                                                                                                                                                                                                                                 ; 136   ; 0              ; 2            ; 0              ; 134    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_006                                                                                                                                                                                                                                                 ; 136   ; 0              ; 2            ; 0              ; 134    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_005|arb|adder                                                                                                                                                                                                                                       ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_005|arb                                                                                                                                                                                                                                             ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_005                                                                                                                                                                                                                                                 ; 269   ; 0              ; 0            ; 0              ; 135    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_004                                                                                                                                                                                                                                                 ; 136   ; 0              ; 2            ; 0              ; 134    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_003                                                                                                                                                                                                                                                 ; 244   ; 0              ; 2            ; 0              ; 242    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_002                                                                                                                                                                                                                                                 ; 136   ; 0              ; 2            ; 0              ; 134    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_001|arb|adder                                                                                                                                                                                                                                       ; 16    ; 4              ; 0            ; 4              ; 8      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_001|arb                                                                                                                                                                                                                                             ; 8     ; 0              ; 1            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_001                                                                                                                                                                                                                                                 ; 1543  ; 0              ; 0            ; 0              ; 389    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux|arb|adder                                                                                                                                                                                                                                           ; 16    ; 4              ; 0            ; 4              ; 8      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux|arb                                                                                                                                                                                                                                                 ; 8     ; 0              ; 1            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux                                                                                                                                                                                                                                                     ; 1543  ; 0              ; 0            ; 0              ; 389    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_demux_004                                                                                                                                                                                                                                               ; 151   ; 4              ; 15           ; 4              ; 267    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_demux_003                                                                                                                                                                                                                                               ; 403   ; 4              ; 15           ; 4              ; 771    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_demux_002                                                                                                                                                                                                                                               ; 403   ; 4              ; 15           ; 4              ; 771    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_demux_001                                                                                                                                                                                                                                               ; 164   ; 225            ; 2            ; 225            ; 1996   ; 225             ; 225           ; 225             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_demux                                                                                                                                                                                                                                                   ; 389   ; 4              ; 2            ; 4              ; 771    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|nios_cpu_instruction_master_limiter                                                                                                                                                                                                                         ; 270   ; 0              ; 0            ; 0              ; 282    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|dma_fifo_subsystem_1_dma_mm_read_limiter                                                                                                                                                                                                                    ; 774   ; 0              ; 0            ; 0              ; 786    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|dma_fifo_susbystem_dma_mm_read_limiter                                                                                                                                                                                                                      ; 774   ; 0              ; 0            ; 0              ; 786    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|nios_cpu_data_master_limiter                                                                                                                                                                                                                                ; 270   ; 0              ; 0            ; 0              ; 282    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_019|the_default_decode                                                                                                                                                                                                                               ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_019                                                                                                                                                                                                                                                  ; 121   ; 0              ; 2            ; 0              ; 134    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_018|the_default_decode                                                                                                                                                                                                                               ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_018                                                                                                                                                                                                                                                  ; 121   ; 0              ; 2            ; 0              ; 134    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_017|the_default_decode                                                                                                                                                                                                                               ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_017                                                                                                                                                                                                                                                  ; 121   ; 0              ; 2            ; 0              ; 134    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_016|the_default_decode                                                                                                                                                                                                                               ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_016                                                                                                                                                                                                                                                  ; 121   ; 0              ; 2            ; 0              ; 134    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_015|the_default_decode                                                                                                                                                                                                                               ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_015                                                                                                                                                                                                                                                  ; 121   ; 0              ; 2            ; 0              ; 134    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_014|the_default_decode                                                                                                                                                                                                                               ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_014                                                                                                                                                                                                                                                  ; 229   ; 0              ; 2            ; 0              ; 242    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_013|the_default_decode                                                                                                                                                                                                                               ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_013                                                                                                                                                                                                                                                  ; 229   ; 0              ; 2            ; 0              ; 242    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_012|the_default_decode                                                                                                                                                                                                                               ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_012                                                                                                                                                                                                                                                  ; 121   ; 0              ; 2            ; 0              ; 134    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_011|the_default_decode                                                                                                                                                                                                                               ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_011                                                                                                                                                                                                                                                  ; 121   ; 0              ; 2            ; 0              ; 134    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_010|the_default_decode                                                                                                                                                                                                                               ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_010                                                                                                                                                                                                                                                  ; 121   ; 0              ; 2            ; 0              ; 134    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_009|the_default_decode                                                                                                                                                                                                                               ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_009                                                                                                                                                                                                                                                  ; 121   ; 0              ; 2            ; 0              ; 134    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_008|the_default_decode                                                                                                                                                                                                                               ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_008                                                                                                                                                                                                                                                  ; 229   ; 0              ; 2            ; 0              ; 242    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_007|the_default_decode                                                                                                                                                                                                                               ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_007                                                                                                                                                                                                                                                  ; 121   ; 0              ; 2            ; 0              ; 134    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_006|the_default_decode                                                                                                                                                                                                                               ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_006                                                                                                                                                                                                                                                  ; 373   ; 0              ; 2            ; 0              ; 386    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_005|the_default_decode                                                                                                                                                                                                                               ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_005                                                                                                                                                                                                                                                  ; 373   ; 0              ; 2            ; 0              ; 386    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_004|the_default_decode                                                                                                                                                                                                                               ; 0     ; 19             ; 0            ; 19             ; 19     ; 19              ; 19            ; 19              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_004                                                                                                                                                                                                                                                  ; 121   ; 0              ; 6            ; 0              ; 134    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_003|the_default_decode                                                                                                                                                                                                                               ; 0     ; 19             ; 0            ; 19             ; 19     ; 19              ; 19            ; 19              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_003                                                                                                                                                                                                                                                  ; 373   ; 0              ; 6            ; 0              ; 386    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_002|the_default_decode                                                                                                                                                                                                                               ; 0     ; 19             ; 0            ; 19             ; 19     ; 19              ; 19            ; 19              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_002                                                                                                                                                                                                                                                  ; 373   ; 0              ; 6            ; 0              ; 386    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_001|the_default_decode                                                                                                                                                                                                                               ; 0     ; 19             ; 0            ; 19             ; 19     ; 19              ; 19            ; 19              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_001                                                                                                                                                                                                                                                  ; 121   ; 0              ; 6            ; 0              ; 134    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router|the_default_decode                                                                                                                                                                                                                                   ; 0     ; 19             ; 0            ; 19             ; 19     ; 19              ; 19            ; 19              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router                                                                                                                                                                                                                                                      ; 373   ; 0              ; 6            ; 0              ; 386    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|input_io_s1_agent_rsp_fifo                                                                                                                                                                                                                                  ; 161   ; 39             ; 0            ; 39             ; 120    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|input_io_s1_agent|uncompressor                                                                                                                                                                                                                              ; 53    ; 1              ; 0            ; 1              ; 51     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|input_io_s1_agent                                                                                                                                                                                                                                           ; 330   ; 39             ; 52           ; 39             ; 350    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pilot_sig_s1_agent_rsp_fifo                                                                                                                                                                                                                                 ; 161   ; 39             ; 0            ; 39             ; 120    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pilot_sig_s1_agent|uncompressor                                                                                                                                                                                                                             ; 53    ; 1              ; 0            ; 1              ; 51     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pilot_sig_s1_agent                                                                                                                                                                                                                                          ; 330   ; 39             ; 52           ; 39             ; 350    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sys_timer_s1_agent_rsp_fifo                                                                                                                                                                                                                                 ; 161   ; 39             ; 0            ; 39             ; 120    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sys_timer_s1_agent|uncompressor                                                                                                                                                                                                                             ; 53    ; 1              ; 0            ; 1              ; 51     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sys_timer_s1_agent                                                                                                                                                                                                                                          ; 330   ; 39             ; 52           ; 39             ; 350    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|ctrl_sig_s1_agent_rsp_fifo                                                                                                                                                                                                                                  ; 161   ; 39             ; 0            ; 39             ; 120    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|ctrl_sig_s1_agent|uncompressor                                                                                                                                                                                                                              ; 53    ; 1              ; 0            ; 1              ; 51     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|ctrl_sig_s1_agent                                                                                                                                                                                                                                           ; 330   ; 39             ; 52           ; 39             ; 350    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|system_ram_s1_agent_rsp_fifo                                                                                                                                                                                                                                ; 161   ; 39             ; 0            ; 39             ; 120    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|system_ram_s1_agent|uncompressor                                                                                                                                                                                                                            ; 53    ; 1              ; 0            ; 1              ; 51     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|system_ram_s1_agent                                                                                                                                                                                                                                         ; 330   ; 39             ; 52           ; 39             ; 350    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|dma_fifo_subsystem_1_dma_descriptor_slave_agent_rsp_fifo                                                                                                                                                                                                    ; 269   ; 39             ; 0            ; 39             ; 228    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|dma_fifo_subsystem_1_dma_descriptor_slave_agent|uncompressor                                                                                                                                                                                                ; 53    ; 1              ; 0            ; 1              ; 51     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|dma_fifo_subsystem_1_dma_descriptor_slave_agent                                                                                                                                                                                                             ; 738   ; 137            ; 148          ; 137            ; 772    ; 137             ; 137           ; 137             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|dma_fifo_susbystem_dma_descriptor_slave_agent_rsp_fifo                                                                                                                                                                                                      ; 269   ; 39             ; 0            ; 39             ; 228    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|dma_fifo_susbystem_dma_descriptor_slave_agent|uncompressor                                                                                                                                                                                                  ; 53    ; 1              ; 0            ; 1              ; 51     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|dma_fifo_susbystem_dma_descriptor_slave_agent                                                                                                                                                                                                               ; 738   ; 137            ; 148          ; 137            ; 772    ; 137             ; 137           ; 137             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|dma_fifo_subsystem_1_dma_csr_agent_rsp_fifo                                                                                                                                                                                                                 ; 161   ; 39             ; 0            ; 39             ; 120    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|dma_fifo_subsystem_1_dma_csr_agent|uncompressor                                                                                                                                                                                                             ; 53    ; 1              ; 0            ; 1              ; 51     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|dma_fifo_subsystem_1_dma_csr_agent                                                                                                                                                                                                                          ; 330   ; 39             ; 52           ; 39             ; 350    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|dma_fifo_susbystem_dma_csr_agent_rsp_fifo                                                                                                                                                                                                                   ; 161   ; 39             ; 0            ; 39             ; 120    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|dma_fifo_susbystem_dma_csr_agent|uncompressor                                                                                                                                                                                                               ; 53    ; 1              ; 0            ; 1              ; 51     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|dma_fifo_susbystem_dma_csr_agent                                                                                                                                                                                                                            ; 330   ; 39             ; 52           ; 39             ; 350    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|nios_cpu_debug_mem_slave_agent_rsp_fifo                                                                                                                                                                                                                     ; 161   ; 39             ; 0            ; 39             ; 120    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|nios_cpu_debug_mem_slave_agent|uncompressor                                                                                                                                                                                                                 ; 53    ; 1              ; 0            ; 1              ; 51     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|nios_cpu_debug_mem_slave_agent                                                                                                                                                                                                                              ; 330   ; 39             ; 52           ; 39             ; 350    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|jtag_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                                                                                                       ; 161   ; 39             ; 0            ; 39             ; 120    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|jtag_avalon_jtag_slave_agent|uncompressor                                                                                                                                                                                                                   ; 53    ; 1              ; 0            ; 1              ; 51     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|jtag_avalon_jtag_slave_agent                                                                                                                                                                                                                                ; 330   ; 39             ; 52           ; 39             ; 350    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|from_eth_to_ddr_eth_dma_descriptor_slave_agent_rsp_fifo                                                                                                                                                                                                     ; 269   ; 39             ; 0            ; 39             ; 228    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|from_eth_to_ddr_eth_dma_descriptor_slave_agent|uncompressor                                                                                                                                                                                                 ; 53    ; 1              ; 0            ; 1              ; 51     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|from_eth_to_ddr_eth_dma_descriptor_slave_agent                                                                                                                                                                                                              ; 738   ; 137            ; 148          ; 137            ; 772    ; 137             ; 137           ; 137             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|from_eth_to_ddr_eth_dma_csr_agent_rsp_fifo                                                                                                                                                                                                                  ; 161   ; 39             ; 0            ; 39             ; 120    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|from_eth_to_ddr_eth_dma_csr_agent|uncompressor                                                                                                                                                                                                              ; 53    ; 1              ; 0            ; 1              ; 51     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|from_eth_to_ddr_eth_dma_csr_agent                                                                                                                                                                                                                           ; 330   ; 39             ; 52           ; 39             ; 350    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|ddr2_ram_1_avl_agent_rdata_fifo                                                                                                                                                                                                                             ; 303   ; 41             ; 0            ; 41             ; 260    ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|ddr2_ram_1_avl_agent_rsp_fifo                                                                                                                                                                                                                               ; 413   ; 39             ; 0            ; 39             ; 372    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|ddr2_ram_1_avl_agent|uncompressor                                                                                                                                                                                                                           ; 53    ; 1              ; 0            ; 1              ; 51     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|ddr2_ram_1_avl_agent                                                                                                                                                                                                                                        ; 1282  ; 266            ; 276          ; 266            ; 1335   ; 266             ; 266           ; 266             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|ddr2_ram_avl_agent_rsp_fifo                                                                                                                                                                                                                                 ; 413   ; 39             ; 0            ; 39             ; 372    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|ddr2_ram_avl_agent|uncompressor                                                                                                                                                                                                                             ; 53    ; 1              ; 0            ; 1              ; 51     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|ddr2_ram_avl_agent                                                                                                                                                                                                                                          ; 1282  ; 266            ; 276          ; 266            ; 1335   ; 266             ; 266           ; 266             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|nios_cpu_instruction_master_agent                                                                                                                                                                                                                           ; 211   ; 44             ; 98           ; 44             ; 153    ; 44              ; 44            ; 44              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|dma_fifo_subsystem_1_dma_mm_read_agent                                                                                                                                                                                                                      ; 720   ; 39             ; 133          ; 39             ; 629    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|dma_fifo_susbystem_dma_mm_read_agent                                                                                                                                                                                                                        ; 720   ; 39             ; 133          ; 39             ; 629    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|nios_cpu_data_master_agent                                                                                                                                                                                                                                  ; 211   ; 44             ; 98           ; 44             ; 153    ; 44              ; 44            ; 44              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|from_eth_to_ddr_eth_dma_mm_write_agent                                                                                                                                                                                                                      ; 718   ; 44             ; 133          ; 44             ; 629    ; 44              ; 44            ; 44              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|input_io_s1_translator                                                                                                                                                                                                                                      ; 115   ; 6              ; 33           ; 6              ; 36     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pilot_sig_s1_translator                                                                                                                                                                                                                                     ; 115   ; 6              ; 33           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sys_timer_s1_translator                                                                                                                                                                                                                                     ; 99    ; 22             ; 48           ; 22             ; 55     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|ctrl_sig_s1_translator                                                                                                                                                                                                                                      ; 115   ; 6              ; 33           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|system_ram_s1_translator                                                                                                                                                                                                                                    ; 115   ; 7              ; 15           ; 7              ; 90     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|dma_fifo_subsystem_1_dma_descriptor_slave_translator                                                                                                                                                                                                        ; 321   ; 133            ; 31           ; 133            ; 275    ; 133             ; 133           ; 133             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|dma_fifo_susbystem_dma_descriptor_slave_translator                                                                                                                                                                                                          ; 321   ; 133            ; 31           ; 133            ; 275    ; 133             ; 133           ; 133             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|dma_fifo_subsystem_1_dma_csr_translator                                                                                                                                                                                                                     ; 115   ; 6              ; 29           ; 6              ; 75     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|dma_fifo_susbystem_dma_csr_translator                                                                                                                                                                                                                       ; 115   ; 6              ; 29           ; 6              ; 75     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|nios_cpu_debug_mem_slave_translator                                                                                                                                                                                                                         ; 115   ; 5              ; 23           ; 5              ; 82     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|jtag_avalon_jtag_slave_translator                                                                                                                                                                                                                           ; 115   ; 5              ; 34           ; 5              ; 70     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|from_eth_to_ddr_eth_dma_descriptor_slave_translator                                                                                                                                                                                                         ; 321   ; 133            ; 31           ; 133            ; 275    ; 133             ; 133           ; 133             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|from_eth_to_ddr_eth_dma_csr_translator                                                                                                                                                                                                                      ; 115   ; 6              ; 29           ; 6              ; 75     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|ddr2_ram_1_avl_translator                                                                                                                                                                                                                                   ; 596   ; 4              ; 7            ; 4              ; 577    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|ddr2_ram_avl_translator                                                                                                                                                                                                                                     ; 596   ; 4              ; 7            ; 4              ; 577    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|nios_cpu_instruction_master_translator                                                                                                                                                                                                                      ; 116   ; 51             ; 2            ; 51             ; 109    ; 51              ; 51            ; 51              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|dma_fifo_subsystem_1_dma_mm_read_translator                                                                                                                                                                                                                 ; 593   ; 267            ; 0            ; 267            ; 590    ; 267             ; 267           ; 267             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|dma_fifo_susbystem_dma_mm_read_translator                                                                                                                                                                                                                   ; 593   ; 267            ; 0            ; 267            ; 590    ; 267             ; 267           ; 267             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|nios_cpu_data_master_translator                                                                                                                                                                                                                             ; 116   ; 12             ; 2            ; 12             ; 109    ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|from_eth_to_ddr_eth_dma_mm_write_translator                                                                                                                                                                                                                 ; 591   ; 19             ; 2            ; 19             ; 331    ; 19              ; 19            ; 19              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0                                                                                                                                                                                                                                                             ; 1391  ; 0              ; 3            ; 0              ; 2016   ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|system_ram|the_altsyncram|auto_generated|mux2                                                                                                                                                                                                                                 ; 516   ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|system_ram|the_altsyncram|auto_generated|decode3                                                                                                                                                                                                                              ; 5     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|system_ram|the_altsyncram|auto_generated                                                                                                                                                                                                                                      ; 56    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|system_ram                                                                                                                                                                                                                                                                    ; 60    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sys_timer                                                                                                                                                                                                                                                                     ; 23    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pilot_sig                                                                                                                                                                                                                                                                     ; 46    ; 0              ; 24           ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios_cpu|cpu                                                                                                                                                                                                                                                                  ; 151   ; 1              ; 26           ; 1              ; 139    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios_cpu                                                                                                                                                                                                                                                                      ; 151   ; 0              ; 0            ; 0              ; 138    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag|the_testbench_ls_jtag_scfifo_r|rfifo|auto_generated|dpfifo|wr_ptr                                                                                                                                                                                                        ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag|the_testbench_ls_jtag_scfifo_r|rfifo|auto_generated|dpfifo|rd_ptr_count                                                                                                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag|the_testbench_ls_jtag_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram                                                                                                                                                                                                       ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag|the_testbench_ls_jtag_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                                                                                                                                        ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag|the_testbench_ls_jtag_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state                                                                                                                                                                                                    ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag|the_testbench_ls_jtag_scfifo_r|rfifo|auto_generated|dpfifo                                                                                                                                                                                                               ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag|the_testbench_ls_jtag_scfifo_r|rfifo|auto_generated                                                                                                                                                                                                                      ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag|the_testbench_ls_jtag_scfifo_r                                                                                                                                                                                                                                           ; 13    ; 0              ; 1            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag|the_testbench_ls_jtag_scfifo_w|wfifo|auto_generated|dpfifo|wr_ptr                                                                                                                                                                                                        ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag|the_testbench_ls_jtag_scfifo_w|wfifo|auto_generated|dpfifo|rd_ptr_count                                                                                                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag|the_testbench_ls_jtag_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram                                                                                                                                                                                                       ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag|the_testbench_ls_jtag_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                                                                                                                                        ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag|the_testbench_ls_jtag_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state                                                                                                                                                                                                    ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag|the_testbench_ls_jtag_scfifo_w|wfifo|auto_generated|dpfifo                                                                                                                                                                                                               ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag|the_testbench_ls_jtag_scfifo_w|wfifo|auto_generated                                                                                                                                                                                                                      ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag|the_testbench_ls_jtag_scfifo_w                                                                                                                                                                                                                                           ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag                                                                                                                                                                                                                                                                          ; 38    ; 10             ; 23           ; 10             ; 34     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|input_io                                                                                                                                                                                                                                                                      ; 12    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|from_eth_to_ddr|rst_controller|alt_rst_req_sync_uq1                                                                                                                                                                                                                           ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|from_eth_to_ddr|rst_controller|alt_rst_sync_uq1                                                                                                                                                                                                                               ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|from_eth_to_ddr|rst_controller                                                                                                                                                                                                                                                ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|from_eth_to_ddr|avalon_st_adapter|data_format_adapter_0                                                                                                                                                                                                                       ; 70    ; 3              ; 2            ; 3              ; 71     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|from_eth_to_ddr|avalon_st_adapter                                                                                                                                                                                                                                             ; 70    ; 0              ; 0            ; 0              ; 71     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|from_eth_to_ddr|eth_fifo                                                                                                                                                                                                                                                      ; 69    ; 0              ; 2            ; 0              ; 68     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|from_eth_to_ddr|data_format_adapter_0                                                                                                                                                                                                                                         ; 73    ; 0              ; 0            ; 0              ; 265    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|from_eth_to_ddr|eth_dma|write_mstr_internal|the_write_burst_control                                                                                                                                                                                                           ; 66    ; 7              ; 32           ; 7              ; 36     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|from_eth_to_ddr|eth_dma|write_mstr_internal|the_byte_enable_generator|the_two_hundred_fifty_six_bit_byteenable_FSM|upper_one_hundred_twenty_eight_bit_byteenable_FSM|upper_sixty_four_bit_byteenable_FSM|upper_thirty_two_bit_byteenable_FSM|upper_sixteen_bit_byteenable_FSM ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|from_eth_to_ddr|eth_dma|write_mstr_internal|the_byte_enable_generator|the_two_hundred_fifty_six_bit_byteenable_FSM|upper_one_hundred_twenty_eight_bit_byteenable_FSM|upper_sixty_four_bit_byteenable_FSM|upper_thirty_two_bit_byteenable_FSM|lower_sixteen_bit_byteenable_FSM ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|from_eth_to_ddr|eth_dma|write_mstr_internal|the_byte_enable_generator|the_two_hundred_fifty_six_bit_byteenable_FSM|upper_one_hundred_twenty_eight_bit_byteenable_FSM|upper_sixty_four_bit_byteenable_FSM|upper_thirty_two_bit_byteenable_FSM                                  ; 8     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|from_eth_to_ddr|eth_dma|write_mstr_internal|the_byte_enable_generator|the_two_hundred_fifty_six_bit_byteenable_FSM|upper_one_hundred_twenty_eight_bit_byteenable_FSM|upper_sixty_four_bit_byteenable_FSM|lower_thirty_two_bit_byteenable_FSM|upper_sixteen_bit_byteenable_FSM ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|from_eth_to_ddr|eth_dma|write_mstr_internal|the_byte_enable_generator|the_two_hundred_fifty_six_bit_byteenable_FSM|upper_one_hundred_twenty_eight_bit_byteenable_FSM|upper_sixty_four_bit_byteenable_FSM|lower_thirty_two_bit_byteenable_FSM|lower_sixteen_bit_byteenable_FSM ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|from_eth_to_ddr|eth_dma|write_mstr_internal|the_byte_enable_generator|the_two_hundred_fifty_six_bit_byteenable_FSM|upper_one_hundred_twenty_eight_bit_byteenable_FSM|upper_sixty_four_bit_byteenable_FSM|lower_thirty_two_bit_byteenable_FSM                                  ; 8     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|from_eth_to_ddr|eth_dma|write_mstr_internal|the_byte_enable_generator|the_two_hundred_fifty_six_bit_byteenable_FSM|upper_one_hundred_twenty_eight_bit_byteenable_FSM|upper_sixty_four_bit_byteenable_FSM                                                                      ; 12    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|from_eth_to_ddr|eth_dma|write_mstr_internal|the_byte_enable_generator|the_two_hundred_fifty_six_bit_byteenable_FSM|upper_one_hundred_twenty_eight_bit_byteenable_FSM|lower_sixty_four_bit_byteenable_FSM|upper_thirty_two_bit_byteenable_FSM|upper_sixteen_bit_byteenable_FSM ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|from_eth_to_ddr|eth_dma|write_mstr_internal|the_byte_enable_generator|the_two_hundred_fifty_six_bit_byteenable_FSM|upper_one_hundred_twenty_eight_bit_byteenable_FSM|lower_sixty_four_bit_byteenable_FSM|upper_thirty_two_bit_byteenable_FSM|lower_sixteen_bit_byteenable_FSM ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|from_eth_to_ddr|eth_dma|write_mstr_internal|the_byte_enable_generator|the_two_hundred_fifty_six_bit_byteenable_FSM|upper_one_hundred_twenty_eight_bit_byteenable_FSM|lower_sixty_four_bit_byteenable_FSM|upper_thirty_two_bit_byteenable_FSM                                  ; 8     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|from_eth_to_ddr|eth_dma|write_mstr_internal|the_byte_enable_generator|the_two_hundred_fifty_six_bit_byteenable_FSM|upper_one_hundred_twenty_eight_bit_byteenable_FSM|lower_sixty_four_bit_byteenable_FSM|lower_thirty_two_bit_byteenable_FSM|upper_sixteen_bit_byteenable_FSM ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|from_eth_to_ddr|eth_dma|write_mstr_internal|the_byte_enable_generator|the_two_hundred_fifty_six_bit_byteenable_FSM|upper_one_hundred_twenty_eight_bit_byteenable_FSM|lower_sixty_four_bit_byteenable_FSM|lower_thirty_two_bit_byteenable_FSM|lower_sixteen_bit_byteenable_FSM ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|from_eth_to_ddr|eth_dma|write_mstr_internal|the_byte_enable_generator|the_two_hundred_fifty_six_bit_byteenable_FSM|upper_one_hundred_twenty_eight_bit_byteenable_FSM|lower_sixty_four_bit_byteenable_FSM|lower_thirty_two_bit_byteenable_FSM                                  ; 8     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|from_eth_to_ddr|eth_dma|write_mstr_internal|the_byte_enable_generator|the_two_hundred_fifty_six_bit_byteenable_FSM|upper_one_hundred_twenty_eight_bit_byteenable_FSM|lower_sixty_four_bit_byteenable_FSM                                                                      ; 12    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|from_eth_to_ddr|eth_dma|write_mstr_internal|the_byte_enable_generator|the_two_hundred_fifty_six_bit_byteenable_FSM|upper_one_hundred_twenty_eight_bit_byteenable_FSM                                                                                                          ; 20    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|from_eth_to_ddr|eth_dma|write_mstr_internal|the_byte_enable_generator|the_two_hundred_fifty_six_bit_byteenable_FSM|lower_one_hundred_twenty_eight_bit_byteenable_FSM|upper_sixty_four_bit_byteenable_FSM|upper_thirty_two_bit_byteenable_FSM|upper_sixteen_bit_byteenable_FSM ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|from_eth_to_ddr|eth_dma|write_mstr_internal|the_byte_enable_generator|the_two_hundred_fifty_six_bit_byteenable_FSM|lower_one_hundred_twenty_eight_bit_byteenable_FSM|upper_sixty_four_bit_byteenable_FSM|upper_thirty_two_bit_byteenable_FSM|lower_sixteen_bit_byteenable_FSM ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|from_eth_to_ddr|eth_dma|write_mstr_internal|the_byte_enable_generator|the_two_hundred_fifty_six_bit_byteenable_FSM|lower_one_hundred_twenty_eight_bit_byteenable_FSM|upper_sixty_four_bit_byteenable_FSM|upper_thirty_two_bit_byteenable_FSM                                  ; 8     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|from_eth_to_ddr|eth_dma|write_mstr_internal|the_byte_enable_generator|the_two_hundred_fifty_six_bit_byteenable_FSM|lower_one_hundred_twenty_eight_bit_byteenable_FSM|upper_sixty_four_bit_byteenable_FSM|lower_thirty_two_bit_byteenable_FSM|upper_sixteen_bit_byteenable_FSM ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|from_eth_to_ddr|eth_dma|write_mstr_internal|the_byte_enable_generator|the_two_hundred_fifty_six_bit_byteenable_FSM|lower_one_hundred_twenty_eight_bit_byteenable_FSM|upper_sixty_four_bit_byteenable_FSM|lower_thirty_two_bit_byteenable_FSM|lower_sixteen_bit_byteenable_FSM ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|from_eth_to_ddr|eth_dma|write_mstr_internal|the_byte_enable_generator|the_two_hundred_fifty_six_bit_byteenable_FSM|lower_one_hundred_twenty_eight_bit_byteenable_FSM|upper_sixty_four_bit_byteenable_FSM|lower_thirty_two_bit_byteenable_FSM                                  ; 8     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|from_eth_to_ddr|eth_dma|write_mstr_internal|the_byte_enable_generator|the_two_hundred_fifty_six_bit_byteenable_FSM|lower_one_hundred_twenty_eight_bit_byteenable_FSM|upper_sixty_four_bit_byteenable_FSM                                                                      ; 12    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|from_eth_to_ddr|eth_dma|write_mstr_internal|the_byte_enable_generator|the_two_hundred_fifty_six_bit_byteenable_FSM|lower_one_hundred_twenty_eight_bit_byteenable_FSM|lower_sixty_four_bit_byteenable_FSM|upper_thirty_two_bit_byteenable_FSM|upper_sixteen_bit_byteenable_FSM ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|from_eth_to_ddr|eth_dma|write_mstr_internal|the_byte_enable_generator|the_two_hundred_fifty_six_bit_byteenable_FSM|lower_one_hundred_twenty_eight_bit_byteenable_FSM|lower_sixty_four_bit_byteenable_FSM|upper_thirty_two_bit_byteenable_FSM|lower_sixteen_bit_byteenable_FSM ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|from_eth_to_ddr|eth_dma|write_mstr_internal|the_byte_enable_generator|the_two_hundred_fifty_six_bit_byteenable_FSM|lower_one_hundred_twenty_eight_bit_byteenable_FSM|lower_sixty_four_bit_byteenable_FSM|upper_thirty_two_bit_byteenable_FSM                                  ; 8     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|from_eth_to_ddr|eth_dma|write_mstr_internal|the_byte_enable_generator|the_two_hundred_fifty_six_bit_byteenable_FSM|lower_one_hundred_twenty_eight_bit_byteenable_FSM|lower_sixty_four_bit_byteenable_FSM|lower_thirty_two_bit_byteenable_FSM|upper_sixteen_bit_byteenable_FSM ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|from_eth_to_ddr|eth_dma|write_mstr_internal|the_byte_enable_generator|the_two_hundred_fifty_six_bit_byteenable_FSM|lower_one_hundred_twenty_eight_bit_byteenable_FSM|lower_sixty_four_bit_byteenable_FSM|lower_thirty_two_bit_byteenable_FSM|lower_sixteen_bit_byteenable_FSM ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|from_eth_to_ddr|eth_dma|write_mstr_internal|the_byte_enable_generator|the_two_hundred_fifty_six_bit_byteenable_FSM|lower_one_hundred_twenty_eight_bit_byteenable_FSM|lower_sixty_four_bit_byteenable_FSM|lower_thirty_two_bit_byteenable_FSM                                  ; 8     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|from_eth_to_ddr|eth_dma|write_mstr_internal|the_byte_enable_generator|the_two_hundred_fifty_six_bit_byteenable_FSM|lower_one_hundred_twenty_eight_bit_byteenable_FSM|lower_sixty_four_bit_byteenable_FSM                                                                      ; 12    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|from_eth_to_ddr|eth_dma|write_mstr_internal|the_byte_enable_generator|the_two_hundred_fifty_six_bit_byteenable_FSM|lower_one_hundred_twenty_eight_bit_byteenable_FSM                                                                                                          ; 20    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|from_eth_to_ddr|eth_dma|write_mstr_internal|the_byte_enable_generator|the_two_hundred_fifty_six_bit_byteenable_FSM                                                                                                                                                            ; 36    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|from_eth_to_ddr|eth_dma|write_mstr_internal|the_byte_enable_generator                                                                                                                                                                                                         ; 36    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|from_eth_to_ddr|eth_dma|write_mstr_internal|the_ST_to_MM_Adapter                                                                                                                                                                                                              ; 294   ; 0              ; 34           ; 0              ; 257    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|from_eth_to_ddr|eth_dma|write_mstr_internal|the_st_to_master_fifo|auto_generated|dpfifo|wr_ptr                                                                                                                                                                                ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|from_eth_to_ddr|eth_dma|write_mstr_internal|the_st_to_master_fifo|auto_generated|dpfifo|usedw_counter                                                                                                                                                                         ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|from_eth_to_ddr|eth_dma|write_mstr_internal|the_st_to_master_fifo|auto_generated|dpfifo|rd_ptr_msb                                                                                                                                                                            ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|from_eth_to_ddr|eth_dma|write_mstr_internal|the_st_to_master_fifo|auto_generated|dpfifo|three_comparison                                                                                                                                                                      ; 12    ; 6              ; 0            ; 6              ; 1      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|from_eth_to_ddr|eth_dma|write_mstr_internal|the_st_to_master_fifo|auto_generated|dpfifo|almost_full_comparer                                                                                                                                                                  ; 12    ; 6              ; 0            ; 6              ; 1      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|from_eth_to_ddr|eth_dma|write_mstr_internal|the_st_to_master_fifo|auto_generated|dpfifo|FIFOram                                                                                                                                                                               ; 287   ; 0              ; 0            ; 0              ; 271    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|from_eth_to_ddr|eth_dma|write_mstr_internal|the_st_to_master_fifo|auto_generated|dpfifo                                                                                                                                                                                       ; 276   ; 0              ; 0            ; 0              ; 279    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|from_eth_to_ddr|eth_dma|write_mstr_internal|the_st_to_master_fifo|auto_generated                                                                                                                                                                                              ; 276   ; 0              ; 0            ; 0              ; 279    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|from_eth_to_ddr|eth_dma|write_mstr_internal                                                                                                                                                                                                                                   ; 533   ; 247            ; 210          ; 247            ; 579    ; 247             ; 247           ; 247             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|from_eth_to_ddr|eth_dma|dispatcher_internal|the_response_block                                                                                                                                                                                                                ; 63    ; 308            ; 63           ; 308            ; 308    ; 308             ; 308           ; 308             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|from_eth_to_ddr|eth_dma|dispatcher_internal|the_csr_block                                                                                                                                                                                                                     ; 150   ; 16             ; 0            ; 16             ; 40     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|from_eth_to_ddr|eth_dma|dispatcher_internal|the_descriptor_buffers|the_write_command_FIFO|the_dp_ram|auto_generated                                                                                                                                                           ; 160   ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|from_eth_to_ddr|eth_dma|dispatcher_internal|the_descriptor_buffers|the_write_command_FIFO                                                                                                                                                                                     ; 150   ; 0              ; 0            ; 0              ; 138    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|from_eth_to_ddr|eth_dma|dispatcher_internal|the_descriptor_buffers|the_read_command_FIFO|the_dp_ram|auto_generated                                                                                                                                                            ; 160   ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|from_eth_to_ddr|eth_dma|dispatcher_internal|the_descriptor_buffers|the_read_command_FIFO                                                                                                                                                                                      ; 150   ; 2              ; 0            ; 2              ; 138    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|from_eth_to_ddr|eth_dma|dispatcher_internal|the_descriptor_buffers|the_read_signal_breakout                                                                                                                                                                                   ; 130   ; 243            ; 43           ; 243            ; 413    ; 243             ; 243           ; 243             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|from_eth_to_ddr|eth_dma|dispatcher_internal|the_descriptor_buffers|the_write_signal_breakout                                                                                                                                                                                  ; 130   ; 261            ; 52           ; 261            ; 404    ; 261             ; 261           ; 261             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|from_eth_to_ddr|eth_dma|dispatcher_internal|the_descriptor_buffers                                                                                                                                                                                                            ; 152   ; 17             ; 1            ; 17             ; 577    ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|from_eth_to_ddr|eth_dma|dispatcher_internal                                                                                                                                                                                                                                   ; 840   ; 395            ; 213          ; 395            ; 292    ; 395             ; 395           ; 395             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|from_eth_to_ddr|eth_dma                                                                                                                                                                                                                                                       ; 453   ; 0              ; 0            ; 0              ; 355    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|from_eth_to_ddr                                                                                                                                                                                                                                                               ; 255   ; 0              ; 0            ; 0              ; 355    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|dma_fifo_susbystem|dma|read_mstr_internal|the_read_burst_control                                                                                                                                                                                                              ; 50    ; 3              ; 36           ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|dma_fifo_susbystem|dma|read_mstr_internal|the_master_to_st_fifo|auto_generated|dpfifo|wr_ptr                                                                                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|dma_fifo_susbystem|dma|read_mstr_internal|the_master_to_st_fifo|auto_generated|dpfifo|usedw_counter                                                                                                                                                                           ; 5     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|dma_fifo_susbystem|dma|read_mstr_internal|the_master_to_st_fifo|auto_generated|dpfifo|rd_ptr_msb                                                                                                                                                                              ; 4     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|dma_fifo_susbystem|dma|read_mstr_internal|the_master_to_st_fifo|auto_generated|dpfifo|three_comparison                                                                                                                                                                        ; 22    ; 11             ; 0            ; 11             ; 1      ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|dma_fifo_susbystem|dma|read_mstr_internal|the_master_to_st_fifo|auto_generated|dpfifo|almost_full_comparer                                                                                                                                                                    ; 22    ; 11             ; 0            ; 11             ; 1      ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|dma_fifo_susbystem|dma|read_mstr_internal|the_master_to_st_fifo|auto_generated|dpfifo|FIFOram                                                                                                                                                                                 ; 305   ; 0              ; 0            ; 0              ; 279    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|dma_fifo_susbystem|dma|read_mstr_internal|the_master_to_st_fifo|auto_generated|dpfifo                                                                                                                                                                                         ; 284   ; 0              ; 0            ; 0              ; 292    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|dma_fifo_susbystem|dma|read_mstr_internal|the_master_to_st_fifo|auto_generated                                                                                                                                                                                                ; 284   ; 0              ; 0            ; 0              ; 292    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|dma_fifo_susbystem|dma|read_mstr_internal|the_MM_to_ST_adapter                                                                                                                                                                                                                ; 329   ; 7              ; 72           ; 7              ; 264    ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|dma_fifo_susbystem|dma|read_mstr_internal                                                                                                                                                                                                                                     ; 519   ; 284            ; 191          ; 284            ; 582    ; 284             ; 284           ; 284             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|dma_fifo_susbystem|dma|dispatcher_internal|the_response_block                                                                                                                                                                                                                 ; 63    ; 308            ; 63           ; 308            ; 308    ; 308             ; 308           ; 308             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|dma_fifo_susbystem|dma|dispatcher_internal|the_csr_block                                                                                                                                                                                                                      ; 150   ; 16             ; 0            ; 16             ; 40     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|dma_fifo_susbystem|dma|dispatcher_internal|the_descriptor_buffers|the_write_command_FIFO|the_dp_ram|auto_generated                                                                                                                                                            ; 160   ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|dma_fifo_susbystem|dma|dispatcher_internal|the_descriptor_buffers|the_write_command_FIFO                                                                                                                                                                                      ; 150   ; 2              ; 0            ; 2              ; 138    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|dma_fifo_susbystem|dma|dispatcher_internal|the_descriptor_buffers|the_read_command_FIFO|the_dp_ram|auto_generated                                                                                                                                                             ; 160   ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|dma_fifo_susbystem|dma|dispatcher_internal|the_descriptor_buffers|the_read_command_FIFO                                                                                                                                                                                       ; 150   ; 0              ; 0            ; 0              ; 138    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|dma_fifo_susbystem|dma|dispatcher_internal|the_descriptor_buffers|the_read_signal_breakout                                                                                                                                                                                    ; 130   ; 243            ; 43           ; 243            ; 413    ; 243             ; 243           ; 243             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|dma_fifo_susbystem|dma|dispatcher_internal|the_descriptor_buffers|the_write_signal_breakout                                                                                                                                                                                   ; 130   ; 261            ; 52           ; 261            ; 404    ; 261             ; 261           ; 261             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|dma_fifo_susbystem|dma|dispatcher_internal|the_descriptor_buffers                                                                                                                                                                                                             ; 152   ; 26             ; 1            ; 26             ; 577    ; 26              ; 26            ; 26              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|dma_fifo_susbystem|dma|dispatcher_internal                                                                                                                                                                                                                                    ; 840   ; 395            ; 254          ; 395            ; 292    ; 395             ; 395           ; 395             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|dma_fifo_susbystem|dma                                                                                                                                                                                                                                                        ; 447   ; 0              ; 0            ; 0              ; 358    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|dma_fifo_susbystem|fifo_stream                                                                                                                                                                                                                                                ; 259   ; 0              ; 1            ; 0              ; 259    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|dma_fifo_susbystem                                                                                                                                                                                                                                                            ; 448   ; 0              ; 0            ; 0              ; 359    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|dma_fifo_subsystem_1|dma|read_mstr_internal|the_read_burst_control                                                                                                                                                                                                            ; 50    ; 3              ; 36           ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|dma_fifo_subsystem_1|dma|read_mstr_internal|the_master_to_st_fifo|auto_generated|dpfifo|wr_ptr                                                                                                                                                                                ; 4     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|dma_fifo_subsystem_1|dma|read_mstr_internal|the_master_to_st_fifo|auto_generated|dpfifo|usedw_counter                                                                                                                                                                         ; 5     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|dma_fifo_subsystem_1|dma|read_mstr_internal|the_master_to_st_fifo|auto_generated|dpfifo|rd_ptr_msb                                                                                                                                                                            ; 4     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|dma_fifo_subsystem_1|dma|read_mstr_internal|the_master_to_st_fifo|auto_generated|dpfifo|three_comparison                                                                                                                                                                      ; 22    ; 11             ; 0            ; 11             ; 1      ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|dma_fifo_subsystem_1|dma|read_mstr_internal|the_master_to_st_fifo|auto_generated|dpfifo|almost_full_comparer                                                                                                                                                                  ; 22    ; 11             ; 0            ; 11             ; 1      ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|dma_fifo_subsystem_1|dma|read_mstr_internal|the_master_to_st_fifo|auto_generated|dpfifo|FIFOram                                                                                                                                                                               ; 305   ; 0              ; 0            ; 0              ; 279    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|dma_fifo_subsystem_1|dma|read_mstr_internal|the_master_to_st_fifo|auto_generated|dpfifo                                                                                                                                                                                       ; 284   ; 0              ; 0            ; 0              ; 292    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|dma_fifo_subsystem_1|dma|read_mstr_internal|the_master_to_st_fifo|auto_generated                                                                                                                                                                                              ; 284   ; 0              ; 0            ; 0              ; 292    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|dma_fifo_subsystem_1|dma|read_mstr_internal|the_MM_to_ST_adapter                                                                                                                                                                                                              ; 329   ; 7              ; 72           ; 7              ; 264    ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|dma_fifo_subsystem_1|dma|read_mstr_internal                                                                                                                                                                                                                                   ; 519   ; 284            ; 191          ; 284            ; 582    ; 284             ; 284           ; 284             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|dma_fifo_subsystem_1|dma|dispatcher_internal|the_response_block                                                                                                                                                                                                               ; 63    ; 308            ; 63           ; 308            ; 308    ; 308             ; 308           ; 308             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|dma_fifo_subsystem_1|dma|dispatcher_internal|the_csr_block                                                                                                                                                                                                                    ; 150   ; 16             ; 0            ; 16             ; 40     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|dma_fifo_subsystem_1|dma|dispatcher_internal|the_descriptor_buffers|the_write_command_FIFO|the_dp_ram|auto_generated                                                                                                                                                          ; 160   ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|dma_fifo_subsystem_1|dma|dispatcher_internal|the_descriptor_buffers|the_write_command_FIFO                                                                                                                                                                                    ; 150   ; 2              ; 0            ; 2              ; 138    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|dma_fifo_subsystem_1|dma|dispatcher_internal|the_descriptor_buffers|the_read_command_FIFO|the_dp_ram|auto_generated                                                                                                                                                           ; 160   ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|dma_fifo_subsystem_1|dma|dispatcher_internal|the_descriptor_buffers|the_read_command_FIFO                                                                                                                                                                                     ; 150   ; 0              ; 0            ; 0              ; 138    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|dma_fifo_subsystem_1|dma|dispatcher_internal|the_descriptor_buffers|the_read_signal_breakout                                                                                                                                                                                  ; 130   ; 243            ; 43           ; 243            ; 413    ; 243             ; 243           ; 243             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|dma_fifo_subsystem_1|dma|dispatcher_internal|the_descriptor_buffers|the_write_signal_breakout                                                                                                                                                                                 ; 130   ; 261            ; 52           ; 261            ; 404    ; 261             ; 261           ; 261             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|dma_fifo_subsystem_1|dma|dispatcher_internal|the_descriptor_buffers                                                                                                                                                                                                           ; 152   ; 26             ; 1            ; 26             ; 577    ; 26              ; 26            ; 26              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|dma_fifo_subsystem_1|dma|dispatcher_internal                                                                                                                                                                                                                                  ; 840   ; 395            ; 254          ; 395            ; 292    ; 395             ; 395           ; 395             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|dma_fifo_subsystem_1|dma                                                                                                                                                                                                                                                      ; 447   ; 0              ; 0            ; 0              ; 358    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|dma_fifo_subsystem_1|fifo_stream                                                                                                                                                                                                                                              ; 259   ; 0              ; 1            ; 0              ; 259    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|dma_fifo_subsystem_1                                                                                                                                                                                                                                                          ; 448   ; 0              ; 0            ; 0              ; 359    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|mm_interconnect_0|s0_seq_debug_translator                                                                                                                                                                                                                          ; 115   ; 4              ; 0            ; 4              ; 105    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|mm_interconnect_0|dmaster_master_translator                                                                                                                                                                                                                        ; 116   ; 13             ; 2            ; 13             ; 109    ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|mm_interconnect_0                                                                                                                                                                                                                                                  ; 107   ; 0              ; 1            ; 0              ; 105    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|dll0                                                                                                                                                                                                                                                               ; 2     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|oct0                                                                                                                                                                                                                                                               ; 2     ; 0              ; 0            ; 0              ; 28     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|a0                                                                                                                                                                                                                                                              ; 596   ; 22             ; 13           ; 22             ; 599    ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|timing_param_inst                                                                                                                                                                                          ; 195   ; 0              ; 7            ; 0              ; 159    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rank_timer_inst                                                                                                                                                                                            ; 91    ; 0              ; 13           ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|sideband_inst                                                                                                                                                                                              ; 105   ; 2              ; 10           ; 2              ; 24     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[3].decoder_inst                                                                                                                                    ; 84    ; 0              ; 16           ; 0              ; 77     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[2].decoder_inst                                                                                                                                    ; 84    ; 0              ; 16           ; 0              ; 77     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[1].decoder_inst                                                                                                                                    ; 84    ; 0              ; 16           ; 0              ; 77     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[0].decoder_inst                                                                                                                                    ; 84    ; 0              ; 16           ; 0              ; 77     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[3].rmw_correct_encoder_inst                                                                                                                        ; 92    ; 0              ; 16           ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[3].rmw_partial_encoder_inst                                                                                                                        ; 92    ; 1              ; 16           ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[3].encoder_inst                                                                                                                                    ; 92    ; 1              ; 16           ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[2].rmw_correct_encoder_inst                                                                                                                        ; 92    ; 0              ; 16           ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[2].rmw_partial_encoder_inst                                                                                                                        ; 92    ; 1              ; 16           ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[2].encoder_inst                                                                                                                                    ; 92    ; 1              ; 16           ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[1].rmw_correct_encoder_inst                                                                                                                        ; 92    ; 0              ; 16           ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[1].rmw_partial_encoder_inst                                                                                                                        ; 92    ; 1              ; 16           ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[1].encoder_inst                                                                                                                                    ; 92    ; 1              ; 16           ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[0].rmw_correct_encoder_inst                                                                                                                        ; 92    ; 0              ; 16           ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[0].rmw_partial_encoder_inst                                                                                                                        ; 92    ; 1              ; 16           ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[0].encoder_inst                                                                                                                                    ; 92    ; 1              ; 16           ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst                                                                                                                                                                           ; 1141  ; 0              ; 1            ; 0              ; 663    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.in_order_buffer_inst|altsyncram_component|auto_generated                                                                                                          ; 273   ; 0              ; 0            ; 0              ; 257    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.in_order_buffer_inst                                                                                                                                              ; 275   ; 0              ; 2            ; 0              ; 257    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|wr_ptr                                                                             ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|usedw_counter                                                                      ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|rd_ptr_msb                                                                         ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|three_comparison                                                                   ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|almost_full_comparer                                                               ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|FIFOram                                                                            ; 23    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo                                                                                    ; 16    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated                                                                                           ; 16    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst                                                                                                                                             ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.list_allocated_id_inst                                                                                                                                            ; 8     ; 0              ; 0            ; 0              ; 22     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.list_freeid_inst                                                                                                                                                  ; 8     ; 0              ; 0            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|wr_ptr                                                                                                           ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|usedw_counter                                                                                                    ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|rd_ptr_msb                                                                                                       ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|three_comparison                                                                                                 ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|almost_full_comparer                                                                                             ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|FIFOram                                                                                                          ; 49    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo                                                                                                                  ; 44    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated                                                                                                                         ; 44    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst                                                                                                                                                                           ; 43    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|wr_ptr                                                                                                            ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|usedw_counter                                                                                                     ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|rd_ptr_msb                                                                                                        ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|three_comparison                                                                                                  ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|almost_full_comparer                                                                                              ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|FIFOram                                                                                                           ; 57    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo                                                                                                                   ; 50    ; 0              ; 0            ; 0              ; 47     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated                                                                                                                          ; 50    ; 0              ; 0            ; 0              ; 47     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|pending_rd_fifo                                                                                                                                                                            ; 49    ; 0              ; 0            ; 0              ; 47     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst                                                                                                                                                                                            ; 421   ; 0              ; 2            ; 0              ; 631    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|wr_ptr                                                                                                         ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|usedw_counter                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|rd_ptr_msb                                                                                                     ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|three_comparison                                                                                               ; 4     ; 2              ; 0            ; 2              ; 1      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|almost_full_comparer                                                                                           ; 4     ; 2              ; 0            ; 2              ; 1      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|FIFOram                                                                                                        ; 300   ; 0              ; 0            ; 0              ; 292    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo                                                                                                                ; 297   ; 0              ; 0            ; 0              ; 294    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated                                                                                                                       ; 297   ; 0              ; 0            ; 0              ; 294    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst                                                                                                                                                                         ; 296   ; 0              ; 0            ; 0              ; 294    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[3].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram_component|auto_generated                                                                   ; 22    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[3].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst                                                                                                       ; 24    ; 0              ; 2            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[3].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram_component|auto_generated                                                                 ; 78    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[3].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst                                                                                                     ; 80    ; 0              ; 2            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[2].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram_component|auto_generated                                                                   ; 22    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[2].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst                                                                                                       ; 24    ; 0              ; 2            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[2].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram_component|auto_generated                                                                 ; 78    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[2].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst                                                                                                     ; 80    ; 0              ; 2            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram_component|auto_generated                                                                   ; 22    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst                                                                                                       ; 24    ; 0              ; 2            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram_component|auto_generated                                                                 ; 78    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst                                                                                                     ; 80    ; 0              ; 2            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram_component|auto_generated                                                                   ; 22    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst                                                                                                       ; 24    ; 0              ; 2            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram_component|auto_generated                                                                 ; 78    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst                                                                                                     ; 80    ; 0              ; 2            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdatap_dataid_manager_inst|burstcount_list                                                                                                                                                 ; 7     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdatap_dataid_manager_inst                                                                                                                                                                 ; 87    ; 1              ; 38           ; 1              ; 26     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdatap_burst_tracking_inst                                                                                                                                                                 ; 8     ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdatap_list_allocated_id_inst                                                                                                                                                              ; 7     ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdatap_list_freeid_inst                                                                                                                                                                    ; 7     ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst                                                                                                                                                                                            ; 660   ; 0              ; 6            ; 0              ; 849    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdwr_data_tmg_inst                                                                                                                                                                                         ; 316   ; 32             ; 7            ; 32             ; 456    ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[1].odt_gen_inst|ddr3_odt_gen[0].alt_mem_ddrx_ddr3_odt_gen_inst                                                                                                 ; 15    ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[1].odt_gen_inst|ddr2_odt_gen[0].alt_mem_ddrx_ddr2_odt_gen_inst                                                                                                 ; 19    ; 0              ; 2            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[1].odt_gen_inst                                                                                                                                                ; 30    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[1].alt_mem_ddrx_addr_cmd_inst                                                                                                                                  ; 68    ; 2              ; 0            ; 2              ; 23     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[0].odt_gen_inst|ddr3_odt_gen[0].alt_mem_ddrx_ddr3_odt_gen_inst                                                                                                 ; 15    ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[0].odt_gen_inst|ddr2_odt_gen[0].alt_mem_ddrx_ddr2_odt_gen_inst                                                                                                 ; 19    ; 0              ; 2            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[0].odt_gen_inst                                                                                                                                                ; 30    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[0].alt_mem_ddrx_addr_cmd_inst                                                                                                                                  ; 68    ; 6              ; 0            ; 6              ; 23     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|addr_cmd_wrap_inst                                                                                                                                                                                         ; 154   ; 24             ; 23           ; 24             ; 48     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|burst_gen_inst                                                                                                                                                                                             ; 121   ; 1              ; 5            ; 1              ; 130    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|arbiter_inst                                                                                                                                                                                               ; 274   ; 9              ; 12           ; 9              ; 143    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|tbp_inst                                                                                                                                                                                                   ; 186   ; 72             ; 46           ; 72             ; 329    ; 72              ; 72            ; 72              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|cmd_gen_inst                                                                                                                                                                                               ; 323   ; 2              ; 11           ; 2              ; 112    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|input_if_inst                                                                                                                                                                                              ; 635   ; 0              ; 6            ; 0              ; 630    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst                                                                                                                                                                                                            ; 869   ; 291            ; 1            ; 291            ; 802    ; 291             ; 291           ; 291             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0|alt_mem_ddrx_controller_top_inst                                                                                                                                                                                                                            ; 674   ; 37             ; 55           ; 37             ; 722    ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0|ng0                                                                                                                                                                                                                                                             ; 671   ; 55             ; 0            ; 55             ; 647    ; 55              ; 55            ; 55              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|c0                                                                                                                                                                                                                                                                 ; 594   ; 0              ; 0            ; 0              ; 635    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|dmaster|rst_controller|alt_rst_req_sync_uq1                                                                                                                                                                                                                        ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|dmaster|rst_controller|alt_rst_sync_uq1                                                                                                                                                                                                                            ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|dmaster|rst_controller                                                                                                                                                                                                                                             ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|dmaster|p2b_adapter                                                                                                                                                                                                                                                ; 14    ; 8              ; 2            ; 8              ; 20     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|dmaster|b2p_adapter                                                                                                                                                                                                                                                ; 22    ; 0              ; 2            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|dmaster|transacto|p2m                                                                                                                                                                                                                                              ; 48    ; 0              ; 0            ; 0              ; 82     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|dmaster|transacto                                                                                                                                                                                                                                                  ; 48    ; 0              ; 0            ; 0              ; 82     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|dmaster|p2b                                                                                                                                                                                                                                                        ; 22    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|dmaster|b2p                                                                                                                                                                                                                                                        ; 12    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|dmaster|fifo                                                                                                                                                                                                                                                       ; 53    ; 41             ; 0            ; 41             ; 10     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|dmaster|timing_adt                                                                                                                                                                                                                                                 ; 12    ; 0              ; 3            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|crosser                                                                                                                                                                           ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser                                                                                                                                                                                   ; 13    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|output_stage                                                                                                                                                                        ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|out_to_in_synchronizer                                                                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|in_to_out_synchronizer                                                                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser                                                                                                                                                                                     ; 14    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|idle_inserter                                                                                                                                                                     ; 12    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|idle_remover                                                                                                                                                                      ; 12    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming                                                                                                                                                                                   ; 20    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming                                                                                                                                                                                                  ; 19    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|dmaster|jtag_phy_embedded_in_jtag_master|node                                                                                                                                                                                                                      ; 4     ; 3              ; 0            ; 3              ; 8      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|dmaster|jtag_phy_embedded_in_jtag_master                                                                                                                                                                                                                           ; 38    ; 27             ; 0            ; 27             ; 11     ; 27              ; 27            ; 27              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|dmaster                                                                                                                                                                                                                                                            ; 36    ; 0              ; 0            ; 0              ; 71     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|irq_mapper                                                                                                                                                                                                                                                      ; 2     ; 32             ; 2            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|mm_interconnect_0|avalon_st_adapter_005|error_adapter_0                                                                                                                                                                                                         ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|mm_interconnect_0|avalon_st_adapter_005                                                                                                                                                                                                                         ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|mm_interconnect_0|avalon_st_adapter_004|error_adapter_0                                                                                                                                                                                                         ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|mm_interconnect_0|avalon_st_adapter_004                                                                                                                                                                                                                         ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|mm_interconnect_0|avalon_st_adapter_003|error_adapter_0                                                                                                                                                                                                         ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|mm_interconnect_0|avalon_st_adapter_003                                                                                                                                                                                                                         ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|mm_interconnect_0|avalon_st_adapter_002|error_adapter_0                                                                                                                                                                                                         ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|mm_interconnect_0|avalon_st_adapter_002                                                                                                                                                                                                                         ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|mm_interconnect_0|avalon_st_adapter_001|error_adapter_0                                                                                                                                                                                                         ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|mm_interconnect_0|avalon_st_adapter_001                                                                                                                                                                                                                         ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                                                                                                                                                                             ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|mm_interconnect_0|avalon_st_adapter                                                                                                                                                                                                                             ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|mm_interconnect_0|rsp_mux_002                                                                                                                                                                                                                                   ; 120   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|mm_interconnect_0|rsp_mux_001|arb|adder                                                                                                                                                                                                                         ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|mm_interconnect_0|rsp_mux_001|arb                                                                                                                                                                                                                               ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|mm_interconnect_0|rsp_mux_001                                                                                                                                                                                                                                   ; 237   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|mm_interconnect_0|rsp_mux|arb|adder                                                                                                                                                                                                                             ; 24    ; 12             ; 0            ; 12             ; 12     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|mm_interconnect_0|rsp_mux|arb                                                                                                                                                                                                                                   ; 10    ; 0              ; 4            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|mm_interconnect_0|rsp_mux                                                                                                                                                                                                                                       ; 705   ; 0              ; 0            ; 0              ; 123    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|mm_interconnect_0|rsp_demux_005                                                                                                                                                                                                                                 ; 121   ; 4              ; 2            ; 4              ; 235    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|mm_interconnect_0|rsp_demux_004                                                                                                                                                                                                                                 ; 120   ; 1              ; 2            ; 1              ; 118    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|mm_interconnect_0|rsp_demux_003                                                                                                                                                                                                                                 ; 122   ; 9              ; 2            ; 9              ; 352    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|mm_interconnect_0|rsp_demux_002                                                                                                                                                                                                                                 ; 120   ; 1              ; 2            ; 1              ; 118    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|mm_interconnect_0|rsp_demux_001                                                                                                                                                                                                                                 ; 120   ; 1              ; 2            ; 1              ; 118    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|mm_interconnect_0|rsp_demux                                                                                                                                                                                                                                     ; 120   ; 1              ; 2            ; 1              ; 118    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|mm_interconnect_0|cmd_mux_005|arb|adder                                                                                                                                                                                                                         ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|mm_interconnect_0|cmd_mux_005|arb                                                                                                                                                                                                                               ; 6     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|mm_interconnect_0|cmd_mux_005                                                                                                                                                                                                                                   ; 237   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|mm_interconnect_0|cmd_mux_004                                                                                                                                                                                                                                   ; 120   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|mm_interconnect_0|cmd_mux_003|arb|adder                                                                                                                                                                                                                         ; 12    ; 3              ; 0            ; 3              ; 6      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|mm_interconnect_0|cmd_mux_003|arb                                                                                                                                                                                                                               ; 7     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|mm_interconnect_0|cmd_mux_003                                                                                                                                                                                                                                   ; 354   ; 0              ; 0            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|mm_interconnect_0|cmd_mux_002                                                                                                                                                                                                                                   ; 120   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|mm_interconnect_0|cmd_mux_001                                                                                                                                                                                                                                   ; 120   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|mm_interconnect_0|cmd_mux                                                                                                                                                                                                                                       ; 120   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|mm_interconnect_0|cmd_demux_002                                                                                                                                                                                                                                 ; 120   ; 1              ; 2            ; 1              ; 118    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|mm_interconnect_0|cmd_demux_001                                                                                                                                                                                                                                 ; 126   ; 4              ; 6            ; 4              ; 235    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|mm_interconnect_0|cmd_demux                                                                                                                                                                                                                                     ; 125   ; 36             ; 2            ; 36             ; 703    ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|mm_interconnect_0|seq_bridge_m0_limiter                                                                                                                                                                                                                         ; 238   ; 0              ; 0            ; 0              ; 241    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|mm_interconnect_0|router_008|the_default_decode                                                                                                                                                                                                                 ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|mm_interconnect_0|router_008                                                                                                                                                                                                                                    ; 114   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|mm_interconnect_0|router_007|the_default_decode                                                                                                                                                                                                                 ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|mm_interconnect_0|router_007                                                                                                                                                                                                                                    ; 114   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|mm_interconnect_0|router_006|the_default_decode                                                                                                                                                                                                                 ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|mm_interconnect_0|router_006                                                                                                                                                                                                                                    ; 114   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|mm_interconnect_0|router_005|the_default_decode                                                                                                                                                                                                                 ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|mm_interconnect_0|router_005                                                                                                                                                                                                                                    ; 114   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|mm_interconnect_0|router_004|the_default_decode                                                                                                                                                                                                                 ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|mm_interconnect_0|router_004                                                                                                                                                                                                                                    ; 114   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|mm_interconnect_0|router_003|the_default_decode                                                                                                                                                                                                                 ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|mm_interconnect_0|router_003                                                                                                                                                                                                                                    ; 114   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|mm_interconnect_0|router_002|the_default_decode                                                                                                                                                                                                                 ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|mm_interconnect_0|router_002                                                                                                                                                                                                                                    ; 114   ; 9              ; 5            ; 9              ; 118    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|mm_interconnect_0|router_001|the_default_decode                                                                                                                                                                                                                 ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|mm_interconnect_0|router_001                                                                                                                                                                                                                                    ; 114   ; 0              ; 5            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|mm_interconnect_0|router|the_default_decode                                                                                                                                                                                                                     ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|mm_interconnect_0|router                                                                                                                                                                                                                                        ; 114   ; 0              ; 5            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|mm_interconnect_0|sequencer_reg_file_inst_avl_agent_rsp_fifo                                                                                                                                                                                                    ; 154   ; 39             ; 0            ; 39             ; 113    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|mm_interconnect_0|sequencer_reg_file_inst_avl_agent|uncompressor                                                                                                                                                                                                ; 48    ; 1              ; 0            ; 1              ; 46     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|mm_interconnect_0|sequencer_reg_file_inst_avl_agent                                                                                                                                                                                                             ; 307   ; 39             ; 43           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|mm_interconnect_0|sequencer_scc_mgr_inst_avl_agent_rsp_fifo                                                                                                                                                                                                     ; 154   ; 39             ; 0            ; 39             ; 113    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|mm_interconnect_0|sequencer_scc_mgr_inst_avl_agent|uncompressor                                                                                                                                                                                                 ; 48    ; 1              ; 0            ; 1              ; 46     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|mm_interconnect_0|sequencer_scc_mgr_inst_avl_agent                                                                                                                                                                                                              ; 307   ; 39             ; 43           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|mm_interconnect_0|sequencer_mem_s1_agent_rsp_fifo                                                                                                                                                                                                               ; 154   ; 39             ; 0            ; 39             ; 113    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|mm_interconnect_0|sequencer_mem_s1_agent|uncompressor                                                                                                                                                                                                           ; 48    ; 1              ; 0            ; 1              ; 46     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|mm_interconnect_0|sequencer_mem_s1_agent                                                                                                                                                                                                                        ; 307   ; 39             ; 43           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|mm_interconnect_0|sequencer_rw_mgr_inst_avl_agent_rsp_fifo                                                                                                                                                                                                      ; 154   ; 39             ; 0            ; 39             ; 113    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|mm_interconnect_0|sequencer_rw_mgr_inst_avl_agent|uncompressor                                                                                                                                                                                                  ; 48    ; 1              ; 0            ; 1              ; 46     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|mm_interconnect_0|sequencer_rw_mgr_inst_avl_agent                                                                                                                                                                                                               ; 307   ; 39             ; 43           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|mm_interconnect_0|sequencer_data_mgr_inst_avl_agent_rsp_fifo                                                                                                                                                                                                    ; 154   ; 39             ; 0            ; 39             ; 113    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|mm_interconnect_0|sequencer_data_mgr_inst_avl_agent|uncompressor                                                                                                                                                                                                ; 48    ; 1              ; 0            ; 1              ; 46     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|mm_interconnect_0|sequencer_data_mgr_inst_avl_agent                                                                                                                                                                                                             ; 307   ; 39             ; 43           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|mm_interconnect_0|sequencer_phy_mgr_inst_avl_agent_rsp_fifo                                                                                                                                                                                                     ; 154   ; 39             ; 0            ; 39             ; 113    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|mm_interconnect_0|sequencer_phy_mgr_inst_avl_agent|uncompressor                                                                                                                                                                                                 ; 48    ; 1              ; 0            ; 1              ; 46     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|mm_interconnect_0|sequencer_phy_mgr_inst_avl_agent                                                                                                                                                                                                              ; 307   ; 39             ; 43           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|mm_interconnect_0|cpu_inst_instruction_master_agent                                                                                                                                                                                                             ; 195   ; 37             ; 86           ; 37             ; 146    ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|mm_interconnect_0|seq_bridge_m0_agent                                                                                                                                                                                                                           ; 195   ; 37             ; 86           ; 37             ; 146    ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|mm_interconnect_0|cpu_inst_data_master_agent                                                                                                                                                                                                                    ; 195   ; 37             ; 86           ; 37             ; 146    ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|mm_interconnect_0|sequencer_reg_file_inst_avl_translator                                                                                                                                                                                                        ; 115   ; 5              ; 28           ; 5              ; 76     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|mm_interconnect_0|sequencer_scc_mgr_inst_avl_translator                                                                                                                                                                                                         ; 115   ; 5              ; 19           ; 5              ; 81     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|mm_interconnect_0|sequencer_mem_s1_translator                                                                                                                                                                                                                   ; 115   ; 6              ; 19           ; 6              ; 85     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|mm_interconnect_0|sequencer_rw_mgr_inst_avl_translator                                                                                                                                                                                                          ; 115   ; 5              ; 19           ; 5              ; 81     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|mm_interconnect_0|sequencer_data_mgr_inst_avl_translator                                                                                                                                                                                                        ; 115   ; 5              ; 19           ; 5              ; 81     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|mm_interconnect_0|sequencer_phy_mgr_inst_avl_translator                                                                                                                                                                                                         ; 115   ; 5              ; 19           ; 5              ; 81     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|mm_interconnect_0|cpu_inst_instruction_master_translator                                                                                                                                                                                                        ; 101   ; 66             ; 0            ; 66             ; 108    ; 66              ; 66            ; 66              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|mm_interconnect_0|seq_bridge_m0_translator                                                                                                                                                                                                                      ; 116   ; 10             ; 2            ; 10             ; 109    ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|mm_interconnect_0|cpu_inst_data_master_translator                                                                                                                                                                                                               ; 104   ; 25             ; 0            ; 25             ; 108    ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|mm_interconnect_0                                                                                                                                                                                                                                               ; 347   ; 0              ; 0            ; 0              ; 381    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|seq_bridge                                                                                                                                                                                                                                                      ; 110   ; 2              ; 0            ; 2              ; 106    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|sequencer_mem|the_altsyncram|auto_generated                                                                                                                                                                                                                     ; 52    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|sequencer_mem                                                                                                                                                                                                                                                   ; 54    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|mux_iter[3].datamux_i                                                                                                                                                                                        ; 72    ; 0              ; 5            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|mux_iter[2].datamux_i                                                                                                                                                                                        ; 72    ; 0              ; 5            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|mux_iter[1].datamux_i                                                                                                                                                                                        ; 72    ; 0              ; 5            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|mux_iter[0].datamux_i                                                                                                                                                                                        ; 72    ; 0              ; 5            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|jumplogic_i                                                                                                                                                                                                  ; 25    ; 0              ; 0            ; 0              ; 49     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|data_broadcast_i                                                                                                                                                                                             ; 36    ; 0              ; 0            ; 0              ; 288    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|read_datapath_i|pattern_fifo_i|altsyncram_component|auto_generated                                                                                                                                           ; 21    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|read_datapath_i|pattern_fifo_i                                                                                                                                                                               ; 21    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|read_datapath_i|write_decoder_i|dm_lfsr_i                                                                                                                                                                    ; 3     ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|read_datapath_i|write_decoder_i|do_lfsr_i                                                                                                                                                                    ; 3     ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|read_datapath_i|write_decoder_i|DM_decoder_i                                                                                                                                                                 ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|read_datapath_i|write_decoder_i|DO_decoder                                                                                                                                                                   ; 6     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|read_datapath_i|write_decoder_i                                                                                                                                                                              ; 13    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|read_datapath_i|bitcheck_i                                                                                                                                                                                   ; 72    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|read_datapath_i                                                                                                                                                                                              ; 47    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|write_decoder_i|dm_lfsr_i                                                                                                                                                                                    ; 3     ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|write_decoder_i|do_lfsr_i                                                                                                                                                                                    ; 3     ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|write_decoder_i|DM_decoder_i                                                                                                                                                                                 ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|write_decoder_i|DO_decoder                                                                                                                                                                                   ; 6     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|write_decoder_i                                                                                                                                                                                              ; 13    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|di_buffer_wrap_i|rw_manager_di_buffer_i|altsyncram_component|auto_generated                                                                                                                                  ; 38    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|di_buffer_wrap_i|rw_manager_di_buffer_i                                                                                                                                                                      ; 39    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|di_buffer_wrap_i                                                                                                                                                                                             ; 39    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|ac_ROM_i|altsyncram_component|auto_generated                                                                                                                                                                 ; 46    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|ac_ROM_i                                                                                                                                                                                                     ; 46    ; 4              ; 0            ; 4              ; 32     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|inst_ROM_i|altsyncram_component|auto_generated|rd_mux                                                                                                                                                        ; 41    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|inst_ROM_i|altsyncram_component|auto_generated|wr_decode                                                                                                                                                     ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|inst_ROM_i|altsyncram_component|auto_generated                                                                                                                                                               ; 8     ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|inst_ROM_i                                                                                                                                                                                                   ; 36    ; 0              ; 28           ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst                                                                                                                                                                                                              ; 311   ; 1              ; 9            ; 1              ; 424    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|sequencer_rw_mgr_inst|rw_mgr_inst                                                                                                                                                                                                                               ; 311   ; 0              ; 0            ; 0              ; 352    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|sequencer_rw_mgr_inst                                                                                                                                                                                                                                           ; 309   ; 2              ; 1            ; 2              ; 403    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|sequencer_data_mgr_inst                                                                                                                                                                                                                                         ; 49    ; 0              ; 39           ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|sequencer_phy_mgr_inst                                                                                                                                                                                                                                          ; 315   ; 0              ; 272          ; 0              ; 141    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|sequencer_reg_file_inst|altsyncram_component|auto_generated                                                                                                                                                                                                     ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|sequencer_reg_file_inst                                                                                                                                                                                                                                         ; 44    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|sequencer_scc_mgr_inst|sequencer_scc_family_wrapper|sequencer_scc_phase_decode_dqdqs_inst                                                                                                                                                                       ; 32    ; 30             ; 0            ; 30             ; 14     ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|sequencer_scc_mgr_inst|sequencer_scc_family_wrapper|sequencer_scc_phase_decode_dqe_inst                                                                                                                                                                         ; 32    ; 32             ; 0            ; 32             ; 9      ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|sequencer_scc_mgr_inst|sequencer_scc_family_wrapper                                                                                                                                                                                                             ; 26    ; 0              ; 0            ; 0              ; 57     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|sequencer_scc_mgr_inst|sequencer_scc_reg_file_inst|altdpram_component|auto_generated                                                                                                                                                                            ; 38    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|sequencer_scc_mgr_inst|sequencer_scc_reg_file_inst                                                                                                                                                                                                              ; 38    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|sequencer_scc_mgr_inst                                                                                                                                                                                                                                          ; 61    ; 24             ; 34           ; 24             ; 123    ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|cpu_inst|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst_register_bank_b|the_altsyncram|auto_generated                                                                                                                                               ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|cpu_inst|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst_register_bank_b                                                                                                                                                                             ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|cpu_inst|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst_register_bank_a|the_altsyncram|auto_generated                                                                                                                                               ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|cpu_inst|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst_register_bank_a                                                                                                                                                                             ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|cpu_inst|the_altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst_test_bench                                                                                                                                                                              ; 461   ; 3              ; 424          ; 3              ; 34     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|cpu_inst                                                                                                                                                                                                                                                        ; 100   ; 0              ; 32           ; 0              ; 76     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0|sequencer_rst                                                                                                                                                                                                                                                   ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|s0                                                                                                                                                                                                                                                                 ; 612   ; 1              ; 0            ; 1              ; 586    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|m0                                                                                                                                                                                                                                                                 ; 1014  ; 0              ; 0            ; 0              ; 900    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uio_pads|dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_inst                                                                                                                                                                                                       ; 116   ; 19             ; 2            ; 19             ; 34     ; 19              ; 19            ; 19              ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uio_pads|dq_ddio[7].ubidir_dq_dqs                                                                                                                                                                                                                       ; 113   ; 17             ; 0            ; 17             ; 34     ; 17              ; 17            ; 17              ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uio_pads|dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_inst                                                                                                                                                                                                       ; 116   ; 19             ; 2            ; 19             ; 34     ; 19              ; 19            ; 19              ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uio_pads|dq_ddio[6].ubidir_dq_dqs                                                                                                                                                                                                                       ; 113   ; 17             ; 0            ; 17             ; 34     ; 17              ; 17            ; 17              ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uio_pads|dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_inst                                                                                                                                                                                                       ; 116   ; 19             ; 2            ; 19             ; 34     ; 19              ; 19            ; 19              ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uio_pads|dq_ddio[5].ubidir_dq_dqs                                                                                                                                                                                                                       ; 113   ; 17             ; 0            ; 17             ; 34     ; 17              ; 17            ; 17              ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uio_pads|dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_inst                                                                                                                                                                                                       ; 116   ; 19             ; 2            ; 19             ; 34     ; 19              ; 19            ; 19              ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uio_pads|dq_ddio[4].ubidir_dq_dqs                                                                                                                                                                                                                       ; 113   ; 17             ; 0            ; 17             ; 34     ; 17              ; 17            ; 17              ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uio_pads|dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_inst                                                                                                                                                                                                       ; 116   ; 19             ; 2            ; 19             ; 34     ; 19              ; 19            ; 19              ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uio_pads|dq_ddio[3].ubidir_dq_dqs                                                                                                                                                                                                                       ; 113   ; 17             ; 0            ; 17             ; 34     ; 17              ; 17            ; 17              ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uio_pads|dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_inst                                                                                                                                                                                                       ; 116   ; 19             ; 2            ; 19             ; 34     ; 19              ; 19            ; 19              ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uio_pads|dq_ddio[2].ubidir_dq_dqs                                                                                                                                                                                                                       ; 113   ; 17             ; 0            ; 17             ; 34     ; 17              ; 17            ; 17              ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uio_pads|dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_inst                                                                                                                                                                                                       ; 116   ; 19             ; 2            ; 19             ; 34     ; 19              ; 19            ; 19              ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uio_pads|dq_ddio[1].ubidir_dq_dqs                                                                                                                                                                                                                       ; 113   ; 17             ; 0            ; 17             ; 34     ; 17              ; 17            ; 17              ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_inst                                                                                                                                                                                                       ; 116   ; 19             ; 2            ; 19             ; 34     ; 19              ; 19            ; 19              ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs                                                                                                                                                                                                                       ; 113   ; 17             ; 0            ; 17             ; 34     ; 17              ; 17            ; 17              ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uio_pads|uaddr_cmd_pads|clock_gen[1].uclk_generator                                                                                                                                                                                                     ; 1     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uio_pads|uaddr_cmd_pads|clock_gen[1].umem_ck_pad|auto_generated                                                                                                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uio_pads|uaddr_cmd_pads|clock_gen[0].uclk_generator                                                                                                                                                                                                     ; 1     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uio_pads|uaddr_cmd_pads|clock_gen[0].umem_ck_pad|auto_generated                                                                                                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uio_pads|uaddr_cmd_pads|ucas_n_pad|auto_generated                                                                                                                                                                                                       ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uio_pads|uaddr_cmd_pads|uras_n_pad|auto_generated                                                                                                                                                                                                       ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uio_pads|uaddr_cmd_pads|uwe_n_pad|auto_generated                                                                                                                                                                                                        ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uio_pads|uaddr_cmd_pads|uodt_pad|auto_generated                                                                                                                                                                                                         ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uio_pads|uaddr_cmd_pads|ucke_pad|auto_generated                                                                                                                                                                                                         ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uio_pads|uaddr_cmd_pads|ucs_n_pad|auto_generated                                                                                                                                                                                                        ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uio_pads|uaddr_cmd_pads|ubank_pad|auto_generated                                                                                                                                                                                                        ; 8     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uio_pads|uaddr_cmd_pads|uaddress_pad|auto_generated                                                                                                                                                                                                     ; 30    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uio_pads|uaddr_cmd_pads                                                                                                                                                                                                                                 ; 60    ; 0              ; 9            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uio_pads                                                                                                                                                                                                                                                ; 557   ; 8              ; 25           ; 8              ; 179    ; 8               ; 8             ; 8               ; 80    ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uread_datapath|read_buffering[7].read_subgroup[0].uread_fifo_neg|uread_mux|auto_generated                                                                                                                                                               ; 66    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uread_datapath|read_buffering[7].read_subgroup[0].uread_fifo_neg                                                                                                                                                                                        ; 26    ; 2              ; 1            ; 2              ; 16     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uread_datapath|read_buffering[7].read_subgroup[0].uread_fifo|uread_mux|auto_generated                                                                                                                                                                   ; 66    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uread_datapath|read_buffering[7].read_subgroup[0].uread_fifo                                                                                                                                                                                            ; 26    ; 2              ; 1            ; 2              ; 16     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uread_datapath|read_buffering[7].rd_enable_lfifo_sel[0].uread_valid_full_selector|uvalid_select|auto_generated                                                                                                                                          ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uread_datapath|read_buffering[7].rd_enable_lfifo_sel[0].uread_valid_full_selector                                                                                                                                                                       ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uread_datapath|read_buffering[7].rd_valid_lfifo_sel[1].uread_valid_selector|uvalid_select|auto_generated                                                                                                                                                ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uread_datapath|read_buffering[7].rd_valid_lfifo_sel[1].uread_valid_selector                                                                                                                                                                             ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uread_datapath|read_buffering[7].rd_valid_lfifo_sel[0].uread_valid_selector|uvalid_select|auto_generated                                                                                                                                                ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uread_datapath|read_buffering[7].rd_valid_lfifo_sel[0].uread_valid_selector                                                                                                                                                                             ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uread_datapath|read_buffering[6].read_subgroup[0].uread_fifo_neg|uread_mux|auto_generated                                                                                                                                                               ; 66    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uread_datapath|read_buffering[6].read_subgroup[0].uread_fifo_neg                                                                                                                                                                                        ; 26    ; 2              ; 1            ; 2              ; 16     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uread_datapath|read_buffering[6].read_subgroup[0].uread_fifo|uread_mux|auto_generated                                                                                                                                                                   ; 66    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uread_datapath|read_buffering[6].read_subgroup[0].uread_fifo                                                                                                                                                                                            ; 26    ; 2              ; 1            ; 2              ; 16     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uread_datapath|read_buffering[6].rd_enable_lfifo_sel[0].uread_valid_full_selector|uvalid_select|auto_generated                                                                                                                                          ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uread_datapath|read_buffering[6].rd_enable_lfifo_sel[0].uread_valid_full_selector                                                                                                                                                                       ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uread_datapath|read_buffering[6].rd_valid_lfifo_sel[1].uread_valid_selector|uvalid_select|auto_generated                                                                                                                                                ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uread_datapath|read_buffering[6].rd_valid_lfifo_sel[1].uread_valid_selector                                                                                                                                                                             ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uread_datapath|read_buffering[6].rd_valid_lfifo_sel[0].uread_valid_selector|uvalid_select|auto_generated                                                                                                                                                ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uread_datapath|read_buffering[6].rd_valid_lfifo_sel[0].uread_valid_selector                                                                                                                                                                             ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uread_datapath|read_buffering[5].read_subgroup[0].uread_fifo_neg|uread_mux|auto_generated                                                                                                                                                               ; 66    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uread_datapath|read_buffering[5].read_subgroup[0].uread_fifo_neg                                                                                                                                                                                        ; 26    ; 2              ; 1            ; 2              ; 16     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uread_datapath|read_buffering[5].read_subgroup[0].uread_fifo|uread_mux|auto_generated                                                                                                                                                                   ; 66    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uread_datapath|read_buffering[5].read_subgroup[0].uread_fifo                                                                                                                                                                                            ; 26    ; 2              ; 1            ; 2              ; 16     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uread_datapath|read_buffering[5].rd_enable_lfifo_sel[0].uread_valid_full_selector|uvalid_select|auto_generated                                                                                                                                          ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uread_datapath|read_buffering[5].rd_enable_lfifo_sel[0].uread_valid_full_selector                                                                                                                                                                       ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uread_datapath|read_buffering[5].rd_valid_lfifo_sel[1].uread_valid_selector|uvalid_select|auto_generated                                                                                                                                                ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uread_datapath|read_buffering[5].rd_valid_lfifo_sel[1].uread_valid_selector                                                                                                                                                                             ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uread_datapath|read_buffering[5].rd_valid_lfifo_sel[0].uread_valid_selector|uvalid_select|auto_generated                                                                                                                                                ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uread_datapath|read_buffering[5].rd_valid_lfifo_sel[0].uread_valid_selector                                                                                                                                                                             ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uread_datapath|read_buffering[4].read_subgroup[0].uread_fifo_neg|uread_mux|auto_generated                                                                                                                                                               ; 66    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uread_datapath|read_buffering[4].read_subgroup[0].uread_fifo_neg                                                                                                                                                                                        ; 26    ; 2              ; 1            ; 2              ; 16     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uread_datapath|read_buffering[4].read_subgroup[0].uread_fifo|uread_mux|auto_generated                                                                                                                                                                   ; 66    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uread_datapath|read_buffering[4].read_subgroup[0].uread_fifo                                                                                                                                                                                            ; 26    ; 2              ; 1            ; 2              ; 16     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uread_datapath|read_buffering[4].rd_enable_lfifo_sel[0].uread_valid_full_selector|uvalid_select|auto_generated                                                                                                                                          ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uread_datapath|read_buffering[4].rd_enable_lfifo_sel[0].uread_valid_full_selector                                                                                                                                                                       ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uread_datapath|read_buffering[4].rd_valid_lfifo_sel[1].uread_valid_selector|uvalid_select|auto_generated                                                                                                                                                ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uread_datapath|read_buffering[4].rd_valid_lfifo_sel[1].uread_valid_selector                                                                                                                                                                             ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uread_datapath|read_buffering[4].rd_valid_lfifo_sel[0].uread_valid_selector|uvalid_select|auto_generated                                                                                                                                                ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uread_datapath|read_buffering[4].rd_valid_lfifo_sel[0].uread_valid_selector                                                                                                                                                                             ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uread_datapath|read_buffering[3].read_subgroup[0].uread_fifo_neg|uread_mux|auto_generated                                                                                                                                                               ; 66    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uread_datapath|read_buffering[3].read_subgroup[0].uread_fifo_neg                                                                                                                                                                                        ; 26    ; 2              ; 1            ; 2              ; 16     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uread_datapath|read_buffering[3].read_subgroup[0].uread_fifo|uread_mux|auto_generated                                                                                                                                                                   ; 66    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uread_datapath|read_buffering[3].read_subgroup[0].uread_fifo                                                                                                                                                                                            ; 26    ; 2              ; 1            ; 2              ; 16     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uread_datapath|read_buffering[3].rd_enable_lfifo_sel[0].uread_valid_full_selector|uvalid_select|auto_generated                                                                                                                                          ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uread_datapath|read_buffering[3].rd_enable_lfifo_sel[0].uread_valid_full_selector                                                                                                                                                                       ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uread_datapath|read_buffering[3].rd_valid_lfifo_sel[1].uread_valid_selector|uvalid_select|auto_generated                                                                                                                                                ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uread_datapath|read_buffering[3].rd_valid_lfifo_sel[1].uread_valid_selector                                                                                                                                                                             ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uread_datapath|read_buffering[3].rd_valid_lfifo_sel[0].uread_valid_selector|uvalid_select|auto_generated                                                                                                                                                ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uread_datapath|read_buffering[3].rd_valid_lfifo_sel[0].uread_valid_selector                                                                                                                                                                             ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uread_datapath|read_buffering[2].read_subgroup[0].uread_fifo_neg|uread_mux|auto_generated                                                                                                                                                               ; 66    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uread_datapath|read_buffering[2].read_subgroup[0].uread_fifo_neg                                                                                                                                                                                        ; 26    ; 2              ; 1            ; 2              ; 16     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uread_datapath|read_buffering[2].read_subgroup[0].uread_fifo|uread_mux|auto_generated                                                                                                                                                                   ; 66    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uread_datapath|read_buffering[2].read_subgroup[0].uread_fifo                                                                                                                                                                                            ; 26    ; 2              ; 1            ; 2              ; 16     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uread_datapath|read_buffering[2].rd_enable_lfifo_sel[0].uread_valid_full_selector|uvalid_select|auto_generated                                                                                                                                          ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uread_datapath|read_buffering[2].rd_enable_lfifo_sel[0].uread_valid_full_selector                                                                                                                                                                       ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uread_datapath|read_buffering[2].rd_valid_lfifo_sel[1].uread_valid_selector|uvalid_select|auto_generated                                                                                                                                                ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uread_datapath|read_buffering[2].rd_valid_lfifo_sel[1].uread_valid_selector                                                                                                                                                                             ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uread_datapath|read_buffering[2].rd_valid_lfifo_sel[0].uread_valid_selector|uvalid_select|auto_generated                                                                                                                                                ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uread_datapath|read_buffering[2].rd_valid_lfifo_sel[0].uread_valid_selector                                                                                                                                                                             ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uread_datapath|read_buffering[1].read_subgroup[0].uread_fifo_neg|uread_mux|auto_generated                                                                                                                                                               ; 66    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uread_datapath|read_buffering[1].read_subgroup[0].uread_fifo_neg                                                                                                                                                                                        ; 26    ; 2              ; 1            ; 2              ; 16     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uread_datapath|read_buffering[1].read_subgroup[0].uread_fifo|uread_mux|auto_generated                                                                                                                                                                   ; 66    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uread_datapath|read_buffering[1].read_subgroup[0].uread_fifo                                                                                                                                                                                            ; 26    ; 2              ; 1            ; 2              ; 16     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uread_datapath|read_buffering[1].rd_enable_lfifo_sel[0].uread_valid_full_selector|uvalid_select|auto_generated                                                                                                                                          ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uread_datapath|read_buffering[1].rd_enable_lfifo_sel[0].uread_valid_full_selector                                                                                                                                                                       ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uread_datapath|read_buffering[1].rd_valid_lfifo_sel[1].uread_valid_selector|uvalid_select|auto_generated                                                                                                                                                ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uread_datapath|read_buffering[1].rd_valid_lfifo_sel[1].uread_valid_selector                                                                                                                                                                             ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uread_datapath|read_buffering[1].rd_valid_lfifo_sel[0].uread_valid_selector|uvalid_select|auto_generated                                                                                                                                                ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uread_datapath|read_buffering[1].rd_valid_lfifo_sel[0].uread_valid_selector                                                                                                                                                                             ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uread_datapath|read_buffering[0].read_subgroup[0].uread_fifo_neg|uread_mux|auto_generated                                                                                                                                                               ; 66    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uread_datapath|read_buffering[0].read_subgroup[0].uread_fifo_neg                                                                                                                                                                                        ; 26    ; 2              ; 1            ; 2              ; 16     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uread_datapath|read_buffering[0].read_subgroup[0].uread_fifo|uread_mux|auto_generated                                                                                                                                                                   ; 66    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uread_datapath|read_buffering[0].read_subgroup[0].uread_fifo                                                                                                                                                                                            ; 26    ; 2              ; 1            ; 2              ; 16     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uread_datapath|read_buffering[0].rd_enable_lfifo_sel[0].uread_valid_full_selector|uvalid_select|auto_generated                                                                                                                                          ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uread_datapath|read_buffering[0].rd_enable_lfifo_sel[0].uread_valid_full_selector                                                                                                                                                                       ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uread_datapath|read_buffering[0].rd_valid_lfifo_sel[1].uread_valid_selector|uvalid_select|auto_generated                                                                                                                                                ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uread_datapath|read_buffering[0].rd_valid_lfifo_sel[1].uread_valid_selector                                                                                                                                                                             ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uread_datapath|read_buffering[0].rd_valid_lfifo_sel[0].uread_valid_selector|uvalid_select|auto_generated                                                                                                                                                ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uread_datapath|read_buffering[0].rd_valid_lfifo_sel[0].uread_valid_selector                                                                                                                                                                             ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uread_datapath|read_valid_predict[7].uread_fr_cycle_shifter                                                                                                                                                                                             ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uread_datapath|read_valid_predict[6].uread_fr_cycle_shifter                                                                                                                                                                                             ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uread_datapath|read_valid_predict[5].uread_fr_cycle_shifter                                                                                                                                                                                             ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uread_datapath|read_valid_predict[4].uread_fr_cycle_shifter                                                                                                                                                                                             ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uread_datapath|read_valid_predict[3].uread_fr_cycle_shifter                                                                                                                                                                                             ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uread_datapath|read_valid_predict[2].uread_fr_cycle_shifter                                                                                                                                                                                             ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uread_datapath|read_valid_predict[1].uread_fr_cycle_shifter                                                                                                                                                                                             ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uread_datapath|read_valid_predict[0].uread_fr_cycle_shifter                                                                                                                                                                                             ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uread_datapath                                                                                                                                                                                                                                          ; 188   ; 0              ; 19           ; 0              ; 546    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uwrite_datapath|bs_wr_grp[7].oct_ena_shifter                                                                                                                                                                                                            ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uwrite_datapath|bs_wr_grp[7].dqs_en_shifter                                                                                                                                                                                                             ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uwrite_datapath|bs_wr_grp[7].wrdata_en_shifter                                                                                                                                                                                                          ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uwrite_datapath|bs_wr_grp[7].wrdata_mask_shifter                                                                                                                                                                                                        ; 8     ; 1              ; 1            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uwrite_datapath|bs_wr_grp[7].dq_shifter                                                                                                                                                                                                                 ; 36    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uwrite_datapath|bs_wr_grp[6].oct_ena_shifter                                                                                                                                                                                                            ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uwrite_datapath|bs_wr_grp[6].dqs_en_shifter                                                                                                                                                                                                             ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uwrite_datapath|bs_wr_grp[6].wrdata_en_shifter                                                                                                                                                                                                          ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uwrite_datapath|bs_wr_grp[6].wrdata_mask_shifter                                                                                                                                                                                                        ; 8     ; 1              ; 1            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uwrite_datapath|bs_wr_grp[6].dq_shifter                                                                                                                                                                                                                 ; 36    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uwrite_datapath|bs_wr_grp[5].oct_ena_shifter                                                                                                                                                                                                            ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uwrite_datapath|bs_wr_grp[5].dqs_en_shifter                                                                                                                                                                                                             ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uwrite_datapath|bs_wr_grp[5].wrdata_en_shifter                                                                                                                                                                                                          ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uwrite_datapath|bs_wr_grp[5].wrdata_mask_shifter                                                                                                                                                                                                        ; 8     ; 1              ; 1            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uwrite_datapath|bs_wr_grp[5].dq_shifter                                                                                                                                                                                                                 ; 36    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uwrite_datapath|bs_wr_grp[4].oct_ena_shifter                                                                                                                                                                                                            ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uwrite_datapath|bs_wr_grp[4].dqs_en_shifter                                                                                                                                                                                                             ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uwrite_datapath|bs_wr_grp[4].wrdata_en_shifter                                                                                                                                                                                                          ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uwrite_datapath|bs_wr_grp[4].wrdata_mask_shifter                                                                                                                                                                                                        ; 8     ; 1              ; 1            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uwrite_datapath|bs_wr_grp[4].dq_shifter                                                                                                                                                                                                                 ; 36    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uwrite_datapath|bs_wr_grp[3].oct_ena_shifter                                                                                                                                                                                                            ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uwrite_datapath|bs_wr_grp[3].dqs_en_shifter                                                                                                                                                                                                             ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uwrite_datapath|bs_wr_grp[3].wrdata_en_shifter                                                                                                                                                                                                          ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uwrite_datapath|bs_wr_grp[3].wrdata_mask_shifter                                                                                                                                                                                                        ; 8     ; 1              ; 1            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uwrite_datapath|bs_wr_grp[3].dq_shifter                                                                                                                                                                                                                 ; 36    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uwrite_datapath|bs_wr_grp[2].oct_ena_shifter                                                                                                                                                                                                            ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uwrite_datapath|bs_wr_grp[2].dqs_en_shifter                                                                                                                                                                                                             ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uwrite_datapath|bs_wr_grp[2].wrdata_en_shifter                                                                                                                                                                                                          ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uwrite_datapath|bs_wr_grp[2].wrdata_mask_shifter                                                                                                                                                                                                        ; 8     ; 1              ; 1            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uwrite_datapath|bs_wr_grp[2].dq_shifter                                                                                                                                                                                                                 ; 36    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uwrite_datapath|bs_wr_grp[1].oct_ena_shifter                                                                                                                                                                                                            ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uwrite_datapath|bs_wr_grp[1].dqs_en_shifter                                                                                                                                                                                                             ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uwrite_datapath|bs_wr_grp[1].wrdata_en_shifter                                                                                                                                                                                                          ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uwrite_datapath|bs_wr_grp[1].wrdata_mask_shifter                                                                                                                                                                                                        ; 8     ; 1              ; 1            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uwrite_datapath|bs_wr_grp[1].dq_shifter                                                                                                                                                                                                                 ; 36    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uwrite_datapath|bs_wr_grp[0].oct_ena_shifter                                                                                                                                                                                                            ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uwrite_datapath|bs_wr_grp[0].dqs_en_shifter                                                                                                                                                                                                             ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uwrite_datapath|bs_wr_grp[0].wrdata_en_shifter                                                                                                                                                                                                          ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uwrite_datapath|bs_wr_grp[0].wrdata_mask_shifter                                                                                                                                                                                                        ; 8     ; 1              ; 1            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uwrite_datapath|bs_wr_grp[0].dq_shifter                                                                                                                                                                                                                 ; 36    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uwrite_datapath|afi_dm_shifter                                                                                                                                                                                                                          ; 36    ; 3              ; 0            ; 3              ; 32     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uwrite_datapath|afi_wdata_valid_extender                                                                                                                                                                                                                ; 20    ; 3              ; 0            ; 3              ; 16     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uwrite_datapath|afi_wdata_shifter                                                                                                                                                                                                                       ; 260   ; 3              ; 0            ; 3              ; 256    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uwrite_datapath|afi_dqs_en_shifter                                                                                                                                                                                                                      ; 20    ; 3              ; 0            ; 3              ; 16     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uwrite_datapath|oct_ena_source_extender                                                                                                                                                                                                                 ; 20    ; 3              ; 0            ; 3              ; 16     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uwrite_datapath                                                                                                                                                                                                                                         ; 354   ; 0              ; 17           ; 0              ; 336    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uaddr_cmd_datapath|uaddr_cmd_shift_we_n                                                                                                                                                                                                                 ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uaddr_cmd_datapath|uaddr_cmd_shift_cas_n                                                                                                                                                                                                                ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uaddr_cmd_datapath|uaddr_cmd_shift_ras_n                                                                                                                                                                                                                ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uaddr_cmd_datapath|uaddr_cmd_shift_odt                                                                                                                                                                                                                  ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uaddr_cmd_datapath|uaddr_cmd_shift_cs_n                                                                                                                                                                                                                 ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uaddr_cmd_datapath|uaddr_cmd_shift_cke                                                                                                                                                                                                                  ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uaddr_cmd_datapath|uaddr_cmd_shift_bank                                                                                                                                                                                                                 ; 10    ; 0              ; 1            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uaddr_cmd_datapath|uaddr_cmd_shift_address                                                                                                                                                                                                              ; 32    ; 0              ; 1            ; 0              ; 28     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|uaddr_cmd_datapath                                                                                                                                                                                                                                      ; 48    ; 0              ; 0            ; 0              ; 46     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|ureset|read_capture_reset[7].ureset_read_capture_clk                                                                                                                                                                                                    ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|ureset|read_capture_reset[6].ureset_read_capture_clk                                                                                                                                                                                                    ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|ureset|read_capture_reset[5].ureset_read_capture_clk                                                                                                                                                                                                    ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|ureset|read_capture_reset[4].ureset_read_capture_clk                                                                                                                                                                                                    ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|ureset|read_capture_reset[3].ureset_read_capture_clk                                                                                                                                                                                                    ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|ureset|read_capture_reset[2].ureset_read_capture_clk                                                                                                                                                                                                    ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|ureset|read_capture_reset[1].ureset_read_capture_clk                                                                                                                                                                                                    ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|ureset|read_capture_reset[0].ureset_read_capture_clk                                                                                                                                                                                                    ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|ureset|ureset_avl_clk                                                                                                                                                                                                                                   ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|ureset|ureset_scc_clk                                                                                                                                                                                                                                   ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|ureset|ureset_seq_clk                                                                                                                                                                                                                                   ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|ureset|ureset_resync_clk                                                                                                                                                                                                                                ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|ureset|ureset_addr_cmd_clk                                                                                                                                                                                                                              ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|ureset|ureset_ctl_reset_clk                                                                                                                                                                                                                             ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|ureset|ureset_afi_clk                                                                                                                                                                                                                                   ; 2     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy|ureset                                                                                                                                                                                                                                                  ; 17    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0|umemphy                                                                                                                                                                                                                                                         ; 600   ; 0              ; 11           ; 0              ; 573    ; 0               ; 0             ; 0               ; 80    ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|p0                                                                                                                                                                                                                                                                 ; 599   ; 12             ; 0            ; 12             ; 590    ; 12              ; 12            ; 12              ; 80    ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|pll0|upll_memphy|auto_generated                                                                                                                                                                                                                                    ; 3     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1|pll0                                                                                                                                                                                                                                                               ; 2     ; 1              ; 0            ; 1              ; 9      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram_1                                                                                                                                                                                                                                                                    ; 324   ; 0              ; 0            ; 0              ; 294    ; 0               ; 0             ; 0               ; 80    ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|mm_interconnect_0|s0_seq_debug_translator                                                                                                                                                                                                                            ; 115   ; 4              ; 0            ; 4              ; 105    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|mm_interconnect_0|dmaster_master_translator                                                                                                                                                                                                                          ; 116   ; 13             ; 2            ; 13             ; 109    ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|mm_interconnect_0                                                                                                                                                                                                                                                    ; 107   ; 0              ; 1            ; 0              ; 105    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|dll0                                                                                                                                                                                                                                                                 ; 2     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|oct0                                                                                                                                                                                                                                                                 ; 2     ; 0              ; 0            ; 0              ; 28     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|a0                                                                                                                                                                                                                                                                ; 596   ; 22             ; 13           ; 22             ; 599    ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|timing_param_inst                                                                                                                                                                                            ; 195   ; 0              ; 7            ; 0              ; 159    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rank_timer_inst                                                                                                                                                                                              ; 91    ; 0              ; 13           ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|sideband_inst                                                                                                                                                                                                ; 105   ; 2              ; 10           ; 2              ; 24     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[3].decoder_inst                                                                                                                                      ; 84    ; 0              ; 16           ; 0              ; 77     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[2].decoder_inst                                                                                                                                      ; 84    ; 0              ; 16           ; 0              ; 77     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[1].decoder_inst                                                                                                                                      ; 84    ; 0              ; 16           ; 0              ; 77     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[0].decoder_inst                                                                                                                                      ; 84    ; 0              ; 16           ; 0              ; 77     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[3].rmw_correct_encoder_inst                                                                                                                          ; 92    ; 0              ; 16           ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[3].rmw_partial_encoder_inst                                                                                                                          ; 92    ; 1              ; 16           ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[3].encoder_inst                                                                                                                                      ; 92    ; 1              ; 16           ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[2].rmw_correct_encoder_inst                                                                                                                          ; 92    ; 0              ; 16           ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[2].rmw_partial_encoder_inst                                                                                                                          ; 92    ; 1              ; 16           ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[2].encoder_inst                                                                                                                                      ; 92    ; 1              ; 16           ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[1].rmw_correct_encoder_inst                                                                                                                          ; 92    ; 0              ; 16           ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[1].rmw_partial_encoder_inst                                                                                                                          ; 92    ; 1              ; 16           ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[1].encoder_inst                                                                                                                                      ; 92    ; 1              ; 16           ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[0].rmw_correct_encoder_inst                                                                                                                          ; 92    ; 0              ; 16           ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[0].rmw_partial_encoder_inst                                                                                                                          ; 92    ; 1              ; 16           ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[0].encoder_inst                                                                                                                                      ; 92    ; 1              ; 16           ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst                                                                                                                                                                             ; 1141  ; 0              ; 1            ; 0              ; 663    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.in_order_buffer_inst|altsyncram_component|auto_generated                                                                                                            ; 273   ; 0              ; 0            ; 0              ; 257    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.in_order_buffer_inst                                                                                                                                                ; 275   ; 0              ; 2            ; 0              ; 257    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|wr_ptr                                                                               ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|usedw_counter                                                                        ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|rd_ptr_msb                                                                           ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|three_comparison                                                                     ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|almost_full_comparer                                                                 ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|FIFOram                                                                              ; 23    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo                                                                                      ; 16    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated                                                                                             ; 16    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst                                                                                                                                               ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.list_allocated_id_inst                                                                                                                                              ; 8     ; 0              ; 0            ; 0              ; 22     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.list_freeid_inst                                                                                                                                                    ; 8     ; 0              ; 0            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|wr_ptr                                                                                                             ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|usedw_counter                                                                                                      ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|rd_ptr_msb                                                                                                         ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|three_comparison                                                                                                   ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|almost_full_comparer                                                                                               ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|FIFOram                                                                                                            ; 49    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo                                                                                                                    ; 44    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated                                                                                                                           ; 44    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst                                                                                                                                                                             ; 43    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|wr_ptr                                                                                                              ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|usedw_counter                                                                                                       ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|rd_ptr_msb                                                                                                          ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|three_comparison                                                                                                    ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|almost_full_comparer                                                                                                ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|FIFOram                                                                                                             ; 57    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo                                                                                                                     ; 50    ; 0              ; 0            ; 0              ; 47     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated                                                                                                                            ; 50    ; 0              ; 0            ; 0              ; 47     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|pending_rd_fifo                                                                                                                                                                              ; 49    ; 0              ; 0            ; 0              ; 47     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst                                                                                                                                                                                              ; 421   ; 0              ; 2            ; 0              ; 631    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|wr_ptr                                                                                                           ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|usedw_counter                                                                                                    ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|rd_ptr_msb                                                                                                       ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|three_comparison                                                                                                 ; 4     ; 2              ; 0            ; 2              ; 1      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|almost_full_comparer                                                                                             ; 4     ; 2              ; 0            ; 2              ; 1      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|FIFOram                                                                                                          ; 300   ; 0              ; 0            ; 0              ; 292    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo                                                                                                                  ; 297   ; 0              ; 0            ; 0              ; 294    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated                                                                                                                         ; 297   ; 0              ; 0            ; 0              ; 294    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst                                                                                                                                                                           ; 296   ; 0              ; 0            ; 0              ; 294    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[3].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram_component|auto_generated                                                                     ; 22    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[3].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst                                                                                                         ; 24    ; 0              ; 2            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[3].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram_component|auto_generated                                                                   ; 78    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[3].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst                                                                                                       ; 80    ; 0              ; 2            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[2].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram_component|auto_generated                                                                     ; 22    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[2].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst                                                                                                         ; 24    ; 0              ; 2            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[2].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram_component|auto_generated                                                                   ; 78    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[2].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst                                                                                                       ; 80    ; 0              ; 2            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram_component|auto_generated                                                                     ; 22    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst                                                                                                         ; 24    ; 0              ; 2            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram_component|auto_generated                                                                   ; 78    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst                                                                                                       ; 80    ; 0              ; 2            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram_component|auto_generated                                                                     ; 22    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst                                                                                                         ; 24    ; 0              ; 2            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram_component|auto_generated                                                                   ; 78    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst                                                                                                       ; 80    ; 0              ; 2            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdatap_dataid_manager_inst|burstcount_list                                                                                                                                                   ; 7     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdatap_dataid_manager_inst                                                                                                                                                                   ; 87    ; 1              ; 38           ; 1              ; 26     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdatap_burst_tracking_inst                                                                                                                                                                   ; 8     ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdatap_list_allocated_id_inst                                                                                                                                                                ; 7     ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdatap_list_freeid_inst                                                                                                                                                                      ; 7     ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst                                                                                                                                                                                              ; 660   ; 0              ; 6            ; 0              ; 849    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdwr_data_tmg_inst                                                                                                                                                                                           ; 316   ; 32             ; 7            ; 32             ; 456    ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[1].odt_gen_inst|ddr3_odt_gen[0].alt_mem_ddrx_ddr3_odt_gen_inst                                                                                                   ; 15    ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[1].odt_gen_inst|ddr2_odt_gen[0].alt_mem_ddrx_ddr2_odt_gen_inst                                                                                                   ; 19    ; 0              ; 2            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[1].odt_gen_inst                                                                                                                                                  ; 30    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[1].alt_mem_ddrx_addr_cmd_inst                                                                                                                                    ; 68    ; 2              ; 0            ; 2              ; 23     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[0].odt_gen_inst|ddr3_odt_gen[0].alt_mem_ddrx_ddr3_odt_gen_inst                                                                                                   ; 15    ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[0].odt_gen_inst|ddr2_odt_gen[0].alt_mem_ddrx_ddr2_odt_gen_inst                                                                                                   ; 19    ; 0              ; 2            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[0].odt_gen_inst                                                                                                                                                  ; 30    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[0].alt_mem_ddrx_addr_cmd_inst                                                                                                                                    ; 68    ; 6              ; 0            ; 6              ; 23     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|addr_cmd_wrap_inst                                                                                                                                                                                           ; 154   ; 24             ; 23           ; 24             ; 48     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|burst_gen_inst                                                                                                                                                                                               ; 121   ; 1              ; 5            ; 1              ; 130    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|arbiter_inst                                                                                                                                                                                                 ; 274   ; 9              ; 12           ; 9              ; 143    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|tbp_inst                                                                                                                                                                                                     ; 186   ; 72             ; 46           ; 72             ; 329    ; 72              ; 72            ; 72              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|cmd_gen_inst                                                                                                                                                                                                 ; 323   ; 2              ; 11           ; 2              ; 112    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|input_if_inst                                                                                                                                                                                                ; 635   ; 0              ; 6            ; 0              ; 630    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst                                                                                                                                                                                                              ; 869   ; 291            ; 1            ; 291            ; 802    ; 291             ; 291           ; 291             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0|alt_mem_ddrx_controller_top_inst                                                                                                                                                                                                                              ; 674   ; 37             ; 55           ; 37             ; 722    ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0|ng0                                                                                                                                                                                                                                                               ; 671   ; 55             ; 0            ; 55             ; 647    ; 55              ; 55            ; 55              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|c0                                                                                                                                                                                                                                                                   ; 594   ; 0              ; 0            ; 0              ; 635    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|dmaster|rst_controller|alt_rst_req_sync_uq1                                                                                                                                                                                                                          ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|dmaster|rst_controller|alt_rst_sync_uq1                                                                                                                                                                                                                              ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|dmaster|rst_controller                                                                                                                                                                                                                                               ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|dmaster|p2b_adapter                                                                                                                                                                                                                                                  ; 14    ; 8              ; 2            ; 8              ; 20     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|dmaster|b2p_adapter                                                                                                                                                                                                                                                  ; 22    ; 0              ; 2            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|dmaster|transacto|p2m                                                                                                                                                                                                                                                ; 48    ; 0              ; 0            ; 0              ; 82     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|dmaster|transacto                                                                                                                                                                                                                                                    ; 48    ; 0              ; 0            ; 0              ; 82     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|dmaster|p2b                                                                                                                                                                                                                                                          ; 22    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|dmaster|b2p                                                                                                                                                                                                                                                          ; 12    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|dmaster|fifo                                                                                                                                                                                                                                                         ; 53    ; 41             ; 0            ; 41             ; 10     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|dmaster|timing_adt                                                                                                                                                                                                                                                   ; 12    ; 0              ; 3            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|crosser                                                                                                                                                                             ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser                                                                                                                                                                                     ; 13    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|output_stage                                                                                                                                                                          ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|out_to_in_synchronizer                                                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|in_to_out_synchronizer                                                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser                                                                                                                                                                                       ; 14    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|idle_inserter                                                                                                                                                                       ; 12    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|idle_remover                                                                                                                                                                        ; 12    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming                                                                                                                                                                                     ; 20    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming                                                                                                                                                                                                    ; 19    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|dmaster|jtag_phy_embedded_in_jtag_master|node                                                                                                                                                                                                                        ; 4     ; 3              ; 0            ; 3              ; 8      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|dmaster|jtag_phy_embedded_in_jtag_master                                                                                                                                                                                                                             ; 38    ; 27             ; 0            ; 27             ; 11     ; 27              ; 27            ; 27              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|dmaster                                                                                                                                                                                                                                                              ; 36    ; 0              ; 0            ; 0              ; 71     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|irq_mapper                                                                                                                                                                                                                                                        ; 2     ; 32             ; 2            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|mm_interconnect_0|avalon_st_adapter_005|error_adapter_0                                                                                                                                                                                                           ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|mm_interconnect_0|avalon_st_adapter_005                                                                                                                                                                                                                           ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|mm_interconnect_0|avalon_st_adapter_004|error_adapter_0                                                                                                                                                                                                           ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|mm_interconnect_0|avalon_st_adapter_004                                                                                                                                                                                                                           ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|mm_interconnect_0|avalon_st_adapter_003|error_adapter_0                                                                                                                                                                                                           ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|mm_interconnect_0|avalon_st_adapter_003                                                                                                                                                                                                                           ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|mm_interconnect_0|avalon_st_adapter_002|error_adapter_0                                                                                                                                                                                                           ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|mm_interconnect_0|avalon_st_adapter_002                                                                                                                                                                                                                           ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|mm_interconnect_0|avalon_st_adapter_001|error_adapter_0                                                                                                                                                                                                           ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|mm_interconnect_0|avalon_st_adapter_001                                                                                                                                                                                                                           ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                                                                                                                                                                               ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|mm_interconnect_0|avalon_st_adapter                                                                                                                                                                                                                               ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|mm_interconnect_0|rsp_mux_002                                                                                                                                                                                                                                     ; 120   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|mm_interconnect_0|rsp_mux_001|arb|adder                                                                                                                                                                                                                           ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|mm_interconnect_0|rsp_mux_001|arb                                                                                                                                                                                                                                 ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|mm_interconnect_0|rsp_mux_001                                                                                                                                                                                                                                     ; 237   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|mm_interconnect_0|rsp_mux|arb|adder                                                                                                                                                                                                                               ; 24    ; 12             ; 0            ; 12             ; 12     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|mm_interconnect_0|rsp_mux|arb                                                                                                                                                                                                                                     ; 10    ; 0              ; 4            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|mm_interconnect_0|rsp_mux                                                                                                                                                                                                                                         ; 705   ; 0              ; 0            ; 0              ; 123    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|mm_interconnect_0|rsp_demux_005                                                                                                                                                                                                                                   ; 121   ; 4              ; 2            ; 4              ; 235    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|mm_interconnect_0|rsp_demux_004                                                                                                                                                                                                                                   ; 120   ; 1              ; 2            ; 1              ; 118    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|mm_interconnect_0|rsp_demux_003                                                                                                                                                                                                                                   ; 122   ; 9              ; 2            ; 9              ; 352    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|mm_interconnect_0|rsp_demux_002                                                                                                                                                                                                                                   ; 120   ; 1              ; 2            ; 1              ; 118    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|mm_interconnect_0|rsp_demux_001                                                                                                                                                                                                                                   ; 120   ; 1              ; 2            ; 1              ; 118    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|mm_interconnect_0|rsp_demux                                                                                                                                                                                                                                       ; 120   ; 1              ; 2            ; 1              ; 118    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|mm_interconnect_0|cmd_mux_005|arb|adder                                                                                                                                                                                                                           ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|mm_interconnect_0|cmd_mux_005|arb                                                                                                                                                                                                                                 ; 6     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|mm_interconnect_0|cmd_mux_005                                                                                                                                                                                                                                     ; 237   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|mm_interconnect_0|cmd_mux_004                                                                                                                                                                                                                                     ; 120   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|mm_interconnect_0|cmd_mux_003|arb|adder                                                                                                                                                                                                                           ; 12    ; 3              ; 0            ; 3              ; 6      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|mm_interconnect_0|cmd_mux_003|arb                                                                                                                                                                                                                                 ; 7     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|mm_interconnect_0|cmd_mux_003                                                                                                                                                                                                                                     ; 354   ; 0              ; 0            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|mm_interconnect_0|cmd_mux_002                                                                                                                                                                                                                                     ; 120   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|mm_interconnect_0|cmd_mux_001                                                                                                                                                                                                                                     ; 120   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|mm_interconnect_0|cmd_mux                                                                                                                                                                                                                                         ; 120   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|mm_interconnect_0|cmd_demux_002                                                                                                                                                                                                                                   ; 120   ; 1              ; 2            ; 1              ; 118    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|mm_interconnect_0|cmd_demux_001                                                                                                                                                                                                                                   ; 126   ; 4              ; 6            ; 4              ; 235    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|mm_interconnect_0|cmd_demux                                                                                                                                                                                                                                       ; 125   ; 36             ; 2            ; 36             ; 703    ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|mm_interconnect_0|seq_bridge_m0_limiter                                                                                                                                                                                                                           ; 238   ; 0              ; 0            ; 0              ; 241    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|mm_interconnect_0|router_008|the_default_decode                                                                                                                                                                                                                   ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|mm_interconnect_0|router_008                                                                                                                                                                                                                                      ; 114   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|mm_interconnect_0|router_007|the_default_decode                                                                                                                                                                                                                   ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|mm_interconnect_0|router_007                                                                                                                                                                                                                                      ; 114   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|mm_interconnect_0|router_006|the_default_decode                                                                                                                                                                                                                   ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|mm_interconnect_0|router_006                                                                                                                                                                                                                                      ; 114   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|mm_interconnect_0|router_005|the_default_decode                                                                                                                                                                                                                   ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|mm_interconnect_0|router_005                                                                                                                                                                                                                                      ; 114   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|mm_interconnect_0|router_004|the_default_decode                                                                                                                                                                                                                   ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|mm_interconnect_0|router_004                                                                                                                                                                                                                                      ; 114   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|mm_interconnect_0|router_003|the_default_decode                                                                                                                                                                                                                   ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|mm_interconnect_0|router_003                                                                                                                                                                                                                                      ; 114   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|mm_interconnect_0|router_002|the_default_decode                                                                                                                                                                                                                   ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|mm_interconnect_0|router_002                                                                                                                                                                                                                                      ; 114   ; 9              ; 5            ; 9              ; 118    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|mm_interconnect_0|router_001|the_default_decode                                                                                                                                                                                                                   ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|mm_interconnect_0|router_001                                                                                                                                                                                                                                      ; 114   ; 0              ; 5            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|mm_interconnect_0|router|the_default_decode                                                                                                                                                                                                                       ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|mm_interconnect_0|router                                                                                                                                                                                                                                          ; 114   ; 0              ; 5            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|mm_interconnect_0|sequencer_reg_file_inst_avl_agent_rsp_fifo                                                                                                                                                                                                      ; 154   ; 39             ; 0            ; 39             ; 113    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|mm_interconnect_0|sequencer_reg_file_inst_avl_agent|uncompressor                                                                                                                                                                                                  ; 48    ; 1              ; 0            ; 1              ; 46     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|mm_interconnect_0|sequencer_reg_file_inst_avl_agent                                                                                                                                                                                                               ; 307   ; 39             ; 43           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|mm_interconnect_0|sequencer_scc_mgr_inst_avl_agent_rsp_fifo                                                                                                                                                                                                       ; 154   ; 39             ; 0            ; 39             ; 113    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|mm_interconnect_0|sequencer_scc_mgr_inst_avl_agent|uncompressor                                                                                                                                                                                                   ; 48    ; 1              ; 0            ; 1              ; 46     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|mm_interconnect_0|sequencer_scc_mgr_inst_avl_agent                                                                                                                                                                                                                ; 307   ; 39             ; 43           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|mm_interconnect_0|sequencer_mem_s1_agent_rsp_fifo                                                                                                                                                                                                                 ; 154   ; 39             ; 0            ; 39             ; 113    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|mm_interconnect_0|sequencer_mem_s1_agent|uncompressor                                                                                                                                                                                                             ; 48    ; 1              ; 0            ; 1              ; 46     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|mm_interconnect_0|sequencer_mem_s1_agent                                                                                                                                                                                                                          ; 307   ; 39             ; 43           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|mm_interconnect_0|sequencer_rw_mgr_inst_avl_agent_rsp_fifo                                                                                                                                                                                                        ; 154   ; 39             ; 0            ; 39             ; 113    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|mm_interconnect_0|sequencer_rw_mgr_inst_avl_agent|uncompressor                                                                                                                                                                                                    ; 48    ; 1              ; 0            ; 1              ; 46     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|mm_interconnect_0|sequencer_rw_mgr_inst_avl_agent                                                                                                                                                                                                                 ; 307   ; 39             ; 43           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|mm_interconnect_0|sequencer_data_mgr_inst_avl_agent_rsp_fifo                                                                                                                                                                                                      ; 154   ; 39             ; 0            ; 39             ; 113    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|mm_interconnect_0|sequencer_data_mgr_inst_avl_agent|uncompressor                                                                                                                                                                                                  ; 48    ; 1              ; 0            ; 1              ; 46     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|mm_interconnect_0|sequencer_data_mgr_inst_avl_agent                                                                                                                                                                                                               ; 307   ; 39             ; 43           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|mm_interconnect_0|sequencer_phy_mgr_inst_avl_agent_rsp_fifo                                                                                                                                                                                                       ; 154   ; 39             ; 0            ; 39             ; 113    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|mm_interconnect_0|sequencer_phy_mgr_inst_avl_agent|uncompressor                                                                                                                                                                                                   ; 48    ; 1              ; 0            ; 1              ; 46     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|mm_interconnect_0|sequencer_phy_mgr_inst_avl_agent                                                                                                                                                                                                                ; 307   ; 39             ; 43           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|mm_interconnect_0|cpu_inst_instruction_master_agent                                                                                                                                                                                                               ; 195   ; 37             ; 86           ; 37             ; 146    ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|mm_interconnect_0|seq_bridge_m0_agent                                                                                                                                                                                                                             ; 195   ; 37             ; 86           ; 37             ; 146    ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|mm_interconnect_0|cpu_inst_data_master_agent                                                                                                                                                                                                                      ; 195   ; 37             ; 86           ; 37             ; 146    ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|mm_interconnect_0|sequencer_reg_file_inst_avl_translator                                                                                                                                                                                                          ; 115   ; 5              ; 28           ; 5              ; 76     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|mm_interconnect_0|sequencer_scc_mgr_inst_avl_translator                                                                                                                                                                                                           ; 115   ; 5              ; 19           ; 5              ; 81     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|mm_interconnect_0|sequencer_mem_s1_translator                                                                                                                                                                                                                     ; 115   ; 6              ; 19           ; 6              ; 85     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|mm_interconnect_0|sequencer_rw_mgr_inst_avl_translator                                                                                                                                                                                                            ; 115   ; 5              ; 19           ; 5              ; 81     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|mm_interconnect_0|sequencer_data_mgr_inst_avl_translator                                                                                                                                                                                                          ; 115   ; 5              ; 19           ; 5              ; 81     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|mm_interconnect_0|sequencer_phy_mgr_inst_avl_translator                                                                                                                                                                                                           ; 115   ; 5              ; 19           ; 5              ; 81     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|mm_interconnect_0|cpu_inst_instruction_master_translator                                                                                                                                                                                                          ; 101   ; 66             ; 0            ; 66             ; 108    ; 66              ; 66            ; 66              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|mm_interconnect_0|seq_bridge_m0_translator                                                                                                                                                                                                                        ; 116   ; 10             ; 2            ; 10             ; 109    ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|mm_interconnect_0|cpu_inst_data_master_translator                                                                                                                                                                                                                 ; 104   ; 25             ; 0            ; 25             ; 108    ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|mm_interconnect_0                                                                                                                                                                                                                                                 ; 347   ; 0              ; 0            ; 0              ; 381    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|seq_bridge                                                                                                                                                                                                                                                        ; 110   ; 2              ; 0            ; 2              ; 106    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|sequencer_mem|the_altsyncram|auto_generated                                                                                                                                                                                                                       ; 52    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|sequencer_mem                                                                                                                                                                                                                                                     ; 54    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|mux_iter[3].datamux_i                                                                                                                                                                                          ; 72    ; 0              ; 5            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|mux_iter[2].datamux_i                                                                                                                                                                                          ; 72    ; 0              ; 5            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|mux_iter[1].datamux_i                                                                                                                                                                                          ; 72    ; 0              ; 5            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|mux_iter[0].datamux_i                                                                                                                                                                                          ; 72    ; 0              ; 5            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|jumplogic_i                                                                                                                                                                                                    ; 25    ; 0              ; 0            ; 0              ; 49     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|data_broadcast_i                                                                                                                                                                                               ; 36    ; 0              ; 0            ; 0              ; 288    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|read_datapath_i|pattern_fifo_i|altsyncram_component|auto_generated                                                                                                                                             ; 21    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|read_datapath_i|pattern_fifo_i                                                                                                                                                                                 ; 21    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|read_datapath_i|write_decoder_i|dm_lfsr_i                                                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|read_datapath_i|write_decoder_i|do_lfsr_i                                                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|read_datapath_i|write_decoder_i|DM_decoder_i                                                                                                                                                                   ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|read_datapath_i|write_decoder_i|DO_decoder                                                                                                                                                                     ; 6     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|read_datapath_i|write_decoder_i                                                                                                                                                                                ; 13    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|read_datapath_i|bitcheck_i                                                                                                                                                                                     ; 72    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|read_datapath_i                                                                                                                                                                                                ; 47    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|write_decoder_i|dm_lfsr_i                                                                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|write_decoder_i|do_lfsr_i                                                                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|write_decoder_i|DM_decoder_i                                                                                                                                                                                   ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|write_decoder_i|DO_decoder                                                                                                                                                                                     ; 6     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|write_decoder_i                                                                                                                                                                                                ; 13    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|di_buffer_wrap_i|rw_manager_di_buffer_i|altsyncram_component|auto_generated                                                                                                                                    ; 38    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|di_buffer_wrap_i|rw_manager_di_buffer_i                                                                                                                                                                        ; 39    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|di_buffer_wrap_i                                                                                                                                                                                               ; 39    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|ac_ROM_i|altsyncram_component|auto_generated                                                                                                                                                                   ; 46    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|ac_ROM_i                                                                                                                                                                                                       ; 46    ; 4              ; 0            ; 4              ; 32     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|inst_ROM_i|altsyncram_component|auto_generated|rd_mux                                                                                                                                                          ; 41    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|inst_ROM_i|altsyncram_component|auto_generated|wr_decode                                                                                                                                                       ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|inst_ROM_i|altsyncram_component|auto_generated                                                                                                                                                                 ; 8     ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|inst_ROM_i                                                                                                                                                                                                     ; 36    ; 0              ; 28           ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst                                                                                                                                                                                                                ; 311   ; 1              ; 9            ; 1              ; 424    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|sequencer_rw_mgr_inst|rw_mgr_inst                                                                                                                                                                                                                                 ; 311   ; 0              ; 0            ; 0              ; 352    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|sequencer_rw_mgr_inst                                                                                                                                                                                                                                             ; 309   ; 2              ; 1            ; 2              ; 403    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|sequencer_data_mgr_inst                                                                                                                                                                                                                                           ; 49    ; 0              ; 39           ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|sequencer_phy_mgr_inst                                                                                                                                                                                                                                            ; 315   ; 0              ; 272          ; 0              ; 141    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|sequencer_reg_file_inst|altsyncram_component|auto_generated                                                                                                                                                                                                       ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|sequencer_reg_file_inst                                                                                                                                                                                                                                           ; 44    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|sequencer_scc_mgr_inst|sequencer_scc_family_wrapper|sequencer_scc_phase_decode_dqdqs_inst                                                                                                                                                                         ; 32    ; 30             ; 0            ; 30             ; 14     ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|sequencer_scc_mgr_inst|sequencer_scc_family_wrapper|sequencer_scc_phase_decode_dqe_inst                                                                                                                                                                           ; 32    ; 32             ; 0            ; 32             ; 9      ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|sequencer_scc_mgr_inst|sequencer_scc_family_wrapper                                                                                                                                                                                                               ; 26    ; 0              ; 0            ; 0              ; 57     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|sequencer_scc_mgr_inst|sequencer_scc_reg_file_inst|altdpram_component|auto_generated                                                                                                                                                                              ; 38    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|sequencer_scc_mgr_inst|sequencer_scc_reg_file_inst                                                                                                                                                                                                                ; 38    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|sequencer_scc_mgr_inst                                                                                                                                                                                                                                            ; 61    ; 24             ; 34           ; 24             ; 123    ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|cpu_inst|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst_register_bank_b|the_altsyncram|auto_generated                                                                                                                                                 ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|cpu_inst|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst_register_bank_b                                                                                                                                                                               ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|cpu_inst|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst_register_bank_a|the_altsyncram|auto_generated                                                                                                                                                 ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|cpu_inst|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst_register_bank_a                                                                                                                                                                               ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|cpu_inst|the_altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst_test_bench                                                                                                                                                                                ; 461   ; 3              ; 424          ; 3              ; 34     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|cpu_inst                                                                                                                                                                                                                                                          ; 100   ; 0              ; 32           ; 0              ; 76     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0|sequencer_rst                                                                                                                                                                                                                                                     ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|s0                                                                                                                                                                                                                                                                   ; 612   ; 1              ; 0            ; 1              ; 586    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|m0                                                                                                                                                                                                                                                                   ; 1014  ; 0              ; 0            ; 0              ; 900    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uio_pads|dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_inst                                                                                                                                                                                                         ; 116   ; 19             ; 2            ; 19             ; 34     ; 19              ; 19            ; 19              ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uio_pads|dq_ddio[7].ubidir_dq_dqs                                                                                                                                                                                                                         ; 113   ; 17             ; 0            ; 17             ; 34     ; 17              ; 17            ; 17              ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uio_pads|dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_inst                                                                                                                                                                                                         ; 116   ; 19             ; 2            ; 19             ; 34     ; 19              ; 19            ; 19              ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uio_pads|dq_ddio[6].ubidir_dq_dqs                                                                                                                                                                                                                         ; 113   ; 17             ; 0            ; 17             ; 34     ; 17              ; 17            ; 17              ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uio_pads|dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_inst                                                                                                                                                                                                         ; 116   ; 19             ; 2            ; 19             ; 34     ; 19              ; 19            ; 19              ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uio_pads|dq_ddio[5].ubidir_dq_dqs                                                                                                                                                                                                                         ; 113   ; 17             ; 0            ; 17             ; 34     ; 17              ; 17            ; 17              ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uio_pads|dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_inst                                                                                                                                                                                                         ; 116   ; 19             ; 2            ; 19             ; 34     ; 19              ; 19            ; 19              ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uio_pads|dq_ddio[4].ubidir_dq_dqs                                                                                                                                                                                                                         ; 113   ; 17             ; 0            ; 17             ; 34     ; 17              ; 17            ; 17              ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uio_pads|dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_inst                                                                                                                                                                                                         ; 116   ; 19             ; 2            ; 19             ; 34     ; 19              ; 19            ; 19              ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uio_pads|dq_ddio[3].ubidir_dq_dqs                                                                                                                                                                                                                         ; 113   ; 17             ; 0            ; 17             ; 34     ; 17              ; 17            ; 17              ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uio_pads|dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_inst                                                                                                                                                                                                         ; 116   ; 19             ; 2            ; 19             ; 34     ; 19              ; 19            ; 19              ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uio_pads|dq_ddio[2].ubidir_dq_dqs                                                                                                                                                                                                                         ; 113   ; 17             ; 0            ; 17             ; 34     ; 17              ; 17            ; 17              ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uio_pads|dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_inst                                                                                                                                                                                                         ; 116   ; 19             ; 2            ; 19             ; 34     ; 19              ; 19            ; 19              ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uio_pads|dq_ddio[1].ubidir_dq_dqs                                                                                                                                                                                                                         ; 113   ; 17             ; 0            ; 17             ; 34     ; 17              ; 17            ; 17              ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_inst                                                                                                                                                                                                         ; 116   ; 19             ; 2            ; 19             ; 34     ; 19              ; 19            ; 19              ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs                                                                                                                                                                                                                         ; 113   ; 17             ; 0            ; 17             ; 34     ; 17              ; 17            ; 17              ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uio_pads|uaddr_cmd_pads|clock_gen[1].uclk_generator                                                                                                                                                                                                       ; 1     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uio_pads|uaddr_cmd_pads|clock_gen[1].umem_ck_pad|auto_generated                                                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uio_pads|uaddr_cmd_pads|clock_gen[0].uclk_generator                                                                                                                                                                                                       ; 1     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uio_pads|uaddr_cmd_pads|clock_gen[0].umem_ck_pad|auto_generated                                                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uio_pads|uaddr_cmd_pads|ucas_n_pad|auto_generated                                                                                                                                                                                                         ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uio_pads|uaddr_cmd_pads|uras_n_pad|auto_generated                                                                                                                                                                                                         ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uio_pads|uaddr_cmd_pads|uwe_n_pad|auto_generated                                                                                                                                                                                                          ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uio_pads|uaddr_cmd_pads|uodt_pad|auto_generated                                                                                                                                                                                                           ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uio_pads|uaddr_cmd_pads|ucke_pad|auto_generated                                                                                                                                                                                                           ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uio_pads|uaddr_cmd_pads|ucs_n_pad|auto_generated                                                                                                                                                                                                          ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uio_pads|uaddr_cmd_pads|ubank_pad|auto_generated                                                                                                                                                                                                          ; 8     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uio_pads|uaddr_cmd_pads|uaddress_pad|auto_generated                                                                                                                                                                                                       ; 30    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uio_pads|uaddr_cmd_pads                                                                                                                                                                                                                                   ; 60    ; 0              ; 9            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uio_pads                                                                                                                                                                                                                                                  ; 557   ; 8              ; 25           ; 8              ; 179    ; 8               ; 8             ; 8               ; 80    ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uread_datapath|read_buffering[7].read_subgroup[0].uread_fifo_neg|uread_mux|auto_generated                                                                                                                                                                 ; 66    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uread_datapath|read_buffering[7].read_subgroup[0].uread_fifo_neg                                                                                                                                                                                          ; 26    ; 2              ; 1            ; 2              ; 16     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uread_datapath|read_buffering[7].read_subgroup[0].uread_fifo|uread_mux|auto_generated                                                                                                                                                                     ; 66    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uread_datapath|read_buffering[7].read_subgroup[0].uread_fifo                                                                                                                                                                                              ; 26    ; 2              ; 1            ; 2              ; 16     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uread_datapath|read_buffering[7].rd_enable_lfifo_sel[0].uread_valid_full_selector|uvalid_select|auto_generated                                                                                                                                            ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uread_datapath|read_buffering[7].rd_enable_lfifo_sel[0].uread_valid_full_selector                                                                                                                                                                         ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uread_datapath|read_buffering[7].rd_valid_lfifo_sel[1].uread_valid_selector|uvalid_select|auto_generated                                                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uread_datapath|read_buffering[7].rd_valid_lfifo_sel[1].uread_valid_selector                                                                                                                                                                               ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uread_datapath|read_buffering[7].rd_valid_lfifo_sel[0].uread_valid_selector|uvalid_select|auto_generated                                                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uread_datapath|read_buffering[7].rd_valid_lfifo_sel[0].uread_valid_selector                                                                                                                                                                               ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uread_datapath|read_buffering[6].read_subgroup[0].uread_fifo_neg|uread_mux|auto_generated                                                                                                                                                                 ; 66    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uread_datapath|read_buffering[6].read_subgroup[0].uread_fifo_neg                                                                                                                                                                                          ; 26    ; 2              ; 1            ; 2              ; 16     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uread_datapath|read_buffering[6].read_subgroup[0].uread_fifo|uread_mux|auto_generated                                                                                                                                                                     ; 66    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uread_datapath|read_buffering[6].read_subgroup[0].uread_fifo                                                                                                                                                                                              ; 26    ; 2              ; 1            ; 2              ; 16     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uread_datapath|read_buffering[6].rd_enable_lfifo_sel[0].uread_valid_full_selector|uvalid_select|auto_generated                                                                                                                                            ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uread_datapath|read_buffering[6].rd_enable_lfifo_sel[0].uread_valid_full_selector                                                                                                                                                                         ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uread_datapath|read_buffering[6].rd_valid_lfifo_sel[1].uread_valid_selector|uvalid_select|auto_generated                                                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uread_datapath|read_buffering[6].rd_valid_lfifo_sel[1].uread_valid_selector                                                                                                                                                                               ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uread_datapath|read_buffering[6].rd_valid_lfifo_sel[0].uread_valid_selector|uvalid_select|auto_generated                                                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uread_datapath|read_buffering[6].rd_valid_lfifo_sel[0].uread_valid_selector                                                                                                                                                                               ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uread_datapath|read_buffering[5].read_subgroup[0].uread_fifo_neg|uread_mux|auto_generated                                                                                                                                                                 ; 66    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uread_datapath|read_buffering[5].read_subgroup[0].uread_fifo_neg                                                                                                                                                                                          ; 26    ; 2              ; 1            ; 2              ; 16     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uread_datapath|read_buffering[5].read_subgroup[0].uread_fifo|uread_mux|auto_generated                                                                                                                                                                     ; 66    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uread_datapath|read_buffering[5].read_subgroup[0].uread_fifo                                                                                                                                                                                              ; 26    ; 2              ; 1            ; 2              ; 16     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uread_datapath|read_buffering[5].rd_enable_lfifo_sel[0].uread_valid_full_selector|uvalid_select|auto_generated                                                                                                                                            ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uread_datapath|read_buffering[5].rd_enable_lfifo_sel[0].uread_valid_full_selector                                                                                                                                                                         ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uread_datapath|read_buffering[5].rd_valid_lfifo_sel[1].uread_valid_selector|uvalid_select|auto_generated                                                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uread_datapath|read_buffering[5].rd_valid_lfifo_sel[1].uread_valid_selector                                                                                                                                                                               ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uread_datapath|read_buffering[5].rd_valid_lfifo_sel[0].uread_valid_selector|uvalid_select|auto_generated                                                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uread_datapath|read_buffering[5].rd_valid_lfifo_sel[0].uread_valid_selector                                                                                                                                                                               ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uread_datapath|read_buffering[4].read_subgroup[0].uread_fifo_neg|uread_mux|auto_generated                                                                                                                                                                 ; 66    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uread_datapath|read_buffering[4].read_subgroup[0].uread_fifo_neg                                                                                                                                                                                          ; 26    ; 2              ; 1            ; 2              ; 16     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uread_datapath|read_buffering[4].read_subgroup[0].uread_fifo|uread_mux|auto_generated                                                                                                                                                                     ; 66    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uread_datapath|read_buffering[4].read_subgroup[0].uread_fifo                                                                                                                                                                                              ; 26    ; 2              ; 1            ; 2              ; 16     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uread_datapath|read_buffering[4].rd_enable_lfifo_sel[0].uread_valid_full_selector|uvalid_select|auto_generated                                                                                                                                            ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uread_datapath|read_buffering[4].rd_enable_lfifo_sel[0].uread_valid_full_selector                                                                                                                                                                         ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uread_datapath|read_buffering[4].rd_valid_lfifo_sel[1].uread_valid_selector|uvalid_select|auto_generated                                                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uread_datapath|read_buffering[4].rd_valid_lfifo_sel[1].uread_valid_selector                                                                                                                                                                               ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uread_datapath|read_buffering[4].rd_valid_lfifo_sel[0].uread_valid_selector|uvalid_select|auto_generated                                                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uread_datapath|read_buffering[4].rd_valid_lfifo_sel[0].uread_valid_selector                                                                                                                                                                               ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uread_datapath|read_buffering[3].read_subgroup[0].uread_fifo_neg|uread_mux|auto_generated                                                                                                                                                                 ; 66    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uread_datapath|read_buffering[3].read_subgroup[0].uread_fifo_neg                                                                                                                                                                                          ; 26    ; 2              ; 1            ; 2              ; 16     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uread_datapath|read_buffering[3].read_subgroup[0].uread_fifo|uread_mux|auto_generated                                                                                                                                                                     ; 66    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uread_datapath|read_buffering[3].read_subgroup[0].uread_fifo                                                                                                                                                                                              ; 26    ; 2              ; 1            ; 2              ; 16     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uread_datapath|read_buffering[3].rd_enable_lfifo_sel[0].uread_valid_full_selector|uvalid_select|auto_generated                                                                                                                                            ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uread_datapath|read_buffering[3].rd_enable_lfifo_sel[0].uread_valid_full_selector                                                                                                                                                                         ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uread_datapath|read_buffering[3].rd_valid_lfifo_sel[1].uread_valid_selector|uvalid_select|auto_generated                                                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uread_datapath|read_buffering[3].rd_valid_lfifo_sel[1].uread_valid_selector                                                                                                                                                                               ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uread_datapath|read_buffering[3].rd_valid_lfifo_sel[0].uread_valid_selector|uvalid_select|auto_generated                                                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uread_datapath|read_buffering[3].rd_valid_lfifo_sel[0].uread_valid_selector                                                                                                                                                                               ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uread_datapath|read_buffering[2].read_subgroup[0].uread_fifo_neg|uread_mux|auto_generated                                                                                                                                                                 ; 66    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uread_datapath|read_buffering[2].read_subgroup[0].uread_fifo_neg                                                                                                                                                                                          ; 26    ; 2              ; 1            ; 2              ; 16     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uread_datapath|read_buffering[2].read_subgroup[0].uread_fifo|uread_mux|auto_generated                                                                                                                                                                     ; 66    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uread_datapath|read_buffering[2].read_subgroup[0].uread_fifo                                                                                                                                                                                              ; 26    ; 2              ; 1            ; 2              ; 16     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uread_datapath|read_buffering[2].rd_enable_lfifo_sel[0].uread_valid_full_selector|uvalid_select|auto_generated                                                                                                                                            ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uread_datapath|read_buffering[2].rd_enable_lfifo_sel[0].uread_valid_full_selector                                                                                                                                                                         ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uread_datapath|read_buffering[2].rd_valid_lfifo_sel[1].uread_valid_selector|uvalid_select|auto_generated                                                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uread_datapath|read_buffering[2].rd_valid_lfifo_sel[1].uread_valid_selector                                                                                                                                                                               ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uread_datapath|read_buffering[2].rd_valid_lfifo_sel[0].uread_valid_selector|uvalid_select|auto_generated                                                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uread_datapath|read_buffering[2].rd_valid_lfifo_sel[0].uread_valid_selector                                                                                                                                                                               ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uread_datapath|read_buffering[1].read_subgroup[0].uread_fifo_neg|uread_mux|auto_generated                                                                                                                                                                 ; 66    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uread_datapath|read_buffering[1].read_subgroup[0].uread_fifo_neg                                                                                                                                                                                          ; 26    ; 2              ; 1            ; 2              ; 16     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uread_datapath|read_buffering[1].read_subgroup[0].uread_fifo|uread_mux|auto_generated                                                                                                                                                                     ; 66    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uread_datapath|read_buffering[1].read_subgroup[0].uread_fifo                                                                                                                                                                                              ; 26    ; 2              ; 1            ; 2              ; 16     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uread_datapath|read_buffering[1].rd_enable_lfifo_sel[0].uread_valid_full_selector|uvalid_select|auto_generated                                                                                                                                            ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uread_datapath|read_buffering[1].rd_enable_lfifo_sel[0].uread_valid_full_selector                                                                                                                                                                         ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uread_datapath|read_buffering[1].rd_valid_lfifo_sel[1].uread_valid_selector|uvalid_select|auto_generated                                                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uread_datapath|read_buffering[1].rd_valid_lfifo_sel[1].uread_valid_selector                                                                                                                                                                               ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uread_datapath|read_buffering[1].rd_valid_lfifo_sel[0].uread_valid_selector|uvalid_select|auto_generated                                                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uread_datapath|read_buffering[1].rd_valid_lfifo_sel[0].uread_valid_selector                                                                                                                                                                               ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uread_datapath|read_buffering[0].read_subgroup[0].uread_fifo_neg|uread_mux|auto_generated                                                                                                                                                                 ; 66    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uread_datapath|read_buffering[0].read_subgroup[0].uread_fifo_neg                                                                                                                                                                                          ; 26    ; 2              ; 1            ; 2              ; 16     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uread_datapath|read_buffering[0].read_subgroup[0].uread_fifo|uread_mux|auto_generated                                                                                                                                                                     ; 66    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uread_datapath|read_buffering[0].read_subgroup[0].uread_fifo                                                                                                                                                                                              ; 26    ; 2              ; 1            ; 2              ; 16     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uread_datapath|read_buffering[0].rd_enable_lfifo_sel[0].uread_valid_full_selector|uvalid_select|auto_generated                                                                                                                                            ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uread_datapath|read_buffering[0].rd_enable_lfifo_sel[0].uread_valid_full_selector                                                                                                                                                                         ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uread_datapath|read_buffering[0].rd_valid_lfifo_sel[1].uread_valid_selector|uvalid_select|auto_generated                                                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uread_datapath|read_buffering[0].rd_valid_lfifo_sel[1].uread_valid_selector                                                                                                                                                                               ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uread_datapath|read_buffering[0].rd_valid_lfifo_sel[0].uread_valid_selector|uvalid_select|auto_generated                                                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uread_datapath|read_buffering[0].rd_valid_lfifo_sel[0].uread_valid_selector                                                                                                                                                                               ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uread_datapath|read_valid_predict[7].uread_fr_cycle_shifter                                                                                                                                                                                               ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uread_datapath|read_valid_predict[6].uread_fr_cycle_shifter                                                                                                                                                                                               ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uread_datapath|read_valid_predict[5].uread_fr_cycle_shifter                                                                                                                                                                                               ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uread_datapath|read_valid_predict[4].uread_fr_cycle_shifter                                                                                                                                                                                               ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uread_datapath|read_valid_predict[3].uread_fr_cycle_shifter                                                                                                                                                                                               ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uread_datapath|read_valid_predict[2].uread_fr_cycle_shifter                                                                                                                                                                                               ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uread_datapath|read_valid_predict[1].uread_fr_cycle_shifter                                                                                                                                                                                               ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uread_datapath|read_valid_predict[0].uread_fr_cycle_shifter                                                                                                                                                                                               ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uread_datapath                                                                                                                                                                                                                                            ; 188   ; 0              ; 19           ; 0              ; 546    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uwrite_datapath|bs_wr_grp[7].oct_ena_shifter                                                                                                                                                                                                              ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uwrite_datapath|bs_wr_grp[7].dqs_en_shifter                                                                                                                                                                                                               ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uwrite_datapath|bs_wr_grp[7].wrdata_en_shifter                                                                                                                                                                                                            ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uwrite_datapath|bs_wr_grp[7].wrdata_mask_shifter                                                                                                                                                                                                          ; 8     ; 1              ; 1            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uwrite_datapath|bs_wr_grp[7].dq_shifter                                                                                                                                                                                                                   ; 36    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uwrite_datapath|bs_wr_grp[6].oct_ena_shifter                                                                                                                                                                                                              ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uwrite_datapath|bs_wr_grp[6].dqs_en_shifter                                                                                                                                                                                                               ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uwrite_datapath|bs_wr_grp[6].wrdata_en_shifter                                                                                                                                                                                                            ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uwrite_datapath|bs_wr_grp[6].wrdata_mask_shifter                                                                                                                                                                                                          ; 8     ; 1              ; 1            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uwrite_datapath|bs_wr_grp[6].dq_shifter                                                                                                                                                                                                                   ; 36    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uwrite_datapath|bs_wr_grp[5].oct_ena_shifter                                                                                                                                                                                                              ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uwrite_datapath|bs_wr_grp[5].dqs_en_shifter                                                                                                                                                                                                               ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uwrite_datapath|bs_wr_grp[5].wrdata_en_shifter                                                                                                                                                                                                            ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uwrite_datapath|bs_wr_grp[5].wrdata_mask_shifter                                                                                                                                                                                                          ; 8     ; 1              ; 1            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uwrite_datapath|bs_wr_grp[5].dq_shifter                                                                                                                                                                                                                   ; 36    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uwrite_datapath|bs_wr_grp[4].oct_ena_shifter                                                                                                                                                                                                              ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uwrite_datapath|bs_wr_grp[4].dqs_en_shifter                                                                                                                                                                                                               ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uwrite_datapath|bs_wr_grp[4].wrdata_en_shifter                                                                                                                                                                                                            ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uwrite_datapath|bs_wr_grp[4].wrdata_mask_shifter                                                                                                                                                                                                          ; 8     ; 1              ; 1            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uwrite_datapath|bs_wr_grp[4].dq_shifter                                                                                                                                                                                                                   ; 36    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uwrite_datapath|bs_wr_grp[3].oct_ena_shifter                                                                                                                                                                                                              ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uwrite_datapath|bs_wr_grp[3].dqs_en_shifter                                                                                                                                                                                                               ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uwrite_datapath|bs_wr_grp[3].wrdata_en_shifter                                                                                                                                                                                                            ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uwrite_datapath|bs_wr_grp[3].wrdata_mask_shifter                                                                                                                                                                                                          ; 8     ; 1              ; 1            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uwrite_datapath|bs_wr_grp[3].dq_shifter                                                                                                                                                                                                                   ; 36    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uwrite_datapath|bs_wr_grp[2].oct_ena_shifter                                                                                                                                                                                                              ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uwrite_datapath|bs_wr_grp[2].dqs_en_shifter                                                                                                                                                                                                               ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uwrite_datapath|bs_wr_grp[2].wrdata_en_shifter                                                                                                                                                                                                            ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uwrite_datapath|bs_wr_grp[2].wrdata_mask_shifter                                                                                                                                                                                                          ; 8     ; 1              ; 1            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uwrite_datapath|bs_wr_grp[2].dq_shifter                                                                                                                                                                                                                   ; 36    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uwrite_datapath|bs_wr_grp[1].oct_ena_shifter                                                                                                                                                                                                              ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uwrite_datapath|bs_wr_grp[1].dqs_en_shifter                                                                                                                                                                                                               ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uwrite_datapath|bs_wr_grp[1].wrdata_en_shifter                                                                                                                                                                                                            ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uwrite_datapath|bs_wr_grp[1].wrdata_mask_shifter                                                                                                                                                                                                          ; 8     ; 1              ; 1            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uwrite_datapath|bs_wr_grp[1].dq_shifter                                                                                                                                                                                                                   ; 36    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uwrite_datapath|bs_wr_grp[0].oct_ena_shifter                                                                                                                                                                                                              ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uwrite_datapath|bs_wr_grp[0].dqs_en_shifter                                                                                                                                                                                                               ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uwrite_datapath|bs_wr_grp[0].wrdata_en_shifter                                                                                                                                                                                                            ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uwrite_datapath|bs_wr_grp[0].wrdata_mask_shifter                                                                                                                                                                                                          ; 8     ; 1              ; 1            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uwrite_datapath|bs_wr_grp[0].dq_shifter                                                                                                                                                                                                                   ; 36    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uwrite_datapath|afi_dm_shifter                                                                                                                                                                                                                            ; 36    ; 3              ; 0            ; 3              ; 32     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uwrite_datapath|afi_wdata_valid_extender                                                                                                                                                                                                                  ; 20    ; 3              ; 0            ; 3              ; 16     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uwrite_datapath|afi_wdata_shifter                                                                                                                                                                                                                         ; 260   ; 3              ; 0            ; 3              ; 256    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uwrite_datapath|afi_dqs_en_shifter                                                                                                                                                                                                                        ; 20    ; 3              ; 0            ; 3              ; 16     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uwrite_datapath|oct_ena_source_extender                                                                                                                                                                                                                   ; 20    ; 3              ; 0            ; 3              ; 16     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uwrite_datapath                                                                                                                                                                                                                                           ; 354   ; 0              ; 17           ; 0              ; 336    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uaddr_cmd_datapath|uaddr_cmd_shift_we_n                                                                                                                                                                                                                   ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uaddr_cmd_datapath|uaddr_cmd_shift_cas_n                                                                                                                                                                                                                  ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uaddr_cmd_datapath|uaddr_cmd_shift_ras_n                                                                                                                                                                                                                  ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uaddr_cmd_datapath|uaddr_cmd_shift_odt                                                                                                                                                                                                                    ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uaddr_cmd_datapath|uaddr_cmd_shift_cs_n                                                                                                                                                                                                                   ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uaddr_cmd_datapath|uaddr_cmd_shift_cke                                                                                                                                                                                                                    ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uaddr_cmd_datapath|uaddr_cmd_shift_bank                                                                                                                                                                                                                   ; 10    ; 0              ; 1            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uaddr_cmd_datapath|uaddr_cmd_shift_address                                                                                                                                                                                                                ; 32    ; 0              ; 1            ; 0              ; 28     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|uaddr_cmd_datapath                                                                                                                                                                                                                                        ; 48    ; 0              ; 0            ; 0              ; 46     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|ureset|read_capture_reset[7].ureset_read_capture_clk                                                                                                                                                                                                      ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|ureset|read_capture_reset[6].ureset_read_capture_clk                                                                                                                                                                                                      ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|ureset|read_capture_reset[5].ureset_read_capture_clk                                                                                                                                                                                                      ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|ureset|read_capture_reset[4].ureset_read_capture_clk                                                                                                                                                                                                      ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|ureset|read_capture_reset[3].ureset_read_capture_clk                                                                                                                                                                                                      ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|ureset|read_capture_reset[2].ureset_read_capture_clk                                                                                                                                                                                                      ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|ureset|read_capture_reset[1].ureset_read_capture_clk                                                                                                                                                                                                      ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|ureset|read_capture_reset[0].ureset_read_capture_clk                                                                                                                                                                                                      ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|ureset|ureset_avl_clk                                                                                                                                                                                                                                     ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|ureset|ureset_scc_clk                                                                                                                                                                                                                                     ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|ureset|ureset_seq_clk                                                                                                                                                                                                                                     ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|ureset|ureset_resync_clk                                                                                                                                                                                                                                  ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|ureset|ureset_addr_cmd_clk                                                                                                                                                                                                                                ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|ureset|ureset_ctl_reset_clk                                                                                                                                                                                                                               ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|ureset|ureset_afi_clk                                                                                                                                                                                                                                     ; 2     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy|ureset                                                                                                                                                                                                                                                    ; 17    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0|umemphy                                                                                                                                                                                                                                                           ; 600   ; 0              ; 11           ; 0              ; 573    ; 0               ; 0             ; 0               ; 80    ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|p0                                                                                                                                                                                                                                                                   ; 599   ; 12             ; 0            ; 12             ; 590    ; 12              ; 12            ; 12              ; 80    ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|pll0|upll_memphy|auto_generated                                                                                                                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram|pll0                                                                                                                                                                                                                                                                 ; 2     ; 1              ; 0            ; 1              ; 9      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr2_ram                                                                                                                                                                                                                                                                      ; 324   ; 0              ; 0            ; 0              ; 297    ; 0               ; 0             ; 0               ; 80    ; 0              ; 0            ; 0                ; 0                 ;
; u0|ctrl_sig                                                                                                                                                                                                                                                                      ; 38    ; 28             ; 28           ; 28             ; 36     ; 28              ; 28            ; 28              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0                                                                                                                                                                                                                                                                               ; 88    ; 3              ; 0            ; 3              ; 592    ; 3               ; 3             ; 3               ; 160   ; 0              ; 0            ; 0                ; 0                 ;
; fifoToRAM0|dcfifo_component|auto_generated|wrfull_eq_comp                                                                                                                                                                                                                        ; 18    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifoToRAM0|dcfifo_component|auto_generated|rdempty_eq_comp                                                                                                                                                                                                                       ; 18    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifoToRAM0|dcfifo_component|auto_generated|ws_dgrp|dffpipe12                                                                                                                                                                                                                     ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifoToRAM0|dcfifo_component|auto_generated|ws_dgrp                                                                                                                                                                                                                               ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifoToRAM0|dcfifo_component|auto_generated|ws_bwp                                                                                                                                                                                                                                ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifoToRAM0|dcfifo_component|auto_generated|ws_brp                                                                                                                                                                                                                                ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifoToRAM0|dcfifo_component|auto_generated|rs_dgwp|dffpipe9                                                                                                                                                                                                                      ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifoToRAM0|dcfifo_component|auto_generated|rs_dgwp                                                                                                                                                                                                                               ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifoToRAM0|dcfifo_component|auto_generated|rs_bwp                                                                                                                                                                                                                                ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifoToRAM0|dcfifo_component|auto_generated|rs_brp                                                                                                                                                                                                                                ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifoToRAM0|dcfifo_component|auto_generated|fifo_ram                                                                                                                                                                                                                              ; 86    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifoToRAM0|dcfifo_component|auto_generated|wrptr_g1p                                                                                                                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifoToRAM0|dcfifo_component|auto_generated|rdptr_g1p                                                                                                                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifoToRAM0|dcfifo_component|auto_generated|ws_dgrp_gray2bin                                                                                                                                                                                                                      ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifoToRAM0|dcfifo_component|auto_generated|wrptr_g_gray2bin                                                                                                                                                                                                                      ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifoToRAM0|dcfifo_component|auto_generated|rs_dgwp_gray2bin                                                                                                                                                                                                                      ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifoToRAM0|dcfifo_component|auto_generated|rdptr_g_gray2bin                                                                                                                                                                                                                      ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifoToRAM0|dcfifo_component|auto_generated                                                                                                                                                                                                                                       ; 69    ; 0              ; 0            ; 0              ; 82     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifoToRAM0                                                                                                                                                                                                                                                                       ; 69    ; 0              ; 0            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo4|dcfifo_mixed_widths_component|auto_generated|cntr_b                                                                                                                                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo4|dcfifo_mixed_widths_component|auto_generated|wrfull_eq_comp                                                                                                                                                                                                                ; 18    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo4|dcfifo_mixed_widths_component|auto_generated|rdempty_eq_comp                                                                                                                                                                                                               ; 18    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo4|dcfifo_mixed_widths_component|auto_generated|ws_dgrp|dffpipe17                                                                                                                                                                                                             ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo4|dcfifo_mixed_widths_component|auto_generated|ws_dgrp                                                                                                                                                                                                                       ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo4|dcfifo_mixed_widths_component|auto_generated|ws_bwp                                                                                                                                                                                                                        ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo4|dcfifo_mixed_widths_component|auto_generated|ws_brp                                                                                                                                                                                                                        ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo4|dcfifo_mixed_widths_component|auto_generated|rs_dgwp|dffpipe14                                                                                                                                                                                                             ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo4|dcfifo_mixed_widths_component|auto_generated|rs_dgwp                                                                                                                                                                                                                       ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo4|dcfifo_mixed_widths_component|auto_generated|rs_bwp                                                                                                                                                                                                                        ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo4|dcfifo_mixed_widths_component|auto_generated|rs_brp                                                                                                                                                                                                                        ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo4|dcfifo_mixed_widths_component|auto_generated|fifo_ram                                                                                                                                                                                                                      ; 281   ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo4|dcfifo_mixed_widths_component|auto_generated|wrptr_g1p                                                                                                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo4|dcfifo_mixed_widths_component|auto_generated|rdptr_g1p                                                                                                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo4|dcfifo_mixed_widths_component|auto_generated|ws_dgrp_gray2bin                                                                                                                                                                                                              ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo4|dcfifo_mixed_widths_component|auto_generated|wrptr_g_gray2bin                                                                                                                                                                                                              ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo4|dcfifo_mixed_widths_component|auto_generated|rs_dgwp_gray2bin                                                                                                                                                                                                              ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo4|dcfifo_mixed_widths_component|auto_generated|rdptr_g_gray2bin                                                                                                                                                                                                              ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo4|dcfifo_mixed_widths_component|auto_generated                                                                                                                                                                                                                               ; 261   ; 0              ; 0            ; 0              ; 53     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo4                                                                                                                                                                                                                                                                            ; 261   ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo3|dcfifo_mixed_widths_component|auto_generated|cntr_b                                                                                                                                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo3|dcfifo_mixed_widths_component|auto_generated|wrfull_eq_comp                                                                                                                                                                                                                ; 18    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo3|dcfifo_mixed_widths_component|auto_generated|rdempty_eq_comp                                                                                                                                                                                                               ; 18    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo3|dcfifo_mixed_widths_component|auto_generated|ws_dgrp|dffpipe17                                                                                                                                                                                                             ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo3|dcfifo_mixed_widths_component|auto_generated|ws_dgrp                                                                                                                                                                                                                       ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo3|dcfifo_mixed_widths_component|auto_generated|ws_bwp                                                                                                                                                                                                                        ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo3|dcfifo_mixed_widths_component|auto_generated|ws_brp                                                                                                                                                                                                                        ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo3|dcfifo_mixed_widths_component|auto_generated|rs_dgwp|dffpipe14                                                                                                                                                                                                             ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo3|dcfifo_mixed_widths_component|auto_generated|rs_dgwp                                                                                                                                                                                                                       ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo3|dcfifo_mixed_widths_component|auto_generated|rs_bwp                                                                                                                                                                                                                        ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo3|dcfifo_mixed_widths_component|auto_generated|rs_brp                                                                                                                                                                                                                        ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo3|dcfifo_mixed_widths_component|auto_generated|fifo_ram                                                                                                                                                                                                                      ; 281   ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo3|dcfifo_mixed_widths_component|auto_generated|wrptr_g1p                                                                                                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo3|dcfifo_mixed_widths_component|auto_generated|rdptr_g1p                                                                                                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo3|dcfifo_mixed_widths_component|auto_generated|ws_dgrp_gray2bin                                                                                                                                                                                                              ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo3|dcfifo_mixed_widths_component|auto_generated|wrptr_g_gray2bin                                                                                                                                                                                                              ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo3|dcfifo_mixed_widths_component|auto_generated|rs_dgwp_gray2bin                                                                                                                                                                                                              ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo3|dcfifo_mixed_widths_component|auto_generated|rdptr_g_gray2bin                                                                                                                                                                                                              ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo3|dcfifo_mixed_widths_component|auto_generated                                                                                                                                                                                                                               ; 261   ; 0              ; 0            ; 0              ; 53     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo3                                                                                                                                                                                                                                                                            ; 261   ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo2|dcfifo_mixed_widths_component|auto_generated|cntr_b                                                                                                                                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo2|dcfifo_mixed_widths_component|auto_generated|wrfull_eq_comp                                                                                                                                                                                                                ; 18    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo2|dcfifo_mixed_widths_component|auto_generated|rdempty_eq_comp                                                                                                                                                                                                               ; 18    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo2|dcfifo_mixed_widths_component|auto_generated|ws_dgrp|dffpipe17                                                                                                                                                                                                             ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo2|dcfifo_mixed_widths_component|auto_generated|ws_dgrp                                                                                                                                                                                                                       ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo2|dcfifo_mixed_widths_component|auto_generated|ws_bwp                                                                                                                                                                                                                        ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo2|dcfifo_mixed_widths_component|auto_generated|ws_brp                                                                                                                                                                                                                        ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo2|dcfifo_mixed_widths_component|auto_generated|rs_dgwp|dffpipe14                                                                                                                                                                                                             ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo2|dcfifo_mixed_widths_component|auto_generated|rs_dgwp                                                                                                                                                                                                                       ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo2|dcfifo_mixed_widths_component|auto_generated|rs_bwp                                                                                                                                                                                                                        ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo2|dcfifo_mixed_widths_component|auto_generated|rs_brp                                                                                                                                                                                                                        ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo2|dcfifo_mixed_widths_component|auto_generated|fifo_ram                                                                                                                                                                                                                      ; 281   ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo2|dcfifo_mixed_widths_component|auto_generated|wrptr_g1p                                                                                                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo2|dcfifo_mixed_widths_component|auto_generated|rdptr_g1p                                                                                                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo2|dcfifo_mixed_widths_component|auto_generated|ws_dgrp_gray2bin                                                                                                                                                                                                              ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo2|dcfifo_mixed_widths_component|auto_generated|wrptr_g_gray2bin                                                                                                                                                                                                              ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo2|dcfifo_mixed_widths_component|auto_generated|rs_dgwp_gray2bin                                                                                                                                                                                                              ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo2|dcfifo_mixed_widths_component|auto_generated|rdptr_g_gray2bin                                                                                                                                                                                                              ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo2|dcfifo_mixed_widths_component|auto_generated                                                                                                                                                                                                                               ; 261   ; 0              ; 0            ; 0              ; 53     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo2                                                                                                                                                                                                                                                                            ; 261   ; 0              ; 0            ; 0              ; 53     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo1|dcfifo_mixed_widths_component|auto_generated|cntr_b                                                                                                                                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo1|dcfifo_mixed_widths_component|auto_generated|wrfull_eq_comp                                                                                                                                                                                                                ; 18    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo1|dcfifo_mixed_widths_component|auto_generated|rdempty_eq_comp                                                                                                                                                                                                               ; 18    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo1|dcfifo_mixed_widths_component|auto_generated|ws_dgrp|dffpipe17                                                                                                                                                                                                             ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo1|dcfifo_mixed_widths_component|auto_generated|ws_dgrp                                                                                                                                                                                                                       ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo1|dcfifo_mixed_widths_component|auto_generated|ws_bwp                                                                                                                                                                                                                        ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo1|dcfifo_mixed_widths_component|auto_generated|ws_brp                                                                                                                                                                                                                        ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo1|dcfifo_mixed_widths_component|auto_generated|rs_dgwp|dffpipe14                                                                                                                                                                                                             ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo1|dcfifo_mixed_widths_component|auto_generated|rs_dgwp                                                                                                                                                                                                                       ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo1|dcfifo_mixed_widths_component|auto_generated|rs_bwp                                                                                                                                                                                                                        ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo1|dcfifo_mixed_widths_component|auto_generated|rs_brp                                                                                                                                                                                                                        ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo1|dcfifo_mixed_widths_component|auto_generated|fifo_ram                                                                                                                                                                                                                      ; 281   ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo1|dcfifo_mixed_widths_component|auto_generated|wrptr_g1p                                                                                                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo1|dcfifo_mixed_widths_component|auto_generated|rdptr_g1p                                                                                                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo1|dcfifo_mixed_widths_component|auto_generated|ws_dgrp_gray2bin                                                                                                                                                                                                              ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo1|dcfifo_mixed_widths_component|auto_generated|wrptr_g_gray2bin                                                                                                                                                                                                              ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo1|dcfifo_mixed_widths_component|auto_generated|rs_dgwp_gray2bin                                                                                                                                                                                                              ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo1|dcfifo_mixed_widths_component|auto_generated|rdptr_g_gray2bin                                                                                                                                                                                                              ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo1|dcfifo_mixed_widths_component|auto_generated                                                                                                                                                                                                                               ; 261   ; 0              ; 0            ; 0              ; 53     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo1                                                                                                                                                                                                                                                                            ; 261   ; 0              ; 0            ; 0              ; 53     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo0|dcfifo_mixed_widths_component|auto_generated|cntr_b                                                                                                                                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo0|dcfifo_mixed_widths_component|auto_generated|wrfull_eq_comp                                                                                                                                                                                                                ; 18    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo0|dcfifo_mixed_widths_component|auto_generated|rdempty_eq_comp                                                                                                                                                                                                               ; 18    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo0|dcfifo_mixed_widths_component|auto_generated|ws_dgrp|dffpipe17                                                                                                                                                                                                             ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo0|dcfifo_mixed_widths_component|auto_generated|ws_dgrp                                                                                                                                                                                                                       ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo0|dcfifo_mixed_widths_component|auto_generated|ws_bwp                                                                                                                                                                                                                        ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo0|dcfifo_mixed_widths_component|auto_generated|ws_brp                                                                                                                                                                                                                        ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo0|dcfifo_mixed_widths_component|auto_generated|rs_dgwp|dffpipe14                                                                                                                                                                                                             ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo0|dcfifo_mixed_widths_component|auto_generated|rs_dgwp                                                                                                                                                                                                                       ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo0|dcfifo_mixed_widths_component|auto_generated|rs_bwp                                                                                                                                                                                                                        ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo0|dcfifo_mixed_widths_component|auto_generated|rs_brp                                                                                                                                                                                                                        ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo0|dcfifo_mixed_widths_component|auto_generated|fifo_ram                                                                                                                                                                                                                      ; 281   ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo0|dcfifo_mixed_widths_component|auto_generated|wrptr_g1p                                                                                                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo0|dcfifo_mixed_widths_component|auto_generated|rdptr_g1p                                                                                                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo0|dcfifo_mixed_widths_component|auto_generated|ws_dgrp_gray2bin                                                                                                                                                                                                              ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo0|dcfifo_mixed_widths_component|auto_generated|wrptr_g_gray2bin                                                                                                                                                                                                              ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo0|dcfifo_mixed_widths_component|auto_generated|rs_dgwp_gray2bin                                                                                                                                                                                                              ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo0|dcfifo_mixed_widths_component|auto_generated|rdptr_g_gray2bin                                                                                                                                                                                                              ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo0|dcfifo_mixed_widths_component|auto_generated                                                                                                                                                                                                                               ; 261   ; 0              ; 0            ; 0              ; 53     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo0                                                                                                                                                                                                                                                                            ; 261   ; 0              ; 0            ; 0              ; 53     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SOBEOBDispatcher0                                                                                                                                                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pll125MHz0|altpll_component|auto_generated                                                                                                                                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pll125MHz0                                                                                                                                                                                                                                                                       ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pll40MHz0|altpll_component|auto_generated                                                                                                                                                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pll40MHz0                                                                                                                                                                                                                                                                        ; 2     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
