# agregar en este archivo la ruta desde el directorio work hacia los
# archivos de rtl y testbenches.
#
# ejemplo
# ../rtl/adder.sv
#
# donde
# .. es regresarse un directorio hacia atras
# rtl es la carpeta donde esta el rtl
# adder.sv es el archivo que se compilara

#/home/joc/dd_C1_25/FP_add-sub_class24-25/rtl/global_params.sv
#/home/joc/dd_C1_25/FP_add-sub_class24-25/rtl/normalize_rounder.sv
#/home/joc/dd_C1_25/FP_add-sub_class24-25/rtl/mantissa_add_sub.sv
#/home/joc/dd_C1_25/FP_add-sub_class24-25/rtl/mantissa_shifter.sv
#/home/joc/dd_C1_25/FP_add-sub_class24-25/rtl/exponent_sub_upd.sv
#/home/joc/dd_C1_25/FP_add-sub_class24-25/rtl/sign_logic.sv
#/home/joc/dd_C1_25/FP_add-sub_class24-25/rtl/add_sub_main.sv

../rtl/global_params.sv
../rtl/normalize_rounder.sv
../rtl/mantissa_add_sub.sv
../rtl/mantissa_shifter.sv
../rtl/exponent_sub_upd.sv
../rtl/sign_logic.sv
../rtl/add_sub_main.sv
../verif/parameters.sv
../verif/interface.sv
../verif/covergroups.sv
../verif/add_sub_asserts.sv
../verif/tb_top.sv

 
