TimeQuest Timing Analyzer report for lab3
Fri Sep 25 02:40:50 2015
Quartus II 64-Bit Version 15.0.0 Build 145 04/22/2015 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK'
 13. Slow 1200mV 85C Model Setup: 'clock_dev:U1|OUT1'
 14. Slow 1200mV 85C Model Hold: 'CLK'
 15. Slow 1200mV 85C Model Hold: 'clock_dev:U1|OUT1'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'clock_dev:U1|OUT1'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Slow 1200mV 85C Model Metastability Summary
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'CLK'
 30. Slow 1200mV 0C Model Setup: 'clock_dev:U1|OUT1'
 31. Slow 1200mV 0C Model Hold: 'CLK'
 32. Slow 1200mV 0C Model Hold: 'clock_dev:U1|OUT1'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'clock_dev:U1|OUT1'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Slow 1200mV 0C Model Metastability Summary
 40. Fast 1200mV 0C Model Setup Summary
 41. Fast 1200mV 0C Model Hold Summary
 42. Fast 1200mV 0C Model Recovery Summary
 43. Fast 1200mV 0C Model Removal Summary
 44. Fast 1200mV 0C Model Minimum Pulse Width Summary
 45. Fast 1200mV 0C Model Setup: 'CLK'
 46. Fast 1200mV 0C Model Setup: 'clock_dev:U1|OUT1'
 47. Fast 1200mV 0C Model Hold: 'CLK'
 48. Fast 1200mV 0C Model Hold: 'clock_dev:U1|OUT1'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'
 50. Fast 1200mV 0C Model Minimum Pulse Width: 'clock_dev:U1|OUT1'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Fast 1200mV 0C Model Metastability Summary
 56. Multicorner Timing Analysis Summary
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Board Trace Model Assignments
 62. Input Transition Times
 63. Signal Integrity Metrics (Slow 1200mv 0c Model)
 64. Signal Integrity Metrics (Slow 1200mv 85c Model)
 65. Signal Integrity Metrics (Fast 1200mv 0c Model)
 66. Setup Transfers
 67. Hold Transfers
 68. Report TCCS
 69. Report RSKM
 70. Unconstrained Paths
 71. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 15.0.0 Build 145 04/22/2015 SJ Full Version ;
; Revision Name      ; lab3                                                ;
; Device Family      ; Cyclone IV E                                        ;
; Device Name        ; EP4CE115F29C7                                       ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                               ;
+-------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------+
; Clock Name        ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets               ;
+-------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------+
; CLK               ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }               ;
; clock_dev:U1|OUT1 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_dev:U1|OUT1 } ;
+-------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------+


+---------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                      ;
+------------+-----------------+-------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name        ; Note ;
+------------+-----------------+-------------------+------+
; 161.52 MHz ; 161.52 MHz      ; CLK               ;      ;
; 333.11 MHz ; 333.11 MHz      ; clock_dev:U1|OUT1 ;      ;
+------------+-----------------+-------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------------+
; Slow 1200mV 85C Model Setup Summary        ;
+-------------------+--------+---------------+
; Clock             ; Slack  ; End Point TNS ;
+-------------------+--------+---------------+
; CLK               ; -5.191 ; -100.072      ;
; clock_dev:U1|OUT1 ; -2.002 ; -11.261       ;
+-------------------+--------+---------------+


+-------------------------------------------+
; Slow 1200mV 85C Model Hold Summary        ;
+-------------------+-------+---------------+
; Clock             ; Slack ; End Point TNS ;
+-------------------+-------+---------------+
; CLK               ; 0.390 ; 0.000         ;
; clock_dev:U1|OUT1 ; 0.403 ; 0.000         ;
+-------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------------------+--------+----------------------+
; Clock             ; Slack  ; End Point TNS        ;
+-------------------+--------+----------------------+
; CLK               ; -3.000 ; -37.695              ;
; clock_dev:U1|OUT1 ; -1.285 ; -11.565              ;
+-------------------+--------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                             ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -5.191 ; clock_dev:U1|COUNT[4]  ; clock_dev:U1|temp      ; CLK          ; CLK         ; 1.000        ; 0.336      ; 6.525      ;
; -5.191 ; clock_dev:U1|COUNT[4]  ; clock_dev:U1|OUT1      ; CLK          ; CLK         ; 1.000        ; 0.336      ; 6.525      ;
; -5.190 ; clock_dev:U1|COUNT[1]  ; clock_dev:U1|temp      ; CLK          ; CLK         ; 1.000        ; 0.334      ; 6.522      ;
; -5.190 ; clock_dev:U1|COUNT[1]  ; clock_dev:U1|OUT1      ; CLK          ; CLK         ; 1.000        ; 0.334      ; 6.522      ;
; -5.100 ; clock_dev:U1|COUNT[0]  ; clock_dev:U1|temp      ; CLK          ; CLK         ; 1.000        ; 0.334      ; 6.432      ;
; -5.100 ; clock_dev:U1|COUNT[0]  ; clock_dev:U1|OUT1      ; CLK          ; CLK         ; 1.000        ; 0.334      ; 6.432      ;
; -5.082 ; clock_dev:U1|COUNT[2]  ; clock_dev:U1|temp      ; CLK          ; CLK         ; 1.000        ; 0.333      ; 6.413      ;
; -5.082 ; clock_dev:U1|COUNT[2]  ; clock_dev:U1|OUT1      ; CLK          ; CLK         ; 1.000        ; 0.333      ; 6.413      ;
; -5.080 ; clock_dev:U1|COUNT[3]  ; clock_dev:U1|temp      ; CLK          ; CLK         ; 1.000        ; 0.333      ; 6.411      ;
; -5.080 ; clock_dev:U1|COUNT[3]  ; clock_dev:U1|OUT1      ; CLK          ; CLK         ; 1.000        ; 0.333      ; 6.411      ;
; -4.947 ; clock_dev:U1|COUNT[5]  ; clock_dev:U1|temp      ; CLK          ; CLK         ; 1.000        ; 0.333      ; 6.278      ;
; -4.947 ; clock_dev:U1|COUNT[5]  ; clock_dev:U1|OUT1      ; CLK          ; CLK         ; 1.000        ; 0.333      ; 6.278      ;
; -4.914 ; clock_dev:U1|COUNT[1]  ; clock_dev:U1|COUNT[1]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 5.832      ;
; -4.914 ; clock_dev:U1|COUNT[1]  ; clock_dev:U1|COUNT[0]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 5.832      ;
; -4.896 ; clock_dev:U1|COUNT[4]  ; clock_dev:U1|COUNT[1]  ; CLK          ; CLK         ; 1.000        ; -0.078     ; 5.816      ;
; -4.896 ; clock_dev:U1|COUNT[4]  ; clock_dev:U1|COUNT[0]  ; CLK          ; CLK         ; 1.000        ; -0.078     ; 5.816      ;
; -4.824 ; clock_dev:U1|COUNT[0]  ; clock_dev:U1|COUNT[1]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 5.742      ;
; -4.824 ; clock_dev:U1|COUNT[0]  ; clock_dev:U1|COUNT[0]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 5.742      ;
; -4.819 ; clock_dev:U1|COUNT[3]  ; clock_dev:U1|COUNT[1]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 5.736      ;
; -4.819 ; clock_dev:U1|COUNT[3]  ; clock_dev:U1|COUNT[0]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 5.736      ;
; -4.787 ; clock_dev:U1|COUNT[2]  ; clock_dev:U1|COUNT[1]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 5.704      ;
; -4.787 ; clock_dev:U1|COUNT[2]  ; clock_dev:U1|COUNT[0]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 5.704      ;
; -4.779 ; clock_dev:U1|COUNT[1]  ; clock_dev:U1|COUNT[2]  ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.698      ;
; -4.779 ; clock_dev:U1|COUNT[1]  ; clock_dev:U1|COUNT[14] ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.698      ;
; -4.776 ; clock_dev:U1|COUNT[1]  ; clock_dev:U1|COUNT[5]  ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.695      ;
; -4.775 ; clock_dev:U1|COUNT[1]  ; clock_dev:U1|COUNT[11] ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.694      ;
; -4.775 ; clock_dev:U1|COUNT[4]  ; clock_dev:U1|COUNT[2]  ; CLK          ; CLK         ; 1.000        ; -0.077     ; 5.696      ;
; -4.775 ; clock_dev:U1|COUNT[4]  ; clock_dev:U1|COUNT[14] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 5.696      ;
; -4.774 ; clock_dev:U1|COUNT[1]  ; clock_dev:U1|COUNT[3]  ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.693      ;
; -4.772 ; clock_dev:U1|COUNT[4]  ; clock_dev:U1|COUNT[5]  ; CLK          ; CLK         ; 1.000        ; -0.077     ; 5.693      ;
; -4.771 ; clock_dev:U1|COUNT[4]  ; clock_dev:U1|COUNT[11] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 5.692      ;
; -4.770 ; clock_dev:U1|COUNT[4]  ; clock_dev:U1|COUNT[3]  ; CLK          ; CLK         ; 1.000        ; -0.077     ; 5.691      ;
; -4.689 ; clock_dev:U1|COUNT[0]  ; clock_dev:U1|COUNT[2]  ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.608      ;
; -4.689 ; clock_dev:U1|COUNT[0]  ; clock_dev:U1|COUNT[14] ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.608      ;
; -4.686 ; clock_dev:U1|COUNT[5]  ; clock_dev:U1|COUNT[1]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 5.603      ;
; -4.686 ; clock_dev:U1|COUNT[5]  ; clock_dev:U1|COUNT[0]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 5.603      ;
; -4.686 ; clock_dev:U1|COUNT[0]  ; clock_dev:U1|COUNT[5]  ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.605      ;
; -4.685 ; clock_dev:U1|COUNT[0]  ; clock_dev:U1|COUNT[11] ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.604      ;
; -4.684 ; clock_dev:U1|COUNT[3]  ; clock_dev:U1|COUNT[2]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 5.602      ;
; -4.684 ; clock_dev:U1|COUNT[3]  ; clock_dev:U1|COUNT[14] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 5.602      ;
; -4.684 ; clock_dev:U1|COUNT[0]  ; clock_dev:U1|COUNT[3]  ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.603      ;
; -4.681 ; clock_dev:U1|COUNT[3]  ; clock_dev:U1|COUNT[5]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 5.599      ;
; -4.680 ; clock_dev:U1|COUNT[3]  ; clock_dev:U1|COUNT[11] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 5.598      ;
; -4.679 ; clock_dev:U1|COUNT[3]  ; clock_dev:U1|COUNT[3]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 5.597      ;
; -4.666 ; clock_dev:U1|COUNT[2]  ; clock_dev:U1|COUNT[2]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 5.584      ;
; -4.666 ; clock_dev:U1|COUNT[2]  ; clock_dev:U1|COUNT[14] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 5.584      ;
; -4.663 ; clock_dev:U1|COUNT[2]  ; clock_dev:U1|COUNT[5]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 5.581      ;
; -4.662 ; clock_dev:U1|COUNT[2]  ; clock_dev:U1|COUNT[11] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 5.580      ;
; -4.661 ; clock_dev:U1|COUNT[2]  ; clock_dev:U1|COUNT[3]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 5.579      ;
; -4.630 ; clock_dev:U1|COUNT[7]  ; clock_dev:U1|temp      ; CLK          ; CLK         ; 1.000        ; 0.334      ; 5.962      ;
; -4.630 ; clock_dev:U1|COUNT[7]  ; clock_dev:U1|OUT1      ; CLK          ; CLK         ; 1.000        ; 0.334      ; 5.962      ;
; -4.604 ; clock_dev:U1|COUNT[6]  ; clock_dev:U1|temp      ; CLK          ; CLK         ; 1.000        ; 0.334      ; 5.936      ;
; -4.604 ; clock_dev:U1|COUNT[6]  ; clock_dev:U1|OUT1      ; CLK          ; CLK         ; 1.000        ; 0.334      ; 5.936      ;
; -4.551 ; clock_dev:U1|COUNT[11] ; clock_dev:U1|temp      ; CLK          ; CLK         ; 1.000        ; 0.333      ; 5.882      ;
; -4.551 ; clock_dev:U1|COUNT[11] ; clock_dev:U1|OUT1      ; CLK          ; CLK         ; 1.000        ; 0.333      ; 5.882      ;
; -4.551 ; clock_dev:U1|COUNT[5]  ; clock_dev:U1|COUNT[2]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 5.469      ;
; -4.551 ; clock_dev:U1|COUNT[5]  ; clock_dev:U1|COUNT[14] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 5.469      ;
; -4.548 ; clock_dev:U1|COUNT[5]  ; clock_dev:U1|COUNT[5]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 5.466      ;
; -4.547 ; clock_dev:U1|COUNT[5]  ; clock_dev:U1|COUNT[11] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 5.465      ;
; -4.546 ; clock_dev:U1|COUNT[5]  ; clock_dev:U1|COUNT[3]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 5.464      ;
; -4.502 ; clock_dev:U1|COUNT[14] ; clock_dev:U1|temp      ; CLK          ; CLK         ; 1.000        ; 0.333      ; 5.833      ;
; -4.502 ; clock_dev:U1|COUNT[14] ; clock_dev:U1|OUT1      ; CLK          ; CLK         ; 1.000        ; 0.333      ; 5.833      ;
; -4.497 ; clock_dev:U1|COUNT[9]  ; clock_dev:U1|temp      ; CLK          ; CLK         ; 1.000        ; 0.334      ; 5.829      ;
; -4.497 ; clock_dev:U1|COUNT[9]  ; clock_dev:U1|OUT1      ; CLK          ; CLK         ; 1.000        ; 0.334      ; 5.829      ;
; -4.471 ; clock_dev:U1|COUNT[8]  ; clock_dev:U1|temp      ; CLK          ; CLK         ; 1.000        ; 0.334      ; 5.803      ;
; -4.471 ; clock_dev:U1|COUNT[8]  ; clock_dev:U1|OUT1      ; CLK          ; CLK         ; 1.000        ; 0.334      ; 5.803      ;
; -4.438 ; clock_dev:U1|COUNT[1]  ; clock_dev:U1|COUNT[16] ; CLK          ; CLK         ; 1.000        ; -0.083     ; 5.353      ;
; -4.435 ; clock_dev:U1|COUNT[4]  ; clock_dev:U1|COUNT[16] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 5.352      ;
; -4.435 ; clock_dev:U1|COUNT[4]  ; clock_dev:U1|COUNT[24] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 5.352      ;
; -4.431 ; clock_dev:U1|COUNT[4]  ; clock_dev:U1|COUNT[12] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 5.348      ;
; -4.430 ; clock_dev:U1|COUNT[4]  ; clock_dev:U1|COUNT[21] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 5.347      ;
; -4.427 ; clock_dev:U1|COUNT[4]  ; clock_dev:U1|COUNT[18] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 5.344      ;
; -4.426 ; clock_dev:U1|COUNT[4]  ; clock_dev:U1|COUNT[19] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 5.343      ;
; -4.423 ; clock_dev:U1|COUNT[4]  ; clock_dev:U1|COUNT[13] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 5.340      ;
; -4.421 ; clock_dev:U1|COUNT[4]  ; clock_dev:U1|COUNT[4]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 5.338      ;
; -4.414 ; clock_dev:U1|COUNT[13] ; clock_dev:U1|temp      ; CLK          ; CLK         ; 1.000        ; 0.336      ; 5.748      ;
; -4.414 ; clock_dev:U1|COUNT[13] ; clock_dev:U1|OUT1      ; CLK          ; CLK         ; 1.000        ; 0.336      ; 5.748      ;
; -4.369 ; clock_dev:U1|COUNT[7]  ; clock_dev:U1|COUNT[1]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 5.287      ;
; -4.369 ; clock_dev:U1|COUNT[7]  ; clock_dev:U1|COUNT[0]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 5.287      ;
; -4.360 ; clock_dev:U1|COUNT[1]  ; clock_dev:U1|COUNT[24] ; CLK          ; CLK         ; 1.000        ; -0.083     ; 5.275      ;
; -4.357 ; clock_dev:U1|COUNT[1]  ; clock_dev:U1|COUNT[12] ; CLK          ; CLK         ; 1.000        ; -0.083     ; 5.272      ;
; -4.356 ; clock_dev:U1|COUNT[1]  ; clock_dev:U1|COUNT[21] ; CLK          ; CLK         ; 1.000        ; -0.083     ; 5.271      ;
; -4.355 ; clock_dev:U1|COUNT[1]  ; clock_dev:U1|COUNT[18] ; CLK          ; CLK         ; 1.000        ; -0.083     ; 5.270      ;
; -4.354 ; clock_dev:U1|COUNT[1]  ; clock_dev:U1|COUNT[19] ; CLK          ; CLK         ; 1.000        ; -0.083     ; 5.269      ;
; -4.352 ; clock_dev:U1|COUNT[1]  ; clock_dev:U1|COUNT[13] ; CLK          ; CLK         ; 1.000        ; -0.083     ; 5.267      ;
; -4.351 ; clock_dev:U1|COUNT[1]  ; clock_dev:U1|COUNT[4]  ; CLK          ; CLK         ; 1.000        ; -0.083     ; 5.266      ;
; -4.348 ; clock_dev:U1|COUNT[0]  ; clock_dev:U1|COUNT[16] ; CLK          ; CLK         ; 1.000        ; -0.083     ; 5.263      ;
; -4.343 ; clock_dev:U1|COUNT[3]  ; clock_dev:U1|COUNT[16] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 5.257      ;
; -4.338 ; clock_dev:U1|COUNT[10] ; clock_dev:U1|temp      ; CLK          ; CLK         ; 1.000        ; 0.334      ; 5.670      ;
; -4.338 ; clock_dev:U1|COUNT[10] ; clock_dev:U1|OUT1      ; CLK          ; CLK         ; 1.000        ; 0.334      ; 5.670      ;
; -4.329 ; clock_dev:U1|COUNT[12] ; clock_dev:U1|temp      ; CLK          ; CLK         ; 1.000        ; 0.336      ; 5.663      ;
; -4.329 ; clock_dev:U1|COUNT[12] ; clock_dev:U1|OUT1      ; CLK          ; CLK         ; 1.000        ; 0.336      ; 5.663      ;
; -4.326 ; clock_dev:U1|COUNT[2]  ; clock_dev:U1|COUNT[16] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 5.240      ;
; -4.326 ; clock_dev:U1|COUNT[2]  ; clock_dev:U1|COUNT[24] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 5.240      ;
; -4.322 ; clock_dev:U1|COUNT[2]  ; clock_dev:U1|COUNT[12] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 5.236      ;
; -4.321 ; clock_dev:U1|COUNT[2]  ; clock_dev:U1|COUNT[21] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 5.235      ;
; -4.318 ; clock_dev:U1|COUNT[2]  ; clock_dev:U1|COUNT[18] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 5.232      ;
; -4.317 ; clock_dev:U1|COUNT[2]  ; clock_dev:U1|COUNT[19] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 5.231      ;
; -4.314 ; clock_dev:U1|COUNT[2]  ; clock_dev:U1|COUNT[13] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 5.228      ;
; -4.312 ; clock_dev:U1|COUNT[2]  ; clock_dev:U1|COUNT[4]  ; CLK          ; CLK         ; 1.000        ; -0.084     ; 5.226      ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock_dev:U1|OUT1'                                                                                          ;
+--------+------------------------+------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+-------------------+-------------------+--------------+------------+------------+
; -2.002 ; counter_en:E1|COUNT[0] ; counter_en:E1|COUNT[1] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; -0.080     ; 2.920      ;
; -2.001 ; counter_en:E1|COUNT[0] ; counter_en:E1|COUNT[2] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; -0.080     ; 2.919      ;
; -1.930 ; counter_en:E1|COUNT[1] ; counter_en:E1|COUNT[2] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; -0.080     ; 2.848      ;
; -1.922 ; counter_en:E1|COUNT[1] ; counter_en:E1|COUNT[1] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; -0.080     ; 2.840      ;
; -1.759 ; counter_en:E0|OUT1     ; counter_en:E1|COUNT[2] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; -0.508     ; 2.249      ;
; -1.722 ; counter_en:E0|OUT1     ; counter_en:E1|COUNT[1] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; -0.508     ; 2.212      ;
; -1.639 ; counter_en:E1|COUNT[2] ; counter_en:E1|COUNT[2] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; -0.080     ; 2.557      ;
; -1.608 ; counter_en:E0|COUNT[1] ; counter_en:E0|COUNT[3] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; -0.079     ; 2.527      ;
; -1.608 ; counter_en:E1|COUNT[3] ; counter_en:E1|COUNT[2] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; -0.508     ; 2.098      ;
; -1.604 ; counter_en:E1|COUNT[2] ; counter_en:E1|COUNT[1] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; -0.080     ; 2.522      ;
; -1.589 ; counter_en:E1|COUNT[0] ; counter_en:E1|COUNT[3] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; 0.331      ; 2.918      ;
; -1.573 ; counter_en:E1|COUNT[3] ; counter_en:E1|COUNT[1] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; -0.508     ; 2.063      ;
; -1.510 ; counter_en:E1|COUNT[1] ; counter_en:E1|COUNT[3] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; 0.331      ; 2.839      ;
; -1.397 ; counter_en:E0|COUNT[1] ; counter_en:E0|OUT1     ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; 0.362      ; 2.757      ;
; -1.377 ; counter_en:E1|COUNT[2] ; counter_en:E1|COUNT[3] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; 0.331      ; 2.706      ;
; -1.341 ; counter_en:E1|COUNT[3] ; counter_en:E1|COUNT[3] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; -0.097     ; 2.242      ;
; -1.309 ; counter_en:E0|OUT1     ; counter_en:E1|COUNT[3] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; -0.097     ; 2.210      ;
; -1.271 ; counter_en:E0|COUNT[1] ; counter_en:E0|COUNT[1] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; -0.079     ; 2.190      ;
; -1.241 ; counter_en:E0|COUNT[0] ; counter_en:E0|COUNT[3] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; -0.079     ; 2.160      ;
; -1.068 ; counter_en:E0|COUNT[2] ; counter_en:E0|COUNT[3] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; -0.079     ; 1.987      ;
; -1.046 ; counter_en:E0|COUNT[3] ; counter_en:E0|COUNT[3] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; -0.079     ; 1.965      ;
; -1.030 ; counter_en:E0|COUNT[0] ; counter_en:E0|OUT1     ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; 0.362      ; 2.390      ;
; -1.019 ; counter_en:E0|COUNT[3] ; counter_en:E0|OUT1     ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; 0.362      ; 2.379      ;
; -1.006 ; counter_en:E0|COUNT[3] ; counter_en:E0|COUNT[2] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; -0.079     ; 1.925      ;
; -0.904 ; counter_en:E0|COUNT[0] ; counter_en:E0|COUNT[1] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; -0.079     ; 1.823      ;
; -0.900 ; counter_en:E0|COUNT[2] ; counter_en:E0|COUNT[1] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; -0.079     ; 1.819      ;
; -0.793 ; counter_en:E0|COUNT[2] ; counter_en:E0|COUNT[2] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; -0.079     ; 1.712      ;
; -0.713 ; counter_en:E0|COUNT[3] ; counter_en:E0|COUNT[1] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; -0.079     ; 1.632      ;
; -0.691 ; counter_en:E0|COUNT[0] ; counter_en:E0|COUNT[2] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; -0.079     ; 1.610      ;
; -0.404 ; counter_en:E0|COUNT[2] ; counter_en:E0|OUT1     ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; 0.362      ; 1.764      ;
; -0.387 ; counter_en:E0|OUT1     ; counter_en:E1|COUNT[0] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; -0.508     ; 0.877      ;
; -0.027 ; counter_en:E0|COUNT[1] ; counter_en:E0|COUNT[2] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; -0.079     ; 0.946      ;
; 0.153  ; counter_en:E1|COUNT[0] ; counter_en:E1|COUNT[0] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; -0.080     ; 0.765      ;
; 0.154  ; counter_en:E0|COUNT[0] ; counter_en:E0|COUNT[0] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; -0.079     ; 0.765      ;
+--------+------------------------+------------------------+-------------------+-------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                             ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.390 ; clock_dev:U1|temp      ; clock_dev:U1|temp      ; CLK          ; CLK         ; 0.000        ; 0.098      ; 0.674      ;
; 0.403 ; clock_dev:U1|temp      ; clock_dev:U1|OUT1      ; CLK          ; CLK         ; 0.000        ; 0.098      ; 0.687      ;
; 0.632 ; clock_dev:U1|COUNT[9]  ; clock_dev:U1|COUNT[9]  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.898      ;
; 0.633 ; clock_dev:U1|COUNT[15] ; clock_dev:U1|COUNT[15] ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.899      ;
; 0.633 ; clock_dev:U1|COUNT[23] ; clock_dev:U1|COUNT[23] ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.899      ;
; 0.633 ; clock_dev:U1|COUNT[7]  ; clock_dev:U1|COUNT[7]  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.899      ;
; 0.637 ; clock_dev:U1|COUNT[10] ; clock_dev:U1|COUNT[10] ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.903      ;
; 0.638 ; clock_dev:U1|COUNT[8]  ; clock_dev:U1|COUNT[8]  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.904      ;
; 0.638 ; clock_dev:U1|COUNT[6]  ; clock_dev:U1|COUNT[6]  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.904      ;
; 0.802 ; clock_dev:U1|COUNT[17] ; clock_dev:U1|COUNT[17] ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.068      ;
; 0.950 ; clock_dev:U1|COUNT[9]  ; clock_dev:U1|COUNT[10] ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.216      ;
; 0.951 ; clock_dev:U1|COUNT[7]  ; clock_dev:U1|COUNT[8]  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.217      ;
; 0.963 ; clock_dev:U1|COUNT[16] ; clock_dev:U1|COUNT[17] ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.229      ;
; 0.965 ; clock_dev:U1|COUNT[8]  ; clock_dev:U1|COUNT[9]  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.231      ;
; 0.965 ; clock_dev:U1|COUNT[6]  ; clock_dev:U1|COUNT[7]  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.231      ;
; 0.970 ; clock_dev:U1|COUNT[8]  ; clock_dev:U1|COUNT[10] ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.236      ;
; 0.970 ; clock_dev:U1|COUNT[6]  ; clock_dev:U1|COUNT[8]  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.236      ;
; 1.072 ; clock_dev:U1|COUNT[15] ; clock_dev:U1|COUNT[17] ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.338      ;
; 1.072 ; clock_dev:U1|COUNT[7]  ; clock_dev:U1|COUNT[9]  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.338      ;
; 1.077 ; clock_dev:U1|COUNT[7]  ; clock_dev:U1|COUNT[10] ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.343      ;
; 1.091 ; clock_dev:U1|COUNT[6]  ; clock_dev:U1|COUNT[9]  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.357      ;
; 1.096 ; clock_dev:U1|COUNT[6]  ; clock_dev:U1|COUNT[10] ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.362      ;
; 1.158 ; clock_dev:U1|COUNT[5]  ; clock_dev:U1|COUNT[6]  ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.423      ;
; 1.202 ; clock_dev:U1|COUNT[1]  ; clock_dev:U1|COUNT[1]  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.468      ;
; 1.203 ; clock_dev:U1|COUNT[1]  ; clock_dev:U1|COUNT[6]  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.469      ;
; 1.219 ; clock_dev:U1|COUNT[10] ; clock_dev:U1|COUNT[15] ; CLK          ; CLK         ; 0.000        ; 0.077      ; 1.482      ;
; 1.221 ; clock_dev:U1|COUNT[0]  ; clock_dev:U1|COUNT[6]  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.487      ;
; 1.223 ; clock_dev:U1|COUNT[16] ; clock_dev:U1|COUNT[16] ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.489      ;
; 1.240 ; clock_dev:U1|COUNT[21] ; clock_dev:U1|COUNT[23] ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.506      ;
; 1.251 ; clock_dev:U1|COUNT[0]  ; clock_dev:U1|COUNT[0]  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.517      ;
; 1.263 ; clock_dev:U1|COUNT[13] ; clock_dev:U1|COUNT[15] ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.529      ;
; 1.268 ; clock_dev:U1|COUNT[5]  ; clock_dev:U1|COUNT[7]  ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.533      ;
; 1.284 ; clock_dev:U1|COUNT[5]  ; clock_dev:U1|COUNT[8]  ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.549      ;
; 1.284 ; clock_dev:U1|COUNT[3]  ; clock_dev:U1|COUNT[6]  ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.549      ;
; 1.298 ; clock_dev:U1|COUNT[12] ; clock_dev:U1|COUNT[15] ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.564      ;
; 1.302 ; clock_dev:U1|COUNT[2]  ; clock_dev:U1|COUNT[6]  ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.567      ;
; 1.324 ; clock_dev:U1|COUNT[1]  ; clock_dev:U1|COUNT[7]  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.590      ;
; 1.326 ; clock_dev:U1|COUNT[9]  ; clock_dev:U1|COUNT[15] ; CLK          ; CLK         ; 0.000        ; 0.077      ; 1.589      ;
; 1.329 ; clock_dev:U1|COUNT[1]  ; clock_dev:U1|COUNT[8]  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.595      ;
; 1.333 ; clock_dev:U1|COUNT[24] ; clock_dev:U1|COUNT[20] ; CLK          ; CLK         ; 0.000        ; 0.542      ; 2.061      ;
; 1.335 ; clock_dev:U1|COUNT[24] ; clock_dev:U1|COUNT[22] ; CLK          ; CLK         ; 0.000        ; 0.542      ; 2.063      ;
; 1.336 ; clock_dev:U1|COUNT[24] ; clock_dev:U1|COUNT[24] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.603      ;
; 1.341 ; clock_dev:U1|COUNT[16] ; clock_dev:U1|COUNT[23] ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.607      ;
; 1.342 ; clock_dev:U1|COUNT[0]  ; clock_dev:U1|COUNT[7]  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.608      ;
; 1.345 ; clock_dev:U1|COUNT[10] ; clock_dev:U1|COUNT[17] ; CLK          ; CLK         ; 0.000        ; 0.077      ; 1.608      ;
; 1.346 ; clock_dev:U1|COUNT[8]  ; clock_dev:U1|COUNT[15] ; CLK          ; CLK         ; 0.000        ; 0.077      ; 1.609      ;
; 1.347 ; clock_dev:U1|COUNT[0]  ; clock_dev:U1|COUNT[8]  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.613      ;
; 1.389 ; clock_dev:U1|COUNT[13] ; clock_dev:U1|COUNT[17] ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.655      ;
; 1.393 ; clock_dev:U1|COUNT[19] ; clock_dev:U1|COUNT[23] ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.659      ;
; 1.394 ; clock_dev:U1|COUNT[5]  ; clock_dev:U1|COUNT[9]  ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.659      ;
; 1.395 ; clock_dev:U1|COUNT[3]  ; clock_dev:U1|COUNT[7]  ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.660      ;
; 1.397 ; clock_dev:U1|COUNT[11] ; clock_dev:U1|COUNT[15] ; CLK          ; CLK         ; 0.000        ; 0.076      ; 1.659      ;
; 1.407 ; clock_dev:U1|COUNT[4]  ; clock_dev:U1|COUNT[6]  ; CLK          ; CLK         ; 0.000        ; 0.083      ; 1.676      ;
; 1.410 ; clock_dev:U1|COUNT[5]  ; clock_dev:U1|COUNT[10] ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.675      ;
; 1.410 ; clock_dev:U1|COUNT[3]  ; clock_dev:U1|COUNT[8]  ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.675      ;
; 1.422 ; clock_dev:U1|COUNT[2]  ; clock_dev:U1|COUNT[7]  ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.687      ;
; 1.424 ; clock_dev:U1|COUNT[12] ; clock_dev:U1|COUNT[17] ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.690      ;
; 1.428 ; clock_dev:U1|COUNT[2]  ; clock_dev:U1|COUNT[8]  ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.693      ;
; 1.450 ; clock_dev:U1|COUNT[15] ; clock_dev:U1|COUNT[23] ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.716      ;
; 1.450 ; clock_dev:U1|COUNT[1]  ; clock_dev:U1|COUNT[9]  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.716      ;
; 1.452 ; clock_dev:U1|COUNT[14] ; clock_dev:U1|COUNT[15] ; CLK          ; CLK         ; 0.000        ; 0.076      ; 1.714      ;
; 1.452 ; clock_dev:U1|COUNT[9]  ; clock_dev:U1|COUNT[17] ; CLK          ; CLK         ; 0.000        ; 0.077      ; 1.715      ;
; 1.453 ; clock_dev:U1|COUNT[7]  ; clock_dev:U1|COUNT[15] ; CLK          ; CLK         ; 0.000        ; 0.077      ; 1.716      ;
; 1.455 ; clock_dev:U1|COUNT[1]  ; clock_dev:U1|COUNT[10] ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.721      ;
; 1.468 ; clock_dev:U1|COUNT[0]  ; clock_dev:U1|COUNT[9]  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.734      ;
; 1.472 ; clock_dev:U1|COUNT[8]  ; clock_dev:U1|COUNT[17] ; CLK          ; CLK         ; 0.000        ; 0.077      ; 1.735      ;
; 1.472 ; clock_dev:U1|COUNT[6]  ; clock_dev:U1|COUNT[15] ; CLK          ; CLK         ; 0.000        ; 0.077      ; 1.735      ;
; 1.473 ; clock_dev:U1|COUNT[0]  ; clock_dev:U1|COUNT[10] ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.739      ;
; 1.483 ; clock_dev:U1|COUNT[17] ; clock_dev:U1|COUNT[23] ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.749      ;
; 1.513 ; clock_dev:U1|COUNT[4]  ; clock_dev:U1|COUNT[7]  ; CLK          ; CLK         ; 0.000        ; 0.083      ; 1.782      ;
; 1.521 ; clock_dev:U1|COUNT[3]  ; clock_dev:U1|COUNT[9]  ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.786      ;
; 1.523 ; clock_dev:U1|COUNT[11] ; clock_dev:U1|COUNT[17] ; CLK          ; CLK         ; 0.000        ; 0.076      ; 1.785      ;
; 1.533 ; clock_dev:U1|COUNT[4]  ; clock_dev:U1|COUNT[8]  ; CLK          ; CLK         ; 0.000        ; 0.083      ; 1.802      ;
; 1.536 ; clock_dev:U1|COUNT[3]  ; clock_dev:U1|COUNT[10] ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.801      ;
; 1.537 ; clock_dev:U1|COUNT[0]  ; clock_dev:U1|COUNT[1]  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.803      ;
; 1.538 ; clock_dev:U1|COUNT[15] ; clock_dev:U1|COUNT[16] ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.804      ;
; 1.544 ; clock_dev:U1|COUNT[21] ; clock_dev:U1|COUNT[21] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.811      ;
; 1.548 ; clock_dev:U1|COUNT[2]  ; clock_dev:U1|COUNT[9]  ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.813      ;
; 1.554 ; clock_dev:U1|COUNT[2]  ; clock_dev:U1|COUNT[10] ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.819      ;
; 1.566 ; clock_dev:U1|COUNT[11] ; clock_dev:U1|COUNT[11] ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.832      ;
; 1.578 ; clock_dev:U1|COUNT[14] ; clock_dev:U1|COUNT[17] ; CLK          ; CLK         ; 0.000        ; 0.076      ; 1.840      ;
; 1.579 ; clock_dev:U1|COUNT[7]  ; clock_dev:U1|COUNT[17] ; CLK          ; CLK         ; 0.000        ; 0.077      ; 1.842      ;
; 1.585 ; clock_dev:U1|COUNT[19] ; clock_dev:U1|COUNT[19] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.852      ;
; 1.598 ; clock_dev:U1|COUNT[6]  ; clock_dev:U1|COUNT[17] ; CLK          ; CLK         ; 0.000        ; 0.077      ; 1.861      ;
; 1.612 ; clock_dev:U1|COUNT[18] ; clock_dev:U1|COUNT[23] ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.878      ;
; 1.618 ; clock_dev:U1|COUNT[21] ; clock_dev:U1|COUNT[22] ; CLK          ; CLK         ; 0.000        ; 0.542      ; 2.346      ;
; 1.619 ; clock_dev:U1|COUNT[22] ; clock_dev:U1|COUNT[23] ; CLK          ; CLK         ; 0.000        ; -0.364     ; 1.441      ;
; 1.628 ; clock_dev:U1|COUNT[12] ; clock_dev:U1|COUNT[12] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.895      ;
; 1.639 ; clock_dev:U1|COUNT[4]  ; clock_dev:U1|COUNT[9]  ; CLK          ; CLK         ; 0.000        ; 0.083      ; 1.908      ;
; 1.647 ; clock_dev:U1|COUNT[16] ; clock_dev:U1|COUNT[20] ; CLK          ; CLK         ; 0.000        ; 0.542      ; 2.375      ;
; 1.659 ; clock_dev:U1|COUNT[4]  ; clock_dev:U1|COUNT[10] ; CLK          ; CLK         ; 0.000        ; 0.083      ; 1.928      ;
; 1.692 ; clock_dev:U1|COUNT[23] ; clock_dev:U1|COUNT[20] ; CLK          ; CLK         ; 0.000        ; 0.542      ; 2.420      ;
; 1.693 ; clock_dev:U1|COUNT[10] ; clock_dev:U1|COUNT[11] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.960      ;
; 1.694 ; clock_dev:U1|COUNT[23] ; clock_dev:U1|COUNT[22] ; CLK          ; CLK         ; 0.000        ; 0.542      ; 2.422      ;
; 1.707 ; clock_dev:U1|COUNT[23] ; clock_dev:U1|COUNT[24] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.974      ;
; 1.711 ; clock_dev:U1|COUNT[19] ; clock_dev:U1|COUNT[20] ; CLK          ; CLK         ; 0.000        ; 0.542      ; 2.439      ;
; 1.719 ; clock_dev:U1|COUNT[16] ; clock_dev:U1|COUNT[22] ; CLK          ; CLK         ; 0.000        ; 0.542      ; 2.447      ;
; 1.723 ; clock_dev:U1|COUNT[10] ; clock_dev:U1|COUNT[23] ; CLK          ; CLK         ; 0.000        ; 0.077      ; 1.986      ;
; 1.741 ; clock_dev:U1|COUNT[20] ; clock_dev:U1|COUNT[23] ; CLK          ; CLK         ; 0.000        ; -0.364     ; 1.563      ;
; 1.749 ; clock_dev:U1|COUNT[16] ; clock_dev:U1|COUNT[18] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 2.016      ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock_dev:U1|OUT1'                                                                                          ;
+-------+------------------------+------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+-------------------+-------------------+--------------+------------+------------+
; 0.403 ; counter_en:E1|COUNT[0] ; counter_en:E1|COUNT[0] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; 0.080      ; 0.669      ;
; 0.404 ; counter_en:E0|COUNT[2] ; counter_en:E0|COUNT[2] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; 0.079      ; 0.669      ;
; 0.409 ; counter_en:E0|COUNT[0] ; counter_en:E0|COUNT[0] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; 0.079      ; 0.674      ;
; 0.521 ; counter_en:E0|COUNT[1] ; counter_en:E0|COUNT[2] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; 0.079      ; 0.786      ;
; 0.786 ; counter_en:E1|COUNT[2] ; counter_en:E1|COUNT[3] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; 0.508      ; 1.480      ;
; 0.875 ; counter_en:E0|COUNT[0] ; counter_en:E0|COUNT[3] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; 0.079      ; 1.140      ;
; 0.881 ; counter_en:E0|OUT1     ; counter_en:E1|COUNT[0] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; -0.331     ; 0.736      ;
; 0.905 ; counter_en:E0|COUNT[2] ; counter_en:E0|OUT1     ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; 0.538      ; 1.629      ;
; 0.972 ; counter_en:E0|COUNT[2] ; counter_en:E0|COUNT[1] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; 0.079      ; 1.237      ;
; 0.994 ; counter_en:E0|COUNT[0] ; counter_en:E0|COUNT[1] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; 0.079      ; 1.259      ;
; 0.998 ; counter_en:E1|COUNT[1] ; counter_en:E1|COUNT[3] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; 0.508      ; 1.692      ;
; 1.040 ; counter_en:E0|OUT1     ; counter_en:E1|COUNT[3] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; 0.097      ; 1.323      ;
; 1.078 ; counter_en:E0|COUNT[3] ; counter_en:E0|COUNT[1] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; 0.079      ; 1.343      ;
; 1.103 ; counter_en:E0|COUNT[1] ; counter_en:E0|COUNT[3] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; 0.079      ; 1.368      ;
; 1.119 ; counter_en:E0|COUNT[0] ; counter_en:E0|COUNT[2] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; 0.079      ; 1.384      ;
; 1.134 ; counter_en:E1|COUNT[3] ; counter_en:E1|COUNT[3] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; 0.097      ; 1.417      ;
; 1.163 ; counter_en:E1|COUNT[0] ; counter_en:E1|COUNT[3] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; 0.508      ; 1.857      ;
; 1.175 ; counter_en:E0|COUNT[0] ; counter_en:E0|OUT1     ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; 0.538      ; 1.899      ;
; 1.211 ; counter_en:E0|COUNT[2] ; counter_en:E0|COUNT[3] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; 0.079      ; 1.476      ;
; 1.211 ; counter_en:E0|COUNT[1] ; counter_en:E0|COUNT[1] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; 0.079      ; 1.476      ;
; 1.215 ; counter_en:E1|COUNT[2] ; counter_en:E1|COUNT[1] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; 0.080      ; 1.481      ;
; 1.215 ; counter_en:E1|COUNT[2] ; counter_en:E1|COUNT[2] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; 0.080      ; 1.481      ;
; 1.287 ; counter_en:E1|COUNT[1] ; counter_en:E1|COUNT[1] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; 0.080      ; 1.553      ;
; 1.307 ; counter_en:E0|COUNT[3] ; counter_en:E0|COUNT[3] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; 0.079      ; 1.572      ;
; 1.405 ; counter_en:E0|COUNT[3] ; counter_en:E0|OUT1     ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; 0.538      ; 2.129      ;
; 1.427 ; counter_en:E0|COUNT[1] ; counter_en:E0|OUT1     ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; 0.538      ; 2.151      ;
; 1.427 ; counter_en:E1|COUNT[1] ; counter_en:E1|COUNT[2] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; 0.080      ; 1.693      ;
; 1.440 ; counter_en:E0|COUNT[3] ; counter_en:E0|COUNT[2] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; 0.079      ; 1.705      ;
; 1.448 ; counter_en:E0|OUT1     ; counter_en:E1|COUNT[1] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; -0.331     ; 1.303      ;
; 1.469 ; counter_en:E0|OUT1     ; counter_en:E1|COUNT[2] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; -0.331     ; 1.324      ;
; 1.591 ; counter_en:E1|COUNT[0] ; counter_en:E1|COUNT[2] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; 0.080      ; 1.857      ;
; 1.592 ; counter_en:E1|COUNT[0] ; counter_en:E1|COUNT[1] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; 0.080      ; 1.858      ;
; 1.927 ; counter_en:E1|COUNT[3] ; counter_en:E1|COUNT[2] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; -0.331     ; 1.782      ;
; 1.928 ; counter_en:E1|COUNT[3] ; counter_en:E1|COUNT[1] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; -0.331     ; 1.783      ;
+-------+------------------------+------------------------+-------------------+-------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'                                                           ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; clock_dev:U1|COUNT[0]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; clock_dev:U1|COUNT[10]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; clock_dev:U1|COUNT[11]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; clock_dev:U1|COUNT[12]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; clock_dev:U1|COUNT[13]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; clock_dev:U1|COUNT[14]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; clock_dev:U1|COUNT[15]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; clock_dev:U1|COUNT[16]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; clock_dev:U1|COUNT[17]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; clock_dev:U1|COUNT[18]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; clock_dev:U1|COUNT[19]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; clock_dev:U1|COUNT[1]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; clock_dev:U1|COUNT[20]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; clock_dev:U1|COUNT[21]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; clock_dev:U1|COUNT[22]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; clock_dev:U1|COUNT[23]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; clock_dev:U1|COUNT[24]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; clock_dev:U1|COUNT[2]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; clock_dev:U1|COUNT[3]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; clock_dev:U1|COUNT[4]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; clock_dev:U1|COUNT[5]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; clock_dev:U1|COUNT[6]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; clock_dev:U1|COUNT[7]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; clock_dev:U1|COUNT[8]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; clock_dev:U1|COUNT[9]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; clock_dev:U1|OUT1         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; clock_dev:U1|temp         ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; clock_dev:U1|COUNT[0]     ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; clock_dev:U1|COUNT[10]    ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; clock_dev:U1|COUNT[11]    ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; clock_dev:U1|COUNT[14]    ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; clock_dev:U1|COUNT[1]     ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; clock_dev:U1|COUNT[20]    ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; clock_dev:U1|COUNT[22]    ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; clock_dev:U1|COUNT[2]     ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; clock_dev:U1|COUNT[3]     ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; clock_dev:U1|COUNT[5]     ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; clock_dev:U1|COUNT[6]     ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; clock_dev:U1|COUNT[7]     ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; clock_dev:U1|COUNT[8]     ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; clock_dev:U1|COUNT[9]     ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; clock_dev:U1|COUNT[12]    ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; clock_dev:U1|COUNT[13]    ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; clock_dev:U1|COUNT[15]    ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; clock_dev:U1|COUNT[16]    ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; clock_dev:U1|COUNT[17]    ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; clock_dev:U1|COUNT[18]    ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; clock_dev:U1|COUNT[19]    ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; clock_dev:U1|COUNT[21]    ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; clock_dev:U1|COUNT[23]    ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; clock_dev:U1|COUNT[24]    ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; clock_dev:U1|COUNT[4]     ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; clock_dev:U1|OUT1         ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; clock_dev:U1|temp         ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; clock_dev:U1|OUT1         ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; clock_dev:U1|temp         ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; clock_dev:U1|COUNT[11]    ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; clock_dev:U1|COUNT[14]    ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; clock_dev:U1|COUNT[15]    ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; clock_dev:U1|COUNT[16]    ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; clock_dev:U1|COUNT[17]    ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; clock_dev:U1|COUNT[20]    ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; clock_dev:U1|COUNT[22]    ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; clock_dev:U1|COUNT[23]    ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; clock_dev:U1|COUNT[2]     ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; clock_dev:U1|COUNT[3]     ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; clock_dev:U1|COUNT[5]     ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; clock_dev:U1|COUNT[0]     ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; clock_dev:U1|COUNT[10]    ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; clock_dev:U1|COUNT[12]    ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; clock_dev:U1|COUNT[13]    ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; clock_dev:U1|COUNT[18]    ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; clock_dev:U1|COUNT[19]    ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; clock_dev:U1|COUNT[1]     ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; clock_dev:U1|COUNT[21]    ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; clock_dev:U1|COUNT[24]    ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; clock_dev:U1|COUNT[4]     ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; clock_dev:U1|COUNT[6]     ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; clock_dev:U1|COUNT[7]     ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; clock_dev:U1|COUNT[8]     ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; clock_dev:U1|COUNT[9]     ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o               ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0] ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|outclk   ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|COUNT[0]|clk           ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|COUNT[10]|clk          ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|COUNT[11]|clk          ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|COUNT[12]|clk          ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|COUNT[13]|clk          ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|COUNT[14]|clk          ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|COUNT[18]|clk          ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|COUNT[19]|clk          ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|COUNT[1]|clk           ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|COUNT[20]|clk          ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|COUNT[21]|clk          ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|COUNT[22]|clk          ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|COUNT[24]|clk          ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|COUNT[2]|clk           ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|COUNT[3]|clk           ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock_dev:U1|OUT1'                                                        ;
+--------+--------------+----------------+------------------+-------------------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock             ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------------+-------------------+------------+--------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_dev:U1|OUT1 ; Rise       ; counter_en:E0|COUNT[0]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_dev:U1|OUT1 ; Rise       ; counter_en:E0|COUNT[1]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_dev:U1|OUT1 ; Rise       ; counter_en:E0|COUNT[2]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_dev:U1|OUT1 ; Rise       ; counter_en:E0|COUNT[3]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_dev:U1|OUT1 ; Rise       ; counter_en:E0|OUT1       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_dev:U1|OUT1 ; Rise       ; counter_en:E1|COUNT[0]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_dev:U1|OUT1 ; Rise       ; counter_en:E1|COUNT[1]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_dev:U1|OUT1 ; Rise       ; counter_en:E1|COUNT[2]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_dev:U1|OUT1 ; Rise       ; counter_en:E1|COUNT[3]   ;
; 0.271  ; 0.491        ; 0.220          ; High Pulse Width ; clock_dev:U1|OUT1 ; Rise       ; counter_en:E0|COUNT[0]   ;
; 0.271  ; 0.491        ; 0.220          ; High Pulse Width ; clock_dev:U1|OUT1 ; Rise       ; counter_en:E0|COUNT[1]   ;
; 0.271  ; 0.491        ; 0.220          ; High Pulse Width ; clock_dev:U1|OUT1 ; Rise       ; counter_en:E0|COUNT[2]   ;
; 0.271  ; 0.491        ; 0.220          ; High Pulse Width ; clock_dev:U1|OUT1 ; Rise       ; counter_en:E0|COUNT[3]   ;
; 0.271  ; 0.491        ; 0.220          ; High Pulse Width ; clock_dev:U1|OUT1 ; Rise       ; counter_en:E0|OUT1       ;
; 0.271  ; 0.491        ; 0.220          ; High Pulse Width ; clock_dev:U1|OUT1 ; Rise       ; counter_en:E1|COUNT[3]   ;
; 0.272  ; 0.492        ; 0.220          ; High Pulse Width ; clock_dev:U1|OUT1 ; Rise       ; counter_en:E1|COUNT[0]   ;
; 0.272  ; 0.492        ; 0.220          ; High Pulse Width ; clock_dev:U1|OUT1 ; Rise       ; counter_en:E1|COUNT[1]   ;
; 0.272  ; 0.492        ; 0.220          ; High Pulse Width ; clock_dev:U1|OUT1 ; Rise       ; counter_en:E1|COUNT[2]   ;
; 0.318  ; 0.506        ; 0.188          ; Low Pulse Width  ; clock_dev:U1|OUT1 ; Rise       ; counter_en:E1|COUNT[0]   ;
; 0.318  ; 0.506        ; 0.188          ; Low Pulse Width  ; clock_dev:U1|OUT1 ; Rise       ; counter_en:E1|COUNT[1]   ;
; 0.318  ; 0.506        ; 0.188          ; Low Pulse Width  ; clock_dev:U1|OUT1 ; Rise       ; counter_en:E1|COUNT[2]   ;
; 0.319  ; 0.507        ; 0.188          ; Low Pulse Width  ; clock_dev:U1|OUT1 ; Rise       ; counter_en:E0|COUNT[0]   ;
; 0.319  ; 0.507        ; 0.188          ; Low Pulse Width  ; clock_dev:U1|OUT1 ; Rise       ; counter_en:E0|COUNT[1]   ;
; 0.319  ; 0.507        ; 0.188          ; Low Pulse Width  ; clock_dev:U1|OUT1 ; Rise       ; counter_en:E0|COUNT[2]   ;
; 0.319  ; 0.507        ; 0.188          ; Low Pulse Width  ; clock_dev:U1|OUT1 ; Rise       ; counter_en:E0|COUNT[3]   ;
; 0.320  ; 0.508        ; 0.188          ; Low Pulse Width  ; clock_dev:U1|OUT1 ; Rise       ; counter_en:E0|OUT1       ;
; 0.320  ; 0.508        ; 0.188          ; Low Pulse Width  ; clock_dev:U1|OUT1 ; Rise       ; counter_en:E1|COUNT[3]   ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clock_dev:U1|OUT1 ; Rise       ; U1|OUT1~clkctrl|inclk[0] ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clock_dev:U1|OUT1 ; Rise       ; U1|OUT1~clkctrl|outclk   ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; clock_dev:U1|OUT1 ; Rise       ; E1|COUNT[0]|clk          ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; clock_dev:U1|OUT1 ; Rise       ; E1|COUNT[1]|clk          ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; clock_dev:U1|OUT1 ; Rise       ; E1|COUNT[2]|clk          ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; clock_dev:U1|OUT1 ; Rise       ; E0|COUNT[0]|clk          ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; clock_dev:U1|OUT1 ; Rise       ; E0|COUNT[1]|clk          ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; clock_dev:U1|OUT1 ; Rise       ; E0|COUNT[2]|clk          ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; clock_dev:U1|OUT1 ; Rise       ; E0|COUNT[3]|clk          ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; clock_dev:U1|OUT1 ; Rise       ; E0|OUT1|clk              ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; clock_dev:U1|OUT1 ; Rise       ; E1|COUNT[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_dev:U1|OUT1 ; Rise       ; U1|OUT1|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_dev:U1|OUT1 ; Rise       ; U1|OUT1|q                ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; clock_dev:U1|OUT1 ; Rise       ; E0|COUNT[0]|clk          ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; clock_dev:U1|OUT1 ; Rise       ; E0|COUNT[1]|clk          ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; clock_dev:U1|OUT1 ; Rise       ; E0|COUNT[2]|clk          ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; clock_dev:U1|OUT1 ; Rise       ; E0|COUNT[3]|clk          ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; clock_dev:U1|OUT1 ; Rise       ; E0|OUT1|clk              ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; clock_dev:U1|OUT1 ; Rise       ; E1|COUNT[3]|clk          ;
; 0.528  ; 0.528        ; 0.000          ; High Pulse Width ; clock_dev:U1|OUT1 ; Rise       ; E1|COUNT[0]|clk          ;
; 0.528  ; 0.528        ; 0.000          ; High Pulse Width ; clock_dev:U1|OUT1 ; Rise       ; E1|COUNT[1]|clk          ;
; 0.528  ; 0.528        ; 0.000          ; High Pulse Width ; clock_dev:U1|OUT1 ; Rise       ; E1|COUNT[2]|clk          ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; clock_dev:U1|OUT1 ; Rise       ; U1|OUT1~clkctrl|inclk[0] ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; clock_dev:U1|OUT1 ; Rise       ; U1|OUT1~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+-------------------+------------+--------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+-----------+-------------------+-------+-------+------------+-------------------+
; Data Port ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+-------+-------+------------+-------------------+
; UP        ; CLK               ; 8.817 ; 9.300 ; Rise       ; CLK               ;
; UP        ; clock_dev:U1|OUT1 ; 3.794 ; 4.092 ; Rise       ; clock_dev:U1|OUT1 ;
+-----------+-------------------+-------+-------+------------+-------------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+-----------+-------------------+--------+--------+------------+-------------------+
; Data Port ; Clock Port        ; Rise   ; Fall   ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+--------+--------+------------+-------------------+
; UP        ; CLK               ; -3.158 ; -3.718 ; Rise       ; CLK               ;
; UP        ; clock_dev:U1|OUT1 ; -1.070 ; -1.502 ; Rise       ; clock_dev:U1|OUT1 ;
+-----------+-------------------+--------+--------+------------+-------------------+


+----------------------------------------------------------------------------------+
; Clock to Output Times                                                            ;
+-----------+-------------------+--------+--------+------------+-------------------+
; Data Port ; Clock Port        ; Rise   ; Fall   ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+--------+--------+------------+-------------------+
; HEX0[*]   ; clock_dev:U1|OUT1 ; 12.108 ; 12.043 ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX0[0]  ; clock_dev:U1|OUT1 ; 10.072 ; 10.056 ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX0[1]  ; clock_dev:U1|OUT1 ; 10.671 ; 10.688 ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX0[2]  ; clock_dev:U1|OUT1 ; 12.108 ; 12.043 ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX0[3]  ; clock_dev:U1|OUT1 ; 8.202  ; 8.142  ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX0[4]  ; clock_dev:U1|OUT1 ; 8.021  ; 7.864  ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX0[5]  ; clock_dev:U1|OUT1 ; 10.337 ; 10.341 ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX0[6]  ; clock_dev:U1|OUT1 ; 9.208  ; 9.262  ; Rise       ; clock_dev:U1|OUT1 ;
; HEX1[*]   ; clock_dev:U1|OUT1 ; 11.165 ; 11.188 ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX1[0]  ; clock_dev:U1|OUT1 ; 8.153  ; 8.127  ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX1[1]  ; clock_dev:U1|OUT1 ; 9.246  ; 9.181  ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX1[2]  ; clock_dev:U1|OUT1 ; 9.873  ; 9.796  ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX1[3]  ; clock_dev:U1|OUT1 ; 9.254  ; 9.189  ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX1[4]  ; clock_dev:U1|OUT1 ; 10.176 ; 10.071 ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX1[5]  ; clock_dev:U1|OUT1 ; 11.165 ; 11.188 ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX1[6]  ; clock_dev:U1|OUT1 ; 10.904 ; 10.873 ; Rise       ; clock_dev:U1|OUT1 ;
; out0[*]   ; clock_dev:U1|OUT1 ; 7.800  ; 7.776  ; Rise       ; clock_dev:U1|OUT1 ;
;  out0[0]  ; clock_dev:U1|OUT1 ; 6.934  ; 6.944  ; Rise       ; clock_dev:U1|OUT1 ;
;  out0[1]  ; clock_dev:U1|OUT1 ; 7.461  ; 7.439  ; Rise       ; clock_dev:U1|OUT1 ;
;  out0[2]  ; clock_dev:U1|OUT1 ; 7.800  ; 7.776  ; Rise       ; clock_dev:U1|OUT1 ;
;  out0[3]  ; clock_dev:U1|OUT1 ; 7.160  ; 7.145  ; Rise       ; clock_dev:U1|OUT1 ;
; out1[*]   ; clock_dev:U1|OUT1 ; 8.496  ; 8.471  ; Rise       ; clock_dev:U1|OUT1 ;
;  out1[0]  ; clock_dev:U1|OUT1 ; 7.683  ; 7.681  ; Rise       ; clock_dev:U1|OUT1 ;
;  out1[1]  ; clock_dev:U1|OUT1 ; 8.168  ; 8.136  ; Rise       ; clock_dev:U1|OUT1 ;
;  out1[2]  ; clock_dev:U1|OUT1 ; 8.160  ; 8.138  ; Rise       ; clock_dev:U1|OUT1 ;
;  out1[3]  ; clock_dev:U1|OUT1 ; 8.496  ; 8.471  ; Rise       ; clock_dev:U1|OUT1 ;
; ref       ; clock_dev:U1|OUT1 ; 4.310  ;        ; Rise       ; clock_dev:U1|OUT1 ;
; ref       ; clock_dev:U1|OUT1 ;        ; 4.250  ; Fall       ; clock_dev:U1|OUT1 ;
+-----------+-------------------+--------+--------+------------+-------------------+


+----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                    ;
+-----------+-------------------+--------+--------+------------+-------------------+
; Data Port ; Clock Port        ; Rise   ; Fall   ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+--------+--------+------------+-------------------+
; HEX0[*]   ; clock_dev:U1|OUT1 ; 7.327  ; 7.300  ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX0[0]  ; clock_dev:U1|OUT1 ; 9.302  ; 9.303  ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX0[1]  ; clock_dev:U1|OUT1 ; 9.971  ; 9.956  ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX0[2]  ; clock_dev:U1|OUT1 ; 11.326 ; 11.164 ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX0[3]  ; clock_dev:U1|OUT1 ; 7.357  ; 7.300  ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX0[4]  ; clock_dev:U1|OUT1 ; 7.327  ; 7.350  ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX0[5]  ; clock_dev:U1|OUT1 ; 9.576  ; 9.666  ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX0[6]  ; clock_dev:U1|OUT1 ; 8.435  ; 8.521  ; Rise       ; clock_dev:U1|OUT1 ;
; HEX1[*]   ; clock_dev:U1|OUT1 ; 7.406  ; 7.344  ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX1[0]  ; clock_dev:U1|OUT1 ; 7.406  ; 7.344  ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX1[1]  ; clock_dev:U1|OUT1 ; 8.656  ; 8.655  ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX1[2]  ; clock_dev:U1|OUT1 ; 9.261  ; 9.275  ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX1[3]  ; clock_dev:U1|OUT1 ; 8.667  ; 8.675  ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX1[4]  ; clock_dev:U1|OUT1 ; 9.631  ; 9.522  ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX1[5]  ; clock_dev:U1|OUT1 ; 10.605 ; 10.654 ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX1[6]  ; clock_dev:U1|OUT1 ; 10.382 ; 10.278 ; Rise       ; clock_dev:U1|OUT1 ;
; out0[*]   ; clock_dev:U1|OUT1 ; 6.672  ; 6.680  ; Rise       ; clock_dev:U1|OUT1 ;
;  out0[0]  ; clock_dev:U1|OUT1 ; 6.672  ; 6.680  ; Rise       ; clock_dev:U1|OUT1 ;
;  out0[1]  ; clock_dev:U1|OUT1 ; 7.179  ; 7.157  ; Rise       ; clock_dev:U1|OUT1 ;
;  out0[2]  ; clock_dev:U1|OUT1 ; 7.504  ; 7.480  ; Rise       ; clock_dev:U1|OUT1 ;
;  out0[3]  ; clock_dev:U1|OUT1 ; 6.890  ; 6.875  ; Rise       ; clock_dev:U1|OUT1 ;
; out1[*]   ; clock_dev:U1|OUT1 ; 7.391  ; 7.388  ; Rise       ; clock_dev:U1|OUT1 ;
;  out1[0]  ; clock_dev:U1|OUT1 ; 7.391  ; 7.388  ; Rise       ; clock_dev:U1|OUT1 ;
;  out1[1]  ; clock_dev:U1|OUT1 ; 7.856  ; 7.824  ; Rise       ; clock_dev:U1|OUT1 ;
;  out1[2]  ; clock_dev:U1|OUT1 ; 7.850  ; 7.827  ; Rise       ; clock_dev:U1|OUT1 ;
;  out1[3]  ; clock_dev:U1|OUT1 ; 8.171  ; 8.146  ; Rise       ; clock_dev:U1|OUT1 ;
; ref       ; clock_dev:U1|OUT1 ; 4.166  ;        ; Rise       ; clock_dev:U1|OUT1 ;
; ref       ; clock_dev:U1|OUT1 ;        ; 4.105  ; Fall       ; clock_dev:U1|OUT1 ;
+-----------+-------------------+--------+--------+------------+-------------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                       ;
+------------+-----------------+-------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name        ; Note ;
+------------+-----------------+-------------------+------+
; 175.16 MHz ; 175.16 MHz      ; CLK               ;      ;
; 369.0 MHz  ; 369.0 MHz       ; clock_dev:U1|OUT1 ;      ;
+------------+-----------------+-------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------+
; Slow 1200mV 0C Model Setup Summary         ;
+-------------------+--------+---------------+
; Clock             ; Slack  ; End Point TNS ;
+-------------------+--------+---------------+
; CLK               ; -4.709 ; -89.101       ;
; clock_dev:U1|OUT1 ; -1.710 ; -9.331        ;
+-------------------+--------+---------------+


+-------------------------------------------+
; Slow 1200mV 0C Model Hold Summary         ;
+-------------------+-------+---------------+
; Clock             ; Slack ; End Point TNS ;
+-------------------+-------+---------------+
; CLK               ; 0.349 ; 0.000         ;
; clock_dev:U1|OUT1 ; 0.353 ; 0.000         ;
+-------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------------+--------+---------------------+
; Clock             ; Slack  ; End Point TNS       ;
+-------------------+--------+---------------------+
; CLK               ; -3.000 ; -37.695             ;
; clock_dev:U1|OUT1 ; -1.285 ; -11.565             ;
+-------------------+--------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                              ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -4.709 ; clock_dev:U1|COUNT[4]  ; clock_dev:U1|temp      ; CLK          ; CLK         ; 1.000        ; 0.312      ; 6.020      ;
; -4.709 ; clock_dev:U1|COUNT[4]  ; clock_dev:U1|OUT1      ; CLK          ; CLK         ; 1.000        ; 0.312      ; 6.020      ;
; -4.693 ; clock_dev:U1|COUNT[1]  ; clock_dev:U1|temp      ; CLK          ; CLK         ; 1.000        ; 0.309      ; 6.001      ;
; -4.693 ; clock_dev:U1|COUNT[1]  ; clock_dev:U1|OUT1      ; CLK          ; CLK         ; 1.000        ; 0.309      ; 6.001      ;
; -4.614 ; clock_dev:U1|COUNT[0]  ; clock_dev:U1|temp      ; CLK          ; CLK         ; 1.000        ; 0.309      ; 5.922      ;
; -4.614 ; clock_dev:U1|COUNT[0]  ; clock_dev:U1|OUT1      ; CLK          ; CLK         ; 1.000        ; 0.309      ; 5.922      ;
; -4.593 ; clock_dev:U1|COUNT[2]  ; clock_dev:U1|temp      ; CLK          ; CLK         ; 1.000        ; 0.308      ; 5.900      ;
; -4.593 ; clock_dev:U1|COUNT[2]  ; clock_dev:U1|OUT1      ; CLK          ; CLK         ; 1.000        ; 0.308      ; 5.900      ;
; -4.503 ; clock_dev:U1|COUNT[3]  ; clock_dev:U1|temp      ; CLK          ; CLK         ; 1.000        ; 0.308      ; 5.810      ;
; -4.503 ; clock_dev:U1|COUNT[3]  ; clock_dev:U1|OUT1      ; CLK          ; CLK         ; 1.000        ; 0.308      ; 5.810      ;
; -4.435 ; clock_dev:U1|COUNT[4]  ; clock_dev:U1|COUNT[1]  ; CLK          ; CLK         ; 1.000        ; -0.069     ; 5.365      ;
; -4.435 ; clock_dev:U1|COUNT[4]  ; clock_dev:U1|COUNT[0]  ; CLK          ; CLK         ; 1.000        ; -0.069     ; 5.365      ;
; -4.419 ; clock_dev:U1|COUNT[1]  ; clock_dev:U1|COUNT[1]  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 5.346      ;
; -4.419 ; clock_dev:U1|COUNT[1]  ; clock_dev:U1|COUNT[0]  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 5.346      ;
; -4.387 ; clock_dev:U1|COUNT[5]  ; clock_dev:U1|temp      ; CLK          ; CLK         ; 1.000        ; 0.308      ; 5.694      ;
; -4.387 ; clock_dev:U1|COUNT[5]  ; clock_dev:U1|OUT1      ; CLK          ; CLK         ; 1.000        ; 0.308      ; 5.694      ;
; -4.340 ; clock_dev:U1|COUNT[0]  ; clock_dev:U1|COUNT[1]  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 5.267      ;
; -4.340 ; clock_dev:U1|COUNT[0]  ; clock_dev:U1|COUNT[0]  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 5.267      ;
; -4.326 ; clock_dev:U1|COUNT[4]  ; clock_dev:U1|COUNT[2]  ; CLK          ; CLK         ; 1.000        ; -0.068     ; 5.257      ;
; -4.325 ; clock_dev:U1|COUNT[4]  ; clock_dev:U1|COUNT[14] ; CLK          ; CLK         ; 1.000        ; -0.068     ; 5.256      ;
; -4.323 ; clock_dev:U1|COUNT[4]  ; clock_dev:U1|COUNT[5]  ; CLK          ; CLK         ; 1.000        ; -0.068     ; 5.254      ;
; -4.322 ; clock_dev:U1|COUNT[4]  ; clock_dev:U1|COUNT[11] ; CLK          ; CLK         ; 1.000        ; -0.068     ; 5.253      ;
; -4.321 ; clock_dev:U1|COUNT[4]  ; clock_dev:U1|COUNT[3]  ; CLK          ; CLK         ; 1.000        ; -0.068     ; 5.252      ;
; -4.319 ; clock_dev:U1|COUNT[2]  ; clock_dev:U1|COUNT[1]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 5.245      ;
; -4.319 ; clock_dev:U1|COUNT[2]  ; clock_dev:U1|COUNT[0]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 5.245      ;
; -4.310 ; clock_dev:U1|COUNT[1]  ; clock_dev:U1|COUNT[2]  ; CLK          ; CLK         ; 1.000        ; -0.071     ; 5.238      ;
; -4.309 ; clock_dev:U1|COUNT[1]  ; clock_dev:U1|COUNT[14] ; CLK          ; CLK         ; 1.000        ; -0.071     ; 5.237      ;
; -4.307 ; clock_dev:U1|COUNT[1]  ; clock_dev:U1|COUNT[5]  ; CLK          ; CLK         ; 1.000        ; -0.071     ; 5.235      ;
; -4.306 ; clock_dev:U1|COUNT[1]  ; clock_dev:U1|COUNT[11] ; CLK          ; CLK         ; 1.000        ; -0.071     ; 5.234      ;
; -4.305 ; clock_dev:U1|COUNT[1]  ; clock_dev:U1|COUNT[3]  ; CLK          ; CLK         ; 1.000        ; -0.071     ; 5.233      ;
; -4.231 ; clock_dev:U1|COUNT[0]  ; clock_dev:U1|COUNT[2]  ; CLK          ; CLK         ; 1.000        ; -0.071     ; 5.159      ;
; -4.230 ; clock_dev:U1|COUNT[0]  ; clock_dev:U1|COUNT[14] ; CLK          ; CLK         ; 1.000        ; -0.071     ; 5.158      ;
; -4.229 ; clock_dev:U1|COUNT[3]  ; clock_dev:U1|COUNT[1]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 5.155      ;
; -4.229 ; clock_dev:U1|COUNT[3]  ; clock_dev:U1|COUNT[0]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 5.155      ;
; -4.228 ; clock_dev:U1|COUNT[0]  ; clock_dev:U1|COUNT[5]  ; CLK          ; CLK         ; 1.000        ; -0.071     ; 5.156      ;
; -4.227 ; clock_dev:U1|COUNT[0]  ; clock_dev:U1|COUNT[11] ; CLK          ; CLK         ; 1.000        ; -0.071     ; 5.155      ;
; -4.226 ; clock_dev:U1|COUNT[0]  ; clock_dev:U1|COUNT[3]  ; CLK          ; CLK         ; 1.000        ; -0.071     ; 5.154      ;
; -4.210 ; clock_dev:U1|COUNT[2]  ; clock_dev:U1|COUNT[2]  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 5.137      ;
; -4.209 ; clock_dev:U1|COUNT[2]  ; clock_dev:U1|COUNT[14] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 5.136      ;
; -4.207 ; clock_dev:U1|COUNT[2]  ; clock_dev:U1|COUNT[5]  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 5.134      ;
; -4.206 ; clock_dev:U1|COUNT[2]  ; clock_dev:U1|COUNT[11] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 5.133      ;
; -4.205 ; clock_dev:U1|COUNT[2]  ; clock_dev:U1|COUNT[3]  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 5.132      ;
; -4.149 ; clock_dev:U1|COUNT[6]  ; clock_dev:U1|temp      ; CLK          ; CLK         ; 1.000        ; 0.309      ; 5.457      ;
; -4.149 ; clock_dev:U1|COUNT[6]  ; clock_dev:U1|OUT1      ; CLK          ; CLK         ; 1.000        ; 0.309      ; 5.457      ;
; -4.120 ; clock_dev:U1|COUNT[3]  ; clock_dev:U1|COUNT[2]  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 5.047      ;
; -4.119 ; clock_dev:U1|COUNT[3]  ; clock_dev:U1|COUNT[14] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 5.046      ;
; -4.117 ; clock_dev:U1|COUNT[3]  ; clock_dev:U1|COUNT[5]  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 5.044      ;
; -4.116 ; clock_dev:U1|COUNT[3]  ; clock_dev:U1|COUNT[11] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 5.043      ;
; -4.115 ; clock_dev:U1|COUNT[3]  ; clock_dev:U1|COUNT[3]  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 5.042      ;
; -4.113 ; clock_dev:U1|COUNT[5]  ; clock_dev:U1|COUNT[1]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 5.039      ;
; -4.113 ; clock_dev:U1|COUNT[5]  ; clock_dev:U1|COUNT[0]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 5.039      ;
; -4.112 ; clock_dev:U1|COUNT[7]  ; clock_dev:U1|temp      ; CLK          ; CLK         ; 1.000        ; 0.309      ; 5.420      ;
; -4.112 ; clock_dev:U1|COUNT[7]  ; clock_dev:U1|OUT1      ; CLK          ; CLK         ; 1.000        ; 0.309      ; 5.420      ;
; -4.039 ; clock_dev:U1|COUNT[11] ; clock_dev:U1|temp      ; CLK          ; CLK         ; 1.000        ; 0.308      ; 5.346      ;
; -4.039 ; clock_dev:U1|COUNT[11] ; clock_dev:U1|OUT1      ; CLK          ; CLK         ; 1.000        ; 0.308      ; 5.346      ;
; -4.032 ; clock_dev:U1|COUNT[8]  ; clock_dev:U1|temp      ; CLK          ; CLK         ; 1.000        ; 0.309      ; 5.340      ;
; -4.032 ; clock_dev:U1|COUNT[8]  ; clock_dev:U1|OUT1      ; CLK          ; CLK         ; 1.000        ; 0.309      ; 5.340      ;
; -4.018 ; clock_dev:U1|COUNT[14] ; clock_dev:U1|temp      ; CLK          ; CLK         ; 1.000        ; 0.308      ; 5.325      ;
; -4.018 ; clock_dev:U1|COUNT[14] ; clock_dev:U1|OUT1      ; CLK          ; CLK         ; 1.000        ; 0.308      ; 5.325      ;
; -4.007 ; clock_dev:U1|COUNT[4]  ; clock_dev:U1|COUNT[16] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.934      ;
; -4.004 ; clock_dev:U1|COUNT[5]  ; clock_dev:U1|COUNT[2]  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.931      ;
; -4.003 ; clock_dev:U1|COUNT[5]  ; clock_dev:U1|COUNT[14] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.930      ;
; -4.001 ; clock_dev:U1|COUNT[5]  ; clock_dev:U1|COUNT[5]  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.928      ;
; -4.000 ; clock_dev:U1|COUNT[5]  ; clock_dev:U1|COUNT[11] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.927      ;
; -3.999 ; clock_dev:U1|COUNT[5]  ; clock_dev:U1|COUNT[3]  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.926      ;
; -3.995 ; clock_dev:U1|COUNT[9]  ; clock_dev:U1|temp      ; CLK          ; CLK         ; 1.000        ; 0.309      ; 5.303      ;
; -3.995 ; clock_dev:U1|COUNT[9]  ; clock_dev:U1|OUT1      ; CLK          ; CLK         ; 1.000        ; 0.309      ; 5.303      ;
; -3.991 ; clock_dev:U1|COUNT[1]  ; clock_dev:U1|COUNT[16] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 4.915      ;
; -3.927 ; clock_dev:U1|COUNT[4]  ; clock_dev:U1|COUNT[24] ; CLK          ; CLK         ; 1.000        ; -0.071     ; 4.855      ;
; -3.922 ; clock_dev:U1|COUNT[4]  ; clock_dev:U1|COUNT[12] ; CLK          ; CLK         ; 1.000        ; -0.071     ; 4.850      ;
; -3.921 ; clock_dev:U1|COUNT[4]  ; clock_dev:U1|COUNT[21] ; CLK          ; CLK         ; 1.000        ; -0.071     ; 4.849      ;
; -3.919 ; clock_dev:U1|COUNT[4]  ; clock_dev:U1|COUNT[18] ; CLK          ; CLK         ; 1.000        ; -0.071     ; 4.847      ;
; -3.918 ; clock_dev:U1|COUNT[4]  ; clock_dev:U1|COUNT[19] ; CLK          ; CLK         ; 1.000        ; -0.071     ; 4.846      ;
; -3.917 ; clock_dev:U1|COUNT[13] ; clock_dev:U1|temp      ; CLK          ; CLK         ; 1.000        ; 0.312      ; 5.228      ;
; -3.917 ; clock_dev:U1|COUNT[13] ; clock_dev:U1|OUT1      ; CLK          ; CLK         ; 1.000        ; 0.312      ; 5.228      ;
; -3.916 ; clock_dev:U1|COUNT[10] ; clock_dev:U1|temp      ; CLK          ; CLK         ; 1.000        ; 0.309      ; 5.224      ;
; -3.916 ; clock_dev:U1|COUNT[10] ; clock_dev:U1|OUT1      ; CLK          ; CLK         ; 1.000        ; 0.309      ; 5.224      ;
; -3.914 ; clock_dev:U1|COUNT[4]  ; clock_dev:U1|COUNT[13] ; CLK          ; CLK         ; 1.000        ; -0.071     ; 4.842      ;
; -3.912 ; clock_dev:U1|COUNT[4]  ; clock_dev:U1|COUNT[4]  ; CLK          ; CLK         ; 1.000        ; -0.071     ; 4.840      ;
; -3.912 ; clock_dev:U1|COUNT[0]  ; clock_dev:U1|COUNT[16] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 4.836      ;
; -3.891 ; clock_dev:U1|COUNT[2]  ; clock_dev:U1|COUNT[16] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 4.814      ;
; -3.875 ; clock_dev:U1|COUNT[6]  ; clock_dev:U1|COUNT[1]  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.802      ;
; -3.875 ; clock_dev:U1|COUNT[6]  ; clock_dev:U1|COUNT[0]  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.802      ;
; -3.874 ; clock_dev:U1|COUNT[1]  ; clock_dev:U1|COUNT[24] ; CLK          ; CLK         ; 1.000        ; -0.074     ; 4.799      ;
; -3.872 ; clock_dev:U1|COUNT[1]  ; clock_dev:U1|COUNT[12] ; CLK          ; CLK         ; 1.000        ; -0.074     ; 4.797      ;
; -3.871 ; clock_dev:U1|COUNT[1]  ; clock_dev:U1|COUNT[21] ; CLK          ; CLK         ; 1.000        ; -0.074     ; 4.796      ;
; -3.870 ; clock_dev:U1|COUNT[1]  ; clock_dev:U1|COUNT[18] ; CLK          ; CLK         ; 1.000        ; -0.074     ; 4.795      ;
; -3.869 ; clock_dev:U1|COUNT[1]  ; clock_dev:U1|COUNT[19] ; CLK          ; CLK         ; 1.000        ; -0.074     ; 4.794      ;
; -3.867 ; clock_dev:U1|COUNT[12] ; clock_dev:U1|temp      ; CLK          ; CLK         ; 1.000        ; 0.312      ; 5.178      ;
; -3.867 ; clock_dev:U1|COUNT[12] ; clock_dev:U1|OUT1      ; CLK          ; CLK         ; 1.000        ; 0.312      ; 5.178      ;
; -3.867 ; clock_dev:U1|COUNT[1]  ; clock_dev:U1|COUNT[13] ; CLK          ; CLK         ; 1.000        ; -0.074     ; 4.792      ;
; -3.866 ; clock_dev:U1|COUNT[1]  ; clock_dev:U1|COUNT[4]  ; CLK          ; CLK         ; 1.000        ; -0.074     ; 4.791      ;
; -3.838 ; clock_dev:U1|COUNT[7]  ; clock_dev:U1|COUNT[1]  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.765      ;
; -3.838 ; clock_dev:U1|COUNT[7]  ; clock_dev:U1|COUNT[0]  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.765      ;
; -3.811 ; clock_dev:U1|COUNT[2]  ; clock_dev:U1|COUNT[24] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 4.735      ;
; -3.806 ; clock_dev:U1|COUNT[2]  ; clock_dev:U1|COUNT[12] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 4.730      ;
; -3.805 ; clock_dev:U1|COUNT[2]  ; clock_dev:U1|COUNT[21] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 4.729      ;
; -3.803 ; clock_dev:U1|COUNT[2]  ; clock_dev:U1|COUNT[18] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 4.727      ;
; -3.802 ; clock_dev:U1|COUNT[2]  ; clock_dev:U1|COUNT[19] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 4.726      ;
; -3.801 ; clock_dev:U1|COUNT[3]  ; clock_dev:U1|COUNT[16] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 4.724      ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock_dev:U1|OUT1'                                                                                           ;
+--------+------------------------+------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+-------------------+-------------------+--------------+------------+------------+
; -1.710 ; counter_en:E1|COUNT[0] ; counter_en:E1|COUNT[2] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; -0.073     ; 2.636      ;
; -1.706 ; counter_en:E1|COUNT[0] ; counter_en:E1|COUNT[1] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; -0.073     ; 2.632      ;
; -1.658 ; counter_en:E1|COUNT[1] ; counter_en:E1|COUNT[2] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; -0.073     ; 2.584      ;
; -1.650 ; counter_en:E1|COUNT[1] ; counter_en:E1|COUNT[1] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; -0.073     ; 2.576      ;
; -1.491 ; counter_en:E0|OUT1     ; counter_en:E1|COUNT[2] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; -0.466     ; 2.024      ;
; -1.468 ; counter_en:E0|OUT1     ; counter_en:E1|COUNT[1] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; -0.466     ; 2.001      ;
; -1.381 ; counter_en:E1|COUNT[2] ; counter_en:E1|COUNT[2] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; -0.073     ; 2.307      ;
; -1.360 ; counter_en:E1|COUNT[2] ; counter_en:E1|COUNT[1] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; -0.073     ; 2.286      ;
; -1.354 ; counter_en:E1|COUNT[3] ; counter_en:E1|COUNT[2] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; -0.466     ; 1.887      ;
; -1.341 ; counter_en:E0|COUNT[1] ; counter_en:E0|COUNT[3] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; -0.071     ; 2.269      ;
; -1.333 ; counter_en:E1|COUNT[3] ; counter_en:E1|COUNT[1] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; -0.466     ; 1.866      ;
; -1.326 ; counter_en:E1|COUNT[0] ; counter_en:E1|COUNT[3] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; 0.305      ; 2.630      ;
; -1.270 ; counter_en:E1|COUNT[1] ; counter_en:E1|COUNT[3] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; 0.305      ; 2.574      ;
; -1.132 ; counter_en:E0|COUNT[1] ; counter_en:E0|OUT1     ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; 0.338      ; 2.469      ;
; -1.125 ; counter_en:E1|COUNT[2] ; counter_en:E1|COUNT[3] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; 0.305      ; 2.429      ;
; -1.098 ; counter_en:E1|COUNT[3] ; counter_en:E1|COUNT[3] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; -0.088     ; 2.009      ;
; -1.088 ; counter_en:E0|OUT1     ; counter_en:E1|COUNT[3] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; -0.088     ; 1.999      ;
; -1.037 ; counter_en:E0|COUNT[1] ; counter_en:E0|COUNT[1] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; -0.071     ; 1.965      ;
; -1.019 ; counter_en:E0|COUNT[0] ; counter_en:E0|COUNT[3] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; -0.071     ; 1.947      ;
; -0.857 ; counter_en:E0|COUNT[3] ; counter_en:E0|OUT1     ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; 0.338      ; 2.194      ;
; -0.853 ; counter_en:E0|COUNT[2] ; counter_en:E0|COUNT[3] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; -0.071     ; 1.781      ;
; -0.850 ; counter_en:E0|COUNT[3] ; counter_en:E0|COUNT[3] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; -0.071     ; 1.778      ;
; -0.819 ; counter_en:E0|COUNT[3] ; counter_en:E0|COUNT[2] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; -0.071     ; 1.747      ;
; -0.811 ; counter_en:E0|COUNT[0] ; counter_en:E0|OUT1     ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; 0.338      ; 2.148      ;
; -0.715 ; counter_en:E0|COUNT[0] ; counter_en:E0|COUNT[1] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; -0.071     ; 1.643      ;
; -0.710 ; counter_en:E0|COUNT[2] ; counter_en:E0|COUNT[1] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; -0.071     ; 1.638      ;
; -0.611 ; counter_en:E0|COUNT[2] ; counter_en:E0|COUNT[2] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; -0.071     ; 1.539      ;
; -0.558 ; counter_en:E0|COUNT[3] ; counter_en:E0|COUNT[1] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; -0.071     ; 1.486      ;
; -0.533 ; counter_en:E0|COUNT[0] ; counter_en:E0|COUNT[2] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; -0.071     ; 1.461      ;
; -0.260 ; counter_en:E0|OUT1     ; counter_en:E1|COUNT[0] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; -0.466     ; 0.793      ;
; -0.254 ; counter_en:E0|COUNT[2] ; counter_en:E0|OUT1     ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; 0.338      ; 1.591      ;
; 0.075  ; counter_en:E0|COUNT[1] ; counter_en:E0|COUNT[2] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; -0.071     ; 0.853      ;
; 0.243  ; counter_en:E1|COUNT[0] ; counter_en:E1|COUNT[0] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; -0.073     ; 0.683      ;
; 0.245  ; counter_en:E0|COUNT[0] ; counter_en:E0|COUNT[0] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; -0.071     ; 0.683      ;
+--------+------------------------+------------------------+-------------------+-------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                              ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.349 ; clock_dev:U1|temp      ; clock_dev:U1|temp      ; CLK          ; CLK         ; 0.000        ; 0.088      ; 0.608      ;
; 0.365 ; clock_dev:U1|temp      ; clock_dev:U1|OUT1      ; CLK          ; CLK         ; 0.000        ; 0.088      ; 0.624      ;
; 0.577 ; clock_dev:U1|COUNT[9]  ; clock_dev:U1|COUNT[9]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.820      ;
; 0.578 ; clock_dev:U1|COUNT[15] ; clock_dev:U1|COUNT[15] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.821      ;
; 0.578 ; clock_dev:U1|COUNT[23] ; clock_dev:U1|COUNT[23] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.821      ;
; 0.578 ; clock_dev:U1|COUNT[7]  ; clock_dev:U1|COUNT[7]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.821      ;
; 0.582 ; clock_dev:U1|COUNT[10] ; clock_dev:U1|COUNT[10] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.825      ;
; 0.583 ; clock_dev:U1|COUNT[8]  ; clock_dev:U1|COUNT[8]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.826      ;
; 0.583 ; clock_dev:U1|COUNT[6]  ; clock_dev:U1|COUNT[6]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.826      ;
; 0.745 ; clock_dev:U1|COUNT[17] ; clock_dev:U1|COUNT[17] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.988      ;
; 0.863 ; clock_dev:U1|COUNT[9]  ; clock_dev:U1|COUNT[10] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.106      ;
; 0.864 ; clock_dev:U1|COUNT[7]  ; clock_dev:U1|COUNT[8]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.107      ;
; 0.869 ; clock_dev:U1|COUNT[16] ; clock_dev:U1|COUNT[17] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.112      ;
; 0.871 ; clock_dev:U1|COUNT[8]  ; clock_dev:U1|COUNT[9]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.114      ;
; 0.871 ; clock_dev:U1|COUNT[6]  ; clock_dev:U1|COUNT[7]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.114      ;
; 0.882 ; clock_dev:U1|COUNT[8]  ; clock_dev:U1|COUNT[10] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.125      ;
; 0.882 ; clock_dev:U1|COUNT[6]  ; clock_dev:U1|COUNT[8]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.125      ;
; 0.963 ; clock_dev:U1|COUNT[15] ; clock_dev:U1|COUNT[17] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.206      ;
; 0.963 ; clock_dev:U1|COUNT[7]  ; clock_dev:U1|COUNT[9]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.206      ;
; 0.974 ; clock_dev:U1|COUNT[7]  ; clock_dev:U1|COUNT[10] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.217      ;
; 0.981 ; clock_dev:U1|COUNT[6]  ; clock_dev:U1|COUNT[9]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.224      ;
; 0.992 ; clock_dev:U1|COUNT[6]  ; clock_dev:U1|COUNT[10] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.235      ;
; 1.071 ; clock_dev:U1|COUNT[5]  ; clock_dev:U1|COUNT[6]  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.313      ;
; 1.088 ; clock_dev:U1|COUNT[1]  ; clock_dev:U1|COUNT[6]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.331      ;
; 1.093 ; clock_dev:U1|COUNT[10] ; clock_dev:U1|COUNT[15] ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.333      ;
; 1.100 ; clock_dev:U1|COUNT[1]  ; clock_dev:U1|COUNT[1]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.343      ;
; 1.101 ; clock_dev:U1|COUNT[0]  ; clock_dev:U1|COUNT[6]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.344      ;
; 1.107 ; clock_dev:U1|COUNT[21] ; clock_dev:U1|COUNT[23] ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.349      ;
; 1.119 ; clock_dev:U1|COUNT[16] ; clock_dev:U1|COUNT[16] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.362      ;
; 1.125 ; clock_dev:U1|COUNT[13] ; clock_dev:U1|COUNT[15] ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.367      ;
; 1.127 ; clock_dev:U1|COUNT[5]  ; clock_dev:U1|COUNT[7]  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.369      ;
; 1.140 ; clock_dev:U1|COUNT[0]  ; clock_dev:U1|COUNT[0]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.383      ;
; 1.154 ; clock_dev:U1|COUNT[12] ; clock_dev:U1|COUNT[15] ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.396      ;
; 1.181 ; clock_dev:U1|COUNT[5]  ; clock_dev:U1|COUNT[8]  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.423      ;
; 1.181 ; clock_dev:U1|COUNT[3]  ; clock_dev:U1|COUNT[6]  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.423      ;
; 1.185 ; clock_dev:U1|COUNT[9]  ; clock_dev:U1|COUNT[15] ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.425      ;
; 1.187 ; clock_dev:U1|COUNT[1]  ; clock_dev:U1|COUNT[7]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.430      ;
; 1.196 ; clock_dev:U1|COUNT[2]  ; clock_dev:U1|COUNT[6]  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.438      ;
; 1.198 ; clock_dev:U1|COUNT[1]  ; clock_dev:U1|COUNT[8]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.441      ;
; 1.199 ; clock_dev:U1|COUNT[16] ; clock_dev:U1|COUNT[23] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.442      ;
; 1.200 ; clock_dev:U1|COUNT[24] ; clock_dev:U1|COUNT[20] ; CLK          ; CLK         ; 0.000        ; 0.498      ; 1.869      ;
; 1.200 ; clock_dev:U1|COUNT[0]  ; clock_dev:U1|COUNT[7]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.443      ;
; 1.202 ; clock_dev:U1|COUNT[24] ; clock_dev:U1|COUNT[22] ; CLK          ; CLK         ; 0.000        ; 0.498      ; 1.871      ;
; 1.203 ; clock_dev:U1|COUNT[10] ; clock_dev:U1|COUNT[17] ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.443      ;
; 1.204 ; clock_dev:U1|COUNT[8]  ; clock_dev:U1|COUNT[15] ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.444      ;
; 1.210 ; clock_dev:U1|COUNT[24] ; clock_dev:U1|COUNT[24] ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.452      ;
; 1.211 ; clock_dev:U1|COUNT[0]  ; clock_dev:U1|COUNT[8]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.454      ;
; 1.235 ; clock_dev:U1|COUNT[13] ; clock_dev:U1|COUNT[17] ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.477      ;
; 1.237 ; clock_dev:U1|COUNT[5]  ; clock_dev:U1|COUNT[9]  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.479      ;
; 1.237 ; clock_dev:U1|COUNT[19] ; clock_dev:U1|COUNT[23] ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.479      ;
; 1.238 ; clock_dev:U1|COUNT[3]  ; clock_dev:U1|COUNT[7]  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.480      ;
; 1.240 ; clock_dev:U1|COUNT[11] ; clock_dev:U1|COUNT[15] ; CLK          ; CLK         ; 0.000        ; 0.068      ; 1.479      ;
; 1.260 ; clock_dev:U1|COUNT[2]  ; clock_dev:U1|COUNT[7]  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.502      ;
; 1.264 ; clock_dev:U1|COUNT[12] ; clock_dev:U1|COUNT[17] ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.506      ;
; 1.291 ; clock_dev:U1|COUNT[5]  ; clock_dev:U1|COUNT[10] ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.533      ;
; 1.291 ; clock_dev:U1|COUNT[3]  ; clock_dev:U1|COUNT[8]  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.533      ;
; 1.293 ; clock_dev:U1|COUNT[15] ; clock_dev:U1|COUNT[23] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.536      ;
; 1.295 ; clock_dev:U1|COUNT[9]  ; clock_dev:U1|COUNT[17] ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.535      ;
; 1.296 ; clock_dev:U1|COUNT[7]  ; clock_dev:U1|COUNT[15] ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.536      ;
; 1.297 ; clock_dev:U1|COUNT[1]  ; clock_dev:U1|COUNT[9]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.540      ;
; 1.306 ; clock_dev:U1|COUNT[2]  ; clock_dev:U1|COUNT[8]  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.548      ;
; 1.308 ; clock_dev:U1|COUNT[1]  ; clock_dev:U1|COUNT[10] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.551      ;
; 1.309 ; clock_dev:U1|COUNT[4]  ; clock_dev:U1|COUNT[6]  ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.554      ;
; 1.310 ; clock_dev:U1|COUNT[0]  ; clock_dev:U1|COUNT[9]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.553      ;
; 1.314 ; clock_dev:U1|COUNT[8]  ; clock_dev:U1|COUNT[17] ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.554      ;
; 1.314 ; clock_dev:U1|COUNT[6]  ; clock_dev:U1|COUNT[15] ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.554      ;
; 1.316 ; clock_dev:U1|COUNT[17] ; clock_dev:U1|COUNT[23] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.559      ;
; 1.318 ; clock_dev:U1|COUNT[14] ; clock_dev:U1|COUNT[15] ; CLK          ; CLK         ; 0.000        ; 0.068      ; 1.557      ;
; 1.321 ; clock_dev:U1|COUNT[0]  ; clock_dev:U1|COUNT[10] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.564      ;
; 1.347 ; clock_dev:U1|COUNT[4]  ; clock_dev:U1|COUNT[7]  ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.592      ;
; 1.348 ; clock_dev:U1|COUNT[3]  ; clock_dev:U1|COUNT[9]  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.590      ;
; 1.350 ; clock_dev:U1|COUNT[11] ; clock_dev:U1|COUNT[17] ; CLK          ; CLK         ; 0.000        ; 0.068      ; 1.589      ;
; 1.370 ; clock_dev:U1|COUNT[2]  ; clock_dev:U1|COUNT[9]  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.612      ;
; 1.400 ; clock_dev:U1|COUNT[0]  ; clock_dev:U1|COUNT[1]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.643      ;
; 1.401 ; clock_dev:U1|COUNT[3]  ; clock_dev:U1|COUNT[10] ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.643      ;
; 1.402 ; clock_dev:U1|COUNT[15] ; clock_dev:U1|COUNT[16] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.645      ;
; 1.406 ; clock_dev:U1|COUNT[7]  ; clock_dev:U1|COUNT[17] ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.646      ;
; 1.416 ; clock_dev:U1|COUNT[2]  ; clock_dev:U1|COUNT[10] ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.658      ;
; 1.419 ; clock_dev:U1|COUNT[4]  ; clock_dev:U1|COUNT[8]  ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.664      ;
; 1.424 ; clock_dev:U1|COUNT[6]  ; clock_dev:U1|COUNT[17] ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.664      ;
; 1.426 ; clock_dev:U1|COUNT[11] ; clock_dev:U1|COUNT[11] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.669      ;
; 1.426 ; clock_dev:U1|COUNT[21] ; clock_dev:U1|COUNT[21] ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.668      ;
; 1.428 ; clock_dev:U1|COUNT[14] ; clock_dev:U1|COUNT[17] ; CLK          ; CLK         ; 0.000        ; 0.068      ; 1.667      ;
; 1.432 ; clock_dev:U1|COUNT[18] ; clock_dev:U1|COUNT[23] ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.674      ;
; 1.447 ; clock_dev:U1|COUNT[19] ; clock_dev:U1|COUNT[19] ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.689      ;
; 1.457 ; clock_dev:U1|COUNT[4]  ; clock_dev:U1|COUNT[9]  ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.702      ;
; 1.464 ; clock_dev:U1|COUNT[16] ; clock_dev:U1|COUNT[20] ; CLK          ; CLK         ; 0.000        ; 0.499      ; 2.134      ;
; 1.468 ; clock_dev:U1|COUNT[22] ; clock_dev:U1|COUNT[23] ; CLK          ; CLK         ; 0.000        ; -0.338     ; 1.301      ;
; 1.468 ; clock_dev:U1|COUNT[21] ; clock_dev:U1|COUNT[22] ; CLK          ; CLK         ; 0.000        ; 0.498      ; 2.137      ;
; 1.480 ; clock_dev:U1|COUNT[12] ; clock_dev:U1|COUNT[12] ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.722      ;
; 1.519 ; clock_dev:U1|COUNT[10] ; clock_dev:U1|COUNT[11] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.763      ;
; 1.529 ; clock_dev:U1|COUNT[4]  ; clock_dev:U1|COUNT[10] ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.774      ;
; 1.533 ; clock_dev:U1|COUNT[10] ; clock_dev:U1|COUNT[23] ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.773      ;
; 1.535 ; clock_dev:U1|COUNT[16] ; clock_dev:U1|COUNT[22] ; CLK          ; CLK         ; 0.000        ; 0.499      ; 2.205      ;
; 1.537 ; clock_dev:U1|COUNT[23] ; clock_dev:U1|COUNT[20] ; CLK          ; CLK         ; 0.000        ; 0.499      ; 2.207      ;
; 1.539 ; clock_dev:U1|COUNT[23] ; clock_dev:U1|COUNT[22] ; CLK          ; CLK         ; 0.000        ; 0.499      ; 2.209      ;
; 1.547 ; clock_dev:U1|COUNT[23] ; clock_dev:U1|COUNT[24] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.790      ;
; 1.547 ; clock_dev:U1|COUNT[19] ; clock_dev:U1|COUNT[20] ; CLK          ; CLK         ; 0.000        ; 0.498      ; 2.216      ;
; 1.558 ; clock_dev:U1|COUNT[15] ; clock_dev:U1|COUNT[20] ; CLK          ; CLK         ; 0.000        ; 0.499      ; 2.228      ;
; 1.561 ; clock_dev:U1|COUNT[20] ; clock_dev:U1|COUNT[23] ; CLK          ; CLK         ; 0.000        ; -0.338     ; 1.394      ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock_dev:U1|OUT1'                                                                                           ;
+-------+------------------------+------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+-------------------+-------------------+--------------+------------+------------+
; 0.353 ; counter_en:E1|COUNT[0] ; counter_en:E1|COUNT[0] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; 0.073      ; 0.597      ;
; 0.355 ; counter_en:E0|COUNT[2] ; counter_en:E0|COUNT[2] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; 0.071      ; 0.597      ;
; 0.366 ; counter_en:E0|COUNT[0] ; counter_en:E0|COUNT[0] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; 0.071      ; 0.608      ;
; 0.470 ; counter_en:E0|COUNT[1] ; counter_en:E0|COUNT[2] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; 0.071      ; 0.712      ;
; 0.724 ; counter_en:E1|COUNT[2] ; counter_en:E1|COUNT[3] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; 0.466      ; 1.361      ;
; 0.789 ; counter_en:E0|COUNT[0] ; counter_en:E0|COUNT[3] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; 0.071      ; 1.031      ;
; 0.802 ; counter_en:E0|OUT1     ; counter_en:E1|COUNT[0] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; -0.305     ; 0.668      ;
; 0.826 ; counter_en:E0|COUNT[2] ; counter_en:E0|OUT1     ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; 0.497      ; 1.494      ;
; 0.890 ; counter_en:E0|COUNT[2] ; counter_en:E0|COUNT[1] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; 0.071      ; 1.132      ;
; 0.907 ; counter_en:E0|COUNT[0] ; counter_en:E0|COUNT[1] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; 0.071      ; 1.149      ;
; 0.911 ; counter_en:E1|COUNT[1] ; counter_en:E1|COUNT[3] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; 0.466      ; 1.548      ;
; 0.947 ; counter_en:E0|OUT1     ; counter_en:E1|COUNT[3] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; 0.088      ; 1.206      ;
; 0.998 ; counter_en:E0|COUNT[3] ; counter_en:E0|COUNT[1] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; 0.071      ; 1.240      ;
; 1.011 ; counter_en:E0|COUNT[1] ; counter_en:E0|COUNT[3] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; 0.071      ; 1.253      ;
; 1.019 ; counter_en:E0|COUNT[0] ; counter_en:E0|COUNT[2] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; 0.071      ; 1.261      ;
; 1.039 ; counter_en:E1|COUNT[3] ; counter_en:E1|COUNT[3] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; 0.088      ; 1.298      ;
; 1.043 ; counter_en:E0|COUNT[0] ; counter_en:E0|OUT1     ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; 0.497      ; 1.711      ;
; 1.068 ; counter_en:E1|COUNT[0] ; counter_en:E1|COUNT[3] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; 0.466      ; 1.705      ;
; 1.101 ; counter_en:E0|COUNT[1] ; counter_en:E0|COUNT[1] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; 0.071      ; 1.343      ;
; 1.117 ; counter_en:E1|COUNT[2] ; counter_en:E1|COUNT[2] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; 0.073      ; 1.361      ;
; 1.118 ; counter_en:E1|COUNT[2] ; counter_en:E1|COUNT[1] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; 0.073      ; 1.362      ;
; 1.120 ; counter_en:E0|COUNT[2] ; counter_en:E0|COUNT[3] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; 0.071      ; 1.362      ;
; 1.177 ; counter_en:E1|COUNT[1] ; counter_en:E1|COUNT[1] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; 0.073      ; 1.421      ;
; 1.203 ; counter_en:E0|COUNT[3] ; counter_en:E0|COUNT[3] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; 0.071      ; 1.445      ;
; 1.265 ; counter_en:E0|COUNT[3] ; counter_en:E0|OUT1     ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; 0.497      ; 1.933      ;
; 1.273 ; counter_en:E0|COUNT[1] ; counter_en:E0|OUT1     ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; 0.497      ; 1.941      ;
; 1.304 ; counter_en:E1|COUNT[1] ; counter_en:E1|COUNT[2] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; 0.073      ; 1.548      ;
; 1.316 ; counter_en:E0|COUNT[3] ; counter_en:E0|COUNT[2] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; 0.071      ; 1.558      ;
; 1.324 ; counter_en:E0|OUT1     ; counter_en:E1|COUNT[1] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; -0.305     ; 1.190      ;
; 1.340 ; counter_en:E0|OUT1     ; counter_en:E1|COUNT[2] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; -0.305     ; 1.206      ;
; 1.461 ; counter_en:E1|COUNT[0] ; counter_en:E1|COUNT[2] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; 0.073      ; 1.705      ;
; 1.462 ; counter_en:E1|COUNT[0] ; counter_en:E1|COUNT[1] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; 0.073      ; 1.706      ;
; 1.759 ; counter_en:E1|COUNT[3] ; counter_en:E1|COUNT[2] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; -0.305     ; 1.625      ;
; 1.760 ; counter_en:E1|COUNT[3] ; counter_en:E1|COUNT[1] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; -0.305     ; 1.626      ;
+-------+------------------------+------------------------+-------------------+-------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; clock_dev:U1|COUNT[0]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; clock_dev:U1|COUNT[10]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; clock_dev:U1|COUNT[11]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; clock_dev:U1|COUNT[12]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; clock_dev:U1|COUNT[13]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; clock_dev:U1|COUNT[14]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; clock_dev:U1|COUNT[15]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; clock_dev:U1|COUNT[16]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; clock_dev:U1|COUNT[17]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; clock_dev:U1|COUNT[18]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; clock_dev:U1|COUNT[19]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; clock_dev:U1|COUNT[1]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; clock_dev:U1|COUNT[20]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; clock_dev:U1|COUNT[21]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; clock_dev:U1|COUNT[22]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; clock_dev:U1|COUNT[23]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; clock_dev:U1|COUNT[24]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; clock_dev:U1|COUNT[2]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; clock_dev:U1|COUNT[3]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; clock_dev:U1|COUNT[4]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; clock_dev:U1|COUNT[5]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; clock_dev:U1|COUNT[6]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; clock_dev:U1|COUNT[7]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; clock_dev:U1|COUNT[8]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; clock_dev:U1|COUNT[9]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; clock_dev:U1|OUT1         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; clock_dev:U1|temp         ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; clock_dev:U1|COUNT[0]     ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; clock_dev:U1|COUNT[10]    ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; clock_dev:U1|COUNT[11]    ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; clock_dev:U1|COUNT[14]    ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; clock_dev:U1|COUNT[1]     ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; clock_dev:U1|COUNT[2]     ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; clock_dev:U1|COUNT[3]     ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; clock_dev:U1|COUNT[5]     ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; clock_dev:U1|COUNT[6]     ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; clock_dev:U1|COUNT[7]     ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; clock_dev:U1|COUNT[8]     ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; clock_dev:U1|COUNT[9]     ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; clock_dev:U1|COUNT[12]    ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; clock_dev:U1|COUNT[13]    ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; clock_dev:U1|COUNT[15]    ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; clock_dev:U1|COUNT[16]    ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; clock_dev:U1|COUNT[17]    ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; clock_dev:U1|COUNT[18]    ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; clock_dev:U1|COUNT[19]    ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; clock_dev:U1|COUNT[21]    ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; clock_dev:U1|COUNT[23]    ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; clock_dev:U1|COUNT[24]    ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; clock_dev:U1|COUNT[4]     ;
; 0.293  ; 0.479        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; clock_dev:U1|OUT1         ;
; 0.293  ; 0.479        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; clock_dev:U1|temp         ;
; 0.295  ; 0.481        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; clock_dev:U1|COUNT[20]    ;
; 0.295  ; 0.481        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; clock_dev:U1|COUNT[22]    ;
; 0.298  ; 0.516        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; clock_dev:U1|COUNT[20]    ;
; 0.298  ; 0.516        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; clock_dev:U1|COUNT[22]    ;
; 0.300  ; 0.518        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; clock_dev:U1|OUT1         ;
; 0.300  ; 0.518        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; clock_dev:U1|temp         ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; clock_dev:U1|COUNT[11]    ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; clock_dev:U1|COUNT[12]    ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; clock_dev:U1|COUNT[13]    ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; clock_dev:U1|COUNT[14]    ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; clock_dev:U1|COUNT[15]    ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; clock_dev:U1|COUNT[16]    ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; clock_dev:U1|COUNT[17]    ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; clock_dev:U1|COUNT[18]    ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; clock_dev:U1|COUNT[19]    ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; clock_dev:U1|COUNT[21]    ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; clock_dev:U1|COUNT[23]    ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; clock_dev:U1|COUNT[24]    ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; clock_dev:U1|COUNT[2]     ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; clock_dev:U1|COUNT[3]     ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; clock_dev:U1|COUNT[4]     ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; clock_dev:U1|COUNT[5]     ;
; 0.318  ; 0.536        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; clock_dev:U1|COUNT[0]     ;
; 0.318  ; 0.536        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; clock_dev:U1|COUNT[10]    ;
; 0.318  ; 0.536        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; clock_dev:U1|COUNT[1]     ;
; 0.318  ; 0.536        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; clock_dev:U1|COUNT[6]     ;
; 0.318  ; 0.536        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; clock_dev:U1|COUNT[7]     ;
; 0.318  ; 0.536        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; clock_dev:U1|COUNT[8]     ;
; 0.318  ; 0.536        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; clock_dev:U1|COUNT[9]     ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o               ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0] ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|outclk   ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|COUNT[0]|clk           ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|COUNT[10]|clk          ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|COUNT[11]|clk          ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|COUNT[14]|clk          ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|COUNT[1]|clk           ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|COUNT[2]|clk           ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|COUNT[3]|clk           ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|COUNT[5]|clk           ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|COUNT[6]|clk           ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|COUNT[7]|clk           ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|COUNT[8]|clk           ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|COUNT[9]|clk           ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|COUNT[12]|clk          ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|COUNT[13]|clk          ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|COUNT[15]|clk          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock_dev:U1|OUT1'                                                         ;
+--------+--------------+----------------+------------------+-------------------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock             ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------------+-------------------+------------+--------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_dev:U1|OUT1 ; Rise       ; counter_en:E0|COUNT[0]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_dev:U1|OUT1 ; Rise       ; counter_en:E0|COUNT[1]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_dev:U1|OUT1 ; Rise       ; counter_en:E0|COUNT[2]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_dev:U1|OUT1 ; Rise       ; counter_en:E0|COUNT[3]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_dev:U1|OUT1 ; Rise       ; counter_en:E0|OUT1       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_dev:U1|OUT1 ; Rise       ; counter_en:E1|COUNT[0]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_dev:U1|OUT1 ; Rise       ; counter_en:E1|COUNT[1]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_dev:U1|OUT1 ; Rise       ; counter_en:E1|COUNT[2]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_dev:U1|OUT1 ; Rise       ; counter_en:E1|COUNT[3]   ;
; 0.230  ; 0.448        ; 0.218          ; High Pulse Width ; clock_dev:U1|OUT1 ; Rise       ; counter_en:E0|OUT1       ;
; 0.230  ; 0.448        ; 0.218          ; High Pulse Width ; clock_dev:U1|OUT1 ; Rise       ; counter_en:E1|COUNT[3]   ;
; 0.246  ; 0.464        ; 0.218          ; High Pulse Width ; clock_dev:U1|OUT1 ; Rise       ; counter_en:E0|COUNT[0]   ;
; 0.246  ; 0.464        ; 0.218          ; High Pulse Width ; clock_dev:U1|OUT1 ; Rise       ; counter_en:E0|COUNT[1]   ;
; 0.246  ; 0.464        ; 0.218          ; High Pulse Width ; clock_dev:U1|OUT1 ; Rise       ; counter_en:E0|COUNT[2]   ;
; 0.246  ; 0.464        ; 0.218          ; High Pulse Width ; clock_dev:U1|OUT1 ; Rise       ; counter_en:E0|COUNT[3]   ;
; 0.246  ; 0.464        ; 0.218          ; High Pulse Width ; clock_dev:U1|OUT1 ; Rise       ; counter_en:E1|COUNT[0]   ;
; 0.246  ; 0.464        ; 0.218          ; High Pulse Width ; clock_dev:U1|OUT1 ; Rise       ; counter_en:E1|COUNT[1]   ;
; 0.246  ; 0.464        ; 0.218          ; High Pulse Width ; clock_dev:U1|OUT1 ; Rise       ; counter_en:E1|COUNT[2]   ;
; 0.349  ; 0.535        ; 0.186          ; Low Pulse Width  ; clock_dev:U1|OUT1 ; Rise       ; counter_en:E0|COUNT[0]   ;
; 0.349  ; 0.535        ; 0.186          ; Low Pulse Width  ; clock_dev:U1|OUT1 ; Rise       ; counter_en:E0|COUNT[1]   ;
; 0.349  ; 0.535        ; 0.186          ; Low Pulse Width  ; clock_dev:U1|OUT1 ; Rise       ; counter_en:E0|COUNT[2]   ;
; 0.349  ; 0.535        ; 0.186          ; Low Pulse Width  ; clock_dev:U1|OUT1 ; Rise       ; counter_en:E0|COUNT[3]   ;
; 0.349  ; 0.535        ; 0.186          ; Low Pulse Width  ; clock_dev:U1|OUT1 ; Rise       ; counter_en:E1|COUNT[0]   ;
; 0.349  ; 0.535        ; 0.186          ; Low Pulse Width  ; clock_dev:U1|OUT1 ; Rise       ; counter_en:E1|COUNT[1]   ;
; 0.349  ; 0.535        ; 0.186          ; Low Pulse Width  ; clock_dev:U1|OUT1 ; Rise       ; counter_en:E1|COUNT[2]   ;
; 0.365  ; 0.551        ; 0.186          ; Low Pulse Width  ; clock_dev:U1|OUT1 ; Rise       ; counter_en:E0|OUT1       ;
; 0.365  ; 0.551        ; 0.186          ; Low Pulse Width  ; clock_dev:U1|OUT1 ; Rise       ; counter_en:E1|COUNT[3]   ;
; 0.487  ; 0.487        ; 0.000          ; High Pulse Width ; clock_dev:U1|OUT1 ; Rise       ; E0|OUT1|clk              ;
; 0.487  ; 0.487        ; 0.000          ; High Pulse Width ; clock_dev:U1|OUT1 ; Rise       ; E1|COUNT[3]|clk          ;
; 0.488  ; 0.488        ; 0.000          ; Low Pulse Width  ; clock_dev:U1|OUT1 ; Rise       ; U1|OUT1~clkctrl|inclk[0] ;
; 0.488  ; 0.488        ; 0.000          ; Low Pulse Width  ; clock_dev:U1|OUT1 ; Rise       ; U1|OUT1~clkctrl|outclk   ;
; 0.496  ; 0.496        ; 0.000          ; Low Pulse Width  ; clock_dev:U1|OUT1 ; Rise       ; E0|COUNT[0]|clk          ;
; 0.496  ; 0.496        ; 0.000          ; Low Pulse Width  ; clock_dev:U1|OUT1 ; Rise       ; E0|COUNT[1]|clk          ;
; 0.496  ; 0.496        ; 0.000          ; Low Pulse Width  ; clock_dev:U1|OUT1 ; Rise       ; E0|COUNT[2]|clk          ;
; 0.496  ; 0.496        ; 0.000          ; Low Pulse Width  ; clock_dev:U1|OUT1 ; Rise       ; E0|COUNT[3]|clk          ;
; 0.496  ; 0.496        ; 0.000          ; Low Pulse Width  ; clock_dev:U1|OUT1 ; Rise       ; E1|COUNT[0]|clk          ;
; 0.496  ; 0.496        ; 0.000          ; Low Pulse Width  ; clock_dev:U1|OUT1 ; Rise       ; E1|COUNT[1]|clk          ;
; 0.496  ; 0.496        ; 0.000          ; Low Pulse Width  ; clock_dev:U1|OUT1 ; Rise       ; E1|COUNT[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_dev:U1|OUT1 ; Rise       ; U1|OUT1|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_dev:U1|OUT1 ; Rise       ; U1|OUT1|q                ;
; 0.503  ; 0.503        ; 0.000          ; High Pulse Width ; clock_dev:U1|OUT1 ; Rise       ; E0|COUNT[0]|clk          ;
; 0.503  ; 0.503        ; 0.000          ; High Pulse Width ; clock_dev:U1|OUT1 ; Rise       ; E0|COUNT[1]|clk          ;
; 0.503  ; 0.503        ; 0.000          ; High Pulse Width ; clock_dev:U1|OUT1 ; Rise       ; E0|COUNT[2]|clk          ;
; 0.503  ; 0.503        ; 0.000          ; High Pulse Width ; clock_dev:U1|OUT1 ; Rise       ; E0|COUNT[3]|clk          ;
; 0.503  ; 0.503        ; 0.000          ; High Pulse Width ; clock_dev:U1|OUT1 ; Rise       ; E1|COUNT[0]|clk          ;
; 0.503  ; 0.503        ; 0.000          ; High Pulse Width ; clock_dev:U1|OUT1 ; Rise       ; E1|COUNT[1]|clk          ;
; 0.503  ; 0.503        ; 0.000          ; High Pulse Width ; clock_dev:U1|OUT1 ; Rise       ; E1|COUNT[2]|clk          ;
; 0.511  ; 0.511        ; 0.000          ; High Pulse Width ; clock_dev:U1|OUT1 ; Rise       ; U1|OUT1~clkctrl|inclk[0] ;
; 0.511  ; 0.511        ; 0.000          ; High Pulse Width ; clock_dev:U1|OUT1 ; Rise       ; U1|OUT1~clkctrl|outclk   ;
; 0.512  ; 0.512        ; 0.000          ; Low Pulse Width  ; clock_dev:U1|OUT1 ; Rise       ; E0|OUT1|clk              ;
; 0.512  ; 0.512        ; 0.000          ; Low Pulse Width  ; clock_dev:U1|OUT1 ; Rise       ; E1|COUNT[3]|clk          ;
+--------+--------------+----------------+------------------+-------------------+------------+--------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+-----------+-------------------+-------+-------+------------+-------------------+
; Data Port ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+-------+-------+------------+-------------------+
; UP        ; CLK               ; 8.074 ; 8.309 ; Rise       ; CLK               ;
; UP        ; clock_dev:U1|OUT1 ; 3.419 ; 3.580 ; Rise       ; clock_dev:U1|OUT1 ;
+-----------+-------------------+-------+-------+------------+-------------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+-----------+-------------------+--------+--------+------------+-------------------+
; Data Port ; Clock Port        ; Rise   ; Fall   ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+--------+--------+------------+-------------------+
; UP        ; CLK               ; -2.863 ; -3.210 ; Rise       ; CLK               ;
; UP        ; clock_dev:U1|OUT1 ; -0.945 ; -1.215 ; Rise       ; clock_dev:U1|OUT1 ;
+-----------+-------------------+--------+--------+------------+-------------------+


+----------------------------------------------------------------------------------+
; Clock to Output Times                                                            ;
+-----------+-------------------+--------+--------+------------+-------------------+
; Data Port ; Clock Port        ; Rise   ; Fall   ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+--------+--------+------------+-------------------+
; HEX0[*]   ; clock_dev:U1|OUT1 ; 11.048 ; 10.790 ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX0[0]  ; clock_dev:U1|OUT1 ; 9.126  ; 9.003  ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX0[1]  ; clock_dev:U1|OUT1 ; 9.616  ; 9.495  ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX0[2]  ; clock_dev:U1|OUT1 ; 11.048 ; 10.790 ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX0[3]  ; clock_dev:U1|OUT1 ; 7.337  ; 7.334  ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX0[4]  ; clock_dev:U1|OUT1 ; 7.192  ; 7.058  ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX0[5]  ; clock_dev:U1|OUT1 ; 9.287  ; 9.203  ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX0[6]  ; clock_dev:U1|OUT1 ; 8.255  ; 8.365  ; Rise       ; clock_dev:U1|OUT1 ;
; HEX1[*]   ; clock_dev:U1|OUT1 ; 10.055 ; 10.022 ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX1[0]  ; clock_dev:U1|OUT1 ; 7.332  ; 7.295  ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX1[1]  ; clock_dev:U1|OUT1 ; 8.361  ; 8.280  ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX1[2]  ; clock_dev:U1|OUT1 ; 8.944  ; 8.834  ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX1[3]  ; clock_dev:U1|OUT1 ; 8.368  ; 8.286  ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX1[4]  ; clock_dev:U1|OUT1 ; 9.194  ; 9.105  ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX1[5]  ; clock_dev:U1|OUT1 ; 10.055 ; 10.022 ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX1[6]  ; clock_dev:U1|OUT1 ; 9.767  ; 9.780  ; Rise       ; clock_dev:U1|OUT1 ;
; out0[*]   ; clock_dev:U1|OUT1 ; 7.043  ; 6.961  ; Rise       ; clock_dev:U1|OUT1 ;
;  out0[0]  ; clock_dev:U1|OUT1 ; 6.233  ; 6.215  ; Rise       ; clock_dev:U1|OUT1 ;
;  out0[1]  ; clock_dev:U1|OUT1 ; 6.726  ; 6.657  ; Rise       ; clock_dev:U1|OUT1 ;
;  out0[2]  ; clock_dev:U1|OUT1 ; 7.043  ; 6.961  ; Rise       ; clock_dev:U1|OUT1 ;
;  out0[3]  ; clock_dev:U1|OUT1 ; 6.451  ; 6.395  ; Rise       ; clock_dev:U1|OUT1 ;
; out1[*]   ; clock_dev:U1|OUT1 ; 7.692  ; 7.600  ; Rise       ; clock_dev:U1|OUT1 ;
;  out1[0]  ; clock_dev:U1|OUT1 ; 6.931  ; 6.888  ; Rise       ; clock_dev:U1|OUT1 ;
;  out1[1]  ; clock_dev:U1|OUT1 ; 7.387  ; 7.294  ; Rise       ; clock_dev:U1|OUT1 ;
;  out1[2]  ; clock_dev:U1|OUT1 ; 7.384  ; 7.295  ; Rise       ; clock_dev:U1|OUT1 ;
;  out1[3]  ; clock_dev:U1|OUT1 ; 7.692  ; 7.600  ; Rise       ; clock_dev:U1|OUT1 ;
; ref       ; clock_dev:U1|OUT1 ; 3.892  ;        ; Rise       ; clock_dev:U1|OUT1 ;
; ref       ; clock_dev:U1|OUT1 ;        ; 3.785  ; Fall       ; clock_dev:U1|OUT1 ;
+-----------+-------------------+--------+--------+------------+-------------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+-----------+-------------------+--------+-------+------------+-------------------+
; Data Port ; Clock Port        ; Rise   ; Fall  ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+--------+-------+------------+-------------------+
; HEX0[*]   ; clock_dev:U1|OUT1 ; 6.570  ; 6.548 ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX0[0]  ; clock_dev:U1|OUT1 ; 8.431  ; 8.326 ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX0[1]  ; clock_dev:U1|OUT1 ; 8.983  ; 8.833 ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX0[2]  ; clock_dev:U1|OUT1 ; 10.318 ; 9.997 ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX0[3]  ; clock_dev:U1|OUT1 ; 6.606  ; 6.548 ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX0[4]  ; clock_dev:U1|OUT1 ; 6.570  ; 6.566 ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX0[5]  ; clock_dev:U1|OUT1 ; 8.593  ; 8.586 ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX0[6]  ; clock_dev:U1|OUT1 ; 7.553  ; 7.689 ; Rise       ; clock_dev:U1|OUT1 ;
; HEX1[*]   ; clock_dev:U1|OUT1 ; 6.650  ; 6.582 ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX1[0]  ; clock_dev:U1|OUT1 ; 6.650  ; 6.582 ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX1[1]  ; clock_dev:U1|OUT1 ; 7.838  ; 7.742 ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX1[2]  ; clock_dev:U1|OUT1 ; 8.401  ; 8.294 ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX1[3]  ; clock_dev:U1|OUT1 ; 7.850  ; 7.761 ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX1[4]  ; clock_dev:U1|OUT1 ; 8.683  ; 8.603 ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX1[5]  ; clock_dev:U1|OUT1 ; 9.536  ; 9.489 ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX1[6]  ; clock_dev:U1|OUT1 ; 9.257  ; 9.255 ; Rise       ; clock_dev:U1|OUT1 ;
; out0[*]   ; clock_dev:U1|OUT1 ; 5.983  ; 5.965 ; Rise       ; clock_dev:U1|OUT1 ;
;  out0[0]  ; clock_dev:U1|OUT1 ; 5.983  ; 5.965 ; Rise       ; clock_dev:U1|OUT1 ;
;  out0[1]  ; clock_dev:U1|OUT1 ; 6.457  ; 6.390 ; Rise       ; clock_dev:U1|OUT1 ;
;  out0[2]  ; clock_dev:U1|OUT1 ; 6.761  ; 6.682 ; Rise       ; clock_dev:U1|OUT1 ;
;  out0[3]  ; clock_dev:U1|OUT1 ; 6.194  ; 6.138 ; Rise       ; clock_dev:U1|OUT1 ;
; out1[*]   ; clock_dev:U1|OUT1 ; 6.653  ; 6.609 ; Rise       ; clock_dev:U1|OUT1 ;
;  out1[0]  ; clock_dev:U1|OUT1 ; 6.653  ; 6.609 ; Rise       ; clock_dev:U1|OUT1 ;
;  out1[1]  ; clock_dev:U1|OUT1 ; 7.090  ; 6.999 ; Rise       ; clock_dev:U1|OUT1 ;
;  out1[2]  ; clock_dev:U1|OUT1 ; 7.088  ; 7.001 ; Rise       ; clock_dev:U1|OUT1 ;
;  out1[3]  ; clock_dev:U1|OUT1 ; 7.384  ; 7.293 ; Rise       ; clock_dev:U1|OUT1 ;
; ref       ; clock_dev:U1|OUT1 ; 3.742  ;       ; Rise       ; clock_dev:U1|OUT1 ;
; ref       ; clock_dev:U1|OUT1 ;        ; 3.639 ; Fall       ; clock_dev:U1|OUT1 ;
+-----------+-------------------+--------+-------+------------+-------------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------+
; Fast 1200mV 0C Model Setup Summary         ;
+-------------------+--------+---------------+
; Clock             ; Slack  ; End Point TNS ;
+-------------------+--------+---------------+
; CLK               ; -2.080 ; -35.649       ;
; clock_dev:U1|OUT1 ; -0.433 ; -1.722        ;
+-------------------+--------+---------------+


+-------------------------------------------+
; Fast 1200mV 0C Model Hold Summary         ;
+-------------------+-------+---------------+
; Clock             ; Slack ; End Point TNS ;
+-------------------+-------+---------------+
; CLK               ; 0.181 ; 0.000         ;
; clock_dev:U1|OUT1 ; 0.182 ; 0.000         ;
+-------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------------+--------+---------------------+
; Clock             ; Slack  ; End Point TNS       ;
+-------------------+--------+---------------------+
; CLK               ; -3.000 ; -31.772             ;
; clock_dev:U1|OUT1 ; -1.000 ; -9.000              ;
+-------------------+--------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                              ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -2.080 ; clock_dev:U1|COUNT[1]  ; clock_dev:U1|temp      ; CLK          ; CLK         ; 1.000        ; 0.154      ; 3.221      ;
; -2.080 ; clock_dev:U1|COUNT[1]  ; clock_dev:U1|OUT1      ; CLK          ; CLK         ; 1.000        ; 0.154      ; 3.221      ;
; -2.032 ; clock_dev:U1|COUNT[0]  ; clock_dev:U1|temp      ; CLK          ; CLK         ; 1.000        ; 0.154      ; 3.173      ;
; -2.032 ; clock_dev:U1|COUNT[0]  ; clock_dev:U1|OUT1      ; CLK          ; CLK         ; 1.000        ; 0.154      ; 3.173      ;
; -1.994 ; clock_dev:U1|COUNT[3]  ; clock_dev:U1|temp      ; CLK          ; CLK         ; 1.000        ; 0.153      ; 3.134      ;
; -1.994 ; clock_dev:U1|COUNT[3]  ; clock_dev:U1|OUT1      ; CLK          ; CLK         ; 1.000        ; 0.153      ; 3.134      ;
; -1.987 ; clock_dev:U1|COUNT[4]  ; clock_dev:U1|temp      ; CLK          ; CLK         ; 1.000        ; 0.156      ; 3.130      ;
; -1.987 ; clock_dev:U1|COUNT[4]  ; clock_dev:U1|OUT1      ; CLK          ; CLK         ; 1.000        ; 0.156      ; 3.130      ;
; -1.957 ; clock_dev:U1|COUNT[1]  ; clock_dev:U1|COUNT[1]  ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.903      ;
; -1.957 ; clock_dev:U1|COUNT[1]  ; clock_dev:U1|COUNT[0]  ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.903      ;
; -1.944 ; clock_dev:U1|COUNT[2]  ; clock_dev:U1|temp      ; CLK          ; CLK         ; 1.000        ; 0.153      ; 3.084      ;
; -1.944 ; clock_dev:U1|COUNT[2]  ; clock_dev:U1|OUT1      ; CLK          ; CLK         ; 1.000        ; 0.153      ; 3.084      ;
; -1.925 ; clock_dev:U1|COUNT[5]  ; clock_dev:U1|temp      ; CLK          ; CLK         ; 1.000        ; 0.153      ; 3.065      ;
; -1.925 ; clock_dev:U1|COUNT[5]  ; clock_dev:U1|OUT1      ; CLK          ; CLK         ; 1.000        ; 0.153      ; 3.065      ;
; -1.909 ; clock_dev:U1|COUNT[0]  ; clock_dev:U1|COUNT[1]  ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.855      ;
; -1.909 ; clock_dev:U1|COUNT[0]  ; clock_dev:U1|COUNT[0]  ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.855      ;
; -1.898 ; clock_dev:U1|COUNT[1]  ; clock_dev:U1|COUNT[2]  ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.844      ;
; -1.897 ; clock_dev:U1|COUNT[1]  ; clock_dev:U1|COUNT[14] ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.843      ;
; -1.894 ; clock_dev:U1|COUNT[1]  ; clock_dev:U1|COUNT[5]  ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.840      ;
; -1.893 ; clock_dev:U1|COUNT[1]  ; clock_dev:U1|COUNT[11] ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.839      ;
; -1.892 ; clock_dev:U1|COUNT[1]  ; clock_dev:U1|COUNT[3]  ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.838      ;
; -1.871 ; clock_dev:U1|COUNT[3]  ; clock_dev:U1|COUNT[1]  ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.816      ;
; -1.871 ; clock_dev:U1|COUNT[3]  ; clock_dev:U1|COUNT[0]  ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.816      ;
; -1.864 ; clock_dev:U1|COUNT[4]  ; clock_dev:U1|COUNT[1]  ; CLK          ; CLK         ; 1.000        ; -0.039     ; 2.812      ;
; -1.864 ; clock_dev:U1|COUNT[4]  ; clock_dev:U1|COUNT[0]  ; CLK          ; CLK         ; 1.000        ; -0.039     ; 2.812      ;
; -1.850 ; clock_dev:U1|COUNT[0]  ; clock_dev:U1|COUNT[2]  ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.796      ;
; -1.849 ; clock_dev:U1|COUNT[0]  ; clock_dev:U1|COUNT[14] ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.795      ;
; -1.846 ; clock_dev:U1|COUNT[0]  ; clock_dev:U1|COUNT[5]  ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.792      ;
; -1.845 ; clock_dev:U1|COUNT[0]  ; clock_dev:U1|COUNT[11] ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.791      ;
; -1.844 ; clock_dev:U1|COUNT[0]  ; clock_dev:U1|COUNT[3]  ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.790      ;
; -1.821 ; clock_dev:U1|COUNT[2]  ; clock_dev:U1|COUNT[1]  ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.766      ;
; -1.821 ; clock_dev:U1|COUNT[2]  ; clock_dev:U1|COUNT[0]  ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.766      ;
; -1.812 ; clock_dev:U1|COUNT[3]  ; clock_dev:U1|COUNT[2]  ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.757      ;
; -1.811 ; clock_dev:U1|COUNT[3]  ; clock_dev:U1|COUNT[14] ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.756      ;
; -1.808 ; clock_dev:U1|COUNT[3]  ; clock_dev:U1|COUNT[5]  ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.753      ;
; -1.807 ; clock_dev:U1|COUNT[3]  ; clock_dev:U1|COUNT[11] ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.752      ;
; -1.806 ; clock_dev:U1|COUNT[3]  ; clock_dev:U1|COUNT[3]  ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.751      ;
; -1.805 ; clock_dev:U1|COUNT[4]  ; clock_dev:U1|COUNT[2]  ; CLK          ; CLK         ; 1.000        ; -0.039     ; 2.753      ;
; -1.804 ; clock_dev:U1|COUNT[4]  ; clock_dev:U1|COUNT[14] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 2.752      ;
; -1.802 ; clock_dev:U1|COUNT[5]  ; clock_dev:U1|COUNT[1]  ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.747      ;
; -1.802 ; clock_dev:U1|COUNT[5]  ; clock_dev:U1|COUNT[0]  ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.747      ;
; -1.801 ; clock_dev:U1|COUNT[4]  ; clock_dev:U1|COUNT[5]  ; CLK          ; CLK         ; 1.000        ; -0.039     ; 2.749      ;
; -1.800 ; clock_dev:U1|COUNT[4]  ; clock_dev:U1|COUNT[11] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 2.748      ;
; -1.799 ; clock_dev:U1|COUNT[4]  ; clock_dev:U1|COUNT[3]  ; CLK          ; CLK         ; 1.000        ; -0.039     ; 2.747      ;
; -1.762 ; clock_dev:U1|COUNT[2]  ; clock_dev:U1|COUNT[2]  ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.707      ;
; -1.761 ; clock_dev:U1|COUNT[2]  ; clock_dev:U1|COUNT[14] ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.706      ;
; -1.758 ; clock_dev:U1|COUNT[2]  ; clock_dev:U1|COUNT[5]  ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.703      ;
; -1.757 ; clock_dev:U1|COUNT[2]  ; clock_dev:U1|COUNT[11] ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.702      ;
; -1.756 ; clock_dev:U1|COUNT[2]  ; clock_dev:U1|COUNT[3]  ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.701      ;
; -1.755 ; clock_dev:U1|COUNT[7]  ; clock_dev:U1|temp      ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.896      ;
; -1.755 ; clock_dev:U1|COUNT[7]  ; clock_dev:U1|OUT1      ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.896      ;
; -1.743 ; clock_dev:U1|COUNT[5]  ; clock_dev:U1|COUNT[2]  ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.688      ;
; -1.742 ; clock_dev:U1|COUNT[5]  ; clock_dev:U1|COUNT[14] ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.687      ;
; -1.739 ; clock_dev:U1|COUNT[5]  ; clock_dev:U1|COUNT[5]  ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.684      ;
; -1.738 ; clock_dev:U1|COUNT[5]  ; clock_dev:U1|COUNT[11] ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.683      ;
; -1.737 ; clock_dev:U1|COUNT[5]  ; clock_dev:U1|COUNT[3]  ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.682      ;
; -1.721 ; clock_dev:U1|COUNT[11] ; clock_dev:U1|temp      ; CLK          ; CLK         ; 1.000        ; 0.153      ; 2.861      ;
; -1.721 ; clock_dev:U1|COUNT[11] ; clock_dev:U1|OUT1      ; CLK          ; CLK         ; 1.000        ; 0.153      ; 2.861      ;
; -1.711 ; clock_dev:U1|COUNT[6]  ; clock_dev:U1|temp      ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.852      ;
; -1.711 ; clock_dev:U1|COUNT[6]  ; clock_dev:U1|OUT1      ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.852      ;
; -1.706 ; clock_dev:U1|COUNT[14] ; clock_dev:U1|temp      ; CLK          ; CLK         ; 1.000        ; 0.153      ; 2.846      ;
; -1.706 ; clock_dev:U1|COUNT[14] ; clock_dev:U1|OUT1      ; CLK          ; CLK         ; 1.000        ; 0.153      ; 2.846      ;
; -1.704 ; clock_dev:U1|COUNT[1]  ; clock_dev:U1|COUNT[16] ; CLK          ; CLK         ; 1.000        ; -0.044     ; 2.647      ;
; -1.688 ; clock_dev:U1|COUNT[9]  ; clock_dev:U1|temp      ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.829      ;
; -1.688 ; clock_dev:U1|COUNT[9]  ; clock_dev:U1|OUT1      ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.829      ;
; -1.665 ; clock_dev:U1|COUNT[1]  ; clock_dev:U1|COUNT[24] ; CLK          ; CLK         ; 1.000        ; -0.044     ; 2.608      ;
; -1.663 ; clock_dev:U1|COUNT[1]  ; clock_dev:U1|COUNT[12] ; CLK          ; CLK         ; 1.000        ; -0.044     ; 2.606      ;
; -1.663 ; clock_dev:U1|COUNT[1]  ; clock_dev:U1|COUNT[21] ; CLK          ; CLK         ; 1.000        ; -0.044     ; 2.606      ;
; -1.662 ; clock_dev:U1|COUNT[1]  ; clock_dev:U1|COUNT[18] ; CLK          ; CLK         ; 1.000        ; -0.044     ; 2.605      ;
; -1.660 ; clock_dev:U1|COUNT[1]  ; clock_dev:U1|COUNT[19] ; CLK          ; CLK         ; 1.000        ; -0.044     ; 2.603      ;
; -1.658 ; clock_dev:U1|COUNT[1]  ; clock_dev:U1|COUNT[13] ; CLK          ; CLK         ; 1.000        ; -0.044     ; 2.601      ;
; -1.657 ; clock_dev:U1|COUNT[1]  ; clock_dev:U1|COUNT[4]  ; CLK          ; CLK         ; 1.000        ; -0.044     ; 2.600      ;
; -1.656 ; clock_dev:U1|COUNT[0]  ; clock_dev:U1|COUNT[16] ; CLK          ; CLK         ; 1.000        ; -0.044     ; 2.599      ;
; -1.647 ; clock_dev:U1|COUNT[13] ; clock_dev:U1|temp      ; CLK          ; CLK         ; 1.000        ; 0.156      ; 2.790      ;
; -1.647 ; clock_dev:U1|COUNT[13] ; clock_dev:U1|OUT1      ; CLK          ; CLK         ; 1.000        ; 0.156      ; 2.790      ;
; -1.643 ; clock_dev:U1|COUNT[8]  ; clock_dev:U1|temp      ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.784      ;
; -1.643 ; clock_dev:U1|COUNT[8]  ; clock_dev:U1|OUT1      ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.784      ;
; -1.643 ; clock_dev:U1|COUNT[4]  ; clock_dev:U1|COUNT[24] ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.588      ;
; -1.638 ; clock_dev:U1|COUNT[4]  ; clock_dev:U1|COUNT[12] ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.583      ;
; -1.637 ; clock_dev:U1|COUNT[4]  ; clock_dev:U1|COUNT[21] ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.582      ;
; -1.635 ; clock_dev:U1|COUNT[4]  ; clock_dev:U1|COUNT[18] ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.580      ;
; -1.634 ; clock_dev:U1|COUNT[4]  ; clock_dev:U1|COUNT[19] ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.579      ;
; -1.632 ; clock_dev:U1|COUNT[7]  ; clock_dev:U1|COUNT[1]  ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.578      ;
; -1.632 ; clock_dev:U1|COUNT[7]  ; clock_dev:U1|COUNT[0]  ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.578      ;
; -1.630 ; clock_dev:U1|COUNT[4]  ; clock_dev:U1|COUNT[13] ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.575      ;
; -1.627 ; clock_dev:U1|COUNT[4]  ; clock_dev:U1|COUNT[4]  ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.572      ;
; -1.618 ; clock_dev:U1|COUNT[3]  ; clock_dev:U1|COUNT[16] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 2.560      ;
; -1.617 ; clock_dev:U1|COUNT[0]  ; clock_dev:U1|COUNT[24] ; CLK          ; CLK         ; 1.000        ; -0.044     ; 2.560      ;
; -1.615 ; clock_dev:U1|COUNT[0]  ; clock_dev:U1|COUNT[12] ; CLK          ; CLK         ; 1.000        ; -0.044     ; 2.558      ;
; -1.615 ; clock_dev:U1|COUNT[0]  ; clock_dev:U1|COUNT[21] ; CLK          ; CLK         ; 1.000        ; -0.044     ; 2.558      ;
; -1.614 ; clock_dev:U1|COUNT[0]  ; clock_dev:U1|COUNT[18] ; CLK          ; CLK         ; 1.000        ; -0.044     ; 2.557      ;
; -1.612 ; clock_dev:U1|COUNT[0]  ; clock_dev:U1|COUNT[19] ; CLK          ; CLK         ; 1.000        ; -0.044     ; 2.555      ;
; -1.611 ; clock_dev:U1|COUNT[4]  ; clock_dev:U1|COUNT[16] ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.556      ;
; -1.610 ; clock_dev:U1|COUNT[0]  ; clock_dev:U1|COUNT[13] ; CLK          ; CLK         ; 1.000        ; -0.044     ; 2.553      ;
; -1.609 ; clock_dev:U1|COUNT[0]  ; clock_dev:U1|COUNT[4]  ; CLK          ; CLK         ; 1.000        ; -0.044     ; 2.552      ;
; -1.608 ; clock_dev:U1|COUNT[3]  ; clock_dev:U1|COUNT[24] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 2.550      ;
; -1.608 ; clock_dev:U1|COUNT[2]  ; clock_dev:U1|COUNT[24] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 2.550      ;
; -1.604 ; clock_dev:U1|COUNT[12] ; clock_dev:U1|temp      ; CLK          ; CLK         ; 1.000        ; 0.156      ; 2.747      ;
; -1.604 ; clock_dev:U1|COUNT[12] ; clock_dev:U1|OUT1      ; CLK          ; CLK         ; 1.000        ; 0.156      ; 2.747      ;
; -1.603 ; clock_dev:U1|COUNT[3]  ; clock_dev:U1|COUNT[12] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 2.545      ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock_dev:U1|OUT1'                                                                                           ;
+--------+------------------------+------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+-------------------+-------------------+--------------+------------+------------+
; -0.433 ; counter_en:E1|COUNT[0] ; counter_en:E1|COUNT[2] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; -0.041     ; 1.379      ;
; -0.431 ; counter_en:E1|COUNT[1] ; counter_en:E1|COUNT[2] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; -0.041     ; 1.377      ;
; -0.430 ; counter_en:E1|COUNT[0] ; counter_en:E1|COUNT[1] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; -0.041     ; 1.376      ;
; -0.420 ; counter_en:E1|COUNT[1] ; counter_en:E1|COUNT[1] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; -0.041     ; 1.366      ;
; -0.336 ; counter_en:E0|OUT1     ; counter_en:E1|COUNT[2] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; -0.243     ; 1.080      ;
; -0.310 ; counter_en:E0|OUT1     ; counter_en:E1|COUNT[1] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; -0.243     ; 1.054      ;
; -0.277 ; counter_en:E0|COUNT[1] ; counter_en:E0|COUNT[3] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; -0.040     ; 1.224      ;
; -0.263 ; counter_en:E1|COUNT[3] ; counter_en:E1|COUNT[2] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; -0.243     ; 1.007      ;
; -0.259 ; counter_en:E1|COUNT[2] ; counter_en:E1|COUNT[2] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; -0.041     ; 1.205      ;
; -0.238 ; counter_en:E1|COUNT[1] ; counter_en:E1|COUNT[3] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; 0.152      ; 1.377      ;
; -0.237 ; counter_en:E1|COUNT[3] ; counter_en:E1|COUNT[1] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; -0.243     ; 0.981      ;
; -0.236 ; counter_en:E1|COUNT[0] ; counter_en:E1|COUNT[3] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; 0.152      ; 1.375      ;
; -0.233 ; counter_en:E1|COUNT[2] ; counter_en:E1|COUNT[1] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; -0.041     ; 1.179      ;
; -0.232 ; counter_en:E0|COUNT[1] ; counter_en:E0|OUT1     ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; 0.185      ; 1.404      ;
; -0.146 ; counter_en:E1|COUNT[3] ; counter_en:E1|COUNT[3] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; -0.050     ; 1.083      ;
; -0.145 ; counter_en:E1|COUNT[2] ; counter_en:E1|COUNT[3] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; 0.152      ; 1.284      ;
; -0.115 ; counter_en:E0|OUT1     ; counter_en:E1|COUNT[3] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; -0.050     ; 1.052      ;
; -0.112 ; counter_en:E0|COUNT[1] ; counter_en:E0|COUNT[1] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; -0.040     ; 1.059      ;
; -0.098 ; counter_en:E0|COUNT[0] ; counter_en:E0|COUNT[3] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; -0.040     ; 1.045      ;
; -0.053 ; counter_en:E0|COUNT[0] ; counter_en:E0|OUT1     ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; 0.185      ; 1.225      ;
; -0.050 ; counter_en:E0|COUNT[3] ; counter_en:E0|OUT1     ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; 0.185      ; 1.222      ;
; -0.016 ; counter_en:E0|COUNT[2] ; counter_en:E0|COUNT[3] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; -0.040     ; 0.963      ;
; -0.009 ; counter_en:E0|COUNT[3] ; counter_en:E0|COUNT[3] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; -0.040     ; 0.956      ;
; 0.030  ; counter_en:E0|COUNT[3] ; counter_en:E0|COUNT[2] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; -0.040     ; 0.917      ;
; 0.067  ; counter_en:E0|COUNT[0] ; counter_en:E0|COUNT[1] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; -0.040     ; 0.880      ;
; 0.078  ; counter_en:E0|COUNT[2] ; counter_en:E0|COUNT[1] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; -0.040     ; 0.869      ;
; 0.129  ; counter_en:E0|COUNT[2] ; counter_en:E0|COUNT[2] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; -0.040     ; 0.818      ;
; 0.156  ; counter_en:E0|COUNT[3] ; counter_en:E0|COUNT[1] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; -0.040     ; 0.791      ;
; 0.184  ; counter_en:E0|COUNT[0] ; counter_en:E0|COUNT[2] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; -0.040     ; 0.763      ;
; 0.262  ; counter_en:E0|COUNT[2] ; counter_en:E0|OUT1     ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; 0.185      ; 0.910      ;
; 0.327  ; counter_en:E0|OUT1     ; counter_en:E1|COUNT[0] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; -0.243     ; 0.417      ;
; 0.497  ; counter_en:E0|COUNT[1] ; counter_en:E0|COUNT[2] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; -0.040     ; 0.450      ;
; 0.587  ; counter_en:E1|COUNT[0] ; counter_en:E1|COUNT[0] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; -0.041     ; 0.359      ;
; 0.588  ; counter_en:E0|COUNT[0] ; counter_en:E0|COUNT[0] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 1.000        ; -0.040     ; 0.359      ;
+--------+------------------------+------------------------+-------------------+-------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                              ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.181 ; clock_dev:U1|temp      ; clock_dev:U1|temp      ; CLK          ; CLK         ; 0.000        ; 0.049      ; 0.314      ;
; 0.186 ; clock_dev:U1|temp      ; clock_dev:U1|OUT1      ; CLK          ; CLK         ; 0.000        ; 0.049      ; 0.319      ;
; 0.287 ; clock_dev:U1|COUNT[9]  ; clock_dev:U1|COUNT[9]  ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.412      ;
; 0.288 ; clock_dev:U1|COUNT[15] ; clock_dev:U1|COUNT[15] ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.413      ;
; 0.288 ; clock_dev:U1|COUNT[23] ; clock_dev:U1|COUNT[23] ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.413      ;
; 0.288 ; clock_dev:U1|COUNT[7]  ; clock_dev:U1|COUNT[7]  ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.413      ;
; 0.289 ; clock_dev:U1|COUNT[10] ; clock_dev:U1|COUNT[10] ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.414      ;
; 0.290 ; clock_dev:U1|COUNT[8]  ; clock_dev:U1|COUNT[8]  ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.415      ;
; 0.290 ; clock_dev:U1|COUNT[6]  ; clock_dev:U1|COUNT[6]  ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.415      ;
; 0.357 ; clock_dev:U1|COUNT[17] ; clock_dev:U1|COUNT[17] ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.482      ;
; 0.436 ; clock_dev:U1|COUNT[9]  ; clock_dev:U1|COUNT[10] ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.561      ;
; 0.437 ; clock_dev:U1|COUNT[7]  ; clock_dev:U1|COUNT[8]  ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.562      ;
; 0.448 ; clock_dev:U1|COUNT[8]  ; clock_dev:U1|COUNT[9]  ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.573      ;
; 0.448 ; clock_dev:U1|COUNT[6]  ; clock_dev:U1|COUNT[7]  ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.573      ;
; 0.449 ; clock_dev:U1|COUNT[16] ; clock_dev:U1|COUNT[17] ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.574      ;
; 0.451 ; clock_dev:U1|COUNT[8]  ; clock_dev:U1|COUNT[10] ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.576      ;
; 0.451 ; clock_dev:U1|COUNT[6]  ; clock_dev:U1|COUNT[8]  ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.576      ;
; 0.500 ; clock_dev:U1|COUNT[7]  ; clock_dev:U1|COUNT[9]  ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.625      ;
; 0.500 ; clock_dev:U1|COUNT[15] ; clock_dev:U1|COUNT[17] ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.625      ;
; 0.503 ; clock_dev:U1|COUNT[7]  ; clock_dev:U1|COUNT[10] ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.628      ;
; 0.514 ; clock_dev:U1|COUNT[6]  ; clock_dev:U1|COUNT[9]  ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.639      ;
; 0.517 ; clock_dev:U1|COUNT[6]  ; clock_dev:U1|COUNT[10] ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.642      ;
; 0.521 ; clock_dev:U1|COUNT[5]  ; clock_dev:U1|COUNT[6]  ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.646      ;
; 0.550 ; clock_dev:U1|COUNT[1]  ; clock_dev:U1|COUNT[1]  ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.675      ;
; 0.563 ; clock_dev:U1|COUNT[16] ; clock_dev:U1|COUNT[16] ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.688      ;
; 0.570 ; clock_dev:U1|COUNT[1]  ; clock_dev:U1|COUNT[6]  ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.695      ;
; 0.571 ; clock_dev:U1|COUNT[21] ; clock_dev:U1|COUNT[23] ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.696      ;
; 0.574 ; clock_dev:U1|COUNT[0]  ; clock_dev:U1|COUNT[0]  ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.699      ;
; 0.582 ; clock_dev:U1|COUNT[10] ; clock_dev:U1|COUNT[15] ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.704      ;
; 0.583 ; clock_dev:U1|COUNT[0]  ; clock_dev:U1|COUNT[6]  ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.708      ;
; 0.584 ; clock_dev:U1|COUNT[5]  ; clock_dev:U1|COUNT[7]  ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.709      ;
; 0.585 ; clock_dev:U1|COUNT[13] ; clock_dev:U1|COUNT[15] ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.710      ;
; 0.587 ; clock_dev:U1|COUNT[5]  ; clock_dev:U1|COUNT[8]  ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.712      ;
; 0.587 ; clock_dev:U1|COUNT[3]  ; clock_dev:U1|COUNT[6]  ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.712      ;
; 0.595 ; clock_dev:U1|COUNT[24] ; clock_dev:U1|COUNT[20] ; CLK          ; CLK         ; 0.000        ; 0.255      ; 0.934      ;
; 0.595 ; clock_dev:U1|COUNT[24] ; clock_dev:U1|COUNT[24] ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.721      ;
; 0.597 ; clock_dev:U1|COUNT[24] ; clock_dev:U1|COUNT[22] ; CLK          ; CLK         ; 0.000        ; 0.255      ; 0.936      ;
; 0.598 ; clock_dev:U1|COUNT[12] ; clock_dev:U1|COUNT[15] ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.723      ;
; 0.599 ; clock_dev:U1|COUNT[2]  ; clock_dev:U1|COUNT[6]  ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.724      ;
; 0.631 ; clock_dev:U1|COUNT[4]  ; clock_dev:U1|COUNT[6]  ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.759      ;
; 0.633 ; clock_dev:U1|COUNT[1]  ; clock_dev:U1|COUNT[7]  ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.758      ;
; 0.634 ; clock_dev:U1|COUNT[9]  ; clock_dev:U1|COUNT[15] ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.756      ;
; 0.636 ; clock_dev:U1|COUNT[1]  ; clock_dev:U1|COUNT[8]  ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.761      ;
; 0.646 ; clock_dev:U1|COUNT[0]  ; clock_dev:U1|COUNT[7]  ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.771      ;
; 0.647 ; clock_dev:U1|COUNT[16] ; clock_dev:U1|COUNT[23] ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.772      ;
; 0.648 ; clock_dev:U1|COUNT[10] ; clock_dev:U1|COUNT[17] ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.770      ;
; 0.649 ; clock_dev:U1|COUNT[8]  ; clock_dev:U1|COUNT[15] ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.771      ;
; 0.649 ; clock_dev:U1|COUNT[0]  ; clock_dev:U1|COUNT[8]  ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.774      ;
; 0.650 ; clock_dev:U1|COUNT[5]  ; clock_dev:U1|COUNT[9]  ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.775      ;
; 0.650 ; clock_dev:U1|COUNT[3]  ; clock_dev:U1|COUNT[7]  ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.775      ;
; 0.650 ; clock_dev:U1|COUNT[19] ; clock_dev:U1|COUNT[23] ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.775      ;
; 0.651 ; clock_dev:U1|COUNT[13] ; clock_dev:U1|COUNT[17] ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.776      ;
; 0.652 ; clock_dev:U1|COUNT[11] ; clock_dev:U1|COUNT[15] ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.774      ;
; 0.653 ; clock_dev:U1|COUNT[5]  ; clock_dev:U1|COUNT[10] ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.778      ;
; 0.653 ; clock_dev:U1|COUNT[3]  ; clock_dev:U1|COUNT[8]  ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.778      ;
; 0.662 ; clock_dev:U1|COUNT[2]  ; clock_dev:U1|COUNT[7]  ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.787      ;
; 0.664 ; clock_dev:U1|COUNT[12] ; clock_dev:U1|COUNT[17] ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.789      ;
; 0.665 ; clock_dev:U1|COUNT[2]  ; clock_dev:U1|COUNT[8]  ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.790      ;
; 0.671 ; clock_dev:U1|COUNT[14] ; clock_dev:U1|COUNT[15] ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.793      ;
; 0.694 ; clock_dev:U1|COUNT[4]  ; clock_dev:U1|COUNT[7]  ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.822      ;
; 0.696 ; clock_dev:U1|COUNT[21] ; clock_dev:U1|COUNT[21] ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.822      ;
; 0.697 ; clock_dev:U1|COUNT[4]  ; clock_dev:U1|COUNT[8]  ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.825      ;
; 0.698 ; clock_dev:U1|COUNT[11] ; clock_dev:U1|COUNT[11] ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.824      ;
; 0.698 ; clock_dev:U1|COUNT[15] ; clock_dev:U1|COUNT[23] ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.823      ;
; 0.699 ; clock_dev:U1|COUNT[1]  ; clock_dev:U1|COUNT[9]  ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.824      ;
; 0.700 ; clock_dev:U1|COUNT[9]  ; clock_dev:U1|COUNT[17] ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.822      ;
; 0.701 ; clock_dev:U1|COUNT[17] ; clock_dev:U1|COUNT[23] ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.826      ;
; 0.701 ; clock_dev:U1|COUNT[7]  ; clock_dev:U1|COUNT[15] ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.823      ;
; 0.702 ; clock_dev:U1|COUNT[1]  ; clock_dev:U1|COUNT[10] ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.827      ;
; 0.708 ; clock_dev:U1|COUNT[19] ; clock_dev:U1|COUNT[19] ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.834      ;
; 0.709 ; clock_dev:U1|COUNT[0]  ; clock_dev:U1|COUNT[1]  ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.834      ;
; 0.709 ; clock_dev:U1|COUNT[15] ; clock_dev:U1|COUNT[16] ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.834      ;
; 0.712 ; clock_dev:U1|COUNT[0]  ; clock_dev:U1|COUNT[9]  ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.837      ;
; 0.715 ; clock_dev:U1|COUNT[8]  ; clock_dev:U1|COUNT[17] ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.837      ;
; 0.715 ; clock_dev:U1|COUNT[6]  ; clock_dev:U1|COUNT[15] ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.837      ;
; 0.715 ; clock_dev:U1|COUNT[0]  ; clock_dev:U1|COUNT[10] ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.840      ;
; 0.716 ; clock_dev:U1|COUNT[3]  ; clock_dev:U1|COUNT[9]  ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.841      ;
; 0.718 ; clock_dev:U1|COUNT[11] ; clock_dev:U1|COUNT[17] ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.840      ;
; 0.719 ; clock_dev:U1|COUNT[3]  ; clock_dev:U1|COUNT[10] ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.844      ;
; 0.724 ; clock_dev:U1|COUNT[12] ; clock_dev:U1|COUNT[12] ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.850      ;
; 0.728 ; clock_dev:U1|COUNT[2]  ; clock_dev:U1|COUNT[9]  ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.853      ;
; 0.729 ; clock_dev:U1|COUNT[21] ; clock_dev:U1|COUNT[22] ; CLK          ; CLK         ; 0.000        ; 0.255      ; 1.068      ;
; 0.731 ; clock_dev:U1|COUNT[2]  ; clock_dev:U1|COUNT[10] ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.856      ;
; 0.737 ; clock_dev:U1|COUNT[14] ; clock_dev:U1|COUNT[17] ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.859      ;
; 0.739 ; clock_dev:U1|COUNT[22] ; clock_dev:U1|COUNT[23] ; CLK          ; CLK         ; 0.000        ; -0.165     ; 0.658      ;
; 0.754 ; clock_dev:U1|COUNT[18] ; clock_dev:U1|COUNT[23] ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.879      ;
; 0.760 ; clock_dev:U1|COUNT[4]  ; clock_dev:U1|COUNT[9]  ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.888      ;
; 0.762 ; clock_dev:U1|COUNT[16] ; clock_dev:U1|COUNT[20] ; CLK          ; CLK         ; 0.000        ; 0.255      ; 1.101      ;
; 0.763 ; clock_dev:U1|COUNT[4]  ; clock_dev:U1|COUNT[10] ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.891      ;
; 0.765 ; clock_dev:U1|COUNT[19] ; clock_dev:U1|COUNT[20] ; CLK          ; CLK         ; 0.000        ; 0.255      ; 1.104      ;
; 0.767 ; clock_dev:U1|COUNT[7]  ; clock_dev:U1|COUNT[17] ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.889      ;
; 0.773 ; clock_dev:U1|COUNT[23] ; clock_dev:U1|COUNT[20] ; CLK          ; CLK         ; 0.000        ; 0.255      ; 1.112      ;
; 0.773 ; clock_dev:U1|COUNT[23] ; clock_dev:U1|COUNT[24] ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.899      ;
; 0.774 ; clock_dev:U1|COUNT[10] ; clock_dev:U1|COUNT[11] ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.900      ;
; 0.775 ; clock_dev:U1|COUNT[23] ; clock_dev:U1|COUNT[22] ; CLK          ; CLK         ; 0.000        ; 0.255      ; 1.114      ;
; 0.781 ; clock_dev:U1|COUNT[6]  ; clock_dev:U1|COUNT[17] ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.903      ;
; 0.801 ; clock_dev:U1|COUNT[3]  ; clock_dev:U1|COUNT[3]  ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.927      ;
; 0.801 ; clock_dev:U1|COUNT[16] ; clock_dev:U1|COUNT[18] ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.927      ;
; 0.802 ; clock_dev:U1|COUNT[24] ; clock_dev:U1|COUNT[4]  ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.928      ;
; 0.802 ; clock_dev:U1|COUNT[22] ; clock_dev:U1|COUNT[22] ; CLK          ; CLK         ; 0.000        ; 0.049      ; 0.935      ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock_dev:U1|OUT1'                                                                                           ;
+-------+------------------------+------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+-------------------+-------------------+--------------+------------+------------+
; 0.182 ; counter_en:E1|COUNT[0] ; counter_en:E1|COUNT[0] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; 0.041      ; 0.307      ;
; 0.183 ; counter_en:E0|COUNT[2] ; counter_en:E0|COUNT[2] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; 0.040      ; 0.307      ;
; 0.190 ; counter_en:E0|COUNT[0] ; counter_en:E0|COUNT[0] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; 0.040      ; 0.314      ;
; 0.246 ; counter_en:E0|COUNT[1] ; counter_en:E0|COUNT[2] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; 0.040      ; 0.370      ;
; 0.349 ; counter_en:E1|COUNT[2] ; counter_en:E1|COUNT[3] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; 0.243      ; 0.676      ;
; 0.402 ; counter_en:E0|COUNT[0] ; counter_en:E0|COUNT[3] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; 0.040      ; 0.526      ;
; 0.412 ; counter_en:E0|OUT1     ; counter_en:E1|COUNT[0] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; -0.152     ; 0.344      ;
; 0.414 ; counter_en:E0|COUNT[2] ; counter_en:E0|OUT1     ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; 0.275      ; 0.773      ;
; 0.435 ; counter_en:E0|COUNT[2] ; counter_en:E0|COUNT[1] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; 0.040      ; 0.559      ;
; 0.453 ; counter_en:E0|COUNT[0] ; counter_en:E0|COUNT[1] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; 0.040      ; 0.577      ;
; 0.456 ; counter_en:E1|COUNT[1] ; counter_en:E1|COUNT[3] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; 0.243      ; 0.783      ;
; 0.481 ; counter_en:E0|OUT1     ; counter_en:E1|COUNT[3] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; 0.050      ; 0.615      ;
; 0.506 ; counter_en:E0|COUNT[3] ; counter_en:E0|COUNT[1] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; 0.040      ; 0.630      ;
; 0.513 ; counter_en:E0|COUNT[1] ; counter_en:E0|COUNT[3] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; 0.040      ; 0.637      ;
; 0.514 ; counter_en:E0|COUNT[0] ; counter_en:E0|COUNT[2] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; 0.040      ; 0.638      ;
; 0.516 ; counter_en:E1|COUNT[0] ; counter_en:E1|COUNT[3] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; 0.243      ; 0.843      ;
; 0.520 ; counter_en:E1|COUNT[3] ; counter_en:E1|COUNT[3] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; 0.050      ; 0.654      ;
; 0.541 ; counter_en:E0|COUNT[0] ; counter_en:E0|OUT1     ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; 0.275      ; 0.900      ;
; 0.546 ; counter_en:E0|COUNT[2] ; counter_en:E0|COUNT[3] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; 0.040      ; 0.670      ;
; 0.547 ; counter_en:E1|COUNT[2] ; counter_en:E1|COUNT[2] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; 0.041      ; 0.672      ;
; 0.552 ; counter_en:E1|COUNT[2] ; counter_en:E1|COUNT[1] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; 0.041      ; 0.677      ;
; 0.564 ; counter_en:E0|COUNT[1] ; counter_en:E0|COUNT[1] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; 0.040      ; 0.688      ;
; 0.598 ; counter_en:E1|COUNT[1] ; counter_en:E1|COUNT[1] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; 0.041      ; 0.723      ;
; 0.617 ; counter_en:E0|COUNT[3] ; counter_en:E0|COUNT[3] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; 0.040      ; 0.741      ;
; 0.654 ; counter_en:E1|COUNT[1] ; counter_en:E1|COUNT[2] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; 0.041      ; 0.779      ;
; 0.666 ; counter_en:E0|OUT1     ; counter_en:E1|COUNT[1] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; -0.152     ; 0.598      ;
; 0.674 ; counter_en:E0|COUNT[3] ; counter_en:E0|OUT1     ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; 0.275      ; 1.033      ;
; 0.679 ; counter_en:E0|OUT1     ; counter_en:E1|COUNT[2] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; -0.152     ; 0.611      ;
; 0.695 ; counter_en:E0|COUNT[3] ; counter_en:E0|COUNT[2] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; 0.040      ; 0.819      ;
; 0.718 ; counter_en:E1|COUNT[0] ; counter_en:E1|COUNT[2] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; 0.041      ; 0.843      ;
; 0.719 ; counter_en:E1|COUNT[0] ; counter_en:E1|COUNT[1] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; 0.041      ; 0.844      ;
; 0.721 ; counter_en:E0|COUNT[1] ; counter_en:E0|OUT1     ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; 0.275      ; 1.080      ;
; 0.888 ; counter_en:E1|COUNT[3] ; counter_en:E1|COUNT[2] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; -0.152     ; 0.820      ;
; 0.889 ; counter_en:E1|COUNT[3] ; counter_en:E1|COUNT[1] ; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 0.000        ; -0.152     ; 0.821      ;
+-------+------------------------+------------------------+-------------------+-------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; clock_dev:U1|COUNT[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; clock_dev:U1|COUNT[10]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; clock_dev:U1|COUNT[11]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; clock_dev:U1|COUNT[12]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; clock_dev:U1|COUNT[13]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; clock_dev:U1|COUNT[14]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; clock_dev:U1|COUNT[15]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; clock_dev:U1|COUNT[16]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; clock_dev:U1|COUNT[17]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; clock_dev:U1|COUNT[18]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; clock_dev:U1|COUNT[19]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; clock_dev:U1|COUNT[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; clock_dev:U1|COUNT[20]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; clock_dev:U1|COUNT[21]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; clock_dev:U1|COUNT[22]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; clock_dev:U1|COUNT[23]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; clock_dev:U1|COUNT[24]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; clock_dev:U1|COUNT[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; clock_dev:U1|COUNT[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; clock_dev:U1|COUNT[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; clock_dev:U1|COUNT[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; clock_dev:U1|COUNT[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; clock_dev:U1|COUNT[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; clock_dev:U1|COUNT[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; clock_dev:U1|COUNT[9]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; clock_dev:U1|OUT1         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; clock_dev:U1|temp         ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; clock_dev:U1|COUNT[20]    ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; clock_dev:U1|COUNT[22]    ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; clock_dev:U1|OUT1         ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; clock_dev:U1|temp         ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; clock_dev:U1|COUNT[0]     ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; clock_dev:U1|COUNT[10]    ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; clock_dev:U1|COUNT[1]     ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; clock_dev:U1|COUNT[6]     ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; clock_dev:U1|COUNT[7]     ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; clock_dev:U1|COUNT[8]     ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; clock_dev:U1|COUNT[9]     ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; clock_dev:U1|COUNT[11]    ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; clock_dev:U1|COUNT[14]    ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; clock_dev:U1|COUNT[15]    ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; clock_dev:U1|COUNT[16]    ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; clock_dev:U1|COUNT[17]    ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; clock_dev:U1|COUNT[23]    ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; clock_dev:U1|COUNT[2]     ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; clock_dev:U1|COUNT[3]     ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; clock_dev:U1|COUNT[5]     ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; clock_dev:U1|COUNT[12]    ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; clock_dev:U1|COUNT[13]    ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; clock_dev:U1|COUNT[18]    ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; clock_dev:U1|COUNT[19]    ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; clock_dev:U1|COUNT[21]    ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; clock_dev:U1|COUNT[24]    ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; clock_dev:U1|COUNT[4]     ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|COUNT[20]|clk          ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|COUNT[22]|clk          ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|OUT1|clk               ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|temp|clk               ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|COUNT[0]|clk           ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|COUNT[10]|clk          ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|COUNT[11]|clk          ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|COUNT[14]|clk          ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|COUNT[1]|clk           ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|COUNT[2]|clk           ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|COUNT[3]|clk           ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|COUNT[5]|clk           ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|COUNT[6]|clk           ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|COUNT[7]|clk           ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|COUNT[8]|clk           ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|COUNT[9]|clk           ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|COUNT[12]|clk          ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|COUNT[13]|clk          ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|COUNT[15]|clk          ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|COUNT[16]|clk          ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|COUNT[17]|clk          ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|COUNT[18]|clk          ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|COUNT[19]|clk          ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|COUNT[21]|clk          ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|COUNT[23]|clk          ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|COUNT[24]|clk          ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|COUNT[4]|clk           ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o               ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0] ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|i               ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; clock_dev:U1|COUNT[12]    ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; clock_dev:U1|COUNT[13]    ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; clock_dev:U1|COUNT[15]    ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; clock_dev:U1|COUNT[16]    ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; clock_dev:U1|COUNT[17]    ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; clock_dev:U1|COUNT[18]    ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; clock_dev:U1|COUNT[19]    ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; clock_dev:U1|COUNT[21]    ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; clock_dev:U1|COUNT[23]    ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; clock_dev:U1|COUNT[24]    ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; clock_dev:U1|COUNT[4]     ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; clock_dev:U1|COUNT[0]     ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; clock_dev:U1|COUNT[10]    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock_dev:U1|OUT1'                                                         ;
+--------+--------------+----------------+------------------+-------------------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock             ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------------+-------------------+------------+--------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_dev:U1|OUT1 ; Rise       ; counter_en:E0|COUNT[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_dev:U1|OUT1 ; Rise       ; counter_en:E0|COUNT[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_dev:U1|OUT1 ; Rise       ; counter_en:E0|COUNT[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_dev:U1|OUT1 ; Rise       ; counter_en:E0|COUNT[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_dev:U1|OUT1 ; Rise       ; counter_en:E0|OUT1       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_dev:U1|OUT1 ; Rise       ; counter_en:E1|COUNT[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_dev:U1|OUT1 ; Rise       ; counter_en:E1|COUNT[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_dev:U1|OUT1 ; Rise       ; counter_en:E1|COUNT[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_dev:U1|OUT1 ; Rise       ; counter_en:E1|COUNT[3]   ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; clock_dev:U1|OUT1 ; Rise       ; counter_en:E0|OUT1       ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; clock_dev:U1|OUT1 ; Rise       ; counter_en:E1|COUNT[3]   ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width  ; clock_dev:U1|OUT1 ; Rise       ; counter_en:E0|COUNT[0]   ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width  ; clock_dev:U1|OUT1 ; Rise       ; counter_en:E0|COUNT[1]   ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width  ; clock_dev:U1|OUT1 ; Rise       ; counter_en:E0|COUNT[2]   ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width  ; clock_dev:U1|OUT1 ; Rise       ; counter_en:E0|COUNT[3]   ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width  ; clock_dev:U1|OUT1 ; Rise       ; counter_en:E1|COUNT[0]   ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width  ; clock_dev:U1|OUT1 ; Rise       ; counter_en:E1|COUNT[1]   ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width  ; clock_dev:U1|OUT1 ; Rise       ; counter_en:E1|COUNT[2]   ;
; 0.355  ; 0.571        ; 0.216          ; High Pulse Width ; clock_dev:U1|OUT1 ; Rise       ; counter_en:E1|COUNT[0]   ;
; 0.355  ; 0.571        ; 0.216          ; High Pulse Width ; clock_dev:U1|OUT1 ; Rise       ; counter_en:E1|COUNT[1]   ;
; 0.355  ; 0.571        ; 0.216          ; High Pulse Width ; clock_dev:U1|OUT1 ; Rise       ; counter_en:E1|COUNT[2]   ;
; 0.356  ; 0.572        ; 0.216          ; High Pulse Width ; clock_dev:U1|OUT1 ; Rise       ; counter_en:E0|COUNT[0]   ;
; 0.356  ; 0.572        ; 0.216          ; High Pulse Width ; clock_dev:U1|OUT1 ; Rise       ; counter_en:E0|COUNT[1]   ;
; 0.356  ; 0.572        ; 0.216          ; High Pulse Width ; clock_dev:U1|OUT1 ; Rise       ; counter_en:E0|COUNT[2]   ;
; 0.356  ; 0.572        ; 0.216          ; High Pulse Width ; clock_dev:U1|OUT1 ; Rise       ; counter_en:E0|COUNT[3]   ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; clock_dev:U1|OUT1 ; Rise       ; counter_en:E0|OUT1       ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; clock_dev:U1|OUT1 ; Rise       ; counter_en:E1|COUNT[3]   ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; clock_dev:U1|OUT1 ; Rise       ; E0|OUT1|clk              ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; clock_dev:U1|OUT1 ; Rise       ; E1|COUNT[3]|clk          ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; clock_dev:U1|OUT1 ; Rise       ; E0|COUNT[0]|clk          ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; clock_dev:U1|OUT1 ; Rise       ; E0|COUNT[1]|clk          ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; clock_dev:U1|OUT1 ; Rise       ; E0|COUNT[2]|clk          ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; clock_dev:U1|OUT1 ; Rise       ; E0|COUNT[3]|clk          ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; clock_dev:U1|OUT1 ; Rise       ; E1|COUNT[0]|clk          ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; clock_dev:U1|OUT1 ; Rise       ; E1|COUNT[1]|clk          ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; clock_dev:U1|OUT1 ; Rise       ; E1|COUNT[2]|clk          ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; clock_dev:U1|OUT1 ; Rise       ; U1|OUT1~clkctrl|inclk[0] ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; clock_dev:U1|OUT1 ; Rise       ; U1|OUT1~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_dev:U1|OUT1 ; Rise       ; U1|OUT1|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_dev:U1|OUT1 ; Rise       ; U1|OUT1|q                ;
; 0.567  ; 0.567        ; 0.000          ; High Pulse Width ; clock_dev:U1|OUT1 ; Rise       ; U1|OUT1~clkctrl|inclk[0] ;
; 0.567  ; 0.567        ; 0.000          ; High Pulse Width ; clock_dev:U1|OUT1 ; Rise       ; U1|OUT1~clkctrl|outclk   ;
; 0.577  ; 0.577        ; 0.000          ; High Pulse Width ; clock_dev:U1|OUT1 ; Rise       ; E1|COUNT[0]|clk          ;
; 0.577  ; 0.577        ; 0.000          ; High Pulse Width ; clock_dev:U1|OUT1 ; Rise       ; E1|COUNT[1]|clk          ;
; 0.577  ; 0.577        ; 0.000          ; High Pulse Width ; clock_dev:U1|OUT1 ; Rise       ; E1|COUNT[2]|clk          ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; clock_dev:U1|OUT1 ; Rise       ; E0|COUNT[0]|clk          ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; clock_dev:U1|OUT1 ; Rise       ; E0|COUNT[1]|clk          ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; clock_dev:U1|OUT1 ; Rise       ; E0|COUNT[2]|clk          ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; clock_dev:U1|OUT1 ; Rise       ; E0|COUNT[3]|clk          ;
; 0.600  ; 0.600        ; 0.000          ; High Pulse Width ; clock_dev:U1|OUT1 ; Rise       ; E0|OUT1|clk              ;
; 0.600  ; 0.600        ; 0.000          ; High Pulse Width ; clock_dev:U1|OUT1 ; Rise       ; E1|COUNT[3]|clk          ;
+--------+--------------+----------------+------------------+-------------------+------------+--------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+-----------+-------------------+-------+-------+------------+-------------------+
; Data Port ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+-------+-------+------------+-------------------+
; UP        ; CLK               ; 4.404 ; 5.143 ; Rise       ; CLK               ;
; UP        ; clock_dev:U1|OUT1 ; 1.826 ; 2.497 ; Rise       ; clock_dev:U1|OUT1 ;
+-----------+-------------------+-------+-------+------------+-------------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+-----------+-------------------+--------+--------+------------+-------------------+
; Data Port ; Clock Port        ; Rise   ; Fall   ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+--------+--------+------------+-------------------+
; UP        ; CLK               ; -1.587 ; -2.379 ; Rise       ; CLK               ;
; UP        ; clock_dev:U1|OUT1 ; -0.515 ; -1.184 ; Rise       ; clock_dev:U1|OUT1 ;
+-----------+-------------------+--------+--------+------------+-------------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+-----------+-------------------+-------+-------+------------+-------------------+
; Data Port ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+-------+-------+------------+-------------------+
; HEX0[*]   ; clock_dev:U1|OUT1 ; 6.199 ; 6.504 ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX0[0]  ; clock_dev:U1|OUT1 ; 5.237 ; 5.421 ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX0[1]  ; clock_dev:U1|OUT1 ; 5.712 ; 5.892 ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX0[2]  ; clock_dev:U1|OUT1 ; 6.199 ; 6.504 ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX0[3]  ; clock_dev:U1|OUT1 ; 4.297 ; 4.294 ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX0[4]  ; clock_dev:U1|OUT1 ; 4.178 ; 4.157 ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX0[5]  ; clock_dev:U1|OUT1 ; 5.588 ; 5.718 ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX0[6]  ; clock_dev:U1|OUT1 ; 4.930 ; 4.806 ; Rise       ; clock_dev:U1|OUT1 ;
; HEX1[*]   ; clock_dev:U1|OUT1 ; 6.089 ; 6.204 ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX1[0]  ; clock_dev:U1|OUT1 ; 4.232 ; 4.290 ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX1[1]  ; clock_dev:U1|OUT1 ; 4.900 ; 4.934 ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX1[2]  ; clock_dev:U1|OUT1 ; 5.204 ; 5.279 ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX1[3]  ; clock_dev:U1|OUT1 ; 4.907 ; 4.941 ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX1[4]  ; clock_dev:U1|OUT1 ; 5.364 ; 5.453 ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX1[5]  ; clock_dev:U1|OUT1 ; 6.089 ; 6.204 ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX1[6]  ; clock_dev:U1|OUT1 ; 6.045 ; 5.946 ; Rise       ; clock_dev:U1|OUT1 ;
; out0[*]   ; clock_dev:U1|OUT1 ; 4.077 ; 4.189 ; Rise       ; clock_dev:U1|OUT1 ;
;  out0[0]  ; clock_dev:U1|OUT1 ; 3.658 ; 3.721 ; Rise       ; clock_dev:U1|OUT1 ;
;  out0[1]  ; clock_dev:U1|OUT1 ; 3.910 ; 4.000 ; Rise       ; clock_dev:U1|OUT1 ;
;  out0[2]  ; clock_dev:U1|OUT1 ; 4.077 ; 4.189 ; Rise       ; clock_dev:U1|OUT1 ;
;  out0[3]  ; clock_dev:U1|OUT1 ; 3.766 ; 3.835 ; Rise       ; clock_dev:U1|OUT1 ;
; out1[*]   ; clock_dev:U1|OUT1 ; 4.422 ; 4.551 ; Rise       ; clock_dev:U1|OUT1 ;
;  out1[0]  ; clock_dev:U1|OUT1 ; 4.044 ; 4.162 ; Rise       ; clock_dev:U1|OUT1 ;
;  out1[1]  ; clock_dev:U1|OUT1 ; 4.265 ; 4.404 ; Rise       ; clock_dev:U1|OUT1 ;
;  out1[2]  ; clock_dev:U1|OUT1 ; 4.279 ; 4.414 ; Rise       ; clock_dev:U1|OUT1 ;
;  out1[3]  ; clock_dev:U1|OUT1 ; 4.422 ; 4.551 ; Rise       ; clock_dev:U1|OUT1 ;
; ref       ; clock_dev:U1|OUT1 ; 2.281 ;       ; Rise       ; clock_dev:U1|OUT1 ;
; ref       ; clock_dev:U1|OUT1 ;       ; 2.370 ; Fall       ; clock_dev:U1|OUT1 ;
+-----------+-------------------+-------+-------+------------+-------------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+-----------+-------------------+-------+-------+------------+-------------------+
; Data Port ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+-------+-------+------------+-------------------+
; HEX0[*]   ; clock_dev:U1|OUT1 ; 3.820 ; 3.842 ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX0[0]  ; clock_dev:U1|OUT1 ; 4.840 ; 5.030 ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX0[1]  ; clock_dev:U1|OUT1 ; 5.350 ; 5.518 ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX0[2]  ; clock_dev:U1|OUT1 ; 5.798 ; 6.054 ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX0[3]  ; clock_dev:U1|OUT1 ; 3.820 ; 3.842 ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX0[4]  ; clock_dev:U1|OUT1 ; 3.822 ; 3.916 ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX0[5]  ; clock_dev:U1|OUT1 ; 5.186 ; 5.378 ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX0[6]  ; clock_dev:U1|OUT1 ; 4.538 ; 4.421 ; Rise       ; clock_dev:U1|OUT1 ;
; HEX1[*]   ; clock_dev:U1|OUT1 ; 3.857 ; 3.900 ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX1[0]  ; clock_dev:U1|OUT1 ; 3.857 ; 3.900 ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX1[1]  ; clock_dev:U1|OUT1 ; 4.484 ; 4.567 ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX1[2]  ; clock_dev:U1|OUT1 ; 4.779 ; 4.910 ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX1[3]  ; clock_dev:U1|OUT1 ; 4.497 ; 4.563 ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX1[4]  ; clock_dev:U1|OUT1 ; 4.989 ; 5.050 ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX1[5]  ; clock_dev:U1|OUT1 ; 5.698 ; 5.819 ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX1[6]  ; clock_dev:U1|OUT1 ; 5.672 ; 5.536 ; Rise       ; clock_dev:U1|OUT1 ;
; out0[*]   ; clock_dev:U1|OUT1 ; 3.528 ; 3.590 ; Rise       ; clock_dev:U1|OUT1 ;
;  out0[0]  ; clock_dev:U1|OUT1 ; 3.528 ; 3.590 ; Rise       ; clock_dev:U1|OUT1 ;
;  out0[1]  ; clock_dev:U1|OUT1 ; 3.771 ; 3.858 ; Rise       ; clock_dev:U1|OUT1 ;
;  out0[2]  ; clock_dev:U1|OUT1 ; 3.930 ; 4.039 ; Rise       ; clock_dev:U1|OUT1 ;
;  out0[3]  ; clock_dev:U1|OUT1 ; 3.632 ; 3.700 ; Rise       ; clock_dev:U1|OUT1 ;
; out1[*]   ; clock_dev:U1|OUT1 ; 3.898 ; 4.013 ; Rise       ; clock_dev:U1|OUT1 ;
;  out1[0]  ; clock_dev:U1|OUT1 ; 3.898 ; 4.013 ; Rise       ; clock_dev:U1|OUT1 ;
;  out1[1]  ; clock_dev:U1|OUT1 ; 4.111 ; 4.245 ; Rise       ; clock_dev:U1|OUT1 ;
;  out1[2]  ; clock_dev:U1|OUT1 ; 4.125 ; 4.256 ; Rise       ; clock_dev:U1|OUT1 ;
;  out1[3]  ; clock_dev:U1|OUT1 ; 4.260 ; 4.385 ; Rise       ; clock_dev:U1|OUT1 ;
; ref       ; clock_dev:U1|OUT1 ; 2.209 ;       ; Rise       ; clock_dev:U1|OUT1 ;
; ref       ; clock_dev:U1|OUT1 ;       ; 2.295 ; Fall       ; clock_dev:U1|OUT1 ;
+-----------+-------------------+-------+-------+------------+-------------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+--------------------+----------+-------+----------+---------+---------------------+
; Clock              ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack   ; -5.191   ; 0.181 ; N/A      ; N/A     ; -3.000              ;
;  CLK               ; -5.191   ; 0.181 ; N/A      ; N/A     ; -3.000              ;
;  clock_dev:U1|OUT1 ; -2.002   ; 0.182 ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS    ; -111.333 ; 0.0   ; 0.0      ; 0.0     ; -49.26              ;
;  CLK               ; -100.072 ; 0.000 ; N/A      ; N/A     ; -37.695             ;
;  clock_dev:U1|OUT1 ; -11.261  ; 0.000 ; N/A      ; N/A     ; -11.565             ;
+--------------------+----------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+-----------+-------------------+-------+-------+------------+-------------------+
; Data Port ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+-------+-------+------------+-------------------+
; UP        ; CLK               ; 8.817 ; 9.300 ; Rise       ; CLK               ;
; UP        ; clock_dev:U1|OUT1 ; 3.794 ; 4.092 ; Rise       ; clock_dev:U1|OUT1 ;
+-----------+-------------------+-------+-------+------------+-------------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+-----------+-------------------+--------+--------+------------+-------------------+
; Data Port ; Clock Port        ; Rise   ; Fall   ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+--------+--------+------------+-------------------+
; UP        ; CLK               ; -1.587 ; -2.379 ; Rise       ; CLK               ;
; UP        ; clock_dev:U1|OUT1 ; -0.515 ; -1.184 ; Rise       ; clock_dev:U1|OUT1 ;
+-----------+-------------------+--------+--------+------------+-------------------+


+----------------------------------------------------------------------------------+
; Clock to Output Times                                                            ;
+-----------+-------------------+--------+--------+------------+-------------------+
; Data Port ; Clock Port        ; Rise   ; Fall   ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+--------+--------+------------+-------------------+
; HEX0[*]   ; clock_dev:U1|OUT1 ; 12.108 ; 12.043 ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX0[0]  ; clock_dev:U1|OUT1 ; 10.072 ; 10.056 ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX0[1]  ; clock_dev:U1|OUT1 ; 10.671 ; 10.688 ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX0[2]  ; clock_dev:U1|OUT1 ; 12.108 ; 12.043 ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX0[3]  ; clock_dev:U1|OUT1 ; 8.202  ; 8.142  ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX0[4]  ; clock_dev:U1|OUT1 ; 8.021  ; 7.864  ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX0[5]  ; clock_dev:U1|OUT1 ; 10.337 ; 10.341 ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX0[6]  ; clock_dev:U1|OUT1 ; 9.208  ; 9.262  ; Rise       ; clock_dev:U1|OUT1 ;
; HEX1[*]   ; clock_dev:U1|OUT1 ; 11.165 ; 11.188 ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX1[0]  ; clock_dev:U1|OUT1 ; 8.153  ; 8.127  ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX1[1]  ; clock_dev:U1|OUT1 ; 9.246  ; 9.181  ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX1[2]  ; clock_dev:U1|OUT1 ; 9.873  ; 9.796  ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX1[3]  ; clock_dev:U1|OUT1 ; 9.254  ; 9.189  ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX1[4]  ; clock_dev:U1|OUT1 ; 10.176 ; 10.071 ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX1[5]  ; clock_dev:U1|OUT1 ; 11.165 ; 11.188 ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX1[6]  ; clock_dev:U1|OUT1 ; 10.904 ; 10.873 ; Rise       ; clock_dev:U1|OUT1 ;
; out0[*]   ; clock_dev:U1|OUT1 ; 7.800  ; 7.776  ; Rise       ; clock_dev:U1|OUT1 ;
;  out0[0]  ; clock_dev:U1|OUT1 ; 6.934  ; 6.944  ; Rise       ; clock_dev:U1|OUT1 ;
;  out0[1]  ; clock_dev:U1|OUT1 ; 7.461  ; 7.439  ; Rise       ; clock_dev:U1|OUT1 ;
;  out0[2]  ; clock_dev:U1|OUT1 ; 7.800  ; 7.776  ; Rise       ; clock_dev:U1|OUT1 ;
;  out0[3]  ; clock_dev:U1|OUT1 ; 7.160  ; 7.145  ; Rise       ; clock_dev:U1|OUT1 ;
; out1[*]   ; clock_dev:U1|OUT1 ; 8.496  ; 8.471  ; Rise       ; clock_dev:U1|OUT1 ;
;  out1[0]  ; clock_dev:U1|OUT1 ; 7.683  ; 7.681  ; Rise       ; clock_dev:U1|OUT1 ;
;  out1[1]  ; clock_dev:U1|OUT1 ; 8.168  ; 8.136  ; Rise       ; clock_dev:U1|OUT1 ;
;  out1[2]  ; clock_dev:U1|OUT1 ; 8.160  ; 8.138  ; Rise       ; clock_dev:U1|OUT1 ;
;  out1[3]  ; clock_dev:U1|OUT1 ; 8.496  ; 8.471  ; Rise       ; clock_dev:U1|OUT1 ;
; ref       ; clock_dev:U1|OUT1 ; 4.310  ;        ; Rise       ; clock_dev:U1|OUT1 ;
; ref       ; clock_dev:U1|OUT1 ;        ; 4.250  ; Fall       ; clock_dev:U1|OUT1 ;
+-----------+-------------------+--------+--------+------------+-------------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+-----------+-------------------+-------+-------+------------+-------------------+
; Data Port ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+-------+-------+------------+-------------------+
; HEX0[*]   ; clock_dev:U1|OUT1 ; 3.820 ; 3.842 ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX0[0]  ; clock_dev:U1|OUT1 ; 4.840 ; 5.030 ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX0[1]  ; clock_dev:U1|OUT1 ; 5.350 ; 5.518 ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX0[2]  ; clock_dev:U1|OUT1 ; 5.798 ; 6.054 ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX0[3]  ; clock_dev:U1|OUT1 ; 3.820 ; 3.842 ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX0[4]  ; clock_dev:U1|OUT1 ; 3.822 ; 3.916 ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX0[5]  ; clock_dev:U1|OUT1 ; 5.186 ; 5.378 ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX0[6]  ; clock_dev:U1|OUT1 ; 4.538 ; 4.421 ; Rise       ; clock_dev:U1|OUT1 ;
; HEX1[*]   ; clock_dev:U1|OUT1 ; 3.857 ; 3.900 ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX1[0]  ; clock_dev:U1|OUT1 ; 3.857 ; 3.900 ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX1[1]  ; clock_dev:U1|OUT1 ; 4.484 ; 4.567 ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX1[2]  ; clock_dev:U1|OUT1 ; 4.779 ; 4.910 ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX1[3]  ; clock_dev:U1|OUT1 ; 4.497 ; 4.563 ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX1[4]  ; clock_dev:U1|OUT1 ; 4.989 ; 5.050 ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX1[5]  ; clock_dev:U1|OUT1 ; 5.698 ; 5.819 ; Rise       ; clock_dev:U1|OUT1 ;
;  HEX1[6]  ; clock_dev:U1|OUT1 ; 5.672 ; 5.536 ; Rise       ; clock_dev:U1|OUT1 ;
; out0[*]   ; clock_dev:U1|OUT1 ; 3.528 ; 3.590 ; Rise       ; clock_dev:U1|OUT1 ;
;  out0[0]  ; clock_dev:U1|OUT1 ; 3.528 ; 3.590 ; Rise       ; clock_dev:U1|OUT1 ;
;  out0[1]  ; clock_dev:U1|OUT1 ; 3.771 ; 3.858 ; Rise       ; clock_dev:U1|OUT1 ;
;  out0[2]  ; clock_dev:U1|OUT1 ; 3.930 ; 4.039 ; Rise       ; clock_dev:U1|OUT1 ;
;  out0[3]  ; clock_dev:U1|OUT1 ; 3.632 ; 3.700 ; Rise       ; clock_dev:U1|OUT1 ;
; out1[*]   ; clock_dev:U1|OUT1 ; 3.898 ; 4.013 ; Rise       ; clock_dev:U1|OUT1 ;
;  out1[0]  ; clock_dev:U1|OUT1 ; 3.898 ; 4.013 ; Rise       ; clock_dev:U1|OUT1 ;
;  out1[1]  ; clock_dev:U1|OUT1 ; 4.111 ; 4.245 ; Rise       ; clock_dev:U1|OUT1 ;
;  out1[2]  ; clock_dev:U1|OUT1 ; 4.125 ; 4.256 ; Rise       ; clock_dev:U1|OUT1 ;
;  out1[3]  ; clock_dev:U1|OUT1 ; 4.260 ; 4.385 ; Rise       ; clock_dev:U1|OUT1 ;
; ref       ; clock_dev:U1|OUT1 ; 2.209 ;       ; Rise       ; clock_dev:U1|OUT1 ;
; ref       ; clock_dev:U1|OUT1 ;       ; 2.295 ; Fall       ; clock_dev:U1|OUT1 ;
+-----------+-------------------+-------+-------+------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; reseta        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; resetb        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ref           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out0[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out0[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out0[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out0[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out1[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out1[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out1[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out1[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RESET                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; UP                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; reseta        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; resetb        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ref           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; out0[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; out0[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; out0[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; out0[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; out1[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; out1[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; out1[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; out1[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX0[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; HEX0[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX0[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; HEX0[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; HEX1[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; reseta        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; resetb        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ref           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; out0[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; out0[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; out0[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; out0[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; out1[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; out1[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; out1[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; out1[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; HEX0[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; HEX0[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; HEX1[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; reseta        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; resetb        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ref           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out0[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; out0[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; out0[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; out0[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; out1[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; out1[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; out1[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; out1[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; HEX0[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; HEX0[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; HEX0[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; HEX1[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; HEX1[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; HEX1[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; HEX1[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; HEX1[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------+
; Setup Transfers                                                                   ;
+-------------------+-------------------+----------+----------+----------+----------+
; From Clock        ; To Clock          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------+-------------------+----------+----------+----------+----------+
; CLK               ; CLK               ; 9808     ; 0        ; 0        ; 0        ;
; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 98       ; 0        ; 0        ; 0        ;
+-------------------+-------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------+
; Hold Transfers                                                                    ;
+-------------------+-------------------+----------+----------+----------+----------+
; From Clock        ; To Clock          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------+-------------------+----------+----------+----------+----------+
; CLK               ; CLK               ; 9808     ; 0        ; 0        ; 0        ;
; clock_dev:U1|OUT1 ; clock_dev:U1|OUT1 ; 98       ; 0        ; 0        ; 0        ;
+-------------------+-------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 70    ; 70   ;
; Unconstrained Output Ports      ; 23    ; 23   ;
; Unconstrained Output Port Paths ; 65    ; 65   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 15.0.0 Build 145 04/22/2015 SJ Full Version
    Info: Processing started: Fri Sep 25 02:40:48 2015
Info: Command: quartus_sta lab3 -c lab3
Info: qsta_default_script.tcl version: #11
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'lab3.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
    Info (332105): create_clock -period 1.000 -name clock_dev:U1|OUT1 clock_dev:U1|OUT1
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.191
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.191            -100.072 CLK 
    Info (332119):    -2.002             -11.261 clock_dev:U1|OUT1 
Info (332146): Worst-case hold slack is 0.390
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.390               0.000 CLK 
    Info (332119):     0.403               0.000 clock_dev:U1|OUT1 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -37.695 CLK 
    Info (332119):    -1.285             -11.565 clock_dev:U1|OUT1 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.709
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.709             -89.101 CLK 
    Info (332119):    -1.710              -9.331 clock_dev:U1|OUT1 
Info (332146): Worst-case hold slack is 0.349
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.349               0.000 CLK 
    Info (332119):     0.353               0.000 clock_dev:U1|OUT1 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -37.695 CLK 
    Info (332119):    -1.285             -11.565 clock_dev:U1|OUT1 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.080
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.080             -35.649 CLK 
    Info (332119):    -0.433              -1.722 clock_dev:U1|OUT1 
Info (332146): Worst-case hold slack is 0.181
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.181               0.000 CLK 
    Info (332119):     0.182               0.000 clock_dev:U1|OUT1 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -31.772 CLK 
    Info (332119):    -1.000              -9.000 clock_dev:U1|OUT1 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 1028 megabytes
    Info: Processing ended: Fri Sep 25 02:40:50 2015
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


