# 第三章 模块的结构、数据类型、变量和基本运算符号

## 概述
在本章中将详细的学习Verilog语法中关于模块的结构、数据类型、变量和基本运算符号等语法要素。

## 3.1 模块的结构
Verilog的基本设计单元是"模块"(block)。一个模块是由两部分组成的，一部分描述接口，另一部分描述逻辑功能，即定义输入时如何应i想输出的。

```verilog
module block(a,b,c,d)
    input a,b;
    output c,d;

    assign c = a|b;
    assign d = a&b;
endmodule
```

模块中的第二三行说明接口的信号流向，第四五行说明了模块的逻辑功能。

从这一例子可以看出，Verilog结构位于在module和endmodule声明语句之间，每个Verilog程序包括4个主要部分:端口定义、I/O说明、内部信号声明和功能定义。

### 3.1.1 模块的端口定义
模块的端口声明了模块的输入输出口。其格式如下:
`module 模块名(口1，口2，--)`
模块的端口表示的是模块的输入和输出口名，也就是说，它与别的模块联系端口的标识。

在模块备引用时，在引用的模块中，有些信号要输入到被引用的模块中，有的信号需要从被引用的模块中取出来。在引用模块时可以用两种方法连接:
> + (1)在引用时，严格按照模块定义的端口顺序来连接，不用表明原模块定义时规定的宽口名，例如:
>> + 模块名(连接端口1信号名，连接端口2信号名，--);
> + (2)在引用时，用"."符号，表明原模块是定义时规定的端口名，例如:
>> + 模块名(.端口1名(连接信号1名)，端口2名(连接信号2名)，---)；

这样表示的好处在于可以用端口名与被引用的模块的端口相对应，而不必严格按端口顺序对应，提高了程序的可读性和可以执行。

例如:
```verilog
MyDesignMK M1(.sin(Serialln), .pout(ParallelOut), --);
```

其中，.sin和.punt都是M1的端口名，而M1则是与MyDesignMK完全一样的模块。MyDesignMK已经在另一个模块中定义过，它有两个端口，即sin和pout。与sin口连接的信号为Serialln，与pout连接的信号名为ParallelOut。

### 3.1.2 模块内容