# Conception et ImplÃ©mentation d'un OS Temps RÃ©el Multi-cÅ“urs (Bare Metal)
## ğŸ“– PrÃ©sentation

Ce projet est une implÃ©mentation complÃ¨te d'un **exÃ©cutif et ordonnanceur temps rÃ©el non-prÃ©emptif**, dÃ©veloppÃ© "Bare Metal" (sans systÃ¨me d'exploitation hÃ´te) sur une plateforme **Quad-CÅ“ur ARM Cortex-A53** (Raspberry Pi 3).

L'objectif est de maÃ®triser les contraintes des systÃ¨mes critiques embarquÃ©s en gÃ©rant directement le matÃ©riel, de la cohÃ©rence mÃ©moire inter-cÅ“urs jusqu'au dÃ©ploiement du noyau. Le projet intÃ¨gre une approche **Model-Based Design** pour la gÃ©nÃ©ration de l'ordonnanceur.

---

## ğŸš€ FonctionnalitÃ©s Techniques ClÃ©s

### ğŸ§  CÅ“ur du SystÃ¨me (Kernel & Ordonnancement)
* **Architecture Multi-cÅ“urs :** Exploitation parallÃ¨le des 4 cÅ“urs du processeur BCM2837.
* **Ordonnanceur Temps RÃ©el :** ExÃ©cutif non-prÃ©emptif garantissant le dÃ©terminisme temporel.
* **Model-Based Design :** ModÃ©lisation des tÃ¢ches et gÃ©nÃ©ration du code de contrÃ´le via le langage synchrone **Heptagon/Esterel**.
* **Gestion MÃ©moire (MMU) :** Configuration de la traduction d'adresses (VA/PA) et des attributs de mÃ©moire (Device vs Normal Memory).

### âš¡ Synchronisation & CohÃ©rence des DonnÃ©es
* **Primitives Atomiques :** ImplÃ©mentation manuelle en Assembleur AArch64 des instructions **Store-Release (STLR) / Load-Acquire (LDAR)** pour garantir la cohÃ©rence sÃ©quentielle en mÃ©moire partagÃ©e.
* **MÃ©canismes AvancÃ©s :**
    * Mise en Å“uvre d'**horloges vectorielles** pour l'ordonnancement distribuÃ©.
    * Gestion des verrous (Spinlocks) et barriÃ¨res mÃ©moire (`DMB`, `DSB`).

### ğŸ› ï¸ Board Support Package (BSP) & Outillage
* **Bootloader PersonnalisÃ© :** DÃ©veloppement du protocole de chargement initial en Assembleur (initialisation des piles EL1/EL2, vecteurs d'interruption).
* **Drivers PÃ©riphÃ©riques :** Pilotes bas niveau pour l'UART (Mini-UART), les GPIOs et les Timers.
* **ChaÃ®ne de DÃ©ploiement :** Outil hÃ´te pour charger le kernel en RAM via la liaison sÃ©rie.

---

## ğŸ“‚ Architecture du Code

Le projet est structurÃ© pour sÃ©parer clairement les couches matÃ©rielles et logicielles :

```bash
RPI3-Multicore-RTOS/
â”œâ”€â”€ ğŸ“‚ Bootloader_RPi/   # Firmware d'amorÃ§age (ASM/C)
â”œâ”€â”€ ğŸ“‚ librpi3/          # BSP : Drivers bas niveau (MMU, UART, GPIO, Vector Tables)
â”œâ”€â”€ ğŸ“‚ Model_Design/     # ModÃ©lisation synchrone (Fichiers .ept Heptagon)
â”œâ”€â”€ ğŸ“‚ Project_Final/    # Noyau de l'OS (Kernel)
â”‚   â”œâ”€â”€ ğŸ“‚ gen-t1042/    # Code gÃ©nÃ©rÃ© automatiquement (Ordonnancement)
â”‚   â”œâ”€â”€ main.c           # Point d'entrÃ©e du noyau
â”‚   â””â”€â”€ threads/         # ImplÃ©mentation des tÃ¢ches par cÅ“ur
â””â”€â”€ ğŸ“‚ Tools_Loader/     # Outil de dÃ©ploiement sÃ©rie (Host PC)
