# Calculadora RPN (Reverse Polish Notation) em FPGA

## ğŸ“– VisÃ£o Geral

Este projeto implementa uma calculadora digital baseada em RPN (Reverse Polish Notation) para a placa DE10-Lite. O sistema utiliza operandos de 8 bits e permite entrada de nÃºmeros e operadores seguindo o modelo RPN, com visualizaÃ§Ã£o em diferentes bases (decimal, octal e hexadecimal).

## ğŸ—ï¸ Estrutura do Projeto

### âœ… **MÃ³dulos Implementados:**

#### **OperaÃ§Ãµes AritmÃ©ticas:**
- `somador_8bits.v` - Soma de 8 bits com detecÃ§Ã£o de overflow
- `subtrator_8bits.v` - SubtraÃ§Ã£o de 8 bits usando complemento de 2
- `multiplicador_8bits.v` - MultiplicaÃ§Ã£o de 8 bits com saturaÃ§Ã£o
- `divisor_8bits.v` - DivisÃ£o de 8 bits com detecÃ§Ã£o de divisÃ£o por zero

#### **OperaÃ§Ãµes LÃ³gicas:**
- `unidade_and_8bits.v` - OperaÃ§Ã£o AND de 8 bits
- `unidade_or_8bits.v` - OperaÃ§Ã£o OR de 8 bits
- `unidade_xor_8bits.v` - OperaÃ§Ã£o XOR de 8 bits
- `unidade_not_8bits.v` - OperaÃ§Ã£o NOT de 8 bits

#### **Sistema RPN:**
- `sistema_rpn.v` - Gerenciamento da pilha RPN com registradores
- `mux_2_para_1_8bits.v` - Multiplexador 2:1 de 8 bits
- `mux_2_para_1.v` - Multiplexador 2:1 bÃ¡sico

#### **ConversÃ£o de Bases:**
- `conversor_bases.v` - ConversÃ£o entre decimal, hexadecimal e octal
- `mux_4_para_1_4bits.v` - Multiplexador 4:1 de 4 bits
- `mux_4_para_1_7bits.v` - Multiplexador 4:1 de 7 bits
- `mux_4_para_1.v` - Multiplexador 4:1 bÃ¡sico
- `base_7seg.v` - Display da base selecionada

#### **ULA Principal:**
- `ula_8bits.v` - Unidade LÃ³gica e AritmÃ©tica de 8 bits
- `calculadora_rpn.v` - MÃ³dulo principal da calculadora

#### **MÃ³dulos de Teste:**
- `teste_modulos.v` - Arquivo de teste para verificaÃ§Ã£o de compilaÃ§Ã£o

## ğŸ”§ **Funcionalidades Implementadas:**

### **OperaÃ§Ãµes Suportadas:**
1. **AritmÃ©ticas:**
   - Soma (A + B)
   - SubtraÃ§Ã£o (A - B)
   - MultiplicaÃ§Ã£o (A Ã— B) com saturaÃ§Ã£o
   - DivisÃ£o (A Ã· B) com detecÃ§Ã£o de divisÃ£o por zero

2. **LÃ³gicas:**
   - AND (A & B)
   - OR (A | B)
   - XOR (A ^ B)
   - NOT (~A)

### **Flags de Status:**
- **Overflow (OV)** - DetecÃ§Ã£o de estouro aritmÃ©tico
- **Zero (Z)** - Resultado igual a zero
- **Carry out (COUT)** - Carry de saÃ­da
- **Erro (ERR)** - DivisÃ£o por zero ou resultado negativo

### **VisualizaÃ§Ã£o:**
- **Decimal** - ExibiÃ§Ã£o em base 10
- **Hexadecimal** - ExibiÃ§Ã£o em base 16
- **Octal** - ExibiÃ§Ã£o em base 8

## ğŸš§ **O que ainda precisa ser implementado:**

### **1. Sistema RPN Completo:**
- [ ] ImplementaÃ§Ã£o real de registradores (flip-flops)
- [ ] LÃ³gica de empilhamento/desempilhamento
- [ ] Controle de estado da pilha
- [ ] Interface de entrada RPN

### **2. IntegraÃ§Ã£o com a Placa DE10-Lite:**
- [ ] Mapeamento correto dos pinos da placa
- [ ] Controle de clock e reset
- [ ] Interface de entrada de 8 bits
- [ ] ConfiguraÃ§Ã£o do Quartus

### **3. Melhorias nos MÃ³dulos:**
- [ ] ImplementaÃ§Ã£o real do multiplicador (algoritmo de Booth)
- [ ] ImplementaÃ§Ã£o real do divisor (algoritmo de divisÃ£o)
- [ ] OtimizaÃ§Ã£o dos multiplexadores
- [ ] Tratamento de sinais de clock

### **4. Testes e ValidaÃ§Ã£o:**
- [ ] Testbench para simulaÃ§Ã£o
- [ ] Testes de funcionalidade
- [ ] ValidaÃ§Ã£o na placa fÃ­sica
- [ ] DocumentaÃ§Ã£o de uso

## ğŸ“‹ **Requisitos Atendidos:**

### âœ… **Parcialmente Atendidos:**
- OperaÃ§Ãµes aritmÃ©ticas e lÃ³gicas
- Flags de status
- VisualizaÃ§Ã£o em diferentes bases
- Estrutura modular

### âŒ **NÃ£o Atendidos:**
- Sistema RPN funcional
- Entrada de operandos de 8 bits
- IntegraÃ§Ã£o com a placa DE10-Lite
- MemÃ³ria/registradores reais

## ğŸ”„ **PrÃ³ximos Passos:**

1. **Implementar registradores reais** usando flip-flops
2. **Criar sistema de clock** para sincronizaÃ§Ã£o
3. **Integrar com a placa DE10-Lite** mapeando pinos corretos
4. **Implementar interface RPN** com botÃµes de entrada
5. **Criar testbench** para validaÃ§Ã£o
6. **Otimizar mÃ³dulos** para melhor performance

## ğŸ“ **Arquivos do Projeto:**

```
/
â”œâ”€â”€ unidade_not_8bits.v          # OperaÃ§Ã£o NOT
â”œâ”€â”€ conversor_bases.v            # ConversÃ£o de bases
â”œâ”€â”€ mux_4_para_1_4bits.v        # MUX 4:1 de 4 bits
â”œâ”€â”€ mux_4_para_1_7bits.v        # MUX 4:1 de 7 bits
â”œâ”€â”€ mux_4_para_1.v              # MUX 4:1 bÃ¡sico
â”œâ”€â”€ mux_2_para_1_8bits.v        # MUX 2:1 de 8 bits
â”œâ”€â”€ mux_2_para_1.v              # MUX 2:1 bÃ¡sico
â”œâ”€â”€ sistema_rpn.v               # Sistema RPN
â”œâ”€â”€ ula_8bits.v                 # ULA principal
â”œâ”€â”€ somador_8bits.v             # Somador de 8 bits
â”œâ”€â”€ subtrator_8bits.v           # Subtrator de 8 bits
â”œâ”€â”€ multiplicador_8bits.v       # Multiplicador de 8 bits
â”œâ”€â”€ divisor_8bits.v             # Divisor de 8 bits
â”œâ”€â”€ unidade_and_8bits.v         # OperaÃ§Ã£o AND
â”œâ”€â”€ unidade_or_8bits.v          # OperaÃ§Ã£o OR
â”œâ”€â”€ unidade_xor_8bits.v         # OperaÃ§Ã£o XOR
â”œâ”€â”€ calculadora_rpn.v           # MÃ³dulo principal
â”œâ”€â”€ base_7seg.v                 # Display da base
â”œâ”€â”€ teste_modulos.v             # Arquivo de teste
â””â”€â”€ README_RPN.md               # Este arquivo
```

## âš ï¸ **Notas Importantes:**

1. **ImplementaÃ§Ã£o Estrutural:** Todos os mÃ³dulos foram implementados usando apenas portas lÃ³gicas bÃ¡sicas (AND, OR, NOT, XOR) e multiplexadores, sem uso de `assign` ou `always`.

2. **SimplificaÃ§Ãµes:** Alguns mÃ³dulos (multiplicador e divisor) foram simplificados para demonstraÃ§Ã£o. Em uma implementaÃ§Ã£o real, seriam necessÃ¡rios algoritmos mais complexos.

3. **Registradores:** O sistema RPN atual usa fios para simular registradores. Em uma implementaÃ§Ã£o real, seriam necessÃ¡rios flip-flops.

4. **Clock:** O sistema atual nÃ£o usa clock. Para funcionar corretamente, seria necessÃ¡rio implementar um sistema de clock.

## ğŸ¯ **Objetivo Final:**

Criar uma calculadora RPN funcional que:
- Aceite entrada de nÃºmeros de 8 bits
- Execute operaÃ§Ãµes aritmÃ©ticas e lÃ³gicas
- Armazene resultados em registradores
- Exiba resultados em diferentes bases
- Funcione corretamente na placa DE10-Lite
