Timing Analyzer report for lab_ms_sv5
Tue Mar 19 17:23:13 2024
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK'
 13. Slow 1200mV 85C Model Hold: 'CLK'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'CLK'
 22. Slow 1200mV 0C Model Hold: 'CLK'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'CLK'
 30. Fast 1200mV 0C Model Hold: 'CLK'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; lab_ms_sv5                                          ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6E22C8                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 32          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.07        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-16        ;   0.4%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 397.61 MHz ; 250.0 MHz       ; CLK        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; CLK   ; -1.515 ; -32.248            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.453 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; CLK   ; -3.000 ; -41.662                          ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                                 ;
+--------+-------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.515 ; master:UUT_master|fsm_MM.wr1D ; slave_EVEN:UUT_slave_EVEN|D_even[7] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.435      ;
; -1.515 ; master:UUT_master|fsm_MM.wr1D ; slave_EVEN:UUT_slave_EVEN|D_even[6] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.435      ;
; -1.515 ; master:UUT_master|fsm_MM.wr1D ; slave_EVEN:UUT_slave_EVEN|D_even[5] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.435      ;
; -1.515 ; master:UUT_master|fsm_MM.wr1D ; slave_EVEN:UUT_slave_EVEN|D_even[4] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.435      ;
; -1.515 ; master:UUT_master|fsm_MM.wr1D ; slave_EVEN:UUT_slave_EVEN|D_even[3] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.435      ;
; -1.515 ; master:UUT_master|fsm_MM.wr1D ; slave_EVEN:UUT_slave_EVEN|D_even[2] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.435      ;
; -1.515 ; master:UUT_master|fsm_MM.wr1D ; slave_EVEN:UUT_slave_EVEN|D_even[1] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.435      ;
; -1.515 ; master:UUT_master|fsm_MM.wr1D ; slave_EVEN:UUT_slave_EVEN|D_even[0] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.435      ;
; -1.416 ; master:UUT_master|cnt[0]      ; slave_ODD:UUT_slave_ODD|D_odd[7]    ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.336      ;
; -1.416 ; master:UUT_master|cnt[0]      ; slave_ODD:UUT_slave_ODD|D_odd[6]    ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.336      ;
; -1.416 ; master:UUT_master|cnt[0]      ; slave_ODD:UUT_slave_ODD|D_odd[5]    ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.336      ;
; -1.416 ; master:UUT_master|cnt[0]      ; slave_ODD:UUT_slave_ODD|D_odd[4]    ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.336      ;
; -1.416 ; master:UUT_master|cnt[0]      ; slave_ODD:UUT_slave_ODD|D_odd[3]    ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.336      ;
; -1.416 ; master:UUT_master|cnt[0]      ; slave_ODD:UUT_slave_ODD|D_odd[2]    ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.336      ;
; -1.416 ; master:UUT_master|cnt[0]      ; slave_ODD:UUT_slave_ODD|D_odd[1]    ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.336      ;
; -1.416 ; master:UUT_master|cnt[0]      ; slave_ODD:UUT_slave_ODD|D_odd[0]    ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.336      ;
; -1.338 ; master:UUT_master|cnt[2]      ; master:UUT_master|cnt[7]            ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.258      ;
; -1.250 ; master:UUT_master|cnt[1]      ; master:UUT_master|cnt[7]            ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.170      ;
; -1.244 ; master:UUT_master|cnt[0]      ; master:UUT_master|cnt[7]            ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.164      ;
; -1.242 ; master:UUT_master|fsm_MM.wr1D ; slave_ODD:UUT_slave_ODD|D_odd[7]    ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.162      ;
; -1.242 ; master:UUT_master|fsm_MM.wr1D ; slave_ODD:UUT_slave_ODD|D_odd[6]    ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.162      ;
; -1.242 ; master:UUT_master|fsm_MM.wr1D ; slave_ODD:UUT_slave_ODD|D_odd[5]    ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.162      ;
; -1.242 ; master:UUT_master|fsm_MM.wr1D ; slave_ODD:UUT_slave_ODD|D_odd[4]    ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.162      ;
; -1.242 ; master:UUT_master|fsm_MM.wr1D ; slave_ODD:UUT_slave_ODD|D_odd[3]    ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.162      ;
; -1.242 ; master:UUT_master|fsm_MM.wr1D ; slave_ODD:UUT_slave_ODD|D_odd[2]    ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.162      ;
; -1.242 ; master:UUT_master|fsm_MM.wr1D ; slave_ODD:UUT_slave_ODD|D_odd[1]    ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.162      ;
; -1.242 ; master:UUT_master|fsm_MM.wr1D ; slave_ODD:UUT_slave_ODD|D_odd[0]    ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.162      ;
; -1.227 ; master:UUT_master|cnt[0]      ; master:UUT_master|cnt[6]            ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.147      ;
; -1.223 ; master:UUT_master|cnt[1]      ; master:UUT_master|cnt[6]            ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.143      ;
; -1.196 ; master:UUT_master|cnt[4]      ; master:UUT_master|cnt[7]            ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.116      ;
; -1.192 ; master:UUT_master|cnt[2]      ; master:UUT_master|cnt[5]            ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.112      ;
; -1.162 ; master:UUT_master|cnt[2]      ; master:UUT_master|cnt[6]            ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.082      ;
; -1.120 ; master:UUT_master|fsm_MM.wr1D ; master:UUT_master|cnt[7]            ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.040      ;
; -1.120 ; master:UUT_master|fsm_MM.wr1D ; master:UUT_master|cnt[6]            ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.040      ;
; -1.120 ; master:UUT_master|fsm_MM.wr1D ; master:UUT_master|cnt[5]            ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.040      ;
; -1.120 ; master:UUT_master|fsm_MM.wr1D ; master:UUT_master|cnt[4]            ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.040      ;
; -1.120 ; master:UUT_master|fsm_MM.wr1D ; master:UUT_master|cnt[3]            ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.040      ;
; -1.120 ; master:UUT_master|fsm_MM.wr1D ; master:UUT_master|cnt[2]            ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.040      ;
; -1.120 ; master:UUT_master|fsm_MM.wr1D ; master:UUT_master|cnt[1]            ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.040      ;
; -1.104 ; master:UUT_master|cnt[1]      ; master:UUT_master|cnt[5]            ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.024      ;
; -1.098 ; master:UUT_master|cnt[0]      ; master:UUT_master|cnt[5]            ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.018      ;
; -1.097 ; master:UUT_master|cnt[3]      ; master:UUT_master|cnt[7]            ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.017      ;
; -1.081 ; master:UUT_master|cnt[0]      ; master:UUT_master|cnt[4]            ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.001      ;
; -1.081 ; master:UUT_master|cnt[3]      ; master:UUT_master|cnt[6]            ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.001      ;
; -1.077 ; master:UUT_master|cnt[1]      ; master:UUT_master|cnt[4]            ; CLK          ; CLK         ; 1.000        ; -0.081     ; 1.997      ;
; -1.068 ; master:UUT_master|cnt[0]      ; slave_EVEN:UUT_slave_EVEN|D_even[7] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 1.988      ;
; -1.068 ; master:UUT_master|cnt[0]      ; slave_EVEN:UUT_slave_EVEN|D_even[6] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 1.988      ;
; -1.068 ; master:UUT_master|cnt[0]      ; slave_EVEN:UUT_slave_EVEN|D_even[5] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 1.988      ;
; -1.068 ; master:UUT_master|cnt[0]      ; slave_EVEN:UUT_slave_EVEN|D_even[4] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 1.988      ;
; -1.068 ; master:UUT_master|cnt[0]      ; slave_EVEN:UUT_slave_EVEN|D_even[3] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 1.988      ;
; -1.068 ; master:UUT_master|cnt[0]      ; slave_EVEN:UUT_slave_EVEN|D_even[2] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 1.988      ;
; -1.068 ; master:UUT_master|cnt[0]      ; slave_EVEN:UUT_slave_EVEN|D_even[1] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 1.988      ;
; -1.068 ; master:UUT_master|cnt[0]      ; slave_EVEN:UUT_slave_EVEN|D_even[0] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 1.988      ;
; -1.050 ; master:UUT_master|cnt[4]      ; master:UUT_master|cnt[5]            ; CLK          ; CLK         ; 1.000        ; -0.081     ; 1.970      ;
; -1.049 ; master:UUT_master|cnt[6]      ; master:UUT_master|cnt[7]            ; CLK          ; CLK         ; 1.000        ; -0.081     ; 1.969      ;
; -1.046 ; master:UUT_master|cnt[2]      ; master:UUT_master|cnt[3]            ; CLK          ; CLK         ; 1.000        ; -0.081     ; 1.966      ;
; -1.020 ; master:UUT_master|cnt[4]      ; master:UUT_master|cnt[6]            ; CLK          ; CLK         ; 1.000        ; -0.081     ; 1.940      ;
; -1.016 ; master:UUT_master|cnt[2]      ; master:UUT_master|cnt[4]            ; CLK          ; CLK         ; 1.000        ; -0.081     ; 1.936      ;
; -0.958 ; master:UUT_master|cnt[1]      ; master:UUT_master|cnt[3]            ; CLK          ; CLK         ; 1.000        ; -0.081     ; 1.878      ;
; -0.952 ; master:UUT_master|cnt[0]      ; master:UUT_master|cnt[3]            ; CLK          ; CLK         ; 1.000        ; -0.081     ; 1.872      ;
; -0.951 ; master:UUT_master|cnt[5]      ; master:UUT_master|cnt[7]            ; CLK          ; CLK         ; 1.000        ; -0.081     ; 1.871      ;
; -0.951 ; master:UUT_master|cnt[3]      ; master:UUT_master|cnt[5]            ; CLK          ; CLK         ; 1.000        ; -0.081     ; 1.871      ;
; -0.946 ; master:UUT_master|cnt[2]      ; slave_EVEN:UUT_slave_EVEN|D_even[2] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 1.866      ;
; -0.935 ; master:UUT_master|cnt[0]      ; master:UUT_master|cnt[2]            ; CLK          ; CLK         ; 1.000        ; -0.081     ; 1.855      ;
; -0.935 ; master:UUT_master|cnt[5]      ; master:UUT_master|cnt[6]            ; CLK          ; CLK         ; 1.000        ; -0.081     ; 1.855      ;
; -0.935 ; master:UUT_master|cnt[3]      ; master:UUT_master|cnt[4]            ; CLK          ; CLK         ; 1.000        ; -0.081     ; 1.855      ;
; -0.931 ; master:UUT_master|cnt[1]      ; master:UUT_master|cnt[2]            ; CLK          ; CLK         ; 1.000        ; -0.081     ; 1.851      ;
; -0.917 ; master:UUT_master|cnt[1]      ; slave_EVEN:UUT_slave_EVEN|D_even[1] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 1.837      ;
; -0.773 ; master:UUT_master|cnt[7]      ; slave_EVEN:UUT_slave_EVEN|D_even[7] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 1.693      ;
; -0.763 ; master:UUT_master|cnt[3]      ; slave_EVEN:UUT_slave_EVEN|D_even[3] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 1.683      ;
; -0.732 ; master:UUT_master|cnt[6]      ; slave_EVEN:UUT_slave_EVEN|D_even[6] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 1.652      ;
; -0.602 ; master:UUT_master|cnt[5]      ; slave_EVEN:UUT_slave_EVEN|D_even[5] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 1.522      ;
; -0.566 ; master:UUT_master|cnt[4]      ; slave_EVEN:UUT_slave_EVEN|D_even[4] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 1.486      ;
; -0.415 ; master:UUT_master|fsm_MM.wr1D ; master:UUT_master|cnt[0]            ; CLK          ; CLK         ; 1.000        ; -0.081     ; 1.335      ;
; -0.374 ; master:UUT_master|cnt[1]      ; master:UUT_master|cnt[1]            ; CLK          ; CLK         ; 1.000        ; -0.081     ; 1.294      ;
; -0.367 ; master:UUT_master|cnt[2]      ; slave_ODD:UUT_slave_ODD|D_odd[2]    ; CLK          ; CLK         ; 1.000        ; -0.081     ; 1.287      ;
; -0.367 ; master:UUT_master|cnt[0]      ; master:UUT_master|cnt[1]            ; CLK          ; CLK         ; 1.000        ; -0.081     ; 1.287      ;
; -0.366 ; master:UUT_master|cnt[3]      ; slave_ODD:UUT_slave_ODD|D_odd[3]    ; CLK          ; CLK         ; 1.000        ; -0.081     ; 1.286      ;
; -0.366 ; master:UUT_master|cnt[5]      ; master:UUT_master|cnt[5]            ; CLK          ; CLK         ; 1.000        ; -0.081     ; 1.286      ;
; -0.366 ; master:UUT_master|cnt[3]      ; master:UUT_master|cnt[3]            ; CLK          ; CLK         ; 1.000        ; -0.081     ; 1.286      ;
; -0.351 ; master:UUT_master|cnt[4]      ; master:UUT_master|cnt[4]            ; CLK          ; CLK         ; 1.000        ; -0.081     ; 1.271      ;
; -0.350 ; master:UUT_master|cnt[6]      ; master:UUT_master|cnt[6]            ; CLK          ; CLK         ; 1.000        ; -0.081     ; 1.270      ;
; -0.348 ; master:UUT_master|cnt[2]      ; master:UUT_master|cnt[2]            ; CLK          ; CLK         ; 1.000        ; -0.081     ; 1.268      ;
; -0.335 ; master:UUT_master|cnt[6]      ; slave_ODD:UUT_slave_ODD|D_odd[6]    ; CLK          ; CLK         ; 1.000        ; -0.081     ; 1.255      ;
; -0.335 ; master:UUT_master|cnt[1]      ; slave_ODD:UUT_slave_ODD|D_odd[1]    ; CLK          ; CLK         ; 1.000        ; -0.081     ; 1.255      ;
; -0.185 ; master:UUT_master|cnt[5]      ; slave_ODD:UUT_slave_ODD|D_odd[5]    ; CLK          ; CLK         ; 1.000        ; -0.081     ; 1.105      ;
; -0.166 ; master:UUT_master|cnt[7]      ; slave_ODD:UUT_slave_ODD|D_odd[7]    ; CLK          ; CLK         ; 1.000        ; -0.081     ; 1.086      ;
; -0.149 ; master:UUT_master|cnt[4]      ; slave_ODD:UUT_slave_ODD|D_odd[4]    ; CLK          ; CLK         ; 1.000        ; -0.081     ; 1.069      ;
; -0.148 ; master:UUT_master|fsm_MM.nop  ; master:UUT_master|fsm_MM.wr1D       ; CLK          ; CLK         ; 1.000        ; -0.081     ; 1.068      ;
; -0.145 ; master:UUT_master|cnt[7]      ; master:UUT_master|cnt[7]            ; CLK          ; CLK         ; 1.000        ; -0.081     ; 1.065      ;
; 0.062  ; master:UUT_master|fsm_MM.nop  ; master:UUT_master|fsm_MM.nop        ; CLK          ; CLK         ; 1.000        ; -0.081     ; 0.858      ;
; 0.062  ; master:UUT_master|cnt[0]      ; master:UUT_master|cnt[0]            ; CLK          ; CLK         ; 1.000        ; -0.081     ; 0.858      ;
+--------+-------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                 ;
+-------+-------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.453 ; master:UUT_master|cnt[0]      ; master:UUT_master|cnt[0]            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.465 ; master:UUT_master|fsm_MM.nop  ; master:UUT_master|fsm_MM.nop        ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.758      ;
; 0.644 ; master:UUT_master|fsm_MM.nop  ; master:UUT_master|fsm_MM.wr1D       ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.937      ;
; 0.686 ; master:UUT_master|cnt[7]      ; master:UUT_master|cnt[7]            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.979      ;
; 0.715 ; master:UUT_master|cnt[4]      ; slave_ODD:UUT_slave_ODD|D_odd[4]    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.009      ;
; 0.731 ; master:UUT_master|cnt[7]      ; slave_ODD:UUT_slave_ODD|D_odd[7]    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.025      ;
; 0.732 ; master:UUT_master|cnt[0]      ; slave_EVEN:UUT_slave_EVEN|D_even[0] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.026      ;
; 0.745 ; master:UUT_master|cnt[5]      ; slave_ODD:UUT_slave_ODD|D_odd[5]    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.039      ;
; 0.762 ; master:UUT_master|cnt[2]      ; master:UUT_master|cnt[2]            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.055      ;
; 0.764 ; master:UUT_master|cnt[6]      ; master:UUT_master|cnt[6]            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; master:UUT_master|cnt[4]      ; master:UUT_master|cnt[4]            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.057      ;
; 0.766 ; master:UUT_master|cnt[5]      ; master:UUT_master|cnt[5]            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; master:UUT_master|cnt[3]      ; master:UUT_master|cnt[3]            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.059      ;
; 0.783 ; master:UUT_master|cnt[1]      ; master:UUT_master|cnt[1]            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.076      ;
; 0.785 ; master:UUT_master|cnt[0]      ; master:UUT_master|cnt[1]            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.078      ;
; 0.814 ; master:UUT_master|fsm_MM.wr1D ; slave_ODD:UUT_slave_ODD|D_odd[1]    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.108      ;
; 0.818 ; master:UUT_master|fsm_MM.wr1D ; slave_ODD:UUT_slave_ODD|D_odd[6]    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.112      ;
; 0.836 ; master:UUT_master|fsm_MM.wr1D ; slave_ODD:UUT_slave_ODD|D_odd[2]    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.130      ;
; 0.837 ; master:UUT_master|fsm_MM.wr1D ; slave_ODD:UUT_slave_ODD|D_odd[3]    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.131      ;
; 0.859 ; master:UUT_master|fsm_MM.wr1D ; master:UUT_master|cnt[0]            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.152      ;
; 0.867 ; master:UUT_master|cnt[6]      ; slave_ODD:UUT_slave_ODD|D_odd[6]    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.161      ;
; 0.871 ; master:UUT_master|cnt[1]      ; slave_ODD:UUT_slave_ODD|D_odd[1]    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.165      ;
; 0.913 ; master:UUT_master|cnt[2]      ; slave_ODD:UUT_slave_ODD|D_odd[2]    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.207      ;
; 0.913 ; master:UUT_master|cnt[3]      ; slave_ODD:UUT_slave_ODD|D_odd[3]    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.207      ;
; 1.091 ; master:UUT_master|fsm_MM.wr1D ; slave_ODD:UUT_slave_ODD|D_odd[4]    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.385      ;
; 1.097 ; master:UUT_master|cnt[4]      ; slave_EVEN:UUT_slave_EVEN|D_even[4] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.391      ;
; 1.117 ; master:UUT_master|cnt[2]      ; master:UUT_master|cnt[3]            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.410      ;
; 1.118 ; master:UUT_master|cnt[6]      ; master:UUT_master|cnt[7]            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.411      ;
; 1.118 ; master:UUT_master|cnt[4]      ; master:UUT_master|cnt[5]            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.411      ;
; 1.123 ; master:UUT_master|cnt[0]      ; slave_ODD:UUT_slave_ODD|D_odd[0]    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.417      ;
; 1.125 ; master:UUT_master|fsm_MM.wr1D ; slave_EVEN:UUT_slave_EVEN|D_even[0] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.419      ;
; 1.125 ; master:UUT_master|cnt[1]      ; master:UUT_master|cnt[2]            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.418      ;
; 1.127 ; master:UUT_master|cnt[5]      ; slave_EVEN:UUT_slave_EVEN|D_even[5] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.421      ;
; 1.127 ; master:UUT_master|cnt[5]      ; master:UUT_master|cnt[6]            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.420      ;
; 1.127 ; master:UUT_master|cnt[3]      ; master:UUT_master|cnt[4]            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.420      ;
; 1.128 ; master:UUT_master|cnt[0]      ; master:UUT_master|cnt[2]            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.421      ;
; 1.134 ; master:UUT_master|cnt[1]      ; master:UUT_master|cnt[3]            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.427      ;
; 1.136 ; master:UUT_master|cnt[5]      ; master:UUT_master|cnt[7]            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.429      ;
; 1.136 ; master:UUT_master|cnt[3]      ; master:UUT_master|cnt[5]            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.429      ;
; 1.137 ; master:UUT_master|cnt[0]      ; master:UUT_master|cnt[3]            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.430      ;
; 1.148 ; master:UUT_master|fsm_MM.wr1D ; slave_ODD:UUT_slave_ODD|D_odd[7]    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.442      ;
; 1.191 ; master:UUT_master|fsm_MM.wr1D ; slave_ODD:UUT_slave_ODD|D_odd[5]    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.485      ;
; 1.199 ; master:UUT_master|fsm_MM.wr1D ; slave_EVEN:UUT_slave_EVEN|D_even[6] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.493      ;
; 1.226 ; master:UUT_master|fsm_MM.wr1D ; slave_EVEN:UUT_slave_EVEN|D_even[3] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.520      ;
; 1.248 ; master:UUT_master|cnt[2]      ; master:UUT_master|cnt[4]            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.541      ;
; 1.249 ; master:UUT_master|cnt[4]      ; master:UUT_master|cnt[6]            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.542      ;
; 1.257 ; master:UUT_master|cnt[2]      ; master:UUT_master|cnt[5]            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.550      ;
; 1.258 ; master:UUT_master|cnt[4]      ; master:UUT_master|cnt[7]            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.551      ;
; 1.265 ; master:UUT_master|cnt[1]      ; master:UUT_master|cnt[4]            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.558      ;
; 1.267 ; master:UUT_master|cnt[6]      ; slave_EVEN:UUT_slave_EVEN|D_even[6] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.561      ;
; 1.267 ; master:UUT_master|cnt[3]      ; master:UUT_master|cnt[6]            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.560      ;
; 1.268 ; master:UUT_master|cnt[0]      ; master:UUT_master|cnt[4]            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.561      ;
; 1.274 ; master:UUT_master|cnt[1]      ; master:UUT_master|cnt[5]            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.567      ;
; 1.276 ; master:UUT_master|cnt[3]      ; master:UUT_master|cnt[7]            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.569      ;
; 1.277 ; master:UUT_master|cnt[0]      ; master:UUT_master|cnt[5]            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.570      ;
; 1.304 ; master:UUT_master|cnt[3]      ; slave_EVEN:UUT_slave_EVEN|D_even[3] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.598      ;
; 1.339 ; master:UUT_master|cnt[7]      ; slave_EVEN:UUT_slave_EVEN|D_even[7] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.633      ;
; 1.371 ; master:UUT_master|fsm_MM.wr1D ; slave_EVEN:UUT_slave_EVEN|D_even[1] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.665      ;
; 1.375 ; master:UUT_master|fsm_MM.wr1D ; slave_EVEN:UUT_slave_EVEN|D_even[2] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.669      ;
; 1.388 ; master:UUT_master|cnt[2]      ; master:UUT_master|cnt[6]            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.681      ;
; 1.397 ; master:UUT_master|cnt[2]      ; master:UUT_master|cnt[7]            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.690      ;
; 1.405 ; master:UUT_master|cnt[1]      ; master:UUT_master|cnt[6]            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.698      ;
; 1.408 ; master:UUT_master|cnt[0]      ; master:UUT_master|cnt[6]            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.701      ;
; 1.412 ; master:UUT_master|cnt[1]      ; slave_EVEN:UUT_slave_EVEN|D_even[1] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.706      ;
; 1.414 ; master:UUT_master|cnt[1]      ; master:UUT_master|cnt[7]            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.707      ;
; 1.417 ; master:UUT_master|cnt[0]      ; master:UUT_master|cnt[7]            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.710      ;
; 1.452 ; master:UUT_master|cnt[2]      ; slave_EVEN:UUT_slave_EVEN|D_even[2] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.746      ;
; 1.489 ; master:UUT_master|fsm_MM.wr1D ; slave_EVEN:UUT_slave_EVEN|D_even[4] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.783      ;
; 1.533 ; master:UUT_master|fsm_MM.wr1D ; slave_ODD:UUT_slave_ODD|D_odd[0]    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.827      ;
; 1.579 ; master:UUT_master|fsm_MM.wr1D ; slave_EVEN:UUT_slave_EVEN|D_even[5] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.873      ;
; 1.754 ; master:UUT_master|cnt[0]      ; slave_EVEN:UUT_slave_EVEN|D_even[7] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 2.048      ;
; 1.754 ; master:UUT_master|cnt[0]      ; slave_EVEN:UUT_slave_EVEN|D_even[6] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 2.048      ;
; 1.754 ; master:UUT_master|cnt[0]      ; slave_EVEN:UUT_slave_EVEN|D_even[5] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 2.048      ;
; 1.754 ; master:UUT_master|cnt[0]      ; slave_EVEN:UUT_slave_EVEN|D_even[4] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 2.048      ;
; 1.754 ; master:UUT_master|cnt[0]      ; slave_EVEN:UUT_slave_EVEN|D_even[3] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 2.048      ;
; 1.754 ; master:UUT_master|cnt[0]      ; slave_EVEN:UUT_slave_EVEN|D_even[2] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 2.048      ;
; 1.754 ; master:UUT_master|cnt[0]      ; slave_EVEN:UUT_slave_EVEN|D_even[1] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 2.048      ;
; 1.758 ; master:UUT_master|fsm_MM.wr1D ; slave_EVEN:UUT_slave_EVEN|D_even[7] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 2.052      ;
; 1.766 ; master:UUT_master|fsm_MM.wr1D ; master:UUT_master|cnt[7]            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 2.059      ;
; 1.766 ; master:UUT_master|fsm_MM.wr1D ; master:UUT_master|cnt[6]            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 2.059      ;
; 1.766 ; master:UUT_master|fsm_MM.wr1D ; master:UUT_master|cnt[5]            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 2.059      ;
; 1.766 ; master:UUT_master|fsm_MM.wr1D ; master:UUT_master|cnt[4]            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 2.059      ;
; 1.766 ; master:UUT_master|fsm_MM.wr1D ; master:UUT_master|cnt[3]            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 2.059      ;
; 1.766 ; master:UUT_master|fsm_MM.wr1D ; master:UUT_master|cnt[2]            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 2.059      ;
; 1.766 ; master:UUT_master|fsm_MM.wr1D ; master:UUT_master|cnt[1]            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 2.059      ;
; 2.072 ; master:UUT_master|cnt[0]      ; slave_ODD:UUT_slave_ODD|D_odd[7]    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 2.366      ;
; 2.072 ; master:UUT_master|cnt[0]      ; slave_ODD:UUT_slave_ODD|D_odd[6]    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 2.366      ;
; 2.072 ; master:UUT_master|cnt[0]      ; slave_ODD:UUT_slave_ODD|D_odd[5]    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 2.366      ;
; 2.072 ; master:UUT_master|cnt[0]      ; slave_ODD:UUT_slave_ODD|D_odd[4]    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 2.366      ;
; 2.072 ; master:UUT_master|cnt[0]      ; slave_ODD:UUT_slave_ODD|D_odd[3]    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 2.366      ;
; 2.072 ; master:UUT_master|cnt[0]      ; slave_ODD:UUT_slave_ODD|D_odd[2]    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 2.366      ;
; 2.072 ; master:UUT_master|cnt[0]      ; slave_ODD:UUT_slave_ODD|D_odd[1]    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 2.366      ;
+-------+-------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 423.01 MHz ; 250.0 MHz       ; CLK        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -1.364 ; -28.201           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.401 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -41.662                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                                  ;
+--------+-------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.364 ; master:UUT_master|fsm_MM.wr1D ; slave_EVEN:UUT_slave_EVEN|D_even[7] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.293      ;
; -1.364 ; master:UUT_master|fsm_MM.wr1D ; slave_EVEN:UUT_slave_EVEN|D_even[6] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.293      ;
; -1.364 ; master:UUT_master|fsm_MM.wr1D ; slave_EVEN:UUT_slave_EVEN|D_even[5] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.293      ;
; -1.364 ; master:UUT_master|fsm_MM.wr1D ; slave_EVEN:UUT_slave_EVEN|D_even[4] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.293      ;
; -1.364 ; master:UUT_master|fsm_MM.wr1D ; slave_EVEN:UUT_slave_EVEN|D_even[3] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.293      ;
; -1.364 ; master:UUT_master|fsm_MM.wr1D ; slave_EVEN:UUT_slave_EVEN|D_even[2] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.293      ;
; -1.364 ; master:UUT_master|fsm_MM.wr1D ; slave_EVEN:UUT_slave_EVEN|D_even[1] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.293      ;
; -1.364 ; master:UUT_master|fsm_MM.wr1D ; slave_EVEN:UUT_slave_EVEN|D_even[0] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.293      ;
; -1.268 ; master:UUT_master|cnt[0]      ; slave_ODD:UUT_slave_ODD|D_odd[7]    ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.197      ;
; -1.268 ; master:UUT_master|cnt[0]      ; slave_ODD:UUT_slave_ODD|D_odd[6]    ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.197      ;
; -1.268 ; master:UUT_master|cnt[0]      ; slave_ODD:UUT_slave_ODD|D_odd[5]    ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.197      ;
; -1.268 ; master:UUT_master|cnt[0]      ; slave_ODD:UUT_slave_ODD|D_odd[4]    ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.197      ;
; -1.268 ; master:UUT_master|cnt[0]      ; slave_ODD:UUT_slave_ODD|D_odd[3]    ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.197      ;
; -1.268 ; master:UUT_master|cnt[0]      ; slave_ODD:UUT_slave_ODD|D_odd[2]    ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.197      ;
; -1.268 ; master:UUT_master|cnt[0]      ; slave_ODD:UUT_slave_ODD|D_odd[1]    ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.197      ;
; -1.268 ; master:UUT_master|cnt[0]      ; slave_ODD:UUT_slave_ODD|D_odd[0]    ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.197      ;
; -1.107 ; master:UUT_master|fsm_MM.wr1D ; slave_ODD:UUT_slave_ODD|D_odd[7]    ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.036      ;
; -1.107 ; master:UUT_master|fsm_MM.wr1D ; slave_ODD:UUT_slave_ODD|D_odd[6]    ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.036      ;
; -1.107 ; master:UUT_master|fsm_MM.wr1D ; slave_ODD:UUT_slave_ODD|D_odd[5]    ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.036      ;
; -1.107 ; master:UUT_master|fsm_MM.wr1D ; slave_ODD:UUT_slave_ODD|D_odd[4]    ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.036      ;
; -1.107 ; master:UUT_master|fsm_MM.wr1D ; slave_ODD:UUT_slave_ODD|D_odd[3]    ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.036      ;
; -1.107 ; master:UUT_master|fsm_MM.wr1D ; slave_ODD:UUT_slave_ODD|D_odd[2]    ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.036      ;
; -1.107 ; master:UUT_master|fsm_MM.wr1D ; slave_ODD:UUT_slave_ODD|D_odd[1]    ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.036      ;
; -1.107 ; master:UUT_master|fsm_MM.wr1D ; slave_ODD:UUT_slave_ODD|D_odd[0]    ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.036      ;
; -1.090 ; master:UUT_master|cnt[2]      ; master:UUT_master|cnt[7]            ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.019      ;
; -1.016 ; master:UUT_master|cnt[0]      ; master:UUT_master|cnt[6]            ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.945      ;
; -1.011 ; master:UUT_master|cnt[1]      ; master:UUT_master|cnt[7]            ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.940      ;
; -1.010 ; master:UUT_master|cnt[1]      ; master:UUT_master|cnt[6]            ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.939      ;
; -1.005 ; master:UUT_master|cnt[0]      ; master:UUT_master|cnt[7]            ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.934      ;
; -0.969 ; master:UUT_master|cnt[4]      ; master:UUT_master|cnt[7]            ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.898      ;
; -0.964 ; master:UUT_master|cnt[2]      ; master:UUT_master|cnt[5]            ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.893      ;
; -0.940 ; master:UUT_master|fsm_MM.wr1D ; master:UUT_master|cnt[7]            ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.869      ;
; -0.940 ; master:UUT_master|fsm_MM.wr1D ; master:UUT_master|cnt[6]            ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.869      ;
; -0.940 ; master:UUT_master|fsm_MM.wr1D ; master:UUT_master|cnt[5]            ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.869      ;
; -0.940 ; master:UUT_master|fsm_MM.wr1D ; master:UUT_master|cnt[4]            ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.869      ;
; -0.940 ; master:UUT_master|fsm_MM.wr1D ; master:UUT_master|cnt[3]            ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.869      ;
; -0.940 ; master:UUT_master|fsm_MM.wr1D ; master:UUT_master|cnt[2]            ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.869      ;
; -0.940 ; master:UUT_master|fsm_MM.wr1D ; master:UUT_master|cnt[1]            ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.869      ;
; -0.940 ; master:UUT_master|cnt[0]      ; slave_EVEN:UUT_slave_EVEN|D_even[7] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.869      ;
; -0.940 ; master:UUT_master|cnt[0]      ; slave_EVEN:UUT_slave_EVEN|D_even[6] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.869      ;
; -0.940 ; master:UUT_master|cnt[0]      ; slave_EVEN:UUT_slave_EVEN|D_even[5] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.869      ;
; -0.940 ; master:UUT_master|cnt[0]      ; slave_EVEN:UUT_slave_EVEN|D_even[4] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.869      ;
; -0.940 ; master:UUT_master|cnt[0]      ; slave_EVEN:UUT_slave_EVEN|D_even[3] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.869      ;
; -0.940 ; master:UUT_master|cnt[0]      ; slave_EVEN:UUT_slave_EVEN|D_even[2] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.869      ;
; -0.940 ; master:UUT_master|cnt[0]      ; slave_EVEN:UUT_slave_EVEN|D_even[1] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.869      ;
; -0.940 ; master:UUT_master|cnt[0]      ; slave_EVEN:UUT_slave_EVEN|D_even[0] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.869      ;
; -0.925 ; master:UUT_master|cnt[2]      ; master:UUT_master|cnt[6]            ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.854      ;
; -0.890 ; master:UUT_master|cnt[0]      ; master:UUT_master|cnt[4]            ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.819      ;
; -0.889 ; master:UUT_master|cnt[3]      ; master:UUT_master|cnt[6]            ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.818      ;
; -0.885 ; master:UUT_master|cnt[1]      ; master:UUT_master|cnt[5]            ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.814      ;
; -0.884 ; master:UUT_master|cnt[1]      ; master:UUT_master|cnt[4]            ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.813      ;
; -0.879 ; master:UUT_master|cnt[3]      ; master:UUT_master|cnt[7]            ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.808      ;
; -0.879 ; master:UUT_master|cnt[0]      ; master:UUT_master|cnt[5]            ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.808      ;
; -0.843 ; master:UUT_master|cnt[6]      ; master:UUT_master|cnt[7]            ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.772      ;
; -0.843 ; master:UUT_master|cnt[4]      ; master:UUT_master|cnt[5]            ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.772      ;
; -0.838 ; master:UUT_master|cnt[2]      ; master:UUT_master|cnt[3]            ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.767      ;
; -0.804 ; master:UUT_master|cnt[4]      ; master:UUT_master|cnt[6]            ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.733      ;
; -0.799 ; master:UUT_master|cnt[2]      ; master:UUT_master|cnt[4]            ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.728      ;
; -0.795 ; master:UUT_master|cnt[2]      ; slave_EVEN:UUT_slave_EVEN|D_even[2] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.724      ;
; -0.764 ; master:UUT_master|cnt[0]      ; master:UUT_master|cnt[2]            ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.693      ;
; -0.763 ; master:UUT_master|cnt[5]      ; master:UUT_master|cnt[6]            ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.692      ;
; -0.763 ; master:UUT_master|cnt[3]      ; master:UUT_master|cnt[4]            ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.692      ;
; -0.759 ; master:UUT_master|cnt[1]      ; master:UUT_master|cnt[3]            ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.688      ;
; -0.758 ; master:UUT_master|cnt[1]      ; master:UUT_master|cnt[2]            ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.687      ;
; -0.753 ; master:UUT_master|cnt[5]      ; master:UUT_master|cnt[7]            ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.682      ;
; -0.753 ; master:UUT_master|cnt[3]      ; master:UUT_master|cnt[5]            ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.682      ;
; -0.753 ; master:UUT_master|cnt[0]      ; master:UUT_master|cnt[3]            ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.682      ;
; -0.750 ; master:UUT_master|cnt[1]      ; slave_EVEN:UUT_slave_EVEN|D_even[1] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.679      ;
; -0.663 ; master:UUT_master|cnt[7]      ; slave_EVEN:UUT_slave_EVEN|D_even[7] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.592      ;
; -0.659 ; master:UUT_master|cnt[3]      ; slave_EVEN:UUT_slave_EVEN|D_even[3] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.588      ;
; -0.610 ; master:UUT_master|cnt[6]      ; slave_EVEN:UUT_slave_EVEN|D_even[6] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.539      ;
; -0.514 ; master:UUT_master|cnt[5]      ; slave_EVEN:UUT_slave_EVEN|D_even[5] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.443      ;
; -0.477 ; master:UUT_master|cnt[4]      ; slave_EVEN:UUT_slave_EVEN|D_even[4] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.406      ;
; -0.275 ; master:UUT_master|fsm_MM.wr1D ; master:UUT_master|cnt[0]            ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.204      ;
; -0.264 ; master:UUT_master|cnt[2]      ; slave_ODD:UUT_slave_ODD|D_odd[2]    ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.193      ;
; -0.263 ; master:UUT_master|cnt[3]      ; slave_ODD:UUT_slave_ODD|D_odd[3]    ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.192      ;
; -0.239 ; master:UUT_master|cnt[1]      ; master:UUT_master|cnt[1]            ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.168      ;
; -0.233 ; master:UUT_master|cnt[5]      ; master:UUT_master|cnt[5]            ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.162      ;
; -0.233 ; master:UUT_master|cnt[3]      ; master:UUT_master|cnt[3]            ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.162      ;
; -0.233 ; master:UUT_master|cnt[0]      ; master:UUT_master|cnt[1]            ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.162      ;
; -0.220 ; master:UUT_master|cnt[6]      ; master:UUT_master|cnt[6]            ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.149      ;
; -0.220 ; master:UUT_master|cnt[4]      ; master:UUT_master|cnt[4]            ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.149      ;
; -0.217 ; master:UUT_master|cnt[1]      ; slave_ODD:UUT_slave_ODD|D_odd[1]    ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.146      ;
; -0.217 ; master:UUT_master|cnt[2]      ; master:UUT_master|cnt[2]            ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.146      ;
; -0.214 ; master:UUT_master|cnt[6]      ; slave_ODD:UUT_slave_ODD|D_odd[6]    ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.143      ;
; -0.117 ; master:UUT_master|cnt[5]      ; slave_ODD:UUT_slave_ODD|D_odd[5]    ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.046      ;
; -0.101 ; master:UUT_master|cnt[7]      ; slave_ODD:UUT_slave_ODD|D_odd[7]    ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.030      ;
; -0.080 ; master:UUT_master|cnt[4]      ; slave_ODD:UUT_slave_ODD|D_odd[4]    ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.009      ;
; -0.061 ; master:UUT_master|cnt[7]      ; master:UUT_master|cnt[7]            ; CLK          ; CLK         ; 1.000        ; -0.073     ; 0.990      ;
; -0.040 ; master:UUT_master|fsm_MM.nop  ; master:UUT_master|fsm_MM.wr1D       ; CLK          ; CLK         ; 1.000        ; -0.073     ; 0.969      ;
; 0.159  ; master:UUT_master|fsm_MM.nop  ; master:UUT_master|fsm_MM.nop        ; CLK          ; CLK         ; 1.000        ; -0.073     ; 0.770      ;
; 0.159  ; master:UUT_master|cnt[0]      ; master:UUT_master|cnt[0]            ; CLK          ; CLK         ; 1.000        ; -0.073     ; 0.770      ;
+--------+-------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                  ;
+-------+-------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.401 ; master:UUT_master|cnt[0]      ; master:UUT_master|cnt[0]            ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.416 ; master:UUT_master|fsm_MM.nop  ; master:UUT_master|fsm_MM.nop        ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.684      ;
; 0.600 ; master:UUT_master|fsm_MM.nop  ; master:UUT_master|fsm_MM.wr1D       ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.868      ;
; 0.620 ; master:UUT_master|cnt[7]      ; master:UUT_master|cnt[7]            ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.888      ;
; 0.640 ; master:UUT_master|cnt[4]      ; slave_ODD:UUT_slave_ODD|D_odd[4]    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.908      ;
; 0.650 ; master:UUT_master|cnt[7]      ; slave_ODD:UUT_slave_ODD|D_odd[7]    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.918      ;
; 0.654 ; master:UUT_master|cnt[0]      ; slave_EVEN:UUT_slave_EVEN|D_even[0] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.922      ;
; 0.665 ; master:UUT_master|cnt[5]      ; slave_ODD:UUT_slave_ODD|D_odd[5]    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.933      ;
; 0.706 ; master:UUT_master|cnt[2]      ; master:UUT_master|cnt[2]            ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.974      ;
; 0.709 ; master:UUT_master|cnt[6]      ; master:UUT_master|cnt[6]            ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; master:UUT_master|cnt[4]      ; master:UUT_master|cnt[4]            ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.977      ;
; 0.712 ; master:UUT_master|cnt[5]      ; master:UUT_master|cnt[5]            ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.980      ;
; 0.712 ; master:UUT_master|cnt[3]      ; master:UUT_master|cnt[3]            ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.980      ;
; 0.731 ; master:UUT_master|cnt[1]      ; master:UUT_master|cnt[1]            ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.999      ;
; 0.731 ; master:UUT_master|cnt[0]      ; master:UUT_master|cnt[1]            ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.999      ;
; 0.753 ; master:UUT_master|fsm_MM.wr1D ; slave_ODD:UUT_slave_ODD|D_odd[2]    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.021      ;
; 0.754 ; master:UUT_master|fsm_MM.wr1D ; slave_ODD:UUT_slave_ODD|D_odd[3]    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.022      ;
; 0.770 ; master:UUT_master|fsm_MM.wr1D ; slave_ODD:UUT_slave_ODD|D_odd[1]    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.038      ;
; 0.774 ; master:UUT_master|fsm_MM.wr1D ; slave_ODD:UUT_slave_ODD|D_odd[6]    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.042      ;
; 0.794 ; master:UUT_master|fsm_MM.wr1D ; master:UUT_master|cnt[0]            ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.062      ;
; 0.806 ; master:UUT_master|cnt[1]      ; slave_ODD:UUT_slave_ODD|D_odd[1]    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.074      ;
; 0.806 ; master:UUT_master|cnt[6]      ; slave_ODD:UUT_slave_ODD|D_odd[6]    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.074      ;
; 0.830 ; master:UUT_master|cnt[2]      ; slave_ODD:UUT_slave_ODD|D_odd[2]    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.098      ;
; 0.830 ; master:UUT_master|cnt[3]      ; slave_ODD:UUT_slave_ODD|D_odd[3]    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.098      ;
; 0.984 ; master:UUT_master|cnt[4]      ; slave_EVEN:UUT_slave_EVEN|D_even[4] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.252      ;
; 0.986 ; master:UUT_master|fsm_MM.wr1D ; slave_ODD:UUT_slave_ODD|D_odd[4]    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.254      ;
; 1.006 ; master:UUT_master|cnt[0]      ; slave_ODD:UUT_slave_ODD|D_odd[0]    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.274      ;
; 1.009 ; master:UUT_master|cnt[5]      ; slave_EVEN:UUT_slave_EVEN|D_even[5] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.277      ;
; 1.012 ; master:UUT_master|fsm_MM.wr1D ; slave_EVEN:UUT_slave_EVEN|D_even[0] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.280      ;
; 1.027 ; master:UUT_master|cnt[1]      ; master:UUT_master|cnt[2]            ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.295      ;
; 1.028 ; master:UUT_master|fsm_MM.wr1D ; slave_ODD:UUT_slave_ODD|D_odd[7]    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.296      ;
; 1.028 ; master:UUT_master|cnt[2]      ; master:UUT_master|cnt[3]            ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.296      ;
; 1.030 ; master:UUT_master|cnt[5]      ; master:UUT_master|cnt[6]            ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.298      ;
; 1.030 ; master:UUT_master|cnt[3]      ; master:UUT_master|cnt[4]            ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.298      ;
; 1.031 ; master:UUT_master|cnt[0]      ; master:UUT_master|cnt[2]            ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.299      ;
; 1.033 ; master:UUT_master|cnt[6]      ; master:UUT_master|cnt[7]            ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.301      ;
; 1.033 ; master:UUT_master|cnt[4]      ; master:UUT_master|cnt[5]            ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.301      ;
; 1.042 ; master:UUT_master|cnt[1]      ; master:UUT_master|cnt[3]            ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.310      ;
; 1.046 ; master:UUT_master|cnt[5]      ; master:UUT_master|cnt[7]            ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.314      ;
; 1.046 ; master:UUT_master|cnt[3]      ; master:UUT_master|cnt[5]            ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.314      ;
; 1.046 ; master:UUT_master|cnt[0]      ; master:UUT_master|cnt[3]            ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.314      ;
; 1.061 ; master:UUT_master|fsm_MM.wr1D ; slave_ODD:UUT_slave_ODD|D_odd[5]    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.329      ;
; 1.097 ; master:UUT_master|fsm_MM.wr1D ; slave_EVEN:UUT_slave_EVEN|D_even[3] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.365      ;
; 1.117 ; master:UUT_master|fsm_MM.wr1D ; slave_EVEN:UUT_slave_EVEN|D_even[6] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.385      ;
; 1.121 ; master:UUT_master|cnt[2]      ; master:UUT_master|cnt[4]            ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.389      ;
; 1.128 ; master:UUT_master|cnt[4]      ; master:UUT_master|cnt[6]            ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.396      ;
; 1.149 ; master:UUT_master|cnt[6]      ; slave_EVEN:UUT_slave_EVEN|D_even[6] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.417      ;
; 1.149 ; master:UUT_master|cnt[1]      ; master:UUT_master|cnt[4]            ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.417      ;
; 1.150 ; master:UUT_master|cnt[2]      ; master:UUT_master|cnt[5]            ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.418      ;
; 1.152 ; master:UUT_master|cnt[3]      ; master:UUT_master|cnt[6]            ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.420      ;
; 1.153 ; master:UUT_master|cnt[0]      ; master:UUT_master|cnt[4]            ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.421      ;
; 1.155 ; master:UUT_master|cnt[4]      ; master:UUT_master|cnt[7]            ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.423      ;
; 1.164 ; master:UUT_master|cnt[1]      ; master:UUT_master|cnt[5]            ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.432      ;
; 1.168 ; master:UUT_master|cnt[3]      ; master:UUT_master|cnt[7]            ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.436      ;
; 1.168 ; master:UUT_master|cnt[0]      ; master:UUT_master|cnt[5]            ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.436      ;
; 1.173 ; master:UUT_master|cnt[3]      ; slave_EVEN:UUT_slave_EVEN|D_even[3] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.441      ;
; 1.217 ; master:UUT_master|cnt[7]      ; slave_EVEN:UUT_slave_EVEN|D_even[7] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.485      ;
; 1.243 ; master:UUT_master|cnt[2]      ; master:UUT_master|cnt[6]            ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.511      ;
; 1.257 ; master:UUT_master|fsm_MM.wr1D ; slave_EVEN:UUT_slave_EVEN|D_even[2] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.525      ;
; 1.271 ; master:UUT_master|cnt[1]      ; master:UUT_master|cnt[6]            ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.539      ;
; 1.272 ; master:UUT_master|cnt[2]      ; master:UUT_master|cnt[7]            ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.540      ;
; 1.275 ; master:UUT_master|cnt[0]      ; master:UUT_master|cnt[6]            ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.543      ;
; 1.276 ; master:UUT_master|fsm_MM.wr1D ; slave_EVEN:UUT_slave_EVEN|D_even[1] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.544      ;
; 1.286 ; master:UUT_master|cnt[1]      ; master:UUT_master|cnt[7]            ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.554      ;
; 1.290 ; master:UUT_master|cnt[0]      ; master:UUT_master|cnt[7]            ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.558      ;
; 1.312 ; master:UUT_master|cnt[1]      ; slave_EVEN:UUT_slave_EVEN|D_even[1] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.580      ;
; 1.330 ; master:UUT_master|fsm_MM.wr1D ; slave_EVEN:UUT_slave_EVEN|D_even[4] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.598      ;
; 1.334 ; master:UUT_master|cnt[2]      ; slave_EVEN:UUT_slave_EVEN|D_even[2] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.602      ;
; 1.399 ; master:UUT_master|fsm_MM.wr1D ; slave_ODD:UUT_slave_ODD|D_odd[0]    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.667      ;
; 1.442 ; master:UUT_master|fsm_MM.wr1D ; slave_EVEN:UUT_slave_EVEN|D_even[5] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.710      ;
; 1.595 ; master:UUT_master|fsm_MM.wr1D ; slave_EVEN:UUT_slave_EVEN|D_even[7] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.863      ;
; 1.596 ; master:UUT_master|cnt[0]      ; slave_EVEN:UUT_slave_EVEN|D_even[7] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.864      ;
; 1.596 ; master:UUT_master|cnt[0]      ; slave_EVEN:UUT_slave_EVEN|D_even[6] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.864      ;
; 1.596 ; master:UUT_master|cnt[0]      ; slave_EVEN:UUT_slave_EVEN|D_even[5] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.864      ;
; 1.596 ; master:UUT_master|cnt[0]      ; slave_EVEN:UUT_slave_EVEN|D_even[4] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.864      ;
; 1.596 ; master:UUT_master|cnt[0]      ; slave_EVEN:UUT_slave_EVEN|D_even[3] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.864      ;
; 1.596 ; master:UUT_master|cnt[0]      ; slave_EVEN:UUT_slave_EVEN|D_even[2] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.864      ;
; 1.596 ; master:UUT_master|cnt[0]      ; slave_EVEN:UUT_slave_EVEN|D_even[1] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.864      ;
; 1.645 ; master:UUT_master|fsm_MM.wr1D ; master:UUT_master|cnt[7]            ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.913      ;
; 1.645 ; master:UUT_master|fsm_MM.wr1D ; master:UUT_master|cnt[6]            ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.913      ;
; 1.645 ; master:UUT_master|fsm_MM.wr1D ; master:UUT_master|cnt[5]            ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.913      ;
; 1.645 ; master:UUT_master|fsm_MM.wr1D ; master:UUT_master|cnt[4]            ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.913      ;
; 1.645 ; master:UUT_master|fsm_MM.wr1D ; master:UUT_master|cnt[3]            ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.913      ;
; 1.645 ; master:UUT_master|fsm_MM.wr1D ; master:UUT_master|cnt[2]            ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.913      ;
; 1.645 ; master:UUT_master|fsm_MM.wr1D ; master:UUT_master|cnt[1]            ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.913      ;
; 1.888 ; master:UUT_master|cnt[0]      ; slave_ODD:UUT_slave_ODD|D_odd[7]    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 2.156      ;
; 1.888 ; master:UUT_master|cnt[0]      ; slave_ODD:UUT_slave_ODD|D_odd[6]    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 2.156      ;
; 1.888 ; master:UUT_master|cnt[0]      ; slave_ODD:UUT_slave_ODD|D_odd[5]    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 2.156      ;
; 1.888 ; master:UUT_master|cnt[0]      ; slave_ODD:UUT_slave_ODD|D_odd[4]    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 2.156      ;
; 1.888 ; master:UUT_master|cnt[0]      ; slave_ODD:UUT_slave_ODD|D_odd[3]    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 2.156      ;
; 1.888 ; master:UUT_master|cnt[0]      ; slave_ODD:UUT_slave_ODD|D_odd[2]    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 2.156      ;
; 1.888 ; master:UUT_master|cnt[0]      ; slave_ODD:UUT_slave_ODD|D_odd[1]    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 2.156      ;
+-------+-------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -0.069 ; -0.946            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.186 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -30.654                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                                  ;
+--------+-------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.069 ; master:UUT_master|fsm_MM.wr1D ; slave_EVEN:UUT_slave_EVEN|D_even[7] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.019      ;
; -0.069 ; master:UUT_master|fsm_MM.wr1D ; slave_EVEN:UUT_slave_EVEN|D_even[6] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.019      ;
; -0.069 ; master:UUT_master|fsm_MM.wr1D ; slave_EVEN:UUT_slave_EVEN|D_even[5] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.019      ;
; -0.069 ; master:UUT_master|fsm_MM.wr1D ; slave_EVEN:UUT_slave_EVEN|D_even[4] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.019      ;
; -0.069 ; master:UUT_master|fsm_MM.wr1D ; slave_EVEN:UUT_slave_EVEN|D_even[3] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.019      ;
; -0.069 ; master:UUT_master|fsm_MM.wr1D ; slave_EVEN:UUT_slave_EVEN|D_even[2] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.019      ;
; -0.069 ; master:UUT_master|fsm_MM.wr1D ; slave_EVEN:UUT_slave_EVEN|D_even[1] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.019      ;
; -0.069 ; master:UUT_master|fsm_MM.wr1D ; slave_EVEN:UUT_slave_EVEN|D_even[0] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.019      ;
; -0.047 ; master:UUT_master|cnt[0]      ; slave_ODD:UUT_slave_ODD|D_odd[7]    ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.997      ;
; -0.047 ; master:UUT_master|cnt[0]      ; slave_ODD:UUT_slave_ODD|D_odd[6]    ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.997      ;
; -0.047 ; master:UUT_master|cnt[0]      ; slave_ODD:UUT_slave_ODD|D_odd[5]    ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.997      ;
; -0.047 ; master:UUT_master|cnt[0]      ; slave_ODD:UUT_slave_ODD|D_odd[4]    ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.997      ;
; -0.047 ; master:UUT_master|cnt[0]      ; slave_ODD:UUT_slave_ODD|D_odd[3]    ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.997      ;
; -0.047 ; master:UUT_master|cnt[0]      ; slave_ODD:UUT_slave_ODD|D_odd[2]    ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.997      ;
; -0.047 ; master:UUT_master|cnt[0]      ; slave_ODD:UUT_slave_ODD|D_odd[1]    ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.997      ;
; -0.047 ; master:UUT_master|cnt[0]      ; slave_ODD:UUT_slave_ODD|D_odd[0]    ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.997      ;
; -0.018 ; master:UUT_master|cnt[2]      ; master:UUT_master|cnt[7]            ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.968      ;
; 0.014  ; master:UUT_master|fsm_MM.wr1D ; slave_ODD:UUT_slave_ODD|D_odd[7]    ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.936      ;
; 0.014  ; master:UUT_master|fsm_MM.wr1D ; slave_ODD:UUT_slave_ODD|D_odd[6]    ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.936      ;
; 0.014  ; master:UUT_master|fsm_MM.wr1D ; slave_ODD:UUT_slave_ODD|D_odd[5]    ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.936      ;
; 0.014  ; master:UUT_master|fsm_MM.wr1D ; slave_ODD:UUT_slave_ODD|D_odd[4]    ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.936      ;
; 0.014  ; master:UUT_master|fsm_MM.wr1D ; slave_ODD:UUT_slave_ODD|D_odd[3]    ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.936      ;
; 0.014  ; master:UUT_master|fsm_MM.wr1D ; slave_ODD:UUT_slave_ODD|D_odd[2]    ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.936      ;
; 0.014  ; master:UUT_master|fsm_MM.wr1D ; slave_ODD:UUT_slave_ODD|D_odd[1]    ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.936      ;
; 0.014  ; master:UUT_master|fsm_MM.wr1D ; slave_ODD:UUT_slave_ODD|D_odd[0]    ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.936      ;
; 0.023  ; master:UUT_master|cnt[0]      ; master:UUT_master|cnt[7]            ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.927      ;
; 0.027  ; master:UUT_master|cnt[1]      ; master:UUT_master|cnt[7]            ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.923      ;
; 0.045  ; master:UUT_master|cnt[4]      ; master:UUT_master|cnt[7]            ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.905      ;
; 0.046  ; master:UUT_master|cnt[2]      ; master:UUT_master|cnt[6]            ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.904      ;
; 0.050  ; master:UUT_master|cnt[2]      ; master:UUT_master|cnt[5]            ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.900      ;
; 0.054  ; master:UUT_master|cnt[0]      ; master:UUT_master|cnt[6]            ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.896      ;
; 0.056  ; master:UUT_master|cnt[1]      ; master:UUT_master|cnt[6]            ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.894      ;
; 0.088  ; master:UUT_master|fsm_MM.wr1D ; master:UUT_master|cnt[7]            ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.862      ;
; 0.088  ; master:UUT_master|fsm_MM.wr1D ; master:UUT_master|cnt[6]            ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.862      ;
; 0.088  ; master:UUT_master|fsm_MM.wr1D ; master:UUT_master|cnt[5]            ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.862      ;
; 0.088  ; master:UUT_master|fsm_MM.wr1D ; master:UUT_master|cnt[4]            ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.862      ;
; 0.088  ; master:UUT_master|fsm_MM.wr1D ; master:UUT_master|cnt[3]            ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.862      ;
; 0.088  ; master:UUT_master|fsm_MM.wr1D ; master:UUT_master|cnt[2]            ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.862      ;
; 0.088  ; master:UUT_master|fsm_MM.wr1D ; master:UUT_master|cnt[1]            ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.862      ;
; 0.091  ; master:UUT_master|cnt[0]      ; master:UUT_master|cnt[5]            ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.859      ;
; 0.093  ; master:UUT_master|cnt[3]      ; master:UUT_master|cnt[7]            ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.857      ;
; 0.095  ; master:UUT_master|cnt[1]      ; master:UUT_master|cnt[5]            ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.855      ;
; 0.104  ; master:UUT_master|cnt[0]      ; slave_EVEN:UUT_slave_EVEN|D_even[7] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.846      ;
; 0.104  ; master:UUT_master|cnt[0]      ; slave_EVEN:UUT_slave_EVEN|D_even[6] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.846      ;
; 0.104  ; master:UUT_master|cnt[0]      ; slave_EVEN:UUT_slave_EVEN|D_even[5] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.846      ;
; 0.104  ; master:UUT_master|cnt[0]      ; slave_EVEN:UUT_slave_EVEN|D_even[4] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.846      ;
; 0.104  ; master:UUT_master|cnt[0]      ; slave_EVEN:UUT_slave_EVEN|D_even[3] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.846      ;
; 0.104  ; master:UUT_master|cnt[0]      ; slave_EVEN:UUT_slave_EVEN|D_even[2] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.846      ;
; 0.104  ; master:UUT_master|cnt[0]      ; slave_EVEN:UUT_slave_EVEN|D_even[1] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.846      ;
; 0.104  ; master:UUT_master|cnt[0]      ; slave_EVEN:UUT_slave_EVEN|D_even[0] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.846      ;
; 0.109  ; master:UUT_master|cnt[4]      ; master:UUT_master|cnt[6]            ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.841      ;
; 0.113  ; master:UUT_master|cnt[4]      ; master:UUT_master|cnt[5]            ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.837      ;
; 0.114  ; master:UUT_master|cnt[2]      ; master:UUT_master|cnt[4]            ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.836      ;
; 0.114  ; master:UUT_master|cnt[6]      ; master:UUT_master|cnt[7]            ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.836      ;
; 0.118  ; master:UUT_master|cnt[2]      ; master:UUT_master|cnt[3]            ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.832      ;
; 0.122  ; master:UUT_master|cnt[0]      ; master:UUT_master|cnt[4]            ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.828      ;
; 0.124  ; master:UUT_master|cnt[3]      ; master:UUT_master|cnt[6]            ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.826      ;
; 0.124  ; master:UUT_master|cnt[1]      ; master:UUT_master|cnt[4]            ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.826      ;
; 0.151  ; master:UUT_master|cnt[2]      ; slave_EVEN:UUT_slave_EVEN|D_even[2] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.799      ;
; 0.159  ; master:UUT_master|cnt[0]      ; master:UUT_master|cnt[3]            ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.791      ;
; 0.161  ; master:UUT_master|cnt[3]      ; master:UUT_master|cnt[5]            ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.789      ;
; 0.162  ; master:UUT_master|cnt[5]      ; master:UUT_master|cnt[7]            ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.788      ;
; 0.163  ; master:UUT_master|cnt[1]      ; master:UUT_master|cnt[3]            ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.787      ;
; 0.164  ; master:UUT_master|cnt[1]      ; slave_EVEN:UUT_slave_EVEN|D_even[1] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.786      ;
; 0.190  ; master:UUT_master|cnt[0]      ; master:UUT_master|cnt[2]            ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.760      ;
; 0.192  ; master:UUT_master|cnt[5]      ; master:UUT_master|cnt[6]            ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.758      ;
; 0.192  ; master:UUT_master|cnt[3]      ; master:UUT_master|cnt[4]            ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.758      ;
; 0.192  ; master:UUT_master|cnt[1]      ; master:UUT_master|cnt[2]            ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.758      ;
; 0.223  ; master:UUT_master|cnt[3]      ; slave_EVEN:UUT_slave_EVEN|D_even[3] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.727      ;
; 0.239  ; master:UUT_master|cnt[7]      ; slave_EVEN:UUT_slave_EVEN|D_even[7] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.711      ;
; 0.240  ; master:UUT_master|cnt[6]      ; slave_EVEN:UUT_slave_EVEN|D_even[6] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.710      ;
; 0.298  ; master:UUT_master|cnt[5]      ; slave_EVEN:UUT_slave_EVEN|D_even[5] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.652      ;
; 0.311  ; master:UUT_master|cnt[4]      ; slave_EVEN:UUT_slave_EVEN|D_even[4] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.639      ;
; 0.378  ; master:UUT_master|fsm_MM.wr1D ; master:UUT_master|cnt[0]            ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.572      ;
; 0.395  ; master:UUT_master|cnt[0]      ; master:UUT_master|cnt[1]            ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.555      ;
; 0.396  ; master:UUT_master|cnt[3]      ; slave_ODD:UUT_slave_ODD|D_odd[3]    ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.554      ;
; 0.396  ; master:UUT_master|cnt[2]      ; slave_ODD:UUT_slave_ODD|D_odd[2]    ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.554      ;
; 0.397  ; master:UUT_master|cnt[3]      ; master:UUT_master|cnt[3]            ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.553      ;
; 0.398  ; master:UUT_master|cnt[5]      ; master:UUT_master|cnt[5]            ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.552      ;
; 0.398  ; master:UUT_master|cnt[1]      ; master:UUT_master|cnt[1]            ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.552      ;
; 0.406  ; master:UUT_master|cnt[4]      ; master:UUT_master|cnt[4]            ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.544      ;
; 0.407  ; master:UUT_master|cnt[6]      ; master:UUT_master|cnt[6]            ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.543      ;
; 0.410  ; master:UUT_master|cnt[2]      ; master:UUT_master|cnt[2]            ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.540      ;
; 0.411  ; master:UUT_master|cnt[1]      ; slave_ODD:UUT_slave_ODD|D_odd[1]    ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.539      ;
; 0.412  ; master:UUT_master|cnt[6]      ; slave_ODD:UUT_slave_ODD|D_odd[6]    ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.538      ;
; 0.472  ; master:UUT_master|cnt[5]      ; slave_ODD:UUT_slave_ODD|D_odd[5]    ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.478      ;
; 0.477  ; master:UUT_master|cnt[7]      ; slave_ODD:UUT_slave_ODD|D_odd[7]    ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.473      ;
; 0.486  ; master:UUT_master|cnt[4]      ; slave_ODD:UUT_slave_ODD|D_odd[4]    ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.464      ;
; 0.493  ; master:UUT_master|cnt[7]      ; master:UUT_master|cnt[7]            ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.457      ;
; 0.502  ; master:UUT_master|fsm_MM.nop  ; master:UUT_master|fsm_MM.wr1D       ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.448      ;
; 0.591  ; master:UUT_master|fsm_MM.nop  ; master:UUT_master|fsm_MM.nop        ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.359      ;
; 0.591  ; master:UUT_master|cnt[0]      ; master:UUT_master|cnt[0]            ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.359      ;
+--------+-------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                  ;
+-------+-------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; master:UUT_master|cnt[0]      ; master:UUT_master|cnt[0]            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.193 ; master:UUT_master|fsm_MM.nop  ; master:UUT_master|fsm_MM.nop        ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.314      ;
; 0.254 ; master:UUT_master|fsm_MM.nop  ; master:UUT_master|fsm_MM.wr1D       ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.375      ;
; 0.264 ; master:UUT_master|cnt[7]      ; master:UUT_master|cnt[7]            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.385      ;
; 0.272 ; master:UUT_master|cnt[4]      ; slave_ODD:UUT_slave_ODD|D_odd[4]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.393      ;
; 0.274 ; master:UUT_master|cnt[7]      ; slave_ODD:UUT_slave_ODD|D_odd[7]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.395      ;
; 0.278 ; master:UUT_master|cnt[0]      ; slave_EVEN:UUT_slave_EVEN|D_even[0] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.399      ;
; 0.283 ; master:UUT_master|cnt[5]      ; slave_ODD:UUT_slave_ODD|D_odd[5]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.404      ;
; 0.304 ; master:UUT_master|cnt[2]      ; master:UUT_master|cnt[2]            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; master:UUT_master|cnt[4]      ; master:UUT_master|cnt[4]            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; master:UUT_master|cnt[6]      ; master:UUT_master|cnt[6]            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; master:UUT_master|cnt[3]      ; master:UUT_master|cnt[3]            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.427      ;
; 0.307 ; master:UUT_master|cnt[5]      ; master:UUT_master|cnt[5]            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.428      ;
; 0.311 ; master:UUT_master|cnt[1]      ; master:UUT_master|cnt[1]            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.432      ;
; 0.313 ; master:UUT_master|cnt[0]      ; master:UUT_master|cnt[1]            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.434      ;
; 0.323 ; master:UUT_master|fsm_MM.wr1D ; slave_ODD:UUT_slave_ODD|D_odd[1]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.444      ;
; 0.325 ; master:UUT_master|fsm_MM.wr1D ; slave_ODD:UUT_slave_ODD|D_odd[2]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.446      ;
; 0.326 ; master:UUT_master|fsm_MM.wr1D ; slave_ODD:UUT_slave_ODD|D_odd[3]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.447      ;
; 0.327 ; master:UUT_master|fsm_MM.wr1D ; slave_ODD:UUT_slave_ODD|D_odd[6]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.448      ;
; 0.332 ; master:UUT_master|cnt[6]      ; slave_ODD:UUT_slave_ODD|D_odd[6]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.453      ;
; 0.333 ; master:UUT_master|cnt[1]      ; slave_ODD:UUT_slave_ODD|D_odd[1]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.454      ;
; 0.344 ; master:UUT_master|cnt[3]      ; slave_ODD:UUT_slave_ODD|D_odd[3]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.465      ;
; 0.345 ; master:UUT_master|cnt[2]      ; slave_ODD:UUT_slave_ODD|D_odd[2]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.466      ;
; 0.350 ; master:UUT_master|fsm_MM.wr1D ; master:UUT_master|cnt[0]            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.471      ;
; 0.427 ; master:UUT_master|cnt[4]      ; slave_EVEN:UUT_slave_EVEN|D_even[4] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.548      ;
; 0.427 ; master:UUT_master|fsm_MM.wr1D ; slave_ODD:UUT_slave_ODD|D_odd[4]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.548      ;
; 0.435 ; master:UUT_master|cnt[0]      ; slave_ODD:UUT_slave_ODD|D_odd[0]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.556      ;
; 0.437 ; master:UUT_master|cnt[5]      ; slave_EVEN:UUT_slave_EVEN|D_even[5] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.558      ;
; 0.450 ; master:UUT_master|fsm_MM.wr1D ; slave_ODD:UUT_slave_ODD|D_odd[7]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.571      ;
; 0.450 ; master:UUT_master|fsm_MM.wr1D ; slave_EVEN:UUT_slave_EVEN|D_even[0] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.571      ;
; 0.453 ; master:UUT_master|cnt[2]      ; master:UUT_master|cnt[3]            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.574      ;
; 0.454 ; master:UUT_master|cnt[4]      ; master:UUT_master|cnt[5]            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.575      ;
; 0.455 ; master:UUT_master|cnt[6]      ; master:UUT_master|cnt[7]            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.576      ;
; 0.463 ; master:UUT_master|cnt[1]      ; master:UUT_master|cnt[2]            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.584      ;
; 0.464 ; master:UUT_master|cnt[3]      ; master:UUT_master|cnt[4]            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.585      ;
; 0.465 ; master:UUT_master|cnt[5]      ; master:UUT_master|cnt[6]            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.586      ;
; 0.466 ; master:UUT_master|cnt[1]      ; master:UUT_master|cnt[3]            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.587      ;
; 0.466 ; master:UUT_master|cnt[0]      ; master:UUT_master|cnt[2]            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.587      ;
; 0.467 ; master:UUT_master|cnt[3]      ; master:UUT_master|cnt[5]            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.588      ;
; 0.468 ; master:UUT_master|cnt[5]      ; master:UUT_master|cnt[7]            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.589      ;
; 0.469 ; master:UUT_master|cnt[0]      ; master:UUT_master|cnt[3]            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.590      ;
; 0.473 ; master:UUT_master|fsm_MM.wr1D ; slave_ODD:UUT_slave_ODD|D_odd[5]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.594      ;
; 0.480 ; master:UUT_master|fsm_MM.wr1D ; slave_EVEN:UUT_slave_EVEN|D_even[3] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.601      ;
; 0.485 ; master:UUT_master|cnt[6]      ; slave_EVEN:UUT_slave_EVEN|D_even[6] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.606      ;
; 0.493 ; master:UUT_master|fsm_MM.wr1D ; slave_EVEN:UUT_slave_EVEN|D_even[6] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.614      ;
; 0.498 ; master:UUT_master|cnt[3]      ; slave_EVEN:UUT_slave_EVEN|D_even[3] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.619      ;
; 0.501 ; master:UUT_master|cnt[7]      ; slave_EVEN:UUT_slave_EVEN|D_even[7] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.622      ;
; 0.516 ; master:UUT_master|cnt[2]      ; master:UUT_master|cnt[4]            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.637      ;
; 0.517 ; master:UUT_master|cnt[4]      ; master:UUT_master|cnt[6]            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.638      ;
; 0.519 ; master:UUT_master|cnt[2]      ; master:UUT_master|cnt[5]            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.640      ;
; 0.520 ; master:UUT_master|cnt[4]      ; master:UUT_master|cnt[7]            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.641      ;
; 0.529 ; master:UUT_master|cnt[1]      ; master:UUT_master|cnt[4]            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.650      ;
; 0.530 ; master:UUT_master|cnt[3]      ; master:UUT_master|cnt[6]            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.651      ;
; 0.532 ; master:UUT_master|cnt[1]      ; master:UUT_master|cnt[5]            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.653      ;
; 0.532 ; master:UUT_master|cnt[0]      ; master:UUT_master|cnt[4]            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.653      ;
; 0.533 ; master:UUT_master|cnt[3]      ; master:UUT_master|cnt[7]            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.654      ;
; 0.535 ; master:UUT_master|cnt[0]      ; master:UUT_master|cnt[5]            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.656      ;
; 0.536 ; master:UUT_master|fsm_MM.wr1D ; slave_EVEN:UUT_slave_EVEN|D_even[2] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.657      ;
; 0.546 ; master:UUT_master|cnt[1]      ; slave_EVEN:UUT_slave_EVEN|D_even[1] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.667      ;
; 0.556 ; master:UUT_master|cnt[2]      ; slave_EVEN:UUT_slave_EVEN|D_even[2] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.677      ;
; 0.560 ; master:UUT_master|fsm_MM.wr1D ; slave_EVEN:UUT_slave_EVEN|D_even[1] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.681      ;
; 0.582 ; master:UUT_master|fsm_MM.wr1D ; slave_EVEN:UUT_slave_EVEN|D_even[4] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.703      ;
; 0.582 ; master:UUT_master|cnt[2]      ; master:UUT_master|cnt[6]            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.703      ;
; 0.585 ; master:UUT_master|cnt[2]      ; master:UUT_master|cnt[7]            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.706      ;
; 0.595 ; master:UUT_master|cnt[1]      ; master:UUT_master|cnt[6]            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.716      ;
; 0.598 ; master:UUT_master|cnt[1]      ; master:UUT_master|cnt[7]            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.719      ;
; 0.598 ; master:UUT_master|cnt[0]      ; master:UUT_master|cnt[6]            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.719      ;
; 0.601 ; master:UUT_master|cnt[0]      ; master:UUT_master|cnt[7]            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.722      ;
; 0.621 ; master:UUT_master|fsm_MM.wr1D ; slave_ODD:UUT_slave_ODD|D_odd[0]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.742      ;
; 0.640 ; master:UUT_master|fsm_MM.wr1D ; slave_EVEN:UUT_slave_EVEN|D_even[5] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.761      ;
; 0.677 ; master:UUT_master|fsm_MM.wr1D ; slave_EVEN:UUT_slave_EVEN|D_even[7] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.798      ;
; 0.702 ; master:UUT_master|cnt[0]      ; slave_EVEN:UUT_slave_EVEN|D_even[7] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.823      ;
; 0.702 ; master:UUT_master|cnt[0]      ; slave_EVEN:UUT_slave_EVEN|D_even[6] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.823      ;
; 0.702 ; master:UUT_master|cnt[0]      ; slave_EVEN:UUT_slave_EVEN|D_even[5] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.823      ;
; 0.702 ; master:UUT_master|cnt[0]      ; slave_EVEN:UUT_slave_EVEN|D_even[4] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.823      ;
; 0.702 ; master:UUT_master|cnt[0]      ; slave_EVEN:UUT_slave_EVEN|D_even[3] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.823      ;
; 0.702 ; master:UUT_master|cnt[0]      ; slave_EVEN:UUT_slave_EVEN|D_even[2] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.823      ;
; 0.702 ; master:UUT_master|cnt[0]      ; slave_EVEN:UUT_slave_EVEN|D_even[1] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.823      ;
; 0.721 ; master:UUT_master|fsm_MM.wr1D ; master:UUT_master|cnt[7]            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.842      ;
; 0.721 ; master:UUT_master|fsm_MM.wr1D ; master:UUT_master|cnt[6]            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.842      ;
; 0.721 ; master:UUT_master|fsm_MM.wr1D ; master:UUT_master|cnt[5]            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.842      ;
; 0.721 ; master:UUT_master|fsm_MM.wr1D ; master:UUT_master|cnt[4]            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.842      ;
; 0.721 ; master:UUT_master|fsm_MM.wr1D ; master:UUT_master|cnt[3]            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.842      ;
; 0.721 ; master:UUT_master|fsm_MM.wr1D ; master:UUT_master|cnt[2]            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.842      ;
; 0.721 ; master:UUT_master|fsm_MM.wr1D ; master:UUT_master|cnt[1]            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.842      ;
; 0.839 ; master:UUT_master|cnt[0]      ; slave_ODD:UUT_slave_ODD|D_odd[7]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.960      ;
; 0.839 ; master:UUT_master|cnt[0]      ; slave_ODD:UUT_slave_ODD|D_odd[6]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.960      ;
; 0.839 ; master:UUT_master|cnt[0]      ; slave_ODD:UUT_slave_ODD|D_odd[5]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.960      ;
; 0.839 ; master:UUT_master|cnt[0]      ; slave_ODD:UUT_slave_ODD|D_odd[4]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.960      ;
; 0.839 ; master:UUT_master|cnt[0]      ; slave_ODD:UUT_slave_ODD|D_odd[3]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.960      ;
; 0.839 ; master:UUT_master|cnt[0]      ; slave_ODD:UUT_slave_ODD|D_odd[2]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.960      ;
; 0.839 ; master:UUT_master|cnt[0]      ; slave_ODD:UUT_slave_ODD|D_odd[1]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.960      ;
+-------+-------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.515  ; 0.186 ; N/A      ; N/A     ; -3.000              ;
;  CLK             ; -1.515  ; 0.186 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -32.248 ; 0.0   ; 0.0      ; 0.0     ; -41.662             ;
;  CLK             ; -32.248 ; 0.000 ; N/A      ; N/A     ; -41.662             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; D_even[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_even[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_even[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_even[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_even[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_even[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_even[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_even[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_odd[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_odd[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_odd[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_odd[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_odd[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_odd[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_odd[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_odd[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; D_even[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; D_even[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; D_even[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; D_even[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; D_even[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; D_even[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; D_even[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; D_even[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; D_odd[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; D_odd[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; D_odd[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; D_odd[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; D_odd[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; D_odd[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; D_odd[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; D_odd[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; D_even[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; D_even[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; D_even[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; D_even[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; D_even[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; D_even[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; D_even[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; D_even[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; D_odd[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; D_odd[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; D_odd[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; D_odd[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; D_odd[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; D_odd[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; D_odd[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; D_odd[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; D_even[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_even[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_even[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_even[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_even[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; D_even[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_even[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_even[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; D_odd[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_odd[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_odd[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; D_odd[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_odd[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_odd[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_odd[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_odd[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 110      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 110      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 26    ; 26   ;
; Unconstrained Output Ports      ; 16    ; 16   ;
; Unconstrained Output Port Paths ; 16    ; 16   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; CLK    ; CLK   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; D_even[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_even[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_even[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_even[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_even[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_even[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_even[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_even[7]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_odd[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_odd[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_odd[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_odd[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_odd[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_odd[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_odd[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_odd[7]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; D_even[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_even[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_even[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_even[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_even[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_even[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_even[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_even[7]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_odd[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_odd[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_odd[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_odd[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_odd[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_odd[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_odd[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_odd[7]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Tue Mar 19 17:23:12 2024
Info: Command: quartus_sta lab_ms_sv5 -c lab_ms_sv5
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 16 of the 32 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'lab_ms_sv5.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.515
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.515             -32.248 CLK 
Info (332146): Worst-case hold slack is 0.453
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.453               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -41.662 CLK 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.364
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.364             -28.201 CLK 
Info (332146): Worst-case hold slack is 0.401
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.401               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -41.662 CLK 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.069
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.069              -0.946 CLK 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -30.654 CLK 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4867 megabytes
    Info: Processing ended: Tue Mar 19 17:23:13 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


