<head>
  <style>
    .log { font-family: "Courier New", Consolas, monospace; font-size: 80%; }
    .test-failed { background-color: #ffaaaa; }
    .test-passed { background-color: #aaffaa; }
  </style>
</head>
<body>
<h3><a href="http://llhd.io/" target="_blank">moore</a></h3>
<pre class="test-passed">
description: Tests imported from yosys
rc: 0 (means success: 1)
should_fail: 0
tags: yosys
incdirs: /tmpfs/src/github/sv-tests/third_party/tools/yosys/tests/memories
top_module: 
type: parsing
mode: parsing
files: <a href="../../../../third_party/tools/yosys/tests/memories/implicit_en.v.html" target="file-frame">third_party/tools/yosys/tests/memories/implicit_en.v</a>
time_elapsed: 0.004s
ram usage: 9744 KB
</pre>
<pre class="log">

moore -I /tmpfs/src/github/sv-tests/third_party/tools/yosys/tests/memories -e test <a href="../../../../third_party/tools/yosys/tests/memories/implicit_en.v.html" target="file-frame">third_party/tools/yosys/tests/memories/implicit_en.v</a>
proc %test.always.251.0 (i1$ %clk, i4$ %rd_addr, i4$ %wr_addr, i4$ %wr_en, i32$ %wr_data) -&gt; (i32$ %rd_data, i32$ %mem) {
0:
    br %init
init:
    %clk1 = prb i1$ %clk
    wait %check, %clk
check:
    %clk2 = prb i1$ %clk
    %1 = const i1 0
    %2 = eq i1 %clk1, %1
    %3 = neq i1 %clk2, %1
    %posedge = and i1 %2, %3
    br %posedge, %init, %event
event:
    %wr_addr1 = prb i4$ %wr_addr
    %4 = const i32 0
    %5 = sig i32 %4
    %6 = shr i32$ %mem, i32$ %5, i4 %wr_addr1
    %7 = exts i1$, i32$ %6, 0, 1
    %8 = const i1 0
    %9 = const i1 0
    %10 = sig i1 %9
    %11 = shr i1$ %7, i1$ %10, i1 %8
    %12 = exts i8$, i1$ %11, 0, 8
    %wr_en1 = prb i4$ %wr_en
    %13 = const i32 0
    %14 = const i4 0
    %15 = shr i4 %wr_en1, i4 %14, i32 %13
    %16 = exts i1, i4 %15, 0, 1
    %wr_data1 = prb i32$ %wr_data
    %17 = const i1 0
    %18 = const i32 0
    %19 = shr i32 %wr_data1, i32 %18, i1 %17
    %20 = exts i8, i32 %19, 0, 8
    %mem1 = prb i32$ %mem
    %wr_addr2 = prb i4$ %wr_addr
    %21 = const i32 0
    %22 = shr i32 %mem1, i32 %21, i4 %wr_addr2
    %23 = exts i1, i32 %22, 0, 1
    %24 = const i1 0
    %25 = const i1 0
    %26 = shr i1 %23, i1 %25, i1 %24
    %27 = exts i8, i1 %26, 0, 8
    %28 = [i8 %27, %20]
    %29 = mux [2 x i8] %28, i1 %16
    %30 = const time 0s 1d
    drv i8$ %12, %29, %30
    %wr_addr3 = prb i4$ %wr_addr
    %31 = const i32 0
    %32 = sig i32 %31
    %33 = shr i32$ %mem, i32$ %32, i4 %wr_addr3
    %34 = exts i1$, i32$ %33, 0, 1
    %35 = const i4 8
    %36 = const i1 0
    %37 = sig i1 %36
    %38 = shr i1$ %34, i1$ %37, i4 %35
    %39 = exts i8$, i1$ %38, 0, 8
    %wr_en2 = prb i4$ %wr_en
    %40 = const i32 1
    %41 = const i4 0
    %42 = shr i4 %wr_en2, i4 %41, i32 %40
    %43 = exts i1, i4 %42, 0, 1
    %wr_data2 = prb i32$ %wr_data
    %44 = const i4 8
    %45 = const i32 0
    %46 = shr i32 %wr_data2, i32 %45, i4 %44
    %47 = exts i8, i32 %46, 0, 8
    %mem2 = prb i32$ %mem
    %wr_addr4 = prb i4$ %wr_addr
    %48 = const i32 0
    %49 = shr i32 %mem2, i32 %48, i4 %wr_addr4
    %50 = exts i1, i32 %49, 0, 1
    %51 = const i4 8
    %52 = const i1 0
    %53 = shr i1 %50, i1 %52, i4 %51
    %54 = exts i8, i1 %53, 0, 8
    %55 = [i8 %54, %47]
    %56 = mux [2 x i8] %55, i1 %43
    %57 = const time 0s 1d
    drv i8$ %39, %56, %57
    %wr_addr5 = prb i4$ %wr_addr
    %58 = const i32 0
    %59 = sig i32 %58
    %60 = shr i32$ %mem, i32$ %59, i4 %wr_addr5
    %61 = exts i1$, i32$ %60, 0, 1
    %62 = const i5 16
    %63 = const i1 0
    %64 = sig i1 %63
    %65 = shr i1$ %61, i1$ %64, i5 %62
    %66 = exts i8$, i1$ %65, 0, 8
    %wr_en3 = prb i4$ %wr_en
    %67 = const i32 2
    %68 = const i4 0
    %69 = shr i4 %wr_en3, i4 %68, i32 %67
    %70 = exts i1, i4 %69, 0, 1
    %wr_data3 = prb i32$ %wr_data
    %71 = const i5 16
    %72 = const i32 0
    %73 = shr i32 %wr_data3, i32 %72, i5 %71
    %74 = exts i8, i32 %73, 0, 8
    %mem3 = prb i32$ %mem
    %wr_addr6 = prb i4$ %wr_addr
    %75 = const i32 0
    %76 = shr i32 %mem3, i32 %75, i4 %wr_addr6
    %77 = exts i1, i32 %76, 0, 1
    %78 = const i5 16
    %79 = const i1 0
    %80 = shr i1 %77, i1 %79, i5 %78
    %81 = exts i8, i1 %80, 0, 8
    %82 = [i8 %81, %74]
    %83 = mux [2 x i8] %82, i1 %70
    %84 = const time 0s 1d
    drv i8$ %66, %83, %84
    %wr_addr7 = prb i4$ %wr_addr
    %85 = const i32 0
    %86 = sig i32 %85
    %87 = shr i32$ %mem, i32$ %86, i4 %wr_addr7
    %88 = exts i1$, i32$ %87, 0, 1
    %89 = const i5 24
    %90 = const i1 0
    %91 = sig i1 %90
    %92 = shr i1$ %88, i1$ %91, i5 %89
    %93 = exts i8$, i1$ %92, 0, 8
    %wr_en4 = prb i4$ %wr_en
    %94 = const i32 3
    %95 = const i4 0
    %96 = shr i4 %wr_en4, i4 %95, i32 %94
    %97 = exts i1, i4 %96, 0, 1
    %wr_data4 = prb i32$ %wr_data
    %98 = const i5 24
    %99 = const i32 0
    %100 = shr i32 %wr_data4, i32 %99, i5 %98
    %101 = exts i8, i32 %100, 0, 8
    %mem4 = prb i32$ %mem
    %wr_addr8 = prb i4$ %wr_addr
    %102 = const i32 0
    %103 = shr i32 %mem4, i32 %102, i4 %wr_addr8
    %104 = exts i1, i32 %103, 0, 1
    %105 = const i5 24
    %106 = const i1 0
    %107 = shr i1 %104, i1 %106, i5 %105
    %108 = exts i8, i1 %107, 0, 8
    %109 = [i8 %108, %101]
    %110 = mux [2 x i8] %109, i1 %97
    %111 = const time 0s 1d
    drv i8$ %93, %110, %111
    %112 = const i32 0
    %mem5 = prb i32$ %mem
    %rd_addr1 = prb i4$ %rd_addr
    %113 = const i32 0
    %114 = shr i32 %mem5, i32 %113, i4 %rd_addr1
    %115 = exts i1, i32 %114, 0, 1
    %116 = inss i32 %112, i1 %115, 0, 1
    %117 = const time 0s 1d
    drv i32$ %rd_data, %116, %117
    br %0
}

entity @test (i1$ %clk, i4$ %rd_addr, i4$ %wr_addr, i4$ %wr_en, i32$ %wr_data) -&gt; (i32$ %rd_data) {
    %0 = const i32 0
    %mem = sig i32 %0
    inst %test.always.251.0 (i1$ %clk, i4$ %rd_addr, i4$ %wr_addr, i4$ %wr_en, i32$ %wr_data) -&gt; (i32$ %rd_data, i32$ %mem)
}

</pre>
</body>