本工程为用于解析Verilog结构的脚本。
脚本中包括以下主题部分：
以下几部分均以一行为内容作为模块入参，其他入参根据模块功能而定。
1. 删除代码中的注释；
2. 获取模块名，返回获取状态 0：等待获取module关键字，1：获得module关键字，等待获取module名 2：获取module名；
该模块支持如下几种功能：
1）输入1个参数，该参数为第2条的状态值，只是为了删除module module_name之间的内容，获取后面的定位，该部分功能暂时搁置，不开发；
2）输入2个参数，参数为第二条的状态和模块名，则为了寻找某个模块，以便获取该模块的相关信息
   a) 获得状态为0，则寻找module关键字，如果找到module，则尝试寻找module名,找到module名，则返回状态2，和剩余内容，没找到module名，则返回状态1
   b) 获得状态为1，则匹配module名，如果匹配到module名，则返回剩余内容以及状态2，如果没有找到则返回状态1
   
