## BUILD
1. Clonar repositorio.
2. Crear proyecto de Vivado 2023.1 para Basys3.
3. Agregar la carpeta /design.
4. Agregar constraints para la Basys3 en /constraints.
5. Ejecutar script de tcl /design/clk_wiz1.tcl para crear el block design del clocking wizard.
6. Sintetizar, implementar y generar bitstream.
7. Cargar bitstream a la FPGA.
