<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="impl_1" LaunchPart="xc7k325tffg900-2" LaunchTime="1572281889">
  <File Type="BITSTR-BMM" Name="wave_gen_bd.bmm"/>
  <File Type="OPT-METHODOLOGY-DRC" Name="wave_gen_methodology_drc_opted.rpt"/>
  <File Type="INIT-TIMING" Name="wave_gen_timing_summary_init.rpt"/>
  <File Type="ROUTE-PWR" Name="wave_gen_power_routed.rpt"/>
  <File Type="PA-TCL" Name="wave_gen.tcl"/>
  <File Type="OPT-TIMING" Name="wave_gen_timing_summary_opted.rpt"/>
  <File Type="OPT-DCP" Name="wave_gen_opt.dcp"/>
  <File Type="ROUTE-PWR-SUM" Name="wave_gen_power_summary_routed.pb"/>
  <File Type="REPORTS-TCL" Name="wave_gen_reports.tcl"/>
  <File Type="OPT-DRC" Name="wave_gen_drc_opted.rpt"/>
  <File Type="OPT-HWDEF" Name="wave_gen.hwdef"/>
  <File Type="PWROPT-DCP" Name="wave_gen_pwropt.dcp"/>
  <File Type="PWROPT-DRC" Name="wave_gen_drc_pwropted.rpt"/>
  <File Type="PWROPT-TIMING" Name="wave_gen_timing_summary_pwropted.rpt"/>
  <File Type="PLACE-DCP" Name="wave_gen_placed.dcp"/>
  <File Type="PLACE-IO" Name="wave_gen_io_placed.rpt"/>
  <File Type="PLACE-CLK" Name="wave_gen_clock_utilization_placed.rpt"/>
  <File Type="PLACE-UTIL" Name="wave_gen_utilization_placed.rpt"/>
  <File Type="PLACE-UTIL-PB" Name="wave_gen_utilization_placed.pb"/>
  <File Type="PLACE-CTRL" Name="wave_gen_control_sets_placed.rpt"/>
  <File Type="PLACE-SIMILARITY" Name="wave_gen_incremental_reuse_placed.rpt"/>
  <File Type="PLACE-PRE-SIMILARITY" Name="wave_gen_incremental_reuse_pre_placed.rpt"/>
  <File Type="BG-BGN" Name="wave_gen.bgn"/>
  <File Type="PLACE-TIMING" Name="wave_gen_timing_summary_placed.rpt"/>
  <File Type="POSTPLACE-PWROPT-DCP" Name="wave_gen_postplace_pwropt.dcp"/>
  <File Type="BG-BIN" Name="wave_gen.bin"/>
  <File Type="POSTPLACE-PWROPT-TIMING" Name="wave_gen_timing_summary_postplace_pwropted.rpt"/>
  <File Type="PHYSOPT-DCP" Name="wave_gen_physopt.dcp"/>
  <File Type="PHYSOPT-DRC" Name="wave_gen_drc_physopted.rpt"/>
  <File Type="BITSTR-MSK" Name="wave_gen.msk"/>
  <File Type="PHYSOPT-TIMING" Name="wave_gen_timing_summary_physopted.rpt"/>
  <File Type="ROUTE-ERROR-DCP" Name="wave_gen_routed_error.dcp"/>
  <File Type="ROUTE-DCP" Name="wave_gen_routed.dcp"/>
  <File Type="ROUTE-BLACKBOX-DCP" Name="wave_gen_routed_bb.dcp"/>
  <File Type="ROUTE-DRC" Name="wave_gen_drc_routed.rpt"/>
  <File Type="ROUTE-DRC-PB" Name="wave_gen_drc_routed.pb"/>
  <File Type="BITSTR-LTX" Name="debug_nets.ltx"/>
  <File Type="BITSTR-LTX" Name="wave_gen.ltx"/>
  <File Type="ROUTE-DRC-RPX" Name="wave_gen_drc_routed.rpx"/>
  <File Type="BITSTR-MMI" Name="wave_gen.mmi"/>
  <File Type="ROUTE-METHODOLOGY-DRC" Name="wave_gen_methodology_drc_routed.rpt"/>
  <File Type="ROUTE-METHODOLOGY-DRC-RPX" Name="wave_gen_methodology_drc_routed.rpx"/>
  <File Type="BITSTR-SYSDEF" Name="wave_gen.sysdef"/>
  <File Type="ROUTE-METHODOLOGY-DRC-PB" Name="wave_gen_methodology_drc_routed.pb"/>
  <File Type="ROUTE-PWR-RPX" Name="wave_gen_power_routed.rpx"/>
  <File Type="ROUTE-STATUS" Name="wave_gen_route_status.rpt"/>
  <File Type="ROUTE-STATUS-PB" Name="wave_gen_route_status.pb"/>
  <File Type="ROUTE-TIMINGSUMMARY" Name="wave_gen_timing_summary_routed.rpt"/>
  <File Type="ROUTE-TIMING-PB" Name="wave_gen_timing_summary_routed.pb"/>
  <File Type="ROUTE-TIMING-RPX" Name="wave_gen_timing_summary_routed.rpx"/>
  <File Type="ROUTE-SIMILARITY" Name="wave_gen_incremental_reuse_routed.rpt"/>
  <File Type="ROUTE-CLK" Name="wave_gen_clock_utilization_routed.rpt"/>
  <File Type="ROUTE-BUS-SKEW" Name="wave_gen_bus_skew_routed.rpt"/>
  <File Type="ROUTE-BUS-SKEW-PB" Name="wave_gen_bus_skew_routed.pb"/>
  <File Type="ROUTE-BUS-SKEW-RPX" Name="wave_gen_bus_skew_routed.rpx"/>
  <File Type="POSTROUTE-PHYSOPT-DCP" Name="wave_gen_postroute_physopt.dcp"/>
  <File Type="POSTROUTE-PHYSOPT-BLACKBOX-DCP" Name="wave_gen_postroute_physopt_bb.dcp"/>
  <File Type="POSTROUTE-PHYSOPT-TIMING" Name="wave_gen_timing_summary_postroute_physopted.rpt"/>
  <File Type="POSTROUTE-PHYSOPT-TIMING-PB" Name="wave_gen_timing_summary_postroute_physopted.pb"/>
  <File Type="POSTROUTE-PHYSOPT-TIMING-RPX" Name="wave_gen_timing_summary_postroute_physopted.rpx"/>
  <File Type="POSTROUTE-PHYSOPT-BUS-SKEW" Name="wave_gen_bus_skew_postroute_physopted.rpt"/>
  <File Type="POSTROUTE-PHYSOPT-BUS-SKEW-PB" Name="wave_gen_bus_skew_postroute_physopted.pb"/>
  <File Type="BG-BIT" Name="wave_gen.bit"/>
  <File Type="POSTROUTE-PHYSOPT-BUS-SKEW-RPX" Name="wave_gen_bus_skew_postroute_physopted.rpx"/>
  <File Type="BITSTR-RBT" Name="wave_gen.rbt"/>
  <File Type="BITSTR-NKY" Name="wave_gen.nky"/>
  <File Type="BG-DRC" Name="wave_gen.drc"/>
  <File Type="RDI-RDI" Name="wave_gen.vdi"/>
  <File Type="WBT-USG" Name="usage_statistics_webtalk.html"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/verilog/clk_div.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/clk_div.v"/>
        <Attr Name="ImportTime" Val="1345676478"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/clk_gen.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/clk_gen.v"/>
        <Attr Name="ImportTime" Val="1345676480"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/clogb2.txt">
      <FileInfo SFType="VHeader">
        <Attr Name="ImportPath" Val="$PPRDIR/clogb2.txt"/>
        <Attr Name="ImportTime" Val="1345676480"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/clkx_bus.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/clkx_bus.v"/>
        <Attr Name="ImportTime" Val="1345676478"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/cmd_parse.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/cmd_parse.v"/>
        <Attr Name="ImportTime" Val="1345676478"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/dac_spi.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/dac_spi.v"/>
        <Attr Name="ImportTime" Val="1345676481"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/debouncer.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/debouncer.v"/>
        <Attr Name="ImportTime" Val="1345676479"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/lb_ctl.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/lb_ctl.v"/>
        <Attr Name="ImportTime" Val="1345676479"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/meta_harden.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/meta_harden.v"/>
        <Attr Name="ImportTime" Val="1345676479"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/out_ddr_flop.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/out_ddr_flop.v"/>
        <Attr Name="ImportTime" Val="1345676480"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/reset_bridge.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/reset_bridge.v"/>
        <Attr Name="ImportTime" Val="1345676479"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/resp_gen.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/resp_gen.v"/>
        <Attr Name="ImportTime" Val="1345676479"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/rst_gen.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/rst_gen.v"/>
        <Attr Name="ImportTime" Val="1345676479"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/samp_gen.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/samp_gen.v"/>
        <Attr Name="ImportTime" Val="1345676479"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/samp_ram.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/samp_ram.v"/>
        <Attr Name="ImportTime" Val="1345676482"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/to_bcd.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/to_bcd.v"/>
        <Attr Name="ImportTime" Val="1345676479"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/uart_baud_gen.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/uart_baud_gen.v"/>
        <Attr Name="ImportTime" Val="1345676479"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/uart_rx.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/uart_rx.v"/>
        <Attr Name="ImportTime" Val="1345676479"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/uart_rx_ctl.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/uart_rx_ctl.v"/>
        <Attr Name="ImportTime" Val="1345676480"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/uart_tx.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/uart_tx.v"/>
        <Attr Name="ImportTime" Val="1345676480"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/uart_tx_ctl.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/uart_tx_ctl.v"/>
        <Attr Name="ImportTime" Val="1345676480"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/wave_gen.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/wave_gen.v"/>
        <Attr Name="ImportTime" Val="1345676481"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="wave_gen"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/verilog/wave_gen_timing.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/wave_gen_timing.xdc"/>
        <Attr Name="ImportTime" Val="1345676481"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/constrs_1/imports/verilog/wave_gen_pins.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/wave_gen_pins.xdc"/>
        <Attr Name="ImportTime" Val="1345676481"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1">
    <Filter Type="Utils"/>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Implementation Defaults" Flow="Vivado Implementation 2019">
      <Desc>Default settings for Implementation.</Desc>
    </StratHandle>
    <Step Id="init_design"/>
    <Step Id="opt_design"/>
    <Step Id="power_opt_design"/>
    <Step Id="place_design"/>
    <Step Id="post_place_power_opt_design"/>
    <Step Id="phys_opt_design"/>
    <Step Id="route_design"/>
    <Step Id="post_route_phys_opt_design"/>
    <Step Id="write_bitstream"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="char_fifo"/>
  <BlockFileSet Type="BlockSrcs" Name="clk_core"/>
</GenRun>
