##-------------------------------------------------------------------------------------------------
##  -- 版权所有者   : 中国大恒（集团）有限公司北京图像视觉技术分公司, 2010 -2015.
##  -- 保密级别     ：绝密.
##  -- 部门         : 硬件部，FPGA工作组
##  -- 模块名       : test
##  -- 设计者       : 邢海涛
##  -- 目标期间     : xc7a100t-2fgg484
##-------------------------------------------------------------------------------------------------
##
##  -- 版本记录 :
##
##  -- 作者         :| 版本号	:| 修改日期				:|  修改说明
##-------------------------------------------------------------------------------------------------
##  -- 邢海涛       :| V1.0		:| 2018/12/12 17:09:29	:|  初始版本
##-------------------------------------------------------------------------------------------------
##
##  -- 模块描述     :  mars_platform工程约束文件
##              1)  : ... ...
##
##              2)  : ... ...
##
##              3)  : ... ...
##
##-------------------------------------------------------------------------------------------------

##	===============================================================================================
##	ref ***pin location***
##	===============================================================================================
##	-------------------------------------------------------------------------------------
##	-- ref clk
##	-------------------------------------------------------------------------------------
#set_property PACKAGE_PIN Y18 [get_ports clk_osc]
#set_property IOSTANDARD LVCMOS33 [get_ports clk_osc]


##	===============================================================================================
##	ref ***timing constraints***
##	===============================================================================================
##	-------------------------------------------------------------------------------------
##	-- ref clk constraint
##	-------------------------------------------------------------------------------------

##	-------------------------------------------------------------------------------------
##	本地晶振 40MHz
##	-------------------------------------------------------------------------------------
create_clock -period 25.000 [get_ports clk]
