TimeQuest Timing Analyzer report for TimeBinCount
Tue Nov 19 11:45:34 2013
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'inst|altpll_component|pll|clk[0]'
 12. Slow Model Hold: 'inst|altpll_component|pll|clk[0]'
 13. Slow Model Minimum Pulse Width: 'inst|altpll_component|pll|clk[0]'
 14. Slow Model Minimum Pulse Width: 'osc'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Fast Model Setup Summary
 20. Fast Model Hold Summary
 21. Fast Model Recovery Summary
 22. Fast Model Removal Summary
 23. Fast Model Minimum Pulse Width Summary
 24. Fast Model Setup: 'inst|altpll_component|pll|clk[0]'
 25. Fast Model Hold: 'inst|altpll_component|pll|clk[0]'
 26. Fast Model Minimum Pulse Width: 'inst|altpll_component|pll|clk[0]'
 27. Fast Model Minimum Pulse Width: 'osc'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Multicorner Timing Analysis Summary
 33. Setup Times
 34. Hold Times
 35. Clock to Output Times
 36. Minimum Clock to Output Times
 37. Setup Transfers
 38. Hold Transfers
 39. Report TCCS
 40. Report RSKM
 41. Unconstrained Paths
 42. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; TimeBinCount                                                      ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                              ;
+----------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------+--------------------------------------+
; Clock Name                       ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                             ; Targets                              ;
+----------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------+--------------------------------------+
; inst|altpll_component|pll|clk[0] ; Generated ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; osc    ; inst|altpll_component|pll|inclk[0] ; { inst|altpll_component|pll|clk[0] } ;
; osc                              ; Base      ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                    ; { osc }                              ;
+----------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------+--------------------------------------+


+------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                ;
+------------+-----------------+----------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                       ; Note ;
+------------+-----------------+----------------------------------+------+
; 148.59 MHz ; 148.59 MHz      ; inst|altpll_component|pll|clk[0] ;      ;
+------------+-----------------+----------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------+
; Slow Model Setup Summary                                  ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; inst|altpll_component|pll|clk[0] ; 13.270 ; 0.000         ;
+----------------------------------+--------+---------------+


+----------------------------------------------------------+
; Slow Model Hold Summary                                  ;
+----------------------------------+-------+---------------+
; Clock                            ; Slack ; End Point TNS ;
+----------------------------------+-------+---------------+
; inst|altpll_component|pll|clk[0] ; 0.445 ; 0.000         ;
+----------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                    ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; inst|altpll_component|pll|clk[0] ; 8.889  ; 0.000         ;
; osc                              ; 10.000 ; 0.000         ;
+----------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'inst|altpll_component|pll|clk[0]'                                                                                                                                             ;
+--------+------------------------------------+-------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                             ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 13.270 ; trigger_clock_hundreds:inst3|i[31] ; trigger_clock_hundreds:inst3|out[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 6.746      ;
; 13.270 ; trigger_clock_hundreds:inst3|i[31] ; trigger_clock_hundreds:inst3|out[4] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 6.746      ;
; 13.270 ; trigger_clock_hundreds:inst3|i[31] ; trigger_clock_hundreds:inst3|out[5] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 6.746      ;
; 13.270 ; trigger_clock_hundreds:inst3|i[31] ; trigger_clock_hundreds:inst3|out[6] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 6.746      ;
; 13.270 ; trigger_clock_hundreds:inst3|i[31] ; trigger_clock_hundreds:inst3|out[7] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 6.746      ;
; 13.284 ; trigger_clock_hundreds:inst3|i[21] ; trigger_clock_hundreds:inst3|out[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 6.732      ;
; 13.284 ; trigger_clock_hundreds:inst3|i[21] ; trigger_clock_hundreds:inst3|out[4] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 6.732      ;
; 13.284 ; trigger_clock_hundreds:inst3|i[21] ; trigger_clock_hundreds:inst3|out[5] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 6.732      ;
; 13.284 ; trigger_clock_hundreds:inst3|i[21] ; trigger_clock_hundreds:inst3|out[6] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 6.732      ;
; 13.284 ; trigger_clock_hundreds:inst3|i[21] ; trigger_clock_hundreds:inst3|out[7] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 6.732      ;
; 13.292 ; trigger_clock_hundreds:inst3|i[30] ; trigger_clock_hundreds:inst3|out[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 6.724      ;
; 13.292 ; trigger_clock_hundreds:inst3|i[30] ; trigger_clock_hundreds:inst3|out[4] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 6.724      ;
; 13.292 ; trigger_clock_hundreds:inst3|i[30] ; trigger_clock_hundreds:inst3|out[5] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 6.724      ;
; 13.292 ; trigger_clock_hundreds:inst3|i[30] ; trigger_clock_hundreds:inst3|out[6] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 6.724      ;
; 13.292 ; trigger_clock_hundreds:inst3|i[30] ; trigger_clock_hundreds:inst3|out[7] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 6.724      ;
; 13.334 ; trigger_clock_hundreds:inst3|i[25] ; trigger_clock_hundreds:inst3|out[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 6.682      ;
; 13.334 ; trigger_clock_hundreds:inst3|i[25] ; trigger_clock_hundreds:inst3|out[4] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 6.682      ;
; 13.334 ; trigger_clock_hundreds:inst3|i[25] ; trigger_clock_hundreds:inst3|out[5] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 6.682      ;
; 13.334 ; trigger_clock_hundreds:inst3|i[25] ; trigger_clock_hundreds:inst3|out[6] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 6.682      ;
; 13.334 ; trigger_clock_hundreds:inst3|i[25] ; trigger_clock_hundreds:inst3|out[7] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 6.682      ;
; 13.354 ; trigger_clock_hundreds:inst3|i[26] ; trigger_clock_hundreds:inst3|out[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 6.662      ;
; 13.354 ; trigger_clock_hundreds:inst3|i[26] ; trigger_clock_hundreds:inst3|out[4] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 6.662      ;
; 13.354 ; trigger_clock_hundreds:inst3|i[26] ; trigger_clock_hundreds:inst3|out[5] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 6.662      ;
; 13.354 ; trigger_clock_hundreds:inst3|i[26] ; trigger_clock_hundreds:inst3|out[6] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 6.662      ;
; 13.354 ; trigger_clock_hundreds:inst3|i[26] ; trigger_clock_hundreds:inst3|out[7] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 6.662      ;
; 13.428 ; trigger_clock_hundreds:inst3|i[28] ; trigger_clock_hundreds:inst3|out[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 6.588      ;
; 13.428 ; trigger_clock_hundreds:inst3|i[28] ; trigger_clock_hundreds:inst3|out[4] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 6.588      ;
; 13.428 ; trigger_clock_hundreds:inst3|i[28] ; trigger_clock_hundreds:inst3|out[5] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 6.588      ;
; 13.428 ; trigger_clock_hundreds:inst3|i[28] ; trigger_clock_hundreds:inst3|out[6] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 6.588      ;
; 13.428 ; trigger_clock_hundreds:inst3|i[28] ; trigger_clock_hundreds:inst3|out[7] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 6.588      ;
; 13.437 ; trigger_clock_hundreds:inst3|i[9]  ; trigger_clock_hundreds:inst3|out[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.021     ; 6.580      ;
; 13.437 ; trigger_clock_hundreds:inst3|i[9]  ; trigger_clock_hundreds:inst3|out[4] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.021     ; 6.580      ;
; 13.437 ; trigger_clock_hundreds:inst3|i[9]  ; trigger_clock_hundreds:inst3|out[5] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.021     ; 6.580      ;
; 13.437 ; trigger_clock_hundreds:inst3|i[9]  ; trigger_clock_hundreds:inst3|out[6] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.021     ; 6.580      ;
; 13.437 ; trigger_clock_hundreds:inst3|i[9]  ; trigger_clock_hundreds:inst3|out[7] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.021     ; 6.580      ;
; 13.583 ; trigger_clock_hundreds:inst3|i[22] ; trigger_clock_hundreds:inst3|out[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 6.433      ;
; 13.583 ; trigger_clock_hundreds:inst3|i[22] ; trigger_clock_hundreds:inst3|out[4] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 6.433      ;
; 13.583 ; trigger_clock_hundreds:inst3|i[22] ; trigger_clock_hundreds:inst3|out[5] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 6.433      ;
; 13.583 ; trigger_clock_hundreds:inst3|i[22] ; trigger_clock_hundreds:inst3|out[6] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 6.433      ;
; 13.583 ; trigger_clock_hundreds:inst3|i[22] ; trigger_clock_hundreds:inst3|out[7] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 6.433      ;
; 13.629 ; trigger_clock_hundreds:inst3|i[23] ; trigger_clock_hundreds:inst3|out[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 6.387      ;
; 13.629 ; trigger_clock_hundreds:inst3|i[23] ; trigger_clock_hundreds:inst3|out[4] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 6.387      ;
; 13.629 ; trigger_clock_hundreds:inst3|i[23] ; trigger_clock_hundreds:inst3|out[5] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 6.387      ;
; 13.629 ; trigger_clock_hundreds:inst3|i[23] ; trigger_clock_hundreds:inst3|out[6] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 6.387      ;
; 13.629 ; trigger_clock_hundreds:inst3|i[23] ; trigger_clock_hundreds:inst3|out[7] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 6.387      ;
; 13.637 ; trigger_clock_hundreds:inst3|i[27] ; trigger_clock_hundreds:inst3|out[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 6.379      ;
; 13.637 ; trigger_clock_hundreds:inst3|i[27] ; trigger_clock_hundreds:inst3|out[4] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 6.379      ;
; 13.637 ; trigger_clock_hundreds:inst3|i[27] ; trigger_clock_hundreds:inst3|out[5] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 6.379      ;
; 13.637 ; trigger_clock_hundreds:inst3|i[27] ; trigger_clock_hundreds:inst3|out[6] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 6.379      ;
; 13.637 ; trigger_clock_hundreds:inst3|i[27] ; trigger_clock_hundreds:inst3|out[7] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 6.379      ;
; 13.660 ; trigger_clock_hundreds:inst3|i[19] ; trigger_clock_hundreds:inst3|out[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 6.356      ;
; 13.660 ; trigger_clock_hundreds:inst3|i[19] ; trigger_clock_hundreds:inst3|out[4] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 6.356      ;
; 13.660 ; trigger_clock_hundreds:inst3|i[19] ; trigger_clock_hundreds:inst3|out[5] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 6.356      ;
; 13.660 ; trigger_clock_hundreds:inst3|i[19] ; trigger_clock_hundreds:inst3|out[6] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 6.356      ;
; 13.660 ; trigger_clock_hundreds:inst3|i[19] ; trigger_clock_hundreds:inst3|out[7] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 6.356      ;
; 13.701 ; trigger_clock_hundreds:inst3|i[20] ; trigger_clock_hundreds:inst3|out[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 6.315      ;
; 13.701 ; trigger_clock_hundreds:inst3|i[20] ; trigger_clock_hundreds:inst3|out[4] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 6.315      ;
; 13.701 ; trigger_clock_hundreds:inst3|i[20] ; trigger_clock_hundreds:inst3|out[5] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 6.315      ;
; 13.701 ; trigger_clock_hundreds:inst3|i[20] ; trigger_clock_hundreds:inst3|out[6] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 6.315      ;
; 13.701 ; trigger_clock_hundreds:inst3|i[20] ; trigger_clock_hundreds:inst3|out[7] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 6.315      ;
; 13.703 ; trigger_clock_hundreds:inst3|i[31] ; trigger_clock_hundreds:inst3|out[1] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.031     ; 6.304      ;
; 13.708 ; trigger_clock_hundreds:inst3|i[5]  ; trigger_clock_hundreds:inst3|out[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.021     ; 6.309      ;
; 13.708 ; trigger_clock_hundreds:inst3|i[5]  ; trigger_clock_hundreds:inst3|out[4] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.021     ; 6.309      ;
; 13.708 ; trigger_clock_hundreds:inst3|i[5]  ; trigger_clock_hundreds:inst3|out[5] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.021     ; 6.309      ;
; 13.708 ; trigger_clock_hundreds:inst3|i[5]  ; trigger_clock_hundreds:inst3|out[6] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.021     ; 6.309      ;
; 13.708 ; trigger_clock_hundreds:inst3|i[5]  ; trigger_clock_hundreds:inst3|out[7] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.021     ; 6.309      ;
; 13.717 ; trigger_clock_hundreds:inst3|i[21] ; trigger_clock_hundreds:inst3|out[1] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.031     ; 6.290      ;
; 13.725 ; trigger_clock_hundreds:inst3|i[30] ; trigger_clock_hundreds:inst3|out[1] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.031     ; 6.282      ;
; 13.740 ; trigger_clock_hundreds:inst3|i[8]  ; trigger_clock_hundreds:inst3|out[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.021     ; 6.277      ;
; 13.740 ; trigger_clock_hundreds:inst3|i[8]  ; trigger_clock_hundreds:inst3|out[4] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.021     ; 6.277      ;
; 13.740 ; trigger_clock_hundreds:inst3|i[8]  ; trigger_clock_hundreds:inst3|out[5] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.021     ; 6.277      ;
; 13.740 ; trigger_clock_hundreds:inst3|i[8]  ; trigger_clock_hundreds:inst3|out[6] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.021     ; 6.277      ;
; 13.740 ; trigger_clock_hundreds:inst3|i[8]  ; trigger_clock_hundreds:inst3|out[7] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.021     ; 6.277      ;
; 13.744 ; trigger_clock_hundreds:inst3|i[24] ; trigger_clock_hundreds:inst3|out[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 6.272      ;
; 13.744 ; trigger_clock_hundreds:inst3|i[24] ; trigger_clock_hundreds:inst3|out[4] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 6.272      ;
; 13.744 ; trigger_clock_hundreds:inst3|i[24] ; trigger_clock_hundreds:inst3|out[5] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 6.272      ;
; 13.744 ; trigger_clock_hundreds:inst3|i[24] ; trigger_clock_hundreds:inst3|out[6] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 6.272      ;
; 13.744 ; trigger_clock_hundreds:inst3|i[24] ; trigger_clock_hundreds:inst3|out[7] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 6.272      ;
; 13.745 ; trigger_clock_hundreds:inst3|i[31] ; trigger_clock_hundreds:inst3|out[2] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 6.271      ;
; 13.759 ; trigger_clock_hundreds:inst3|i[21] ; trigger_clock_hundreds:inst3|out[2] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 6.257      ;
; 13.767 ; trigger_clock_hundreds:inst3|i[25] ; trigger_clock_hundreds:inst3|out[1] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.031     ; 6.240      ;
; 13.767 ; trigger_clock_hundreds:inst3|i[30] ; trigger_clock_hundreds:inst3|out[2] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 6.249      ;
; 13.787 ; trigger_clock_hundreds:inst3|i[26] ; trigger_clock_hundreds:inst3|out[1] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.031     ; 6.220      ;
; 13.809 ; trigger_clock_hundreds:inst3|i[25] ; trigger_clock_hundreds:inst3|out[2] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 6.207      ;
; 13.829 ; trigger_clock_hundreds:inst3|i[26] ; trigger_clock_hundreds:inst3|out[2] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 6.187      ;
; 13.854 ; trigger_clock_hundreds:inst3|i[10] ; trigger_clock_hundreds:inst3|out[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.021     ; 6.163      ;
; 13.854 ; trigger_clock_hundreds:inst3|i[10] ; trigger_clock_hundreds:inst3|out[4] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.021     ; 6.163      ;
; 13.854 ; trigger_clock_hundreds:inst3|i[10] ; trigger_clock_hundreds:inst3|out[5] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.021     ; 6.163      ;
; 13.854 ; trigger_clock_hundreds:inst3|i[10] ; trigger_clock_hundreds:inst3|out[6] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.021     ; 6.163      ;
; 13.854 ; trigger_clock_hundreds:inst3|i[10] ; trigger_clock_hundreds:inst3|out[7] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.021     ; 6.163      ;
; 13.856 ; trigger_clock_hundreds:inst3|i[29] ; trigger_clock_hundreds:inst3|out[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 6.160      ;
; 13.856 ; trigger_clock_hundreds:inst3|i[29] ; trigger_clock_hundreds:inst3|out[4] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 6.160      ;
; 13.856 ; trigger_clock_hundreds:inst3|i[29] ; trigger_clock_hundreds:inst3|out[5] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 6.160      ;
; 13.856 ; trigger_clock_hundreds:inst3|i[29] ; trigger_clock_hundreds:inst3|out[6] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 6.160      ;
; 13.856 ; trigger_clock_hundreds:inst3|i[29] ; trigger_clock_hundreds:inst3|out[7] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 6.160      ;
; 13.861 ; trigger_clock_hundreds:inst3|i[28] ; trigger_clock_hundreds:inst3|out[1] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.031     ; 6.146      ;
; 13.870 ; trigger_clock_hundreds:inst3|i[9]  ; trigger_clock_hundreds:inst3|out[1] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.030     ; 6.138      ;
; 13.872 ; trigger_clock_hundreds:inst3|i[4]  ; trigger_clock_hundreds:inst3|out[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.020     ; 6.146      ;
; 13.872 ; trigger_clock_hundreds:inst3|i[4]  ; trigger_clock_hundreds:inst3|out[4] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.020     ; 6.146      ;
; 13.872 ; trigger_clock_hundreds:inst3|i[4]  ; trigger_clock_hundreds:inst3|out[5] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.020     ; 6.146      ;
+--------+------------------------------------+-------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'inst|altpll_component|pll|clk[0]'                                                                                                                                             ;
+-------+------------------------------------+-------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                             ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+-------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.445 ; trigger_clock_hundreds:inst3|LED   ; trigger_clock_hundreds:inst3|LED    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.625 ; count:inst2|out[7]                 ; count:inst2|out[7]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.911      ;
; 0.629 ; trigger_clock_hundreds:inst3|i[31] ; trigger_clock_hundreds:inst3|i[31]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.915      ;
; 0.968 ; trigger_clock_hundreds:inst3|i[13] ; trigger_clock_hundreds:inst3|i[13]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.254      ;
; 0.968 ; trigger_clock_hundreds:inst3|i[2]  ; trigger_clock_hundreds:inst3|i[2]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.254      ;
; 0.968 ; count:inst2|out[0]                 ; count:inst2|out[0]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.254      ;
; 0.972 ; trigger_clock_hundreds:inst3|i[25] ; trigger_clock_hundreds:inst3|i[25]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; trigger_clock_hundreds:inst3|i[27] ; trigger_clock_hundreds:inst3|i[27]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; count:inst2|out[2]                 ; count:inst2|out[2]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; count:inst2|out[4]                 ; count:inst2|out[4]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; count:inst2|out[6]                 ; count:inst2|out[6]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.258      ;
; 0.975 ; trigger_clock_hundreds:inst3|i[1]  ; trigger_clock_hundreds:inst3|i[1]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.261      ;
; 0.976 ; trigger_clock_hundreds:inst3|i[18] ; trigger_clock_hundreds:inst3|i[18]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; trigger_clock_hundreds:inst3|i[9]  ; trigger_clock_hundreds:inst3|i[9]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.262      ;
; 0.977 ; trigger_clock_hundreds:inst3|i[20] ; trigger_clock_hundreds:inst3|i[20]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; trigger_clock_hundreds:inst3|i[23] ; trigger_clock_hundreds:inst3|i[23]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; trigger_clock_hundreds:inst3|i[29] ; trigger_clock_hundreds:inst3|i[29]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; trigger_clock_hundreds:inst3|i[30] ; trigger_clock_hundreds:inst3|i[30]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; trigger_clock_hundreds:inst3|i[11] ; trigger_clock_hundreds:inst3|i[11]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 1.011 ; trigger_clock_hundreds:inst3|i[8]  ; trigger_clock_hundreds:inst3|i[8]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.297      ;
; 1.011 ; trigger_clock_hundreds:inst3|i[10] ; trigger_clock_hundreds:inst3|i[10]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.297      ;
; 1.015 ; trigger_clock_hundreds:inst3|i[24] ; trigger_clock_hundreds:inst3|i[24]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.301      ;
; 1.015 ; count:inst2|out[1]                 ; count:inst2|out[1]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.301      ;
; 1.016 ; trigger_clock_hundreds:inst3|i[19] ; trigger_clock_hundreds:inst3|i[19]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; trigger_clock_hundreds:inst3|i[21] ; trigger_clock_hundreds:inst3|i[21]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; trigger_clock_hundreds:inst3|i[22] ; trigger_clock_hundreds:inst3|i[22]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; trigger_clock_hundreds:inst3|i[26] ; trigger_clock_hundreds:inst3|i[26]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; trigger_clock_hundreds:inst3|i[28] ; trigger_clock_hundreds:inst3|i[28]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; trigger_clock_hundreds:inst3|i[3]  ; trigger_clock_hundreds:inst3|i[3]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; trigger_clock_hundreds:inst3|i[5]  ; trigger_clock_hundreds:inst3|i[5]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; trigger_clock_hundreds:inst3|i[6]  ; trigger_clock_hundreds:inst3|i[6]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; count:inst2|out[3]                 ; count:inst2|out[3]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; count:inst2|out[5]                 ; count:inst2|out[5]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.280 ; count:inst2|out[7]                 ; trigger_clock_hundreds:inst3|out[7] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.003     ; 1.563      ;
; 1.285 ; count:inst2|out[4]                 ; trigger_clock_hundreds:inst3|out[4] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.003     ; 1.568      ;
; 1.296 ; count:inst2|out[2]                 ; trigger_clock_hundreds:inst3|out[2] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.003     ; 1.579      ;
; 1.297 ; count:inst2|out[6]                 ; trigger_clock_hundreds:inst3|out[6] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.003     ; 1.580      ;
; 1.301 ; count:inst2|out[3]                 ; trigger_clock_hundreds:inst3|out[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.003     ; 1.584      ;
; 1.303 ; count:inst2|out[5]                 ; trigger_clock_hundreds:inst3|out[5] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.003     ; 1.586      ;
; 1.400 ; trigger_clock_hundreds:inst3|i[2]  ; trigger_clock_hundreds:inst3|i[3]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.686      ;
; 1.404 ; count:inst2|out[6]                 ; count:inst2|out[7]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.690      ;
; 1.404 ; trigger_clock_hundreds:inst3|i[25] ; trigger_clock_hundreds:inst3|i[26]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.690      ;
; 1.404 ; trigger_clock_hundreds:inst3|i[27] ; trigger_clock_hundreds:inst3|i[28]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.690      ;
; 1.404 ; count:inst2|out[2]                 ; count:inst2|out[3]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.690      ;
; 1.404 ; count:inst2|out[4]                 ; count:inst2|out[5]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.690      ;
; 1.407 ; trigger_clock_hundreds:inst3|i[1]  ; trigger_clock_hundreds:inst3|i[2]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.693      ;
; 1.408 ; trigger_clock_hundreds:inst3|i[9]  ; trigger_clock_hundreds:inst3|i[10]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.694      ;
; 1.408 ; trigger_clock_hundreds:inst3|i[18] ; trigger_clock_hundreds:inst3|i[19]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.694      ;
; 1.409 ; trigger_clock_hundreds:inst3|i[30] ; trigger_clock_hundreds:inst3|i[31]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; trigger_clock_hundreds:inst3|i[29] ; trigger_clock_hundreds:inst3|i[30]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; trigger_clock_hundreds:inst3|i[20] ; trigger_clock_hundreds:inst3|i[21]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.695      ;
; 1.418 ; count:inst2|edgeZero               ; count:inst2|out[0]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.703      ;
; 1.418 ; count:inst2|edgeZero               ; count:inst2|out[1]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.703      ;
; 1.418 ; count:inst2|edgeZero               ; count:inst2|out[2]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.703      ;
; 1.418 ; count:inst2|edgeZero               ; count:inst2|out[3]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.703      ;
; 1.418 ; count:inst2|edgeZero               ; count:inst2|out[4]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.703      ;
; 1.418 ; count:inst2|edgeZero               ; count:inst2|out[5]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.703      ;
; 1.418 ; count:inst2|edgeZero               ; count:inst2|out[6]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.703      ;
; 1.418 ; count:inst2|edgeZero               ; count:inst2|out[7]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.703      ;
; 1.444 ; trigger_clock_hundreds:inst3|i[8]  ; trigger_clock_hundreds:inst3|i[9]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.730      ;
; 1.444 ; trigger_clock_hundreds:inst3|i[10] ; trigger_clock_hundreds:inst3|i[11]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.730      ;
; 1.448 ; trigger_clock_hundreds:inst3|i[24] ; trigger_clock_hundreds:inst3|i[25]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.734      ;
; 1.448 ; count:inst2|out[1]                 ; count:inst2|out[2]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.734      ;
; 1.449 ; trigger_clock_hundreds:inst3|i[26] ; trigger_clock_hundreds:inst3|i[27]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; count:inst2|out[3]                 ; count:inst2|out[4]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; count:inst2|out[5]                 ; count:inst2|out[6]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; trigger_clock_hundreds:inst3|i[19] ; trigger_clock_hundreds:inst3|i[20]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; trigger_clock_hundreds:inst3|i[22] ; trigger_clock_hundreds:inst3|i[23]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; trigger_clock_hundreds:inst3|i[28] ; trigger_clock_hundreds:inst3|i[29]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; trigger_clock_hundreds:inst3|i[21] ; trigger_clock_hundreds:inst3|i[22]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; trigger_clock_hundreds:inst3|i[5]  ; trigger_clock_hundreds:inst3|i[6]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.735      ;
; 1.484 ; trigger_clock_hundreds:inst3|i[25] ; trigger_clock_hundreds:inst3|i[27]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.770      ;
; 1.484 ; count:inst2|out[2]                 ; count:inst2|out[4]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.770      ;
; 1.484 ; count:inst2|out[4]                 ; count:inst2|out[6]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.770      ;
; 1.484 ; trigger_clock_hundreds:inst3|i[27] ; trigger_clock_hundreds:inst3|i[29]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.770      ;
; 1.487 ; trigger_clock_hundreds:inst3|i[1]  ; trigger_clock_hundreds:inst3|i[3]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.773      ;
; 1.488 ; trigger_clock_hundreds:inst3|i[9]  ; trigger_clock_hundreds:inst3|i[11]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.774      ;
; 1.488 ; trigger_clock_hundreds:inst3|i[18] ; trigger_clock_hundreds:inst3|i[20]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.774      ;
; 1.489 ; trigger_clock_hundreds:inst3|i[11] ; trigger_clock_hundreds:inst3|i[13]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.775      ;
; 1.489 ; trigger_clock_hundreds:inst3|i[29] ; trigger_clock_hundreds:inst3|i[31]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.775      ;
; 1.489 ; trigger_clock_hundreds:inst3|i[20] ; trigger_clock_hundreds:inst3|i[22]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.775      ;
; 1.501 ; count:inst2|out[0]                 ; count:inst2|out[1]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.787      ;
; 1.510 ; trigger_clock_hundreds:inst3|i[23] ; trigger_clock_hundreds:inst3|i[24]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.796      ;
; 1.524 ; trigger_clock_hundreds:inst3|i[8]  ; trigger_clock_hundreds:inst3|i[10]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.810      ;
; 1.528 ; trigger_clock_hundreds:inst3|i[24] ; trigger_clock_hundreds:inst3|i[26]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.814      ;
; 1.528 ; count:inst2|out[1]                 ; count:inst2|out[3]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.814      ;
; 1.529 ; trigger_clock_hundreds:inst3|i[3]  ; trigger_clock_hundreds:inst3|i[5]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.815      ;
; 1.529 ; count:inst2|out[5]                 ; count:inst2|out[7]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.815      ;
; 1.529 ; trigger_clock_hundreds:inst3|i[26] ; trigger_clock_hundreds:inst3|i[28]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.815      ;
; 1.529 ; count:inst2|out[3]                 ; count:inst2|out[5]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.815      ;
; 1.529 ; trigger_clock_hundreds:inst3|i[28] ; trigger_clock_hundreds:inst3|i[30]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.815      ;
; 1.529 ; trigger_clock_hundreds:inst3|i[19] ; trigger_clock_hundreds:inst3|i[21]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.815      ;
; 1.529 ; trigger_clock_hundreds:inst3|i[21] ; trigger_clock_hundreds:inst3|i[23]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.815      ;
; 1.560 ; trigger_clock_hundreds:inst3|i[2]  ; trigger_clock_hundreds:inst3|i[5]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.846      ;
; 1.564 ; count:inst2|out[4]                 ; count:inst2|out[7]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.850      ;
; 1.564 ; trigger_clock_hundreds:inst3|i[25] ; trigger_clock_hundreds:inst3|i[28]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.850      ;
; 1.564 ; count:inst2|out[2]                 ; count:inst2|out[5]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.850      ;
; 1.564 ; trigger_clock_hundreds:inst3|i[27] ; trigger_clock_hundreds:inst3|i[30]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.850      ;
; 1.568 ; trigger_clock_hundreds:inst3|i[18] ; trigger_clock_hundreds:inst3|i[21]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.854      ;
; 1.569 ; trigger_clock_hundreds:inst3|i[20] ; trigger_clock_hundreds:inst3|i[23]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.855      ;
+-------+------------------------------------+-------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'inst|altpll_component|pll|clk[0]'                                                                             ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                              ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------+
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; count:inst2|edgeAdd                 ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; count:inst2|edgeAdd                 ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; count:inst2|edgeZero                ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; count:inst2|edgeZero                ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; count:inst2|out[0]                  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; count:inst2|out[0]                  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; count:inst2|out[1]                  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; count:inst2|out[1]                  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; count:inst2|out[2]                  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; count:inst2|out[2]                  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; count:inst2|out[3]                  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; count:inst2|out[3]                  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; count:inst2|out[4]                  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; count:inst2|out[4]                  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; count:inst2|out[5]                  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; count:inst2|out[5]                  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; count:inst2|out[6]                  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; count:inst2|out[6]                  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; count:inst2|out[7]                  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; count:inst2|out[7]                  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|LED    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|LED    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[0]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[0]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[10]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[10]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[11]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[11]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[12]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[12]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[13]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[13]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[14]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[14]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[15]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[15]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[16]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[16]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[17]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[17]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[18]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[18]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[19]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[19]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[1]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[1]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[20]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[20]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[21]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[21]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[22]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[22]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[23]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[23]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[24]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[24]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[25]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[25]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[26]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[26]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[27]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[27]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[28]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[28]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[29]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[29]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[2]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[2]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[30]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[30]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[31]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[31]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[3]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[3]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[4]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[4]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[5]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[5]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[6]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[6]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[7]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[7]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[8]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[8]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[9]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[9]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|out[0] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|out[0] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|out[1] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|out[1] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|out[2] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|out[2] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|out[3] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|out[3] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|out[4] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|out[4] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|out[5] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|out[5] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|out[6] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|out[6] ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'osc'                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc   ; Rise       ; inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc   ; Rise       ; inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc   ; Rise       ; inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc   ; Rise       ; inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc   ; Rise       ; osc|combout                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc   ; Rise       ; osc|combout                        ;
; 17.369 ; 20.000       ; 2.631          ; Port Rate        ; osc   ; Rise       ; osc                                ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+


+----------------------------------------------------------------------------------------+
; Setup Times                                                                            ;
+-----------+------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+------------+-------+-------+------------+----------------------------------+
; switch    ; osc        ; 8.609 ; 8.609 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------+


+------------------------------------------------------------------------------------------+
; Hold Times                                                                               ;
+-----------+------------+--------+--------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-----------+------------+--------+--------+------------+----------------------------------+
; switch    ; osc        ; -7.009 ; -7.009 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+----------------------------------+


+------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                    ;
+-----------+------------+--------+--------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-----------+------------+--------+--------+------------+----------------------------------+
; LED       ; osc        ; 5.947  ; 5.947  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; out1[*]   ; osc        ; 25.899 ; 25.899 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out1[0]  ; osc        ; 25.047 ; 25.047 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out1[1]  ; osc        ; 25.058 ; 25.058 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out1[2]  ; osc        ; 25.899 ; 25.899 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out1[3]  ; osc        ; 25.191 ; 25.191 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out1[4]  ; osc        ; 25.578 ; 25.578 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out1[5]  ; osc        ; 25.469 ; 25.469 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out1[6]  ; osc        ; 25.717 ; 25.717 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; out2[*]   ; osc        ; 21.009 ; 21.009 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out2[0]  ; osc        ; 21.009 ; 21.009 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out2[1]  ; osc        ; 17.897 ; 17.897 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out2[2]  ; osc        ; 16.251 ; 16.251 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out2[3]  ; osc        ; 19.609 ; 19.609 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out2[4]  ; osc        ; 19.775 ; 19.775 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out2[5]  ; osc        ; 20.376 ; 20.376 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out2[6]  ; osc        ; 20.990 ; 20.990 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; out3[*]   ; osc        ; 9.112  ; 9.112  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out3[0]  ; osc        ; 8.744  ; 8.744  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out3[2]  ; osc        ; 7.729  ; 7.729  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out3[3]  ; osc        ; 8.445  ; 8.445  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out3[4]  ; osc        ; 9.112  ; 9.112  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out3[5]  ; osc        ; 7.252  ; 7.252  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out3[6]  ; osc        ; 7.775  ; 7.775  ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+----------------------------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+-----------+------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+------------+-------+-------+------------+----------------------------------+
; LED       ; osc        ; 5.947 ; 5.947 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; out1[*]   ; osc        ; 5.434 ; 5.434 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out1[0]  ; osc        ; 5.434 ; 5.434 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out1[1]  ; osc        ; 5.445 ; 5.445 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out1[2]  ; osc        ; 6.288 ; 6.288 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out1[3]  ; osc        ; 5.609 ; 5.609 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out1[4]  ; osc        ; 5.966 ; 5.966 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out1[5]  ; osc        ; 5.856 ; 5.856 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out1[6]  ; osc        ; 5.737 ; 5.737 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; out2[*]   ; osc        ; 7.703 ; 7.703 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out2[0]  ; osc        ; 9.262 ; 9.262 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out2[1]  ; osc        ; 8.155 ; 8.155 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out2[2]  ; osc        ; 7.703 ; 7.703 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out2[3]  ; osc        ; 8.278 ; 8.278 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out2[4]  ; osc        ; 8.894 ; 8.894 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out2[5]  ; osc        ; 9.002 ; 9.002 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out2[6]  ; osc        ; 9.128 ; 9.128 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; out3[*]   ; osc        ; 6.377 ; 6.377 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out3[0]  ; osc        ; 7.392 ; 7.392 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out3[2]  ; osc        ; 6.377 ; 6.377 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out3[3]  ; osc        ; 6.615 ; 6.615 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out3[4]  ; osc        ; 7.760 ; 7.760 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out3[5]  ; osc        ; 6.432 ; 6.432 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out3[6]  ; osc        ; 6.423 ; 6.423 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------+


+-----------------------------------------------------------+
; Fast Model Setup Summary                                  ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; inst|altpll_component|pll|clk[0] ; 17.283 ; 0.000         ;
+----------------------------------+--------+---------------+


+----------------------------------------------------------+
; Fast Model Hold Summary                                  ;
+----------------------------------+-------+---------------+
; Clock                            ; Slack ; End Point TNS ;
+----------------------------------+-------+---------------+
; inst|altpll_component|pll|clk[0] ; 0.215 ; 0.000         ;
+----------------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                    ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; inst|altpll_component|pll|clk[0] ; 9.000  ; 0.000         ;
; osc                              ; 10.000 ; 0.000         ;
+----------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'inst|altpll_component|pll|clk[0]'                                                                                                                                             ;
+--------+------------------------------------+-------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                             ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 17.283 ; trigger_clock_hundreds:inst3|i[21] ; trigger_clock_hundreds:inst3|out[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 2.727      ;
; 17.283 ; trigger_clock_hundreds:inst3|i[21] ; trigger_clock_hundreds:inst3|out[4] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 2.727      ;
; 17.283 ; trigger_clock_hundreds:inst3|i[21] ; trigger_clock_hundreds:inst3|out[5] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 2.727      ;
; 17.283 ; trigger_clock_hundreds:inst3|i[21] ; trigger_clock_hundreds:inst3|out[6] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 2.727      ;
; 17.283 ; trigger_clock_hundreds:inst3|i[21] ; trigger_clock_hundreds:inst3|out[7] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 2.727      ;
; 17.284 ; trigger_clock_hundreds:inst3|i[31] ; trigger_clock_hundreds:inst3|out[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 2.726      ;
; 17.284 ; trigger_clock_hundreds:inst3|i[31] ; trigger_clock_hundreds:inst3|out[4] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 2.726      ;
; 17.284 ; trigger_clock_hundreds:inst3|i[31] ; trigger_clock_hundreds:inst3|out[5] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 2.726      ;
; 17.284 ; trigger_clock_hundreds:inst3|i[31] ; trigger_clock_hundreds:inst3|out[6] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 2.726      ;
; 17.284 ; trigger_clock_hundreds:inst3|i[31] ; trigger_clock_hundreds:inst3|out[7] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 2.726      ;
; 17.297 ; trigger_clock_hundreds:inst3|i[30] ; trigger_clock_hundreds:inst3|out[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 2.713      ;
; 17.297 ; trigger_clock_hundreds:inst3|i[30] ; trigger_clock_hundreds:inst3|out[4] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 2.713      ;
; 17.297 ; trigger_clock_hundreds:inst3|i[30] ; trigger_clock_hundreds:inst3|out[5] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 2.713      ;
; 17.297 ; trigger_clock_hundreds:inst3|i[30] ; trigger_clock_hundreds:inst3|out[6] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 2.713      ;
; 17.297 ; trigger_clock_hundreds:inst3|i[30] ; trigger_clock_hundreds:inst3|out[7] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 2.713      ;
; 17.309 ; trigger_clock_hundreds:inst3|i[25] ; trigger_clock_hundreds:inst3|out[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 2.701      ;
; 17.309 ; trigger_clock_hundreds:inst3|i[25] ; trigger_clock_hundreds:inst3|out[4] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 2.701      ;
; 17.309 ; trigger_clock_hundreds:inst3|i[25] ; trigger_clock_hundreds:inst3|out[5] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 2.701      ;
; 17.309 ; trigger_clock_hundreds:inst3|i[25] ; trigger_clock_hundreds:inst3|out[6] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 2.701      ;
; 17.309 ; trigger_clock_hundreds:inst3|i[25] ; trigger_clock_hundreds:inst3|out[7] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 2.701      ;
; 17.318 ; trigger_clock_hundreds:inst3|i[26] ; trigger_clock_hundreds:inst3|out[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 2.692      ;
; 17.318 ; trigger_clock_hundreds:inst3|i[26] ; trigger_clock_hundreds:inst3|out[4] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 2.692      ;
; 17.318 ; trigger_clock_hundreds:inst3|i[26] ; trigger_clock_hundreds:inst3|out[5] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 2.692      ;
; 17.318 ; trigger_clock_hundreds:inst3|i[26] ; trigger_clock_hundreds:inst3|out[6] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 2.692      ;
; 17.318 ; trigger_clock_hundreds:inst3|i[26] ; trigger_clock_hundreds:inst3|out[7] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 2.692      ;
; 17.321 ; trigger_clock_hundreds:inst3|i[9]  ; trigger_clock_hundreds:inst3|out[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.021     ; 2.690      ;
; 17.321 ; trigger_clock_hundreds:inst3|i[9]  ; trigger_clock_hundreds:inst3|out[4] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.021     ; 2.690      ;
; 17.321 ; trigger_clock_hundreds:inst3|i[9]  ; trigger_clock_hundreds:inst3|out[5] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.021     ; 2.690      ;
; 17.321 ; trigger_clock_hundreds:inst3|i[9]  ; trigger_clock_hundreds:inst3|out[6] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.021     ; 2.690      ;
; 17.321 ; trigger_clock_hundreds:inst3|i[9]  ; trigger_clock_hundreds:inst3|out[7] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.021     ; 2.690      ;
; 17.373 ; trigger_clock_hundreds:inst3|i[28] ; trigger_clock_hundreds:inst3|out[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 2.637      ;
; 17.373 ; trigger_clock_hundreds:inst3|i[28] ; trigger_clock_hundreds:inst3|out[4] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 2.637      ;
; 17.373 ; trigger_clock_hundreds:inst3|i[28] ; trigger_clock_hundreds:inst3|out[5] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 2.637      ;
; 17.373 ; trigger_clock_hundreds:inst3|i[28] ; trigger_clock_hundreds:inst3|out[6] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 2.637      ;
; 17.373 ; trigger_clock_hundreds:inst3|i[28] ; trigger_clock_hundreds:inst3|out[7] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 2.637      ;
; 17.401 ; trigger_clock_hundreds:inst3|i[23] ; trigger_clock_hundreds:inst3|out[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 2.609      ;
; 17.401 ; trigger_clock_hundreds:inst3|i[23] ; trigger_clock_hundreds:inst3|out[4] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 2.609      ;
; 17.401 ; trigger_clock_hundreds:inst3|i[23] ; trigger_clock_hundreds:inst3|out[5] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 2.609      ;
; 17.401 ; trigger_clock_hundreds:inst3|i[23] ; trigger_clock_hundreds:inst3|out[6] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 2.609      ;
; 17.401 ; trigger_clock_hundreds:inst3|i[23] ; trigger_clock_hundreds:inst3|out[7] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 2.609      ;
; 17.420 ; trigger_clock_hundreds:inst3|i[22] ; trigger_clock_hundreds:inst3|out[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 2.590      ;
; 17.420 ; trigger_clock_hundreds:inst3|i[22] ; trigger_clock_hundreds:inst3|out[4] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 2.590      ;
; 17.420 ; trigger_clock_hundreds:inst3|i[22] ; trigger_clock_hundreds:inst3|out[5] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 2.590      ;
; 17.420 ; trigger_clock_hundreds:inst3|i[22] ; trigger_clock_hundreds:inst3|out[6] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 2.590      ;
; 17.420 ; trigger_clock_hundreds:inst3|i[22] ; trigger_clock_hundreds:inst3|out[7] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 2.590      ;
; 17.439 ; trigger_clock_hundreds:inst3|i[5]  ; trigger_clock_hundreds:inst3|out[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.021     ; 2.572      ;
; 17.439 ; trigger_clock_hundreds:inst3|i[8]  ; trigger_clock_hundreds:inst3|out[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.021     ; 2.572      ;
; 17.439 ; trigger_clock_hundreds:inst3|i[5]  ; trigger_clock_hundreds:inst3|out[4] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.021     ; 2.572      ;
; 17.439 ; trigger_clock_hundreds:inst3|i[8]  ; trigger_clock_hundreds:inst3|out[4] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.021     ; 2.572      ;
; 17.439 ; trigger_clock_hundreds:inst3|i[5]  ; trigger_clock_hundreds:inst3|out[5] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.021     ; 2.572      ;
; 17.439 ; trigger_clock_hundreds:inst3|i[8]  ; trigger_clock_hundreds:inst3|out[5] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.021     ; 2.572      ;
; 17.439 ; trigger_clock_hundreds:inst3|i[5]  ; trigger_clock_hundreds:inst3|out[6] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.021     ; 2.572      ;
; 17.439 ; trigger_clock_hundreds:inst3|i[8]  ; trigger_clock_hundreds:inst3|out[6] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.021     ; 2.572      ;
; 17.439 ; trigger_clock_hundreds:inst3|i[5]  ; trigger_clock_hundreds:inst3|out[7] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.021     ; 2.572      ;
; 17.439 ; trigger_clock_hundreds:inst3|i[8]  ; trigger_clock_hundreds:inst3|out[7] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.021     ; 2.572      ;
; 17.444 ; trigger_clock_hundreds:inst3|i[19] ; trigger_clock_hundreds:inst3|out[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 2.566      ;
; 17.444 ; trigger_clock_hundreds:inst3|i[19] ; trigger_clock_hundreds:inst3|out[4] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 2.566      ;
; 17.444 ; trigger_clock_hundreds:inst3|i[19] ; trigger_clock_hundreds:inst3|out[5] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 2.566      ;
; 17.444 ; trigger_clock_hundreds:inst3|i[19] ; trigger_clock_hundreds:inst3|out[6] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 2.566      ;
; 17.444 ; trigger_clock_hundreds:inst3|i[19] ; trigger_clock_hundreds:inst3|out[7] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 2.566      ;
; 17.447 ; trigger_clock_hundreds:inst3|i[27] ; trigger_clock_hundreds:inst3|out[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 2.563      ;
; 17.447 ; trigger_clock_hundreds:inst3|i[27] ; trigger_clock_hundreds:inst3|out[4] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 2.563      ;
; 17.447 ; trigger_clock_hundreds:inst3|i[27] ; trigger_clock_hundreds:inst3|out[5] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 2.563      ;
; 17.447 ; trigger_clock_hundreds:inst3|i[27] ; trigger_clock_hundreds:inst3|out[6] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 2.563      ;
; 17.447 ; trigger_clock_hundreds:inst3|i[27] ; trigger_clock_hundreds:inst3|out[7] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 2.563      ;
; 17.462 ; trigger_clock_hundreds:inst3|i[20] ; trigger_clock_hundreds:inst3|out[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 2.548      ;
; 17.462 ; trigger_clock_hundreds:inst3|i[20] ; trigger_clock_hundreds:inst3|out[4] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 2.548      ;
; 17.462 ; trigger_clock_hundreds:inst3|i[20] ; trigger_clock_hundreds:inst3|out[5] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 2.548      ;
; 17.462 ; trigger_clock_hundreds:inst3|i[20] ; trigger_clock_hundreds:inst3|out[6] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 2.548      ;
; 17.462 ; trigger_clock_hundreds:inst3|i[20] ; trigger_clock_hundreds:inst3|out[7] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 2.548      ;
; 17.467 ; trigger_clock_hundreds:inst3|i[21] ; trigger_clock_hundreds:inst3|out[1] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.028     ; 2.537      ;
; 17.468 ; trigger_clock_hundreds:inst3|i[31] ; trigger_clock_hundreds:inst3|out[1] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.028     ; 2.536      ;
; 17.481 ; trigger_clock_hundreds:inst3|i[30] ; trigger_clock_hundreds:inst3|out[1] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.028     ; 2.523      ;
; 17.484 ; trigger_clock_hundreds:inst3|i[24] ; trigger_clock_hundreds:inst3|out[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 2.526      ;
; 17.484 ; trigger_clock_hundreds:inst3|i[24] ; trigger_clock_hundreds:inst3|out[4] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 2.526      ;
; 17.484 ; trigger_clock_hundreds:inst3|i[24] ; trigger_clock_hundreds:inst3|out[5] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 2.526      ;
; 17.484 ; trigger_clock_hundreds:inst3|i[24] ; trigger_clock_hundreds:inst3|out[6] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 2.526      ;
; 17.484 ; trigger_clock_hundreds:inst3|i[24] ; trigger_clock_hundreds:inst3|out[7] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 2.526      ;
; 17.492 ; trigger_clock_hundreds:inst3|i[21] ; trigger_clock_hundreds:inst3|out[2] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 2.518      ;
; 17.493 ; trigger_clock_hundreds:inst3|i[25] ; trigger_clock_hundreds:inst3|out[1] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.028     ; 2.511      ;
; 17.493 ; trigger_clock_hundreds:inst3|i[31] ; trigger_clock_hundreds:inst3|out[2] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 2.517      ;
; 17.502 ; trigger_clock_hundreds:inst3|i[10] ; trigger_clock_hundreds:inst3|out[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.021     ; 2.509      ;
; 17.502 ; trigger_clock_hundreds:inst3|i[10] ; trigger_clock_hundreds:inst3|out[4] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.021     ; 2.509      ;
; 17.502 ; trigger_clock_hundreds:inst3|i[10] ; trigger_clock_hundreds:inst3|out[5] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.021     ; 2.509      ;
; 17.502 ; trigger_clock_hundreds:inst3|i[10] ; trigger_clock_hundreds:inst3|out[6] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.021     ; 2.509      ;
; 17.502 ; trigger_clock_hundreds:inst3|i[10] ; trigger_clock_hundreds:inst3|out[7] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.021     ; 2.509      ;
; 17.502 ; trigger_clock_hundreds:inst3|i[26] ; trigger_clock_hundreds:inst3|out[1] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.028     ; 2.502      ;
; 17.505 ; trigger_clock_hundreds:inst3|i[9]  ; trigger_clock_hundreds:inst3|out[1] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.027     ; 2.500      ;
; 17.506 ; trigger_clock_hundreds:inst3|i[30] ; trigger_clock_hundreds:inst3|out[2] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 2.504      ;
; 17.518 ; trigger_clock_hundreds:inst3|i[25] ; trigger_clock_hundreds:inst3|out[2] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 2.492      ;
; 17.524 ; trigger_clock_hundreds:inst3|i[4]  ; trigger_clock_hundreds:inst3|out[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.020     ; 2.488      ;
; 17.524 ; trigger_clock_hundreds:inst3|i[4]  ; trigger_clock_hundreds:inst3|out[4] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.020     ; 2.488      ;
; 17.524 ; trigger_clock_hundreds:inst3|i[4]  ; trigger_clock_hundreds:inst3|out[5] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.020     ; 2.488      ;
; 17.524 ; trigger_clock_hundreds:inst3|i[4]  ; trigger_clock_hundreds:inst3|out[6] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.020     ; 2.488      ;
; 17.524 ; trigger_clock_hundreds:inst3|i[4]  ; trigger_clock_hundreds:inst3|out[7] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.020     ; 2.488      ;
; 17.526 ; trigger_clock_hundreds:inst3|i[29] ; trigger_clock_hundreds:inst3|out[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 2.484      ;
; 17.526 ; trigger_clock_hundreds:inst3|i[29] ; trigger_clock_hundreds:inst3|out[4] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 2.484      ;
; 17.526 ; trigger_clock_hundreds:inst3|i[29] ; trigger_clock_hundreds:inst3|out[5] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 2.484      ;
; 17.526 ; trigger_clock_hundreds:inst3|i[29] ; trigger_clock_hundreds:inst3|out[6] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 2.484      ;
; 17.526 ; trigger_clock_hundreds:inst3|i[29] ; trigger_clock_hundreds:inst3|out[7] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.022     ; 2.484      ;
+--------+------------------------------------+-------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'inst|altpll_component|pll|clk[0]'                                                                                                                                             ;
+-------+------------------------------------+-------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                             ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+-------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.215 ; trigger_clock_hundreds:inst3|LED   ; trigger_clock_hundreds:inst3|LED    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.241 ; count:inst2|out[7]                 ; count:inst2|out[7]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.243 ; trigger_clock_hundreds:inst3|i[31] ; trigger_clock_hundreds:inst3|i[31]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.356 ; trigger_clock_hundreds:inst3|i[2]  ; trigger_clock_hundreds:inst3|i[2]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.508      ;
; 0.356 ; count:inst2|out[0]                 ; count:inst2|out[0]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.508      ;
; 0.357 ; trigger_clock_hundreds:inst3|i[13] ; trigger_clock_hundreds:inst3|i[13]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.509      ;
; 0.358 ; trigger_clock_hundreds:inst3|i[25] ; trigger_clock_hundreds:inst3|i[25]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; trigger_clock_hundreds:inst3|i[27] ; trigger_clock_hundreds:inst3|i[27]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; count:inst2|out[2]                 ; count:inst2|out[2]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; count:inst2|out[4]                 ; count:inst2|out[4]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; count:inst2|out[6]                 ; count:inst2|out[6]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; trigger_clock_hundreds:inst3|i[1]  ; trigger_clock_hundreds:inst3|i[1]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; trigger_clock_hundreds:inst3|i[18] ; trigger_clock_hundreds:inst3|i[18]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; trigger_clock_hundreds:inst3|i[9]  ; trigger_clock_hundreds:inst3|i[9]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; trigger_clock_hundreds:inst3|i[11] ; trigger_clock_hundreds:inst3|i[11]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; trigger_clock_hundreds:inst3|i[20] ; trigger_clock_hundreds:inst3|i[20]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; trigger_clock_hundreds:inst3|i[23] ; trigger_clock_hundreds:inst3|i[23]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; trigger_clock_hundreds:inst3|i[29] ; trigger_clock_hundreds:inst3|i[29]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; trigger_clock_hundreds:inst3|i[30] ; trigger_clock_hundreds:inst3|i[30]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.369 ; trigger_clock_hundreds:inst3|i[8]  ; trigger_clock_hundreds:inst3|i[8]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; trigger_clock_hundreds:inst3|i[10] ; trigger_clock_hundreds:inst3|i[10]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.371 ; trigger_clock_hundreds:inst3|i[19] ; trigger_clock_hundreds:inst3|i[19]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; trigger_clock_hundreds:inst3|i[24] ; trigger_clock_hundreds:inst3|i[24]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; trigger_clock_hundreds:inst3|i[26] ; trigger_clock_hundreds:inst3|i[26]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; trigger_clock_hundreds:inst3|i[3]  ; trigger_clock_hundreds:inst3|i[3]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; count:inst2|out[1]                 ; count:inst2|out[1]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; count:inst2|out[3]                 ; count:inst2|out[3]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; trigger_clock_hundreds:inst3|i[21] ; trigger_clock_hundreds:inst3|i[21]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; trigger_clock_hundreds:inst3|i[22] ; trigger_clock_hundreds:inst3|i[22]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; trigger_clock_hundreds:inst3|i[28] ; trigger_clock_hundreds:inst3|i[28]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; trigger_clock_hundreds:inst3|i[5]  ; trigger_clock_hundreds:inst3|i[5]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; trigger_clock_hundreds:inst3|i[6]  ; trigger_clock_hundreds:inst3|i[6]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; count:inst2|out[5]                 ; count:inst2|out[5]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.494 ; trigger_clock_hundreds:inst3|i[2]  ; trigger_clock_hundreds:inst3|i[3]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.646      ;
; 0.496 ; count:inst2|out[6]                 ; count:inst2|out[7]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; trigger_clock_hundreds:inst3|i[25] ; trigger_clock_hundreds:inst3|i[26]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; count:inst2|out[2]                 ; count:inst2|out[3]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; trigger_clock_hundreds:inst3|i[27] ; trigger_clock_hundreds:inst3|i[28]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; count:inst2|out[4]                 ; count:inst2|out[5]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.648      ;
; 0.497 ; trigger_clock_hundreds:inst3|i[1]  ; trigger_clock_hundreds:inst3|i[2]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.649      ;
; 0.498 ; trigger_clock_hundreds:inst3|i[9]  ; trigger_clock_hundreds:inst3|i[10]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; trigger_clock_hundreds:inst3|i[18] ; trigger_clock_hundreds:inst3|i[19]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; trigger_clock_hundreds:inst3|i[30] ; trigger_clock_hundreds:inst3|i[31]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; trigger_clock_hundreds:inst3|i[29] ; trigger_clock_hundreds:inst3|i[30]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; trigger_clock_hundreds:inst3|i[20] ; trigger_clock_hundreds:inst3|i[21]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.651      ;
; 0.509 ; trigger_clock_hundreds:inst3|i[8]  ; trigger_clock_hundreds:inst3|i[9]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; trigger_clock_hundreds:inst3|i[10] ; trigger_clock_hundreds:inst3|i[11]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.661      ;
; 0.511 ; trigger_clock_hundreds:inst3|i[24] ; trigger_clock_hundreds:inst3|i[25]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; trigger_clock_hundreds:inst3|i[26] ; trigger_clock_hundreds:inst3|i[27]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; count:inst2|out[1]                 ; count:inst2|out[2]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; count:inst2|out[3]                 ; count:inst2|out[4]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; trigger_clock_hundreds:inst3|i[19] ; trigger_clock_hundreds:inst3|i[20]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; count:inst2|out[5]                 ; count:inst2|out[6]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; trigger_clock_hundreds:inst3|i[22] ; trigger_clock_hundreds:inst3|i[23]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; trigger_clock_hundreds:inst3|i[28] ; trigger_clock_hundreds:inst3|i[29]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; trigger_clock_hundreds:inst3|i[21] ; trigger_clock_hundreds:inst3|i[22]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; trigger_clock_hundreds:inst3|i[5]  ; trigger_clock_hundreds:inst3|i[6]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.664      ;
; 0.516 ; count:inst2|out[7]                 ; trigger_clock_hundreds:inst3|out[7] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 0.664      ;
; 0.518 ; count:inst2|out[4]                 ; trigger_clock_hundreds:inst3|out[4] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 0.666      ;
; 0.523 ; count:inst2|out[2]                 ; trigger_clock_hundreds:inst3|out[2] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 0.671      ;
; 0.528 ; count:inst2|out[5]                 ; trigger_clock_hundreds:inst3|out[5] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 0.676      ;
; 0.528 ; count:inst2|out[6]                 ; trigger_clock_hundreds:inst3|out[6] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 0.676      ;
; 0.529 ; count:inst2|out[3]                 ; trigger_clock_hundreds:inst3|out[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 0.677      ;
; 0.531 ; trigger_clock_hundreds:inst3|i[25] ; trigger_clock_hundreds:inst3|i[27]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.683      ;
; 0.531 ; count:inst2|out[2]                 ; count:inst2|out[4]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.683      ;
; 0.531 ; count:inst2|out[4]                 ; count:inst2|out[6]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.683      ;
; 0.531 ; trigger_clock_hundreds:inst3|i[27] ; trigger_clock_hundreds:inst3|i[29]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.683      ;
; 0.532 ; trigger_clock_hundreds:inst3|i[1]  ; trigger_clock_hundreds:inst3|i[3]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.684      ;
; 0.533 ; trigger_clock_hundreds:inst3|i[11] ; trigger_clock_hundreds:inst3|i[13]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; trigger_clock_hundreds:inst3|i[9]  ; trigger_clock_hundreds:inst3|i[11]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; trigger_clock_hundreds:inst3|i[18] ; trigger_clock_hundreds:inst3|i[20]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; trigger_clock_hundreds:inst3|i[29] ; trigger_clock_hundreds:inst3|i[31]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.686      ;
; 0.534 ; trigger_clock_hundreds:inst3|i[20] ; trigger_clock_hundreds:inst3|i[22]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.686      ;
; 0.544 ; trigger_clock_hundreds:inst3|i[8]  ; trigger_clock_hundreds:inst3|i[10]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.696      ;
; 0.546 ; trigger_clock_hundreds:inst3|i[3]  ; trigger_clock_hundreds:inst3|i[5]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; trigger_clock_hundreds:inst3|i[24] ; trigger_clock_hundreds:inst3|i[26]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; count:inst2|out[1]                 ; count:inst2|out[3]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; trigger_clock_hundreds:inst3|i[26] ; trigger_clock_hundreds:inst3|i[28]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; count:inst2|out[3]                 ; count:inst2|out[5]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; trigger_clock_hundreds:inst3|i[19] ; trigger_clock_hundreds:inst3|i[21]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; count:inst2|out[5]                 ; count:inst2|out[7]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.699      ;
; 0.547 ; trigger_clock_hundreds:inst3|i[28] ; trigger_clock_hundreds:inst3|i[30]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.699      ;
; 0.547 ; trigger_clock_hundreds:inst3|i[21] ; trigger_clock_hundreds:inst3|i[23]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.699      ;
; 0.549 ; count:inst2|out[0]                 ; count:inst2|out[1]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.701      ;
; 0.554 ; trigger_clock_hundreds:inst3|i[23] ; trigger_clock_hundreds:inst3|i[24]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.706      ;
; 0.564 ; trigger_clock_hundreds:inst3|i[2]  ; trigger_clock_hundreds:inst3|i[5]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.716      ;
; 0.566 ; trigger_clock_hundreds:inst3|i[25] ; trigger_clock_hundreds:inst3|i[28]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.718      ;
; 0.566 ; count:inst2|out[2]                 ; count:inst2|out[5]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.718      ;
; 0.566 ; count:inst2|out[4]                 ; count:inst2|out[7]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.718      ;
; 0.566 ; trigger_clock_hundreds:inst3|i[27] ; trigger_clock_hundreds:inst3|i[30]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.718      ;
; 0.568 ; trigger_clock_hundreds:inst3|i[18] ; trigger_clock_hundreds:inst3|i[21]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.720      ;
; 0.569 ; trigger_clock_hundreds:inst3|i[20] ; trigger_clock_hundreds:inst3|i[23]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.721      ;
; 0.573 ; trigger_clock_hundreds:inst3|i[0]  ; trigger_clock_hundreds:inst3|i[1]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.726      ;
; 0.574 ; trigger_clock_hundreds:inst3|i[12] ; trigger_clock_hundreds:inst3|i[13]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.727      ;
; 0.579 ; trigger_clock_hundreds:inst3|i[10] ; trigger_clock_hundreds:inst3|i[13]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.579 ; trigger_clock_hundreds:inst3|i[8]  ; trigger_clock_hundreds:inst3|i[11]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.581 ; trigger_clock_hundreds:inst3|i[3]  ; trigger_clock_hundreds:inst3|i[6]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; trigger_clock_hundreds:inst3|i[24] ; trigger_clock_hundreds:inst3|i[27]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; count:inst2|out[1]                 ; count:inst2|out[4]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; count:inst2|out[3]                 ; count:inst2|out[6]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.733      ;
+-------+------------------------------------+-------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'inst|altpll_component|pll|clk[0]'                                                                             ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                              ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------+
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; count:inst2|edgeAdd                 ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; count:inst2|edgeAdd                 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; count:inst2|edgeZero                ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; count:inst2|edgeZero                ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; count:inst2|out[0]                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; count:inst2|out[0]                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; count:inst2|out[1]                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; count:inst2|out[1]                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; count:inst2|out[2]                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; count:inst2|out[2]                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; count:inst2|out[3]                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; count:inst2|out[3]                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; count:inst2|out[4]                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; count:inst2|out[4]                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; count:inst2|out[5]                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; count:inst2|out[5]                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; count:inst2|out[6]                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; count:inst2|out[6]                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; count:inst2|out[7]                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; count:inst2|out[7]                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|LED    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|LED    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[0]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[0]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[10]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[10]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[11]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[11]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[12]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[12]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[13]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[13]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[14]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[14]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[15]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[15]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[16]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[16]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[17]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[17]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[18]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[18]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[19]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[19]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[1]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[1]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[20]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[20]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[21]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[21]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[22]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[22]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[23]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[23]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[24]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[24]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[25]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[25]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[26]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[26]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[27]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[27]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[28]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[28]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[29]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[29]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[2]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[2]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[30]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[30]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[31]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[31]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[3]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[3]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[4]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[4]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[5]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[5]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[6]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[6]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[7]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[7]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[8]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[8]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[9]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[9]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|out[0] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|out[0] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|out[1] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|out[1] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|out[2] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|out[2] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|out[3] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|out[3] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|out[4] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|out[4] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|out[5] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|out[5] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|out[6] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|out[6] ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'osc'                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc   ; Rise       ; inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc   ; Rise       ; inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc   ; Rise       ; inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc   ; Rise       ; inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc   ; Rise       ; osc|combout                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc   ; Rise       ; osc|combout                        ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; osc   ; Rise       ; osc                                ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+


+----------------------------------------------------------------------------------------+
; Setup Times                                                                            ;
+-----------+------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+------------+-------+-------+------------+----------------------------------+
; switch    ; osc        ; 4.662 ; 4.662 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------+


+------------------------------------------------------------------------------------------+
; Hold Times                                                                               ;
+-----------+------------+--------+--------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-----------+------------+--------+--------+------------+----------------------------------+
; switch    ; osc        ; -3.997 ; -3.997 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+----------------------------------+


+----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                  ;
+-----------+------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+------------+-------+-------+------------+----------------------------------+
; LED       ; osc        ; 2.429 ; 2.429 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; out1[*]   ; osc        ; 9.653 ; 9.653 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out1[0]  ; osc        ; 9.362 ; 9.362 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out1[1]  ; osc        ; 9.381 ; 9.381 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out1[2]  ; osc        ; 9.653 ; 9.653 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out1[3]  ; osc        ; 9.418 ; 9.418 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out1[4]  ; osc        ; 9.529 ; 9.529 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out1[5]  ; osc        ; 9.508 ; 9.508 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out1[6]  ; osc        ; 9.576 ; 9.576 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; out2[*]   ; osc        ; 8.025 ; 8.025 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out2[0]  ; osc        ; 7.994 ; 7.994 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out2[1]  ; osc        ; 6.860 ; 6.860 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out2[2]  ; osc        ; 6.172 ; 6.172 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out2[3]  ; osc        ; 7.460 ; 7.460 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out2[4]  ; osc        ; 7.519 ; 7.519 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out2[5]  ; osc        ; 7.745 ; 7.745 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out2[6]  ; osc        ; 8.025 ; 8.025 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; out3[*]   ; osc        ; 3.554 ; 3.554 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out3[0]  ; osc        ; 3.399 ; 3.399 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out3[2]  ; osc        ; 3.081 ; 3.081 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out3[3]  ; osc        ; 3.322 ; 3.322 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out3[4]  ; osc        ; 3.554 ; 3.554 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out3[5]  ; osc        ; 2.904 ; 2.904 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out3[6]  ; osc        ; 3.092 ; 3.092 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+-----------+------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+------------+-------+-------+------------+----------------------------------+
; LED       ; osc        ; 2.429 ; 2.429 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; out1[*]   ; osc        ; 2.172 ; 2.172 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out1[0]  ; osc        ; 2.172 ; 2.172 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out1[1]  ; osc        ; 2.193 ; 2.193 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out1[2]  ; osc        ; 2.458 ; 2.458 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out1[3]  ; osc        ; 2.230 ; 2.230 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out1[4]  ; osc        ; 2.341 ; 2.341 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out1[5]  ; osc        ; 2.319 ; 2.319 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out1[6]  ; osc        ; 2.294 ; 2.294 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; out2[*]   ; osc        ; 2.974 ; 2.974 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out2[0]  ; osc        ; 3.553 ; 3.553 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out2[1]  ; osc        ; 3.187 ; 3.187 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out2[2]  ; osc        ; 2.974 ; 2.974 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out2[3]  ; osc        ; 3.207 ; 3.207 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out2[4]  ; osc        ; 3.445 ; 3.445 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out2[5]  ; osc        ; 3.480 ; 3.480 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out2[6]  ; osc        ; 3.562 ; 3.562 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; out3[*]   ; osc        ; 2.580 ; 2.580 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out3[0]  ; osc        ; 2.898 ; 2.898 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out3[2]  ; osc        ; 2.580 ; 2.580 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out3[3]  ; osc        ; 2.657 ; 2.657 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out3[4]  ; osc        ; 3.053 ; 3.053 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out3[5]  ; osc        ; 2.591 ; 2.591 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out3[6]  ; osc        ; 2.591 ; 2.591 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                           ;
+-----------------------------------+--------+-------+----------+---------+---------------------+
; Clock                             ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                  ; 13.270 ; 0.215 ; N/A      ; N/A     ; 8.889               ;
;  inst|altpll_component|pll|clk[0] ; 13.270 ; 0.215 ; N/A      ; N/A     ; 8.889               ;
;  osc                              ; N/A    ; N/A   ; N/A      ; N/A     ; 10.000              ;
; Design-wide TNS                   ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  inst|altpll_component|pll|clk[0] ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  osc                              ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
+-----------------------------------+--------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------+
; Setup Times                                                                            ;
+-----------+------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+------------+-------+-------+------------+----------------------------------+
; switch    ; osc        ; 8.609 ; 8.609 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------+


+------------------------------------------------------------------------------------------+
; Hold Times                                                                               ;
+-----------+------------+--------+--------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-----------+------------+--------+--------+------------+----------------------------------+
; switch    ; osc        ; -3.997 ; -3.997 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+----------------------------------+


+------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                    ;
+-----------+------------+--------+--------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-----------+------------+--------+--------+------------+----------------------------------+
; LED       ; osc        ; 5.947  ; 5.947  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; out1[*]   ; osc        ; 25.899 ; 25.899 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out1[0]  ; osc        ; 25.047 ; 25.047 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out1[1]  ; osc        ; 25.058 ; 25.058 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out1[2]  ; osc        ; 25.899 ; 25.899 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out1[3]  ; osc        ; 25.191 ; 25.191 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out1[4]  ; osc        ; 25.578 ; 25.578 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out1[5]  ; osc        ; 25.469 ; 25.469 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out1[6]  ; osc        ; 25.717 ; 25.717 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; out2[*]   ; osc        ; 21.009 ; 21.009 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out2[0]  ; osc        ; 21.009 ; 21.009 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out2[1]  ; osc        ; 17.897 ; 17.897 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out2[2]  ; osc        ; 16.251 ; 16.251 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out2[3]  ; osc        ; 19.609 ; 19.609 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out2[4]  ; osc        ; 19.775 ; 19.775 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out2[5]  ; osc        ; 20.376 ; 20.376 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out2[6]  ; osc        ; 20.990 ; 20.990 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; out3[*]   ; osc        ; 9.112  ; 9.112  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out3[0]  ; osc        ; 8.744  ; 8.744  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out3[2]  ; osc        ; 7.729  ; 7.729  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out3[3]  ; osc        ; 8.445  ; 8.445  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out3[4]  ; osc        ; 9.112  ; 9.112  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out3[5]  ; osc        ; 7.252  ; 7.252  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out3[6]  ; osc        ; 7.775  ; 7.775  ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+----------------------------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+-----------+------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+------------+-------+-------+------------+----------------------------------+
; LED       ; osc        ; 2.429 ; 2.429 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; out1[*]   ; osc        ; 2.172 ; 2.172 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out1[0]  ; osc        ; 2.172 ; 2.172 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out1[1]  ; osc        ; 2.193 ; 2.193 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out1[2]  ; osc        ; 2.458 ; 2.458 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out1[3]  ; osc        ; 2.230 ; 2.230 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out1[4]  ; osc        ; 2.341 ; 2.341 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out1[5]  ; osc        ; 2.319 ; 2.319 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out1[6]  ; osc        ; 2.294 ; 2.294 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; out2[*]   ; osc        ; 2.974 ; 2.974 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out2[0]  ; osc        ; 3.553 ; 3.553 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out2[1]  ; osc        ; 3.187 ; 3.187 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out2[2]  ; osc        ; 2.974 ; 2.974 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out2[3]  ; osc        ; 3.207 ; 3.207 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out2[4]  ; osc        ; 3.445 ; 3.445 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out2[5]  ; osc        ; 3.480 ; 3.480 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out2[6]  ; osc        ; 3.562 ; 3.562 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; out3[*]   ; osc        ; 2.580 ; 2.580 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out3[0]  ; osc        ; 2.898 ; 2.898 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out3[2]  ; osc        ; 2.580 ; 2.580 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out3[3]  ; osc        ; 2.657 ; 2.657 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out3[4]  ; osc        ; 3.053 ; 3.053 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out3[5]  ; osc        ; 2.591 ; 2.591 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out3[6]  ; osc        ; 2.591 ; 2.591 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                 ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 1190     ; 0        ; 0        ; 0        ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                  ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 1190     ; 0        ; 0        ; 0        ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 9     ; 9    ;
; Unconstrained Output Ports      ; 21    ; 21   ;
; Unconstrained Output Port Paths ; 148   ; 148  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Nov 19 11:45:33 2013
Info: Command: quartus_sta TimeBinCount -c TimeBinCount
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'TimeBinCount.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name osc osc
    Info (332110): create_generated_clock -source {inst|altpll_component|pll|inclk[0]} -duty_cycle 50.00 -name {inst|altpll_component|pll|clk[0]} {inst|altpll_component|pll|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 13.270
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    13.270         0.000 inst|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 inst|altpll_component|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 8.889
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     8.889         0.000 inst|altpll_component|pll|clk[0] 
    Info (332119):    10.000         0.000 osc 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 17.283
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    17.283         0.000 inst|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 inst|altpll_component|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     9.000         0.000 inst|altpll_component|pll|clk[0] 
    Info (332119):    10.000         0.000 osc 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 390 megabytes
    Info: Processing ended: Tue Nov 19 11:45:34 2013
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


