#### 4. **算術與邏輯單元 (ALU)**  
##### - 實作基本運算：加法、減法、位移、邏輯運算

在設計 ALU 時，基本的算術運算（加法、減法）、位移操作和邏輯運算是最常見且必需的功能。下面將展示如何在 Verilog 中實作這些基本運算，並解釋每種運算的設計思路。

##### 1. **加法運算 (Addition)**

加法是 ALU 中最基本的運算之一。設計加法器通常使用 **全加器**（Full Adder）來實現。全加器可以加兩個位數並處理來自前一位的進位。

在 Verilog 中，我們可以直接使用 `$signed` 或 `$unsigned` 來處理有符號或無符號數的加法。以下是簡單的 4 位加法器設計：

```verilog
module adder (
    input [3:0] A, B,   // 輸入 A 和 B
    input carry_in,      // 進位輸入
    output [3:0] sum,   // 求和結果
    output carry_out     // 進位輸出
);
    assign {carry_out, sum} = A + B + carry_in;  // 計算加法結果並處理進位
endmodule
```

在這個範例中，`A` 和 `B` 是兩個 4 位的輸入數字，`carry_in` 是來自低位的進位，`sum` 是加法結果，`carry_out` 是進位。

##### 2. **減法運算 (Subtraction)**

減法運算是加法運算的一個延伸，通常使用 **加法器的補數形式**來實現。對於減法，我們可以通過將被減數取補（即取反加一）來轉換為加法。

以下是 4 位減法器的實作，它將 `B` 取補並與 `A` 相加：

```verilog
module subtractor (
    input [3:0] A, B,   // 輸入 A 和 B
    output [3:0] diff,   // 差值結果
    output borrow_out    // 借位標誌
);
    assign {borrow_out, diff} = A - B;  // 直接利用減法運算
endmodule
```

這裡使用了 Verilog 中的減法運算符 `-`，它會自動處理負數的補數運算。

##### 3. **位移運算 (Shift Operations)**

位移運算通常分為兩種類型：邏輯位移（Logical Shift）和算術位移（Arithmetic Shift）。邏輯位移會將數字的位元向左或向右移動，並在空出的位置填充零。算術位移則保留符號位（即最高位元）在移位過程中的位置。

以下是 4 位邏輯位移和算術位移的 Verilog 實作：

```verilog
module shift_operations (
    input [3:0] A,      // 輸入 A
    input [1:0] shift_amount, // 移位位數
    input direction,     // 0 表示邏輯左移，1 表示邏輯右移
    output [3:0] shifted  // 移位結果
);
    assign shifted = (direction == 0) ? A << shift_amount : A >> shift_amount; // 左移或右移
endmodule
```

在這個範例中，`shift_amount` 是移位的位數，`direction` 決定是邏輯左移還是右移。移位後的結果會存儲在 `shifted` 輸出中。

##### 4. **邏輯運算 (Logical Operations)**

ALU 中常見的邏輯運算有 AND、OR、XOR 和 NOT。這些操作對應於基本的邏輯閘，並且可以在 Verilog 中直接實現。

以下是 4 位邏輯運算（AND、OR、XOR 和 NOT）的 Verilog 實作：

```verilog
module logical_operations (
    input [3:0] A, B,  // 輸入 A 和 B
    input [1:0] op,    // 操作選擇信號
    output reg [3:0] result  // 運算結果
);
    always @(*) begin
        case (op)
            2'b00: result = A & B;  // AND 操作
            2'b01: result = A | B;  // OR 操作
            2'b10: result = A ^ B;  // XOR 操作
            2'b11: result = ~A;     // NOT 操作（對 A 取反）
            default: result = 4'b0000;
        endcase
    end
endmodule
```

這個模組使用 2 位的操作選擇信號 `op` 來選擇進行的邏輯運算。對應的操作包括：

- 00：AND
- 01：OR
- 10：XOR
- 11：NOT（僅對 `A` 進行取反）

##### 5. **綜合實作：ALU**

現在，我們可以將這些基本運算組合成一個完整的 ALU。以下是簡單的 ALU 模組，支持加法、減法、邏輯運算和移位操作：

```verilog
module ALU (
    input [3:0] A, B,         // 輸入 A 和 B
    input [2:0] op,           // 操作選擇信號
    input [1:0] shift_amount, // 移位數量
    input direction,          // 位移方向
    output reg [3:0] result,  // 計算結果
    output reg carry_out,     // 進位標誌
    output reg zero           // 零標誌
);
    always @(*) begin
        case (op)
            3'b000: {carry_out, result} = A + B;              // 加法
            3'b001: {carry_out, result} = A - B;              // 減法
            3'b010: result = A & B;                            // AND
            3'b011: result = A | B;                            // OR
            3'b100: result = A ^ B;                            // XOR
            3'b101: result = ~A;                               // NOT
            3'b110: result = (direction == 0) ? A << shift_amount : A >> shift_amount;  // 移位
            default: result = 4'b0000;
        endcase
        zero = (result == 4'b0000);  // 計算零標誌
    end
endmodule
```

在這個 ALU 中，我們使用 3 位操作選擇信號 `op` 來選擇加法、減法、邏輯運算或移位操作，並根據需要處理進位標誌 `carry_out` 和零標誌 `zero`。

##### 小結

這些基本運算（加法、減法、邏輯運算和位移）是 ALU 中最常見的功能。通過使用 Verilog 實現這些運算，我們可以設計出功能強大且高效的 ALU。了解這些基本操作的實作是設計高效數位系統的基礎，也是理解更複雜數位處理單元的關鍵。