# 行为级建模

## 语句

**电路主要靠 $√$ 的语句完成**

|   类别   |           语句           | 可综合性 |
| :------: | :----------------------: | :------: |
| 过程语句 |        `initial`         |          |
| 过程语句 |         `always`         |    √     |
|  语句块  |  串行语句块`begin-end`   |    √     |
|  语句块  |  并行语句块`fork-join`   |          |
| 赋值语句 |   过程连续赋值`assign`   |          |
| 赋值语句 |    过程赋值`=`, `<=`     |    √     |
| 条件语句 |        `if-else`         |    √     |
| 条件语句 | `case`, `casez`, `casex` |    √     |
| 循环语句 |        `forever`         |          |
| 循环语句 |         `repeat`         |          |



### 1. 过程语句

#### (1) `initial`

+ 主要用于仿真和测试，产生测试向量，对信号的初始量赋值
+ 其余应使用复位信号

```verilog
//eg.
module initial_tb1
    reg A, B, C;
	initial
    	begin
        	A = 0; B = 1; C = 0;
            #100 	A = 1; B = 0;	//#100表示延迟时间
            #100 	A = 0; C = 1;
            #100 	B = 1;
            #100 	B = 0; C = 0;
            #50		$finish;
        end
endmodule
```



#### (2) `always`

##### a. 基本语法及概念

+ `always @( < event_table > )`

+ 敏感事件表为触发条件，是一直存在的，只要满足敏感事件表就执行过程块

+ 敏感事件表中不存在与的概念只有或的概念
  + `@( a or b )` = `@( a, b )`

+ 电平触发
  + `@(a)`
+ 边沿触发
  + `@(posedge clk)		//上升沿`
  + `@(negedge clk)      //下降沿`

##### b. 注意事项

+ 采用过程对组合电路进行描述，作为全部的输入信号需要列入敏感事件表
	```verilog
  //eg.4选1数据选择器
  module mux4_1(out, in0, in1, in2, in3, sel);
      output out;
      input in0, in1, in2, in3;
      input [1:0]sel;
      reg out;						//被赋值信号定义为"reg"类型
      always @(in0 or in1 or in2 or in3 or sel)	//敏感事件列表
          case(sel)
              2'b00:		out = in0;
              2'b01:		out = in1;
              2'b10:		out = in2;
              2'b11:		out = in3;
              default:	out = 2'bx;
          endcase
  endmodule
  ```
  
+ 采用过程对时序电路进行描述，需要把时间信号和部分输入信号列入敏感事件表

  ```verilog
  //eg.同步清零
  always @(posedge clk)	//clk上升沿触发
      begin
          if(!reset)		out = 8'h00;	//同步清零，低电平有效
          else if(load)	out = data;		//同步置数
          else			out = out + 1;
      end
  
  //eg.异步清零
  always @(posedge clk or negedge clear)
      begin
          ...
      end
  ```

+ 由于现在集成电路时钟频率极高，且为了节省电路面积，FPGA中已不存在异步清零，被同步所取代



### 2. 语句块

#### (1) 串行语句块`begin-end`

+ 可以用在可综合性电路设计中

+ 每条语句依次进行，每条语句的延迟时间都是相对于迁移条语句执行结束的相对时间
+ 开始时间是第一条语句开始执行的时间，结束时间是最后一条语句执行结束的时间

```verilog
//eg.
module wave_tb1;
    reg wave;
    parameter T = 10;
    initial
        begin
            wave = 0;
            #T		wave = 1;
            #T		wave = 0;
            #T		wave = 1;
            #T		wave = 0;
        end
endmodule
```



#### (2) 并行语句块`fork-join`

+ 主要用于仿真和测试中

+ 其中语句按照并行方式并发执行

+ 块内每条延迟时间是根据0时刻的延迟时间

```verilog
//eg.同上
module wave_tb1;
    reg wave;
    parameter T = 10;
    initial
        fork
            wave = 0;
            #T			wave = 1;
            #(2*T)		wave = 0;
            #(3*T)		wave = 1;
            #(4*T)		wave = 0;
        join
endmodule
```



### 3. 过程赋值语句

#### (1) 阻塞性赋值语句`=`

+ `< name > = < expression >`，例如：`b = a;`

+ 在串行语句块中，各阻塞赋值语句按先后顺序进行；在并行语句块中，各阻塞赋值语句同时进行
+ 阻塞赋值语句的执行顺序是先计算等号右边的值，然后立即将值赋给左边的变量

```verilog
//eg.两个D类触发器级联
module block(din, clk, out1, out2);
    input din, clk;
    output out1, out2;
    reg out1, out2;
    always @(posedge clk)
        begin
            out2 = out1;		//上下顺序颠倒后
            out1 = din;			//会变成一个D类触发器输出给两个out
        end
endmodule
```



#### (2) 非阻塞性赋值语句`<=`

+ `< name > <= < expression >`，例如：`b <= a;`
+ 在串行语句块中，各条非阻塞赋值语句执行无先后顺序，各条语句并行执行
+ 执行非阻塞赋值语句顺序是先计算右端表达式的值，等延时时间结束，将值赋给左边变量

```verilog
//eg.两个D类触发器级联
module block(din, clk, out1, out2);
    input din, clk;
    output out1, out2;
    reg out1, out2;
    always @(posedge clk)
        begin
            out1 <= din;		//上下顺序颠倒仍一致
            out2 <= out1;
        end
endmodule
```



### 4. 过程连续赋值语句

+ 两种类型：赋值、重新赋值 (`assign`, `deassign`) 和强制、释放语句 (`force`, `release`)
+ `force`和`release`优先级更高，语法结构相似

+ `assign < name > = < expression >;`

+ `deassign < name >`

  ```verilog
  //eg.
  module assign_dff(d, clr, clk, q);
      input d, clr, clk;
      output q;
      reg q;
      always @(clr)
          begin
              if(!clr)
                  assign q = 0;	//时钟来临时，d的变化对q无效
              else
                  deassign q;
          end
      always @(negedge clk)
          q = d;
  endmodule
  ```

  

### 5. 条件分支语句

#### (1) `if`条件语句

+ `if( condition ) event;`
+ `if( condition ) event;   else event;`
+ `if( condition ) event;    else if( condition ) event;  ...`

```verilog
//eg.二选一数据选择器
module mux2_1(a, b, sel, out);
    input a, b, sel;
    output out;
    reg out;
    always @(a, b, sel)
        begin
            if(sel)		out = a;
            else		out = b;
        end
endmodule
```



#### (2) `case`条件语句

```verilog
case( ... )
    case1: ...
    case2: ...
    default: ...
endcase
```

+ `casez`：只要遇到高阻状态，都认为是逻辑真
+ `casex`：遇到高阻或是未知状态时，都认为是逻辑真
+ 如果某几个连续排列是值项执行的是同一条语句，则这几个值项间可用逗号相隔，将语句放在冒号后（不建议）

+ `case`语句的所有表达式的位宽必须相等，只有这样控制表达式和分支表达式才能进行位的比较
+ 在使用`case`语句时，应包含所有状态，如果没有全部包含，则缺省项必须写，否则将产生锁存器，这在同步时序电路设计中是不允许的

+ `case`语句对于真值表的描述非常有用

+ `case`语句可以对有限状态积进行描述

```verilog
//eg.七段译码器
module BCD_decoder(out, in)
    output [6:0] out;
    input [3:0] in;
    reg [6:0] out;
    always @(in)
        begin
            case(in)
                4'd0:	out = 7'b1111110;
                4'd1:	out = 7'b0110000;
                4'd2:	out = 7'b1101101;
                4'd3:	out = 7'b1111001;
                4'd4:	out = 7'b0110011;
            	4'd5:	out = 7'b1011011;
                4'd6:	out = 7'b1011111;
                4'd7:	out = 7'b1110000;
                4'd8:	out = 7'b1111111;
                4'd9:	out = 7'b1111011;
                default:out = 7'bx;
            endcase
        end
endmodule
```



### 6. 循环语句

#### (1) `forever`语句

+ 表示永久循环，不包含任何条件表达式，直到系统任务`$finish`为止，如果需要退出循环，可以使用`disable`语句

```verilog
//eg.每经过50个时间单位clock会反转一次
module forever_tb;
    reg clock;
    initial
        begin
            clock = 0;
            forever #50		clock = -clock;
        end
endmodule
```



#### (2) `repeat`语句

+ `repeat`所引导的循环语句表示执行固定次数的循环

```verilog
//eg.时钟周期为8次
module repeat_tb;
    reg clock;
    initial
        begin
            clock = 0;
            repeat(8)
                #50	clock = -clock;
        end
endmodule
```



#### (3) `while`语句

+ `while`引导的是条件循环，根据表达式真假确定循环的执行

```verilog
//eg.
module while_tb;
    reg clock;
    initial
        begin
            clock = 0;
            while(1)
                #50	clock = -clock;
        end
endmodule
```



#### (4) `for`语句

+ `for`引导的也是条件循环，只有在指定条件表达式成立时才进行循环

```verilog
//eg.
module for_tb;
    reg clock;
    initial
        begin
            clock = 0;
            for(i = 0; i >= 0; i = i + 1)
                #50	clock = ~clock;
        end
endmodule
```

+ 尽量不要使用在可综合电路设计中
    + 赋值语句实现移位寄存器

    ```verilog
    //eg.8位移位寄存器
    module shift_regist1(Q, D, rst, clk);
        output [7:0] Q;
        input D, rst, clk;
        reg [7:0] Q;
        always @(posedge clk)
            if(!rst)	Q <= 8'b00000000;
        	else		Q <= {Q[6:0], D};
    endmodule
    ```

    + 用`for`语句实现移位寄存器(非物理意义，只是表征逻辑上的循环则可以使用)

    ```verilog
    //eg.8位移位寄存器
    module shift_regist1(Q, D, rst, clk);
        output [7:0] Q;
        input D, rst, clk;
        reg [7:0] Q;
        integer i;
        always @(posedge clk)
            if(!rst)	Q <= 8'b00000000;
        	else
                begin
                    for(i = 7; i > 0; i = i - 1)
                        Q[i] <= Q[i - 1];
                    Q[0] <= D;
                end
    endmodule
    ```