<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4"/>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(630,290)" to="(660,290)"/>
    <wire from="(710,310)" to="(710,440)"/>
    <wire from="(710,440)" to="(770,440)"/>
    <wire from="(630,290)" to="(630,370)"/>
    <wire from="(580,310)" to="(580,430)"/>
    <wire from="(380,290)" to="(420,290)"/>
    <wire from="(360,310)" to="(420,310)"/>
    <wire from="(480,310)" to="(520,310)"/>
    <wire from="(380,290)" to="(380,370)"/>
    <wire from="(330,290)" to="(360,290)"/>
    <wire from="(360,290)" to="(360,310)"/>
    <wire from="(700,310)" to="(710,310)"/>
    <wire from="(230,370)" to="(230,480)"/>
    <wire from="(230,290)" to="(290,290)"/>
    <wire from="(230,370)" to="(380,370)"/>
    <wire from="(500,290)" to="(500,370)"/>
    <wire from="(500,290)" to="(520,290)"/>
    <wire from="(560,290)" to="(580,290)"/>
    <wire from="(580,310)" to="(660,310)"/>
    <wire from="(230,290)" to="(230,370)"/>
    <wire from="(120,310)" to="(290,310)"/>
    <wire from="(500,370)" to="(630,370)"/>
    <wire from="(480,420)" to="(770,420)"/>
    <wire from="(360,310)" to="(360,410)"/>
    <wire from="(360,410)" to="(770,410)"/>
    <wire from="(480,290)" to="(480,310)"/>
    <wire from="(460,290)" to="(480,290)"/>
    <wire from="(820,430)" to="(830,430)"/>
    <wire from="(580,430)" to="(770,430)"/>
    <wire from="(580,290)" to="(580,310)"/>
    <wire from="(480,310)" to="(480,420)"/>
    <wire from="(380,370)" to="(500,370)"/>
    <comp lib="0" loc="(120,310)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="e"/>
    </comp>
    <comp lib="0" loc="(230,480)" name="Clock">
      <a name="facing" val="north"/>
      <a name="label" val="clk"/>
    </comp>
    <comp lib="4" loc="(460,290)" name="D Flip-Flop">
      <a name="label" val="01"/>
    </comp>
    <comp lib="4" loc="(700,290)" name="D Flip-Flop">
      <a name="label" val="11"/>
    </comp>
    <comp lib="4" loc="(330,290)" name="D Flip-Flop">
      <a name="label" val="00"/>
    </comp>
    <comp lib="0" loc="(830,430)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="s"/>
      <a name="labelloc" val="north"/>
    </comp>
    <comp lib="4" loc="(560,290)" name="D Flip-Flop">
      <a name="label" val="10"/>
    </comp>
    <comp lib="1" loc="(820,430)" name="AND Gate"/>
  </circuit>
</project>
