Fitter report for TAROGE3
Sun Sep 22 18:38:45 2019
Quartus Prime Version 17.0.0 Build 595 04/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Routing Usage Summary
 24. I/O Rules Summary
 25. I/O Rules Details
 26. I/O Rules Matrix
 27. Fitter Device Options
 28. Operating Settings and Conditions
 29. Estimated Delay Added for Hold Timing Summary
 30. Estimated Delay Added for Hold Timing Details
 31. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Sun Sep 22 18:38:45 2019       ;
; Quartus Prime Version           ; 17.0.0 Build 595 04/25/2017 SJ Lite Edition ;
; Revision Name                   ; TAROGE3                                     ;
; Top-level Entity Name           ; TAROGE3                                     ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CSXFC6D6F31C6                              ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 3,239 / 41,910 ( 8 % )                      ;
; Total registers                 ; 5413                                        ;
; Total pins                      ; 139 / 499 ( 28 % )                          ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 0 / 5,662,720 ( 0 % )                       ;
; Total RAM Blocks                ; 0 / 553 ( 0 % )                             ;
; Total DSP Blocks                ; 0 / 112 ( 0 % )                             ;
; Total HSSI RX PCSs              ; 0 / 9 ( 0 % )                               ;
; Total HSSI PMA RX Deserializers ; 0 / 9 ( 0 % )                               ;
; Total HSSI TX PCSs              ; 0 / 9 ( 0 % )                               ;
; Total HSSI PMA TX Serializers   ; 0 / 9 ( 0 % )                               ;
; Total PLLs                      ; 0 / 15 ( 0 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CSXFC6D6F31C6                        ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                             ; On                                    ; On                                    ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.34        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   8.0%      ;
;     Processor 3            ;   6.9%      ;
;     Processor 4            ;   6.5%      ;
;     Processor 5            ;   6.1%      ;
;     Processor 6            ;   6.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                      ;
+---------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                            ; Action     ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                          ; Destination Port ; Destination Port Name ;
+---------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------+------------------+-----------------------+
; CLOCK_50~inputCLKENA0                                                           ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                           ;                  ;                       ;
; top_24bit_R2:top|clock_doubler:clk_d|clk_2~CLKENA0                              ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                           ;                  ;                       ;
; top_24bit_R2:top|TXcounterT[0]                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|TXcounterT[0]~DUPLICATE                                                  ;                  ;                       ;
; top_24bit_R2:top|TXcounterT[1]                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|TXcounterT[1]~DUPLICATE                                                  ;                  ;                       ;
; top_24bit_R2:top|TXcounter[0]                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|TXcounter[0]~DUPLICATE                                                   ;                  ;                       ;
; top_24bit_R2:top|TXcounter[1]                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|TXcounter[1]~DUPLICATE                                                   ;                  ;                       ;
; top_24bit_R2:top|async_receiver:async_receiver0|Filter_cnt[1]                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|async_receiver:async_receiver0|Filter_cnt[1]~DUPLICATE                   ;                  ;                       ;
; top_24bit_R2:top|async_receiver:async_receiver0|RxD_data[0]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|async_receiver:async_receiver0|RxD_data[0]~DUPLICATE                     ;                  ;                       ;
; top_24bit_R2:top|async_receiver:async_receiver0|RxD_data[3]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|async_receiver:async_receiver0|RxD_data[3]~DUPLICATE                     ;                  ;                       ;
; top_24bit_R2:top|async_receiver:async_receiver0|RxD_state[3]                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|async_receiver:async_receiver0|RxD_state[3]~DUPLICATE                    ;                  ;                       ;
; top_24bit_R2:top|async_receiver:async_receiverT|RxD_bit                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|async_receiver:async_receiverT|RxD_bit~DUPLICATE                         ;                  ;                       ;
; top_24bit_R2:top|async_receiver:async_receiverT|RxD_state[1]                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|async_receiver:async_receiverT|RxD_state[1]~DUPLICATE                    ;                  ;                       ;
; top_24bit_R2:top|async_receiver:async_receiverT|RxD_state[3]                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|async_receiver:async_receiverT|RxD_state[3]~DUPLICATE                    ;                  ;                       ;
; top_24bit_R2:top|async_transmitter:async_transmitter_trigger|TxD_state[0]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|async_transmitter:async_transmitter_trigger|TxD_state[0]~DUPLICATE       ;                  ;                       ;
; top_24bit_R2:top|async_transmitter:async_transmitter_trigger|TxD_state[1]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|async_transmitter:async_transmitter_trigger|TxD_state[1]~DUPLICATE       ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|CountAnt1HoT[1]                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|CountAnt1HoT[1]~DUPLICATE                                        ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|CountAnt1HoT[13]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|CountAnt1HoT[13]~DUPLICATE                                       ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|CountAnt1VoT[1]                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|CountAnt1VoT[1]~DUPLICATE                                        ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|CountAnt2HoT[12]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|CountAnt2HoT[12]~DUPLICATE                                       ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|CountAnt2VoT[1]                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|CountAnt2VoT[1]~DUPLICATE                                        ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|CountAnt2VoT[3]                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|CountAnt2VoT[3]~DUPLICATE                                        ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|CountAnt3HoT[8]                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|CountAnt3HoT[8]~DUPLICATE                                        ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|CountAnt3HoT[21]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|CountAnt3HoT[21]~DUPLICATE                                       ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|CountAnt3VoT[13]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|CountAnt3VoT[13]~DUPLICATE                                       ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|CountAnt4HoT[9]                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|CountAnt4HoT[9]~DUPLICATE                                        ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|CountAnt4HoT[12]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|CountAnt4HoT[12]~DUPLICATE                                       ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|CountAnt4HoT[13]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|CountAnt4HoT[13]~DUPLICATE                                       ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|CountAnt4HoT[20]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|CountAnt4HoT[20]~DUPLICATE                                       ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|CountAnt4HoT[21]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|CountAnt4HoT[21]~DUPLICATE                                       ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|CountAnt4VoT[1]                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|CountAnt4VoT[1]~DUPLICATE                                        ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|I2C:I2C_0|SD_COUNTER[6]                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|I2C:I2C_0|SD_COUNTER[6]~DUPLICATE                                ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|I2C:I2C_1|SD_COUNTER[2]                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|I2C:I2C_1|SD_COUNTER[2]~DUPLICATE                                ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|RxD_data_state.0110                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|RxD_data_state.0110~DUPLICATE                                    ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|RxD_data_state.1011                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|RxD_data_state.1011~DUPLICATE                                    ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|RxD_data_state.1100                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|RxD_data_state.1100~DUPLICATE                                    ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|band_mask[0]                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|band_mask[0]~DUPLICATE                                           ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|band_mask[5]                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|band_mask[5]~DUPLICATE                                           ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|channel1Hmask[2]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|channel1Hmask[2]~DUPLICATE                                       ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|channel1Vmask[2]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|channel1Vmask[2]~DUPLICATE                                       ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|channel1Vmask[3]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|channel1Vmask[3]~DUPLICATE                                       ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|channel1Vmask[5]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|channel1Vmask[5]~DUPLICATE                                       ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|channel2Hmask[3]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|channel2Hmask[3]~DUPLICATE                                       ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|channel2Hmask[5]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|channel2Hmask[5]~DUPLICATE                                       ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|channel3Hmask[0]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|channel3Hmask[0]~DUPLICATE                                       ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|channel3Vmask[1]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|channel3Vmask[1]~DUPLICATE                                       ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|channel3Vmask[3]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|channel3Vmask[3]~DUPLICATE                                       ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|channel4Vmask[5]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|channel4Vmask[5]~DUPLICATE                                       ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|channel[0]                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|channel[0]~DUPLICATE                                             ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|channel[2]                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|channel[2]~DUPLICATE                                             ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|channel[3]                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|channel[3]~DUPLICATE                                             ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|channel_mask[0]                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|channel_mask[0]~DUPLICATE                                        ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|char[0]                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|char[0]~DUPLICATE                                                ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|char_mask[8]                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|char_mask[8]~DUPLICATE                                           ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|char_mask[11]                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|char_mask[11]~DUPLICATE                                          ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|counter_txO2[0]                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|counter_txO2[0]~DUPLICATE                                        ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|counter_txO2[2]                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|counter_txO2[2]~DUPLICATE                                        ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|counter_txO2t[1]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|counter_txO2t[1]~DUPLICATE                                       ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|counter_txO2t[2]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|counter_txO2t[2]~DUPLICATE                                       ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|counter_txO2t[3]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|counter_txO2t[3]~DUPLICATE                                       ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|counter_txO2t[5]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|counter_txO2t[5]~DUPLICATE                                       ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|counter_txOt[1]                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|counter_txOt[1]~DUPLICATE                                        ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|counter_tx[2]                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|counter_tx[2]~DUPLICATE                                          ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|counter_txt[1]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|counter_txt[1]~DUPLICATE                                         ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|mask[1]                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|mask[1]~DUPLICATE                                                ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1H|ant_trigger:ant_trigger|antennaS0        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse1H|ant_trigger:ant_trigger|antennaS0~DUPLICATE        ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1H|ant_trigger:ant_trigger|count_pulse_r[4] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse1H|ant_trigger:ant_trigger|count_pulse_r[4]~DUPLICATE ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1H|ant_trigger:ant_trigger|count_pulse_r[6] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse1H|ant_trigger:ant_trigger|count_pulse_r[6]~DUPLICATE ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1H|ant_trigger:ant_trigger|count_pulse_r[7] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse1H|ant_trigger:ant_trigger|count_pulse_r[7]~DUPLICATE ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1H|band_pulse:band1|antennaC0[11]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse1H|band_pulse:band1|antennaC0[11]~DUPLICATE           ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1H|band_pulse:band1|tick                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse1H|band_pulse:band1|tick~DUPLICATE                    ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1H|band_pulse:band2|count_pulse_r[7]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse1H|band_pulse:band2|count_pulse_r[7]~DUPLICATE        ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1H|band_pulse:band3|antennaC0[11]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse1H|band_pulse:band3|antennaC0[11]~DUPLICATE           ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1H|band_pulse:band4|antennaC0[1]            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse1H|band_pulse:band4|antennaC0[1]~DUPLICATE            ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1H|band_pulse:band4|antennaC0[15]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse1H|band_pulse:band4|antennaC0[15]~DUPLICATE           ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1H|band_pulse:band4|antennaSs[1]            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse1H|band_pulse:band4|antennaSs[1]~DUPLICATE            ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1H|band_pulse:band4|count_pulse_r[2]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse1H|band_pulse:band4|count_pulse_r[2]~DUPLICATE        ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1H|band_pulse:band5|antennaC0[7]            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse1H|band_pulse:band5|antennaC0[7]~DUPLICATE            ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1H|band_pulse:band5|count_pulse_r[2]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse1H|band_pulse:band5|count_pulse_r[2]~DUPLICATE        ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1H|band_pulse:band5|count_pulse_r[4]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse1H|band_pulse:band5|count_pulse_r[4]~DUPLICATE        ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1H|band_pulse:band6|count_pulse_r[1]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse1H|band_pulse:band6|count_pulse_r[1]~DUPLICATE        ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1H|band_pulse:band8|antennaC0[18]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse1H|band_pulse:band8|antennaC0[18]~DUPLICATE           ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1H|band_pulse:band8|count_pulse_r[5]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse1H|band_pulse:band8|count_pulse_r[5]~DUPLICATE        ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1V|ant_trigger:ant_trigger|count_pulse_r[1] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse1V|ant_trigger:ant_trigger|count_pulse_r[1]~DUPLICATE ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1V|ant_trigger:ant_trigger|count_pulse_r[3] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse1V|ant_trigger:ant_trigger|count_pulse_r[3]~DUPLICATE ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band1|antennaC0[4]            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band1|antennaC0[4]~DUPLICATE            ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band2|antennaC0[5]            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band2|antennaC0[5]~DUPLICATE            ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band2|antennaC0[19]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band2|antennaC0[19]~DUPLICATE           ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band3|antennaC0[2]            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band3|antennaC0[2]~DUPLICATE            ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band3|antennaC0[11]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band3|antennaC0[11]~DUPLICATE           ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band3|antennaC0[13]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band3|antennaC0[13]~DUPLICATE           ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band3|antennaC0[19]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band3|antennaC0[19]~DUPLICATE           ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band3|antennaSs[1]            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band3|antennaSs[1]~DUPLICATE            ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band3|count_pulse_r[3]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band3|count_pulse_r[3]~DUPLICATE        ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band4|antennaC0[11]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band4|antennaC0[11]~DUPLICATE           ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band4|antennaC0[12]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band4|antennaC0[12]~DUPLICATE           ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band5|antennaC0[13]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band5|antennaC0[13]~DUPLICATE           ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band5|count_pulse_r[2]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band5|count_pulse_r[2]~DUPLICATE        ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band6|antennaC0[13]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band6|antennaC0[13]~DUPLICATE           ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band6|antennaC0[18]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band6|antennaC0[18]~DUPLICATE           ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band6|count_pulse_r[4]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band6|count_pulse_r[4]~DUPLICATE        ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band7|antennaC0[6]            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band7|antennaC0[6]~DUPLICATE            ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band7|antennaC0[7]            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band7|antennaC0[7]~DUPLICATE            ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band7|antennaC0[11]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band7|antennaC0[11]~DUPLICATE           ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band8|antennaC0[10]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band8|antennaC0[10]~DUPLICATE           ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band8|antennaC0[23]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band8|antennaC0[23]~DUPLICATE           ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band8|count_pulse_r[2]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band8|count_pulse_r[2]~DUPLICATE        ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2H|ant_trigger:ant_trigger|antennaS0        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse2H|ant_trigger:ant_trigger|antennaS0~DUPLICATE        ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2H|ant_trigger:ant_trigger|count_pulse_r[1] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse2H|ant_trigger:ant_trigger|count_pulse_r[1]~DUPLICATE ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2H|ant_trigger:ant_trigger|count_pulse_r[3] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse2H|ant_trigger:ant_trigger|count_pulse_r[3]~DUPLICATE ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2H|ant_trigger:ant_trigger|count_pulse_r[7] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse2H|ant_trigger:ant_trigger|count_pulse_r[7]~DUPLICATE ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band1|antennaC0[16]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band1|antennaC0[16]~DUPLICATE           ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band1|antennaC0[19]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band1|antennaC0[19]~DUPLICATE           ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band3|antennaC0[12]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band3|antennaC0[12]~DUPLICATE           ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band3|antennaC0[19]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band3|antennaC0[19]~DUPLICATE           ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band4|count_pulse_r[5]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band4|count_pulse_r[5]~DUPLICATE        ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band5|antennaC0[3]            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band5|antennaC0[3]~DUPLICATE            ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band5|antennaC0[10]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band5|antennaC0[10]~DUPLICATE           ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band7|antennaC0[2]            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band7|antennaC0[2]~DUPLICATE            ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band7|antennaC0[19]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band7|antennaC0[19]~DUPLICATE           ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band7|count_pulse_r[3]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band7|count_pulse_r[3]~DUPLICATE        ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band7|count_pulse_r[6]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band7|count_pulse_r[6]~DUPLICATE        ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band8|antennaC0[7]            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band8|antennaC0[7]~DUPLICATE            ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band8|antennaC0[17]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band8|antennaC0[17]~DUPLICATE           ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band8|antennaC0[18]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band8|antennaC0[18]~DUPLICATE           ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band8|count_pulse_r[2]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band8|count_pulse_r[2]~DUPLICATE        ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2V|ant_trigger:ant_trigger|count_pulse_r[2] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse2V|ant_trigger:ant_trigger|count_pulse_r[2]~DUPLICATE ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2V|ant_trigger:ant_trigger|count_pulse_r[3] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse2V|ant_trigger:ant_trigger|count_pulse_r[3]~DUPLICATE ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2V|ant_trigger:ant_trigger|count_pulse_r[6] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse2V|ant_trigger:ant_trigger|count_pulse_r[6]~DUPLICATE ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2V|ant_trigger:ant_trigger|count_pulse_r[7] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse2V|ant_trigger:ant_trigger|count_pulse_r[7]~DUPLICATE ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2V|band_pulse:band2|antennaC0[19]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse2V|band_pulse:band2|antennaC0[19]~DUPLICATE           ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2V|band_pulse:band4|antennaC0[3]            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse2V|band_pulse:band4|antennaC0[3]~DUPLICATE            ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2V|band_pulse:band5|antennaC0[13]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse2V|band_pulse:band5|antennaC0[13]~DUPLICATE           ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2V|band_pulse:band5|antennaC0[15]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse2V|band_pulse:band5|antennaC0[15]~DUPLICATE           ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2V|band_pulse:band5|antennaC0[20]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse2V|band_pulse:band5|antennaC0[20]~DUPLICATE           ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2V|band_pulse:band5|count_pulse_r[2]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse2V|band_pulse:band5|count_pulse_r[2]~DUPLICATE        ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2V|band_pulse:band6|count_pulse_r[3]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse2V|band_pulse:band6|count_pulse_r[3]~DUPLICATE        ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2V|band_pulse:band7|antennaC0[5]            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse2V|band_pulse:band7|antennaC0[5]~DUPLICATE            ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2V|band_pulse:band7|antennaC0[16]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse2V|band_pulse:band7|antennaC0[16]~DUPLICATE           ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2V|band_pulse:band7|antennaC0[19]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse2V|band_pulse:band7|antennaC0[19]~DUPLICATE           ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2V|band_pulse:band7|count_pulse_r[2]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse2V|band_pulse:band7|count_pulse_r[2]~DUPLICATE        ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2V|band_pulse:band8|antennaC0[6]            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse2V|band_pulse:band8|antennaC0[6]~DUPLICATE            ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2V|band_pulse:band8|antennaC0[15]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse2V|band_pulse:band8|antennaC0[15]~DUPLICATE           ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2V|band_pulse:band8|antennaC0[18]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse2V|band_pulse:band8|antennaC0[18]~DUPLICATE           ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2V|band_pulse:band8|count_pulse_r[3]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse2V|band_pulse:band8|count_pulse_r[3]~DUPLICATE        ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2V|band_pulse:band8|count_pulse_r[4]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse2V|band_pulse:band8|count_pulse_r[4]~DUPLICATE        ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3H|ant_trigger:ant_trigger|count_pulse_r[4] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse3H|ant_trigger:ant_trigger|count_pulse_r[4]~DUPLICATE ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band1|antennaC0[7]            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band1|antennaC0[7]~DUPLICATE            ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band1|antennaC0[9]            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band1|antennaC0[9]~DUPLICATE            ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band1|antennaC0[17]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band1|antennaC0[17]~DUPLICATE           ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band1|count_pulse_r[3]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band1|count_pulse_r[3]~DUPLICATE        ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band2|antennaC0[5]            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band2|antennaC0[5]~DUPLICATE            ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band2|antennaC0[17]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band2|antennaC0[17]~DUPLICATE           ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band2|antennaC0[18]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band2|antennaC0[18]~DUPLICATE           ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band2|antennaC0[19]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band2|antennaC0[19]~DUPLICATE           ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band3|antennaC0[8]            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band3|antennaC0[8]~DUPLICATE            ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band3|antennaC0[16]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band3|antennaC0[16]~DUPLICATE           ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band3|count_pulse_r[1]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band3|count_pulse_r[1]~DUPLICATE        ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band4|antennaC0[3]            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band4|antennaC0[3]~DUPLICATE            ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band4|antennaC0[18]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band4|antennaC0[18]~DUPLICATE           ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band4|antennaC0[19]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band4|antennaC0[19]~DUPLICATE           ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band5|count_pulse_r[2]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band5|count_pulse_r[2]~DUPLICATE        ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band5|count_pulse_r[3]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band5|count_pulse_r[3]~DUPLICATE        ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band6|antennaC0[20]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band6|antennaC0[20]~DUPLICATE           ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band6|antennaC0[21]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band6|antennaC0[21]~DUPLICATE           ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band7|antennaC0[8]            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band7|antennaC0[8]~DUPLICATE            ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band7|antennaC0[12]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band7|antennaC0[12]~DUPLICATE           ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band7|antennaC0[13]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band7|antennaC0[13]~DUPLICATE           ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band7|antennaC0[17]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band7|antennaC0[17]~DUPLICATE           ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band8|antennaC0[17]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band8|antennaC0[17]~DUPLICATE           ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band8|antennaC0[19]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band8|antennaC0[19]~DUPLICATE           ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3V|ant_trigger:ant_trigger|count_pulse_r[1] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse3V|ant_trigger:ant_trigger|count_pulse_r[1]~DUPLICATE ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3V|ant_trigger:ant_trigger|count_pulse_r[5] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse3V|ant_trigger:ant_trigger|count_pulse_r[5]~DUPLICATE ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3V|ant_trigger:ant_trigger|count_pulse_r[6] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse3V|ant_trigger:ant_trigger|count_pulse_r[6]~DUPLICATE ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3V|ant_trigger:ant_trigger|count_pulse_r[7] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse3V|ant_trigger:ant_trigger|count_pulse_r[7]~DUPLICATE ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3V|band_pulse:band2|antennaC0[5]            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse3V|band_pulse:band2|antennaC0[5]~DUPLICATE            ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3V|band_pulse:band2|antennaC0[8]            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse3V|band_pulse:band2|antennaC0[8]~DUPLICATE            ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3V|band_pulse:band2|antennaC0[9]            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse3V|band_pulse:band2|antennaC0[9]~DUPLICATE            ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3V|band_pulse:band3|antennaC0[0]            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse3V|band_pulse:band3|antennaC0[0]~DUPLICATE            ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3V|band_pulse:band4|antennaC0[6]            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse3V|band_pulse:band4|antennaC0[6]~DUPLICATE            ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3V|band_pulse:band4|antennaC0[12]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse3V|band_pulse:band4|antennaC0[12]~DUPLICATE           ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3V|band_pulse:band5|antennaC0[17]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse3V|band_pulse:band5|antennaC0[17]~DUPLICATE           ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3V|band_pulse:band6|antennaC0[18]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse3V|band_pulse:band6|antennaC0[18]~DUPLICATE           ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3V|band_pulse:band8|antennaC0[6]            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse3V|band_pulse:band8|antennaC0[6]~DUPLICATE            ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3V|band_pulse:band8|antennaC0[23]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse3V|band_pulse:band8|antennaC0[23]~DUPLICATE           ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3V|band_pulse:band8|count_pulse_r[2]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse3V|band_pulse:band8|count_pulse_r[2]~DUPLICATE        ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4H|ant_trigger:ant_trigger|count_pulse_r[3] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse4H|ant_trigger:ant_trigger|count_pulse_r[3]~DUPLICATE ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4H|ant_trigger:ant_trigger|count_pulse_r[4] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse4H|ant_trigger:ant_trigger|count_pulse_r[4]~DUPLICATE ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4H|ant_trigger:ant_trigger|count_pulse_r[7] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse4H|ant_trigger:ant_trigger|count_pulse_r[7]~DUPLICATE ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4H|band_pulse:band1|antennaC0[17]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse4H|band_pulse:band1|antennaC0[17]~DUPLICATE           ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4H|band_pulse:band2|count_pulse_r[0]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse4H|band_pulse:band2|count_pulse_r[0]~DUPLICATE        ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4H|band_pulse:band2|count_pulse_r[4]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse4H|band_pulse:band2|count_pulse_r[4]~DUPLICATE        ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4H|band_pulse:band3|antennaC0[9]            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse4H|band_pulse:band3|antennaC0[9]~DUPLICATE            ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4H|band_pulse:band3|antennaC0[14]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse4H|band_pulse:band3|antennaC0[14]~DUPLICATE           ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4H|band_pulse:band3|antennaSs[1]            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse4H|band_pulse:band3|antennaSs[1]~DUPLICATE            ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4H|band_pulse:band4|antennaC0[6]            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse4H|band_pulse:band4|antennaC0[6]~DUPLICATE            ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4H|band_pulse:band4|antennaC0[23]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse4H|band_pulse:band4|antennaC0[23]~DUPLICATE           ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4H|band_pulse:band4|count_pulse_r[3]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse4H|band_pulse:band4|count_pulse_r[3]~DUPLICATE        ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4H|band_pulse:band6|antennaC0[18]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse4H|band_pulse:band6|antennaC0[18]~DUPLICATE           ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4H|band_pulse:band6|antennaSs[1]            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse4H|band_pulse:band6|antennaSs[1]~DUPLICATE            ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4H|band_pulse:band7|antennaC0[7]            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse4H|band_pulse:band7|antennaC0[7]~DUPLICATE            ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4H|band_pulse:band7|antennaC0[19]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse4H|band_pulse:band7|antennaC0[19]~DUPLICATE           ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4H|band_pulse:band8|antennaC0[18]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse4H|band_pulse:band8|antennaC0[18]~DUPLICATE           ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4V|ant_trigger:ant_trigger|count_pulse_r[1] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse4V|ant_trigger:ant_trigger|count_pulse_r[1]~DUPLICATE ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4V|band_pulse:band1|antennaC0[18]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse4V|band_pulse:band1|antennaC0[18]~DUPLICATE           ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4V|band_pulse:band1|count_pulse_r[5]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse4V|band_pulse:band1|count_pulse_r[5]~DUPLICATE        ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4V|band_pulse:band2|antennaC0[0]            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse4V|band_pulse:band2|antennaC0[0]~DUPLICATE            ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4V|band_pulse:band2|antennaC0[18]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse4V|band_pulse:band2|antennaC0[18]~DUPLICATE           ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4V|band_pulse:band3|antennaC0[22]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse4V|band_pulse:band3|antennaC0[22]~DUPLICATE           ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4V|band_pulse:band3|count_pulse_r[3]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse4V|band_pulse:band3|count_pulse_r[3]~DUPLICATE        ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4V|band_pulse:band5|antennaC0[18]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse4V|band_pulse:band5|antennaC0[18]~DUPLICATE           ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4V|band_pulse:band6|antennaC0[17]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse4V|band_pulse:band6|antennaC0[17]~DUPLICATE           ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4V|band_pulse:band6|count_pulse_r[0]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse4V|band_pulse:band6|count_pulse_r[0]~DUPLICATE        ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4V|band_pulse:band6|count_pulse_r[1]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse4V|band_pulse:band6|count_pulse_r[1]~DUPLICATE        ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4V|band_pulse:band7|antennaC0[16]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse4V|band_pulse:band7|antennaC0[16]~DUPLICATE           ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4V|band_pulse:band7|count_pulse_r[2]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse4V|band_pulse:band7|count_pulse_r[2]~DUPLICATE        ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4V|band_pulse:band7|count_pulse_r[4]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse4V|band_pulse:band7|count_pulse_r[4]~DUPLICATE        ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4V|band_pulse:band8|antennaC0[1]            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse4V|band_pulse:band8|antennaC0[1]~DUPLICATE            ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4V|band_pulse:band8|antennaC0[6]            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse4V|band_pulse:band8|antennaC0[6]~DUPLICATE            ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4V|band_pulse:band8|count_pulse_r[2]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulse:pulse4V|band_pulse:band8|count_pulse_r[2]~DUPLICATE        ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulseM:triggerM|antennaC1[5]                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulseM:triggerM|antennaC1[5]~DUPLICATE                           ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulseM:triggerM|antennaC1[12]                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulseM:triggerM|antennaC1[12]~DUPLICATE                          ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|pulseM:triggerM|antennaC1[21]                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|pulseM:triggerM|antennaC1[21]~DUPLICATE                          ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|rcharT[238]                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|rcharT[238]~DUPLICATE                                            ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|repeaterR[9]                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|repeaterR[9]~DUPLICATE                                           ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|repeaterR[11]                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|repeaterR[11]~DUPLICATE                                          ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|repeaterR[14]                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|repeaterR[14]~DUPLICATE                                          ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|repeaterR[20]                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|repeaterR[20]~DUPLICATE                                          ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|repeaterR[27]                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|repeaterR[27]~DUPLICATE                                          ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|repeaterTO[1]                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|repeaterTO[1]~DUPLICATE                                          ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|repeaterTO[3]                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|repeaterTO[3]~DUPLICATE                                          ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|repeaterTO[6]                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|repeaterTO[6]~DUPLICATE                                          ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|repeaterTO[22]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|repeaterTO[22]~DUPLICATE                                         ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|repeaterTO[25]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|repeaterTO[25]~DUPLICATE                                         ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|repeater[6]                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|repeater[6]~DUPLICATE                                            ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|repeater[12]                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|repeater[12]~DUPLICATE                                           ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|repeater[17]                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|repeater[17]~DUPLICATE                                           ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|repeater[20]                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|repeater[20]~DUPLICATE                                           ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|repeater[22]                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|repeater[22]~DUPLICATE                                           ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|repeater[25]                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|repeater[25]~DUPLICATE                                           ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|shifter_tx[0]                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|shifter_tx[0]~DUPLICATE                                          ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|shifter_txt[0]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|shifter_txt[0]~DUPLICATE                                         ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|shifter_txt[1]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|shifter_txt[1]~DUPLICATE                                         ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|threshold[5]                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|threshold[5]~DUPLICATE                                           ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|threshold[8]                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|threshold[8]~DUPLICATE                                           ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|threshold[16]                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|threshold[16]~DUPLICATE                                          ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|threshold[20]                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|threshold[20]~DUPLICATE                                          ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|triggerAnt2HoT                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|triggerAnt2HoT~DUPLICATE                                         ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|triggerIH                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|triggerIH~DUPLICATE                                              ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|triggerIV                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|triggerIV~DUPLICATE                                              ;                  ;                       ;
; top_24bit_R2:top|cmd:cmd|triggerTH[1]                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; top_24bit_R2:top|cmd:cmd|triggerTH[1]~DUPLICATE                                           ;                  ;                       ;
+---------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 10772 ) ; 0.00 % ( 0 / 10772 )       ; 0.00 % ( 0 / 10772 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 10772 ) ; 0.00 % ( 0 / 10772 )       ; 0.00 % ( 0 / 10772 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 10772 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/cyc/Verilog/TAROGE-4_FPGA_good_timing/TAROGE3.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 3,239 / 41,910        ; 8 %   ;
; ALMs needed [=A-B+C]                                        ; 3,239                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 3,791 / 41,910        ; 9 %   ;
;         [a] ALMs used for LUT logic and registers           ; 1,619                 ;       ;
;         [b] ALMs used for LUT logic                         ; 1,221                 ;       ;
;         [c] ALMs used for registers                         ; 951                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 556 / 41,910          ; 1 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 4 / 41,910            ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ;       ;
;         [c] Due to LAB input limits                         ; 4                     ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 466 / 4,191           ; 11 %  ;
;     -- Logic LABs                                           ; 466                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 5,327                 ;       ;
;     -- 7 input functions                                    ; 62                    ;       ;
;     -- 6 input functions                                    ; 1,047                 ;       ;
;     -- 5 input functions                                    ; 548                   ;       ;
;     -- 4 input functions                                    ; 438                   ;       ;
;     -- <=3 input functions                                  ; 3,232                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 819                   ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 5,413                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 5,138 / 83,820        ; 6 %   ;
;         -- Secondary logic registers                        ; 275 / 83,820          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 5,165                 ;       ;
;         -- Routing optimization registers                   ; 248                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 139 / 499             ; 28 %  ;
;     -- Clock pins                                           ; 6 / 11                ; 55 %  ;
;     -- Dedicated input pins                                 ; 0 / 39                ; 0 %   ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 0 / 553               ; 0 %   ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 0 / 5,662,720         ; 0 %   ;
; Total block memory implementation bits                      ; 0 / 5,662,720         ; 0 %   ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 0 / 112               ; 0 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 0 / 6                 ; 0 %   ;
; Global signals                                              ; 2                     ;       ;
;     -- Global clocks                                        ; 2 / 16                ; 13 %  ;
;     -- Quadrant clocks                                      ; 0 / 66                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Hard IPs                                                    ; 0 / 2                 ; 0 %   ;
; Standard RX PCSs                                            ; 0 / 9                 ; 0 %   ;
; HSSI PMA RX Deserializers                                   ; 0 / 9                 ; 0 %   ;
; Standard TX PCSs                                            ; 0 / 9                 ; 0 %   ;
; HSSI PMA TX Serializers                                     ; 0 / 9                 ; 0 %   ;
; Channel PLLs                                                ; 0 / 9                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 3.5% / 3.6% / 3.2%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 36.5% / 37.5% / 33.4% ;       ;
; Maximum fan-out                                             ; 4793                  ;       ;
; Highest non-global fan-out                                  ; 1680                  ;       ;
; Total fan-out                                               ; 37688                 ;       ;
; Average fan-out                                             ; 3.18                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 3239 / 41910 ( 8 % )  ; 0 / 41910 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 3239                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 3791 / 41910 ( 9 % )  ; 0 / 41910 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 1619                  ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 1221                  ; 0                              ;
;         [c] ALMs used for registers                         ; 951                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 556 / 41910 ( 1 % )   ; 0 / 41910 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 4 / 41910 ( < 1 % )   ; 0 / 41910 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 4                     ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 466 / 4191 ( 11 % )   ; 0 / 4191 ( 0 % )               ;
;     -- Logic LABs                                           ; 466                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 5327                  ; 0                              ;
;     -- 7 input functions                                    ; 62                    ; 0                              ;
;     -- 6 input functions                                    ; 1047                  ; 0                              ;
;     -- 5 input functions                                    ; 548                   ; 0                              ;
;     -- 4 input functions                                    ; 438                   ; 0                              ;
;     -- <=3 input functions                                  ; 3232                  ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 819                   ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 5138 / 83820 ( 6 % )  ; 0 / 83820 ( 0 % )              ;
;         -- Secondary logic registers                        ; 275 / 83820 ( < 1 % ) ; 0 / 83820 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 5165                  ; 0                              ;
;         -- Routing optimization registers                   ; 248                   ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 139                   ; 0                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 0                     ; 0                              ;
; Total block memory implementation bits                      ; 0                     ; 0                              ;
; Clock enable block                                          ; 2 / 116 ( 1 % )       ; 0 / 116 ( 0 % )                ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 0                     ; 0                              ;
;     -- Registered Input Connections                         ; 0                     ; 0                              ;
;     -- Output Connections                                   ; 0                     ; 0                              ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 37688                 ; 0                              ;
;     -- Registered Connections                               ; 12497                 ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 117                   ; 0                              ;
;     -- Output Ports                                         ; 22                    ; 0                              ;
;     -- Bidir Ports                                          ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                     ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; CLOCK_50        ; AF14  ; 3B       ; 32           ; 0            ; 0            ; 597                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; GPIO[0]         ; AK11  ; 3B       ; 34           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; Fitter               ; no        ;
; GPIO[10]        ; AG1   ; 3A       ; 10           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; GPIO[11]        ; AG2   ; 3A       ; 16           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; GPIO[12]        ; AG3   ; 3A       ; 6            ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; GPIO[13]        ; AG5   ; 3A       ; 14           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; GPIO[14]        ; AG6   ; 3A       ; 12           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; GPIO[15]        ; AG7   ; 3A       ; 10           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; GPIO[16]        ; AG8   ; 3A       ; 8            ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; GPIO[17]        ; AF4   ; 3A       ; 8            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; GPIO[18]        ; AF5   ; 3A       ; 8            ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; GPIO[19]        ; AF6   ; 3A       ; 12           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; GPIO[1]         ; W24   ; 5A       ; 89           ; 15           ; 20           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; Fitter               ; no        ;
; GPIO[20]        ; AF8   ; 3A       ; 10           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; GPIO[21]        ; AF9   ; 3A       ; 8            ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; GPIO[22]        ; AF10  ; 3A       ; 4            ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; GPIO[23]        ; AE7   ; 3A       ; 6            ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; GPIO[24]        ; AE9   ; 3A       ; 2            ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; GPIO[25]        ; AE11  ; 3A       ; 4            ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; GPIO[26]        ; AE12  ; 3A       ; 2            ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; GPIO[27]        ; AD7   ; 3A       ; 6            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; GPIO[28]        ; AD9   ; 3A       ; 2            ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; GPIO[29]        ; AD10  ; 3A       ; 4            ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; GPIO[2]         ; Y16   ; 3B       ; 40           ; 0            ; 17           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; GPIO[30]        ; AD11  ; 3A       ; 2            ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; GPIO[31]        ; AD12  ; 3A       ; 16           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; GPIO[32]        ; AC9   ; 3A       ; 4            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; GPIO[33]        ; AC12  ; 3A       ; 16           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; GPIO[34]        ; AB12  ; 3A       ; 12           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; GPIO[35]        ; AA12  ; 3A       ; 12           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; GPIO[3]         ; AG21  ; 4A       ; 54           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; Fitter               ; no        ;
; GPIO[4]         ; AJ1   ; 3A       ; 14           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; GPIO[5]         ; AB30  ; 5B       ; 89           ; 21           ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; GPIO[6]         ; AD17  ; 4A       ; 64           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; GPIO[7]         ; AH3   ; 3A       ; 16           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; GPIO[8]         ; AH4   ; 3A       ; 6            ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; GPIO[9]         ; AH5   ; 3A       ; 14           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; HSMC_CLKIN0     ; J14   ; 8A       ; 32           ; 81           ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; HSMC_CLKIN_N1   ; AB27  ; 5B       ; 89           ; 23           ; 20           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; HSMC_CLKIN_P1   ; AA26  ; 5B       ; 89           ; 23           ; 3            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; HSMC_CLKIN_P2   ; H15   ; 8A       ; 40           ; 81           ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; HSMC_CLKOUT0    ; AD29  ; 5B       ; 89           ; 23           ; 54           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; HSMC_CLKOUT_N1  ; E6    ; 8A       ; 4            ; 81           ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; HSMC_CLKOUT_P1  ; E7    ; 8A       ; 4            ; 81           ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; HSMC_CLKOUT_P2  ; A11   ; 8A       ; 38           ; 81           ; 34           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; HSMC_D[0]       ; C10   ; 8A       ; 28           ; 81           ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; HSMC_D[1]       ; H13   ; 8A       ; 20           ; 81           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; HSMC_D[2]       ; C9    ; 8A       ; 28           ; 81           ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; HSMC_D[3]       ; H12   ; 8A       ; 20           ; 81           ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; HSMC_RX_D_N[0]  ; G11   ; 8A       ; 10           ; 81           ; 57           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; HSMC_RX_D_N[10] ; D9    ; 8A       ; 30           ; 81           ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; HSMC_RX_D_N[11] ; D12   ; 8A       ; 22           ; 81           ; 17           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; HSMC_RX_D_N[12] ; AK28  ; 4A       ; 82           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; HSMC_RX_D_N[13] ; B12   ; 8A       ; 38           ; 81           ; 17           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; HSMC_RX_D_N[14] ; E13   ; 8A       ; 26           ; 81           ; 57           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; HSMC_RX_D_N[15] ; G13   ; 8A       ; 28           ; 81           ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; HSMC_RX_D_N[1]  ; J12   ; 8A       ; 12           ; 81           ; 17           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; HSMC_RX_D_N[2]  ; F10   ; 8A       ; 6            ; 81           ; 17           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; HSMC_RX_D_N[3]  ; J9    ; 8A       ; 4            ; 81           ; 17           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; HSMC_RX_D_N[4]  ; K8    ; 8A       ; 8            ; 81           ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; HSMC_RX_D_N[5]  ; H7    ; 8A       ; 16           ; 81           ; 17           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; HSMC_RX_D_N[6]  ; G8    ; 8A       ; 24           ; 81           ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; HSMC_RX_D_N[7]  ; F8    ; 8A       ; 2            ; 81           ; 57           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; HSMC_RX_D_N[8]  ; E11   ; 8A       ; 18           ; 81           ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; HSMC_RX_D_N[9]  ; B5    ; 8A       ; 14           ; 81           ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; HSMC_RX_D_P[0]  ; G12   ; 8A       ; 10           ; 81           ; 40           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; HSMC_RX_D_P[10] ; E9    ; 8A       ; 30           ; 81           ; 0            ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; HSMC_RX_D_P[11] ; E12   ; 8A       ; 22           ; 81           ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; HSMC_RX_D_P[12] ; D11   ; 8A       ; 34           ; 81           ; 40           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; HSMC_RX_D_P[13] ; C13   ; 8A       ; 38           ; 81           ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; HSMC_RX_D_P[14] ; F13   ; 8A       ; 26           ; 81           ; 40           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; HSMC_RX_D_P[15] ; H14   ; 8A       ; 28           ; 81           ; 0            ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; HSMC_RX_D_P[16] ; F15   ; 8A       ; 36           ; 81           ; 0            ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; HSMC_RX_D_P[1]  ; K12   ; 8A       ; 12           ; 81           ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; HSMC_RX_D_P[2]  ; G10   ; 8A       ; 6            ; 81           ; 0            ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; HSMC_RX_D_P[3]  ; J10   ; 8A       ; 4            ; 81           ; 0            ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; HSMC_RX_D_P[4]  ; K7    ; 8A       ; 8            ; 81           ; 0            ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; HSMC_RX_D_P[5]  ; J7    ; 8A       ; 16           ; 81           ; 0            ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; HSMC_RX_D_P[6]  ; H8    ; 8A       ; 24           ; 81           ; 0            ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; HSMC_RX_D_P[7]  ; F9    ; 8A       ; 2            ; 81           ; 40           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; HSMC_RX_D_P[8]  ; F11   ; 8A       ; 18           ; 81           ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; HSMC_RX_D_P[9]  ; B6    ; 8A       ; 14           ; 81           ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; HSMC_SDA        ; AE29  ; 5B       ; 89           ; 23           ; 37           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; HSMC_TX_D_N[0]  ; A8    ; 8A       ; 34           ; 81           ; 91           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; HSMC_TX_D_N[10] ; B1    ; 8A       ; 16           ; 81           ; 51           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; HSMC_TX_D_N[11] ; A3    ; 8A       ; 24           ; 81           ; 51           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; HSMC_TX_D_N[12] ; A5    ; 8A       ; 26           ; 81           ; 91           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; HSMC_TX_D_N[13] ; B7    ; 8A       ; 32           ; 81           ; 51           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; HSMC_TX_D_N[14] ; B8    ; 8A       ; 30           ; 81           ; 51           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; HSMC_TX_D_N[15] ; B11   ; 8A       ; 36           ; 81           ; 51           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; HSMC_TX_D_N[16] ; A13   ; 8A       ; 40           ; 81           ; 51           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; HSMC_TX_D_N[1]  ; D7    ; 8A       ; 18           ; 81           ; 91           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; HSMC_TX_D_N[2]  ; F6    ; 8A       ; 2            ; 81           ; 91           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; HSMC_TX_D_N[3]  ; C5    ; 8A       ; 22           ; 81           ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; HSMC_TX_D_N[4]  ; C4    ; 8A       ; 20           ; 81           ; 51           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; HSMC_TX_D_N[5]  ; E2    ; 8A       ; 8            ; 81           ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; HSMC_TX_D_N[6]  ; D4    ; 8A       ; 10           ; 81           ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; HSMC_TX_D_N[7]  ; B3    ; 8A       ; 14           ; 81           ; 51           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; HSMC_TX_D_N[8]  ; D1    ; 8A       ; 6            ; 81           ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; HSMC_TX_D_N[9]  ; C2    ; 8A       ; 12           ; 81           ; 51           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; HSMC_TX_D_P[0]  ; A9    ; 8A       ; 34           ; 81           ; 74           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; HSMC_TX_D_P[10] ; W21   ; 5A       ; 89           ; 8            ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; HSMC_TX_D_P[11] ; A4    ; 8A       ; 24           ; 81           ; 34           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; HSMC_TX_D_P[12] ; A6    ; 8A       ; 26           ; 81           ; 74           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; HSMC_TX_D_P[13] ; C7    ; 8A       ; 32           ; 81           ; 34           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; HSMC_TX_D_P[14] ; C8    ; 8A       ; 30           ; 81           ; 34           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; HSMC_TX_D_P[15] ; C12   ; 8A       ; 36           ; 81           ; 34           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; HSMC_TX_D_P[16] ; B13   ; 8A       ; 40           ; 81           ; 34           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; HSMC_TX_D_P[1]  ; E8    ; 8A       ; 18           ; 81           ; 74           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; HSMC_TX_D_P[2]  ; G7    ; 8A       ; 2            ; 81           ; 74           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; HSMC_TX_D_P[3]  ; D6    ; 8A       ; 22           ; 81           ; 34           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; HSMC_TX_D_P[4]  ; D5    ; 8A       ; 20           ; 81           ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; HSMC_TX_D_P[5]  ; E3    ; 8A       ; 8            ; 81           ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; HSMC_TX_D_P[6]  ; E4    ; 8A       ; 10           ; 81           ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; HSMC_TX_D_P[7]  ; C3    ; 8A       ; 14           ; 81           ; 34           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; HSMC_TX_D_P[8]  ; E1    ; 8A       ; 6            ; 81           ; 34           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; HSMC_TX_D_P[9]  ; AJ21  ; 4A       ; 62           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; GPIO_out[0]    ; AJ2   ; 3A       ; 14           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GPIO_out[1]    ; AH2   ; 3A       ; 10           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GPIO_out[2]    ; F14   ; 8A       ; 36           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GPIO_out[3]    ; D10   ; 8A       ; 34           ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GPIO_out[4]    ; B2    ; 8A       ; 16           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GPIO_out[5]    ; D2    ; 8A       ; 12           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GPIO_out[6]    ; W15   ; 3B       ; 40           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GPIO_out[7]    ; AK2   ; 3B       ; 20           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GPIO_out[8]    ; AK3   ; 3B       ; 20           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HSMC_CLKIN_N2  ; G15   ; 8A       ; 40           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HSMC_CLKOUT_N2 ; A10   ; 8A       ; 38           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HSMC_SCL       ; AA28  ; 5B       ; 89           ; 21           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[0]        ; AA24  ; 5A       ; 89           ; 11           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[1]        ; AB23  ; 5A       ; 89           ; 9            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[2]        ; AC23  ; 4A       ; 86           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[3]        ; AD24  ; 4A       ; 88           ; 0            ; 35           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[4]        ; AG25  ; 4A       ; 78           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[5]        ; AF25  ; 4A       ; 86           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[6]        ; AE24  ; 4A       ; 88           ; 0            ; 52           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[7]        ; AF24  ; 4A       ; 74           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[8]        ; AB22  ; 5A       ; 89           ; 9            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[9]        ; AC22  ; 4A       ; 86           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------+
; I/O Bank Usage                                                              ;
+----------+-------------------+---------------+--------------+---------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-------------------+---------------+--------------+---------------+
; B2L      ; 0 / 14 ( 0 % )    ; --            ; --           ; --            ;
; B1L      ; 0 / 14 ( 0 % )    ; --            ; --           ; --            ;
; B0L      ; 0 / 14 ( 0 % )    ; --            ; --           ; --            ;
; 3A       ; 32 / 32 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 3B       ; 6 / 48 ( 13 % )   ; 3.3V          ; --           ; 3.3V          ;
; 4A       ; 11 / 80 ( 14 % )  ; 3.3V          ; --           ; 3.3V          ;
; 5A       ; 5 / 32 ( 16 % )   ; 3.3V          ; --           ; 3.3V          ;
; 5B       ; 6 / 16 ( 38 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6B       ; 0 / 44 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 79 / 80 ( 99 % )  ; 2.5V          ; --           ; 2.5V          ;
+----------+-------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A             ; HSMC_TX_D_N[11]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A4       ; 491        ; 8A             ; HSMC_TX_D_P[11]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A5       ; 489        ; 8A             ; HSMC_TX_D_N[12]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A6       ; 487        ; 8A             ; HSMC_TX_D_P[12]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A             ; HSMC_TX_D_N[0]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A9       ; 471        ; 8A             ; HSMC_TX_D_P[0]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A10      ; 465        ; 8A             ; HSMC_CLKOUT_N2                  ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A11      ; 463        ; 8A             ; HSMC_CLKOUT_P2                  ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A             ; HSMC_TX_D_N[16]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A14      ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 382        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ; 31         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ; 30         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A             ; GPIO[35]                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA13     ; 90         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 122        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA15     ; 120        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA16     ; 146        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA17     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 176        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 200        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ; 210        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A             ; LEDR[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA25     ; 224        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA26     ; 252        ; 5B             ; HSMC_CLKIN_P1                   ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA27     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B             ; HSMC_SCL                        ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA29     ;            ; 5B             ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 32         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ; 33         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --             ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A             ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A             ; GPIO[34]                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB13     ; 88         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 225        ; 5A             ; LEDR[8]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB23     ; 227        ; 5A             ; LEDR[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB24     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB26     ; 226        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB27     ; 254        ; 5B             ; HSMC_CLKIN_N1                   ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB28     ; 249        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB29     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B             ; GPIO[5]                         ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AC1      ; 35         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ; 34         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A             ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A             ; GPIO[32]                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A             ; GPIO[33]                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC15     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC19     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A             ; LEDR[9]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC23     ; 205        ; 4A             ; LEDR[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC24     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC26     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC28     ; 245        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC29     ; 247        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC30     ; 259        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ; 36         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ; 37         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A             ; GPIO[27]                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD8      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A             ; GPIO[28]                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD10     ; 56         ; 3A             ; GPIO[29]                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD11     ; 54         ; 3A             ; GPIO[30]                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD12     ; 80         ; 3A             ; GPIO[31]                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD15     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A             ; GPIO[6]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD18     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD20     ; 199        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ; 197        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD22     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A             ; LEDR[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD25     ; 213        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD26     ; 240        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD27     ; 222        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD28     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B             ; HSMC_CLKOUT0                    ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD30     ; 257        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE1      ; 39         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ; 38         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A             ; GPIO[23]                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE8      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A             ; GPIO[24]                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A             ; GPIO[25]                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE12     ; 52         ; 3A             ; GPIO[26]                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE13     ; 95         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE14     ; 96         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE15     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE17     ; 135        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE18     ; 167        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE19     ; 165        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 189        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 209        ; 4A             ; LEDR[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE27     ; 229        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE28     ; 231        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE29     ; 253        ; 5B             ; HSMC_SDA                        ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE30     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A             ; GPIO[17]                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF5      ; 64         ; 3A             ; GPIO[18]                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF6      ; 75         ; 3A             ; GPIO[19]                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF7      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A             ; GPIO[20]                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF9      ; 67         ; 3A             ; GPIO[21]                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF10     ; 57         ; 3A             ; GPIO[22]                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF11     ; 87         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF12     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ; 114        ; 3B             ; CLOCK_50                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF15     ; 112        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF16     ; 137        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ; 159        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF20     ; 175        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF21     ; 173        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ; 181        ; 4A             ; LEDR[7]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF25     ; 206        ; 4A             ; LEDR[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF26     ; 204        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF29     ; 237        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF30     ; 239        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG1      ; 71         ; 3A             ; GPIO[10]                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG2      ; 83         ; 3A             ; GPIO[11]                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG3      ; 63         ; 3A             ; GPIO[12]                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG4      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A             ; GPIO[13]                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG6      ; 73         ; 3A             ; GPIO[14]                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG7      ; 68         ; 3A             ; GPIO[15]                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG8      ; 65         ; 3A             ; GPIO[16]                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG11     ; 85         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG12     ; 103        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG13     ; 101        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG16     ; 134        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG17     ; 132        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG18     ; 150        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG21     ; 143        ; 4A             ; GPIO[3]                         ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG22     ; 166        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG23     ; 163        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A             ; LEDR[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG26     ; 203        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG27     ; 212        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG28     ; 233        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG29     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A             ; GPIO_out[1]                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH3      ; 81         ; 3A             ; GPIO[7]                         ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH4      ; 61         ; 3A             ; GPIO[8]                         ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH5      ; 76         ; 3A             ; GPIO[9]                         ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH8      ; 113        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH9      ; 84         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH10     ; 118        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH13     ; 111        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH14     ; 109        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH15     ; 125        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH18     ; 145        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH19     ; 148        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH20     ; 141        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH21     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH23     ; 174        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH24     ; 161        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH25     ; 188        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH26     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH28     ; 214        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH29     ; 218        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH30     ; 241        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AJ1      ; 79         ; 3A             ; GPIO[4]                         ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ2      ; 77         ; 3A             ; GPIO_out[0]                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ5      ; 99         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ6      ; 102        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ7      ; 100        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ8      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ10     ; 116        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ11     ; 119        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ12     ; 124        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ15     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ17     ; 151        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ18     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ20     ; 158        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ21     ; 156        ; 4A             ; HSMC_TX_D_P[9]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ22     ; 172        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ23     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ25     ; 180        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ26     ; 187        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ27     ; 195        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ28     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AJ30     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B             ; GPIO_out[7]                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK3      ; 89         ; 3B             ; GPIO_out[8]                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK4      ; 92         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK7      ; 107        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK8      ; 105        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK9      ; 108        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B             ; GPIO[0]                         ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK12     ; 123        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK13     ; 121        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK14     ; 129        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK15     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK17     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK19     ; 153        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK20     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK22     ; 169        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK23     ; 179        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK24     ; 177        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK27     ; 193        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK28     ; 198        ; 4A             ; HSMC_RX_D_N[12]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK29     ; 196        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ; 509        ; 8A             ; HSMC_TX_D_N[10]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B2       ; 507        ; 8A             ; GPIO_out[4]                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B3       ; 513        ; 8A             ; HSMC_TX_D_N[7]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B4       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A             ; HSMC_RX_D_N[9]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B6       ; 510        ; 8A             ; HSMC_RX_D_P[9]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B7       ; 477        ; 8A             ; HSMC_TX_D_N[13]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B8       ; 481        ; 8A             ; HSMC_TX_D_N[14]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A             ; HSMC_TX_D_N[15]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B12      ; 464        ; 8A             ; HSMC_RX_D_N[13]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B13      ; 459        ; 8A             ; HSMC_TX_D_P[16]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B26      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B27      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A             ; HSMC_TX_D_N[9]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C3       ; 511        ; 8A             ; HSMC_TX_D_P[7]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C4       ; 501        ; 8A             ; HSMC_TX_D_N[4]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C5       ; 497        ; 8A             ; HSMC_TX_D_N[3]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A             ; HSMC_TX_D_P[13]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C8       ; 479        ; 8A             ; HSMC_TX_D_P[14]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C9       ; 485        ; 8A             ; HSMC_D[2]                       ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C10      ; 483        ; 8A             ; HSMC_D[0]                       ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C11      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A             ; HSMC_TX_D_P[15]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C13      ; 462        ; 8A             ; HSMC_RX_D_P[13]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C14      ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C25      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C29      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C30      ; 363        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ; 529        ; 8A             ; HSMC_TX_D_N[8]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D2       ; 515        ; 8A             ; GPIO_out[5]                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A             ; HSMC_TX_D_N[6]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D5       ; 499        ; 8A             ; HSMC_TX_D_P[4]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D6       ; 495        ; 8A             ; HSMC_TX_D_P[3]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D7       ; 505        ; 8A             ; HSMC_TX_D_N[1]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D8       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A             ; HSMC_RX_D_N[10]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D10      ; 472        ; 8A             ; GPIO_out[3]                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D11      ; 470        ; 8A             ; HSMC_RX_D_P[12]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D12      ; 496        ; 8A             ; HSMC_RX_D_N[11]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D23      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D25      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A             ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D28      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D30      ; 359        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ; 527        ; 8A             ; HSMC_TX_D_P[8]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E2       ; 525        ; 8A             ; HSMC_TX_D_N[5]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E3       ; 523        ; 8A             ; HSMC_TX_D_P[5]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E4       ; 519        ; 8A             ; HSMC_TX_D_P[6]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E5       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A             ; HSMC_CLKOUT_N1                  ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E7       ; 531        ; 8A             ; HSMC_CLKOUT_P1                  ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E8       ; 503        ; 8A             ; HSMC_TX_D_P[1]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E9       ; 478        ; 8A             ; HSMC_RX_D_P[10]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A             ; HSMC_RX_D_N[8]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E12      ; 494        ; 8A             ; HSMC_RX_D_P[11]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E13      ; 488        ; 8A             ; HSMC_RX_D_N[14]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E14      ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E24      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E28      ; 351        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E29      ; 353        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A             ; HSMC_TX_D_N[2]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A             ; HSMC_RX_D_N[7]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F9       ; 534        ; 8A             ; HSMC_RX_D_P[7]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F10      ; 528        ; 8A             ; HSMC_RX_D_N[2]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F11      ; 502        ; 8A             ; HSMC_RX_D_P[8]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F12      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A             ; HSMC_RX_D_P[14]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F14      ; 468        ; 8A             ; GPIO_out[2]                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F15      ; 466        ; 8A             ; HSMC_RX_D_P[16]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F16      ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F22      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F29      ; 349        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F30      ; 347        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A             ; HSMC_TX_D_P[2]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G8       ; 492        ; 8A             ; HSMC_RX_D_N[6]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G9       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A             ; HSMC_RX_D_P[2]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G11      ; 520        ; 8A             ; HSMC_RX_D_N[0]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G12      ; 518        ; 8A             ; HSMC_RX_D_P[0]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G13      ; 484        ; 8A             ; HSMC_RX_D_N[15]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G14      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A             ; HSMC_CLKIN_N2                   ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G16      ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 362        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 339        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G29      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ; 0          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ; 1          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A             ; HSMC_RX_D_N[5]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H8       ; 490        ; 8A             ; HSMC_RX_D_P[6]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H9       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A             ; HSMC_D[3]                       ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H13      ; 498        ; 8A             ; HSMC_D[1]                       ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H14      ; 482        ; 8A             ; HSMC_RX_D_P[15]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H15      ; 458        ; 8A             ; HSMC_CLKIN_P2                   ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H16      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H20      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H24      ; 364        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H28      ; 333        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H29      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H30      ; 337        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J1       ; 3          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ; 2          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A             ; HSMC_RX_D_P[5]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A             ; HSMC_RX_D_N[3]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J10      ; 530        ; 8A             ; HSMC_RX_D_P[3]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J11      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A             ; HSMC_RX_D_N[1]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J13      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A             ; HSMC_CLKIN0                     ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J15      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 352        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 344        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 346        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J30      ; 329        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ; 4          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ; 5          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A             ; HSMC_RX_D_P[4]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K8       ; 524        ; 8A             ; HSMC_RX_D_N[4]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K9       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A             ; HSMC_RX_D_P[1]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K13      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K18      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 336        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K23      ; 338        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 325        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K29      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K30      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L1       ; 7          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ; 6          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --             ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 328        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ; 330        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L29      ; 315        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L30      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ; 8          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ; 9          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ; 348        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ; 11         ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ; 10         ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N29      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N30      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ; 16         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ; 17         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --             ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ; 13         ; B2L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; P9       ; 12         ; B2L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P28      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P30      ; 301        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ; 19         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ; 18         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R23      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R29      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ; 20         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ; 21         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T8       ; 14         ; B1L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; T9       ; 15         ; B1L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T26      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T29      ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T30      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 23         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ; 22         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A             ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B             ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U27      ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U28      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 24         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ; 25         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --             ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A             ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V17      ; 154        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V18      ; 194        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V24      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V26      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V29      ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V30      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ; 27         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 26         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W7       ; 41         ; B0L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; W8       ; 40         ; B0L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; W9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B             ; GPIO_out[6]                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W16      ; 136        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W17      ; 152        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W20      ; 217        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W21      ; 221        ; 5A             ; HSMC_TX_D_P[10]                 ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; W22      ; 223        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W23      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A             ; GPIO[1]                         ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; N               ; no       ; Off          ;
; W25      ; 244        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W30      ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 28         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 29         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B             ; GPIO[2]                         ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y17      ; 170        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ; 178        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y19      ; 202        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y22      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y24      ; 234        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 258        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y28      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y29      ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------+
; I/O Assignment Warnings                                ;
+-----------------+--------------------------------------+
; Pin Name        ; Reason                               ;
+-----------------+--------------------------------------+
; LEDR[1]         ; Missing drive strength and slew rate ;
; LEDR[4]         ; Missing drive strength and slew rate ;
; LEDR[5]         ; Missing drive strength and slew rate ;
; GPIO_out[3]     ; Missing drive strength and slew rate ;
; GPIO_out[5]     ; Missing drive strength and slew rate ;
; GPIO_out[6]     ; Missing drive strength and slew rate ;
; GPIO_out[7]     ; Missing drive strength and slew rate ;
; GPIO_out[0]     ; Missing drive strength and slew rate ;
; GPIO_out[1]     ; Missing drive strength and slew rate ;
; LEDR[2]         ; Missing drive strength and slew rate ;
; LEDR[3]         ; Missing drive strength and slew rate ;
; GPIO_out[4]     ; Missing drive strength and slew rate ;
; HSMC_CLKOUT_N2  ; Missing drive strength and slew rate ;
; HSMC_TX_D_P[9]  ; Incomplete set of assignments        ;
; HSMC_TX_D_P[10] ; Incomplete set of assignments        ;
; LEDR[8]         ; Missing drive strength and slew rate ;
; LEDR[9]         ; Missing drive strength and slew rate ;
; GPIO[5]         ; Incomplete set of assignments        ;
; GPIO[6]         ; Incomplete set of assignments        ;
; GPIO_out[2]     ; Missing drive strength and slew rate ;
; GPIO_out[8]     ; Missing drive strength and slew rate ;
; HSMC_CLKIN_N2   ; Missing drive strength and slew rate ;
; HSMC_RX_D_N[12] ; Incomplete set of assignments        ;
; HSMC_SCL        ; Missing drive strength and slew rate ;
; LEDR[0]         ; Missing drive strength and slew rate ;
; LEDR[6]         ; Missing drive strength and slew rate ;
; LEDR[7]         ; Missing drive strength and slew rate ;
; HSMC_TX_D_P[9]  ; Missing location assignment          ;
; HSMC_TX_D_P[10] ; Missing location assignment          ;
; GPIO[0]         ; Missing location assignment          ;
; GPIO[1]         ; Missing location assignment          ;
; GPIO[3]         ; Missing location assignment          ;
; GPIO[5]         ; Missing location assignment          ;
; GPIO[6]         ; Missing location assignment          ;
; HSMC_RX_D_N[12] ; Missing location assignment          ;
+-----------------+--------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+--------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------+--------------+
; Compilation Hierarchy Node                                               ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                              ; Entity Name              ; Library Name ;
+--------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------+--------------+
; |TAROGE3                                                                 ; 3239.0 (0.5)         ; 3789.5 (0.5)                     ; 554.0 (0.0)                                       ; 3.5 (0.0)                        ; 0.0 (0.0)            ; 5327 (1)            ; 5413 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 139  ; 0            ; |TAROGE3                                                                                                                                                         ; TAROGE3                  ; work         ;
;    |top_24bit_R2:top|                                                    ; 3238.5 (25.5)        ; 3789.0 (28.5)                    ; 554.0 (3.0)                                       ; 3.5 (0.0)                        ; 0.0 (0.0)            ; 5326 (47)           ; 5413 (48)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top                                                                                                                                        ; top_24bit_R2             ; work         ;
;       |async_receiver:async_receiver0|                                   ; 20.2 (12.9)          ; 25.4 (18.0)                      ; 5.1 (5.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (16)             ; 39 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|async_receiver:async_receiver0                                                                                                         ; async_receiver           ; work         ;
;          |BaudTickGen:tickgen|                                           ; 7.3 (7.3)            ; 7.3 (7.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|async_receiver:async_receiver0|BaudTickGen:tickgen                                                                                     ; BaudTickGen              ; work         ;
;       |async_receiver:async_receiverT|                                   ; 13.0 (13.0)          ; 16.0 (16.0)                      ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|async_receiver:async_receiverT                                                                                                         ; async_receiver           ; work         ;
;       |async_transmitter:async_transmitter|                              ; 16.2 (7.5)           ; 16.7 (8.0)                       ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (14)             ; 27 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|async_transmitter:async_transmitter                                                                                                    ; async_transmitter        ; work         ;
;          |BaudTickGen:tickgen|                                           ; 8.7 (8.7)            ; 8.7 (8.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|async_transmitter:async_transmitter|BaudTickGen:tickgen                                                                                ; BaudTickGen              ; work         ;
;       |async_transmitter:async_transmitter_trigger|                      ; 16.8 (8.1)           ; 17.2 (8.7)                       ; 0.5 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (14)             ; 29 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|async_transmitter:async_transmitter_trigger                                                                                            ; async_transmitter        ; work         ;
;          |BaudTickGen:tickgen|                                           ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|async_transmitter:async_transmitter_trigger|BaudTickGen:tickgen                                                                        ; BaudTickGen              ; work         ;
;       |clock_doubler:clk_d|                                              ; 1.0 (0.2)            ; 1.0 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (1)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|clock_doubler:clk_d                                                                                                                    ; clock_doubler            ; work         ;
;          |dff_d:dff|                                                     ; 0.7 (0.7)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|clock_doubler:clk_d|dff_d:dff                                                                                                          ; dff_d                    ; work         ;
;       |cmd:cmd|                                                          ; 3145.8 (812.4)       ; 3684.2 (918.1)                   ; 541.9 (106.2)                                     ; 3.5 (0.6)                        ; 0.0 (0.0)            ; 5168 (1364)         ; 5245 (932)                ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd                                                                                                                                ; cmd                      ; work         ;
;          |I2C:I2C_0|                                                     ; 17.1 (17.1)          ; 17.1 (17.1)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 29 (29)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|I2C:I2C_0                                                                                                                      ; I2C                      ; work         ;
;          |I2C:I2C_1|                                                     ; 17.3 (17.3)          ; 18.3 (18.3)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 29 (29)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|I2C:I2C_1                                                                                                                      ; I2C                      ; work         ;
;          |clk_01Md:clk_01M_00|                                           ; 10.0 (10.0)          ; 12.0 (12.0)                      ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|clk_01Md:clk_01M_00                                                                                                            ; clk_01Md                 ; work         ;
;          |pulse:pulse1H|                                                 ; 291.1 (12.0)         ; 346.4 (12.5)                     ; 55.3 (0.5)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 480 (24)            ; 542 (24)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse1H                                                                                                                  ; pulse                    ; work         ;
;             |ant_trigger:ant_trigger|                                    ; 50.6 (26.2)          ; 52.1 (26.5)                      ; 1.5 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 82 (43)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse1H|ant_trigger:ant_trigger                                                                                          ; ant_trigger              ; work         ;
;                |udp_antenna_state:udp_antenna_state|                     ; 24.4 (2.0)           ; 25.6 (2.2)                       ; 1.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (3)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse1H|ant_trigger:ant_trigger|udp_antenna_state:udp_antenna_state                                                      ; udp_antenna_state        ; work         ;
;                   |eight_of_eight_band_coin:i1_eight_of_eight_band_coin| ; 2.2 (2.2)            ; 2.2 (2.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse1H|ant_trigger:ant_trigger|udp_antenna_state:udp_antenna_state|eight_of_eight_band_coin:i1_eight_of_eight_band_coin ; eight_of_eight_band_coin ; work         ;
;                   |five_of_eight_band_coin:i1_five_of_eight_band_coin|   ; 2.8 (2.8)            ; 3.2 (3.2)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse1H|ant_trigger:ant_trigger|udp_antenna_state:udp_antenna_state|five_of_eight_band_coin:i1_five_of_eight_band_coin   ; five_of_eight_band_coin  ; work         ;
;                   |four_of_eight_band_coin:i1_four_of_eight_band_coin|   ; 5.0 (5.0)            ; 5.0 (5.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse1H|ant_trigger:ant_trigger|udp_antenna_state:udp_antenna_state|four_of_eight_band_coin:i1_four_of_eight_band_coin   ; four_of_eight_band_coin  ; work         ;
;                   |one_of_eight_band_coin:i1_one_of_eight_band_coin|     ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse1H|ant_trigger:ant_trigger|udp_antenna_state:udp_antenna_state|one_of_eight_band_coin:i1_one_of_eight_band_coin     ; one_of_eight_band_coin   ; work         ;
;                   |seven_of_eight_band_coin:i1_seven_of_eight_band_coin| ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse1H|ant_trigger:ant_trigger|udp_antenna_state:udp_antenna_state|seven_of_eight_band_coin:i1_seven_of_eight_band_coin ; seven_of_eight_band_coin ; work         ;
;                   |six_of_eight_band_coin:i1_six_of_eight_band_coin|     ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse1H|ant_trigger:ant_trigger|udp_antenna_state:udp_antenna_state|six_of_eight_band_coin:i1_six_of_eight_band_coin     ; six_of_eight_band_coin   ; work         ;
;                   |three_of_eight_band_coin:i1_three_of_eight_band_coin| ; 6.6 (6.6)            ; 6.8 (6.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse1H|ant_trigger:ant_trigger|udp_antenna_state:udp_antenna_state|three_of_eight_band_coin:i1_three_of_eight_band_coin ; three_of_eight_band_coin ; work         ;
;                   |two_of_eight_band_coin:i1_two_of_eight_band_coin|     ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse1H|ant_trigger:ant_trigger|udp_antenna_state:udp_antenna_state|two_of_eight_band_coin:i1_two_of_eight_band_coin     ; two_of_eight_band_coin   ; work         ;
;             |band_pulse:band1|                                           ; 35.4 (35.4)          ; 37.5 (37.5)                      ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (53)             ; 66 (66)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse1H|band_pulse:band1                                                                                                 ; band_pulse               ; work         ;
;             |band_pulse:band2|                                           ; 26.7 (26.7)          ; 37.8 (37.8)                      ; 11.0 (11.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (47)             ; 62 (62)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse1H|band_pulse:band2                                                                                                 ; band_pulse               ; work         ;
;             |band_pulse:band3|                                           ; 24.8 (24.8)          ; 34.8 (34.8)                      ; 9.9 (9.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (43)             ; 62 (62)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse1H|band_pulse:band3                                                                                                 ; band_pulse               ; work         ;
;             |band_pulse:band4|                                           ; 31.4 (31.4)          ; 33.4 (33.4)                      ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (47)             ; 65 (65)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse1H|band_pulse:band4                                                                                                 ; band_pulse               ; work         ;
;             |band_pulse:band5|                                           ; 31.3 (31.3)          ; 34.0 (34.0)                      ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (48)             ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse1H|band_pulse:band5                                                                                                 ; band_pulse               ; work         ;
;             |band_pulse:band6|                                           ; 24.6 (24.6)          ; 33.6 (33.6)                      ; 9.0 (9.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (43)             ; 62 (62)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse1H|band_pulse:band6                                                                                                 ; band_pulse               ; work         ;
;             |band_pulse:band7|                                           ; 25.1 (25.1)          ; 33.7 (33.7)                      ; 8.6 (8.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (43)             ; 61 (61)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse1H|band_pulse:band7                                                                                                 ; band_pulse               ; work         ;
;             |band_pulse:band8|                                           ; 29.1 (29.1)          ; 37.2 (37.2)                      ; 8.1 (8.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 50 (50)             ; 63 (63)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse1H|band_pulse:band8                                                                                                 ; band_pulse               ; work         ;
;          |pulse:pulse1V|                                                 ; 278.9 (0.0)          ; 327.2 (0.0)                      ; 48.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 451 (0)             ; 521 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse1V                                                                                                                  ; pulse                    ; work         ;
;             |ant_trigger:ant_trigger|                                    ; 50.5 (26.5)          ; 51.7 (26.5)                      ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 82 (43)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse1V|ant_trigger:ant_trigger                                                                                          ; ant_trigger              ; work         ;
;                |udp_antenna_state:udp_antenna_state|                     ; 24.0 (2.0)           ; 25.2 (2.3)                       ; 1.2 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (3)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse1V|ant_trigger:ant_trigger|udp_antenna_state:udp_antenna_state                                                      ; udp_antenna_state        ; work         ;
;                   |eight_of_eight_band_coin:i1_eight_of_eight_band_coin| ; 2.0 (2.0)            ; 2.2 (2.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse1V|ant_trigger:ant_trigger|udp_antenna_state:udp_antenna_state|eight_of_eight_band_coin:i1_eight_of_eight_band_coin ; eight_of_eight_band_coin ; work         ;
;                   |five_of_eight_band_coin:i1_five_of_eight_band_coin|   ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse1V|ant_trigger:ant_trigger|udp_antenna_state:udp_antenna_state|five_of_eight_band_coin:i1_five_of_eight_band_coin   ; five_of_eight_band_coin  ; work         ;
;                   |four_of_eight_band_coin:i1_four_of_eight_band_coin|   ; 3.8 (3.8)            ; 4.7 (4.7)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse1V|ant_trigger:ant_trigger|udp_antenna_state:udp_antenna_state|four_of_eight_band_coin:i1_four_of_eight_band_coin   ; four_of_eight_band_coin  ; work         ;
;                   |one_of_eight_band_coin:i1_one_of_eight_band_coin|     ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse1V|ant_trigger:ant_trigger|udp_antenna_state:udp_antenna_state|one_of_eight_band_coin:i1_one_of_eight_band_coin     ; one_of_eight_band_coin   ; work         ;
;                   |seven_of_eight_band_coin:i1_seven_of_eight_band_coin| ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse1V|ant_trigger:ant_trigger|udp_antenna_state:udp_antenna_state|seven_of_eight_band_coin:i1_seven_of_eight_band_coin ; seven_of_eight_band_coin ; work         ;
;                   |six_of_eight_band_coin:i1_six_of_eight_band_coin|     ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse1V|ant_trigger:ant_trigger|udp_antenna_state:udp_antenna_state|six_of_eight_band_coin:i1_six_of_eight_band_coin     ; six_of_eight_band_coin   ; work         ;
;                   |three_of_eight_band_coin:i1_three_of_eight_band_coin| ; 6.2 (6.2)            ; 6.3 (6.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse1V|ant_trigger:ant_trigger|udp_antenna_state:udp_antenna_state|three_of_eight_band_coin:i1_three_of_eight_band_coin ; three_of_eight_band_coin ; work         ;
;                   |two_of_eight_band_coin:i1_two_of_eight_band_coin|     ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse1V|ant_trigger:ant_trigger|udp_antenna_state:udp_antenna_state|two_of_eight_band_coin:i1_two_of_eight_band_coin     ; two_of_eight_band_coin   ; work         ;
;             |band_pulse:band1|                                           ; 31.7 (31.7)          ; 33.9 (33.9)                      ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (49)             ; 62 (62)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band1                                                                                                 ; band_pulse               ; work         ;
;             |band_pulse:band2|                                           ; 28.3 (28.3)          ; 37.3 (37.3)                      ; 8.9 (8.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (47)             ; 63 (63)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band2                                                                                                 ; band_pulse               ; work         ;
;             |band_pulse:band3|                                           ; 24.2 (24.2)          ; 34.9 (34.9)                      ; 10.7 (10.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (43)             ; 67 (67)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band3                                                                                                 ; band_pulse               ; work         ;
;             |band_pulse:band4|                                           ; 30.6 (30.6)          ; 34.8 (34.8)                      ; 4.3 (4.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (47)             ; 63 (63)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band4                                                                                                 ; band_pulse               ; work         ;
;             |band_pulse:band5|                                           ; 31.9 (31.9)          ; 33.3 (33.3)                      ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (48)             ; 63 (63)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band5                                                                                                 ; band_pulse               ; work         ;
;             |band_pulse:band6|                                           ; 26.3 (26.3)          ; 33.1 (33.1)                      ; 6.8 (6.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (43)             ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band6                                                                                                 ; band_pulse               ; work         ;
;             |band_pulse:band7|                                           ; 25.8 (25.8)          ; 32.4 (32.4)                      ; 6.6 (6.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (43)             ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band7                                                                                                 ; band_pulse               ; work         ;
;             |band_pulse:band8|                                           ; 29.4 (29.4)          ; 35.8 (35.8)                      ; 6.4 (6.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (49)             ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band8                                                                                                 ; band_pulse               ; work         ;
;          |pulse:pulse2H|                                                 ; 276.0 (0.0)          ; 328.6 (0.0)                      ; 54.2 (0.0)                                        ; 1.6 (0.0)                        ; 0.0 (0.0)            ; 451 (0)             ; 516 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse2H                                                                                                                  ; pulse                    ; work         ;
;             |ant_trigger:ant_trigger|                                    ; 48.6 (26.7)          ; 51.8 (26.2)                      ; 4.7 (1.1)                                         ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 82 (43)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse2H|ant_trigger:ant_trigger                                                                                          ; ant_trigger              ; work         ;
;                |udp_antenna_state:udp_antenna_state|                     ; 21.9 (2.5)           ; 25.6 (2.5)                       ; 3.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (3)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse2H|ant_trigger:ant_trigger|udp_antenna_state:udp_antenna_state                                                      ; udp_antenna_state        ; work         ;
;                   |eight_of_eight_band_coin:i1_eight_of_eight_band_coin| ; 2.0 (2.0)            ; 2.2 (2.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse2H|ant_trigger:ant_trigger|udp_antenna_state:udp_antenna_state|eight_of_eight_band_coin:i1_eight_of_eight_band_coin ; eight_of_eight_band_coin ; work         ;
;                   |five_of_eight_band_coin:i1_five_of_eight_band_coin|   ; 2.8 (2.8)            ; 3.2 (3.2)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse2H|ant_trigger:ant_trigger|udp_antenna_state:udp_antenna_state|five_of_eight_band_coin:i1_five_of_eight_band_coin   ; five_of_eight_band_coin  ; work         ;
;                   |four_of_eight_band_coin:i1_four_of_eight_band_coin|   ; 3.8 (3.8)            ; 4.5 (4.5)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse2H|ant_trigger:ant_trigger|udp_antenna_state:udp_antenna_state|four_of_eight_band_coin:i1_four_of_eight_band_coin   ; four_of_eight_band_coin  ; work         ;
;                   |one_of_eight_band_coin:i1_one_of_eight_band_coin|     ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse2H|ant_trigger:ant_trigger|udp_antenna_state:udp_antenna_state|one_of_eight_band_coin:i1_one_of_eight_band_coin     ; one_of_eight_band_coin   ; work         ;
;                   |seven_of_eight_band_coin:i1_seven_of_eight_band_coin| ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse2H|ant_trigger:ant_trigger|udp_antenna_state:udp_antenna_state|seven_of_eight_band_coin:i1_seven_of_eight_band_coin ; seven_of_eight_band_coin ; work         ;
;                   |six_of_eight_band_coin:i1_six_of_eight_band_coin|     ; 2.2 (2.2)            ; 2.2 (2.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse2H|ant_trigger:ant_trigger|udp_antenna_state:udp_antenna_state|six_of_eight_band_coin:i1_six_of_eight_band_coin     ; six_of_eight_band_coin   ; work         ;
;                   |three_of_eight_band_coin:i1_three_of_eight_band_coin| ; 5.4 (5.4)            ; 6.9 (6.9)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse2H|ant_trigger:ant_trigger|udp_antenna_state:udp_antenna_state|three_of_eight_band_coin:i1_three_of_eight_band_coin ; three_of_eight_band_coin ; work         ;
;                   |two_of_eight_band_coin:i1_two_of_eight_band_coin|     ; 1.8 (1.8)            ; 2.5 (2.5)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse2H|ant_trigger:ant_trigger|udp_antenna_state:udp_antenna_state|two_of_eight_band_coin:i1_two_of_eight_band_coin     ; two_of_eight_band_coin   ; work         ;
;             |band_pulse:band1|                                           ; 30.8 (30.8)          ; 35.3 (35.3)                      ; 4.4 (4.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (49)             ; 63 (63)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band1                                                                                                 ; band_pulse               ; work         ;
;             |band_pulse:band2|                                           ; 28.7 (28.7)          ; 38.2 (38.2)                      ; 9.5 (9.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (48)             ; 61 (61)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band2                                                                                                 ; band_pulse               ; work         ;
;             |band_pulse:band3|                                           ; 27.2 (27.2)          ; 31.5 (31.5)                      ; 4.3 (4.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (43)             ; 63 (63)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band3                                                                                                 ; band_pulse               ; work         ;
;             |band_pulse:band4|                                           ; 30.2 (30.2)          ; 33.5 (33.5)                      ; 3.2 (3.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 46 (46)             ; 62 (62)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band4                                                                                                 ; band_pulse               ; work         ;
;             |band_pulse:band5|                                           ; 31.6 (31.6)          ; 33.3 (33.3)                      ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (48)             ; 63 (63)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band5                                                                                                 ; band_pulse               ; work         ;
;             |band_pulse:band6|                                           ; 24.8 (24.8)          ; 33.6 (33.6)                      ; 8.8 (8.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (43)             ; 61 (61)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band6                                                                                                 ; band_pulse               ; work         ;
;             |band_pulse:band7|                                           ; 24.1 (24.1)          ; 34.0 (34.0)                      ; 9.9 (9.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (43)             ; 65 (65)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band7                                                                                                 ; band_pulse               ; work         ;
;             |band_pulse:band8|                                           ; 30.0 (30.0)          ; 37.5 (37.5)                      ; 7.6 (7.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (49)             ; 65 (65)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band8                                                                                                 ; band_pulse               ; work         ;
;          |pulse:pulse2V|                                                 ; 274.3 (0.0)          ; 330.3 (0.0)                      ; 56.2 (0.0)                                        ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 451 (0)             ; 517 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse2V                                                                                                                  ; pulse                    ; work         ;
;             |ant_trigger:ant_trigger|                                    ; 49.4 (26.2)          ; 50.9 (26.2)                      ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 82 (43)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse2V|ant_trigger:ant_trigger                                                                                          ; ant_trigger              ; work         ;
;                |udp_antenna_state:udp_antenna_state|                     ; 23.2 (2.0)           ; 24.8 (2.2)                       ; 1.5 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (3)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse2V|ant_trigger:ant_trigger|udp_antenna_state:udp_antenna_state                                                      ; udp_antenna_state        ; work         ;
;                   |eight_of_eight_band_coin:i1_eight_of_eight_band_coin| ; 1.8 (1.8)            ; 2.3 (2.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse2V|ant_trigger:ant_trigger|udp_antenna_state:udp_antenna_state|eight_of_eight_band_coin:i1_eight_of_eight_band_coin ; eight_of_eight_band_coin ; work         ;
;                   |five_of_eight_band_coin:i1_five_of_eight_band_coin|   ; 2.8 (2.8)            ; 2.8 (2.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse2V|ant_trigger:ant_trigger|udp_antenna_state:udp_antenna_state|five_of_eight_band_coin:i1_five_of_eight_band_coin   ; five_of_eight_band_coin  ; work         ;
;                   |four_of_eight_band_coin:i1_four_of_eight_band_coin|   ; 3.8 (3.8)            ; 4.0 (4.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse2V|ant_trigger:ant_trigger|udp_antenna_state:udp_antenna_state|four_of_eight_band_coin:i1_four_of_eight_band_coin   ; four_of_eight_band_coin  ; work         ;
;                   |one_of_eight_band_coin:i1_one_of_eight_band_coin|     ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse2V|ant_trigger:ant_trigger|udp_antenna_state:udp_antenna_state|one_of_eight_band_coin:i1_one_of_eight_band_coin     ; one_of_eight_band_coin   ; work         ;
;                   |seven_of_eight_band_coin:i1_seven_of_eight_band_coin| ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse2V|ant_trigger:ant_trigger|udp_antenna_state:udp_antenna_state|seven_of_eight_band_coin:i1_seven_of_eight_band_coin ; seven_of_eight_band_coin ; work         ;
;                   |six_of_eight_band_coin:i1_six_of_eight_band_coin|     ; 2.7 (2.7)            ; 2.7 (2.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse2V|ant_trigger:ant_trigger|udp_antenna_state:udp_antenna_state|six_of_eight_band_coin:i1_six_of_eight_band_coin     ; six_of_eight_band_coin   ; work         ;
;                   |three_of_eight_band_coin:i1_three_of_eight_band_coin| ; 5.8 (5.8)            ; 7.2 (7.2)                        ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse2V|ant_trigger:ant_trigger|udp_antenna_state:udp_antenna_state|three_of_eight_band_coin:i1_three_of_eight_band_coin ; three_of_eight_band_coin ; work         ;
;                   |two_of_eight_band_coin:i1_two_of_eight_band_coin|     ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse2V|ant_trigger:ant_trigger|udp_antenna_state:udp_antenna_state|two_of_eight_band_coin:i1_two_of_eight_band_coin     ; two_of_eight_band_coin   ; work         ;
;             |band_pulse:band1|                                           ; 29.2 (29.2)          ; 37.0 (37.0)                      ; 7.8 (7.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (49)             ; 61 (61)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse2V|band_pulse:band1                                                                                                 ; band_pulse               ; work         ;
;             |band_pulse:band2|                                           ; 26.4 (26.4)          ; 37.5 (37.5)                      ; 11.1 (11.1)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (47)             ; 62 (62)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse2V|band_pulse:band2                                                                                                 ; band_pulse               ; work         ;
;             |band_pulse:band3|                                           ; 27.0 (27.0)          ; 31.8 (31.8)                      ; 4.7 (4.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (43)             ; 61 (61)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse2V|band_pulse:band3                                                                                                 ; band_pulse               ; work         ;
;             |band_pulse:band4|                                           ; 31.7 (31.7)          ; 34.5 (34.5)                      ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (47)             ; 62 (62)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse2V|band_pulse:band4                                                                                                 ; band_pulse               ; work         ;
;             |band_pulse:band5|                                           ; 31.5 (31.5)          ; 34.1 (34.1)                      ; 2.6 (2.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (48)             ; 65 (65)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse2V|band_pulse:band5                                                                                                 ; band_pulse               ; work         ;
;             |band_pulse:band6|                                           ; 24.4 (24.4)          ; 33.8 (33.8)                      ; 9.4 (9.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (43)             ; 62 (62)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse2V|band_pulse:band6                                                                                                 ; band_pulse               ; work         ;
;             |band_pulse:band7|                                           ; 25.1 (25.1)          ; 34.7 (34.7)                      ; 9.6 (9.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (43)             ; 65 (65)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse2V|band_pulse:band7                                                                                                 ; band_pulse               ; work         ;
;             |band_pulse:band8|                                           ; 29.6 (29.6)          ; 36.1 (36.1)                      ; 6.6 (6.6)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 49 (49)             ; 66 (66)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse2V|band_pulse:band8                                                                                                 ; band_pulse               ; work         ;
;          |pulse:pulse3H|                                                 ; 278.8 (0.0)          ; 329.3 (0.0)                      ; 51.0 (0.0)                                        ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 451 (0)             ; 522 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse3H                                                                                                                  ; pulse                    ; work         ;
;             |ant_trigger:ant_trigger|                                    ; 51.2 (25.7)          ; 51.7 (26.7)                      ; 1.0 (1.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 82 (43)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse3H|ant_trigger:ant_trigger                                                                                          ; ant_trigger              ; work         ;
;                |udp_antenna_state:udp_antenna_state|                     ; 25.5 (2.5)           ; 25.0 (2.5)                       ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 39 (3)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse3H|ant_trigger:ant_trigger|udp_antenna_state:udp_antenna_state                                                      ; udp_antenna_state        ; work         ;
;                   |eight_of_eight_band_coin:i1_eight_of_eight_band_coin| ; 2.2 (2.2)            ; 2.2 (2.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse3H|ant_trigger:ant_trigger|udp_antenna_state:udp_antenna_state|eight_of_eight_band_coin:i1_eight_of_eight_band_coin ; eight_of_eight_band_coin ; work         ;
;                   |five_of_eight_band_coin:i1_five_of_eight_band_coin|   ; 2.8 (2.8)            ; 3.2 (3.2)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse3H|ant_trigger:ant_trigger|udp_antenna_state:udp_antenna_state|five_of_eight_band_coin:i1_five_of_eight_band_coin   ; five_of_eight_band_coin  ; work         ;
;                   |four_of_eight_band_coin:i1_four_of_eight_band_coin|   ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse3H|ant_trigger:ant_trigger|udp_antenna_state:udp_antenna_state|four_of_eight_band_coin:i1_four_of_eight_band_coin   ; four_of_eight_band_coin  ; work         ;
;                   |one_of_eight_band_coin:i1_one_of_eight_band_coin|     ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse3H|ant_trigger:ant_trigger|udp_antenna_state:udp_antenna_state|one_of_eight_band_coin:i1_one_of_eight_band_coin     ; one_of_eight_band_coin   ; work         ;
;                   |seven_of_eight_band_coin:i1_seven_of_eight_band_coin| ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse3H|ant_trigger:ant_trigger|udp_antenna_state:udp_antenna_state|seven_of_eight_band_coin:i1_seven_of_eight_band_coin ; seven_of_eight_band_coin ; work         ;
;                   |six_of_eight_band_coin:i1_six_of_eight_band_coin|     ; 2.0 (2.0)            ; 2.2 (2.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse3H|ant_trigger:ant_trigger|udp_antenna_state:udp_antenna_state|six_of_eight_band_coin:i1_six_of_eight_band_coin     ; six_of_eight_band_coin   ; work         ;
;                   |three_of_eight_band_coin:i1_three_of_eight_band_coin| ; 6.9 (6.9)            ; 6.7 (6.7)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse3H|ant_trigger:ant_trigger|udp_antenna_state:udp_antenna_state|three_of_eight_band_coin:i1_three_of_eight_band_coin ; three_of_eight_band_coin ; work         ;
;                   |two_of_eight_band_coin:i1_two_of_eight_band_coin|     ; 2.8 (2.8)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse3H|ant_trigger:ant_trigger|udp_antenna_state:udp_antenna_state|two_of_eight_band_coin:i1_two_of_eight_band_coin     ; two_of_eight_band_coin   ; work         ;
;             |band_pulse:band1|                                           ; 31.8 (31.8)          ; 33.8 (33.8)                      ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (49)             ; 65 (65)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band1                                                                                                 ; band_pulse               ; work         ;
;             |band_pulse:band2|                                           ; 28.2 (28.2)          ; 36.4 (36.4)                      ; 8.3 (8.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (47)             ; 65 (65)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band2                                                                                                 ; band_pulse               ; work         ;
;             |band_pulse:band3|                                           ; 24.8 (24.8)          ; 34.3 (34.3)                      ; 9.6 (9.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (43)             ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band3                                                                                                 ; band_pulse               ; work         ;
;             |band_pulse:band4|                                           ; 30.5 (30.5)          ; 35.5 (35.5)                      ; 5.0 (5.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (47)             ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band4                                                                                                 ; band_pulse               ; work         ;
;             |band_pulse:band5|                                           ; 32.2 (32.2)          ; 34.0 (34.0)                      ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (48)             ; 63 (63)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band5                                                                                                 ; band_pulse               ; work         ;
;             |band_pulse:band6|                                           ; 26.6 (26.6)          ; 32.8 (32.8)                      ; 6.2 (6.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (43)             ; 63 (63)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band6                                                                                                 ; band_pulse               ; work         ;
;             |band_pulse:band7|                                           ; 25.3 (25.3)          ; 33.0 (33.0)                      ; 7.7 (7.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (43)             ; 65 (65)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band7                                                                                                 ; band_pulse               ; work         ;
;             |band_pulse:band8|                                           ; 28.3 (28.3)          ; 37.7 (37.7)                      ; 9.3 (9.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (49)             ; 63 (63)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band8                                                                                                 ; band_pulse               ; work         ;
;          |pulse:pulse3V|                                                 ; 283.2 (0.0)          ; 327.7 (0.0)                      ; 44.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 451 (0)             ; 512 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse3V                                                                                                                  ; pulse                    ; work         ;
;             |ant_trigger:ant_trigger|                                    ; 52.3 (28.3)          ; 54.0 (28.7)                      ; 1.7 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 82 (43)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse3V|ant_trigger:ant_trigger                                                                                          ; ant_trigger              ; work         ;
;                |udp_antenna_state:udp_antenna_state|                     ; 24.0 (2.0)           ; 25.3 (2.5)                       ; 1.3 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (3)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse3V|ant_trigger:ant_trigger|udp_antenna_state:udp_antenna_state                                                      ; udp_antenna_state        ; work         ;
;                   |eight_of_eight_band_coin:i1_eight_of_eight_band_coin| ; 2.0 (2.0)            ; 2.2 (2.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse3V|ant_trigger:ant_trigger|udp_antenna_state:udp_antenna_state|eight_of_eight_band_coin:i1_eight_of_eight_band_coin ; eight_of_eight_band_coin ; work         ;
;                   |five_of_eight_band_coin:i1_five_of_eight_band_coin|   ; 3.2 (3.2)            ; 3.2 (3.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse3V|ant_trigger:ant_trigger|udp_antenna_state:udp_antenna_state|five_of_eight_band_coin:i1_five_of_eight_band_coin   ; five_of_eight_band_coin  ; work         ;
;                   |four_of_eight_band_coin:i1_four_of_eight_band_coin|   ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse3V|ant_trigger:ant_trigger|udp_antenna_state:udp_antenna_state|four_of_eight_band_coin:i1_four_of_eight_band_coin   ; four_of_eight_band_coin  ; work         ;
;                   |one_of_eight_band_coin:i1_one_of_eight_band_coin|     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse3V|ant_trigger:ant_trigger|udp_antenna_state:udp_antenna_state|one_of_eight_band_coin:i1_one_of_eight_band_coin     ; one_of_eight_band_coin   ; work         ;
;                   |seven_of_eight_band_coin:i1_seven_of_eight_band_coin| ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse3V|ant_trigger:ant_trigger|udp_antenna_state:udp_antenna_state|seven_of_eight_band_coin:i1_seven_of_eight_band_coin ; seven_of_eight_band_coin ; work         ;
;                   |six_of_eight_band_coin:i1_six_of_eight_band_coin|     ; 2.7 (2.7)            ; 2.7 (2.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse3V|ant_trigger:ant_trigger|udp_antenna_state:udp_antenna_state|six_of_eight_band_coin:i1_six_of_eight_band_coin     ; six_of_eight_band_coin   ; work         ;
;                   |three_of_eight_band_coin:i1_three_of_eight_band_coin| ; 6.0 (6.0)            ; 6.7 (6.7)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse3V|ant_trigger:ant_trigger|udp_antenna_state:udp_antenna_state|three_of_eight_band_coin:i1_three_of_eight_band_coin ; three_of_eight_band_coin ; work         ;
;                   |two_of_eight_band_coin:i1_two_of_eight_band_coin|     ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse3V|ant_trigger:ant_trigger|udp_antenna_state:udp_antenna_state|two_of_eight_band_coin:i1_two_of_eight_band_coin     ; two_of_eight_band_coin   ; work         ;
;             |band_pulse:band1|                                           ; 31.7 (31.7)          ; 33.8 (33.8)                      ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (49)             ; 61 (61)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse3V|band_pulse:band1                                                                                                 ; band_pulse               ; work         ;
;             |band_pulse:band2|                                           ; 29.8 (29.8)          ; 37.3 (37.3)                      ; 7.6 (7.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (48)             ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse3V|band_pulse:band2                                                                                                 ; band_pulse               ; work         ;
;             |band_pulse:band3|                                           ; 24.7 (24.7)          ; 33.7 (33.7)                      ; 9.0 (9.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (43)             ; 62 (62)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse3V|band_pulse:band3                                                                                                 ; band_pulse               ; work         ;
;             |band_pulse:band4|                                           ; 31.1 (31.1)          ; 32.8 (32.8)                      ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 46 (46)             ; 63 (63)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse3V|band_pulse:band4                                                                                                 ; band_pulse               ; work         ;
;             |band_pulse:band5|                                           ; 31.8 (31.8)          ; 33.3 (33.3)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (48)             ; 62 (62)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse3V|band_pulse:band5                                                                                                 ; band_pulse               ; work         ;
;             |band_pulse:band6|                                           ; 24.9 (24.9)          ; 33.6 (33.6)                      ; 8.7 (8.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (43)             ; 62 (62)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse3V|band_pulse:band6                                                                                                 ; band_pulse               ; work         ;
;             |band_pulse:band7|                                           ; 24.9 (24.9)          ; 33.5 (33.5)                      ; 8.6 (8.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (43)             ; 61 (61)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse3V|band_pulse:band7                                                                                                 ; band_pulse               ; work         ;
;             |band_pulse:band8|                                           ; 32.0 (32.0)          ; 35.7 (35.7)                      ; 3.7 (3.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (49)             ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse3V|band_pulse:band8                                                                                                 ; band_pulse               ; work         ;
;          |pulse:pulse4H|                                                 ; 277.7 (0.0)          ; 329.0 (0.0)                      ; 51.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 451 (0)             ; 514 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse4H                                                                                                                  ; pulse                    ; work         ;
;             |ant_trigger:ant_trigger|                                    ; 51.7 (26.8)          ; 53.1 (26.8)                      ; 1.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 82 (43)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse4H|ant_trigger:ant_trigger                                                                                          ; ant_trigger              ; work         ;
;                |udp_antenna_state:udp_antenna_state|                     ; 24.8 (2.0)           ; 26.2 (2.5)                       ; 1.4 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (3)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse4H|ant_trigger:ant_trigger|udp_antenna_state:udp_antenna_state                                                      ; udp_antenna_state        ; work         ;
;                   |eight_of_eight_band_coin:i1_eight_of_eight_band_coin| ; 2.2 (2.2)            ; 2.2 (2.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse4H|ant_trigger:ant_trigger|udp_antenna_state:udp_antenna_state|eight_of_eight_band_coin:i1_eight_of_eight_band_coin ; eight_of_eight_band_coin ; work         ;
;                   |five_of_eight_band_coin:i1_five_of_eight_band_coin|   ; 3.2 (3.2)            ; 3.5 (3.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse4H|ant_trigger:ant_trigger|udp_antenna_state:udp_antenna_state|five_of_eight_band_coin:i1_five_of_eight_band_coin   ; five_of_eight_band_coin  ; work         ;
;                   |four_of_eight_band_coin:i1_four_of_eight_band_coin|   ; 4.5 (4.5)            ; 4.7 (4.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse4H|ant_trigger:ant_trigger|udp_antenna_state:udp_antenna_state|four_of_eight_band_coin:i1_four_of_eight_band_coin   ; four_of_eight_band_coin  ; work         ;
;                   |one_of_eight_band_coin:i1_one_of_eight_band_coin|     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse4H|ant_trigger:ant_trigger|udp_antenna_state:udp_antenna_state|one_of_eight_band_coin:i1_one_of_eight_band_coin     ; one_of_eight_band_coin   ; work         ;
;                   |seven_of_eight_band_coin:i1_seven_of_eight_band_coin| ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse4H|ant_trigger:ant_trigger|udp_antenna_state:udp_antenna_state|seven_of_eight_band_coin:i1_seven_of_eight_band_coin ; seven_of_eight_band_coin ; work         ;
;                   |six_of_eight_band_coin:i1_six_of_eight_band_coin|     ; 2.0 (2.0)            ; 2.3 (2.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse4H|ant_trigger:ant_trigger|udp_antenna_state:udp_antenna_state|six_of_eight_band_coin:i1_six_of_eight_band_coin     ; six_of_eight_band_coin   ; work         ;
;                   |three_of_eight_band_coin:i1_three_of_eight_band_coin| ; 6.5 (6.5)            ; 6.6 (6.6)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse4H|ant_trigger:ant_trigger|udp_antenna_state:udp_antenna_state|three_of_eight_band_coin:i1_three_of_eight_band_coin ; three_of_eight_band_coin ; work         ;
;                   |two_of_eight_band_coin:i1_two_of_eight_band_coin|     ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse4H|ant_trigger:ant_trigger|udp_antenna_state:udp_antenna_state|two_of_eight_band_coin:i1_two_of_eight_band_coin     ; two_of_eight_band_coin   ; work         ;
;             |band_pulse:band1|                                           ; 28.7 (28.7)          ; 36.1 (36.1)                      ; 7.4 (7.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (49)             ; 62 (62)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse4H|band_pulse:band1                                                                                                 ; band_pulse               ; work         ;
;             |band_pulse:band2|                                           ; 28.6 (28.6)          ; 37.5 (37.5)                      ; 8.9 (8.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (48)             ; 63 (63)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse4H|band_pulse:band2                                                                                                 ; band_pulse               ; work         ;
;             |band_pulse:band3|                                           ; 26.9 (26.9)          ; 31.8 (31.8)                      ; 4.9 (4.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (43)             ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse4H|band_pulse:band3                                                                                                 ; band_pulse               ; work         ;
;             |band_pulse:band4|                                           ; 29.2 (29.2)          ; 34.3 (34.3)                      ; 5.1 (5.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 46 (46)             ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse4H|band_pulse:band4                                                                                                 ; band_pulse               ; work         ;
;             |band_pulse:band5|                                           ; 32.2 (32.2)          ; 34.0 (34.0)                      ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (48)             ; 61 (61)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse4H|band_pulse:band5                                                                                                 ; band_pulse               ; work         ;
;             |band_pulse:band6|                                           ; 24.0 (24.0)          ; 33.2 (33.2)                      ; 9.2 (9.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (43)             ; 63 (63)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse4H|band_pulse:band6                                                                                                 ; band_pulse               ; work         ;
;             |band_pulse:band7|                                           ; 26.0 (26.0)          ; 34.3 (34.3)                      ; 8.3 (8.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (43)             ; 63 (63)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse4H|band_pulse:band7                                                                                                 ; band_pulse               ; work         ;
;             |band_pulse:band8|                                           ; 30.5 (30.5)          ; 34.8 (34.8)                      ; 4.3 (4.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (49)             ; 62 (62)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse4H|band_pulse:band8                                                                                                 ; band_pulse               ; work         ;
;          |pulse:pulse4V|                                                 ; 281.9 (0.0)          ; 330.3 (0.0)                      ; 48.9 (0.0)                                        ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 460 (0)             ; 514 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse4V                                                                                                                  ; pulse                    ; work         ;
;             |ant_trigger:ant_trigger|                                    ; 52.0 (29.7)          ; 53.9 (30.0)                      ; 2.4 (0.3)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 91 (52)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse4V|ant_trigger:ant_trigger                                                                                          ; ant_trigger              ; work         ;
;                |udp_antenna_state:udp_antenna_state|                     ; 22.3 (2.0)           ; 23.9 (2.3)                       ; 2.1 (0.3)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 39 (3)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse4V|ant_trigger:ant_trigger|udp_antenna_state:udp_antenna_state                                                      ; udp_antenna_state        ; work         ;
;                   |eight_of_eight_band_coin:i1_eight_of_eight_band_coin| ; 1.8 (1.8)            ; 2.1 (2.1)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse4V|ant_trigger:ant_trigger|udp_antenna_state:udp_antenna_state|eight_of_eight_band_coin:i1_eight_of_eight_band_coin ; eight_of_eight_band_coin ; work         ;
;                   |five_of_eight_band_coin:i1_five_of_eight_band_coin|   ; 2.8 (2.8)            ; 3.2 (3.2)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse4V|ant_trigger:ant_trigger|udp_antenna_state:udp_antenna_state|five_of_eight_band_coin:i1_five_of_eight_band_coin   ; five_of_eight_band_coin  ; work         ;
;                   |four_of_eight_band_coin:i1_four_of_eight_band_coin|   ; 4.6 (4.6)            ; 4.3 (4.3)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse4V|ant_trigger:ant_trigger|udp_antenna_state:udp_antenna_state|four_of_eight_band_coin:i1_four_of_eight_band_coin   ; four_of_eight_band_coin  ; work         ;
;                   |one_of_eight_band_coin:i1_one_of_eight_band_coin|     ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse4V|ant_trigger:ant_trigger|udp_antenna_state:udp_antenna_state|one_of_eight_band_coin:i1_one_of_eight_band_coin     ; one_of_eight_band_coin   ; work         ;
;                   |seven_of_eight_band_coin:i1_seven_of_eight_band_coin| ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse4V|ant_trigger:ant_trigger|udp_antenna_state:udp_antenna_state|seven_of_eight_band_coin:i1_seven_of_eight_band_coin ; seven_of_eight_band_coin ; work         ;
;                   |six_of_eight_band_coin:i1_six_of_eight_band_coin|     ; 2.2 (2.2)            ; 2.2 (2.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse4V|ant_trigger:ant_trigger|udp_antenna_state:udp_antenna_state|six_of_eight_band_coin:i1_six_of_eight_band_coin     ; six_of_eight_band_coin   ; work         ;
;                   |three_of_eight_band_coin:i1_three_of_eight_band_coin| ; 6.3 (6.3)            ; 7.2 (7.2)                        ; 1.2 (1.2)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse4V|ant_trigger:ant_trigger|udp_antenna_state:udp_antenna_state|three_of_eight_band_coin:i1_three_of_eight_band_coin ; three_of_eight_band_coin ; work         ;
;                   |two_of_eight_band_coin:i1_two_of_eight_band_coin|     ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse4V|ant_trigger:ant_trigger|udp_antenna_state:udp_antenna_state|two_of_eight_band_coin:i1_two_of_eight_band_coin     ; two_of_eight_band_coin   ; work         ;
;             |band_pulse:band1|                                           ; 29.4 (29.4)          ; 35.9 (35.9)                      ; 6.5 (6.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (49)             ; 63 (63)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse4V|band_pulse:band1                                                                                                 ; band_pulse               ; work         ;
;             |band_pulse:band2|                                           ; 28.2 (28.2)          ; 36.3 (36.3)                      ; 8.0 (8.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (47)             ; 63 (63)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse4V|band_pulse:band2                                                                                                 ; band_pulse               ; work         ;
;             |band_pulse:band3|                                           ; 27.4 (27.4)          ; 30.9 (30.9)                      ; 3.5 (3.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (43)             ; 63 (63)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse4V|band_pulse:band3                                                                                                 ; band_pulse               ; work         ;
;             |band_pulse:band4|                                           ; 31.8 (31.8)          ; 35.4 (35.4)                      ; 3.6 (3.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (47)             ; 61 (61)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse4V|band_pulse:band4                                                                                                 ; band_pulse               ; work         ;
;             |band_pulse:band5|                                           ; 31.7 (31.7)          ; 34.5 (34.5)                      ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (48)             ; 62 (62)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse4V|band_pulse:band5                                                                                                 ; band_pulse               ; work         ;
;             |band_pulse:band6|                                           ; 24.7 (24.7)          ; 34.8 (34.8)                      ; 10.1 (10.1)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (43)             ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse4V|band_pulse:band6                                                                                                 ; band_pulse               ; work         ;
;             |band_pulse:band7|                                           ; 24.0 (24.0)          ; 34.7 (34.7)                      ; 10.7 (10.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (43)             ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse4V|band_pulse:band7                                                                                                 ; band_pulse               ; work         ;
;             |band_pulse:band8|                                           ; 32.6 (32.6)          ; 33.9 (33.9)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (49)             ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulse:pulse4V|band_pulse:band8                                                                                                 ; band_pulse               ; work         ;
;          |pulseM:triggerM|                                               ; 47.2 (47.2)          ; 70.1 (70.1)                      ; 22.9 (22.9)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 83 (83)             ; 119 (119)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TAROGE3|top_24bit_R2:top|cmd:cmd|pulseM:triggerM                                                                                                                ; pulseM                   ; work         ;
+--------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                            ;
+-----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name            ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+-----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; LEDR[1]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[4]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[5]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_out[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_out[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_out[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_out[7]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_out[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_out[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[2]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[3]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_out[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HSMC_CLKOUT_N2  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HSMC_TX_D_P[5]  ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HSMC_TX_D_P[6]  ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HSMC_TX_D_P[9]  ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HSMC_TX_D_P[10] ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; LEDR[8]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[9]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[0]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; GPIO[1]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; GPIO[3]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; GPIO[5]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; GPIO[6]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; GPIO[8]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; GPIO[9]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; GPIO[10]        ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; GPIO[11]        ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; GPIO[26]        ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; GPIO[27]        ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; GPIO[28]        ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; GPIO[29]        ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; GPIO[30]        ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; GPIO[31]        ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; GPIO[32]        ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; GPIO[33]        ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; GPIO[34]        ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; GPIO[35]        ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; GPIO_out[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_out[8]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HSMC_CLKIN0     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HSMC_CLKIN_N2   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HSMC_CLKOUT0    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HSMC_D[0]       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HSMC_D[1]       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HSMC_D[2]       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HSMC_D[3]       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HSMC_RX_D_N[8]  ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HSMC_RX_D_N[12] ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HSMC_RX_D_P[8]  ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HSMC_SCL        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HSMC_SDA        ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HSMC_TX_D_N[5]  ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HSMC_TX_D_N[6]  ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; GPIO[12]        ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; GPIO[13]        ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; GPIO[14]        ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; GPIO[15]        ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; GPIO[16]        ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; GPIO[17]        ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; GPIO[18]        ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; GPIO[19]        ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; GPIO[20]        ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; GPIO[21]        ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; GPIO[22]        ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; GPIO[23]        ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; GPIO[24]        ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; GPIO[25]        ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; LEDR[0]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[6]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[7]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CLOCK_50        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; GPIO[2]         ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; GPIO[7]         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HSMC_TX_D_N[9]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HSMC_TX_D_N[10] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HSMC_TX_D_N[8]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HSMC_TX_D_P[11] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HSMC_TX_D_P[8]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HSMC_RX_D_P[9]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HSMC_TX_D_P[0]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HSMC_TX_D_P[1]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HSMC_TX_D_P[16] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HSMC_RX_D_P[15] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HSMC_RX_D_N[14] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HSMC_TX_D_N[16] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HSMC_TX_D_N[15] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HSMC_RX_D_N[15] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HSMC_RX_D_P[1]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HSMC_TX_D_P[3]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HSMC_TX_D_P[12] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HSMC_RX_D_P[10] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HSMC_RX_D_N[9]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HSMC_TX_D_N[12] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HSMC_TX_D_N[11] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HSMC_RX_D_N[10] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HSMC_TX_D_N[0]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HSMC_TX_D_N[1]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HSMC_RX_D_P[16] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HSMC_TX_D_N[4]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HSMC_CLKIN_P2   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HSMC_RX_D_N[2]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HSMC_RX_D_N[1]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HSMC_TX_D_P[4]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HSMC_TX_D_N[3]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HSMC_RX_D_P[2]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HSMC_TX_D_N[13] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HSMC_RX_D_N[11] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HSMC_RX_D_P[11] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HSMC_CLKOUT_P2  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HSMC_TX_D_P[13] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HSMC_RX_D_P[12] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HSMC_RX_D_P[0]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HSMC_TX_D_P[2]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HSMC_RX_D_P[3]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HSMC_RX_D_N[5]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HSMC_CLKOUT_P1  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HSMC_RX_D_P[5]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HSMC_RX_D_N[3]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HSMC_RX_D_N[4]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HSMC_CLKOUT_N1  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HSMC_RX_D_P[4]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HSMC_TX_D_N[14] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HSMC_RX_D_N[13] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HSMC_RX_D_P[13] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HSMC_TX_D_P[15] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HSMC_TX_D_P[14] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HSMC_RX_D_P[14] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HSMC_RX_D_N[0]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HSMC_TX_D_N[2]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HSMC_RX_D_P[6]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HSMC_TX_D_P[7]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HSMC_RX_D_N[6]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HSMC_TX_D_N[7]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HSMC_RX_D_P[7]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HSMC_CLKIN_P1   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HSMC_RX_D_N[7]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HSMC_CLKIN_N1   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; GPIO[4]         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+-----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+--------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                         ;
+--------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                      ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------+-------------------+---------+
; HSMC_TX_D_P[5]                                                           ;                   ;         ;
; HSMC_TX_D_P[6]                                                           ;                   ;         ;
; HSMC_TX_D_P[9]                                                           ;                   ;         ;
; HSMC_TX_D_P[10]                                                          ;                   ;         ;
; GPIO[0]                                                                  ;                   ;         ;
; GPIO[1]                                                                  ;                   ;         ;
; GPIO[3]                                                                  ;                   ;         ;
; GPIO[5]                                                                  ;                   ;         ;
; GPIO[6]                                                                  ;                   ;         ;
; GPIO[8]                                                                  ;                   ;         ;
; GPIO[9]                                                                  ;                   ;         ;
; GPIO[10]                                                                 ;                   ;         ;
; GPIO[11]                                                                 ;                   ;         ;
; GPIO[26]                                                                 ;                   ;         ;
; GPIO[27]                                                                 ;                   ;         ;
; GPIO[28]                                                                 ;                   ;         ;
; GPIO[29]                                                                 ;                   ;         ;
; GPIO[30]                                                                 ;                   ;         ;
; GPIO[31]                                                                 ;                   ;         ;
; GPIO[32]                                                                 ;                   ;         ;
; GPIO[33]                                                                 ;                   ;         ;
; GPIO[34]                                                                 ;                   ;         ;
; GPIO[35]                                                                 ;                   ;         ;
; HSMC_CLKIN0                                                              ;                   ;         ;
; HSMC_CLKOUT0                                                             ;                   ;         ;
; HSMC_D[0]                                                                ;                   ;         ;
; HSMC_D[1]                                                                ;                   ;         ;
; HSMC_D[2]                                                                ;                   ;         ;
; HSMC_D[3]                                                                ;                   ;         ;
; HSMC_RX_D_N[8]                                                           ;                   ;         ;
; HSMC_RX_D_N[12]                                                          ;                   ;         ;
; HSMC_RX_D_P[8]                                                           ;                   ;         ;
; HSMC_SDA                                                                 ;                   ;         ;
; HSMC_TX_D_N[5]                                                           ;                   ;         ;
; HSMC_TX_D_N[6]                                                           ;                   ;         ;
; GPIO[12]                                                                 ;                   ;         ;
; GPIO[13]                                                                 ;                   ;         ;
; GPIO[14]                                                                 ;                   ;         ;
; GPIO[15]                                                                 ;                   ;         ;
; GPIO[16]                                                                 ;                   ;         ;
; GPIO[17]                                                                 ;                   ;         ;
; GPIO[18]                                                                 ;                   ;         ;
; GPIO[19]                                                                 ;                   ;         ;
; GPIO[20]                                                                 ;                   ;         ;
; GPIO[21]                                                                 ;                   ;         ;
; GPIO[22]                                                                 ;                   ;         ;
; GPIO[23]                                                                 ;                   ;         ;
; GPIO[24]                                                                 ;                   ;         ;
; GPIO[25]                                                                 ;                   ;         ;
; CLOCK_50                                                                 ;                   ;         ;
;      - top_24bit_R2:top|cmd:cmd|clk_01Md:clk_01M_00|clk_p                ; 0                 ; 0       ;
;      - top_24bit_R2:top|clock_doubler:clk_d|clk_2                        ; 0                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|TxDatT~0                                 ; 0                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|rcharT[216]~1                            ; 0                 ; 0       ;
; GPIO[2]                                                                  ;                   ;         ;
;      - top_24bit_R2:top|cmd:cmd|repeater_shifter[0]~0                    ; 0                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|repeater_shifter[1]~1                    ; 0                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulseM:triggerM|comb~5                   ; 0                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|triggerC[1]                              ; 0                 ; 0       ;
; GPIO[7]                                                                  ;                   ;         ;
;      - top_24bit_R2:top|async_receiver:async_receiver0|RxD_sync[0]~0     ; 1                 ; 0       ;
; HSMC_TX_D_N[9]                                                           ;                   ;         ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse1H|band_pulse:band1|comb~0    ; 0                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse1H|band_pulse:band1|always4~0 ; 0                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse1H|band_pulse:band1|antennaO0 ; 0                 ; 0       ;
; HSMC_TX_D_N[10]                                                          ;                   ;         ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse1H|band_pulse:band2|comb~1    ; 1                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse1H|band_pulse:band2|always4~0 ; 1                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse1H|band_pulse:band2|antennaO0 ; 1                 ; 0       ;
; HSMC_TX_D_N[8]                                                           ;                   ;         ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse1H|band_pulse:band3|comb~1    ; 1                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse1H|band_pulse:band3|antennaO0 ; 1                 ; 0       ;
; HSMC_TX_D_P[11]                                                          ;                   ;         ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse1H|band_pulse:band4|comb~1    ; 0                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse1H|band_pulse:band4|always4~0 ; 0                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse1H|band_pulse:band4|antennaO0 ; 0                 ; 0       ;
; HSMC_TX_D_P[8]                                                           ;                   ;         ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse1H|band_pulse:band5|comb~0    ; 0                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse1H|band_pulse:band5|always4~0 ; 0                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse1H|band_pulse:band5|antennaO0 ; 0                 ; 0       ;
; HSMC_RX_D_P[9]                                                           ;                   ;         ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse1H|band_pulse:band6|comb~1    ; 1                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse1H|band_pulse:band6|antennaO0 ; 1                 ; 0       ;
; HSMC_TX_D_P[0]                                                           ;                   ;         ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse1H|band_pulse:band7|comb~1    ; 0                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse1H|band_pulse:band7|antennaO0 ; 0                 ; 0       ;
; HSMC_TX_D_P[1]                                                           ;                   ;         ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse1H|band_pulse:band8|comb~0    ; 0                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse1H|band_pulse:band8|always4~0 ; 0                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse1H|band_pulse:band8|antennaO0 ; 0                 ; 0       ;
; HSMC_TX_D_P[16]                                                          ;                   ;         ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band1|comb~0    ; 1                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band1|always4~0 ; 1                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band1|antennaO0 ; 1                 ; 0       ;
; HSMC_RX_D_P[15]                                                          ;                   ;         ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band2|comb~0    ; 0                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band2|always4~0 ; 0                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band2|antennaO0 ; 0                 ; 0       ;
; HSMC_RX_D_N[14]                                                          ;                   ;         ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band3|comb~1    ; 1                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band3|antennaO0 ; 1                 ; 0       ;
; HSMC_TX_D_N[16]                                                          ;                   ;         ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band4|comb~0    ; 1                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band4|always4~0 ; 1                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band4|antennaO0 ; 1                 ; 0       ;
; HSMC_TX_D_N[15]                                                          ;                   ;         ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band5|comb~0    ; 1                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band5|always4~0 ; 1                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band5|antennaO0 ; 1                 ; 0       ;
; HSMC_RX_D_N[15]                                                          ;                   ;         ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band6|comb~1    ; 0                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band6|antennaO0 ; 0                 ; 0       ;
; HSMC_RX_D_P[1]                                                           ;                   ;         ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band7|comb~1    ; 0                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band7|antennaO0 ; 0                 ; 0       ;
; HSMC_TX_D_P[3]                                                           ;                   ;         ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band8|comb~0    ; 1                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band8|always4~0 ; 1                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band8|antennaO0 ; 1                 ; 0       ;
; HSMC_TX_D_P[12]                                                          ;                   ;         ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band1|comb~0    ; 0                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band1|always4~0 ; 0                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band1|antennaO0 ; 0                 ; 0       ;
; HSMC_RX_D_P[10]                                                          ;                   ;         ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band2|comb~0    ; 0                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band2|always4~0 ; 0                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band2|antennaO0 ; 0                 ; 0       ;
; HSMC_RX_D_N[9]                                                           ;                   ;         ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band3|comb~1    ; 1                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band3|antennaO0 ; 1                 ; 0       ;
; HSMC_TX_D_N[12]                                                          ;                   ;         ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band4|comb~0    ; 1                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band4|always4~0 ; 1                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band4|antennaO0 ; 1                 ; 0       ;
; HSMC_TX_D_N[11]                                                          ;                   ;         ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band5|comb~0    ; 1                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band5|always4~0 ; 1                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band5|antennaO0 ; 1                 ; 0       ;
; HSMC_RX_D_N[10]                                                          ;                   ;         ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band6|comb~1    ; 0                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band6|antennaO0 ; 0                 ; 0       ;
; HSMC_TX_D_N[0]                                                           ;                   ;         ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band7|comb~1    ; 1                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band7|antennaO0 ; 1                 ; 0       ;
; HSMC_TX_D_N[1]                                                           ;                   ;         ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band8|comb~0    ; 1                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band8|always4~0 ; 1                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band8|antennaO0 ; 1                 ; 0       ;
; HSMC_RX_D_P[16]                                                          ;                   ;         ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse2V|band_pulse:band1|comb~0    ; 1                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse2V|band_pulse:band1|always4~0 ; 1                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse2V|band_pulse:band1|antennaO0 ; 1                 ; 0       ;
; HSMC_TX_D_N[4]                                                           ;                   ;         ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse2V|band_pulse:band2|comb~0    ; 0                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse2V|band_pulse:band2|always4~0 ; 0                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse2V|band_pulse:band2|antennaO0 ; 0                 ; 0       ;
; HSMC_CLKIN_P2                                                            ;                   ;         ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse2V|band_pulse:band3|comb~1    ; 1                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse2V|band_pulse:band3|antennaO0 ; 1                 ; 0       ;
; HSMC_RX_D_N[2]                                                           ;                   ;         ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse2V|band_pulse:band4|comb~0    ; 1                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse2V|band_pulse:band4|always4~0 ; 1                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse2V|band_pulse:band4|antennaO0 ; 1                 ; 0       ;
; HSMC_RX_D_N[1]                                                           ;                   ;         ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse2V|band_pulse:band5|comb~0    ; 0                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse2V|band_pulse:band5|always4~0 ; 0                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse2V|band_pulse:band5|antennaO0 ; 0                 ; 0       ;
; HSMC_TX_D_P[4]                                                           ;                   ;         ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse2V|band_pulse:band6|comb~1    ; 0                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse2V|band_pulse:band6|antennaO0 ; 0                 ; 0       ;
; HSMC_TX_D_N[3]                                                           ;                   ;         ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse2V|band_pulse:band7|comb~1    ; 0                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse2V|band_pulse:band7|antennaO0 ; 0                 ; 0       ;
; HSMC_RX_D_P[2]                                                           ;                   ;         ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse2V|band_pulse:band8|comb~0    ; 1                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse2V|band_pulse:band8|always4~0 ; 1                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse2V|band_pulse:band8|antennaO0 ; 1                 ; 0       ;
; HSMC_TX_D_N[13]                                                          ;                   ;         ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band1|comb~0    ; 1                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band1|always4~0 ; 1                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band1|antennaO0 ; 1                 ; 0       ;
; HSMC_RX_D_N[11]                                                          ;                   ;         ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band2|comb~0    ; 0                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band2|always4~0 ; 0                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band2|antennaO0 ; 0                 ; 0       ;
; HSMC_RX_D_P[11]                                                          ;                   ;         ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band3|comb~1    ; 0                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band3|antennaO0 ; 0                 ; 0       ;
; HSMC_CLKOUT_P2                                                           ;                   ;         ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band4|comb~0    ; 1                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band4|always4~0 ; 1                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band4|antennaO0 ; 1                 ; 0       ;
; HSMC_TX_D_P[13]                                                          ;                   ;         ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band5|comb~0    ; 0                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band5|always4~0 ; 0                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band5|antennaO0 ; 0                 ; 0       ;
; HSMC_RX_D_P[12]                                                          ;                   ;         ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band6|comb~1    ; 0                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band6|antennaO0 ; 0                 ; 0       ;
; HSMC_RX_D_P[0]                                                           ;                   ;         ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band7|comb~1    ; 0                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band7|antennaO0 ; 0                 ; 0       ;
; HSMC_TX_D_P[2]                                                           ;                   ;         ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band8|comb~0    ; 1                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band8|always4~0 ; 1                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band8|antennaO0 ; 1                 ; 0       ;
; HSMC_RX_D_P[3]                                                           ;                   ;         ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse3V|band_pulse:band1|comb~0    ; 0                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse3V|band_pulse:band1|always4~0 ; 0                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse3V|band_pulse:band1|antennaO0 ; 0                 ; 0       ;
; HSMC_RX_D_N[5]                                                           ;                   ;         ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse3V|band_pulse:band2|comb~0    ; 1                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse3V|band_pulse:band2|always4~0 ; 1                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse3V|band_pulse:band2|antennaO0 ; 1                 ; 0       ;
; HSMC_CLKOUT_P1                                                           ;                   ;         ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse3V|band_pulse:band3|comb~1    ; 1                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse3V|band_pulse:band3|antennaO0 ; 1                 ; 0       ;
; HSMC_RX_D_P[5]                                                           ;                   ;         ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse3V|band_pulse:band4|comb~0    ; 0                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse3V|band_pulse:band4|always4~0 ; 0                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse3V|band_pulse:band4|antennaO0 ; 0                 ; 0       ;
; HSMC_RX_D_N[3]                                                           ;                   ;         ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse3V|band_pulse:band5|comb~0    ; 1                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse3V|band_pulse:band5|always4~0 ; 1                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse3V|band_pulse:band5|antennaO0 ; 1                 ; 0       ;
; HSMC_RX_D_N[4]                                                           ;                   ;         ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse3V|band_pulse:band6|comb~1    ; 1                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse3V|band_pulse:band6|antennaO0 ; 1                 ; 0       ;
; HSMC_CLKOUT_N1                                                           ;                   ;         ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse3V|band_pulse:band7|comb~1    ; 0                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse3V|band_pulse:band7|antennaO0 ; 0                 ; 0       ;
; HSMC_RX_D_P[4]                                                           ;                   ;         ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse3V|band_pulse:band8|comb~0    ; 1                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse3V|band_pulse:band8|always4~0 ; 1                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse3V|band_pulse:band8|antennaO0 ; 1                 ; 0       ;
; HSMC_TX_D_N[14]                                                          ;                   ;         ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse4H|band_pulse:band1|comb~0    ; 0                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse4H|band_pulse:band1|always4~0 ; 0                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse4H|band_pulse:band1|antennaO0 ; 0                 ; 0       ;
; HSMC_RX_D_N[13]                                                          ;                   ;         ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse4H|band_pulse:band2|comb~0    ; 1                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse4H|band_pulse:band2|always4~0 ; 1                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse4H|band_pulse:band2|antennaO0 ; 1                 ; 0       ;
; HSMC_RX_D_P[13]                                                          ;                   ;         ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse4H|band_pulse:band3|comb~1    ; 1                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse4H|band_pulse:band3|antennaO0 ; 1                 ; 0       ;
; HSMC_TX_D_P[15]                                                          ;                   ;         ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse4H|band_pulse:band4|comb~0    ; 0                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse4H|band_pulse:band4|always4~0 ; 0                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse4H|band_pulse:band4|antennaO0 ; 0                 ; 0       ;
; HSMC_TX_D_P[14]                                                          ;                   ;         ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse4H|band_pulse:band5|comb~0    ; 0                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse4H|band_pulse:band5|always4~0 ; 0                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse4H|band_pulse:band5|antennaO0 ; 0                 ; 0       ;
; HSMC_RX_D_P[14]                                                          ;                   ;         ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse4H|band_pulse:band6|comb~1    ; 1                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse4H|band_pulse:band6|antennaO0 ; 1                 ; 0       ;
; HSMC_RX_D_N[0]                                                           ;                   ;         ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse4H|band_pulse:band7|comb~1    ; 0                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse4H|band_pulse:band7|antennaO0 ; 0                 ; 0       ;
; HSMC_TX_D_N[2]                                                           ;                   ;         ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse4H|band_pulse:band8|comb~0    ; 0                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse4H|band_pulse:band8|always4~0 ; 0                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse4H|band_pulse:band8|antennaO0 ; 0                 ; 0       ;
; HSMC_RX_D_P[6]                                                           ;                   ;         ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse4V|band_pulse:band1|comb~0    ; 0                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse4V|band_pulse:band1|always4~0 ; 0                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse4V|band_pulse:band1|antennaO0 ; 0                 ; 0       ;
; HSMC_TX_D_P[7]                                                           ;                   ;         ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse4V|band_pulse:band2|comb~0    ; 1                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse4V|band_pulse:band2|always4~0 ; 1                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse4V|band_pulse:band2|antennaO0 ; 1                 ; 0       ;
; HSMC_RX_D_N[6]                                                           ;                   ;         ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse4V|band_pulse:band3|comb~1    ; 0                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse4V|band_pulse:band3|antennaO0 ; 0                 ; 0       ;
; HSMC_TX_D_N[7]                                                           ;                   ;         ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse4V|band_pulse:band4|comb~0    ; 0                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse4V|band_pulse:band4|always4~0 ; 0                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse4V|band_pulse:band4|antennaO0 ; 0                 ; 0       ;
; HSMC_RX_D_P[7]                                                           ;                   ;         ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse4V|band_pulse:band5|comb~0    ; 1                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse4V|band_pulse:band5|always4~0 ; 1                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse4V|band_pulse:band5|antennaO0 ; 1                 ; 0       ;
; HSMC_CLKIN_P1                                                            ;                   ;         ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse4V|band_pulse:band6|comb~1    ; 1                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse4V|band_pulse:band6|antennaO0 ; 1                 ; 0       ;
; HSMC_RX_D_N[7]                                                           ;                   ;         ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse4V|band_pulse:band7|comb~1    ; 1                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse4V|band_pulse:band7|antennaO0 ; 1                 ; 0       ;
; HSMC_CLKIN_N1                                                            ;                   ;         ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse4V|band_pulse:band8|comb~0    ; 0                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse4V|band_pulse:band8|always4~0 ; 0                 ; 0       ;
;      - top_24bit_R2:top|cmd:cmd|pulse:pulse4V|band_pulse:band8|antennaO0 ; 0                 ; 0       ;
; GPIO[4]                                                                  ;                   ;         ;
;      - top_24bit_R2:top|async_receiver:async_receiverT|RxD_sync[0]~0     ; 1                 ; 0       ;
+--------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                              ;
+-----------------------------------------------------------------------------------+----------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                              ; Location             ; Fan-Out ; Usage                    ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------+----------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                          ; PIN_AF14             ; 593     ; Clock                    ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; CLOCK_50                                                                          ; PIN_AF14             ; 5       ; Clock                    ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|async_receiver:async_receiver0|BaudTickGen:tickgen|Acc[17]       ; FF_X22_Y58_N41       ; 22      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|async_receiver:async_receiver0|RxD_data_ready                    ; FF_X21_Y59_N2        ; 54      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|async_receiver:async_receiver0|always4~0                         ; MLABCELL_X21_Y61_N0  ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|async_receiver:async_receiverT|always4~0                         ; LABCELL_X22_Y56_N36  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|async_transmitter:async_transmitter_trigger|Equal0~0             ; LABCELL_X24_Y56_N15  ; 24      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|async_transmitter:async_transmitter_trigger|TxD_shift[2]~1       ; LABCELL_X24_Y56_N12  ; 5       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|async_transmitter:async_transmitter|Equal0~0                     ; MLABCELL_X25_Y62_N24 ; 24      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|async_transmitter:async_transmitter|TxD_shift[4]~1               ; MLABCELL_X25_Y62_N0  ; 6       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|clock_doubler:clk_d|clk_2                                        ; LABCELL_X33_Y1_N33   ; 4793    ; Clock                    ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; top_24bit_R2:top|cmd:cmd|I2C:I2C_0|GO                                             ; FF_X35_Y51_N55       ; 9       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|I2C:I2C_0|SDI~en                                         ; FF_X33_Y51_N26       ; 1       ; Output enable            ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|I2C:I2C_0|SD_COUNTER[2]~1                                ; LABCELL_X35_Y51_N54  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|I2C:I2C_0|WideOr0~2                                      ; LABCELL_X35_Y51_N3   ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|I2C:I2C_1|GO                                             ; FF_X34_Y52_N25       ; 9       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|I2C:I2C_1|SDI~en                                         ; FF_X35_Y52_N20       ; 1       ; Output enable            ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|I2C:I2C_1|SD_COUNTER[0]~1                                ; MLABCELL_X34_Y52_N24 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|I2C:I2C_1|WideOr0~2                                      ; MLABCELL_X34_Y52_N3  ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|RxD_data_state.0011                                      ; FF_X24_Y58_N14       ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|TxDatT                                                   ; FF_X25_Y56_N29       ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|TxData                                                   ; FF_X23_Y63_N35       ; 6       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|always10~13                                              ; MLABCELL_X28_Y53_N54 ; 33      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|always10~6                                               ; LABCELL_X24_Y56_N30  ; 34      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|always12~0                                               ; LABCELL_X22_Y56_N9   ; 26      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|always12~1                                               ; MLABCELL_X15_Y61_N57 ; 27      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|always12~2                                               ; LABCELL_X13_Y64_N12  ; 27      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|always12~3                                               ; LABCELL_X18_Y60_N9   ; 26      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|always12~4                                               ; LABCELL_X13_Y62_N15  ; 26      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|always12~5                                               ; LABCELL_X17_Y60_N9   ; 27      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|always12~6                                               ; LABCELL_X23_Y56_N21  ; 26      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|always12~7                                               ; LABCELL_X13_Y62_N6   ; 30      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|always22~7                                               ; MLABCELL_X25_Y56_N24 ; 5       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|always22~9                                               ; MLABCELL_X28_Y62_N36 ; 64      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|always24~1                                               ; LABCELL_X17_Y62_N21  ; 33      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|always26~2                                               ; LABCELL_X18_Y62_N54  ; 1       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|always27~2                                               ; LABCELL_X27_Y62_N51  ; 53      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|band_mask[0]~0                                           ; LABCELL_X27_Y62_N18  ; 15      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|channel1Hmask[1]~1                                       ; LABCELL_X33_Y62_N54  ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|channel1Vmask[7]~1                                       ; LABCELL_X33_Y62_N9   ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|channel2Hmask[4]~1                                       ; LABCELL_X33_Y62_N21  ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|channel2Vmask[6]~1                                       ; LABCELL_X33_Y62_N15  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|channel3Hmask[6]~1                                       ; LABCELL_X31_Y62_N27  ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|channel3Vmask[3]~1                                       ; LABCELL_X31_Y62_N18  ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|channel4Hmask[0]~1                                       ; LABCELL_X30_Y62_N0   ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|channel4Vmask[1]~1                                       ; LABCELL_X30_Y62_N3   ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|channel[0]~0                                             ; LABCELL_X24_Y64_N24  ; 7       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|char[0]~0                                                ; LABCELL_X27_Y62_N6   ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|char_mask[0]~2                                           ; LABCELL_X27_Y62_N24  ; 12      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|clk_01Md:clk_01M_00|Equal1~2                             ; MLABCELL_X34_Y51_N42 ; 10      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|clk_01Md:clk_01M_00|clk_p                                ; FF_X34_Y51_N50       ; 26      ; Clock                    ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|counter_tx[7]~1                                          ; MLABCELL_X25_Y59_N24 ; 6       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|counter_txt[1]~1                                         ; LABCELL_X23_Y57_N24  ; 7       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|mask[0]~0                                                ; LABCELL_X24_Y64_N27  ; 5       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|mode[2]~1                                                ; LABCELL_X24_Y64_N12  ; 6       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1H|ant_trigger:ant_trigger|always3~0          ; LABCELL_X33_Y60_N18  ; 11      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1H|ant_trigger:ant_trigger|count_pulse_r[5]~3 ; LABCELL_X33_Y60_N54  ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1H|band_pulse:band1|always6~0                 ; LABCELL_X36_Y78_N3   ; 1680    ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1H|band_pulse:band1|always6~2                 ; MLABCELL_X34_Y66_N39 ; 8       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1H|band_pulse:band1|antennaC0[3]~0            ; LABCELL_X27_Y76_N9   ; 25      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1H|band_pulse:band1|count_pulse_r[7]~4        ; MLABCELL_X34_Y66_N42 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1H|band_pulse:band2|always6~0                 ; LABCELL_X29_Y65_N3   ; 9       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1H|band_pulse:band2|antennaC0[10]~0           ; LABCELL_X36_Y66_N30  ; 24      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1H|band_pulse:band2|count_pulse_r[7]~2        ; LABCELL_X29_Y65_N54  ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1H|band_pulse:band3|always6~0                 ; LABCELL_X13_Y66_N54  ; 8       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1H|band_pulse:band3|antennaC0[1]~0            ; LABCELL_X31_Y69_N12  ; 25      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1H|band_pulse:band3|count_pulse_r[5]~1        ; LABCELL_X13_Y66_N0   ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1H|band_pulse:band4|always2~0                 ; LABCELL_X17_Y62_N9   ; 328     ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1H|band_pulse:band4|always6~0                 ; MLABCELL_X21_Y60_N57 ; 9       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1H|band_pulse:band4|antennaC0[23]~0           ; LABCELL_X37_Y63_N30  ; 26      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1H|band_pulse:band4|count_pulse_r[6]~2        ; MLABCELL_X21_Y60_N48 ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1H|band_pulse:band5|always6~1                 ; LABCELL_X36_Y63_N3   ; 10      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1H|band_pulse:band5|antennaC0[2]~0            ; LABCELL_X36_Y66_N6   ; 25      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1H|band_pulse:band5|count_pulse_r[0]~4        ; LABCELL_X36_Y63_N18  ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1H|band_pulse:band6|always6~0                 ; LABCELL_X36_Y67_N51  ; 9       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1H|band_pulse:band6|antennaC0[2]~0            ; LABCELL_X40_Y73_N30  ; 24      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1H|band_pulse:band6|count_pulse_r[7]~1        ; LABCELL_X36_Y67_N48  ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1H|band_pulse:band7|always6~0                 ; LABCELL_X33_Y78_N57  ; 8       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1H|band_pulse:band7|antennaC0[2]~0            ; LABCELL_X33_Y78_N15  ; 24      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1H|band_pulse:band7|count_pulse_r[7]~1        ; LABCELL_X33_Y78_N54  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1H|band_pulse:band8|always6~0                 ; LABCELL_X13_Y69_N30  ; 1586    ; Clock enable, Sync. load ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1H|band_pulse:band8|always6~2                 ; LABCELL_X36_Y61_N39  ; 9       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1H|band_pulse:band8|antennaC0[2]~0            ; LABCELL_X27_Y76_N12  ; 25      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1H|band_pulse:band8|count_pulse_r[6]~4        ; LABCELL_X36_Y61_N42  ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1V|ant_trigger:ant_trigger|always3~0          ; LABCELL_X30_Y60_N48  ; 10      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1V|ant_trigger:ant_trigger|count_pulse_r[4]~3 ; LABCELL_X30_Y60_N24  ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band1|always6~1                 ; LABCELL_X27_Y80_N3   ; 8       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band1|antennaC0[2]~0            ; MLABCELL_X21_Y79_N3  ; 25      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band1|count_pulse_r[0]~4        ; LABCELL_X27_Y80_N18  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band2|always6~1                 ; LABCELL_X24_Y80_N24  ; 8       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band2|antennaC0[2]~0            ; MLABCELL_X21_Y79_N39 ; 26      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band2|count_pulse_r[6]~2        ; LABCELL_X24_Y80_N18  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band3|always6~0                 ; LABCELL_X33_Y65_N51  ; 9       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band3|antennaC0[2]~0            ; LABCELL_X33_Y65_N30  ; 28      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band3|count_pulse_r[0]~1        ; LABCELL_X33_Y65_N48  ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band4|always6~1                 ; LABCELL_X12_Y73_N48  ; 8       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band4|antennaC0[2]~0            ; LABCELL_X13_Y73_N3   ; 26      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band4|count_pulse_r[0]~3        ; LABCELL_X12_Y73_N30  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band5|always6~1                 ; LABCELL_X37_Y78_N39  ; 9       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band5|antennaC0[2]~0            ; LABCELL_X36_Y78_N39  ; 25      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band5|count_pulse_r[6]~4        ; LABCELL_X37_Y78_N42  ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band6|always6~0                 ; LABCELL_X42_Y66_N51  ; 9       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band6|antennaC0[2]~0            ; LABCELL_X42_Y66_N36  ; 26      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band6|count_pulse_r[1]~1        ; LABCELL_X42_Y66_N48  ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band7|always6~0                 ; LABCELL_X33_Y53_N51  ; 8       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band7|antennaC0[1]~0            ; LABCELL_X37_Y63_N39  ; 27      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band7|count_pulse_r[7]~1        ; LABCELL_X33_Y53_N48  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band8|always6~1                 ; MLABCELL_X15_Y64_N57 ; 9       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band8|antennaC0[5]~0            ; LABCELL_X27_Y76_N48  ; 26      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band8|count_pulse_r[0]~4        ; MLABCELL_X15_Y64_N42 ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2H|ant_trigger:ant_trigger|always3~0          ; LABCELL_X24_Y60_N6   ; 11      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2H|ant_trigger:ant_trigger|count_pulse_r[7]~3 ; LABCELL_X24_Y60_N12  ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band1|always6~1                 ; MLABCELL_X25_Y78_N39 ; 8       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band1|antennaC0[13]~0           ; MLABCELL_X25_Y79_N3  ; 26      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band1|count_pulse_r[3]~4        ; MLABCELL_X25_Y78_N42 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band2|always6~1                 ; LABCELL_X37_Y80_N48  ; 8       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band2|antennaC0[2]~0            ; LABCELL_X37_Y79_N0   ; 24      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band2|count_pulse_r[0]~3        ; LABCELL_X37_Y80_N30  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band3|always6~0                 ; LABCELL_X40_Y61_N21  ; 8       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band3|antennaC0[1]~0            ; LABCELL_X27_Y76_N54  ; 26      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band3|count_pulse_r[7]~1        ; LABCELL_X40_Y61_N18  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band4|always6~1                 ; MLABCELL_X39_Y66_N54 ; 9       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band4|antennaC0[2]~0            ; LABCELL_X31_Y69_N21  ; 24      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band4|count_pulse_r[6]~2        ; MLABCELL_X39_Y66_N18 ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band5|always6~1                 ; LABCELL_X23_Y62_N3   ; 8       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band5|antennaC0[1]~0            ; LABCELL_X30_Y68_N30  ; 26      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band5|count_pulse_r[7]~4        ; LABCELL_X23_Y62_N18  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band6|always6~0                 ; LABCELL_X24_Y78_N57  ; 8       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band6|antennaC0[13]~0           ; LABCELL_X24_Y78_N39  ; 24      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band6|count_pulse_r[3]~1        ; LABCELL_X24_Y78_N54  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band7|always6~0                 ; LABCELL_X29_Y77_N51  ; 10      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band7|antennaC0[2]~0            ; LABCELL_X29_Y77_N36  ; 26      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band7|count_pulse_r[0]~1        ; LABCELL_X29_Y77_N48  ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band8|always6~1                 ; LABCELL_X35_Y66_N15  ; 9       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band8|antennaC0[13]~0           ; LABCELL_X30_Y65_N57  ; 27      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band8|count_pulse_r[3]~4        ; LABCELL_X35_Y66_N18  ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2V|ant_trigger:ant_trigger|always3~0          ; MLABCELL_X28_Y60_N12 ; 12      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2V|ant_trigger:ant_trigger|count_pulse_r[4]~3 ; MLABCELL_X28_Y60_N48 ; 12      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2V|band_pulse:band1|always6~1                 ; LABCELL_X19_Y79_N57  ; 8       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2V|band_pulse:band1|antennaC0[2]~0            ; MLABCELL_X21_Y79_N45 ; 24      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2V|band_pulse:band1|count_pulse_r[0]~4        ; LABCELL_X19_Y79_N42  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2V|band_pulse:band2|always6~1                 ; MLABCELL_X21_Y77_N24 ; 8       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2V|band_pulse:band2|antennaC0[2]~0            ; LABCELL_X36_Y66_N42  ; 25      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2V|band_pulse:band2|count_pulse_r[6]~2        ; MLABCELL_X21_Y77_N18 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2V|band_pulse:band3|always6~0                 ; MLABCELL_X34_Y65_N27 ; 8       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2V|band_pulse:band3|antennaC0[13]~0           ; MLABCELL_X34_Y65_N39 ; 24      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2V|band_pulse:band3|count_pulse_r[3]~1        ; MLABCELL_X34_Y65_N24 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2V|band_pulse:band4|always6~1                 ; LABCELL_X13_Y72_N48  ; 8       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2V|band_pulse:band4|antennaC0[1]~0            ; LABCELL_X36_Y66_N51  ; 25      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2V|band_pulse:band4|count_pulse_r[7]~3        ; LABCELL_X13_Y72_N30  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2V|band_pulse:band5|always6~1                 ; MLABCELL_X15_Y76_N39 ; 9       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2V|band_pulse:band5|antennaC0[13]~0           ; LABCELL_X36_Y66_N57  ; 27      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2V|band_pulse:band5|count_pulse_r[3]~4        ; MLABCELL_X15_Y76_N42 ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2V|band_pulse:band6|always6~0                 ; LABCELL_X35_Y61_N51  ; 9       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2V|band_pulse:band6|antennaC0[2]~0            ; LABCELL_X35_Y61_N30  ; 24      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2V|band_pulse:band6|count_pulse_r[0]~1        ; LABCELL_X35_Y61_N48  ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2V|band_pulse:band7|always6~0                 ; MLABCELL_X28_Y78_N27 ; 9       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2V|band_pulse:band7|antennaC0[2]~0            ; MLABCELL_X28_Y78_N39 ; 27      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2V|band_pulse:band7|count_pulse_r[6]~1        ; MLABCELL_X28_Y78_N24 ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2V|band_pulse:band8|always6~1                 ; LABCELL_X10_Y76_N57  ; 10      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2V|band_pulse:band8|antennaC0[2]~0            ; LABCELL_X31_Y69_N27  ; 27      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2V|band_pulse:band8|count_pulse_r[0]~4        ; LABCELL_X10_Y76_N42  ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3H|ant_trigger:ant_trigger|always3~0          ; LABCELL_X27_Y58_N30  ; 9       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3H|ant_trigger:ant_trigger|count_pulse_r[3]~3 ; LABCELL_X27_Y58_N36  ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band1|always6~1                 ; MLABCELL_X34_Y67_N57 ; 9       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band1|antennaC0[2]~0            ; LABCELL_X37_Y67_N33  ; 27      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band1|count_pulse_r[0]~4        ; MLABCELL_X34_Y67_N42 ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band2|always6~1                 ; LABCELL_X31_Y66_N54  ; 8       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band2|antennaC0[2]~0            ; LABCELL_X30_Y64_N0   ; 28      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band2|count_pulse_r[6]~2        ; LABCELL_X31_Y66_N18  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band3|always6~0                 ; LABCELL_X18_Y77_N57  ; 9       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band3|antennaC0[2]~0            ; LABCELL_X18_Y77_N15  ; 26      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band3|count_pulse_r[6]~1        ; LABCELL_X18_Y77_N54  ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band4|always6~1                 ; MLABCELL_X34_Y73_N48 ; 8       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band4|antennaC0[1]~0            ; MLABCELL_X39_Y73_N3  ; 27      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band4|count_pulse_r[7]~3        ; MLABCELL_X34_Y73_N42 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band5|always6~1                 ; LABCELL_X40_Y70_N39  ; 10      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band5|antennaC0[13]~0           ; MLABCELL_X39_Y73_N39 ; 24      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band5|count_pulse_r[3]~4        ; LABCELL_X40_Y70_N42  ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band6|always6~0                 ; LABCELL_X29_Y76_N57  ; 8       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band6|antennaC0[1]~0            ; LABCELL_X29_Y76_N6   ; 26      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band6|count_pulse_r[7]~1        ; LABCELL_X29_Y76_N54  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band7|always6~0                 ; LABCELL_X40_Y77_N51  ; 8       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band7|antennaC0[13]~0           ; LABCELL_X27_Y76_N0   ; 28      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band7|count_pulse_r[3]~1        ; LABCELL_X40_Y77_N48  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band8|always6~1                 ; LABCELL_X37_Y73_N3   ; 8       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band8|antennaC0[2]~0            ; LABCELL_X31_Y69_N33  ; 26      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band8|count_pulse_r[0]~4        ; LABCELL_X37_Y73_N18  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3V|ant_trigger:ant_trigger|always3~0          ; MLABCELL_X28_Y59_N48 ; 12      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3V|ant_trigger:ant_trigger|count_pulse_r[0]~3 ; MLABCELL_X28_Y59_N30 ; 12      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3V|band_pulse:band1|always6~1                 ; LABCELL_X13_Y76_N15  ; 8       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3V|band_pulse:band1|antennaC0[2]~0            ; LABCELL_X27_Y76_N36  ; 24      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3V|band_pulse:band1|count_pulse_r[6]~4        ; LABCELL_X13_Y76_N18  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3V|band_pulse:band2|always6~1                 ; LABCELL_X42_Y59_N24  ; 8       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3V|band_pulse:band2|antennaC0[1]~0            ; LABCELL_X27_Y76_N39  ; 27      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3V|band_pulse:band2|count_pulse_r[7]~3        ; LABCELL_X42_Y59_N18  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3V|band_pulse:band3|always6~0                 ; LABCELL_X40_Y59_N27  ; 8       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3V|band_pulse:band3|antennaC0[1]~0            ; LABCELL_X31_Y69_N9   ; 25      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3V|band_pulse:band3|count_pulse_r[7]~1        ; LABCELL_X40_Y59_N24  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3V|band_pulse:band4|always6~1                 ; LABCELL_X22_Y62_N24  ; 8       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3V|band_pulse:band4|antennaC0[13]~0           ; LABCELL_X27_Y76_N3   ; 26      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3V|band_pulse:band4|count_pulse_r[3]~2        ; LABCELL_X22_Y62_N18  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3V|band_pulse:band5|always6~1                 ; LABCELL_X29_Y56_N57  ; 8       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3V|band_pulse:band5|antennaC0[2]~0            ; LABCELL_X27_Y76_N42  ; 25      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3V|band_pulse:band5|count_pulse_r[0]~4        ; LABCELL_X29_Y56_N42  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3V|band_pulse:band6|always6~0                 ; MLABCELL_X21_Y63_N51 ; 8       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3V|band_pulse:band6|antennaC0[13]~0           ; LABCELL_X27_Y76_N57  ; 25      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3V|band_pulse:band6|count_pulse_r[3]~1        ; MLABCELL_X21_Y63_N48 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3V|band_pulse:band7|always6~0                 ; LABCELL_X22_Y77_N45  ; 8       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3V|band_pulse:band7|antennaC0[2]~0            ; LABCELL_X27_Y76_N45  ; 24      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3V|band_pulse:band7|count_pulse_r[0]~1        ; LABCELL_X22_Y77_N42  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3V|band_pulse:band8|always6~1                 ; MLABCELL_X25_Y55_N15 ; 9       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3V|band_pulse:band8|antennaC0[2]~0            ; LABCELL_X31_Y69_N6   ; 26      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3V|band_pulse:band8|count_pulse_r[6]~4        ; MLABCELL_X25_Y55_N18 ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4H|ant_trigger:ant_trigger|always3~0          ; MLABCELL_X28_Y61_N48 ; 11      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4H|ant_trigger:ant_trigger|count_pulse_r[0]~3 ; MLABCELL_X28_Y61_N24 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4H|band_pulse:band1|always6~1                 ; LABCELL_X36_Y77_N39  ; 8       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4H|band_pulse:band1|antennaC0[2]~0            ; LABCELL_X37_Y79_N39  ; 25      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4H|band_pulse:band1|count_pulse_r[6]~4        ; LABCELL_X36_Y77_N42  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4H|band_pulse:band2|always6~1                 ; LABCELL_X36_Y79_N54  ; 10      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4H|band_pulse:band2|antennaC0[1]~0            ; LABCELL_X37_Y79_N45  ; 24      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4H|band_pulse:band2|count_pulse_r[7]~3        ; LABCELL_X36_Y79_N24  ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4H|band_pulse:band3|always6~0                 ; LABCELL_X46_Y67_N57  ; 8       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4H|band_pulse:band3|antennaC0[2]~0            ; LABCELL_X46_Y67_N15  ; 26      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4H|band_pulse:band3|count_pulse_r[6]~1        ; LABCELL_X46_Y67_N54  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4H|band_pulse:band4|always6~1                 ; LABCELL_X23_Y80_N54  ; 9       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4H|band_pulse:band4|antennaC0[13]~0           ; LABCELL_X23_Y78_N3   ; 26      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4H|band_pulse:band4|count_pulse_r[3]~2        ; LABCELL_X23_Y80_N18  ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4H|band_pulse:band5|always6~1                 ; LABCELL_X24_Y77_N57  ; 8       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4H|band_pulse:band5|antennaC0[1]~0            ; LABCELL_X23_Y78_N9   ; 24      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4H|band_pulse:band5|count_pulse_r[7]~4        ; LABCELL_X24_Y77_N42  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4H|band_pulse:band6|always6~0                 ; MLABCELL_X39_Y67_N57 ; 8       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4H|band_pulse:band6|antennaC0[1]~0            ; MLABCELL_X39_Y67_N6  ; 25      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4H|band_pulse:band6|count_pulse_r[7]~1        ; MLABCELL_X39_Y67_N54 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4H|band_pulse:band7|always6~0                 ; MLABCELL_X39_Y74_N57 ; 8       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4H|band_pulse:band7|antennaC0[13]~0           ; LABCELL_X31_Y69_N24  ; 26      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4H|band_pulse:band7|count_pulse_r[3]~1        ; MLABCELL_X39_Y74_N54 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4H|band_pulse:band8|always6~1                 ; LABCELL_X35_Y75_N15  ; 8       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4H|band_pulse:band8|antennaC0[13]~0           ; LABCELL_X31_Y69_N15  ; 25      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4H|band_pulse:band8|count_pulse_r[3]~4        ; LABCELL_X35_Y75_N18  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4V|ant_trigger:ant_trigger|always3~0          ; LABCELL_X35_Y60_N24  ; 9       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4V|ant_trigger:ant_trigger|count_pulse_r[6]~3 ; LABCELL_X35_Y60_N6   ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4V|band_pulse:band1|always6~1                 ; MLABCELL_X39_Y62_N57 ; 9       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4V|band_pulse:band1|antennaC0[1]~0            ; MLABCELL_X39_Y63_N33 ; 25      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4V|band_pulse:band1|count_pulse_r[7]~4        ; MLABCELL_X39_Y62_N42 ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4V|band_pulse:band2|always6~1                 ; LABCELL_X36_Y58_N24  ; 8       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4V|band_pulse:band2|antennaC0[13]~0           ; LABCELL_X27_Y76_N18  ; 26      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4V|band_pulse:band2|count_pulse_r[3]~2        ; LABCELL_X36_Y58_N42  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4V|band_pulse:band3|always6~0                 ; LABCELL_X45_Y75_N57  ; 9       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4V|band_pulse:band3|antennaC0[2]~0            ; LABCELL_X45_Y75_N39  ; 25      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4V|band_pulse:band3|count_pulse_r[6]~1        ; LABCELL_X45_Y75_N54  ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4V|band_pulse:band4|always6~1                 ; LABCELL_X31_Y54_N54  ; 8       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4V|band_pulse:band4|antennaC0[2]~0            ; LABCELL_X27_Y76_N21  ; 24      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4V|band_pulse:band4|count_pulse_r[0]~3        ; LABCELL_X31_Y54_N12  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4V|band_pulse:band5|always6~1                 ; LABCELL_X30_Y54_N15  ; 8       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4V|band_pulse:band5|antennaC0[2]~0            ; LABCELL_X27_Y76_N24  ; 25      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4V|band_pulse:band5|count_pulse_r[6]~4        ; LABCELL_X30_Y54_N18  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4V|band_pulse:band6|always6~0                 ; LABCELL_X23_Y52_N15  ; 10      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4V|band_pulse:band6|antennaC0[1]~0            ; LABCELL_X13_Y69_N9   ; 25      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4V|band_pulse:band6|count_pulse_r[7]~1        ; LABCELL_X23_Y52_N57  ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4V|band_pulse:band7|always6~0                 ; LABCELL_X17_Y74_N57  ; 10      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4V|band_pulse:band7|antennaC0[13]~0           ; LABCELL_X27_Y76_N15  ; 25      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4V|band_pulse:band7|count_pulse_r[3]~1        ; LABCELL_X17_Y74_N54  ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4V|band_pulse:band8|always6~1                 ; LABCELL_X43_Y69_N57  ; 9       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4V|band_pulse:band8|antennaC0[1]~0            ; LABCELL_X31_Y69_N45  ; 26      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4V|band_pulse:band8|count_pulse_r[7]~4        ; LABCELL_X43_Y69_N42  ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulseM:triggerM|always10~0                               ; MLABCELL_X34_Y59_N24 ; 8       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulseM:triggerM|always12~0                               ; LABCELL_X19_Y58_N30  ; 8       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulseM:triggerM|antennaC0[11]~0                          ; MLABCELL_X15_Y66_N30 ; 24      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulseM:triggerM|antennaC1[21]~0                          ; LABCELL_X13_Y71_N0   ; 27      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulseM:triggerM|count_pulse_l[5]~2                       ; LABCELL_X19_Y58_N42  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulseM:triggerM|count_pulse_r[5]~1                       ; MLABCELL_X34_Y59_N27 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|pulse_duration_time[0]~1                                 ; MLABCELL_X25_Y64_N48 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|rcharT[200]~0                                            ; MLABCELL_X28_Y62_N57 ; 177     ; Sync. clear, Sync. load  ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|rcharT[200]~2                                            ; MLABCELL_X28_Y62_N39 ; 64      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|rcharT[216]~1                                            ; MLABCELL_X28_Y62_N30 ; 241     ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|rchar[0]~628                                             ; LABCELL_X29_Y64_N6   ; 8       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|rchar[15]~586                                            ; LABCELL_X30_Y65_N24  ; 14      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|rchar[15]~651                                            ; MLABCELL_X28_Y66_N0  ; 24      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|rchar[29]~393                                            ; MLABCELL_X28_Y69_N12 ; 8       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|rchar[29]~395                                            ; MLABCELL_X28_Y69_N36 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|rchar[43]~35                                             ; LABCELL_X27_Y66_N12  ; 15      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|rchar[43]~43                                             ; MLABCELL_X28_Y66_N36 ; 15      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|th1switch~0                                              ; LABCELL_X33_Y51_N36  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|threshold[25]~0                                          ; LABCELL_X24_Y58_N48  ; 31      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|triggerAntTH[0]~1                                        ; LABCELL_X24_Y64_N18  ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|triggerAntTH[3]                                          ; FF_X29_Y63_N35       ; 9       ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|cmd:cmd|triggerTH[0]~1                                           ; MLABCELL_X25_Y64_N51 ; 7       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_24bit_R2:top|fuck_shifter[13]~6                                               ; LABCELL_X31_Y55_N54  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------+----------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                     ;
+--------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; Name                                       ; Location           ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; CLOCK_50                                   ; PIN_AF14           ; 593     ; Global Clock         ; GCLK4            ; --                        ;
; top_24bit_R2:top|clock_doubler:clk_d|clk_2 ; LABCELL_X33_Y1_N33 ; 4793    ; Global Clock         ; GCLK6            ; --                        ;
+--------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                             ;
+-------------------------------------------------------------------+---------+
; Name                                                              ; Fan-Out ;
+-------------------------------------------------------------------+---------+
; top_24bit_R2:top|cmd:cmd|pulse:pulse1H|band_pulse:band1|always6~0 ; 1680    ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1H|band_pulse:band8|always6~0 ; 1586    ;
+-------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------+
; Routing Usage Summary                                                 ;
+---------------------------------------------+-------------------------+
; Routing Resource Type                       ; Usage                   ;
+---------------------------------------------+-------------------------+
; Block interconnects                         ; 9,935 / 289,320 ( 3 % ) ;
; C12 interconnects                           ; 214 / 13,420 ( 2 % )    ;
; C2 interconnects                            ; 3,655 / 119,108 ( 3 % ) ;
; C4 interconnects                            ; 1,944 / 56,300 ( 3 % )  ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )          ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )          ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )          ;
; Direct links                                ; 759 / 289,320 ( < 1 % ) ;
; Global clocks                               ; 2 / 16 ( 13 % )         ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )           ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )           ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )           ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )           ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )           ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )          ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )          ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )          ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )          ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )          ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )         ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )         ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )         ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )         ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )         ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )          ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )         ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )         ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )          ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )          ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )         ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )          ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )           ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )           ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )          ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )          ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )          ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )         ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )         ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )          ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )          ;
; Local interconnects                         ; 2,802 / 84,580 ( 3 % )  ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )          ;
; R14 interconnects                           ; 326 / 12,676 ( 3 % )    ;
; R14/C12 interconnect drivers                ; 460 / 20,720 ( 2 % )    ;
; R3 interconnects                            ; 4,844 / 130,992 ( 4 % ) ;
; R6 interconnects                            ; 7,359 / 266,960 ( 3 % ) ;
; Spine clocks                                ; 9 / 360 ( 3 % )         ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )      ;
+---------------------------------------------+-------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+
; Pin/Rules          ; IO_000002    ; IO_000003    ; IO_000001    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000022    ; IO_000021    ; IO_000046    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000047    ; IO_000020    ; IO_000019    ; IO_000018    ; IO_000015    ; IO_000014    ; IO_000013    ; IO_000012    ; IO_000011    ; IO_000010 ; IO_000009 ; IO_000034    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+
; Total Pass         ; 0            ; 131          ; 131          ; 0            ; 0            ; 139       ; 131          ; 0            ; 0            ; 0            ; 0            ; 0            ; 7            ; 0            ; 0            ; 0            ; 0            ; 0            ; 7            ; 0            ; 0            ; 0            ; 0            ; 7            ; 0            ; 139       ; 139       ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0            ;
; Total Inapplicable ; 139          ; 8            ; 8            ; 139          ; 139          ; 0         ; 8            ; 139          ; 139          ; 139          ; 139          ; 139          ; 132          ; 139          ; 139          ; 139          ; 139          ; 139          ; 132          ; 139          ; 139          ; 139          ; 139          ; 132          ; 139          ; 0         ; 0         ; 139          ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0            ;
; LEDR[1]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LEDR[4]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LEDR[5]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_out[3]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_out[5]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_out[6]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_out[7]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_out[0]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_out[1]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LEDR[2]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LEDR[3]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_out[4]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HSMC_CLKOUT_N2     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HSMC_TX_D_P[5]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HSMC_TX_D_P[6]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HSMC_TX_D_P[9]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HSMC_TX_D_P[10]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LEDR[8]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LEDR[9]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO[0]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO[1]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO[3]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO[5]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO[6]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO[8]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO[9]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO[10]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO[11]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO[26]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO[27]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO[28]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO[29]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO[30]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO[31]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO[32]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO[33]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO[34]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO[35]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_out[2]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_out[8]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HSMC_CLKIN0        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HSMC_CLKIN_N2      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HSMC_CLKOUT0       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HSMC_D[0]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HSMC_D[1]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HSMC_D[2]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HSMC_D[3]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HSMC_RX_D_N[8]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HSMC_RX_D_N[12]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HSMC_RX_D_P[8]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HSMC_SCL           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HSMC_SDA           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HSMC_TX_D_N[5]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HSMC_TX_D_N[6]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO[12]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO[13]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO[14]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO[15]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO[16]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO[17]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO[18]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO[19]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO[20]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO[21]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO[22]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO[23]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO[24]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO[25]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LEDR[0]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LEDR[6]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LEDR[7]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; CLOCK_50           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO[2]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO[7]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HSMC_TX_D_N[9]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HSMC_TX_D_N[10]    ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HSMC_TX_D_N[8]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HSMC_TX_D_P[11]    ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HSMC_TX_D_P[8]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HSMC_RX_D_P[9]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HSMC_TX_D_P[0]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HSMC_TX_D_P[1]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HSMC_TX_D_P[16]    ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HSMC_RX_D_P[15]    ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HSMC_RX_D_N[14]    ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HSMC_TX_D_N[16]    ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HSMC_TX_D_N[15]    ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HSMC_RX_D_N[15]    ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HSMC_RX_D_P[1]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HSMC_TX_D_P[3]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HSMC_TX_D_P[12]    ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HSMC_RX_D_P[10]    ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HSMC_RX_D_N[9]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HSMC_TX_D_N[12]    ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HSMC_TX_D_N[11]    ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HSMC_RX_D_N[10]    ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HSMC_TX_D_N[0]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HSMC_TX_D_N[1]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HSMC_RX_D_P[16]    ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HSMC_TX_D_N[4]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HSMC_CLKIN_P2      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HSMC_RX_D_N[2]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HSMC_RX_D_N[1]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HSMC_TX_D_P[4]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HSMC_TX_D_N[3]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HSMC_RX_D_P[2]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HSMC_TX_D_N[13]    ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HSMC_RX_D_N[11]    ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HSMC_RX_D_P[11]    ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HSMC_CLKOUT_P2     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HSMC_TX_D_P[13]    ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HSMC_RX_D_P[12]    ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HSMC_RX_D_P[0]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HSMC_TX_D_P[2]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HSMC_RX_D_P[3]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HSMC_RX_D_N[5]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HSMC_CLKOUT_P1     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HSMC_RX_D_P[5]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HSMC_RX_D_N[3]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HSMC_RX_D_N[4]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HSMC_CLKOUT_N1     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HSMC_RX_D_P[4]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HSMC_TX_D_N[14]    ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HSMC_RX_D_N[13]    ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HSMC_RX_D_P[13]    ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HSMC_TX_D_P[15]    ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HSMC_TX_D_P[14]    ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HSMC_RX_D_P[14]    ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HSMC_RX_D_N[0]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HSMC_TX_D_N[2]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HSMC_RX_D_P[6]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HSMC_TX_D_P[7]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HSMC_RX_D_N[6]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HSMC_TX_D_N[7]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HSMC_RX_D_P[7]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HSMC_CLKIN_P1      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HSMC_RX_D_N[7]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HSMC_CLKIN_N1      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO[4]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; CLOCK_50        ; CLOCK_50             ; 2011.2            ;
; CLOCK_50,I/O    ; CLOCK_50             ; 56.3              ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                         ;
+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-------------------+
; Source Register                                                                 ; Destination Register                                                            ; Delay Added in ns ;
+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-------------------+
; CLOCK_50                                                                        ; top_24bit_R2:top|cmd:cmd|rcharT[196]                                            ; 6.741             ;
; top_24bit_R2:top|async_receiver:async_receiverT|RxD_data[7]                     ; top_24bit_R2:top|cmd:cmd|RxD_data_statet                                        ; 5.893             ;
; top_24bit_R2:top|async_receiver:async_receiverT|RxD_data[6]                     ; top_24bit_R2:top|cmd:cmd|RxD_data_statet                                        ; 5.826             ;
; top_24bit_R2:top|async_receiver:async_receiverT|RxD_data[1]                     ; top_24bit_R2:top|cmd:cmd|RxD_data_statet                                        ; 5.700             ;
; top_24bit_R2:top|async_receiver:async_receiverT|RxD_data[5]                     ; top_24bit_R2:top|cmd:cmd|RxD_data_statet                                        ; 5.697             ;
; top_24bit_R2:top|cmd:cmd|timeoutS                                               ; top_24bit_R2:top|cmd:cmd|lock                                                   ; 5.670             ;
; top_24bit_R2:top|async_receiver:async_receiverT|RxD_data[0]                     ; top_24bit_R2:top|cmd:cmd|RxD_data_statet                                        ; 5.654             ;
; top_24bit_R2:top|async_receiver:async_receiverT|RxD_data[4]                     ; top_24bit_R2:top|cmd:cmd|RxD_data_statet                                        ; 5.144             ;
; top_24bit_R2:top|async_receiver:async_receiverT|RxD_data[3]                     ; top_24bit_R2:top|cmd:cmd|RxD_data_statet                                        ; 4.886             ;
; top_24bit_R2:top|async_receiver:async_receiverT|RxD_data_ready                  ; top_24bit_R2:top|cmd:cmd|RxD_data_statet                                        ; 4.780             ;
; top_24bit_R2:top|async_receiver:async_receiverT|RxD_data[2]                     ; top_24bit_R2:top|cmd:cmd|RxD_data_statet                                        ; 4.659             ;
; top_24bit_R2:top|cmd:cmd|triggerLast                                            ; top_24bit_R2:top|cmd:cmd|rcharT[196]                                            ; 3.488             ;
; top_24bit_R2:top|cmd:cmd|txtSatrtEnd                                            ; top_24bit_R2:top|cmd:cmd|rcharT[196]                                            ; 3.488             ;
; top_24bit_R2:top|cmd:cmd|mode[6]                                                ; top_24bit_R2:top|cmd:cmd|rcharT[196]                                            ; 3.488             ;
; top_24bit_R2:top|cmd:cmd|mode[5]                                                ; top_24bit_R2:top|cmd:cmd|rcharT[196]                                            ; 3.488             ;
; top_24bit_R2:top|cmd:cmd|mode[3]                                                ; top_24bit_R2:top|cmd:cmd|rcharT[196]                                            ; 3.488             ;
; top_24bit_R2:top|cmd:cmd|mode[4]                                                ; top_24bit_R2:top|cmd:cmd|rcharT[196]                                            ; 3.488             ;
; top_24bit_R2:top|cmd:cmd|shifter_txt[1]                                         ; top_24bit_R2:top|cmd:cmd|rcharT[196]                                            ; 3.488             ;
; top_24bit_R2:top|cmd:cmd|lock                                                   ; top_24bit_R2:top|cmd:cmd|rcharT[196]                                            ; 3.488             ;
; top_24bit_R2:top|cmd:cmd|mode[0]                                                ; top_24bit_R2:top|cmd:cmd|rcharT[196]                                            ; 3.488             ;
; top_24bit_R2:top|cmd:cmd|repeater[26]                                           ; top_24bit_R2:top|cmd:cmd|rcharT[196]                                            ; 3.488             ;
; top_24bit_R2:top|cmd:cmd|repeater[27]                                           ; top_24bit_R2:top|cmd:cmd|rcharT[196]                                            ; 3.488             ;
; top_24bit_R2:top|cmd:cmd|trigger_shifter[0]                                     ; top_24bit_R2:top|cmd:cmd|rcharT[196]                                            ; 3.488             ;
; top_24bit_R2:top|cmd:cmd|trigger_shifter[1]                                     ; top_24bit_R2:top|cmd:cmd|rcharT[196]                                            ; 3.488             ;
; top_24bit_R2:top|cmd:cmd|trigger_shifter[2]                                     ; top_24bit_R2:top|cmd:cmd|rcharT[196]                                            ; 3.488             ;
; top_24bit_R2:top|cmd:cmd|trigger_shifter[3]                                     ; top_24bit_R2:top|cmd:cmd|rcharT[196]                                            ; 3.488             ;
; top_24bit_R2:top|cmd:cmd|shifter_txt[0]                                         ; top_24bit_R2:top|cmd:cmd|rcharT[196]                                            ; 3.488             ;
; top_24bit_R2:top|cmd:cmd|repeater[24]                                           ; top_24bit_R2:top|cmd:cmd|rcharT[196]                                            ; 3.488             ;
; top_24bit_R2:top|cmd:cmd|repeater[23]                                           ; top_24bit_R2:top|cmd:cmd|rcharT[196]                                            ; 3.488             ;
; top_24bit_R2:top|cmd:cmd|repeater[21]                                           ; top_24bit_R2:top|cmd:cmd|rcharT[196]                                            ; 3.488             ;
; top_24bit_R2:top|cmd:cmd|repeater[22]                                           ; top_24bit_R2:top|cmd:cmd|rcharT[196]                                            ; 3.488             ;
; top_24bit_R2:top|cmd:cmd|repeater[20]                                           ; top_24bit_R2:top|cmd:cmd|rcharT[196]                                            ; 3.488             ;
; top_24bit_R2:top|cmd:cmd|repeater[18]                                           ; top_24bit_R2:top|cmd:cmd|rcharT[196]                                            ; 3.488             ;
; top_24bit_R2:top|cmd:cmd|repeater[17]                                           ; top_24bit_R2:top|cmd:cmd|rcharT[196]                                            ; 3.488             ;
; top_24bit_R2:top|cmd:cmd|repeater[16]                                           ; top_24bit_R2:top|cmd:cmd|rcharT[196]                                            ; 3.488             ;
; top_24bit_R2:top|cmd:cmd|repeater[15]                                           ; top_24bit_R2:top|cmd:cmd|rcharT[196]                                            ; 3.488             ;
; top_24bit_R2:top|cmd:cmd|repeater[14]                                           ; top_24bit_R2:top|cmd:cmd|rcharT[196]                                            ; 3.488             ;
; top_24bit_R2:top|cmd:cmd|repeater[13]                                           ; top_24bit_R2:top|cmd:cmd|rcharT[196]                                            ; 3.488             ;
; top_24bit_R2:top|cmd:cmd|repeater[12]                                           ; top_24bit_R2:top|cmd:cmd|rcharT[196]                                            ; 3.488             ;
; top_24bit_R2:top|cmd:cmd|repeater[11]                                           ; top_24bit_R2:top|cmd:cmd|rcharT[196]                                            ; 3.488             ;
; top_24bit_R2:top|cmd:cmd|repeater[10]                                           ; top_24bit_R2:top|cmd:cmd|rcharT[196]                                            ; 3.488             ;
; top_24bit_R2:top|cmd:cmd|repeater[9]                                            ; top_24bit_R2:top|cmd:cmd|rcharT[196]                                            ; 3.488             ;
; top_24bit_R2:top|cmd:cmd|repeater[8]                                            ; top_24bit_R2:top|cmd:cmd|rcharT[196]                                            ; 3.488             ;
; top_24bit_R2:top|cmd:cmd|repeater[7]                                            ; top_24bit_R2:top|cmd:cmd|rcharT[196]                                            ; 3.488             ;
; top_24bit_R2:top|cmd:cmd|repeater[6]                                            ; top_24bit_R2:top|cmd:cmd|rcharT[196]                                            ; 3.488             ;
; top_24bit_R2:top|cmd:cmd|repeater[5]                                            ; top_24bit_R2:top|cmd:cmd|rcharT[196]                                            ; 3.488             ;
; top_24bit_R2:top|cmd:cmd|repeater[4]                                            ; top_24bit_R2:top|cmd:cmd|rcharT[196]                                            ; 3.488             ;
; top_24bit_R2:top|cmd:cmd|repeater[3]                                            ; top_24bit_R2:top|cmd:cmd|rcharT[196]                                            ; 3.488             ;
; top_24bit_R2:top|cmd:cmd|repeater[2]                                            ; top_24bit_R2:top|cmd:cmd|rcharT[196]                                            ; 3.488             ;
; top_24bit_R2:top|cmd:cmd|repeater[1]                                            ; top_24bit_R2:top|cmd:cmd|rcharT[196]                                            ; 3.488             ;
; top_24bit_R2:top|cmd:cmd|repeater[0]                                            ; top_24bit_R2:top|cmd:cmd|rcharT[196]                                            ; 3.488             ;
; top_24bit_R2:top|cmd:cmd|repeater[19]                                           ; top_24bit_R2:top|cmd:cmd|rcharT[196]                                            ; 3.488             ;
; top_24bit_R2:top|cmd:cmd|repeater[25]                                           ; top_24bit_R2:top|cmd:cmd|rcharT[196]                                            ; 3.488             ;
; top_24bit_R2:top|cmd:cmd|TxDatT                                                 ; top_24bit_R2:top|cmd:cmd|TxDatT                                                 ; 3.287             ;
; top_24bit_R2:top|cmd:cmd|clk_01Md:clk_01M_00|cnt_d[0]                           ; top_24bit_R2:top|cmd:cmd|clk_01Md:clk_01M_00|clk_p                              ; 2.934             ;
; top_24bit_R2:top|cmd:cmd|clk_01Md:clk_01M_00|cnt_d[5]                           ; top_24bit_R2:top|cmd:cmd|clk_01Md:clk_01M_00|clk_p                              ; 2.907             ;
; top_24bit_R2:top|cmd:cmd|clk_01Md:clk_01M_00|cnt_d[1]                           ; top_24bit_R2:top|cmd:cmd|clk_01Md:clk_01M_00|clk_p                              ; 2.870             ;
; top_24bit_R2:top|cmd:cmd|clk_01Md:clk_01M_00|cnt_d[7]                           ; top_24bit_R2:top|cmd:cmd|clk_01Md:clk_01M_00|clk_p                              ; 2.711             ;
; top_24bit_R2:top|cmd:cmd|clk_01Md:clk_01M_00|cnt_d[9]                           ; top_24bit_R2:top|cmd:cmd|clk_01Md:clk_01M_00|clk_p                              ; 2.582             ;
; top_24bit_R2:top|cmd:cmd|clk_01Md:clk_01M_00|cnt_d[8]                           ; top_24bit_R2:top|cmd:cmd|clk_01Md:clk_01M_00|clk_p                              ; 2.491             ;
; top_24bit_R2:top|cmd:cmd|clk_01Md:clk_01M_00|cnt_d[2]                           ; top_24bit_R2:top|cmd:cmd|clk_01Md:clk_01M_00|clk_p                              ; 2.394             ;
; top_24bit_R2:top|cmd:cmd|clk_01Md:clk_01M_00|cnt_d[4]                           ; top_24bit_R2:top|cmd:cmd|clk_01Md:clk_01M_00|clk_p                              ; 2.389             ;
; top_24bit_R2:top|cmd:cmd|clk_01Md:clk_01M_00|cnt_d[6]                           ; top_24bit_R2:top|cmd:cmd|clk_01Md:clk_01M_00|clk_p                              ; 2.120             ;
; top_24bit_R2:top|cmd:cmd|clk_01Md:clk_01M_00|cnt_d[3]                           ; top_24bit_R2:top|cmd:cmd|clk_01Md:clk_01M_00|clk_p                              ; 1.920             ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4H|ant_trigger:ant_trigger|count_pulse_r[3] ; top_24bit_R2:top|cmd:cmd|pulse:pulse4H|ant_trigger:ant_trigger|count_pulse_r[6] ; 1.224             ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4H|ant_trigger:ant_trigger|count_pulse_r[2] ; top_24bit_R2:top|cmd:cmd|pulse:pulse4H|ant_trigger:ant_trigger|count_pulse_r[6] ; 1.220             ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4H|ant_trigger:ant_trigger|count_pulse_r[4] ; top_24bit_R2:top|cmd:cmd|pulse:pulse4H|ant_trigger:ant_trigger|count_pulse_r[6] ; 1.197             ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4H|ant_trigger:ant_trigger|count_pulse_r[1] ; top_24bit_R2:top|cmd:cmd|pulse:pulse4H|ant_trigger:ant_trigger|count_pulse_r[6] ; 1.167             ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band1|count_pulse_r[2]        ; top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band1|count_pulse_r[7]        ; 1.091             ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band1|count_pulse_r[4]        ; top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band1|count_pulse_r[7]        ; 1.087             ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band1|count_pulse_r[5]        ; top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band1|count_pulse_r[7]        ; 1.083             ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band1|count_pulse_r[3]        ; top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band1|count_pulse_r[7]        ; 1.068             ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4V|band_pulse:band8|count_pulse_r[2]        ; top_24bit_R2:top|cmd:cmd|pulse:pulse4V|band_pulse:band8|count_pulse_r[0]        ; 1.037             ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4H|band_pulse:band1|count_pulse_r[2]        ; top_24bit_R2:top|cmd:cmd|pulse:pulse4H|band_pulse:band1|count_pulse_r[0]        ; 1.034             ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band8|count_pulse_r[2]        ; top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band8|count_pulse_r[1]        ; 1.032             ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3V|band_pulse:band5|count_pulse_r[2]        ; top_24bit_R2:top|cmd:cmd|pulse:pulse3V|band_pulse:band5|count_pulse_r[0]        ; 1.032             ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band5|count_pulse_r[2]        ; top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band5|count_pulse_r[1]        ; 1.031             ;
; top_24bit_R2:top|cmd:cmd|Rstate                                                 ; top_24bit_R2:top|cmd:cmd|lock                                                   ; 1.030             ;
; top_24bit_R2:top|cmd:cmd|RxD_data_statet                                        ; top_24bit_R2:top|cmd:cmd|lock                                                   ; 1.030             ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band5|count_pulse_r[3]        ; top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band5|count_pulse_r[1]        ; 1.029             ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band1|count_pulse_r[6]        ; top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band1|count_pulse_r[7]        ; 1.029             ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band1|count_pulse_r[2]        ; top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band1|count_pulse_r[1]        ; 1.029             ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4V|band_pulse:band8|count_pulse_r[4]        ; top_24bit_R2:top|cmd:cmd|pulse:pulse4V|band_pulse:band8|count_pulse_r[0]        ; 1.028             ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band5|count_pulse_r[2]        ; top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band5|count_pulse_r[6]        ; 1.026             ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2V|band_pulse:band1|count_pulse_r[2]        ; top_24bit_R2:top|cmd:cmd|pulse:pulse2V|band_pulse:band1|count_pulse_r[1]        ; 1.025             ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band8|count_pulse_r[2]        ; top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band8|count_pulse_r[7]        ; 1.024             ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band8|count_pulse_r[5]        ; top_24bit_R2:top|cmd:cmd|pulse:pulse1V|band_pulse:band8|count_pulse_r[1]        ; 1.023             ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4H|band_pulse:band1|count_pulse_r[3]        ; top_24bit_R2:top|cmd:cmd|pulse:pulse4H|band_pulse:band1|count_pulse_r[0]        ; 1.023             ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1H|band_pulse:band8|count_pulse_r[2]        ; top_24bit_R2:top|cmd:cmd|pulse:pulse1H|band_pulse:band8|count_pulse_r[0]        ; 1.023             ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2V|band_pulse:band5|count_pulse_r[2]        ; top_24bit_R2:top|cmd:cmd|pulse:pulse2V|band_pulse:band5|count_pulse_r[0]        ; 1.022             ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band5|count_pulse_r[3]        ; top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band5|count_pulse_r[6]        ; 1.022             ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band8|count_pulse_r[3]        ; top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band8|count_pulse_r[6]        ; 1.022             ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3V|band_pulse:band5|count_pulse_r[5]        ; top_24bit_R2:top|cmd:cmd|pulse:pulse3V|band_pulse:band5|count_pulse_r[0]        ; 1.022             ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band1|count_pulse_r[4]        ; top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band1|count_pulse_r[1]        ; 1.021             ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse1H|band_pulse:band8|count_pulse_r[3]        ; top_24bit_R2:top|cmd:cmd|pulse:pulse1H|band_pulse:band8|count_pulse_r[0]        ; 1.021             ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3V|band_pulse:band1|count_pulse_r[5]        ; top_24bit_R2:top|cmd:cmd|pulse:pulse3V|band_pulse:band1|count_pulse_r[0]        ; 1.020             ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band8|count_pulse_r[4]        ; top_24bit_R2:top|cmd:cmd|pulse:pulse3H|band_pulse:band8|count_pulse_r[7]        ; 1.020             ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band8|count_pulse_r[2]        ; top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band8|count_pulse_r[6]        ; 1.020             ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse4V|band_pulse:band8|count_pulse_r[3]        ; top_24bit_R2:top|cmd:cmd|pulse:pulse4V|band_pulse:band8|count_pulse_r[0]        ; 1.019             ;
; top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band5|count_pulse_r[4]        ; top_24bit_R2:top|cmd:cmd|pulse:pulse2H|band_pulse:band5|count_pulse_r[6]        ; 1.019             ;
+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (119006): Selected device 5CSXFC6D6F31C6 for design "TAROGE3"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 8 pins of 139 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 2 clocks (2 global)
    Info (11162): top_24bit_R2:top|clock_doubler:clk_d|clk_2~CLKENA0 with 4616 fanout uses global clock CLKCTRL_G3
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
    Info (11162): CLOCK_50~inputCLKENA0 with 524 fanout uses global clock CLKCTRL_G4
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Warning (335093): TimeQuest Timing Analyzer is analyzing 197 combinational loops as latches. For more details, run the Check Timing command in the TimeQuest Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Info (332104): Reading SDC File: 'TAROGE3.sdc'
Warning (332174): Ignored filter at TAROGE3.sdc(9): CLOCK2_50 could not be matched with a port File: /home/cyc/Verilog/TAROGE-4_FPGA_good_timing/TAROGE3.sdc Line: 9
Warning (332049): Ignored create_clock at TAROGE3.sdc(9): Argument <targets> is an empty collection File: /home/cyc/Verilog/TAROGE-4_FPGA_good_timing/TAROGE3.sdc Line: 9
    Info (332050): create_clock -period "50.000000 MHz" [get_ports CLOCK2_50] File: /home/cyc/Verilog/TAROGE-4_FPGA_good_timing/TAROGE3.sdc Line: 9
Warning (332174): Ignored filter at TAROGE3.sdc(10): CLOCK3_50 could not be matched with a port File: /home/cyc/Verilog/TAROGE-4_FPGA_good_timing/TAROGE3.sdc Line: 10
Warning (332049): Ignored create_clock at TAROGE3.sdc(10): Argument <targets> is an empty collection File: /home/cyc/Verilog/TAROGE-4_FPGA_good_timing/TAROGE3.sdc Line: 10
    Info (332050): create_clock -period "50.000000 MHz" [get_ports CLOCK3_50] File: /home/cyc/Verilog/TAROGE-4_FPGA_good_timing/TAROGE3.sdc Line: 10
Warning (332174): Ignored filter at TAROGE3.sdc(11): CLOCK4_50 could not be matched with a port File: /home/cyc/Verilog/TAROGE-4_FPGA_good_timing/TAROGE3.sdc Line: 11
Warning (332049): Ignored create_clock at TAROGE3.sdc(11): Argument <targets> is an empty collection File: /home/cyc/Verilog/TAROGE-4_FPGA_good_timing/TAROGE3.sdc Line: 11
    Info (332050): create_clock -period "50.000000 MHz" [get_ports CLOCK4_50] File: /home/cyc/Verilog/TAROGE-4_FPGA_good_timing/TAROGE3.sdc Line: 11
Warning (332174): Ignored filter at TAROGE3.sdc(15): altera_reserved_tck could not be matched with a port or pin or register or keeper or net or combinational node or node File: /home/cyc/Verilog/TAROGE-4_FPGA_good_timing/TAROGE3.sdc Line: 15
Warning (332049): Ignored create_clock at TAROGE3.sdc(15): Argument <targets> is not an object ID File: /home/cyc/Verilog/TAROGE-4_FPGA_good_timing/TAROGE3.sdc Line: 15
    Info (332050): create_clock -name {altera_reserved_tck} -period 40 {altera_reserved_tck} File: /home/cyc/Verilog/TAROGE-4_FPGA_good_timing/TAROGE3.sdc Line: 15
Warning (332174): Ignored filter at TAROGE3.sdc(16): altera_reserved_tdi could not be matched with a port File: /home/cyc/Verilog/TAROGE-4_FPGA_good_timing/TAROGE3.sdc Line: 16
Warning (332174): Ignored filter at TAROGE3.sdc(16): altera_reserved_tck could not be matched with a clock File: /home/cyc/Verilog/TAROGE-4_FPGA_good_timing/TAROGE3.sdc Line: 16
Warning (332049): Ignored set_input_delay at TAROGE3.sdc(16): Argument <targets> is an empty collection File: /home/cyc/Verilog/TAROGE-4_FPGA_good_timing/TAROGE3.sdc Line: 16
    Info (332050): set_input_delay -clock altera_reserved_tck -clock_fall 3 [get_ports altera_reserved_tdi] File: /home/cyc/Verilog/TAROGE-4_FPGA_good_timing/TAROGE3.sdc Line: 16
Warning (332049): Ignored set_input_delay at TAROGE3.sdc(16): Argument -clock is not an object ID File: /home/cyc/Verilog/TAROGE-4_FPGA_good_timing/TAROGE3.sdc Line: 16
Warning (332174): Ignored filter at TAROGE3.sdc(17): altera_reserved_tms could not be matched with a port File: /home/cyc/Verilog/TAROGE-4_FPGA_good_timing/TAROGE3.sdc Line: 17
Warning (332049): Ignored set_input_delay at TAROGE3.sdc(17): Argument <targets> is an empty collection File: /home/cyc/Verilog/TAROGE-4_FPGA_good_timing/TAROGE3.sdc Line: 17
    Info (332050): set_input_delay -clock altera_reserved_tck -clock_fall 3 [get_ports altera_reserved_tms] File: /home/cyc/Verilog/TAROGE-4_FPGA_good_timing/TAROGE3.sdc Line: 17
Warning (332049): Ignored set_input_delay at TAROGE3.sdc(17): Argument -clock is not an object ID File: /home/cyc/Verilog/TAROGE-4_FPGA_good_timing/TAROGE3.sdc Line: 17
Warning (332174): Ignored filter at TAROGE3.sdc(18): altera_reserved_tdo could not be matched with a port File: /home/cyc/Verilog/TAROGE-4_FPGA_good_timing/TAROGE3.sdc Line: 18
Warning (332049): Ignored set_output_delay at TAROGE3.sdc(18): Argument <targets> is an empty collection File: /home/cyc/Verilog/TAROGE-4_FPGA_good_timing/TAROGE3.sdc Line: 18
    Info (332050): set_output_delay -clock altera_reserved_tck 3 [get_ports altera_reserved_tdo] File: /home/cyc/Verilog/TAROGE-4_FPGA_good_timing/TAROGE3.sdc Line: 18
Warning (332049): Ignored set_output_delay at TAROGE3.sdc(18): Argument -clock is not an object ID File: /home/cyc/Verilog/TAROGE-4_FPGA_good_timing/TAROGE3.sdc Line: 18
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332060): Node: top_24bit_R2:top|cmd:cmd|clk_01Md:clk_01M_00|clk_p was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register top_24bit_R2:top|cmd:cmd|I2C:I2C_0|SD_COUNTER[2] is being clocked by top_24bit_R2:top|cmd:cmd|clk_01Md:clk_01M_00|clk_p
Warning (332060): Node: top_24bit_R2:top|cmd:cmd|triggerAntTH[3] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch top_24bit_R2:top|cmd:cmd|pulse:pulse3V|ant_trigger:ant_trigger|udp_antenna_state:udp_antenna_state|AtriggerI is being clocked by top_24bit_R2:top|cmd:cmd|triggerAntTH[3]
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: top|clk_d|clk_2  from: dataa  to: combout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000     CLOCK_50
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:14
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:07
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:03
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 3% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 31% of the available device resources in the region that extends from location X22_Y58 to location X32_Y69
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:09
Info (11888): Total time spent on timing analysis during the Fitter is 7.46 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:14
Info: Quartus Prime Fitter was successful. 0 errors, 25 warnings
    Info: Peak virtual memory: 2309 megabytes
    Info: Processing ended: Sun Sep 22 18:38:47 2019
    Info: Elapsed time: 00:01:17
    Info: Total CPU time (on all processors): 00:03:17


