============================================================
  Generated by:           Encounter(R) RTL Compiler RC14.28 - v14.20-s067_1
  Generated on:           Mar 26 2019  09:21:50 pm
  Module:                 dsc_mul
  Technology library:     gscl45nm 
  Operating conditions:   typical (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

      Instance       Cells  Cell Area  Net Area  Total Area  Wireload     
--------------------------------------------------------------------------
dsc_mul                395       1393         0        1393    <none> (D) 
  prg_b                154        484         0         484    <none> (D) 
    prg_ab             153        482         0         482    <none> (D) 
      ctr4              67        265         0         265    <none> (D) 
      comp10_b          43        108         0         108    <none> (D) 
        comp9            2          6         0           6    <none> (D) 
        comp8            2          6         0           6    <none> (D) 
        comp7            2          6         0           6    <none> (D) 
        comp6            2          6         0           6    <none> (D) 
        comp5            2          6         0           6    <none> (D) 
        comp4            2          6         0           6    <none> (D) 
        comp3            2          6         0           6    <none> (D) 
        comp2            2          6         0           6    <none> (D) 
        comp1            2          6         0           6    <none> (D) 
        comp0            2          4         0           4    <none> (D) 
      comp10_a          43        108         0         108    <none> (D) 
        comp9            2          6         0           6    <none> (D) 
        comp8            2          6         0           6    <none> (D) 
        comp7            2          6         0           6    <none> (D) 
        comp6            2          6         0           6    <none> (D) 
        comp5            2          6         0           6    <none> (D) 
        comp4            2          6         0           6    <none> (D) 
        comp3            2          6         0           6    <none> (D) 
        comp2            2          6         0           6    <none> (D) 
        comp1            2          6         0           6    <none> (D) 
        comp0            2          4         0           4    <none> (D) 
  prg_a                139        456         0         456    <none> (D) 
    prg_ab             138        454         0         454    <none> (D) 
      ctr4              52        237         0         237    <none> (D) 
      comp10_b          43        108         0         108    <none> (D) 
        comp9            2          6         0           6    <none> (D) 
        comp8            2          6         0           6    <none> (D) 
        comp7            2          6         0           6    <none> (D) 
        comp6            2          6         0           6    <none> (D) 
        comp5            2          6         0           6    <none> (D) 
        comp4            2          6         0           6    <none> (D) 
        comp3            2          6         0           6    <none> (D) 
        comp2            2          6         0           6    <none> (D) 
        comp1            2          6         0           6    <none> (D) 
        comp0            2          4         0           4    <none> (D) 
      comp10_a          43        108         0         108    <none> (D) 
        comp9            2          6         0           6    <none> (D) 
        comp8            2          6         0           6    <none> (D) 
        comp7            2          6         0           6    <none> (D) 
        comp6            2          6         0           6    <none> (D) 
        comp5            2          6         0           6    <none> (D) 
        comp4            2          6         0           6    <none> (D) 
        comp3            2          6         0           6    <none> (D) 
        comp2            2          6         0           6    <none> (D) 
        comp1            2          6         0           6    <none> (D) 
        comp0            2          4         0           4    <none> (D) 
  stoch2bin_out         99        447         0         447    <none> (D) 
    inc_add_36_16_2     19         89         0          89    <none> (D) 
  mul                    1          2         0           2    <none> (D) 

 (D) = wireload is default in technology library
