<html>

<head>
<meta http-equiv=Content-Type content="text/html; charset=windows-1251">
<meta name=Generator content="Microsoft Word 11 (filtered)">
<title>Микросхема КР580ВМ80А</title>
<style>
<!--
 /* Font Definitions */
 @font-face
	{font-family:ISOCPEUR;
	panose-1:2 11 6 4 2 2 2 2 2 4;}
 /* Style Definitions */
 p.MsoNormal, li.MsoNormal, div.MsoNormal
	{margin:0cm;
	margin-bottom:.0001pt;
	font-size:12.0pt;
	font-family:"Times New Roman";}
p.MsoBodyText3, li.MsoBodyText3, div.MsoBodyText3
	{margin:0cm;
	margin-bottom:.0001pt;
	font-size:14.0pt;
	font-family:"Times New Roman";
	layout-grid-mode:line;}
@page Section1
	{size:595.3pt 841.9pt;
	margin:35.95pt 42.5pt 35.95pt 45.0pt;}
div.Section1
	{page:Section1;}
-->
</style>

</head>

<body lang=RU>

<div class=Section1>

<p class=MsoNormal><b>Микросхема КР580ВМ80А</b></p>

<p class=MsoNormal style='text-align:justify'><span style='layout-grid-mode:
line'>&nbsp;</span></p>

<p class=MsoNormal><img width=121 height=281
src="i8080-overview.files/image001.jpg" align=left hspace=12></p>

<p class=MsoNormal style='text-align:justify'><span style='layout-grid-mode:
line'>Микросхема КР580ВМ80А представляет собой одно­кристальный 8-разрядный
микропроцессор с фиксированной системой команд, выполненный по </span><span
lang=EN-US style='layout-grid-mode:line'>n</span><span style='layout-grid-mode:
line'>-канальной МОП технологии. Микро­процессор имеет 16-разрядный канал
передачи адресов и 8-разряд­ный канал данных. Канал адресов обеспечивает
адресации памяти объемом до 64 Кбайт,  адресацию 256 устройств ввода и 256 уст­ройств
вывода. Микропроцессор содержит внутреннее регистровое ОЗУ с организацией 6х8
или 3х16, регистры кото­рого могут использоваться программой, а также средства,
позволяющие организовать в любой зоне внешней оперативной памяти (или как
отдельное ЗУ) стек объемом до 64 Кбайт. Это позволяет обрабатывать подпрограммы
практически с неограни­ченным числом вложений.</span></p>

<p class=MsoNormal style='text-align:justify'><span style='layout-grid-mode:
line'>Микропроцессор имеет средства обслуживания  запросов прерываний, средства
управления в режимах ожидания и прямого доступа к памяти, что позволяет ему
осуществлять обмен с внешними  устройствами почти любого быстродействия.  </span></p>

<p class=MsoNormal style='text-align:justify'><span style='layout-grid-mode:
line'>Конструктивно микросхема выполнена в пластмассовом корпусе с 40 выводами.</span></p>

<p class=MsoNormal style='text-align:justify'><span style='layout-grid-mode:
line'>&nbsp;</span></p>

<p class=MsoNormal style='text-align:justify'><span style='layout-grid-mode:
line'>&nbsp;</span></p>

<p class=MsoNormal style='text-align:justify'><span style='layout-grid-mode:
line'>&nbsp;</span></p>

<p class=MsoNormal style='text-align:justify'><span style='layout-grid-mode:
line'>&nbsp;</span></p>

<p class=MsoNormal style='text-align:justify'><span style='layout-grid-mode:
line'>&nbsp;</span></p>

<p class=MsoNormal style='text-align:justify'><span style='layout-grid-mode:
line'>&nbsp;</span></p>

<p class=MsoNormal style='text-align:justify'><b>Назначение сигналов и выводов
процессора</b></p>

<p class=MsoNormal style='text-align:justify'><span style='layout-grid-mode:
line'>&nbsp;</span></p>

<p class=MsoNormal style='margin-top:3.0pt;margin-right:0cm;margin-bottom:0cm;
margin-left:72.0pt;margin-bottom:.0001pt;text-align:justify;text-indent:-72.0pt'><b><span
lang=EN-US style='layout-grid-mode:line'>F</span><span style='layout-grid-mode:
line'>1, F2</span></b><span style='layout-grid-mode:line'> - входы двух не
перекрывающихся последовательностей синхроимпульсов;</span></p>

<p class=MsoNormal style='text-align:justify'><b><span lang=EN-US
style='layout-grid-mode:line'>SYNC</span><span lang=EN-US style='layout-grid-mode:
line'> </span></b><span style='layout-grid-mode:line'>- выход сигнала
синхронизации, определяющий начало каждого машинного цикла команды. В течение
действия этого сигнала на шину данных процессор выдает код байта состояния.
Сигнал </span><span lang=EN-US style='layout-grid-mode:line'>SYNC</span><span
style='layout-grid-mode:line'> может использоваться для останова процессора в
каждом цикле.</span></p>

<p class=MsoNormal style='text-align:justify'><b><span lang=EN-US
style='layout-grid-mode:line'>RESET</span></b><span style='layout-grid-mode:
line'>- вход сигнала начальной установки процессора. После окончания </span></p>

<p class=MsoBodyText3 style='text-align:justify'><span style='font-size:12.0pt'>сигнала
(его длительность должна быть не менее трех периодов синхросигналов)
программный счетчик и триггер </span><span lang=EN-US style='font-size:12.0pt'>INTE</span><span
style='font-size:12.0pt'> (разрешение прерывания) устанавливается в нулевое
состояние, и процессор начинает выполнять программу с нулевого адреса.</span></p>

<p class=MsoNormal style='margin-top:1.0pt;text-align:justify'><b><span
lang=EN-US style='text-transform:uppercase;layout-grid-mode:line'>READY</span></b><span
lang=EN-US style='text-transform:uppercase;layout-grid-mode:line'> </span><span
style='layout-grid-mode:line'>- вход<span style='text-transform:uppercase'> </span>сигнала
готовности, указывающего, гото­в (</span><span lang=EN-US style='layout-grid-mode:
line'>READY</span><span style='layout-grid-mode:line'>=1) или нет (</span><span
lang=EN-US style='layout-grid-mode:line'>READY</span><span style='layout-grid-mode:
line'>=0) интерфейс внешнего устройства или память к обмену с процессором.
Сигнал позволяет синхронизировать обмен информацией с внешними устройствами или
памятью более низкого быстро­действия. Может также использоваться для </span>органи­зации
пошагового, командного или с остановом по требуемому адресу режимов работы
микропроцессора;</p>

<p class=MsoNormal style='margin-top:2.0pt;text-align:justify'><b><span
lang=EN-US style='layout-grid-mode:line'>WAIT</span></b><span style='layout-grid-mode:
line'> - выход сигнала, указывающего, что процессор на­ходится в состоянии
ОЖИДАНИЕ (</span><span lang=EN-US style='layout-grid-mode:line'>WAIT</span><span
style='layout-grid-mode:line'>=1).</span></p>

<p class=MsoNormal style='margin-top:2.0pt;text-align:justify'><b><span
lang=EN-US style='layout-grid-mode:line'>WR</span></b><span style='layout-grid-mode:
line'> - выход сигнала управления записью в память или во внешнее устройство;
низкий активный уровень сигна­ла указывает, что микропроцессор выдал данные на
шину данных;</span></p>

<p class=MsoNormal style='margin-top:3.0pt;text-align:justify'><b><span
lang=EN-US style='layout-grid-mode:line'>DBIN</span></b><span style='layout-grid-mode:
line'> - выход сигнала, указывающего, что шина данных (</span><span lang=EN-US
style='layout-grid-mode:line'>D</span><span style='layout-grid-mode:line'>7...</span><span
lang=EN-US style='layout-grid-mode:line'>D</span><span style='layout-grid-mode:
line'>0) находится в режиме приема. Использует­ся для формирования сигналов
управления чтением данных из памяти или из внешних устройств.</span></p>

<p class=MsoNormal style='margin-top:3.0pt;text-align:justify'><b><span
lang=EN-US style='layout-grid-mode:line'>INT</span></b><span style='layout-grid-mode:
line'> - вход сигнала запроса прерывания, поступающего от внешних устройств,
которые запрашивают обмен с микро­процессором в режиме прерывания;</span></p>

<p class=MsoNormal style='margin-top:1.0pt;text-align:justify'><b><span
lang=EN-US style='layout-grid-mode:line'>INTE</span></b><span style='layout-grid-mode:
line'> - выход сигнала триггера разрешения прерывания; (</span><span
lang=EN-US style='layout-grid-mode:line'>INTE</span><span style='layout-grid-mode:
line'>=1) указывает, что процессор готов к обмену в ре­жиме прерывания (может
принять запрос прерывания). Используется для управления цепями формирования
сигналов запросов прерывания. Если процессор готов к обмену в режиме
прерывания, на  выходе </span><span lang=EN-US style='layout-grid-mode:line'>INTE</span><span
style='layout-grid-mode:line'> устанав­ливается сигнал высокого уровня, и
процессор мо­жет принять  запрос прерывания. После перехода к обслуживанию
прерывания на выходе </span><span lang=EN-US style='layout-grid-mode:line'>INTE</span><span
style='layout-grid-mode:line'>   уста­навливается сигнал низкого уровня, и
запросы пре­рывания не  воспринимаются. Способность восприятия процессором
последующих  запросов достигается программным путем.</span></p>

<p class=MsoNormal style='margin-top:1.0pt;text-align:justify;text-indent:1.0pt'><b><span
lang=EN-US style='layout-grid-mode:line'>HOLD</span></b><span style='layout-grid-mode:
line'> - вход сигнала запроса захвата шин адреса и данных микро-ЭВМ внешними
устройствами. Предназначен для обеспечения возможности управле­ния шинами
Микро-ЭВМ в режиме прямого доступа к памяти</span>.<span style='layout-grid-mode:
line'> Под дей­ствием сигнала захвата процессор переходят в со­стояние ЗАХВАТ,
в котором шины данных и адреса микропроцессора находятся в третьем
(отключенном) состоянии, благодаря чему системная шина микро-ЭВМ может
использоваться внешними устройствами;</span></p>

<p class=MsoNormal style='margin-top:1.0pt;text-align:justify'><b><span
lang=EN-US style='layout-grid-mode:line'>HLDA</span></b><span style='layout-grid-mode:
line'> - выход сигнала подтверждения захвата, указывающе­го, что процессор
находится в состоянии ЗАХВАТ. Шины данных и адреса процессора при этом
отключены от выходов.</span></p>

<p class=MsoNormal style='margin-top:1.0pt;margin-right:0cm;margin-bottom:0cm;
margin-left:9.0pt;margin-bottom:.0001pt;text-align:justify;text-indent:-9.0pt'><span
style='layout-grid-mode:line'>&nbsp;</span></p>

<p class=MsoNormal style='text-align:justify'>Работа процессора при наличии
питающих напряжений и синхросигналов <span lang=EN-US>F</span>1 и <span
lang=EN-US>F</span>2 начинается после снятия сигнала <span lang=EN-US>RESET</span>.
Процессор передает содержимое программного счетчика <span lang=EN-US>IP</span>(<span
lang=EN-US>PC</span>)=0000<span lang=EN-US>H</span>  в регистр адреса буфера
ША, инкрементирует <span lang=EN-US>PC</span><span lang=EN-US> </span>(тем
самым формируя адрес следующего байта), выставляет на шину адреса содержимое
РА, настраивает буфер ШД на ввод и  выполняет чтение байта по этому адресу из
памяти в регистр команд. Этот байт должен быть кодом операции первой команды
программного обеспечения микро ЭВМ. Дальнейшее взаимодействие узлов процессора
определяется типом первой команды( информацией, извлеченной из кода операции).
Это может быть считывание других байт этой команды, если команда многобайтовая,
или выполнение команды. Следует помнить что при вводе байт любой команды
адресация памяти производится  только из <span lang=EN-US>PC</span>, значение
которого всякий раз инкрементируется. Это позволяет к моменту ввода последнего
байта команды автоматически сформировать адрес кода операции следующей команды.</p>

</div>

</body>

</html>
