## 有关verilog
- top.v是一个顶层模块，负责连接FPGA的输入输出引脚，并且实例化其他的模块例如`main.v`，module main当中需要进行具体的实现。
- `main.v`中的`module main()`中的input， output可以声明在这里，也可以在其他位置进行声明。
- 所以verilog与C语言比较相近，module可以认为是函数，里面需要定义各种不一样的线
## 仿真激励文件
- 可以将硬件代码转化为主机可执行的C++模型，可以在C++程序中进行电路模拟。
- `1'b1`是高电平，`1'b0`是低电平。
- 在测试过程中往往要预留好足够的时间。
- 在使用`vivado`进行仿真的时候，需要将testbench作为顶层才能运行。