TimeQuest Timing Analyzer report for processador
Fri Dec 06 13:08:32 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock'
 12. Slow Model Hold: 'clock'
 13. Slow Model Minimum Pulse Width: 'clock'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clock'
 24. Fast Model Hold: 'clock'
 25. Fast Model Minimum Pulse Width: 'clock'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; processador                                                       ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C70F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 121.49 MHz ; 121.49 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -7.231 ; -628.733      ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 0.391 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -1.880 ; -937.020              ;
+-------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock'                                                                                                                         ;
+--------+----------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -7.231 ; regE:instancia_regE|RtE[0]       ; regW:instancia_regW|ALUOutW[27] ; clock        ; clock       ; 1.000        ; -0.039     ; 8.228      ;
; -7.221 ; regE:instancia_regE|RtE[0]       ; regW:instancia_regW|ALUOutW[31] ; clock        ; clock       ; 1.000        ; -0.009     ; 8.248      ;
; -7.203 ; regW:instancia_regW|WriteRegW[3] ; regW:instancia_regW|ALUOutW[27] ; clock        ; clock       ; 1.000        ; -0.039     ; 8.200      ;
; -7.193 ; regW:instancia_regW|WriteRegW[3] ; regW:instancia_regW|ALUOutW[31] ; clock        ; clock       ; 1.000        ; -0.009     ; 8.220      ;
; -7.185 ; regE:instancia_regE|RtE[0]       ; regW:instancia_regW|ALUOutW[30] ; clock        ; clock       ; 1.000        ; -0.009     ; 8.212      ;
; -7.157 ; regW:instancia_regW|WriteRegW[3] ; regW:instancia_regW|ALUOutW[30] ; clock        ; clock       ; 1.000        ; -0.009     ; 8.184      ;
; -7.147 ; regW:instancia_regW|WriteRegW[2] ; regW:instancia_regW|ALUOutW[27] ; clock        ; clock       ; 1.000        ; -0.039     ; 8.144      ;
; -7.137 ; regW:instancia_regW|WriteRegW[2] ; regW:instancia_regW|ALUOutW[31] ; clock        ; clock       ; 1.000        ; -0.009     ; 8.164      ;
; -7.101 ; regW:instancia_regW|WriteRegW[2] ; regW:instancia_regW|ALUOutW[30] ; clock        ; clock       ; 1.000        ; -0.009     ; 8.128      ;
; -7.052 ; regE:instancia_regE|RtE[2]       ; regW:instancia_regW|ALUOutW[27] ; clock        ; clock       ; 1.000        ; -0.039     ; 8.049      ;
; -7.042 ; regE:instancia_regE|RtE[2]       ; regW:instancia_regW|ALUOutW[31] ; clock        ; clock       ; 1.000        ; -0.009     ; 8.069      ;
; -7.034 ; regE:instancia_regE|RtE[0]       ; regW:instancia_regW|ALUOutW[28] ; clock        ; clock       ; 1.000        ; -0.009     ; 8.061      ;
; -7.006 ; regE:instancia_regE|RtE[2]       ; regW:instancia_regW|ALUOutW[30] ; clock        ; clock       ; 1.000        ; -0.009     ; 8.033      ;
; -7.006 ; regW:instancia_regW|WriteRegW[3] ; regW:instancia_regW|ALUOutW[28] ; clock        ; clock       ; 1.000        ; -0.009     ; 8.033      ;
; -7.004 ; regE:instancia_regE|RtE[1]       ; regW:instancia_regW|ALUOutW[27] ; clock        ; clock       ; 1.000        ; -0.039     ; 8.001      ;
; -7.002 ; regE:instancia_regE|RsE[1]       ; regW:instancia_regW|ALUOutW[27] ; clock        ; clock       ; 1.000        ; -0.035     ; 8.003      ;
; -6.994 ; regE:instancia_regE|RtE[1]       ; regW:instancia_regW|ALUOutW[31] ; clock        ; clock       ; 1.000        ; -0.009     ; 8.021      ;
; -6.968 ; regE:instancia_regE|RsE[1]       ; regW:instancia_regW|ALUOutW[31] ; clock        ; clock       ; 1.000        ; -0.005     ; 7.999      ;
; -6.965 ; regE:instancia_regE|RsE[2]       ; regW:instancia_regW|ALUOutW[27] ; clock        ; clock       ; 1.000        ; -0.035     ; 7.966      ;
; -6.962 ; regE:instancia_regE|RtE[0]       ; regW:instancia_regW|ALUOutW[29] ; clock        ; clock       ; 1.000        ; -0.013     ; 7.985      ;
; -6.960 ; regE:instancia_regE|RsE[0]       ; regW:instancia_regW|ALUOutW[27] ; clock        ; clock       ; 1.000        ; -0.035     ; 7.961      ;
; -6.958 ; regE:instancia_regE|RtE[3]       ; regW:instancia_regW|ALUOutW[27] ; clock        ; clock       ; 1.000        ; -0.039     ; 7.955      ;
; -6.958 ; regE:instancia_regE|RtE[1]       ; regW:instancia_regW|ALUOutW[30] ; clock        ; clock       ; 1.000        ; -0.009     ; 7.985      ;
; -6.956 ; regE:instancia_regE|RsE[1]       ; regW:instancia_regW|ALUOutW[30] ; clock        ; clock       ; 1.000        ; -0.005     ; 7.987      ;
; -6.953 ; regW:instancia_regW|WriteRegW[0] ; regW:instancia_regW|ALUOutW[27] ; clock        ; clock       ; 1.000        ; -0.039     ; 7.950      ;
; -6.950 ; regW:instancia_regW|WriteRegW[2] ; regW:instancia_regW|ALUOutW[28] ; clock        ; clock       ; 1.000        ; -0.009     ; 7.977      ;
; -6.948 ; regE:instancia_regE|RtE[3]       ; regW:instancia_regW|ALUOutW[31] ; clock        ; clock       ; 1.000        ; -0.009     ; 7.975      ;
; -6.943 ; regW:instancia_regW|WriteRegW[0] ; regW:instancia_regW|ALUOutW[31] ; clock        ; clock       ; 1.000        ; -0.009     ; 7.970      ;
; -6.934 ; regW:instancia_regW|WriteRegW[3] ; regW:instancia_regW|ALUOutW[29] ; clock        ; clock       ; 1.000        ; -0.013     ; 7.957      ;
; -6.931 ; regE:instancia_regE|RsE[2]       ; regW:instancia_regW|ALUOutW[31] ; clock        ; clock       ; 1.000        ; -0.005     ; 7.962      ;
; -6.926 ; regE:instancia_regE|RsE[0]       ; regW:instancia_regW|ALUOutW[31] ; clock        ; clock       ; 1.000        ; -0.005     ; 7.957      ;
; -6.919 ; regE:instancia_regE|RsE[2]       ; regW:instancia_regW|ALUOutW[30] ; clock        ; clock       ; 1.000        ; -0.005     ; 7.950      ;
; -6.914 ; regE:instancia_regE|RsE[0]       ; regW:instancia_regW|ALUOutW[30] ; clock        ; clock       ; 1.000        ; -0.005     ; 7.945      ;
; -6.912 ; regE:instancia_regE|RtE[3]       ; regW:instancia_regW|ALUOutW[30] ; clock        ; clock       ; 1.000        ; -0.009     ; 7.939      ;
; -6.907 ; regW:instancia_regW|WriteRegW[0] ; regW:instancia_regW|ALUOutW[30] ; clock        ; clock       ; 1.000        ; -0.009     ; 7.934      ;
; -6.878 ; regW:instancia_regW|WriteRegW[2] ; regW:instancia_regW|ALUOutW[29] ; clock        ; clock       ; 1.000        ; -0.013     ; 7.901      ;
; -6.855 ; regE:instancia_regE|RtE[2]       ; regW:instancia_regW|ALUOutW[28] ; clock        ; clock       ; 1.000        ; -0.009     ; 7.882      ;
; -6.807 ; regW:instancia_regW|WriteRegW[1] ; regW:instancia_regW|ALUOutW[27] ; clock        ; clock       ; 1.000        ; -0.039     ; 7.804      ;
; -6.807 ; regE:instancia_regE|RtE[1]       ; regW:instancia_regW|ALUOutW[28] ; clock        ; clock       ; 1.000        ; -0.009     ; 7.834      ;
; -6.805 ; regE:instancia_regE|RsE[1]       ; regW:instancia_regW|ALUOutW[28] ; clock        ; clock       ; 1.000        ; -0.005     ; 7.836      ;
; -6.801 ; regE:instancia_regE|RtE[0]       ; regW:instancia_regW|ALUOutW[25] ; clock        ; clock       ; 1.000        ; -0.013     ; 7.824      ;
; -6.783 ; regE:instancia_regE|RtE[2]       ; regW:instancia_regW|ALUOutW[29] ; clock        ; clock       ; 1.000        ; -0.013     ; 7.806      ;
; -6.773 ; regW:instancia_regW|WriteRegW[1] ; regW:instancia_regW|ALUOutW[31] ; clock        ; clock       ; 1.000        ; -0.009     ; 7.800      ;
; -6.773 ; regW:instancia_regW|WriteRegW[3] ; regW:instancia_regW|ALUOutW[25] ; clock        ; clock       ; 1.000        ; -0.013     ; 7.796      ;
; -6.768 ; regE:instancia_regE|RsE[2]       ; regW:instancia_regW|ALUOutW[28] ; clock        ; clock       ; 1.000        ; -0.005     ; 7.799      ;
; -6.763 ; regE:instancia_regE|RsE[0]       ; regW:instancia_regW|ALUOutW[28] ; clock        ; clock       ; 1.000        ; -0.005     ; 7.794      ;
; -6.761 ; regE:instancia_regE|RtE[3]       ; regW:instancia_regW|ALUOutW[28] ; clock        ; clock       ; 1.000        ; -0.009     ; 7.788      ;
; -6.761 ; regW:instancia_regW|WriteRegW[1] ; regW:instancia_regW|ALUOutW[30] ; clock        ; clock       ; 1.000        ; -0.009     ; 7.788      ;
; -6.756 ; regW:instancia_regW|WriteRegW[0] ; regW:instancia_regW|ALUOutW[28] ; clock        ; clock       ; 1.000        ; -0.009     ; 7.783      ;
; -6.753 ; regE:instancia_regE|RsE[3]       ; regW:instancia_regW|ALUOutW[27] ; clock        ; clock       ; 1.000        ; -0.035     ; 7.754      ;
; -6.750 ; regE:instancia_regE|RtE[0]       ; regW:instancia_regW|ALUOutW[24] ; clock        ; clock       ; 1.000        ; -0.009     ; 7.777      ;
; -6.735 ; regE:instancia_regE|RtE[1]       ; regW:instancia_regW|ALUOutW[29] ; clock        ; clock       ; 1.000        ; -0.013     ; 7.758      ;
; -6.733 ; regE:instancia_regE|RsE[1]       ; regW:instancia_regW|ALUOutW[29] ; clock        ; clock       ; 1.000        ; -0.009     ; 7.760      ;
; -6.731 ; regE:instancia_regE|RtE[0]       ; regW:instancia_regW|ALUOutW[26] ; clock        ; clock       ; 1.000        ; -0.013     ; 7.754      ;
; -6.722 ; regW:instancia_regW|WriteRegW[3] ; regW:instancia_regW|ALUOutW[24] ; clock        ; clock       ; 1.000        ; -0.009     ; 7.749      ;
; -6.719 ; regE:instancia_regE|RsE[3]       ; regW:instancia_regW|ALUOutW[31] ; clock        ; clock       ; 1.000        ; -0.005     ; 7.750      ;
; -6.717 ; regW:instancia_regW|WriteRegW[2] ; regW:instancia_regW|ALUOutW[25] ; clock        ; clock       ; 1.000        ; -0.013     ; 7.740      ;
; -6.715 ; regE:instancia_regE|RtE[0]       ; regW:instancia_regW|ALUOutW[23] ; clock        ; clock       ; 1.000        ; -0.009     ; 7.742      ;
; -6.707 ; regE:instancia_regE|RsE[3]       ; regW:instancia_regW|ALUOutW[30] ; clock        ; clock       ; 1.000        ; -0.005     ; 7.738      ;
; -6.703 ; regW:instancia_regW|WriteRegW[3] ; regW:instancia_regW|ALUOutW[26] ; clock        ; clock       ; 1.000        ; -0.013     ; 7.726      ;
; -6.696 ; regE:instancia_regE|RsE[2]       ; regW:instancia_regW|ALUOutW[29] ; clock        ; clock       ; 1.000        ; -0.009     ; 7.723      ;
; -6.691 ; regE:instancia_regE|RsE[0]       ; regW:instancia_regW|ALUOutW[29] ; clock        ; clock       ; 1.000        ; -0.009     ; 7.718      ;
; -6.689 ; regE:instancia_regE|RtE[3]       ; regW:instancia_regW|ALUOutW[29] ; clock        ; clock       ; 1.000        ; -0.013     ; 7.712      ;
; -6.687 ; regW:instancia_regW|WriteRegW[3] ; regW:instancia_regW|ALUOutW[23] ; clock        ; clock       ; 1.000        ; -0.009     ; 7.714      ;
; -6.684 ; regW:instancia_regW|WriteRegW[0] ; regW:instancia_regW|ALUOutW[29] ; clock        ; clock       ; 1.000        ; -0.013     ; 7.707      ;
; -6.666 ; regW:instancia_regW|WriteRegW[2] ; regW:instancia_regW|ALUOutW[24] ; clock        ; clock       ; 1.000        ; -0.009     ; 7.693      ;
; -6.647 ; regW:instancia_regW|WriteRegW[2] ; regW:instancia_regW|ALUOutW[26] ; clock        ; clock       ; 1.000        ; -0.013     ; 7.670      ;
; -6.631 ; regW:instancia_regW|WriteRegW[2] ; regW:instancia_regW|ALUOutW[23] ; clock        ; clock       ; 1.000        ; -0.009     ; 7.658      ;
; -6.622 ; regE:instancia_regE|RtE[2]       ; regW:instancia_regW|ALUOutW[25] ; clock        ; clock       ; 1.000        ; -0.013     ; 7.645      ;
; -6.610 ; regW:instancia_regW|WriteRegW[1] ; regW:instancia_regW|ALUOutW[28] ; clock        ; clock       ; 1.000        ; -0.009     ; 7.637      ;
; -6.574 ; regE:instancia_regE|RtE[1]       ; regW:instancia_regW|ALUOutW[25] ; clock        ; clock       ; 1.000        ; -0.013     ; 7.597      ;
; -6.571 ; regE:instancia_regE|RtE[2]       ; regW:instancia_regW|ALUOutW[24] ; clock        ; clock       ; 1.000        ; -0.009     ; 7.598      ;
; -6.556 ; regE:instancia_regE|RsE[3]       ; regW:instancia_regW|ALUOutW[28] ; clock        ; clock       ; 1.000        ; -0.005     ; 7.587      ;
; -6.552 ; regE:instancia_regE|RtE[2]       ; regW:instancia_regW|ALUOutW[26] ; clock        ; clock       ; 1.000        ; -0.013     ; 7.575      ;
; -6.548 ; regE:instancia_regE|RsE[1]       ; regW:instancia_regW|ALUOutW[25] ; clock        ; clock       ; 1.000        ; -0.009     ; 7.575      ;
; -6.538 ; regW:instancia_regW|WriteRegW[1] ; regW:instancia_regW|ALUOutW[29] ; clock        ; clock       ; 1.000        ; -0.013     ; 7.561      ;
; -6.536 ; regE:instancia_regE|RtE[2]       ; regW:instancia_regW|ALUOutW[23] ; clock        ; clock       ; 1.000        ; -0.009     ; 7.563      ;
; -6.528 ; regE:instancia_regE|RtE[3]       ; regW:instancia_regW|ALUOutW[25] ; clock        ; clock       ; 1.000        ; -0.013     ; 7.551      ;
; -6.527 ; regE:instancia_regE|RtE[4]       ; regW:instancia_regW|ALUOutW[27] ; clock        ; clock       ; 1.000        ; -0.039     ; 7.524      ;
; -6.523 ; regW:instancia_regW|WriteRegW[0] ; regW:instancia_regW|ALUOutW[25] ; clock        ; clock       ; 1.000        ; -0.013     ; 7.546      ;
; -6.523 ; regE:instancia_regE|RtE[1]       ; regW:instancia_regW|ALUOutW[24] ; clock        ; clock       ; 1.000        ; -0.009     ; 7.550      ;
; -6.521 ; regE:instancia_regE|RsE[1]       ; regW:instancia_regW|ALUOutW[24] ; clock        ; clock       ; 1.000        ; -0.005     ; 7.552      ;
; -6.517 ; regE:instancia_regE|RtE[4]       ; regW:instancia_regW|ALUOutW[31] ; clock        ; clock       ; 1.000        ; -0.009     ; 7.544      ;
; -6.511 ; regE:instancia_regE|RsE[2]       ; regW:instancia_regW|ALUOutW[25] ; clock        ; clock       ; 1.000        ; -0.009     ; 7.538      ;
; -6.506 ; regE:instancia_regE|RsE[0]       ; regW:instancia_regW|ALUOutW[25] ; clock        ; clock       ; 1.000        ; -0.009     ; 7.533      ;
; -6.504 ; regE:instancia_regE|RtE[1]       ; regW:instancia_regW|ALUOutW[26] ; clock        ; clock       ; 1.000        ; -0.013     ; 7.527      ;
; -6.500 ; regW:instancia_regW|RegWriteW    ; regW:instancia_regW|ALUOutW[27] ; clock        ; clock       ; 1.000        ; -0.039     ; 7.497      ;
; -6.490 ; regW:instancia_regW|RegWriteW    ; regW:instancia_regW|ALUOutW[31] ; clock        ; clock       ; 1.000        ; -0.009     ; 7.517      ;
; -6.488 ; regE:instancia_regE|RtE[1]       ; regW:instancia_regW|ALUOutW[23] ; clock        ; clock       ; 1.000        ; -0.009     ; 7.515      ;
; -6.484 ; regE:instancia_regE|RsE[3]       ; regW:instancia_regW|ALUOutW[29] ; clock        ; clock       ; 1.000        ; -0.009     ; 7.511      ;
; -6.484 ; regE:instancia_regE|RsE[2]       ; regW:instancia_regW|ALUOutW[24] ; clock        ; clock       ; 1.000        ; -0.005     ; 7.515      ;
; -6.481 ; regE:instancia_regE|RtE[4]       ; regW:instancia_regW|ALUOutW[30] ; clock        ; clock       ; 1.000        ; -0.009     ; 7.508      ;
; -6.479 ; regE:instancia_regE|RsE[0]       ; regW:instancia_regW|ALUOutW[24] ; clock        ; clock       ; 1.000        ; -0.005     ; 7.510      ;
; -6.478 ; regE:instancia_regE|RsE[1]       ; regW:instancia_regW|ALUOutW[26] ; clock        ; clock       ; 1.000        ; -0.009     ; 7.505      ;
; -6.477 ; regE:instancia_regE|RtE[3]       ; regW:instancia_regW|ALUOutW[24] ; clock        ; clock       ; 1.000        ; -0.009     ; 7.504      ;
; -6.472 ; regW:instancia_regW|WriteRegW[0] ; regW:instancia_regW|ALUOutW[24] ; clock        ; clock       ; 1.000        ; -0.009     ; 7.499      ;
; -6.466 ; regE:instancia_regE|RtE[0]       ; regW:instancia_regW|ALUOutW[20] ; clock        ; clock       ; 1.000        ; -0.013     ; 7.489      ;
; -6.462 ; regE:instancia_regE|RsE[1]       ; regW:instancia_regW|ALUOutW[23] ; clock        ; clock       ; 1.000        ; -0.005     ; 7.493      ;
; -6.458 ; regE:instancia_regE|RtE[3]       ; regW:instancia_regW|ALUOutW[26] ; clock        ; clock       ; 1.000        ; -0.013     ; 7.481      ;
; -6.454 ; regW:instancia_regW|RegWriteW    ; regW:instancia_regW|ALUOutW[30] ; clock        ; clock       ; 1.000        ; -0.009     ; 7.481      ;
+--------+----------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock'                                                                                                                                                                                                                    ;
+-------+----------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; regPC:instancia_regPC|saida[2]   ; regPC:instancia_regPC|saida[2]                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.523 ; regD:instancia_regD|InstrD[23]   ; regE:instancia_regE|RsE[2]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.789      ;
; 0.527 ; regPC:instancia_regPC|saida[31]  ; regPC:instancia_regPC|saida[31]                                                                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 0.793      ;
; 0.545 ; regD:instancia_regD|InstrD[31]   ; regE:instancia_regE|RegWriteE                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.811      ;
; 0.547 ; regD:instancia_regD|InstrD[31]   ; regE:instancia_regE|RegDstE                                                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.813      ;
; 0.547 ; regD:instancia_regD|InstrD[0]    ; regE:instancia_regE|ALUControlE[0]                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.813      ;
; 0.659 ; regD:instancia_regD|InstrD[12]   ; regE:instancia_regE|SignImmE[12]                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.925      ;
; 0.659 ; regD:instancia_regD|InstrD[29]   ; regE:instancia_regE|RegDstE                                                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.925      ;
; 0.660 ; regD:instancia_regD|InstrD[11]   ; regE:instancia_regE|SignImmE[11]                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.926      ;
; 0.660 ; regD:instancia_regD|InstrD[6]    ; regE:instancia_regE|SignImmE[6]                                                                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 0.926      ;
; 0.661 ; regD:instancia_regD|InstrD[15]   ; regE:instancia_regE|SignImmE[15]                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.927      ;
; 0.663 ; regD:instancia_regD|InstrD[10]   ; regE:instancia_regE|SignImmE[10]                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.929      ;
; 0.665 ; regD:instancia_regD|InstrD[9]    ; regE:instancia_regE|SignImmE[9]                                                                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 0.931      ;
; 0.666 ; regD:instancia_regD|InstrD[14]   ; regE:instancia_regE|SignImmE[14]                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.932      ;
; 0.666 ; regD:instancia_regD|InstrD[7]    ; regE:instancia_regE|SignImmE[7]                                                                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 0.932      ;
; 0.666 ; regD:instancia_regD|InstrD[1]    ; regE:instancia_regE|ALUControlE[0]                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.932      ;
; 0.712 ; regE:instancia_regE|RtE[3]       ; regW:instancia_regW|WriteRegW[3]                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.978      ;
; 0.724 ; regE:instancia_regE|SignImmE[13] ; regW:instancia_regW|WriteRegW[2]                                                                                           ; clock        ; clock       ; 0.000        ; -0.002     ; 0.988      ;
; 0.795 ; regPC:instancia_regPC|saida[17]  ; regPC:instancia_regPC|saida[17]                                                                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 1.061      ;
; 0.796 ; regD:instancia_regD|InstrD[2]    ; regE:instancia_regE|ALUControlE[0]                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 1.062      ;
; 0.801 ; regPC:instancia_regPC|saida[10]  ; regPC:instancia_regPC|saida[10]                                                                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 1.067      ;
; 0.802 ; regPC:instancia_regPC|saida[12]  ; regPC:instancia_regPC|saida[12]                                                                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; regPC:instancia_regPC|saida[30]  ; regPC:instancia_regPC|saida[30]                                                                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 1.068      ;
; 0.805 ; regPC:instancia_regPC|saida[18]  ; regPC:instancia_regPC|saida[18]                                                                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 1.071      ;
; 0.806 ; regPC:instancia_regPC|saida[3]   ; regPC:instancia_regPC|saida[3]                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; regPC:instancia_regPC|saida[5]   ; regPC:instancia_regPC|saida[5]                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; regPC:instancia_regPC|saida[8]   ; regPC:instancia_regPC|saida[8]                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; regPC:instancia_regPC|saida[14]  ; regPC:instancia_regPC|saida[14]                                                                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; regPC:instancia_regPC|saida[15]  ; regPC:instancia_regPC|saida[15]                                                                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; regPC:instancia_regPC|saida[16]  ; regPC:instancia_regPC|saida[16]                                                                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; regPC:instancia_regPC|saida[19]  ; regPC:instancia_regPC|saida[19]                                                                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; regPC:instancia_regPC|saida[21]  ; regPC:instancia_regPC|saida[21]                                                                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; regPC:instancia_regPC|saida[24]  ; regPC:instancia_regPC|saida[24]                                                                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; regPC:instancia_regPC|saida[26]  ; regPC:instancia_regPC|saida[26]                                                                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; regPC:instancia_regPC|saida[28]  ; regPC:instancia_regPC|saida[28]                                                                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 1.072      ;
; 0.809 ; regE:instancia_regE|RtE[1]       ; regW:instancia_regW|WriteRegW[1]                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.075      ;
; 0.809 ; regD:instancia_regD|InstrD[8]    ; regE:instancia_regE|SignImmE[8]                                                                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 1.075      ;
; 0.817 ; regD:instancia_regD|InstrD[16]   ; regE:instancia_regE|RtE[0]                                                                                                 ; clock        ; clock       ; 0.000        ; -0.002     ; 1.081      ;
; 0.827 ; regD:instancia_regD|InstrD[2]    ; regE:instancia_regE|ALUControlE[1]                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 1.093      ;
; 0.828 ; regD:instancia_regD|InstrD[25]   ; regE:instancia_regE|RsE[4]                                                                                                 ; clock        ; clock       ; 0.000        ; -0.002     ; 1.092      ;
; 0.837 ; regE:instancia_regE|RtE[0]       ; regW:instancia_regW|WriteRegW[0]                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.103      ;
; 0.838 ; regPC:instancia_regPC|saida[4]   ; regPC:instancia_regPC|saida[4]                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; regPC:instancia_regPC|saida[20]  ; regPC:instancia_regPC|saida[20]                                                                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; regPC:instancia_regPC|saida[25]  ; regPC:instancia_regPC|saida[25]                                                                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; regPC:instancia_regPC|saida[27]  ; regPC:instancia_regPC|saida[27]                                                                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; regPC:instancia_regPC|saida[29]  ; regPC:instancia_regPC|saida[29]                                                                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 1.104      ;
; 0.839 ; regPC:instancia_regPC|saida[6]   ; regPC:instancia_regPC|saida[6]                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; regPC:instancia_regPC|saida[7]   ; regPC:instancia_regPC|saida[7]                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; regPC:instancia_regPC|saida[22]  ; regPC:instancia_regPC|saida[22]                                                                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; regPC:instancia_regPC|saida[23]  ; regPC:instancia_regPC|saida[23]                                                                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 1.105      ;
; 0.843 ; regE:instancia_regE|RtE[4]       ; regW:instancia_regW|WriteRegW[4]                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.109      ;
; 0.849 ; regD:instancia_regD|InstrD[13]   ; regE:instancia_regE|SignImmE[13]                                                                                           ; clock        ; clock       ; 0.000        ; 0.002      ; 1.117      ;
; 0.850 ; regD:instancia_regD|InstrD[17]   ; regE:instancia_regE|RtE[1]                                                                                                 ; clock        ; clock       ; 0.000        ; -0.002     ; 1.114      ;
; 0.850 ; regD:instancia_regD|InstrD[19]   ; regE:instancia_regE|RtE[3]                                                                                                 ; clock        ; clock       ; 0.000        ; -0.002     ; 1.114      ;
; 0.852 ; regD:instancia_regD|InstrD[20]   ; regE:instancia_regE|RtE[4]                                                                                                 ; clock        ; clock       ; 0.000        ; -0.002     ; 1.116      ;
; 0.891 ; regD:instancia_regD|InstrD[5]    ; regE:instancia_regE|SignImmE[5]                                                                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 1.157      ;
; 0.941 ; regD:instancia_regD|InstrD[31]   ; regE:instancia_regE|ALUSrcE                                                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 1.207      ;
; 0.947 ; regD:instancia_regD|InstrD[21]   ; regE:instancia_regE|RsE[0]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 1.213      ;
; 0.978 ; regPC:instancia_regPC|saida[9]   ; regPC:instancia_regPC|saida[9]                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 1.244      ;
; 0.978 ; regPC:instancia_regPC|saida[11]  ; regPC:instancia_regPC|saida[11]                                                                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 1.244      ;
; 0.981 ; regPC:instancia_regPC|saida[13]  ; regPC:instancia_regPC|saida[13]                                                                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 1.247      ;
; 1.001 ; regE:instancia_regE|RtE[2]       ; regW:instancia_regW|WriteRegW[2]                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.267      ;
; 1.001 ; regE:instancia_regE|SignImmE[11] ; regW:instancia_regW|WriteRegW[0]                                                                                           ; clock        ; clock       ; 0.000        ; 0.021      ; 1.288      ;
; 1.011 ; regPC:instancia_regPC|saida[2]   ; regPC:instancia_regPC|saida[3]                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 1.277      ;
; 1.017 ; regD:instancia_regD|InstrD[22]   ; regE:instancia_regE|RsE[1]                                                                                                 ; clock        ; clock       ; 0.000        ; -0.002     ; 1.281      ;
; 1.045 ; regE:instancia_regE|RegDstE      ; regW:instancia_regW|WriteRegW[1]                                                                                           ; clock        ; clock       ; 0.000        ; -0.010     ; 1.301      ;
; 1.045 ; regE:instancia_regE|RegDstE      ; regW:instancia_regW|WriteRegW[4]                                                                                           ; clock        ; clock       ; 0.000        ; -0.010     ; 1.301      ;
; 1.055 ; regD:instancia_regD|InstrD[29]   ; regE:instancia_regE|ALUSrcE                                                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 1.321      ;
; 1.057 ; regD:instancia_regD|InstrD[27]   ; regE:instancia_regE|RegWriteE                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.323      ;
; 1.058 ; regD:instancia_regD|InstrD[27]   ; regE:instancia_regE|RegDstE                                                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 1.324      ;
; 1.070 ; regD:instancia_regD|InstrD[1]    ; regE:instancia_regE|ALUControlE[1]                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 1.336      ;
; 1.074 ; regD:instancia_regD|InstrD[3]    ; regE:instancia_regE|SignImmE[3]                                                                                            ; clock        ; clock       ; 0.000        ; 0.006      ; 1.346      ;
; 1.140 ; regE:instancia_regE|RegWriteE    ; regW:instancia_regW|RegWriteW                                                                                              ; clock        ; clock       ; 0.000        ; -0.010     ; 1.396      ;
; 1.172 ; regW:instancia_regW|ALUOutW[30]  ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg30 ; clock        ; clock       ; -0.500       ; 0.054      ; 0.960      ;
; 1.172 ; regW:instancia_regW|ALUOutW[28]  ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg28 ; clock        ; clock       ; -0.500       ; 0.054      ; 0.960      ;
; 1.178 ; regPC:instancia_regPC|saida[17]  ; regPC:instancia_regPC|saida[18]                                                                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 1.444      ;
; 1.184 ; regPC:instancia_regPC|saida[10]  ; regPC:instancia_regPC|saida[11]                                                                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 1.450      ;
; 1.185 ; regPC:instancia_regPC|saida[30]  ; regPC:instancia_regPC|saida[31]                                                                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 1.451      ;
; 1.185 ; regPC:instancia_regPC|saida[12]  ; regPC:instancia_regPC|saida[13]                                                                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 1.451      ;
; 1.185 ; regD:instancia_regD|InstrD[28]   ; regE:instancia_regE|RegWriteE                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.451      ;
; 1.186 ; regD:instancia_regD|InstrD[28]   ; regE:instancia_regE|RegDstE                                                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 1.452      ;
; 1.188 ; regPC:instancia_regPC|saida[18]  ; regPC:instancia_regPC|saida[19]                                                                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 1.454      ;
; 1.189 ; regPC:instancia_regPC|saida[14]  ; regPC:instancia_regPC|saida[15]                                                                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; regPC:instancia_regPC|saida[15]  ; regPC:instancia_regPC|saida[16]                                                                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; regPC:instancia_regPC|saida[3]   ; regPC:instancia_regPC|saida[4]                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; regPC:instancia_regPC|saida[19]  ; regPC:instancia_regPC|saida[20]                                                                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; regPC:instancia_regPC|saida[26]  ; regPC:instancia_regPC|saida[27]                                                                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; regPC:instancia_regPC|saida[28]  ; regPC:instancia_regPC|saida[29]                                                                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; regPC:instancia_regPC|saida[5]   ; regPC:instancia_regPC|saida[6]                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; regPC:instancia_regPC|saida[21]  ; regPC:instancia_regPC|saida[22]                                                                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 1.455      ;
; 1.224 ; regPC:instancia_regPC|saida[29]  ; regPC:instancia_regPC|saida[30]                                                                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; regPC:instancia_regPC|saida[4]   ; regPC:instancia_regPC|saida[5]                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; regPC:instancia_regPC|saida[20]  ; regPC:instancia_regPC|saida[21]                                                                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; regPC:instancia_regPC|saida[25]  ; regPC:instancia_regPC|saida[26]                                                                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; regPC:instancia_regPC|saida[27]  ; regPC:instancia_regPC|saida[28]                                                                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 1.490      ;
; 1.225 ; regPC:instancia_regPC|saida[7]   ; regPC:instancia_regPC|saida[8]                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 1.491      ;
; 1.225 ; regPC:instancia_regPC|saida[23]  ; regPC:instancia_regPC|saida[24]                                                                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 1.491      ;
; 1.225 ; regPC:instancia_regPC|saida[6]   ; regPC:instancia_regPC|saida[7]                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 1.491      ;
; 1.225 ; regPC:instancia_regPC|saida[22]  ; regPC:instancia_regPC|saida[23]                                                                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 1.491      ;
; 1.236 ; regD:instancia_regD|InstrD[0]    ; regE:instancia_regE|ALUControlE[1]                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 1.502      ;
+-------+----------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock'                                                                                                                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------+
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Rise       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0                    ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Rise       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0                    ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Rise       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Rise       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Rise       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Rise       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Rise       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Rise       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Rise       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Rise       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Rise       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Rise       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Rise       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a1                    ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Rise       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a1                    ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Rise       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a10                   ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Rise       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a10                   ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Rise       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a11                   ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Rise       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a11                   ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a11~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RD[*]     ; clock      ; 4.907 ; 4.907 ; Rise       ; clock           ;
;  RD[0]    ; clock      ; 4.188 ; 4.188 ; Rise       ; clock           ;
;  RD[1]    ; clock      ; 4.229 ; 4.229 ; Rise       ; clock           ;
;  RD[2]    ; clock      ; 4.192 ; 4.192 ; Rise       ; clock           ;
;  RD[3]    ; clock      ; 4.354 ; 4.354 ; Rise       ; clock           ;
;  RD[4]    ; clock      ; 4.595 ; 4.595 ; Rise       ; clock           ;
;  RD[5]    ; clock      ; 3.986 ; 3.986 ; Rise       ; clock           ;
;  RD[6]    ; clock      ; 4.404 ; 4.404 ; Rise       ; clock           ;
;  RD[7]    ; clock      ; 4.377 ; 4.377 ; Rise       ; clock           ;
;  RD[8]    ; clock      ; 4.192 ; 4.192 ; Rise       ; clock           ;
;  RD[9]    ; clock      ; 4.012 ; 4.012 ; Rise       ; clock           ;
;  RD[10]   ; clock      ; 3.960 ; 3.960 ; Rise       ; clock           ;
;  RD[11]   ; clock      ; 3.798 ; 3.798 ; Rise       ; clock           ;
;  RD[12]   ; clock      ; 3.878 ; 3.878 ; Rise       ; clock           ;
;  RD[13]   ; clock      ; 4.351 ; 4.351 ; Rise       ; clock           ;
;  RD[14]   ; clock      ; 4.436 ; 4.436 ; Rise       ; clock           ;
;  RD[15]   ; clock      ; 4.018 ; 4.018 ; Rise       ; clock           ;
;  RD[16]   ; clock      ; 3.842 ; 3.842 ; Rise       ; clock           ;
;  RD[17]   ; clock      ; 3.956 ; 3.956 ; Rise       ; clock           ;
;  RD[18]   ; clock      ; 4.132 ; 4.132 ; Rise       ; clock           ;
;  RD[19]   ; clock      ; 3.834 ; 3.834 ; Rise       ; clock           ;
;  RD[20]   ; clock      ; 4.217 ; 4.217 ; Rise       ; clock           ;
;  RD[21]   ; clock      ; 4.396 ; 4.396 ; Rise       ; clock           ;
;  RD[22]   ; clock      ; 4.518 ; 4.518 ; Rise       ; clock           ;
;  RD[23]   ; clock      ; 4.238 ; 4.238 ; Rise       ; clock           ;
;  RD[24]   ; clock      ; 4.513 ; 4.513 ; Rise       ; clock           ;
;  RD[25]   ; clock      ; 4.907 ; 4.907 ; Rise       ; clock           ;
;  RD[26]   ; clock      ; 3.829 ; 3.829 ; Rise       ; clock           ;
;  RD[27]   ; clock      ; 3.926 ; 3.926 ; Rise       ; clock           ;
;  RD[28]   ; clock      ; 3.780 ; 3.780 ; Rise       ; clock           ;
;  RD[29]   ; clock      ; 4.210 ; 4.210 ; Rise       ; clock           ;
;  RD[30]   ; clock      ; 4.371 ; 4.371 ; Rise       ; clock           ;
;  RD[31]   ; clock      ; 4.003 ; 4.003 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RD[*]     ; clock      ; -3.536 ; -3.536 ; Rise       ; clock           ;
;  RD[0]    ; clock      ; -3.958 ; -3.958 ; Rise       ; clock           ;
;  RD[1]    ; clock      ; -3.999 ; -3.999 ; Rise       ; clock           ;
;  RD[2]    ; clock      ; -3.962 ; -3.962 ; Rise       ; clock           ;
;  RD[3]    ; clock      ; -4.124 ; -4.124 ; Rise       ; clock           ;
;  RD[4]    ; clock      ; -4.365 ; -4.365 ; Rise       ; clock           ;
;  RD[5]    ; clock      ; -3.756 ; -3.756 ; Rise       ; clock           ;
;  RD[6]    ; clock      ; -4.174 ; -4.174 ; Rise       ; clock           ;
;  RD[7]    ; clock      ; -4.147 ; -4.147 ; Rise       ; clock           ;
;  RD[8]    ; clock      ; -3.962 ; -3.962 ; Rise       ; clock           ;
;  RD[9]    ; clock      ; -3.782 ; -3.782 ; Rise       ; clock           ;
;  RD[10]   ; clock      ; -3.730 ; -3.730 ; Rise       ; clock           ;
;  RD[11]   ; clock      ; -3.568 ; -3.568 ; Rise       ; clock           ;
;  RD[12]   ; clock      ; -3.648 ; -3.648 ; Rise       ; clock           ;
;  RD[13]   ; clock      ; -4.121 ; -4.121 ; Rise       ; clock           ;
;  RD[14]   ; clock      ; -4.206 ; -4.206 ; Rise       ; clock           ;
;  RD[15]   ; clock      ; -3.788 ; -3.788 ; Rise       ; clock           ;
;  RD[16]   ; clock      ; -3.573 ; -3.573 ; Rise       ; clock           ;
;  RD[17]   ; clock      ; -3.536 ; -3.536 ; Rise       ; clock           ;
;  RD[18]   ; clock      ; -3.717 ; -3.717 ; Rise       ; clock           ;
;  RD[19]   ; clock      ; -3.551 ; -3.551 ; Rise       ; clock           ;
;  RD[20]   ; clock      ; -3.914 ; -3.914 ; Rise       ; clock           ;
;  RD[21]   ; clock      ; -4.076 ; -4.076 ; Rise       ; clock           ;
;  RD[22]   ; clock      ; -3.888 ; -3.888 ; Rise       ; clock           ;
;  RD[23]   ; clock      ; -3.737 ; -3.737 ; Rise       ; clock           ;
;  RD[24]   ; clock      ; -3.881 ; -3.881 ; Rise       ; clock           ;
;  RD[25]   ; clock      ; -4.005 ; -4.005 ; Rise       ; clock           ;
;  RD[26]   ; clock      ; -3.599 ; -3.599 ; Rise       ; clock           ;
;  RD[27]   ; clock      ; -3.696 ; -3.696 ; Rise       ; clock           ;
;  RD[28]   ; clock      ; -3.550 ; -3.550 ; Rise       ; clock           ;
;  RD[29]   ; clock      ; -3.980 ; -3.980 ; Rise       ; clock           ;
;  RD[30]   ; clock      ; -4.141 ; -4.141 ; Rise       ; clock           ;
;  RD[31]   ; clock      ; -3.773 ; -3.773 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; ALUOutW_out[*]    ; clock      ; 9.302 ; 9.302 ; Rise       ; clock           ;
;  ALUOutW_out[0]   ; clock      ; 7.440 ; 7.440 ; Rise       ; clock           ;
;  ALUOutW_out[1]   ; clock      ; 9.302 ; 9.302 ; Rise       ; clock           ;
;  ALUOutW_out[2]   ; clock      ; 8.427 ; 8.427 ; Rise       ; clock           ;
;  ALUOutW_out[3]   ; clock      ; 8.155 ; 8.155 ; Rise       ; clock           ;
;  ALUOutW_out[4]   ; clock      ; 7.397 ; 7.397 ; Rise       ; clock           ;
;  ALUOutW_out[5]   ; clock      ; 7.432 ; 7.432 ; Rise       ; clock           ;
;  ALUOutW_out[6]   ; clock      ; 8.572 ; 8.572 ; Rise       ; clock           ;
;  ALUOutW_out[7]   ; clock      ; 8.886 ; 8.886 ; Rise       ; clock           ;
;  ALUOutW_out[8]   ; clock      ; 7.721 ; 7.721 ; Rise       ; clock           ;
;  ALUOutW_out[9]   ; clock      ; 8.462 ; 8.462 ; Rise       ; clock           ;
;  ALUOutW_out[10]  ; clock      ; 7.936 ; 7.936 ; Rise       ; clock           ;
;  ALUOutW_out[11]  ; clock      ; 8.375 ; 8.375 ; Rise       ; clock           ;
;  ALUOutW_out[12]  ; clock      ; 8.212 ; 8.212 ; Rise       ; clock           ;
;  ALUOutW_out[13]  ; clock      ; 7.635 ; 7.635 ; Rise       ; clock           ;
;  ALUOutW_out[14]  ; clock      ; 7.737 ; 7.737 ; Rise       ; clock           ;
;  ALUOutW_out[15]  ; clock      ; 7.966 ; 7.966 ; Rise       ; clock           ;
;  ALUOutW_out[16]  ; clock      ; 7.710 ; 7.710 ; Rise       ; clock           ;
;  ALUOutW_out[17]  ; clock      ; 8.442 ; 8.442 ; Rise       ; clock           ;
;  ALUOutW_out[18]  ; clock      ; 8.445 ; 8.445 ; Rise       ; clock           ;
;  ALUOutW_out[19]  ; clock      ; 8.403 ; 8.403 ; Rise       ; clock           ;
;  ALUOutW_out[20]  ; clock      ; 8.446 ; 8.446 ; Rise       ; clock           ;
;  ALUOutW_out[21]  ; clock      ; 8.648 ; 8.648 ; Rise       ; clock           ;
;  ALUOutW_out[22]  ; clock      ; 7.930 ; 7.930 ; Rise       ; clock           ;
;  ALUOutW_out[23]  ; clock      ; 8.278 ; 8.278 ; Rise       ; clock           ;
;  ALUOutW_out[24]  ; clock      ; 8.269 ; 8.269 ; Rise       ; clock           ;
;  ALUOutW_out[25]  ; clock      ; 7.943 ; 7.943 ; Rise       ; clock           ;
;  ALUOutW_out[26]  ; clock      ; 7.498 ; 7.498 ; Rise       ; clock           ;
;  ALUOutW_out[27]  ; clock      ; 8.677 ; 8.677 ; Rise       ; clock           ;
;  ALUOutW_out[28]  ; clock      ; 8.217 ; 8.217 ; Rise       ; clock           ;
;  ALUOutW_out[29]  ; clock      ; 8.309 ; 8.309 ; Rise       ; clock           ;
;  ALUOutW_out[30]  ; clock      ; 8.204 ; 8.204 ; Rise       ; clock           ;
;  ALUOutW_out[31]  ; clock      ; 8.558 ; 8.558 ; Rise       ; clock           ;
; PC_atual_out[*]   ; clock      ; 6.899 ; 6.899 ; Rise       ; clock           ;
;  PC_atual_out[2]  ; clock      ; 6.601 ; 6.601 ; Rise       ; clock           ;
;  PC_atual_out[3]  ; clock      ; 6.603 ; 6.603 ; Rise       ; clock           ;
;  PC_atual_out[4]  ; clock      ; 6.550 ; 6.550 ; Rise       ; clock           ;
;  PC_atual_out[5]  ; clock      ; 6.605 ; 6.605 ; Rise       ; clock           ;
;  PC_atual_out[6]  ; clock      ; 6.819 ; 6.819 ; Rise       ; clock           ;
;  PC_atual_out[7]  ; clock      ; 6.600 ; 6.600 ; Rise       ; clock           ;
;  PC_atual_out[8]  ; clock      ; 6.451 ; 6.451 ; Rise       ; clock           ;
;  PC_atual_out[9]  ; clock      ; 6.859 ; 6.859 ; Rise       ; clock           ;
;  PC_atual_out[10] ; clock      ; 6.299 ; 6.299 ; Rise       ; clock           ;
;  PC_atual_out[11] ; clock      ; 6.433 ; 6.433 ; Rise       ; clock           ;
;  PC_atual_out[12] ; clock      ; 6.610 ; 6.610 ; Rise       ; clock           ;
;  PC_atual_out[13] ; clock      ; 6.307 ; 6.307 ; Rise       ; clock           ;
;  PC_atual_out[14] ; clock      ; 6.573 ; 6.573 ; Rise       ; clock           ;
;  PC_atual_out[15] ; clock      ; 6.828 ; 6.828 ; Rise       ; clock           ;
;  PC_atual_out[16] ; clock      ; 6.569 ; 6.569 ; Rise       ; clock           ;
;  PC_atual_out[17] ; clock      ; 6.598 ; 6.598 ; Rise       ; clock           ;
;  PC_atual_out[18] ; clock      ; 6.561 ; 6.561 ; Rise       ; clock           ;
;  PC_atual_out[19] ; clock      ; 6.732 ; 6.732 ; Rise       ; clock           ;
;  PC_atual_out[20] ; clock      ; 6.899 ; 6.899 ; Rise       ; clock           ;
;  PC_atual_out[21] ; clock      ; 6.600 ; 6.600 ; Rise       ; clock           ;
;  PC_atual_out[22] ; clock      ; 6.253 ; 6.253 ; Rise       ; clock           ;
;  PC_atual_out[23] ; clock      ; 6.252 ; 6.252 ; Rise       ; clock           ;
;  PC_atual_out[24] ; clock      ; 6.575 ; 6.575 ; Rise       ; clock           ;
;  PC_atual_out[25] ; clock      ; 6.585 ; 6.585 ; Rise       ; clock           ;
;  PC_atual_out[26] ; clock      ; 6.883 ; 6.883 ; Rise       ; clock           ;
;  PC_atual_out[27] ; clock      ; 6.603 ; 6.603 ; Rise       ; clock           ;
;  PC_atual_out[28] ; clock      ; 6.599 ; 6.599 ; Rise       ; clock           ;
;  PC_atual_out[29] ; clock      ; 6.574 ; 6.574 ; Rise       ; clock           ;
;  PC_atual_out[30] ; clock      ; 6.555 ; 6.555 ; Rise       ; clock           ;
;  PC_atual_out[31] ; clock      ; 6.737 ; 6.737 ; Rise       ; clock           ;
; RegWriteW_out     ; clock      ; 7.981 ; 7.981 ; Rise       ; clock           ;
; WriteRegW_out[*]  ; clock      ; 8.629 ; 8.629 ; Rise       ; clock           ;
;  WriteRegW_out[0] ; clock      ; 8.629 ; 8.629 ; Rise       ; clock           ;
;  WriteRegW_out[1] ; clock      ; 7.644 ; 7.644 ; Rise       ; clock           ;
;  WriteRegW_out[2] ; clock      ; 8.455 ; 8.455 ; Rise       ; clock           ;
;  WriteRegW_out[3] ; clock      ; 8.621 ; 8.621 ; Rise       ; clock           ;
;  WriteRegW_out[4] ; clock      ; 7.989 ; 7.989 ; Rise       ; clock           ;
+-------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; ALUOutW_out[*]    ; clock      ; 7.397 ; 7.397 ; Rise       ; clock           ;
;  ALUOutW_out[0]   ; clock      ; 7.440 ; 7.440 ; Rise       ; clock           ;
;  ALUOutW_out[1]   ; clock      ; 9.302 ; 9.302 ; Rise       ; clock           ;
;  ALUOutW_out[2]   ; clock      ; 8.427 ; 8.427 ; Rise       ; clock           ;
;  ALUOutW_out[3]   ; clock      ; 8.155 ; 8.155 ; Rise       ; clock           ;
;  ALUOutW_out[4]   ; clock      ; 7.397 ; 7.397 ; Rise       ; clock           ;
;  ALUOutW_out[5]   ; clock      ; 7.432 ; 7.432 ; Rise       ; clock           ;
;  ALUOutW_out[6]   ; clock      ; 8.572 ; 8.572 ; Rise       ; clock           ;
;  ALUOutW_out[7]   ; clock      ; 8.886 ; 8.886 ; Rise       ; clock           ;
;  ALUOutW_out[8]   ; clock      ; 7.721 ; 7.721 ; Rise       ; clock           ;
;  ALUOutW_out[9]   ; clock      ; 8.462 ; 8.462 ; Rise       ; clock           ;
;  ALUOutW_out[10]  ; clock      ; 7.936 ; 7.936 ; Rise       ; clock           ;
;  ALUOutW_out[11]  ; clock      ; 8.375 ; 8.375 ; Rise       ; clock           ;
;  ALUOutW_out[12]  ; clock      ; 8.212 ; 8.212 ; Rise       ; clock           ;
;  ALUOutW_out[13]  ; clock      ; 7.635 ; 7.635 ; Rise       ; clock           ;
;  ALUOutW_out[14]  ; clock      ; 7.737 ; 7.737 ; Rise       ; clock           ;
;  ALUOutW_out[15]  ; clock      ; 7.966 ; 7.966 ; Rise       ; clock           ;
;  ALUOutW_out[16]  ; clock      ; 7.710 ; 7.710 ; Rise       ; clock           ;
;  ALUOutW_out[17]  ; clock      ; 8.442 ; 8.442 ; Rise       ; clock           ;
;  ALUOutW_out[18]  ; clock      ; 8.445 ; 8.445 ; Rise       ; clock           ;
;  ALUOutW_out[19]  ; clock      ; 8.403 ; 8.403 ; Rise       ; clock           ;
;  ALUOutW_out[20]  ; clock      ; 8.446 ; 8.446 ; Rise       ; clock           ;
;  ALUOutW_out[21]  ; clock      ; 8.648 ; 8.648 ; Rise       ; clock           ;
;  ALUOutW_out[22]  ; clock      ; 7.930 ; 7.930 ; Rise       ; clock           ;
;  ALUOutW_out[23]  ; clock      ; 8.278 ; 8.278 ; Rise       ; clock           ;
;  ALUOutW_out[24]  ; clock      ; 8.269 ; 8.269 ; Rise       ; clock           ;
;  ALUOutW_out[25]  ; clock      ; 7.943 ; 7.943 ; Rise       ; clock           ;
;  ALUOutW_out[26]  ; clock      ; 7.498 ; 7.498 ; Rise       ; clock           ;
;  ALUOutW_out[27]  ; clock      ; 8.677 ; 8.677 ; Rise       ; clock           ;
;  ALUOutW_out[28]  ; clock      ; 8.217 ; 8.217 ; Rise       ; clock           ;
;  ALUOutW_out[29]  ; clock      ; 8.309 ; 8.309 ; Rise       ; clock           ;
;  ALUOutW_out[30]  ; clock      ; 8.204 ; 8.204 ; Rise       ; clock           ;
;  ALUOutW_out[31]  ; clock      ; 8.558 ; 8.558 ; Rise       ; clock           ;
; PC_atual_out[*]   ; clock      ; 6.252 ; 6.252 ; Rise       ; clock           ;
;  PC_atual_out[2]  ; clock      ; 6.601 ; 6.601 ; Rise       ; clock           ;
;  PC_atual_out[3]  ; clock      ; 6.603 ; 6.603 ; Rise       ; clock           ;
;  PC_atual_out[4]  ; clock      ; 6.550 ; 6.550 ; Rise       ; clock           ;
;  PC_atual_out[5]  ; clock      ; 6.605 ; 6.605 ; Rise       ; clock           ;
;  PC_atual_out[6]  ; clock      ; 6.819 ; 6.819 ; Rise       ; clock           ;
;  PC_atual_out[7]  ; clock      ; 6.600 ; 6.600 ; Rise       ; clock           ;
;  PC_atual_out[8]  ; clock      ; 6.451 ; 6.451 ; Rise       ; clock           ;
;  PC_atual_out[9]  ; clock      ; 6.859 ; 6.859 ; Rise       ; clock           ;
;  PC_atual_out[10] ; clock      ; 6.299 ; 6.299 ; Rise       ; clock           ;
;  PC_atual_out[11] ; clock      ; 6.433 ; 6.433 ; Rise       ; clock           ;
;  PC_atual_out[12] ; clock      ; 6.610 ; 6.610 ; Rise       ; clock           ;
;  PC_atual_out[13] ; clock      ; 6.307 ; 6.307 ; Rise       ; clock           ;
;  PC_atual_out[14] ; clock      ; 6.573 ; 6.573 ; Rise       ; clock           ;
;  PC_atual_out[15] ; clock      ; 6.828 ; 6.828 ; Rise       ; clock           ;
;  PC_atual_out[16] ; clock      ; 6.569 ; 6.569 ; Rise       ; clock           ;
;  PC_atual_out[17] ; clock      ; 6.598 ; 6.598 ; Rise       ; clock           ;
;  PC_atual_out[18] ; clock      ; 6.561 ; 6.561 ; Rise       ; clock           ;
;  PC_atual_out[19] ; clock      ; 6.732 ; 6.732 ; Rise       ; clock           ;
;  PC_atual_out[20] ; clock      ; 6.899 ; 6.899 ; Rise       ; clock           ;
;  PC_atual_out[21] ; clock      ; 6.600 ; 6.600 ; Rise       ; clock           ;
;  PC_atual_out[22] ; clock      ; 6.253 ; 6.253 ; Rise       ; clock           ;
;  PC_atual_out[23] ; clock      ; 6.252 ; 6.252 ; Rise       ; clock           ;
;  PC_atual_out[24] ; clock      ; 6.575 ; 6.575 ; Rise       ; clock           ;
;  PC_atual_out[25] ; clock      ; 6.585 ; 6.585 ; Rise       ; clock           ;
;  PC_atual_out[26] ; clock      ; 6.883 ; 6.883 ; Rise       ; clock           ;
;  PC_atual_out[27] ; clock      ; 6.603 ; 6.603 ; Rise       ; clock           ;
;  PC_atual_out[28] ; clock      ; 6.599 ; 6.599 ; Rise       ; clock           ;
;  PC_atual_out[29] ; clock      ; 6.574 ; 6.574 ; Rise       ; clock           ;
;  PC_atual_out[30] ; clock      ; 6.555 ; 6.555 ; Rise       ; clock           ;
;  PC_atual_out[31] ; clock      ; 6.737 ; 6.737 ; Rise       ; clock           ;
; RegWriteW_out     ; clock      ; 7.981 ; 7.981 ; Rise       ; clock           ;
; WriteRegW_out[*]  ; clock      ; 7.644 ; 7.644 ; Rise       ; clock           ;
;  WriteRegW_out[0] ; clock      ; 8.629 ; 8.629 ; Rise       ; clock           ;
;  WriteRegW_out[1] ; clock      ; 7.644 ; 7.644 ; Rise       ; clock           ;
;  WriteRegW_out[2] ; clock      ; 8.455 ; 8.455 ; Rise       ; clock           ;
;  WriteRegW_out[3] ; clock      ; 8.621 ; 8.621 ; Rise       ; clock           ;
;  WriteRegW_out[4] ; clock      ; 7.989 ; 7.989 ; Rise       ; clock           ;
+-------------------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -2.769 ; -268.829      ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -1.880 ; -937.020              ;
+-------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock'                                                                                                                         ;
+--------+----------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -2.769 ; regE:instancia_regE|RtE[0]       ; regW:instancia_regW|ALUOutW[27] ; clock        ; clock       ; 1.000        ; -0.038     ; 3.763      ;
; -2.769 ; regE:instancia_regE|RtE[0]       ; regW:instancia_regW|ALUOutW[31] ; clock        ; clock       ; 1.000        ; -0.008     ; 3.793      ;
; -2.748 ; regW:instancia_regW|WriteRegW[3] ; regW:instancia_regW|ALUOutW[27] ; clock        ; clock       ; 1.000        ; -0.038     ; 3.742      ;
; -2.748 ; regW:instancia_regW|WriteRegW[3] ; regW:instancia_regW|ALUOutW[31] ; clock        ; clock       ; 1.000        ; -0.008     ; 3.772      ;
; -2.745 ; regW:instancia_regW|WriteRegW[2] ; regW:instancia_regW|ALUOutW[27] ; clock        ; clock       ; 1.000        ; -0.038     ; 3.739      ;
; -2.745 ; regW:instancia_regW|WriteRegW[2] ; regW:instancia_regW|ALUOutW[31] ; clock        ; clock       ; 1.000        ; -0.008     ; 3.769      ;
; -2.740 ; regE:instancia_regE|RtE[0]       ; regW:instancia_regW|ALUOutW[30] ; clock        ; clock       ; 1.000        ; -0.008     ; 3.764      ;
; -2.719 ; regW:instancia_regW|WriteRegW[3] ; regW:instancia_regW|ALUOutW[30] ; clock        ; clock       ; 1.000        ; -0.008     ; 3.743      ;
; -2.716 ; regW:instancia_regW|WriteRegW[2] ; regW:instancia_regW|ALUOutW[30] ; clock        ; clock       ; 1.000        ; -0.008     ; 3.740      ;
; -2.703 ; regE:instancia_regE|RsE[1]       ; regW:instancia_regW|ALUOutW[27] ; clock        ; clock       ; 1.000        ; -0.032     ; 3.703      ;
; -2.702 ; regE:instancia_regE|RtE[2]       ; regW:instancia_regW|ALUOutW[27] ; clock        ; clock       ; 1.000        ; -0.038     ; 3.696      ;
; -2.702 ; regE:instancia_regE|RtE[2]       ; regW:instancia_regW|ALUOutW[31] ; clock        ; clock       ; 1.000        ; -0.008     ; 3.726      ;
; -2.687 ; regE:instancia_regE|RsE[0]       ; regW:instancia_regW|ALUOutW[27] ; clock        ; clock       ; 1.000        ; -0.032     ; 3.687      ;
; -2.677 ; regE:instancia_regE|RsE[1]       ; regW:instancia_regW|ALUOutW[31] ; clock        ; clock       ; 1.000        ; -0.002     ; 3.707      ;
; -2.674 ; regE:instancia_regE|RsE[1]       ; regW:instancia_regW|ALUOutW[30] ; clock        ; clock       ; 1.000        ; -0.002     ; 3.704      ;
; -2.673 ; regE:instancia_regE|RtE[2]       ; regW:instancia_regW|ALUOutW[30] ; clock        ; clock       ; 1.000        ; -0.008     ; 3.697      ;
; -2.672 ; regE:instancia_regE|RtE[1]       ; regW:instancia_regW|ALUOutW[27] ; clock        ; clock       ; 1.000        ; -0.038     ; 3.666      ;
; -2.672 ; regE:instancia_regE|RtE[1]       ; regW:instancia_regW|ALUOutW[31] ; clock        ; clock       ; 1.000        ; -0.008     ; 3.696      ;
; -2.672 ; regE:instancia_regE|RsE[2]       ; regW:instancia_regW|ALUOutW[27] ; clock        ; clock       ; 1.000        ; -0.032     ; 3.672      ;
; -2.664 ; regE:instancia_regE|RtE[0]       ; regW:instancia_regW|ALUOutW[28] ; clock        ; clock       ; 1.000        ; -0.008     ; 3.688      ;
; -2.661 ; regE:instancia_regE|RsE[0]       ; regW:instancia_regW|ALUOutW[31] ; clock        ; clock       ; 1.000        ; -0.002     ; 3.691      ;
; -2.658 ; regE:instancia_regE|RsE[0]       ; regW:instancia_regW|ALUOutW[30] ; clock        ; clock       ; 1.000        ; -0.002     ; 3.688      ;
; -2.646 ; regE:instancia_regE|RsE[2]       ; regW:instancia_regW|ALUOutW[31] ; clock        ; clock       ; 1.000        ; -0.002     ; 3.676      ;
; -2.643 ; regE:instancia_regE|RtE[1]       ; regW:instancia_regW|ALUOutW[30] ; clock        ; clock       ; 1.000        ; -0.008     ; 3.667      ;
; -2.643 ; regE:instancia_regE|RsE[2]       ; regW:instancia_regW|ALUOutW[30] ; clock        ; clock       ; 1.000        ; -0.002     ; 3.673      ;
; -2.643 ; regW:instancia_regW|WriteRegW[3] ; regW:instancia_regW|ALUOutW[28] ; clock        ; clock       ; 1.000        ; -0.008     ; 3.667      ;
; -2.640 ; regW:instancia_regW|WriteRegW[2] ; regW:instancia_regW|ALUOutW[28] ; clock        ; clock       ; 1.000        ; -0.008     ; 3.664      ;
; -2.632 ; regE:instancia_regE|RtE[0]       ; regW:instancia_regW|ALUOutW[29] ; clock        ; clock       ; 1.000        ; -0.013     ; 3.651      ;
; -2.630 ; regE:instancia_regE|RtE[3]       ; regW:instancia_regW|ALUOutW[27] ; clock        ; clock       ; 1.000        ; -0.038     ; 3.624      ;
; -2.630 ; regE:instancia_regE|RtE[3]       ; regW:instancia_regW|ALUOutW[31] ; clock        ; clock       ; 1.000        ; -0.008     ; 3.654      ;
; -2.627 ; regW:instancia_regW|WriteRegW[0] ; regW:instancia_regW|ALUOutW[27] ; clock        ; clock       ; 1.000        ; -0.038     ; 3.621      ;
; -2.627 ; regW:instancia_regW|WriteRegW[0] ; regW:instancia_regW|ALUOutW[31] ; clock        ; clock       ; 1.000        ; -0.008     ; 3.651      ;
; -2.611 ; regW:instancia_regW|WriteRegW[3] ; regW:instancia_regW|ALUOutW[29] ; clock        ; clock       ; 1.000        ; -0.013     ; 3.630      ;
; -2.608 ; regW:instancia_regW|WriteRegW[2] ; regW:instancia_regW|ALUOutW[29] ; clock        ; clock       ; 1.000        ; -0.013     ; 3.627      ;
; -2.601 ; regE:instancia_regE|RtE[3]       ; regW:instancia_regW|ALUOutW[30] ; clock        ; clock       ; 1.000        ; -0.008     ; 3.625      ;
; -2.598 ; regW:instancia_regW|WriteRegW[0] ; regW:instancia_regW|ALUOutW[30] ; clock        ; clock       ; 1.000        ; -0.008     ; 3.622      ;
; -2.598 ; regE:instancia_regE|RsE[1]       ; regW:instancia_regW|ALUOutW[28] ; clock        ; clock       ; 1.000        ; -0.002     ; 3.628      ;
; -2.597 ; regE:instancia_regE|RtE[2]       ; regW:instancia_regW|ALUOutW[28] ; clock        ; clock       ; 1.000        ; -0.008     ; 3.621      ;
; -2.594 ; regE:instancia_regE|RsE[3]       ; regW:instancia_regW|ALUOutW[27] ; clock        ; clock       ; 1.000        ; -0.032     ; 3.594      ;
; -2.584 ; regW:instancia_regW|WriteRegW[1] ; regW:instancia_regW|ALUOutW[27] ; clock        ; clock       ; 1.000        ; -0.038     ; 3.578      ;
; -2.582 ; regE:instancia_regE|RsE[0]       ; regW:instancia_regW|ALUOutW[28] ; clock        ; clock       ; 1.000        ; -0.002     ; 3.612      ;
; -2.568 ; regE:instancia_regE|RsE[3]       ; regW:instancia_regW|ALUOutW[31] ; clock        ; clock       ; 1.000        ; -0.002     ; 3.598      ;
; -2.567 ; regE:instancia_regE|RtE[1]       ; regW:instancia_regW|ALUOutW[28] ; clock        ; clock       ; 1.000        ; -0.008     ; 3.591      ;
; -2.567 ; regE:instancia_regE|RsE[2]       ; regW:instancia_regW|ALUOutW[28] ; clock        ; clock       ; 1.000        ; -0.002     ; 3.597      ;
; -2.566 ; regE:instancia_regE|RsE[1]       ; regW:instancia_regW|ALUOutW[29] ; clock        ; clock       ; 1.000        ; -0.007     ; 3.591      ;
; -2.565 ; regE:instancia_regE|RsE[3]       ; regW:instancia_regW|ALUOutW[30] ; clock        ; clock       ; 1.000        ; -0.002     ; 3.595      ;
; -2.565 ; regE:instancia_regE|RtE[2]       ; regW:instancia_regW|ALUOutW[29] ; clock        ; clock       ; 1.000        ; -0.013     ; 3.584      ;
; -2.558 ; regW:instancia_regW|WriteRegW[1] ; regW:instancia_regW|ALUOutW[31] ; clock        ; clock       ; 1.000        ; -0.008     ; 3.582      ;
; -2.556 ; regE:instancia_regE|RtE[0]       ; regW:instancia_regW|ALUOutW[25] ; clock        ; clock       ; 1.000        ; -0.013     ; 3.575      ;
; -2.555 ; regW:instancia_regW|WriteRegW[1] ; regW:instancia_regW|ALUOutW[30] ; clock        ; clock       ; 1.000        ; -0.008     ; 3.579      ;
; -2.550 ; regE:instancia_regE|RsE[0]       ; regW:instancia_regW|ALUOutW[29] ; clock        ; clock       ; 1.000        ; -0.007     ; 3.575      ;
; -2.535 ; regE:instancia_regE|RtE[1]       ; regW:instancia_regW|ALUOutW[29] ; clock        ; clock       ; 1.000        ; -0.013     ; 3.554      ;
; -2.535 ; regE:instancia_regE|RsE[2]       ; regW:instancia_regW|ALUOutW[29] ; clock        ; clock       ; 1.000        ; -0.007     ; 3.560      ;
; -2.535 ; regW:instancia_regW|WriteRegW[3] ; regW:instancia_regW|ALUOutW[25] ; clock        ; clock       ; 1.000        ; -0.013     ; 3.554      ;
; -2.532 ; regW:instancia_regW|WriteRegW[2] ; regW:instancia_regW|ALUOutW[25] ; clock        ; clock       ; 1.000        ; -0.013     ; 3.551      ;
; -2.525 ; regE:instancia_regE|RtE[3]       ; regW:instancia_regW|ALUOutW[28] ; clock        ; clock       ; 1.000        ; -0.008     ; 3.549      ;
; -2.523 ; regE:instancia_regE|RtE[0]       ; regW:instancia_regW|ALUOutW[26] ; clock        ; clock       ; 1.000        ; -0.013     ; 3.542      ;
; -2.522 ; regW:instancia_regW|WriteRegW[0] ; regW:instancia_regW|ALUOutW[28] ; clock        ; clock       ; 1.000        ; -0.008     ; 3.546      ;
; -2.519 ; regE:instancia_regE|RtE[0]       ; regW:instancia_regW|ALUOutW[24] ; clock        ; clock       ; 1.000        ; -0.008     ; 3.543      ;
; -2.502 ; regW:instancia_regW|WriteRegW[3] ; regW:instancia_regW|ALUOutW[26] ; clock        ; clock       ; 1.000        ; -0.013     ; 3.521      ;
; -2.499 ; regW:instancia_regW|WriteRegW[2] ; regW:instancia_regW|ALUOutW[26] ; clock        ; clock       ; 1.000        ; -0.013     ; 3.518      ;
; -2.498 ; regW:instancia_regW|WriteRegW[3] ; regW:instancia_regW|ALUOutW[24] ; clock        ; clock       ; 1.000        ; -0.008     ; 3.522      ;
; -2.495 ; regW:instancia_regW|WriteRegW[2] ; regW:instancia_regW|ALUOutW[24] ; clock        ; clock       ; 1.000        ; -0.008     ; 3.519      ;
; -2.493 ; regE:instancia_regE|RtE[3]       ; regW:instancia_regW|ALUOutW[29] ; clock        ; clock       ; 1.000        ; -0.013     ; 3.512      ;
; -2.492 ; regE:instancia_regE|RtE[0]       ; regW:instancia_regW|ALUOutW[23] ; clock        ; clock       ; 1.000        ; -0.008     ; 3.516      ;
; -2.490 ; regW:instancia_regW|WriteRegW[0] ; regW:instancia_regW|ALUOutW[29] ; clock        ; clock       ; 1.000        ; -0.013     ; 3.509      ;
; -2.489 ; regE:instancia_regE|RsE[3]       ; regW:instancia_regW|ALUOutW[28] ; clock        ; clock       ; 1.000        ; -0.002     ; 3.519      ;
; -2.489 ; regE:instancia_regE|RtE[2]       ; regW:instancia_regW|ALUOutW[25] ; clock        ; clock       ; 1.000        ; -0.013     ; 3.508      ;
; -2.479 ; regW:instancia_regW|WriteRegW[1] ; regW:instancia_regW|ALUOutW[28] ; clock        ; clock       ; 1.000        ; -0.008     ; 3.503      ;
; -2.471 ; regW:instancia_regW|WriteRegW[3] ; regW:instancia_regW|ALUOutW[23] ; clock        ; clock       ; 1.000        ; -0.008     ; 3.495      ;
; -2.468 ; regW:instancia_regW|WriteRegW[2] ; regW:instancia_regW|ALUOutW[23] ; clock        ; clock       ; 1.000        ; -0.008     ; 3.492      ;
; -2.466 ; regW:instancia_regW|RegWriteW    ; regW:instancia_regW|ALUOutW[27] ; clock        ; clock       ; 1.000        ; -0.038     ; 3.460      ;
; -2.466 ; regW:instancia_regW|RegWriteW    ; regW:instancia_regW|ALUOutW[31] ; clock        ; clock       ; 1.000        ; -0.008     ; 3.490      ;
; -2.464 ; regE:instancia_regE|RsE[1]       ; regW:instancia_regW|ALUOutW[25] ; clock        ; clock       ; 1.000        ; -0.007     ; 3.489      ;
; -2.462 ; regE:instancia_regE|RtE[4]       ; regW:instancia_regW|ALUOutW[27] ; clock        ; clock       ; 1.000        ; -0.038     ; 3.456      ;
; -2.462 ; regE:instancia_regE|RtE[4]       ; regW:instancia_regW|ALUOutW[31] ; clock        ; clock       ; 1.000        ; -0.008     ; 3.486      ;
; -2.459 ; regE:instancia_regE|RtE[1]       ; regW:instancia_regW|ALUOutW[25] ; clock        ; clock       ; 1.000        ; -0.013     ; 3.478      ;
; -2.457 ; regE:instancia_regE|RsE[3]       ; regW:instancia_regW|ALUOutW[29] ; clock        ; clock       ; 1.000        ; -0.007     ; 3.482      ;
; -2.456 ; regE:instancia_regE|RtE[2]       ; regW:instancia_regW|ALUOutW[26] ; clock        ; clock       ; 1.000        ; -0.013     ; 3.475      ;
; -2.453 ; regE:instancia_regE|RsE[1]       ; regW:instancia_regW|ALUOutW[24] ; clock        ; clock       ; 1.000        ; -0.002     ; 3.483      ;
; -2.452 ; regE:instancia_regE|RtE[2]       ; regW:instancia_regW|ALUOutW[24] ; clock        ; clock       ; 1.000        ; -0.008     ; 3.476      ;
; -2.448 ; regE:instancia_regE|RsE[0]       ; regW:instancia_regW|ALUOutW[25] ; clock        ; clock       ; 1.000        ; -0.007     ; 3.473      ;
; -2.447 ; regW:instancia_regW|WriteRegW[1] ; regW:instancia_regW|ALUOutW[29] ; clock        ; clock       ; 1.000        ; -0.013     ; 3.466      ;
; -2.437 ; regW:instancia_regW|RegWriteW    ; regW:instancia_regW|ALUOutW[30] ; clock        ; clock       ; 1.000        ; -0.008     ; 3.461      ;
; -2.437 ; regE:instancia_regE|RsE[0]       ; regW:instancia_regW|ALUOutW[24] ; clock        ; clock       ; 1.000        ; -0.002     ; 3.467      ;
; -2.433 ; regE:instancia_regE|RtE[4]       ; regW:instancia_regW|ALUOutW[30] ; clock        ; clock       ; 1.000        ; -0.008     ; 3.457      ;
; -2.433 ; regE:instancia_regE|RsE[2]       ; regW:instancia_regW|ALUOutW[25] ; clock        ; clock       ; 1.000        ; -0.007     ; 3.458      ;
; -2.431 ; regE:instancia_regE|RsE[1]       ; regW:instancia_regW|ALUOutW[26] ; clock        ; clock       ; 1.000        ; -0.007     ; 3.456      ;
; -2.426 ; regE:instancia_regE|RtE[1]       ; regW:instancia_regW|ALUOutW[26] ; clock        ; clock       ; 1.000        ; -0.013     ; 3.445      ;
; -2.425 ; regE:instancia_regE|RtE[2]       ; regW:instancia_regW|ALUOutW[23] ; clock        ; clock       ; 1.000        ; -0.008     ; 3.449      ;
; -2.422 ; regE:instancia_regE|RtE[1]       ; regW:instancia_regW|ALUOutW[24] ; clock        ; clock       ; 1.000        ; -0.008     ; 3.446      ;
; -2.422 ; regE:instancia_regE|RsE[2]       ; regW:instancia_regW|ALUOutW[24] ; clock        ; clock       ; 1.000        ; -0.002     ; 3.452      ;
; -2.417 ; regE:instancia_regE|RtE[3]       ; regW:instancia_regW|ALUOutW[25] ; clock        ; clock       ; 1.000        ; -0.013     ; 3.436      ;
; -2.415 ; regE:instancia_regE|RsE[0]       ; regW:instancia_regW|ALUOutW[26] ; clock        ; clock       ; 1.000        ; -0.007     ; 3.440      ;
; -2.414 ; regW:instancia_regW|WriteRegW[0] ; regW:instancia_regW|ALUOutW[25] ; clock        ; clock       ; 1.000        ; -0.013     ; 3.433      ;
; -2.400 ; regE:instancia_regE|RsE[2]       ; regW:instancia_regW|ALUOutW[26] ; clock        ; clock       ; 1.000        ; -0.007     ; 3.425      ;
; -2.400 ; regE:instancia_regE|RsE[1]       ; regW:instancia_regW|ALUOutW[23] ; clock        ; clock       ; 1.000        ; -0.002     ; 3.430      ;
; -2.395 ; regE:instancia_regE|RtE[1]       ; regW:instancia_regW|ALUOutW[23] ; clock        ; clock       ; 1.000        ; -0.008     ; 3.419      ;
; -2.384 ; regE:instancia_regE|RtE[3]       ; regW:instancia_regW|ALUOutW[26] ; clock        ; clock       ; 1.000        ; -0.013     ; 3.403      ;
; -2.384 ; regE:instancia_regE|RsE[0]       ; regW:instancia_regW|ALUOutW[23] ; clock        ; clock       ; 1.000        ; -0.002     ; 3.414      ;
+--------+----------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock'                                                                                                                            ;
+-------+----------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; regPC:instancia_regPC|saida[2]   ; regPC:instancia_regPC|saida[2]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.241 ; regPC:instancia_regPC|saida[31]  ; regPC:instancia_regPC|saida[31]    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; regD:instancia_regD|InstrD[23]   ; regE:instancia_regE|RsE[2]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.393      ;
; 0.253 ; regD:instancia_regD|InstrD[0]    ; regE:instancia_regE|ALUControlE[0] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.405      ;
; 0.256 ; regD:instancia_regD|InstrD[31]   ; regE:instancia_regE|RegWriteE      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.408      ;
; 0.257 ; regD:instancia_regD|InstrD[31]   ; regE:instancia_regE|RegDstE        ; clock        ; clock       ; 0.000        ; 0.000      ; 0.409      ;
; 0.298 ; regD:instancia_regD|InstrD[1]    ; regE:instancia_regE|ALUControlE[0] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.450      ;
; 0.320 ; regD:instancia_regD|InstrD[29]   ; regE:instancia_regE|RegDstE        ; clock        ; clock       ; 0.000        ; 0.000      ; 0.472      ;
; 0.325 ; regD:instancia_regD|InstrD[12]   ; regE:instancia_regE|SignImmE[12]   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.477      ;
; 0.325 ; regD:instancia_regD|InstrD[11]   ; regE:instancia_regE|SignImmE[11]   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.477      ;
; 0.325 ; regD:instancia_regD|InstrD[6]    ; regE:instancia_regE|SignImmE[6]    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.477      ;
; 0.326 ; regD:instancia_regD|InstrD[15]   ; regE:instancia_regE|SignImmE[15]   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.478      ;
; 0.327 ; regE:instancia_regE|RtE[3]       ; regW:instancia_regW|WriteRegW[3]   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.479      ;
; 0.328 ; regD:instancia_regD|InstrD[9]    ; regE:instancia_regE|SignImmE[9]    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.480      ;
; 0.328 ; regD:instancia_regD|InstrD[10]   ; regE:instancia_regE|SignImmE[10]   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.480      ;
; 0.329 ; regD:instancia_regD|InstrD[14]   ; regE:instancia_regE|SignImmE[14]   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; regD:instancia_regD|InstrD[7]    ; regE:instancia_regE|SignImmE[7]    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.481      ;
; 0.333 ; regE:instancia_regE|SignImmE[13] ; regW:instancia_regW|WriteRegW[2]   ; clock        ; clock       ; 0.000        ; -0.002     ; 0.483      ;
; 0.355 ; regPC:instancia_regPC|saida[17]  ; regPC:instancia_regPC|saida[17]    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.507      ;
; 0.358 ; regPC:instancia_regPC|saida[10]  ; regPC:instancia_regPC|saida[10]    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; regPC:instancia_regPC|saida[12]  ; regPC:instancia_regPC|saida[12]    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; regPC:instancia_regPC|saida[30]  ; regPC:instancia_regPC|saida[30]    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; regPC:instancia_regPC|saida[18]  ; regPC:instancia_regPC|saida[18]    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; regPC:instancia_regPC|saida[19]  ; regPC:instancia_regPC|saida[19]    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; regPC:instancia_regPC|saida[26]  ; regPC:instancia_regPC|saida[26]    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; regPC:instancia_regPC|saida[28]  ; regPC:instancia_regPC|saida[28]    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; regPC:instancia_regPC|saida[5]   ; regPC:instancia_regPC|saida[5]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; regPC:instancia_regPC|saida[8]   ; regPC:instancia_regPC|saida[8]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; regPC:instancia_regPC|saida[14]  ; regPC:instancia_regPC|saida[14]    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; regPC:instancia_regPC|saida[15]  ; regPC:instancia_regPC|saida[15]    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; regPC:instancia_regPC|saida[16]  ; regPC:instancia_regPC|saida[16]    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; regPC:instancia_regPC|saida[21]  ; regPC:instancia_regPC|saida[21]    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; regPC:instancia_regPC|saida[24]  ; regPC:instancia_regPC|saida[24]    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.513      ;
; 0.363 ; regPC:instancia_regPC|saida[3]   ; regPC:instancia_regPC|saida[3]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.515      ;
; 0.366 ; regE:instancia_regE|RtE[1]       ; regW:instancia_regW|WriteRegW[1]   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.518      ;
; 0.371 ; regPC:instancia_regPC|saida[4]   ; regPC:instancia_regPC|saida[4]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; regPC:instancia_regPC|saida[20]  ; regPC:instancia_regPC|saida[20]    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; regPC:instancia_regPC|saida[25]  ; regPC:instancia_regPC|saida[25]    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; regPC:instancia_regPC|saida[27]  ; regPC:instancia_regPC|saida[27]    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; regPC:instancia_regPC|saida[6]   ; regPC:instancia_regPC|saida[6]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; regPC:instancia_regPC|saida[7]   ; regPC:instancia_regPC|saida[7]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; regPC:instancia_regPC|saida[22]  ; regPC:instancia_regPC|saida[22]    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; regPC:instancia_regPC|saida[23]  ; regPC:instancia_regPC|saida[23]    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; regPC:instancia_regPC|saida[29]  ; regPC:instancia_regPC|saida[29]    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.524      ;
; 0.375 ; regE:instancia_regE|RtE[0]       ; regW:instancia_regW|WriteRegW[0]   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; regE:instancia_regE|RtE[4]       ; regW:instancia_regW|WriteRegW[4]   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.528      ;
; 0.378 ; regD:instancia_regD|InstrD[2]    ; regE:instancia_regE|ALUControlE[1] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.530      ;
; 0.381 ; regD:instancia_regD|InstrD[2]    ; regE:instancia_regE|ALUControlE[0] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.533      ;
; 0.399 ; regD:instancia_regD|InstrD[8]    ; regE:instancia_regE|SignImmE[8]    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.551      ;
; 0.405 ; regD:instancia_regD|InstrD[16]   ; regE:instancia_regE|RtE[0]         ; clock        ; clock       ; 0.000        ; -0.002     ; 0.555      ;
; 0.411 ; regD:instancia_regD|InstrD[13]   ; regE:instancia_regE|SignImmE[13]   ; clock        ; clock       ; 0.000        ; 0.002      ; 0.565      ;
; 0.412 ; regD:instancia_regD|InstrD[17]   ; regE:instancia_regE|RtE[1]         ; clock        ; clock       ; 0.000        ; -0.002     ; 0.562      ;
; 0.412 ; regD:instancia_regD|InstrD[19]   ; regE:instancia_regE|RtE[3]         ; clock        ; clock       ; 0.000        ; -0.002     ; 0.562      ;
; 0.412 ; regD:instancia_regD|InstrD[25]   ; regE:instancia_regE|RsE[4]         ; clock        ; clock       ; 0.000        ; -0.003     ; 0.561      ;
; 0.413 ; regD:instancia_regD|InstrD[20]   ; regE:instancia_regE|RtE[4]         ; clock        ; clock       ; 0.000        ; -0.002     ; 0.563      ;
; 0.418 ; regD:instancia_regD|InstrD[31]   ; regE:instancia_regE|ALUSrcE        ; clock        ; clock       ; 0.000        ; 0.000      ; 0.570      ;
; 0.430 ; regD:instancia_regD|InstrD[21]   ; regE:instancia_regE|RsE[0]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.582      ;
; 0.435 ; regD:instancia_regD|InstrD[5]    ; regE:instancia_regE|SignImmE[5]    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.587      ;
; 0.436 ; regPC:instancia_regPC|saida[9]   ; regPC:instancia_regPC|saida[9]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.588      ;
; 0.437 ; regPC:instancia_regPC|saida[11]  ; regPC:instancia_regPC|saida[11]    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.589      ;
; 0.440 ; regPC:instancia_regPC|saida[13]  ; regPC:instancia_regPC|saida[13]    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.592      ;
; 0.447 ; regPC:instancia_regPC|saida[2]   ; regPC:instancia_regPC|saida[3]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.599      ;
; 0.453 ; regE:instancia_regE|SignImmE[11] ; regW:instancia_regW|WriteRegW[0]   ; clock        ; clock       ; 0.000        ; 0.020      ; 0.625      ;
; 0.455 ; regE:instancia_regE|RtE[2]       ; regW:instancia_regW|WriteRegW[2]   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.607      ;
; 0.456 ; regD:instancia_regD|InstrD[29]   ; regE:instancia_regE|ALUSrcE        ; clock        ; clock       ; 0.000        ; 0.000      ; 0.608      ;
; 0.471 ; regD:instancia_regD|InstrD[1]    ; regE:instancia_regE|ALUControlE[1] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.623      ;
; 0.478 ; regD:instancia_regD|InstrD[22]   ; regE:instancia_regE|RsE[1]         ; clock        ; clock       ; 0.000        ; -0.003     ; 0.627      ;
; 0.483 ; regE:instancia_regE|RegDstE      ; regW:instancia_regW|WriteRegW[1]   ; clock        ; clock       ; 0.000        ; -0.009     ; 0.626      ;
; 0.483 ; regE:instancia_regE|RegDstE      ; regW:instancia_regW|WriteRegW[4]   ; clock        ; clock       ; 0.000        ; -0.009     ; 0.626      ;
; 0.493 ; regPC:instancia_regPC|saida[17]  ; regPC:instancia_regPC|saida[18]    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.645      ;
; 0.496 ; regPC:instancia_regPC|saida[30]  ; regPC:instancia_regPC|saida[31]    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; regPC:instancia_regPC|saida[10]  ; regPC:instancia_regPC|saida[11]    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; regPC:instancia_regPC|saida[12]  ; regPC:instancia_regPC|saida[13]    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.648      ;
; 0.497 ; regPC:instancia_regPC|saida[18]  ; regPC:instancia_regPC|saida[19]    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.649      ;
; 0.498 ; regPC:instancia_regPC|saida[3]   ; regPC:instancia_regPC|saida[4]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; regPC:instancia_regPC|saida[19]  ; regPC:instancia_regPC|saida[20]    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; regPC:instancia_regPC|saida[26]  ; regPC:instancia_regPC|saida[27]    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; regPC:instancia_regPC|saida[28]  ; regPC:instancia_regPC|saida[29]    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; regPC:instancia_regPC|saida[14]  ; regPC:instancia_regPC|saida[15]    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; regPC:instancia_regPC|saida[15]  ; regPC:instancia_regPC|saida[16]    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; regPC:instancia_regPC|saida[5]   ; regPC:instancia_regPC|saida[6]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; regPC:instancia_regPC|saida[21]  ; regPC:instancia_regPC|saida[22]    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.651      ;
; 0.507 ; regD:instancia_regD|InstrD[3]    ; regE:instancia_regE|SignImmE[3]    ; clock        ; clock       ; 0.000        ; 0.006      ; 0.665      ;
; 0.511 ; regPC:instancia_regPC|saida[25]  ; regPC:instancia_regPC|saida[26]    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; regPC:instancia_regPC|saida[27]  ; regPC:instancia_regPC|saida[28]    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; regPC:instancia_regPC|saida[4]   ; regPC:instancia_regPC|saida[5]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; regPC:instancia_regPC|saida[20]  ; regPC:instancia_regPC|saida[21]    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; regPC:instancia_regPC|saida[29]  ; regPC:instancia_regPC|saida[30]    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; regPC:instancia_regPC|saida[7]   ; regPC:instancia_regPC|saida[8]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; regPC:instancia_regPC|saida[23]  ; regPC:instancia_regPC|saida[24]    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; regPC:instancia_regPC|saida[6]   ; regPC:instancia_regPC|saida[7]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; regPC:instancia_regPC|saida[22]  ; regPC:instancia_regPC|saida[23]    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.664      ;
; 0.516 ; regD:instancia_regD|InstrD[27]   ; regE:instancia_regE|RegWriteE      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.668      ;
; 0.518 ; regD:instancia_regD|InstrD[27]   ; regE:instancia_regE|RegDstE        ; clock        ; clock       ; 0.000        ; 0.000      ; 0.670      ;
; 0.528 ; regPC:instancia_regPC|saida[17]  ; regPC:instancia_regPC|saida[19]    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.680      ;
; 0.531 ; regPC:instancia_regPC|saida[10]  ; regPC:instancia_regPC|saida[12]    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.683      ;
; 0.531 ; regPC:instancia_regPC|saida[12]  ; regPC:instancia_regPC|saida[14]    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.683      ;
; 0.532 ; regPC:instancia_regPC|saida[18]  ; regPC:instancia_regPC|saida[20]    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.684      ;
; 0.533 ; regPC:instancia_regPC|saida[26]  ; regPC:instancia_regPC|saida[28]    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; regPC:instancia_regPC|saida[3]   ; regPC:instancia_regPC|saida[5]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.685      ;
+-------+----------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock'                                                                                                                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------+
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Rise       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0                    ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Rise       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0                    ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Rise       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Rise       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Rise       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Rise       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Rise       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Rise       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Rise       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Rise       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Rise       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Rise       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Rise       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a1                    ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Rise       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a1                    ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Rise       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a10                   ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Rise       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a10                   ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Rise       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a11                   ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Rise       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a11                   ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clock ; Fall       ; register_file:instancia_reg_file|altsyncram:registers_rtl_0|altsyncram_bqh1:auto_generated|ram_block1a11~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RD[*]     ; clock      ; 2.615 ; 2.615 ; Rise       ; clock           ;
;  RD[0]    ; clock      ; 2.249 ; 2.249 ; Rise       ; clock           ;
;  RD[1]    ; clock      ; 2.319 ; 2.319 ; Rise       ; clock           ;
;  RD[2]    ; clock      ; 2.286 ; 2.286 ; Rise       ; clock           ;
;  RD[3]    ; clock      ; 2.335 ; 2.335 ; Rise       ; clock           ;
;  RD[4]    ; clock      ; 2.450 ; 2.450 ; Rise       ; clock           ;
;  RD[5]    ; clock      ; 2.166 ; 2.166 ; Rise       ; clock           ;
;  RD[6]    ; clock      ; 2.405 ; 2.405 ; Rise       ; clock           ;
;  RD[7]    ; clock      ; 2.367 ; 2.367 ; Rise       ; clock           ;
;  RD[8]    ; clock      ; 2.247 ; 2.247 ; Rise       ; clock           ;
;  RD[9]    ; clock      ; 2.185 ; 2.185 ; Rise       ; clock           ;
;  RD[10]   ; clock      ; 2.165 ; 2.165 ; Rise       ; clock           ;
;  RD[11]   ; clock      ; 2.067 ; 2.067 ; Rise       ; clock           ;
;  RD[12]   ; clock      ; 2.109 ; 2.109 ; Rise       ; clock           ;
;  RD[13]   ; clock      ; 2.350 ; 2.350 ; Rise       ; clock           ;
;  RD[14]   ; clock      ; 2.416 ; 2.416 ; Rise       ; clock           ;
;  RD[15]   ; clock      ; 2.214 ; 2.214 ; Rise       ; clock           ;
;  RD[16]   ; clock      ; 2.087 ; 2.087 ; Rise       ; clock           ;
;  RD[17]   ; clock      ; 2.160 ; 2.160 ; Rise       ; clock           ;
;  RD[18]   ; clock      ; 2.226 ; 2.226 ; Rise       ; clock           ;
;  RD[19]   ; clock      ; 2.084 ; 2.084 ; Rise       ; clock           ;
;  RD[20]   ; clock      ; 2.263 ; 2.263 ; Rise       ; clock           ;
;  RD[21]   ; clock      ; 2.408 ; 2.408 ; Rise       ; clock           ;
;  RD[22]   ; clock      ; 2.410 ; 2.410 ; Rise       ; clock           ;
;  RD[23]   ; clock      ; 2.279 ; 2.279 ; Rise       ; clock           ;
;  RD[24]   ; clock      ; 2.398 ; 2.398 ; Rise       ; clock           ;
;  RD[25]   ; clock      ; 2.615 ; 2.615 ; Rise       ; clock           ;
;  RD[26]   ; clock      ; 2.090 ; 2.090 ; Rise       ; clock           ;
;  RD[27]   ; clock      ; 2.145 ; 2.145 ; Rise       ; clock           ;
;  RD[28]   ; clock      ; 2.064 ; 2.064 ; Rise       ; clock           ;
;  RD[29]   ; clock      ; 2.278 ; 2.278 ; Rise       ; clock           ;
;  RD[30]   ; clock      ; 2.315 ; 2.315 ; Rise       ; clock           ;
;  RD[31]   ; clock      ; 2.199 ; 2.199 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RD[*]     ; clock      ; -1.916 ; -1.916 ; Rise       ; clock           ;
;  RD[0]    ; clock      ; -2.129 ; -2.129 ; Rise       ; clock           ;
;  RD[1]    ; clock      ; -2.199 ; -2.199 ; Rise       ; clock           ;
;  RD[2]    ; clock      ; -2.166 ; -2.166 ; Rise       ; clock           ;
;  RD[3]    ; clock      ; -2.215 ; -2.215 ; Rise       ; clock           ;
;  RD[4]    ; clock      ; -2.330 ; -2.330 ; Rise       ; clock           ;
;  RD[5]    ; clock      ; -2.046 ; -2.046 ; Rise       ; clock           ;
;  RD[6]    ; clock      ; -2.285 ; -2.285 ; Rise       ; clock           ;
;  RD[7]    ; clock      ; -2.247 ; -2.247 ; Rise       ; clock           ;
;  RD[8]    ; clock      ; -2.127 ; -2.127 ; Rise       ; clock           ;
;  RD[9]    ; clock      ; -2.065 ; -2.065 ; Rise       ; clock           ;
;  RD[10]   ; clock      ; -2.045 ; -2.045 ; Rise       ; clock           ;
;  RD[11]   ; clock      ; -1.947 ; -1.947 ; Rise       ; clock           ;
;  RD[12]   ; clock      ; -1.989 ; -1.989 ; Rise       ; clock           ;
;  RD[13]   ; clock      ; -2.230 ; -2.230 ; Rise       ; clock           ;
;  RD[14]   ; clock      ; -2.296 ; -2.296 ; Rise       ; clock           ;
;  RD[15]   ; clock      ; -2.094 ; -2.094 ; Rise       ; clock           ;
;  RD[16]   ; clock      ; -1.940 ; -1.940 ; Rise       ; clock           ;
;  RD[17]   ; clock      ; -1.916 ; -1.916 ; Rise       ; clock           ;
;  RD[18]   ; clock      ; -1.990 ; -1.990 ; Rise       ; clock           ;
;  RD[19]   ; clock      ; -1.928 ; -1.928 ; Rise       ; clock           ;
;  RD[20]   ; clock      ; -2.093 ; -2.093 ; Rise       ; clock           ;
;  RD[21]   ; clock      ; -2.214 ; -2.214 ; Rise       ; clock           ;
;  RD[22]   ; clock      ; -2.134 ; -2.134 ; Rise       ; clock           ;
;  RD[23]   ; clock      ; -2.026 ; -2.026 ; Rise       ; clock           ;
;  RD[24]   ; clock      ; -2.124 ; -2.124 ; Rise       ; clock           ;
;  RD[25]   ; clock      ; -2.165 ; -2.165 ; Rise       ; clock           ;
;  RD[26]   ; clock      ; -1.970 ; -1.970 ; Rise       ; clock           ;
;  RD[27]   ; clock      ; -2.025 ; -2.025 ; Rise       ; clock           ;
;  RD[28]   ; clock      ; -1.944 ; -1.944 ; Rise       ; clock           ;
;  RD[29]   ; clock      ; -2.158 ; -2.158 ; Rise       ; clock           ;
;  RD[30]   ; clock      ; -2.195 ; -2.195 ; Rise       ; clock           ;
;  RD[31]   ; clock      ; -2.079 ; -2.079 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; ALUOutW_out[*]    ; clock      ; 5.072 ; 5.072 ; Rise       ; clock           ;
;  ALUOutW_out[0]   ; clock      ; 4.150 ; 4.150 ; Rise       ; clock           ;
;  ALUOutW_out[1]   ; clock      ; 5.072 ; 5.072 ; Rise       ; clock           ;
;  ALUOutW_out[2]   ; clock      ; 4.677 ; 4.677 ; Rise       ; clock           ;
;  ALUOutW_out[3]   ; clock      ; 4.485 ; 4.485 ; Rise       ; clock           ;
;  ALUOutW_out[4]   ; clock      ; 4.131 ; 4.131 ; Rise       ; clock           ;
;  ALUOutW_out[5]   ; clock      ; 4.156 ; 4.156 ; Rise       ; clock           ;
;  ALUOutW_out[6]   ; clock      ; 4.670 ; 4.670 ; Rise       ; clock           ;
;  ALUOutW_out[7]   ; clock      ; 4.919 ; 4.919 ; Rise       ; clock           ;
;  ALUOutW_out[8]   ; clock      ; 4.294 ; 4.294 ; Rise       ; clock           ;
;  ALUOutW_out[9]   ; clock      ; 4.631 ; 4.631 ; Rise       ; clock           ;
;  ALUOutW_out[10]  ; clock      ; 4.394 ; 4.394 ; Rise       ; clock           ;
;  ALUOutW_out[11]  ; clock      ; 4.596 ; 4.596 ; Rise       ; clock           ;
;  ALUOutW_out[12]  ; clock      ; 4.549 ; 4.549 ; Rise       ; clock           ;
;  ALUOutW_out[13]  ; clock      ; 4.249 ; 4.249 ; Rise       ; clock           ;
;  ALUOutW_out[14]  ; clock      ; 4.298 ; 4.298 ; Rise       ; clock           ;
;  ALUOutW_out[15]  ; clock      ; 4.415 ; 4.415 ; Rise       ; clock           ;
;  ALUOutW_out[16]  ; clock      ; 4.292 ; 4.292 ; Rise       ; clock           ;
;  ALUOutW_out[17]  ; clock      ; 4.639 ; 4.639 ; Rise       ; clock           ;
;  ALUOutW_out[18]  ; clock      ; 4.637 ; 4.637 ; Rise       ; clock           ;
;  ALUOutW_out[19]  ; clock      ; 4.604 ; 4.604 ; Rise       ; clock           ;
;  ALUOutW_out[20]  ; clock      ; 4.638 ; 4.638 ; Rise       ; clock           ;
;  ALUOutW_out[21]  ; clock      ; 4.724 ; 4.724 ; Rise       ; clock           ;
;  ALUOutW_out[22]  ; clock      ; 4.449 ; 4.449 ; Rise       ; clock           ;
;  ALUOutW_out[23]  ; clock      ; 4.504 ; 4.504 ; Rise       ; clock           ;
;  ALUOutW_out[24]  ; clock      ; 4.609 ; 4.609 ; Rise       ; clock           ;
;  ALUOutW_out[25]  ; clock      ; 4.413 ; 4.413 ; Rise       ; clock           ;
;  ALUOutW_out[26]  ; clock      ; 4.263 ; 4.263 ; Rise       ; clock           ;
;  ALUOutW_out[27]  ; clock      ; 4.731 ; 4.731 ; Rise       ; clock           ;
;  ALUOutW_out[28]  ; clock      ; 4.530 ; 4.530 ; Rise       ; clock           ;
;  ALUOutW_out[29]  ; clock      ; 4.633 ; 4.633 ; Rise       ; clock           ;
;  ALUOutW_out[30]  ; clock      ; 4.527 ; 4.527 ; Rise       ; clock           ;
;  ALUOutW_out[31]  ; clock      ; 4.695 ; 4.695 ; Rise       ; clock           ;
; PC_atual_out[*]   ; clock      ; 3.924 ; 3.924 ; Rise       ; clock           ;
;  PC_atual_out[2]  ; clock      ; 3.800 ; 3.800 ; Rise       ; clock           ;
;  PC_atual_out[3]  ; clock      ; 3.805 ; 3.805 ; Rise       ; clock           ;
;  PC_atual_out[4]  ; clock      ; 3.733 ; 3.733 ; Rise       ; clock           ;
;  PC_atual_out[5]  ; clock      ; 3.806 ; 3.806 ; Rise       ; clock           ;
;  PC_atual_out[6]  ; clock      ; 3.901 ; 3.901 ; Rise       ; clock           ;
;  PC_atual_out[7]  ; clock      ; 3.798 ; 3.798 ; Rise       ; clock           ;
;  PC_atual_out[8]  ; clock      ; 3.721 ; 3.721 ; Rise       ; clock           ;
;  PC_atual_out[9]  ; clock      ; 3.924 ; 3.924 ; Rise       ; clock           ;
;  PC_atual_out[10] ; clock      ; 3.617 ; 3.617 ; Rise       ; clock           ;
;  PC_atual_out[11] ; clock      ; 3.716 ; 3.716 ; Rise       ; clock           ;
;  PC_atual_out[12] ; clock      ; 3.763 ; 3.763 ; Rise       ; clock           ;
;  PC_atual_out[13] ; clock      ; 3.619 ; 3.619 ; Rise       ; clock           ;
;  PC_atual_out[14] ; clock      ; 3.731 ; 3.731 ; Rise       ; clock           ;
;  PC_atual_out[15] ; clock      ; 3.903 ; 3.903 ; Rise       ; clock           ;
;  PC_atual_out[16] ; clock      ; 3.747 ; 3.747 ; Rise       ; clock           ;
;  PC_atual_out[17] ; clock      ; 3.752 ; 3.752 ; Rise       ; clock           ;
;  PC_atual_out[18] ; clock      ; 3.714 ; 3.714 ; Rise       ; clock           ;
;  PC_atual_out[19] ; clock      ; 3.798 ; 3.798 ; Rise       ; clock           ;
;  PC_atual_out[20] ; clock      ; 3.886 ; 3.886 ; Rise       ; clock           ;
;  PC_atual_out[21] ; clock      ; 3.754 ; 3.754 ; Rise       ; clock           ;
;  PC_atual_out[22] ; clock      ; 3.572 ; 3.572 ; Rise       ; clock           ;
;  PC_atual_out[23] ; clock      ; 3.572 ; 3.572 ; Rise       ; clock           ;
;  PC_atual_out[24] ; clock      ; 3.718 ; 3.718 ; Rise       ; clock           ;
;  PC_atual_out[25] ; clock      ; 3.727 ; 3.727 ; Rise       ; clock           ;
;  PC_atual_out[26] ; clock      ; 3.879 ; 3.879 ; Rise       ; clock           ;
;  PC_atual_out[27] ; clock      ; 3.759 ; 3.759 ; Rise       ; clock           ;
;  PC_atual_out[28] ; clock      ; 3.753 ; 3.753 ; Rise       ; clock           ;
;  PC_atual_out[29] ; clock      ; 3.719 ; 3.719 ; Rise       ; clock           ;
;  PC_atual_out[30] ; clock      ; 3.711 ; 3.711 ; Rise       ; clock           ;
;  PC_atual_out[31] ; clock      ; 3.796 ; 3.796 ; Rise       ; clock           ;
; RegWriteW_out     ; clock      ; 4.432 ; 4.432 ; Rise       ; clock           ;
; WriteRegW_out[*]  ; clock      ; 4.779 ; 4.779 ; Rise       ; clock           ;
;  WriteRegW_out[0] ; clock      ; 4.736 ; 4.736 ; Rise       ; clock           ;
;  WriteRegW_out[1] ; clock      ; 4.301 ; 4.301 ; Rise       ; clock           ;
;  WriteRegW_out[2] ; clock      ; 4.645 ; 4.645 ; Rise       ; clock           ;
;  WriteRegW_out[3] ; clock      ; 4.779 ; 4.779 ; Rise       ; clock           ;
;  WriteRegW_out[4] ; clock      ; 4.440 ; 4.440 ; Rise       ; clock           ;
+-------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; ALUOutW_out[*]    ; clock      ; 4.131 ; 4.131 ; Rise       ; clock           ;
;  ALUOutW_out[0]   ; clock      ; 4.150 ; 4.150 ; Rise       ; clock           ;
;  ALUOutW_out[1]   ; clock      ; 5.072 ; 5.072 ; Rise       ; clock           ;
;  ALUOutW_out[2]   ; clock      ; 4.677 ; 4.677 ; Rise       ; clock           ;
;  ALUOutW_out[3]   ; clock      ; 4.485 ; 4.485 ; Rise       ; clock           ;
;  ALUOutW_out[4]   ; clock      ; 4.131 ; 4.131 ; Rise       ; clock           ;
;  ALUOutW_out[5]   ; clock      ; 4.156 ; 4.156 ; Rise       ; clock           ;
;  ALUOutW_out[6]   ; clock      ; 4.670 ; 4.670 ; Rise       ; clock           ;
;  ALUOutW_out[7]   ; clock      ; 4.919 ; 4.919 ; Rise       ; clock           ;
;  ALUOutW_out[8]   ; clock      ; 4.294 ; 4.294 ; Rise       ; clock           ;
;  ALUOutW_out[9]   ; clock      ; 4.631 ; 4.631 ; Rise       ; clock           ;
;  ALUOutW_out[10]  ; clock      ; 4.394 ; 4.394 ; Rise       ; clock           ;
;  ALUOutW_out[11]  ; clock      ; 4.596 ; 4.596 ; Rise       ; clock           ;
;  ALUOutW_out[12]  ; clock      ; 4.549 ; 4.549 ; Rise       ; clock           ;
;  ALUOutW_out[13]  ; clock      ; 4.249 ; 4.249 ; Rise       ; clock           ;
;  ALUOutW_out[14]  ; clock      ; 4.298 ; 4.298 ; Rise       ; clock           ;
;  ALUOutW_out[15]  ; clock      ; 4.415 ; 4.415 ; Rise       ; clock           ;
;  ALUOutW_out[16]  ; clock      ; 4.292 ; 4.292 ; Rise       ; clock           ;
;  ALUOutW_out[17]  ; clock      ; 4.639 ; 4.639 ; Rise       ; clock           ;
;  ALUOutW_out[18]  ; clock      ; 4.637 ; 4.637 ; Rise       ; clock           ;
;  ALUOutW_out[19]  ; clock      ; 4.604 ; 4.604 ; Rise       ; clock           ;
;  ALUOutW_out[20]  ; clock      ; 4.638 ; 4.638 ; Rise       ; clock           ;
;  ALUOutW_out[21]  ; clock      ; 4.724 ; 4.724 ; Rise       ; clock           ;
;  ALUOutW_out[22]  ; clock      ; 4.449 ; 4.449 ; Rise       ; clock           ;
;  ALUOutW_out[23]  ; clock      ; 4.504 ; 4.504 ; Rise       ; clock           ;
;  ALUOutW_out[24]  ; clock      ; 4.609 ; 4.609 ; Rise       ; clock           ;
;  ALUOutW_out[25]  ; clock      ; 4.413 ; 4.413 ; Rise       ; clock           ;
;  ALUOutW_out[26]  ; clock      ; 4.263 ; 4.263 ; Rise       ; clock           ;
;  ALUOutW_out[27]  ; clock      ; 4.731 ; 4.731 ; Rise       ; clock           ;
;  ALUOutW_out[28]  ; clock      ; 4.530 ; 4.530 ; Rise       ; clock           ;
;  ALUOutW_out[29]  ; clock      ; 4.633 ; 4.633 ; Rise       ; clock           ;
;  ALUOutW_out[30]  ; clock      ; 4.527 ; 4.527 ; Rise       ; clock           ;
;  ALUOutW_out[31]  ; clock      ; 4.695 ; 4.695 ; Rise       ; clock           ;
; PC_atual_out[*]   ; clock      ; 3.572 ; 3.572 ; Rise       ; clock           ;
;  PC_atual_out[2]  ; clock      ; 3.800 ; 3.800 ; Rise       ; clock           ;
;  PC_atual_out[3]  ; clock      ; 3.805 ; 3.805 ; Rise       ; clock           ;
;  PC_atual_out[4]  ; clock      ; 3.733 ; 3.733 ; Rise       ; clock           ;
;  PC_atual_out[5]  ; clock      ; 3.806 ; 3.806 ; Rise       ; clock           ;
;  PC_atual_out[6]  ; clock      ; 3.901 ; 3.901 ; Rise       ; clock           ;
;  PC_atual_out[7]  ; clock      ; 3.798 ; 3.798 ; Rise       ; clock           ;
;  PC_atual_out[8]  ; clock      ; 3.721 ; 3.721 ; Rise       ; clock           ;
;  PC_atual_out[9]  ; clock      ; 3.924 ; 3.924 ; Rise       ; clock           ;
;  PC_atual_out[10] ; clock      ; 3.617 ; 3.617 ; Rise       ; clock           ;
;  PC_atual_out[11] ; clock      ; 3.716 ; 3.716 ; Rise       ; clock           ;
;  PC_atual_out[12] ; clock      ; 3.763 ; 3.763 ; Rise       ; clock           ;
;  PC_atual_out[13] ; clock      ; 3.619 ; 3.619 ; Rise       ; clock           ;
;  PC_atual_out[14] ; clock      ; 3.731 ; 3.731 ; Rise       ; clock           ;
;  PC_atual_out[15] ; clock      ; 3.903 ; 3.903 ; Rise       ; clock           ;
;  PC_atual_out[16] ; clock      ; 3.747 ; 3.747 ; Rise       ; clock           ;
;  PC_atual_out[17] ; clock      ; 3.752 ; 3.752 ; Rise       ; clock           ;
;  PC_atual_out[18] ; clock      ; 3.714 ; 3.714 ; Rise       ; clock           ;
;  PC_atual_out[19] ; clock      ; 3.798 ; 3.798 ; Rise       ; clock           ;
;  PC_atual_out[20] ; clock      ; 3.886 ; 3.886 ; Rise       ; clock           ;
;  PC_atual_out[21] ; clock      ; 3.754 ; 3.754 ; Rise       ; clock           ;
;  PC_atual_out[22] ; clock      ; 3.572 ; 3.572 ; Rise       ; clock           ;
;  PC_atual_out[23] ; clock      ; 3.572 ; 3.572 ; Rise       ; clock           ;
;  PC_atual_out[24] ; clock      ; 3.718 ; 3.718 ; Rise       ; clock           ;
;  PC_atual_out[25] ; clock      ; 3.727 ; 3.727 ; Rise       ; clock           ;
;  PC_atual_out[26] ; clock      ; 3.879 ; 3.879 ; Rise       ; clock           ;
;  PC_atual_out[27] ; clock      ; 3.759 ; 3.759 ; Rise       ; clock           ;
;  PC_atual_out[28] ; clock      ; 3.753 ; 3.753 ; Rise       ; clock           ;
;  PC_atual_out[29] ; clock      ; 3.719 ; 3.719 ; Rise       ; clock           ;
;  PC_atual_out[30] ; clock      ; 3.711 ; 3.711 ; Rise       ; clock           ;
;  PC_atual_out[31] ; clock      ; 3.796 ; 3.796 ; Rise       ; clock           ;
; RegWriteW_out     ; clock      ; 4.432 ; 4.432 ; Rise       ; clock           ;
; WriteRegW_out[*]  ; clock      ; 4.301 ; 4.301 ; Rise       ; clock           ;
;  WriteRegW_out[0] ; clock      ; 4.736 ; 4.736 ; Rise       ; clock           ;
;  WriteRegW_out[1] ; clock      ; 4.301 ; 4.301 ; Rise       ; clock           ;
;  WriteRegW_out[2] ; clock      ; 4.645 ; 4.645 ; Rise       ; clock           ;
;  WriteRegW_out[3] ; clock      ; 4.779 ; 4.779 ; Rise       ; clock           ;
;  WriteRegW_out[4] ; clock      ; 4.440 ; 4.440 ; Rise       ; clock           ;
+-------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -7.231   ; 0.215 ; N/A      ; N/A     ; -1.880              ;
;  clock           ; -7.231   ; 0.215 ; N/A      ; N/A     ; -1.880              ;
; Design-wide TNS  ; -628.733 ; 0.0   ; 0.0      ; 0.0     ; -937.02             ;
;  clock           ; -628.733 ; 0.000 ; N/A      ; N/A     ; -937.020            ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RD[*]     ; clock      ; 4.907 ; 4.907 ; Rise       ; clock           ;
;  RD[0]    ; clock      ; 4.188 ; 4.188 ; Rise       ; clock           ;
;  RD[1]    ; clock      ; 4.229 ; 4.229 ; Rise       ; clock           ;
;  RD[2]    ; clock      ; 4.192 ; 4.192 ; Rise       ; clock           ;
;  RD[3]    ; clock      ; 4.354 ; 4.354 ; Rise       ; clock           ;
;  RD[4]    ; clock      ; 4.595 ; 4.595 ; Rise       ; clock           ;
;  RD[5]    ; clock      ; 3.986 ; 3.986 ; Rise       ; clock           ;
;  RD[6]    ; clock      ; 4.404 ; 4.404 ; Rise       ; clock           ;
;  RD[7]    ; clock      ; 4.377 ; 4.377 ; Rise       ; clock           ;
;  RD[8]    ; clock      ; 4.192 ; 4.192 ; Rise       ; clock           ;
;  RD[9]    ; clock      ; 4.012 ; 4.012 ; Rise       ; clock           ;
;  RD[10]   ; clock      ; 3.960 ; 3.960 ; Rise       ; clock           ;
;  RD[11]   ; clock      ; 3.798 ; 3.798 ; Rise       ; clock           ;
;  RD[12]   ; clock      ; 3.878 ; 3.878 ; Rise       ; clock           ;
;  RD[13]   ; clock      ; 4.351 ; 4.351 ; Rise       ; clock           ;
;  RD[14]   ; clock      ; 4.436 ; 4.436 ; Rise       ; clock           ;
;  RD[15]   ; clock      ; 4.018 ; 4.018 ; Rise       ; clock           ;
;  RD[16]   ; clock      ; 3.842 ; 3.842 ; Rise       ; clock           ;
;  RD[17]   ; clock      ; 3.956 ; 3.956 ; Rise       ; clock           ;
;  RD[18]   ; clock      ; 4.132 ; 4.132 ; Rise       ; clock           ;
;  RD[19]   ; clock      ; 3.834 ; 3.834 ; Rise       ; clock           ;
;  RD[20]   ; clock      ; 4.217 ; 4.217 ; Rise       ; clock           ;
;  RD[21]   ; clock      ; 4.396 ; 4.396 ; Rise       ; clock           ;
;  RD[22]   ; clock      ; 4.518 ; 4.518 ; Rise       ; clock           ;
;  RD[23]   ; clock      ; 4.238 ; 4.238 ; Rise       ; clock           ;
;  RD[24]   ; clock      ; 4.513 ; 4.513 ; Rise       ; clock           ;
;  RD[25]   ; clock      ; 4.907 ; 4.907 ; Rise       ; clock           ;
;  RD[26]   ; clock      ; 3.829 ; 3.829 ; Rise       ; clock           ;
;  RD[27]   ; clock      ; 3.926 ; 3.926 ; Rise       ; clock           ;
;  RD[28]   ; clock      ; 3.780 ; 3.780 ; Rise       ; clock           ;
;  RD[29]   ; clock      ; 4.210 ; 4.210 ; Rise       ; clock           ;
;  RD[30]   ; clock      ; 4.371 ; 4.371 ; Rise       ; clock           ;
;  RD[31]   ; clock      ; 4.003 ; 4.003 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RD[*]     ; clock      ; -1.916 ; -1.916 ; Rise       ; clock           ;
;  RD[0]    ; clock      ; -2.129 ; -2.129 ; Rise       ; clock           ;
;  RD[1]    ; clock      ; -2.199 ; -2.199 ; Rise       ; clock           ;
;  RD[2]    ; clock      ; -2.166 ; -2.166 ; Rise       ; clock           ;
;  RD[3]    ; clock      ; -2.215 ; -2.215 ; Rise       ; clock           ;
;  RD[4]    ; clock      ; -2.330 ; -2.330 ; Rise       ; clock           ;
;  RD[5]    ; clock      ; -2.046 ; -2.046 ; Rise       ; clock           ;
;  RD[6]    ; clock      ; -2.285 ; -2.285 ; Rise       ; clock           ;
;  RD[7]    ; clock      ; -2.247 ; -2.247 ; Rise       ; clock           ;
;  RD[8]    ; clock      ; -2.127 ; -2.127 ; Rise       ; clock           ;
;  RD[9]    ; clock      ; -2.065 ; -2.065 ; Rise       ; clock           ;
;  RD[10]   ; clock      ; -2.045 ; -2.045 ; Rise       ; clock           ;
;  RD[11]   ; clock      ; -1.947 ; -1.947 ; Rise       ; clock           ;
;  RD[12]   ; clock      ; -1.989 ; -1.989 ; Rise       ; clock           ;
;  RD[13]   ; clock      ; -2.230 ; -2.230 ; Rise       ; clock           ;
;  RD[14]   ; clock      ; -2.296 ; -2.296 ; Rise       ; clock           ;
;  RD[15]   ; clock      ; -2.094 ; -2.094 ; Rise       ; clock           ;
;  RD[16]   ; clock      ; -1.940 ; -1.940 ; Rise       ; clock           ;
;  RD[17]   ; clock      ; -1.916 ; -1.916 ; Rise       ; clock           ;
;  RD[18]   ; clock      ; -1.990 ; -1.990 ; Rise       ; clock           ;
;  RD[19]   ; clock      ; -1.928 ; -1.928 ; Rise       ; clock           ;
;  RD[20]   ; clock      ; -2.093 ; -2.093 ; Rise       ; clock           ;
;  RD[21]   ; clock      ; -2.214 ; -2.214 ; Rise       ; clock           ;
;  RD[22]   ; clock      ; -2.134 ; -2.134 ; Rise       ; clock           ;
;  RD[23]   ; clock      ; -2.026 ; -2.026 ; Rise       ; clock           ;
;  RD[24]   ; clock      ; -2.124 ; -2.124 ; Rise       ; clock           ;
;  RD[25]   ; clock      ; -2.165 ; -2.165 ; Rise       ; clock           ;
;  RD[26]   ; clock      ; -1.970 ; -1.970 ; Rise       ; clock           ;
;  RD[27]   ; clock      ; -2.025 ; -2.025 ; Rise       ; clock           ;
;  RD[28]   ; clock      ; -1.944 ; -1.944 ; Rise       ; clock           ;
;  RD[29]   ; clock      ; -2.158 ; -2.158 ; Rise       ; clock           ;
;  RD[30]   ; clock      ; -2.195 ; -2.195 ; Rise       ; clock           ;
;  RD[31]   ; clock      ; -2.079 ; -2.079 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; ALUOutW_out[*]    ; clock      ; 9.302 ; 9.302 ; Rise       ; clock           ;
;  ALUOutW_out[0]   ; clock      ; 7.440 ; 7.440 ; Rise       ; clock           ;
;  ALUOutW_out[1]   ; clock      ; 9.302 ; 9.302 ; Rise       ; clock           ;
;  ALUOutW_out[2]   ; clock      ; 8.427 ; 8.427 ; Rise       ; clock           ;
;  ALUOutW_out[3]   ; clock      ; 8.155 ; 8.155 ; Rise       ; clock           ;
;  ALUOutW_out[4]   ; clock      ; 7.397 ; 7.397 ; Rise       ; clock           ;
;  ALUOutW_out[5]   ; clock      ; 7.432 ; 7.432 ; Rise       ; clock           ;
;  ALUOutW_out[6]   ; clock      ; 8.572 ; 8.572 ; Rise       ; clock           ;
;  ALUOutW_out[7]   ; clock      ; 8.886 ; 8.886 ; Rise       ; clock           ;
;  ALUOutW_out[8]   ; clock      ; 7.721 ; 7.721 ; Rise       ; clock           ;
;  ALUOutW_out[9]   ; clock      ; 8.462 ; 8.462 ; Rise       ; clock           ;
;  ALUOutW_out[10]  ; clock      ; 7.936 ; 7.936 ; Rise       ; clock           ;
;  ALUOutW_out[11]  ; clock      ; 8.375 ; 8.375 ; Rise       ; clock           ;
;  ALUOutW_out[12]  ; clock      ; 8.212 ; 8.212 ; Rise       ; clock           ;
;  ALUOutW_out[13]  ; clock      ; 7.635 ; 7.635 ; Rise       ; clock           ;
;  ALUOutW_out[14]  ; clock      ; 7.737 ; 7.737 ; Rise       ; clock           ;
;  ALUOutW_out[15]  ; clock      ; 7.966 ; 7.966 ; Rise       ; clock           ;
;  ALUOutW_out[16]  ; clock      ; 7.710 ; 7.710 ; Rise       ; clock           ;
;  ALUOutW_out[17]  ; clock      ; 8.442 ; 8.442 ; Rise       ; clock           ;
;  ALUOutW_out[18]  ; clock      ; 8.445 ; 8.445 ; Rise       ; clock           ;
;  ALUOutW_out[19]  ; clock      ; 8.403 ; 8.403 ; Rise       ; clock           ;
;  ALUOutW_out[20]  ; clock      ; 8.446 ; 8.446 ; Rise       ; clock           ;
;  ALUOutW_out[21]  ; clock      ; 8.648 ; 8.648 ; Rise       ; clock           ;
;  ALUOutW_out[22]  ; clock      ; 7.930 ; 7.930 ; Rise       ; clock           ;
;  ALUOutW_out[23]  ; clock      ; 8.278 ; 8.278 ; Rise       ; clock           ;
;  ALUOutW_out[24]  ; clock      ; 8.269 ; 8.269 ; Rise       ; clock           ;
;  ALUOutW_out[25]  ; clock      ; 7.943 ; 7.943 ; Rise       ; clock           ;
;  ALUOutW_out[26]  ; clock      ; 7.498 ; 7.498 ; Rise       ; clock           ;
;  ALUOutW_out[27]  ; clock      ; 8.677 ; 8.677 ; Rise       ; clock           ;
;  ALUOutW_out[28]  ; clock      ; 8.217 ; 8.217 ; Rise       ; clock           ;
;  ALUOutW_out[29]  ; clock      ; 8.309 ; 8.309 ; Rise       ; clock           ;
;  ALUOutW_out[30]  ; clock      ; 8.204 ; 8.204 ; Rise       ; clock           ;
;  ALUOutW_out[31]  ; clock      ; 8.558 ; 8.558 ; Rise       ; clock           ;
; PC_atual_out[*]   ; clock      ; 6.899 ; 6.899 ; Rise       ; clock           ;
;  PC_atual_out[2]  ; clock      ; 6.601 ; 6.601 ; Rise       ; clock           ;
;  PC_atual_out[3]  ; clock      ; 6.603 ; 6.603 ; Rise       ; clock           ;
;  PC_atual_out[4]  ; clock      ; 6.550 ; 6.550 ; Rise       ; clock           ;
;  PC_atual_out[5]  ; clock      ; 6.605 ; 6.605 ; Rise       ; clock           ;
;  PC_atual_out[6]  ; clock      ; 6.819 ; 6.819 ; Rise       ; clock           ;
;  PC_atual_out[7]  ; clock      ; 6.600 ; 6.600 ; Rise       ; clock           ;
;  PC_atual_out[8]  ; clock      ; 6.451 ; 6.451 ; Rise       ; clock           ;
;  PC_atual_out[9]  ; clock      ; 6.859 ; 6.859 ; Rise       ; clock           ;
;  PC_atual_out[10] ; clock      ; 6.299 ; 6.299 ; Rise       ; clock           ;
;  PC_atual_out[11] ; clock      ; 6.433 ; 6.433 ; Rise       ; clock           ;
;  PC_atual_out[12] ; clock      ; 6.610 ; 6.610 ; Rise       ; clock           ;
;  PC_atual_out[13] ; clock      ; 6.307 ; 6.307 ; Rise       ; clock           ;
;  PC_atual_out[14] ; clock      ; 6.573 ; 6.573 ; Rise       ; clock           ;
;  PC_atual_out[15] ; clock      ; 6.828 ; 6.828 ; Rise       ; clock           ;
;  PC_atual_out[16] ; clock      ; 6.569 ; 6.569 ; Rise       ; clock           ;
;  PC_atual_out[17] ; clock      ; 6.598 ; 6.598 ; Rise       ; clock           ;
;  PC_atual_out[18] ; clock      ; 6.561 ; 6.561 ; Rise       ; clock           ;
;  PC_atual_out[19] ; clock      ; 6.732 ; 6.732 ; Rise       ; clock           ;
;  PC_atual_out[20] ; clock      ; 6.899 ; 6.899 ; Rise       ; clock           ;
;  PC_atual_out[21] ; clock      ; 6.600 ; 6.600 ; Rise       ; clock           ;
;  PC_atual_out[22] ; clock      ; 6.253 ; 6.253 ; Rise       ; clock           ;
;  PC_atual_out[23] ; clock      ; 6.252 ; 6.252 ; Rise       ; clock           ;
;  PC_atual_out[24] ; clock      ; 6.575 ; 6.575 ; Rise       ; clock           ;
;  PC_atual_out[25] ; clock      ; 6.585 ; 6.585 ; Rise       ; clock           ;
;  PC_atual_out[26] ; clock      ; 6.883 ; 6.883 ; Rise       ; clock           ;
;  PC_atual_out[27] ; clock      ; 6.603 ; 6.603 ; Rise       ; clock           ;
;  PC_atual_out[28] ; clock      ; 6.599 ; 6.599 ; Rise       ; clock           ;
;  PC_atual_out[29] ; clock      ; 6.574 ; 6.574 ; Rise       ; clock           ;
;  PC_atual_out[30] ; clock      ; 6.555 ; 6.555 ; Rise       ; clock           ;
;  PC_atual_out[31] ; clock      ; 6.737 ; 6.737 ; Rise       ; clock           ;
; RegWriteW_out     ; clock      ; 7.981 ; 7.981 ; Rise       ; clock           ;
; WriteRegW_out[*]  ; clock      ; 8.629 ; 8.629 ; Rise       ; clock           ;
;  WriteRegW_out[0] ; clock      ; 8.629 ; 8.629 ; Rise       ; clock           ;
;  WriteRegW_out[1] ; clock      ; 7.644 ; 7.644 ; Rise       ; clock           ;
;  WriteRegW_out[2] ; clock      ; 8.455 ; 8.455 ; Rise       ; clock           ;
;  WriteRegW_out[3] ; clock      ; 8.621 ; 8.621 ; Rise       ; clock           ;
;  WriteRegW_out[4] ; clock      ; 7.989 ; 7.989 ; Rise       ; clock           ;
+-------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; ALUOutW_out[*]    ; clock      ; 4.131 ; 4.131 ; Rise       ; clock           ;
;  ALUOutW_out[0]   ; clock      ; 4.150 ; 4.150 ; Rise       ; clock           ;
;  ALUOutW_out[1]   ; clock      ; 5.072 ; 5.072 ; Rise       ; clock           ;
;  ALUOutW_out[2]   ; clock      ; 4.677 ; 4.677 ; Rise       ; clock           ;
;  ALUOutW_out[3]   ; clock      ; 4.485 ; 4.485 ; Rise       ; clock           ;
;  ALUOutW_out[4]   ; clock      ; 4.131 ; 4.131 ; Rise       ; clock           ;
;  ALUOutW_out[5]   ; clock      ; 4.156 ; 4.156 ; Rise       ; clock           ;
;  ALUOutW_out[6]   ; clock      ; 4.670 ; 4.670 ; Rise       ; clock           ;
;  ALUOutW_out[7]   ; clock      ; 4.919 ; 4.919 ; Rise       ; clock           ;
;  ALUOutW_out[8]   ; clock      ; 4.294 ; 4.294 ; Rise       ; clock           ;
;  ALUOutW_out[9]   ; clock      ; 4.631 ; 4.631 ; Rise       ; clock           ;
;  ALUOutW_out[10]  ; clock      ; 4.394 ; 4.394 ; Rise       ; clock           ;
;  ALUOutW_out[11]  ; clock      ; 4.596 ; 4.596 ; Rise       ; clock           ;
;  ALUOutW_out[12]  ; clock      ; 4.549 ; 4.549 ; Rise       ; clock           ;
;  ALUOutW_out[13]  ; clock      ; 4.249 ; 4.249 ; Rise       ; clock           ;
;  ALUOutW_out[14]  ; clock      ; 4.298 ; 4.298 ; Rise       ; clock           ;
;  ALUOutW_out[15]  ; clock      ; 4.415 ; 4.415 ; Rise       ; clock           ;
;  ALUOutW_out[16]  ; clock      ; 4.292 ; 4.292 ; Rise       ; clock           ;
;  ALUOutW_out[17]  ; clock      ; 4.639 ; 4.639 ; Rise       ; clock           ;
;  ALUOutW_out[18]  ; clock      ; 4.637 ; 4.637 ; Rise       ; clock           ;
;  ALUOutW_out[19]  ; clock      ; 4.604 ; 4.604 ; Rise       ; clock           ;
;  ALUOutW_out[20]  ; clock      ; 4.638 ; 4.638 ; Rise       ; clock           ;
;  ALUOutW_out[21]  ; clock      ; 4.724 ; 4.724 ; Rise       ; clock           ;
;  ALUOutW_out[22]  ; clock      ; 4.449 ; 4.449 ; Rise       ; clock           ;
;  ALUOutW_out[23]  ; clock      ; 4.504 ; 4.504 ; Rise       ; clock           ;
;  ALUOutW_out[24]  ; clock      ; 4.609 ; 4.609 ; Rise       ; clock           ;
;  ALUOutW_out[25]  ; clock      ; 4.413 ; 4.413 ; Rise       ; clock           ;
;  ALUOutW_out[26]  ; clock      ; 4.263 ; 4.263 ; Rise       ; clock           ;
;  ALUOutW_out[27]  ; clock      ; 4.731 ; 4.731 ; Rise       ; clock           ;
;  ALUOutW_out[28]  ; clock      ; 4.530 ; 4.530 ; Rise       ; clock           ;
;  ALUOutW_out[29]  ; clock      ; 4.633 ; 4.633 ; Rise       ; clock           ;
;  ALUOutW_out[30]  ; clock      ; 4.527 ; 4.527 ; Rise       ; clock           ;
;  ALUOutW_out[31]  ; clock      ; 4.695 ; 4.695 ; Rise       ; clock           ;
; PC_atual_out[*]   ; clock      ; 3.572 ; 3.572 ; Rise       ; clock           ;
;  PC_atual_out[2]  ; clock      ; 3.800 ; 3.800 ; Rise       ; clock           ;
;  PC_atual_out[3]  ; clock      ; 3.805 ; 3.805 ; Rise       ; clock           ;
;  PC_atual_out[4]  ; clock      ; 3.733 ; 3.733 ; Rise       ; clock           ;
;  PC_atual_out[5]  ; clock      ; 3.806 ; 3.806 ; Rise       ; clock           ;
;  PC_atual_out[6]  ; clock      ; 3.901 ; 3.901 ; Rise       ; clock           ;
;  PC_atual_out[7]  ; clock      ; 3.798 ; 3.798 ; Rise       ; clock           ;
;  PC_atual_out[8]  ; clock      ; 3.721 ; 3.721 ; Rise       ; clock           ;
;  PC_atual_out[9]  ; clock      ; 3.924 ; 3.924 ; Rise       ; clock           ;
;  PC_atual_out[10] ; clock      ; 3.617 ; 3.617 ; Rise       ; clock           ;
;  PC_atual_out[11] ; clock      ; 3.716 ; 3.716 ; Rise       ; clock           ;
;  PC_atual_out[12] ; clock      ; 3.763 ; 3.763 ; Rise       ; clock           ;
;  PC_atual_out[13] ; clock      ; 3.619 ; 3.619 ; Rise       ; clock           ;
;  PC_atual_out[14] ; clock      ; 3.731 ; 3.731 ; Rise       ; clock           ;
;  PC_atual_out[15] ; clock      ; 3.903 ; 3.903 ; Rise       ; clock           ;
;  PC_atual_out[16] ; clock      ; 3.747 ; 3.747 ; Rise       ; clock           ;
;  PC_atual_out[17] ; clock      ; 3.752 ; 3.752 ; Rise       ; clock           ;
;  PC_atual_out[18] ; clock      ; 3.714 ; 3.714 ; Rise       ; clock           ;
;  PC_atual_out[19] ; clock      ; 3.798 ; 3.798 ; Rise       ; clock           ;
;  PC_atual_out[20] ; clock      ; 3.886 ; 3.886 ; Rise       ; clock           ;
;  PC_atual_out[21] ; clock      ; 3.754 ; 3.754 ; Rise       ; clock           ;
;  PC_atual_out[22] ; clock      ; 3.572 ; 3.572 ; Rise       ; clock           ;
;  PC_atual_out[23] ; clock      ; 3.572 ; 3.572 ; Rise       ; clock           ;
;  PC_atual_out[24] ; clock      ; 3.718 ; 3.718 ; Rise       ; clock           ;
;  PC_atual_out[25] ; clock      ; 3.727 ; 3.727 ; Rise       ; clock           ;
;  PC_atual_out[26] ; clock      ; 3.879 ; 3.879 ; Rise       ; clock           ;
;  PC_atual_out[27] ; clock      ; 3.759 ; 3.759 ; Rise       ; clock           ;
;  PC_atual_out[28] ; clock      ; 3.753 ; 3.753 ; Rise       ; clock           ;
;  PC_atual_out[29] ; clock      ; 3.719 ; 3.719 ; Rise       ; clock           ;
;  PC_atual_out[30] ; clock      ; 3.711 ; 3.711 ; Rise       ; clock           ;
;  PC_atual_out[31] ; clock      ; 3.796 ; 3.796 ; Rise       ; clock           ;
; RegWriteW_out     ; clock      ; 4.432 ; 4.432 ; Rise       ; clock           ;
; WriteRegW_out[*]  ; clock      ; 4.301 ; 4.301 ; Rise       ; clock           ;
;  WriteRegW_out[0] ; clock      ; 4.736 ; 4.736 ; Rise       ; clock           ;
;  WriteRegW_out[1] ; clock      ; 4.301 ; 4.301 ; Rise       ; clock           ;
;  WriteRegW_out[2] ; clock      ; 4.645 ; 4.645 ; Rise       ; clock           ;
;  WriteRegW_out[3] ; clock      ; 4.779 ; 4.779 ; Rise       ; clock           ;
;  WriteRegW_out[4] ; clock      ; 4.440 ; 4.440 ; Rise       ; clock           ;
+-------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 57479    ; 0        ; 152      ; 64       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 57479    ; 0        ; 152      ; 64       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 32    ; 32   ;
; Unconstrained Input Port Paths  ; 42    ; 42   ;
; Unconstrained Output Ports      ; 68    ; 68   ;
; Unconstrained Output Port Paths ; 68    ; 68   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Dec 06 13:08:30 2019
Info: Command: quartus_sta processador -c processador
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'processador.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -7.231
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.231      -628.733 clock 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.880
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.880      -937.020 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.769
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.769      -268.829 clock 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.880
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.880      -937.020 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4566 megabytes
    Info: Processing ended: Fri Dec 06 13:08:32 2019
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


