# Flip-Flop-JK-en-VHDL-artix-7
 un Flip-Flop JK creado en VHDL usando el entorno vivado, para la serie artix-7
