/* SPDX-License-Identifier: GPL-2.0-only */

/* Generated by bios2gpio tool */

#include <soc/gpio.h>

static const struct pad_config gpio_table[] = {
	/* ------- GPIO Group GPP_I ------- */

	/* GPP_I0 - GPIO */
	PAD_CFG_GPI_TRIG_OWN(GPP_I0, NONE, PLTRST, OFF, ACPI),
	/* GPP_I1 - NF1 */
	PAD_CFG_NF(GPP_I1, NONE, PLTRST, NF1),
	/* GPP_I10 - GPIO */
	PAD_CFG_GPI_TRIG_OWN(GPP_I10, NONE, PWROK, OFF, ACPI),
	/* GPP_I11 - GPIO */
	PAD_CFG_GPI_APIC_LOW(GPP_I11, DN_5K, RSMRST),
	/* GPP_I12 - GPIO */
	PAD_CFG_GPI_SCI(GPP_I12, UP_2K, PWROK, EDGE_SINGLE, INVERT),
	/* GPP_I13 - GPIO */
	PAD_CFG_GPO(GPP_I13, 1, DEEP),
	/* GPP_I14 - GPIO */
	PAD_CFG_GPO(GPP_I14, 1, DEEP),
	/* GPP_I15 - GPIO */
	PAD_CFG_GPO(GPP_I15, 0, DEEP),
	/* GPP_I16 - GPIO */
	PAD_CFG_GPO(GPP_I16, 0, DEEP),
	/* GPP_I17 - NF2 */
	PAD_CFG_NF(GPP_I17, NONE, PWROK, NF2),
	/* GPP_I18 - GPIO */
	PAD_CFG_GPO(GPP_I18, 0, DEEP),
	/* GPP_I19 - GPIO */
	PAD_CFG_GPI_TRIG_OWN(GPP_I19, NATIVE, PWROK, OFF, ACPI),
	/* GPP_I2 - NF1 */
	PAD_CFG_NF(GPP_I2, NONE, PLTRST, NF1),
	/* GPP_I20 - GPIO */
	PAD_CFG_GPI_TRIG_OWN(GPP_I20, DN_5K, RSMRST, OFF, ACPI),
	/* GPP_I21 - GPIO */
	PAD_CFG_GPI_TRIG_OWN(GPP_I21, DN_5K, RSMRST, OFF, ACPI),
	/* GPP_I22 - NF2 */
	PAD_CFG_NF(GPP_I22, NONE, RSMRST, NF2),
	/* GPP_I3 - NF1 */
	PAD_CFG_NF(GPP_I3, NONE, PWROK, NF1),
	/* GPP_I4 - NF1 */
	PAD_CFG_NF(GPP_I4, NONE, PWROK, NF1),
	/* GPP_I5 - GPIO */
	PAD_CFG_GPI_SCI(GPP_I5, NONE, PWROK, EDGE_SINGLE, INVERT),
	/* GPP_I6 - GPIO */
	PAD_CFG_GPI_TRIG_OWN(GPP_I6, NONE, DEEP, OFF, ACPI),
	/* GPP_I7 - GPIO */
	PAD_CFG_GPO(GPP_I7, 1, PWROK),
	/* GPP_I8 - GPIO */
	PAD_CFG_GPI_APIC_LOW(GPP_I8, NATIVE, PWROK),
	/* GPP_I9 - GPIO */
	PAD_CFG_GPI_TRIG_OWN(GPP_I9, NONE, PWROK, OFF, ACPI),

	/* ------- GPIO Group GPP_R ------- */

	/* GPP_R0 - GPIO */
	PAD_CFG_GPI_TRIG_OWN(GPP_R0, NONE, RSMRST, OFF, ACPI),
	/* GPP_R1 - NF5 */
	PAD_CFG_NF(GPP_R1, NONE, RSMRST, NF5),
	/* GPP_R10 - GPIO */
	PAD_CFG_GPI_TRIG_OWN(GPP_R10, DN_20K, PWROK, OFF, ACPI),
	/* GPP_R11 - NF4 */
	PAD_CFG_NF(GPP_R11, NONE, PLTRST, NF4),
	/* GPP_R12 - GPIO */
	PAD_CFG_GPI_TRIG_OWN(GPP_R12, NONE, PLTRST, OFF, ACPI),
	/* GPP_R13 - GPIO */
	PAD_CFG_GPI_SCI(GPP_R13, NONE, PWROK, EDGE_SINGLE, INVERT),
	/* GPP_R14 - GPIO */
	PAD_CFG_GPI_SCI(GPP_R14, NONE, PWROK, EDGE_SINGLE, INVERT),
	/* GPP_R15 - GPIO */
	PAD_CFG_GPI_APIC_LOW(GPP_R15, NONE, PWROK),
	/* GPP_R16 - GPIO */
	PAD_CFG_GPI_APIC_LOW(GPP_R16, NONE, PWROK),
	/* GPP_R17 - GPIO */
	PAD_CFG_GPI_SCI(GPP_R17, UP_20K, RSMRST, EDGE_SINGLE, INVERT),
	/* GPP_R18 - GPIO */
	PAD_CFG_GPI_TRIG_OWN(GPP_R18, NONE, RSMRST, OFF, ACPI),
	/* GPP_R19 - NF5 */
	PAD_CFG_NF(GPP_R19, NATIVE, PWROK, NF5),
	/* GPP_R2 - GPIO */
	PAD_CFG_GPI_SMI(GPP_R2, NATIVE, PWROK, EDGE_SINGLE, INVERT),
	/* GPP_R20 - GPIO */
	PAD_CFG_GPI_TRIG_OWN(GPP_R20, NONE, PWROK, OFF, ACPI),
	/* GPP_R21 - NF6 */
	PAD_CFG_NF(GPP_R21, DN_5K, PLTRST, NF6),
	/* GPP_R3 - NF5 */
	PAD_CFG_NF(GPP_R3, NONE, PLTRST, NF5),
	/* GPP_R4 - NF4 */
	PAD_CFG_NF(GPP_R4, NONE, RSMRST, NF4),
	/* GPP_R5 - NF4 */
	PAD_CFG_NF(GPP_R5, NATIVE, PWROK, NF4),
	/* GPP_R6 - NF1 */
	PAD_CFG_NF(GPP_R6, NONE, PWROK, NF1),
	/* GPP_R7 - NF4 */
	PAD_CFG_NF(GPP_R7, NONE, PLTRST, NF4),
	/* GPP_R8 - GPIO */
	PAD_CFG_GPI_TRIG_OWN(GPP_R8, NONE, PWROK, OFF, ACPI),
	/* GPP_R9 - NF1 */
	PAD_CFG_NF(GPP_R9, NONE, RSMRST, NF1),

	/* ------- GPIO Group GPP_J ------- */

	/* GPP_J0 - GPIO */
	PAD_CFG_GPI_SCI(GPP_J0, UP_20K, PLTRST, EDGE_SINGLE, INVERT),
	/* GPP_J1 - GPIO */
	PAD_CFG_GPO(GPP_J1, 1, DEEP),
	/* GPP_J10 - NF4 */
	PAD_CFG_NF(GPP_J10, NONE, PLTRST, NF4),
	/* GPP_J11 - GPIO */
	PAD_CFG_GPI_TRIG_OWN(GPP_J11, UP_5K, PLTRST, OFF, ACPI),
	/* GPP_J2 - GPIO */
	PAD_CFG_GPI_SCI(GPP_J2, NONE, PWROK, EDGE_SINGLE, INVERT),
	/* GPP_J3 - GPIO */
	PAD_CFG_GPI_APIC_LOW(GPP_J3, NONE, RSMRST),
	/* GPP_J4 - GPIO */
	PAD_CFG_GPO(GPP_J4, 0, PWROK),
	/* GPP_J5 - GPIO */
	PAD_CFG_GPI_APIC_LOW(GPP_J5, NONE, DEEP),
	/* GPP_J6 - GPIO */
	PAD_CFG_GPI_TRIG_OWN(GPP_J6, NONE, PWROK, OFF, ACPI),
	/* GPP_J7 - GPIO */
	PAD_CFG_GPI_APIC_LOW(GPP_J7, NATIVE, PWROK),
	/* GPP_J8 - NF3 */
	PAD_CFG_NF(GPP_J8, NONE, RSMRST, NF3),
	/* GPP_J9 - NF4 */
	PAD_CFG_NF(GPP_J9, NONE, PLTRST, NF4),

	/* ------- GPIO Group GPP_B ------- */

	/* GPP_B0 - NF5 */
	PAD_CFG_NF(GPP_B0, NONE, PLTRST, NF5),
	/* GPP_B1 - GPIO */
	PAD_CFG_GPI_APIC_LOW(GPP_B1, UP_20K, PLTRST),
	/* GPP_B10 - NF4 */
	PAD_CFG_NF(GPP_B10, NONE, PLTRST, NF4),
	/* GPP_B11 - GPIO */
	PAD_CFG_GPI_APIC_LOW(GPP_B11, NONE, RSMRST),
	/* GPP_B12 - NF2 */
	PAD_CFG_NF(GPP_B12, NONE, PWROK, NF2),
	/* GPP_B13 - GPIO */
	PAD_CFG_GPI_SCI(GPP_B13, NATIVE, PWROK, EDGE_SINGLE, INVERT),
	/* GPP_B14 - GPIO */
	PAD_CFG_GPI_SMI(GPP_B14, NATIVE, PWROK, EDGE_SINGLE, INVERT),
	/* GPP_B15 - GPIO */
	PAD_CFG_GPI_SCI(GPP_B15, DN_5K, PLTRST, EDGE_SINGLE, INVERT),
	/* GPP_B16 - NF2 */
	PAD_CFG_NF(GPP_B16, NONE, RSMRST, NF2),
	/* GPP_B17 - GPIO */
	PAD_CFG_GPI_SMI(GPP_B17, DN_5K, RSMRST, EDGE_SINGLE, INVERT),
	/* GPP_B18 - GPIO */
	PAD_CFG_GPO(GPP_B18, 1, RSMRST),
	/* GPP_B19 - GPIO */
	PAD_CFG_GPI_APIC_LOW(GPP_B19, DN_5K, RSMRST),
	/* GPP_B2 - GPIO */
	PAD_CFG_GPI_SMI(GPP_B2, NONE, RSMRST, EDGE_SINGLE, INVERT),
	/* GPP_B20 - GPIO */
	PAD_CFG_GPI_SMI(GPP_B20, NONE, RSMRST, EDGE_SINGLE, INVERT),
	/* GPP_B21 - GPIO */
	PAD_CFG_GPI_SCI(GPP_B21, NONE, PWROK, EDGE_SINGLE, INVERT),
	/* GPP_B22 - GPIO */
	PAD_CFG_GPO(GPP_B22, 0, PWROK),
	/* GPP_B23 - NF6 */
	PAD_CFG_NF(GPP_B23, NONE, RSMRST, NF6),
	/* GPP_B3 - NF2 */
	PAD_CFG_NF(GPP_B3, DN_20K, PWROK, NF2),
	/* GPP_B4 - GPIO */
	PAD_CFG_GPI_TRIG_OWN(GPP_B4, NATIVE, PWROK, OFF, ACPI),
	/* GPP_B5 - GPIO */
	PAD_CFG_GPI_APIC_LOW(GPP_B5, DN_5K, RSMRST),
	/* GPP_B6 - NF6 */
	PAD_CFG_NF(GPP_B6, DN_5K, RSMRST, NF6),
	/* GPP_B7 - NF6 */
	PAD_CFG_NF(GPP_B7, NONE, PLTRST, NF6),
	/* GPP_B8 - NF2 */
	PAD_CFG_NF(GPP_B8, NONE, RSMRST, NF2),
	/* GPP_B9 - NF3 */
	PAD_CFG_NF(GPP_B9, NONE, PWROK, NF3),

	/* ------- GPIO Group GPP_G ------- */

	/* GPP_G0 - NF1 */
	PAD_CFG_NF(GPP_G0, NATIVE, PWROK, NF1),
	/* GPP_G1 - GPIO */
	PAD_CFG_GPI_APIC_LOW(GPP_G1, NATIVE, PWROK),
	/* GPP_G2 - NF1 */
	PAD_CFG_NF(GPP_G2, DN_20K, PWROK, NF1),
	/* GPP_G3 - GPIO */
	PAD_CFG_GPI_TRIG_OWN(GPP_G3, UP_5K, RSMRST, OFF, ACPI),
	/* GPP_G4 - NF4 */
	PAD_CFG_NF(GPP_G4, NONE, PWROK, NF4),
	/* GPP_G5 - GPIO */
	PAD_CFG_GPI_TRIG_OWN(GPP_G5, NONE, DEEP, OFF, ACPI),
	/* GPP_G6 - GPIO */
	PAD_CFG_GPI_TRIG_OWN(GPP_G6, UP_1K, DEEP, OFF, ACPI),
	/* GPP_G7 - NF6 */
	PAD_CFG_NF(GPP_G7, NONE, PWROK, NF6),

	/* ------- GPIO Group GPP_H ------- */

	/* GPP_H0 - NF2 */
	PAD_CFG_NF(GPP_H0, UP_5K, PLTRST, NF2),
	/* GPP_H1 - NF2 */
	PAD_CFG_NF(GPP_H1, UP_5K, PLTRST, NF2),
	/* GPP_H10 - GPIO */
	PAD_CFG_GPO(GPP_H10, 0, DEEP),
	/* GPP_H11 - NF2 */
	PAD_CFG_NF(GPP_H11, NONE, PWROK, NF2),
	/* GPP_H12 - GPIO */
	PAD_CFG_GPI_APIC_LOW(GPP_H12, NONE, PWROK),
	/* GPP_H13 - GPIO */
	PAD_CFG_GPI_TRIG_OWN(GPP_H13, UP_5K, PWROK, OFF, ACPI),
	/* GPP_H14 - NF4 */
	PAD_CFG_NF(GPP_H14, DN_20K, DEEP, NF4),
	/* GPP_H15 - NF4 */
	PAD_CFG_NF(GPP_H15, NONE, PWROK, NF4),
	/* GPP_H16 - NF2 */
	PAD_CFG_NF(GPP_H16, NONE, PWROK, NF2),
	/* GPP_H17 - GPIO */
	PAD_CFG_GPI_SMI(GPP_H17, DN_5K, RSMRST, EDGE_SINGLE, INVERT),
	/* GPP_H18 - GPIO */
	PAD_CFG_GPI_SMI(GPP_H18, DN_5K, RSMRST, EDGE_SINGLE, INVERT),
	/* GPP_H19 - GPIO */
	PAD_CFG_GPI_SCI(GPP_H19, NONE, PLTRST, EDGE_SINGLE, INVERT),
	/* GPP_H2 - GPIO */
	PAD_CFG_GPI_SMI(GPP_H2, NATIVE, PWROK, EDGE_SINGLE, INVERT),
	/* GPP_H20 - NF4 */
	PAD_CFG_NF(GPP_H20, UP_5K, RSMRST, NF4),
	/* GPP_H21 - GPIO */
	PAD_CFG_GPI_APIC_LOW(GPP_H21, DN_5K, RSMRST),
	/* GPP_H22 - NF6 */
	PAD_CFG_NF(GPP_H22, DN_5K, RSMRST, NF6),
	/* GPP_H23 - NF6 */
	PAD_CFG_NF(GPP_H23, DN_5K, RSMRST, NF6),
	/* GPP_H3 - NF4 */
	PAD_CFG_NF(GPP_H3, NONE, PLTRST, NF4),
	/* GPP_H4 - NF1 */
	PAD_CFG_NF(GPP_H4, NONE, RSMRST, NF1),
	/* GPP_H5 - NF6 */
	PAD_CFG_NF(GPP_H5, NONE, PWROK, NF6),
	/* GPP_H6 - NF1 */
	PAD_CFG_NF(GPP_H6, NONE, RSMRST, NF1),
	/* GPP_H7 - NF6 */
	PAD_CFG_NF(GPP_H7, NATIVE, PWROK, NF6),
	/* GPP_H8 - GPIO */
	PAD_CFG_GPI_SCI(GPP_H8, NATIVE, PWROK, EDGE_SINGLE, INVERT),
	/* GPP_H9 - NF4 */
	PAD_CFG_NF(GPP_H9, NONE, PWROK, NF4),

	/* ------- GPIO Group GPD ------- */

	/* GPD0 - NF4 */
	PAD_CFG_NF(GPD0, DN_5K, DEEP, NF4),
	/* GPD1 - GPIO */
	PAD_CFG_GPI_APIC_LOW(GPD1, NONE, RSMRST),
	/* GPD10 - NF1 */
	PAD_CFG_NF(GPD10, NATIVE, DEEP, NF1),
	/* GPD11 - NF1 */
	PAD_CFG_NF(GPD11, NONE, RSMRST, NF1),
	/* GPD12 - NF5 */
	PAD_CFG_NF(GPD12, NONE, PWROK, NF5),
	/* GPD2 - NF3 */
	PAD_CFG_NF(GPD2, UP_5K, PWROK, NF3),
	/* GPD3 - NF2 */
	PAD_CFG_NF(GPD3, NONE, PWROK, NF2),
	/* GPD4 - GPIO */
	PAD_CFG_GPI_SCI(GPD4, UP_20K, DEEP, EDGE_SINGLE, INVERT),
	/* GPD5 - NF2 */
	PAD_CFG_NF(GPD5, UP_5K, PLTRST, NF2),
	/* GPD6 - GPIO */
	PAD_CFG_GPI_SCI(GPD6, UP_20K, RSMRST, EDGE_SINGLE, INVERT),
	/* GPD7 - GPIO */
	PAD_CFG_GPI_SCI(GPD7, UP_20K, RSMRST, EDGE_SINGLE, INVERT),
	/* GPD8 - NF2 */
	PAD_CFG_NF(GPD8, UP_5K, RSMRST, NF2),
	/* GPD9 - NF3 */
	PAD_CFG_NF(GPD9, NONE, RSMRST, NF3),

	/* ------- GPIO Group GPP_A ------- */

	/* GPP_A0 - GPIO */
	PAD_CFG_GPI_SCI(GPP_A0, NONE, RSMRST, EDGE_SINGLE, INVERT),
	/* GPP_A1 - GPIO */
	PAD_CFG_GPI_SMI(GPP_A1, NONE, RSMRST, EDGE_SINGLE, INVERT),
	/* GPP_A10 - GPIO */
	PAD_CFG_GPI_TRIG_OWN(GPP_A10, UP_2K, PWROK, OFF, ACPI),
	/* GPP_A11 - NF7 */
	PAD_CFG_NF(GPP_A11, DN_20K, RSMRST, NF7),
	/* GPP_A12 - NF2 */
	PAD_CFG_NF(GPP_A12, DN_5K, RSMRST, NF2),
	/* GPP_A13 - GPIO */
	PAD_CFG_GPO(GPP_A13, 0, RSMRST),
	/* GPP_A14 - NF2 */
	PAD_CFG_NF(GPP_A14, DN_5K, RSMRST, NF2),
	/* GPP_A2 - GPIO */
	PAD_CFG_GPI_APIC_LOW(GPP_A2, UP_5K, RSMRST),
	/* GPP_A3 - GPIO */
	PAD_CFG_GPI_APIC_LOW(GPP_A3, NONE, PLTRST),
	/* GPP_A4 - GPIO */
	PAD_CFG_GPI_SMI(GPP_A4, UP_20K, PLTRST, EDGE_SINGLE, INVERT),
	/* GPP_A5 - GPIO */
	PAD_CFG_GPI_SCI(GPP_A5, DN_20K, PWROK, EDGE_SINGLE, INVERT),
	/* GPP_A6 - GPIO */
	PAD_CFG_GPI_SMI(GPP_A6, UP_20K, RSMRST, EDGE_SINGLE, INVERT),
	/* GPP_A7 - NF3 */
	PAD_CFG_NF(GPP_A7, NONE, RSMRST, NF3),
	/* GPP_A8 - NF2 */
	PAD_CFG_NF(GPP_A8, NONE, RSMRST, NF2),
	/* GPP_A9 - NF2 */
	PAD_CFG_NF(GPP_A9, NONE, RSMRST, NF2),

	/* ------- GPIO Group GPP_C ------- */

	/* GPP_C0 - NF2 */
	PAD_CFG_NF(GPP_C0, DN_5K, RSMRST, NF2),
	/* GPP_C1 - NF1 */
	PAD_CFG_NF(GPP_C1, NONE, RSMRST, NF1),
	/* GPP_C10 - GPIO */
	PAD_CFG_GPI_TRIG_OWN(GPP_C10, NONE, PLTRST, OFF, ACPI),
	/* GPP_C11 - GPIO */
	PAD_CFG_GPI_SMI(GPP_C11, NONE, PLTRST, EDGE_SINGLE, INVERT),
	/* GPP_C12 - NF2 */
	PAD_CFG_NF(GPP_C12, UP_5K, PLTRST, NF2),
	/* GPP_C13 - NF5 */
	PAD_CFG_NF(GPP_C13, NONE, RSMRST, NF5),
	/* GPP_C14 - GPIO */
	PAD_CFG_GPI_TRIG_OWN(GPP_C14, NONE, PLTRST, OFF, ACPI),
	/* GPP_C15 - NF6 */
	PAD_CFG_NF(GPP_C15, NONE, PLTRST, NF6),
	/* GPP_C16 - NF1 */
	PAD_CFG_NF(GPP_C16, NONE, DEEP, NF1),
	/* GPP_C17 - NF1 */
	PAD_CFG_NF(GPP_C17, NONE, RSMRST, NF1),
	/* GPP_C18 - GPIO */
	PAD_CFG_GPI_TRIG_OWN(GPP_C18, NONE, RSMRST, OFF, ACPI),
	/* GPP_C19 - GPIO */
	PAD_CFG_GPI_APIC_LOW(GPP_C19, UP_5K, RSMRST),
	/* GPP_C2 - GPIO */
	PAD_CFG_GPI_APIC_LOW(GPP_C2, NONE, RSMRST),
	/* GPP_C20 - GPIO */
	PAD_CFG_GPI_APIC_LOW(GPP_C20, NONE, DEEP),
	/* GPP_C21 - GPIO */
	PAD_CFG_GPI_APIC_LOW(GPP_C21, UP_5K, DEEP),
	/* GPP_C22 - GPIO */
	PAD_CFG_GPI_TRIG_OWN(GPP_C22, DN_20K, PWROK, OFF, ACPI),
	/* GPP_C23 - NF4 */
	PAD_CFG_NF(GPP_C23, NONE, PWROK, NF4),
	/* GPP_C3 - GPIO */
	PAD_CFG_GPI_APIC_LOW(GPP_C3, NONE, RSMRST),
	/* GPP_C4 - NF2 */
	PAD_CFG_NF(GPP_C4, NONE, RSMRST, NF2),
	/* GPP_C5 - NF7 */
	PAD_CFG_NF(GPP_C5, NONE, RSMRST, NF7),
	/* GPP_C6 - GPIO */
	PAD_CFG_GPI_TRIG_OWN(GPP_C6, NONE, DEEP, OFF, ACPI),
	/* GPP_C7 - NF1 */
	PAD_CFG_NF(GPP_C7, NATIVE, DEEP, NF1),
	/* GPP_C8 - GPIO */
	PAD_CFG_GPI_APIC_LOW(GPP_C8, NONE, DEEP),
	/* GPP_C9 - GPIO */
	PAD_CFG_GPI_APIC_LOW(GPP_C9, UP_5K, DEEP),

	/* ------- GPIO Group GPP_S ------- */

	/* GPP_S0 - NF4 */
	PAD_CFG_NF(GPP_S0, NATIVE, PWROK, NF4),
	/* GPP_S1 - NF1 */
	PAD_CFG_NF(GPP_S1, NONE, RSMRST, NF1),
	/* GPP_S2 - NF2 */
	PAD_CFG_NF(GPP_S2, UP_20K, RSMRST, NF2),
	/* GPP_S3 - GPIO */
	PAD_CFG_GPO(GPP_S3, 0, PWROK),
	/* GPP_S4 - NF5 */
	PAD_CFG_NF(GPP_S4, UP_20K, DEEP, NF5),
	/* GPP_S5 - NF6 */
	PAD_CFG_NF(GPP_S5, NATIVE, PWROK, NF6),
	/* GPP_S6 - NF6 */
	PAD_CFG_NF(GPP_S6, NATIVE, PWROK, NF6),
	/* GPP_S7 - GPIO */
	PAD_CFG_GPI_SCI(GPP_S7, NONE, PWROK, EDGE_SINGLE, INVERT),

	/* ------- GPIO Group GPP_E ------- */

	/* GPP_E0 - NF5 */
	PAD_CFG_NF(GPP_E0, UP_1K, RSMRST, NF5),
	/* GPP_E1 - NF5 */
	PAD_CFG_NF(GPP_E1, DN_5K, RSMRST, NF5),
	/* GPP_E10 - GPIO */
	PAD_CFG_GPI_APIC_LOW(GPP_E10, UP_1K_2K, DEEP),
	/* GPP_E11 - GPIO */
	PAD_CFG_GPI_SCI(GPP_E11, NATIVE, PWROK, EDGE_SINGLE, INVERT),
	/* GPP_E12 - GPIO */
	PAD_CFG_GPI_SMI(GPP_E12, NONE, PWROK, EDGE_SINGLE, INVERT),
	/* GPP_E13 - GPIO */
	PAD_CFG_GPI_SCI(GPP_E13, UP_2K, DEEP, EDGE_SINGLE, INVERT),
	/* GPP_E14 - GPIO */
	PAD_CFG_GPI_TRIG_OWN(GPP_E14, UP_1K, PLTRST, OFF, ACPI),
	/* GPP_E15 - GPIO */
	PAD_CFG_GPI_SMI(GPP_E15, UP_1K, PLTRST, EDGE_SINGLE, INVERT),
	/* GPP_E16 - GPIO */
	PAD_CFG_GPI_APIC_LOW(GPP_E16, NONE, RSMRST),
	/* GPP_E17 - NF5 */
	PAD_CFG_NF(GPP_E17, UP_5K, RSMRST, NF5),
	/* GPP_E18 - GPIO */
	PAD_CFG_GPI_SCI(GPP_E18, NONE, PWROK, EDGE_SINGLE, INVERT),
	/* GPP_E19 - GPIO */
	PAD_CFG_GPI_SCI(GPP_E19, NONE, PWROK, EDGE_SINGLE, INVERT),
	/* GPP_E2 - NF6 */
	PAD_CFG_NF(GPP_E2, NONE, PWROK, NF6),
	/* GPP_E20 - NF3 */
	PAD_CFG_NF(GPP_E20, NONE, PLTRST, NF3),
	/* GPP_E21 - GPIO */
	PAD_CFG_GPO(GPP_E21, 1, PWROK),
	/* GPP_E3 - NF4 */
	PAD_CFG_NF(GPP_E3, DN_5K, DEEP, NF4),
	/* GPP_E4 - GPIO */
	PAD_CFG_GPI_TRIG_OWN(GPP_E4, UP_1K, RSMRST, OFF, ACPI),
	/* GPP_E5 - GPIO */
	PAD_CFG_GPO(GPP_E5, 1, PWROK),
	/* GPP_E6 - NF4 */
	PAD_CFG_NF(GPP_E6, NONE, PWROK, NF4),
	/* GPP_E7 - NF2 */
	PAD_CFG_NF(GPP_E7, UP_20K, RSMRST, NF2),
	/* GPP_E8 - NF1 */
	PAD_CFG_NF(GPP_E8, NONE, PWROK, NF1),
	/* GPP_E9 - GPIO */
	PAD_CFG_GPI_SCI(GPP_E9, NONE, PWROK, EDGE_SINGLE, INVERT),

	/* ------- GPIO Group GPP_K ------- */

	/* GPP_K0 - NF3 */
	PAD_CFG_NF(GPP_K0, UP_20K, RSMRST, NF3),
	/* GPP_K1 - GPIO */
	PAD_CFG_GPI_TRIG_OWN(GPP_K1, UP_20K, RSMRST, OFF, ACPI),
	/* GPP_K10 - GPIO */
	PAD_CFG_GPI_SMI(GPP_K10, UP_20K, DEEP, EDGE_SINGLE, INVERT),
	/* GPP_K11 - NF2 */
	PAD_CFG_NF(GPP_K11, NATIVE, RSMRST, NF2),
	/* GPP_K2 - GPIO */
	PAD_CFG_GPI_TRIG_OWN(GPP_K2, NONE, RSMRST, OFF, ACPI),
	/* GPP_K3 - GPIO */
	PAD_CFG_GPI_TRIG_OWN(GPP_K3, NONE, DEEP, OFF, ACPI),
	/* GPP_K4 - GPIO */
	PAD_CFG_GPI_SCI(GPP_K4, DN_5K, RSMRST, EDGE_SINGLE, INVERT),
	/* GPP_K5 - NF5 */
	PAD_CFG_NF(GPP_K5, NONE, RSMRST, NF5),
	/* GPP_K6 - NF2 */
	PAD_CFG_NF(GPP_K6, NONE, RSMRST, NF2),
	/* GPP_K7 - NF1 */
	PAD_CFG_NF(GPP_K7, NONE, DEEP, NF1),
	/* GPP_K8 - NF2 */
	PAD_CFG_NF(GPP_K8, UP_1K_2K, RSMRST, NF2),
	/* GPP_K9 - GPIO */
	PAD_CFG_GPO(GPP_K9, 1, RSMRST),

	/* ------- GPIO Group GPP_F ------- */

	/* GPP_F0 - NF1 */
	PAD_CFG_NF(GPP_F0, NONE, DEEP, NF1),
	/* GPP_F1 - NF1 */
	PAD_CFG_NF(GPP_F1, NONE, DEEP, NF1),
	/* GPP_F10 - GPIO */
	PAD_CFG_GPI_APIC_LOW(GPP_F10, NONE, RSMRST),
	/* GPP_F11 - GPIO */
	PAD_CFG_GPI_APIC_LOW(GPP_F11, NATIVE, PWROK),
	/* GPP_F12 - GPIO */
	PAD_CFG_GPI_TRIG_OWN(GPP_F12, UP_20K, PWROK, OFF, ACPI),
	/* GPP_F13 - GPIO */
	PAD_CFG_GPI_TRIG_OWN(GPP_F13, UP_5K, RSMRST, OFF, ACPI),
	/* GPP_F14 - NF3 */
	PAD_CFG_NF(GPP_F14, UP_1K_2K, RSMRST, NF3),
	/* GPP_F15 - NF3 */
	PAD_CFG_NF(GPP_F15, NONE, RSMRST, NF3),
	/* GPP_F16 - NF1 */
	PAD_CFG_NF(GPP_F16, NONE, DEEP, NF1),
	/* GPP_F17 - NF1 */
	PAD_CFG_NF(GPP_F17, DN_5K, PWROK, NF1),
	/* GPP_F18 - NF3 */
	PAD_CFG_NF(GPP_F18, UP_1K_2K, RSMRST, NF3),
	/* GPP_F19 - NF3 */
	PAD_CFG_NF(GPP_F19, NONE, RSMRST, NF3),
	/* GPP_F2 - GPIO */
	PAD_CFG_GPI_SCI(GPP_F2, UP_1K_2K, PWROK, EDGE_SINGLE, INVERT),
	/* GPP_F20 - GPIO */
	PAD_CFG_GPI_APIC_LOW(GPP_F20, NONE, DEEP),
	/* GPP_F21 - GPIO */
	PAD_CFG_GPI_TRIG_OWN(GPP_F21, NONE, DEEP, OFF, ACPI),
	/* GPP_F22 - NF1 */
	PAD_CFG_NF(GPP_F22, DN_5K, PWROK, NF1),
	/* GPP_F23 - NF5 */
	PAD_CFG_NF(GPP_F23, NATIVE, PWROK, NF5),
	/* GPP_F3 - GPIO */
	PAD_CFG_GPI_TRIG_OWN(GPP_F3, NONE, RSMRST, OFF, ACPI),
	/* GPP_F4 - GPIO */
	PAD_CFG_GPI_TRIG_OWN(GPP_F4, UP_1K, PLTRST, OFF, ACPI),
	/* GPP_F5 - GPIO */
	PAD_CFG_GPO(GPP_F5, 0, PLTRST),
	/* GPP_F6 - GPIO */
	PAD_CFG_GPO(GPP_F6, 1, PLTRST),
	/* GPP_F7 - NF3 */
	PAD_CFG_NF(GPP_F7, UP_2K, RSMRST, NF3),
	/* GPP_F8 - GPIO */
	PAD_CFG_GPI_TRIG_OWN(GPP_F8, NONE, PWROK, OFF, ACPI),
	/* GPP_F9 - NF1 */
	PAD_CFG_NF(GPP_F9, NONE, PWROK, NF1),

	/* ------- GPIO Group GPP_D ------- */

	/* GPP_D0 - GPIO */
	PAD_CFG_GPI_SMI(GPP_D0, UP_1K, PLTRST, EDGE_SINGLE, INVERT),
	/* GPP_D1 - NF3 */
	PAD_CFG_NF(GPP_D1, UP_1K, RSMRST, NF3),
	/* GPP_D10 - GPIO */
	PAD_CFG_GPO(GPP_D10, 1, PWROK),
	/* GPP_D11 - GPIO */
	PAD_CFG_GPI_TRIG_OWN(GPP_D11, NONE, RSMRST, OFF, ACPI),
	/* GPP_D12 - NF3 */
	PAD_CFG_NF(GPP_D12, UP_20K, RSMRST, NF3),
	/* GPP_D13 - GPIO */
	PAD_CFG_GPI_TRIG_OWN(GPP_D13, NONE, DEEP, OFF, ACPI),
	/* GPP_D14 - NF1 */
	PAD_CFG_NF(GPP_D14, DN_5K, PWROK, NF1),
	/* GPP_D15 - NF5 */
	PAD_CFG_NF(GPP_D15, NATIVE, PWROK, NF5),
	/* GPP_D16 - GPIO */
	PAD_CFG_GPI_SCI(GPP_D16, UP_2K, PLTRST, EDGE_SINGLE, INVERT),
	/* GPP_D17 - GPIO */
	PAD_CFG_GPO(GPP_D17, 1, PLTRST),
	/* GPP_D18 - GPIO */
	PAD_CFG_GPO(GPP_D18, 1, PLTRST),
	/* GPP_D19 - NF3 */
	PAD_CFG_NF(GPP_D19, UP_1K_2K, RSMRST, NF3),
	/* GPP_D2 - NF1 */
	PAD_CFG_NF(GPP_D2, NONE, DEEP, NF1),
	/* GPP_D20 - NF1 */
	PAD_CFG_NF(GPP_D20, NONE, DEEP, NF1),
	/* GPP_D21 - NF1 */
	PAD_CFG_NF(GPP_D21, NONE, DEEP, NF1),
	/* GPP_D22 - GPIO */
	PAD_CFG_GPI_TRIG_OWN(GPP_D22, UP_2K, PLTRST, OFF, ACPI),
	/* GPP_D23 - GPIO */
	PAD_CFG_GPO(GPP_D23, 1, PLTRST),
	/* GPP_D3 - NF1 */
	PAD_CFG_NF(GPP_D3, DN_5K, PWROK, NF1),
	/* GPP_D4 - NF5 */
	PAD_CFG_NF(GPP_D4, NATIVE, PWROK, NF5),
	/* GPP_D5 - GPIO */
	PAD_CFG_GPI_SMI(GPP_D5, NONE, PLTRST, EDGE_SINGLE, INVERT),
	/* GPP_D6 - GPIO */
	PAD_CFG_GPI_SMI(GPP_D6, NONE, DEEP, EDGE_SINGLE, INVERT),
	/* GPP_D7 - GPIO */
	PAD_CFG_GPI_SCI(GPP_D7, NONE, PWROK, EDGE_SINGLE, INVERT),
	/* GPP_D8 - GPIO */
	PAD_CFG_GPI_SMI(GPP_D8, DN_5K, PWROK, EDGE_SINGLE, INVERT),
	/* GPP_D9 - GPIO */
	PAD_CFG_GPI_APIC_LOW(GPP_D9, UP_20K, PWROK),

	/* ------- GPIO Group VGPIO ------- */

	/* VGPIO_0 - GPIO */
	_PAD_CFG_STRUCT(VGPIO_0, PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_BUF(RX_DISABLE), 0),
	/* VGPIO_1 - GPIO */
	_PAD_CFG_STRUCT(VGPIO_1, PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_BUF(TX_DISABLE) | PAD_CFG0_NAFVWE_ENABLE, 0),
	/* VGPIO_10 - GPIO */
	_PAD_CFG_STRUCT(VGPIO_10, PAD_FUNC(GPIO) | PAD_RESET(RSMRST) | PAD_BUF(TX_DISABLE), 0),
	/* VGPIO_11 - NF2 */
	_PAD_CFG_STRUCT(VGPIO_11, PAD_FUNC(NF2) | PAD_RESET(RSMRST) | PAD_CFG0_NAFVWE_ENABLE, 0),
	/* VGPIO_12 - GPIO */
	_PAD_CFG_STRUCT(VGPIO_12, PAD_FUNC(GPIO) | PAD_RESET(RSMRST) | PAD_BUF(TX_DISABLE), 0),
	/* VGPIO_13 - NF4 */
	_PAD_CFG_STRUCT(VGPIO_13, PAD_FUNC(NF4) | PAD_RESET(DEEP), 0),
	/* VGPIO_14 - GPIO */
	_PAD_CFG_STRUCT(VGPIO_14, PAD_FUNC(GPIO) | PAD_RESET(RSMRST) | PAD_BUF(TX_DISABLE) | PAD_CFG0_NAFVWE_ENABLE, 0),
	/* VGPIO_15 - GPIO */
	_PAD_CFG_STRUCT(VGPIO_15, PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_BUF(TX_DISABLE) | PAD_CFG0_NAFVWE_ENABLE, 0),
	/* VGPIO_16 - GPIO */
	_PAD_CFG_STRUCT(VGPIO_16, PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_BUF(TX_DISABLE) | PAD_CFG0_NAFVWE_ENABLE, 0),
	/* VGPIO_17 - GPIO */
	_PAD_CFG_STRUCT(VGPIO_17, PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_BUF(TX_DISABLE) | PAD_CFG0_NAFVWE_ENABLE, 0),
	/* VGPIO_18 - NF6 */
	_PAD_CFG_STRUCT(VGPIO_18, PAD_FUNC(NF6) | PAD_RESET(PLTRST) | PAD_CFG0_NAFVWE_ENABLE, 0),
	/* VGPIO_19 - GPIO */
	_PAD_CFG_STRUCT(VGPIO_19, PAD_FUNC(GPIO) | PAD_RESET(RSMRST) | PAD_BUF(TX_DISABLE) | PAD_CFG0_NAFVWE_ENABLE, 0),
	/* VGPIO_2 - NF4 */
	_PAD_CFG_STRUCT(VGPIO_2, PAD_FUNC(NF4) | PAD_RESET(RSMRST) | PAD_CFG0_NAFVWE_ENABLE, 0),
	/* VGPIO_20 - GPIO */
	_PAD_CFG_STRUCT(VGPIO_20, PAD_FUNC(GPIO) | PAD_RESET(RSMRST) | PAD_BUF(RX_DISABLE) | 1, 0),
	/* VGPIO_21 - NF2 */
	_PAD_CFG_STRUCT(VGPIO_21, PAD_FUNC(NF2) | PAD_RESET(DEEP) | PAD_CFG0_NAFVWE_ENABLE, 0),
	/* VGPIO_22 - GPIO */
	_PAD_CFG_STRUCT(VGPIO_22, PAD_FUNC(GPIO) | PAD_RESET(RSMRST) | PAD_BUF(TX_DISABLE), 0),
	/* VGPIO_23 - NF1 */
	_PAD_CFG_STRUCT(VGPIO_23, PAD_FUNC(NF1) | PAD_RESET(RSMRST), 0),
	/* VGPIO_24 - NF5 */
	_PAD_CFG_STRUCT(VGPIO_24, PAD_FUNC(NF5) | PAD_RESET(PWROK) | PAD_CFG0_NAFVWE_ENABLE, 0),
	/* VGPIO_25 - GPIO */
	_PAD_CFG_STRUCT(VGPIO_25, PAD_FUNC(GPIO) | PAD_RESET(PWROK) | PAD_BUF(TX_DISABLE) | PAD_CFG0_NAFVWE_ENABLE, 0),
	/* VGPIO_26 - NF6 */
	_PAD_CFG_STRUCT(VGPIO_26, PAD_FUNC(NF6) | PAD_RESET(PLTRST) | PAD_CFG0_NAFVWE_ENABLE, 0),
	/* VGPIO_27 - NF3 */
	_PAD_CFG_STRUCT(VGPIO_27, PAD_FUNC(NF3) | PAD_RESET(DEEP), 0),
	/* VGPIO_28 - GPIO */
	_PAD_CFG_STRUCT(VGPIO_28, PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_BUF(TX_DISABLE) | PAD_CFG0_NAFVWE_ENABLE, 0),
	/* VGPIO_29 - GPIO */
	_PAD_CFG_STRUCT(VGPIO_29, PAD_FUNC(GPIO) | PAD_RESET(PLTRST) | PAD_BUF(RX_DISABLE) | 1, 0),
	/* VGPIO_3 - NF3 */
	_PAD_CFG_STRUCT(VGPIO_3, PAD_FUNC(NF3) | PAD_RESET(DEEP) | PAD_CFG0_NAFVWE_ENABLE, 0),
	/* VGPIO_30 - GPIO */
	_PAD_CFG_STRUCT(VGPIO_30, PAD_FUNC(GPIO) | PAD_RESET(PWROK) | PAD_BUF(TX_DISABLE) | PAD_CFG0_NAFVWE_ENABLE, 0),
	/* VGPIO_31 - GPIO */
	_PAD_CFG_STRUCT(VGPIO_31, PAD_FUNC(GPIO) | PAD_RESET(RSMRST) | PAD_BUF(TX_DISABLE) | PAD_CFG0_NAFVWE_ENABLE, 0),
	/* VGPIO_32 - GPIO */
	_PAD_CFG_STRUCT(VGPIO_32, PAD_FUNC(GPIO) | PAD_RESET(RSMRST) | PAD_BUF(TX_DISABLE), 0),
	/* VGPIO_33 - NF2 */
	_PAD_CFG_STRUCT(VGPIO_33, PAD_FUNC(NF2) | PAD_RESET(PWROK) | PAD_CFG0_NAFVWE_ENABLE, 0),
	/* VGPIO_34 - GPIO */
	_PAD_CFG_STRUCT(VGPIO_34, PAD_FUNC(GPIO) | PAD_RESET(RSMRST) | PAD_BUF(RX_DISABLE) | 1 | PAD_CFG0_NAFVWE_ENABLE, 0),
	/* VGPIO_35 - NF4 */
	_PAD_CFG_STRUCT(VGPIO_35, PAD_FUNC(NF4) | PAD_RESET(RSMRST) | PAD_CFG0_NAFVWE_ENABLE, 0),
	/* VGPIO_36 - GPIO */
	_PAD_CFG_STRUCT(VGPIO_36, PAD_FUNC(GPIO) | PAD_RESET(PWROK) | PAD_BUF(TX_DISABLE) | PAD_CFG0_NAFVWE_ENABLE, 0),
	/* VGPIO_37 - GPIO */
	_PAD_CFG_STRUCT(VGPIO_37, PAD_FUNC(GPIO) | PAD_RESET(PWROK) | PAD_BUF(TX_DISABLE) | PAD_CFG0_NAFVWE_ENABLE, 0),
	/* VGPIO_38 - NF1 */
	_PAD_CFG_STRUCT(VGPIO_38, PAD_FUNC(NF1) | PAD_RESET(PWROK) | PAD_CFG0_NAFVWE_ENABLE, 0),
	/* VGPIO_39 - GPIO */
	_PAD_CFG_STRUCT(VGPIO_39, PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_BUF(TX_DISABLE), 0),
	/* VGPIO_4 - GPIO */
	_PAD_CFG_STRUCT(VGPIO_4, PAD_FUNC(GPIO) | PAD_RESET(PWROK) | PAD_BUF(TX_DISABLE) | PAD_CFG0_NAFVWE_ENABLE, 0),
	/* VGPIO_40 - NF7 */
	_PAD_CFG_STRUCT(VGPIO_40, PAD_FUNC(NF7) | PAD_RESET(DEEP) | PAD_CFG0_NAFVWE_ENABLE, 0),
	/* VGPIO_41 - NF5 */
	_PAD_CFG_STRUCT(VGPIO_41, PAD_FUNC(NF5) | PAD_RESET(PWROK) | PAD_CFG0_NAFVWE_ENABLE, 0),
	/* VGPIO_5 - NF3 */
	_PAD_CFG_STRUCT(VGPIO_5, PAD_FUNC(NF3) | PAD_RESET(RSMRST) | PAD_CFG0_NAFVWE_ENABLE, 0),
	/* VGPIO_6 - NF3 */
	_PAD_CFG_STRUCT(VGPIO_6, PAD_FUNC(NF3) | PAD_RESET(PLTRST), 0),
	/* VGPIO_7 - GPIO */
	_PAD_CFG_STRUCT(VGPIO_7, PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_BUF(TX_DISABLE), 0),
	/* VGPIO_8 - NF3 */
	_PAD_CFG_STRUCT(VGPIO_8, PAD_FUNC(NF3) | PAD_RESET(PLTRST) | PAD_CFG0_NAFVWE_ENABLE, 0),
	/* VGPIO_9 - GPIO */
	_PAD_CFG_STRUCT(VGPIO_9, PAD_FUNC(GPIO) | PAD_RESET(RSMRST) | PAD_BUF(TX_DISABLE), 0),

	/* ------- GPIO Group VGPIO_0 ------- */

	/* VGPIO_USB_0 - GPIO */
	_PAD_CFG_STRUCT(VGPIO_USB_0, PAD_FUNC(GPIO) | PAD_RESET(PLTRST) | PAD_BUF(TX_DISABLE) | PAD_CFG0_NAFVWE_ENABLE, 0),
	/* VGPIO_USB_1 - NF5 */
	_PAD_CFG_STRUCT(VGPIO_USB_1, PAD_FUNC(NF5) | PAD_RESET(PLTRST) | PAD_CFG0_NAFVWE_ENABLE, 0),
	/* VGPIO_USB_10 - GPIO */
	_PAD_CFG_STRUCT(VGPIO_USB_10, PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_BUF(TX_DISABLE), 0),
	/* VGPIO_USB_11 - NF7 */
	_PAD_CFG_STRUCT(VGPIO_USB_11, PAD_FUNC(NF7) | PAD_RESET(DEEP) | PAD_CFG0_NAFVWE_ENABLE, 0),
	/* VGPIO_USB_12 - GPIO */
	_PAD_CFG_STRUCT(VGPIO_USB_12, PAD_FUNC(GPIO) | PAD_RESET(RSMRST) | PAD_BUF(RX_DISABLE) | 1 | PAD_CFG0_NAFVWE_ENABLE, 0),
	/* VGPIO_USB_13 - NF3 */
	_PAD_CFG_STRUCT(VGPIO_USB_13, PAD_FUNC(NF3) | PAD_RESET(PLTRST), 0),
	/* VGPIO_USB_2 - NF4 */
	_PAD_CFG_STRUCT(VGPIO_USB_2, PAD_FUNC(NF4) | PAD_RESET(PLTRST), 0),
	/* VGPIO_USB_3 - NF2 */
	_PAD_CFG_STRUCT(VGPIO_USB_3, PAD_FUNC(NF2) | PAD_RESET(PLTRST), 0),
	/* VGPIO_USB_4 - GPIO */
	_PAD_CFG_STRUCT(VGPIO_USB_4, PAD_FUNC(GPIO) | PAD_RESET(RSMRST) | PAD_BUF(TX_DISABLE), 0),
	/* VGPIO_USB_5 - GPIO */
	_PAD_CFG_STRUCT(VGPIO_USB_5, PAD_FUNC(GPIO) | PAD_RESET(RSMRST) | PAD_BUF(TX_DISABLE) | PAD_CFG0_NAFVWE_ENABLE, 0),
	/* VGPIO_USB_6 - NF7 */
	_PAD_CFG_STRUCT(VGPIO_USB_6, PAD_FUNC(NF7) | PAD_RESET(PLTRST) | PAD_CFG0_NAFVWE_ENABLE, 0),
	/* VGPIO_USB_7 - GPIO */
	_PAD_CFG_STRUCT(VGPIO_USB_7, PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_BUF(TX_DISABLE), 0),
	/* VGPIO_USB_8 - NF3 */
	_PAD_CFG_STRUCT(VGPIO_USB_8, PAD_FUNC(NF3) | PAD_RESET(RSMRST) | PAD_CFG0_NAFVWE_ENABLE, 0),
	/* VGPIO_USB_9 - GPIO */
	_PAD_CFG_STRUCT(VGPIO_USB_9, PAD_FUNC(GPIO) | PAD_RESET(RSMRST) | PAD_BUF(TX_DISABLE) | PAD_CFG0_NAFVWE_ENABLE, 0),

	/* ------- GPIO Group VGPIO_PCIE ------- */

	/* VGPIO_PCIE_0 - NF5 */
	_PAD_CFG_STRUCT(VGPIO_PCIE_0, PAD_FUNC(NF5) | PAD_RESET(PWROK) | PAD_CFG0_NAFVWE_ENABLE, 0),
	/* VGPIO_PCIE_1 - NF2 */
	_PAD_CFG_STRUCT(VGPIO_PCIE_1, PAD_FUNC(NF2) | PAD_RESET(PWROK) | PAD_CFG0_NAFVWE_ENABLE, 0),
	/* VGPIO_PCIE_10 - GPIO */
	_PAD_CFG_STRUCT(VGPIO_PCIE_10, PAD_FUNC(GPIO) | PAD_RESET(RSMRST) | PAD_BUF(TX_DISABLE), 0),
	/* VGPIO_PCIE_11 - GPIO */
	_PAD_CFG_STRUCT(VGPIO_PCIE_11, PAD_FUNC(GPIO) | PAD_RESET(PWROK) | PAD_BUF(RX_DISABLE) | 1, 0),
	/* VGPIO_PCIE_12 - NF3 */
	_PAD_CFG_STRUCT(VGPIO_PCIE_12, PAD_FUNC(NF3) | PAD_RESET(PLTRST), 0),
	/* VGPIO_PCIE_13 - NF1 */
	_PAD_CFG_STRUCT(VGPIO_PCIE_13, PAD_FUNC(NF1) | PAD_RESET(PLTRST) | PAD_CFG0_NAFVWE_ENABLE, 0),
	/* VGPIO_PCIE_14 - GPIO */
	_PAD_CFG_STRUCT(VGPIO_PCIE_14, PAD_FUNC(GPIO) | PAD_RESET(PWROK) | PAD_BUF(TX_DISABLE) | PAD_CFG0_NAFVWE_ENABLE, 0),
	/* VGPIO_PCIE_15 - NF7 */
	_PAD_CFG_STRUCT(VGPIO_PCIE_15, PAD_FUNC(NF7) | PAD_RESET(RSMRST) | PAD_CFG0_NAFVWE_ENABLE, 0),
	/* VGPIO_PCIE_16 - GPIO */
	_PAD_CFG_STRUCT(VGPIO_PCIE_16, PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_BUF(TX_DISABLE), 0),
	/* VGPIO_PCIE_17 - NF1 */
	_PAD_CFG_STRUCT(VGPIO_PCIE_17, PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_CFG0_NAFVWE_ENABLE, 0),
	/* VGPIO_PCIE_18 - GPIO */
	_PAD_CFG_STRUCT(VGPIO_PCIE_18, PAD_FUNC(GPIO) | PAD_RESET(PLTRST) | PAD_BUF(RX_DISABLE) | 1 | PAD_CFG0_NAFVWE_ENABLE, 0),
	/* VGPIO_PCIE_19 - GPIO */
	_PAD_CFG_STRUCT(VGPIO_PCIE_19, PAD_FUNC(GPIO) | PAD_RESET(RSMRST) | PAD_BUF(RX_DISABLE) | PAD_CFG0_NAFVWE_ENABLE, 0),
	/* VGPIO_PCIE_2 - GPIO */
	_PAD_CFG_STRUCT(VGPIO_PCIE_2, PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_BUF(RX_DISABLE) | PAD_CFG0_NAFVWE_ENABLE, 0),
	/* VGPIO_PCIE_20 - GPIO */
	_PAD_CFG_STRUCT(VGPIO_PCIE_20, PAD_FUNC(GPIO) | PAD_RESET(PLTRST) | PAD_BUF(TX_DISABLE), 0),
	/* VGPIO_PCIE_21 - GPIO */
	_PAD_CFG_STRUCT(VGPIO_PCIE_21, PAD_FUNC(GPIO) | PAD_RESET(PWROK) | PAD_BUF(TX_DISABLE) | PAD_CFG0_NAFVWE_ENABLE, 0),
	/* VGPIO_PCIE_22 - GPIO */
	_PAD_CFG_STRUCT(VGPIO_PCIE_22, PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_BUF(RX_DISABLE) | PAD_CFG0_NAFVWE_ENABLE, 0),
	/* VGPIO_PCIE_23 - GPIO */
	_PAD_CFG_STRUCT(VGPIO_PCIE_23, PAD_FUNC(GPIO) | PAD_RESET(RSMRST) | PAD_BUF(TX_DISABLE) | PAD_CFG0_NAFVWE_ENABLE, 0),
	/* VGPIO_PCIE_24 - GPIO */
	_PAD_CFG_STRUCT(VGPIO_PCIE_24, PAD_FUNC(GPIO) | PAD_RESET(PWROK) | PAD_BUF(RX_DISABLE) | PAD_CFG0_NAFVWE_ENABLE, 0),
	/* VGPIO_PCIE_25 - GPIO */
	_PAD_CFG_STRUCT(VGPIO_PCIE_25, PAD_FUNC(GPIO) | PAD_RESET(PWROK) | PAD_BUF(TX_DISABLE), 0),
	/* VGPIO_PCIE_26 - GPIO */
	_PAD_CFG_STRUCT(VGPIO_PCIE_26, PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_BUF(TX_DISABLE), 0),
	/* VGPIO_PCIE_27 - NF3 */
	_PAD_CFG_STRUCT(VGPIO_PCIE_27, PAD_FUNC(NF3) | PAD_RESET(PLTRST) | PAD_CFG0_NAFVWE_ENABLE, 0),
	/* VGPIO_PCIE_28 - GPIO */
	_PAD_CFG_STRUCT(VGPIO_PCIE_28, PAD_FUNC(GPIO) | PAD_RESET(RSMRST) | PAD_BUF(TX_DISABLE), 0),
	/* VGPIO_PCIE_29 - NF7 */
	_PAD_CFG_STRUCT(VGPIO_PCIE_29, PAD_FUNC(NF7) | PAD_RESET(DEEP) | PAD_CFG0_NAFVWE_ENABLE, 0),
	/* VGPIO_PCIE_3 - NF6 */
	_PAD_CFG_STRUCT(VGPIO_PCIE_3, PAD_FUNC(NF6) | PAD_RESET(PLTRST) | PAD_CFG0_NAFVWE_ENABLE, 0),
	/* VGPIO_PCIE_30 - NF5 */
	_PAD_CFG_STRUCT(VGPIO_PCIE_30, PAD_FUNC(NF5) | PAD_RESET(PWROK) | PAD_CFG0_NAFVWE_ENABLE, 0),
	/* VGPIO_PCIE_31 - NF7 */
	_PAD_CFG_STRUCT(VGPIO_PCIE_31, PAD_FUNC(NF7) | PAD_RESET(DEEP), 0),
	/* VGPIO_PCIE_32 - NF5 */
	_PAD_CFG_STRUCT(VGPIO_PCIE_32, PAD_FUNC(NF5) | PAD_RESET(RSMRST), 0),
	/* VGPIO_PCIE_33 - NF4 */
	_PAD_CFG_STRUCT(VGPIO_PCIE_33, PAD_FUNC(NF4) | PAD_RESET(DEEP), 0),
	/* VGPIO_PCIE_34 - GPIO */
	_PAD_CFG_STRUCT(VGPIO_PCIE_34, PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_BUF(TX_DISABLE), 0),
	/* VGPIO_PCIE_35 - GPIO */
	_PAD_CFG_STRUCT(VGPIO_PCIE_35, PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_BUF(RX_DISABLE) | 1, 0),
	/* VGPIO_PCIE_36 - NF7 */
	_PAD_CFG_STRUCT(VGPIO_PCIE_36, PAD_FUNC(NF7) | PAD_RESET(RSMRST), 0),
	/* VGPIO_PCIE_37 - NF4 */
	_PAD_CFG_STRUCT(VGPIO_PCIE_37, PAD_FUNC(NF4) | PAD_RESET(PLTRST), 0),
	/* VGPIO_PCIE_38 - NF1 */
	_PAD_CFG_STRUCT(VGPIO_PCIE_38, PAD_FUNC(NF1) | PAD_RESET(DEEP), 0),
	/* VGPIO_PCIE_39 - GPIO */
	_PAD_CFG_STRUCT(VGPIO_PCIE_39, PAD_FUNC(GPIO) | PAD_RESET(PWROK) | PAD_BUF(TX_DISABLE), 0),
	/* VGPIO_PCIE_4 - NF7 */
	_PAD_CFG_STRUCT(VGPIO_PCIE_4, PAD_FUNC(NF7) | PAD_RESET(PLTRST) | PAD_CFG0_NAFVWE_ENABLE, 0),
	/* VGPIO_PCIE_40 - NF7 */
	_PAD_CFG_STRUCT(VGPIO_PCIE_40, PAD_FUNC(NF7) | PAD_RESET(PWROK), 0),
	/* VGPIO_PCIE_41 - NF5 */
	_PAD_CFG_STRUCT(VGPIO_PCIE_41, PAD_FUNC(NF5) | PAD_RESET(PLTRST) | PAD_CFG0_NAFVWE_ENABLE, 0),
	/* VGPIO_PCIE_42 - GPIO */
	_PAD_CFG_STRUCT(VGPIO_PCIE_42, PAD_FUNC(GPIO) | PAD_RESET(PLTRST) | PAD_BUF(TX_DISABLE), 0),
	/* VGPIO_PCIE_43 - GPIO */
	_PAD_CFG_STRUCT(VGPIO_PCIE_43, PAD_FUNC(GPIO) | PAD_RESET(RSMRST) | PAD_BUF(TX_DISABLE), 0),
	/* VGPIO_PCIE_44 - GPIO */
	_PAD_CFG_STRUCT(VGPIO_PCIE_44, PAD_FUNC(GPIO) | PAD_RESET(RSMRST) | PAD_BUF(TX_DISABLE) | PAD_CFG0_NAFVWE_ENABLE, 0),
	/* VGPIO_PCIE_45 - NF7 */
	_PAD_CFG_STRUCT(VGPIO_PCIE_45, PAD_FUNC(NF7) | PAD_RESET(PLTRST) | PAD_CFG0_NAFVWE_ENABLE, 0),
	/* VGPIO_PCIE_46 - NF3 */
	_PAD_CFG_STRUCT(VGPIO_PCIE_46, PAD_FUNC(NF3) | PAD_RESET(PWROK), 0),
	/* VGPIO_PCIE_47 - GPIO */
	_PAD_CFG_STRUCT(VGPIO_PCIE_47, PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_BUF(RX_DISABLE) | 1, 0),
	/* VGPIO_PCIE_48 - GPIO */
	_PAD_CFG_STRUCT(VGPIO_PCIE_48, PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_BUF(TX_DISABLE), 0),
	/* VGPIO_PCIE_49 - GPIO */
	_PAD_CFG_STRUCT(VGPIO_PCIE_49, PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_BUF(TX_DISABLE), 0),
	/* VGPIO_PCIE_5 - NF2 */
	_PAD_CFG_STRUCT(VGPIO_PCIE_5, PAD_FUNC(NF2) | PAD_RESET(PWROK) | PAD_CFG0_NAFVWE_ENABLE, 0),
	/* VGPIO_PCIE_50 - NF1 */
	_PAD_CFG_STRUCT(VGPIO_PCIE_50, PAD_FUNC(NF1) | PAD_RESET(PLTRST), 0),
	/* VGPIO_PCIE_51 - NF6 */
	_PAD_CFG_STRUCT(VGPIO_PCIE_51, PAD_FUNC(NF6) | PAD_RESET(DEEP), 0),
	/* VGPIO_PCIE_52 - NF6 */
	_PAD_CFG_STRUCT(VGPIO_PCIE_52, PAD_FUNC(NF6) | PAD_RESET(RSMRST) | PAD_CFG0_NAFVWE_ENABLE, 0),
	/* VGPIO_PCIE_53 - NF1 */
	_PAD_CFG_STRUCT(VGPIO_PCIE_53, PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_CFG0_NAFVWE_ENABLE, 0),
	/* VGPIO_PCIE_54 - GPIO */
	_PAD_CFG_STRUCT(VGPIO_PCIE_54, PAD_FUNC(GPIO) | PAD_RESET(PLTRST) | PAD_BUF(TX_DISABLE), 0),
	/* VGPIO_PCIE_55 - NF7 */
	_PAD_CFG_STRUCT(VGPIO_PCIE_55, PAD_FUNC(NF7) | PAD_RESET(DEEP) | PAD_CFG0_NAFVWE_ENABLE, 0),
	/* VGPIO_PCIE_56 - GPIO */
	_PAD_CFG_STRUCT(VGPIO_PCIE_56, PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_BUF(TX_DISABLE) | PAD_CFG0_NAFVWE_ENABLE, 0),
	/* VGPIO_PCIE_57 - GPIO */
	_PAD_CFG_STRUCT(VGPIO_PCIE_57, PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_BUF(TX_DISABLE), 0),
	/* VGPIO_PCIE_58 - GPIO */
	_PAD_CFG_STRUCT(VGPIO_PCIE_58, PAD_FUNC(GPIO) | PAD_RESET(RSMRST) | PAD_BUF(RX_DISABLE) | 1 | PAD_CFG0_NAFVWE_ENABLE, 0),
	/* VGPIO_PCIE_59 - GPIO */
	_PAD_CFG_STRUCT(VGPIO_PCIE_59, PAD_FUNC(GPIO) | PAD_RESET(PWROK) | PAD_BUF(TX_DISABLE), 0),
	/* VGPIO_PCIE_6 - NF4 */
	_PAD_CFG_STRUCT(VGPIO_PCIE_6, PAD_FUNC(NF4) | PAD_RESET(DEEP) | PAD_CFG0_NAFVWE_ENABLE, 0),
	/* VGPIO_PCIE_60 - NF4 */
	_PAD_CFG_STRUCT(VGPIO_PCIE_60, PAD_FUNC(NF4) | PAD_RESET(PWROK), 0),
	/* VGPIO_PCIE_61 - NF1 */
	_PAD_CFG_STRUCT(VGPIO_PCIE_61, PAD_FUNC(NF1) | PAD_RESET(PWROK) | PAD_CFG0_NAFVWE_ENABLE, 0),
	/* VGPIO_PCIE_62 - GPIO */
	_PAD_CFG_STRUCT(VGPIO_PCIE_62, PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_BUF(RX_DISABLE) | 1 | PAD_CFG0_NAFVWE_ENABLE, 0),
	/* VGPIO_PCIE_63 - NF2 */
	_PAD_CFG_STRUCT(VGPIO_PCIE_63, PAD_FUNC(NF2) | PAD_RESET(RSMRST), 0),
	/* VGPIO_PCIE_64 - GPIO */
	_PAD_CFG_STRUCT(VGPIO_PCIE_64, PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_BUF(TX_DISABLE), 0),
	/* VGPIO_PCIE_65 - NF1 */
	_PAD_CFG_STRUCT(VGPIO_PCIE_65, PAD_FUNC(NF1) | PAD_RESET(RSMRST) | PAD_CFG0_NAFVWE_ENABLE, 0),
	/* VGPIO_PCIE_66 - GPIO */
	_PAD_CFG_STRUCT(VGPIO_PCIE_66, PAD_FUNC(GPIO) | PAD_RESET(RSMRST) | PAD_BUF(RX_DISABLE) | 1, 0),
	/* VGPIO_PCIE_67 - NF4 */
	_PAD_CFG_STRUCT(VGPIO_PCIE_67, PAD_FUNC(NF4) | PAD_RESET(DEEP) | PAD_CFG0_NAFVWE_ENABLE, 0),
	/* VGPIO_PCIE_68 - NF7 */
	_PAD_CFG_STRUCT(VGPIO_PCIE_68, PAD_FUNC(NF7) | PAD_RESET(PWROK) | PAD_CFG0_NAFVWE_ENABLE, 0),
	/* VGPIO_PCIE_69 - NF7 */
	_PAD_CFG_STRUCT(VGPIO_PCIE_69, PAD_FUNC(NF7) | PAD_RESET(RSMRST), 0),
	/* VGPIO_PCIE_7 - NF4 */
	_PAD_CFG_STRUCT(VGPIO_PCIE_7, PAD_FUNC(NF4) | PAD_RESET(RSMRST) | PAD_CFG0_NAFVWE_ENABLE, 0),
	/* VGPIO_PCIE_70 - NF2 */
	_PAD_CFG_STRUCT(VGPIO_PCIE_70, PAD_FUNC(NF2) | PAD_RESET(RSMRST), 0),
	/* VGPIO_PCIE_71 - GPIO */
	_PAD_CFG_STRUCT(VGPIO_PCIE_71, PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_BUF(TX_DISABLE), 0),
	/* VGPIO_PCIE_72 - NF4 */
	_PAD_CFG_STRUCT(VGPIO_PCIE_72, PAD_FUNC(NF4) | PAD_RESET(PWROK) | PAD_CFG0_NAFVWE_ENABLE, 0),
	/* VGPIO_PCIE_73 - GPIO */
	_PAD_CFG_STRUCT(VGPIO_PCIE_73, PAD_FUNC(GPIO) | PAD_RESET(PWROK) | PAD_BUF(RX_DISABLE) | PAD_CFG0_NAFVWE_ENABLE, 0),
	/* VGPIO_PCIE_74 - NF4 */
	_PAD_CFG_STRUCT(VGPIO_PCIE_74, PAD_FUNC(NF4) | PAD_RESET(PLTRST), 0),
	/* VGPIO_PCIE_75 - GPIO */
	_PAD_CFG_STRUCT(VGPIO_PCIE_75, PAD_FUNC(GPIO) | PAD_RESET(PLTRST) | PAD_BUF(TX_DISABLE), 0),
	/* VGPIO_PCIE_76 - NF4 */
	_PAD_CFG_STRUCT(VGPIO_PCIE_76, PAD_FUNC(NF4) | PAD_RESET(PWROK), 0),
	/* VGPIO_PCIE_77 - GPIO */
	_PAD_CFG_STRUCT(VGPIO_PCIE_77, PAD_FUNC(GPIO) | PAD_RESET(RSMRST) | PAD_BUF(TX_DISABLE) | PAD_CFG0_NAFVWE_ENABLE, 0),
	/* VGPIO_PCIE_78 - GPIO */
	_PAD_CFG_STRUCT(VGPIO_PCIE_78, PAD_FUNC(GPIO) | PAD_RESET(PLTRST) | PAD_BUF(TX_DISABLE), 0),
	/* VGPIO_PCIE_79 - NF4 */
	_PAD_CFG_STRUCT(VGPIO_PCIE_79, PAD_FUNC(NF4) | PAD_RESET(PLTRST) | PAD_CFG0_NAFVWE_ENABLE, 0),
	/* VGPIO_PCIE_8 - GPIO */
	_PAD_CFG_STRUCT(VGPIO_PCIE_8, PAD_FUNC(GPIO) | PAD_RESET(RSMRST) | PAD_BUF(RX_DISABLE) | 1 | PAD_CFG0_NAFVWE_ENABLE, 0),
	/* VGPIO_PCIE_80 - NF5 */
	_PAD_CFG_STRUCT(VGPIO_PCIE_80, PAD_FUNC(NF5) | PAD_RESET(DEEP), 0),
	/* VGPIO_PCIE_81 - GPIO */
	_PAD_CFG_STRUCT(VGPIO_PCIE_81, PAD_FUNC(GPIO) | PAD_RESET(RSMRST) | PAD_BUF(TX_DISABLE) | PAD_CFG0_NAFVWE_ENABLE, 0),
	/* VGPIO_PCIE_82 - GPIO */
	_PAD_CFG_STRUCT(VGPIO_PCIE_82, PAD_FUNC(GPIO) | PAD_RESET(PLTRST) | PAD_BUF(TX_DISABLE) | PAD_CFG0_NAFVWE_ENABLE, 0),
	/* VGPIO_PCIE_83 - NF7 */
	_PAD_CFG_STRUCT(VGPIO_PCIE_83, PAD_FUNC(NF7) | PAD_RESET(PLTRST) | PAD_CFG0_NAFVWE_ENABLE, 0),
	/* VGPIO_PCIE_84 - NF4 */
	_PAD_CFG_STRUCT(VGPIO_PCIE_84, PAD_FUNC(NF4) | PAD_RESET(PWROK), 0),
	/* VGPIO_PCIE_9 - NF4 */
	_PAD_CFG_STRUCT(VGPIO_PCIE_9, PAD_FUNC(NF4) | PAD_RESET(PWROK), 0),
};
