digraph "CFG for '_Z14matrixMulCUDA2PfS_S_i' function" {
	label="CFG for '_Z14matrixMulCUDA2PfS_S_i' function";

	Node0x53dab10 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#ead5c970",label="{%4:\l  %5 = tail call i32 @llvm.amdgcn.workgroup.id.y()\l  %6 = tail call align 4 dereferenceable(64) i8 addrspace(4)*\l... @llvm.amdgcn.dispatch.ptr()\l  %7 = getelementptr i8, i8 addrspace(4)* %6, i64 6\l  %8 = bitcast i8 addrspace(4)* %7 to i16 addrspace(4)*\l  %9 = load i16, i16 addrspace(4)* %8, align 2, !range !4, !invariant.load !5\l  %10 = zext i16 %9 to i32\l  %11 = mul i32 %5, %10\l  %12 = tail call i32 @llvm.amdgcn.workitem.id.y(), !range !6\l  %13 = add i32 %11, %12\l  %14 = tail call i32 @llvm.amdgcn.workgroup.id.x()\l  %15 = getelementptr i8, i8 addrspace(4)* %6, i64 4\l  %16 = bitcast i8 addrspace(4)* %15 to i16 addrspace(4)*\l  %17 = load i16, i16 addrspace(4)* %16, align 4, !range !4, !invariant.load !5\l  %18 = zext i16 %17 to i32\l  %19 = mul i32 %14, %18\l  %20 = tail call i32 @llvm.amdgcn.workitem.id.x(), !range !6\l  %21 = add i32 %19, %20\l  %22 = icmp sgt i32 %3, 0\l  %23 = mul nsw i32 %13, %3\l  br i1 %22, label %24, label %52\l|{<s0>T|<s1>F}}"];
	Node0x53dab10:s0 -> Node0x53de500;
	Node0x53dab10:s1 -> Node0x53de590;
	Node0x53de500 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#d9dce170",label="{%24:\l24:                                               \l  %25 = and i32 %3, 7\l  %26 = icmp ult i32 %3, 8\l  br i1 %26, label %29, label %27\l|{<s0>T|<s1>F}}"];
	Node0x53de500:s0 -> Node0x53de850;
	Node0x53de500:s1 -> Node0x53de8a0;
	Node0x53de8a0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#b5cdfa70",label="{%27:\l27:                                               \l  %28 = and i32 %3, -8\l  br label %57\l}"];
	Node0x53de8a0 -> Node0x53deaa0;
	Node0x53de850 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#d9dce170",label="{%29:\l29:                                               \l  %30 = phi float [ undef, %24 ], [ %155, %57 ]\l  %31 = phi float [ 0.000000e+00, %24 ], [ %155, %57 ]\l  %32 = phi i32 [ 0, %24 ], [ %156, %57 ]\l  %33 = icmp eq i32 %25, 0\l  br i1 %33, label %52, label %34\l|{<s0>T|<s1>F}}"];
	Node0x53de850:s0 -> Node0x53de590;
	Node0x53de850:s1 -> Node0x53dcd10;
	Node0x53dcd10 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%34:\l34:                                               \l  %35 = phi float [ %48, %34 ], [ %31, %29 ]\l  %36 = phi i32 [ %49, %34 ], [ %32, %29 ]\l  %37 = phi i32 [ %50, %34 ], [ 0, %29 ]\l  %38 = add nsw i32 %36, %23\l  %39 = sext i32 %38 to i64\l  %40 = getelementptr inbounds float, float addrspace(1)* %1, i64 %39\l  %41 = load float, float addrspace(1)* %40, align 4, !tbaa !7,\l... !amdgpu.noclobber !5\l  %42 = mul nsw i32 %36, %3\l  %43 = add nsw i32 %42, %21\l  %44 = sext i32 %43 to i64\l  %45 = getelementptr inbounds float, float addrspace(1)* %2, i64 %44\l  %46 = load float, float addrspace(1)* %45, align 4, !tbaa !7,\l... !amdgpu.noclobber !5\l  %47 = fmul contract float %41, %46\l  %48 = fadd contract float %35, %47\l  %49 = add nuw nsw i32 %36, 1\l  %50 = add i32 %37, 1\l  %51 = icmp eq i32 %50, %25\l  br i1 %51, label %52, label %34, !llvm.loop !11\l|{<s0>T|<s1>F}}"];
	Node0x53dcd10:s0 -> Node0x53de590;
	Node0x53dcd10:s1 -> Node0x53dcd10;
	Node0x53de590 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#ead5c970",label="{%52:\l52:                                               \l  %53 = phi float [ 0.000000e+00, %4 ], [ %30, %29 ], [ %48, %34 ]\l  %54 = add nsw i32 %23, %21\l  %55 = sext i32 %54 to i64\l  %56 = getelementptr inbounds float, float addrspace(1)* %0, i64 %55\l  store float %53, float addrspace(1)* %56, align 4, !tbaa !7\l  ret void\l}"];
	Node0x53deaa0 [shape=record,color="#b70d28ff", style=filled, fillcolor="#c5333470",label="{%57:\l57:                                               \l  %58 = phi float [ 0.000000e+00, %27 ], [ %155, %57 ]\l  %59 = phi i32 [ 0, %27 ], [ %156, %57 ]\l  %60 = phi i32 [ 0, %27 ], [ %157, %57 ]\l  %61 = add nsw i32 %59, %23\l  %62 = sext i32 %61 to i64\l  %63 = getelementptr inbounds float, float addrspace(1)* %1, i64 %62\l  %64 = load float, float addrspace(1)* %63, align 4, !tbaa !7,\l... !amdgpu.noclobber !5\l  %65 = mul nsw i32 %59, %3\l  %66 = add nsw i32 %65, %21\l  %67 = sext i32 %66 to i64\l  %68 = getelementptr inbounds float, float addrspace(1)* %2, i64 %67\l  %69 = load float, float addrspace(1)* %68, align 4, !tbaa !7,\l... !amdgpu.noclobber !5\l  %70 = fmul contract float %64, %69\l  %71 = fadd contract float %58, %70\l  %72 = or i32 %59, 1\l  %73 = add nsw i32 %72, %23\l  %74 = sext i32 %73 to i64\l  %75 = getelementptr inbounds float, float addrspace(1)* %1, i64 %74\l  %76 = load float, float addrspace(1)* %75, align 4, !tbaa !7,\l... !amdgpu.noclobber !5\l  %77 = mul nsw i32 %72, %3\l  %78 = add nsw i32 %77, %21\l  %79 = sext i32 %78 to i64\l  %80 = getelementptr inbounds float, float addrspace(1)* %2, i64 %79\l  %81 = load float, float addrspace(1)* %80, align 4, !tbaa !7,\l... !amdgpu.noclobber !5\l  %82 = fmul contract float %76, %81\l  %83 = fadd contract float %71, %82\l  %84 = or i32 %59, 2\l  %85 = add nsw i32 %84, %23\l  %86 = sext i32 %85 to i64\l  %87 = getelementptr inbounds float, float addrspace(1)* %1, i64 %86\l  %88 = load float, float addrspace(1)* %87, align 4, !tbaa !7,\l... !amdgpu.noclobber !5\l  %89 = mul nsw i32 %84, %3\l  %90 = add nsw i32 %89, %21\l  %91 = sext i32 %90 to i64\l  %92 = getelementptr inbounds float, float addrspace(1)* %2, i64 %91\l  %93 = load float, float addrspace(1)* %92, align 4, !tbaa !7,\l... !amdgpu.noclobber !5\l  %94 = fmul contract float %88, %93\l  %95 = fadd contract float %83, %94\l  %96 = or i32 %59, 3\l  %97 = add nsw i32 %96, %23\l  %98 = sext i32 %97 to i64\l  %99 = getelementptr inbounds float, float addrspace(1)* %1, i64 %98\l  %100 = load float, float addrspace(1)* %99, align 4, !tbaa !7,\l... !amdgpu.noclobber !5\l  %101 = mul nsw i32 %96, %3\l  %102 = add nsw i32 %101, %21\l  %103 = sext i32 %102 to i64\l  %104 = getelementptr inbounds float, float addrspace(1)* %2, i64 %103\l  %105 = load float, float addrspace(1)* %104, align 4, !tbaa !7,\l... !amdgpu.noclobber !5\l  %106 = fmul contract float %100, %105\l  %107 = fadd contract float %95, %106\l  %108 = or i32 %59, 4\l  %109 = add nsw i32 %108, %23\l  %110 = sext i32 %109 to i64\l  %111 = getelementptr inbounds float, float addrspace(1)* %1, i64 %110\l  %112 = load float, float addrspace(1)* %111, align 4, !tbaa !7,\l... !amdgpu.noclobber !5\l  %113 = mul nsw i32 %108, %3\l  %114 = add nsw i32 %113, %21\l  %115 = sext i32 %114 to i64\l  %116 = getelementptr inbounds float, float addrspace(1)* %2, i64 %115\l  %117 = load float, float addrspace(1)* %116, align 4, !tbaa !7,\l... !amdgpu.noclobber !5\l  %118 = fmul contract float %112, %117\l  %119 = fadd contract float %107, %118\l  %120 = or i32 %59, 5\l  %121 = add nsw i32 %120, %23\l  %122 = sext i32 %121 to i64\l  %123 = getelementptr inbounds float, float addrspace(1)* %1, i64 %122\l  %124 = load float, float addrspace(1)* %123, align 4, !tbaa !7,\l... !amdgpu.noclobber !5\l  %125 = mul nsw i32 %120, %3\l  %126 = add nsw i32 %125, %21\l  %127 = sext i32 %126 to i64\l  %128 = getelementptr inbounds float, float addrspace(1)* %2, i64 %127\l  %129 = load float, float addrspace(1)* %128, align 4, !tbaa !7,\l... !amdgpu.noclobber !5\l  %130 = fmul contract float %124, %129\l  %131 = fadd contract float %119, %130\l  %132 = or i32 %59, 6\l  %133 = add nsw i32 %132, %23\l  %134 = sext i32 %133 to i64\l  %135 = getelementptr inbounds float, float addrspace(1)* %1, i64 %134\l  %136 = load float, float addrspace(1)* %135, align 4, !tbaa !7,\l... !amdgpu.noclobber !5\l  %137 = mul nsw i32 %132, %3\l  %138 = add nsw i32 %137, %21\l  %139 = sext i32 %138 to i64\l  %140 = getelementptr inbounds float, float addrspace(1)* %2, i64 %139\l  %141 = load float, float addrspace(1)* %140, align 4, !tbaa !7,\l... !amdgpu.noclobber !5\l  %142 = fmul contract float %136, %141\l  %143 = fadd contract float %131, %142\l  %144 = or i32 %59, 7\l  %145 = add nsw i32 %144, %23\l  %146 = sext i32 %145 to i64\l  %147 = getelementptr inbounds float, float addrspace(1)* %1, i64 %146\l  %148 = load float, float addrspace(1)* %147, align 4, !tbaa !7,\l... !amdgpu.noclobber !5\l  %149 = mul nsw i32 %144, %3\l  %150 = add nsw i32 %149, %21\l  %151 = sext i32 %150 to i64\l  %152 = getelementptr inbounds float, float addrspace(1)* %2, i64 %151\l  %153 = load float, float addrspace(1)* %152, align 4, !tbaa !7,\l... !amdgpu.noclobber !5\l  %154 = fmul contract float %148, %153\l  %155 = fadd contract float %143, %154\l  %156 = add nuw nsw i32 %59, 8\l  %157 = add i32 %60, 8\l  %158 = icmp eq i32 %157, %28\l  br i1 %158, label %29, label %57, !llvm.loop !13\l|{<s0>T|<s1>F}}"];
	Node0x53deaa0:s0 -> Node0x53de850;
	Node0x53deaa0:s1 -> Node0x53deaa0;
}
