################################################################################
#                    DO NOT MANUALLY EDIT THIS FILE!                           #
################################################################################
# This file contains the automatically generated build configuration (2026/01/29 08:29:19)
# requested at line 3 in C:\Users\pbuko\Desktop\SystemVerilog\uec1\code\code\uec1-lab06\.dvt\default.build


################ Verilog Auto-config Directives ################
+dvt_init

fpga/rtl/top_basys3.sv
rtl/debounce.sv
rtl/rx_top.sv
rtl/top.sv
rtl/uart/counter.sv
rtl/uart/fifo.sv
rtl/uart/uart_rx.sv
rtl/uart/uart_tx.sv
rtl/uart_module.sv
sim/debounce/debounce_test.sv
sim/rx_top/rx_top_test.sv
sim/top/top_test.sv

