# 并发与竞态条件

想象两个线程同时修改同一个全局资源，会发生什么？例如，线程 A 和线程 B 同时向某地址写入数据，最后完成写入的线程会“赢得”这次竞争。更具体地，如果两个线程同时对变量 `counter` 执行 `counter++` 操作：

```
初始 counter = 0

线程 A 读出 counter = 0  
线程 A 将 0 加 1，结果保存在寄存器中  
线程 A 写回 counter = 1  

线程 B 也在同一时刻读出 counter=0  
线程 B 将 0 加 1，结果保存在寄存器中  
线程 B 写回 counter = 1  
```

预期结果应为 2，但实际结果是 1。这种由于多个线程争用共享资源导致的不一致性问题即为竞态条件（Race Condition）。

为避免竞态条件，提出两点建议：

- 尽量避免共享资源。减少全局变量的使用，若必须使用，则要考虑多线程并发访问的影响。
- 对共享资源的访问要进行显式管理，确保同一时刻只有一个线程能够访问。

------

# 临界区与原子操作

在多线程并发环境中，必须对临界资源（Critical Section）进行保护，以保证同一时刻仅有一个线程能够访问。常见手段包括：

- 临界区（Critical Section）：通过禁用中断等机制，令当前线程在执行关键代码时不被打断。
- 原子操作（Atomic Operations）：以单一不可分割的指令或指令序列完成操作，确保操作过程中不被打断或观测到中间状态。

在 RTOS 中，临界区通常依赖于中断屏蔽，而原子操作可借助处理器特定指令（如 ARM 的 `ldrex`/`strex`）或锁机制来实现。

------

## 原子操作示例（ldrex/strex）

ARM 架构提供了 `ldrex` 和 `strex` 指令，用于在多线程环境下高效地实现无锁原子操作。示例代码如下：

```c
#define ATOMIC_OPS(op)  ATOMIC_OP(op) ATOMIC_OP_RETURN(op)

ATOMIC_OPS(add)
ATOMIC_OPS(sub)

#define atomic_inc(v) (atomic_add(1, v))
#define atomic_dec(v) (atomic_sub(1, v))

#define ATOMIC_OP(op)                                       \
static inline void atomic_##op(uint32_t i, uint32_t *v)     \
{                                                            \
    uint32_t tmp;                                            \
    __asm volatile (                                         \
    "1: ldrex   %0, [%2]      \n"  /* 从内存地址 v 加载值 */     \
    "   " #op " %0, %0, %1     \n"  /* 执行加/减操作 */         \
    "   strex   %1, %0, [%2]   \n"  /* 尝试将结果存回内存 */      \
    "   teq     %1, #0        \n"  /* 检查存储是否成功 */        \
    "   bne     1b            \n"  /* 若不成功则重试 */         \
    : "=&r"(tmp)                                            \
    : "r"(i), "r"(v)                                        \
    : "cc"                                                  \
    );                                                      \
}
```

步骤说明：

1. `ldrex %0, [%2]`：将 `*v` 的当前值加载到寄存器 `%0`。
2. 执行指定操作（加或减），结果保存在 `%0`。
3. `strex %1, %0, [%2]`：尝试将 `%0` 写回 `*v`，并将成功标志写入 `%1`。
4. 若写回失败（`%1 != 0`），则跳回标签 1 重试。

------

# 临界区保护

在 RTOS 中，除了上下文切换的 PendSV 中断外，外部中断也可能打断任务对共享资源的访问。为确保关键代码不被打断，需要在进入临界区时屏蔽中断，退出时恢复中断。

ARM Cortex-M 系列提供三种屏蔽中断的机制：

- PRIMASK：全局屏蔽可屏蔽中断（可屏蔽异常）。
- FAULTMASK：屏蔽可屏蔽中断并禁止 HardFault，常用于故障处理。
- BASEPRI：按优先级水平屏蔽，可只屏蔽低于设定优先级的中断，高优先级中断仍可响应。

以下示例使用 BASEPRI 实现临界区保护。

```c
__attribute__((always_inline)) inline uint32_t EnterCritical(void)
{
    uint32_t xReturn, temp;

    __asm volatile(
        "cpsid i               \n" // 禁止可屏蔽中断
        "mrs    %0, basepri    \n" // 读取当前 BASEPRI
        "mov    %1, %2         \n"
        "msr    basepri, %1    \n" // 设置新的 BASEPRI（屏蔽低优先级中断）
        "dsb                   \n" // 数据同步屏障
        "isb                   \n" // 指令同步屏障
        "cpsie i               \n" // 恢复可屏蔽中断
        : "=r"(xReturn), "=r"(temp)
        : "r"(configShieldInterPriority)
        : "memory"
    );

    return xReturn;             // 返回原 BASEPRI 值
}

__attribute__((always_inline)) inline void ExitCritical(uint32_t xReturn)
{
    __asm volatile(
        "cpsid i               \n"
        "msr    basepri, %0    \n" // 恢复原 BASEPRI
        "dsb                   \n"
        "isb                   \n"
        "cpsie i               \n"
        :: "r"(xReturn)
        : "memory"
    );
}
```

操作流程：

1. `cpsid i` 禁止可屏蔽中断，保证下一步读取和写入 BASEPRI 不被打断。
2. `mrs %0, basepri` 保存当前 BASEPRI。
3. `msr basepri, %1` 将 BASEPRI 设置为配置值 `configShieldInterPriority`，屏蔽低优先级中断。
4. `dsb`/`isb` 确保屏蔽配置立即生效。
5. `cpsie i` 恢复可屏蔽中断，使得高优先级中断仍可响应。
6. 返回原 BASEPRI，以便后续调用 `ExitCritical` 时恢复。

------

## 嵌套中断与优先级恢复

如果在临界区执行期间发生中断，并且该中断服务例程再次调用临界区保护，BASEPRI 会被重新设置为更高的屏蔽级别。中断返回时应使用 `EnterCritical` 返回值 `xReturn` 来恢复上一次的 BASEPRI，从而正确支持嵌套调用。
