Глава 9. Архитектура микроконтроллеров 
Изменение длительности цикла обращения к внешней памяти  
осуществляется заданием дополнительных тактов ожидания с помощью разрадов 
SRW01:SRW00 для первого сектора и SRW11:SRW1O для второго (см. 
Табл. 2.28). 
Таблица 2.28. Определение числа тактов ожидания 
SRW/il* 
0 
0 
1 
1 
SRWfoO* 
0 
1 
0 
1 
Такты ожидания 
Нет тактов ожидания 
Один такт ожидания во время действия строба чтения/записи 
Два такта ожидания во время действия строба чтения/записи 
Два такта ожидания во время действия строба чтения/записи и один такт 
перед выставлением на шину нового адреса 
* п - 0 (нижний) или 1 (верхний) сектор. 
Временные диаграммы обращения к внешнему ОЗУ при различных  
установках разрадов SRWajI :SRW/?0 приведены на Рис. 2.24. 
Как уже было сказано, при работе с внешним ОЗУ используется  
16-разрядная шина адреса, позволяющая адресовать 64К адресов. Для многих 
приложений не требуется такого большого объема внешней памяти.  
Специально для таких случаев почти все микроконтроллеры, за исключением  
моделей ATmegal61x, позволяют уменьшить разрядность шины адреса. Число 
выводов порта С, задействованных под шину адреса, определяется  
содержимым разрадов ХММ2...ХММ0 в соответствии с Табл. 2.29. Незадейство- 
ванные выводы могут использоваться как линии ввода/вывода общего  
назначения. 
Таблица 2.29. Задание разрядности старшего байта шины адреса 
ХММ2 
0 
0 
0 
0 
1 
1 
1 
1 
ХММ1 
0 
0 
1 
1 
0 
0 
1 
1 
хммо 
0 
1 
0 
1 
0 
1 
0 
1 
Кол-во разрядов,  
задействованных под шину адреса 
8 
7 
6 
5 
4 
3 
2 
Старший байт адреса 
не используется 
Высвобожденные контакты 
ввода/вывода 
Нет 
РС7 
РС7, РС6 
РС7...РС5 
РС7...РС4 
РС7...РСЗ 
РС7...РС2 
Весь порт С 
-181- 
