TimeQuest Timing Analyzer report for mp1
Fri Sep 12 13:09:55 2014
Quartus II 32-bit Version 13.1.4 Build 182 03/12/2014 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1100mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1100mV 85C Model Setup Summary
  9. Slow 1100mV 85C Model Hold Summary
 10. Slow 1100mV 85C Model Recovery Summary
 11. Slow 1100mV 85C Model Removal Summary
 12. Slow 1100mV 85C Model Minimum Pulse Width Summary
 13. Setup Times
 14. Hold Times
 15. Clock to Output Times
 16. Minimum Clock to Output Times
 17. Slow 1100mV 85C Model Metastability Report
 18. Slow 1100mV 0C Model Fmax Summary
 19. Slow 1100mV 0C Model Setup Summary
 20. Slow 1100mV 0C Model Hold Summary
 21. Slow 1100mV 0C Model Recovery Summary
 22. Slow 1100mV 0C Model Removal Summary
 23. Slow 1100mV 0C Model Minimum Pulse Width Summary
 24. Setup Times
 25. Hold Times
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Slow 1100mV 0C Model Metastability Report
 29. Fast 1100mV 0C Model Setup Summary
 30. Fast 1100mV 0C Model Hold Summary
 31. Fast 1100mV 0C Model Recovery Summary
 32. Fast 1100mV 0C Model Removal Summary
 33. Fast 1100mV 0C Model Minimum Pulse Width Summary
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Fast 1100mV 0C Model Metastability Report
 39. Multicorner Timing Analysis Summary
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Board Trace Model Assignments
 45. Input Transition Times
 46. Slow Corner Signal Integrity Metrics
 47. Fast Corner Signal Integrity Metrics
 48. Setup Transfers
 49. Hold Transfers
 50. Report TCCS
 51. Report RSKM
 52. Unconstrained Paths
 53. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.1.4 Build 182 03/12/2014 SJ Full Version ;
; Revision Name      ; mp1                                                 ;
; Device Family      ; Stratix III                                         ;
; Device Name        ; EP3SE50F780C2                                       ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; mp1.out.sdc   ; OK     ; Fri Sep 12 13:09:52 2014 ;
+---------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                         ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1100mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 116.17 MHz ; 116.17 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1100mV 85C Model Setup Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clk   ; 1.392 ; 0.000               ;
+-------+-------+---------------------+


+------------------------------------+
; Slow 1100mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.364 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1100mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1100mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1100mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; clk   ; 4.375 ; 0.000                             ;
+-------+-------+-----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 3.813 ; 3.528 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 3.014 ; 2.793 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 3.305 ; 3.065 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 3.752 ; 3.528 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 3.279 ; 3.032 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 3.299 ; 3.121 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 3.068 ; 2.870 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 3.427 ; 3.162 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 3.364 ; 3.130 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 3.187 ; 3.002 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 3.232 ; 3.029 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 3.335 ; 3.132 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 3.217 ; 2.991 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 2.677 ; 2.462 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 3.265 ; 3.058 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 3.677 ; 3.403 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 3.813 ; 3.469 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 3.931 ; 3.726 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -2.207 ; -2.004 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -2.529 ; -2.320 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -2.803 ; -2.575 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -3.143 ; -2.870 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -2.781 ; -2.547 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -2.778 ; -2.592 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -2.580 ; -2.392 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -2.910 ; -2.659 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -2.860 ; -2.640 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -2.628 ; -2.407 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -2.725 ; -2.531 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -2.831 ; -2.610 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -2.724 ; -2.510 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -2.207 ; -2.004 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -2.751 ; -2.539 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -3.129 ; -2.859 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -3.271 ; -2.928 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -2.802 ; -2.567 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 6.647 ; 6.625 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 6.464 ; 6.408 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 6.277 ; 6.268 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 6.137 ; 6.076 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 6.026 ; 5.947 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 5.978 ; 5.983 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 6.066 ; 6.076 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 6.210 ; 6.137 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 6.271 ; 6.209 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 6.319 ; 6.260 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 6.024 ; 5.944 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 6.169 ; 6.106 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 6.169 ; 6.098 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 6.647 ; 6.625 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 6.444 ; 6.418 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 6.190 ; 6.168 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 6.088 ; 6.006 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 6.815 ; 6.832 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 6.815 ; 6.832 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 6.599 ; 6.474 ; Rise       ; clk             ;
; mem_read            ; clk        ; 7.333 ; 7.385 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 6.505 ; 6.484 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 5.997 ; 5.974 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 6.310 ; 6.276 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 6.189 ; 6.126 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 6.147 ; 6.079 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 6.257 ; 6.231 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 6.018 ; 6.022 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 6.476 ; 6.358 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 6.099 ; 6.015 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 6.102 ; 6.024 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 6.236 ; 6.170 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 6.305 ; 6.248 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 6.195 ; 6.118 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 6.088 ; 6.085 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 6.505 ; 6.484 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 6.489 ; 6.470 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 6.462 ; 6.419 ; Rise       ; clk             ;
; mem_write           ; clk        ; 6.566 ; 6.395 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 5.698 ; 5.662 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 6.160 ; 6.105 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 5.981 ; 5.970 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 5.830 ; 5.769 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 5.741 ; 5.664 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 5.698 ; 5.702 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 5.783 ; 5.790 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 5.919 ; 5.847 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 5.976 ; 5.915 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 6.021 ; 5.962 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 5.741 ; 5.662 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 5.880 ; 5.817 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 5.861 ; 5.790 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 6.333 ; 6.310 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 6.141 ; 6.114 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 5.896 ; 5.873 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 5.801 ; 5.721 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 6.096 ; 5.987 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 6.366 ; 6.362 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 6.096 ; 5.987 ; Rise       ; clk             ;
; mem_read            ; clk        ; 6.174 ; 6.246 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 5.714 ; 5.691 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 5.714 ; 5.691 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 6.012 ; 5.976 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 5.880 ; 5.817 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 5.859 ; 5.792 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 5.963 ; 5.936 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 5.735 ; 5.737 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 6.151 ; 6.036 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 5.813 ; 5.730 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 5.816 ; 5.739 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 5.940 ; 5.875 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 6.009 ; 5.952 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 5.888 ; 5.811 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 5.804 ; 5.798 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 6.199 ; 6.177 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 6.183 ; 6.162 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 6.156 ; 6.113 ; Rise       ; clk             ;
; mem_write           ; clk        ; 5.959 ; 5.819 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1100mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1100mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 126.02 MHz ; 126.02 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1100mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 2.065 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Slow 1100mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.334 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1100mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1100mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1100mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 4.374 ; 0.000                            ;
+-------+-------+----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 3.548 ; 3.305 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 2.833 ; 2.631 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 3.101 ; 2.868 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 3.496 ; 3.305 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 3.065 ; 2.823 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 3.053 ; 2.881 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 2.870 ; 2.695 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 3.205 ; 2.973 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 3.133 ; 2.907 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 2.978 ; 2.804 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 3.032 ; 2.845 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 3.116 ; 2.931 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 3.010 ; 2.808 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 2.499 ; 2.302 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 3.027 ; 2.821 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 3.428 ; 3.188 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 3.548 ; 3.250 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 3.656 ; 3.468 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -2.099 ; -1.912 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -2.419 ; -2.226 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -2.674 ; -2.453 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -2.970 ; -2.731 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -2.642 ; -2.413 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -2.609 ; -2.430 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -2.455 ; -2.289 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -2.766 ; -2.544 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -2.705 ; -2.490 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -2.498 ; -2.291 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -2.603 ; -2.424 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -2.689 ; -2.487 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -2.591 ; -2.398 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -2.099 ; -1.912 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -2.591 ; -2.377 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -2.958 ; -2.721 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -3.085 ; -2.784 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -2.649 ; -2.419 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 6.312 ; 6.275 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 6.127 ; 6.073 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 5.943 ; 5.935 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 5.787 ; 5.723 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 5.694 ; 5.636 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 5.672 ; 5.676 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 5.756 ; 5.759 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 5.869 ; 5.813 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 5.939 ; 5.891 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 5.987 ; 5.925 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 5.695 ; 5.632 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 5.839 ; 5.790 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 5.827 ; 5.741 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 6.312 ; 6.275 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 6.094 ; 6.070 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 5.856 ; 5.834 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 5.772 ; 5.693 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 6.451 ; 6.461 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 6.451 ; 6.461 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 6.230 ; 6.102 ; Rise       ; clk             ;
; mem_read            ; clk        ; 6.901 ; 6.979 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 6.150 ; 6.143 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 5.650 ; 5.639 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 5.968 ; 5.943 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 5.834 ; 5.791 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 5.814 ; 5.767 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 5.941 ; 5.918 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 5.687 ; 5.696 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 6.101 ; 5.986 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 5.761 ; 5.702 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 5.782 ; 5.709 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 5.899 ; 5.847 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 5.957 ; 5.902 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 5.849 ; 5.766 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 5.778 ; 5.769 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 6.150 ; 6.143 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 6.126 ; 6.087 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 6.118 ; 6.073 ; Rise       ; clk             ;
; mem_write           ; clk        ; 6.195 ; 6.007 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 5.416 ; 5.378 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 5.850 ; 5.798 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 5.674 ; 5.667 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 5.507 ; 5.446 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 5.436 ; 5.382 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 5.416 ; 5.421 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 5.496 ; 5.500 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 5.604 ; 5.551 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 5.671 ; 5.625 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 5.715 ; 5.656 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 5.438 ; 5.378 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 5.575 ; 5.529 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 5.544 ; 5.463 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 6.024 ; 5.989 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 5.818 ; 5.795 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 5.588 ; 5.568 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 5.510 ; 5.436 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 5.770 ; 5.653 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 6.040 ; 6.034 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 5.770 ; 5.653 ; Rise       ; clk             ;
; mem_read            ; clk        ; 5.819 ; 5.908 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 5.395 ; 5.386 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 5.395 ; 5.386 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 5.696 ; 5.673 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 5.552 ; 5.511 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 5.552 ; 5.507 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 5.672 ; 5.650 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 5.428 ; 5.438 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 5.804 ; 5.695 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 5.501 ; 5.446 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 5.522 ; 5.452 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 5.630 ; 5.580 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 5.686 ; 5.634 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 5.567 ; 5.488 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 5.517 ; 5.509 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 5.871 ; 5.865 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 5.848 ; 5.811 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 5.839 ; 5.797 ; Rise       ; clk             ;
; mem_write           ; clk        ; 5.634 ; 5.483 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1100mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1100mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 4.797 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Fast 1100mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.216 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1100mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1100mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1100mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 4.654 ; 0.000                            ;
+-------+-------+----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 2.475 ; 2.418 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 2.000 ; 2.023 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 2.134 ; 2.131 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 2.426 ; 2.418 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 2.106 ; 2.077 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 2.097 ; 2.081 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 2.029 ; 2.007 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 2.256 ; 2.218 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 2.191 ; 2.170 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 2.074 ; 2.058 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 2.144 ; 2.150 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 2.211 ; 2.191 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 2.133 ; 2.116 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 1.717 ; 1.687 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 2.072 ; 2.057 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 2.388 ; 2.364 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 2.475 ; 2.411 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 2.564 ; 2.541 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -1.446 ; -1.423 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -1.717 ; -1.744 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -1.844 ; -1.846 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -2.080 ; -2.041 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -1.820 ; -1.798 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -1.795 ; -1.772 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -1.745 ; -1.728 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -1.951 ; -1.918 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -1.899 ; -1.884 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -1.759 ; -1.725 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -1.844 ; -1.853 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -1.913 ; -1.890 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -1.847 ; -1.835 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -1.446 ; -1.423 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -1.776 ; -1.754 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -2.071 ; -2.043 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -2.158 ; -2.089 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -1.822 ; -1.779 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 4.739 ; 4.736 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 4.498 ; 4.524 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 4.397 ; 4.444 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 4.213 ; 4.219 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 4.195 ; 4.209 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 4.184 ; 4.227 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 4.257 ; 4.308 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 4.336 ; 4.362 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 4.388 ; 4.395 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 4.410 ; 4.445 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 4.201 ; 4.208 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 4.315 ; 4.339 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 4.275 ; 4.265 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 4.739 ; 4.736 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 4.509 ; 4.546 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 4.310 ; 4.350 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 4.243 ; 4.256 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 4.668 ; 4.760 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 4.668 ; 4.760 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 4.533 ; 4.481 ; Rise       ; clk             ;
; mem_read            ; clk        ; 5.034 ; 5.032 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 4.565 ; 4.612 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 4.144 ; 4.131 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 4.400 ; 4.430 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 4.295 ; 4.283 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 4.296 ; 4.313 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 4.399 ; 4.453 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 4.203 ; 4.246 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 4.503 ; 4.470 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 4.256 ; 4.263 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 4.252 ; 4.259 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 4.346 ; 4.349 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 4.392 ; 4.430 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 4.255 ; 4.265 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 4.270 ; 4.305 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 4.565 ; 4.612 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 4.485 ; 4.501 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 4.494 ; 4.530 ; Rise       ; clk             ;
; mem_write           ; clk        ; 4.456 ; 4.371 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 3.993 ; 4.006 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 4.290 ; 4.314 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 4.194 ; 4.238 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 4.002 ; 4.006 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 4.000 ; 4.012 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 3.993 ; 4.034 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 4.062 ; 4.110 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 4.137 ; 4.160 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 4.186 ; 4.192 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 4.205 ; 4.237 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 4.007 ; 4.013 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 4.117 ; 4.139 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 4.064 ; 4.053 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 4.520 ; 4.517 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 4.302 ; 4.337 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 4.109 ; 4.147 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 4.048 ; 4.058 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 4.220 ; 4.166 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 4.389 ; 4.462 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 4.220 ; 4.166 ; Rise       ; clk             ;
; mem_read            ; clk        ; 4.260 ; 4.255 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 3.953 ; 3.941 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 3.953 ; 3.941 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 4.196 ; 4.224 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 4.081 ; 4.069 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 4.099 ; 4.115 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 4.196 ; 4.247 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 4.009 ; 4.048 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 4.278 ; 4.246 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 4.060 ; 4.066 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 4.056 ; 4.061 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 4.143 ; 4.145 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 4.190 ; 4.225 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 4.044 ; 4.052 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 4.074 ; 4.106 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 4.355 ; 4.400 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 4.278 ; 4.293 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 4.286 ; 4.319 ; Rise       ; clk             ;
; mem_write           ; clk        ; 4.093 ; 4.011 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1100mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 1.392 ; 0.216 ; N/A      ; N/A     ; 4.374               ;
;  clk             ; 1.392 ; 0.216 ; N/A      ; N/A     ; 4.374               ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 3.813 ; 3.528 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 3.014 ; 2.793 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 3.305 ; 3.065 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 3.752 ; 3.528 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 3.279 ; 3.032 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 3.299 ; 3.121 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 3.068 ; 2.870 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 3.427 ; 3.162 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 3.364 ; 3.130 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 3.187 ; 3.002 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 3.232 ; 3.029 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 3.335 ; 3.132 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 3.217 ; 2.991 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 2.677 ; 2.462 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 3.265 ; 3.058 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 3.677 ; 3.403 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 3.813 ; 3.469 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 3.931 ; 3.726 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -1.446 ; -1.423 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -1.717 ; -1.744 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -1.844 ; -1.846 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -2.080 ; -2.041 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -1.820 ; -1.798 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -1.795 ; -1.772 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -1.745 ; -1.728 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -1.951 ; -1.918 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -1.899 ; -1.884 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -1.759 ; -1.725 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -1.844 ; -1.853 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -1.913 ; -1.890 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -1.847 ; -1.835 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -1.446 ; -1.423 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -1.776 ; -1.754 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -2.071 ; -2.043 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -2.158 ; -2.089 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -1.822 ; -1.779 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 6.647 ; 6.625 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 6.464 ; 6.408 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 6.277 ; 6.268 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 6.137 ; 6.076 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 6.026 ; 5.947 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 5.978 ; 5.983 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 6.066 ; 6.076 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 6.210 ; 6.137 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 6.271 ; 6.209 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 6.319 ; 6.260 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 6.024 ; 5.944 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 6.169 ; 6.106 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 6.169 ; 6.098 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 6.647 ; 6.625 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 6.444 ; 6.418 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 6.190 ; 6.168 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 6.088 ; 6.006 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 6.815 ; 6.832 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 6.815 ; 6.832 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 6.599 ; 6.474 ; Rise       ; clk             ;
; mem_read            ; clk        ; 7.333 ; 7.385 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 6.505 ; 6.484 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 5.997 ; 5.974 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 6.310 ; 6.276 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 6.189 ; 6.126 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 6.147 ; 6.079 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 6.257 ; 6.231 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 6.018 ; 6.022 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 6.476 ; 6.358 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 6.099 ; 6.015 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 6.102 ; 6.024 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 6.236 ; 6.170 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 6.305 ; 6.248 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 6.195 ; 6.118 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 6.088 ; 6.085 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 6.505 ; 6.484 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 6.489 ; 6.470 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 6.462 ; 6.419 ; Rise       ; clk             ;
; mem_write           ; clk        ; 6.566 ; 6.395 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 3.993 ; 4.006 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 4.290 ; 4.314 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 4.194 ; 4.238 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 4.002 ; 4.006 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 4.000 ; 4.012 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 3.993 ; 4.034 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 4.062 ; 4.110 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 4.137 ; 4.160 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 4.186 ; 4.192 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 4.205 ; 4.237 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 4.007 ; 4.013 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 4.117 ; 4.139 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 4.064 ; 4.053 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 4.520 ; 4.517 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 4.302 ; 4.337 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 4.109 ; 4.147 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 4.048 ; 4.058 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 4.220 ; 4.166 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 4.389 ; 4.462 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 4.220 ; 4.166 ; Rise       ; clk             ;
; mem_read            ; clk        ; 4.260 ; 4.255 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 3.953 ; 3.941 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 3.953 ; 3.941 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 4.196 ; 4.224 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 4.081 ; 4.069 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 4.099 ; 4.115 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 4.196 ; 4.247 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 4.009 ; 4.048 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 4.278 ; 4.246 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 4.060 ; 4.066 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 4.056 ; 4.061 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 4.143 ; 4.145 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 4.190 ; 4.225 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 4.044 ; 4.052 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 4.074 ; 4.106 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 4.355 ; 4.400 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 4.278 ; 4.293 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 4.286 ; 4.319 ; Rise       ; clk             ;
; mem_write           ; clk        ; 4.093 ; 4.011 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; mem_read           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_write          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_byte_enable[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_byte_enable[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[14]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[15]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[12]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[13]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[14]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[15]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; mem_resp       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[0]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[1]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[2]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[3]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[4]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[5]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[6]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[7]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[8]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[9]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[10]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[11]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[12]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[13]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[14]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[15]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 1.8 V        ; 1440 ps         ; 1440 ps         ;
+----------------+--------------+-----------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mem_read           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_write          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_byte_enable[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.22e-06 V                   ; 2.38 V              ; -0.00511 V          ; 0.16 V                               ; 0.053 V                              ; 7.15e-10 s                  ; 6.33e-10 s                  ; No                         ; Yes                        ; 2.37 V                      ; 2.22e-06 V                  ; 2.38 V             ; -0.00511 V         ; 0.16 V                              ; 0.053 V                             ; 7.15e-10 s                 ; 6.33e-10 s                 ; No                        ; Yes                       ;
; mem_byte_enable[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.003 V            ; 0.164 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.003 V           ; 0.164 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mem_read           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_write          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_byte_enable[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.46e-07 V                   ; 2.66 V              ; -0.0268 V           ; 0.198 V                              ; 0.136 V                              ; 4.94e-10 s                  ; 4.7e-10 s                   ; No                         ; No                         ; 2.62 V                      ; 5.46e-07 V                  ; 2.66 V             ; -0.0268 V          ; 0.198 V                             ; 0.136 V                             ; 4.94e-10 s                 ; 4.7e-10 s                  ; No                        ; No                        ;
; mem_byte_enable[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0165 V           ; 0.148 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0165 V          ; 0.148 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 487815   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 487815   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 0     ; 0    ;
; Unconstrained Output Port Paths ; 0     ; 0    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.1.4 Build 182 03/12/2014 SJ Full Version
    Info: Processing started: Fri Sep 12 13:09:50 2014
Info: Command: quartus_sta mp1 -c mp1
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Core supply voltage is 1.1V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'mp1.out.sdc'
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1100mV 85C Model
Info (332146): Worst-case setup slack is 1.392
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.392               0.000 clk 
Info (332146): Worst-case hold slack is 0.364
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.364               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.375
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.375               0.000 clk 
Info: Analyzing Slow 1100mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332146): Worst-case setup slack is 2.065
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.065               0.000 clk 
Info (332146): Worst-case hold slack is 0.334
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.334               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.374
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.374               0.000 clk 
Info: Analyzing Fast 1100mV 0C Model
Info (332146): Worst-case setup slack is 4.797
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.797               0.000 clk 
Info (332146): Worst-case hold slack is 0.216
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.216               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.654
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.654               0.000 clk 
Info (332101): Design is fully constrained for setup requirements
Info (332101): Design is fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 504 megabytes
    Info: Processing ended: Fri Sep 12 13:09:55 2014
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:03


