TimeQuest Timing Analyzer report for Decoder
Mon Jan 20 18:14:53 2014
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'clk'
 13. Slow Model Hold: 'clk'
 14. Slow Model Minimum Pulse Width: 'clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'clk'
 27. Fast Model Hold: 'clk'
 28. Fast Model Minimum Pulse Width: 'clk'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Propagation Delay
 34. Minimum Propagation Delay
 35. Multicorner Timing Analysis Summary
 36. Setup Times
 37. Hold Times
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Progagation Delay
 41. Minimum Progagation Delay
 42. Setup Transfers
 43. Hold Transfers
 44. Report TCCS
 45. Report RSKM
 46. Unconstrained Paths
 47. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Decoder                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------+
; SDC File List                                       ;
+-----------------+--------+--------------------------+
; SDC File Path   ; Status ; Read at                  ;
+-----------------+--------+--------------------------+
; Decoder.out.sdc ; OK     ; Mon Jan 20 18:14:52 2014 ;
+-----------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 63.57 MHz ; 63.57 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------+
; Slow Model Setup Summary      ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 4.270 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.499 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+-------+------------------------+
; Clock ; Slack ; End Point TNS          ;
+-------+-------+------------------------+
; clk   ; 6.933 ; 0.000                  ;
+-------+-------+------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                      ;
+-------+--------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; 4.270 ; Quad:leftWheelEncoder|spd[12]  ; count_out[3]  ; clk          ; clk         ; 20.000       ; -2.731     ; 11.499     ;
; 4.554 ; Quad:leftWheelEncoder|spd[12]  ; count_out[0]  ; clk          ; clk         ; 20.000       ; -2.731     ; 11.215     ;
; 4.569 ; sel[2]                         ; count_out[8]  ; clk          ; clk         ; 20.000       ; 0.000      ; 11.931     ;
; 4.594 ; Quad:leftWheelEncoder|spd[12]  ; count_out[1]  ; clk          ; clk         ; 20.000       ; -2.731     ; 11.175     ;
; 4.631 ; Quad:rightWheelEncoder|spd[6]  ; count_out[6]  ; clk          ; clk         ; 20.000       ; -2.748     ; 11.121     ;
; 4.707 ; Quad:leftWheelEncoder|spd[12]  ; count_out[10] ; clk          ; clk         ; 20.000       ; -2.731     ; 11.062     ;
; 4.731 ; Quad:leftWheelEncoder|spd[0]   ; count_out[0]  ; clk          ; clk         ; 20.000       ; -2.731     ; 11.038     ;
; 4.782 ; Quad:leftWheelEncoder|spd[2]   ; count_out[2]  ; clk          ; clk         ; 20.000       ; -2.731     ; 10.987     ;
; 4.786 ; sel[2]                         ; count_out[3]  ; clk          ; clk         ; 20.000       ; 0.000      ; 11.714     ;
; 4.797 ; sel[0]                         ; count_out[11] ; clk          ; clk         ; 20.000       ; 0.000      ; 11.703     ;
; 4.877 ; Quad:leftMotorEncoder|spd[12]  ; count_out[3]  ; clk          ; clk         ; 20.000       ; -2.728     ; 10.895     ;
; 4.895 ; Quad:leftWheelEncoder|spd[12]  ; count_out[2]  ; clk          ; clk         ; 20.000       ; -2.731     ; 10.874     ;
; 4.942 ; Quad:rightMotorEncoder|cnt[11] ; count_out[11] ; clk          ; clk         ; 20.000       ; -2.731     ; 10.827     ;
; 4.961 ; sel[1]                         ; count_out[8]  ; clk          ; clk         ; 20.000       ; 0.000      ; 11.539     ;
; 4.978 ; sel[1]                         ; count_out[3]  ; clk          ; clk         ; 20.000       ; 0.000      ; 11.522     ;
; 4.983 ; sel[2]                         ; count_out[6]  ; clk          ; clk         ; 20.000       ; 0.000      ; 11.517     ;
; 5.011 ; Quad:leftWheelEncoder|spd[12]  ; count_out[4]  ; clk          ; clk         ; 20.000       ; -2.731     ; 10.758     ;
; 5.025 ; Quad:leftWheelEncoder|spd[4]   ; count_out[4]  ; clk          ; clk         ; 20.000       ; -2.731     ; 10.744     ;
; 5.070 ; sel[2]                         ; count_out[0]  ; clk          ; clk         ; 20.000       ; 0.000      ; 11.430     ;
; 5.110 ; sel[2]                         ; count_out[1]  ; clk          ; clk         ; 20.000       ; 0.000      ; 11.390     ;
; 5.120 ; sel[2]                         ; count_out[2]  ; clk          ; clk         ; 20.000       ; 0.000      ; 11.380     ;
; 5.136 ; Quad:leftMotorEncoder|cnt[8]   ; count_out[8]  ; clk          ; clk         ; 20.000       ; -2.748     ; 10.616     ;
; 5.161 ; Quad:leftMotorEncoder|spd[12]  ; count_out[0]  ; clk          ; clk         ; 20.000       ; -2.728     ; 10.611     ;
; 5.176 ; Quad:rightWheelEncoder|spd[4]  ; count_out[4]  ; clk          ; clk         ; 20.000       ; -2.748     ; 10.576     ;
; 5.196 ; Quad:leftWheelEncoder|spd[12]  ; count_out[9]  ; clk          ; clk         ; 20.000       ; -2.731     ; 10.573     ;
; 5.201 ; Quad:leftMotorEncoder|spd[12]  ; count_out[1]  ; clk          ; clk         ; 20.000       ; -2.728     ; 10.571     ;
; 5.223 ; sel[2]                         ; count_out[10] ; clk          ; clk         ; 20.000       ; 0.000      ; 11.277     ;
; 5.244 ; sel[2]                         ; count_out[4]  ; clk          ; clk         ; 20.000       ; 0.000      ; 11.256     ;
; 5.249 ; Quad:leftMotorEncoder|cnt[3]   ; count_out[3]  ; clk          ; clk         ; 20.000       ; -2.748     ; 10.503     ;
; 5.253 ; Quad:leftMotorEncoder|spd[0]   ; count_out[0]  ; clk          ; clk         ; 20.000       ; -2.728     ; 10.519     ;
; 5.266 ; Quad:rightMotorEncoder|cnt[0]  ; count_out[0]  ; clk          ; clk         ; 20.000       ; -2.732     ; 10.502     ;
; 5.268 ; sel[3]                         ; count_out[11] ; clk          ; clk         ; 20.000       ; 0.000      ; 11.232     ;
; 5.300 ; Quad:rightWheelEncoder|spd[8]  ; count_out[8]  ; clk          ; clk         ; 20.000       ; -2.748     ; 10.452     ;
; 5.314 ; Quad:leftMotorEncoder|spd[12]  ; count_out[10] ; clk          ; clk         ; 20.000       ; -2.728     ; 10.458     ;
; 5.339 ; sel[1]                         ; count_out[6]  ; clk          ; clk         ; 20.000       ; 0.000      ; 11.161     ;
; 5.350 ; Quad:rightMotorEncoder|cnt[3]  ; count_out[3]  ; clk          ; clk         ; 20.000       ; -2.729     ; 10.421     ;
; 5.367 ; Quad:leftWheelEncoder|cnt[8]   ; count_out[8]  ; clk          ; clk         ; 20.000       ; -2.762     ; 10.371     ;
; 5.422 ; Quad:leftMotorEncoder|cnt[2]   ; count_out[2]  ; clk          ; clk         ; 20.000       ; -2.749     ; 10.329     ;
; 5.461 ; Quad:leftWheelEncoder|spd[12]  ; count_out[6]  ; clk          ; clk         ; 20.000       ; -2.731     ; 10.308     ;
; 5.469 ; Quad:leftWheelEncoder|spd[12]  ; count_out[11] ; clk          ; clk         ; 20.000       ; -2.731     ; 10.300     ;
; 5.470 ; Quad:leftWheelEncoder|spd[6]   ; count_out[6]  ; clk          ; clk         ; 20.000       ; -2.731     ; 10.299     ;
; 5.493 ; Quad:leftWheelEncoder|spd[12]  ; count_out[8]  ; clk          ; clk         ; 20.000       ; -2.731     ; 10.276     ;
; 5.502 ; Quad:leftMotorEncoder|spd[12]  ; count_out[2]  ; clk          ; clk         ; 20.000       ; -2.728     ; 10.270     ;
; 5.532 ; Quad:leftWheelEncoder|spd[1]   ; count_out[1]  ; clk          ; clk         ; 20.000       ; -2.731     ; 10.237     ;
; 5.541 ; Quad:rightWheelEncoder|spd[2]  ; count_out[2]  ; clk          ; clk         ; 20.000       ; -2.748     ; 10.211     ;
; 5.544 ; sel[1]                         ; count_out[0]  ; clk          ; clk         ; 20.000       ; 0.000      ; 10.956     ;
; 5.551 ; sel[2]                         ; count_out[9]  ; clk          ; clk         ; 20.000       ; 0.000      ; 10.949     ;
; 5.577 ; sel[1]                         ; count_out[2]  ; clk          ; clk         ; 20.000       ; 0.000      ; 10.923     ;
; 5.584 ; sel[1]                         ; count_out[1]  ; clk          ; clk         ; 20.000       ; 0.000      ; 10.916     ;
; 5.618 ; Quad:leftMotorEncoder|spd[12]  ; count_out[4]  ; clk          ; clk         ; 20.000       ; -2.728     ; 10.154     ;
; 5.635 ; Quad:leftWheelEncoder|cnt[2]   ; count_out[2]  ; clk          ; clk         ; 20.000       ; -2.757     ; 10.108     ;
; 5.640 ; Quad:leftWheelEncoder|spd[10]  ; count_out[10] ; clk          ; clk         ; 20.000       ; -2.731     ; 10.129     ;
; 5.665 ; sel[1]                         ; count_out[4]  ; clk          ; clk         ; 20.000       ; 0.000      ; 10.835     ;
; 5.666 ; Quad:leftWheelEncoder|cnt[23]  ; count_out[11] ; clk          ; clk         ; 20.000       ; -2.752     ; 10.082     ;
; 5.697 ; sel[1]                         ; count_out[10] ; clk          ; clk         ; 20.000       ; 0.000      ; 10.803     ;
; 5.726 ; Quad:leftWheelEncoder|cnt[1]   ; count_out[1]  ; clk          ; clk         ; 20.000       ; -2.762     ; 10.012     ;
; 5.729 ; Quad:rightWheelEncoder|cnt[1]  ; count_out[1]  ; clk          ; clk         ; 20.000       ; -2.749     ; 10.022     ;
; 5.761 ; Quad:rightWheelEncoder|cnt[13] ; count_out[1]  ; clk          ; clk         ; 20.000       ; -2.744     ; 9.995      ;
; 5.803 ; Quad:leftMotorEncoder|spd[12]  ; count_out[9]  ; clk          ; clk         ; 20.000       ; -2.728     ; 9.969      ;
; 5.809 ; Quad:leftMotorEncoder|spd[1]   ; count_out[1]  ; clk          ; clk         ; 20.000       ; -2.728     ; 9.963      ;
; 5.863 ; Quad:rightWheelEncoder|cnt[8]  ; count_out[8]  ; clk          ; clk         ; 20.000       ; -2.753     ; 9.884      ;
; 5.865 ; Quad:leftMotorEncoder|cnt[4]   ; count_out[4]  ; clk          ; clk         ; 20.000       ; -2.749     ; 9.886      ;
; 5.868 ; Quad:rightMotorEncoder|cnt[4]  ; count_out[4]  ; clk          ; clk         ; 20.000       ; -2.729     ; 9.903      ;
; 5.885 ; Quad:leftWheelEncoder|spd[8]   ; count_out[8]  ; clk          ; clk         ; 20.000       ; -2.731     ; 9.884      ;
; 5.896 ; Quad:rightWheelEncoder|spd[11] ; count_out[11] ; clk          ; clk         ; 20.000       ; -2.748     ; 9.856      ;
; 5.901 ; Quad:leftWheelEncoder|spd[11]  ; count_out[11] ; clk          ; clk         ; 20.000       ; -2.731     ; 9.868      ;
; 5.919 ; sel[1]                         ; count_out[9]  ; clk          ; clk         ; 20.000       ; 0.000      ; 10.581     ;
; 5.935 ; Quad:rightMotorEncoder|cnt[23] ; count_out[11] ; clk          ; clk         ; 20.000       ; -2.729     ; 9.836      ;
; 5.960 ; Quad:rightWheelEncoder|spd[12] ; count_out[3]  ; clk          ; clk         ; 20.000       ; -2.748     ; 9.792      ;
; 5.980 ; sel[2]                         ; count_out[7]  ; clk          ; clk         ; 20.000       ; 0.000      ; 10.520     ;
; 6.000 ; Quad:rightWheelEncoder|cnt[3]  ; count_out[3]  ; clk          ; clk         ; 20.000       ; -2.737     ; 9.763      ;
; 6.027 ; Quad:rightMotorEncoder|spd[4]  ; count_out[4]  ; clk          ; clk         ; 20.000       ; -2.768     ; 9.705      ;
; 6.033 ; Quad:leftWheelEncoder|cnt[9]   ; count_out[9]  ; clk          ; clk         ; 20.000       ; -2.762     ; 9.705      ;
; 6.051 ; Quad:leftWheelEncoder|cnt[3]   ; count_out[3]  ; clk          ; clk         ; 20.000       ; -2.737     ; 9.712      ;
; 6.058 ; Quad:leftWheelEncoder|cnt[4]   ; count_out[4]  ; clk          ; clk         ; 20.000       ; -2.751     ; 9.691      ;
; 6.068 ; Quad:leftMotorEncoder|spd[12]  ; count_out[6]  ; clk          ; clk         ; 20.000       ; -2.728     ; 9.704      ;
; 6.068 ; Quad:rightWheelEncoder|cnt[0]  ; count_out[0]  ; clk          ; clk         ; 20.000       ; -2.751     ; 9.681      ;
; 6.091 ; Quad:rightWheelEncoder|cnt[4]  ; count_out[4]  ; clk          ; clk         ; 20.000       ; -2.751     ; 9.658      ;
; 6.100 ; Quad:leftMotorEncoder|spd[12]  ; count_out[8]  ; clk          ; clk         ; 20.000       ; -2.728     ; 9.672      ;
; 6.120 ; Quad:rightWheelEncoder|cnt[7]  ; count_out[7]  ; clk          ; clk         ; 20.000       ; -2.751     ; 9.629      ;
; 6.137 ; Quad:leftWheelEncoder|spd[5]   ; count_out[5]  ; clk          ; clk         ; 20.000       ; -2.731     ; 9.632      ;
; 6.138 ; sel[3]                         ; count_out[2]  ; clk          ; clk         ; 20.000       ; 0.000      ; 10.362     ;
; 6.142 ; Quad:leftWheelEncoder|cnt[0]   ; count_out[0]  ; clk          ; clk         ; 20.000       ; -2.762     ; 9.596      ;
; 6.144 ; Quad:leftWheelEncoder|cnt[11]  ; count_out[11] ; clk          ; clk         ; 20.000       ; -2.762     ; 9.594      ;
; 6.160 ; Quad:leftWheelEncoder|spd[12]  ; count_out[7]  ; clk          ; clk         ; 20.000       ; -2.731     ; 9.609      ;
; 6.177 ; sel[1]                         ; count_out[7]  ; clk          ; clk         ; 20.000       ; 0.000      ; 10.323     ;
; 6.200 ; ch4B                           ; led2          ; clk          ; clk         ; 20.000       ; 0.000      ; 10.300     ;
; 6.214 ; Quad:rightMotorEncoder|spd[11] ; count_out[11] ; clk          ; clk         ; 20.000       ; -2.768     ; 9.518      ;
; 6.215 ; ch4A                           ; led1          ; clk          ; clk         ; 20.000       ; 0.000      ; 10.285     ;
; 6.218 ; Quad:leftWheelEncoder|cnt[7]   ; count_out[7]  ; clk          ; clk         ; 20.000       ; -2.762     ; 9.520      ;
; 6.220 ; Quad:leftMotorEncoder|spd[5]   ; count_out[5]  ; clk          ; clk         ; 20.000       ; -2.728     ; 9.552      ;
; 6.244 ; Quad:rightWheelEncoder|spd[12] ; count_out[0]  ; clk          ; clk         ; 20.000       ; -2.748     ; 9.508      ;
; 6.256 ; Quad:leftWheelEncoder|spd[12]  ; count_out[5]  ; clk          ; clk         ; 20.000       ; -2.731     ; 9.513      ;
; 6.282 ; Quad:leftWheelEncoder|cnt[13]  ; count_out[1]  ; clk          ; clk         ; 20.000       ; -2.757     ; 9.461      ;
; 6.284 ; Quad:rightWheelEncoder|spd[12] ; count_out[1]  ; clk          ; clk         ; 20.000       ; -2.748     ; 9.468      ;
; 6.296 ; sel[2]                         ; count_out[5]  ; clk          ; clk         ; 20.000       ; 0.000      ; 10.204     ;
; 6.309 ; Quad:rightMotorEncoder|cnt[15] ; count_out[3]  ; clk          ; clk         ; 20.000       ; -2.744     ; 9.447      ;
; 6.312 ; Quad:leftWheelEncoder|cnt[21]  ; count_out[9]  ; clk          ; clk         ; 20.000       ; -2.762     ; 9.426      ;
; 6.330 ; Quad:leftWheelEncoder|spd[9]   ; count_out[9]  ; clk          ; clk         ; 20.000       ; -2.731     ; 9.439      ;
; 6.336 ; Quad:leftMotorEncoder|spd[8]   ; count_out[8]  ; clk          ; clk         ; 20.000       ; -2.728     ; 9.436      ;
+-------+--------------------------------+---------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                          ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; Quad:leftMotorEncoder|timer[0]          ; Quad:leftMotorEncoder|timer[0]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Quad:leftMotorEncoder|cnt[23]           ; Quad:leftMotorEncoder|cnt[23]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Quad:rightWheelEncoder|cnt[23]          ; Quad:rightWheelEncoder|cnt[23]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Quad:leftWheelEncoder|cnt[23]           ; Quad:leftWheelEncoder|cnt[23]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Quad:rightMotorEncoder|cnt[23]          ; Quad:rightMotorEncoder|cnt[23]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.732 ; Quad:rightWheelEncoder|spd_array[1][5]  ; Quad:rightWheelEncoder|spd_array[2][5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.038      ;
; 0.732 ; Quad:rightMotorEncoder|spd_array[6][5]  ; Quad:rightMotorEncoder|spd_array[7][5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.038      ;
; 0.733 ; Quad:leftWheelEncoder|spd_array[2][10]  ; Quad:leftWheelEncoder|spd_array[3][10]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.039      ;
; 0.734 ; Quad:leftMotorEncoder|spd_array[6][9]   ; Quad:leftMotorEncoder|spd_array[7][9]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.040      ;
; 0.735 ; Quad:leftMotorEncoder|spd_array[7][10]  ; Quad:leftMotorEncoder|spd_array[8][10]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.041      ;
; 0.736 ; Quad:leftMotorEncoder|spd_array[5][12]  ; Quad:leftMotorEncoder|spd_array[6][12]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.042      ;
; 0.736 ; Quad:rightMotorEncoder|spd_array[8][5]  ; Quad:rightMotorEncoder|spd_array[9][5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.042      ;
; 0.737 ; Quad:rightWheelEncoder|spd_array[0][2]  ; Quad:rightWheelEncoder|spd_array[1][2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.043      ;
; 0.737 ; Quad:rightWheelEncoder|spd_array[5][2]  ; Quad:rightWheelEncoder|spd_array[6][2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.043      ;
; 0.737 ; Quad:leftWheelEncoder|spd_array[7][9]   ; Quad:leftWheelEncoder|spd_array[8][9]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.043      ;
; 0.738 ; Quad:leftMotorEncoder|spd_array[2][2]   ; Quad:leftMotorEncoder|spd_array[3][2]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.044      ;
; 0.738 ; Quad:leftMotorEncoder|spd_array[1][9]   ; Quad:leftMotorEncoder|spd_array[2][9]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.044      ;
; 0.738 ; Quad:leftMotorEncoder|spd_array[0][12]  ; Quad:leftMotorEncoder|spd_array[1][12]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.044      ;
; 0.738 ; Quad:leftWheelEncoder|spd_array[1][5]   ; Quad:leftWheelEncoder|spd_array[2][5]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.044      ;
; 0.739 ; Quad:rightWheelEncoder|spd_array[1][2]  ; Quad:rightWheelEncoder|spd_array[2][2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.045      ;
; 0.739 ; Quad:rightWheelEncoder|spd_array[3][2]  ; Quad:rightWheelEncoder|spd_array[4][2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.045      ;
; 0.739 ; Quad:rightWheelEncoder|spd_array[6][2]  ; Quad:rightWheelEncoder|spd_array[7][2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.045      ;
; 0.739 ; Quad:rightMotorEncoder|spd_array[6][4]  ; Quad:rightMotorEncoder|spd_array[7][4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.045      ;
; 0.739 ; Quad:rightMotorEncoder|spd_array[2][5]  ; Quad:rightMotorEncoder|spd_array[3][5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.045      ;
; 0.741 ; Quad:rightWheelEncoder|spd_array[5][3]  ; Quad:rightWheelEncoder|spd_array[6][3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; Quad:rightWheelEncoder|spd_array[7][3]  ; Quad:rightWheelEncoder|spd_array[8][3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; Quad:rightWheelEncoder|spd_array[2][5]  ; Quad:rightWheelEncoder|spd_array[3][5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; Quad:rightWheelEncoder|spd_array[3][5]  ; Quad:rightWheelEncoder|spd_array[4][5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; Quad:rightWheelEncoder|spd_array[2][10] ; Quad:rightWheelEncoder|spd_array[3][10] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; Quad:rightWheelEncoder|spd_array[5][12] ; Quad:rightWheelEncoder|spd_array[6][12] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; Quad:leftMotorEncoder|spd_array[1][3]   ; Quad:leftMotorEncoder|spd_array[2][3]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; Quad:leftMotorEncoder|spd_array[1][4]   ; Quad:leftMotorEncoder|spd_array[2][4]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; Quad:leftMotorEncoder|spd_array[8][5]   ; Quad:leftMotorEncoder|spd_array[9][5]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; Quad:leftMotorEncoder|spd_array[3][9]   ; Quad:leftMotorEncoder|spd_array[4][9]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; Quad:leftMotorEncoder|spd_array[7][12]  ; Quad:leftMotorEncoder|spd_array[8][12]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; Quad:leftWheelEncoder|spd_array[0][2]   ; Quad:leftWheelEncoder|spd_array[1][2]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; Quad:leftWheelEncoder|spd_array[6][2]   ; Quad:leftWheelEncoder|spd_array[7][2]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; Quad:leftWheelEncoder|spd_array[7][2]   ; Quad:leftWheelEncoder|spd_array[8][2]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; Quad:leftWheelEncoder|spd_array[7][3]   ; Quad:leftWheelEncoder|spd_array[8][3]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; Quad:rightMotorEncoder|spd_array[7][2]  ; Quad:rightMotorEncoder|spd_array[8][2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; Quad:rightMotorEncoder|spd_array[3][3]  ; Quad:rightMotorEncoder|spd_array[4][3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; Quad:rightMotorEncoder|spd_array[1][9]  ; Quad:rightMotorEncoder|spd_array[2][9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; Quad:rightMotorEncoder|spd_array[7][10] ; Quad:rightMotorEncoder|spd_array[8][10] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.047      ;
; 0.742 ; Quad:rightWheelEncoder|spd_array[0][5]  ; Quad:rightWheelEncoder|spd_array[1][5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; Quad:leftMotorEncoder|spd_array[0][4]   ; Quad:leftMotorEncoder|spd_array[1][4]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; Quad:leftMotorEncoder|spd_array[6][12]  ; Quad:leftMotorEncoder|spd_array[7][12]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; Quad:leftWheelEncoder|spd_array[7][5]   ; Quad:leftWheelEncoder|spd_array[8][5]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; Quad:leftWheelEncoder|spd_array[8][5]   ; Quad:leftWheelEncoder|spd_array[9][5]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; Quad:rightMotorEncoder|spd_array[8][2]  ; Quad:rightMotorEncoder|spd_array[9][2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; Quad:rightMotorEncoder|spd_array[0][12] ; Quad:rightMotorEncoder|spd_array[1][12] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.048      ;
; 0.743 ; Quad:rightWheelEncoder|spd_array[6][3]  ; Quad:rightWheelEncoder|spd_array[7][3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; Quad:rightWheelEncoder|spd_array[4][9]  ; Quad:rightWheelEncoder|spd_array[5][9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; Quad:rightWheelEncoder|spd_array[6][10] ; Quad:rightWheelEncoder|spd_array[7][10] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; Quad:leftMotorEncoder|spd_array[4][2]   ; Quad:leftMotorEncoder|spd_array[5][2]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; Quad:leftMotorEncoder|spd_array[6][5]   ; Quad:leftMotorEncoder|spd_array[7][5]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; Quad:leftMotorEncoder|spd_array[4][9]   ; Quad:leftMotorEncoder|spd_array[5][9]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; Quad:leftMotorEncoder|spd_array[6][10]  ; Quad:leftMotorEncoder|spd_array[7][10]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; Quad:leftWheelEncoder|spd_array[5][4]   ; Quad:leftWheelEncoder|spd_array[6][4]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; Quad:leftWheelEncoder|spd_array[4][5]   ; Quad:leftWheelEncoder|spd_array[5][5]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; Quad:leftWheelEncoder|spd_array[6][5]   ; Quad:leftWheelEncoder|spd_array[7][5]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; Quad:rightMotorEncoder|spd_array[6][2]  ; Quad:rightMotorEncoder|spd_array[7][2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; Quad:rightMotorEncoder|spd_array[4][3]  ; Quad:rightMotorEncoder|spd_array[5][3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; Quad:rightMotorEncoder|spd_array[6][10] ; Quad:rightMotorEncoder|spd_array[7][10] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.049      ;
; 0.744 ; Quad:rightWheelEncoder|spd_array[2][3]  ; Quad:rightWheelEncoder|spd_array[3][3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; Quad:rightWheelEncoder|spd_array[6][12] ; Quad:rightWheelEncoder|spd_array[7][12] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; Quad:leftMotorEncoder|spd_array[1][2]   ; Quad:leftMotorEncoder|spd_array[2][2]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; Quad:leftMotorEncoder|spd_array[2][4]   ; Quad:leftMotorEncoder|spd_array[3][4]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; Quad:leftWheelEncoder|spd_array[4][3]   ; Quad:leftWheelEncoder|spd_array[5][3]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; Quad:leftWheelEncoder|spd_array[6][3]   ; Quad:leftWheelEncoder|spd_array[7][3]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; Quad:leftWheelEncoder|spd_array[1][4]   ; Quad:leftWheelEncoder|spd_array[2][4]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; Quad:rightMotorEncoder|spd_array[0][10] ; Quad:rightMotorEncoder|spd_array[1][10] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; Quad:rightMotorEncoder|spd_array[3][12] ; Quad:rightMotorEncoder|spd_array[4][12] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; Quad:rightMotorEncoder|spd_array[7][12] ; Quad:rightMotorEncoder|spd_array[8][12] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.050      ;
; 0.745 ; Quad:rightWheelEncoder|spd_array[3][3]  ; Quad:rightWheelEncoder|spd_array[4][3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; Quad:rightWheelEncoder|spd_array[7][9]  ; Quad:rightWheelEncoder|spd_array[8][9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; Quad:leftMotorEncoder|spd_array[5][4]   ; Quad:leftMotorEncoder|spd_array[6][4]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; Quad:leftMotorEncoder|spd_array[4][10]  ; Quad:leftMotorEncoder|spd_array[5][10]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; Quad:leftWheelEncoder|spd_array[3][3]   ; Quad:leftWheelEncoder|spd_array[4][3]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; Quad:leftWheelEncoder|spd_array[0][9]   ; Quad:leftWheelEncoder|spd_array[1][9]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; Quad:leftWheelEncoder|spd_array[7][12]  ; Quad:leftWheelEncoder|spd_array[8][12]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; Quad:rightMotorEncoder|spd_array[0][2]  ; Quad:rightMotorEncoder|spd_array[1][2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; Quad:rightMotorEncoder|spd_array[5][12] ; Quad:rightMotorEncoder|spd_array[6][12] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.051      ;
; 0.746 ; Quad:rightWheelEncoder|spd_array[1][3]  ; Quad:rightWheelEncoder|spd_array[2][3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; Quad:rightWheelEncoder|spd_array[5][4]  ; Quad:rightWheelEncoder|spd_array[6][4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; Quad:rightWheelEncoder|spd_array[6][5]  ; Quad:rightWheelEncoder|spd_array[7][5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; Quad:rightWheelEncoder|spd_array[7][5]  ; Quad:rightWheelEncoder|spd_array[8][5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; Quad:rightWheelEncoder|spd_array[3][12] ; Quad:rightWheelEncoder|spd_array[4][12] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; Quad:rightWheelEncoder|spd_array[4][12] ; Quad:rightWheelEncoder|spd_array[5][12] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; Quad:rightWheelEncoder|spd_array[7][12] ; Quad:rightWheelEncoder|spd_array[8][12] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; Quad:leftMotorEncoder|spd_array[3][2]   ; Quad:leftMotorEncoder|spd_array[4][2]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; Quad:leftMotorEncoder|spd_array[6][4]   ; Quad:leftMotorEncoder|spd_array[7][4]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; Quad:leftMotorEncoder|spd_array[2][9]   ; Quad:leftMotorEncoder|spd_array[3][9]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; Quad:leftMotorEncoder|spd_array[7][9]   ; Quad:leftMotorEncoder|spd_array[8][9]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; Quad:leftMotorEncoder|spd_array[0][10]  ; Quad:leftMotorEncoder|spd_array[1][10]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; Quad:leftMotorEncoder|spd_array[2][10]  ; Quad:leftMotorEncoder|spd_array[3][10]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; Quad:leftMotorEncoder|spd_array[2][12]  ; Quad:leftMotorEncoder|spd_array[3][12]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; Quad:leftMotorEncoder|spd_array[3][12]  ; Quad:leftMotorEncoder|spd_array[4][12]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; Quad:leftWheelEncoder|spd_array[1][2]   ; Quad:leftWheelEncoder|spd_array[2][2]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; Quad:leftWheelEncoder|spd_array[4][2]   ; Quad:leftWheelEncoder|spd_array[5][2]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; Quad:leftWheelEncoder|spd_array[1][3]   ; Quad:leftWheelEncoder|spd_array[2][3]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.052      ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                                                          ;
+-------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                         ;
+-------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------------------+
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0                     ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0                     ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~porta_address_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~porta_address_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~porta_address_reg1  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~porta_address_reg1  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~porta_address_reg2  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~porta_address_reg2  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~porta_datain_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~porta_datain_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~porta_datain_reg1   ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~porta_datain_reg1   ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~porta_datain_reg2   ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~porta_datain_reg2   ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~porta_datain_reg3   ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~porta_datain_reg3   ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~porta_datain_reg4   ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~porta_datain_reg4   ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~porta_datain_reg5   ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~porta_datain_reg5   ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~porta_memory_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~porta_memory_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~portb_address_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~portb_address_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~portb_address_reg1  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~portb_address_reg1  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~portb_address_reg2  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~portb_address_reg2  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a1                     ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a1                     ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a1~porta_memory_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a1~porta_memory_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a2                     ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a2                     ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a2~porta_memory_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a2~porta_memory_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a3                     ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a3                     ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a3~porta_memory_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a3~porta_memory_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a4                     ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a4                     ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a4~porta_memory_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a4~porta_memory_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a5                     ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a5                     ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a5~porta_memory_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a5~porta_memory_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0                     ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0                     ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~porta_address_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~porta_address_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~porta_address_reg1  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~porta_address_reg1  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~porta_address_reg2  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~porta_address_reg2  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~porta_datain_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~porta_datain_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~porta_datain_reg1   ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~porta_datain_reg1   ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~porta_datain_reg2   ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~porta_datain_reg2   ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~porta_datain_reg3   ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~porta_datain_reg3   ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~porta_datain_reg4   ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~porta_datain_reg4   ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~porta_datain_reg5   ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~porta_datain_reg5   ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~porta_memory_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~porta_memory_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~portb_address_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~portb_address_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~portb_address_reg1  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~portb_address_reg1  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~portb_address_reg2  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~portb_address_reg2  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a1                     ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a1                     ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a1~porta_memory_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a1~porta_memory_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a2                     ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a2                     ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a2~porta_memory_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a2~porta_memory_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a3                     ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a3                     ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a3~porta_memory_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a3~porta_memory_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a4                     ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a4                     ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a4~porta_memory_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a4~porta_memory_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a5                     ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a5                     ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a5~porta_memory_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a5~porta_memory_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; Quad:rightMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0                    ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; Quad:rightMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0                    ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; Quad:rightMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~porta_address_reg0 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; Quad:rightMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~porta_address_reg0 ;
+-------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ch1A      ; clk        ; 5.435 ; 5.435 ; Rise       ; clk             ;
; ch1B      ; clk        ; 5.864 ; 5.864 ; Rise       ; clk             ;
; ch2A      ; clk        ; 5.320 ; 5.320 ; Rise       ; clk             ;
; ch2B      ; clk        ; 5.696 ; 5.696 ; Rise       ; clk             ;
; ch3A      ; clk        ; 5.904 ; 5.904 ; Rise       ; clk             ;
; ch3B      ; clk        ; 5.575 ; 5.575 ; Rise       ; clk             ;
; ch4A      ; clk        ; 5.533 ; 5.533 ; Rise       ; clk             ;
; ch4B      ; clk        ; 5.931 ; 5.931 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ch1A      ; clk        ; -5.169 ; -5.169 ; Rise       ; clk             ;
; ch1B      ; clk        ; -5.598 ; -5.598 ; Rise       ; clk             ;
; ch2A      ; clk        ; -5.054 ; -5.054 ; Rise       ; clk             ;
; ch2B      ; clk        ; -5.430 ; -5.430 ; Rise       ; clk             ;
; ch3A      ; clk        ; -5.638 ; -5.638 ; Rise       ; clk             ;
; ch3B      ; clk        ; -5.309 ; -5.309 ; Rise       ; clk             ;
; ch4A      ; clk        ; -5.267 ; -5.267 ; Rise       ; clk             ;
; ch4B      ; clk        ; -5.665 ; -5.665 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; count_out[*]   ; clk        ; 14.230 ; 14.230 ; Rise       ; clk             ;
;  count_out[0]  ; clk        ; 13.946 ; 13.946 ; Rise       ; clk             ;
;  count_out[1]  ; clk        ; 13.906 ; 13.906 ; Rise       ; clk             ;
;  count_out[2]  ; clk        ; 13.718 ; 13.718 ; Rise       ; clk             ;
;  count_out[3]  ; clk        ; 14.230 ; 14.230 ; Rise       ; clk             ;
;  count_out[4]  ; clk        ; 13.489 ; 13.489 ; Rise       ; clk             ;
;  count_out[5]  ; clk        ; 12.363 ; 12.363 ; Rise       ; clk             ;
;  count_out[6]  ; clk        ; 13.869 ; 13.869 ; Rise       ; clk             ;
;  count_out[7]  ; clk        ; 12.380 ; 12.380 ; Rise       ; clk             ;
;  count_out[8]  ; clk        ; 13.364 ; 13.364 ; Rise       ; clk             ;
;  count_out[9]  ; clk        ; 13.304 ; 13.304 ; Rise       ; clk             ;
;  count_out[10] ; clk        ; 13.793 ; 13.793 ; Rise       ; clk             ;
;  count_out[11] ; clk        ; 13.558 ; 13.558 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; count_out[*]   ; clk        ; 9.818  ; 9.818  ; Rise       ; clk             ;
;  count_out[0]  ; clk        ; 11.292 ; 11.292 ; Rise       ; clk             ;
;  count_out[1]  ; clk        ; 10.567 ; 10.567 ; Rise       ; clk             ;
;  count_out[2]  ; clk        ; 10.585 ; 10.585 ; Rise       ; clk             ;
;  count_out[3]  ; clk        ; 10.882 ; 10.882 ; Rise       ; clk             ;
;  count_out[4]  ; clk        ; 10.334 ; 10.334 ; Rise       ; clk             ;
;  count_out[5]  ; clk        ; 10.173 ; 10.173 ; Rise       ; clk             ;
;  count_out[6]  ; clk        ; 9.818  ; 9.818  ; Rise       ; clk             ;
;  count_out[7]  ; clk        ; 10.126 ; 10.126 ; Rise       ; clk             ;
;  count_out[8]  ; clk        ; 10.852 ; 10.852 ; Rise       ; clk             ;
;  count_out[9]  ; clk        ; 10.354 ; 10.354 ; Rise       ; clk             ;
;  count_out[10] ; clk        ; 10.267 ; 10.267 ; Rise       ; clk             ;
;  count_out[11] ; clk        ; 10.705 ; 10.705 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+------------+---------------+--------+--------+--------+--------+
; Input Port ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+------------+---------------+--------+--------+--------+--------+
; ch4A       ; led1          ; 10.285 ;        ;        ; 10.285 ;
; ch4B       ; led2          ; 10.300 ;        ;        ; 10.300 ;
; sel[0]     ; count_out[0]  ; 8.471  ; 8.471  ; 8.471  ; 8.471  ;
; sel[0]     ; count_out[1]  ; 9.096  ; 9.096  ; 9.096  ; 9.096  ;
; sel[0]     ; count_out[2]  ; 8.819  ; 8.819  ; 8.819  ; 8.819  ;
; sel[0]     ; count_out[3]  ; 8.577  ; 8.577  ; 8.577  ; 8.577  ;
; sel[0]     ; count_out[4]  ; 8.708  ; 8.708  ; 8.708  ; 8.708  ;
; sel[0]     ; count_out[5]  ; 8.542  ; 8.542  ; 8.542  ; 8.542  ;
; sel[0]     ; count_out[6]  ; 8.176  ; 8.176  ; 8.176  ; 8.176  ;
; sel[0]     ; count_out[7]  ; 8.391  ; 8.391  ; 8.391  ; 8.391  ;
; sel[0]     ; count_out[8]  ; 8.873  ; 8.873  ; 8.873  ; 8.873  ;
; sel[0]     ; count_out[9]  ; 8.876  ; 8.876  ; 8.876  ; 8.876  ;
; sel[0]     ; count_out[10] ; 8.707  ; 8.707  ; 8.707  ; 8.707  ;
; sel[0]     ; count_out[11] ; 11.703 ; 11.703 ; 11.703 ; 11.703 ;
; sel[1]     ; count_out[0]  ; 10.956 ; 10.956 ; 10.956 ; 10.956 ;
; sel[1]     ; count_out[1]  ; 10.916 ; 10.916 ; 10.916 ; 10.916 ;
; sel[1]     ; count_out[2]  ; 10.923 ; 10.923 ; 10.923 ; 10.923 ;
; sel[1]     ; count_out[3]  ; 11.522 ; 11.522 ; 11.522 ; 11.522 ;
; sel[1]     ; count_out[4]  ; 10.835 ; 10.835 ; 10.835 ; 10.835 ;
; sel[1]     ; count_out[5]  ; 9.738  ; 9.738  ; 9.738  ; 9.738  ;
; sel[1]     ; count_out[6]  ; 11.161 ; 11.161 ; 11.161 ; 11.161 ;
; sel[1]     ; count_out[7]  ; 10.323 ; 10.323 ; 10.323 ; 10.323 ;
; sel[1]     ; count_out[8]  ; 11.539 ; 11.539 ; 11.539 ; 11.539 ;
; sel[1]     ; count_out[9]  ; 10.581 ; 10.581 ; 10.581 ; 10.581 ;
; sel[1]     ; count_out[10] ; 10.803 ; 10.803 ; 10.803 ; 10.803 ;
; sel[1]     ; count_out[11] ; 9.287  ; 9.287  ; 9.287  ; 9.287  ;
; sel[2]     ; count_out[0]  ; 11.430 ; 11.430 ; 11.430 ; 11.430 ;
; sel[2]     ; count_out[1]  ; 11.390 ; 11.390 ; 11.390 ; 11.390 ;
; sel[2]     ; count_out[2]  ; 11.380 ; 11.380 ; 11.380 ; 11.380 ;
; sel[2]     ; count_out[3]  ; 11.714 ; 11.714 ; 11.714 ; 11.714 ;
; sel[2]     ; count_out[4]  ; 11.256 ; 11.256 ; 11.256 ; 11.256 ;
; sel[2]     ; count_out[5]  ; 10.204 ; 10.204 ; 10.204 ; 10.204 ;
; sel[2]     ; count_out[6]  ; 11.517 ; 11.517 ; 11.517 ; 11.517 ;
; sel[2]     ; count_out[7]  ; 10.520 ; 10.520 ; 10.520 ; 10.520 ;
; sel[2]     ; count_out[8]  ; 11.931 ; 11.931 ; 11.931 ; 11.931 ;
; sel[2]     ; count_out[9]  ; 10.949 ; 10.949 ; 10.949 ; 10.949 ;
; sel[2]     ; count_out[10] ; 11.277 ; 11.277 ; 11.277 ; 11.277 ;
; sel[2]     ; count_out[11] ; 9.567  ; 9.567  ; 9.567  ; 9.567  ;
; sel[3]     ; count_out[0]  ; 8.890  ; 8.890  ; 8.890  ; 8.890  ;
; sel[3]     ; count_out[1]  ; 9.238  ; 9.238  ; 9.238  ; 9.238  ;
; sel[3]     ; count_out[2]  ; 10.362 ; 10.362 ; 10.362 ; 10.362 ;
; sel[3]     ; count_out[3]  ; 9.843  ; 9.843  ; 9.843  ; 9.843  ;
; sel[3]     ; count_out[4]  ; 9.448  ; 9.448  ; 9.448  ; 9.448  ;
; sel[3]     ; count_out[5]  ; 8.970  ; 8.970  ; 8.970  ; 8.970  ;
; sel[3]     ; count_out[6]  ; 8.753  ; 8.753  ; 8.753  ; 8.753  ;
; sel[3]     ; count_out[7]  ; 8.337  ; 8.337  ; 8.337  ; 8.337  ;
; sel[3]     ; count_out[8]  ; 9.873  ; 9.873  ; 9.873  ; 9.873  ;
; sel[3]     ; count_out[9]  ; 9.268  ; 9.268  ; 9.268  ; 9.268  ;
; sel[3]     ; count_out[10] ; 8.313  ; 8.313  ; 8.313  ; 8.313  ;
; sel[3]     ; count_out[11] ; 11.232 ; 11.232 ; 11.232 ; 11.232 ;
+------------+---------------+--------+--------+--------+--------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+------------+---------------+--------+--------+--------+--------+
; Input Port ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+------------+---------------+--------+--------+--------+--------+
; ch4A       ; led1          ; 10.285 ;        ;        ; 10.285 ;
; ch4B       ; led2          ; 10.300 ;        ;        ; 10.300 ;
; sel[0]     ; count_out[0]  ; 8.381  ; 8.381  ; 8.381  ; 8.381  ;
; sel[0]     ; count_out[1]  ; 9.096  ; 9.096  ; 9.096  ; 9.096  ;
; sel[0]     ; count_out[2]  ; 7.401  ; 7.401  ; 7.401  ; 7.401  ;
; sel[0]     ; count_out[3]  ; 8.577  ; 8.577  ; 8.577  ; 8.577  ;
; sel[0]     ; count_out[4]  ; 7.342  ; 7.342  ; 7.342  ; 7.342  ;
; sel[0]     ; count_out[5]  ; 8.542  ; 8.542  ; 8.542  ; 8.542  ;
; sel[0]     ; count_out[6]  ; 7.128  ; 7.128  ; 7.128  ; 7.128  ;
; sel[0]     ; count_out[7]  ; 8.391  ; 8.391  ; 8.391  ; 8.391  ;
; sel[0]     ; count_out[8]  ; 7.526  ; 7.526  ; 7.526  ; 7.526  ;
; sel[0]     ; count_out[9]  ; 8.876  ; 8.876  ; 8.876  ; 8.876  ;
; sel[0]     ; count_out[10] ; 7.920  ; 7.920  ; 7.920  ; 7.920  ;
; sel[0]     ; count_out[11] ; 9.902  ; 9.902  ; 9.902  ; 9.902  ;
; sel[1]     ; count_out[0]  ; 9.763  ; 9.763  ; 9.763  ; 9.763  ;
; sel[1]     ; count_out[1]  ; 9.583  ; 9.583  ; 9.583  ; 9.583  ;
; sel[1]     ; count_out[2]  ; 9.622  ; 9.622  ; 9.622  ; 9.622  ;
; sel[1]     ; count_out[3]  ; 8.880  ; 8.880  ; 8.880  ; 8.880  ;
; sel[1]     ; count_out[4]  ; 8.654  ; 8.654  ; 8.654  ; 8.654  ;
; sel[1]     ; count_out[5]  ; 8.261  ; 8.261  ; 8.261  ; 8.261  ;
; sel[1]     ; count_out[6]  ; 8.723  ; 8.723  ; 8.723  ; 8.723  ;
; sel[1]     ; count_out[7]  ; 8.349  ; 8.349  ; 8.349  ; 8.349  ;
; sel[1]     ; count_out[8]  ; 9.024  ; 9.024  ; 9.024  ; 9.024  ;
; sel[1]     ; count_out[9]  ; 8.719  ; 8.719  ; 8.719  ; 8.719  ;
; sel[1]     ; count_out[10] ; 9.294  ; 9.294  ; 9.294  ; 9.294  ;
; sel[1]     ; count_out[11] ; 9.287  ; 9.287  ; 9.287  ; 9.287  ;
; sel[2]     ; count_out[0]  ; 9.564  ; 9.564  ; 9.564  ; 9.564  ;
; sel[2]     ; count_out[1]  ; 9.569  ; 9.569  ; 9.569  ; 9.569  ;
; sel[2]     ; count_out[2]  ; 9.729  ; 9.729  ; 9.729  ; 9.729  ;
; sel[2]     ; count_out[3]  ; 9.418  ; 9.418  ; 9.418  ; 9.418  ;
; sel[2]     ; count_out[4]  ; 9.399  ; 9.399  ; 9.399  ; 9.399  ;
; sel[2]     ; count_out[5]  ; 8.993  ; 8.993  ; 8.993  ; 8.993  ;
; sel[2]     ; count_out[6]  ; 9.231  ; 9.231  ; 9.231  ; 9.231  ;
; sel[2]     ; count_out[7]  ; 8.851  ; 8.851  ; 8.851  ; 8.851  ;
; sel[2]     ; count_out[8]  ; 10.403 ; 10.403 ; 10.403 ; 10.403 ;
; sel[2]     ; count_out[9]  ; 9.643  ; 9.643  ; 9.643  ; 9.643  ;
; sel[2]     ; count_out[10] ; 9.591  ; 9.591  ; 9.591  ; 9.591  ;
; sel[2]     ; count_out[11] ; 8.405  ; 8.405  ; 8.405  ; 8.405  ;
; sel[3]     ; count_out[0]  ; 8.890  ; 8.890  ; 8.890  ; 8.890  ;
; sel[3]     ; count_out[1]  ; 8.491  ; 8.491  ; 8.491  ; 8.491  ;
; sel[3]     ; count_out[2]  ; 10.362 ; 10.362 ; 10.362 ; 10.362 ;
; sel[3]     ; count_out[3]  ; 9.398  ; 9.398  ; 9.398  ; 9.398  ;
; sel[3]     ; count_out[4]  ; 9.448  ; 9.448  ; 9.448  ; 9.448  ;
; sel[3]     ; count_out[5]  ; 8.225  ; 8.225  ; 8.225  ; 8.225  ;
; sel[3]     ; count_out[6]  ; 8.753  ; 8.753  ; 8.753  ; 8.753  ;
; sel[3]     ; count_out[7]  ; 7.830  ; 7.830  ; 7.830  ; 7.830  ;
; sel[3]     ; count_out[8]  ; 9.873  ; 9.873  ; 9.873  ; 9.873  ;
; sel[3]     ; count_out[9]  ; 8.275  ; 8.275  ; 8.275  ; 8.275  ;
; sel[3]     ; count_out[10] ; 8.313  ; 8.313  ; 8.313  ; 8.313  ;
; sel[3]     ; count_out[11] ; 9.175  ; 9.175  ; 9.175  ; 9.175  ;
+------------+---------------+--------+--------+--------+--------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; 11.500 ; 0.000         ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+-------+------------------------+
; Clock ; Slack ; End Point TNS          ;
+-------+-------+------------------------+
; clk   ; 7.873 ; 0.000                  ;
+-------+-------+------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                       ;
+--------+--------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; 11.500 ; ch4B                           ; led2          ; clk          ; clk         ; 20.000       ; 0.000      ; 5.000      ;
; 11.503 ; ch4A                           ; led1          ; clk          ; clk         ; 20.000       ; 0.000      ; 4.997      ;
; 11.965 ; sel[2]                         ; count_out[8]  ; clk          ; clk         ; 20.000       ; 0.000      ; 4.535      ;
; 12.011 ; sel[2]                         ; count_out[3]  ; clk          ; clk         ; 20.000       ; 0.000      ; 4.489      ;
; 12.052 ; sel[0]                         ; count_out[11] ; clk          ; clk         ; 20.000       ; 0.000      ; 4.448      ;
; 12.056 ; sel[2]                         ; count_out[0]  ; clk          ; clk         ; 20.000       ; 0.000      ; 4.444      ;
; 12.066 ; sel[1]                         ; count_out[3]  ; clk          ; clk         ; 20.000       ; 0.000      ; 4.434      ;
; 12.090 ; sel[2]                         ; count_out[6]  ; clk          ; clk         ; 20.000       ; 0.000      ; 4.410      ;
; 12.101 ; sel[2]                         ; count_out[1]  ; clk          ; clk         ; 20.000       ; 0.000      ; 4.399      ;
; 12.101 ; sel[2]                         ; count_out[2]  ; clk          ; clk         ; 20.000       ; 0.000      ; 4.399      ;
; 12.102 ; sel[1]                         ; count_out[8]  ; clk          ; clk         ; 20.000       ; 0.000      ; 4.398      ;
; 12.183 ; sel[2]                         ; count_out[4]  ; clk          ; clk         ; 20.000       ; 0.000      ; 4.317      ;
; 12.183 ; sel[3]                         ; count_out[11] ; clk          ; clk         ; 20.000       ; 0.000      ; 4.317      ;
; 12.185 ; sel[2]                         ; count_out[10] ; clk          ; clk         ; 20.000       ; 0.000      ; 4.315      ;
; 12.196 ; sel[1]                         ; count_out[0]  ; clk          ; clk         ; 20.000       ; 0.000      ; 4.304      ;
; 12.225 ; sel[1]                         ; count_out[6]  ; clk          ; clk         ; 20.000       ; 0.000      ; 4.275      ;
; 12.226 ; sel[1]                         ; count_out[2]  ; clk          ; clk         ; 20.000       ; 0.000      ; 4.274      ;
; 12.232 ; sel[1]                         ; count_out[1]  ; clk          ; clk         ; 20.000       ; 0.000      ; 4.268      ;
; 12.277 ; sel[2]                         ; count_out[9]  ; clk          ; clk         ; 20.000       ; 0.000      ; 4.223      ;
; 12.301 ; sel[1]                         ; count_out[4]  ; clk          ; clk         ; 20.000       ; 0.000      ; 4.199      ;
; 12.325 ; sel[1]                         ; count_out[10] ; clk          ; clk         ; 20.000       ; 0.000      ; 4.175      ;
; 12.400 ; sel[3]                         ; count_out[2]  ; clk          ; clk         ; 20.000       ; 0.000      ; 4.100      ;
; 12.403 ; sel[1]                         ; count_out[9]  ; clk          ; clk         ; 20.000       ; 0.000      ; 4.097      ;
; 12.420 ; sel[2]                         ; count_out[7]  ; clk          ; clk         ; 20.000       ; 0.000      ; 4.080      ;
; 12.485 ; sel[1]                         ; count_out[7]  ; clk          ; clk         ; 20.000       ; 0.000      ; 4.015      ;
; 12.489 ; sel[2]                         ; count_out[5]  ; clk          ; clk         ; 20.000       ; 0.000      ; 4.011      ;
; 12.535 ; sel[3]                         ; count_out[3]  ; clk          ; clk         ; 20.000       ; 0.000      ; 3.965      ;
; 12.571 ; sel[3]                         ; count_out[8]  ; clk          ; clk         ; 20.000       ; 0.000      ; 3.929      ;
; 12.621 ; sel[1]                         ; count_out[5]  ; clk          ; clk         ; 20.000       ; 0.000      ; 3.879      ;
; 12.680 ; sel[2]                         ; count_out[11] ; clk          ; clk         ; 20.000       ; 0.000      ; 3.820      ;
; 12.703 ; sel[3]                         ; count_out[4]  ; clk          ; clk         ; 20.000       ; 0.000      ; 3.797      ;
; 12.721 ; sel[3]                         ; count_out[1]  ; clk          ; clk         ; 20.000       ; 0.000      ; 3.779      ;
; 12.756 ; sel[3]                         ; count_out[9]  ; clk          ; clk         ; 20.000       ; 0.000      ; 3.744      ;
; 12.758 ; sel[1]                         ; count_out[11] ; clk          ; clk         ; 20.000       ; 0.000      ; 3.742      ;
; 12.806 ; sel[0]                         ; count_out[1]  ; clk          ; clk         ; 20.000       ; 0.000      ; 3.694      ;
; 12.818 ; sel[3]                         ; count_out[0]  ; clk          ; clk         ; 20.000       ; 0.000      ; 3.682      ;
; 12.828 ; sel[3]                         ; count_out[5]  ; clk          ; clk         ; 20.000       ; 0.000      ; 3.672      ;
; 12.853 ; Quad:leftWheelEncoder|spd[12]  ; count_out[3]  ; clk          ; clk         ; 20.000       ; -1.416     ; 4.231      ;
; 12.898 ; Quad:leftWheelEncoder|spd[12]  ; count_out[0]  ; clk          ; clk         ; 20.000       ; -1.416     ; 4.186      ;
; 12.902 ; sel[3]                         ; count_out[6]  ; clk          ; clk         ; 20.000       ; 0.000      ; 3.598      ;
; 12.928 ; sel[0]                         ; count_out[9]  ; clk          ; clk         ; 20.000       ; 0.000      ; 3.572      ;
; 12.931 ; sel[0]                         ; count_out[2]  ; clk          ; clk         ; 20.000       ; 0.000      ; 3.569      ;
; 12.942 ; sel[0]                         ; count_out[8]  ; clk          ; clk         ; 20.000       ; 0.000      ; 3.558      ;
; 12.943 ; Quad:leftWheelEncoder|spd[12]  ; count_out[1]  ; clk          ; clk         ; 20.000       ; -1.416     ; 4.141      ;
; 12.960 ; sel[0]                         ; count_out[10] ; clk          ; clk         ; 20.000       ; 0.000      ; 3.540      ;
; 12.980 ; sel[0]                         ; count_out[0]  ; clk          ; clk         ; 20.000       ; 0.000      ; 3.520      ;
; 12.992 ; Quad:leftWheelEncoder|spd[0]   ; count_out[0]  ; clk          ; clk         ; 20.000       ; -1.416     ; 4.092      ;
; 12.997 ; sel[0]                         ; count_out[4]  ; clk          ; clk         ; 20.000       ; 0.000      ; 3.503      ;
; 12.999 ; sel[0]                         ; count_out[3]  ; clk          ; clk         ; 20.000       ; 0.000      ; 3.501      ;
; 13.015 ; Quad:leftWheelEncoder|spd[2]   ; count_out[2]  ; clk          ; clk         ; 20.000       ; -1.416     ; 4.069      ;
; 13.022 ; sel[3]                         ; count_out[7]  ; clk          ; clk         ; 20.000       ; 0.000      ; 3.478      ;
; 13.027 ; Quad:leftWheelEncoder|spd[12]  ; count_out[10] ; clk          ; clk         ; 20.000       ; -1.416     ; 4.057      ;
; 13.032 ; Quad:leftWheelEncoder|spd[12]  ; count_out[2]  ; clk          ; clk         ; 20.000       ; -1.416     ; 4.052      ;
; 13.034 ; sel[0]                         ; count_out[5]  ; clk          ; clk         ; 20.000       ; 0.000      ; 3.466      ;
; 13.037 ; sel[3]                         ; count_out[10] ; clk          ; clk         ; 20.000       ; 0.000      ; 3.463      ;
; 13.042 ; Quad:leftMotorEncoder|spd[12]  ; count_out[3]  ; clk          ; clk         ; 20.000       ; -1.410     ; 4.048      ;
; 13.042 ; Quad:rightWheelEncoder|spd[6]  ; count_out[6]  ; clk          ; clk         ; 20.000       ; -1.431     ; 4.027      ;
; 13.084 ; sel[0]                         ; count_out[7]  ; clk          ; clk         ; 20.000       ; 0.000      ; 3.416      ;
; 13.087 ; Quad:leftMotorEncoder|spd[12]  ; count_out[0]  ; clk          ; clk         ; 20.000       ; -1.410     ; 4.003      ;
; 13.088 ; Quad:rightMotorEncoder|cnt[11] ; count_out[11] ; clk          ; clk         ; 20.000       ; -1.415     ; 3.997      ;
; 13.108 ; Quad:leftWheelEncoder|spd[12]  ; count_out[4]  ; clk          ; clk         ; 20.000       ; -1.416     ; 3.976      ;
; 13.132 ; Quad:leftMotorEncoder|spd[12]  ; count_out[1]  ; clk          ; clk         ; 20.000       ; -1.410     ; 3.958      ;
; 13.137 ; Quad:leftWheelEncoder|spd[4]   ; count_out[4]  ; clk          ; clk         ; 20.000       ; -1.416     ; 3.947      ;
; 13.138 ; Quad:rightMotorEncoder|cnt[0]  ; count_out[0]  ; clk          ; clk         ; 20.000       ; -1.416     ; 3.946      ;
; 13.152 ; sel[0]                         ; count_out[6]  ; clk          ; clk         ; 20.000       ; 0.000      ; 3.348      ;
; 13.164 ; Quad:leftWheelEncoder|spd[12]  ; count_out[9]  ; clk          ; clk         ; 20.000       ; -1.416     ; 3.920      ;
; 13.165 ; Quad:leftMotorEncoder|cnt[8]   ; count_out[8]  ; clk          ; clk         ; 20.000       ; -1.429     ; 3.906      ;
; 13.179 ; Quad:leftMotorEncoder|cnt[3]   ; count_out[3]  ; clk          ; clk         ; 20.000       ; -1.429     ; 3.892      ;
; 13.179 ; Quad:leftMotorEncoder|spd[0]   ; count_out[0]  ; clk          ; clk         ; 20.000       ; -1.410     ; 3.911      ;
; 13.180 ; Quad:rightWheelEncoder|spd[8]  ; count_out[8]  ; clk          ; clk         ; 20.000       ; -1.431     ; 3.889      ;
; 13.190 ; Quad:rightWheelEncoder|spd[4]  ; count_out[4]  ; clk          ; clk         ; 20.000       ; -1.431     ; 3.879      ;
; 13.202 ; Quad:leftWheelEncoder|spd[1]   ; count_out[1]  ; clk          ; clk         ; 20.000       ; -1.416     ; 3.882      ;
; 13.213 ; Quad:rightMotorEncoder|cnt[3]  ; count_out[3]  ; clk          ; clk         ; 20.000       ; -1.414     ; 3.873      ;
; 13.216 ; Quad:leftMotorEncoder|spd[12]  ; count_out[10] ; clk          ; clk         ; 20.000       ; -1.410     ; 3.874      ;
; 13.221 ; Quad:leftMotorEncoder|spd[12]  ; count_out[2]  ; clk          ; clk         ; 20.000       ; -1.410     ; 3.869      ;
; 13.224 ; Quad:leftMotorEncoder|cnt[2]   ; count_out[2]  ; clk          ; clk         ; 20.000       ; -1.430     ; 3.846      ;
; 13.224 ; Quad:leftWheelEncoder|spd[12]  ; count_out[8]  ; clk          ; clk         ; 20.000       ; -1.416     ; 3.860      ;
; 13.233 ; Quad:leftWheelEncoder|cnt[8]   ; count_out[8]  ; clk          ; clk         ; 20.000       ; -1.444     ; 3.823      ;
; 13.233 ; Quad:leftWheelEncoder|spd[12]  ; count_out[6]  ; clk          ; clk         ; 20.000       ; -1.416     ; 3.851      ;
; 13.241 ; Quad:rightWheelEncoder|spd[2]  ; count_out[2]  ; clk          ; clk         ; 20.000       ; -1.431     ; 3.828      ;
; 13.248 ; Quad:leftWheelEncoder|spd[12]  ; count_out[11] ; clk          ; clk         ; 20.000       ; -1.416     ; 3.836      ;
; 13.265 ; Quad:leftWheelEncoder|cnt[2]   ; count_out[2]  ; clk          ; clk         ; 20.000       ; -1.439     ; 3.796      ;
; 13.292 ; Quad:rightWheelEncoder|cnt[13] ; count_out[1]  ; clk          ; clk         ; 20.000       ; -1.426     ; 3.782      ;
; 13.297 ; Quad:leftMotorEncoder|spd[12]  ; count_out[4]  ; clk          ; clk         ; 20.000       ; -1.410     ; 3.793      ;
; 13.305 ; Quad:leftWheelEncoder|spd[11]  ; count_out[11] ; clk          ; clk         ; 20.000       ; -1.416     ; 3.779      ;
; 13.305 ; Quad:leftWheelEncoder|spd[10]  ; count_out[10] ; clk          ; clk         ; 20.000       ; -1.416     ; 3.779      ;
; 13.306 ; Quad:leftWheelEncoder|spd[6]   ; count_out[6]  ; clk          ; clk         ; 20.000       ; -1.416     ; 3.778      ;
; 13.306 ; Quad:rightWheelEncoder|cnt[1]  ; count_out[1]  ; clk          ; clk         ; 20.000       ; -1.432     ; 3.762      ;
; 13.308 ; Quad:leftWheelEncoder|cnt[1]   ; count_out[1]  ; clk          ; clk         ; 20.000       ; -1.444     ; 3.748      ;
; 13.325 ; Quad:leftWheelEncoder|cnt[23]  ; count_out[11] ; clk          ; clk         ; 20.000       ; -1.434     ; 3.741      ;
; 13.329 ; Quad:leftMotorEncoder|spd[1]   ; count_out[1]  ; clk          ; clk         ; 20.000       ; -1.410     ; 3.761      ;
; 13.353 ; Quad:leftMotorEncoder|spd[12]  ; count_out[9]  ; clk          ; clk         ; 20.000       ; -1.410     ; 3.737      ;
; 13.366 ; Quad:rightMotorEncoder|cnt[23] ; count_out[11] ; clk          ; clk         ; 20.000       ; -1.414     ; 3.720      ;
; 13.367 ; Quad:rightWheelEncoder|spd[12] ; count_out[3]  ; clk          ; clk         ; 20.000       ; -1.431     ; 3.702      ;
; 13.378 ; Quad:rightWheelEncoder|cnt[8]  ; count_out[8]  ; clk          ; clk         ; 20.000       ; -1.434     ; 3.688      ;
; 13.388 ; Quad:leftWheelEncoder|spd[5]   ; count_out[5]  ; clk          ; clk         ; 20.000       ; -1.416     ; 3.696      ;
; 13.397 ; Quad:leftWheelEncoder|spd[8]   ; count_out[8]  ; clk          ; clk         ; 20.000       ; -1.416     ; 3.687      ;
; 13.399 ; Quad:leftMotorEncoder|cnt[4]   ; count_out[4]  ; clk          ; clk         ; 20.000       ; -1.430     ; 3.671      ;
; 13.409 ; Quad:rightWheelEncoder|cnt[0]  ; count_out[0]  ; clk          ; clk         ; 20.000       ; -1.433     ; 3.658      ;
; 13.411 ; Quad:rightMotorEncoder|cnt[4]  ; count_out[4]  ; clk          ; clk         ; 20.000       ; -1.414     ; 3.675      ;
+--------+--------------------------------+---------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                          ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; Quad:leftMotorEncoder|timer[0]          ; Quad:leftMotorEncoder|timer[0]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Quad:leftMotorEncoder|cnt[23]           ; Quad:leftMotorEncoder|cnt[23]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Quad:rightWheelEncoder|cnt[23]          ; Quad:rightWheelEncoder|cnt[23]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Quad:leftWheelEncoder|cnt[23]           ; Quad:leftWheelEncoder|cnt[23]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Quad:rightMotorEncoder|cnt[23]          ; Quad:rightMotorEncoder|cnt[23]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.235 ; Quad:rightWheelEncoder|spd_array[1][5]  ; Quad:rightWheelEncoder|spd_array[2][5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.387      ;
; 0.235 ; Quad:rightMotorEncoder|spd_array[6][5]  ; Quad:rightMotorEncoder|spd_array[7][5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.387      ;
; 0.237 ; Quad:leftMotorEncoder|spd_array[6][9]   ; Quad:leftMotorEncoder|spd_array[7][9]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; Quad:leftMotorEncoder|spd_array[7][10]  ; Quad:leftMotorEncoder|spd_array[8][10]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; Quad:leftWheelEncoder|spd_array[7][9]   ; Quad:leftWheelEncoder|spd_array[8][9]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; Quad:leftWheelEncoder|spd_array[2][10]  ; Quad:leftWheelEncoder|spd_array[3][10]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.389      ;
; 0.238 ; Quad:rightWheelEncoder|spd_array[0][2]  ; Quad:rightWheelEncoder|spd_array[1][2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; Quad:rightWheelEncoder|spd_array[5][2]  ; Quad:rightWheelEncoder|spd_array[6][2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; Quad:rightWheelEncoder|spd_array[2][5]  ; Quad:rightWheelEncoder|spd_array[3][5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; Quad:rightWheelEncoder|spd_array[3][5]  ; Quad:rightWheelEncoder|spd_array[4][5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; Quad:rightWheelEncoder|spd_array[5][12] ; Quad:rightWheelEncoder|spd_array[6][12] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; Quad:leftMotorEncoder|spd_array[2][2]   ; Quad:leftMotorEncoder|spd_array[3][2]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; Quad:leftMotorEncoder|spd_array[1][4]   ; Quad:leftMotorEncoder|spd_array[2][4]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; Quad:leftMotorEncoder|spd_array[1][9]   ; Quad:leftMotorEncoder|spd_array[2][9]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; Quad:leftMotorEncoder|spd_array[0][12]  ; Quad:leftMotorEncoder|spd_array[1][12]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; Quad:leftMotorEncoder|spd_array[5][12]  ; Quad:leftMotorEncoder|spd_array[6][12]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; Quad:leftMotorEncoder|spd_array[7][12]  ; Quad:leftMotorEncoder|spd_array[8][12]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; Quad:leftWheelEncoder|spd_array[7][2]   ; Quad:leftWheelEncoder|spd_array[8][2]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; Quad:leftWheelEncoder|spd_array[7][3]   ; Quad:leftWheelEncoder|spd_array[8][3]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; Quad:leftWheelEncoder|spd_array[1][5]   ; Quad:leftWheelEncoder|spd_array[2][5]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; Quad:rightMotorEncoder|spd_array[3][3]  ; Quad:rightMotorEncoder|spd_array[4][3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; Quad:rightMotorEncoder|spd_array[6][4]  ; Quad:rightMotorEncoder|spd_array[7][4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; Quad:rightMotorEncoder|spd_array[8][5]  ; Quad:rightMotorEncoder|spd_array[9][5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; Quad:rightWheelEncoder|spd_array[1][2]  ; Quad:rightWheelEncoder|spd_array[2][2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; Quad:rightWheelEncoder|spd_array[3][2]  ; Quad:rightWheelEncoder|spd_array[4][2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; Quad:rightWheelEncoder|spd_array[6][2]  ; Quad:rightWheelEncoder|spd_array[7][2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; Quad:rightWheelEncoder|spd_array[5][3]  ; Quad:rightWheelEncoder|spd_array[6][3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; Quad:rightWheelEncoder|spd_array[7][3]  ; Quad:rightWheelEncoder|spd_array[8][3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; Quad:rightWheelEncoder|spd_array[2][10] ; Quad:rightWheelEncoder|spd_array[3][10] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; Quad:leftMotorEncoder|spd_array[1][2]   ; Quad:leftMotorEncoder|spd_array[2][2]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; Quad:leftMotorEncoder|spd_array[1][3]   ; Quad:leftMotorEncoder|spd_array[2][3]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; Quad:leftMotorEncoder|spd_array[8][5]   ; Quad:leftMotorEncoder|spd_array[9][5]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; Quad:leftMotorEncoder|spd_array[3][9]   ; Quad:leftMotorEncoder|spd_array[4][9]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; Quad:leftMotorEncoder|spd_array[6][12]  ; Quad:leftMotorEncoder|spd_array[7][12]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; Quad:leftWheelEncoder|spd_array[0][2]   ; Quad:leftWheelEncoder|spd_array[1][2]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; Quad:leftWheelEncoder|spd_array[6][2]   ; Quad:leftWheelEncoder|spd_array[7][2]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; Quad:leftWheelEncoder|spd_array[7][5]   ; Quad:leftWheelEncoder|spd_array[8][5]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; Quad:leftWheelEncoder|spd_array[8][5]   ; Quad:leftWheelEncoder|spd_array[9][5]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; Quad:rightMotorEncoder|spd_array[7][2]  ; Quad:rightMotorEncoder|spd_array[8][2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; Quad:rightMotorEncoder|spd_array[8][2]  ; Quad:rightMotorEncoder|spd_array[9][2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; Quad:rightMotorEncoder|spd_array[2][5]  ; Quad:rightMotorEncoder|spd_array[3][5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; Quad:rightMotorEncoder|spd_array[1][9]  ; Quad:rightMotorEncoder|spd_array[2][9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; Quad:rightMotorEncoder|spd_array[7][10] ; Quad:rightMotorEncoder|spd_array[8][10] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; Quad:rightMotorEncoder|spd_array[7][12] ; Quad:rightMotorEncoder|spd_array[8][12] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; Quad:rightWheelEncoder|spd_array[3][3]  ; Quad:rightWheelEncoder|spd_array[4][3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; Quad:rightWheelEncoder|spd_array[6][3]  ; Quad:rightWheelEncoder|spd_array[7][3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; Quad:rightWheelEncoder|spd_array[0][5]  ; Quad:rightWheelEncoder|spd_array[1][5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; Quad:rightWheelEncoder|spd_array[7][9]  ; Quad:rightWheelEncoder|spd_array[8][9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; Quad:rightWheelEncoder|spd_array[6][10] ; Quad:rightWheelEncoder|spd_array[7][10] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; Quad:leftMotorEncoder|spd_array[4][2]   ; Quad:leftMotorEncoder|spd_array[5][2]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; Quad:leftMotorEncoder|spd_array[0][4]   ; Quad:leftMotorEncoder|spd_array[1][4]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; Quad:leftMotorEncoder|spd_array[6][4]   ; Quad:leftMotorEncoder|spd_array[7][4]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; Quad:leftMotorEncoder|spd_array[6][5]   ; Quad:leftMotorEncoder|spd_array[7][5]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; Quad:leftMotorEncoder|spd_array[4][9]   ; Quad:leftMotorEncoder|spd_array[5][9]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; Quad:leftMotorEncoder|spd_array[6][10]  ; Quad:leftMotorEncoder|spd_array[7][10]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; Quad:leftWheelEncoder|spd_array[3][3]   ; Quad:leftWheelEncoder|spd_array[4][3]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; Quad:leftWheelEncoder|spd_array[5][4]   ; Quad:leftWheelEncoder|spd_array[6][4]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; Quad:leftWheelEncoder|spd_array[4][5]   ; Quad:leftWheelEncoder|spd_array[5][5]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; Quad:leftWheelEncoder|spd_array[6][5]   ; Quad:leftWheelEncoder|spd_array[7][5]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; Quad:rightMotorEncoder|spd_array[6][2]  ; Quad:rightMotorEncoder|spd_array[7][2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; Quad:rightMotorEncoder|spd_array[4][3]  ; Quad:rightMotorEncoder|spd_array[5][3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; Quad:rightMotorEncoder|spd_array[6][10] ; Quad:rightMotorEncoder|spd_array[7][10] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; Quad:rightMotorEncoder|spd_array[0][12] ; Quad:rightMotorEncoder|spd_array[1][12] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; Quad:rightMotorEncoder|spd_array[1][12] ; Quad:rightMotorEncoder|spd_array[2][12] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; Quad:rightWheelEncoder|spd_array[1][3]  ; Quad:rightWheelEncoder|spd_array[2][3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; Quad:rightWheelEncoder|spd_array[2][3]  ; Quad:rightWheelEncoder|spd_array[3][3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; Quad:rightWheelEncoder|spd_array[5][4]  ; Quad:rightWheelEncoder|spd_array[6][4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; Quad:rightWheelEncoder|spd_array[6][5]  ; Quad:rightWheelEncoder|spd_array[7][5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; Quad:rightWheelEncoder|spd_array[7][5]  ; Quad:rightWheelEncoder|spd_array[8][5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; Quad:rightWheelEncoder|spd_array[4][9]  ; Quad:rightWheelEncoder|spd_array[5][9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; Quad:rightWheelEncoder|spd_array[3][12] ; Quad:rightWheelEncoder|spd_array[4][12] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; Quad:rightWheelEncoder|spd_array[4][12] ; Quad:rightWheelEncoder|spd_array[5][12] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; Quad:rightWheelEncoder|spd_array[6][12] ; Quad:rightWheelEncoder|spd_array[7][12] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; Quad:rightWheelEncoder|spd_array[7][12] ; Quad:rightWheelEncoder|spd_array[8][12] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; Quad:leftMotorEncoder|spd_array[3][2]   ; Quad:leftMotorEncoder|spd_array[4][2]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; Quad:leftMotorEncoder|spd_array[6][3]   ; Quad:leftMotorEncoder|spd_array[7][3]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; Quad:leftMotorEncoder|spd_array[7][3]   ; Quad:leftMotorEncoder|spd_array[8][3]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; Quad:leftMotorEncoder|spd_array[2][4]   ; Quad:leftMotorEncoder|spd_array[3][4]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; Quad:leftMotorEncoder|spd_array[5][4]   ; Quad:leftMotorEncoder|spd_array[6][4]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; Quad:leftMotorEncoder|spd_array[2][9]   ; Quad:leftMotorEncoder|spd_array[3][9]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; Quad:leftMotorEncoder|spd_array[7][9]   ; Quad:leftMotorEncoder|spd_array[8][9]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; Quad:leftMotorEncoder|spd_array[0][10]  ; Quad:leftMotorEncoder|spd_array[1][10]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; Quad:leftMotorEncoder|spd_array[2][10]  ; Quad:leftMotorEncoder|spd_array[3][10]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; Quad:leftMotorEncoder|spd_array[1][12]  ; Quad:leftMotorEncoder|spd_array[2][12]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; Quad:leftMotorEncoder|spd_array[2][12]  ; Quad:leftMotorEncoder|spd_array[3][12]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; Quad:leftMotorEncoder|spd_array[3][12]  ; Quad:leftMotorEncoder|spd_array[4][12]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; Quad:leftWheelEncoder|spd_array[1][2]   ; Quad:leftWheelEncoder|spd_array[2][2]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; Quad:leftWheelEncoder|spd_array[4][2]   ; Quad:leftWheelEncoder|spd_array[5][2]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; Quad:leftWheelEncoder|spd_array[1][3]   ; Quad:leftWheelEncoder|spd_array[2][3]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; Quad:leftWheelEncoder|spd_array[6][3]   ; Quad:leftWheelEncoder|spd_array[7][3]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; Quad:leftWheelEncoder|spd_array[1][4]   ; Quad:leftWheelEncoder|spd_array[2][4]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; Quad:leftWheelEncoder|spd_array[2][4]   ; Quad:leftWheelEncoder|spd_array[3][4]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; Quad:leftWheelEncoder|spd_array[2][5]   ; Quad:leftWheelEncoder|spd_array[3][5]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; Quad:leftWheelEncoder|spd_array[0][9]   ; Quad:leftWheelEncoder|spd_array[1][9]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; Quad:leftWheelEncoder|spd_array[4][10]  ; Quad:leftWheelEncoder|spd_array[5][10]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                                                          ;
+-------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                         ;
+-------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------------------+
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0                     ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0                     ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~porta_address_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~porta_address_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~porta_address_reg1  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~porta_address_reg1  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~porta_address_reg2  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~porta_address_reg2  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~porta_datain_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~porta_datain_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~porta_datain_reg1   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~porta_datain_reg1   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~porta_datain_reg2   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~porta_datain_reg2   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~porta_datain_reg3   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~porta_datain_reg3   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~porta_datain_reg4   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~porta_datain_reg4   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~porta_datain_reg5   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~porta_datain_reg5   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~porta_memory_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~porta_memory_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~portb_address_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~portb_address_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~portb_address_reg1  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~portb_address_reg1  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~portb_address_reg2  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~portb_address_reg2  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a1                     ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a1                     ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a1~porta_memory_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a1~porta_memory_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a2                     ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a2                     ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a2~porta_memory_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a2~porta_memory_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a3                     ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a3                     ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a3~porta_memory_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a3~porta_memory_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a4                     ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a4                     ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a4~porta_memory_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a4~porta_memory_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a5                     ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a5                     ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a5~porta_memory_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a5~porta_memory_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0                     ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0                     ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~porta_address_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~porta_address_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~porta_address_reg1  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~porta_address_reg1  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~porta_address_reg2  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~porta_address_reg2  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~porta_datain_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~porta_datain_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~porta_datain_reg1   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~porta_datain_reg1   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~porta_datain_reg2   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~porta_datain_reg2   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~porta_datain_reg3   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~porta_datain_reg3   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~porta_datain_reg4   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~porta_datain_reg4   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~porta_datain_reg5   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~porta_datain_reg5   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~porta_memory_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~porta_memory_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~portb_address_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~portb_address_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~portb_address_reg1  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~portb_address_reg1  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~portb_address_reg2  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~portb_address_reg2  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a1                     ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a1                     ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a1~porta_memory_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a1~porta_memory_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a2                     ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a2                     ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a2~porta_memory_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a2~porta_memory_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a3                     ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a3                     ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a3~porta_memory_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a3~porta_memory_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a4                     ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a4                     ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a4~porta_memory_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a4~porta_memory_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a5                     ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a5                     ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a5~porta_memory_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Quad:leftWheelEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a5~porta_memory_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Quad:rightMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0                    ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Quad:rightMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0                    ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Quad:rightMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~porta_address_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Quad:rightMotorEncoder|altshift_taps:spd_array_rtl_0|shift_taps_shm:auto_generated|altsyncram_o681:altsyncram2|ram_block3a0~porta_address_reg0 ;
+-------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ch1A      ; clk        ; 2.470 ; 2.470 ; Rise       ; clk             ;
; ch1B      ; clk        ; 2.618 ; 2.618 ; Rise       ; clk             ;
; ch2A      ; clk        ; 2.421 ; 2.421 ; Rise       ; clk             ;
; ch2B      ; clk        ; 2.547 ; 2.547 ; Rise       ; clk             ;
; ch3A      ; clk        ; 2.608 ; 2.608 ; Rise       ; clk             ;
; ch3B      ; clk        ; 2.525 ; 2.525 ; Rise       ; clk             ;
; ch4A      ; clk        ; 2.493 ; 2.493 ; Rise       ; clk             ;
; ch4B      ; clk        ; 2.629 ; 2.629 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ch1A      ; clk        ; -2.350 ; -2.350 ; Rise       ; clk             ;
; ch1B      ; clk        ; -2.498 ; -2.498 ; Rise       ; clk             ;
; ch2A      ; clk        ; -2.301 ; -2.301 ; Rise       ; clk             ;
; ch2B      ; clk        ; -2.427 ; -2.427 ; Rise       ; clk             ;
; ch3A      ; clk        ; -2.488 ; -2.488 ; Rise       ; clk             ;
; ch3B      ; clk        ; -2.405 ; -2.405 ; Rise       ; clk             ;
; ch4A      ; clk        ; -2.373 ; -2.373 ; Rise       ; clk             ;
; ch4B      ; clk        ; -2.509 ; -2.509 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; count_out[*]   ; clk        ; 5.647 ; 5.647 ; Rise       ; clk             ;
;  count_out[0]  ; clk        ; 5.602 ; 5.602 ; Rise       ; clk             ;
;  count_out[1]  ; clk        ; 5.557 ; 5.557 ; Rise       ; clk             ;
;  count_out[2]  ; clk        ; 5.485 ; 5.485 ; Rise       ; clk             ;
;  count_out[3]  ; clk        ; 5.647 ; 5.647 ; Rise       ; clk             ;
;  count_out[4]  ; clk        ; 5.392 ; 5.392 ; Rise       ; clk             ;
;  count_out[5]  ; clk        ; 5.112 ; 5.112 ; Rise       ; clk             ;
;  count_out[6]  ; clk        ; 5.458 ; 5.458 ; Rise       ; clk             ;
;  count_out[7]  ; clk        ; 5.041 ; 5.041 ; Rise       ; clk             ;
;  count_out[8]  ; clk        ; 5.335 ; 5.335 ; Rise       ; clk             ;
;  count_out[9]  ; clk        ; 5.336 ; 5.336 ; Rise       ; clk             ;
;  count_out[10] ; clk        ; 5.473 ; 5.473 ; Rise       ; clk             ;
;  count_out[11] ; clk        ; 5.412 ; 5.412 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; count_out[*]   ; clk        ; 4.285 ; 4.285 ; Rise       ; clk             ;
;  count_out[0]  ; clk        ; 4.772 ; 4.772 ; Rise       ; clk             ;
;  count_out[1]  ; clk        ; 4.581 ; 4.581 ; Rise       ; clk             ;
;  count_out[2]  ; clk        ; 4.527 ; 4.527 ; Rise       ; clk             ;
;  count_out[3]  ; clk        ; 4.625 ; 4.625 ; Rise       ; clk             ;
;  count_out[4]  ; clk        ; 4.422 ; 4.422 ; Rise       ; clk             ;
;  count_out[5]  ; clk        ; 4.419 ; 4.419 ; Rise       ; clk             ;
;  count_out[6]  ; clk        ; 4.285 ; 4.285 ; Rise       ; clk             ;
;  count_out[7]  ; clk        ; 4.394 ; 4.394 ; Rise       ; clk             ;
;  count_out[8]  ; clk        ; 4.589 ; 4.589 ; Rise       ; clk             ;
;  count_out[9]  ; clk        ; 4.442 ; 4.442 ; Rise       ; clk             ;
;  count_out[10] ; clk        ; 4.392 ; 4.392 ; Rise       ; clk             ;
;  count_out[11] ; clk        ; 4.539 ; 4.539 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+------------+---------------+-------+-------+-------+-------+
; Input Port ; Output Port   ; RR    ; RF    ; FR    ; FF    ;
+------------+---------------+-------+-------+-------+-------+
; ch4A       ; led1          ; 4.997 ;       ;       ; 4.997 ;
; ch4B       ; led2          ; 5.000 ;       ;       ; 5.000 ;
; sel[0]     ; count_out[0]  ; 3.520 ; 3.520 ; 3.520 ; 3.520 ;
; sel[0]     ; count_out[1]  ; 3.694 ; 3.694 ; 3.694 ; 3.694 ;
; sel[0]     ; count_out[2]  ; 3.569 ; 3.569 ; 3.569 ; 3.569 ;
; sel[0]     ; count_out[3]  ; 3.501 ; 3.501 ; 3.501 ; 3.501 ;
; sel[0]     ; count_out[4]  ; 3.503 ; 3.503 ; 3.503 ; 3.503 ;
; sel[0]     ; count_out[5]  ; 3.466 ; 3.466 ; 3.466 ; 3.466 ;
; sel[0]     ; count_out[6]  ; 3.348 ; 3.348 ; 3.348 ; 3.348 ;
; sel[0]     ; count_out[7]  ; 3.416 ; 3.416 ; 3.416 ; 3.416 ;
; sel[0]     ; count_out[8]  ; 3.558 ; 3.558 ; 3.558 ; 3.558 ;
; sel[0]     ; count_out[9]  ; 3.572 ; 3.572 ; 3.572 ; 3.572 ;
; sel[0]     ; count_out[10] ; 3.540 ; 3.540 ; 3.540 ; 3.540 ;
; sel[0]     ; count_out[11] ; 4.448 ; 4.448 ; 4.448 ; 4.448 ;
; sel[1]     ; count_out[0]  ; 4.304 ; 4.304 ; 4.304 ; 4.304 ;
; sel[1]     ; count_out[1]  ; 4.268 ; 4.268 ; 4.268 ; 4.268 ;
; sel[1]     ; count_out[2]  ; 4.274 ; 4.274 ; 4.274 ; 4.274 ;
; sel[1]     ; count_out[3]  ; 4.434 ; 4.434 ; 4.434 ; 4.434 ;
; sel[1]     ; count_out[4]  ; 4.199 ; 4.199 ; 4.199 ; 4.199 ;
; sel[1]     ; count_out[5]  ; 3.879 ; 3.879 ; 3.879 ; 3.879 ;
; sel[1]     ; count_out[6]  ; 4.275 ; 4.275 ; 4.275 ; 4.275 ;
; sel[1]     ; count_out[7]  ; 4.015 ; 4.015 ; 4.015 ; 4.015 ;
; sel[1]     ; count_out[8]  ; 4.398 ; 4.398 ; 4.398 ; 4.398 ;
; sel[1]     ; count_out[9]  ; 4.097 ; 4.097 ; 4.097 ; 4.097 ;
; sel[1]     ; count_out[10] ; 4.175 ; 4.175 ; 4.175 ; 4.175 ;
; sel[1]     ; count_out[11] ; 3.742 ; 3.742 ; 3.742 ; 3.742 ;
; sel[2]     ; count_out[0]  ; 4.444 ; 4.444 ; 4.444 ; 4.444 ;
; sel[2]     ; count_out[1]  ; 4.399 ; 4.399 ; 4.399 ; 4.399 ;
; sel[2]     ; count_out[2]  ; 4.399 ; 4.399 ; 4.399 ; 4.399 ;
; sel[2]     ; count_out[3]  ; 4.489 ; 4.489 ; 4.489 ; 4.489 ;
; sel[2]     ; count_out[4]  ; 4.317 ; 4.317 ; 4.317 ; 4.317 ;
; sel[2]     ; count_out[5]  ; 4.011 ; 4.011 ; 4.011 ; 4.011 ;
; sel[2]     ; count_out[6]  ; 4.410 ; 4.410 ; 4.410 ; 4.410 ;
; sel[2]     ; count_out[7]  ; 4.080 ; 4.080 ; 4.080 ; 4.080 ;
; sel[2]     ; count_out[8]  ; 4.535 ; 4.535 ; 4.535 ; 4.535 ;
; sel[2]     ; count_out[9]  ; 4.223 ; 4.223 ; 4.223 ; 4.223 ;
; sel[2]     ; count_out[10] ; 4.315 ; 4.315 ; 4.315 ; 4.315 ;
; sel[2]     ; count_out[11] ; 3.820 ; 3.820 ; 3.820 ; 3.820 ;
; sel[3]     ; count_out[0]  ; 3.682 ; 3.682 ; 3.682 ; 3.682 ;
; sel[3]     ; count_out[1]  ; 3.779 ; 3.779 ; 3.779 ; 3.779 ;
; sel[3]     ; count_out[2]  ; 4.100 ; 4.100 ; 4.100 ; 4.100 ;
; sel[3]     ; count_out[3]  ; 3.965 ; 3.965 ; 3.965 ; 3.965 ;
; sel[3]     ; count_out[4]  ; 3.797 ; 3.797 ; 3.797 ; 3.797 ;
; sel[3]     ; count_out[5]  ; 3.672 ; 3.672 ; 3.672 ; 3.672 ;
; sel[3]     ; count_out[6]  ; 3.598 ; 3.598 ; 3.598 ; 3.598 ;
; sel[3]     ; count_out[7]  ; 3.478 ; 3.478 ; 3.478 ; 3.478 ;
; sel[3]     ; count_out[8]  ; 3.929 ; 3.929 ; 3.929 ; 3.929 ;
; sel[3]     ; count_out[9]  ; 3.744 ; 3.744 ; 3.744 ; 3.744 ;
; sel[3]     ; count_out[10] ; 3.463 ; 3.463 ; 3.463 ; 3.463 ;
; sel[3]     ; count_out[11] ; 4.317 ; 4.317 ; 4.317 ; 4.317 ;
+------------+---------------+-------+-------+-------+-------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+------------+---------------+-------+-------+-------+-------+
; Input Port ; Output Port   ; RR    ; RF    ; FR    ; FF    ;
+------------+---------------+-------+-------+-------+-------+
; ch4A       ; led1          ; 4.997 ;       ;       ; 4.997 ;
; ch4B       ; led2          ; 5.000 ;       ;       ; 5.000 ;
; sel[0]     ; count_out[0]  ; 3.484 ; 3.484 ; 3.484 ; 3.484 ;
; sel[0]     ; count_out[1]  ; 3.694 ; 3.694 ; 3.694 ; 3.694 ;
; sel[0]     ; count_out[2]  ; 3.166 ; 3.166 ; 3.166 ; 3.166 ;
; sel[0]     ; count_out[3]  ; 3.501 ; 3.501 ; 3.501 ; 3.501 ;
; sel[0]     ; count_out[4]  ; 3.100 ; 3.100 ; 3.100 ; 3.100 ;
; sel[0]     ; count_out[5]  ; 3.466 ; 3.466 ; 3.466 ; 3.466 ;
; sel[0]     ; count_out[6]  ; 3.044 ; 3.044 ; 3.044 ; 3.044 ;
; sel[0]     ; count_out[7]  ; 3.416 ; 3.416 ; 3.416 ; 3.416 ;
; sel[0]     ; count_out[8]  ; 3.179 ; 3.179 ; 3.179 ; 3.179 ;
; sel[0]     ; count_out[9]  ; 3.572 ; 3.572 ; 3.572 ; 3.572 ;
; sel[0]     ; count_out[10] ; 3.298 ; 3.298 ; 3.298 ; 3.298 ;
; sel[0]     ; count_out[11] ; 3.887 ; 3.887 ; 3.887 ; 3.887 ;
; sel[1]     ; count_out[0]  ; 3.935 ; 3.935 ; 3.935 ; 3.935 ;
; sel[1]     ; count_out[1]  ; 3.884 ; 3.884 ; 3.884 ; 3.884 ;
; sel[1]     ; count_out[2]  ; 3.889 ; 3.889 ; 3.889 ; 3.889 ;
; sel[1]     ; count_out[3]  ; 3.672 ; 3.672 ; 3.672 ; 3.672 ;
; sel[1]     ; count_out[4]  ; 3.565 ; 3.565 ; 3.565 ; 3.565 ;
; sel[1]     ; count_out[5]  ; 3.451 ; 3.451 ; 3.451 ; 3.451 ;
; sel[1]     ; count_out[6]  ; 3.582 ; 3.582 ; 3.582 ; 3.582 ;
; sel[1]     ; count_out[7]  ; 3.457 ; 3.457 ; 3.457 ; 3.457 ;
; sel[1]     ; count_out[8]  ; 3.697 ; 3.697 ; 3.697 ; 3.697 ;
; sel[1]     ; count_out[9]  ; 3.562 ; 3.562 ; 3.562 ; 3.562 ;
; sel[1]     ; count_out[10] ; 3.722 ; 3.722 ; 3.722 ; 3.722 ;
; sel[1]     ; count_out[11] ; 3.742 ; 3.742 ; 3.742 ; 3.742 ;
; sel[2]     ; count_out[0]  ; 3.845 ; 3.845 ; 3.845 ; 3.845 ;
; sel[2]     ; count_out[1]  ; 3.888 ; 3.888 ; 3.888 ; 3.888 ;
; sel[2]     ; count_out[2]  ; 3.922 ; 3.922 ; 3.922 ; 3.922 ;
; sel[2]     ; count_out[3]  ; 3.810 ; 3.810 ; 3.810 ; 3.810 ;
; sel[2]     ; count_out[4]  ; 3.754 ; 3.754 ; 3.754 ; 3.754 ;
; sel[2]     ; count_out[5]  ; 3.668 ; 3.668 ; 3.668 ; 3.668 ;
; sel[2]     ; count_out[6]  ; 3.708 ; 3.708 ; 3.708 ; 3.708 ;
; sel[2]     ; count_out[7]  ; 3.589 ; 3.589 ; 3.589 ; 3.589 ;
; sel[2]     ; count_out[8]  ; 4.098 ; 4.098 ; 4.098 ; 4.098 ;
; sel[2]     ; count_out[9]  ; 3.852 ; 3.852 ; 3.852 ; 3.852 ;
; sel[2]     ; count_out[10] ; 3.809 ; 3.809 ; 3.809 ; 3.809 ;
; sel[2]     ; count_out[11] ; 3.491 ; 3.491 ; 3.491 ; 3.491 ;
; sel[3]     ; count_out[0]  ; 3.682 ; 3.682 ; 3.682 ; 3.682 ;
; sel[3]     ; count_out[1]  ; 3.563 ; 3.563 ; 3.563 ; 3.563 ;
; sel[3]     ; count_out[2]  ; 4.100 ; 4.100 ; 4.100 ; 4.100 ;
; sel[3]     ; count_out[3]  ; 3.828 ; 3.828 ; 3.828 ; 3.828 ;
; sel[3]     ; count_out[4]  ; 3.797 ; 3.797 ; 3.797 ; 3.797 ;
; sel[3]     ; count_out[5]  ; 3.458 ; 3.458 ; 3.458 ; 3.458 ;
; sel[3]     ; count_out[6]  ; 3.598 ; 3.598 ; 3.598 ; 3.598 ;
; sel[3]     ; count_out[7]  ; 3.325 ; 3.325 ; 3.325 ; 3.325 ;
; sel[3]     ; count_out[8]  ; 3.929 ; 3.929 ; 3.929 ; 3.929 ;
; sel[3]     ; count_out[9]  ; 3.451 ; 3.451 ; 3.451 ; 3.451 ;
; sel[3]     ; count_out[10] ; 3.463 ; 3.463 ; 3.463 ; 3.463 ;
; sel[3]     ; count_out[11] ; 3.724 ; 3.724 ; 3.724 ; 3.724 ;
+------------+---------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 4.270 ; 0.215 ; N/A      ; N/A     ; 6.933               ;
;  clk             ; 4.270 ; 0.215 ; N/A      ; N/A     ; 6.933               ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ch1A      ; clk        ; 5.435 ; 5.435 ; Rise       ; clk             ;
; ch1B      ; clk        ; 5.864 ; 5.864 ; Rise       ; clk             ;
; ch2A      ; clk        ; 5.320 ; 5.320 ; Rise       ; clk             ;
; ch2B      ; clk        ; 5.696 ; 5.696 ; Rise       ; clk             ;
; ch3A      ; clk        ; 5.904 ; 5.904 ; Rise       ; clk             ;
; ch3B      ; clk        ; 5.575 ; 5.575 ; Rise       ; clk             ;
; ch4A      ; clk        ; 5.533 ; 5.533 ; Rise       ; clk             ;
; ch4B      ; clk        ; 5.931 ; 5.931 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ch1A      ; clk        ; -2.350 ; -2.350 ; Rise       ; clk             ;
; ch1B      ; clk        ; -2.498 ; -2.498 ; Rise       ; clk             ;
; ch2A      ; clk        ; -2.301 ; -2.301 ; Rise       ; clk             ;
; ch2B      ; clk        ; -2.427 ; -2.427 ; Rise       ; clk             ;
; ch3A      ; clk        ; -2.488 ; -2.488 ; Rise       ; clk             ;
; ch3B      ; clk        ; -2.405 ; -2.405 ; Rise       ; clk             ;
; ch4A      ; clk        ; -2.373 ; -2.373 ; Rise       ; clk             ;
; ch4B      ; clk        ; -2.509 ; -2.509 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; count_out[*]   ; clk        ; 14.230 ; 14.230 ; Rise       ; clk             ;
;  count_out[0]  ; clk        ; 13.946 ; 13.946 ; Rise       ; clk             ;
;  count_out[1]  ; clk        ; 13.906 ; 13.906 ; Rise       ; clk             ;
;  count_out[2]  ; clk        ; 13.718 ; 13.718 ; Rise       ; clk             ;
;  count_out[3]  ; clk        ; 14.230 ; 14.230 ; Rise       ; clk             ;
;  count_out[4]  ; clk        ; 13.489 ; 13.489 ; Rise       ; clk             ;
;  count_out[5]  ; clk        ; 12.363 ; 12.363 ; Rise       ; clk             ;
;  count_out[6]  ; clk        ; 13.869 ; 13.869 ; Rise       ; clk             ;
;  count_out[7]  ; clk        ; 12.380 ; 12.380 ; Rise       ; clk             ;
;  count_out[8]  ; clk        ; 13.364 ; 13.364 ; Rise       ; clk             ;
;  count_out[9]  ; clk        ; 13.304 ; 13.304 ; Rise       ; clk             ;
;  count_out[10] ; clk        ; 13.793 ; 13.793 ; Rise       ; clk             ;
;  count_out[11] ; clk        ; 13.558 ; 13.558 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; count_out[*]   ; clk        ; 4.285 ; 4.285 ; Rise       ; clk             ;
;  count_out[0]  ; clk        ; 4.772 ; 4.772 ; Rise       ; clk             ;
;  count_out[1]  ; clk        ; 4.581 ; 4.581 ; Rise       ; clk             ;
;  count_out[2]  ; clk        ; 4.527 ; 4.527 ; Rise       ; clk             ;
;  count_out[3]  ; clk        ; 4.625 ; 4.625 ; Rise       ; clk             ;
;  count_out[4]  ; clk        ; 4.422 ; 4.422 ; Rise       ; clk             ;
;  count_out[5]  ; clk        ; 4.419 ; 4.419 ; Rise       ; clk             ;
;  count_out[6]  ; clk        ; 4.285 ; 4.285 ; Rise       ; clk             ;
;  count_out[7]  ; clk        ; 4.394 ; 4.394 ; Rise       ; clk             ;
;  count_out[8]  ; clk        ; 4.589 ; 4.589 ; Rise       ; clk             ;
;  count_out[9]  ; clk        ; 4.442 ; 4.442 ; Rise       ; clk             ;
;  count_out[10] ; clk        ; 4.392 ; 4.392 ; Rise       ; clk             ;
;  count_out[11] ; clk        ; 4.539 ; 4.539 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------+
; Progagation Delay                                              ;
+------------+---------------+--------+--------+--------+--------+
; Input Port ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+------------+---------------+--------+--------+--------+--------+
; ch4A       ; led1          ; 10.285 ;        ;        ; 10.285 ;
; ch4B       ; led2          ; 10.300 ;        ;        ; 10.300 ;
; sel[0]     ; count_out[0]  ; 8.471  ; 8.471  ; 8.471  ; 8.471  ;
; sel[0]     ; count_out[1]  ; 9.096  ; 9.096  ; 9.096  ; 9.096  ;
; sel[0]     ; count_out[2]  ; 8.819  ; 8.819  ; 8.819  ; 8.819  ;
; sel[0]     ; count_out[3]  ; 8.577  ; 8.577  ; 8.577  ; 8.577  ;
; sel[0]     ; count_out[4]  ; 8.708  ; 8.708  ; 8.708  ; 8.708  ;
; sel[0]     ; count_out[5]  ; 8.542  ; 8.542  ; 8.542  ; 8.542  ;
; sel[0]     ; count_out[6]  ; 8.176  ; 8.176  ; 8.176  ; 8.176  ;
; sel[0]     ; count_out[7]  ; 8.391  ; 8.391  ; 8.391  ; 8.391  ;
; sel[0]     ; count_out[8]  ; 8.873  ; 8.873  ; 8.873  ; 8.873  ;
; sel[0]     ; count_out[9]  ; 8.876  ; 8.876  ; 8.876  ; 8.876  ;
; sel[0]     ; count_out[10] ; 8.707  ; 8.707  ; 8.707  ; 8.707  ;
; sel[0]     ; count_out[11] ; 11.703 ; 11.703 ; 11.703 ; 11.703 ;
; sel[1]     ; count_out[0]  ; 10.956 ; 10.956 ; 10.956 ; 10.956 ;
; sel[1]     ; count_out[1]  ; 10.916 ; 10.916 ; 10.916 ; 10.916 ;
; sel[1]     ; count_out[2]  ; 10.923 ; 10.923 ; 10.923 ; 10.923 ;
; sel[1]     ; count_out[3]  ; 11.522 ; 11.522 ; 11.522 ; 11.522 ;
; sel[1]     ; count_out[4]  ; 10.835 ; 10.835 ; 10.835 ; 10.835 ;
; sel[1]     ; count_out[5]  ; 9.738  ; 9.738  ; 9.738  ; 9.738  ;
; sel[1]     ; count_out[6]  ; 11.161 ; 11.161 ; 11.161 ; 11.161 ;
; sel[1]     ; count_out[7]  ; 10.323 ; 10.323 ; 10.323 ; 10.323 ;
; sel[1]     ; count_out[8]  ; 11.539 ; 11.539 ; 11.539 ; 11.539 ;
; sel[1]     ; count_out[9]  ; 10.581 ; 10.581 ; 10.581 ; 10.581 ;
; sel[1]     ; count_out[10] ; 10.803 ; 10.803 ; 10.803 ; 10.803 ;
; sel[1]     ; count_out[11] ; 9.287  ; 9.287  ; 9.287  ; 9.287  ;
; sel[2]     ; count_out[0]  ; 11.430 ; 11.430 ; 11.430 ; 11.430 ;
; sel[2]     ; count_out[1]  ; 11.390 ; 11.390 ; 11.390 ; 11.390 ;
; sel[2]     ; count_out[2]  ; 11.380 ; 11.380 ; 11.380 ; 11.380 ;
; sel[2]     ; count_out[3]  ; 11.714 ; 11.714 ; 11.714 ; 11.714 ;
; sel[2]     ; count_out[4]  ; 11.256 ; 11.256 ; 11.256 ; 11.256 ;
; sel[2]     ; count_out[5]  ; 10.204 ; 10.204 ; 10.204 ; 10.204 ;
; sel[2]     ; count_out[6]  ; 11.517 ; 11.517 ; 11.517 ; 11.517 ;
; sel[2]     ; count_out[7]  ; 10.520 ; 10.520 ; 10.520 ; 10.520 ;
; sel[2]     ; count_out[8]  ; 11.931 ; 11.931 ; 11.931 ; 11.931 ;
; sel[2]     ; count_out[9]  ; 10.949 ; 10.949 ; 10.949 ; 10.949 ;
; sel[2]     ; count_out[10] ; 11.277 ; 11.277 ; 11.277 ; 11.277 ;
; sel[2]     ; count_out[11] ; 9.567  ; 9.567  ; 9.567  ; 9.567  ;
; sel[3]     ; count_out[0]  ; 8.890  ; 8.890  ; 8.890  ; 8.890  ;
; sel[3]     ; count_out[1]  ; 9.238  ; 9.238  ; 9.238  ; 9.238  ;
; sel[3]     ; count_out[2]  ; 10.362 ; 10.362 ; 10.362 ; 10.362 ;
; sel[3]     ; count_out[3]  ; 9.843  ; 9.843  ; 9.843  ; 9.843  ;
; sel[3]     ; count_out[4]  ; 9.448  ; 9.448  ; 9.448  ; 9.448  ;
; sel[3]     ; count_out[5]  ; 8.970  ; 8.970  ; 8.970  ; 8.970  ;
; sel[3]     ; count_out[6]  ; 8.753  ; 8.753  ; 8.753  ; 8.753  ;
; sel[3]     ; count_out[7]  ; 8.337  ; 8.337  ; 8.337  ; 8.337  ;
; sel[3]     ; count_out[8]  ; 9.873  ; 9.873  ; 9.873  ; 9.873  ;
; sel[3]     ; count_out[9]  ; 9.268  ; 9.268  ; 9.268  ; 9.268  ;
; sel[3]     ; count_out[10] ; 8.313  ; 8.313  ; 8.313  ; 8.313  ;
; sel[3]     ; count_out[11] ; 11.232 ; 11.232 ; 11.232 ; 11.232 ;
+------------+---------------+--------+--------+--------+--------+


+------------------------------------------------------------+
; Minimum Progagation Delay                                  ;
+------------+---------------+-------+-------+-------+-------+
; Input Port ; Output Port   ; RR    ; RF    ; FR    ; FF    ;
+------------+---------------+-------+-------+-------+-------+
; ch4A       ; led1          ; 4.997 ;       ;       ; 4.997 ;
; ch4B       ; led2          ; 5.000 ;       ;       ; 5.000 ;
; sel[0]     ; count_out[0]  ; 3.484 ; 3.484 ; 3.484 ; 3.484 ;
; sel[0]     ; count_out[1]  ; 3.694 ; 3.694 ; 3.694 ; 3.694 ;
; sel[0]     ; count_out[2]  ; 3.166 ; 3.166 ; 3.166 ; 3.166 ;
; sel[0]     ; count_out[3]  ; 3.501 ; 3.501 ; 3.501 ; 3.501 ;
; sel[0]     ; count_out[4]  ; 3.100 ; 3.100 ; 3.100 ; 3.100 ;
; sel[0]     ; count_out[5]  ; 3.466 ; 3.466 ; 3.466 ; 3.466 ;
; sel[0]     ; count_out[6]  ; 3.044 ; 3.044 ; 3.044 ; 3.044 ;
; sel[0]     ; count_out[7]  ; 3.416 ; 3.416 ; 3.416 ; 3.416 ;
; sel[0]     ; count_out[8]  ; 3.179 ; 3.179 ; 3.179 ; 3.179 ;
; sel[0]     ; count_out[9]  ; 3.572 ; 3.572 ; 3.572 ; 3.572 ;
; sel[0]     ; count_out[10] ; 3.298 ; 3.298 ; 3.298 ; 3.298 ;
; sel[0]     ; count_out[11] ; 3.887 ; 3.887 ; 3.887 ; 3.887 ;
; sel[1]     ; count_out[0]  ; 3.935 ; 3.935 ; 3.935 ; 3.935 ;
; sel[1]     ; count_out[1]  ; 3.884 ; 3.884 ; 3.884 ; 3.884 ;
; sel[1]     ; count_out[2]  ; 3.889 ; 3.889 ; 3.889 ; 3.889 ;
; sel[1]     ; count_out[3]  ; 3.672 ; 3.672 ; 3.672 ; 3.672 ;
; sel[1]     ; count_out[4]  ; 3.565 ; 3.565 ; 3.565 ; 3.565 ;
; sel[1]     ; count_out[5]  ; 3.451 ; 3.451 ; 3.451 ; 3.451 ;
; sel[1]     ; count_out[6]  ; 3.582 ; 3.582 ; 3.582 ; 3.582 ;
; sel[1]     ; count_out[7]  ; 3.457 ; 3.457 ; 3.457 ; 3.457 ;
; sel[1]     ; count_out[8]  ; 3.697 ; 3.697 ; 3.697 ; 3.697 ;
; sel[1]     ; count_out[9]  ; 3.562 ; 3.562 ; 3.562 ; 3.562 ;
; sel[1]     ; count_out[10] ; 3.722 ; 3.722 ; 3.722 ; 3.722 ;
; sel[1]     ; count_out[11] ; 3.742 ; 3.742 ; 3.742 ; 3.742 ;
; sel[2]     ; count_out[0]  ; 3.845 ; 3.845 ; 3.845 ; 3.845 ;
; sel[2]     ; count_out[1]  ; 3.888 ; 3.888 ; 3.888 ; 3.888 ;
; sel[2]     ; count_out[2]  ; 3.922 ; 3.922 ; 3.922 ; 3.922 ;
; sel[2]     ; count_out[3]  ; 3.810 ; 3.810 ; 3.810 ; 3.810 ;
; sel[2]     ; count_out[4]  ; 3.754 ; 3.754 ; 3.754 ; 3.754 ;
; sel[2]     ; count_out[5]  ; 3.668 ; 3.668 ; 3.668 ; 3.668 ;
; sel[2]     ; count_out[6]  ; 3.708 ; 3.708 ; 3.708 ; 3.708 ;
; sel[2]     ; count_out[7]  ; 3.589 ; 3.589 ; 3.589 ; 3.589 ;
; sel[2]     ; count_out[8]  ; 4.098 ; 4.098 ; 4.098 ; 4.098 ;
; sel[2]     ; count_out[9]  ; 3.852 ; 3.852 ; 3.852 ; 3.852 ;
; sel[2]     ; count_out[10] ; 3.809 ; 3.809 ; 3.809 ; 3.809 ;
; sel[2]     ; count_out[11] ; 3.491 ; 3.491 ; 3.491 ; 3.491 ;
; sel[3]     ; count_out[0]  ; 3.682 ; 3.682 ; 3.682 ; 3.682 ;
; sel[3]     ; count_out[1]  ; 3.563 ; 3.563 ; 3.563 ; 3.563 ;
; sel[3]     ; count_out[2]  ; 4.100 ; 4.100 ; 4.100 ; 4.100 ;
; sel[3]     ; count_out[3]  ; 3.828 ; 3.828 ; 3.828 ; 3.828 ;
; sel[3]     ; count_out[4]  ; 3.797 ; 3.797 ; 3.797 ; 3.797 ;
; sel[3]     ; count_out[5]  ; 3.458 ; 3.458 ; 3.458 ; 3.458 ;
; sel[3]     ; count_out[6]  ; 3.598 ; 3.598 ; 3.598 ; 3.598 ;
; sel[3]     ; count_out[7]  ; 3.325 ; 3.325 ; 3.325 ; 3.325 ;
; sel[3]     ; count_out[8]  ; 3.929 ; 3.929 ; 3.929 ; 3.929 ;
; sel[3]     ; count_out[9]  ; 3.451 ; 3.451 ; 3.451 ; 3.451 ;
; sel[3]     ; count_out[10] ; 3.463 ; 3.463 ; 3.463 ; 3.463 ;
; sel[3]     ; count_out[11] ; 3.724 ; 3.724 ; 3.724 ; 3.724 ;
+------------+---------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 163023   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 163023   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 0     ; 0    ;
; Unconstrained Output Port Paths ; 0     ; 0    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Jan 20 18:14:48 2014
Info: Command: quartus_sta Decoder -c Decoder
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'Decoder.out.sdc'
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 4.270
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.270         0.000 clk 
Info (332146): Worst-case hold slack is 0.499
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.499         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 6.933
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     6.933         0.000 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 11.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    11.500         0.000 clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 7.873
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.873         0.000 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332101): Design is fully constrained for setup requirements
Info (332101): Design is fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 397 megabytes
    Info: Processing ended: Mon Jan 20 18:14:53 2014
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:05


