<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:41:24.4124</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.08.19</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-0103946</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>IMC(IN MEMORY COMPUTING) 프로세서 및 IMC 프로세서의 동작 방법</inventionTitle><inventionTitleEng>IN MEMORY COMPUTING(IMC) PROCESSOR AND OPERATING  METHOD OF IMC PROCESSOR</inventionTitleEng><openDate>2024.02.27</openDate><openNumber>10-2024-0025827</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.07.09</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 15/78</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2017.01.01)</ipcDate><ipcNumber>G06F 7/544</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 5/01</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>G06N 3/063</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 일 실시예에 따른 IMC 프로세서는 복수의 IMC(In-Memory Computing) 매크로들을 포함하고, 복수의 IMC 매크로들 중 임의의 제1 IMC 매크로에 입력 데이터를 포함하는 입력 피처맵을 기록하는 제1 방향에 따라 제1 IMC 매크로에 인가된 제1 가중치 맵의 제1 가중치 데이터와 입력 데이터 간의 MAC 연산을 수행하는 SRAM IMC 장치, 및 복수의 IMC 매크로들 각각의 MAC 연산 결과에 해당하는 부분합들에 대한 시프트 연산을 수행하고, 시프트 연산의 결과를 누적하는 2차원 시프트 누산기를 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 복수의 IMC(In-Memory Computing) 매크로들을 포함하는 IMC 프로세서에 있어서, 상기 복수의 IMC 매크로들을 포함하고, 상기 복수의 IMC 매크로들 중 임의의 제1 IMC 매크로에 입력 데이터를 포함하는 입력 피처 맵(input feature map)을 기록(write)하는 제1 방향에 따라 상기 제1 IMC 매크로에 인가된 제1 가중치 맵의 제1 가중치 데이터와 상기 입력 데이터 간의 MAC(multiply and accumulation) 연산을 수행하는 SRAM IMC 장치; 및 상기 복수의 IMC 매크로들 각각의 MAC 연산 결과에 해당하는 부분합들(partial sums)에 대한 시프트 연산을 수행하고, 상기 시프트 연산의 결과를 누적하는 2차원 시프트 누산기(shift accumulator) 를 포함하는, IMC 프로세서.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 복수의 IMC 매크로들 중 상기 제1 IMC 매크로의 출력단은 제2 IMC 매크로의 입력단에 연결되고, 상기 SRAM IMC 장치는 상기 제1 IMC 매크로의 출력 피처 맵(output feature map)의 데이터를 상기 제1 방향에 따라 상기 제2 IMC 매크로의 제2 메모리 어레이에 상기 입력 데이터로 병렬(parallel)로 기록하고, 상기 제2 IMC 매크로에 제2 가중치 맵의 제2 가중치 데이터가 인가되는 경우, 상기 제2 메모리 어레이에 기록된 데이터와 상기 제2 가중치 데이터 간의 MAC 연산을 상기 제1 방향에 따라 수행하는, IMC 프로세서.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서, 상기 복수의 IMC 매크로들은 상기 2차원 시프트 누산기를 공유하는, IMC 프로세서.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서, 상기 2차원 시프트 누산기는 버퍼(buffer)를 포함하고, 상기 버퍼는 상기 제1 IMC 매크로에 대응하는 MAC 연산 결과를 저장 또는 누적하는 제1 영역; 및 상기 시프트 연산으로 인한 데이터 손실을 방지하기 위한 제2 영역을 포함하며, 상기 제1 영역의 크기 및 상기 제2 영역의 크기는 상기 제1 IMC 매크로의 크기에 기초하여 결정되는, IMC 프로세서.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서, 상기 2차원 시프트 누산기는 상기 복수의 IMC 매크로들 각각의 MAC 연산 결과에 대해 상,하,좌,우의 방향들 중 적어도 한 방향으로 상기 시프트 연산을 수행하여 상기 부분합에 대한 누적 연산을 수행하는, IMC 프로세서.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서, 상기 입력 피처 맵은 상기 제1 IMC 매크로에 포함된 제1 메모리 어레이의 워드 라인들(word lines) 및 비트 라인들(bit lines)에 대응되는 2차원의 입력 데이터들을 포함하는, IMC 프로세서.</claim></claimInfo><claimInfo><claim>7. 제1항에 있어서, 상기 MAC 연산은 선형(linear) 연산 및 컨볼루션(convolution) 연산 중 적어도 하나를 포함하는, IMC 프로세서.</claim></claimInfo><claimInfo><claim>8. 제1항에 있어서, 상기 복수의 IMC 매크로들 별로 대응하는 가중치 맵을 단위 사이클만큼 지연시켜 해당 IMC 매크로에 인가하는 입력 스트리머(input streamer)를 더 포함하는, IMC 프로세서.</claim></claimInfo><claimInfo><claim>9. 제8항에 있어서, 상기 입력 스트리머는 메모리 소자들로부터, 상기 복수의 IMC 매크로들 중 동시에 연산이 가능한 하나 이상의 IMC 매크로에 대응하는 가중치 맵의 가중치 데이터를 읽어오고, 상기 하나 이상의 IMC 매크로 별로 상기 단위 사이클만큼 지연(delay)된 시점에 상기 읽어온 가중치 데이터를 상기 해당 IMC 매크로에 인가하는, IMC 프로세서.</claim></claimInfo><claimInfo><claim>10. 제1항에 있어서, 상기 복수의 IMC 매크로들 각각은 복수 개의 비트 셀들을 포함하고, 동일한 비트 라인들에 연결된 비트 셀들이 동일한 한 비트(1-bit)의 가중치 데이터를 수신하고, 상기 복수의 비트 셀들 각각은 상기 복수의 IMC 매크로들 별로 대응하는 가중치 맵의 가중치 데이터와 해당 비트 셀에 저장된 입력 데이터 간의 AND 연산을 수행하는 메모리 어레이; 및 상기 복수의 비트 셀들 각각에 대응하는 상기 AND 연산의 결과를 누적하는 디지털 연산기를 포함하는, IMC 프로세서.</claim></claimInfo><claimInfo><claim>11. 제10항에 있어서, 상기 디지털 연산기는 상기 AND 연산의 결과에 대한 합 연산을 수행하는 가산기; 및 시프트 연산을 통해 상기 합 연산의 결과를 순차적으로 누적하는 시프트 누산기를 포함하는, IMC 프로세서.</claim></claimInfo><claimInfo><claim>12. 제10항에 있어서, 상기 메모리 어레이는 복수의 워드 라인들(word lines);상기 복수의 워드 라인들과 교차하는 복수의 비트 라인들(bit lines); 및상기 복수의 워드 라인들과 상기 복수의 비트 라인들의 교차점들에 배치되는 상기 복수의 비트 셀들을 포함하고, 상기 복수의 비트 셀들 각각은 상기 입력 데이터를 저장하는, IMC 프로세서.</claim></claimInfo><claimInfo><claim>13. 제1 항에 있어서,상기 IMC 프로세서는, 모바일 디바이스, 모바일 컴퓨팅 디바이스, 모바일 폰, 스마트폰, 개인용 디지털 어시스턴트(personal digital assistant), 고정 로케이션 단말, 태블릿 컴퓨터, 컴퓨터, 웨어러블(wearable) 디바이스, 랩탑 컴퓨터, 서버, 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 네비게이션 디바이스, 통신 디바이스, 내비게이션 디바이스, IoT(Internet of Things) 디바이스,  GPS(Global Positioning System) 장치, 텔레비전, 튜너, 자동차, 자동차용 부품, 항공 전자 시스템, 드론(drone), 멀티콥터(multi-copter), 전기 수직 이착륙 항공기(electric vertical takeoff and landing(eVTOL) aircraft), 및 의료 기기로 구성된 그룹에서 선택된 적어도 하나의 디바이스에 통합되는, IMC 프로세서.</claim></claimInfo><claimInfo><claim>14. SRAM IMC 매크로 장치에 있어서, 복수의 IMC 매크로들을 포함하고, 상기 복수의 IMC 매크로들 중 임의의 제1 IMC 매크로에 입력 데이터를 포함하는 입력 피처 맵(input feature map)을 기록(write)하는 제1 방향에 따라 상기 제1 IMC 매크로에 인가된 제1 가중치 맵의 제1 가중치 데이터와 상기 입력 데이터 간의 MAC(multiply and accumulation) 연산을 수행하는, SRAM IMC 매크로 장치.</claim></claimInfo><claimInfo><claim>15. 제14항에 있어서, 상기 복수의 IMC 매크로들 중 상기 제1 IMC 매크로의 출력단은 제2 IMC 매크로의 입력단에 연결되고, 상기 SRAM IMC 장치는 상기 제1 IMC 매크로의 출력 피처 맵(output feature map)의 데이터를 상기 제1 방향에 따라 상기 제2 IMC 매크로의 제2 메모리 어레이에 상기 입력 데이터로 병렬(parallel)로 기록하고, 상기 제2 IMC 매크로에 제2 가중치 맵의 제2 가중치 데이터가 인가되는 경우, 상기 제2 메모리 어레이에 기록된 데이터와 상기 제2 가중치 데이터 간의 MAC 연산을 상기 제1 방향에 따라 수행하는, SRAM IMC 매크로 장치.</claim></claimInfo><claimInfo><claim>16. 복수의 IMC 매크로들 중 임의의 제1 IMC 매크로에서 제1 방향으로 입력 피처 맵의 입력 데이터를 기록하는 단계;상기 제1 IMC 매크로에 대응하는 가중치 맵의 가중치 데이터를 읽어와 상기 제1 방향에 따라 상기 제1 IMC 매크로에 인가함으로써 상기 가중치 데이터와 상기 입력 데이터 간의 MAC 연산을 수행하는 단계;상기 MAC 연산의 결과를 2차원 시프트 누적기에 누적하는 단계; 및 상기 가중치 데이터가 상기 가중치 맵의 마지막 데이터인지 여부에 따라, 상기 누적 결과를 출력하는 단계를 포함하는, IMC 프로세서의 동작 방법.</claim></claimInfo><claimInfo><claim>17. 제16항에 있어서, 상기 MAC 연산을 수행하는 단계는상기 복수의 IMC 매크로들 별로 대응하는 가중치 맵을 단위 사이클만큼 지연시켜 해당 IMC 매크로에 인가하는 단계를 포함하는, IMC 프로세서의 동작 방법.</claim></claimInfo><claimInfo><claim>18. 제17항에 있어서, 상기 해당 IMC 매크로의 메모리 어레이에 인가하는 단계는 상기 복수의 IMC 매크로들 중 동시에 연산이 가능한 하나 이상의 IMC 매크로에 대응하는 가중치를 읽어오는 단계; 및 상기 하나 이상의 IMC 매크로 별로 단위 사이클만큼 지연(delay)된 시점에 상기 제1 방향에 따라 상기 읽어온 가중치 데이터를 상기 해당 IMC 매크로의 메모리 어레이에 인가하는 단계를 포함하는, IMC 프로세서의 동작 방법.</claim></claimInfo><claimInfo><claim>19. 제16항에 있어서, 상기 MAC 연산을 수행하는 단계는메모리 소자에 저장된 상기 가중치 맵의 컬럼 채널의 마지막 비트에 도달할 때까지 상기 가중치 데이터들을 반복적으로 읽어와 상기 제1 방향에 따라 상기 제1 IMC 매크로의 메모리 어레이에 인가하는 단계를 포함하는, IMC 프로세서의 동작 방법.</claim></claimInfo><claimInfo><claim>20. 제16항에 있어서, 상기 누적 결과를 출력하는 단계는상기 가중치 데이터가 상기 가중치 맵의 마지막 데이터가 아닌 경우, 상기 가중치 맵에서 상기 가중치 데이터의 다음(next) 가중치 데이터를 읽어와 상기 제1 IMC 매크로에 인가하는 단계; 및 상기 2차원 시프트 누적기에서 상기 연산의 결과를 시프트(shift)하는 단계를 포함하는, IMC 프로세서의 동작 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기도 수원시 영통구...</address><code>119981042713</code><country>대한민국</country><engName>SAMSUNG ELECTRONICS CO., LTD.</engName><name>삼성전자주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 수원시 영통구...</address><code>420200130601</code><country>대한민국</country><engName>KWON,SOONWAN</engName><name>권순완</name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code>420170497837</code><country>대한민국</country><engName>YUN, Seok Ju</engName><name>윤석주</name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code>420170488924</code><country>대한민국</country><engName>JUNG, Seungchul</engName><name>정승철</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 언주로 ***, *층(역삼동,화물재단빌딩)</address><code>920071000614</code><country>대한민국</country><engName>MUHANN PATENT &amp; LAW FIRM</engName><name>특허법인무한</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2022.08.19</receiptDate><receiptNumber>1-1-2022-0868728-96</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.07.09</receiptDate><receiptNumber>1-1-2025-0773833-91</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020220103946.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93432cad8630d3cd16f772d37ea851d2a126a5cd6d01b623b0ace0563558622aeb6a051e109914dd86c47d680e1531b35e347a45fd8c0837f1</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf4a66c6f6b16f8606038e68c0ff2e6d953142cdcd3f927a22649477833a745b53bd95e942c22f0e38f0ddfb6c6f540711d8ca80cbc2880386</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>