# üíª Trabalho 4 ‚Äì FPU em HDL  
**Gabriel de Carvalho Woltman**

---

## üéØ Objetivo
Desenvolver uma Unidade de Ponto Flutuante (FPU) simplificada em HDL capaz de realizar opera√ß√µes de **soma e subtra√ß√£o** com n√∫meros representados em ponto flutuante personalizado, baseado no padr√£o IEEE 754.

---

## üìå C√°lculo de X e Y

> F√≥rmula:  
> X = 8 (+/-) (soma dos d√≠gitos da matr√≠cula mod 4)  
> Sinal + se d√≠gito verificador for √≠mpar, - se for par

- Matr√≠cula: **241076256**  
- D√≠gito verificador: **6 (par)** ‚Üí sinal **negativo**  
- Soma dos d√≠gitos: 2+4+1+0+7+6+2+5+6 = **33**  
- 33 mod 4 = 1 ‚Üí  
  **X = 8 - 1 = 7**,  
  **Y = 31 - X = 24**

---

## üß™ Casos de Teste (Testbench)
Total de 10 casos, incluindo corner-cases:
1. Soma simples: 1.0 + 1.0
2. Soma com zero
3. Subtra√ß√£o de si mesmo
4. Subtra√ß√£o com resultado negativo
5. Overflow (expoente ‚â• 127)
6. Underflow (expoente = 0)
7. Inexact (truncamento de bits)
8. Soma de valores muito pequenos
9. Cancelamento: +1.0 + (-1.0)
10. Subtra√ß√£o com sinais opostos

---

## üßæ Status Flags (status_out)
Bit 	Nome	      Descri√ß√£o
0	    EXACT	      Resultado exato, sem perda de precis√£o
1	    OVERFLOW	  Expoente final ‚â• 127 (valor muito grande)
2	    UNDERFLOW  	Expoente final = 0 (valor muito pequeno)
3	    INEXACT	    Resultado com perda de precis√£o (truncamento)
