<br>
<p align="center" style="font-size:30px"><strong> Pr谩ctico de AdC 
</strong></p>

---

<br>

# Versi贸n importante
==EP4CE22F17C6==
---

# Field Programmable Gate Arrays(FPGAs)

Nos permite implementar circuitos digitales y nos permite reconfigurarlo. Es en d贸nde vamos a implementar el micro.

FPGAs: Arreglos de compuertas programables en campo.

Son circuitos integrados digitales que contienen bloques l贸gicos programables junto con un interconexiones entre dichos bloques. Es parecido a una PLA pero con la diferencia de que los bloques l贸gicos son programables.

- **ASIC**: Circuito integrado de aplicaci贸n espec铆fica. Son "hechos a medida". Son m谩s r谩pidos que las FPGA, consumen menos energ铆a y son fabricados en gran escala, son m谩s baratos.

- **FPGA**: Circuito integrado programable. No son hechas a medida, por lo que el usuario puede configurarlas de acuerdo a sus necesidades.

### FPGA: Elementos b谩sicos
Una FPGA tiene adentro:
- Elementos l贸gicos
- Recursos de memoria
- I/O configurables: puertos.
- Recursos de ruteo: posibilidad de conexionado (el secreto de las FPGA).
- Recursos adicionales

![alt text](imgs/image-7.png)

### FPGA: Elementos l贸gicos(LUT)
La funci贸n l贸gica se almacena en una tabla de verdad 16x1 (para las LUTs de 4 entradas). La columna de valores de salida de la funci贸n combinacional son los valores que realmente se almacenan en la LUT.

![alt text](imgs/image-8.png)
<p style="text-align: center;"><em>El resultado se llama bitstream</em></p>

### FPGA: Utilizaci贸n del Roteo

![alt text](imgs/image-9.png)

### Flujo de dise帽o
![alt text](imgs/image-10.png)

- Design Entry: Se puede hacer en HDL o en un lenguaje de descripci贸n de hardware.

- Synthesis: Se traduce el c贸digo HDL a un netlist. Tarda mucho m谩s que una compilaci贸n de un c贸digo. Conbierte en un combinacional.

- Place & Route: Se ubican los elementos l贸gicos y se hace el ruteo. Se puede hacer de manera autom谩tica o manual.

- Timing Analysis: Se verifica que el circuito cumpla con los tiempos de propagaci贸n.

- Simulation: Se simula el circuito.

- Programming & Configuration: Se programa la FPGA.

![alt text](imgs/image-11.png)
<p style="text-align: center;"><em>Compilaci贸n del circuito</em></p>


## Behavioral SystemVerilog
> Siempre un m贸dulo por archivo y tener el nombre del m贸dulo = al nombre del archivo.

#  Introducci贸n a System Verilog
## M贸dulos parametrizados
* Los par谩metros se definen de la siguiente forma:
```verilog
#(parameter variable = valor)
```
* Uso por defecto con un bus de 8 bits sin parametrizaci贸n:
```verilog
mux2 myMux(d0,d1,s,out);
```

* Uso con un bus de 12 bits con parametrizaci贸n:
```verilog
mux2 #(12) lowmux(d0,d1,s,out);
```

## Arreglos
Difieren en la forma de acceder a los elementos del arreglo.

Los arreglos empaquetados primero tengo que acceder al sector del paquete y luego al elemento del paquete.

Los arreglos no empaquetados se accede directamente al elemento.

Para definir un arreglo empaquetado debo escribir en la sintaxis el nombre al final.

* A la hora de cargar un arreglo no empaquetado se puede decidir el orden de la carga de datos:

    `logic [7:0] table[0:3]`

  Podemos modificar el orden en `table`

* A la hora de acceder a un arreglo debemos tener en cuenta la declaraci贸n, ya que su sintaxis es: 
* `logic` [cantidad de bits:fin cantidad de bits] nombre [fin de elementos: inicio]
Por ende para acceder al bit 0 del elemento 1 utilizamos: `nombre[0][1]`

## Test bench
Tipos:
 * Simples.
 * Self-checking.
 * Self-checking with test vectors: Tener entradas predefinidas en un arreglo para testear.

Tener en cuenta las palabras reservadas como always, always_ff, initial, etc. Funcionan de forma concurrente. 

En los test simples definimos todo de forma manual.

Cuando definamos una unidad de tiempo, esta no puede ser menor a 1 valor de alguna Unidad de medida determinada en el simulador SIEMPRE y cuando no lo nombremos ya que podemos tener el siguiente caso.

```verilog
#10ns; //Al simulador no le va a importar la unidad de tiempo por default
#1000; //Considera la unidad de tiempo del simulador.
```
* El s铆mbolo "!==" es distinto.
* El s铆mbolo "===" es estrictamente igual.

```verilog
logic [3:0] testvectors [7:0] = '{
    4'b000_0, 4'b000_1, 4'b001_0, 4'b001_1,
    4'b010_0, 4'b010_1, 4'b011_0, 4'b011_1
};
//Al _ lo utilizo para se帽alar cual es la salida esperada.
```

# Repaso a Leg v8
Recordar que se utilizar谩n registros de 64 bits.

# Sistemas de entrada y salida
Los sistemas de I/O hoy por hoy se conectan a los mismos sistema de memoria. Antes ten铆amos un sistema de I/O separado, por ejemplo  ==antes== ten铆amos un bus de direccionado y un bus de datos.

En la jerga yanqui los perif茅ricos son los componentes fuera del procesador, en este caso perif茅ricos son los artefactos de entrada salida como teclado, mouse, etc. Se referir谩 a `m贸dulo de entrada/salida` como el m贸dulo que se encarga de la `comunicaci贸n` entre el procesador y los perif茅ricos.

- No hay m贸dulos de I/O pegados al procesador.

- Los perif茅ricos se conectan al sistema de memoria a trav茅s de interfaces ya que son muy lentos a comparaci贸n de la velocidad que puede llegar a manipular el cpu.


## Tipos de buses basados en I/O
- Se tiene un est谩ndar de I/O (I/O que mapea un I/O). Tal est谩ndar es un par de memorias controladas por un chip select, tal que el chip select activa el mapa de memoria de datos o de I/O. Estos dos mapas tienen dos mapas igual capacidad de direccionamiento (Tipo de Arquitectura que utiliza Intel, Arquitectura RISK utilizan s贸lo un espacio de memoria para ambos mapas).

> Recordar que si tenemos un direccionado de $2^N$ direcciones, tenemos $N$ bits de direcci贸n, si agregamos un bit m谩s de direcci贸n tenemos $2^{N+1}$ direcciones.

Tenemos que la memoria de I/O es un "manejador" del hardware que se corresponder谩 con la memoria.

## Memory-mapped I/O vs Standard I/O
- Memory-mapped I/O: 
  - No requiere instrucciones especiales

- Standard I/O: 
  - No les importa complejizar la ISA.
  - No se pierde direccionado de memoria para los perif茅ricos.

## I/O Operation Methods
- Polling-driven (I/O programada): Est谩n escritos en programas.
- Interrupt-driven: Interrupciones.
- Direct Memory Access (DMA - M茅todo actual)

### Polling-driven
El manejo se realiza mediante el uso de instrucciones de I/O por c贸digo de programa (if's, else's, bucles, etc)

### Interrupt-driven
Es un recurso de HW propio de la CPU: se帽al de **Int** externa para perif茅ricos. Es literalmente una "interrupci贸n" o quiebre de la ejecuci贸n de la ejecuci贸n normal del c贸digo de programa. Es as铆ncrona

Cuando se produce una interrupci贸n, el CPU debe verificar autom谩ticamente si hay Int's pendientes. De esta forma el "polling" lo realiza la CPU por HW: **no consue ciclos de instrucci贸n**. Si hay **Int**, el CPU salta autom谩ticamente a una posici贸n de memoria espec铆fica llamada **vector de insterrupciones**. El vector de interrupciones contiene el c贸digo (o su referencia) con los procedimientos necesarios para dar servicio a dicha interripci贸n. Este c贸digo se denomina ISR (Interrupt Service Routine).

#### 驴D贸nde se aloja la ISR?
- Se encuentra en una **direcci贸n fija** (Fixed interrupt).
- La direcci贸n est谩 establecida en la l贸gica de la CPU, no puede ser modificada.
- La CPU puede contener la direcci贸n real, o contener una instrucci贸n de salto a la direcci贸n real de la ISR sino hay suficiente espacio reservado.

- Por otro lado se encuentra en una **direcci贸n vectorizada** 


### Sistemas de I/O
Internamente formados por:
- Registro de datos.
- Registro de estado/control.
- L贸gica de interfaz con el dispositivo externo.
- L贸gica de I/O.
- L贸gica de interfaz con el dispositivo externo.

### Consideraciones adicionales

**Interrupciones Enmascarables vs No enmascarables**
- Enmascarables: El programador puede mofificar un bit que causa que el procesador ignore una solicitud de interrupci贸n (GEI)
  - Muy importante para usar cuando se tienen porciones de c贸digos temporalmente cr铆ticas.
- No enmacarables: 
- Salto a una ISR:

### M煤ltiples perif茅ricos: Arbitraje
Considere la situaci贸n donde muchos perif茅ricos solicitan el servicio de una CPU simult谩neamente (microcontrolador)  **Cual ser谩 atendida primero y en qu茅 orden?**

- Software Polling:
  - Muy simple implementaci贸n por HW.
  - El programador debe determinar en la ISR el origen de la INT buscando banderas INT FLG.
  - La prioridad es establecida en la ISR seg煤n el 贸rden de la b煤squeda.
- Arbitro de prioridades. (Priority arbiter): Es un m贸dulo que recibe la se帽al de interrupci贸n de distintos perif茅ricos.
- Conexi贸n en cadena. (Daisy Chain)
- Arbitraje de bus. (Network-oriented)
  - Utilizado en arquitecturas de m煤ltiples procesadores.
  - El perif茅rico debe primero obtener la sesi贸n del bus para luego requerir una interrupci贸n.

### Excepciones e Interrupciones
El mecanismo es el mismo pero no todas las excepciones son interrupciones ya que cuando se produce un evento de I/O se levanta una excepci贸n pero no cuando se produce una excepci贸n necesariamente es una interrupci贸n.