#ifndef __DBE_PORT_MAPPING_H__
#define __DBE_PORT_MAPPING_H__
#define GPIO_1_BASEADDR  XPAR_GPIO_1_BASEADDR
#define GPIO_2_BASEADDR  XPAR_GPIO_2_BASEADDR
#define DIG_ASIC_1_S0 0
#define DIG_ASIC_1_S1 1
#define DIG_ASIC_1_S2 2
#define DIG_ASIC_1_S_LATCH 3
#define DIG_ASIC_1_I1 4
#define DIG_ASIC_1_I3 5
#define DIG_ASIC_1_I4 6
#define DIG_ASIC_2_S0 7
#define DIG_ASIC_2_S1 8
#define DIG_ASIC_2_S2 9
#define DIG_ASIC_2_S_LATCH 10
#define DIG_ASIC_2_I1 11
#define DIG_ASIC_2_I3 12
#define DIG_ASIC_2_I4 13
#define DIG_ASIC_1_CALD 14
#define DIG_ASIC_1_CALDB 15
#define DIG_ASIC_3_S0 16
#define DIG_ASIC_3_S1 17
#define DIG_ASIC_3_S2 18
#define DIG_ASIC_3_S_LATCH 19
#define DIG_ASIC_3_I1 20
#define DIG_ASIC_3_I3 21
#define DIG_ASIC_3_I4 22
#define DIG_ASIC_4_S0 23
#define DIG_ASIC_4_S1 24
#define DIG_ASIC_4_S2 25
#define DIG_ASIC_4_S_LATCH 26
#define DIG_ASIC_4_I1 27
#define DIG_ASIC_4_I3 28
#define DIG_ASIC_4_I4 29
#define DIG_ASIC_3_CALD 30
#define DIG_ASIC_3_CALDB 31
#define DIG_ASIC_5_S0 32
#define DIG_ASIC_5_S1 33
#define DIG_ASIC_5_S2 34
#define DIG_ASIC_5_S_LATCH 35
#define DIG_ASIC_5_I1 36
#define DIG_ASIC_5_I3 37
#define DIG_ASIC_5_I4 38
#define DIG_ASIC_6_S0 39
#define DIG_ASIC_6_S1 40
#define DIG_ASIC_6_S2 41
#define DIG_ASIC_6_S_LATCH 42
#define DIG_ASIC_6_I1 43
#define DIG_ASIC_6_I3 44
#define DIG_ASIC_6_I4 45
#define DIG_ASIC_5_CALD 46
#define DIG_ASIC_5_CALDB 47
#define DIG_ASIC_7_S0 48
#define DIG_ASIC_7_S1 49
#define DIG_ASIC_7_S2 50
#define DIG_ASIC_7_S_LATCH 51
#define DIG_ASIC_7_I1 52
#define DIG_ASIC_7_I3 53
#define DIG_ASIC_7_I4 54
#define DIG_ASIC_8_S0 55
#define DIG_ASIC_8_S1 56
#define DIG_ASIC_8_S2 57
#define DIG_ASIC_8_S_LATCH 58
#define DIG_ASIC_8_I1 59
#define DIG_ASIC_8_I3 60
#define DIG_ASIC_8_I4 61
#define DIG_ASIC_7_CALD 62
#define DIG_ASIC_7_CALDB 63
#define DIG_A_VTH_CAL_DAC_MOSI_P 64
#define DIG_A_CAL_DAC_SYNCn_P 65
#define DIG_A_VTH_CAL_DAC_SCLK_P 66
#define DIG_A_CAL_PULSE_TRIGGER_P 67
#define DIG_A_VTH_DAC_SYNCn_P 68
#define DIG_A_TELEMX_MOSI_P 69
#define DIG_A_TELEM1_SCLK_P 70
#define DIG_A_TELEM1_CSn_P 71
#define DIG_A_TELEM2_CSn_P 72
#define DIG_B_TELEMX_MOSI_P 73
#define DIG_B_TELEMX_SCLK_P 74
#define DIG_B_TELEM1_CSn_P 75
#define DIG_B_TELEM2_CSn_P 76
#define DIG_B_CAL_PULSE_TRIGGER_P 77
#define DIG_B_VTH_CAL_DAC_MOSI_P 78
#define DIG_B_VTH_CAL_DAC_SCLK_P 79
#define DIG_B_CAL_DAC_SYNCn_P 80
#define DIG_B_VTH_DAC_SYNCn_P 81
#define DIG_ASIC_9_S0 82
#define DIG_ASIC_9_S1 83
#define DIG_ASIC_9_S2 84
#define DIG_ASIC_9_S_LATCH 85
#define DIG_ASIC_9_I1 86
#define DIG_ASIC_9_I3 87
#define DIG_ASIC_9_I4 88
#define DIG_ASIC_10_S0 89
#define DIG_ASIC_10_S1 90
#define DIG_ASIC_10_S2 91
#define DIG_ASIC_10_S_LATCH 92
#define DIG_ASIC_10_I1 93
#define DIG_ASIC_10_I3 94
#define DIG_ASIC_10_I4 95
#define DIG_ASIC_9_CALD 96
#define DIG_ASIC_9_CALDB 97
#define DIG_ASIC_11_S0 98
#define DIG_ASIC_11_S1 99
#define DIG_ASIC_11_S2 100
#define DIG_ASIC_11_S_LATCH 101
#define DIG_ASIC_11_I1 102
#define DIG_ASIC_11_I3 103
#define DIG_ASIC_11_I4 104
#define DIG_ASIC_12_S0 105
#define DIG_ASIC_12_S1 106
#define DIG_ASIC_12_S2 107
#define DIG_ASIC_12_S_LATCH 108
#define DIG_ASIC_12_I1 109
#define DIG_ASIC_12_I3 110
#define DIG_ASIC_12_I4 111
#define DIG_ASIC_11_CALD 112
#define DIG_ASIC_11_CALDB 113
#define Si_HIT_P 114
#define Si_RDY_P 115
#define Si_BUSY_P 116
#define Si_SPARE_P 117
u32 GPIO_BASEADDR[] = {GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_1_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR,GPIO_2_BASEADDR};
u32 DATA_OFFSET[] = {XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET,XGPIO_DATA2_OFFSET};
u32 ON_VALUE[] = {1 << 0,1 << 1,1 << 2,1 << 3,1 << 4,1 << 5,1 << 6,1 << 7,1 << 8,1 << 9,1 << 10,1 << 11,1 << 12,1 << 13,1 << 14,1 << 15,1 << 16,1 << 17,1 << 18,1 << 19,1 << 20,1 << 21,1 << 22,1 << 23,1 << 24,1 << 25,1 << 26,1 << 27,1 << 28,1 << 29,1 << 30,1 << 31,1 << 0,1 << 1,1 << 2,1 << 3,1 << 4,1 << 5,1 << 6,1 << 7,1 << 8,1 << 9,1 << 10,1 << 11,1 << 12,1 << 13,1 << 14,1 << 15,1 << 16,1 << 17,1 << 18,1 << 19,1 << 20,1 << 21,1 << 22,1 << 23,1 << 24,1 << 25,1 << 26,1 << 27,1 << 28,1 << 29,1 << 30,1 << 31,1 << 0,1 << 1,1 << 2,1 << 3,1 << 4,1 << 5,1 << 6,1 << 7,1 << 8,1 << 9,1 << 10,1 << 11,1 << 12,1 << 13,1 << 14,1 << 15,1 << 16,1 << 17,1 << 18,1 << 19,1 << 20,1 << 21,1 << 22,1 << 23,1 << 24,1 << 25,1 << 26,1 << 27,1 << 28,1 << 29,1 << 30,1 << 31,1 << 0,1 << 1,1 << 2,1 << 3,1 << 4,1 << 5,1 << 6,1 << 7,1 << 8,1 << 9,1 << 10,1 << 11,1 << 12,1 << 13,1 << 14,1 << 15,1 << 16,1 << 17,1 << 18,1 << 19,1 << 20,1 << 21};
#endif
