TimeQuest Timing Analyzer report for topLevel
Wed Dec 03 19:37:44 2014
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'slowCLK:slowCLK|onoff'
 13. Slow 1200mV 85C Model Setup: 'CLK'
 14. Slow 1200mV 85C Model Setup: 'Controller:Controller|state.DECODE'
 15. Slow 1200mV 85C Model Setup: 'instructionRegister:IR|Data[0]'
 16. Slow 1200mV 85C Model Hold: 'instructionRegister:IR|Data[0]'
 17. Slow 1200mV 85C Model Hold: 'slowCLK:slowCLK|onoff'
 18. Slow 1200mV 85C Model Hold: 'Controller:Controller|state.DECODE'
 19. Slow 1200mV 85C Model Hold: 'CLK'
 20. Slow 1200mV 85C Model Recovery: 'instructionRegister:IR|Data[0]'
 21. Slow 1200mV 85C Model Removal: 'instructionRegister:IR|Data[0]'
 22. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'
 23. Slow 1200mV 85C Model Minimum Pulse Width: 'slowCLK:slowCLK|onoff'
 24. Slow 1200mV 85C Model Minimum Pulse Width: 'instructionRegister:IR|Data[0]'
 25. Slow 1200mV 85C Model Minimum Pulse Width: 'Controller:Controller|state.DECODE'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Slow 1200mV 85C Model Metastability Report
 31. Slow 1200mV 0C Model Fmax Summary
 32. Slow 1200mV 0C Model Setup Summary
 33. Slow 1200mV 0C Model Hold Summary
 34. Slow 1200mV 0C Model Recovery Summary
 35. Slow 1200mV 0C Model Removal Summary
 36. Slow 1200mV 0C Model Minimum Pulse Width Summary
 37. Slow 1200mV 0C Model Setup: 'slowCLK:slowCLK|onoff'
 38. Slow 1200mV 0C Model Setup: 'CLK'
 39. Slow 1200mV 0C Model Setup: 'Controller:Controller|state.DECODE'
 40. Slow 1200mV 0C Model Setup: 'instructionRegister:IR|Data[0]'
 41. Slow 1200mV 0C Model Hold: 'instructionRegister:IR|Data[0]'
 42. Slow 1200mV 0C Model Hold: 'slowCLK:slowCLK|onoff'
 43. Slow 1200mV 0C Model Hold: 'Controller:Controller|state.DECODE'
 44. Slow 1200mV 0C Model Hold: 'CLK'
 45. Slow 1200mV 0C Model Recovery: 'instructionRegister:IR|Data[0]'
 46. Slow 1200mV 0C Model Removal: 'instructionRegister:IR|Data[0]'
 47. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'
 48. Slow 1200mV 0C Model Minimum Pulse Width: 'slowCLK:slowCLK|onoff'
 49. Slow 1200mV 0C Model Minimum Pulse Width: 'instructionRegister:IR|Data[0]'
 50. Slow 1200mV 0C Model Minimum Pulse Width: 'Controller:Controller|state.DECODE'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Slow 1200mV 0C Model Metastability Report
 56. Fast 1200mV 0C Model Setup Summary
 57. Fast 1200mV 0C Model Hold Summary
 58. Fast 1200mV 0C Model Recovery Summary
 59. Fast 1200mV 0C Model Removal Summary
 60. Fast 1200mV 0C Model Minimum Pulse Width Summary
 61. Fast 1200mV 0C Model Setup: 'slowCLK:slowCLK|onoff'
 62. Fast 1200mV 0C Model Setup: 'CLK'
 63. Fast 1200mV 0C Model Setup: 'Controller:Controller|state.DECODE'
 64. Fast 1200mV 0C Model Setup: 'instructionRegister:IR|Data[0]'
 65. Fast 1200mV 0C Model Hold: 'instructionRegister:IR|Data[0]'
 66. Fast 1200mV 0C Model Hold: 'slowCLK:slowCLK|onoff'
 67. Fast 1200mV 0C Model Hold: 'Controller:Controller|state.DECODE'
 68. Fast 1200mV 0C Model Hold: 'CLK'
 69. Fast 1200mV 0C Model Recovery: 'instructionRegister:IR|Data[0]'
 70. Fast 1200mV 0C Model Removal: 'instructionRegister:IR|Data[0]'
 71. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'
 72. Fast 1200mV 0C Model Minimum Pulse Width: 'slowCLK:slowCLK|onoff'
 73. Fast 1200mV 0C Model Minimum Pulse Width: 'instructionRegister:IR|Data[0]'
 74. Fast 1200mV 0C Model Minimum Pulse Width: 'Controller:Controller|state.DECODE'
 75. Setup Times
 76. Hold Times
 77. Clock to Output Times
 78. Minimum Clock to Output Times
 79. Fast 1200mV 0C Model Metastability Report
 80. Multicorner Timing Analysis Summary
 81. Setup Times
 82. Hold Times
 83. Clock to Output Times
 84. Minimum Clock to Output Times
 85. Board Trace Model Assignments
 86. Input Transition Times
 87. Slow Corner Signal Integrity Metrics
 88. Fast Corner Signal Integrity Metrics
 89. Setup Transfers
 90. Hold Transfers
 91. Recovery Transfers
 92. Removal Transfers
 93. Report TCCS
 94. Report RSKM
 95. Unconstrained Paths
 96. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; topLevel                                           ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                 ;
+------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------+
; Clock Name                         ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                ;
+------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------+
; CLK                                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }                                ;
; Controller:Controller|state.DECODE ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Controller:Controller|state.DECODE } ;
; instructionRegister:IR|Data[0]     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { instructionRegister:IR|Data[0] }     ;
; slowCLK:slowCLK|onoff              ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { slowCLK:slowCLK|onoff }              ;
+------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------+


+---------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                          ;
+------------+-----------------+------------------------------------+-------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                         ; Note                    ;
+------------+-----------------+------------------------------------+-------------------------+
; 130.84 MHz ; 130.84 MHz      ; slowCLK:slowCLK|onoff              ;                         ;
; 201.61 MHz ; 201.61 MHz      ; CLK                                ;                         ;
; 349.65 MHz ; 123.7 MHz       ; instructionRegister:IR|Data[0]     ; limit due to hold check ;
; 813.01 MHz ; 813.01 MHz      ; Controller:Controller|state.DECODE ;                         ;
+------------+-----------------+------------------------------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                         ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; slowCLK:slowCLK|onoff              ; -6.643 ; -815.316      ;
; CLK                                ; -5.436 ; -24.830       ;
; Controller:Controller|state.DECODE ; -1.915 ; -36.357       ;
; instructionRegister:IR|Data[0]     ; -1.338 ; -2.278        ;
+------------------------------------+--------+---------------+


+-------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                          ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; instructionRegister:IR|Data[0]     ; -3.990 ; -84.735       ;
; slowCLK:slowCLK|onoff              ; -1.235 ; -1.235        ;
; Controller:Controller|state.DECODE ; -0.732 ; -0.732        ;
; CLK                                ; -0.245 ; -0.290        ;
+------------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                  ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; instructionRegister:IR|Data[0] ; -0.199 ; -0.199        ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                   ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; instructionRegister:IR|Data[0] ; -3.275 ; -45.730       ;
+--------------------------------+--------+---------------+


+-------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary           ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; CLK                                ; -3.000 ; -15.696       ;
; slowCLK:slowCLK|onoff              ; -1.941 ; -178.528      ;
; instructionRegister:IR|Data[0]     ; -0.895 ; -142.267      ;
; Controller:Controller|state.DECODE ; 0.438  ; 0.000         ;
+------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'slowCLK:slowCLK|onoff'                                                                                                                              ;
+--------+------------------------------------+--------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                                    ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+--------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; -6.643 ; Controller:Controller|state.STAA2  ; instructionRegister:IR|Data[1]             ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -2.063     ; 5.575      ;
; -6.582 ; Controller:Controller|state.STAA2  ; accumulatorRegister:A|Data[4]~_Duplicate_1 ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.057     ; 7.520      ;
; -6.575 ; Controller:Controller|state.STAA2  ; PC:ProgramCounter|tempCount[1]             ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.062     ; 7.508      ;
; -6.540 ; Controller:Controller|state.STAA2  ; instructionRegister:IR|Data[7]             ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -2.155     ; 5.380      ;
; -6.537 ; Controller:Controller|state.STAA2  ; indexReg:indexRegister|tempCount[1]        ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.063     ; 7.469      ;
; -6.532 ; Controller:Controller|state.STAA2  ; PC:ProgramCounter|tempCount[4]             ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.069     ; 7.458      ;
; -6.528 ; Controller:Controller|state.STAA2  ; indexReg:indexRegister|tempCount[4]        ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.053     ; 7.470      ;
; -6.500 ; Controller:Controller|state.STAA2  ; indexReg:indexRegister|tempCount[9]        ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.061     ; 7.434      ;
; -6.497 ; Controller:Controller|state.STAA2  ; PC:ProgramCounter|tempCount[12]            ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.069     ; 7.423      ;
; -6.488 ; Controller:Controller|state.LDAA2  ; instructionRegister:IR|Data[1]             ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -2.063     ; 5.420      ;
; -6.485 ; Controller:Controller|state.LDAA_X ; instructionRegister:IR|Data[1]             ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -2.061     ; 5.419      ;
; -6.479 ; Controller:Controller|state.STAA2  ; AR_L:AddressRegisterLow|tempAddress[1]     ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.062     ; 7.412      ;
; -6.478 ; Controller:Controller|state.STAA2  ; dataRegister:D|Data[4]                     ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.057     ; 7.416      ;
; -6.478 ; Controller:Controller|state.STAA2  ; indexReg:indexRegister|tempCount[12]       ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.061     ; 7.412      ;
; -6.474 ; Controller:Controller|state.STAA2  ; instructionRegister:IR|Data[4]             ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -2.063     ; 5.406      ;
; -6.472 ; Controller:Controller|state.STAA2  ; instructionRegister:IR|Data[2]             ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -1.922     ; 5.545      ;
; -6.456 ; Controller:Controller|state.STAA2  ; dataRegister:D|Data[2]                     ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.067     ; 7.384      ;
; -6.454 ; Controller:Controller|state.STAA2  ; outputPort:OUT0|Data[1]                    ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.070     ; 7.379      ;
; -6.448 ; Controller:Controller|state.STAA2  ; PC:ProgramCounter|tempCount[9]             ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.069     ; 7.374      ;
; -6.437 ; Controller:Controller|state.STAA2  ; accumulatorRegister:A|Data[1]~_Duplicate_1 ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.057     ; 7.375      ;
; -6.432 ; Controller:Controller|state.STAA2  ; outputPort:OUT1|Data[4]                    ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.061     ; 7.366      ;
; -6.427 ; Controller:Controller|state.LDAA2  ; accumulatorRegister:A|Data[4]~_Duplicate_1 ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.057     ; 7.365      ;
; -6.420 ; Controller:Controller|state.LDAA2  ; PC:ProgramCounter|tempCount[1]             ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.062     ; 7.353      ;
; -6.399 ; Controller:Controller|state.STAA2  ; AR_L:AddressRegisterLow|tempAddress[4]     ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.061     ; 7.333      ;
; -6.399 ; Controller:Controller|state.LDAA_X ; PC:ProgramCounter|tempCount[1]             ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.060     ; 7.334      ;
; -6.395 ; Controller:Controller|state.LDAA_X ; accumulatorRegister:A|Data[4]~_Duplicate_1 ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.055     ; 7.335      ;
; -6.388 ; Controller:Controller|state.STAA2  ; AR_H:AddressRegisterHigh|tempAddress[2]    ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.061     ; 7.322      ;
; -6.386 ; Controller:Controller|state.STAA2  ; AR_H:AddressRegisterHigh|tempAddress[4]    ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.061     ; 7.320      ;
; -6.385 ; Controller:Controller|state.LDAA2  ; instructionRegister:IR|Data[7]             ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -2.155     ; 5.225      ;
; -6.382 ; Controller:Controller|state.LDAA2  ; indexReg:indexRegister|tempCount[1]        ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.063     ; 7.314      ;
; -6.378 ; Controller:Controller|state.STAA2  ; indexReg:indexRegister|tempCount[10]       ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.061     ; 7.312      ;
; -6.377 ; Controller:Controller|state.LDAA2  ; PC:ProgramCounter|tempCount[4]             ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.069     ; 7.303      ;
; -6.373 ; Controller:Controller|state.LDAA2  ; indexReg:indexRegister|tempCount[4]        ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.053     ; 7.315      ;
; -6.372 ; Controller:Controller|state.STAA2  ; outputPort:OUT1|Data[1]                    ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.061     ; 7.306      ;
; -6.371 ; Controller:Controller|state.STAA2  ; AR_L:AddressRegisterLow|tempAddress[2]     ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.061     ; 7.305      ;
; -6.368 ; Controller:Controller|state.STAA2  ; dataRegister:D|Data[1]                     ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.067     ; 7.296      ;
; -6.367 ; Controller:Controller|state.STAA2  ; AR_L:AddressRegisterLow|tempAddress[3]     ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.061     ; 7.301      ;
; -6.364 ; Controller:Controller|state.STAA2  ; AR_H:AddressRegisterHigh|tempAddress[3]    ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.061     ; 7.298      ;
; -6.360 ; Controller:Controller|state.LDAA_X ; indexReg:indexRegister|tempCount[1]        ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.061     ; 7.294      ;
; -6.358 ; Controller:Controller|state.STAA2  ; outputPort:OUT0|Data[4]                    ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.070     ; 7.283      ;
; -6.356 ; Controller:Controller|state.STAA2  ; AR_L:AddressRegisterLow|tempAddress[7]     ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.061     ; 7.290      ;
; -6.353 ; Controller:Controller|state.LDAA_X ; instructionRegister:IR|Data[7]             ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -2.153     ; 5.195      ;
; -6.351 ; Controller:Controller|state.STAA2  ; AR_H:AddressRegisterHigh|tempAddress[1]    ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.061     ; 7.285      ;
; -6.345 ; Controller:Controller|state.LDAA_X ; PC:ProgramCounter|tempCount[4]             ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.067     ; 7.273      ;
; -6.345 ; Controller:Controller|state.LDAA2  ; indexReg:indexRegister|tempCount[9]        ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.061     ; 7.279      ;
; -6.343 ; Controller:Controller|state.STAA2  ; outputPort:OUT0|Data[7]                    ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.070     ; 7.268      ;
; -6.342 ; Controller:Controller|state.LDAA2  ; PC:ProgramCounter|tempCount[12]            ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.069     ; 7.268      ;
; -6.341 ; Controller:Controller|state.LDAA_X ; indexReg:indexRegister|tempCount[4]        ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.051     ; 7.285      ;
; -6.339 ; Controller:Controller|state.STAA2  ; indexReg:indexRegister|tempCount[11]       ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.060     ; 7.274      ;
; -6.338 ; Controller:Controller|state.STAA2  ; PC:ProgramCounter|tempCount[7]             ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.070     ; 7.263      ;
; -6.337 ; Controller:Controller|state.STAA2  ; outputPort:OUT0|Data[2]                    ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.070     ; 7.262      ;
; -6.336 ; Controller:Controller|state.STAA2  ; outputPort:OUT1|Data[2]                    ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.061     ; 7.270      ;
; -6.329 ; Controller:Controller|state.STAA2  ; instructionRegister:IR|Data[5]             ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -1.922     ; 5.402      ;
; -6.328 ; Controller:Controller|state.LDAA_X ; AR_L:AddressRegisterLow|tempAddress[1]     ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.060     ; 7.263      ;
; -6.326 ; Controller:Controller|state.STAA2  ; indexReg:indexRegister|tempCount[15]       ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.060     ; 7.261      ;
; -6.325 ; Controller:Controller|state.LDAA2  ; AR_L:AddressRegisterLow|tempAddress[1]     ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.062     ; 7.258      ;
; -6.324 ; Controller:Controller|state.STAA2  ; outputPort:OUT1|Data[7]                    ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.061     ; 7.258      ;
; -6.323 ; Controller:Controller|state.LDAA2  ; dataRegister:D|Data[4]                     ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.057     ; 7.261      ;
; -6.323 ; Controller:Controller|state.LDAA2  ; indexReg:indexRegister|tempCount[12]       ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.061     ; 7.257      ;
; -6.319 ; Controller:Controller|state.LDAA2  ; instructionRegister:IR|Data[4]             ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -2.063     ; 5.251      ;
; -6.317 ; Controller:Controller|state.LDAA2  ; instructionRegister:IR|Data[2]             ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -1.922     ; 5.390      ;
; -6.316 ; Controller:Controller|state.STAA2  ; instructionRegister:IR|Data[3]             ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -2.063     ; 5.248      ;
; -6.313 ; Controller:Controller|state.LDAA_X ; indexReg:indexRegister|tempCount[9]        ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.059     ; 7.249      ;
; -6.313 ; Controller:Controller|state.LDAA_X ; instructionRegister:IR|Data[2]             ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -1.920     ; 5.388      ;
; -6.310 ; Controller:Controller|state.STAA2  ; PC:ProgramCounter|tempCount[3]             ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.069     ; 7.236      ;
; -6.310 ; Controller:Controller|state.LDAA_X ; PC:ProgramCounter|tempCount[12]            ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.067     ; 7.238      ;
; -6.308 ; Controller:Controller|state.STAA2  ; instructionRegister:IR|Data[6]             ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -1.922     ; 5.381      ;
; -6.308 ; Controller:Controller|state.STAA2  ; outputPort:OUT1|Data[5]                    ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.061     ; 7.242      ;
; -6.308 ; Controller:Controller|state.STAA2  ; PC:ProgramCounter|tempCount[11]            ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.069     ; 7.234      ;
; -6.307 ; Controller:Controller|state.STAA2  ; AR_L:AddressRegisterLow|tempAddress[6]     ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.061     ; 7.241      ;
; -6.307 ; Controller:Controller|state.STAA2  ; outputPort:OUT0|Data[6]                    ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.069     ; 7.233      ;
; -6.305 ; Controller:Controller|state.STAA2  ; AR_H:AddressRegisterHigh|tempAddress[6]    ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.061     ; 7.239      ;
; -6.304 ; Controller:Controller|state.STAA2  ; PC:ProgramCounter|tempCount[5]             ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.069     ; 7.230      ;
; -6.304 ; Controller:Controller|state.STAA2  ; PC:ProgramCounter|tempCount[13]            ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.069     ; 7.230      ;
; -6.301 ; Controller:Controller|state.LDAA2  ; dataRegister:D|Data[2]                     ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.067     ; 7.229      ;
; -6.300 ; Controller:Controller|state.LDAA_X ; outputPort:OUT0|Data[1]                    ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.068     ; 7.227      ;
; -6.299 ; Controller:Controller|state.LDAA2  ; outputPort:OUT0|Data[1]                    ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.070     ; 7.224      ;
; -6.293 ; Controller:Controller|state.LDAA2  ; PC:ProgramCounter|tempCount[9]             ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.069     ; 7.219      ;
; -6.293 ; Controller:Controller|state.LDAA_X ; accumulatorRegister:A|Data[1]~_Duplicate_1 ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.055     ; 7.233      ;
; -6.291 ; Controller:Controller|state.LDAA_X ; dataRegister:D|Data[4]                     ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.055     ; 7.231      ;
; -6.291 ; Controller:Controller|state.LDAA_X ; indexReg:indexRegister|tempCount[12]       ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.059     ; 7.227      ;
; -6.290 ; Controller:Controller|state.LDAA2  ; accumulatorRegister:A|Data[1]~_Duplicate_1 ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.057     ; 7.228      ;
; -6.289 ; Controller:Controller|state.STAA2  ; dataRegister:D|Data[6]                     ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.057     ; 7.227      ;
; -6.287 ; Controller:Controller|state.LDAA_X ; instructionRegister:IR|Data[4]             ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -2.061     ; 5.221      ;
; -6.286 ; Controller:Controller|state.STAA2  ; accumulatorRegister:A|Data[6]~_Duplicate_1 ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.057     ; 7.224      ;
; -6.284 ; Controller:Controller|state.LDAA_X ; dataRegister:D|Data[2]                     ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.065     ; 7.214      ;
; -6.282 ; Controller:Controller|state.STAA2  ; PC:ProgramCounter|tempCount[15]            ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.069     ; 7.208      ;
; -6.277 ; Controller:Controller|state.LDAA2  ; outputPort:OUT1|Data[4]                    ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.061     ; 7.211      ;
; -6.275 ; Controller:Controller|state.LDAA_X ; PC:ProgramCounter|tempCount[9]             ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.067     ; 7.203      ;
; -6.266 ; Controller:Controller|state.STAA2  ; accumulatorRegister:A|Data[3]              ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.183     ; 6.886      ;
; -6.254 ; Controller:Controller|state.STAA2  ; outputPort:OUT0|Data[5]                    ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.069     ; 7.180      ;
; -6.254 ; PC:ProgramCounter|tempCount[5]     ; instructionRegister:IR|Data[1]             ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -2.055     ; 5.194      ;
; -6.245 ; Controller:Controller|state.LDAA_X ; outputPort:OUT1|Data[4]                    ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.059     ; 7.181      ;
; -6.244 ; Controller:Controller|state.LDAA2  ; AR_L:AddressRegisterLow|tempAddress[4]     ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.061     ; 7.178      ;
; -6.240 ; Controller:Controller|state.STAA2  ; indexReg:indexRegister|tempCount[14]       ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.060     ; 7.175      ;
; -6.233 ; PC:ProgramCounter|tempCount[9]     ; instructionRegister:IR|Data[1]             ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -2.055     ; 5.173      ;
; -6.233 ; Controller:Controller|state.LDAA2  ; AR_H:AddressRegisterHigh|tempAddress[2]    ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.061     ; 7.167      ;
; -6.231 ; Controller:Controller|state.STAA2  ; PC:ProgramCounter|tempCount[2]             ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.069     ; 7.157      ;
; -6.231 ; Controller:Controller|state.STAA2  ; dataRegister:D|Data[3]                     ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.067     ; 7.159      ;
; -6.231 ; Controller:Controller|state.LDAA2  ; AR_H:AddressRegisterHigh|tempAddress[4]    ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.061     ; 7.165      ;
+--------+------------------------------------+--------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                                                                                                                                  ;
+--------+-----------------------------------------+-------------------------------------------------------------------------------------------------------------------+-----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                                                                                           ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-------------------------------------------------------------------------------------------------------------------+-----------------------+-------------+--------------+------------+------------+
; -5.436 ; Controller:Controller|state.STAA2       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.572     ; 5.882      ;
; -5.292 ; Controller:Controller|state.LDAA_X      ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.570     ; 5.740      ;
; -5.289 ; Controller:Controller|state.LDAA2       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.572     ; 5.735      ;
; -5.045 ; PC:ProgramCounter|tempCount[5]          ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.564     ; 5.499      ;
; -5.024 ; PC:ProgramCounter|tempCount[9]          ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.564     ; 5.478      ;
; -4.809 ; indexReg:indexRegister|tempCount[7]     ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.569     ; 5.258      ;
; -4.800 ; Controller:Controller|state.MULT2       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.571     ; 5.247      ;
; -4.754 ; PC:ProgramCounter|tempCount[13]         ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.564     ; 5.208      ;
; -4.734 ; indexReg:indexRegister|tempCount[2]     ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.570     ; 5.182      ;
; -4.724 ; indexReg:indexRegister|tempCount[6]     ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.570     ; 5.172      ;
; -4.709 ; Controller:Controller|state.LDXI0       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.569     ; 5.158      ;
; -4.708 ; Controller:Controller|state.RET0        ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.570     ; 5.156      ;
; -4.705 ; PC:ProgramCounter|tempCount[1]          ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.571     ; 5.152      ;
; -4.701 ; Controller:Controller|state.CALL1       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.572     ; 5.147      ;
; -4.692 ; PC:ProgramCounter|tempCount[3]          ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.564     ; 5.146      ;
; -4.680 ; PC:ProgramCounter|tempCount[7]          ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.563     ; 5.135      ;
; -4.664 ; PC:ProgramCounter|tempCount[2]          ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.564     ; 5.118      ;
; -4.656 ; indexReg:indexRegister|tempCount[8]     ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.572     ; 5.102      ;
; -4.641 ; Controller:Controller|state.ADCRD1      ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.570     ; 5.089      ;
; -4.623 ; AR_L:AddressRegisterLow|tempAddress[5]  ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.570     ; 5.071      ;
; -4.623 ; Controller:Controller|state.FETCH       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.568     ; 5.073      ;
; -4.614 ; indexReg:indexRegister|tempCount[1]     ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.570     ; 5.062      ;
; -4.607 ; Controller:Controller|state.ANDR_D1     ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.570     ; 5.055      ;
; -4.601 ; Controller:Controller|state.RORC1       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.570     ; 5.049      ;
; -4.600 ; indexReg:indexRegister|tempCount[9]     ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.573     ; 5.045      ;
; -4.596 ; PC:ProgramCounter|tempCount[10]         ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.564     ; 5.050      ;
; -4.586 ; Controller:Controller|state.LDAA1       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.572     ; 5.032      ;
; -4.562 ; Controller:Controller|state.DECA1       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.570     ; 5.010      ;
; -4.550 ; Controller:Controller|state.RET1        ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.570     ; 4.998      ;
; -4.540 ; indexReg:indexRegister|tempCount[10]    ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.573     ; 4.985      ;
; -4.502 ; Controller:Controller|state.LDAI        ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.570     ; 4.950      ;
; -4.491 ; AR_L:AddressRegisterLow|tempAddress[1]  ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.571     ; 4.938      ;
; -4.483 ; Controller:Controller|state.LDAD        ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.571     ; 4.930      ;
; -4.461 ; indexReg:indexRegister|tempCount[11]    ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.574     ; 4.905      ;
; -4.458 ; indexReg:indexRegister|tempCount[14]    ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.574     ; 4.902      ;
; -4.439 ; Controller:Controller|state.STAA1       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.572     ; 4.885      ;
; -4.433 ; AR_H:AddressRegisterHigh|tempAddress[1] ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.573     ; 4.878      ;
; -4.429 ; Controller:Controller|state.LDXI0       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_we_reg       ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.574     ; 4.873      ;
; -4.429 ; Controller:Controller|state.LDXI0       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_re_reg       ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.574     ; 4.873      ;
; -4.429 ; Controller:Controller|state.LDXI0       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.574     ; 4.873      ;
; -4.421 ; Controller:Controller|state.CALL1       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_we_reg       ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.577     ; 4.862      ;
; -4.421 ; Controller:Controller|state.CALL1       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_re_reg       ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.577     ; 4.862      ;
; -4.421 ; Controller:Controller|state.CALL1       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.577     ; 4.862      ;
; -4.407 ; indexReg:indexRegister|tempCount[12]    ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.573     ; 4.852      ;
; -4.398 ; SP_H:StackPointerH|tempAddress[0]       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.574     ; 4.842      ;
; -4.387 ; Controller:Controller|state.LDAA0       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.572     ; 4.833      ;
; -4.383 ; indexReg:indexRegister|tempCount[15]    ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.574     ; 4.827      ;
; -4.378 ; PC:ProgramCounter|tempCount[8]          ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.564     ; 4.832      ;
; -4.360 ; Controller:Controller|state.BRANCH3     ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.571     ; 4.807      ;
; -4.359 ; indexReg:indexRegister|tempCount[3]     ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.581     ; 4.796      ;
; -4.343 ; Controller:Controller|state.FETCH       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_we_reg       ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.573     ; 4.788      ;
; -4.343 ; Controller:Controller|state.FETCH       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_re_reg       ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.573     ; 4.788      ;
; -4.343 ; Controller:Controller|state.FETCH       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.573     ; 4.788      ;
; -4.342 ; PC:ProgramCounter|tempCount[12]         ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.564     ; 4.796      ;
; -4.340 ; Controller:Controller|state.BRANCH2     ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.571     ; 4.787      ;
; -4.340 ; Controller:Controller|state.BRANCH0     ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.568     ; 4.790      ;
; -4.330 ; Controller:Controller|state.STAA0       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.572     ; 4.776      ;
; -4.307 ; AR_L:AddressRegisterLow|tempAddress[2]  ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.573     ; 4.752      ;
; -4.306 ; Controller:Controller|state.LDAA1       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_we_reg       ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.577     ; 4.747      ;
; -4.306 ; Controller:Controller|state.LDAA1       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_re_reg       ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.577     ; 4.747      ;
; -4.306 ; Controller:Controller|state.LDAA1       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.577     ; 4.747      ;
; -4.290 ; AR_L:AddressRegisterLow|tempAddress[0]  ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.570     ; 4.738      ;
; -4.274 ; AR_L:AddressRegisterLow|tempAddress[6]  ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.573     ; 4.719      ;
; -4.272 ; AR_L:AddressRegisterLow|tempAddress[7]  ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.573     ; 4.717      ;
; -4.261 ; indexReg:indexRegister|tempCount[13]    ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.573     ; 4.706      ;
; -4.255 ; AR_H:AddressRegisterHigh|tempAddress[4] ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.573     ; 4.700      ;
; -4.241 ; PC:ProgramCounter|tempCount[6]          ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.571     ; 4.688      ;
; -4.226 ; AR_L:AddressRegisterLow|tempAddress[4]  ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.573     ; 4.671      ;
; -4.222 ; Controller:Controller|state.LDAI        ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_we_reg       ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.575     ; 4.665      ;
; -4.222 ; Controller:Controller|state.LDAI        ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_re_reg       ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.575     ; 4.665      ;
; -4.222 ; Controller:Controller|state.LDAI        ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.575     ; 4.665      ;
; -4.220 ; Controller:Controller|state.LDAA_X      ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_we_reg       ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.575     ; 4.663      ;
; -4.220 ; Controller:Controller|state.LDAA_X      ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_re_reg       ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.575     ; 4.663      ;
; -4.220 ; Controller:Controller|state.LDAA_X      ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.575     ; 4.663      ;
; -4.215 ; Controller:Controller|state.CALL0       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.572     ; 4.661      ;
; -4.174 ; AR_H:AddressRegisterHigh|tempAddress[0] ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_we_reg       ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.578     ; 4.614      ;
; -4.174 ; AR_H:AddressRegisterHigh|tempAddress[0] ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_re_reg       ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.578     ; 4.614      ;
; -4.174 ; AR_H:AddressRegisterHigh|tempAddress[0] ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.578     ; 4.614      ;
; -4.172 ; AR_H:AddressRegisterHigh|tempAddress[0] ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.573     ; 4.617      ;
; -4.167 ; dataRegister:D|Data[6]                  ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.577     ; 4.608      ;
; -4.159 ; Controller:Controller|state.STAA1       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_we_reg       ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.577     ; 4.600      ;
; -4.159 ; Controller:Controller|state.STAA1       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_re_reg       ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.577     ; 4.600      ;
; -4.159 ; Controller:Controller|state.STAA1       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.577     ; 4.600      ;
; -4.158 ; Controller:Controller|state.CALL4       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.572     ; 4.604      ;
; -4.153 ; AR_L:AddressRegisterLow|tempAddress[3]  ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.573     ; 4.598      ;
; -4.107 ; Controller:Controller|state.LDAA0       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_we_reg       ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.577     ; 4.548      ;
; -4.107 ; Controller:Controller|state.LDAA0       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_re_reg       ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.577     ; 4.548      ;
; -4.107 ; Controller:Controller|state.LDAA0       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.577     ; 4.548      ;
; -4.107 ; AR_H:AddressRegisterHigh|tempAddress[4] ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_we_reg       ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.578     ; 4.547      ;
; -4.107 ; AR_H:AddressRegisterHigh|tempAddress[4] ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_re_reg       ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.578     ; 4.547      ;
; -4.107 ; AR_H:AddressRegisterHigh|tempAddress[4] ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.578     ; 4.547      ;
; -4.101 ; AR_H:AddressRegisterHigh|tempAddress[6] ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.573     ; 4.546      ;
; -4.101 ; indexReg:indexRegister|tempCount[4]     ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.581     ; 4.538      ;
; -4.100 ; AR_H:AddressRegisterHigh|tempAddress[3] ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_we_reg       ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.578     ; 4.540      ;
; -4.100 ; AR_H:AddressRegisterHigh|tempAddress[3] ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_re_reg       ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.578     ; 4.540      ;
; -4.100 ; AR_H:AddressRegisterHigh|tempAddress[3] ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.578     ; 4.540      ;
; -4.098 ; AR_H:AddressRegisterHigh|tempAddress[3] ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.573     ; 4.543      ;
; -4.097 ; AR_H:AddressRegisterHigh|tempAddress[2] ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.573     ; 4.542      ;
; -4.068 ; PC:ProgramCounter|tempCount[14]         ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.564     ; 4.522      ;
; -4.067 ; Controller:Controller|state.LDXI1       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.569     ; 4.516      ;
+--------+-----------------------------------------+-------------------------------------------------------------------------------------------------------------------+-----------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Controller:Controller|state.DECODE'                                                                                                                                                       ;
+--------+------------------------------------------+--------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                          ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+--------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -1.915 ; Controller:Controller|state.LDAA1        ; Controller:Controller|nextState.LDAA2_977        ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.295      ; 1.972      ;
; -1.912 ; Controller:Controller|state.STAA2        ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.377      ; 2.424      ;
; -1.851 ; Controller:Controller|state.BRANCH3      ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.378      ; 2.364      ;
; -1.837 ; Controller:Controller|state.RET1         ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.379      ; 2.351      ;
; -1.828 ; instructionRegister:IR|Data[1]           ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 2.373      ; 4.336      ;
; -1.818 ; Controller:Controller|state.LDAA_X       ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.379      ; 2.332      ;
; -1.744 ; Controller:Controller|state.LDAD         ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.378      ; 2.257      ;
; -1.736 ; Controller:Controller|state.LDAI         ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.379      ; 2.250      ;
; -1.727 ; Controller:Controller|state.LDAA2        ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.377      ; 2.239      ;
; -1.713 ; Controller:Controller|state.LDXI1        ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.380      ; 2.228      ;
; -1.711 ; Controller:Controller|state.CALL5        ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.377      ; 2.223      ;
; -1.619 ; Controller:Controller|state.MULT1        ; Controller:Controller|nextState.MULT2_775        ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.265      ; 2.127      ;
; -1.610 ; Controller:Controller|state.LOADFLAGS_SZ ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.379      ; 2.124      ;
; -1.598 ; Controller:Controller|state.MULT2        ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.378      ; 2.111      ;
; -1.580 ; Controller:Controller|state.PCINC1       ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.381      ; 2.096      ;
; -1.570 ; Controller:Controller|state.ADCRD0       ; Controller:Controller|nextState.ADCRD1_901       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.415      ; 2.112      ;
; -1.565 ; Controller:Controller|state.INITIALIZE   ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.380      ; 2.080      ;
; -1.560 ; Controller:Controller|state.BRANCH2      ; Controller:Controller|nextState.BRANCH3_919      ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.268      ; 2.069      ;
; -1.546 ; Controller:Controller|state.DECA0        ; Controller:Controller|nextState.DECA1_836        ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.276      ; 2.067      ;
; -1.535 ; Controller:Controller|state.RET0         ; Controller:Controller|nextState.RET1_695         ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.416      ; 2.086      ;
; -1.533 ; Controller:Controller|state.ADCRD1       ; Controller:Controller|nextState.LOADFLAGS_SZ_659 ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.276      ; 2.212      ;
; -1.531 ; Controller:Controller|state.FETCH        ; Controller:Controller|nextState.DECODE_1013      ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.394      ; 1.921      ;
; -1.529 ; instructionRegister:IR|Data[3]           ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 2.373      ; 4.037      ;
; -1.528 ; Controller:Controller|state.BRANCH1      ; Controller:Controller|nextState.BRANCH2_930      ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.271      ; 2.045      ;
; -1.528 ; Controller:Controller|state.MULT0        ; Controller:Controller|nextState.MULT1_786        ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.393      ; 2.055      ;
; -1.500 ; Controller:Controller|state.ANDR_D0      ; Controller:Controller|nextState.ANDR_D1_959      ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.277      ; 2.023      ;
; -1.500 ; Controller:Controller|state.LDXI0        ; Controller:Controller|nextState.LDXI1_818        ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.226      ; 1.969      ;
; -1.499 ; Controller:Controller|state.ANDR_D1      ; Controller:Controller|nextState.LOADFLAGS_SZ_659 ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.276      ; 2.178      ;
; -1.493 ; Controller:Controller|state.RORC1        ; Controller:Controller|nextState.LOADFLAGS_SZ_659 ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.276      ; 2.172      ;
; -1.490 ; Controller:Controller|state.CALL2        ; Controller:Controller|nextState.CALL3_735        ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.295      ; 2.028      ;
; -1.487 ; Controller:Controller|state.CALL0        ; Controller:Controller|nextState.CALL1_757        ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.295      ; 2.025      ;
; -1.480 ; Controller:Controller|state.RORC0        ; Controller:Controller|nextState.RORC1_854        ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.277      ; 2.003      ;
; -1.467 ; Controller:Controller|state.STAA0        ; Controller:Controller|nextState.STAA1_883        ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.297      ; 2.005      ;
; -1.454 ; Controller:Controller|state.STAA1        ; Controller:Controller|nextState.STAA2_872        ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.299      ; 1.999      ;
; -1.454 ; Controller:Controller|state.DECA1        ; Controller:Controller|nextState.LOADFLAGS_SZ_659 ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.276      ; 2.133      ;
; -1.447 ; Controller:Controller|state.PCINC0       ; Controller:Controller|nextState.PCINC1_670       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.379      ; 1.955      ;
; -1.436 ; instructionRegister:IR|Data[6]           ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 2.227      ; 3.798      ;
; -1.405 ; Controller:Controller|state.BRANCH0      ; Controller:Controller|nextState.BRANCH1_941      ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.380      ; 1.914      ;
; -1.377 ; Controller:Controller|state.LDAA0        ; Controller:Controller|nextState.LDAA1_988        ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.297      ; 1.920      ;
; -1.352 ; Controller:Controller|state.CALL4        ; Controller:Controller|nextState.CALL5_713        ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.299      ; 1.897      ;
; -1.327 ; Controller:Controller|state.CALL3        ; Controller:Controller|nextState.CALL4_724        ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.297      ; 2.026      ;
; -1.294 ; Controller:Controller|state.CALL1        ; Controller:Controller|nextState.CALL2_746        ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.296      ; 1.835      ;
; -1.265 ; instructionRegister:IR|Data[2]           ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 2.227      ; 3.627      ;
; -0.115 ; Controller:Controller|state.DECODE       ; Controller:Controller|nextState.FETCH_1024       ; Controller:Controller|state.DECODE ; Controller:Controller|state.DECODE ; 0.500        ; 3.604      ; 3.553      ;
; -0.046 ; instructionRegister:IR|Data[0]           ; Controller:Controller|nextState.FETCH_1024       ; instructionRegister:IR|Data[0]     ; Controller:Controller|state.DECODE ; 0.500        ; 3.604      ; 3.484      ;
; 0.432  ; Controller:Controller|state.DECODE       ; Controller:Controller|nextState.FETCH_1024       ; Controller:Controller|state.DECODE ; Controller:Controller|state.DECODE ; 1.000        ; 3.604      ; 3.506      ;
; 0.508  ; instructionRegister:IR|Data[0]           ; Controller:Controller|nextState.FETCH_1024       ; instructionRegister:IR|Data[0]     ; Controller:Controller|state.DECODE ; 1.000        ; 3.604      ; 3.430      ;
+--------+------------------------------------------+--------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'instructionRegister:IR|Data[0]'                                                                                                                                                   ;
+--------+------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                          ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -1.338 ; instructionRegister:IR|Data[3]           ; Controller:Controller|nextState.LDAA_X_807       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 3.920      ; 3.684      ;
; -1.316 ; instructionRegister:IR|Data[6]           ; Controller:Controller|nextState.LDAA_X_807       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 3.774      ; 3.516      ;
; -1.075 ; instructionRegister:IR|Data[2]           ; Controller:Controller|nextState.LDAA_X_807       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 3.774      ; 3.275      ;
; -1.046 ; instructionRegister:IR|Data[3]           ; Controller:Controller|nextState.LDAA_X_807       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 1.000        ; 3.712      ; 3.684      ;
; -1.042 ; instructionRegister:IR|Data[1]           ; Controller:Controller|nextState.LDAA_X_807       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 3.920      ; 3.388      ;
; -1.024 ; instructionRegister:IR|Data[6]           ; Controller:Controller|nextState.LDAA_X_807       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 1.000        ; 3.566      ; 3.516      ;
; -0.930 ; instructionRegister:IR|Data[0]           ; Controller:Controller|nextState.LDAA_X_807       ; instructionRegister:IR|Data[0] ; instructionRegister:IR|Data[0] ; 0.500        ; 4.943      ; 4.498      ;
; -0.783 ; instructionRegister:IR|Data[2]           ; Controller:Controller|nextState.LDAA_X_807       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 1.000        ; 3.566      ; 3.275      ;
; -0.750 ; instructionRegister:IR|Data[1]           ; Controller:Controller|nextState.LDAA_X_807       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 1.000        ; 3.712      ; 3.388      ;
; -0.675 ; instructionRegister:IR|Data[0]           ; Controller:Controller|nextState.LDAA_X_807       ; instructionRegister:IR|Data[0] ; instructionRegister:IR|Data[0] ; 0.500        ; 5.151      ; 4.451      ;
; -0.383 ; instructionRegister:IR|Data[0]           ; Controller:Controller|nextState.LDAA_X_807       ; instructionRegister:IR|Data[0] ; instructionRegister:IR|Data[0] ; 1.000        ; 4.943      ; 4.451      ;
; -0.362 ; instructionRegister:IR|Data[5]           ; Controller:Controller|nextState.MULT0_793        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 3.774      ; 3.881      ;
; -0.284 ; Controller:Controller|state.LDAA1        ; Controller:Controller|nextState.LDAA2_977        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.426      ; 1.972      ;
; -0.281 ; Controller:Controller|state.STAA2        ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.508      ; 2.424      ;
; -0.222 ; instructionRegister:IR|Data[0]           ; Controller:Controller|nextState.LDAA_X_807       ; instructionRegister:IR|Data[0] ; instructionRegister:IR|Data[0] ; 1.000        ; 5.151      ; 4.498      ;
; -0.220 ; Controller:Controller|state.BRANCH3      ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.509      ; 2.364      ;
; -0.206 ; Controller:Controller|state.RET1         ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.510      ; 2.351      ;
; -0.197 ; instructionRegister:IR|Data[1]           ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 4.504      ; 4.336      ;
; -0.187 ; Controller:Controller|state.LDAA_X       ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.510      ; 2.332      ;
; -0.182 ; instructionRegister:IR|Data[3]           ; Controller:Controller|nextState.MULT0_793        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 3.920      ; 3.847      ;
; -0.155 ; instructionRegister:IR|Data[1]           ; Controller:Controller|nextState.MULT0_793        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 3.920      ; 3.820      ;
; -0.113 ; Controller:Controller|state.LDAD         ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.509      ; 2.257      ;
; -0.105 ; Controller:Controller|state.LDAI         ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.510      ; 2.250      ;
; -0.096 ; Controller:Controller|state.LDAA2        ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.508      ; 2.239      ;
; -0.082 ; Controller:Controller|state.LDXI1        ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.511      ; 2.228      ;
; -0.080 ; Controller:Controller|state.CALL5        ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.508      ; 2.223      ;
; -0.070 ; instructionRegister:IR|Data[5]           ; Controller:Controller|nextState.MULT0_793        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 1.000        ; 3.566      ; 3.881      ;
; -0.010 ; statusRegister:Flags|Z                   ; Controller:Controller|nextState.BRANCH0_948      ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.080      ; 1.716      ;
; -0.003 ; instructionRegister:IR|Data[1]           ; Controller:Controller|nextState.ANDR_D0_966      ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 3.946      ; 3.692      ;
; 0.008  ; Controller:Controller|state.LDAA1        ; Controller:Controller|nextState.LDAA2_977        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 1.000        ; 2.218      ; 1.972      ;
; 0.011  ; Controller:Controller|state.STAA2        ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 1.000        ; 2.300      ; 2.424      ;
; 0.012  ; Controller:Controller|state.MULT1        ; Controller:Controller|nextState.MULT2_775        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.396      ; 2.127      ;
; 0.015  ; instructionRegister:IR|Data[2]           ; Controller:Controller|nextState.CALL0_764        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 3.783      ; 3.537      ;
; 0.021  ; Controller:Controller|state.LOADFLAGS_SZ ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.510      ; 2.124      ;
; 0.023  ; instructionRegister:IR|Data[4]           ; Controller:Controller|nextState.LDAD_800         ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 3.919      ; 3.639      ;
; 0.032  ; instructionRegister:IR|Data[4]           ; Controller:Controller|nextState.LDXI0_825        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 3.909      ; 3.616      ;
; 0.033  ; Controller:Controller|state.MULT2        ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.509      ; 2.111      ;
; 0.048  ; instructionRegister:IR|Data[4]           ; Controller:Controller|nextState.DECA0_843        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 3.946      ; 3.641      ;
; 0.048  ; statusRegister:Flags|S                   ; Controller:Controller|nextState.PCINC0_677       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.084      ; 1.664      ;
; 0.048  ; statusRegister:Flags|S                   ; Controller:Controller|nextState.BRANCH0_948      ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.080      ; 1.658      ;
; 0.051  ; Controller:Controller|state.PCINC1       ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.512      ; 2.096      ;
; 0.053  ; instructionRegister:IR|Data[3]           ; Controller:Controller|nextState.CALL0_764        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 3.929      ; 3.645      ;
; 0.061  ; Controller:Controller|state.ADCRD0       ; Controller:Controller|nextState.ADCRD1_901       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.546      ; 2.112      ;
; 0.066  ; Controller:Controller|state.INITIALIZE   ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.511      ; 2.080      ;
; 0.069  ; instructionRegister:IR|Data[1]           ; Controller:Controller|nextState.DECA0_843        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 3.946      ; 3.620      ;
; 0.071  ; Controller:Controller|state.BRANCH2      ; Controller:Controller|nextState.BRANCH3_919      ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.399      ; 2.069      ;
; 0.072  ; Controller:Controller|state.BRANCH3      ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 1.000        ; 2.301      ; 2.364      ;
; 0.079  ; instructionRegister:IR|Data[3]           ; Controller:Controller|nextState.BRANCH0_948      ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 4.072      ; 3.619      ;
; 0.085  ; Controller:Controller|state.DECA0        ; Controller:Controller|nextState.DECA1_836        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.407      ; 2.067      ;
; 0.086  ; Controller:Controller|state.RET1         ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 1.000        ; 2.302      ; 2.351      ;
; 0.093  ; instructionRegister:IR|Data[2]           ; Controller:Controller|nextState.LDXI0_825        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 3.763      ; 3.409      ;
; 0.095  ; instructionRegister:IR|Data[1]           ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 1.000        ; 4.296      ; 4.336      ;
; 0.096  ; Controller:Controller|state.RET0         ; Controller:Controller|nextState.RET1_695         ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.547      ; 2.086      ;
; 0.098  ; Controller:Controller|state.ADCRD1       ; Controller:Controller|nextState.LOADFLAGS_SZ_659 ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.407      ; 2.212      ;
; 0.100  ; Controller:Controller|state.FETCH        ; Controller:Controller|nextState.DECODE_1013      ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.525      ; 1.921      ;
; 0.102  ; instructionRegister:IR|Data[3]           ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 4.504      ; 4.037      ;
; 0.103  ; Controller:Controller|state.BRANCH1      ; Controller:Controller|nextState.BRANCH2_930      ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.402      ; 2.045      ;
; 0.103  ; Controller:Controller|state.MULT0        ; Controller:Controller|nextState.MULT1_786        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.524      ; 2.055      ;
; 0.105  ; Controller:Controller|state.LDAA_X       ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 1.000        ; 2.302      ; 2.332      ;
; 0.110  ; instructionRegister:IR|Data[3]           ; Controller:Controller|nextState.MULT0_793        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 1.000        ; 3.712      ; 3.847      ;
; 0.112  ; instructionRegister:IR|Data[2]           ; Controller:Controller|nextState.MULT0_793        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 3.774      ; 3.407      ;
; 0.113  ; instructionRegister:IR|Data[6]           ; Controller:Controller|nextState.CALL0_764        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 3.783      ; 3.439      ;
; 0.122  ; instructionRegister:IR|Data[4]           ; Controller:Controller|nextState.LDAI_1002        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 3.919      ; 3.544      ;
; 0.131  ; Controller:Controller|state.ANDR_D0      ; Controller:Controller|nextState.ANDR_D1_959      ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.408      ; 2.023      ;
; 0.131  ; Controller:Controller|state.LDXI0        ; Controller:Controller|nextState.LDXI1_818        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.357      ; 1.969      ;
; 0.132  ; Controller:Controller|state.ANDR_D1      ; Controller:Controller|nextState.LOADFLAGS_SZ_659 ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.407      ; 2.178      ;
; 0.137  ; instructionRegister:IR|Data[1]           ; Controller:Controller|nextState.MULT0_793        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 1.000        ; 3.712      ; 3.820      ;
; 0.138  ; Controller:Controller|state.RORC1        ; Controller:Controller|nextState.LOADFLAGS_SZ_659 ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.407      ; 2.172      ;
; 0.141  ; Controller:Controller|state.CALL2        ; Controller:Controller|nextState.CALL3_735        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.426      ; 2.028      ;
; 0.144  ; Controller:Controller|state.CALL0        ; Controller:Controller|nextState.CALL1_757        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.426      ; 2.025      ;
; 0.151  ; Controller:Controller|state.RORC0        ; Controller:Controller|nextState.RORC1_854        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.408      ; 2.003      ;
; 0.152  ; instructionRegister:IR|Data[2]           ; Controller:Controller|nextState.LDAA0_995        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 3.783      ; 3.376      ;
; 0.152  ; instructionRegister:IR|Data[5]           ; Controller:Controller|nextState.ANDR_D0_966      ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 3.800      ; 3.391      ;
; 0.158  ; statusRegister:Flags|C                   ; Controller:Controller|nextState.BRANCH0_948      ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.080      ; 1.548      ;
; 0.159  ; instructionRegister:IR|Data[4]           ; Controller:Controller|nextState.RET0_702         ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 3.947      ; 3.690      ;
; 0.164  ; Controller:Controller|state.STAA0        ; Controller:Controller|nextState.STAA1_883        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.428      ; 2.005      ;
; 0.172  ; instructionRegister:IR|Data[1]           ; Controller:Controller|nextState.LDAI_1002        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 3.919      ; 3.494      ;
; 0.173  ; instructionRegister:IR|Data[4]           ; Controller:Controller|nextState.RORC0_861        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 3.947      ; 3.677      ;
; 0.173  ; statusRegister:Flags|Z                   ; Controller:Controller|nextState.PCINC0_677       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.084      ; 1.539      ;
; 0.177  ; Controller:Controller|state.STAA1        ; Controller:Controller|nextState.STAA2_872        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.430      ; 1.999      ;
; 0.177  ; Controller:Controller|state.DECA1        ; Controller:Controller|nextState.LOADFLAGS_SZ_659 ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.407      ; 2.133      ;
; 0.179  ; Controller:Controller|state.LDAD         ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 1.000        ; 2.301      ; 2.257      ;
; 0.183  ; instructionRegister:IR|Data[1]           ; Controller:Controller|nextState.LDAD_800         ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 3.919      ; 3.479      ;
; 0.184  ; Controller:Controller|state.PCINC0       ; Controller:Controller|nextState.PCINC1_670       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.510      ; 1.955      ;
; 0.186  ; statusRegister:Flags|C                   ; Controller:Controller|nextState.PCINC0_677       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.084      ; 1.526      ;
; 0.187  ; Controller:Controller|state.LDAI         ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 1.000        ; 2.302      ; 2.250      ;
; 0.190  ; instructionRegister:IR|Data[3]           ; Controller:Controller|nextState.PCINC0_677       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 4.076      ; 3.514      ;
; 0.194  ; instructionRegister:IR|Data[7]           ; Controller:Controller|nextState.BRANCH0_948      ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 4.168      ; 3.600      ;
; 0.195  ; instructionRegister:IR|Data[6]           ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 4.358      ; 3.798      ;
; 0.196  ; Controller:Controller|state.LDAA2        ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 1.000        ; 2.300      ; 2.239      ;
; 0.198  ; instructionRegister:IR|Data[3]           ; Controller:Controller|nextState.LDAI_1002        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 3.919      ; 3.468      ;
; 0.209  ; instructionRegister:IR|Data[3]           ; Controller:Controller|nextState.DECA0_843        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 3.946      ; 3.480      ;
; 0.210  ; Controller:Controller|state.LDXI1        ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 1.000        ; 2.303      ; 2.228      ;
; 0.211  ; instructionRegister:IR|Data[3]           ; Controller:Controller|nextState.LDAA0_995        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 3.929      ; 3.463      ;
; 0.212  ; Controller:Controller|state.CALL5        ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 1.000        ; 2.300      ; 2.223      ;
; 0.226  ; Controller:Controller|state.BRANCH0      ; Controller:Controller|nextState.BRANCH1_941      ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.511      ; 1.914      ;
; 0.234  ; instructionRegister:IR|Data[7]           ; Controller:Controller|nextState.PCINC0_677       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 4.172      ; 3.566      ;
; 0.244  ; instructionRegister:IR|Data[2]           ; Controller:Controller|nextState.ANDR_D0_966      ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 3.800      ; 3.299      ;
; 0.244  ; instructionRegister:IR|Data[6]           ; Controller:Controller|nextState.BRANCH0_948      ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 3.926      ; 3.308      ;
; 0.254  ; Controller:Controller|state.LDAA0        ; Controller:Controller|nextState.LDAA1_988        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.428      ; 1.920      ;
+--------+------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'instructionRegister:IR|Data[0]'                                                                                                                                              ;
+--------+-------------------------------------+---------------------------------------------+------------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                                     ; Launch Clock                       ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+---------------------------------------------+------------------------------------+--------------------------------+--------------+------------+------------+
; -3.990 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.FETCH_1024  ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; 0.000        ; 7.063      ; 3.272      ;
; -3.865 ; Controller:Controller|state.DECODE  ; Controller:Controller|nextState.FETCH_1024  ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 7.063      ; 3.417      ;
; -3.667 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.DECA0_843   ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; 0.000        ; 6.482      ; 3.014      ;
; -3.561 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.ADCRD0_908  ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; 0.000        ; 6.484      ; 3.122      ;
; -3.542 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.FETCH_1024  ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; -0.500       ; 7.063      ; 3.240      ;
; -3.538 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.LDAD_800    ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; 0.000        ; 6.455      ; 3.116      ;
; -3.514 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.ANDR_D0_966 ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; 0.000        ; 6.482      ; 3.167      ;
; -3.408 ; Controller:Controller|state.DECODE  ; Controller:Controller|nextState.FETCH_1024  ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 7.063      ; 3.374      ;
; -3.392 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.MULT0_793   ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; 0.000        ; 6.456      ; 3.263      ;
; -3.280 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.PCINC0_677  ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; 0.000        ; 6.617      ; 3.536      ;
; -3.249 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.FETCH_1024  ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; 0.000        ; 6.290      ; 3.240      ;
; -3.235 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.DECA0_843   ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; -0.500       ; 6.482      ; 2.966      ;
; -3.191 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.ADCRD0_908  ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; -0.500       ; 6.484      ; 3.012      ;
; -3.160 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.LDAD_800    ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; -0.500       ; 6.455      ; 3.014      ;
; -3.135 ; Controller:Controller|state.DECODE  ; Controller:Controller|nextState.FETCH_1024  ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 6.290      ; 3.374      ;
; -3.134 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.ANDR_D0_966 ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; -0.500       ; 6.482      ; 3.067      ;
; -3.128 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.BRANCH0_948 ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; 0.000        ; 6.614      ; 3.685      ;
; -3.023 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.RET0_702    ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; 0.000        ; 6.484      ; 3.660      ;
; -3.021 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.RORC0_861   ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; 0.000        ; 6.484      ; 3.662      ;
; -3.005 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.MULT0_793   ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; -0.500       ; 6.456      ; 3.170      ;
; -2.989 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.LDXI0_825   ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; 0.000        ; 6.444      ; 3.654      ;
; -2.942 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.DECA0_843   ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; 0.000        ; 5.709      ; 2.966      ;
; -2.898 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.ADCRD0_908  ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; 0.000        ; 5.711      ; 3.012      ;
; -2.895 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.PCINC0_677  ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; -0.500       ; 6.617      ; 3.441      ;
; -2.867 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.LDAD_800    ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; 0.000        ; 5.682      ; 3.014      ;
; -2.841 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.ANDR_D0_966 ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; 0.000        ; 5.709      ; 3.067      ;
; -2.742 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.BRANCH0_948 ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; -0.500       ; 6.614      ; 3.591      ;
; -2.737 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.FETCH_1024  ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; -0.500       ; 6.290      ; 3.272      ;
; -2.712 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.MULT0_793   ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; 0.000        ; 5.683      ; 3.170      ;
; -2.602 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.PCINC0_677  ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; 0.000        ; 5.844      ; 3.441      ;
; -2.592 ; Controller:Controller|state.DECODE  ; Controller:Controller|nextState.FETCH_1024  ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 6.290      ; 3.417      ;
; -2.564 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.LDXI0_825   ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; -0.500       ; 6.444      ; 3.599      ;
; -2.537 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.RET0_702    ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; -0.500       ; 6.484      ; 3.666      ;
; -2.526 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.RORC0_861   ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; -0.500       ; 6.484      ; 3.677      ;
; -2.515 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.LDAA0_995   ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; 0.000        ; 6.466      ; 4.150      ;
; -2.449 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.BRANCH0_948 ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; 0.000        ; 5.841      ; 3.591      ;
; -2.414 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.DECA0_843   ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; -0.500       ; 5.709      ; 3.014      ;
; -2.364 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.CALL0_764   ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; 0.000        ; 6.465      ; 4.300      ;
; -2.330 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.LDAA_X_807  ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; 0.000        ; 6.456      ; 4.325      ;
; -2.308 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.ADCRD0_908  ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; -0.500       ; 5.711      ; 3.122      ;
; -2.285 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.LDAD_800    ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; -0.500       ; 5.682      ; 3.116      ;
; -2.271 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.LDXI0_825   ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; 0.000        ; 5.671      ; 3.599      ;
; -2.261 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.ANDR_D0_966 ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; -0.500       ; 5.709      ; 3.167      ;
; -2.244 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.RET0_702    ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; 0.000        ; 5.711      ; 3.666      ;
; -2.233 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.RORC0_861   ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; 0.000        ; 5.711      ; 3.677      ;
; -2.210 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.LDAI_1002   ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; 0.000        ; 6.455      ; 4.444      ;
; -2.198 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.STAA0_890   ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; 0.000        ; 6.467      ; 4.468      ;
; -2.139 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.MULT0_793   ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; -0.500       ; 5.683      ; 3.263      ;
; -2.117 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.LDAA0_995   ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; -0.500       ; 6.466      ; 4.068      ;
; -2.060 ; instructionRegister:IR|Data[2]      ; Controller:Controller|nextState.BRANCH0_948 ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; -0.500       ; 5.309      ; 2.769      ;
; -2.036 ; instructionRegister:IR|Data[2]      ; Controller:Controller|nextState.PCINC0_677  ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; -0.500       ; 5.312      ; 2.796      ;
; -2.027 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.PCINC0_677  ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; -0.500       ; 5.844      ; 3.536      ;
; -1.943 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.CALL0_764   ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; -0.500       ; 6.465      ; 4.241      ;
; -1.942 ; instructionRegister:IR|Data[2]      ; Controller:Controller|nextState.FETCH_1024  ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; -0.500       ; 5.758      ; 3.336      ;
; -1.894 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.LDAA_X_807  ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; -0.500       ; 6.456      ; 4.281      ;
; -1.875 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.BRANCH0_948 ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; -0.500       ; 5.841      ; 3.685      ;
; -1.872 ; instructionRegister:IR|Data[5]      ; Controller:Controller|nextState.PCINC0_677  ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; -0.500       ; 5.312      ; 2.960      ;
; -1.857 ; instructionRegister:IR|Data[5]      ; Controller:Controller|nextState.BRANCH0_948 ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; -0.500       ; 5.309      ; 2.972      ;
; -1.856 ; instructionRegister:IR|Data[1]      ; Controller:Controller|nextState.PCINC0_677  ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; -0.500       ; 5.453      ; 3.117      ;
; -1.855 ; instructionRegister:IR|Data[1]      ; Controller:Controller|nextState.BRANCH0_948 ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; -0.500       ; 5.450      ; 3.115      ;
; -1.824 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.LDAA0_995   ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; 0.000        ; 5.693      ; 4.068      ;
; -1.797 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.LDAI_1002   ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; -0.500       ; 6.455      ; 4.377      ;
; -1.790 ; instructionRegister:IR|Data[6]      ; Controller:Controller|nextState.PCINC0_677  ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; -0.500       ; 5.312      ; 3.042      ;
; -1.787 ; instructionRegister:IR|Data[2]      ; Controller:Controller|nextState.BRANCH0_948 ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; 0.000        ; 4.536      ; 2.769      ;
; -1.771 ; instructionRegister:IR|Data[7]      ; Controller:Controller|nextState.PCINC0_677  ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; -0.500       ; 5.545      ; 3.294      ;
; -1.770 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.RET0_702    ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; -0.500       ; 5.711      ; 3.660      ;
; -1.770 ; instructionRegister:IR|Data[1]      ; Controller:Controller|nextState.LDAA0_995   ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; -0.500       ; 5.302      ; 3.052      ;
; -1.768 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.RORC0_861   ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; -0.500       ; 5.711      ; 3.662      ;
; -1.763 ; instructionRegister:IR|Data[2]      ; Controller:Controller|nextState.PCINC0_677  ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; 0.000        ; 4.539      ; 2.796      ;
; -1.763 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.STAA0_890   ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; -0.500       ; 6.467      ; 4.423      ;
; -1.744 ; instructionRegister:IR|Data[1]      ; Controller:Controller|nextState.STAA0_890   ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; -0.500       ; 5.303      ; 3.079      ;
; -1.744 ; instructionRegister:IR|Data[6]      ; Controller:Controller|nextState.BRANCH0_948 ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; -0.500       ; 5.309      ; 3.085      ;
; -1.736 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.LDXI0_825   ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; -0.500       ; 5.671      ; 3.654      ;
; -1.730 ; statusRegister:Flags|C              ; Controller:Controller|nextState.BRANCH0_948 ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; -0.500       ; 3.538      ; 1.328      ;
; -1.728 ; instructionRegister:IR|Data[1]      ; Controller:Controller|nextState.LDXI0_825   ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; -0.500       ; 5.280      ; 3.072      ;
; -1.727 ; instructionRegister:IR|Data[2]      ; Controller:Controller|nextState.DECA0_843   ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; -0.500       ; 5.177      ; 2.970      ;
; -1.725 ; statusRegister:Flags|C              ; Controller:Controller|nextState.PCINC0_677  ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; -0.500       ; 3.541      ; 1.336      ;
; -1.720 ; Controller:Controller|state.BRANCH0 ; Controller:Controller|nextState.BRANCH1_941 ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; -0.500       ; 3.986      ; 1.786      ;
; -1.714 ; Controller:Controller|state.FETCH   ; Controller:Controller|nextState.DECODE_1013 ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; -0.500       ; 4.001      ; 1.807      ;
; -1.703 ; Controller:Controller|state.CALL1   ; Controller:Controller|nextState.CALL2_746   ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; -0.500       ; 3.899      ; 1.716      ;
; -1.696 ; instructionRegister:IR|Data[6]      ; Controller:Controller|nextState.FETCH_1024  ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; -0.500       ; 5.758      ; 3.582      ;
; -1.677 ; Controller:Controller|state.PCINC0  ; Controller:Controller|nextState.PCINC1_670  ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; -0.500       ; 3.985      ; 1.828      ;
; -1.669 ; instructionRegister:IR|Data[2]      ; Controller:Controller|nextState.FETCH_1024  ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; 0.000        ; 4.985      ; 3.336      ;
; -1.667 ; instructionRegister:IR|Data[7]      ; Controller:Controller|nextState.BRANCH0_948 ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; -0.500       ; 5.542      ; 3.395      ;
; -1.664 ; instructionRegister:IR|Data[1]      ; Controller:Controller|nextState.RORC0_861   ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; -0.500       ; 5.320      ; 3.176      ;
; -1.660 ; instructionRegister:IR|Data[4]      ; Controller:Controller|nextState.ANDR_D0_966 ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; -0.500       ; 5.318      ; 3.178      ;
; -1.658 ; instructionRegister:IR|Data[1]      ; Controller:Controller|nextState.RET0_702    ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; -0.500       ; 5.320      ; 3.182      ;
; -1.657 ; Controller:Controller|state.CALL4   ; Controller:Controller|nextState.CALL5_713   ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; -0.500       ; 3.902      ; 1.765      ;
; -1.650 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.CALL0_764   ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; 0.000        ; 5.692      ; 4.241      ;
; -1.647 ; instructionRegister:IR|Data[3]      ; Controller:Controller|nextState.LDAA0_995   ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; -0.500       ; 5.302      ; 3.175      ;
; -1.646 ; Controller:Controller|state.LDAA0   ; Controller:Controller|nextState.LDAA1_988   ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; -0.500       ; 3.900      ; 1.774      ;
; -1.644 ; statusRegister:Flags|Z              ; Controller:Controller|nextState.PCINC0_677  ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; -0.500       ; 3.541      ; 1.417      ;
; -1.631 ; instructionRegister:IR|Data[3]      ; Controller:Controller|nextState.RET0_702    ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; -0.500       ; 5.320      ; 3.209      ;
; -1.630 ; instructionRegister:IR|Data[7]      ; Controller:Controller|nextState.LDAD_800    ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; -0.500       ; 5.383      ; 3.273      ;
; -1.621 ; instructionRegister:IR|Data[2]      ; Controller:Controller|nextState.ADCRD0_908  ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; -0.500       ; 5.179      ; 3.078      ;
; -1.620 ; Controller:Controller|state.MULT0   ; Controller:Controller|nextState.MULT1_786   ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; -0.500       ; 4.000      ; 1.900      ;
; -1.620 ; instructionRegister:IR|Data[3]      ; Controller:Controller|nextState.RORC0_861   ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; -0.500       ; 5.320      ; 3.220      ;
; -1.610 ; instructionRegister:IR|Data[3]      ; Controller:Controller|nextState.PCINC0_677  ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; -0.500       ; 5.453      ; 3.363      ;
; -1.609 ; instructionRegister:IR|Data[2]      ; Controller:Controller|nextState.LDAI_1002   ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; -0.500       ; 5.150      ; 3.061      ;
; -1.601 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.LDAA_X_807  ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; 0.000        ; 5.683      ; 4.281      ;
+--------+-------------------------------------+---------------------------------------------+------------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'slowCLK:slowCLK|onoff'                                                                                                                                                          ;
+--------+--------------------------------------------------+--------------------------------------------+------------------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                    ; Launch Clock                       ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+--------------------------------------------+------------------------------------+-----------------------+--------------+------------+------------+
; -1.235 ; Controller:Controller|state.DECODE               ; dataRegister:D|Data[0]                     ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 3.232      ; 2.373      ;
; -0.594 ; instructionRegister:IR|Data[0]                   ; dataRegister:D|Data[0]                     ; instructionRegister:IR|Data[0]     ; slowCLK:slowCLK|onoff ; 0.000        ; 3.232      ; 3.014      ;
; -0.577 ; Controller:Controller|state.DECODE               ; dataRegister:D|Data[0]                     ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; -0.500       ; 3.232      ; 2.531      ;
; 0.046  ; instructionRegister:IR|Data[0]                   ; dataRegister:D|Data[0]                     ; instructionRegister:IR|Data[0]     ; slowCLK:slowCLK|onoff ; -0.500       ; 3.232      ; 3.154      ;
; 0.108  ; Controller:Controller|nextState.LDXI1_818        ; Controller:Controller|state.LDXI1          ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; -0.226     ; 0.059      ;
; 0.147  ; Controller:Controller|nextState.MULT2_775        ; Controller:Controller|state.MULT2          ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; -0.265     ; 0.059      ;
; 0.150  ; Controller:Controller|nextState.BRANCH2_930      ; Controller:Controller|state.BRANCH2        ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; -0.268     ; 0.059      ;
; 0.150  ; Controller:Controller|nextState.BRANCH3_919      ; Controller:Controller|state.BRANCH3        ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; -0.268     ; 0.059      ;
; 0.158  ; Controller:Controller|nextState.DECA1_836        ; Controller:Controller|state.DECA1          ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; -0.276     ; 0.059      ;
; 0.158  ; Controller:Controller|nextState.LOADFLAGS_SZ_659 ; Controller:Controller|state.LOADFLAGS_SZ   ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; -0.276     ; 0.059      ;
; 0.159  ; Controller:Controller|nextState.ANDR_D1_959      ; Controller:Controller|state.ANDR_D1        ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; -0.277     ; 0.059      ;
; 0.159  ; Controller:Controller|nextState.RORC1_854        ; Controller:Controller|state.RORC1          ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; -0.277     ; 0.059      ;
; 0.177  ; Controller:Controller|nextState.CALL3_735        ; Controller:Controller|state.CALL3          ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; -0.295     ; 0.059      ;
; 0.177  ; Controller:Controller|nextState.LDAA2_977        ; Controller:Controller|state.LDAA2          ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; -0.295     ; 0.059      ;
; 0.177  ; Controller:Controller|nextState.CALL1_757        ; Controller:Controller|state.CALL1          ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; -0.295     ; 0.059      ;
; 0.178  ; Controller:Controller|nextState.CALL2_746        ; Controller:Controller|state.CALL2          ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; -0.296     ; 0.059      ;
; 0.179  ; Controller:Controller|nextState.STAA1_883        ; Controller:Controller|state.STAA1          ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; -0.297     ; 0.059      ;
; 0.179  ; Controller:Controller|nextState.LDAA1_988        ; Controller:Controller|state.LDAA1          ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; -0.297     ; 0.059      ;
; 0.179  ; Controller:Controller|nextState.CALL4_724        ; Controller:Controller|state.CALL4          ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; -0.297     ; 0.059      ;
; 0.181  ; Controller:Controller|nextState.CALL5_713        ; Controller:Controller|state.CALL5          ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; -0.299     ; 0.059      ;
; 0.181  ; Controller:Controller|nextState.STAA2_872        ; Controller:Controller|state.STAA2          ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; -0.299     ; 0.059      ;
; 0.261  ; Controller:Controller|nextState.PCINC1_670       ; Controller:Controller|state.PCINC1         ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; -0.379     ; 0.059      ;
; 0.262  ; Controller:Controller|nextState.BRANCH1_941      ; Controller:Controller|state.BRANCH1        ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; -0.380     ; 0.059      ;
; 0.263  ; Controller:Controller|nextState.FETCH_1024       ; Controller:Controller|state.FETCH          ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; -0.381     ; 0.059      ;
; 0.273  ; Controller:Controller|nextState.DECODE_1013      ; Controller:Controller|state.DECODE         ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; -0.391     ; 0.059      ;
; 0.275  ; Controller:Controller|nextState.MULT1_786        ; Controller:Controller|state.MULT1          ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; -0.393     ; 0.059      ;
; 0.297  ; Controller:Controller|nextState.ADCRD1_901       ; Controller:Controller|state.ADCRD1         ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; -0.415     ; 0.059      ;
; 0.298  ; Controller:Controller|nextState.RET1_695         ; Controller:Controller|state.RET1           ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; -0.416     ; 0.059      ;
; 0.358  ; statusRegister:Flags|C                           ; statusRegister:Flags|C                     ; slowCLK:slowCLK|onoff              ; slowCLK:slowCLK|onoff ; 0.000        ; 0.062      ; 0.577      ;
; 0.428  ; Controller:Controller|state.DECODE               ; accumulatorRegister:A|Data[6]              ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 3.140      ; 3.610      ;
; 0.498  ; Controller:Controller|state.DECODE               ; accumulatorRegister:A|Data[5]~_Duplicate_1 ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 3.232      ; 4.106      ;
; 0.516  ; Controller:Controller|state.DECODE               ; indexReg:indexRegister|tempCount[3]        ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 3.236      ; 4.128      ;
; 0.516  ; Controller:Controller|state.DECODE               ; indexReg:indexRegister|tempCount[4]        ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 3.236      ; 4.128      ;
; 0.524  ; Controller:Controller|state.DECODE               ; indexReg:indexRegister|tempCount[2]        ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 3.225      ; 4.125      ;
; 0.524  ; Controller:Controller|state.DECODE               ; indexReg:indexRegister|tempCount[6]        ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 3.225      ; 4.125      ;
; 0.524  ; Controller:Controller|state.DECODE               ; indexReg:indexRegister|tempCount[0]        ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 3.225      ; 4.125      ;
; 0.535  ; Controller:Controller|state.DECODE               ; accumulatorRegister:A|Data[2]~_Duplicate_1 ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 3.232      ; 4.143      ;
; 0.538  ; Controller:Controller|state.DECODE               ; dataRegister:D|Data[5]                     ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 3.222      ; 4.136      ;
; 0.544  ; instructionRegister:IR|Data[0]                   ; indexReg:indexRegister|tempCount[9]        ; instructionRegister:IR|Data[0]     ; slowCLK:slowCLK|onoff ; 0.000        ; 3.228      ; 4.148      ;
; 0.544  ; instructionRegister:IR|Data[0]                   ; indexReg:indexRegister|tempCount[10]       ; instructionRegister:IR|Data[0]     ; slowCLK:slowCLK|onoff ; 0.000        ; 3.228      ; 4.148      ;
; 0.544  ; instructionRegister:IR|Data[0]                   ; indexReg:indexRegister|tempCount[12]       ; instructionRegister:IR|Data[0]     ; slowCLK:slowCLK|onoff ; 0.000        ; 3.228      ; 4.148      ;
; 0.544  ; instructionRegister:IR|Data[0]                   ; indexReg:indexRegister|tempCount[13]       ; instructionRegister:IR|Data[0]     ; slowCLK:slowCLK|onoff ; 0.000        ; 3.228      ; 4.148      ;
; 0.565  ; Controller:Controller|state.DECODE               ; accumulatorRegister:A|Data[5]              ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 3.140      ; 3.747      ;
; 0.571  ; Controller:Controller|state.DECODE               ; dataRegister:D|Data[6]                     ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 3.232      ; 4.179      ;
; 0.571  ; Controller:Controller|state.DECODE               ; dataRegister:D|Data[4]                     ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 3.232      ; 4.179      ;
; 0.571  ; Controller:Controller|state.DECODE               ; dataRegister:D|Data[7]                     ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 3.232      ; 4.179      ;
; 0.582  ; Controller:Controller|state.DECODE               ; indexReg:indexRegister|tempCount[10]       ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 3.228      ; 4.186      ;
; 0.582  ; Controller:Controller|state.DECODE               ; indexReg:indexRegister|tempCount[13]       ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 3.228      ; 4.186      ;
; 0.582  ; Controller:Controller|state.DECODE               ; indexReg:indexRegister|tempCount[12]       ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 3.228      ; 4.186      ;
; 0.582  ; Controller:Controller|state.DECODE               ; indexReg:indexRegister|tempCount[9]        ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 3.228      ; 4.186      ;
; 0.583  ; Controller:Controller|state.DECODE               ; accumulatorRegister:A|Data[0]              ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 3.140      ; 3.765      ;
; 0.583  ; instructionRegister:IR|Data[0]                   ; indexReg:indexRegister|tempCount[11]       ; instructionRegister:IR|Data[0]     ; slowCLK:slowCLK|onoff ; 0.000        ; 3.229      ; 4.188      ;
; 0.583  ; instructionRegister:IR|Data[0]                   ; indexReg:indexRegister|tempCount[15]       ; instructionRegister:IR|Data[0]     ; slowCLK:slowCLK|onoff ; 0.000        ; 3.229      ; 4.188      ;
; 0.583  ; instructionRegister:IR|Data[0]                   ; indexReg:indexRegister|tempCount[14]       ; instructionRegister:IR|Data[0]     ; slowCLK:slowCLK|onoff ; 0.000        ; 3.229      ; 4.188      ;
; 0.595  ; Controller:Controller|state.DECODE               ; AR_L:AddressRegisterLow|tempAddress[5]     ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 3.225      ; 4.196      ;
; 0.598  ; Controller:Controller|state.DECODE               ; AR_H:AddressRegisterHigh|tempAddress[5]    ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 3.228      ; 4.202      ;
; 0.601  ; Controller:Controller|state.DECODE               ; indexReg:indexRegister|tempCount[1]        ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 3.225      ; 4.202      ;
; 0.602  ; Controller:Controller|state.DECODE               ; indexReg:indexRegister|tempCount[5]        ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 3.224      ; 4.202      ;
; 0.602  ; Controller:Controller|state.DECODE               ; indexReg:indexRegister|tempCount[7]        ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 3.224      ; 4.202      ;
; 0.611  ; Controller:Controller|state.DECODE               ; indexReg:indexRegister|tempCount[11]       ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 3.229      ; 4.216      ;
; 0.611  ; Controller:Controller|state.DECODE               ; indexReg:indexRegister|tempCount[14]       ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 3.229      ; 4.216      ;
; 0.611  ; Controller:Controller|state.DECODE               ; indexReg:indexRegister|tempCount[15]       ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 3.229      ; 4.216      ;
; 0.618  ; Controller:Controller|state.DECODE               ; accumulatorRegister:A|Data[2]              ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 3.140      ; 3.800      ;
; 0.629  ; Controller:Controller|state.DECODE               ; PC:ProgramCounter|tempCount[6]             ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 3.226      ; 4.231      ;
; 0.643  ; Controller:Controller|state.DECODE               ; dataRegister:D|Data[3]                     ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 3.222      ; 4.241      ;
; 0.643  ; Controller:Controller|state.DECODE               ; dataRegister:D|Data[2]                     ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 3.222      ; 4.241      ;
; 0.643  ; Controller:Controller|state.DECODE               ; dataRegister:D|Data[1]                     ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 3.222      ; 4.241      ;
; 0.665  ; instructionRegister:IR|Data[0]                   ; indexReg:indexRegister|tempCount[8]        ; instructionRegister:IR|Data[0]     ; slowCLK:slowCLK|onoff ; 0.000        ; 3.227      ; 4.268      ;
; 0.688  ; Controller:Controller|state.DECODE               ; PC:ProgramCounter|tempCount[10]            ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 3.219      ; 4.283      ;
; 0.689  ; Controller:Controller|state.DECODE               ; PC:ProgramCounter|tempCount[14]            ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 3.219      ; 4.284      ;
; 0.689  ; Controller:Controller|state.DECODE               ; accumulatorRegister:A|Data[0]~_Duplicate_1 ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 3.232      ; 4.297      ;
; 0.692  ; Controller:Controller|state.DECODE               ; PC:ProgramCounter|tempCount[2]             ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 3.219      ; 4.287      ;
; 0.695  ; Controller:Controller|state.DECODE               ; outputPort:OUT0|Data[0]                    ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 3.218      ; 4.289      ;
; 0.701  ; Controller:Controller|state.DECODE               ; indexReg:indexRegister|tempCount[8]        ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 3.227      ; 4.304      ;
; 0.702  ; instructionRegister:IR|Data[3]                   ; dataRegister:D|Data[6]                     ; slowCLK:slowCLK|onoff              ; slowCLK:slowCLK|onoff ; 0.000        ; 2.068      ; 2.927      ;
; 0.702  ; instructionRegister:IR|Data[3]                   ; dataRegister:D|Data[4]                     ; slowCLK:slowCLK|onoff              ; slowCLK:slowCLK|onoff ; 0.000        ; 2.068      ; 2.927      ;
; 0.702  ; instructionRegister:IR|Data[3]                   ; dataRegister:D|Data[0]                     ; slowCLK:slowCLK|onoff              ; slowCLK:slowCLK|onoff ; 0.000        ; 2.068      ; 2.927      ;
; 0.702  ; instructionRegister:IR|Data[3]                   ; dataRegister:D|Data[7]                     ; slowCLK:slowCLK|onoff              ; slowCLK:slowCLK|onoff ; 0.000        ; 2.068      ; 2.927      ;
; 0.727  ; Controller:Controller|state.DECODE               ; PC:ProgramCounter|tempCount[3]             ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 3.219      ; 4.322      ;
; 0.727  ; Controller:Controller|state.DECODE               ; PC:ProgramCounter|tempCount[5]             ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 3.219      ; 4.322      ;
; 0.727  ; Controller:Controller|state.DECODE               ; outputPort:OUT1|Data[5]                    ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 3.228      ; 4.331      ;
; 0.727  ; Controller:Controller|state.DECODE               ; PC:ProgramCounter|tempCount[4]             ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 3.219      ; 4.322      ;
; 0.727  ; Controller:Controller|state.DECODE               ; PC:ProgramCounter|tempCount[0]             ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 3.219      ; 4.322      ;
; 0.728  ; Controller:Controller|state.DECODE               ; instructionRegister:IR|Data[0]             ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 3.225      ; 4.329      ;
; 0.735  ; Controller:Controller|state.DECODE               ; outputPort:OUT0|Data[5]                    ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 3.220      ; 4.331      ;
; 0.737  ; Controller:Controller|state.DECODE               ; PC:ProgramCounter|tempCount[11]            ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 3.219      ; 4.332      ;
; 0.737  ; Controller:Controller|state.DECODE               ; PC:ProgramCounter|tempCount[13]            ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 3.219      ; 4.332      ;
; 0.737  ; Controller:Controller|state.DECODE               ; PC:ProgramCounter|tempCount[12]            ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 3.219      ; 4.332      ;
; 0.737  ; Controller:Controller|state.DECODE               ; PC:ProgramCounter|tempCount[9]             ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 3.219      ; 4.332      ;
; 0.737  ; Controller:Controller|state.DECODE               ; PC:ProgramCounter|tempCount[8]             ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 3.219      ; 4.332      ;
; 0.737  ; Controller:Controller|state.DECODE               ; PC:ProgramCounter|tempCount[15]            ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 3.219      ; 4.332      ;
; 0.741  ; Controller:Controller|state.DECODE               ; AR_L:AddressRegisterLow|tempAddress[0]     ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 3.225      ; 4.342      ;
; 0.763  ; Controller:Controller|state.DECODE               ; outputPort:OUT1|Data[0]                    ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 3.228      ; 4.367      ;
; 0.764  ; Controller:Controller|state.DECODE               ; PC:ProgramCounter|tempCount[1]             ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 3.226      ; 4.366      ;
; 0.769  ; Controller:Controller|state.DECODE               ; accumulatorRegister:A|Data[1]              ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 3.140      ; 3.951      ;
; 0.771  ; PC:ProgramCounter|tempCount[13]                  ; SP_H:StackPointerH|tempAddress[5]          ; slowCLK:slowCLK|onoff              ; slowCLK:slowCLK|onoff ; 0.000        ; 0.069      ; 0.997      ;
; 0.776  ; Controller:Controller|state.DECODE               ; PC:ProgramCounter|tempCount[7]             ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 3.218      ; 4.370      ;
; 0.780  ; Controller:Controller|state.DECODE               ; outputPort:OUT1|Data[2]                    ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 3.228      ; 4.384      ;
; 0.780  ; Controller:Controller|state.DECODE               ; accumulatorRegister:A|Data[4]              ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 3.140      ; 3.962      ;
; 0.783  ; Controller:Controller|state.DECODE               ; AR_H:AddressRegisterHigh|tempAddress[7]    ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 3.228      ; 4.387      ;
+--------+--------------------------------------------------+--------------------------------------------+------------------------------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Controller:Controller|state.DECODE'                                                                                                                                                        ;
+--------+------------------------------------------+--------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                          ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+--------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -0.732 ; instructionRegister:IR|Data[0]           ; Controller:Controller|nextState.FETCH_1024       ; instructionRegister:IR|Data[0]     ; Controller:Controller|state.DECODE ; 0.000        ; 3.753      ; 3.240      ;
; -0.578 ; Controller:Controller|state.DECODE       ; Controller:Controller|nextState.FETCH_1024       ; Controller:Controller|state.DECODE ; Controller:Controller|state.DECODE ; 0.000        ; 3.753      ; 3.374      ;
; -0.200 ; instructionRegister:IR|Data[0]           ; Controller:Controller|nextState.FETCH_1024       ; instructionRegister:IR|Data[0]     ; Controller:Controller|state.DECODE ; -0.500       ; 3.753      ; 3.272      ;
; -0.055 ; Controller:Controller|state.DECODE       ; Controller:Controller|nextState.FETCH_1024       ; Controller:Controller|state.DECODE ; Controller:Controller|state.DECODE ; -0.500       ; 3.753      ; 3.417      ;
; 0.868  ; instructionRegister:IR|Data[2]           ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 2.448      ; 3.336      ;
; 1.090  ; Controller:Controller|state.BRANCH0      ; Controller:Controller|nextState.BRANCH1_941      ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.676      ; 1.786      ;
; 1.096  ; Controller:Controller|state.FETCH        ; Controller:Controller|nextState.DECODE_1013      ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.691      ; 1.807      ;
; 1.107  ; Controller:Controller|state.CALL1        ; Controller:Controller|nextState.CALL2_746        ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.589      ; 1.716      ;
; 1.114  ; instructionRegister:IR|Data[6]           ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 2.448      ; 3.582      ;
; 1.133  ; Controller:Controller|state.PCINC0       ; Controller:Controller|nextState.PCINC1_670       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.675      ; 1.828      ;
; 1.153  ; Controller:Controller|state.CALL4        ; Controller:Controller|nextState.CALL5_713        ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.592      ; 1.765      ;
; 1.164  ; Controller:Controller|state.LDAA0        ; Controller:Controller|nextState.LDAA1_988        ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.590      ; 1.774      ;
; 1.190  ; Controller:Controller|state.MULT0        ; Controller:Controller|nextState.MULT1_786        ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.690      ; 1.900      ;
; 1.219  ; Controller:Controller|state.RORC0        ; Controller:Controller|nextState.RORC1_854        ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.569      ; 1.808      ;
; 1.231  ; Controller:Controller|state.STAA1        ; Controller:Controller|nextState.STAA2_872        ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.592      ; 1.843      ;
; 1.235  ; Controller:Controller|state.LDAA1        ; Controller:Controller|nextState.LDAA2_977        ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.588      ; 1.843      ;
; 1.243  ; Controller:Controller|state.INITIALIZE   ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.676      ; 1.939      ;
; 1.250  ; Controller:Controller|state.RET0         ; Controller:Controller|nextState.RET1_695         ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.712      ; 1.982      ;
; 1.253  ; instructionRegister:IR|Data[3]           ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 2.589      ; 3.862      ;
; 1.256  ; Controller:Controller|state.STAA0        ; Controller:Controller|nextState.STAA1_883        ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.590      ; 1.866      ;
; 1.262  ; Controller:Controller|state.CALL2        ; Controller:Controller|nextState.CALL3_735        ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.588      ; 1.870      ;
; 1.268  ; Controller:Controller|state.CALL3        ; Controller:Controller|nextState.CALL4_724        ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.590      ; 1.878      ;
; 1.273  ; Controller:Controller|state.CALL0        ; Controller:Controller|nextState.CALL1_757        ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.588      ; 1.881      ;
; 1.273  ; Controller:Controller|state.LOADFLAGS_SZ ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.674      ; 1.967      ;
; 1.282  ; Controller:Controller|state.PCINC1       ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.677      ; 1.979      ;
; 1.290  ; Controller:Controller|state.MULT2        ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.674      ; 1.984      ;
; 1.292  ; Controller:Controller|state.LDXI0        ; Controller:Controller|nextState.LDXI1_818        ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.516      ; 1.828      ;
; 1.302  ; Controller:Controller|state.ADCRD0       ; Controller:Controller|nextState.ADCRD1_901       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.712      ; 2.034      ;
; 1.305  ; Controller:Controller|state.BRANCH2      ; Controller:Controller|nextState.BRANCH3_919      ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.560      ; 1.885      ;
; 1.311  ; Controller:Controller|state.BRANCH1      ; Controller:Controller|nextState.BRANCH2_930      ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.563      ; 1.894      ;
; 1.320  ; Controller:Controller|state.ANDR_D0      ; Controller:Controller|nextState.ANDR_D1_959      ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.569      ; 1.909      ;
; 1.331  ; Controller:Controller|state.CALL5        ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.673      ; 2.024      ;
; 1.339  ; Controller:Controller|state.LDAA2        ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.673      ; 2.032      ;
; 1.375  ; Controller:Controller|state.DECA0        ; Controller:Controller|nextState.DECA1_836        ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.568      ; 1.963      ;
; 1.388  ; Controller:Controller|state.MULT1        ; Controller:Controller|nextState.MULT2_775        ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.557      ; 1.965      ;
; 1.395  ; Controller:Controller|state.DECA1        ; Controller:Controller|nextState.LOADFLAGS_SZ_659 ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.567      ; 1.982      ;
; 1.413  ; Controller:Controller|state.LDXI1        ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.676      ; 2.109      ;
; 1.414  ; Controller:Controller|state.LDAD         ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.674      ; 2.108      ;
; 1.433  ; Controller:Controller|state.LDAI         ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.674      ; 2.127      ;
; 1.437  ; Controller:Controller|state.RORC1        ; Controller:Controller|nextState.LOADFLAGS_SZ_659 ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.567      ; 2.024      ;
; 1.448  ; Controller:Controller|state.ANDR_D1      ; Controller:Controller|nextState.LOADFLAGS_SZ_659 ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.567      ; 2.035      ;
; 1.451  ; instructionRegister:IR|Data[1]           ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 2.589      ; 4.060      ;
; 1.487  ; Controller:Controller|state.BRANCH3      ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.674      ; 2.181      ;
; 1.489  ; Controller:Controller|state.ADCRD1       ; Controller:Controller|nextState.LOADFLAGS_SZ_659 ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.567      ; 2.076      ;
; 1.511  ; Controller:Controller|state.RET1         ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.674      ; 2.205      ;
; 1.515  ; Controller:Controller|state.LDAA_X       ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.674      ; 2.209      ;
; 1.527  ; Controller:Controller|state.STAA2        ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.673      ; 2.220      ;
+--------+------------------------------------------+--------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                                                                                                                                                                                       ;
+--------+------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                      ; To Node                                                                                                           ; Launch Clock                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; -0.245 ; Controller:Controller|state.DECODE                                                             ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; Controller:Controller|state.DECODE ; CLK         ; 0.000        ; 2.736      ; 2.907      ;
; -0.045 ; slowCLK:slowCLK|onoff                                                                          ; slowCLK:slowCLK|onoff                                                                                             ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; 2.411      ; 2.752      ;
; 0.358  ; Controller:Controller|state.DECODE                                                             ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; Controller:Controller|state.DECODE ; CLK         ; -0.500       ; 2.736      ; 3.010      ;
; 0.362  ; slowCLK:slowCLK|count[0]                                                                       ; slowCLK:slowCLK|count[0]                                                                                          ; CLK                                ; CLK         ; 0.000        ; 0.061      ; 0.580      ;
; 0.396  ; instructionRegister:IR|Data[0]                                                                 ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; instructionRegister:IR|Data[0]     ; CLK         ; 0.000        ; 2.736      ; 3.548      ;
; 0.491  ; slowCLK:slowCLK|onoff                                                                          ; slowCLK:slowCLK|onoff                                                                                             ; slowCLK:slowCLK|onoff              ; CLK         ; -0.500       ; 2.411      ; 2.788      ;
; 0.981  ; instructionRegister:IR|Data[0]                                                                 ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; instructionRegister:IR|Data[0]     ; CLK         ; -0.500       ; 2.736      ; 3.633      ;
; 1.497  ; Controller:Controller|state.BRANCH1                                                            ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|rden_a_store                    ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.665     ; 1.019      ;
; 1.516  ; slowCLK:slowCLK|count[0]                                                                       ; slowCLK:slowCLK|onoff                                                                                             ; CLK                                ; CLK         ; 0.000        ; 0.061      ; 1.734      ;
; 1.658  ; indexReg:indexRegister|tempCount[5]                                                            ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.345     ; 1.530      ;
; 1.974  ; Controller:Controller|state.BRANCH1                                                            ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_re_reg       ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.344     ; 1.847      ;
; 1.998  ; AR_L:AddressRegisterLow|tempAddress[3]                                                         ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.349     ; 1.866      ;
; 2.010  ; Controller:Controller|state.LDAA_X                                                             ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.347     ; 1.880      ;
; 2.037  ; indexReg:indexRegister|tempCount[0]                                                            ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.346     ; 1.908      ;
; 2.054  ; AR_L:AddressRegisterLow|tempAddress[2]                                                         ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.349     ; 1.922      ;
; 2.139  ; indexReg:indexRegister|tempCount[3]                                                            ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.357     ; 1.999      ;
; 2.186  ; AR_L:AddressRegisterLow|tempAddress[5]                                                         ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.346     ; 2.057      ;
; 2.194  ; accumulatorRegister:A|Data[0]~_Duplicate_1                                                     ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.349     ; 2.062      ;
; 2.200  ; instructionRegister:IR|Data[2]                                                                 ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; 1.431      ; 3.848      ;
; 2.241  ; Controller:Controller|state.STAA2                                                              ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|wren_a_store                    ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.669     ; 1.759      ;
; 2.254  ; Controller:Controller|state.LDAA2                                                              ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|rden_a_store                    ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.669     ; 1.772      ;
; 2.266  ; AR_L:AddressRegisterLow|tempAddress[7]                                                         ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|wren_a_store                    ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.670     ; 1.783      ;
; 2.278  ; PC:ProgramCounter|tempCount[0]                                                                 ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.341     ; 2.154      ;
; 2.362  ; Controller:Controller|state.LDXI1                                                              ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|rden_a_store                    ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.666     ; 1.883      ;
; 2.432  ; AR_L:AddressRegisterLow|tempAddress[6]                                                         ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|wren_a_store                    ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.670     ; 1.949      ;
; 2.445  ; PC:ProgramCounter|tempCount[6]                                                                 ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.348     ; 2.314      ;
; 2.451  ; PC:ProgramCounter|tempCount[2]                                                                 ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.341     ; 2.327      ;
; 2.474  ; PC:ProgramCounter|tempCount[3]                                                                 ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.341     ; 2.350      ;
; 2.479  ; Controller:Controller|state.LDAA2                                                              ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.348     ; 2.348      ;
; 2.484  ; Controller:Controller|state.STAA2                                                              ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.348     ; 2.353      ;
; 2.494  ; AR_L:AddressRegisterLow|tempAddress[6]                                                         ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.349     ; 2.362      ;
; 2.495  ; PC:ProgramCounter|tempCount[4]                                                                 ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.341     ; 2.371      ;
; 2.523  ; Controller:Controller|state.CALL0                                                              ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|rden_a_store                    ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.669     ; 2.041      ;
; 2.524  ; AR_L:AddressRegisterLow|tempAddress[7]                                                         ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.349     ; 2.392      ;
; 2.524  ; AR_H:AddressRegisterHigh|tempAddress[7]                                                        ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|wren_a_store                    ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.670     ; 2.041      ;
; 2.528  ; indexReg:indexRegister|tempCount[2]                                                            ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.346     ; 2.399      ;
; 2.529  ; AR_L:AddressRegisterLow|tempAddress[0]                                                         ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.346     ; 2.400      ;
; 2.536  ; AR_H:AddressRegisterHigh|tempAddress[1]                                                        ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|wren_a_store                    ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.670     ; 2.053      ;
; 2.550  ; Controller:Controller|state.BRANCH1                                                            ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.340     ; 2.427      ;
; 2.599  ; AR_L:AddressRegisterLow|tempAddress[1]                                                         ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|wren_a_store                    ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.669     ; 2.117      ;
; 2.633  ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|rden_a_store ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_we_reg       ; CLK                                ; CLK         ; 0.000        ; 0.382      ; 3.202      ;
; 2.633  ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|rden_a_store ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_re_reg       ; CLK                                ; CLK         ; 0.000        ; 0.382      ; 3.202      ;
; 2.633  ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|rden_a_store ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK                                ; CLK         ; 0.000        ; 0.386      ; 3.206      ;
; 2.633  ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|rden_a_store ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; CLK                                ; CLK         ; 0.000        ; 0.382      ; 3.202      ;
; 2.645  ; Controller:Controller|state.STAA0                                                              ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|rden_a_store                    ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.669     ; 2.163      ;
; 2.648  ; Controller:Controller|state.BRANCH0                                                            ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|rden_a_store                    ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.665     ; 2.170      ;
; 2.657  ; PC:ProgramCounter|tempCount[5]                                                                 ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.341     ; 2.533      ;
; 2.660  ; indexReg:indexRegister|tempCount[4]                                                            ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.357     ; 2.520      ;
; 2.670  ; instructionRegister:IR|Data[4]                                                                 ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; 1.572      ; 4.459      ;
; 2.687  ; AR_L:AddressRegisterLow|tempAddress[3]                                                         ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|wren_a_store                    ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.670     ; 2.204      ;
; 2.698  ; AR_L:AddressRegisterLow|tempAddress[2]                                                         ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|wren_a_store                    ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.670     ; 2.215      ;
; 2.705  ; Controller:Controller|state.LDAA0                                                              ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|rden_a_store                    ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.669     ; 2.223      ;
; 2.719  ; Controller:Controller|state.STAA1                                                              ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|rden_a_store                    ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.669     ; 2.237      ;
; 2.720  ; AR_L:AddressRegisterLow|tempAddress[7]                                                         ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_we_reg       ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.349     ; 2.588      ;
; 2.743  ; Controller:Controller|state.LDAA2                                                              ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_re_reg       ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.348     ; 2.612      ;
; 2.752  ; AR_H:AddressRegisterHigh|tempAddress[5]                                                        ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|wren_a_store                    ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.670     ; 2.269      ;
; 2.753  ; AR_H:AddressRegisterHigh|tempAddress[6]                                                        ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|wren_a_store                    ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.670     ; 2.270      ;
; 2.754  ; Controller:Controller|state.LDAA_X                                                             ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|rden_a_store                    ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.668     ; 2.273      ;
; 2.757  ; Controller:Controller|state.STAA2                                                              ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_we_reg       ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.348     ; 2.626      ;
; 2.757  ; AR_L:AddressRegisterLow|tempAddress[1]                                                         ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.348     ; 2.626      ;
; 2.758  ; instructionRegister:IR|Data[3]                                                                 ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; 1.572      ; 4.547      ;
; 2.761  ; AR_H:AddressRegisterHigh|tempAddress[2]                                                        ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|wren_a_store                    ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.670     ; 2.278      ;
; 2.795  ; Controller:Controller|state.LDAI                                                               ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|rden_a_store                    ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.668     ; 2.314      ;
; 2.806  ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|wren_a_store ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_we_reg       ; CLK                                ; CLK         ; 0.000        ; 0.382      ; 3.375      ;
; 2.806  ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|wren_a_store ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_re_reg       ; CLK                                ; CLK         ; 0.000        ; 0.382      ; 3.375      ;
; 2.806  ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|wren_a_store ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK                                ; CLK         ; 0.000        ; 0.386      ; 3.379      ;
; 2.806  ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|wren_a_store ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; CLK                                ; CLK         ; 0.000        ; 0.382      ; 3.375      ;
; 2.822  ; accumulatorRegister:A|Data[3]~_Duplicate_1                                                     ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.349     ; 2.690      ;
; 2.823  ; Controller:Controller|state.LDXI1                                                              ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_re_reg       ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.345     ; 2.695      ;
; 2.827  ; AR_L:AddressRegisterLow|tempAddress[4]                                                         ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.349     ; 2.695      ;
; 2.834  ; instructionRegister:IR|Data[7]                                                                 ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; 1.664      ; 4.715      ;
; 2.836  ; indexReg:indexRegister|tempCount[6]                                                            ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.346     ; 2.707      ;
; 2.844  ; AR_L:AddressRegisterLow|tempAddress[5]                                                         ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|wren_a_store                    ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.667     ; 2.364      ;
; 2.846  ; AR_L:AddressRegisterLow|tempAddress[4]                                                         ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|wren_a_store                    ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.670     ; 2.363      ;
; 2.861  ; instructionRegister:IR|Data[5]                                                                 ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; 1.431      ; 4.509      ;
; 2.862  ; instructionRegister:IR|Data[6]                                                                 ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; 1.431      ; 4.510      ;
; 2.877  ; Controller:Controller|state.LDAA1                                                              ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|rden_a_store                    ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.669     ; 2.395      ;
; 2.879  ; Controller:Controller|state.FETCH                                                              ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|rden_a_store                    ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.665     ; 2.401      ;
; 2.886  ; AR_L:AddressRegisterLow|tempAddress[6]                                                         ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_we_reg       ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.349     ; 2.754      ;
; 2.893  ; PC:ProgramCounter|tempCount[7]                                                                 ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.340     ; 2.770      ;
; 2.899  ; indexReg:indexRegister|tempCount[1]                                                            ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.347     ; 2.769      ;
; 2.964  ; indexReg:indexRegister|tempCount[7]                                                            ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.345     ; 2.836      ;
; 2.965  ; Controller:Controller|state.CALL0                                                              ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_re_reg       ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.348     ; 2.834      ;
; 2.970  ; PC:ProgramCounter|tempCount[1]                                                                 ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.348     ; 2.839      ;
; 2.976  ; Controller:Controller|state.LDXI0                                                              ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|rden_a_store                    ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.666     ; 2.497      ;
; 2.978  ; AR_H:AddressRegisterHigh|tempAddress[7]                                                        ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_we_reg       ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.349     ; 2.846      ;
; 2.984  ; accumulatorRegister:A|Data[4]~_Duplicate_1                                                     ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.349     ; 2.852      ;
; 2.987  ; AR_H:AddressRegisterHigh|tempAddress[3]                                                        ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|wren_a_store                    ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.670     ; 2.504      ;
; 2.988  ; Controller:Controller|state.CALL1                                                              ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|rden_a_store                    ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.669     ; 2.506      ;
; 2.990  ; AR_H:AddressRegisterHigh|tempAddress[1]                                                        ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_we_reg       ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.349     ; 2.858      ;
; 2.992  ; AR_H:AddressRegisterHigh|tempAddress[4]                                                        ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|wren_a_store                    ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.670     ; 2.509      ;
; 3.044  ; AR_H:AddressRegisterHigh|tempAddress[0]                                                        ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|wren_a_store                    ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.670     ; 2.561      ;
; 3.053  ; AR_L:AddressRegisterLow|tempAddress[1]                                                         ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_we_reg       ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.348     ; 2.922      ;
; 3.063  ; indexReg:indexRegister|tempCount[0]                                                            ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.342     ; 2.938      ;
; 3.075  ; Controller:Controller|state.STAA0                                                              ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_re_reg       ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.348     ; 2.944      ;
; 3.085  ; Controller:Controller|state.BRANCH0                                                            ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_re_reg       ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.344     ; 2.958      ;
; 3.117  ; instructionRegister:IR|Data[1]                                                                 ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; 1.572      ; 4.906      ;
; 3.130  ; Controller:Controller|state.LDAA0                                                              ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_re_reg       ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.348     ; 2.999      ;
; 3.141  ; AR_L:AddressRegisterLow|tempAddress[3]                                                         ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_we_reg       ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.349     ; 3.009      ;
; 3.149  ; accumulatorRegister:A|Data[2]~_Duplicate_1                                                     ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.349     ; 3.017      ;
+--------+------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'instructionRegister:IR|Data[0]'                                                                                                                                         ;
+--------+------------------------------------+---------------------------------------------+------------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                                     ; Launch Clock                       ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+---------------------------------------------+------------------------------------+--------------------------------+--------------+------------+------------+
; -0.199 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAA_X_807  ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.500        ; 4.943      ; 3.767      ;
; 0.169  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAA_X_807  ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.500        ; 5.151      ; 3.607      ;
; 0.461  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAA_X_807  ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 1.000        ; 4.943      ; 3.607      ;
; 0.509  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAA_X_807  ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 1.000        ; 5.151      ; 3.767      ;
; 0.972  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAD_800    ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.500        ; 4.942      ; 3.912      ;
; 0.975  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.MULT0_793   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.500        ; 4.943      ; 3.912      ;
; 0.977  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.ANDR_D0_966 ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.500        ; 4.969      ; 3.934      ;
; 0.977  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.DECA0_843   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.500        ; 4.969      ; 3.934      ;
; 0.984  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAI_1002   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.500        ; 4.942      ; 3.904      ;
; 0.993  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAA0_995   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.500        ; 4.952      ; 3.903      ;
; 1.033  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDXI0_825   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.500        ; 4.932      ; 3.837      ;
; 1.055  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.CALL0_764   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.500        ; 4.952      ; 3.865      ;
; 1.129  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.BRANCH0_948 ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.500        ; 5.095      ; 3.791      ;
; 1.136  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.PCINC0_677  ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.500        ; 5.099      ; 3.790      ;
; 1.157  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.RET0_702    ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.500        ; 4.970      ; 3.914      ;
; 1.196  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.STAA0_890   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.500        ; 4.954      ; 3.861      ;
; 1.200  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.RORC0_861   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.500        ; 4.970      ; 3.872      ;
; 1.201  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.ADCRD0_908  ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.500        ; 4.970      ; 3.872      ;
; 1.363  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.ANDR_D0_966 ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.500        ; 5.177      ; 3.756      ;
; 1.363  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.DECA0_843   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.500        ; 5.177      ; 3.756      ;
; 1.366  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAI_1002   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.500        ; 5.150      ; 3.730      ;
; 1.367  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAD_800    ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.500        ; 5.150      ; 3.725      ;
; 1.368  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.MULT0_793   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.500        ; 5.151      ; 3.727      ;
; 1.386  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAA0_995   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.500        ; 5.160      ; 3.718      ;
; 1.419  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDXI0_825   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.500        ; 5.140      ; 3.659      ;
; 1.426  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.CALL0_764   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.500        ; 5.160      ; 3.702      ;
; 1.494  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.BRANCH0_948 ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.500        ; 5.303      ; 3.634      ;
; 1.499  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.PCINC0_677  ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.500        ; 5.307      ; 3.635      ;
; 1.521  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.RET0_702    ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.500        ; 5.178      ; 3.758      ;
; 1.533  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.RORC0_861   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.500        ; 5.178      ; 3.747      ;
; 1.534  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.ADCRD0_908  ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.500        ; 5.178      ; 3.747      ;
; 1.564  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.STAA0_890   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.500        ; 5.162      ; 3.701      ;
; 1.655  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.ANDR_D0_966 ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 1.000        ; 4.969      ; 3.756      ;
; 1.655  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.DECA0_843   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 1.000        ; 4.969      ; 3.756      ;
; 1.658  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAI_1002   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 1.000        ; 4.942      ; 3.730      ;
; 1.659  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAD_800    ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 1.000        ; 4.942      ; 3.725      ;
; 1.660  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.MULT0_793   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 1.000        ; 4.943      ; 3.727      ;
; 1.678  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAA0_995   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 1.000        ; 4.952      ; 3.718      ;
; 1.680  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAD_800    ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 1.000        ; 5.150      ; 3.912      ;
; 1.683  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.MULT0_793   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 1.000        ; 5.151      ; 3.912      ;
; 1.685  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.ANDR_D0_966 ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 1.000        ; 5.177      ; 3.934      ;
; 1.685  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.DECA0_843   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 1.000        ; 5.177      ; 3.934      ;
; 1.692  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAI_1002   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 1.000        ; 5.150      ; 3.904      ;
; 1.701  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAA0_995   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 1.000        ; 5.160      ; 3.903      ;
; 1.711  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDXI0_825   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 1.000        ; 4.932      ; 3.659      ;
; 1.718  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.CALL0_764   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 1.000        ; 4.952      ; 3.702      ;
; 1.741  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDXI0_825   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 1.000        ; 5.140      ; 3.837      ;
; 1.763  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.CALL0_764   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 1.000        ; 5.160      ; 3.865      ;
; 1.786  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.BRANCH0_948 ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 1.000        ; 5.095      ; 3.634      ;
; 1.791  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.PCINC0_677  ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 1.000        ; 5.099      ; 3.635      ;
; 1.813  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.RET0_702    ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 1.000        ; 4.970      ; 3.758      ;
; 1.825  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.RORC0_861   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 1.000        ; 4.970      ; 3.747      ;
; 1.826  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.ADCRD0_908  ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 1.000        ; 4.970      ; 3.747      ;
; 1.837  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.BRANCH0_948 ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 1.000        ; 5.303      ; 3.791      ;
; 1.844  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.PCINC0_677  ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 1.000        ; 5.307      ; 3.790      ;
; 1.856  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.STAA0_890   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 1.000        ; 4.954      ; 3.701      ;
; 1.865  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.RET0_702    ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 1.000        ; 5.178      ; 3.914      ;
; 1.904  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.STAA0_890   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 1.000        ; 5.162      ; 3.861      ;
; 1.908  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.RORC0_861   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 1.000        ; 5.178      ; 3.872      ;
; 1.909  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.ADCRD0_908  ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 1.000        ; 5.178      ; 3.872      ;
+--------+------------------------------------+---------------------------------------------+------------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'instructionRegister:IR|Data[0]'                                                                                                                                          ;
+--------+------------------------------------+---------------------------------------------+------------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                                     ; Launch Clock                       ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+---------------------------------------------+------------------------------------+--------------------------------+--------------+------------+------------+
; -3.275 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.PCINC0_677  ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 6.617      ; 3.561      ;
; -3.242 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.BRANCH0_948 ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 6.614      ; 3.591      ;
; -3.136 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAA_X_807  ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 6.456      ; 3.539      ;
; -3.057 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDXI0_825   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 6.444      ; 3.606      ;
; -3.015 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.RORC0_861   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 6.484      ; 3.688      ;
; -3.014 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.ADCRD0_908  ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 6.484      ; 3.689      ;
; -3.014 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAA0_995   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 6.466      ; 3.671      ;
; -3.008 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.STAA0_890   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 6.467      ; 3.678      ;
; -3.002 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.CALL0_764   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 6.465      ; 3.682      ;
; -3.001 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAI_1002   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 6.455      ; 3.673      ;
; -3.000 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.ANDR_D0_966 ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 6.482      ; 3.701      ;
; -3.000 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.DECA0_843   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 6.482      ; 3.701      ;
; -2.995 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.MULT0_793   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 6.456      ; 3.680      ;
; -2.994 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAD_800    ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 6.455      ; 3.680      ;
; -2.977 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.RET0_702    ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 6.484      ; 3.726      ;
; -2.889 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.PCINC0_677  ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 6.617      ; 3.447      ;
; -2.887 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.BRANCH0_948 ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 6.614      ; 3.446      ;
; -2.753 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAA_X_807  ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 6.456      ; 3.422      ;
; -2.691 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDXI0_825   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 6.444      ; 3.472      ;
; -2.674 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.STAA0_890   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 6.467      ; 3.512      ;
; -2.670 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.CALL0_764   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 6.465      ; 3.514      ;
; -2.656 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAA0_995   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 6.466      ; 3.529      ;
; -2.646 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.RORC0_861   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 6.484      ; 3.557      ;
; -2.646 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.ADCRD0_908  ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 6.484      ; 3.557      ;
; -2.638 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.RET0_702    ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 6.484      ; 3.565      ;
; -2.638 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.MULT0_793   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 6.456      ; 3.537      ;
; -2.638 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAD_800    ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 6.455      ; 3.536      ;
; -2.636 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.ANDR_D0_966 ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 6.482      ; 3.565      ;
; -2.636 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.DECA0_843   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 6.482      ; 3.565      ;
; -2.634 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAI_1002   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 6.455      ; 3.540      ;
; -2.616 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.PCINC0_677  ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 5.844      ; 3.447      ;
; -2.614 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.BRANCH0_948 ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 5.841      ; 3.446      ;
; -2.480 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAA_X_807  ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 5.683      ; 3.422      ;
; -2.418 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDXI0_825   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 5.671      ; 3.472      ;
; -2.401 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.STAA0_890   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 5.694      ; 3.512      ;
; -2.397 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.CALL0_764   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 5.692      ; 3.514      ;
; -2.383 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAA0_995   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 5.693      ; 3.529      ;
; -2.373 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.RORC0_861   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 5.711      ; 3.557      ;
; -2.373 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.ADCRD0_908  ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 5.711      ; 3.557      ;
; -2.365 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.RET0_702    ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 5.711      ; 3.565      ;
; -2.365 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.MULT0_793   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 5.683      ; 3.537      ;
; -2.365 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAD_800    ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 5.682      ; 3.536      ;
; -2.363 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.ANDR_D0_966 ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 5.709      ; 3.565      ;
; -2.363 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.DECA0_843   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 5.709      ; 3.565      ;
; -2.361 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAI_1002   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 5.682      ; 3.540      ;
; -2.002 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.PCINC0_677  ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 5.844      ; 3.561      ;
; -1.969 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.BRANCH0_948 ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 5.841      ; 3.591      ;
; -1.863 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAA_X_807  ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 5.683      ; 3.539      ;
; -1.784 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDXI0_825   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 5.671      ; 3.606      ;
; -1.742 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.RORC0_861   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 5.711      ; 3.688      ;
; -1.741 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.ADCRD0_908  ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 5.711      ; 3.689      ;
; -1.741 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAA0_995   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 5.693      ; 3.671      ;
; -1.735 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.STAA0_890   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 5.694      ; 3.678      ;
; -1.729 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.CALL0_764   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 5.692      ; 3.682      ;
; -1.728 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAI_1002   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 5.682      ; 3.673      ;
; -1.727 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.ANDR_D0_966 ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 5.709      ; 3.701      ;
; -1.727 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.DECA0_843   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 5.709      ; 3.701      ;
; -1.722 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.MULT0_793   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 5.683      ; 3.680      ;
; -1.721 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAD_800    ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 5.682      ; 3.680      ;
; -1.704 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.RET0_702    ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 5.711      ; 3.726      ;
+--------+------------------------------------+---------------------------------------------+------------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'                                                                                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                                                                                                               ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; CLK   ; Rise       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; CLK   ; Rise       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; CLK   ; Rise       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_re_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; CLK   ; Rise       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; slowCLK:slowCLK|count[0]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; slowCLK:slowCLK|onoff                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|rden_a_store                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|wren_a_store                    ;
; 0.081  ; 0.311        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.081  ; 0.311        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.081  ; 0.311        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_re_reg       ;
; 0.081  ; 0.311        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; slowCLK:slowCLK|count[0]                                                                                          ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; slowCLK:slowCLK|onoff                                                                                             ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|rden_a_store                    ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|wren_a_store                    ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o                                                                                                       ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; RAM|RAM|altsyncram_component|auto_generated|rden_a_store|clk                                                      ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; RAM|RAM|altsyncram_component|auto_generated|wren_a_store|clk                                                      ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; slowCLK|count[0]|clk                                                                                              ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; slowCLK|onoff|clk                                                                                                 ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; RAM|RAM|altsyncram_component|auto_generated|ram_block1a0|clk0                                                     ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]                                                                                         ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|outclk                                                                                           ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; slowCLK:slowCLK|count[0]                                                                                          ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; slowCLK:slowCLK|onoff                                                                                             ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|rden_a_store                    ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|wren_a_store                    ;
; 0.442  ; 0.672        ; 0.230          ; High Pulse Width ; CLK   ; Rise       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.444  ; 0.674        ; 0.230          ; High Pulse Width ; CLK   ; Rise       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.444  ; 0.674        ; 0.230          ; High Pulse Width ; CLK   ; Rise       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_re_reg       ;
; 0.444  ; 0.674        ; 0.230          ; High Pulse Width ; CLK   ; Rise       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|i                                                                                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|i                                                                                                       ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]                                                                                         ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|outclk                                                                                           ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; RAM|RAM|altsyncram_component|auto_generated|ram_block1a0|clk0                                                     ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; RAM|RAM|altsyncram_component|auto_generated|rden_a_store|clk                                                      ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; RAM|RAM|altsyncram_component|auto_generated|wren_a_store|clk                                                      ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; slowCLK|count[0]|clk                                                                                              ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; slowCLK|onoff|clk                                                                                                 ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|o                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'slowCLK:slowCLK|onoff'                                                                  ;
+--------+--------------+----------------+------------+-----------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                 ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------+-----------------------+------------+------------------------------------------+
; -1.941 ; 1.000        ; 2.941          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; accumulatorRegister:A|Data[0]            ;
; -1.941 ; 1.000        ; 2.941          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; accumulatorRegister:A|Data[1]            ;
; -1.941 ; 1.000        ; 2.941          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; accumulatorRegister:A|Data[2]            ;
; -1.941 ; 1.000        ; 2.941          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; accumulatorRegister:A|Data[3]            ;
; -1.941 ; 1.000        ; 2.941          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; accumulatorRegister:A|Data[4]            ;
; -1.941 ; 1.000        ; 2.941          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; accumulatorRegister:A|Data[5]            ;
; -1.941 ; 1.000        ; 2.941          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; accumulatorRegister:A|Data[6]            ;
; -1.941 ; 1.000        ; 2.941          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; accumulatorRegister:A|Data[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; ALUregister:tempALUreg2|Data[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; ALUregister:tempALUreg2|Data[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; ALUregister:tempALUreg2|Data[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; ALUregister:tempALUreg2|Data[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; ALUregister:tempALUreg2|Data[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; ALUregister:tempALUreg2|Data[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; ALUregister:tempALUreg2|Data[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; ALUregister:tempALUreg2|Data[7]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; ALUregister:tempALUreg|Data[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; ALUregister:tempALUreg|Data[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; ALUregister:tempALUreg|Data[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; ALUregister:tempALUreg|Data[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; ALUregister:tempALUreg|Data[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; ALUregister:tempALUreg|Data[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; ALUregister:tempALUreg|Data[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; ALUregister:tempALUreg|Data[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; AR_H:AddressRegisterHigh|tempAddress[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; AR_H:AddressRegisterHigh|tempAddress[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; AR_H:AddressRegisterHigh|tempAddress[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; AR_H:AddressRegisterHigh|tempAddress[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; AR_H:AddressRegisterHigh|tempAddress[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; AR_H:AddressRegisterHigh|tempAddress[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; AR_H:AddressRegisterHigh|tempAddress[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; AR_H:AddressRegisterHigh|tempAddress[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; AR_L:AddressRegisterLow|tempAddress[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; AR_L:AddressRegisterLow|tempAddress[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; AR_L:AddressRegisterLow|tempAddress[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; AR_L:AddressRegisterLow|tempAddress[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; AR_L:AddressRegisterLow|tempAddress[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; AR_L:AddressRegisterLow|tempAddress[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; AR_L:AddressRegisterLow|tempAddress[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; AR_L:AddressRegisterLow|tempAddress[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.ADCRD0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.ADCRD1       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.ANDR_D0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.ANDR_D1      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.BRANCH0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.BRANCH1      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.BRANCH2      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.BRANCH3      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.CALL0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.CALL1        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.CALL2        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.CALL3        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.CALL4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.CALL5        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.DECA0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.DECA1        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.DECODE       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.FETCH        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.INITIALIZE   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.LDAA0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.LDAA1        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.LDAA2        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.LDAA_X       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.LDAD         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.LDAI         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.LDXI0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.LDXI1        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.LOADFLAGS_SZ ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.MULT0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.MULT1        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.MULT2        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.PCINC0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.PCINC1       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.RET0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.RET1         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.RORC0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.RORC1        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.STAA0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.STAA1        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.STAA2        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; PC:ProgramCounter|tempCount[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; PC:ProgramCounter|tempCount[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; PC:ProgramCounter|tempCount[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; PC:ProgramCounter|tempCount[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; PC:ProgramCounter|tempCount[13]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; PC:ProgramCounter|tempCount[14]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; PC:ProgramCounter|tempCount[15]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; PC:ProgramCounter|tempCount[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; PC:ProgramCounter|tempCount[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; PC:ProgramCounter|tempCount[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; PC:ProgramCounter|tempCount[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; PC:ProgramCounter|tempCount[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; PC:ProgramCounter|tempCount[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; PC:ProgramCounter|tempCount[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; PC:ProgramCounter|tempCount[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; PC:ProgramCounter|tempCount[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; SP_H:StackPointerH|tempAddress[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; SP_H:StackPointerH|tempAddress[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; SP_H:StackPointerH|tempAddress[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; SP_H:StackPointerH|tempAddress[3]        ;
+--------+--------------+----------------+------------+-----------------------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'instructionRegister:IR|Data[0]'                                                                                ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------+
; -0.895 ; -0.895       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.BRANCH1_941      ;
; -0.894 ; -0.894       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.FETCH_1024       ;
; -0.894 ; -0.894       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.PCINC1_670       ;
; -0.894 ; -0.894       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.BRANCH1_941|datac           ;
; -0.894 ; -0.894       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.CALL1_757|datad             ;
; -0.894 ; -0.894       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.CALL2_746|datad             ;
; -0.894 ; -0.894       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.CALL3_735|datad             ;
; -0.894 ; -0.894       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.CALL4_724|datad             ;
; -0.894 ; -0.894       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.CALL5_713|datad             ;
; -0.894 ; -0.894       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.LDAA1_988|datad             ;
; -0.894 ; -0.894       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.LDAA2_977|datad             ;
; -0.894 ; -0.894       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.STAA1_883|datad             ;
; -0.894 ; -0.894       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.STAA2_872|datad             ;
; -0.893 ; -0.893       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.MULT1_786        ;
; -0.893 ; -0.893       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.FETCH_1024|datac            ;
; -0.893 ; -0.893       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.PCINC1_670|datac            ;
; -0.892 ; -0.892       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.DECODE_1013      ;
; -0.892 ; -0.892       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.MULT1_786|datac             ;
; -0.891 ; -0.891       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.DECODE_1013|datac           ;
; -0.889 ; -0.889       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.ADCRD1_901       ;
; -0.888 ; -0.888       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.RET1_695         ;
; -0.888 ; -0.888       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.ADCRD1_901|datac            ;
; -0.888 ; -0.888       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.ANDR_D1_959|datad           ;
; -0.888 ; -0.888       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.DECA1_836|datad             ;
; -0.888 ; -0.888       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.RORC1_854|datad             ;
; -0.887 ; -0.887       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.LOADFLAGS_SZ_659|datad      ;
; -0.887 ; -0.887       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.RET1_695|datac              ;
; -0.885 ; -0.885       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.BRANCH2_930|datad           ;
; -0.885 ; -0.885       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.BRANCH3_919|datad           ;
; -0.885 ; -0.885       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.MULT2_775|datad             ;
; -0.882 ; -0.882       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.ADCRD0_908|datad            ;
; -0.882 ; -0.882       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.LDXI1_818|datad             ;
; -0.882 ; -0.882       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.RORC0_861|datad             ;
; -0.881 ; -0.881       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.PCINC0_677       ;
; -0.881 ; -0.881       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.ANDR_D0_966|datad           ;
; -0.881 ; -0.881       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.DECA0_843|datad             ;
; -0.881 ; -0.881       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.RET0_702|datad              ;
; -0.880 ; -0.880       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.BRANCH0_948|datac           ;
; -0.880 ; -0.880       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.PCINC0_677|datac            ;
; -0.878 ; -0.878       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.BRANCH0_948      ;
; -0.878 ; -0.878       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.CALL0_764|datad             ;
; -0.878 ; -0.878       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.LDAA0_995|datad             ;
; -0.878 ; -0.878       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.STAA0_890|datad             ;
; -0.876 ; -0.876       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.LDAA_X_807|datad            ;
; -0.876 ; -0.876       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.LDAD_800|datad              ;
; -0.876 ; -0.876       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.LDAI_1002|datad             ;
; -0.876 ; -0.876       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.MULT0_793|datad             ;
; -0.874 ; -0.874       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.CALL1_757        ;
; -0.874 ; -0.874       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.CALL2_746        ;
; -0.874 ; -0.874       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.CALL3_735        ;
; -0.874 ; -0.874       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.CALL4_724        ;
; -0.874 ; -0.874       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.CALL5_713        ;
; -0.874 ; -0.874       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.LDAA1_988        ;
; -0.874 ; -0.874       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.LDAA2_977        ;
; -0.874 ; -0.874       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.STAA1_883        ;
; -0.874 ; -0.874       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.STAA2_872        ;
; -0.874 ; -0.874       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.LDXI0_825|datad             ;
; -0.869 ; -0.869       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|Selector49~0clkctrl|inclk[0]          ;
; -0.869 ; -0.869       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|Selector49~0clkctrl|outclk            ;
; -0.868 ; -0.868       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.ANDR_D1_959      ;
; -0.868 ; -0.868       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.DECA1_836        ;
; -0.868 ; -0.868       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.RORC1_854        ;
; -0.867 ; -0.867       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.LOADFLAGS_SZ_659 ;
; -0.865 ; -0.865       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.BRANCH2_930      ;
; -0.865 ; -0.865       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.BRANCH3_919      ;
; -0.865 ; -0.865       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.MULT2_775        ;
; -0.862 ; -0.862       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.ADCRD0_908       ;
; -0.862 ; -0.862       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.LDXI1_818        ;
; -0.862 ; -0.862       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.RORC0_861        ;
; -0.861 ; -0.861       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.ANDR_D0_966      ;
; -0.861 ; -0.861       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.DECA0_843        ;
; -0.861 ; -0.861       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.RET0_702         ;
; -0.861 ; -0.861       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|Mux4~11clkctrl|inclk[0]               ;
; -0.861 ; -0.861       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|Mux4~11clkctrl|outclk                 ;
; -0.858 ; -0.858       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.CALL0_764        ;
; -0.858 ; -0.858       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.LDAA0_995        ;
; -0.858 ; -0.858       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.STAA0_890        ;
; -0.856 ; -0.856       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.LDAA_X_807       ;
; -0.856 ; -0.856       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.LDAD_800         ;
; -0.856 ; -0.856       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.LDAI_1002        ;
; -0.856 ; -0.856       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.MULT0_793        ;
; -0.854 ; -0.854       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.LDXI0_825        ;
; -0.847 ; -0.847       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|Selector49~0|datad                    ;
; -0.829 ; -0.829       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|Mux4~11|combout                       ;
; -0.827 ; -0.827       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|Selector49~0|combout                  ;
; -0.557 ; -0.557       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Rise       ; Controller|Selector49~0|combout                  ;
; -0.554 ; -0.554       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Rise       ; Controller|Mux4~11|combout                       ;
; -0.537 ; -0.537       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Rise       ; Controller|Selector49~0|datad                    ;
; -0.531 ; -0.531       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.LDXI0_825        ;
; -0.530 ; -0.530       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.LDAA_X_807       ;
; -0.530 ; -0.530       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.LDAD_800         ;
; -0.530 ; -0.530       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.LDAI_1002        ;
; -0.530 ; -0.530       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.MULT0_793        ;
; -0.528 ; -0.528       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.CALL0_764        ;
; -0.528 ; -0.528       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.LDAA0_995        ;
; -0.528 ; -0.528       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.STAA0_890        ;
; -0.525 ; -0.525       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.RET0_702         ;
; -0.524 ; -0.524       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.ADCRD0_908       ;
; -0.524 ; -0.524       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.ANDR_D0_966      ;
; -0.524 ; -0.524       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.DECA0_843        ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'Controller:Controller|state.DECODE'                                                                               ;
+-------+--------------+----------------+------------------+------------------------------------+------------+--------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                              ; Clock Edge ; Target                                           ;
+-------+--------------+----------------+------------------+------------------------------------+------------+--------------------------------------------------+
; 0.438 ; 0.438        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Rise       ; Controller|Selector49~0|datac                    ;
; 0.444 ; 0.444        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Fall       ; Controller|Selector49~0|combout                  ;
; 0.479 ; 0.479        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.LDXI1_818        ;
; 0.482 ; 0.482        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.BRANCH2_930      ;
; 0.482 ; 0.482        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.BRANCH3_919      ;
; 0.482 ; 0.482        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.MULT2_775        ;
; 0.484 ; 0.484        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.LOADFLAGS_SZ_659 ;
; 0.485 ; 0.485        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.ANDR_D1_959      ;
; 0.485 ; 0.485        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.DECA1_836        ;
; 0.485 ; 0.485        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.RORC1_854        ;
; 0.486 ; 0.486        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Fall       ; Controller|Selector49~0clkctrl|inclk[0]          ;
; 0.486 ; 0.486        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Fall       ; Controller|Selector49~0clkctrl|outclk            ;
; 0.487 ; 0.487        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.BRANCH1_941      ;
; 0.487 ; 0.487        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.FETCH_1024       ;
; 0.487 ; 0.487        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.CALL1_757|datad             ;
; 0.487 ; 0.487        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.CALL3_735|datad             ;
; 0.487 ; 0.487        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.LDAA2_977|datad             ;
; 0.488 ; 0.488        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.PCINC1_670       ;
; 0.488 ; 0.488        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.BRANCH1_941|datac           ;
; 0.488 ; 0.488        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.CALL2_746|datad             ;
; 0.488 ; 0.488        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.CALL4_724|datad             ;
; 0.488 ; 0.488        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.CALL5_713|datad             ;
; 0.488 ; 0.488        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.FETCH_1024|datac            ;
; 0.488 ; 0.488        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.LDAA1_988|datad             ;
; 0.488 ; 0.488        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.STAA1_883|datad             ;
; 0.488 ; 0.488        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.STAA2_872|datad             ;
; 0.489 ; 0.489        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.MULT1_786        ;
; 0.489 ; 0.489        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.PCINC1_670|datac            ;
; 0.490 ; 0.490        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.DECODE_1013      ;
; 0.490 ; 0.490        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.MULT1_786|datac             ;
; 0.491 ; 0.491        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.CALL1_757        ;
; 0.491 ; 0.491        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.CALL2_746        ;
; 0.491 ; 0.491        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.CALL3_735        ;
; 0.491 ; 0.491        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.CALL4_724        ;
; 0.491 ; 0.491        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.CALL5_713        ;
; 0.491 ; 0.491        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.LDAA1_988        ;
; 0.491 ; 0.491        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.LDAA2_977        ;
; 0.491 ; 0.491        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.STAA1_883        ;
; 0.491 ; 0.491        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.STAA2_872        ;
; 0.491 ; 0.491        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.DECODE_1013|datac           ;
; 0.493 ; 0.493        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.ADCRD1_901       ;
; 0.493 ; 0.493        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.RET1_695         ;
; 0.494 ; 0.494        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.ADCRD1_901|datac            ;
; 0.494 ; 0.494        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.ANDR_D1_959|datad           ;
; 0.494 ; 0.494        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.LOADFLAGS_SZ_659|datad      ;
; 0.494 ; 0.494        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.RET1_695|datac              ;
; 0.494 ; 0.494        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.RORC1_854|datad             ;
; 0.495 ; 0.495        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.DECA1_836|datad             ;
; 0.496 ; 0.496        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.BRANCH3_919|datad           ;
; 0.497 ; 0.497        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.BRANCH2_930|datad           ;
; 0.497 ; 0.497        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.MULT2_775|datad             ;
; 0.499 ; 0.499        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.LDXI1_818|datad             ;
; 0.499 ; 0.499        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.LDXI1_818|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Rise       ; Controller|state.DECODE|q                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Rise       ; Controller|state.DECODE|q                        ;
; 0.502 ; 0.502        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.BRANCH2_930|datad           ;
; 0.502 ; 0.502        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.BRANCH3_919|datad           ;
; 0.502 ; 0.502        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.MULT2_775|datad             ;
; 0.504 ; 0.504        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.LOADFLAGS_SZ_659|datad      ;
; 0.504 ; 0.504        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.RET1_695|datac              ;
; 0.505 ; 0.505        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.RET1_695         ;
; 0.505 ; 0.505        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.ADCRD1_901|datac            ;
; 0.505 ; 0.505        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.ANDR_D1_959|datad           ;
; 0.505 ; 0.505        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.DECA1_836|datad             ;
; 0.505 ; 0.505        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.RORC1_854|datad             ;
; 0.506 ; 0.506        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.ADCRD1_901       ;
; 0.507 ; 0.507        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.CALL1_757        ;
; 0.507 ; 0.507        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.CALL3_735        ;
; 0.507 ; 0.507        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.LDAA2_977        ;
; 0.508 ; 0.508        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.CALL2_746        ;
; 0.508 ; 0.508        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.CALL4_724        ;
; 0.508 ; 0.508        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.CALL5_713        ;
; 0.508 ; 0.508        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.LDAA1_988        ;
; 0.508 ; 0.508        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.STAA1_883        ;
; 0.508 ; 0.508        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.STAA2_872        ;
; 0.508 ; 0.508        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.DECODE_1013|datac           ;
; 0.509 ; 0.509        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.DECODE_1013      ;
; 0.509 ; 0.509        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.MULT1_786|datac             ;
; 0.510 ; 0.510        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.MULT1_786        ;
; 0.510 ; 0.510        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.FETCH_1024|datac            ;
; 0.510 ; 0.510        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.PCINC1_670|datac            ;
; 0.511 ; 0.511        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.FETCH_1024       ;
; 0.511 ; 0.511        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.PCINC1_670       ;
; 0.511 ; 0.511        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.BRANCH1_941|datac           ;
; 0.511 ; 0.511        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.CALL1_757|datad             ;
; 0.511 ; 0.511        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.CALL2_746|datad             ;
; 0.511 ; 0.511        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.CALL3_735|datad             ;
; 0.511 ; 0.511        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.CALL4_724|datad             ;
; 0.511 ; 0.511        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.CALL5_713|datad             ;
; 0.511 ; 0.511        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.LDAA1_988|datad             ;
; 0.511 ; 0.511        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.LDAA2_977|datad             ;
; 0.511 ; 0.511        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.STAA1_883|datad             ;
; 0.511 ; 0.511        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.STAA2_872|datad             ;
; 0.512 ; 0.512        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.BRANCH1_941      ;
; 0.512 ; 0.512        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Fall       ; Controller|Selector49~0clkctrl|inclk[0]          ;
; 0.512 ; 0.512        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Fall       ; Controller|Selector49~0clkctrl|outclk            ;
; 0.514 ; 0.514        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.ANDR_D1_959      ;
; 0.514 ; 0.514        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.LOADFLAGS_SZ_659 ;
; 0.514 ; 0.514        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.RORC1_854        ;
; 0.515 ; 0.515        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.DECA1_836        ;
+-------+--------------+----------------+------------------+------------------------------------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Setup Times                                                                                ;
+---------------+-----------------------+-------+-------+------------+-----------------------+
; Data Port     ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+---------------+-----------------------+-------+-------+------------+-----------------------+
; IN0_INPUT[*]  ; CLK                   ; 3.581 ; 4.163 ; Rise       ; CLK                   ;
;  IN0_INPUT[0] ; CLK                   ; 2.931 ; 3.428 ; Rise       ; CLK                   ;
;  IN0_INPUT[1] ; CLK                   ; 3.560 ; 4.156 ; Rise       ; CLK                   ;
;  IN0_INPUT[2] ; CLK                   ; 3.384 ; 4.021 ; Rise       ; CLK                   ;
;  IN0_INPUT[3] ; CLK                   ; 3.547 ; 4.063 ; Rise       ; CLK                   ;
;  IN0_INPUT[4] ; CLK                   ; 2.810 ; 3.401 ; Rise       ; CLK                   ;
;  IN0_INPUT[5] ; CLK                   ; 3.446 ; 4.095 ; Rise       ; CLK                   ;
;  IN0_INPUT[6] ; CLK                   ; 3.581 ; 4.163 ; Rise       ; CLK                   ;
;  IN0_INPUT[7] ; CLK                   ; 3.515 ; 4.123 ; Rise       ; CLK                   ;
; IN1_INPUT[*]  ; CLK                   ; 2.864 ; 3.401 ; Rise       ; CLK                   ;
;  IN1_INPUT[0] ; CLK                   ; 2.740 ; 3.257 ; Rise       ; CLK                   ;
;  IN1_INPUT[1] ; CLK                   ; 2.478 ; 2.959 ; Rise       ; CLK                   ;
;  IN1_INPUT[2] ; CLK                   ; 2.559 ; 2.986 ; Rise       ; CLK                   ;
;  IN1_INPUT[3] ; CLK                   ; 2.126 ; 2.552 ; Rise       ; CLK                   ;
;  IN1_INPUT[4] ; CLK                   ; 1.949 ; 2.445 ; Rise       ; CLK                   ;
;  IN1_INPUT[5] ; CLK                   ; 2.473 ; 2.935 ; Rise       ; CLK                   ;
;  IN1_INPUT[6] ; CLK                   ; 2.638 ; 3.102 ; Rise       ; CLK                   ;
;  IN1_INPUT[7] ; CLK                   ; 2.864 ; 3.401 ; Rise       ; CLK                   ;
; IN0_INPUT[*]  ; slowCLK:slowCLK|onoff ; 4.815 ; 5.432 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN0_INPUT[0] ; slowCLK:slowCLK|onoff ; 4.050 ; 4.548 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN0_INPUT[1] ; slowCLK:slowCLK|onoff ; 4.763 ; 5.392 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN0_INPUT[2] ; slowCLK:slowCLK|onoff ; 4.696 ; 5.362 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN0_INPUT[3] ; slowCLK:slowCLK|onoff ; 4.577 ; 5.101 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN0_INPUT[4] ; slowCLK:slowCLK|onoff ; 4.183 ; 4.796 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN0_INPUT[5] ; slowCLK:slowCLK|onoff ; 4.605 ; 5.252 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN0_INPUT[6] ; slowCLK:slowCLK|onoff ; 4.740 ; 5.341 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN0_INPUT[7] ; slowCLK:slowCLK|onoff ; 4.815 ; 5.432 ; Rise       ; slowCLK:slowCLK|onoff ;
; IN1_INPUT[*]  ; slowCLK:slowCLK|onoff ; 4.164 ; 4.710 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN1_INPUT[0] ; slowCLK:slowCLK|onoff ; 3.859 ; 4.377 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN1_INPUT[1] ; slowCLK:slowCLK|onoff ; 3.681 ; 4.195 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN1_INPUT[2] ; slowCLK:slowCLK|onoff ; 3.871 ; 4.327 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN1_INPUT[3] ; slowCLK:slowCLK|onoff ; 3.156 ; 3.590 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN1_INPUT[4] ; slowCLK:slowCLK|onoff ; 3.322 ; 3.840 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN1_INPUT[5] ; slowCLK:slowCLK|onoff ; 3.632 ; 4.092 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN1_INPUT[6] ; slowCLK:slowCLK|onoff ; 3.797 ; 4.280 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN1_INPUT[7] ; slowCLK:slowCLK|onoff ; 4.164 ; 4.710 ; Rise       ; slowCLK:slowCLK|onoff ;
+---------------+-----------------------+-------+-------+------------+-----------------------+


+----------------------------------------------------------------------------------------------+
; Hold Times                                                                                   ;
+---------------+-----------------------+--------+--------+------------+-----------------------+
; Data Port     ; Clock Port            ; Rise   ; Fall   ; Clock Edge ; Clock Reference       ;
+---------------+-----------------------+--------+--------+------------+-----------------------+
; IN0_INPUT[*]  ; CLK                   ; -2.390 ; -2.965 ; Rise       ; CLK                   ;
;  IN0_INPUT[0] ; CLK                   ; -2.506 ; -2.989 ; Rise       ; CLK                   ;
;  IN0_INPUT[1] ; CLK                   ; -3.093 ; -3.642 ; Rise       ; CLK                   ;
;  IN0_INPUT[2] ; CLK                   ; -2.925 ; -3.512 ; Rise       ; CLK                   ;
;  IN0_INPUT[3] ; CLK                   ; -3.084 ; -3.551 ; Rise       ; CLK                   ;
;  IN0_INPUT[4] ; CLK                   ; -2.390 ; -2.965 ; Rise       ; CLK                   ;
;  IN0_INPUT[5] ; CLK                   ; -2.989 ; -3.581 ; Rise       ; CLK                   ;
;  IN0_INPUT[6] ; CLK                   ; -3.116 ; -3.649 ; Rise       ; CLK                   ;
;  IN0_INPUT[7] ; CLK                   ; -3.017 ; -3.578 ; Rise       ; CLK                   ;
; IN1_INPUT[*]  ; CLK                   ; -1.567 ; -2.049 ; Rise       ; CLK                   ;
;  IN1_INPUT[0] ; CLK                   ; -2.327 ; -2.828 ; Rise       ; CLK                   ;
;  IN1_INPUT[1] ; CLK                   ; -2.075 ; -2.541 ; Rise       ; CLK                   ;
;  IN1_INPUT[2] ; CLK                   ; -2.153 ; -2.567 ; Rise       ; CLK                   ;
;  IN1_INPUT[3] ; CLK                   ; -1.736 ; -2.151 ; Rise       ; CLK                   ;
;  IN1_INPUT[4] ; CLK                   ; -1.567 ; -2.049 ; Rise       ; CLK                   ;
;  IN1_INPUT[5] ; CLK                   ; -2.071 ; -2.517 ; Rise       ; CLK                   ;
;  IN1_INPUT[6] ; CLK                   ; -2.228 ; -2.678 ; Rise       ; CLK                   ;
;  IN1_INPUT[7] ; CLK                   ; -2.446 ; -2.967 ; Rise       ; CLK                   ;
; IN0_INPUT[*]  ; slowCLK:slowCLK|onoff ; -1.421 ; -1.892 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN0_INPUT[0] ; slowCLK:slowCLK|onoff ; -1.421 ; -1.892 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN0_INPUT[1] ; slowCLK:slowCLK|onoff ; -3.802 ; -4.334 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN0_INPUT[2] ; slowCLK:slowCLK|onoff ; -3.695 ; -4.342 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN0_INPUT[3] ; slowCLK:slowCLK|onoff ; -3.749 ; -4.225 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN0_INPUT[4] ; slowCLK:slowCLK|onoff ; -3.213 ; -3.795 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN0_INPUT[5] ; slowCLK:slowCLK|onoff ; -3.694 ; -4.312 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN0_INPUT[6] ; slowCLK:slowCLK|onoff ; -3.713 ; -4.266 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN0_INPUT[7] ; slowCLK:slowCLK|onoff ; -3.846 ; -4.409 ; Rise       ; slowCLK:slowCLK|onoff ;
; IN1_INPUT[*]  ; slowCLK:slowCLK|onoff ; -1.242 ; -1.731 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN1_INPUT[0] ; slowCLK:slowCLK|onoff ; -1.242 ; -1.731 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN1_INPUT[1] ; slowCLK:slowCLK|onoff ; -2.784 ; -3.233 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN1_INPUT[2] ; slowCLK:slowCLK|onoff ; -2.923 ; -3.397 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN1_INPUT[3] ; slowCLK:slowCLK|onoff ; -2.401 ; -2.825 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN1_INPUT[4] ; slowCLK:slowCLK|onoff ; -2.390 ; -2.879 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN1_INPUT[5] ; slowCLK:slowCLK|onoff ; -2.776 ; -3.248 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN1_INPUT[6] ; slowCLK:slowCLK|onoff ; -2.825 ; -3.295 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN1_INPUT[7] ; slowCLK:slowCLK|onoff ; -3.275 ; -3.798 ; Rise       ; slowCLK:slowCLK|onoff ;
+---------------+-----------------------+--------+--------+------------+-----------------------+


+------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                    ;
+-------------+-----------------------+-------+-------+------------+-----------------------+
; Data Port   ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+-------------+-----------------------+-------+-------+------------+-----------------------+
; led_hi1[*]  ; slowCLK:slowCLK|onoff ; 7.958 ; 8.002 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi1[0] ; slowCLK:slowCLK|onoff ; 7.631 ; 7.693 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi1[1] ; slowCLK:slowCLK|onoff ; 7.321 ; 7.425 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi1[2] ; slowCLK:slowCLK|onoff ; 7.838 ; 7.949 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi1[3] ; slowCLK:slowCLK|onoff ; 7.918 ; 7.969 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi1[4] ; slowCLK:slowCLK|onoff ; 7.648 ; 7.615 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi1[5] ; slowCLK:slowCLK|onoff ; 7.786 ; 7.890 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi1[6] ; slowCLK:slowCLK|onoff ; 7.958 ; 8.002 ; Rise       ; slowCLK:slowCLK|onoff ;
; led_hi3[*]  ; slowCLK:slowCLK|onoff ; 7.339 ; 7.463 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi3[0] ; slowCLK:slowCLK|onoff ; 7.180 ; 7.270 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi3[1] ; slowCLK:slowCLK|onoff ; 7.304 ; 7.463 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi3[2] ; slowCLK:slowCLK|onoff ; 7.284 ; 7.438 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi3[3] ; slowCLK:slowCLK|onoff ; 7.200 ; 7.288 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi3[4] ; slowCLK:slowCLK|onoff ; 7.228 ; 7.264 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi3[5] ; slowCLK:slowCLK|onoff ; 7.339 ; 7.447 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi3[6] ; slowCLK:slowCLK|onoff ; 7.036 ; 7.125 ; Rise       ; slowCLK:slowCLK|onoff ;
; led_lo0[*]  ; slowCLK:slowCLK|onoff ; 7.621 ; 7.654 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo0[0] ; slowCLK:slowCLK|onoff ; 7.211 ; 7.226 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo0[1] ; slowCLK:slowCLK|onoff ; 7.068 ; 7.086 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo0[2] ; slowCLK:slowCLK|onoff ; 7.400 ; 7.518 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo0[3] ; slowCLK:slowCLK|onoff ; 7.033 ; 7.051 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo0[4] ; slowCLK:slowCLK|onoff ; 7.188 ; 7.277 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo0[5] ; slowCLK:slowCLK|onoff ; 7.512 ; 7.547 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo0[6] ; slowCLK:slowCLK|onoff ; 7.621 ; 7.654 ; Rise       ; slowCLK:slowCLK|onoff ;
; led_lo2[*]  ; slowCLK:slowCLK|onoff ; 7.178 ; 7.222 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo2[0] ; slowCLK:slowCLK|onoff ; 7.178 ; 7.222 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo2[1] ; slowCLK:slowCLK|onoff ; 6.885 ; 7.017 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo2[2] ; slowCLK:slowCLK|onoff ; 6.821 ; 6.958 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo2[3] ; slowCLK:slowCLK|onoff ; 6.923 ; 6.985 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo2[4] ; slowCLK:slowCLK|onoff ; 6.764 ; 6.767 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo2[5] ; slowCLK:slowCLK|onoff ; 6.922 ; 6.986 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo2[6] ; slowCLK:slowCLK|onoff ; 6.906 ; 6.961 ; Rise       ; slowCLK:slowCLK|onoff ;
+-------------+-----------------------+-------+-------+------------+-----------------------+


+------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                            ;
+-------------+-----------------------+-------+-------+------------+-----------------------+
; Data Port   ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+-------------+-----------------------+-------+-------+------------+-----------------------+
; led_hi1[*]  ; slowCLK:slowCLK|onoff ; 6.541 ; 6.597 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi1[0] ; slowCLK:slowCLK|onoff ; 6.819 ; 6.870 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi1[1] ; slowCLK:slowCLK|onoff ; 6.541 ; 6.597 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi1[2] ; slowCLK:slowCLK|onoff ; 7.121 ; 7.072 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi1[3] ; slowCLK:slowCLK|onoff ; 7.066 ; 7.121 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi1[4] ; slowCLK:slowCLK|onoff ; 6.782 ; 6.833 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi1[5] ; slowCLK:slowCLK|onoff ; 6.968 ; 7.030 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi1[6] ; slowCLK:slowCLK|onoff ; 6.972 ; 6.989 ; Rise       ; slowCLK:slowCLK|onoff ;
; led_hi3[*]  ; slowCLK:slowCLK|onoff ; 6.485 ; 6.562 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi3[0] ; slowCLK:slowCLK|onoff ; 6.485 ; 6.562 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi3[1] ; slowCLK:slowCLK|onoff ; 6.810 ; 6.903 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi3[2] ; slowCLK:slowCLK|onoff ; 6.882 ; 6.883 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi3[3] ; slowCLK:slowCLK|onoff ; 6.657 ; 6.739 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi3[4] ; slowCLK:slowCLK|onoff ; 6.686 ; 6.776 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi3[5] ; slowCLK:slowCLK|onoff ; 6.663 ; 6.738 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi3[6] ; slowCLK:slowCLK|onoff ; 6.505 ; 6.583 ; Rise       ; slowCLK:slowCLK|onoff ;
; led_lo0[*]  ; slowCLK:slowCLK|onoff ; 6.396 ; 6.454 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo0[0] ; slowCLK:slowCLK|onoff ; 6.628 ; 6.696 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo0[1] ; slowCLK:slowCLK|onoff ; 6.490 ; 6.545 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo0[2] ; slowCLK:slowCLK|onoff ; 6.935 ; 6.948 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo0[3] ; slowCLK:slowCLK|onoff ; 6.396 ; 6.454 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo0[4] ; slowCLK:slowCLK|onoff ; 6.612 ; 6.638 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo0[5] ; slowCLK:slowCLK|onoff ; 6.899 ; 6.932 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo0[6] ; slowCLK:slowCLK|onoff ; 6.826 ; 6.876 ; Rise       ; slowCLK:slowCLK|onoff ;
; led_lo2[*]  ; slowCLK:slowCLK|onoff ; 6.123 ; 6.165 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo2[0] ; slowCLK:slowCLK|onoff ; 6.560 ; 6.614 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo2[1] ; slowCLK:slowCLK|onoff ; 6.382 ; 6.462 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo2[2] ; slowCLK:slowCLK|onoff ; 6.376 ; 6.390 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo2[3] ; slowCLK:slowCLK|onoff ; 6.313 ; 6.385 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo2[4] ; slowCLK:slowCLK|onoff ; 6.123 ; 6.165 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo2[5] ; slowCLK:slowCLK|onoff ; 6.368 ; 6.451 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo2[6] ; slowCLK:slowCLK|onoff ; 6.296 ; 6.367 ; Rise       ; slowCLK:slowCLK|onoff ;
+-------------+-----------------------+-------+-------+------------+-----------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                           ;
+------------+-----------------+------------------------------------+-------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                         ; Note                    ;
+------------+-----------------+------------------------------------+-------------------------+
; 145.01 MHz ; 145.01 MHz      ; slowCLK:slowCLK|onoff              ;                         ;
; 223.61 MHz ; 223.61 MHz      ; CLK                                ;                         ;
; 373.97 MHz ; 140.45 MHz      ; instructionRegister:IR|Data[0]     ; limit due to hold check ;
; 888.1 MHz  ; 888.1 MHz       ; Controller:Controller|state.DECODE ;                         ;
+------------+-----------------+------------------------------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                          ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; slowCLK:slowCLK|onoff              ; -5.896 ; -716.695      ;
; CLK                                ; -4.824 ; -21.532       ;
; Controller:Controller|state.DECODE ; -1.681 ; -31.206       ;
; instructionRegister:IR|Data[0]     ; -1.269 ; -2.564        ;
+------------------------------------+--------+---------------+


+-------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                           ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; instructionRegister:IR|Data[0]     ; -3.539 ; -70.786       ;
; slowCLK:slowCLK|onoff              ; -1.120 ; -1.120        ;
; Controller:Controller|state.DECODE ; -0.643 ; -0.643        ;
; CLK                                ; -0.207 ; -0.286        ;
+------------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                   ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; instructionRegister:IR|Data[0] ; -0.144 ; -0.144        ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                    ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; instructionRegister:IR|Data[0] ; -2.888 ; -40.159       ;
+--------------------------------+--------+---------------+


+-------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary            ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; CLK                                ; -3.000 ; -15.696       ;
; slowCLK:slowCLK|onoff              ; -1.941 ; -178.528      ;
; instructionRegister:IR|Data[0]     ; -0.642 ; -115.800      ;
; Controller:Controller|state.DECODE ; 0.450  ; 0.000         ;
+------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'slowCLK:slowCLK|onoff'                                                                                                                               ;
+--------+------------------------------------+--------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                                    ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+--------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; -5.896 ; Controller:Controller|state.STAA2  ; instructionRegister:IR|Data[1]             ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -1.855     ; 5.036      ;
; -5.861 ; Controller:Controller|state.STAA2  ; PC:ProgramCounter|tempCount[1]             ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.055     ; 6.801      ;
; -5.836 ; Controller:Controller|state.STAA2  ; accumulatorRegister:A|Data[4]~_Duplicate_1 ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.049     ; 6.782      ;
; -5.828 ; Controller:Controller|state.STAA2  ; indexReg:indexRegister|tempCount[1]        ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.056     ; 6.767      ;
; -5.798 ; Controller:Controller|state.STAA2  ; AR_L:AddressRegisterLow|tempAddress[1]     ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.055     ; 6.738      ;
; -5.794 ; Controller:Controller|state.LDAA_X ; instructionRegister:IR|Data[1]             ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -1.853     ; 4.936      ;
; -5.790 ; Controller:Controller|state.STAA2  ; indexReg:indexRegister|tempCount[4]        ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.045     ; 6.740      ;
; -5.777 ; Controller:Controller|state.STAA2  ; PC:ProgramCounter|tempCount[4]             ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.059     ; 6.713      ;
; -5.775 ; Controller:Controller|state.STAA2  ; instructionRegister:IR|Data[7]             ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -1.941     ; 4.829      ;
; -5.773 ; Controller:Controller|state.STAA2  ; accumulatorRegister:A|Data[1]~_Duplicate_1 ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.049     ; 6.719      ;
; -5.771 ; Controller:Controller|state.LDAA2  ; instructionRegister:IR|Data[1]             ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -1.855     ; 4.911      ;
; -5.770 ; Controller:Controller|state.STAA2  ; outputPort:OUT0|Data[1]                    ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.060     ; 6.705      ;
; -5.763 ; Controller:Controller|state.STAA2  ; dataRegister:D|Data[2]                     ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.057     ; 6.701      ;
; -5.759 ; Controller:Controller|state.LDAA_X ; PC:ProgramCounter|tempCount[1]             ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.053     ; 6.701      ;
; -5.757 ; Controller:Controller|state.STAA2  ; dataRegister:D|Data[4]                     ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.049     ; 6.703      ;
; -5.749 ; Controller:Controller|state.STAA2  ; PC:ProgramCounter|tempCount[9]             ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.059     ; 6.685      ;
; -5.736 ; Controller:Controller|state.LDAA2  ; PC:ProgramCounter|tempCount[1]             ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.055     ; 6.676      ;
; -5.734 ; Controller:Controller|state.LDAA_X ; accumulatorRegister:A|Data[4]~_Duplicate_1 ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.047     ; 6.682      ;
; -5.726 ; Controller:Controller|state.LDAA_X ; indexReg:indexRegister|tempCount[1]        ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.054     ; 6.667      ;
; -5.724 ; Controller:Controller|state.STAA2  ; indexReg:indexRegister|tempCount[12]       ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.053     ; 6.666      ;
; -5.719 ; Controller:Controller|state.STAA2  ; indexReg:indexRegister|tempCount[9]        ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.053     ; 6.661      ;
; -5.717 ; Controller:Controller|state.STAA2  ; PC:ProgramCounter|tempCount[12]            ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.059     ; 6.653      ;
; -5.717 ; Controller:Controller|state.STAA2  ; instructionRegister:IR|Data[2]             ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -1.724     ; 4.988      ;
; -5.711 ; Controller:Controller|state.LDAA2  ; accumulatorRegister:A|Data[4]~_Duplicate_1 ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.049     ; 6.657      ;
; -5.705 ; Controller:Controller|state.STAA2  ; instructionRegister:IR|Data[4]             ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -1.855     ; 4.845      ;
; -5.703 ; Controller:Controller|state.LDAA2  ; indexReg:indexRegister|tempCount[1]        ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.056     ; 6.642      ;
; -5.699 ; Controller:Controller|state.STAA2  ; AR_L:AddressRegisterLow|tempAddress[3]     ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.053     ; 6.641      ;
; -5.699 ; Controller:Controller|state.STAA2  ; AR_H:AddressRegisterHigh|tempAddress[3]    ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.053     ; 6.641      ;
; -5.696 ; Controller:Controller|state.LDAA_X ; AR_L:AddressRegisterLow|tempAddress[1]     ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.053     ; 6.638      ;
; -5.692 ; Controller:Controller|state.STAA2  ; dataRegister:D|Data[1]                     ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.057     ; 6.630      ;
; -5.688 ; Controller:Controller|state.LDAA_X ; indexReg:indexRegister|tempCount[4]        ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.043     ; 6.640      ;
; -5.679 ; Controller:Controller|state.STAA2  ; outputPort:OUT1|Data[4]                    ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.054     ; 6.620      ;
; -5.675 ; Controller:Controller|state.LDAA_X ; PC:ProgramCounter|tempCount[4]             ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.057     ; 6.613      ;
; -5.673 ; Controller:Controller|state.STAA2  ; outputPort:OUT1|Data[1]                    ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.054     ; 6.614      ;
; -5.673 ; Controller:Controller|state.LDAA2  ; AR_L:AddressRegisterLow|tempAddress[1]     ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.055     ; 6.613      ;
; -5.671 ; Controller:Controller|state.LDAA_X ; accumulatorRegister:A|Data[1]~_Duplicate_1 ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.047     ; 6.619      ;
; -5.668 ; Controller:Controller|state.LDAA_X ; outputPort:OUT0|Data[1]                    ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.058     ; 6.605      ;
; -5.665 ; Controller:Controller|state.LDAA2  ; indexReg:indexRegister|tempCount[4]        ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.045     ; 6.615      ;
; -5.661 ; Controller:Controller|state.LDAA_X ; dataRegister:D|Data[2]                     ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.055     ; 6.601      ;
; -5.658 ; Controller:Controller|state.STAA2  ; AR_H:AddressRegisterHigh|tempAddress[2]    ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.053     ; 6.600      ;
; -5.656 ; Controller:Controller|state.STAA2  ; indexReg:indexRegister|tempCount[11]       ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.052     ; 6.599      ;
; -5.655 ; Controller:Controller|state.LDAA_X ; dataRegister:D|Data[4]                     ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.047     ; 6.603      ;
; -5.652 ; Controller:Controller|state.STAA2  ; AR_L:AddressRegisterLow|tempAddress[4]     ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.053     ; 6.594      ;
; -5.652 ; Controller:Controller|state.LDAA2  ; PC:ProgramCounter|tempCount[4]             ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.059     ; 6.588      ;
; -5.649 ; Controller:Controller|state.STAA2  ; AR_L:AddressRegisterLow|tempAddress[2]     ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.053     ; 6.591      ;
; -5.648 ; Controller:Controller|state.LDAA2  ; accumulatorRegister:A|Data[1]~_Duplicate_1 ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.049     ; 6.594      ;
; -5.647 ; Controller:Controller|state.STAA2  ; PC:ProgramCounter|tempCount[3]             ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.059     ; 6.583      ;
; -5.647 ; Controller:Controller|state.LDAA_X ; PC:ProgramCounter|tempCount[9]             ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.057     ; 6.585      ;
; -5.645 ; Controller:Controller|state.STAA2  ; PC:ProgramCounter|tempCount[11]            ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.059     ; 6.581      ;
; -5.645 ; Controller:Controller|state.LDAA2  ; outputPort:OUT0|Data[1]                    ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.060     ; 6.580      ;
; -5.642 ; Controller:Controller|state.STAA2  ; AR_H:AddressRegisterHigh|tempAddress[4]    ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.053     ; 6.584      ;
; -5.641 ; Controller:Controller|state.STAA2  ; PC:ProgramCounter|tempCount[5]             ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.059     ; 6.577      ;
; -5.641 ; Controller:Controller|state.STAA2  ; PC:ProgramCounter|tempCount[13]            ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.059     ; 6.577      ;
; -5.641 ; Controller:Controller|state.LDAA2  ; instructionRegister:IR|Data[7]             ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -1.941     ; 4.695      ;
; -5.639 ; Controller:Controller|state.STAA2  ; outputPort:OUT0|Data[2]                    ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.060     ; 6.574      ;
; -5.638 ; Controller:Controller|state.LDAA2  ; dataRegister:D|Data[2]                     ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.057     ; 6.576      ;
; -5.636 ; Controller:Controller|state.STAA2  ; indexReg:indexRegister|tempCount[10]       ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.053     ; 6.578      ;
; -5.632 ; Controller:Controller|state.LDAA2  ; dataRegister:D|Data[4]                     ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.049     ; 6.578      ;
; -5.629 ; Controller:Controller|state.STAA2  ; AR_H:AddressRegisterHigh|tempAddress[1]    ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.053     ; 6.571      ;
; -5.628 ; Controller:Controller|state.STAA2  ; outputPort:OUT0|Data[4]                    ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.060     ; 6.563      ;
; -5.624 ; Controller:Controller|state.LDAA2  ; PC:ProgramCounter|tempCount[9]             ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.059     ; 6.560      ;
; -5.622 ; Controller:Controller|state.LDAA_X ; indexReg:indexRegister|tempCount[12]       ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.051     ; 6.566      ;
; -5.618 ; Controller:Controller|state.STAA2  ; AR_L:AddressRegisterLow|tempAddress[7]     ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.053     ; 6.560      ;
; -5.618 ; Controller:Controller|state.STAA2  ; accumulatorRegister:A|Data[3]              ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.171     ; 6.266      ;
; -5.616 ; Controller:Controller|state.LDAA_X ; indexReg:indexRegister|tempCount[9]        ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.051     ; 6.560      ;
; -5.615 ; Controller:Controller|state.LDAA_X ; PC:ProgramCounter|tempCount[12]            ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.057     ; 6.553      ;
; -5.615 ; Controller:Controller|state.LDAA_X ; instructionRegister:IR|Data[2]             ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -1.722     ; 4.888      ;
; -5.613 ; Controller:Controller|state.STAA2  ; AR_L:AddressRegisterLow|tempAddress[6]     ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.053     ; 6.555      ;
; -5.613 ; Controller:Controller|state.STAA2  ; outputPort:OUT1|Data[2]                    ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.054     ; 6.554      ;
; -5.612 ; Controller:Controller|state.LDAA_X ; instructionRegister:IR|Data[7]             ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -1.939     ; 4.668      ;
; -5.611 ; Controller:Controller|state.STAA2  ; AR_H:AddressRegisterHigh|tempAddress[6]    ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.053     ; 6.553      ;
; -5.608 ; Controller:Controller|state.STAA2  ; outputPort:OUT0|Data[6]                    ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.059     ; 6.544      ;
; -5.603 ; Controller:Controller|state.LDAA_X ; instructionRegister:IR|Data[4]             ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -1.853     ; 4.745      ;
; -5.601 ; Controller:Controller|state.STAA2  ; instructionRegister:IR|Data[3]             ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -1.855     ; 4.741      ;
; -5.599 ; Controller:Controller|state.LDAA2  ; indexReg:indexRegister|tempCount[12]       ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.053     ; 6.541      ;
; -5.597 ; Controller:Controller|state.LDAA_X ; AR_L:AddressRegisterLow|tempAddress[3]     ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.051     ; 6.541      ;
; -5.597 ; Controller:Controller|state.LDAA_X ; AR_H:AddressRegisterHigh|tempAddress[3]    ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.051     ; 6.541      ;
; -5.594 ; Controller:Controller|state.STAA2  ; instructionRegister:IR|Data[5]             ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -1.724     ; 4.865      ;
; -5.593 ; Controller:Controller|state.STAA2  ; outputPort:OUT1|Data[7]                    ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.054     ; 6.534      ;
; -5.593 ; Controller:Controller|state.LDAA2  ; indexReg:indexRegister|tempCount[9]        ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.053     ; 6.535      ;
; -5.592 ; Controller:Controller|state.LDAA2  ; PC:ProgramCounter|tempCount[12]            ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.059     ; 6.528      ;
; -5.592 ; Controller:Controller|state.LDAA2  ; instructionRegister:IR|Data[2]             ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -1.724     ; 4.863      ;
; -5.590 ; Controller:Controller|state.LDAA_X ; dataRegister:D|Data[1]                     ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.055     ; 6.530      ;
; -5.583 ; Controller:Controller|state.STAA2  ; outputPort:OUT0|Data[7]                    ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.060     ; 6.518      ;
; -5.581 ; Controller:Controller|state.STAA2  ; dataRegister:D|Data[6]                     ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.049     ; 6.527      ;
; -5.580 ; Controller:Controller|state.LDAA2  ; instructionRegister:IR|Data[4]             ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -1.855     ; 4.720      ;
; -5.579 ; Controller:Controller|state.STAA2  ; instructionRegister:IR|Data[6]             ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -1.724     ; 4.850      ;
; -5.579 ; Controller:Controller|state.STAA2  ; accumulatorRegister:A|Data[6]~_Duplicate_1 ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.049     ; 6.525      ;
; -5.577 ; Controller:Controller|state.LDAA_X ; outputPort:OUT1|Data[4]                    ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.052     ; 6.520      ;
; -5.574 ; Controller:Controller|state.STAA2  ; PC:ProgramCounter|tempCount[7]             ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.060     ; 6.509      ;
; -5.574 ; Controller:Controller|state.LDAA2  ; AR_L:AddressRegisterLow|tempAddress[3]     ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.053     ; 6.516      ;
; -5.574 ; Controller:Controller|state.LDAA2  ; AR_H:AddressRegisterHigh|tempAddress[3]    ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.053     ; 6.516      ;
; -5.571 ; Controller:Controller|state.LDAA_X ; outputPort:OUT1|Data[1]                    ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.052     ; 6.514      ;
; -5.568 ; Controller:Controller|state.STAA2  ; indexReg:indexRegister|tempCount[15]       ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.052     ; 6.511      ;
; -5.567 ; Controller:Controller|state.LDAA2  ; dataRegister:D|Data[1]                     ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.057     ; 6.505      ;
; -5.564 ; PC:ProgramCounter|tempCount[5]     ; instructionRegister:IR|Data[1]             ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -1.850     ; 4.709      ;
; -5.562 ; Controller:Controller|state.STAA2  ; outputPort:OUT1|Data[5]                    ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.054     ; 6.503      ;
; -5.561 ; Controller:Controller|state.STAA2  ; indexReg:indexRegister|tempCount[3]        ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.045     ; 6.511      ;
; -5.560 ; Controller:Controller|state.STAA2  ; outputPort:OUT0|Data[3]                    ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.060     ; 6.495      ;
; -5.556 ; Controller:Controller|state.STAA2  ; outputPort:OUT1|Data[6]                    ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.054     ; 6.497      ;
+--------+------------------------------------+--------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                                                                                                                                   ;
+--------+-----------------------------------------+-------------------------------------------------------------------------------------------------------------------+-----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                                                                                           ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-------------------------------------------------------------------------------------------------------------------+-----------------------+-------------+--------------+------------+------------+
; -4.824 ; Controller:Controller|state.STAA2       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.492     ; 5.342      ;
; -4.722 ; Controller:Controller|state.LDAA_X      ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.490     ; 5.242      ;
; -4.699 ; Controller:Controller|state.LDAA2       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.492     ; 5.217      ;
; -4.492 ; PC:ProgramCounter|tempCount[5]          ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.487     ; 5.015      ;
; -4.424 ; PC:ProgramCounter|tempCount[9]          ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.487     ; 4.947      ;
; -4.248 ; Controller:Controller|state.MULT2       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.491     ; 4.767      ;
; -4.214 ; indexReg:indexRegister|tempCount[7]     ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.488     ; 4.736      ;
; -4.180 ; indexReg:indexRegister|tempCount[2]     ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.490     ; 4.700      ;
; -4.178 ; PC:ProgramCounter|tempCount[13]         ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.487     ; 4.701      ;
; -4.163 ; PC:ProgramCounter|tempCount[3]          ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.487     ; 4.686      ;
; -4.150 ; PC:ProgramCounter|tempCount[7]          ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.485     ; 4.675      ;
; -4.119 ; indexReg:indexRegister|tempCount[6]     ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.490     ; 4.639      ;
; -4.107 ; PC:ProgramCounter|tempCount[1]          ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.491     ; 4.626      ;
; -4.105 ; Controller:Controller|state.CALL1       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.492     ; 4.623      ;
; -4.097 ; Controller:Controller|state.LDXI0       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.488     ; 4.619      ;
; -4.090 ; PC:ProgramCounter|tempCount[2]          ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.487     ; 4.613      ;
; -4.080 ; Controller:Controller|state.RET0        ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.490     ; 4.600      ;
; -4.077 ; AR_L:AddressRegisterLow|tempAddress[5]  ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.490     ; 4.597      ;
; -4.060 ; indexReg:indexRegister|tempCount[8]     ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.492     ; 4.578      ;
; -4.045 ; Controller:Controller|state.ADCRD1      ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.490     ; 4.565      ;
; -4.041 ; indexReg:indexRegister|tempCount[9]     ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.493     ; 4.558      ;
; -4.038 ; indexReg:indexRegister|tempCount[1]     ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.490     ; 4.558      ;
; -4.017 ; Controller:Controller|state.FETCH       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.488     ; 4.539      ;
; -4.013 ; Controller:Controller|state.LDAA1       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.492     ; 4.531      ;
; -4.010 ; Controller:Controller|state.ANDR_D1     ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.490     ; 4.530      ;
; -4.005 ; Controller:Controller|state.RORC1       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.490     ; 4.525      ;
; -3.997 ; PC:ProgramCounter|tempCount[10]         ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.487     ; 4.520      ;
; -3.972 ; Controller:Controller|state.DECA1       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.490     ; 4.492      ;
; -3.954 ; Controller:Controller|state.RET1        ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.490     ; 4.474      ;
; -3.952 ; Controller:Controller|state.LDAI        ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.490     ; 4.472      ;
; -3.951 ; indexReg:indexRegister|tempCount[10]    ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.493     ; 4.468      ;
; -3.940 ; AR_H:AddressRegisterHigh|tempAddress[1] ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.493     ; 4.457      ;
; -3.927 ; AR_L:AddressRegisterLow|tempAddress[1]  ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.491     ; 4.446      ;
; -3.894 ; indexReg:indexRegister|tempCount[11]    ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.494     ; 4.410      ;
; -3.889 ; Controller:Controller|state.LDAD        ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.491     ; 4.408      ;
; -3.885 ; indexReg:indexRegister|tempCount[14]    ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.494     ; 4.401      ;
; -3.875 ; Controller:Controller|state.STAA1       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.492     ; 4.393      ;
; -3.852 ; Controller:Controller|state.CALL1       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_we_reg       ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.496     ; 4.366      ;
; -3.852 ; Controller:Controller|state.CALL1       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_re_reg       ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.496     ; 4.366      ;
; -3.852 ; Controller:Controller|state.CALL1       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.496     ; 4.366      ;
; -3.851 ; PC:ProgramCounter|tempCount[12]         ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.487     ; 4.374      ;
; -3.848 ; PC:ProgramCounter|tempCount[8]          ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.487     ; 4.371      ;
; -3.844 ; Controller:Controller|state.LDXI0       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_we_reg       ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.492     ; 4.362      ;
; -3.844 ; Controller:Controller|state.LDXI0       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_re_reg       ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.492     ; 4.362      ;
; -3.844 ; Controller:Controller|state.LDXI0       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.492     ; 4.362      ;
; -3.841 ; indexReg:indexRegister|tempCount[12]    ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.493     ; 4.358      ;
; -3.838 ; Controller:Controller|state.BRANCH3     ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.491     ; 4.357      ;
; -3.837 ; indexReg:indexRegister|tempCount[3]     ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.502     ; 4.345      ;
; -3.826 ; Controller:Controller|state.LDAA0       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.492     ; 4.344      ;
; -3.818 ; indexReg:indexRegister|tempCount[15]    ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.494     ; 4.334      ;
; -3.798 ; AR_L:AddressRegisterLow|tempAddress[7]  ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.493     ; 4.315      ;
; -3.795 ; SP_H:StackPointerH|tempAddress[0]       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.494     ; 4.311      ;
; -3.791 ; Controller:Controller|state.BRANCH0     ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.488     ; 4.313      ;
; -3.785 ; AR_L:AddressRegisterLow|tempAddress[6]  ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.493     ; 4.302      ;
; -3.771 ; Controller:Controller|state.STAA0       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.492     ; 4.289      ;
; -3.760 ; AR_L:AddressRegisterLow|tempAddress[2]  ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.493     ; 4.277      ;
; -3.760 ; Controller:Controller|state.LDAA1       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_we_reg       ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.496     ; 4.274      ;
; -3.760 ; Controller:Controller|state.LDAA1       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_re_reg       ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.496     ; 4.274      ;
; -3.760 ; Controller:Controller|state.LDAA1       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.496     ; 4.274      ;
; -3.759 ; Controller:Controller|state.FETCH       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_we_reg       ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.492     ; 4.277      ;
; -3.759 ; Controller:Controller|state.FETCH       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_re_reg       ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.492     ; 4.277      ;
; -3.759 ; Controller:Controller|state.FETCH       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.492     ; 4.277      ;
; -3.758 ; AR_H:AddressRegisterHigh|tempAddress[4] ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.493     ; 4.275      ;
; -3.751 ; Controller:Controller|state.BRANCH2     ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.491     ; 4.270      ;
; -3.738 ; AR_L:AddressRegisterLow|tempAddress[4]  ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.493     ; 4.255      ;
; -3.729 ; PC:ProgramCounter|tempCount[6]          ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.491     ; 4.248      ;
; -3.710 ; AR_L:AddressRegisterLow|tempAddress[3]  ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.493     ; 4.227      ;
; -3.704 ; indexReg:indexRegister|tempCount[13]    ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.493     ; 4.221      ;
; -3.703 ; AR_L:AddressRegisterLow|tempAddress[0]  ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.490     ; 4.223      ;
; -3.690 ; Controller:Controller|state.LDAI        ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_we_reg       ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.494     ; 4.206      ;
; -3.690 ; Controller:Controller|state.LDAI        ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_re_reg       ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.494     ; 4.206      ;
; -3.690 ; Controller:Controller|state.LDAI        ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.494     ; 4.206      ;
; -3.670 ; Controller:Controller|state.CALL0       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.492     ; 4.188      ;
; -3.670 ; Controller:Controller|state.LDAA_X      ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_we_reg       ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.494     ; 4.186      ;
; -3.670 ; Controller:Controller|state.LDAA_X      ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_re_reg       ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.494     ; 4.186      ;
; -3.670 ; Controller:Controller|state.LDAA_X      ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.494     ; 4.186      ;
; -3.651 ; AR_H:AddressRegisterHigh|tempAddress[0] ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.493     ; 4.168      ;
; -3.651 ; AR_H:AddressRegisterHigh|tempAddress[0] ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_we_reg       ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.497     ; 4.164      ;
; -3.651 ; AR_H:AddressRegisterHigh|tempAddress[0] ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_re_reg       ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.497     ; 4.164      ;
; -3.651 ; AR_H:AddressRegisterHigh|tempAddress[0] ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.497     ; 4.164      ;
; -3.643 ; AR_H:AddressRegisterHigh|tempAddress[6] ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.493     ; 4.160      ;
; -3.636 ; AR_H:AddressRegisterHigh|tempAddress[2] ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.493     ; 4.153      ;
; -3.626 ; AR_H:AddressRegisterHigh|tempAddress[4] ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_we_reg       ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.497     ; 4.139      ;
; -3.626 ; AR_H:AddressRegisterHigh|tempAddress[4] ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_re_reg       ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.497     ; 4.139      ;
; -3.626 ; AR_H:AddressRegisterHigh|tempAddress[4] ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.497     ; 4.139      ;
; -3.622 ; Controller:Controller|state.STAA1       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_we_reg       ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.496     ; 4.136      ;
; -3.622 ; Controller:Controller|state.STAA1       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_re_reg       ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.496     ; 4.136      ;
; -3.622 ; Controller:Controller|state.STAA1       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.496     ; 4.136      ;
; -3.609 ; PC:ProgramCounter|tempCount[14]         ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.487     ; 4.132      ;
; -3.608 ; Controller:Controller|state.CALL4       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.492     ; 4.126      ;
; -3.602 ; dataRegister:D|Data[6]                  ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.498     ; 4.114      ;
; -3.595 ; AR_H:AddressRegisterHigh|tempAddress[3] ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.493     ; 4.112      ;
; -3.595 ; AR_H:AddressRegisterHigh|tempAddress[3] ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_we_reg       ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.497     ; 4.108      ;
; -3.595 ; AR_H:AddressRegisterHigh|tempAddress[3] ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_re_reg       ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.497     ; 4.108      ;
; -3.595 ; AR_H:AddressRegisterHigh|tempAddress[3] ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.497     ; 4.108      ;
; -3.586 ; AR_H:AddressRegisterHigh|tempAddress[7] ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.493     ; 4.103      ;
; -3.573 ; Controller:Controller|state.LDAA0       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_we_reg       ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.496     ; 4.087      ;
; -3.573 ; Controller:Controller|state.LDAA0       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_re_reg       ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.496     ; 4.087      ;
; -3.573 ; Controller:Controller|state.LDAA0       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.496     ; 4.087      ;
; -3.566 ; indexReg:indexRegister|tempCount[4]     ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.502     ; 4.074      ;
+--------+-----------------------------------------+-------------------------------------------------------------------------------------------------------------------+-----------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Controller:Controller|state.DECODE'                                                                                                                                                        ;
+--------+------------------------------------------+--------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                          ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+--------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -1.681 ; Controller:Controller|state.LDAA1        ; Controller:Controller|nextState.LDAA2_977        ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.222      ; 1.764      ;
; -1.643 ; Controller:Controller|state.STAA2        ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.296      ; 2.166      ;
; -1.599 ; instructionRegister:IR|Data[1]           ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 2.091      ; 3.917      ;
; -1.594 ; Controller:Controller|state.BRANCH3      ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.297      ; 2.118      ;
; -1.568 ; Controller:Controller|state.RET1         ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.298      ; 2.093      ;
; -1.562 ; Controller:Controller|state.LDAA_X       ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.298      ; 2.087      ;
; -1.488 ; Controller:Controller|state.LDAD         ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.297      ; 2.012      ;
; -1.487 ; Controller:Controller|state.LDAI         ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.298      ; 2.012      ;
; -1.480 ; Controller:Controller|state.LDAA2        ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.296      ; 2.003      ;
; -1.474 ; Controller:Controller|state.LDXI1        ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.300      ; 2.001      ;
; -1.469 ; Controller:Controller|state.CALL5        ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.296      ; 1.992      ;
; -1.409 ; Controller:Controller|state.ADCRD0       ; Controller:Controller|nextState.ADCRD1_901       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.333      ; 1.961      ;
; -1.384 ; Controller:Controller|state.MULT1        ; Controller:Controller|nextState.MULT2_775        ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.197      ; 1.903      ;
; -1.373 ; instructionRegister:IR|Data[3]           ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 2.091      ; 3.691      ;
; -1.367 ; Controller:Controller|state.MULT2        ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.297      ; 1.891      ;
; -1.363 ; Controller:Controller|state.LOADFLAGS_SZ ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.298      ; 1.888      ;
; -1.358 ; Controller:Controller|state.INITIALIZE   ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.300      ; 1.885      ;
; -1.352 ; Controller:Controller|state.PCINC1       ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.300      ; 1.879      ;
; -1.350 ; Controller:Controller|state.DECA0        ; Controller:Controller|nextState.DECA1_836        ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.207      ; 1.881      ;
; -1.350 ; Controller:Controller|state.BRANCH2      ; Controller:Controller|nextState.BRANCH3_919      ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.200      ; 1.870      ;
; -1.348 ; Controller:Controller|state.RET0         ; Controller:Controller|nextState.RET1_695         ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.333      ; 1.908      ;
; -1.345 ; Controller:Controller|state.ADCRD1       ; Controller:Controller|nextState.LOADFLAGS_SZ_659 ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.207      ; 2.008      ;
; -1.313 ; Controller:Controller|state.FETCH        ; Controller:Controller|nextState.DECODE_1013      ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.315      ; 1.734      ;
; -1.310 ; Controller:Controller|state.ANDR_D1      ; Controller:Controller|nextState.LOADFLAGS_SZ_659 ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.207      ; 1.973      ;
; -1.309 ; Controller:Controller|state.BRANCH1      ; Controller:Controller|nextState.BRANCH2_930      ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.204      ; 1.838      ;
; -1.305 ; Controller:Controller|state.RORC1        ; Controller:Controller|nextState.LOADFLAGS_SZ_659 ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.207      ; 1.968      ;
; -1.297 ; Controller:Controller|state.ANDR_D0      ; Controller:Controller|nextState.ANDR_D1_959      ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.208      ; 1.830      ;
; -1.285 ; Controller:Controller|state.MULT0        ; Controller:Controller|nextState.MULT1_786        ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.314      ; 1.825      ;
; -1.279 ; Controller:Controller|state.LDXI0        ; Controller:Controller|nextState.LDXI1_818        ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.160      ; 1.761      ;
; -1.272 ; Controller:Controller|state.DECA1        ; Controller:Controller|nextState.LOADFLAGS_SZ_659 ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.207      ; 1.935      ;
; -1.270 ; Controller:Controller|state.CALL2        ; Controller:Controller|nextState.CALL3_735        ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.222      ; 1.814      ;
; -1.265 ; Controller:Controller|state.STAA0        ; Controller:Controller|nextState.STAA1_883        ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.222      ; 1.807      ;
; -1.259 ; instructionRegister:IR|Data[6]           ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 1.954      ; 3.440      ;
; -1.258 ; Controller:Controller|state.CALL0        ; Controller:Controller|nextState.CALL1_757        ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.222      ; 1.802      ;
; -1.244 ; Controller:Controller|state.PCINC0       ; Controller:Controller|nextState.PCINC1_670       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.298      ; 1.763      ;
; -1.226 ; Controller:Controller|state.STAA1        ; Controller:Controller|nextState.STAA2_872        ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.224      ; 1.775      ;
; -1.226 ; Controller:Controller|state.RORC0        ; Controller:Controller|nextState.RORC1_854        ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.208      ; 1.759      ;
; -1.197 ; Controller:Controller|state.BRANCH0      ; Controller:Controller|nextState.BRANCH1_941      ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.299      ; 1.717      ;
; -1.161 ; Controller:Controller|state.LDAA0        ; Controller:Controller|nextState.LDAA1_988        ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.222      ; 1.708      ;
; -1.141 ; Controller:Controller|state.CALL4        ; Controller:Controller|nextState.CALL5_713        ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.224      ; 1.690      ;
; -1.130 ; Controller:Controller|state.CALL3        ; Controller:Controller|nextState.CALL4_724        ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.221      ; 1.805      ;
; -1.113 ; instructionRegister:IR|Data[2]           ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 1.954      ; 3.294      ;
; -1.095 ; Controller:Controller|state.CALL1        ; Controller:Controller|nextState.CALL2_746        ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.221      ; 1.640      ;
; -0.063 ; Controller:Controller|state.DECODE       ; Controller:Controller|nextState.FETCH_1024       ; Controller:Controller|state.DECODE ; Controller:Controller|state.DECODE ; 0.500        ; 3.221      ; 3.191      ;
; -0.035 ; instructionRegister:IR|Data[0]           ; Controller:Controller|nextState.FETCH_1024       ; instructionRegister:IR|Data[0]     ; Controller:Controller|state.DECODE ; 0.500        ; 3.221      ; 3.163      ;
; 0.408  ; Controller:Controller|state.DECODE       ; Controller:Controller|nextState.FETCH_1024       ; Controller:Controller|state.DECODE ; Controller:Controller|state.DECODE ; 1.000        ; 3.221      ; 3.220      ;
; 0.478  ; instructionRegister:IR|Data[0]           ; Controller:Controller|nextState.FETCH_1024       ; instructionRegister:IR|Data[0]     ; Controller:Controller|state.DECODE ; 1.000        ; 3.221      ; 3.150      ;
+--------+------------------------------------------+--------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'instructionRegister:IR|Data[0]'                                                                                                                                                    ;
+--------+------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                          ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -1.269 ; instructionRegister:IR|Data[6]           ; Controller:Controller|nextState.LDAA_X_807       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 3.300      ; 3.200      ;
; -1.188 ; instructionRegister:IR|Data[3]           ; Controller:Controller|nextState.LDAA_X_807       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 3.437      ; 3.256      ;
; -1.002 ; instructionRegister:IR|Data[2]           ; Controller:Controller|nextState.LDAA_X_807       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 3.300      ; 2.933      ;
; -0.973 ; instructionRegister:IR|Data[1]           ; Controller:Controller|nextState.LDAA_X_807       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 3.437      ; 3.041      ;
; -0.901 ; instructionRegister:IR|Data[6]           ; Controller:Controller|nextState.LDAA_X_807       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 1.000        ; 3.168      ; 3.200      ;
; -0.837 ; instructionRegister:IR|Data[0]           ; Controller:Controller|nextState.LDAA_X_807       ; instructionRegister:IR|Data[0] ; instructionRegister:IR|Data[0] ; 0.500        ; 4.435      ; 4.083      ;
; -0.820 ; instructionRegister:IR|Data[3]           ; Controller:Controller|nextState.LDAA_X_807       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 1.000        ; 3.305      ; 3.256      ;
; -0.647 ; instructionRegister:IR|Data[0]           ; Controller:Controller|nextState.LDAA_X_807       ; instructionRegister:IR|Data[0] ; instructionRegister:IR|Data[0] ; 0.500        ; 4.567      ; 4.025      ;
; -0.634 ; instructionRegister:IR|Data[2]           ; Controller:Controller|nextState.LDAA_X_807       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 1.000        ; 3.168      ; 2.933      ;
; -0.605 ; instructionRegister:IR|Data[1]           ; Controller:Controller|nextState.LDAA_X_807       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 1.000        ; 3.305      ; 3.041      ;
; -0.417 ; instructionRegister:IR|Data[5]           ; Controller:Controller|nextState.MULT0_793        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 3.300      ; 3.541      ;
; -0.315 ; Controller:Controller|state.LDAA1        ; Controller:Controller|nextState.LDAA2_977        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.088      ; 1.764      ;
; -0.279 ; instructionRegister:IR|Data[0]           ; Controller:Controller|nextState.LDAA_X_807       ; instructionRegister:IR|Data[0] ; instructionRegister:IR|Data[0] ; 1.000        ; 4.435      ; 4.025      ;
; -0.277 ; Controller:Controller|state.STAA2        ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.162      ; 2.166      ;
; -0.233 ; instructionRegister:IR|Data[1]           ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 3.957      ; 3.917      ;
; -0.228 ; Controller:Controller|state.BRANCH3      ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.163      ; 2.118      ;
; -0.212 ; instructionRegister:IR|Data[3]           ; Controller:Controller|nextState.MULT0_793        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 3.437      ; 3.473      ;
; -0.205 ; instructionRegister:IR|Data[0]           ; Controller:Controller|nextState.LDAA_X_807       ; instructionRegister:IR|Data[0] ; instructionRegister:IR|Data[0] ; 1.000        ; 4.567      ; 4.083      ;
; -0.202 ; instructionRegister:IR|Data[1]           ; Controller:Controller|nextState.MULT0_793        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 3.437      ; 3.463      ;
; -0.202 ; Controller:Controller|state.RET1         ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.164      ; 2.093      ;
; -0.196 ; Controller:Controller|state.LDAA_X       ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.164      ; 2.087      ;
; -0.122 ; Controller:Controller|state.LDAD         ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.163      ; 2.012      ;
; -0.121 ; Controller:Controller|state.LDAI         ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.164      ; 2.012      ;
; -0.114 ; Controller:Controller|state.LDAA2        ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.162      ; 2.003      ;
; -0.108 ; Controller:Controller|state.LDXI1        ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.166      ; 2.001      ;
; -0.103 ; Controller:Controller|state.CALL5        ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.162      ; 1.992      ;
; -0.065 ; instructionRegister:IR|Data[1]           ; Controller:Controller|nextState.ANDR_D0_966      ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 3.459      ; 3.346      ;
; -0.053 ; instructionRegister:IR|Data[2]           ; Controller:Controller|nextState.CALL0_764        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 3.308      ; 3.199      ;
; -0.049 ; instructionRegister:IR|Data[5]           ; Controller:Controller|nextState.MULT0_793        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 1.000        ; 3.168      ; 3.541      ;
; -0.048 ; instructionRegister:IR|Data[4]           ; Controller:Controller|nextState.LDXI0_825        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 3.426      ; 3.292      ;
; -0.043 ; Controller:Controller|state.ADCRD0       ; Controller:Controller|nextState.ADCRD1_901       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.199      ; 1.961      ;
; -0.032 ; statusRegister:Flags|Z                   ; Controller:Controller|nextState.BRANCH0_948      ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 1.782      ; 1.531      ;
; -0.027 ; instructionRegister:IR|Data[4]           ; Controller:Controller|nextState.LDAD_800         ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 3.436      ; 3.285      ;
; -0.018 ; Controller:Controller|state.MULT1        ; Controller:Controller|nextState.MULT2_775        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.063      ; 1.903      ;
; -0.017 ; instructionRegister:IR|Data[3]           ; Controller:Controller|nextState.BRANCH0_948      ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 3.573      ; 3.307      ;
; -0.013 ; instructionRegister:IR|Data[2]           ; Controller:Controller|nextState.LDXI0_825        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 3.289      ; 3.120      ;
; -0.007 ; instructionRegister:IR|Data[3]           ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 3.957      ; 3.691      ;
; -0.001 ; Controller:Controller|state.MULT2        ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.163      ; 1.891      ;
; 0.003  ; Controller:Controller|state.LOADFLAGS_SZ ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.164      ; 1.888      ;
; 0.004  ; instructionRegister:IR|Data[2]           ; Controller:Controller|nextState.MULT0_793        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 3.300      ; 3.120      ;
; 0.008  ; Controller:Controller|state.INITIALIZE   ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.166      ; 1.885      ;
; 0.008  ; statusRegister:Flags|S                   ; Controller:Controller|nextState.BRANCH0_948      ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 1.782      ; 1.491      ;
; 0.014  ; Controller:Controller|state.PCINC1       ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.166      ; 1.879      ;
; 0.016  ; Controller:Controller|state.DECA0        ; Controller:Controller|nextState.DECA1_836        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.073      ; 1.881      ;
; 0.016  ; Controller:Controller|state.BRANCH2      ; Controller:Controller|nextState.BRANCH3_919      ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.066      ; 1.870      ;
; 0.018  ; Controller:Controller|state.RET0         ; Controller:Controller|nextState.RET1_695         ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.199      ; 1.908      ;
; 0.018  ; statusRegister:Flags|S                   ; Controller:Controller|nextState.PCINC0_677       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 1.785      ; 1.487      ;
; 0.021  ; Controller:Controller|state.ADCRD1       ; Controller:Controller|nextState.LOADFLAGS_SZ_659 ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.073      ; 2.008      ;
; 0.053  ; Controller:Controller|state.LDAA1        ; Controller:Controller|nextState.LDAA2_977        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 1.000        ; 1.956      ; 1.764      ;
; 0.053  ; Controller:Controller|state.FETCH        ; Controller:Controller|nextState.DECODE_1013      ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.181      ; 1.734      ;
; 0.053  ; instructionRegister:IR|Data[4]           ; Controller:Controller|nextState.LDAI_1002        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 3.436      ; 3.208      ;
; 0.056  ; Controller:Controller|state.ANDR_D1      ; Controller:Controller|nextState.LOADFLAGS_SZ_659 ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.073      ; 1.973      ;
; 0.057  ; Controller:Controller|state.BRANCH1      ; Controller:Controller|nextState.BRANCH2_930      ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.070      ; 1.838      ;
; 0.058  ; instructionRegister:IR|Data[1]           ; Controller:Controller|nextState.DECA0_843        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 3.459      ; 3.223      ;
; 0.059  ; instructionRegister:IR|Data[3]           ; Controller:Controller|nextState.CALL0_764        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 3.445      ; 3.224      ;
; 0.061  ; Controller:Controller|state.RORC1        ; Controller:Controller|nextState.LOADFLAGS_SZ_659 ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.073      ; 1.968      ;
; 0.062  ; instructionRegister:IR|Data[4]           ; Controller:Controller|nextState.DECA0_843        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 3.459      ; 3.219      ;
; 0.068  ; instructionRegister:IR|Data[6]           ; Controller:Controller|nextState.CALL0_764        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 3.308      ; 3.078      ;
; 0.069  ; Controller:Controller|state.ANDR_D0      ; Controller:Controller|nextState.ANDR_D1_959      ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.074      ; 1.830      ;
; 0.070  ; instructionRegister:IR|Data[2]           ; Controller:Controller|nextState.LDAA0_995        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 3.309      ; 3.063      ;
; 0.074  ; instructionRegister:IR|Data[4]           ; Controller:Controller|nextState.RORC0_861        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 3.460      ; 3.341      ;
; 0.075  ; instructionRegister:IR|Data[4]           ; Controller:Controller|nextState.RET0_702         ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 3.461      ; 3.340      ;
; 0.077  ; instructionRegister:IR|Data[3]           ; Controller:Controller|nextState.PCINC0_677       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 3.576      ; 3.219      ;
; 0.081  ; Controller:Controller|state.MULT0        ; Controller:Controller|nextState.MULT1_786        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.180      ; 1.825      ;
; 0.087  ; Controller:Controller|state.LDXI0        ; Controller:Controller|nextState.LDXI1_818        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.026      ; 1.761      ;
; 0.087  ; instructionRegister:IR|Data[5]           ; Controller:Controller|nextState.ANDR_D0_966      ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 3.322      ; 3.057      ;
; 0.091  ; Controller:Controller|state.STAA2        ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 1.000        ; 2.030      ; 2.166      ;
; 0.094  ; Controller:Controller|state.DECA1        ; Controller:Controller|nextState.LOADFLAGS_SZ_659 ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.073      ; 1.935      ;
; 0.096  ; Controller:Controller|state.CALL2        ; Controller:Controller|nextState.CALL3_735        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.088      ; 1.814      ;
; 0.101  ; Controller:Controller|state.STAA0        ; Controller:Controller|nextState.STAA1_883        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.088      ; 1.807      ;
; 0.101  ; instructionRegister:IR|Data[3]           ; Controller:Controller|nextState.LDAI_1002        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 3.436      ; 3.160      ;
; 0.107  ; instructionRegister:IR|Data[6]           ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 3.820      ; 3.440      ;
; 0.107  ; statusRegister:Flags|Z                   ; Controller:Controller|nextState.PCINC0_677       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 1.785      ; 1.398      ;
; 0.108  ; Controller:Controller|state.CALL0        ; Controller:Controller|nextState.CALL1_757        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.088      ; 1.802      ;
; 0.110  ; instructionRegister:IR|Data[2]           ; Controller:Controller|nextState.ANDR_D0_966      ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 3.322      ; 3.034      ;
; 0.116  ; statusRegister:Flags|C                   ; Controller:Controller|nextState.BRANCH0_948      ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 1.782      ; 1.383      ;
; 0.119  ; instructionRegister:IR|Data[1]           ; Controller:Controller|nextState.LDAD_800         ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 3.436      ; 3.139      ;
; 0.120  ; instructionRegister:IR|Data[1]           ; Controller:Controller|nextState.LDAI_1002        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 3.436      ; 3.141      ;
; 0.122  ; Controller:Controller|state.PCINC0       ; Controller:Controller|nextState.PCINC1_670       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.164      ; 1.763      ;
; 0.125  ; instructionRegister:IR|Data[3]           ; Controller:Controller|nextState.DECA0_843        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 3.459      ; 3.156      ;
; 0.135  ; instructionRegister:IR|Data[1]           ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 1.000        ; 3.825      ; 3.917      ;
; 0.140  ; Controller:Controller|state.BRANCH3      ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 1.000        ; 2.031      ; 2.118      ;
; 0.140  ; Controller:Controller|state.STAA1        ; Controller:Controller|nextState.STAA2_872        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.090      ; 1.775      ;
; 0.140  ; Controller:Controller|state.RORC0        ; Controller:Controller|nextState.RORC1_854        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.074      ; 1.759      ;
; 0.143  ; instructionRegister:IR|Data[7]           ; Controller:Controller|nextState.BRANCH0_948      ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 3.662      ; 3.236      ;
; 0.147  ; statusRegister:Flags|C                   ; Controller:Controller|nextState.PCINC0_677       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 1.785      ; 1.358      ;
; 0.150  ; instructionRegister:IR|Data[2]           ; Controller:Controller|nextState.RORC0_861        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 3.323      ; 3.128      ;
; 0.151  ; instructionRegister:IR|Data[2]           ; Controller:Controller|nextState.RET0_702         ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 3.324      ; 3.127      ;
; 0.152  ; instructionRegister:IR|Data[3]           ; Controller:Controller|nextState.LDXI0_825        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 3.426      ; 3.092      ;
; 0.156  ; instructionRegister:IR|Data[3]           ; Controller:Controller|nextState.MULT0_793        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 1.000        ; 3.305      ; 3.473      ;
; 0.165  ; instructionRegister:IR|Data[2]           ; Controller:Controller|nextState.LDAD_800         ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 3.299      ; 2.956      ;
; 0.166  ; instructionRegister:IR|Data[1]           ; Controller:Controller|nextState.MULT0_793        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 1.000        ; 3.305      ; 3.463      ;
; 0.166  ; Controller:Controller|state.RET1         ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 1.000        ; 2.032      ; 2.093      ;
; 0.169  ; Controller:Controller|state.BRANCH0      ; Controller:Controller|nextState.BRANCH1_941      ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.165      ; 1.717      ;
; 0.169  ; instructionRegister:IR|Data[6]           ; Controller:Controller|nextState.BRANCH0_948      ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 3.436      ; 2.984      ;
; 0.172  ; Controller:Controller|state.LDAA_X       ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 1.000        ; 2.032      ; 2.087      ;
; 0.176  ; instructionRegister:IR|Data[6]           ; Controller:Controller|nextState.LDAA0_995        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 3.309      ; 2.957      ;
; 0.181  ; instructionRegister:IR|Data[1]           ; Controller:Controller|nextState.CALL0_764        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 3.445      ; 3.102      ;
; 0.186  ; instructionRegister:IR|Data[3]           ; Controller:Controller|nextState.LDAA0_995        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 3.446      ; 3.084      ;
; 0.195  ; instructionRegister:IR|Data[2]           ; Controller:Controller|nextState.LDAI_1002        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 3.299      ; 2.929      ;
+--------+------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'instructionRegister:IR|Data[0]'                                                                                                                                               ;
+--------+-------------------------------------+---------------------------------------------+------------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                                     ; Launch Clock                       ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+---------------------------------------------+------------------------------------+--------------------------------+--------------+------------+------------+
; -3.539 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.FETCH_1024  ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; 0.000        ; 6.274      ; 2.915      ;
; -3.401 ; Controller:Controller|state.DECODE  ; Controller:Controller|nextState.FETCH_1024  ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 6.274      ; 3.073      ;
; -3.258 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.DECA0_843   ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; 0.000        ; 5.753      ; 2.675      ;
; -3.159 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.ADCRD0_908  ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; 0.000        ; 5.755      ; 2.776      ;
; -3.139 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.LDAD_800    ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; 0.000        ; 5.730      ; 2.771      ;
; -3.104 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.ANDR_D0_966 ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; 0.000        ; 5.753      ; 2.829      ;
; -3.060 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.FETCH_1024  ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; -0.500       ; 6.274      ; 2.914      ;
; -2.986 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.MULT0_793   ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; 0.000        ; 5.730      ; 2.924      ;
; -2.895 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.FETCH_1024  ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; 0.000        ; 5.629      ; 2.914      ;
; -2.892 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.PCINC0_677  ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; 0.000        ; 5.877      ; 3.165      ;
; -2.875 ; Controller:Controller|state.DECODE  ; Controller:Controller|nextState.FETCH_1024  ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 6.274      ; 3.099      ;
; -2.747 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.BRANCH0_948 ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; 0.000        ; 5.874      ; 3.307      ;
; -2.730 ; Controller:Controller|state.DECODE  ; Controller:Controller|nextState.FETCH_1024  ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 5.629      ; 3.099      ;
; -2.720 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.DECA0_843   ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; -0.500       ; 5.753      ; 2.733      ;
; -2.688 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.ADCRD0_908  ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; -0.500       ; 5.755      ; 2.767      ;
; -2.674 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.LDAD_800    ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; -0.500       ; 5.730      ; 2.756      ;
; -2.630 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.RET0_702    ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; 0.000        ; 5.755      ; 3.305      ;
; -2.622 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.ANDR_D0_966 ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; -0.500       ; 5.753      ; 2.831      ;
; -2.617 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.RORC0_861   ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; 0.000        ; 5.755      ; 3.318      ;
; -2.580 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.LDXI0_825   ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; 0.000        ; 5.719      ; 3.319      ;
; -2.555 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.DECA0_843   ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; 0.000        ; 5.108      ; 2.733      ;
; -2.523 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.ADCRD0_908  ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; 0.000        ; 5.110      ; 2.767      ;
; -2.517 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.MULT0_793   ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; -0.500       ; 5.730      ; 2.913      ;
; -2.509 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.LDAD_800    ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; 0.000        ; 5.085      ; 2.756      ;
; -2.457 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.ANDR_D0_966 ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; 0.000        ; 5.108      ; 2.831      ;
; -2.431 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.PCINC0_677  ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; -0.500       ; 5.877      ; 3.146      ;
; -2.414 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.FETCH_1024  ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; -0.500       ; 5.629      ; 2.915      ;
; -2.352 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.MULT0_793   ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; 0.000        ; 5.085      ; 2.913      ;
; -2.280 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.BRANCH0_948 ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; -0.500       ; 5.874      ; 3.294      ;
; -2.266 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.PCINC0_677  ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; 0.000        ; 5.232      ; 3.146      ;
; -2.256 ; Controller:Controller|state.DECODE  ; Controller:Controller|nextState.FETCH_1024  ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 5.629      ; 3.073      ;
; -2.174 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.LDXI0_825   ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; -0.500       ; 5.719      ; 3.245      ;
; -2.160 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.RET0_702    ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; -0.500       ; 5.755      ; 3.295      ;
; -2.157 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.LDAA0_995   ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; 0.000        ; 5.739      ; 3.762      ;
; -2.155 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.RORC0_861   ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; -0.500       ; 5.755      ; 3.300      ;
; -2.133 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.DECA0_843   ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; -0.500       ; 5.108      ; 2.675      ;
; -2.115 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.BRANCH0_948 ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; 0.000        ; 5.229      ; 3.294      ;
; -2.034 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.ADCRD0_908  ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; -0.500       ; 5.110      ; 2.776      ;
; -2.028 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.CALL0_764   ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; 0.000        ; 5.738      ; 3.890      ;
; -2.014 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.LDAD_800    ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; -0.500       ; 5.085      ; 2.771      ;
; -2.009 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.LDXI0_825   ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; 0.000        ; 5.074      ; 3.245      ;
; -1.995 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.RET0_702    ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; 0.000        ; 5.110      ; 3.295      ;
; -1.990 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.RORC0_861   ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; 0.000        ; 5.110      ; 3.300      ;
; -1.986 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.LDAA_X_807  ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; 0.000        ; 5.730      ; 3.924      ;
; -1.979 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.ANDR_D0_966 ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; -0.500       ; 5.108      ; 2.829      ;
; -1.880 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.LDAI_1002   ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; 0.000        ; 5.729      ; 4.029      ;
; -1.878 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.STAA0_890   ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; 0.000        ; 5.740      ; 4.042      ;
; -1.861 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.MULT0_793   ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; -0.500       ; 5.085      ; 2.924      ;
; -1.767 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.PCINC0_677  ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; -0.500       ; 5.232      ; 3.165      ;
; -1.734 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.LDAA0_995   ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; -0.500       ; 5.739      ; 3.705      ;
; -1.665 ; instructionRegister:IR|Data[2]      ; Controller:Controller|nextState.BRANCH0_948 ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; -0.500       ; 4.673      ; 2.528      ;
; -1.648 ; instructionRegister:IR|Data[2]      ; Controller:Controller|nextState.PCINC0_677  ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; -0.500       ; 4.676      ; 2.548      ;
; -1.622 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.BRANCH0_948 ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; -0.500       ; 5.229      ; 3.307      ;
; -1.599 ; instructionRegister:IR|Data[2]      ; Controller:Controller|nextState.FETCH_1024  ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; -0.500       ; 5.073      ; 2.994      ;
; -1.597 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.CALL0_764   ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; -0.500       ; 5.738      ; 3.841      ;
; -1.569 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.LDAA0_995   ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; 0.000        ; 5.094      ; 3.705      ;
; -1.560 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.LDAA_X_807  ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; -0.500       ; 5.730      ; 3.870      ;
; -1.520 ; instructionRegister:IR|Data[2]      ; Controller:Controller|nextState.BRANCH0_948 ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; 0.000        ; 4.028      ; 2.528      ;
; -1.505 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.RET0_702    ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; -0.500       ; 5.110      ; 3.305      ;
; -1.503 ; instructionRegister:IR|Data[2]      ; Controller:Controller|nextState.PCINC0_677  ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; 0.000        ; 4.031      ; 2.548      ;
; -1.492 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.RORC0_861   ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; -0.500       ; 5.110      ; 3.318      ;
; -1.483 ; instructionRegister:IR|Data[5]      ; Controller:Controller|nextState.BRANCH0_948 ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; -0.500       ; 4.673      ; 2.710      ;
; -1.482 ; instructionRegister:IR|Data[1]      ; Controller:Controller|nextState.BRANCH0_948 ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; -0.500       ; 4.804      ; 2.842      ;
; -1.481 ; instructionRegister:IR|Data[1]      ; Controller:Controller|nextState.PCINC0_677  ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; -0.500       ; 4.807      ; 2.846      ;
; -1.479 ; instructionRegister:IR|Data[5]      ; Controller:Controller|nextState.PCINC0_677  ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; -0.500       ; 4.676      ; 2.717      ;
; -1.457 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.LDAI_1002   ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; -0.500       ; 5.729      ; 3.972      ;
; -1.455 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.LDXI0_825   ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; -0.500       ; 5.074      ; 3.319      ;
; -1.454 ; instructionRegister:IR|Data[2]      ; Controller:Controller|nextState.FETCH_1024  ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; 0.000        ; 4.428      ; 2.994      ;
; -1.444 ; instructionRegister:IR|Data[6]      ; Controller:Controller|nextState.PCINC0_677  ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; -0.500       ; 4.676      ; 2.752      ;
; -1.432 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.CALL0_764   ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; 0.000        ; 5.093      ; 3.841      ;
; -1.430 ; instructionRegister:IR|Data[2]      ; Controller:Controller|nextState.DECA0_843   ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; -0.500       ; 4.552      ; 2.642      ;
; -1.430 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.STAA0_890   ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; -0.500       ; 5.740      ; 4.010      ;
; -1.417 ; instructionRegister:IR|Data[1]      ; Controller:Controller|nextState.LDAA0_995   ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; -0.500       ; 4.669      ; 2.772      ;
; -1.403 ; statusRegister:Flags|C              ; Controller:Controller|nextState.BRANCH0_948 ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; -0.500       ; 3.085      ; 1.202      ;
; -1.398 ; instructionRegister:IR|Data[6]      ; Controller:Controller|nextState.BRANCH0_948 ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; -0.500       ; 4.673      ; 2.795      ;
; -1.395 ; instructionRegister:IR|Data[0]      ; Controller:Controller|nextState.LDAA_X_807  ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; 0.000        ; 5.085      ; 3.870      ;
; -1.394 ; statusRegister:Flags|C              ; Controller:Controller|nextState.PCINC0_677  ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; -0.500       ; 3.088      ; 1.214      ;
; -1.384 ; instructionRegister:IR|Data[7]      ; Controller:Controller|nextState.PCINC0_677  ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; -0.500       ; 4.893      ; 3.029      ;
; -1.365 ; instructionRegister:IR|Data[1]      ; Controller:Controller|nextState.STAA0_890   ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; -0.500       ; 4.670      ; 2.825      ;
; -1.358 ; Controller:Controller|state.FETCH   ; Controller:Controller|nextState.DECODE_1013 ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; -0.500       ; 3.500      ; 1.662      ;
; -1.358 ; Controller:Controller|state.BRANCH0 ; Controller:Controller|nextState.BRANCH1_941 ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; -0.500       ; 3.484      ; 1.646      ;
; -1.353 ; Controller:Controller|state.CALL1   ; Controller:Controller|nextState.CALL2_746   ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; -0.500       ; 3.401      ; 1.568      ;
; -1.340 ; instructionRegister:IR|Data[1]      ; Controller:Controller|nextState.LDXI0_825   ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; -0.500       ; 4.649      ; 2.829      ;
; -1.339 ; instructionRegister:IR|Data[6]      ; Controller:Controller|nextState.FETCH_1024  ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; -0.500       ; 5.073      ; 3.254      ;
; -1.338 ; instructionRegister:IR|Data[5]      ; Controller:Controller|nextState.BRANCH0_948 ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; 0.000        ; 4.028      ; 2.710      ;
; -1.337 ; instructionRegister:IR|Data[1]      ; Controller:Controller|nextState.BRANCH0_948 ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; 0.000        ; 4.159      ; 2.842      ;
; -1.336 ; instructionRegister:IR|Data[1]      ; Controller:Controller|nextState.PCINC0_677  ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; 0.000        ; 4.162      ; 2.846      ;
; -1.334 ; instructionRegister:IR|Data[5]      ; Controller:Controller|nextState.PCINC0_677  ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; 0.000        ; 4.031      ; 2.717      ;
; -1.332 ; statusRegister:Flags|Z              ; Controller:Controller|nextState.PCINC0_677  ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; -0.500       ; 3.088      ; 1.276      ;
; -1.331 ; instructionRegister:IR|Data[2]      ; Controller:Controller|nextState.ADCRD0_908  ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; -0.500       ; 4.554      ; 2.743      ;
; -1.328 ; instructionRegister:IR|Data[3]      ; Controller:Controller|nextState.RET0_702    ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; -0.500       ; 4.685      ; 2.877      ;
; -1.323 ; instructionRegister:IR|Data[3]      ; Controller:Controller|nextState.RORC0_861   ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; -0.500       ; 4.685      ; 2.882      ;
; -1.320 ; Controller:Controller|state.PCINC0  ; Controller:Controller|nextState.PCINC1_670  ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; -0.500       ; 3.483      ; 1.683      ;
; -1.318 ; instructionRegister:IR|Data[4]      ; Controller:Controller|nextState.ANDR_D0_966 ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; -0.500       ; 4.683      ; 2.885      ;
; -1.316 ; instructionRegister:IR|Data[1]      ; Controller:Controller|nextState.RET0_702    ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; -0.500       ; 4.685      ; 2.889      ;
; -1.315 ; Controller:Controller|state.CALL4   ; Controller:Controller|nextState.CALL5_713   ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; -0.500       ; 3.405      ; 1.610      ;
; -1.312 ; instructionRegister:IR|Data[7]      ; Controller:Controller|nextState.BRANCH0_948 ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; -0.500       ; 4.890      ; 3.098      ;
; -1.311 ; instructionRegister:IR|Data[2]      ; Controller:Controller|nextState.LDAD_800    ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; -0.500       ; 4.529      ; 2.738      ;
; -1.299 ; instructionRegister:IR|Data[6]      ; Controller:Controller|nextState.PCINC0_677  ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; 0.000        ; 4.031      ; 2.752      ;
; -1.298 ; Controller:Controller|state.LDAA0   ; Controller:Controller|nextState.LDAA1_988   ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; -0.500       ; 3.402      ; 1.624      ;
+--------+-------------------------------------+---------------------------------------------+------------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'slowCLK:slowCLK|onoff'                                                                                                                                                           ;
+--------+--------------------------------------------------+--------------------------------------------+------------------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                    ; Launch Clock                       ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+--------------------------------------------+------------------------------------+-----------------------+--------------+------------+------------+
; -1.120 ; Controller:Controller|state.DECODE               ; dataRegister:D|Data[0]                     ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 2.931      ; 2.155      ;
; -0.520 ; Controller:Controller|state.DECODE               ; dataRegister:D|Data[0]                     ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; -0.500       ; 2.931      ; 2.255      ;
; -0.519 ; instructionRegister:IR|Data[0]                   ; dataRegister:D|Data[0]                     ; instructionRegister:IR|Data[0]     ; slowCLK:slowCLK|onoff ; 0.000        ; 2.931      ; 2.756      ;
; 0.031  ; instructionRegister:IR|Data[0]                   ; dataRegister:D|Data[0]                     ; instructionRegister:IR|Data[0]     ; slowCLK:slowCLK|onoff ; -0.500       ; 2.931      ; 2.806      ;
; 0.049  ; Controller:Controller|nextState.LDXI1_818        ; Controller:Controller|state.LDXI1          ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; -0.160     ; 0.053      ;
; 0.086  ; Controller:Controller|nextState.MULT2_775        ; Controller:Controller|state.MULT2          ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; -0.197     ; 0.053      ;
; 0.089  ; Controller:Controller|nextState.BRANCH3_919      ; Controller:Controller|state.BRANCH3        ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; -0.200     ; 0.053      ;
; 0.090  ; Controller:Controller|nextState.BRANCH2_930      ; Controller:Controller|state.BRANCH2        ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; -0.201     ; 0.053      ;
; 0.096  ; Controller:Controller|nextState.DECA1_836        ; Controller:Controller|state.DECA1          ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; -0.207     ; 0.053      ;
; 0.096  ; Controller:Controller|nextState.LOADFLAGS_SZ_659 ; Controller:Controller|state.LOADFLAGS_SZ   ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; -0.207     ; 0.053      ;
; 0.097  ; Controller:Controller|nextState.ANDR_D1_959      ; Controller:Controller|state.ANDR_D1        ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; -0.208     ; 0.053      ;
; 0.097  ; Controller:Controller|nextState.RORC1_854        ; Controller:Controller|state.RORC1          ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; -0.208     ; 0.053      ;
; 0.110  ; Controller:Controller|nextState.CALL2_746        ; Controller:Controller|state.CALL2          ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; -0.221     ; 0.053      ;
; 0.110  ; Controller:Controller|nextState.CALL4_724        ; Controller:Controller|state.CALL4          ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; -0.221     ; 0.053      ;
; 0.111  ; Controller:Controller|nextState.CALL3_735        ; Controller:Controller|state.CALL3          ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; -0.222     ; 0.053      ;
; 0.111  ; Controller:Controller|nextState.STAA1_883        ; Controller:Controller|state.STAA1          ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; -0.222     ; 0.053      ;
; 0.111  ; Controller:Controller|nextState.LDAA1_988        ; Controller:Controller|state.LDAA1          ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; -0.222     ; 0.053      ;
; 0.111  ; Controller:Controller|nextState.LDAA2_977        ; Controller:Controller|state.LDAA2          ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; -0.222     ; 0.053      ;
; 0.111  ; Controller:Controller|nextState.CALL1_757        ; Controller:Controller|state.CALL1          ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; -0.222     ; 0.053      ;
; 0.113  ; Controller:Controller|nextState.CALL5_713        ; Controller:Controller|state.CALL5          ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; -0.224     ; 0.053      ;
; 0.113  ; Controller:Controller|nextState.STAA2_872        ; Controller:Controller|state.STAA2          ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; -0.224     ; 0.053      ;
; 0.187  ; Controller:Controller|nextState.PCINC1_670       ; Controller:Controller|state.PCINC1         ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; -0.298     ; 0.053      ;
; 0.188  ; Controller:Controller|nextState.BRANCH1_941      ; Controller:Controller|state.BRANCH1        ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; -0.299     ; 0.053      ;
; 0.189  ; Controller:Controller|nextState.FETCH_1024       ; Controller:Controller|state.FETCH          ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; -0.300     ; 0.053      ;
; 0.201  ; Controller:Controller|nextState.DECODE_1013      ; Controller:Controller|state.DECODE         ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; -0.312     ; 0.053      ;
; 0.203  ; Controller:Controller|nextState.MULT1_786        ; Controller:Controller|state.MULT1          ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; -0.314     ; 0.053      ;
; 0.222  ; Controller:Controller|nextState.RET1_695         ; Controller:Controller|state.RET1           ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; -0.333     ; 0.053      ;
; 0.222  ; Controller:Controller|nextState.ADCRD1_901       ; Controller:Controller|state.ADCRD1         ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; -0.333     ; 0.053      ;
; 0.313  ; statusRegister:Flags|C                           ; statusRegister:Flags|C                     ; slowCLK:slowCLK|onoff              ; slowCLK:slowCLK|onoff ; 0.000        ; 0.054      ; 0.511      ;
; 0.443  ; Controller:Controller|state.DECODE               ; accumulatorRegister:A|Data[6]              ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 2.838      ; 3.320      ;
; 0.458  ; instructionRegister:IR|Data[0]                   ; indexReg:indexRegister|tempCount[9]        ; instructionRegister:IR|Data[0]     ; slowCLK:slowCLK|onoff ; 0.000        ; 2.926      ; 3.728      ;
; 0.458  ; instructionRegister:IR|Data[0]                   ; indexReg:indexRegister|tempCount[10]       ; instructionRegister:IR|Data[0]     ; slowCLK:slowCLK|onoff ; 0.000        ; 2.926      ; 3.728      ;
; 0.458  ; instructionRegister:IR|Data[0]                   ; indexReg:indexRegister|tempCount[12]       ; instructionRegister:IR|Data[0]     ; slowCLK:slowCLK|onoff ; 0.000        ; 2.926      ; 3.728      ;
; 0.458  ; instructionRegister:IR|Data[0]                   ; indexReg:indexRegister|tempCount[13]       ; instructionRegister:IR|Data[0]     ; slowCLK:slowCLK|onoff ; 0.000        ; 2.926      ; 3.728      ;
; 0.495  ; instructionRegister:IR|Data[0]                   ; indexReg:indexRegister|tempCount[11]       ; instructionRegister:IR|Data[0]     ; slowCLK:slowCLK|onoff ; 0.000        ; 2.927      ; 3.766      ;
; 0.495  ; instructionRegister:IR|Data[0]                   ; indexReg:indexRegister|tempCount[15]       ; instructionRegister:IR|Data[0]     ; slowCLK:slowCLK|onoff ; 0.000        ; 2.927      ; 3.766      ;
; 0.495  ; instructionRegister:IR|Data[0]                   ; indexReg:indexRegister|tempCount[14]       ; instructionRegister:IR|Data[0]     ; slowCLK:slowCLK|onoff ; 0.000        ; 2.927      ; 3.766      ;
; 0.506  ; Controller:Controller|state.DECODE               ; accumulatorRegister:A|Data[5]~_Duplicate_1 ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 2.931      ; 3.781      ;
; 0.517  ; Controller:Controller|state.DECODE               ; indexReg:indexRegister|tempCount[3]        ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 2.935      ; 3.796      ;
; 0.517  ; Controller:Controller|state.DECODE               ; indexReg:indexRegister|tempCount[4]        ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 2.935      ; 3.796      ;
; 0.535  ; Controller:Controller|state.DECODE               ; indexReg:indexRegister|tempCount[2]        ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 2.923      ; 3.802      ;
; 0.535  ; Controller:Controller|state.DECODE               ; indexReg:indexRegister|tempCount[6]        ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 2.923      ; 3.802      ;
; 0.535  ; Controller:Controller|state.DECODE               ; indexReg:indexRegister|tempCount[0]        ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 2.923      ; 3.802      ;
; 0.547  ; Controller:Controller|state.DECODE               ; accumulatorRegister:A|Data[2]~_Duplicate_1 ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 2.931      ; 3.822      ;
; 0.552  ; Controller:Controller|state.DECODE               ; dataRegister:D|Data[5]                     ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 2.922      ; 3.818      ;
; 0.559  ; Controller:Controller|state.DECODE               ; accumulatorRegister:A|Data[0]              ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 2.838      ; 3.436      ;
; 0.564  ; Controller:Controller|state.DECODE               ; dataRegister:D|Data[6]                     ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 2.931      ; 3.839      ;
; 0.564  ; Controller:Controller|state.DECODE               ; dataRegister:D|Data[4]                     ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 2.931      ; 3.839      ;
; 0.564  ; Controller:Controller|state.DECODE               ; dataRegister:D|Data[7]                     ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 2.931      ; 3.839      ;
; 0.564  ; instructionRegister:IR|Data[0]                   ; indexReg:indexRegister|tempCount[8]        ; instructionRegister:IR|Data[0]     ; slowCLK:slowCLK|onoff ; 0.000        ; 2.925      ; 3.833      ;
; 0.567  ; Controller:Controller|state.DECODE               ; indexReg:indexRegister|tempCount[10]       ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 2.926      ; 3.837      ;
; 0.567  ; Controller:Controller|state.DECODE               ; accumulatorRegister:A|Data[5]              ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 2.838      ; 3.444      ;
; 0.567  ; Controller:Controller|state.DECODE               ; indexReg:indexRegister|tempCount[13]       ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 2.926      ; 3.837      ;
; 0.567  ; Controller:Controller|state.DECODE               ; indexReg:indexRegister|tempCount[12]       ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 2.926      ; 3.837      ;
; 0.567  ; Controller:Controller|state.DECODE               ; indexReg:indexRegister|tempCount[9]        ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 2.926      ; 3.837      ;
; 0.589  ; Controller:Controller|state.DECODE               ; indexReg:indexRegister|tempCount[1]        ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 2.923      ; 3.856      ;
; 0.596  ; Controller:Controller|state.DECODE               ; AR_H:AddressRegisterHigh|tempAddress[5]    ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 2.926      ; 3.866      ;
; 0.600  ; Controller:Controller|state.DECODE               ; indexReg:indexRegister|tempCount[11]       ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 2.927      ; 3.871      ;
; 0.600  ; Controller:Controller|state.DECODE               ; indexReg:indexRegister|tempCount[14]       ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 2.927      ; 3.871      ;
; 0.600  ; Controller:Controller|state.DECODE               ; indexReg:indexRegister|tempCount[15]       ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 2.927      ; 3.871      ;
; 0.605  ; Controller:Controller|state.DECODE               ; AR_L:AddressRegisterLow|tempAddress[5]     ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 2.923      ; 3.872      ;
; 0.605  ; Controller:Controller|state.DECODE               ; indexReg:indexRegister|tempCount[5]        ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 2.921      ; 3.870      ;
; 0.605  ; Controller:Controller|state.DECODE               ; indexReg:indexRegister|tempCount[7]        ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 2.921      ; 3.870      ;
; 0.622  ; Controller:Controller|state.DECODE               ; accumulatorRegister:A|Data[2]              ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 2.838      ; 3.499      ;
; 0.624  ; Controller:Controller|state.DECODE               ; dataRegister:D|Data[3]                     ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 2.922      ; 3.890      ;
; 0.624  ; Controller:Controller|state.DECODE               ; dataRegister:D|Data[2]                     ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 2.922      ; 3.890      ;
; 0.624  ; Controller:Controller|state.DECODE               ; dataRegister:D|Data[1]                     ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 2.922      ; 3.890      ;
; 0.637  ; Controller:Controller|state.DECODE               ; PC:ProgramCounter|tempCount[6]             ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 2.924      ; 3.905      ;
; 0.639  ; instructionRegister:IR|Data[3]                   ; dataRegister:D|Data[6]                     ; slowCLK:slowCLK|onoff              ; slowCLK:slowCLK|onoff ; 0.000        ; 1.861      ; 2.644      ;
; 0.639  ; instructionRegister:IR|Data[3]                   ; dataRegister:D|Data[4]                     ; slowCLK:slowCLK|onoff              ; slowCLK:slowCLK|onoff ; 0.000        ; 1.861      ; 2.644      ;
; 0.639  ; instructionRegister:IR|Data[3]                   ; dataRegister:D|Data[0]                     ; slowCLK:slowCLK|onoff              ; slowCLK:slowCLK|onoff ; 0.000        ; 1.861      ; 2.644      ;
; 0.639  ; instructionRegister:IR|Data[3]                   ; dataRegister:D|Data[7]                     ; slowCLK:slowCLK|onoff              ; slowCLK:slowCLK|onoff ; 0.000        ; 1.861      ; 2.644      ;
; 0.657  ; Controller:Controller|state.DECODE               ; PC:ProgramCounter|tempCount[3]             ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 2.920      ; 3.921      ;
; 0.657  ; Controller:Controller|state.DECODE               ; PC:ProgramCounter|tempCount[2]             ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 2.920      ; 3.921      ;
; 0.657  ; Controller:Controller|state.DECODE               ; PC:ProgramCounter|tempCount[5]             ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 2.920      ; 3.921      ;
; 0.657  ; Controller:Controller|state.DECODE               ; PC:ProgramCounter|tempCount[4]             ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 2.920      ; 3.921      ;
; 0.657  ; Controller:Controller|state.DECODE               ; PC:ProgramCounter|tempCount[0]             ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 2.920      ; 3.921      ;
; 0.668  ; Controller:Controller|state.DECODE               ; outputPort:OUT0|Data[0]                    ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 2.918      ; 3.930      ;
; 0.669  ; Controller:Controller|state.DECODE               ; accumulatorRegister:A|Data[0]~_Duplicate_1 ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 2.931      ; 3.944      ;
; 0.671  ; Controller:Controller|state.DECODE               ; PC:ProgramCounter|tempCount[11]            ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 2.920      ; 3.935      ;
; 0.671  ; Controller:Controller|state.DECODE               ; PC:ProgramCounter|tempCount[10]            ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 2.920      ; 3.935      ;
; 0.671  ; Controller:Controller|state.DECODE               ; PC:ProgramCounter|tempCount[13]            ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 2.920      ; 3.935      ;
; 0.671  ; Controller:Controller|state.DECODE               ; PC:ProgramCounter|tempCount[14]            ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 2.920      ; 3.935      ;
; 0.671  ; Controller:Controller|state.DECODE               ; PC:ProgramCounter|tempCount[12]            ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 2.920      ; 3.935      ;
; 0.671  ; Controller:Controller|state.DECODE               ; PC:ProgramCounter|tempCount[9]             ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 2.920      ; 3.935      ;
; 0.671  ; Controller:Controller|state.DECODE               ; PC:ProgramCounter|tempCount[8]             ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 2.920      ; 3.935      ;
; 0.671  ; Controller:Controller|state.DECODE               ; PC:ProgramCounter|tempCount[15]            ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 2.920      ; 3.935      ;
; 0.683  ; Controller:Controller|state.DECODE               ; indexReg:indexRegister|tempCount[8]        ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 2.925      ; 3.952      ;
; 0.691  ; Controller:Controller|state.DECODE               ; PC:ProgramCounter|tempCount[1]             ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 2.924      ; 3.959      ;
; 0.696  ; Controller:Controller|state.DECODE               ; instructionRegister:IR|Data[0]             ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 2.923      ; 3.963      ;
; 0.701  ; Controller:Controller|state.DECODE               ; PC:ProgramCounter|tempCount[7]             ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 2.918      ; 3.963      ;
; 0.713  ; Controller:Controller|state.DECODE               ; AR_L:AddressRegisterLow|tempAddress[0]     ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 2.923      ; 3.980      ;
; 0.715  ; PC:ProgramCounter|tempCount[13]                  ; SP_H:StackPointerH|tempAddress[5]          ; slowCLK:slowCLK|onoff              ; slowCLK:slowCLK|onoff ; 0.000        ; 0.059      ; 0.918      ;
; 0.722  ; Controller:Controller|state.DECODE               ; outputPort:OUT1|Data[5]                    ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 2.926      ; 3.992      ;
; 0.723  ; Controller:Controller|state.DECODE               ; outputPort:OUT0|Data[5]                    ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 2.920      ; 3.987      ;
; 0.729  ; Controller:Controller|state.DECODE               ; outputPort:OUT1|Data[0]                    ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 2.926      ; 3.999      ;
; 0.738  ; Controller:Controller|state.LDXI0                ; indexReg:indexRegister|tempCount[6]        ; slowCLK:slowCLK|onoff              ; slowCLK:slowCLK|onoff ; 0.000        ; 0.056      ; 0.938      ;
; 0.739  ; Controller:Controller|state.LDXI0                ; indexReg:indexRegister|tempCount[0]        ; slowCLK:slowCLK|onoff              ; slowCLK:slowCLK|onoff ; 0.000        ; 0.056      ; 0.939      ;
; 0.742  ; Controller:Controller|state.DECODE               ; accumulatorRegister:A|Data[1]              ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 2.838      ; 3.619      ;
; 0.745  ; instructionRegister:IR|Data[3]                   ; dataRegister:D|Data[3]                     ; slowCLK:slowCLK|onoff              ; slowCLK:slowCLK|onoff ; 0.000        ; 1.852      ; 2.741      ;
+--------+--------------------------------------------------+--------------------------------------------+------------------------------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Controller:Controller|state.DECODE'                                                                                                                                                         ;
+--------+------------------------------------------+--------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                          ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+--------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -0.643 ; instructionRegister:IR|Data[0]           ; Controller:Controller|nextState.FETCH_1024       ; instructionRegister:IR|Data[0]     ; Controller:Controller|state.DECODE ; 0.000        ; 3.357      ; 2.914      ;
; -0.438 ; Controller:Controller|state.DECODE       ; Controller:Controller|nextState.FETCH_1024       ; Controller:Controller|state.DECODE ; Controller:Controller|state.DECODE ; 0.000        ; 3.357      ; 3.099      ;
; -0.142 ; instructionRegister:IR|Data[0]           ; Controller:Controller|nextState.FETCH_1024       ; instructionRegister:IR|Data[0]     ; Controller:Controller|state.DECODE ; -0.500       ; 3.357      ; 2.915      ;
; 0.016  ; Controller:Controller|state.DECODE       ; Controller:Controller|nextState.FETCH_1024       ; Controller:Controller|state.DECODE ; Controller:Controller|state.DECODE ; -0.500       ; 3.357      ; 3.073      ;
; 0.818  ; instructionRegister:IR|Data[2]           ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 2.156      ; 2.994      ;
; 1.059  ; Controller:Controller|state.FETCH        ; Controller:Controller|nextState.DECODE_1013      ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.583      ; 1.662      ;
; 1.059  ; Controller:Controller|state.BRANCH0      ; Controller:Controller|nextState.BRANCH1_941      ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.567      ; 1.646      ;
; 1.064  ; Controller:Controller|state.CALL1        ; Controller:Controller|nextState.CALL2_746        ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.484      ; 1.568      ;
; 1.078  ; instructionRegister:IR|Data[6]           ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 2.156      ; 3.254      ;
; 1.097  ; Controller:Controller|state.PCINC0       ; Controller:Controller|nextState.PCINC1_670       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.566      ; 1.683      ;
; 1.102  ; Controller:Controller|state.CALL4        ; Controller:Controller|nextState.CALL5_713        ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.488      ; 1.610      ;
; 1.119  ; Controller:Controller|state.LDAA0        ; Controller:Controller|nextState.LDAA1_988        ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.485      ; 1.624      ;
; 1.153  ; Controller:Controller|state.MULT0        ; Controller:Controller|nextState.MULT1_786        ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.582      ; 1.755      ;
; 1.156  ; instructionRegister:IR|Data[3]           ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 2.287      ; 3.463      ;
; 1.162  ; Controller:Controller|state.INITIALIZE   ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.568      ; 1.750      ;
; 1.167  ; Controller:Controller|state.LDAA1        ; Controller:Controller|nextState.LDAA2_977        ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.485      ; 1.672      ;
; 1.170  ; Controller:Controller|state.RORC0        ; Controller:Controller|nextState.RORC1_854        ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.470      ; 1.660      ;
; 1.177  ; Controller:Controller|state.STAA1        ; Controller:Controller|nextState.STAA2_872        ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.488      ; 1.685      ;
; 1.195  ; Controller:Controller|state.RET0         ; Controller:Controller|nextState.RET1_695         ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.602      ; 1.817      ;
; 1.205  ; Controller:Controller|state.PCINC1       ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.568      ; 1.793      ;
; 1.208  ; Controller:Controller|state.ADCRD0       ; Controller:Controller|nextState.ADCRD1_901       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.602      ; 1.830      ;
; 1.211  ; Controller:Controller|state.CALL3        ; Controller:Controller|nextState.CALL4_724        ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.485      ; 1.716      ;
; 1.212  ; Controller:Controller|state.LOADFLAGS_SZ ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.566      ; 1.798      ;
; 1.217  ; Controller:Controller|state.CALL2        ; Controller:Controller|nextState.CALL3_735        ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.485      ; 1.722      ;
; 1.219  ; Controller:Controller|state.STAA0        ; Controller:Controller|nextState.STAA1_883        ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.485      ; 1.724      ;
; 1.223  ; Controller:Controller|state.MULT2        ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.565      ; 1.808      ;
; 1.232  ; Controller:Controller|state.CALL0        ; Controller:Controller|nextState.CALL1_757        ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.485      ; 1.737      ;
; 1.244  ; Controller:Controller|state.LDXI0        ; Controller:Controller|nextState.LDXI1_818        ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.421      ; 1.685      ;
; 1.252  ; Controller:Controller|state.ANDR_D0      ; Controller:Controller|nextState.ANDR_D1_959      ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.470      ; 1.742      ;
; 1.259  ; Controller:Controller|state.BRANCH2      ; Controller:Controller|nextState.BRANCH3_919      ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.463      ; 1.742      ;
; 1.262  ; Controller:Controller|state.BRANCH1      ; Controller:Controller|nextState.BRANCH2_930      ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.466      ; 1.748      ;
; 1.262  ; Controller:Controller|state.CALL5        ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.564      ; 1.846      ;
; 1.265  ; Controller:Controller|state.LDAA2        ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.564      ; 1.849      ;
; 1.291  ; Controller:Controller|state.DECA0        ; Controller:Controller|nextState.DECA1_836        ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.470      ; 1.781      ;
; 1.300  ; Controller:Controller|state.DECA1        ; Controller:Controller|nextState.LOADFLAGS_SZ_659 ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.469      ; 1.789      ;
; 1.324  ; Controller:Controller|state.LDXI1        ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.568      ; 1.912      ;
; 1.327  ; Controller:Controller|state.RORC1        ; Controller:Controller|nextState.LOADFLAGS_SZ_659 ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.469      ; 1.816      ;
; 1.328  ; Controller:Controller|state.MULT1        ; Controller:Controller|nextState.MULT2_775        ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.460      ; 1.808      ;
; 1.340  ; Controller:Controller|state.ANDR_D1      ; Controller:Controller|nextState.LOADFLAGS_SZ_659 ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.469      ; 1.829      ;
; 1.341  ; Controller:Controller|state.LDAI         ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.566      ; 1.927      ;
; 1.349  ; Controller:Controller|state.LDAD         ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.565      ; 1.934      ;
; 1.375  ; Controller:Controller|state.ADCRD1       ; Controller:Controller|nextState.LOADFLAGS_SZ_659 ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.469      ; 1.864      ;
; 1.384  ; instructionRegister:IR|Data[1]           ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 2.287      ; 3.691      ;
; 1.418  ; Controller:Controller|state.LDAA_X       ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.566      ; 2.004      ;
; 1.418  ; Controller:Controller|state.BRANCH3      ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.565      ; 2.003      ;
; 1.425  ; Controller:Controller|state.RET1         ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.566      ; 2.011      ;
; 1.443  ; Controller:Controller|state.STAA2        ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.564      ; 2.027      ;
+--------+------------------------------------------+--------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                                                                                                                                        ;
+--------+------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                      ; To Node                                                                                                           ; Launch Clock                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; -0.207 ; Controller:Controller|state.DECODE                                                             ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; Controller:Controller|state.DECODE ; CLK         ; 0.000        ; 2.512      ; 2.684      ;
; -0.079 ; slowCLK:slowCLK|onoff                                                                          ; slowCLK:slowCLK|onoff                                                                                             ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; 2.221      ; 2.496      ;
; 0.320  ; slowCLK:slowCLK|count[0]                                                                       ; slowCLK:slowCLK|count[0]                                                                                          ; CLK                                ; CLK         ; 0.000        ; 0.055      ; 0.519      ;
; 0.331  ; Controller:Controller|state.DECODE                                                             ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; Controller:Controller|state.DECODE ; CLK         ; -0.500       ; 2.512      ; 2.722      ;
; 0.394  ; instructionRegister:IR|Data[0]                                                                 ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; instructionRegister:IR|Data[0]     ; CLK         ; 0.000        ; 2.512      ; 3.285      ;
; 0.445  ; slowCLK:slowCLK|onoff                                                                          ; slowCLK:slowCLK|onoff                                                                                             ; slowCLK:slowCLK|onoff              ; CLK         ; -0.500       ; 2.221      ; 2.520      ;
; 0.882  ; instructionRegister:IR|Data[0]                                                                 ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; instructionRegister:IR|Data[0]     ; CLK         ; -0.500       ; 2.512      ; 3.273      ;
; 1.322  ; Controller:Controller|state.BRANCH1                                                            ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|rden_a_store                    ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.568     ; 0.928      ;
; 1.380  ; slowCLK:slowCLK|count[0]                                                                       ; slowCLK:slowCLK|onoff                                                                                             ; CLK                                ; CLK         ; 0.000        ; 0.055      ; 1.579      ;
; 1.487  ; indexReg:indexRegister|tempCount[5]                                                            ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.281     ; 1.405      ;
; 1.736  ; Controller:Controller|state.BRANCH1                                                            ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_re_reg       ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.281     ; 1.654      ;
; 1.766  ; AR_L:AddressRegisterLow|tempAddress[3]                                                         ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.286     ; 1.679      ;
; 1.804  ; Controller:Controller|state.LDAA_X                                                             ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.283     ; 1.720      ;
; 1.840  ; indexReg:indexRegister|tempCount[0]                                                            ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.283     ; 1.756      ;
; 1.847  ; AR_L:AddressRegisterLow|tempAddress[2]                                                         ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.286     ; 1.760      ;
; 1.933  ; indexReg:indexRegister|tempCount[3]                                                            ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.294     ; 1.838      ;
; 1.969  ; accumulatorRegister:A|Data[0]~_Duplicate_1                                                     ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.286     ; 1.882      ;
; 1.971  ; AR_L:AddressRegisterLow|tempAddress[5]                                                         ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.283     ; 1.887      ;
; 1.989  ; AR_L:AddressRegisterLow|tempAddress[7]                                                         ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|wren_a_store                    ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.573     ; 1.590      ;
; 1.991  ; instructionRegister:IR|Data[2]                                                                 ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; 1.311      ; 3.501      ;
; 2.008  ; Controller:Controller|state.STAA2                                                              ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|wren_a_store                    ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.572     ; 1.610      ;
; 2.014  ; Controller:Controller|state.LDAA2                                                              ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|rden_a_store                    ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.572     ; 1.616      ;
; 2.068  ; PC:ProgramCounter|tempCount[0]                                                                 ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.280     ; 1.987      ;
; 2.097  ; Controller:Controller|state.LDXI1                                                              ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|rden_a_store                    ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.568     ; 1.703      ;
; 2.140  ; AR_L:AddressRegisterLow|tempAddress[6]                                                         ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|wren_a_store                    ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.573     ; 1.741      ;
; 2.191  ; Controller:Controller|state.LDAA2                                                              ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.285     ; 2.105      ;
; 2.209  ; AR_L:AddressRegisterLow|tempAddress[6]                                                         ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.286     ; 2.122      ;
; 2.214  ; Controller:Controller|state.STAA2                                                              ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.285     ; 2.128      ;
; 2.218  ; AR_H:AddressRegisterHigh|tempAddress[7]                                                        ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|wren_a_store                    ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.573     ; 1.819      ;
; 2.220  ; PC:ProgramCounter|tempCount[6]                                                                 ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.284     ; 2.135      ;
; 2.222  ; PC:ProgramCounter|tempCount[2]                                                                 ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.280     ; 2.141      ;
; 2.228  ; Controller:Controller|state.CALL0                                                              ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|rden_a_store                    ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.572     ; 1.830      ;
; 2.237  ; AR_L:AddressRegisterLow|tempAddress[7]                                                         ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.286     ; 2.150      ;
; 2.248  ; PC:ProgramCounter|tempCount[3]                                                                 ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.280     ; 2.167      ;
; 2.259  ; AR_H:AddressRegisterHigh|tempAddress[1]                                                        ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|wren_a_store                    ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.573     ; 1.860      ;
; 2.261  ; PC:ProgramCounter|tempCount[4]                                                                 ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.280     ; 2.180      ;
; 2.287  ; AR_L:AddressRegisterLow|tempAddress[0]                                                         ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.283     ; 2.203      ;
; 2.294  ; AR_L:AddressRegisterLow|tempAddress[1]                                                         ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|wren_a_store                    ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.571     ; 1.897      ;
; 2.307  ; indexReg:indexRegister|tempCount[2]                                                            ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.283     ; 2.223      ;
; 2.313  ; Controller:Controller|state.BRANCH1                                                            ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.277     ; 2.235      ;
; 2.351  ; Controller:Controller|state.STAA0                                                              ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|rden_a_store                    ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.572     ; 1.953      ;
; 2.358  ; Controller:Controller|state.BRANCH0                                                            ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|rden_a_store                    ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.568     ; 1.964      ;
; 2.367  ; AR_L:AddressRegisterLow|tempAddress[3]                                                         ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|wren_a_store                    ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.573     ; 1.968      ;
; 2.382  ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|rden_a_store ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK                                ; CLK         ; 0.000        ; 0.346      ; 2.897      ;
; 2.382  ; AR_L:AddressRegisterLow|tempAddress[2]                                                         ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|wren_a_store                    ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.573     ; 1.983      ;
; 2.384  ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|rden_a_store ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_we_reg       ; CLK                                ; CLK         ; 0.000        ; 0.342      ; 2.895      ;
; 2.384  ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|rden_a_store ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_re_reg       ; CLK                                ; CLK         ; 0.000        ; 0.342      ; 2.895      ;
; 2.384  ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|rden_a_store ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; CLK                                ; CLK         ; 0.000        ; 0.342      ; 2.895      ;
; 2.405  ; AR_L:AddressRegisterLow|tempAddress[7]                                                         ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_we_reg       ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.286     ; 2.318      ;
; 2.405  ; PC:ProgramCounter|tempCount[5]                                                                 ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.280     ; 2.324      ;
; 2.408  ; Controller:Controller|state.LDAA0                                                              ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|rden_a_store                    ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.572     ; 2.010      ;
; 2.418  ; indexReg:indexRegister|tempCount[4]                                                            ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.294     ; 2.323      ;
; 2.421  ; AR_H:AddressRegisterHigh|tempAddress[5]                                                        ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|wren_a_store                    ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.573     ; 2.022      ;
; 2.423  ; AR_H:AddressRegisterHigh|tempAddress[6]                                                        ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|wren_a_store                    ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.573     ; 2.024      ;
; 2.423  ; Controller:Controller|state.STAA1                                                              ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|rden_a_store                    ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.572     ; 2.025      ;
; 2.448  ; instructionRegister:IR|Data[4]                                                                 ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; 1.442      ; 4.089      ;
; 2.452  ; Controller:Controller|state.LDAA2                                                              ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_re_reg       ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.285     ; 2.366      ;
; 2.459  ; AR_H:AddressRegisterHigh|tempAddress[2]                                                        ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|wren_a_store                    ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.573     ; 2.060      ;
; 2.461  ; instructionRegister:IR|Data[3]                                                                 ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; 1.442      ; 4.102      ;
; 2.485  ; Controller:Controller|state.LDAA_X                                                             ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|rden_a_store                    ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.570     ; 2.089      ;
; 2.487  ; Controller:Controller|state.LDAI                                                               ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|rden_a_store                    ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.570     ; 2.091      ;
; 2.489  ; Controller:Controller|state.STAA2                                                              ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_we_reg       ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.285     ; 2.403      ;
; 2.491  ; Controller:Controller|state.LDXI1                                                              ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_re_reg       ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.281     ; 2.409      ;
; 2.505  ; AR_L:AddressRegisterLow|tempAddress[1]                                                         ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.284     ; 2.420      ;
; 2.516  ; AR_L:AddressRegisterLow|tempAddress[4]                                                         ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|wren_a_store                    ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.573     ; 2.117      ;
; 2.522  ; AR_L:AddressRegisterLow|tempAddress[4]                                                         ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.286     ; 2.435      ;
; 2.526  ; AR_L:AddressRegisterLow|tempAddress[5]                                                         ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|wren_a_store                    ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.570     ; 2.130      ;
; 2.556  ; AR_L:AddressRegisterLow|tempAddress[6]                                                         ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_we_reg       ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.286     ; 2.469      ;
; 2.565  ; Controller:Controller|state.LDAA1                                                              ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|rden_a_store                    ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.572     ; 2.167      ;
; 2.568  ; indexReg:indexRegister|tempCount[6]                                                            ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.283     ; 2.484      ;
; 2.569  ; accumulatorRegister:A|Data[3]~_Duplicate_1                                                     ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.286     ; 2.482      ;
; 2.580  ; instructionRegister:IR|Data[7]                                                                 ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; 1.528      ; 4.307      ;
; 2.582  ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|wren_a_store ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_we_reg       ; CLK                                ; CLK         ; 0.000        ; 0.342      ; 3.093      ;
; 2.582  ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|wren_a_store ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_re_reg       ; CLK                                ; CLK         ; 0.000        ; 0.342      ; 3.093      ;
; 2.582  ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|wren_a_store ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK                                ; CLK         ; 0.000        ; 0.346      ; 3.097      ;
; 2.582  ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|wren_a_store ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; CLK                                ; CLK         ; 0.000        ; 0.342      ; 3.093      ;
; 2.589  ; Controller:Controller|state.FETCH                                                              ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|rden_a_store                    ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.568     ; 2.195      ;
; 2.613  ; PC:ProgramCounter|tempCount[7]                                                                 ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.279     ; 2.533      ;
; 2.634  ; AR_H:AddressRegisterHigh|tempAddress[7]                                                        ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_we_reg       ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.286     ; 2.547      ;
; 2.642  ; indexReg:indexRegister|tempCount[1]                                                            ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.283     ; 2.558      ;
; 2.649  ; AR_H:AddressRegisterHigh|tempAddress[4]                                                        ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|wren_a_store                    ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.573     ; 2.250      ;
; 2.654  ; Controller:Controller|state.CALL0                                                              ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_re_reg       ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.285     ; 2.568      ;
; 2.658  ; Controller:Controller|state.LDXI0                                                              ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|rden_a_store                    ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.568     ; 2.264      ;
; 2.658  ; instructionRegister:IR|Data[6]                                                                 ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; 1.311      ; 4.168      ;
; 2.660  ; instructionRegister:IR|Data[5]                                                                 ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; 1.311      ; 4.170      ;
; 2.661  ; AR_H:AddressRegisterHigh|tempAddress[3]                                                        ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|wren_a_store                    ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.573     ; 2.262      ;
; 2.666  ; Controller:Controller|state.CALL1                                                              ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|rden_a_store                    ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.572     ; 2.268      ;
; 2.671  ; indexReg:indexRegister|tempCount[7]                                                            ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.281     ; 2.589      ;
; 2.675  ; AR_H:AddressRegisterHigh|tempAddress[1]                                                        ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_we_reg       ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.286     ; 2.588      ;
; 2.707  ; accumulatorRegister:A|Data[4]~_Duplicate_1                                                     ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.286     ; 2.620      ;
; 2.709  ; PC:ProgramCounter|tempCount[1]                                                                 ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.284     ; 2.624      ;
; 2.710  ; AR_L:AddressRegisterLow|tempAddress[1]                                                         ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_we_reg       ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.284     ; 2.625      ;
; 2.715  ; AR_H:AddressRegisterHigh|tempAddress[0]                                                        ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|wren_a_store                    ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.573     ; 2.316      ;
; 2.747  ; indexReg:indexRegister|tempCount[0]                                                            ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.279     ; 2.667      ;
; 2.750  ; Controller:Controller|state.STAA0                                                              ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_re_reg       ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.285     ; 2.664      ;
; 2.769  ; Controller:Controller|state.BRANCH0                                                            ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_re_reg       ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.281     ; 2.687      ;
; 2.783  ; instructionRegister:IR|Data[1]                                                                 ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; 1.442      ; 4.424      ;
; 2.783  ; AR_L:AddressRegisterLow|tempAddress[3]                                                         ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_we_reg       ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.286     ; 2.696      ;
; 2.798  ; AR_L:AddressRegisterLow|tempAddress[2]                                                         ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_we_reg       ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.286     ; 2.711      ;
; 2.804  ; Controller:Controller|state.LDAA0                                                              ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_re_reg       ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.285     ; 2.718      ;
+--------+------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'instructionRegister:IR|Data[0]'                                                                                                                                          ;
+--------+------------------------------------+---------------------------------------------+------------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                                     ; Launch Clock                       ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+---------------------------------------------+------------------------------------+--------------------------------+--------------+------------+------------+
; -0.144 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAA_X_807  ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.500        ; 4.435      ; 3.390      ;
; 0.059  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAA_X_807  ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.500        ; 4.567      ; 3.319      ;
; 0.427  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAA_X_807  ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 1.000        ; 4.435      ; 3.319      ;
; 0.488  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAA_X_807  ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 1.000        ; 4.567      ; 3.390      ;
; 0.916  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.ANDR_D0_966 ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.500        ; 4.457      ; 3.543      ;
; 0.917  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.DECA0_843   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.500        ; 4.457      ; 3.542      ;
; 0.929  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAD_800    ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.500        ; 4.434      ; 3.507      ;
; 0.932  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.MULT0_793   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.500        ; 4.435      ; 3.507      ;
; 0.948  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAA0_995   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.500        ; 4.444      ; 3.500      ;
; 0.961  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAI_1002   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.500        ; 4.434      ; 3.478      ;
; 0.981  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDXI0_825   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.500        ; 4.424      ; 3.441      ;
; 0.999  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.CALL0_764   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.500        ; 4.443      ; 3.462      ;
; 1.067  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.RET0_702    ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.500        ; 4.459      ; 3.526      ;
; 1.075  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.BRANCH0_948 ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.500        ; 4.571      ; 3.393      ;
; 1.081  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.PCINC0_677  ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.500        ; 4.574      ; 3.393      ;
; 1.123  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.STAA0_890   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.500        ; 4.445      ; 3.458      ;
; 1.124  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.RORC0_861   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.500        ; 4.458      ; 3.469      ;
; 1.124  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.ADCRD0_908  ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.500        ; 4.458      ; 3.470      ;
; 1.140  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.ANDR_D0_966 ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.500        ; 4.589      ; 3.451      ;
; 1.140  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.DECA0_843   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.500        ; 4.589      ; 3.451      ;
; 1.142  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAI_1002   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.500        ; 4.566      ; 3.429      ;
; 1.147  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAD_800    ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.500        ; 4.566      ; 3.421      ;
; 1.149  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.MULT0_793   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.500        ; 4.567      ; 3.422      ;
; 1.161  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAA0_995   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.500        ; 4.576      ; 3.419      ;
; 1.179  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.CALL0_764   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.500        ; 4.575      ; 3.414      ;
; 1.180  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDXI0_825   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.500        ; 4.556      ; 3.374      ;
; 1.262  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.BRANCH0_948 ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.500        ; 4.703      ; 3.338      ;
; 1.267  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.RET0_702    ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.500        ; 4.591      ; 3.458      ;
; 1.269  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.PCINC0_677  ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.500        ; 4.706      ; 3.337      ;
; 1.274  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.RORC0_861   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.500        ; 4.590      ; 3.451      ;
; 1.275  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.ADCRD0_908  ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.500        ; 4.590      ; 3.451      ;
; 1.300  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.STAA0_890   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.500        ; 4.577      ; 3.413      ;
; 1.508  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.ANDR_D0_966 ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 1.000        ; 4.457      ; 3.451      ;
; 1.508  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.DECA0_843   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 1.000        ; 4.457      ; 3.451      ;
; 1.510  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAI_1002   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 1.000        ; 4.434      ; 3.429      ;
; 1.515  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAD_800    ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 1.000        ; 4.434      ; 3.421      ;
; 1.517  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.MULT0_793   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 1.000        ; 4.435      ; 3.422      ;
; 1.529  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAA0_995   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 1.000        ; 4.444      ; 3.419      ;
; 1.547  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.CALL0_764   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 1.000        ; 4.443      ; 3.414      ;
; 1.548  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDXI0_825   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 1.000        ; 4.424      ; 3.374      ;
; 1.548  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.ANDR_D0_966 ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 1.000        ; 4.589      ; 3.543      ;
; 1.549  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.DECA0_843   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 1.000        ; 4.589      ; 3.542      ;
; 1.561  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAD_800    ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 1.000        ; 4.566      ; 3.507      ;
; 1.564  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.MULT0_793   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 1.000        ; 4.567      ; 3.507      ;
; 1.580  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAA0_995   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 1.000        ; 4.576      ; 3.500      ;
; 1.593  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAI_1002   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 1.000        ; 4.566      ; 3.478      ;
; 1.613  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDXI0_825   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 1.000        ; 4.556      ; 3.441      ;
; 1.630  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.BRANCH0_948 ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 1.000        ; 4.571      ; 3.338      ;
; 1.631  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.CALL0_764   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 1.000        ; 4.575      ; 3.462      ;
; 1.635  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.RET0_702    ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 1.000        ; 4.459      ; 3.458      ;
; 1.637  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.PCINC0_677  ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 1.000        ; 4.574      ; 3.337      ;
; 1.642  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.RORC0_861   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 1.000        ; 4.458      ; 3.451      ;
; 1.643  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.ADCRD0_908  ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 1.000        ; 4.458      ; 3.451      ;
; 1.668  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.STAA0_890   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 1.000        ; 4.445      ; 3.413      ;
; 1.699  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.RET0_702    ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 1.000        ; 4.591      ; 3.526      ;
; 1.707  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.BRANCH0_948 ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 1.000        ; 4.703      ; 3.393      ;
; 1.713  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.PCINC0_677  ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 1.000        ; 4.706      ; 3.393      ;
; 1.755  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.STAA0_890   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 1.000        ; 4.577      ; 3.458      ;
; 1.756  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.RORC0_861   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 1.000        ; 4.590      ; 3.469      ;
; 1.756  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.ADCRD0_908  ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 1.000        ; 4.590      ; 3.470      ;
+--------+------------------------------------+---------------------------------------------+------------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'instructionRegister:IR|Data[0]'                                                                                                                                           ;
+--------+------------------------------------+---------------------------------------------+------------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                                     ; Launch Clock                       ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+---------------------------------------------+------------------------------------+--------------------------------+--------------+------------+------------+
; -2.888 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.PCINC0_677  ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 5.877      ; 3.189      ;
; -2.860 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.BRANCH0_948 ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 5.874      ; 3.214      ;
; -2.744 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAA_X_807  ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 5.730      ; 3.186      ;
; -2.683 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDXI0_825   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 5.719      ; 3.236      ;
; -2.658 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAI_1002   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 5.729      ; 3.271      ;
; -2.648 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.RORC0_861   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 5.755      ; 3.307      ;
; -2.648 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.ADCRD0_908  ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 5.755      ; 3.307      ;
; -2.647 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAA0_995   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 5.739      ; 3.292      ;
; -2.644 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.STAA0_890   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 5.740      ; 3.296      ;
; -2.638 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.CALL0_764   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 5.738      ; 3.300      ;
; -2.631 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.MULT0_793   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 5.730      ; 3.299      ;
; -2.631 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAD_800    ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 5.730      ; 3.299      ;
; -2.620 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.ANDR_D0_966 ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 5.753      ; 3.333      ;
; -2.620 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.DECA0_843   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 5.753      ; 3.333      ;
; -2.599 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.RET0_702    ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 5.755      ; 3.356      ;
; -2.410 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.PCINC0_677  ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 5.877      ; 3.167      ;
; -2.408 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.BRANCH0_948 ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 5.874      ; 3.166      ;
; -2.279 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAA_X_807  ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 5.730      ; 3.151      ;
; -2.265 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.PCINC0_677  ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 5.232      ; 3.167      ;
; -2.263 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.BRANCH0_948 ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 5.229      ; 3.166      ;
; -2.214 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDXI0_825   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 5.719      ; 3.205      ;
; -2.202 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.STAA0_890   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 5.740      ; 3.238      ;
; -2.199 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.CALL0_764   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 5.738      ; 3.239      ;
; -2.191 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAA0_995   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 5.739      ; 3.248      ;
; -2.181 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.RORC0_861   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 5.755      ; 3.274      ;
; -2.180 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.ADCRD0_908  ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 5.755      ; 3.275      ;
; -2.179 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAD_800    ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 5.730      ; 3.251      ;
; -2.178 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.MULT0_793   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 5.730      ; 3.252      ;
; -2.177 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.RET0_702    ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 5.755      ; 3.278      ;
; -2.174 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.ANDR_D0_966 ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 5.753      ; 3.279      ;
; -2.174 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.DECA0_843   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 5.753      ; 3.279      ;
; -2.171 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAI_1002   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 5.729      ; 3.258      ;
; -2.134 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAA_X_807  ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 5.085      ; 3.151      ;
; -2.069 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDXI0_825   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 5.074      ; 3.205      ;
; -2.057 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.STAA0_890   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 5.095      ; 3.238      ;
; -2.054 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.CALL0_764   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 5.093      ; 3.239      ;
; -2.046 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAA0_995   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 5.094      ; 3.248      ;
; -2.036 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.RORC0_861   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 5.110      ; 3.274      ;
; -2.035 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.ADCRD0_908  ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 5.110      ; 3.275      ;
; -2.034 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAD_800    ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 5.085      ; 3.251      ;
; -2.033 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.MULT0_793   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 5.085      ; 3.252      ;
; -2.032 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.RET0_702    ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 5.110      ; 3.278      ;
; -2.029 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.ANDR_D0_966 ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 5.108      ; 3.279      ;
; -2.029 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.DECA0_843   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 5.108      ; 3.279      ;
; -2.026 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAI_1002   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 5.084      ; 3.258      ;
; -1.743 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.PCINC0_677  ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 5.232      ; 3.189      ;
; -1.715 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.BRANCH0_948 ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 5.229      ; 3.214      ;
; -1.599 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAA_X_807  ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 5.085      ; 3.186      ;
; -1.538 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDXI0_825   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 5.074      ; 3.236      ;
; -1.513 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAI_1002   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 5.084      ; 3.271      ;
; -1.503 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.RORC0_861   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 5.110      ; 3.307      ;
; -1.503 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.ADCRD0_908  ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 5.110      ; 3.307      ;
; -1.502 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAA0_995   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 5.094      ; 3.292      ;
; -1.499 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.STAA0_890   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 5.095      ; 3.296      ;
; -1.493 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.CALL0_764   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 5.093      ; 3.300      ;
; -1.486 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.MULT0_793   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 5.085      ; 3.299      ;
; -1.486 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAD_800    ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 5.085      ; 3.299      ;
; -1.475 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.ANDR_D0_966 ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 5.108      ; 3.333      ;
; -1.475 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.DECA0_843   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 5.108      ; 3.333      ;
; -1.454 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.RET0_702    ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 5.110      ; 3.356      ;
+--------+------------------------------------+---------------------------------------------+------------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                                                                                                               ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; CLK   ; Rise       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; CLK   ; Rise       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; CLK   ; Rise       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_re_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; CLK   ; Rise       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; slowCLK:slowCLK|count[0]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; slowCLK:slowCLK|onoff                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|rden_a_store                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|wren_a_store                    ;
; 0.077  ; 0.307        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.077  ; 0.307        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_re_reg       ;
; 0.077  ; 0.307        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.079  ; 0.309        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; slowCLK:slowCLK|count[0]                                                                                          ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; slowCLK:slowCLK|onoff                                                                                             ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|rden_a_store                    ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|wren_a_store                    ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o                                                                                                       ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; RAM|RAM|altsyncram_component|auto_generated|ram_block1a0|clk0                                                     ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; RAM|RAM|altsyncram_component|auto_generated|rden_a_store|clk                                                      ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; RAM|RAM|altsyncram_component|auto_generated|wren_a_store|clk                                                      ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; slowCLK|count[0]|clk                                                                                              ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; slowCLK|onoff|clk                                                                                                 ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]                                                                                         ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|outclk                                                                                           ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; slowCLK:slowCLK|count[0]                                                                                          ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; slowCLK:slowCLK|onoff                                                                                             ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|rden_a_store                    ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|wren_a_store                    ;
; 0.457  ; 0.687        ; 0.230          ; High Pulse Width ; CLK   ; Rise       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.459  ; 0.689        ; 0.230          ; High Pulse Width ; CLK   ; Rise       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.459  ; 0.689        ; 0.230          ; High Pulse Width ; CLK   ; Rise       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_re_reg       ;
; 0.459  ; 0.689        ; 0.230          ; High Pulse Width ; CLK   ; Rise       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|i                                                                                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|i                                                                                                       ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]                                                                                         ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|outclk                                                                                           ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; RAM|RAM|altsyncram_component|auto_generated|ram_block1a0|clk0                                                     ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; RAM|RAM|altsyncram_component|auto_generated|rden_a_store|clk                                                      ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; RAM|RAM|altsyncram_component|auto_generated|wren_a_store|clk                                                      ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; slowCLK|count[0]|clk                                                                                              ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; slowCLK|onoff|clk                                                                                                 ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|o                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'slowCLK:slowCLK|onoff'                                                                   ;
+--------+--------------+----------------+------------+-----------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                 ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------+-----------------------+------------+------------------------------------------+
; -1.941 ; 1.000        ; 2.941          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; accumulatorRegister:A|Data[0]            ;
; -1.941 ; 1.000        ; 2.941          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; accumulatorRegister:A|Data[1]            ;
; -1.941 ; 1.000        ; 2.941          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; accumulatorRegister:A|Data[2]            ;
; -1.941 ; 1.000        ; 2.941          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; accumulatorRegister:A|Data[3]            ;
; -1.941 ; 1.000        ; 2.941          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; accumulatorRegister:A|Data[4]            ;
; -1.941 ; 1.000        ; 2.941          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; accumulatorRegister:A|Data[5]            ;
; -1.941 ; 1.000        ; 2.941          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; accumulatorRegister:A|Data[6]            ;
; -1.941 ; 1.000        ; 2.941          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; accumulatorRegister:A|Data[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; ALUregister:tempALUreg2|Data[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; ALUregister:tempALUreg2|Data[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; ALUregister:tempALUreg2|Data[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; ALUregister:tempALUreg2|Data[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; ALUregister:tempALUreg2|Data[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; ALUregister:tempALUreg2|Data[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; ALUregister:tempALUreg2|Data[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; ALUregister:tempALUreg2|Data[7]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; ALUregister:tempALUreg|Data[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; ALUregister:tempALUreg|Data[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; ALUregister:tempALUreg|Data[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; ALUregister:tempALUreg|Data[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; ALUregister:tempALUreg|Data[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; ALUregister:tempALUreg|Data[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; ALUregister:tempALUreg|Data[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; ALUregister:tempALUreg|Data[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; AR_H:AddressRegisterHigh|tempAddress[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; AR_H:AddressRegisterHigh|tempAddress[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; AR_H:AddressRegisterHigh|tempAddress[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; AR_H:AddressRegisterHigh|tempAddress[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; AR_H:AddressRegisterHigh|tempAddress[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; AR_H:AddressRegisterHigh|tempAddress[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; AR_H:AddressRegisterHigh|tempAddress[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; AR_H:AddressRegisterHigh|tempAddress[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; AR_L:AddressRegisterLow|tempAddress[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; AR_L:AddressRegisterLow|tempAddress[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; AR_L:AddressRegisterLow|tempAddress[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; AR_L:AddressRegisterLow|tempAddress[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; AR_L:AddressRegisterLow|tempAddress[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; AR_L:AddressRegisterLow|tempAddress[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; AR_L:AddressRegisterLow|tempAddress[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; AR_L:AddressRegisterLow|tempAddress[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.ADCRD0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.ADCRD1       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.ANDR_D0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.ANDR_D1      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.BRANCH0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.BRANCH1      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.BRANCH2      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.BRANCH3      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.CALL0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.CALL1        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.CALL2        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.CALL3        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.CALL4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.CALL5        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.DECA0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.DECA1        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.DECODE       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.FETCH        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.INITIALIZE   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.LDAA0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.LDAA1        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.LDAA2        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.LDAA_X       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.LDAD         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.LDAI         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.LDXI0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.LDXI1        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.LOADFLAGS_SZ ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.MULT0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.MULT1        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.MULT2        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.PCINC0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.PCINC1       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.RET0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.RET1         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.RORC0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.RORC1        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.STAA0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.STAA1        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.STAA2        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; PC:ProgramCounter|tempCount[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; PC:ProgramCounter|tempCount[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; PC:ProgramCounter|tempCount[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; PC:ProgramCounter|tempCount[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; PC:ProgramCounter|tempCount[13]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; PC:ProgramCounter|tempCount[14]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; PC:ProgramCounter|tempCount[15]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; PC:ProgramCounter|tempCount[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; PC:ProgramCounter|tempCount[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; PC:ProgramCounter|tempCount[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; PC:ProgramCounter|tempCount[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; PC:ProgramCounter|tempCount[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; PC:ProgramCounter|tempCount[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; PC:ProgramCounter|tempCount[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; PC:ProgramCounter|tempCount[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; PC:ProgramCounter|tempCount[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; SP_H:StackPointerH|tempAddress[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; SP_H:StackPointerH|tempAddress[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; SP_H:StackPointerH|tempAddress[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; SP_H:StackPointerH|tempAddress[3]        ;
+--------+--------------+----------------+------------+-----------------------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'instructionRegister:IR|Data[0]'                                                                                 ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------+
; -0.642 ; -0.642       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|Mux4~11|combout                       ;
; -0.640 ; -0.640       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|Selector49~0|datad                    ;
; -0.634 ; -0.634       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.BRANCH1_941|datac           ;
; -0.634 ; -0.634       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.FETCH_1024|datac            ;
; -0.634 ; -0.634       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.PCINC1_670|datac            ;
; -0.633 ; -0.633       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.RET0_702|datad              ;
; -0.632 ; -0.632       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.BRANCH1_941      ;
; -0.632 ; -0.632       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.FETCH_1024       ;
; -0.632 ; -0.632       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.PCINC1_670       ;
; -0.632 ; -0.632       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.ADCRD0_908|datad            ;
; -0.632 ; -0.632       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.ANDR_D0_966|datad           ;
; -0.632 ; -0.632       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.DECA0_843|datad             ;
; -0.632 ; -0.632       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.DECODE_1013|datac           ;
; -0.632 ; -0.632       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.MULT1_786|datac             ;
; -0.632 ; -0.632       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.PCINC0_677|datac            ;
; -0.632 ; -0.632       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.RORC0_861|datad             ;
; -0.631 ; -0.631       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.BRANCH0_948|datac           ;
; -0.631 ; -0.631       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.CALL1_757|datad             ;
; -0.631 ; -0.631       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.CALL3_735|datad             ;
; -0.631 ; -0.631       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.LDAA2_977|datad             ;
; -0.630 ; -0.630       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.DECODE_1013      ;
; -0.630 ; -0.630       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.MULT1_786        ;
; -0.630 ; -0.630       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.PCINC0_677       ;
; -0.630 ; -0.630       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.CALL0_764|datad             ;
; -0.630 ; -0.630       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.LDAA0_995|datad             ;
; -0.630 ; -0.630       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.STAA0_890|datad             ;
; -0.629 ; -0.629       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.CALL4_724|datad             ;
; -0.629 ; -0.629       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.CALL5_713|datad             ;
; -0.629 ; -0.629       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.LDAA_X_807|datad            ;
; -0.629 ; -0.629       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.MULT0_793|datad             ;
; -0.629 ; -0.629       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.STAA2_872|datad             ;
; -0.628 ; -0.628       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.CALL2_746|datad             ;
; -0.628 ; -0.628       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.LDAA1_988|datad             ;
; -0.628 ; -0.628       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.LDAD_800|datad              ;
; -0.628 ; -0.628       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.LDAI_1002|datad             ;
; -0.628 ; -0.628       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.STAA1_883|datad             ;
; -0.626 ; -0.626       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.BRANCH0_948      ;
; -0.626 ; -0.626       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.ADCRD1_901|datac            ;
; -0.626 ; -0.626       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.LDXI0_825|datad             ;
; -0.626 ; -0.626       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.RET1_695|datac              ;
; -0.625 ; -0.625       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.ANDR_D1_959|datad           ;
; -0.625 ; -0.625       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.DECA1_836|datad             ;
; -0.625 ; -0.625       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.LOADFLAGS_SZ_659|datad      ;
; -0.625 ; -0.625       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.RORC1_854|datad             ;
; -0.624 ; -0.624       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.ADCRD1_901       ;
; -0.624 ; -0.624       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.RET1_695         ;
; -0.624 ; -0.624       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.BRANCH3_919|datad           ;
; -0.624 ; -0.624       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.MULT2_775|datad             ;
; -0.623 ; -0.623       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.BRANCH2_930|datad           ;
; -0.622 ; -0.622       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|Mux4~11clkctrl|inclk[0]               ;
; -0.622 ; -0.622       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|Mux4~11clkctrl|outclk                 ;
; -0.619 ; -0.619       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.LDXI1_818|datad             ;
; -0.617 ; -0.617       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|Selector49~0|combout                  ;
; -0.614 ; -0.614       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|Selector49~0clkctrl|inclk[0]          ;
; -0.614 ; -0.614       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|Selector49~0clkctrl|outclk            ;
; -0.611 ; -0.611       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.RET0_702         ;
; -0.610 ; -0.610       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.ADCRD0_908       ;
; -0.610 ; -0.610       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.ANDR_D0_966      ;
; -0.610 ; -0.610       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.DECA0_843        ;
; -0.610 ; -0.610       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.RORC0_861        ;
; -0.609 ; -0.609       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.CALL1_757        ;
; -0.609 ; -0.609       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.CALL3_735        ;
; -0.609 ; -0.609       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.LDAA2_977        ;
; -0.608 ; -0.608       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.CALL0_764        ;
; -0.608 ; -0.608       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.LDAA0_995        ;
; -0.608 ; -0.608       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.STAA0_890        ;
; -0.607 ; -0.607       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.LDAA_X_807       ;
; -0.607 ; -0.607       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.MULT0_793        ;
; -0.606 ; -0.606       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.CALL2_746        ;
; -0.606 ; -0.606       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.CALL5_713        ;
; -0.606 ; -0.606       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.LDAA1_988        ;
; -0.606 ; -0.606       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.LDAD_800         ;
; -0.606 ; -0.606       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.LDAI_1002        ;
; -0.606 ; -0.606       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.STAA1_883        ;
; -0.606 ; -0.606       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.STAA2_872        ;
; -0.605 ; -0.605       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.CALL4_724        ;
; -0.604 ; -0.604       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.LDXI0_825        ;
; -0.603 ; -0.603       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.ANDR_D1_959      ;
; -0.603 ; -0.603       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.LOADFLAGS_SZ_659 ;
; -0.603 ; -0.603       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.RORC1_854        ;
; -0.602 ; -0.602       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.DECA1_836        ;
; -0.601 ; -0.601       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.BRANCH2_930      ;
; -0.601 ; -0.601       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.BRANCH3_919      ;
; -0.601 ; -0.601       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.MULT2_775        ;
; -0.597 ; -0.597       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.LDXI1_818        ;
; -0.594 ; -0.594       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.LDXI1_818        ;
; -0.590 ; -0.590       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.BRANCH2_930      ;
; -0.589 ; -0.589       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.ANDR_D1_959      ;
; -0.589 ; -0.589       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.BRANCH3_919      ;
; -0.589 ; -0.589       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.LOADFLAGS_SZ_659 ;
; -0.589 ; -0.589       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.MULT2_775        ;
; -0.589 ; -0.589       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.RORC1_854        ;
; -0.588 ; -0.588       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.DECA1_836        ;
; -0.588 ; -0.588       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.LDXI0_825        ;
; -0.586 ; -0.586       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.LDAI_1002        ;
; -0.585 ; -0.585       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.CALL2_746        ;
; -0.585 ; -0.585       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.LDAA1_988        ;
; -0.585 ; -0.585       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.LDAA_X_807       ;
; -0.585 ; -0.585       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.LDAD_800         ;
; -0.585 ; -0.585       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.MULT0_793        ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'Controller:Controller|state.DECODE'                                                                                ;
+-------+--------------+----------------+------------------+------------------------------------+------------+--------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                              ; Clock Edge ; Target                                           ;
+-------+--------------+----------------+------------------+------------------------------------+------------+--------------------------------------------------+
; 0.450 ; 0.450        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.LDXI1_818        ;
; 0.454 ; 0.454        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.BRANCH2_930      ;
; 0.455 ; 0.455        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.ANDR_D1_959      ;
; 0.455 ; 0.455        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.BRANCH3_919      ;
; 0.455 ; 0.455        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.LOADFLAGS_SZ_659 ;
; 0.455 ; 0.455        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.MULT2_775        ;
; 0.455 ; 0.455        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.RORC1_854        ;
; 0.456 ; 0.456        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.DECA1_836        ;
; 0.459 ; 0.459        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.CALL2_746        ;
; 0.459 ; 0.459        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.CALL4_724        ;
; 0.459 ; 0.459        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.LDAA1_988        ;
; 0.459 ; 0.459        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.STAA1_883        ;
; 0.460 ; 0.460        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.CALL5_713        ;
; 0.460 ; 0.460        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.STAA2_872        ;
; 0.462 ; 0.462        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.CALL1_757        ;
; 0.462 ; 0.462        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.CALL3_735        ;
; 0.462 ; 0.462        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.LDAA2_977        ;
; 0.468 ; 0.468        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Fall       ; Controller|Selector49~0clkctrl|inclk[0]          ;
; 0.468 ; 0.468        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Fall       ; Controller|Selector49~0clkctrl|outclk            ;
; 0.470 ; 0.470        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Rise       ; Controller|Selector49~0|datac                    ;
; 0.471 ; 0.471        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Fall       ; Controller|Selector49~0|combout                  ;
; 0.473 ; 0.473        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.LDXI1_818|datad             ;
; 0.477 ; 0.477        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.BRANCH2_930|datad           ;
; 0.477 ; 0.477        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.BRANCH3_919|datad           ;
; 0.477 ; 0.477        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.MULT2_775|datad             ;
; 0.478 ; 0.478        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.ADCRD1_901       ;
; 0.478 ; 0.478        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.RET1_695         ;
; 0.478 ; 0.478        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.DECA1_836|datad             ;
; 0.479 ; 0.479        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.ANDR_D1_959|datad           ;
; 0.479 ; 0.479        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.LOADFLAGS_SZ_659|datad      ;
; 0.479 ; 0.479        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.RORC1_854|datad             ;
; 0.480 ; 0.480        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.ADCRD1_901|datac            ;
; 0.480 ; 0.480        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.RET1_695|datac              ;
; 0.481 ; 0.481        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.CALL4_724|datad             ;
; 0.482 ; 0.482        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.CALL2_746|datad             ;
; 0.482 ; 0.482        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.CALL5_713|datad             ;
; 0.482 ; 0.482        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.LDAA1_988|datad             ;
; 0.482 ; 0.482        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.STAA1_883|datad             ;
; 0.482 ; 0.482        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.STAA2_872|datad             ;
; 0.483 ; 0.483        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.DECODE_1013      ;
; 0.484 ; 0.484        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.MULT1_786        ;
; 0.485 ; 0.485        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.BRANCH1_941      ;
; 0.485 ; 0.485        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.FETCH_1024       ;
; 0.485 ; 0.485        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.PCINC1_670       ;
; 0.485 ; 0.485        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.CALL1_757|datad             ;
; 0.485 ; 0.485        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.CALL3_735|datad             ;
; 0.485 ; 0.485        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.DECODE_1013|datac           ;
; 0.485 ; 0.485        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.LDAA2_977|datad             ;
; 0.486 ; 0.486        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.MULT1_786|datac             ;
; 0.487 ; 0.487        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.BRANCH1_941|datac           ;
; 0.487 ; 0.487        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.FETCH_1024|datac            ;
; 0.487 ; 0.487        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.PCINC1_670|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Rise       ; Controller|state.DECODE|q                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Rise       ; Controller|state.DECODE|q                        ;
; 0.511 ; 0.511        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.BRANCH1_941|datac           ;
; 0.511 ; 0.511        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.FETCH_1024|datac            ;
; 0.511 ; 0.511        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.PCINC1_670|datac            ;
; 0.513 ; 0.513        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.BRANCH1_941      ;
; 0.513 ; 0.513        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.FETCH_1024       ;
; 0.513 ; 0.513        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.PCINC1_670       ;
; 0.513 ; 0.513        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.DECODE_1013|datac           ;
; 0.513 ; 0.513        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.MULT1_786|datac             ;
; 0.514 ; 0.514        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.CALL1_757|datad             ;
; 0.514 ; 0.514        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.CALL3_735|datad             ;
; 0.514 ; 0.514        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.LDAA2_977|datad             ;
; 0.515 ; 0.515        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.DECODE_1013      ;
; 0.515 ; 0.515        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.MULT1_786        ;
; 0.516 ; 0.516        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.CALL4_724|datad             ;
; 0.516 ; 0.516        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.CALL5_713|datad             ;
; 0.516 ; 0.516        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.STAA2_872|datad             ;
; 0.517 ; 0.517        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.CALL2_746|datad             ;
; 0.517 ; 0.517        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.LDAA1_988|datad             ;
; 0.517 ; 0.517        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.STAA1_883|datad             ;
; 0.519 ; 0.519        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.ADCRD1_901|datac            ;
; 0.519 ; 0.519        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.RET1_695|datac              ;
; 0.520 ; 0.520        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.DECA1_836|datad             ;
; 0.521 ; 0.521        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.ADCRD1_901       ;
; 0.521 ; 0.521        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.RET1_695         ;
; 0.521 ; 0.521        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.ANDR_D1_959|datad           ;
; 0.521 ; 0.521        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.BRANCH3_919|datad           ;
; 0.521 ; 0.521        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.LOADFLAGS_SZ_659|datad      ;
; 0.521 ; 0.521        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.MULT2_775|datad             ;
; 0.521 ; 0.521        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.RORC1_854|datad             ;
; 0.522 ; 0.522        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.BRANCH2_930|datad           ;
; 0.526 ; 0.526        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.LDXI1_818|datad             ;
; 0.529 ; 0.529        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Fall       ; Controller|Selector49~0|combout                  ;
; 0.529 ; 0.529        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Rise       ; Controller|Selector49~0|datac                    ;
; 0.531 ; 0.531        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Fall       ; Controller|Selector49~0clkctrl|inclk[0]          ;
; 0.531 ; 0.531        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Fall       ; Controller|Selector49~0clkctrl|outclk            ;
; 0.537 ; 0.537        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.CALL1_757        ;
; 0.537 ; 0.537        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.CALL3_735        ;
; 0.537 ; 0.537        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.LDAA2_977        ;
; 0.540 ; 0.540        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.CALL2_746        ;
; 0.540 ; 0.540        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.CALL4_724        ;
; 0.540 ; 0.540        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.CALL5_713        ;
; 0.540 ; 0.540        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.LDAA1_988        ;
; 0.540 ; 0.540        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.STAA1_883        ;
; 0.540 ; 0.540        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.STAA2_872        ;
; 0.543 ; 0.543        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.ANDR_D1_959      ;
; 0.543 ; 0.543        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.LOADFLAGS_SZ_659 ;
+-------+--------------+----------------+------------------+------------------------------------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Setup Times                                                                                ;
+---------------+-----------------------+-------+-------+------------+-----------------------+
; Data Port     ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+---------------+-----------------------+-------+-------+------------+-----------------------+
; IN0_INPUT[*]  ; CLK                   ; 3.210 ; 3.649 ; Rise       ; CLK                   ;
;  IN0_INPUT[0] ; CLK                   ; 2.616 ; 2.986 ; Rise       ; CLK                   ;
;  IN0_INPUT[1] ; CLK                   ; 3.165 ; 3.630 ; Rise       ; CLK                   ;
;  IN0_INPUT[2] ; CLK                   ; 3.028 ; 3.497 ; Rise       ; CLK                   ;
;  IN0_INPUT[3] ; CLK                   ; 3.166 ; 3.530 ; Rise       ; CLK                   ;
;  IN0_INPUT[4] ; CLK                   ; 2.494 ; 2.954 ; Rise       ; CLK                   ;
;  IN0_INPUT[5] ; CLK                   ; 3.082 ; 3.556 ; Rise       ; CLK                   ;
;  IN0_INPUT[6] ; CLK                   ; 3.210 ; 3.649 ; Rise       ; CLK                   ;
;  IN0_INPUT[7] ; CLK                   ; 3.151 ; 3.595 ; Rise       ; CLK                   ;
; IN1_INPUT[*]  ; CLK                   ; 2.560 ; 2.966 ; Rise       ; CLK                   ;
;  IN1_INPUT[0] ; CLK                   ; 2.428 ; 2.818 ; Rise       ; CLK                   ;
;  IN1_INPUT[1] ; CLK                   ; 2.196 ; 2.545 ; Rise       ; CLK                   ;
;  IN1_INPUT[2] ; CLK                   ; 2.270 ; 2.604 ; Rise       ; CLK                   ;
;  IN1_INPUT[3] ; CLK                   ; 1.869 ; 2.204 ; Rise       ; CLK                   ;
;  IN1_INPUT[4] ; CLK                   ; 1.696 ; 2.099 ; Rise       ; CLK                   ;
;  IN1_INPUT[5] ; CLK                   ; 2.193 ; 2.532 ; Rise       ; CLK                   ;
;  IN1_INPUT[6] ; CLK                   ; 2.358 ; 2.690 ; Rise       ; CLK                   ;
;  IN1_INPUT[7] ; CLK                   ; 2.560 ; 2.966 ; Rise       ; CLK                   ;
; IN0_INPUT[*]  ; slowCLK:slowCLK|onoff ; 4.319 ; 4.785 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN0_INPUT[0] ; slowCLK:slowCLK|onoff ; 3.674 ; 4.000 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN0_INPUT[1] ; slowCLK:slowCLK|onoff ; 4.290 ; 4.734 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN0_INPUT[2] ; slowCLK:slowCLK|onoff ; 4.268 ; 4.713 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN0_INPUT[3] ; slowCLK:slowCLK|onoff ; 4.143 ; 4.446 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN0_INPUT[4] ; slowCLK:slowCLK|onoff ; 3.787 ; 4.229 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN0_INPUT[5] ; slowCLK:slowCLK|onoff ; 4.179 ; 4.592 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN0_INPUT[6] ; slowCLK:slowCLK|onoff ; 4.292 ; 4.717 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN0_INPUT[7] ; slowCLK:slowCLK|onoff ; 4.319 ; 4.785 ; Rise       ; slowCLK:slowCLK|onoff ;
; IN1_INPUT[*]  ; slowCLK:slowCLK|onoff ; 3.728 ; 4.156 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN1_INPUT[0] ; slowCLK:slowCLK|onoff ; 3.486 ; 3.832 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN1_INPUT[1] ; slowCLK:slowCLK|onoff ; 3.321 ; 3.649 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN1_INPUT[2] ; slowCLK:slowCLK|onoff ; 3.510 ; 3.820 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN1_INPUT[3] ; slowCLK:slowCLK|onoff ; 2.846 ; 3.120 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN1_INPUT[4] ; slowCLK:slowCLK|onoff ; 2.989 ; 3.374 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN1_INPUT[5] ; slowCLK:slowCLK|onoff ; 3.290 ; 3.568 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN1_INPUT[6] ; slowCLK:slowCLK|onoff ; 3.440 ; 3.758 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN1_INPUT[7] ; slowCLK:slowCLK|onoff ; 3.728 ; 4.156 ; Rise       ; slowCLK:slowCLK|onoff ;
+---------------+-----------------------+-------+-------+------------+-----------------------+


+----------------------------------------------------------------------------------------------+
; Hold Times                                                                                   ;
+---------------+-----------------------+--------+--------+------------+-----------------------+
; Data Port     ; Clock Port            ; Rise   ; Fall   ; Clock Edge ; Clock Reference       ;
+---------------+-----------------------+--------+--------+------------+-----------------------+
; IN0_INPUT[*]  ; CLK                   ; -2.111 ; -2.559 ; Rise       ; CLK                   ;
;  IN0_INPUT[0] ; CLK                   ; -2.227 ; -2.590 ; Rise       ; CLK                   ;
;  IN0_INPUT[1] ; CLK                   ; -2.739 ; -3.166 ; Rise       ; CLK                   ;
;  IN0_INPUT[2] ; CLK                   ; -2.606 ; -3.039 ; Rise       ; CLK                   ;
;  IN0_INPUT[3] ; CLK                   ; -2.744 ; -3.071 ; Rise       ; CLK                   ;
;  IN0_INPUT[4] ; CLK                   ; -2.111 ; -2.559 ; Rise       ; CLK                   ;
;  IN0_INPUT[5] ; CLK                   ; -2.663 ; -3.098 ; Rise       ; CLK                   ;
;  IN0_INPUT[6] ; CLK                   ; -2.783 ; -3.185 ; Rise       ; CLK                   ;
;  IN0_INPUT[7] ; CLK                   ; -2.700 ; -3.104 ; Rise       ; CLK                   ;
; IN1_INPUT[*]  ; CLK                   ; -1.347 ; -1.739 ; Rise       ; CLK                   ;
;  IN1_INPUT[0] ; CLK                   ; -2.050 ; -2.430 ; Rise       ; CLK                   ;
;  IN1_INPUT[1] ; CLK                   ; -1.828 ; -2.168 ; Rise       ; CLK                   ;
;  IN1_INPUT[2] ; CLK                   ; -1.899 ; -2.225 ; Rise       ; CLK                   ;
;  IN1_INPUT[3] ; CLK                   ; -1.515 ; -1.841 ; Rise       ; CLK                   ;
;  IN1_INPUT[4] ; CLK                   ; -1.347 ; -1.739 ; Rise       ; CLK                   ;
;  IN1_INPUT[5] ; CLK                   ; -1.825 ; -2.155 ; Rise       ; CLK                   ;
;  IN1_INPUT[6] ; CLK                   ; -1.983 ; -2.307 ; Rise       ; CLK                   ;
;  IN1_INPUT[7] ; CLK                   ; -2.179 ; -2.572 ; Rise       ; CLK                   ;
; IN0_INPUT[*]  ; slowCLK:slowCLK|onoff ; -1.252 ; -1.623 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN0_INPUT[0] ; slowCLK:slowCLK|onoff ; -1.252 ; -1.623 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN0_INPUT[1] ; slowCLK:slowCLK|onoff ; -3.423 ; -3.813 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN0_INPUT[2] ; slowCLK:slowCLK|onoff ; -3.350 ; -3.810 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN0_INPUT[3] ; slowCLK:slowCLK|onoff ; -3.389 ; -3.678 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN0_INPUT[4] ; slowCLK:slowCLK|onoff ; -2.903 ; -3.350 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN0_INPUT[5] ; slowCLK:slowCLK|onoff ; -3.343 ; -3.767 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN0_INPUT[6] ; slowCLK:slowCLK|onoff ; -3.359 ; -3.779 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN0_INPUT[7] ; slowCLK:slowCLK|onoff ; -3.497 ; -3.898 ; Rise       ; slowCLK:slowCLK|onoff ;
; IN1_INPUT[*]  ; slowCLK:slowCLK|onoff ; -1.075 ; -1.463 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN1_INPUT[0] ; slowCLK:slowCLK|onoff ; -1.075 ; -1.463 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN1_INPUT[1] ; slowCLK:slowCLK|onoff ; -2.512 ; -2.815 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN1_INPUT[2] ; slowCLK:slowCLK|onoff ; -2.643 ; -2.996 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN1_INPUT[3] ; slowCLK:slowCLK|onoff ; -2.160 ; -2.448 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN1_INPUT[4] ; slowCLK:slowCLK|onoff ; -2.139 ; -2.530 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN1_INPUT[5] ; slowCLK:slowCLK|onoff ; -2.505 ; -2.824 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN1_INPUT[6] ; slowCLK:slowCLK|onoff ; -2.559 ; -2.901 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN1_INPUT[7] ; slowCLK:slowCLK|onoff ; -2.976 ; -3.366 ; Rise       ; slowCLK:slowCLK|onoff ;
+---------------+-----------------------+--------+--------+------------+-----------------------+


+------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                    ;
+-------------+-----------------------+-------+-------+------------+-----------------------+
; Data Port   ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+-------------+-----------------------+-------+-------+------------+-----------------------+
; led_hi1[*]  ; slowCLK:slowCLK|onoff ; 7.359 ; 7.452 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi1[0] ; slowCLK:slowCLK|onoff ; 7.081 ; 7.165 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi1[1] ; slowCLK:slowCLK|onoff ; 6.812 ; 6.907 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi1[2] ; slowCLK:slowCLK|onoff ; 7.282 ; 7.402 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi1[3] ; slowCLK:slowCLK|onoff ; 7.325 ; 7.424 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi1[4] ; slowCLK:slowCLK|onoff ; 7.088 ; 7.108 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi1[5] ; slowCLK:slowCLK|onoff ; 7.227 ; 7.356 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi1[6] ; slowCLK:slowCLK|onoff ; 7.359 ; 7.452 ; Rise       ; slowCLK:slowCLK|onoff ;
; led_hi3[*]  ; slowCLK:slowCLK|onoff ; 6.825 ; 6.968 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi3[0] ; slowCLK:slowCLK|onoff ; 6.658 ; 6.784 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi3[1] ; slowCLK:slowCLK|onoff ; 6.806 ; 6.968 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi3[2] ; slowCLK:slowCLK|onoff ; 6.800 ; 6.949 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi3[3] ; slowCLK:slowCLK|onoff ; 6.703 ; 6.808 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi3[4] ; slowCLK:slowCLK|onoff ; 6.710 ; 6.817 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi3[5] ; slowCLK:slowCLK|onoff ; 6.825 ; 6.955 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi3[6] ; slowCLK:slowCLK|onoff ; 6.551 ; 6.660 ; Rise       ; slowCLK:slowCLK|onoff ;
; led_lo0[*]  ; slowCLK:slowCLK|onoff ; 7.067 ; 7.146 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo0[0] ; slowCLK:slowCLK|onoff ; 6.723 ; 6.742 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo0[1] ; slowCLK:slowCLK|onoff ; 6.611 ; 6.622 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo0[2] ; slowCLK:slowCLK|onoff ; 6.899 ; 7.001 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo0[3] ; slowCLK:slowCLK|onoff ; 6.578 ; 6.591 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo0[4] ; slowCLK:slowCLK|onoff ; 6.656 ; 6.807 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo0[5] ; slowCLK:slowCLK|onoff ; 6.981 ; 7.060 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo0[6] ; slowCLK:slowCLK|onoff ; 7.067 ; 7.146 ; Rise       ; slowCLK:slowCLK|onoff ;
; led_lo2[*]  ; slowCLK:slowCLK|onoff ; 6.669 ; 6.754 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo2[0] ; slowCLK:slowCLK|onoff ; 6.669 ; 6.754 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo2[1] ; slowCLK:slowCLK|onoff ; 6.408 ; 6.567 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo2[2] ; slowCLK:slowCLK|onoff ; 6.363 ; 6.505 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo2[3] ; slowCLK:slowCLK|onoff ; 6.437 ; 6.527 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo2[4] ; slowCLK:slowCLK|onoff ; 6.298 ; 6.340 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo2[5] ; slowCLK:slowCLK|onoff ; 6.446 ; 6.533 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo2[6] ; slowCLK:slowCLK|onoff ; 6.432 ; 6.501 ; Rise       ; slowCLK:slowCLK|onoff ;
+-------------+-----------------------+-------+-------+------------+-----------------------+


+------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                            ;
+-------------+-----------------------+-------+-------+------------+-----------------------+
; Data Port   ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+-------------+-----------------------+-------+-------+------------+-----------------------+
; led_hi1[*]  ; slowCLK:slowCLK|onoff ; 6.100 ; 6.182 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi1[0] ; slowCLK:slowCLK|onoff ; 6.353 ; 6.444 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi1[1] ; slowCLK:slowCLK|onoff ; 6.100 ; 6.182 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi1[2] ; slowCLK:slowCLK|onoff ; 6.625 ; 6.632 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi1[3] ; slowCLK:slowCLK|onoff ; 6.574 ; 6.678 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi1[4] ; slowCLK:slowCLK|onoff ; 6.325 ; 6.409 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi1[5] ; slowCLK:slowCLK|onoff ; 6.488 ; 6.596 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi1[6] ; slowCLK:slowCLK|onoff ; 6.475 ; 6.556 ; Rise       ; slowCLK:slowCLK|onoff ;
; led_hi3[*]  ; slowCLK:slowCLK|onoff ; 6.040 ; 6.153 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi3[0] ; slowCLK:slowCLK|onoff ; 6.040 ; 6.153 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi3[1] ; slowCLK:slowCLK|onoff ; 6.333 ; 6.468 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi3[2] ; slowCLK:slowCLK|onoff ; 6.421 ; 6.452 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi3[3] ; slowCLK:slowCLK|onoff ; 6.217 ; 6.316 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi3[4] ; slowCLK:slowCLK|onoff ; 6.227 ; 6.350 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi3[5] ; slowCLK:slowCLK|onoff ; 6.220 ; 6.318 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi3[6] ; slowCLK:slowCLK|onoff ; 6.075 ; 6.175 ; Rise       ; slowCLK:slowCLK|onoff ;
; led_lo0[*]  ; slowCLK:slowCLK|onoff ; 6.002 ; 6.057 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo0[0] ; slowCLK:slowCLK|onoff ; 6.203 ; 6.275 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo0[1] ; slowCLK:slowCLK|onoff ; 6.095 ; 6.144 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo0[2] ; slowCLK:slowCLK|onoff ; 6.458 ; 6.517 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo0[3] ; slowCLK:slowCLK|onoff ; 6.002 ; 6.057 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo0[4] ; slowCLK:slowCLK|onoff ; 6.141 ; 6.231 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo0[5] ; slowCLK:slowCLK|onoff ; 6.429 ; 6.504 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo0[6] ; slowCLK:slowCLK|onoff ; 6.361 ; 6.455 ; Rise       ; slowCLK:slowCLK|onoff ;
; led_lo2[*]  ; slowCLK:slowCLK|onoff ; 5.727 ; 5.785 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo2[0] ; slowCLK:slowCLK|onoff ; 6.115 ; 6.206 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo2[1] ; slowCLK:slowCLK|onoff ; 5.965 ; 6.073 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo2[2] ; slowCLK:slowCLK|onoff ; 5.963 ; 6.002 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo2[3] ; slowCLK:slowCLK|onoff ; 5.891 ; 5.990 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo2[4] ; slowCLK:slowCLK|onoff ; 5.727 ; 5.785 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo2[5] ; slowCLK:slowCLK|onoff ; 5.955 ; 6.060 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo2[6] ; slowCLK:slowCLK|onoff ; 5.885 ; 5.973 ; Rise       ; slowCLK:slowCLK|onoff ;
+-------------+-----------------------+-------+-------+------------+-----------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                          ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; slowCLK:slowCLK|onoff              ; -3.371 ; -410.395      ;
; CLK                                ; -2.662 ; -11.075       ;
; Controller:Controller|state.DECODE ; -0.680 ; -10.485       ;
; instructionRegister:IR|Data[0]     ; -0.591 ; -0.591        ;
+------------------------------------+--------+---------------+


+-------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                           ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; instructionRegister:IR|Data[0]     ; -2.458 ; -49.857       ;
; slowCLK:slowCLK|onoff              ; -0.781 ; -0.781        ;
; Controller:Controller|state.DECODE ; -0.595 ; -0.595        ;
; CLK                                ; -0.266 ; -0.340        ;
+------------------------------------+--------+---------------+


+---------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                   ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; instructionRegister:IR|Data[0] ; -0.115 ; -0.115        ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                    ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; instructionRegister:IR|Data[0] ; -1.860 ; -25.725       ;
+--------------------------------+--------+---------------+


+-------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary            ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; CLK                                ; -3.000 ; -11.698       ;
; slowCLK:slowCLK|onoff              ; -1.000 ; -171.000      ;
; instructionRegister:IR|Data[0]     ; -0.525 ; -42.549       ;
; Controller:Controller|state.DECODE ; 0.428  ; 0.000         ;
+------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'slowCLK:slowCLK|onoff'                                                                                                                               ;
+--------+------------------------------------+--------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                                    ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+--------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; -3.371 ; Controller:Controller|state.STAA2  ; instructionRegister:IR|Data[1]             ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -1.217     ; 3.141      ;
; -3.368 ; Controller:Controller|state.STAA2  ; indexReg:indexRegister|tempCount[4]        ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.031     ; 4.324      ;
; -3.366 ; Controller:Controller|state.STAA2  ; accumulatorRegister:A|Data[4]~_Duplicate_1 ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.035     ; 4.318      ;
; -3.362 ; Controller:Controller|state.STAA2  ; PC:ProgramCounter|tempCount[1]             ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.036     ; 4.313      ;
; -3.355 ; Controller:Controller|state.STAA2  ; PC:ProgramCounter|tempCount[4]             ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.043     ; 4.299      ;
; -3.337 ; Controller:Controller|state.STAA2  ; indexReg:indexRegister|tempCount[9]        ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.035     ; 4.289      ;
; -3.335 ; Controller:Controller|state.STAA2  ; indexReg:indexRegister|tempCount[1]        ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.037     ; 4.285      ;
; -3.328 ; Controller:Controller|state.STAA2  ; dataRegister:D|Data[4]                     ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.035     ; 4.280      ;
; -3.320 ; Controller:Controller|state.STAA2  ; indexReg:indexRegister|tempCount[12]       ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.035     ; 4.272      ;
; -3.313 ; Controller:Controller|state.STAA2  ; PC:ProgramCounter|tempCount[12]            ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.043     ; 4.257      ;
; -3.312 ; Controller:Controller|state.STAA2  ; accumulatorRegister:A|Data[1]~_Duplicate_1 ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.035     ; 4.264      ;
; -3.297 ; Controller:Controller|state.STAA2  ; PC:ProgramCounter|tempCount[9]             ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.043     ; 4.241      ;
; -3.294 ; Controller:Controller|state.LDAA_X ; instructionRegister:IR|Data[1]             ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -1.215     ; 3.066      ;
; -3.291 ; Controller:Controller|state.LDAA_X ; indexReg:indexRegister|tempCount[4]        ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.029     ; 4.249      ;
; -3.290 ; Controller:Controller|state.STAA2  ; outputPort:OUT0|Data[1]                    ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.043     ; 4.234      ;
; -3.289 ; Controller:Controller|state.STAA2  ; AR_L:AddressRegisterLow|tempAddress[1]     ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.036     ; 4.240      ;
; -3.289 ; Controller:Controller|state.LDAA_X ; accumulatorRegister:A|Data[4]~_Duplicate_1 ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.033     ; 4.243      ;
; -3.285 ; Controller:Controller|state.LDAA_X ; PC:ProgramCounter|tempCount[1]             ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.034     ; 4.238      ;
; -3.283 ; Controller:Controller|state.LDAA2  ; instructionRegister:IR|Data[1]             ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -1.217     ; 3.053      ;
; -3.281 ; Controller:Controller|state.STAA2  ; instructionRegister:IR|Data[4]             ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -1.217     ; 3.051      ;
; -3.280 ; Controller:Controller|state.STAA2  ; dataRegister:D|Data[2]                     ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.041     ; 4.226      ;
; -3.280 ; Controller:Controller|state.LDAA2  ; indexReg:indexRegister|tempCount[4]        ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.031     ; 4.236      ;
; -3.278 ; Controller:Controller|state.STAA2  ; outputPort:OUT1|Data[4]                    ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.035     ; 4.230      ;
; -3.278 ; Controller:Controller|state.LDAA2  ; accumulatorRegister:A|Data[4]~_Duplicate_1 ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.035     ; 4.230      ;
; -3.278 ; Controller:Controller|state.LDAA_X ; PC:ProgramCounter|tempCount[4]             ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.041     ; 4.224      ;
; -3.274 ; Controller:Controller|state.LDAA2  ; PC:ProgramCounter|tempCount[1]             ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.036     ; 4.225      ;
; -3.271 ; Controller:Controller|state.STAA2  ; instructionRegister:IR|Data[7]             ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -1.271     ; 2.987      ;
; -3.271 ; Controller:Controller|state.STAA2  ; indexReg:indexRegister|tempCount[10]       ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.035     ; 4.223      ;
; -3.269 ; Controller:Controller|state.STAA2  ; dataRegister:D|Data[1]                     ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.041     ; 4.215      ;
; -3.267 ; Controller:Controller|state.LDAA2  ; PC:ProgramCounter|tempCount[4]             ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.043     ; 4.211      ;
; -3.265 ; Controller:Controller|state.STAA2  ; AR_L:AddressRegisterLow|tempAddress[4]     ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.035     ; 4.217      ;
; -3.265 ; Controller:Controller|state.STAA2  ; AR_H:AddressRegisterHigh|tempAddress[2]    ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.035     ; 4.217      ;
; -3.263 ; Controller:Controller|state.STAA2  ; outputPort:OUT1|Data[1]                    ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.035     ; 4.215      ;
; -3.260 ; Controller:Controller|state.LDAA_X ; indexReg:indexRegister|tempCount[9]        ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.033     ; 4.214      ;
; -3.258 ; Controller:Controller|state.LDAA_X ; indexReg:indexRegister|tempCount[1]        ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.035     ; 4.210      ;
; -3.251 ; Controller:Controller|state.LDAA_X ; dataRegister:D|Data[4]                     ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.033     ; 4.205      ;
; -3.249 ; Controller:Controller|state.LDAA2  ; indexReg:indexRegister|tempCount[9]        ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.035     ; 4.201      ;
; -3.247 ; Controller:Controller|state.LDAA2  ; indexReg:indexRegister|tempCount[1]        ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.037     ; 4.197      ;
; -3.243 ; Controller:Controller|state.LDAA_X ; indexReg:indexRegister|tempCount[12]       ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.033     ; 4.197      ;
; -3.240 ; Controller:Controller|state.STAA2  ; instructionRegister:IR|Data[2]             ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -1.133     ; 3.094      ;
; -3.240 ; Controller:Controller|state.LDAA2  ; dataRegister:D|Data[4]                     ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.035     ; 4.192      ;
; -3.237 ; Controller:Controller|state.STAA2  ; AR_H:AddressRegisterHigh|tempAddress[1]    ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.035     ; 4.189      ;
; -3.236 ; Controller:Controller|state.LDAA_X ; PC:ProgramCounter|tempCount[12]            ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.041     ; 4.182      ;
; -3.235 ; Controller:Controller|state.LDAA_X ; accumulatorRegister:A|Data[1]~_Duplicate_1 ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.033     ; 4.189      ;
; -3.232 ; Controller:Controller|state.STAA2  ; AR_H:AddressRegisterHigh|tempAddress[4]    ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.035     ; 4.184      ;
; -3.232 ; Controller:Controller|state.LDAA2  ; indexReg:indexRegister|tempCount[12]       ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.035     ; 4.184      ;
; -3.231 ; Controller:Controller|state.STAA2  ; outputPort:OUT0|Data[4]                    ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.043     ; 4.175      ;
; -3.227 ; Controller:Controller|state.STAA2  ; AR_L:AddressRegisterLow|tempAddress[7]     ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.035     ; 4.179      ;
; -3.227 ; Controller:Controller|state.STAA2  ; PC:ProgramCounter|tempCount[5]             ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.043     ; 4.171      ;
; -3.226 ; Controller:Controller|state.STAA2  ; PC:ProgramCounter|tempCount[13]            ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.043     ; 4.170      ;
; -3.225 ; Controller:Controller|state.STAA2  ; outputPort:OUT0|Data[2]                    ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.043     ; 4.169      ;
; -3.225 ; Controller:Controller|state.LDAA2  ; PC:ProgramCounter|tempCount[12]            ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.043     ; 4.169      ;
; -3.224 ; Controller:Controller|state.STAA2  ; outputPort:OUT1|Data[5]                    ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.035     ; 4.176      ;
; -3.224 ; Controller:Controller|state.STAA2  ; AR_L:AddressRegisterLow|tempAddress[2]     ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.035     ; 4.176      ;
; -3.224 ; Controller:Controller|state.LDAA2  ; accumulatorRegister:A|Data[1]~_Duplicate_1 ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.035     ; 4.176      ;
; -3.223 ; Controller:Controller|state.STAA2  ; indexReg:indexRegister|tempCount[15]       ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.034     ; 4.176      ;
; -3.223 ; Controller:Controller|state.STAA2  ; AR_L:AddressRegisterLow|tempAddress[3]     ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.035     ; 4.175      ;
; -3.222 ; Controller:Controller|state.STAA2  ; PC:ProgramCounter|tempCount[7]             ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.043     ; 4.166      ;
; -3.221 ; Controller:Controller|state.STAA2  ; AR_H:AddressRegisterHigh|tempAddress[3]    ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.035     ; 4.173      ;
; -3.221 ; Controller:Controller|state.STAA2  ; indexReg:indexRegister|tempCount[11]       ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.034     ; 4.174      ;
; -3.220 ; Controller:Controller|state.LDAA_X ; PC:ProgramCounter|tempCount[9]             ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.041     ; 4.166      ;
; -3.218 ; Controller:Controller|state.STAA2  ; PC:ProgramCounter|tempCount[3]             ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.043     ; 4.162      ;
; -3.215 ; Controller:Controller|state.STAA2  ; PC:ProgramCounter|tempCount[11]            ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.043     ; 4.159      ;
; -3.213 ; Controller:Controller|state.STAA2  ; outputPort:OUT0|Data[7]                    ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.043     ; 4.157      ;
; -3.213 ; Controller:Controller|state.LDAA_X ; outputPort:OUT0|Data[1]                    ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.041     ; 4.159      ;
; -3.212 ; Controller:Controller|state.LDAA_X ; AR_L:AddressRegisterLow|tempAddress[1]     ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.034     ; 4.165      ;
; -3.209 ; Controller:Controller|state.STAA2  ; AR_L:AddressRegisterLow|tempAddress[6]     ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.035     ; 4.161      ;
; -3.209 ; Controller:Controller|state.LDAA2  ; PC:ProgramCounter|tempCount[9]             ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.043     ; 4.153      ;
; -3.205 ; Controller:Controller|state.STAA2  ; outputPort:OUT1|Data[7]                    ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.035     ; 4.157      ;
; -3.205 ; Controller:Controller|state.STAA2  ; AR_H:AddressRegisterHigh|tempAddress[6]    ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.035     ; 4.157      ;
; -3.205 ; Controller:Controller|state.STAA2  ; outputPort:OUT0|Data[6]                    ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.042     ; 4.150      ;
; -3.204 ; Controller:Controller|state.LDAA_X ; instructionRegister:IR|Data[4]             ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -1.215     ; 2.976      ;
; -3.203 ; Controller:Controller|state.STAA2  ; outputPort:OUT1|Data[2]                    ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.035     ; 4.155      ;
; -3.203 ; Controller:Controller|state.LDAA_X ; dataRegister:D|Data[2]                     ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.039     ; 4.151      ;
; -3.202 ; Controller:Controller|state.LDAA2  ; outputPort:OUT0|Data[1]                    ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.043     ; 4.146      ;
; -3.201 ; Controller:Controller|state.LDAA2  ; AR_L:AddressRegisterLow|tempAddress[1]     ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.036     ; 4.152      ;
; -3.201 ; Controller:Controller|state.LDAA_X ; outputPort:OUT1|Data[4]                    ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.033     ; 4.155      ;
; -3.196 ; Controller:Controller|state.STAA2  ; PC:ProgramCounter|tempCount[15]            ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.043     ; 4.140      ;
; -3.194 ; Controller:Controller|state.LDAA_X ; instructionRegister:IR|Data[7]             ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -1.269     ; 2.912      ;
; -3.194 ; Controller:Controller|state.LDAA_X ; indexReg:indexRegister|tempCount[10]       ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.033     ; 4.148      ;
; -3.193 ; Controller:Controller|state.LDAA2  ; instructionRegister:IR|Data[4]             ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -1.217     ; 2.963      ;
; -3.192 ; Controller:Controller|state.LDAA2  ; dataRegister:D|Data[2]                     ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.041     ; 4.138      ;
; -3.192 ; Controller:Controller|state.LDAA_X ; dataRegister:D|Data[1]                     ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.039     ; 4.140      ;
; -3.191 ; Controller:Controller|state.STAA2  ; instructionRegister:IR|Data[3]             ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -1.217     ; 2.961      ;
; -3.190 ; Controller:Controller|state.LDAA2  ; outputPort:OUT1|Data[4]                    ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.035     ; 4.142      ;
; -3.188 ; Controller:Controller|state.STAA2  ; indexReg:indexRegister|tempCount[2]        ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.039     ; 4.136      ;
; -3.188 ; Controller:Controller|state.LDAA_X ; AR_L:AddressRegisterLow|tempAddress[4]     ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.033     ; 4.142      ;
; -3.188 ; Controller:Controller|state.LDAA_X ; AR_H:AddressRegisterHigh|tempAddress[2]    ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.033     ; 4.142      ;
; -3.186 ; Controller:Controller|state.STAA2  ; PC:ProgramCounter|tempCount[2]             ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.043     ; 4.130      ;
; -3.186 ; Controller:Controller|state.LDAA_X ; outputPort:OUT1|Data[1]                    ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.033     ; 4.140      ;
; -3.184 ; Controller:Controller|state.STAA2  ; indexReg:indexRegister|tempCount[13]       ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.035     ; 4.136      ;
; -3.184 ; Controller:Controller|state.STAA2  ; PC:ProgramCounter|tempCount[10]            ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.043     ; 4.128      ;
; -3.184 ; PC:ProgramCounter|tempCount[5]     ; instructionRegister:IR|Data[1]             ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -1.210     ; 2.961      ;
; -3.183 ; Controller:Controller|state.LDAA2  ; instructionRegister:IR|Data[7]             ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -1.271     ; 2.899      ;
; -3.183 ; Controller:Controller|state.LDAA2  ; indexReg:indexRegister|tempCount[10]       ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.035     ; 4.135      ;
; -3.181 ; PC:ProgramCounter|tempCount[5]     ; indexReg:indexRegister|tempCount[4]        ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.024     ; 4.144      ;
; -3.181 ; Controller:Controller|state.LDAA2  ; dataRegister:D|Data[1]                     ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.041     ; 4.127      ;
; -3.179 ; PC:ProgramCounter|tempCount[5]     ; accumulatorRegister:A|Data[4]~_Duplicate_1 ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.028     ; 4.138      ;
; -3.178 ; Controller:Controller|state.MULT2  ; indexReg:indexRegister|tempCount[4]        ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.031     ; 4.134      ;
; -3.177 ; Controller:Controller|state.STAA2  ; dataRegister:D|Data[6]                     ; slowCLK:slowCLK|onoff ; slowCLK:slowCLK|onoff ; 1.000        ; -0.035     ; 4.129      ;
+--------+------------------------------------+--------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                                                                                                                                   ;
+--------+-----------------------------------------+-------------------------------------------------------------------------------------------------------------------+-----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                                                                                           ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-------------------------------------------------------------------------------------------------------------------+-----------------------+-------------+--------------+------------+------------+
; -2.662 ; Controller:Controller|state.STAA2       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.318     ; 3.343      ;
; -2.585 ; Controller:Controller|state.LDAA_X      ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.316     ; 3.268      ;
; -2.574 ; Controller:Controller|state.LDAA2       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.318     ; 3.255      ;
; -2.475 ; PC:ProgramCounter|tempCount[5]          ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.311     ; 3.163      ;
; -2.465 ; PC:ProgramCounter|tempCount[9]          ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.311     ; 3.153      ;
; -2.402 ; Controller:Controller|state.MULT2       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.318     ; 3.083      ;
; -2.322 ; indexReg:indexRegister|tempCount[7]     ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.315     ; 3.006      ;
; -2.314 ; PC:ProgramCounter|tempCount[1]          ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.318     ; 2.995      ;
; -2.311 ; PC:ProgramCounter|tempCount[13]         ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.311     ; 2.999      ;
; -2.303 ; indexReg:indexRegister|tempCount[2]     ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.315     ; 2.987      ;
; -2.299 ; PC:ProgramCounter|tempCount[3]          ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.311     ; 2.987      ;
; -2.289 ; Controller:Controller|state.RET0        ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.317     ; 2.971      ;
; -2.262 ; PC:ProgramCounter|tempCount[2]          ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.311     ; 2.950      ;
; -2.260 ; indexReg:indexRegister|tempCount[6]     ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.315     ; 2.944      ;
; -2.259 ; Controller:Controller|state.CALL1       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.318     ; 2.940      ;
; -2.257 ; Controller:Controller|state.FETCH       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.314     ; 2.942      ;
; -2.254 ; PC:ProgramCounter|tempCount[7]          ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.311     ; 2.942      ;
; -2.239 ; Controller:Controller|state.LDXI0       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.315     ; 2.923      ;
; -2.223 ; indexReg:indexRegister|tempCount[8]     ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.318     ; 2.904      ;
; -2.221 ; indexReg:indexRegister|tempCount[1]     ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.317     ; 2.903      ;
; -2.213 ; PC:ProgramCounter|tempCount[10]         ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.311     ; 2.901      ;
; -2.208 ; AR_L:AddressRegisterLow|tempAddress[5]  ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.315     ; 2.892      ;
; -2.200 ; Controller:Controller|state.LDAI        ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.316     ; 2.883      ;
; -2.195 ; indexReg:indexRegister|tempCount[9]     ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.319     ; 2.875      ;
; -2.194 ; Controller:Controller|state.RET1        ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.317     ; 2.876      ;
; -2.190 ; Controller:Controller|state.LDAA1       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.318     ; 2.871      ;
; -2.180 ; Controller:Controller|state.LDAD        ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.318     ; 2.861      ;
; -2.174 ; Controller:Controller|state.BRANCH3     ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.318     ; 2.855      ;
; -2.165 ; Controller:Controller|state.ADCRD1      ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.317     ; 2.847      ;
; -2.156 ; AR_L:AddressRegisterLow|tempAddress[1]  ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.318     ; 2.837      ;
; -2.155 ; Controller:Controller|state.ANDR_D1     ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.317     ; 2.837      ;
; -2.154 ; indexReg:indexRegister|tempCount[10]    ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.319     ; 2.834      ;
; -2.147 ; Controller:Controller|state.RORC1       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.317     ; 2.829      ;
; -2.129 ; Controller:Controller|state.DECA1       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.317     ; 2.811      ;
; -2.113 ; indexReg:indexRegister|tempCount[11]    ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.320     ; 2.792      ;
; -2.111 ; Controller:Controller|state.STAA1       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.318     ; 2.792      ;
; -2.109 ; indexReg:indexRegister|tempCount[3]     ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.323     ; 2.785      ;
; -2.107 ; indexReg:indexRegister|tempCount[14]    ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.320     ; 2.786      ;
; -2.102 ; AR_H:AddressRegisterHigh|tempAddress[1] ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.319     ; 2.782      ;
; -2.089 ; PC:ProgramCounter|tempCount[8]          ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.311     ; 2.777      ;
; -2.088 ; SP_H:StackPointerH|tempAddress[0]       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.320     ; 2.767      ;
; -2.080 ; Controller:Controller|state.BRANCH2     ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.318     ; 2.761      ;
; -2.075 ; indexReg:indexRegister|tempCount[12]    ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.319     ; 2.755      ;
; -2.072 ; Controller:Controller|state.BRANCH0     ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.314     ; 2.757      ;
; -2.071 ; Controller:Controller|state.CALL1       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_we_reg       ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.321     ; 2.749      ;
; -2.071 ; Controller:Controller|state.CALL1       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_re_reg       ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.321     ; 2.749      ;
; -2.071 ; Controller:Controller|state.CALL1       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.321     ; 2.749      ;
; -2.071 ; indexReg:indexRegister|tempCount[15]    ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.320     ; 2.750      ;
; -2.069 ; Controller:Controller|state.LDAA0       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.318     ; 2.750      ;
; -2.069 ; Controller:Controller|state.FETCH       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_we_reg       ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.317     ; 2.751      ;
; -2.069 ; Controller:Controller|state.FETCH       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_re_reg       ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.317     ; 2.751      ;
; -2.069 ; Controller:Controller|state.FETCH       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.317     ; 2.751      ;
; -2.067 ; PC:ProgramCounter|tempCount[12]         ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.311     ; 2.755      ;
; -2.063 ; AR_L:AddressRegisterLow|tempAddress[0]  ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.315     ; 2.747      ;
; -2.051 ; Controller:Controller|state.LDXI0       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_we_reg       ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.318     ; 2.732      ;
; -2.051 ; Controller:Controller|state.LDXI0       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_re_reg       ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.318     ; 2.732      ;
; -2.051 ; Controller:Controller|state.LDXI0       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.318     ; 2.732      ;
; -2.046 ; Controller:Controller|state.STAA0       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.318     ; 2.727      ;
; -2.041 ; AR_L:AddressRegisterLow|tempAddress[2]  ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.319     ; 2.721      ;
; -2.024 ; Controller:Controller|state.LDAA_X      ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_we_reg       ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.319     ; 2.704      ;
; -2.024 ; Controller:Controller|state.LDAA_X      ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_re_reg       ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.319     ; 2.704      ;
; -2.024 ; Controller:Controller|state.LDAA_X      ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.319     ; 2.704      ;
; -2.023 ; Controller:Controller|state.CALL4       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.318     ; 2.704      ;
; -2.018 ; AR_L:AddressRegisterLow|tempAddress[6]  ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.319     ; 2.698      ;
; -2.016 ; AR_L:AddressRegisterLow|tempAddress[7]  ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.319     ; 2.696      ;
; -2.014 ; dataRegister:D|Data[6]                  ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.320     ; 2.693      ;
; -2.012 ; Controller:Controller|state.LDAI        ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_we_reg       ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.319     ; 2.692      ;
; -2.012 ; Controller:Controller|state.LDAI        ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_re_reg       ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.319     ; 2.692      ;
; -2.012 ; Controller:Controller|state.LDAI        ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.319     ; 2.692      ;
; -2.008 ; indexReg:indexRegister|tempCount[13]    ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.319     ; 2.688      ;
; -2.006 ; PC:ProgramCounter|tempCount[6]          ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.318     ; 2.687      ;
; -2.002 ; Controller:Controller|state.LDAA1       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_we_reg       ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.321     ; 2.680      ;
; -2.002 ; Controller:Controller|state.LDAA1       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_re_reg       ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.321     ; 2.680      ;
; -2.002 ; Controller:Controller|state.LDAA1       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.321     ; 2.680      ;
; -1.993 ; AR_H:AddressRegisterHigh|tempAddress[4] ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.319     ; 2.673      ;
; -1.987 ; AR_L:AddressRegisterLow|tempAddress[4]  ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.319     ; 2.667      ;
; -1.980 ; AR_L:AddressRegisterLow|tempAddress[3]  ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.319     ; 2.660      ;
; -1.975 ; Controller:Controller|state.CALL0       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.318     ; 2.656      ;
; -1.974 ; AR_H:AddressRegisterHigh|tempAddress[0] ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_we_reg       ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.322     ; 2.651      ;
; -1.974 ; AR_H:AddressRegisterHigh|tempAddress[0] ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_re_reg       ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.322     ; 2.651      ;
; -1.974 ; AR_H:AddressRegisterHigh|tempAddress[0] ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.322     ; 2.651      ;
; -1.972 ; AR_H:AddressRegisterHigh|tempAddress[0] ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.319     ; 2.652      ;
; -1.946 ; Controller:Controller|state.LDXI1       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.315     ; 2.630      ;
; -1.934 ; AR_H:AddressRegisterHigh|tempAddress[3] ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_we_reg       ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.322     ; 2.611      ;
; -1.934 ; AR_H:AddressRegisterHigh|tempAddress[3] ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_re_reg       ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.322     ; 2.611      ;
; -1.934 ; AR_H:AddressRegisterHigh|tempAddress[3] ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.322     ; 2.611      ;
; -1.933 ; AR_H:AddressRegisterHigh|tempAddress[4] ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_we_reg       ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.322     ; 2.610      ;
; -1.933 ; AR_H:AddressRegisterHigh|tempAddress[4] ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_re_reg       ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.322     ; 2.610      ;
; -1.933 ; AR_H:AddressRegisterHigh|tempAddress[4] ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.322     ; 2.610      ;
; -1.932 ; AR_H:AddressRegisterHigh|tempAddress[3] ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.319     ; 2.612      ;
; -1.923 ; Controller:Controller|state.STAA1       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_we_reg       ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.321     ; 2.601      ;
; -1.923 ; Controller:Controller|state.STAA1       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_re_reg       ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.321     ; 2.601      ;
; -1.923 ; Controller:Controller|state.STAA1       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.321     ; 2.601      ;
; -1.913 ; dataRegister:D|Data[5]                  ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.313     ; 2.599      ;
; -1.912 ; AR_H:AddressRegisterHigh|tempAddress[2] ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.319     ; 2.592      ;
; -1.908 ; AR_H:AddressRegisterHigh|tempAddress[6] ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.319     ; 2.588      ;
; -1.902 ; SP_H:StackPointerH|tempAddress[6]       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.318     ; 2.583      ;
; -1.894 ; indexReg:indexRegister|tempCount[4]     ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.323     ; 2.570      ;
; -1.890 ; PC:ProgramCounter|tempCount[14]         ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.311     ; 2.578      ;
; -1.884 ; Controller:Controller|state.BRANCH0     ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_we_reg       ; slowCLK:slowCLK|onoff ; CLK         ; 1.000        ; -0.317     ; 2.566      ;
+--------+-----------------------------------------+-------------------------------------------------------------------------------------------------------------------+-----------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Controller:Controller|state.DECODE'                                                                                                                                                        ;
+--------+------------------------------------------+--------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                          ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+--------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -0.680 ; Controller:Controller|state.LDAA1        ; Controller:Controller|nextState.LDAA2_977        ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.216      ; 1.179      ;
; -0.614 ; Controller:Controller|state.STAA2        ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.258      ; 1.383      ;
; -0.597 ; Controller:Controller|state.BRANCH3      ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.258      ; 1.366      ;
; -0.545 ; Controller:Controller|state.RET1         ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.259      ; 1.315      ;
; -0.517 ; Controller:Controller|state.LDAA_X       ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.260      ; 1.288      ;
; -0.517 ; Controller:Controller|state.LDAD         ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.258      ; 1.286      ;
; -0.508 ; Controller:Controller|state.MULT1        ; Controller:Controller|nextState.MULT2_775        ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.199      ; 1.278      ;
; -0.503 ; Controller:Controller|state.LDAA2        ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.258      ; 1.272      ;
; -0.497 ; Controller:Controller|state.CALL5        ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.258      ; 1.266      ;
; -0.492 ; Controller:Controller|state.ADCRD0       ; Controller:Controller|nextState.ADCRD1_901       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.283      ; 1.284      ;
; -0.492 ; Controller:Controller|state.BRANCH2      ; Controller:Controller|nextState.BRANCH3_919      ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.202      ; 1.265      ;
; -0.488 ; instructionRegister:IR|Data[1]           ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 1.438      ; 2.437      ;
; -0.481 ; Controller:Controller|state.RET0         ; Controller:Controller|nextState.RET1_695         ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.284      ; 1.276      ;
; -0.478 ; Controller:Controller|state.MULT0        ; Controller:Controller|nextState.MULT1_786        ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.268      ; 1.256      ;
; -0.470 ; Controller:Controller|state.FETCH        ; Controller:Controller|nextState.DECODE_1013      ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.270      ; 1.168      ;
; -0.468 ; Controller:Controller|state.LDAI         ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.260      ; 1.239      ;
; -0.465 ; Controller:Controller|state.LDXI1        ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.261      ; 1.237      ;
; -0.454 ; instructionRegister:IR|Data[3]           ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 1.438      ; 2.403      ;
; -0.452 ; Controller:Controller|state.BRANCH1      ; Controller:Controller|nextState.BRANCH2_930      ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.207      ; 1.231      ;
; -0.439 ; Controller:Controller|state.DECA0        ; Controller:Controller|nextState.DECA1_836        ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.208      ; 1.219      ;
; -0.439 ; Controller:Controller|state.MULT2        ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.258      ; 1.208      ;
; -0.434 ; Controller:Controller|state.CALL2        ; Controller:Controller|nextState.CALL3_735        ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.216      ; 1.220      ;
; -0.433 ; Controller:Controller|state.CALL0        ; Controller:Controller|nextState.CALL1_757        ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.216      ; 1.220      ;
; -0.427 ; Controller:Controller|state.STAA0        ; Controller:Controller|nextState.STAA1_883        ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.219      ; 1.217      ;
; -0.425 ; Controller:Controller|state.ANDR_D0      ; Controller:Controller|nextState.ANDR_D1_959      ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.208      ; 1.205      ;
; -0.424 ; Controller:Controller|state.PCINC0       ; Controller:Controller|nextState.PCINC1_670       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.261      ; 1.195      ;
; -0.419 ; Controller:Controller|state.LOADFLAGS_SZ ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.259      ; 1.189      ;
; -0.414 ; Controller:Controller|state.LDXI0        ; Controller:Controller|nextState.LDXI1_818        ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.177      ; 1.162      ;
; -0.407 ; Controller:Controller|state.STAA1        ; Controller:Controller|nextState.STAA2_872        ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.221      ; 1.200      ;
; -0.397 ; Controller:Controller|state.RORC0        ; Controller:Controller|nextState.RORC1_854        ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.208      ; 1.176      ;
; -0.388 ; instructionRegister:IR|Data[6]           ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 1.351      ; 2.250      ;
; -0.386 ; Controller:Controller|state.BRANCH0      ; Controller:Controller|nextState.BRANCH1_941      ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.261      ; 1.157      ;
; -0.366 ; Controller:Controller|state.PCINC1       ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.262      ; 1.139      ;
; -0.348 ; Controller:Controller|state.LDAA0        ; Controller:Controller|nextState.LDAA1_988        ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.219      ; 1.139      ;
; -0.345 ; Controller:Controller|state.ADCRD1       ; Controller:Controller|nextState.LOADFLAGS_SZ_659 ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.207      ; 1.218      ;
; -0.342 ; Controller:Controller|state.INITIALIZE   ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.261      ; 1.114      ;
; -0.328 ; Controller:Controller|state.CALL4        ; Controller:Controller|nextState.CALL5_713        ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.221      ; 1.120      ;
; -0.324 ; Controller:Controller|state.ANDR_D1      ; Controller:Controller|nextState.LOADFLAGS_SZ_659 ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.207      ; 1.197      ;
; -0.322 ; Controller:Controller|state.RORC1        ; Controller:Controller|nextState.LOADFLAGS_SZ_659 ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.207      ; 1.195      ;
; -0.309 ; Controller:Controller|state.CALL3        ; Controller:Controller|nextState.CALL4_724        ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.219      ; 1.194      ;
; -0.302 ; Controller:Controller|state.CALL1        ; Controller:Controller|nextState.CALL2_746        ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.218      ; 1.092      ;
; -0.291 ; Controller:Controller|state.DECA1        ; Controller:Controller|nextState.LOADFLAGS_SZ_659 ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 0.207      ; 1.164      ;
; -0.198 ; instructionRegister:IR|Data[2]           ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 1.000        ; 1.351      ; 2.060      ;
; 0.106  ; Controller:Controller|state.DECODE       ; Controller:Controller|nextState.FETCH_1024       ; Controller:Controller|state.DECODE ; Controller:Controller|state.DECODE ; 0.500        ; 2.110      ; 2.120      ;
; 0.219  ; instructionRegister:IR|Data[0]           ; Controller:Controller|nextState.FETCH_1024       ; instructionRegister:IR|Data[0]     ; Controller:Controller|state.DECODE ; 0.500        ; 2.110      ; 2.007      ;
; 0.804  ; instructionRegister:IR|Data[0]           ; Controller:Controller|nextState.FETCH_1024       ; instructionRegister:IR|Data[0]     ; Controller:Controller|state.DECODE ; 1.000        ; 2.110      ; 1.922      ;
; 0.843  ; Controller:Controller|state.DECODE       ; Controller:Controller|nextState.FETCH_1024       ; Controller:Controller|state.DECODE ; Controller:Controller|state.DECODE ; 1.000        ; 2.110      ; 1.883      ;
+--------+------------------------------------------+--------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'instructionRegister:IR|Data[0]'                                                                                                                                                    ;
+--------+------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                          ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.591 ; instructionRegister:IR|Data[6]           ; Controller:Controller|nextState.LDAA_X_807       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.251      ; 2.087      ;
; -0.559 ; instructionRegister:IR|Data[3]           ; Controller:Controller|nextState.LDAA_X_807       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.338      ; 2.142      ;
; -0.460 ; instructionRegister:IR|Data[2]           ; Controller:Controller|nextState.LDAA_X_807       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.251      ; 1.956      ;
; -0.400 ; instructionRegister:IR|Data[0]           ; Controller:Controller|nextState.LDAA_X_807       ; instructionRegister:IR|Data[0] ; instructionRegister:IR|Data[0] ; 0.500        ; 2.834      ; 2.584      ;
; -0.379 ; instructionRegister:IR|Data[1]           ; Controller:Controller|nextState.LDAA_X_807       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.338      ; 1.962      ;
; -0.267 ; instructionRegister:IR|Data[6]           ; Controller:Controller|nextState.LDAA_X_807       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 1.000        ; 2.075      ; 2.087      ;
; -0.235 ; instructionRegister:IR|Data[3]           ; Controller:Controller|nextState.LDAA_X_807       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 1.000        ; 2.162      ; 2.142      ;
; -0.198 ; instructionRegister:IR|Data[0]           ; Controller:Controller|nextState.LDAA_X_807       ; instructionRegister:IR|Data[0] ; instructionRegister:IR|Data[0] ; 0.500        ; 3.010      ; 2.558      ;
; -0.136 ; instructionRegister:IR|Data[2]           ; Controller:Controller|nextState.LDAA_X_807       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 1.000        ; 2.075      ; 1.956      ;
; -0.055 ; instructionRegister:IR|Data[1]           ; Controller:Controller|nextState.LDAA_X_807       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 1.000        ; 2.162      ; 1.962      ;
; 0.051  ; Controller:Controller|state.LDAA1        ; Controller:Controller|nextState.LDAA2_977        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 1.447      ; 1.179      ;
; 0.098  ; instructionRegister:IR|Data[5]           ; Controller:Controller|nextState.MULT0_793        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.250      ; 2.224      ;
; 0.111  ; instructionRegister:IR|Data[3]           ; Controller:Controller|nextState.MULT0_793        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.337      ; 2.298      ;
; 0.117  ; Controller:Controller|state.STAA2        ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 1.489      ; 1.383      ;
; 0.126  ; instructionRegister:IR|Data[0]           ; Controller:Controller|nextState.LDAA_X_807       ; instructionRegister:IR|Data[0] ; instructionRegister:IR|Data[0] ; 1.000        ; 2.834      ; 2.558      ;
; 0.134  ; Controller:Controller|state.BRANCH3      ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 1.489      ; 1.366      ;
; 0.186  ; Controller:Controller|state.RET1         ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 1.490      ; 1.315      ;
; 0.214  ; Controller:Controller|state.LDAA_X       ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 1.491      ; 1.288      ;
; 0.214  ; Controller:Controller|state.LDAD         ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 1.489      ; 1.286      ;
; 0.223  ; Controller:Controller|state.MULT1        ; Controller:Controller|nextState.MULT2_775        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 1.430      ; 1.278      ;
; 0.228  ; Controller:Controller|state.LDAA2        ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 1.489      ; 1.272      ;
; 0.234  ; Controller:Controller|state.CALL5        ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 1.489      ; 1.266      ;
; 0.239  ; Controller:Controller|state.ADCRD0       ; Controller:Controller|nextState.ADCRD1_901       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 1.514      ; 1.284      ;
; 0.239  ; Controller:Controller|state.BRANCH2      ; Controller:Controller|nextState.BRANCH3_919      ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 1.433      ; 1.265      ;
; 0.243  ; instructionRegister:IR|Data[1]           ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.669      ; 2.437      ;
; 0.245  ; instructionRegister:IR|Data[1]           ; Controller:Controller|nextState.MULT0_793        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.337      ; 2.164      ;
; 0.250  ; Controller:Controller|state.RET0         ; Controller:Controller|nextState.RET1_695         ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 1.515      ; 1.276      ;
; 0.253  ; Controller:Controller|state.MULT0        ; Controller:Controller|nextState.MULT1_786        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 1.499      ; 1.256      ;
; 0.254  ; instructionRegister:IR|Data[4]           ; Controller:Controller|nextState.DECA0_843        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.352      ; 2.169      ;
; 0.261  ; Controller:Controller|state.FETCH        ; Controller:Controller|nextState.DECODE_1013      ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 1.501      ; 1.168      ;
; 0.263  ; Controller:Controller|state.LDAI         ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 1.491      ; 1.239      ;
; 0.266  ; Controller:Controller|state.LDXI1        ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 1.492      ; 1.237      ;
; 0.270  ; instructionRegister:IR|Data[1]           ; Controller:Controller|nextState.DECA0_843        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.352      ; 2.153      ;
; 0.273  ; instructionRegister:IR|Data[1]           ; Controller:Controller|nextState.ANDR_D0_966      ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.352      ; 2.149      ;
; 0.276  ; instructionRegister:IR|Data[0]           ; Controller:Controller|nextState.LDAA_X_807       ; instructionRegister:IR|Data[0] ; instructionRegister:IR|Data[0] ; 1.000        ; 3.010      ; 2.584      ;
; 0.277  ; instructionRegister:IR|Data[3]           ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.669      ; 2.403      ;
; 0.279  ; Controller:Controller|state.BRANCH1      ; Controller:Controller|nextState.BRANCH2_930      ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 1.438      ; 1.231      ;
; 0.288  ; instructionRegister:IR|Data[6]           ; Controller:Controller|nextState.CALL0_764        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.255      ; 2.053      ;
; 0.292  ; Controller:Controller|state.DECA0        ; Controller:Controller|nextState.DECA1_836        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 1.439      ; 1.219      ;
; 0.292  ; Controller:Controller|state.MULT2        ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 1.489      ; 1.208      ;
; 0.297  ; Controller:Controller|state.CALL2        ; Controller:Controller|nextState.CALL3_735        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 1.447      ; 1.220      ;
; 0.297  ; instructionRegister:IR|Data[7]           ; Controller:Controller|nextState.BRANCH0_948      ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.476      ; 2.188      ;
; 0.298  ; Controller:Controller|state.CALL0        ; Controller:Controller|nextState.CALL1_757        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 1.447      ; 1.220      ;
; 0.304  ; Controller:Controller|state.STAA0        ; Controller:Controller|nextState.STAA1_883        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 1.450      ; 1.217      ;
; 0.304  ; statusRegister:Flags|Z                   ; Controller:Controller|nextState.BRANCH0_948      ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 1.244      ; 0.949      ;
; 0.306  ; Controller:Controller|state.ANDR_D0      ; Controller:Controller|nextState.ANDR_D1_959      ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 1.439      ; 1.205      ;
; 0.307  ; Controller:Controller|state.PCINC0       ; Controller:Controller|nextState.PCINC1_670       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 1.492      ; 1.195      ;
; 0.309  ; instructionRegister:IR|Data[2]           ; Controller:Controller|nextState.CALL0_764        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.255      ; 2.032      ;
; 0.311  ; instructionRegister:IR|Data[3]           ; Controller:Controller|nextState.CALL0_764        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.342      ; 2.117      ;
; 0.312  ; Controller:Controller|state.LOADFLAGS_SZ ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 1.490      ; 1.189      ;
; 0.317  ; Controller:Controller|state.LDXI0        ; Controller:Controller|nextState.LDXI1_818        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 1.408      ; 1.162      ;
; 0.318  ; instructionRegister:IR|Data[7]           ; Controller:Controller|nextState.PCINC0_677       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.479      ; 2.171      ;
; 0.321  ; instructionRegister:IR|Data[5]           ; Controller:Controller|nextState.ANDR_D0_966      ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.265      ; 2.014      ;
; 0.324  ; Controller:Controller|state.STAA1        ; Controller:Controller|nextState.STAA2_872        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 1.452      ; 1.200      ;
; 0.329  ; instructionRegister:IR|Data[4]           ; Controller:Controller|nextState.LDAI_1002        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.337      ; 2.080      ;
; 0.331  ; statusRegister:Flags|S                   ; Controller:Controller|nextState.BRANCH0_948      ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 1.244      ; 0.922      ;
; 0.334  ; Controller:Controller|state.RORC0        ; Controller:Controller|nextState.RORC1_854        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 1.439      ; 1.176      ;
; 0.343  ; instructionRegister:IR|Data[6]           ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.582      ; 2.250      ;
; 0.344  ; instructionRegister:IR|Data[4]           ; Controller:Controller|nextState.LDAD_800         ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.337      ; 2.064      ;
; 0.345  ; Controller:Controller|state.BRANCH0      ; Controller:Controller|nextState.BRANCH1_941      ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 1.492      ; 1.157      ;
; 0.348  ; statusRegister:Flags|S                   ; Controller:Controller|nextState.PCINC0_677       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 1.247      ; 0.909      ;
; 0.359  ; instructionRegister:IR|Data[0]           ; Controller:Controller|nextState.LDAI_1002        ; instructionRegister:IR|Data[0] ; instructionRegister:IR|Data[0] ; 0.500        ; 2.833      ; 2.651      ;
; 0.360  ; instructionRegister:IR|Data[2]           ; Controller:Controller|nextState.LDAA0_995        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.256      ; 1.968      ;
; 0.360  ; instructionRegister:IR|Data[3]           ; Controller:Controller|nextState.DECA0_843        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.352      ; 2.063      ;
; 0.361  ; instructionRegister:IR|Data[3]           ; Controller:Controller|nextState.BRANCH0_948      ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.420      ; 2.068      ;
; 0.365  ; Controller:Controller|state.PCINC1       ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 1.493      ; 1.139      ;
; 0.375  ; Controller:Controller|state.LDAA1        ; Controller:Controller|nextState.LDAA2_977        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 1.000        ; 1.271      ; 1.179      ;
; 0.376  ; instructionRegister:IR|Data[7]           ; Controller:Controller|nextState.LDAD_800         ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.393      ; 2.088      ;
; 0.383  ; Controller:Controller|state.LDAA0        ; Controller:Controller|nextState.LDAA1_988        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 1.450      ; 1.139      ;
; 0.386  ; Controller:Controller|state.ADCRD1       ; Controller:Controller|nextState.LOADFLAGS_SZ_659 ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 1.438      ; 1.218      ;
; 0.386  ; instructionRegister:IR|Data[1]           ; Controller:Controller|nextState.LDAI_1002        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.337      ; 2.023      ;
; 0.389  ; Controller:Controller|state.INITIALIZE   ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 1.492      ; 1.114      ;
; 0.391  ; instructionRegister:IR|Data[2]           ; Controller:Controller|nextState.MULT0_793        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.250      ; 1.931      ;
; 0.392  ; instructionRegister:IR|Data[3]           ; Controller:Controller|nextState.LDAA0_995        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.343      ; 2.023      ;
; 0.395  ; instructionRegister:IR|Data[2]           ; Controller:Controller|nextState.LDAI_1002        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.250      ; 1.927      ;
; 0.395  ; instructionRegister:IR|Data[4]           ; Controller:Controller|nextState.STAA0_890        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.344      ; 2.115      ;
; 0.397  ; instructionRegister:IR|Data[4]           ; Controller:Controller|nextState.LDXI0_825        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.331      ; 2.004      ;
; 0.403  ; Controller:Controller|state.CALL4        ; Controller:Controller|nextState.CALL5_713        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 1.452      ; 1.120      ;
; 0.404  ; statusRegister:Flags|C                   ; Controller:Controller|nextState.BRANCH0_948      ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 1.244      ; 0.849      ;
; 0.407  ; Controller:Controller|state.ANDR_D1      ; Controller:Controller|nextState.LOADFLAGS_SZ_659 ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 1.438      ; 1.197      ;
; 0.409  ; Controller:Controller|state.RORC1        ; Controller:Controller|nextState.LOADFLAGS_SZ_659 ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 1.438      ; 1.195      ;
; 0.411  ; instructionRegister:IR|Data[3]           ; Controller:Controller|nextState.LDXI0_825        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.331      ; 1.990      ;
; 0.416  ; statusRegister:Flags|Z                   ; Controller:Controller|nextState.PCINC0_677       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 1.247      ; 0.841      ;
; 0.418  ; instructionRegister:IR|Data[2]           ; Controller:Controller|nextState.BRANCH0_948      ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.333      ; 1.924      ;
; 0.418  ; instructionRegister:IR|Data[2]           ; Controller:Controller|nextState.LDXI0_825        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.244      ; 1.896      ;
; 0.421  ; statusRegister:Flags|C                   ; Controller:Controller|nextState.PCINC0_677       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 1.247      ; 0.836      ;
; 0.422  ; instructionRegister:IR|Data[5]           ; Controller:Controller|nextState.MULT0_793        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 1.000        ; 2.074      ; 2.224      ;
; 0.422  ; Controller:Controller|state.CALL3        ; Controller:Controller|nextState.CALL4_724        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 1.450      ; 1.194      ;
; 0.424  ; instructionRegister:IR|Data[4]           ; Controller:Controller|nextState.ANDR_D0_966      ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.352      ; 1.998      ;
; 0.427  ; instructionRegister:IR|Data[3]           ; Controller:Controller|nextState.PCINC0_677       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.423      ; 2.006      ;
; 0.429  ; Controller:Controller|state.CALL1        ; Controller:Controller|nextState.CALL2_746        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 1.449      ; 1.092      ;
; 0.429  ; instructionRegister:IR|Data[1]           ; Controller:Controller|nextState.LDAD_800         ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.337      ; 1.979      ;
; 0.435  ; instructionRegister:IR|Data[3]           ; Controller:Controller|nextState.MULT0_793        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 1.000        ; 2.161      ; 2.298      ;
; 0.440  ; Controller:Controller|state.DECA1        ; Controller:Controller|nextState.LOADFLAGS_SZ_659 ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 1.438      ; 1.164      ;
; 0.441  ; Controller:Controller|state.STAA2        ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 1.000        ; 1.313      ; 1.383      ;
; 0.444  ; instructionRegister:IR|Data[1]           ; Controller:Controller|nextState.LDXI0_825        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.331      ; 1.957      ;
; 0.446  ; instructionRegister:IR|Data[4]           ; Controller:Controller|nextState.RET0_702         ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.353      ; 2.073      ;
; 0.447  ; instructionRegister:IR|Data[0]           ; Controller:Controller|nextState.STAA0_890        ; instructionRegister:IR|Data[0] ; instructionRegister:IR|Data[0] ; 0.500        ; 2.840      ; 2.664      ;
; 0.448  ; instructionRegister:IR|Data[3]           ; Controller:Controller|nextState.LDAI_1002        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.337      ; 1.961      ;
; 0.449  ; instructionRegister:IR|Data[4]           ; Controller:Controller|nextState.RORC0_861        ; slowCLK:slowCLK|onoff          ; instructionRegister:IR|Data[0] ; 0.500        ; 2.353      ; 2.070      ;
+--------+------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'instructionRegister:IR|Data[0]'                                                                                                                                              ;
+--------+------------------------------------+---------------------------------------------+------------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                                     ; Launch Clock                       ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+---------------------------------------------+------------------------------------+--------------------------------+--------------+------------+------------+
; -2.458 ; instructionRegister:IR|Data[0]     ; Controller:Controller|nextState.FETCH_1024  ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; 0.000        ; 4.173      ; 1.820      ;
; -2.258 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.FETCH_1024  ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 4.173      ; 2.040      ;
; -2.218 ; instructionRegister:IR|Data[0]     ; Controller:Controller|nextState.DECA0_843   ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; 0.000        ; 3.843      ; 1.730      ;
; -2.168 ; instructionRegister:IR|Data[0]     ; Controller:Controller|nextState.ADCRD0_908  ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; 0.000        ; 3.844      ; 1.781      ;
; -2.145 ; instructionRegister:IR|Data[0]     ; Controller:Controller|nextState.LDAD_800    ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; 0.000        ; 3.827      ; 1.787      ;
; -2.138 ; instructionRegister:IR|Data[0]     ; Controller:Controller|nextState.ANDR_D0_966 ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; 0.000        ; 3.843      ; 1.810      ;
; -2.071 ; instructionRegister:IR|Data[0]     ; Controller:Controller|nextState.FETCH_1024  ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; -0.500       ; 4.173      ; 1.727      ;
; -2.044 ; instructionRegister:IR|Data[0]     ; Controller:Controller|nextState.MULT0_793   ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; 0.000        ; 3.828      ; 1.889      ;
; -2.036 ; instructionRegister:IR|Data[0]     ; Controller:Controller|nextState.FETCH_1024  ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; 0.000        ; 3.658      ; 1.727      ;
; -1.986 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.FETCH_1024  ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 4.173      ; 1.812      ;
; -1.971 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.FETCH_1024  ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 3.658      ; 1.812      ;
; -1.959 ; instructionRegister:IR|Data[0]     ; Controller:Controller|nextState.PCINC0_677  ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; 0.000        ; 3.917      ; 2.063      ;
; -1.940 ; instructionRegister:IR|Data[0]     ; Controller:Controller|nextState.RET0_702    ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; 0.000        ; 3.844      ; 2.009      ;
; -1.936 ; instructionRegister:IR|Data[0]     ; Controller:Controller|nextState.RORC0_861   ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; 0.000        ; 3.844      ; 2.013      ;
; -1.924 ; instructionRegister:IR|Data[0]     ; Controller:Controller|nextState.LDXI0_825   ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; 0.000        ; 3.821      ; 2.002      ;
; -1.890 ; instructionRegister:IR|Data[0]     ; Controller:Controller|nextState.DECA0_843   ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; -0.500       ; 3.843      ; 1.578      ;
; -1.878 ; instructionRegister:IR|Data[0]     ; Controller:Controller|nextState.ADCRD0_908  ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; -0.500       ; 3.844      ; 1.591      ;
; -1.872 ; instructionRegister:IR|Data[0]     ; Controller:Controller|nextState.BRANCH0_948 ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; 0.000        ; 3.914      ; 2.147      ;
; -1.855 ; instructionRegister:IR|Data[0]     ; Controller:Controller|nextState.DECA0_843   ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; 0.000        ; 3.328      ; 1.578      ;
; -1.846 ; instructionRegister:IR|Data[0]     ; Controller:Controller|nextState.LDAD_800    ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; -0.500       ; 3.827      ; 1.606      ;
; -1.843 ; instructionRegister:IR|Data[0]     ; Controller:Controller|nextState.ADCRD0_908  ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; 0.000        ; 3.329      ; 1.591      ;
; -1.819 ; instructionRegister:IR|Data[0]     ; Controller:Controller|nextState.ANDR_D0_966 ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; -0.500       ; 3.843      ; 1.649      ;
; -1.811 ; instructionRegister:IR|Data[0]     ; Controller:Controller|nextState.LDAD_800    ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; 0.000        ; 3.312      ; 1.606      ;
; -1.784 ; instructionRegister:IR|Data[0]     ; Controller:Controller|nextState.ANDR_D0_966 ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; 0.000        ; 3.328      ; 1.649      ;
; -1.765 ; instructionRegister:IR|Data[0]     ; Controller:Controller|nextState.MULT0_793   ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; -0.500       ; 3.828      ; 1.688      ;
; -1.730 ; instructionRegister:IR|Data[0]     ; Controller:Controller|nextState.MULT0_793   ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; 0.000        ; 3.313      ; 1.688      ;
; -1.673 ; instructionRegister:IR|Data[0]     ; Controller:Controller|nextState.PCINC0_677  ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; -0.500       ; 3.917      ; 1.869      ;
; -1.638 ; instructionRegister:IR|Data[0]     ; Controller:Controller|nextState.PCINC0_677  ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; 0.000        ; 3.402      ; 1.869      ;
; -1.587 ; instructionRegister:IR|Data[0]     ; Controller:Controller|nextState.BRANCH0_948 ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; -0.500       ; 3.914      ; 1.952      ;
; -1.552 ; instructionRegister:IR|Data[0]     ; Controller:Controller|nextState.BRANCH0_948 ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; 0.000        ; 3.399      ; 1.952      ;
; -1.550 ; instructionRegister:IR|Data[0]     ; Controller:Controller|nextState.LDAA0_995   ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; 0.000        ; 3.834      ; 2.389      ;
; -1.490 ; instructionRegister:IR|Data[0]     ; Controller:Controller|nextState.CALL0_764   ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; 0.000        ; 3.833      ; 2.448      ;
; -1.463 ; instructionRegister:IR|Data[0]     ; Controller:Controller|nextState.FETCH_1024  ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; -0.500       ; 3.658      ; 1.820      ;
; -1.448 ; instructionRegister:IR|Data[0]     ; Controller:Controller|nextState.LDAA_X_807  ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; 0.000        ; 3.828      ; 2.485      ;
; -1.432 ; instructionRegister:IR|Data[0]     ; Controller:Controller|nextState.RET0_702    ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; -0.500       ; 3.844      ; 2.037      ;
; -1.430 ; instructionRegister:IR|Data[0]     ; Controller:Controller|nextState.LDXI0_825   ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; -0.500       ; 3.821      ; 2.016      ;
; -1.424 ; instructionRegister:IR|Data[0]     ; Controller:Controller|nextState.RORC0_861   ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; -0.500       ; 3.844      ; 2.045      ;
; -1.397 ; instructionRegister:IR|Data[0]     ; Controller:Controller|nextState.RET0_702    ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; 0.000        ; 3.329      ; 2.037      ;
; -1.395 ; instructionRegister:IR|Data[0]     ; Controller:Controller|nextState.LDXI0_825   ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; 0.000        ; 3.306      ; 2.016      ;
; -1.389 ; instructionRegister:IR|Data[0]     ; Controller:Controller|nextState.RORC0_861   ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; 0.000        ; 3.329      ; 2.045      ;
; -1.385 ; instructionRegister:IR|Data[0]     ; Controller:Controller|nextState.LDAI_1002   ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; 0.000        ; 3.828      ; 2.548      ;
; -1.380 ; instructionRegister:IR|Data[0]     ; Controller:Controller|nextState.STAA0_890   ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; 0.000        ; 3.835      ; 2.560      ;
; -1.243 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.FETCH_1024  ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 3.658      ; 2.040      ;
; -1.223 ; instructionRegister:IR|Data[0]     ; Controller:Controller|nextState.DECA0_843   ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; -0.500       ; 3.328      ; 1.730      ;
; -1.203 ; instructionRegister:IR|Data[2]     ; Controller:Controller|nextState.BRANCH0_948 ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; -0.500       ; 3.195      ; 1.512      ;
; -1.194 ; instructionRegister:IR|Data[2]     ; Controller:Controller|nextState.PCINC0_677  ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; -0.500       ; 3.198      ; 1.524      ;
; -1.188 ; instructionRegister:IR|Data[2]     ; Controller:Controller|nextState.BRANCH0_948 ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; 0.000        ; 2.680      ; 1.512      ;
; -1.186 ; instructionRegister:IR|Data[2]     ; Controller:Controller|nextState.FETCH_1024  ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; -0.500       ; 3.454      ; 1.788      ;
; -1.179 ; instructionRegister:IR|Data[2]     ; Controller:Controller|nextState.PCINC0_677  ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; 0.000        ; 2.683      ; 1.524      ;
; -1.173 ; instructionRegister:IR|Data[0]     ; Controller:Controller|nextState.ADCRD0_908  ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; -0.500       ; 3.329      ; 1.781      ;
; -1.171 ; instructionRegister:IR|Data[2]     ; Controller:Controller|nextState.FETCH_1024  ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; 0.000        ; 2.939      ; 1.788      ;
; -1.150 ; instructionRegister:IR|Data[0]     ; Controller:Controller|nextState.LDAD_800    ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; -0.500       ; 3.312      ; 1.787      ;
; -1.143 ; instructionRegister:IR|Data[0]     ; Controller:Controller|nextState.ANDR_D0_966 ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; -0.500       ; 3.328      ; 1.810      ;
; -1.113 ; instructionRegister:IR|Data[0]     ; Controller:Controller|nextState.LDAA0_995   ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; -0.500       ; 3.834      ; 2.346      ;
; -1.090 ; instructionRegister:IR|Data[1]     ; Controller:Controller|nextState.PCINC0_677  ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; -0.500       ; 3.282      ; 1.712      ;
; -1.086 ; instructionRegister:IR|Data[1]     ; Controller:Controller|nextState.BRANCH0_948 ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; -0.500       ; 3.279      ; 1.713      ;
; -1.079 ; instructionRegister:IR|Data[5]     ; Controller:Controller|nextState.PCINC0_677  ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; -0.500       ; 3.198      ; 1.639      ;
; -1.078 ; instructionRegister:IR|Data[0]     ; Controller:Controller|nextState.LDAA0_995   ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; 0.000        ; 3.319      ; 2.346      ;
; -1.075 ; instructionRegister:IR|Data[1]     ; Controller:Controller|nextState.PCINC0_677  ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; 0.000        ; 2.767      ; 1.712      ;
; -1.071 ; instructionRegister:IR|Data[1]     ; Controller:Controller|nextState.BRANCH0_948 ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; 0.000        ; 2.764      ; 1.713      ;
; -1.064 ; instructionRegister:IR|Data[5]     ; Controller:Controller|nextState.PCINC0_677  ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; 0.000        ; 2.683      ; 1.639      ;
; -1.064 ; instructionRegister:IR|Data[5]     ; Controller:Controller|nextState.BRANCH0_948 ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; -0.500       ; 3.195      ; 1.651      ;
; -1.049 ; instructionRegister:IR|Data[5]     ; Controller:Controller|nextState.BRANCH0_948 ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; 0.000        ; 2.680      ; 1.651      ;
; -1.049 ; instructionRegister:IR|Data[0]     ; Controller:Controller|nextState.MULT0_793   ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; -0.500       ; 3.313      ; 1.889      ;
; -1.032 ; instructionRegister:IR|Data[6]     ; Controller:Controller|nextState.FETCH_1024  ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; -0.500       ; 3.454      ; 1.942      ;
; -1.022 ; instructionRegister:IR|Data[0]     ; Controller:Controller|nextState.CALL0_764   ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; -0.500       ; 3.833      ; 2.436      ;
; -1.019 ; instructionRegister:IR|Data[7]     ; Controller:Controller|nextState.PCINC0_677  ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; -0.500       ; 3.336      ; 1.837      ;
; -1.017 ; instructionRegister:IR|Data[6]     ; Controller:Controller|nextState.FETCH_1024  ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; 0.000        ; 2.939      ; 1.942      ;
; -1.017 ; instructionRegister:IR|Data[1]     ; Controller:Controller|nextState.LDXI0_825   ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; -0.500       ; 3.186      ; 1.689      ;
; -1.007 ; instructionRegister:IR|Data[1]     ; Controller:Controller|nextState.STAA0_890   ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; -0.500       ; 3.200      ; 1.713      ;
; -1.004 ; instructionRegister:IR|Data[7]     ; Controller:Controller|nextState.PCINC0_677  ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; 0.000        ; 2.821      ; 1.837      ;
; -1.002 ; instructionRegister:IR|Data[1]     ; Controller:Controller|nextState.LDXI0_825   ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; 0.000        ; 2.671      ; 1.689      ;
; -0.996 ; instructionRegister:IR|Data[2]     ; Controller:Controller|nextState.DECA0_843   ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; -0.500       ; 3.124      ; 1.648      ;
; -0.995 ; instructionRegister:IR|Data[3]     ; Controller:Controller|nextState.LDAA0_995   ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; -0.500       ; 3.199      ; 1.724      ;
; -0.993 ; instructionRegister:IR|Data[6]     ; Controller:Controller|nextState.PCINC0_677  ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; -0.500       ; 3.198      ; 1.725      ;
; -0.993 ; instructionRegister:IR|Data[0]     ; Controller:Controller|nextState.LDAA_X_807  ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; -0.500       ; 3.828      ; 2.460      ;
; -0.992 ; instructionRegister:IR|Data[1]     ; Controller:Controller|nextState.STAA0_890   ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; 0.000        ; 2.685      ; 1.713      ;
; -0.987 ; instructionRegister:IR|Data[0]     ; Controller:Controller|nextState.CALL0_764   ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; 0.000        ; 3.318      ; 2.436      ;
; -0.985 ; instructionRegister:IR|Data[2]     ; Controller:Controller|nextState.LDAI_1002   ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; -0.500       ; 3.109      ; 1.644      ;
; -0.984 ; instructionRegister:IR|Data[2]     ; Controller:Controller|nextState.ADCRD0_908  ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; -0.500       ; 3.125      ; 1.661      ;
; -0.981 ; instructionRegister:IR|Data[2]     ; Controller:Controller|nextState.DECA0_843   ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; 0.000        ; 2.609      ; 1.648      ;
; -0.980 ; instructionRegister:IR|Data[3]     ; Controller:Controller|nextState.LDAA0_995   ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; 0.000        ; 2.684      ; 1.724      ;
; -0.980 ; instructionRegister:IR|Data[2]     ; Controller:Controller|nextState.STAA0_890   ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; -0.500       ; 3.116      ; 1.656      ;
; -0.979 ; instructionRegister:IR|Data[1]     ; Controller:Controller|nextState.RORC0_861   ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; -0.500       ; 3.209      ; 1.750      ;
; -0.978 ; instructionRegister:IR|Data[6]     ; Controller:Controller|nextState.PCINC0_677  ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; 0.000        ; 2.683      ; 1.725      ;
; -0.976 ; instructionRegister:IR|Data[3]     ; Controller:Controller|nextState.FETCH_1024  ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; -0.500       ; 3.538      ; 2.082      ;
; -0.973 ; instructionRegister:IR|Data[3]     ; Controller:Controller|nextState.LDXI0_825   ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; -0.500       ; 3.186      ; 1.733      ;
; -0.972 ; instructionRegister:IR|Data[6]     ; Controller:Controller|nextState.BRANCH0_948 ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; -0.500       ; 3.195      ; 1.743      ;
; -0.970 ; instructionRegister:IR|Data[2]     ; Controller:Controller|nextState.LDAI_1002   ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; 0.000        ; 2.594      ; 1.644      ;
; -0.969 ; instructionRegister:IR|Data[2]     ; Controller:Controller|nextState.ADCRD0_908  ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; 0.000        ; 2.610      ; 1.661      ;
; -0.965 ; instructionRegister:IR|Data[2]     ; Controller:Controller|nextState.STAA0_890   ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; 0.000        ; 2.601      ; 1.656      ;
; -0.964 ; instructionRegister:IR|Data[1]     ; Controller:Controller|nextState.RORC0_861   ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; 0.000        ; 2.694      ; 1.750      ;
; -0.964 ; instructionRegister:IR|Data[0]     ; Controller:Controller|nextState.PCINC0_677  ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; -0.500       ; 3.402      ; 2.063      ;
; -0.962 ; statusRegister:Flags|C             ; Controller:Controller|nextState.PCINC0_677  ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; -0.500       ; 2.153      ; 0.711      ;
; -0.961 ; instructionRegister:IR|Data[3]     ; Controller:Controller|nextState.FETCH_1024  ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; 0.000        ; 3.023      ; 2.082      ;
; -0.958 ; instructionRegister:IR|Data[3]     ; Controller:Controller|nextState.LDXI0_825   ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; 0.000        ; 2.671      ; 1.733      ;
; -0.958 ; instructionRegister:IR|Data[0]     ; Controller:Controller|nextState.LDAA_X_807  ; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0] ; 0.000        ; 3.313      ; 2.460      ;
; -0.958 ; instructionRegister:IR|Data[7]     ; Controller:Controller|nextState.LDAD_800    ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; -0.500       ; 3.246      ; 1.808      ;
; -0.958 ; statusRegister:Flags|C             ; Controller:Controller|nextState.BRANCH0_948 ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; -0.500       ; 2.150      ; 0.712      ;
; -0.957 ; instructionRegister:IR|Data[6]     ; Controller:Controller|nextState.BRANCH0_948 ; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0] ; 0.000        ; 2.680      ; 1.743      ;
+--------+------------------------------------+---------------------------------------------+------------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'slowCLK:slowCLK|onoff'                                                                                                                                                           ;
+--------+--------------------------------------------------+--------------------------------------------+------------------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                    ; Launch Clock                       ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+--------------------------------------------+------------------------------------+-----------------------+--------------+------------+------------+
; -0.781 ; Controller:Controller|state.DECODE               ; dataRegister:D|Data[0]                     ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 1.854      ; 1.282      ;
; -0.415 ; instructionRegister:IR|Data[0]                   ; dataRegister:D|Data[0]                     ; instructionRegister:IR|Data[0]     ; slowCLK:slowCLK|onoff ; 0.000        ; 1.854      ; 1.648      ;
; -0.145 ; Controller:Controller|state.DECODE               ; dataRegister:D|Data[0]                     ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; -0.500       ; 1.854      ; 1.418      ;
; 0.104  ; Controller:Controller|nextState.LDXI1_818        ; Controller:Controller|state.LDXI1          ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; -0.177     ; 0.031      ;
; 0.126  ; Controller:Controller|nextState.MULT2_775        ; Controller:Controller|state.MULT2          ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; -0.199     ; 0.031      ;
; 0.129  ; Controller:Controller|nextState.BRANCH3_919      ; Controller:Controller|state.BRANCH3        ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; -0.202     ; 0.031      ;
; 0.130  ; Controller:Controller|nextState.BRANCH2_930      ; Controller:Controller|state.BRANCH2        ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; -0.203     ; 0.031      ;
; 0.134  ; Controller:Controller|nextState.LOADFLAGS_SZ_659 ; Controller:Controller|state.LOADFLAGS_SZ   ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; -0.207     ; 0.031      ;
; 0.135  ; Controller:Controller|nextState.ANDR_D1_959      ; Controller:Controller|state.ANDR_D1        ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; -0.208     ; 0.031      ;
; 0.135  ; Controller:Controller|nextState.RORC1_854        ; Controller:Controller|state.RORC1          ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; -0.208     ; 0.031      ;
; 0.135  ; Controller:Controller|nextState.DECA1_836        ; Controller:Controller|state.DECA1          ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; -0.208     ; 0.031      ;
; 0.143  ; Controller:Controller|nextState.CALL3_735        ; Controller:Controller|state.CALL3          ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; -0.216     ; 0.031      ;
; 0.143  ; Controller:Controller|nextState.LDAA2_977        ; Controller:Controller|state.LDAA2          ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; -0.216     ; 0.031      ;
; 0.143  ; Controller:Controller|nextState.CALL1_757        ; Controller:Controller|state.CALL1          ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; -0.216     ; 0.031      ;
; 0.145  ; Controller:Controller|nextState.CALL2_746        ; Controller:Controller|state.CALL2          ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; -0.218     ; 0.031      ;
; 0.146  ; Controller:Controller|nextState.STAA1_883        ; Controller:Controller|state.STAA1          ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; -0.219     ; 0.031      ;
; 0.146  ; Controller:Controller|nextState.LDAA1_988        ; Controller:Controller|state.LDAA1          ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; -0.219     ; 0.031      ;
; 0.146  ; Controller:Controller|nextState.CALL4_724        ; Controller:Controller|state.CALL4          ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; -0.219     ; 0.031      ;
; 0.148  ; Controller:Controller|nextState.CALL5_713        ; Controller:Controller|state.CALL5          ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; -0.221     ; 0.031      ;
; 0.148  ; Controller:Controller|nextState.STAA2_872        ; Controller:Controller|state.STAA2          ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; -0.221     ; 0.031      ;
; 0.178  ; Controller:Controller|state.DECODE               ; dataRegister:D|Data[6]                     ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 1.854      ; 2.241      ;
; 0.178  ; Controller:Controller|state.DECODE               ; accumulatorRegister:A|Data[6]              ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 1.810      ; 1.990      ;
; 0.178  ; Controller:Controller|state.DECODE               ; dataRegister:D|Data[4]                     ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 1.854      ; 2.241      ;
; 0.178  ; Controller:Controller|state.DECODE               ; dataRegister:D|Data[7]                     ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 1.854      ; 2.241      ;
; 0.180  ; Controller:Controller|state.DECODE               ; accumulatorRegister:A|Data[5]~_Duplicate_1 ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 1.854      ; 2.243      ;
; 0.185  ; Controller:Controller|state.DECODE               ; indexReg:indexRegister|tempCount[3]        ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 1.857      ; 2.251      ;
; 0.185  ; Controller:Controller|state.DECODE               ; indexReg:indexRegister|tempCount[4]        ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 1.857      ; 2.251      ;
; 0.186  ; Controller:Controller|state.DECODE               ; indexReg:indexRegister|tempCount[10]       ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 1.853      ; 2.248      ;
; 0.186  ; Controller:Controller|state.DECODE               ; indexReg:indexRegister|tempCount[13]       ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 1.853      ; 2.248      ;
; 0.186  ; Controller:Controller|state.DECODE               ; indexReg:indexRegister|tempCount[12]       ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 1.853      ; 2.248      ;
; 0.186  ; Controller:Controller|state.DECODE               ; indexReg:indexRegister|tempCount[9]        ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 1.853      ; 2.248      ;
; 0.187  ; statusRegister:Flags|C                           ; statusRegister:Flags|C                     ; slowCLK:slowCLK|onoff              ; slowCLK:slowCLK|onoff ; 0.000        ; 0.036      ; 0.307      ;
; 0.188  ; Controller:Controller|nextState.PCINC1_670       ; Controller:Controller|state.PCINC1         ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; -0.261     ; 0.031      ;
; 0.188  ; Controller:Controller|nextState.BRANCH1_941      ; Controller:Controller|state.BRANCH1        ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; -0.261     ; 0.031      ;
; 0.189  ; Controller:Controller|nextState.FETCH_1024       ; Controller:Controller|state.FETCH          ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; -0.262     ; 0.031      ;
; 0.190  ; Controller:Controller|state.DECODE               ; accumulatorRegister:A|Data[2]~_Duplicate_1 ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 1.854      ; 2.253      ;
; 0.193  ; Controller:Controller|nextState.DECODE_1013      ; Controller:Controller|state.DECODE         ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; -0.266     ; 0.031      ;
; 0.195  ; Controller:Controller|nextState.MULT1_786        ; Controller:Controller|state.MULT1          ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; -0.268     ; 0.031      ;
; 0.200  ; Controller:Controller|state.DECODE               ; indexReg:indexRegister|tempCount[2]        ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 1.849      ; 2.258      ;
; 0.200  ; Controller:Controller|state.DECODE               ; indexReg:indexRegister|tempCount[6]        ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 1.849      ; 2.258      ;
; 0.200  ; Controller:Controller|state.DECODE               ; indexReg:indexRegister|tempCount[0]        ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 1.849      ; 2.258      ;
; 0.210  ; Controller:Controller|nextState.ADCRD1_901       ; Controller:Controller|state.ADCRD1         ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; -0.283     ; 0.031      ;
; 0.211  ; Controller:Controller|nextState.RET1_695         ; Controller:Controller|state.RET1           ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; -0.284     ; 0.031      ;
; 0.215  ; Controller:Controller|state.DECODE               ; AR_H:AddressRegisterHigh|tempAddress[5]    ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 1.853      ; 2.277      ;
; 0.216  ; Controller:Controller|state.DECODE               ; dataRegister:D|Data[5]                     ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 1.847      ; 2.272      ;
; 0.233  ; Controller:Controller|state.DECODE               ; indexReg:indexRegister|tempCount[11]       ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 1.854      ; 2.296      ;
; 0.233  ; Controller:Controller|state.DECODE               ; indexReg:indexRegister|tempCount[14]       ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 1.854      ; 2.296      ;
; 0.233  ; Controller:Controller|state.DECODE               ; indexReg:indexRegister|tempCount[15]       ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 1.854      ; 2.296      ;
; 0.235  ; Controller:Controller|state.DECODE               ; indexReg:indexRegister|tempCount[5]        ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 1.849      ; 2.293      ;
; 0.235  ; Controller:Controller|state.DECODE               ; indexReg:indexRegister|tempCount[7]        ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 1.849      ; 2.293      ;
; 0.237  ; Controller:Controller|state.DECODE               ; dataRegister:D|Data[3]                     ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 1.847      ; 2.293      ;
; 0.237  ; Controller:Controller|state.DECODE               ; dataRegister:D|Data[2]                     ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 1.847      ; 2.293      ;
; 0.237  ; Controller:Controller|state.DECODE               ; dataRegister:D|Data[1]                     ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 1.847      ; 2.293      ;
; 0.247  ; Controller:Controller|state.DECODE               ; accumulatorRegister:A|Data[5]              ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 1.810      ; 2.059      ;
; 0.247  ; Controller:Controller|state.DECODE               ; indexReg:indexRegister|tempCount[1]        ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 1.851      ; 2.307      ;
; 0.251  ; Controller:Controller|state.DECODE               ; AR_L:AddressRegisterLow|tempAddress[5]     ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 1.849      ; 2.309      ;
; 0.252  ; Controller:Controller|state.DECODE               ; accumulatorRegister:A|Data[0]              ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 1.810      ; 2.064      ;
; 0.253  ; instructionRegister:IR|Data[0]                   ; dataRegister:D|Data[0]                     ; instructionRegister:IR|Data[0]     ; slowCLK:slowCLK|onoff ; -0.500       ; 1.854      ; 1.816      ;
; 0.257  ; Controller:Controller|state.DECODE               ; accumulatorRegister:A|Data[2]              ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 1.810      ; 2.069      ;
; 0.259  ; Controller:Controller|state.DECODE               ; indexReg:indexRegister|tempCount[8]        ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 1.852      ; 2.320      ;
; 0.263  ; Controller:Controller|state.DECODE               ; PC:ProgramCounter|tempCount[6]             ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 1.852      ; 2.324      ;
; 0.278  ; Controller:Controller|state.DECODE               ; accumulatorRegister:A|Data[0]~_Duplicate_1 ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 1.854      ; 2.341      ;
; 0.278  ; Controller:Controller|state.DECODE               ; outputPort:OUT0|Data[0]                    ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 1.845      ; 2.332      ;
; 0.282  ; Controller:Controller|state.DECODE               ; PC:ProgramCounter|tempCount[10]            ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 1.845      ; 2.336      ;
; 0.284  ; Controller:Controller|state.DECODE               ; PC:ProgramCounter|tempCount[2]             ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 1.845      ; 2.338      ;
; 0.290  ; Controller:Controller|state.DECODE               ; instructionRegister:IR|Data[0]             ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 1.850      ; 2.349      ;
; 0.306  ; Controller:Controller|state.DECODE               ; PC:ProgramCounter|tempCount[14]            ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 1.845      ; 2.360      ;
; 0.307  ; instructionRegister:IR|Data[0]                   ; indexReg:indexRegister|tempCount[9]        ; instructionRegister:IR|Data[0]     ; slowCLK:slowCLK|onoff ; 0.000        ; 1.853      ; 2.369      ;
; 0.307  ; instructionRegister:IR|Data[0]                   ; indexReg:indexRegister|tempCount[10]       ; instructionRegister:IR|Data[0]     ; slowCLK:slowCLK|onoff ; 0.000        ; 1.853      ; 2.369      ;
; 0.307  ; instructionRegister:IR|Data[0]                   ; indexReg:indexRegister|tempCount[12]       ; instructionRegister:IR|Data[0]     ; slowCLK:slowCLK|onoff ; 0.000        ; 1.853      ; 2.369      ;
; 0.307  ; instructionRegister:IR|Data[0]                   ; indexReg:indexRegister|tempCount[13]       ; instructionRegister:IR|Data[0]     ; slowCLK:slowCLK|onoff ; 0.000        ; 1.853      ; 2.369      ;
; 0.308  ; Controller:Controller|state.DECODE               ; outputPort:OUT0|Data[5]                    ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 1.846      ; 2.363      ;
; 0.312  ; Controller:Controller|state.DECODE               ; PC:ProgramCounter|tempCount[11]            ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 1.845      ; 2.366      ;
; 0.312  ; Controller:Controller|state.DECODE               ; PC:ProgramCounter|tempCount[13]            ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 1.845      ; 2.366      ;
; 0.312  ; Controller:Controller|state.DECODE               ; PC:ProgramCounter|tempCount[12]            ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 1.845      ; 2.366      ;
; 0.312  ; Controller:Controller|state.DECODE               ; PC:ProgramCounter|tempCount[9]             ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 1.845      ; 2.366      ;
; 0.312  ; Controller:Controller|state.DECODE               ; PC:ProgramCounter|tempCount[8]             ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 1.845      ; 2.366      ;
; 0.312  ; Controller:Controller|state.DECODE               ; PC:ProgramCounter|tempCount[15]            ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 1.845      ; 2.366      ;
; 0.313  ; Controller:Controller|state.DECODE               ; AR_L:AddressRegisterLow|tempAddress[0]     ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 1.849      ; 2.371      ;
; 0.318  ; Controller:Controller|state.DECODE               ; outputPort:OUT1|Data[6]                    ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 1.853      ; 2.380      ;
; 0.320  ; Controller:Controller|state.DECODE               ; PC:ProgramCounter|tempCount[3]             ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 1.845      ; 2.374      ;
; 0.320  ; Controller:Controller|state.DECODE               ; PC:ProgramCounter|tempCount[5]             ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 1.845      ; 2.374      ;
; 0.320  ; Controller:Controller|state.DECODE               ; PC:ProgramCounter|tempCount[4]             ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 1.845      ; 2.374      ;
; 0.320  ; Controller:Controller|state.DECODE               ; PC:ProgramCounter|tempCount[0]             ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 1.845      ; 2.374      ;
; 0.329  ; Controller:Controller|state.DECODE               ; accumulatorRegister:A|Data[3]~_Duplicate_1 ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 1.854      ; 2.392      ;
; 0.333  ; Controller:Controller|state.DECODE               ; outputPort:OUT1|Data[5]                    ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 1.853      ; 2.395      ;
; 0.336  ; Controller:Controller|state.DECODE               ; accumulatorRegister:A|Data[1]              ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 1.810      ; 2.148      ;
; 0.339  ; Controller:Controller|state.DECODE               ; outputPort:OUT1|Data[0]                    ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 1.853      ; 2.401      ;
; 0.340  ; Controller:Controller|state.DECODE               ; outputPort:OUT1|Data[2]                    ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 1.853      ; 2.402      ;
; 0.341  ; Controller:Controller|state.DECODE               ; PC:ProgramCounter|tempCount[7]             ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 1.845      ; 2.395      ;
; 0.344  ; Controller:Controller|state.DECODE               ; outputPort:OUT0|Data[2]                    ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 1.845      ; 2.398      ;
; 0.344  ; Controller:Controller|state.DECODE               ; PC:ProgramCounter|tempCount[1]             ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 1.852      ; 2.405      ;
; 0.347  ; Controller:Controller|state.DECODE               ; AR_H:AddressRegisterHigh|tempAddress[0]    ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 1.853      ; 2.409      ;
; 0.352  ; instructionRegister:IR|Data[3]                   ; dataRegister:D|Data[6]                     ; slowCLK:slowCLK|onoff              ; slowCLK:slowCLK|onoff ; 0.000        ; 1.219      ; 1.655      ;
; 0.352  ; instructionRegister:IR|Data[3]                   ; dataRegister:D|Data[4]                     ; slowCLK:slowCLK|onoff              ; slowCLK:slowCLK|onoff ; 0.000        ; 1.219      ; 1.655      ;
; 0.352  ; instructionRegister:IR|Data[3]                   ; dataRegister:D|Data[0]                     ; slowCLK:slowCLK|onoff              ; slowCLK:slowCLK|onoff ; 0.000        ; 1.219      ; 1.655      ;
; 0.352  ; instructionRegister:IR|Data[3]                   ; dataRegister:D|Data[7]                     ; slowCLK:slowCLK|onoff              ; slowCLK:slowCLK|onoff ; 0.000        ; 1.219      ; 1.655      ;
; 0.354  ; instructionRegister:IR|Data[2]                   ; indexReg:indexRegister|tempCount[3]        ; slowCLK:slowCLK|onoff              ; slowCLK:slowCLK|onoff ; 0.000        ; 1.138      ; 1.576      ;
; 0.354  ; instructionRegister:IR|Data[2]                   ; indexReg:indexRegister|tempCount[4]        ; slowCLK:slowCLK|onoff              ; slowCLK:slowCLK|onoff ; 0.000        ; 1.138      ; 1.576      ;
; 0.354  ; Controller:Controller|state.DECODE               ; accumulatorRegister:A|Data[6]~_Duplicate_1 ; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff ; 0.000        ; 1.854      ; 2.417      ;
+--------+--------------------------------------------------+--------------------------------------------+------------------------------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Controller:Controller|state.DECODE'                                                                                                                                                         ;
+--------+------------------------------------------+--------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                          ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+--------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -0.595 ; instructionRegister:IR|Data[0]           ; Controller:Controller|nextState.FETCH_1024       ; instructionRegister:IR|Data[0]     ; Controller:Controller|state.DECODE ; 0.000        ; 2.197      ; 1.727      ;
; -0.490 ; Controller:Controller|state.DECODE       ; Controller:Controller|nextState.FETCH_1024       ; Controller:Controller|state.DECODE ; Controller:Controller|state.DECODE ; 0.000        ; 2.197      ; 1.812      ;
; -0.002 ; instructionRegister:IR|Data[0]           ; Controller:Controller|nextState.FETCH_1024       ; instructionRegister:IR|Data[0]     ; Controller:Controller|state.DECODE ; -0.500       ; 2.197      ; 1.820      ;
; 0.218  ; Controller:Controller|state.DECODE       ; Controller:Controller|nextState.FETCH_1024       ; Controller:Controller|state.DECODE ; Controller:Controller|state.DECODE ; -0.500       ; 2.197      ; 2.040      ;
; 0.290  ; instructionRegister:IR|Data[2]           ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 1.478      ; 1.788      ;
; 0.444  ; instructionRegister:IR|Data[6]           ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 1.478      ; 1.942      ;
; 0.500  ; instructionRegister:IR|Data[3]           ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 1.562      ; 2.082      ;
; 0.521  ; Controller:Controller|state.FETCH        ; Controller:Controller|nextState.DECODE_1013      ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.441      ; 0.982      ;
; 0.528  ; Controller:Controller|state.BRANCH0      ; Controller:Controller|nextState.BRANCH1_941      ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.432      ; 0.980      ;
; 0.530  ; Controller:Controller|state.CALL1        ; Controller:Controller|nextState.CALL2_746        ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.387      ; 0.937      ;
; 0.550  ; Controller:Controller|state.LDAA0        ; Controller:Controller|nextState.LDAA1_988        ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.387      ; 0.957      ;
; 0.551  ; Controller:Controller|state.CALL4        ; Controller:Controller|nextState.CALL5_713        ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.390      ; 0.961      ;
; 0.569  ; Controller:Controller|state.PCINC0       ; Controller:Controller|nextState.PCINC1_670       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.431      ; 1.020      ;
; 0.592  ; Controller:Controller|state.LDAA1        ; Controller:Controller|nextState.LDAA2_977        ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.385      ; 0.997      ;
; 0.596  ; Controller:Controller|state.LOADFLAGS_SZ ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.430      ; 1.046      ;
; 0.599  ; Controller:Controller|state.CALL3        ; Controller:Controller|nextState.CALL4_724        ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.387      ; 1.006      ;
; 0.600  ; Controller:Controller|state.INITIALIZE   ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.432      ; 1.052      ;
; 0.603  ; Controller:Controller|state.MULT2        ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.430      ; 1.053      ;
; 0.605  ; Controller:Controller|state.RORC0        ; Controller:Controller|nextState.RORC1_854        ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.377      ; 1.002      ;
; 0.618  ; Controller:Controller|state.PCINC1       ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.433      ; 1.071      ;
; 0.622  ; Controller:Controller|state.MULT0        ; Controller:Controller|nextState.MULT1_786        ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.440      ; 1.082      ;
; 0.624  ; Controller:Controller|state.STAA0        ; Controller:Controller|nextState.STAA1_883        ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.387      ; 1.031      ;
; 0.629  ; Controller:Controller|state.RET0         ; Controller:Controller|nextState.RET1_695         ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.455      ; 1.104      ;
; 0.631  ; Controller:Controller|state.CALL0        ; Controller:Controller|nextState.CALL1_757        ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.385      ; 1.036      ;
; 0.631  ; Controller:Controller|state.ADCRD0       ; Controller:Controller|nextState.ADCRD1_901       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.454      ; 1.105      ;
; 0.633  ; Controller:Controller|state.STAA1        ; Controller:Controller|nextState.STAA2_872        ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.390      ; 1.043      ;
; 0.634  ; Controller:Controller|state.CALL2        ; Controller:Controller|nextState.CALL3_735        ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.385      ; 1.039      ;
; 0.637  ; Controller:Controller|state.CALL5        ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.429      ; 1.086      ;
; 0.641  ; Controller:Controller|state.LDXI0        ; Controller:Controller|nextState.LDXI1_818        ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.344      ; 1.005      ;
; 0.642  ; Controller:Controller|state.ANDR_D0      ; Controller:Controller|nextState.ANDR_D1_959      ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.377      ; 1.039      ;
; 0.653  ; Controller:Controller|state.LDAA2        ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.429      ; 1.102      ;
; 0.666  ; Controller:Controller|state.BRANCH1      ; Controller:Controller|nextState.BRANCH2_930      ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.375      ; 1.061      ;
; 0.673  ; Controller:Controller|state.LDAD         ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.430      ; 1.123      ;
; 0.679  ; Controller:Controller|state.DECA0        ; Controller:Controller|nextState.DECA1_836        ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.376      ; 1.075      ;
; 0.681  ; Controller:Controller|state.BRANCH2      ; Controller:Controller|nextState.BRANCH3_919      ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.371      ; 1.072      ;
; 0.685  ; Controller:Controller|state.MULT1        ; Controller:Controller|nextState.MULT2_775        ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.368      ; 1.073      ;
; 0.689  ; Controller:Controller|state.LDXI1        ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.432      ; 1.141      ;
; 0.701  ; Controller:Controller|state.LDAI         ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.431      ; 1.152      ;
; 0.703  ; Controller:Controller|state.DECA1        ; Controller:Controller|nextState.LOADFLAGS_SZ_659 ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.376      ; 1.099      ;
; 0.718  ; Controller:Controller|state.RET1         ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.430      ; 1.168      ;
; 0.722  ; Controller:Controller|state.BRANCH3      ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.430      ; 1.172      ;
; 0.730  ; Controller:Controller|state.RORC1        ; Controller:Controller|nextState.LOADFLAGS_SZ_659 ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.376      ; 1.126      ;
; 0.735  ; Controller:Controller|state.ANDR_D1      ; Controller:Controller|nextState.LOADFLAGS_SZ_659 ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.376      ; 1.131      ;
; 0.741  ; instructionRegister:IR|Data[1]           ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 1.562      ; 2.323      ;
; 0.745  ; Controller:Controller|state.STAA2        ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.429      ; 1.194      ;
; 0.746  ; Controller:Controller|state.LDAA_X       ; Controller:Controller|nextState.FETCH_1024       ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.431      ; 1.197      ;
; 0.747  ; Controller:Controller|state.ADCRD1       ; Controller:Controller|nextState.LOADFLAGS_SZ_659 ; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 0.000        ; 0.376      ; 1.143      ;
+--------+------------------------------------------+--------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                                                                                                                                                     ;
+--------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                   ; To Node                                                                                                           ; Launch Clock                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; -0.266 ; Controller:Controller|state.DECODE                                                                          ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; Controller:Controller|state.DECODE ; CLK         ; 0.000        ; 1.590      ; 1.563      ;
; -0.074 ; slowCLK:slowCLK|onoff                                                                                       ; slowCLK:slowCLK|onoff                                                                                             ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; 1.402      ; 1.547      ;
; 0.100  ; instructionRegister:IR|Data[0]                                                                              ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; instructionRegister:IR|Data[0]     ; CLK         ; 0.000        ; 1.590      ; 1.929      ;
; 0.194  ; slowCLK:slowCLK|count[0]                                                                                    ; slowCLK:slowCLK|count[0]                                                                                          ; CLK                                ; CLK         ; 0.000        ; 0.036      ; 0.314      ;
; 0.420  ; Controller:Controller|state.DECODE                                                                          ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; Controller:Controller|state.DECODE ; CLK         ; -0.500       ; 1.590      ; 1.749      ;
; 0.439  ; slowCLK:slowCLK|onoff                                                                                       ; slowCLK:slowCLK|onoff                                                                                             ; slowCLK:slowCLK|onoff              ; CLK         ; -0.500       ; 1.402      ; 1.560      ;
; 0.792  ; Controller:Controller|state.BRANCH1                                                                         ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|rden_a_store                    ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.362     ; 0.544      ;
; 0.807  ; slowCLK:slowCLK|count[0]                                                                                    ; slowCLK:slowCLK|onoff                                                                                             ; CLK                                ; CLK         ; 0.000        ; 0.036      ; 0.927      ;
; 0.818  ; instructionRegister:IR|Data[0]                                                                              ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; instructionRegister:IR|Data[0]     ; CLK         ; -0.500       ; 1.590      ; 2.147      ;
; 0.868  ; indexReg:indexRegister|tempCount[5]                                                                         ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.177     ; 0.825      ;
; 1.058  ; AR_L:AddressRegisterLow|tempAddress[3]                                                                      ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.181     ; 1.011      ;
; 1.063  ; Controller:Controller|state.BRANCH1                                                                         ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_re_reg       ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.176     ; 1.021      ;
; 1.075  ; indexReg:indexRegister|tempCount[0]                                                                         ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.177     ; 1.032      ;
; 1.075  ; Controller:Controller|state.LDAA_X                                                                          ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.178     ; 1.031      ;
; 1.080  ; AR_L:AddressRegisterLow|tempAddress[2]                                                                      ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.181     ; 1.033      ;
; 1.087  ; instructionRegister:IR|Data[2]                                                                              ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; 0.871      ; 2.092      ;
; 1.143  ; AR_L:AddressRegisterLow|tempAddress[5]                                                                      ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.177     ; 1.100      ;
; 1.147  ; accumulatorRegister:A|Data[0]~_Duplicate_1                                                                  ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.179     ; 1.102      ;
; 1.154  ; indexReg:indexRegister|tempCount[3]                                                                         ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.185     ; 1.103      ;
; 1.199  ; Controller:Controller|state.LDAA2                                                                           ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|rden_a_store                    ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.366     ; 0.947      ;
; 1.224  ; PC:ProgramCounter|tempCount[0]                                                                              ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.173     ; 1.185      ;
; 1.227  ; Controller:Controller|state.STAA2                                                                           ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|wren_a_store                    ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.366     ; 0.975      ;
; 1.239  ; AR_L:AddressRegisterLow|tempAddress[7]                                                                      ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|wren_a_store                    ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.367     ; 0.986      ;
; 1.264  ; Controller:Controller|state.LDXI1                                                                           ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|rden_a_store                    ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.363     ; 1.015      ;
; 1.291  ; PC:ProgramCounter|tempCount[2]                                                                              ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.173     ; 1.252      ;
; 1.299  ; Controller:Controller|state.LDAA2                                                                           ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.180     ; 1.253      ;
; 1.304  ; PC:ProgramCounter|tempCount[6]                                                                              ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.180     ; 1.258      ;
; 1.320  ; PC:ProgramCounter|tempCount[4]                                                                              ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.173     ; 1.281      ;
; 1.321  ; PC:ProgramCounter|tempCount[3]                                                                              ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.173     ; 1.282      ;
; 1.326  ; AR_L:AddressRegisterLow|tempAddress[6]                                                                      ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.181     ; 1.279      ;
; 1.334  ; indexReg:indexRegister|tempCount[2]                                                                         ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.177     ; 1.291      ;
; 1.336  ; Controller:Controller|state.BRANCH1                                                                         ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.174     ; 1.296      ;
; 1.337  ; instructionRegister:IR|Data[4]                                                                              ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; 0.955      ; 2.426      ;
; 1.342  ; Controller:Controller|state.STAA2                                                                           ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.180     ; 1.296      ;
; 1.343  ; AR_L:AddressRegisterLow|tempAddress[0]                                                                      ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.177     ; 1.300      ;
; 1.349  ; AR_L:AddressRegisterLow|tempAddress[7]                                                                      ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.181     ; 1.302      ;
; 1.349  ; AR_L:AddressRegisterLow|tempAddress[6]                                                                      ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|wren_a_store                    ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.367     ; 1.096      ;
; 1.387  ; Controller:Controller|state.CALL0                                                                           ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|rden_a_store                    ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.366     ; 1.135      ;
; 1.396  ; AR_H:AddressRegisterHigh|tempAddress[7]                                                                     ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|wren_a_store                    ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.367     ; 1.143      ;
; 1.397  ; instructionRegister:IR|Data[7]                                                                              ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; 1.009      ; 2.540      ;
; 1.397  ; AR_H:AddressRegisterHigh|tempAddress[1]                                                                     ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|wren_a_store                    ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.367     ; 1.144      ;
; 1.400  ; PC:ProgramCounter|tempCount[5]                                                                              ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.173     ; 1.361      ;
; 1.418  ; indexReg:indexRegister|tempCount[4]                                                                         ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.185     ; 1.367      ;
; 1.421  ; AR_L:AddressRegisterLow|tempAddress[1]                                                                      ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|wren_a_store                    ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.366     ; 1.169      ;
; 1.433  ; instructionRegister:IR|Data[5]                                                                              ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; 0.871      ; 2.438      ;
; 1.434  ; instructionRegister:IR|Data[6]                                                                              ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; 0.871      ; 2.439      ;
; 1.452  ; Controller:Controller|state.STAA0                                                                           ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|rden_a_store                    ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.366     ; 1.200      ;
; 1.453  ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|rden_a_store              ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_we_reg       ; CLK                                ; CLK         ; 0.000        ; 0.222      ; 1.779      ;
; 1.453  ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|rden_a_store              ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_re_reg       ; CLK                                ; CLK         ; 0.000        ; 0.222      ; 1.779      ;
; 1.453  ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|rden_a_store              ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK                                ; CLK         ; 0.000        ; 0.224      ; 1.781      ;
; 1.453  ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|rden_a_store              ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; CLK                                ; CLK         ; 0.000        ; 0.222      ; 1.779      ;
; 1.461  ; instructionRegister:IR|Data[3]                                                                              ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; 0.955      ; 2.550      ;
; 1.463  ; AR_L:AddressRegisterLow|tempAddress[2]                                                                      ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|wren_a_store                    ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.367     ; 1.210      ;
; 1.468  ; Controller:Controller|state.BRANCH0                                                                         ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|rden_a_store                    ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.362     ; 1.220      ;
; 1.470  ; Controller:Controller|state.LDAA2                                                                           ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_re_reg       ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.180     ; 1.424      ;
; 1.471  ; Controller:Controller|state.LDAA_X                                                                          ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|rden_a_store                    ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.364     ; 1.221      ;
; 1.474  ; Controller:Controller|state.LDAI                                                                            ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|rden_a_store                    ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.364     ; 1.224      ;
; 1.476  ; Controller:Controller|state.LDAA0                                                                           ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|rden_a_store                    ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.366     ; 1.224      ;
; 1.480  ; AR_L:AddressRegisterLow|tempAddress[3]                                                                      ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|wren_a_store                    ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.367     ; 1.227      ;
; 1.489  ; accumulatorRegister:A|Data[3]~_Duplicate_1                                                                  ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.179     ; 1.444      ;
; 1.490  ; AR_L:AddressRegisterLow|tempAddress[1]                                                                      ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.180     ; 1.444      ;
; 1.503  ; indexReg:indexRegister|tempCount[6]                                                                         ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.177     ; 1.460      ;
; 1.505  ; Controller:Controller|state.STAA1                                                                           ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|rden_a_store                    ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.366     ; 1.253      ;
; 1.509  ; AR_L:AddressRegisterLow|tempAddress[4]                                                                      ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.181     ; 1.462      ;
; 1.514  ; Controller:Controller|state.STAA2                                                                           ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_we_reg       ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.180     ; 1.468      ;
; 1.520  ; Controller:Controller|state.FETCH                                                                           ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|rden_a_store                    ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.362     ; 1.272      ;
; 1.526  ; AR_L:AddressRegisterLow|tempAddress[7]                                                                      ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_we_reg       ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.181     ; 1.479      ;
; 1.532  ; AR_H:AddressRegisterHigh|tempAddress[2]                                                                     ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|wren_a_store                    ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.367     ; 1.279      ;
; 1.535  ; Controller:Controller|state.LDXI1                                                                           ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_re_reg       ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.177     ; 1.492      ;
; 1.535  ; AR_H:AddressRegisterHigh|tempAddress[5]                                                                     ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|wren_a_store                    ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.367     ; 1.282      ;
; 1.535  ; AR_H:AddressRegisterHigh|tempAddress[6]                                                                     ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|wren_a_store                    ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.367     ; 1.282      ;
; 1.553  ; PC:ProgramCounter|tempCount[7]                                                                              ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.173     ; 1.514      ;
; 1.556  ; indexReg:indexRegister|tempCount[1]                                                                         ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.179     ; 1.511      ;
; 1.564  ; AR_L:AddressRegisterLow|tempAddress[4]                                                                      ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|wren_a_store                    ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.367     ; 1.311      ;
; 1.571  ; indexReg:indexRegister|tempCount[7]                                                                         ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.177     ; 1.528      ;
; 1.578  ; Controller:Controller|state.LDAA1                                                                           ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|rden_a_store                    ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.366     ; 1.326      ;
; 1.588  ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|wren_a_store              ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_we_reg       ; CLK                                ; CLK         ; 0.000        ; 0.222      ; 1.914      ;
; 1.588  ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|wren_a_store              ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_re_reg       ; CLK                                ; CLK         ; 0.000        ; 0.222      ; 1.914      ;
; 1.588  ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|wren_a_store              ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK                                ; CLK         ; 0.000        ; 0.224      ; 1.916      ;
; 1.588  ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|wren_a_store              ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; CLK                                ; CLK         ; 0.000        ; 0.222      ; 1.914      ;
; 1.591  ; AR_L:AddressRegisterLow|tempAddress[5]                                                                      ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|wren_a_store                    ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.363     ; 1.342      ;
; 1.604  ; instructionRegister:IR|Data[1]                                                                              ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; 0.955      ; 2.693      ;
; 1.621  ; accumulatorRegister:A|Data[4]~_Duplicate_1                                                                  ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.179     ; 1.576      ;
; 1.624  ; PC:ProgramCounter|tempCount[1]                                                                              ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.180     ; 1.578      ;
; 1.627  ; Controller:Controller|state.LDXI0                                                                           ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|rden_a_store                    ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.363     ; 1.378      ;
; 1.634  ; AR_H:AddressRegisterHigh|tempAddress[4]                                                                     ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|wren_a_store                    ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.367     ; 1.381      ;
; 1.636  ; AR_L:AddressRegisterLow|tempAddress[6]                                                                      ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_we_reg       ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.181     ; 1.589      ;
; 1.650  ; Controller:Controller|state.CALL0                                                                           ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_re_reg       ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.180     ; 1.604      ;
; 1.650  ; Controller:Controller|state.CALL1                                                                           ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|rden_a_store                    ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.366     ; 1.398      ;
; 1.655  ; AR_H:AddressRegisterHigh|tempAddress[3]                                                                     ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|wren_a_store                    ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.367     ; 1.402      ;
; 1.659  ; accumulatorRegister:A|Data[2]~_Duplicate_1                                                                  ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.179     ; 1.614      ;
; 1.663  ; indexReg:indexRegister|tempCount[0]                                                                         ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.175     ; 1.622      ;
; 1.674  ; Controller:Controller|state.MULT1                                                                           ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.177     ; 1.631      ;
; 1.683  ; AR_H:AddressRegisterHigh|tempAddress[0]                                                                     ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|wren_a_store                    ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.367     ; 1.430      ;
; 1.683  ; AR_H:AddressRegisterHigh|tempAddress[7]                                                                     ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_we_reg       ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.181     ; 1.636      ;
; 1.684  ; AR_H:AddressRegisterHigh|tempAddress[1]                                                                     ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_we_reg       ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.181     ; 1.637      ;
; 1.687  ; ALUregister:tempALUreg2|Data[7]                                                                             ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.173     ; 1.648      ;
; 1.694  ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_re_reg ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK                                ; CLK         ; 0.000        ; 0.032      ; 1.830      ;
; 1.708  ; AR_L:AddressRegisterLow|tempAddress[1]                                                                      ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_we_reg       ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.180     ; 1.662      ;
; 1.709  ; Controller:Controller|state.LDAA_X                                                                          ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ; slowCLK:slowCLK|onoff              ; CLK         ; 0.000        ; -0.176     ; 1.667      ;
+--------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'instructionRegister:IR|Data[0]'                                                                                                                                          ;
+--------+------------------------------------+---------------------------------------------+------------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                                     ; Launch Clock                       ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+---------------------------------------------+------------------------------------+--------------------------------+--------------+------------+------------+
; -0.115 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAA_X_807  ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.500        ; 2.834      ; 2.299      ;
; 0.330  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAA_X_807  ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.500        ; 3.010      ; 2.030      ;
; 0.561  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAA_X_807  ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 1.000        ; 3.010      ; 2.299      ;
; 0.588  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.ANDR_D0_966 ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.500        ; 2.848      ; 2.435      ;
; 0.590  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.DECA0_843   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.500        ; 2.848      ; 2.434      ;
; 0.614  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.MULT0_793   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.500        ; 2.833      ; 2.396      ;
; 0.615  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAD_800    ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.500        ; 2.833      ; 2.394      ;
; 0.621  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAI_1002   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.500        ; 2.833      ; 2.389      ;
; 0.623  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAA0_995   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.500        ; 2.839      ; 2.393      ;
; 0.642  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDXI0_825   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.500        ; 2.827      ; 2.360      ;
; 0.650  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.CALL0_764   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.500        ; 2.838      ; 2.379      ;
; 0.654  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAA_X_807  ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 1.000        ; 2.834      ; 2.030      ;
; 0.696  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.RET0_702    ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.500        ; 2.849      ; 2.424      ;
; 0.710  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.BRANCH0_948 ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.500        ; 2.916      ; 2.320      ;
; 0.711  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.RORC0_861   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.500        ; 2.849      ; 2.409      ;
; 0.711  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.ADCRD0_908  ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.500        ; 2.849      ; 2.409      ;
; 0.715  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.PCINC0_677  ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.500        ; 2.919      ; 2.319      ;
; 0.735  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.STAA0_890   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.500        ; 2.840      ; 2.376      ;
; 1.050  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.ANDR_D0_966 ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.500        ; 3.024      ; 2.149      ;
; 1.051  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.DECA0_843   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.500        ; 3.024      ; 2.149      ;
; 1.077  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAI_1002   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.500        ; 3.009      ; 2.109      ;
; 1.095  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.MULT0_793   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.500        ; 3.009      ; 2.091      ;
; 1.095  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAD_800    ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.500        ; 3.009      ; 2.090      ;
; 1.100  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAA0_995   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.500        ; 3.015      ; 2.092      ;
; 1.114  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDXI0_825   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.500        ; 3.003      ; 2.064      ;
; 1.118  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.CALL0_764   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.500        ; 3.014      ; 2.087      ;
; 1.147  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.RET0_702    ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.500        ; 3.025      ; 2.149      ;
; 1.148  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.BRANCH0_948 ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.500        ; 3.092      ; 2.058      ;
; 1.151  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.PCINC0_677  ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.500        ; 3.095      ; 2.059      ;
; 1.163  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.RORC0_861   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.500        ; 3.025      ; 2.133      ;
; 1.163  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.ADCRD0_908  ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.500        ; 3.025      ; 2.133      ;
; 1.203  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.STAA0_890   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.500        ; 3.016      ; 2.084      ;
; 1.264  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.ANDR_D0_966 ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 1.000        ; 3.024      ; 2.435      ;
; 1.266  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.DECA0_843   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 1.000        ; 3.024      ; 2.434      ;
; 1.290  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.MULT0_793   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 1.000        ; 3.009      ; 2.396      ;
; 1.291  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAD_800    ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 1.000        ; 3.009      ; 2.394      ;
; 1.297  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAI_1002   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 1.000        ; 3.009      ; 2.389      ;
; 1.299  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAA0_995   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 1.000        ; 3.015      ; 2.393      ;
; 1.318  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDXI0_825   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 1.000        ; 3.003      ; 2.360      ;
; 1.326  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.CALL0_764   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 1.000        ; 3.014      ; 2.379      ;
; 1.372  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.RET0_702    ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 1.000        ; 3.025      ; 2.424      ;
; 1.374  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.ANDR_D0_966 ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 1.000        ; 2.848      ; 2.149      ;
; 1.375  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.DECA0_843   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 1.000        ; 2.848      ; 2.149      ;
; 1.386  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.BRANCH0_948 ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 1.000        ; 3.092      ; 2.320      ;
; 1.387  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.RORC0_861   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 1.000        ; 3.025      ; 2.409      ;
; 1.387  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.ADCRD0_908  ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 1.000        ; 3.025      ; 2.409      ;
; 1.391  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.PCINC0_677  ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 1.000        ; 3.095      ; 2.319      ;
; 1.401  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAI_1002   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 1.000        ; 2.833      ; 2.109      ;
; 1.411  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.STAA0_890   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 1.000        ; 3.016      ; 2.376      ;
; 1.419  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.MULT0_793   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 1.000        ; 2.833      ; 2.091      ;
; 1.419  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAD_800    ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 1.000        ; 2.833      ; 2.090      ;
; 1.424  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAA0_995   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 1.000        ; 2.839      ; 2.092      ;
; 1.438  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDXI0_825   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 1.000        ; 2.827      ; 2.064      ;
; 1.442  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.CALL0_764   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 1.000        ; 2.838      ; 2.087      ;
; 1.471  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.RET0_702    ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 1.000        ; 2.849      ; 2.149      ;
; 1.472  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.BRANCH0_948 ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 1.000        ; 2.916      ; 2.058      ;
; 1.475  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.PCINC0_677  ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 1.000        ; 2.919      ; 2.059      ;
; 1.487  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.RORC0_861   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 1.000        ; 2.849      ; 2.133      ;
; 1.487  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.ADCRD0_908  ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 1.000        ; 2.849      ; 2.133      ;
; 1.527  ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.STAA0_890   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 1.000        ; 2.840      ; 2.084      ;
+--------+------------------------------------+---------------------------------------------+------------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'instructionRegister:IR|Data[0]'                                                                                                                                           ;
+--------+------------------------------------+---------------------------------------------+------------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                                     ; Launch Clock                       ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+---------------------------------------------+------------------------------------+--------------------------------+--------------+------------+------------+
; -1.860 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.PCINC0_677  ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 3.917      ; 2.182      ;
; -1.838 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.BRANCH0_948 ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 3.914      ; 2.201      ;
; -1.790 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAA_X_807  ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 3.828      ; 2.163      ;
; -1.725 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDXI0_825   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 3.821      ; 2.221      ;
; -1.702 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAA0_995   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 3.834      ; 2.257      ;
; -1.701 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAI_1002   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 3.828      ; 2.252      ;
; -1.694 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.MULT0_793   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 3.828      ; 2.259      ;
; -1.694 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAD_800    ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 3.827      ; 2.258      ;
; -1.693 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.STAA0_890   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 3.835      ; 2.267      ;
; -1.688 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.CALL0_764   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 3.833      ; 2.270      ;
; -1.672 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.DECA0_843   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 3.843      ; 2.296      ;
; -1.671 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.ANDR_D0_966 ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 3.843      ; 2.297      ;
; -1.670 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.RORC0_861   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 3.844      ; 2.299      ;
; -1.670 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.ADCRD0_908  ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 3.844      ; 2.299      ;
; -1.657 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.RET0_702    ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 3.844      ; 2.312      ;
; -1.590 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.PCINC0_677  ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 3.917      ; 1.952      ;
; -1.587 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.BRANCH0_948 ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 3.914      ; 1.952      ;
; -1.575 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.PCINC0_677  ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 3.402      ; 1.952      ;
; -1.572 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.BRANCH0_948 ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 3.399      ; 1.952      ;
; -1.528 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAA_X_807  ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 3.828      ; 1.925      ;
; -1.513 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAA_X_807  ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 3.313      ; 1.925      ;
; -1.487 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDXI0_825   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 3.821      ; 1.959      ;
; -1.482 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.STAA0_890   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 3.835      ; 1.978      ;
; -1.477 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.CALL0_764   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 3.833      ; 1.981      ;
; -1.474 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAA0_995   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 3.834      ; 1.985      ;
; -1.472 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDXI0_825   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 3.306      ; 1.959      ;
; -1.469 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.MULT0_793   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 3.828      ; 1.984      ;
; -1.469 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAD_800    ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 3.827      ; 1.983      ;
; -1.467 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.STAA0_890   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 3.320      ; 1.978      ;
; -1.462 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.CALL0_764   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 3.318      ; 1.981      ;
; -1.459 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAA0_995   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 3.319      ; 1.985      ;
; -1.454 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.MULT0_793   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 3.313      ; 1.984      ;
; -1.454 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAD_800    ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 3.312      ; 1.983      ;
; -1.452 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAI_1002   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 3.828      ; 2.001      ;
; -1.444 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.RORC0_861   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 3.844      ; 2.025      ;
; -1.444 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.ADCRD0_908  ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 3.844      ; 2.025      ;
; -1.437 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAI_1002   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 3.313      ; 2.001      ;
; -1.431 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.RET0_702    ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 3.844      ; 2.038      ;
; -1.429 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.RORC0_861   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 3.329      ; 2.025      ;
; -1.429 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.ADCRD0_908  ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 3.329      ; 2.025      ;
; -1.429 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.ANDR_D0_966 ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 3.843      ; 2.039      ;
; -1.428 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.DECA0_843   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 3.843      ; 2.040      ;
; -1.416 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.RET0_702    ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 3.329      ; 2.038      ;
; -1.414 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.ANDR_D0_966 ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 3.328      ; 2.039      ;
; -1.413 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.DECA0_843   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 0.000        ; 3.328      ; 2.040      ;
; -0.845 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.PCINC0_677  ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 3.402      ; 2.182      ;
; -0.823 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.BRANCH0_948 ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 3.399      ; 2.201      ;
; -0.775 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAA_X_807  ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 3.313      ; 2.163      ;
; -0.710 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDXI0_825   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 3.306      ; 2.221      ;
; -0.687 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAA0_995   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 3.319      ; 2.257      ;
; -0.686 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAI_1002   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 3.313      ; 2.252      ;
; -0.679 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.MULT0_793   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 3.313      ; 2.259      ;
; -0.679 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.LDAD_800    ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 3.312      ; 2.258      ;
; -0.678 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.STAA0_890   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 3.320      ; 2.267      ;
; -0.673 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.CALL0_764   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 3.318      ; 2.270      ;
; -0.657 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.DECA0_843   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 3.328      ; 2.296      ;
; -0.656 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.ANDR_D0_966 ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 3.328      ; 2.297      ;
; -0.655 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.RORC0_861   ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 3.329      ; 2.299      ;
; -0.655 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.ADCRD0_908  ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 3.329      ; 2.299      ;
; -0.642 ; Controller:Controller|state.DECODE ; Controller:Controller|nextState.RET0_702    ; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; -0.500       ; 3.329      ; 2.312      ;
+--------+------------------------------------+---------------------------------------------+------------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; slowCLK:slowCLK|count[0]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; slowCLK:slowCLK|onoff                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|rden_a_store                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|wren_a_store                    ;
; -0.120 ; 0.110        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ;
; -0.120 ; 0.110        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_re_reg       ;
; -0.120 ; 0.110        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_we_reg       ;
; -0.118 ; 0.112        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; slowCLK:slowCLK|count[0]                                                                                          ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; slowCLK:slowCLK|onoff                                                                                             ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|rden_a_store                    ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|wren_a_store                    ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o                                                                                                       ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; RAM|RAM|altsyncram_component|auto_generated|ram_block1a0|clk0                                                     ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; RAM|RAM|altsyncram_component|auto_generated|rden_a_store|clk                                                      ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; RAM|RAM|altsyncram_component|auto_generated|wren_a_store|clk                                                      ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; slowCLK|count[0]|clk                                                                                              ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; slowCLK|onoff|clk                                                                                                 ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]                                                                                         ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|outclk                                                                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|i                                                                                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|i                                                                                                       ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; slowCLK:slowCLK|count[0]                                                                                          ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; slowCLK:slowCLK|onoff                                                                                             ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|rden_a_store                    ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|wren_a_store                    ;
; 0.656  ; 0.886        ; 0.230          ; High Pulse Width ; CLK   ; Rise       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.656  ; 0.886        ; 0.230          ; High Pulse Width ; CLK   ; Rise       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.656  ; 0.886        ; 0.230          ; High Pulse Width ; CLK   ; Rise       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_re_reg       ;
; 0.656  ; 0.886        ; 0.230          ; High Pulse Width ; CLK   ; Rise       ; topRAM:RAM|RAM:RAM|altsyncram:altsyncram_component|altsyncram_6lv3:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]                                                                                         ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|outclk                                                                                           ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; RAM|RAM|altsyncram_component|auto_generated|rden_a_store|clk                                                      ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; RAM|RAM|altsyncram_component|auto_generated|wren_a_store|clk                                                      ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; slowCLK|count[0]|clk                                                                                              ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; slowCLK|onoff|clk                                                                                                 ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; RAM|RAM|altsyncram_component|auto_generated|ram_block1a0|clk0                                                     ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|o                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'slowCLK:slowCLK|onoff'                                                                   ;
+--------+--------------+----------------+------------+-----------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                 ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------+-----------------------+------------+------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; ALUregister:tempALUreg2|Data[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; ALUregister:tempALUreg2|Data[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; ALUregister:tempALUreg2|Data[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; ALUregister:tempALUreg2|Data[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; ALUregister:tempALUreg2|Data[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; ALUregister:tempALUreg2|Data[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; ALUregister:tempALUreg2|Data[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; ALUregister:tempALUreg2|Data[7]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; ALUregister:tempALUreg|Data[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; ALUregister:tempALUreg|Data[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; ALUregister:tempALUreg|Data[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; ALUregister:tempALUreg|Data[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; ALUregister:tempALUreg|Data[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; ALUregister:tempALUreg|Data[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; ALUregister:tempALUreg|Data[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; ALUregister:tempALUreg|Data[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; AR_H:AddressRegisterHigh|tempAddress[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; AR_H:AddressRegisterHigh|tempAddress[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; AR_H:AddressRegisterHigh|tempAddress[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; AR_H:AddressRegisterHigh|tempAddress[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; AR_H:AddressRegisterHigh|tempAddress[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; AR_H:AddressRegisterHigh|tempAddress[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; AR_H:AddressRegisterHigh|tempAddress[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; AR_H:AddressRegisterHigh|tempAddress[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; AR_L:AddressRegisterLow|tempAddress[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; AR_L:AddressRegisterLow|tempAddress[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; AR_L:AddressRegisterLow|tempAddress[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; AR_L:AddressRegisterLow|tempAddress[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; AR_L:AddressRegisterLow|tempAddress[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; AR_L:AddressRegisterLow|tempAddress[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; AR_L:AddressRegisterLow|tempAddress[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; AR_L:AddressRegisterLow|tempAddress[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.ADCRD0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.ADCRD1       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.ANDR_D0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.ANDR_D1      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.BRANCH0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.BRANCH1      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.BRANCH2      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.BRANCH3      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.CALL0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.CALL1        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.CALL2        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.CALL3        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.CALL4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.CALL5        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.DECA0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.DECA1        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.DECODE       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.FETCH        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.INITIALIZE   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.LDAA0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.LDAA1        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.LDAA2        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.LDAA_X       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.LDAD         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.LDAI         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.LDXI0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.LDXI1        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.LOADFLAGS_SZ ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.MULT0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.MULT1        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.MULT2        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.PCINC0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.PCINC1       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.RET0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.RET1         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.RORC0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.RORC1        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.STAA0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.STAA1        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; Controller:Controller|state.STAA2        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; PC:ProgramCounter|tempCount[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; PC:ProgramCounter|tempCount[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; PC:ProgramCounter|tempCount[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; PC:ProgramCounter|tempCount[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; PC:ProgramCounter|tempCount[13]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; PC:ProgramCounter|tempCount[14]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; PC:ProgramCounter|tempCount[15]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; PC:ProgramCounter|tempCount[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; PC:ProgramCounter|tempCount[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; PC:ProgramCounter|tempCount[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; PC:ProgramCounter|tempCount[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; PC:ProgramCounter|tempCount[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; PC:ProgramCounter|tempCount[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; PC:ProgramCounter|tempCount[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; PC:ProgramCounter|tempCount[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; PC:ProgramCounter|tempCount[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; SP_H:StackPointerH|tempAddress[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; SP_H:StackPointerH|tempAddress[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; SP_H:StackPointerH|tempAddress[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; SP_H:StackPointerH|tempAddress[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; SP_H:StackPointerH|tempAddress[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; SP_H:StackPointerH|tempAddress[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; SP_H:StackPointerH|tempAddress[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; SP_H:StackPointerH|tempAddress[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; SP_L:StackPointerL|tempAddress[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; SP_L:StackPointerL|tempAddress[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; SP_L:StackPointerL|tempAddress[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; slowCLK:slowCLK|onoff ; Rise       ; SP_L:StackPointerL|tempAddress[3]        ;
+--------+--------------+----------------+------------+-----------------------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'instructionRegister:IR|Data[0]'                                                                                 ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------+
; -0.525 ; -0.525       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.ADCRD1_901       ;
; -0.525 ; -0.525       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.RET1_695         ;
; -0.524 ; -0.524       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.BRANCH1_941      ;
; -0.524 ; -0.524       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.FETCH_1024       ;
; -0.524 ; -0.524       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.PCINC1_670       ;
; -0.523 ; -0.523       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.CALL2_746|datad             ;
; -0.523 ; -0.523       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.CALL5_713|datad             ;
; -0.523 ; -0.523       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.STAA2_872|datad             ;
; -0.522 ; -0.522       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.MULT1_786        ;
; -0.522 ; -0.522       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.ADCRD1_901|datac            ;
; -0.522 ; -0.522       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.CALL1_757|datad             ;
; -0.522 ; -0.522       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.CALL3_735|datad             ;
; -0.522 ; -0.522       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.CALL4_724|datad             ;
; -0.522 ; -0.522       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.LDAA1_988|datad             ;
; -0.522 ; -0.522       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.LDAA2_977|datad             ;
; -0.522 ; -0.522       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.RET1_695|datac              ;
; -0.522 ; -0.522       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.STAA1_883|datad             ;
; -0.521 ; -0.521       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.DECODE_1013      ;
; -0.521 ; -0.521       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.BRANCH1_941|datac           ;
; -0.521 ; -0.521       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.FETCH_1024|datac            ;
; -0.521 ; -0.521       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.PCINC1_670|datac            ;
; -0.519 ; -0.519       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.MULT1_786|datac             ;
; -0.518 ; -0.518       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.CALL2_746        ;
; -0.518 ; -0.518       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.CALL5_713        ;
; -0.518 ; -0.518       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.STAA2_872        ;
; -0.518 ; -0.518       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.ANDR_D1_959|datad           ;
; -0.518 ; -0.518       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.DECODE_1013|datac           ;
; -0.518 ; -0.518       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.LOADFLAGS_SZ_659|datad      ;
; -0.518 ; -0.518       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.RORC1_854|datad             ;
; -0.517 ; -0.517       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.CALL1_757        ;
; -0.517 ; -0.517       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.CALL3_735        ;
; -0.517 ; -0.517       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.CALL4_724        ;
; -0.517 ; -0.517       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.LDAA1_988        ;
; -0.517 ; -0.517       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.LDAA2_977        ;
; -0.517 ; -0.517       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.STAA1_883        ;
; -0.517 ; -0.517       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.DECA1_836|datad             ;
; -0.516 ; -0.516       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.BRANCH2_930|datad           ;
; -0.516 ; -0.516       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.BRANCH3_919|datad           ;
; -0.515 ; -0.515       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.MULT2_775|datad             ;
; -0.513 ; -0.513       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.ANDR_D1_959      ;
; -0.513 ; -0.513       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.LOADFLAGS_SZ_659 ;
; -0.513 ; -0.513       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.RORC1_854        ;
; -0.513 ; -0.513       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.LDXI1_818|datad             ;
; -0.512 ; -0.512       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.DECA1_836        ;
; -0.511 ; -0.511       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.BRANCH2_930      ;
; -0.511 ; -0.511       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.BRANCH3_919      ;
; -0.510 ; -0.510       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.MULT2_775        ;
; -0.508 ; -0.508       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.LDXI1_818        ;
; -0.490 ; -0.490       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.BRANCH0_948      ;
; -0.490 ; -0.490       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.PCINC0_677       ;
; -0.487 ; -0.487       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.BRANCH0_948|datac           ;
; -0.487 ; -0.487       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.PCINC0_677|datac            ;
; -0.485 ; -0.485       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|Selector49~0clkctrl|inclk[0]          ;
; -0.485 ; -0.485       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|Selector49~0clkctrl|outclk            ;
; -0.482 ; -0.482       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.ADCRD0_908|datad            ;
; -0.482 ; -0.482       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.ANDR_D0_966|datad           ;
; -0.482 ; -0.482       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.DECA0_843|datad             ;
; -0.482 ; -0.482       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.RET0_702|datad              ;
; -0.482 ; -0.482       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.RORC0_861|datad             ;
; -0.480 ; -0.480       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.CALL0_764|datad             ;
; -0.480 ; -0.480       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.LDAA0_995|datad             ;
; -0.480 ; -0.480       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.LDAA_X_807|datad            ;
; -0.480 ; -0.480       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.LDAI_1002|datad             ;
; -0.480 ; -0.480       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.STAA0_890|datad             ;
; -0.479 ; -0.479       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.LDAD_800|datad              ;
; -0.479 ; -0.479       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.LDXI0_825|datad             ;
; -0.479 ; -0.479       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|nextState.MULT0_793|datad             ;
; -0.477 ; -0.477       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.ADCRD0_908       ;
; -0.477 ; -0.477       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.ANDR_D0_966      ;
; -0.477 ; -0.477       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.DECA0_843        ;
; -0.477 ; -0.477       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.RET0_702         ;
; -0.477 ; -0.477       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.RORC0_861        ;
; -0.475 ; -0.475       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.CALL0_764        ;
; -0.475 ; -0.475       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.LDAA0_995        ;
; -0.475 ; -0.475       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.LDAA_X_807       ;
; -0.475 ; -0.475       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.LDAI_1002        ;
; -0.475 ; -0.475       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.STAA0_890        ;
; -0.474 ; -0.474       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.LDAD_800         ;
; -0.474 ; -0.474       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.LDXI0_825        ;
; -0.474 ; -0.474       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Fall       ; Controller:Controller|nextState.MULT0_793        ;
; -0.449 ; -0.449       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|Mux4~11clkctrl|inclk[0]               ;
; -0.449 ; -0.449       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|Mux4~11clkctrl|outclk                 ;
; -0.420 ; -0.420       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|Selector49~0|datad                    ;
; -0.415 ; -0.415       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|Selector49~0|combout                  ;
; -0.392 ; -0.392       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|Mux4~11|combout                       ;
; -0.097 ; -0.097       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|Mux4~11|datab                         ;
; -0.031 ; -0.031       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Rise       ; Controller|Mux4~11|combout                       ;
; -0.028 ; -0.028       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Rise       ; Controller|Mux4~4|combout                        ;
; -0.008 ; -0.008       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Rise       ; Controller|Selector49~0|combout                  ;
; -0.004 ; -0.004       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Rise       ; Controller|Selector49~0|datad                    ;
; -0.003 ; -0.003       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Rise       ; Controller:Controller|nextState.ADCRD1_901       ;
; -0.003 ; -0.003       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Rise       ; Controller:Controller|nextState.RET1_695         ;
; -0.002 ; -0.002       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Rise       ; Controller:Controller|nextState.BRANCH1_941      ;
; -0.002 ; -0.002       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Rise       ; Controller:Controller|nextState.FETCH_1024       ;
; -0.002 ; -0.002       ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Rise       ; Controller:Controller|nextState.PCINC1_670       ;
; -0.001 ; -0.001       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Fall       ; Controller|nextState.CALL2_746|datad             ;
; -0.001 ; -0.001       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Fall       ; Controller|nextState.CALL5_713|datad             ;
; -0.001 ; -0.001       ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Fall       ; Controller|nextState.STAA2_872|datad             ;
; 0.000  ; 0.000        ; 0.000          ; High Pulse Width ; instructionRegister:IR|Data[0] ; Rise       ; Controller:Controller|nextState.MULT1_786        ;
; 0.000  ; 0.000        ; 0.000          ; Low Pulse Width  ; instructionRegister:IR|Data[0] ; Fall       ; Controller|nextState.ADCRD1_901|datac            ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'Controller:Controller|state.DECODE'                                                                                ;
+-------+--------------+----------------+------------------+------------------------------------+------------+--------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                              ; Clock Edge ; Target                                           ;
+-------+--------------+----------------+------------------+------------------------------------+------------+--------------------------------------------------+
; 0.428 ; 0.428        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Rise       ; Controller|Selector49~0|datac                    ;
; 0.432 ; 0.432        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Fall       ; Controller|Selector49~0|combout                  ;
; 0.458 ; 0.458        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.ADCRD1_901       ;
; 0.458 ; 0.458        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.RET1_695         ;
; 0.459 ; 0.459        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.BRANCH1_941      ;
; 0.459 ; 0.459        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.FETCH_1024       ;
; 0.459 ; 0.459        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.PCINC1_670       ;
; 0.460 ; 0.460        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.CALL2_746|datad             ;
; 0.460 ; 0.460        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.CALL5_713|datad             ;
; 0.460 ; 0.460        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.STAA2_872|datad             ;
; 0.461 ; 0.461        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.MULT1_786        ;
; 0.461 ; 0.461        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.ADCRD1_901|datac            ;
; 0.461 ; 0.461        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.CALL1_757|datad             ;
; 0.461 ; 0.461        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.CALL3_735|datad             ;
; 0.461 ; 0.461        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.CALL4_724|datad             ;
; 0.461 ; 0.461        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.LDAA1_988|datad             ;
; 0.461 ; 0.461        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.LDAA2_977|datad             ;
; 0.461 ; 0.461        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.RET1_695|datac              ;
; 0.461 ; 0.461        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.STAA1_883|datad             ;
; 0.462 ; 0.462        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.DECODE_1013      ;
; 0.462 ; 0.462        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.BRANCH1_941|datac           ;
; 0.462 ; 0.462        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.FETCH_1024|datac            ;
; 0.462 ; 0.462        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.PCINC1_670|datac            ;
; 0.464 ; 0.464        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.MULT1_786|datac             ;
; 0.465 ; 0.465        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.CALL2_746        ;
; 0.465 ; 0.465        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.CALL4_724        ;
; 0.465 ; 0.465        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.CALL5_713        ;
; 0.465 ; 0.465        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.LDAA1_988        ;
; 0.465 ; 0.465        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.STAA1_883        ;
; 0.465 ; 0.465        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.STAA2_872        ;
; 0.465 ; 0.465        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.ANDR_D1_959|datad           ;
; 0.465 ; 0.465        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.DECODE_1013|datac           ;
; 0.465 ; 0.465        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.LOADFLAGS_SZ_659|datad      ;
; 0.465 ; 0.465        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.RORC1_854|datad             ;
; 0.466 ; 0.466        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.CALL1_757        ;
; 0.466 ; 0.466        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.CALL3_735        ;
; 0.466 ; 0.466        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.LDAA2_977        ;
; 0.466 ; 0.466        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.DECA1_836|datad             ;
; 0.467 ; 0.467        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.BRANCH2_930|datad           ;
; 0.467 ; 0.467        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.BRANCH3_919|datad           ;
; 0.468 ; 0.468        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.MULT2_775|datad             ;
; 0.470 ; 0.470        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.ANDR_D1_959      ;
; 0.470 ; 0.470        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.DECA1_836        ;
; 0.470 ; 0.470        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.LOADFLAGS_SZ_659 ;
; 0.470 ; 0.470        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.RORC1_854        ;
; 0.470 ; 0.470        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.LDXI1_818|datad             ;
; 0.471 ; 0.471        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.BRANCH2_930      ;
; 0.472 ; 0.472        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.BRANCH3_919      ;
; 0.472 ; 0.472        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.MULT2_775        ;
; 0.474 ; 0.474        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.LDXI1_818        ;
; 0.497 ; 0.497        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Fall       ; Controller|Selector49~0clkctrl|inclk[0]          ;
; 0.497 ; 0.497        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Fall       ; Controller|Selector49~0clkctrl|outclk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Rise       ; Controller|state.DECODE|q                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Rise       ; Controller|state.DECODE|q                        ;
; 0.502 ; 0.502        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Fall       ; Controller|Selector49~0clkctrl|inclk[0]          ;
; 0.502 ; 0.502        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Fall       ; Controller|Selector49~0clkctrl|outclk            ;
; 0.525 ; 0.525        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.LDXI1_818        ;
; 0.527 ; 0.527        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.MULT2_775        ;
; 0.528 ; 0.528        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.BRANCH2_930      ;
; 0.528 ; 0.528        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.BRANCH3_919      ;
; 0.529 ; 0.529        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.DECA1_836        ;
; 0.530 ; 0.530        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.ANDR_D1_959      ;
; 0.530 ; 0.530        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.LOADFLAGS_SZ_659 ;
; 0.530 ; 0.530        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.RORC1_854        ;
; 0.530 ; 0.530        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.LDXI1_818|datad             ;
; 0.532 ; 0.532        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.BRANCH3_919|datad           ;
; 0.532 ; 0.532        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.MULT2_775|datad             ;
; 0.533 ; 0.533        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.BRANCH2_930|datad           ;
; 0.534 ; 0.534        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.CALL1_757        ;
; 0.534 ; 0.534        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.CALL3_735        ;
; 0.534 ; 0.534        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.CALL4_724        ;
; 0.534 ; 0.534        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.LDAA1_988        ;
; 0.534 ; 0.534        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.LDAA2_977        ;
; 0.534 ; 0.534        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.STAA1_883        ;
; 0.534 ; 0.534        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.ANDR_D1_959|datad           ;
; 0.534 ; 0.534        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.DECA1_836|datad             ;
; 0.534 ; 0.534        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.LOADFLAGS_SZ_659|datad      ;
; 0.534 ; 0.534        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.RORC1_854|datad             ;
; 0.535 ; 0.535        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.CALL2_746        ;
; 0.535 ; 0.535        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.CALL5_713        ;
; 0.535 ; 0.535        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.STAA2_872        ;
; 0.535 ; 0.535        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.DECODE_1013|datac           ;
; 0.536 ; 0.536        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.MULT1_786|datac             ;
; 0.537 ; 0.537        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.FETCH_1024|datac            ;
; 0.538 ; 0.538        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.DECODE_1013      ;
; 0.538 ; 0.538        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.BRANCH1_941|datac           ;
; 0.538 ; 0.538        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.CALL1_757|datad             ;
; 0.538 ; 0.538        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.CALL3_735|datad             ;
; 0.538 ; 0.538        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.LDAA2_977|datad             ;
; 0.538 ; 0.538        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.PCINC1_670|datac            ;
; 0.539 ; 0.539        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.MULT1_786        ;
; 0.539 ; 0.539        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.ADCRD1_901|datac            ;
; 0.539 ; 0.539        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.CALL2_746|datad             ;
; 0.539 ; 0.539        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.CALL4_724|datad             ;
; 0.539 ; 0.539        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.CALL5_713|datad             ;
; 0.539 ; 0.539        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.LDAA1_988|datad             ;
; 0.539 ; 0.539        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.RET1_695|datac              ;
; 0.539 ; 0.539        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.STAA1_883|datad             ;
; 0.539 ; 0.539        ; 0.000          ; High Pulse Width ; Controller:Controller|state.DECODE ; Fall       ; Controller|nextState.STAA2_872|datad             ;
; 0.540 ; 0.540        ; 0.000          ; Low Pulse Width  ; Controller:Controller|state.DECODE ; Rise       ; Controller:Controller|nextState.FETCH_1024       ;
+-------+--------------+----------------+------------------+------------------------------------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Setup Times                                                                                ;
+---------------+-----------------------+-------+-------+------------+-----------------------+
; Data Port     ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+---------------+-----------------------+-------+-------+------------+-----------------------+
; IN0_INPUT[*]  ; CLK                   ; 2.006 ; 2.783 ; Rise       ; CLK                   ;
;  IN0_INPUT[0] ; CLK                   ; 1.624 ; 2.331 ; Rise       ; CLK                   ;
;  IN0_INPUT[1] ; CLK                   ; 1.974 ; 2.766 ; Rise       ; CLK                   ;
;  IN0_INPUT[2] ; CLK                   ; 1.888 ; 2.679 ; Rise       ; CLK                   ;
;  IN0_INPUT[3] ; CLK                   ; 1.948 ; 2.728 ; Rise       ; CLK                   ;
;  IN0_INPUT[4] ; CLK                   ; 1.586 ; 2.337 ; Rise       ; CLK                   ;
;  IN0_INPUT[5] ; CLK                   ; 1.947 ; 2.737 ; Rise       ; CLK                   ;
;  IN0_INPUT[6] ; CLK                   ; 2.006 ; 2.783 ; Rise       ; CLK                   ;
;  IN0_INPUT[7] ; CLK                   ; 1.961 ; 2.747 ; Rise       ; CLK                   ;
; IN1_INPUT[*]  ; CLK                   ; 1.620 ; 2.344 ; Rise       ; CLK                   ;
;  IN1_INPUT[0] ; CLK                   ; 1.493 ; 2.213 ; Rise       ; CLK                   ;
;  IN1_INPUT[1] ; CLK                   ; 1.383 ; 2.047 ; Rise       ; CLK                   ;
;  IN1_INPUT[2] ; CLK                   ; 1.421 ; 2.089 ; Rise       ; CLK                   ;
;  IN1_INPUT[3] ; CLK                   ; 1.172 ; 1.816 ; Rise       ; CLK                   ;
;  IN1_INPUT[4] ; CLK                   ; 1.082 ; 1.738 ; Rise       ; CLK                   ;
;  IN1_INPUT[5] ; CLK                   ; 1.359 ; 2.038 ; Rise       ; CLK                   ;
;  IN1_INPUT[6] ; CLK                   ; 1.458 ; 2.135 ; Rise       ; CLK                   ;
;  IN1_INPUT[7] ; CLK                   ; 1.620 ; 2.344 ; Rise       ; CLK                   ;
; IN0_INPUT[*]  ; slowCLK:slowCLK|onoff ; 2.759 ; 3.527 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN0_INPUT[0] ; slowCLK:slowCLK|onoff ; 2.280 ; 3.072 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN0_INPUT[1] ; slowCLK:slowCLK|onoff ; 2.714 ; 3.524 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN0_INPUT[2] ; slowCLK:slowCLK|onoff ; 2.649 ; 3.496 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN0_INPUT[3] ; slowCLK:slowCLK|onoff ; 2.530 ; 3.354 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN0_INPUT[4] ; slowCLK:slowCLK|onoff ; 2.344 ; 3.204 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN0_INPUT[5] ; slowCLK:slowCLK|onoff ; 2.626 ; 3.482 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN0_INPUT[6] ; slowCLK:slowCLK|onoff ; 2.681 ; 3.521 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN0_INPUT[7] ; slowCLK:slowCLK|onoff ; 2.759 ; 3.527 ; Rise       ; slowCLK:slowCLK|onoff ;
; IN1_INPUT[*]  ; slowCLK:slowCLK|onoff ; 2.418 ; 3.124 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN1_INPUT[0] ; slowCLK:slowCLK|onoff ; 2.149 ; 2.954 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN1_INPUT[1] ; slowCLK:slowCLK|onoff ; 2.123 ; 2.805 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN1_INPUT[2] ; slowCLK:slowCLK|onoff ; 2.182 ; 2.906 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN1_INPUT[3] ; slowCLK:slowCLK|onoff ; 1.754 ; 2.442 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN1_INPUT[4] ; slowCLK:slowCLK|onoff ; 1.840 ; 2.605 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN1_INPUT[5] ; slowCLK:slowCLK|onoff ; 2.038 ; 2.783 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN1_INPUT[6] ; slowCLK:slowCLK|onoff ; 2.133 ; 2.873 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN1_INPUT[7] ; slowCLK:slowCLK|onoff ; 2.418 ; 3.124 ; Rise       ; slowCLK:slowCLK|onoff ;
+---------------+-----------------------+-------+-------+------------+-----------------------+


+----------------------------------------------------------------------------------------------+
; Hold Times                                                                                   ;
+---------------+-----------------------+--------+--------+------------+-----------------------+
; Data Port     ; Clock Port            ; Rise   ; Fall   ; Clock Edge ; Clock Reference       ;
+---------------+-----------------------+--------+--------+------------+-----------------------+
; IN0_INPUT[*]  ; CLK                   ; -1.342 ; -2.071 ; Rise       ; CLK                   ;
;  IN0_INPUT[0] ; CLK                   ; -1.377 ; -2.071 ; Rise       ; CLK                   ;
;  IN0_INPUT[1] ; CLK                   ; -1.706 ; -2.465 ; Rise       ; CLK                   ;
;  IN0_INPUT[2] ; CLK                   ; -1.625 ; -2.382 ; Rise       ; CLK                   ;
;  IN0_INPUT[3] ; CLK                   ; -1.683 ; -2.424 ; Rise       ; CLK                   ;
;  IN0_INPUT[4] ; CLK                   ; -1.342 ; -2.079 ; Rise       ; CLK                   ;
;  IN0_INPUT[5] ; CLK                   ; -1.682 ; -2.434 ; Rise       ; CLK                   ;
;  IN0_INPUT[6] ; CLK                   ; -1.740 ; -2.482 ; Rise       ; CLK                   ;
;  IN0_INPUT[7] ; CLK                   ; -1.675 ; -2.424 ; Rise       ; CLK                   ;
; IN1_INPUT[*]  ; CLK                   ; -0.856 ; -1.500 ; Rise       ; CLK                   ;
;  IN1_INPUT[0] ; CLK                   ; -1.251 ; -1.957 ; Rise       ; CLK                   ;
;  IN1_INPUT[1] ; CLK                   ; -1.144 ; -1.799 ; Rise       ; CLK                   ;
;  IN1_INPUT[2] ; CLK                   ; -1.182 ; -1.839 ; Rise       ; CLK                   ;
;  IN1_INPUT[3] ; CLK                   ; -0.943 ; -1.578 ; Rise       ; CLK                   ;
;  IN1_INPUT[4] ; CLK                   ; -0.856 ; -1.500 ; Rise       ; CLK                   ;
;  IN1_INPUT[5] ; CLK                   ; -1.123 ; -1.790 ; Rise       ; CLK                   ;
;  IN1_INPUT[6] ; CLK                   ; -1.218 ; -1.883 ; Rise       ; CLK                   ;
;  IN1_INPUT[7] ; CLK                   ; -1.372 ; -2.084 ; Rise       ; CLK                   ;
; IN0_INPUT[*]  ; slowCLK:slowCLK|onoff ; -0.801 ; -1.448 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN0_INPUT[0] ; slowCLK:slowCLK|onoff ; -0.801 ; -1.448 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN0_INPUT[1] ; slowCLK:slowCLK|onoff ; -2.126 ; -2.901 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN0_INPUT[2] ; slowCLK:slowCLK|onoff ; -2.071 ; -2.900 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN0_INPUT[3] ; slowCLK:slowCLK|onoff ; -2.053 ; -2.844 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN0_INPUT[4] ; slowCLK:slowCLK|onoff ; -1.843 ; -2.638 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN0_INPUT[5] ; slowCLK:slowCLK|onoff ; -2.108 ; -2.913 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN0_INPUT[6] ; slowCLK:slowCLK|onoff ; -2.127 ; -2.897 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN0_INPUT[7] ; slowCLK:slowCLK|onoff ; -2.173 ; -2.993 ; Rise       ; slowCLK:slowCLK|onoff ;
; IN1_INPUT[*]  ; slowCLK:slowCLK|onoff ; -0.675 ; -1.334 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN1_INPUT[0] ; slowCLK:slowCLK|onoff ; -0.675 ; -1.334 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN1_INPUT[1] ; slowCLK:slowCLK|onoff ; -1.564 ; -2.235 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN1_INPUT[2] ; slowCLK:slowCLK|onoff ; -1.628 ; -2.357 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN1_INPUT[3] ; slowCLK:slowCLK|onoff ; -1.313 ; -1.998 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN1_INPUT[4] ; slowCLK:slowCLK|onoff ; -1.357 ; -2.059 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN1_INPUT[5] ; slowCLK:slowCLK|onoff ; -1.549 ; -2.269 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN1_INPUT[6] ; slowCLK:slowCLK|onoff ; -1.605 ; -2.298 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN1_INPUT[7] ; slowCLK:slowCLK|onoff ; -1.870 ; -2.653 ; Rise       ; slowCLK:slowCLK|onoff ;
+---------------+-----------------------+--------+--------+------------+-----------------------+


+------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                    ;
+-------------+-----------------------+-------+-------+------------+-----------------------+
; Data Port   ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+-------------+-----------------------+-------+-------+------------+-----------------------+
; led_hi1[*]  ; slowCLK:slowCLK|onoff ; 4.770 ; 4.693 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi1[0] ; slowCLK:slowCLK|onoff ; 4.563 ; 4.508 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi1[1] ; slowCLK:slowCLK|onoff ; 4.316 ; 4.325 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi1[2] ; slowCLK:slowCLK|onoff ; 4.692 ; 4.655 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi1[3] ; slowCLK:slowCLK|onoff ; 4.745 ; 4.663 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi1[4] ; slowCLK:slowCLK|onoff ; 4.564 ; 4.466 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi1[5] ; slowCLK:slowCLK|onoff ; 4.659 ; 4.627 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi1[6] ; slowCLK:slowCLK|onoff ; 4.770 ; 4.693 ; Rise       ; slowCLK:slowCLK|onoff ;
; led_hi3[*]  ; slowCLK:slowCLK|onoff ; 4.383 ; 4.354 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi3[0] ; slowCLK:slowCLK|onoff ; 4.273 ; 4.246 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi3[1] ; slowCLK:slowCLK|onoff ; 4.336 ; 4.354 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi3[2] ; slowCLK:slowCLK|onoff ; 4.334 ; 4.342 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi3[3] ; slowCLK:slowCLK|onoff ; 4.298 ; 4.274 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi3[4] ; slowCLK:slowCLK|onoff ; 4.314 ; 4.234 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi3[5] ; slowCLK:slowCLK|onoff ; 4.383 ; 4.339 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi3[6] ; slowCLK:slowCLK|onoff ; 4.205 ; 4.181 ; Rise       ; slowCLK:slowCLK|onoff ;
; led_lo0[*]  ; slowCLK:slowCLK|onoff ; 4.560 ; 4.484 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo0[0] ; slowCLK:slowCLK|onoff ; 4.286 ; 4.206 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo0[1] ; slowCLK:slowCLK|onoff ; 4.222 ; 4.153 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo0[2] ; slowCLK:slowCLK|onoff ; 4.435 ; 4.404 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo0[3] ; slowCLK:slowCLK|onoff ; 4.214 ; 4.141 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo0[4] ; slowCLK:slowCLK|onoff ; 4.263 ; 4.248 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo0[5] ; slowCLK:slowCLK|onoff ; 4.482 ; 4.404 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo0[6] ; slowCLK:slowCLK|onoff ; 4.560 ; 4.484 ; Rise       ; slowCLK:slowCLK|onoff ;
; led_lo2[*]  ; slowCLK:slowCLK|onoff ; 4.261 ; 4.214 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo2[0] ; slowCLK:slowCLK|onoff ; 4.261 ; 4.214 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo2[1] ; slowCLK:slowCLK|onoff ; 4.100 ; 4.109 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo2[2] ; slowCLK:slowCLK|onoff ; 4.061 ; 4.079 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo2[3] ; slowCLK:slowCLK|onoff ; 4.101 ; 4.074 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo2[4] ; slowCLK:slowCLK|onoff ; 4.010 ; 3.947 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo2[5] ; slowCLK:slowCLK|onoff ; 4.109 ; 4.079 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo2[6] ; slowCLK:slowCLK|onoff ; 4.097 ; 4.060 ; Rise       ; slowCLK:slowCLK|onoff ;
+-------------+-----------------------+-------+-------+------------+-----------------------+


+------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                            ;
+-------------+-----------------------+-------+-------+------------+-----------------------+
; Data Port   ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+-------------+-----------------------+-------+-------+------------+-----------------------+
; led_hi1[*]  ; slowCLK:slowCLK|onoff ; 3.875 ; 3.845 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi1[0] ; slowCLK:slowCLK|onoff ; 4.084 ; 4.024 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi1[1] ; slowCLK:slowCLK|onoff ; 3.875 ; 3.845 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi1[2] ; slowCLK:slowCLK|onoff ; 4.268 ; 4.141 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi1[3] ; slowCLK:slowCLK|onoff ; 4.246 ; 4.170 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi1[4] ; slowCLK:slowCLK|onoff ; 4.061 ; 4.009 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi1[5] ; slowCLK:slowCLK|onoff ; 4.180 ; 4.122 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi1[6] ; slowCLK:slowCLK|onoff ; 4.196 ; 4.103 ; Rise       ; slowCLK:slowCLK|onoff ;
; led_hi3[*]  ; slowCLK:slowCLK|onoff ; 3.867 ; 3.830 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi3[0] ; slowCLK:slowCLK|onoff ; 3.867 ; 3.830 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi3[1] ; slowCLK:slowCLK|onoff ; 4.060 ; 4.021 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi3[2] ; slowCLK:slowCLK|onoff ; 4.103 ; 4.010 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi3[3] ; slowCLK:slowCLK|onoff ; 3.968 ; 3.943 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi3[4] ; slowCLK:slowCLK|onoff ; 3.987 ; 3.959 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi3[5] ; slowCLK:slowCLK|onoff ; 3.982 ; 3.928 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi3[6] ; slowCLK:slowCLK|onoff ; 3.881 ; 3.855 ; Rise       ; slowCLK:slowCLK|onoff ;
; led_lo0[*]  ; slowCLK:slowCLK|onoff ; 3.851 ; 3.794 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo0[0] ; slowCLK:slowCLK|onoff ; 3.954 ; 3.900 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo0[1] ; slowCLK:slowCLK|onoff ; 3.892 ; 3.838 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo0[2] ; slowCLK:slowCLK|onoff ; 4.170 ; 4.055 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo0[3] ; slowCLK:slowCLK|onoff ; 3.851 ; 3.794 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo0[4] ; slowCLK:slowCLK|onoff ; 3.930 ; 3.879 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo0[5] ; slowCLK:slowCLK|onoff ; 4.132 ; 4.055 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo0[6] ; slowCLK:slowCLK|onoff ; 4.103 ; 4.026 ; Rise       ; slowCLK:slowCLK|onoff ;
; led_lo2[*]  ; slowCLK:slowCLK|onoff ; 3.645 ; 3.625 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo2[0] ; slowCLK:slowCLK|onoff ; 3.912 ; 3.860 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo2[1] ; slowCLK:slowCLK|onoff ; 3.813 ; 3.787 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo2[2] ; slowCLK:slowCLK|onoff ; 3.810 ; 3.746 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo2[3] ; slowCLK:slowCLK|onoff ; 3.756 ; 3.723 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo2[4] ; slowCLK:slowCLK|onoff ; 3.645 ; 3.625 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo2[5] ; slowCLK:slowCLK|onoff ; 3.793 ; 3.766 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo2[6] ; slowCLK:slowCLK|onoff ; 3.754 ; 3.719 ; Rise       ; slowCLK:slowCLK|onoff ;
+-------------+-----------------------+-------+-------+------------+-----------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                 ;
+-------------------------------------+----------+---------+----------+---------+---------------------+
; Clock                               ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack                    ; -6.643   ; -3.990  ; -0.199   ; -3.275  ; -3.000              ;
;  CLK                                ; -5.436   ; -0.266  ; N/A      ; N/A     ; -3.000              ;
;  Controller:Controller|state.DECODE ; -1.915   ; -0.732  ; N/A      ; N/A     ; 0.428               ;
;  instructionRegister:IR|Data[0]     ; -1.338   ; -3.990  ; -0.199   ; -3.275  ; -0.895              ;
;  slowCLK:slowCLK|onoff              ; -6.643   ; -1.235  ; N/A      ; N/A     ; -1.941              ;
; Design-wide TNS                     ; -878.781 ; -86.992 ; -0.199   ; -45.73  ; -336.491            ;
;  CLK                                ; -24.830  ; -0.340  ; N/A      ; N/A     ; -15.696             ;
;  Controller:Controller|state.DECODE ; -36.357  ; -0.732  ; N/A      ; N/A     ; 0.000               ;
;  instructionRegister:IR|Data[0]     ; -2.564   ; -84.735 ; -0.199   ; -45.730 ; -142.267            ;
;  slowCLK:slowCLK|onoff              ; -815.316 ; -1.235  ; N/A      ; N/A     ; -178.528            ;
+-------------------------------------+----------+---------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------+
; Setup Times                                                                                ;
+---------------+-----------------------+-------+-------+------------+-----------------------+
; Data Port     ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+---------------+-----------------------+-------+-------+------------+-----------------------+
; IN0_INPUT[*]  ; CLK                   ; 3.581 ; 4.163 ; Rise       ; CLK                   ;
;  IN0_INPUT[0] ; CLK                   ; 2.931 ; 3.428 ; Rise       ; CLK                   ;
;  IN0_INPUT[1] ; CLK                   ; 3.560 ; 4.156 ; Rise       ; CLK                   ;
;  IN0_INPUT[2] ; CLK                   ; 3.384 ; 4.021 ; Rise       ; CLK                   ;
;  IN0_INPUT[3] ; CLK                   ; 3.547 ; 4.063 ; Rise       ; CLK                   ;
;  IN0_INPUT[4] ; CLK                   ; 2.810 ; 3.401 ; Rise       ; CLK                   ;
;  IN0_INPUT[5] ; CLK                   ; 3.446 ; 4.095 ; Rise       ; CLK                   ;
;  IN0_INPUT[6] ; CLK                   ; 3.581 ; 4.163 ; Rise       ; CLK                   ;
;  IN0_INPUT[7] ; CLK                   ; 3.515 ; 4.123 ; Rise       ; CLK                   ;
; IN1_INPUT[*]  ; CLK                   ; 2.864 ; 3.401 ; Rise       ; CLK                   ;
;  IN1_INPUT[0] ; CLK                   ; 2.740 ; 3.257 ; Rise       ; CLK                   ;
;  IN1_INPUT[1] ; CLK                   ; 2.478 ; 2.959 ; Rise       ; CLK                   ;
;  IN1_INPUT[2] ; CLK                   ; 2.559 ; 2.986 ; Rise       ; CLK                   ;
;  IN1_INPUT[3] ; CLK                   ; 2.126 ; 2.552 ; Rise       ; CLK                   ;
;  IN1_INPUT[4] ; CLK                   ; 1.949 ; 2.445 ; Rise       ; CLK                   ;
;  IN1_INPUT[5] ; CLK                   ; 2.473 ; 2.935 ; Rise       ; CLK                   ;
;  IN1_INPUT[6] ; CLK                   ; 2.638 ; 3.102 ; Rise       ; CLK                   ;
;  IN1_INPUT[7] ; CLK                   ; 2.864 ; 3.401 ; Rise       ; CLK                   ;
; IN0_INPUT[*]  ; slowCLK:slowCLK|onoff ; 4.815 ; 5.432 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN0_INPUT[0] ; slowCLK:slowCLK|onoff ; 4.050 ; 4.548 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN0_INPUT[1] ; slowCLK:slowCLK|onoff ; 4.763 ; 5.392 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN0_INPUT[2] ; slowCLK:slowCLK|onoff ; 4.696 ; 5.362 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN0_INPUT[3] ; slowCLK:slowCLK|onoff ; 4.577 ; 5.101 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN0_INPUT[4] ; slowCLK:slowCLK|onoff ; 4.183 ; 4.796 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN0_INPUT[5] ; slowCLK:slowCLK|onoff ; 4.605 ; 5.252 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN0_INPUT[6] ; slowCLK:slowCLK|onoff ; 4.740 ; 5.341 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN0_INPUT[7] ; slowCLK:slowCLK|onoff ; 4.815 ; 5.432 ; Rise       ; slowCLK:slowCLK|onoff ;
; IN1_INPUT[*]  ; slowCLK:slowCLK|onoff ; 4.164 ; 4.710 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN1_INPUT[0] ; slowCLK:slowCLK|onoff ; 3.859 ; 4.377 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN1_INPUT[1] ; slowCLK:slowCLK|onoff ; 3.681 ; 4.195 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN1_INPUT[2] ; slowCLK:slowCLK|onoff ; 3.871 ; 4.327 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN1_INPUT[3] ; slowCLK:slowCLK|onoff ; 3.156 ; 3.590 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN1_INPUT[4] ; slowCLK:slowCLK|onoff ; 3.322 ; 3.840 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN1_INPUT[5] ; slowCLK:slowCLK|onoff ; 3.632 ; 4.092 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN1_INPUT[6] ; slowCLK:slowCLK|onoff ; 3.797 ; 4.280 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN1_INPUT[7] ; slowCLK:slowCLK|onoff ; 4.164 ; 4.710 ; Rise       ; slowCLK:slowCLK|onoff ;
+---------------+-----------------------+-------+-------+------------+-----------------------+


+----------------------------------------------------------------------------------------------+
; Hold Times                                                                                   ;
+---------------+-----------------------+--------+--------+------------+-----------------------+
; Data Port     ; Clock Port            ; Rise   ; Fall   ; Clock Edge ; Clock Reference       ;
+---------------+-----------------------+--------+--------+------------+-----------------------+
; IN0_INPUT[*]  ; CLK                   ; -1.342 ; -2.071 ; Rise       ; CLK                   ;
;  IN0_INPUT[0] ; CLK                   ; -1.377 ; -2.071 ; Rise       ; CLK                   ;
;  IN0_INPUT[1] ; CLK                   ; -1.706 ; -2.465 ; Rise       ; CLK                   ;
;  IN0_INPUT[2] ; CLK                   ; -1.625 ; -2.382 ; Rise       ; CLK                   ;
;  IN0_INPUT[3] ; CLK                   ; -1.683 ; -2.424 ; Rise       ; CLK                   ;
;  IN0_INPUT[4] ; CLK                   ; -1.342 ; -2.079 ; Rise       ; CLK                   ;
;  IN0_INPUT[5] ; CLK                   ; -1.682 ; -2.434 ; Rise       ; CLK                   ;
;  IN0_INPUT[6] ; CLK                   ; -1.740 ; -2.482 ; Rise       ; CLK                   ;
;  IN0_INPUT[7] ; CLK                   ; -1.675 ; -2.424 ; Rise       ; CLK                   ;
; IN1_INPUT[*]  ; CLK                   ; -0.856 ; -1.500 ; Rise       ; CLK                   ;
;  IN1_INPUT[0] ; CLK                   ; -1.251 ; -1.957 ; Rise       ; CLK                   ;
;  IN1_INPUT[1] ; CLK                   ; -1.144 ; -1.799 ; Rise       ; CLK                   ;
;  IN1_INPUT[2] ; CLK                   ; -1.182 ; -1.839 ; Rise       ; CLK                   ;
;  IN1_INPUT[3] ; CLK                   ; -0.943 ; -1.578 ; Rise       ; CLK                   ;
;  IN1_INPUT[4] ; CLK                   ; -0.856 ; -1.500 ; Rise       ; CLK                   ;
;  IN1_INPUT[5] ; CLK                   ; -1.123 ; -1.790 ; Rise       ; CLK                   ;
;  IN1_INPUT[6] ; CLK                   ; -1.218 ; -1.883 ; Rise       ; CLK                   ;
;  IN1_INPUT[7] ; CLK                   ; -1.372 ; -2.084 ; Rise       ; CLK                   ;
; IN0_INPUT[*]  ; slowCLK:slowCLK|onoff ; -0.801 ; -1.448 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN0_INPUT[0] ; slowCLK:slowCLK|onoff ; -0.801 ; -1.448 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN0_INPUT[1] ; slowCLK:slowCLK|onoff ; -2.126 ; -2.901 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN0_INPUT[2] ; slowCLK:slowCLK|onoff ; -2.071 ; -2.900 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN0_INPUT[3] ; slowCLK:slowCLK|onoff ; -2.053 ; -2.844 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN0_INPUT[4] ; slowCLK:slowCLK|onoff ; -1.843 ; -2.638 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN0_INPUT[5] ; slowCLK:slowCLK|onoff ; -2.108 ; -2.913 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN0_INPUT[6] ; slowCLK:slowCLK|onoff ; -2.127 ; -2.897 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN0_INPUT[7] ; slowCLK:slowCLK|onoff ; -2.173 ; -2.993 ; Rise       ; slowCLK:slowCLK|onoff ;
; IN1_INPUT[*]  ; slowCLK:slowCLK|onoff ; -0.675 ; -1.334 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN1_INPUT[0] ; slowCLK:slowCLK|onoff ; -0.675 ; -1.334 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN1_INPUT[1] ; slowCLK:slowCLK|onoff ; -1.564 ; -2.235 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN1_INPUT[2] ; slowCLK:slowCLK|onoff ; -1.628 ; -2.357 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN1_INPUT[3] ; slowCLK:slowCLK|onoff ; -1.313 ; -1.998 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN1_INPUT[4] ; slowCLK:slowCLK|onoff ; -1.357 ; -2.059 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN1_INPUT[5] ; slowCLK:slowCLK|onoff ; -1.549 ; -2.269 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN1_INPUT[6] ; slowCLK:slowCLK|onoff ; -1.605 ; -2.298 ; Rise       ; slowCLK:slowCLK|onoff ;
;  IN1_INPUT[7] ; slowCLK:slowCLK|onoff ; -1.870 ; -2.653 ; Rise       ; slowCLK:slowCLK|onoff ;
+---------------+-----------------------+--------+--------+------------+-----------------------+


+------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                    ;
+-------------+-----------------------+-------+-------+------------+-----------------------+
; Data Port   ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+-------------+-----------------------+-------+-------+------------+-----------------------+
; led_hi1[*]  ; slowCLK:slowCLK|onoff ; 7.958 ; 8.002 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi1[0] ; slowCLK:slowCLK|onoff ; 7.631 ; 7.693 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi1[1] ; slowCLK:slowCLK|onoff ; 7.321 ; 7.425 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi1[2] ; slowCLK:slowCLK|onoff ; 7.838 ; 7.949 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi1[3] ; slowCLK:slowCLK|onoff ; 7.918 ; 7.969 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi1[4] ; slowCLK:slowCLK|onoff ; 7.648 ; 7.615 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi1[5] ; slowCLK:slowCLK|onoff ; 7.786 ; 7.890 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi1[6] ; slowCLK:slowCLK|onoff ; 7.958 ; 8.002 ; Rise       ; slowCLK:slowCLK|onoff ;
; led_hi3[*]  ; slowCLK:slowCLK|onoff ; 7.339 ; 7.463 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi3[0] ; slowCLK:slowCLK|onoff ; 7.180 ; 7.270 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi3[1] ; slowCLK:slowCLK|onoff ; 7.304 ; 7.463 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi3[2] ; slowCLK:slowCLK|onoff ; 7.284 ; 7.438 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi3[3] ; slowCLK:slowCLK|onoff ; 7.200 ; 7.288 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi3[4] ; slowCLK:slowCLK|onoff ; 7.228 ; 7.264 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi3[5] ; slowCLK:slowCLK|onoff ; 7.339 ; 7.447 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi3[6] ; slowCLK:slowCLK|onoff ; 7.036 ; 7.125 ; Rise       ; slowCLK:slowCLK|onoff ;
; led_lo0[*]  ; slowCLK:slowCLK|onoff ; 7.621 ; 7.654 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo0[0] ; slowCLK:slowCLK|onoff ; 7.211 ; 7.226 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo0[1] ; slowCLK:slowCLK|onoff ; 7.068 ; 7.086 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo0[2] ; slowCLK:slowCLK|onoff ; 7.400 ; 7.518 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo0[3] ; slowCLK:slowCLK|onoff ; 7.033 ; 7.051 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo0[4] ; slowCLK:slowCLK|onoff ; 7.188 ; 7.277 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo0[5] ; slowCLK:slowCLK|onoff ; 7.512 ; 7.547 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo0[6] ; slowCLK:slowCLK|onoff ; 7.621 ; 7.654 ; Rise       ; slowCLK:slowCLK|onoff ;
; led_lo2[*]  ; slowCLK:slowCLK|onoff ; 7.178 ; 7.222 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo2[0] ; slowCLK:slowCLK|onoff ; 7.178 ; 7.222 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo2[1] ; slowCLK:slowCLK|onoff ; 6.885 ; 7.017 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo2[2] ; slowCLK:slowCLK|onoff ; 6.821 ; 6.958 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo2[3] ; slowCLK:slowCLK|onoff ; 6.923 ; 6.985 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo2[4] ; slowCLK:slowCLK|onoff ; 6.764 ; 6.767 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo2[5] ; slowCLK:slowCLK|onoff ; 6.922 ; 6.986 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo2[6] ; slowCLK:slowCLK|onoff ; 6.906 ; 6.961 ; Rise       ; slowCLK:slowCLK|onoff ;
+-------------+-----------------------+-------+-------+------------+-----------------------+


+------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                            ;
+-------------+-----------------------+-------+-------+------------+-----------------------+
; Data Port   ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+-------------+-----------------------+-------+-------+------------+-----------------------+
; led_hi1[*]  ; slowCLK:slowCLK|onoff ; 3.875 ; 3.845 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi1[0] ; slowCLK:slowCLK|onoff ; 4.084 ; 4.024 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi1[1] ; slowCLK:slowCLK|onoff ; 3.875 ; 3.845 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi1[2] ; slowCLK:slowCLK|onoff ; 4.268 ; 4.141 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi1[3] ; slowCLK:slowCLK|onoff ; 4.246 ; 4.170 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi1[4] ; slowCLK:slowCLK|onoff ; 4.061 ; 4.009 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi1[5] ; slowCLK:slowCLK|onoff ; 4.180 ; 4.122 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi1[6] ; slowCLK:slowCLK|onoff ; 4.196 ; 4.103 ; Rise       ; slowCLK:slowCLK|onoff ;
; led_hi3[*]  ; slowCLK:slowCLK|onoff ; 3.867 ; 3.830 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi3[0] ; slowCLK:slowCLK|onoff ; 3.867 ; 3.830 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi3[1] ; slowCLK:slowCLK|onoff ; 4.060 ; 4.021 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi3[2] ; slowCLK:slowCLK|onoff ; 4.103 ; 4.010 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi3[3] ; slowCLK:slowCLK|onoff ; 3.968 ; 3.943 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi3[4] ; slowCLK:slowCLK|onoff ; 3.987 ; 3.959 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi3[5] ; slowCLK:slowCLK|onoff ; 3.982 ; 3.928 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_hi3[6] ; slowCLK:slowCLK|onoff ; 3.881 ; 3.855 ; Rise       ; slowCLK:slowCLK|onoff ;
; led_lo0[*]  ; slowCLK:slowCLK|onoff ; 3.851 ; 3.794 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo0[0] ; slowCLK:slowCLK|onoff ; 3.954 ; 3.900 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo0[1] ; slowCLK:slowCLK|onoff ; 3.892 ; 3.838 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo0[2] ; slowCLK:slowCLK|onoff ; 4.170 ; 4.055 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo0[3] ; slowCLK:slowCLK|onoff ; 3.851 ; 3.794 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo0[4] ; slowCLK:slowCLK|onoff ; 3.930 ; 3.879 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo0[5] ; slowCLK:slowCLK|onoff ; 4.132 ; 4.055 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo0[6] ; slowCLK:slowCLK|onoff ; 4.103 ; 4.026 ; Rise       ; slowCLK:slowCLK|onoff ;
; led_lo2[*]  ; slowCLK:slowCLK|onoff ; 3.645 ; 3.625 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo2[0] ; slowCLK:slowCLK|onoff ; 3.912 ; 3.860 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo2[1] ; slowCLK:slowCLK|onoff ; 3.813 ; 3.787 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo2[2] ; slowCLK:slowCLK|onoff ; 3.810 ; 3.746 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo2[3] ; slowCLK:slowCLK|onoff ; 3.756 ; 3.723 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo2[4] ; slowCLK:slowCLK|onoff ; 3.645 ; 3.625 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo2[5] ; slowCLK:slowCLK|onoff ; 3.793 ; 3.766 ; Rise       ; slowCLK:slowCLK|onoff ;
;  led_lo2[6] ; slowCLK:slowCLK|onoff ; 3.754 ; 3.719 ; Rise       ; slowCLK:slowCLK|onoff ;
+-------------+-----------------------+-------+-------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; led_hi3[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_hi3[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_hi3[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_hi3[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_hi3[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_hi3[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_hi3[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_lo2[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_lo2[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_lo2[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_lo2[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_lo2[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_lo2[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_lo2[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_hi1[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_hi1[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_hi1[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_hi1[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_hi1[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_hi1[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_hi1[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_lo0[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_lo0[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_lo0[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_lo0[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_lo0[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_lo0[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_lo0[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; IN0_INPUT[4]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IN1_INPUT[4]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RESETn                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IN0_INPUT[5]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IN1_INPUT[5]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IN0_INPUT[6]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IN1_INPUT[6]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IN0_INPUT[7]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IN1_INPUT[7]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IN0_INPUT[0]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IN1_INPUT[0]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IN0_INPUT[1]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IN1_INPUT[1]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IN0_INPUT[2]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IN1_INPUT[2]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IN0_INPUT[3]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IN1_INPUT[3]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led_hi3[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_hi3[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_hi3[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_hi3[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_hi3[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_hi3[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_hi3[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_lo2[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_lo2[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_lo2[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_lo2[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_lo2[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_lo2[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_lo2[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_hi1[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_hi1[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_hi1[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_hi1[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_hi1[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_hi1[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_hi1[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_lo0[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_lo0[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_lo0[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_lo0[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_lo0[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_lo0[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_lo0[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led_hi3[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_hi3[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_hi3[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_hi3[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_hi3[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_hi3[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_hi3[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_lo2[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_lo2[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_lo2[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_lo2[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_lo2[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_lo2[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_lo2[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_hi1[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_hi1[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_hi1[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_hi1[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_hi1[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_hi1[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_hi1[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_lo0[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_lo0[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_lo0[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_lo0[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_lo0[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_lo0[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_lo0[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                     ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; From Clock                         ; To Clock                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; CLK                                ; CLK                                ; 18       ; 0        ; 0        ; 0        ;
; Controller:Controller|state.DECODE ; CLK                                ; 8        ; 8        ; 0        ; 0        ;
; instructionRegister:IR|Data[0]     ; CLK                                ; 8        ; 8        ; 0        ; 0        ;
; slowCLK:slowCLK|onoff              ; CLK                                ; 4389     ; 1        ; 0        ; 0        ;
; Controller:Controller|state.DECODE ; Controller:Controller|state.DECODE ; 1        ; 1        ; 0        ; 0        ;
; instructionRegister:IR|Data[0]     ; Controller:Controller|state.DECODE ; 1        ; 1        ; 0        ; 0        ;
; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 43       ; 0        ; 0        ; 0        ;
; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0]     ; 2        ; 2        ; 2        ; 2        ;
; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0]     ; 32       ; 32       ; 32       ; 32       ;
; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0]     ; 230      ; 0        ; 230      ; 0        ;
; CLK                                ; slowCLK:slowCLK|onoff              ; 96       ; 0        ; 0        ; 0        ;
; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff              ; 161      ; 137      ; 0        ; 0        ;
; instructionRegister:IR|Data[0]     ; slowCLK:slowCLK|onoff              ; 160      ; 160      ; 0        ; 0        ;
; slowCLK:slowCLK|onoff              ; slowCLK:slowCLK|onoff              ; 53856    ; 0        ; 0        ; 0        ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                      ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; From Clock                         ; To Clock                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; CLK                                ; CLK                                ; 18       ; 0        ; 0        ; 0        ;
; Controller:Controller|state.DECODE ; CLK                                ; 8        ; 8        ; 0        ; 0        ;
; instructionRegister:IR|Data[0]     ; CLK                                ; 8        ; 8        ; 0        ; 0        ;
; slowCLK:slowCLK|onoff              ; CLK                                ; 4389     ; 1        ; 0        ; 0        ;
; Controller:Controller|state.DECODE ; Controller:Controller|state.DECODE ; 1        ; 1        ; 0        ; 0        ;
; instructionRegister:IR|Data[0]     ; Controller:Controller|state.DECODE ; 1        ; 1        ; 0        ; 0        ;
; slowCLK:slowCLK|onoff              ; Controller:Controller|state.DECODE ; 43       ; 0        ; 0        ; 0        ;
; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0]     ; 2        ; 2        ; 2        ; 2        ;
; instructionRegister:IR|Data[0]     ; instructionRegister:IR|Data[0]     ; 32       ; 32       ; 32       ; 32       ;
; slowCLK:slowCLK|onoff              ; instructionRegister:IR|Data[0]     ; 230      ; 0        ; 230      ; 0        ;
; CLK                                ; slowCLK:slowCLK|onoff              ; 96       ; 0        ; 0        ; 0        ;
; Controller:Controller|state.DECODE ; slowCLK:slowCLK|onoff              ; 161      ; 137      ; 0        ; 0        ;
; instructionRegister:IR|Data[0]     ; slowCLK:slowCLK|onoff              ; 160      ; 160      ; 0        ; 0        ;
; slowCLK:slowCLK|onoff              ; slowCLK:slowCLK|onoff              ; 53856    ; 0        ; 0        ; 0        ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                              ;
+------------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                         ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------+--------------------------------+----------+----------+----------+----------+
; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 30       ; 30       ; 30       ; 30       ;
+------------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                               ;
+------------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                         ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------+--------------------------------+----------+----------+----------+----------+
; Controller:Controller|state.DECODE ; instructionRegister:IR|Data[0] ; 30       ; 30       ; 30       ; 30       ;
+------------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 17    ; 17   ;
; Unconstrained Input Port Paths  ; 309   ; 309  ;
; Unconstrained Output Ports      ; 28    ; 28   ;
; Unconstrained Output Port Paths ; 112   ; 112  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Wed Dec 03 19:37:41 2014
Info: Command: quartus_sta topLevel -c topLevel
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 39 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'topLevel.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
    Info (332105): create_clock -period 1.000 -name slowCLK:slowCLK|onoff slowCLK:slowCLK|onoff
    Info (332105): create_clock -period 1.000 -name Controller:Controller|state.DECODE Controller:Controller|state.DECODE
    Info (332105): create_clock -period 1.000 -name instructionRegister:IR|Data[0] instructionRegister:IR|Data[0]
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: Controller|Mux4~0  from: datad  to: combout
    Info (332098): Cell: Controller|Mux4~11  from: dataa  to: combout
    Info (332098): Cell: Controller|Mux4~1  from: datad  to: combout
    Info (332098): Cell: Controller|Mux4~2  from: dataa  to: combout
    Info (332098): Cell: Controller|Mux4~4  from: dataa  to: combout
    Info (332098): Cell: Controller|Mux4~8  from: datad  to: combout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -6.643
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.643            -815.316 slowCLK:slowCLK|onoff 
    Info (332119):    -5.436             -24.830 CLK 
    Info (332119):    -1.915             -36.357 Controller:Controller|state.DECODE 
    Info (332119):    -1.338              -2.278 instructionRegister:IR|Data[0] 
Info (332146): Worst-case hold slack is -3.990
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.990             -84.735 instructionRegister:IR|Data[0] 
    Info (332119):    -1.235              -1.235 slowCLK:slowCLK|onoff 
    Info (332119):    -0.732              -0.732 Controller:Controller|state.DECODE 
    Info (332119):    -0.245              -0.290 CLK 
Info (332146): Worst-case recovery slack is -0.199
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.199              -0.199 instructionRegister:IR|Data[0] 
Info (332146): Worst-case removal slack is -3.275
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.275             -45.730 instructionRegister:IR|Data[0] 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -15.696 CLK 
    Info (332119):    -1.941            -178.528 slowCLK:slowCLK|onoff 
    Info (332119):    -0.895            -142.267 instructionRegister:IR|Data[0] 
    Info (332119):     0.438               0.000 Controller:Controller|state.DECODE 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: Controller|Mux4~0  from: datad  to: combout
    Info (332098): Cell: Controller|Mux4~11  from: dataa  to: combout
    Info (332098): Cell: Controller|Mux4~1  from: datad  to: combout
    Info (332098): Cell: Controller|Mux4~2  from: dataa  to: combout
    Info (332098): Cell: Controller|Mux4~4  from: dataa  to: combout
    Info (332098): Cell: Controller|Mux4~8  from: datad  to: combout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.896
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.896            -716.695 slowCLK:slowCLK|onoff 
    Info (332119):    -4.824             -21.532 CLK 
    Info (332119):    -1.681             -31.206 Controller:Controller|state.DECODE 
    Info (332119):    -1.269              -2.564 instructionRegister:IR|Data[0] 
Info (332146): Worst-case hold slack is -3.539
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.539             -70.786 instructionRegister:IR|Data[0] 
    Info (332119):    -1.120              -1.120 slowCLK:slowCLK|onoff 
    Info (332119):    -0.643              -0.643 Controller:Controller|state.DECODE 
    Info (332119):    -0.207              -0.286 CLK 
Info (332146): Worst-case recovery slack is -0.144
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.144              -0.144 instructionRegister:IR|Data[0] 
Info (332146): Worst-case removal slack is -2.888
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.888             -40.159 instructionRegister:IR|Data[0] 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -15.696 CLK 
    Info (332119):    -1.941            -178.528 slowCLK:slowCLK|onoff 
    Info (332119):    -0.642            -115.800 instructionRegister:IR|Data[0] 
    Info (332119):     0.450               0.000 Controller:Controller|state.DECODE 
Info: Analyzing Fast 1200mV 0C Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: Controller|Mux4~0  from: datad  to: combout
    Info (332098): Cell: Controller|Mux4~11  from: dataa  to: combout
    Info (332098): Cell: Controller|Mux4~1  from: datad  to: combout
    Info (332098): Cell: Controller|Mux4~2  from: dataa  to: combout
    Info (332098): Cell: Controller|Mux4~4  from: dataa  to: combout
    Info (332098): Cell: Controller|Mux4~8  from: datad  to: combout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.371
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.371            -410.395 slowCLK:slowCLK|onoff 
    Info (332119):    -2.662             -11.075 CLK 
    Info (332119):    -0.680             -10.485 Controller:Controller|state.DECODE 
    Info (332119):    -0.591              -0.591 instructionRegister:IR|Data[0] 
Info (332146): Worst-case hold slack is -2.458
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.458             -49.857 instructionRegister:IR|Data[0] 
    Info (332119):    -0.781              -0.781 slowCLK:slowCLK|onoff 
    Info (332119):    -0.595              -0.595 Controller:Controller|state.DECODE 
    Info (332119):    -0.266              -0.340 CLK 
Info (332146): Worst-case recovery slack is -0.115
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.115              -0.115 instructionRegister:IR|Data[0] 
Info (332146): Worst-case removal slack is -1.860
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.860             -25.725 instructionRegister:IR|Data[0] 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -11.698 CLK 
    Info (332119):    -1.000            -171.000 slowCLK:slowCLK|onoff 
    Info (332119):    -0.525             -42.549 instructionRegister:IR|Data[0] 
    Info (332119):     0.428               0.000 Controller:Controller|state.DECODE 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 509 megabytes
    Info: Processing ended: Wed Dec 03 19:37:44 2014
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


