Timing Analyzer report for Proj4
Wed Aug 25 16:08:53 2021
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk_in'
 13. Slow 1200mV 85C Model Setup: 'LCD_FPGA:inst|E'
 14. Slow 1200mV 85C Model Hold: 'clk_in'
 15. Slow 1200mV 85C Model Hold: 'LCD_FPGA:inst|E'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'clk_in'
 24. Slow 1200mV 0C Model Setup: 'LCD_FPGA:inst|E'
 25. Slow 1200mV 0C Model Hold: 'clk_in'
 26. Slow 1200mV 0C Model Hold: 'LCD_FPGA:inst|E'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'clk_in'
 34. Fast 1200mV 0C Model Setup: 'LCD_FPGA:inst|E'
 35. Fast 1200mV 0C Model Hold: 'clk_in'
 36. Fast 1200mV 0C Model Hold: 'LCD_FPGA:inst|E'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; Proj4                                               ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6E22C8                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.03        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   3.3%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                           ;
+-----------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------+
; Clock Name      ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets             ;
+-----------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------+
; clk_in          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_in }          ;
; LCD_FPGA:inst|E ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { LCD_FPGA:inst|E } ;
+-----------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------+


+-------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                              ;
+------------+-----------------+-----------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name      ; Note                                           ;
+------------+-----------------+-----------------+------------------------------------------------+
; 170.39 MHz ; 170.39 MHz      ; clk_in          ;                                                ;
; 697.35 MHz ; 402.09 MHz      ; LCD_FPGA:inst|E ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+-----------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+------------------------------------------+
; Slow 1200mV 85C Model Setup Summary      ;
+-----------------+--------+---------------+
; Clock           ; Slack  ; End Point TNS ;
+-----------------+--------+---------------+
; clk_in          ; -4.869 ; -384.053      ;
; LCD_FPGA:inst|E ; -0.434 ; -6.874        ;
+-----------------+--------+---------------+


+-----------------------------------------+
; Slow 1200mV 85C Model Hold Summary      ;
+-----------------+-------+---------------+
; Clock           ; Slack ; End Point TNS ;
+-----------------+-------+---------------+
; clk_in          ; 0.432 ; 0.000         ;
; LCD_FPGA:inst|E ; 0.492 ; 0.000         ;
+-----------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-----------------+--------+------------------------+
; Clock           ; Slack  ; End Point TNS          ;
+-----------------+--------+------------------------+
; clk_in          ; -3.000 ; -221.589               ;
; LCD_FPGA:inst|E ; -1.487 ; -52.045                ;
+-----------------+--------+------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_in'                                                                                                      ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -4.869 ; LCD_FPGA:inst|count[0]       ; LCD_FPGA:inst|E              ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 5.789      ;
; -4.781 ; LCD_FPGA:inst|count[1]       ; LCD_FPGA:inst|E              ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 5.701      ;
; -4.724 ; LCD_FPGA:inst|count[2]       ; LCD_FPGA:inst|E              ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 5.644      ;
; -4.498 ; LCD_FPGA:inst|count[3]       ; LCD_FPGA:inst|E              ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 5.418      ;
; -4.498 ; LCD_FPGA:inst|count[4]       ; LCD_FPGA:inst|E              ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 5.418      ;
; -4.352 ; LCD_FPGA:inst|count[5]       ; LCD_FPGA:inst|E              ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 5.272      ;
; -4.297 ; LCD_FPGA:inst|count[6]       ; LCD_FPGA:inst|E              ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 5.217      ;
; -4.216 ; LCD_FPGA:inst|count[9]       ; LCD_FPGA:inst|E              ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 5.136      ;
; -4.210 ; LCD_FPGA:inst|count[7]       ; LCD_FPGA:inst|E              ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 5.130      ;
; -4.210 ; LCD_FPGA:inst|count[8]       ; LCD_FPGA:inst|E              ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 5.130      ;
; -4.206 ; LCD_FPGA:inst|count[0]       ; LCD_FPGA:inst|count[6]       ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 5.126      ;
; -4.203 ; LCD_FPGA:inst|count[1]       ; LCD_FPGA:inst|count[6]       ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 5.123      ;
; -4.150 ; I2C_READ:inst3|scl_cnt[1]    ; I2C_READ:inst3|timer_cnt[20] ; clk_in       ; clk_in      ; 1.000        ; -0.589     ; 4.562      ;
; -4.122 ; LCD_FPGA:inst|count[4]       ; LCD_FPGA:inst|count[6]       ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 5.042      ;
; -4.061 ; LCD_FPGA:inst|count[2]       ; LCD_FPGA:inst|count[6]       ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 4.981      ;
; -4.055 ; LCD_FPGA:inst|count[3]       ; LCD_FPGA:inst|count[6]       ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 4.975      ;
; -3.988 ; LCD_FPGA:inst|count[1]       ; LCD_FPGA:inst|count[8]       ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 4.908      ;
; -3.987 ; LCD_FPGA:inst|count[1]       ; LCD_FPGA:inst|count[9]       ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 4.907      ;
; -3.986 ; I2C_READ:inst3|scl_cnt[1]    ; I2C_READ:inst3|timer_cnt[25] ; clk_in       ; clk_in      ; 1.000        ; -0.588     ; 4.399      ;
; -3.985 ; LCD_FPGA:inst|count[0]       ; LCD_FPGA:inst|count[9]       ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 4.905      ;
; -3.985 ; LCD_FPGA:inst|count[0]       ; LCD_FPGA:inst|count[8]       ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 4.905      ;
; -3.966 ; LCD_FPGA:inst|count[6]       ; LCD_FPGA:inst|count[6]       ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 4.886      ;
; -3.937 ; I2C_READ:inst3|scl_cnt[1]    ; I2C_READ:inst3|timer_cnt[19] ; clk_in       ; clk_in      ; 1.000        ; -0.589     ; 4.349      ;
; -3.914 ; LCD_FPGA:inst|count[11]      ; LCD_FPGA:inst|E              ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 4.834      ;
; -3.909 ; LCD_FPGA:inst|count[5]       ; LCD_FPGA:inst|count[6]       ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 4.829      ;
; -3.901 ; LCD_FPGA:inst|count[4]       ; LCD_FPGA:inst|count[9]       ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 4.821      ;
; -3.901 ; LCD_FPGA:inst|count[4]       ; LCD_FPGA:inst|count[8]       ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 4.821      ;
; -3.891 ; I2C_READ:inst3|scl_cnt[1]    ; I2C_READ:inst3|timer_cnt[22] ; clk_in       ; clk_in      ; 1.000        ; -0.588     ; 4.304      ;
; -3.879 ; LCD_FPGA:inst|count[8]       ; LCD_FPGA:inst|count[6]       ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 4.799      ;
; -3.875 ; I2C_READ:inst3|scl_cnt[1]    ; I2C_READ:inst3|timer_cnt[21] ; clk_in       ; clk_in      ; 1.000        ; -0.589     ; 4.287      ;
; -3.841 ; I2C_READ:inst3|scl_cnt[1]    ; I2C_READ:inst3|timer_cnt[23] ; clk_in       ; clk_in      ; 1.000        ; -0.588     ; 4.254      ;
; -3.840 ; LCD_FPGA:inst|count[3]       ; LCD_FPGA:inst|count[8]       ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 4.760      ;
; -3.840 ; LCD_FPGA:inst|count[2]       ; LCD_FPGA:inst|count[9]       ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 4.760      ;
; -3.840 ; LCD_FPGA:inst|count[2]       ; LCD_FPGA:inst|count[8]       ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 4.760      ;
; -3.839 ; LCD_FPGA:inst|count[3]       ; LCD_FPGA:inst|count[9]       ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 4.759      ;
; -3.830 ; LCD_FPGA:inst|count[0]       ; LCD_FPGA:inst|count[4]       ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 4.750      ;
; -3.820 ; LCD_FPGA:inst|count[10]      ; LCD_FPGA:inst|E              ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 4.740      ;
; -3.792 ; I2C_READ:inst3|scl_cnt[1]    ; I2C_READ:inst3|timer_cnt[17] ; clk_in       ; clk_in      ; 1.000        ; -0.589     ; 4.204      ;
; -3.790 ; I2C_READ:inst3|scl_cnt[0]    ; I2C_READ:inst3|timer_cnt[20] ; clk_in       ; clk_in      ; 1.000        ; -0.589     ; 4.202      ;
; -3.782 ; LCD_FPGA:inst|count[1]       ; LCD_FPGA:inst|count[4]       ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 4.702      ;
; -3.773 ; LCD_FPGA:inst|count[9]       ; LCD_FPGA:inst|count[6]       ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 4.693      ;
; -3.767 ; LCD_FPGA:inst|count[7]       ; LCD_FPGA:inst|count[6]       ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 4.687      ;
; -3.757 ; acionamento_buzz:inst6|q[0]  ; acionamento_buzz:inst6|q[21] ; clk_in       ; clk_in      ; 1.000        ; -0.589     ; 4.169      ;
; -3.757 ; acionamento_buzz:inst6|q[0]  ; acionamento_buzz:inst6|q[12] ; clk_in       ; clk_in      ; 1.000        ; -0.589     ; 4.169      ;
; -3.757 ; acionamento_buzz:inst6|q[0]  ; acionamento_buzz:inst6|q[13] ; clk_in       ; clk_in      ; 1.000        ; -0.589     ; 4.169      ;
; -3.757 ; acionamento_buzz:inst6|q[0]  ; acionamento_buzz:inst6|q[14] ; clk_in       ; clk_in      ; 1.000        ; -0.589     ; 4.169      ;
; -3.757 ; acionamento_buzz:inst6|q[0]  ; acionamento_buzz:inst6|q[15] ; clk_in       ; clk_in      ; 1.000        ; -0.589     ; 4.169      ;
; -3.757 ; acionamento_buzz:inst6|q[0]  ; acionamento_buzz:inst6|q[16] ; clk_in       ; clk_in      ; 1.000        ; -0.589     ; 4.169      ;
; -3.757 ; acionamento_buzz:inst6|q[0]  ; acionamento_buzz:inst6|q[17] ; clk_in       ; clk_in      ; 1.000        ; -0.589     ; 4.169      ;
; -3.757 ; acionamento_buzz:inst6|q[0]  ; acionamento_buzz:inst6|q[18] ; clk_in       ; clk_in      ; 1.000        ; -0.589     ; 4.169      ;
; -3.757 ; acionamento_buzz:inst6|q[0]  ; acionamento_buzz:inst6|q[19] ; clk_in       ; clk_in      ; 1.000        ; -0.589     ; 4.169      ;
; -3.757 ; acionamento_buzz:inst6|q[0]  ; acionamento_buzz:inst6|q[20] ; clk_in       ; clk_in      ; 1.000        ; -0.589     ; 4.169      ;
; -3.757 ; acionamento_buzz:inst6|q[0]  ; acionamento_buzz:inst6|q[23] ; clk_in       ; clk_in      ; 1.000        ; -0.589     ; 4.169      ;
; -3.757 ; acionamento_buzz:inst6|q[0]  ; acionamento_buzz:inst6|q[22] ; clk_in       ; clk_in      ; 1.000        ; -0.589     ; 4.169      ;
; -3.745 ; LCD_FPGA:inst|count[6]       ; LCD_FPGA:inst|count[9]       ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 4.665      ;
; -3.745 ; LCD_FPGA:inst|count[6]       ; LCD_FPGA:inst|count[8]       ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 4.665      ;
; -3.724 ; LCD_FPGA:inst|count[1]       ; LCD_FPGA:inst|count[15]      ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 4.644      ;
; -3.709 ; LCD_FPGA:inst|count[0]       ; LCD_FPGA:inst|count[14]      ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 4.629      ;
; -3.707 ; LCD_FPGA:inst|count[0]       ; LCD_FPGA:inst|count[15]      ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 4.627      ;
; -3.694 ; LCD_FPGA:inst|count[5]       ; LCD_FPGA:inst|count[8]       ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 4.614      ;
; -3.693 ; LCD_FPGA:inst|count[5]       ; LCD_FPGA:inst|count[9]       ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 4.613      ;
; -3.685 ; LCD_FPGA:inst|count[2]       ; LCD_FPGA:inst|count[4]       ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 4.605      ;
; -3.658 ; LCD_FPGA:inst|count[8]       ; LCD_FPGA:inst|count[9]       ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 4.578      ;
; -3.658 ; LCD_FPGA:inst|count[8]       ; LCD_FPGA:inst|count[8]       ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 4.578      ;
; -3.654 ; I2C_READ:inst3|scl_cnt[0]    ; I2C_READ:inst3|timer_cnt[25] ; clk_in       ; clk_in      ; 1.000        ; -0.588     ; 4.067      ;
; -3.640 ; LCD_FPGA:inst|count[14]      ; LCD_FPGA:inst|E              ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 4.560      ;
; -3.636 ; LCD_FPGA:inst|count[1]       ; LCD_FPGA:inst|count[14]      ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 4.556      ;
; -3.623 ; I2C_READ:inst3|scl_cnt[0]    ; I2C_READ:inst3|timer_cnt[19] ; clk_in       ; clk_in      ; 1.000        ; -0.589     ; 4.035      ;
; -3.622 ; I2C_READ:inst3|scl_cnt[1]    ; I2C_READ:inst3|timer_cnt[24] ; clk_in       ; clk_in      ; 1.000        ; -0.588     ; 4.035      ;
; -3.601 ; LCD_FPGA:inst|count[4]       ; LCD_FPGA:inst|count[15]      ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 4.521      ;
; -3.587 ; LCD_FPGA:inst|count[12]      ; LCD_FPGA:inst|E              ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 4.507      ;
; -3.576 ; LCD_FPGA:inst|count[3]       ; LCD_FPGA:inst|count[15]      ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 4.496      ;
; -3.572 ; I2C_READ:inst3|timer_cnt[2]  ; I2C_READ:inst3|timer_cnt[25] ; clk_in       ; clk_in      ; 1.000        ; -0.589     ; 3.984      ;
; -3.571 ; I2C_READ:inst3|scl_cnt[0]    ; I2C_READ:inst3|timer_cnt[21] ; clk_in       ; clk_in      ; 1.000        ; -0.589     ; 3.983      ;
; -3.564 ; LCD_FPGA:inst|count[2]       ; LCD_FPGA:inst|count[14]      ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 4.484      ;
; -3.562 ; LCD_FPGA:inst|count[2]       ; LCD_FPGA:inst|count[15]      ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 4.482      ;
; -3.558 ; LCD_FPGA:inst|count[9]       ; LCD_FPGA:inst|count[8]       ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 4.478      ;
; -3.557 ; LCD_FPGA:inst|count[9]       ; LCD_FPGA:inst|count[9]       ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 4.477      ;
; -3.552 ; LCD_FPGA:inst|count[7]       ; LCD_FPGA:inst|count[8]       ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 4.472      ;
; -3.551 ; LCD_FPGA:inst|count[7]       ; LCD_FPGA:inst|count[9]       ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 4.471      ;
; -3.541 ; I2C_READ:inst3|timer_cnt[2]  ; I2C_READ:inst3|timer_cnt[19] ; clk_in       ; clk_in      ; 1.000        ; -0.590     ; 3.952      ;
; -3.531 ; I2C_READ:inst3|scl_cnt[0]    ; I2C_READ:inst3|timer_cnt[22] ; clk_in       ; clk_in      ; 1.000        ; -0.588     ; 3.944      ;
; -3.522 ; I2C_READ:inst3|scl_cnt[1]    ; I2C_READ:inst3|timer_cnt[14] ; clk_in       ; clk_in      ; 1.000        ; -0.589     ; 3.934      ;
; -3.508 ; I2C_READ:inst3|scl_cnt[0]    ; I2C_READ:inst3|timer_cnt[23] ; clk_in       ; clk_in      ; 1.000        ; -0.588     ; 3.921      ;
; -3.500 ; I2C_READ:inst3|scl_cnt[1]    ; I2C_READ:inst3|timer_cnt[13] ; clk_in       ; clk_in      ; 1.000        ; -0.589     ; 3.912      ;
; -3.494 ; LCD_FPGA:inst|count[13]      ; LCD_FPGA:inst|E              ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 4.414      ;
; -3.492 ; LCD_FPGA:inst|count[3]       ; LCD_FPGA:inst|count[4]       ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 4.412      ;
; -3.489 ; I2C_READ:inst3|timer_cnt[2]  ; I2C_READ:inst3|timer_cnt[21] ; clk_in       ; clk_in      ; 1.000        ; -0.590     ; 3.900      ;
; -3.479 ; I2C_READ:inst3|scl_cnt[1]    ; I2C_READ:inst3|timer_cnt[15] ; clk_in       ; clk_in      ; 1.000        ; -0.589     ; 3.891      ;
; -3.477 ; I2C_READ:inst3|scl_cnt[0]    ; I2C_READ:inst3|timer_cnt[17] ; clk_in       ; clk_in      ; 1.000        ; -0.589     ; 3.889      ;
; -3.472 ; I2C_READ:inst3|timer_cnt[2]  ; I2C_READ:inst3|timer_cnt[20] ; clk_in       ; clk_in      ; 1.000        ; -0.590     ; 3.883      ;
; -3.445 ; LCD_FPGA:inst|count[6]       ; LCD_FPGA:inst|count[15]      ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 4.365      ;
; -3.430 ; LCD_FPGA:inst|count[5]       ; LCD_FPGA:inst|count[15]      ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 4.350      ;
; -3.426 ; I2C_READ:inst3|timer_cnt[2]  ; I2C_READ:inst3|timer_cnt[23] ; clk_in       ; clk_in      ; 1.000        ; -0.589     ; 3.838      ;
; -3.410 ; LCD_FPGA:inst|count[4]       ; LCD_FPGA:inst|count[4]       ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 4.330      ;
; -3.395 ; I2C_READ:inst3|timer_cnt[2]  ; I2C_READ:inst3|timer_cnt[17] ; clk_in       ; clk_in      ; 1.000        ; -0.590     ; 3.806      ;
; -3.384 ; I2C_READ:inst3|data_cnt[2]   ; I2C_READ:inst3|sda_r         ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 4.305      ;
; -3.375 ; acionamento_buzz:inst6|q[15] ; acionamento_buzz:inst6|q[21] ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 4.296      ;
; -3.375 ; acionamento_buzz:inst6|q[15] ; acionamento_buzz:inst6|q[12] ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 4.296      ;
; -3.375 ; acionamento_buzz:inst6|q[15] ; acionamento_buzz:inst6|q[13] ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 4.296      ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'LCD_FPGA:inst|E'                                                                                                                      ;
+--------+---------------------------------------+---------------------------------------+-----------------+-----------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+-----------------+-----------------+--------------+------------+------------+
; -0.434 ; LCD_FPGA:inst|pr_state.SetAddress1    ; LCD_FPGA:inst|pr_state.WriteData1     ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.082     ; 1.353      ;
; -0.410 ; LCD_FPGA:inst|pr_state.WriteData15    ; LCD_FPGA:inst|pr_state.ReturnHome     ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.080     ; 1.331      ;
; -0.401 ; LCD_FPGA:inst|pr_state.ReturnHome     ; LCD_FPGA:inst|pr_state.WriteData1     ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.082     ; 1.320      ;
; -0.392 ; LCD_FPGA:inst|pr_state.WriteData13    ; LCD_FPGA:inst|pr_state.WriteData14    ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.081     ; 1.312      ;
; -0.382 ; LCD_FPGA:inst|pr_state.WriteData6     ; LCD_FPGA:inst|pr_state.WriteData7     ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.081     ; 1.302      ;
; -0.370 ; LCD_FPGA:inst|pr_state.WriteData1     ; LCD_FPGA:inst|pr_state.WriteData2     ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.083     ; 1.288      ;
; -0.358 ; LCD_FPGA:inst|pr_state.WriteData3     ; LCD_FPGA:inst|pr_state.WriteData4     ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.081     ; 1.278      ;
; -0.352 ; LCD_FPGA:inst|pr_state.WriteData5     ; LCD_FPGA:inst|pr_state.WriteData6     ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.081     ; 1.272      ;
; -0.336 ; LCD_FPGA:inst|pr_state.WriteData7     ; LCD_FPGA:inst|pr_state.WriteData8     ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.082     ; 1.255      ;
; -0.329 ; LCD_FPGA:inst|pr_state.FunctionSet15  ; LCD_FPGA:inst|pr_state.ClearDisplay   ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.081     ; 1.249      ;
; -0.327 ; LCD_FPGA:inst|pr_state.WriteData4     ; LCD_FPGA:inst|pr_state.WriteData5     ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.081     ; 1.247      ;
; -0.254 ; LCD_FPGA:inst|pr_state.WriteData12    ; LCD_FPGA:inst|pr_state.WriteData13    ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.082     ; 1.173      ;
; -0.239 ; LCD_FPGA:inst|pr_state.WriteData10    ; LCD_FPGA:inst|pr_state.WriteData11    ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.082     ; 1.158      ;
; -0.226 ; LCD_FPGA:inst|pr_state.WriteData14    ; LCD_FPGA:inst|pr_state.WriteData15    ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.081     ; 1.146      ;
; -0.213 ; LCD_FPGA:inst|pr_state.WriteData2     ; LCD_FPGA:inst|pr_state.WriteData3     ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.081     ; 1.133      ;
; -0.198 ; LCD_FPGA:inst|pr_state.ClearDisplay   ; LCD_FPGA:inst|pr_state.DisplayControl ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.081     ; 1.118      ;
; -0.197 ; LCD_FPGA:inst|pr_state.WriteData9     ; LCD_FPGA:inst|pr_state.WriteData10    ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.082     ; 1.116      ;
; -0.190 ; LCD_FPGA:inst|pr_state.FunctionSet9   ; LCD_FPGA:inst|pr_state.FunctionSet10  ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.082     ; 1.109      ;
; -0.188 ; LCD_FPGA:inst|pr_state.FunctionSet13  ; LCD_FPGA:inst|pr_state.FunctionSet14  ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.081     ; 1.108      ;
; -0.188 ; LCD_FPGA:inst|pr_state.FunctionSet5   ; LCD_FPGA:inst|pr_state.FunctionSet6   ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.082     ; 1.107      ;
; -0.185 ; LCD_FPGA:inst|pr_state.DisplayControl ; LCD_FPGA:inst|pr_state.EntryMode      ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.081     ; 1.105      ;
; -0.174 ; LCD_FPGA:inst|pr_state.FunctionSet14  ; LCD_FPGA:inst|pr_state.FunctionSet15  ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.081     ; 1.094      ;
; -0.173 ; LCD_FPGA:inst|pr_state.WriteData8     ; LCD_FPGA:inst|pr_state.WriteData9     ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.082     ; 1.092      ;
; -0.170 ; LCD_FPGA:inst|pr_state.FunctionSet2   ; LCD_FPGA:inst|pr_state.FunctionSet3   ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.082     ; 1.089      ;
; -0.156 ; LCD_FPGA:inst|pr_state.FunctionSet12  ; LCD_FPGA:inst|pr_state.FunctionSet13  ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.081     ; 1.076      ;
; -0.152 ; LCD_FPGA:inst|pr_state.EntryMode      ; LCD_FPGA:inst|pr_state.SetAddress1    ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.080     ; 1.073      ;
; -0.142 ; LCD_FPGA:inst|pr_state.FunctionSet11  ; LCD_FPGA:inst|pr_state.FunctionSet12  ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.082     ; 1.061      ;
; -0.114 ; LCD_FPGA:inst|pr_state.FunctionSet10  ; LCD_FPGA:inst|pr_state.FunctionSet11  ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.083     ; 1.032      ;
; -0.025 ; LCD_FPGA:inst|pr_state.WriteData11    ; LCD_FPGA:inst|pr_state.WriteData12    ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.082     ; 0.944      ;
; 0.008  ; LCD_FPGA:inst|pr_state.FunctionSetl   ; LCD_FPGA:inst|pr_state.FunctionSet2   ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.082     ; 0.911      ;
; 0.011  ; LCD_FPGA:inst|pr_state.FunctionSet7   ; LCD_FPGA:inst|pr_state.FunctionSet8   ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.082     ; 0.908      ;
; 0.013  ; LCD_FPGA:inst|pr_state.FunctionSet3   ; LCD_FPGA:inst|pr_state.FunctionSet4   ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.082     ; 0.906      ;
; 0.022  ; LCD_FPGA:inst|pr_state.FunctionSet4   ; LCD_FPGA:inst|pr_state.FunctionSet5   ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.082     ; 0.897      ;
; 0.026  ; LCD_FPGA:inst|pr_state.FunctionSet8   ; LCD_FPGA:inst|pr_state.FunctionSet9   ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.082     ; 0.893      ;
; 0.037  ; LCD_FPGA:inst|pr_state.FunctionSet6   ; LCD_FPGA:inst|pr_state.FunctionSet7   ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.082     ; 0.882      ;
+--------+---------------------------------------+---------------------------------------+-----------------+-----------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_in'                                                                                                                        ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.432 ; SEG_D:inst5|delay_cnt[0]              ; SEG_D:inst5|delay_cnt[0]              ; clk_in       ; clk_in      ; 0.000        ; 0.102      ; 0.746      ;
; 0.433 ; I2C_READ:inst3|state.IDLE             ; I2C_READ:inst3|state.IDLE             ; clk_in       ; clk_in      ; 0.000        ; 0.101      ; 0.746      ;
; 0.445 ; acionamento_buzz:inst6|q[0]           ; acionamento_buzz:inst6|q[0]           ; clk_in       ; clk_in      ; 0.000        ; 0.101      ; 0.758      ;
; 0.452 ; I2C_READ:inst3|scl                    ; I2C_READ:inst3|scl                    ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; SEG_D:inst5|disp_dat[1]               ; SEG_D:inst5|disp_dat[1]               ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; SEG_D:inst5|disp_dat[0]               ; SEG_D:inst5|disp_dat[0]               ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; I2C_READ:inst3|data_r[7]              ; I2C_READ:inst3|data_r[7]              ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; acionamento_buzz:inst6|aux            ; acionamento_buzz:inst6|aux            ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; I2C_READ:inst3|address_reg[0]         ; I2C_READ:inst3|address_reg[0]         ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; I2C_READ:inst3|data_r[8]              ; I2C_READ:inst3|data_r[8]              ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; I2C_READ:inst3|data_r[9]              ; I2C_READ:inst3|data_r[9]              ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; I2C_READ:inst3|data_r[10]             ; I2C_READ:inst3|data_r[10]             ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; I2C_READ:inst3|data_r[11]             ; I2C_READ:inst3|data_r[11]             ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; I2C_READ:inst3|data_r[14]             ; I2C_READ:inst3|data_r[14]             ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; I2C_READ:inst3|data_r[13]             ; I2C_READ:inst3|data_r[13]             ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; I2C_READ:inst3|data_r[12]             ; I2C_READ:inst3|data_r[12]             ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; I2C_READ:inst3|state.ACK2             ; I2C_READ:inst3|state.ACK2             ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; I2C_READ:inst3|data_cnt[3]            ; I2C_READ:inst3|data_cnt[3]            ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; I2C_READ:inst3|data_cnt[2]            ; I2C_READ:inst3|data_cnt[2]            ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; I2C_READ:inst3|data_cnt[1]            ; I2C_READ:inst3|data_cnt[1]            ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; I2C_READ:inst3|state.READ1            ; I2C_READ:inst3|state.READ1            ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; I2C_READ:inst3|state.ACK1             ; I2C_READ:inst3|state.ACK1             ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; I2C_READ:inst3|state.ADDRESS          ; I2C_READ:inst3|state.ADDRESS          ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; I2C_READ:inst3|state.READ2            ; I2C_READ:inst3|state.READ2            ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; I2C_READ:inst3|state.NACK             ; I2C_READ:inst3|state.NACK             ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; I2C_READ:inst3|state.START            ; I2C_READ:inst3|state.START            ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; I2C_READ:inst3|state.STOP             ; I2C_READ:inst3|state.STOP             ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; acionamento_buzz:inst6|aux2           ; acionamento_buzz:inst6|aux2           ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 0.746      ;
; 0.465 ; acionamento_buzz:inst6|frequencia[0]  ; acionamento_buzz:inst6|frequencia[0]  ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 0.758      ;
; 0.465 ; I2C_READ:inst3|data_cnt[0]            ; I2C_READ:inst3|data_cnt[0]            ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 0.758      ;
; 0.509 ; SEG_D:inst5|delay_cnt[16]             ; SEG_D:inst5|delay_cnt[16]             ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 0.803      ;
; 0.515 ; I2C_READ:inst3|scl_cnt[6]             ; I2C_READ:inst3|cnt.001                ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 0.808      ;
; 0.520 ; I2C_READ:inst3|scl_cnt[6]             ; I2C_READ:inst3|cnt.011                ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 0.813      ;
; 0.532 ; I2C_READ:inst3|scl_cnt[6]             ; I2C_READ:inst3|cnt.010                ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 0.825      ;
; 0.533 ; I2C_READ:inst3|data_cnt[0]            ; I2C_READ:inst3|data_cnt[2]            ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 0.826      ;
; 0.537 ; I2C_READ:inst3|scl_cnt[6]             ; I2C_READ:inst3|cnt.000                ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 0.830      ;
; 0.541 ; I2C_READ:inst3|state.READ1            ; I2C_READ:inst3|state.ACK2             ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 0.834      ;
; 0.542 ; I2C_READ:inst3|state.ACK2             ; I2C_READ:inst3|state.READ2            ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 0.835      ;
; 0.734 ; LCD_FPGA:inst|count[13]               ; LCD_FPGA:inst|count[13]               ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.028      ;
; 0.734 ; LCD_FPGA:inst|count[11]               ; LCD_FPGA:inst|count[11]               ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.028      ;
; 0.734 ; LCD_FPGA:inst|count[5]                ; LCD_FPGA:inst|count[5]                ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.028      ;
; 0.734 ; LCD_FPGA:inst|count[3]                ; LCD_FPGA:inst|count[3]                ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.028      ;
; 0.734 ; LCD_FPGA:inst|count[1]                ; LCD_FPGA:inst|count[1]                ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.028      ;
; 0.736 ; LCD_FPGA:inst|count[7]                ; LCD_FPGA:inst|count[7]                ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.030      ;
; 0.737 ; LCD_FPGA:inst|count[12]               ; LCD_FPGA:inst|count[12]               ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.031      ;
; 0.737 ; LCD_FPGA:inst|count[2]                ; LCD_FPGA:inst|count[2]                ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.031      ;
; 0.738 ; LCD_FPGA:inst|count[10]               ; LCD_FPGA:inst|count[10]               ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.032      ;
; 0.741 ; SEG_D:inst5|delay_cnt[7]              ; SEG_D:inst5|delay_cnt[7]              ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.035      ;
; 0.741 ; I2C_READ:inst3|timer_cnt[2]           ; I2C_READ:inst3|timer_cnt[2]           ; clk_in       ; clk_in      ; 0.000        ; 0.101      ; 1.054      ;
; 0.742 ; acionamento_buzz:inst6|q[10]          ; acionamento_buzz:inst6|q[10]          ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.036      ;
; 0.742 ; SEG_D:inst5|delay_cnt[5]              ; SEG_D:inst5|delay_cnt[5]              ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.036      ;
; 0.742 ; SEG_D:inst5|delay_cnt[3]              ; SEG_D:inst5|delay_cnt[3]              ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.036      ;
; 0.742 ; SEG_D:inst5|delay_cnt[1]              ; SEG_D:inst5|delay_cnt[1]              ; clk_in       ; clk_in      ; 0.000        ; 0.102      ; 1.056      ;
; 0.742 ; I2C_READ:inst3|timer_cnt[10]          ; I2C_READ:inst3|timer_cnt[10]          ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.035      ;
; 0.743 ; acionamento_buzz:inst6|q[8]           ; acionamento_buzz:inst6|q[8]           ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.037      ;
; 0.743 ; acionamento_buzz:inst6|q[9]           ; acionamento_buzz:inst6|q[9]           ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.037      ;
; 0.743 ; acionamento_buzz:inst6|q[11]          ; acionamento_buzz:inst6|q[11]          ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.037      ;
; 0.743 ; SEG_D:inst5|delay_cnt[13]             ; SEG_D:inst5|delay_cnt[13]             ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.037      ;
; 0.743 ; SEG_D:inst5|delay_cnt[11]             ; SEG_D:inst5|delay_cnt[11]             ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.037      ;
; 0.743 ; I2C_READ:inst3|timer_cnt[8]           ; I2C_READ:inst3|timer_cnt[8]           ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.036      ;
; 0.744 ; acionamento_buzz:inst6|q[6]           ; acionamento_buzz:inst6|q[6]           ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.038      ;
; 0.744 ; acionamento_buzz:inst6|q[7]           ; acionamento_buzz:inst6|q[7]           ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.038      ;
; 0.744 ; acionamento_buzz:inst6|q[12]          ; acionamento_buzz:inst6|q[12]          ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 1.036      ;
; 0.744 ; acionamento_buzz:inst6|frequencia[12] ; acionamento_buzz:inst6|frequencia[12] ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.037      ;
; 0.744 ; acionamento_buzz:inst6|frequencia[14] ; acionamento_buzz:inst6|frequencia[14] ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.037      ;
; 0.744 ; acionamento_buzz:inst6|frequencia[10] ; acionamento_buzz:inst6|frequencia[10] ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 1.036      ;
; 0.744 ; I2C_READ:inst3|scl_cnt[2]             ; I2C_READ:inst3|scl_cnt[2]             ; clk_in       ; clk_in      ; 0.000        ; 0.101      ; 1.057      ;
; 0.745 ; acionamento_buzz:inst6|frequencia[18] ; acionamento_buzz:inst6|frequencia[18] ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.038      ;
; 0.745 ; acionamento_buzz:inst6|frequencia[2]  ; acionamento_buzz:inst6|frequencia[2]  ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 1.037      ;
; 0.745 ; acionamento_buzz:inst6|frequencia[9]  ; acionamento_buzz:inst6|frequencia[9]  ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 1.037      ;
; 0.745 ; acionamento_buzz:inst6|frequencia[11] ; acionamento_buzz:inst6|frequencia[11] ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 1.037      ;
; 0.745 ; SEG_D:inst5|delay_cnt[10]             ; SEG_D:inst5|delay_cnt[10]             ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.039      ;
; 0.745 ; I2C_READ:inst3|timer_cnt[11]          ; I2C_READ:inst3|timer_cnt[11]          ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.038      ;
; 0.745 ; I2C_READ:inst3|timer_cnt[6]           ; I2C_READ:inst3|timer_cnt[6]           ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.038      ;
; 0.746 ; acionamento_buzz:inst6|q[16]          ; acionamento_buzz:inst6|q[16]          ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 1.038      ;
; 0.746 ; acionamento_buzz:inst6|q[18]          ; acionamento_buzz:inst6|q[18]          ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 1.038      ;
; 0.746 ; acionamento_buzz:inst6|frequencia[13] ; acionamento_buzz:inst6|frequencia[13] ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.039      ;
; 0.746 ; acionamento_buzz:inst6|frequencia[6]  ; acionamento_buzz:inst6|frequencia[6]  ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 1.038      ;
; 0.746 ; acionamento_buzz:inst6|frequencia[7]  ; acionamento_buzz:inst6|frequencia[7]  ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 1.038      ;
; 0.746 ; acionamento_buzz:inst6|frequencia[8]  ; acionamento_buzz:inst6|frequencia[8]  ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 1.038      ;
; 0.746 ; SEG_D:inst5|delay_cnt[12]             ; SEG_D:inst5|delay_cnt[12]             ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.040      ;
; 0.746 ; SEG_D:inst5|delay_cnt[2]              ; SEG_D:inst5|delay_cnt[2]              ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.040      ;
; 0.746 ; I2C_READ:inst3|timer_cnt[9]           ; I2C_READ:inst3|timer_cnt[9]           ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.039      ;
; 0.747 ; acionamento_buzz:inst6|q[5]           ; acionamento_buzz:inst6|q[5]           ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.041      ;
; 0.747 ; acionamento_buzz:inst6|q[17]          ; acionamento_buzz:inst6|q[17]          ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 1.039      ;
; 0.747 ; acionamento_buzz:inst6|frequencia[17] ; acionamento_buzz:inst6|frequencia[17] ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; acionamento_buzz:inst6|frequencia[20] ; acionamento_buzz:inst6|frequencia[20] ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; acionamento_buzz:inst6|frequencia[4]  ; acionamento_buzz:inst6|frequencia[4]  ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 1.039      ;
; 0.748 ; acionamento_buzz:inst6|q[22]          ; acionamento_buzz:inst6|q[22]          ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 1.040      ;
; 0.748 ; I2C_READ:inst3|timer_cnt[5]           ; I2C_READ:inst3|timer_cnt[5]           ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.041      ;
; 0.749 ; acionamento_buzz:inst6|frequencia[3]  ; acionamento_buzz:inst6|frequencia[3]  ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 1.041      ;
; 0.749 ; acionamento_buzz:inst6|frequencia[21] ; acionamento_buzz:inst6|frequencia[21] ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.042      ;
; 0.749 ; acionamento_buzz:inst6|frequencia[23] ; acionamento_buzz:inst6|frequencia[23] ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.042      ;
; 0.750 ; acionamento_buzz:inst6|q[21]          ; acionamento_buzz:inst6|q[21]          ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 1.042      ;
; 0.750 ; acionamento_buzz:inst6|q[19]          ; acionamento_buzz:inst6|q[19]          ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 1.042      ;
; 0.750 ; acionamento_buzz:inst6|q[23]          ; acionamento_buzz:inst6|q[23]          ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 1.042      ;
; 0.756 ; I2C_READ:inst3|state.NACK             ; I2C_READ:inst3|state.STOP             ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.049      ;
; 0.759 ; LCD_FPGA:inst|count[0]                ; LCD_FPGA:inst|count[0]                ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.053      ;
; 0.760 ; acionamento_buzz:inst6|q[2]           ; acionamento_buzz:inst6|q[2]           ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.054      ;
; 0.762 ; acionamento_buzz:inst6|q[4]           ; acionamento_buzz:inst6|q[4]           ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.056      ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'LCD_FPGA:inst|E'                                                                                                                      ;
+-------+---------------------------------------+---------------------------------------+-----------------+-----------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+-----------------+-----------------+--------------+------------+------------+
; 0.492 ; LCD_FPGA:inst|pr_state.FunctionSetl   ; LCD_FPGA:inst|pr_state.FunctionSet2   ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.082      ; 0.786      ;
; 0.501 ; LCD_FPGA:inst|pr_state.FunctionSet6   ; LCD_FPGA:inst|pr_state.FunctionSet7   ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.082      ; 0.795      ;
; 0.509 ; LCD_FPGA:inst|pr_state.FunctionSet8   ; LCD_FPGA:inst|pr_state.FunctionSet9   ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.082      ; 0.803      ;
; 0.509 ; LCD_FPGA:inst|pr_state.FunctionSet4   ; LCD_FPGA:inst|pr_state.FunctionSet5   ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.082      ; 0.803      ;
; 0.524 ; LCD_FPGA:inst|pr_state.FunctionSet3   ; LCD_FPGA:inst|pr_state.FunctionSet4   ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.082      ; 0.818      ;
; 0.525 ; LCD_FPGA:inst|pr_state.FunctionSet7   ; LCD_FPGA:inst|pr_state.FunctionSet8   ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.082      ; 0.819      ;
; 0.550 ; LCD_FPGA:inst|pr_state.WriteData11    ; LCD_FPGA:inst|pr_state.WriteData12    ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.082      ; 0.844      ;
; 0.679 ; LCD_FPGA:inst|pr_state.FunctionSet10  ; LCD_FPGA:inst|pr_state.FunctionSet11  ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.080      ; 0.971      ;
; 0.696 ; LCD_FPGA:inst|pr_state.FunctionSet2   ; LCD_FPGA:inst|pr_state.FunctionSet3   ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.082      ; 0.990      ;
; 0.699 ; LCD_FPGA:inst|pr_state.WriteData8     ; LCD_FPGA:inst|pr_state.WriteData9     ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.082      ; 0.993      ;
; 0.701 ; LCD_FPGA:inst|pr_state.FunctionSet14  ; LCD_FPGA:inst|pr_state.FunctionSet15  ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.081      ; 0.994      ;
; 0.706 ; LCD_FPGA:inst|pr_state.DisplayControl ; LCD_FPGA:inst|pr_state.EntryMode      ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.081      ; 0.999      ;
; 0.706 ; LCD_FPGA:inst|pr_state.FunctionSet11  ; LCD_FPGA:inst|pr_state.FunctionSet12  ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.081      ; 0.999      ;
; 0.706 ; LCD_FPGA:inst|pr_state.FunctionSet5   ; LCD_FPGA:inst|pr_state.FunctionSet6   ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.082      ; 1.000      ;
; 0.708 ; LCD_FPGA:inst|pr_state.FunctionSet13  ; LCD_FPGA:inst|pr_state.FunctionSet14  ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.081      ; 1.001      ;
; 0.708 ; LCD_FPGA:inst|pr_state.FunctionSet9   ; LCD_FPGA:inst|pr_state.FunctionSet10  ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.082      ; 1.002      ;
; 0.717 ; LCD_FPGA:inst|pr_state.EntryMode      ; LCD_FPGA:inst|pr_state.SetAddress1    ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.083      ; 1.012      ;
; 0.720 ; LCD_FPGA:inst|pr_state.FunctionSet12  ; LCD_FPGA:inst|pr_state.FunctionSet13  ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.082      ; 1.014      ;
; 0.722 ; LCD_FPGA:inst|pr_state.WriteData9     ; LCD_FPGA:inst|pr_state.WriteData10    ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.082      ; 1.016      ;
; 0.725 ; LCD_FPGA:inst|pr_state.ClearDisplay   ; LCD_FPGA:inst|pr_state.DisplayControl ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.081      ; 1.018      ;
; 0.732 ; LCD_FPGA:inst|pr_state.WriteData2     ; LCD_FPGA:inst|pr_state.WriteData3     ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.081      ; 1.025      ;
; 0.736 ; LCD_FPGA:inst|pr_state.WriteData10    ; LCD_FPGA:inst|pr_state.WriteData11    ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.082      ; 1.030      ;
; 0.739 ; LCD_FPGA:inst|pr_state.WriteData14    ; LCD_FPGA:inst|pr_state.WriteData15    ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.081      ; 1.032      ;
; 0.754 ; LCD_FPGA:inst|pr_state.WriteData12    ; LCD_FPGA:inst|pr_state.WriteData13    ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.082      ; 1.048      ;
; 0.897 ; LCD_FPGA:inst|pr_state.ReturnHome     ; LCD_FPGA:inst|pr_state.WriteData1     ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.082      ; 1.191      ;
; 0.901 ; LCD_FPGA:inst|pr_state.WriteData4     ; LCD_FPGA:inst|pr_state.WriteData5     ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.081      ; 1.194      ;
; 0.902 ; LCD_FPGA:inst|pr_state.FunctionSet15  ; LCD_FPGA:inst|pr_state.ClearDisplay   ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.081      ; 1.195      ;
; 0.907 ; LCD_FPGA:inst|pr_state.WriteData7     ; LCD_FPGA:inst|pr_state.WriteData8     ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.081      ; 1.200      ;
; 0.917 ; LCD_FPGA:inst|pr_state.WriteData5     ; LCD_FPGA:inst|pr_state.WriteData6     ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.081      ; 1.210      ;
; 0.924 ; LCD_FPGA:inst|pr_state.WriteData3     ; LCD_FPGA:inst|pr_state.WriteData4     ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.081      ; 1.217      ;
; 0.937 ; LCD_FPGA:inst|pr_state.SetAddress1    ; LCD_FPGA:inst|pr_state.WriteData1     ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.082      ; 1.231      ;
; 0.939 ; LCD_FPGA:inst|pr_state.WriteData6     ; LCD_FPGA:inst|pr_state.WriteData7     ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.081      ; 1.232      ;
; 0.944 ; LCD_FPGA:inst|pr_state.WriteData13    ; LCD_FPGA:inst|pr_state.WriteData14    ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.082      ; 1.238      ;
; 0.944 ; LCD_FPGA:inst|pr_state.WriteData1     ; LCD_FPGA:inst|pr_state.WriteData2     ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.080      ; 1.236      ;
; 0.983 ; LCD_FPGA:inst|pr_state.WriteData15    ; LCD_FPGA:inst|pr_state.ReturnHome     ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.083      ; 1.278      ;
+-------+---------------------------------------+---------------------------------------+-----------------+-----------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                               ;
+------------+-----------------+-----------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name      ; Note                                           ;
+------------+-----------------+-----------------+------------------------------------------------+
; 185.08 MHz ; 185.08 MHz      ; clk_in          ;                                                ;
; 762.78 MHz ; 402.09 MHz      ; LCD_FPGA:inst|E ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+-----------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------+
; Slow 1200mV 0C Model Setup Summary       ;
+-----------------+--------+---------------+
; Clock           ; Slack  ; End Point TNS ;
+-----------------+--------+---------------+
; clk_in          ; -4.403 ; -345.241      ;
; LCD_FPGA:inst|E ; -0.311 ; -4.151        ;
+-----------------+--------+---------------+


+-----------------------------------------+
; Slow 1200mV 0C Model Hold Summary       ;
+-----------------+-------+---------------+
; Clock           ; Slack ; End Point TNS ;
+-----------------+-------+---------------+
; clk_in          ; 0.382 ; 0.000         ;
; LCD_FPGA:inst|E ; 0.457 ; 0.000         ;
+-----------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-----------------+--------+-----------------------+
; Clock           ; Slack  ; End Point TNS         ;
+-----------------+--------+-----------------------+
; clk_in          ; -3.000 ; -221.589              ;
; LCD_FPGA:inst|E ; -1.487 ; -52.045               ;
+-----------------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_in'                                                                                                       ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -4.403 ; LCD_FPGA:inst|count[0]       ; LCD_FPGA:inst|E              ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 5.333      ;
; -4.335 ; LCD_FPGA:inst|count[1]       ; LCD_FPGA:inst|E              ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 5.265      ;
; -4.278 ; LCD_FPGA:inst|count[2]       ; LCD_FPGA:inst|E              ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 5.208      ;
; -4.117 ; LCD_FPGA:inst|count[3]       ; LCD_FPGA:inst|E              ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 5.047      ;
; -4.111 ; LCD_FPGA:inst|count[4]       ; LCD_FPGA:inst|E              ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 5.040      ;
; -3.959 ; LCD_FPGA:inst|count[6]       ; LCD_FPGA:inst|E              ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 4.888      ;
; -3.952 ; LCD_FPGA:inst|count[5]       ; LCD_FPGA:inst|E              ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 4.882      ;
; -3.893 ; LCD_FPGA:inst|count[8]       ; LCD_FPGA:inst|E              ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 4.822      ;
; -3.838 ; LCD_FPGA:inst|count[0]       ; LCD_FPGA:inst|count[6]       ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 4.768      ;
; -3.834 ; LCD_FPGA:inst|count[9]       ; LCD_FPGA:inst|E              ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 4.763      ;
; -3.830 ; LCD_FPGA:inst|count[7]       ; LCD_FPGA:inst|E              ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 4.760      ;
; -3.798 ; LCD_FPGA:inst|count[4]       ; LCD_FPGA:inst|count[6]       ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 4.727      ;
; -3.725 ; I2C_READ:inst3|scl_cnt[1]    ; I2C_READ:inst3|timer_cnt[20] ; clk_in       ; clk_in      ; 1.000        ; -0.547     ; 4.180      ;
; -3.717 ; LCD_FPGA:inst|count[1]       ; LCD_FPGA:inst|count[6]       ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 4.647      ;
; -3.713 ; LCD_FPGA:inst|count[2]       ; LCD_FPGA:inst|count[6]       ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 4.643      ;
; -3.664 ; LCD_FPGA:inst|count[6]       ; LCD_FPGA:inst|count[6]       ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 4.593      ;
; -3.630 ; LCD_FPGA:inst|count[0]       ; LCD_FPGA:inst|count[9]       ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 4.560      ;
; -3.630 ; LCD_FPGA:inst|count[0]       ; LCD_FPGA:inst|count[8]       ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 4.560      ;
; -3.598 ; LCD_FPGA:inst|count[8]       ; LCD_FPGA:inst|count[6]       ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 4.527      ;
; -3.590 ; LCD_FPGA:inst|count[4]       ; LCD_FPGA:inst|count[9]       ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 4.519      ;
; -3.590 ; LCD_FPGA:inst|count[4]       ; LCD_FPGA:inst|count[8]       ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 4.519      ;
; -3.588 ; LCD_FPGA:inst|count[3]       ; LCD_FPGA:inst|count[6]       ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 4.518      ;
; -3.574 ; LCD_FPGA:inst|count[11]      ; LCD_FPGA:inst|E              ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 4.504      ;
; -3.527 ; I2C_READ:inst3|scl_cnt[1]    ; I2C_READ:inst3|timer_cnt[19] ; clk_in       ; clk_in      ; 1.000        ; -0.547     ; 3.982      ;
; -3.522 ; LCD_FPGA:inst|count[1]       ; LCD_FPGA:inst|count[9]       ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 4.452      ;
; -3.522 ; LCD_FPGA:inst|count[1]       ; LCD_FPGA:inst|count[8]       ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 4.452      ;
; -3.505 ; LCD_FPGA:inst|count[2]       ; LCD_FPGA:inst|count[9]       ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 4.435      ;
; -3.505 ; LCD_FPGA:inst|count[2]       ; LCD_FPGA:inst|count[8]       ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 4.435      ;
; -3.504 ; I2C_READ:inst3|scl_cnt[1]    ; I2C_READ:inst3|timer_cnt[25] ; clk_in       ; clk_in      ; 1.000        ; -0.546     ; 3.960      ;
; -3.488 ; LCD_FPGA:inst|count[10]      ; LCD_FPGA:inst|E              ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 4.418      ;
; -3.479 ; LCD_FPGA:inst|count[0]       ; LCD_FPGA:inst|count[4]       ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 4.409      ;
; -3.465 ; I2C_READ:inst3|scl_cnt[1]    ; I2C_READ:inst3|timer_cnt[21] ; clk_in       ; clk_in      ; 1.000        ; -0.547     ; 3.920      ;
; -3.463 ; LCD_FPGA:inst|count[5]       ; LCD_FPGA:inst|count[6]       ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 4.393      ;
; -3.456 ; LCD_FPGA:inst|count[6]       ; LCD_FPGA:inst|count[9]       ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 4.385      ;
; -3.456 ; LCD_FPGA:inst|count[6]       ; LCD_FPGA:inst|count[8]       ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 4.385      ;
; -3.452 ; I2C_READ:inst3|scl_cnt[1]    ; I2C_READ:inst3|timer_cnt[22] ; clk_in       ; clk_in      ; 1.000        ; -0.546     ; 3.908      ;
; -3.448 ; acionamento_buzz:inst6|q[0]  ; acionamento_buzz:inst6|q[21] ; clk_in       ; clk_in      ; 1.000        ; -0.552     ; 3.898      ;
; -3.448 ; acionamento_buzz:inst6|q[0]  ; acionamento_buzz:inst6|q[12] ; clk_in       ; clk_in      ; 1.000        ; -0.552     ; 3.898      ;
; -3.448 ; acionamento_buzz:inst6|q[0]  ; acionamento_buzz:inst6|q[13] ; clk_in       ; clk_in      ; 1.000        ; -0.552     ; 3.898      ;
; -3.448 ; acionamento_buzz:inst6|q[0]  ; acionamento_buzz:inst6|q[14] ; clk_in       ; clk_in      ; 1.000        ; -0.552     ; 3.898      ;
; -3.448 ; acionamento_buzz:inst6|q[0]  ; acionamento_buzz:inst6|q[15] ; clk_in       ; clk_in      ; 1.000        ; -0.552     ; 3.898      ;
; -3.448 ; acionamento_buzz:inst6|q[0]  ; acionamento_buzz:inst6|q[16] ; clk_in       ; clk_in      ; 1.000        ; -0.552     ; 3.898      ;
; -3.448 ; acionamento_buzz:inst6|q[0]  ; acionamento_buzz:inst6|q[17] ; clk_in       ; clk_in      ; 1.000        ; -0.552     ; 3.898      ;
; -3.448 ; acionamento_buzz:inst6|q[0]  ; acionamento_buzz:inst6|q[18] ; clk_in       ; clk_in      ; 1.000        ; -0.552     ; 3.898      ;
; -3.448 ; acionamento_buzz:inst6|q[0]  ; acionamento_buzz:inst6|q[19] ; clk_in       ; clk_in      ; 1.000        ; -0.552     ; 3.898      ;
; -3.448 ; acionamento_buzz:inst6|q[0]  ; acionamento_buzz:inst6|q[20] ; clk_in       ; clk_in      ; 1.000        ; -0.552     ; 3.898      ;
; -3.448 ; acionamento_buzz:inst6|q[0]  ; acionamento_buzz:inst6|q[23] ; clk_in       ; clk_in      ; 1.000        ; -0.552     ; 3.898      ;
; -3.448 ; acionamento_buzz:inst6|q[0]  ; acionamento_buzz:inst6|q[22] ; clk_in       ; clk_in      ; 1.000        ; -0.552     ; 3.898      ;
; -3.411 ; LCD_FPGA:inst|count[1]       ; LCD_FPGA:inst|count[4]       ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 4.341      ;
; -3.402 ; I2C_READ:inst3|scl_cnt[1]    ; I2C_READ:inst3|timer_cnt[17] ; clk_in       ; clk_in      ; 1.000        ; -0.547     ; 3.857      ;
; -3.393 ; LCD_FPGA:inst|count[3]       ; LCD_FPGA:inst|count[9]       ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 4.323      ;
; -3.393 ; LCD_FPGA:inst|count[3]       ; LCD_FPGA:inst|count[8]       ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 4.323      ;
; -3.390 ; LCD_FPGA:inst|count[8]       ; LCD_FPGA:inst|count[9]       ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 4.319      ;
; -3.390 ; LCD_FPGA:inst|count[8]       ; LCD_FPGA:inst|count[8]       ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 4.319      ;
; -3.380 ; I2C_READ:inst3|scl_cnt[0]    ; I2C_READ:inst3|timer_cnt[20] ; clk_in       ; clk_in      ; 1.000        ; -0.547     ; 3.835      ;
; -3.379 ; I2C_READ:inst3|scl_cnt[1]    ; I2C_READ:inst3|timer_cnt[23] ; clk_in       ; clk_in      ; 1.000        ; -0.546     ; 3.835      ;
; -3.373 ; LCD_FPGA:inst|count[14]      ; LCD_FPGA:inst|E              ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 4.302      ;
; -3.354 ; LCD_FPGA:inst|count[2]       ; LCD_FPGA:inst|count[4]       ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 4.284      ;
; -3.341 ; LCD_FPGA:inst|count[7]       ; LCD_FPGA:inst|count[6]       ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 4.271      ;
; -3.336 ; LCD_FPGA:inst|count[9]       ; LCD_FPGA:inst|count[6]       ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 4.265      ;
; -3.315 ; LCD_FPGA:inst|count[0]       ; LCD_FPGA:inst|count[14]      ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 4.245      ;
; -3.314 ; LCD_FPGA:inst|count[0]       ; LCD_FPGA:inst|count[15]      ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 4.244      ;
; -3.301 ; LCD_FPGA:inst|count[1]       ; LCD_FPGA:inst|count[15]      ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 4.231      ;
; -3.294 ; LCD_FPGA:inst|count[12]      ; LCD_FPGA:inst|E              ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 4.224      ;
; -3.271 ; LCD_FPGA:inst|count[4]       ; LCD_FPGA:inst|count[15]      ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 4.200      ;
; -3.268 ; LCD_FPGA:inst|count[5]       ; LCD_FPGA:inst|count[9]       ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 4.198      ;
; -3.268 ; LCD_FPGA:inst|count[5]       ; LCD_FPGA:inst|count[8]       ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 4.198      ;
; -3.241 ; LCD_FPGA:inst|count[1]       ; LCD_FPGA:inst|count[14]      ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 4.171      ;
; -3.193 ; LCD_FPGA:inst|count[3]       ; LCD_FPGA:inst|count[4]       ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 4.123      ;
; -3.190 ; LCD_FPGA:inst|count[2]       ; LCD_FPGA:inst|count[14]      ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 4.120      ;
; -3.189 ; LCD_FPGA:inst|count[2]       ; LCD_FPGA:inst|count[15]      ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 4.119      ;
; -3.184 ; I2C_READ:inst3|scl_cnt[1]    ; I2C_READ:inst3|timer_cnt[24] ; clk_in       ; clk_in      ; 1.000        ; -0.546     ; 3.640      ;
; -3.182 ; I2C_READ:inst3|scl_cnt[0]    ; I2C_READ:inst3|timer_cnt[19] ; clk_in       ; clk_in      ; 1.000        ; -0.547     ; 3.637      ;
; -3.172 ; LCD_FPGA:inst|count[3]       ; LCD_FPGA:inst|count[15]      ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 4.102      ;
; -3.168 ; LCD_FPGA:inst|count[13]      ; LCD_FPGA:inst|E              ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 4.098      ;
; -3.166 ; I2C_READ:inst3|scl_cnt[1]    ; I2C_READ:inst3|timer_cnt[14] ; clk_in       ; clk_in      ; 1.000        ; -0.547     ; 3.621      ;
; -3.159 ; I2C_READ:inst3|scl_cnt[0]    ; I2C_READ:inst3|timer_cnt[25] ; clk_in       ; clk_in      ; 1.000        ; -0.546     ; 3.615      ;
; -3.150 ; LCD_FPGA:inst|count[9]       ; LCD_FPGA:inst|count[9]       ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 4.079      ;
; -3.150 ; LCD_FPGA:inst|count[9]       ; LCD_FPGA:inst|count[8]       ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 4.079      ;
; -3.149 ; I2C_READ:inst3|scl_cnt[1]    ; I2C_READ:inst3|timer_cnt[13] ; clk_in       ; clk_in      ; 1.000        ; -0.547     ; 3.604      ;
; -3.146 ; LCD_FPGA:inst|count[7]       ; LCD_FPGA:inst|count[9]       ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 4.076      ;
; -3.146 ; LCD_FPGA:inst|count[7]       ; LCD_FPGA:inst|count[8]       ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 4.076      ;
; -3.137 ; LCD_FPGA:inst|count[6]       ; LCD_FPGA:inst|count[15]      ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 4.066      ;
; -3.130 ; I2C_READ:inst3|scl_cnt[1]    ; I2C_READ:inst3|timer_cnt[15] ; clk_in       ; clk_in      ; 1.000        ; -0.547     ; 3.585      ;
; -3.120 ; I2C_READ:inst3|scl_cnt[0]    ; I2C_READ:inst3|timer_cnt[21] ; clk_in       ; clk_in      ; 1.000        ; -0.547     ; 3.575      ;
; -3.113 ; I2C_READ:inst3|timer_cnt[2]  ; I2C_READ:inst3|timer_cnt[19] ; clk_in       ; clk_in      ; 1.000        ; -0.548     ; 3.567      ;
; -3.108 ; acionamento_buzz:inst6|q[15] ; acionamento_buzz:inst6|q[21] ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 4.037      ;
; -3.108 ; acionamento_buzz:inst6|q[15] ; acionamento_buzz:inst6|q[12] ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 4.037      ;
; -3.108 ; acionamento_buzz:inst6|q[15] ; acionamento_buzz:inst6|q[13] ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 4.037      ;
; -3.108 ; acionamento_buzz:inst6|q[15] ; acionamento_buzz:inst6|q[14] ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 4.037      ;
; -3.108 ; acionamento_buzz:inst6|q[15] ; acionamento_buzz:inst6|q[15] ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 4.037      ;
; -3.108 ; acionamento_buzz:inst6|q[15] ; acionamento_buzz:inst6|q[16] ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 4.037      ;
; -3.108 ; acionamento_buzz:inst6|q[15] ; acionamento_buzz:inst6|q[17] ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 4.037      ;
; -3.108 ; acionamento_buzz:inst6|q[15] ; acionamento_buzz:inst6|q[18] ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 4.037      ;
; -3.108 ; acionamento_buzz:inst6|q[15] ; acionamento_buzz:inst6|q[19] ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 4.037      ;
; -3.108 ; acionamento_buzz:inst6|q[15] ; acionamento_buzz:inst6|q[20] ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 4.037      ;
; -3.108 ; acionamento_buzz:inst6|q[15] ; acionamento_buzz:inst6|q[23] ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 4.037      ;
; -3.108 ; acionamento_buzz:inst6|q[15] ; acionamento_buzz:inst6|q[22] ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 4.037      ;
; -3.107 ; I2C_READ:inst3|data_cnt[2]   ; I2C_READ:inst3|sda_r         ; clk_in       ; clk_in      ; 1.000        ; -0.072     ; 4.037      ;
; -3.107 ; I2C_READ:inst3|scl_cnt[0]    ; I2C_READ:inst3|timer_cnt[22] ; clk_in       ; clk_in      ; 1.000        ; -0.546     ; 3.563      ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'LCD_FPGA:inst|E'                                                                                                                       ;
+--------+---------------------------------------+---------------------------------------+-----------------+-----------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+-----------------+-----------------+--------------+------------+------------+
; -0.311 ; LCD_FPGA:inst|pr_state.SetAddress1    ; LCD_FPGA:inst|pr_state.WriteData1     ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.073     ; 1.240      ;
; -0.308 ; LCD_FPGA:inst|pr_state.WriteData15    ; LCD_FPGA:inst|pr_state.ReturnHome     ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.073     ; 1.237      ;
; -0.272 ; LCD_FPGA:inst|pr_state.WriteData1     ; LCD_FPGA:inst|pr_state.WriteData2     ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.073     ; 1.201      ;
; -0.269 ; LCD_FPGA:inst|pr_state.WriteData13    ; LCD_FPGA:inst|pr_state.WriteData14    ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.072     ; 1.199      ;
; -0.264 ; LCD_FPGA:inst|pr_state.WriteData6     ; LCD_FPGA:inst|pr_state.WriteData7     ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.073     ; 1.193      ;
; -0.264 ; LCD_FPGA:inst|pr_state.ReturnHome     ; LCD_FPGA:inst|pr_state.WriteData1     ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.073     ; 1.193      ;
; -0.244 ; LCD_FPGA:inst|pr_state.WriteData3     ; LCD_FPGA:inst|pr_state.WriteData4     ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.073     ; 1.173      ;
; -0.243 ; LCD_FPGA:inst|pr_state.WriteData5     ; LCD_FPGA:inst|pr_state.WriteData6     ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.073     ; 1.172      ;
; -0.230 ; LCD_FPGA:inst|pr_state.WriteData7     ; LCD_FPGA:inst|pr_state.WriteData8     ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.074     ; 1.158      ;
; -0.228 ; LCD_FPGA:inst|pr_state.FunctionSet15  ; LCD_FPGA:inst|pr_state.ClearDisplay   ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.073     ; 1.157      ;
; -0.227 ; LCD_FPGA:inst|pr_state.WriteData4     ; LCD_FPGA:inst|pr_state.WriteData5     ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.073     ; 1.156      ;
; -0.144 ; LCD_FPGA:inst|pr_state.WriteData12    ; LCD_FPGA:inst|pr_state.WriteData13    ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.073     ; 1.073      ;
; -0.131 ; LCD_FPGA:inst|pr_state.WriteData10    ; LCD_FPGA:inst|pr_state.WriteData11    ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.073     ; 1.060      ;
; -0.119 ; LCD_FPGA:inst|pr_state.WriteData14    ; LCD_FPGA:inst|pr_state.WriteData15    ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.073     ; 1.048      ;
; -0.110 ; LCD_FPGA:inst|pr_state.WriteData2     ; LCD_FPGA:inst|pr_state.WriteData3     ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.073     ; 1.039      ;
; -0.097 ; LCD_FPGA:inst|pr_state.ClearDisplay   ; LCD_FPGA:inst|pr_state.DisplayControl ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.073     ; 1.026      ;
; -0.095 ; LCD_FPGA:inst|pr_state.WriteData9     ; LCD_FPGA:inst|pr_state.WriteData10    ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.073     ; 1.024      ;
; -0.089 ; LCD_FPGA:inst|pr_state.FunctionSet13  ; LCD_FPGA:inst|pr_state.FunctionSet14  ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.073     ; 1.018      ;
; -0.088 ; LCD_FPGA:inst|pr_state.FunctionSet9   ; LCD_FPGA:inst|pr_state.FunctionSet10  ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.073     ; 1.017      ;
; -0.088 ; LCD_FPGA:inst|pr_state.FunctionSet5   ; LCD_FPGA:inst|pr_state.FunctionSet6   ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.073     ; 1.017      ;
; -0.086 ; LCD_FPGA:inst|pr_state.FunctionSet12  ; LCD_FPGA:inst|pr_state.FunctionSet13  ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.072     ; 1.016      ;
; -0.085 ; LCD_FPGA:inst|pr_state.DisplayControl ; LCD_FPGA:inst|pr_state.EntryMode      ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.073     ; 1.014      ;
; -0.077 ; LCD_FPGA:inst|pr_state.EntryMode      ; LCD_FPGA:inst|pr_state.SetAddress1    ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.073     ; 1.006      ;
; -0.076 ; LCD_FPGA:inst|pr_state.FunctionSet14  ; LCD_FPGA:inst|pr_state.FunctionSet15  ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.073     ; 1.005      ;
; -0.075 ; LCD_FPGA:inst|pr_state.WriteData8     ; LCD_FPGA:inst|pr_state.WriteData9     ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.073     ; 1.004      ;
; -0.075 ; LCD_FPGA:inst|pr_state.FunctionSet11  ; LCD_FPGA:inst|pr_state.FunctionSet12  ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.074     ; 1.003      ;
; -0.071 ; LCD_FPGA:inst|pr_state.FunctionSet2   ; LCD_FPGA:inst|pr_state.FunctionSet3   ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.073     ; 1.000      ;
; -0.049 ; LCD_FPGA:inst|pr_state.FunctionSet10  ; LCD_FPGA:inst|pr_state.FunctionSet11  ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.073     ; 0.978      ;
; 0.080  ; LCD_FPGA:inst|pr_state.WriteData11    ; LCD_FPGA:inst|pr_state.WriteData12    ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.073     ; 0.849      ;
; 0.101  ; LCD_FPGA:inst|pr_state.FunctionSetl   ; LCD_FPGA:inst|pr_state.FunctionSet2   ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.073     ; 0.828      ;
; 0.111  ; LCD_FPGA:inst|pr_state.FunctionSet7   ; LCD_FPGA:inst|pr_state.FunctionSet8   ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.073     ; 0.818      ;
; 0.113  ; LCD_FPGA:inst|pr_state.FunctionSet3   ; LCD_FPGA:inst|pr_state.FunctionSet4   ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.073     ; 0.816      ;
; 0.120  ; LCD_FPGA:inst|pr_state.FunctionSet4   ; LCD_FPGA:inst|pr_state.FunctionSet5   ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.073     ; 0.809      ;
; 0.123  ; LCD_FPGA:inst|pr_state.FunctionSet8   ; LCD_FPGA:inst|pr_state.FunctionSet9   ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.073     ; 0.806      ;
; 0.133  ; LCD_FPGA:inst|pr_state.FunctionSet6   ; LCD_FPGA:inst|pr_state.FunctionSet7   ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.073     ; 0.796      ;
+--------+---------------------------------------+---------------------------------------+-----------------+-----------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_in'                                                                                                                         ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.382 ; SEG_D:inst5|delay_cnt[0]              ; SEG_D:inst5|delay_cnt[0]              ; clk_in       ; clk_in      ; 0.000        ; 0.092      ; 0.669      ;
; 0.383 ; I2C_READ:inst3|state.IDLE             ; I2C_READ:inst3|state.IDLE             ; clk_in       ; clk_in      ; 0.000        ; 0.091      ; 0.669      ;
; 0.398 ; acionamento_buzz:inst6|q[0]           ; acionamento_buzz:inst6|q[0]           ; clk_in       ; clk_in      ; 0.000        ; 0.091      ; 0.684      ;
; 0.400 ; SEG_D:inst5|disp_dat[1]               ; SEG_D:inst5|disp_dat[1]               ; clk_in       ; clk_in      ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; SEG_D:inst5|disp_dat[0]               ; SEG_D:inst5|disp_dat[0]               ; clk_in       ; clk_in      ; 0.000        ; 0.074      ; 0.669      ;
; 0.401 ; I2C_READ:inst3|data_r[7]              ; I2C_READ:inst3|data_r[7]              ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; acionamento_buzz:inst6|aux2           ; acionamento_buzz:inst6|aux2           ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; I2C_READ:inst3|scl                    ; I2C_READ:inst3|scl                    ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; I2C_READ:inst3|state.ACK2             ; I2C_READ:inst3|state.ACK2             ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; I2C_READ:inst3|state.READ1            ; I2C_READ:inst3|state.READ1            ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; I2C_READ:inst3|state.ACK1             ; I2C_READ:inst3|state.ACK1             ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; I2C_READ:inst3|state.READ2            ; I2C_READ:inst3|state.READ2            ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; I2C_READ:inst3|state.NACK             ; I2C_READ:inst3|state.NACK             ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; I2C_READ:inst3|state.START            ; I2C_READ:inst3|state.START            ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; I2C_READ:inst3|state.STOP             ; I2C_READ:inst3|state.STOP             ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; acionamento_buzz:inst6|aux            ; acionamento_buzz:inst6|aux            ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; I2C_READ:inst3|address_reg[0]         ; I2C_READ:inst3|address_reg[0]         ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; I2C_READ:inst3|data_r[8]              ; I2C_READ:inst3|data_r[8]              ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; I2C_READ:inst3|data_r[9]              ; I2C_READ:inst3|data_r[9]              ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; I2C_READ:inst3|data_r[10]             ; I2C_READ:inst3|data_r[10]             ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; I2C_READ:inst3|data_r[11]             ; I2C_READ:inst3|data_r[11]             ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; I2C_READ:inst3|data_r[14]             ; I2C_READ:inst3|data_r[14]             ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; I2C_READ:inst3|data_r[13]             ; I2C_READ:inst3|data_r[13]             ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; I2C_READ:inst3|data_r[12]             ; I2C_READ:inst3|data_r[12]             ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; I2C_READ:inst3|data_cnt[3]            ; I2C_READ:inst3|data_cnt[3]            ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; I2C_READ:inst3|data_cnt[2]            ; I2C_READ:inst3|data_cnt[2]            ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; I2C_READ:inst3|data_cnt[1]            ; I2C_READ:inst3|data_cnt[1]            ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; I2C_READ:inst3|state.ADDRESS          ; I2C_READ:inst3|state.ADDRESS          ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 0.669      ;
; 0.417 ; acionamento_buzz:inst6|frequencia[0]  ; acionamento_buzz:inst6|frequencia[0]  ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 0.684      ;
; 0.417 ; I2C_READ:inst3|data_cnt[0]            ; I2C_READ:inst3|data_cnt[0]            ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 0.684      ;
; 0.468 ; SEG_D:inst5|delay_cnt[16]             ; SEG_D:inst5|delay_cnt[16]             ; clk_in       ; clk_in      ; 0.000        ; 0.074      ; 0.737      ;
; 0.476 ; I2C_READ:inst3|scl_cnt[6]             ; I2C_READ:inst3|cnt.001                ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 0.743      ;
; 0.481 ; I2C_READ:inst3|scl_cnt[6]             ; I2C_READ:inst3|cnt.011                ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 0.748      ;
; 0.492 ; I2C_READ:inst3|data_cnt[0]            ; I2C_READ:inst3|data_cnt[2]            ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 0.759      ;
; 0.498 ; I2C_READ:inst3|scl_cnt[6]             ; I2C_READ:inst3|cnt.010                ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 0.765      ;
; 0.503 ; I2C_READ:inst3|scl_cnt[6]             ; I2C_READ:inst3|cnt.000                ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 0.770      ;
; 0.506 ; I2C_READ:inst3|state.READ1            ; I2C_READ:inst3|state.ACK2             ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.774      ;
; 0.506 ; I2C_READ:inst3|state.ACK2             ; I2C_READ:inst3|state.READ2            ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.774      ;
; 0.682 ; LCD_FPGA:inst|count[13]               ; LCD_FPGA:inst|count[13]               ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.950      ;
; 0.682 ; LCD_FPGA:inst|count[3]                ; LCD_FPGA:inst|count[3]                ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.950      ;
; 0.683 ; LCD_FPGA:inst|count[11]               ; LCD_FPGA:inst|count[11]               ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.951      ;
; 0.683 ; LCD_FPGA:inst|count[5]                ; LCD_FPGA:inst|count[5]                ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.951      ;
; 0.684 ; LCD_FPGA:inst|count[1]                ; LCD_FPGA:inst|count[1]                ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.952      ;
; 0.686 ; LCD_FPGA:inst|count[7]                ; LCD_FPGA:inst|count[7]                ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.954      ;
; 0.686 ; I2C_READ:inst3|timer_cnt[2]           ; I2C_READ:inst3|timer_cnt[2]           ; clk_in       ; clk_in      ; 0.000        ; 0.091      ; 0.972      ;
; 0.687 ; LCD_FPGA:inst|count[2]                ; LCD_FPGA:inst|count[2]                ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.955      ;
; 0.688 ; LCD_FPGA:inst|count[12]               ; LCD_FPGA:inst|count[12]               ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.956      ;
; 0.688 ; LCD_FPGA:inst|count[10]               ; LCD_FPGA:inst|count[10]               ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.956      ;
; 0.688 ; SEG_D:inst5|delay_cnt[1]              ; SEG_D:inst5|delay_cnt[1]              ; clk_in       ; clk_in      ; 0.000        ; 0.092      ; 0.975      ;
; 0.688 ; I2C_READ:inst3|scl_cnt[2]             ; I2C_READ:inst3|scl_cnt[2]             ; clk_in       ; clk_in      ; 0.000        ; 0.092      ; 0.975      ;
; 0.689 ; SEG_D:inst5|delay_cnt[13]             ; SEG_D:inst5|delay_cnt[13]             ; clk_in       ; clk_in      ; 0.000        ; 0.074      ; 0.958      ;
; 0.689 ; SEG_D:inst5|delay_cnt[7]              ; SEG_D:inst5|delay_cnt[7]              ; clk_in       ; clk_in      ; 0.000        ; 0.074      ; 0.958      ;
; 0.689 ; SEG_D:inst5|delay_cnt[5]              ; SEG_D:inst5|delay_cnt[5]              ; clk_in       ; clk_in      ; 0.000        ; 0.074      ; 0.958      ;
; 0.689 ; I2C_READ:inst3|timer_cnt[10]          ; I2C_READ:inst3|timer_cnt[10]          ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.957      ;
; 0.691 ; acionamento_buzz:inst6|q[18]          ; acionamento_buzz:inst6|q[18]          ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.959      ;
; 0.691 ; acionamento_buzz:inst6|frequencia[12] ; acionamento_buzz:inst6|frequencia[12] ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.959      ;
; 0.691 ; acionamento_buzz:inst6|frequencia[18] ; acionamento_buzz:inst6|frequencia[18] ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.959      ;
; 0.691 ; SEG_D:inst5|delay_cnt[11]             ; SEG_D:inst5|delay_cnt[11]             ; clk_in       ; clk_in      ; 0.000        ; 0.074      ; 0.960      ;
; 0.691 ; SEG_D:inst5|delay_cnt[3]              ; SEG_D:inst5|delay_cnt[3]              ; clk_in       ; clk_in      ; 0.000        ; 0.074      ; 0.960      ;
; 0.691 ; I2C_READ:inst3|timer_cnt[8]           ; I2C_READ:inst3|timer_cnt[8]           ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.959      ;
; 0.692 ; acionamento_buzz:inst6|q[12]          ; acionamento_buzz:inst6|q[12]          ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.960      ;
; 0.692 ; acionamento_buzz:inst6|frequencia[11] ; acionamento_buzz:inst6|frequencia[11] ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 0.959      ;
; 0.693 ; acionamento_buzz:inst6|q[8]           ; acionamento_buzz:inst6|q[8]           ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 0.960      ;
; 0.693 ; acionamento_buzz:inst6|q[9]           ; acionamento_buzz:inst6|q[9]           ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 0.960      ;
; 0.693 ; acionamento_buzz:inst6|q[10]          ; acionamento_buzz:inst6|q[10]          ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 0.960      ;
; 0.693 ; acionamento_buzz:inst6|q[11]          ; acionamento_buzz:inst6|q[11]          ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 0.960      ;
; 0.693 ; acionamento_buzz:inst6|frequencia[14] ; acionamento_buzz:inst6|frequencia[14] ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.961      ;
; 0.693 ; acionamento_buzz:inst6|frequencia[2]  ; acionamento_buzz:inst6|frequencia[2]  ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 0.960      ;
; 0.693 ; acionamento_buzz:inst6|frequencia[7]  ; acionamento_buzz:inst6|frequencia[7]  ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 0.960      ;
; 0.693 ; acionamento_buzz:inst6|frequencia[8]  ; acionamento_buzz:inst6|frequencia[8]  ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 0.960      ;
; 0.693 ; acionamento_buzz:inst6|frequencia[10] ; acionamento_buzz:inst6|frequencia[10] ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 0.960      ;
; 0.694 ; acionamento_buzz:inst6|q[7]           ; acionamento_buzz:inst6|q[7]           ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 0.961      ;
; 0.694 ; acionamento_buzz:inst6|q[16]          ; acionamento_buzz:inst6|q[16]          ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.962      ;
; 0.694 ; acionamento_buzz:inst6|q[17]          ; acionamento_buzz:inst6|q[17]          ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.962      ;
; 0.694 ; acionamento_buzz:inst6|frequencia[4]  ; acionamento_buzz:inst6|frequencia[4]  ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 0.961      ;
; 0.694 ; acionamento_buzz:inst6|frequencia[9]  ; acionamento_buzz:inst6|frequencia[9]  ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 0.961      ;
; 0.694 ; I2C_READ:inst3|timer_cnt[11]          ; I2C_READ:inst3|timer_cnt[11]          ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.962      ;
; 0.694 ; I2C_READ:inst3|timer_cnt[6]           ; I2C_READ:inst3|timer_cnt[6]           ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.962      ;
; 0.695 ; acionamento_buzz:inst6|q[6]           ; acionamento_buzz:inst6|q[6]           ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 0.962      ;
; 0.695 ; acionamento_buzz:inst6|frequencia[13] ; acionamento_buzz:inst6|frequencia[13] ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.963      ;
; 0.695 ; acionamento_buzz:inst6|frequencia[17] ; acionamento_buzz:inst6|frequencia[17] ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.963      ;
; 0.695 ; acionamento_buzz:inst6|frequencia[6]  ; acionamento_buzz:inst6|frequencia[6]  ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 0.962      ;
; 0.695 ; SEG_D:inst5|delay_cnt[10]             ; SEG_D:inst5|delay_cnt[10]             ; clk_in       ; clk_in      ; 0.000        ; 0.074      ; 0.964      ;
; 0.695 ; SEG_D:inst5|delay_cnt[2]              ; SEG_D:inst5|delay_cnt[2]              ; clk_in       ; clk_in      ; 0.000        ; 0.074      ; 0.964      ;
; 0.695 ; I2C_READ:inst3|timer_cnt[9]           ; I2C_READ:inst3|timer_cnt[9]           ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.963      ;
; 0.696 ; acionamento_buzz:inst6|q[22]          ; acionamento_buzz:inst6|q[22]          ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.964      ;
; 0.696 ; acionamento_buzz:inst6|frequencia[20] ; acionamento_buzz:inst6|frequencia[20] ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.964      ;
; 0.696 ; acionamento_buzz:inst6|frequencia[23] ; acionamento_buzz:inst6|frequencia[23] ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.964      ;
; 0.696 ; SEG_D:inst5|delay_cnt[12]             ; SEG_D:inst5|delay_cnt[12]             ; clk_in       ; clk_in      ; 0.000        ; 0.074      ; 0.965      ;
; 0.696 ; I2C_READ:inst3|timer_cnt[5]           ; I2C_READ:inst3|timer_cnt[5]           ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.964      ;
; 0.697 ; acionamento_buzz:inst6|q[5]           ; acionamento_buzz:inst6|q[5]           ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 0.964      ;
; 0.697 ; acionamento_buzz:inst6|q[23]          ; acionamento_buzz:inst6|q[23]          ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.965      ;
; 0.698 ; acionamento_buzz:inst6|q[21]          ; acionamento_buzz:inst6|q[21]          ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.966      ;
; 0.698 ; acionamento_buzz:inst6|frequencia[21] ; acionamento_buzz:inst6|frequencia[21] ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.966      ;
; 0.699 ; acionamento_buzz:inst6|q[19]          ; acionamento_buzz:inst6|q[19]          ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.967      ;
; 0.699 ; acionamento_buzz:inst6|frequencia[3]  ; acionamento_buzz:inst6|frequencia[3]  ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 0.966      ;
; 0.705 ; I2C_READ:inst3|timer_cnt[16]          ; I2C_READ:inst3|timer_cnt[16]          ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 0.972      ;
; 0.705 ; I2C_READ:inst3|state.NACK             ; I2C_READ:inst3|state.STOP             ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.973      ;
; 0.706 ; acionamento_buzz:inst6|q[2]           ; acionamento_buzz:inst6|q[2]           ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; I2C_READ:inst3|timer_cnt[24]          ; I2C_READ:inst3|timer_cnt[24]          ; clk_in       ; clk_in      ; 0.000        ; 0.072      ; 0.973      ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'LCD_FPGA:inst|E'                                                                                                                       ;
+-------+---------------------------------------+---------------------------------------+-----------------+-----------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+-----------------+-----------------+--------------+------------+------------+
; 0.457 ; LCD_FPGA:inst|pr_state.FunctionSetl   ; LCD_FPGA:inst|pr_state.FunctionSet2   ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.073      ; 0.725      ;
; 0.471 ; LCD_FPGA:inst|pr_state.FunctionSet6   ; LCD_FPGA:inst|pr_state.FunctionSet7   ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.073      ; 0.739      ;
; 0.477 ; LCD_FPGA:inst|pr_state.FunctionSet8   ; LCD_FPGA:inst|pr_state.FunctionSet9   ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.073      ; 0.745      ;
; 0.479 ; LCD_FPGA:inst|pr_state.FunctionSet4   ; LCD_FPGA:inst|pr_state.FunctionSet5   ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.073      ; 0.747      ;
; 0.490 ; LCD_FPGA:inst|pr_state.FunctionSet3   ; LCD_FPGA:inst|pr_state.FunctionSet4   ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.073      ; 0.758      ;
; 0.491 ; LCD_FPGA:inst|pr_state.FunctionSet7   ; LCD_FPGA:inst|pr_state.FunctionSet8   ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.073      ; 0.759      ;
; 0.512 ; LCD_FPGA:inst|pr_state.WriteData11    ; LCD_FPGA:inst|pr_state.WriteData12    ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.073      ; 0.780      ;
; 0.600 ; LCD_FPGA:inst|pr_state.FunctionSet10  ; LCD_FPGA:inst|pr_state.FunctionSet11  ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.073      ; 0.868      ;
; 0.627 ; LCD_FPGA:inst|pr_state.FunctionSet11  ; LCD_FPGA:inst|pr_state.FunctionSet12  ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.072      ; 0.894      ;
; 0.642 ; LCD_FPGA:inst|pr_state.EntryMode      ; LCD_FPGA:inst|pr_state.SetAddress1    ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.073      ; 0.910      ;
; 0.642 ; LCD_FPGA:inst|pr_state.FunctionSet12  ; LCD_FPGA:inst|pr_state.FunctionSet13  ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.074      ; 0.911      ;
; 0.644 ; LCD_FPGA:inst|pr_state.FunctionSet2   ; LCD_FPGA:inst|pr_state.FunctionSet3   ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.073      ; 0.912      ;
; 0.646 ; LCD_FPGA:inst|pr_state.WriteData8     ; LCD_FPGA:inst|pr_state.WriteData9     ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.073      ; 0.914      ;
; 0.648 ; LCD_FPGA:inst|pr_state.FunctionSet14  ; LCD_FPGA:inst|pr_state.FunctionSet15  ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.073      ; 0.916      ;
; 0.653 ; LCD_FPGA:inst|pr_state.DisplayControl ; LCD_FPGA:inst|pr_state.EntryMode      ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.073      ; 0.921      ;
; 0.655 ; LCD_FPGA:inst|pr_state.FunctionSet5   ; LCD_FPGA:inst|pr_state.FunctionSet6   ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.073      ; 0.923      ;
; 0.656 ; LCD_FPGA:inst|pr_state.FunctionSet13  ; LCD_FPGA:inst|pr_state.FunctionSet14  ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.073      ; 0.924      ;
; 0.656 ; LCD_FPGA:inst|pr_state.FunctionSet9   ; LCD_FPGA:inst|pr_state.FunctionSet10  ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.073      ; 0.924      ;
; 0.666 ; LCD_FPGA:inst|pr_state.WriteData9     ; LCD_FPGA:inst|pr_state.WriteData10    ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.073      ; 0.934      ;
; 0.667 ; LCD_FPGA:inst|pr_state.ClearDisplay   ; LCD_FPGA:inst|pr_state.DisplayControl ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.073      ; 0.935      ;
; 0.675 ; LCD_FPGA:inst|pr_state.WriteData2     ; LCD_FPGA:inst|pr_state.WriteData3     ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.073      ; 0.943      ;
; 0.682 ; LCD_FPGA:inst|pr_state.WriteData14    ; LCD_FPGA:inst|pr_state.WriteData15    ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.073      ; 0.950      ;
; 0.686 ; LCD_FPGA:inst|pr_state.WriteData10    ; LCD_FPGA:inst|pr_state.WriteData11    ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.073      ; 0.954      ;
; 0.700 ; LCD_FPGA:inst|pr_state.WriteData12    ; LCD_FPGA:inst|pr_state.WriteData13    ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.073      ; 0.968      ;
; 0.818 ; LCD_FPGA:inst|pr_state.ReturnHome     ; LCD_FPGA:inst|pr_state.WriteData1     ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.073      ; 1.086      ;
; 0.833 ; LCD_FPGA:inst|pr_state.WriteData4     ; LCD_FPGA:inst|pr_state.WriteData5     ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.073      ; 1.101      ;
; 0.834 ; LCD_FPGA:inst|pr_state.FunctionSet15  ; LCD_FPGA:inst|pr_state.ClearDisplay   ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.073      ; 1.102      ;
; 0.838 ; LCD_FPGA:inst|pr_state.WriteData7     ; LCD_FPGA:inst|pr_state.WriteData8     ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.072      ; 1.105      ;
; 0.854 ; LCD_FPGA:inst|pr_state.WriteData5     ; LCD_FPGA:inst|pr_state.WriteData6     ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.073      ; 1.122      ;
; 0.860 ; LCD_FPGA:inst|pr_state.SetAddress1    ; LCD_FPGA:inst|pr_state.WriteData1     ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.073      ; 1.128      ;
; 0.861 ; LCD_FPGA:inst|pr_state.WriteData3     ; LCD_FPGA:inst|pr_state.WriteData4     ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.073      ; 1.129      ;
; 0.863 ; LCD_FPGA:inst|pr_state.WriteData1     ; LCD_FPGA:inst|pr_state.WriteData2     ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.073      ; 1.131      ;
; 0.876 ; LCD_FPGA:inst|pr_state.WriteData6     ; LCD_FPGA:inst|pr_state.WriteData7     ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.073      ; 1.144      ;
; 0.891 ; LCD_FPGA:inst|pr_state.WriteData13    ; LCD_FPGA:inst|pr_state.WriteData14    ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.074      ; 1.160      ;
; 0.904 ; LCD_FPGA:inst|pr_state.WriteData15    ; LCD_FPGA:inst|pr_state.ReturnHome     ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.073      ; 1.172      ;
+-------+---------------------------------------+---------------------------------------+-----------------+-----------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------+
; Fast 1200mV 0C Model Setup Summary       ;
+-----------------+--------+---------------+
; Clock           ; Slack  ; End Point TNS ;
+-----------------+--------+---------------+
; clk_in          ; -1.487 ; -79.757       ;
; LCD_FPGA:inst|E ; 0.387  ; 0.000         ;
+-----------------+--------+---------------+


+-----------------------------------------+
; Fast 1200mV 0C Model Hold Summary       ;
+-----------------+-------+---------------+
; Clock           ; Slack ; End Point TNS ;
+-----------------+-------+---------------+
; clk_in          ; 0.178 ; 0.000         ;
; LCD_FPGA:inst|E ; 0.195 ; 0.000         ;
+-----------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-----------------+--------+-----------------------+
; Clock           ; Slack  ; End Point TNS         ;
+-----------------+--------+-----------------------+
; clk_in          ; -3.000 ; -159.745              ;
; LCD_FPGA:inst|E ; -1.000 ; -35.000               ;
+-----------------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_in'                                                                                                      ;
+--------+-----------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -1.487 ; LCD_FPGA:inst|count[0]      ; LCD_FPGA:inst|E              ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 2.438      ;
; -1.476 ; LCD_FPGA:inst|count[1]      ; LCD_FPGA:inst|E              ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 2.427      ;
; -1.420 ; LCD_FPGA:inst|count[2]      ; LCD_FPGA:inst|E              ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 2.371      ;
; -1.375 ; LCD_FPGA:inst|count[3]      ; LCD_FPGA:inst|E              ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 2.326      ;
; -1.331 ; LCD_FPGA:inst|count[4]      ; LCD_FPGA:inst|E              ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 2.281      ;
; -1.300 ; LCD_FPGA:inst|count[5]      ; LCD_FPGA:inst|E              ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 2.251      ;
; -1.264 ; LCD_FPGA:inst|count[6]      ; LCD_FPGA:inst|E              ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 2.214      ;
; -1.250 ; LCD_FPGA:inst|count[1]      ; LCD_FPGA:inst|count[6]       ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 2.201      ;
; -1.242 ; LCD_FPGA:inst|count[9]      ; LCD_FPGA:inst|E              ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 2.192      ;
; -1.236 ; LCD_FPGA:inst|count[7]      ; LCD_FPGA:inst|E              ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 2.187      ;
; -1.222 ; LCD_FPGA:inst|count[0]      ; LCD_FPGA:inst|count[6]       ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 2.173      ;
; -1.211 ; LCD_FPGA:inst|count[8]      ; LCD_FPGA:inst|E              ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 2.161      ;
; -1.180 ; I2C_READ:inst3|scl_cnt[1]   ; I2C_READ:inst3|timer_cnt[25] ; clk_in       ; clk_in      ; 1.000        ; -0.243     ; 1.924      ;
; -1.179 ; LCD_FPGA:inst|count[3]      ; LCD_FPGA:inst|count[6]       ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 2.130      ;
; -1.171 ; I2C_READ:inst3|scl_cnt[1]   ; I2C_READ:inst3|timer_cnt[20] ; clk_in       ; clk_in      ; 1.000        ; -0.244     ; 1.914      ;
; -1.157 ; LCD_FPGA:inst|count[4]      ; LCD_FPGA:inst|count[6]       ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 2.107      ;
; -1.155 ; LCD_FPGA:inst|count[2]      ; LCD_FPGA:inst|count[6]       ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 2.106      ;
; -1.150 ; I2C_READ:inst3|scl_cnt[1]   ; I2C_READ:inst3|timer_cnt[19] ; clk_in       ; clk_in      ; 1.000        ; -0.244     ; 1.893      ;
; -1.139 ; LCD_FPGA:inst|count[1]      ; LCD_FPGA:inst|count[8]       ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 2.090      ;
; -1.138 ; LCD_FPGA:inst|count[1]      ; LCD_FPGA:inst|count[9]       ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 2.089      ;
; -1.127 ; I2C_READ:inst3|scl_cnt[1]   ; I2C_READ:inst3|timer_cnt[21] ; clk_in       ; clk_in      ; 1.000        ; -0.244     ; 1.870      ;
; -1.113 ; I2C_READ:inst3|scl_cnt[1]   ; I2C_READ:inst3|timer_cnt[23] ; clk_in       ; clk_in      ; 1.000        ; -0.243     ; 1.857      ;
; -1.111 ; LCD_FPGA:inst|count[5]      ; LCD_FPGA:inst|count[6]       ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 2.062      ;
; -1.111 ; LCD_FPGA:inst|count[0]      ; LCD_FPGA:inst|count[8]       ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 2.062      ;
; -1.110 ; LCD_FPGA:inst|count[0]      ; LCD_FPGA:inst|count[9]       ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 2.061      ;
; -1.096 ; LCD_FPGA:inst|count[11]     ; LCD_FPGA:inst|E              ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 2.047      ;
; -1.087 ; LCD_FPGA:inst|count[6]      ; LCD_FPGA:inst|count[6]       ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 2.037      ;
; -1.084 ; I2C_READ:inst3|scl_cnt[1]   ; I2C_READ:inst3|timer_cnt[17] ; clk_in       ; clk_in      ; 1.000        ; -0.244     ; 1.827      ;
; -1.068 ; LCD_FPGA:inst|count[3]      ; LCD_FPGA:inst|count[8]       ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 2.019      ;
; -1.067 ; LCD_FPGA:inst|count[3]      ; LCD_FPGA:inst|count[9]       ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 2.018      ;
; -1.066 ; I2C_READ:inst3|scl_cnt[1]   ; I2C_READ:inst3|timer_cnt[22] ; clk_in       ; clk_in      ; 1.000        ; -0.243     ; 1.810      ;
; -1.053 ; LCD_FPGA:inst|count[9]      ; LCD_FPGA:inst|count[6]       ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 2.003      ;
; -1.051 ; LCD_FPGA:inst|count[10]     ; LCD_FPGA:inst|E              ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 2.002      ;
; -1.047 ; LCD_FPGA:inst|count[7]      ; LCD_FPGA:inst|count[6]       ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.998      ;
; -1.047 ; I2C_READ:inst3|scl_cnt[0]   ; I2C_READ:inst3|timer_cnt[20] ; clk_in       ; clk_in      ; 1.000        ; -0.244     ; 1.790      ;
; -1.046 ; LCD_FPGA:inst|count[4]      ; LCD_FPGA:inst|count[8]       ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.996      ;
; -1.045 ; LCD_FPGA:inst|count[4]      ; LCD_FPGA:inst|count[9]       ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.995      ;
; -1.044 ; LCD_FPGA:inst|count[2]      ; LCD_FPGA:inst|count[8]       ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.995      ;
; -1.043 ; I2C_READ:inst3|scl_cnt[0]   ; I2C_READ:inst3|timer_cnt[25] ; clk_in       ; clk_in      ; 1.000        ; -0.243     ; 1.787      ;
; -1.043 ; LCD_FPGA:inst|count[2]      ; LCD_FPGA:inst|count[9]       ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.994      ;
; -1.037 ; LCD_FPGA:inst|count[8]      ; LCD_FPGA:inst|count[6]       ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.987      ;
; -1.029 ; LCD_FPGA:inst|count[1]      ; LCD_FPGA:inst|count[15]      ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.980      ;
; -1.026 ; LCD_FPGA:inst|count[0]      ; LCD_FPGA:inst|count[4]       ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.977      ;
; -1.015 ; LCD_FPGA:inst|count[1]      ; LCD_FPGA:inst|count[4]       ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.966      ;
; -1.013 ; I2C_READ:inst3|scl_cnt[0]   ; I2C_READ:inst3|timer_cnt[19] ; clk_in       ; clk_in      ; 1.000        ; -0.244     ; 1.756      ;
; -1.005 ; I2C_READ:inst3|timer_cnt[2] ; I2C_READ:inst3|timer_cnt[25] ; clk_in       ; clk_in      ; 1.000        ; -0.243     ; 1.749      ;
; -1.000 ; LCD_FPGA:inst|count[5]      ; LCD_FPGA:inst|count[8]       ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.951      ;
; -0.999 ; LCD_FPGA:inst|count[5]      ; LCD_FPGA:inst|count[9]       ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.950      ;
; -0.990 ; I2C_READ:inst3|scl_cnt[0]   ; I2C_READ:inst3|timer_cnt[21] ; clk_in       ; clk_in      ; 1.000        ; -0.244     ; 1.733      ;
; -0.980 ; LCD_FPGA:inst|count[0]      ; LCD_FPGA:inst|count[15]      ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.931      ;
; -0.979 ; I2C_READ:inst3|timer_cnt[2] ; I2C_READ:inst3|timer_cnt[20] ; clk_in       ; clk_in      ; 1.000        ; -0.244     ; 1.722      ;
; -0.976 ; I2C_READ:inst3|scl_cnt[0]   ; I2C_READ:inst3|timer_cnt[23] ; clk_in       ; clk_in      ; 1.000        ; -0.243     ; 1.720      ;
; -0.976 ; LCD_FPGA:inst|count[6]      ; LCD_FPGA:inst|count[8]       ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.926      ;
; -0.975 ; I2C_READ:inst3|timer_cnt[2] ; I2C_READ:inst3|timer_cnt[19] ; clk_in       ; clk_in      ; 1.000        ; -0.244     ; 1.718      ;
; -0.975 ; LCD_FPGA:inst|count[6]      ; LCD_FPGA:inst|count[9]       ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.925      ;
; -0.966 ; LCD_FPGA:inst|count[13]     ; LCD_FPGA:inst|E              ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.917      ;
; -0.964 ; LCD_FPGA:inst|count[1]      ; LCD_FPGA:inst|count[14]      ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.915      ;
; -0.963 ; I2C_READ:inst3|scl_cnt[1]   ; I2C_READ:inst3|timer_cnt[24] ; clk_in       ; clk_in      ; 1.000        ; -0.243     ; 1.707      ;
; -0.959 ; LCD_FPGA:inst|count[2]      ; LCD_FPGA:inst|count[4]       ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.910      ;
; -0.958 ; LCD_FPGA:inst|count[0]      ; LCD_FPGA:inst|count[14]      ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.909      ;
; -0.958 ; LCD_FPGA:inst|count[3]      ; LCD_FPGA:inst|count[15]      ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.909      ;
; -0.957 ; LCD_FPGA:inst|count[14]     ; LCD_FPGA:inst|E              ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.907      ;
; -0.956 ; LCD_FPGA:inst|count[12]     ; LCD_FPGA:inst|E              ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.907      ;
; -0.953 ; acionamento_buzz:inst6|q[0] ; acionamento_buzz:inst6|q[21] ; clk_in       ; clk_in      ; 1.000        ; -0.244     ; 1.696      ;
; -0.953 ; acionamento_buzz:inst6|q[0] ; acionamento_buzz:inst6|q[12] ; clk_in       ; clk_in      ; 1.000        ; -0.244     ; 1.696      ;
; -0.953 ; acionamento_buzz:inst6|q[0] ; acionamento_buzz:inst6|q[13] ; clk_in       ; clk_in      ; 1.000        ; -0.244     ; 1.696      ;
; -0.953 ; acionamento_buzz:inst6|q[0] ; acionamento_buzz:inst6|q[14] ; clk_in       ; clk_in      ; 1.000        ; -0.244     ; 1.696      ;
; -0.953 ; acionamento_buzz:inst6|q[0] ; acionamento_buzz:inst6|q[15] ; clk_in       ; clk_in      ; 1.000        ; -0.244     ; 1.696      ;
; -0.953 ; acionamento_buzz:inst6|q[0] ; acionamento_buzz:inst6|q[16] ; clk_in       ; clk_in      ; 1.000        ; -0.244     ; 1.696      ;
; -0.953 ; acionamento_buzz:inst6|q[0] ; acionamento_buzz:inst6|q[17] ; clk_in       ; clk_in      ; 1.000        ; -0.244     ; 1.696      ;
; -0.953 ; acionamento_buzz:inst6|q[0] ; acionamento_buzz:inst6|q[18] ; clk_in       ; clk_in      ; 1.000        ; -0.244     ; 1.696      ;
; -0.953 ; acionamento_buzz:inst6|q[0] ; acionamento_buzz:inst6|q[19] ; clk_in       ; clk_in      ; 1.000        ; -0.244     ; 1.696      ;
; -0.953 ; acionamento_buzz:inst6|q[0] ; acionamento_buzz:inst6|q[20] ; clk_in       ; clk_in      ; 1.000        ; -0.244     ; 1.696      ;
; -0.953 ; acionamento_buzz:inst6|q[0] ; acionamento_buzz:inst6|q[23] ; clk_in       ; clk_in      ; 1.000        ; -0.244     ; 1.696      ;
; -0.953 ; acionamento_buzz:inst6|q[0] ; acionamento_buzz:inst6|q[22] ; clk_in       ; clk_in      ; 1.000        ; -0.244     ; 1.696      ;
; -0.952 ; I2C_READ:inst3|timer_cnt[2] ; I2C_READ:inst3|timer_cnt[21] ; clk_in       ; clk_in      ; 1.000        ; -0.244     ; 1.695      ;
; -0.947 ; I2C_READ:inst3|scl_cnt[0]   ; I2C_READ:inst3|timer_cnt[17] ; clk_in       ; clk_in      ; 1.000        ; -0.244     ; 1.690      ;
; -0.946 ; I2C_READ:inst3|scl_cnt[1]   ; I2C_READ:inst3|timer_cnt[13] ; clk_in       ; clk_in      ; 1.000        ; -0.244     ; 1.689      ;
; -0.942 ; I2C_READ:inst3|scl_cnt[1]   ; I2C_READ:inst3|timer_cnt[15] ; clk_in       ; clk_in      ; 1.000        ; -0.244     ; 1.685      ;
; -0.942 ; LCD_FPGA:inst|count[9]      ; LCD_FPGA:inst|count[8]       ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.892      ;
; -0.942 ; I2C_READ:inst3|scl_cnt[0]   ; I2C_READ:inst3|timer_cnt[22] ; clk_in       ; clk_in      ; 1.000        ; -0.243     ; 1.686      ;
; -0.941 ; LCD_FPGA:inst|count[9]      ; LCD_FPGA:inst|count[9]       ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.891      ;
; -0.938 ; I2C_READ:inst3|timer_cnt[2] ; I2C_READ:inst3|timer_cnt[23] ; clk_in       ; clk_in      ; 1.000        ; -0.243     ; 1.682      ;
; -0.936 ; LCD_FPGA:inst|count[7]      ; LCD_FPGA:inst|count[8]       ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.887      ;
; -0.935 ; LCD_FPGA:inst|count[7]      ; LCD_FPGA:inst|count[9]       ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.886      ;
; -0.926 ; LCD_FPGA:inst|count[8]      ; LCD_FPGA:inst|count[8]       ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.876      ;
; -0.925 ; LCD_FPGA:inst|count[8]      ; LCD_FPGA:inst|count[9]       ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.875      ;
; -0.921 ; LCD_FPGA:inst|count[4]      ; LCD_FPGA:inst|count[15]      ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.871      ;
; -0.914 ; LCD_FPGA:inst|count[3]      ; LCD_FPGA:inst|count[4]       ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.865      ;
; -0.913 ; LCD_FPGA:inst|count[2]      ; LCD_FPGA:inst|count[15]      ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.864      ;
; -0.909 ; I2C_READ:inst3|timer_cnt[2] ; I2C_READ:inst3|timer_cnt[17] ; clk_in       ; clk_in      ; 1.000        ; -0.244     ; 1.652      ;
; -0.891 ; LCD_FPGA:inst|count[2]      ; LCD_FPGA:inst|count[14]      ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.842      ;
; -0.890 ; I2C_READ:inst3|data_cnt[2]  ; I2C_READ:inst3|sda_r         ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.841      ;
; -0.890 ; LCD_FPGA:inst|count[5]      ; LCD_FPGA:inst|count[15]      ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.841      ;
; -0.880 ; I2C_READ:inst3|scl_cnt[1]   ; I2C_READ:inst3|timer_cnt[14] ; clk_in       ; clk_in      ; 1.000        ; -0.244     ; 1.623      ;
; -0.874 ; I2C_READ:inst3|timer_cnt[2] ; I2C_READ:inst3|timer_cnt[22] ; clk_in       ; clk_in      ; 1.000        ; -0.243     ; 1.618      ;
; -0.854 ; LCD_FPGA:inst|count[6]      ; LCD_FPGA:inst|count[15]      ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.804      ;
; -0.846 ; LCD_FPGA:inst|count[3]      ; LCD_FPGA:inst|count[14]      ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.797      ;
; -0.839 ; I2C_READ:inst3|scl_cnt[0]   ; I2C_READ:inst3|timer_cnt[24] ; clk_in       ; clk_in      ; 1.000        ; -0.243     ; 1.583      ;
; -0.837 ; I2C_READ:inst3|scl_cnt[1]   ; I2C_READ:inst3|timer_cnt[12] ; clk_in       ; clk_in      ; 1.000        ; -0.236     ; 1.588      ;
+--------+-----------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'LCD_FPGA:inst|E'                                                                                                                      ;
+-------+---------------------------------------+---------------------------------------+-----------------+-----------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+-----------------+-----------------+--------------+------------+------------+
; 0.387 ; LCD_FPGA:inst|pr_state.SetAddress1    ; LCD_FPGA:inst|pr_state.WriteData1     ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.036     ; 0.564      ;
; 0.395 ; LCD_FPGA:inst|pr_state.WriteData15    ; LCD_FPGA:inst|pr_state.ReturnHome     ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.036     ; 0.556      ;
; 0.400 ; LCD_FPGA:inst|pr_state.ReturnHome     ; LCD_FPGA:inst|pr_state.WriteData1     ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.036     ; 0.551      ;
; 0.403 ; LCD_FPGA:inst|pr_state.WriteData13    ; LCD_FPGA:inst|pr_state.WriteData14    ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.037     ; 0.547      ;
; 0.408 ; LCD_FPGA:inst|pr_state.WriteData6     ; LCD_FPGA:inst|pr_state.WriteData7     ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.037     ; 0.542      ;
; 0.414 ; LCD_FPGA:inst|pr_state.WriteData1     ; LCD_FPGA:inst|pr_state.WriteData2     ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.037     ; 0.536      ;
; 0.422 ; LCD_FPGA:inst|pr_state.WriteData3     ; LCD_FPGA:inst|pr_state.WriteData4     ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.037     ; 0.528      ;
; 0.423 ; LCD_FPGA:inst|pr_state.WriteData5     ; LCD_FPGA:inst|pr_state.WriteData6     ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.037     ; 0.527      ;
; 0.431 ; LCD_FPGA:inst|pr_state.WriteData7     ; LCD_FPGA:inst|pr_state.WriteData8     ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.037     ; 0.519      ;
; 0.436 ; LCD_FPGA:inst|pr_state.WriteData4     ; LCD_FPGA:inst|pr_state.WriteData5     ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.037     ; 0.514      ;
; 0.436 ; LCD_FPGA:inst|pr_state.FunctionSet15  ; LCD_FPGA:inst|pr_state.ClearDisplay   ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.037     ; 0.514      ;
; 0.474 ; LCD_FPGA:inst|pr_state.WriteData12    ; LCD_FPGA:inst|pr_state.WriteData13    ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.037     ; 0.476      ;
; 0.475 ; LCD_FPGA:inst|pr_state.WriteData10    ; LCD_FPGA:inst|pr_state.WriteData11    ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.037     ; 0.475      ;
; 0.483 ; LCD_FPGA:inst|pr_state.EntryMode      ; LCD_FPGA:inst|pr_state.SetAddress1    ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.036     ; 0.468      ;
; 0.483 ; LCD_FPGA:inst|pr_state.FunctionSet12  ; LCD_FPGA:inst|pr_state.FunctionSet13  ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.037     ; 0.467      ;
; 0.487 ; LCD_FPGA:inst|pr_state.WriteData14    ; LCD_FPGA:inst|pr_state.WriteData15    ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.037     ; 0.463      ;
; 0.490 ; LCD_FPGA:inst|pr_state.WriteData2     ; LCD_FPGA:inst|pr_state.WriteData3     ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.037     ; 0.460      ;
; 0.491 ; LCD_FPGA:inst|pr_state.FunctionSet11  ; LCD_FPGA:inst|pr_state.FunctionSet12  ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.037     ; 0.459      ;
; 0.498 ; LCD_FPGA:inst|pr_state.ClearDisplay   ; LCD_FPGA:inst|pr_state.DisplayControl ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.037     ; 0.452      ;
; 0.501 ; LCD_FPGA:inst|pr_state.WriteData9     ; LCD_FPGA:inst|pr_state.WriteData10    ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.037     ; 0.449      ;
; 0.502 ; LCD_FPGA:inst|pr_state.FunctionSet13  ; LCD_FPGA:inst|pr_state.FunctionSet14  ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.037     ; 0.448      ;
; 0.502 ; LCD_FPGA:inst|pr_state.FunctionSet9   ; LCD_FPGA:inst|pr_state.FunctionSet10  ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.036     ; 0.449      ;
; 0.503 ; LCD_FPGA:inst|pr_state.FunctionSet5   ; LCD_FPGA:inst|pr_state.FunctionSet6   ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.036     ; 0.448      ;
; 0.505 ; LCD_FPGA:inst|pr_state.DisplayControl ; LCD_FPGA:inst|pr_state.EntryMode      ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.037     ; 0.445      ;
; 0.505 ; LCD_FPGA:inst|pr_state.FunctionSet10  ; LCD_FPGA:inst|pr_state.FunctionSet11  ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.037     ; 0.445      ;
; 0.509 ; LCD_FPGA:inst|pr_state.FunctionSet14  ; LCD_FPGA:inst|pr_state.FunctionSet15  ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.037     ; 0.441      ;
; 0.511 ; LCD_FPGA:inst|pr_state.WriteData8     ; LCD_FPGA:inst|pr_state.WriteData9     ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.037     ; 0.439      ;
; 0.514 ; LCD_FPGA:inst|pr_state.FunctionSet2   ; LCD_FPGA:inst|pr_state.FunctionSet3   ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.036     ; 0.437      ;
; 0.549 ; LCD_FPGA:inst|pr_state.WriteData11    ; LCD_FPGA:inst|pr_state.WriteData12    ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.037     ; 0.401      ;
; 0.567 ; LCD_FPGA:inst|pr_state.FunctionSet7   ; LCD_FPGA:inst|pr_state.FunctionSet8   ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.036     ; 0.384      ;
; 0.568 ; LCD_FPGA:inst|pr_state.FunctionSet3   ; LCD_FPGA:inst|pr_state.FunctionSet4   ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.036     ; 0.383      ;
; 0.569 ; LCD_FPGA:inst|pr_state.FunctionSet4   ; LCD_FPGA:inst|pr_state.FunctionSet5   ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.036     ; 0.382      ;
; 0.570 ; LCD_FPGA:inst|pr_state.FunctionSet8   ; LCD_FPGA:inst|pr_state.FunctionSet9   ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.036     ; 0.381      ;
; 0.574 ; LCD_FPGA:inst|pr_state.FunctionSetl   ; LCD_FPGA:inst|pr_state.FunctionSet2   ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.036     ; 0.377      ;
; 0.577 ; LCD_FPGA:inst|pr_state.FunctionSet6   ; LCD_FPGA:inst|pr_state.FunctionSet7   ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 1.000        ; -0.036     ; 0.374      ;
+-------+---------------------------------------+---------------------------------------+-----------------+-----------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_in'                                                                                                                         ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.178 ; SEG_D:inst5|delay_cnt[0]              ; SEG_D:inst5|delay_cnt[0]              ; clk_in       ; clk_in      ; 0.000        ; 0.045      ; 0.307      ;
; 0.179 ; I2C_READ:inst3|state.IDLE             ; I2C_READ:inst3|state.IDLE             ; clk_in       ; clk_in      ; 0.000        ; 0.044      ; 0.307      ;
; 0.186 ; I2C_READ:inst3|address_reg[0]         ; I2C_READ:inst3|address_reg[0]         ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; acionamento_buzz:inst6|q[0]           ; acionamento_buzz:inst6|q[0]           ; clk_in       ; clk_in      ; 0.000        ; 0.044      ; 0.314      ;
; 0.186 ; I2C_READ:inst3|data_r[8]              ; I2C_READ:inst3|data_r[8]              ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; I2C_READ:inst3|data_r[9]              ; I2C_READ:inst3|data_r[9]              ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; I2C_READ:inst3|data_r[10]             ; I2C_READ:inst3|data_r[10]             ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; I2C_READ:inst3|data_r[11]             ; I2C_READ:inst3|data_r[11]             ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; I2C_READ:inst3|data_r[14]             ; I2C_READ:inst3|data_r[14]             ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; I2C_READ:inst3|data_r[13]             ; I2C_READ:inst3|data_r[13]             ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SEG_D:inst5|disp_dat[1]               ; SEG_D:inst5|disp_dat[1]               ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SEG_D:inst5|disp_dat[0]               ; SEG_D:inst5|disp_dat[0]               ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; I2C_READ:inst3|data_r[12]             ; I2C_READ:inst3|data_r[12]             ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; I2C_READ:inst3|data_cnt[3]            ; I2C_READ:inst3|data_cnt[3]            ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; I2C_READ:inst3|data_cnt[2]            ; I2C_READ:inst3|data_cnt[2]            ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; I2C_READ:inst3|data_cnt[1]            ; I2C_READ:inst3|data_cnt[1]            ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; I2C_READ:inst3|state.ADDRESS          ; I2C_READ:inst3|state.ADDRESS          ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; I2C_READ:inst3|state.START            ; I2C_READ:inst3|state.START            ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; I2C_READ:inst3|data_r[7]              ; I2C_READ:inst3|data_r[7]              ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; acionamento_buzz:inst6|aux2           ; acionamento_buzz:inst6|aux2           ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; acionamento_buzz:inst6|aux            ; acionamento_buzz:inst6|aux            ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; I2C_READ:inst3|scl                    ; I2C_READ:inst3|scl                    ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; I2C_READ:inst3|state.ACK2             ; I2C_READ:inst3|state.ACK2             ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; I2C_READ:inst3|state.READ1            ; I2C_READ:inst3|state.READ1            ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; I2C_READ:inst3|state.ACK1             ; I2C_READ:inst3|state.ACK1             ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; I2C_READ:inst3|state.READ2            ; I2C_READ:inst3|state.READ2            ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; I2C_READ:inst3|state.NACK             ; I2C_READ:inst3|state.NACK             ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; I2C_READ:inst3|state.STOP             ; I2C_READ:inst3|state.STOP             ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; I2C_READ:inst3|data_cnt[0]            ; I2C_READ:inst3|data_cnt[0]            ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; acionamento_buzz:inst6|frequencia[0]  ; acionamento_buzz:inst6|frequencia[0]  ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.314      ;
; 0.205 ; SEG_D:inst5|delay_cnt[16]             ; SEG_D:inst5|delay_cnt[16]             ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.325      ;
; 0.208 ; I2C_READ:inst3|scl_cnt[6]             ; I2C_READ:inst3|cnt.010                ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.328      ;
; 0.212 ; I2C_READ:inst3|scl_cnt[6]             ; I2C_READ:inst3|cnt.001                ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.332      ;
; 0.213 ; I2C_READ:inst3|scl_cnt[6]             ; I2C_READ:inst3|cnt.000                ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.333      ;
; 0.213 ; I2C_READ:inst3|state.READ1            ; I2C_READ:inst3|state.ACK2             ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.333      ;
; 0.214 ; I2C_READ:inst3|state.ACK2             ; I2C_READ:inst3|state.READ2            ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.334      ;
; 0.217 ; I2C_READ:inst3|scl_cnt[6]             ; I2C_READ:inst3|cnt.011                ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.337      ;
; 0.217 ; I2C_READ:inst3|data_cnt[0]            ; I2C_READ:inst3|data_cnt[2]            ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.338      ;
; 0.292 ; LCD_FPGA:inst|count[13]               ; LCD_FPGA:inst|count[13]               ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.413      ;
; 0.292 ; LCD_FPGA:inst|count[11]               ; LCD_FPGA:inst|count[11]               ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.413      ;
; 0.292 ; LCD_FPGA:inst|count[5]                ; LCD_FPGA:inst|count[5]                ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.413      ;
; 0.292 ; LCD_FPGA:inst|count[3]                ; LCD_FPGA:inst|count[3]                ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.413      ;
; 0.292 ; LCD_FPGA:inst|count[1]                ; LCD_FPGA:inst|count[1]                ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.413      ;
; 0.293 ; LCD_FPGA:inst|count[7]                ; LCD_FPGA:inst|count[7]                ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.414      ;
; 0.294 ; LCD_FPGA:inst|count[12]               ; LCD_FPGA:inst|count[12]               ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; LCD_FPGA:inst|count[10]               ; LCD_FPGA:inst|count[10]               ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; LCD_FPGA:inst|count[2]                ; LCD_FPGA:inst|count[2]                ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.415      ;
; 0.295 ; SEG_D:inst5|delay_cnt[7]              ; SEG_D:inst5|delay_cnt[7]              ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.416      ;
; 0.296 ; SEG_D:inst5|delay_cnt[5]              ; SEG_D:inst5|delay_cnt[5]              ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.417      ;
; 0.296 ; I2C_READ:inst3|timer_cnt[10]          ; I2C_READ:inst3|timer_cnt[10]          ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.417      ;
; 0.296 ; I2C_READ:inst3|timer_cnt[2]           ; I2C_READ:inst3|timer_cnt[2]           ; clk_in       ; clk_in      ; 0.000        ; 0.044      ; 0.424      ;
; 0.297 ; acionamento_buzz:inst6|q[11]          ; acionamento_buzz:inst6|q[11]          ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.417      ;
; 0.297 ; acionamento_buzz:inst6|q[12]          ; acionamento_buzz:inst6|q[12]          ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.417      ;
; 0.297 ; acionamento_buzz:inst6|frequencia[12] ; acionamento_buzz:inst6|frequencia[12] ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.417      ;
; 0.297 ; acionamento_buzz:inst6|frequencia[11] ; acionamento_buzz:inst6|frequencia[11] ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.417      ;
; 0.297 ; SEG_D:inst5|delay_cnt[13]             ; SEG_D:inst5|delay_cnt[13]             ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.417      ;
; 0.297 ; SEG_D:inst5|delay_cnt[3]              ; SEG_D:inst5|delay_cnt[3]              ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; SEG_D:inst5|delay_cnt[1]              ; SEG_D:inst5|delay_cnt[1]              ; clk_in       ; clk_in      ; 0.000        ; 0.045      ; 0.426      ;
; 0.297 ; I2C_READ:inst3|timer_cnt[11]          ; I2C_READ:inst3|timer_cnt[11]          ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; I2C_READ:inst3|timer_cnt[8]           ; I2C_READ:inst3|timer_cnt[8]           ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; I2C_READ:inst3|scl_cnt[2]             ; I2C_READ:inst3|scl_cnt[2]             ; clk_in       ; clk_in      ; 0.000        ; 0.045      ; 0.426      ;
; 0.298 ; acionamento_buzz:inst6|q[8]           ; acionamento_buzz:inst6|q[8]           ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; acionamento_buzz:inst6|q[9]           ; acionamento_buzz:inst6|q[9]           ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; acionamento_buzz:inst6|q[10]          ; acionamento_buzz:inst6|q[10]          ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; acionamento_buzz:inst6|q[18]          ; acionamento_buzz:inst6|q[18]          ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; acionamento_buzz:inst6|frequencia[18] ; acionamento_buzz:inst6|frequencia[18] ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; acionamento_buzz:inst6|frequencia[2]  ; acionamento_buzz:inst6|frequencia[2]  ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; acionamento_buzz:inst6|frequencia[4]  ; acionamento_buzz:inst6|frequencia[4]  ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; acionamento_buzz:inst6|frequencia[8]  ; acionamento_buzz:inst6|frequencia[8]  ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; acionamento_buzz:inst6|frequencia[9]  ; acionamento_buzz:inst6|frequencia[9]  ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; acionamento_buzz:inst6|frequencia[10] ; acionamento_buzz:inst6|frequencia[10] ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; SEG_D:inst5|delay_cnt[11]             ; SEG_D:inst5|delay_cnt[11]             ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; SEG_D:inst5|delay_cnt[2]              ; SEG_D:inst5|delay_cnt[2]              ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; I2C_READ:inst3|timer_cnt[9]           ; I2C_READ:inst3|timer_cnt[9]           ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; I2C_READ:inst3|timer_cnt[6]           ; I2C_READ:inst3|timer_cnt[6]           ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; I2C_READ:inst3|timer_cnt[5]           ; I2C_READ:inst3|timer_cnt[5]           ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.419      ;
; 0.299 ; acionamento_buzz:inst6|q[5]           ; acionamento_buzz:inst6|q[5]           ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; acionamento_buzz:inst6|q[6]           ; acionamento_buzz:inst6|q[6]           ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; acionamento_buzz:inst6|q[7]           ; acionamento_buzz:inst6|q[7]           ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; acionamento_buzz:inst6|q[16]          ; acionamento_buzz:inst6|q[16]          ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; acionamento_buzz:inst6|frequencia[13] ; acionamento_buzz:inst6|frequencia[13] ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; acionamento_buzz:inst6|frequencia[14] ; acionamento_buzz:inst6|frequencia[14] ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; acionamento_buzz:inst6|frequencia[6]  ; acionamento_buzz:inst6|frequencia[6]  ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; acionamento_buzz:inst6|frequencia[7]  ; acionamento_buzz:inst6|frequencia[7]  ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; acionamento_buzz:inst6|q[21]          ; acionamento_buzz:inst6|q[21]          ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; acionamento_buzz:inst6|q[17]          ; acionamento_buzz:inst6|q[17]          ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; acionamento_buzz:inst6|q[19]          ; acionamento_buzz:inst6|q[19]          ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; acionamento_buzz:inst6|q[23]          ; acionamento_buzz:inst6|q[23]          ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; acionamento_buzz:inst6|q[22]          ; acionamento_buzz:inst6|q[22]          ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; acionamento_buzz:inst6|frequencia[3]  ; acionamento_buzz:inst6|frequencia[3]  ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; acionamento_buzz:inst6|frequencia[17] ; acionamento_buzz:inst6|frequencia[17] ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; acionamento_buzz:inst6|frequencia[21] ; acionamento_buzz:inst6|frequencia[21] ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; acionamento_buzz:inst6|frequencia[20] ; acionamento_buzz:inst6|frequencia[20] ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; acionamento_buzz:inst6|frequencia[23] ; acionamento_buzz:inst6|frequencia[23] ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; SEG_D:inst5|delay_cnt[10]             ; SEG_D:inst5|delay_cnt[10]             ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.420      ;
; 0.301 ; SEG_D:inst5|delay_cnt[12]             ; SEG_D:inst5|delay_cnt[12]             ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.421      ;
; 0.304 ; acionamento_buzz:inst6|q[2]           ; acionamento_buzz:inst6|q[2]           ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; LCD_FPGA:inst|count[0]                ; LCD_FPGA:inst|count[0]                ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; I2C_READ:inst3|timer_cnt[4]           ; I2C_READ:inst3|timer_cnt[4]           ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; I2C_READ:inst3|timer_cnt[3]           ; I2C_READ:inst3|timer_cnt[3]           ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.425      ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'LCD_FPGA:inst|E'                                                                                                                       ;
+-------+---------------------------------------+---------------------------------------+-----------------+-----------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+-----------------+-----------------+--------------+------------+------------+
; 0.195 ; LCD_FPGA:inst|pr_state.FunctionSet6   ; LCD_FPGA:inst|pr_state.FunctionSet7   ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.036      ; 0.315      ;
; 0.199 ; LCD_FPGA:inst|pr_state.FunctionSet8   ; LCD_FPGA:inst|pr_state.FunctionSet9   ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.036      ; 0.319      ;
; 0.200 ; LCD_FPGA:inst|pr_state.FunctionSet4   ; LCD_FPGA:inst|pr_state.FunctionSet5   ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.036      ; 0.320      ;
; 0.204 ; LCD_FPGA:inst|pr_state.FunctionSet3   ; LCD_FPGA:inst|pr_state.FunctionSet4   ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.036      ; 0.324      ;
; 0.204 ; LCD_FPGA:inst|pr_state.FunctionSetl   ; LCD_FPGA:inst|pr_state.FunctionSet2   ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.036      ; 0.324      ;
; 0.205 ; LCD_FPGA:inst|pr_state.FunctionSet7   ; LCD_FPGA:inst|pr_state.FunctionSet8   ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.036      ; 0.325      ;
; 0.216 ; LCD_FPGA:inst|pr_state.WriteData11    ; LCD_FPGA:inst|pr_state.WriteData12    ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.037      ; 0.337      ;
; 0.257 ; LCD_FPGA:inst|pr_state.FunctionSet10  ; LCD_FPGA:inst|pr_state.FunctionSet11  ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.036      ; 0.377      ;
; 0.266 ; LCD_FPGA:inst|pr_state.FunctionSet2   ; LCD_FPGA:inst|pr_state.FunctionSet3   ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.036      ; 0.386      ;
; 0.267 ; LCD_FPGA:inst|pr_state.WriteData8     ; LCD_FPGA:inst|pr_state.WriteData9     ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.037      ; 0.388      ;
; 0.269 ; LCD_FPGA:inst|pr_state.FunctionSet14  ; LCD_FPGA:inst|pr_state.FunctionSet15  ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.037      ; 0.390      ;
; 0.270 ; LCD_FPGA:inst|pr_state.EntryMode      ; LCD_FPGA:inst|pr_state.SetAddress1    ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.037      ; 0.391      ;
; 0.270 ; LCD_FPGA:inst|pr_state.FunctionSet11  ; LCD_FPGA:inst|pr_state.FunctionSet12  ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.037      ; 0.391      ;
; 0.271 ; LCD_FPGA:inst|pr_state.DisplayControl ; LCD_FPGA:inst|pr_state.EntryMode      ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.037      ; 0.392      ;
; 0.273 ; LCD_FPGA:inst|pr_state.FunctionSet13  ; LCD_FPGA:inst|pr_state.FunctionSet14  ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.037      ; 0.394      ;
; 0.273 ; LCD_FPGA:inst|pr_state.FunctionSet5   ; LCD_FPGA:inst|pr_state.FunctionSet6   ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.036      ; 0.393      ;
; 0.274 ; LCD_FPGA:inst|pr_state.FunctionSet12  ; LCD_FPGA:inst|pr_state.FunctionSet13  ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.037      ; 0.395      ;
; 0.274 ; LCD_FPGA:inst|pr_state.FunctionSet9   ; LCD_FPGA:inst|pr_state.FunctionSet10  ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.036      ; 0.394      ;
; 0.277 ; LCD_FPGA:inst|pr_state.WriteData9     ; LCD_FPGA:inst|pr_state.WriteData10    ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.037      ; 0.398      ;
; 0.279 ; LCD_FPGA:inst|pr_state.ClearDisplay   ; LCD_FPGA:inst|pr_state.DisplayControl ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.037      ; 0.400      ;
; 0.283 ; LCD_FPGA:inst|pr_state.WriteData2     ; LCD_FPGA:inst|pr_state.WriteData3     ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.037      ; 0.404      ;
; 0.286 ; LCD_FPGA:inst|pr_state.WriteData14    ; LCD_FPGA:inst|pr_state.WriteData15    ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.037      ; 0.407      ;
; 0.289 ; LCD_FPGA:inst|pr_state.WriteData10    ; LCD_FPGA:inst|pr_state.WriteData11    ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.037      ; 0.410      ;
; 0.295 ; LCD_FPGA:inst|pr_state.WriteData12    ; LCD_FPGA:inst|pr_state.WriteData13    ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.037      ; 0.416      ;
; 0.334 ; LCD_FPGA:inst|pr_state.WriteData4     ; LCD_FPGA:inst|pr_state.WriteData5     ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.037      ; 0.455      ;
; 0.334 ; LCD_FPGA:inst|pr_state.FunctionSet15  ; LCD_FPGA:inst|pr_state.ClearDisplay   ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.037      ; 0.455      ;
; 0.337 ; LCD_FPGA:inst|pr_state.WriteData7     ; LCD_FPGA:inst|pr_state.WriteData8     ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.037      ; 0.458      ;
; 0.343 ; LCD_FPGA:inst|pr_state.WriteData5     ; LCD_FPGA:inst|pr_state.WriteData6     ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.037      ; 0.464      ;
; 0.345 ; LCD_FPGA:inst|pr_state.WriteData3     ; LCD_FPGA:inst|pr_state.WriteData4     ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.037      ; 0.466      ;
; 0.349 ; LCD_FPGA:inst|pr_state.WriteData1     ; LCD_FPGA:inst|pr_state.WriteData2     ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.036      ; 0.469      ;
; 0.352 ; LCD_FPGA:inst|pr_state.WriteData6     ; LCD_FPGA:inst|pr_state.WriteData7     ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.037      ; 0.473      ;
; 0.357 ; LCD_FPGA:inst|pr_state.WriteData13    ; LCD_FPGA:inst|pr_state.WriteData14    ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.037      ; 0.478      ;
; 0.366 ; LCD_FPGA:inst|pr_state.WriteData15    ; LCD_FPGA:inst|pr_state.ReturnHome     ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.037      ; 0.487      ;
; 0.375 ; LCD_FPGA:inst|pr_state.ReturnHome     ; LCD_FPGA:inst|pr_state.WriteData1     ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.036      ; 0.495      ;
; 0.390 ; LCD_FPGA:inst|pr_state.SetAddress1    ; LCD_FPGA:inst|pr_state.WriteData1     ; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 0.000        ; 0.036      ; 0.510      ;
+-------+---------------------------------------+---------------------------------------+-----------------+-----------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.869   ; 0.178 ; N/A      ; N/A     ; -3.000              ;
;  LCD_FPGA:inst|E ; -0.434   ; 0.195 ; N/A      ; N/A     ; -1.487              ;
;  clk_in          ; -4.869   ; 0.178 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -390.927 ; 0.0   ; 0.0      ; 0.0     ; -273.634            ;
;  LCD_FPGA:inst|E ; -6.874   ; 0.000 ; N/A      ; N/A     ; -52.045             ;
;  clk_in          ; -384.053 ; 0.000 ; N/A      ; N/A     ; -221.589            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; E             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RW            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RS            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; scl           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; buzz_out      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; 7seg[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; 7seg[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; 7seg[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; 7seg[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; 7seg[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; 7seg[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; 7seg[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; 7seg[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cs[3]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cs[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cs[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cs[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DB[7]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DB[6]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DB[5]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DB[4]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DB[3]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DB[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DB[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DB[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sda           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; sda                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst_n                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk_in                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; E             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; RW            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; RS            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; scl           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; buzz_out      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; 7seg[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; 7seg[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; 7seg[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; 7seg[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; 7seg[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; 7seg[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; 7seg[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; 7seg[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; cs[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; cs[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; cs[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; cs[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DB[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; DB[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; DB[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; DB[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; DB[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; DB[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DB[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; DB[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sda           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; E             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; RW            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; RS            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; scl           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; buzz_out      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; 7seg[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; 7seg[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; 7seg[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; 7seg[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; 7seg[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; 7seg[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; 7seg[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; 7seg[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; cs[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; cs[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; cs[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; cs[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DB[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; DB[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; DB[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; DB[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; DB[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; DB[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DB[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; DB[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sda           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; E             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RW            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RS            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; scl           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; buzz_out      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; 7seg[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; 7seg[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; 7seg[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; 7seg[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; 7seg[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; 7seg[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; 7seg[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; 7seg[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cs[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cs[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; cs[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cs[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DB[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DB[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; DB[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DB[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; DB[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; DB[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DB[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; DB[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sda           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------+
; Setup Transfers                                                               ;
+-----------------+-----------------+----------+----------+----------+----------+
; From Clock      ; To Clock        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------+-----------------+----------+----------+----------+----------+
; clk_in          ; clk_in          ; 4259     ; 0        ; 0        ; 0        ;
; LCD_FPGA:inst|E ; clk_in          ; 1        ; 1        ; 0        ; 0        ;
; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 35       ; 0        ; 0        ; 0        ;
+-----------------+-----------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------+
; Hold Transfers                                                                ;
+-----------------+-----------------+----------+----------+----------+----------+
; From Clock      ; To Clock        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------+-----------------+----------+----------+----------+----------+
; clk_in          ; clk_in          ; 4259     ; 0        ; 0        ; 0        ;
; LCD_FPGA:inst|E ; clk_in          ; 1        ; 1        ; 0        ; 0        ;
; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; 35       ; 0        ; 0        ; 0        ;
+-----------------+-----------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 98    ; 98   ;
; Unconstrained Output Ports      ; 25    ; 25   ;
; Unconstrained Output Port Paths ; 273   ; 273  ;
+---------------------------------+-------+------+


+--------------------------------------------------------+
; Clock Status Summary                                   ;
+-----------------+-----------------+------+-------------+
; Target          ; Clock           ; Type ; Status      ;
+-----------------+-----------------+------+-------------+
; LCD_FPGA:inst|E ; LCD_FPGA:inst|E ; Base ; Constrained ;
; clk_in          ; clk_in          ; Base ; Constrained ;
+-----------------+-----------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rst_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sda        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; 7seg[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; 7seg[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; 7seg[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; 7seg[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; 7seg[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; 7seg[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; 7seg[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; 7seg[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DB[0]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DB[1]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DB[2]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DB[3]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DB[4]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DB[5]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DB[6]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DB[7]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; E           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RS          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; buzz_out    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; cs[0]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; cs[1]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; cs[2]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; cs[3]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; scl         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sda         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rst_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sda        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; 7seg[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; 7seg[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; 7seg[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; 7seg[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; 7seg[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; 7seg[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; 7seg[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; 7seg[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DB[0]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DB[1]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DB[2]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DB[3]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DB[4]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DB[5]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DB[6]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DB[7]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; E           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RS          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; buzz_out    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; cs[0]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; cs[1]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; cs[2]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; cs[3]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; scl         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sda         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Wed Aug 25 16:08:37 2021
Info: Command: quartus_sta Proj4 -c Proj4
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Proj4.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_in clk_in
    Info (332105): create_clock -period 1.000 -name LCD_FPGA:inst|E LCD_FPGA:inst|E
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.869
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.869            -384.053 clk_in 
    Info (332119):    -0.434              -6.874 LCD_FPGA:inst|E 
Info (332146): Worst-case hold slack is 0.432
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.432               0.000 clk_in 
    Info (332119):     0.492               0.000 LCD_FPGA:inst|E 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -221.589 clk_in 
    Info (332119):    -1.487             -52.045 LCD_FPGA:inst|E 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.403
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.403            -345.241 clk_in 
    Info (332119):    -0.311              -4.151 LCD_FPGA:inst|E 
Info (332146): Worst-case hold slack is 0.382
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.382               0.000 clk_in 
    Info (332119):     0.457               0.000 LCD_FPGA:inst|E 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -221.589 clk_in 
    Info (332119):    -1.487             -52.045 LCD_FPGA:inst|E 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.487
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.487             -79.757 clk_in 
    Info (332119):     0.387               0.000 LCD_FPGA:inst|E 
Info (332146): Worst-case hold slack is 0.178
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.178               0.000 clk_in 
    Info (332119):     0.195               0.000 LCD_FPGA:inst|E 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -159.745 clk_in 
    Info (332119):    -1.000             -35.000 LCD_FPGA:inst|E 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4731 megabytes
    Info: Processing ended: Wed Aug 25 16:08:53 2021
    Info: Elapsed time: 00:00:16
    Info: Total CPU time (on all processors): 00:00:08


