## 🎯 02. 산술 논리 장치 (Arithmetic Logic Unit)

### 1. 목표
1장에서 만든 조합 논리 칩을 바탕으로 덧셈, 뺄셈, 증감 등 산술 연산이 가능한 칩셋을 구현했다. 최종적으로, 6개의 제어 비트를 통해 18가지의 서로 다른 연산을 선택적으로 수행할 수 있는 산술 논리 장치(ALU)를 완성했다.

---

### 2. 구현 내용
#### 산술 연산 칩
* **반가산기(HalfAdder)와 전가산기(FullAdder)**: 기본 논리 게이트를 활용하여 두 비트의 합과 올림수(carry)를 계산하는 가장 기본적인 산술 칩을 구현했다.
* **16비트 덧셈기(Add16)**: 전가산기를 16개 직렬로 연결하여 16비트 단위의 덧셈을 수행했다. 낮은 자리수에서 발생한 올림수를 상위 비트로 넘겨주어 해결했다.
* **16비트 증분기(Inc16)**: 이미 구현한 16비트 덧셈기를 재사용하여 입력값에 1을 더하는 증분기를 만들었다. 이는 `Add16(in, 1)` 연산과 동일하다는 추상화 개념을 활용했다.

#### 산술 논리 장치 (ALU)
* **ALU**: 앞서 만든 모든 칩과 제어 비트를 조합하여 프로젝트의 핵심인 ALU를 완성했다. 6개의 제어 비트(`zx`, `nx`, `zy`, `ny`, `f`, `no`)를 `Mux` 칩의 선택 신호로 활용하여, 입력값을 어떻게 가공하고 어떤 연산(덧셈/AND)을 수행할지 결정하는 파이프라인 구조로 설계했다. 최종 결과에 따라 0 또는 음수 여부를 판단하는 `zr`, `ng` 플래그도 구현했다. 추후 기능을 추가하면 재밌을거 같다.

---

### 3. 특이사항 및 배운 점 (Notes)
* **하드웨어 설계와 프로그래밍의 사고방식 차이**: 소프트웨어 코딩에서는 `if (zx == 1) x = 0;` 처럼 한 줄로 간단히 표현되던 조건부 로직이, 하드웨어에서는 `Mux` 칩을 사용하여 '두 가지 데이터 경로 중 하나를 선택'하는 물리적인 배선 문제로 귀결된다는 점이 매우 흥미로웠다. 단순한 `if` 문 하나를 구현하기 위해 어떤 게이트들을 어떻게 배치하고 연결해야 할지 고민하는 과정에서 하드웨어의 동작 원리를 더 깊이 이해하게 되었다.

* **추상화의 힘**: `Add16`과 같은 복잡한 칩을 일단 완성하고 나니 그 내부 구조는 잊어버리고 '두 16비트 값을 더해주는 부품'이라는 추상적인 개념만으로 ALU 설계에 활용할 수 있었다. 이는 1장에서 배운 추상화의 개념을 다시 한번 확인하는 계기가 되었다.