Timing Analyzer report for fp32_uart_tx
Sun Oct 16 04:59:19 2022
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK_I'
 13. Slow 1200mV 85C Model Hold: 'CLK_I'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'CLK_I'
 22. Slow 1200mV 0C Model Hold: 'CLK_I'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'CLK_I'
 30. Fast 1200mV 0C Model Hold: 'CLK_I'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; fp32_uart_tx                                        ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6E22C8                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.08        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.9%      ;
;     Processors 3-12        ;   0.6%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; CLK_I      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK_I } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 191.17 MHz ; 191.17 MHz      ; CLK_I      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; CLK_I ; -4.231 ; -283.959           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK_I ; 0.435 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; CLK_I ; -3.000 ; -117.499                         ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK_I'                                                                           ;
+--------+-------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-------------------+--------------+-------------+--------------+------------+------------+
; -4.231 ; clk_cnt[21] ; clk_cnt[16]       ; CLK_I        ; CLK_I       ; 1.000        ; -0.080     ; 5.152      ;
; -4.231 ; clk_cnt[21] ; clk_cnt[20]       ; CLK_I        ; CLK_I       ; 1.000        ; -0.080     ; 5.152      ;
; -4.231 ; clk_cnt[21] ; clk_cnt[22]       ; CLK_I        ; CLK_I       ; 1.000        ; -0.080     ; 5.152      ;
; -4.231 ; clk_cnt[21] ; clk_cnt[21]       ; CLK_I        ; CLK_I       ; 1.000        ; -0.080     ; 5.152      ;
; -4.231 ; clk_cnt[21] ; clk_cnt[23]       ; CLK_I        ; CLK_I       ; 1.000        ; -0.080     ; 5.152      ;
; -4.231 ; clk_cnt[21] ; clk_cnt[24]       ; CLK_I        ; CLK_I       ; 1.000        ; -0.080     ; 5.152      ;
; -4.231 ; clk_cnt[21] ; clk_cnt[29]       ; CLK_I        ; CLK_I       ; 1.000        ; -0.080     ; 5.152      ;
; -4.133 ; clk_cnt[17] ; clk_cnt[16]       ; CLK_I        ; CLK_I       ; 1.000        ; -0.579     ; 4.555      ;
; -4.133 ; clk_cnt[17] ; clk_cnt[20]       ; CLK_I        ; CLK_I       ; 1.000        ; -0.579     ; 4.555      ;
; -4.133 ; clk_cnt[17] ; clk_cnt[22]       ; CLK_I        ; CLK_I       ; 1.000        ; -0.579     ; 4.555      ;
; -4.133 ; clk_cnt[17] ; clk_cnt[21]       ; CLK_I        ; CLK_I       ; 1.000        ; -0.579     ; 4.555      ;
; -4.133 ; clk_cnt[17] ; clk_cnt[23]       ; CLK_I        ; CLK_I       ; 1.000        ; -0.579     ; 4.555      ;
; -4.133 ; clk_cnt[17] ; clk_cnt[24]       ; CLK_I        ; CLK_I       ; 1.000        ; -0.579     ; 4.555      ;
; -4.133 ; clk_cnt[17] ; clk_cnt[29]       ; CLK_I        ; CLK_I       ; 1.000        ; -0.579     ; 4.555      ;
; -4.129 ; clk_cnt[26] ; clk_cnt[16]       ; CLK_I        ; CLK_I       ; 1.000        ; -0.579     ; 4.551      ;
; -4.129 ; clk_cnt[26] ; clk_cnt[20]       ; CLK_I        ; CLK_I       ; 1.000        ; -0.579     ; 4.551      ;
; -4.129 ; clk_cnt[26] ; clk_cnt[22]       ; CLK_I        ; CLK_I       ; 1.000        ; -0.579     ; 4.551      ;
; -4.129 ; clk_cnt[26] ; clk_cnt[21]       ; CLK_I        ; CLK_I       ; 1.000        ; -0.579     ; 4.551      ;
; -4.129 ; clk_cnt[26] ; clk_cnt[23]       ; CLK_I        ; CLK_I       ; 1.000        ; -0.579     ; 4.551      ;
; -4.129 ; clk_cnt[26] ; clk_cnt[24]       ; CLK_I        ; CLK_I       ; 1.000        ; -0.579     ; 4.551      ;
; -4.129 ; clk_cnt[26] ; clk_cnt[29]       ; CLK_I        ; CLK_I       ; 1.000        ; -0.579     ; 4.551      ;
; -4.120 ; clk_cnt[31] ; clk_cnt[16]       ; CLK_I        ; CLK_I       ; 1.000        ; -0.579     ; 4.542      ;
; -4.120 ; clk_cnt[31] ; clk_cnt[20]       ; CLK_I        ; CLK_I       ; 1.000        ; -0.579     ; 4.542      ;
; -4.120 ; clk_cnt[31] ; clk_cnt[22]       ; CLK_I        ; CLK_I       ; 1.000        ; -0.579     ; 4.542      ;
; -4.120 ; clk_cnt[31] ; clk_cnt[21]       ; CLK_I        ; CLK_I       ; 1.000        ; -0.579     ; 4.542      ;
; -4.120 ; clk_cnt[31] ; clk_cnt[23]       ; CLK_I        ; CLK_I       ; 1.000        ; -0.579     ; 4.542      ;
; -4.120 ; clk_cnt[31] ; clk_cnt[24]       ; CLK_I        ; CLK_I       ; 1.000        ; -0.579     ; 4.542      ;
; -4.120 ; clk_cnt[31] ; clk_cnt[29]       ; CLK_I        ; CLK_I       ; 1.000        ; -0.579     ; 4.542      ;
; -4.105 ; clk_cnt[30] ; clk_cnt[16]       ; CLK_I        ; CLK_I       ; 1.000        ; -0.579     ; 4.527      ;
; -4.105 ; clk_cnt[30] ; clk_cnt[20]       ; CLK_I        ; CLK_I       ; 1.000        ; -0.579     ; 4.527      ;
; -4.105 ; clk_cnt[30] ; clk_cnt[22]       ; CLK_I        ; CLK_I       ; 1.000        ; -0.579     ; 4.527      ;
; -4.105 ; clk_cnt[30] ; clk_cnt[21]       ; CLK_I        ; CLK_I       ; 1.000        ; -0.579     ; 4.527      ;
; -4.105 ; clk_cnt[30] ; clk_cnt[23]       ; CLK_I        ; CLK_I       ; 1.000        ; -0.579     ; 4.527      ;
; -4.105 ; clk_cnt[30] ; clk_cnt[24]       ; CLK_I        ; CLK_I       ; 1.000        ; -0.579     ; 4.527      ;
; -4.105 ; clk_cnt[30] ; clk_cnt[29]       ; CLK_I        ; CLK_I       ; 1.000        ; -0.579     ; 4.527      ;
; -4.097 ; clk_cnt[22] ; clk_cnt[16]       ; CLK_I        ; CLK_I       ; 1.000        ; -0.080     ; 5.018      ;
; -4.097 ; clk_cnt[22] ; clk_cnt[20]       ; CLK_I        ; CLK_I       ; 1.000        ; -0.080     ; 5.018      ;
; -4.097 ; clk_cnt[22] ; clk_cnt[22]       ; CLK_I        ; CLK_I       ; 1.000        ; -0.080     ; 5.018      ;
; -4.097 ; clk_cnt[22] ; clk_cnt[21]       ; CLK_I        ; CLK_I       ; 1.000        ; -0.080     ; 5.018      ;
; -4.097 ; clk_cnt[22] ; clk_cnt[23]       ; CLK_I        ; CLK_I       ; 1.000        ; -0.080     ; 5.018      ;
; -4.097 ; clk_cnt[22] ; clk_cnt[24]       ; CLK_I        ; CLK_I       ; 1.000        ; -0.080     ; 5.018      ;
; -4.097 ; clk_cnt[22] ; clk_cnt[29]       ; CLK_I        ; CLK_I       ; 1.000        ; -0.080     ; 5.018      ;
; -4.065 ; clk_cnt[27] ; clk_cnt[16]       ; CLK_I        ; CLK_I       ; 1.000        ; -0.579     ; 4.487      ;
; -4.065 ; clk_cnt[27] ; clk_cnt[20]       ; CLK_I        ; CLK_I       ; 1.000        ; -0.579     ; 4.487      ;
; -4.065 ; clk_cnt[27] ; clk_cnt[22]       ; CLK_I        ; CLK_I       ; 1.000        ; -0.579     ; 4.487      ;
; -4.065 ; clk_cnt[27] ; clk_cnt[21]       ; CLK_I        ; CLK_I       ; 1.000        ; -0.579     ; 4.487      ;
; -4.065 ; clk_cnt[27] ; clk_cnt[23]       ; CLK_I        ; CLK_I       ; 1.000        ; -0.579     ; 4.487      ;
; -4.065 ; clk_cnt[27] ; clk_cnt[24]       ; CLK_I        ; CLK_I       ; 1.000        ; -0.579     ; 4.487      ;
; -4.065 ; clk_cnt[27] ; clk_cnt[29]       ; CLK_I        ; CLK_I       ; 1.000        ; -0.579     ; 4.487      ;
; -4.024 ; clk_cnt[23] ; clk_cnt[16]       ; CLK_I        ; CLK_I       ; 1.000        ; -0.080     ; 4.945      ;
; -4.024 ; clk_cnt[23] ; clk_cnt[20]       ; CLK_I        ; CLK_I       ; 1.000        ; -0.080     ; 4.945      ;
; -4.024 ; clk_cnt[23] ; clk_cnt[22]       ; CLK_I        ; CLK_I       ; 1.000        ; -0.080     ; 4.945      ;
; -4.024 ; clk_cnt[23] ; clk_cnt[21]       ; CLK_I        ; CLK_I       ; 1.000        ; -0.080     ; 4.945      ;
; -4.024 ; clk_cnt[23] ; clk_cnt[23]       ; CLK_I        ; CLK_I       ; 1.000        ; -0.080     ; 4.945      ;
; -4.024 ; clk_cnt[23] ; clk_cnt[24]       ; CLK_I        ; CLK_I       ; 1.000        ; -0.080     ; 4.945      ;
; -4.024 ; clk_cnt[23] ; clk_cnt[29]       ; CLK_I        ; CLK_I       ; 1.000        ; -0.080     ; 4.945      ;
; -4.008 ; clk_cnt[28] ; clk_cnt[16]       ; CLK_I        ; CLK_I       ; 1.000        ; -0.579     ; 4.430      ;
; -4.008 ; clk_cnt[28] ; clk_cnt[20]       ; CLK_I        ; CLK_I       ; 1.000        ; -0.579     ; 4.430      ;
; -4.008 ; clk_cnt[28] ; clk_cnt[22]       ; CLK_I        ; CLK_I       ; 1.000        ; -0.579     ; 4.430      ;
; -4.008 ; clk_cnt[28] ; clk_cnt[21]       ; CLK_I        ; CLK_I       ; 1.000        ; -0.579     ; 4.430      ;
; -4.008 ; clk_cnt[28] ; clk_cnt[23]       ; CLK_I        ; CLK_I       ; 1.000        ; -0.579     ; 4.430      ;
; -4.008 ; clk_cnt[28] ; clk_cnt[24]       ; CLK_I        ; CLK_I       ; 1.000        ; -0.579     ; 4.430      ;
; -4.008 ; clk_cnt[28] ; clk_cnt[29]       ; CLK_I        ; CLK_I       ; 1.000        ; -0.579     ; 4.430      ;
; -3.993 ; clk_cnt[19] ; clk_cnt[16]       ; CLK_I        ; CLK_I       ; 1.000        ; -0.579     ; 4.415      ;
; -3.993 ; clk_cnt[19] ; clk_cnt[20]       ; CLK_I        ; CLK_I       ; 1.000        ; -0.579     ; 4.415      ;
; -3.993 ; clk_cnt[19] ; clk_cnt[22]       ; CLK_I        ; CLK_I       ; 1.000        ; -0.579     ; 4.415      ;
; -3.993 ; clk_cnt[19] ; clk_cnt[21]       ; CLK_I        ; CLK_I       ; 1.000        ; -0.579     ; 4.415      ;
; -3.993 ; clk_cnt[19] ; clk_cnt[23]       ; CLK_I        ; CLK_I       ; 1.000        ; -0.579     ; 4.415      ;
; -3.993 ; clk_cnt[19] ; clk_cnt[24]       ; CLK_I        ; CLK_I       ; 1.000        ; -0.579     ; 4.415      ;
; -3.993 ; clk_cnt[19] ; clk_cnt[29]       ; CLK_I        ; CLK_I       ; 1.000        ; -0.579     ; 4.415      ;
; -3.989 ; clk_cnt[6]  ; clk_cnt[16]       ; CLK_I        ; CLK_I       ; 1.000        ; -0.095     ; 4.895      ;
; -3.989 ; clk_cnt[6]  ; clk_cnt[20]       ; CLK_I        ; CLK_I       ; 1.000        ; -0.095     ; 4.895      ;
; -3.989 ; clk_cnt[6]  ; clk_cnt[22]       ; CLK_I        ; CLK_I       ; 1.000        ; -0.095     ; 4.895      ;
; -3.989 ; clk_cnt[6]  ; clk_cnt[21]       ; CLK_I        ; CLK_I       ; 1.000        ; -0.095     ; 4.895      ;
; -3.989 ; clk_cnt[6]  ; clk_cnt[23]       ; CLK_I        ; CLK_I       ; 1.000        ; -0.095     ; 4.895      ;
; -3.989 ; clk_cnt[6]  ; clk_cnt[24]       ; CLK_I        ; CLK_I       ; 1.000        ; -0.095     ; 4.895      ;
; -3.989 ; clk_cnt[6]  ; clk_cnt[29]       ; CLK_I        ; CLK_I       ; 1.000        ; -0.095     ; 4.895      ;
; -3.931 ; clk_cnt[20] ; clk_cnt[16]       ; CLK_I        ; CLK_I       ; 1.000        ; -0.080     ; 4.852      ;
; -3.931 ; clk_cnt[20] ; clk_cnt[20]       ; CLK_I        ; CLK_I       ; 1.000        ; -0.080     ; 4.852      ;
; -3.931 ; clk_cnt[20] ; clk_cnt[22]       ; CLK_I        ; CLK_I       ; 1.000        ; -0.080     ; 4.852      ;
; -3.931 ; clk_cnt[20] ; clk_cnt[21]       ; CLK_I        ; CLK_I       ; 1.000        ; -0.080     ; 4.852      ;
; -3.931 ; clk_cnt[20] ; clk_cnt[23]       ; CLK_I        ; CLK_I       ; 1.000        ; -0.080     ; 4.852      ;
; -3.931 ; clk_cnt[20] ; clk_cnt[24]       ; CLK_I        ; CLK_I       ; 1.000        ; -0.080     ; 4.852      ;
; -3.931 ; clk_cnt[20] ; clk_cnt[29]       ; CLK_I        ; CLK_I       ; 1.000        ; -0.080     ; 4.852      ;
; -3.909 ; clk_cnt[25] ; clk_cnt[16]       ; CLK_I        ; CLK_I       ; 1.000        ; -0.579     ; 4.331      ;
; -3.909 ; clk_cnt[25] ; clk_cnt[20]       ; CLK_I        ; CLK_I       ; 1.000        ; -0.579     ; 4.331      ;
; -3.909 ; clk_cnt[25] ; clk_cnt[22]       ; CLK_I        ; CLK_I       ; 1.000        ; -0.579     ; 4.331      ;
; -3.909 ; clk_cnt[25] ; clk_cnt[21]       ; CLK_I        ; CLK_I       ; 1.000        ; -0.579     ; 4.331      ;
; -3.909 ; clk_cnt[25] ; clk_cnt[23]       ; CLK_I        ; CLK_I       ; 1.000        ; -0.579     ; 4.331      ;
; -3.909 ; clk_cnt[25] ; clk_cnt[24]       ; CLK_I        ; CLK_I       ; 1.000        ; -0.579     ; 4.331      ;
; -3.909 ; clk_cnt[25] ; clk_cnt[29]       ; CLK_I        ; CLK_I       ; 1.000        ; -0.579     ; 4.331      ;
; -3.886 ; clk_cnt[21] ; tx_state.STOP3_ST ; CLK_I        ; CLK_I       ; 1.000        ; -0.072     ; 4.815      ;
; -3.886 ; clk_cnt[21] ; tx_state.STOP1_ST ; CLK_I        ; CLK_I       ; 1.000        ; -0.072     ; 4.815      ;
; -3.886 ; clk_cnt[21] ; tx_state.D15_ST   ; CLK_I        ; CLK_I       ; 1.000        ; -0.072     ; 4.815      ;
; -3.886 ; clk_cnt[21] ; tx_state.D14_ST   ; CLK_I        ; CLK_I       ; 1.000        ; -0.072     ; 4.815      ;
; -3.886 ; clk_cnt[21] ; tx_state.D13_ST   ; CLK_I        ; CLK_I       ; 1.000        ; -0.072     ; 4.815      ;
; -3.886 ; clk_cnt[21] ; tx_state.D12_ST   ; CLK_I        ; CLK_I       ; 1.000        ; -0.072     ; 4.815      ;
; -3.886 ; clk_cnt[21] ; tx_state.D11_ST   ; CLK_I        ; CLK_I       ; 1.000        ; -0.072     ; 4.815      ;
; -3.886 ; clk_cnt[21] ; tx_state.D10_ST   ; CLK_I        ; CLK_I       ; 1.000        ; -0.072     ; 4.815      ;
; -3.886 ; clk_cnt[21] ; tx_state.D9_ST    ; CLK_I        ; CLK_I       ; 1.000        ; -0.072     ; 4.815      ;
+--------+-------------+-------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK_I'                                                                                   ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; 0.435 ; tx_state.START0_ST ; tx_state.START0_ST ; CLK_I        ; CLK_I       ; 0.000        ; 0.099      ; 0.746      ;
; 0.500 ; tx_state.START3_ST ; tx_state.D24_ST    ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.793      ;
; 0.501 ; tx_state.D27_ST    ; tx_state.D28_ST    ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.794      ;
; 0.501 ; tx_state.D20_ST    ; tx_state.D21_ST    ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.794      ;
; 0.501 ; tx_state.D13_ST    ; tx_state.D14_ST    ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.794      ;
; 0.501 ; tx_state.START1_ST ; tx_state.D8_ST     ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.794      ;
; 0.501 ; tx_state.STOP0_ST  ; tx_state.IDLE1_ST  ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.794      ;
; 0.502 ; tx_state.D25_ST    ; tx_state.D26_ST    ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.795      ;
; 0.502 ; tx_state.D19_ST    ; tx_state.D20_ST    ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.795      ;
; 0.502 ; tx_state.D12_ST    ; tx_state.D13_ST    ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.795      ;
; 0.502 ; tx_state.D8_ST     ; tx_state.D9_ST     ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.795      ;
; 0.503 ; tx_state.IDLE3_ST  ; tx_state.START3_ST ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.796      ;
; 0.503 ; tx_state.D18_ST    ; tx_state.D19_ST    ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.796      ;
; 0.503 ; tx_state.START2_ST ; tx_state.D16_ST    ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.796      ;
; 0.506 ; tx_state.D6_ST     ; tx_state.D7_ST     ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.799      ;
; 0.508 ; tx_state.D9_ST     ; tx_state.D10_ST    ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.801      ;
; 0.509 ; tx_state.IDLE2_ST  ; tx_state.START2_ST ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.802      ;
; 0.510 ; tx_state.D26_ST    ; tx_state.D27_ST    ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.803      ;
; 0.511 ; tx_state.IDLE1_ST  ; tx_state.START1_ST ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.804      ;
; 0.526 ; tx_state.D14_ST    ; tx_state.D15_ST    ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.819      ;
; 0.526 ; tx_state.D0_ST     ; tx_state.D1_ST     ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.819      ;
; 0.618 ; clk_cnt[11]        ; clk_cnt[12]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.579      ; 1.409      ;
; 0.619 ; clk_cnt[29]        ; clk_cnt[30]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.579      ; 1.410      ;
; 0.626 ; clk_cnt[16]        ; clk_cnt[17]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.579      ; 1.417      ;
; 0.629 ; clk_cnt[24]        ; clk_cnt[25]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.579      ; 1.420      ;
; 0.635 ; clk_cnt[16]        ; clk_cnt[18]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.579      ; 1.426      ;
; 0.637 ; clk_cnt[10]        ; clk_cnt[12]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.579      ; 1.428      ;
; 0.638 ; clk_cnt[24]        ; clk_cnt[26]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.579      ; 1.429      ;
; 0.642 ; tx_state.D11_ST    ; tx_state.D12_ST    ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.935      ;
; 0.643 ; tx_state.D10_ST    ; tx_state.D11_ST    ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.936      ;
; 0.644 ; tx_state.D23_ST    ; tx_state.STOP2_ST  ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.937      ;
; 0.644 ; tx_state.D4_ST     ; tx_state.D5_ST     ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.937      ;
; 0.648 ; tx_state.D16_ST    ; tx_state.D17_ST    ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.941      ;
; 0.667 ; tx_state.D17_ST    ; tx_state.D18_ST    ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.960      ;
; 0.670 ; tx_state.D30_ST    ; tx_state.D31_ST    ; CLK_I        ; CLK_I       ; 0.000        ; 0.584      ; 1.466      ;
; 0.684 ; tx_state.D28_ST    ; tx_state.D29_ST    ; CLK_I        ; CLK_I       ; 0.000        ; 0.082      ; 0.978      ;
; 0.690 ; tx_state.D24_ST    ; tx_state.D25_ST    ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.983      ;
; 0.699 ; tx_state.D21_ST    ; tx_state.D22_ST    ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.992      ;
; 0.699 ; tx_state.D1_ST     ; tx_state.D2_ST     ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.992      ;
; 0.700 ; tx_state.D15_ST    ; tx_state.STOP1_ST  ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.993      ;
; 0.700 ; tx_state.D3_ST     ; tx_state.D4_ST     ; CLK_I        ; CLK_I       ; 0.000        ; 0.080      ; 0.992      ;
; 0.700 ; tx_state.D2_ST     ; tx_state.D3_ST     ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.993      ;
; 0.701 ; tx_state.D7_ST     ; tx_state.STOP0_ST  ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.994      ;
; 0.705 ; tx_state.STOP2_ST  ; tx_state.IDLE3_ST  ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.998      ;
; 0.742 ; clk_cnt[19]        ; clk_cnt[19]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.100      ; 1.054      ;
; 0.743 ; clk_cnt[27]        ; clk_cnt[27]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.100      ; 1.055      ;
; 0.743 ; clk_cnt[17]        ; clk_cnt[17]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.100      ; 1.055      ;
; 0.744 ; clk_cnt[31]        ; clk_cnt[31]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.100      ; 1.056      ;
; 0.744 ; clk_cnt[12]        ; clk_cnt[12]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.101      ; 1.057      ;
; 0.745 ; clk_cnt[18]        ; clk_cnt[18]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.100      ; 1.057      ;
; 0.745 ; clk_cnt[25]        ; clk_cnt[25]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.100      ; 1.057      ;
; 0.746 ; clk_cnt[30]        ; clk_cnt[30]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.100      ; 1.058      ;
; 0.747 ; clk_cnt[28]        ; clk_cnt[28]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.100      ; 1.059      ;
; 0.747 ; clk_cnt[26]        ; clk_cnt[26]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.100      ; 1.059      ;
; 0.750 ; clk_cnt[29]        ; clk_cnt[31]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.579      ; 1.541      ;
; 0.750 ; clk_cnt[15]        ; clk_cnt[17]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.577      ; 1.539      ;
; 0.751 ; clk_cnt[23]        ; clk_cnt[25]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.579      ; 1.542      ;
; 0.759 ; clk_cnt[15]        ; clk_cnt[18]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.577      ; 1.548      ;
; 0.759 ; clk_cnt[9]         ; clk_cnt[12]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.579      ; 1.550      ;
; 0.760 ; clk_cnt[23]        ; clk_cnt[26]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.579      ; 1.551      ;
; 0.760 ; clk_cnt[3]         ; clk_cnt[3]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 1.053      ;
; 0.760 ; clk_cnt[15]        ; clk_cnt[15]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 1.053      ;
; 0.761 ; clk_cnt[1]         ; clk_cnt[1]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; clk_cnt[5]         ; clk_cnt[5]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; clk_cnt[11]        ; clk_cnt[11]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; clk_cnt[13]        ; clk_cnt[13]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 1.054      ;
; 0.763 ; clk_cnt[21]        ; clk_cnt[21]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; clk_cnt[29]        ; clk_cnt[29]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; clk_cnt[6]         ; clk_cnt[6]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; clk_cnt[7]         ; clk_cnt[7]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; clk_cnt[9]         ; clk_cnt[9]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; clk_cnt[2]         ; clk_cnt[2]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 1.056      ;
; 0.764 ; clk_cnt[16]        ; clk_cnt[16]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; clk_cnt[4]         ; clk_cnt[4]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; clk_cnt[14]        ; clk_cnt[14]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 1.057      ;
; 0.765 ; clk_cnt[22]        ; clk_cnt[22]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; clk_cnt[23]        ; clk_cnt[23]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; clk_cnt[8]         ; clk_cnt[8]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; clk_cnt[10]        ; clk_cnt[10]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 1.058      ;
; 0.766 ; clk_cnt[20]        ; clk_cnt[20]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.080      ; 1.058      ;
; 0.766 ; clk_cnt[16]        ; clk_cnt[19]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.579      ; 1.557      ;
; 0.767 ; clk_cnt[24]        ; clk_cnt[24]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.080      ; 1.059      ;
; 0.767 ; clk_cnt[22]        ; clk_cnt[25]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.579      ; 1.558      ;
; 0.769 ; clk_cnt[24]        ; clk_cnt[27]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.579      ; 1.560      ;
; 0.769 ; clk_cnt[14]        ; clk_cnt[17]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.577      ; 1.558      ;
; 0.776 ; clk_cnt[22]        ; clk_cnt[26]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.579      ; 1.567      ;
; 0.777 ; clk_cnt[8]         ; clk_cnt[12]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.579      ; 1.568      ;
; 0.778 ; clk_cnt[24]        ; clk_cnt[28]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.579      ; 1.569      ;
; 0.778 ; clk_cnt[14]        ; clk_cnt[18]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.577      ; 1.567      ;
; 0.786 ; clk_cnt[0]         ; clk_cnt[0]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 1.079      ;
; 0.840 ; tx_state.D22_ST    ; tx_state.D23_ST    ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 1.133      ;
; 0.884 ; tx_state.STOP3_ST  ; tx_state.IDLE0_ST  ; CLK_I        ; CLK_I       ; 0.000        ; 0.531      ; 1.627      ;
; 0.890 ; clk_cnt[21]        ; clk_cnt[25]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.579      ; 1.681      ;
; 0.890 ; clk_cnt[15]        ; clk_cnt[19]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.577      ; 1.679      ;
; 0.891 ; clk_cnt[23]        ; clk_cnt[27]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.579      ; 1.682      ;
; 0.891 ; clk_cnt[13]        ; clk_cnt[17]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.577      ; 1.680      ;
; 0.899 ; clk_cnt[21]        ; clk_cnt[26]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.579      ; 1.690      ;
; 0.899 ; clk_cnt[7]         ; clk_cnt[12]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.579      ; 1.690      ;
; 0.900 ; clk_cnt[23]        ; clk_cnt[28]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.579      ; 1.691      ;
; 0.900 ; clk_cnt[13]        ; clk_cnt[18]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.577      ; 1.689      ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 207.68 MHz ; 207.68 MHz      ; CLK_I      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK_I ; -3.815 ; -256.280          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK_I ; 0.385 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK_I ; -3.000 ; -117.499                        ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK_I'                                                                      ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; -3.815 ; clk_cnt[21] ; clk_cnt[16] ; CLK_I        ; CLK_I       ; 1.000        ; -0.072     ; 4.745      ;
; -3.815 ; clk_cnt[21] ; clk_cnt[20] ; CLK_I        ; CLK_I       ; 1.000        ; -0.072     ; 4.745      ;
; -3.815 ; clk_cnt[21] ; clk_cnt[22] ; CLK_I        ; CLK_I       ; 1.000        ; -0.072     ; 4.745      ;
; -3.815 ; clk_cnt[21] ; clk_cnt[21] ; CLK_I        ; CLK_I       ; 1.000        ; -0.072     ; 4.745      ;
; -3.815 ; clk_cnt[21] ; clk_cnt[23] ; CLK_I        ; CLK_I       ; 1.000        ; -0.072     ; 4.745      ;
; -3.815 ; clk_cnt[21] ; clk_cnt[24] ; CLK_I        ; CLK_I       ; 1.000        ; -0.072     ; 4.745      ;
; -3.815 ; clk_cnt[21] ; clk_cnt[29] ; CLK_I        ; CLK_I       ; 1.000        ; -0.072     ; 4.745      ;
; -3.787 ; clk_cnt[26] ; clk_cnt[16] ; CLK_I        ; CLK_I       ; 1.000        ; -0.541     ; 4.248      ;
; -3.787 ; clk_cnt[26] ; clk_cnt[20] ; CLK_I        ; CLK_I       ; 1.000        ; -0.541     ; 4.248      ;
; -3.787 ; clk_cnt[26] ; clk_cnt[22] ; CLK_I        ; CLK_I       ; 1.000        ; -0.541     ; 4.248      ;
; -3.787 ; clk_cnt[26] ; clk_cnt[21] ; CLK_I        ; CLK_I       ; 1.000        ; -0.541     ; 4.248      ;
; -3.787 ; clk_cnt[26] ; clk_cnt[23] ; CLK_I        ; CLK_I       ; 1.000        ; -0.541     ; 4.248      ;
; -3.787 ; clk_cnt[26] ; clk_cnt[24] ; CLK_I        ; CLK_I       ; 1.000        ; -0.541     ; 4.248      ;
; -3.787 ; clk_cnt[26] ; clk_cnt[29] ; CLK_I        ; CLK_I       ; 1.000        ; -0.541     ; 4.248      ;
; -3.746 ; clk_cnt[17] ; clk_cnt[16] ; CLK_I        ; CLK_I       ; 1.000        ; -0.541     ; 4.207      ;
; -3.746 ; clk_cnt[17] ; clk_cnt[20] ; CLK_I        ; CLK_I       ; 1.000        ; -0.541     ; 4.207      ;
; -3.746 ; clk_cnt[17] ; clk_cnt[22] ; CLK_I        ; CLK_I       ; 1.000        ; -0.541     ; 4.207      ;
; -3.746 ; clk_cnt[17] ; clk_cnt[21] ; CLK_I        ; CLK_I       ; 1.000        ; -0.541     ; 4.207      ;
; -3.746 ; clk_cnt[17] ; clk_cnt[23] ; CLK_I        ; CLK_I       ; 1.000        ; -0.541     ; 4.207      ;
; -3.746 ; clk_cnt[17] ; clk_cnt[24] ; CLK_I        ; CLK_I       ; 1.000        ; -0.541     ; 4.207      ;
; -3.746 ; clk_cnt[17] ; clk_cnt[29] ; CLK_I        ; CLK_I       ; 1.000        ; -0.541     ; 4.207      ;
; -3.723 ; clk_cnt[31] ; clk_cnt[16] ; CLK_I        ; CLK_I       ; 1.000        ; -0.541     ; 4.184      ;
; -3.723 ; clk_cnt[31] ; clk_cnt[20] ; CLK_I        ; CLK_I       ; 1.000        ; -0.541     ; 4.184      ;
; -3.723 ; clk_cnt[31] ; clk_cnt[22] ; CLK_I        ; CLK_I       ; 1.000        ; -0.541     ; 4.184      ;
; -3.723 ; clk_cnt[31] ; clk_cnt[21] ; CLK_I        ; CLK_I       ; 1.000        ; -0.541     ; 4.184      ;
; -3.723 ; clk_cnt[31] ; clk_cnt[23] ; CLK_I        ; CLK_I       ; 1.000        ; -0.541     ; 4.184      ;
; -3.723 ; clk_cnt[31] ; clk_cnt[24] ; CLK_I        ; CLK_I       ; 1.000        ; -0.541     ; 4.184      ;
; -3.723 ; clk_cnt[31] ; clk_cnt[29] ; CLK_I        ; CLK_I       ; 1.000        ; -0.541     ; 4.184      ;
; -3.723 ; clk_cnt[30] ; clk_cnt[16] ; CLK_I        ; CLK_I       ; 1.000        ; -0.541     ; 4.184      ;
; -3.723 ; clk_cnt[30] ; clk_cnt[20] ; CLK_I        ; CLK_I       ; 1.000        ; -0.541     ; 4.184      ;
; -3.723 ; clk_cnt[30] ; clk_cnt[22] ; CLK_I        ; CLK_I       ; 1.000        ; -0.541     ; 4.184      ;
; -3.723 ; clk_cnt[30] ; clk_cnt[21] ; CLK_I        ; CLK_I       ; 1.000        ; -0.541     ; 4.184      ;
; -3.723 ; clk_cnt[30] ; clk_cnt[23] ; CLK_I        ; CLK_I       ; 1.000        ; -0.541     ; 4.184      ;
; -3.723 ; clk_cnt[30] ; clk_cnt[24] ; CLK_I        ; CLK_I       ; 1.000        ; -0.541     ; 4.184      ;
; -3.723 ; clk_cnt[30] ; clk_cnt[29] ; CLK_I        ; CLK_I       ; 1.000        ; -0.541     ; 4.184      ;
; -3.688 ; clk_cnt[22] ; clk_cnt[16] ; CLK_I        ; CLK_I       ; 1.000        ; -0.072     ; 4.618      ;
; -3.688 ; clk_cnt[22] ; clk_cnt[20] ; CLK_I        ; CLK_I       ; 1.000        ; -0.072     ; 4.618      ;
; -3.688 ; clk_cnt[22] ; clk_cnt[22] ; CLK_I        ; CLK_I       ; 1.000        ; -0.072     ; 4.618      ;
; -3.688 ; clk_cnt[22] ; clk_cnt[21] ; CLK_I        ; CLK_I       ; 1.000        ; -0.072     ; 4.618      ;
; -3.688 ; clk_cnt[22] ; clk_cnt[23] ; CLK_I        ; CLK_I       ; 1.000        ; -0.072     ; 4.618      ;
; -3.688 ; clk_cnt[22] ; clk_cnt[24] ; CLK_I        ; CLK_I       ; 1.000        ; -0.072     ; 4.618      ;
; -3.688 ; clk_cnt[22] ; clk_cnt[29] ; CLK_I        ; CLK_I       ; 1.000        ; -0.072     ; 4.618      ;
; -3.679 ; clk_cnt[28] ; clk_cnt[16] ; CLK_I        ; CLK_I       ; 1.000        ; -0.541     ; 4.140      ;
; -3.679 ; clk_cnt[28] ; clk_cnt[20] ; CLK_I        ; CLK_I       ; 1.000        ; -0.541     ; 4.140      ;
; -3.679 ; clk_cnt[28] ; clk_cnt[22] ; CLK_I        ; CLK_I       ; 1.000        ; -0.541     ; 4.140      ;
; -3.679 ; clk_cnt[28] ; clk_cnt[21] ; CLK_I        ; CLK_I       ; 1.000        ; -0.541     ; 4.140      ;
; -3.679 ; clk_cnt[28] ; clk_cnt[23] ; CLK_I        ; CLK_I       ; 1.000        ; -0.541     ; 4.140      ;
; -3.679 ; clk_cnt[28] ; clk_cnt[24] ; CLK_I        ; CLK_I       ; 1.000        ; -0.541     ; 4.140      ;
; -3.679 ; clk_cnt[28] ; clk_cnt[29] ; CLK_I        ; CLK_I       ; 1.000        ; -0.541     ; 4.140      ;
; -3.678 ; clk_cnt[27] ; clk_cnt[16] ; CLK_I        ; CLK_I       ; 1.000        ; -0.541     ; 4.139      ;
; -3.678 ; clk_cnt[27] ; clk_cnt[20] ; CLK_I        ; CLK_I       ; 1.000        ; -0.541     ; 4.139      ;
; -3.678 ; clk_cnt[27] ; clk_cnt[22] ; CLK_I        ; CLK_I       ; 1.000        ; -0.541     ; 4.139      ;
; -3.678 ; clk_cnt[27] ; clk_cnt[21] ; CLK_I        ; CLK_I       ; 1.000        ; -0.541     ; 4.139      ;
; -3.678 ; clk_cnt[27] ; clk_cnt[23] ; CLK_I        ; CLK_I       ; 1.000        ; -0.541     ; 4.139      ;
; -3.678 ; clk_cnt[27] ; clk_cnt[24] ; CLK_I        ; CLK_I       ; 1.000        ; -0.541     ; 4.139      ;
; -3.678 ; clk_cnt[27] ; clk_cnt[29] ; CLK_I        ; CLK_I       ; 1.000        ; -0.541     ; 4.139      ;
; -3.627 ; clk_cnt[23] ; clk_cnt[16] ; CLK_I        ; CLK_I       ; 1.000        ; -0.072     ; 4.557      ;
; -3.627 ; clk_cnt[23] ; clk_cnt[20] ; CLK_I        ; CLK_I       ; 1.000        ; -0.072     ; 4.557      ;
; -3.627 ; clk_cnt[23] ; clk_cnt[22] ; CLK_I        ; CLK_I       ; 1.000        ; -0.072     ; 4.557      ;
; -3.627 ; clk_cnt[23] ; clk_cnt[21] ; CLK_I        ; CLK_I       ; 1.000        ; -0.072     ; 4.557      ;
; -3.627 ; clk_cnt[23] ; clk_cnt[23] ; CLK_I        ; CLK_I       ; 1.000        ; -0.072     ; 4.557      ;
; -3.627 ; clk_cnt[23] ; clk_cnt[24] ; CLK_I        ; CLK_I       ; 1.000        ; -0.072     ; 4.557      ;
; -3.627 ; clk_cnt[23] ; clk_cnt[29] ; CLK_I        ; CLK_I       ; 1.000        ; -0.072     ; 4.557      ;
; -3.617 ; clk_cnt[19] ; clk_cnt[16] ; CLK_I        ; CLK_I       ; 1.000        ; -0.541     ; 4.078      ;
; -3.617 ; clk_cnt[19] ; clk_cnt[20] ; CLK_I        ; CLK_I       ; 1.000        ; -0.541     ; 4.078      ;
; -3.617 ; clk_cnt[19] ; clk_cnt[22] ; CLK_I        ; CLK_I       ; 1.000        ; -0.541     ; 4.078      ;
; -3.617 ; clk_cnt[19] ; clk_cnt[21] ; CLK_I        ; CLK_I       ; 1.000        ; -0.541     ; 4.078      ;
; -3.617 ; clk_cnt[19] ; clk_cnt[23] ; CLK_I        ; CLK_I       ; 1.000        ; -0.541     ; 4.078      ;
; -3.617 ; clk_cnt[19] ; clk_cnt[24] ; CLK_I        ; CLK_I       ; 1.000        ; -0.541     ; 4.078      ;
; -3.617 ; clk_cnt[19] ; clk_cnt[29] ; CLK_I        ; CLK_I       ; 1.000        ; -0.541     ; 4.078      ;
; -3.590 ; clk_cnt[6]  ; clk_cnt[16] ; CLK_I        ; CLK_I       ; 1.000        ; -0.086     ; 4.506      ;
; -3.590 ; clk_cnt[6]  ; clk_cnt[20] ; CLK_I        ; CLK_I       ; 1.000        ; -0.086     ; 4.506      ;
; -3.590 ; clk_cnt[6]  ; clk_cnt[22] ; CLK_I        ; CLK_I       ; 1.000        ; -0.086     ; 4.506      ;
; -3.590 ; clk_cnt[6]  ; clk_cnt[21] ; CLK_I        ; CLK_I       ; 1.000        ; -0.086     ; 4.506      ;
; -3.590 ; clk_cnt[6]  ; clk_cnt[23] ; CLK_I        ; CLK_I       ; 1.000        ; -0.086     ; 4.506      ;
; -3.590 ; clk_cnt[6]  ; clk_cnt[24] ; CLK_I        ; CLK_I       ; 1.000        ; -0.086     ; 4.506      ;
; -3.590 ; clk_cnt[6]  ; clk_cnt[29] ; CLK_I        ; CLK_I       ; 1.000        ; -0.086     ; 4.506      ;
; -3.577 ; clk_cnt[25] ; clk_cnt[16] ; CLK_I        ; CLK_I       ; 1.000        ; -0.541     ; 4.038      ;
; -3.577 ; clk_cnt[25] ; clk_cnt[20] ; CLK_I        ; CLK_I       ; 1.000        ; -0.541     ; 4.038      ;
; -3.577 ; clk_cnt[25] ; clk_cnt[22] ; CLK_I        ; CLK_I       ; 1.000        ; -0.541     ; 4.038      ;
; -3.577 ; clk_cnt[25] ; clk_cnt[21] ; CLK_I        ; CLK_I       ; 1.000        ; -0.541     ; 4.038      ;
; -3.577 ; clk_cnt[25] ; clk_cnt[23] ; CLK_I        ; CLK_I       ; 1.000        ; -0.541     ; 4.038      ;
; -3.577 ; clk_cnt[25] ; clk_cnt[24] ; CLK_I        ; CLK_I       ; 1.000        ; -0.541     ; 4.038      ;
; -3.577 ; clk_cnt[25] ; clk_cnt[29] ; CLK_I        ; CLK_I       ; 1.000        ; -0.541     ; 4.038      ;
; -3.555 ; clk_cnt[20] ; clk_cnt[16] ; CLK_I        ; CLK_I       ; 1.000        ; -0.072     ; 4.485      ;
; -3.555 ; clk_cnt[20] ; clk_cnt[20] ; CLK_I        ; CLK_I       ; 1.000        ; -0.072     ; 4.485      ;
; -3.555 ; clk_cnt[20] ; clk_cnt[22] ; CLK_I        ; CLK_I       ; 1.000        ; -0.072     ; 4.485      ;
; -3.555 ; clk_cnt[20] ; clk_cnt[21] ; CLK_I        ; CLK_I       ; 1.000        ; -0.072     ; 4.485      ;
; -3.555 ; clk_cnt[20] ; clk_cnt[23] ; CLK_I        ; CLK_I       ; 1.000        ; -0.072     ; 4.485      ;
; -3.555 ; clk_cnt[20] ; clk_cnt[24] ; CLK_I        ; CLK_I       ; 1.000        ; -0.072     ; 4.485      ;
; -3.555 ; clk_cnt[20] ; clk_cnt[29] ; CLK_I        ; CLK_I       ; 1.000        ; -0.072     ; 4.485      ;
; -3.515 ; clk_cnt[4]  ; clk_cnt[16] ; CLK_I        ; CLK_I       ; 1.000        ; -0.086     ; 4.431      ;
; -3.515 ; clk_cnt[4]  ; clk_cnt[20] ; CLK_I        ; CLK_I       ; 1.000        ; -0.086     ; 4.431      ;
; -3.515 ; clk_cnt[4]  ; clk_cnt[22] ; CLK_I        ; CLK_I       ; 1.000        ; -0.086     ; 4.431      ;
; -3.515 ; clk_cnt[4]  ; clk_cnt[21] ; CLK_I        ; CLK_I       ; 1.000        ; -0.086     ; 4.431      ;
; -3.515 ; clk_cnt[4]  ; clk_cnt[23] ; CLK_I        ; CLK_I       ; 1.000        ; -0.086     ; 4.431      ;
; -3.515 ; clk_cnt[4]  ; clk_cnt[24] ; CLK_I        ; CLK_I       ; 1.000        ; -0.086     ; 4.431      ;
; -3.515 ; clk_cnt[4]  ; clk_cnt[29] ; CLK_I        ; CLK_I       ; 1.000        ; -0.086     ; 4.431      ;
; -3.501 ; clk_cnt[3]  ; clk_cnt[16] ; CLK_I        ; CLK_I       ; 1.000        ; -0.086     ; 4.417      ;
; -3.501 ; clk_cnt[3]  ; clk_cnt[20] ; CLK_I        ; CLK_I       ; 1.000        ; -0.086     ; 4.417      ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK_I'                                                                                    ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; 0.385 ; tx_state.START0_ST ; tx_state.START0_ST ; CLK_I        ; CLK_I       ; 0.000        ; 0.089      ; 0.669      ;
; 0.470 ; tx_state.START3_ST ; tx_state.D24_ST    ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.737      ;
; 0.470 ; tx_state.START1_ST ; tx_state.D8_ST     ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.737      ;
; 0.471 ; tx_state.D27_ST    ; tx_state.D28_ST    ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.738      ;
; 0.471 ; tx_state.D25_ST    ; tx_state.D26_ST    ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.738      ;
; 0.471 ; tx_state.D20_ST    ; tx_state.D21_ST    ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.738      ;
; 0.471 ; tx_state.D19_ST    ; tx_state.D20_ST    ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.738      ;
; 0.471 ; tx_state.D13_ST    ; tx_state.D14_ST    ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.738      ;
; 0.471 ; tx_state.D8_ST     ; tx_state.D9_ST     ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.738      ;
; 0.471 ; tx_state.STOP0_ST  ; tx_state.IDLE1_ST  ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.738      ;
; 0.472 ; tx_state.IDLE3_ST  ; tx_state.START3_ST ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.739      ;
; 0.472 ; tx_state.START2_ST ; tx_state.D16_ST    ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.739      ;
; 0.472 ; tx_state.D12_ST    ; tx_state.D13_ST    ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.739      ;
; 0.473 ; tx_state.D18_ST    ; tx_state.D19_ST    ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.740      ;
; 0.476 ; tx_state.D6_ST     ; tx_state.D7_ST     ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.743      ;
; 0.478 ; tx_state.D26_ST    ; tx_state.D27_ST    ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.745      ;
; 0.478 ; tx_state.IDLE2_ST  ; tx_state.START2_ST ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.745      ;
; 0.478 ; tx_state.D9_ST     ; tx_state.D10_ST    ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.745      ;
; 0.479 ; tx_state.IDLE1_ST  ; tx_state.START1_ST ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.746      ;
; 0.492 ; tx_state.D14_ST    ; tx_state.D15_ST    ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.759      ;
; 0.492 ; tx_state.D0_ST     ; tx_state.D1_ST     ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.759      ;
; 0.553 ; clk_cnt[11]        ; clk_cnt[12]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.547      ; 1.295      ;
; 0.559 ; clk_cnt[16]        ; clk_cnt[17]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.541      ; 1.295      ;
; 0.559 ; clk_cnt[29]        ; clk_cnt[30]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.541      ; 1.295      ;
; 0.562 ; clk_cnt[24]        ; clk_cnt[25]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.541      ; 1.298      ;
; 0.570 ; clk_cnt[10]        ; clk_cnt[12]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.547      ; 1.312      ;
; 0.574 ; tx_state.D30_ST    ; tx_state.D31_ST    ; CLK_I        ; CLK_I       ; 0.000        ; 0.552      ; 1.321      ;
; 0.575 ; clk_cnt[16]        ; clk_cnt[18]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.541      ; 1.311      ;
; 0.578 ; clk_cnt[24]        ; clk_cnt[26]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.541      ; 1.314      ;
; 0.599 ; tx_state.D11_ST    ; tx_state.D12_ST    ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.866      ;
; 0.601 ; tx_state.D10_ST    ; tx_state.D11_ST    ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.868      ;
; 0.601 ; tx_state.D4_ST     ; tx_state.D5_ST     ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.868      ;
; 0.602 ; tx_state.D23_ST    ; tx_state.STOP2_ST  ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.869      ;
; 0.606 ; tx_state.D16_ST    ; tx_state.D17_ST    ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.873      ;
; 0.607 ; tx_state.D28_ST    ; tx_state.D29_ST    ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.875      ;
; 0.613 ; tx_state.D24_ST    ; tx_state.D25_ST    ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.880      ;
; 0.620 ; tx_state.D17_ST    ; tx_state.D18_ST    ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.887      ;
; 0.626 ; tx_state.D3_ST     ; tx_state.D4_ST     ; CLK_I        ; CLK_I       ; 0.000        ; 0.071      ; 0.892      ;
; 0.646 ; tx_state.D21_ST    ; tx_state.D22_ST    ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.913      ;
; 0.646 ; tx_state.D1_ST     ; tx_state.D2_ST     ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.913      ;
; 0.647 ; tx_state.D15_ST    ; tx_state.STOP1_ST  ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.914      ;
; 0.647 ; tx_state.D2_ST     ; tx_state.D3_ST     ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.914      ;
; 0.649 ; tx_state.D7_ST     ; tx_state.STOP0_ST  ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.916      ;
; 0.653 ; clk_cnt[29]        ; clk_cnt[31]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.541      ; 1.389      ;
; 0.654 ; clk_cnt[15]        ; clk_cnt[17]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.538      ; 1.387      ;
; 0.654 ; tx_state.STOP2_ST  ; tx_state.IDLE3_ST  ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.921      ;
; 0.660 ; clk_cnt[23]        ; clk_cnt[25]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.541      ; 1.396      ;
; 0.679 ; clk_cnt[9]         ; clk_cnt[12]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.547      ; 1.421      ;
; 0.680 ; clk_cnt[22]        ; clk_cnt[25]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.541      ; 1.416      ;
; 0.681 ; clk_cnt[16]        ; clk_cnt[19]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.541      ; 1.417      ;
; 0.683 ; clk_cnt[15]        ; clk_cnt[18]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.538      ; 1.416      ;
; 0.684 ; clk_cnt[24]        ; clk_cnt[27]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.541      ; 1.420      ;
; 0.684 ; clk_cnt[14]        ; clk_cnt[17]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.538      ; 1.417      ;
; 0.686 ; clk_cnt[23]        ; clk_cnt[26]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.541      ; 1.422      ;
; 0.687 ; clk_cnt[19]        ; clk_cnt[19]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.091      ; 0.973      ;
; 0.688 ; clk_cnt[17]        ; clk_cnt[17]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.091      ; 0.974      ;
; 0.688 ; clk_cnt[27]        ; clk_cnt[27]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.091      ; 0.974      ;
; 0.689 ; clk_cnt[31]        ; clk_cnt[31]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.091      ; 0.975      ;
; 0.690 ; clk_cnt[25]        ; clk_cnt[25]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.091      ; 0.976      ;
; 0.691 ; clk_cnt[12]        ; clk_cnt[12]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.092      ; 0.978      ;
; 0.692 ; clk_cnt[18]        ; clk_cnt[18]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.091      ; 0.978      ;
; 0.693 ; clk_cnt[28]        ; clk_cnt[28]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.091      ; 0.979      ;
; 0.693 ; clk_cnt[30]        ; clk_cnt[30]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.091      ; 0.979      ;
; 0.693 ; clk_cnt[26]        ; clk_cnt[26]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.091      ; 0.979      ;
; 0.693 ; clk_cnt[8]         ; clk_cnt[12]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.547      ; 1.435      ;
; 0.695 ; clk_cnt[22]        ; clk_cnt[26]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.541      ; 1.431      ;
; 0.700 ; clk_cnt[24]        ; clk_cnt[28]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.541      ; 1.436      ;
; 0.700 ; clk_cnt[14]        ; clk_cnt[18]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.538      ; 1.433      ;
; 0.704 ; clk_cnt[3]         ; clk_cnt[3]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; clk_cnt[5]         ; clk_cnt[5]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; clk_cnt[13]        ; clk_cnt[13]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; clk_cnt[15]        ; clk_cnt[15]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.972      ;
; 0.705 ; clk_cnt[11]        ; clk_cnt[11]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.973      ;
; 0.706 ; clk_cnt[21]        ; clk_cnt[21]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; clk_cnt[29]        ; clk_cnt[29]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; clk_cnt[1]         ; clk_cnt[1]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.974      ;
; 0.707 ; clk_cnt[6]         ; clk_cnt[6]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; clk_cnt[9]         ; clk_cnt[9]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.975      ;
; 0.708 ; clk_cnt[22]        ; clk_cnt[22]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; clk_cnt[7]         ; clk_cnt[7]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.976      ;
; 0.709 ; clk_cnt[23]        ; clk_cnt[23]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; clk_cnt[14]        ; clk_cnt[14]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; clk_cnt[2]         ; clk_cnt[2]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.977      ;
; 0.710 ; clk_cnt[16]        ; clk_cnt[16]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; clk_cnt[4]         ; clk_cnt[4]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; clk_cnt[10]        ; clk_cnt[10]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.978      ;
; 0.711 ; clk_cnt[8]         ; clk_cnt[8]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.979      ;
; 0.712 ; clk_cnt[20]        ; clk_cnt[20]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.979      ;
; 0.713 ; clk_cnt[24]        ; clk_cnt[24]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.980      ;
; 0.732 ; clk_cnt[0]         ; clk_cnt[0]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 1.000      ;
; 0.775 ; clk_cnt[21]        ; clk_cnt[25]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.541      ; 1.511      ;
; 0.775 ; tx_state.STOP3_ST  ; tx_state.IDLE0_ST  ; CLK_I        ; CLK_I       ; 0.000        ; 0.492      ; 1.462      ;
; 0.776 ; clk_cnt[15]        ; clk_cnt[19]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.538      ; 1.509      ;
; 0.776 ; clk_cnt[13]        ; clk_cnt[17]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.538      ; 1.509      ;
; 0.778 ; tx_state.D22_ST    ; tx_state.D23_ST    ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 1.045      ;
; 0.782 ; clk_cnt[23]        ; clk_cnt[27]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.541      ; 1.518      ;
; 0.802 ; clk_cnt[22]        ; clk_cnt[27]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.541      ; 1.538      ;
; 0.802 ; clk_cnt[7]         ; clk_cnt[12]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.547      ; 1.544      ;
; 0.803 ; clk_cnt[21]        ; clk_cnt[26]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.541      ; 1.539      ;
; 0.804 ; clk_cnt[20]        ; clk_cnt[25]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.541      ; 1.540      ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK_I ; -1.232 ; -79.751           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK_I ; 0.179 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK_I ; -3.000 ; -85.338                         ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK_I'                                                                             ;
+--------+-------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+--------------------+--------------+-------------+--------------+------------+------------+
; -1.232 ; clk_cnt[21] ; clk_cnt[16]        ; CLK_I        ; CLK_I       ; 1.000        ; -0.036     ; 2.183      ;
; -1.232 ; clk_cnt[21] ; clk_cnt[20]        ; CLK_I        ; CLK_I       ; 1.000        ; -0.036     ; 2.183      ;
; -1.232 ; clk_cnt[21] ; clk_cnt[22]        ; CLK_I        ; CLK_I       ; 1.000        ; -0.036     ; 2.183      ;
; -1.232 ; clk_cnt[21] ; clk_cnt[21]        ; CLK_I        ; CLK_I       ; 1.000        ; -0.036     ; 2.183      ;
; -1.232 ; clk_cnt[21] ; clk_cnt[23]        ; CLK_I        ; CLK_I       ; 1.000        ; -0.036     ; 2.183      ;
; -1.232 ; clk_cnt[21] ; clk_cnt[24]        ; CLK_I        ; CLK_I       ; 1.000        ; -0.036     ; 2.183      ;
; -1.232 ; clk_cnt[21] ; clk_cnt[29]        ; CLK_I        ; CLK_I       ; 1.000        ; -0.036     ; 2.183      ;
; -1.175 ; clk_cnt[22] ; clk_cnt[16]        ; CLK_I        ; CLK_I       ; 1.000        ; -0.036     ; 2.126      ;
; -1.175 ; clk_cnt[22] ; clk_cnt[20]        ; CLK_I        ; CLK_I       ; 1.000        ; -0.036     ; 2.126      ;
; -1.175 ; clk_cnt[22] ; clk_cnt[22]        ; CLK_I        ; CLK_I       ; 1.000        ; -0.036     ; 2.126      ;
; -1.175 ; clk_cnt[22] ; clk_cnt[21]        ; CLK_I        ; CLK_I       ; 1.000        ; -0.036     ; 2.126      ;
; -1.175 ; clk_cnt[22] ; clk_cnt[23]        ; CLK_I        ; CLK_I       ; 1.000        ; -0.036     ; 2.126      ;
; -1.175 ; clk_cnt[22] ; clk_cnt[24]        ; CLK_I        ; CLK_I       ; 1.000        ; -0.036     ; 2.126      ;
; -1.175 ; clk_cnt[22] ; clk_cnt[29]        ; CLK_I        ; CLK_I       ; 1.000        ; -0.036     ; 2.126      ;
; -1.174 ; clk_cnt[26] ; clk_cnt[16]        ; CLK_I        ; CLK_I       ; 1.000        ; -0.237     ; 1.924      ;
; -1.174 ; clk_cnt[26] ; clk_cnt[20]        ; CLK_I        ; CLK_I       ; 1.000        ; -0.237     ; 1.924      ;
; -1.174 ; clk_cnt[26] ; clk_cnt[22]        ; CLK_I        ; CLK_I       ; 1.000        ; -0.237     ; 1.924      ;
; -1.174 ; clk_cnt[26] ; clk_cnt[21]        ; CLK_I        ; CLK_I       ; 1.000        ; -0.237     ; 1.924      ;
; -1.174 ; clk_cnt[26] ; clk_cnt[23]        ; CLK_I        ; CLK_I       ; 1.000        ; -0.237     ; 1.924      ;
; -1.174 ; clk_cnt[26] ; clk_cnt[24]        ; CLK_I        ; CLK_I       ; 1.000        ; -0.237     ; 1.924      ;
; -1.174 ; clk_cnt[26] ; clk_cnt[29]        ; CLK_I        ; CLK_I       ; 1.000        ; -0.237     ; 1.924      ;
; -1.164 ; clk_cnt[17] ; clk_cnt[16]        ; CLK_I        ; CLK_I       ; 1.000        ; -0.237     ; 1.914      ;
; -1.164 ; clk_cnt[17] ; clk_cnt[20]        ; CLK_I        ; CLK_I       ; 1.000        ; -0.237     ; 1.914      ;
; -1.164 ; clk_cnt[17] ; clk_cnt[22]        ; CLK_I        ; CLK_I       ; 1.000        ; -0.237     ; 1.914      ;
; -1.164 ; clk_cnt[17] ; clk_cnt[21]        ; CLK_I        ; CLK_I       ; 1.000        ; -0.237     ; 1.914      ;
; -1.164 ; clk_cnt[17] ; clk_cnt[23]        ; CLK_I        ; CLK_I       ; 1.000        ; -0.237     ; 1.914      ;
; -1.164 ; clk_cnt[17] ; clk_cnt[24]        ; CLK_I        ; CLK_I       ; 1.000        ; -0.237     ; 1.914      ;
; -1.164 ; clk_cnt[17] ; clk_cnt[29]        ; CLK_I        ; CLK_I       ; 1.000        ; -0.237     ; 1.914      ;
; -1.161 ; clk_cnt[31] ; clk_cnt[16]        ; CLK_I        ; CLK_I       ; 1.000        ; -0.237     ; 1.911      ;
; -1.161 ; clk_cnt[31] ; clk_cnt[20]        ; CLK_I        ; CLK_I       ; 1.000        ; -0.237     ; 1.911      ;
; -1.161 ; clk_cnt[31] ; clk_cnt[22]        ; CLK_I        ; CLK_I       ; 1.000        ; -0.237     ; 1.911      ;
; -1.161 ; clk_cnt[31] ; clk_cnt[21]        ; CLK_I        ; CLK_I       ; 1.000        ; -0.237     ; 1.911      ;
; -1.161 ; clk_cnt[31] ; clk_cnt[23]        ; CLK_I        ; CLK_I       ; 1.000        ; -0.237     ; 1.911      ;
; -1.161 ; clk_cnt[31] ; clk_cnt[24]        ; CLK_I        ; CLK_I       ; 1.000        ; -0.237     ; 1.911      ;
; -1.161 ; clk_cnt[31] ; clk_cnt[29]        ; CLK_I        ; CLK_I       ; 1.000        ; -0.237     ; 1.911      ;
; -1.161 ; clk_cnt[30] ; clk_cnt[16]        ; CLK_I        ; CLK_I       ; 1.000        ; -0.237     ; 1.911      ;
; -1.161 ; clk_cnt[30] ; clk_cnt[20]        ; CLK_I        ; CLK_I       ; 1.000        ; -0.237     ; 1.911      ;
; -1.161 ; clk_cnt[30] ; clk_cnt[22]        ; CLK_I        ; CLK_I       ; 1.000        ; -0.237     ; 1.911      ;
; -1.161 ; clk_cnt[30] ; clk_cnt[21]        ; CLK_I        ; CLK_I       ; 1.000        ; -0.237     ; 1.911      ;
; -1.161 ; clk_cnt[30] ; clk_cnt[23]        ; CLK_I        ; CLK_I       ; 1.000        ; -0.237     ; 1.911      ;
; -1.161 ; clk_cnt[30] ; clk_cnt[24]        ; CLK_I        ; CLK_I       ; 1.000        ; -0.237     ; 1.911      ;
; -1.161 ; clk_cnt[30] ; clk_cnt[29]        ; CLK_I        ; CLK_I       ; 1.000        ; -0.237     ; 1.911      ;
; -1.135 ; clk_cnt[27] ; clk_cnt[16]        ; CLK_I        ; CLK_I       ; 1.000        ; -0.237     ; 1.885      ;
; -1.135 ; clk_cnt[27] ; clk_cnt[20]        ; CLK_I        ; CLK_I       ; 1.000        ; -0.237     ; 1.885      ;
; -1.135 ; clk_cnt[27] ; clk_cnt[22]        ; CLK_I        ; CLK_I       ; 1.000        ; -0.237     ; 1.885      ;
; -1.135 ; clk_cnt[27] ; clk_cnt[21]        ; CLK_I        ; CLK_I       ; 1.000        ; -0.237     ; 1.885      ;
; -1.135 ; clk_cnt[27] ; clk_cnt[23]        ; CLK_I        ; CLK_I       ; 1.000        ; -0.237     ; 1.885      ;
; -1.135 ; clk_cnt[27] ; clk_cnt[24]        ; CLK_I        ; CLK_I       ; 1.000        ; -0.237     ; 1.885      ;
; -1.135 ; clk_cnt[27] ; clk_cnt[29]        ; CLK_I        ; CLK_I       ; 1.000        ; -0.237     ; 1.885      ;
; -1.131 ; clk_cnt[23] ; clk_cnt[16]        ; CLK_I        ; CLK_I       ; 1.000        ; -0.036     ; 2.082      ;
; -1.131 ; clk_cnt[23] ; clk_cnt[20]        ; CLK_I        ; CLK_I       ; 1.000        ; -0.036     ; 2.082      ;
; -1.131 ; clk_cnt[23] ; clk_cnt[22]        ; CLK_I        ; CLK_I       ; 1.000        ; -0.036     ; 2.082      ;
; -1.131 ; clk_cnt[23] ; clk_cnt[21]        ; CLK_I        ; CLK_I       ; 1.000        ; -0.036     ; 2.082      ;
; -1.131 ; clk_cnt[23] ; clk_cnt[23]        ; CLK_I        ; CLK_I       ; 1.000        ; -0.036     ; 2.082      ;
; -1.131 ; clk_cnt[23] ; clk_cnt[24]        ; CLK_I        ; CLK_I       ; 1.000        ; -0.036     ; 2.082      ;
; -1.131 ; clk_cnt[23] ; clk_cnt[29]        ; CLK_I        ; CLK_I       ; 1.000        ; -0.036     ; 2.082      ;
; -1.128 ; clk_cnt[21] ; tx_state.STOP3_ST  ; CLK_I        ; CLK_I       ; 1.000        ; -0.034     ; 2.081      ;
; -1.128 ; clk_cnt[21] ; tx_state.STOP1_ST  ; CLK_I        ; CLK_I       ; 1.000        ; -0.034     ; 2.081      ;
; -1.128 ; clk_cnt[21] ; tx_state.D15_ST    ; CLK_I        ; CLK_I       ; 1.000        ; -0.034     ; 2.081      ;
; -1.128 ; clk_cnt[21] ; tx_state.D14_ST    ; CLK_I        ; CLK_I       ; 1.000        ; -0.034     ; 2.081      ;
; -1.128 ; clk_cnt[21] ; tx_state.D13_ST    ; CLK_I        ; CLK_I       ; 1.000        ; -0.034     ; 2.081      ;
; -1.128 ; clk_cnt[21] ; tx_state.D12_ST    ; CLK_I        ; CLK_I       ; 1.000        ; -0.034     ; 2.081      ;
; -1.128 ; clk_cnt[21] ; tx_state.D11_ST    ; CLK_I        ; CLK_I       ; 1.000        ; -0.034     ; 2.081      ;
; -1.128 ; clk_cnt[21] ; tx_state.D10_ST    ; CLK_I        ; CLK_I       ; 1.000        ; -0.034     ; 2.081      ;
; -1.128 ; clk_cnt[21] ; tx_state.D9_ST     ; CLK_I        ; CLK_I       ; 1.000        ; -0.034     ; 2.081      ;
; -1.128 ; clk_cnt[21] ; tx_state.D8_ST     ; CLK_I        ; CLK_I       ; 1.000        ; -0.034     ; 2.081      ;
; -1.128 ; clk_cnt[21] ; tx_state.START1_ST ; CLK_I        ; CLK_I       ; 1.000        ; -0.034     ; 2.081      ;
; -1.128 ; clk_cnt[21] ; tx_state.IDLE1_ST  ; CLK_I        ; CLK_I       ; 1.000        ; -0.034     ; 2.081      ;
; -1.128 ; clk_cnt[21] ; tx_state.STOP0_ST  ; CLK_I        ; CLK_I       ; 1.000        ; -0.034     ; 2.081      ;
; -1.128 ; clk_cnt[21] ; tx_state.D7_ST     ; CLK_I        ; CLK_I       ; 1.000        ; -0.034     ; 2.081      ;
; -1.128 ; clk_cnt[21] ; tx_state.D6_ST     ; CLK_I        ; CLK_I       ; 1.000        ; -0.034     ; 2.081      ;
; -1.127 ; clk_cnt[28] ; clk_cnt[16]        ; CLK_I        ; CLK_I       ; 1.000        ; -0.237     ; 1.877      ;
; -1.127 ; clk_cnt[28] ; clk_cnt[20]        ; CLK_I        ; CLK_I       ; 1.000        ; -0.237     ; 1.877      ;
; -1.127 ; clk_cnt[28] ; clk_cnt[22]        ; CLK_I        ; CLK_I       ; 1.000        ; -0.237     ; 1.877      ;
; -1.127 ; clk_cnt[28] ; clk_cnt[21]        ; CLK_I        ; CLK_I       ; 1.000        ; -0.237     ; 1.877      ;
; -1.127 ; clk_cnt[28] ; clk_cnt[23]        ; CLK_I        ; CLK_I       ; 1.000        ; -0.237     ; 1.877      ;
; -1.127 ; clk_cnt[28] ; clk_cnt[24]        ; CLK_I        ; CLK_I       ; 1.000        ; -0.237     ; 1.877      ;
; -1.127 ; clk_cnt[28] ; clk_cnt[29]        ; CLK_I        ; CLK_I       ; 1.000        ; -0.237     ; 1.877      ;
; -1.108 ; clk_cnt[20] ; clk_cnt[16]        ; CLK_I        ; CLK_I       ; 1.000        ; -0.036     ; 2.059      ;
; -1.108 ; clk_cnt[20] ; clk_cnt[20]        ; CLK_I        ; CLK_I       ; 1.000        ; -0.036     ; 2.059      ;
; -1.108 ; clk_cnt[20] ; clk_cnt[22]        ; CLK_I        ; CLK_I       ; 1.000        ; -0.036     ; 2.059      ;
; -1.108 ; clk_cnt[20] ; clk_cnt[21]        ; CLK_I        ; CLK_I       ; 1.000        ; -0.036     ; 2.059      ;
; -1.108 ; clk_cnt[20] ; clk_cnt[23]        ; CLK_I        ; CLK_I       ; 1.000        ; -0.036     ; 2.059      ;
; -1.108 ; clk_cnt[20] ; clk_cnt[24]        ; CLK_I        ; CLK_I       ; 1.000        ; -0.036     ; 2.059      ;
; -1.108 ; clk_cnt[20] ; clk_cnt[29]        ; CLK_I        ; CLK_I       ; 1.000        ; -0.036     ; 2.059      ;
; -1.101 ; clk_cnt[19] ; clk_cnt[16]        ; CLK_I        ; CLK_I       ; 1.000        ; -0.237     ; 1.851      ;
; -1.101 ; clk_cnt[19] ; clk_cnt[20]        ; CLK_I        ; CLK_I       ; 1.000        ; -0.237     ; 1.851      ;
; -1.101 ; clk_cnt[19] ; clk_cnt[22]        ; CLK_I        ; CLK_I       ; 1.000        ; -0.237     ; 1.851      ;
; -1.101 ; clk_cnt[19] ; clk_cnt[21]        ; CLK_I        ; CLK_I       ; 1.000        ; -0.237     ; 1.851      ;
; -1.101 ; clk_cnt[19] ; clk_cnt[23]        ; CLK_I        ; CLK_I       ; 1.000        ; -0.237     ; 1.851      ;
; -1.101 ; clk_cnt[19] ; clk_cnt[24]        ; CLK_I        ; CLK_I       ; 1.000        ; -0.237     ; 1.851      ;
; -1.101 ; clk_cnt[19] ; clk_cnt[29]        ; CLK_I        ; CLK_I       ; 1.000        ; -0.237     ; 1.851      ;
; -1.095 ; clk_cnt[6]  ; clk_cnt[16]        ; CLK_I        ; CLK_I       ; 1.000        ; -0.043     ; 2.039      ;
; -1.095 ; clk_cnt[6]  ; clk_cnt[20]        ; CLK_I        ; CLK_I       ; 1.000        ; -0.043     ; 2.039      ;
; -1.095 ; clk_cnt[6]  ; clk_cnt[22]        ; CLK_I        ; CLK_I       ; 1.000        ; -0.043     ; 2.039      ;
; -1.095 ; clk_cnt[6]  ; clk_cnt[21]        ; CLK_I        ; CLK_I       ; 1.000        ; -0.043     ; 2.039      ;
; -1.095 ; clk_cnt[6]  ; clk_cnt[23]        ; CLK_I        ; CLK_I       ; 1.000        ; -0.043     ; 2.039      ;
; -1.095 ; clk_cnt[6]  ; clk_cnt[24]        ; CLK_I        ; CLK_I       ; 1.000        ; -0.043     ; 2.039      ;
; -1.095 ; clk_cnt[6]  ; clk_cnt[29]        ; CLK_I        ; CLK_I       ; 1.000        ; -0.043     ; 2.039      ;
; -1.083 ; clk_cnt[25] ; clk_cnt[16]        ; CLK_I        ; CLK_I       ; 1.000        ; -0.237     ; 1.833      ;
+--------+-------------+--------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK_I'                                                                                    ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; 0.179 ; tx_state.START0_ST ; tx_state.START0_ST ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.307      ;
; 0.193 ; tx_state.START3_ST ; tx_state.D24_ST    ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.313      ;
; 0.193 ; tx_state.D13_ST    ; tx_state.D14_ST    ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; tx_state.D12_ST    ; tx_state.D13_ST    ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; tx_state.D8_ST     ; tx_state.D9_ST     ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; tx_state.START1_ST ; tx_state.D8_ST     ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; tx_state.STOP0_ST  ; tx_state.IDLE1_ST  ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; tx_state.D27_ST    ; tx_state.D28_ST    ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; tx_state.D25_ST    ; tx_state.D26_ST    ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; tx_state.D20_ST    ; tx_state.D21_ST    ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.314      ;
; 0.195 ; tx_state.IDLE3_ST  ; tx_state.START3_ST ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.315      ;
; 0.195 ; tx_state.D19_ST    ; tx_state.D20_ST    ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.315      ;
; 0.195 ; tx_state.START2_ST ; tx_state.D16_ST    ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.315      ;
; 0.195 ; tx_state.D6_ST     ; tx_state.D7_ST     ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.316      ;
; 0.196 ; tx_state.D18_ST    ; tx_state.D19_ST    ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.316      ;
; 0.197 ; tx_state.D9_ST     ; tx_state.D10_ST    ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.318      ;
; 0.198 ; tx_state.IDLE2_ST  ; tx_state.START2_ST ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.318      ;
; 0.199 ; tx_state.D26_ST    ; tx_state.D27_ST    ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.319      ;
; 0.199 ; tx_state.IDLE1_ST  ; tx_state.START1_ST ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.320      ;
; 0.204 ; tx_state.D14_ST    ; tx_state.D15_ST    ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.325      ;
; 0.204 ; tx_state.D0_ST     ; tx_state.D1_ST     ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.325      ;
; 0.252 ; tx_state.D11_ST    ; tx_state.D12_ST    ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.373      ;
; 0.253 ; clk_cnt[29]        ; clk_cnt[30]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.237      ; 0.574      ;
; 0.253 ; clk_cnt[11]        ; clk_cnt[12]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.237      ; 0.574      ;
; 0.254 ; tx_state.D10_ST    ; tx_state.D11_ST    ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.375      ;
; 0.255 ; tx_state.D4_ST     ; tx_state.D5_ST     ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.375      ;
; 0.256 ; tx_state.D23_ST    ; tx_state.STOP2_ST  ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.376      ;
; 0.257 ; tx_state.D16_ST    ; tx_state.D17_ST    ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.377      ;
; 0.261 ; tx_state.D28_ST    ; tx_state.D29_ST    ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.382      ;
; 0.262 ; tx_state.D24_ST    ; tx_state.D25_ST    ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.382      ;
; 0.263 ; clk_cnt[16]        ; clk_cnt[17]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.237      ; 0.584      ;
; 0.264 ; clk_cnt[24]        ; clk_cnt[25]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.237      ; 0.585      ;
; 0.264 ; tx_state.D30_ST    ; tx_state.D31_ST    ; CLK_I        ; CLK_I       ; 0.000        ; 0.242      ; 0.590      ;
; 0.264 ; tx_state.D17_ST    ; tx_state.D18_ST    ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.384      ;
; 0.265 ; tx_state.D3_ST     ; tx_state.D4_ST     ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.385      ;
; 0.266 ; clk_cnt[16]        ; clk_cnt[18]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.237      ; 0.587      ;
; 0.266 ; tx_state.D1_ST     ; tx_state.D2_ST     ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.387      ;
; 0.267 ; clk_cnt[24]        ; clk_cnt[26]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.237      ; 0.588      ;
; 0.267 ; tx_state.D21_ST    ; tx_state.D22_ST    ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; tx_state.D2_ST     ; tx_state.D3_ST     ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.388      ;
; 0.267 ; clk_cnt[10]        ; clk_cnt[12]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.237      ; 0.588      ;
; 0.268 ; tx_state.D15_ST    ; tx_state.STOP1_ST  ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.389      ;
; 0.269 ; tx_state.D7_ST     ; tx_state.STOP0_ST  ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.390      ;
; 0.272 ; tx_state.STOP2_ST  ; tx_state.IDLE3_ST  ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.392      ;
; 0.296 ; clk_cnt[31]        ; clk_cnt[31]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.424      ;
; 0.297 ; clk_cnt[19]        ; clk_cnt[19]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; clk_cnt[27]        ; clk_cnt[27]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; clk_cnt[17]        ; clk_cnt[17]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.425      ;
; 0.298 ; clk_cnt[25]        ; clk_cnt[25]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.426      ;
; 0.299 ; clk_cnt[30]        ; clk_cnt[30]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.427      ;
; 0.299 ; clk_cnt[18]        ; clk_cnt[18]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.427      ;
; 0.299 ; clk_cnt[12]        ; clk_cnt[12]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.427      ;
; 0.300 ; clk_cnt[28]        ; clk_cnt[28]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.428      ;
; 0.300 ; clk_cnt[26]        ; clk_cnt[26]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.428      ;
; 0.303 ; clk_cnt[15]        ; clk_cnt[15]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.423      ;
; 0.304 ; clk_cnt[3]         ; clk_cnt[3]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; clk_cnt[5]         ; clk_cnt[5]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; clk_cnt[13]        ; clk_cnt[13]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; clk_cnt[21]        ; clk_cnt[21]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; clk_cnt[29]        ; clk_cnt[29]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; clk_cnt[1]         ; clk_cnt[1]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; clk_cnt[6]         ; clk_cnt[6]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; clk_cnt[7]         ; clk_cnt[7]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; clk_cnt[11]        ; clk_cnt[11]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; clk_cnt[16]        ; clk_cnt[16]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; clk_cnt[22]        ; clk_cnt[22]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; clk_cnt[23]        ; clk_cnt[23]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; clk_cnt[8]         ; clk_cnt[8]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; clk_cnt[9]         ; clk_cnt[9]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; clk_cnt[14]        ; clk_cnt[14]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; clk_cnt[2]         ; clk_cnt[2]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; clk_cnt[20]        ; clk_cnt[20]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; clk_cnt[24]        ; clk_cnt[24]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; clk_cnt[4]         ; clk_cnt[4]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; clk_cnt[10]        ; clk_cnt[10]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.427      ;
; 0.313 ; clk_cnt[15]        ; clk_cnt[17]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.238      ; 0.635      ;
; 0.316 ; clk_cnt[29]        ; clk_cnt[31]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.237      ; 0.637      ;
; 0.316 ; clk_cnt[15]        ; clk_cnt[18]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.238      ; 0.638      ;
; 0.316 ; clk_cnt[0]         ; clk_cnt[0]         ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.436      ;
; 0.317 ; clk_cnt[23]        ; clk_cnt[25]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.237      ; 0.638      ;
; 0.320 ; clk_cnt[23]        ; clk_cnt[26]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.237      ; 0.641      ;
; 0.320 ; tx_state.D22_ST    ; tx_state.D23_ST    ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.440      ;
; 0.320 ; clk_cnt[9]         ; clk_cnt[12]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.237      ; 0.641      ;
; 0.328 ; clk_cnt[14]        ; clk_cnt[17]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.238      ; 0.650      ;
; 0.329 ; clk_cnt[16]        ; clk_cnt[19]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.237      ; 0.650      ;
; 0.329 ; clk_cnt[22]        ; clk_cnt[25]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.237      ; 0.650      ;
; 0.330 ; clk_cnt[24]        ; clk_cnt[27]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.237      ; 0.651      ;
; 0.331 ; clk_cnt[14]        ; clk_cnt[18]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.238      ; 0.653      ;
; 0.332 ; clk_cnt[22]        ; clk_cnt[26]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.237      ; 0.653      ;
; 0.332 ; clk_cnt[8]         ; clk_cnt[12]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.237      ; 0.653      ;
; 0.333 ; clk_cnt[24]        ; clk_cnt[28]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.237      ; 0.654      ;
; 0.350 ; tx_state.STOP3_ST  ; tx_state.IDLE0_ST  ; CLK_I        ; CLK_I       ; 0.000        ; 0.219      ; 0.653      ;
; 0.352 ; tx_state.D29_ST    ; tx_state.D30_ST    ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.472      ;
; 0.373 ; tx_state.START0_ST ; tx_state.D0_ST     ; CLK_I        ; CLK_I       ; 0.000        ; -0.142     ; 0.315      ;
; 0.379 ; clk_cnt[15]        ; clk_cnt[19]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.238      ; 0.701      ;
; 0.380 ; clk_cnt[13]        ; clk_cnt[17]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.238      ; 0.702      ;
; 0.382 ; clk_cnt[21]        ; clk_cnt[25]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.237      ; 0.703      ;
; 0.383 ; clk_cnt[23]        ; clk_cnt[27]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.237      ; 0.704      ;
; 0.383 ; clk_cnt[13]        ; clk_cnt[18]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.238      ; 0.705      ;
; 0.385 ; clk_cnt[21]        ; clk_cnt[26]        ; CLK_I        ; CLK_I       ; 0.000        ; 0.237      ; 0.706      ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.231   ; 0.179 ; N/A      ; N/A     ; -3.000              ;
;  CLK_I           ; -4.231   ; 0.179 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -283.959 ; 0.0   ; 0.0      ; 0.0     ; -117.499            ;
;  CLK_I           ; -283.959 ; 0.000 ; N/A      ; N/A     ; -117.499            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; TX_DATA_O     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED1          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED2          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED3          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; TX_VALID_I_REV          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK_I                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RSTL_I                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; TX_DATA_O     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LED1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; LED2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; LED3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; TX_DATA_O     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LED1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; LED2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; LED3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; TX_DATA_O     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; LED2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; LED3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK_I      ; CLK_I    ; 3104     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK_I      ; CLK_I    ; 3104     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 113   ; 113  ;
; Unconstrained Output Ports      ; 2     ; 2    ;
; Unconstrained Output Port Paths ; 18    ; 18   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; CLK_I  ; CLK_I ; Base ; Constrained ;
+--------+-------+------+-------------+


+-------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                             ;
+----------------+--------------------------------------------------------------------------------------+
; Input Port     ; Comment                                                                              ;
+----------------+--------------------------------------------------------------------------------------+
; RSTL_I         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; TX_VALID_I_REV ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+----------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LED1        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; TX_DATA_O   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                             ;
+----------------+--------------------------------------------------------------------------------------+
; Input Port     ; Comment                                                                              ;
+----------------+--------------------------------------------------------------------------------------+
; RSTL_I         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; TX_VALID_I_REV ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+----------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LED1        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; TX_DATA_O   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Sun Oct 16 04:59:18 2022
Info: Command: quartus_sta fp32_uart_tx -c fp32_uart_tx
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'fp32_uart_tx.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK_I CLK_I
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.231
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.231            -283.959 CLK_I 
Info (332146): Worst-case hold slack is 0.435
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.435               0.000 CLK_I 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -117.499 CLK_I 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.815
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.815            -256.280 CLK_I 
Info (332146): Worst-case hold slack is 0.385
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.385               0.000 CLK_I 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -117.499 CLK_I 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.232
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.232             -79.751 CLK_I 
Info (332146): Worst-case hold slack is 0.179
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.179               0.000 CLK_I 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -85.338 CLK_I 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4846 megabytes
    Info: Processing ended: Sun Oct 16 04:59:19 2022
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


