---
layout: post
title: 《从verilog到流片》课程笔记①
date: 2020-03-31
categories: blog
tags: [verilog,数字IC]
description: 课程笔记
---

# 一、前言
最近在我导的push下，成功打入《从verilog到流片》课程，最近已经听到了第4讲，这是一节数字IC方向的就业课！顺便打个软广，需要的学姐学妹学长学弟可以去搜索一下。作为一个之前做过一点FPGA的自动化人，居然开始转行和微电子同学抢饭吃(关键还抢不过)，然后听了几节课该整理一下笔记了，随便记一下，别当真

# 二、第一讲 数字电路设计基本流程
## 1. 前端设计流程
① 算法或硬件架构实现  
该部分对算法和硬件进行分析和建模，验证功能的可行性，运用matlab，C等工具，对芯片性能和功耗进行分析。

② RTL实现  
该部分主要完成算法或硬件架构的RTL级实现，在Linux下使用GVIM进行verilog语言编写，使用VCS进行仿真。

③ coding check  
该部分检查RTL设计的代码规范(如位宽溢出等)，CDC(Clock Domain Crossing，跨时钟域)等问题，采用spyglass工具。
 
④ 功能验证  
验证设计的RTL级模型的代码和功能覆盖率，采用SV(System Verilog),UVM(Universal Verification Methodology，通用验证方法学),VCS(Verilog Compile Simulator),Verdi等工具。

⑤ 综合  
将通过验证的RTL级模型映射成门级网表，采用DC,DCT,DCG等工具。

⑥ DFT(Design For Test)  
在芯片设计中引入可测逻辑，利用这部分可测逻辑达到快速有效的芯片测试。采用DC,Tessent等工具。
## 2. 后端设计流程
① P&R(Placement and Routing)  
把综合后的门级网表进行物理布局布线，采用Innovus，ICC(Incisive Comprehensive Coverage)等工具。

② ATPG(Automatic Test Pattern Generation)  
产生测试向量，用于ATE机台筛选芯片，采用Tmax，Tessent等工具。

③ STA(Static Timing Analysis,静态时序分析)  
该部分分析电路中所有存在路径组合，确保建立时间和保持时间的正确，采用PrimeTime工具。

④ 形式验证  
该部分确保经过综合或者后端的网表与RTL具有完全一致的功能，采用LEC工具。

⑤ 后仿  
用PT导出的SDF及后端网表进行时序仿真。

⑥ 功耗分析  
采用PTPX工具分析芯片功耗。

# 三、verilog基础
**verilog**是一种硬件描述语言，可描述电路硬件及时序。可进行高层次设计，并映射到具体工艺，可移植性强。可分为行为级，RTL级，门级，开关级。
## 1. verilog模块
```
module 模块名(输入输出端口);
output 输出端口列表;
input 输入端口列表;

wire 线网型变量列表;
reg 寄存器型变量列表;

assign连续赋值语句;

//过程块语句
always@(敏感信号列表)
bgein
    过程赋值语句……
end

//元件例化
元件名 例化名(端口列表);

endmodule
```

## 2. verilog testbench
```
`timescale 1ns/100ps;

module testbench();
变量列表；

initial or always产生激励；

顶层模块例化；

监控和比较输出响应；

endmodule
```

## 3. 注意事项
① tb文件没有输入输出端口，相当于测试环境，产生各种激励信号，对设计的模块进行验证。在顶层模块中例化各种功能的模块，顶层模块只用做连线，再在tb文件中例化顶层模块。设计的每个模块可看作单独一块PCB板，实现某一具体的功能，顶层文件则是将这些电路板用线连接起来成为完整电路。由测试文件给予激励并验证功能。

② wire为线网型，相当于导线，随着源端变化而变化。reg为寄存器型，相当于存储器，可保持数据不变直到触发改变。对于某一模块而言，在模块内部，input端口只能是wire型，相当于PCB上输入只能通过线连接，但可以用wire或reg驱动。同理，output端口可以是wire或reg型，但只能驱动wire型。

③ forever语句必须放在initial块中，且应该是initial块中的最后一条语句，在forever之后的语句无法继续执行，除非用disable打断。

④ 过程块不可嵌套使用，如在initial中嵌套always

⑤ 每个verilog文件只编写一个模块，且verilog对大小写敏感。

# 四、 verilog语法注意事项
① 数值类型表示：(位宽)'(基数)(值)  

② if else if  ... else if else 具有优先级，第一个if优先级最高，最后一个else优先级最低。多个if语句无优先级，若设计组合逻辑，按照阻塞赋值先后顺序。

③ always块描述组合逻辑敏感信号要列全，不应该包括不完整分支或不完整输出赋值。此外，不要在多个always中对同一个变量赋值。

④ 阻塞赋值的阻塞作用体现在程序上顺序执行，在综合后的电路中仍然是并行的。

⑤ verilog将reg看作无符号数。

⑥ 组合逻辑要使用完整的if或case结构，时序逻辑要尽量采用同步设计，避免综合成latch(锁存器)。因为latch易产生毛刺，还会使静态时序分析变得复杂。

⑦ 设计时总是考虑时序
