# 基本情報技術者試験 学習ノート

## 分類：基本理論 (1)

---

### **問1：文件存储空间计算**
**Tag:** `#基本理論` `#文件系统`

**原文:**
> 500バイトのセクタ8個を1ブロックとして, ブロック単位でファイルの領域を割り当てて管理しているシステムがある。2,000バイト及び9,000バイトのファイルを保存するとき, これら二つのファイルに割り当てられるセクタ数の合計は幾らか。ここで,ディレクトリなどの管理情報が占めるセクタは考慮しないものとする。

**核心知识点:**
*   **扇区 [セクタ]**: 磁盘物理上最小的读写单位。
*   **簇/块 [クラスタ/ブロック]**: 文件系统逻辑上最小的**分配**单位，由一个或多个扇区构成。文件占用的空间必须是块大小的整数倍。
*   **内部碎片 [内部フラグメンテーション]**: 已分配给文件、但未被完全使用的块内空间，造成浪费。

**解题逻辑:**
1.  **计算块大小**: `500 字节/扇区 * 8 扇区/块 = 4,000 字节/块`。
2.  **计算文件1 (2,000字节) 所需块数**: 小于4,000字节，向上取整为 **1个块**。
3.  **计算文件2 (9,000字节) 所需块数**: `9,000 / 4,000 = 2.25`，向上取整为 **3个块**。
4.  **计算总扇区数**:
    *   总块数: `1 + 3 = 4` 个块。
    *   总扇区数: `4 块 * 8 扇区/块 = 32` 个扇区。

---

### **問2：内存交错 (Memory Interleaving)**
**Tag:** `#基本理論` `#计算机体系结构` `#内存`

**原文:**
> 主記憶装置の高速化の技法として, 主記憶を幾つかのアクセス単位に分割し, 各アクセス単位をできるだけ並行動作させることによって, 実効アクセス時間を短縮する方法を何というか。
>
> ア：仮想記憶<br>
> イ：キャッシュメモリ方式<br>
> ウ：ダイレクトメモリアクセス<br>
> エ：メモリインターリーブ<br>

**核心知识点:**
*   **内存交错 [メモリインターリーブ]**: 将主存分为多个独立的模块（Bank），并将连续的地址分布到不同模块中，通过并行访问来提高内存整体带宽和访问速度的技术。
*   **高速缓存 [キャッシュメモリ]**: 位于CPU和主存间的高速小容量存储器，利用**局部性原理**减少对主存的访问。
*   **虚拟内存 [仮想記憶]**: 使用外存（如硬盘）来扩展主存逻辑容量的内存管理技术。
*   **DMA [ダイレクトメモリアクセス]**: 允许I/O设备绕过CPU直接与主存交换数据，以减轻CPU负担的技术。

**解题逻辑:**
*   题干关键词是“**将主存分割**”和“**并行操作**”，这正是内存交错的定义。其他选项虽然也是计算机系统中的重要技术，但作用机制不同。

---

### **問3：超标量 (Superscalar)**
**Tag:** `#基本理論` `#计算机体系结构` `#CPU`

**原文:**
> スーパースカラの説明はどれか。
>
> ア：処理すべきベクトルの長さがベクトルレジスタより長い場合, ベクトルレジスタの長さの組に分割して処理を繰り返す方式である。<br>
> イ：パイプラインを更に細分化することによって,高速化を図る方式である。<br>
> ウ：複数のバイプラインを用いて, 同時に複数の命令を実行可能にすることによって, 高速化を図る方式である。<br>
> エ：命令語を長く取り, 一つの命令で複数の機能ユニットを同時に制御することによって,高速化を図る方式である。<br>

**核心知识点:**
*   **超标量 [スーパースカラ]**: CPU的一种指令级并行技术。通过内置**多套执行单元**（如多个ALU），实现在**一个时钟周期内同时执行多条指令**。
*   **超流水线 [スーパーパイプライン]**: 将流水线阶段划分得更细，以提高时钟频率。理想情况下每个周期仍完成一条指令。
*   **VLIW [超長指令語]**: 由**编译器**负责将可并行的操作打包成一条长指令，硬件负责执行。并行性判断在软件层面。
*   **向量处理 [ベクトル処理]**: 采用SIMD（单指令多数据）模型，一条指令可处理多个数据。

**解题逻辑:**
*   超标量的核心是“**多个流水线/执行单元**”和“**同时执行多条指令**”。正确答案完美匹配了这一点。需要清晰辨别它与超流水线、VLIW等其他指令级并行技术的区别。
