Fitter report for BeMicro_MAX10_top
Sat Feb 12 23:44:26 2022
Quartus Prime Version 21.1.0 Build 842 10/21/2021 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Ignored Assignments
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. PLL Usage
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Fitter RAM Summary
 26. Routing Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. I/O Rules Summary
 33. I/O Rules Details
 34. I/O Rules Matrix
 35. Fitter Device Options
 36. Operating Settings and Conditions
 37. Estimated Delay Added for Hold Timing Summary
 38. Estimated Delay Added for Hold Timing Details
 39. Fitter Messages
 40. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2021  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Sat Feb 12 23:44:26 2022       ;
; Quartus Prime Version              ; 21.1.0 Build 842 10/21/2021 SJ Lite Edition ;
; Revision Name                      ; BeMicro_MAX10_top                           ;
; Top-level Entity Name              ; BeMicro_MAX10_top                           ;
; Family                             ; MAX 10                                      ;
; Device                             ; 10M08DAF484C8GES                            ;
; Timing Models                      ; Preliminary                                 ;
; Total logic elements               ; 983 / 8,064 ( 12 % )                        ;
;     Total combinational functions  ; 504 / 8,064 ( 6 % )                         ;
;     Dedicated logic registers      ; 805 / 8,064 ( 10 % )                        ;
; Total registers                    ; 805                                         ;
; Total pins                         ; 94 / 250 ( 38 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 3,712 / 387,072 ( < 1 % )                   ;
; Embedded Multiplier 9-bit elements ; 0 / 48 ( 0 % )                              ;
; Total PLLs                         ; 1 / 2 ( 50 % )                              ;
; UFM blocks                         ; 0 / 1 ( 0 % )                               ;
; ADC blocks                         ; 0 / 1 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 10M08DAF484C8GES                      ;                                       ;
; Maximum processors allowed for parallel compilation                ; All                                   ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Router Timing Optimization Level                                   ; MAXIMUM                               ; Normal                                ;
; Placement Effort Multiplier                                        ; 4.0                                   ; 1.0                                   ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                ; 3.3-V LVCMOS                          ;                                       ;
; Perform Physical Synthesis for Combinational Logic for Performance ; On                                    ; Off                                   ;
; Perform Register Retiming for Performance                          ; On                                    ; Off                                   ;
; Fitter Effort                                                      ; Standard Fit                          ; Auto Fit                              ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.07        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   6.8%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                    ;
+------------------+-------------------+--------------+---------------+-----------------+----------------+
; Name             ; Ignored Entity    ; Ignored From ; Ignored To    ; Ignored Value   ; Ignored Source ;
+------------------+-------------------+--------------+---------------+-----------------+----------------+
; Location         ;                   ;              ; AD5681R_LDACn ; PIN_N18         ; QSF Assignment ;
; Location         ;                   ;              ; AD5681R_RSTn  ; PIN_L15         ; QSF Assignment ;
; Location         ;                   ;              ; AD5681R_SCL   ; PIN_G17         ; QSF Assignment ;
; Location         ;                   ;              ; AD5681R_SDA   ; PIN_H17         ; QSF Assignment ;
; Location         ;                   ;              ; AD5681R_SYNCn ; PIN_N19         ; QSF Assignment ;
; Location         ;                   ;              ; ADT7420_CT    ; PIN_P13         ; QSF Assignment ;
; Location         ;                   ;              ; ADT7420_INT   ; PIN_AB14        ; QSF Assignment ;
; Location         ;                   ;              ; ADT7420_SCL   ; PIN_W13         ; QSF Assignment ;
; Location         ;                   ;              ; ADT7420_SDA   ; PIN_R13         ; QSF Assignment ;
; Location         ;                   ;              ; ADXL362_CS    ; PIN_L14         ; QSF Assignment ;
; Location         ;                   ;              ; ADXL362_INT1  ; PIN_M15         ; QSF Assignment ;
; Location         ;                   ;              ; ADXL362_INT2  ; PIN_M14         ; QSF Assignment ;
; Location         ;                   ;              ; ADXL362_MISO  ; PIN_L18         ; QSF Assignment ;
; Location         ;                   ;              ; ADXL362_MOSI  ; PIN_L19         ; QSF Assignment ;
; Location         ;                   ;              ; ADXL362_SCLK  ; PIN_M18         ; QSF Assignment ;
; Location         ;                   ;              ; AIN[0]        ; PIN_F5          ; QSF Assignment ;
; Location         ;                   ;              ; AIN[1]        ; PIN_E4          ; QSF Assignment ;
; Location         ;                   ;              ; AIN[2]        ; PIN_F4          ; QSF Assignment ;
; Location         ;                   ;              ; AIN[3]        ; PIN_E3          ; QSF Assignment ;
; Location         ;                   ;              ; AIN[4]        ; PIN_J8          ; QSF Assignment ;
; Location         ;                   ;              ; AIN[5]        ; PIN_G4          ; QSF Assignment ;
; Location         ;                   ;              ; AIN[6]        ; PIN_J9          ; QSF Assignment ;
; Location         ;                   ;              ; AIN[7]        ; PIN_F3          ; QSF Assignment ;
; Location         ;                   ;              ; EG_P1         ; PIN_C1          ; QSF Assignment ;
; Location         ;                   ;              ; EG_P10        ; PIN_J1          ; QSF Assignment ;
; Location         ;                   ;              ; EG_P11        ; PIN_K2          ; QSF Assignment ;
; Location         ;                   ;              ; EG_P12        ; PIN_L2          ; QSF Assignment ;
; Location         ;                   ;              ; EG_P13        ; PIN_N2          ; QSF Assignment ;
; Location         ;                   ;              ; EG_P14        ; PIN_P3          ; QSF Assignment ;
; Location         ;                   ;              ; EG_P15        ; PIN_P1          ; QSF Assignment ;
; Location         ;                   ;              ; EG_P16        ; PIN_R3          ; QSF Assignment ;
; Location         ;                   ;              ; EG_P17        ; PIN_T2          ; QSF Assignment ;
; Location         ;                   ;              ; EG_P18        ; PIN_R4          ; QSF Assignment ;
; Location         ;                   ;              ; EG_P19        ; PIN_T5          ; QSF Assignment ;
; Location         ;                   ;              ; EG_P2         ; PIN_D2          ; QSF Assignment ;
; Location         ;                   ;              ; EG_P20        ; PIN_Y1          ; QSF Assignment ;
; Location         ;                   ;              ; EG_P21        ; PIN_Y2          ; QSF Assignment ;
; Location         ;                   ;              ; EG_P22        ; PIN_AA1         ; QSF Assignment ;
; Location         ;                   ;              ; EG_P23        ; PIN_AA2         ; QSF Assignment ;
; Location         ;                   ;              ; EG_P24        ; PIN_Y3          ; QSF Assignment ;
; Location         ;                   ;              ; EG_P25        ; PIN_Y4          ; QSF Assignment ;
; Location         ;                   ;              ; EG_P26        ; PIN_AB6         ; QSF Assignment ;
; Location         ;                   ;              ; EG_P27        ; PIN_AB7         ; QSF Assignment ;
; Location         ;                   ;              ; EG_P28        ; PIN_AA8         ; QSF Assignment ;
; Location         ;                   ;              ; EG_P29        ; PIN_AB8         ; QSF Assignment ;
; Location         ;                   ;              ; EG_P3         ; PIN_D1          ; QSF Assignment ;
; Location         ;                   ;              ; EG_P35        ; PIN_E11         ; QSF Assignment ;
; Location         ;                   ;              ; EG_P36        ; PIN_E10         ; QSF Assignment ;
; Location         ;                   ;              ; EG_P37        ; PIN_D9          ; QSF Assignment ;
; Location         ;                   ;              ; EG_P38        ; PIN_E9          ; QSF Assignment ;
; Location         ;                   ;              ; EG_P39        ; PIN_E8          ; QSF Assignment ;
; Location         ;                   ;              ; EG_P4         ; PIN_D3          ; QSF Assignment ;
; Location         ;                   ;              ; EG_P40        ; PIN_D8          ; QSF Assignment ;
; Location         ;                   ;              ; EG_P41        ; PIN_E6          ; QSF Assignment ;
; Location         ;                   ;              ; EG_P42        ; PIN_D7          ; QSF Assignment ;
; Location         ;                   ;              ; EG_P43        ; PIN_C8          ; QSF Assignment ;
; Location         ;                   ;              ; EG_P44        ; PIN_C7          ; QSF Assignment ;
; Location         ;                   ;              ; EG_P45        ; PIN_D6          ; QSF Assignment ;
; Location         ;                   ;              ; EG_P46        ; PIN_C6          ; QSF Assignment ;
; Location         ;                   ;              ; EG_P47        ; PIN_D5          ; QSF Assignment ;
; Location         ;                   ;              ; EG_P48        ; PIN_C5          ; QSF Assignment ;
; Location         ;                   ;              ; EG_P49        ; PIN_C4          ; QSF Assignment ;
; Location         ;                   ;              ; EG_P5         ; PIN_E1          ; QSF Assignment ;
; Location         ;                   ;              ; EG_P50        ; PIN_H11         ; QSF Assignment ;
; Location         ;                   ;              ; EG_P51        ; PIN_J10         ; QSF Assignment ;
; Location         ;                   ;              ; EG_P52        ; PIN_M9          ; QSF Assignment ;
; Location         ;                   ;              ; EG_P53        ; PIN_M8          ; QSF Assignment ;
; Location         ;                   ;              ; EG_P54        ; PIN_N9          ; QSF Assignment ;
; Location         ;                   ;              ; EG_P55        ; PIN_N8          ; QSF Assignment ;
; Location         ;                   ;              ; EG_P56        ; PIN_N5          ; QSF Assignment ;
; Location         ;                   ;              ; EG_P57        ; PIN_N4          ; QSF Assignment ;
; Location         ;                   ;              ; EG_P58        ; PIN_N3          ; QSF Assignment ;
; Location         ;                   ;              ; EG_P59        ; PIN_P5          ; QSF Assignment ;
; Location         ;                   ;              ; EG_P6         ; PIN_F2          ; QSF Assignment ;
; Location         ;                   ;              ; EG_P60        ; PIN_P4          ; QSF Assignment ;
; Location         ;                   ;              ; EG_P7         ; PIN_F1          ; QSF Assignment ;
; Location         ;                   ;              ; EG_P8         ; PIN_G1          ; QSF Assignment ;
; Location         ;                   ;              ; EG_P9         ; PIN_H1          ; QSF Assignment ;
; Location         ;                   ;              ; EXP_PRESENT   ; PIN_R5          ; QSF Assignment ;
; Location         ;                   ;              ; RESET_EXPn    ; PIN_C2          ; QSF Assignment ;
; Location         ;                   ;              ; SDRAM_A[0]    ; PIN_T20         ; QSF Assignment ;
; Location         ;                   ;              ; SDRAM_A[10]   ; PIN_U21         ; QSF Assignment ;
; Location         ;                   ;              ; SDRAM_A[11]   ; PIN_P19         ; QSF Assignment ;
; Location         ;                   ;              ; SDRAM_A[12]   ; PIN_N20         ; QSF Assignment ;
; Location         ;                   ;              ; SDRAM_A[1]    ; PIN_T19         ; QSF Assignment ;
; Location         ;                   ;              ; SDRAM_A[2]    ; PIN_T18         ; QSF Assignment ;
; Location         ;                   ;              ; SDRAM_A[3]    ; PIN_AA21        ; QSF Assignment ;
; Location         ;                   ;              ; SDRAM_A[4]    ; PIN_AA22        ; QSF Assignment ;
; Location         ;                   ;              ; SDRAM_A[5]    ; PIN_U22         ; QSF Assignment ;
; Location         ;                   ;              ; SDRAM_A[6]    ; PIN_T22         ; QSF Assignment ;
; Location         ;                   ;              ; SDRAM_A[7]    ; PIN_R22         ; QSF Assignment ;
; Location         ;                   ;              ; SDRAM_A[8]    ; PIN_P20         ; QSF Assignment ;
; Location         ;                   ;              ; SDRAM_A[9]    ; PIN_P22         ; QSF Assignment ;
; Location         ;                   ;              ; SDRAM_BA[0]   ; PIN_R20         ; QSF Assignment ;
; Location         ;                   ;              ; SDRAM_BA[1]   ; PIN_T21         ; QSF Assignment ;
; Location         ;                   ;              ; SDRAM_CASn    ; PIN_N21         ; QSF Assignment ;
; Location         ;                   ;              ; SDRAM_CKE     ; PIN_N22         ; QSF Assignment ;
; Location         ;                   ;              ; SDRAM_CLK     ; PIN_M22         ; QSF Assignment ;
; Location         ;                   ;              ; SDRAM_CSn     ; PIN_P21         ; QSF Assignment ;
; Location         ;                   ;              ; SDRAM_DQMH    ; PIN_L22         ; QSF Assignment ;
; Location         ;                   ;              ; SDRAM_DQML    ; PIN_L20         ; QSF Assignment ;
; Location         ;                   ;              ; SDRAM_DQ[0]   ; PIN_C22         ; QSF Assignment ;
; Location         ;                   ;              ; SDRAM_DQ[10]  ; PIN_H21         ; QSF Assignment ;
; Location         ;                   ;              ; SDRAM_DQ[11]  ; PIN_G20         ; QSF Assignment ;
; Location         ;                   ;              ; SDRAM_DQ[12]  ; PIN_F21         ; QSF Assignment ;
; Location         ;                   ;              ; SDRAM_DQ[13]  ; PIN_E21         ; QSF Assignment ;
; Location         ;                   ;              ; SDRAM_DQ[14]  ; PIN_D21         ; QSF Assignment ;
; Location         ;                   ;              ; SDRAM_DQ[15]  ; PIN_C21         ; QSF Assignment ;
; Location         ;                   ;              ; SDRAM_DQ[1]   ; PIN_D22         ; QSF Assignment ;
; Location         ;                   ;              ; SDRAM_DQ[2]   ; PIN_E22         ; QSF Assignment ;
; Location         ;                   ;              ; SDRAM_DQ[3]   ; PIN_F22         ; QSF Assignment ;
; Location         ;                   ;              ; SDRAM_DQ[4]   ; PIN_G22         ; QSF Assignment ;
; Location         ;                   ;              ; SDRAM_DQ[5]   ; PIN_H22         ; QSF Assignment ;
; Location         ;                   ;              ; SDRAM_DQ[6]   ; PIN_J22         ; QSF Assignment ;
; Location         ;                   ;              ; SDRAM_DQ[7]   ; PIN_K22         ; QSF Assignment ;
; Location         ;                   ;              ; SDRAM_DQ[8]   ; PIN_K21         ; QSF Assignment ;
; Location         ;                   ;              ; SDRAM_DQ[9]   ; PIN_J21         ; QSF Assignment ;
; Location         ;                   ;              ; SDRAM_RASn    ; PIN_M20         ; QSF Assignment ;
; Location         ;                   ;              ; SDRAM_WEn     ; PIN_M21         ; QSF Assignment ;
; Location         ;                   ;              ; SFLASH_ASDI   ; PIN_R11         ; QSF Assignment ;
; Location         ;                   ;              ; SFLASH_CSn    ; PIN_R10         ; QSF Assignment ;
; Location         ;                   ;              ; SFLASH_DATA   ; PIN_P10         ; QSF Assignment ;
; Location         ;                   ;              ; SFLASH_DCLK   ; PIN_P11         ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; AD5681R_LDACn ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; AD5681R_RSTn  ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; AD5681R_SCL   ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; AD5681R_SDA   ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; AD5681R_SYNCn ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; ADT7420_CT    ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; ADT7420_INT   ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; ADT7420_SCL   ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; ADT7420_SDA   ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; ADXL362_CS    ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; ADXL362_INT1  ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; ADXL362_INT2  ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; ADXL362_MISO  ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; ADXL362_MOSI  ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; ADXL362_SCLK  ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; AIN[0]        ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; AIN[1]        ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; AIN[2]        ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; AIN[3]        ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; AIN[4]        ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; AIN[5]        ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; AIN[6]        ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; AIN[7]        ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; EG_P1         ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; EG_P10        ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; EG_P11        ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; EG_P12        ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; EG_P13        ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; EG_P14        ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; EG_P15        ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; EG_P16        ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; EG_P17        ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; EG_P18        ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; EG_P19        ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; EG_P2         ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; EG_P20        ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; EG_P21        ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; EG_P22        ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; EG_P23        ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; EG_P24        ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; EG_P25        ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; EG_P26        ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; EG_P27        ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; EG_P28        ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; EG_P29        ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; EG_P3         ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; EG_P35        ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; EG_P36        ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; EG_P37        ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; EG_P38        ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; EG_P39        ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; EG_P4         ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; EG_P40        ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; EG_P41        ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; EG_P42        ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; EG_P43        ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; EG_P44        ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; EG_P45        ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; EG_P46        ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; EG_P47        ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; EG_P48        ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; EG_P49        ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; EG_P5         ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; EG_P50        ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; EG_P51        ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; EG_P52        ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; EG_P53        ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; EG_P54        ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; EG_P55        ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; EG_P56        ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; EG_P57        ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; EG_P58        ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; EG_P59        ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; EG_P6         ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; EG_P60        ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; EG_P7         ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; EG_P8         ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; EG_P9         ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; EXP_PRESENT   ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; RESET_EXPn    ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; SDRAM_A[0]    ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; SDRAM_A[10]   ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; SDRAM_A[11]   ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; SDRAM_A[12]   ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; SDRAM_A[1]    ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; SDRAM_A[2]    ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; SDRAM_A[3]    ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; SDRAM_A[4]    ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; SDRAM_A[5]    ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; SDRAM_A[6]    ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; SDRAM_A[7]    ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; SDRAM_A[8]    ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; SDRAM_A[9]    ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; SDRAM_BA[0]   ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; SDRAM_BA[1]   ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; SDRAM_CASn    ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; SDRAM_CKE     ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; SDRAM_CLK     ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; SDRAM_CSn     ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; SDRAM_DQMH    ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; SDRAM_DQML    ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; SDRAM_DQ[0]   ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; SDRAM_DQ[10]  ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; SDRAM_DQ[11]  ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; SDRAM_DQ[12]  ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; SDRAM_DQ[13]  ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; SDRAM_DQ[14]  ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; SDRAM_DQ[15]  ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; SDRAM_DQ[1]   ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; SDRAM_DQ[2]   ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; SDRAM_DQ[3]   ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; SDRAM_DQ[4]   ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; SDRAM_DQ[5]   ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; SDRAM_DQ[6]   ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; SDRAM_DQ[7]   ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; SDRAM_DQ[8]   ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; SDRAM_DQ[9]   ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; SDRAM_RASn    ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; SDRAM_WEn     ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; SFLASH_ASDI   ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; SFLASH_CSn    ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; SFLASH_DATA   ; MINIMUM CURRENT ; QSF Assignment ;
; Current Strength ; BeMicro_MAX10_top ;              ; SFLASH_DCLK   ; MINIMUM CURRENT ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; AD5681R_LDACn ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; AD5681R_RSTn  ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; AD5681R_SCL   ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; AD5681R_SDA   ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; AD5681R_SYNCn ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; ADT7420_CT    ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; ADT7420_INT   ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; ADT7420_SCL   ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; ADT7420_SDA   ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; ADXL362_CS    ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; ADXL362_INT1  ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; ADXL362_INT2  ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; ADXL362_MISO  ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; ADXL362_MOSI  ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; ADXL362_SCLK  ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; AIN[0]        ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; AIN[1]        ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; AIN[2]        ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; AIN[3]        ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; AIN[4]        ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; AIN[5]        ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; AIN[6]        ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; AIN[7]        ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; EG_P1         ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; EG_P10        ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; EG_P11        ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; EG_P12        ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; EG_P13        ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; EG_P14        ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; EG_P15        ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; EG_P16        ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; EG_P17        ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; EG_P18        ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; EG_P19        ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; EG_P2         ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; EG_P20        ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; EG_P21        ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; EG_P22        ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; EG_P23        ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; EG_P24        ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; EG_P25        ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; EG_P26        ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; EG_P27        ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; EG_P28        ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; EG_P29        ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; EG_P3         ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; EG_P35        ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; EG_P36        ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; EG_P37        ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; EG_P38        ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; EG_P39        ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; EG_P4         ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; EG_P40        ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; EG_P41        ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; EG_P42        ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; EG_P43        ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; EG_P44        ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; EG_P45        ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; EG_P46        ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; EG_P47        ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; EG_P48        ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; EG_P49        ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; EG_P5         ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; EG_P50        ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; EG_P51        ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; EG_P52        ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; EG_P53        ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; EG_P54        ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; EG_P55        ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; EG_P56        ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; EG_P57        ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; EG_P58        ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; EG_P59        ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; EG_P6         ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; EG_P60        ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; EG_P7         ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; EG_P8         ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; EG_P9         ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; EXP_PRESENT   ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; RESET_EXPn    ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; SDRAM_A[0]    ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; SDRAM_A[10]   ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; SDRAM_A[11]   ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; SDRAM_A[12]   ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; SDRAM_A[1]    ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; SDRAM_A[2]    ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; SDRAM_A[3]    ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; SDRAM_A[4]    ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; SDRAM_A[5]    ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; SDRAM_A[6]    ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; SDRAM_A[7]    ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; SDRAM_A[8]    ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; SDRAM_A[9]    ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; SDRAM_BA[0]   ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; SDRAM_BA[1]   ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; SDRAM_CASn    ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; SDRAM_CKE     ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; SDRAM_CLK     ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; SDRAM_CSn     ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; SDRAM_DQMH    ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; SDRAM_DQML    ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; SDRAM_DQ[0]   ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; SDRAM_DQ[10]  ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; SDRAM_DQ[11]  ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; SDRAM_DQ[12]  ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; SDRAM_DQ[13]  ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; SDRAM_DQ[14]  ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; SDRAM_DQ[15]  ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; SDRAM_DQ[1]   ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; SDRAM_DQ[2]   ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; SDRAM_DQ[3]   ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; SDRAM_DQ[4]   ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; SDRAM_DQ[5]   ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; SDRAM_DQ[6]   ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; SDRAM_DQ[7]   ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; SDRAM_DQ[8]   ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; SDRAM_DQ[9]   ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; SDRAM_RASn    ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; SDRAM_WEn     ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; SFLASH_ASDI   ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; SFLASH_CSn    ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; SFLASH_DATA   ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard     ; BeMicro_MAX10_top ;              ; SFLASH_DCLK   ; 3.3-V LVTTL     ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; AD5681R_LDACn ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; AD5681R_RSTn  ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; AD5681R_SCL   ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; AD5681R_SDA   ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; AD5681R_SYNCn ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; ADT7420_CT    ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; ADT7420_INT   ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; ADT7420_SCL   ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; ADT7420_SDA   ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; ADXL362_CS    ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; ADXL362_INT1  ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; ADXL362_INT2  ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; ADXL362_MISO  ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; ADXL362_MOSI  ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; ADXL362_SCLK  ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; AIN[0]        ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; AIN[1]        ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; AIN[2]        ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; AIN[3]        ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; AIN[4]        ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; AIN[5]        ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; AIN[6]        ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; AIN[7]        ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; EG_P1         ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; EG_P10        ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; EG_P11        ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; EG_P12        ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; EG_P13        ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; EG_P14        ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; EG_P15        ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; EG_P16        ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; EG_P17        ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; EG_P18        ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; EG_P19        ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; EG_P2         ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; EG_P20        ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; EG_P21        ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; EG_P22        ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; EG_P23        ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; EG_P24        ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; EG_P25        ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; EG_P26        ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; EG_P27        ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; EG_P28        ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; EG_P29        ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; EG_P3         ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; EG_P35        ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; EG_P36        ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; EG_P37        ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; EG_P38        ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; EG_P39        ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; EG_P4         ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; EG_P40        ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; EG_P41        ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; EG_P42        ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; EG_P43        ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; EG_P44        ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; EG_P45        ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; EG_P46        ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; EG_P47        ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; EG_P48        ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; EG_P49        ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; EG_P5         ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; EG_P50        ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; EG_P51        ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; EG_P52        ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; EG_P53        ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; EG_P54        ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; EG_P55        ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; EG_P56        ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; EG_P57        ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; EG_P58        ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; EG_P59        ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; EG_P6         ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; EG_P60        ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; EG_P7         ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; EG_P8         ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; EG_P9         ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; EXP_PRESENT   ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; RESET_EXPn    ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; SDRAM_A[0]    ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; SDRAM_A[10]   ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; SDRAM_A[11]   ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; SDRAM_A[12]   ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; SDRAM_A[1]    ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; SDRAM_A[2]    ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; SDRAM_A[3]    ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; SDRAM_A[4]    ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; SDRAM_A[5]    ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; SDRAM_A[6]    ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; SDRAM_A[7]    ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; SDRAM_A[8]    ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; SDRAM_A[9]    ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; SDRAM_BA[0]   ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; SDRAM_BA[1]   ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; SDRAM_CASn    ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; SDRAM_CKE     ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; SDRAM_CLK     ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; SDRAM_CSn     ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; SDRAM_DQMH    ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; SDRAM_DQML    ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; SDRAM_DQ[0]   ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; SDRAM_DQ[10]  ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; SDRAM_DQ[11]  ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; SDRAM_DQ[12]  ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; SDRAM_DQ[13]  ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; SDRAM_DQ[14]  ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; SDRAM_DQ[15]  ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; SDRAM_DQ[1]   ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; SDRAM_DQ[2]   ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; SDRAM_DQ[3]   ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; SDRAM_DQ[4]   ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; SDRAM_DQ[5]   ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; SDRAM_DQ[6]   ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; SDRAM_DQ[7]   ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; SDRAM_DQ[8]   ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; SDRAM_DQ[9]   ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; SDRAM_RASn    ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; SDRAM_WEn     ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; SFLASH_ASDI   ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; SFLASH_CSn    ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; SFLASH_DATA   ; 2               ; QSF Assignment ;
; Slew Rate        ; BeMicro_MAX10_top ;              ; SFLASH_DCLK   ; 2               ; QSF Assignment ;
+------------------+-------------------+--------------+---------------+-----------------+----------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 1628 ) ; 0.00 % ( 0 / 1628 )        ; 0.00 % ( 0 / 1628 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 1628 ) ; 0.00 % ( 0 / 1628 )        ; 0.00 % ( 0 / 1628 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 348 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 223 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; sld_signaltap:auto_signaltap_0 ; 0.00 % ( 0 / 1046 )   ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 11 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/output_files/BeMicro_MAX10_top.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 983 / 8,064 ( 12 % )      ;
;     -- Combinational with no register       ; 178                       ;
;     -- Register only                        ; 479                       ;
;     -- Combinational with a register        ; 326                       ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 195                       ;
;     -- 3 input functions                    ; 182                       ;
;     -- <=2 input functions                  ; 127                       ;
;     -- Register only                        ; 479                       ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 406                       ;
;     -- arithmetic mode                      ; 98                        ;
;                                             ;                           ;
; Total registers*                            ; 805 / 9,287 ( 9 % )       ;
;     -- Dedicated logic registers            ; 805 / 8,064 ( 10 % )      ;
;     -- I/O registers                        ; 0 / 1,223 ( 0 % )         ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 101 / 504 ( 20 % )        ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 94 / 250 ( 38 % )         ;
;     -- Clock pins                           ; 1 / 4 ( 25 % )            ;
;     -- Dedicated input pins                 ; 1 / 1 ( 100 % )           ;
;                                             ;                           ;
; M9Ks                                        ; 1 / 42 ( 2 % )            ;
; UFM blocks                                  ; 0 / 1 ( 0 % )             ;
; ADC blocks                                  ; 0 / 1 ( 0 % )             ;
; Total block memory bits                     ; 3,712 / 387,072 ( < 1 % ) ;
; Total block memory implementation bits      ; 9,216 / 387,072 ( 2 % )   ;
; Embedded Multiplier 9-bit elements          ; 0 / 48 ( 0 % )            ;
; PLLs                                        ; 1 / 2 ( 50 % )            ;
; Global signals                              ; 4                         ;
;     -- Global clocks                        ; 4 / 10 ( 40 % )           ;
; JTAGs                                       ; 1 / 1 ( 100 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; Remote update blocks                        ; 0 / 1 ( 0 % )             ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 1.1% / 1.1% / 1.1%        ;
; Peak interconnect usage (total/H/V)         ; 3.9% / 4.1% / 3.7%        ;
; Maximum fan-out                             ; 486                       ;
; Highest non-global fan-out                  ; 127                       ;
; Total fan-out                               ; 4313                      ;
; Average fan-out                             ; 2.22                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                              ;
+---------------------------------------------+---------------------+--------------------+--------------------------------+--------------------------------+
; Statistic                                   ; Top                 ; sld_hub:auto_hub   ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------+--------------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                ; Low                            ; Low                            ;
;                                             ;                     ;                    ;                                ;                                ;
; Total logic elements                        ; 41 / 8064 ( < 1 % ) ; 154 / 8064 ( 2 % ) ; 788 / 8064 ( 10 % )            ; 0 / 8064 ( 0 % )               ;
;     -- Combinational with no register       ; 14                  ; 64                 ; 100                            ; 0                              ;
;     -- Register only                        ; 1                   ; 21                 ; 457                            ; 0                              ;
;     -- Combinational with a register        ; 26                  ; 69                 ; 231                            ; 0                              ;
;                                             ;                     ;                    ;                                ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                    ;                                ;                                ;
;     -- 4 input functions                    ; 8                   ; 58                 ; 129                            ; 0                              ;
;     -- 3 input functions                    ; 1                   ; 38                 ; 143                            ; 0                              ;
;     -- <=2 input functions                  ; 31                  ; 37                 ; 59                             ; 0                              ;
;     -- Register only                        ; 1                   ; 21                 ; 457                            ; 0                              ;
;                                             ;                     ;                    ;                                ;                                ;
; Logic elements by mode                      ;                     ;                    ;                                ;                                ;
;     -- normal mode                          ; 16                  ; 125                ; 265                            ; 0                              ;
;     -- arithmetic mode                      ; 24                  ; 8                  ; 66                             ; 0                              ;
;                                             ;                     ;                    ;                                ;                                ;
; Total registers                             ; 27                  ; 90                 ; 688                            ; 0                              ;
;     -- Dedicated logic registers            ; 27 / 8064 ( < 1 % ) ; 90 / 8064 ( 1 % )  ; 688 / 8064 ( 9 % )             ; 0 / 8064 ( 0 % )               ;
;     -- I/O registers                        ; 0                   ; 0                  ; 0                              ; 0                              ;
;                                             ;                     ;                    ;                                ;                                ;
; Total LABs:  partially or completely used   ; 8 / 504 ( 2 % )     ; 13 / 504 ( 3 % )   ; 83 / 504 ( 16 % )              ; 0 / 504 ( 0 % )                ;
;                                             ;                     ;                    ;                                ;                                ;
; Virtual pins                                ; 0                   ; 0                  ; 0                              ; 0                              ;
; I/O pins                                    ; 94                  ; 0                  ; 0                              ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 48 ( 0 % )      ; 0 / 48 ( 0 % )     ; 0 / 48 ( 0 % )                 ; 0 / 48 ( 0 % )                 ;
; Total memory bits                           ; 0                   ; 0                  ; 3712                           ; 0                              ;
; Total RAM block bits                        ; 0                   ; 0                  ; 9216                           ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )     ; 0 / 1 ( 0 % )      ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )                  ;
; PLL                                         ; 0 / 2 ( 0 % )       ; 0 / 2 ( 0 % )      ; 0 / 2 ( 0 % )                  ; 1 / 2 ( 50 % )                 ;
; M9K                                         ; 0 / 42 ( 0 % )      ; 0 / 42 ( 0 % )     ; 1 / 42 ( 2 % )                 ; 0 / 42 ( 0 % )                 ;
; Clock control block                         ; 2 / 12 ( 16 % )     ; 0 / 12 ( 0 % )     ; 0 / 12 ( 0 % )                 ; 2 / 12 ( 16 % )                ;
; User Flash Memory                           ; 1 / 1 ( 100 % )     ; 0 / 1 ( 0 % )      ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )                  ;
; Analog-to-Digital Converter                 ; 1 / 1 ( 100 % )     ; 0 / 1 ( 0 % )      ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )                  ;
;                                             ;                     ;                    ;                                ;                                ;
; Connections                                 ;                     ;                    ;                                ;                                ;
;     -- Input Connections                    ; 84                  ; 133                ; 888                            ; 1                              ;
;     -- Registered Input Connections         ; 0                   ; 98                 ; 709                            ; 0                              ;
;     -- Output Connections                   ; 444                 ; 141                ; 34                             ; 487                            ;
;     -- Registered Output Connections        ; 1                   ; 141                ; 0                              ; 0                              ;
;                                             ;                     ;                    ;                                ;                                ;
; Internal Connections                        ;                     ;                    ;                                ;                                ;
;     -- Total Connections                    ; 758                 ; 853                ; 3211                           ; 495                            ;
;     -- Registered Connections               ; 57                  ; 614                ; 1802                           ; 0                              ;
;                                             ;                     ;                    ;                                ;                                ;
; External Connections                        ;                     ;                    ;                                ;                                ;
;     -- Top                                  ; 160                 ; 122                ; 242                            ; 4                              ;
;     -- sld_hub:auto_hub                     ; 122                 ; 20                 ; 132                            ; 0                              ;
;     -- sld_signaltap:auto_signaltap_0       ; 242                 ; 132                ; 64                             ; 484                            ;
;     -- hard_block:auto_generated_inst       ; 4                   ; 0                  ; 484                            ; 0                              ;
;                                             ;                     ;                    ;                                ;                                ;
; Partition Interface                         ;                     ;                    ;                                ;                                ;
;     -- Input Ports                          ; 9                   ; 45                 ; 128                            ; 1                              ;
;     -- Output Ports                         ; 39                  ; 62                 ; 45                             ; 2                              ;
;     -- Bidir Ports                          ; 80                  ; 0                  ; 0                              ; 0                              ;
;                                             ;                     ;                    ;                                ;                                ;
; Registered Ports                            ;                     ;                    ;                                ;                                ;
;     -- Registered Input Ports               ; 0                   ; 3                  ; 9                              ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 29                 ; 31                             ; 0                              ;
;                                             ;                     ;                    ;                                ;                                ;
; Port Connectivity                           ;                     ;                    ;                                ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                  ; 16                             ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 28                 ; 2                              ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                  ; 19                             ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                  ; 1                              ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 25                 ; 33                             ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                  ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 30                 ; 47                             ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 29                 ; 33                             ; 0                              ;
+---------------------------------------------+---------------------+--------------------+--------------------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; PB[1]    ; M1    ; 2        ; 0            ; 5            ; 7            ; 27                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; PB[2]    ; R1    ; 2        ; 0            ; 2            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; PB[3]    ; V5    ; 3        ; 3            ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; PB[4]    ; AB5   ; 3        ; 13           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; SYS_CLK  ; N14   ; 6        ; 31           ; 9            ; 21           ; 28                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; USER_CLK ; N15   ; 6        ; 31           ; 9            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; USER_LED[1] ; M2    ; 2        ; 0            ; 5            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; USER_LED[2] ; N1    ; 2        ; 0            ; 3            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; USER_LED[3] ; R2    ; 2        ; 0            ; 2            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; USER_LED[4] ; T1    ; 2        ; 0            ; 4            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; USER_LED[5] ; V4    ; 3        ; 3            ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; USER_LED[6] ; T6    ; 2        ; 0            ; 2            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; USER_LED[7] ; AB4   ; 3        ; 11           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; USER_LED[8] ; AA5   ; 3        ; 13           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+---------------------+
; GPIO_01    ; B2    ; 8        ; 3            ; 10           ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_02    ; B1    ; 8        ; 1            ; 10           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_03    ; C3    ; 8        ; 1            ; 10           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_04    ; A2    ; 8        ; 11           ; 25           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_05    ; B3    ; 8        ; 11           ; 25           ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_06    ; A3    ; 8        ; 11           ; 25           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_07    ; B4    ; 8        ; 6            ; 10           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_08    ; A4    ; 8        ; 13           ; 25           ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_09    ; B5    ; 8        ; 6            ; 10           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_10    ; A5    ; 8        ; 15           ; 25           ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_11    ; B7    ; 8        ; 15           ; 25           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_12    ; A6    ; 8        ; 15           ; 25           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_A     ; AA15  ; 4        ; 24           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_B     ; Y16   ; 4        ; 24           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_J3_15 ; A7    ; 7        ; 22           ; 25           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_J3_16 ; A8    ; 7        ; 22           ; 25           ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_J3_17 ; A9    ; 7        ; 19           ; 25           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_J3_18 ; B8    ; 7        ; 19           ; 25           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_J3_19 ; B10   ; 7        ; 19           ; 25           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_J3_20 ; C9    ; 7        ; 19           ; 25           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_J3_21 ; H12   ; 7        ; 22           ; 25           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_J3_22 ; J11   ; 7        ; 22           ; 25           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_J3_23 ; E12   ; 7        ; 24           ; 25           ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_J3_24 ; D13   ; 7        ; 22           ; 25           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_J3_25 ; D14   ; 7        ; 24           ; 25           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_J3_26 ; E13   ; 7        ; 24           ; 25           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_J3_27 ; A14   ; 7        ; 24           ; 25           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_J3_28 ; B14   ; 7        ; 24           ; 25           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_J3_31 ; C14   ; 7        ; 27           ; 25           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_J3_32 ; C13   ; 7        ; 27           ; 25           ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_J3_33 ; H14   ; 7        ; 29           ; 25           ; 28           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_J3_34 ; J13   ; 7        ; 27           ; 25           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_J3_35 ; D17   ; 7        ; 29           ; 25           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_J3_36 ; C17   ; 7        ; 29           ; 25           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_J3_37 ; E16   ; 7        ; 29           ; 25           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_J3_38 ; E15   ; 7        ; 29           ; 25           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_J3_39 ; K14   ; 6        ; 31           ; 21           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_J3_40 ; K15   ; 6        ; 31           ; 21           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_J4_11 ; W3    ; 3        ; 9            ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_J4_12 ; W4    ; 3        ; 9            ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_J4_13 ; W6    ; 3        ; 3            ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_J4_14 ; W5    ; 3        ; 3            ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_J4_15 ; U7    ; 3        ; 6            ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_J4_16 ; U6    ; 3        ; 6            ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_J4_19 ; W8    ; 3        ; 11           ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_J4_20 ; W7    ; 3        ; 9            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_J4_21 ; AA7   ; 3        ; 13           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_J4_22 ; AA6   ; 3        ; 13           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_J4_23 ; V10   ; 3        ; 15           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_J4_24 ; V9    ; 3        ; 15           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_J4_27 ; AA10  ; 3        ; 19           ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_J4_28 ; Y10   ; 3        ; 17           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_J4_29 ; Y14   ; 4        ; 24           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_J4_30 ; Y13   ; 4        ; 24           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_J4_31 ; W14   ; 4        ; 19           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_J4_32 ; V13   ; 4        ; 19           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_J4_35 ; W15   ; 4        ; 27           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_J4_36 ; V14   ; 4        ; 27           ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_J4_37 ; V16   ; 4        ; 29           ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_J4_38 ; U15   ; 4        ; 27           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_J4_39 ; V17   ; 4        ; 29           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_J4_40 ; W17   ; 4        ; 29           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; I2C_SCL    ; AB15  ; 4        ; 24           ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; I2C_SDA    ; AA14  ; 4        ; 22           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; PMOD_A[0]  ; C20   ; 6        ; 31           ; 21           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; PMOD_A[1]  ; D19   ; 6        ; 31           ; 21           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; PMOD_A[2]  ; D18   ; 6        ; 31           ; 22           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; PMOD_A[3]  ; E18   ; 6        ; 31           ; 22           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; PMOD_B[0]  ; E19   ; 6        ; 31           ; 20           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; PMOD_B[1]  ; F18   ; 6        ; 31           ; 20           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; PMOD_B[2]  ; F20   ; 6        ; 31           ; 15           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; PMOD_B[3]  ; G19   ; 6        ; 31           ; 12           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; PMOD_C[0]  ; U18   ; 5        ; 31           ; 1            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; PMOD_C[1]  ; U17   ; 5        ; 31           ; 1            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; PMOD_C[2]  ; R18   ; 5        ; 31           ; 6            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; PMOD_C[3]  ; P18   ; 5        ; 31           ; 6            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; PMOD_D[0]  ; R14   ; 5        ; 31           ; 2            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; PMOD_D[1]  ; R15   ; 5        ; 31           ; 2            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; PMOD_D[2]  ; P15   ; 5        ; 31           ; 5            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; PMOD_D[3]  ; P14   ; 5        ; 31           ; 5            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; Location ; Pin Name                                           ; Reserved As                    ; User Signal Name    ; Pin Type         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; H2       ; DIFFIO_RX_L11n, DIFFOUT_L11n, TMS, Low_Speed       ; Reserved as secondary function ; altera_reserved_tms ; Dual Purpose Pin ;
; G2       ; DIFFIO_RX_L11p, DIFFOUT_L11p, TCK, Low_Speed       ; Reserved as secondary function ; altera_reserved_tck ; Dual Purpose Pin ;
; L4       ; DIFFIO_RX_L12n, DIFFOUT_L12n, TDI, Low_Speed       ; Reserved as secondary function ; altera_reserved_tdi ; Dual Purpose Pin ;
; M5       ; DIFFIO_RX_L12p, DIFFOUT_L12p, TDO, Low_Speed       ; Reserved as secondary function ; altera_reserved_tdo ; Dual Purpose Pin ;
; H10      ; CONFIG_SEL, Low_Speed                              ; Reserved as secondary function ; ~ALTERA_CONFIG_SEL~ ; Dual Purpose Pin ;
; H9       ; nCONFIG, Low_Speed                                 ; Reserved as secondary function ; ~ALTERA_nCONFIG~    ; Dual Purpose Pin ;
; G9       ; DIFFIO_RX_T24p, DIFFOUT_T24p, nSTATUS, Low_Speed   ; Reserved as secondary function ; ~ALTERA_nSTATUS~    ; Dual Purpose Pin ;
; F8       ; DIFFIO_RX_T24n, DIFFOUT_T24n, CONF_DONE, Low_Speed ; Reserved as secondary function ; ~ALTERA_CONF_DONE~  ; Dual Purpose Pin ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1A       ; 0 / 16 ( 0 % )   ; 3.3V          ; --           ;
; 1B       ; 4 / 20 ( 20 % )  ; 3.3V          ; --           ;
; 2        ; 7 / 24 ( 29 % )  ; 3.3V          ; --           ;
; 3        ; 19 / 36 ( 53 % ) ; 3.3V          ; --           ;
; 4        ; 14 / 24 ( 58 % ) ; 3.3V          ; --           ;
; 5        ; 8 / 28 ( 29 % )  ; 3.3V          ; --           ;
; 6        ; 12 / 42 ( 29 % ) ; 3.3V          ; --           ;
; 7        ; 22 / 24 ( 92 % ) ; 3.3V          ; --           ;
; 8        ; 16 / 36 ( 44 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+--------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                       ; Dir.   ; I/O Standard          ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; A2       ; 233        ; 8        ; GPIO_04                              ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A3       ; 235        ; 8        ; GPIO_06                              ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 227        ; 8        ; GPIO_08                              ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 225        ; 8        ; GPIO_10                              ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 223        ; 8        ; GPIO_12                              ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 209        ; 7        ; GPIO_J3_15                           ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 211        ; 7        ; GPIO_J3_16                           ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 213        ; 7        ; GPIO_J3_17                           ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; A11      ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; A13      ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; A14      ; 201        ; 7        ; GPIO_J3_27                           ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 197        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; A17      ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; A18      ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; A19      ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; A20      ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; A21      ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA2      ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA3      ; 77         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA5      ; 81         ; 3        ; USER_LED[8]                          ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA6      ; 80         ; 3        ; GPIO_J4_22                           ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA7      ; 82         ; 3        ; GPIO_J4_21                           ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA8      ; 89         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 93         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 94         ; 3        ; GPIO_J4_27                           ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA11     ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AA12     ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AA13     ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA14     ; 105        ; 4        ; I2C_SDA                              ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 109        ; 4        ; GPIO_A                               ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA16     ; 115        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AA18     ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA19     ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AA20     ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AA21     ; 121        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 123        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AB3      ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AB4      ; 79         ; 3        ; USER_LED[7]                          ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB5      ; 83         ; 3        ; PB[4]                                ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB6      ; 85         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB7      ; 87         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 91         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 95         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AB11     ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AB12     ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AB13     ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AB14     ; 103        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 107        ; 4        ; I2C_SCL                              ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB16     ; 113        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 117        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 119        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AB20     ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AB21     ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B1       ; 247        ; 8        ; GPIO_02                              ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B2       ; 245        ; 8        ; GPIO_01                              ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B3       ; 236        ; 8        ; GPIO_05                              ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 238        ; 8        ; GPIO_07                              ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 237        ; 8        ; GPIO_09                              ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B7       ; 221        ; 8        ; GPIO_11                              ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 215        ; 7        ; GPIO_J3_18                           ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B10      ; 212        ; 7        ; GPIO_J3_19                           ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; B12      ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; B13      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B14      ; 203        ; 7        ; GPIO_J3_28                           ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 199        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; B17      ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; B18      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B19      ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; B20      ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; B21      ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; C1       ; 21         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; C2       ; 251        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C3       ; 249        ; 8        ; GPIO_03                              ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C4       ; 239        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 241        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 229        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 219        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 217        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 214        ; 7        ; GPIO_J3_20                           ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; C11      ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; C13      ; 202        ; 7        ; GPIO_J3_32                           ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ; 200        ; 7        ; GPIO_J3_31                           ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C15      ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; C16      ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; C17      ; 195        ; 7        ; GPIO_J3_36                           ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C18      ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; C19      ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; C20      ; 185        ; 6        ; PMOD_A[0]                            ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C21      ; 175        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 171        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 23         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 19         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ; 17         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D4       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D5       ; 243        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 248        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 231        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; D8       ; 224        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 226        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 228        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D12      ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; D13      ; 207        ; 7        ; GPIO_J3_24                           ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; D14      ; 204        ; 7        ; GPIO_J3_25                           ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; D16      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D17      ; 193        ; 7        ; GPIO_J3_35                           ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; D18      ; 189        ; 6        ; PMOD_A[2]                            ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D19      ; 187        ; 6        ; PMOD_A[1]                            ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D20      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D21      ; 173        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; D22      ; 169        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 29         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E3       ; 3          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 1          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E6       ; 250        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E8       ; 240        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 230        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 218        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 216        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 205        ; 7        ; GPIO_J3_23                           ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; E13      ; 206        ; 7        ; GPIO_J3_26                           ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; E14      ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; E15      ; 194        ; 7        ; GPIO_J3_38                           ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ; 192        ; 7        ; GPIO_J3_37                           ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; E17      ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; E18      ; 191        ; 6        ; PMOD_A[3]                            ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E19      ; 180        ; 6        ; PMOD_B[0]                            ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E20      ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; E21      ; 163        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 161        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 35         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 31         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 7          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 2          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F5       ; 0          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F7       ; 242        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 246        ; 8        ; ~ALTERA_CONF_DONE~ / RESERVED_INPUT  ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ;            ; 8        ; VCCIO8                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ; 8        ; VCCIO8                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 7        ; VCCIO7                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ; 7        ; VCCIO7                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; F15      ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; F16      ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; F18      ; 182        ; 6        ; PMOD_B[1]                            ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F19      ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; F20      ; 170        ; 6        ; PMOD_B[2]                            ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F21      ; 168        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 159        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 33         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 22         ; 1B       ; altera_reserved_tck                  ; input  ; 3.3 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 11         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 5          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ;            ;          ; ANAIN1                               ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G9       ; 244        ; 8        ; ~ALTERA_nSTATUS~ / RESERVED_INPUT    ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; G10      ;            ; 8        ; VCCIO8                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; G11      ;            ; 8        ; VCCIO8                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; G12      ;            ; 7        ; VCCIO7                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; G13      ;            ; 7        ; VCCIO7                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; G14      ;            ; 7        ; VCCIO7                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G16      ;            ;          ; VCCD_PLL2                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G17      ; 190        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G19      ; 158        ; 6        ; PMOD_B[3]                            ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G20      ; 156        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G21      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G22      ; 157        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 32         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 20         ; 1B       ; altera_reserved_tms                  ; input  ; 3.3 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; H3       ; 10         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 9          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ;            ;          ; REFGND                               ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; ADC_VREF                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ; --       ; VCCA_ADC                             ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ; --       ; VCCA3                                ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H9       ; 234        ; 8        ; ~ALTERA_nCONFIG~ / RESERVED_INPUT    ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; H10      ; 232        ; 8        ; ~ALTERA_CONFIG_SEL~ / RESERVED_INPUT ; input  ; 3.3-V LVCMOS          ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 222        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 208        ; 7        ; GPIO_J3_21                           ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H14      ; 196        ; 7        ; GPIO_J3_33                           ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; H15      ;            ; --       ; VCCA2                                ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; H17      ; 188        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H19      ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H20      ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H21      ; 151        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 149        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 34         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J3       ; 15         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 8          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; VCCINT                               ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ; 4          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J9       ; 6          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J10      ; 220        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ; 210        ; 7        ; GPIO_J3_22                           ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; J12      ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J13      ; 198        ; 7        ; GPIO_J3_34                           ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; J14      ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J15      ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J16      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; J18      ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J19      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J21      ; 155        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 153        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; K2       ; 25         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K4       ; 13         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ; 12         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 14         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ; 1A       ; VCCIO1A                              ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; K8       ; 16         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ; 18         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ; 184        ; 6        ; GPIO_J3_39                           ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K15      ; 186        ; 6        ; GPIO_J3_40                           ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K16      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; K17      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; K21      ; 154        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 152        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; L2       ; 27         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ;            ;          ; DNU                                  ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; L4       ; 24         ; 1B       ; altera_reserved_tdi                  ; input  ; 3.3 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; L5       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; 1A       ; VCCIO1A                              ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; L7       ;            ; 1B       ; VCCIO1B                              ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; L8       ; 28         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ; 30         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L10      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L14      ; 172        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L15      ; 174        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L18      ; 178        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L19      ; 177        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L20      ; 179        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L21      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L22      ; 146        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 47         ; 2        ; PB[1]                                ; input  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 45         ; 2        ; USER_LED[1]                          ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; M5       ; 26         ; 1B       ; altera_reserved_tdo                  ; output ; 3.3-V LVCMOS          ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ;            ; 1B       ; VCCIO1B                              ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M8       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ; 162        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M15      ; 160        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; M18      ; 176        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M19      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M20      ; 165        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 144        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 147        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 55         ; 2        ; USER_LED[2]                          ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 41         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ;            ; 2        ; VCCIO2                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; N7       ;            ; 2        ; VCCIO2                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; N8       ; 52         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ; 54         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N14      ; 148        ; 6        ; SYS_CLK                              ; input  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N15      ; 150        ; 6        ; USER_CLK                             ; input  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N16      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; N17      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; N18      ; 164        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 166        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 167        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 145        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 139        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 53         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P3       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P7       ;            ; 2        ; VCCIO2                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; P10      ; 78         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P11      ; 90         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P12      ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; P13      ; 102        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P14      ; 138        ; 5        ; PMOD_D[3]                            ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P15      ; 136        ; 5        ; PMOD_D[2]                            ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P16      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P18      ; 142        ; 5        ; PMOD_C[3]                            ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P19      ; 141        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P20      ; 143        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P21      ; 137        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 135        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ; 57         ; 2        ; PB[2]                                ; input  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 59         ; 2        ; USER_LED[3]                          ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 48         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ;            ; 2        ; VCCIO2                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; R7       ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; R8       ;            ; --       ; VCCA1                                ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; R10      ; 76         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 88         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; R13      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 126        ; 5        ; PMOD_D[0]                            ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R15      ; 124        ; 5        ; PMOD_D[1]                            ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R16      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; R17      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; R18      ; 140        ; 5        ; PMOD_C[2]                            ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R19      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R20      ; 131        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R22      ; 133        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 49         ; 2        ; USER_LED[4]                          ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T2       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T3       ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; T4       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T5       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ; 58         ; 2        ; USER_LED[6]                          ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T7       ;            ;          ; VCCD_PLL1                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ; 3        ; VCCIO3                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ; 3        ; VCCIO3                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T11      ;            ; 3        ; VCCIO3                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T12      ;            ; 4        ; VCCIO4                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T13      ;            ; 4        ; VCCIO4                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ; --       ; VCCA4                                ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T18      ; 130        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ; 128        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T20      ; 129        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T21      ; 125        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 127        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U1       ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; U2       ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; U3       ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; U6       ; 64         ; 3        ; GPIO_J4_16                           ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; U7       ; 66         ; 3        ; GPIO_J4_15                           ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; U8       ;            ; 3        ; VCCIO3                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U9       ;            ; 3        ; VCCIO3                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ; 4        ; VCCIO4                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U12      ;            ; 4        ; VCCIO4                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ; 4        ; VCCIO4                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U15      ; 112        ; 4        ; GPIO_J4_38                           ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; U16      ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; U17      ; 122        ; 5        ; PMOD_C[1]                            ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U18      ; 120        ; 5        ; PMOD_C[0]                            ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U19      ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; U21      ; 132        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 134        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V3       ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; V4       ; 61         ; 3        ; USER_LED[5]                          ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; V5       ; 63         ; 3        ; PB[3]                                ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; V6       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; V8       ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; V9       ; 84         ; 3        ; GPIO_J4_24                           ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; V10      ; 86         ; 3        ; GPIO_J4_23                           ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; V11      ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; V13      ; 96         ; 4        ; GPIO_J4_32                           ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; V14      ; 108        ; 4        ; GPIO_J4_36                           ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; V15      ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; V16      ; 114        ; 4        ; GPIO_J4_37                           ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; V17      ; 118        ; 4        ; GPIO_J4_39                           ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; V18      ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; V21      ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; V22      ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; W1       ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; W2       ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; W3       ; 70         ; 3        ; GPIO_J4_11                           ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; W4       ; 68         ; 3        ; GPIO_J4_12                           ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; W5       ; 60         ; 3        ; GPIO_J4_14                           ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; W6       ; 62         ; 3        ; GPIO_J4_13                           ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; W7       ; 72         ; 3        ; GPIO_J4_20                           ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; W8       ; 74         ; 3        ; GPIO_J4_19                           ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; W9       ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; W12      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W13      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 98         ; 4        ; GPIO_J4_31                           ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; W15      ; 110        ; 4        ; GPIO_J4_35                           ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; W16      ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; W17      ; 116        ; 4        ; GPIO_J4_40                           ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; W18      ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; W21      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; W22      ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; Y1       ; 65         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y2       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y3       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 75         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y5       ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; Y6       ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 92         ; 3        ; GPIO_J4_28                           ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y11      ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 104        ; 4        ; GPIO_J4_30                           ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y14      ; 106        ; 4        ; GPIO_J4_29                           ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y15      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 111        ; 4        ; GPIO_B                               ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y17      ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; Y18      ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; Y21      ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; Y22      ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+--------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                            ;
+-------------------------------+------------------------------------------------------------------------+
; Name                          ; pll0:pll0_inst|altpll:altpll_component|pll0_altpll:auto_generated|pll1 ;
+-------------------------------+------------------------------------------------------------------------+
; SDC pin name                  ; pll0_inst|altpll_component|auto_generated|pll1                         ;
; PLL mode                      ; Normal                                                                 ;
; Compensate clock              ; clock4                                                                 ;
; Compensated input/output pins ; --                                                                     ;
; Switchover type               ; --                                                                     ;
; Input frequency 0             ; 50.0 MHz                                                               ;
; Input frequency 1             ; --                                                                     ;
; Nominal PFD frequency         ; 50.0 MHz                                                               ;
; Nominal VCO frequency         ; 600.0 MHz                                                              ;
; VCO post scale K counter      ; 2                                                                      ;
; VCO frequency control         ; Auto                                                                   ;
; VCO phase shift step          ; 208 ps                                                                 ;
; VCO multiply                  ; --                                                                     ;
; VCO divide                    ; --                                                                     ;
; Freq min lock                 ; 25.0 MHz                                                               ;
; Freq max lock                 ; 54.18 MHz                                                              ;
; M VCO Tap                     ; 0                                                                      ;
; M Initial                     ; 1                                                                      ;
; M value                       ; 12                                                                     ;
; N value                       ; 1                                                                      ;
; Charge pump current           ; setting 1                                                              ;
; Loop filter resistance        ; setting 27                                                             ;
; Loop filter capacitance       ; setting 0                                                              ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                     ;
; Bandwidth type                ; Medium                                                                 ;
; Real time reconfigurable      ; Off                                                                    ;
; Scan chain MIF file           ; --                                                                     ;
; Preserve PLL counter order    ; Off                                                                    ;
; PLL location                  ; PLL_2                                                                  ;
; Inclk0 signal                 ; SYS_CLK                                                                ;
; Inclk1 signal                 ; --                                                                     ;
; Inclk0 signal type            ; Dedicated Pin                                                          ;
; Inclk1 signal type            ; --                                                                     ;
+-------------------------------+------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                            ;
+------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+-------------------------------------------------------+
; Name                                                                               ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low   ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                          ;
+------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+-------------------------------------------------------+
; pll0:pll0_inst|altpll:altpll_component|pll0_altpll:auto_generated|wire_pll1_clk[3] ; clock3       ; 1    ; 5   ; 10.0 MHz         ; 0 (0 ps)    ; 0.75 (208 ps)    ; 50/50      ; C1      ; 60            ; 30/30 Even   ; --            ; 1       ; 0       ; pll0_inst|altpll_component|auto_generated|pll1|clk[3] ;
; pll0:pll0_inst|altpll:altpll_component|pll0_altpll:auto_generated|wire_pll1_clk[4] ; clock4       ; 1    ; 25  ; 2.0 MHz          ; 0 (0 ps)    ; 0.15 (208 ps)    ; 50/50      ; C0      ; 300           ; 150/150 Even ; --            ; 1       ; 0       ; pll0_inst|altpll_component|auto_generated|pll1|clk[4] ;
+------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+-------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                                    ; Entity Name                                            ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------+--------------+
; |BeMicro_MAX10_top                                                                                                                      ; 983 (41)    ; 805 (27)                  ; 0 (0)         ; 3712        ; 1    ; 1          ; 0            ; 0       ; 0         ; 94   ; 0            ; 178 (14)     ; 479 (1)           ; 326 (26)         ; 0          ; |BeMicro_MAX10_top                                                                                                                                                                                                                                                                                                                                                                                                     ; BeMicro_MAX10_top                                      ; work         ;
;    |pll0:pll0_inst|                                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |BeMicro_MAX10_top|pll0:pll0_inst                                                                                                                                                                                                                                                                                                                                                                                      ; pll0                                                   ; work         ;
;       |altpll:altpll_component|                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |BeMicro_MAX10_top|pll0:pll0_inst|altpll:altpll_component                                                                                                                                                                                                                                                                                                                                                              ; altpll                                                 ; work         ;
;          |pll0_altpll:auto_generated|                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |BeMicro_MAX10_top|pll0:pll0_inst|altpll:altpll_component|pll0_altpll:auto_generated                                                                                                                                                                                                                                                                                                                                   ; pll0_altpll                                            ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 154 (1)     ; 90 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (1)       ; 21 (0)            ; 69 (0)           ; 0          ; |BeMicro_MAX10_top|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                                    ; sld_hub                                                ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 153 (0)     ; 90 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 63 (0)       ; 21 (0)            ; 69 (0)           ; 0          ; |BeMicro_MAX10_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                                                                                    ; alt_sld_fab_with_jtag_input                            ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 153 (0)     ; 90 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 63 (0)       ; 21 (0)            ; 69 (0)           ; 0          ; |BeMicro_MAX10_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                                                                                 ; alt_sld_fab                                            ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 153 (6)     ; 90 (5)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 63 (1)       ; 21 (0)            ; 69 (0)           ; 0          ; |BeMicro_MAX10_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                                                                             ; alt_sld_fab_alt_sld_fab                                ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_ident:ident|                                                                                    ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 4 (4)            ; 0          ; |BeMicro_MAX10_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_ident:ident                                                                                                                                         ; alt_sld_fab_alt_sld_fab_ident                          ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 140 (0)     ; 85 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (0)       ; 21 (0)            ; 65 (0)           ; 0          ; |BeMicro_MAX10_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                                                                                 ; alt_sld_fab_alt_sld_fab_sldfabric                      ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 140 (95)    ; 85 (57)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (37)      ; 21 (20)           ; 65 (39)          ; 0          ; |BeMicro_MAX10_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                                                                                    ; sld_jtag_hub                                           ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 25 (25)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 9 (9)            ; 0          ; |BeMicro_MAX10_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg                                                            ; sld_rom_sr                                             ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 18 (18)          ; 0          ; |BeMicro_MAX10_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm                                                          ; sld_shadow_jsm                                         ; altera_sld   ;
;    |sld_signaltap:auto_signaltap_0|                                                                                                     ; 788 (32)    ; 688 (30)                  ; 0 (0)         ; 3712        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 100 (2)      ; 457 (30)          ; 231 (0)          ; 0          ; |BeMicro_MAX10_top|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                                                                                                                                      ; sld_signaltap                                          ; work         ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                                                           ; 756 (0)     ; 658 (0)                   ; 0 (0)         ; 3712        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 98 (0)       ; 427 (0)           ; 231 (0)          ; 0          ; |BeMicro_MAX10_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                                                                                                                                ; sld_signaltap_impl                                     ; work         ;
;          |sld_signaltap_implb:sld_signaltap_body|                                                                                       ; 756 (454)   ; 658 (425)                 ; 0 (0)         ; 3712        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 98 (31)      ; 427 (365)         ; 231 (57)         ; 0          ; |BeMicro_MAX10_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body                                                                                                                                                                                                                                                                                         ; sld_signaltap_implb                                    ; work         ;
;             |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                                                            ; 48 (46)     ; 46 (46)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 31 (31)           ; 17 (0)           ; 0          ; |BeMicro_MAX10_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                                                                                          ; altdpram                                               ; work         ;
;                |lpm_decode:wdecoder|                                                                                                    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; 0          ; |BeMicro_MAX10_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                                                                                      ; lpm_decode                                             ; work         ;
;                   |decode_3af:auto_generated|                                                                                           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |BeMicro_MAX10_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_3af:auto_generated                                                                                                                                                                            ; decode_3af                                             ; work         ;
;                |lpm_mux:mux|                                                                                                            ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (0)           ; 0          ; |BeMicro_MAX10_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux                                                                                                                                                                                                              ; lpm_mux                                                ; work         ;
;                   |mux_i7c:auto_generated|                                                                                              ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; 0          ; |BeMicro_MAX10_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_i7c:auto_generated                                                                                                                                                                                       ; mux_i7c                                                ; work         ;
;             |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3712        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |BeMicro_MAX10_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                                                                                         ; altsyncram                                             ; work         ;
;                |altsyncram_2g14:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3712        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |BeMicro_MAX10_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_2g14:auto_generated                                                                                                                                                                                                          ; altsyncram_2g14                                        ; work         ;
;             |lpm_shiftreg:segment_offset_config_deserialize|                                                                            ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 3 (3)            ; 0          ; |BeMicro_MAX10_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                                                                                          ; lpm_shiftreg                                           ; work         ;
;             |lpm_shiftreg:status_register|                                                                                              ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; 0          ; |BeMicro_MAX10_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                                                                                            ; lpm_shiftreg                                           ; work         ;
;             |serial_crc_16:\tdo_crc_gen:tdo_crc_calc|                                                                                   ; 16 (16)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 13 (13)          ; 0          ; |BeMicro_MAX10_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc                                                                                                                                                                                                                                                 ; serial_crc_16                                          ; work         ;
;             |sld_buffer_manager:sld_buffer_manager_inst|                                                                                ; 70 (70)     ; 44 (44)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 9 (9)             ; 41 (41)          ; 0          ; |BeMicro_MAX10_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                                                                                              ; sld_buffer_manager                                     ; work         ;
;             |sld_ela_control:ela_control|                                                                                               ; 23 (1)      ; 22 (1)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 17 (0)            ; 5 (1)            ; 0          ; |BeMicro_MAX10_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                                                                                             ; sld_ela_control                                        ; work         ;
;                |lpm_shiftreg:trigger_config_deserialize|                                                                                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; 0          ; |BeMicro_MAX10_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                                                                                     ; lpm_shiftreg                                           ; work         ;
;                |sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|                                             ; 7 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 3 (0)             ; 3 (0)            ; 0          ; |BeMicro_MAX10_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper                                                                                                                                                                                  ; sld_ela_trigger                                        ; work         ;
;                   |sld_ela_trigger_6ip:auto_generated|                                                                                  ; 7 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 3 (0)             ; 3 (0)            ; 0          ; |BeMicro_MAX10_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_6ip:auto_generated                                                                                                                                               ; sld_ela_trigger_6ip                                    ; work         ;
;                      |sld_reserved_BeMicro_MAX10_top_auto_signaltap_0_1_58a0:mgl_prim1|                                                 ; 7 (1)       ; 6 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 3 (0)             ; 3 (0)            ; 0          ; |BeMicro_MAX10_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_6ip:auto_generated|sld_reserved_BeMicro_MAX10_top_auto_signaltap_0_1_58a0:mgl_prim1                                                                              ; sld_reserved_BeMicro_MAX10_top_auto_signaltap_0_1_58a0 ; work         ;
;                         |lpm_shiftreg:config_shiftreg_2|                                                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |BeMicro_MAX10_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_6ip:auto_generated|sld_reserved_BeMicro_MAX10_top_auto_signaltap_0_1_58a0:mgl_prim1|lpm_shiftreg:config_shiftreg_2                                               ; lpm_shiftreg                                           ; work         ;
;                         |lpm_shiftreg:config_shiftreg_3|                                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |BeMicro_MAX10_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_6ip:auto_generated|sld_reserved_BeMicro_MAX10_top_auto_signaltap_0_1_58a0:mgl_prim1|lpm_shiftreg:config_shiftreg_3                                               ; lpm_shiftreg                                           ; work         ;
;                         |sld_mbpmg:detector_0_1|                                                                                        ; 3 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 2 (0)            ; 0          ; |BeMicro_MAX10_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_6ip:auto_generated|sld_reserved_BeMicro_MAX10_top_auto_signaltap_0_1_58a0:mgl_prim1|sld_mbpmg:detector_0_1                                                       ; sld_mbpmg                                              ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; 0          ; |BeMicro_MAX10_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_6ip:auto_generated|sld_reserved_BeMicro_MAX10_top_auto_signaltap_0_1_58a0:mgl_prim1|sld_mbpmg:detector_0_1|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                              ; work         ;
;                |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                                                          ; 11 (1)      ; 11 (1)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (0)            ; 1 (1)            ; 0          ; |BeMicro_MAX10_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                                                                               ; sld_ela_trigger_flow_mgr                               ; work         ;
;                   |lpm_shiftreg:trigger_config_deserialize|                                                                             ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 0 (0)            ; 0          ; |BeMicro_MAX10_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                       ; lpm_shiftreg                                           ; work         ;
;             |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|                                          ; 92 (9)      ; 76 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (9)       ; 1 (0)             ; 75 (0)           ; 0          ; |BeMicro_MAX10_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                                                                                        ; sld_offload_buffer_mgr                                 ; work         ;
;                |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                                                              ; 7 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 5 (0)            ; 0          ; |BeMicro_MAX10_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                                                                                              ; lpm_counter                                            ; work         ;
;                   |cntr_arh:auto_generated|                                                                                             ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; 0          ; |BeMicro_MAX10_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_arh:auto_generated                                                                                                                      ; cntr_arh                                               ; work         ;
;                |lpm_counter:read_pointer_counter|                                                                                       ; 7 (0)       ; 7 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (0)            ; 0          ; |BeMicro_MAX10_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                                                                                       ; lpm_counter                                            ; work         ;
;                   |cntr_8hi:auto_generated|                                                                                             ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; 0          ; |BeMicro_MAX10_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_8hi:auto_generated                                                                                                                                               ; cntr_8hi                                               ; work         ;
;                |lpm_counter:status_advance_pointer_counter|                                                                             ; 6 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 4 (0)            ; 0          ; |BeMicro_MAX10_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                                                                                             ; lpm_counter                                            ; work         ;
;                   |cntr_4rh:auto_generated|                                                                                             ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; 0          ; |BeMicro_MAX10_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_4rh:auto_generated                                                                                                                                     ; cntr_4rh                                               ; work         ;
;                |lpm_counter:status_read_pointer_counter|                                                                                ; 4 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |BeMicro_MAX10_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                                                                                ; lpm_counter                                            ; work         ;
;                   |cntr_odi:auto_generated|                                                                                             ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 0 (0)            ; 0          ; |BeMicro_MAX10_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_odi:auto_generated                                                                                                                                        ; cntr_odi                                               ; work         ;
;                |lpm_shiftreg:info_data_shift_out|                                                                                       ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; 0          ; |BeMicro_MAX10_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                                                                                       ; lpm_shiftreg                                           ; work         ;
;                |lpm_shiftreg:ram_data_shift_out|                                                                                        ; 29 (29)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 29 (29)          ; 0          ; |BeMicro_MAX10_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                                                                                        ; lpm_shiftreg                                           ; work         ;
;                |lpm_shiftreg:status_data_shift_out|                                                                                     ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; 0          ; |BeMicro_MAX10_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                                                                                     ; lpm_shiftreg                                           ; work         ;
;             |sld_rom_sr:crc_rom_sr|                                                                                                     ; 35 (35)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 8 (8)            ; 0          ; |BeMicro_MAX10_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                                                                                   ; sld_rom_sr                                             ; work         ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                         ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; USER_CLK    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; PB[2]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; PB[3]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; PB[4]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; USER_LED[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; USER_LED[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; USER_LED[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; USER_LED[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; USER_LED[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; USER_LED[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; USER_LED[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; USER_LED[8] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_01     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_12     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_A      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; I2C_SCL     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; I2C_SDA     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_J3_35  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_J4_11  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_J4_12  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_J4_14  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_J4_15  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_J4_16  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; PMOD_A[0]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; PMOD_A[1]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; PMOD_A[2]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; PMOD_A[3]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; PMOD_B[0]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; PMOD_B[1]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; PMOD_B[2]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; PMOD_B[3]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; PMOD_C[0]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; PMOD_C[1]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; PMOD_C[2]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; PMOD_C[3]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; PMOD_D[0]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; PMOD_D[1]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; PMOD_D[2]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; PMOD_D[3]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_02     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_03     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_04     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_05     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_06     ; Bidir    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; GPIO_07     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_08     ; Bidir    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; GPIO_09     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_10     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_11     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_B      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_J3_15  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_J3_16  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_J3_17  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_J3_18  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_J3_19  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_J3_20  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_J3_21  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_J3_22  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_J3_23  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_J3_24  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_J3_25  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_J3_26  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_J3_27  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_J3_28  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_J3_31  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_J3_32  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_J3_33  ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; GPIO_J3_34  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_J3_36  ; Bidir    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; GPIO_J3_37  ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; GPIO_J3_38  ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; GPIO_J3_39  ; Bidir    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; GPIO_J3_40  ; Bidir    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; GPIO_J4_13  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_J4_19  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_J4_20  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_J4_21  ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; GPIO_J4_22  ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; GPIO_J4_23  ; Bidir    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; GPIO_J4_24  ; Bidir    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; GPIO_J4_27  ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; GPIO_J4_28  ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; GPIO_J4_29  ; Bidir    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; GPIO_J4_30  ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; GPIO_J4_31  ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; GPIO_J4_32  ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; GPIO_J4_35  ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; GPIO_J4_36  ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; GPIO_J4_37  ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; GPIO_J4_38  ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; GPIO_J4_39  ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; GPIO_J4_40  ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; SYS_CLK     ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; PB[1]       ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+


+------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                 ;
+------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                              ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------+-------------------+---------+
; USER_CLK                                                         ;                   ;         ;
; PB[2]                                                            ;                   ;         ;
; PB[3]                                                            ;                   ;         ;
; PB[4]                                                            ;                   ;         ;
; GPIO_01                                                          ;                   ;         ;
; GPIO_12                                                          ;                   ;         ;
; GPIO_A                                                           ;                   ;         ;
; I2C_SCL                                                          ;                   ;         ;
; I2C_SDA                                                          ;                   ;         ;
; GPIO_J3_35                                                       ;                   ;         ;
; GPIO_J4_11                                                       ;                   ;         ;
; GPIO_J4_12                                                       ;                   ;         ;
; GPIO_J4_14                                                       ;                   ;         ;
; GPIO_J4_15                                                       ;                   ;         ;
; GPIO_J4_16                                                       ;                   ;         ;
; PMOD_A[0]                                                        ;                   ;         ;
; PMOD_A[1]                                                        ;                   ;         ;
; PMOD_A[2]                                                        ;                   ;         ;
; PMOD_A[3]                                                        ;                   ;         ;
; PMOD_B[0]                                                        ;                   ;         ;
; PMOD_B[1]                                                        ;                   ;         ;
; PMOD_B[2]                                                        ;                   ;         ;
; PMOD_B[3]                                                        ;                   ;         ;
; PMOD_C[0]                                                        ;                   ;         ;
; PMOD_C[1]                                                        ;                   ;         ;
; PMOD_C[2]                                                        ;                   ;         ;
; PMOD_C[3]                                                        ;                   ;         ;
; PMOD_D[0]                                                        ;                   ;         ;
; PMOD_D[1]                                                        ;                   ;         ;
; PMOD_D[2]                                                        ;                   ;         ;
; PMOD_D[3]                                                        ;                   ;         ;
; GPIO_02                                                          ;                   ;         ;
; GPIO_03                                                          ;                   ;         ;
; GPIO_04                                                          ;                   ;         ;
; GPIO_05                                                          ;                   ;         ;
; GPIO_06                                                          ;                   ;         ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[11]~feeder ; 1                 ; 6       ;
; GPIO_07                                                          ;                   ;         ;
; GPIO_08                                                          ;                   ;         ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[24]        ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[0]      ; 1                 ; 6       ;
; GPIO_09                                                          ;                   ;         ;
; GPIO_10                                                          ;                   ;         ;
; GPIO_11                                                          ;                   ;         ;
; GPIO_B                                                           ;                   ;         ;
; GPIO_J3_15                                                       ;                   ;         ;
; GPIO_J3_16                                                       ;                   ;         ;
; GPIO_J3_17                                                       ;                   ;         ;
; GPIO_J3_18                                                       ;                   ;         ;
; GPIO_J3_19                                                       ;                   ;         ;
; GPIO_J3_20                                                       ;                   ;         ;
; GPIO_J3_21                                                       ;                   ;         ;
; GPIO_J3_22                                                       ;                   ;         ;
; GPIO_J3_23                                                       ;                   ;         ;
; GPIO_J3_24                                                       ;                   ;         ;
; GPIO_J3_25                                                       ;                   ;         ;
; GPIO_J3_26                                                       ;                   ;         ;
; GPIO_J3_27                                                       ;                   ;         ;
; GPIO_J3_28                                                       ;                   ;         ;
; GPIO_J3_31                                                       ;                   ;         ;
; GPIO_J3_32                                                       ;                   ;         ;
; GPIO_J3_33                                                       ;                   ;         ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[15]~feeder ; 0                 ; 6       ;
; GPIO_J3_34                                                       ;                   ;         ;
; GPIO_J3_36                                                       ;                   ;         ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[14]~feeder ; 1                 ; 6       ;
; GPIO_J3_37                                                       ;                   ;         ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[12]~feeder ; 0                 ; 6       ;
; GPIO_J3_38                                                       ;                   ;         ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[13]~feeder ; 0                 ; 6       ;
; GPIO_J3_39                                                       ;                   ;         ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[9]~feeder  ; 0                 ; 6       ;
; GPIO_J3_40                                                       ;                   ;         ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[10]~feeder ; 1                 ; 6       ;
; GPIO_J4_13                                                       ;                   ;         ;
; GPIO_J4_19                                                       ;                   ;         ;
; GPIO_J4_20                                                       ;                   ;         ;
; GPIO_J4_21                                                       ;                   ;         ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[17]~feeder ; 0                 ; 6       ;
; GPIO_J4_22                                                       ;                   ;         ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[16]~feeder ; 0                 ; 6       ;
; GPIO_J4_23                                                       ;                   ;         ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[19]~feeder ; 1                 ; 6       ;
; GPIO_J4_24                                                       ;                   ;         ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[18]~feeder ; 1                 ; 6       ;
; GPIO_J4_27                                                       ;                   ;         ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[20]~feeder ; 0                 ; 6       ;
; GPIO_J4_28                                                       ;                   ;         ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[21]~feeder ; 0                 ; 6       ;
; GPIO_J4_29                                                       ;                   ;         ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[22]~feeder ; 1                 ; 6       ;
; GPIO_J4_30                                                       ;                   ;         ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[23]        ; 0                 ; 6       ;
; GPIO_J4_31                                                       ;                   ;         ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[1]~feeder  ; 0                 ; 6       ;
; GPIO_J4_32                                                       ;                   ;         ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[2]~feeder  ; 0                 ; 6       ;
; GPIO_J4_35                                                       ;                   ;         ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[3]         ; 0                 ; 6       ;
; GPIO_J4_36                                                       ;                   ;         ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[4]~feeder  ; 0                 ; 6       ;
; GPIO_J4_37                                                       ;                   ;         ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[5]~feeder  ; 0                 ; 6       ;
; GPIO_J4_38                                                       ;                   ;         ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[6]~feeder  ; 0                 ; 6       ;
; GPIO_J4_39                                                       ;                   ;         ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[7]~feeder  ; 0                 ; 6       ;
; GPIO_J4_40                                                       ;                   ;         ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[8]~feeder  ; 0                 ; 6       ;
; SYS_CLK                                                          ;                   ;         ;
; PB[1]                                                            ;                   ;         ;
;      - user_reset_cpl[0]                                         ; 0                 ; 6       ;
;      - user_reset_cntr[0]                                        ; 0                 ; 6       ;
;      - user_reset_cntr[1]                                        ; 0                 ; 6       ;
;      - user_reset_cntr[2]                                        ; 0                 ; 6       ;
;      - user_reset_cntr[3]                                        ; 0                 ; 6       ;
;      - user_reset_cntr[4]                                        ; 0                 ; 6       ;
;      - user_reset_cntr[5]                                        ; 0                 ; 6       ;
;      - user_reset_cntr[6]                                        ; 0                 ; 6       ;
;      - user_reset_cntr[7]                                        ; 0                 ; 6       ;
;      - user_reset_cntr[8]                                        ; 0                 ; 6       ;
;      - user_reset_cntr[9]                                        ; 0                 ; 6       ;
;      - user_reset_cntr[10]                                       ; 0                 ; 6       ;
;      - user_reset_cntr[11]                                       ; 0                 ; 6       ;
;      - user_reset_cntr[12]                                       ; 0                 ; 6       ;
;      - user_reset_cntr[13]                                       ; 0                 ; 6       ;
;      - user_reset_cntr[14]                                       ; 0                 ; 6       ;
;      - user_reset_cntr[15]                                       ; 0                 ; 6       ;
;      - user_reset_cntr[16]                                       ; 0                 ; 6       ;
;      - user_reset_cntr[17]                                       ; 0                 ; 6       ;
;      - user_reset_cntr[18]                                       ; 0                 ; 6       ;
;      - user_reset_cntr[19]                                       ; 0                 ; 6       ;
;      - user_reset_cntr[20]                                       ; 0                 ; 6       ;
;      - user_reset_cntr[21]                                       ; 0                 ; 6       ;
;      - user_reset_cntr[22]                                       ; 0                 ; 6       ;
;      - user_reset_cntr[23]                                       ; 0                 ; 6       ;
;      - user_reset_cntr[24]                                       ; 0                 ; 6       ;
;      - user_reset_cntr[25]                                       ; 0                 ; 6       ;
+------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                     ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Equal0~8                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X9_Y5_N14   ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PB[1]                                                                                                                                                                                                                                                                                                                                                    ; PIN_M1             ; 27      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; SYS_CLK                                                                                                                                                                                                                                                                                                                                                  ; PIN_N14            ; 27      ; Clock                      ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; SYS_CLK                                                                                                                                                                                                                                                                                                                                                  ; PIN_N14            ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                             ; JTAG_X10_Y11_N0    ; 296     ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                             ; JTAG_X10_Y11_N0    ; 23      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; pll0:pll0_inst|altpll:altpll_component|pll0_altpll:auto_generated|wire_pll1_clk[4]                                                                                                                                                                                                                                                                       ; PLL_2              ; 486     ; Clock                      ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                 ; FF_X15_Y10_N27     ; 26      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_proc~0                      ; LCCOMB_X15_Y13_N6  ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                      ; LCCOMB_X15_Y13_N8  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~1         ; LCCOMB_X16_Y11_N8  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]~0                         ; LCCOMB_X15_Y10_N6  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][4]                           ; FF_X15_Y10_N31     ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][7]                           ; FF_X15_Y10_N21     ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[9]~2                           ; LCCOMB_X15_Y10_N18 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal~18              ; LCCOMB_X14_Y13_N4  ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal~9               ; LCCOMB_X14_Y13_N12 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR~14      ; LCCOMB_X15_Y11_N4  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter~11 ; LCCOMB_X15_Y11_N0  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]      ; FF_X13_Y11_N31     ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]     ; FF_X14_Y10_N19     ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]      ; FF_X14_Y10_N31     ; 35      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0               ; LCCOMB_X14_Y10_N6  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                     ; FF_X13_Y10_N3      ; 38      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                   ; LCCOMB_X16_Y11_N6  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_3af:auto_generated|eq_node[0]~1                                                                                                                    ; LCCOMB_X14_Y9_N22  ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_3af:auto_generated|eq_node[1]~0                                                                                                                    ; LCCOMB_X14_Y9_N30  ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                                                                                 ; LCCOMB_X11_Y8_N8   ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~1                                                                                                                                                                                                                                  ; LCCOMB_X16_Y8_N10  ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~2                                                                                                                                                                                                                                  ; LCCOMB_X16_Y8_N16  ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                                                                                    ; FF_X12_Y10_N17     ; 127     ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|segment_shift_clk_ena_pipe_reg[4]                                                                                                                                                                                                            ; FF_X13_Y7_N9       ; 3       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~0                                                                                                                                                                               ; LCCOMB_X11_Y8_N2   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                                                                                ; LCCOMB_X13_Y8_N18  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~0                                                                                                                                                    ; LCCOMB_X17_Y10_N0  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                                                                          ; LCCOMB_X13_Y9_N30  ; 7       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_arh:auto_generated|counter_reg_bit[4]~0                                                      ; LCCOMB_X11_Y10_N12 ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_4rh:auto_generated|counter_reg_bit[3]~0                                                                     ; LCCOMB_X17_Y10_N26 ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_odi:auto_generated|counter_reg_bit[0]~0                                                                        ; LCCOMB_X17_Y10_N28 ; 1       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                                                                                ; LCCOMB_X11_Y10_N16 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR~11                                                                                                                                                                                                             ; LCCOMB_X18_Y6_N6   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter~9                                                                                                                                                                                                         ; LCCOMB_X19_Y6_N18  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~1                                                                                                                                                                                                                        ; LCCOMB_X15_Y9_N18  ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]~1                                                                                                                                                                                                                   ; LCCOMB_X16_Y7_N18  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                                                                            ; LCCOMB_X16_Y8_N6   ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                 ;
+------------------------------------------------------------------------------------+-----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                               ; Location        ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------+-----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; SYS_CLK                                                                            ; PIN_N14         ; 27      ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                       ; JTAG_X10_Y11_N0 ; 296     ; 8                                    ; Global Clock         ; GCLK3            ; --                        ;
; pll0:pll0_inst|altpll:altpll_component|pll0_altpll:auto_generated|wire_pll1_clk[3] ; PLL_2           ; 1       ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; pll0:pll0_inst|altpll:altpll_component|pll0_altpll:auto_generated|wire_pll1_clk[4] ; PLL_2           ; 486     ; 13                                   ; Global Clock         ; GCLK8            ; --                        ;
+------------------------------------------------------------------------------------+-----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                                                                  ; Type ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location     ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_2g14:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 128          ; 29           ; 128          ; 29           ; yes                    ; no                      ; yes                    ; no                      ; 3712 ; 128                         ; 29                          ; 128                         ; 29                          ; 3712                ; 1    ; None ; M9K_X8_Y6_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 672 / 27,275 ( 2 % )   ;
; C16 interconnects     ; 8 / 1,240 ( < 1 % )    ;
; C4 interconnects      ; 212 / 20,832 ( 1 % )   ;
; Direct links          ; 255 / 27,275 ( < 1 % ) ;
; Global clocks         ; 4 / 10 ( 40 % )        ;
; Local interconnects   ; 721 / 8,064 ( 9 % )    ;
; R24 interconnects     ; 10 / 1,320 ( < 1 % )   ;
; R4 interconnects      ; 289 / 28,560 ( 1 % )   ;
+-----------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+--------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 9.73) ; Number of LABs  (Total = 101) ;
+--------------------------------------------+-------------------------------+
; 1                                          ; 16                            ;
; 2                                          ; 7                             ;
; 3                                          ; 3                             ;
; 4                                          ; 2                             ;
; 5                                          ; 4                             ;
; 6                                          ; 4                             ;
; 7                                          ; 2                             ;
; 8                                          ; 2                             ;
; 9                                          ; 10                            ;
; 10                                         ; 1                             ;
; 11                                         ; 3                             ;
; 12                                         ; 1                             ;
; 13                                         ; 2                             ;
; 14                                         ; 5                             ;
; 15                                         ; 3                             ;
; 16                                         ; 36                            ;
+--------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.47) ; Number of LABs  (Total = 101) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 22                            ;
; 1 Clock                            ; 88                            ;
; 1 Clock enable                     ; 16                            ;
; 1 Sync. clear                      ; 2                             ;
; 1 Sync. load                       ; 5                             ;
; 2 Clock enables                    ; 7                             ;
; 2 Clocks                           ; 8                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 16.28) ; Number of LABs  (Total = 101) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 2                             ;
; 1                                            ; 2                             ;
; 2                                            ; 14                            ;
; 3                                            ; 1                             ;
; 4                                            ; 6                             ;
; 5                                            ; 1                             ;
; 6                                            ; 1                             ;
; 7                                            ; 1                             ;
; 8                                            ; 2                             ;
; 9                                            ; 3                             ;
; 10                                           ; 2                             ;
; 11                                           ; 1                             ;
; 12                                           ; 1                             ;
; 13                                           ; 1                             ;
; 14                                           ; 5                             ;
; 15                                           ; 6                             ;
; 16                                           ; 3                             ;
; 17                                           ; 1                             ;
; 18                                           ; 4                             ;
; 19                                           ; 0                             ;
; 20                                           ; 2                             ;
; 21                                           ; 3                             ;
; 22                                           ; 5                             ;
; 23                                           ; 1                             ;
; 24                                           ; 3                             ;
; 25                                           ; 2                             ;
; 26                                           ; 5                             ;
; 27                                           ; 2                             ;
; 28                                           ; 3                             ;
; 29                                           ; 5                             ;
; 30                                           ; 5                             ;
; 31                                           ; 4                             ;
; 32                                           ; 4                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 3.61) ; Number of LABs  (Total = 101) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 2                             ;
; 1                                               ; 42                            ;
; 2                                               ; 13                            ;
; 3                                               ; 12                            ;
; 4                                               ; 7                             ;
; 5                                               ; 8                             ;
; 6                                               ; 2                             ;
; 7                                               ; 2                             ;
; 8                                               ; 1                             ;
; 9                                               ; 2                             ;
; 10                                              ; 2                             ;
; 11                                              ; 0                             ;
; 12                                              ; 2                             ;
; 13                                              ; 1                             ;
; 14                                              ; 1                             ;
; 15                                              ; 0                             ;
; 16                                              ; 3                             ;
; 17                                              ; 0                             ;
; 18                                              ; 0                             ;
; 19                                              ; 0                             ;
; 20                                              ; 0                             ;
; 21                                              ; 0                             ;
; 22                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+---------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 6.25) ; Number of LABs  (Total = 101) ;
+---------------------------------------------+-------------------------------+
; 0                                           ; 0                             ;
; 1                                           ; 1                             ;
; 2                                           ; 33                            ;
; 3                                           ; 13                            ;
; 4                                           ; 9                             ;
; 5                                           ; 8                             ;
; 6                                           ; 4                             ;
; 7                                           ; 4                             ;
; 8                                           ; 4                             ;
; 9                                           ; 1                             ;
; 10                                          ; 3                             ;
; 11                                          ; 1                             ;
; 12                                          ; 1                             ;
; 13                                          ; 2                             ;
; 14                                          ; 2                             ;
; 15                                          ; 0                             ;
; 16                                          ; 2                             ;
; 17                                          ; 1                             ;
; 18                                          ; 1                             ;
; 19                                          ; 1                             ;
; 20                                          ; 1                             ;
; 21                                          ; 2                             ;
; 22                                          ; 1                             ;
; 23                                          ; 1                             ;
; 24                                          ; 0                             ;
; 25                                          ; 1                             ;
; 26                                          ; 0                             ;
; 27                                          ; 0                             ;
; 28                                          ; 0                             ;
; 29                                          ; 0                             ;
; 30                                          ; 0                             ;
; 31                                          ; 1                             ;
+---------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                        ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+---------------------------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information                     ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+---------------------------------------+
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                                       ;
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                                       ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                                       ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                                       ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                                       ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                                       ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                                       ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                                       ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                                       ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                                       ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                                       ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                                       ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Termination assignments found.                                        ; I/O  ;                                       ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                                       ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                                   ; I/O  ;                                       ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                                       ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                                       ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                                       ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                                       ;
; Pass         ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; 0 such failures found.                                                   ; I/O  ;                                       ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                                       ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                                       ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                                       ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                                       ;
; Pass         ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; 0 such failures found.                                                   ; I/O  ;                                       ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                                       ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                                       ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                                       ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ; 12 I/O(s) were assigned a toggle rate ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ; 12 I/O(s) were assigned a toggle rate ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+---------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000002    ; IO_000001    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000047    ; IO_000046    ; IO_000045    ; IO_000027    ; IO_000026    ; IO_000024    ; IO_000023    ; IO_000022    ; IO_000021    ; IO_000020    ; IO_000019    ; IO_000018    ; IO_000015    ; IO_000014    ; IO_000013    ; IO_000012    ; IO_000011    ; IO_000010 ; IO_000009 ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Total Pass          ; 0            ; 94           ; 94           ; 0            ; 0            ; 98        ; 94           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 74           ; 0            ; 0            ; 86           ; 0            ; 94           ; 86           ; 0            ; 0            ; 0            ; 94           ; 98        ; 98        ; 98        ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 98           ; 4            ; 4            ; 98           ; 98           ; 0         ; 4            ; 98           ; 98           ; 98           ; 98           ; 98           ; 98           ; 98           ; 24           ; 98           ; 98           ; 12           ; 98           ; 4            ; 12           ; 98           ; 98           ; 98           ; 4            ; 0         ; 0         ; 0         ; 98           ; 98           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; USER_CLK            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; PB[2]               ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; PB[3]               ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; PB[4]               ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; USER_LED[1]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; USER_LED[2]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; USER_LED[3]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; USER_LED[4]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; USER_LED[5]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; USER_LED[6]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; USER_LED[7]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; USER_LED[8]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_01             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_12             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_A              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; I2C_SCL             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; I2C_SDA             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_J3_35          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_J4_11          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_J4_12          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_J4_14          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_J4_15          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_J4_16          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; PMOD_A[0]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; PMOD_A[1]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; PMOD_A[2]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; PMOD_A[3]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; PMOD_B[0]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; PMOD_B[1]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; PMOD_B[2]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; PMOD_B[3]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; PMOD_C[0]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; PMOD_C[1]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; PMOD_C[2]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; PMOD_C[3]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; PMOD_D[0]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; PMOD_D[1]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; PMOD_D[2]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; PMOD_D[3]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_02             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_03             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_04             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_05             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_06             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_07             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_08             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_09             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_10             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_11             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_B              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_J3_15          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_J3_16          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_J3_17          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_J3_18          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_J3_19          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_J3_20          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_J3_21          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_J3_22          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_J3_23          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_J3_24          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_J3_25          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_J3_26          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_J3_27          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_J3_28          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_J3_31          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_J3_32          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_J3_33          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_J3_34          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_J3_36          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_J3_37          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_J3_38          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_J3_39          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_J3_40          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_J4_13          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_J4_19          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_J4_20          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_J4_21          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_J4_22          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_J4_23          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_J4_24          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_J4_27          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_J4_28          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_J4_29          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_J4_30          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_J4_31          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_J4_32          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_J4_35          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_J4_36          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_J4_37          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_J4_38          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_J4_39          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_J4_40          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SYS_CLK             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; PB[1]               ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; On                     ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; On                     ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+----------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                  ;
+---------------------+----------------------+-------------------+
; Source Clock(s)     ; Destination Clock(s) ; Delay Added in ns ;
+---------------------+----------------------+-------------------+
; SYS_CLK             ; SYS_CLK              ; 5.6               ;
; altera_reserved_tck ; altera_reserved_tck  ; 2.0               ;
+---------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                                                                                                                                            ; Destination Register                                                                                                                                                                                                                                                                                                               ; Delay Added in ns ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|memory_data_bus_pipe_reg[4][26]                                                                                                                                                                                                                                                                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_2g14:auto_generated|ram_block1a26~porta_datain_reg0                                                                                                         ; 0.491             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|memory_data_bus_pipe_reg[4][24]                                                                                                                                                                                                                                                                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_2g14:auto_generated|ram_block1a24~porta_datain_reg0                                                                                                         ; 0.491             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|memory_data_bus_pipe_reg[4][11]                                                                                                                                                                                                                                                                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_2g14:auto_generated|ram_block1a11~porta_datain_reg0                                                                                                         ; 0.491             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|memory_data_bus_pipe_reg[4][28]                                                                                                                                                                                                                                                                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_2g14:auto_generated|ram_block1a28~porta_datain_reg0                                                                                                         ; 0.408             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|memory_data_bus_pipe_reg[4][0]                                                                                                                                                                                                                                                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_2g14:auto_generated|ram_block1a0~porta_datain_reg0                                                                                                          ; 0.344             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_data_pipe_reg[4][13]                                                                                                                                                                                                                                                                    ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_2g14:auto_generated|ram_block1a0~porta_address_reg0                                                                                                         ; 0.332             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|memory_data_bus_pipe_reg[4][10]                                                                                                                                                                                                                                                                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_2g14:auto_generated|ram_block1a10~porta_datain_reg0                                                                                                         ; 0.326             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_data_pipe_reg[4][11]                                                                                                                                                                                                                                                                    ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_2g14:auto_generated|ram_block1a0~porta_address_reg0                                                                                                         ; 0.318             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_data_pipe_reg[4][8]                                                                                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_2g14:auto_generated|ram_block1a0~porta_address_reg0                                                                                                         ; 0.318             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_data_pipe_reg[4][12]                                                                                                                                                                                                                                                                    ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_2g14:auto_generated|ram_block1a0~porta_address_reg0                                                                                                         ; 0.317             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|memory_data_bus_pipe_reg[4][27]                                                                                                                                                                                                                                                                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_2g14:auto_generated|ram_block1a27~porta_datain_reg0                                                                                                         ; 0.266             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|memory_data_bus_pipe_reg[4][25]                                                                                                                                                                                                                                                                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_2g14:auto_generated|ram_block1a25~porta_datain_reg0                                                                                                         ; 0.266             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|memory_data_bus_pipe_reg[4][9]                                                                                                                                                                                                                                                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_2g14:auto_generated|ram_block1a9~porta_datain_reg0                                                                                                          ; 0.246             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_6ip:auto_generated|sld_reserved_BeMicro_MAX10_top_auto_signaltap_0_1_58a0:mgl_prim1|output4a[0]                                                                         ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|last_level_delayed                                                                                                           ; 0.221             ;
; user_reset_cntr[25]                                                                                                                                                                                                                                                                                                                                                                                        ; user_reset_cntr[25]                                                                                                                                                                                                                                                                                                                ; 0.214             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:done                                                                                                                                                                                                                                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:collecting_post_data_var                                                                                                                                    ; 0.200             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_8hi:auto_generated|counter_reg_bit[0]                                                                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_2g14:auto_generated|ram_block1a0~portb_address_reg0                                                                                                         ; 0.168             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[1]                                                                                                                                                                                                                                                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[1]                                                                                                                                                                                               ; 0.125             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[0]                                                                                                                                                                                                                                                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]                                                                                                                                                                                               ; 0.125             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[14]                                                                                                                                                                                                                          ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[14]                                                                                           ; 0.125             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_out_mode_ff                                                                                                                                                                                                                                                                            ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_out_ff                                                                                                                                                                                                         ; 0.117             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[13]                                                                                                                                                                                                                          ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[13]                                                                                           ; 0.086             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[12]                                                                                                                                                                                                                          ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[12]                                                                                           ; 0.086             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[11]                                                                                                                                                                                                                          ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[11]                                                                                           ; 0.086             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[10]                                                                                                                                                                                                                          ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[10]                                                                                           ; 0.086             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[9]                                                                                                                                                                                                                           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[9]                                                                                            ; 0.086             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[8]                                                                                                                                                                                                                           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[8]                                                                                            ; 0.086             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[7]                                                                                                                                                                                                                           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[7]                                                                                            ; 0.086             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[6]                                                                                                                                                                                                                           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[6]                                                                                            ; 0.086             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[5]                                                                                                                                                                                                                           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[5]                                                                                            ; 0.086             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[4]                                                                                                                                                                                                                           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[4]                                                                                            ; 0.086             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[3]                                                                                                                                                                                                                           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[3]                                                                                            ; 0.086             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[2]                                                                                                                                                                                                                           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[2]                                                                                            ; 0.086             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[1]                                                                                                                                                                                                                           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[1]                                                                                            ; 0.086             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[0]                                                                                                                                                                                                                           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[0]                                                                                            ; 0.086             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[0]                                                                                                                                                                                                                              ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|is_buffer_wrapped_once_sig                                                                                                                                                  ; 0.078             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[1]                                                                                                                                                                                                                              ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|is_buffer_wrapped_once_sig                                                                                                                                                  ; 0.078             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[2]                                                                                                                                                                                                                              ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|is_buffer_wrapped_once_sig                                                                                                                                                  ; 0.078             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[3]                                                                                                                                                                                                                              ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|is_buffer_wrapped_once_sig                                                                                                                                                  ; 0.078             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[4]                                                                                                                                                                                                                              ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|is_buffer_wrapped_once_sig                                                                                                                                                  ; 0.078             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[5]                                                                                                                                                                                                                              ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|is_buffer_wrapped_once_sig                                                                                                                                                  ; 0.078             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[5]                                                                                                                                                                                                                                          ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|is_buffer_wrapped_once_sig                                                                                                                                                  ; 0.078             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[4]                                                                                                                                                                                                                                          ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|is_buffer_wrapped_once_sig                                                                                                                                                  ; 0.078             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[6]                                                                                                                                                                                                                                          ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|is_buffer_wrapped_once_sig                                                                                                                                                  ; 0.078             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[6]                                                                                                                                                                                                                              ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|is_buffer_wrapped_once_sig                                                                                                                                                  ; 0.078             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[2]                                                                                                                                                                                                                                          ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|is_buffer_wrapped_once_sig                                                                                                                                                  ; 0.078             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[1]                                                                                                                                                                                                                                          ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|is_buffer_wrapped_once_sig                                                                                                                                                  ; 0.078             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[0]                                                                                                                                                                                                                                          ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|is_buffer_wrapped_once_sig                                                                                                                                                  ; 0.078             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[3]                                                                                                                                                                                                                                          ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|is_buffer_wrapped_once_sig                                                                                                                                                  ; 0.078             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|last_level_delayed                                                                                                                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|is_buffer_wrapped_once_sig                                                                                                                                                  ; 0.078             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize|dffs[0]                                                                                                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|is_buffer_wrapped_once_sig                                                                                                                                                  ; 0.078             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set                                                                                                                                                                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|is_buffer_wrapped_once_sig                                                                                                                                                  ; 0.078             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[7]                                                                                                                                                                                                                              ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|is_buffer_wrapped_once_sig                                                                                                                                                  ; 0.078             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                                                                                                                                                                                                                                          ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|is_buffer_wrapped_once_sig                                                                                                                                                  ; 0.078             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:base_address[0]                                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|is_buffer_wrapped_once_sig                                                                                                                                                  ; 0.078             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_6ip:auto_generated|sld_reserved_BeMicro_MAX10_top_auto_signaltap_0_1_58a0:mgl_prim1|sld_mbpmg:detector_0_1|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|holdff ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_6ip:auto_generated|sld_reserved_BeMicro_MAX10_top_auto_signaltap_0_1_58a0:mgl_prim1|output4a[0] ; 0.056             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|run                                                                                                                                                                                                                                                                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|last_level_delayed                                                                                                           ; 0.056             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|memory_data_bus_pipe_reg[4][3]                                                                                                                                                                                                                                                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_2g14:auto_generated|ram_block1a3~porta_datain_reg0                                                                                                          ; 0.041             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_8hi:auto_generated|counter_reg_bit[6]                                                                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_2g14:auto_generated|ram_block1a0~portb_address_reg0                                                                                                         ; 0.041             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_8hi:auto_generated|counter_reg_bit[1]                                                                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_2g14:auto_generated|ram_block1a0~portb_address_reg0                                                                                                         ; 0.039             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[6]                                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped                                                                                                                                           ; 0.038             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[5]                                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped                                                                                                                                           ; 0.038             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[4]                                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped                                                                                                                                           ; 0.038             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[3]                                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped                                                                                                                                           ; 0.038             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[2]                                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped                                                                                                                                           ; 0.038             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[1]                                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped                                                                                                                                           ; 0.038             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[0]                                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped                                                                                                                                           ; 0.038             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped                                                                                                                                                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped                                                                                                                                           ; 0.038             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_8hi:auto_generated|counter_reg_bit[5]                                                                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_2g14:auto_generated|ram_block1a0~portb_address_reg0                                                                                                         ; 0.036             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_8hi:auto_generated|counter_reg_bit[2]                                                                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_2g14:auto_generated|ram_block1a0~portb_address_reg0                                                                                                         ; 0.035             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_8hi:auto_generated|counter_reg_bit[4]                                                                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_2g14:auto_generated|ram_block1a0~portb_address_reg0                                                                                                         ; 0.031             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_8hi:auto_generated|counter_reg_bit[3]                                                                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_2g14:auto_generated|ram_block1a0~portb_address_reg0                                                                                                         ; 0.031             ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 72 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (16303): Aggressive Performance optimization mode selected -- timing performance will be prioritized at the potential cost of increased logic area and compilation time
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device 10M08DAF484C8GES for design "BeMicro_MAX10_top"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (15564): Compensate clock of PLL "pll0:pll0_inst|altpll:altpll_component|pll0_altpll:auto_generated|pll1" has been set to clock4 File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/db/pll0_altpll.v Line: 46
Info (15535): Implemented PLL "pll0:pll0_inst|altpll:altpll_component|pll0_altpll:auto_generated|pll1" as MAX 10 PLL type File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/db/pll0_altpll.v Line: 46
    Info (15099): Implementing clock multiplication of 1, clock division of 5, and phase shift of 0 degrees (0 ps) for pll0:pll0_inst|altpll:altpll_component|pll0_altpll:auto_generated|wire_pll1_clk[3] port File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/db/pll0_altpll.v Line: 46
    Info (15099): Implementing clock multiplication of 1, clock division of 25, and phase shift of 0 degrees (0 ps) for pll0:pll0_inst|altpll:altpll_component|pll0_altpll:auto_generated|wire_pll1_clk[4] port File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/db/pll0_altpll.v Line: 46
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 10M08DAF484C8G is compatible
    Info (176445): Device 10M16DAF484C8G is compatible
    Info (176445): Device 10M25DAF484C8G is compatible
    Info (176445): Device 10M50DAF484C8GES is compatible
    Info (176445): Device 10M50DAF484C8G is compatible
    Info (176445): Device 10M40DAF484C8G is compatible
Info (169124): Fitter converted 4 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_CONFIG_SEL~ is reserved at location H10
    Info (169125): Pin ~ALTERA_nCONFIG~ is reserved at location H9
    Info (169125): Pin ~ALTERA_nSTATUS~ is reserved at location G9
    Info (169125): Pin ~ALTERA_CONF_DONE~ is reserved at location F8
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'BeMicro_MAX10_top.sdc'
Warning (332174): Ignored filter at BeMicro_MAX10_top.sdc(58): *|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain*|clrn could not be matched with a pin File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.sdc Line: 58
Warning (332049): Ignored set_false_path at BeMicro_MAX10_top.sdc(58): Argument <to> is an empty collection File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.sdc Line: 58
    Info (332050): set_false_path -to [get_pins -nocase -compatibility_mode {*|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain*|clrn}] File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.sdc Line: 58
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: altera_internal_jtag  from: tck  to: tckutap
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: pll0_inst|altpll_component|auto_generated|pll1|clk[3] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: pll0_inst|altpll_component|auto_generated|pll1|clk[4] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
    Critical Warning (332169): From SYS_CLK (Rise) to SYS_CLK (Rise) (setup and hold)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 3 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
    Info (332111):   20.000      SYS_CLK
    Info (332111):   41.667     USER_CLK
Info (176353): Automatically promoted node pll0:pll0_inst|altpll:altpll_component|pll0_altpll:auto_generated|wire_pll1_clk[3] (placed in counter C1 of PLL_2) File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/db/pll0_altpll.v Line: 81
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
Info (176353): Automatically promoted node pll0:pll0_inst|altpll:altpll_component|pll0_altpll:auto_generated|wire_pll1_clk[4] (placed in counter C0 of PLL_2) File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/db/pll0_altpll.v Line: 81
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G8
Info (176353): Automatically promoted node SYS_CLK~input (placed in PIN N14 (CLK2p, DIFFIO_RX_R14p, DIFFOUT_R14p, High_Speed)) File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 36
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G7
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15064): PLL "pll0:pll0_inst|altpll:altpll_component|pll0_altpll:auto_generated|pll1" output port clk[3] feeds output pin "GPIO_J4_20~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/db/pll0_altpll.v Line: 46
Warning (15064): PLL "pll0:pll0_inst|altpll:altpll_component|pll0_altpll:auto_generated|pll1" output port clk[4] feeds output pin "GPIO_J4_19~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/db/pll0_altpll.v Line: 46
Warning (15064): PLL "pll0:pll0_inst|altpll:altpll_component|pll0_altpll:auto_generated|pll1" output port clk[4] feeds output pin "GPIO_09~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/db/pll0_altpll.v Line: 46
Info (128000): Starting physical synthesis optimizations for speed
Info (128001): Physical synthesis optimizations for speed complete: elapsed time is 00:00:01
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "AD5681R_LDACn" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD5681R_RSTn" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD5681R_SCL" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD5681R_SDA" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD5681R_SYNCn" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADT7420_CT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADT7420_INT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADT7420_SCL" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADT7420_SDA" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADXL362_CS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADXL362_INT1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADXL362_INT2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADXL362_MISO" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADXL362_MOSI" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADXL362_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AIN[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AIN[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AIN[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AIN[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AIN[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AIN[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AIN[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AIN[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EG_P1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EG_P10" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EG_P11" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EG_P12" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EG_P13" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EG_P14" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EG_P15" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EG_P16" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EG_P17" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EG_P18" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EG_P19" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EG_P2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EG_P20" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EG_P21" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EG_P22" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EG_P23" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EG_P24" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EG_P25" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EG_P26" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EG_P27" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EG_P28" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EG_P29" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EG_P3" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EG_P35" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EG_P36" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EG_P37" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EG_P38" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EG_P39" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EG_P4" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EG_P40" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EG_P41" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EG_P42" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EG_P43" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EG_P44" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EG_P45" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EG_P46" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EG_P47" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EG_P48" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EG_P49" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EG_P5" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EG_P50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EG_P51" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EG_P52" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EG_P53" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EG_P54" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EG_P55" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EG_P56" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EG_P57" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EG_P58" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EG_P59" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EG_P6" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EG_P60" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EG_P7" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EG_P8" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EG_P9" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EXP_PRESENT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "RESET_EXPn" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_A[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_A[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_A[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_A[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_A[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_A[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_A[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_A[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_A[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_A[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_A[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_A[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_A[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_BA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_BA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_CASn" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_CKE" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_CSn" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_DQMH" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_DQML" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_DQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_DQ[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_DQ[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_DQ[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_DQ[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_DQ[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_DQ[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_DQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_DQ[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_DQ[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_DQ[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_DQ[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_DQ[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_DQ[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_DQ[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_DQ[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_RASn" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SDRAM_WEn" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SFLASH_ASDI" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SFLASH_CSn" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SFLASH_DATA" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SFLASH_DCLK" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:04
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:03
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 3% of the available device resources in the region that extends from location X10_Y0 to location X20_Y12
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (11888): Total time spent on timing analysis during the Fitter is 1.10 seconds.
Info (334003): Started post-fitting delay annotation
Warning (334000): Timing characteristics of device 10M08DAF484C8GES are preliminary
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Warning (334000): Timing characteristics of device 10M08DAF484C8GES are preliminary
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:04
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 86 pins must meet Intel FPGA requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing MAX 10 Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin USER_CLK uses I/O standard 3.3-V LVTTL at N15 File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 37
    Info (169178): Pin PB[2] uses I/O standard 3.3-V LVTTL at R1 File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 103
    Info (169178): Pin PB[3] uses I/O standard 3.3-V LVTTL at V5 File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 103
    Info (169178): Pin PB[4] uses I/O standard 3.3-V LVTTL at AB5 File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 103
    Info (169178): Pin GPIO_01 uses I/O standard 3.3-V LVTTL at B2 File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 177
    Info (169178): Pin GPIO_12 uses I/O standard 3.3-V LVTTL at A6 File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 188
    Info (169178): Pin GPIO_A uses I/O standard 3.3-V LVTTL at AA15 File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 189
    Info (169178): Pin I2C_SCL uses I/O standard 3.3-V LVTTL at AB15 File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 191
    Info (169178): Pin I2C_SDA uses I/O standard 3.3-V LVTTL at AA14 File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 192
    Info (169178): Pin GPIO_J3_35 uses I/O standard 3.3-V LVTTL at D17 File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 220
    Info (169178): Pin GPIO_J4_11 uses I/O standard 3.3-V LVTTL at W3 File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 236
    Info (169178): Pin GPIO_J4_12 uses I/O standard 3.3-V LVTTL at W4 File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 237
    Info (169178): Pin GPIO_J4_14 uses I/O standard 3.3-V LVTTL at W5 File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 239
    Info (169178): Pin GPIO_J4_15 uses I/O standard 3.3-V LVTTL at U7 File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 240
    Info (169178): Pin GPIO_J4_16 uses I/O standard 3.3-V LVTTL at U6 File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 241
    Info (169178): Pin PMOD_A[0] uses I/O standard 3.3-V LVTTL at C20 File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 265
    Info (169178): Pin PMOD_A[1] uses I/O standard 3.3-V LVTTL at D19 File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 265
    Info (169178): Pin PMOD_A[2] uses I/O standard 3.3-V LVTTL at D18 File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 265
    Info (169178): Pin PMOD_A[3] uses I/O standard 3.3-V LVTTL at E18 File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 265
    Info (169178): Pin PMOD_B[0] uses I/O standard 3.3-V LVTTL at E19 File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 266
    Info (169178): Pin PMOD_B[1] uses I/O standard 3.3-V LVTTL at F18 File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 266
    Info (169178): Pin PMOD_B[2] uses I/O standard 3.3-V LVTTL at F20 File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 266
    Info (169178): Pin PMOD_B[3] uses I/O standard 3.3-V LVTTL at G19 File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 266
    Info (169178): Pin PMOD_C[0] uses I/O standard 3.3-V LVTTL at U18 File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 267
    Info (169178): Pin PMOD_C[1] uses I/O standard 3.3-V LVTTL at U17 File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 267
    Info (169178): Pin PMOD_C[2] uses I/O standard 3.3-V LVTTL at R18 File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 267
    Info (169178): Pin PMOD_C[3] uses I/O standard 3.3-V LVTTL at P18 File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 267
    Info (169178): Pin PMOD_D[0] uses I/O standard 3.3-V LVTTL at R14 File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 271
    Info (169178): Pin PMOD_D[1] uses I/O standard 3.3-V LVTTL at R15 File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 271
    Info (169178): Pin PMOD_D[2] uses I/O standard 3.3-V LVTTL at P15 File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 271
    Info (169178): Pin PMOD_D[3] uses I/O standard 3.3-V LVTTL at P14 File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 271
    Info (169178): Pin GPIO_02 uses I/O standard 3.3-V LVTTL at B1 File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 178
    Info (169178): Pin GPIO_03 uses I/O standard 3.3-V LVTTL at C3 File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 179
    Info (169178): Pin GPIO_04 uses I/O standard 3.3-V LVTTL at A2 File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 180
    Info (169178): Pin GPIO_05 uses I/O standard 3.3-V LVTTL at B3 File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 181
    Info (169178): Pin GPIO_06 uses I/O standard 3.3-V LVTTL at A3 File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 182
    Info (169178): Pin GPIO_07 uses I/O standard 3.3-V LVTTL at B4 File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 183
    Info (169178): Pin GPIO_08 uses I/O standard 3.3-V LVTTL at A4 File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 184
    Info (169178): Pin GPIO_09 uses I/O standard 3.3-V LVTTL at B5 File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 185
    Info (169178): Pin GPIO_10 uses I/O standard 3.3-V LVTTL at A5 File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 186
    Info (169178): Pin GPIO_11 uses I/O standard 3.3-V LVTTL at B7 File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 187
    Info (169178): Pin GPIO_B uses I/O standard 3.3-V LVTTL at Y16 File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 190
    Info (169178): Pin GPIO_J3_15 uses I/O standard 3.3-V LVTTL at A7 File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 202
    Info (169178): Pin GPIO_J3_16 uses I/O standard 3.3-V LVTTL at A8 File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 203
    Info (169178): Pin GPIO_J3_17 uses I/O standard 3.3-V LVTTL at A9 File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 204
    Info (169178): Pin GPIO_J3_18 uses I/O standard 3.3-V LVTTL at B8 File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 205
    Info (169178): Pin GPIO_J3_19 uses I/O standard 3.3-V LVTTL at B10 File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 206
    Info (169178): Pin GPIO_J3_20 uses I/O standard 3.3-V LVTTL at C9 File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 207
    Info (169178): Pin GPIO_J3_21 uses I/O standard 3.3-V LVTTL at H12 File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 208
    Info (169178): Pin GPIO_J3_22 uses I/O standard 3.3-V LVTTL at J11 File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 209
    Info (169178): Pin GPIO_J3_23 uses I/O standard 3.3-V LVTTL at E12 File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 210
    Info (169178): Pin GPIO_J3_24 uses I/O standard 3.3-V LVTTL at D13 File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 211
    Info (169178): Pin GPIO_J3_25 uses I/O standard 3.3-V LVTTL at D14 File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 212
    Info (169178): Pin GPIO_J3_26 uses I/O standard 3.3-V LVTTL at E13 File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 213
    Info (169178): Pin GPIO_J3_27 uses I/O standard 3.3-V LVTTL at A14 File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 214
    Info (169178): Pin GPIO_J3_28 uses I/O standard 3.3-V LVTTL at B14 File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 215
    Info (169178): Pin GPIO_J3_31 uses I/O standard 3.3-V LVTTL at C14 File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 216
    Info (169178): Pin GPIO_J3_32 uses I/O standard 3.3-V LVTTL at C13 File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 217
    Info (169178): Pin GPIO_J3_33 uses I/O standard 3.3-V LVTTL at H14 File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 218
    Info (169178): Pin GPIO_J3_34 uses I/O standard 3.3-V LVTTL at J13 File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 219
    Info (169178): Pin GPIO_J3_36 uses I/O standard 3.3-V LVTTL at C17 File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 221
    Info (169178): Pin GPIO_J3_37 uses I/O standard 3.3-V LVTTL at E16 File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 222
    Info (169178): Pin GPIO_J3_38 uses I/O standard 3.3-V LVTTL at E15 File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 223
    Info (169178): Pin GPIO_J3_39 uses I/O standard 3.3-V LVTTL at K14 File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 224
    Info (169178): Pin GPIO_J3_40 uses I/O standard 3.3-V LVTTL at K15 File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 225
    Info (169178): Pin GPIO_J4_13 uses I/O standard 3.3-V LVTTL at W6 File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 238
    Info (169178): Pin GPIO_J4_19 uses I/O standard 3.3-V LVTTL at W8 File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 242
    Info (169178): Pin GPIO_J4_20 uses I/O standard 3.3-V LVTTL at W7 File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 243
    Info (169178): Pin GPIO_J4_21 uses I/O standard 3.3-V LVTTL at AA7 File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 244
    Info (169178): Pin GPIO_J4_22 uses I/O standard 3.3-V LVTTL at AA6 File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 245
    Info (169178): Pin GPIO_J4_23 uses I/O standard 3.3-V LVTTL at V10 File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 246
    Info (169178): Pin GPIO_J4_24 uses I/O standard 3.3-V LVTTL at V9 File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 247
    Info (169178): Pin GPIO_J4_27 uses I/O standard 3.3-V LVTTL at AA10 File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 248
    Info (169178): Pin GPIO_J4_28 uses I/O standard 3.3-V LVTTL at Y10 File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 249
    Info (169178): Pin GPIO_J4_29 uses I/O standard 3.3-V LVTTL at Y14 File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 250
    Info (169178): Pin GPIO_J4_30 uses I/O standard 3.3-V LVTTL at Y13 File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 251
    Info (169178): Pin GPIO_J4_31 uses I/O standard 3.3-V LVTTL at W14 File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 252
    Info (169178): Pin GPIO_J4_32 uses I/O standard 3.3-V LVTTL at V13 File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 253
    Info (169178): Pin GPIO_J4_35 uses I/O standard 3.3-V LVTTL at W15 File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 254
    Info (169178): Pin GPIO_J4_36 uses I/O standard 3.3-V LVTTL at V14 File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 255
    Info (169178): Pin GPIO_J4_37 uses I/O standard 3.3-V LVTTL at V16 File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 256
    Info (169178): Pin GPIO_J4_38 uses I/O standard 3.3-V LVTTL at U15 File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 257
    Info (169178): Pin GPIO_J4_39 uses I/O standard 3.3-V LVTTL at V17 File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 258
    Info (169178): Pin GPIO_J4_40 uses I/O standard 3.3-V LVTTL at W17 File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 259
    Info (169178): Pin SYS_CLK uses I/O standard 3.3-V LVTTL at N14 File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 36
    Info (169178): Pin PB[1] uses I/O standard 3.3-V LVTTL at M1 File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 103
Warning (169064): Following 80 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin GPIO_01 has a permanently disabled output enable File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 177
    Info (169065): Pin GPIO_12 has a permanently disabled output enable File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 188
    Info (169065): Pin GPIO_A has a permanently disabled output enable File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 189
    Info (169065): Pin I2C_SCL has a permanently disabled output enable File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 191
    Info (169065): Pin I2C_SDA has a permanently disabled output enable File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 192
    Info (169065): Pin GPIO_J3_35 has a permanently disabled output enable File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 220
    Info (169065): Pin GPIO_J4_11 has a permanently disabled output enable File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 236
    Info (169065): Pin GPIO_J4_12 has a permanently disabled output enable File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 237
    Info (169065): Pin GPIO_J4_14 has a permanently disabled output enable File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 239
    Info (169065): Pin GPIO_J4_15 has a permanently disabled output enable File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 240
    Info (169065): Pin GPIO_J4_16 has a permanently disabled output enable File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 241
    Info (169065): Pin PMOD_A[0] has a permanently disabled output enable File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 265
    Info (169065): Pin PMOD_A[1] has a permanently disabled output enable File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 265
    Info (169065): Pin PMOD_A[2] has a permanently disabled output enable File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 265
    Info (169065): Pin PMOD_A[3] has a permanently disabled output enable File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 265
    Info (169065): Pin PMOD_B[0] has a permanently disabled output enable File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 266
    Info (169065): Pin PMOD_B[1] has a permanently disabled output enable File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 266
    Info (169065): Pin PMOD_B[2] has a permanently disabled output enable File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 266
    Info (169065): Pin PMOD_B[3] has a permanently disabled output enable File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 266
    Info (169065): Pin PMOD_C[0] has a permanently disabled output enable File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 267
    Info (169065): Pin PMOD_C[1] has a permanently disabled output enable File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 267
    Info (169065): Pin PMOD_C[2] has a permanently disabled output enable File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 267
    Info (169065): Pin PMOD_C[3] has a permanently disabled output enable File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 267
    Info (169065): Pin PMOD_D[0] has a permanently disabled output enable File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 271
    Info (169065): Pin PMOD_D[1] has a permanently disabled output enable File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 271
    Info (169065): Pin PMOD_D[2] has a permanently disabled output enable File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 271
    Info (169065): Pin PMOD_D[3] has a permanently disabled output enable File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 271
    Info (169065): Pin GPIO_02 has a permanently disabled output enable File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 178
    Info (169065): Pin GPIO_03 has a permanently disabled output enable File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 179
    Info (169065): Pin GPIO_04 has a permanently disabled output enable File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 180
    Info (169065): Pin GPIO_05 has a permanently disabled output enable File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 181
    Info (169065): Pin GPIO_06 has a permanently disabled output enable File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 182
    Info (169065): Pin GPIO_07 has a permanently disabled output enable File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 183
    Info (169065): Pin GPIO_08 has a permanently disabled output enable File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 184
    Info (169065): Pin GPIO_09 has a permanently enabled output enable File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 185
    Info (169065): Pin GPIO_10 has a permanently enabled output enable File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 186
    Info (169065): Pin GPIO_11 has a permanently enabled output enable File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 187
    Info (169065): Pin GPIO_B has a permanently disabled output enable File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 190
    Info (169065): Pin GPIO_J3_15 has a permanently enabled output enable File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 202
    Info (169065): Pin GPIO_J3_16 has a permanently disabled output enable File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 203
    Info (169065): Pin GPIO_J3_17 has a permanently disabled output enable File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 204
    Info (169065): Pin GPIO_J3_18 has a permanently disabled output enable File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 205
    Info (169065): Pin GPIO_J3_19 has a permanently disabled output enable File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 206
    Info (169065): Pin GPIO_J3_20 has a permanently disabled output enable File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 207
    Info (169065): Pin GPIO_J3_21 has a permanently disabled output enable File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 208
    Info (169065): Pin GPIO_J3_22 has a permanently disabled output enable File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 209
    Info (169065): Pin GPIO_J3_23 has a permanently disabled output enable File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 210
    Info (169065): Pin GPIO_J3_24 has a permanently disabled output enable File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 211
    Info (169065): Pin GPIO_J3_25 has a permanently disabled output enable File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 212
    Info (169065): Pin GPIO_J3_26 has a permanently disabled output enable File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 213
    Info (169065): Pin GPIO_J3_27 has a permanently disabled output enable File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 214
    Info (169065): Pin GPIO_J3_28 has a permanently disabled output enable File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 215
    Info (169065): Pin GPIO_J3_31 has a permanently disabled output enable File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 216
    Info (169065): Pin GPIO_J3_32 has a permanently disabled output enable File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 217
    Info (169065): Pin GPIO_J3_33 has a permanently disabled output enable File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 218
    Info (169065): Pin GPIO_J3_34 has a permanently disabled output enable File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 219
    Info (169065): Pin GPIO_J3_36 has a permanently disabled output enable File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 221
    Info (169065): Pin GPIO_J3_37 has a permanently disabled output enable File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 222
    Info (169065): Pin GPIO_J3_38 has a permanently disabled output enable File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 223
    Info (169065): Pin GPIO_J3_39 has a permanently disabled output enable File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 224
    Info (169065): Pin GPIO_J3_40 has a permanently disabled output enable File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 225
    Info (169065): Pin GPIO_J4_13 has a permanently enabled output enable File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 238
    Info (169065): Pin GPIO_J4_19 has a permanently enabled output enable File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 242
    Info (169065): Pin GPIO_J4_20 has a permanently enabled output enable File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 243
    Info (169065): Pin GPIO_J4_21 has a permanently disabled output enable File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 244
    Info (169065): Pin GPIO_J4_22 has a permanently disabled output enable File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 245
    Info (169065): Pin GPIO_J4_23 has a permanently disabled output enable File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 246
    Info (169065): Pin GPIO_J4_24 has a permanently disabled output enable File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 247
    Info (169065): Pin GPIO_J4_27 has a permanently disabled output enable File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 248
    Info (169065): Pin GPIO_J4_28 has a permanently disabled output enable File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 249
    Info (169065): Pin GPIO_J4_29 has a permanently disabled output enable File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 250
    Info (169065): Pin GPIO_J4_30 has a permanently disabled output enable File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 251
    Info (169065): Pin GPIO_J4_31 has a permanently disabled output enable File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 252
    Info (169065): Pin GPIO_J4_32 has a permanently disabled output enable File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 253
    Info (169065): Pin GPIO_J4_35 has a permanently disabled output enable File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 254
    Info (169065): Pin GPIO_J4_36 has a permanently disabled output enable File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 255
    Info (169065): Pin GPIO_J4_37 has a permanently disabled output enable File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 256
    Info (169065): Pin GPIO_J4_38 has a permanently disabled output enable File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 257
    Info (169065): Pin GPIO_J4_39 has a permanently disabled output enable File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 258
    Info (169065): Pin GPIO_J4_40 has a permanently disabled output enable File: /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/BeMicro_MAX10_top.v Line: 259
Info (144001): Generated suppressed messages file /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/output_files/BeMicro_MAX10_top.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 143 warnings
    Info: Peak virtual memory: 792 megabytes
    Info: Processing ended: Sat Feb 12 23:44:27 2022
    Info: Elapsed time: 00:00:19
    Info: Total CPU time (on all processors): 00:00:21


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /media/sf_tmp/am386sx/altera/BeMicro_Max10_template/output_files/BeMicro_MAX10_top.fit.smsg.


