本章介绍使用Verilog进行RTL描述的基本风格。此外，还讨论了编码时应注意的事项，并提供了一些示例代码。通过遵循本章介绍的描述风格和注意事项，可以提高合成电路的性能和源代码的可读性。

# 2.1 组合逻辑

## 2.1.1 正确的使用always和function
1. 为了更有效率的进行设计重用，规范的使用always，function和assign

2. 描述函数语句中的每个case语句表达式

3. 使用语法分析工具避免错误
![example2-1][1]

### 说明
通常来说，组合逻辑电路有两种描述风格。一种是使用函数和`assign`语句，另一种是`always`语句块。

## 2.1.2 使用函数定义组合逻辑电路

1. 函数里不应该使用异步复位逻辑

2. 函数里不应该使用非阻塞赋值

3. 所有参数定义为函数输入

4. 最好不使用task

5. task里不要使用时钟边沿
[1]:https://raw.githubusercontent.com/kdurant/note/master/fpga/RTL%20design/image/figure1-2.png