{
  "module_name": "aaci.h",
  "hash_id": "244ba23cac6920adf2bac9b2e3b286ec1c4b6eff836a5423e6b09fd96684767e",
  "original_prompt": "Ingested from linux-6.6.14/sound/arm/aaci.h",
  "human_readable_source": " \n \n#ifndef AACI_H\n#define AACI_H\n\n \n#define AACI_CSCH1\t0x000\n#define AACI_CSCH2\t0x014\n#define AACI_CSCH3\t0x028\n#define AACI_CSCH4\t0x03c\n\n#define AACI_RXCR\t0x000\t \n#define AACI_TXCR\t0x004\t \n#define AACI_SR\t\t0x008\t \n#define AACI_ISR\t0x00c\t \n#define AACI_IE \t0x010\t \n\n \n#define AACI_SL1RX\t0x050\n#define AACI_SL1TX\t0x054\n#define AACI_SL2RX\t0x058\n#define AACI_SL2TX\t0x05c\n#define AACI_SL12RX\t0x060\n#define AACI_SL12TX\t0x064\n#define AACI_SLFR\t0x068\t \n#define AACI_SLISTAT\t0x06c\t \n#define AACI_SLIEN\t0x070\t \n#define AACI_INTCLR\t0x074\t \n#define AACI_MAINCR\t0x078\t \n#define AACI_RESET\t0x07c\t \n#define AACI_SYNC\t0x080\t \n#define AACI_ALLINTS\t0x084\t \n#define AACI_MAINFR\t0x088\t \n#define AACI_DR1\t0x090\t \n#define AACI_DR2\t0x0b0\t \n#define AACI_DR3\t0x0d0\t \n#define AACI_DR4\t0x0f0\t \n\n \n#define CR_FEN\t\t(1 << 16)\t \n#define CR_COMPACT\t(1 << 15)\t \n#define CR_SZ16\t\t(0 << 13)\t \n#define CR_SZ18\t\t(1 << 13)\t \n#define CR_SZ20\t\t(2 << 13)\t \n#define CR_SZ12\t\t(3 << 13)\t \n#define CR_SL12\t\t(1 << 12)\n#define CR_SL11\t\t(1 << 11)\n#define CR_SL10\t\t(1 << 10)\n#define CR_SL9\t\t(1 << 9)\n#define CR_SL8\t\t(1 << 8)\n#define CR_SL7\t\t(1 << 7)\n#define CR_SL6\t\t(1 << 6)\n#define CR_SL5\t\t(1 << 5)\n#define CR_SL4\t\t(1 << 4)\n#define CR_SL3\t\t(1 << 3)\n#define CR_SL2\t\t(1 << 2)\n#define CR_SL1\t\t(1 << 1)\n#define CR_EN\t\t(1 << 0)\t \n\n \n#define SR_RXTOFE\t(1 << 11)\t \n#define SR_TXTO\t\t(1 << 10)\t \n#define SR_TXU\t\t(1 << 9)\t \n#define SR_RXO\t\t(1 << 8)\t \n#define SR_TXB\t\t(1 << 7)\t \n#define SR_RXB\t\t(1 << 6)\t \n#define SR_TXFF\t\t(1 << 5)\t \n#define SR_RXFF\t\t(1 << 4)\t \n#define SR_TXHE\t\t(1 << 3)\t \n#define SR_RXHF\t\t(1 << 2)\t \n#define SR_TXFE\t\t(1 << 1)\t \n#define SR_RXFE\t\t(1 << 0)\t \n\n \n#define ISR_RXTOFEINTR\t(1 << 6)\t \n#define ISR_URINTR\t(1 << 5)\t \n#define ISR_ORINTR\t(1 << 4)\t \n#define ISR_RXINTR\t(1 << 3)\t \n#define ISR_TXINTR\t(1 << 2)\t \n#define ISR_RXTOINTR\t(1 << 1)\t \n#define ISR_TXCINTR\t(1 << 0)\t \n\n \n#define IE_RXTOIE\t(1 << 6)\n#define IE_URIE\t\t(1 << 5)\n#define IE_ORIE\t\t(1 << 4)\n#define IE_RXIE\t\t(1 << 3)\n#define IE_TXIE\t\t(1 << 2)\n#define IE_RXTIE\t(1 << 1)\n#define IE_TXCIE\t(1 << 0)\n\n \n#define ISR_RXTOFE\t(1 << 6)\t \n#define ISR_UR\t\t(1 << 5)\t \n#define ISR_OR\t\t(1 << 4)\t \n#define ISR_RX\t\t(1 << 3)\t \n#define ISR_TX\t\t(1 << 2)\t \n#define ISR_RXTO\t(1 << 1)\t \n#define ISR_TXC\t\t(1 << 0)\t \n\n \n#define IE_RXTOFE\t(1 << 6)\t \n#define IE_UR\t\t(1 << 5)\t \n#define IE_OR\t\t(1 << 4)\t \n#define IE_RX\t\t(1 << 3)\t \n#define IE_TX\t\t(1 << 2)\t \n#define IE_RXTO\t\t(1 << 1)\t \n#define IE_TXC\t\t(1 << 0)\t \n\n \n#define SLFR_RWIS\t(1 << 13)\t \n#define SLFR_RGPIOINTR\t(1 << 12)\t \n#define SLFR_12TXE\t(1 << 11)\t \n#define SLFR_12RXV\t(1 << 10)\t \n#define SLFR_2TXE\t(1 << 9)\t \n#define SLFR_2RXV\t(1 << 8)\t \n#define SLFR_1TXE\t(1 << 7)\t \n#define SLFR_1RXV\t(1 << 6)\t \n#define SLFR_12TXB\t(1 << 5)\t \n#define SLFR_12RXB\t(1 << 4)\t \n#define SLFR_2TXB\t(1 << 3)\t \n#define SLFR_2RXB\t(1 << 2)\t \n#define SLFR_1TXB\t(1 << 1)\t \n#define SLFR_1RXB\t(1 << 0)\t \n\n \n#define ICLR_RXTOFEC4\t(1 << 12)\n#define ICLR_RXTOFEC3\t(1 << 11)\n#define ICLR_RXTOFEC2\t(1 << 10)\n#define ICLR_RXTOFEC1\t(1 << 9)\n#define ICLR_TXUEC4\t(1 << 8)\n#define ICLR_TXUEC3\t(1 << 7)\n#define ICLR_TXUEC2\t(1 << 6)\n#define ICLR_TXUEC1\t(1 << 5)\n#define ICLR_RXOEC4\t(1 << 4)\n#define ICLR_RXOEC3\t(1 << 3)\n#define ICLR_RXOEC2\t(1 << 2)\n#define ICLR_RXOEC1\t(1 << 1)\n#define ICLR_WISC\t(1 << 0)\n\n \n#define MAINCR_SCRA(x)\t((x) << 10)\t \n#define MAINCR_DMAEN\t(1 << 9)\t \n#define MAINCR_SL12TXEN\t(1 << 8)\t \n#define MAINCR_SL12RXEN\t(1 << 7)\t \n#define MAINCR_SL2TXEN\t(1 << 6)\t \n#define MAINCR_SL2RXEN\t(1 << 5)\t \n#define MAINCR_SL1TXEN\t(1 << 4)\t \n#define MAINCR_SL1RXEN\t(1 << 3)\t \n#define MAINCR_LPM\t(1 << 2)\t \n#define MAINCR_LOOPBK\t(1 << 1)\t \n#define MAINCR_IE\t(1 << 0)\t \n\n \n#define RESET_NRST\t(1 << 0)\n\n \n#define SYNC_FORCE\t(1 << 0)\n\n \n#define MAINFR_TXB\t(1 << 1)\t \n#define MAINFR_RXB\t(1 << 0)\t \n\n\n\nstruct aaci_runtime {\n\tvoid\t\t\t__iomem *base;\n\tvoid\t\t\t__iomem *fifo;\n\tspinlock_t\t\tlock;\n\n\tstruct ac97_pcm\t\t*pcm;\n\tint\t\t\tpcm_open;\n\n\tu32\t\t\tcr;\n\tstruct snd_pcm_substream\t*substream;\n\n\tunsigned int\t\tperiod;\t \n\n\t \n\tvoid\t\t\t*start;\n\tvoid\t\t\t*end;\n\tvoid\t\t\t*ptr;\n\tint\t\t\tbytes;\n\tunsigned int\t\tfifo_bytes;\n};\n\nstruct aaci {\n\tstruct amba_device\t*dev;\n\tstruct snd_card\t\t*card;\n\tvoid\t\t\t__iomem *base;\n\tunsigned int\t\tfifo_depth;\n\tunsigned int\t\tusers;\n\tstruct mutex\t\tirq_lock;\n\n\t \n\tstruct mutex\t\tac97_sem;\n\tstruct snd_ac97_bus\t*ac97_bus;\n\tstruct snd_ac97\t\t*ac97;\n\n\tu32\t\t\tmaincr;\n\n\tstruct aaci_runtime\tplayback;\n\tstruct aaci_runtime\tcapture;\n\n\tstruct snd_pcm\t\t*pcm;\n};\n\n#define ACSTREAM_FRONT\t\t0\n#define ACSTREAM_SURROUND\t1\n#define ACSTREAM_LFE\t\t2\n\n#endif\n",
  "logic_map": {},
  "failure_modes": [],
  "crash_correlation_map": {}
}