- [(1)阅读verilator编译出的C++代码（例：双控开关）](#1阅读verilator编译出的c代码例双控开关)
  - [Vtop.h](#vtoph)
    - [1.保护符号](#1保护符号)
    - [2.包含Verilator库](#2包含verilator库)
    - [3.类前向声明](#3类前向声明)
    - [4.定义 Vtop 类(Verilated 模型的主要接口)](#4定义-vtop-类verilated-模型的主要接口)
    - [5.符号表 (Vtop\_\_Syms)](#5符号表-vtop__syms)
    - [6.端口声明](#6端口声明)
    - [7.根实例指针](#7根实例指针)
    - [8.构造函数与析构函数](#8构造函数与析构函数)
    - [9.评估和仿真方法](#9评估和仿真方法)
    - [10.事件处理方法](#10事件处理方法)
    - [11.模型信息方法](#11模型信息方法)
      - [12.源代码](#12源代码)
  - [Vtop.cpp](#vtopcpp)
    - [1.构造函数（Constructor）初始化模型并准备仿真环境](#1构造函数constructor初始化模型并准备仿真环境)
    - [2.析构函数（Destructor）释放模型资源](#2析构函数destructor释放模型资源)
    - [3.评估函数（eval\_step）核心仿真函数](#3评估函数eval_step核心仿真函数)
    - [4.事件和时序（提供处理事件和时间槽的机制）](#4事件和时序提供处理事件和时间槽的机制)
    - [5.实用工具（Utility Functions）](#5实用工具utility-functions)
    - [6.调用最终块（final）](#6调用最终块final)
    - [7.抽象方法的实现](#7抽象方法的实现)
    - [8.源代码](#8源代码)
  - [Vtop\_Syms.h](#vtop_symsh)
    - [1.文件头部定义和包含依赖](#1文件头部定义和包含依赖)
    - [2. 符号表类 Vtop\_\_Syms 的定义](#2-符号表类-vtop__syms-的定义)
    - [3.构造函数和析构函数](#3构造函数和析构函数)
    - [4.name() 方法](#4name-方法)
    - [5. 内存对齐](#5-内存对齐)
    - [6.源代码](#6源代码)
  - [Vtop\_Syms.cpp](#vtop_symscpp)
- [(2)阅读nvboard实例代码](#2阅读nvboard实例代码)
  - [auto\_bind.cpp](#auto_bindcpp)
  - [约束文件top.nxdc](#约束文件topnxdc)
  - [main.cpp](#maincpp)
  - [led.v](#ledv)
  - [ps2\_keyboard.v](#ps2_keyboardv)
  - [seg.v](#segv)
  - [uart.v](#uartv)
  - [vga\_ctrl.v](#vga_ctrlv)
  - [top.v](#topv)
  - [Makefile](#makefile)



# (1)阅读verilator编译出的C++代码（例：双控开关）
## Vtop.h
### 1.保护符号
>>防止头文件在编译过程中被多次包含，确保只包含一次。  
```c
#ifndef VERILATED_VTOP_H_
#define VERILATED_VTOP_H_
```
### 2.包含Verilator库
>>包含 Verilator 提供的头文件，为 Verilator 模型的构造提供基础支持。
```c
#include "verilated.h"
```
### 3.类前向声明
>>前向声明符号表类 (Vtop__Syms) 和根实例类 (Vtop___024root)，这些是 Verilator 生成的内部类，用于保存模型状态和实例指针。
```c
class Vtop__Syms;
class Vtop___024root;
```
### 4.定义 Vtop 类(Verilated 模型的主要接口)
>>Vtop 类继承自 VerilatedModel，这是 Verilator 自动生成的模型基类。
>>Vtop 类是用于与仿真模型交互的接口类，内部封装了 Verilator 模型的状态和行为。
>>该类的对象会通过构造函数进行初始化，随后通过调用 eval() 等方法进行模型评估。

### 5.符号表 (Vtop__Syms)
>>vlSymsp 是一个指向符号表的指针，保存了模型的完整状态，所有的仿真状态和信号都由它管理。
```c
Vtop__Syms* const vlSymsp;
```

### 6.端口声明
```c
VL_IN8(&a,0,0);
VL_IN8(&b,0,0);
VL_OUT8(&f,0,0);
```

### 7.根实例指针
```c
Vtop___024root* const rootp;
```

### 8.构造函数与析构函数
>>构造函数用于初始化模型实例，允许用户传入上下文 (contextp) 和模型名称 (name) 。
>>析构函数用于销毁模型实例。
```c
explicit Vtop(VerilatedContext* contextp, const char* name = "TOP");
virtual ~Vtop();
```

### 9.评估和仿真方法
>>eval() 和 eval_step() 是核心的模型评估方法，评估输入信号并更新模型状态。
>>final() 在仿真结束时调用，执行所有的收尾操作。
```c
void eval();
void eval_step();
void final();
```

### 10.事件处理方法
```c
bool eventsPending();
uint64_t nextTimeSlot();
```

### 11.模型信息方法
>>这些方法提供与模型有关的信息，如模型的名称、层次结构名称、模型名以及使用的线程数。
```c
const char* name() const;
const char* hierName() const override final;
const char* modelName() const override final;
unsigned threads() const override final;
```
#### 12.源代码
```c
// Verilated -*- C++ -*-
// 说明：Verilator 输出：主模型头文件
//
// 该头文件应被所有实例化设计的源文件包含。
// 这里的类随后会被构造以实例化设计。
// 参见 Verilator 手册中的示例。

#ifndef VERILATED_VTOP_H_
#define VERILATED_VTOP_H_  // guard

#include "verilated.h"

class Vtop__Syms;
class Vtop___024root;

// 此类是 Verilated 模型的主要接口
class Vtop VL_NOT_FINAL : public VerilatedModel {
  private:
    // 符号表保存完整的模型状态（由此类拥有）
    Vtop__Syms* const vlSymsp;

  public:

    // 端口
    // 应用代码写入和读取这些信号以将新值传播到 Verilated 模型内/外。
    VL_IN8(&a,0,0);
    VL_IN8(&b,0,0);
    VL_OUT8(&f,0,0);

    // 单元
    // 公开访问 /* verilator public */ 项目。
    // 否则，应用代码可以将这些内容视为内部项。

    // 根实例指针，允许访问模型内部，
    // 包括内联的 /* verilator public_flat_* */ 项目。
    Vtop___024root* const rootp;

    // 构造函数
    /// 构造模型；由应用代码调用
    /// 如果 contextp 为 null，则模型将使用默认的全局上下文
    /// 如果 name 为空字符串 ""，则会创建一个
    /// 在 DPI 范围名称中不可见的单模型包装器。
    explicit Vtop(VerilatedContext* contextp, const char* name = "TOP");
    explicit Vtop(const char* name = "TOP");
    /// 销毁模型；由应用代码调用（通常隐式调用）
    virtual ~Vtop();
  private:
    VL_UNCOPYABLE(Vtop);  ///< 不允许复制

  public:
    // API 方法
    /// 评估模型。输入改变时应用程序必须调用此函数。
    void eval() { eval_step(); }
    /// 当每个时间步调用多个单元/模型时进行评估。
    void eval_step();
    /// 在一个时间步结束时进行评估以进行跟踪，当使用 eval_step() 时调用。
    /// 应用程序必须在所有 eval() 调用后且在时间改变之前调用。
    void eval_end_step() {}
    /// 仿真完成，执行最终块。应用程序必须在仿真完成时调用此函数。
    void final();
    /// 是否有计划处理的事件？
    bool eventsPending();
    /// 返回下一个时间槽的时间。如果 !eventsPending() 则中止。
    uint64_t nextTimeSlot();
    /// 检索此模型实例的名称（与构造函数传递的名称相同）。
    const char* name() const;

    // 从 VerilatedModel 抽象的方法

    const char* hierName() const override final;
    const char* modelName() const override final;
    unsigned threads() const override final;
} VL_ATTR_ALIGNED(VL_CACHE_LINE_BYTES);

#endif  // guard
```
## Vtop.cpp
### 1.构造函数（Constructor）初始化模型并准备仿真环境
>>功能：构造函数 Vtop 初始化 Verilator 生成的模型。VerilatedContext 是 Verilator 使用的上下文，用于管理仿真过程的全局状态。
>>vlSymsp：该成员是 Vtop__Syms 类型的指针，负责存储模型的符号表，包含模型中的各个模块、信号的引用。
>>信号引用：构造函数中还初始化了从符号表中获取的信号 a、b 和 f。这些信号是在仿真中使用的硬件信号。
>>上下文注册：将模型对象 this 注册到 Verilator 的上下文中。  

```c
Vtop::Vtop(VerilatedContext* _vcontextp__, const char* _vcname__)
    : VerilatedModel{*_vcontextp__}
    , vlSymsp{new Vtop__Syms(contextp(), _vcname__, this)}
    , a{vlSymsp->TOP.a}
    , b{vlSymsp->TOP.b}
    , f{vlSymsp->TOP.f}
    , rootp{&(vlSymsp->TOP)}
{
    // 将模型注册到上下文中
    contextp()->addModel(this);
}
```
### 2.析构函数（Destructor）释放模型资源
析构函数负责清理资源。在这里，它会释放符号表 vlSymsp，避免内存泄漏。  
```c
Vtop::~Vtop() {
    delete vlSymsp;
}
```
### 3.评估函数（eval_step）核心仿真函数
>>功能：eval_step 是 Verilator 模型的核心仿真函数，它用于执行每一步的仿真，处理模型的信号和状态更新。
>>调试检查：如果开启调试模式（VL_DEBUG），会先进行一些断言检查，确保仿真状态正常。
>>初始化（仅首次）：如果仿真未初始化，它会调用初始化函数（eval_static、eval_initial、eval_settle）来设置模型的初始状态。
>>仿真计算：调用 Vtop___024root___eval 来执行仿真的主要逻辑。
>>清理消息队列：清理消息队列，结束仿真任务。
```c
void Vtop::eval_step() {
    // 调试断言
    Vtop___024root___eval_debug_assertions(&(vlSymsp->TOP));
    vlSymsp->__Vm_deleter.deleteAll();

    if (!vlSymsp->__Vm_didInit) {
        // 初始化仿真
        vlSymsp->__Vm_didInit = true;
        Vtop___024root___eval_static(&(vlSymsp->TOP));
        Vtop___024root___eval_initial(&(vlSymsp->TOP));
        Vtop___024root___eval_settle(&(vlSymsp->TOP));
    }
    
    // 执行仿真任务
    Vtop___024root___eval(&(vlSymsp->TOP));
    
    // 清理仿真消息队列
    Verilated::endOfThreadMTask(vlSymsp->__Vm_evalMsgQp);
    Verilated::endOfEval(vlSymsp->__Vm_evalMsgQp);
}
```
### 4.事件和时序（提供处理事件和时间槽的机制）
>>功能：eventsPending 和 nextTimeSlot 是用于处理事件和时序的函数。
>>eventsPending：表示是否有等待处理的事件，在这里返回 false，意味着没有事件等待。
>>nextTimeSlot：处理下一个时间段的仿真，若设计没有延迟则直接报错。
```c
bool Vtop::eventsPending() { return false; }

uint64_t Vtop::nextTimeSlot() {
    VL_FATAL_MT(__FILE__, __LINE__, "", "%Error: 设计中没有延迟");
    return 0;
}
```
### 5.实用工具（Utility Functions）
返回模型的名称，通常用于调试或日志记录。
```c
const char* Vtop::name() const {
    return vlSymsp->name();
}
```

### 6.调用最终块（final）
final 函数在仿真结束时调用，处理仿真的清理工作.执行最后的操作或生成最终的输出。
```c
VL_ATTR_COLD void Vtop::final() {
    Vtop___024root___eval_final(&(vlSymsp->TOP));
}
```
### 7.抽象方法的实现
实现了 VerilatedModel 抽象类中的一些方法，如返回层次结构名称、模型名称，以及仿真时使用的线程数（这里为单线程）。
```c
const char* Vtop::hierName() const { return vlSymsp->name(); }
const char* Vtop::modelName() const { return "Vtop"; }
unsigned Vtop::threads() const { return 1; }
```
### 8.源代码
```c
// Verilated -*- C++ -*-
// 描述: Verilator 输出：模型实现（与设计无关的部分）

#include "Vtop.h"
#include "Vtop__Syms.h"

//============================================================
// 构造函数

Vtop::Vtop(VerilatedContext* _vcontextp__, const char* _vcname__)
    : VerilatedModel{*_vcontextp__}
    , vlSymsp{new Vtop__Syms(contextp(), _vcname__, this)}
    , a{vlSymsp->TOP.a}
    , b{vlSymsp->TOP.b}
    , f{vlSymsp->TOP.f}
    , rootp{&(vlSymsp->TOP)}
{
    // 将模型注册到上下文中
    contextp()->addModel(this);
}

Vtop::Vtop(const char* _vcname__)
    : Vtop(Verilated::threadContextp(), _vcname__)
{
}

//============================================================
// 析构函数

Vtop::~Vtop() {
    delete vlSymsp;
}

//============================================================
// 评估函数

#ifdef VL_DEBUG
void Vtop___024root___eval_debug_assertions(Vtop___024root* vlSelf);
#endif  // VL_DEBUG
void Vtop___024root___eval_static(Vtop___024root* vlSelf);
void Vtop___024root___eval_initial(Vtop___024root* vlSelf);
void Vtop___024root___eval_settle(Vtop___024root* vlSelf);
void Vtop___024root___eval(Vtop___024root* vlSelf);

void Vtop::eval_step() {
    VL_DEBUG_IF(VL_DBG_MSGF("+++++ 顶层评估 Vtop::eval_step\n"); );
#ifdef VL_DEBUG
    // 调试断言
    Vtop___024root___eval_debug_assertions(&(vlSymsp->TOP));
#endif  // VL_DEBUG
    vlSymsp->__Vm_deleter.deleteAll();
    if (VL_UNLIKELY(!vlSymsp->__Vm_didInit)) {
        vlSymsp->__Vm_didInit = true;
        VL_DEBUG_IF(VL_DBG_MSGF("+ 初始化\n"););
        Vtop___024root___eval_static(&(vlSymsp->TOP));
        Vtop___024root___eval_initial(&(vlSymsp->TOP));
        Vtop___024root___eval_settle(&(vlSymsp->TOP));
    }
    // MTask 0 开始
    VL_DEBUG_IF(VL_DBG_MSGF("MTask0 开始\n"););
    Verilated::mtaskId(0);
    VL_DEBUG_IF(VL_DBG_MSGF("+ 评估\n"););
    Vtop___024root___eval(&(vlSymsp->TOP));
    // 评估清理
    Verilated::endOfThreadMTask(vlSymsp->__Vm_evalMsgQp);
    Verilated::endOfEval(vlSymsp->__Vm_evalMsgQp);
}

//============================================================
// 事件和时序
bool Vtop::eventsPending() { return false; }

uint64_t Vtop::nextTimeSlot() {
    VL_FATAL_MT(__FILE__, __LINE__, "", "%Error: 设计中没有延迟");
    return 0;
}

//============================================================
// 实用工具

const char* Vtop::name() const {
    return vlSymsp->name();
}

//============================================================
// 调用最终块

void Vtop___024root___eval_final(Vtop___024root* vlSelf);

VL_ATTR_COLD void Vtop::final() {
    Vtop___024root___eval_final(&(vlSymsp->TOP));
}

//============================================================
// 实现 VerilatedModel 的抽象方法

const char* Vtop::hierName() const { return vlSymsp->name(); }
const char* Vtop::modelName() const { return "Vtop"; }
unsigned Vtop::threads() const { return 1; }

```
## Vtop_Syms.h
定义了 Vtop__Syms 类，它是 Verilator 生成的符号表类，用于管理模型中的所有状态和模块实例。符号表主要用于保存模型的上下文信息和模块实例的引用。

### 1.文件头部定义和包含依赖
>>防护宏：使用 #ifndef 和 #define 定义头文件防护宏，避免头文件的重复包含。
>>包含头文件：
>>>>verilated.h：这是 Verilator 的核心头文件，提供与仿真相关的基础功能。
>>>>Vtop.h 和 Vtop___024root.h：包含由 Verilator 生成的顶层模块类 Vtop 和其内部实现 Vtop___024root，后者包含模型的具体逻辑和信号定义。
```c
#ifndef VERILATED_VTOP__SYMS_H_
#define VERILATED_VTOP__SYMS_H_  // 防护

#include "verilated.h"
#include "Vtop.h"
#include "Vtop___024root.h"
```

### 2. 符号表类 Vtop__Syms 的定义
>>Vtop__Syms 类：这是一个 final 类，继承自 VerilatedSyms，用来保存和管理模型的符号表，包括模块实例的状态和相关信息。
>>内部状态 (INTERNAL STATE)：
>>>>Vtop* const __Vm_modelp：指向模型类 Vtop 的常量指针，用于指向顶层模型的实例。
>>>>VlDeleter __Vm_deleter：用于管理和清理符号表中的对象资源。
>>>>bool __Vm_didInit：用于标记模型是否已经初始化，初始值为 false。
>>模块实例状态 (MODULE INSTANCE STATE)：
>>>>Vtop___024root TOP：这是顶层模块实例，表示整个模型的根模块。通过这个实例，符号表可以访问模型的信号和状态。
```c
class Vtop__Syms final : public VerilatedSyms {
  public:
    // 内部状态
    Vtop* const __Vm_modelp;           // 指向模型的指针
    VlDeleter __Vm_deleter;            // 用于删除内部对象
    bool __Vm_didInit = false;         // 是否已初始化的标志

    // 模块实例状态
    Vtop___024root                 TOP; // 顶层模块实例

    // 构造函数
    Vtop__Syms(VerilatedContext* contextp, const char* namep, Vtop* modelp);
    ~Vtop__Syms();

    // 方法
    const char* name() { return TOP.name(); } // 返回顶层模块的名称
} VL_ATTR_ALIGNED(VL_CACHE_LINE_BYTES);
```
### 3.构造函数和析构函数
>>构造函数 Vtop__Syms：
>>>>它接受 VerilatedContext（仿真上下文）、name（模型名称）和 modelp（模型指针）作为参数。
>>>>这个构造函数将符号表与模型相关联，初始化符号表中的所有状态和模块实例。
>>析构函数 ~Vtop__Syms：
>>>>析构函数用于清理符号表，释放所占用的资源，尤其是符号表内部的对象，例如模块实例等。
```c
Vtop__Syms(VerilatedContext* contextp, const char* namep, Vtop* modelp);
~Vtop__Syms();
```
### 4.name() 方法
>>功能：name() 方法用于获取顶层模块的名称。
>>实现：该方法通过访问顶层模块 TOP 的 name() 方法，返回模块的名称字符串，通常用于调试和日志记录。
```c
const char* name() { return TOP.name(); }
```
### 5. 内存对齐
功能：这是一个内存对齐指示符，VL_ATTR_ALIGNED(VL_CACHE_LINE_BYTES) 用于确保 Vtop__Syms 类在缓存行的边界上对齐。这种对齐可以提高缓存效率，从而提升性能，特别是在并发或高性能仿真环境中。
```c
VL_ATTR_ALIGNED(VL_CACHE_LINE_BYTES);
```
### 6.源代码
```c
// Verilated -*- C++ -*-
// 描述: Verilator 输出: 符号表内部头文件
//
// 内部细节；大多数调用程序不需要此头文件，
// 除非使用了 Verilator 的公共元注释。

#ifndef VERILATED_VTOP__SYMS_H_
#define VERILATED_VTOP__SYMS_H_  // 防护

#include "verilated.h"

// 包含模型类
#include "Vtop.h"

// 包含模块类
#include "Vtop___024root.h"

// 符号表类 (包含所有模型状态)
class Vtop__Syms final : public VerilatedSyms {
  public:
    // 内部状态
    Vtop* const __Vm_modelp;           // 指向模型的指针
    VlDeleter __Vm_deleter;            // 用于删除内部对象
    bool __Vm_didInit = false;         // 是否已初始化的标志

    // 模块实例状态
    Vtop___024root                 TOP; // 顶层模块实例

    // 构造函数
    Vtop__Syms(VerilatedContext* contextp, const char* namep, Vtop* modelp);
    ~Vtop__Syms();

    // 方法
    const char* name() { return TOP.name(); } // 返回顶层模块的名称
} VL_ATTR_ALIGNED(VL_CACHE_LINE_BYTES);

#endif  // 防护结束
```
## Vtop_Syms.cpp
```c
// Verilated -*- C++ -*-
// 描述: Verilator 输出: 符号表实现内部

#include "Vtop__Syms.h"
#include "Vtop.h"
#include "Vtop___024root.h"

// 函数
Vtop__Syms::~Vtop__Syms()
{
}

Vtop__Syms::Vtop__Syms(VerilatedContext* contextp, const char* namep, Vtop* modelp)
    : VerilatedSyms{contextp}
    // 设置 Syms 类的内部状态
    , __Vm_modelp{modelp}
    // 设置模块实例
    , TOP{this, namep}
{
    // 配置时间单位 / 时间精度
    _vm_contextp__->timeunit(-12);
    _vm_contextp__->timeprecision(-12);
    // 设置每个模块的子模块指针
    // 设置每个模块指向符号表的指针（用于公共函数）
    TOP.__Vconfigure(true);
}
```
# (2)阅读nvboard实例代码
## auto_bind.cpp
（约束文件top.nxdc生成的cpp文件）  
作用：使用 nvboard 库将 Verilog 模块 Vtop 的各个端口与硬件板上的引脚绑定。这主要用于 FPGA 开发板和仿真器的连接，方便测试和调试。  

```c
#include <nvboard.h>
#include "Vtop.h"

//函数定义
void nvboard_bind_all_pins(Vtop* top) {
	//函数 nvboard_bind_pin 是 nvboard 库的一个函数，用于将 FPGA 开发板的实际硬件引脚与 Verilog 模块中的信号相连接。其主要参数是：
	//第一个参数是待绑定信号的地址。
	//第二个参数是绑定信号的位宽。
	//后续参数为具体的硬件引脚名，代表需要映射的 FPGA 开发板上的引脚。
	
	//VGA信号绑定
	nvboard_bind_pin( &top->VGA_VSYNC, 1, VGA_VSYNC);
	nvboard_bind_pin( &top->VGA_HSYNC, 1, VGA_HSYNC);
	nvboard_bind_pin( &top->VGA_BLANK_N, 1, VGA_BLANK_N);
	nvboard_bind_pin( &top->VGA_R, 8, VGA_R7, VGA_R6, VGA_R5, VGA_R4, VGA_R3, VGA_R2, VGA_R1, VGA_R0);
	nvboard_bind_pin( &top->VGA_G, 8, VGA_G7, VGA_G6, VGA_G5, VGA_G4, VGA_G3, VGA_G2, VGA_G1, VGA_G0);
	nvboard_bind_pin( &top->VGA_B, 8, VGA_B7, VGA_B6, VGA_B5, VGA_B4, VGA_B3, VGA_B2, VGA_B1, VGA_B0);
	
	//LED和开关绑定
	nvboard_bind_pin( &top->ledr, 16, LD15, LD14, LD13, LD12, LD11, LD10, LD9, LD8, LD7, LD6, LD5, LD4, LD3, LD2, LD1, LD0);
	nvboard_bind_pin( &top->sw, 8, SW7, SW6, SW5, SW4, SW3, SW2, SW1, SW0);
	nvboard_bind_pin( &top->btn, 5, BTNL, BTNU, BTNC, BTND, BTNR);
	
	//数码管绑定
	nvboard_bind_pin( &top->seg0, 8, SEG0A, SEG0B, SEG0C, SEG0D, SEG0E, SEG0F, SEG0G, DEC0P);
	nvboard_bind_pin( &top->seg1, 8, SEG1A, SEG1B, SEG1C, SEG1D, SEG1E, SEG1F, SEG1G, DEC1P);
	nvboard_bind_pin( &top->seg2, 8, SEG2A, SEG2B, SEG2C, SEG2D, SEG2E, SEG2F, SEG2G, DEC2P);
	nvboard_bind_pin( &top->seg3, 8, SEG3A, SEG3B, SEG3C, SEG3D, SEG3E, SEG3F, SEG3G, DEC3P);
	nvboard_bind_pin( &top->seg4, 8, SEG4A, SEG4B, SEG4C, SEG4D, SEG4E, SEG4F, SEG4G, DEC4P);
	nvboard_bind_pin( &top->seg5, 8, SEG5A, SEG5B, SEG5C, SEG5D, SEG5E, SEG5F, SEG5G, DEC5P);
	nvboard_bind_pin( &top->seg6, 8, SEG6A, SEG6B, SEG6C, SEG6D, SEG6E, SEG6F, SEG6G, DEC6P);
	nvboard_bind_pin( &top->seg7, 8, SEG7A, SEG7B, SEG7C, SEG7D, SEG7E, SEG7F, SEG7G, DEC7P);
	
	//PS/2接口绑定
	nvboard_bind_pin( &top->ps2_clk, 1, PS2_CLK);
	nvboard_bind_pin( &top->ps2_data, 1, PS2_DAT);
	
	//UART串口绑定
	nvboard_bind_pin( &top->uart_tx, 1, UART_TX);
	nvboard_bind_pin( &top->uart_rx, 1, UART_RX);
}
```
## 约束文件top.nxdc
来自ysyx的讲义链接：https://github.com/NJU-ProjectN/nvboard  

1.自定义格式的约束文件：
```
top=top_name

# Line comment inside nxdc
signal pin
signal (pin1, pin2, ..., pink)

```
在约束文件的第一行，需要指定顶层模块名（上文中为top_name）。 约束文件支持两种信号绑定方式，signal pin表示将顶层模块的signal端口信号绑定到引脚pin上， signal (pin1, pin2, ..., pink)表示将顶层模块的signal信号的每一位从高到低依次绑定到pin1, pin2, ..., pink上。 约束文件支持空行与行注释。  

2.通过命令python $(NVBOARD_HOME)/scripts/auto_pin_bind.py nxdc约束文件路径 auto_bind.cpp输出路径来生成C++文件。  

调用该文件中的nvboard_bind_all_pins(dut)函数即可完成所有信号的绑定。

nvboard的例子
```
top=top

# VGA_CLK is set to clk in this example
VGA_VSYNC VGA_VSYNC
VGA_HSYNC VGA_HSYNC
VGA_BLANK_N VGA_BLANK_N
VGA_R (VGA_R7, VGA_R6, VGA_R5, VGA_R4, VGA_R3, VGA_R2, VGA_R1, VGA_R0)
VGA_G (VGA_G7, VGA_G6, VGA_G5, VGA_G4, VGA_G3, VGA_G2, VGA_G1, VGA_G0)
VGA_B (VGA_B7, VGA_B6, VGA_B5, VGA_B4, VGA_B3, VGA_B2, VGA_B1, VGA_B0)

ledr (LD15, LD14, LD13, LD12, LD11, LD10, LD9, LD8, LD7, LD6, LD5, LD4, LD3, LD2, LD1, LD0)
sw (SW7, SW6, SW5, SW4, SW3, SW2, SW1, SW0)
btn (BTNL, BTNU, BTNC, BTND, BTNR)
seg0 (SEG0A, SEG0B, SEG0C, SEG0D, SEG0E, SEG0F, SEG0G, DEC0P)
seg1 (SEG1A, SEG1B, SEG1C, SEG1D, SEG1E, SEG1F, SEG1G, DEC1P)
seg2 (SEG2A, SEG2B, SEG2C, SEG2D, SEG2E, SEG2F, SEG2G, DEC2P)
seg3 (SEG3A, SEG3B, SEG3C, SEG3D, SEG3E, SEG3F, SEG3G, DEC3P)
seg4 (SEG4A, SEG4B, SEG4C, SEG4D, SEG4E, SEG4F, SEG4G, DEC4P)
seg5 (SEG5A, SEG5B, SEG5C, SEG5D, SEG5E, SEG5F, SEG5G, DEC5P)
seg6 (SEG6A, SEG6B, SEG6C, SEG6D, SEG6E, SEG6F, SEG6G, DEC6P)
seg7 (SEG7A, SEG7B, SEG7C, SEG7D, SEG7E, SEG7F, SEG7G, DEC7P)

ps2_clk PS2_CLK
ps2_data PS2_DAT

uart_tx UART_TX
uart_rx UART_RX

```
## main.cpp
>>在进入verilator仿真的循环前，先对引脚进行绑定，然后对NVBoard进行初始化
>>在verilator仿真的循环中更新NVBoard各组件的状态
>>退出verilator仿真的循环后，销毁NVBoard的相关资源
```c
#include <nvboard.h>
#include <Vtop.h>

//定义dut实例
//TOP_NAME 是宏定义，通常在 Verilator 仿真代码中，它等效于 Vtop，表示顶层 Verilog 模块。
static TOP_NAME dut;

//声明引脚绑定函数
void nvboard_bind_all_pins(TOP_NAME* top);

//时钟周期函数
//dut.eval() 是 Verilator 自动生成的仿真函数，用于根据当前输入计算出模块的输出。
static void single_cycle() {
  dut.clk = 0; dut.eval();
  dut.clk = 1; dut.eval();
}

//复位函数
static void reset(int n) {
  dut.rst = 1;
  while (n -- > 0) single_cycle();
  dut.rst = 0;
}

int main() {
  nvboard_bind_all_pins(&dut);
  nvboard_init();//初始化 nvboard，设置硬件板的状态和接口。

  reset(10);//复位模块，保持复位状态 10 个时钟周期。

  while(1) {
    nvboard_update();
    single_cycle();
  }
}
```
## led.v
模块led实现了一个简单的LED。
```
module led(
  //端口声明
  input clk,
  input rst,
  input [4:0] btn,
  input [7:0] sw,
  output [15:0] ledr
);
  //寄存器声明
  reg [31:0] count;
  reg [7:0] led;

  //时钟上升沿触发
  always @(posedge clk) begin
    //当rst为高电平，LED状态寄存器led被设置为1,计数器清0
    if (rst) begin 
      led <= 1;
      count <= 0; 
      end
    else begin
      //当计数器为0,LED状态发生切换，led寄存器依次左移，最高位led[7]移动到最地位。
      if (count == 0) led <= {led[6:0], led[7]};
      //计数器每个时钟周期自增，达到 5000000 时清零。
      count <= (count >= 5000000 ? 32'b0 : count + 1);
    end
  end

  assign ledr = {led[7:5], led[4:0] ^ btn, sw};
endmodule
```
## ps2_keyboard.v
这段代码实现了PS/2键盘接口，从PS/2中接收数据并解析数据。同时存储和检查正确性。
```
module ps2_keyboard(clk,resetn,ps2_clk,ps2_data);
    //端口声明
    input clk,resetn,ps2_clk,ps2_data;
    
    //寄存器声明
    reg [9:0] buffer;//存储从PS/2接收的10位数据（1位起始位+8数据位+1停止位）
    reg [3:0] count;
    reg [2:0] ps2_clk_sync;//用于对PS/2的时钟信号ps2_clk进行同步，避免亚稳态。

    //PS/2时钟同步
    always @(posedge clk) begin
        ps2_clk_sync <=  {ps2_clk_sync[1:0],ps2_clk};
    end

    //定义了sampling信号，当ps2_clk从高电平变为低电平时，sampling变为高电平。
    wire sampling = ps2_clk_sync[2] & ~ps2_clk_sync[1];


    always @(posedge clk) begin
        //当为低电平时，复位计数器
        if (resetn == 0) begin 
            count <= 0;
        end
        else begin
            //当sampling为高电平（此时ps2_clk为低电平）
            if (sampling) begin
              //如果计数器count达到10
              if (count == 4'd10) begin
                //起始位为0，停止位为1，验证奇偶。
                if ((buffer[0] == 0) &&  // start bit
                    (ps2_data)       &&  // stop bit
                    (^buffer[9:1])) begin      // odd  parity
                    //当以上3个条件满足，打印接收到的8位数据。
                    $display("receive %x", buffer[8:1]);
                end
                //清零
                count <= 0;     // for next
              end else begin
                //如果count小于10,逐位将ps2_data数据存入buffer，并增加计数器count。
                buffer[count] <= ps2_data;  // store ps2_data
                count <= count + 3'b1;
              end
            end
        end
    end

endmodule
```
## seg.v
seg模块实现显示7段数码管。通过时钟信号和复位信号控制8个7段数码管的显示内容。
```
module seg(
  //端口声明
  input clk,
  input rst,
  output [7:0] o_seg0,
  output [7:0] o_seg1,
  output [7:0] o_seg2,
  output [7:0] o_seg3,
  output [7:0] o_seg4,
  output [7:0] o_seg5,
  output [7:0] o_seg6,
  output [7:0] o_seg7
);
//声明一个二维的8位宽数组，存储8个数码管的显示值。
wire [7:0] segs [7:0];
assign segs[0] = 8'b11111101;
assign segs[1] = 8'b01100000;
assign segs[2] = 8'b11011010;
assign segs[3] = 8'b11110010;
assign segs[4] = 8'b01100110;
assign segs[5] = 8'b10110110;
assign segs[6] = 8'b10111110;
assign segs[7] = 8'b11100000;

//parameter表示参数型常量，定义了计数器的最大值为5000000。
parameter CLK_NUM = 5000000;

//32位计数器和3位偏移量寄存器
reg [31:0] count;
reg [2:0] offset;

//时钟上升沿时
always @(posedge clk) begin
  //复位信号rst为高电平时，计数器清零，偏移量寄存器也清零。
  if(rst) begin count <= 0; offset <= 0; end
  else begin
    //当计数器达到最大值，偏移量寄存器自增+1
    if(count == CLK_NUM) begin offset <= offset + 1; end
    //如果没到达最大值则计数器自增+1
    count <= (count == CLK_NUM) ? 0 : count + 1;
  end
end

//输出段选信号。
//取反是因为数码管通常是共阳极，逻辑0激活段，逻辑1关闭段。
assign o_seg0 = ~segs[offset + 3'd0];
assign o_seg1 = ~segs[offset + 3'd1];
assign o_seg2 = ~segs[offset + 3'd2];
assign o_seg3 = ~segs[offset + 3'd3];
assign o_seg4 = ~segs[offset + 3'd4];
assign o_seg5 = ~segs[offset + 3'd5];
assign o_seg6 = ~segs[offset + 3'd6];
assign o_seg7 = ~segs[offset + 3'd7];

endmodule
```

## uart.v
模块uart实现传输器的作用。
```
module uart (
  output tx,
  input rx
);
  assign tx = rx;
endmodule
```
## vga_ctrl.v
模块vga_ctrl实现了一个VGA控制器，负责生成VGA所需的水平和垂直同步信号，同时根据水平和垂直计数器生成有效显示区域的坐标，并将输入的颜色数据输出到VGA显示器的RGB端口。
```
module vga_ctrl (
    //端口声明
    input pclk,
    input reset,
    input [23:0] vga_data,//24位RGB颜色数据
    output [9:0] h_addr,
    output [9:0] v_addr,
    //输出的水平和垂直同步信号，控制VGA显示器的刷新
    output hsync,
    output vsync,
    //是否正在绘制可见像素
    output valid,
    //3中颜色信号
    output [7:0] vga_r,
    output [7:0] vga_g,
    output [7:0] vga_b
);

//定义常量
parameter h_frontporch = 96;    //水平同步脉冲的前沿区
parameter h_active = 144;       //有效显示区域的起始位置
parameter h_backporch = 784;    //有效显示区域的结束位置
parameter h_total = 800;        //每行的总像素数

parameter v_frontporch = 2;     //垂直同步脉冲的前沿区
parameter v_active = 35;        //垂直有效显示区域的起始位置
parameter v_backporch = 515;    //垂直有效显示区域的结束位置
parameter v_total = 525;        //每帧总扫描数

//声明寄存器，用于计数
reg [9:0] x_cnt;
reg [9:0] y_cnt;
//内线信号（同步信号）
wire h_valid;
wire v_valid;

//时钟上升沿触发
always @(posedge pclk) begin
    //当复位信号为1时，两个计数器置为1
    if(reset == 1'b1) begin
        x_cnt <= 1;
        y_cnt <= 1;
    end
    else begin
        //当水平计数器达到每行总像素，水平计数器置为1
        if(x_cnt == h_total)begin
            x_cnt <= 1;
            //如果垂直计数器达到每帧总扫描数，垂直计数器置为1
            if(y_cnt == v_total) y_cnt <= 1;
            //否则垂直计数器自增+1
            else y_cnt <= y_cnt + 1;
        end
        //否则水平计数器自增+1
        else x_cnt <= x_cnt + 1;
    end
end

//生成同步信号    
assign hsync = (x_cnt > h_frontporch);
assign vsync = (y_cnt > v_frontporch);
//生成消隐信号
assign h_valid = (x_cnt > h_active) & (x_cnt <= h_backporch);
assign v_valid = (y_cnt > v_active) & (y_cnt <= v_backporch);
assign valid = h_valid & v_valid;
//计算当前有效像素坐标
assign h_addr = h_valid ? (x_cnt - 10'd145) : 10'd0;
assign v_addr = v_valid ? (y_cnt - 10'd36) : 10'd0;
//设置输出的颜色值
assign {vga_r, vga_g, vga_b} = vga_data;

endmodule
```
## top.v
模块top是一个综合模块，实现了多种功能。
```
module top(
    //输入端口
    input clk,              //时钟信号
    input rst,              //复位信号
    input [4:0] btn,        //按钮（控制LED）
    input [7:0] sw,         //开关（控制LED）
    input ps2_clk,          //ps/2的时钟信号
    input ps2_data,         //ps/2的数据
    input uart_rx,          //UART接收数据

    output uart_tx,         //UART发送数据
    output [15:0] ledr,     //控制板上的LED灯
    output VGA_CLK,         //VGA的时钟信号
    output VGA_HSYNC,       //VGA的水平同步信号
    output VGA_VSYNC,       //VGA的垂直同步信号
    output VGA_BLANK_N,     //VGA的消隐信号
    output [7:0] VGA_R,     //红色
    output [7:0] VGA_G,     //绿色
    output [7:0] VGA_B,     //蓝色
    
    //输出到数码管的数据
    output [7:0] seg0,
    output [7:0] seg1,
    output [7:0] seg2,
    output [7:0] seg3,
    output [7:0] seg4,
    output [7:0] seg5,
    output [7:0] seg6,
    output [7:0] seg7
);

//LED控制模块
led my_led(
    .clk(clk),
    .rst(rst),
    .btn(btn),
    .sw(sw),
    .ledr(ledr)
);

assign VGA_CLK = clk;

//VGA控制模块
wire [9:0] h_addr;
wire [9:0] v_addr;
wire [23:0] vga_data;

vga_ctrl my_vga_ctrl(
    .pclk(clk),
    .reset(rst),
    .vga_data(vga_data),
    .h_addr(h_addr),
    .v_addr(v_addr),
    .hsync(VGA_HSYNC),
    .vsync(VGA_VSYNC),
    .valid(VGA_BLANK_N),
    .vga_r(VGA_R),
    .vga_g(VGA_G),
    .vga_b(VGA_B)
);

//PS/2模块
ps2_keyboard my_keyboard(
    .clk(clk),
    .resetn(~rst),
    .ps2_clk(ps2_clk),
    .ps2_data(ps2_data)
);

//seg数码管显示模块
seg my_seg(
    .clk(clk),
    .rst(rst),
    .o_seg0(seg0),
    .o_seg1(seg1),
    .o_seg2(seg2),
    .o_seg3(seg3),
    .o_seg4(seg4),
    .o_seg5(seg5),
    .o_seg6(seg6),
    .o_seg7(seg7)
);

//视频显示模块
vmem my_vmem(
    .h_addr(h_addr),
    .v_addr(v_addr[8:0]),
    .vga_data(vga_data)
);

//UART通信模块
uart my_uart(
  .tx(uart_tx),
  .rx(uart_rx)
);

endmodule

module vmem(
    input [9:0] h_addr,
    input [8:0] v_addr,
    output [23:0] vga_data
);

reg [23:0] vga_mem [524287:0];

initial begin
    $readmemh("resource/picture.hex", vga_mem);
end

assign vga_data = vga_mem[{h_addr, v_addr}];

endmodule

```
## Makefile
1.变量定义：  
>>TOPNAME：顶层模块名称，通常是主 Verilog 模块的名称。  
>>NXDC_FILES：约束文件，定义了 FPGA 引脚分配等信息。  
>>BUILD_DIR、OBJ_DIR、BIN：定义了构建目录、对象文件目录、可执行文件名。  
>>VERILATOR_CFLAGS：Verilator 的编译标志，设置了高性能选项，如 -O3 优化级别。  

2.自动生成约束绑定代码：  
>>使用 Python 脚本生成 auto_bind.cpp，根据 NXDC_FILES 文件内容自动生成引脚绑定代码。  

3.源文件收集：  
>>使用 find 命令递归查找 vsrc 目录下的所有 Verilog 文件 (*.v) 以及 csrc 目录下的 C/C++ 文件。  
>>将生成的绑定代码 (auto_bind.cpp) 也加入到 C++ 源文件列表中。  

4.NVBoard 和 Verilator：  
>>包含 NVBoard 相关的 make 规则，用于支持硬件仿真板的调试。  
>>定义 Verilator 的编译规则，将 Verilog 和 C/C++ 代码编译为仿真器。  

5.目标：  
>>default：默认目标，生成最终的仿真器二进制文件。  
>>run：运行生成的仿真器。  
>>clean：清理构建输出，删除构建目录。
```
# 定义工程的顶层模块名称和约束文件
TOPNAME = top
NXDC_FILES = constr/top.nxdc

# 头文件包含路径（可选）
INC_PATH ?=

# Verilator的路径和编译标志
VERILATOR = verilator
# Verilator编译标志，设置优化等级、跳过部分检查，提升性能
VERILATOR_CFLAGS += -MMD --build -cc  \
				-O3 --x-assign fast --x-initial fast --noassert

# 构建输出目录和二进制文件路径
BUILD_DIR = ./build
OBJ_DIR = $(BUILD_DIR)/obj_dir
BIN = $(BUILD_DIR)/$(TOPNAME)

# 默认目标：生成仿真器
default: $(BIN)

# 创建构建目录（如果不存在）
$(shell mkdir -p $(BUILD_DIR))

# 约束文件自动生成绑定代码
SRC_AUTO_BIND = $(abspath $(BUILD_DIR)/auto_bind.cpp)
$(SRC_AUTO_BIND): $(NXDC_FILES)
	python3 $(NVBOARD_HOME)/scripts/auto_pin_bind.py $^ $@

# 项目的 Verilog 源文件，查找vsrc目录下所有.v文件以及项目的C源文件（包括 .c, .cc, .cpp）
VSRCS = $(shell find $(abspath ./vsrc) -name "*.v")
CSRCS = $(shell find $(abspath ./csrc) -name "*.c" -or -name "*.cc" -or -name "*.cpp")
# 添加自动生成的绑定代码
CSRCS += $(SRC_AUTO_BIND)

# NVBoard的相关规则（用于仿真调试）
include $(NVBOARD_HOME)/scripts/nvboard.mk

# Verilator编译器的附加标志
INCFLAGS = $(addprefix -I, $(INC_PATH))
CXXFLAGS += $(INCFLAGS) -DTOP_NAME="\"V$(TOPNAME)\""

# 目标：生成仿真器的可执行文件
$(BIN): $(VSRCS) $(CSRCS) $(NVBOARD_ARCHIVE)	# 依赖Verilog,C++,NVBoard库
	@rm -rf $(OBJ_DIR)
	$(VERILATOR) $(VERILATOR_CFLAGS) \
		--top-module $(TOPNAME) $^ \
		$(addprefix -CFLAGS , $(CXXFLAGS)) $(addprefix -LDFLAGS , $(LDFLAGS)) \
		--Mdir $(OBJ_DIR) --exe -o $(abspath $(BIN))

# 'all'目标，执行默认目标
all: default

# 'run'目标，运行生成的仿真器
run: $(BIN)
	@$^

# 'clean'目标，清理构建目录
clean:
	rm -rf $(BUILD_DIR)

# .PHONY：声明伪目标，不生成对应的文件
.PHONY: default all clean run

```