module gen_divd(reset,clkin,clkout);
	input reset,clkin;
	output clkout;
	parameter divdWIDTH=1;//分频计数器的位宽，实际位宽为divdWIDTH+1,该位宽所能表达的最大值>divdFACTOR
	parameter divdFACTOR=1;//分频系数是divdFACTOR*2
	reg clkout;
	reg [divdWIDTH:0] cnt;
	
	
	always @ (negedge reset or posedge clkin)
		if(reset==1'b0)
			begin
			cnt=0;
			clkout=0;
			end
		else
			begin
			cnt=cnt+1'b1;//常数1要指定位数，否则默认是32位的
			if(cnt>=divdFACTOR)
				begin
				cnt=0;
				clkout=~clkout;
				end 
			end

endmodule