+define+SWERV_EL2
+define+NBDL_DLA_ENABLE
+define+NBDL_SMC_ENABLE
+define+AXI_TO_AXI_LITE
//+define+FMC_ENABLE
//+define+FMC_BOOT

-sverilog
-timescale=1ns/1ns
+v2k
+libext+.vlib+.v+.sv+.svh
+define+NVTOOLS_SYNC2D_GENERIC_CELL
+define+PRAND_OFF
+define+DISABLE_TESTPOINTS
+define+SYNTHESIS
+define+NV_SYNTHESIS
+define+NV_FPGA_FIFOGEN
+define+VLIB_BYPASS_POWER_CG
+define+FPGA
+incdir+../src/nbdla_small64f/vmod/include


+define+SIMPRINT=1
+define+VERSION_DIRTY=1
+define+VERSION_MAJOR=0
+define+VERSION_MINOR=4
+define+VERSION_PATCH=0
+define+VERSION_REV=3
+define+VERSION_SHA=41ea70f9
+incdir+../src/uart16550_1.5.5-r1/rtl/verilog
+incdir+../src/sugar-intercon_1.0

../src/pulp-platform.org__apb_0.1.0/src/apb_intf.sv

+incdir+../src/axi_common_cells/include
../src/axi_common_cells/include/common_cells/assertions.svh
../src/axi_common_cells/include/common_cells/registers.svh
../src/axi_common_cells/src/binary_to_gray.sv
../src/axi_common_cells/src/cb_filter_pkg.sv
../src/axi_common_cells/src/cdc_2phase.sv
../src/axi_common_cells/src/cf_math_pkg.sv
../src/axi_common_cells/src/clk_div.sv
../src/axi_common_cells/src/delta_counter.sv
../src/axi_common_cells/src/ecc_pkg.sv
../src/axi_common_cells/src/edge_propagator_tx.sv
../src/axi_common_cells/src/exp_backoff.sv
../src/axi_common_cells/src/fifo_v3.sv
../src/axi_common_cells/src/gray_to_binary.sv
../src/axi_common_cells/src/isochronous_spill_register.sv
../src/axi_common_cells/src/lfsr.sv
../src/axi_common_cells/src/lfsr_16bit.sv
../src/axi_common_cells/src/lfsr_8bit.sv
../src/axi_common_cells/src/mv_filter.sv
../src/axi_common_cells/src/onehot_to_bin.sv
../src/axi_common_cells/src/plru_tree.sv
../src/axi_common_cells/src/popcount.sv
../src/axi_common_cells/src/rr_arb_tree.sv
../src/axi_common_cells/src/rstgen_bypass.sv
../src/axi_common_cells/src/serial_deglitch.sv
../src/axi_common_cells/src/shift_reg.sv
../src/axi_common_cells/src/spill_register_flushable.sv
../src/axi_common_cells/src/stream_demux.sv
../src/axi_common_cells/src/stream_filter.sv
../src/axi_common_cells/src/stream_fork.sv
../src/axi_common_cells/src/stream_intf.sv
../src/axi_common_cells/src/stream_join.sv
../src/axi_common_cells/src/stream_mux.sv
../src/axi_common_cells/src/sub_per_hash.sv
../src/axi_common_cells/src/sync.sv
../src/axi_common_cells/src/sync_wedge.sv
../src/axi_common_cells/src/unread.sv
../src/axi_common_cells/src/addr_decode.sv
../src/axi_common_cells/src/cb_filter.sv
../src/axi_common_cells/src/cdc_fifo_2phase.sv
../src/axi_common_cells/src/counter.sv
../src/axi_common_cells/src/ecc_decode.sv
../src/axi_common_cells/src/ecc_encode.sv
../src/axi_common_cells/src/edge_detect.sv
../src/axi_common_cells/src/lzc.sv
../src/axi_common_cells/src/max_counter.sv
../src/axi_common_cells/src/rstgen.sv
../src/axi_common_cells/src/spill_register.sv
../src/axi_common_cells/src/stream_delay.sv
../src/axi_common_cells/src/stream_fifo.sv
../src/axi_common_cells/src/stream_fork_dynamic.sv
../src/axi_common_cells/src/cdc_fifo_gray.sv
../src/axi_common_cells/src/fall_through_register.sv
../src/axi_common_cells/src/id_queue.sv
../src/axi_common_cells/src/stream_to_mem.sv
../src/axi_common_cells/src/stream_arbiter_flushable.sv
../src/axi_common_cells/src/stream_register.sv
../src/axi_common_cells/src/stream_xbar.sv
../src/axi_common_cells/src/stream_arbiter.sv
../src/axi_common_cells/src/stream_omega_net.sv

../src/axi_common_cells/src/deprecated/clock_divider.sv
../src/axi_common_cells/src/deprecated/clock_divider_counter.sv
../src/axi_common_cells/src/deprecated/find_first_one.sv
../src/axi_common_cells/src/deprecated/generic_LFSR_8bit.sv
../src/axi_common_cells/src/deprecated/generic_fifo.sv
../src/axi_common_cells/src/deprecated/generic_fifo_adv.sv
../src/axi_common_cells/src/deprecated/pulp_sync.sv
../src/axi_common_cells/src/deprecated/pulp_sync_wedge.sv
../src/axi_common_cells/src/deprecated/sram.sv
../src/axi_common_cells/src/deprecated/fifo_v2.sv
../src/axi_common_cells/src/deprecated/prioarbiter.sv
../src/axi_common_cells/src/deprecated/rrarbiter.sv
../src/axi_common_cells/src/deprecated/fifo_v1.sv

../src/pulp-platform.org__axi_slice_1.1.3-r1/src/axi_single_slice.sv
../src/pulp-platform.org__axi_slice_1.1.3-r1/src/axi_ar_buffer.sv
../src/pulp-platform.org__axi_slice_1.1.3-r1/src/axi_aw_buffer.sv
../src/pulp-platform.org__axi_slice_1.1.3-r1/src/axi_b_buffer.sv
../src/pulp-platform.org__axi_slice_1.1.3-r1/src/axi_r_buffer.sv
../src/pulp-platform.org__axi_slice_1.1.3-r1/src/axi_slice.sv
../src/pulp-platform.org__axi_slice_1.1.3-r1/src/axi_w_buffer.sv
../src/pulp-platform.org__axi_slice_1.1.3-r1/src/axi_slice_wrap.sv

+incdir+../src/axi_node/include
../src/axi_node/include/axi/assign.svh
../src/axi_node/include/axi/typedef.svh
../src/axi_node/src/axi_pkg.sv
../src/axi_node/src/axi_intf.sv
../src/axi_node/src/axi_atop_filter.sv
../src/axi_node/src/axi_burst_splitter.sv
../src/axi_node/src/axi_cdc_dst.sv
../src/axi_node/src/axi_cdc_src.sv
../src/axi_node/src/axi_cut.sv
../src/axi_node/src/axi_delayer.sv
../src/axi_node/src/axi_demux.sv
../src/axi_node/src/axi_dw_downsizer.sv
../src/axi_node/src/axi_dw_upsizer.sv
../src/axi_node/src/axi_id_prepend.sv
../src/axi_node/src/axi_isolate.sv
../src/axi_node/src/axi_join.sv
../src/axi_node/src/axi_lite_demux.sv
../src/axi_node/src/axi_lite_join.sv
../src/axi_node/src/axi_lite_mailbox.sv
../src/axi_node/src/axi_lite_mux.sv
../src/axi_node/src/axi_lite_regs.sv
../src/axi_node/src/axi_lite_to_apb.sv
../src/axi_node/src/axi_lite_to_axi.sv
../src/axi_node/src/axi_modify_address.sv
../src/axi_node/src/axi_mux.sv
../src/axi_node/src/axi_serializer.sv
../src/axi_node/src/axi_cdc.sv
../src/axi_node/src/axi_err_slv.sv
../src/axi_node/src/axi_dw_converter.sv
../src/axi_node/src/axi_multicut.sv
../src/axi_node/src/axi_to_axi_lite.sv
../src/axi_node/src/axi_lite_xbar.sv
../src/axi_node/src/axi_xbar.sv
../src/sugar-intercon_1.0/axi_intercon.v

../src/pulp-platform.org__axi2apb_0.1.1-r1/src/axi2apb.sv
../src/pulp-platform.org__axi2apb_0.1.1-r1/src/axi2apb_64_32.sv
../src/pulp-platform.org__axi2apb_0.1.1-r1/src/axi2apb_wrap.sv
../src/pulp-platform.org__axi_mem_if_0.2.0/src/axi2mem.sv
../src/uart16550_1.5.5-r1/rtl/verilog/raminfr.v
../src/uart16550_1.5.5-r1/rtl/verilog/uart_receiver.v
../src/uart16550_1.5.5-r1/rtl/verilog/uart_regs.v
../src/uart16550_1.5.5-r1/rtl/verilog/uart_rfifo.v
../src/uart16550_1.5.5-r1/rtl/verilog/uart_sync_flops.v
../src/uart16550_1.5.5-r1/rtl/verilog/uart_tfifo.v
../src/uart16550_1.5.5-r1/rtl/verilog/uart_top.v
../src/uart16550_1.5.5-r1/rtl/verilog/uart_transmitter.v
../src/uart16550_1.5.5-r1/rtl/verilog/uart_wb.v
../src/apb_uart_sv-pulpinov1/uart_interrupt.sv
../src/apb_uart_sv-pulpinov1/io_generic_fifo.sv
../src/apb_uart_sv-pulpinov1/uart_tx.sv
../src/apb_uart_sv-pulpinov1/uart_rx.sv
../src/apb_uart_sv-pulpinov1/apb_uart_sv.sv

../src/axi2apb_bridge_1.0/src/axi2apb_bridge.sv
../src/axi2apb_bridge_1.0/src/axi2apb_wrapper.sv

../src/sugar_1.0/rtl/dpram64.v
../src/sugar_1.0/rtl/axi_mem_wrapper.v
../src/sugar_1.0/rtl/axi_uart_wrapper.v
../src/sugar_1.0/rtl/apb_multicon.v
../src/sugar_1.0/rtl/Top.v
../src/sugar_1.0/rtl/sugar_top.sv
../src/sugar_1.0/tb/sugar_tb.sv

