TimeQuest Timing Analyzer report for Components
Sat Dec 05 16:34:32 2020
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'Clock'
 12. Slow Model Hold: 'Clock'
 13. Slow Model Minimum Pulse Width: 'Clock'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'Clock'
 24. Fast Model Hold: 'Clock'
 25. Fast Model Minimum Pulse Width: 'Clock'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Components                                                        ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 168.66 MHz ; 168.66 MHz      ; Clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; Clock ; -4.929 ; -38.324       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clock ; 0.391 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; Clock ; -1.380 ; -35.380               ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Clock'                                                                                              ;
+--------+-------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -4.929 ; latch1:inst5|Q[1] ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 5.964      ;
; -4.872 ; latch1:inst1|Q[0] ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 5.907      ;
; -4.809 ; latch1:inst5|Q[0] ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 5.844      ;
; -4.705 ; latch1:inst1|Q[1] ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 5.740      ;
; -4.559 ; latch1:inst1|Q[0] ; ALU:inst3|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 5.596      ;
; -4.496 ; latch1:inst5|Q[0] ; ALU:inst3|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 5.533      ;
; -4.416 ; latch1:inst5|Q[1] ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 5.453      ;
; -4.365 ; latch1:inst5|Q[2] ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 5.400      ;
; -4.359 ; latch1:inst1|Q[0] ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 5.396      ;
; -4.353 ; latch1:inst5|Q[1] ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 5.390      ;
; -4.348 ; latch1:inst5|Q[1] ; ALU:inst3|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 5.385      ;
; -4.341 ; latch1:inst5|Q[1] ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 5.378      ;
; -4.316 ; latch1:inst1|Q[2] ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 5.351      ;
; -4.296 ; latch1:inst5|Q[0] ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 5.333      ;
; -4.296 ; latch1:inst1|Q[0] ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 5.333      ;
; -4.284 ; latch1:inst1|Q[0] ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 5.321      ;
; -4.233 ; latch1:inst5|Q[0] ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 5.270      ;
; -4.221 ; latch1:inst5|Q[0] ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 5.258      ;
; -4.192 ; latch1:inst1|Q[1] ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 5.229      ;
; -4.129 ; latch1:inst1|Q[1] ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 5.166      ;
; -4.128 ; latch1:inst5|Q[2] ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 5.165      ;
; -4.127 ; latch1:inst1|Q[1] ; ALU:inst3|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 5.164      ;
; -4.117 ; latch1:inst1|Q[1] ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 5.154      ;
; -4.074 ; latch1:inst1|Q[2] ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 5.111      ;
; -4.065 ; latch1:inst5|Q[2] ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 5.102      ;
; -4.046 ; latch1:inst1|Q[3] ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 5.083      ;
; -4.011 ; latch1:inst1|Q[2] ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 5.048      ;
; -4.009 ; latch1:inst5|Q[2] ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 5.046      ;
; -4.008 ; latch1:inst5|Q[3] ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 5.045      ;
; -3.995 ; FSM:inst|yfsm.s3  ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 5.028      ;
; -3.983 ; latch1:inst1|Q[3] ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 5.020      ;
; -3.955 ; latch1:inst1|Q[2] ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 4.992      ;
; -3.945 ; latch1:inst5|Q[3] ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 4.982      ;
; -3.932 ; latch1:inst5|Q[1] ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 4.969      ;
; -3.925 ; latch1:inst1|Q[4] ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 4.962      ;
; -3.916 ; FSM:inst|yfsm.s5  ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 4.949      ;
; -3.887 ; latch1:inst5|Q[1] ; ALU:inst3|Result[1] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 4.924      ;
; -3.886 ; latch1:inst1|Q[3] ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 4.921      ;
; -3.871 ; latch1:inst5|Q[4] ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 4.908      ;
; -3.855 ; latch1:inst1|Q[0] ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 4.892      ;
; -3.853 ; latch1:inst5|Q[3] ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 4.888      ;
; -3.841 ; FSM:inst|yfsm.s1  ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 4.874      ;
; -3.812 ; latch1:inst5|Q[4] ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 4.849      ;
; -3.792 ; latch1:inst5|Q[0] ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 4.829      ;
; -3.767 ; latch1:inst5|Q[4] ; ALU:inst3|Result[1] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 4.804      ;
; -3.767 ; latch1:inst5|Q[4] ; ALU:inst3|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 4.804      ;
; -3.736 ; latch1:inst5|Q[2] ; ALU:inst3|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 4.773      ;
; -3.729 ; latch1:inst5|Q[2] ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 4.766      ;
; -3.706 ; latch1:inst1|Q[0] ; ALU:inst3|Result[1] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 4.743      ;
; -3.687 ; latch1:inst1|Q[2] ; ALU:inst3|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 4.724      ;
; -3.687 ; latch1:inst5|Q[4] ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 4.724      ;
; -3.684 ; latch1:inst5|Q[2] ; ALU:inst3|Result[1] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 4.721      ;
; -3.681 ; latch1:inst5|Q[3] ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 4.718      ;
; -3.681 ; latch1:inst1|Q[3] ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 4.718      ;
; -3.673 ; latch1:inst1|Q[4] ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 4.710      ;
; -3.673 ; latch1:inst5|Q[0] ; ALU:inst3|Result[1] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 4.710      ;
; -3.665 ; FSM:inst|yfsm.s4  ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 4.698      ;
; -3.656 ; latch1:inst1|Q[3] ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 4.693      ;
; -3.655 ; latch1:inst1|Q[1] ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 4.692      ;
; -3.636 ; latch1:inst5|Q[3] ; ALU:inst3|Result[1] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 4.673      ;
; -3.636 ; latch1:inst1|Q[3] ; ALU:inst3|Result[1] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 4.673      ;
; -3.636 ; latch1:inst5|Q[3] ; ALU:inst3|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 4.673      ;
; -3.636 ; latch1:inst1|Q[3] ; ALU:inst3|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 4.673      ;
; -3.633 ; latch1:inst1|Q[4] ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 4.670      ;
; -3.622 ; latch1:inst5|Q[4] ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 4.659      ;
; -3.618 ; latch1:inst5|Q[3] ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 4.655      ;
; -3.610 ; FSM:inst|yfsm.s2  ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 4.645      ;
; -3.610 ; latch1:inst1|Q[1] ; ALU:inst3|Result[1] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 4.647      ;
; -3.588 ; latch1:inst1|Q[4] ; ALU:inst3|Result[1] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 4.625      ;
; -3.588 ; latch1:inst1|Q[4] ; ALU:inst3|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 4.625      ;
; -3.565 ; FSM:inst|yfsm.s2  ; ALU:inst3|Result[1] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 4.600      ;
; -3.565 ; FSM:inst|yfsm.s2  ; ALU:inst3|Result[3] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 4.600      ;
; -3.562 ; FSM:inst|yfsm.s5  ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 4.597      ;
; -3.527 ; latch1:inst5|Q[5] ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 4.564      ;
; -3.518 ; latch1:inst1|Q[2] ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 4.555      ;
; -3.508 ; latch1:inst1|Q[4] ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 4.545      ;
; -3.503 ; FSM:inst|yfsm.s5  ; ALU:inst3|Result[3] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 4.538      ;
; -3.503 ; latch1:inst1|Q[6] ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 4.540      ;
; -3.494 ; latch1:inst1|Q[5] ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 4.531      ;
; -3.492 ; FSM:inst|yfsm.s2  ; ALU:inst3|Result[0] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 4.527      ;
; -3.485 ; FSM:inst|yfsm.s2  ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 4.520      ;
; -3.473 ; latch1:inst1|Q[2] ; ALU:inst3|Result[1] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 4.510      ;
; -3.471 ; FSM:inst|yfsm.s3  ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 4.506      ;
; -3.458 ; latch1:inst1|Q[6] ; ALU:inst3|Result[1] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 4.495      ;
; -3.458 ; latch1:inst1|Q[6] ; ALU:inst3|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 4.495      ;
; -3.403 ; FSM:inst|yfsm.s2  ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 4.438      ;
; -3.378 ; latch1:inst1|Q[6] ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 4.415      ;
; -3.375 ; FSM:inst|yfsm.s1  ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 4.410      ;
; -3.369 ; FSM:inst|yfsm.s5  ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 4.404      ;
; -3.342 ; FSM:inst|yfsm.s3  ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 4.377      ;
; -3.330 ; FSM:inst|yfsm.s1  ; ALU:inst3|Result[1] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 4.365      ;
; -3.330 ; FSM:inst|yfsm.s1  ; ALU:inst3|Result[3] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 4.365      ;
; -3.324 ; FSM:inst|yfsm.s2  ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 4.359      ;
; -3.311 ; latch1:inst1|Q[5] ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 4.348      ;
; -3.311 ; FSM:inst|yfsm.s4  ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 4.346      ;
; -3.296 ; latch1:inst1|Q[6] ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 4.333      ;
; -3.286 ; latch1:inst5|Q[5] ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 4.323      ;
; -3.283 ; latch1:inst1|Q[0] ; ALU:inst3|Result[0] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 4.320      ;
; -3.281 ; FSM:inst|yfsm.s3  ; ALU:inst3|Result[0] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 4.316      ;
; -3.275 ; latch1:inst5|Q[5] ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 4.312      ;
+--------+-------------------+---------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Clock'                                                                                              ;
+-------+-------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; ALU:inst3|Neg     ; ALU:inst3|Neg       ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.532 ; FSM:inst|yfsm.s8  ; FSM:inst|yfsm.s0    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.798      ;
; 0.706 ; FSM:inst|yfsm.s7  ; FSM:inst|yfsm.s8    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.972      ;
; 0.893 ; FSM:inst|yfsm.s2  ; FSM:inst|yfsm.s3    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.159      ;
; 0.902 ; FSM:inst|yfsm.s5  ; FSM:inst|yfsm.s6    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.168      ;
; 0.958 ; FSM:inst|yfsm.s0  ; FSM:inst|yfsm.s1    ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.223      ;
; 0.986 ; FSM:inst|yfsm.s6  ; FSM:inst|yfsm.s7    ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.253      ;
; 1.076 ; latch1:inst5|Q[1] ; ALU:inst3|Result[1] ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.343      ;
; 1.083 ; FSM:inst|yfsm.s4  ; FSM:inst|yfsm.s5    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.349      ;
; 1.099 ; latch1:inst5|Q[3] ; ALU:inst3|Result[3] ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.366      ;
; 1.122 ; FSM:inst|yfsm.s3  ; FSM:inst|yfsm.s4    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.388      ;
; 1.137 ; FSM:inst|yfsm.s1  ; FSM:inst|yfsm.s2    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.403      ;
; 1.164 ; latch1:inst5|Q[4] ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.429      ;
; 1.198 ; FSM:inst|yfsm.s8  ; ALU:inst3|Neg       ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.464      ;
; 1.205 ; FSM:inst|yfsm.s8  ; ALU:inst3|Result[0] ; Clock        ; Clock       ; 0.000        ; -0.002     ; 1.469      ;
; 1.281 ; latch1:inst1|Q[3] ; ALU:inst3|Result[3] ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.548      ;
; 1.290 ; latch1:inst1|Q[4] ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.555      ;
; 1.359 ; FSM:inst|yfsm.s5  ; ALU:inst3|Neg       ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.626      ;
; 1.475 ; latch1:inst1|Q[7] ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 0.000        ; 0.002      ; 1.743      ;
; 1.476 ; FSM:inst|yfsm.s3  ; ALU:inst3|Neg       ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.743      ;
; 1.478 ; FSM:inst|yfsm.s8  ; ALU:inst3|Result[1] ; Clock        ; Clock       ; 0.000        ; -0.002     ; 1.742      ;
; 1.478 ; FSM:inst|yfsm.s8  ; ALU:inst3|Result[3] ; Clock        ; Clock       ; 0.000        ; -0.002     ; 1.742      ;
; 1.521 ; FSM:inst|yfsm.s7  ; ALU:inst3|Result[3] ; Clock        ; Clock       ; 0.000        ; -0.002     ; 1.785      ;
; 1.522 ; FSM:inst|yfsm.s7  ; ALU:inst3|Result[1] ; Clock        ; Clock       ; 0.000        ; -0.002     ; 1.786      ;
; 1.523 ; latch1:inst1|Q[6] ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.790      ;
; 1.548 ; latch1:inst5|Q[7] ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.815      ;
; 1.578 ; FSM:inst|yfsm.s5  ; ALU:inst3|Result[0] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.843      ;
; 1.600 ; FSM:inst|yfsm.s6  ; ALU:inst3|Neg       ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.867      ;
; 1.626 ; FSM:inst|yfsm.s4  ; ALU:inst3|Neg       ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.893      ;
; 1.646 ; FSM:inst|yfsm.s6  ; ALU:inst3|Result[0] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.911      ;
; 1.693 ; latch1:inst1|Q[2] ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.960      ;
; 1.729 ; FSM:inst|yfsm.s8  ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 0.000        ; -0.004     ; 1.991      ;
; 1.730 ; latch1:inst5|Q[6] ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.997      ;
; 1.792 ; FSM:inst|yfsm.s7  ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 0.000        ; -0.002     ; 2.056      ;
; 1.794 ; FSM:inst|yfsm.s7  ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 0.000        ; -0.002     ; 2.058      ;
; 1.831 ; latch1:inst5|Q[5] ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 0.000        ; 0.001      ; 2.098      ;
; 1.832 ; FSM:inst|yfsm.s3  ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 2.097      ;
; 1.866 ; latch1:inst1|Q[5] ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 0.000        ; 0.001      ; 2.133      ;
; 1.871 ; FSM:inst|yfsm.s8  ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 0.000        ; -0.002     ; 2.135      ;
; 1.885 ; FSM:inst|yfsm.s7  ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 0.000        ; -0.004     ; 2.147      ;
; 1.898 ; latch1:inst5|Q[0] ; ALU:inst3|Result[0] ; Clock        ; Clock       ; 0.000        ; 0.001      ; 2.165      ;
; 1.925 ; FSM:inst|yfsm.s3  ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 2.190      ;
; 1.927 ; FSM:inst|yfsm.s3  ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 2.192      ;
; 1.928 ; FSM:inst|yfsm.s3  ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 2.193      ;
; 1.943 ; latch1:inst1|Q[0] ; ALU:inst3|Result[0] ; Clock        ; Clock       ; 0.000        ; 0.001      ; 2.210      ;
; 1.966 ; FSM:inst|yfsm.s7  ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 0.000        ; -0.002     ; 2.230      ;
; 1.982 ; FSM:inst|yfsm.s1  ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 2.247      ;
; 2.004 ; latch1:inst5|Q[2] ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 0.000        ; 0.001      ; 2.271      ;
; 2.039 ; FSM:inst|yfsm.s8  ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 0.000        ; -0.002     ; 2.303      ;
; 2.043 ; FSM:inst|yfsm.s8  ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 0.000        ; -0.002     ; 2.307      ;
; 2.075 ; FSM:inst|yfsm.s1  ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 2.340      ;
; 2.077 ; FSM:inst|yfsm.s1  ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 2.342      ;
; 2.078 ; latch1:inst5|Q[7] ; ALU:inst3|Neg       ; Clock        ; Clock       ; 0.000        ; 0.003      ; 2.347      ;
; 2.078 ; FSM:inst|yfsm.s1  ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 2.343      ;
; 2.089 ; FSM:inst|yfsm.s3  ; ALU:inst3|Result[1] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 2.354      ;
; 2.203 ; FSM:inst|yfsm.s4  ; ALU:inst3|Result[0] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 2.468      ;
; 2.215 ; latch1:inst1|Q[7] ; ALU:inst3|Neg       ; Clock        ; Clock       ; 0.000        ; 0.004      ; 2.485      ;
; 2.239 ; FSM:inst|yfsm.s1  ; ALU:inst3|Result[1] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 2.504      ;
; 2.248 ; FSM:inst|yfsm.s8  ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 0.000        ; -0.002     ; 2.512      ;
; 2.280 ; latch1:inst1|Q[1] ; ALU:inst3|Result[1] ; Clock        ; Clock       ; 0.000        ; 0.001      ; 2.547      ;
; 2.319 ; FSM:inst|yfsm.s3  ; ALU:inst3|Result[3] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 2.584      ;
; 2.382 ; FSM:inst|yfsm.s7  ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 0.000        ; -0.002     ; 2.646      ;
; 2.469 ; FSM:inst|yfsm.s1  ; ALU:inst3|Result[3] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 2.734      ;
; 2.480 ; latch1:inst5|Q[7] ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 0.000        ; 0.001      ; 2.747      ;
; 2.501 ; FSM:inst|yfsm.s2  ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 2.766      ;
; 2.589 ; FSM:inst|yfsm.s3  ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 0.000        ; -0.003     ; 2.852      ;
; 2.594 ; FSM:inst|yfsm.s2  ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 2.859      ;
; 2.596 ; FSM:inst|yfsm.s2  ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 2.861      ;
; 2.597 ; FSM:inst|yfsm.s2  ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 2.862      ;
; 2.617 ; latch1:inst1|Q[7] ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 0.000        ; 0.002      ; 2.885      ;
; 2.628 ; latch1:inst5|Q[7] ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 0.000        ; 0.001      ; 2.895      ;
; 2.676 ; FSM:inst|yfsm.s6  ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 2.941      ;
; 2.692 ; latch1:inst5|Q[7] ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 0.000        ; 0.001      ; 2.959      ;
; 2.739 ; FSM:inst|yfsm.s1  ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 0.000        ; -0.003     ; 3.002      ;
; 2.741 ; latch1:inst5|Q[7] ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 3.006      ;
; 2.758 ; FSM:inst|yfsm.s2  ; ALU:inst3|Result[1] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 3.023      ;
; 2.763 ; latch1:inst5|Q[6] ; ALU:inst3|Neg       ; Clock        ; Clock       ; 0.000        ; 0.003      ; 3.032      ;
; 2.765 ; latch1:inst1|Q[7] ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 0.000        ; 0.002      ; 3.033      ;
; 2.769 ; FSM:inst|yfsm.s6  ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 3.034      ;
; 2.771 ; FSM:inst|yfsm.s6  ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 3.036      ;
; 2.772 ; FSM:inst|yfsm.s6  ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 3.037      ;
; 2.810 ; FSM:inst|yfsm.s5  ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 3.075      ;
; 2.829 ; latch1:inst1|Q[7] ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 0.000        ; 0.002      ; 3.097      ;
; 2.848 ; latch1:inst5|Q[5] ; ALU:inst3|Neg       ; Clock        ; Clock       ; 0.000        ; 0.003      ; 3.117      ;
; 2.873 ; latch1:inst1|Q[5] ; ALU:inst3|Neg       ; Clock        ; Clock       ; 0.000        ; 0.003      ; 3.142      ;
; 2.878 ; latch1:inst1|Q[7] ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 3.144      ;
; 2.887 ; FSM:inst|yfsm.s4  ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 3.152      ;
; 2.892 ; FSM:inst|yfsm.s7  ; ALU:inst3|Neg       ; Clock        ; Clock       ; 0.000        ; 0.000      ; 3.158      ;
; 2.933 ; FSM:inst|yfsm.s6  ; ALU:inst3|Result[1] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 3.198      ;
; 2.958 ; FSM:inst|yfsm.s5  ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 3.223      ;
; 2.958 ; FSM:inst|yfsm.s5  ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 3.223      ;
; 2.982 ; FSM:inst|yfsm.s1  ; ALU:inst3|Neg       ; Clock        ; Clock       ; 0.000        ; 0.001      ; 3.249      ;
; 2.988 ; FSM:inst|yfsm.s2  ; ALU:inst3|Result[3] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 3.253      ;
; 3.022 ; FSM:inst|yfsm.s5  ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 3.287      ;
; 3.035 ; FSM:inst|yfsm.s4  ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 3.300      ;
; 3.035 ; FSM:inst|yfsm.s4  ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 3.300      ;
; 3.065 ; latch1:inst1|Q[6] ; ALU:inst3|Neg       ; Clock        ; Clock       ; 0.000        ; 0.003      ; 3.334      ;
; 3.071 ; FSM:inst|yfsm.s5  ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 0.000        ; -0.003     ; 3.334      ;
; 3.080 ; latch1:inst1|Q[2] ; ALU:inst3|Neg       ; Clock        ; Clock       ; 0.000        ; 0.003      ; 3.349      ;
; 3.099 ; FSM:inst|yfsm.s4  ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 3.364      ;
+-------+-------------------+---------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clock'                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Clock ; Rise       ; Clock                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU:inst3|Neg          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU:inst3|Neg          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU:inst3|Result[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU:inst3|Result[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU:inst3|Result[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU:inst3|Result[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU:inst3|Result[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU:inst3|Result[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU:inst3|Result[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU:inst3|Result[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU:inst3|Result[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU:inst3|Result[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU:inst3|Result[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU:inst3|Result[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU:inst3|Result[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU:inst3|Result[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU:inst3|Result[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU:inst3|Result[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst|yfsm.s0       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst|yfsm.s0       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst|yfsm.s1       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst|yfsm.s1       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst|yfsm.s2       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst|yfsm.s2       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst|yfsm.s3       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst|yfsm.s3       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst|yfsm.s4       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst|yfsm.s4       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst|yfsm.s5       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst|yfsm.s5       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst|yfsm.s6       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst|yfsm.s6       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst|yfsm.s7       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst|yfsm.s7       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst|yfsm.s8       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst|yfsm.s8       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst1|Q[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst1|Q[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst1|Q[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst1|Q[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst1|Q[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst1|Q[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst1|Q[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst1|Q[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst1|Q[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst1|Q[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst1|Q[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst1|Q[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst1|Q[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst1|Q[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst1|Q[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst1|Q[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst5|Q[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst5|Q[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst5|Q[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst5|Q[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst5|Q[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst5|Q[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst5|Q[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst5|Q[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst5|Q[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst5|Q[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst5|Q[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst5|Q[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst5|Q[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst5|Q[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst5|Q[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst5|Q[7]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|Q[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|Q[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|Q[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|Q[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|Q[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|Q[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|Q[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|Q[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|Q[4]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|Q[4]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|Q[5]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|Q[5]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|Q[6]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|Q[6]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|Q[7]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|Q[7]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst3|Neg|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst3|Neg|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst3|Result[0]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst3|Result[0]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst3|Result[1]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst3|Result[1]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst3|Result[2]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst3|Result[2]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst3|Result[3]|clk    ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; A[*]           ; Clock      ; 3.863 ; 3.863 ; Rise       ; Clock           ;
;  A[0]          ; Clock      ; 3.334 ; 3.334 ; Rise       ; Clock           ;
;  A[1]          ; Clock      ; 3.574 ; 3.574 ; Rise       ; Clock           ;
;  A[2]          ; Clock      ; 3.536 ; 3.536 ; Rise       ; Clock           ;
;  A[3]          ; Clock      ; 3.863 ; 3.863 ; Rise       ; Clock           ;
;  A[4]          ; Clock      ; 3.327 ; 3.327 ; Rise       ; Clock           ;
;  A[5]          ; Clock      ; 3.313 ; 3.313 ; Rise       ; Clock           ;
;  A[6]          ; Clock      ; 3.551 ; 3.551 ; Rise       ; Clock           ;
;  A[7]          ; Clock      ; 3.539 ; 3.539 ; Rise       ; Clock           ;
; B[*]           ; Clock      ; 3.823 ; 3.823 ; Rise       ; Clock           ;
;  B[0]          ; Clock      ; 3.575 ; 3.575 ; Rise       ; Clock           ;
;  B[1]          ; Clock      ; 3.553 ; 3.553 ; Rise       ; Clock           ;
;  B[2]          ; Clock      ; 3.823 ; 3.823 ; Rise       ; Clock           ;
;  B[3]          ; Clock      ; 3.782 ; 3.782 ; Rise       ; Clock           ;
;  B[4]          ; Clock      ; 3.532 ; 3.532 ; Rise       ; Clock           ;
;  B[5]          ; Clock      ; 3.783 ; 3.783 ; Rise       ; Clock           ;
;  B[6]          ; Clock      ; 3.777 ; 3.777 ; Rise       ; Clock           ;
;  B[7]          ; Clock      ; 3.572 ; 3.572 ; Rise       ; Clock           ;
; Enable_Decoder ; Clock      ; 1.906 ; 1.906 ; Rise       ; Clock           ;
; data_in        ; Clock      ; 3.807 ; 3.807 ; Rise       ; Clock           ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; A[*]           ; Clock      ; -3.083 ; -3.083 ; Rise       ; Clock           ;
;  A[0]          ; Clock      ; -3.104 ; -3.104 ; Rise       ; Clock           ;
;  A[1]          ; Clock      ; -3.344 ; -3.344 ; Rise       ; Clock           ;
;  A[2]          ; Clock      ; -3.306 ; -3.306 ; Rise       ; Clock           ;
;  A[3]          ; Clock      ; -3.633 ; -3.633 ; Rise       ; Clock           ;
;  A[4]          ; Clock      ; -3.097 ; -3.097 ; Rise       ; Clock           ;
;  A[5]          ; Clock      ; -3.083 ; -3.083 ; Rise       ; Clock           ;
;  A[6]          ; Clock      ; -3.321 ; -3.321 ; Rise       ; Clock           ;
;  A[7]          ; Clock      ; -3.309 ; -3.309 ; Rise       ; Clock           ;
; B[*]           ; Clock      ; -3.302 ; -3.302 ; Rise       ; Clock           ;
;  B[0]          ; Clock      ; -3.345 ; -3.345 ; Rise       ; Clock           ;
;  B[1]          ; Clock      ; -3.323 ; -3.323 ; Rise       ; Clock           ;
;  B[2]          ; Clock      ; -3.593 ; -3.593 ; Rise       ; Clock           ;
;  B[3]          ; Clock      ; -3.552 ; -3.552 ; Rise       ; Clock           ;
;  B[4]          ; Clock      ; -3.302 ; -3.302 ; Rise       ; Clock           ;
;  B[5]          ; Clock      ; -3.553 ; -3.553 ; Rise       ; Clock           ;
;  B[6]          ; Clock      ; -3.547 ; -3.547 ; Rise       ; Clock           ;
;  B[7]          ; Clock      ; -3.342 ; -3.342 ; Rise       ; Clock           ;
; Enable_Decoder ; Clock      ; -0.070 ; -0.070 ; Rise       ; Clock           ;
; data_in        ; Clock      ; -3.568 ; -3.568 ; Rise       ; Clock           ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; R_first_four[*]  ; Clock      ; 7.729 ; 7.729 ; Rise       ; Clock           ;
;  R_first_four[0] ; Clock      ; 7.558 ; 7.558 ; Rise       ; Clock           ;
;  R_first_four[1] ; Clock      ; 7.424 ; 7.424 ; Rise       ; Clock           ;
;  R_first_four[2] ; Clock      ; 7.724 ; 7.724 ; Rise       ; Clock           ;
;  R_first_four[3] ; Clock      ; 7.561 ; 7.561 ; Rise       ; Clock           ;
;  R_first_four[4] ; Clock      ; 7.440 ; 7.440 ; Rise       ; Clock           ;
;  R_first_four[5] ; Clock      ; 7.607 ; 7.607 ; Rise       ; Clock           ;
;  R_first_four[6] ; Clock      ; 7.729 ; 7.729 ; Rise       ; Clock           ;
; R_last_four[*]   ; Clock      ; 7.821 ; 7.821 ; Rise       ; Clock           ;
;  R_last_four[0]  ; Clock      ; 7.546 ; 7.546 ; Rise       ; Clock           ;
;  R_last_four[1]  ; Clock      ; 7.782 ; 7.782 ; Rise       ; Clock           ;
;  R_last_four[2]  ; Clock      ; 7.537 ; 7.537 ; Rise       ; Clock           ;
;  R_last_four[3]  ; Clock      ; 7.821 ; 7.821 ; Rise       ; Clock           ;
;  R_last_four[4]  ; Clock      ; 7.780 ; 7.780 ; Rise       ; Clock           ;
;  R_last_four[5]  ; Clock      ; 7.786 ; 7.786 ; Rise       ; Clock           ;
;  R_last_four[6]  ; Clock      ; 7.534 ; 7.534 ; Rise       ; Clock           ;
; Sign[*]          ; Clock      ; 6.272 ; 6.272 ; Rise       ; Clock           ;
;  Sign[6]         ; Clock      ; 6.272 ; 6.272 ; Rise       ; Clock           ;
; student_id[*]    ; Clock      ; 7.964 ; 7.964 ; Rise       ; Clock           ;
;  student_id[0]   ; Clock      ; 7.549 ; 7.549 ; Rise       ; Clock           ;
;  student_id[1]   ; Clock      ; 7.944 ; 7.944 ; Rise       ; Clock           ;
;  student_id[3]   ; Clock      ; 7.964 ; 7.964 ; Rise       ; Clock           ;
;  student_id[4]   ; Clock      ; 7.947 ; 7.947 ; Rise       ; Clock           ;
;  student_id[5]   ; Clock      ; 7.540 ; 7.540 ; Rise       ; Clock           ;
;  student_id[6]   ; Clock      ; 7.505 ; 7.505 ; Rise       ; Clock           ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; R_first_four[*]  ; Clock      ; 7.095 ; 7.095 ; Rise       ; Clock           ;
;  R_first_four[0] ; Clock      ; 7.250 ; 7.250 ; Rise       ; Clock           ;
;  R_first_four[1] ; Clock      ; 7.095 ; 7.095 ; Rise       ; Clock           ;
;  R_first_four[2] ; Clock      ; 7.395 ; 7.395 ; Rise       ; Clock           ;
;  R_first_four[3] ; Clock      ; 7.233 ; 7.233 ; Rise       ; Clock           ;
;  R_first_four[4] ; Clock      ; 7.141 ; 7.141 ; Rise       ; Clock           ;
;  R_first_four[5] ; Clock      ; 7.276 ; 7.276 ; Rise       ; Clock           ;
;  R_first_four[6] ; Clock      ; 7.399 ; 7.399 ; Rise       ; Clock           ;
; R_last_four[*]   ; Clock      ; 7.146 ; 7.146 ; Rise       ; Clock           ;
;  R_last_four[0]  ; Clock      ; 7.158 ; 7.158 ; Rise       ; Clock           ;
;  R_last_four[1]  ; Clock      ; 7.390 ; 7.390 ; Rise       ; Clock           ;
;  R_last_four[2]  ; Clock      ; 7.146 ; 7.146 ; Rise       ; Clock           ;
;  R_last_four[3]  ; Clock      ; 7.435 ; 7.435 ; Rise       ; Clock           ;
;  R_last_four[4]  ; Clock      ; 7.397 ; 7.397 ; Rise       ; Clock           ;
;  R_last_four[5]  ; Clock      ; 7.406 ; 7.406 ; Rise       ; Clock           ;
;  R_last_four[6]  ; Clock      ; 7.149 ; 7.149 ; Rise       ; Clock           ;
; Sign[*]          ; Clock      ; 6.272 ; 6.272 ; Rise       ; Clock           ;
;  Sign[6]         ; Clock      ; 6.272 ; 6.272 ; Rise       ; Clock           ;
; student_id[*]    ; Clock      ; 6.962 ; 6.962 ; Rise       ; Clock           ;
;  student_id[0]   ; Clock      ; 6.988 ; 6.988 ; Rise       ; Clock           ;
;  student_id[1]   ; Clock      ; 6.963 ; 6.963 ; Rise       ; Clock           ;
;  student_id[3]   ; Clock      ; 6.987 ; 6.987 ; Rise       ; Clock           ;
;  student_id[4]   ; Clock      ; 6.962 ; 6.962 ; Rise       ; Clock           ;
;  student_id[5]   ; Clock      ; 6.979 ; 6.979 ; Rise       ; Clock           ;
;  student_id[6]   ; Clock      ; 6.977 ; 6.977 ; Rise       ; Clock           ;
+------------------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; Clock ; -1.527 ; -10.670       ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clock ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; Clock ; -1.380 ; -35.380               ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Clock'                                                                                              ;
+--------+-------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -1.527 ; latch1:inst5|Q[1] ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.558      ;
; -1.510 ; latch1:inst1|Q[0] ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.541      ;
; -1.477 ; latch1:inst5|Q[0] ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.508      ;
; -1.431 ; latch1:inst1|Q[1] ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.462      ;
; -1.341 ; latch1:inst1|Q[0] ; ALU:inst3|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.002      ; 2.375      ;
; -1.311 ; latch1:inst5|Q[2] ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.342      ;
; -1.308 ; latch1:inst5|Q[0] ; ALU:inst3|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.002      ; 2.342      ;
; -1.303 ; latch1:inst5|Q[1] ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.002      ; 2.337      ;
; -1.287 ; latch1:inst1|Q[2] ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.318      ;
; -1.286 ; latch1:inst1|Q[0] ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.002      ; 2.320      ;
; -1.285 ; latch1:inst5|Q[1] ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.002      ; 2.319      ;
; -1.276 ; latch1:inst5|Q[1] ; ALU:inst3|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.002      ; 2.310      ;
; -1.268 ; latch1:inst1|Q[0] ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.002      ; 2.302      ;
; -1.263 ; latch1:inst5|Q[1] ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 1.000        ; 0.002      ; 2.297      ;
; -1.253 ; latch1:inst5|Q[0] ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.002      ; 2.287      ;
; -1.246 ; latch1:inst1|Q[0] ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 1.000        ; 0.002      ; 2.280      ;
; -1.235 ; latch1:inst5|Q[0] ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.002      ; 2.269      ;
; -1.213 ; latch1:inst5|Q[0] ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 1.000        ; 0.002      ; 2.247      ;
; -1.207 ; latch1:inst1|Q[1] ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.002      ; 2.241      ;
; -1.189 ; latch1:inst1|Q[1] ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.002      ; 2.223      ;
; -1.187 ; FSM:inst|yfsm.s3  ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.004     ; 2.215      ;
; -1.182 ; latch1:inst1|Q[1] ; ALU:inst3|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.002      ; 2.216      ;
; -1.180 ; FSM:inst|yfsm.s5  ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.004     ; 2.208      ;
; -1.167 ; latch1:inst1|Q[1] ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 1.000        ; 0.002      ; 2.201      ;
; -1.163 ; latch1:inst5|Q[1] ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.002      ; 2.197      ;
; -1.162 ; latch1:inst5|Q[1] ; ALU:inst3|Result[1] ; Clock        ; Clock       ; 1.000        ; 0.002      ; 2.196      ;
; -1.159 ; latch1:inst5|Q[2] ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.002      ; 2.193      ;
; -1.141 ; latch1:inst5|Q[2] ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.002      ; 2.175      ;
; -1.133 ; latch1:inst1|Q[2] ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.002      ; 2.167      ;
; -1.115 ; latch1:inst1|Q[3] ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.002      ; 2.149      ;
; -1.115 ; latch1:inst1|Q[2] ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.002      ; 2.149      ;
; -1.114 ; latch1:inst1|Q[3] ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.145      ;
; -1.114 ; FSM:inst|yfsm.s1  ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.004     ; 2.142      ;
; -1.103 ; latch1:inst5|Q[3] ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.134      ;
; -1.102 ; latch1:inst5|Q[3] ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.002      ; 2.136      ;
; -1.102 ; latch1:inst5|Q[2] ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 1.000        ; 0.002      ; 2.136      ;
; -1.097 ; latch1:inst1|Q[3] ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.002      ; 2.131      ;
; -1.092 ; latch1:inst1|Q[0] ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.002      ; 2.126      ;
; -1.091 ; latch1:inst1|Q[0] ; ALU:inst3|Result[1] ; Clock        ; Clock       ; 1.000        ; 0.002      ; 2.125      ;
; -1.084 ; latch1:inst5|Q[3] ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.002      ; 2.118      ;
; -1.084 ; latch1:inst5|Q[4] ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.002      ; 2.118      ;
; -1.083 ; latch1:inst5|Q[4] ; ALU:inst3|Result[1] ; Clock        ; Clock       ; 1.000        ; 0.002      ; 2.117      ;
; -1.083 ; latch1:inst5|Q[4] ; ALU:inst3|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.002      ; 2.117      ;
; -1.079 ; latch1:inst5|Q[0] ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.002      ; 2.113      ;
; -1.078 ; latch1:inst5|Q[0] ; ALU:inst3|Result[1] ; Clock        ; Clock       ; 1.000        ; 0.002      ; 2.112      ;
; -1.076 ; latch1:inst1|Q[2] ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 1.000        ; 0.002      ; 2.110      ;
; -1.071 ; latch1:inst1|Q[4] ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.002      ; 2.105      ;
; -1.067 ; FSM:inst|yfsm.s4  ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.004     ; 2.095      ;
; -1.060 ; FSM:inst|yfsm.s2  ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.091      ;
; -1.059 ; FSM:inst|yfsm.s2  ; ALU:inst3|Result[1] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.090      ;
; -1.059 ; FSM:inst|yfsm.s2  ; ALU:inst3|Result[3] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.090      ;
; -1.054 ; latch1:inst5|Q[2] ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.002      ; 2.088      ;
; -1.053 ; latch1:inst5|Q[2] ; ALU:inst3|Result[1] ; Clock        ; Clock       ; 1.000        ; 0.002      ; 2.087      ;
; -1.053 ; latch1:inst5|Q[2] ; ALU:inst3|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.002      ; 2.087      ;
; -1.045 ; latch1:inst5|Q[4] ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.002      ; 2.079      ;
; -1.041 ; latch1:inst1|Q[1] ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.002      ; 2.075      ;
; -1.040 ; latch1:inst1|Q[1] ; ALU:inst3|Result[1] ; Clock        ; Clock       ; 1.000        ; 0.002      ; 2.074      ;
; -1.035 ; latch1:inst1|Q[3] ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.002      ; 2.069      ;
; -1.034 ; latch1:inst1|Q[3] ; ALU:inst3|Result[1] ; Clock        ; Clock       ; 1.000        ; 0.002      ; 2.068      ;
; -1.034 ; latch1:inst1|Q[3] ; ALU:inst3|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.002      ; 2.068      ;
; -1.030 ; latch1:inst5|Q[3] ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.002      ; 2.064      ;
; -1.029 ; latch1:inst5|Q[3] ; ALU:inst3|Result[1] ; Clock        ; Clock       ; 1.000        ; 0.002      ; 2.063      ;
; -1.029 ; latch1:inst5|Q[3] ; ALU:inst3|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.002      ; 2.063      ;
; -1.029 ; latch1:inst5|Q[4] ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 1.000        ; 0.002      ; 2.063      ;
; -1.024 ; latch1:inst5|Q[4] ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.002      ; 2.058      ;
; -1.019 ; latch1:inst1|Q[2] ; ALU:inst3|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.002      ; 2.053      ;
; -1.015 ; FSM:inst|yfsm.s5  ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.046      ;
; -1.005 ; latch1:inst1|Q[4] ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.002      ; 2.039      ;
; -1.005 ; FSM:inst|yfsm.s2  ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.036      ;
; -1.004 ; latch1:inst1|Q[4] ; ALU:inst3|Result[1] ; Clock        ; Clock       ; 1.000        ; 0.002      ; 2.038      ;
; -1.004 ; latch1:inst1|Q[4] ; ALU:inst3|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.002      ; 2.038      ;
; -1.000 ; FSM:inst|yfsm.s2  ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.031      ;
; -0.985 ; latch1:inst1|Q[4] ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.002      ; 2.019      ;
; -0.980 ; latch1:inst1|Q[3] ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 1.000        ; 0.002      ; 2.014      ;
; -0.975 ; latch1:inst5|Q[3] ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 1.000        ; 0.002      ; 2.009      ;
; -0.971 ; FSM:inst|yfsm.s5  ; ALU:inst3|Result[3] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.002      ;
; -0.967 ; FSM:inst|yfsm.s2  ; ALU:inst3|Result[0] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.998      ;
; -0.960 ; latch1:inst1|Q[2] ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.002      ; 1.994      ;
; -0.959 ; latch1:inst1|Q[2] ; ALU:inst3|Result[1] ; Clock        ; Clock       ; 1.000        ; 0.002      ; 1.993      ;
; -0.956 ; latch1:inst1|Q[6] ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.002      ; 1.990      ;
; -0.955 ; latch1:inst1|Q[6] ; ALU:inst3|Result[1] ; Clock        ; Clock       ; 1.000        ; 0.002      ; 1.989      ;
; -0.955 ; latch1:inst1|Q[6] ; ALU:inst3|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.002      ; 1.989      ;
; -0.950 ; latch1:inst1|Q[4] ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 1.000        ; 0.002      ; 1.984      ;
; -0.949 ; FSM:inst|yfsm.s2  ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.980      ;
; -0.946 ; FSM:inst|yfsm.s3  ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.977      ;
; -0.934 ; FSM:inst|yfsm.s1  ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.965      ;
; -0.933 ; FSM:inst|yfsm.s1  ; ALU:inst3|Result[1] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.964      ;
; -0.933 ; FSM:inst|yfsm.s1  ; ALU:inst3|Result[3] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.964      ;
; -0.927 ; FSM:inst|yfsm.s5  ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.958      ;
; -0.922 ; latch1:inst5|Q[5] ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.002      ; 1.956      ;
; -0.912 ; latch1:inst1|Q[5] ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.002      ; 1.946      ;
; -0.902 ; FSM:inst|yfsm.s4  ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.933      ;
; -0.901 ; latch1:inst1|Q[6] ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 1.000        ; 0.002      ; 1.935      ;
; -0.896 ; latch1:inst1|Q[6] ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.002      ; 1.930      ;
; -0.895 ; FSM:inst|yfsm.s3  ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.926      ;
; -0.887 ; FSM:inst|yfsm.s5  ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.918      ;
; -0.880 ; FSM:inst|yfsm.s5  ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.911      ;
; -0.879 ; FSM:inst|yfsm.s1  ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.910      ;
; -0.877 ; FSM:inst|yfsm.s3  ; ALU:inst3|Result[0] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.908      ;
; -0.874 ; FSM:inst|yfsm.s1  ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.905      ;
+--------+-------------------+---------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Clock'                                                                                              ;
+-------+-------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; ALU:inst3|Neg     ; ALU:inst3|Neg       ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.265 ; FSM:inst|yfsm.s8  ; FSM:inst|yfsm.s0    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.417      ;
; 0.353 ; FSM:inst|yfsm.s7  ; FSM:inst|yfsm.s8    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.505      ;
; 0.435 ; FSM:inst|yfsm.s2  ; FSM:inst|yfsm.s3    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.587      ;
; 0.440 ; FSM:inst|yfsm.s5  ; FSM:inst|yfsm.s6    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.592      ;
; 0.451 ; FSM:inst|yfsm.s6  ; FSM:inst|yfsm.s7    ; Clock        ; Clock       ; 0.000        ; 0.001      ; 0.604      ;
; 0.457 ; FSM:inst|yfsm.s0  ; FSM:inst|yfsm.s1    ; Clock        ; Clock       ; 0.000        ; -0.001     ; 0.608      ;
; 0.482 ; latch1:inst5|Q[1] ; ALU:inst3|Result[1] ; Clock        ; Clock       ; 0.000        ; 0.002      ; 0.636      ;
; 0.493 ; latch1:inst5|Q[3] ; ALU:inst3|Result[3] ; Clock        ; Clock       ; 0.000        ; 0.002      ; 0.647      ;
; 0.514 ; FSM:inst|yfsm.s4  ; FSM:inst|yfsm.s5    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.666      ;
; 0.526 ; FSM:inst|yfsm.s8  ; ALU:inst3|Neg       ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.678      ;
; 0.534 ; latch1:inst5|Q[4] ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 0.685      ;
; 0.540 ; FSM:inst|yfsm.s3  ; FSM:inst|yfsm.s4    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.692      ;
; 0.545 ; FSM:inst|yfsm.s1  ; FSM:inst|yfsm.s2    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.697      ;
; 0.546 ; FSM:inst|yfsm.s8  ; ALU:inst3|Result[0] ; Clock        ; Clock       ; 0.000        ; -0.002     ; 0.696      ;
; 0.575 ; latch1:inst1|Q[3] ; ALU:inst3|Result[3] ; Clock        ; Clock       ; 0.000        ; 0.002      ; 0.729      ;
; 0.578 ; latch1:inst1|Q[4] ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 0.729      ;
; 0.603 ; FSM:inst|yfsm.s5  ; ALU:inst3|Neg       ; Clock        ; Clock       ; 0.000        ; 0.001      ; 0.756      ;
; 0.649 ; FSM:inst|yfsm.s3  ; ALU:inst3|Neg       ; Clock        ; Clock       ; 0.000        ; 0.001      ; 0.802      ;
; 0.658 ; latch1:inst1|Q[7] ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 0.000        ; 0.003      ; 0.813      ;
; 0.664 ; FSM:inst|yfsm.s8  ; ALU:inst3|Result[1] ; Clock        ; Clock       ; 0.000        ; -0.002     ; 0.814      ;
; 0.665 ; FSM:inst|yfsm.s8  ; ALU:inst3|Result[3] ; Clock        ; Clock       ; 0.000        ; -0.002     ; 0.815      ;
; 0.674 ; latch1:inst1|Q[6] ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 0.000        ; 0.002      ; 0.828      ;
; 0.675 ; FSM:inst|yfsm.s7  ; ALU:inst3|Result[1] ; Clock        ; Clock       ; 0.000        ; -0.002     ; 0.825      ;
; 0.675 ; FSM:inst|yfsm.s7  ; ALU:inst3|Result[3] ; Clock        ; Clock       ; 0.000        ; -0.002     ; 0.825      ;
; 0.698 ; FSM:inst|yfsm.s5  ; ALU:inst3|Result[0] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 0.849      ;
; 0.702 ; latch1:inst5|Q[7] ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 0.000        ; 0.002      ; 0.856      ;
; 0.729 ; FSM:inst|yfsm.s6  ; ALU:inst3|Result[0] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 0.880      ;
; 0.734 ; FSM:inst|yfsm.s6  ; ALU:inst3|Neg       ; Clock        ; Clock       ; 0.000        ; 0.001      ; 0.887      ;
; 0.739 ; FSM:inst|yfsm.s4  ; ALU:inst3|Neg       ; Clock        ; Clock       ; 0.000        ; 0.001      ; 0.892      ;
; 0.748 ; latch1:inst1|Q[2] ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 0.000        ; 0.002      ; 0.902      ;
; 0.781 ; FSM:inst|yfsm.s8  ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 0.000        ; -0.005     ; 0.928      ;
; 0.788 ; latch1:inst5|Q[6] ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 0.000        ; 0.002      ; 0.942      ;
; 0.804 ; FSM:inst|yfsm.s7  ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 0.000        ; -0.002     ; 0.954      ;
; 0.808 ; FSM:inst|yfsm.s7  ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 0.000        ; -0.002     ; 0.958      ;
; 0.810 ; latch1:inst5|Q[5] ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 0.000        ; 0.002      ; 0.964      ;
; 0.822 ; latch1:inst1|Q[5] ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 0.000        ; 0.002      ; 0.976      ;
; 0.829 ; FSM:inst|yfsm.s8  ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 0.000        ; -0.002     ; 0.979      ;
; 0.835 ; latch1:inst5|Q[0] ; ALU:inst3|Result[0] ; Clock        ; Clock       ; 0.000        ; 0.002      ; 0.989      ;
; 0.836 ; FSM:inst|yfsm.s3  ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 0.987      ;
; 0.845 ; FSM:inst|yfsm.s7  ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 0.000        ; -0.005     ; 0.992      ;
; 0.847 ; latch1:inst1|Q[0] ; ALU:inst3|Result[0] ; Clock        ; Clock       ; 0.000        ; 0.002      ; 1.001      ;
; 0.872 ; FSM:inst|yfsm.s1  ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.023      ;
; 0.873 ; FSM:inst|yfsm.s3  ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.024      ;
; 0.875 ; FSM:inst|yfsm.s7  ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 0.000        ; -0.002     ; 1.025      ;
; 0.876 ; FSM:inst|yfsm.s3  ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.027      ;
; 0.877 ; latch1:inst5|Q[2] ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 0.000        ; 0.002      ; 1.031      ;
; 0.878 ; FSM:inst|yfsm.s3  ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.029      ;
; 0.909 ; FSM:inst|yfsm.s1  ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.060      ;
; 0.912 ; FSM:inst|yfsm.s1  ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.063      ;
; 0.914 ; FSM:inst|yfsm.s1  ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.065      ;
; 0.918 ; FSM:inst|yfsm.s8  ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 0.000        ; -0.002     ; 1.068      ;
; 0.923 ; FSM:inst|yfsm.s8  ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 0.000        ; -0.002     ; 1.073      ;
; 0.924 ; latch1:inst5|Q[7] ; ALU:inst3|Neg       ; Clock        ; Clock       ; 0.000        ; 0.004      ; 1.080      ;
; 0.940 ; FSM:inst|yfsm.s3  ; ALU:inst3|Result[1] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.091      ;
; 0.958 ; FSM:inst|yfsm.s4  ; ALU:inst3|Result[0] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.109      ;
; 0.974 ; latch1:inst1|Q[7] ; ALU:inst3|Neg       ; Clock        ; Clock       ; 0.000        ; 0.005      ; 1.131      ;
; 0.976 ; FSM:inst|yfsm.s1  ; ALU:inst3|Result[1] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.127      ;
; 1.005 ; latch1:inst1|Q[1] ; ALU:inst3|Result[1] ; Clock        ; Clock       ; 0.000        ; 0.002      ; 1.159      ;
; 1.012 ; FSM:inst|yfsm.s8  ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 0.000        ; -0.002     ; 1.162      ;
; 1.039 ; FSM:inst|yfsm.s3  ; ALU:inst3|Result[3] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.190      ;
; 1.046 ; FSM:inst|yfsm.s7  ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 0.000        ; -0.002     ; 1.196      ;
; 1.075 ; FSM:inst|yfsm.s1  ; ALU:inst3|Result[3] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.226      ;
; 1.085 ; latch1:inst5|Q[7] ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 0.000        ; 0.002      ; 1.239      ;
; 1.100 ; FSM:inst|yfsm.s2  ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.251      ;
; 1.135 ; latch1:inst1|Q[7] ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 0.000        ; 0.003      ; 1.290      ;
; 1.137 ; FSM:inst|yfsm.s2  ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.288      ;
; 1.140 ; FSM:inst|yfsm.s2  ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.291      ;
; 1.142 ; FSM:inst|yfsm.s2  ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.293      ;
; 1.156 ; latch1:inst5|Q[7] ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 0.000        ; 0.002      ; 1.310      ;
; 1.161 ; FSM:inst|yfsm.s3  ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 0.000        ; -0.004     ; 1.309      ;
; 1.175 ; FSM:inst|yfsm.s6  ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.326      ;
; 1.176 ; latch1:inst5|Q[7] ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 0.000        ; 0.002      ; 1.330      ;
; 1.185 ; latch1:inst5|Q[6] ; ALU:inst3|Neg       ; Clock        ; Clock       ; 0.000        ; 0.004      ; 1.341      ;
; 1.195 ; latch1:inst5|Q[7] ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.346      ;
; 1.197 ; FSM:inst|yfsm.s1  ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 0.000        ; -0.004     ; 1.345      ;
; 1.204 ; FSM:inst|yfsm.s2  ; ALU:inst3|Result[1] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.355      ;
; 1.206 ; latch1:inst1|Q[7] ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 0.000        ; 0.003      ; 1.361      ;
; 1.212 ; FSM:inst|yfsm.s6  ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.363      ;
; 1.215 ; FSM:inst|yfsm.s6  ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.366      ;
; 1.217 ; FSM:inst|yfsm.s6  ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.368      ;
; 1.226 ; latch1:inst1|Q[7] ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 0.000        ; 0.003      ; 1.381      ;
; 1.226 ; latch1:inst5|Q[5] ; ALU:inst3|Neg       ; Clock        ; Clock       ; 0.000        ; 0.004      ; 1.382      ;
; 1.233 ; latch1:inst1|Q[5] ; ALU:inst3|Neg       ; Clock        ; Clock       ; 0.000        ; 0.004      ; 1.389      ;
; 1.245 ; latch1:inst1|Q[7] ; ALU:inst3|Result[4] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.397      ;
; 1.247 ; FSM:inst|yfsm.s5  ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.398      ;
; 1.257 ; FSM:inst|yfsm.s4  ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.408      ;
; 1.269 ; FSM:inst|yfsm.s7  ; ALU:inst3|Neg       ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.421      ;
; 1.279 ; FSM:inst|yfsm.s6  ; ALU:inst3|Result[1] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.430      ;
; 1.303 ; FSM:inst|yfsm.s2  ; ALU:inst3|Result[3] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.454      ;
; 1.318 ; FSM:inst|yfsm.s5  ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.469      ;
; 1.318 ; FSM:inst|yfsm.s5  ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.469      ;
; 1.328 ; FSM:inst|yfsm.s4  ; ALU:inst3|Result[7] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.479      ;
; 1.328 ; FSM:inst|yfsm.s4  ; ALU:inst3|Result[6] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.479      ;
; 1.332 ; latch1:inst1|Q[6] ; ALU:inst3|Neg       ; Clock        ; Clock       ; 0.000        ; 0.004      ; 1.488      ;
; 1.335 ; FSM:inst|yfsm.s1  ; ALU:inst3|Neg       ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.488      ;
; 1.336 ; latch1:inst1|Q[2] ; ALU:inst3|Neg       ; Clock        ; Clock       ; 0.000        ; 0.004      ; 1.492      ;
; 1.338 ; FSM:inst|yfsm.s5  ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.489      ;
; 1.346 ; latch1:inst5|Q[6] ; ALU:inst3|Result[5] ; Clock        ; Clock       ; 0.000        ; 0.002      ; 1.500      ;
; 1.348 ; FSM:inst|yfsm.s4  ; ALU:inst3|Result[2] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.499      ;
+-------+-------------------+---------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clock'                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Clock ; Rise       ; Clock                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU:inst3|Neg          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU:inst3|Neg          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU:inst3|Result[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU:inst3|Result[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU:inst3|Result[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU:inst3|Result[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU:inst3|Result[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU:inst3|Result[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU:inst3|Result[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU:inst3|Result[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU:inst3|Result[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU:inst3|Result[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU:inst3|Result[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU:inst3|Result[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU:inst3|Result[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU:inst3|Result[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU:inst3|Result[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU:inst3|Result[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst|yfsm.s0       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst|yfsm.s0       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst|yfsm.s1       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst|yfsm.s1       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst|yfsm.s2       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst|yfsm.s2       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst|yfsm.s3       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst|yfsm.s3       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst|yfsm.s4       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst|yfsm.s4       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst|yfsm.s5       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst|yfsm.s5       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst|yfsm.s6       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst|yfsm.s6       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst|yfsm.s7       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst|yfsm.s7       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; FSM:inst|yfsm.s8       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; FSM:inst|yfsm.s8       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst1|Q[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst1|Q[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst1|Q[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst1|Q[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst1|Q[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst1|Q[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst1|Q[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst1|Q[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst1|Q[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst1|Q[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst1|Q[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst1|Q[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst1|Q[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst1|Q[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst1|Q[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst1|Q[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst5|Q[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst5|Q[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst5|Q[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst5|Q[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst5|Q[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst5|Q[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst5|Q[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst5|Q[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst5|Q[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst5|Q[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst5|Q[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst5|Q[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst5|Q[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst5|Q[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst5|Q[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst5|Q[7]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|Q[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|Q[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|Q[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|Q[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|Q[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|Q[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|Q[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|Q[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|Q[4]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|Q[4]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|Q[5]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|Q[5]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|Q[6]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|Q[6]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|Q[7]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|Q[7]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst3|Neg|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst3|Neg|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst3|Result[0]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst3|Result[0]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst3|Result[1]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst3|Result[1]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst3|Result[2]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst3|Result[2]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst3|Result[3]|clk    ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; A[*]           ; Clock      ; 2.070 ; 2.070 ; Rise       ; Clock           ;
;  A[0]          ; Clock      ; 1.820 ; 1.820 ; Rise       ; Clock           ;
;  A[1]          ; Clock      ; 1.936 ; 1.936 ; Rise       ; Clock           ;
;  A[2]          ; Clock      ; 1.908 ; 1.908 ; Rise       ; Clock           ;
;  A[3]          ; Clock      ; 2.070 ; 2.070 ; Rise       ; Clock           ;
;  A[4]          ; Clock      ; 1.812 ; 1.812 ; Rise       ; Clock           ;
;  A[5]          ; Clock      ; 1.809 ; 1.809 ; Rise       ; Clock           ;
;  A[6]          ; Clock      ; 1.919 ; 1.919 ; Rise       ; Clock           ;
;  A[7]          ; Clock      ; 1.908 ; 1.908 ; Rise       ; Clock           ;
; B[*]           ; Clock      ; 2.046 ; 2.046 ; Rise       ; Clock           ;
;  B[0]          ; Clock      ; 1.937 ; 1.937 ; Rise       ; Clock           ;
;  B[1]          ; Clock      ; 1.918 ; 1.918 ; Rise       ; Clock           ;
;  B[2]          ; Clock      ; 2.046 ; 2.046 ; Rise       ; Clock           ;
;  B[3]          ; Clock      ; 2.017 ; 2.017 ; Rise       ; Clock           ;
;  B[4]          ; Clock      ; 1.906 ; 1.906 ; Rise       ; Clock           ;
;  B[5]          ; Clock      ; 2.031 ; 2.031 ; Rise       ; Clock           ;
;  B[6]          ; Clock      ; 2.014 ; 2.014 ; Rise       ; Clock           ;
;  B[7]          ; Clock      ; 1.934 ; 1.934 ; Rise       ; Clock           ;
; Enable_Decoder ; Clock      ; 0.523 ; 0.523 ; Rise       ; Clock           ;
; data_in        ; Clock      ; 2.087 ; 2.087 ; Rise       ; Clock           ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; A[*]           ; Clock      ; -1.689 ; -1.689 ; Rise       ; Clock           ;
;  A[0]          ; Clock      ; -1.700 ; -1.700 ; Rise       ; Clock           ;
;  A[1]          ; Clock      ; -1.816 ; -1.816 ; Rise       ; Clock           ;
;  A[2]          ; Clock      ; -1.788 ; -1.788 ; Rise       ; Clock           ;
;  A[3]          ; Clock      ; -1.950 ; -1.950 ; Rise       ; Clock           ;
;  A[4]          ; Clock      ; -1.692 ; -1.692 ; Rise       ; Clock           ;
;  A[5]          ; Clock      ; -1.689 ; -1.689 ; Rise       ; Clock           ;
;  A[6]          ; Clock      ; -1.799 ; -1.799 ; Rise       ; Clock           ;
;  A[7]          ; Clock      ; -1.788 ; -1.788 ; Rise       ; Clock           ;
; B[*]           ; Clock      ; -1.786 ; -1.786 ; Rise       ; Clock           ;
;  B[0]          ; Clock      ; -1.817 ; -1.817 ; Rise       ; Clock           ;
;  B[1]          ; Clock      ; -1.798 ; -1.798 ; Rise       ; Clock           ;
;  B[2]          ; Clock      ; -1.926 ; -1.926 ; Rise       ; Clock           ;
;  B[3]          ; Clock      ; -1.897 ; -1.897 ; Rise       ; Clock           ;
;  B[4]          ; Clock      ; -1.786 ; -1.786 ; Rise       ; Clock           ;
;  B[5]          ; Clock      ; -1.911 ; -1.911 ; Rise       ; Clock           ;
;  B[6]          ; Clock      ; -1.894 ; -1.894 ; Rise       ; Clock           ;
;  B[7]          ; Clock      ; -1.814 ; -1.814 ; Rise       ; Clock           ;
; Enable_Decoder ; Clock      ; 0.205  ; 0.205  ; Rise       ; Clock           ;
; data_in        ; Clock      ; -1.962 ; -1.962 ; Rise       ; Clock           ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; R_first_four[*]  ; Clock      ; 4.203 ; 4.203 ; Rise       ; Clock           ;
;  R_first_four[0] ; Clock      ; 4.105 ; 4.105 ; Rise       ; Clock           ;
;  R_first_four[1] ; Clock      ; 4.057 ; 4.057 ; Rise       ; Clock           ;
;  R_first_four[2] ; Clock      ; 4.203 ; 4.203 ; Rise       ; Clock           ;
;  R_first_four[3] ; Clock      ; 4.155 ; 4.155 ; Rise       ; Clock           ;
;  R_first_four[4] ; Clock      ; 4.083 ; 4.083 ; Rise       ; Clock           ;
;  R_first_four[5] ; Clock      ; 4.182 ; 4.182 ; Rise       ; Clock           ;
;  R_first_four[6] ; Clock      ; 4.187 ; 4.187 ; Rise       ; Clock           ;
; R_last_four[*]   ; Clock      ; 4.294 ; 4.294 ; Rise       ; Clock           ;
;  R_last_four[0]  ; Clock      ; 4.168 ; 4.168 ; Rise       ; Clock           ;
;  R_last_four[1]  ; Clock      ; 4.269 ; 4.269 ; Rise       ; Clock           ;
;  R_last_four[2]  ; Clock      ; 4.158 ; 4.158 ; Rise       ; Clock           ;
;  R_last_four[3]  ; Clock      ; 4.294 ; 4.294 ; Rise       ; Clock           ;
;  R_last_four[4]  ; Clock      ; 4.272 ; 4.272 ; Rise       ; Clock           ;
;  R_last_four[5]  ; Clock      ; 4.276 ; 4.276 ; Rise       ; Clock           ;
;  R_last_four[6]  ; Clock      ; 4.157 ; 4.157 ; Rise       ; Clock           ;
; Sign[*]          ; Clock      ; 3.556 ; 3.556 ; Rise       ; Clock           ;
;  Sign[6]         ; Clock      ; 3.556 ; 3.556 ; Rise       ; Clock           ;
; student_id[*]    ; Clock      ; 4.359 ; 4.359 ; Rise       ; Clock           ;
;  student_id[0]   ; Clock      ; 4.188 ; 4.188 ; Rise       ; Clock           ;
;  student_id[1]   ; Clock      ; 4.339 ; 4.339 ; Rise       ; Clock           ;
;  student_id[3]   ; Clock      ; 4.359 ; 4.359 ; Rise       ; Clock           ;
;  student_id[4]   ; Clock      ; 4.342 ; 4.342 ; Rise       ; Clock           ;
;  student_id[5]   ; Clock      ; 4.177 ; 4.177 ; Rise       ; Clock           ;
;  student_id[6]   ; Clock      ; 4.175 ; 4.175 ; Rise       ; Clock           ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; R_first_four[*]  ; Clock      ; 3.919 ; 3.919 ; Rise       ; Clock           ;
;  R_first_four[0] ; Clock      ; 3.968 ; 3.968 ; Rise       ; Clock           ;
;  R_first_four[1] ; Clock      ; 3.919 ; 3.919 ; Rise       ; Clock           ;
;  R_first_four[2] ; Clock      ; 4.058 ; 4.058 ; Rise       ; Clock           ;
;  R_first_four[3] ; Clock      ; 4.017 ; 4.017 ; Rise       ; Clock           ;
;  R_first_four[4] ; Clock      ; 3.944 ; 3.944 ; Rise       ; Clock           ;
;  R_first_four[5] ; Clock      ; 4.043 ; 4.043 ; Rise       ; Clock           ;
;  R_first_four[6] ; Clock      ; 4.049 ; 4.049 ; Rise       ; Clock           ;
; R_last_four[*]   ; Clock      ; 3.984 ; 3.984 ; Rise       ; Clock           ;
;  R_last_four[0]  ; Clock      ; 3.999 ; 3.999 ; Rise       ; Clock           ;
;  R_last_four[1]  ; Clock      ; 4.096 ; 4.096 ; Rise       ; Clock           ;
;  R_last_four[2]  ; Clock      ; 3.984 ; 3.984 ; Rise       ; Clock           ;
;  R_last_four[3]  ; Clock      ; 4.124 ; 4.124 ; Rise       ; Clock           ;
;  R_last_four[4]  ; Clock      ; 4.111 ; 4.111 ; Rise       ; Clock           ;
;  R_last_four[5]  ; Clock      ; 4.113 ; 4.113 ; Rise       ; Clock           ;
;  R_last_four[6]  ; Clock      ; 3.988 ; 3.988 ; Rise       ; Clock           ;
; Sign[*]          ; Clock      ; 3.556 ; 3.556 ; Rise       ; Clock           ;
;  Sign[6]         ; Clock      ; 3.556 ; 3.556 ; Rise       ; Clock           ;
; student_id[*]    ; Clock      ; 3.909 ; 3.909 ; Rise       ; Clock           ;
;  student_id[0]   ; Clock      ; 3.933 ; 3.933 ; Rise       ; Clock           ;
;  student_id[1]   ; Clock      ; 3.911 ; 3.911 ; Rise       ; Clock           ;
;  student_id[3]   ; Clock      ; 3.931 ; 3.931 ; Rise       ; Clock           ;
;  student_id[4]   ; Clock      ; 3.909 ; 3.909 ; Rise       ; Clock           ;
;  student_id[5]   ; Clock      ; 3.923 ; 3.923 ; Rise       ; Clock           ;
;  student_id[6]   ; Clock      ; 3.922 ; 3.922 ; Rise       ; Clock           ;
+------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.929  ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  Clock           ; -4.929  ; 0.215 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -38.324 ; 0.0   ; 0.0      ; 0.0     ; -35.38              ;
;  Clock           ; -38.324 ; 0.000 ; N/A      ; N/A     ; -35.380             ;
+------------------+---------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; A[*]           ; Clock      ; 3.863 ; 3.863 ; Rise       ; Clock           ;
;  A[0]          ; Clock      ; 3.334 ; 3.334 ; Rise       ; Clock           ;
;  A[1]          ; Clock      ; 3.574 ; 3.574 ; Rise       ; Clock           ;
;  A[2]          ; Clock      ; 3.536 ; 3.536 ; Rise       ; Clock           ;
;  A[3]          ; Clock      ; 3.863 ; 3.863 ; Rise       ; Clock           ;
;  A[4]          ; Clock      ; 3.327 ; 3.327 ; Rise       ; Clock           ;
;  A[5]          ; Clock      ; 3.313 ; 3.313 ; Rise       ; Clock           ;
;  A[6]          ; Clock      ; 3.551 ; 3.551 ; Rise       ; Clock           ;
;  A[7]          ; Clock      ; 3.539 ; 3.539 ; Rise       ; Clock           ;
; B[*]           ; Clock      ; 3.823 ; 3.823 ; Rise       ; Clock           ;
;  B[0]          ; Clock      ; 3.575 ; 3.575 ; Rise       ; Clock           ;
;  B[1]          ; Clock      ; 3.553 ; 3.553 ; Rise       ; Clock           ;
;  B[2]          ; Clock      ; 3.823 ; 3.823 ; Rise       ; Clock           ;
;  B[3]          ; Clock      ; 3.782 ; 3.782 ; Rise       ; Clock           ;
;  B[4]          ; Clock      ; 3.532 ; 3.532 ; Rise       ; Clock           ;
;  B[5]          ; Clock      ; 3.783 ; 3.783 ; Rise       ; Clock           ;
;  B[6]          ; Clock      ; 3.777 ; 3.777 ; Rise       ; Clock           ;
;  B[7]          ; Clock      ; 3.572 ; 3.572 ; Rise       ; Clock           ;
; Enable_Decoder ; Clock      ; 1.906 ; 1.906 ; Rise       ; Clock           ;
; data_in        ; Clock      ; 3.807 ; 3.807 ; Rise       ; Clock           ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; A[*]           ; Clock      ; -1.689 ; -1.689 ; Rise       ; Clock           ;
;  A[0]          ; Clock      ; -1.700 ; -1.700 ; Rise       ; Clock           ;
;  A[1]          ; Clock      ; -1.816 ; -1.816 ; Rise       ; Clock           ;
;  A[2]          ; Clock      ; -1.788 ; -1.788 ; Rise       ; Clock           ;
;  A[3]          ; Clock      ; -1.950 ; -1.950 ; Rise       ; Clock           ;
;  A[4]          ; Clock      ; -1.692 ; -1.692 ; Rise       ; Clock           ;
;  A[5]          ; Clock      ; -1.689 ; -1.689 ; Rise       ; Clock           ;
;  A[6]          ; Clock      ; -1.799 ; -1.799 ; Rise       ; Clock           ;
;  A[7]          ; Clock      ; -1.788 ; -1.788 ; Rise       ; Clock           ;
; B[*]           ; Clock      ; -1.786 ; -1.786 ; Rise       ; Clock           ;
;  B[0]          ; Clock      ; -1.817 ; -1.817 ; Rise       ; Clock           ;
;  B[1]          ; Clock      ; -1.798 ; -1.798 ; Rise       ; Clock           ;
;  B[2]          ; Clock      ; -1.926 ; -1.926 ; Rise       ; Clock           ;
;  B[3]          ; Clock      ; -1.897 ; -1.897 ; Rise       ; Clock           ;
;  B[4]          ; Clock      ; -1.786 ; -1.786 ; Rise       ; Clock           ;
;  B[5]          ; Clock      ; -1.911 ; -1.911 ; Rise       ; Clock           ;
;  B[6]          ; Clock      ; -1.894 ; -1.894 ; Rise       ; Clock           ;
;  B[7]          ; Clock      ; -1.814 ; -1.814 ; Rise       ; Clock           ;
; Enable_Decoder ; Clock      ; 0.205  ; 0.205  ; Rise       ; Clock           ;
; data_in        ; Clock      ; -1.962 ; -1.962 ; Rise       ; Clock           ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; R_first_four[*]  ; Clock      ; 7.729 ; 7.729 ; Rise       ; Clock           ;
;  R_first_four[0] ; Clock      ; 7.558 ; 7.558 ; Rise       ; Clock           ;
;  R_first_four[1] ; Clock      ; 7.424 ; 7.424 ; Rise       ; Clock           ;
;  R_first_four[2] ; Clock      ; 7.724 ; 7.724 ; Rise       ; Clock           ;
;  R_first_four[3] ; Clock      ; 7.561 ; 7.561 ; Rise       ; Clock           ;
;  R_first_four[4] ; Clock      ; 7.440 ; 7.440 ; Rise       ; Clock           ;
;  R_first_four[5] ; Clock      ; 7.607 ; 7.607 ; Rise       ; Clock           ;
;  R_first_four[6] ; Clock      ; 7.729 ; 7.729 ; Rise       ; Clock           ;
; R_last_four[*]   ; Clock      ; 7.821 ; 7.821 ; Rise       ; Clock           ;
;  R_last_four[0]  ; Clock      ; 7.546 ; 7.546 ; Rise       ; Clock           ;
;  R_last_four[1]  ; Clock      ; 7.782 ; 7.782 ; Rise       ; Clock           ;
;  R_last_four[2]  ; Clock      ; 7.537 ; 7.537 ; Rise       ; Clock           ;
;  R_last_four[3]  ; Clock      ; 7.821 ; 7.821 ; Rise       ; Clock           ;
;  R_last_four[4]  ; Clock      ; 7.780 ; 7.780 ; Rise       ; Clock           ;
;  R_last_four[5]  ; Clock      ; 7.786 ; 7.786 ; Rise       ; Clock           ;
;  R_last_four[6]  ; Clock      ; 7.534 ; 7.534 ; Rise       ; Clock           ;
; Sign[*]          ; Clock      ; 6.272 ; 6.272 ; Rise       ; Clock           ;
;  Sign[6]         ; Clock      ; 6.272 ; 6.272 ; Rise       ; Clock           ;
; student_id[*]    ; Clock      ; 7.964 ; 7.964 ; Rise       ; Clock           ;
;  student_id[0]   ; Clock      ; 7.549 ; 7.549 ; Rise       ; Clock           ;
;  student_id[1]   ; Clock      ; 7.944 ; 7.944 ; Rise       ; Clock           ;
;  student_id[3]   ; Clock      ; 7.964 ; 7.964 ; Rise       ; Clock           ;
;  student_id[4]   ; Clock      ; 7.947 ; 7.947 ; Rise       ; Clock           ;
;  student_id[5]   ; Clock      ; 7.540 ; 7.540 ; Rise       ; Clock           ;
;  student_id[6]   ; Clock      ; 7.505 ; 7.505 ; Rise       ; Clock           ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; R_first_four[*]  ; Clock      ; 3.919 ; 3.919 ; Rise       ; Clock           ;
;  R_first_four[0] ; Clock      ; 3.968 ; 3.968 ; Rise       ; Clock           ;
;  R_first_four[1] ; Clock      ; 3.919 ; 3.919 ; Rise       ; Clock           ;
;  R_first_four[2] ; Clock      ; 4.058 ; 4.058 ; Rise       ; Clock           ;
;  R_first_four[3] ; Clock      ; 4.017 ; 4.017 ; Rise       ; Clock           ;
;  R_first_four[4] ; Clock      ; 3.944 ; 3.944 ; Rise       ; Clock           ;
;  R_first_four[5] ; Clock      ; 4.043 ; 4.043 ; Rise       ; Clock           ;
;  R_first_four[6] ; Clock      ; 4.049 ; 4.049 ; Rise       ; Clock           ;
; R_last_four[*]   ; Clock      ; 3.984 ; 3.984 ; Rise       ; Clock           ;
;  R_last_four[0]  ; Clock      ; 3.999 ; 3.999 ; Rise       ; Clock           ;
;  R_last_four[1]  ; Clock      ; 4.096 ; 4.096 ; Rise       ; Clock           ;
;  R_last_four[2]  ; Clock      ; 3.984 ; 3.984 ; Rise       ; Clock           ;
;  R_last_four[3]  ; Clock      ; 4.124 ; 4.124 ; Rise       ; Clock           ;
;  R_last_four[4]  ; Clock      ; 4.111 ; 4.111 ; Rise       ; Clock           ;
;  R_last_four[5]  ; Clock      ; 4.113 ; 4.113 ; Rise       ; Clock           ;
;  R_last_four[6]  ; Clock      ; 3.988 ; 3.988 ; Rise       ; Clock           ;
; Sign[*]          ; Clock      ; 3.556 ; 3.556 ; Rise       ; Clock           ;
;  Sign[6]         ; Clock      ; 3.556 ; 3.556 ; Rise       ; Clock           ;
; student_id[*]    ; Clock      ; 3.909 ; 3.909 ; Rise       ; Clock           ;
;  student_id[0]   ; Clock      ; 3.933 ; 3.933 ; Rise       ; Clock           ;
;  student_id[1]   ; Clock      ; 3.911 ; 3.911 ; Rise       ; Clock           ;
;  student_id[3]   ; Clock      ; 3.931 ; 3.931 ; Rise       ; Clock           ;
;  student_id[4]   ; Clock      ; 3.909 ; 3.909 ; Rise       ; Clock           ;
;  student_id[5]   ; Clock      ; 3.923 ; 3.923 ; Rise       ; Clock           ;
;  student_id[6]   ; Clock      ; 3.922 ; 3.922 ; Rise       ; Clock           ;
+------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock      ; Clock    ; 753      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock      ; Clock    ; 753      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 21    ; 21   ;
; Unconstrained Input Port Paths  ; 59    ; 59   ;
; Unconstrained Output Ports      ; 21    ; 21   ;
; Unconstrained Output Port Paths ; 84    ; 84   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Dec 05 16:34:31 2020
Info: Command: quartus_sta Components -c Components
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Components.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Clock Clock
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.929
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.929       -38.324 Clock 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 Clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -35.380 Clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.527
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.527       -10.670 Clock 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 Clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -35.380 Clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4559 megabytes
    Info: Processing ended: Sat Dec 05 16:34:32 2020
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


