`timescale 1ps / 1ps

// Generated by Cadence Genus(TM) Synthesis Solution 17.11-s014_1
// Generated on: May  5 2021 02:01:34 CST (May  4 2021 18:01:34 UTC)

module DC_Filter_Add_12U_59_1(in1, out1);
  input [11:0] in1;
  output [11:0] out1;
  wire [11:0] in1;
  wire [11:0] out1;
  wire add_21_2_n_2, add_21_2_n_4, add_21_2_n_6, add_21_2_n_7,
       add_21_2_n_8, add_21_2_n_9, add_21_2_n_10, add_21_2_n_11;
  wire add_21_2_n_12, add_21_2_n_13, add_21_2_n_14, add_21_2_n_16,
       add_21_2_n_17, add_21_2_n_18, add_21_2_n_20, add_21_2_n_21;
  wire add_21_2_n_22, add_21_2_n_23, add_21_2_n_24, add_21_2_n_26,
       add_21_2_n_52, add_21_2_n_65, add_21_2_n_67, add_21_2_n_68;
  wire add_21_2_n_69, add_21_2_n_70, add_21_2_n_71, add_21_2_n_72;
  assign out1[0] = in1[0];
  assign out1[1] = in1[1];
  INVX1 g7(.A (in1[2]), .Y (out1[2]));
  MXI2XL add_21_2_g203(.A (add_21_2_n_10), .B (in1[9]), .S0
       (add_21_2_n_26), .Y (out1[9]));
  MXI2XL add_21_2_g204(.A (add_21_2_n_6), .B (in1[6]), .S0
       (add_21_2_n_23), .Y (out1[6]));
  MXI2XL add_21_2_g207(.A (in1[8]), .B (add_21_2_n_8), .S0
       (add_21_2_n_20), .Y (out1[8]));
  MXI2XL add_21_2_g208(.A (add_21_2_n_7), .B (in1[7]), .S0
       (add_21_2_n_21), .Y (out1[7]));
  NOR2X1 add_21_2_g210(.A (add_21_2_n_8), .B (add_21_2_n_20), .Y
       (add_21_2_n_26));
  NAND2BX1 add_21_2_g211(.AN (add_21_2_n_23), .B (add_21_2_n_22), .Y
       (out1[5]));
  NOR2X1 add_21_2_g212(.A (add_21_2_n_17), .B (add_21_2_n_20), .Y
       (add_21_2_n_24));
  NOR2X1 add_21_2_g213(.A (add_21_2_n_68), .B (add_21_2_n_52), .Y
       (add_21_2_n_23));
  NAND2X1 add_21_2_g214(.A (add_21_2_n_67), .B (add_21_2_n_52), .Y
       (add_21_2_n_22));
  NOR2X1 add_21_2_g215(.A (add_21_2_n_14), .B (add_21_2_n_52), .Y
       (add_21_2_n_21));
  NOR2X4 add_21_2_g216(.A (add_21_2_n_18), .B (add_21_2_n_16), .Y
       (add_21_2_n_20));
  MXI2XL add_21_2_g217(.A (in1[4]), .B (add_21_2_n_4), .S0
       (add_21_2_n_65), .Y (out1[4]));
  NOR2X6 add_21_2_g218(.A (add_21_2_n_13), .B (add_21_2_n_4), .Y
       (add_21_2_n_18));
  NAND2X2 add_21_2_g219(.A (in1[10]), .B (add_21_2_n_11), .Y
       (add_21_2_n_17));
  NAND2X2 add_21_2_g220(.A (add_21_2_n_72), .B (add_21_2_n_12), .Y
       (add_21_2_n_16));
  MXI2XL add_21_2_g221(.A (in1[3]), .B (add_21_2_n_9), .S0 (in1[2]), .Y
       (out1[3]));
  NAND2X1 add_21_2_g222(.A (add_21_2_n_6), .B (add_21_2_n_70), .Y
       (add_21_2_n_14));
  NOR2X8 add_21_2_g223(.A (in1[3]), .B (in1[2]), .Y (add_21_2_n_13));
  NOR2X4 add_21_2_g224(.A (in1[7]), .B (in1[6]), .Y (add_21_2_n_12));
  NOR2X4 add_21_2_g226(.A (add_21_2_n_10), .B (add_21_2_n_8), .Y
       (add_21_2_n_11));
  CLKINVX12 add_21_2_g228(.A (in1[9]), .Y (add_21_2_n_10));
  INVX1 add_21_2_g230(.A (in1[3]), .Y (add_21_2_n_9));
  CLKINVX4 add_21_2_g231(.A (in1[8]), .Y (add_21_2_n_8));
  INVXL add_21_2_g232(.A (in1[7]), .Y (add_21_2_n_7));
  INVX1 add_21_2_g233(.A (in1[6]), .Y (add_21_2_n_6));
  INVX2 add_21_2_g235(.A (in1[4]), .Y (add_21_2_n_4));
  NOR2BX1 add_21_2_g2(.AN (add_21_2_n_11), .B (add_21_2_n_20), .Y
       (add_21_2_n_2));
  CLKXOR2X1 add_21_2_g236(.A (in1[10]), .B (add_21_2_n_2), .Y
       (out1[10]));
  CLKXOR2X1 add_21_2_g237(.A (in1[11]), .B (add_21_2_n_24), .Y
       (out1[11]));
  BUFX3 add_21_2_fopt(.A (add_21_2_n_18), .Y (add_21_2_n_52));
  BUFX2 add_21_2_fopt247(.A (add_21_2_n_13), .Y (add_21_2_n_65));
  INVXL add_21_2_fopt248(.A (add_21_2_n_69), .Y (add_21_2_n_67));
  INVXL add_21_2_fopt249(.A (add_21_2_n_69), .Y (add_21_2_n_68));
  INVXL add_21_2_fopt250(.A (add_21_2_n_71), .Y (add_21_2_n_69));
  INVXL add_21_2_fopt251(.A (add_21_2_n_71), .Y (add_21_2_n_70));
  INVXL add_21_2_fopt252(.A (add_21_2_n_72), .Y (add_21_2_n_71));
  CLKINVX3 add_21_2_fopt253(.A (in1[5]), .Y (add_21_2_n_72));
endmodule

