\documentclass{scrartcl} % scrartcl of scrreprt
\input{../../library/preamble.tex}
\input{../../library/style.tex}
\addbibresource{../../library/bibliography.bib}

\author{Robin Hes}
\title{EPO3: Eindrapport - Draw-line}

\begin{document}
\section{Draw-line}
\label{sec:draw-line}
De naam zegt het al: de draw-line module heeft als taak het tekenen van lijnen in het screen buffer. Voor dit doeleinde wordt gebruik gemaakt van het lijnalgoritme van Bresenham. Specifiek een voor hardware geöptimaliseerde en gesimplificeerde versie van dat algoritme. \cite{line-alg} Dit algoritme tekent in een loop een rij pixels van een punt naar een ander punt, waarvan de coördinaten per iteratie in de x-richting, y-richting, of beide richtingen verschuiven. De coördinaten van de nieuwe pixel worden berekend aan de hand van de afwijking tussen het verschil tussen de begin- en eindcoördinaat (dx en dy) en de laatst getekende pixel.

%Specs
\subsection{Specificaties}
Draw\_line is gespecificeerd als een module die, wanneer hij ingeschakeld is (en = `1') en toegang heeft tot het RAM (draw\_can\_access = `1') een lijn van de gewenste kleur (color), van (x0 en y0) en naar (x1 en y1) de gewenste coördinaten naar het VRAM schrijft. Hij doet dit in het niet-actieve screenbuffer (not asb), zodat de lijn na de volgende schermbufferwisseling door de VGA-controller op het scherm getekend wordt. De aansluitingen van de module zijn te vinden in figuur \ref{fig:draw-line-schema}.

\begin{figure}[H]
	\centering
	\includegraphics[width=0.75\textwidth]{resource/draw_line.png}
	\caption{Een blokschema van draw\_line, met de namen van de gebruikte in- en uitgangen en tussen haakjes het aantal bits}
	\label{fig:draw-line-schema}
\end{figure}
% \begin{table}[H]
% \centering
% \caption{Specificaties van de Line Draw Module}
% \label{tab:spec-line-draw}
% 	\begin{tabular}{c c c}
% 		\hline\hline
% 	 	Naam & Modus & Type\\
% 	 	\hline	
% 		clk & in & std\_logic \\
% 		reset & in & std\_logic \\
% 		enable& in & std\_logic \\
% 		color & in & std\_logic\_vector(SizeColor-1 downto 0) \\
% 		x0 & in & std\_logic\_vector(SizeX-1 downto 0) \\
% 		y0 & in & std\_logic\_vector(SizeY-1 downto 0) \\
% 		x1 & in & std\_logic\_vector(SizeX-1 downto 0) \\
% 		y1 & in & std\_logic\_vector(SizeY-1 downto 0) \\
% 		asb & in & std\_logic \\
% 		done & out & std\_logic \\
% 		ramaddr &out & std\_logic\_vector(SizeRAMAddr-1 downto 0) \\
% 		ramdata &out & std\_logic\_vector(SizeRAMData-1 downto 0) \\
% 		draw\_write &out & std\_logic \\
% 		draw\_can\_access & in & std\_logic \\
% 	  	\hline
% 	\end{tabular}
% \end{table}

%VHDL
\subsection{VHDL}
De implementatie van de module is een letterlijke implementatie van het eerdergenoemde algoritme. De pseudocode voor dit algoritme is voor de volledigheid opgenomen in bijlage \ref{appsec:pseudocode-bresenham-line}. Het enige probleem bij het omzetten van pseudocode naar een VHDL FSM was het feit dat er geen loop gebruikt kon worden om te itereren, omdat er niet meerdere keren naar het VRAM geschreven kan worden per klokslag.
\\
In plaats daarvan is gekozen om in het combinatorische process van de module één iteratie te verwerken (en dus één pixel naar het screen buffer te schrijven) en de state zo aan te passen dat de volgende executie van het process de volgende iteratie uitvoert en zo verder.
\\
De module begint op x0 en y0 en schuift iedere process-executie op naar een nieuwe pixel, de locatie van deze pixel wordt intern bijgehouden met de signalen cx en cy. De nieuwe pixel kan verschoven zijn in de x- of y-richting of beide richtingen. Dit is afhankelijk van de ``fout'', die in Bresenham's algoritme berekend wordt, deze fout is afhankelijk van het verschil tussen het start- en eindpunt van de lijn: dx en dy. Naast het verplaatsen van de huidige pixel wordt deze ook bij iedere iteratie weggeschreven naar het VRAM. Dit betekent dat er een kleur in het niet-actieve gedeelte van het VRAM wordt geschreven op het juiste adres. Dit adres (ramaddr) is dan een combinatie van asb, cx en cy, waar de te schrijven data (ramdata) simpelweg bestaat uit de gegeven kleur (color).

%Testplan VHDL
\subsection{Testplan}
De draw-line module is getest met een testbench waarin één lijn wordt getekend. In de waveform in ModelSim is dan eenvoudig te zien of de coördinaten van de getekende pixels inderdaad op elkaar volgen en dus mogelijkerwijs een lijn vormen. Wanneer dit zo is kan de module in combinatie met de overige delen van de GPU gesimuleerd worden. Het resultaat hiervan kan gecontroleerd worden met de SRAMDebugTool, waarin dan daadwerkelijk een lijn zou zijn waar te nemen. Als laatst wordt de lijn op de FPGA geïmplementeerd en kan worden gecontroleerd of op het beeldscherm inderdaad een lijn verschijnt.

\subsection{Simulatie in ModelSim}
Voor de eerste simulatie van de VHDL is gebruik gemaakt van ModelSim. In de gebruikte testbench werd de draw\_line module geactiveerd om van- en naar de ingegeven coördinaten een lijn te tekenen in het VRAM. In de waveform van deze testbench was inderdaad te zien dat cx en cy van het startpunt opschoven naar het eindpunt. Ondertussen werden deze coördinaten correct weggeschreven naar het VRAM. Wanneer cx en cy het ingegeven eindpunt hadden bereikt, detecteerde de module bovendien dat hij klaar was en ging het done-signaal netjes omhoog.
Ook een test van de gehele GPU, om de inhoud van het VRAM te verifiëren door middel van de SRAMDebugTool, leverde inderdaad een lijn op als resultaat: zie figuur \ref{fig:draw-line-sram-dump}.

\begin{figure}[H]
	\centering
	\includegraphics[width=0.6\textwidth]{resource/sram_dump.png}
	\caption{Het VRAM na een GPU testbench, waarin een lijn wordt getekend. De lijn is zichtbaar in het onderste screen buffer}
	\label{fig:draw-line-sram-dump}
\end{figure}

%Synthese
\subsection{Synthese}
De draw-line module verwerkt relatief grote vectors. Hij moet deze opslaan en er moeten optel- en shiftoperaties op uitgevoerd worden. Dit alles resulteert in een synthese die een vrij groot transistoroppervlak oplevert. De synthesizer levert een ``total cell area'' op van 3190. Madonna levert bij dit soort aantallen transistoren niet zulke goede resultaten, dus het plaatsen van de rijen is handmatig gedaan. Het blijkt dat het beste resultaat behaald wordt met het plaatsen van 18 rijen, waar de onderlinge afstand tussen de cellen 6 bedraagt. Ook is de optie ``vary distance'' uitgeschakeld. Wanneer vervolgens Trout wordt losgelaten op deze plaatsing, levert dit een aantal van 23706 transistoren op, waarvan er 6393 daadwerkelijk gebruikt zijn. De efficiëntie voor deze module bedraagt dan 26.97\%.

%Switchlevel test
\subsection{Simulatie met SLS}
De gesynthetiseerde schakeling is gesimuleerd met SLS met de originele testbench en vervolgens vergeleken met de resultaten van die testbench. Dit vergelijk leverde de verwachte resultaten op, dus gesteld mag worden dat de synthese goed is verlopen. Na het maken van een lay-out is wederom gesimuleerd met SLS en vergeleken met de originele testbench. Ook dit leverde het gewenste resultaat, dus ook de hardware-implementatie van draw\_line is geslaagd.

\subsection{Test op de FPGA}
Natuurlijk willen we ook graag dat de module daadwerkelijk een lijn op een fysiek beeldscherm tekent. Hiervoor is draw\_line, samen met de rest van de GPU op de FPGA geladen en getest. Ook deze test leverde het gewenste resultaat: er verscheen een lijn op het beeldscherm (zie figuur \ref{fig:draw-line-fpga})

\begin{figure}[H]
	\centering
	%\includegraphics[width=0.6\textwidth]{resource/fpga.png}
	\caption{Een foto van een beeldscherm waar door de op de FPGA geladen GPU een lijn tekent}
	\label{fig:draw-line-fpga}
\end{figure}

%Conclusie
\subsection{Conclusie}
Iedere simulatie van draw\_line leverde het gewenste resultaat op, dus ook een SoG-implementatie van de module in de uiteindelijke chip, zou in theorie moeten functioneren. Daarnaast is de lijn ook op de FPGA werkend getest, dus alle middelen van verificatie die wij tot onze beschikking hebben, duiden op een geslaag de implementatie van de module. Toch is als minpunt ook aan te wijzen dat de module behoorlijk uit de kluiten gewassen is. Met een oppervlak van bijna 24000 transistoren is het de grootste module op de chip en neemt hij ruim een vierde van het oppervlak in. Door de verschillende operaties die in draw\_line worden uitgevoerd los te koppelen en als component te gebruiken zou de efficiëntie van de module verhoogd kunnen worden. Ook zouden andere modules dan eventueel gebruik kunnen maken van deze optellers en registers.

\end{document}
