# TRABAJO_FPGA_PEAJE
Trabajo FPGA asignatura SED 2024-2025

PEAJE AUTOMATICO

Este trabajo se ha desarrollado completamente en la FPGA Nexys A7, con un código desarrollado en lenguaje VHDL a traves de Vivado.

DESCRIPCION

El trabajo simula el funcionamiento de un peaje automatico, con el siguiente funcionamiento.

  El coche llega a la zona de peaje donde nuestra máquina lo detectará, el usuario tendra en este momento que elegir entre el tipo de vehículo que maneja, motocicleta, coche o camión.
  
  A traves de los siete segmentos se observa la seleccion, si el usuario ha cometido un error en la seleccion, mediante el boton RESET se le permite una nueva elección
  
  Las tarifas de estos vehiculos son variantes siendo la de la moto un euro, coche un euro y cincuenta centimos y camion dos euros.
  
  La máquina unicamente aceptará monedas de un euro, cincuenta centimos y dos euros, y se mostrará a traves de los siete segmentos de la placa la cantidad de dinero insertada.
  
  En caso de exceder el dinero, se devolvera el cambio. 
  
  Se sube la barrera y una vez el peaje deje de detectar la presencia de vehículo, bajara la barrera y entrara nuevamente en modo reposos esperando al proximo vehículo.

Tras obtener una idea del funcionamiento del peaje, se invita al lector a leer la memoria del proyecto, y a comprobar el buen funcionamiento del proyecto.



Trabajo propuesto y realizado por Juan Ignacio Martin, Iñigo Castells y Álvaro Ribalda para la asignatura Sistemas Electónicos Digitales de cuarto curso de Ingeniería Electrónica Industrial y Automática.

