Fitter report for VT_Demo
Thu Dec 20 11:53:46 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Summary
 18. PLL Usage
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Other Routing Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. I/O Rules Summary
 32. I/O Rules Details
 33. I/O Rules Matrix
 34. Fitter Device Options
 35. Operating Settings and Conditions
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Thu Dec 20 11:53:46 2018           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; VT_Demo                                         ;
; Top-level Entity Name              ; VT_Demo                                         ;
; Family                             ; Cyclone III                                     ;
; Device                             ; EP3C16Q240C8                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 1,931 / 15,408 ( 13 % )                         ;
;     Total combinational functions  ; 1,893 / 15,408 ( 12 % )                         ;
;     Dedicated logic registers      ; 684 / 15,408 ( 4 % )                            ;
; Total registers                    ; 684                                             ;
; Total pins                         ; 103 / 161 ( 64 % )                              ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0 / 516,096 ( 0 % )                             ;
; Embedded Multiplier 9-bit elements ; 0 / 112 ( 0 % )                                 ;
; Total PLLs                         ; 1 / 4 ( 25 % )                                  ;
+------------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C16Q240C8                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------+
; I/O Assignment Warnings                              ;
+---------------+--------------------------------------+
; Pin Name      ; Reason                               ;
+---------------+--------------------------------------+
; txd           ; Missing drive strength and slew rate ;
; FPGA_LED_Test ; Missing drive strength and slew rate ;
; en_p14v       ; Missing drive strength and slew rate ;
; en_n14v       ; Missing drive strength and slew rate ;
; en_gvddp      ; Missing drive strength and slew rate ;
; en_gvddn      ; Missing drive strength and slew rate ;
; en_vgh        ; Missing drive strength and slew rate ;
; en_vgl        ; Missing drive strength and slew rate ;
; mux_en_Test1  ; Missing drive strength and slew rate ;
; mux_en_Test2  ; Missing drive strength and slew rate ;
; mux_en1       ; Missing drive strength and slew rate ;
; mux_en2       ; Missing drive strength and slew rate ;
; mux_en3       ; Missing drive strength and slew rate ;
; mux_en4       ; Missing drive strength and slew rate ;
; mux_1[0]      ; Missing drive strength and slew rate ;
; mux_1[1]      ; Missing drive strength and slew rate ;
; mux_2[0]      ; Missing drive strength and slew rate ;
; mux_2[1]      ; Missing drive strength and slew rate ;
; mux_3[0]      ; Missing drive strength and slew rate ;
; mux_3[1]      ; Missing drive strength and slew rate ;
; mux_4[0]      ; Missing drive strength and slew rate ;
; mux_4[1]      ; Missing drive strength and slew rate ;
; mux_5[0]      ; Missing drive strength and slew rate ;
; mux_5[1]      ; Missing drive strength and slew rate ;
; mux_6[0]      ; Missing drive strength and slew rate ;
; mux_6[1]      ; Missing drive strength and slew rate ;
; mux_7[0]      ; Missing drive strength and slew rate ;
; mux_7[1]      ; Missing drive strength and slew rate ;
; mux_8[0]      ; Missing drive strength and slew rate ;
; mux_8[1]      ; Missing drive strength and slew rate ;
; mux_9[0]      ; Missing drive strength and slew rate ;
; mux_9[1]      ; Missing drive strength and slew rate ;
; mux_10[0]     ; Missing drive strength and slew rate ;
; mux_10[1]     ; Missing drive strength and slew rate ;
; mux_11[0]     ; Missing drive strength and slew rate ;
; mux_11[1]     ; Missing drive strength and slew rate ;
; mux_12[0]     ; Missing drive strength and slew rate ;
; mux_12[1]     ; Missing drive strength and slew rate ;
; mux_13[0]     ; Missing drive strength and slew rate ;
; mux_13[1]     ; Missing drive strength and slew rate ;
; mux_14[0]     ; Missing drive strength and slew rate ;
; mux_14[1]     ; Missing drive strength and slew rate ;
; mux_Test1[0]  ; Missing drive strength and slew rate ;
; mux_Test1[1]  ; Missing drive strength and slew rate ;
; mux_Test2[0]  ; Missing drive strength and slew rate ;
; mux_Test2[1]  ; Missing drive strength and slew rate ;
; da1_wr        ; Missing drive strength and slew rate ;
; da2_wr        ; Missing drive strength and slew rate ;
; da3_wr        ; Missing drive strength and slew rate ;
; da4_wr        ; Missing drive strength and slew rate ;
; da1_a[0]      ; Missing drive strength and slew rate ;
; da1_a[1]      ; Missing drive strength and slew rate ;
; da2_a[0]      ; Missing drive strength and slew rate ;
; da2_a[1]      ; Missing drive strength and slew rate ;
; da3_a[0]      ; Missing drive strength and slew rate ;
; da3_a[1]      ; Missing drive strength and slew rate ;
; da4_a[0]      ; Missing drive strength and slew rate ;
; da4_a[1]      ; Missing drive strength and slew rate ;
; da1_din[0]    ; Missing drive strength and slew rate ;
; da1_din[1]    ; Missing drive strength and slew rate ;
; da1_din[2]    ; Missing drive strength and slew rate ;
; da1_din[3]    ; Missing drive strength and slew rate ;
; da1_din[4]    ; Missing drive strength and slew rate ;
; da1_din[5]    ; Missing drive strength and slew rate ;
; da1_din[6]    ; Missing drive strength and slew rate ;
; da1_din[7]    ; Missing drive strength and slew rate ;
; da2_din[0]    ; Missing drive strength and slew rate ;
; da2_din[1]    ; Missing drive strength and slew rate ;
; da2_din[2]    ; Missing drive strength and slew rate ;
; da2_din[3]    ; Missing drive strength and slew rate ;
; da2_din[4]    ; Missing drive strength and slew rate ;
; da2_din[5]    ; Missing drive strength and slew rate ;
; da2_din[6]    ; Missing drive strength and slew rate ;
; da2_din[7]    ; Missing drive strength and slew rate ;
; da3_din[0]    ; Missing drive strength and slew rate ;
; da3_din[1]    ; Missing drive strength and slew rate ;
; da3_din[2]    ; Missing drive strength and slew rate ;
; da3_din[3]    ; Missing drive strength and slew rate ;
; da3_din[4]    ; Missing drive strength and slew rate ;
; da3_din[5]    ; Missing drive strength and slew rate ;
; da3_din[6]    ; Missing drive strength and slew rate ;
; da3_din[7]    ; Missing drive strength and slew rate ;
; da4_din[0]    ; Missing drive strength and slew rate ;
; da4_din[1]    ; Missing drive strength and slew rate ;
; da4_din[2]    ; Missing drive strength and slew rate ;
; da4_din[3]    ; Missing drive strength and slew rate ;
; da4_din[4]    ; Missing drive strength and slew rate ;
; da4_din[5]    ; Missing drive strength and slew rate ;
; da4_din[6]    ; Missing drive strength and slew rate ;
; da4_din[7]    ; Missing drive strength and slew rate ;
; L_RST         ; Missing drive strength and slew rate ;
; L_CE          ; Missing drive strength and slew rate ;
; L_DC          ; Missing drive strength and slew rate ;
; L_DIN         ; Missing drive strength and slew rate ;
; L_CLK         ; Missing drive strength and slew rate ;
+---------------+--------------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 2776 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 2776 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 2764    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 12      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/2.6VT/VT_FPGA/output_files/VT_Demo.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 1,931 / 15,408 ( 13 % ) ;
;     -- Combinational with no register       ; 1247                    ;
;     -- Register only                        ; 38                      ;
;     -- Combinational with a register        ; 646                     ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 1072                    ;
;     -- 3 input functions                    ; 254                     ;
;     -- <=2 input functions                  ; 567                     ;
;     -- Register only                        ; 38                      ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 1479                    ;
;     -- arithmetic mode                      ; 414                     ;
;                                             ;                         ;
; Total registers*                            ; 684 / 16,138 ( 4 % )    ;
;     -- Dedicated logic registers            ; 684 / 15,408 ( 4 % )    ;
;     -- I/O registers                        ; 0 / 730 ( 0 % )         ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 156 / 963 ( 16 % )      ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 103 / 161 ( 64 % )      ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )          ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )           ;
;                                             ;                         ;
; Global signals                              ; 2                       ;
; M9Ks                                        ; 0 / 56 ( 0 % )          ;
; Total block memory bits                     ; 0 / 516,096 ( 0 % )     ;
; Total block memory implementation bits      ; 0 / 516,096 ( 0 % )     ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )         ;
; PLLs                                        ; 1 / 4 ( 25 % )          ;
; Global clocks                               ; 2 / 20 ( 10 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )           ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 2% / 2% / 2%            ;
; Peak interconnect usage (total/H/V)         ; 10% / 9% / 11%          ;
; Maximum fan-out                             ; 683                     ;
; Highest non-global fan-out                  ; 158                     ;
; Total fan-out                               ; 9052                    ;
; Average fan-out                             ; 3.20                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 1931 / 15408 ( 13 % ) ; 0 / 15408 ( 0 % )              ;
;     -- Combinational with no register       ; 1247                  ; 0                              ;
;     -- Register only                        ; 38                    ; 0                              ;
;     -- Combinational with a register        ; 646                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 1072                  ; 0                              ;
;     -- 3 input functions                    ; 254                   ; 0                              ;
;     -- <=2 input functions                  ; 567                   ; 0                              ;
;     -- Register only                        ; 38                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 1479                  ; 0                              ;
;     -- arithmetic mode                      ; 414                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 684                   ; 0                              ;
;     -- Dedicated logic registers            ; 684 / 15408 ( 4 % )   ; 0 / 15408 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 156 / 963 ( 16 % )    ; 0 / 963 ( 0 % )                ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 103                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )       ; 0 / 112 ( 0 % )                ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; Clock control block                         ; 1 / 24 ( 4 % )        ; 1 / 24 ( 4 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 683                   ; 1                              ;
;     -- Registered Input Connections         ; 683                   ; 0                              ;
;     -- Output Connections                   ; 1                     ; 683                            ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 9045                  ; 691                            ;
;     -- Registered Connections               ; 4360                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 684                            ;
;     -- hard_block:auto_generated_inst       ; 684                   ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 8                     ; 1                              ;
;     -- Output Ports                         ; 95                    ; 1                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                  ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; clk_in ; 31    ; 1        ; 0            ; 14           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; rxd    ; 232   ; 8        ; 5            ; 29           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; sw1    ; 235   ; 8        ; 3            ; 29           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; sw2    ; 236   ; 8        ; 1            ; 29           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; sw3    ; 237   ; 8        ; 1            ; 29           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; sw4    ; 238   ; 8        ; 1            ; 29           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; sw5    ; 239   ; 8        ; 1            ; 29           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; sw6    ; 240   ; 8        ; 1            ; 29           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; FPGA_LED_Test ; 5     ; 1        ; 0            ; 27           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; L_CE          ; 199   ; 7        ; 26           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; L_CLK         ; 202   ; 7        ; 23           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; L_DC          ; 200   ; 7        ; 26           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; L_DIN         ; 201   ; 7        ; 26           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; L_RST         ; 198   ; 7        ; 28           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; da1_a[0]      ; 119   ; 4        ; 39           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; da1_a[1]      ; 120   ; 4        ; 39           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; da1_din[0]    ; 127   ; 5        ; 41           ; 3            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; da1_din[1]    ; 128   ; 5        ; 41           ; 3            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; da1_din[2]    ; 131   ; 5        ; 41           ; 5            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; da1_din[3]    ; 132   ; 5        ; 41           ; 5            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; da1_din[4]    ; 133   ; 5        ; 41           ; 6            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; da1_din[5]    ; 134   ; 5        ; 41           ; 8            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; da1_din[6]    ; 135   ; 5        ; 41           ; 9            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; da1_din[7]    ; 137   ; 5        ; 41           ; 9            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; da1_wr        ; 126   ; 5        ; 41           ; 2            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; da2_a[0]      ; 139   ; 5        ; 41           ; 10           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; da2_a[1]      ; 142   ; 5        ; 41           ; 12           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; da2_din[0]    ; 144   ; 5        ; 41           ; 13           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; da2_din[1]    ; 145   ; 5        ; 41           ; 13           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; da2_din[2]    ; 146   ; 5        ; 41           ; 14           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; da2_din[3]    ; 147   ; 5        ; 41           ; 14           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; da2_din[4]    ; 148   ; 5        ; 41           ; 14           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; da2_din[5]    ; 159   ; 6        ; 41           ; 18           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; da2_din[6]    ; 160   ; 6        ; 41           ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; da2_din[7]    ; 161   ; 6        ; 41           ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; da2_wr        ; 143   ; 5        ; 41           ; 13           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; da3_a[0]      ; 164   ; 6        ; 41           ; 19           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; da3_a[1]      ; 166   ; 6        ; 41           ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; da3_din[0]    ; 168   ; 6        ; 41           ; 23           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; da3_din[1]    ; 169   ; 6        ; 41           ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; da3_din[2]    ; 171   ; 6        ; 41           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; da3_din[3]    ; 173   ; 6        ; 41           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; da3_din[4]    ; 174   ; 6        ; 41           ; 25           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; da3_din[5]    ; 175   ; 6        ; 41           ; 25           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; da3_din[6]    ; 176   ; 6        ; 41           ; 27           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; da3_din[7]    ; 177   ; 6        ; 41           ; 27           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; da3_wr        ; 167   ; 6        ; 41           ; 23           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; da4_a[0]      ; 181   ; 7        ; 39           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; da4_a[1]      ; 182   ; 7        ; 39           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; da4_din[0]    ; 184   ; 7        ; 37           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; da4_din[1]    ; 185   ; 7        ; 35           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; da4_din[2]    ; 186   ; 7        ; 35           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; da4_din[3]    ; 187   ; 7        ; 32           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; da4_din[4]    ; 188   ; 7        ; 32           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; da4_din[5]    ; 189   ; 7        ; 32           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; da4_din[6]    ; 194   ; 7        ; 30           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; da4_din[7]    ; 195   ; 7        ; 28           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; da4_wr        ; 183   ; 7        ; 37           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; en_gvddn      ; 45    ; 2        ; 0            ; 9            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; en_gvddp      ; 44    ; 2        ; 0            ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; en_n14v       ; 38    ; 2        ; 0            ; 11           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; en_p14v       ; 37    ; 2        ; 0            ; 12           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; en_vgh        ; 55    ; 2        ; 0            ; 4            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; en_vgl        ; 56    ; 2        ; 0            ; 3            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mux_10[0]     ; 85    ; 3        ; 19           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mux_10[1]     ; 86    ; 3        ; 19           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mux_11[0]     ; 83    ; 3        ; 16           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mux_11[1]     ; 84    ; 3        ; 19           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mux_12[0]     ; 81    ; 3        ; 16           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mux_12[1]     ; 82    ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mux_13[0]     ; 76    ; 3        ; 14           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mux_13[1]     ; 78    ; 3        ; 14           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mux_14[0]     ; 72    ; 3        ; 7            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mux_14[1]     ; 73    ; 3        ; 7            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mux_1[0]      ; 113   ; 4        ; 35           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mux_1[1]      ; 114   ; 4        ; 37           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mux_2[0]      ; 111   ; 4        ; 35           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mux_2[1]      ; 112   ; 4        ; 35           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mux_3[0]      ; 109   ; 4        ; 30           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mux_3[1]      ; 110   ; 4        ; 35           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mux_4[0]      ; 107   ; 4        ; 30           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mux_4[1]      ; 108   ; 4        ; 30           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mux_5[0]      ; 102   ; 4        ; 26           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mux_5[1]      ; 103   ; 4        ; 28           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mux_6[0]      ; 100   ; 4        ; 26           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mux_6[1]      ; 101   ; 4        ; 26           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mux_7[0]      ; 98    ; 4        ; 26           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mux_7[1]      ; 99    ; 4        ; 26           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mux_8[0]      ; 94    ; 4        ; 23           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mux_8[1]      ; 95    ; 4        ; 23           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mux_9[0]      ; 87    ; 3        ; 19           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mux_9[1]      ; 88    ; 3        ; 19           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mux_Test1[0]  ; 69    ; 3        ; 5            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mux_Test1[1]  ; 70    ; 3        ; 7            ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mux_Test2[0]  ; 64    ; 3        ; 5            ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mux_Test2[1]  ; 65    ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mux_en1       ; 117   ; 4        ; 37           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mux_en2       ; 106   ; 4        ; 30           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mux_en3       ; 93    ; 4        ; 23           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mux_en4       ; 80    ; 3        ; 14           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mux_en_Test1  ; 71    ; 3        ; 7            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mux_en_Test2  ; 68    ; 3        ; 5            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; txd           ; 231   ; 8        ; 7            ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                     ;
+----------+-----------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------------------+--------------------------+-------------------------+---------------------------+
; 12       ; DIFFIO_L4n, DATA1, ASDO                 ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; 14       ; DIFFIO_L6p, FLASH_nCE, nCSO             ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; 17       ; nSTATUS                                 ; -                        ; -                       ; Dedicated Programming Pin ;
; 23       ; DCLK                                    ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; 24       ; DATA0                                   ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; 25       ; nCONFIG                                 ; -                        ; -                       ; Dedicated Programming Pin ;
; 30       ; nCE                                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 144      ; DIFFIO_R21n, DEV_OE                     ; Use as regular IO        ; da2_din[0]              ; Dual Purpose Pin          ;
; 145      ; DIFFIO_R21p, DEV_CLRn                   ; Use as regular IO        ; da2_din[1]              ; Dual Purpose Pin          ;
; 153      ; CONF_DONE                               ; -                        ; -                       ; Dedicated Programming Pin ;
; 155      ; MSEL0                                   ; -                        ; -                       ; Dedicated Programming Pin ;
; 157      ; MSEL1                                   ; -                        ; -                       ; Dedicated Programming Pin ;
; 158      ; MSEL2                                   ; -                        ; -                       ; Dedicated Programming Pin ;
; 158      ; MSEL3                                   ; -                        ; -                       ; Dedicated Programming Pin ;
; 159      ; DIFFIO_R17n, INIT_DONE                  ; Use as regular IO        ; da2_din[5]              ; Dual Purpose Pin          ;
; 160      ; DIFFIO_R17p, CRC_ERROR                  ; Use as regular IO        ; da2_din[6]              ; Dual Purpose Pin          ;
; 162      ; DIFFIO_R16n, nCEO                       ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; 164      ; DIFFIO_R16p, CLKUSR                     ; Use as regular IO        ; da3_a[0]                ; Dual Purpose Pin          ;
; 167      ; DIFFIO_R9n, nWE                         ; Use as regular IO        ; da3_wr                  ; Dual Purpose Pin          ;
; 168      ; DIFFIO_R9p, nOE                         ; Use as regular IO        ; da3_din[0]              ; Dual Purpose Pin          ;
; 174      ; DIFFIO_R6n, nAVD                        ; Use as regular IO        ; da3_din[4]              ; Dual Purpose Pin          ;
; 175      ; DIFFIO_R6p                              ; Use as regular IO        ; da3_din[5]              ; Dual Purpose Pin          ;
; 176      ; DIFFIO_R2n, PADD20, DQS2R/CQ3R,CDPCLK5  ; Use as regular IO        ; da3_din[6]              ; Dual Purpose Pin          ;
; 194      ; DIFFIO_T25p, PADD2                      ; Use as regular IO        ; da4_din[6]              ; Dual Purpose Pin          ;
; 200      ; DIFFIO_T21p, PADD4, DQS2T/CQ3T,DPCLK8   ; Use as regular IO        ; L_DC                    ; Dual Purpose Pin          ;
; 201      ; DIFFIO_T20p, PADD6                      ; Use as regular IO        ; L_DIN                   ; Dual Purpose Pin          ;
; 202      ; DIFFIO_T19n, PADD7                      ; Use as regular IO        ; L_CLK                   ; Dual Purpose Pin          ;
; 231      ; DIFFIO_T6p, DATA6                       ; Use as regular IO        ; txd                     ; Dual Purpose Pin          ;
; 232      ; DATA7                                   ; Use as regular IO        ; rxd                     ; Dual Purpose Pin          ;
; 236      ; DIFFIO_T2p, DATA12, DQS1T/CQ1T#,CDPCLK7 ; Use as regular IO        ; sw2                     ; Dual Purpose Pin          ;
+----------+-----------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 6 / 16 ( 38 % )  ; 2.5V          ; --           ;
; 2        ; 6 / 17 ( 35 % )  ; 2.5V          ; --           ;
; 3        ; 19 / 22 ( 86 % ) ; 2.5V          ; --           ;
; 4        ; 21 / 24 ( 88 % ) ; 2.5V          ; --           ;
; 5        ; 17 / 19 ( 89 % ) ; 2.5V          ; --           ;
; 6        ; 15 / 17 ( 88 % ) ; 2.5V          ; --           ;
; 7        ; 16 / 22 ( 73 % ) ; 2.5V          ; --           ;
; 8        ; 8 / 24 ( 33 % )  ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 2        ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 3        ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 4        ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 5        ; 1          ; 1        ; FPGA_LED_Test                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 6        ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 7        ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 8        ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 9        ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 10       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 11       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 12       ; 9          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 13       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 14       ; 13         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 15       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 16       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 19         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 18       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 19       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 20       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 21       ; 24         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 22       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 23       ; 30         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 24       ; 31         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 25       ; 32         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 26       ; 33         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 27       ; 34         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 35         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 29       ; 36         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 30       ; 37         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 31       ; 38         ; 1        ; clk_in                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 32       ; 39         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 33       ; 40         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 34       ; 41         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 35       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ; 49         ; 2        ; en_p14v                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 38       ; 50         ; 2        ; en_n14v                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 39       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 40       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 41       ; 54         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 42       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 43       ; 55         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 44       ; 57         ; 2        ; en_gvddp                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 45       ; 58         ; 2        ; en_gvddn                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 46       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 47       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 50       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 51       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 52       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 53       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 54       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 55       ; 81         ; 2        ; en_vgh                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 56       ; 82         ; 2        ; en_vgl                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 57       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 58       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 59       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 60       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 61       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 63       ; 96         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 64       ; 98         ; 3        ; mux_Test2[0]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 65       ; 99         ; 3        ; mux_Test2[1]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 66       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 67       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 68       ; 101        ; 3        ; mux_en_Test2                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 69       ; 102        ; 3        ; mux_Test1[0]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 70       ; 103        ; 3        ; mux_Test1[1]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 71       ; 104        ; 3        ; mux_en_Test1                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 72       ; 105        ; 3        ; mux_14[0]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 73       ; 106        ; 3        ; mux_14[1]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 74       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 75       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 76       ; 119        ; 3        ; mux_13[0]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 77       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 78       ; 120        ; 3        ; mux_13[1]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 79       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 80       ; 122        ; 3        ; mux_en4                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 81       ; 123        ; 3        ; mux_12[0]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 82       ; 124        ; 3        ; mux_12[1]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 83       ; 127        ; 3        ; mux_11[0]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 84       ; 128        ; 3        ; mux_11[1]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 85       ; 129        ; 3        ; mux_10[0]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 86       ; 130        ; 3        ; mux_10[1]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 87       ; 131        ; 3        ; mux_9[0]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 88       ; 132        ; 3        ; mux_9[1]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 89       ; 134        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 90       ; 135        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 91       ; 136        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 92       ; 137        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 93       ; 138        ; 4        ; mux_en3                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 94       ; 139        ; 4        ; mux_8[0]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 95       ; 141        ; 4        ; mux_8[1]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 96       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 97       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 143        ; 4        ; mux_7[0]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 99       ; 144        ; 4        ; mux_7[1]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 100      ; 145        ; 4        ; mux_6[0]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 101      ; 146        ; 4        ; mux_6[1]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 102      ; 147        ; 4        ; mux_5[0]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 103      ; 148        ; 4        ; mux_5[1]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 104      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 105      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 106      ; 154        ; 4        ; mux_en2                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 107      ; 155        ; 4        ; mux_4[0]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 108      ; 156        ; 4        ; mux_4[1]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 109      ; 157        ; 4        ; mux_3[0]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 110      ; 163        ; 4        ; mux_3[1]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 111      ; 164        ; 4        ; mux_2[0]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 112      ; 165        ; 4        ; mux_2[1]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 113      ; 167        ; 4        ; mux_1[0]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 114      ; 168        ; 4        ; mux_1[1]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 115      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 116      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 117      ; 171        ; 4        ; mux_en1                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 118      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 119      ; 173        ; 4        ; da1_a[0]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 120      ; 174        ; 4        ; da1_a[1]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 121      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 122      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 123      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 124      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 125      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 126      ; 181        ; 5        ; da1_wr                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 127      ; 182        ; 5        ; da1_din[0]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 128      ; 183        ; 5        ; da1_din[1]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 129      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 130      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 131      ; 190        ; 5        ; da1_din[2]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 132      ; 191        ; 5        ; da1_din[3]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 133      ; 194        ; 5        ; da1_din[4]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 134      ; 202        ; 5        ; da1_din[5]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 135      ; 203        ; 5        ; da1_din[6]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 136      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 137      ; 204        ; 5        ; da1_din[7]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 138      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 139      ; 208        ; 5        ; da2_a[0]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 140      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 141      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 142      ; 214        ; 5        ; da2_a[1]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 143      ; 215        ; 5        ; da2_wr                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 144      ; 216        ; 5        ; da2_din[0]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 145      ; 217        ; 5        ; da2_din[1]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 146      ; 220        ; 5        ; da2_din[2]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 147      ; 221        ; 5        ; da2_din[3]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 148      ; 222        ; 5        ; da2_din[4]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 149      ; 223        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 150      ; 224        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 151      ; 225        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 152      ; 226        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 153      ; 227        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 154      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 155      ; 228        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 156      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 157      ; 229        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 158      ; 230        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 158      ; 231        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 159      ; 234        ; 6        ; da2_din[5]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 160      ; 235        ; 6        ; da2_din[6]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 161      ; 237        ; 6        ; da2_din[7]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 162      ; 239        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 163      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 164      ; 240        ; 6        ; da3_a[0]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 165      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 166      ; 241        ; 6        ; da3_a[1]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 167      ; 255        ; 6        ; da3_wr                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 168      ; 256        ; 6        ; da3_din[0]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 169      ; 257        ; 6        ; da3_din[1]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 170      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 171      ; 260        ; 6        ; da3_din[2]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 172      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 173      ; 261        ; 6        ; da3_din[3]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 174      ; 262        ; 6        ; da3_din[4]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 175      ; 263        ; 6        ; da3_din[5]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 176      ; 270        ; 6        ; da3_din[6]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 177      ; 271        ; 6        ; da3_din[7]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 178      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 179      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 180      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 181      ; 275        ; 7        ; da4_a[0]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 182      ; 278        ; 7        ; da4_a[1]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 183      ; 279        ; 7        ; da4_wr                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 184      ; 281        ; 7        ; da4_din[0]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 185      ; 284        ; 7        ; da4_din[1]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 186      ; 285        ; 7        ; da4_din[2]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 187      ; 289        ; 7        ; da4_din[3]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 188      ; 290        ; 7        ; da4_din[4]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 189      ; 291        ; 7        ; da4_din[5]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 190      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 191      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 192      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 193      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 194      ; 297        ; 7        ; da4_din[6]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 195      ; 300        ; 7        ; da4_din[7]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 196      ; 301        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 197      ; 302        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 198      ; 303        ; 7        ; L_RST                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 199      ; 304        ; 7        ; L_CE                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 200      ; 306        ; 7        ; L_DC                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 201      ; 308        ; 7        ; L_DIN                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 202      ; 309        ; 7        ; L_CLK                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 203      ; 310        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 204      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 205      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 206      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 207      ; 315        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 208      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 209      ; 319        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 210      ; 320        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 211      ; 321        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 212      ; 322        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 213      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 214      ; 329        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 215      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 216      ; 330        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 217      ; 331        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 218      ; 332        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 219      ; 333        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 220      ; 334        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 221      ; 335        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 222      ; 336        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 223      ; 338        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 224      ; 339        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 225      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 226      ; 345        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 227      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 228      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 229      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 230      ; 347        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 231      ; 348        ; 8        ; txd                                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 232      ; 349        ; 8        ; rxd                                                       ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 233      ; 352        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 234      ; 354        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 235      ; 356        ; 8        ; sw1                                                       ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 236      ; 359        ; 8        ; sw2                                                       ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 237      ; 360        ; 8        ; sw3                                                       ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 238      ; 361        ; 8        ; sw4                                                       ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 239      ; 362        ; 8        ; sw5                                                       ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 240      ; 363        ; 8        ; sw6                                                       ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                            ;
+-------------------------------+----------------------------------------------------------------------------------------+
; Name                          ; clkrst:u_clkrst|mypll:u_mypll|altpll:altpll_component|mypll_altpll:auto_generated|pll1 ;
+-------------------------------+----------------------------------------------------------------------------------------+
; SDC pin name                  ; u_clkrst|u_mypll|altpll_component|auto_generated|pll1                                  ;
; PLL mode                      ; Normal                                                                                 ;
; Compensate clock              ; clock0                                                                                 ;
; Compensated input/output pins ; --                                                                                     ;
; Switchover type               ; --                                                                                     ;
; Input frequency 0             ; 27.0 MHz                                                                               ;
; Input frequency 1             ; --                                                                                     ;
; Nominal PFD frequency         ; 9.0 MHz                                                                                ;
; Nominal VCO frequency         ; 1259.4 MHz                                                                             ;
; VCO post scale K counter      ; --                                                                                     ;
; VCO frequency control         ; Auto                                                                                   ;
; VCO phase shift step          ; 99 ps                                                                                  ;
; VCO multiply                  ; --                                                                                     ;
; VCO divide                    ; --                                                                                     ;
; Freq min lock                 ; 16.2 MHz                                                                               ;
; Freq max lock                 ; 27.87 MHz                                                                              ;
; M VCO Tap                     ; 0                                                                                      ;
; M Initial                     ; 1                                                                                      ;
; M value                       ; 140                                                                                    ;
; N value                       ; 3                                                                                      ;
; Charge pump current           ; setting 1                                                                              ;
; Loop filter resistance        ; setting 16                                                                             ;
; Loop filter capacitance       ; setting 0                                                                              ;
; Bandwidth                     ; 340 kHz to 540 kHz                                                                     ;
; Bandwidth type                ; Medium                                                                                 ;
; Real time reconfigurable      ; Off                                                                                    ;
; Scan chain MIF file           ; --                                                                                     ;
; Preserve PLL counter order    ; Off                                                                                    ;
; PLL location                  ; PLL_1                                                                                  ;
; Inclk0 signal                 ; clk_in                                                                                 ;
; Inclk1 signal                 ; --                                                                                     ;
; Inclk0 signal type            ; Dedicated Pin                                                                          ;
; Inclk1 signal type            ; --                                                                                     ;
+-------------------------------+----------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                                 ;
+----------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+--------------------------------------------------------------+
; Name                                                                                               ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                                 ;
+----------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+--------------------------------------------------------------+
; clkrst:u_clkrst|mypll:u_mypll|altpll:altpll_component|mypll_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 140  ; 27  ; 140.0 MHz        ; 0 (0 ps)    ; 5.00 (99 ps)     ; 50/50      ; C0      ; 9             ; 5/4 Odd    ; --            ; 1       ; 0       ; u_clkrst|u_mypll|altpll_component|auto_generated|pll1|clk[0] ;
+----------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+--------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                 ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                        ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------+--------------+
; |VT_Demo                                  ; 1931 (1)    ; 684 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 103  ; 0            ; 1247 (1)     ; 38 (0)            ; 646 (0)          ; |VT_Demo                                                                                   ; work         ;
;    |clkrst:u_clkrst|                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |VT_Demo|clkrst:u_clkrst                                                                   ; work         ;
;       |mypll:u_mypll|                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |VT_Demo|clkrst:u_clkrst|mypll:u_mypll                                                     ; work         ;
;          |altpll:altpll_component|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |VT_Demo|clkrst:u_clkrst|mypll:u_mypll|altpll:altpll_component                             ; work         ;
;             |mypll_altpll:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |VT_Demo|clkrst:u_clkrst|mypll:u_mypll|altpll:altpll_component|mypll_altpll:auto_generated ; work         ;
;    |lcd_display:u_lcd_display|            ; 541 (541)   ; 71 (71)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 470 (470)    ; 0 (0)             ; 71 (71)          ; |VT_Demo|lcd_display:u_lcd_display                                                         ; work         ;
;    |mux_decode:u10_mux_decode|            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |VT_Demo|mux_decode:u10_mux_decode                                                         ; work         ;
;    |mux_decode:u11_mux_decode|            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |VT_Demo|mux_decode:u11_mux_decode                                                         ; work         ;
;    |mux_decode:u1_mux_decode|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |VT_Demo|mux_decode:u1_mux_decode                                                          ; work         ;
;    |mux_decode:u2_mux_decode|             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |VT_Demo|mux_decode:u2_mux_decode                                                          ; work         ;
;    |mux_decode:u3_mux_decode|             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |VT_Demo|mux_decode:u3_mux_decode                                                          ; work         ;
;    |mux_decode:u4_mux_decode|             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |VT_Demo|mux_decode:u4_mux_decode                                                          ; work         ;
;    |mux_decode:u5_mux_decode|             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |VT_Demo|mux_decode:u5_mux_decode                                                          ; work         ;
;    |mux_decode:u6_mux_decode|             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |VT_Demo|mux_decode:u6_mux_decode                                                          ; work         ;
;    |mux_decode:u7_mux_decode|             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |VT_Demo|mux_decode:u7_mux_decode                                                          ; work         ;
;    |mux_decode:u8_mux_decode|             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |VT_Demo|mux_decode:u8_mux_decode                                                          ; work         ;
;    |mux_decode:u9_mux_decode|             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |VT_Demo|mux_decode:u9_mux_decode                                                          ; work         ;
;    |switch:u_switch|                      ; 630 (63)    ; 363 (35)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 267 (28)     ; 17 (2)            ; 346 (31)         ; |VT_Demo|switch:u_switch                                                                   ; work         ;
;       |glf:u0_glf|                        ; 96 (4)      ; 56 (4)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (0)       ; 3 (3)             ; 53 (1)           ; |VT_Demo|switch:u_switch|glf:u0_glf                                                        ; work         ;
;          |timer:u1_timer|                 ; 92 (92)     ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 0 (0)             ; 52 (52)          ; |VT_Demo|switch:u_switch|glf:u0_glf|timer:u1_timer                                         ; work         ;
;       |glf:u1_glf|                        ; 97 (4)      ; 56 (4)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (0)       ; 4 (3)             ; 52 (1)           ; |VT_Demo|switch:u_switch|glf:u1_glf                                                        ; work         ;
;          |timer:u1_timer|                 ; 93 (93)     ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (41)      ; 1 (1)             ; 51 (51)          ; |VT_Demo|switch:u_switch|glf:u1_glf|timer:u1_timer                                         ; work         ;
;       |glf:u2_glf|                        ; 99 (5)      ; 56 (4)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (1)       ; 4 (3)             ; 52 (1)           ; |VT_Demo|switch:u_switch|glf:u2_glf                                                        ; work         ;
;          |timer:u1_timer|                 ; 94 (94)     ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (42)      ; 1 (1)             ; 51 (51)          ; |VT_Demo|switch:u_switch|glf:u2_glf|timer:u1_timer                                         ; work         ;
;       |glf:u3_glf|                        ; 97 (4)      ; 56 (4)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (0)       ; 4 (3)             ; 52 (1)           ; |VT_Demo|switch:u_switch|glf:u3_glf                                                        ; work         ;
;          |timer:u1_timer|                 ; 93 (93)     ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (41)      ; 1 (1)             ; 51 (51)          ; |VT_Demo|switch:u_switch|glf:u3_glf|timer:u1_timer                                         ; work         ;
;       |timer:u0_timer|                    ; 91 (91)     ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (38)      ; 0 (0)             ; 53 (53)          ; |VT_Demo|switch:u_switch|timer:u0_timer                                                    ; work         ;
;       |timer:u1_timer|                    ; 89 (89)     ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 0 (0)             ; 53 (53)          ; |VT_Demo|switch:u_switch|timer:u1_timer                                                    ; work         ;
;    |tgen:u_tgen|                          ; 543 (543)   ; 162 (162)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 377 (377)    ; 11 (11)           ; 155 (155)        ; |VT_Demo|tgen:u_tgen                                                                       ; work         ;
;    |tx_module:u_tx_module|                ; 59 (59)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 1 (1)             ; 34 (34)          ; |VT_Demo|tx_module:u_tx_module                                                             ; work         ;
;    |uart:u_uart|                          ; 139 (139)   ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 108 (108)    ; 6 (6)             ; 25 (25)          ; |VT_Demo|uart:u_uart                                                                       ; work         ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                           ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; sw5           ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; rxd           ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; txd           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FPGA_LED_Test ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; en_p14v       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; en_n14v       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; en_gvddp      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; en_gvddn      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; en_vgh        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; en_vgl        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mux_en_Test1  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mux_en_Test2  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mux_en1       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mux_en2       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mux_en3       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mux_en4       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mux_1[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mux_1[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mux_2[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mux_2[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mux_3[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mux_3[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mux_4[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mux_4[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mux_5[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mux_5[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mux_6[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mux_6[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mux_7[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mux_7[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mux_8[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mux_8[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mux_9[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mux_9[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mux_10[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mux_10[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mux_11[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mux_11[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mux_12[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mux_12[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mux_13[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mux_13[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mux_14[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mux_14[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mux_Test1[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mux_Test1[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mux_Test2[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mux_Test2[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; da1_wr        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; da2_wr        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; da3_wr        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; da4_wr        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; da1_a[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; da1_a[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; da2_a[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; da2_a[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; da3_a[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; da3_a[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; da4_a[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; da4_a[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; da1_din[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; da1_din[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; da1_din[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; da1_din[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; da1_din[4]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; da1_din[5]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; da1_din[6]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; da1_din[7]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; da2_din[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; da2_din[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; da2_din[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; da2_din[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; da2_din[4]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; da2_din[5]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; da2_din[6]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; da2_din[7]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; da3_din[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; da3_din[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; da3_din[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; da3_din[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; da3_din[4]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; da3_din[5]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; da3_din[6]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; da3_din[7]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; da4_din[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; da4_din[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; da4_din[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; da4_din[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; da4_din[4]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; da4_din[5]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; da4_din[6]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; da4_din[7]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; L_RST         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; L_CE          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; L_DC          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; L_DIN         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; L_CLK         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk_in        ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; sw6           ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; sw3           ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sw4           ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; sw1           ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; sw2           ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+


+--------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                 ;
+--------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                              ; Pad To Core Index ; Setting ;
+--------------------------------------------------+-------------------+---------+
; sw5                                              ;                   ;         ;
; rxd                                              ;                   ;         ;
; clk_in                                           ;                   ;         ;
; sw6                                              ;                   ;         ;
;      - clkrst:u_clkrst|rst_n_inclk~feeder        ; 1                 ; 6       ;
; sw3                                              ;                   ;         ;
;      - switch:u_switch|glf:u2_glf|s_in_d1        ; 0                 ; 6       ;
; sw4                                              ;                   ;         ;
;      - switch:u_switch|glf:u3_glf|s_in_d1        ; 1                 ; 6       ;
; sw1                                              ;                   ;         ;
;      - switch:u_switch|glf:u0_glf|s_in_d1~feeder ; 1                 ; 6       ;
; sw2                                              ;                   ;         ;
;      - switch:u_switch|glf:u1_glf|s_in_d1        ; 1                 ; 6       ;
+--------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                          ;
+----------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                               ; Location           ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; clk_in                                                                                             ; PIN_31             ; 2       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; clkrst:u_clkrst|mypll:u_mypll|altpll:altpll_component|mypll_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1              ; 683     ; Clock                                 ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; clkrst:u_clkrst|rst_n_inclk                                                                        ; FF_X27_Y12_N29     ; 2       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; clkrst:u_clkrst|rst_n_sys                                                                          ; FF_X27_Y12_N25     ; 51      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; clkrst:u_clkrst|rst_n_sys                                                                          ; FF_X27_Y12_N25     ; 531     ; Async. clear                          ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; lcd_display:u_lcd_display|cnt2[3]~3                                                                ; LCCOMB_X30_Y18_N30 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lcd_display:u_lcd_display|cnt3[13]~22                                                              ; LCCOMB_X31_Y19_N14 ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; lcd_display:u_lcd_display|cnt3[13]~23                                                              ; LCCOMB_X35_Y18_N30 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lcd_display:u_lcd_display|cnt4[0]~29                                                               ; LCCOMB_X33_Y18_N10 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lcd_display:u_lcd_display|cnt4[3]~28                                                               ; LCCOMB_X35_Y18_N2  ; 9       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; lcd_display:u_lcd_display|cnt[7]~12                                                                ; LCCOMB_X26_Y12_N0  ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; lcd_display:u_lcd_display|data_reg[2]~9                                                            ; LCCOMB_X29_Y18_N24 ; 7       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; lcd_display:u_lcd_display|data_reg[5]~16                                                           ; LCCOMB_X29_Y18_N6  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lcd_display:u_lcd_display|data_reg[7]~19                                                           ; LCCOMB_X29_Y18_N12 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; lcd_display:u_lcd_display|p_back~9                                                                 ; LCCOMB_X35_Y17_N8  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; switch:u_switch|Equal0~4                                                                           ; LCCOMB_X17_Y15_N28 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; switch:u_switch|data_rty[43]~2                                                                     ; LCCOMB_X21_Y13_N8  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; switch:u_switch|dis_sn[6]~1                                                                        ; LCCOMB_X21_Y13_N12 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; switch:u_switch|dis_sn[6]~4                                                                        ; LCCOMB_X21_Y13_N26 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; switch:u_switch|flag_black_on                                                                      ; FF_X17_Y15_N11     ; 19      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; switch:u_switch|glf:u0_glf|timer:u1_timer|cnt_clk[5]~20                                            ; LCCOMB_X10_Y23_N6  ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; switch:u_switch|glf:u0_glf|timer:u1_timer|cnt_ms[10]~0                                             ; LCCOMB_X10_Y23_N14 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; switch:u_switch|glf:u0_glf|timer:u1_timer|cnt_us[15]~24                                            ; LCCOMB_X10_Y23_N18 ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; switch:u_switch|glf:u0_glf|timer:u1_timer|cnt_us[15]~25                                            ; LCCOMB_X10_Y23_N28 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; switch:u_switch|glf:u0_glf|timer:u1_timer|pulse_1us~0                                              ; LCCOMB_X10_Y23_N26 ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; switch:u_switch|glf:u1_glf|timer:u1_timer|cnt_clk[11]~20                                           ; LCCOMB_X23_Y10_N16 ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; switch:u_switch|glf:u1_glf|timer:u1_timer|cnt_ms[0]~0                                              ; LCCOMB_X24_Y8_N14  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; switch:u_switch|glf:u1_glf|timer:u1_timer|cnt_us[11]~24                                            ; LCCOMB_X23_Y10_N8  ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; switch:u_switch|glf:u1_glf|timer:u1_timer|cnt_us[11]~25                                            ; LCCOMB_X23_Y10_N10 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; switch:u_switch|glf:u1_glf|timer:u1_timer|pulse_1us~0                                              ; LCCOMB_X23_Y10_N2  ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; switch:u_switch|glf:u2_glf|timer:u1_timer|cnt_clk[4]~20                                            ; LCCOMB_X16_Y13_N2  ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; switch:u_switch|glf:u2_glf|timer:u1_timer|cnt_ms[9]~1                                              ; LCCOMB_X17_Y13_N28 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; switch:u_switch|glf:u2_glf|timer:u1_timer|cnt_us[3]~24                                             ; LCCOMB_X16_Y13_N22 ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; switch:u_switch|glf:u2_glf|timer:u1_timer|cnt_us[3]~25                                             ; LCCOMB_X16_Y13_N16 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; switch:u_switch|glf:u2_glf|timer:u1_timer|pulse_1us~0                                              ; LCCOMB_X16_Y13_N28 ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; switch:u_switch|glf:u3_glf|timer:u1_timer|cnt_clk[13]~20                                           ; LCCOMB_X20_Y18_N6  ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; switch:u_switch|glf:u3_glf|timer:u1_timer|cnt_ms[9]~0                                              ; LCCOMB_X21_Y17_N18 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; switch:u_switch|glf:u3_glf|timer:u1_timer|cnt_us[13]~24                                            ; LCCOMB_X21_Y17_N30 ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; switch:u_switch|glf:u3_glf|timer:u1_timer|cnt_us[13]~25                                            ; LCCOMB_X21_Y17_N16 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; switch:u_switch|glf:u3_glf|timer:u1_timer|pulse_1us~0                                              ; LCCOMB_X21_Y17_N0  ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; switch:u_switch|igr_sw                                                                             ; FF_X14_Y17_N5      ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; switch:u_switch|len_pwr_timer[3]~0                                                                 ; LCCOMB_X17_Y15_N16 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; switch:u_switch|timer:u0_timer|cnt_clk[14]~20                                                      ; LCCOMB_X17_Y14_N2  ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; switch:u_switch|timer:u0_timer|cnt_ms[9]~46                                                        ; LCCOMB_X16_Y14_N6  ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; switch:u_switch|timer:u0_timer|cnt_ms[9]~47                                                        ; LCCOMB_X17_Y14_N20 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; switch:u_switch|timer:u0_timer|cnt_us[6]~24                                                        ; LCCOMB_X17_Y14_N30 ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; switch:u_switch|timer:u0_timer|cnt_us[6]~25                                                        ; LCCOMB_X17_Y14_N24 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; switch:u_switch|timer:u0_timer|pulse_1us~0                                                         ; LCCOMB_X17_Y14_N22 ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; switch:u_switch|timer:u1_timer|cnt_clk[2]~20                                                       ; LCCOMB_X20_Y16_N4  ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; switch:u_switch|timer:u1_timer|cnt_ms[15]~40                                                       ; LCCOMB_X15_Y16_N22 ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; switch:u_switch|timer:u1_timer|cnt_ms[15]~41                                                       ; LCCOMB_X15_Y16_N16 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; switch:u_switch|timer:u1_timer|cnt_us[8]~24                                                        ; LCCOMB_X20_Y16_N0  ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; switch:u_switch|timer:u1_timer|cnt_us[8]~25                                                        ; LCCOMB_X20_Y16_N18 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; switch:u_switch|timer:u1_timer|pulse_1us~1                                                         ; LCCOMB_X20_Y16_N6  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tgen:u_tgen|always21~0                                                                             ; LCCOMB_X31_Y11_N4  ; 14      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; tgen:u_tgen|always24~1                                                                             ; LCCOMB_X27_Y11_N10 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tgen:u_tgen|ckh5~1                                                                                 ; LCCOMB_X28_Y8_N12  ; 4       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; tgen:u_tgen|cnt_vblank[6]~40                                                                       ; LCCOMB_X32_Y10_N10 ; 12      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; tgen:u_tgen|cnt_vblank[6]~41                                                                       ; LCCOMB_X32_Y11_N16 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tgen:u_tgen|cnt_vdiv64[7]~0                                                                        ; LCCOMB_X31_Y11_N8  ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tgen:u_tgen|cs_ctrl.GRST                                                                           ; FF_X28_Y13_N13     ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tgen:u_tgen|da1_din[0]~28                                                                          ; LCCOMB_X28_Y8_N16  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tgen:u_tgen|da1_din[1]~38                                                                          ; LCCOMB_X28_Y8_N8   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tgen:u_tgen|da1_din[7]~66                                                                          ; LCCOMB_X27_Y12_N4  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tgen:u_tgen|da1_din[7]~98                                                                          ; LCCOMB_X27_Y12_N12 ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tgen:u_tgen|da4_din[0]~29                                                                          ; LCCOMB_X26_Y8_N12  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tgen:u_tgen|da4_din[4]~27                                                                          ; LCCOMB_X26_Y8_N18  ; 6       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; tgen:u_tgen|da4_din[7]~49                                                                          ; LCCOMB_X28_Y12_N16 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tgen:u_tgen|g_data[1]~2                                                                            ; LCCOMB_X26_Y11_N26 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tgen:u_tgen|hcnt[3]~16                                                                             ; LCCOMB_X26_Y11_N8  ; 12      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; tgen:u_tgen|num_vdiv64[5]~8                                                                        ; LCCOMB_X30_Y11_N26 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tgen:u_tgen|smp_dis_sn[3]                                                                          ; FF_X26_Y11_N25     ; 16      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; tx_module:u_tx_module|bps_cnt[5]~34                                                                ; LCCOMB_X26_Y13_N16 ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; tx_module:u_tx_module|temp_data[0]~1                                                               ; LCCOMB_X23_Y9_N14  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tx_module:u_tx_module|tx_bit[1]~3                                                                  ; LCCOMB_X22_Y9_N20  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart:u_uart|Equal0~5                                                                               ; LCCOMB_X21_Y11_N30 ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; uart:u_uart|bytenum[7]~10                                                                          ; LCCOMB_X22_Y10_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart:u_uart|cstate.RECIEVE                                                                         ; FF_X22_Y10_N25     ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart:u_uart|rData[7]~24                                                                            ; LCCOMB_X22_Y12_N8  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart:u_uart|recdata[43]                                                                            ; FF_X22_Y13_N7      ; 19      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                ;
+----------------------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                               ; Location       ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clkrst:u_clkrst|mypll:u_mypll|altpll:altpll_component|mypll_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1          ; 683     ; 31                                   ; Global Clock         ; GCLK3            ; --                        ;
; clkrst:u_clkrst|rst_n_sys                                                                          ; FF_X27_Y12_N25 ; 531     ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
+----------------------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                    ;
+----------------------------------------------------------+---------+
; Name                                                     ; Fan-Out ;
+----------------------------------------------------------+---------+
; lcd_display:u_lcd_display|char_reg[1]                    ; 158     ;
; lcd_display:u_lcd_display|char_reg[0]                    ; 151     ;
; lcd_display:u_lcd_display|char_reg[2]                    ; 143     ;
; lcd_display:u_lcd_display|char_reg[4]                    ; 134     ;
; lcd_display:u_lcd_display|char_reg[3]                    ; 126     ;
; lcd_display:u_lcd_display|char_reg[5]                    ; 109     ;
; lcd_display:u_lcd_display|char_reg[6]                    ; 75      ;
; clkrst:u_clkrst|rst_n_sys                                ; 50      ;
; uart:u_uart|bytenum[0]                                   ; 36      ;
; tgen:u_tgen|cs_ctrl.GRST                                 ; 35      ;
; uart:u_uart|bytenum[1]                                   ; 35      ;
; uart:u_uart|bytenum[2]                                   ; 32      ;
; uart:u_uart|bytenum[3]                                   ; 31      ;
; tgen:u_tgen|cnt_vact[0]                                  ; 29      ;
; switch:u_switch|data_rty[43]                             ; 27      ;
; tgen:u_tgen|cs_ctrl.VFP                                  ; 25      ;
; tgen:u_tgen|cs_ctrl.DISPLAY                              ; 25      ;
; switch:u_switch|glf:u1_glf|timer:u1_timer|pulse_1ms      ; 24      ;
; switch:u_switch|glf:u3_glf|timer:u1_timer|pulse_1ms      ; 24      ;
; tgen:u_tgen|hcnt[2]                                      ; 24      ;
; switch:u_switch|glf:u0_glf|timer:u1_timer|pulse_1ms      ; 23      ;
; tgen:u_tgen|cs_ctrl.PCH                                  ; 23      ;
; switch:u_switch|data_rty[21]                             ; 22      ;
; uart:u_uart|recdata[12]                                  ; 22      ;
; tgen:u_tgen|cnt_vdiv64[7]~0                              ; 21      ;
; tgen:u_tgen|Equal41~5                                    ; 21      ;
; lcd_display:u_lcd_display|cnt4[0]                        ; 21      ;
; tgen:u_tgen|hcnt[3]                                      ; 21      ;
; switch:u_switch|glf:u2_glf|timer:u1_timer|pulse_1ms      ; 20      ;
; switch:u_switch|data_rty[12]                             ; 20      ;
; tgen:u_tgen|hcnt[0]                                      ; 20      ;
; uart:u_uart|recdata[43]                                  ; 19      ;
; switch:u_switch|flag_black_on                            ; 19      ;
; lcd_display:u_lcd_display|cnt3[1]                        ; 19      ;
; switch:u_switch|glf:u1_glf|timer:u1_timer|pulse_1us~0    ; 18      ;
; switch:u_switch|glf:u3_glf|timer:u1_timer|pulse_1us~0    ; 18      ;
; uart:u_uart|rData~14                                     ; 18      ;
; tgen:u_tgen|Equal44~2                                    ; 18      ;
; tgen:u_tgen|smp_dis_sn[1]                                ; 18      ;
; tgen:u_tgen|smp_dis_sn[2]                                ; 18      ;
; lcd_display:u_lcd_display|cnt4[1]                        ; 18      ;
; lcd_display:u_lcd_display|cnt3[2]                        ; 18      ;
; switch:u_switch|glf:u0_glf|timer:u1_timer|pulse_1us~0    ; 17      ;
; switch:u_switch|glf:u2_glf|timer:u1_timer|pulse_1us~0    ; 17      ;
; switch:u_switch|timer:u0_timer|pulse_1us~0               ; 17      ;
; tgen:u_tgen|cs_ctrl.VBP                                  ; 17      ;
; tgen:u_tgen|flag_frm_pol                                 ; 17      ;
; lcd_display:u_lcd_display|cnt3[0]                        ; 17      ;
; tgen:u_tgen|cnt_vblank[2]                                ; 17      ;
; tgen:u_tgen|hcnt[4]                                      ; 17      ;
; tgen:u_tgen|hcnt[5]                                      ; 17      ;
; switch:u_switch|glf:u1_glf|timer:u1_timer|cnt_clk[11]~20 ; 16      ;
; switch:u_switch|glf:u0_glf|timer:u1_timer|cnt_clk[5]~20  ; 16      ;
; switch:u_switch|glf:u3_glf|timer:u1_timer|cnt_clk[13]~20 ; 16      ;
; switch:u_switch|glf:u2_glf|timer:u1_timer|cnt_clk[4]~20  ; 16      ;
; switch:u_switch|glf:u1_glf|timer:u1_timer|cnt_us[11]~25  ; 16      ;
; switch:u_switch|glf:u1_glf|timer:u1_timer|cnt_us[11]~24  ; 16      ;
; switch:u_switch|glf:u0_glf|timer:u1_timer|cnt_us[15]~25  ; 16      ;
; switch:u_switch|glf:u0_glf|timer:u1_timer|cnt_us[15]~24  ; 16      ;
; switch:u_switch|glf:u3_glf|timer:u1_timer|cnt_us[13]~25  ; 16      ;
; switch:u_switch|glf:u3_glf|timer:u1_timer|cnt_us[13]~24  ; 16      ;
; switch:u_switch|glf:u2_glf|timer:u1_timer|cnt_us[3]~25   ; 16      ;
; switch:u_switch|glf:u2_glf|timer:u1_timer|cnt_us[3]~24   ; 16      ;
; switch:u_switch|timer:u1_timer|pulse_1us~1               ; 16      ;
; switch:u_switch|timer:u1_timer|cnt_clk[2]~20             ; 16      ;
; switch:u_switch|timer:u0_timer|cnt_clk[14]~20            ; 16      ;
; switch:u_switch|timer:u1_timer|cnt_us[8]~25              ; 16      ;
; switch:u_switch|timer:u1_timer|cnt_us[8]~24              ; 16      ;
; switch:u_switch|timer:u0_timer|cnt_us[6]~25              ; 16      ;
; switch:u_switch|timer:u0_timer|cnt_us[6]~24              ; 16      ;
; switch:u_switch|timer:u1_timer|cnt_ms[15]~41             ; 16      ;
; switch:u_switch|timer:u1_timer|cnt_ms[15]~40             ; 16      ;
; switch:u_switch|timer:u0_timer|cnt_ms[9]~47              ; 16      ;
; switch:u_switch|timer:u0_timer|cnt_ms[9]~46              ; 16      ;
; tx_module:u_tx_module|bps_cnt[5]~34                      ; 16      ;
; lcd_display:u_lcd_display|cnt3[13]~23                    ; 16      ;
; lcd_display:u_lcd_display|cnt3[13]~22                    ; 16      ;
; tgen:u_tgen|Equal39~2                                    ; 16      ;
; tgen:u_tgen|Equal43~2                                    ; 16      ;
; tgen:u_tgen|smp_dis_sn[0]                                ; 16      ;
; tgen:u_tgen|smp_dis_sn[3]                                ; 16      ;
; lcd_display:u_lcd_display|cnt4[2]                        ; 16      ;
; tgen:u_tgen|hcnt[6]                                      ; 16      ;
; tgen:u_tgen|hcnt[8]                                      ; 16      ;
; tgen:u_tgen|Equal45~1                                    ; 15      ;
; tgen:u_tgen|cnt_vblank[1]                                ; 15      ;
; tgen:u_tgen|cnt_vblank[0]                                ; 15      ;
; tgen:u_tgen|da1_din[7]~98                                ; 14      ;
; lcd_display:u_lcd_display|data_reg[2]~10                 ; 14      ;
; lcd_display:u_lcd_display|data_reg[2]~8                  ; 14      ;
; lcd_display:u_lcd_display|p2.disp_char                   ; 14      ;
; tgen:u_tgen|Equal42~0                                    ; 14      ;
; tgen:u_tgen|always21~0                                   ; 14      ;
; lcd_display:u_lcd_display|p2.shift_data1                 ; 14      ;
; tgen:u_tgen|hcnt[7]                                      ; 14      ;
; tgen:u_tgen|hcnt[1]                                      ; 14      ;
; ~GND                                                     ; 13      ;
; switch:u_switch|glf:u1_glf|timer:u1_timer|cnt_ms[3]~1    ; 13      ;
; switch:u_switch|glf:u0_glf|timer:u1_timer|cnt_ms[3]~1    ; 13      ;
; switch:u_switch|glf:u3_glf|timer:u1_timer|cnt_ms[3]~1    ; 13      ;
; uart:u_uart|Equal2~2                                     ; 13      ;
; tgen:u_tgen|Equal0~1                                     ; 13      ;
; switch:u_switch|glf:u0_glf|s_out                         ; 13      ;
; tgen:u_tgen|Equal40~1                                    ; 13      ;
; lcd_display:u_lcd_display|cnt4[8]                        ; 13      ;
; lcd_display:u_lcd_display|cnt3[4]                        ; 13      ;
; tgen:u_tgen|cnt_vblank[3]                                ; 13      ;
; tgen:u_tgen|hcnt[10]                                     ; 13      ;
; switch:u_switch|dis_sn[3]                                ; 13      ;
; tgen:u_tgen|cnt_vblank[6]~41                             ; 12      ;
; tgen:u_tgen|cnt_vblank[6]~40                             ; 12      ;
; switch:u_switch|glf:u2_glf|timer:u1_timer|cnt_ms[3]~3    ; 12      ;
; lcd_display:u_lcd_display|p_back~9                       ; 12      ;
; uart:u_uart|Equal1~0                                     ; 12      ;
; tgen:u_tgen|g_data[1]~2                                  ; 12      ;
; tgen:u_tgen|hcnt[3]~16                                   ; 12      ;
; tgen:u_tgen|cnt_vact[2]                                  ; 12      ;
; tgen:u_tgen|cnt_vact[1]                                  ; 12      ;
; lcd_display:u_lcd_display|p2.clear_screen                ; 12      ;
; tgen:u_tgen|Equal46~2                                    ; 12      ;
; lcd_display:u_lcd_display|p2.set_xy                      ; 12      ;
; tgen:u_tgen|g_data[1]                                    ; 12      ;
; switch:u_switch|glf:u1_glf|timer:u1_timer|LessThan1~4    ; 11      ;
; switch:u_switch|glf:u0_glf|timer:u1_timer|LessThan1~4    ; 11      ;
; switch:u_switch|glf:u3_glf|timer:u1_timer|LessThan1~4    ; 11      ;
; tgen:u_tgen|WideNor0~0                                   ; 11      ;
; switch:u_switch|len_lock_timer[9]                        ; 11      ;
; lcd_display:u_lcd_display|p2.shift_data                  ; 11      ;
; uart:u_uart|Equal0~5                                     ; 10      ;
; lcd_display:u_lcd_display|data_reg[2]~13                 ; 10      ;
; switch:u_switch|len_lock_timer[10]                       ; 10      ;
; tgen:u_tgen|Equal6~0                                     ; 10      ;
; switch:u_switch|dis_sn[2]                                ; 10      ;
; switch:u_switch|dis_sn[1]                                ; 10      ;
; switch:u_switch|dis_sn[0]                                ; 10      ;
; tx_module:u_tx_module|tx_bit[0]                          ; 10      ;
; tgen:u_tgen|r_data[1]                                    ; 10      ;
; tgen:u_tgen|r_data[0]                                    ; 10      ;
; tgen:u_tgen|b_data[0]                                    ; 10      ;
; tgen:u_tgen|hcnt[11]                                     ; 10      ;
; lcd_display:u_lcd_display|cnt4[0]~29                     ; 9       ;
; lcd_display:u_lcd_display|cnt4[3]~28                     ; 9       ;
; lcd_display:u_lcd_display|Equal2~0                       ; 9       ;
; switch:u_switch|len_pwr_timer[3]                         ; 9       ;
; switch:u_switch|len_pwr_timer[8]                         ; 9       ;
; switch:u_switch|Equal0~4                                 ; 9       ;
; switch:u_switch|timer:u0_timer|LessThan1~11              ; 9       ;
; switch:u_switch|timer:u0_timer|pulse_1ms                 ; 9       ;
; lcd_display:u_lcd_display|p2.idle                        ; 9       ;
; tgen:u_tgen|da4_din[4]~25                                ; 9       ;
; switch:u_switch|dis_sn[4]                                ; 9       ;
; switch:u_switch|dis_sn[5]                                ; 9       ;
; switch:u_switch|dis_sn[6]                                ; 9       ;
; tx_module:u_tx_module|tx_bit[1]                          ; 9       ;
; tgen:u_tgen|b_data[1]                                    ; 9       ;
; tgen:u_tgen|g_data[0]                                    ; 9       ;
; tx_module:u_tx_module|tx_flag                            ; 9       ;
; tgen:u_tgen|always13~5                                   ; 8       ;
; switch:u_switch|glf:u2_glf|timer:u1_timer|LessThan1~4    ; 8       ;
; uart:u_uart|bytenum[7]~10                                ; 8       ;
; lcd_display:u_lcd_display|cnt[7]~12                      ; 8       ;
; lcd_display:u_lcd_display|data_reg[2]~11                 ; 8       ;
; tgen:u_tgen|Equal17~1                                    ; 8       ;
; tgen:u_tgen|Equal5~0                                     ; 8       ;
; switch:u_switch|dis_sn[6]~1                              ; 8       ;
; switch:u_switch|Equal2~1                                 ; 8       ;
; switch:u_switch|timer:u1_timer|LessThan1~10              ; 8       ;
; switch:u_switch|timer:u1_timer|pulse_1ms                 ; 8       ;
; tx_module:u_tx_module|temp_data[0]~1                     ; 8       ;
; tgen:u_tgen|da4_din[4]~24                                ; 8       ;
; tgen:u_tgen|Add16~6                                      ; 8       ;
; tgen:u_tgen|da1_din[0]~22                                ; 8       ;
; tgen:u_tgen|g_data[4]                                    ; 8       ;
; tgen:u_tgen|hcnt[9]                                      ; 8       ;
; switch:u_switch|glf:u0_glf|timer:u1_timer|t_cnt_en       ; 7       ;
; switch:u_switch|igr_sw                                   ; 7       ;
; lcd_display:u_lcd_display|WideOr15                       ; 7       ;
; uart:u_uart|rData[7]~24                                  ; 7       ;
; uart:u_uart|Equal2~1                                     ; 7       ;
; lcd_display:u_lcd_display|data_reg[2]~9                  ; 7       ;
; lcd_display:u_lcd_display|WideNor0~3                     ; 7       ;
; lcd_display:u_lcd_display|Selector36~2                   ; 7       ;
; tgen:u_tgen|Equal10~1                                    ; 7       ;
; tgen:u_tgen|Equal10~0                                    ; 7       ;
; tgen:u_tgen|Equal4~1                                     ; 7       ;
; tgen:u_tgen|Equal4~0                                     ; 7       ;
; tgen:u_tgen|always24~1                                   ; 7       ;
; tgen:u_tgen|Add7~0                                       ; 7       ;
; switch:u_switch|dis_sn[6]~4                              ; 7       ;
; lcd_display:u_lcd_display|WideNor0~0                     ; 7       ;
; tgen:u_tgen|Add15~2                                      ; 7       ;
; tgen:u_tgen|da1_din[6]~34                                ; 7       ;
; tgen:u_tgen|Equal9~2                                     ; 7       ;
; tgen:u_tgen|Equal41~2                                    ; 7       ;
; switch:u_switch|mux_en1                                  ; 7       ;
; lcd_display:u_lcd_display|cnt3[3]                        ; 7       ;
; tgen:u_tgen|r_data[4]                                    ; 7       ;
; tgen:u_tgen|g_data[2]                                    ; 7       ;
; tgen:u_tgen|r_data[2]                                    ; 7       ;
; tgen:u_tgen|b_data[2]                                    ; 7       ;
; switch:u_switch|glf:u1_glf|timer:u1_timer|t_cnt_en       ; 6       ;
; switch:u_switch|glf:u3_glf|timer:u1_timer|t_cnt_en       ; 6       ;
; switch:u_switch|glf:u2_glf|timer:u1_timer|t_cnt_en       ; 6       ;
; uart:u_uart|cstate.RECIEVE                               ; 6       ;
; switch:u_switch|timer:u1_timer|t_cnt_en                  ; 6       ;
; switch:u_switch|timer:u0_timer|t_cnt_en                  ; 6       ;
; lcd_display:u_lcd_display|data_reg[2]~12                 ; 6       ;
; lcd_display:u_lcd_display|WideOr1~1                      ; 6       ;
; lcd_display:u_lcd_display|p_back~8                       ; 6       ;
; lcd_display:u_lcd_display|Equal3~0                       ; 6       ;
; lcd_display:u_lcd_display|Equal10~1                      ; 6       ;
; tgen:u_tgen|Selector19~0                                 ; 6       ;
; tgen:u_tgen|Equal9~4                                     ; 6       ;
; switch:u_switch|len_lock_timer[4]                        ; 6       ;
; tx_module:u_tx_module|tx_bit[1]~2                        ; 6       ;
; lcd_display:u_lcd_display|Equal1~3                       ; 6       ;
; lcd_display:u_lcd_display|Equal1~2                       ; 6       ;
; lcd_display:u_lcd_display|Equal1~1                       ; 6       ;
; lcd_display:u_lcd_display|Equal1~0                       ; 6       ;
; tgen:u_tgen|da4_din[0]~29                                ; 6       ;
; tgen:u_tgen|da4_din[4]~27                                ; 6       ;
; tgen:u_tgen|Add15~6                                      ; 6       ;
; tgen:u_tgen|Add17~6                                      ; 6       ;
; tgen:u_tgen|b_data[7]                                    ; 6       ;
; tgen:u_tgen|Add17~2                                      ; 6       ;
; tgen:u_tgen|da4_din~20                                   ; 6       ;
; switch:u_switch|Equal5~0                                 ; 6       ;
; tx_module:u_tx_module|tx_bit[2]                          ; 6       ;
; tgen:u_tgen|b_data[4]                                    ; 6       ;
; tgen:u_tgen|cnt_vblank[5]                                ; 6       ;
; tgen:u_tgen|cnt_vblank[4]                                ; 6       ;
; tgen:u_tgen|da4_din[4]~77                                ; 5       ;
; switch:u_switch|glf:u2_glf|timer:u1_timer|cnt_ms[9]~1    ; 5       ;
; lcd_display:u_lcd_display|Equal1~4                       ; 5       ;
; switch:u_switch|glf:u2_glf|timer:u1_timer|timeout~0      ; 5       ;
; uart:u_uart|cstate.SENDDELAY                             ; 5       ;
; tx_module:u_tx_module|tx_rdy                             ; 5       ;
; tgen:u_tgen|num_vdiv64[5]~8                              ; 5       ;
; uart:u_uart|recdata[8]                                   ; 5       ;
; uart:u_uart|rData[7]~26                                  ; 5       ;
; uart:u_uart|cstate.DATADIVE                              ; 5       ;
; uart:u_uart|Equal2~0                                     ; 5       ;
; lcd_display:u_lcd_display|Equal5~0                       ; 5       ;
; lcd_display:u_lcd_display|p.clk_rising_edge              ; 5       ;
; tgen:u_tgen|Add1~0                                       ; 5       ;
; tgen:u_tgen|always12~2                                   ; 5       ;
; lcd_display:u_lcd_display|cnt2[0]                        ; 5       ;
; lcd_display:u_lcd_display|p.clk_falling_edge             ; 5       ;
; tgen:u_tgen|Equal40~2                                    ; 5       ;
; tgen:u_tgen|Equal49~2                                    ; 5       ;
; tgen:u_tgen|always24~0                                   ; 5       ;
; tgen:u_tgen|Equal44~0                                    ; 5       ;
; tgen:u_tgen|always13~2                                   ; 5       ;
; tgen:u_tgen|Equal41~3                                    ; 5       ;
; tgen:u_tgen|always22~0                                   ; 5       ;
; tgen:u_tgen|Equal46~0                                    ; 5       ;
; lcd_display:u_lcd_display|lcd_clk                        ; 5       ;
; tgen:u_tgen|da4_din[7]                                   ; 5       ;
; tgen:u_tgen|da1_din[7]                                   ; 5       ;
; tgen:u_tgen|da1_din[3]                                   ; 5       ;
; switch:u_switch|en_gvddp                                 ; 5       ;
; lcd_display:u_lcd_display|cnt4[3]                        ; 5       ;
; tgen:u_tgen|cnt_vblank[11]                               ; 5       ;
; tgen:u_tgen|cnt_vblank[10]                               ; 5       ;
; tgen:u_tgen|cnt_vblank[9]                                ; 5       ;
; tgen:u_tgen|cnt_vblank[8]                                ; 5       ;
; tgen:u_tgen|cnt_vblank[7]                                ; 5       ;
; tgen:u_tgen|cnt_vblank[6]                                ; 5       ;
; uart:u_uart|rData~78                                     ; 4       ;
; lcd_display:u_lcd_display|cnt2[3]~3                      ; 4       ;
; lcd_display:u_lcd_display|data_reg[1]                    ; 4       ;
; lcd_display:u_lcd_display|mem~134                        ; 4       ;
; lcd_display:u_lcd_display|mem~107                        ; 4       ;
; switch:u_switch|glf:u1_glf|timer:u1_timer|cnt_ms[0]~0    ; 4       ;
; switch:u_switch|glf:u1_glf|timer:u1_timer|Equal6~1       ; 4       ;
; switch:u_switch|glf:u0_glf|timer:u1_timer|cnt_ms[10]~0   ; 4       ;
; switch:u_switch|glf:u0_glf|timer:u1_timer|Equal6~1       ; 4       ;
; switch:u_switch|glf:u3_glf|timer:u1_timer|cnt_ms[9]~0    ; 4       ;
; switch:u_switch|glf:u3_glf|timer:u1_timer|Equal6~1       ; 4       ;
; switch:u_switch|glf:u2_glf|timer:u1_timer|cnt_ms[9]~0    ; 4       ;
; uart:u_uart|cstate.IDLE                                  ; 4       ;
; lcd_display:u_lcd_display|mem~70                         ; 4       ;
; switch:u_switch|glf:u1_glf|timer:u1_timer|cnt_ms[3]      ; 4       ;
; switch:u_switch|glf:u0_glf|timer:u1_timer|timeout~0      ; 4       ;
; switch:u_switch|glf:u0_glf|timer:u1_timer|cnt_ms[3]      ; 4       ;
; switch:u_switch|glf:u3_glf|timer:u1_timer|cnt_ms[3]      ; 4       ;
; switch:u_switch|glf:u2_glf|timer:u1_timer|cnt_ms[3]      ; 4       ;
; switch:u_switch|data_rty[43]~2                           ; 4       ;
; tgen:u_tgen|Equal7~10                                    ; 4       ;
; switch:u_switch|Equal3~0                                 ; 4       ;
; uart:u_uart|Equal3~0                                     ; 4       ;
; uart:u_uart|Equal5~0                                     ; 4       ;
; uart:u_uart|recdata[21]                                  ; 4       ;
; uart:u_uart|Selector5~0                                  ; 4       ;
; lcd_display:u_lcd_display|data_reg[5]~16                 ; 4       ;
; lcd_display:u_lcd_display|mem~7                          ; 4       ;
; lcd_display:u_lcd_display|WideOr13~0                     ; 4       ;
; lcd_display:u_lcd_display|Equal12~0                      ; 4       ;
; lcd_display:u_lcd_display|Equal17~0                      ; 4       ;
; lcd_display:u_lcd_display|Selector27~3                   ; 4       ;
; lcd_display:u_lcd_display|Equal25~1                      ; 4       ;
; lcd_display:u_lcd_display|Selector56~0                   ; 4       ;
; lcd_display:u_lcd_display|data_reg~7                     ; 4       ;
; tgen:u_tgen|ckh5~1                                       ; 4       ;
; tgen:u_tgen|Equal11~0                                    ; 4       ;
; tgen:u_tgen|cnt_vact[4]                                  ; 4       ;
; tgen:u_tgen|cnt_vact[6]                                  ; 4       ;
; tgen:u_tgen|cnt_vact[7]                                  ; 4       ;
; tgen:u_tgen|cnt_vact[8]                                  ; 4       ;
; tgen:u_tgen|cnt_vact[11]                                 ; 4       ;
; switch:u_switch|timer:u1_timer|Add0~0                    ; 4       ;
; switch:u_switch|timer:u1_timer|LessThan1~0               ; 4       ;
; uart:u_uart|rData[0]                                     ; 4       ;
; tx_module:u_tx_module|tx_bit[1]~3                        ; 4       ;
; lcd_display:u_lcd_display|cnt2[1]                        ; 4       ;
; tgen:u_tgen|da4_din~41                                   ; 4       ;
; tgen:u_tgen|Equal39~4                                    ; 4       ;
; tgen:u_tgen|da4_din[7]~36                                ; 4       ;
; tgen:u_tgen|da4_din[4]~23                                ; 4       ;
; tgen:u_tgen|da1_din~79                                   ; 4       ;
; tgen:u_tgen|da1_din~55                                   ; 4       ;
; tgen:u_tgen|da1_din[7]~51                                ; 4       ;
; tgen:u_tgen|da1_din[1]~38                                ; 4       ;
; tgen:u_tgen|Equal47~1                                    ; 4       ;
; tgen:u_tgen|da1_din[0]~19                                ; 4       ;
; tgen:u_tgen|da1_din[0]~16                                ; 4       ;
; tgen:u_tgen|Equal39~1                                    ; 4       ;
; tgen:u_tgen|always21~1                                   ; 4       ;
; tx_module:u_tx_module|tx_bit[3]                          ; 4       ;
; tx_module:u_tx_module|bps_clk                            ; 4       ;
; tx_module:u_tx_module|txd                                ; 4       ;
; lcd_display:u_lcd_display|data_reg[7]~19                 ; 3       ;
; lcd_display:u_lcd_display|data_reg~17                    ; 3       ;
; lcd_display:u_lcd_display|data_reg[0]                    ; 3       ;
; lcd_display:u_lcd_display|x_reg[0]                       ; 3       ;
; lcd_display:u_lcd_display|Selector51~0                   ; 3       ;
; switch:u_switch|glf:u1_glf|timer:u1_timer|pulse_1us      ; 3       ;
; switch:u_switch|glf:u0_glf|timer:u1_timer|pulse_1us      ; 3       ;
; switch:u_switch|glf:u3_glf|timer:u1_timer|pulse_1us      ; 3       ;
; switch:u_switch|glf:u2_glf|timer:u1_timer|pulse_1us      ; 3       ;
; uart:u_uart|send24bitend                                 ; 3       ;
; lcd_display:u_lcd_display|mem~65                         ; 3       ;
; switch:u_switch|glf:u1_glf|timer:u1_timer|timeout~0      ; 3       ;
; switch:u_switch|glf:u1_glf|timer:u1_timer|cnt_ms[4]      ; 3       ;
; switch:u_switch|glf:u1_glf|timer:u1_timer|cnt_ms[5]      ; 3       ;
; switch:u_switch|glf:u1_glf|timer:u1_timer|cnt_ms[6]      ; 3       ;
; switch:u_switch|glf:u1_glf|timer:u1_timer|cnt_ms[7]      ; 3       ;
; switch:u_switch|glf:u1_glf|timer:u1_timer|cnt_ms[8]      ; 3       ;
; switch:u_switch|glf:u1_glf|timer:u1_timer|cnt_ms[9]      ; 3       ;
; switch:u_switch|glf:u1_glf|timer:u1_timer|cnt_ms[10]     ; 3       ;
; switch:u_switch|glf:u1_glf|timer:u1_timer|cnt_ms[11]     ; 3       ;
; switch:u_switch|glf:u1_glf|timer:u1_timer|cnt_ms[12]     ; 3       ;
; switch:u_switch|glf:u1_glf|timer:u1_timer|cnt_ms[13]     ; 3       ;
; switch:u_switch|glf:u1_glf|timer:u1_timer|cnt_ms[14]     ; 3       ;
; switch:u_switch|glf:u1_glf|timer:u1_timer|cnt_ms[15]     ; 3       ;
; switch:u_switch|glf:u1_glf|timer:u1_timer|cnt_ms[1]      ; 3       ;
; switch:u_switch|glf:u1_glf|timer:u1_timer|cnt_ms[2]      ; 3       ;
; switch:u_switch|glf:u1_glf|timer:u1_timer|cnt_ms[0]      ; 3       ;
; switch:u_switch|glf:u0_glf|timer:u1_timer|cnt_ms[4]      ; 3       ;
; switch:u_switch|glf:u0_glf|timer:u1_timer|cnt_ms[5]      ; 3       ;
; switch:u_switch|glf:u0_glf|timer:u1_timer|cnt_ms[6]      ; 3       ;
; switch:u_switch|glf:u0_glf|timer:u1_timer|cnt_ms[7]      ; 3       ;
; switch:u_switch|glf:u0_glf|timer:u1_timer|cnt_ms[8]      ; 3       ;
; switch:u_switch|glf:u0_glf|timer:u1_timer|cnt_ms[9]      ; 3       ;
; switch:u_switch|glf:u0_glf|timer:u1_timer|cnt_ms[10]     ; 3       ;
; switch:u_switch|glf:u0_glf|timer:u1_timer|cnt_ms[11]     ; 3       ;
; switch:u_switch|glf:u0_glf|timer:u1_timer|cnt_ms[12]     ; 3       ;
; switch:u_switch|glf:u0_glf|timer:u1_timer|cnt_ms[13]     ; 3       ;
; switch:u_switch|glf:u0_glf|timer:u1_timer|cnt_ms[14]     ; 3       ;
; switch:u_switch|glf:u0_glf|timer:u1_timer|cnt_ms[15]     ; 3       ;
; switch:u_switch|glf:u0_glf|timer:u1_timer|cnt_ms[1]      ; 3       ;
; switch:u_switch|glf:u0_glf|timer:u1_timer|cnt_ms[2]      ; 3       ;
; switch:u_switch|glf:u0_glf|timer:u1_timer|cnt_ms[0]      ; 3       ;
; switch:u_switch|glf:u3_glf|timer:u1_timer|timeout~0      ; 3       ;
; switch:u_switch|glf:u3_glf|timer:u1_timer|cnt_ms[4]      ; 3       ;
; switch:u_switch|glf:u3_glf|timer:u1_timer|cnt_ms[5]      ; 3       ;
; switch:u_switch|glf:u3_glf|timer:u1_timer|cnt_ms[6]      ; 3       ;
; switch:u_switch|glf:u3_glf|timer:u1_timer|cnt_ms[7]      ; 3       ;
; switch:u_switch|glf:u3_glf|timer:u1_timer|cnt_ms[8]      ; 3       ;
; switch:u_switch|glf:u3_glf|timer:u1_timer|cnt_ms[9]      ; 3       ;
; switch:u_switch|glf:u3_glf|timer:u1_timer|cnt_ms[10]     ; 3       ;
; switch:u_switch|glf:u3_glf|timer:u1_timer|cnt_ms[11]     ; 3       ;
; switch:u_switch|glf:u3_glf|timer:u1_timer|cnt_ms[12]     ; 3       ;
; switch:u_switch|glf:u3_glf|timer:u1_timer|cnt_ms[13]     ; 3       ;
; switch:u_switch|glf:u3_glf|timer:u1_timer|cnt_ms[14]     ; 3       ;
; switch:u_switch|glf:u3_glf|timer:u1_timer|cnt_ms[15]     ; 3       ;
; switch:u_switch|glf:u3_glf|timer:u1_timer|cnt_ms[1]      ; 3       ;
; switch:u_switch|glf:u3_glf|timer:u1_timer|cnt_ms[2]      ; 3       ;
; switch:u_switch|glf:u3_glf|timer:u1_timer|cnt_ms[0]      ; 3       ;
; switch:u_switch|glf:u2_glf|timer:u1_timer|cnt_ms[4]      ; 3       ;
; switch:u_switch|glf:u2_glf|timer:u1_timer|cnt_ms[5]      ; 3       ;
; switch:u_switch|glf:u2_glf|timer:u1_timer|cnt_ms[6]      ; 3       ;
; switch:u_switch|glf:u2_glf|timer:u1_timer|cnt_ms[7]      ; 3       ;
; switch:u_switch|glf:u2_glf|timer:u1_timer|cnt_ms[8]      ; 3       ;
; switch:u_switch|glf:u2_glf|timer:u1_timer|cnt_ms[9]      ; 3       ;
; switch:u_switch|glf:u2_glf|timer:u1_timer|cnt_ms[10]     ; 3       ;
; switch:u_switch|glf:u2_glf|timer:u1_timer|cnt_ms[11]     ; 3       ;
; switch:u_switch|glf:u2_glf|timer:u1_timer|cnt_ms[12]     ; 3       ;
; switch:u_switch|glf:u2_glf|timer:u1_timer|cnt_ms[13]     ; 3       ;
; switch:u_switch|glf:u2_glf|timer:u1_timer|cnt_ms[14]     ; 3       ;
; switch:u_switch|glf:u2_glf|timer:u1_timer|cnt_ms[15]     ; 3       ;
; switch:u_switch|glf:u2_glf|timer:u1_timer|cnt_ms[1]      ; 3       ;
; switch:u_switch|glf:u2_glf|timer:u1_timer|cnt_ms[2]      ; 3       ;
; switch:u_switch|glf:u2_glf|timer:u1_timer|cnt_ms[0]      ; 3       ;
; switch:u_switch|timer:u1_timer|pulse_1us                 ; 3       ;
; switch:u_switch|timer:u0_timer|pulse_1us                 ; 3       ;
; uart:u_uart|rData~17                                     ; 3       ;
; uart:u_uart|rData~16                                     ; 3       ;
; lcd_display:u_lcd_display|mem~11                         ; 3       ;
; lcd_display:u_lcd_display|WideNor0~4                     ; 3       ;
; lcd_display:u_lcd_display|WideNor0~2                     ; 3       ;
; lcd_display:u_lcd_display|Equal9~2                       ; 3       ;
; lcd_display:u_lcd_display|Equal18~1                      ; 3       ;
; lcd_display:u_lcd_display|Selector21~0                   ; 3       ;
; lcd_display:u_lcd_display|Equal9~1                       ; 3       ;
; lcd_display:u_lcd_display|cnt2[2]~2                      ; 3       ;
; lcd_display:u_lcd_display|Equal29~0                      ; 3       ;
; lcd_display:u_lcd_display|p2~15                          ; 3       ;
; tgen:u_tgen|Selector18~0                                 ; 3       ;
; tgen:u_tgen|Selector20~0                                 ; 3       ;
; tgen:u_tgen|pat_blc_wht_h[22]                            ; 3       ;
; tgen:u_tgen|pat_blc_wht_h[18]                            ; 3       ;
; tgen:u_tgen|flag_frm_pol~0                               ; 3       ;
; tgen:u_tgen|Equal10~2                                    ; 3       ;
; tgen:u_tgen|num_vdiv64[0]                                ; 3       ;
; tgen:u_tgen|Equal9~5                                     ; 3       ;
; tgen:u_tgen|always1~0                                    ; 3       ;
; tgen:u_tgen|Equal15~0                                    ; 3       ;
; tgen:u_tgen|always12~4                                   ; 3       ;
; tgen:u_tgen|ckh2~1                                       ; 3       ;
; tgen:u_tgen|cnt_vact[3]                                  ; 3       ;
; tgen:u_tgen|cnt_vact[5]                                  ; 3       ;
; tgen:u_tgen|cnt_vact[9]                                  ; 3       ;
; tgen:u_tgen|cnt_vact[10]                                 ; 3       ;
; switch:u_switch|glf:u3_glf|s_out                         ; 3       ;
; switch:u_switch|len_pwr_timer[3]~0                       ; 3       ;
; switch:u_switch|timer:u1_timer|timeout~0                 ; 3       ;
; switch:u_switch|timer:u0_timer|timeout~0                 ; 3       ;
; tx_module:u_tx_module|rx_flag_test1                      ; 3       ;
; lcd_display:u_lcd_display|data_reg[7]                    ; 3       ;
; lcd_display:u_lcd_display|Selector58~0                   ; 3       ;
; lcd_display:u_lcd_display|Equal27~0                      ; 3       ;
; lcd_display:u_lcd_display|cnt2[2]                        ; 3       ;
; tgen:u_tgen|da4_din~28                                   ; 3       ;
; tgen:u_tgen|Equal52~0                                    ; 3       ;
; tgen:u_tgen|da4_din[4]~22                                ; 3       ;
; tgen:u_tgen|da1_a~0                                      ; 3       ;
; tgen:u_tgen|Equal51~1                                    ; 3       ;
; tgen:u_tgen|Equal42~1                                    ; 3       ;
; tgen:u_tgen|Add16~2                                      ; 3       ;
; tgen:u_tgen|Equal48~1                                    ; 3       ;
; tgen:u_tgen|Equal40~0                                    ; 3       ;
; tgen:u_tgen|da1_din[6]~31                                ; 3       ;
; tgen:u_tgen|da1_din[6]~29                                ; 3       ;
; tgen:u_tgen|da1_din[0]~26                                ; 3       ;
; tgen:u_tgen|Equal39~3                                    ; 3       ;
; tgen:u_tgen|da1_din[0]~20                                ; 3       ;
; tgen:u_tgen|da1_din[0]~17                                ; 3       ;
; tgen:u_tgen|Equal41~4                                    ; 3       ;
; tgen:u_tgen|Equal17~0                                    ; 3       ;
; switch:u_switch|flag_pwr                                 ; 3       ;
; switch:u_switch|timer:u1_timer|tpulse                    ; 3       ;
; switch:u_switch|trig_lock_timer                          ; 3       ;
; tgen:u_tgen|da4_din[3]                                   ; 3       ;
; switch:u_switch|en_p14v                                  ; 3       ;
; lcd_display:u_lcd_display|data_reg[3]                    ; 3       ;
; lcd_display:u_lcd_display|data_reg[4]                    ; 3       ;
; lcd_display:u_lcd_display|data_reg[5]                    ; 3       ;
; uart:u_uart|bytenum[7]                                   ; 3       ;
; uart:u_uart|bytenum[6]                                   ; 3       ;
; uart:u_uart|bytenum[5]                                   ; 3       ;
; uart:u_uart|bytenum[4]                                   ; 3       ;
; lcd_display:u_lcd_display|cnt4[7]                        ; 3       ;
; lcd_display:u_lcd_display|cnt4[6]                        ; 3       ;
; lcd_display:u_lcd_display|cnt4[5]                        ; 3       ;
; lcd_display:u_lcd_display|cnt4[4]                        ; 3       ;
; switch:u_switch|timer:u1_timer|cnt_ms[15]                ; 3       ;
; switch:u_switch|timer:u1_timer|cnt_ms[14]                ; 3       ;
; switch:u_switch|timer:u1_timer|cnt_ms[13]                ; 3       ;
; switch:u_switch|timer:u1_timer|cnt_ms[12]                ; 3       ;
; switch:u_switch|timer:u1_timer|cnt_ms[4]                 ; 3       ;
; switch:u_switch|timer:u1_timer|cnt_ms[3]                 ; 3       ;
; switch:u_switch|timer:u1_timer|cnt_ms[2]                 ; 3       ;
; switch:u_switch|timer:u1_timer|cnt_ms[0]                 ; 3       ;
; switch:u_switch|timer:u1_timer|cnt_ms[1]                 ; 3       ;
; switch:u_switch|timer:u1_timer|cnt_ms[6]                 ; 3       ;
; switch:u_switch|timer:u1_timer|cnt_ms[5]                 ; 3       ;
; switch:u_switch|timer:u1_timer|cnt_ms[7]                 ; 3       ;
; switch:u_switch|timer:u1_timer|cnt_ms[8]                 ; 3       ;
; switch:u_switch|timer:u1_timer|cnt_ms[10]                ; 3       ;
; switch:u_switch|timer:u1_timer|cnt_ms[9]                 ; 3       ;
; switch:u_switch|timer:u1_timer|cnt_ms[11]                ; 3       ;
; switch:u_switch|timer:u0_timer|cnt_ms[8]                 ; 3       ;
; switch:u_switch|timer:u0_timer|cnt_ms[7]                 ; 3       ;
; switch:u_switch|timer:u0_timer|cnt_ms[4]                 ; 3       ;
; switch:u_switch|timer:u0_timer|cnt_ms[3]                 ; 3       ;
; switch:u_switch|timer:u0_timer|cnt_ms[2]                 ; 3       ;
; switch:u_switch|timer:u0_timer|cnt_ms[1]                 ; 3       ;
; switch:u_switch|timer:u0_timer|cnt_ms[0]                 ; 3       ;
; switch:u_switch|timer:u0_timer|cnt_ms[5]                 ; 3       ;
; switch:u_switch|timer:u0_timer|cnt_ms[6]                 ; 3       ;
; switch:u_switch|timer:u0_timer|cnt_ms[9]                 ; 3       ;
; switch:u_switch|timer:u0_timer|cnt_ms[11]                ; 3       ;
; switch:u_switch|timer:u0_timer|cnt_ms[10]                ; 3       ;
; tx_module:u_tx_module|bps_cnt[10]                        ; 3       ;
; tx_module:u_tx_module|bps_cnt[7]                         ; 3       ;
; tx_module:u_tx_module|bps_cnt[4]                         ; 3       ;
; tx_module:u_tx_module|bps_cnt[3]                         ; 3       ;
; tx_module:u_tx_module|bps_cnt[2]                         ; 3       ;
; tx_module:u_tx_module|bps_cnt[8]                         ; 3       ;
; lcd_display:u_lcd_display|cnt[7]                         ; 3       ;
; lcd_display:u_lcd_display|cnt[6]                         ; 3       ;
; lcd_display:u_lcd_display|cnt[5]                         ; 3       ;
; lcd_display:u_lcd_display|cnt[4]                         ; 3       ;
; lcd_display:u_lcd_display|cnt[3]                         ; 3       ;
; lcd_display:u_lcd_display|cnt[2]                         ; 3       ;
; lcd_display:u_lcd_display|cnt[1]                         ; 3       ;
; tgen:u_tgen|ckv4_L_pre                                   ; 3       ;
; tgen:u_tgen|ckv3_R_pre                                   ; 3       ;
; tgen:u_tgen|ckv3_L_pre                                   ; 3       ;
; tgen:u_tgen|ckv4_R_pre                                   ; 3       ;
; tgen:u_tgen|ckv2_L_pre                                   ; 3       ;
; tgen:u_tgen|ckv1_R_pre                                   ; 3       ;
; tgen:u_tgen|ckv1_L_pre                                   ; 3       ;
; tgen:u_tgen|ckv2_R_pre                                   ; 3       ;
; clk_in~input                                             ; 2       ;
; switch:u_switch|timer:u1_timer|Equal6~9                  ; 2       ;
; tgen:u_tgen|da4_din~82                                   ; 2       ;
; tgen:u_tgen|da1_din[7]~97                                ; 2       ;
; tgen:u_tgen|da1_din~96                                   ; 2       ;
; tgen:u_tgen|da1_din[0]~94                                ; 2       ;
; lcd_display:u_lcd_display|mem~280                        ; 2       ;
; lcd_display:u_lcd_display|mem~259                        ; 2       ;
; lcd_display:u_lcd_display|Selector36~7                   ; 2       ;
; lcd_display:u_lcd_display|Selector54~0                   ; 2       ;
; lcd_display:u_lcd_display|mem~193                        ; 2       ;
; lcd_display:u_lcd_display|mem~182                        ; 2       ;
; lcd_display:u_lcd_display|Selector51~2                   ; 2       ;
; lcd_display:u_lcd_display|mem~140                        ; 2       ;
; switch:u_switch|glf:u1_glf|timer:u1_timer|Equal3~4       ; 2       ;
; switch:u_switch|glf:u0_glf|timer:u1_timer|Equal3~4       ; 2       ;
; switch:u_switch|glf:u3_glf|timer:u1_timer|Equal3~4       ; 2       ;
; switch:u_switch|glf:u2_glf|timer:u1_timer|Equal3~4       ; 2       ;
; lcd_display:u_lcd_display|mem~137                        ; 2       ;
; lcd_display:u_lcd_display|mem~136                        ; 2       ;
; lcd_display:u_lcd_display|mem~135                        ; 2       ;
; lcd_display:u_lcd_display|mem~115                        ; 2       ;
; lcd_display:u_lcd_display|mem~114                        ; 2       ;
; lcd_display:u_lcd_display|mem~110                        ; 2       ;
; lcd_display:u_lcd_display|mem~101                        ; 2       ;
; switch:u_switch|glf:u1_glf|timer:u1_timer|Equal5~4       ; 2       ;
; switch:u_switch|glf:u0_glf|timer:u1_timer|Equal5~4       ; 2       ;
; switch:u_switch|glf:u3_glf|timer:u1_timer|Equal5~4       ; 2       ;
; switch:u_switch|glf:u2_glf|timer:u1_timer|LessThan1~5    ; 2       ;
; switch:u_switch|glf:u2_glf|timer:u1_timer|Equal6~0       ; 2       ;
; switch:u_switch|glf:u2_glf|timer:u1_timer|Equal5~4       ; 2       ;
; switch:u_switch|en_uart                                  ; 2       ;
; lcd_display:u_lcd_display|mem~73                         ; 2       ;
; lcd_display:u_lcd_display|mem~72                         ; 2       ;
; lcd_display:u_lcd_display|mem~60                         ; 2       ;
; switch:u_switch|glf:u1_glf|timer:u1_timer|LessThan1~3    ; 2       ;
; switch:u_switch|glf:u1_glf|timer:u1_timer|LessThan1~2    ; 2       ;
; switch:u_switch|glf:u1_glf|timer:u1_timer|LessThan1~1    ; 2       ;
; switch:u_switch|glf:u1_glf|s_in_d2                       ; 2       ;
; switch:u_switch|glf:u0_glf|timer:u1_timer|LessThan1~3    ; 2       ;
; switch:u_switch|glf:u0_glf|timer:u1_timer|LessThan1~2    ; 2       ;
; switch:u_switch|glf:u0_glf|timer:u1_timer|LessThan1~1    ; 2       ;
; switch:u_switch|glf:u0_glf|s_in_d2                       ; 2       ;
; switch:u_switch|glf:u3_glf|timer:u1_timer|LessThan1~3    ; 2       ;
; switch:u_switch|glf:u3_glf|timer:u1_timer|LessThan1~2    ; 2       ;
; switch:u_switch|glf:u3_glf|timer:u1_timer|LessThan1~1    ; 2       ;
; switch:u_switch|glf:u3_glf|s_in_d2                       ; 2       ;
; switch:u_switch|glf:u2_glf|timer:u1_timer|LessThan1~3    ; 2       ;
; switch:u_switch|glf:u2_glf|timer:u1_timer|LessThan1~2    ; 2       ;
; switch:u_switch|glf:u2_glf|timer:u1_timer|LessThan1~1    ; 2       ;
; switch:u_switch|glf:u2_glf|s_in_d2                       ; 2       ;
; switch:u_switch|timer:u1_timer|Equal3~4                  ; 2       ;
; switch:u_switch|timer:u0_timer|Equal3~4                  ; 2       ;
; uart:u_uart|isEn                                         ; 2       ;
; switch:u_switch|data_rty[43]~1                           ; 2       ;
; switch:u_switch|data_rty~0                               ; 2       ;
; lcd_display:u_lcd_display|mem~22                         ; 2       ;
; lcd_display:u_lcd_display|WideNor0~6                     ; 2       ;
; lcd_display:u_lcd_display|Selector25~0                   ; 2       ;
; lcd_display:u_lcd_display|Selector21~1                   ; 2       ;
; lcd_display:u_lcd_display|Equal6~0                       ; 2       ;
; lcd_display:u_lcd_display|p.00                           ; 2       ;
; lcd_display:u_lcd_display|p_back.set_xy                  ; 2       ;
; tgen:u_tgen|LessThan14~3                                 ; 2       ;
; tgen:u_tgen|cnt_clk_grst[0]                              ; 2       ;
; tgen:u_tgen|cnt_clk_grst[1]                              ; 2       ;
; tgen:u_tgen|cnt_clk_grst[3]                              ; 2       ;
; tgen:u_tgen|cnt_clk_grst[2]                              ; 2       ;
; tgen:u_tgen|cnt_clk_grst[4]                              ; 2       ;
; tgen:u_tgen|cnt_clk_grst[5]                              ; 2       ;
; tgen:u_tgen|cnt_clk_grst[6]                              ; 2       ;
; tgen:u_tgen|cnt_clk_grst[7]                              ; 2       ;
; tgen:u_tgen|cnt_clk_grst[12]                             ; 2       ;
; tgen:u_tgen|cnt_clk_grst[13]                             ; 2       ;
; tgen:u_tgen|cnt_clk_grst[8]                              ; 2       ;
; tgen:u_tgen|cnt_clk_grst[9]                              ; 2       ;
; tgen:u_tgen|cnt_clk_grst[10]                             ; 2       ;
; tgen:u_tgen|cnt_clk_grst[11]                             ; 2       ;
; tgen:u_tgen|cnt_clk_grst[14]                             ; 2       ;
; tgen:u_tgen|cnt_clk_grst[15]                             ; 2       ;
; tgen:u_tgen|cnt_clk_grst[16]                             ; 2       ;
; tgen:u_tgen|cnt_clk_grst[17]                             ; 2       ;
; tgen:u_tgen|cnt_clk_grst[18]                             ; 2       ;
; tgen:u_tgen|cnt_clk_grst[19]                             ; 2       ;
; tgen:u_tgen|cnt_clk_grst[20]                             ; 2       ;
; tgen:u_tgen|cnt_clk_grst[21]                             ; 2       ;
; tgen:u_tgen|cnt_clk_grst[22]                             ; 2       ;
; tgen:u_tgen|cnt_clk_grst[23]                             ; 2       ;
; tgen:u_tgen|cnt_clk_grst[24]                             ; 2       ;
; tgen:u_tgen|cnt_clk_grst[25]                             ; 2       ;
; tgen:u_tgen|cnt_clk_grst[26]                             ; 2       ;
; tgen:u_tgen|cnt_clk_grst[27]                             ; 2       ;
; tgen:u_tgen|cnt_clk_grst[28]                             ; 2       ;
; tgen:u_tgen|cnt_clk_grst[29]                             ; 2       ;
; tgen:u_tgen|cnt_clk_grst[30]                             ; 2       ;
; tgen:u_tgen|cnt_clk_grst[31]                             ; 2       ;
; switch:u_switch|glf:u1_glf|s_in_d3                       ; 2       ;
; switch:u_switch|glf:u0_glf|s_in_d3                       ; 2       ;
; switch:u_switch|glf:u3_glf|s_in_d3                       ; 2       ;
; switch:u_switch|glf:u2_glf|s_in_d3                       ; 2       ;
; switch:u_switch|len_pwr_timer~1                          ; 2       ;
; switch:u_switch|timer:u1_timer|Equal5~4                  ; 2       ;
; switch:u_switch|timer:u0_timer|Equal5~4                  ; 2       ;
; uart:u_uart|rData~52                                     ; 2       ;
; uart:u_uart|rData~45                                     ; 2       ;
; uart:u_uart|Equal7~0                                     ; 2       ;
; uart:u_uart|rData[7]~27                                  ; 2       ;
; uart:u_uart|rData[7]~25                                  ; 2       ;
; uart:u_uart|rData~18                                     ; 2       ;
; uart:u_uart|Selector5~1                                  ; 2       ;
; uart:u_uart|rData~15                                     ; 2       ;
; lcd_display:u_lcd_display|data_reg~15                    ; 2       ;
; lcd_display:u_lcd_display|data_reg[5]~14                 ; 2       ;
; lcd_display:u_lcd_display|mem~8                          ; 2       ;
; lcd_display:u_lcd_display|mem~6                          ; 2       ;
; lcd_display:u_lcd_display|Equal2~1                       ; 2       ;
; lcd_display:u_lcd_display|mem~4                          ; 2       ;
; lcd_display:u_lcd_display|WideNor0~5                     ; 2       ;
; lcd_display:u_lcd_display|p_back.idle                    ; 2       ;
; lcd_display:u_lcd_display|Selector56~1                   ; 2       ;
; lcd_display:u_lcd_display|Selector28~0                   ; 2       ;
; lcd_display:u_lcd_display|Equal7~0                       ; 2       ;
; lcd_display:u_lcd_display|p_back.disp_char               ; 2       ;
; lcd_display:u_lcd_display|p_back.clear_screen            ; 2       ;
; lcd_display:u_lcd_display|p2~16                          ; 2       ;
; lcd_display:u_lcd_display|Selector57~2                   ; 2       ;
; lcd_display:u_lcd_display|Equal28~1                      ; 2       ;
; lcd_display:u_lcd_display|Equal28~0                      ; 2       ;
; tgen:u_tgen|cs_ctrl.IDLE                                 ; 2       ;
; tgen:u_tgen|g_data[1]~1                                  ; 2       ;
; tgen:u_tgen|flag_pch~3                                   ; 2       ;
; tgen:u_tgen|cnt_vdiv64[0]                                ; 2       ;
; tgen:u_tgen|cnt_vdiv64[3]                                ; 2       ;
; tgen:u_tgen|cnt_vdiv64[1]                                ; 2       ;
; tgen:u_tgen|cnt_vdiv64[2]                                ; 2       ;
; tgen:u_tgen|cnt_vdiv64[4]                                ; 2       ;
; tgen:u_tgen|cnt_vdiv64[6]                                ; 2       ;
; tgen:u_tgen|cnt_vdiv64[7]                                ; 2       ;
; tgen:u_tgen|cnt_vdiv64[5]                                ; 2       ;
; tgen:u_tgen|ckh2~5                                       ; 2       ;
; tgen:u_tgen|always21~15                                  ; 2       ;
; tgen:u_tgen|always21~11                                  ; 2       ;
; tgen:u_tgen|always22~3                                   ; 2       ;
; tgen:u_tgen|always21~10                                  ; 2       ;
; tgen:u_tgen|always21~7                                   ; 2       ;
; tgen:u_tgen|always21~4                                   ; 2       ;
; tgen:u_tgen|Equal12~1                                    ; 2       ;
; tgen:u_tgen|Equal24~0                                    ; 2       ;
; tgen:u_tgen|ckv2_L_pre~3                                 ; 2       ;
; tgen:u_tgen|Equal21~0                                    ; 2       ;
; tgen:u_tgen|always21~3                                   ; 2       ;
; tgen:u_tgen|always21~2                                   ; 2       ;
; tgen:u_tgen|ckv2_R_pre~7                                 ; 2       ;
; tgen:u_tgen|Equal27~0                                    ; 2       ;
; tgen:u_tgen|ckv2_R_pre~6                                 ; 2       ;
; tgen:u_tgen|ckv2_R_pre~2                                 ; 2       ;
; tgen:u_tgen|Equal46~3                                    ; 2       ;
; tgen:u_tgen|stv~4                                        ; 2       ;
; tgen:u_tgen|ckv4_R_pre~0                                 ; 2       ;
; switch:u_switch|glf:u2_glf|s_out                         ; 2       ;
; switch:u_switch|timer:u1_timer|Equal6~5                  ; 2       ;
; switch:u_switch|timer:u1_timer|Equal6~3                  ; 2       ;
; switch:u_switch|timer:u1_timer|Equal6~2                  ; 2       ;
; switch:u_switch|timer:u0_timer|Add0~2                    ; 2       ;
; switch:u_switch|timer:u0_timer|Equal6~1                  ; 2       ;
; switch:u_switch|timer:u0_timer|Add0~0                    ; 2       ;
; switch:u_switch|len_lock_timer[6]                        ; 2       ;
; switch:u_switch|timer:u0_timer|Equal6~0                  ; 2       ;
; switch:u_switch|timer:u0_timer|LessThan1~2               ; 2       ;
; switch:u_switch|len_lock_timer[11]                       ; 2       ;
; switch:u_switch|timer:u0_timer|LessThan1~0               ; 2       ;
; clkrst:u_clkrst|rst_n_inclk                              ; 2       ;
; tx_module:u_tx_module|tx_rdy~2                           ; 2       ;
; tx_module:u_tx_module|Equal1~2                           ; 2       ;
; tx_module:u_tx_module|rx_flag_test2                      ; 2       ;
; lcd_display:u_lcd_display|cnt2[3]                        ; 2       ;
; tgen:u_tgen|da4_din~66                                   ; 2       ;
; tgen:u_tgen|da4_din~64                                   ; 2       ;
; tgen:u_tgen|da4_din[7]~49                                ; 2       ;
; tgen:u_tgen|da4_din[3]~34                                ; 2       ;
; tgen:u_tgen|da1_din~78                                   ; 2       ;
; tgen:u_tgen|da1_din~76                                   ; 2       ;
; tgen:u_tgen|Add16~5                                      ; 2       ;
; tgen:u_tgen|Add15~5                                      ; 2       ;
; tgen:u_tgen|Add17~5                                      ; 2       ;
; tgen:u_tgen|Add16~4                                      ; 2       ;
; tgen:u_tgen|Add17~4                                      ; 2       ;
; tgen:u_tgen|Add16~3                                      ; 2       ;
; tgen:u_tgen|Add15~3                                      ; 2       ;
; tgen:u_tgen|Add17~3                                      ; 2       ;
; tgen:u_tgen|da1_din~69                                   ; 2       ;
; tgen:u_tgen|da1_din[7]~66                                ; 2       ;
; tgen:u_tgen|da1_din~54                                   ; 2       ;
; tgen:u_tgen|da1_din~52                                   ; 2       ;
; tgen:u_tgen|da1_din[3]~43                                ; 2       ;
; tgen:u_tgen|Add17~1                                      ; 2       ;
; tgen:u_tgen|Add16~1                                      ; 2       ;
; tgen:u_tgen|Add16~0                                      ; 2       ;
; tgen:u_tgen|Add15~0                                      ; 2       ;
; tgen:u_tgen|Add17~0                                      ; 2       ;
; tgen:u_tgen|da1_din~33                                   ; 2       ;
; tgen:u_tgen|da1_din[0]~28                                ; 2       ;
; tgen:u_tgen|Equal51~0                                    ; 2       ;
; tgen:u_tgen|Equal9~1                                     ; 2       ;
; tgen:u_tgen|Equal9~0                                     ; 2       ;
; tgen:u_tgen|da4_din[0]~21                                ; 2       ;
; tgen:u_tgen|always13~3                                   ; 2       ;
; tgen:u_tgen|Equal43~0                                    ; 2       ;
; tgen:u_tgen|u2d                                          ; 2       ;
; tgen:u_tgen|ckv4_L~0                                     ; 2       ;
; tgen:u_tgen|ckv3_L~0                                     ; 2       ;
; tgen:u_tgen|ckv2_L~0                                     ; 2       ;
; tgen:u_tgen|ckv1_L~0                                     ; 2       ;
; tgen:u_tgen|smp_dis_sn[4]                                ; 2       ;
; tgen:u_tgen|smp_dis_sn[5]                                ; 2       ;
; tgen:u_tgen|smp_dis_sn[6]                                ; 2       ;
; switch:u_switch|Equal2~0                                 ; 2       ;
; switch:u_switch|Equal4~0                                 ; 2       ;
; switch:u_switch|timer:u0_timer|tpulse                    ; 2       ;
; tx_module:u_tx_module|Add2~0                             ; 2       ;
; tx_module:u_tx_module|Mux0~3                             ; 2       ;
; tx_module:u_tx_module|Mux0~1                             ; 2       ;
; tx_module:u_tx_module|Add1~0                             ; 2       ;
; lcd_display:u_lcd_display|lcd_din                        ; 2       ;
; lcd_display:u_lcd_display|lcd_dc                         ; 2       ;
; switch:u_switch|FPGA_LED_Test                            ; 2       ;
; lcd_display:u_lcd_display|data_reg[2]                    ; 2       ;
; switch:u_switch|glf:u1_glf|timer:u1_timer|cnt_clk[15]    ; 2       ;
; switch:u_switch|glf:u1_glf|timer:u1_timer|cnt_clk[14]    ; 2       ;
; switch:u_switch|glf:u1_glf|timer:u1_timer|cnt_clk[13]    ; 2       ;
; switch:u_switch|glf:u1_glf|timer:u1_timer|cnt_clk[12]    ; 2       ;
; switch:u_switch|glf:u1_glf|timer:u1_timer|cnt_clk[11]    ; 2       ;
; switch:u_switch|glf:u1_glf|timer:u1_timer|cnt_clk[10]    ; 2       ;
; switch:u_switch|glf:u1_glf|timer:u1_timer|cnt_clk[9]     ; 2       ;
; switch:u_switch|glf:u1_glf|timer:u1_timer|cnt_clk[8]     ; 2       ;
; switch:u_switch|glf:u1_glf|timer:u1_timer|cnt_clk[7]     ; 2       ;
; switch:u_switch|glf:u1_glf|timer:u1_timer|cnt_clk[6]     ; 2       ;
; switch:u_switch|glf:u1_glf|timer:u1_timer|cnt_clk[5]     ; 2       ;
; switch:u_switch|glf:u1_glf|timer:u1_timer|cnt_clk[4]     ; 2       ;
; switch:u_switch|glf:u1_glf|timer:u1_timer|cnt_clk[0]     ; 2       ;
; switch:u_switch|glf:u1_glf|timer:u1_timer|cnt_clk[3]     ; 2       ;
; switch:u_switch|glf:u1_glf|timer:u1_timer|cnt_clk[2]     ; 2       ;
; switch:u_switch|glf:u1_glf|timer:u1_timer|cnt_clk[1]     ; 2       ;
; switch:u_switch|glf:u0_glf|timer:u1_timer|cnt_clk[15]    ; 2       ;
; switch:u_switch|glf:u0_glf|timer:u1_timer|cnt_clk[14]    ; 2       ;
; switch:u_switch|glf:u0_glf|timer:u1_timer|cnt_clk[13]    ; 2       ;
; switch:u_switch|glf:u0_glf|timer:u1_timer|cnt_clk[12]    ; 2       ;
; switch:u_switch|glf:u0_glf|timer:u1_timer|cnt_clk[11]    ; 2       ;
; switch:u_switch|glf:u0_glf|timer:u1_timer|cnt_clk[10]    ; 2       ;
; switch:u_switch|glf:u0_glf|timer:u1_timer|cnt_clk[9]     ; 2       ;
; switch:u_switch|glf:u0_glf|timer:u1_timer|cnt_clk[8]     ; 2       ;
; switch:u_switch|glf:u0_glf|timer:u1_timer|cnt_clk[7]     ; 2       ;
; switch:u_switch|glf:u0_glf|timer:u1_timer|cnt_clk[6]     ; 2       ;
; switch:u_switch|glf:u0_glf|timer:u1_timer|cnt_clk[5]     ; 2       ;
; switch:u_switch|glf:u0_glf|timer:u1_timer|cnt_clk[4]     ; 2       ;
; switch:u_switch|glf:u0_glf|timer:u1_timer|cnt_clk[0]     ; 2       ;
; switch:u_switch|glf:u0_glf|timer:u1_timer|cnt_clk[3]     ; 2       ;
; switch:u_switch|glf:u0_glf|timer:u1_timer|cnt_clk[2]     ; 2       ;
; switch:u_switch|glf:u0_glf|timer:u1_timer|cnt_clk[1]     ; 2       ;
; switch:u_switch|glf:u3_glf|timer:u1_timer|cnt_clk[15]    ; 2       ;
; switch:u_switch|glf:u3_glf|timer:u1_timer|cnt_clk[14]    ; 2       ;
; switch:u_switch|glf:u3_glf|timer:u1_timer|cnt_clk[13]    ; 2       ;
; switch:u_switch|glf:u3_glf|timer:u1_timer|cnt_clk[12]    ; 2       ;
; switch:u_switch|glf:u3_glf|timer:u1_timer|cnt_clk[11]    ; 2       ;
; switch:u_switch|glf:u3_glf|timer:u1_timer|cnt_clk[10]    ; 2       ;
; switch:u_switch|glf:u3_glf|timer:u1_timer|cnt_clk[9]     ; 2       ;
; switch:u_switch|glf:u3_glf|timer:u1_timer|cnt_clk[8]     ; 2       ;
; switch:u_switch|glf:u3_glf|timer:u1_timer|cnt_clk[7]     ; 2       ;
; switch:u_switch|glf:u3_glf|timer:u1_timer|cnt_clk[6]     ; 2       ;
; switch:u_switch|glf:u3_glf|timer:u1_timer|cnt_clk[5]     ; 2       ;
; switch:u_switch|glf:u3_glf|timer:u1_timer|cnt_clk[4]     ; 2       ;
; switch:u_switch|glf:u3_glf|timer:u1_timer|cnt_clk[0]     ; 2       ;
; switch:u_switch|glf:u3_glf|timer:u1_timer|cnt_clk[3]     ; 2       ;
; switch:u_switch|glf:u3_glf|timer:u1_timer|cnt_clk[2]     ; 2       ;
; switch:u_switch|glf:u3_glf|timer:u1_timer|cnt_clk[1]     ; 2       ;
; switch:u_switch|glf:u2_glf|timer:u1_timer|cnt_clk[15]    ; 2       ;
; switch:u_switch|glf:u2_glf|timer:u1_timer|cnt_clk[14]    ; 2       ;
; switch:u_switch|glf:u2_glf|timer:u1_timer|cnt_clk[13]    ; 2       ;
; switch:u_switch|glf:u2_glf|timer:u1_timer|cnt_clk[12]    ; 2       ;
; switch:u_switch|glf:u2_glf|timer:u1_timer|cnt_clk[11]    ; 2       ;
; switch:u_switch|glf:u2_glf|timer:u1_timer|cnt_clk[10]    ; 2       ;
; switch:u_switch|glf:u2_glf|timer:u1_timer|cnt_clk[9]     ; 2       ;
; switch:u_switch|glf:u2_glf|timer:u1_timer|cnt_clk[8]     ; 2       ;
; switch:u_switch|glf:u2_glf|timer:u1_timer|cnt_clk[7]     ; 2       ;
; switch:u_switch|glf:u2_glf|timer:u1_timer|cnt_clk[6]     ; 2       ;
; switch:u_switch|glf:u2_glf|timer:u1_timer|cnt_clk[5]     ; 2       ;
; switch:u_switch|glf:u2_glf|timer:u1_timer|cnt_clk[4]     ; 2       ;
; switch:u_switch|glf:u2_glf|timer:u1_timer|cnt_clk[0]     ; 2       ;
; switch:u_switch|glf:u2_glf|timer:u1_timer|cnt_clk[3]     ; 2       ;
; switch:u_switch|glf:u2_glf|timer:u1_timer|cnt_clk[2]     ; 2       ;
; switch:u_switch|glf:u2_glf|timer:u1_timer|cnt_clk[1]     ; 2       ;
; switch:u_switch|glf:u1_glf|timer:u1_timer|cnt_us[15]     ; 2       ;
; switch:u_switch|glf:u1_glf|timer:u1_timer|cnt_us[14]     ; 2       ;
; switch:u_switch|glf:u1_glf|timer:u1_timer|cnt_us[13]     ; 2       ;
; switch:u_switch|glf:u1_glf|timer:u1_timer|cnt_us[12]     ; 2       ;
; switch:u_switch|glf:u1_glf|timer:u1_timer|cnt_us[9]      ; 2       ;
; switch:u_switch|glf:u1_glf|timer:u1_timer|cnt_us[8]      ; 2       ;
; switch:u_switch|glf:u1_glf|timer:u1_timer|cnt_us[11]     ; 2       ;
; switch:u_switch|glf:u1_glf|timer:u1_timer|cnt_us[10]     ; 2       ;
; switch:u_switch|glf:u1_glf|timer:u1_timer|cnt_us[7]      ; 2       ;
; switch:u_switch|glf:u1_glf|timer:u1_timer|cnt_us[6]      ; 2       ;
; switch:u_switch|glf:u1_glf|timer:u1_timer|cnt_us[5]      ; 2       ;
; switch:u_switch|glf:u1_glf|timer:u1_timer|cnt_us[4]      ; 2       ;
; switch:u_switch|glf:u1_glf|timer:u1_timer|cnt_us[2]      ; 2       ;
; switch:u_switch|glf:u1_glf|timer:u1_timer|cnt_us[1]      ; 2       ;
; switch:u_switch|glf:u1_glf|timer:u1_timer|cnt_us[0]      ; 2       ;
; switch:u_switch|glf:u1_glf|timer:u1_timer|cnt_us[3]      ; 2       ;
; switch:u_switch|glf:u0_glf|timer:u1_timer|cnt_us[15]     ; 2       ;
; switch:u_switch|glf:u0_glf|timer:u1_timer|cnt_us[14]     ; 2       ;
; switch:u_switch|glf:u0_glf|timer:u1_timer|cnt_us[13]     ; 2       ;
; switch:u_switch|glf:u0_glf|timer:u1_timer|cnt_us[12]     ; 2       ;
; switch:u_switch|glf:u0_glf|timer:u1_timer|cnt_us[9]      ; 2       ;
; switch:u_switch|glf:u0_glf|timer:u1_timer|cnt_us[8]      ; 2       ;
; switch:u_switch|glf:u0_glf|timer:u1_timer|cnt_us[11]     ; 2       ;
; switch:u_switch|glf:u0_glf|timer:u1_timer|cnt_us[10]     ; 2       ;
; switch:u_switch|glf:u0_glf|timer:u1_timer|cnt_us[7]      ; 2       ;
; switch:u_switch|glf:u0_glf|timer:u1_timer|cnt_us[6]      ; 2       ;
; switch:u_switch|glf:u0_glf|timer:u1_timer|cnt_us[5]      ; 2       ;
; switch:u_switch|glf:u0_glf|timer:u1_timer|cnt_us[4]      ; 2       ;
; switch:u_switch|glf:u0_glf|timer:u1_timer|cnt_us[2]      ; 2       ;
; switch:u_switch|glf:u0_glf|timer:u1_timer|cnt_us[1]      ; 2       ;
; switch:u_switch|glf:u0_glf|timer:u1_timer|cnt_us[0]      ; 2       ;
; switch:u_switch|glf:u0_glf|timer:u1_timer|cnt_us[3]      ; 2       ;
; switch:u_switch|glf:u3_glf|timer:u1_timer|cnt_us[15]     ; 2       ;
; switch:u_switch|glf:u3_glf|timer:u1_timer|cnt_us[14]     ; 2       ;
; switch:u_switch|glf:u3_glf|timer:u1_timer|cnt_us[13]     ; 2       ;
; switch:u_switch|glf:u3_glf|timer:u1_timer|cnt_us[12]     ; 2       ;
; switch:u_switch|glf:u3_glf|timer:u1_timer|cnt_us[9]      ; 2       ;
; switch:u_switch|glf:u3_glf|timer:u1_timer|cnt_us[8]      ; 2       ;
; switch:u_switch|glf:u3_glf|timer:u1_timer|cnt_us[11]     ; 2       ;
; switch:u_switch|glf:u3_glf|timer:u1_timer|cnt_us[10]     ; 2       ;
; switch:u_switch|glf:u3_glf|timer:u1_timer|cnt_us[7]      ; 2       ;
; switch:u_switch|glf:u3_glf|timer:u1_timer|cnt_us[6]      ; 2       ;
; switch:u_switch|glf:u3_glf|timer:u1_timer|cnt_us[5]      ; 2       ;
; switch:u_switch|glf:u3_glf|timer:u1_timer|cnt_us[4]      ; 2       ;
; switch:u_switch|glf:u3_glf|timer:u1_timer|cnt_us[2]      ; 2       ;
; switch:u_switch|glf:u3_glf|timer:u1_timer|cnt_us[1]      ; 2       ;
; switch:u_switch|glf:u3_glf|timer:u1_timer|cnt_us[0]      ; 2       ;
; switch:u_switch|glf:u3_glf|timer:u1_timer|cnt_us[3]      ; 2       ;
; switch:u_switch|glf:u2_glf|timer:u1_timer|cnt_us[15]     ; 2       ;
; switch:u_switch|glf:u2_glf|timer:u1_timer|cnt_us[14]     ; 2       ;
; switch:u_switch|glf:u2_glf|timer:u1_timer|cnt_us[13]     ; 2       ;
; switch:u_switch|glf:u2_glf|timer:u1_timer|cnt_us[12]     ; 2       ;
; switch:u_switch|glf:u2_glf|timer:u1_timer|cnt_us[9]      ; 2       ;
; switch:u_switch|glf:u2_glf|timer:u1_timer|cnt_us[8]      ; 2       ;
; switch:u_switch|glf:u2_glf|timer:u1_timer|cnt_us[11]     ; 2       ;
; switch:u_switch|glf:u2_glf|timer:u1_timer|cnt_us[10]     ; 2       ;
; switch:u_switch|glf:u2_glf|timer:u1_timer|cnt_us[7]      ; 2       ;
; switch:u_switch|glf:u2_glf|timer:u1_timer|cnt_us[6]      ; 2       ;
; switch:u_switch|glf:u2_glf|timer:u1_timer|cnt_us[5]      ; 2       ;
; switch:u_switch|glf:u2_glf|timer:u1_timer|cnt_us[4]      ; 2       ;
; switch:u_switch|glf:u2_glf|timer:u1_timer|cnt_us[2]      ; 2       ;
; switch:u_switch|glf:u2_glf|timer:u1_timer|cnt_us[1]      ; 2       ;
; switch:u_switch|glf:u2_glf|timer:u1_timer|cnt_us[0]      ; 2       ;
; switch:u_switch|glf:u2_glf|timer:u1_timer|cnt_us[3]      ; 2       ;
; switch:u_switch|timer:u1_timer|cnt_clk[15]               ; 2       ;
; switch:u_switch|timer:u1_timer|cnt_clk[14]               ; 2       ;
; switch:u_switch|timer:u1_timer|cnt_clk[13]               ; 2       ;
; switch:u_switch|timer:u1_timer|cnt_clk[12]               ; 2       ;
; switch:u_switch|timer:u1_timer|cnt_clk[11]               ; 2       ;
; switch:u_switch|timer:u1_timer|cnt_clk[10]               ; 2       ;
; switch:u_switch|timer:u1_timer|cnt_clk[9]                ; 2       ;
; switch:u_switch|timer:u1_timer|cnt_clk[8]                ; 2       ;
; switch:u_switch|timer:u1_timer|cnt_clk[7]                ; 2       ;
; switch:u_switch|timer:u1_timer|cnt_clk[6]                ; 2       ;
; switch:u_switch|timer:u1_timer|cnt_clk[5]                ; 2       ;
; switch:u_switch|timer:u1_timer|cnt_clk[4]                ; 2       ;
; switch:u_switch|timer:u1_timer|cnt_clk[0]                ; 2       ;
; switch:u_switch|timer:u1_timer|cnt_clk[3]                ; 2       ;
; switch:u_switch|timer:u1_timer|cnt_clk[2]                ; 2       ;
; switch:u_switch|timer:u1_timer|cnt_clk[1]                ; 2       ;
; switch:u_switch|timer:u0_timer|cnt_clk[15]               ; 2       ;
; switch:u_switch|timer:u0_timer|cnt_clk[14]               ; 2       ;
; switch:u_switch|timer:u0_timer|cnt_clk[13]               ; 2       ;
; switch:u_switch|timer:u0_timer|cnt_clk[12]               ; 2       ;
; switch:u_switch|timer:u0_timer|cnt_clk[11]               ; 2       ;
; switch:u_switch|timer:u0_timer|cnt_clk[10]               ; 2       ;
; switch:u_switch|timer:u0_timer|cnt_clk[9]                ; 2       ;
; switch:u_switch|timer:u0_timer|cnt_clk[8]                ; 2       ;
; switch:u_switch|timer:u0_timer|cnt_clk[7]                ; 2       ;
; switch:u_switch|timer:u0_timer|cnt_clk[6]                ; 2       ;
; switch:u_switch|timer:u0_timer|cnt_clk[5]                ; 2       ;
; switch:u_switch|timer:u0_timer|cnt_clk[4]                ; 2       ;
; switch:u_switch|timer:u0_timer|cnt_clk[0]                ; 2       ;
; switch:u_switch|timer:u0_timer|cnt_clk[3]                ; 2       ;
; switch:u_switch|timer:u0_timer|cnt_clk[2]                ; 2       ;
; switch:u_switch|timer:u0_timer|cnt_clk[1]                ; 2       ;
; switch:u_switch|timer:u1_timer|cnt_us[15]                ; 2       ;
; switch:u_switch|timer:u1_timer|cnt_us[14]                ; 2       ;
; switch:u_switch|timer:u1_timer|cnt_us[13]                ; 2       ;
; switch:u_switch|timer:u1_timer|cnt_us[12]                ; 2       ;
; switch:u_switch|timer:u1_timer|cnt_us[9]                 ; 2       ;
; switch:u_switch|timer:u1_timer|cnt_us[8]                 ; 2       ;
; switch:u_switch|timer:u1_timer|cnt_us[11]                ; 2       ;
; switch:u_switch|timer:u1_timer|cnt_us[10]                ; 2       ;
; switch:u_switch|timer:u1_timer|cnt_us[7]                 ; 2       ;
; switch:u_switch|timer:u1_timer|cnt_us[6]                 ; 2       ;
; switch:u_switch|timer:u1_timer|cnt_us[5]                 ; 2       ;
; switch:u_switch|timer:u1_timer|cnt_us[4]                 ; 2       ;
; switch:u_switch|timer:u1_timer|cnt_us[2]                 ; 2       ;
; switch:u_switch|timer:u1_timer|cnt_us[1]                 ; 2       ;
; switch:u_switch|timer:u1_timer|cnt_us[0]                 ; 2       ;
; switch:u_switch|timer:u1_timer|cnt_us[3]                 ; 2       ;
; switch:u_switch|timer:u0_timer|cnt_us[15]                ; 2       ;
; switch:u_switch|timer:u0_timer|cnt_us[14]                ; 2       ;
; switch:u_switch|timer:u0_timer|cnt_us[13]                ; 2       ;
; switch:u_switch|timer:u0_timer|cnt_us[12]                ; 2       ;
; switch:u_switch|timer:u0_timer|cnt_us[9]                 ; 2       ;
; switch:u_switch|timer:u0_timer|cnt_us[8]                 ; 2       ;
; switch:u_switch|timer:u0_timer|cnt_us[11]                ; 2       ;
; switch:u_switch|timer:u0_timer|cnt_us[10]                ; 2       ;
; switch:u_switch|timer:u0_timer|cnt_us[7]                 ; 2       ;
; switch:u_switch|timer:u0_timer|cnt_us[6]                 ; 2       ;
; switch:u_switch|timer:u0_timer|cnt_us[5]                 ; 2       ;
; switch:u_switch|timer:u0_timer|cnt_us[4]                 ; 2       ;
; switch:u_switch|timer:u0_timer|cnt_us[2]                 ; 2       ;
; switch:u_switch|timer:u0_timer|cnt_us[1]                 ; 2       ;
; switch:u_switch|timer:u0_timer|cnt_us[0]                 ; 2       ;
; switch:u_switch|timer:u0_timer|cnt_us[3]                 ; 2       ;
; lcd_display:u_lcd_display|cnt[0]                         ; 2       ;
; lcd_display:u_lcd_display|data_reg[6]                    ; 2       ;
; lcd_display:u_lcd_display|p.clk_h                        ; 2       ;
; tgen:u_tgen|num_vdiv64[4]                                ; 2       ;
; tgen:u_tgen|num_vdiv64[3]                                ; 2       ;
; tgen:u_tgen|num_vdiv64[5]                                ; 2       ;
; tgen:u_tgen|num_vdiv64[2]                                ; 2       ;
; tgen:u_tgen|num_vdiv64[1]                                ; 2       ;
; tgen:u_tgen|Add9~10                                      ; 2       ;
; switch:u_switch|timer:u0_timer|cnt_ms[15]                ; 2       ;
; switch:u_switch|timer:u0_timer|cnt_ms[14]                ; 2       ;
; switch:u_switch|timer:u0_timer|cnt_ms[13]                ; 2       ;
; switch:u_switch|timer:u0_timer|cnt_ms[12]                ; 2       ;
; tx_module:u_tx_module|bps_cnt[15]                        ; 2       ;
; tx_module:u_tx_module|bps_cnt[14]                        ; 2       ;
; tx_module:u_tx_module|bps_cnt[13]                        ; 2       ;
; tx_module:u_tx_module|bps_cnt[12]                        ; 2       ;
; tx_module:u_tx_module|bps_cnt[11]                        ; 2       ;
; tx_module:u_tx_module|bps_cnt[9]                         ; 2       ;
; tx_module:u_tx_module|bps_cnt[6]                         ; 2       ;
; tx_module:u_tx_module|bps_cnt[5]                         ; 2       ;
; tx_module:u_tx_module|bps_cnt[1]                         ; 2       ;
; tx_module:u_tx_module|bps_cnt[0]                         ; 2       ;
; lcd_display:u_lcd_display|cnt3[15]                       ; 2       ;
; lcd_display:u_lcd_display|cnt3[14]                       ; 2       ;
; lcd_display:u_lcd_display|cnt3[13]                       ; 2       ;
; lcd_display:u_lcd_display|cnt3[12]                       ; 2       ;
; lcd_display:u_lcd_display|cnt3[11]                       ; 2       ;
; lcd_display:u_lcd_display|cnt3[10]                       ; 2       ;
; lcd_display:u_lcd_display|cnt3[9]                        ; 2       ;
; lcd_display:u_lcd_display|cnt3[8]                        ; 2       ;
; lcd_display:u_lcd_display|cnt3[7]                        ; 2       ;
; lcd_display:u_lcd_display|cnt3[6]                        ; 2       ;
; lcd_display:u_lcd_display|cnt3[5]                        ; 2       ;
; tgen:u_tgen|da4_din[4]~3                                 ; 2       ;
; tgen:u_tgen|da4_din[1]~1                                 ; 2       ;
; tgen:u_tgen|ckh6                                         ; 2       ;
; tgen:u_tgen|ckh3                                         ; 2       ;
; tgen:u_tgen|ckh1                                         ; 2       ;
; tgen:u_tgen|stv                                          ; 2       ;
; lcd_display:u_lcd_display|lcd_ce                         ; 2       ;
; switch:u_switch|data_rty[12]~feeder                      ; 1       ;
; tgen:u_tgen|cs_ctrl.IDLE~feeder                          ; 1       ;
; switch:u_switch|len_lock_timer[9]~feeder                 ; 1       ;
; clkrst:u_clkrst|rst_n_sys_p1~feeder                      ; 1       ;
; tgen:u_tgen|da3_din[7]~feeder                            ; 1       ;
; tgen:u_tgen|da3_din[6]~feeder                            ; 1       ;
; tgen:u_tgen|da3_din[5]~feeder                            ; 1       ;
; tgen:u_tgen|da3_din[4]~feeder                            ; 1       ;
; tgen:u_tgen|da3_din[3]~feeder                            ; 1       ;
; tgen:u_tgen|da3_din[2]~feeder                            ; 1       ;
; tgen:u_tgen|da2_din[7]~feeder                            ; 1       ;
; tgen:u_tgen|da2_din[6]~feeder                            ; 1       ;
; tgen:u_tgen|da2_din[5]~feeder                            ; 1       ;
; tgen:u_tgen|da2_din[4]~feeder                            ; 1       ;
; tgen:u_tgen|da2_din[3]~feeder                            ; 1       ;
+----------------------------------------------------------+---------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 2,135 / 47,787 ( 4 % ) ;
; C16 interconnects           ; 37 / 1,804 ( 2 % )     ;
; C4 interconnects            ; 743 / 31,272 ( 2 % )   ;
; Direct links                ; 620 / 47,787 ( 1 % )   ;
; Global clocks               ; 2 / 20 ( 10 % )        ;
; Local interconnects         ; 1,362 / 15,408 ( 9 % ) ;
; R24 interconnects           ; 28 / 1,775 ( 2 % )     ;
; R4 interconnects            ; 846 / 41,310 ( 2 % )   ;
+-----------------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.38) ; Number of LABs  (Total = 156) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 13                            ;
; 2                                           ; 5                             ;
; 3                                           ; 2                             ;
; 4                                           ; 2                             ;
; 5                                           ; 9                             ;
; 6                                           ; 4                             ;
; 7                                           ; 1                             ;
; 8                                           ; 2                             ;
; 9                                           ; 3                             ;
; 10                                          ; 1                             ;
; 11                                          ; 1                             ;
; 12                                          ; 5                             ;
; 13                                          ; 6                             ;
; 14                                          ; 4                             ;
; 15                                          ; 8                             ;
; 16                                          ; 90                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.69) ; Number of LABs  (Total = 156) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 72                            ;
; 1 Clock                            ; 103                           ;
; 1 Clock enable                     ; 53                            ;
; 1 Sync. clear                      ; 26                            ;
; 1 Sync. load                       ; 7                             ;
; 2 Clock enables                    ; 1                             ;
; 2 Clocks                           ; 1                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 16.70) ; Number of LABs  (Total = 156) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 6                             ;
; 2                                            ; 10                            ;
; 3                                            ; 0                             ;
; 4                                            ; 4                             ;
; 5                                            ; 10                            ;
; 6                                            ; 1                             ;
; 7                                            ; 3                             ;
; 8                                            ; 1                             ;
; 9                                            ; 0                             ;
; 10                                           ; 1                             ;
; 11                                           ; 1                             ;
; 12                                           ; 3                             ;
; 13                                           ; 2                             ;
; 14                                           ; 4                             ;
; 15                                           ; 2                             ;
; 16                                           ; 33                            ;
; 17                                           ; 12                            ;
; 18                                           ; 7                             ;
; 19                                           ; 4                             ;
; 20                                           ; 7                             ;
; 21                                           ; 2                             ;
; 22                                           ; 5                             ;
; 23                                           ; 7                             ;
; 24                                           ; 2                             ;
; 25                                           ; 3                             ;
; 26                                           ; 0                             ;
; 27                                           ; 2                             ;
; 28                                           ; 3                             ;
; 29                                           ; 2                             ;
; 30                                           ; 2                             ;
; 31                                           ; 1                             ;
; 32                                           ; 16                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 7.51) ; Number of LABs  (Total = 156) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 29                            ;
; 2                                               ; 11                            ;
; 3                                               ; 6                             ;
; 4                                               ; 10                            ;
; 5                                               ; 11                            ;
; 6                                               ; 10                            ;
; 7                                               ; 7                             ;
; 8                                               ; 11                            ;
; 9                                               ; 9                             ;
; 10                                              ; 5                             ;
; 11                                              ; 9                             ;
; 12                                              ; 3                             ;
; 13                                              ; 2                             ;
; 14                                              ; 4                             ;
; 15                                              ; 2                             ;
; 16                                              ; 27                            ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 13.33) ; Number of LABs  (Total = 156) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 9                             ;
; 3                                            ; 9                             ;
; 4                                            ; 19                            ;
; 5                                            ; 4                             ;
; 6                                            ; 6                             ;
; 7                                            ; 6                             ;
; 8                                            ; 4                             ;
; 9                                            ; 6                             ;
; 10                                           ; 6                             ;
; 11                                           ; 3                             ;
; 12                                           ; 4                             ;
; 13                                           ; 2                             ;
; 14                                           ; 6                             ;
; 15                                           ; 2                             ;
; 16                                           ; 18                            ;
; 17                                           ; 4                             ;
; 18                                           ; 4                             ;
; 19                                           ; 3                             ;
; 20                                           ; 8                             ;
; 21                                           ; 1                             ;
; 22                                           ; 1                             ;
; 23                                           ; 4                             ;
; 24                                           ; 8                             ;
; 25                                           ; 4                             ;
; 26                                           ; 1                             ;
; 27                                           ; 1                             ;
; 28                                           ; 1                             ;
; 29                                           ; 0                             ;
; 30                                           ; 5                             ;
; 31                                           ; 3                             ;
; 32                                           ; 2                             ;
; 33                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 103       ; 0            ; 103       ; 0            ; 0            ; 103       ; 103       ; 0            ; 103       ; 103       ; 0            ; 95           ; 0            ; 0            ; 8            ; 0            ; 95           ; 8            ; 0            ; 0            ; 0            ; 95           ; 0            ; 0            ; 0            ; 0            ; 0            ; 103       ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 103          ; 0         ; 103          ; 103          ; 0         ; 0         ; 103          ; 0         ; 0         ; 103          ; 8            ; 103          ; 103          ; 95           ; 103          ; 8            ; 95           ; 103          ; 103          ; 103          ; 8            ; 103          ; 103          ; 103          ; 103          ; 103          ; 0         ; 103          ; 103          ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; sw5                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rxd                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; txd                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_LED_Test      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; en_p14v            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; en_n14v            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; en_gvddp           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; en_gvddn           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; en_vgh             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; en_vgl             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mux_en_Test1       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mux_en_Test2       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mux_en1            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mux_en2            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mux_en3            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mux_en4            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mux_1[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mux_1[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mux_2[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mux_2[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mux_3[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mux_3[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mux_4[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mux_4[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mux_5[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mux_5[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mux_6[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mux_6[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mux_7[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mux_7[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mux_8[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mux_8[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mux_9[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mux_9[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mux_10[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mux_10[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mux_11[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mux_11[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mux_12[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mux_12[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mux_13[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mux_13[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mux_14[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mux_14[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mux_Test1[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mux_Test1[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mux_Test2[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mux_Test2[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; da1_wr             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; da2_wr             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; da3_wr             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; da4_wr             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; da1_a[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; da1_a[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; da2_a[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; da2_a[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; da3_a[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; da3_a[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; da4_a[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; da4_a[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; da1_din[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; da1_din[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; da1_din[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; da1_din[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; da1_din[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; da1_din[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; da1_din[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; da1_din[7]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; da2_din[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; da2_din[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; da2_din[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; da2_din[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; da2_din[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; da2_din[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; da2_din[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; da2_din[7]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; da3_din[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; da3_din[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; da3_din[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; da3_din[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; da3_din[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; da3_din[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; da3_din[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; da3_din[7]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; da4_din[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; da4_din[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; da4_din[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; da4_din[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; da4_din[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; da4_din[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; da4_din[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; da4_din[7]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; L_RST              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; L_CE               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; L_DC               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; L_DIN              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; L_CLK              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk_in             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sw6                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sw3                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sw4                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sw1                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sw2                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; On                       ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP3C16Q240C8 for design "VT_Demo"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "clkrst:u_clkrst|mypll:u_mypll|altpll:altpll_component|mypll_altpll:auto_generated|pll1" as Cyclone III PLL type
    Info (15099): Implementing clock multiplication of 140, clock division of 27, and phase shift of 0 degrees (0 ps) for clkrst:u_clkrst|mypll:u_mypll|altpll:altpll_component|mypll_altpll:auto_generated|wire_pll1_clk[0] port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C25Q240C8 is compatible
    Info (176445): Device EP3C40Q240C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location 12
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location 14
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location 23
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location 24
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location 162
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (332012): Synopsys Design Constraints File file not found: 'VT_Demo.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clkrst:u_clkrst|mypll:u_mypll|altpll:altpll_component|mypll_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node clkrst:u_clkrst|rst_n_sys 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node lcd_display:u_lcd_display|lcd_clk
        Info (176357): Destination node lcd_display:u_lcd_display|lcd_dc
        Info (176357): Destination node tx_module:u_tx_module|txd
        Info (176357): Destination node lcd_display:u_lcd_display|lcd_ce
        Info (176357): Destination node tx_module:u_tx_module|bps_clk
        Info (176357): Destination node tx_module:u_tx_module|tx_flag
        Info (176357): Destination node lcd_display:u_lcd_display|p2.shift_data1
        Info (176357): Destination node lcd_display:u_lcd_display|p2.shift_data
        Info (176357): Destination node lcd_display:u_lcd_display|p2.set_xy
        Info (176357): Destination node lcd_display:u_lcd_display|p.clk_h
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:03
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:03
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 8% of the available device resources in the region that extends from location X21_Y10 to location X30_Y19
Info (170194): Fitter routing operations ending: elapsed time is 00:00:04
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 1.72 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Info (144001): Generated suppressed messages file D:/2.6VT/VT_FPGA/output_files/VT_Demo.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 716 megabytes
    Info: Processing ended: Thu Dec 20 11:53:46 2018
    Info: Elapsed time: 00:00:18
    Info: Total CPU time (on all processors): 00:00:18


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/2.6VT/VT_FPGA/output_files/VT_Demo.fit.smsg.


