# Projeto SAD (Sum of Absolute Differences)

## Introdu√ß√£o

Este projeto implementa o circuito **SAD (Sum of Absolute Differences)** utilizando a linguagem de descri√ß√£o de hardware **VHDL**. O circuito √© respons√°vel por calcular a soma das diferen√ßas absolutas entre dois blocos de amostras, com suporte √† parametriza√ß√£o por meio de generics.

Trata-se de um exerc√≠cio da disciplina INE5406 ‚Äì Sistemas Digitais, realizado em dupla e com foco em t√©cnicas de paralelismo, controle sequencial e design parametriz√°vel.

---

## Descri√ß√£o do Projeto

O circuito SAD √© composto por dois blocos principais:

- **BO (Bloco Operativo)**: realiza o c√°lculo das diferen√ßas absolutas e soma parcial.
- **BC (Bloco de Controle)**: gerencia os sinais de controle e temporiza√ß√£o via uma m√°quina de estados finita (FSM).
- **Top-Level**: instancia e interconecta os blocos BO e BC.

### Parametriza√ß√£o via Generic

Este projeto foi projetado de forma **parametriz√°vel**, com uso obrigat√≥rio do generic:

- `bits_per_sample` ‚Äì Define o n√∫mero de bits utilizados para representar cada amostra.  
  ‚úÖ **Este par√¢metro foi implementado e testado.**

Outros generics utilizados incluem:

- `samples_per_block` ‚Äì N√∫mero de amostras por bloco.
- `parallel_samples` ‚Äì N√∫mero de amostras processadas em paralelo.

Essa parametriza√ß√£o permite adaptar o circuito para diferentes precis√µes e quantidades de dados sem modificar a estrutura interna dos componentes.

---

## Estrutura do Projeto

A organiza√ß√£o do projeto segue a separa√ß√£o por componentes e pacotes reutiliz√°veis:
```
sad/
‚îú‚îÄ‚îÄ sad.vhdl                  # M√≥dulo top-level: instancia e interconecta BO e BC
‚îú‚îÄ‚îÄ sad_bo.vhdl               # Bloco Operativo
‚îú‚îÄ‚îÄ sad_bc.vhdl               # Bloco de Controle
‚îú‚îÄ‚îÄ sad_pack.vhdl             # Pacote com fun√ß√µes utilit√°rias
‚îú‚îÄ‚îÄ absolute_difference.vhdl  # M√≥dulo que calcula a diferen√ßa absoluta entre duas amostras
‚îú‚îÄ‚îÄ mux_2to1.vhdl             # Multiplexador 2 para 1
‚îú‚îÄ‚îÄ signed_subtractor.vhdl    # Subtrator com suporte a sinal
‚îú‚îÄ‚îÄ unsigned_adder.vhdl       # Somador gen√©rico para inteiros sem sinal
‚îú‚îÄ‚îÄ unsigned_register.vhdl    # Registrador para armazenar valores intermedi√°rios
‚îú‚îÄ‚îÄ sad.qpf                   # Arquivo de projeto do Quartus (Project File)
‚îú‚îÄ‚îÄ sad.qsf                   # Arquivo de configura√ß√£o do projeto Quartus
‚îú‚îÄ‚îÄ resultados.json           # Arquivo com resumo dos Resultados de s√≠ntese
‚îî‚îÄ‚îÄ README.md                 # Documenta√ß√£o do projeto

```

---

## Simula√ß√£o e Verifica√ß√£o

A simula√ß√£o foi realizada para verificar:

- Corretude do c√°lculo de diferen√ßas absolutas
- Temporiza√ß√£o dos sinais de controle
- Parametriza√ß√£o correta via generics

---

## Implementa√ß√£o no Quartus

### Ambiente

- **Sistema Operacional**: Ubuntu 16.04.1 LTS
- **Quartus**: Intel Quartus Prime (vers√£o compat√≠vel)
- **Fam√≠lia FPGA**: Cyclone II
- **Dispositivo Alvo**: EP2C5AF256A7

### Utiliza√ß√£o de Recursos

- **Fun√ß√µes combinacionais**: 51
- **Registradores l√≥gicos dedicados**: 57
- **Total de pinos utilizados**: 41

### Desempenho

- **Fmax**: 164.02 MHz

---

## Dupla

| Nome Completo                             | Matr√≠cula   |
|-------------------------------------------|-------------|
| Vitor Luiz Paz Roseno da Silva            | 20202147    |
| Carlos Benedito Hayden de Albuquerque Jr | 23100455    |

---

## Conclus√£o

O projeto SAD foi conclu√≠do com sucesso, atendendo aos requisitos de parametriza√ß√£o e organiza√ß√£o modular. A utiliza√ß√£o do `generic bits_per_sample` foi fundamental para garantir flexibilidade e reuso do c√≥digo, permitindo adaptar o circuito para diferentes resolu√ß√µes de amostras com facilidade.

A s√≠ntese no Quartus demonstrou um uso eficiente dos recursos da FPGA Cyclone II e desempenho satisfat√≥rio, alcan√ßando mais de 160 MHz de Fmax. O projeto foi validado por simula√ß√µes e preparado para implementa√ß√£o f√≠sica.

---

## Poss√≠veis Melhorias Futuras

- Adi√ß√£o de suporte a entrada serial (amostras via shift registers)
- Uso de pipeline no bloco operativo para maior throughput
- Interface com mem√≥ria RAM externa para processar blocos maiores

---

## üìÑ Licen√ßa

Projeto acad√™mico ‚Äì uso restrito √† disciplina INE5406 ‚Äì UFSC.
