Report Timing report for lab1
Wed Feb  7 02:15:37 2024
Quartus Prime Version 23.4.0 Build 79 11/22/2023 SC Pro Edition


---------------------
; Table of Contents ;
---------------------
  1. Command Info
  2. Summary of Paths
  3. Path #1: Setup slack is 0.200 



----------------
; Command Info ;
----------------
Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 0.200 

Tcl Command:
    report_timing -setup -panel_name {Report Timing} -from_clock [get_clocks { clk }] -to_clock [get_clocks { clk }] -detail full_path -extra_info none

Options:
    -from_clock [get_clocks { clk }] 
    -to_clock [get_clocks { clk }] 
    -setup 
    -detail full_path 
    -extra_info none 
    -panel_name {Report Timing} 

Snapshot:
    final

Delay Models:
    Slow 900mV 100C Model
    Slow 900mV -40C Model
    Fast 900mV 100C Model
    Fast 900mV -40C Model


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Summary of Paths                                                                                                                                  ;
+-------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+---------------------------------+
; Slack ; From Node ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ; Worst-Case Operating Conditions ;
+-------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+---------------------------------+
; 0.200 ; clk       ; Mult2|mult_0~mac~reg2 ; clk          ; clk         ; 3.053        ; 4.618      ; 4.623      ; Slow 900mV -40C Model           ;
+-------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+---------------------------------+


Path #1: Setup slack is 0.200 
===============================================================================
+------------------------------------------------------------+
; Path Summary                                               ;
+---------------------------------+--------------------------+
; Property                        ; Value                    ;
+---------------------------------+--------------------------+
; From Node                       ; clk                      ;
; To Node                         ; Mult2|mult_0~mac~reg2    ;
; Launch Clock                    ; clk                      ;
; Latch Clock                     ; clk                      ;
; SDC Exception                   ; No SDC Exception on Path ;
; Data Arrival Time               ; 4.623                    ;
; Data Required Time              ; 4.823                    ;
; Slack                           ; 0.200                    ;
; Worst-Case Operating Conditions ; Slow 900mV -40C Model    ;
+---------------------------------+--------------------------+

+--------------------------------------------------------------------------------------+
; Statistics                                                                           ;
+---------------------------+-------+-------+-------------+------------+-------+-------+
; Property                  ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+-------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 3.053 ;       ;             ;            ;       ;       ;
; Clock Skew                ; 4.618 ;       ;             ;            ;       ;       ;
; Data Delay                ; 4.623 ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;       ; 2     ;             ;            ;       ;       ;
; Physical Delays           ;       ;       ;             ;            ;       ;       ;
;  Arrival Path             ;       ;       ;             ;            ;       ;       ;
;   Clock                   ;       ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;       ; 1     ; 0.000       ;            ; 0.000 ; 0.000 ;
;   Data                    ;       ;       ;             ;            ;       ;       ;
;    IC                     ;       ; 3     ; 3.261       ; 71         ; 0.000 ; 3.261 ;
;    Cell                   ;       ; 4     ; 1.362       ; 29         ; 0.000 ; 0.683 ;
;  Required Path            ;       ;       ;             ;            ;       ;       ;
;   Clock                   ;       ;       ;             ;            ;       ;       ;
;    IC                     ;       ; 3     ; 3.003       ; 71         ; 0.000 ; 3.003 ;
;    Cell                   ;       ; 4     ; 1.252       ; 29         ; 0.000 ; 0.683 ;
+---------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                ;
+---------+---------+----+------+--------+---------------------+------------+--------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location            ; HS/LP      ; Element                              ;
+---------+---------+----+------+--------+---------------------+------------+--------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                     ;            ; launch edge time                     ;
; 0.000   ; 0.000   ;    ;      ;        ;                     ;            ; clock path                           ;
;   0.000 ;   0.000 ; R  ;      ;        ;                     ;            ; clock network delay                  ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_G38             ;            ; clk                                  ;
; 0.000   ; 0.000   ; R  ;      ; 1      ; PIN_G38             ;            ; clk                                  ;
; 4.623   ; 4.623   ;    ;      ;        ;                     ;            ; data path                            ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X78_Y197_N47 ;            ; clk~input|i                          ;
;   0.683 ;   0.683 ; RR ; CELL ; 1      ; IOIBUF_X78_Y197_N47 ;            ; clk~input|o                          ;
;   0.842 ;   0.159 ; RR ; CELL ; 1      ; IOIBUF_X78_Y197_N47 ;            ; clk~input~io_48_lvds_tile/ioclkin[3] ;
;   0.842 ;   0.000 ; RR ; IC   ; 2      ; CLKCTRL_2L_G_I7     ;            ; clk~inputCLKENA0|inclk               ;
;   1.362 ;   0.520 ; RR ; CELL ; 219    ; CLKCTRL_2L_G_I7     ;            ; clk~inputCLKENA0|outclk              ;
;   4.623 ;   3.261 ; RR ; IC   ; 16     ; MPDSP_X100_Y20_N0   ; High Speed ; Mult2|mult_0~mac|clk[1]              ;
;   4.623 ;   0.000 ; RR ; CELL ; 64     ; MPDSP_X100_Y20_N0   ; High Speed ; Mult2|mult_0~mac~reg2                ;
+---------+---------+----+------+--------+---------------------+------------+--------------------------------------+

+------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                               ;
+---------+---------+----+------+--------+---------------------+------------+--------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location            ; HS/LP      ; Element                              ;
+---------+---------+----+------+--------+---------------------+------------+--------------------------------------+
; 3.053   ; 3.053   ;    ;      ;        ;                     ;            ; latch edge time                      ;
; 7.671   ; 4.618   ;    ;      ;        ;                     ;            ; clock path                           ;
;   3.053 ;   0.000 ;    ;      ;        ;                     ;            ; source latency                       ;
;   3.053 ;   0.000 ;    ;      ; 1      ; PIN_G38             ;            ; clk                                  ;
;   3.053 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X78_Y197_N47 ;            ; clk~input|i                          ;
;   3.736 ;   0.683 ; RR ; CELL ; 1      ; IOIBUF_X78_Y197_N47 ;            ; clk~input|o                          ;
;   3.866 ;   0.130 ; RR ; CELL ; 1      ; IOIBUF_X78_Y197_N47 ;            ; clk~input~io_48_lvds_tile/ioclkin[3] ;
;   3.866 ;   0.000 ; RR ; IC   ; 2      ; CLKCTRL_2L_G_I7     ;            ; clk~inputCLKENA0|inclk               ;
;   4.305 ;   0.439 ; RR ; CELL ; 219    ; CLKCTRL_2L_G_I7     ;            ; clk~inputCLKENA0|outclk              ;
;   7.308 ;   3.003 ; RR ; IC   ; 29     ; MPDSP_X100_Y20_N0   ; High Speed ; Mult2|mult_0~mac|clk[2]              ;
;   7.308 ;   0.000 ; RR ; CELL ; 64     ; MPDSP_X100_Y20_N0   ; High Speed ; Mult2|mult_0~mac~reg2                ;
;   7.671 ;   0.363 ;    ;      ;        ;                     ;            ; clock pessimism removed              ;
; 7.641   ; -0.030  ;    ;      ;        ;                     ;            ; clock uncertainty                    ;
; 4.823   ; -2.818  ;    ; uTsu ; 64     ; MPDSP_X100_Y20_N0   ;            ; Mult2|mult_0~mac~reg2                ;
+---------+---------+----+------+--------+---------------------+------------+--------------------------------------+



