Il seguente progetto è stato realizzato come elaborato finale del corso in Elettronica digitale erogato al terzo anno della laurea triennale in ingegneria informatica all'Università della Calabria.
E' realizzato un circuito carry-select attraverso l'utilizzo di VHDL
