# Tema 2: Segmentación Básica del procesador

## Riesgos del pipeline
* **Riesgos estructurales** (*structural hazard*): una instrucción en curso no se puede ejecutar en el ciclo de reloj adecuado porque el hardware no admite la combinación de instrucciones que se pretenden ejecutar en ese ciclo de reloj.
* **Riesgos de datos** (*data hazards*): El pipeline se debe bloquear debido a que un paso de ejecución debe esperar a que otro paso sea completado.
    * Se llama **anticipación de resultados (forwarding)** o **realimentación (bypassing)** al uso de hardware extra para anticipar antes el dato buscado usando los recursos internos del procesador.
    * **Riesgo del dato de una carga** (*load-use data hazard*): forma específica de riesgo en la que el dato de una instrucción de carga no está aún disponible cuando es pedido por otra instrucción.
    * **Bloque del pipeline o burbuja** (*pipeline stall/bubble*): bloqueo iniciado para resolver un riesgo. 
* **Riesgo de control** (*control hazard*): caso en el que la instrucción en curso no se puede ejecutar en el ciclo de reloj adecuado porque la instrucción que ha sido buscada no es la que requería; esto es, el flujo de direcciones de instrucciones no es el que el pipeline esperaba.
    * **Predicción de saltos**: método de resolver los riesgos de saltos que presupone un determinado resultado para el salto y procede a partir de esta suposición, en lugar de esperar a que se establezca el resultado real.