Fitter Route Stage Report for pcie_example
Thu Mar 21 08:01:20 2024
Quartus Prime Version 23.4.1 Build 205 02/08/2024 SC Pro Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Nets with Highest Wire Count
  3. Delay Chain Summary
  4. Routing Usage Summary
  5. Route Messages
  6. Estimated Delay Added for Hold Timing Summary
  7. Estimated Delay Added for Hold Timing Details
  8. Global Router Congestion Hotspot Summary
  9. Global Router Wire Utilization Map
 10. Peak Wire Demand Summary
 11. Peak Wire Demand Details
 12. Peak Total Grid Crossings



----------------
; Legal Notice ;
----------------
Copyright (C) 2024  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the Intel FPGA Software License Subscription Agreements 
on the Quartus Prime software download page.



+------------------------------------------------------------------------------------------------------------------------------------+
; Nets with Highest Wire Count                                                                                                       ;
+----------------------------------------------------------------------------------------------------+----------------------+--------+
; Net                                                                                                ; Number of Wires Used ; Fanout ;
+----------------------------------------------------------------------------------------------------+----------------------+--------+
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|i48467                                       ; 429                  ; 1160   ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|Mux_31~316_ERTM3                        ; 410                  ; 827    ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|cpl_addr_reg4[5]                       ; 394                  ; 610    ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_address_reg2[4]                    ; 376                  ; 609    ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|cpl_addr_reg4[4]                       ; 333                  ; 610    ;
; ~GND                                                                                               ; 332                  ; 32029  ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout_rptr[4] ; 332                  ; 392    ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout_rptr[4] ; 322                  ; 389    ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|cpl_addr_reg4[3]                       ; 309                  ; 514    ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|Mux_31~316_ERTM4                        ; 296                  ; 513    ;
+----------------------------------------------------------------------------------------------------+----------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                                                ;
+-------------------+----------+---------------------+--------------------+----------------+-----------------------------------+-------------------------------------+
; Name              ; Pin Type ; Input Delay Chain 0 ; Output Delay Chain ; OE Delay Chain ; IO_12_LANE Input Data Delay Chain ; IO_12_LANE Input Strobe Delay Chain ;
+-------------------+----------+---------------------+--------------------+----------------+-----------------------------------+-------------------------------------+
; PER_p[0]          ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; PER_p[1]          ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; PER_p[2]          ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; PER_p[3]          ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; PER_n[0]          ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; PER_n[1]          ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; PER_n[2]          ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; PER_n[3]          ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; LED0R             ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; LED0G             ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; LED0B             ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; LED1R             ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; LED1G             ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; LED1B             ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; LED2R             ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; LED2G             ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; LED2B             ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; LED3R             ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; LED3G             ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; LED3B             ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; FPGA_PB[0]        ; Input    ; --                  ; --                 ; --             ; --                                ; --                                  ;
; FPGA_PB[1]        ; Input    ; --                  ; --                 ; --             ; --                                ; --                                  ;
; FPGA_RST_n        ; Input    ; --                  ; --                 ; --             ; --                                ; --                                  ;
; PET_n[0]          ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; PET_p[0]          ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; PCIE_CLK_p        ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; PET_n[1]          ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; PET_p[1]          ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; PET_n[2]          ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; PET_p[2]          ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; PET_n[3]          ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; PET_p[3]          ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; REFCLK_3B0_p      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; PCIE_100M_CK_p    ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; PCIE_RSTb         ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; REFCLK_3B0_p(n)   ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; PCIE_CLK_p(n)     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; PCIE_100M_CK_p(n) ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
+-------------------+----------+---------------------+--------------------+----------------+-----------------------------------+-------------------------------------+


+--------------------------------------------------------------------+
; Routing Usage Summary                                              ;
+--------------------------------------+-----------------------------+
; Routing Resource Type                ; Usage                       ;
+--------------------------------------+-----------------------------+
; Block Input Mux Wrapbacks            ; 267 / 197,400 ( < 1 % )     ;
; Block Input Muxes                    ; 82,719 / 2,278,560 ( 4 % )  ;
; Block interconnects                  ; 63,237 / 2,391,360 ( 3 % )  ;
; C1 interconnects                     ; 30,684 / 1,071,360 ( 3 % )  ;
; C4 interconnects                     ; 9,566 / 1,049,040 ( < 1 % ) ;
; C8 interconnects                     ; 84 / 104,904 ( < 1 % )      ;
; DCM_muxes                            ; 5 / 456 ( 1 % )             ;
; DELAY_CHAINs                         ; 0 / 4,306 ( 0 % )           ;
; Direct links                         ; 9,894 / 2,391,360 ( < 1 % ) ;
; HIO Buffers                          ; 283 / 31,584 ( < 1 % )      ;
; IO12PHYTOP_LOGIC_INPUTs              ; 1 / 416 ( < 1 % )           ;
; IO12PHYTOP_LOGIC_OUTPUTs             ; 1 / 960 ( < 1 % )           ;
; IO75XDDRFMXCKTREE_CLKDRV_BIG_VCO_REs ; 0 / 16 ( 0 % )              ;
; IO75XDDRFMXCKTREE_CLKDRV_GM0_REs     ; 0 / 16 ( 0 % )              ;
; IO75XDDRFMXCKTREE_CLKDRV_VCO_INPUTs  ; 0 / 8 ( 0 % )               ;
; IO75XDDRFMXCKTREE_CLKDRV_VCO_OUTPUTs ; 0 / 8 ( 0 % )               ;
; IO75XDDRFMXCKTREE_FB_MUX31_REs       ; 0 / 48 ( 0 % )              ;
; IOFBRADAPT_C2P_BUF_INPUTs            ; 0 / 132 ( 0 % )             ;
; IOFBRADAPT_C2P_BUF_OUTPUTs           ; 0 / 132 ( 0 % )             ;
; IOFBRADAPT_FRZ_BUFS_REs              ; 0 / 616 ( 0 % )             ;
; IOFBRADAPT_P2C_BUF_INPUTs            ; 0 / 284 ( 0 % )             ;
; IOFBRADAPT_P2C_BUF_OUTPUTs           ; 0 / 284 ( 0 % )             ;
; Programmable Invert Buffers          ; 0 / 320 ( 0 % )             ;
; Programmable Invert Inputs           ; 2,776 / 214,170 ( 1 % )     ;
; Programmable Inverts                 ; 2,776 / 214,170 ( 1 % )     ;
; R0 interconnects                     ; 39,665 / 1,835,820 ( 2 % )  ;
; R1 interconnects                     ; 25,262 / 1,049,040 ( 2 % )  ;
; R12 interconnects                    ; 94 / 157,356 ( < 1 % )      ;
; R2 interconnects                     ; 11,037 / 527,340 ( 2 % )    ;
; R4 interconnects                     ; 8,478 / 532,980 ( 2 % )     ;
; R6 interconnects                     ; 7,842 / 535,800 ( 1 % )     ;
; Redundancy Muxes                     ; 603 / 62,248 ( < 1 % )      ;
; Row Clock Tap-Offs                   ; 1,941 / 157,356 ( 1 % )     ;
; Switchbox_clock_muxes                ; 49 / 5,120 ( < 1 % )        ;
; VIO Buffers                          ; 2 / 12,800 ( < 1 % )        ;
; Vertical_seam_tap_muxes              ; 47 / 2,304 ( 2 % )          ;
+--------------------------------------+-----------------------------+


+----------------+
; Route Messages ;
+----------------+
Info (20030): Parallel compilation is enabled and will use 14 of the 14 processors detected
Info: *******************************************************************
Info: Running Quartus Prime Fitter
    Info: Version 23.4.1 Build 205 02/08/2024 SC Pro Edition
    Info: Processing started: Thu Mar 21 07:54:04 2024
    Info: System process ID: 35712
Info: Command: quartus_fit --read_settings_files=on --write_settings_files=off pcie_example -c pcie_example
Info: Using INI file C:/projects/axe5_eagle/pcie/quartus.ini
Info: The application is running in 'DNI' mode.
Info: qfit2_default_script.tcl version: #1
Info: Project  = pcie_example
Info: Revision = pcie_example


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                             ;
+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                                   ; Destination Clock(s)                                                              ; Delay Added in ns ;
+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-------------------+
; u0|dut|intel_pcie_gts_0|coreclkout_hip_pld_clk                                    ; u0|iopll0|iopll_0_outclk1                                                         ; 6.5               ;
; u0|iopll0|iopll_0_outclk1                                                         ; u0|dut|intel_pcie_gts_0|coreclkout_hip_pld_clk                                    ; 3.6               ;
; u0|pio0|intel_pcie_pio_gts_0|pio_clkCtrl|intel_pio_clkctrl|clkdiv_inst|clock_div2 ; u0|dut|intel_pcie_gts_0|coreclkout_hip_pld_clk                                    ; 3.0               ;
; u0|dut|intel_pcie_gts_0|coreclkout_hip_pld_clk                                    ; u0|pio0|intel_pcie_pio_gts_0|pio_clkCtrl|intel_pio_clkctrl|clkdiv_inst|clock_div2 ; 3.0               ;
; u0|iopll0|iopll_0_outclk1                                                         ; u0|pio0|intel_pcie_pio_gts_0|pio_clkCtrl|intel_pio_clkctrl|clkdiv_inst|clock_div2 ; 2.9               ;
+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                         ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                     ; Destination Register                                                                                                                                        ; Delay Added in ns ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; u0|dut|intel_pcie_gts_0|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_in_d1[1]                                                           ; u0|dut|intel_pcie_gts_0|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_out[1]                                                                     ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|gx0|din_gry[3]                                                ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|gx0|u_din_gry_sync|sync_regs_s1[3]                                    ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|rdptr_g[3]                                                    ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|ws_dgrp|dffpipe5|dffe6a[3]                                            ; 0.150             ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|rdptr_g[4]         ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|ws_dgrp|dffpipe8|dffe9a[4] ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|delayed_wrptr_g[0]                             ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|rs_dgwp|dffpipe7|dffe8a[0]                             ; 0.150             ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_in_d1[5]                                                           ; u0|dut|intel_pcie_gts_0|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_out[5]                                                                     ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|delayed_wrptr_g[6]                             ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|rs_dgwp|dffpipe7|dffe8a[6]                             ; 0.150             ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_in_d1[12]                                                          ; u0|dut|intel_pcie_gts_0|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_out[12]                                                                    ; 0.150             ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_in_d1[4]                                                           ; u0|dut|intel_pcie_gts_0|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_out[4]                                                                     ; 0.150             ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|rdptr_g[1]                   ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|ws_dgrp|dffpipe7|dffe8a[1]           ; 0.150             ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_in_d1[2]                                                           ; u0|dut|intel_pcie_gts_0|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_out[2]                                                                     ; 0.150             ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|delayed_wrptr_g[2] ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|rs_dgwp|dffpipe8|dffe9a[2] ; 0.150             ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_in_d1[7]                                                           ; u0|dut|intel_pcie_gts_0|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_out[7]                                                                     ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|u_gen_txcrdt_tdata_sync|data_in_d1[7]                                                                                  ; u0|pio0|intel_pcie_pio_gts_0|u_gen_txcrdt_tdata_sync|data_out[7]                                                                                            ; 0.150             ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_in_d1[0]                                                           ; u0|dut|intel_pcie_gts_0|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_out[0]                                                                     ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|delayed_wrptr_g[4]                             ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|rs_dgwp|dffpipe8|dffe9a[4]                             ; 0.150             ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|delayed_wrptr_g[4] ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|rs_dgwp|dffpipe8|dffe9a[4] ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|rdptr_g[4]                                                 ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|ws_dgrp|dffpipe5|dffe6a[4]                                         ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|u_gen_txcrdt_tdata_sync|data_in_d1[10]                                                                                 ; u0|pio0|intel_pcie_pio_gts_0|u_gen_txcrdt_tdata_sync|data_out[10]                                                                                           ; 0.150             ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|rdptr_g[1]         ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|ws_dgrp|dffpipe8|dffe9a[1] ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|u_gen_txcrdt_tdata_sync|data_in_d1[14]                                                                                 ; u0|pio0|intel_pcie_pio_gts_0|u_gen_txcrdt_tdata_sync|data_out[14]                                                                                           ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|delayed_wrptr_g[1]                             ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|rs_dgwp|dffpipe7|dffe8a[1]                             ; 0.150             ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|rdptr_g[2]                   ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|ws_dgrp|dffpipe7|dffe8a[2]           ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|delayed_wrptr_g[5]                             ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|rs_dgwp|dffpipe8|dffe9a[5]                             ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|u_gen_txcrdt_tdata_sync|data_in_d1[6]                                                                                  ; u0|pio0|intel_pcie_pio_gts_0|u_gen_txcrdt_tdata_sync|data_out[6]                                                                                            ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|delayed_wrptr_g[0]                                            ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|rs_dgwp|dffpipe5|dffe6a[0]                                            ; 0.150             ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|delayed_wrptr_g[0] ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|rs_dgwp|dffpipe8|dffe9a[0] ; 0.150             ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_in_d1[18]                                                          ; u0|dut|intel_pcie_gts_0|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_out[18]                                                                    ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|delayed_wrptr_g[0]                                         ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|rs_dgwp|dffpipe5|dffe6a[0]                                         ; 0.150             ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_in_d1[3]                                                           ; u0|dut|intel_pcie_gts_0|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_out[3]                                                                     ; 0.150             ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|delayed_wrptr_g[5] ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|rs_dgwp|dffpipe8|dffe9a[5] ; 0.150             ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|delayed_wrptr_g[5]           ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|rs_dgwp|dffpipe7|dffe8a[5]           ; 0.150             ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|delayed_wrptr_g[4]           ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|rs_dgwp|dffpipe7|dffe8a[4]           ; 0.150             ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_in_d1[13]                                                          ; u0|dut|intel_pcie_gts_0|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_out[13]                                                                    ; 0.150             ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_in_d1[6]                                                           ; u0|dut|intel_pcie_gts_0|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_out[6]                                                                     ; 0.150             ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|rdptr_g[3]         ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|ws_dgrp|dffpipe8|dffe9a[3] ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|u_gen_txcrdt_tdata_sync|data_in_d1[12]                                                                                 ; u0|pio0|intel_pcie_pio_gts_0|u_gen_txcrdt_tdata_sync|data_out[12]                                                                                           ; 0.150             ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_in_d1[8]                                                           ; u0|dut|intel_pcie_gts_0|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_out[8]                                                                     ; 0.150             ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|delayed_wrptr_g[1] ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|rs_dgwp|dffpipe8|dffe9a[1] ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|rdptr_g[4]                                                    ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|ws_dgrp|dffpipe5|dffe6a[4]                                            ; 0.150             ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|rdptr_g[0]                   ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|ws_dgrp|dffpipe7|dffe8a[0]           ; 0.150             ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|delayed_wrptr_g[0]           ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|rs_dgwp|dffpipe7|dffe8a[0]           ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|gx0|din_gry[0]                                                ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|gx0|u_din_gry_sync|sync_regs_s1[0]                                    ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|delayed_wrptr_g[3]                                         ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|rs_dgwp|dffpipe5|dffe6a[3]                                         ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|u_gen_txcrdt_tdata_sync|data_in_d1[8]                                                                                  ; u0|pio0|intel_pcie_pio_gts_0|u_gen_txcrdt_tdata_sync|data_out[8]                                                                                            ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|delayed_wrptr_g[1]                                            ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|rs_dgwp|dffpipe5|dffe6a[1]                                            ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|delayed_wrptr_g[3]                             ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|rs_dgwp|dffpipe7|dffe8a[3]                             ; 0.150             ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|rdptr_g[4]                   ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|ws_dgrp|dffpipe7|dffe8a[4]           ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|delayed_wrptr_g[2]                             ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|rs_dgwp|dffpipe7|dffe8a[2]                             ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|delayed_wrptr_g[3]                                            ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|rs_dgwp|dffpipe5|dffe6a[3]                                            ; 0.150             ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_in_d1[17]                                                          ; u0|dut|intel_pcie_gts_0|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_out[17]                                                                    ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|rdptr_g[1]                                                    ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|ws_dgrp|dffpipe5|dffe6a[1]                                            ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|u_gen_txcrdt_tdata_sync|data_in_d1[16]                                                                                 ; u0|pio0|intel_pcie_pio_gts_0|u_gen_txcrdt_tdata_sync|data_out[16]                                                                                           ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|u_gen_txcrdt_tdata_sync|data_in_d1[9]                                                                                  ; u0|pio0|intel_pcie_pio_gts_0|u_gen_txcrdt_tdata_sync|data_out[9]                                                                                            ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|delayed_wrptr_g[2]                                            ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|rs_dgwp|dffpipe5|dffe6a[2]                                            ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|delayed_wrptr_g[4]                             ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|rs_dgwp|dffpipe7|dffe8a[4]                             ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|gx1|din_gry[1]                                                ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|gx1|u_din_gry_sync|sync_regs_s1[1]                                    ; 0.150             ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_in_d1[14]                                                          ; u0|dut|intel_pcie_gts_0|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_out[14]                                                                    ; 0.150             ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|rdptr_g[5]         ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|ws_dgrp|dffpipe8|dffe9a[5] ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|gx1|din_gry[2]                                                ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|gx1|u_din_gry_sync|sync_regs_s1[2]                                    ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|u_gen_txcrdt_tdata_sync|data_in_d1[3]                                                                                  ; u0|pio0|intel_pcie_pio_gts_0|u_gen_txcrdt_tdata_sync|data_out[3]                                                                                            ; 0.150             ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|delayed_wrptr_g[6] ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|rs_dgwp|dffpipe8|dffe9a[6] ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|gx0|din_gry[1]                                                ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|gx0|u_din_gry_sync|sync_regs_s1[1]                                    ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|gx1|din_gry[4]                                                ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|gx1|u_din_gry_sync|sync_regs_s1[4]                                    ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|gx0|din_gry[2]                                                ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|gx0|u_din_gry_sync|sync_regs_s1[2]                                    ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|delayed_wrptr_g[2]                             ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|rs_dgwp|dffpipe8|dffe9a[2]                             ; 0.150             ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_in_d1[11]                                                          ; u0|dut|intel_pcie_gts_0|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_out[11]                                                                    ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|u_gen_txcrdt_tdata_sync|data_in_d1[0]                                                                                  ; u0|pio0|intel_pcie_pio_gts_0|u_gen_txcrdt_tdata_sync|data_out[0]                                                                                            ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|u_gen_txcrdt_tdata_sync|data_in_d1[15]                                                                                 ; u0|pio0|intel_pcie_pio_gts_0|u_gen_txcrdt_tdata_sync|data_out[15]                                                                                           ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|u_gen_txcrdt_tdata_sync|data_in_d1[11]                                                                                 ; u0|pio0|intel_pcie_pio_gts_0|u_gen_txcrdt_tdata_sync|data_out[11]                                                                                           ; 0.150             ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_in_d1[10]                                                          ; u0|dut|intel_pcie_gts_0|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_out[10]                                                                    ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|delayed_wrptr_g[1]                                         ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|rs_dgwp|dffpipe5|dffe6a[1]                                         ; 0.150             ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|rdptr_g[5]                   ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|ws_dgrp|dffpipe7|dffe8a[5]           ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|gx1|din_gry[0]                                                ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|gx1|u_din_gry_sync|sync_regs_s1[0]                                    ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|u_gen_txcrdt_tdata_sync|data_in_d1[17]                                                                                 ; u0|pio0|intel_pcie_pio_gts_0|u_gen_txcrdt_tdata_sync|data_out[17]                                                                                           ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|delayed_wrptr_g[1]                             ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|rs_dgwp|dffpipe8|dffe9a[1]                             ; 0.150             ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|delayed_wrptr_g[1]           ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|rs_dgwp|dffpipe7|dffe8a[1]           ; 0.150             ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|delayed_wrptr_g[3]           ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|rs_dgwp|dffpipe7|dffe8a[3]           ; 0.150             ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|delayed_wrptr_g[2]           ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|rs_dgwp|dffpipe7|dffe8a[2]           ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|delayed_wrptr_g[6]                             ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|rs_dgwp|dffpipe8|dffe9a[6]                             ; 0.150             ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|delayed_wrptr_g[3] ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|rs_dgwp|dffpipe8|dffe9a[3] ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|rdptr_g[4]                                     ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|ws_dgrp|dffpipe10|dffe11a[4]                           ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|rdptr_g[0]                                                    ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|ws_dgrp|dffpipe5|dffe6a[0]                                            ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|delayed_wrptr_g[2]                                         ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|rs_dgwp|dffpipe5|dffe6a[2]                                         ; 0.150             ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|rdptr_g[3]                   ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|ws_dgrp|dffpipe7|dffe8a[3]           ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|gx1|din_gry[3]                                                ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|gx1|u_din_gry_sync|sync_regs_s1[3]                                    ; 0.150             ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_in_d1[16]                                                          ; u0|dut|intel_pcie_gts_0|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_out[16]                                                                    ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|delayed_wrptr_g[4]                                         ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|rs_dgwp|dffpipe5|dffe6a[4]                                         ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|delayed_wrptr_g[0]                             ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|rs_dgwp|dffpipe8|dffe9a[0]                             ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|u_gen_txcrdt_tdata_sync|data_in_d1[13]                                                                                 ; u0|pio0|intel_pcie_pio_gts_0|u_gen_txcrdt_tdata_sync|data_out[13]                                                                                           ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|gx0|din_gry[4]                                                ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|gx0|u_din_gry_sync|sync_regs_s1[4]                                    ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|u_gen_txcrdt_tdata_sync|data_in_d1[1]                                                                                  ; u0|pio0|intel_pcie_pio_gts_0|u_gen_txcrdt_tdata_sync|data_out[1]                                                                                            ; 0.150             ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_in_d1[15]                                                          ; u0|dut|intel_pcie_gts_0|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_out[15]                                                                    ; 0.150             ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_in_d1[9]                                                           ; u0|dut|intel_pcie_gts_0|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_out[9]                                                                     ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|delayed_wrptr_g[4]                                            ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|rs_dgwp|dffpipe5|dffe6a[4]                                            ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|delayed_wrptr_g[5]                             ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|rs_dgwp|dffpipe7|dffe8a[5]                             ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|delayed_wrptr_g[3]                             ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|rs_dgwp|dffpipe8|dffe9a[3]                             ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|pcie_lines_cntr[2]                                                                      ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|pcie_lines_cntr[3]                                                                              ; 0.043             ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|dw_len_reg[6]                                                                           ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|pcie_lines_cntr[3]                                                                              ; 0.043             ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 99 path(s) that have the largest delay added for hold.


--------------------------------------------
; Global Router Congestion Hotspot Summary ;
--------------------------------------------
No congestion hotspots found where global router short wire usage exceeded 100%.
If the design is hard to route, use other techniques to analyze congestion. Refer to the Estimated Delay Added for Hold Timing section in the Fitter report and routing utilization in the Chip Planner.


--------------------------------------
; Global Router Wire Utilization Map ;
--------------------------------------
This report is unavailable in plain text report export.


+-------------------------------------------------------------------------------+
; Peak Wire Demand Summary                                                      ;
+-----------------+-----------+-----------------------------------+-------------+
; Wire            ; Direction ; Grid [(Xmin, Ymin), (Xmax, Ymax)] ; Peak Demand ;
+-----------------+-----------+-----------------------------------+-------------+
; short           ; right     ; [(36, 56), (47, 63)]              ; 42.396 %    ;
; short           ; left      ; [(24, 72), (35, 79)]              ; 48.571 %    ;
; short           ; up        ; [(48, 56), (59, 63)]              ; 53.194 %    ;
; short           ; down      ; [(0, 72), (11, 79)]               ; 35.694 %    ;
; long high speed ; right     ; [(24, 56), (35, 63)]              ; 81.063 %    ;
; long high speed ; left      ; [(60, 88), (71, 95)]              ; 93.056 %    ;
; long high speed ; up        ; [(36, 56), (47, 63)]              ; 83.929 %    ;
; long high speed ; down      ; [(0, 64), (11, 71)]               ; 97.619 %    ;
+-----------------+-----------+-----------------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Peak Wire Demand Details                                                                                                                                                                                                                                             ;
+-----------------+-----------+-----------------------------------+-------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Wire            ; Direction ; Grid [(Xmin, Ymin), (Xmax, Ymax)] ; Peak Demand ; Net Names                                                                                                                                                                            ;
+-----------------+-----------+-----------------------------------+-------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; short           ; right     ; [(36, 56), (47, 63)]              ; 42.396 %    ;    High Routing Fan-Out                                                                                                                                                              ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|pio_rstn_d2                                                                                                                                             ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_rdreq_q~xsyn                                                                                      ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|Mux_127~30_ERTM1                                                                                                          ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|data_reg1[223]                                                                                                            ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|Mux_383~30_ERTM1                                                                                                          ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|data_reg1[221]                                                                                                            ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|data_reg1[185]                                                                                                            ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|data_reg1[184]                                                                                                            ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|data_reg1[220]                                                                                                            ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|data_reg1[218]                                                                                                            ;
; short           ; right     ; [(36, 56), (47, 63)]              ; 42.396 %    ;    Long Distance                                                                                                                                                                     ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|pio_rstn_d2                                                                                                                                             ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_rdreq_q~xsyn                                                                                      ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|bam_data_reg[37]                                                                                                    ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|bam_data_reg[14]                                                                                                    ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|bam_data_reg[36]                                                                                                    ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|bam_data_reg[34]                                                                                                    ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|fifo_altera_syncram|altera_syncram_impl5|q_b[70]                                ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|fifo_altera_syncram|altera_syncram_impl5|q_b[74]                                ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|fifo_altera_syncram|altera_syncram_impl5|q_b[63]                                ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|bam_data_reg[16]                                                                                                    ;
; short           ; left      ; [(24, 72), (35, 79)]              ; 48.571 %    ;    High Routing Fan-Out                                                                                                                                                              ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|ss_app_st_rx_fifo_rdreq~2                                                                                                      ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_warm_rst_coreclk4_n_sync|dreg[1]                                                                                             ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|axi_rx_pipe1_in_data[0]~41                                                                                                     ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|axi_rx_pipe1_in_data[0]~141                                                                                                    ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|axi_rx_pipe1_in_data[0]~32                                                                                                     ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|axi_rx_pipe1_in_data[0]~39                                                                                                     ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|axi_rx_pipe1_in_data[0]~34                                                                                                     ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|axi_rx_pipe1_in_data[0]~37                                                                                                     ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|axi_rx_pipe1_in_data[0]~35                                                                                                     ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|axi_rx_pipe1_in_data[0]~38                                                                                                     ;
; short           ; left      ; [(24, 72), (35, 79)]              ; 48.571 %    ;    Long Distance                                                                                                                                                                     ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_warm_rst_coreclk4_n_sync|dreg[1]                                                                                             ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|q_b[384]                                           ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|q_b[395]                                           ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|q_b[399]                                           ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|q_b[920]                                           ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|q_b[921]                                           ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|q_b[922]                                           ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|q_b[923]                                           ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|q_b[924]                                           ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|q_b[926]                                           ;
; short           ; up        ; [(48, 56), (59, 63)]              ; 53.194 %    ;    High Routing Fan-Out                                                                                                                                                              ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|Mux_31~316_ERTM3                                                                                                          ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_address_reg2[4]                                                                                                      ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|Mux_31~316_ERTM4                                                                                                          ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_address_reg2[5]~_Duplicate_2                                                                                         ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_address_reg2[5]~_Duplicate_1                                                                                         ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_address_reg2[5]                                                                                                      ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_address_reg2[5]~_Duplicate                                                                                           ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|srst_reg                                                                                                            ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|data_reg1[101]                                                                                                            ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|data_reg1[35]                                                                                                             ;
; short           ; up        ; [(48, 56), (59, 63)]              ; 53.194 %    ;    Long Distance                                                                                                                                                                     ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|Mux_31~316_ERTM3                                                                                                          ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_address_reg2[4]                                                                                                      ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|Mux_31~316_ERTM4                                                                                                          ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|cpl_hdr_reg5[37]                                                                                                         ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|cpl_hdr_reg5[22]                                                                                                         ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|cpl_hdr_reg5[20]                                                                                                         ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|cmd_reg[31]                                                                                                              ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|srst_reg                                                                                                            ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|cmd_reg[35]                                                                                                              ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|cmd_reg[38]                                                                                                              ;
; short           ; down      ; [(0, 72), (11, 79)]               ; 35.694 %    ;    High Routing Fan-Out                                                                                                                                                              ;
;     --          ;           ;                                   ;             ; ~GND                                                                                                                                                                                 ;
;     --          ;           ;                                   ;             ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst0|in_ready                                                               ;
;     --          ;           ;                                   ;             ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst1a|in_ready                                                              ;
;     --          ;           ;                                   ;             ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dp_marker[4]                                              ;
;     --          ;           ;                                   ;             ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dp_marker[3]                                              ;
;     --          ;           ;                                   ;             ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[3].rx_pld_deskew_datapipe|o_tap_sel_one_hot[4] ;
;     --          ;           ;                                   ;             ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst1a|full1                                                                 ;
;     --          ;           ;                                   ;             ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[2].rx_pld_deskew_datapipe|data_pipe[0][36]     ;
;     --          ;           ;                                   ;             ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[2].rx_pld_deskew_datapipe|data_pipe[0][44]     ;
;     --          ;           ;                                   ;             ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[2].rx_pld_deskew_datapipe|data_pipe[0][6]      ;
; short           ; down      ; [(0, 72), (11, 79)]               ; 35.694 %    ;    Long Distance                                                                                                                                                                     ;
;     --          ;           ;                                   ;             ; ~GND                                                                                                                                                                                 ;
;     --          ;           ;                                   ;             ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst1a|in_ready                                                              ;
;     --          ;           ;                                   ;             ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst0|data1[288]                                                             ;
;     --          ;           ;                                   ;             ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst0|data1[60]                                                              ;
;     --          ;           ;                                   ;             ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst0|data1[23]                                                              ;
;     --          ;           ;                                   ;             ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst0|data1[34]                                                              ;
;     --          ;           ;                                   ;             ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst0|data1[28]                                                              ;
;     --          ;           ;                                   ;             ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst0|data1[36]                                                              ;
;     --          ;           ;                                   ;             ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst0|data1[16]                                                              ;
;     --          ;           ;                                   ;             ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst0|data1[35]                                                              ;
; long high speed ; right     ; [(24, 56), (35, 63)]              ; 81.063 %    ;    High Routing Fan-Out                                                                                                                                                              ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|rdptr_g1p|q[1]                                                                  ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|rdptr_g1p|q[2]                                                                  ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|rdptr_g1p|q[3]                                                                  ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|rdptr_g1p|q[4]                                                                  ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_rdreq_q~xsyn                                                                                      ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_wrreq                                                                                             ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|rdptr_g1p|q[5]                                                                  ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|rdptr_g1p|q[0]                                                                  ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|rdptr_g1p|q[6]                                                                  ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|data_reg1[509]                                                                                                            ;
; long high speed ; right     ; [(24, 56), (35, 63)]              ; 81.063 %    ;    Long Distance                                                                                                                                                                     ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_rdreq_q~xsyn                                                                                      ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|bam_data_reg[337]                                                                                                   ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|q_b[306]                                          ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|bam_data_reg[339]                                                                                                   ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|q_b[499]                                          ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|q_b[371]                                          ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|q_b[307]                                          ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|q_b[468]                                          ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|bam_data_reg[340]                                                                                                   ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|q_b[500]                                          ;
; long high speed ; left      ; [(60, 88), (71, 95)]              ; 93.056 %    ;    High Routing Fan-Out                                                                                                                                                              ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_data_buf_wr_addr[6]                                                                                                   ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_data_buf_wr_addr[7]                                                                                                   ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_data_buf_wr_addr[8]                                                                                                   ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_data_buf_wr_addr[5]                                                                                                   ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_data_buf_wr_addr[0]                                                                                                   ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_data_buf_wr_addr[1]                                                                                                   ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_data_buf_wr_addr[2]                                                                                                   ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_data_buf_wr_addr[3]                                                                                                   ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_data_buf_wr_addr[4]                                                                                                   ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|shift_right_0~386                                                                                                        ;
; long high speed ; left      ; [(60, 88), (71, 95)]              ; 93.056 %    ;    Long Distance                                                                                                                                                                     ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_data_buf_wr_addr[6]                                                                                                   ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_data_buf_wr_addr[7]                                                                                                   ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_data_buf_wr_addr[8]                                                                                                   ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_data_buf_wr_addr[5]                                                                                                   ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_data_buf_wr_addr[0]                                                                                                   ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_data_buf_wr_addr[1]                                                                                                   ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_data_buf_wr_addr[2]                                                                                                   ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_data_buf_wr_addr[3]                                                                                                   ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_data_buf_wr_addr[4]                                                                                                   ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|cpl_data_reg5[413]                                                                                                       ;
; long high speed ; up        ; [(36, 56), (47, 63)]              ; 83.929 %    ;    High Routing Fan-Out                                                                                                                                                              ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|Mux_31~316_ERTM3                                                                                                          ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|pio_rstn_d2                                                                                                                                             ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_address_reg2[4]                                                                                                      ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|rx_data_fifo_wrreq~1                                                                                                ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|rtl~102                                                                        ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|wr_ptr|count[2]                                                                ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|wr_ptr|count[3]                                                                ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|rtl~107                                                                        ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|wr_ptr|count[4]                                                                ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|wr_ptr|count[5]                                                                ;
; long high speed ; up        ; [(36, 56), (47, 63)]              ; 83.929 %    ;    Long Distance                                                                                                                                                                     ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|pio_rstn_d2                                                                                                                                             ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|rst_ctrl|pcie_rst_n                                                                                                                                     ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|crdt_intf|bam_tx_signal_ready_o~ERTM0                                                                                                                   ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|Mux_31~316_ERTM3                                                                                                          ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_address_reg2[4]                                                                                                      ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|rx_data_fifo_wrreq~1                                                                                                ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|rtl~102                                                                        ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|wr_ptr|count[2]                                                                ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|wr_ptr|count[3]                                                                ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|rtl~107                                                                        ;
; long high speed ; down      ; [(0, 64), (11, 71)]               ; 97.619 %    ;    High Routing Fan-Out                                                                                                                                                              ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|rtl~3                                                                                          ;
;     --          ;           ;                                   ;             ; u0|dut|intel_pcie_gts_0|u_pciess_p0|u_axi_st_areset_n_axi_st_clk_sync|dreg[1]                                                                                                        ;
;     --          ;           ;                                   ;             ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|rtl~20                                                        ;
;     --          ;           ;                                   ;             ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|rx_fifo_rdreq~0                                                                                  ;
;     --          ;           ;                                   ;             ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|wrptr_g[2]                                                    ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|dc_fifo_wrreq~0                                                                                                                ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|wrptr_g[2]                                                                                     ;
;     --          ;           ;                                   ;             ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|wrptr_g[1]                                                    ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|wrptr_g[1]                                                                                     ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|rtl~1                                                                                          ;
; long high speed ; down      ; [(0, 64), (11, 71)]               ; 97.619 %    ;    Long Distance                                                                                                                                                                     ;
;     --          ;           ;                                   ;             ; u0|dut|intel_pcie_gts_0|u_pciess_p0|u_axi_st_areset_n_axi_st_clk_sync|dreg[1]                                                                                                        ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|q_b[112]                                              ;
;     --          ;           ;                                   ;             ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|pld_clk_ninit_done_sync_inst|dreg[1]                                                                ;
;     --          ;           ;                                   ;             ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst1a|in_ready                                                              ;
;     --          ;           ;                                   ;             ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|u_sm_x4_tx_deskew|tx_dsk_marker_2q[4]                                                       ;
;     --          ;           ;                                   ;             ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|q_b[245]             ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|q_b[94]                                               ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|q_b[106]                                              ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|q_b[91]                                               ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|q_b[107]                                              ;
+-----------------+-----------+-----------------------------------+-------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Peak Total Grid Crossings                                                                                                                             ;
+--------------------------------------------------------------------------------------------------------------------------------+----------------------+
; Net Name                                                                                                                       ; Total Grid Crossings ;
+--------------------------------------------------------------------------------------------------------------------------------+----------------------+
; u0|iopll0|iopll_0|tennm_ph2_iopll~O_LOCK                                                                                       ; 16                   ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|p0_user_reset_n_d                             ; 15                   ;
; u0|pio0|intel_pcie_pio_gts_0|pio_rstn_d2                                                                                       ; 12                   ;
; ~GND                                                                                                                           ; 12                   ;
; u0|pio0|intel_pcie_pio_gts_0|rst_ctrl|pcie_rst_n                                                                               ; 11                   ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|u_ss_rst_seq|init_reset_n[0]                                                               ; 10                   ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|ss_rst_st                     ; 9                    ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|u_ss_rst_seq|gen_hs_req_sync[1].hs_req_sync|dreg[1]                                        ; 9                    ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|srst_reg                                                           ; 7                    ;
; u0|pio0|intel_pcie_pio_gts_0|pio_rstn_d2~xsyn                                                                                  ; 7                    ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|u_axi_st_areset_n_axi_st_clk_sync|dreg[1]                                                  ; 7                    ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|Mux_1768~0_ERTM2                                 ; 6                    ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|Mux_1768~0_ERTM1                                 ; 6                    ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|Mux_1768~1_ERTM2                                 ; 6                    ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|Mux_1768~1_ERTM1                                 ; 6                    ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|o_app_pld_link_req_rst                        ; 6                    ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|u_pld_warm_rst_rdy_n_sync|dreg[1]                                                          ; 6                    ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|sc_fifo_wrreq                                    ; 6                    ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|sc_fifo_rdreq                                    ; 6                    ;
; u0|pio0|intel_pcie_pio_gts_0|rst_ctrl|rst_clk_sys_resync|resync_chains[0].synchronizer_nocut|dreg[1]                           ; 6                    ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|ready_pipeline_inst0|i1559~287_ERTM0             ; 5                    ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_address_reg2[4]                                                ; 5                    ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|Mux_31~316_ERTM4                                                    ; 5                    ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|Mux_31~316_ERTM3                                                    ; 5                    ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|cpl_addr_reg4[2]                                                   ; 5                    ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|cpl_addr_reg4[3]                                                   ; 5                    ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|cpl_addr_reg4[5]                                                   ; 5                    ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|cpl_addr_reg4[4]                                                   ; 5                    ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|ready_pipeline_inst0|data0[66]~ERTM0             ; 5                    ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_3b|full0                                              ; 5                    ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_3b|full0~xsyn                                         ; 5                    ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_3b|i1778                                              ; 5                    ;
; u0|pio0|intel_pcie_pio_gts_0|rst_ctrl|rst_in_resync|resync_chains[0].synchronizer_nocut|dreg[1]                                ; 5                    ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|ready_pipeline_inst0|data1[63]~ERTM0             ; 5                    ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_rdreq_q~xsyn                                ; 5                    ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|p0_user_reset_n_d~xsyn                        ; 5                    ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|rtl~3                     ; 5                    ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|wrptr_g[4]                ; 5                    ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|wrptr_g[3]                ; 5                    ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|wrptr_g[2]                ; 5                    ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|wrptr_g[1]                ; 5                    ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|wrptr_g[0]                ; 5                    ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|rtl~5                     ; 5                    ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|rtl~42 ; 5                    ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|rtl~41 ; 5                    ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|rtl~40 ; 5                    ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|tx_valid_reg3                                                 ; 4                    ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_warm_rst_coreclk_n_sync|dreg[1]                                        ; 4                    ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_3b|data1[252]                                         ; 4                    ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_3b|data1[250]                                         ; 4                    ;
+--------------------------------------------------------------------------------------------------------------------------------+----------------------+


