TimeQuest Timing Analyzer report for counter
Thu Sep 01 22:23:53 2022
Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 100C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 100C Model Setup Summary
  8. Slow 1200mV 100C Model Hold Summary
  9. Slow 1200mV 100C Model Recovery Summary
 10. Slow 1200mV 100C Model Removal Summary
 11. Slow 1200mV 100C Model Minimum Pulse Width Summary
 12. Slow 1200mV 100C Model Setup: 'CLK'
 13. Slow 1200mV 100C Model Setup: 'count_module:U1|CLK1'
 14. Slow 1200mV 100C Model Hold: 'count_module:U1|CLK1'
 15. Slow 1200mV 100C Model Hold: 'CLK'
 16. Slow 1200mV 100C Model Metastability Summary
 17. Slow 1200mV -40C Model Fmax Summary
 18. Slow 1200mV -40C Model Setup Summary
 19. Slow 1200mV -40C Model Hold Summary
 20. Slow 1200mV -40C Model Recovery Summary
 21. Slow 1200mV -40C Model Removal Summary
 22. Slow 1200mV -40C Model Minimum Pulse Width Summary
 23. Slow 1200mV -40C Model Setup: 'CLK'
 24. Slow 1200mV -40C Model Setup: 'count_module:U1|CLK1'
 25. Slow 1200mV -40C Model Hold: 'count_module:U1|CLK1'
 26. Slow 1200mV -40C Model Hold: 'CLK'
 27. Slow 1200mV -40C Model Metastability Summary
 28. Fast 1200mV -40C Model Setup Summary
 29. Fast 1200mV -40C Model Hold Summary
 30. Fast 1200mV -40C Model Recovery Summary
 31. Fast 1200mV -40C Model Removal Summary
 32. Fast 1200mV -40C Model Minimum Pulse Width Summary
 33. Fast 1200mV -40C Model Setup: 'CLK'
 34. Fast 1200mV -40C Model Setup: 'count_module:U1|CLK1'
 35. Fast 1200mV -40C Model Hold: 'count_module:U1|CLK1'
 36. Fast 1200mV -40C Model Hold: 'CLK'
 37. Fast 1200mV -40C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv n40c Model)
 42. Signal Integrity Metrics (Slow 1200mv 100c Model)
 43. Signal Integrity Metrics (Fast 1200mv n40c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+---------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                               ;
+-----------------------+---------------------------------------------------------+
; Quartus Prime Version ; Version 17.1.0 Build 590 10/25/2017 SJ Standard Edition ;
; Timing Analyzer       ; TimeQuest                                               ;
; Revision Name         ; counter                                                 ;
; Device Family         ; Cyclone IV E                                            ;
; Device Name           ; EP4CE55F23I7                                            ;
; Timing Models         ; Final                                                   ;
; Delay Model           ; Combined                                                ;
; Rise/Fall Delays      ; Enabled                                                 ;
+-----------------------+---------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.3%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                     ;
+----------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------+
; Clock Name           ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                  ;
+----------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------+
; CLK                  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }                  ;
; count_module:U1|CLK1 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { count_module:U1|CLK1 } ;
+----------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------+


+------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Fmax Summary                                                                  ;
+------------+-----------------+----------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name           ; Note                                           ;
+------------+-----------------+----------------------+------------------------------------------------+
; 201.41 MHz ; 201.41 MHz      ; CLK                  ;                                                ;
; 514.4 MHz  ; 437.64 MHz      ; count_module:U1|CLK1 ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+----------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-----------------------------------------------+
; Slow 1200mV 100C Model Setup Summary          ;
+----------------------+--------+---------------+
; Clock                ; Slack  ; End Point TNS ;
+----------------------+--------+---------------+
; CLK                  ; -3.965 ; -51.355       ;
; count_module:U1|CLK1 ; -0.944 ; -4.238        ;
+----------------------+--------+---------------+


+----------------------------------------------+
; Slow 1200mV 100C Model Hold Summary          ;
+----------------------+-------+---------------+
; Clock                ; Slack ; End Point TNS ;
+----------------------+-------+---------------+
; count_module:U1|CLK1 ; 0.411 ; 0.000         ;
; CLK                  ; 0.453 ; 0.000         ;
+----------------------+-------+---------------+


-------------------------------------------
; Slow 1200mV 100C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Slow 1200mV 100C Model Removal Summary ;
------------------------------------------
No paths to report.


+----------------------------------------------------+
; Slow 1200mV 100C Model Minimum Pulse Width Summary ;
+----------------------+--------+--------------------+
; Clock                ; Slack  ; End Point TNS      ;
+----------------------+--------+--------------------+
; CLK                  ; -3.000 ; -37.695            ;
; count_module:U1|CLK1 ; -1.285 ; -10.280            ;
+----------------------+--------+--------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Setup: 'CLK'                                                                                                  ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -3.965 ; count_module:U1|Count[2]  ; count_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.883      ;
; -3.786 ; count_module:U1|Count[4]  ; count_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.704      ;
; -3.772 ; count_module:U1|Count[0]  ; count_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.690      ;
; -3.645 ; count_module:U1|Count[11] ; count_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.563      ;
; -3.609 ; count_module:U1|Count[8]  ; count_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.527      ;
; -3.580 ; count_module:U1|Count[5]  ; count_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.498      ;
; -3.565 ; count_module:U1|Count[7]  ; count_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.483      ;
; -3.530 ; count_module:U1|Count[3]  ; count_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.448      ;
; -3.417 ; count_module:U1|Count[10] ; count_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.335      ;
; -3.415 ; count_module:U1|Count[12] ; count_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.333      ;
; -3.386 ; count_module:U1|Count[23] ; count_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.076     ; 4.308      ;
; -3.386 ; count_module:U1|Count[6]  ; count_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.304      ;
; -3.298 ; count_module:U1|Count[9]  ; count_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.216      ;
; -3.286 ; count_module:U1|Count[1]  ; count_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.204      ;
; -3.239 ; count_module:U1|Count[14] ; count_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.075     ; 4.162      ;
; -3.233 ; count_module:U1|Count[13] ; count_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.075     ; 4.156      ;
; -3.213 ; count_module:U1|Count[20] ; count_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.075     ; 4.136      ;
; -3.190 ; count_module:U1|Count[15] ; count_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.076     ; 4.112      ;
; -3.184 ; count_module:U1|Count[17] ; count_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.076     ; 4.106      ;
; -3.126 ; count_module:U1|Count[19] ; count_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.076     ; 4.048      ;
; -3.123 ; count_module:U1|Count[21] ; count_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.075     ; 4.046      ;
; -3.122 ; count_module:U1|Count[22] ; count_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.076     ; 4.044      ;
; -3.117 ; count_module:U1|Count[24] ; count_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.076     ; 4.039      ;
; -3.040 ; count_module:U1|Count[18] ; count_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.963      ;
; -2.868 ; count_module:U1|Count[25] ; count_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.076     ; 3.790      ;
; -2.836 ; count_module:U1|Count[1]  ; count_module:U1|Count[24] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.756      ;
; -2.796 ; count_module:U1|Count[16] ; count_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.719      ;
; -2.747 ; count_module:U1|Count[0]  ; count_module:U1|Count[24] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.667      ;
; -2.727 ; count_module:U1|Count[0]  ; count_module:U1|Count[21] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.645      ;
; -2.709 ; count_module:U1|Count[1]  ; count_module:U1|Count[21] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.627      ;
; -2.697 ; count_module:U1|Count[3]  ; count_module:U1|Count[24] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.617      ;
; -2.613 ; count_module:U1|Count[2]  ; count_module:U1|Count[24] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.533      ;
; -2.593 ; count_module:U1|Count[2]  ; count_module:U1|Count[21] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.511      ;
; -2.590 ; count_module:U1|Count[1]  ; count_module:U1|Count[20] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.508      ;
; -2.570 ; count_module:U1|Count[3]  ; count_module:U1|Count[21] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.488      ;
; -2.569 ; count_module:U1|Count[5]  ; count_module:U1|Count[24] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.489      ;
; -2.552 ; count_module:U1|Count[1]  ; count_module:U1|Count[22] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.472      ;
; -2.501 ; count_module:U1|Count[0]  ; count_module:U1|Count[20] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.419      ;
; -2.475 ; count_module:U1|Count[0]  ; count_module:U1|Count[13] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.393      ;
; -2.475 ; count_module:U1|Count[4]  ; count_module:U1|Count[24] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.395      ;
; -2.473 ; count_module:U1|Count[1]  ; count_module:U1|Count[18] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.391      ;
; -2.466 ; count_module:U1|Count[4]  ; count_module:U1|Count[21] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.384      ;
; -2.463 ; count_module:U1|Count[0]  ; count_module:U1|Count[22] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.383      ;
; -2.455 ; count_module:U1|Count[1]  ; count_module:U1|Count[16] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.373      ;
; -2.451 ; count_module:U1|Count[3]  ; count_module:U1|Count[20] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.369      ;
; -2.442 ; count_module:U1|Count[5]  ; count_module:U1|Count[21] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.360      ;
; -2.435 ; count_module:U1|Count[7]  ; count_module:U1|Count[24] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.355      ;
; -2.433 ; count_module:U1|Count[1]  ; count_module:U1|Count[13] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.351      ;
; -2.413 ; count_module:U1|Count[3]  ; count_module:U1|Count[22] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.333      ;
; -2.384 ; count_module:U1|Count[0]  ; count_module:U1|Count[18] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.302      ;
; -2.367 ; count_module:U1|Count[2]  ; count_module:U1|Count[20] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.285      ;
; -2.366 ; count_module:U1|Count[0]  ; count_module:U1|Count[16] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.284      ;
; -2.358 ; count_module:U1|Count[2]  ; count_module:U1|Count[12] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.281      ;
; -2.357 ; count_module:U1|Count[2]  ; count_module:U1|Count[6]  ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.280      ;
; -2.357 ; count_module:U1|Count[2]  ; count_module:U1|Count[11] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.280      ;
; -2.342 ; count_module:U1|Count[6]  ; count_module:U1|Count[24] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.262      ;
; -2.341 ; count_module:U1|Count[2]  ; count_module:U1|Count[13] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.259      ;
; -2.334 ; count_module:U1|Count[3]  ; count_module:U1|Count[18] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.252      ;
; -2.332 ; count_module:U1|Count[6]  ; count_module:U1|Count[21] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.250      ;
; -2.329 ; count_module:U1|Count[0]  ; count_module:U1|Count[25] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.249      ;
; -2.329 ; count_module:U1|Count[2]  ; count_module:U1|Count[22] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.249      ;
; -2.323 ; count_module:U1|Count[5]  ; count_module:U1|Count[20] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.241      ;
; -2.316 ; count_module:U1|Count[3]  ; count_module:U1|Count[16] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.234      ;
; -2.309 ; count_module:U1|Count[1]  ; count_module:U1|Count[25] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.229      ;
; -2.308 ; count_module:U1|Count[7]  ; count_module:U1|Count[21] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.226      ;
; -2.306 ; count_module:U1|Count[2]  ; count_module:U1|Count[14] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.224      ;
; -2.305 ; count_module:U1|Count[2]  ; count_module:U1|Count[18] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.223      ;
; -2.300 ; count_module:U1|Count[9]  ; count_module:U1|Count[24] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.220      ;
; -2.294 ; count_module:U1|Count[3]  ; count_module:U1|Count[13] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.212      ;
; -2.289 ; count_module:U1|Count[0]  ; count_module:U1|Count[19] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.209      ;
; -2.285 ; count_module:U1|Count[5]  ; count_module:U1|Count[22] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.205      ;
; -2.272 ; count_module:U1|Count[2]  ; count_module:U1|Count[19] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.192      ;
; -2.264 ; count_module:U1|Count[1]  ; count_module:U1|Count[19] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.184      ;
; -2.232 ; count_module:U1|Count[2]  ; count_module:U1|Count[16] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.150      ;
; -2.229 ; count_module:U1|Count[4]  ; count_module:U1|Count[20] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.147      ;
; -2.214 ; count_module:U1|Count[4]  ; count_module:U1|Count[13] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.132      ;
; -2.212 ; count_module:U1|Count[8]  ; count_module:U1|Count[24] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.132      ;
; -2.206 ; count_module:U1|Count[5]  ; count_module:U1|Count[18] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.124      ;
; -2.205 ; count_module:U1|Count[1]  ; count_module:U1|Count[14] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.123      ;
; -2.195 ; count_module:U1|Count[0]  ; count_module:U1|Count[23] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.115      ;
; -2.195 ; count_module:U1|Count[2]  ; count_module:U1|Count[25] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.115      ;
; -2.191 ; count_module:U1|Count[8]  ; count_module:U1|Count[21] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.109      ;
; -2.191 ; count_module:U1|Count[4]  ; count_module:U1|Count[22] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.111      ;
; -2.189 ; count_module:U1|Count[7]  ; count_module:U1|Count[20] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.107      ;
; -2.188 ; count_module:U1|Count[5]  ; count_module:U1|Count[16] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.106      ;
; -2.179 ; count_module:U1|Count[4]  ; count_module:U1|Count[12] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.102      ;
; -2.178 ; count_module:U1|Count[4]  ; count_module:U1|Count[6]  ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.101      ;
; -2.178 ; count_module:U1|Count[4]  ; count_module:U1|Count[11] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.101      ;
; -2.175 ; count_module:U1|Count[1]  ; count_module:U1|Count[23] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.095      ;
; -2.174 ; count_module:U1|Count[13] ; count_module:U1|Count[24] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.099      ;
; -2.173 ; count_module:U1|Count[9]  ; count_module:U1|Count[21] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.091      ;
; -2.170 ; count_module:U1|Count[11] ; count_module:U1|Count[24] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.090      ;
; -2.170 ; count_module:U1|Count[3]  ; count_module:U1|Count[25] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.090      ;
; -2.166 ; count_module:U1|Count[5]  ; count_module:U1|Count[13] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.084      ;
; -2.165 ; count_module:U1|Count[0]  ; count_module:U1|Count[12] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.088      ;
; -2.164 ; count_module:U1|Count[0]  ; count_module:U1|Count[6]  ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.087      ;
; -2.164 ; count_module:U1|Count[0]  ; count_module:U1|Count[11] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.087      ;
; -2.151 ; count_module:U1|Count[7]  ; count_module:U1|Count[22] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.071      ;
; -2.127 ; count_module:U1|Count[4]  ; count_module:U1|Count[14] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.045      ;
; -2.126 ; count_module:U1|Count[4]  ; count_module:U1|Count[18] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.044      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Setup: 'count_module:U1|CLK1'                                                                                                  ;
+--------+---------------------------+---------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+----------------------+----------------------+--------------+------------+------------+
; -0.944 ; count_module:U1|result[4] ; count_module:U1|result[5] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.077     ; 1.865      ;
; -0.944 ; count_module:U1|result[4] ; count_module:U1|result[6] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.077     ; 1.865      ;
; -0.940 ; count_module:U1|result[4] ; count_module:U1|result[7] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.077     ; 1.861      ;
; -0.938 ; count_module:U1|result[7] ; count_module:U1|result[5] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.077     ; 1.859      ;
; -0.938 ; count_module:U1|result[7] ; count_module:U1|result[6] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.077     ; 1.859      ;
; -0.934 ; count_module:U1|result[7] ; count_module:U1|result[7] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.077     ; 1.855      ;
; -0.811 ; count_module:U1|result[6] ; count_module:U1|result[7] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.077     ; 1.732      ;
; -0.709 ; count_module:U1|result[5] ; count_module:U1|result[6] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.077     ; 1.630      ;
; -0.707 ; count_module:U1|result[5] ; count_module:U1|result[7] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.077     ; 1.628      ;
; -0.702 ; count_module:U1|result[5] ; count_module:U1|result[5] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.077     ; 1.623      ;
; -0.687 ; count_module:U1|result[1] ; count_module:U1|result[7] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.077     ; 1.608      ;
; -0.685 ; count_module:U1|result[1] ; count_module:U1|result[6] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.077     ; 1.606      ;
; -0.684 ; count_module:U1|result[1] ; count_module:U1|result[5] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.077     ; 1.605      ;
; -0.591 ; count_module:U1|result[6] ; count_module:U1|result[6] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.077     ; 1.512      ;
; -0.584 ; count_module:U1|result[6] ; count_module:U1|result[5] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.077     ; 1.505      ;
; -0.564 ; count_module:U1|result[2] ; count_module:U1|result[7] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.077     ; 1.485      ;
; -0.562 ; count_module:U1|result[2] ; count_module:U1|result[6] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.077     ; 1.483      ;
; -0.561 ; count_module:U1|result[2] ; count_module:U1|result[5] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.077     ; 1.482      ;
; -0.472 ; count_module:U1|result[3] ; count_module:U1|result[7] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.077     ; 1.393      ;
; -0.471 ; count_module:U1|result[3] ; count_module:U1|result[6] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.077     ; 1.392      ;
; -0.469 ; count_module:U1|result[3] ; count_module:U1|result[5] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.077     ; 1.390      ;
; -0.455 ; count_module:U1|result[3] ; count_module:U1|result[4] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.077     ; 1.376      ;
; -0.370 ; count_module:U1|result[0] ; count_module:U1|result[3] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.077     ; 1.291      ;
; -0.370 ; count_module:U1|result[2] ; count_module:U1|result[1] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.077     ; 1.291      ;
; -0.344 ; count_module:U1|result[2] ; count_module:U1|result[4] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.077     ; 1.265      ;
; -0.294 ; count_module:U1|result[0] ; count_module:U1|result[7] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.077     ; 1.215      ;
; -0.293 ; count_module:U1|result[0] ; count_module:U1|result[6] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.077     ; 1.214      ;
; -0.291 ; count_module:U1|result[0] ; count_module:U1|result[5] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.077     ; 1.212      ;
; -0.289 ; count_module:U1|result[2] ; count_module:U1|result[3] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.077     ; 1.210      ;
; -0.277 ; count_module:U1|result[0] ; count_module:U1|result[4] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.077     ; 1.198      ;
; -0.255 ; count_module:U1|result[1] ; count_module:U1|result[3] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.077     ; 1.176      ;
; -0.215 ; count_module:U1|result[1] ; count_module:U1|result[2] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.077     ; 1.136      ;
; -0.189 ; count_module:U1|result[1] ; count_module:U1|result[4] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.077     ; 1.110      ;
; -0.184 ; count_module:U1|result[3] ; count_module:U1|result[1] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.077     ; 1.105      ;
; -0.086 ; count_module:U1|result[0] ; count_module:U1|result[2] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.077     ; 1.007      ;
; -0.084 ; count_module:U1|result[0] ; count_module:U1|result[1] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.077     ; 1.005      ;
; 0.149  ; count_module:U1|result[0] ; count_module:U1|result[0] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.077     ; 0.772      ;
; 0.149  ; count_module:U1|result[4] ; count_module:U1|result[4] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.077     ; 0.772      ;
; 0.149  ; count_module:U1|result[1] ; count_module:U1|result[1] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.077     ; 0.772      ;
; 0.149  ; count_module:U1|result[3] ; count_module:U1|result[3] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.077     ; 0.772      ;
; 0.149  ; count_module:U1|result[2] ; count_module:U1|result[2] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.077     ; 0.772      ;
+--------+---------------------------+---------------------------+----------------------+----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Hold: 'count_module:U1|CLK1'                                                                                                  ;
+-------+---------------------------+---------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+----------------------+----------------------+--------------+------------+------------+
; 0.411 ; count_module:U1|result[7] ; count_module:U1|result[7] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.077      ; 0.674      ;
; 0.411 ; count_module:U1|result[5] ; count_module:U1|result[5] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.077      ; 0.674      ;
; 0.411 ; count_module:U1|result[6] ; count_module:U1|result[6] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.077      ; 0.674      ;
; 0.411 ; count_module:U1|result[4] ; count_module:U1|result[4] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.077      ; 0.674      ;
; 0.411 ; count_module:U1|result[3] ; count_module:U1|result[3] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.077      ; 0.674      ;
; 0.411 ; count_module:U1|result[2] ; count_module:U1|result[2] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.077      ; 0.674      ;
; 0.411 ; count_module:U1|result[1] ; count_module:U1|result[1] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.077      ; 0.674      ;
; 0.415 ; count_module:U1|result[0] ; count_module:U1|result[0] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.077      ; 0.678      ;
; 0.633 ; count_module:U1|result[0] ; count_module:U1|result[1] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.077      ; 0.896      ;
; 0.635 ; count_module:U1|result[0] ; count_module:U1|result[2] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.077      ; 0.898      ;
; 0.684 ; count_module:U1|result[1] ; count_module:U1|result[3] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.077      ; 0.947      ;
; 0.686 ; count_module:U1|result[1] ; count_module:U1|result[2] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.077      ; 0.949      ;
; 0.705 ; count_module:U1|result[1] ; count_module:U1|result[4] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.077      ; 0.968      ;
; 0.711 ; count_module:U1|result[3] ; count_module:U1|result[1] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.077      ; 0.974      ;
; 0.808 ; count_module:U1|result[0] ; count_module:U1|result[4] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.077      ; 1.071      ;
; 0.815 ; count_module:U1|result[0] ; count_module:U1|result[5] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.077      ; 1.078      ;
; 0.816 ; count_module:U1|result[0] ; count_module:U1|result[6] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.077      ; 1.079      ;
; 0.818 ; count_module:U1|result[0] ; count_module:U1|result[7] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.077      ; 1.081      ;
; 0.853 ; count_module:U1|result[0] ; count_module:U1|result[3] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.077      ; 1.116      ;
; 0.863 ; count_module:U1|result[2] ; count_module:U1|result[3] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.077      ; 1.126      ;
; 0.870 ; count_module:U1|result[2] ; count_module:U1|result[1] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.077      ; 1.133      ;
; 0.889 ; count_module:U1|result[2] ; count_module:U1|result[4] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.077      ; 1.152      ;
; 0.942 ; count_module:U1|result[3] ; count_module:U1|result[4] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.077      ; 1.205      ;
; 0.950 ; count_module:U1|result[3] ; count_module:U1|result[5] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.077      ; 1.213      ;
; 0.951 ; count_module:U1|result[3] ; count_module:U1|result[6] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.077      ; 1.214      ;
; 0.953 ; count_module:U1|result[3] ; count_module:U1|result[7] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.077      ; 1.216      ;
; 1.041 ; count_module:U1|result[4] ; count_module:U1|result[7] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.077      ; 1.304      ;
; 1.072 ; count_module:U1|result[2] ; count_module:U1|result[5] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.077      ; 1.335      ;
; 1.074 ; count_module:U1|result[2] ; count_module:U1|result[6] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.077      ; 1.337      ;
; 1.075 ; count_module:U1|result[2] ; count_module:U1|result[7] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.077      ; 1.338      ;
; 1.080 ; count_module:U1|result[4] ; count_module:U1|result[5] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.077      ; 1.343      ;
; 1.097 ; count_module:U1|result[6] ; count_module:U1|result[5] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.077      ; 1.360      ;
; 1.117 ; count_module:U1|result[6] ; count_module:U1|result[7] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.077      ; 1.380      ;
; 1.169 ; count_module:U1|result[5] ; count_module:U1|result[6] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.077      ; 1.432      ;
; 1.171 ; count_module:U1|result[5] ; count_module:U1|result[7] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.077      ; 1.434      ;
; 1.223 ; count_module:U1|result[1] ; count_module:U1|result[5] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.077      ; 1.486      ;
; 1.225 ; count_module:U1|result[1] ; count_module:U1|result[6] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.077      ; 1.488      ;
; 1.226 ; count_module:U1|result[1] ; count_module:U1|result[7] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.077      ; 1.489      ;
; 1.289 ; count_module:U1|result[4] ; count_module:U1|result[6] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.077      ; 1.552      ;
; 1.329 ; count_module:U1|result[7] ; count_module:U1|result[5] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.077      ; 1.592      ;
; 1.348 ; count_module:U1|result[7] ; count_module:U1|result[6] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.077      ; 1.611      ;
+-------+---------------------------+---------------------------+----------------------+----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Hold: 'CLK'                                                                                                          ;
+-------+---------------------------+---------------------------+----------------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+----------------------+-------------+--------------+------------+------------+
; 0.453 ; count_module:U1|Count[25] ; count_module:U1|Count[25] ; CLK                  ; CLK         ; 0.000        ; 0.074      ; 0.713      ;
; 0.666 ; count_module:U1|Count[3]  ; count_module:U1|Count[3]  ; CLK                  ; CLK         ; 0.000        ; 0.075      ; 0.927      ;
; 0.667 ; count_module:U1|Count[10] ; count_module:U1|Count[10] ; CLK                  ; CLK         ; 0.000        ; 0.075      ; 0.928      ;
; 0.668 ; count_module:U1|Count[9]  ; count_module:U1|Count[9]  ; CLK                  ; CLK         ; 0.000        ; 0.075      ; 0.929      ;
; 0.668 ; count_module:U1|Count[8]  ; count_module:U1|Count[8]  ; CLK                  ; CLK         ; 0.000        ; 0.075      ; 0.929      ;
; 0.668 ; count_module:U1|Count[7]  ; count_module:U1|Count[7]  ; CLK                  ; CLK         ; 0.000        ; 0.075      ; 0.929      ;
; 0.668 ; count_module:U1|Count[5]  ; count_module:U1|Count[5]  ; CLK                  ; CLK         ; 0.000        ; 0.075      ; 0.929      ;
; 0.668 ; count_module:U1|Count[2]  ; count_module:U1|Count[2]  ; CLK                  ; CLK         ; 0.000        ; 0.075      ; 0.929      ;
; 0.668 ; count_module:U1|Count[1]  ; count_module:U1|Count[1]  ; CLK                  ; CLK         ; 0.000        ; 0.075      ; 0.929      ;
; 0.669 ; count_module:U1|Count[17] ; count_module:U1|Count[17] ; CLK                  ; CLK         ; 0.000        ; 0.074      ; 0.929      ;
; 0.669 ; count_module:U1|Count[15] ; count_module:U1|Count[15] ; CLK                  ; CLK         ; 0.000        ; 0.074      ; 0.929      ;
; 0.670 ; count_module:U1|Count[23] ; count_module:U1|Count[23] ; CLK                  ; CLK         ; 0.000        ; 0.074      ; 0.930      ;
; 0.671 ; count_module:U1|Count[4]  ; count_module:U1|Count[4]  ; CLK                  ; CLK         ; 0.000        ; 0.075      ; 0.932      ;
; 0.686 ; count_module:U1|Count[0]  ; count_module:U1|Count[0]  ; CLK                  ; CLK         ; 0.000        ; 0.075      ; 0.947      ;
; 0.985 ; count_module:U1|Count[3]  ; count_module:U1|Count[4]  ; CLK                  ; CLK         ; 0.000        ; 0.075      ; 1.246      ;
; 0.987 ; count_module:U1|Count[9]  ; count_module:U1|Count[10] ; CLK                  ; CLK         ; 0.000        ; 0.075      ; 1.248      ;
; 0.987 ; count_module:U1|Count[7]  ; count_module:U1|Count[8]  ; CLK                  ; CLK         ; 0.000        ; 0.075      ; 1.248      ;
; 0.987 ; count_module:U1|Count[1]  ; count_module:U1|Count[2]  ; CLK                  ; CLK         ; 0.000        ; 0.075      ; 1.248      ;
; 0.997 ; count_module:U1|Count[0]  ; count_module:U1|Count[1]  ; CLK                  ; CLK         ; 0.000        ; 0.075      ; 1.258      ;
; 0.998 ; count_module:U1|Count[2]  ; count_module:U1|Count[3]  ; CLK                  ; CLK         ; 0.000        ; 0.075      ; 1.259      ;
; 0.998 ; count_module:U1|Count[8]  ; count_module:U1|Count[9]  ; CLK                  ; CLK         ; 0.000        ; 0.075      ; 1.259      ;
; 1.000 ; count_module:U1|Count[24] ; count_module:U1|Count[25] ; CLK                  ; CLK         ; 0.000        ; 0.074      ; 1.260      ;
; 1.001 ; count_module:U1|Count[0]  ; count_module:U1|Count[2]  ; CLK                  ; CLK         ; 0.000        ; 0.075      ; 1.262      ;
; 1.002 ; count_module:U1|Count[4]  ; count_module:U1|Count[5]  ; CLK                  ; CLK         ; 0.000        ; 0.075      ; 1.263      ;
; 1.002 ; count_module:U1|Count[2]  ; count_module:U1|Count[4]  ; CLK                  ; CLK         ; 0.000        ; 0.075      ; 1.263      ;
; 1.002 ; count_module:U1|Count[8]  ; count_module:U1|Count[10] ; CLK                  ; CLK         ; 0.000        ; 0.075      ; 1.263      ;
; 1.003 ; count_module:U1|Count[6]  ; count_module:U1|Count[7]  ; CLK                  ; CLK         ; 0.000        ; 0.075      ; 1.264      ;
; 1.004 ; count_module:U1|Count[22] ; count_module:U1|Count[23] ; CLK                  ; CLK         ; 0.000        ; 0.074      ; 1.264      ;
; 1.007 ; count_module:U1|Count[6]  ; count_module:U1|Count[8]  ; CLK                  ; CLK         ; 0.000        ; 0.075      ; 1.268      ;
; 1.016 ; count_module:U1|Count[19] ; count_module:U1|Count[19] ; CLK                  ; CLK         ; 0.000        ; 0.074      ; 1.276      ;
; 1.020 ; count_module:U1|Count[22] ; count_module:U1|Count[22] ; CLK                  ; CLK         ; 0.000        ; 0.074      ; 1.280      ;
; 1.109 ; count_module:U1|Count[3]  ; count_module:U1|Count[5]  ; CLK                  ; CLK         ; 0.000        ; 0.075      ; 1.370      ;
; 1.111 ; count_module:U1|Count[1]  ; count_module:U1|Count[3]  ; CLK                  ; CLK         ; 0.000        ; 0.075      ; 1.372      ;
; 1.111 ; count_module:U1|Count[7]  ; count_module:U1|Count[9]  ; CLK                  ; CLK         ; 0.000        ; 0.075      ; 1.372      ;
; 1.111 ; count_module:U1|Count[5]  ; count_module:U1|Count[7]  ; CLK                  ; CLK         ; 0.000        ; 0.075      ; 1.372      ;
; 1.112 ; count_module:U1|Count[15] ; count_module:U1|Count[17] ; CLK                  ; CLK         ; 0.000        ; 0.074      ; 1.372      ;
; 1.113 ; count_module:U1|Count[23] ; count_module:U1|Count[25] ; CLK                  ; CLK         ; 0.000        ; 0.074      ; 1.373      ;
; 1.115 ; count_module:U1|Count[1]  ; count_module:U1|Count[4]  ; CLK                  ; CLK         ; 0.000        ; 0.075      ; 1.376      ;
; 1.115 ; count_module:U1|Count[7]  ; count_module:U1|Count[10] ; CLK                  ; CLK         ; 0.000        ; 0.075      ; 1.376      ;
; 1.115 ; count_module:U1|Count[5]  ; count_module:U1|Count[8]  ; CLK                  ; CLK         ; 0.000        ; 0.075      ; 1.376      ;
; 1.125 ; count_module:U1|Count[0]  ; count_module:U1|Count[3]  ; CLK                  ; CLK         ; 0.000        ; 0.075      ; 1.386      ;
; 1.126 ; count_module:U1|Count[2]  ; count_module:U1|Count[5]  ; CLK                  ; CLK         ; 0.000        ; 0.075      ; 1.387      ;
; 1.129 ; count_module:U1|Count[0]  ; count_module:U1|Count[4]  ; CLK                  ; CLK         ; 0.000        ; 0.075      ; 1.390      ;
; 1.130 ; count_module:U1|Count[4]  ; count_module:U1|Count[7]  ; CLK                  ; CLK         ; 0.000        ; 0.075      ; 1.391      ;
; 1.131 ; count_module:U1|Count[6]  ; count_module:U1|Count[9]  ; CLK                  ; CLK         ; 0.000        ; 0.075      ; 1.392      ;
; 1.132 ; count_module:U1|Count[22] ; count_module:U1|Count[25] ; CLK                  ; CLK         ; 0.000        ; 0.074      ; 1.392      ;
; 1.134 ; count_module:U1|Count[4]  ; count_module:U1|Count[8]  ; CLK                  ; CLK         ; 0.000        ; 0.075      ; 1.395      ;
; 1.135 ; count_module:U1|Count[6]  ; count_module:U1|Count[10] ; CLK                  ; CLK         ; 0.000        ; 0.075      ; 1.396      ;
; 1.138 ; count_module:U1|Count[12] ; count_module:U1|Count[15] ; CLK                  ; CLK         ; 0.000        ; 0.071      ; 1.395      ;
; 1.142 ; count_module:U1|Count[24] ; count_module:U1|Count[24] ; CLK                  ; CLK         ; 0.000        ; 0.074      ; 1.402      ;
; 1.151 ; count_module:U1|Count[12] ; count_module:U1|Count[12] ; CLK                  ; CLK         ; 0.000        ; 0.075      ; 1.412      ;
; 1.169 ; count_module:U1|Count[16] ; count_module:U1|Count[17] ; CLK                  ; CLK         ; 0.000        ; 0.076      ; 1.431      ;
; 1.216 ; count_module:U1|Count[14] ; count_module:U1|Count[15] ; CLK                  ; CLK         ; 0.000        ; 0.076      ; 1.478      ;
; 1.230 ; count_module:U1|Count[6]  ; count_module:U1|Count[6]  ; CLK                  ; CLK         ; 0.000        ; 0.075      ; 1.491      ;
; 1.231 ; count_module:U1|Count[11] ; count_module:U1|Count[11] ; CLK                  ; CLK         ; 0.000        ; 0.075      ; 1.492      ;
; 1.237 ; count_module:U1|Count[3]  ; count_module:U1|Count[7]  ; CLK                  ; CLK         ; 0.000        ; 0.075      ; 1.498      ;
; 1.239 ; count_module:U1|Count[19] ; count_module:U1|Count[23] ; CLK                  ; CLK         ; 0.000        ; 0.074      ; 1.499      ;
; 1.239 ; count_module:U1|Count[1]  ; count_module:U1|Count[5]  ; CLK                  ; CLK         ; 0.000        ; 0.075      ; 1.500      ;
; 1.239 ; count_module:U1|Count[5]  ; count_module:U1|Count[9]  ; CLK                  ; CLK         ; 0.000        ; 0.075      ; 1.500      ;
; 1.241 ; count_module:U1|Count[3]  ; count_module:U1|Count[8]  ; CLK                  ; CLK         ; 0.000        ; 0.075      ; 1.502      ;
; 1.243 ; count_module:U1|Count[5]  ; count_module:U1|Count[10] ; CLK                  ; CLK         ; 0.000        ; 0.075      ; 1.504      ;
; 1.246 ; count_module:U1|Count[11] ; count_module:U1|Count[15] ; CLK                  ; CLK         ; 0.000        ; 0.071      ; 1.503      ;
; 1.251 ; count_module:U1|CLK1      ; count_module:U1|CLK1      ; count_module:U1|CLK1 ; CLK         ; 0.000        ; 2.821      ; 4.520      ;
; 1.253 ; count_module:U1|Count[0]  ; count_module:U1|Count[5]  ; CLK                  ; CLK         ; 0.000        ; 0.075      ; 1.514      ;
; 1.254 ; count_module:U1|Count[2]  ; count_module:U1|Count[7]  ; CLK                  ; CLK         ; 0.000        ; 0.075      ; 1.515      ;
; 1.257 ; count_module:U1|Count[10] ; count_module:U1|Count[15] ; CLK                  ; CLK         ; 0.000        ; 0.071      ; 1.514      ;
; 1.258 ; count_module:U1|Count[4]  ; count_module:U1|Count[9]  ; CLK                  ; CLK         ; 0.000        ; 0.075      ; 1.519      ;
; 1.258 ; count_module:U1|Count[2]  ; count_module:U1|Count[8]  ; CLK                  ; CLK         ; 0.000        ; 0.075      ; 1.519      ;
; 1.262 ; count_module:U1|Count[4]  ; count_module:U1|Count[10] ; CLK                  ; CLK         ; 0.000        ; 0.075      ; 1.523      ;
; 1.266 ; count_module:U1|Count[12] ; count_module:U1|Count[17] ; CLK                  ; CLK         ; 0.000        ; 0.071      ; 1.523      ;
; 1.272 ; count_module:U1|Count[13] ; count_module:U1|Count[15] ; CLK                  ; CLK         ; 0.000        ; 0.076      ; 1.534      ;
; 1.306 ; count_module:U1|Count[21] ; count_module:U1|Count[23] ; CLK                  ; CLK         ; 0.000        ; 0.076      ; 1.568      ;
; 1.336 ; count_module:U1|Count[16] ; count_module:U1|Count[20] ; CLK                  ; CLK         ; 0.000        ; 0.075      ; 1.597      ;
; 1.337 ; count_module:U1|Count[16] ; count_module:U1|Count[18] ; CLK                  ; CLK         ; 0.000        ; 0.075      ; 1.598      ;
; 1.338 ; count_module:U1|Count[16] ; count_module:U1|Count[14] ; CLK                  ; CLK         ; 0.000        ; 0.075      ; 1.599      ;
; 1.340 ; count_module:U1|Count[20] ; count_module:U1|Count[23] ; CLK                  ; CLK         ; 0.000        ; 0.076      ; 1.602      ;
; 1.344 ; count_module:U1|Count[14] ; count_module:U1|Count[17] ; CLK                  ; CLK         ; 0.000        ; 0.076      ; 1.606      ;
; 1.365 ; count_module:U1|Count[3]  ; count_module:U1|Count[9]  ; CLK                  ; CLK         ; 0.000        ; 0.075      ; 1.626      ;
; 1.367 ; count_module:U1|Count[19] ; count_module:U1|Count[25] ; CLK                  ; CLK         ; 0.000        ; 0.074      ; 1.627      ;
; 1.367 ; count_module:U1|Count[1]  ; count_module:U1|Count[7]  ; CLK                  ; CLK         ; 0.000        ; 0.075      ; 1.628      ;
; 1.368 ; count_module:U1|Count[17] ; count_module:U1|Count[23] ; CLK                  ; CLK         ; 0.000        ; 0.074      ; 1.628      ;
; 1.369 ; count_module:U1|Count[3]  ; count_module:U1|Count[10] ; CLK                  ; CLK         ; 0.000        ; 0.075      ; 1.630      ;
; 1.371 ; count_module:U1|Count[9]  ; count_module:U1|Count[15] ; CLK                  ; CLK         ; 0.000        ; 0.071      ; 1.628      ;
; 1.371 ; count_module:U1|Count[1]  ; count_module:U1|Count[8]  ; CLK                  ; CLK         ; 0.000        ; 0.075      ; 1.632      ;
; 1.374 ; count_module:U1|Count[11] ; count_module:U1|Count[17] ; CLK                  ; CLK         ; 0.000        ; 0.071      ; 1.631      ;
; 1.381 ; count_module:U1|Count[0]  ; count_module:U1|Count[7]  ; CLK                  ; CLK         ; 0.000        ; 0.075      ; 1.642      ;
; 1.382 ; count_module:U1|Count[2]  ; count_module:U1|Count[9]  ; CLK                  ; CLK         ; 0.000        ; 0.075      ; 1.643      ;
; 1.385 ; count_module:U1|Count[0]  ; count_module:U1|Count[8]  ; CLK                  ; CLK         ; 0.000        ; 0.075      ; 1.646      ;
; 1.385 ; count_module:U1|Count[10] ; count_module:U1|Count[17] ; CLK                  ; CLK         ; 0.000        ; 0.071      ; 1.642      ;
; 1.386 ; count_module:U1|Count[2]  ; count_module:U1|Count[10] ; CLK                  ; CLK         ; 0.000        ; 0.075      ; 1.647      ;
; 1.386 ; count_module:U1|Count[8]  ; count_module:U1|Count[15] ; CLK                  ; CLK         ; 0.000        ; 0.071      ; 1.643      ;
; 1.387 ; count_module:U1|Count[20] ; count_module:U1|Count[20] ; CLK                  ; CLK         ; 0.000        ; 0.075      ; 1.648      ;
; 1.400 ; count_module:U1|Count[13] ; count_module:U1|Count[17] ; CLK                  ; CLK         ; 0.000        ; 0.076      ; 1.662      ;
; 1.404 ; count_module:U1|Count[18] ; count_module:U1|Count[18] ; CLK                  ; CLK         ; 0.000        ; 0.075      ; 1.665      ;
; 1.413 ; count_module:U1|Count[14] ; count_module:U1|Count[14] ; CLK                  ; CLK         ; 0.000        ; 0.075      ; 1.674      ;
; 1.434 ; count_module:U1|Count[21] ; count_module:U1|Count[25] ; CLK                  ; CLK         ; 0.000        ; 0.076      ; 1.696      ;
; 1.455 ; count_module:U1|Count[17] ; count_module:U1|Count[19] ; CLK                  ; CLK         ; 0.000        ; 0.074      ; 1.715      ;
; 1.457 ; count_module:U1|Count[16] ; count_module:U1|Count[21] ; CLK                  ; CLK         ; 0.000        ; 0.075      ; 1.718      ;
; 1.459 ; count_module:U1|Count[16] ; count_module:U1|Count[13] ; CLK                  ; CLK         ; 0.000        ; 0.075      ; 1.720      ;
; 1.460 ; count_module:U1|Count[16] ; count_module:U1|Count[16] ; CLK                  ; CLK         ; 0.000        ; 0.075      ; 1.721      ;
+-------+---------------------------+---------------------------+----------------------+-------------+--------------+------------+------------+


------------------------------------------------
; Slow 1200mV 100C Model Metastability Summary ;
------------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Fmax Summary                                                                  ;
+------------+-----------------+----------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name           ; Note                                           ;
+------------+-----------------+----------------------+------------------------------------------------+
; 224.27 MHz ; 224.27 MHz      ; CLK                  ;                                                ;
; 602.77 MHz ; 437.64 MHz      ; count_module:U1|CLK1 ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+----------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------+
; Slow 1200mV -40C Model Setup Summary          ;
+----------------------+--------+---------------+
; Clock                ; Slack  ; End Point TNS ;
+----------------------+--------+---------------+
; CLK                  ; -3.459 ; -40.675       ;
; count_module:U1|CLK1 ; -0.659 ; -2.630        ;
+----------------------+--------+---------------+


+----------------------------------------------+
; Slow 1200mV -40C Model Hold Summary          ;
+----------------------+-------+---------------+
; Clock                ; Slack ; End Point TNS ;
+----------------------+-------+---------------+
; count_module:U1|CLK1 ; 0.340 ; 0.000         ;
; CLK                  ; 0.395 ; 0.000         ;
+----------------------+-------+---------------+


-------------------------------------------
; Slow 1200mV -40C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Slow 1200mV -40C Model Removal Summary ;
------------------------------------------
No paths to report.


+----------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width Summary ;
+----------------------+--------+--------------------+
; Clock                ; Slack  ; End Point TNS      ;
+----------------------+--------+--------------------+
; CLK                  ; -3.000 ; -37.695            ;
; count_module:U1|CLK1 ; -1.285 ; -10.280            ;
+----------------------+--------+--------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'CLK'                                                                                                  ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -3.459 ; count_module:U1|Count[2]  ; count_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.069     ; 4.390      ;
; -3.250 ; count_module:U1|Count[0]  ; count_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.069     ; 4.181      ;
; -3.249 ; count_module:U1|Count[4]  ; count_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.069     ; 4.180      ;
; -3.181 ; count_module:U1|Count[11] ; count_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.069     ; 4.112      ;
; -3.152 ; count_module:U1|Count[8]  ; count_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.069     ; 4.083      ;
; -3.087 ; count_module:U1|Count[5]  ; count_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.069     ; 4.018      ;
; -3.084 ; count_module:U1|Count[7]  ; count_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.069     ; 4.015      ;
; -3.078 ; count_module:U1|Count[3]  ; count_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.069     ; 4.009      ;
; -2.998 ; count_module:U1|Count[10] ; count_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.929      ;
; -2.941 ; count_module:U1|Count[6]  ; count_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.872      ;
; -2.923 ; count_module:U1|Count[23] ; count_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.066     ; 3.857      ;
; -2.920 ; count_module:U1|Count[12] ; count_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.851      ;
; -2.892 ; count_module:U1|Count[9]  ; count_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.823      ;
; -2.828 ; count_module:U1|Count[1]  ; count_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.759      ;
; -2.755 ; count_module:U1|Count[17] ; count_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.066     ; 3.689      ;
; -2.750 ; count_module:U1|Count[14] ; count_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.686      ;
; -2.750 ; count_module:U1|Count[15] ; count_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.066     ; 3.684      ;
; -2.742 ; count_module:U1|Count[13] ; count_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.678      ;
; -2.723 ; count_module:U1|Count[20] ; count_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.659      ;
; -2.685 ; count_module:U1|Count[24] ; count_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.066     ; 3.619      ;
; -2.672 ; count_module:U1|Count[19] ; count_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.066     ; 3.606      ;
; -2.663 ; count_module:U1|Count[22] ; count_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.066     ; 3.597      ;
; -2.657 ; count_module:U1|Count[21] ; count_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.593      ;
; -2.578 ; count_module:U1|Count[18] ; count_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.514      ;
; -2.476 ; count_module:U1|Count[25] ; count_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.066     ; 3.410      ;
; -2.369 ; count_module:U1|Count[16] ; count_module:U1|CLK1      ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.305      ;
; -2.215 ; count_module:U1|Count[1]  ; count_module:U1|Count[24] ; CLK          ; CLK         ; 1.000        ; -0.067     ; 3.148      ;
; -2.190 ; count_module:U1|Count[0]  ; count_module:U1|Count[21] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.121      ;
; -2.143 ; count_module:U1|Count[0]  ; count_module:U1|Count[24] ; CLK          ; CLK         ; 1.000        ; -0.067     ; 3.076      ;
; -2.104 ; count_module:U1|Count[3]  ; count_module:U1|Count[24] ; CLK          ; CLK         ; 1.000        ; -0.067     ; 3.037      ;
; -2.103 ; count_module:U1|Count[1]  ; count_module:U1|Count[21] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.034      ;
; -2.085 ; count_module:U1|Count[2]  ; count_module:U1|Count[24] ; CLK          ; CLK         ; 1.000        ; -0.067     ; 3.018      ;
; -2.082 ; count_module:U1|Count[2]  ; count_module:U1|Count[21] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.013      ;
; -2.048 ; count_module:U1|Count[1]  ; count_module:U1|Count[20] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 2.979      ;
; -2.036 ; count_module:U1|Count[2]  ; count_module:U1|Count[11] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.972      ;
; -2.036 ; count_module:U1|Count[2]  ; count_module:U1|Count[12] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.972      ;
; -2.035 ; count_module:U1|Count[2]  ; count_module:U1|Count[6]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.971      ;
; -2.012 ; count_module:U1|Count[0]  ; count_module:U1|Count[13] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 2.943      ;
; -1.998 ; count_module:U1|Count[5]  ; count_module:U1|Count[24] ; CLK          ; CLK         ; 1.000        ; -0.067     ; 2.931      ;
; -1.992 ; count_module:U1|Count[3]  ; count_module:U1|Count[21] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 2.923      ;
; -1.991 ; count_module:U1|Count[1]  ; count_module:U1|Count[22] ; CLK          ; CLK         ; 1.000        ; -0.067     ; 2.924      ;
; -1.978 ; count_module:U1|Count[4]  ; count_module:U1|Count[21] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 2.909      ;
; -1.976 ; count_module:U1|Count[0]  ; count_module:U1|Count[20] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 2.907      ;
; -1.958 ; count_module:U1|Count[1]  ; count_module:U1|Count[18] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 2.889      ;
; -1.948 ; count_module:U1|Count[1]  ; count_module:U1|Count[16] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 2.879      ;
; -1.944 ; count_module:U1|Count[2]  ; count_module:U1|Count[22] ; CLK          ; CLK         ; 1.000        ; -0.067     ; 2.877      ;
; -1.943 ; count_module:U1|Count[2]  ; count_module:U1|Count[19] ; CLK          ; CLK         ; 1.000        ; -0.067     ; 2.876      ;
; -1.937 ; count_module:U1|Count[3]  ; count_module:U1|Count[20] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 2.868      ;
; -1.925 ; count_module:U1|Count[1]  ; count_module:U1|Count[13] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 2.856      ;
; -1.921 ; count_module:U1|Count[4]  ; count_module:U1|Count[24] ; CLK          ; CLK         ; 1.000        ; -0.067     ; 2.854      ;
; -1.919 ; count_module:U1|Count[0]  ; count_module:U1|Count[22] ; CLK          ; CLK         ; 1.000        ; -0.067     ; 2.852      ;
; -1.909 ; count_module:U1|Count[2]  ; count_module:U1|Count[14] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 2.840      ;
; -1.906 ; count_module:U1|Count[2]  ; count_module:U1|Count[18] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 2.837      ;
; -1.904 ; count_module:U1|Count[2]  ; count_module:U1|Count[13] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 2.835      ;
; -1.900 ; count_module:U1|Count[2]  ; count_module:U1|Count[20] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 2.831      ;
; -1.891 ; count_module:U1|Count[7]  ; count_module:U1|Count[24] ; CLK          ; CLK         ; 1.000        ; -0.067     ; 2.824      ;
; -1.886 ; count_module:U1|Count[5]  ; count_module:U1|Count[21] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 2.817      ;
; -1.886 ; count_module:U1|Count[0]  ; count_module:U1|Count[18] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 2.817      ;
; -1.880 ; count_module:U1|Count[3]  ; count_module:U1|Count[22] ; CLK          ; CLK         ; 1.000        ; -0.067     ; 2.813      ;
; -1.876 ; count_module:U1|Count[0]  ; count_module:U1|Count[16] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 2.807      ;
; -1.870 ; count_module:U1|Count[6]  ; count_module:U1|Count[21] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 2.801      ;
; -1.847 ; count_module:U1|Count[3]  ; count_module:U1|Count[18] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 2.778      ;
; -1.837 ; count_module:U1|Count[3]  ; count_module:U1|Count[16] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 2.768      ;
; -1.831 ; count_module:U1|Count[5]  ; count_module:U1|Count[20] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 2.762      ;
; -1.827 ; count_module:U1|Count[0]  ; count_module:U1|Count[11] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.763      ;
; -1.827 ; count_module:U1|Count[0]  ; count_module:U1|Count[12] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.763      ;
; -1.826 ; count_module:U1|Count[4]  ; count_module:U1|Count[11] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.762      ;
; -1.826 ; count_module:U1|Count[4]  ; count_module:U1|Count[12] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.762      ;
; -1.826 ; count_module:U1|Count[0]  ; count_module:U1|Count[6]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.762      ;
; -1.825 ; count_module:U1|Count[4]  ; count_module:U1|Count[6]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.761      ;
; -1.816 ; count_module:U1|Count[6]  ; count_module:U1|Count[24] ; CLK          ; CLK         ; 1.000        ; -0.067     ; 2.749      ;
; -1.814 ; count_module:U1|Count[3]  ; count_module:U1|Count[13] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 2.745      ;
; -1.807 ; count_module:U1|Count[11] ; count_module:U1|Count[24] ; CLK          ; CLK         ; 1.000        ; -0.067     ; 2.740      ;
; -1.800 ; count_module:U1|Count[0]  ; count_module:U1|Count[19] ; CLK          ; CLK         ; 1.000        ; -0.067     ; 2.733      ;
; -1.800 ; count_module:U1|Count[4]  ; count_module:U1|Count[13] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 2.731      ;
; -1.794 ; count_module:U1|Count[0]  ; count_module:U1|Count[25] ; CLK          ; CLK         ; 1.000        ; -0.067     ; 2.727      ;
; -1.783 ; count_module:U1|Count[9]  ; count_module:U1|Count[24] ; CLK          ; CLK         ; 1.000        ; -0.067     ; 2.716      ;
; -1.779 ; count_module:U1|Count[7]  ; count_module:U1|Count[21] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 2.710      ;
; -1.778 ; count_module:U1|Count[8]  ; count_module:U1|Count[24] ; CLK          ; CLK         ; 1.000        ; -0.067     ; 2.711      ;
; -1.774 ; count_module:U1|Count[5]  ; count_module:U1|Count[22] ; CLK          ; CLK         ; 1.000        ; -0.067     ; 2.707      ;
; -1.768 ; count_module:U1|Count[2]  ; count_module:U1|Count[16] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 2.699      ;
; -1.759 ; count_module:U1|Count[8]  ; count_module:U1|Count[21] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 2.690      ;
; -1.758 ; count_module:U1|Count[11] ; count_module:U1|Count[11] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.694      ;
; -1.758 ; count_module:U1|Count[11] ; count_module:U1|Count[12] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.694      ;
; -1.757 ; count_module:U1|Count[11] ; count_module:U1|Count[6]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.693      ;
; -1.754 ; count_module:U1|Count[4]  ; count_module:U1|Count[20] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 2.685      ;
; -1.743 ; count_module:U1|Count[1]  ; count_module:U1|Count[14] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 2.674      ;
; -1.741 ; count_module:U1|Count[5]  ; count_module:U1|Count[18] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 2.672      ;
; -1.737 ; count_module:U1|Count[1]  ; count_module:U1|Count[25] ; CLK          ; CLK         ; 1.000        ; -0.067     ; 2.670      ;
; -1.734 ; count_module:U1|Count[4]  ; count_module:U1|Count[22] ; CLK          ; CLK         ; 1.000        ; -0.067     ; 2.667      ;
; -1.733 ; count_module:U1|Count[4]  ; count_module:U1|Count[19] ; CLK          ; CLK         ; 1.000        ; -0.067     ; 2.666      ;
; -1.731 ; count_module:U1|Count[5]  ; count_module:U1|Count[16] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 2.662      ;
; -1.729 ; count_module:U1|Count[8]  ; count_module:U1|Count[11] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.665      ;
; -1.729 ; count_module:U1|Count[8]  ; count_module:U1|Count[12] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.665      ;
; -1.728 ; count_module:U1|Count[8]  ; count_module:U1|Count[6]  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.664      ;
; -1.724 ; count_module:U1|Count[7]  ; count_module:U1|Count[20] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 2.655      ;
; -1.718 ; count_module:U1|Count[1]  ; count_module:U1|Count[19] ; CLK          ; CLK         ; 1.000        ; -0.067     ; 2.651      ;
; -1.708 ; count_module:U1|Count[5]  ; count_module:U1|Count[13] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 2.639      ;
; -1.700 ; count_module:U1|Count[0]  ; count_module:U1|Count[14] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 2.631      ;
; -1.699 ; count_module:U1|Count[4]  ; count_module:U1|Count[14] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 2.630      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'count_module:U1|CLK1'                                                                                                  ;
+--------+---------------------------+---------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+----------------------+----------------------+--------------+------------+------------+
; -0.659 ; count_module:U1|result[7] ; count_module:U1|result[5] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.066     ; 1.593      ;
; -0.659 ; count_module:U1|result[4] ; count_module:U1|result[5] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.066     ; 1.593      ;
; -0.657 ; count_module:U1|result[7] ; count_module:U1|result[6] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.066     ; 1.591      ;
; -0.657 ; count_module:U1|result[4] ; count_module:U1|result[6] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.066     ; 1.591      ;
; -0.655 ; count_module:U1|result[7] ; count_module:U1|result[7] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.066     ; 1.589      ;
; -0.655 ; count_module:U1|result[4] ; count_module:U1|result[7] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.066     ; 1.589      ;
; -0.579 ; count_module:U1|result[6] ; count_module:U1|result[7] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.066     ; 1.513      ;
; -0.496 ; count_module:U1|result[5] ; count_module:U1|result[6] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.066     ; 1.430      ;
; -0.493 ; count_module:U1|result[5] ; count_module:U1|result[7] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.066     ; 1.427      ;
; -0.486 ; count_module:U1|result[5] ; count_module:U1|result[5] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.066     ; 1.420      ;
; -0.468 ; count_module:U1|result[1] ; count_module:U1|result[7] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.066     ; 1.402      ;
; -0.466 ; count_module:U1|result[1] ; count_module:U1|result[6] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.066     ; 1.400      ;
; -0.465 ; count_module:U1|result[1] ; count_module:U1|result[5] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.066     ; 1.399      ;
; -0.387 ; count_module:U1|result[6] ; count_module:U1|result[6] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.066     ; 1.321      ;
; -0.377 ; count_module:U1|result[6] ; count_module:U1|result[5] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.066     ; 1.311      ;
; -0.359 ; count_module:U1|result[2] ; count_module:U1|result[7] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.066     ; 1.293      ;
; -0.357 ; count_module:U1|result[2] ; count_module:U1|result[6] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.066     ; 1.291      ;
; -0.356 ; count_module:U1|result[2] ; count_module:U1|result[5] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.066     ; 1.290      ;
; -0.274 ; count_module:U1|result[3] ; count_module:U1|result[7] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.066     ; 1.208      ;
; -0.272 ; count_module:U1|result[3] ; count_module:U1|result[6] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.066     ; 1.206      ;
; -0.271 ; count_module:U1|result[3] ; count_module:U1|result[5] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.066     ; 1.205      ;
; -0.263 ; count_module:U1|result[3] ; count_module:U1|result[4] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.066     ; 1.197      ;
; -0.188 ; count_module:U1|result[0] ; count_module:U1|result[3] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.066     ; 1.122      ;
; -0.165 ; count_module:U1|result[2] ; count_module:U1|result[1] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.066     ; 1.099      ;
; -0.160 ; count_module:U1|result[2] ; count_module:U1|result[4] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.066     ; 1.094      ;
; -0.145 ; count_module:U1|result[2] ; count_module:U1|result[3] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.066     ; 1.079      ;
; -0.117 ; count_module:U1|result[0] ; count_module:U1|result[7] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.066     ; 1.051      ;
; -0.115 ; count_module:U1|result[0] ; count_module:U1|result[6] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.066     ; 1.049      ;
; -0.114 ; count_module:U1|result[0] ; count_module:U1|result[5] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.066     ; 1.048      ;
; -0.106 ; count_module:U1|result[0] ; count_module:U1|result[4] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.066     ; 1.040      ;
; -0.071 ; count_module:U1|result[1] ; count_module:U1|result[3] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.066     ; 1.005      ;
; -0.043 ; count_module:U1|result[1] ; count_module:U1|result[2] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.066     ; 0.977      ;
; -0.017 ; count_module:U1|result[1] ; count_module:U1|result[4] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.066     ; 0.951      ;
; -0.013 ; count_module:U1|result[3] ; count_module:U1|result[1] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.066     ; 0.947      ;
; 0.062  ; count_module:U1|result[0] ; count_module:U1|result[2] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.066     ; 0.872      ;
; 0.065  ; count_module:U1|result[0] ; count_module:U1|result[1] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.066     ; 0.869      ;
; 0.272  ; count_module:U1|result[0] ; count_module:U1|result[0] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.066     ; 0.662      ;
; 0.272  ; count_module:U1|result[4] ; count_module:U1|result[4] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.066     ; 0.662      ;
; 0.272  ; count_module:U1|result[3] ; count_module:U1|result[3] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.066     ; 0.662      ;
; 0.272  ; count_module:U1|result[1] ; count_module:U1|result[1] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.066     ; 0.662      ;
; 0.272  ; count_module:U1|result[2] ; count_module:U1|result[2] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.066     ; 0.662      ;
+--------+---------------------------+---------------------------+----------------------+----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'count_module:U1|CLK1'                                                                                                  ;
+-------+---------------------------+---------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+----------------------+----------------------+--------------+------------+------------+
; 0.340 ; count_module:U1|result[7] ; count_module:U1|result[7] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.066      ; 0.574      ;
; 0.340 ; count_module:U1|result[5] ; count_module:U1|result[5] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.066      ; 0.574      ;
; 0.340 ; count_module:U1|result[6] ; count_module:U1|result[6] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.066      ; 0.574      ;
; 0.340 ; count_module:U1|result[4] ; count_module:U1|result[4] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.066      ; 0.574      ;
; 0.340 ; count_module:U1|result[3] ; count_module:U1|result[3] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.066      ; 0.574      ;
; 0.340 ; count_module:U1|result[2] ; count_module:U1|result[2] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.066      ; 0.574      ;
; 0.340 ; count_module:U1|result[1] ; count_module:U1|result[1] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.066      ; 0.574      ;
; 0.354 ; count_module:U1|result[0] ; count_module:U1|result[0] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.066      ; 0.588      ;
; 0.569 ; count_module:U1|result[0] ; count_module:U1|result[1] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.066      ; 0.803      ;
; 0.571 ; count_module:U1|result[0] ; count_module:U1|result[2] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.066      ; 0.805      ;
; 0.605 ; count_module:U1|result[1] ; count_module:U1|result[3] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.066      ; 0.839      ;
; 0.607 ; count_module:U1|result[1] ; count_module:U1|result[2] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.066      ; 0.841      ;
; 0.626 ; count_module:U1|result[3] ; count_module:U1|result[1] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.066      ; 0.860      ;
; 0.628 ; count_module:U1|result[1] ; count_module:U1|result[4] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.066      ; 0.862      ;
; 0.722 ; count_module:U1|result[0] ; count_module:U1|result[4] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.066      ; 0.956      ;
; 0.726 ; count_module:U1|result[0] ; count_module:U1|result[5] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.066      ; 0.960      ;
; 0.727 ; count_module:U1|result[0] ; count_module:U1|result[6] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.066      ; 0.961      ;
; 0.729 ; count_module:U1|result[0] ; count_module:U1|result[7] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.066      ; 0.963      ;
; 0.741 ; count_module:U1|result[2] ; count_module:U1|result[3] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.066      ; 0.975      ;
; 0.768 ; count_module:U1|result[0] ; count_module:U1|result[3] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.066      ; 1.002      ;
; 0.783 ; count_module:U1|result[2] ; count_module:U1|result[1] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.066      ; 1.017      ;
; 0.784 ; count_module:U1|result[2] ; count_module:U1|result[4] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.066      ; 1.018      ;
; 0.838 ; count_module:U1|result[3] ; count_module:U1|result[4] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.066      ; 1.072      ;
; 0.843 ; count_module:U1|result[3] ; count_module:U1|result[5] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.066      ; 1.077      ;
; 0.844 ; count_module:U1|result[3] ; count_module:U1|result[6] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.066      ; 1.078      ;
; 0.846 ; count_module:U1|result[3] ; count_module:U1|result[7] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.066      ; 1.080      ;
; 0.897 ; count_module:U1|result[4] ; count_module:U1|result[7] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.066      ; 1.131      ;
; 0.919 ; count_module:U1|result[4] ; count_module:U1|result[5] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.066      ; 1.153      ;
; 0.932 ; count_module:U1|result[2] ; count_module:U1|result[5] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.066      ; 1.166      ;
; 0.934 ; count_module:U1|result[2] ; count_module:U1|result[6] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.066      ; 1.168      ;
; 0.936 ; count_module:U1|result[2] ; count_module:U1|result[7] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.066      ; 1.170      ;
; 0.948 ; count_module:U1|result[6] ; count_module:U1|result[5] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.066      ; 1.182      ;
; 0.965 ; count_module:U1|result[6] ; count_module:U1|result[7] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.066      ; 1.199      ;
; 1.006 ; count_module:U1|result[5] ; count_module:U1|result[6] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.066      ; 1.240      ;
; 1.010 ; count_module:U1|result[5] ; count_module:U1|result[7] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.066      ; 1.244      ;
; 1.079 ; count_module:U1|result[1] ; count_module:U1|result[5] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.066      ; 1.313      ;
; 1.081 ; count_module:U1|result[1] ; count_module:U1|result[6] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.066      ; 1.315      ;
; 1.083 ; count_module:U1|result[1] ; count_module:U1|result[7] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.066      ; 1.317      ;
; 1.116 ; count_module:U1|result[4] ; count_module:U1|result[6] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.066      ; 1.350      ;
; 1.176 ; count_module:U1|result[7] ; count_module:U1|result[5] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.066      ; 1.410      ;
; 1.186 ; count_module:U1|result[7] ; count_module:U1|result[6] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.066      ; 1.420      ;
+-------+---------------------------+---------------------------+----------------------+----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'CLK'                                                                                                          ;
+-------+---------------------------+---------------------------+----------------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+----------------------+-------------+--------------+------------+------------+
; 0.395 ; count_module:U1|Count[25] ; count_module:U1|Count[25] ; CLK                  ; CLK         ; 0.000        ; 0.064      ; 0.627      ;
; 0.589 ; count_module:U1|Count[3]  ; count_module:U1|Count[3]  ; CLK                  ; CLK         ; 0.000        ; 0.064      ; 0.821      ;
; 0.592 ; count_module:U1|Count[10] ; count_module:U1|Count[10] ; CLK                  ; CLK         ; 0.000        ; 0.064      ; 0.824      ;
; 0.592 ; count_module:U1|Count[8]  ; count_module:U1|Count[8]  ; CLK                  ; CLK         ; 0.000        ; 0.064      ; 0.824      ;
; 0.592 ; count_module:U1|Count[2]  ; count_module:U1|Count[2]  ; CLK                  ; CLK         ; 0.000        ; 0.064      ; 0.824      ;
; 0.593 ; count_module:U1|Count[9]  ; count_module:U1|Count[9]  ; CLK                  ; CLK         ; 0.000        ; 0.064      ; 0.825      ;
; 0.593 ; count_module:U1|Count[15] ; count_module:U1|Count[15] ; CLK                  ; CLK         ; 0.000        ; 0.064      ; 0.825      ;
; 0.593 ; count_module:U1|Count[7]  ; count_module:U1|Count[7]  ; CLK                  ; CLK         ; 0.000        ; 0.064      ; 0.825      ;
; 0.593 ; count_module:U1|Count[1]  ; count_module:U1|Count[1]  ; CLK                  ; CLK         ; 0.000        ; 0.064      ; 0.825      ;
; 0.594 ; count_module:U1|Count[23] ; count_module:U1|Count[23] ; CLK                  ; CLK         ; 0.000        ; 0.064      ; 0.826      ;
; 0.594 ; count_module:U1|Count[17] ; count_module:U1|Count[17] ; CLK                  ; CLK         ; 0.000        ; 0.064      ; 0.826      ;
; 0.594 ; count_module:U1|Count[5]  ; count_module:U1|Count[5]  ; CLK                  ; CLK         ; 0.000        ; 0.064      ; 0.826      ;
; 0.596 ; count_module:U1|Count[4]  ; count_module:U1|Count[4]  ; CLK                  ; CLK         ; 0.000        ; 0.064      ; 0.828      ;
; 0.605 ; count_module:U1|Count[0]  ; count_module:U1|Count[0]  ; CLK                  ; CLK         ; 0.000        ; 0.064      ; 0.837      ;
; 0.865 ; count_module:U1|Count[2]  ; count_module:U1|Count[3]  ; CLK                  ; CLK         ; 0.000        ; 0.064      ; 1.097      ;
; 0.865 ; count_module:U1|Count[8]  ; count_module:U1|Count[9]  ; CLK                  ; CLK         ; 0.000        ; 0.064      ; 1.097      ;
; 0.865 ; count_module:U1|Count[0]  ; count_module:U1|Count[1]  ; CLK                  ; CLK         ; 0.000        ; 0.064      ; 1.097      ;
; 0.866 ; count_module:U1|Count[24] ; count_module:U1|Count[25] ; CLK                  ; CLK         ; 0.000        ; 0.064      ; 1.098      ;
; 0.866 ; count_module:U1|Count[3]  ; count_module:U1|Count[4]  ; CLK                  ; CLK         ; 0.000        ; 0.064      ; 1.098      ;
; 0.871 ; count_module:U1|Count[9]  ; count_module:U1|Count[10] ; CLK                  ; CLK         ; 0.000        ; 0.064      ; 1.103      ;
; 0.871 ; count_module:U1|Count[7]  ; count_module:U1|Count[8]  ; CLK                  ; CLK         ; 0.000        ; 0.064      ; 1.103      ;
; 0.871 ; count_module:U1|Count[1]  ; count_module:U1|Count[2]  ; CLK                  ; CLK         ; 0.000        ; 0.064      ; 1.103      ;
; 0.872 ; count_module:U1|Count[6]  ; count_module:U1|Count[7]  ; CLK                  ; CLK         ; 0.000        ; 0.064      ; 1.104      ;
; 0.872 ; count_module:U1|Count[22] ; count_module:U1|Count[23] ; CLK                  ; CLK         ; 0.000        ; 0.064      ; 1.104      ;
; 0.872 ; count_module:U1|Count[4]  ; count_module:U1|Count[5]  ; CLK                  ; CLK         ; 0.000        ; 0.064      ; 1.104      ;
; 0.879 ; count_module:U1|Count[2]  ; count_module:U1|Count[4]  ; CLK                  ; CLK         ; 0.000        ; 0.064      ; 1.111      ;
; 0.879 ; count_module:U1|Count[8]  ; count_module:U1|Count[10] ; CLK                  ; CLK         ; 0.000        ; 0.064      ; 1.111      ;
; 0.879 ; count_module:U1|Count[0]  ; count_module:U1|Count[2]  ; CLK                  ; CLK         ; 0.000        ; 0.064      ; 1.111      ;
; 0.886 ; count_module:U1|Count[6]  ; count_module:U1|Count[8]  ; CLK                  ; CLK         ; 0.000        ; 0.064      ; 1.118      ;
; 0.899 ; count_module:U1|Count[19] ; count_module:U1|Count[19] ; CLK                  ; CLK         ; 0.000        ; 0.064      ; 1.131      ;
; 0.905 ; count_module:U1|Count[22] ; count_module:U1|Count[22] ; CLK                  ; CLK         ; 0.000        ; 0.064      ; 1.137      ;
; 0.956 ; count_module:U1|Count[3]  ; count_module:U1|Count[5]  ; CLK                  ; CLK         ; 0.000        ; 0.064      ; 1.188      ;
; 0.961 ; count_module:U1|Count[15] ; count_module:U1|Count[17] ; CLK                  ; CLK         ; 0.000        ; 0.064      ; 1.193      ;
; 0.961 ; count_module:U1|Count[1]  ; count_module:U1|Count[3]  ; CLK                  ; CLK         ; 0.000        ; 0.064      ; 1.193      ;
; 0.961 ; count_module:U1|Count[7]  ; count_module:U1|Count[9]  ; CLK                  ; CLK         ; 0.000        ; 0.064      ; 1.193      ;
; 0.962 ; count_module:U1|Count[23] ; count_module:U1|Count[25] ; CLK                  ; CLK         ; 0.000        ; 0.064      ; 1.194      ;
; 0.962 ; count_module:U1|Count[5]  ; count_module:U1|Count[7]  ; CLK                  ; CLK         ; 0.000        ; 0.064      ; 1.194      ;
; 0.969 ; count_module:U1|Count[2]  ; count_module:U1|Count[5]  ; CLK                  ; CLK         ; 0.000        ; 0.064      ; 1.201      ;
; 0.969 ; count_module:U1|Count[0]  ; count_module:U1|Count[3]  ; CLK                  ; CLK         ; 0.000        ; 0.064      ; 1.201      ;
; 0.975 ; count_module:U1|Count[1]  ; count_module:U1|Count[4]  ; CLK                  ; CLK         ; 0.000        ; 0.064      ; 1.207      ;
; 0.975 ; count_module:U1|Count[7]  ; count_module:U1|Count[10] ; CLK                  ; CLK         ; 0.000        ; 0.064      ; 1.207      ;
; 0.976 ; count_module:U1|Count[5]  ; count_module:U1|Count[8]  ; CLK                  ; CLK         ; 0.000        ; 0.064      ; 1.208      ;
; 0.976 ; count_module:U1|Count[6]  ; count_module:U1|Count[9]  ; CLK                  ; CLK         ; 0.000        ; 0.064      ; 1.208      ;
; 0.976 ; count_module:U1|Count[22] ; count_module:U1|Count[25] ; CLK                  ; CLK         ; 0.000        ; 0.064      ; 1.208      ;
; 0.976 ; count_module:U1|Count[4]  ; count_module:U1|Count[7]  ; CLK                  ; CLK         ; 0.000        ; 0.064      ; 1.208      ;
; 0.982 ; count_module:U1|Count[12] ; count_module:U1|Count[15] ; CLK                  ; CLK         ; 0.000        ; 0.061      ; 1.211      ;
; 0.983 ; count_module:U1|Count[0]  ; count_module:U1|Count[4]  ; CLK                  ; CLK         ; 0.000        ; 0.064      ; 1.215      ;
; 0.990 ; count_module:U1|Count[6]  ; count_module:U1|Count[10] ; CLK                  ; CLK         ; 0.000        ; 0.064      ; 1.222      ;
; 0.990 ; count_module:U1|Count[4]  ; count_module:U1|Count[8]  ; CLK                  ; CLK         ; 0.000        ; 0.064      ; 1.222      ;
; 1.006 ; count_module:U1|Count[16] ; count_module:U1|Count[17] ; CLK                  ; CLK         ; 0.000        ; 0.066      ; 1.240      ;
; 1.017 ; count_module:U1|Count[24] ; count_module:U1|Count[24] ; CLK                  ; CLK         ; 0.000        ; 0.064      ; 1.249      ;
; 1.027 ; count_module:U1|Count[12] ; count_module:U1|Count[12] ; CLK                  ; CLK         ; 0.000        ; 0.064      ; 1.259      ;
; 1.047 ; count_module:U1|Count[14] ; count_module:U1|Count[15] ; CLK                  ; CLK         ; 0.000        ; 0.066      ; 1.281      ;
; 1.060 ; count_module:U1|Count[3]  ; count_module:U1|Count[7]  ; CLK                  ; CLK         ; 0.000        ; 0.064      ; 1.292      ;
; 1.062 ; count_module:U1|Count[19] ; count_module:U1|Count[23] ; CLK                  ; CLK         ; 0.000        ; 0.064      ; 1.294      ;
; 1.065 ; count_module:U1|Count[1]  ; count_module:U1|Count[5]  ; CLK                  ; CLK         ; 0.000        ; 0.064      ; 1.297      ;
; 1.066 ; count_module:U1|Count[5]  ; count_module:U1|Count[9]  ; CLK                  ; CLK         ; 0.000        ; 0.064      ; 1.298      ;
; 1.071 ; count_module:U1|Count[11] ; count_module:U1|Count[15] ; CLK                  ; CLK         ; 0.000        ; 0.061      ; 1.300      ;
; 1.073 ; count_module:U1|Count[2]  ; count_module:U1|Count[7]  ; CLK                  ; CLK         ; 0.000        ; 0.064      ; 1.305      ;
; 1.073 ; count_module:U1|Count[0]  ; count_module:U1|Count[5]  ; CLK                  ; CLK         ; 0.000        ; 0.064      ; 1.305      ;
; 1.074 ; count_module:U1|Count[3]  ; count_module:U1|Count[8]  ; CLK                  ; CLK         ; 0.000        ; 0.064      ; 1.306      ;
; 1.076 ; count_module:U1|Count[10] ; count_module:U1|Count[15] ; CLK                  ; CLK         ; 0.000        ; 0.061      ; 1.305      ;
; 1.080 ; count_module:U1|Count[5]  ; count_module:U1|Count[10] ; CLK                  ; CLK         ; 0.000        ; 0.064      ; 1.312      ;
; 1.080 ; count_module:U1|Count[4]  ; count_module:U1|Count[9]  ; CLK                  ; CLK         ; 0.000        ; 0.064      ; 1.312      ;
; 1.085 ; count_module:U1|Count[13] ; count_module:U1|Count[15] ; CLK                  ; CLK         ; 0.000        ; 0.066      ; 1.319      ;
; 1.086 ; count_module:U1|Count[12] ; count_module:U1|Count[17] ; CLK                  ; CLK         ; 0.000        ; 0.061      ; 1.315      ;
; 1.087 ; count_module:U1|Count[2]  ; count_module:U1|Count[8]  ; CLK                  ; CLK         ; 0.000        ; 0.064      ; 1.319      ;
; 1.094 ; count_module:U1|Count[4]  ; count_module:U1|Count[10] ; CLK                  ; CLK         ; 0.000        ; 0.064      ; 1.326      ;
; 1.096 ; count_module:U1|Count[6]  ; count_module:U1|Count[6]  ; CLK                  ; CLK         ; 0.000        ; 0.064      ; 1.328      ;
; 1.097 ; count_module:U1|Count[11] ; count_module:U1|Count[11] ; CLK                  ; CLK         ; 0.000        ; 0.064      ; 1.329      ;
; 1.107 ; count_module:U1|Count[21] ; count_module:U1|Count[23] ; CLK                  ; CLK         ; 0.000        ; 0.066      ; 1.341      ;
; 1.132 ; count_module:U1|Count[20] ; count_module:U1|Count[23] ; CLK                  ; CLK         ; 0.000        ; 0.066      ; 1.366      ;
; 1.144 ; count_module:U1|CLK1      ; count_module:U1|CLK1      ; count_module:U1|CLK1 ; CLK         ; 0.000        ; 2.446      ; 3.996      ;
; 1.151 ; count_module:U1|Count[14] ; count_module:U1|Count[17] ; CLK                  ; CLK         ; 0.000        ; 0.066      ; 1.385      ;
; 1.164 ; count_module:U1|Count[3]  ; count_module:U1|Count[9]  ; CLK                  ; CLK         ; 0.000        ; 0.064      ; 1.396      ;
; 1.166 ; count_module:U1|Count[19] ; count_module:U1|Count[25] ; CLK                  ; CLK         ; 0.000        ; 0.064      ; 1.398      ;
; 1.169 ; count_module:U1|Count[1]  ; count_module:U1|Count[7]  ; CLK                  ; CLK         ; 0.000        ; 0.064      ; 1.401      ;
; 1.170 ; count_module:U1|Count[17] ; count_module:U1|Count[23] ; CLK                  ; CLK         ; 0.000        ; 0.064      ; 1.402      ;
; 1.172 ; count_module:U1|Count[9]  ; count_module:U1|Count[15] ; CLK                  ; CLK         ; 0.000        ; 0.061      ; 1.401      ;
; 1.175 ; count_module:U1|Count[11] ; count_module:U1|Count[17] ; CLK                  ; CLK         ; 0.000        ; 0.061      ; 1.404      ;
; 1.176 ; count_module:U1|Count[20] ; count_module:U1|Count[20] ; CLK                  ; CLK         ; 0.000        ; 0.064      ; 1.408      ;
; 1.177 ; count_module:U1|Count[2]  ; count_module:U1|Count[9]  ; CLK                  ; CLK         ; 0.000        ; 0.064      ; 1.409      ;
; 1.177 ; count_module:U1|Count[0]  ; count_module:U1|Count[7]  ; CLK                  ; CLK         ; 0.000        ; 0.064      ; 1.409      ;
; 1.178 ; count_module:U1|Count[3]  ; count_module:U1|Count[10] ; CLK                  ; CLK         ; 0.000        ; 0.064      ; 1.410      ;
; 1.180 ; count_module:U1|Count[8]  ; count_module:U1|Count[15] ; CLK                  ; CLK         ; 0.000        ; 0.061      ; 1.409      ;
; 1.180 ; count_module:U1|Count[10] ; count_module:U1|Count[17] ; CLK                  ; CLK         ; 0.000        ; 0.061      ; 1.409      ;
; 1.183 ; count_module:U1|Count[1]  ; count_module:U1|Count[8]  ; CLK                  ; CLK         ; 0.000        ; 0.064      ; 1.415      ;
; 1.189 ; count_module:U1|Count[13] ; count_module:U1|Count[17] ; CLK                  ; CLK         ; 0.000        ; 0.066      ; 1.423      ;
; 1.191 ; count_module:U1|Count[18] ; count_module:U1|Count[18] ; CLK                  ; CLK         ; 0.000        ; 0.064      ; 1.423      ;
; 1.191 ; count_module:U1|Count[2]  ; count_module:U1|Count[10] ; CLK                  ; CLK         ; 0.000        ; 0.064      ; 1.423      ;
; 1.191 ; count_module:U1|Count[0]  ; count_module:U1|Count[8]  ; CLK                  ; CLK         ; 0.000        ; 0.064      ; 1.423      ;
; 1.199 ; count_module:U1|Count[16] ; count_module:U1|Count[20] ; CLK                  ; CLK         ; 0.000        ; 0.064      ; 1.431      ;
; 1.201 ; count_module:U1|Count[16] ; count_module:U1|Count[18] ; CLK                  ; CLK         ; 0.000        ; 0.064      ; 1.433      ;
; 1.202 ; count_module:U1|Count[16] ; count_module:U1|Count[14] ; CLK                  ; CLK         ; 0.000        ; 0.064      ; 1.434      ;
; 1.208 ; count_module:U1|Count[14] ; count_module:U1|Count[14] ; CLK                  ; CLK         ; 0.000        ; 0.064      ; 1.440      ;
; 1.211 ; count_module:U1|Count[21] ; count_module:U1|Count[25] ; CLK                  ; CLK         ; 0.000        ; 0.066      ; 1.445      ;
; 1.233 ; count_module:U1|Count[18] ; count_module:U1|Count[23] ; CLK                  ; CLK         ; 0.000        ; 0.066      ; 1.467      ;
; 1.236 ; count_module:U1|Count[20] ; count_module:U1|Count[25] ; CLK                  ; CLK         ; 0.000        ; 0.066      ; 1.470      ;
; 1.254 ; count_module:U1|Count[17] ; count_module:U1|Count[19] ; CLK                  ; CLK         ; 0.000        ; 0.064      ; 1.486      ;
; 1.273 ; count_module:U1|Count[15] ; count_module:U1|Count[23] ; CLK                  ; CLK         ; 0.000        ; 0.064      ; 1.505      ;
+-------+---------------------------+---------------------------+----------------------+-------------+--------------+------------+------------+


------------------------------------------------
; Slow 1200mV -40C Model Metastability Summary ;
------------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------+
; Fast 1200mV -40C Model Setup Summary          ;
+----------------------+--------+---------------+
; Clock                ; Slack  ; End Point TNS ;
+----------------------+--------+---------------+
; CLK                  ; -1.406 ; -10.713       ;
; count_module:U1|CLK1 ; 0.097  ; 0.000         ;
+----------------------+--------+---------------+


+----------------------------------------------+
; Fast 1200mV -40C Model Hold Summary          ;
+----------------------+-------+---------------+
; Clock                ; Slack ; End Point TNS ;
+----------------------+-------+---------------+
; count_module:U1|CLK1 ; 0.177 ; 0.000         ;
; CLK                  ; 0.194 ; 0.000         ;
+----------------------+-------+---------------+


-------------------------------------------
; Fast 1200mV -40C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Fast 1200mV -40C Model Removal Summary ;
------------------------------------------
No paths to report.


+----------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width Summary ;
+----------------------+--------+--------------------+
; Clock                ; Slack  ; End Point TNS      ;
+----------------------+--------+--------------------+
; CLK                  ; -3.000 ; -31.411            ;
; count_module:U1|CLK1 ; -1.000 ; -8.000             ;
+----------------------+--------+--------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'CLK'                                                                                                          ;
+--------+---------------------------+---------------------------+----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+----------------------+-------------+--------------+------------+------------+
; -1.406 ; count_module:U1|Count[2]  ; count_module:U1|CLK1      ; CLK                  ; CLK         ; 1.000        ; -0.041     ; 2.353      ;
; -1.322 ; count_module:U1|Count[4]  ; count_module:U1|CLK1      ; CLK                  ; CLK         ; 1.000        ; -0.041     ; 2.269      ;
; -1.317 ; count_module:U1|Count[0]  ; count_module:U1|CLK1      ; CLK                  ; CLK         ; 1.000        ; -0.041     ; 2.264      ;
; -1.255 ; count_module:U1|Count[11] ; count_module:U1|CLK1      ; CLK                  ; CLK         ; 1.000        ; -0.041     ; 2.202      ;
; -1.202 ; count_module:U1|Count[5]  ; count_module:U1|CLK1      ; CLK                  ; CLK         ; 1.000        ; -0.041     ; 2.149      ;
; -1.202 ; count_module:U1|Count[3]  ; count_module:U1|CLK1      ; CLK                  ; CLK         ; 1.000        ; -0.041     ; 2.149      ;
; -1.196 ; count_module:U1|Count[8]  ; count_module:U1|CLK1      ; CLK                  ; CLK         ; 1.000        ; -0.041     ; 2.143      ;
; -1.161 ; count_module:U1|Count[7]  ; count_module:U1|CLK1      ; CLK                  ; CLK         ; 1.000        ; -0.041     ; 2.108      ;
; -1.148 ; count_module:U1|Count[12] ; count_module:U1|CLK1      ; CLK                  ; CLK         ; 1.000        ; -0.041     ; 2.095      ;
; -1.114 ; count_module:U1|Count[10] ; count_module:U1|CLK1      ; CLK                  ; CLK         ; 1.000        ; -0.041     ; 2.061      ;
; -1.090 ; count_module:U1|Count[6]  ; count_module:U1|CLK1      ; CLK                  ; CLK         ; 1.000        ; -0.041     ; 2.037      ;
; -1.072 ; count_module:U1|Count[23] ; count_module:U1|CLK1      ; CLK                  ; CLK         ; 1.000        ; -0.037     ; 2.023      ;
; -1.072 ; count_module:U1|Count[1]  ; count_module:U1|CLK1      ; CLK                  ; CLK         ; 1.000        ; -0.041     ; 2.019      ;
; -1.059 ; count_module:U1|Count[9]  ; count_module:U1|CLK1      ; CLK                  ; CLK         ; 1.000        ; -0.041     ; 2.006      ;
; -1.039 ; count_module:U1|Count[14] ; count_module:U1|CLK1      ; CLK                  ; CLK         ; 1.000        ; -0.036     ; 1.991      ;
; -1.037 ; count_module:U1|Count[13] ; count_module:U1|CLK1      ; CLK                  ; CLK         ; 1.000        ; -0.036     ; 1.989      ;
; -1.022 ; count_module:U1|Count[20] ; count_module:U1|CLK1      ; CLK                  ; CLK         ; 1.000        ; -0.036     ; 1.974      ;
; -1.000 ; count_module:U1|Count[24] ; count_module:U1|CLK1      ; CLK                  ; CLK         ; 1.000        ; -0.037     ; 1.951      ;
; -0.995 ; count_module:U1|Count[15] ; count_module:U1|CLK1      ; CLK                  ; CLK         ; 1.000        ; -0.037     ; 1.946      ;
; -0.989 ; count_module:U1|Count[19] ; count_module:U1|CLK1      ; CLK                  ; CLK         ; 1.000        ; -0.037     ; 1.940      ;
; -0.988 ; count_module:U1|Count[22] ; count_module:U1|CLK1      ; CLK                  ; CLK         ; 1.000        ; -0.037     ; 1.939      ;
; -0.988 ; count_module:U1|Count[17] ; count_module:U1|CLK1      ; CLK                  ; CLK         ; 1.000        ; -0.037     ; 1.939      ;
; -0.979 ; count_module:U1|Count[21] ; count_module:U1|CLK1      ; CLK                  ; CLK         ; 1.000        ; -0.036     ; 1.931      ;
; -0.946 ; count_module:U1|Count[18] ; count_module:U1|CLK1      ; CLK                  ; CLK         ; 1.000        ; -0.036     ; 1.898      ;
; -0.854 ; count_module:U1|Count[25] ; count_module:U1|CLK1      ; CLK                  ; CLK         ; 1.000        ; -0.037     ; 1.805      ;
; -0.836 ; count_module:U1|Count[16] ; count_module:U1|CLK1      ; CLK                  ; CLK         ; 1.000        ; -0.036     ; 1.788      ;
; -0.784 ; count_module:U1|Count[1]  ; count_module:U1|Count[24] ; CLK                  ; CLK         ; 1.000        ; -0.040     ; 1.732      ;
; -0.740 ; count_module:U1|Count[0]  ; count_module:U1|Count[24] ; CLK                  ; CLK         ; 1.000        ; -0.040     ; 1.688      ;
; -0.736 ; count_module:U1|Count[1]  ; count_module:U1|Count[21] ; CLK                  ; CLK         ; 1.000        ; -0.041     ; 1.683      ;
; -0.719 ; count_module:U1|Count[0]  ; count_module:U1|Count[21] ; CLK                  ; CLK         ; 1.000        ; -0.041     ; 1.666      ;
; -0.718 ; count_module:U1|Count[3]  ; count_module:U1|Count[24] ; CLK                  ; CLK         ; 1.000        ; -0.040     ; 1.666      ;
; -0.675 ; count_module:U1|Count[2]  ; count_module:U1|Count[24] ; CLK                  ; CLK         ; 1.000        ; -0.040     ; 1.623      ;
; -0.670 ; count_module:U1|Count[3]  ; count_module:U1|Count[21] ; CLK                  ; CLK         ; 1.000        ; -0.041     ; 1.617      ;
; -0.658 ; count_module:U1|Count[1]  ; count_module:U1|Count[20] ; CLK                  ; CLK         ; 1.000        ; -0.041     ; 1.605      ;
; -0.656 ; count_module:U1|Count[5]  ; count_module:U1|Count[24] ; CLK                  ; CLK         ; 1.000        ; -0.040     ; 1.604      ;
; -0.655 ; count_module:U1|Count[2]  ; count_module:U1|Count[21] ; CLK                  ; CLK         ; 1.000        ; -0.041     ; 1.602      ;
; -0.650 ; count_module:U1|Count[1]  ; count_module:U1|Count[22] ; CLK                  ; CLK         ; 1.000        ; -0.040     ; 1.598      ;
; -0.622 ; count_module:U1|CLK1      ; count_module:U1|CLK1      ; count_module:U1|CLK1 ; CLK         ; 0.500        ; 1.326      ; 2.529      ;
; -0.614 ; count_module:U1|Count[0]  ; count_module:U1|Count[20] ; CLK                  ; CLK         ; 1.000        ; -0.041     ; 1.561      ;
; -0.612 ; count_module:U1|Count[4]  ; count_module:U1|Count[24] ; CLK                  ; CLK         ; 1.000        ; -0.040     ; 1.560      ;
; -0.608 ; count_module:U1|Count[5]  ; count_module:U1|Count[21] ; CLK                  ; CLK         ; 1.000        ; -0.041     ; 1.555      ;
; -0.607 ; count_module:U1|Count[1]  ; count_module:U1|Count[18] ; CLK                  ; CLK         ; 1.000        ; -0.041     ; 1.554      ;
; -0.606 ; count_module:U1|Count[0]  ; count_module:U1|Count[22] ; CLK                  ; CLK         ; 1.000        ; -0.040     ; 1.554      ;
; -0.604 ; count_module:U1|Count[1]  ; count_module:U1|Count[13] ; CLK                  ; CLK         ; 1.000        ; -0.041     ; 1.551      ;
; -0.603 ; count_module:U1|Count[1]  ; count_module:U1|Count[16] ; CLK                  ; CLK         ; 1.000        ; -0.041     ; 1.550      ;
; -0.598 ; count_module:U1|Count[2]  ; count_module:U1|Count[12] ; CLK                  ; CLK         ; 1.000        ; -0.036     ; 1.550      ;
; -0.597 ; count_module:U1|Count[2]  ; count_module:U1|Count[11] ; CLK                  ; CLK         ; 1.000        ; -0.036     ; 1.549      ;
; -0.596 ; count_module:U1|Count[2]  ; count_module:U1|Count[6]  ; CLK                  ; CLK         ; 1.000        ; -0.036     ; 1.548      ;
; -0.592 ; count_module:U1|Count[7]  ; count_module:U1|Count[24] ; CLK                  ; CLK         ; 1.000        ; -0.040     ; 1.540      ;
; -0.592 ; count_module:U1|Count[4]  ; count_module:U1|Count[21] ; CLK                  ; CLK         ; 1.000        ; -0.041     ; 1.539      ;
; -0.592 ; count_module:U1|Count[3]  ; count_module:U1|Count[20] ; CLK                  ; CLK         ; 1.000        ; -0.041     ; 1.539      ;
; -0.587 ; count_module:U1|Count[0]  ; count_module:U1|Count[13] ; CLK                  ; CLK         ; 1.000        ; -0.041     ; 1.534      ;
; -0.584 ; count_module:U1|Count[3]  ; count_module:U1|Count[22] ; CLK                  ; CLK         ; 1.000        ; -0.040     ; 1.532      ;
; -0.572 ; count_module:U1|Count[2]  ; count_module:U1|Count[14] ; CLK                  ; CLK         ; 1.000        ; -0.041     ; 1.519      ;
; -0.570 ; count_module:U1|Count[2]  ; count_module:U1|Count[18] ; CLK                  ; CLK         ; 1.000        ; -0.041     ; 1.517      ;
; -0.565 ; count_module:U1|Count[2]  ; count_module:U1|Count[20] ; CLK                  ; CLK         ; 1.000        ; -0.041     ; 1.512      ;
; -0.563 ; count_module:U1|Count[0]  ; count_module:U1|Count[18] ; CLK                  ; CLK         ; 1.000        ; -0.041     ; 1.510      ;
; -0.559 ; count_module:U1|Count[0]  ; count_module:U1|Count[16] ; CLK                  ; CLK         ; 1.000        ; -0.041     ; 1.506      ;
; -0.555 ; count_module:U1|Count[1]  ; count_module:U1|Count[25] ; CLK                  ; CLK         ; 1.000        ; -0.040     ; 1.503      ;
; -0.550 ; count_module:U1|Count[6]  ; count_module:U1|Count[24] ; CLK                  ; CLK         ; 1.000        ; -0.040     ; 1.498      ;
; -0.549 ; count_module:U1|Count[2]  ; count_module:U1|Count[19] ; CLK                  ; CLK         ; 1.000        ; -0.040     ; 1.497      ;
; -0.549 ; count_module:U1|Count[2]  ; count_module:U1|Count[22] ; CLK                  ; CLK         ; 1.000        ; -0.040     ; 1.497      ;
; -0.544 ; count_module:U1|Count[7]  ; count_module:U1|Count[21] ; CLK                  ; CLK         ; 1.000        ; -0.041     ; 1.491      ;
; -0.541 ; count_module:U1|Count[3]  ; count_module:U1|Count[18] ; CLK                  ; CLK         ; 1.000        ; -0.041     ; 1.488      ;
; -0.538 ; count_module:U1|Count[3]  ; count_module:U1|Count[13] ; CLK                  ; CLK         ; 1.000        ; -0.041     ; 1.485      ;
; -0.538 ; count_module:U1|Count[0]  ; count_module:U1|Count[25] ; CLK                  ; CLK         ; 1.000        ; -0.040     ; 1.486      ;
; -0.537 ; count_module:U1|Count[3]  ; count_module:U1|Count[16] ; CLK                  ; CLK         ; 1.000        ; -0.041     ; 1.484      ;
; -0.530 ; count_module:U1|Count[6]  ; count_module:U1|Count[21] ; CLK                  ; CLK         ; 1.000        ; -0.041     ; 1.477      ;
; -0.530 ; count_module:U1|Count[5]  ; count_module:U1|Count[20] ; CLK                  ; CLK         ; 1.000        ; -0.041     ; 1.477      ;
; -0.528 ; count_module:U1|Count[9]  ; count_module:U1|Count[24] ; CLK                  ; CLK         ; 1.000        ; -0.040     ; 1.476      ;
; -0.527 ; count_module:U1|Count[1]  ; count_module:U1|Count[19] ; CLK                  ; CLK         ; 1.000        ; -0.040     ; 1.475      ;
; -0.523 ; count_module:U1|Count[2]  ; count_module:U1|Count[13] ; CLK                  ; CLK         ; 1.000        ; -0.041     ; 1.470      ;
; -0.522 ; count_module:U1|Count[5]  ; count_module:U1|Count[22] ; CLK                  ; CLK         ; 1.000        ; -0.040     ; 1.470      ;
; -0.514 ; count_module:U1|Count[4]  ; count_module:U1|Count[12] ; CLK                  ; CLK         ; 1.000        ; -0.036     ; 1.466      ;
; -0.513 ; count_module:U1|Count[4]  ; count_module:U1|Count[11] ; CLK                  ; CLK         ; 1.000        ; -0.036     ; 1.465      ;
; -0.512 ; count_module:U1|Count[4]  ; count_module:U1|Count[6]  ; CLK                  ; CLK         ; 1.000        ; -0.036     ; 1.464      ;
; -0.510 ; count_module:U1|Count[0]  ; count_module:U1|Count[19] ; CLK                  ; CLK         ; 1.000        ; -0.040     ; 1.458      ;
; -0.509 ; count_module:U1|Count[0]  ; count_module:U1|Count[12] ; CLK                  ; CLK         ; 1.000        ; -0.036     ; 1.461      ;
; -0.508 ; count_module:U1|Count[0]  ; count_module:U1|Count[11] ; CLK                  ; CLK         ; 1.000        ; -0.036     ; 1.460      ;
; -0.507 ; count_module:U1|Count[0]  ; count_module:U1|Count[6]  ; CLK                  ; CLK         ; 1.000        ; -0.036     ; 1.459      ;
; -0.494 ; count_module:U1|Count[2]  ; count_module:U1|Count[16] ; CLK                  ; CLK         ; 1.000        ; -0.041     ; 1.441      ;
; -0.491 ; count_module:U1|Count[1]  ; count_module:U1|Count[23] ; CLK                  ; CLK         ; 1.000        ; -0.040     ; 1.439      ;
; -0.489 ; count_module:U1|Count[3]  ; count_module:U1|Count[25] ; CLK                  ; CLK         ; 1.000        ; -0.040     ; 1.437      ;
; -0.488 ; count_module:U1|Count[4]  ; count_module:U1|Count[14] ; CLK                  ; CLK         ; 1.000        ; -0.041     ; 1.435      ;
; -0.486 ; count_module:U1|Count[4]  ; count_module:U1|Count[20] ; CLK                  ; CLK         ; 1.000        ; -0.041     ; 1.433      ;
; -0.486 ; count_module:U1|Count[4]  ; count_module:U1|Count[18] ; CLK                  ; CLK         ; 1.000        ; -0.041     ; 1.433      ;
; -0.485 ; count_module:U1|Count[11] ; count_module:U1|Count[24] ; CLK                  ; CLK         ; 1.000        ; -0.040     ; 1.433      ;
; -0.483 ; count_module:U1|Count[8]  ; count_module:U1|Count[24] ; CLK                  ; CLK         ; 1.000        ; -0.040     ; 1.431      ;
; -0.483 ; count_module:U1|Count[0]  ; count_module:U1|Count[14] ; CLK                  ; CLK         ; 1.000        ; -0.041     ; 1.430      ;
; -0.480 ; count_module:U1|Count[1]  ; count_module:U1|Count[14] ; CLK                  ; CLK         ; 1.000        ; -0.041     ; 1.427      ;
; -0.480 ; count_module:U1|Count[9]  ; count_module:U1|Count[21] ; CLK                  ; CLK         ; 1.000        ; -0.041     ; 1.427      ;
; -0.479 ; count_module:U1|Count[5]  ; count_module:U1|Count[18] ; CLK                  ; CLK         ; 1.000        ; -0.041     ; 1.426      ;
; -0.478 ; count_module:U1|Count[4]  ; count_module:U1|Count[22] ; CLK                  ; CLK         ; 1.000        ; -0.040     ; 1.426      ;
; -0.476 ; count_module:U1|Count[5]  ; count_module:U1|Count[13] ; CLK                  ; CLK         ; 1.000        ; -0.041     ; 1.423      ;
; -0.475 ; count_module:U1|Count[5]  ; count_module:U1|Count[16] ; CLK                  ; CLK         ; 1.000        ; -0.041     ; 1.422      ;
; -0.474 ; count_module:U1|Count[2]  ; count_module:U1|Count[25] ; CLK                  ; CLK         ; 1.000        ; -0.040     ; 1.422      ;
; -0.474 ; count_module:U1|Count[0]  ; count_module:U1|Count[23] ; CLK                  ; CLK         ; 1.000        ; -0.040     ; 1.422      ;
; -0.472 ; count_module:U1|Count[13] ; count_module:U1|Count[24] ; CLK                  ; CLK         ; 1.000        ; -0.035     ; 1.425      ;
; -0.466 ; count_module:U1|Count[7]  ; count_module:U1|Count[20] ; CLK                  ; CLK         ; 1.000        ; -0.041     ; 1.413      ;
; -0.465 ; count_module:U1|Count[4]  ; count_module:U1|Count[19] ; CLK                  ; CLK         ; 1.000        ; -0.040     ; 1.413      ;
+--------+---------------------------+---------------------------+----------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'count_module:U1|CLK1'                                                                                                 ;
+-------+---------------------------+---------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+----------------------+----------------------+--------------+------------+------------+
; 0.097 ; count_module:U1|result[4] ; count_module:U1|result[5] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.037     ; 0.854      ;
; 0.098 ; count_module:U1|result[4] ; count_module:U1|result[6] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.037     ; 0.853      ;
; 0.101 ; count_module:U1|result[7] ; count_module:U1|result[5] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.037     ; 0.850      ;
; 0.102 ; count_module:U1|result[4] ; count_module:U1|result[7] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.037     ; 0.849      ;
; 0.102 ; count_module:U1|result[7] ; count_module:U1|result[6] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.037     ; 0.849      ;
; 0.106 ; count_module:U1|result[7] ; count_module:U1|result[7] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.037     ; 0.845      ;
; 0.178 ; count_module:U1|result[6] ; count_module:U1|result[7] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.037     ; 0.773      ;
; 0.216 ; count_module:U1|result[5] ; count_module:U1|result[7] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.037     ; 0.735      ;
; 0.220 ; count_module:U1|result[5] ; count_module:U1|result[6] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.037     ; 0.731      ;
; 0.222 ; count_module:U1|result[1] ; count_module:U1|result[7] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.037     ; 0.729      ;
; 0.224 ; count_module:U1|result[1] ; count_module:U1|result[6] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.037     ; 0.727      ;
; 0.225 ; count_module:U1|result[1] ; count_module:U1|result[5] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.037     ; 0.726      ;
; 0.228 ; count_module:U1|result[5] ; count_module:U1|result[5] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.037     ; 0.723      ;
; 0.280 ; count_module:U1|result[6] ; count_module:U1|result[6] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.037     ; 0.671      ;
; 0.282 ; count_module:U1|result[6] ; count_module:U1|result[5] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.037     ; 0.669      ;
; 0.283 ; count_module:U1|result[2] ; count_module:U1|result[7] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.037     ; 0.668      ;
; 0.285 ; count_module:U1|result[2] ; count_module:U1|result[6] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.037     ; 0.666      ;
; 0.286 ; count_module:U1|result[2] ; count_module:U1|result[5] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.037     ; 0.665      ;
; 0.320 ; count_module:U1|result[3] ; count_module:U1|result[7] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.037     ; 0.631      ;
; 0.324 ; count_module:U1|result[3] ; count_module:U1|result[6] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.037     ; 0.627      ;
; 0.324 ; count_module:U1|result[3] ; count_module:U1|result[5] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.037     ; 0.627      ;
; 0.327 ; count_module:U1|result[3] ; count_module:U1|result[4] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.037     ; 0.624      ;
; 0.353 ; count_module:U1|result[2] ; count_module:U1|result[1] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.037     ; 0.598      ;
; 0.360 ; count_module:U1|result[0] ; count_module:U1|result[3] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.037     ; 0.591      ;
; 0.373 ; count_module:U1|result[2] ; count_module:U1|result[4] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.037     ; 0.578      ;
; 0.391 ; count_module:U1|result[2] ; count_module:U1|result[3] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.037     ; 0.560      ;
; 0.399 ; count_module:U1|result[0] ; count_module:U1|result[7] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.037     ; 0.552      ;
; 0.403 ; count_module:U1|result[0] ; count_module:U1|result[6] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.037     ; 0.548      ;
; 0.403 ; count_module:U1|result[0] ; count_module:U1|result[5] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.037     ; 0.548      ;
; 0.406 ; count_module:U1|result[0] ; count_module:U1|result[4] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.037     ; 0.545      ;
; 0.417 ; count_module:U1|result[1] ; count_module:U1|result[3] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.037     ; 0.534      ;
; 0.434 ; count_module:U1|result[1] ; count_module:U1|result[2] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.037     ; 0.517      ;
; 0.451 ; count_module:U1|result[1] ; count_module:U1|result[4] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.037     ; 0.500      ;
; 0.454 ; count_module:U1|result[3] ; count_module:U1|result[1] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.037     ; 0.497      ;
; 0.487 ; count_module:U1|result[0] ; count_module:U1|result[2] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.037     ; 0.464      ;
; 0.491 ; count_module:U1|result[0] ; count_module:U1|result[1] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.037     ; 0.460      ;
; 0.606 ; count_module:U1|result[0] ; count_module:U1|result[0] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.037     ; 0.345      ;
; 0.606 ; count_module:U1|result[4] ; count_module:U1|result[4] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.037     ; 0.345      ;
; 0.606 ; count_module:U1|result[1] ; count_module:U1|result[1] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.037     ; 0.345      ;
; 0.606 ; count_module:U1|result[3] ; count_module:U1|result[3] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.037     ; 0.345      ;
; 0.606 ; count_module:U1|result[2] ; count_module:U1|result[2] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 1.000        ; -0.037     ; 0.345      ;
+-------+---------------------------+---------------------------+----------------------+----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'count_module:U1|CLK1'                                                                                                  ;
+-------+---------------------------+---------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+----------------------+----------------------+--------------+------------+------------+
; 0.177 ; count_module:U1|result[7] ; count_module:U1|result[7] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.037      ; 0.296      ;
; 0.177 ; count_module:U1|result[5] ; count_module:U1|result[5] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.037      ; 0.296      ;
; 0.177 ; count_module:U1|result[6] ; count_module:U1|result[6] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.037      ; 0.296      ;
; 0.177 ; count_module:U1|result[4] ; count_module:U1|result[4] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.037      ; 0.296      ;
; 0.177 ; count_module:U1|result[3] ; count_module:U1|result[3] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.037      ; 0.296      ;
; 0.177 ; count_module:U1|result[2] ; count_module:U1|result[2] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.037      ; 0.296      ;
; 0.177 ; count_module:U1|result[1] ; count_module:U1|result[1] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.037      ; 0.296      ;
; 0.181 ; count_module:U1|result[0] ; count_module:U1|result[0] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.037      ; 0.300      ;
; 0.270 ; count_module:U1|result[0] ; count_module:U1|result[1] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.037      ; 0.389      ;
; 0.272 ; count_module:U1|result[0] ; count_module:U1|result[2] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.037      ; 0.391      ;
; 0.295 ; count_module:U1|result[1] ; count_module:U1|result[3] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.037      ; 0.414      ;
; 0.297 ; count_module:U1|result[1] ; count_module:U1|result[2] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.037      ; 0.416      ;
; 0.304 ; count_module:U1|result[3] ; count_module:U1|result[1] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.037      ; 0.423      ;
; 0.305 ; count_module:U1|result[1] ; count_module:U1|result[4] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.037      ; 0.424      ;
; 0.347 ; count_module:U1|result[0] ; count_module:U1|result[5] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.037      ; 0.466      ;
; 0.347 ; count_module:U1|result[0] ; count_module:U1|result[4] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.037      ; 0.466      ;
; 0.348 ; count_module:U1|result[0] ; count_module:U1|result[6] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.037      ; 0.467      ;
; 0.350 ; count_module:U1|result[0] ; count_module:U1|result[7] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.037      ; 0.469      ;
; 0.363 ; count_module:U1|result[0] ; count_module:U1|result[3] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.037      ; 0.482      ;
; 0.366 ; count_module:U1|result[2] ; count_module:U1|result[3] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.037      ; 0.485      ;
; 0.371 ; count_module:U1|result[2] ; count_module:U1|result[1] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.037      ; 0.490      ;
; 0.378 ; count_module:U1|result[2] ; count_module:U1|result[4] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.037      ; 0.497      ;
; 0.406 ; count_module:U1|result[3] ; count_module:U1|result[5] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.037      ; 0.525      ;
; 0.406 ; count_module:U1|result[3] ; count_module:U1|result[4] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.037      ; 0.525      ;
; 0.407 ; count_module:U1|result[3] ; count_module:U1|result[6] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.037      ; 0.526      ;
; 0.409 ; count_module:U1|result[3] ; count_module:U1|result[7] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.037      ; 0.528      ;
; 0.446 ; count_module:U1|result[4] ; count_module:U1|result[7] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.037      ; 0.565      ;
; 0.457 ; count_module:U1|result[4] ; count_module:U1|result[5] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.037      ; 0.576      ;
; 0.472 ; count_module:U1|result[2] ; count_module:U1|result[5] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.037      ; 0.591      ;
; 0.473 ; count_module:U1|result[2] ; count_module:U1|result[6] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.037      ; 0.592      ;
; 0.476 ; count_module:U1|result[2] ; count_module:U1|result[7] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.037      ; 0.595      ;
; 0.497 ; count_module:U1|result[6] ; count_module:U1|result[5] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.037      ; 0.616      ;
; 0.499 ; count_module:U1|result[5] ; count_module:U1|result[6] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.037      ; 0.618      ;
; 0.502 ; count_module:U1|result[5] ; count_module:U1|result[7] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.037      ; 0.621      ;
; 0.506 ; count_module:U1|result[6] ; count_module:U1|result[7] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.037      ; 0.625      ;
; 0.533 ; count_module:U1|result[1] ; count_module:U1|result[5] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.037      ; 0.652      ;
; 0.534 ; count_module:U1|result[1] ; count_module:U1|result[6] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.037      ; 0.653      ;
; 0.537 ; count_module:U1|result[1] ; count_module:U1|result[7] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.037      ; 0.656      ;
; 0.558 ; count_module:U1|result[4] ; count_module:U1|result[6] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.037      ; 0.677      ;
; 0.578 ; count_module:U1|result[7] ; count_module:U1|result[5] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.037      ; 0.697      ;
; 0.589 ; count_module:U1|result[7] ; count_module:U1|result[6] ; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 0.000        ; 0.037      ; 0.708      ;
+-------+---------------------------+---------------------------+----------------------+----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'CLK'                                                                                                          ;
+-------+---------------------------+---------------------------+----------------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+----------------------+-------------+--------------+------------+------------+
; 0.194 ; count_module:U1|Count[25] ; count_module:U1|Count[25] ; CLK                  ; CLK         ; 0.000        ; 0.036      ; 0.312      ;
; 0.286 ; count_module:U1|Count[9]  ; count_module:U1|Count[9]  ; CLK                  ; CLK         ; 0.000        ; 0.036      ; 0.404      ;
; 0.286 ; count_module:U1|Count[15] ; count_module:U1|Count[15] ; CLK                  ; CLK         ; 0.000        ; 0.036      ; 0.404      ;
; 0.286 ; count_module:U1|Count[7]  ; count_module:U1|Count[7]  ; CLK                  ; CLK         ; 0.000        ; 0.036      ; 0.404      ;
; 0.286 ; count_module:U1|Count[5]  ; count_module:U1|Count[5]  ; CLK                  ; CLK         ; 0.000        ; 0.036      ; 0.404      ;
; 0.286 ; count_module:U1|Count[3]  ; count_module:U1|Count[3]  ; CLK                  ; CLK         ; 0.000        ; 0.036      ; 0.404      ;
; 0.286 ; count_module:U1|Count[1]  ; count_module:U1|Count[1]  ; CLK                  ; CLK         ; 0.000        ; 0.036      ; 0.404      ;
; 0.287 ; count_module:U1|Count[10] ; count_module:U1|Count[10] ; CLK                  ; CLK         ; 0.000        ; 0.036      ; 0.405      ;
; 0.287 ; count_module:U1|Count[23] ; count_module:U1|Count[23] ; CLK                  ; CLK         ; 0.000        ; 0.036      ; 0.405      ;
; 0.287 ; count_module:U1|Count[17] ; count_module:U1|Count[17] ; CLK                  ; CLK         ; 0.000        ; 0.036      ; 0.405      ;
; 0.287 ; count_module:U1|Count[8]  ; count_module:U1|Count[8]  ; CLK                  ; CLK         ; 0.000        ; 0.036      ; 0.405      ;
; 0.287 ; count_module:U1|Count[4]  ; count_module:U1|Count[4]  ; CLK                  ; CLK         ; 0.000        ; 0.036      ; 0.405      ;
; 0.287 ; count_module:U1|Count[2]  ; count_module:U1|Count[2]  ; CLK                  ; CLK         ; 0.000        ; 0.036      ; 0.405      ;
; 0.295 ; count_module:U1|Count[0]  ; count_module:U1|Count[0]  ; CLK                  ; CLK         ; 0.000        ; 0.036      ; 0.413      ;
; 0.430 ; count_module:U1|Count[9]  ; count_module:U1|Count[10] ; CLK                  ; CLK         ; 0.000        ; 0.036      ; 0.548      ;
; 0.430 ; count_module:U1|Count[7]  ; count_module:U1|Count[8]  ; CLK                  ; CLK         ; 0.000        ; 0.036      ; 0.548      ;
; 0.430 ; count_module:U1|Count[3]  ; count_module:U1|Count[4]  ; CLK                  ; CLK         ; 0.000        ; 0.036      ; 0.548      ;
; 0.430 ; count_module:U1|Count[1]  ; count_module:U1|Count[2]  ; CLK                  ; CLK         ; 0.000        ; 0.036      ; 0.548      ;
; 0.433 ; count_module:U1|Count[22] ; count_module:U1|Count[22] ; CLK                  ; CLK         ; 0.000        ; 0.036      ; 0.551      ;
; 0.434 ; count_module:U1|Count[19] ; count_module:U1|Count[19] ; CLK                  ; CLK         ; 0.000        ; 0.036      ; 0.552      ;
; 0.439 ; count_module:U1|Count[8]  ; count_module:U1|Count[9]  ; CLK                  ; CLK         ; 0.000        ; 0.036      ; 0.557      ;
; 0.439 ; count_module:U1|Count[2]  ; count_module:U1|Count[3]  ; CLK                  ; CLK         ; 0.000        ; 0.036      ; 0.557      ;
; 0.439 ; count_module:U1|Count[0]  ; count_module:U1|Count[1]  ; CLK                  ; CLK         ; 0.000        ; 0.036      ; 0.557      ;
; 0.440 ; count_module:U1|Count[24] ; count_module:U1|Count[25] ; CLK                  ; CLK         ; 0.000        ; 0.036      ; 0.558      ;
; 0.440 ; count_module:U1|Count[4]  ; count_module:U1|Count[5]  ; CLK                  ; CLK         ; 0.000        ; 0.036      ; 0.558      ;
; 0.441 ; count_module:U1|Count[22] ; count_module:U1|Count[23] ; CLK                  ; CLK         ; 0.000        ; 0.036      ; 0.559      ;
; 0.441 ; count_module:U1|Count[8]  ; count_module:U1|Count[10] ; CLK                  ; CLK         ; 0.000        ; 0.036      ; 0.559      ;
; 0.441 ; count_module:U1|Count[2]  ; count_module:U1|Count[4]  ; CLK                  ; CLK         ; 0.000        ; 0.036      ; 0.559      ;
; 0.441 ; count_module:U1|Count[0]  ; count_module:U1|Count[2]  ; CLK                  ; CLK         ; 0.000        ; 0.036      ; 0.559      ;
; 0.442 ; count_module:U1|Count[6]  ; count_module:U1|Count[7]  ; CLK                  ; CLK         ; 0.000        ; 0.036      ; 0.560      ;
; 0.444 ; count_module:U1|Count[6]  ; count_module:U1|Count[8]  ; CLK                  ; CLK         ; 0.000        ; 0.036      ; 0.562      ;
; 0.473 ; count_module:U1|CLK1      ; count_module:U1|CLK1      ; count_module:U1|CLK1 ; CLK         ; 0.000        ; 1.377      ; 2.065      ;
; 0.487 ; count_module:U1|Count[24] ; count_module:U1|Count[24] ; CLK                  ; CLK         ; 0.000        ; 0.036      ; 0.605      ;
; 0.488 ; count_module:U1|Count[15] ; count_module:U1|Count[17] ; CLK                  ; CLK         ; 0.000        ; 0.036      ; 0.606      ;
; 0.488 ; count_module:U1|Count[7]  ; count_module:U1|Count[9]  ; CLK                  ; CLK         ; 0.000        ; 0.036      ; 0.606      ;
; 0.488 ; count_module:U1|Count[1]  ; count_module:U1|Count[3]  ; CLK                  ; CLK         ; 0.000        ; 0.036      ; 0.606      ;
; 0.488 ; count_module:U1|Count[3]  ; count_module:U1|Count[5]  ; CLK                  ; CLK         ; 0.000        ; 0.036      ; 0.606      ;
; 0.488 ; count_module:U1|Count[5]  ; count_module:U1|Count[7]  ; CLK                  ; CLK         ; 0.000        ; 0.036      ; 0.606      ;
; 0.489 ; count_module:U1|Count[23] ; count_module:U1|Count[25] ; CLK                  ; CLK         ; 0.000        ; 0.036      ; 0.607      ;
; 0.490 ; count_module:U1|Count[7]  ; count_module:U1|Count[10] ; CLK                  ; CLK         ; 0.000        ; 0.036      ; 0.608      ;
; 0.490 ; count_module:U1|Count[1]  ; count_module:U1|Count[4]  ; CLK                  ; CLK         ; 0.000        ; 0.036      ; 0.608      ;
; 0.490 ; count_module:U1|Count[5]  ; count_module:U1|Count[8]  ; CLK                  ; CLK         ; 0.000        ; 0.036      ; 0.608      ;
; 0.494 ; count_module:U1|Count[12] ; count_module:U1|Count[12] ; CLK                  ; CLK         ; 0.000        ; 0.036      ; 0.612      ;
; 0.499 ; count_module:U1|Count[0]  ; count_module:U1|Count[3]  ; CLK                  ; CLK         ; 0.000        ; 0.036      ; 0.617      ;
; 0.499 ; count_module:U1|Count[2]  ; count_module:U1|Count[5]  ; CLK                  ; CLK         ; 0.000        ; 0.036      ; 0.617      ;
; 0.500 ; count_module:U1|Count[4]  ; count_module:U1|Count[7]  ; CLK                  ; CLK         ; 0.000        ; 0.036      ; 0.618      ;
; 0.501 ; count_module:U1|Count[22] ; count_module:U1|Count[25] ; CLK                  ; CLK         ; 0.000        ; 0.036      ; 0.619      ;
; 0.501 ; count_module:U1|Count[0]  ; count_module:U1|Count[4]  ; CLK                  ; CLK         ; 0.000        ; 0.036      ; 0.619      ;
; 0.502 ; count_module:U1|Count[6]  ; count_module:U1|Count[9]  ; CLK                  ; CLK         ; 0.000        ; 0.036      ; 0.620      ;
; 0.502 ; count_module:U1|Count[4]  ; count_module:U1|Count[8]  ; CLK                  ; CLK         ; 0.000        ; 0.036      ; 0.620      ;
; 0.504 ; count_module:U1|Count[6]  ; count_module:U1|Count[10] ; CLK                  ; CLK         ; 0.000        ; 0.036      ; 0.622      ;
; 0.508 ; count_module:U1|Count[12] ; count_module:U1|Count[15] ; CLK                  ; CLK         ; 0.000        ; 0.032      ; 0.622      ;
; 0.508 ; count_module:U1|Count[16] ; count_module:U1|Count[17] ; CLK                  ; CLK         ; 0.000        ; 0.037      ; 0.627      ;
; 0.525 ; count_module:U1|Count[14] ; count_module:U1|Count[15] ; CLK                  ; CLK         ; 0.000        ; 0.037      ; 0.644      ;
; 0.528 ; count_module:U1|Count[6]  ; count_module:U1|Count[6]  ; CLK                  ; CLK         ; 0.000        ; 0.036      ; 0.646      ;
; 0.529 ; count_module:U1|Count[11] ; count_module:U1|Count[11] ; CLK                  ; CLK         ; 0.000        ; 0.036      ; 0.647      ;
; 0.548 ; count_module:U1|Count[1]  ; count_module:U1|Count[5]  ; CLK                  ; CLK         ; 0.000        ; 0.036      ; 0.666      ;
; 0.548 ; count_module:U1|Count[3]  ; count_module:U1|Count[7]  ; CLK                  ; CLK         ; 0.000        ; 0.036      ; 0.666      ;
; 0.548 ; count_module:U1|Count[5]  ; count_module:U1|Count[9]  ; CLK                  ; CLK         ; 0.000        ; 0.036      ; 0.666      ;
; 0.550 ; count_module:U1|Count[19] ; count_module:U1|Count[23] ; CLK                  ; CLK         ; 0.000        ; 0.036      ; 0.668      ;
; 0.550 ; count_module:U1|Count[3]  ; count_module:U1|Count[8]  ; CLK                  ; CLK         ; 0.000        ; 0.036      ; 0.668      ;
; 0.550 ; count_module:U1|Count[5]  ; count_module:U1|Count[10] ; CLK                  ; CLK         ; 0.000        ; 0.036      ; 0.668      ;
; 0.555 ; count_module:U1|Count[13] ; count_module:U1|Count[15] ; CLK                  ; CLK         ; 0.000        ; 0.037      ; 0.674      ;
; 0.555 ; count_module:U1|Count[11] ; count_module:U1|Count[15] ; CLK                  ; CLK         ; 0.000        ; 0.032      ; 0.669      ;
; 0.559 ; count_module:U1|Count[0]  ; count_module:U1|Count[5]  ; CLK                  ; CLK         ; 0.000        ; 0.036      ; 0.677      ;
; 0.559 ; count_module:U1|Count[2]  ; count_module:U1|Count[7]  ; CLK                  ; CLK         ; 0.000        ; 0.036      ; 0.677      ;
; 0.560 ; count_module:U1|Count[4]  ; count_module:U1|Count[9]  ; CLK                  ; CLK         ; 0.000        ; 0.036      ; 0.678      ;
; 0.561 ; count_module:U1|Count[2]  ; count_module:U1|Count[8]  ; CLK                  ; CLK         ; 0.000        ; 0.036      ; 0.679      ;
; 0.562 ; count_module:U1|Count[4]  ; count_module:U1|Count[10] ; CLK                  ; CLK         ; 0.000        ; 0.036      ; 0.680      ;
; 0.563 ; count_module:U1|Count[10] ; count_module:U1|Count[15] ; CLK                  ; CLK         ; 0.000        ; 0.032      ; 0.677      ;
; 0.567 ; count_module:U1|Count[21] ; count_module:U1|Count[23] ; CLK                  ; CLK         ; 0.000        ; 0.037      ; 0.686      ;
; 0.568 ; count_module:U1|Count[12] ; count_module:U1|Count[17] ; CLK                  ; CLK         ; 0.000        ; 0.032      ; 0.682      ;
; 0.573 ; count_module:U1|Count[16] ; count_module:U1|Count[20] ; CLK                  ; CLK         ; 0.000        ; 0.036      ; 0.691      ;
; 0.576 ; count_module:U1|Count[16] ; count_module:U1|Count[18] ; CLK                  ; CLK         ; 0.000        ; 0.036      ; 0.694      ;
; 0.577 ; count_module:U1|Count[16] ; count_module:U1|Count[14] ; CLK                  ; CLK         ; 0.000        ; 0.036      ; 0.695      ;
; 0.580 ; count_module:U1|Count[20] ; count_module:U1|Count[20] ; CLK                  ; CLK         ; 0.000        ; 0.036      ; 0.698      ;
; 0.581 ; count_module:U1|Count[20] ; count_module:U1|Count[23] ; CLK                  ; CLK         ; 0.000        ; 0.037      ; 0.700      ;
; 0.585 ; count_module:U1|Count[18] ; count_module:U1|Count[18] ; CLK                  ; CLK         ; 0.000        ; 0.036      ; 0.703      ;
; 0.585 ; count_module:U1|Count[14] ; count_module:U1|Count[17] ; CLK                  ; CLK         ; 0.000        ; 0.037      ; 0.704      ;
; 0.593 ; count_module:U1|Count[14] ; count_module:U1|Count[14] ; CLK                  ; CLK         ; 0.000        ; 0.036      ; 0.711      ;
; 0.608 ; count_module:U1|Count[1]  ; count_module:U1|Count[7]  ; CLK                  ; CLK         ; 0.000        ; 0.036      ; 0.726      ;
; 0.608 ; count_module:U1|Count[3]  ; count_module:U1|Count[9]  ; CLK                  ; CLK         ; 0.000        ; 0.036      ; 0.726      ;
; 0.609 ; count_module:U1|Count[17] ; count_module:U1|Count[23] ; CLK                  ; CLK         ; 0.000        ; 0.036      ; 0.727      ;
; 0.610 ; count_module:U1|Count[19] ; count_module:U1|Count[25] ; CLK                  ; CLK         ; 0.000        ; 0.036      ; 0.728      ;
; 0.610 ; count_module:U1|Count[1]  ; count_module:U1|Count[8]  ; CLK                  ; CLK         ; 0.000        ; 0.036      ; 0.728      ;
; 0.610 ; count_module:U1|Count[3]  ; count_module:U1|Count[10] ; CLK                  ; CLK         ; 0.000        ; 0.036      ; 0.728      ;
; 0.612 ; count_module:U1|Count[9]  ; count_module:U1|Count[15] ; CLK                  ; CLK         ; 0.000        ; 0.032      ; 0.726      ;
; 0.615 ; count_module:U1|Count[13] ; count_module:U1|Count[17] ; CLK                  ; CLK         ; 0.000        ; 0.037      ; 0.734      ;
; 0.615 ; count_module:U1|Count[11] ; count_module:U1|Count[17] ; CLK                  ; CLK         ; 0.000        ; 0.032      ; 0.729      ;
; 0.619 ; count_module:U1|Count[0]  ; count_module:U1|Count[7]  ; CLK                  ; CLK         ; 0.000        ; 0.036      ; 0.737      ;
; 0.619 ; count_module:U1|Count[2]  ; count_module:U1|Count[9]  ; CLK                  ; CLK         ; 0.000        ; 0.036      ; 0.737      ;
; 0.621 ; count_module:U1|Count[0]  ; count_module:U1|Count[8]  ; CLK                  ; CLK         ; 0.000        ; 0.036      ; 0.739      ;
; 0.621 ; count_module:U1|Count[2]  ; count_module:U1|Count[10] ; CLK                  ; CLK         ; 0.000        ; 0.036      ; 0.739      ;
; 0.622 ; count_module:U1|Count[16] ; count_module:U1|Count[16] ; CLK                  ; CLK         ; 0.000        ; 0.036      ; 0.740      ;
; 0.623 ; count_module:U1|Count[8]  ; count_module:U1|Count[15] ; CLK                  ; CLK         ; 0.000        ; 0.032      ; 0.737      ;
; 0.623 ; count_module:U1|Count[10] ; count_module:U1|Count[17] ; CLK                  ; CLK         ; 0.000        ; 0.032      ; 0.737      ;
; 0.625 ; count_module:U1|Count[16] ; count_module:U1|Count[21] ; CLK                  ; CLK         ; 0.000        ; 0.036      ; 0.743      ;
; 0.626 ; count_module:U1|Count[16] ; count_module:U1|Count[13] ; CLK                  ; CLK         ; 0.000        ; 0.036      ; 0.744      ;
; 0.627 ; count_module:U1|Count[21] ; count_module:U1|Count[25] ; CLK                  ; CLK         ; 0.000        ; 0.037      ; 0.746      ;
; 0.630 ; count_module:U1|Count[23] ; count_module:U1|Count[24] ; CLK                  ; CLK         ; 0.000        ; 0.036      ; 0.748      ;
+-------+---------------------------+---------------------------+----------------------+-------------+--------------+------------+------------+


------------------------------------------------
; Fast 1200mV -40C Model Metastability Summary ;
------------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                ;
+-----------------------+---------+-------+----------+---------+---------------------+
; Clock                 ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack      ; -3.965  ; 0.177 ; N/A      ; N/A     ; -3.000              ;
;  CLK                  ; -3.965  ; 0.194 ; N/A      ; N/A     ; -3.000              ;
;  count_module:U1|CLK1 ; -0.944  ; 0.177 ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS       ; -55.593 ; 0.0   ; 0.0      ; 0.0     ; -47.975             ;
;  CLK                  ; -51.355 ; 0.000 ; N/A      ; N/A     ; -37.695             ;
;  count_module:U1|CLK1 ; -4.238  ; 0.000 ; N/A      ; N/A     ; -10.280             ;
+-----------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; DigOutA[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DigOutA[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DigOutA[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DigOutA[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DigOutB[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DigOutB[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DigOutB[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DigOutB[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; Rstn                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv n40c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DigOutA[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; DigOutA[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; DigOutA[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; DigOutA[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; DigOutB[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; DigOutB[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; DigOutB[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; DigOutB[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.34 V              ; -0.00643 V          ; 0.21 V                               ; 0.072 V                              ; 2.63e-09 s                  ; 2.47e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.34 V             ; -0.00643 V         ; 0.21 V                              ; 0.072 V                             ; 2.63e-09 s                 ; 2.47e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.16e-09 V                   ; 2.39 V              ; -0.0798 V           ; 0.13 V                               ; 0.103 V                              ; 2.71e-10 s                  ; 2.5e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 1.16e-09 V                  ; 2.39 V             ; -0.0798 V          ; 0.13 V                              ; 0.103 V                             ; 2.71e-10 s                 ; 2.5e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 100c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DigOutA[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; DigOutA[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; DigOutA[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; DigOutA[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; DigOutB[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; DigOutB[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; DigOutB[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; DigOutB[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.33 V              ; -0.00254 V          ; 0.097 V                              ; 0.068 V                              ; 3.61e-09 s                  ; 3.44e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.33 V             ; -0.00254 V         ; 0.097 V                             ; 0.068 V                             ; 3.61e-09 s                 ; 3.44e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.77e-07 V                   ; 2.35 V              ; -0.00801 V          ; 0.087 V                              ; 0.01 V                               ; 4.39e-10 s                  ; 3.77e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.77e-07 V                  ; 2.35 V             ; -0.00801 V         ; 0.087 V                             ; 0.01 V                              ; 4.39e-10 s                 ; 3.77e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv n40c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DigOutA[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; DigOutA[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; DigOutA[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; DigOutA[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; DigOutB[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; DigOutB[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; DigOutB[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; DigOutB[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.65 V              ; -0.0147 V           ; 0.207 V                              ; 0.176 V                              ; 2.16e-09 s                  ; 2.03e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.65 V             ; -0.0147 V          ; 0.207 V                             ; 0.176 V                             ; 2.16e-09 s                 ; 2.03e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 1.87e-09 V                   ; 2.79 V              ; -0.0524 V           ; 0.19 V                               ; 0.066 V                              ; 2.63e-10 s                  ; 1.96e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 1.87e-09 V                  ; 2.79 V             ; -0.0524 V          ; 0.19 V                              ; 0.066 V                             ; 2.63e-10 s                 ; 1.96e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------+
; Setup Transfers                                                                         ;
+----------------------+----------------------+----------+----------+----------+----------+
; From Clock           ; To Clock             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------+----------------------+----------+----------+----------+----------+
; CLK                  ; CLK                  ; 689      ; 0        ; 0        ; 0        ;
; count_module:U1|CLK1 ; CLK                  ; 1        ; 1        ; 0        ; 0        ;
; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 52       ; 0        ; 0        ; 0        ;
+----------------------+----------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------+
; Hold Transfers                                                                          ;
+----------------------+----------------------+----------+----------+----------+----------+
; From Clock           ; To Clock             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------+----------------------+----------+----------+----------+----------+
; CLK                  ; CLK                  ; 689      ; 0        ; 0        ; 0        ;
; count_module:U1|CLK1 ; CLK                  ; 1        ; 1        ; 0        ; 0        ;
; count_module:U1|CLK1 ; count_module:U1|CLK1 ; 52       ; 0        ; 0        ; 0        ;
+----------------------+----------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 8     ; 8    ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+------------------------------------------------------------------+
; Clock Status Summary                                             ;
+----------------------+----------------------+------+-------------+
; Target               ; Clock                ; Type ; Status      ;
+----------------------+----------------------+------+-------------+
; CLK                  ; CLK                  ; Base ; Constrained ;
; count_module:U1|CLK1 ; count_module:U1|CLK1 ; Base ; Constrained ;
+----------------------+----------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; Rstn       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; DigOutA[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DigOutA[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DigOutA[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DigOutA[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DigOutB[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DigOutB[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DigOutB[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DigOutB[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; Rstn       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; DigOutA[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DigOutA[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DigOutA[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DigOutA[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DigOutB[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DigOutB[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DigOutB[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DigOutB[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 17.1.0 Build 590 10/25/2017 SJ Standard Edition
    Info: Processing started: Thu Sep 01 22:23:52 2022
Info: Command: quartus_sta counter -c counter
Info: qsta_default_script.tcl version: #3
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 100 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'counter.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
    Info (332105): create_clock -period 1.000 -name count_module:U1|CLK1 count_module:U1|CLK1
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 100C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.965
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.965             -51.355 CLK 
    Info (332119):    -0.944              -4.238 count_module:U1|CLK1 
Info (332146): Worst-case hold slack is 0.411
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.411               0.000 count_module:U1|CLK1 
    Info (332119):     0.453               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -37.695 CLK 
    Info (332119):    -1.285             -10.280 count_module:U1|CLK1 
Info: Analyzing Slow 1200mV -40C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.459
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.459             -40.675 CLK 
    Info (332119):    -0.659              -2.630 count_module:U1|CLK1 
Info (332146): Worst-case hold slack is 0.340
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.340               0.000 count_module:U1|CLK1 
    Info (332119):     0.395               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -37.695 CLK 
    Info (332119):    -1.285             -10.280 count_module:U1|CLK1 
Info: Analyzing Fast 1200mV -40C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.406
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.406             -10.713 CLK 
    Info (332119):     0.097               0.000 count_module:U1|CLK1 
Info (332146): Worst-case hold slack is 0.177
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.177               0.000 count_module:U1|CLK1 
    Info (332119):     0.194               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -31.411 CLK 
    Info (332119):    -1.000              -8.000 count_module:U1|CLK1 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4786 megabytes
    Info: Processing ended: Thu Sep 01 22:23:53 2022
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:02


