# PASSWORD_FPGA

Gael Cumplido Mendoza - A01029238

PrÃ¡ctica: Sistema con ContraseÃ±a en FPGA DE10-Lite

ğŸ“Œ DescripciÃ³n

DiseÃ±ar e implementar en Verilog un sistema de contraseÃ±a en la FPGA DE10-Lite utilizando MÃ¡quinas de Estados Finitos (FSM). El sistema debe:
âœ… Ingresar la contraseÃ±a un switch a la vez.
âœ… Evaluar una secuencia de 4 switches secuenciados.
âœ… Mostrar "Done" en los displays si la secuencia es correcta.
âœ… Mostrar "Error" si hay un error en cualquier punto de la secuencia.

âš™ï¸ Requisitos

Tarjeta FPGA DE10-Lite (Intel Cyclone V)
Cable USB Blaster
Software Intel Quartus Prime Lite
CÃ³digo en Verilog

ğŸ“‚ Estructura del Proyecto

/Password

â”‚â”€â”€ Password.v # MÃ³dulo principal que implementa las funciones.

â”‚â”€â”€ Password.qpf # Archivo del proyecto en Quartus

â”‚â”€â”€ Password.qsf # Archivo de configuraciÃ³n del FPGA

â”‚â”€â”€ debouncer.v # MÃ³dulo para eliminar ruido de los botones

â”‚â”€â”€ oneshot.v # MÃ³dulo qu implementa un solo botonazo (si dejas presionado espues de cierto tiempo se desactivarÃ¡ el boton)

â”‚â”€â”€ clock_divider.v # MÃ³dulo que implementa el clock dvider para ajustar el tiempo de ejecuciÃ³n.

â”‚â”€â”€ IMAGENES #Carpeta con imagen de funcionamiento fisico

â”‚â”€â”€ README.md # Este archivo
