# HDL-coding

Программы на Verilog:
- /COMPARATOR - моделирование работы цифрового компаратора совместно с двумя четырёхразрядными счетчиками;
- multipllier.v - моделирование работы четырёхразрядного цифрового умножителя на базе сумматора и счётчика;

Программы на VHDL:
- basic_comb_scheme - реализация базовой комбинационной схемы;
- arbitary_block - реализация блока арбитража с приоритетом;
- finite_state_machine - реализаия компонента памяти с массивом данных и подключенными абстрактными внешними устройствами.
- /alu - моделирование АЛУ, которое в зависимости от кода команды должно выполнять заданный набор действий над операндами.
- /parallel_computing_system - моделирование элементарной параллельной вычислительной системы параллельно обрабатывающую разные запросы.
- /computing_system - моделирование вычислительной системы, состоящую из ЦПУ (АЛУ+блок управления памятью), компонента памяти и управления.
