TimeQuest Timing Analyzer report for processador
Thu Jun 28 17:58:58 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clk'
 24. Fast Model Hold: 'clk'
 25. Fast Model Minimum Pulse Width: 'clk'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; processador                                                       ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                   ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 463.61 MHz ; 450.05 MHz      ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -1.157 ; -30.217       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.391 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.222 ; -46.222               ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.157 ; ctrl:controller|PC[0]                      ; ctrl:controller|PC[2]                      ; clk          ; clk         ; 1.000        ; 0.000      ; 2.193      ;
; -1.148 ; dp:datapath|acc:acumulador_atual|output[1] ; hex4[6]~reg0                               ; clk          ; clk         ; 1.000        ; 0.010      ; 2.194      ;
; -1.088 ; ctrl:controller|PC[1]                      ; ctrl:controller|PC[2]                      ; clk          ; clk         ; 1.000        ; 0.000      ; 2.124      ;
; -1.066 ; dp:datapath|acu_in[1]                      ; dp:datapath|acc:acumulador_atual|output[1] ; clk          ; clk         ; 1.000        ; 0.001      ; 2.103      ;
; -1.058 ; ctrl:controller|estado_atual[0]            ; hex3[0]~reg0                               ; clk          ; clk         ; 1.000        ; 0.011      ; 2.105      ;
; -1.058 ; ctrl:controller|estado_atual[0]            ; hex1[0]~reg0                               ; clk          ; clk         ; 1.000        ; 0.011      ; 2.105      ;
; -1.057 ; ctrl:controller|OPCODE[1]                  ; ctrl:controller|estado_atual[1]            ; clk          ; clk         ; 1.000        ; -0.154     ; 1.939      ;
; -1.042 ; ctrl:controller|enable                     ; dp:datapath|acc:acumulador_atual|output[1] ; clk          ; clk         ; 1.000        ; 0.002      ; 2.080      ;
; -1.035 ; dp:datapath|acc:acumulador_atual|temp[1]   ; dp:datapath|acc:acumulador_atual|output[1] ; clk          ; clk         ; 1.000        ; -0.154     ; 1.917      ;
; -1.028 ; ctrl:controller|estado_atual[0]            ; dp:datapath|alu:alu1|output[2]             ; clk          ; clk         ; 1.000        ; 0.001      ; 2.065      ;
; -1.028 ; ctrl:controller|estado_atual[0]            ; dp:datapath|acu_in[2]                      ; clk          ; clk         ; 1.000        ; 0.001      ; 2.065      ;
; -1.028 ; ctrl:controller|estado_atual[0]            ; dp:datapath|alu:alu1|output[3]             ; clk          ; clk         ; 1.000        ; 0.001      ; 2.065      ;
; -1.028 ; ctrl:controller|estado_atual[0]            ; dp:datapath|acu_in[3]                      ; clk          ; clk         ; 1.000        ; 0.001      ; 2.065      ;
; -1.028 ; ctrl:controller|estado_atual[0]            ; dp:datapath|alu:alu1|output[1]             ; clk          ; clk         ; 1.000        ; 0.001      ; 2.065      ;
; -1.028 ; ctrl:controller|estado_atual[0]            ; dp:datapath|acu_in[1]                      ; clk          ; clk         ; 1.000        ; 0.001      ; 2.065      ;
; -1.028 ; ctrl:controller|estado_atual[0]            ; dp:datapath|alu:alu1|output[0]             ; clk          ; clk         ; 1.000        ; 0.001      ; 2.065      ;
; -1.028 ; ctrl:controller|estado_atual[0]            ; dp:datapath|acu_in[0]                      ; clk          ; clk         ; 1.000        ; 0.001      ; 2.065      ;
; -1.009 ; dp:datapath|acc:acumulador_atual|output[3] ; hex4[6]~reg0                               ; clk          ; clk         ; 1.000        ; 0.010      ; 2.055      ;
; -0.912 ; ctrl:controller|state.s1                   ; ctrl:controller|enable                     ; clk          ; clk         ; 1.000        ; 0.292      ; 2.240      ;
; -0.911 ; dp:datapath|acc:acumulador_atual|output[1] ; hex4[0]~reg0                               ; clk          ; clk         ; 1.000        ; -0.001     ; 1.946      ;
; -0.911 ; dp:datapath|acc:acumulador_atual|output[1] ; hex4[1]~reg0                               ; clk          ; clk         ; 1.000        ; -0.001     ; 1.946      ;
; -0.911 ; dp:datapath|acc:acumulador_atual|output[1] ; hex4[2]~reg0                               ; clk          ; clk         ; 1.000        ; -0.001     ; 1.946      ;
; -0.911 ; dp:datapath|acc:acumulador_atual|output[1] ; hex4[3]~reg0                               ; clk          ; clk         ; 1.000        ; -0.001     ; 1.946      ;
; -0.911 ; dp:datapath|acc:acumulador_atual|output[1] ; hex4[4]~reg0                               ; clk          ; clk         ; 1.000        ; -0.001     ; 1.946      ;
; -0.911 ; dp:datapath|acc:acumulador_atual|output[1] ; hex4[5]~reg0                               ; clk          ; clk         ; 1.000        ; -0.001     ; 1.946      ;
; -0.899 ; ctrl:controller|state.s1                   ; ctrl:controller|PC[1]                      ; clk          ; clk         ; 1.000        ; 0.304      ; 2.239      ;
; -0.887 ; dp:datapath|acc:acumulador_atual|output[0] ; hex4[6]~reg0                               ; clk          ; clk         ; 1.000        ; 0.010      ; 1.933      ;
; -0.878 ; dp:datapath|acc:acumulador_atual|output[2] ; hex4[6]~reg0                               ; clk          ; clk         ; 1.000        ; 0.010      ; 1.924      ;
; -0.860 ; ctrl:controller|state.s0                   ; ctrl:controller|estado_atual[1]            ; clk          ; clk         ; 1.000        ; 0.292      ; 2.188      ;
; -0.811 ; ctrl:controller|PC[0]                      ; ctrl:controller|PC[1]                      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.847      ;
; -0.772 ; dp:datapath|acc:acumulador_atual|output[3] ; hex4[0]~reg0                               ; clk          ; clk         ; 1.000        ; -0.001     ; 1.807      ;
; -0.772 ; dp:datapath|acc:acumulador_atual|output[3] ; hex4[1]~reg0                               ; clk          ; clk         ; 1.000        ; -0.001     ; 1.807      ;
; -0.772 ; dp:datapath|acc:acumulador_atual|output[3] ; hex4[2]~reg0                               ; clk          ; clk         ; 1.000        ; -0.001     ; 1.807      ;
; -0.772 ; dp:datapath|acc:acumulador_atual|output[3] ; hex4[3]~reg0                               ; clk          ; clk         ; 1.000        ; -0.001     ; 1.807      ;
; -0.772 ; dp:datapath|acc:acumulador_atual|output[3] ; hex4[4]~reg0                               ; clk          ; clk         ; 1.000        ; -0.001     ; 1.807      ;
; -0.772 ; dp:datapath|acc:acumulador_atual|output[3] ; hex4[5]~reg0                               ; clk          ; clk         ; 1.000        ; -0.001     ; 1.807      ;
; -0.761 ; ctrl:controller|estado_atual[1]            ; dp:datapath|alu:alu1|output[2]             ; clk          ; clk         ; 1.000        ; 0.001      ; 1.798      ;
; -0.761 ; ctrl:controller|estado_atual[1]            ; dp:datapath|acu_in[2]                      ; clk          ; clk         ; 1.000        ; 0.001      ; 1.798      ;
; -0.761 ; ctrl:controller|estado_atual[1]            ; dp:datapath|alu:alu1|output[3]             ; clk          ; clk         ; 1.000        ; 0.001      ; 1.798      ;
; -0.761 ; ctrl:controller|estado_atual[1]            ; dp:datapath|acu_in[3]                      ; clk          ; clk         ; 1.000        ; 0.001      ; 1.798      ;
; -0.761 ; ctrl:controller|estado_atual[1]            ; dp:datapath|alu:alu1|output[1]             ; clk          ; clk         ; 1.000        ; 0.001      ; 1.798      ;
; -0.761 ; ctrl:controller|estado_atual[1]            ; dp:datapath|acu_in[1]                      ; clk          ; clk         ; 1.000        ; 0.001      ; 1.798      ;
; -0.761 ; ctrl:controller|estado_atual[1]            ; dp:datapath|alu:alu1|output[0]             ; clk          ; clk         ; 1.000        ; 0.001      ; 1.798      ;
; -0.761 ; ctrl:controller|estado_atual[1]            ; dp:datapath|acu_in[0]                      ; clk          ; clk         ; 1.000        ; 0.001      ; 1.798      ;
; -0.751 ; ctrl:controller|estado_atual[1]            ; hex3[0]~reg0                               ; clk          ; clk         ; 1.000        ; 0.011      ; 1.798      ;
; -0.751 ; ctrl:controller|estado_atual[1]            ; hex1[0]~reg0                               ; clk          ; clk         ; 1.000        ; 0.011      ; 1.798      ;
; -0.748 ; ctrl:controller|state.s0                   ; ctrl:controller|estado_atual[0]            ; clk          ; clk         ; 1.000        ; 0.292      ; 2.076      ;
; -0.748 ; ctrl:controller|estado_atual[1]            ; ctrl:controller|estado_atual[1]            ; clk          ; clk         ; 1.000        ; 0.000      ; 1.784      ;
; -0.741 ; ctrl:controller|enable                     ; dp:datapath|acc:acumulador_atual|output[3] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.779      ;
; -0.734 ; ctrl:controller|state.s3                   ; ctrl:controller|estado_atual[1]            ; clk          ; clk         ; 1.000        ; 0.292      ; 2.062      ;
; -0.733 ; ctrl:controller|PC[2]                      ; ctrl:controller|PC[2]                      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.769      ;
; -0.713 ; ctrl:controller|state.done                 ; ctrl:controller|enable                     ; clk          ; clk         ; 1.000        ; 0.292      ; 2.041      ;
; -0.708 ; ctrl:controller|PC[0]                      ; ctrl:controller|PC[0]                      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.744      ;
; -0.704 ; ctrl:controller|state.done                 ; ctrl:controller|PC[1]                      ; clk          ; clk         ; 1.000        ; 0.304      ; 2.044      ;
; -0.641 ; dp:datapath|acc:acumulador_atual|output[2] ; hex4[0]~reg0                               ; clk          ; clk         ; 1.000        ; -0.001     ; 1.676      ;
; -0.641 ; dp:datapath|acc:acumulador_atual|output[2] ; hex4[1]~reg0                               ; clk          ; clk         ; 1.000        ; -0.001     ; 1.676      ;
; -0.641 ; dp:datapath|acc:acumulador_atual|output[2] ; hex4[2]~reg0                               ; clk          ; clk         ; 1.000        ; -0.001     ; 1.676      ;
; -0.641 ; dp:datapath|acc:acumulador_atual|output[2] ; hex4[3]~reg0                               ; clk          ; clk         ; 1.000        ; -0.001     ; 1.676      ;
; -0.641 ; dp:datapath|acc:acumulador_atual|output[2] ; hex4[4]~reg0                               ; clk          ; clk         ; 1.000        ; -0.001     ; 1.676      ;
; -0.641 ; dp:datapath|acc:acumulador_atual|output[2] ; hex4[5]~reg0                               ; clk          ; clk         ; 1.000        ; -0.001     ; 1.676      ;
; -0.639 ; dp:datapath|acu_in[1]                      ; dp:datapath|acc:acumulador_atual|temp[1]   ; clk          ; clk         ; 1.000        ; 0.155      ; 1.830      ;
; -0.636 ; ctrl:controller|state.s2                   ; ctrl:controller|enable                     ; clk          ; clk         ; 1.000        ; 0.292      ; 1.964      ;
; -0.631 ; ctrl:controller|state.s1                   ; ctrl:controller|PC[0]                      ; clk          ; clk         ; 1.000        ; 0.304      ; 1.971      ;
; -0.628 ; ctrl:controller|state.s1                   ; ctrl:controller|PC[2]                      ; clk          ; clk         ; 1.000        ; 0.304      ; 1.968      ;
; -0.624 ; ctrl:controller|state.s3                   ; ctrl:controller|PC[1]                      ; clk          ; clk         ; 1.000        ; 0.304      ; 1.964      ;
; -0.615 ; ctrl:controller|enable                     ; dp:datapath|acc:acumulador_atual|temp[1]   ; clk          ; clk         ; 1.000        ; 0.156      ; 1.807      ;
; -0.610 ; ctrl:controller|estado_atual[0]            ; ctrl:controller|estado_atual[0]            ; clk          ; clk         ; 1.000        ; 0.000      ; 1.646      ;
; -0.608 ; dp:datapath|acc:acumulador_atual|temp[1]   ; dp:datapath|acc:acumulador_atual|temp[1]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.644      ;
; -0.606 ; ctrl:controller|state.s2                   ; ctrl:controller|estado_atual[0]            ; clk          ; clk         ; 1.000        ; 0.292      ; 1.934      ;
; -0.594 ; ctrl:controller|enable                     ; dp:datapath|acc:acumulador_atual|output[0] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.632      ;
; -0.564 ; ctrl:controller|enable                     ; dp:datapath|acc:acumulador_atual|output[2] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.602      ;
; -0.538 ; ctrl:controller|state.s1                   ; ctrl:controller|imm[2]                     ; clk          ; clk         ; 1.000        ; 0.448      ; 2.022      ;
; -0.537 ; ctrl:controller|state.s1                   ; ctrl:controller|imm[1]                     ; clk          ; clk         ; 1.000        ; 0.448      ; 2.021      ;
; -0.518 ; ctrl:controller|imm[3]                     ; dp:datapath|alu:alu1|output[3]             ; clk          ; clk         ; 1.000        ; -0.155     ; 1.399      ;
; -0.471 ; ctrl:controller|state.s1                   ; ctrl:controller|estado_atual[0]            ; clk          ; clk         ; 1.000        ; 0.292      ; 1.799      ;
; -0.462 ; dp:datapath|acu_in[3]                      ; dp:datapath|acc:acumulador_atual|output[3] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.499      ;
; -0.446 ; ctrl:controller|imm[1]                     ; dp:datapath|alu:alu1|output[1]             ; clk          ; clk         ; 1.000        ; -0.155     ; 1.327      ;
; -0.436 ; ctrl:controller|state.done                 ; ctrl:controller|PC[0]                      ; clk          ; clk         ; 1.000        ; 0.304      ; 1.776      ;
; -0.433 ; ctrl:controller|state.done                 ; ctrl:controller|PC[2]                      ; clk          ; clk         ; 1.000        ; 0.304      ; 1.773      ;
; -0.430 ; ctrl:controller|PC[1]                      ; ctrl:controller|PC[1]                      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.466      ;
; -0.394 ; ctrl:controller|OPCODE[1]                  ; ctrl:controller|state.s3                   ; clk          ; clk         ; 1.000        ; -0.446     ; 0.984      ;
; -0.394 ; ctrl:controller|OPCODE[1]                  ; ctrl:controller|state.done                 ; clk          ; clk         ; 1.000        ; -0.446     ; 0.984      ;
; -0.387 ; ctrl:controller|OPCODE[1]                  ; ctrl:controller|estado_atual[0]            ; clk          ; clk         ; 1.000        ; -0.154     ; 1.269      ;
; -0.378 ; ctrl:controller|PC[2]                      ; ctrl:controller|OPCODE[1]                  ; clk          ; clk         ; 1.000        ; 0.142      ; 1.556      ;
; -0.378 ; ctrl:controller|PC[2]                      ; ctrl:controller|ADDRESS[2]                 ; clk          ; clk         ; 1.000        ; 0.142      ; 1.556      ;
; -0.378 ; ctrl:controller|imm[2]                     ; dp:datapath|alu:alu1|output[2]             ; clk          ; clk         ; 1.000        ; -0.155     ; 1.259      ;
; -0.374 ; ctrl:controller|PC[2]                      ; ctrl:controller|ADDRESS[0]                 ; clk          ; clk         ; 1.000        ; 0.142      ; 1.552      ;
; -0.356 ; ctrl:controller|state.s3                   ; ctrl:controller|PC[0]                      ; clk          ; clk         ; 1.000        ; 0.304      ; 1.696      ;
; -0.353 ; ctrl:controller|state.s3                   ; ctrl:controller|PC[2]                      ; clk          ; clk         ; 1.000        ; 0.304      ; 1.693      ;
; -0.351 ; ctrl:controller|imm[0]                     ; dp:datapath|alu:alu1|output[0]             ; clk          ; clk         ; 1.000        ; -0.155     ; 1.232      ;
; -0.339 ; ctrl:controller|state.done                 ; ctrl:controller|imm[2]                     ; clk          ; clk         ; 1.000        ; 0.448      ; 1.823      ;
; -0.338 ; ctrl:controller|state.done                 ; ctrl:controller|imm[1]                     ; clk          ; clk         ; 1.000        ; 0.448      ; 1.822      ;
; -0.333 ; dp:datapath|acc:acumulador_atual|temp[3]   ; dp:datapath|acc:acumulador_atual|output[3] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.371      ;
; -0.332 ; dp:datapath|acu_in[0]                      ; dp:datapath|acc:acumulador_atual|output[0] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.369      ;
; -0.304 ; ctrl:controller|state.s1                   ; ctrl:controller|OPCODE[1]                  ; clk          ; clk         ; 1.000        ; 0.446      ; 1.786      ;
; -0.304 ; ctrl:controller|state.s1                   ; ctrl:controller|ADDRESS[2]                 ; clk          ; clk         ; 1.000        ; 0.446      ; 1.786      ;
; -0.304 ; ctrl:controller|state.s1                   ; ctrl:controller|ADDRESS[3]                 ; clk          ; clk         ; 1.000        ; 0.446      ; 1.786      ;
; -0.304 ; ctrl:controller|state.s1                   ; ctrl:controller|ADDRESS[1]                 ; clk          ; clk         ; 1.000        ; 0.446      ; 1.786      ;
; -0.304 ; ctrl:controller|state.s1                   ; ctrl:controller|ADDRESS[0]                 ; clk          ; clk         ; 1.000        ; 0.446      ; 1.786      ;
; -0.300 ; dp:datapath|acu_in[2]                      ; dp:datapath|acc:acumulador_atual|output[2] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.337      ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                ;
+-------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; ctrl:controller|state.s0                   ; ctrl:controller|state.s0                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ctrl:controller|PC[1]                      ; ctrl:controller|PC[1]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ctrl:controller|PC[2]                      ; ctrl:controller|PC[2]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ctrl:controller|state.done                 ; ctrl:controller|state.done                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ctrl:controller|PC[0]                      ; ctrl:controller|PC[0]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ctrl:controller|estado_atual[1]            ; ctrl:controller|estado_atual[1]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ctrl:controller|imm[2]                     ; ctrl:controller|imm[2]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; dp:datapath|acc:acumulador_atual|temp[2]   ; dp:datapath|acc:acumulador_atual|temp[2]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ctrl:controller|enable                     ; ctrl:controller|enable                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ctrl:controller|imm[3]                     ; ctrl:controller|imm[3]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; dp:datapath|acc:acumulador_atual|temp[3]   ; dp:datapath|acc:acumulador_atual|temp[3]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ctrl:controller|imm[1]                     ; ctrl:controller|imm[1]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ctrl:controller|imm[0]                     ; ctrl:controller|imm[0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; dp:datapath|acc:acumulador_atual|temp[0]   ; dp:datapath|acc:acumulador_atual|temp[0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; hex4[6]~reg0                               ; hex4[6]~reg0                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.501 ; ctrl:controller|state.s3                   ; ctrl:controller|imm[2]                     ; clk          ; clk         ; 0.000        ; 0.448      ; 1.215      ;
; 0.503 ; ctrl:controller|state.s3                   ; ctrl:controller|imm[1]                     ; clk          ; clk         ; 0.000        ; 0.448      ; 1.217      ;
; 0.518 ; dp:datapath|alu:alu1|output[3]             ; dp:datapath|acu_in[3]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.784      ;
; 0.520 ; dp:datapath|alu:alu1|output[2]             ; dp:datapath|acu_in[2]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.786      ;
; 0.520 ; dp:datapath|acu_in[3]                      ; dp:datapath|acc:acumulador_atual|temp[3]   ; clk          ; clk         ; 0.000        ; -0.001     ; 0.785      ;
; 0.531 ; dp:datapath|acu_in[0]                      ; dp:datapath|acc:acumulador_atual|temp[0]   ; clk          ; clk         ; 0.000        ; -0.001     ; 0.796      ;
; 0.532 ; dp:datapath|acu_in[2]                      ; dp:datapath|acc:acumulador_atual|temp[2]   ; clk          ; clk         ; 0.000        ; -0.001     ; 0.797      ;
; 0.545 ; ctrl:controller|state.s3                   ; ctrl:controller|state.s1                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.811      ;
; 0.547 ; ctrl:controller|state.s1                   ; ctrl:controller|state.s2                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.813      ;
; 0.559 ; dp:datapath|acc:acumulador_atual|output[2] ; hex4[5]~reg0                               ; clk          ; clk         ; 0.000        ; -0.001     ; 0.824      ;
; 0.563 ; dp:datapath|acc:acumulador_atual|output[2] ; hex4[2]~reg0                               ; clk          ; clk         ; 0.000        ; -0.001     ; 0.828      ;
; 0.567 ; dp:datapath|acc:acumulador_atual|output[2] ; hex4[1]~reg0                               ; clk          ; clk         ; 0.000        ; -0.001     ; 0.832      ;
; 0.571 ; dp:datapath|acc:acumulador_atual|output[2] ; hex4[3]~reg0                               ; clk          ; clk         ; 0.000        ; -0.001     ; 0.836      ;
; 0.571 ; dp:datapath|acc:acumulador_atual|output[2] ; hex4[4]~reg0                               ; clk          ; clk         ; 0.000        ; -0.001     ; 0.836      ;
; 0.573 ; dp:datapath|acc:acumulador_atual|output[2] ; hex4[0]~reg0                               ; clk          ; clk         ; 0.000        ; -0.001     ; 0.838      ;
; 0.660 ; dp:datapath|alu:alu1|output[0]             ; dp:datapath|acu_in[0]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.926      ;
; 0.672 ; dp:datapath|alu:alu1|output[1]             ; dp:datapath|acu_in[1]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.938      ;
; 0.704 ; dp:datapath|acc:acumulador_atual|output[3] ; hex4[0]~reg0                               ; clk          ; clk         ; 0.000        ; -0.001     ; 0.969      ;
; 0.705 ; dp:datapath|acc:acumulador_atual|output[3] ; hex4[3]~reg0                               ; clk          ; clk         ; 0.000        ; -0.001     ; 0.970      ;
; 0.705 ; dp:datapath|acc:acumulador_atual|output[3] ; hex4[4]~reg0                               ; clk          ; clk         ; 0.000        ; -0.001     ; 0.970      ;
; 0.709 ; dp:datapath|acc:acumulador_atual|output[3] ; hex4[1]~reg0                               ; clk          ; clk         ; 0.000        ; -0.001     ; 0.974      ;
; 0.711 ; dp:datapath|acc:acumulador_atual|output[3] ; hex4[5]~reg0                               ; clk          ; clk         ; 0.000        ; -0.001     ; 0.976      ;
; 0.711 ; dp:datapath|acc:acumulador_atual|output[3] ; hex4[2]~reg0                               ; clk          ; clk         ; 0.000        ; -0.001     ; 0.976      ;
; 0.712 ; ctrl:controller|estado_atual[0]            ; hex3[0]~reg0                               ; clk          ; clk         ; 0.000        ; 0.011      ; 0.989      ;
; 0.712 ; ctrl:controller|state.s1                   ; ctrl:controller|estado_atual[1]            ; clk          ; clk         ; 0.000        ; 0.292      ; 1.270      ;
; 0.724 ; ctrl:controller|state.s2                   ; ctrl:controller|imm[3]                     ; clk          ; clk         ; 0.000        ; 0.448      ; 1.438      ;
; 0.724 ; ctrl:controller|state.s2                   ; ctrl:controller|imm[0]                     ; clk          ; clk         ; 0.000        ; 0.448      ; 1.438      ;
; 0.743 ; ctrl:controller|state.s3                   ; ctrl:controller|enable                     ; clk          ; clk         ; 0.000        ; 0.292      ; 1.301      ;
; 0.775 ; ctrl:controller|state.s3                   ; ctrl:controller|imm[3]                     ; clk          ; clk         ; 0.000        ; 0.448      ; 1.489      ;
; 0.775 ; ctrl:controller|state.s3                   ; ctrl:controller|imm[0]                     ; clk          ; clk         ; 0.000        ; 0.448      ; 1.489      ;
; 0.792 ; ctrl:controller|ADDRESS[2]                 ; ctrl:controller|imm[2]                     ; clk          ; clk         ; 0.000        ; 0.002      ; 1.060      ;
; 0.793 ; ctrl:controller|state.s2                   ; ctrl:controller|state.s3                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.059      ;
; 0.793 ; ctrl:controller|enable                     ; dp:datapath|acc:acumulador_atual|temp[0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.059      ;
; 0.796 ; ctrl:controller|enable                     ; dp:datapath|acc:acumulador_atual|temp[2]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.062      ;
; 0.796 ; ctrl:controller|ADDRESS[1]                 ; ctrl:controller|imm[1]                     ; clk          ; clk         ; 0.000        ; 0.002      ; 1.064      ;
; 0.799 ; ctrl:controller|enable                     ; dp:datapath|acc:acumulador_atual|temp[3]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; dp:datapath|acc:acumulador_atual|output[1] ; hex4[0]~reg0                               ; clk          ; clk         ; 0.000        ; -0.001     ; 1.064      ;
; 0.801 ; ctrl:controller|state.done                 ; ctrl:controller|imm[3]                     ; clk          ; clk         ; 0.000        ; 0.448      ; 1.515      ;
; 0.801 ; ctrl:controller|state.done                 ; ctrl:controller|imm[0]                     ; clk          ; clk         ; 0.000        ; 0.448      ; 1.515      ;
; 0.809 ; ctrl:controller|state.s0                   ; ctrl:controller|state.s1                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.075      ;
; 0.812 ; dp:datapath|acc:acumulador_atual|output[1] ; hex4[3]~reg0                               ; clk          ; clk         ; 0.000        ; -0.001     ; 1.077      ;
; 0.814 ; dp:datapath|acc:acumulador_atual|output[1] ; hex4[1]~reg0                               ; clk          ; clk         ; 0.000        ; -0.001     ; 1.079      ;
; 0.822 ; ctrl:controller|state.s2                   ; ctrl:controller|state.done                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.088      ;
; 0.822 ; ctrl:controller|ADDRESS[0]                 ; ctrl:controller|imm[0]                     ; clk          ; clk         ; 0.000        ; 0.002      ; 1.090      ;
; 0.828 ; dp:datapath|acc:acumulador_atual|output[0] ; hex4[2]~reg0                               ; clk          ; clk         ; 0.000        ; -0.001     ; 1.093      ;
; 0.835 ; ctrl:controller|PC[0]                      ; ctrl:controller|ADDRESS[0]                 ; clk          ; clk         ; 0.000        ; 0.142      ; 1.243      ;
; 0.839 ; dp:datapath|acc:acumulador_atual|output[0] ; hex4[1]~reg0                               ; clk          ; clk         ; 0.000        ; -0.001     ; 1.104      ;
; 0.844 ; dp:datapath|acc:acumulador_atual|output[1] ; hex4[4]~reg0                               ; clk          ; clk         ; 0.000        ; -0.001     ; 1.109      ;
; 0.846 ; dp:datapath|acc:acumulador_atual|output[1] ; hex4[2]~reg0                               ; clk          ; clk         ; 0.000        ; -0.001     ; 1.111      ;
; 0.850 ; dp:datapath|acc:acumulador_atual|output[1] ; hex4[5]~reg0                               ; clk          ; clk         ; 0.000        ; -0.001     ; 1.115      ;
; 0.868 ; dp:datapath|acc:acumulador_atual|output[0] ; hex4[5]~reg0                               ; clk          ; clk         ; 0.000        ; -0.001     ; 1.133      ;
; 0.871 ; dp:datapath|acc:acumulador_atual|output[0] ; hex4[3]~reg0                               ; clk          ; clk         ; 0.000        ; -0.001     ; 1.136      ;
; 0.871 ; dp:datapath|acc:acumulador_atual|output[0] ; hex4[4]~reg0                               ; clk          ; clk         ; 0.000        ; -0.001     ; 1.136      ;
; 0.873 ; dp:datapath|acc:acumulador_atual|output[0] ; hex4[0]~reg0                               ; clk          ; clk         ; 0.000        ; -0.001     ; 1.138      ;
; 0.929 ; dp:datapath|acc:acumulador_atual|temp[2]   ; dp:datapath|acc:acumulador_atual|output[2] ; clk          ; clk         ; 0.000        ; 0.002      ; 1.197      ;
; 0.962 ; dp:datapath|acc:acumulador_atual|temp[0]   ; dp:datapath|acc:acumulador_atual|output[0] ; clk          ; clk         ; 0.000        ; 0.002      ; 1.230      ;
; 0.984 ; ctrl:controller|PC[1]                      ; ctrl:controller|ADDRESS[2]                 ; clk          ; clk         ; 0.000        ; 0.142      ; 1.392      ;
; 1.000 ; ctrl:controller|ADDRESS[3]                 ; ctrl:controller|imm[3]                     ; clk          ; clk         ; 0.000        ; 0.002      ; 1.268      ;
; 1.000 ; ctrl:controller|state.s1                   ; ctrl:controller|imm[3]                     ; clk          ; clk         ; 0.000        ; 0.448      ; 1.714      ;
; 1.000 ; ctrl:controller|state.s1                   ; ctrl:controller|imm[0]                     ; clk          ; clk         ; 0.000        ; 0.448      ; 1.714      ;
; 1.006 ; ctrl:controller|PC[1]                      ; ctrl:controller|ADDRESS[0]                 ; clk          ; clk         ; 0.000        ; 0.142      ; 1.414      ;
; 1.013 ; ctrl:controller|PC[1]                      ; ctrl:controller|OPCODE[1]                  ; clk          ; clk         ; 0.000        ; 0.142      ; 1.421      ;
; 1.013 ; ctrl:controller|state.s3                   ; ctrl:controller|estado_atual[0]            ; clk          ; clk         ; 0.000        ; 0.292      ; 1.571      ;
; 1.013 ; ctrl:controller|PC[2]                      ; ctrl:controller|ADDRESS[3]                 ; clk          ; clk         ; 0.000        ; 0.142      ; 1.421      ;
; 1.016 ; ctrl:controller|PC[1]                      ; ctrl:controller|ADDRESS[1]                 ; clk          ; clk         ; 0.000        ; 0.142      ; 1.424      ;
; 1.023 ; ctrl:controller|state.s2                   ; ctrl:controller|estado_atual[1]            ; clk          ; clk         ; 0.000        ; 0.292      ; 1.581      ;
; 1.031 ; ctrl:controller|state.s2                   ; ctrl:controller|imm[1]                     ; clk          ; clk         ; 0.000        ; 0.448      ; 1.745      ;
; 1.032 ; ctrl:controller|state.s2                   ; ctrl:controller|imm[2]                     ; clk          ; clk         ; 0.000        ; 0.448      ; 1.746      ;
; 1.034 ; ctrl:controller|state.s2                   ; ctrl:controller|PC[0]                      ; clk          ; clk         ; 0.000        ; 0.304      ; 1.604      ;
; 1.038 ; ctrl:controller|state.s2                   ; ctrl:controller|PC[1]                      ; clk          ; clk         ; 0.000        ; 0.304      ; 1.608      ;
; 1.038 ; ctrl:controller|state.s2                   ; ctrl:controller|PC[2]                      ; clk          ; clk         ; 0.000        ; 0.304      ; 1.608      ;
; 1.070 ; dp:datapath|acu_in[2]                      ; dp:datapath|acc:acumulador_atual|output[2] ; clk          ; clk         ; 0.000        ; 0.001      ; 1.337      ;
; 1.074 ; ctrl:controller|state.s1                   ; ctrl:controller|OPCODE[1]                  ; clk          ; clk         ; 0.000        ; 0.446      ; 1.786      ;
; 1.074 ; ctrl:controller|state.s1                   ; ctrl:controller|ADDRESS[2]                 ; clk          ; clk         ; 0.000        ; 0.446      ; 1.786      ;
; 1.074 ; ctrl:controller|state.s1                   ; ctrl:controller|ADDRESS[3]                 ; clk          ; clk         ; 0.000        ; 0.446      ; 1.786      ;
; 1.074 ; ctrl:controller|state.s1                   ; ctrl:controller|ADDRESS[1]                 ; clk          ; clk         ; 0.000        ; 0.446      ; 1.786      ;
; 1.074 ; ctrl:controller|state.s1                   ; ctrl:controller|ADDRESS[0]                 ; clk          ; clk         ; 0.000        ; 0.446      ; 1.786      ;
; 1.102 ; dp:datapath|acu_in[0]                      ; dp:datapath|acc:acumulador_atual|output[0] ; clk          ; clk         ; 0.000        ; 0.001      ; 1.369      ;
; 1.103 ; dp:datapath|acc:acumulador_atual|temp[3]   ; dp:datapath|acc:acumulador_atual|output[3] ; clk          ; clk         ; 0.000        ; 0.002      ; 1.371      ;
; 1.108 ; ctrl:controller|state.done                 ; ctrl:controller|imm[1]                     ; clk          ; clk         ; 0.000        ; 0.448      ; 1.822      ;
; 1.109 ; ctrl:controller|state.done                 ; ctrl:controller|imm[2]                     ; clk          ; clk         ; 0.000        ; 0.448      ; 1.823      ;
; 1.121 ; ctrl:controller|imm[0]                     ; dp:datapath|alu:alu1|output[0]             ; clk          ; clk         ; 0.000        ; -0.155     ; 1.232      ;
; 1.123 ; ctrl:controller|state.s3                   ; ctrl:controller|PC[2]                      ; clk          ; clk         ; 0.000        ; 0.304      ; 1.693      ;
; 1.126 ; ctrl:controller|state.s3                   ; ctrl:controller|PC[0]                      ; clk          ; clk         ; 0.000        ; 0.304      ; 1.696      ;
; 1.132 ; ctrl:controller|estado_atual[1]            ; hex1[0]~reg0                               ; clk          ; clk         ; 0.000        ; 0.011      ; 1.409      ;
+-------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; clk   ; Rise       ; clk                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|ADDRESS[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|ADDRESS[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|ADDRESS[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|ADDRESS[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|ADDRESS[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|ADDRESS[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|ADDRESS[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|ADDRESS[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|OPCODE[1]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|OPCODE[1]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|PC[0]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|PC[0]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|PC[1]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|PC[1]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|PC[2]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|PC[2]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|enable                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|enable                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|estado_atual[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|estado_atual[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|estado_atual[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|estado_atual[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|imm[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|imm[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|imm[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|imm[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|imm[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|imm[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|imm[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|imm[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|state.done                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|state.done                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|state.s0                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|state.s0                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|state.s1                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|state.s1                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|state.s2                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|state.s2                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|state.s3                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|state.s3                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; dp:datapath|acc:acumulador_atual|output[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; dp:datapath|acc:acumulador_atual|output[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; dp:datapath|acc:acumulador_atual|output[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; dp:datapath|acc:acumulador_atual|output[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; dp:datapath|acc:acumulador_atual|output[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; dp:datapath|acc:acumulador_atual|output[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; dp:datapath|acc:acumulador_atual|output[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; dp:datapath|acc:acumulador_atual|output[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; dp:datapath|acc:acumulador_atual|temp[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; dp:datapath|acc:acumulador_atual|temp[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; dp:datapath|acc:acumulador_atual|temp[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; dp:datapath|acc:acumulador_atual|temp[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; dp:datapath|acc:acumulador_atual|temp[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; dp:datapath|acc:acumulador_atual|temp[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; dp:datapath|acc:acumulador_atual|temp[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; dp:datapath|acc:acumulador_atual|temp[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; dp:datapath|acu_in[0]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; dp:datapath|acu_in[0]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; dp:datapath|acu_in[1]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; dp:datapath|acu_in[1]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; dp:datapath|acu_in[2]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; dp:datapath|acu_in[2]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; dp:datapath|acu_in[3]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; dp:datapath|acu_in[3]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; dp:datapath|alu:alu1|output[0]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; dp:datapath|alu:alu1|output[0]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; dp:datapath|alu:alu1|output[1]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; dp:datapath|alu:alu1|output[1]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; dp:datapath|alu:alu1|output[2]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; dp:datapath|alu:alu1|output[2]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; dp:datapath|alu:alu1|output[3]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; dp:datapath|alu:alu1|output[3]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; hex1[0]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; hex1[0]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; hex3[0]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; hex3[0]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; hex4[0]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; hex4[0]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; hex4[1]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; hex4[1]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; hex4[2]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; hex4[2]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; hex4[3]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; hex4[3]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; hex4[4]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; hex4[4]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; hex4[5]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; hex4[5]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; hex4[6]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; hex4[6]~reg0                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; controller|ADDRESS[0]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; controller|ADDRESS[0]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; controller|ADDRESS[1]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; controller|ADDRESS[1]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; controller|ADDRESS[2]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; controller|ADDRESS[2]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; controller|ADDRESS[3]|clk                  ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 0.996 ; 0.996 ; Fall       ; clk             ;
; start     ; clk        ; 5.888 ; 5.888 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; 0.039  ; 0.039  ; Fall       ; clk             ;
; start     ; clk        ; -5.482 ; -5.482 ; Fall       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; hex0[*]   ; clk        ; 9.617  ; 9.617  ; Fall       ; clk             ;
;  hex0[0]  ; clk        ; 9.617  ; 9.617  ; Fall       ; clk             ;
;  hex0[3]  ; clk        ; 9.592  ; 9.592  ; Fall       ; clk             ;
;  hex0[4]  ; clk        ; 9.592  ; 9.592  ; Fall       ; clk             ;
;  hex0[5]  ; clk        ; 9.584  ; 9.584  ; Fall       ; clk             ;
; hex1[*]   ; clk        ; 8.067  ; 8.067  ; Fall       ; clk             ;
;  hex1[0]  ; clk        ; 8.067  ; 8.067  ; Fall       ; clk             ;
;  hex1[3]  ; clk        ; 7.841  ; 7.841  ; Fall       ; clk             ;
;  hex1[4]  ; clk        ; 7.861  ; 7.861  ; Fall       ; clk             ;
;  hex1[5]  ; clk        ; 7.840  ; 7.840  ; Fall       ; clk             ;
; hex3[*]   ; clk        ; 8.719  ; 8.719  ; Fall       ; clk             ;
;  hex3[0]  ; clk        ; 8.409  ; 8.409  ; Fall       ; clk             ;
;  hex3[3]  ; clk        ; 8.719  ; 8.719  ; Fall       ; clk             ;
;  hex3[4]  ; clk        ; 8.719  ; 8.719  ; Fall       ; clk             ;
;  hex3[5]  ; clk        ; 8.703  ; 8.703  ; Fall       ; clk             ;
; hex4[*]   ; clk        ; 11.164 ; 11.164 ; Fall       ; clk             ;
;  hex4[0]  ; clk        ; 9.045  ; 9.045  ; Fall       ; clk             ;
;  hex4[1]  ; clk        ; 11.164 ; 11.164 ; Fall       ; clk             ;
;  hex4[2]  ; clk        ; 10.243 ; 10.243 ; Fall       ; clk             ;
;  hex4[3]  ; clk        ; 9.496  ; 9.496  ; Fall       ; clk             ;
;  hex4[4]  ; clk        ; 8.951  ; 8.951  ; Fall       ; clk             ;
;  hex4[5]  ; clk        ; 10.266 ; 10.266 ; Fall       ; clk             ;
;  hex4[6]  ; clk        ; 10.132 ; 10.132 ; Fall       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; hex0[*]   ; clk        ; 9.584  ; 9.584  ; Fall       ; clk             ;
;  hex0[0]  ; clk        ; 9.617  ; 9.617  ; Fall       ; clk             ;
;  hex0[3]  ; clk        ; 9.592  ; 9.592  ; Fall       ; clk             ;
;  hex0[4]  ; clk        ; 9.592  ; 9.592  ; Fall       ; clk             ;
;  hex0[5]  ; clk        ; 9.584  ; 9.584  ; Fall       ; clk             ;
; hex1[*]   ; clk        ; 7.840  ; 7.840  ; Fall       ; clk             ;
;  hex1[0]  ; clk        ; 8.067  ; 8.067  ; Fall       ; clk             ;
;  hex1[3]  ; clk        ; 7.841  ; 7.841  ; Fall       ; clk             ;
;  hex1[4]  ; clk        ; 7.861  ; 7.861  ; Fall       ; clk             ;
;  hex1[5]  ; clk        ; 7.840  ; 7.840  ; Fall       ; clk             ;
; hex3[*]   ; clk        ; 8.409  ; 8.409  ; Fall       ; clk             ;
;  hex3[0]  ; clk        ; 8.409  ; 8.409  ; Fall       ; clk             ;
;  hex3[3]  ; clk        ; 8.719  ; 8.719  ; Fall       ; clk             ;
;  hex3[4]  ; clk        ; 8.719  ; 8.719  ; Fall       ; clk             ;
;  hex3[5]  ; clk        ; 8.703  ; 8.703  ; Fall       ; clk             ;
; hex4[*]   ; clk        ; 8.951  ; 8.951  ; Fall       ; clk             ;
;  hex4[0]  ; clk        ; 9.045  ; 9.045  ; Fall       ; clk             ;
;  hex4[1]  ; clk        ; 11.164 ; 11.164 ; Fall       ; clk             ;
;  hex4[2]  ; clk        ; 10.243 ; 10.243 ; Fall       ; clk             ;
;  hex4[3]  ; clk        ; 9.496  ; 9.496  ; Fall       ; clk             ;
;  hex4[4]  ; clk        ; 8.951  ; 8.951  ; Fall       ; clk             ;
;  hex4[5]  ; clk        ; 10.266 ; 10.266 ; Fall       ; clk             ;
;  hex4[6]  ; clk        ; 10.132 ; 10.132 ; Fall       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.013 ; -0.120        ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.222 ; -46.222               ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.013 ; ctrl:controller|estado_atual[0]            ; dp:datapath|alu:alu1|output[2]             ; clk          ; clk         ; 1.000        ; 0.000      ; 1.045      ;
; -0.013 ; ctrl:controller|estado_atual[0]            ; dp:datapath|acu_in[2]                      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.045      ;
; -0.013 ; ctrl:controller|estado_atual[0]            ; dp:datapath|alu:alu1|output[3]             ; clk          ; clk         ; 1.000        ; 0.000      ; 1.045      ;
; -0.013 ; ctrl:controller|estado_atual[0]            ; dp:datapath|acu_in[3]                      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.045      ;
; -0.013 ; ctrl:controller|estado_atual[0]            ; dp:datapath|alu:alu1|output[1]             ; clk          ; clk         ; 1.000        ; 0.000      ; 1.045      ;
; -0.013 ; ctrl:controller|estado_atual[0]            ; dp:datapath|acu_in[1]                      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.045      ;
; -0.013 ; ctrl:controller|estado_atual[0]            ; dp:datapath|alu:alu1|output[0]             ; clk          ; clk         ; 1.000        ; 0.000      ; 1.045      ;
; -0.013 ; ctrl:controller|estado_atual[0]            ; dp:datapath|acu_in[0]                      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.045      ;
; -0.008 ; ctrl:controller|estado_atual[0]            ; hex3[0]~reg0                               ; clk          ; clk         ; 1.000        ; 0.005      ; 1.045      ;
; -0.008 ; ctrl:controller|estado_atual[0]            ; hex1[0]~reg0                               ; clk          ; clk         ; 1.000        ; 0.005      ; 1.045      ;
; 0.029  ; dp:datapath|acc:acumulador_atual|output[1] ; hex4[6]~reg0                               ; clk          ; clk         ; 1.000        ; 0.004      ; 1.007      ;
; 0.045  ; dp:datapath|acc:acumulador_atual|output[1] ; hex4[0]~reg0                               ; clk          ; clk         ; 1.000        ; 0.000      ; 0.987      ;
; 0.045  ; dp:datapath|acc:acumulador_atual|output[1] ; hex4[1]~reg0                               ; clk          ; clk         ; 1.000        ; 0.000      ; 0.987      ;
; 0.045  ; dp:datapath|acc:acumulador_atual|output[1] ; hex4[2]~reg0                               ; clk          ; clk         ; 1.000        ; 0.000      ; 0.987      ;
; 0.045  ; dp:datapath|acc:acumulador_atual|output[1] ; hex4[3]~reg0                               ; clk          ; clk         ; 1.000        ; 0.000      ; 0.987      ;
; 0.045  ; dp:datapath|acc:acumulador_atual|output[1] ; hex4[4]~reg0                               ; clk          ; clk         ; 1.000        ; 0.000      ; 0.987      ;
; 0.045  ; dp:datapath|acc:acumulador_atual|output[1] ; hex4[5]~reg0                               ; clk          ; clk         ; 1.000        ; 0.000      ; 0.987      ;
; 0.065  ; ctrl:controller|PC[0]                      ; ctrl:controller|PC[2]                      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.967      ;
; 0.073  ; dp:datapath|acu_in[1]                      ; dp:datapath|acc:acumulador_atual|output[1] ; clk          ; clk         ; 1.000        ; 0.001      ; 0.960      ;
; 0.074  ; ctrl:controller|enable                     ; dp:datapath|acc:acumulador_atual|output[1] ; clk          ; clk         ; 1.000        ; 0.001      ; 0.959      ;
; 0.076  ; ctrl:controller|OPCODE[1]                  ; ctrl:controller|estado_atual[1]            ; clk          ; clk         ; 1.000        ; -0.066     ; 0.890      ;
; 0.089  ; dp:datapath|acc:acumulador_atual|temp[1]   ; dp:datapath|acc:acumulador_atual|output[1] ; clk          ; clk         ; 1.000        ; -0.065     ; 0.878      ;
; 0.090  ; dp:datapath|acc:acumulador_atual|output[3] ; hex4[6]~reg0                               ; clk          ; clk         ; 1.000        ; 0.004      ; 0.946      ;
; 0.098  ; ctrl:controller|PC[1]                      ; ctrl:controller|PC[2]                      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.934      ;
; 0.106  ; dp:datapath|acc:acumulador_atual|output[3] ; hex4[0]~reg0                               ; clk          ; clk         ; 1.000        ; 0.000      ; 0.926      ;
; 0.106  ; dp:datapath|acc:acumulador_atual|output[3] ; hex4[1]~reg0                               ; clk          ; clk         ; 1.000        ; 0.000      ; 0.926      ;
; 0.106  ; dp:datapath|acc:acumulador_atual|output[3] ; hex4[2]~reg0                               ; clk          ; clk         ; 1.000        ; 0.000      ; 0.926      ;
; 0.106  ; dp:datapath|acc:acumulador_atual|output[3] ; hex4[3]~reg0                               ; clk          ; clk         ; 1.000        ; 0.000      ; 0.926      ;
; 0.106  ; dp:datapath|acc:acumulador_atual|output[3] ; hex4[4]~reg0                               ; clk          ; clk         ; 1.000        ; 0.000      ; 0.926      ;
; 0.106  ; dp:datapath|acc:acumulador_atual|output[3] ; hex4[5]~reg0                               ; clk          ; clk         ; 1.000        ; 0.000      ; 0.926      ;
; 0.111  ; ctrl:controller|estado_atual[1]            ; dp:datapath|alu:alu1|output[2]             ; clk          ; clk         ; 1.000        ; 0.000      ; 0.921      ;
; 0.111  ; ctrl:controller|estado_atual[1]            ; dp:datapath|acu_in[2]                      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.921      ;
; 0.111  ; ctrl:controller|estado_atual[1]            ; dp:datapath|alu:alu1|output[3]             ; clk          ; clk         ; 1.000        ; 0.000      ; 0.921      ;
; 0.111  ; ctrl:controller|estado_atual[1]            ; dp:datapath|acu_in[3]                      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.921      ;
; 0.111  ; ctrl:controller|estado_atual[1]            ; dp:datapath|alu:alu1|output[1]             ; clk          ; clk         ; 1.000        ; 0.000      ; 0.921      ;
; 0.111  ; ctrl:controller|estado_atual[1]            ; dp:datapath|acu_in[1]                      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.921      ;
; 0.111  ; ctrl:controller|estado_atual[1]            ; dp:datapath|alu:alu1|output[0]             ; clk          ; clk         ; 1.000        ; 0.000      ; 0.921      ;
; 0.111  ; ctrl:controller|estado_atual[1]            ; dp:datapath|acu_in[0]                      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.921      ;
; 0.116  ; ctrl:controller|estado_atual[1]            ; hex3[0]~reg0                               ; clk          ; clk         ; 1.000        ; 0.005      ; 0.921      ;
; 0.116  ; ctrl:controller|estado_atual[1]            ; hex1[0]~reg0                               ; clk          ; clk         ; 1.000        ; 0.005      ; 0.921      ;
; 0.138  ; dp:datapath|acc:acumulador_atual|output[2] ; hex4[6]~reg0                               ; clk          ; clk         ; 1.000        ; 0.004      ; 0.898      ;
; 0.146  ; ctrl:controller|state.s1                   ; ctrl:controller|enable                     ; clk          ; clk         ; 1.000        ; 0.132      ; 1.018      ;
; 0.147  ; ctrl:controller|state.s1                   ; ctrl:controller|PC[1]                      ; clk          ; clk         ; 1.000        ; 0.137      ; 1.022      ;
; 0.150  ; dp:datapath|acc:acumulador_atual|output[0] ; hex4[6]~reg0                               ; clk          ; clk         ; 1.000        ; 0.004      ; 0.886      ;
; 0.154  ; dp:datapath|acc:acumulador_atual|output[2] ; hex4[0]~reg0                               ; clk          ; clk         ; 1.000        ; 0.000      ; 0.878      ;
; 0.154  ; dp:datapath|acc:acumulador_atual|output[2] ; hex4[1]~reg0                               ; clk          ; clk         ; 1.000        ; 0.000      ; 0.878      ;
; 0.154  ; dp:datapath|acc:acumulador_atual|output[2] ; hex4[2]~reg0                               ; clk          ; clk         ; 1.000        ; 0.000      ; 0.878      ;
; 0.154  ; dp:datapath|acc:acumulador_atual|output[2] ; hex4[3]~reg0                               ; clk          ; clk         ; 1.000        ; 0.000      ; 0.878      ;
; 0.154  ; dp:datapath|acc:acumulador_atual|output[2] ; hex4[4]~reg0                               ; clk          ; clk         ; 1.000        ; 0.000      ; 0.878      ;
; 0.154  ; dp:datapath|acc:acumulador_atual|output[2] ; hex4[5]~reg0                               ; clk          ; clk         ; 1.000        ; 0.000      ; 0.878      ;
; 0.159  ; ctrl:controller|state.s0                   ; ctrl:controller|estado_atual[1]            ; clk          ; clk         ; 1.000        ; 0.132      ; 1.005      ;
; 0.178  ; ctrl:controller|enable                     ; dp:datapath|acc:acumulador_atual|output[3] ; clk          ; clk         ; 1.000        ; 0.001      ; 0.855      ;
; 0.195  ; ctrl:controller|state.s0                   ; ctrl:controller|estado_atual[0]            ; clk          ; clk         ; 1.000        ; 0.132      ; 0.969      ;
; 0.216  ; ctrl:controller|estado_atual[1]            ; ctrl:controller|estado_atual[1]            ; clk          ; clk         ; 1.000        ; 0.000      ; 0.816      ;
; 0.217  ; ctrl:controller|PC[0]                      ; ctrl:controller|PC[1]                      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.815      ;
; 0.224  ; ctrl:controller|state.done                 ; ctrl:controller|PC[1]                      ; clk          ; clk         ; 1.000        ; 0.137      ; 0.945      ;
; 0.226  ; ctrl:controller|state.s3                   ; ctrl:controller|estado_atual[1]            ; clk          ; clk         ; 1.000        ; 0.132      ; 0.938      ;
; 0.226  ; ctrl:controller|state.done                 ; ctrl:controller|enable                     ; clk          ; clk         ; 1.000        ; 0.132      ; 0.938      ;
; 0.228  ; ctrl:controller|PC[2]                      ; ctrl:controller|PC[2]                      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.804      ;
; 0.235  ; ctrl:controller|PC[0]                      ; ctrl:controller|PC[0]                      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.797      ;
; 0.251  ; ctrl:controller|estado_atual[0]            ; ctrl:controller|estado_atual[0]            ; clk          ; clk         ; 1.000        ; 0.000      ; 0.781      ;
; 0.258  ; dp:datapath|acu_in[1]                      ; dp:datapath|acc:acumulador_atual|temp[1]   ; clk          ; clk         ; 1.000        ; 0.066      ; 0.840      ;
; 0.259  ; ctrl:controller|enable                     ; dp:datapath|acc:acumulador_atual|temp[1]   ; clk          ; clk         ; 1.000        ; 0.066      ; 0.839      ;
; 0.262  ; ctrl:controller|state.s3                   ; ctrl:controller|PC[1]                      ; clk          ; clk         ; 1.000        ; 0.137      ; 0.907      ;
; 0.265  ; ctrl:controller|state.s1                   ; ctrl:controller|PC[0]                      ; clk          ; clk         ; 1.000        ; 0.137      ; 0.904      ;
; 0.266  ; ctrl:controller|state.s2                   ; ctrl:controller|enable                     ; clk          ; clk         ; 1.000        ; 0.132      ; 0.898      ;
; 0.267  ; ctrl:controller|state.s1                   ; ctrl:controller|PC[2]                      ; clk          ; clk         ; 1.000        ; 0.137      ; 0.902      ;
; 0.267  ; ctrl:controller|state.s2                   ; ctrl:controller|estado_atual[0]            ; clk          ; clk         ; 1.000        ; 0.132      ; 0.897      ;
; 0.270  ; ctrl:controller|enable                     ; dp:datapath|acc:acumulador_atual|output[0] ; clk          ; clk         ; 1.000        ; 0.001      ; 0.763      ;
; 0.273  ; ctrl:controller|enable                     ; dp:datapath|acc:acumulador_atual|output[2] ; clk          ; clk         ; 1.000        ; 0.001      ; 0.760      ;
; 0.274  ; dp:datapath|acc:acumulador_atual|temp[1]   ; dp:datapath|acc:acumulador_atual|temp[1]   ; clk          ; clk         ; 1.000        ; 0.000      ; 0.758      ;
; 0.276  ; ctrl:controller|imm[3]                     ; dp:datapath|alu:alu1|output[3]             ; clk          ; clk         ; 1.000        ; -0.066     ; 0.690      ;
; 0.306  ; ctrl:controller|state.s1                   ; ctrl:controller|imm[1]                     ; clk          ; clk         ; 1.000        ; 0.198      ; 0.924      ;
; 0.307  ; ctrl:controller|state.s1                   ; ctrl:controller|imm[2]                     ; clk          ; clk         ; 1.000        ; 0.198      ; 0.923      ;
; 0.311  ; ctrl:controller|imm[1]                     ; dp:datapath|alu:alu1|output[1]             ; clk          ; clk         ; 1.000        ; -0.066     ; 0.655      ;
; 0.313  ; dp:datapath|acu_in[3]                      ; dp:datapath|acc:acumulador_atual|output[3] ; clk          ; clk         ; 1.000        ; 0.001      ; 0.720      ;
; 0.316  ; ctrl:controller|state.s1                   ; ctrl:controller|estado_atual[0]            ; clk          ; clk         ; 1.000        ; 0.132      ; 0.848      ;
; 0.319  ; ctrl:controller|state.s1                   ; ctrl:controller|OPCODE[1]                  ; clk          ; clk         ; 1.000        ; 0.198      ; 0.911      ;
; 0.319  ; ctrl:controller|state.s1                   ; ctrl:controller|ADDRESS[2]                 ; clk          ; clk         ; 1.000        ; 0.198      ; 0.911      ;
; 0.319  ; ctrl:controller|state.s1                   ; ctrl:controller|ADDRESS[3]                 ; clk          ; clk         ; 1.000        ; 0.198      ; 0.911      ;
; 0.319  ; ctrl:controller|state.s1                   ; ctrl:controller|ADDRESS[1]                 ; clk          ; clk         ; 1.000        ; 0.198      ; 0.911      ;
; 0.319  ; ctrl:controller|state.s1                   ; ctrl:controller|ADDRESS[0]                 ; clk          ; clk         ; 1.000        ; 0.198      ; 0.911      ;
; 0.337  ; dp:datapath|acc:acumulador_atual|temp[3]   ; dp:datapath|acc:acumulador_atual|output[3] ; clk          ; clk         ; 1.000        ; 0.001      ; 0.696      ;
; 0.342  ; ctrl:controller|state.done                 ; ctrl:controller|PC[0]                      ; clk          ; clk         ; 1.000        ; 0.137      ; 0.827      ;
; 0.344  ; ctrl:controller|state.done                 ; ctrl:controller|PC[2]                      ; clk          ; clk         ; 1.000        ; 0.137      ; 0.825      ;
; 0.352  ; ctrl:controller|OPCODE[1]                  ; ctrl:controller|state.done                 ; clk          ; clk         ; 1.000        ; -0.198     ; 0.482      ;
; 0.353  ; ctrl:controller|OPCODE[1]                  ; ctrl:controller|state.s3                   ; clk          ; clk         ; 1.000        ; -0.198     ; 0.481      ;
; 0.353  ; ctrl:controller|PC[1]                      ; ctrl:controller|PC[1]                      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.679      ;
; 0.358  ; ctrl:controller|PC[2]                      ; ctrl:controller|ADDRESS[2]                 ; clk          ; clk         ; 1.000        ; 0.061      ; 0.735      ;
; 0.359  ; ctrl:controller|PC[2]                      ; ctrl:controller|OPCODE[1]                  ; clk          ; clk         ; 1.000        ; 0.061      ; 0.734      ;
; 0.359  ; ctrl:controller|OPCODE[1]                  ; ctrl:controller|estado_atual[0]            ; clk          ; clk         ; 1.000        ; -0.066     ; 0.607      ;
; 0.361  ; ctrl:controller|PC[2]                      ; ctrl:controller|ADDRESS[0]                 ; clk          ; clk         ; 1.000        ; 0.061      ; 0.732      ;
; 0.363  ; ctrl:controller|imm[2]                     ; dp:datapath|alu:alu1|output[2]             ; clk          ; clk         ; 1.000        ; -0.066     ; 0.603      ;
; 0.366  ; ctrl:controller|imm[0]                     ; dp:datapath|alu:alu1|output[0]             ; clk          ; clk         ; 1.000        ; -0.066     ; 0.600      ;
; 0.380  ; ctrl:controller|state.s3                   ; ctrl:controller|PC[0]                      ; clk          ; clk         ; 1.000        ; 0.137      ; 0.789      ;
; 0.382  ; ctrl:controller|state.s3                   ; ctrl:controller|PC[2]                      ; clk          ; clk         ; 1.000        ; 0.137      ; 0.787      ;
; 0.386  ; ctrl:controller|state.done                 ; ctrl:controller|imm[1]                     ; clk          ; clk         ; 1.000        ; 0.198      ; 0.844      ;
; 0.387  ; ctrl:controller|state.done                 ; ctrl:controller|imm[2]                     ; clk          ; clk         ; 1.000        ; 0.198      ; 0.843      ;
; 0.392  ; ctrl:controller|PC[2]                      ; ctrl:controller|ADDRESS[3]                 ; clk          ; clk         ; 1.000        ; 0.061      ; 0.701      ;
; 0.393  ; ctrl:controller|PC[1]                      ; ctrl:controller|ADDRESS[1]                 ; clk          ; clk         ; 1.000        ; 0.061      ; 0.700      ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                ;
+-------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; ctrl:controller|state.s0                   ; ctrl:controller|state.s0                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ctrl:controller|PC[1]                      ; ctrl:controller|PC[1]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ctrl:controller|PC[2]                      ; ctrl:controller|PC[2]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ctrl:controller|state.done                 ; ctrl:controller|state.done                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ctrl:controller|PC[0]                      ; ctrl:controller|PC[0]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ctrl:controller|estado_atual[1]            ; ctrl:controller|estado_atual[1]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ctrl:controller|imm[2]                     ; ctrl:controller|imm[2]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dp:datapath|acc:acumulador_atual|temp[2]   ; dp:datapath|acc:acumulador_atual|temp[2]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ctrl:controller|enable                     ; ctrl:controller|enable                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ctrl:controller|imm[3]                     ; ctrl:controller|imm[3]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dp:datapath|acc:acumulador_atual|temp[3]   ; dp:datapath|acc:acumulador_atual|temp[3]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ctrl:controller|imm[1]                     ; ctrl:controller|imm[1]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ctrl:controller|imm[0]                     ; ctrl:controller|imm[0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dp:datapath|acc:acumulador_atual|temp[0]   ; dp:datapath|acc:acumulador_atual|temp[0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; hex4[6]~reg0                               ; hex4[6]~reg0                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.231 ; ctrl:controller|state.s3                   ; ctrl:controller|imm[2]                     ; clk          ; clk         ; 0.000        ; 0.198      ; 0.581      ;
; 0.232 ; ctrl:controller|state.s3                   ; ctrl:controller|imm[1]                     ; clk          ; clk         ; 0.000        ; 0.198      ; 0.582      ;
; 0.239 ; dp:datapath|alu:alu1|output[3]             ; dp:datapath|acu_in[3]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; dp:datapath|acu_in[3]                      ; dp:datapath|acc:acumulador_atual|temp[3]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; dp:datapath|alu:alu1|output[2]             ; dp:datapath|acu_in[2]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.245 ; dp:datapath|acu_in[0]                      ; dp:datapath|acc:acumulador_atual|temp[0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; dp:datapath|acu_in[2]                      ; dp:datapath|acc:acumulador_atual|temp[2]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.398      ;
; 0.254 ; ctrl:controller|state.s3                   ; ctrl:controller|state.s1                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.406      ;
; 0.255 ; ctrl:controller|state.s1                   ; ctrl:controller|state.s2                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.407      ;
; 0.260 ; dp:datapath|acc:acumulador_atual|output[2] ; hex4[5]~reg0                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.412      ;
; 0.263 ; dp:datapath|acc:acumulador_atual|output[2] ; hex4[2]~reg0                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.415      ;
; 0.268 ; dp:datapath|acc:acumulador_atual|output[2] ; hex4[1]~reg0                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.420      ;
; 0.271 ; dp:datapath|acc:acumulador_atual|output[2] ; hex4[3]~reg0                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.423      ;
; 0.271 ; dp:datapath|acc:acumulador_atual|output[2] ; hex4[4]~reg0                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.423      ;
; 0.274 ; dp:datapath|acc:acumulador_atual|output[2] ; hex4[0]~reg0                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.426      ;
; 0.322 ; dp:datapath|acc:acumulador_atual|output[3] ; hex4[0]~reg0                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.474      ;
; 0.323 ; ctrl:controller|state.s1                   ; ctrl:controller|estado_atual[1]            ; clk          ; clk         ; 0.000        ; 0.132      ; 0.607      ;
; 0.323 ; dp:datapath|acc:acumulador_atual|output[3] ; hex4[3]~reg0                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.475      ;
; 0.323 ; dp:datapath|acc:acumulador_atual|output[3] ; hex4[4]~reg0                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.475      ;
; 0.324 ; ctrl:controller|state.s2                   ; ctrl:controller|imm[3]                     ; clk          ; clk         ; 0.000        ; 0.198      ; 0.674      ;
; 0.324 ; ctrl:controller|state.s2                   ; ctrl:controller|imm[0]                     ; clk          ; clk         ; 0.000        ; 0.198      ; 0.674      ;
; 0.325 ; dp:datapath|alu:alu1|output[0]             ; dp:datapath|acu_in[0]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.477      ;
; 0.326 ; dp:datapath|acc:acumulador_atual|output[3] ; hex4[1]~reg0                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.478      ;
; 0.327 ; ctrl:controller|estado_atual[0]            ; hex3[0]~reg0                               ; clk          ; clk         ; 0.000        ; 0.005      ; 0.484      ;
; 0.328 ; dp:datapath|acc:acumulador_atual|output[3] ; hex4[5]~reg0                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.480      ;
; 0.330 ; dp:datapath|acc:acumulador_atual|output[3] ; hex4[2]~reg0                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.482      ;
; 0.334 ; dp:datapath|alu:alu1|output[1]             ; dp:datapath|acu_in[1]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.486      ;
; 0.341 ; ctrl:controller|state.s3                   ; ctrl:controller|enable                     ; clk          ; clk         ; 0.000        ; 0.132      ; 0.625      ;
; 0.349 ; ctrl:controller|state.s3                   ; ctrl:controller|imm[0]                     ; clk          ; clk         ; 0.000        ; 0.198      ; 0.699      ;
; 0.350 ; ctrl:controller|state.s3                   ; ctrl:controller|imm[3]                     ; clk          ; clk         ; 0.000        ; 0.198      ; 0.700      ;
; 0.360 ; ctrl:controller|ADDRESS[2]                 ; ctrl:controller|imm[2]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.364 ; ctrl:controller|ADDRESS[1]                 ; ctrl:controller|imm[1]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; ctrl:controller|state.done                 ; ctrl:controller|imm[3]                     ; clk          ; clk         ; 0.000        ; 0.198      ; 0.714      ;
; 0.364 ; ctrl:controller|state.done                 ; ctrl:controller|imm[0]                     ; clk          ; clk         ; 0.000        ; 0.198      ; 0.714      ;
; 0.367 ; ctrl:controller|ADDRESS[0]                 ; ctrl:controller|imm[0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.369 ; ctrl:controller|state.s2                   ; ctrl:controller|state.done                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; ctrl:controller|enable                     ; dp:datapath|acc:acumulador_atual|temp[0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.371 ; ctrl:controller|state.s0                   ; ctrl:controller|state.s1                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; ctrl:controller|state.s2                   ; ctrl:controller|state.s3                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; ctrl:controller|enable                     ; dp:datapath|acc:acumulador_atual|temp[2]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.374 ; ctrl:controller|enable                     ; dp:datapath|acc:acumulador_atual|temp[3]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.382 ; dp:datapath|acc:acumulador_atual|output[1] ; hex4[0]~reg0                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.534      ;
; 0.383 ; dp:datapath|acc:acumulador_atual|output[1] ; hex4[3]~reg0                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.535      ;
; 0.383 ; dp:datapath|acc:acumulador_atual|output[1] ; hex4[4]~reg0                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.535      ;
; 0.389 ; dp:datapath|acc:acumulador_atual|output[1] ; hex4[1]~reg0                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.541      ;
; 0.390 ; dp:datapath|acc:acumulador_atual|output[0] ; hex4[1]~reg0                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.542      ;
; 0.392 ; ctrl:controller|PC[0]                      ; ctrl:controller|ADDRESS[0]                 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.605      ;
; 0.392 ; dp:datapath|acc:acumulador_atual|output[1] ; hex4[2]~reg0                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.544      ;
; 0.393 ; dp:datapath|acc:acumulador_atual|output[1] ; hex4[5]~reg0                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.545      ;
; 0.393 ; dp:datapath|acc:acumulador_atual|output[0] ; hex4[3]~reg0                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.545      ;
; 0.393 ; dp:datapath|acc:acumulador_atual|output[0] ; hex4[4]~reg0                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.545      ;
; 0.395 ; dp:datapath|acc:acumulador_atual|output[0] ; hex4[0]~reg0                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.547      ;
; 0.396 ; dp:datapath|acc:acumulador_atual|output[0] ; hex4[5]~reg0                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.548      ;
; 0.396 ; dp:datapath|acc:acumulador_atual|output[0] ; hex4[2]~reg0                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.548      ;
; 0.444 ; ctrl:controller|state.s1                   ; ctrl:controller|imm[3]                     ; clk          ; clk         ; 0.000        ; 0.198      ; 0.794      ;
; 0.444 ; ctrl:controller|state.s1                   ; ctrl:controller|imm[0]                     ; clk          ; clk         ; 0.000        ; 0.198      ; 0.794      ;
; 0.446 ; ctrl:controller|ADDRESS[3]                 ; ctrl:controller|imm[3]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.598      ;
; 0.450 ; dp:datapath|acc:acumulador_atual|temp[2]   ; dp:datapath|acc:acumulador_atual|output[2] ; clk          ; clk         ; 0.000        ; 0.001      ; 0.603      ;
; 0.452 ; ctrl:controller|state.s2                   ; ctrl:controller|estado_atual[1]            ; clk          ; clk         ; 0.000        ; 0.132      ; 0.736      ;
; 0.453 ; ctrl:controller|state.s2                   ; ctrl:controller|imm[2]                     ; clk          ; clk         ; 0.000        ; 0.198      ; 0.803      ;
; 0.454 ; ctrl:controller|state.s2                   ; ctrl:controller|imm[1]                     ; clk          ; clk         ; 0.000        ; 0.198      ; 0.804      ;
; 0.455 ; ctrl:controller|PC[1]                      ; ctrl:controller|ADDRESS[0]                 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.668      ;
; 0.456 ; ctrl:controller|state.s3                   ; ctrl:controller|estado_atual[0]            ; clk          ; clk         ; 0.000        ; 0.132      ; 0.740      ;
; 0.456 ; dp:datapath|acc:acumulador_atual|temp[0]   ; dp:datapath|acc:acumulador_atual|output[0] ; clk          ; clk         ; 0.000        ; 0.001      ; 0.609      ;
; 0.459 ; ctrl:controller|PC[1]                      ; ctrl:controller|OPCODE[1]                  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.672      ;
; 0.459 ; ctrl:controller|PC[1]                      ; ctrl:controller|ADDRESS[2]                 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.672      ;
; 0.459 ; ctrl:controller|state.s2                   ; ctrl:controller|PC[0]                      ; clk          ; clk         ; 0.000        ; 0.137      ; 0.748      ;
; 0.463 ; ctrl:controller|state.s2                   ; ctrl:controller|PC[1]                      ; clk          ; clk         ; 0.000        ; 0.137      ; 0.752      ;
; 0.463 ; ctrl:controller|state.s2                   ; ctrl:controller|PC[2]                      ; clk          ; clk         ; 0.000        ; 0.137      ; 0.752      ;
; 0.481 ; dp:datapath|acu_in[2]                      ; dp:datapath|acc:acumulador_atual|output[2] ; clk          ; clk         ; 0.000        ; 0.001      ; 0.634      ;
; 0.486 ; dp:datapath|acu_in[0]                      ; dp:datapath|acc:acumulador_atual|output[0] ; clk          ; clk         ; 0.000        ; 0.001      ; 0.639      ;
; 0.487 ; ctrl:controller|PC[1]                      ; ctrl:controller|ADDRESS[1]                 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.700      ;
; 0.488 ; ctrl:controller|PC[2]                      ; ctrl:controller|ADDRESS[3]                 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.701      ;
; 0.493 ; ctrl:controller|state.done                 ; ctrl:controller|imm[2]                     ; clk          ; clk         ; 0.000        ; 0.198      ; 0.843      ;
; 0.494 ; ctrl:controller|state.done                 ; ctrl:controller|imm[1]                     ; clk          ; clk         ; 0.000        ; 0.198      ; 0.844      ;
; 0.498 ; ctrl:controller|state.s3                   ; ctrl:controller|PC[2]                      ; clk          ; clk         ; 0.000        ; 0.137      ; 0.787      ;
; 0.500 ; ctrl:controller|state.s3                   ; ctrl:controller|PC[0]                      ; clk          ; clk         ; 0.000        ; 0.137      ; 0.789      ;
; 0.506 ; ctrl:controller|estado_atual[1]            ; hex1[0]~reg0                               ; clk          ; clk         ; 0.000        ; 0.005      ; 0.663      ;
; 0.514 ; ctrl:controller|imm[0]                     ; dp:datapath|alu:alu1|output[0]             ; clk          ; clk         ; 0.000        ; -0.066     ; 0.600      ;
; 0.517 ; ctrl:controller|imm[2]                     ; dp:datapath|alu:alu1|output[2]             ; clk          ; clk         ; 0.000        ; -0.066     ; 0.603      ;
; 0.519 ; ctrl:controller|PC[2]                      ; ctrl:controller|ADDRESS[0]                 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.732      ;
; 0.521 ; ctrl:controller|OPCODE[1]                  ; ctrl:controller|estado_atual[0]            ; clk          ; clk         ; 0.000        ; -0.066     ; 0.607      ;
; 0.521 ; ctrl:controller|PC[2]                      ; ctrl:controller|OPCODE[1]                  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.734      ;
; 0.522 ; ctrl:controller|PC[2]                      ; ctrl:controller|ADDRESS[2]                 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.735      ;
; 0.527 ; ctrl:controller|OPCODE[1]                  ; ctrl:controller|state.s3                   ; clk          ; clk         ; 0.000        ; -0.198     ; 0.481      ;
+-------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; clk   ; Rise       ; clk                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|ADDRESS[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|ADDRESS[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|ADDRESS[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|ADDRESS[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|ADDRESS[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|ADDRESS[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|ADDRESS[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|ADDRESS[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|OPCODE[1]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|OPCODE[1]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|PC[0]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|PC[0]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|PC[1]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|PC[1]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|PC[2]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|PC[2]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|enable                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|enable                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|estado_atual[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|estado_atual[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|estado_atual[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|estado_atual[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|imm[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|imm[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|imm[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|imm[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|imm[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|imm[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|imm[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|imm[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|state.done                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|state.done                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|state.s0                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|state.s0                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|state.s1                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|state.s1                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|state.s2                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|state.s2                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|state.s3                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|state.s3                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; dp:datapath|acc:acumulador_atual|output[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; dp:datapath|acc:acumulador_atual|output[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; dp:datapath|acc:acumulador_atual|output[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; dp:datapath|acc:acumulador_atual|output[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; dp:datapath|acc:acumulador_atual|output[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; dp:datapath|acc:acumulador_atual|output[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; dp:datapath|acc:acumulador_atual|output[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; dp:datapath|acc:acumulador_atual|output[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; dp:datapath|acc:acumulador_atual|temp[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; dp:datapath|acc:acumulador_atual|temp[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; dp:datapath|acc:acumulador_atual|temp[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; dp:datapath|acc:acumulador_atual|temp[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; dp:datapath|acc:acumulador_atual|temp[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; dp:datapath|acc:acumulador_atual|temp[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; dp:datapath|acc:acumulador_atual|temp[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; dp:datapath|acc:acumulador_atual|temp[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; dp:datapath|acu_in[0]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; dp:datapath|acu_in[0]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; dp:datapath|acu_in[1]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; dp:datapath|acu_in[1]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; dp:datapath|acu_in[2]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; dp:datapath|acu_in[2]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; dp:datapath|acu_in[3]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; dp:datapath|acu_in[3]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; dp:datapath|alu:alu1|output[0]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; dp:datapath|alu:alu1|output[0]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; dp:datapath|alu:alu1|output[1]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; dp:datapath|alu:alu1|output[1]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; dp:datapath|alu:alu1|output[2]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; dp:datapath|alu:alu1|output[2]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; dp:datapath|alu:alu1|output[3]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; dp:datapath|alu:alu1|output[3]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; hex1[0]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; hex1[0]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; hex3[0]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; hex3[0]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; hex4[0]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; hex4[0]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; hex4[1]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; hex4[1]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; hex4[2]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; hex4[2]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; hex4[3]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; hex4[3]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; hex4[4]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; hex4[4]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; hex4[5]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; hex4[5]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; hex4[6]~reg0                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; hex4[6]~reg0                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; controller|ADDRESS[0]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; controller|ADDRESS[0]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; controller|ADDRESS[1]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; controller|ADDRESS[1]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; controller|ADDRESS[2]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; controller|ADDRESS[2]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; controller|ADDRESS[3]|clk                  ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 0.434 ; 0.434 ; Fall       ; clk             ;
; start     ; clk        ; 3.350 ; 3.350 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; 0.051  ; 0.051  ; Fall       ; clk             ;
; start     ; clk        ; -3.154 ; -3.154 ; Fall       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; hex0[*]   ; clk        ; 5.038 ; 5.038 ; Fall       ; clk             ;
;  hex0[0]  ; clk        ; 5.038 ; 5.038 ; Fall       ; clk             ;
;  hex0[3]  ; clk        ; 5.017 ; 5.017 ; Fall       ; clk             ;
;  hex0[4]  ; clk        ; 5.017 ; 5.017 ; Fall       ; clk             ;
;  hex0[5]  ; clk        ; 5.006 ; 5.006 ; Fall       ; clk             ;
; hex1[*]   ; clk        ; 4.229 ; 4.229 ; Fall       ; clk             ;
;  hex1[0]  ; clk        ; 4.229 ; 4.229 ; Fall       ; clk             ;
;  hex1[3]  ; clk        ; 4.069 ; 4.069 ; Fall       ; clk             ;
;  hex1[4]  ; clk        ; 4.089 ; 4.089 ; Fall       ; clk             ;
;  hex1[5]  ; clk        ; 4.070 ; 4.070 ; Fall       ; clk             ;
; hex3[*]   ; clk        ; 4.473 ; 4.473 ; Fall       ; clk             ;
;  hex3[0]  ; clk        ; 4.324 ; 4.324 ; Fall       ; clk             ;
;  hex3[3]  ; clk        ; 4.473 ; 4.473 ; Fall       ; clk             ;
;  hex3[4]  ; clk        ; 4.473 ; 4.473 ; Fall       ; clk             ;
;  hex3[5]  ; clk        ; 4.456 ; 4.456 ; Fall       ; clk             ;
; hex4[*]   ; clk        ; 5.804 ; 5.804 ; Fall       ; clk             ;
;  hex4[0]  ; clk        ; 4.698 ; 4.698 ; Fall       ; clk             ;
;  hex4[1]  ; clk        ; 5.804 ; 5.804 ; Fall       ; clk             ;
;  hex4[2]  ; clk        ; 5.338 ; 5.338 ; Fall       ; clk             ;
;  hex4[3]  ; clk        ; 4.894 ; 4.894 ; Fall       ; clk             ;
;  hex4[4]  ; clk        ; 4.703 ; 4.703 ; Fall       ; clk             ;
;  hex4[5]  ; clk        ; 5.318 ; 5.318 ; Fall       ; clk             ;
;  hex4[6]  ; clk        ; 5.246 ; 5.246 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; hex0[*]   ; clk        ; 5.006 ; 5.006 ; Fall       ; clk             ;
;  hex0[0]  ; clk        ; 5.038 ; 5.038 ; Fall       ; clk             ;
;  hex0[3]  ; clk        ; 5.017 ; 5.017 ; Fall       ; clk             ;
;  hex0[4]  ; clk        ; 5.017 ; 5.017 ; Fall       ; clk             ;
;  hex0[5]  ; clk        ; 5.006 ; 5.006 ; Fall       ; clk             ;
; hex1[*]   ; clk        ; 4.069 ; 4.069 ; Fall       ; clk             ;
;  hex1[0]  ; clk        ; 4.229 ; 4.229 ; Fall       ; clk             ;
;  hex1[3]  ; clk        ; 4.069 ; 4.069 ; Fall       ; clk             ;
;  hex1[4]  ; clk        ; 4.089 ; 4.089 ; Fall       ; clk             ;
;  hex1[5]  ; clk        ; 4.070 ; 4.070 ; Fall       ; clk             ;
; hex3[*]   ; clk        ; 4.324 ; 4.324 ; Fall       ; clk             ;
;  hex3[0]  ; clk        ; 4.324 ; 4.324 ; Fall       ; clk             ;
;  hex3[3]  ; clk        ; 4.473 ; 4.473 ; Fall       ; clk             ;
;  hex3[4]  ; clk        ; 4.473 ; 4.473 ; Fall       ; clk             ;
;  hex3[5]  ; clk        ; 4.456 ; 4.456 ; Fall       ; clk             ;
; hex4[*]   ; clk        ; 4.698 ; 4.698 ; Fall       ; clk             ;
;  hex4[0]  ; clk        ; 4.698 ; 4.698 ; Fall       ; clk             ;
;  hex4[1]  ; clk        ; 5.804 ; 5.804 ; Fall       ; clk             ;
;  hex4[2]  ; clk        ; 5.338 ; 5.338 ; Fall       ; clk             ;
;  hex4[3]  ; clk        ; 4.894 ; 4.894 ; Fall       ; clk             ;
;  hex4[4]  ; clk        ; 4.703 ; 4.703 ; Fall       ; clk             ;
;  hex4[5]  ; clk        ; 5.318 ; 5.318 ; Fall       ; clk             ;
;  hex4[6]  ; clk        ; 5.246 ; 5.246 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.157  ; 0.215 ; N/A      ; N/A     ; -1.222              ;
;  clk             ; -1.157  ; 0.215 ; N/A      ; N/A     ; -1.222              ;
; Design-wide TNS  ; -30.217 ; 0.0   ; 0.0      ; 0.0     ; -46.222             ;
;  clk             ; -30.217 ; 0.000 ; N/A      ; N/A     ; -46.222             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 0.996 ; 0.996 ; Fall       ; clk             ;
; start     ; clk        ; 5.888 ; 5.888 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; 0.051  ; 0.051  ; Fall       ; clk             ;
; start     ; clk        ; -3.154 ; -3.154 ; Fall       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; hex0[*]   ; clk        ; 9.617  ; 9.617  ; Fall       ; clk             ;
;  hex0[0]  ; clk        ; 9.617  ; 9.617  ; Fall       ; clk             ;
;  hex0[3]  ; clk        ; 9.592  ; 9.592  ; Fall       ; clk             ;
;  hex0[4]  ; clk        ; 9.592  ; 9.592  ; Fall       ; clk             ;
;  hex0[5]  ; clk        ; 9.584  ; 9.584  ; Fall       ; clk             ;
; hex1[*]   ; clk        ; 8.067  ; 8.067  ; Fall       ; clk             ;
;  hex1[0]  ; clk        ; 8.067  ; 8.067  ; Fall       ; clk             ;
;  hex1[3]  ; clk        ; 7.841  ; 7.841  ; Fall       ; clk             ;
;  hex1[4]  ; clk        ; 7.861  ; 7.861  ; Fall       ; clk             ;
;  hex1[5]  ; clk        ; 7.840  ; 7.840  ; Fall       ; clk             ;
; hex3[*]   ; clk        ; 8.719  ; 8.719  ; Fall       ; clk             ;
;  hex3[0]  ; clk        ; 8.409  ; 8.409  ; Fall       ; clk             ;
;  hex3[3]  ; clk        ; 8.719  ; 8.719  ; Fall       ; clk             ;
;  hex3[4]  ; clk        ; 8.719  ; 8.719  ; Fall       ; clk             ;
;  hex3[5]  ; clk        ; 8.703  ; 8.703  ; Fall       ; clk             ;
; hex4[*]   ; clk        ; 11.164 ; 11.164 ; Fall       ; clk             ;
;  hex4[0]  ; clk        ; 9.045  ; 9.045  ; Fall       ; clk             ;
;  hex4[1]  ; clk        ; 11.164 ; 11.164 ; Fall       ; clk             ;
;  hex4[2]  ; clk        ; 10.243 ; 10.243 ; Fall       ; clk             ;
;  hex4[3]  ; clk        ; 9.496  ; 9.496  ; Fall       ; clk             ;
;  hex4[4]  ; clk        ; 8.951  ; 8.951  ; Fall       ; clk             ;
;  hex4[5]  ; clk        ; 10.266 ; 10.266 ; Fall       ; clk             ;
;  hex4[6]  ; clk        ; 10.132 ; 10.132 ; Fall       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; hex0[*]   ; clk        ; 5.006 ; 5.006 ; Fall       ; clk             ;
;  hex0[0]  ; clk        ; 5.038 ; 5.038 ; Fall       ; clk             ;
;  hex0[3]  ; clk        ; 5.017 ; 5.017 ; Fall       ; clk             ;
;  hex0[4]  ; clk        ; 5.017 ; 5.017 ; Fall       ; clk             ;
;  hex0[5]  ; clk        ; 5.006 ; 5.006 ; Fall       ; clk             ;
; hex1[*]   ; clk        ; 4.069 ; 4.069 ; Fall       ; clk             ;
;  hex1[0]  ; clk        ; 4.229 ; 4.229 ; Fall       ; clk             ;
;  hex1[3]  ; clk        ; 4.069 ; 4.069 ; Fall       ; clk             ;
;  hex1[4]  ; clk        ; 4.089 ; 4.089 ; Fall       ; clk             ;
;  hex1[5]  ; clk        ; 4.070 ; 4.070 ; Fall       ; clk             ;
; hex3[*]   ; clk        ; 4.324 ; 4.324 ; Fall       ; clk             ;
;  hex3[0]  ; clk        ; 4.324 ; 4.324 ; Fall       ; clk             ;
;  hex3[3]  ; clk        ; 4.473 ; 4.473 ; Fall       ; clk             ;
;  hex3[4]  ; clk        ; 4.473 ; 4.473 ; Fall       ; clk             ;
;  hex3[5]  ; clk        ; 4.456 ; 4.456 ; Fall       ; clk             ;
; hex4[*]   ; clk        ; 4.698 ; 4.698 ; Fall       ; clk             ;
;  hex4[0]  ; clk        ; 4.698 ; 4.698 ; Fall       ; clk             ;
;  hex4[1]  ; clk        ; 5.804 ; 5.804 ; Fall       ; clk             ;
;  hex4[2]  ; clk        ; 5.338 ; 5.338 ; Fall       ; clk             ;
;  hex4[3]  ; clk        ; 4.894 ; 4.894 ; Fall       ; clk             ;
;  hex4[4]  ; clk        ; 4.703 ; 4.703 ; Fall       ; clk             ;
;  hex4[5]  ; clk        ; 5.318 ; 5.318 ; Fall       ; clk             ;
;  hex4[6]  ; clk        ; 5.246 ; 5.246 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 0        ; 0        ; 0        ; 191      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 0        ; 0        ; 0        ; 191      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 47    ; 47   ;
; Unconstrained Output Ports      ; 19    ; 19   ;
; Unconstrained Output Port Paths ; 19    ; 19   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Jun 28 17:58:58 2018
Info: Command: quartus_sta processador -c processador
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'processador.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.157
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.157       -30.217 clk 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222       -46.222 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.013
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.013        -0.120 clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222       -46.222 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 511 megabytes
    Info: Processing ended: Thu Jun 28 17:58:58 2018
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:01


