# UARTadderVerilog 
UARTadderVerilog projesi, Verilog dilinde yazılmış bir UART (Universal Asynchronous Receiver Transmitter) ve toplama işlemi gerçekleştiren bir tasarımı içermektedir. Bu proje, UART protokolü üzerinden iki sayı alarak bunları toplar ve sonucu geri gönderir.

## Özellikler:

- **UART İletişimi:** Seri veri iletimi ve alımı için UART protokolü kullanılır.

- **Toplama İşlemi:** Alınan iki 8 bitlik sayı toplanır ve sonuç UART üzerinden gönderilir.
