{ "Info" "IQEXE_SEPARATOR" "" "*******************************************************************" {  } {  } 3 0 "*******************************************************************" 0 0 "Design Software" 0 -1 1538718063291 ""}
{ "Info" "IQEXE_START_BANNER_PRODUCT" "Analysis & Synthesis Quartus Prime " "Running Quartus Prime Analysis & Synthesis" { { "Info" "IQEXE_START_BANNER_VERSION" "Version 18.0.0 Build 614 04/24/2018 SJ Lite Edition " "Version 18.0.0 Build 614 04/24/2018 SJ Lite Edition" {  } {  } 0 0 "%1!s!" 0 0 "Design Software" 0 -1 1538718063298 ""} { "Info" "IQEXE_START_BANNER_TIME" "Thu Oct 04 23:41:03 2018 " "Processing started: Thu Oct 04 23:41:03 2018" {  } {  } 0 0 "Processing started: %1!s!" 0 0 "Design Software" 0 -1 1538718063298 ""}  } {  } 4 0 "Running %2!s! %1!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718063298 ""}
{ "Info" "IQEXE_START_BANNER_COMMANDLINE" "quartus_map --read_settings_files=on --write_settings_files=off VGA_Controller -c VGA_Controller " "Command: quartus_map --read_settings_files=on --write_settings_files=off VGA_Controller -c VGA_Controller" {  } {  } 0 0 "Command: %1!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718063298 ""}
{ "Warning" "WQCU_PARALLEL_USER_SHOULD_SPECIFY_NUM_PROC" "" "Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance." {  } {  } 0 18236 "Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance." 0 0 "Analysis & Synthesis" 0 -1 1538718064191 ""}
{ "Info" "IQCU_PARALLEL_AUTODETECT_MULTIPLE_PROCESSORS" "2 2 " "Parallel compilation is enabled and will use 2 of the 2 processors detected" {  } {  } 0 20030 "Parallel compilation is enabled and will use %1!i! of the %2!i! processors detected" 0 0 "Analysis & Synthesis" 0 -1 1538718064191 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "vga_controller.sv 1 1 " "Found 1 design units, including 1 entities, in source file vga_controller.sv" { { "Info" "ISGN_ENTITY_NAME" "1 HV_sync " "Found entity 1: HV_sync" {  } { { "VGA_Controller.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/VGA_Controller.sv" 2 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Design Software" 0 -1 1538718082224 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082224 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "main_vga_test.sv 1 1 " "Found 1 design units, including 1 entities, in source file main_vga_test.sv" { { "Info" "ISGN_ENTITY_NAME" "1 MAIN_VGA_TEST " "Found entity 1: MAIN_VGA_TEST" {  } { { "MAIN_VGA_TEST.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/MAIN_VGA_TEST.sv" 1 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Design Software" 0 -1 1538718082234 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082234 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "contador_cuadrante.sv 1 1 " "Found 1 design units, including 1 entities, in source file contador_cuadrante.sv" { { "Info" "ISGN_ENTITY_NAME" "1 contador_cuadrante " "Found entity 1: contador_cuadrante" {  } { { "contador_cuadrante.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/contador_cuadrante.sv" 1 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Design Software" 0 -1 1538718082242 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082242 ""}
{ "Warning" "WVRFX_L3_VERI_MIXED_BLOCKING_NONBLOCKING_ASSIGNMENT" "random_color.sv(5) " "Verilog HDL information at random_color.sv(5): always construct contains both blocking and non-blocking assignments" {  } { { "random_color.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/random_color.sv" 5 0 0 } }  } 0 10268 "Verilog HDL information at %1!s!: always construct contains both blocking and non-blocking assignments" 1 0 "Analysis & Synthesis" 0 -1 1538718082250 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "random_color.sv 1 1 " "Found 1 design units, including 1 entities, in source file random_color.sv" { { "Info" "ISGN_ENTITY_NAME" "1 random_color " "Found entity 1: random_color" {  } { { "random_color.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/random_color.sv" 1 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Design Software" 0 -1 1538718082252 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082252 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "tb_random_color.sv 1 1 " "Found 1 design units, including 1 entities, in source file tb_random_color.sv" { { "Info" "ISGN_ENTITY_NAME" "1 tb_random_color " "Found entity 1: tb_random_color" {  } { { "tb_random_color.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/tb_random_color.sv" 1 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Design Software" 0 -1 1538718082259 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082259 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "seccionfsm.sv 1 1 " "Found 1 design units, including 1 entities, in source file seccionfsm.sv" { { "Info" "ISGN_ENTITY_NAME" "1 seccionFSM " "Found entity 1: seccionFSM" {  } { { "seccionFSM.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/seccionFSM.sv" 1 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Design Software" 0 -1 1538718082267 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082267 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "pintadorxy.sv 1 1 " "Found 1 design units, including 1 entities, in source file pintadorxy.sv" { { "Info" "ISGN_ENTITY_NAME" "1 pintadorXY " "Found entity 1: pintadorXY" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 1 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Design Software" 0 -1 1538718082274 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082274 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "tb_seccionfsm.sv 1 1 " "Found 1 design units, including 1 entities, in source file tb_seccionfsm.sv" { { "Info" "ISGN_ENTITY_NAME" "1 tb_seccionFSM " "Found entity 1: tb_seccionFSM" {  } { { "tb_seccionFSM.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/tb_seccionFSM.sv" 1 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Design Software" 0 -1 1538718082282 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082282 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "ff_t.sv 1 1 " "Found 1 design units, including 1 entities, in source file ff_t.sv" { { "Info" "ISGN_ENTITY_NAME" "1 ff_t " "Found entity 1: ff_t" {  } { { "ff_t.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/ff_t.sv" 1 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Design Software" 0 -1 1538718082289 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082289 ""}
{ "Info" "ISGN_START_ELABORATION_TOP" "MAIN_VGA_TEST " "Elaborating entity \"MAIN_VGA_TEST\" for the top level hierarchy" {  } {  } 0 12127 "Elaborating entity \"%1!s!\" for the top level hierarchy" 0 0 "Analysis & Synthesis" 0 -1 1538718082355 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "HV_sync HV_sync:vga_sync_unit " "Elaborating entity \"HV_sync\" for hierarchy \"HV_sync:vga_sync_unit\"" {  } { { "MAIN_VGA_TEST.sv" "vga_sync_unit" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/MAIN_VGA_TEST.sv" 12 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1538718082359 ""}
{ "Warning" "WVRFX_L2_VERI_EXPRESSION_TRUNCATED_TO_FIT" "32 10 VGA_Controller.sv(62) " "Verilog HDL assignment warning at VGA_Controller.sv(62): truncated value with size 32 to match size of target (10)" {  } { { "VGA_Controller.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/VGA_Controller.sv" 62 0 0 } }  } 0 10230 "Verilog HDL assignment warning at %3!s!: truncated value with size %1!d! to match size of target (%2!d!)" 0 0 "Analysis & Synthesis" 0 -1 1538718082363 "|MAIN_VGA_TEST|HV_sync:vga_sync_unit"}
{ "Warning" "WVRFX_L2_VERI_EXPRESSION_TRUNCATED_TO_FIT" "32 10 VGA_Controller.sv(66) " "Verilog HDL assignment warning at VGA_Controller.sv(66): truncated value with size 32 to match size of target (10)" {  } { { "VGA_Controller.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/VGA_Controller.sv" 66 0 0 } }  } 0 10230 "Verilog HDL assignment warning at %3!s!: truncated value with size %1!d! to match size of target (%2!d!)" 0 0 "Analysis & Synthesis" 0 -1 1538718082363 "|MAIN_VGA_TEST|HV_sync:vga_sync_unit"}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "seccionFSM seccionFSM:seccionFSM_unit " "Elaborating entity \"seccionFSM\" for hierarchy \"seccionFSM:seccionFSM_unit\"" {  } { { "MAIN_VGA_TEST.sv" "seccionFSM_unit" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/MAIN_VGA_TEST.sv" 14 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1538718082367 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "pintadorXY pintadorXY:pintadorXY_unit " "Elaborating entity \"pintadorXY\" for hierarchy \"pintadorXY:pintadorXY_unit\"" {  } { { "MAIN_VGA_TEST.sv" "pintadorXY_unit" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/MAIN_VGA_TEST.sv" 16 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1538718082371 ""}
{ "Error" "EVRFX_VERI_IF_CONDITION_DOES_NOT_MATCH_SENSITIVITY_LIST_EDGE" "pintadorXY.sv(21) " "Verilog HDL Conditional Statement error at pintadorXY.sv(21): cannot match operand(s) in the condition to the corresponding edges in the enclosing event control of the always construct" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 21 0 0 } }  } 0 10200 "Verilog HDL Conditional Statement error at %1!s!: cannot match operand(s) in the condition to the corresponding edges in the enclosing event control of the always construct" 0 0 "Analysis & Synthesis" 0 -1 1538718082373 ""}
{ "Warning" "WVRFX_L2_VERI_EXPRESSION_TRUNCATED_TO_FIT" "32 8 pintadorXY.sv(23) " "Verilog HDL assignment warning at pintadorXY.sv(23): truncated value with size 32 to match size of target (8)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 23 0 0 } }  } 0 10230 "Verilog HDL assignment warning at %3!s!: truncated value with size %1!d! to match size of target (%2!d!)" 0 0 "Analysis & Synthesis" 0 -1 1538718082373 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Warning" "WVRFX_L2_VERI_EXPRESSION_TRUNCATED_TO_FIT" "32 8 pintadorXY.sv(24) " "Verilog HDL assignment warning at pintadorXY.sv(24): truncated value with size 32 to match size of target (8)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 24 0 0 } }  } 0 10230 "Verilog HDL assignment warning at %3!s!: truncated value with size %1!d! to match size of target (%2!d!)" 0 0 "Analysis & Synthesis" 0 -1 1538718082373 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Warning" "WVRFX_L2_VERI_EXPRESSION_TRUNCATED_TO_FIT" "32 8 pintadorXY.sv(30) " "Verilog HDL assignment warning at pintadorXY.sv(30): truncated value with size 32 to match size of target (8)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 30 0 0 } }  } 0 10230 "Verilog HDL assignment warning at %3!s!: truncated value with size %1!d! to match size of target (%2!d!)" 0 0 "Analysis & Synthesis" 0 -1 1538718082374 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Warning" "WVRFX_L2_VERI_EXPRESSION_TRUNCATED_TO_FIT" "32 8 pintadorXY.sv(31) " "Verilog HDL assignment warning at pintadorXY.sv(31): truncated value with size 32 to match size of target (8)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 31 0 0 } }  } 0 10230 "Verilog HDL assignment warning at %3!s!: truncated value with size %1!d! to match size of target (%2!d!)" 0 0 "Analysis & Synthesis" 0 -1 1538718082374 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Warning" "WVRFX_L2_VERI_EXPRESSION_TRUNCATED_TO_FIT" "32 8 pintadorXY.sv(35) " "Verilog HDL assignment warning at pintadorXY.sv(35): truncated value with size 32 to match size of target (8)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 35 0 0 } }  } 0 10230 "Verilog HDL assignment warning at %3!s!: truncated value with size %1!d! to match size of target (%2!d!)" 0 0 "Analysis & Synthesis" 0 -1 1538718082375 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Warning" "WVRFX_L2_VERI_EXPRESSION_TRUNCATED_TO_FIT" "32 8 pintadorXY.sv(36) " "Verilog HDL assignment warning at pintadorXY.sv(36): truncated value with size 32 to match size of target (8)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 36 0 0 } }  } 0 10230 "Verilog HDL assignment warning at %3!s!: truncated value with size %1!d! to match size of target (%2!d!)" 0 0 "Analysis & Synthesis" 0 -1 1538718082375 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Warning" "WVRFX_L2_VERI_EXPRESSION_TRUNCATED_TO_FIT" "32 8 pintadorXY.sv(41) " "Verilog HDL assignment warning at pintadorXY.sv(41): truncated value with size 32 to match size of target (8)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 41 0 0 } }  } 0 10230 "Verilog HDL assignment warning at %3!s!: truncated value with size %1!d! to match size of target (%2!d!)" 0 0 "Analysis & Synthesis" 0 -1 1538718082376 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Warning" "WVRFX_L2_VERI_EXPRESSION_TRUNCATED_TO_FIT" "32 8 pintadorXY.sv(43) " "Verilog HDL assignment warning at pintadorXY.sv(43): truncated value with size 32 to match size of target (8)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 43 0 0 } }  } 0 10230 "Verilog HDL assignment warning at %3!s!: truncated value with size %1!d! to match size of target (%2!d!)" 0 0 "Analysis & Synthesis" 0 -1 1538718082376 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Warning" "WVRFX_L2_VERI_ALWAYS_ID_HOLDS_VALUE" "r_1 pintadorXY.sv(19) " "Verilog HDL Always Construct warning at pintadorXY.sv(19): inferring latch(es) for variable \"r_1\", which holds its previous value in one or more paths through the always construct" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 19 0 0 } }  } 0 10240 "Verilog HDL Always Construct warning at %2!s!: inferring latch(es) for variable \"%1!s!\", which holds its previous value in one or more paths through the always construct" 0 0 "Analysis & Synthesis" 0 -1 1538718082379 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Warning" "WVRFX_L2_VERI_ALWAYS_ID_HOLDS_VALUE" "g_1 pintadorXY.sv(19) " "Verilog HDL Always Construct warning at pintadorXY.sv(19): inferring latch(es) for variable \"g_1\", which holds its previous value in one or more paths through the always construct" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 19 0 0 } }  } 0 10240 "Verilog HDL Always Construct warning at %2!s!: inferring latch(es) for variable \"%1!s!\", which holds its previous value in one or more paths through the always construct" 0 0 "Analysis & Synthesis" 0 -1 1538718082379 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Warning" "WVRFX_L2_VERI_ALWAYS_ID_HOLDS_VALUE" "b_1 pintadorXY.sv(19) " "Verilog HDL Always Construct warning at pintadorXY.sv(19): inferring latch(es) for variable \"b_1\", which holds its previous value in one or more paths through the always construct" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 19 0 0 } }  } 0 10240 "Verilog HDL Always Construct warning at %2!s!: inferring latch(es) for variable \"%1!s!\", which holds its previous value in one or more paths through the always construct" 0 0 "Analysis & Synthesis" 0 -1 1538718082380 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Warning" "WVRFX_L2_VERI_ALWAYS_ID_HOLDS_VALUE" "r_2 pintadorXY.sv(19) " "Verilog HDL Always Construct warning at pintadorXY.sv(19): inferring latch(es) for variable \"r_2\", which holds its previous value in one or more paths through the always construct" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 19 0 0 } }  } 0 10240 "Verilog HDL Always Construct warning at %2!s!: inferring latch(es) for variable \"%1!s!\", which holds its previous value in one or more paths through the always construct" 0 0 "Analysis & Synthesis" 0 -1 1538718082380 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Warning" "WVRFX_L2_VERI_ALWAYS_ID_HOLDS_VALUE" "g_2 pintadorXY.sv(19) " "Verilog HDL Always Construct warning at pintadorXY.sv(19): inferring latch(es) for variable \"g_2\", which holds its previous value in one or more paths through the always construct" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 19 0 0 } }  } 0 10240 "Verilog HDL Always Construct warning at %2!s!: inferring latch(es) for variable \"%1!s!\", which holds its previous value in one or more paths through the always construct" 0 0 "Analysis & Synthesis" 0 -1 1538718082380 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Warning" "WVRFX_L2_VERI_ALWAYS_ID_HOLDS_VALUE" "b_2 pintadorXY.sv(19) " "Verilog HDL Always Construct warning at pintadorXY.sv(19): inferring latch(es) for variable \"b_2\", which holds its previous value in one or more paths through the always construct" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 19 0 0 } }  } 0 10240 "Verilog HDL Always Construct warning at %2!s!: inferring latch(es) for variable \"%1!s!\", which holds its previous value in one or more paths through the always construct" 0 0 "Analysis & Synthesis" 0 -1 1538718082380 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Warning" "WVRFX_L2_VERI_ALWAYS_ID_HOLDS_VALUE" "r_3 pintadorXY.sv(19) " "Verilog HDL Always Construct warning at pintadorXY.sv(19): inferring latch(es) for variable \"r_3\", which holds its previous value in one or more paths through the always construct" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 19 0 0 } }  } 0 10240 "Verilog HDL Always Construct warning at %2!s!: inferring latch(es) for variable \"%1!s!\", which holds its previous value in one or more paths through the always construct" 0 0 "Analysis & Synthesis" 0 -1 1538718082380 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Warning" "WVRFX_L2_VERI_ALWAYS_ID_HOLDS_VALUE" "g_3 pintadorXY.sv(19) " "Verilog HDL Always Construct warning at pintadorXY.sv(19): inferring latch(es) for variable \"g_3\", which holds its previous value in one or more paths through the always construct" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 19 0 0 } }  } 0 10240 "Verilog HDL Always Construct warning at %2!s!: inferring latch(es) for variable \"%1!s!\", which holds its previous value in one or more paths through the always construct" 0 0 "Analysis & Synthesis" 0 -1 1538718082380 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Warning" "WVRFX_L2_VERI_ALWAYS_ID_HOLDS_VALUE" "b_3 pintadorXY.sv(19) " "Verilog HDL Always Construct warning at pintadorXY.sv(19): inferring latch(es) for variable \"b_3\", which holds its previous value in one or more paths through the always construct" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 19 0 0 } }  } 0 10240 "Verilog HDL Always Construct warning at %2!s!: inferring latch(es) for variable \"%1!s!\", which holds its previous value in one or more paths through the always construct" 0 0 "Analysis & Synthesis" 0 -1 1538718082380 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Warning" "WVRFX_L2_VERI_ALWAYS_ID_HOLDS_VALUE" "r_4 pintadorXY.sv(19) " "Verilog HDL Always Construct warning at pintadorXY.sv(19): inferring latch(es) for variable \"r_4\", which holds its previous value in one or more paths through the always construct" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 19 0 0 } }  } 0 10240 "Verilog HDL Always Construct warning at %2!s!: inferring latch(es) for variable \"%1!s!\", which holds its previous value in one or more paths through the always construct" 0 0 "Analysis & Synthesis" 0 -1 1538718082380 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Warning" "WVRFX_L2_VERI_ALWAYS_ID_HOLDS_VALUE" "g_4 pintadorXY.sv(19) " "Verilog HDL Always Construct warning at pintadorXY.sv(19): inferring latch(es) for variable \"g_4\", which holds its previous value in one or more paths through the always construct" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 19 0 0 } }  } 0 10240 "Verilog HDL Always Construct warning at %2!s!: inferring latch(es) for variable \"%1!s!\", which holds its previous value in one or more paths through the always construct" 0 0 "Analysis & Synthesis" 0 -1 1538718082381 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Warning" "WVRFX_L2_VERI_ALWAYS_ID_HOLDS_VALUE" "b_4 pintadorXY.sv(19) " "Verilog HDL Always Construct warning at pintadorXY.sv(19): inferring latch(es) for variable \"b_4\", which holds its previous value in one or more paths through the always construct" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 19 0 0 } }  } 0 10240 "Verilog HDL Always Construct warning at %2!s!: inferring latch(es) for variable \"%1!s!\", which holds its previous value in one or more paths through the always construct" 0 0 "Analysis & Synthesis" 0 -1 1538718082381 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Warning" "WVRFX_L2_VERI_ALWAYS_ID_HOLDS_VALUE" "r_0 pintadorXY.sv(19) " "Verilog HDL Always Construct warning at pintadorXY.sv(19): inferring latch(es) for variable \"r_0\", which holds its previous value in one or more paths through the always construct" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 19 0 0 } }  } 0 10240 "Verilog HDL Always Construct warning at %2!s!: inferring latch(es) for variable \"%1!s!\", which holds its previous value in one or more paths through the always construct" 0 0 "Analysis & Synthesis" 0 -1 1538718082381 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Warning" "WVRFX_L2_VERI_ALWAYS_ID_HOLDS_VALUE" "g_0 pintadorXY.sv(19) " "Verilog HDL Always Construct warning at pintadorXY.sv(19): inferring latch(es) for variable \"g_0\", which holds its previous value in one or more paths through the always construct" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 19 0 0 } }  } 0 10240 "Verilog HDL Always Construct warning at %2!s!: inferring latch(es) for variable \"%1!s!\", which holds its previous value in one or more paths through the always construct" 0 0 "Analysis & Synthesis" 0 -1 1538718082381 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Warning" "WVRFX_L2_VERI_ALWAYS_ID_HOLDS_VALUE" "b_0 pintadorXY.sv(19) " "Verilog HDL Always Construct warning at pintadorXY.sv(19): inferring latch(es) for variable \"b_0\", which holds its previous value in one or more paths through the always construct" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 19 0 0 } }  } 0 10240 "Verilog HDL Always Construct warning at %2!s!: inferring latch(es) for variable \"%1!s!\", which holds its previous value in one or more paths through the always construct" 0 0 "Analysis & Synthesis" 0 -1 1538718082381 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "b_0\[0\] pintadorXY.sv(27) " "Inferred latch for \"b_0\[0\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082388 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "b_0\[1\] pintadorXY.sv(27) " "Inferred latch for \"b_0\[1\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082389 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "b_0\[2\] pintadorXY.sv(27) " "Inferred latch for \"b_0\[2\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082389 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "b_0\[3\] pintadorXY.sv(27) " "Inferred latch for \"b_0\[3\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082389 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "b_0\[4\] pintadorXY.sv(27) " "Inferred latch for \"b_0\[4\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082390 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "b_0\[5\] pintadorXY.sv(27) " "Inferred latch for \"b_0\[5\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082390 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "b_0\[6\] pintadorXY.sv(27) " "Inferred latch for \"b_0\[6\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082390 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "b_0\[7\] pintadorXY.sv(27) " "Inferred latch for \"b_0\[7\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082390 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "g_0\[0\] pintadorXY.sv(27) " "Inferred latch for \"g_0\[0\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082390 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "g_0\[1\] pintadorXY.sv(27) " "Inferred latch for \"g_0\[1\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082390 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "g_0\[2\] pintadorXY.sv(27) " "Inferred latch for \"g_0\[2\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082390 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "g_0\[3\] pintadorXY.sv(27) " "Inferred latch for \"g_0\[3\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082391 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "g_0\[4\] pintadorXY.sv(27) " "Inferred latch for \"g_0\[4\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082391 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "g_0\[5\] pintadorXY.sv(27) " "Inferred latch for \"g_0\[5\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082392 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "g_0\[6\] pintadorXY.sv(27) " "Inferred latch for \"g_0\[6\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082392 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "g_0\[7\] pintadorXY.sv(27) " "Inferred latch for \"g_0\[7\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082392 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "r_0\[0\] pintadorXY.sv(27) " "Inferred latch for \"r_0\[0\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082392 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "r_0\[1\] pintadorXY.sv(27) " "Inferred latch for \"r_0\[1\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082393 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "r_0\[2\] pintadorXY.sv(27) " "Inferred latch for \"r_0\[2\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082393 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "r_0\[3\] pintadorXY.sv(27) " "Inferred latch for \"r_0\[3\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082393 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "r_0\[4\] pintadorXY.sv(27) " "Inferred latch for \"r_0\[4\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082393 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "r_0\[5\] pintadorXY.sv(27) " "Inferred latch for \"r_0\[5\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082393 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "r_0\[6\] pintadorXY.sv(27) " "Inferred latch for \"r_0\[6\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082393 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "r_0\[7\] pintadorXY.sv(27) " "Inferred latch for \"r_0\[7\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082394 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "b_4\[0\] pintadorXY.sv(27) " "Inferred latch for \"b_4\[0\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082394 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "b_4\[1\] pintadorXY.sv(27) " "Inferred latch for \"b_4\[1\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082394 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "b_4\[2\] pintadorXY.sv(27) " "Inferred latch for \"b_4\[2\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082394 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "b_4\[3\] pintadorXY.sv(27) " "Inferred latch for \"b_4\[3\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082394 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "b_4\[4\] pintadorXY.sv(27) " "Inferred latch for \"b_4\[4\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082394 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "b_4\[5\] pintadorXY.sv(27) " "Inferred latch for \"b_4\[5\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082394 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "b_4\[6\] pintadorXY.sv(27) " "Inferred latch for \"b_4\[6\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082394 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "b_4\[7\] pintadorXY.sv(27) " "Inferred latch for \"b_4\[7\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082395 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "g_4\[0\] pintadorXY.sv(27) " "Inferred latch for \"g_4\[0\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082395 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "g_4\[1\] pintadorXY.sv(27) " "Inferred latch for \"g_4\[1\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082395 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "g_4\[2\] pintadorXY.sv(27) " "Inferred latch for \"g_4\[2\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082395 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "g_4\[3\] pintadorXY.sv(27) " "Inferred latch for \"g_4\[3\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082395 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "g_4\[4\] pintadorXY.sv(27) " "Inferred latch for \"g_4\[4\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082395 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "g_4\[5\] pintadorXY.sv(27) " "Inferred latch for \"g_4\[5\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082396 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "g_4\[6\] pintadorXY.sv(27) " "Inferred latch for \"g_4\[6\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082396 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "g_4\[7\] pintadorXY.sv(27) " "Inferred latch for \"g_4\[7\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082396 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "r_4\[0\] pintadorXY.sv(27) " "Inferred latch for \"r_4\[0\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082397 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "r_4\[1\] pintadorXY.sv(27) " "Inferred latch for \"r_4\[1\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082397 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "r_4\[2\] pintadorXY.sv(27) " "Inferred latch for \"r_4\[2\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082397 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "r_4\[3\] pintadorXY.sv(27) " "Inferred latch for \"r_4\[3\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082397 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "r_4\[4\] pintadorXY.sv(27) " "Inferred latch for \"r_4\[4\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082397 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "r_4\[5\] pintadorXY.sv(27) " "Inferred latch for \"r_4\[5\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082397 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "r_4\[6\] pintadorXY.sv(27) " "Inferred latch for \"r_4\[6\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082397 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "r_4\[7\] pintadorXY.sv(27) " "Inferred latch for \"r_4\[7\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082398 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "b_3\[0\] pintadorXY.sv(27) " "Inferred latch for \"b_3\[0\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082398 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "b_3\[1\] pintadorXY.sv(27) " "Inferred latch for \"b_3\[1\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082398 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "b_3\[2\] pintadorXY.sv(27) " "Inferred latch for \"b_3\[2\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082398 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "b_3\[3\] pintadorXY.sv(27) " "Inferred latch for \"b_3\[3\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082398 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "b_3\[4\] pintadorXY.sv(27) " "Inferred latch for \"b_3\[4\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082398 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "b_3\[5\] pintadorXY.sv(27) " "Inferred latch for \"b_3\[5\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082398 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "b_3\[6\] pintadorXY.sv(27) " "Inferred latch for \"b_3\[6\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082399 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "b_3\[7\] pintadorXY.sv(27) " "Inferred latch for \"b_3\[7\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082399 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "g_3\[0\] pintadorXY.sv(27) " "Inferred latch for \"g_3\[0\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082399 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "g_3\[1\] pintadorXY.sv(27) " "Inferred latch for \"g_3\[1\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082399 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "g_3\[2\] pintadorXY.sv(27) " "Inferred latch for \"g_3\[2\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082399 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "g_3\[3\] pintadorXY.sv(27) " "Inferred latch for \"g_3\[3\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082399 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "g_3\[4\] pintadorXY.sv(27) " "Inferred latch for \"g_3\[4\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082399 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "g_3\[5\] pintadorXY.sv(27) " "Inferred latch for \"g_3\[5\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082399 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "g_3\[6\] pintadorXY.sv(27) " "Inferred latch for \"g_3\[6\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082400 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "g_3\[7\] pintadorXY.sv(27) " "Inferred latch for \"g_3\[7\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082400 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "r_3\[0\] pintadorXY.sv(27) " "Inferred latch for \"r_3\[0\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082400 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "r_3\[1\] pintadorXY.sv(27) " "Inferred latch for \"r_3\[1\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082400 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "r_3\[2\] pintadorXY.sv(27) " "Inferred latch for \"r_3\[2\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082400 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "r_3\[3\] pintadorXY.sv(27) " "Inferred latch for \"r_3\[3\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082400 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "r_3\[4\] pintadorXY.sv(27) " "Inferred latch for \"r_3\[4\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082400 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "r_3\[5\] pintadorXY.sv(27) " "Inferred latch for \"r_3\[5\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082400 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "r_3\[6\] pintadorXY.sv(27) " "Inferred latch for \"r_3\[6\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082400 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "r_3\[7\] pintadorXY.sv(27) " "Inferred latch for \"r_3\[7\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082400 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "b_2\[0\] pintadorXY.sv(27) " "Inferred latch for \"b_2\[0\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082400 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "b_2\[1\] pintadorXY.sv(27) " "Inferred latch for \"b_2\[1\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082401 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "b_2\[2\] pintadorXY.sv(27) " "Inferred latch for \"b_2\[2\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082401 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "b_2\[3\] pintadorXY.sv(27) " "Inferred latch for \"b_2\[3\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082401 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "b_2\[4\] pintadorXY.sv(27) " "Inferred latch for \"b_2\[4\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082401 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "b_2\[5\] pintadorXY.sv(27) " "Inferred latch for \"b_2\[5\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082401 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "b_2\[6\] pintadorXY.sv(27) " "Inferred latch for \"b_2\[6\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082401 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "b_2\[7\] pintadorXY.sv(27) " "Inferred latch for \"b_2\[7\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082401 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "g_2\[0\] pintadorXY.sv(27) " "Inferred latch for \"g_2\[0\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082401 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "g_2\[1\] pintadorXY.sv(27) " "Inferred latch for \"g_2\[1\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082401 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "g_2\[2\] pintadorXY.sv(27) " "Inferred latch for \"g_2\[2\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082402 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "g_2\[3\] pintadorXY.sv(27) " "Inferred latch for \"g_2\[3\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082402 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "g_2\[4\] pintadorXY.sv(27) " "Inferred latch for \"g_2\[4\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082402 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "g_2\[5\] pintadorXY.sv(27) " "Inferred latch for \"g_2\[5\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082402 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "g_2\[6\] pintadorXY.sv(27) " "Inferred latch for \"g_2\[6\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082402 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "g_2\[7\] pintadorXY.sv(27) " "Inferred latch for \"g_2\[7\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082402 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "r_2\[0\] pintadorXY.sv(27) " "Inferred latch for \"r_2\[0\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082402 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "r_2\[1\] pintadorXY.sv(27) " "Inferred latch for \"r_2\[1\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082402 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "r_2\[2\] pintadorXY.sv(27) " "Inferred latch for \"r_2\[2\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082402 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "r_2\[3\] pintadorXY.sv(27) " "Inferred latch for \"r_2\[3\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082403 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "r_2\[4\] pintadorXY.sv(27) " "Inferred latch for \"r_2\[4\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082403 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "r_2\[5\] pintadorXY.sv(27) " "Inferred latch for \"r_2\[5\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082403 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "r_2\[6\] pintadorXY.sv(27) " "Inferred latch for \"r_2\[6\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082403 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "r_2\[7\] pintadorXY.sv(27) " "Inferred latch for \"r_2\[7\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082403 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "b_1\[0\] pintadorXY.sv(27) " "Inferred latch for \"b_1\[0\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082403 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "b_1\[1\] pintadorXY.sv(27) " "Inferred latch for \"b_1\[1\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082403 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "b_1\[2\] pintadorXY.sv(27) " "Inferred latch for \"b_1\[2\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082403 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "b_1\[3\] pintadorXY.sv(27) " "Inferred latch for \"b_1\[3\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082404 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "b_1\[4\] pintadorXY.sv(27) " "Inferred latch for \"b_1\[4\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082404 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "b_1\[5\] pintadorXY.sv(27) " "Inferred latch for \"b_1\[5\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082404 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "b_1\[6\] pintadorXY.sv(27) " "Inferred latch for \"b_1\[6\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082404 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "b_1\[7\] pintadorXY.sv(27) " "Inferred latch for \"b_1\[7\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082404 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "g_1\[0\] pintadorXY.sv(27) " "Inferred latch for \"g_1\[0\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082404 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "g_1\[1\] pintadorXY.sv(27) " "Inferred latch for \"g_1\[1\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082404 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "g_1\[2\] pintadorXY.sv(27) " "Inferred latch for \"g_1\[2\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082404 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "g_1\[3\] pintadorXY.sv(27) " "Inferred latch for \"g_1\[3\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082404 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "g_1\[4\] pintadorXY.sv(27) " "Inferred latch for \"g_1\[4\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082404 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "g_1\[5\] pintadorXY.sv(27) " "Inferred latch for \"g_1\[5\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082405 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "g_1\[6\] pintadorXY.sv(27) " "Inferred latch for \"g_1\[6\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082405 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "g_1\[7\] pintadorXY.sv(27) " "Inferred latch for \"g_1\[7\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082405 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "r_1\[0\] pintadorXY.sv(27) " "Inferred latch for \"r_1\[0\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082405 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "r_1\[1\] pintadorXY.sv(27) " "Inferred latch for \"r_1\[1\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082405 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "r_1\[2\] pintadorXY.sv(27) " "Inferred latch for \"r_1\[2\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082405 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "r_1\[3\] pintadorXY.sv(27) " "Inferred latch for \"r_1\[3\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082405 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "r_1\[4\] pintadorXY.sv(27) " "Inferred latch for \"r_1\[4\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082405 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "r_1\[5\] pintadorXY.sv(27) " "Inferred latch for \"r_1\[5\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082405 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "r_1\[6\] pintadorXY.sv(27) " "Inferred latch for \"r_1\[6\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082405 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "r_1\[7\] pintadorXY.sv(27) " "Inferred latch for \"r_1\[7\]\" at pintadorXY.sv(27)" {  } { { "pintadorXY.sv" "" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/pintadorXY.sv" 27 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082406 "|MAIN_VGA_TEST|pintadorXY:pintadorXY_unit"}
{ "Error" "ESGN_USER_HIER_ELABORATION_FAILURE" "pintadorXY:pintadorXY_unit " "Can't elaborate user hierarchy \"pintadorXY:pintadorXY_unit\"" {  } { { "MAIN_VGA_TEST.sv" "pintadorXY_unit" { Text "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/MAIN_VGA_TEST.sv" 16 0 0 } }  } 0 12152 "Can't elaborate user hierarchy \"%1!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1538718082417 ""}
{ "Info" "IRDB_WROTE_SUPPRESSED_MSGS" "C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/output_files/VGA_Controller.map.smsg " "Generated suppressed messages file C:/Users/Chris/Documents/TEC/Taller/LAB_5/VGA_Controller_FPGA/output_files/VGA_Controller.map.smsg" {  } {  } 0 144001 "Generated suppressed messages file %1!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082471 ""}
{ "Error" "EQEXE_ERROR_COUNT" "Analysis & Synthesis 2 s 26 s Quartus Prime " "Quartus Prime Analysis & Synthesis was unsuccessful. 2 errors, 26 warnings" { { "Error" "EQEXE_END_PEAK_VSIZE_MEMORY" "4792 " "Peak virtual memory: 4792 megabytes" {  } {  } 0 0 "Peak virtual memory: %1!s! megabytes" 0 0 "Design Software" 0 -1 1538718082573 ""} { "Error" "EQEXE_END_BANNER_TIME" "Thu Oct 04 23:41:22 2018 " "Processing ended: Thu Oct 04 23:41:22 2018" {  } {  } 0 0 "Processing ended: %1!s!" 0 0 "Design Software" 0 -1 1538718082573 ""} { "Error" "EQEXE_ELAPSED_TIME" "00:00:19 " "Elapsed time: 00:00:19" {  } {  } 0 0 "Elapsed time: %1!s!" 0 0 "Design Software" 0 -1 1538718082573 ""} { "Error" "EQEXE_ELAPSED_CPU_TIME" "00:00:43 " "Total CPU time (on all processors): 00:00:43" {  } {  } 0 0 "Total CPU time (on all processors): %1!s!" 0 0 "Design Software" 0 -1 1538718082573 ""}  } {  } 0 0 "%6!s! %1!s! was unsuccessful. %2!d! error%3!s!, %4!d! warning%5!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718082573 ""}
{ "Error" "EFLOW_ERROR_COUNT" "Full Compilation 4 s 26 s " "Quartus Prime Full Compilation was unsuccessful. 4 errors, 26 warnings" {  } {  } 0 293001 "Quartus Prime %1!s! was unsuccessful. %2!d! error%3!s!, %4!d! warning%5!s!" 0 0 "Analysis & Synthesis" 0 -1 1538718083263 ""}
