$date
2023-10-25T16:33+0000
$end
$version
0.2
$end
$comment

$end
$timescale 1ns  $end
$scope module ControlUnit $end
 $var wire 1 ! _GEN_37 $end
 $var wire 1 " _GEN_16 $end
 $var wire 1 # _GEN_43 $end
 $var wire 1 $ _GEN_2 $end
 $var wire 1 % _GEN_10 $end
 $var wire 1 & io_memToReg $end
 $var wire 1 ' _T $end
 $var wire 1 ( _GEN_31 $end
 $var wire 1 ) _GEN_19 $end
 $var wire 1 * _GEN_25 $end
 $var wire 1 + io_memRead $end
 $var wire 3 , io_ALUOpcode $end
 $var wire 1 - io_regDest $end
 $var wire 1 . _GEN_69 $end
 $var wire 6 / io_opcode $end
 $var wire 1 0 _GEN_5 $end
 $var wire 1 1 _GEN_60 $end
 $var wire 1 2 _GEN_75 $end
 $var wire 3 3 _GEN_57 $end
 $var wire 1 4 _GEN_8 $end
 $var wire 3 5 _GEN_42 $end
 $var wire 1 6 _GEN_78 $end
 $var wire 1 7 _GEN_63 $end
 $var wire 1 8 _GEN_51 $end
 $var wire 1 9 _GEN_66 $end
 $var wire 1 : _GEN_72 $end
 $var wire 1 ; _GEN_24 $end
 $var wire 1 < _GEN_30 $end
 $var wire 1 = _GEN_39 $end
 $var wire 1 > _GEN_45 $end
 $var wire 1 ? io_stop $end
 $var wire 1 @ io_ALUSrc $end
 $var wire 1 A _GEN_27 $end
 $var wire 1 B _GEN_48 $end
 $var wire 1 C _GEN_33 $end
 $var wire 1 D _GEN_54 $end
 $var wire 1 E _GEN_12 $end
 $var wire 1 F _GEN_15 $end
 $var wire 1 G _GEN_7 $end
 $var wire 1 H _GEN_36 $end
 $var wire 1 I _GEN_21 $end
 $var wire 1 J _GEN_71 $end
 $var wire 1 K _GEN_18 $end
 $var wire 1 L io_jumpEnable $end
 $var wire 1 M _GEN_74 $end
 $var wire 1 N _GEN_4 $end
 $var wire 1 O _GEN_53 $end
 $var wire 1 P _GEN_80 $end
 $var wire 1 Q io_regWrite $end
 $var wire 1 R _GEN_68 $end
 $var wire 1 S _GEN_56 $end
 $var wire 1 T _GEN_77 $end
 $var wire 1 U _GEN_41 $end
 $var wire 1 V clock $end
 $var wire 3 W _GEN_35 $end
 $var wire 1 X _GEN_62 $end
 $var wire 3 Y _GEN_65 $end
 $var wire 1 Z _GEN_23 $end
 $var wire 1 [ _GEN_38 $end
 $var wire 1 \ _GEN_44 $end
 $var wire 1 ] _GEN_59 $end
 $var wire 1 ^ _GEN_26 $end
 $var wire 1 _ _GEN_32 $end
 $var wire 1 ` _GEN_47 $end
 $var wire 1 a _GEN_11 $end
 $var wire 1 b _GEN_76 $end
 $var wire 1 c _GEN_20 $end
 $var wire 1 d io_memWrite $end
 $var wire 1 e _GEN_29 $end
 $var wire 1 f _GEN_6 $end
 $var wire 1 g _GEN_14 $end
 $var wire 1 h _GEN_79 $end
 $var wire 1 i _GEN_64 $end
 $var wire 1 j _GEN_70 $end
 $var wire 1 k _GEN_9 $end
 $var wire 1 l _GEN_58 $end
 $var wire 1 m _GEN_67 $end
 $var wire 1 n _GEN_52 $end
 $var wire 1 o reset $end
 $var wire 1 p _GEN_3 $end
 $var wire 3 q _GEN_73 $end
 $var wire 1 r _GEN_46 $end
 $var wire 1 s _GEN_34 $end
 $var wire 1 t _GEN_61 $end
 $var wire 3 u _GEN_28 $end
 $var wire 1 v _GEN_40 $end
 $var wire 3 w _GEN_49 $end
 $var wire 1 x _GEN_55 $end
$upscope $end
$enddefinitions $end
$dumpvars
0X
0C
0;
0&
0o
0Z
0R
0=
b000 ,
0i
0T
b000 u
07
0"
0k
0V
b000 w
0N
09
0m
0e
0P
b000 q
0g
0J
b000000 /
0-
0a
0L
0D
0x
0c
0[
0F
01
0)
b000 5
0r
0]
0H
0@
0+
0t
0_
0B
0%
0v
0n
0<
0'
b000 3
0p
0S
0>
06
0!
0j
0U
0M
08
b000 Y
0#
0l
0d
0O
0:
02
0f
0Q
0I
04
0h
0`
0K
b000 W
0.
0b
0E
00
0(
0\
0G
0?
0*
0s
0^
0A
0$
$end
#0
1Q
1`
14
1C
1v
1J
1h
1o
1x
1a
17
10
1c
1F
1$
1^
#1
1V
#6
0V
#11
1V
#16
0V
#21
1V
#26
0V
#31
1V
#36
0V
#41
1V
#46
1-
0V
0o
1'
b000001 /
b001 ,
#51
1V
#56
0V
0'
b000010 /
b010 ,
1M
b010 q
#61
1V
#66
b011 Y
0V
19
b000011 /
b011 ,
b011 q
#71
1V
#76
b100 3
b100 Y
0V
1l
b000100 /
b100 ,
b100 q
#81
1V
#86
b101 3
b101 Y
0V
b101 w
b000101 /
b101 ,
b101 q
#91
1V
#96
b001 3
0-
b001 5
b001 Y
b001 w
b000110 /
0M
b001 q
1@
18
1#
0V
12
1]
0l
09
1m
b001 ,
#101
1V
#106
b010 3
b010 5
0V
b010 w
b010 Y
1H
b010 W
b000111 /
b010 ,
b010 q
#111
1V
#116
b101 3
b101 u
b101 5
0V
1e
b101 w
b101 Y
b101 W
b001000 /
b101 ,
b101 q
#121
1V
#126
b000 3
b000 u
1<
1R
1&
b000 5
b000 Y
b000 w
1Z
b001001 /
1b
b000 q
1\
1!
11
0V
b000 W
1+
b000 ,
1n
#131
1V
#136
0@
08
0#
0V
0e
02
0]
0H
0m
b001010 /
#141
1V
#146
0<
1.
0R
0&
1K
0Z
1(
1[
b001011 /
1>
0b
0\
0!
1T
01
1d
0V
1O
0+
1t
1;
0n
#151
1V
#156
0Q
1g
0J
0h
0K
16
0a
1L
07
1j
b001100 /
0c
0F
0d
1*
0^
0t
1_
0`
1%
1X
0C
0v
0.
1D
0x
1=
0(
0[
0>
1)
0T
1r
0V
0O
0;
#161
1V
#166
0V
