TimeQuest Timing Analyzer report for Microcomputer
Wed Oct 23 14:57:20 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'cpuClock'
 13. Slow Model Setup: 'sdClock'
 14. Slow Model Setup: 'serialClkCount[15]'
 15. Slow Model Setup: 'T80s:cpu1|IORQ_n'
 16. Slow Model Hold: 'T80s:cpu1|IORQ_n'
 17. Slow Model Hold: 'clk'
 18. Slow Model Hold: 'cpuClock'
 19. Slow Model Hold: 'sdClock'
 20. Slow Model Hold: 'serialClkCount[15]'
 21. Slow Model Recovery: 'serialClkCount[15]'
 22. Slow Model Recovery: 'sdClock'
 23. Slow Model Recovery: 'T80s:cpu1|IORQ_n'
 24. Slow Model Removal: 'T80s:cpu1|IORQ_n'
 25. Slow Model Removal: 'serialClkCount[15]'
 26. Slow Model Removal: 'sdClock'
 27. Slow Model Minimum Pulse Width: 'T80s:cpu1|IORQ_n'
 28. Slow Model Minimum Pulse Width: 'clk'
 29. Slow Model Minimum Pulse Width: 'cpuClock'
 30. Slow Model Minimum Pulse Width: 'serialClkCount[15]'
 31. Slow Model Minimum Pulse Width: 'sdClock'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Output Enable Times
 37. Minimum Output Enable Times
 38. Output Disable Times
 39. Minimum Output Disable Times
 40. Fast Model Setup Summary
 41. Fast Model Hold Summary
 42. Fast Model Recovery Summary
 43. Fast Model Removal Summary
 44. Fast Model Minimum Pulse Width Summary
 45. Fast Model Setup: 'clk'
 46. Fast Model Setup: 'cpuClock'
 47. Fast Model Setup: 'serialClkCount[15]'
 48. Fast Model Setup: 'sdClock'
 49. Fast Model Setup: 'T80s:cpu1|IORQ_n'
 50. Fast Model Hold: 'clk'
 51. Fast Model Hold: 'T80s:cpu1|IORQ_n'
 52. Fast Model Hold: 'cpuClock'
 53. Fast Model Hold: 'serialClkCount[15]'
 54. Fast Model Hold: 'sdClock'
 55. Fast Model Recovery: 'serialClkCount[15]'
 56. Fast Model Recovery: 'T80s:cpu1|IORQ_n'
 57. Fast Model Recovery: 'sdClock'
 58. Fast Model Removal: 'serialClkCount[15]'
 59. Fast Model Removal: 'T80s:cpu1|IORQ_n'
 60. Fast Model Removal: 'sdClock'
 61. Fast Model Minimum Pulse Width: 'clk'
 62. Fast Model Minimum Pulse Width: 'T80s:cpu1|IORQ_n'
 63. Fast Model Minimum Pulse Width: 'cpuClock'
 64. Fast Model Minimum Pulse Width: 'serialClkCount[15]'
 65. Fast Model Minimum Pulse Width: 'sdClock'
 66. Setup Times
 67. Hold Times
 68. Clock to Output Times
 69. Minimum Clock to Output Times
 70. Output Enable Times
 71. Minimum Output Enable Times
 72. Output Disable Times
 73. Minimum Output Disable Times
 74. Multicorner Timing Analysis Summary
 75. Setup Times
 76. Hold Times
 77. Clock to Output Times
 78. Minimum Clock to Output Times
 79. Setup Transfers
 80. Hold Transfers
 81. Recovery Transfers
 82. Removal Transfers
 83. Report TCCS
 84. Report RSKM
 85. Unconstrained Paths
 86. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Microcomputer                                                     ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                 ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+
; Clock Name         ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+
; clk                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                ;
; cpuClock           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { cpuClock }           ;
; sdClock            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sdClock }            ;
; serialClkCount[15] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { serialClkCount[15] } ;
; T80s:cpu1|IORQ_n   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { T80s:cpu1|IORQ_n }   ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+


+----------------------------------------------------------+
; Slow Model Fmax Summary                                  ;
+------------+-----------------+--------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name         ; Note ;
+------------+-----------------+--------------------+------+
; 49.58 MHz  ; 49.58 MHz       ; clk                ;      ;
; 52.31 MHz  ; 52.31 MHz       ; cpuClock           ;      ;
; 83.36 MHz  ; 83.36 MHz       ; T80s:cpu1|IORQ_n   ;      ;
; 132.52 MHz ; 132.52 MHz      ; sdClock            ;      ;
; 186.19 MHz ; 186.19 MHz      ; serialClkCount[15] ;      ;
+------------+-----------------+--------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------+
; Slow Model Setup Summary                     ;
+--------------------+---------+---------------+
; Clock              ; Slack   ; End Point TNS ;
+--------------------+---------+---------------+
; clk                ; -19.168 ; -6454.984     ;
; cpuClock           ; -18.118 ; -4696.914     ;
; sdClock            ; -7.256  ; -707.132      ;
; serialClkCount[15] ; -6.758  ; -1026.748     ;
; T80s:cpu1|IORQ_n   ; -6.731  ; -348.325      ;
+--------------------+---------+---------------+


+---------------------------------------------+
; Slow Model Hold Summary                     ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; T80s:cpu1|IORQ_n   ; -2.821 ; -15.081       ;
; clk                ; -2.288 ; -2.932        ;
; cpuClock           ; 0.499  ; 0.000         ;
; sdClock            ; 0.499  ; 0.000         ;
; serialClkCount[15] ; 0.499  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Slow Model Recovery Summary                 ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; serialClkCount[15] ; -5.101 ; -136.192      ;
; sdClock            ; -1.508 ; -13.365       ;
; T80s:cpu1|IORQ_n   ; -0.434 ; -0.868        ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Slow Model Removal Summary                  ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; T80s:cpu1|IORQ_n   ; -0.829 ; -2.487        ;
; serialClkCount[15] ; 1.203  ; 0.000         ;
; sdClock            ; 1.915  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Slow Model Minimum Pulse Width Summary      ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; T80s:cpu1|IORQ_n   ; -2.989 ; -339.968      ;
; clk                ; -2.567 ; -2840.157     ;
; cpuClock           ; -0.742 ; -513.464      ;
; serialClkCount[15] ; -0.742 ; -264.152      ;
; sdClock            ; -0.742 ; -210.728      ;
+--------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                                                                                                            ;
+---------+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                            ; To Node                                                                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -19.168 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.107      ; 20.229     ;
; -19.001 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.107      ; 20.062     ;
; -18.993 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg10   ; clk          ; clk         ; 1.000        ; 0.101      ; 20.048     ;
; -18.985 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.107      ; 20.046     ;
; -18.974 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.115      ; 20.043     ;
; -18.922 ; SBCTextDisplayRGB:io2|cursorVert[0]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.109      ; 19.985     ;
; -18.891 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.101      ; 19.946     ;
; -18.887 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg9    ; clk          ; clk         ; 1.000        ; 0.101      ; 19.942     ;
; -18.883 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.107      ; 19.944     ;
; -18.878 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg9  ; clk          ; clk         ; 1.000        ; 0.107      ; 19.939     ;
; -18.878 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.107      ; 19.939     ;
; -18.873 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.101      ; 19.928     ;
; -18.871 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.115      ; 19.940     ;
; -18.870 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ; clk          ; clk         ; 1.000        ; 0.115      ; 19.939     ;
; -18.858 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.121      ; 19.933     ;
; -18.858 ; SBCTextDisplayRGB:io2|cursorVert[1]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.109      ; 19.921     ;
; -18.857 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.141      ; 19.952     ;
; -18.855 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.115      ; 19.924     ;
; -18.845 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg9  ; clk          ; clk         ; 1.000        ; 0.121      ; 19.920     ;
; -18.829 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.139      ; 19.922     ;
; -18.827 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.139      ; 19.920     ;
; -18.826 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg10   ; clk          ; clk         ; 1.000        ; 0.101      ; 19.881     ;
; -18.818 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.107      ; 19.879     ;
; -18.816 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.137      ; 19.907     ;
; -18.813 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.141      ; 19.908     ;
; -18.809 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.121      ; 19.884     ;
; -18.807 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.115      ; 19.876     ;
; -18.805 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.137      ; 19.896     ;
; -18.803 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg9    ; clk          ; clk         ; 1.000        ; 0.141      ; 19.898     ;
; -18.778 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg6    ; clk          ; clk         ; 1.000        ; 0.101      ; 19.833     ;
; -18.773 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg9  ; clk          ; clk         ; 1.000        ; 0.139      ; 19.866     ;
; -18.762 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.121      ; 19.837     ;
; -18.759 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.115      ; 19.828     ;
; -18.747 ; SBCTextDisplayRGB:io2|cursorVert[0]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg10   ; clk          ; clk         ; 1.000        ; 0.103      ; 19.804     ;
; -18.739 ; SBCTextDisplayRGB:io2|cursorVert[0]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.109      ; 19.802     ;
; -18.728 ; SBCTextDisplayRGB:io2|cursorVert[0]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.117      ; 19.799     ;
; -18.724 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.101      ; 19.779     ;
; -18.720 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg9    ; clk          ; clk         ; 1.000        ; 0.101      ; 19.775     ;
; -18.716 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.107      ; 19.777     ;
; -18.711 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg9  ; clk          ; clk         ; 1.000        ; 0.107      ; 19.772     ;
; -18.711 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.107      ; 19.772     ;
; -18.706 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6    ; clk          ; clk         ; 1.000        ; 0.126      ; 19.786     ;
; -18.706 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.101      ; 19.761     ;
; -18.704 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.115      ; 19.773     ;
; -18.703 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ; clk          ; clk         ; 1.000        ; 0.115      ; 19.772     ;
; -18.691 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.121      ; 19.766     ;
; -18.690 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.141      ; 19.785     ;
; -18.688 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.115      ; 19.757     ;
; -18.683 ; SBCTextDisplayRGB:io2|cursorVert[1]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg10   ; clk          ; clk         ; 1.000        ; 0.103      ; 19.740     ;
; -18.681 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6    ; clk          ; clk         ; 1.000        ; 0.141      ; 19.776     ;
; -18.678 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.139      ; 19.771     ;
; -18.678 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg9  ; clk          ; clk         ; 1.000        ; 0.121      ; 19.753     ;
; -18.675 ; SBCTextDisplayRGB:io2|cursorVert[1]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.109      ; 19.738     ;
; -18.664 ; SBCTextDisplayRGB:io2|cursorVert[1]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.117      ; 19.735     ;
; -18.662 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.139      ; 19.755     ;
; -18.660 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.139      ; 19.753     ;
; -18.649 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.137      ; 19.740     ;
; -18.646 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.141      ; 19.741     ;
; -18.645 ; SBCTextDisplayRGB:io2|cursorVert[0]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.103      ; 19.702     ;
; -18.642 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.121      ; 19.717     ;
; -18.641 ; SBCTextDisplayRGB:io2|cursorVert[0]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg9    ; clk          ; clk         ; 1.000        ; 0.103      ; 19.698     ;
; -18.638 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.137      ; 19.729     ;
; -18.637 ; SBCTextDisplayRGB:io2|cursorVert[0]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.109      ; 19.700     ;
; -18.636 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg9    ; clk          ; clk         ; 1.000        ; 0.141      ; 19.731     ;
; -18.634 ; SBCTextDisplayRGB:io2|cursorVert[2]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.111      ; 19.699     ;
; -18.632 ; SBCTextDisplayRGB:io2|cursorVert[0]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg9  ; clk          ; clk         ; 1.000        ; 0.109      ; 19.695     ;
; -18.632 ; SBCTextDisplayRGB:io2|cursorVert[0]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.109      ; 19.695     ;
; -18.627 ; SBCTextDisplayRGB:io2|cursorVert[0]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.103      ; 19.684     ;
; -18.625 ; SBCTextDisplayRGB:io2|cursorVert[0]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.117      ; 19.696     ;
; -18.624 ; SBCTextDisplayRGB:io2|cursorVert[0]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ; clk          ; clk         ; 1.000        ; 0.117      ; 19.695     ;
; -18.612 ; SBCTextDisplayRGB:io2|cursorVert[0]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.123      ; 19.689     ;
; -18.611 ; SBCTextDisplayRGB:io2|cursorVert[0]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.143      ; 19.708     ;
; -18.611 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg6    ; clk          ; clk         ; 1.000        ; 0.101      ; 19.666     ;
; -18.609 ; SBCTextDisplayRGB:io2|cursorVert[0]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.117      ; 19.680     ;
; -18.606 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg9  ; clk          ; clk         ; 1.000        ; 0.139      ; 19.699     ;
; -18.599 ; SBCTextDisplayRGB:io2|cursorVert[0]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg9  ; clk          ; clk         ; 1.000        ; 0.123      ; 19.676     ;
; -18.595 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.121      ; 19.670     ;
; -18.592 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.115      ; 19.661     ;
; -18.583 ; SBCTextDisplayRGB:io2|cursorVert[0]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.141      ; 19.678     ;
; -18.581 ; SBCTextDisplayRGB:io2|cursorVert[0]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.141      ; 19.676     ;
; -18.581 ; SBCTextDisplayRGB:io2|cursorVert[1]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.103      ; 19.638     ;
; -18.577 ; SBCTextDisplayRGB:io2|cursorVert[1]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg9    ; clk          ; clk         ; 1.000        ; 0.103      ; 19.634     ;
; -18.573 ; SBCTextDisplayRGB:io2|cursorVert[1]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.109      ; 19.636     ;
; -18.570 ; SBCTextDisplayRGB:io2|cursorVert[0]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.139      ; 19.663     ;
; -18.568 ; SBCTextDisplayRGB:io2|cursorVert[1]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg9  ; clk          ; clk         ; 1.000        ; 0.109      ; 19.631     ;
; -18.568 ; SBCTextDisplayRGB:io2|cursorVert[1]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.109      ; 19.631     ;
; -18.567 ; SBCTextDisplayRGB:io2|cursorVert[0]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.143      ; 19.664     ;
; -18.563 ; SBCTextDisplayRGB:io2|cursorVert[0]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.123      ; 19.640     ;
; -18.563 ; SBCTextDisplayRGB:io2|cursorVert[1]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.103      ; 19.620     ;
; -18.561 ; SBCTextDisplayRGB:io2|cursorVert[1]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.117      ; 19.632     ;
; -18.560 ; SBCTextDisplayRGB:io2|cursorVert[1]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ; clk          ; clk         ; 1.000        ; 0.117      ; 19.631     ;
; -18.559 ; SBCTextDisplayRGB:io2|cursorVert[0]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.139      ; 19.652     ;
; -18.557 ; SBCTextDisplayRGB:io2|cursorVert[0]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg9    ; clk          ; clk         ; 1.000        ; 0.143      ; 19.654     ;
; -18.552 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg4  ; clk          ; clk         ; 1.000        ; 0.107      ; 19.613     ;
; -18.548 ; SBCTextDisplayRGB:io2|cursorVert[1]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.123      ; 19.625     ;
; -18.547 ; SBCTextDisplayRGB:io2|cursorVert[1]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.143      ; 19.644     ;
; -18.545 ; SBCTextDisplayRGB:io2|cursorVert[1]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.117      ; 19.616     ;
; -18.542 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg4    ; clk          ; clk         ; 1.000        ; 0.101      ; 19.597     ;
; -18.539 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6    ; clk          ; clk         ; 1.000        ; 0.126      ; 19.619     ;
; -18.535 ; SBCTextDisplayRGB:io2|cursorVert[1]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg9  ; clk          ; clk         ; 1.000        ; 0.123      ; 19.612     ;
+---------+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'cpuClock'                                                                                                                           ;
+---------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                  ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -18.118 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.003     ; 19.155     ;
; -18.097 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.007     ; 19.130     ;
; -18.091 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.007     ; 19.124     ;
; -18.035 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 19.074     ;
; -18.014 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.005     ; 19.049     ;
; -18.008 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.005     ; 19.043     ;
; -17.949 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 18.988     ;
; -17.928 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.005     ; 18.963     ;
; -17.922 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.005     ; 18.957     ;
; -17.910 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 18.960     ;
; -17.905 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 18.937     ;
; -17.905 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 18.937     ;
; -17.873 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 18.918     ;
; -17.873 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.028     ; 18.885     ;
; -17.855 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 18.887     ;
; -17.852 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.032     ; 18.860     ;
; -17.846 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.032     ; 18.854     ;
; -17.827 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 18.879     ;
; -17.822 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 18.856     ;
; -17.822 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 18.856     ;
; -17.804 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 18.836     ;
; -17.797 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 18.841     ;
; -17.790 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 18.837     ;
; -17.772 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 18.806     ;
; -17.741 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 18.793     ;
; -17.736 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 18.770     ;
; -17.736 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 18.770     ;
; -17.721 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 18.755     ;
; -17.714 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 18.760     ;
; -17.704 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 18.751     ;
; -17.686 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 18.720     ;
; -17.665 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.015     ; 18.690     ;
; -17.660 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.033     ; 18.667     ;
; -17.660 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.033     ; 18.667     ;
; -17.651 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.015     ; 18.676     ;
; -17.635 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 18.669     ;
; -17.630 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.019     ; 18.651     ;
; -17.628 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 18.674     ;
; -17.628 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.020     ; 18.648     ;
; -17.624 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.019     ; 18.645     ;
; -17.610 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.033     ; 18.617     ;
; -17.594 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 18.626     ;
; -17.592 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 18.624     ;
; -17.570 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 18.615     ;
; -17.568 ; T80s:cpu1|T80:u0|IR[0]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.003     ; 18.605     ;
; -17.559 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.033     ; 18.566     ;
; -17.552 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.021     ; 18.571     ;
; -17.547 ; T80s:cpu1|T80:u0|IR[0]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.007     ; 18.580     ;
; -17.541 ; T80s:cpu1|T80:u0|IR[0]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.007     ; 18.574     ;
; -17.530 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 18.569     ;
; -17.511 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 18.545     ;
; -17.509 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.005     ; 18.544     ;
; -17.509 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 18.543     ;
; -17.504 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.016      ; 18.560     ;
; -17.503 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.005     ; 18.538     ;
; -17.502 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.016      ; 18.558     ;
; -17.487 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 18.534     ;
; -17.453 ; T80s:cpu1|T80:u0|IR[5]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.010     ; 18.483     ;
; -17.444 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.016      ; 18.500     ;
; -17.443 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 18.481     ;
; -17.440 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.016      ; 18.496     ;
; -17.438 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.014      ; 18.492     ;
; -17.438 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.020     ; 18.458     ;
; -17.438 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.020     ; 18.458     ;
; -17.432 ; T80s:cpu1|T80:u0|IR[5]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.014     ; 18.458     ;
; -17.426 ; T80s:cpu1|T80:u0|IR[5]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.014     ; 18.452     ;
; -17.425 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 18.459     ;
; -17.424 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.004     ; 18.460     ;
; -17.424 ; T80s:cpu1|T80:u0|IR[7]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.020     ; 18.444     ;
; -17.423 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 18.457     ;
; -17.421 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.018      ; 18.479     ;
; -17.419 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.018      ; 18.477     ;
; -17.413 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.017      ; 18.470     ;
; -17.408 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.017      ; 18.465     ;
; -17.406 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.007     ; 18.439     ;
; -17.406 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.015     ; 18.431     ;
; -17.403 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 18.435     ;
; -17.403 ; T80s:cpu1|T80:u0|IR[7]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.024     ; 18.419     ;
; -17.401 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 18.448     ;
; -17.399 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.016      ; 18.455     ;
; -17.397 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 18.429     ;
; -17.397 ; T80s:cpu1|T80:u0|IR[7]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.024     ; 18.413     ;
; -17.388 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.020     ; 18.408     ;
; -17.385 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.019     ; 18.406     ;
; -17.381 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 18.419     ;
; -17.379 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.019     ; 18.400     ;
; -17.361 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.018      ; 18.419     ;
; -17.360 ; T80s:cpu1|T80:u0|IR[0]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 18.410     ;
; -17.357 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.018      ; 18.415     ;
; -17.355 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.016      ; 18.411     ;
; -17.355 ; T80s:cpu1|T80:u0|IR[0]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 18.387     ;
; -17.355 ; T80s:cpu1|T80:u0|IR[0]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 18.387     ;
; -17.349 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.033     ; 18.356     ;
; -17.347 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.033     ; 18.354     ;
; -17.343 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 18.381     ;
; -17.337 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.020     ; 18.357     ;
; -17.335 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.018      ; 18.393     ;
; -17.333 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.018      ; 18.391     ;
; -17.330 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 18.362     ;
; -17.330 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.019      ; 18.389     ;
+---------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'sdClock'                                                                                                                                               ;
+--------+--------------------------------------+-------------------------------------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                         ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+-------------------------------------------------+------------------+-------------+--------------+------------+------------+
; -7.256 ; sd_controller:sd1|host_read_flag     ; sd_controller:sd1|bit_counter[0]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.836     ; 4.960      ;
; -7.256 ; sd_controller:sd1|host_read_flag     ; sd_controller:sd1|bit_counter[2]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.836     ; 4.960      ;
; -6.974 ; sd_controller:sd1|host_read_flag     ; sd_controller:sd1|return_state.write_block_wait ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.835     ; 4.679      ;
; -6.974 ; sd_controller:sd1|host_read_flag     ; sd_controller:sd1|return_state.read_block_data  ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.835     ; 4.679      ;
; -6.974 ; sd_controller:sd1|host_read_flag     ; sd_controller:sd1|return_state.rst              ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.835     ; 4.679      ;
; -6.974 ; sd_controller:sd1|host_read_flag     ; sd_controller:sd1|return_state.idle             ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.835     ; 4.679      ;
; -6.929 ; sd_controller:sd1|host_read_flag     ; sd_controller:sd1|bit_counter[3]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.834     ; 4.635      ;
; -6.929 ; sd_controller:sd1|host_read_flag     ; sd_controller:sd1|bit_counter[4]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.834     ; 4.635      ;
; -6.929 ; sd_controller:sd1|host_read_flag     ; sd_controller:sd1|bit_counter[5]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.834     ; 4.635      ;
; -6.929 ; sd_controller:sd1|host_read_flag     ; sd_controller:sd1|bit_counter[6]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.834     ; 4.635      ;
; -6.929 ; sd_controller:sd1|host_read_flag     ; sd_controller:sd1|bit_counter[7]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.834     ; 4.635      ;
; -6.929 ; sd_controller:sd1|host_read_flag     ; sd_controller:sd1|bit_counter[1]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.834     ; 4.635      ;
; -6.771 ; sd_controller:sd1|host_read_flag     ; sd_controller:sd1|byte_counter[5]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.838     ; 4.473      ;
; -6.771 ; sd_controller:sd1|host_read_flag     ; sd_controller:sd1|byte_counter[6]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.838     ; 4.473      ;
; -6.771 ; sd_controller:sd1|host_read_flag     ; sd_controller:sd1|byte_counter[7]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.838     ; 4.473      ;
; -6.771 ; sd_controller:sd1|host_read_flag     ; sd_controller:sd1|byte_counter[8]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.838     ; 4.473      ;
; -6.546 ; sd_controller:sd1|bit_counter[3]     ; sd_controller:sd1|bit_counter[0]                ; sdClock          ; sdClock     ; 1.000        ; -0.002     ; 7.584      ;
; -6.546 ; sd_controller:sd1|bit_counter[3]     ; sd_controller:sd1|bit_counter[2]                ; sdClock          ; sdClock     ; 1.000        ; -0.002     ; 7.584      ;
; -6.495 ; sd_controller:sd1|bit_counter[2]     ; sd_controller:sd1|bit_counter[0]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.535      ;
; -6.495 ; sd_controller:sd1|bit_counter[2]     ; sd_controller:sd1|bit_counter[2]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.535      ;
; -6.469 ; sd_controller:sd1|bit_counter[0]     ; sd_controller:sd1|bit_counter[0]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.509      ;
; -6.469 ; sd_controller:sd1|bit_counter[0]     ; sd_controller:sd1|bit_counter[2]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.509      ;
; -6.467 ; sd_controller:sd1|host_read_flag     ; sd_controller:sd1|byte_counter[0]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.834     ; 4.173      ;
; -6.467 ; sd_controller:sd1|host_read_flag     ; sd_controller:sd1|byte_counter[3]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.834     ; 4.173      ;
; -6.467 ; sd_controller:sd1|host_read_flag     ; sd_controller:sd1|byte_counter[4]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.834     ; 4.173      ;
; -6.467 ; sd_controller:sd1|host_read_flag     ; sd_controller:sd1|byte_counter[9]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.834     ; 4.173      ;
; -6.467 ; sd_controller:sd1|host_read_flag     ; sd_controller:sd1|byte_counter[1]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.834     ; 4.173      ;
; -6.467 ; sd_controller:sd1|host_read_flag     ; sd_controller:sd1|byte_counter[2]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.834     ; 4.173      ;
; -6.439 ; sd_controller:sd1|bit_counter[1]     ; sd_controller:sd1|bit_counter[0]                ; sdClock          ; sdClock     ; 1.000        ; -0.002     ; 7.477      ;
; -6.439 ; sd_controller:sd1|bit_counter[1]     ; sd_controller:sd1|bit_counter[2]                ; sdClock          ; sdClock     ; 1.000        ; -0.002     ; 7.477      ;
; -6.357 ; sd_controller:sd1|host_write_flag    ; sd_controller:sd1|bit_counter[0]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.030     ; 4.867      ;
; -6.357 ; sd_controller:sd1|host_write_flag    ; sd_controller:sd1|bit_counter[2]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.030     ; 4.867      ;
; -6.351 ; sd_controller:sd1|host_write_flag    ; sd_controller:sd1|data_sig[1]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.032     ; 4.859      ;
; -6.351 ; sd_controller:sd1|host_write_flag    ; sd_controller:sd1|data_sig[2]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.032     ; 4.859      ;
; -6.351 ; sd_controller:sd1|host_write_flag    ; sd_controller:sd1|data_sig[3]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.032     ; 4.859      ;
; -6.351 ; sd_controller:sd1|host_write_flag    ; sd_controller:sd1|data_sig[4]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.032     ; 4.859      ;
; -6.351 ; sd_controller:sd1|host_write_flag    ; sd_controller:sd1|data_sig[5]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.032     ; 4.859      ;
; -6.351 ; sd_controller:sd1|host_write_flag    ; sd_controller:sd1|data_sig[6]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.032     ; 4.859      ;
; -6.351 ; sd_controller:sd1|host_write_flag    ; sd_controller:sd1|data_sig[7]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.032     ; 4.859      ;
; -6.331 ; sd_controller:sd1|bit_counter[6]     ; sd_controller:sd1|bit_counter[0]                ; sdClock          ; sdClock     ; 1.000        ; -0.002     ; 7.369      ;
; -6.331 ; sd_controller:sd1|bit_counter[6]     ; sd_controller:sd1|bit_counter[2]                ; sdClock          ; sdClock     ; 1.000        ; -0.002     ; 7.369      ;
; -6.304 ; sd_controller:sd1|bit_counter[7]     ; sd_controller:sd1|bit_counter[0]                ; sdClock          ; sdClock     ; 1.000        ; -0.002     ; 7.342      ;
; -6.304 ; sd_controller:sd1|bit_counter[7]     ; sd_controller:sd1|bit_counter[2]                ; sdClock          ; sdClock     ; 1.000        ; -0.002     ; 7.342      ;
; -6.288 ; sd_controller:sd1|host_write_flag    ; sd_controller:sd1|byte_counter[5]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.032     ; 4.796      ;
; -6.288 ; sd_controller:sd1|host_write_flag    ; sd_controller:sd1|byte_counter[6]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.032     ; 4.796      ;
; -6.288 ; sd_controller:sd1|host_write_flag    ; sd_controller:sd1|byte_counter[7]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.032     ; 4.796      ;
; -6.288 ; sd_controller:sd1|host_write_flag    ; sd_controller:sd1|byte_counter[8]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.032     ; 4.796      ;
; -6.281 ; sd_controller:sd1|host_read_flag     ; sd_controller:sd1|return_state.cmd55            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.832     ; 3.989      ;
; -6.280 ; sd_controller:sd1|host_read_flag     ; sd_controller:sd1|return_state.cmd41            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.832     ; 3.988      ;
; -6.277 ; sd_controller:sd1|host_read_flag     ; sd_controller:sd1|return_state.poll_cmd         ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.832     ; 3.985      ;
; -6.277 ; sd_controller:sd1|host_read_flag     ; sd_controller:sd1|return_state.write_block_init ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.832     ; 3.985      ;
; -6.276 ; sd_controller:sd1|host_read_flag     ; sd_controller:sd1|return_state.read_block_wait  ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.832     ; 3.984      ;
; -6.219 ; sd_controller:sd1|bit_counter[3]     ; sd_controller:sd1|bit_counter[3]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.259      ;
; -6.219 ; sd_controller:sd1|bit_counter[3]     ; sd_controller:sd1|bit_counter[4]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.259      ;
; -6.219 ; sd_controller:sd1|bit_counter[3]     ; sd_controller:sd1|bit_counter[5]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.259      ;
; -6.219 ; sd_controller:sd1|bit_counter[3]     ; sd_controller:sd1|bit_counter[6]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.259      ;
; -6.219 ; sd_controller:sd1|bit_counter[3]     ; sd_controller:sd1|bit_counter[7]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.259      ;
; -6.219 ; sd_controller:sd1|bit_counter[3]     ; sd_controller:sd1|bit_counter[1]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.259      ;
; -6.196 ; sd_controller:sd1|byte_counter[5]    ; sd_controller:sd1|byte_counter[5]               ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.236      ;
; -6.196 ; sd_controller:sd1|byte_counter[5]    ; sd_controller:sd1|byte_counter[6]               ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.236      ;
; -6.196 ; sd_controller:sd1|byte_counter[5]    ; sd_controller:sd1|byte_counter[7]               ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.236      ;
; -6.196 ; sd_controller:sd1|byte_counter[5]    ; sd_controller:sd1|byte_counter[8]               ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.236      ;
; -6.171 ; sd_controller:sd1|byte_counter[7]    ; sd_controller:sd1|byte_counter[5]               ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.211      ;
; -6.171 ; sd_controller:sd1|byte_counter[7]    ; sd_controller:sd1|byte_counter[6]               ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.211      ;
; -6.171 ; sd_controller:sd1|byte_counter[7]    ; sd_controller:sd1|byte_counter[7]               ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.211      ;
; -6.171 ; sd_controller:sd1|byte_counter[7]    ; sd_controller:sd1|byte_counter[8]               ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.211      ;
; -6.168 ; sd_controller:sd1|bit_counter[2]     ; sd_controller:sd1|bit_counter[3]                ; sdClock          ; sdClock     ; 1.000        ; 0.002      ; 7.210      ;
; -6.168 ; sd_controller:sd1|bit_counter[2]     ; sd_controller:sd1|bit_counter[4]                ; sdClock          ; sdClock     ; 1.000        ; 0.002      ; 7.210      ;
; -6.168 ; sd_controller:sd1|bit_counter[2]     ; sd_controller:sd1|bit_counter[5]                ; sdClock          ; sdClock     ; 1.000        ; 0.002      ; 7.210      ;
; -6.168 ; sd_controller:sd1|bit_counter[2]     ; sd_controller:sd1|bit_counter[6]                ; sdClock          ; sdClock     ; 1.000        ; 0.002      ; 7.210      ;
; -6.168 ; sd_controller:sd1|bit_counter[2]     ; sd_controller:sd1|bit_counter[7]                ; sdClock          ; sdClock     ; 1.000        ; 0.002      ; 7.210      ;
; -6.168 ; sd_controller:sd1|bit_counter[2]     ; sd_controller:sd1|bit_counter[1]                ; sdClock          ; sdClock     ; 1.000        ; 0.002      ; 7.210      ;
; -6.165 ; sd_controller:sd1|byte_counter[5]    ; sd_controller:sd1|bit_counter[0]                ; sdClock          ; sdClock     ; 1.000        ; 0.002      ; 7.207      ;
; -6.165 ; sd_controller:sd1|byte_counter[5]    ; sd_controller:sd1|bit_counter[2]                ; sdClock          ; sdClock     ; 1.000        ; 0.002      ; 7.207      ;
; -6.150 ; sd_controller:sd1|bit_counter[5]     ; sd_controller:sd1|bit_counter[0]                ; sdClock          ; sdClock     ; 1.000        ; -0.002     ; 7.188      ;
; -6.150 ; sd_controller:sd1|bit_counter[5]     ; sd_controller:sd1|bit_counter[2]                ; sdClock          ; sdClock     ; 1.000        ; -0.002     ; 7.188      ;
; -6.142 ; sd_controller:sd1|bit_counter[0]     ; sd_controller:sd1|bit_counter[3]                ; sdClock          ; sdClock     ; 1.000        ; 0.002      ; 7.184      ;
; -6.142 ; sd_controller:sd1|bit_counter[0]     ; sd_controller:sd1|bit_counter[4]                ; sdClock          ; sdClock     ; 1.000        ; 0.002      ; 7.184      ;
; -6.142 ; sd_controller:sd1|bit_counter[0]     ; sd_controller:sd1|bit_counter[5]                ; sdClock          ; sdClock     ; 1.000        ; 0.002      ; 7.184      ;
; -6.142 ; sd_controller:sd1|bit_counter[0]     ; sd_controller:sd1|bit_counter[6]                ; sdClock          ; sdClock     ; 1.000        ; 0.002      ; 7.184      ;
; -6.142 ; sd_controller:sd1|bit_counter[0]     ; sd_controller:sd1|bit_counter[7]                ; sdClock          ; sdClock     ; 1.000        ; 0.002      ; 7.184      ;
; -6.142 ; sd_controller:sd1|bit_counter[0]     ; sd_controller:sd1|bit_counter[1]                ; sdClock          ; sdClock     ; 1.000        ; 0.002      ; 7.184      ;
; -6.140 ; sd_controller:sd1|byte_counter[7]    ; sd_controller:sd1|bit_counter[0]                ; sdClock          ; sdClock     ; 1.000        ; 0.002      ; 7.182      ;
; -6.140 ; sd_controller:sd1|byte_counter[7]    ; sd_controller:sd1|bit_counter[2]                ; sdClock          ; sdClock     ; 1.000        ; 0.002      ; 7.182      ;
; -6.112 ; sd_controller:sd1|bit_counter[1]     ; sd_controller:sd1|bit_counter[3]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.152      ;
; -6.112 ; sd_controller:sd1|bit_counter[1]     ; sd_controller:sd1|bit_counter[4]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.152      ;
; -6.112 ; sd_controller:sd1|bit_counter[1]     ; sd_controller:sd1|bit_counter[5]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.152      ;
; -6.112 ; sd_controller:sd1|bit_counter[1]     ; sd_controller:sd1|bit_counter[6]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.152      ;
; -6.112 ; sd_controller:sd1|bit_counter[1]     ; sd_controller:sd1|bit_counter[7]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.152      ;
; -6.112 ; sd_controller:sd1|bit_counter[1]     ; sd_controller:sd1|bit_counter[1]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.152      ;
; -6.065 ; sd_controller:sd1|host_write_flag    ; sd_controller:sd1|bit_counter[3]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.028     ; 4.577      ;
; -6.065 ; sd_controller:sd1|host_write_flag    ; sd_controller:sd1|bit_counter[4]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.028     ; 4.577      ;
; -6.065 ; sd_controller:sd1|host_write_flag    ; sd_controller:sd1|bit_counter[5]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.028     ; 4.577      ;
; -6.065 ; sd_controller:sd1|host_write_flag    ; sd_controller:sd1|bit_counter[6]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.028     ; 4.577      ;
; -6.065 ; sd_controller:sd1|host_write_flag    ; sd_controller:sd1|bit_counter[7]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.028     ; 4.577      ;
; -6.065 ; sd_controller:sd1|host_write_flag    ; sd_controller:sd1|bit_counter[1]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.028     ; 4.577      ;
; -6.034 ; sd_controller:sd1|state.idle         ; sd_controller:sd1|bit_counter[0]                ; sdClock          ; sdClock     ; 1.000        ; -0.005     ; 7.069      ;
; -6.034 ; sd_controller:sd1|state.idle         ; sd_controller:sd1|bit_counter[2]                ; sdClock          ; sdClock     ; 1.000        ; -0.005     ; 7.069      ;
; -6.025 ; sd_controller:sd1|host_write_flag    ; sd_controller:sd1|state.write_block_byte        ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.031     ; 4.534      ;
; -6.015 ; sd_controller:sd1|state.receive_byte ; sd_controller:sd1|bit_counter[0]                ; sdClock          ; sdClock     ; 1.000        ; -0.001     ; 7.054      ;
+--------+--------------------------------------+-------------------------------------------------+------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'serialClkCount[15]'                                                                                                                 ;
+--------+------------------------+-----------------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                                 ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-----------------------------------------+--------------+--------------------+--------------+------------+------------+
; -6.758 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~49            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.450     ; 5.848      ;
; -6.758 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~52            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.450     ; 5.848      ;
; -6.758 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~46            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.450     ; 5.848      ;
; -6.560 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~49            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.435     ; 5.665      ;
; -6.560 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~52            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.435     ; 5.665      ;
; -6.560 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~46            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.435     ; 5.665      ;
; -6.540 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~69            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.448     ; 5.632      ;
; -6.540 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~72            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.448     ; 5.632      ;
; -6.540 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~76            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.448     ; 5.632      ;
; -6.540 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~70            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.448     ; 5.632      ;
; -6.524 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~75            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.446     ; 5.618      ;
; -6.523 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~49            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.434     ; 5.629      ;
; -6.523 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~52            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.434     ; 5.629      ;
; -6.523 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~46            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.434     ; 5.629      ;
; -6.514 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~92            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.446     ; 5.608      ;
; -6.491 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~73            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.454     ; 5.577      ;
; -6.491 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~71            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.454     ; 5.577      ;
; -6.477 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~102           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.446     ; 5.571      ;
; -6.477 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~103           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.446     ; 5.571      ;
; -6.401 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxCurrentByteBuffer[7] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.448     ; 5.493      ;
; -6.401 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxCurrentByteBuffer[6] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.448     ; 5.493      ;
; -6.401 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxCurrentByteBuffer[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.448     ; 5.493      ;
; -6.401 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxCurrentByteBuffer[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.448     ; 5.493      ;
; -6.401 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxCurrentByteBuffer[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.448     ; 5.493      ;
; -6.401 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxCurrentByteBuffer[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.448     ; 5.493      ;
; -6.401 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxCurrentByteBuffer[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.448     ; 5.493      ;
; -6.401 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxCurrentByteBuffer[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.448     ; 5.493      ;
; -6.342 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~69            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.433     ; 5.449      ;
; -6.342 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~72            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.433     ; 5.449      ;
; -6.342 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~76            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.433     ; 5.449      ;
; -6.342 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~70            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.433     ; 5.449      ;
; -6.326 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~75            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.431     ; 5.435      ;
; -6.316 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~92            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.431     ; 5.425      ;
; -6.305 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~69            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.432     ; 5.413      ;
; -6.305 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~72            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.432     ; 5.413      ;
; -6.305 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~76            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.432     ; 5.413      ;
; -6.305 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~70            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.432     ; 5.413      ;
; -6.293 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~73            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.439     ; 5.394      ;
; -6.293 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~71            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.439     ; 5.394      ;
; -6.289 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~75            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.430     ; 5.399      ;
; -6.279 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~92            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.430     ; 5.389      ;
; -6.279 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~102           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.431     ; 5.388      ;
; -6.279 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~103           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.431     ; 5.388      ;
; -6.256 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~73            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.438     ; 5.358      ;
; -6.256 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~71            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.438     ; 5.358      ;
; -6.242 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~102           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.430     ; 5.352      ;
; -6.242 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~103           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.430     ; 5.352      ;
; -6.203 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxCurrentByteBuffer[7] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.433     ; 5.310      ;
; -6.203 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxCurrentByteBuffer[6] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.433     ; 5.310      ;
; -6.203 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxCurrentByteBuffer[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.433     ; 5.310      ;
; -6.203 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxCurrentByteBuffer[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.433     ; 5.310      ;
; -6.203 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxCurrentByteBuffer[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.433     ; 5.310      ;
; -6.203 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxCurrentByteBuffer[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.433     ; 5.310      ;
; -6.203 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxCurrentByteBuffer[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.433     ; 5.310      ;
; -6.203 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxCurrentByteBuffer[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.433     ; 5.310      ;
; -6.166 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxCurrentByteBuffer[7] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.432     ; 5.274      ;
; -6.166 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxCurrentByteBuffer[6] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.432     ; 5.274      ;
; -6.166 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxCurrentByteBuffer[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.432     ; 5.274      ;
; -6.166 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxCurrentByteBuffer[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.432     ; 5.274      ;
; -6.166 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxCurrentByteBuffer[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.432     ; 5.274      ;
; -6.166 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxCurrentByteBuffer[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.432     ; 5.274      ;
; -6.166 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxCurrentByteBuffer[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.432     ; 5.274      ;
; -6.166 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxCurrentByteBuffer[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.432     ; 5.274      ;
; -6.137 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~67            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.450     ; 5.227      ;
; -6.137 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~61            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.450     ; 5.227      ;
; -6.137 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~66            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.450     ; 5.227      ;
; -6.137 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~65            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.450     ; 5.227      ;
; -6.137 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~64            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.450     ; 5.227      ;
; -6.137 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~68            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.450     ; 5.227      ;
; -6.137 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~62            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.450     ; 5.227      ;
; -6.137 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~63            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.450     ; 5.227      ;
; -6.119 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~115           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.448     ; 5.211      ;
; -6.119 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~109           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.448     ; 5.211      ;
; -6.119 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~114           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.448     ; 5.211      ;
; -6.119 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~113           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.448     ; 5.211      ;
; -6.119 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~112           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.448     ; 5.211      ;
; -6.119 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~116           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.448     ; 5.211      ;
; -6.119 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~110           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.448     ; 5.211      ;
; -6.119 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~111           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.448     ; 5.211      ;
; -6.111 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~35            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.459     ; 5.192      ;
; -6.111 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~29            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.459     ; 5.192      ;
; -6.111 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~34            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.459     ; 5.192      ;
; -6.111 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~33            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.459     ; 5.192      ;
; -6.111 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~32            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.459     ; 5.192      ;
; -6.111 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~36            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.459     ; 5.192      ;
; -6.111 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~30            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.459     ; 5.192      ;
; -6.111 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~31            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.459     ; 5.192      ;
; -6.107 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~139           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.459     ; 5.188      ;
; -6.107 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~133           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.459     ; 5.188      ;
; -6.107 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~138           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.459     ; 5.188      ;
; -6.107 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~137           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.459     ; 5.188      ;
; -6.107 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~136           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.459     ; 5.188      ;
; -6.107 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~140           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.459     ; 5.188      ;
; -6.107 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~134           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.459     ; 5.188      ;
; -6.107 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~135           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.459     ; 5.188      ;
; -6.106 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~51            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.450     ; 5.196      ;
; -6.106 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~45            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.450     ; 5.196      ;
; -6.106 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~50            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.450     ; 5.196      ;
; -6.106 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~48            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.450     ; 5.196      ;
; -6.106 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~47            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.450     ; 5.196      ;
+--------+------------------------+-----------------------------------------+--------------+--------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'T80s:cpu1|IORQ_n'                                                                                                                                      ;
+--------+----------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock       ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+
; -6.731 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.422     ; 6.349      ;
; -6.702 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.414     ; 6.328      ;
; -6.620 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.414     ; 6.246      ;
; -6.464 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[6]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.941     ; 6.563      ;
; -6.364 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[5]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.427     ; 5.977      ;
; -6.364 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.422     ; 5.982      ;
; -6.285 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.409     ; 5.916      ;
; -6.276 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[5]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.427     ; 5.889      ;
; -6.204 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[6]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.941     ; 6.303      ;
; -6.192 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[6]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.409     ; 5.823      ;
; -6.182 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[4]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.409     ; 5.813      ;
; -6.106 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[4]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.409     ; 5.737      ;
; -6.067 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[2]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.923     ; 6.184      ;
; -6.062 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.417     ; 5.685      ;
; -6.062 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.417     ; 5.685      ;
; -6.062 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.417     ; 5.685      ;
; -6.062 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.417     ; 5.685      ;
; -6.062 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.417     ; 5.685      ;
; -6.062 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.417     ; 5.685      ;
; -6.012 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[2]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.427     ; 5.625      ;
; -6.003 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[6]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.409     ; 5.634      ;
; -5.985 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[2]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.427     ; 5.598      ;
; -5.951 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.409     ; 5.582      ;
; -5.892 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[2]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.923     ; 6.009      ;
; -5.795 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[5]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.588     ; 6.247      ;
; -5.777 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[4]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.923     ; 5.894      ;
; -5.772 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.558     ; 6.254      ;
; -5.617 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[3]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.409     ; 5.248      ;
; -5.602 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[4]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.923     ; 5.719      ;
; -5.535 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.558     ; 6.017      ;
; -5.522 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[5]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.588     ; 5.974      ;
; -5.513 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.417     ; 5.136      ;
; -5.513 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.417     ; 5.136      ;
; -5.513 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.417     ; 5.136      ;
; -5.513 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.417     ; 5.136      ;
; -5.513 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.417     ; 5.136      ;
; -5.513 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.417     ; 5.136      ;
; -5.512 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.558     ; 5.994      ;
; -5.498 ; bufferedUART:io1|txByteWritten         ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.500        ; -2.594     ; 3.444      ;
; -5.406 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[3]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.409     ; 5.037      ;
; -5.339 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[3]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.923     ; 5.456      ;
; -5.257 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.558     ; 5.739      ;
; -5.177 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.409     ; 4.808      ;
; -5.169 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.417     ; 4.792      ;
; -5.169 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.417     ; 4.792      ;
; -5.169 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.417     ; 4.792      ;
; -5.169 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.417     ; 4.792      ;
; -5.169 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.417     ; 4.792      ;
; -5.169 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.417     ; 4.792      ;
; -5.143 ; T80s:cpu1|T80:u0|DO[4]                 ; sd_controller:sd1|block_write          ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.590      ; 6.273      ;
; -5.142 ; T80s:cpu1|T80:u0|DO[4]                 ; sd_controller:sd1|block_read           ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.590      ; 6.272      ;
; -5.087 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.417     ; 4.710      ;
; -5.087 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.417     ; 4.710      ;
; -5.087 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.417     ; 4.710      ;
; -5.087 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.417     ; 4.710      ;
; -5.087 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.417     ; 4.710      ;
; -5.087 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.417     ; 4.710      ;
; -5.080 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[3]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.923     ; 5.197      ;
; -4.971 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|host_read_flag       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; -0.387     ; 5.124      ;
; -4.948 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.414     ; 4.574      ;
; -4.912 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.422     ; 4.530      ;
; -4.894 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.417     ; 4.517      ;
; -4.894 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.417     ; 4.517      ;
; -4.894 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.417     ; 4.517      ;
; -4.894 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.417     ; 4.517      ;
; -4.894 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.417     ; 4.517      ;
; -4.894 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.417     ; 4.517      ;
; -4.836 ; bufferedUART:io1|controlReg[5]         ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.500        ; -2.621     ; 2.755      ;
; -4.761 ; T80s:cpu1|T80:u0|DO[7]                 ; sd_controller:sd1|block_write          ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.590      ; 5.891      ;
; -4.760 ; T80s:cpu1|T80:u0|DO[7]                 ; sd_controller:sd1|block_read           ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.590      ; 5.890      ;
; -4.752 ; T80s:cpu1|T80:u0|DO[2]                 ; sd_controller:sd1|block_write          ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.592      ; 5.884      ;
; -4.751 ; T80s:cpu1|T80:u0|DO[2]                 ; sd_controller:sd1|block_read           ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.592      ; 5.883      ;
; -4.719 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.409     ; 4.350      ;
; -4.673 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.409     ; 4.304      ;
; -4.628 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.409     ; 4.259      ;
; -4.619 ; bufferedUART:io1|rxInPointer[3]        ; bufferedUART:io1|rxReadPointer[1]      ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.967      ; 6.126      ;
; -4.619 ; bufferedUART:io1|rxInPointer[3]        ; bufferedUART:io1|rxReadPointer[2]      ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.967      ; 6.126      ;
; -4.619 ; bufferedUART:io1|rxInPointer[3]        ; bufferedUART:io1|rxReadPointer[3]      ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.967      ; 6.126      ;
; -4.619 ; bufferedUART:io1|rxInPointer[3]        ; bufferedUART:io1|rxReadPointer[5]      ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.967      ; 6.126      ;
; -4.619 ; bufferedUART:io1|rxInPointer[3]        ; bufferedUART:io1|rxReadPointer[4]      ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.967      ; 6.126      ;
; -4.619 ; bufferedUART:io1|rxInPointer[3]        ; bufferedUART:io1|rxReadPointer[0]      ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.967      ; 6.126      ;
; -4.598 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[0] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.646     ; 4.992      ;
; -4.598 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.646     ; 4.992      ;
; -4.598 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[7] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.646     ; 4.992      ;
; -4.598 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[5] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.646     ; 4.992      ;
; -4.598 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[4] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.646     ; 4.992      ;
; -4.598 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[6] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.646     ; 4.992      ;
; -4.598 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[3] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.646     ; 4.992      ;
; -4.572 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.916     ; 4.696      ;
; -4.551 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[2]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.427     ; 4.164      ;
; -4.549 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.417     ; 4.172      ;
; -4.549 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.417     ; 4.172      ;
; -4.549 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.417     ; 4.172      ;
; -4.549 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.417     ; 4.172      ;
; -4.549 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.417     ; 4.172      ;
; -4.549 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.417     ; 4.172      ;
; -4.539 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.500        ; -1.250     ; 3.829      ;
; -4.539 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|block_write          ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.605      ; 5.684      ;
; -4.538 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|block_read           ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.605      ; 5.683      ;
; -4.485 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dispByteLatch[0] ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.497      ; 5.522      ;
+--------+----------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'T80s:cpu1|IORQ_n'                                                                                                                                       ;
+--------+----------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock       ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+
; -2.821 ; bufferedUART:io1|txByteSent            ; bufferedUART:io1|txByteWritten         ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.000        ; 3.580      ; 1.065      ;
; -1.419 ; sd_controller:sd1|sd_read_flag         ; sd_controller:sd1|host_read_flag       ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 2.832      ; 1.219      ;
; -1.215 ; SBCTextDisplayRGB:io2|kbBuffer~61      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.015      ; 2.106      ;
; -1.181 ; SBCTextDisplayRGB:io2|kbBuffer~26      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.027      ; 2.152      ;
; -1.131 ; SBCTextDisplayRGB:io2|kbBuffer~27      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 2.662      ; 1.837      ;
; -1.111 ; SBCTextDisplayRGB:io2|kbBuffer~28      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 2.662      ; 1.857      ;
; -0.954 ; SBCTextDisplayRGB:io2|kbBuffer~36      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 2.662      ; 2.014      ;
; -0.947 ; SBCTextDisplayRGB:io2|kbBuffer~63      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 2.650      ; 2.009      ;
; -0.901 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.400      ; 0.805      ;
; -0.901 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.400      ; 0.805      ;
; -0.901 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.400      ; 0.805      ;
; -0.885 ; SBCTextDisplayRGB:io2|kbBuffer~46      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.026      ; 2.447      ;
; -0.776 ; SBCTextDisplayRGB:io2|kbBuffer~65      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 2.985      ; 2.515      ;
; -0.738 ; SBCTextDisplayRGB:io2|kbBuffer~32      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.027      ; 2.595      ;
; -0.679 ; SBCTextDisplayRGB:io2|kbBuffer~37      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 2.997      ; 2.624      ;
; -0.648 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.417      ; 1.075      ;
; -0.590 ; SBCTextDisplayRGB:io2|kbBuffer~62      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 2.650      ; 2.366      ;
; -0.544 ; SBCTextDisplayRGB:io2|kbBuffer~14      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 2.662      ; 2.424      ;
; -0.425 ; SBCTextDisplayRGB:io2|kbBuffer~54      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.014      ; 2.895      ;
; -0.403 ; SBCTextDisplayRGB:io2|kbBuffer~64      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 2.650      ; 2.553      ;
; -0.347 ; bufferedUART:io1|rxBuffer~75           ; bufferedUART:io1|dataOut[6]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 2.384      ; 1.843      ;
; -0.346 ; SBCTextDisplayRGB:io2|func_reset       ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 2.629      ; 2.589      ;
; -0.239 ; SBCTextDisplayRGB:io2|kbBuffer~34      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 2.662      ; 2.729      ;
; -0.226 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.400      ; 1.480      ;
; -0.217 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.400      ; 1.489      ;
; -0.215 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.417      ; 1.508      ;
; -0.211 ; SBCTextDisplayRGB:io2|kbBuffer~44      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 2.985      ; 3.080      ;
; -0.179 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.417      ; 1.544      ;
; -0.154 ; SBCTextDisplayRGB:io2|kbBuffer~13      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 2.662      ; 2.814      ;
; -0.124 ; SBCTextDisplayRGB:io2|kbBuffer~35      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 2.662      ; 2.844      ;
; -0.096 ; bufferedUART:io1|rxBuffer~135          ; bufferedUART:io1|dataOut[2]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 2.379      ; 2.089      ;
; -0.094 ; T80s:cpu1|T80:u0|DO[3]                 ; bufferedUART:io1|txByteLatch[3]        ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.102      ; 1.814      ;
; -0.090 ; sd_controller:sd1|sd_write_flag        ; sd_controller:sd1|host_write_flag      ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 2.032      ; 1.748      ;
; -0.078 ; SBCTextDisplayRGB:io2|kbBuffer~22      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 2.662      ; 2.890      ;
; -0.060 ; SBCTextDisplayRGB:io2|kbBuffer~56      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 2.649      ; 2.895      ;
; -0.051 ; T80s:cpu1|T80:u0|DO[0]                 ; bufferedUART:io1|txByteLatch[0]        ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.117      ; 1.872      ;
; 0.002  ; SBCTextDisplayRGB:io2|kbInPointer[2]   ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.026      ; 3.334      ;
; 0.017  ; SBCTextDisplayRGB:io2|kbBuffer~29      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 2.662      ; 2.985      ;
; 0.038  ; bufferedUART:io1|rxBuffer~97           ; bufferedUART:io1|dataOut[4]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 2.388      ; 2.232      ;
; 0.043  ; sd_controller:sd1|block_read           ; sd_controller:sd1|block_read           ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.456      ; 0.805      ;
; 0.043  ; sd_controller:sd1|block_write          ; sd_controller:sd1|block_write          ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.456      ; 0.805      ;
; 0.086  ; bufferedUART:io1|rxBuffer~130          ; bufferedUART:io1|dataOut[5]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 2.379      ; 2.271      ;
; 0.099  ; T80s:cpu1|T80:u0|DO[1]                 ; bufferedUART:io1|txByteLatch[1]        ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.102      ; 2.007      ;
; 0.109  ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.417      ; 1.832      ;
; 0.113  ; SBCTextDisplayRGB:io2|kbBuffer~19      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.027      ; 3.446      ;
; 0.120  ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.417      ; 1.843      ;
; 0.136  ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.400      ; 1.842      ;
; 0.150  ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.417      ; 1.873      ;
; 0.160  ; SBCTextDisplayRGB:io2|kbBuffer~43      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 2.650      ; 3.116      ;
; 0.176  ; SBCTextDisplayRGB:io2|kbBuffer~52      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 2.643      ; 3.125      ;
; 0.178  ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[1] ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 2.491      ; 2.475      ;
; 0.199  ; SBCTextDisplayRGB:io2|kbBuffer~33      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.027      ; 3.532      ;
; 0.253  ; SBCTextDisplayRGB:io2|kbBuffer~18      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.027      ; 3.586      ;
; 0.264  ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.417      ; 1.987      ;
; 0.272  ; SBCTextDisplayRGB:io2|kbBuffer~31      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 2.644      ; 3.222      ;
; 0.290  ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.809      ; 1.405      ;
; 0.292  ; SBCTextDisplayRGB:io2|kbBuffer~30      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 2.997      ; 3.595      ;
; 0.301  ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.417      ; 2.024      ;
; 0.302  ; SBCTextDisplayRGB:io2|kbBuffer~25      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.027      ; 3.635      ;
; 0.327  ; bufferedUART:io1|rxBuffer~127          ; bufferedUART:io1|dataOut[2]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 2.379      ; 2.512      ;
; 0.340  ; T80s:cpu1|T80:u0|DO[6]                 ; bufferedUART:io1|txByteLatch[6]        ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.105      ; 2.251      ;
; 0.350  ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.417      ; 2.073      ;
; 0.351  ; SBCTextDisplayRGB:io2|kbBuffer~21      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 2.662      ; 3.319      ;
; 0.356  ; SBCTextDisplayRGB:io2|kbBuffer~58      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 2.984      ; 3.646      ;
; 0.363  ; T80s:cpu1|T80:u0|A[0]                  ; bufferedUART:io1|controlReg[7]         ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.137      ; 2.306      ;
; 0.369  ; SBCTextDisplayRGB:io2|kbBuffer~48      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 2.661      ; 3.336      ;
; 0.371  ; SBCTextDisplayRGB:io2|kbBuffer~23      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 2.997      ; 3.674      ;
; 0.373  ; SBCTextDisplayRGB:io2|kbBuffer~53      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.014      ; 3.693      ;
; 0.381  ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[6]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.859      ; 2.546      ;
; 0.405  ; bufferedUART:io1|rxBuffer~27           ; bufferedUART:io1|dataOut[6]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 2.386      ; 2.597      ;
; 0.406  ; SBCTextDisplayRGB:io2|kbBuffer~20      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 2.662      ; 3.374      ;
; 0.409  ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.400      ; 2.115      ;
; 0.438  ; bufferedUART:io1|rxBuffer~80           ; bufferedUART:io1|dataOut[3]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 2.388      ; 2.632      ;
; 0.451  ; SBCTextDisplayRGB:io2|kbBuffer~41      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 2.650      ; 3.407      ;
; 0.468  ; SBCTextDisplayRGB:io2|kbBuffer~47      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.026      ; 3.800      ;
; 0.468  ; bufferedUART:io1|txByteSent            ; bufferedUART:io1|dataOut[1]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 2.411      ; 2.685      ;
; 0.475  ; bufferedUART:io1|rxBuffer~41           ; bufferedUART:io1|dataOut[4]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 2.397      ; 2.678      ;
; 0.485  ; bufferedUART:io1|rxBuffer~122          ; bufferedUART:io1|dataOut[5]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 2.374      ; 2.665      ;
; 0.499  ; n_RomActive                            ; n_RomActive                            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.000      ; 0.805      ;
; 0.517  ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[0] ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 2.490      ; 2.813      ;
; 0.517  ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[2] ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 2.490      ; 2.813      ;
; 0.517  ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[7] ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 2.490      ; 2.813      ;
; 0.517  ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[5] ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 2.490      ; 2.813      ;
; 0.517  ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[4] ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 2.490      ; 2.813      ;
; 0.517  ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[6] ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 2.490      ; 2.813      ;
; 0.517  ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[3] ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 2.490      ; 2.813      ;
; 0.532  ; SBCTextDisplayRGB:io2|kbBuffer~40      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.015      ; 3.853      ;
; 0.535  ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteWritten  ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 2.480      ; 2.821      ;
; 0.579  ; bufferedUART:io1|rxBuffer~91           ; bufferedUART:io1|dataOut[6]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 2.386      ; 2.771      ;
; 0.579  ; bufferedUART:io1|rxBuffer~56           ; bufferedUART:io1|dataOut[3]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 2.392      ; 2.777      ;
; 0.580  ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.400      ; 2.286      ;
; 0.587  ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.417      ; 2.310      ;
; 0.594  ; T80s:cpu1|T80:u0|DO[5]                 ; bufferedUART:io1|txByteLatch[5]        ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.099      ; 2.499      ;
; 0.599  ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.417      ; 2.322      ;
; 0.608  ; bufferedUART:io1|rxBuffer~104          ; bufferedUART:io1|dataOut[3]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 2.388      ; 2.802      ;
; 0.624  ; bufferedUART:io1|rxBuffer~140          ; bufferedUART:io1|dataOut[7]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 2.384      ; 2.814      ;
; 0.630  ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.417      ; 2.353      ;
; 0.645  ; bufferedUART:io1|rxBuffer~125          ; bufferedUART:io1|dataOut[0]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 2.397      ; 2.848      ;
; 0.665  ; bufferedUART:io1|rxBuffer~128          ; bufferedUART:io1|dataOut[3]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 2.397      ; 2.868      ;
; 0.671  ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|host_read_flag       ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.885      ; 5.362      ;
+--------+----------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                                               ;
+--------+----------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                                                                                                ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; -2.288 ; serialClkCount[15]                     ; serialClkCount[15]                                                                                                     ; serialClkCount[15] ; clk         ; 0.000        ; 2.737      ; 1.059      ;
; -1.788 ; serialClkCount[15]                     ; serialClkCount[15]                                                                                                     ; serialClkCount[15] ; clk         ; -0.500       ; 2.737      ; 1.059      ;
; -0.245 ; T80s:cpu1|T80:u0|A[2]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 1.772      ; 1.794      ;
; -0.222 ; T80s:cpu1|T80:u0|A[7]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg7 ; cpuClock           ; clk         ; 0.000        ; 1.772      ; 1.817      ;
; -0.177 ; T80s:cpu1|T80:u0|A[1]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 1.772      ; 1.862      ;
; 0.075  ; T80s:cpu1|T80:u0|A[6]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg6 ; cpuClock           ; clk         ; 0.000        ; 1.459      ; 1.801      ;
; 0.088  ; T80s:cpu1|T80:u0|A[3]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 1.459      ; 1.814      ;
; 0.160  ; T80s:cpu1|T80:u0|A[4]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 1.459      ; 1.886      ;
; 0.201  ; T80s:cpu1|T80:u0|A[7]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 1.782      ; 2.250      ;
; 0.205  ; T80s:cpu1|T80:u0|A[2]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 1.782      ; 2.254      ;
; 0.214  ; T80s:cpu1|T80:u0|A[1]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 1.760      ; 2.241      ;
; 0.230  ; T80s:cpu1|T80:u0|A[1]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 1.776      ; 2.273      ;
; 0.242  ; T80s:cpu1|T80:u0|A[1]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 1.779      ; 2.288      ;
; 0.249  ; T80s:cpu1|T80:u0|A[1]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 1.783      ; 2.299      ;
; 0.420  ; T80s:cpu1|IORQ_n                       ; SBCTextDisplayRGB:io2|func_reset                                                                                       ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 2.736      ; 3.766      ;
; 0.481  ; T80s:cpu1|T80:u0|A[3]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 1.449      ; 2.197      ;
; 0.494  ; T80s:cpu1|T80:u0|A[6]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 1.447      ; 2.208      ;
; 0.499  ; SBCTextDisplayRGB:io2|hActive          ; SBCTextDisplayRGB:io2|hActive                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|vActive          ; SBCTextDisplayRGB:io2|vActive                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[0]  ; SBCTextDisplayRGB:io2|kbWriteTimer[0]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[1]  ; SBCTextDisplayRGB:io2|kbWriteTimer[1]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[2]  ; SBCTextDisplayRGB:io2|kbWriteTimer[2]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[3]  ; SBCTextDisplayRGB:io2|kbWriteTimer[3]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[4]  ; SBCTextDisplayRGB:io2|kbWriteTimer[4]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[5]  ; SBCTextDisplayRGB:io2|kbWriteTimer[5]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[6]  ; SBCTextDisplayRGB:io2|kbWriteTimer[6]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[7]  ; SBCTextDisplayRGB:io2|kbWriteTimer[7]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[8]  ; SBCTextDisplayRGB:io2|kbWriteTimer[8]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[9]  ; SBCTextDisplayRGB:io2|kbWriteTimer[9]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[10] ; SBCTextDisplayRGB:io2|kbWriteTimer[10]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[11] ; SBCTextDisplayRGB:io2|kbWriteTimer[11]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[12] ; SBCTextDisplayRGB:io2|kbWriteTimer[12]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[13] ; SBCTextDisplayRGB:io2|kbWriteTimer[13]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[14] ; SBCTextDisplayRGB:io2|kbWriteTimer[14]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[15] ; SBCTextDisplayRGB:io2|kbWriteTimer[15]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[16] ; SBCTextDisplayRGB:io2|kbWriteTimer[16]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[17] ; SBCTextDisplayRGB:io2|kbWriteTimer[17]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[19] ; SBCTextDisplayRGB:io2|kbWriteTimer[19]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[20] ; SBCTextDisplayRGB:io2|kbWriteTimer[20]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[21] ; SBCTextDisplayRGB:io2|kbWriteTimer[21]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[22] ; SBCTextDisplayRGB:io2|kbWriteTimer[22]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[23] ; SBCTextDisplayRGB:io2|kbWriteTimer[23]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[24] ; SBCTextDisplayRGB:io2|kbWriteTimer[24]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[25] ; SBCTextDisplayRGB:io2|kbWriteTimer[25]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2ClkOut        ; SBCTextDisplayRGB:io2|ps2ClkOut                                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2ClkFiltered   ; SBCTextDisplayRGB:io2|ps2ClkFiltered                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2ClkCount[3]   ; SBCTextDisplayRGB:io2|ps2ClkCount[3]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2ClkCount[1]   ; SBCTextDisplayRGB:io2|ps2ClkCount[1]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2ClkCount[2]   ; SBCTextDisplayRGB:io2|ps2ClkCount[2]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2Shift         ; SBCTextDisplayRGB:io2|ps2Shift                                                                                         ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2Scroll        ; SBCTextDisplayRGB:io2|ps2Scroll                                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2Caps          ; SBCTextDisplayRGB:io2|ps2Caps                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2WriteByte2[3] ; SBCTextDisplayRGB:io2|ps2WriteByte2[3]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2Num           ; SBCTextDisplayRGB:io2|ps2Num                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWRParity       ; SBCTextDisplayRGB:io2|kbWRParity                                                                                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|n_kbWR           ; SBCTextDisplayRGB:io2|n_kbWR                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[18] ; SBCTextDisplayRGB:io2|kbWriteTimer[18]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2ClkCount[0]   ; SBCTextDisplayRGB:io2|ps2ClkCount[0]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbInPointer[0]   ; SBCTextDisplayRGB:io2|kbInPointer[0]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbInPointer[1]   ; SBCTextDisplayRGB:io2|kbInPointer[1]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbInPointer[2]   ; SBCTextDisplayRGB:io2|kbInPointer[2]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2Ctrl          ; SBCTextDisplayRGB:io2|ps2Ctrl                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; serialClkCount[4]                      ; serialClkCount[4]                                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|param4[0]        ; SBCTextDisplayRGB:io2|param4[0]                                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|param3[0]        ; SBCTextDisplayRGB:io2|param3[0]                                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|param2[0]        ; SBCTextDisplayRGB:io2|param2[0]                                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|param1[0]        ; SBCTextDisplayRGB:io2|param1[0]                                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|paramCount[0]    ; SBCTextDisplayRGB:io2|paramCount[0]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|cursorVert[2]    ; SBCTextDisplayRGB:io2|cursorVert[2]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|charScanLine[0]  ; SBCTextDisplayRGB:io2|charScanLine[0]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|charScanLine[1]  ; SBCTextDisplayRGB:io2|charScanLine[1]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|charScanLine[2]  ; SBCTextDisplayRGB:io2|charScanLine[2]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|charScanLine[3]  ; SBCTextDisplayRGB:io2|charScanLine[3]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|pixelCount[1]    ; SBCTextDisplayRGB:io2|pixelCount[1]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|dispWR           ; SBCTextDisplayRGB:io2|dispWR                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|cursorVert[3]    ; SBCTextDisplayRGB:io2|cursorVert[3]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|cursorVert[4]    ; SBCTextDisplayRGB:io2|cursorVert[4]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|paramCount[2]    ; SBCTextDisplayRGB:io2|paramCount[2]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|paramCount[1]    ; SBCTextDisplayRGB:io2|paramCount[1]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|attInverse       ; SBCTextDisplayRGB:io2|attInverse                                                                                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|attBold          ; SBCTextDisplayRGB:io2|attBold                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:io1|rxdFiltered           ; bufferedUART:io1|rxdFiltered                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.516  ; T80s:cpu1|T80:u0|A[6]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 1.463      ; 2.246      ;
; 0.517  ; T80s:cpu1|T80:u0|A[6]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 1.469      ; 2.253      ;
; 0.518  ; T80s:cpu1|T80:u0|A[6]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg6 ; cpuClock           ; clk         ; 0.000        ; 1.449      ; 2.234      ;
; 0.522  ; T80s:cpu1|T80:u0|A[6]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg6 ; cpuClock           ; clk         ; 0.000        ; 1.463      ; 2.252      ;
; 0.523  ; T80s:cpu1|T80:u0|A[3]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 1.463      ; 2.253      ;
; 0.526  ; T80s:cpu1|T80:u0|A[4]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 1.466      ; 2.259      ;
; 0.531  ; T80s:cpu1|T80:u0|A[3]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 1.466      ; 2.264      ;
; 0.538  ; T80s:cpu1|T80:u0|A[2]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 1.779      ; 2.584      ;
; 0.538  ; T80s:cpu1|T80:u0|A[5]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg5 ; cpuClock           ; clk         ; 0.000        ; 1.463      ; 2.268      ;
; 0.544  ; T80s:cpu1|T80:u0|A[3]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 1.470      ; 2.281      ;
; 0.546  ; T80s:cpu1|T80:u0|A[3]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 1.447      ; 2.260      ;
; 0.547  ; T80s:cpu1|T80:u0|A[6]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 1.466      ; 2.280      ;
; 0.551  ; T80s:cpu1|T80:u0|A[7]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 1.779      ; 2.597      ;
; 0.552  ; T80s:cpu1|T80:u0|A[2]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 1.776      ; 2.595      ;
; 0.553  ; T80s:cpu1|T80:u0|A[7]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg7 ; cpuClock           ; clk         ; 0.000        ; 1.776      ; 2.596      ;
; 0.554  ; T80s:cpu1|T80:u0|A[6]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 1.470      ; 2.291      ;
; 0.569  ; T80s:cpu1|T80:u0|A[7]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 1.783      ; 2.619      ;
; 0.578  ; T80s:cpu1|T80:u0|A[3]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 1.463      ; 2.308      ;
+--------+----------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'cpuClock'                                                                                                                                  ;
+-------+-------------------------------------------+--------------------------------+------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                        ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+--------------------------------+------------------+-------------+--------------+------------+------------+
; 0.499 ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TState[0]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|TState[2]                ; T80s:cpu1|T80:u0|TState[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TState[1]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|Alternate                ; T80s:cpu1|T80:u0|Alternate     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|R[7]                     ; T80s:cpu1|T80:u0|R[7]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|IntE_FF2                 ; T80s:cpu1|T80:u0|IntE_FF2      ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|BTR_r                    ; T80s:cpu1|T80:u0|BTR_r         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|Halt_FF                  ; T80s:cpu1|T80:u0|Halt_FF       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|MCycle[0]                ; T80s:cpu1|T80:u0|MCycle[0]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.568 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[3]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 4.085      ; 5.263      ;
; 0.740 ; T80s:cpu1|T80:u0|R[6]                     ; T80s:cpu1|T80:u0|R[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.046      ;
; 0.766 ; T80s:cpu1|T80:u0|ACC[7]                   ; T80s:cpu1|T80:u0|Ap[7]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.072      ;
; 0.876 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[2]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 4.085      ; 5.571      ;
; 0.877 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[1]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 4.085      ; 5.572      ;
; 0.910 ; T80s:cpu1|T80:u0|ACC[1]                   ; T80s:cpu1|T80:u0|Ap[1]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.216      ;
; 0.911 ; T80s:cpu1|T80:u0|ACC[5]                   ; T80s:cpu1|T80:u0|Ap[5]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.217      ;
; 0.911 ; T80s:cpu1|T80:u0|F[5]                     ; T80s:cpu1|T80:u0|Fp[5]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.217      ;
; 0.911 ; T80s:cpu1|T80:u0|Ap[3]                    ; T80s:cpu1|T80:u0|ACC[3]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.217      ;
; 0.912 ; T80s:cpu1|T80:u0|F[3]                     ; T80s:cpu1|T80:u0|Fp[3]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.218      ;
; 0.923 ; T80s:cpu1|T80:u0|ACC[4]                   ; T80s:cpu1|T80:u0|Ap[4]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.229      ;
; 0.970 ; T80s:cpu1|T80:u0|TState[2]                ; T80s:cpu1|T80:u0|TmpAddr[14]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.276      ;
; 0.977 ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|MREQ_n               ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.283      ;
; 0.994 ; T80s:cpu1|T80:u0|MCycle[2]                ; T80s:cpu1|T80:u0|MCycle[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.300      ;
; 1.001 ; T80s:cpu1|T80:u0|MCycle[1]                ; T80s:cpu1|T80:u0|MCycle[1]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.307      ;
; 1.068 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[3]            ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 4.085      ; 5.263      ;
; 1.138 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[3]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 4.085      ; 5.833      ;
; 1.159 ; T80s:cpu1|T80:u0|ACC[2]                   ; T80s:cpu1|T80:u0|Ap[2]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.001      ; 1.466      ;
; 1.165 ; T80s:cpu1|T80:u0|Ap[4]                    ; T80s:cpu1|T80:u0|ACC[4]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.471      ;
; 1.168 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[7]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 4.104      ; 5.882      ;
; 1.172 ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[1]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; T80s:cpu1|T80:u0|R[4]                     ; T80s:cpu1|T80:u0|R[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.478      ;
; 1.213 ; T80s:cpu1|T80:u0|Ap[2]                    ; T80s:cpu1|T80:u0|ACC[2]        ; cpuClock         ; cpuClock    ; 0.000        ; -0.001     ; 1.518      ;
; 1.218 ; T80s:cpu1|T80:u0|TState[2]                ; T80s:cpu1|MREQ_n               ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.524      ;
; 1.221 ; T80s:cpu1|T80:u0|R[5]                     ; T80s:cpu1|T80:u0|R[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.527      ;
; 1.226 ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[3]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; T80s:cpu1|T80:u0|Ap[7]                    ; T80s:cpu1|T80:u0|ACC[7]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.532      ;
; 1.227 ; T80s:cpu1|T80:u0|Ap[0]                    ; T80s:cpu1|T80:u0|ACC[0]        ; cpuClock         ; cpuClock    ; 0.000        ; -0.001     ; 1.532      ;
; 1.229 ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[0]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.535      ;
; 1.233 ; T80s:cpu1|T80:u0|ACC[0]                   ; T80s:cpu1|T80:u0|Ap[0]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.001      ; 1.540      ;
; 1.235 ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[2]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.541      ;
; 1.239 ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TmpAddr[14]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.545      ;
; 1.251 ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TState[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.557      ;
; 1.263 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[0]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 4.087      ; 5.960      ;
; 1.264 ; sd_controller:sd1|dout[5]                 ; T80s:cpu1|DI_Reg[5]            ; sdClock          ; cpuClock    ; 0.000        ; 0.987      ; 2.557      ;
; 1.283 ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TState[1]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.589      ;
; 1.376 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[2]            ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 4.085      ; 5.571      ;
; 1.377 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[1]            ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 4.085      ; 5.572      ;
; 1.445 ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TmpAddr[14]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.751      ;
; 1.446 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[1]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 4.085      ; 6.141      ;
; 1.447 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[2]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 4.085      ; 6.142      ;
; 1.448 ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TState[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.754      ;
; 1.453 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[5]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 4.095      ; 6.158      ;
; 1.463 ; T80s:cpu1|T80:u0|Ap[1]                    ; T80s:cpu1|T80:u0|ACC[1]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.769      ;
; 1.464 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[6]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 4.104      ; 6.178      ;
; 1.465 ; T80s:cpu1|T80:u0|ACC[3]                   ; T80s:cpu1|T80:u0|Ap[3]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.771      ;
; 1.484 ; T80s:cpu1|T80:u0|DO[7]                    ; T80s:cpu1|T80:u0|DO[7]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.790      ;
; 1.544 ; T80s:cpu1|T80:u0|IR[5]                    ; T80s:cpu1|T80:u0|XY_State[0]   ; cpuClock         ; cpuClock    ; 0.000        ; -0.009     ; 1.841      ;
; 1.552 ; T80s:cpu1|T80:u0|IR[5]                    ; T80s:cpu1|T80:u0|XY_State[1]   ; cpuClock         ; cpuClock    ; 0.000        ; -0.009     ; 1.849      ;
; 1.558 ; T80s:cpu1|T80:u0|Ap[6]                    ; T80s:cpu1|T80:u0|ACC[6]        ; cpuClock         ; cpuClock    ; 0.000        ; -0.001     ; 1.863      ;
; 1.584 ; T80s:cpu1|T80:u0|F[4]                     ; T80s:cpu1|T80:u0|Fp[4]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.002      ; 1.892      ;
; 1.593 ; T80s:cpu1|T80:u0|ACC[6]                   ; T80s:cpu1|T80:u0|Ap[6]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.001      ; 1.900      ;
; 1.635 ; sd_controller:sd1|dout[4]                 ; T80s:cpu1|DI_Reg[4]            ; sdClock          ; cpuClock    ; 0.000        ; 0.998      ; 2.939      ;
; 1.638 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[3]         ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 4.085      ; 5.833      ;
; 1.651 ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[2]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.957      ;
; 1.666 ; sd_controller:sd1|dout[6]                 ; T80s:cpu1|DI_Reg[6]            ; sdClock          ; cpuClock    ; 0.000        ; 0.996      ; 2.968      ;
; 1.668 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[7]            ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 4.104      ; 5.882      ;
; 1.670 ; T80s:cpu1|T80:u0|I[4]                     ; T80s:cpu1|T80:u0|A[12]         ; cpuClock         ; cpuClock    ; 0.000        ; -0.009     ; 1.967      ;
; 1.683 ; sd_controller:sd1|dout[3]                 ; T80s:cpu1|DI_Reg[3]            ; sdClock          ; cpuClock    ; 0.000        ; 0.995      ; 2.984      ;
; 1.689 ; T80s:cpu1|T80:u0|ACC[4]                   ; T80s:cpu1|T80:u0|ACC[4]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.995      ;
; 1.695 ; T80s:cpu1|T80:u0|Read_To_Reg_r[0]         ; T80s:cpu1|T80:u0|ACC[4]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.001      ; 2.002      ;
; 1.701 ; T80s:cpu1|T80:u0|R[5]                     ; T80s:cpu1|T80:u0|R[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.007      ;
; 1.705 ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[1]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.011      ;
; 1.706 ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.012      ;
; 1.715 ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[3]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.021      ;
; 1.734 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[7]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 4.104      ; 6.448      ;
; 1.737 ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[3]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.043      ;
; 1.744 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][3] ; T80s:cpu1|T80:u0|RegBusA_r[11] ; cpuClock         ; cpuClock    ; 0.000        ; 0.006      ; 2.056      ;
; 1.761 ; T80s:cpu1|T80:u0|R[4]                     ; T80s:cpu1|T80:u0|R[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.067      ;
; 1.763 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[0]            ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 4.087      ; 5.960      ;
; 1.776 ; T80s:cpu1|T80:u0|TmpAddr[3]               ; T80s:cpu1|T80:u0|PC[3]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.082      ;
; 1.791 ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[2]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.097      ;
; 1.797 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; T80s:cpu1|T80:u0|RegBusA_r[12] ; cpuClock         ; cpuClock    ; 0.000        ; 0.005      ; 2.108      ;
; 1.801 ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.107      ;
; 1.804 ; T80s:cpu1|T80:u0|Fp[0]                    ; T80s:cpu1|T80:u0|F[0]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.110      ;
; 1.823 ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.129      ;
; 1.830 ; T80s:cpu1|T80:u0|ACC[1]                   ; T80s:cpu1|T80:u0|I[1]          ; cpuClock         ; cpuClock    ; 0.000        ; -0.004     ; 2.132      ;
; 1.834 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[0]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 4.087      ; 6.531      ;
; 1.835 ; T80s:cpu1|T80:u0|Ap[5]                    ; T80s:cpu1|T80:u0|ACC[5]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.141      ;
; 1.846 ; T80s:cpu1|T80:u0|PC[0]                    ; T80s:cpu1|T80:u0|PC[0]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.152      ;
; 1.846 ; T80s:cpu1|T80:u0|Read_To_Reg_r[0]         ; T80s:cpu1|T80:u0|ACC[2]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.152      ;
; 1.847 ; T80s:cpu1|T80:u0|R[4]                     ; T80s:cpu1|T80:u0|R[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.153      ;
; 1.848 ; T80s:cpu1|T80:u0|Read_To_Reg_r[0]         ; T80s:cpu1|T80:u0|ACC[6]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.154      ;
; 1.849 ; T80s:cpu1|T80:u0|Read_To_Reg_r[0]         ; T80s:cpu1|T80:u0|ACC[0]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.155      ;
; 1.864 ; T80s:cpu1|T80:u0|ACC[0]                   ; T80s:cpu1|T80:u0|I[0]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.015      ; 2.185      ;
; 1.867 ; T80s:cpu1|T80:u0|F[1]                     ; T80s:cpu1|T80:u0|Fp[1]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.008      ; 2.181      ;
; 1.877 ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[3]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.183      ;
; 1.896 ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.202      ;
; 1.899 ; T80s:cpu1|T80:u0|IR[3]                    ; T80s:cpu1|T80:u0|Arith16_r     ; cpuClock         ; cpuClock    ; 0.000        ; -0.004     ; 2.201      ;
; 1.909 ; T80s:cpu1|T80:u0|DO[5]                    ; T80s:cpu1|T80:u0|DO[5]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.215      ;
; 1.912 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[7][7] ; T80s:cpu1|T80:u0|RegBusA_r[7]  ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.218      ;
+-------+-------------------------------------------+--------------------------------+------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'sdClock'                                                                                                                                                      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; sd_controller:sd1|return_state.read_block_wait  ; sd_controller:sd1|return_state.read_block_wait  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|state.write_block_byte        ; sd_controller:sd1|state.write_block_byte        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.cmd41            ; sd_controller:sd1|return_state.cmd41            ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.poll_cmd         ; sd_controller:sd1|return_state.poll_cmd         ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|sclk_sig                      ; sd_controller:sd1|sclk_sig                      ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|init_busy                     ; sd_controller:sd1|init_busy                     ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|block_start_ack               ; sd_controller:sd1|block_start_ack               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[0]                       ; sd_controller:sd1|dout[0]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[6]                       ; sd_controller:sd1|dout[6]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|block_busy                    ; sd_controller:sd1|block_busy                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[5]                       ; sd_controller:sd1|dout[5]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[4]                       ; sd_controller:sd1|dout[4]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.write_block_init ; sd_controller:sd1|return_state.write_block_init ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.cmd55            ; sd_controller:sd1|return_state.cmd55            ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|response_mode                 ; sd_controller:sd1|response_mode                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|state.send_cmd                ; sd_controller:sd1|state.send_cmd                ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[3]                       ; sd_controller:sd1|dout[3]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|sd_write_flag                 ; sd_controller:sd1|sd_write_flag                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[7]                       ; sd_controller:sd1|dout[7]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[1]                       ; sd_controller:sd1|dout[1]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[2]                       ; sd_controller:sd1|dout[2]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|led_on_count[0]               ; sd_controller:sd1|led_on_count[0]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|sdCS                          ; sd_controller:sd1|sdCS                          ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|cmd_out[45]                   ; sd_controller:sd1|cmd_out[45]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|cmd_out[47]                   ; sd_controller:sd1|cmd_out[47]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|cmd_mode                      ; sd_controller:sd1|cmd_mode                      ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.741 ; sd_controller:sd1|cmd_out[2]                    ; sd_controller:sd1|cmd_out[3]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.047      ;
; 0.744 ; sd_controller:sd1|cmd_out[5]                    ; sd_controller:sd1|cmd_out[6]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.050      ;
; 0.745 ; sd_controller:sd1|recv_data[4]                  ; sd_controller:sd1|recv_data[5]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.051      ;
; 0.749 ; sd_controller:sd1|recv_data[5]                  ; sd_controller:sd1|recv_data[6]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.055      ;
; 0.752 ; sd_controller:sd1|recv_data[2]                  ; sd_controller:sd1|recv_data[3]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.058      ;
; 0.860 ; sd_controller:sd1|cmd_out[52]                   ; sd_controller:sd1|cmd_out[53]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.166      ;
; 0.866 ; sd_controller:sd1|cmd_out[54]                   ; sd_controller:sd1|cmd_out[55]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.172      ;
; 0.868 ; sd_controller:sd1|cmd_out[48]                   ; sd_controller:sd1|cmd_out[49]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.174      ;
; 0.897 ; sd_controller:sd1|data_sig[3]                   ; sd_controller:sd1|data_sig[4]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.203      ;
; 0.897 ; sd_controller:sd1|cmd_out[15]                   ; sd_controller:sd1|cmd_out[16]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.203      ;
; 0.897 ; sd_controller:sd1|cmd_out[18]                   ; sd_controller:sd1|cmd_out[19]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.203      ;
; 0.898 ; sd_controller:sd1|data_sig[2]                   ; sd_controller:sd1|data_sig[3]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.204      ;
; 0.898 ; sd_controller:sd1|cmd_out[8]                    ; sd_controller:sd1|cmd_out[9]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.204      ;
; 0.899 ; sd_controller:sd1|cmd_out[20]                   ; sd_controller:sd1|cmd_out[21]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.205      ;
; 0.899 ; sd_controller:sd1|cmd_out[23]                   ; sd_controller:sd1|cmd_out[24]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.205      ;
; 0.900 ; sd_controller:sd1|cmd_out[22]                   ; sd_controller:sd1|cmd_out[23]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.206      ;
; 0.902 ; sd_controller:sd1|cmd_out[12]                   ; sd_controller:sd1|cmd_out[13]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.208      ;
; 0.903 ; sd_controller:sd1|cmd_out[34]                   ; sd_controller:sd1|cmd_out[35]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.209      ;
; 0.904 ; sd_controller:sd1|data_sig[1]                   ; sd_controller:sd1|data_sig[2]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.210      ;
; 0.904 ; sd_controller:sd1|cmd_out[10]                   ; sd_controller:sd1|cmd_out[11]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.210      ;
; 0.904 ; sd_controller:sd1|cmd_out[14]                   ; sd_controller:sd1|cmd_out[15]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.210      ;
; 0.904 ; sd_controller:sd1|cmd_out[28]                   ; sd_controller:sd1|cmd_out[29]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.210      ;
; 0.904 ; sd_controller:sd1|cmd_out[33]                   ; sd_controller:sd1|cmd_out[34]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.210      ;
; 0.905 ; sd_controller:sd1|cmd_out[32]                   ; sd_controller:sd1|cmd_out[33]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.211      ;
; 0.906 ; sd_controller:sd1|data_sig[5]                   ; sd_controller:sd1|data_sig[6]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.212      ;
; 0.906 ; sd_controller:sd1|cmd_out[27]                   ; sd_controller:sd1|cmd_out[28]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.212      ;
; 0.906 ; sd_controller:sd1|cmd_out[31]                   ; sd_controller:sd1|cmd_out[32]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.212      ;
; 1.038 ; sd_controller:sd1|return_state.cmd55            ; sd_controller:sd1|state.cmd55                   ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 1.345      ;
; 1.048 ; sd_controller:sd1|recv_data[3]                  ; sd_controller:sd1|recv_data[4]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.354      ;
; 1.065 ; sd_controller:sd1|return_state.cmd41            ; sd_controller:sd1|state.cmd41                   ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 1.372      ;
; 1.113 ; sd_controller:sd1|cmd_out[11]                   ; sd_controller:sd1|cmd_out[12]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.419      ;
; 1.119 ; sd_controller:sd1|cmd_out[21]                   ; sd_controller:sd1|cmd_out[22]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.425      ;
; 1.143 ; sd_controller:sd1|led_on_count[5]               ; sd_controller:sd1|led_on_count[5]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.449      ;
; 1.149 ; sd_controller:sd1|led_on_count[1]               ; sd_controller:sd1|led_on_count[1]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.455      ;
; 1.166 ; sd_controller:sd1|cmd_out[42]                   ; sd_controller:sd1|cmd_out[43]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.472      ;
; 1.168 ; sd_controller:sd1|return_state.rst              ; sd_controller:sd1|state.rst                     ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.474      ;
; 1.169 ; sd_controller:sd1|cmd_out[53]                   ; sd_controller:sd1|cmd_out[54]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.475      ;
; 1.172 ; sd_controller:sd1|cmd_out[49]                   ; sd_controller:sd1|cmd_out[50]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; sd_controller:sd1|recv_data[4]                  ; sd_controller:sd1|dout[4]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.478      ;
; 1.173 ; sd_controller:sd1|cmd_out[40]                   ; sd_controller:sd1|cmd_out[41]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.479      ;
; 1.173 ; sd_controller:sd1|cmd_out[51]                   ; sd_controller:sd1|cmd_out[52]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.479      ;
; 1.174 ; sd_controller:sd1|cmd_out[43]                   ; sd_controller:sd1|cmd_out[44]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.480      ;
; 1.174 ; sd_controller:sd1|recv_data[2]                  ; sd_controller:sd1|dout[2]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.480      ;
; 1.176 ; sd_controller:sd1|cmd_out[41]                   ; sd_controller:sd1|cmd_out[42]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.482      ;
; 1.187 ; sd_controller:sd1|recv_data[0]                  ; sd_controller:sd1|recv_data[1]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.493      ;
; 1.187 ; sd_controller:sd1|recv_data[0]                  ; sd_controller:sd1|dout[0]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.493      ;
; 1.190 ; sd_controller:sd1|cmd_out[13]                   ; sd_controller:sd1|cmd_out[14]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.496      ;
; 1.191 ; sd_controller:sd1|cmd_out[17]                   ; sd_controller:sd1|cmd_out[18]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.497      ;
; 1.192 ; sd_controller:sd1|cmd_out[7]                    ; sd_controller:sd1|cmd_out[8]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.498      ;
; 1.197 ; sd_controller:sd1|cmd_out[30]                   ; sd_controller:sd1|cmd_out[31]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.503      ;
; 1.197 ; sd_controller:sd1|cmd_out[38]                   ; sd_controller:sd1|cmd_out[39]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.503      ;
; 1.198 ; sd_controller:sd1|cmd_out[9]                    ; sd_controller:sd1|cmd_out[10]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.504      ;
; 1.198 ; sd_controller:sd1|cmd_out[19]                   ; sd_controller:sd1|cmd_out[20]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.504      ;
; 1.200 ; sd_controller:sd1|cmd_out[36]                   ; sd_controller:sd1|cmd_out[37]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.506      ;
; 1.205 ; sd_controller:sd1|cmd_out[25]                   ; sd_controller:sd1|cmd_out[26]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.511      ;
; 1.205 ; sd_controller:sd1|cmd_out[37]                   ; sd_controller:sd1|cmd_out[38]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.511      ;
; 1.206 ; sd_controller:sd1|cmd_out[26]                   ; sd_controller:sd1|cmd_out[27]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.512      ;
; 1.211 ; sd_controller:sd1|cmd_out[6]                    ; sd_controller:sd1|cmd_out[7]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.517      ;
; 1.212 ; sd_controller:sd1|cmd_out[50]                   ; sd_controller:sd1|cmd_out[51]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.518      ;
; 1.215 ; sd_controller:sd1|return_state.write_block_wait ; sd_controller:sd1|state.write_block_wait        ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 1.519      ;
; 1.217 ; sd_controller:sd1|cmd_out[39]                   ; sd_controller:sd1|cmd_out[40]                   ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 1.524      ;
; 1.221 ; sd_controller:sd1|recv_data[6]                  ; sd_controller:sd1|recv_data[7]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.527      ;
; 1.228 ; sd_controller:sd1|data_sig[0]                   ; sd_controller:sd1|data_sig[1]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.534      ;
; 1.232 ; sd_controller:sd1|led_on_count[2]               ; sd_controller:sd1|led_on_count[2]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.538      ;
; 1.233 ; sd_controller:sd1|led_on_count[4]               ; sd_controller:sd1|led_on_count[4]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.539      ;
; 1.244 ; sd_controller:sd1|data_sig[6]                   ; sd_controller:sd1|data_sig[7]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.550      ;
; 1.248 ; sd_controller:sd1|data_sig[4]                   ; sd_controller:sd1|data_sig[5]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.554      ;
; 1.250 ; sd_controller:sd1|state.write_block_init        ; sd_controller:sd1|state.write_block_data        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.556      ;
; 1.304 ; sd_controller:sd1|state.write_block_data        ; sd_controller:sd1|bit_counter[6]                ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 1.609      ;
; 1.330 ; sd_controller:sd1|led_on_count[3]               ; sd_controller:sd1|led_on_count[0]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.636      ;
; 1.332 ; sd_controller:sd1|state.receive_byte_wait       ; sd_controller:sd1|state.receive_byte_wait       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.638      ;
; 1.403 ; sd_controller:sd1|return_state.write_block_init ; sd_controller:sd1|state.write_block_init        ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 1.708      ;
; 1.411 ; sd_controller:sd1|state.read_block_cmd          ; sd_controller:sd1|block_busy                    ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 1.719      ;
; 1.415 ; sd_controller:sd1|return_state.poll_cmd         ; sd_controller:sd1|state.poll_cmd                ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 1.720      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'serialClkCount[15]'                                                                                                                                        ;
+-------+-----------------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+
; 0.499 ; bufferedUART:io1|rxBitCount[0]          ; bufferedUART:io1|rxBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxBitCount[1]          ; bufferedUART:io1|rxBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxBitCount[2]          ; bufferedUART:io1|rxBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxBitCount[3]          ; bufferedUART:io1|rxBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxState.dataBit        ; bufferedUART:io1|rxState.dataBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBitCount[0]          ; bufferedUART:io1|txBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBitCount[1]          ; bufferedUART:io1|txBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBitCount[2]          ; bufferedUART:io1|txBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBitCount[3]          ; bufferedUART:io1|txBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txState.dataBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txState.stopBit        ; bufferedUART:io1|txState.stopBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txByteSent             ; bufferedUART:io1|txByteSent             ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxState.idle           ; bufferedUART:io1|rxState.idle           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxState.stopBit        ; bufferedUART:io1|rxState.stopBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBuffer[7]            ; bufferedUART:io1|txBuffer[7]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txd                    ; bufferedUART:io1|txd                    ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.745 ; bufferedUART:io1|txBuffer[6]            ; bufferedUART:io1|txBuffer[5]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.051      ;
; 0.749 ; bufferedUART:io1|txBuffer[1]            ; bufferedUART:io1|txBuffer[0]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.055      ;
; 0.756 ; bufferedUART:io1|rxCurrentByteBuffer[3] ; bufferedUART:io1|rxCurrentByteBuffer[2] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.062      ;
; 0.756 ; bufferedUART:io1|rxCurrentByteBuffer[3] ; bufferedUART:io1|rxBuffer~72            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.062      ;
; 0.756 ; bufferedUART:io1|rxBitCount[1]          ; bufferedUART:io1|rxBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.062      ;
; 0.761 ; bufferedUART:io1|txClockCount[5]        ; bufferedUART:io1|txClockCount[5]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.067      ;
; 0.773 ; bufferedUART:io1|rxState.dataBit        ; bufferedUART:io1|rxBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.079      ;
; 0.791 ; bufferedUART:io1|rxInPointer[5]         ; bufferedUART:io1|rxInPointer[5]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.097      ;
; 0.908 ; bufferedUART:io1|rxCurrentByteBuffer[4] ; bufferedUART:io1|rxCurrentByteBuffer[3] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.214      ;
; 0.908 ; bufferedUART:io1|rxCurrentByteBuffer[2] ; bufferedUART:io1|rxCurrentByteBuffer[1] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.214      ;
; 0.915 ; bufferedUART:io1|txBuffer[2]            ; bufferedUART:io1|txBuffer[1]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.221      ;
; 1.003 ; bufferedUART:io1|txState.idle           ; bufferedUART:io1|txByteSent             ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.309      ;
; 1.071 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[7]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.635      ; 4.316      ;
; 1.072 ; bufferedUART:io1|rxClockCount[5]        ; bufferedUART:io1|rxClockCount[5]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.378      ;
; 1.171 ; bufferedUART:io1|rxClockCount[4]        ; bufferedUART:io1|rxClockCount[4]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.477      ;
; 1.173 ; bufferedUART:io1|txBuffer[3]            ; bufferedUART:io1|txBuffer[2]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.479      ;
; 1.177 ; bufferedUART:io1|rxClockCount[2]        ; bufferedUART:io1|rxClockCount[2]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.483      ;
; 1.186 ; bufferedUART:io1|txBitCount[0]          ; bufferedUART:io1|txBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.492      ;
; 1.200 ; bufferedUART:io1|rxState.dataBit        ; bufferedUART:io1|rxBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.506      ;
; 1.200 ; bufferedUART:io1|rxState.dataBit        ; bufferedUART:io1|rxBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.506      ;
; 1.202 ; bufferedUART:io1|rxState.dataBit        ; bufferedUART:io1|rxBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.508      ;
; 1.217 ; bufferedUART:io1|rxCurrentByteBuffer[5] ; bufferedUART:io1|rxCurrentByteBuffer[4] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.523      ;
; 1.220 ; bufferedUART:io1|txBuffer[5]            ; bufferedUART:io1|txBuffer[4]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.526      ;
; 1.223 ; bufferedUART:io1|rxInPointer[1]         ; bufferedUART:io1|rxInPointer[1]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.529      ;
; 1.224 ; bufferedUART:io1|txBuffer[4]            ; bufferedUART:io1|txBuffer[3]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.530      ;
; 1.226 ; bufferedUART:io1|rxInPointer[3]         ; bufferedUART:io1|rxInPointer[3]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.532      ;
; 1.230 ; bufferedUART:io1|rxClockCount[0]        ; bufferedUART:io1|rxClockCount[0]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.536      ;
; 1.231 ; bufferedUART:io1|rxCurrentByteBuffer[7] ; bufferedUART:io1|rxCurrentByteBuffer[6] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.537      ;
; 1.231 ; bufferedUART:io1|rxCurrentByteBuffer[7] ; bufferedUART:io1|rxBuffer~76            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.537      ;
; 1.233 ; bufferedUART:io1|txClockCount[4]        ; bufferedUART:io1|txClockCount[4]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.539      ;
; 1.240 ; bufferedUART:io1|rxBitCount[0]          ; bufferedUART:io1|rxBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.546      ;
; 1.246 ; bufferedUART:io1|rxClockCount[3]        ; bufferedUART:io1|rxClockCount[3]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.552      ;
; 1.246 ; bufferedUART:io1|rxBitCount[0]          ; bufferedUART:io1|rxBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.552      ;
; 1.256 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~139           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.654      ; 4.520      ;
; 1.256 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~133           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.654      ; 4.520      ;
; 1.256 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~138           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.654      ; 4.520      ;
; 1.256 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~137           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.654      ; 4.520      ;
; 1.256 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~136           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.654      ; 4.520      ;
; 1.256 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~140           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.654      ; 4.520      ;
; 1.256 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~134           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.654      ; 4.520      ;
; 1.256 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~135           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.654      ; 4.520      ;
; 1.261 ; bufferedUART:io1|rxInPointer[4]         ; bufferedUART:io1|rxInPointer[4]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.567      ;
; 1.271 ; bufferedUART:io1|rxInPointer[2]         ; bufferedUART:io1|rxInPointer[2]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.577      ;
; 1.275 ; bufferedUART:io1|rxInPointer[0]         ; bufferedUART:io1|rxInPointer[0]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.581      ;
; 1.318 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~19            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.654      ; 4.582      ;
; 1.318 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~13            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.654      ; 4.582      ;
; 1.318 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~16            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.654      ; 4.582      ;
; 1.318 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~14            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.654      ; 4.582      ;
; 1.353 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxInPointer[1]         ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.659      ; 4.622      ;
; 1.353 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxInPointer[2]         ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.659      ; 4.622      ;
; 1.353 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxInPointer[3]         ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.659      ; 4.622      ;
; 1.353 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxInPointer[4]         ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.659      ; 4.622      ;
; 1.353 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxInPointer[5]         ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.659      ; 4.622      ;
; 1.353 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxInPointer[0]         ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.659      ; 4.622      ;
; 1.407 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~74            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.659      ; 4.676      ;
; 1.414 ; bufferedUART:io1|rxCurrentByteBuffer[0] ; bufferedUART:io1|rxBuffer~69            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.720      ;
; 1.416 ; bufferedUART:io1|rxCurrentByteBuffer[0] ; bufferedUART:io1|rxBuffer~85            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.722      ;
; 1.417 ; bufferedUART:io1|rxCurrentByteBuffer[0] ; bufferedUART:io1|rxBuffer~21            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.723      ;
; 1.423 ; bufferedUART:io1|rxCurrentByteBuffer[3] ; bufferedUART:io1|rxBuffer~112           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.729      ;
; 1.427 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~51            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.663      ; 4.700      ;
; 1.427 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~45            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.663      ; 4.700      ;
; 1.427 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~50            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.663      ; 4.700      ;
; 1.427 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~48            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.663      ; 4.700      ;
; 1.427 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~47            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.663      ; 4.700      ;
; 1.434 ; bufferedUART:io1|txClockCount[3]        ; bufferedUART:io1|txClockCount[3]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.740      ;
; 1.438 ; bufferedUART:io1|rxCurrentByteBuffer[1] ; bufferedUART:io1|rxBuffer~110           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.744      ;
; 1.439 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~115           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.665      ; 4.714      ;
; 1.439 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~109           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.665      ; 4.714      ;
; 1.439 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~114           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.665      ; 4.714      ;
; 1.439 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~113           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.665      ; 4.714      ;
; 1.439 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~112           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.665      ; 4.714      ;
; 1.439 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~116           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.665      ; 4.714      ;
; 1.439 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~110           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.665      ; 4.714      ;
; 1.439 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~111           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.665      ; 4.714      ;
; 1.453 ; bufferedUART:io1|rxCurrentByteBuffer[7] ; bufferedUART:io1|rxBuffer~20            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.759      ;
; 1.453 ; bufferedUART:io1|rxCurrentByteBuffer[7] ; bufferedUART:io1|rxBuffer~116           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.759      ;
; 1.458 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~107           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.663      ; 4.731      ;
; 1.458 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~101           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.663      ; 4.731      ;
; 1.458 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~106           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.663      ; 4.731      ;
; 1.458 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~105           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.663      ; 4.731      ;
; 1.458 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~104           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.663      ; 4.731      ;
; 1.458 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~108           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.663      ; 4.731      ;
; 1.467 ; bufferedUART:io1|txClockCount[2]        ; bufferedUART:io1|txClockCount[2]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.773      ;
; 1.469 ; bufferedUART:io1|txBuffer[7]            ; bufferedUART:io1|txBuffer[6]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.775      ;
+-------+-----------------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'serialClkCount[15]'                                                                                                       ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                          ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+
; -5.101 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.480     ; 4.161      ;
; -5.101 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.480     ; 4.161      ;
; -5.101 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.480     ; 4.161      ;
; -5.101 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.480     ; 4.161      ;
; -5.101 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.480     ; 4.161      ;
; -5.101 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.480     ; 4.161      ;
; -5.101 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.480     ; 4.161      ;
; -5.092 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.480     ; 4.152      ;
; -5.092 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.480     ; 4.152      ;
; -5.092 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.480     ; 4.152      ;
; -5.092 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.480     ; 4.152      ;
; -5.081 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.478     ; 4.143      ;
; -5.081 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.478     ; 4.143      ;
; -5.081 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.478     ; 4.143      ;
; -5.035 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.465     ; 4.110      ;
; -5.035 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.465     ; 4.110      ;
; -5.035 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.465     ; 4.110      ;
; -5.035 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.465     ; 4.110      ;
; -5.035 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.465     ; 4.110      ;
; -5.035 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.465     ; 4.110      ;
; -5.019 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.465     ; 4.094      ;
; -5.019 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.465     ; 4.094      ;
; -5.019 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.465     ; 4.094      ;
; -5.019 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.465     ; 4.094      ;
; -5.019 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.465     ; 4.094      ;
; -5.019 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.465     ; 4.094      ;
; -5.019 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.465     ; 4.094      ;
; -5.010 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.465     ; 4.085      ;
; -5.010 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.465     ; 4.085      ;
; -5.010 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.465     ; 4.085      ;
; -5.010 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.465     ; 4.085      ;
; -4.999 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.463     ; 4.076      ;
; -4.999 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.463     ; 4.076      ;
; -4.999 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.463     ; 4.076      ;
; -4.953 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.450     ; 4.043      ;
; -4.953 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.450     ; 4.043      ;
; -4.953 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.450     ; 4.043      ;
; -4.953 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.450     ; 4.043      ;
; -4.953 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.450     ; 4.043      ;
; -4.953 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.450     ; 4.043      ;
; -4.952 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.464     ; 4.028      ;
; -4.952 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.464     ; 4.028      ;
; -4.952 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.464     ; 4.028      ;
; -4.952 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.464     ; 4.028      ;
; -4.952 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.464     ; 4.028      ;
; -4.952 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.464     ; 4.028      ;
; -4.952 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.464     ; 4.028      ;
; -4.870 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.449     ; 3.961      ;
; -4.870 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.449     ; 3.961      ;
; -4.870 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.449     ; 3.961      ;
; -4.870 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.449     ; 3.961      ;
; -4.870 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.449     ; 3.961      ;
; -4.870 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.449     ; 3.961      ;
; -4.870 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.449     ; 3.961      ;
; -4.855 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.464     ; 3.931      ;
; -4.855 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.464     ; 3.931      ;
; -4.855 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.464     ; 3.931      ;
; -4.855 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.464     ; 3.931      ;
; -4.855 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.464     ; 3.931      ;
; -4.855 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.464     ; 3.931      ;
; -4.855 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.464     ; 3.931      ;
; -4.846 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.464     ; 3.922      ;
; -4.846 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.464     ; 3.922      ;
; -4.846 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.464     ; 3.922      ;
; -4.846 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.464     ; 3.922      ;
; -4.835 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.462     ; 3.913      ;
; -4.835 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.462     ; 3.913      ;
; -4.835 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.462     ; 3.913      ;
; -4.789 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.449     ; 3.880      ;
; -4.789 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.449     ; 3.880      ;
; -4.789 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.449     ; 3.880      ;
; -4.789 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.449     ; 3.880      ;
; -4.789 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.449     ; 3.880      ;
; -4.789 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.449     ; 3.880      ;
; -4.706 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.448     ; 3.798      ;
; -4.706 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.448     ; 3.798      ;
; -4.706 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.448     ; 3.798      ;
; -4.706 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.448     ; 3.798      ;
; -4.706 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.448     ; 3.798      ;
; -4.706 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.448     ; 3.798      ;
; -4.706 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.448     ; 3.798      ;
; -4.501 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.824      ; 5.865      ;
; -4.501 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.824      ; 5.865      ;
; -4.501 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.824      ; 5.865      ;
; -4.501 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.824      ; 5.865      ;
; -4.501 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.824      ; 5.865      ;
; -4.501 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.824      ; 5.865      ;
; -4.501 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.824      ; 5.865      ;
; -4.492 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.824      ; 5.856      ;
; -4.492 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.824      ; 5.856      ;
; -4.492 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.824      ; 5.856      ;
; -4.492 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.824      ; 5.856      ;
; -4.481 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.826      ; 5.847      ;
; -4.481 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.826      ; 5.847      ;
; -4.481 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.826      ; 5.847      ;
; -4.453 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.248      ; 6.241      ;
; -4.453 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.248      ; 6.241      ;
; -4.453 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.248      ; 6.241      ;
; -4.453 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.248      ; 6.241      ;
; -4.453 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.248      ; 6.241      ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'sdClock'                                                                                                                  ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.508 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 2.549      ;
; -1.508 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 2.549      ;
; -1.508 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 2.549      ;
; -1.508 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 2.549      ;
; -1.508 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 2.549      ;
; -1.508 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 2.549      ;
; -1.508 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 2.549      ;
; -1.508 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 2.549      ;
; -1.388 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 2.429      ;
; -1.388 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 2.429      ;
; -1.388 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 2.429      ;
; -1.388 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 2.429      ;
; -1.388 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 2.429      ;
; -1.388 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 2.429      ;
; -1.388 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 2.429      ;
; -1.388 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 2.429      ;
; -1.301 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.341      ;
; -1.181 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.221      ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'T80s:cpu1|IORQ_n'                                                                                                                        ;
+--------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; -0.434 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read           ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 1.574      ; 2.548      ;
; -0.434 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write          ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 1.574      ; 2.548      ;
; -0.322 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read           ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 1.574      ; 2.436      ;
; -0.322 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write          ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 1.574      ; 2.436      ;
; 0.163  ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk          ; T80s:cpu1|IORQ_n ; 1.000        ; 0.770      ; 1.647      ;
; 0.163  ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk          ; T80s:cpu1|IORQ_n ; 1.000        ; 0.770      ; 1.647      ;
; 0.163  ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk          ; T80s:cpu1|IORQ_n ; 1.000        ; 0.770      ; 1.647      ;
+--------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'T80s:cpu1|IORQ_n'                                                                                                                         ;
+--------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; -0.829 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk          ; T80s:cpu1|IORQ_n ; 0.000        ; 2.170      ; 1.647      ;
; -0.829 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk          ; T80s:cpu1|IORQ_n ; 0.000        ; 2.170      ; 1.647      ;
; -0.829 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk          ; T80s:cpu1|IORQ_n ; 0.000        ; 2.170      ; 1.647      ;
; 0.600  ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read           ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 2.030      ; 2.436      ;
; 0.600  ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write          ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 2.030      ; 2.436      ;
; 0.712  ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read           ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 2.030      ; 2.548      ;
; 0.712  ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write          ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 2.030      ; 2.548      ;
+--------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'serialClkCount[15]'                                                                                                          ;
+-------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                          ; Launch Clock     ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+
; 1.203 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.649      ; 4.462      ;
; 1.203 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.649      ; 4.462      ;
; 1.203 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.649      ; 4.462      ;
; 1.203 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.649      ; 4.462      ;
; 1.203 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.649      ; 4.462      ;
; 1.203 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.649      ; 4.462      ;
; 1.203 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.649      ; 4.462      ;
; 1.286 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.648      ; 4.544      ;
; 1.286 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.648      ; 4.544      ;
; 1.286 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.648      ; 4.544      ;
; 1.286 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.648      ; 4.544      ;
; 1.286 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.648      ; 4.544      ;
; 1.286 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.648      ; 4.544      ;
; 1.332 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.635      ; 4.577      ;
; 1.332 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.635      ; 4.577      ;
; 1.332 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txByteSent      ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.635      ; 4.577      ;
; 1.343 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.633      ; 4.586      ;
; 1.343 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.633      ; 4.586      ;
; 1.343 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.633      ; 4.586      ;
; 1.343 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.633      ; 4.586      ;
; 1.352 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.633      ; 4.595      ;
; 1.352 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.633      ; 4.595      ;
; 1.352 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.633      ; 4.595      ;
; 1.352 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.633      ; 4.595      ;
; 1.352 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.633      ; 4.595      ;
; 1.352 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.633      ; 4.595      ;
; 1.352 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.633      ; 4.595      ;
; 1.703 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.649      ; 4.462      ;
; 1.703 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.649      ; 4.462      ;
; 1.703 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.649      ; 4.462      ;
; 1.703 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.649      ; 4.462      ;
; 1.703 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.649      ; 4.462      ;
; 1.703 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.649      ; 4.462      ;
; 1.703 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.649      ; 4.462      ;
; 1.786 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.648      ; 4.544      ;
; 1.786 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.648      ; 4.544      ;
; 1.786 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.648      ; 4.544      ;
; 1.786 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.648      ; 4.544      ;
; 1.786 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.648      ; 4.544      ;
; 1.786 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.648      ; 4.544      ;
; 1.832 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.635      ; 4.577      ;
; 1.832 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.635      ; 4.577      ;
; 1.832 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txByteSent      ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.635      ; 4.577      ;
; 1.843 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.633      ; 4.586      ;
; 1.843 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.633      ; 4.586      ;
; 1.843 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.633      ; 4.586      ;
; 1.843 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.633      ; 4.586      ;
; 1.852 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.633      ; 4.595      ;
; 1.852 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.633      ; 4.595      ;
; 1.852 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.633      ; 4.595      ;
; 1.852 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.633      ; 4.595      ;
; 1.852 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.633      ; 4.595      ;
; 1.852 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.633      ; 4.595      ;
; 1.852 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.633      ; 4.595      ;
; 3.899 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.264      ; 4.969      ;
; 3.899 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.264      ; 4.969      ;
; 3.899 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.264      ; 4.969      ;
; 3.899 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.264      ; 4.969      ;
; 3.899 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.264      ; 4.969      ;
; 3.899 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.264      ; 4.969      ;
; 3.899 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.264      ; 4.969      ;
; 3.982 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.263      ; 5.051      ;
; 3.982 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.263      ; 5.051      ;
; 3.982 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.263      ; 5.051      ;
; 3.982 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.263      ; 5.051      ;
; 3.982 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.263      ; 5.051      ;
; 3.982 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.263      ; 5.051      ;
; 4.028 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.250      ; 5.084      ;
; 4.028 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.250      ; 5.084      ;
; 4.028 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txByteSent      ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.250      ; 5.084      ;
; 4.039 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.248      ; 5.093      ;
; 4.039 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.248      ; 5.093      ;
; 4.039 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.248      ; 5.093      ;
; 4.039 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.248      ; 5.093      ;
; 4.048 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.248      ; 5.102      ;
; 4.048 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.248      ; 5.102      ;
; 4.048 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.248      ; 5.102      ;
; 4.048 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.248      ; 5.102      ;
; 4.048 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.248      ; 5.102      ;
; 4.048 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.248      ; 5.102      ;
; 4.048 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.248      ; 5.102      ;
; 4.296 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.840      ; 4.942      ;
; 4.296 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.840      ; 4.942      ;
; 4.296 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.840      ; 4.942      ;
; 4.296 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.840      ; 4.942      ;
; 4.296 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.840      ; 4.942      ;
; 4.296 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.840      ; 4.942      ;
; 4.296 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.840      ; 4.942      ;
; 4.379 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.839      ; 5.024      ;
; 4.379 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.839      ; 5.024      ;
; 4.379 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.839      ; 5.024      ;
; 4.379 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.839      ; 5.024      ;
; 4.379 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.839      ; 5.024      ;
; 4.379 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.839      ; 5.024      ;
; 4.387 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.577      ; 5.770      ;
; 4.387 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.577      ; 5.770      ;
; 4.387 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.577      ; 5.770      ;
; 4.387 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.577      ; 5.770      ;
; 4.387 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.577      ; 5.770      ;
; 4.387 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.577      ; 5.770      ;
+-------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'sdClock'                                                                                                                  ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 1.915 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 2.221      ;
; 2.035 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 2.341      ;
; 2.122 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 2.429      ;
; 2.122 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 2.429      ;
; 2.122 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 2.429      ;
; 2.122 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 2.429      ;
; 2.122 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 2.429      ;
; 2.122 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 2.429      ;
; 2.122 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 2.429      ;
; 2.122 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 2.429      ;
; 2.242 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 2.549      ;
; 2.242 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 2.549      ;
; 2.242 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 2.549      ;
; 2.242 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 2.549      ;
; 2.242 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 2.549      ;
; 2.242 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 2.549      ;
; 2.242 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 2.549      ;
; 2.242 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 2.549      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'T80s:cpu1|IORQ_n'                                                                                 ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+
; -2.989 ; -1.747       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|host_read_flag       ;
; -2.989 ; -1.747       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|host_read_flag       ;
; -2.159 ; -0.917       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[0]            ;
; -2.159 ; -0.917       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[0]            ;
; -2.159 ; -0.917       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[1]            ;
; -2.159 ; -0.917       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[1]            ;
; -2.159 ; -0.917       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[2]            ;
; -2.159 ; -0.917       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[2]            ;
; -2.159 ; -0.917       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[3]            ;
; -2.159 ; -0.917       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[3]            ;
; -2.159 ; -0.917       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[4]            ;
; -2.159 ; -0.917       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[4]            ;
; -2.159 ; -0.917       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[5]            ;
; -2.159 ; -0.917       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[5]            ;
; -2.159 ; -0.917       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[6]            ;
; -2.159 ; -0.917       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[6]            ;
; -2.159 ; -0.917       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[7]            ;
; -2.159 ; -0.917       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[7]            ;
; -2.159 ; -0.917       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[0]      ;
; -2.159 ; -0.917       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[0]      ;
; -2.159 ; -0.917       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[1]      ;
; -2.159 ; -0.917       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[1]      ;
; -2.159 ; -0.917       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[2]      ;
; -2.159 ; -0.917       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[2]      ;
; -2.159 ; -0.917       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[3]      ;
; -2.159 ; -0.917       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[3]      ;
; -2.159 ; -0.917       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[4]      ;
; -2.159 ; -0.917       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[4]      ;
; -2.159 ; -0.917       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[5]      ;
; -2.159 ; -0.917       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[5]      ;
; -2.142 ; -0.900       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[0]       ;
; -2.142 ; -0.900       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[0]       ;
; -2.142 ; -0.900       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[1]       ;
; -2.142 ; -0.900       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[1]       ;
; -2.142 ; -0.900       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[2]       ;
; -2.142 ; -0.900       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[2]       ;
; -2.142 ; -0.900       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[3]       ;
; -2.142 ; -0.900       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[3]       ;
; -2.142 ; -0.900       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[4]       ;
; -2.142 ; -0.900       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[4]       ;
; -2.142 ; -0.900       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[5]       ;
; -2.142 ; -0.900       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[5]       ;
; -2.142 ; -0.900       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[6]       ;
; -2.142 ; -0.900       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[6]       ;
; -2.142 ; -0.900       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[7]       ;
; -2.142 ; -0.900       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[7]       ;
; -2.142 ; -0.900       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[0] ;
; -2.142 ; -0.900       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[0] ;
; -2.142 ; -0.900       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[1] ;
; -2.142 ; -0.900       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[1] ;
; -2.142 ; -0.900       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[2] ;
; -2.142 ; -0.900       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[2] ;
; -1.747 ; -1.747       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; comb~8|combout                         ;
; -1.747 ; -1.747       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; comb~8|combout                         ;
; -1.747 ; -1.747       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd1|host_read_flag|clk                 ;
; -1.747 ; -1.747       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd1|host_read_flag|clk                 ;
; -1.532 ; -0.290       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[5]         ;
; -1.532 ; -0.290       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[5]         ;
; -1.532 ; -0.290       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[6]         ;
; -1.532 ; -0.290       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[6]         ;
; -1.532 ; -0.290       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[7]         ;
; -1.532 ; -0.290       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[7]         ;
; -1.532 ; -0.290       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[0]        ;
; -1.532 ; -0.290       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[0]        ;
; -1.532 ; -0.290       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[1]        ;
; -1.532 ; -0.290       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[1]        ;
; -1.532 ; -0.290       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[2]        ;
; -1.532 ; -0.290       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[2]        ;
; -1.532 ; -0.290       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[3]        ;
; -1.532 ; -0.290       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[3]        ;
; -1.532 ; -0.290       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[4]        ;
; -1.532 ; -0.290       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[4]        ;
; -1.532 ; -0.290       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[5]        ;
; -1.532 ; -0.290       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[5]        ;
; -1.532 ; -0.290       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[6]        ;
; -1.532 ; -0.290       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[6]        ;
; -1.532 ; -0.290       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[7]        ;
; -1.532 ; -0.290       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[7]        ;
; -1.532 ; -0.290       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteWritten         ;
; -1.532 ; -0.290       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteWritten         ;
; -1.398 ; -0.156       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[5]    ;
; -1.398 ; -0.156       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[5]    ;
; -1.398 ; -0.156       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[6]    ;
; -1.398 ; -0.156       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[6]    ;
; -1.398 ; -0.156       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[7]    ;
; -1.398 ; -0.156       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[7]    ;
; -1.398 ; -0.156       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[0] ;
; -1.398 ; -0.156       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[0] ;
; -1.398 ; -0.156       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[1] ;
; -1.398 ; -0.156       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[1] ;
; -1.398 ; -0.156       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[2] ;
; -1.398 ; -0.156       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[2] ;
; -1.398 ; -0.156       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[3] ;
; -1.398 ; -0.156       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[3] ;
; -1.398 ; -0.156       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[4] ;
; -1.398 ; -0.156       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[4] ;
; -1.398 ; -0.156       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[5] ;
; -1.398 ; -0.156       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[5] ;
; -1.398 ; -0.156       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[6] ;
; -1.398 ; -0.156       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[6] ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'cpuClock'                                                                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[0]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[0]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[1]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[1]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[2]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[2]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[3]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[3]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[4]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[4]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[5]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[5]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[6]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[6]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[7]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[7]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|IORQ_n              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|IORQ_n              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|MREQ_n              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|MREQ_n              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|RD_n                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|RD_n                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[0]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[0]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[1]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[1]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[2]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[2]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[3]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[3]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[4]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[4]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[5]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[5]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[6]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[6]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[7]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[7]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[0]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[0]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[10]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[10]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[11]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[11]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[12]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[12]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[13]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[13]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[14]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[14]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[15]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[15]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[1]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[1]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[2]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[2]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[3]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[3]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[4]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[4]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[5]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[5]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[6]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[6]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[7]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[7]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[8]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[8]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[9]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[9]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Alternate    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Alternate    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[0]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[0]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[1]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[1]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[2]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[2]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[3]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[3]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[4]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[4]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[5]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[5]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[6]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[6]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[7]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[7]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Arith16_r    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Arith16_r    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Auto_Wait_t1 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Auto_Wait_t1 ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'serialClkCount[15]'                                                                         ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~100  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~100  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~101  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~101  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~102  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~102  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~103  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~103  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~104  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~104  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~105  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~105  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~106  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~106  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~107  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~107  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~108  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~108  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~109  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~109  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~110  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~110  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~111  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~111  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~112  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~112  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~113  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~113  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~114  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~114  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~115  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~115  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~116  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~116  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~117  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~117  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~118  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~118  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~119  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~119  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~120  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~120  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~121  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~121  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~122  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~122  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~123  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~123  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~124  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~124  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~125  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~125  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~126  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~126  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~127  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~127  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~128  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~128  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~129  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~129  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~13   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~13   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~130  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~130  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~131  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~131  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~132  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~132  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~133  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~133  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~134  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~134  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~135  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~135  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~136  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~136  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~137  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~137  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~138  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~138  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~139  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~139  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~14   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~14   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~140  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~140  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~15   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~15   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~16   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~16   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~17   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~17   ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'sdClock'                                                                            ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[7]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|block_busy      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|block_busy      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|block_start_ack ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|block_start_ack ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[4] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[4] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[5] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[5] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[6] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[6] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[7] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[7] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[8] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[8] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[9] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[9] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_mode        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_mode        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[10]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[10]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[11]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[11]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[12]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[12]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[13]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[13]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[14]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[14]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[15]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[15]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[16]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[16]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[17]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[17]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[18]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[18]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[19]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[19]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[1]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[1]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[20]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[20]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[21]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[21]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[22]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[22]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[23]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[23]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[24]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[24]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[25]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[25]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[26]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[26]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[27]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[27]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[28]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[28]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[29]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[29]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[2]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[2]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[30]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[30]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[31]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[31]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[32]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[32]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[33]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[33]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[34]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[34]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[35]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[35]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[36]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[36]     ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; 10.427 ; 10.427 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; 8.490  ; 8.490  ; Rise       ; clk             ;
; ps2Data      ; clk        ; 6.187  ; 6.187  ; Rise       ; clk             ;
; rxd1         ; clk        ; 7.529  ; 7.529  ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; 7.869  ; 7.869  ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 7.105  ; 7.105  ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 7.869  ; 7.869  ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 7.505  ; 7.505  ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 7.315  ; 7.315  ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 7.456  ; 7.456  ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 7.240  ; 7.240  ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 6.126  ; 6.126  ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 6.357  ; 6.357  ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; 8.140  ; 8.140  ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; 9.169  ; 9.169  ; Rise       ; sdClock         ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; -5.285 ; -5.285 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; -5.855 ; -5.855 ; Rise       ; clk             ;
; ps2Data      ; clk        ; -5.921 ; -5.921 ; Rise       ; clk             ;
; rxd1         ; clk        ; -4.841 ; -4.841 ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; -5.124 ; -5.124 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; -6.268 ; -6.268 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; -7.034 ; -7.034 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; -6.668 ; -6.668 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; -6.479 ; -6.479 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; -6.616 ; -6.616 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; -6.071 ; -6.071 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; -5.124 ; -5.124 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; -5.525 ; -5.525 ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; -4.087 ; -4.087 ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; -4.189 ; -4.189 ; Rise       ; sdClock         ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                     ;
+------------------+--------------------+--------+--------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+--------+--------+------------+--------------------+
; n_ChipSS         ; T80s:cpu1|IORQ_n   ;        ; 6.620  ; Rise       ; T80s:cpu1|IORQ_n   ;
; n_ChipSS         ; T80s:cpu1|IORQ_n   ; 6.620  ;        ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 9.490  ; 9.490  ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 11.636 ; 11.636 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 11.061 ; 11.061 ; Fall       ; T80s:cpu1|IORQ_n   ;
; hSync            ; clk                ; 8.511  ; 8.511  ; Rise       ; clk                ;
; ioOut8[*]        ; clk                ; 10.336 ; 10.336 ; Rise       ; clk                ;
;  ioOut8[0]       ; clk                ; 9.869  ; 9.869  ; Rise       ; clk                ;
;  ioOut8[1]       ; clk                ; 9.689  ; 9.689  ; Rise       ; clk                ;
;  ioOut8[2]       ; clk                ; 10.336 ; 10.336 ; Rise       ; clk                ;
;  ioOut8[3]       ; clk                ; 9.783  ; 9.783  ; Rise       ; clk                ;
;  ioOut8[4]       ; clk                ; 9.882  ; 9.882  ; Rise       ; clk                ;
;  ioOut8[5]       ; clk                ; 9.904  ; 9.904  ; Rise       ; clk                ;
;  ioOut8[6]       ; clk                ; 9.415  ; 9.415  ; Rise       ; clk                ;
;  ioOut8[7]       ; clk                ; 9.632  ; 9.632  ; Rise       ; clk                ;
; ps2Clk           ; clk                ; 8.849  ; 8.849  ; Rise       ; clk                ;
; ps2Data          ; clk                ; 8.306  ; 8.306  ; Rise       ; clk                ;
; vSync            ; clk                ; 9.576  ; 9.576  ; Rise       ; clk                ;
; video            ; clk                ; 8.742  ; 8.742  ; Rise       ; clk                ;
; videoB0          ; clk                ; 8.096  ; 8.096  ; Rise       ; clk                ;
; videoB1          ; clk                ; 8.064  ; 8.064  ; Rise       ; clk                ;
; videoG0          ; clk                ; 8.458  ; 8.458  ; Rise       ; clk                ;
; videoG1          ; clk                ; 8.095  ; 8.095  ; Rise       ; clk                ;
; videoR0          ; clk                ; 8.513  ; 8.513  ; Rise       ; clk                ;
; videoR1          ; clk                ; 9.143  ; 9.143  ; Rise       ; clk                ;
; videoSync        ; clk                ; 11.459 ; 11.459 ; Rise       ; clk                ;
; rts1             ; clk                ; 7.718  ; 7.718  ; Fall       ; clk                ;
; n_ChipSS         ; cpuClock           ; 9.213  ; 9.213  ; Rise       ; cpuClock           ;
; n_sRamCS         ; cpuClock           ; 12.227 ; 12.227 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 14.373 ; 14.373 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 13.798 ; 13.798 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 11.559 ; 11.559 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 10.539 ; 10.539 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 7.221  ; 7.221  ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 7.154  ; 7.154  ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 8.059  ; 8.059  ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 10.049 ; 10.049 ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 10.282 ; 10.282 ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 8.972  ; 8.972  ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 8.883  ; 8.883  ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 11.559 ; 11.559 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 10.219 ; 10.219 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 11.057 ; 11.057 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 10.992 ; 10.992 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 10.433 ; 10.433 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 9.992  ; 9.992  ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 9.982  ; 9.982  ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 10.778 ; 10.778 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 11.130 ; 11.130 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 10.630 ; 10.630 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 10.567 ; 10.567 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 10.607 ; 10.607 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 9.846  ; 9.846  ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 11.130 ; 11.130 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 9.973  ; 9.973  ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 10.323 ; 10.323 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 10.442 ; 10.442 ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 8.275  ; 8.275  ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 9.798  ; 9.798  ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 11.764 ; 11.764 ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 8.666  ; 8.666  ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 7.644  ; 7.644  ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+--------+--------+------------+--------------------+


+-------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                             ;
+------------------+--------------------+--------+--------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+--------+--------+------------+--------------------+
; n_ChipSS         ; T80s:cpu1|IORQ_n   ;        ; 6.441  ; Rise       ; T80s:cpu1|IORQ_n   ;
; n_ChipSS         ; T80s:cpu1|IORQ_n   ; 6.441  ;        ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 9.490  ; 9.490  ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 11.636 ; 11.636 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 11.061 ; 11.061 ; Fall       ; T80s:cpu1|IORQ_n   ;
; hSync            ; clk                ; 8.511  ; 8.511  ; Rise       ; clk                ;
; ioOut8[*]        ; clk                ; 9.415  ; 9.415  ; Rise       ; clk                ;
;  ioOut8[0]       ; clk                ; 9.869  ; 9.869  ; Rise       ; clk                ;
;  ioOut8[1]       ; clk                ; 9.689  ; 9.689  ; Rise       ; clk                ;
;  ioOut8[2]       ; clk                ; 10.336 ; 10.336 ; Rise       ; clk                ;
;  ioOut8[3]       ; clk                ; 9.783  ; 9.783  ; Rise       ; clk                ;
;  ioOut8[4]       ; clk                ; 9.882  ; 9.882  ; Rise       ; clk                ;
;  ioOut8[5]       ; clk                ; 9.904  ; 9.904  ; Rise       ; clk                ;
;  ioOut8[6]       ; clk                ; 9.415  ; 9.415  ; Rise       ; clk                ;
;  ioOut8[7]       ; clk                ; 9.632  ; 9.632  ; Rise       ; clk                ;
; ps2Clk           ; clk                ; 8.849  ; 8.849  ; Rise       ; clk                ;
; ps2Data          ; clk                ; 8.306  ; 8.306  ; Rise       ; clk                ;
; vSync            ; clk                ; 9.576  ; 9.576  ; Rise       ; clk                ;
; video            ; clk                ; 8.742  ; 8.742  ; Rise       ; clk                ;
; videoB0          ; clk                ; 8.096  ; 8.096  ; Rise       ; clk                ;
; videoB1          ; clk                ; 8.064  ; 8.064  ; Rise       ; clk                ;
; videoG0          ; clk                ; 8.458  ; 8.458  ; Rise       ; clk                ;
; videoG1          ; clk                ; 8.095  ; 8.095  ; Rise       ; clk                ;
; videoR0          ; clk                ; 8.513  ; 8.513  ; Rise       ; clk                ;
; videoR1          ; clk                ; 9.143  ; 9.143  ; Rise       ; clk                ;
; videoSync        ; clk                ; 10.312 ; 10.312 ; Rise       ; clk                ;
; rts1             ; clk                ; 7.718  ; 7.718  ; Fall       ; clk                ;
; n_ChipSS         ; cpuClock           ; 7.820  ; 7.820  ; Rise       ; cpuClock           ;
; n_sRamCS         ; cpuClock           ; 11.152 ; 11.152 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 9.362  ; 9.362  ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 8.747  ; 8.747  ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 7.154  ; 7.154  ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 10.539 ; 10.539 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 7.221  ; 7.221  ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 7.154  ; 7.154  ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 8.059  ; 8.059  ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 10.049 ; 10.049 ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 10.282 ; 10.282 ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 8.972  ; 8.972  ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 8.883  ; 8.883  ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 11.559 ; 11.559 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 10.219 ; 10.219 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 11.057 ; 11.057 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 10.992 ; 10.992 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 10.433 ; 10.433 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 9.992  ; 9.992  ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 9.982  ; 9.982  ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 10.778 ; 10.778 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 9.846  ; 9.846  ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 10.630 ; 10.630 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 10.567 ; 10.567 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 10.607 ; 10.607 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 9.846  ; 9.846  ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 11.130 ; 11.130 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 9.973  ; 9.973  ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 10.323 ; 10.323 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 10.442 ; 10.442 ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 8.275  ; 8.275  ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 9.798  ; 9.798  ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 10.693 ; 10.693 ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 8.666  ; 8.666  ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 7.644  ; 7.644  ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+--------+--------+------------+--------------------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+--------------+------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 10.609 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 11.008 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 10.609 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 10.966 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 10.966 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 10.966 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 10.998 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 11.366 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 11.374 ;      ; Rise       ; cpuClock        ;
+--------------+------------+--------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 7.658 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 8.057 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 7.658 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 8.015 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 8.015 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 8.015 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 8.047 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 8.415 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 8.423 ;      ; Rise       ; cpuClock        ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 10.609    ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 11.008    ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 10.609    ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 10.966    ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 10.966    ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 10.966    ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 10.998    ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 11.366    ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 11.374    ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 7.658     ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 8.057     ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 7.658     ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 8.015     ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 8.015     ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 8.015     ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 8.047     ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 8.415     ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 8.423     ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------+
; Fast Model Setup Summary                    ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; clk                ; -5.385 ; -1580.266     ;
; cpuClock           ; -5.165 ; -1238.009     ;
; serialClkCount[15] ; -1.964 ; -284.955      ;
; sdClock            ; -1.738 ; -142.597      ;
; T80s:cpu1|IORQ_n   ; -1.685 ; -86.714       ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Fast Model Hold Summary                     ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; clk                ; -1.317 ; -21.946       ;
; T80s:cpu1|IORQ_n   ; -0.957 ; -1.933        ;
; cpuClock           ; -0.303 ; -1.576        ;
; serialClkCount[15] ; -0.143 ; -0.169        ;
; sdClock            ; 0.215  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Fast Model Recovery Summary                 ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; serialClkCount[15] ; -1.527 ; -40.312       ;
; T80s:cpu1|IORQ_n   ; -0.010 ; -0.020        ;
; sdClock            ; 0.017  ; 0.000         ;
+--------------------+--------+---------------+


+--------------------------------------------+
; Fast Model Removal Summary                 ;
+--------------------+-------+---------------+
; Clock              ; Slack ; End Point TNS ;
+--------------------+-------+---------------+
; serialClkCount[15] ; 0.041 ; 0.000         ;
; T80s:cpu1|IORQ_n   ; 0.358 ; 0.000         ;
; sdClock            ; 0.750 ; 0.000         ;
+--------------------+-------+---------------+


+---------------------------------------------+
; Fast Model Minimum Pulse Width Summary      ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; clk                ; -2.000 ; -2000.732     ;
; T80s:cpu1|IORQ_n   ; -1.168 ; -129.990      ;
; cpuClock           ; -0.500 ; -346.000      ;
; serialClkCount[15] ; -0.500 ; -178.000      ;
; sdClock            ; -0.500 ; -142.000      ;
+--------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                                                                                                           ;
+--------+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.385 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.033      ; 6.417      ;
; -5.346 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg10   ; clk          ; clk         ; 1.000        ; 0.029      ; 6.374      ;
; -5.345 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.033      ; 6.377      ;
; -5.323 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg9    ; clk          ; clk         ; 1.000        ; 0.029      ; 6.351      ;
; -5.323 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.029      ; 6.351      ;
; -5.323 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.043      ; 6.365      ;
; -5.321 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg9  ; clk          ; clk         ; 1.000        ; 0.033      ; 6.353      ;
; -5.320 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.033      ; 6.352      ;
; -5.318 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.033      ; 6.350      ;
; -5.316 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.029      ; 6.344      ;
; -5.304 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.043      ; 6.346      ;
; -5.302 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ; clk          ; clk         ; 1.000        ; 0.043      ; 6.344      ;
; -5.293 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.065      ; 6.357      ;
; -5.292 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.043      ; 6.334      ;
; -5.288 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.049      ; 6.336      ;
; -5.279 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.033      ; 6.311      ;
; -5.278 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg9  ; clk          ; clk         ; 1.000        ; 0.049      ; 6.326      ;
; -5.275 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.064      ; 6.338      ;
; -5.270 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.064      ; 6.333      ;
; -5.267 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.065      ; 6.331      ;
; -5.264 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.061      ; 6.324      ;
; -5.264 ; SBCTextDisplayRGB:io2|cursorVert[0]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.034      ; 6.297      ;
; -5.260 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg9    ; clk          ; clk         ; 1.000        ; 0.065      ; 6.324      ;
; -5.260 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg6    ; clk          ; clk         ; 1.000        ; 0.029      ; 6.288      ;
; -5.259 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.049      ; 6.307      ;
; -5.254 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.061      ; 6.314      ;
; -5.242 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.049      ; 6.290      ;
; -5.242 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg9  ; clk          ; clk         ; 1.000        ; 0.064      ; 6.305      ;
; -5.241 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.043      ; 6.283      ;
; -5.240 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg10   ; clk          ; clk         ; 1.000        ; 0.029      ; 6.268      ;
; -5.239 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.033      ; 6.271      ;
; -5.226 ; SBCTextDisplayRGB:io2|cursorVert[1]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.034      ; 6.259      ;
; -5.225 ; SBCTextDisplayRGB:io2|cursorVert[0]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg10   ; clk          ; clk         ; 1.000        ; 0.030      ; 6.254      ;
; -5.224 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg4  ; clk          ; clk         ; 1.000        ; 0.033      ; 6.256      ;
; -5.224 ; SBCTextDisplayRGB:io2|cursorVert[0]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.034      ; 6.257      ;
; -5.217 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg9    ; clk          ; clk         ; 1.000        ; 0.029      ; 6.245      ;
; -5.217 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.029      ; 6.245      ;
; -5.217 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.043      ; 6.259      ;
; -5.215 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg9  ; clk          ; clk         ; 1.000        ; 0.033      ; 6.247      ;
; -5.214 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.033      ; 6.246      ;
; -5.213 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg4    ; clk          ; clk         ; 1.000        ; 0.029      ; 6.241      ;
; -5.213 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ; clk          ; clk         ; 1.000        ; 0.033      ; 6.245      ;
; -5.212 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.033      ; 6.244      ;
; -5.210 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.029      ; 6.238      ;
; -5.208 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg8  ; clk          ; clk         ; 1.000        ; 0.033      ; 6.240      ;
; -5.204 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6    ; clk          ; clk         ; 1.000        ; 0.053      ; 6.256      ;
; -5.202 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg8    ; clk          ; clk         ; 1.000        ; 0.029      ; 6.230      ;
; -5.202 ; SBCTextDisplayRGB:io2|cursorVert[0]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg9    ; clk          ; clk         ; 1.000        ; 0.030      ; 6.231      ;
; -5.202 ; SBCTextDisplayRGB:io2|cursorVert[0]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.030      ; 6.231      ;
; -5.202 ; SBCTextDisplayRGB:io2|cursorVert[0]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.044      ; 6.245      ;
; -5.200 ; SBCTextDisplayRGB:io2|cursorVert[0]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg9  ; clk          ; clk         ; 1.000        ; 0.034      ; 6.233      ;
; -5.199 ; SBCTextDisplayRGB:io2|cursorVert[0]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.034      ; 6.232      ;
; -5.198 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.043      ; 6.240      ;
; -5.197 ; SBCTextDisplayRGB:io2|cursorVert[0]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.034      ; 6.230      ;
; -5.196 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ; clk          ; clk         ; 1.000        ; 0.043      ; 6.238      ;
; -5.195 ; SBCTextDisplayRGB:io2|cursorVert[0]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.030      ; 6.224      ;
; -5.192 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6    ; clk          ; clk         ; 1.000        ; 0.065      ; 6.256      ;
; -5.192 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ; clk          ; clk         ; 1.000        ; 0.043      ; 6.234      ;
; -5.190 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.043      ; 6.232      ;
; -5.187 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.064      ; 6.250      ;
; -5.187 ; SBCTextDisplayRGB:io2|cursorVert[2]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.035      ; 6.221      ;
; -5.187 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.065      ; 6.251      ;
; -5.187 ; SBCTextDisplayRGB:io2|cursorVert[1]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg10   ; clk          ; clk         ; 1.000        ; 0.030      ; 6.216      ;
; -5.186 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.043      ; 6.228      ;
; -5.186 ; SBCTextDisplayRGB:io2|cursorVert[1]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.034      ; 6.219      ;
; -5.183 ; SBCTextDisplayRGB:io2|cursorVert[0]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.044      ; 6.226      ;
; -5.182 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.049      ; 6.230      ;
; -5.181 ; SBCTextDisplayRGB:io2|cursorVert[0]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ; clk          ; clk         ; 1.000        ; 0.044      ; 6.224      ;
; -5.172 ; SBCTextDisplayRGB:io2|cursorVert[0]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.066      ; 6.237      ;
; -5.172 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg9  ; clk          ; clk         ; 1.000        ; 0.049      ; 6.220      ;
; -5.171 ; SBCTextDisplayRGB:io2|cursorVert[0]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.044      ; 6.214      ;
; -5.169 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.064      ; 6.232      ;
; -5.167 ; SBCTextDisplayRGB:io2|cursorVert[0]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.050      ; 6.216      ;
; -5.164 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.064      ; 6.227      ;
; -5.164 ; SBCTextDisplayRGB:io2|cursorVert[1]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg9    ; clk          ; clk         ; 1.000        ; 0.030      ; 6.193      ;
; -5.164 ; SBCTextDisplayRGB:io2|cursorVert[1]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.030      ; 6.193      ;
; -5.164 ; SBCTextDisplayRGB:io2|cursorVert[1]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.044      ; 6.207      ;
; -5.162 ; SBCTextDisplayRGB:io2|cursorVert[1]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg9  ; clk          ; clk         ; 1.000        ; 0.034      ; 6.195      ;
; -5.161 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.049      ; 6.209      ;
; -5.161 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.065      ; 6.225      ;
; -5.161 ; SBCTextDisplayRGB:io2|cursorVert[1]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.034      ; 6.194      ;
; -5.159 ; SBCTextDisplayRGB:io2|cursorVert[1]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.034      ; 6.192      ;
; -5.158 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.061      ; 6.218      ;
; -5.157 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10   ; clk          ; clk         ; 1.000        ; 0.053      ; 6.209      ;
; -5.157 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ; clk          ; clk         ; 1.000        ; 0.043      ; 6.199      ;
; -5.157 ; SBCTextDisplayRGB:io2|cursorVert[0]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg9  ; clk          ; clk         ; 1.000        ; 0.050      ; 6.206      ;
; -5.157 ; SBCTextDisplayRGB:io2|cursorVert[1]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.030      ; 6.186      ;
; -5.154 ; SBCTextDisplayRGB:io2|cursorVert[0]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.065      ; 6.218      ;
; -5.154 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg9    ; clk          ; clk         ; 1.000        ; 0.065      ; 6.218      ;
; -5.154 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg6    ; clk          ; clk         ; 1.000        ; 0.029      ; 6.182      ;
; -5.153 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.049      ; 6.201      ;
; -5.151 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.053      ; 6.203      ;
; -5.151 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg10   ; clk          ; clk         ; 1.000        ; 0.039      ; 6.189      ;
; -5.150 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg8  ; clk          ; clk         ; 1.000        ; 0.049      ; 6.198      ;
; -5.150 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.043      ; 6.192      ;
; -5.149 ; SBCTextDisplayRGB:io2|cursorVert[0]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.065      ; 6.213      ;
; -5.148 ; SBCTextDisplayRGB:io2|cursorVert[2]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg10   ; clk          ; clk         ; 1.000        ; 0.031      ; 6.178      ;
; -5.148 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.061      ; 6.208      ;
; -5.147 ; SBCTextDisplayRGB:io2|cursorVert[2]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.035      ; 6.181      ;
; -5.146 ; SBCTextDisplayRGB:io2|cursorVert[0]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.066      ; 6.211      ;
+--------+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'cpuClock'                                                                                                                          ;
+--------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.165 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 6.189      ;
; -5.159 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 6.183      ;
; -5.123 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.032     ; 6.123      ;
; -5.122 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 6.148      ;
; -5.117 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.032     ; 6.117      ;
; -5.117 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 6.143      ;
; -5.116 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 6.142      ;
; -5.111 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 6.137      ;
; -5.075 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 6.101      ;
; -5.065 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 6.103      ;
; -5.037 ; T80s:cpu1|T80:u0|IR[0]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 6.061      ;
; -5.034 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 6.057      ;
; -5.033 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 6.056      ;
; -5.033 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.030     ; 6.035      ;
; -5.032 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.004     ; 6.060      ;
; -5.031 ; T80s:cpu1|T80:u0|IR[0]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 6.055      ;
; -5.027 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.004     ; 6.055      ;
; -5.023 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 6.046      ;
; -5.023 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.018     ; 6.037      ;
; -5.022 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 6.062      ;
; -5.021 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 6.057      ;
; -5.018 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.007     ; 6.043      ;
; -5.017 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 6.057      ;
; -5.012 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.007     ; 6.037      ;
; -5.005 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.023     ; 6.014      ;
; -4.999 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.023     ; 6.008      ;
; -4.992 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.033     ; 5.991      ;
; -4.991 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.007     ; 6.016      ;
; -4.991 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.033     ; 5.990      ;
; -4.990 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.007     ; 6.015      ;
; -4.987 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 6.010      ;
; -4.986 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.007     ; 6.011      ;
; -4.985 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.007     ; 6.010      ;
; -4.983 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 6.019      ;
; -4.981 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.033     ; 5.980      ;
; -4.980 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.007     ; 6.005      ;
; -4.979 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.020     ; 5.991      ;
; -4.979 ; T80s:cpu1|T80:u0|IR[7]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.022     ; 5.989      ;
; -4.978 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 6.016      ;
; -4.975 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.007     ; 6.000      ;
; -4.973 ; T80s:cpu1|T80:u0|IR[7]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.022     ; 5.983      ;
; -4.973 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 6.011      ;
; -4.968 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.007     ; 5.993      ;
; -4.962 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.007     ; 5.987      ;
; -4.951 ; T80s:cpu1|T80:u0|IR[5]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.018     ; 5.965      ;
; -4.947 ; T80s:cpu1|T80:u0|IR[0]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 5.973      ;
; -4.945 ; T80s:cpu1|T80:u0|IR[5]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.018     ; 5.959      ;
; -4.945 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.033     ; 5.944      ;
; -4.944 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.007     ; 5.969      ;
; -4.943 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.023     ; 5.952      ;
; -4.941 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.020     ; 5.953      ;
; -4.940 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 5.978      ;
; -4.939 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.007     ; 5.964      ;
; -4.938 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.007     ; 5.963      ;
; -4.937 ; T80s:cpu1|T80:u0|IR[0]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 5.975      ;
; -4.937 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.023     ; 5.946      ;
; -4.935 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 5.973      ;
; -4.934 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 5.957      ;
; -4.932 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 5.955      ;
; -4.932 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.007     ; 5.957      ;
; -4.930 ; T80s:cpu1|T80:u0|IR[6]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.022     ; 5.940      ;
; -4.928 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.005     ; 5.955      ;
; -4.924 ; T80s:cpu1|T80:u0|IR[6]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.022     ; 5.934      ;
; -4.924 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 5.948      ;
; -4.918 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 5.942      ;
; -4.918 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 5.957      ;
; -4.915 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.021     ; 5.926      ;
; -4.914 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 5.950      ;
; -4.906 ; T80s:cpu1|T80:u0|IR[0]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 5.929      ;
; -4.905 ; T80s:cpu1|T80:u0|IR[0]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 5.928      ;
; -4.905 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 5.928      ;
; -4.902 ; T80s:cpu1|T80:u0|IR[0]     ; T80s:cpu1|T80:u0|A[1]                     ; cpuClock     ; cpuClock    ; 1.000        ; -1.265     ; 4.669      ;
; -4.896 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.016      ; 5.944      ;
; -4.895 ; T80s:cpu1|T80:u0|IR[0]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 5.918      ;
; -4.893 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.016      ; 5.941      ;
; -4.893 ; T80s:cpu1|T80:u0|IR[0]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 5.929      ;
; -4.892 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.033     ; 5.891      ;
; -4.891 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.007     ; 5.916      ;
; -4.890 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.033     ; 5.889      ;
; -4.889 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.007     ; 5.914      ;
; -4.889 ; T80s:cpu1|T80:u0|IR[7]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.020     ; 5.901      ;
; -4.887 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 5.911      ;
; -4.886 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 5.910      ;
; -4.886 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.007     ; 5.911      ;
; -4.884 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.007     ; 5.909      ;
; -4.879 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.023     ; 5.888      ;
; -4.879 ; T80s:cpu1|T80:u0|IR[7]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 5.903      ;
; -4.878 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.005     ; 5.905      ;
; -4.876 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 5.900      ;
; -4.874 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 5.911      ;
; -4.874 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.024     ; 5.882      ;
; -4.873 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.023     ; 5.882      ;
; -4.873 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.024     ; 5.881      ;
; -4.872 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.020     ; 5.884      ;
; -4.871 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 5.909      ;
; -4.868 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 5.907      ;
; -4.866 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 5.904      ;
; -4.863 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.024     ; 5.871      ;
; -4.861 ; T80s:cpu1|T80:u0|IR[5]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.016     ; 5.877      ;
; -4.861 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.011     ; 5.882      ;
+--------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'serialClkCount[15]'                                                                                                                 ;
+--------+------------------------+-----------------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                                 ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-----------------------------------------+--------------+--------------------+--------------+------------+------------+
; -1.964 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~49            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.512     ; 1.984      ;
; -1.964 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~52            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.512     ; 1.984      ;
; -1.964 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~46            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.512     ; 1.984      ;
; -1.929 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~69            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.509     ; 1.952      ;
; -1.929 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~72            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.509     ; 1.952      ;
; -1.929 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~76            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.509     ; 1.952      ;
; -1.929 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~70            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.509     ; 1.952      ;
; -1.923 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~75            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.508     ; 1.947      ;
; -1.922 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~92            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.507     ; 1.947      ;
; -1.904 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~73            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.517     ; 1.919      ;
; -1.904 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~71            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.517     ; 1.919      ;
; -1.899 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~102           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.508     ; 1.923      ;
; -1.899 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~103           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.508     ; 1.923      ;
; -1.868 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxCurrentByteBuffer[7] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.509     ; 1.891      ;
; -1.868 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxCurrentByteBuffer[6] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.509     ; 1.891      ;
; -1.868 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxCurrentByteBuffer[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.509     ; 1.891      ;
; -1.868 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxCurrentByteBuffer[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.509     ; 1.891      ;
; -1.868 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxCurrentByteBuffer[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.509     ; 1.891      ;
; -1.868 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxCurrentByteBuffer[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.509     ; 1.891      ;
; -1.868 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxCurrentByteBuffer[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.509     ; 1.891      ;
; -1.868 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxCurrentByteBuffer[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.509     ; 1.891      ;
; -1.842 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~49            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.496     ; 1.878      ;
; -1.842 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~52            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.496     ; 1.878      ;
; -1.842 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~46            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.496     ; 1.878      ;
; -1.825 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~49            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.496     ; 1.861      ;
; -1.825 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~52            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.496     ; 1.861      ;
; -1.825 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~46            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.496     ; 1.861      ;
; -1.807 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~69            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.493     ; 1.846      ;
; -1.807 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~72            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.493     ; 1.846      ;
; -1.807 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~76            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.493     ; 1.846      ;
; -1.807 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~70            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.493     ; 1.846      ;
; -1.802 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~115           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.509     ; 1.825      ;
; -1.802 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~109           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.509     ; 1.825      ;
; -1.802 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~114           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.509     ; 1.825      ;
; -1.802 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~113           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.509     ; 1.825      ;
; -1.802 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~112           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.509     ; 1.825      ;
; -1.802 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~116           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.509     ; 1.825      ;
; -1.802 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~110           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.509     ; 1.825      ;
; -1.802 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~111           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.509     ; 1.825      ;
; -1.801 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~75            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.492     ; 1.841      ;
; -1.800 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~92            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.491     ; 1.841      ;
; -1.793 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~17            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.509     ; 1.816      ;
; -1.793 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~20            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.509     ; 1.816      ;
; -1.793 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~15            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.509     ; 1.816      ;
; -1.792 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~67            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.512     ; 1.812      ;
; -1.792 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~61            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.512     ; 1.812      ;
; -1.792 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~66            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.512     ; 1.812      ;
; -1.792 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~65            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.512     ; 1.812      ;
; -1.792 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~64            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.512     ; 1.812      ;
; -1.792 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~68            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.512     ; 1.812      ;
; -1.792 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~62            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.512     ; 1.812      ;
; -1.792 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~63            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.512     ; 1.812      ;
; -1.791 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~139           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.520     ; 1.803      ;
; -1.791 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~133           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.520     ; 1.803      ;
; -1.791 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~138           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.520     ; 1.803      ;
; -1.791 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~137           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.520     ; 1.803      ;
; -1.791 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~136           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.520     ; 1.803      ;
; -1.791 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~140           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.520     ; 1.803      ;
; -1.791 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~134           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.520     ; 1.803      ;
; -1.791 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~135           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.520     ; 1.803      ;
; -1.790 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~69            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.493     ; 1.829      ;
; -1.790 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~72            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.493     ; 1.829      ;
; -1.790 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~76            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.493     ; 1.829      ;
; -1.790 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~70            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.493     ; 1.829      ;
; -1.784 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~75            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.492     ; 1.824      ;
; -1.783 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~92            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.491     ; 1.824      ;
; -1.782 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~18            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.526     ; 1.788      ;
; -1.782 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~73            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.501     ; 1.813      ;
; -1.782 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~71            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.501     ; 1.813      ;
; -1.781 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~59            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.516     ; 1.797      ;
; -1.781 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~53            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.516     ; 1.797      ;
; -1.781 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~58            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.516     ; 1.797      ;
; -1.781 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~57            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.516     ; 1.797      ;
; -1.781 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~56            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.516     ; 1.797      ;
; -1.781 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~60            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.516     ; 1.797      ;
; -1.781 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~54            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.516     ; 1.797      ;
; -1.781 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~55            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.516     ; 1.797      ;
; -1.780 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~35            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.521     ; 1.791      ;
; -1.780 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~29            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.521     ; 1.791      ;
; -1.780 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~34            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.521     ; 1.791      ;
; -1.780 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~33            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.521     ; 1.791      ;
; -1.780 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~32            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.521     ; 1.791      ;
; -1.780 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~36            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.521     ; 1.791      ;
; -1.780 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~30            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.521     ; 1.791      ;
; -1.780 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~31            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.521     ; 1.791      ;
; -1.778 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~83            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.511     ; 1.799      ;
; -1.778 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~131           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.520     ; 1.790      ;
; -1.778 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~77            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.511     ; 1.799      ;
; -1.778 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~82            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.511     ; 1.799      ;
; -1.778 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~81            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.511     ; 1.799      ;
; -1.778 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~80            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.511     ; 1.799      ;
; -1.778 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~84            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.511     ; 1.799      ;
; -1.778 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~132           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.520     ; 1.790      ;
; -1.778 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~78            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.511     ; 1.799      ;
; -1.778 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~126           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.520     ; 1.790      ;
; -1.778 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~79            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.511     ; 1.799      ;
; -1.777 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~102           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.492     ; 1.817      ;
; -1.777 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~103           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.492     ; 1.817      ;
; -1.776 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~51            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.511     ; 1.797      ;
; -1.776 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~45            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.511     ; 1.797      ;
+--------+------------------------+-----------------------------------------+--------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'sdClock'                                                                                                                                            ;
+--------+-----------------------------------+-------------------------------------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                         ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-------------------------------------------------+------------------+-------------+--------------+------------+------------+
; -1.738 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[0]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.609     ; 1.661      ;
; -1.738 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[2]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.609     ; 1.661      ;
; -1.693 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[1]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.616     ; 1.609      ;
; -1.693 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[2]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.616     ; 1.609      ;
; -1.693 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[3]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.616     ; 1.609      ;
; -1.693 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[4]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.616     ; 1.609      ;
; -1.693 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[5]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.616     ; 1.609      ;
; -1.693 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[6]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.616     ; 1.609      ;
; -1.693 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[7]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.616     ; 1.609      ;
; -1.692 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[0]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.614     ; 1.610      ;
; -1.692 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[2]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.614     ; 1.610      ;
; -1.683 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.write_block_wait ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.610     ; 1.605      ;
; -1.683 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.read_block_data  ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.610     ; 1.605      ;
; -1.683 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.rst              ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.610     ; 1.605      ;
; -1.683 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.idle             ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.610     ; 1.605      ;
; -1.662 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[5]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.615     ; 1.579      ;
; -1.662 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[6]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.615     ; 1.579      ;
; -1.662 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[7]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.615     ; 1.579      ;
; -1.662 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[8]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.615     ; 1.579      ;
; -1.653 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[3]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.608     ; 1.577      ;
; -1.653 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[4]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.608     ; 1.577      ;
; -1.653 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[5]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.608     ; 1.577      ;
; -1.653 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[6]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.608     ; 1.577      ;
; -1.653 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[7]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.608     ; 1.577      ;
; -1.653 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[1]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.608     ; 1.577      ;
; -1.646 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[3]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.613     ; 1.565      ;
; -1.646 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[4]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.613     ; 1.565      ;
; -1.646 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[5]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.613     ; 1.565      ;
; -1.646 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[6]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.613     ; 1.565      ;
; -1.646 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[7]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.613     ; 1.565      ;
; -1.646 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[1]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.613     ; 1.565      ;
; -1.579 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[0]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.614     ; 1.497      ;
; -1.579 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[3]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.614     ; 1.497      ;
; -1.579 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[4]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.614     ; 1.497      ;
; -1.579 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[9]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.614     ; 1.497      ;
; -1.579 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[1]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.614     ; 1.497      ;
; -1.579 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[2]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.614     ; 1.497      ;
; -1.579 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[5]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.610     ; 1.501      ;
; -1.579 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[6]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.610     ; 1.501      ;
; -1.579 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[7]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.610     ; 1.501      ;
; -1.579 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[8]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.610     ; 1.501      ;
; -1.496 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[0]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.609     ; 1.419      ;
; -1.496 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[3]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.609     ; 1.419      ;
; -1.496 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[4]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.609     ; 1.419      ;
; -1.496 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[9]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.609     ; 1.419      ;
; -1.496 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[1]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.609     ; 1.419      ;
; -1.496 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[2]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.609     ; 1.419      ;
; -1.490 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|state.write_block_byte        ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.617     ; 1.405      ;
; -1.477 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|state.receive_byte            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.615     ; 1.394      ;
; -1.471 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|state.write_block_data        ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.611     ; 1.392      ;
; -1.449 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[0]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.616     ; 1.365      ;
; -1.390 ; sd_controller:sd1|bit_counter[2]  ; sd_controller:sd1|bit_counter[0]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.422      ;
; -1.390 ; sd_controller:sd1|bit_counter[2]  ; sd_controller:sd1|bit_counter[2]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.422      ;
; -1.388 ; sd_controller:sd1|bit_counter[3]  ; sd_controller:sd1|bit_counter[0]                ; sdClock          ; sdClock     ; 1.000        ; -0.001     ; 2.419      ;
; -1.388 ; sd_controller:sd1|bit_counter[3]  ; sd_controller:sd1|bit_counter[2]                ; sdClock          ; sdClock     ; 1.000        ; -0.001     ; 2.419      ;
; -1.379 ; sd_controller:sd1|bit_counter[0]  ; sd_controller:sd1|bit_counter[0]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.411      ;
; -1.379 ; sd_controller:sd1|bit_counter[0]  ; sd_controller:sd1|bit_counter[2]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.411      ;
; -1.373 ; sd_controller:sd1|byte_counter[5] ; sd_controller:sd1|bit_counter[0]                ; sdClock          ; sdClock     ; 1.000        ; 0.001      ; 2.406      ;
; -1.373 ; sd_controller:sd1|byte_counter[5] ; sd_controller:sd1|bit_counter[2]                ; sdClock          ; sdClock     ; 1.000        ; 0.001      ; 2.406      ;
; -1.362 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|bit_counter[0]                ; sdClock          ; sdClock     ; 1.000        ; 0.001      ; 2.395      ;
; -1.362 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|bit_counter[2]                ; sdClock          ; sdClock     ; 1.000        ; 0.001      ; 2.395      ;
; -1.352 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.cmd41            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.608     ; 1.276      ;
; -1.352 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.poll_cmd         ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.608     ; 1.276      ;
; -1.352 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.cmd55            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.608     ; 1.276      ;
; -1.349 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.write_block_init ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.608     ; 1.273      ;
; -1.349 ; sd_controller:sd1|bit_counter[6]  ; sd_controller:sd1|bit_counter[0]                ; sdClock          ; sdClock     ; 1.000        ; -0.001     ; 2.380      ;
; -1.349 ; sd_controller:sd1|bit_counter[6]  ; sd_controller:sd1|bit_counter[2]                ; sdClock          ; sdClock     ; 1.000        ; -0.001     ; 2.380      ;
; -1.347 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.read_block_wait  ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.608     ; 1.271      ;
; -1.339 ; sd_controller:sd1|bit_counter[1]  ; sd_controller:sd1|bit_counter[0]                ; sdClock          ; sdClock     ; 1.000        ; -0.001     ; 2.370      ;
; -1.339 ; sd_controller:sd1|bit_counter[1]  ; sd_controller:sd1|bit_counter[2]                ; sdClock          ; sdClock     ; 1.000        ; -0.001     ; 2.370      ;
; -1.338 ; sd_controller:sd1|bit_counter[7]  ; sd_controller:sd1|bit_counter[0]                ; sdClock          ; sdClock     ; 1.000        ; -0.001     ; 2.369      ;
; -1.338 ; sd_controller:sd1|bit_counter[7]  ; sd_controller:sd1|bit_counter[2]                ; sdClock          ; sdClock     ; 1.000        ; -0.001     ; 2.369      ;
; -1.332 ; sd_controller:sd1|byte_counter[5] ; sd_controller:sd1|byte_counter[5]               ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.364      ;
; -1.332 ; sd_controller:sd1|byte_counter[5] ; sd_controller:sd1|byte_counter[6]               ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.364      ;
; -1.332 ; sd_controller:sd1|byte_counter[5] ; sd_controller:sd1|byte_counter[7]               ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.364      ;
; -1.332 ; sd_controller:sd1|byte_counter[5] ; sd_controller:sd1|byte_counter[8]               ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.364      ;
; -1.321 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|byte_counter[5]               ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.353      ;
; -1.321 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|byte_counter[6]               ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.353      ;
; -1.321 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|byte_counter[7]               ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.353      ;
; -1.321 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|byte_counter[8]               ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.353      ;
; -1.318 ; sd_controller:sd1|byte_counter[5] ; sd_controller:sd1|return_state.write_block_wait ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.350      ;
; -1.318 ; sd_controller:sd1|byte_counter[5] ; sd_controller:sd1|return_state.read_block_data  ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.350      ;
; -1.318 ; sd_controller:sd1|byte_counter[5] ; sd_controller:sd1|return_state.rst              ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.350      ;
; -1.318 ; sd_controller:sd1|byte_counter[5] ; sd_controller:sd1|return_state.idle             ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.350      ;
; -1.312 ; sd_controller:sd1|byte_counter[5] ; sd_controller:sd1|bit_counter[3]                ; sdClock          ; sdClock     ; 1.000        ; 0.002      ; 2.346      ;
; -1.312 ; sd_controller:sd1|byte_counter[5] ; sd_controller:sd1|bit_counter[4]                ; sdClock          ; sdClock     ; 1.000        ; 0.002      ; 2.346      ;
; -1.312 ; sd_controller:sd1|byte_counter[5] ; sd_controller:sd1|bit_counter[5]                ; sdClock          ; sdClock     ; 1.000        ; 0.002      ; 2.346      ;
; -1.312 ; sd_controller:sd1|byte_counter[5] ; sd_controller:sd1|bit_counter[6]                ; sdClock          ; sdClock     ; 1.000        ; 0.002      ; 2.346      ;
; -1.312 ; sd_controller:sd1|byte_counter[5] ; sd_controller:sd1|bit_counter[7]                ; sdClock          ; sdClock     ; 1.000        ; 0.002      ; 2.346      ;
; -1.312 ; sd_controller:sd1|byte_counter[5] ; sd_controller:sd1|bit_counter[1]                ; sdClock          ; sdClock     ; 1.000        ; 0.002      ; 2.346      ;
; -1.307 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|return_state.write_block_wait ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.339      ;
; -1.307 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|return_state.read_block_data  ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.339      ;
; -1.307 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|return_state.rst              ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.339      ;
; -1.307 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|return_state.idle             ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.339      ;
; -1.305 ; sd_controller:sd1|bit_counter[2]  ; sd_controller:sd1|bit_counter[3]                ; sdClock          ; sdClock     ; 1.000        ; 0.001      ; 2.338      ;
; -1.305 ; sd_controller:sd1|bit_counter[2]  ; sd_controller:sd1|bit_counter[4]                ; sdClock          ; sdClock     ; 1.000        ; 0.001      ; 2.338      ;
; -1.305 ; sd_controller:sd1|bit_counter[2]  ; sd_controller:sd1|bit_counter[5]                ; sdClock          ; sdClock     ; 1.000        ; 0.001      ; 2.338      ;
; -1.305 ; sd_controller:sd1|bit_counter[2]  ; sd_controller:sd1|bit_counter[6]                ; sdClock          ; sdClock     ; 1.000        ; 0.001      ; 2.338      ;
; -1.305 ; sd_controller:sd1|bit_counter[2]  ; sd_controller:sd1|bit_counter[7]                ; sdClock          ; sdClock     ; 1.000        ; 0.001      ; 2.338      ;
; -1.305 ; sd_controller:sd1|bit_counter[2]  ; sd_controller:sd1|bit_counter[1]                ; sdClock          ; sdClock     ; 1.000        ; 0.001      ; 2.338      ;
+--------+-----------------------------------+-------------------------------------------------+------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'T80s:cpu1|IORQ_n'                                                                                                                                      ;
+--------+----------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock       ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+
; -1.685 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|host_read_flag       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; -0.388     ; 1.829      ;
; -1.512 ; bufferedUART:io1|txByteWritten         ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.500        ; -0.905     ; 1.139      ;
; -1.443 ; T80s:cpu1|T80:u0|DO[4]                 ; sd_controller:sd1|block_read           ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.138      ; 2.113      ;
; -1.443 ; T80s:cpu1|T80:u0|DO[4]                 ; sd_controller:sd1|block_write          ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.138      ; 2.113      ;
; -1.436 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[6]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.261     ; 2.207      ;
; -1.410 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.440     ; 2.002      ;
; -1.371 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.431     ; 1.972      ;
; -1.369 ; T80s:cpu1|T80:u0|DO[7]                 ; sd_controller:sd1|block_read           ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.138      ; 2.039      ;
; -1.369 ; T80s:cpu1|T80:u0|DO[7]                 ; sd_controller:sd1|block_write          ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.138      ; 2.039      ;
; -1.363 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.431     ; 1.964      ;
; -1.339 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[6]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.261     ; 2.110      ;
; -1.336 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dispByteLatch[0] ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.075      ; 1.943      ;
; -1.336 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dispByteLatch[2] ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.075      ; 1.943      ;
; -1.336 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dispByteLatch[7] ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.075      ; 1.943      ;
; -1.336 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dispByteLatch[5] ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.075      ; 1.943      ;
; -1.336 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dispByteLatch[4] ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.075      ; 1.943      ;
; -1.336 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dispByteLatch[6] ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.075      ; 1.943      ;
; -1.336 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dispByteLatch[3] ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.075      ; 1.943      ;
; -1.328 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.435     ; 1.925      ;
; -1.328 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.435     ; 1.925      ;
; -1.328 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.435     ; 1.925      ;
; -1.328 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.435     ; 1.925      ;
; -1.328 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.435     ; 1.925      ;
; -1.328 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.435     ; 1.925      ;
; -1.323 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.500        ; -0.567     ; 1.288      ;
; -1.312 ; bufferedUART:io1|controlReg[5]         ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.500        ; -0.933     ; 0.911      ;
; -1.305 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.440     ; 1.897      ;
; -1.300 ; T80s:cpu1|T80:u0|DO[2]                 ; sd_controller:sd1|block_read           ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.142      ; 1.974      ;
; -1.300 ; T80s:cpu1|T80:u0|DO[2]                 ; sd_controller:sd1|block_write          ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.142      ; 1.974      ;
; -1.269 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[5]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.445     ; 1.856      ;
; -1.254 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.426     ; 1.860      ;
; -1.239 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dispByteLatch[1] ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.077      ; 1.848      ;
; -1.236 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[5]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.445     ; 1.823      ;
; -1.219 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[4]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.427     ; 1.824      ;
; -1.219 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[17]          ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.145      ; 1.896      ;
; -1.219 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[18]          ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.145      ; 1.896      ;
; -1.219 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[19]          ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.145      ; 1.896      ;
; -1.219 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[20]          ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.145      ; 1.896      ;
; -1.219 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[21]          ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.145      ; 1.896      ;
; -1.219 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[22]          ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.145      ; 1.896      ;
; -1.219 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[23]          ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.145      ; 1.896      ;
; -1.219 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[24]          ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.145      ; 1.896      ;
; -1.207 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|block_read           ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.154      ; 1.893      ;
; -1.207 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|block_write          ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.154      ; 1.893      ;
; -1.197 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[4]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.427     ; 1.802      ;
; -1.196 ; bufferedUART:io1|rxInPointer[3]        ; bufferedUART:io1|rxReadPointer[1]      ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.302      ; 2.030      ;
; -1.196 ; bufferedUART:io1|rxInPointer[3]        ; bufferedUART:io1|rxReadPointer[2]      ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.302      ; 2.030      ;
; -1.196 ; bufferedUART:io1|rxInPointer[3]        ; bufferedUART:io1|rxReadPointer[3]      ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.302      ; 2.030      ;
; -1.196 ; bufferedUART:io1|rxInPointer[3]        ; bufferedUART:io1|rxReadPointer[5]      ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.302      ; 2.030      ;
; -1.196 ; bufferedUART:io1|rxInPointer[3]        ; bufferedUART:io1|rxReadPointer[4]      ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.302      ; 2.030      ;
; -1.196 ; bufferedUART:io1|rxInPointer[3]        ; bufferedUART:io1|rxReadPointer[0]      ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.302      ; 2.030      ;
; -1.193 ; bufferedUART:io1|txByteWritten         ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.500        ; -0.896     ; 0.829      ;
; -1.185 ; T80s:cpu1|T80:u0|A[0]                  ; n_RomActive                            ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; -0.724     ; 0.993      ;
; -1.180 ; T80s:cpu1|T80:u0|DO[3]                 ; sd_controller:sd1|block_read           ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.138      ; 1.850      ;
; -1.180 ; T80s:cpu1|T80:u0|DO[3]                 ; sd_controller:sd1|block_write          ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.138      ; 1.850      ;
; -1.179 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[6]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.427     ; 1.784      ;
; -1.176 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.426     ; 1.782      ;
; -1.172 ; bufferedUART:io1|controlReg[6]         ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.500        ; -0.933     ; 0.771      ;
; -1.171 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[25]          ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.145      ; 1.848      ;
; -1.171 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[26]          ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.145      ; 1.848      ;
; -1.171 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[27]          ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.145      ; 1.848      ;
; -1.171 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[28]          ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.145      ; 1.848      ;
; -1.171 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[29]          ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.145      ; 1.848      ;
; -1.171 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[30]          ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.145      ; 1.848      ;
; -1.171 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[31]          ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.145      ; 1.848      ;
; -1.163 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[2]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.445     ; 1.750      ;
; -1.163 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[2]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.445     ; 1.750      ;
; -1.161 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[5]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.150     ; 2.043      ;
; -1.160 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|host_write_flag      ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.148      ; 1.840      ;
; -1.158 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[6]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.427     ; 1.763      ;
; -1.154 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.435     ; 1.751      ;
; -1.154 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.435     ; 1.751      ;
; -1.154 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.435     ; 1.751      ;
; -1.154 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.435     ; 1.751      ;
; -1.154 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.435     ; 1.751      ;
; -1.154 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.435     ; 1.751      ;
; -1.144 ; T80s:cpu1|T80:u0|DO[5]                 ; sd_controller:sd1|block_read           ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.135      ; 1.811      ;
; -1.144 ; T80s:cpu1|T80:u0|DO[5]                 ; sd_controller:sd1|block_write          ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.135      ; 1.811      ;
; -1.136 ; T80s:cpu1|T80:u0|DO[1]                 ; sd_controller:sd1|block_read           ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.138      ; 1.806      ;
; -1.136 ; T80s:cpu1|T80:u0|DO[1]                 ; sd_controller:sd1|block_write          ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.138      ; 1.806      ;
; -1.126 ; T80s:cpu1|T80:u0|DO[6]                 ; sd_controller:sd1|block_read           ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.142      ; 1.800      ;
; -1.126 ; T80s:cpu1|T80:u0|DO[6]                 ; sd_controller:sd1|block_write          ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.142      ; 1.800      ;
; -1.111 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[2]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.156     ; 1.987      ;
; -1.111 ; SBCTextDisplayRGB:io2|controlReg[5]    ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.500        ; -0.567     ; 1.076      ;
; -1.102 ; T80s:cpu1|T80:u0|DO[5]                 ; SBCTextDisplayRGB:io2|controlReg[5]    ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.049      ; 1.683      ;
; -1.093 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[2]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.156     ; 1.969      ;
; -1.088 ; T80s:cpu1|T80:u0|DO[1]                 ; sd_controller:sd1|address[26]          ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.129      ; 1.749      ;
; -1.085 ; T80s:cpu1|T80:u0|DO[1]                 ; sd_controller:sd1|address[18]          ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.129      ; 1.746      ;
; -1.081 ; T80s:cpu1|T80:u0|DO[3]                 ; sd_controller:sd1|address[12]          ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.134      ; 1.747      ;
; -1.069 ; SBCTextDisplayRGB:io2|controlReg[6]    ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.500        ; -0.567     ; 1.034      ;
; -1.069 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|controlReg[7]    ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.062      ; 1.663      ;
; -1.066 ; bufferedUART:io1|rxInPointer[2]        ; bufferedUART:io1|rxReadPointer[1]      ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.302      ; 1.900      ;
; -1.066 ; bufferedUART:io1|rxInPointer[2]        ; bufferedUART:io1|rxReadPointer[2]      ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.302      ; 1.900      ;
; -1.066 ; bufferedUART:io1|rxInPointer[2]        ; bufferedUART:io1|rxReadPointer[3]      ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.302      ; 1.900      ;
; -1.066 ; bufferedUART:io1|rxInPointer[2]        ; bufferedUART:io1|rxReadPointer[5]      ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.302      ; 1.900      ;
; -1.066 ; bufferedUART:io1|rxInPointer[2]        ; bufferedUART:io1|rxReadPointer[4]      ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.302      ; 1.900      ;
; -1.066 ; bufferedUART:io1|rxInPointer[2]        ; bufferedUART:io1|rxReadPointer[0]      ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.302      ; 1.900      ;
; -1.063 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.500        ; -0.458     ; 1.137      ;
; -1.051 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[5]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.150     ; 1.933      ;
; -1.050 ; T80s:cpu1|T80:u0|DO[2]                 ; sd_controller:sd1|address[11]          ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; 0.138      ; 1.720      ;
+--------+----------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                              ;
+--------+-----------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                                                                                                                ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; -1.317 ; serialClkCount[15]    ; serialClkCount[15]                                                                                                     ; serialClkCount[15] ; clk         ; 0.000        ; 1.419      ; 0.395      ;
; -0.817 ; serialClkCount[15]    ; serialClkCount[15]                                                                                                     ; serialClkCount[15] ; clk         ; -0.500       ; 1.419      ; 0.395      ;
; -0.528 ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 1.016      ; 0.626      ;
; -0.519 ; T80s:cpu1|T80:u0|A[7] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg7 ; cpuClock           ; clk         ; 0.000        ; 1.016      ; 0.635      ;
; -0.494 ; T80s:cpu1|T80:u0|A[1] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 1.016      ; 0.660      ;
; -0.491 ; T80s:cpu1|IORQ_n      ; SBCTextDisplayRGB:io2|func_reset                                                                                       ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.419      ; 1.221      ;
; -0.438 ; T80s:cpu1|T80:u0|A[6] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg6 ; cpuClock           ; clk         ; 0.000        ; 0.925      ; 0.625      ;
; -0.428 ; T80s:cpu1|T80:u0|A[3] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 0.925      ; 0.635      ;
; -0.390 ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 0.925      ; 0.673      ;
; -0.374 ; T80s:cpu1|T80:u0|A[1] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 1.003      ; 0.767      ;
; -0.371 ; T80s:cpu1|T80:u0|A[7] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 1.024      ; 0.791      ;
; -0.368 ; T80s:cpu1|T80:u0|A[1] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 1.020      ; 0.790      ;
; -0.366 ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 1.024      ; 0.796      ;
; -0.358 ; T80s:cpu1|T80:u0|A[1] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 1.024      ; 0.804      ;
; -0.351 ; T80s:cpu1|T80:u0|A[1] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 1.026      ; 0.813      ;
; -0.333 ; T80s:cpu1|IORQ_n      ; OUT_LATCH:latchIO|Q_tmp[0]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.420      ; 1.380      ;
; -0.333 ; T80s:cpu1|IORQ_n      ; OUT_LATCH:latchIO|Q_tmp[1]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.420      ; 1.380      ;
; -0.333 ; T80s:cpu1|IORQ_n      ; OUT_LATCH:latchIO|Q_tmp[2]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.420      ; 1.380      ;
; -0.333 ; T80s:cpu1|IORQ_n      ; OUT_LATCH:latchIO|Q_tmp[3]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.420      ; 1.380      ;
; -0.333 ; T80s:cpu1|IORQ_n      ; OUT_LATCH:latchIO|Q_tmp[4]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.420      ; 1.380      ;
; -0.333 ; T80s:cpu1|IORQ_n      ; OUT_LATCH:latchIO|Q_tmp[5]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.420      ; 1.380      ;
; -0.333 ; T80s:cpu1|IORQ_n      ; OUT_LATCH:latchIO|Q_tmp[6]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.420      ; 1.380      ;
; -0.333 ; T80s:cpu1|IORQ_n      ; OUT_LATCH:latchIO|Q_tmp[7]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.420      ; 1.380      ;
; -0.310 ; T80s:cpu1|T80:u0|A[6] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.912      ; 0.740      ;
; -0.296 ; T80s:cpu1|T80:u0|A[3] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 0.913      ; 0.755      ;
; -0.294 ; T80s:cpu1|T80:u0|A[6] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg6 ; cpuClock           ; clk         ; 0.000        ; 0.929      ; 0.773      ;
; -0.291 ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 1.024      ; 0.871      ;
; -0.291 ; T80s:cpu1|T80:u0|A[6] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.927      ; 0.774      ;
; -0.290 ; T80s:cpu1|T80:u0|A[6] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.933      ; 0.781      ;
; -0.289 ; T80s:cpu1|T80:u0|A[3] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 0.929      ; 0.778      ;
; -0.288 ; T80s:cpu1|T80:u0|A[6] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg6 ; cpuClock           ; clk         ; 0.000        ; 0.913      ; 0.763      ;
; -0.287 ; T80s:cpu1|T80:u0|A[7] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg7 ; cpuClock           ; clk         ; 0.000        ; 1.020      ; 0.871      ;
; -0.286 ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.933      ; 0.785      ;
; -0.283 ; T80s:cpu1|T80:u0|A[7] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 1.024      ; 0.879      ;
; -0.281 ; T80s:cpu1|T80:u0|A[3] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.933      ; 0.790      ;
; -0.279 ; T80s:cpu1|T80:u0|A[5] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg5 ; cpuClock           ; clk         ; 0.000        ; 0.929      ; 0.788      ;
; -0.278 ; T80s:cpu1|T80:u0|A[6] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.933      ; 0.793      ;
; -0.278 ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 1.020      ; 0.880      ;
; -0.271 ; T80s:cpu1|T80:u0|A[3] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.912      ; 0.779      ;
; -0.271 ; T80s:cpu1|T80:u0|A[7] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 1.026      ; 0.893      ;
; -0.270 ; T80s:cpu1|T80:u0|A[6] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.935      ; 0.803      ;
; -0.269 ; T80s:cpu1|T80:u0|A[3] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.935      ; 0.804      ;
; -0.246 ; T80s:cpu1|T80:u0|A[3] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.927      ; 0.819      ;
; -0.245 ; T80s:cpu1|T80:u0|A[7] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg7 ; cpuClock           ; clk         ; 0.000        ; 1.032      ; 0.925      ;
; -0.244 ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.935      ; 0.829      ;
; -0.244 ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 1.026      ; 0.920      ;
; -0.240 ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 1.028      ; 0.926      ;
; -0.233 ; T80s:cpu1|T80:u0|A[7] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a6~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 1.036      ; 0.941      ;
; -0.229 ; T80s:cpu1|T80:u0|A[1] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 1.004      ; 0.913      ;
; -0.225 ; T80s:cpu1|T80:u0|A[1] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 1.024      ; 0.937      ;
; -0.224 ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.912      ; 0.826      ;
; -0.222 ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 1.018      ; 0.934      ;
; -0.222 ; T80s:cpu1|T80:u0|A[1] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 1.018      ; 0.934      ;
; -0.218 ; T80s:cpu1|T80:u0|A[1] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 1.028      ; 0.948      ;
; -0.216 ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a6~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 1.036      ; 0.958      ;
; -0.208 ; T80s:cpu1|T80:u0|A[7] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 1.003      ; 0.933      ;
; -0.199 ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.933      ; 0.872      ;
; -0.197 ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.927      ; 0.868      ;
; -0.197 ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 0.913      ; 0.854      ;
; -0.191 ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 1.004      ; 0.951      ;
; -0.182 ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 0.929      ; 0.885      ;
; -0.176 ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 1.003      ; 0.965      ;
; -0.166 ; T80s:cpu1|T80:u0|A[6] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg6 ; cpuClock           ; clk         ; 0.000        ; 0.937      ; 0.909      ;
; -0.157 ; T80s:cpu1|T80:u0|A[6] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg6 ; cpuClock           ; clk         ; 0.000        ; 0.941      ; 0.922      ;
; -0.148 ; T80s:cpu1|T80:u0|A[6] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a6~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.945      ; 0.935      ;
; -0.127 ; T80s:cpu1|T80:u0|A[3] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.933      ; 0.944      ;
; -0.127 ; T80s:cpu1|T80:u0|A[1] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a9~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 1.012      ; 1.023      ;
; -0.120 ; T80s:cpu1|T80:u0|A[5] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 0.912      ; 0.930      ;
; -0.117 ; T80s:cpu1|T80:u0|A[7] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg7 ; cpuClock           ; clk         ; 0.000        ; 1.028      ; 1.049      ;
; -0.117 ; T80s:cpu1|T80:u0|A[3] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 0.937      ; 0.958      ;
; -0.116 ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 1.032      ; 1.054      ;
; -0.115 ; T80s:cpu1|T80:u0|A[3] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 0.941      ; 0.964      ;
; -0.114 ; T80s:cpu1|T80:u0|A[3] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a6~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.945      ; 0.969      ;
; -0.111 ; T80s:cpu1|T80:u0|A[5] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 0.927      ; 0.954      ;
; -0.101 ; T80s:cpu1|T80:u0|A[5] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg5 ; cpuClock           ; clk         ; 0.000        ; 0.913      ; 0.950      ;
; -0.096 ; T80s:cpu1|T80:u0|A[1] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 1.032      ; 1.074      ;
; -0.082 ; T80s:cpu1|T80:u0|A[7] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 1.018      ; 1.074      ;
; -0.080 ; T80s:cpu1|T80:u0|A[5] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 0.935      ; 0.993      ;
; -0.075 ; T80s:cpu1|T80:u0|A[1] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a6~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 1.036      ; 1.099      ;
; -0.062 ; T80s:cpu1|T80:u0|A[7] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg7 ; cpuClock           ; clk         ; 0.000        ; 1.004      ; 1.080      ;
; -0.061 ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a9~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 1.012      ; 1.089      ;
; -0.060 ; T80s:cpu1|T80:u0|A[5] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 0.933      ; 1.011      ;
; -0.059 ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 0.937      ; 1.016      ;
; -0.056 ; T80s:cpu1|T80:u0|A[7] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a9~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 1.012      ; 1.094      ;
; -0.054 ; T80s:cpu1|T80:u0|A[7] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 1.017      ; 1.101      ;
; -0.050 ; T80s:cpu1|T80:u0|A[6] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a9~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.921      ; 1.009      ;
; -0.050 ; T80s:cpu1|T80:u0|A[3] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a9~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.921      ; 1.009      ;
; -0.046 ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 0.941      ; 1.033      ;
; -0.044 ; T80s:cpu1|T80:u0|A[5] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg5 ; cpuClock           ; clk         ; 0.000        ; 0.925      ; 1.019      ;
; -0.038 ; T80s:cpu1|T80:u0|A[7] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a3~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 1.020      ; 1.120      ;
; -0.036 ; T80s:cpu1|T80:u0|A[4] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a6~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.945      ; 1.047      ;
; -0.036 ; T80s:cpu1|T80:u0|A[7] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg7 ; cpuClock           ; clk         ; 0.000        ; 1.022      ; 1.124      ;
; -0.032 ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 1.017      ; 1.123      ;
; -0.032 ; T80s:cpu1|T80:u0|A[7] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 1.023      ; 1.129      ;
; -0.024 ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a3~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 1.020      ; 1.134      ;
; -0.012 ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 1.022      ; 1.148      ;
; -0.008 ; T80s:cpu1|T80:u0|A[2] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 1.023      ; 1.153      ;
; 0.008  ; T80s:cpu1|T80:u0|A[1] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 1.017      ; 1.163      ;
; 0.009  ; T80s:cpu1|IORQ_n      ; SBCTextDisplayRGB:io2|func_reset                                                                                       ; T80s:cpu1|IORQ_n   ; clk         ; -0.500       ; 1.419      ; 1.221      ;
; 0.021  ; T80s:cpu1|T80:u0|A[5] ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 0.933      ; 1.092      ;
+--------+-----------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'T80s:cpu1|IORQ_n'                                                                                                                                       ;
+--------+----------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock       ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+
; -0.957 ; bufferedUART:io1|txByteSent            ; bufferedUART:io1|txByteWritten         ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.000        ; 1.226      ; 0.421      ;
; -0.214 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.429      ; 0.367      ;
; -0.214 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.429      ; 0.367      ;
; -0.214 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.429      ; 0.367      ;
; -0.183 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.435      ; 0.404      ;
; -0.070 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.429      ; 0.511      ;
; -0.066 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.429      ; 0.515      ;
; -0.063 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.435      ; 0.524      ;
; -0.057 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.435      ; 0.530      ;
; -0.026 ; SBCTextDisplayRGB:io2|kbBuffer~26      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.618      ; 0.744      ;
; -0.018 ; SBCTextDisplayRGB:io2|kbBuffer~61      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.605      ; 0.739      ;
; -0.005 ; SBCTextDisplayRGB:io2|kbBuffer~27      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.513      ; 0.660      ;
; 0.005  ; SBCTextDisplayRGB:io2|kbBuffer~28      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.513      ; 0.670      ;
; 0.027  ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.429      ; 0.608      ;
; 0.032  ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.435      ; 0.619      ;
; 0.038  ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.435      ; 0.625      ;
; 0.039  ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.435      ; 0.626      ;
; 0.045  ; SBCTextDisplayRGB:io2|kbBuffer~36      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.512      ; 0.709      ;
; 0.056  ; SBCTextDisplayRGB:io2|kbBuffer~63      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.500      ; 0.708      ;
; 0.068  ; SBCTextDisplayRGB:io2|kbBuffer~46      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.616      ; 0.836      ;
; 0.075  ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.435      ; 0.662      ;
; 0.078  ; sd_controller:sd1|block_read           ; sd_controller:sd1|block_read           ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.137      ; 0.367      ;
; 0.078  ; sd_controller:sd1|block_write          ; sd_controller:sd1|block_write          ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.137      ; 0.367      ;
; 0.083  ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.435      ; 0.670      ;
; 0.096  ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[6]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.597      ; 0.845      ;
; 0.110  ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.435      ; 0.697      ;
; 0.118  ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.429      ; 0.699      ;
; 0.120  ; SBCTextDisplayRGB:io2|kbBuffer~32      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.617      ; 0.889      ;
; 0.163  ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.429      ; 0.744      ;
; 0.170  ; SBCTextDisplayRGB:io2|kbBuffer~14      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.513      ; 0.835      ;
; 0.170  ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.435      ; 0.757      ;
; 0.176  ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.435      ; 0.763      ;
; 0.179  ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.435      ; 0.766      ;
; 0.190  ; SBCTextDisplayRGB:io2|kbBuffer~62      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.500      ; 0.842      ;
; 0.203  ; SBCTextDisplayRGB:io2|kbBuffer~34      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.512      ; 0.867      ;
; 0.205  ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.435      ; 0.792      ;
; 0.211  ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.435      ; 0.798      ;
; 0.214  ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.435      ; 0.801      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.807      ; 1.174      ;
; 0.215  ; n_RomActive                            ; n_RomActive                            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.000      ; 0.367      ;
; 0.218  ; SBCTextDisplayRGB:io2|kbBuffer~64      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.500      ; 0.870      ;
; 0.220  ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.807      ; 1.179      ;
; 0.221  ; SBCTextDisplayRGB:io2|kbBuffer~54      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.604      ; 0.977      ;
; 0.223  ; sd_controller:sd1|sd_read_flag         ; sd_controller:sd1|host_read_flag       ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 0.608      ; 0.483      ;
; 0.229  ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.429      ; 0.810      ;
; 0.238  ; SBCTextDisplayRGB:io2|kbBuffer~65      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.506      ; 0.896      ;
; 0.238  ; SBCTextDisplayRGB:io2|kbBuffer~35      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.512      ; 0.902      ;
; 0.240  ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.435      ; 0.827      ;
; 0.242  ; SBCTextDisplayRGB:io2|kbBuffer~37      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.518      ; 0.912      ;
; 0.246  ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.435      ; 0.833      ;
; 0.249  ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.435      ; 0.836      ;
; 0.269  ; SBCTextDisplayRGB:io2|kbBuffer~29      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.513      ; 0.934      ;
; 0.270  ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[6]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.443      ; 0.865      ;
; 0.270  ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[4]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.443      ; 0.865      ;
; 0.272  ; bufferedUART:io1|rxBuffer~75           ; bufferedUART:io1|dataOut[6]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 0.737      ; 0.661      ;
; 0.275  ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.435      ; 0.862      ;
; 0.278  ; SBCTextDisplayRGB:io2|kbBuffer~13      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.513      ; 0.943      ;
; 0.284  ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.435      ; 0.871      ;
; 0.295  ; SBCTextDisplayRGB:io2|kbBuffer~22      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.512      ; 0.959      ;
; 0.307  ; T80s:cpu1|T80:u0|DO[3]                 ; bufferedUART:io1|txByteLatch[3]        ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 0.685      ; 0.644      ;
; 0.309  ; SBCTextDisplayRGB:io2|kbBuffer~56      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.499      ; 0.960      ;
; 0.310  ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.435      ; 0.897      ;
; 0.314  ; T80s:cpu1|T80:u0|DO[0]                 ; bufferedUART:io1|txByteLatch[0]        ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 0.701      ; 0.667      ;
; 0.316  ; SBCTextDisplayRGB:io2|kbBuffer~33      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.617      ; 1.085      ;
; 0.340  ; SBCTextDisplayRGB:io2|kbBuffer~19      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.617      ; 1.109      ;
; 0.345  ; SBCTextDisplayRGB:io2|kbInPointer[2]   ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.616      ; 1.113      ;
; 0.351  ; sd_controller:sd1|sd_write_flag        ; sd_controller:sd1|host_write_flag      ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 0.616      ; 0.619      ;
; 0.360  ; bufferedUART:io1|rxBuffer~135          ; bufferedUART:io1|dataOut[2]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 0.731      ; 0.743      ;
; 0.367  ; SBCTextDisplayRGB:io2|kbBuffer~25      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.618      ; 1.137      ;
; 0.378  ; SBCTextDisplayRGB:io2|kbBuffer~21      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.512      ; 1.042      ;
; 0.381  ; SBCTextDisplayRGB:io2|kbBuffer~43      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.500      ; 1.033      ;
; 0.384  ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[3]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.444      ; 0.980      ;
; 0.391  ; bufferedUART:io1|rxBuffer~97           ; bufferedUART:io1|dataOut[4]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 0.741      ; 0.784      ;
; 0.392  ; SBCTextDisplayRGB:io2|kbBuffer~20      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.512      ; 1.056      ;
; 0.401  ; SBCTextDisplayRGB:io2|kbBuffer~44      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.506      ; 1.059      ;
; 0.404  ; SBCTextDisplayRGB:io2|kbBuffer~18      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.617      ; 1.173      ;
; 0.409  ; T80s:cpu1|T80:u0|DO[1]                 ; bufferedUART:io1|txByteLatch[1]        ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 0.685      ; 0.746      ;
; 0.412  ; bufferedUART:io1|rxBuffer~130          ; bufferedUART:io1|dataOut[5]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 0.732      ; 0.796      ;
; 0.424  ; SBCTextDisplayRGB:io2|kbBuffer~47      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.616      ; 1.192      ;
; 0.424  ; SBCTextDisplayRGB:io2|kbBuffer~48      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.511      ; 1.087      ;
; 0.431  ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[3]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.444      ; 1.027      ;
; 0.441  ; SBCTextDisplayRGB:io2|kbBuffer~53      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.604      ; 1.197      ;
; 0.442  ; SBCTextDisplayRGB:io2|kbBuffer~40      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.605      ; 1.199      ;
; 0.446  ; SBCTextDisplayRGB:io2|func_reset       ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.395      ; 0.993      ;
; 0.447  ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; -0.101     ; 0.498      ;
; 0.451  ; T80s:cpu1|T80:u0|DO[6]                 ; bufferedUART:io1|txByteLatch[6]        ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 0.689      ; 0.792      ;
; 0.457  ; T80s:cpu1|T80:u0|A[0]                  ; bufferedUART:io1|dataOut[5]            ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.227      ; 0.836      ;
; 0.457  ; T80s:cpu1|T80:u0|A[0]                  ; bufferedUART:io1|dataOut[2]            ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.227      ; 0.836      ;
; 0.469  ; SBCTextDisplayRGB:io2|kbBuffer~30      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.519      ; 1.140      ;
; 0.475  ; bufferedUART:io1|txByteSent            ; bufferedUART:io1|dataOut[1]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 0.765      ; 0.892      ;
; 0.480  ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.698      ; 1.330      ;
; 0.481  ; SBCTextDisplayRGB:io2|kbBuffer~41      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.500      ; 1.133      ;
; 0.484  ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.807      ; 1.443      ;
; 0.488  ; SBCTextDisplayRGB:io2|kbBuffer~57      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.499      ; 1.139      ;
; 0.490  ; T80s:cpu1|T80:u0|A[0]                  ; bufferedUART:io1|dataOut[7]            ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.232      ; 0.874      ;
; 0.492  ; bufferedUART:io1|rxBuffer~27           ; bufferedUART:io1|dataOut[6]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 0.738      ; 0.882      ;
; 0.493  ; bufferedUART:io1|rxBuffer~127          ; bufferedUART:io1|dataOut[2]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 0.732      ; 0.877      ;
; 0.499  ; T80s:cpu1|T80:u0|DO[5]                 ; bufferedUART:io1|txByteLatch[5]        ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 0.682      ; 0.833      ;
; 0.508  ; bufferedUART:io1|rxBuffer~56           ; bufferedUART:io1|dataOut[3]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 0.746      ; 0.906      ;
; 0.508  ; bufferedUART:io1|rxBuffer~80           ; bufferedUART:io1|dataOut[3]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 0.741      ; 0.901      ;
+--------+----------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'cpuClock'                                                                                                                         ;
+--------+-----------------------------------+------------------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                      ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------+------------------+-------------+--------------+------------+------------+
; -0.303 ; T80s:cpu1|IORQ_n                  ; T80s:cpu1|DI_Reg[3]          ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.738      ; 1.728      ;
; -0.222 ; T80s:cpu1|IORQ_n                  ; T80s:cpu1|DI_Reg[1]          ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.738      ; 1.809      ;
; -0.222 ; T80s:cpu1|IORQ_n                  ; T80s:cpu1|DI_Reg[2]          ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.738      ; 1.809      ;
; -0.215 ; T80s:cpu1|IORQ_n                  ; T80s:cpu1|DI_Reg[7]          ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.753      ; 1.831      ;
; -0.138 ; T80s:cpu1|IORQ_n                  ; T80s:cpu1|T80:u0|IR[3]       ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.738      ; 1.893      ;
; -0.122 ; T80s:cpu1|IORQ_n                  ; T80s:cpu1|DI_Reg[0]          ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.739      ; 1.910      ;
; -0.115 ; T80s:cpu1|IORQ_n                  ; T80s:cpu1|DI_Reg[6]          ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.753      ; 1.931      ;
; -0.074 ; T80s:cpu1|IORQ_n                  ; T80s:cpu1|DI_Reg[5]          ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.750      ; 1.969      ;
; -0.058 ; T80s:cpu1|IORQ_n                  ; T80s:cpu1|T80:u0|IR[1]       ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.738      ; 1.973      ;
; -0.056 ; T80s:cpu1|IORQ_n                  ; T80s:cpu1|T80:u0|IR[2]       ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.738      ; 1.975      ;
; -0.051 ; T80s:cpu1|IORQ_n                  ; T80s:cpu1|T80:u0|IR[7]       ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.753      ; 1.995      ;
; 0.043  ; T80s:cpu1|IORQ_n                  ; T80s:cpu1|T80:u0|IR[0]       ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.739      ; 2.075      ;
; 0.048  ; T80s:cpu1|IORQ_n                  ; T80s:cpu1|DI_Reg[4]          ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.739      ; 2.080      ;
; 0.123  ; T80s:cpu1|IORQ_n                  ; T80s:cpu1|T80:u0|IR[6]       ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.753      ; 2.169      ;
; 0.190  ; T80s:cpu1|IORQ_n                  ; T80s:cpu1|T80:u0|IR[5]       ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.749      ; 2.232      ;
; 0.197  ; T80s:cpu1|IORQ_n                  ; T80s:cpu1|DI_Reg[3]          ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.738      ; 1.728      ;
; 0.215  ; T80s:cpu1|IORQ_n                  ; T80s:cpu1|T80:u0|IR[4]       ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.739      ; 2.247      ;
; 0.215  ; T80s:cpu1|T80:u0|TState[0]        ; T80s:cpu1|T80:u0|TState[0]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|TState[2]        ; T80s:cpu1|T80:u0|TState[2]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|TState[1]        ; T80s:cpu1|T80:u0|TState[1]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|Alternate        ; T80s:cpu1|T80:u0|Alternate   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|R[7]             ; T80s:cpu1|T80:u0|R[7]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|IntE_FF2         ; T80s:cpu1|T80:u0|IntE_FF2    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|BTR_r            ; T80s:cpu1|T80:u0|BTR_r       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|Halt_FF          ; T80s:cpu1|T80:u0|Halt_FF     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|MCycle[0]        ; T80s:cpu1|T80:u0|MCycle[0]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.238  ; T80s:cpu1|T80:u0|R[6]             ; T80s:cpu1|T80:u0|R[6]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.390      ;
; 0.250  ; T80s:cpu1|T80:u0|ACC[7]           ; T80s:cpu1|T80:u0|Ap[7]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.402      ;
; 0.278  ; T80s:cpu1|IORQ_n                  ; T80s:cpu1|DI_Reg[1]          ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.738      ; 1.809      ;
; 0.278  ; T80s:cpu1|IORQ_n                  ; T80s:cpu1|DI_Reg[2]          ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.738      ; 1.809      ;
; 0.285  ; T80s:cpu1|IORQ_n                  ; T80s:cpu1|DI_Reg[7]          ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.753      ; 1.831      ;
; 0.291  ; T80s:cpu1|T80:u0|Ap[3]            ; T80s:cpu1|T80:u0|ACC[3]      ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.443      ;
; 0.315  ; T80s:cpu1|T80:u0|TState[2]        ; T80s:cpu1|T80:u0|TmpAddr[14] ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.467      ;
; 0.324  ; T80s:cpu1|T80:u0|TState[0]        ; T80s:cpu1|MREQ_n             ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.476      ;
; 0.328  ; T80s:cpu1|T80:u0|ACC[1]           ; T80s:cpu1|T80:u0|Ap[1]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.480      ;
; 0.330  ; T80s:cpu1|T80:u0|ACC[5]           ; T80s:cpu1|T80:u0|Ap[5]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.482      ;
; 0.330  ; T80s:cpu1|T80:u0|F[5]             ; T80s:cpu1|T80:u0|Fp[5]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.482      ;
; 0.331  ; T80s:cpu1|T80:u0|F[3]             ; T80s:cpu1|T80:u0|Fp[3]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.483      ;
; 0.337  ; T80s:cpu1|T80:u0|ACC[4]           ; T80s:cpu1|T80:u0|Ap[4]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.489      ;
; 0.345  ; sd_controller:sd1|dout[5]         ; T80s:cpu1|DI_Reg[5]          ; sdClock          ; cpuClock    ; 0.000        ; 0.340      ; 0.837      ;
; 0.358  ; T80s:cpu1|T80:u0|R[1]             ; T80s:cpu1|T80:u0|R[1]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; T80s:cpu1|T80:u0|R[4]             ; T80s:cpu1|T80:u0|R[4]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.510      ;
; 0.361  ; T80s:cpu1|T80:u0|Ap[4]            ; T80s:cpu1|T80:u0|ACC[4]      ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.513      ;
; 0.362  ; T80s:cpu1|IORQ_n                  ; T80s:cpu1|T80:u0|IR[3]       ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.738      ; 1.893      ;
; 0.369  ; T80s:cpu1|T80:u0|R[5]             ; T80s:cpu1|T80:u0|R[5]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.521      ;
; 0.371  ; T80s:cpu1|T80:u0|R[0]             ; T80s:cpu1|T80:u0|R[0]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; T80s:cpu1|T80:u0|Ap[2]            ; T80s:cpu1|T80:u0|ACC[2]      ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; T80s:cpu1|T80:u0|R[3]             ; T80s:cpu1|T80:u0|R[3]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.524      ;
; 0.375  ; T80s:cpu1|T80:u0|R[2]             ; T80s:cpu1|T80:u0|R[2]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.527      ;
; 0.375  ; T80s:cpu1|T80:u0|MCycle[2]        ; T80s:cpu1|T80:u0|MCycle[2]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.527      ;
; 0.375  ; T80s:cpu1|T80:u0|MCycle[1]        ; T80s:cpu1|T80:u0|MCycle[1]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.527      ;
; 0.378  ; T80s:cpu1|IORQ_n                  ; T80s:cpu1|DI_Reg[0]          ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.739      ; 1.910      ;
; 0.380  ; T80s:cpu1|T80:u0|Ap[0]            ; T80s:cpu1|T80:u0|ACC[0]      ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.532      ;
; 0.380  ; T80s:cpu1|T80:u0|Ap[7]            ; T80s:cpu1|T80:u0|ACC[7]      ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.532      ;
; 0.385  ; T80s:cpu1|IORQ_n                  ; T80s:cpu1|DI_Reg[6]          ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.753      ; 1.931      ;
; 0.387  ; SBCTextDisplayRGB:io2|dataOut[5]  ; T80s:cpu1|DI_Reg[5]          ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 0.254      ; 0.793      ;
; 0.392  ; T80s:cpu1|T80:u0|TState[2]        ; T80s:cpu1|MREQ_n             ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.544      ;
; 0.394  ; T80s:cpu1|T80:u0|A[3]             ; T80s:cpu1|DI_Reg[3]          ; cpuClock         ; cpuClock    ; 0.000        ; 1.173      ; 1.719      ;
; 0.407  ; T80s:cpu1|T80:u0|TState[0]        ; T80s:cpu1|T80:u0|TState[2]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.559      ;
; 0.407  ; T80s:cpu1|T80:u0|TState[0]        ; T80s:cpu1|T80:u0|TState[1]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.559      ;
; 0.410  ; SBCTextDisplayRGB:io2|dataOut[4]  ; T80s:cpu1|DI_Reg[4]          ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 0.249      ; 0.811      ;
; 0.413  ; T80s:cpu1|T80:u0|TState[0]        ; T80s:cpu1|T80:u0|TmpAddr[14] ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.565      ;
; 0.423  ; T80s:cpu1|T80:u0|ACC[2]           ; T80s:cpu1|T80:u0|Ap[2]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.575      ;
; 0.426  ; T80s:cpu1|IORQ_n                  ; T80s:cpu1|DI_Reg[5]          ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.750      ; 1.969      ;
; 0.428  ; T80s:cpu1|T80:u0|ACC[0]           ; T80s:cpu1|T80:u0|Ap[0]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.580      ;
; 0.429  ; sd_controller:sd1|dout[4]         ; T80s:cpu1|DI_Reg[4]          ; sdClock          ; cpuClock    ; 0.000        ; 0.350      ; 0.931      ;
; 0.441  ; T80s:cpu1|T80:u0|Ap[1]            ; T80s:cpu1|T80:u0|ACC[1]      ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.593      ;
; 0.442  ; T80s:cpu1|IORQ_n                  ; T80s:cpu1|T80:u0|IR[1]       ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.738      ; 1.973      ;
; 0.444  ; T80s:cpu1|IORQ_n                  ; T80s:cpu1|T80:u0|IR[2]       ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.738      ; 1.975      ;
; 0.449  ; T80s:cpu1|IORQ_n                  ; T80s:cpu1|T80:u0|IR[7]       ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.753      ; 1.995      ;
; 0.449  ; T80s:cpu1|T80:u0|TState[1]        ; T80s:cpu1|T80:u0|TState[2]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.601      ;
; 0.452  ; T80s:cpu1|T80:u0|ACC[3]           ; T80s:cpu1|T80:u0|Ap[3]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.604      ;
; 0.455  ; T80s:cpu1|T80:u0|TState[1]        ; T80s:cpu1|T80:u0|TmpAddr[14] ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.607      ;
; 0.461  ; sd_controller:sd1|dout[3]         ; T80s:cpu1|DI_Reg[3]          ; sdClock          ; cpuClock    ; 0.000        ; 0.349      ; 0.962      ;
; 0.471  ; T80s:cpu1|T80:u0|Ap[6]            ; T80s:cpu1|T80:u0|ACC[6]      ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.623      ;
; 0.473  ; sd_controller:sd1|dout[6]         ; T80s:cpu1|DI_Reg[6]          ; sdClock          ; cpuClock    ; 0.000        ; 0.343      ; 0.968      ;
; 0.475  ; T80s:cpu1|T80:u0|A[3]             ; T80s:cpu1|DI_Reg[1]          ; cpuClock         ; cpuClock    ; 0.000        ; 1.173      ; 1.800      ;
; 0.475  ; T80s:cpu1|T80:u0|A[3]             ; T80s:cpu1|DI_Reg[2]          ; cpuClock         ; cpuClock    ; 0.000        ; 1.173      ; 1.800      ;
; 0.482  ; T80s:cpu1|T80:u0|A[3]             ; T80s:cpu1|DI_Reg[7]          ; cpuClock         ; cpuClock    ; 0.000        ; 1.188      ; 1.822      ;
; 0.487  ; SBCTextDisplayRGB:io2|dataOut[3]  ; T80s:cpu1|DI_Reg[3]          ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 0.248      ; 0.887      ;
; 0.494  ; T80s:cpu1|T80:u0|DO[7]            ; T80s:cpu1|T80:u0|DO[7]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.646      ;
; 0.496  ; T80s:cpu1|T80:u0|R[1]             ; T80s:cpu1|T80:u0|R[2]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.648      ;
; 0.507  ; T80s:cpu1|T80:u0|IR[5]            ; T80s:cpu1|T80:u0|XY_State[0] ; cpuClock         ; cpuClock    ; 0.000        ; -0.011     ; 0.648      ;
; 0.509  ; T80s:cpu1|T80:u0|R[5]             ; T80s:cpu1|T80:u0|R[6]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.661      ;
; 0.511  ; T80s:cpu1|T80:u0|R[0]             ; T80s:cpu1|T80:u0|R[1]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.663      ;
; 0.512  ; T80s:cpu1|T80:u0|R[3]             ; T80s:cpu1|T80:u0|R[4]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.664      ;
; 0.513  ; T80s:cpu1|T80:u0|IR[5]            ; T80s:cpu1|T80:u0|XY_State[1] ; cpuClock         ; cpuClock    ; 0.000        ; -0.011     ; 0.654      ;
; 0.515  ; T80s:cpu1|T80:u0|A[3]             ; T80s:cpu1|DI_Reg[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 1.188      ; 1.855      ;
; 0.515  ; T80s:cpu1|T80:u0|R[2]             ; T80s:cpu1|T80:u0|R[3]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.667      ;
; 0.517  ; T80s:cpu1|T80:u0|ACC[4]           ; T80s:cpu1|T80:u0|ACC[4]      ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.669      ;
; 0.519  ; SBCTextDisplayRGB:io2|dataOut[2]  ; T80s:cpu1|DI_Reg[2]          ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 0.248      ; 0.919      ;
; 0.522  ; T80s:cpu1|T80:u0|Read_To_Reg_r[0] ; T80s:cpu1|T80:u0|ACC[4]      ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.674      ;
; 0.525  ; T80s:cpu1|T80:u0|ACC[6]           ; T80s:cpu1|T80:u0|Ap[6]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.677      ;
; 0.526  ; T80s:cpu1|T80:u0|F[4]             ; T80s:cpu1|T80:u0|Fp[4]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.002      ; 0.680      ;
; 0.527  ; sd_controller:sd1|dout[2]         ; T80s:cpu1|DI_Reg[2]          ; sdClock          ; cpuClock    ; 0.000        ; 0.349      ; 1.028      ;
; 0.531  ; T80s:cpu1|T80:u0|R[1]             ; T80s:cpu1|T80:u0|R[3]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.683      ;
; 0.534  ; T80s:cpu1|T80:u0|I[4]             ; T80s:cpu1|T80:u0|A[12]       ; cpuClock         ; cpuClock    ; 0.000        ; -0.008     ; 0.678      ;
; 0.542  ; T80s:cpu1|T80:u0|TmpAddr[3]       ; T80s:cpu1|T80:u0|PC[3]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.694      ;
; 0.543  ; T80s:cpu1|IORQ_n                  ; T80s:cpu1|T80:u0|IR[0]       ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.739      ; 2.075      ;
; 0.545  ; T80s:cpu1|T80:u0|A[2]             ; T80s:cpu1|DI_Reg[3]          ; cpuClock         ; cpuClock    ; 0.000        ; 1.264      ; 1.961      ;
+--------+-----------------------------------+------------------------------+------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'serialClkCount[15]'                                                                                                                ;
+--------+------------------+-----------------------------------------+------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node                                 ; Launch Clock     ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+-----------------------------------------+------------------+--------------------+--------------+------------+------------+
; -0.143 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txBuffer[7]            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.223      ; 1.373      ;
; -0.026 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txd                    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.223      ; 1.490      ;
; 0.028  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~19            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.243      ; 1.564      ;
; 0.028  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~139           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.243      ; 1.564      ;
; 0.028  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~13            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.243      ; 1.564      ;
; 0.028  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~133           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.243      ; 1.564      ;
; 0.028  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~138           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.243      ; 1.564      ;
; 0.028  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~137           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.243      ; 1.564      ;
; 0.028  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~16            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.243      ; 1.564      ;
; 0.028  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~136           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.243      ; 1.564      ;
; 0.028  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~140           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.243      ; 1.564      ;
; 0.028  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~14            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.243      ; 1.564      ;
; 0.028  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~134           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.243      ; 1.564      ;
; 0.028  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~135           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.243      ; 1.564      ;
; 0.079  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxInPointer[1]         ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.247      ; 1.619      ;
; 0.079  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxInPointer[2]         ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.247      ; 1.619      ;
; 0.079  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxInPointer[3]         ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.247      ; 1.619      ;
; 0.079  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxInPointer[4]         ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.247      ; 1.619      ;
; 0.079  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxInPointer[5]         ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.247      ; 1.619      ;
; 0.079  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxInPointer[0]         ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.247      ; 1.619      ;
; 0.083  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~51            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.252      ; 1.628      ;
; 0.083  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~45            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.252      ; 1.628      ;
; 0.083  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~50            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.252      ; 1.628      ;
; 0.083  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~48            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.252      ; 1.628      ;
; 0.083  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~47            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.252      ; 1.628      ;
; 0.087  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~83            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.252      ; 1.632      ;
; 0.087  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~77            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.252      ; 1.632      ;
; 0.087  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~82            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.252      ; 1.632      ;
; 0.087  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~81            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.252      ; 1.632      ;
; 0.087  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~80            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.252      ; 1.632      ;
; 0.087  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~84            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.252      ; 1.632      ;
; 0.087  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~78            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.252      ; 1.632      ;
; 0.087  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~79            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.252      ; 1.632      ;
; 0.091  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~43            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.243      ; 1.627      ;
; 0.091  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~37            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.243      ; 1.627      ;
; 0.091  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~42            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.243      ; 1.627      ;
; 0.091  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~41            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.243      ; 1.627      ;
; 0.091  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~40            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.243      ; 1.627      ;
; 0.091  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~44            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.243      ; 1.627      ;
; 0.091  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~38            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.243      ; 1.627      ;
; 0.091  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~39            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.243      ; 1.627      ;
; 0.095  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~115           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.254      ; 1.642      ;
; 0.095  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~109           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.254      ; 1.642      ;
; 0.095  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~114           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.254      ; 1.642      ;
; 0.095  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~113           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.254      ; 1.642      ;
; 0.095  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~112           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.254      ; 1.642      ;
; 0.095  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~116           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.254      ; 1.642      ;
; 0.095  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~110           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.254      ; 1.642      ;
; 0.095  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~111           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.254      ; 1.642      ;
; 0.101  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~107           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.251      ; 1.645      ;
; 0.101  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~101           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.251      ; 1.645      ;
; 0.101  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~106           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.251      ; 1.645      ;
; 0.101  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~105           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.251      ; 1.645      ;
; 0.101  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~104           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.251      ; 1.645      ;
; 0.101  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~108           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.251      ; 1.645      ;
; 0.102  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~74            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.247      ; 1.642      ;
; 0.154  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxCurrentByteBuffer[7] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.254      ; 1.701      ;
; 0.154  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxCurrentByteBuffer[6] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.254      ; 1.701      ;
; 0.154  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxCurrentByteBuffer[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.254      ; 1.701      ;
; 0.154  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxCurrentByteBuffer[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.254      ; 1.701      ;
; 0.154  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxCurrentByteBuffer[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.254      ; 1.701      ;
; 0.154  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxCurrentByteBuffer[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.254      ; 1.701      ;
; 0.154  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxCurrentByteBuffer[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.254      ; 1.701      ;
; 0.154  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxCurrentByteBuffer[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.254      ; 1.701      ;
; 0.157  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~67            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.251      ; 1.701      ;
; 0.157  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~61            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.251      ; 1.701      ;
; 0.157  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~66            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.251      ; 1.701      ;
; 0.157  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~65            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.251      ; 1.701      ;
; 0.157  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~64            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.251      ; 1.701      ;
; 0.157  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~68            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.251      ; 1.701      ;
; 0.157  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~62            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.251      ; 1.701      ;
; 0.157  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~63            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.251      ; 1.701      ;
; 0.164  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~59            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.247      ; 1.704      ;
; 0.164  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~53            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.247      ; 1.704      ;
; 0.164  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~58            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.247      ; 1.704      ;
; 0.164  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~57            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.247      ; 1.704      ;
; 0.164  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~56            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.247      ; 1.704      ;
; 0.164  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~60            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.247      ; 1.704      ;
; 0.164  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~54            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.247      ; 1.704      ;
; 0.164  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~55            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.247      ; 1.704      ;
; 0.167  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~91            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.254      ; 1.714      ;
; 0.167  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~85            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.254      ; 1.714      ;
; 0.167  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~90            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.254      ; 1.714      ;
; 0.167  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~89            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.254      ; 1.714      ;
; 0.167  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~88            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.254      ; 1.714      ;
; 0.167  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~86            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.254      ; 1.714      ;
; 0.167  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~87            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.254      ; 1.714      ;
; 0.179  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~99            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.251      ; 1.723      ;
; 0.179  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~93            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.251      ; 1.723      ;
; 0.179  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~98            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.251      ; 1.723      ;
; 0.179  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~97            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.251      ; 1.723      ;
; 0.179  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~96            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.251      ; 1.723      ;
; 0.179  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~100           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.251      ; 1.723      ;
; 0.179  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~94            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.251      ; 1.723      ;
; 0.179  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~95            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.251      ; 1.723      ;
; 0.189  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~125           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.242      ; 1.724      ;
; 0.189  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~130           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.242      ; 1.724      ;
; 0.189  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~129           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.242      ; 1.724      ;
; 0.189  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~128           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.242      ; 1.724      ;
; 0.189  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~127           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.242      ; 1.724      ;
+--------+------------------+-----------------------------------------+------------------+--------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'sdClock'                                                                                                                                                      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; sd_controller:sd1|return_state.read_block_wait  ; sd_controller:sd1|return_state.read_block_wait  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|state.write_block_byte        ; sd_controller:sd1|state.write_block_byte        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.cmd41            ; sd_controller:sd1|return_state.cmd41            ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.poll_cmd         ; sd_controller:sd1|return_state.poll_cmd         ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|sclk_sig                      ; sd_controller:sd1|sclk_sig                      ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|init_busy                     ; sd_controller:sd1|init_busy                     ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|block_start_ack               ; sd_controller:sd1|block_start_ack               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[0]                       ; sd_controller:sd1|dout[0]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[6]                       ; sd_controller:sd1|dout[6]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|block_busy                    ; sd_controller:sd1|block_busy                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[5]                       ; sd_controller:sd1|dout[5]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[4]                       ; sd_controller:sd1|dout[4]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.write_block_init ; sd_controller:sd1|return_state.write_block_init ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.cmd55            ; sd_controller:sd1|return_state.cmd55            ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|response_mode                 ; sd_controller:sd1|response_mode                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|state.send_cmd                ; sd_controller:sd1|state.send_cmd                ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[3]                       ; sd_controller:sd1|dout[3]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|sd_write_flag                 ; sd_controller:sd1|sd_write_flag                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[7]                       ; sd_controller:sd1|dout[7]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[1]                       ; sd_controller:sd1|dout[1]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[2]                       ; sd_controller:sd1|dout[2]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|led_on_count[0]               ; sd_controller:sd1|led_on_count[0]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|sdCS                          ; sd_controller:sd1|sdCS                          ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|cmd_out[45]                   ; sd_controller:sd1|cmd_out[45]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|cmd_out[47]                   ; sd_controller:sd1|cmd_out[47]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|cmd_mode                      ; sd_controller:sd1|cmd_mode                      ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.239 ; sd_controller:sd1|cmd_out[2]                    ; sd_controller:sd1|cmd_out[3]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.391      ;
; 0.241 ; sd_controller:sd1|recv_data[4]                  ; sd_controller:sd1|recv_data[5]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; sd_controller:sd1|recv_data[5]                  ; sd_controller:sd1|recv_data[6]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; sd_controller:sd1|cmd_out[5]                    ; sd_controller:sd1|cmd_out[6]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.393      ;
; 0.246 ; sd_controller:sd1|recv_data[2]                  ; sd_controller:sd1|recv_data[3]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.398      ;
; 0.291 ; sd_controller:sd1|cmd_out[52]                   ; sd_controller:sd1|cmd_out[53]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.443      ;
; 0.293 ; sd_controller:sd1|cmd_out[54]                   ; sd_controller:sd1|cmd_out[55]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.445      ;
; 0.294 ; sd_controller:sd1|cmd_out[48]                   ; sd_controller:sd1|cmd_out[49]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.446      ;
; 0.315 ; sd_controller:sd1|return_state.cmd55            ; sd_controller:sd1|state.cmd55                   ; sdClock      ; sdClock     ; 0.000        ; 0.003      ; 0.470      ;
; 0.323 ; sd_controller:sd1|recv_data[3]                  ; sd_controller:sd1|recv_data[4]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.475      ;
; 0.324 ; sd_controller:sd1|cmd_out[15]                   ; sd_controller:sd1|cmd_out[16]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.476      ;
; 0.324 ; sd_controller:sd1|cmd_out[18]                   ; sd_controller:sd1|cmd_out[19]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.476      ;
; 0.325 ; sd_controller:sd1|data_sig[2]                   ; sd_controller:sd1|data_sig[3]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.477      ;
; 0.325 ; sd_controller:sd1|data_sig[3]                   ; sd_controller:sd1|data_sig[4]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.477      ;
; 0.325 ; sd_controller:sd1|cmd_out[8]                    ; sd_controller:sd1|cmd_out[9]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.477      ;
; 0.325 ; sd_controller:sd1|cmd_out[20]                   ; sd_controller:sd1|cmd_out[21]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.477      ;
; 0.326 ; sd_controller:sd1|cmd_out[23]                   ; sd_controller:sd1|cmd_out[24]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.478      ;
; 0.327 ; sd_controller:sd1|cmd_out[12]                   ; sd_controller:sd1|cmd_out[13]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; sd_controller:sd1|cmd_out[22]                   ; sd_controller:sd1|cmd_out[23]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.479      ;
; 0.328 ; sd_controller:sd1|cmd_out[34]                   ; sd_controller:sd1|cmd_out[35]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.480      ;
; 0.329 ; sd_controller:sd1|data_sig[1]                   ; sd_controller:sd1|data_sig[2]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; sd_controller:sd1|cmd_out[10]                   ; sd_controller:sd1|cmd_out[11]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; sd_controller:sd1|cmd_out[14]                   ; sd_controller:sd1|cmd_out[15]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; sd_controller:sd1|cmd_out[28]                   ; sd_controller:sd1|cmd_out[29]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; sd_controller:sd1|cmd_out[33]                   ; sd_controller:sd1|cmd_out[34]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.481      ;
; 0.330 ; sd_controller:sd1|return_state.cmd41            ; sd_controller:sd1|state.cmd41                   ; sdClock      ; sdClock     ; 0.000        ; 0.003      ; 0.485      ;
; 0.330 ; sd_controller:sd1|data_sig[5]                   ; sd_controller:sd1|data_sig[6]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.482      ;
; 0.330 ; sd_controller:sd1|cmd_out[32]                   ; sd_controller:sd1|cmd_out[33]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.482      ;
; 0.331 ; sd_controller:sd1|cmd_out[27]                   ; sd_controller:sd1|cmd_out[28]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.483      ;
; 0.332 ; sd_controller:sd1|cmd_out[31]                   ; sd_controller:sd1|cmd_out[32]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.484      ;
; 0.357 ; sd_controller:sd1|cmd_out[42]                   ; sd_controller:sd1|cmd_out[43]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.509      ;
; 0.359 ; sd_controller:sd1|return_state.rst              ; sd_controller:sd1|state.rst                     ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; sd_controller:sd1|cmd_out[43]                   ; sd_controller:sd1|cmd_out[44]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.511      ;
; 0.362 ; sd_controller:sd1|led_on_count[5]               ; sd_controller:sd1|led_on_count[5]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; sd_controller:sd1|cmd_out[40]                   ; sd_controller:sd1|cmd_out[41]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; sd_controller:sd1|cmd_out[41]                   ; sd_controller:sd1|cmd_out[42]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; sd_controller:sd1|cmd_out[53]                   ; sd_controller:sd1|cmd_out[54]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.515      ;
; 0.365 ; sd_controller:sd1|led_on_count[1]               ; sd_controller:sd1|led_on_count[1]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; sd_controller:sd1|cmd_out[49]                   ; sd_controller:sd1|cmd_out[50]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; sd_controller:sd1|recv_data[4]                  ; sd_controller:sd1|dout[4]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; sd_controller:sd1|cmd_out[51]                   ; sd_controller:sd1|cmd_out[52]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; sd_controller:sd1|recv_data[2]                  ; sd_controller:sd1|dout[2]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.518      ;
; 0.371 ; sd_controller:sd1|recv_data[0]                  ; sd_controller:sd1|recv_data[1]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; sd_controller:sd1|recv_data[0]                  ; sd_controller:sd1|dout[0]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.523      ;
; 0.373 ; sd_controller:sd1|cmd_out[6]                    ; sd_controller:sd1|cmd_out[7]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; sd_controller:sd1|cmd_out[50]                   ; sd_controller:sd1|cmd_out[51]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; sd_controller:sd1|led_on_count[2]               ; sd_controller:sd1|led_on_count[2]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; sd_controller:sd1|led_on_count[4]               ; sd_controller:sd1|led_on_count[4]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; sd_controller:sd1|cmd_out[39]                   ; sd_controller:sd1|cmd_out[40]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.527      ;
; 0.382 ; sd_controller:sd1|state.write_block_init        ; sd_controller:sd1|state.write_block_data        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.534      ;
; 0.396 ; sd_controller:sd1|cmd_out[11]                   ; sd_controller:sd1|cmd_out[12]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.548      ;
; 0.399 ; sd_controller:sd1|return_state.write_block_wait ; sd_controller:sd1|state.write_block_wait        ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 0.549      ;
; 0.399 ; sd_controller:sd1|recv_data[6]                  ; sd_controller:sd1|recv_data[7]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.551      ;
; 0.400 ; sd_controller:sd1|cmd_out[21]                   ; sd_controller:sd1|cmd_out[22]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.552      ;
; 0.404 ; sd_controller:sd1|cmd_out[13]                   ; sd_controller:sd1|cmd_out[14]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.556      ;
; 0.404 ; sd_controller:sd1|cmd_out[17]                   ; sd_controller:sd1|cmd_out[18]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.556      ;
; 0.405 ; sd_controller:sd1|cmd_out[7]                    ; sd_controller:sd1|cmd_out[8]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.557      ;
; 0.407 ; sd_controller:sd1|cmd_out[19]                   ; sd_controller:sd1|cmd_out[20]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.559      ;
; 0.407 ; sd_controller:sd1|cmd_out[30]                   ; sd_controller:sd1|cmd_out[31]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.559      ;
; 0.407 ; sd_controller:sd1|cmd_out[38]                   ; sd_controller:sd1|cmd_out[39]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.559      ;
; 0.408 ; sd_controller:sd1|cmd_out[9]                    ; sd_controller:sd1|cmd_out[10]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.560      ;
; 0.409 ; sd_controller:sd1|cmd_out[36]                   ; sd_controller:sd1|cmd_out[37]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.561      ;
; 0.410 ; sd_controller:sd1|cmd_out[25]                   ; sd_controller:sd1|cmd_out[26]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.562      ;
; 0.411 ; sd_controller:sd1|state.receive_byte_wait       ; sd_controller:sd1|state.receive_byte_wait       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.563      ;
; 0.412 ; sd_controller:sd1|cmd_out[37]                   ; sd_controller:sd1|cmd_out[38]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.564      ;
; 0.413 ; sd_controller:sd1|cmd_out[26]                   ; sd_controller:sd1|cmd_out[27]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.565      ;
; 0.420 ; sd_controller:sd1|data_sig[0]                   ; sd_controller:sd1|data_sig[1]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.572      ;
; 0.422 ; sd_controller:sd1|state.write_block_data        ; sd_controller:sd1|bit_counter[6]                ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 0.572      ;
; 0.426 ; sd_controller:sd1|return_state.write_block_init ; sd_controller:sd1|state.write_block_init        ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 0.580      ;
; 0.430 ; sd_controller:sd1|data_sig[6]                   ; sd_controller:sd1|data_sig[7]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.582      ;
; 0.431 ; sd_controller:sd1|state.read_block_cmd          ; sd_controller:sd1|block_busy                    ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 0.584      ;
; 0.433 ; sd_controller:sd1|return_state.poll_cmd         ; sd_controller:sd1|state.poll_cmd                ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 0.587      ;
; 0.433 ; sd_controller:sd1|data_sig[4]                   ; sd_controller:sd1|data_sig[5]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.585      ;
; 0.435 ; sd_controller:sd1|led_on_count[3]               ; sd_controller:sd1|led_on_count[0]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.587      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'serialClkCount[15]'                                                                                                       ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                          ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+
; -1.527 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.540     ; 1.519      ;
; -1.527 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.540     ; 1.519      ;
; -1.527 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.540     ; 1.519      ;
; -1.527 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.540     ; 1.519      ;
; -1.527 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.540     ; 1.519      ;
; -1.527 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.540     ; 1.519      ;
; -1.527 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.540     ; 1.519      ;
; -1.525 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.540     ; 1.517      ;
; -1.525 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.540     ; 1.517      ;
; -1.525 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.540     ; 1.517      ;
; -1.525 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.540     ; 1.517      ;
; -1.510 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.540     ; 1.502      ;
; -1.510 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.540     ; 1.502      ;
; -1.510 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.540     ; 1.502      ;
; -1.482 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.526     ; 1.488      ;
; -1.482 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.526     ; 1.488      ;
; -1.482 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.526     ; 1.488      ;
; -1.482 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.526     ; 1.488      ;
; -1.482 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.526     ; 1.488      ;
; -1.482 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.526     ; 1.488      ;
; -1.454 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.524     ; 1.462      ;
; -1.454 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.524     ; 1.462      ;
; -1.454 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.524     ; 1.462      ;
; -1.454 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.524     ; 1.462      ;
; -1.454 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.524     ; 1.462      ;
; -1.454 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.524     ; 1.462      ;
; -1.454 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.524     ; 1.462      ;
; -1.452 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.524     ; 1.460      ;
; -1.452 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.524     ; 1.460      ;
; -1.452 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.524     ; 1.460      ;
; -1.452 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.524     ; 1.460      ;
; -1.445 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.524     ; 1.453      ;
; -1.445 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.524     ; 1.453      ;
; -1.445 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.524     ; 1.453      ;
; -1.445 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.524     ; 1.453      ;
; -1.445 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.524     ; 1.453      ;
; -1.445 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.524     ; 1.453      ;
; -1.445 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.524     ; 1.453      ;
; -1.443 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.526     ; 1.449      ;
; -1.443 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.526     ; 1.449      ;
; -1.443 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.526     ; 1.449      ;
; -1.443 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.526     ; 1.449      ;
; -1.443 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.526     ; 1.449      ;
; -1.443 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.526     ; 1.449      ;
; -1.443 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.526     ; 1.449      ;
; -1.443 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.524     ; 1.451      ;
; -1.443 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.524     ; 1.451      ;
; -1.443 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.524     ; 1.451      ;
; -1.443 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.524     ; 1.451      ;
; -1.437 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.524     ; 1.445      ;
; -1.437 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.524     ; 1.445      ;
; -1.437 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.524     ; 1.445      ;
; -1.428 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.524     ; 1.436      ;
; -1.428 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.524     ; 1.436      ;
; -1.428 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.524     ; 1.436      ;
; -1.409 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.510     ; 1.431      ;
; -1.409 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.510     ; 1.431      ;
; -1.409 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.510     ; 1.431      ;
; -1.409 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.510     ; 1.431      ;
; -1.409 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.510     ; 1.431      ;
; -1.409 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.510     ; 1.431      ;
; -1.400 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.510     ; 1.422      ;
; -1.400 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.510     ; 1.422      ;
; -1.400 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.510     ; 1.422      ;
; -1.400 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.510     ; 1.422      ;
; -1.400 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.510     ; 1.422      ;
; -1.400 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.510     ; 1.422      ;
; -1.370 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.510     ; 1.392      ;
; -1.370 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.510     ; 1.392      ;
; -1.370 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.510     ; 1.392      ;
; -1.370 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.510     ; 1.392      ;
; -1.370 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.510     ; 1.392      ;
; -1.370 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.510     ; 1.392      ;
; -1.370 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.510     ; 1.392      ;
; -1.361 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.510     ; 1.383      ;
; -1.361 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.510     ; 1.383      ;
; -1.361 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.510     ; 1.383      ;
; -1.361 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.510     ; 1.383      ;
; -1.361 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.510     ; 1.383      ;
; -1.361 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.510     ; 1.383      ;
; -1.361 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.510     ; 1.383      ;
; -0.996 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.658      ; 2.186      ;
; -0.996 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.658      ; 2.186      ;
; -0.996 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.658      ; 2.186      ;
; -0.996 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.658      ; 2.186      ;
; -0.996 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.658      ; 2.186      ;
; -0.996 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.658      ; 2.186      ;
; -0.996 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.658      ; 2.186      ;
; -0.994 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.658      ; 2.184      ;
; -0.994 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.658      ; 2.184      ;
; -0.994 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.658      ; 2.184      ;
; -0.994 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.658      ; 2.184      ;
; -0.979 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.658      ; 2.169      ;
; -0.979 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.658      ; 2.169      ;
; -0.979 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.658      ; 2.169      ;
; -0.974 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.512      ; 2.018      ;
; -0.974 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.512      ; 2.018      ;
; -0.974 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.512      ; 2.018      ;
; -0.974 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.512      ; 2.018      ;
; -0.974 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.512      ; 2.018      ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'T80s:cpu1|IORQ_n'                                                                                                                        ;
+--------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; -0.010 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read           ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 0.478      ; 1.020      ;
; -0.010 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write          ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 0.478      ; 1.020      ;
; 0.036  ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read           ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 0.478      ; 0.974      ;
; 0.036  ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write          ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 0.478      ; 0.974      ;
; 0.093  ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk          ; T80s:cpu1|IORQ_n ; 1.000        ; -0.202     ; 0.737      ;
; 0.093  ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk          ; T80s:cpu1|IORQ_n ; 1.000        ; -0.202     ; 0.737      ;
; 0.093  ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk          ; T80s:cpu1|IORQ_n ; 1.000        ; -0.202     ; 0.737      ;
+--------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'sdClock'                                                                                                                 ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.017 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 1.016      ;
; 0.017 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 1.016      ;
; 0.017 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 1.016      ;
; 0.017 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 1.016      ;
; 0.017 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 1.016      ;
; 0.017 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 1.016      ;
; 0.017 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 1.016      ;
; 0.017 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 1.016      ;
; 0.065 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 0.968      ;
; 0.065 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 0.968      ;
; 0.065 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 0.968      ;
; 0.065 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 0.968      ;
; 0.065 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 0.968      ;
; 0.065 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 0.968      ;
; 0.065 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 0.968      ;
; 0.065 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 0.968      ;
; 0.082 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 0.950      ;
; 0.130 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 0.902      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'serialClkCount[15]'                                                                                                          ;
+-------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                          ; Launch Clock     ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+
; 0.041 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.237      ; 1.571      ;
; 0.041 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.237      ; 1.571      ;
; 0.041 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.237      ; 1.571      ;
; 0.041 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.237      ; 1.571      ;
; 0.041 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.237      ; 1.571      ;
; 0.041 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.237      ; 1.571      ;
; 0.041 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.237      ; 1.571      ;
; 0.080 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.237      ; 1.610      ;
; 0.080 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.237      ; 1.610      ;
; 0.080 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.237      ; 1.610      ;
; 0.080 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.237      ; 1.610      ;
; 0.080 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.237      ; 1.610      ;
; 0.080 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.237      ; 1.610      ;
; 0.108 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.223      ; 1.624      ;
; 0.108 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.223      ; 1.624      ;
; 0.108 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txByteSent      ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.223      ; 1.624      ;
; 0.123 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.223      ; 1.639      ;
; 0.123 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.223      ; 1.639      ;
; 0.123 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.223      ; 1.639      ;
; 0.123 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.223      ; 1.639      ;
; 0.125 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.223      ; 1.641      ;
; 0.125 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.223      ; 1.641      ;
; 0.125 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.223      ; 1.641      ;
; 0.125 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.223      ; 1.641      ;
; 0.125 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.223      ; 1.641      ;
; 0.125 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.223      ; 1.641      ;
; 0.125 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.223      ; 1.641      ;
; 0.541 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.237      ; 1.571      ;
; 0.541 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.237      ; 1.571      ;
; 0.541 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.237      ; 1.571      ;
; 0.541 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.237      ; 1.571      ;
; 0.541 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.237      ; 1.571      ;
; 0.541 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.237      ; 1.571      ;
; 0.541 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.237      ; 1.571      ;
; 0.580 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.237      ; 1.610      ;
; 0.580 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.237      ; 1.610      ;
; 0.580 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.237      ; 1.610      ;
; 0.580 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.237      ; 1.610      ;
; 0.580 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.237      ; 1.610      ;
; 0.580 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.237      ; 1.610      ;
; 0.608 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.223      ; 1.624      ;
; 0.608 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.223      ; 1.624      ;
; 0.608 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txByteSent      ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.223      ; 1.624      ;
; 0.623 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.223      ; 1.639      ;
; 0.623 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.223      ; 1.639      ;
; 0.623 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.223      ; 1.639      ;
; 0.623 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.223      ; 1.639      ;
; 0.625 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.223      ; 1.641      ;
; 0.625 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.223      ; 1.641      ;
; 0.625 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.223      ; 1.641      ;
; 0.625 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.223      ; 1.641      ;
; 0.625 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.223      ; 1.641      ;
; 0.625 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.223      ; 1.641      ;
; 0.625 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.223      ; 1.641      ;
; 1.421 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.672      ; 1.745      ;
; 1.421 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.672      ; 1.745      ;
; 1.421 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.672      ; 1.745      ;
; 1.421 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.672      ; 1.745      ;
; 1.421 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.672      ; 1.745      ;
; 1.421 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.672      ; 1.745      ;
; 1.421 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.672      ; 1.745      ;
; 1.460 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.672      ; 1.784      ;
; 1.460 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.672      ; 1.784      ;
; 1.460 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.672      ; 1.784      ;
; 1.460 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.672      ; 1.784      ;
; 1.460 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.672      ; 1.784      ;
; 1.460 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.672      ; 1.784      ;
; 1.488 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.658      ; 1.798      ;
; 1.488 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.658      ; 1.798      ;
; 1.488 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txByteSent      ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.658      ; 1.798      ;
; 1.503 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.658      ; 1.813      ;
; 1.503 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.658      ; 1.813      ;
; 1.503 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.658      ; 1.813      ;
; 1.503 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.658      ; 1.813      ;
; 1.505 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.658      ; 1.815      ;
; 1.505 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.658      ; 1.815      ;
; 1.505 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.658      ; 1.815      ;
; 1.505 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.658      ; 1.815      ;
; 1.505 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.658      ; 1.815      ;
; 1.505 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.658      ; 1.815      ;
; 1.505 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.658      ; 1.815      ;
; 1.506 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.526      ; 1.684      ;
; 1.506 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.526      ; 1.684      ;
; 1.506 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.526      ; 1.684      ;
; 1.506 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.526      ; 1.684      ;
; 1.506 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.526      ; 1.684      ;
; 1.506 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.526      ; 1.684      ;
; 1.506 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.526      ; 1.684      ;
; 1.545 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.526      ; 1.723      ;
; 1.545 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.526      ; 1.723      ;
; 1.545 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.526      ; 1.723      ;
; 1.545 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.526      ; 1.723      ;
; 1.545 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.526      ; 1.723      ;
; 1.545 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.526      ; 1.723      ;
; 1.572 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.763      ; 1.987      ;
; 1.572 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.763      ; 1.987      ;
; 1.572 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.763      ; 1.987      ;
; 1.572 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.763      ; 1.987      ;
; 1.572 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.763      ; 1.987      ;
; 1.572 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.763      ; 1.987      ;
+-------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'T80s:cpu1|IORQ_n'                                                                                                                        ;
+-------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                                ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; 0.358 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk          ; T80s:cpu1|IORQ_n ; 0.000        ; 0.227      ; 0.737      ;
; 0.358 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk          ; T80s:cpu1|IORQ_n ; 0.000        ; 0.227      ; 0.737      ;
; 0.358 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk          ; T80s:cpu1|IORQ_n ; 0.000        ; 0.227      ; 0.737      ;
; 0.707 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read           ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 0.615      ; 0.974      ;
; 0.707 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write          ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 0.615      ; 0.974      ;
; 0.753 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read           ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 0.615      ; 1.020      ;
; 0.753 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write          ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 0.615      ; 1.020      ;
+-------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'sdClock'                                                                                                                  ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.750 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.902      ;
; 0.798 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.950      ;
; 0.815 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 0.968      ;
; 0.815 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 0.968      ;
; 0.815 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 0.968      ;
; 0.815 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 0.968      ;
; 0.815 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 0.968      ;
; 0.815 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 0.968      ;
; 0.815 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 0.968      ;
; 0.815 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 0.968      ;
; 0.863 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 1.016      ;
; 0.863 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 1.016      ;
; 0.863 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 1.016      ;
; 0.863 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 1.016      ;
; 0.863 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 1.016      ;
; 0.863 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 1.016      ;
; 0.863 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 1.016      ;
; 0.863 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 1.016      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'T80s:cpu1|IORQ_n'                                                                                 ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+
; -1.168 ; -0.168       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|host_read_flag       ;
; -1.168 ; -0.168       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|host_read_flag       ;
; -0.935 ; 0.065        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[0]            ;
; -0.935 ; 0.065        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[0]            ;
; -0.935 ; 0.065        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[1]            ;
; -0.935 ; 0.065        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[1]            ;
; -0.935 ; 0.065        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[2]            ;
; -0.935 ; 0.065        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[2]            ;
; -0.935 ; 0.065        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[3]            ;
; -0.935 ; 0.065        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[3]            ;
; -0.935 ; 0.065        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[4]            ;
; -0.935 ; 0.065        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[4]            ;
; -0.935 ; 0.065        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[5]            ;
; -0.935 ; 0.065        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[5]            ;
; -0.935 ; 0.065        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[6]            ;
; -0.935 ; 0.065        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[6]            ;
; -0.935 ; 0.065        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[7]            ;
; -0.935 ; 0.065        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[7]            ;
; -0.935 ; 0.065        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[0]      ;
; -0.935 ; 0.065        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[0]      ;
; -0.935 ; 0.065        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[1]      ;
; -0.935 ; 0.065        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[1]      ;
; -0.935 ; 0.065        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[2]      ;
; -0.935 ; 0.065        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[2]      ;
; -0.935 ; 0.065        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[3]      ;
; -0.935 ; 0.065        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[3]      ;
; -0.935 ; 0.065        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[4]      ;
; -0.935 ; 0.065        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[4]      ;
; -0.935 ; 0.065        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[5]      ;
; -0.935 ; 0.065        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[5]      ;
; -0.929 ; 0.071        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[0]       ;
; -0.929 ; 0.071        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[0]       ;
; -0.929 ; 0.071        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[1]       ;
; -0.929 ; 0.071        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[1]       ;
; -0.929 ; 0.071        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[2]       ;
; -0.929 ; 0.071        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[2]       ;
; -0.929 ; 0.071        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[3]       ;
; -0.929 ; 0.071        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[3]       ;
; -0.929 ; 0.071        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[4]       ;
; -0.929 ; 0.071        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[4]       ;
; -0.929 ; 0.071        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[5]       ;
; -0.929 ; 0.071        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[5]       ;
; -0.929 ; 0.071        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[6]       ;
; -0.929 ; 0.071        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[6]       ;
; -0.929 ; 0.071        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[7]       ;
; -0.929 ; 0.071        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[7]       ;
; -0.929 ; 0.071        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[0] ;
; -0.929 ; 0.071        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[0] ;
; -0.929 ; 0.071        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[1] ;
; -0.929 ; 0.071        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[1] ;
; -0.929 ; 0.071        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[2] ;
; -0.929 ; 0.071        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[2] ;
; -0.764 ; 0.236        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[5]         ;
; -0.764 ; 0.236        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[5]         ;
; -0.764 ; 0.236        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[6]         ;
; -0.764 ; 0.236        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[6]         ;
; -0.764 ; 0.236        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[7]         ;
; -0.764 ; 0.236        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[7]         ;
; -0.764 ; 0.236        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[0]        ;
; -0.764 ; 0.236        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[0]        ;
; -0.764 ; 0.236        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[1]        ;
; -0.764 ; 0.236        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[1]        ;
; -0.764 ; 0.236        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[2]        ;
; -0.764 ; 0.236        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[2]        ;
; -0.764 ; 0.236        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[3]        ;
; -0.764 ; 0.236        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[3]        ;
; -0.764 ; 0.236        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[4]        ;
; -0.764 ; 0.236        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[4]        ;
; -0.764 ; 0.236        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[5]        ;
; -0.764 ; 0.236        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[5]        ;
; -0.764 ; 0.236        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[6]        ;
; -0.764 ; 0.236        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[6]        ;
; -0.764 ; 0.236        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[7]        ;
; -0.764 ; 0.236        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[7]        ;
; -0.764 ; 0.236        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteWritten         ;
; -0.764 ; 0.236        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteWritten         ;
; -0.738 ; 0.262        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[5]    ;
; -0.738 ; 0.262        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[5]    ;
; -0.738 ; 0.262        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[6]    ;
; -0.738 ; 0.262        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[6]    ;
; -0.738 ; 0.262        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[7]    ;
; -0.738 ; 0.262        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[7]    ;
; -0.738 ; 0.262        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[0] ;
; -0.738 ; 0.262        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[0] ;
; -0.738 ; 0.262        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[1] ;
; -0.738 ; 0.262        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[1] ;
; -0.738 ; 0.262        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[2] ;
; -0.738 ; 0.262        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[2] ;
; -0.738 ; 0.262        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[3] ;
; -0.738 ; 0.262        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[3] ;
; -0.738 ; 0.262        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[4] ;
; -0.738 ; 0.262        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[4] ;
; -0.738 ; 0.262        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[5] ;
; -0.738 ; 0.262        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[5] ;
; -0.738 ; 0.262        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[6] ;
; -0.738 ; 0.262        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[6] ;
; -0.738 ; 0.262        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[7] ;
; -0.738 ; 0.262        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[7] ;
; -0.738 ; 0.262        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteWritten  ;
; -0.738 ; 0.262        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteWritten  ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'cpuClock'                                                                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[4]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[4]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[7]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|IORQ_n              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|IORQ_n              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|MREQ_n              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|MREQ_n              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|RD_n                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|RD_n                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Alternate    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Alternate    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Arith16_r    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Arith16_r    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Auto_Wait_t1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Auto_Wait_t1 ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'serialClkCount[15]'                                                                         ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~100  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~100  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~101  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~101  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~102  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~102  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~103  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~103  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~104  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~104  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~105  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~105  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~106  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~106  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~107  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~107  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~108  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~108  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~109  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~109  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~110  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~110  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~111  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~111  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~112  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~112  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~113  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~113  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~114  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~114  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~115  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~115  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~116  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~116  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~117  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~117  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~118  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~118  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~119  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~119  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~120  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~120  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~121  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~121  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~122  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~122  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~123  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~123  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~124  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~124  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~125  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~125  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~126  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~126  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~127  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~127  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~128  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~128  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~129  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~129  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~13   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~13   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~130  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~130  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~131  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~131  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~132  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~132  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~133  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~133  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~134  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~134  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~135  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~135  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~136  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~136  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~137  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~137  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~138  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~138  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~139  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~139  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~14   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~14   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~140  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~140  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~15   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~15   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~16   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~16   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~17   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~17   ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'sdClock'                                                                            ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|block_busy      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|block_busy      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|block_start_ack ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|block_start_ack ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_mode        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_mode        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[10]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[10]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[11]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[11]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[12]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[12]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[13]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[13]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[14]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[14]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[15]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[15]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[16]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[16]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[17]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[17]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[18]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[18]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[19]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[19]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[20]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[20]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[21]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[21]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[22]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[22]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[23]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[23]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[24]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[24]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[25]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[25]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[26]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[26]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[27]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[27]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[28]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[28]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[29]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[29]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[30]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[30]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[31]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[31]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[32]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[32]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[33]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[33]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[34]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[34]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[35]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[35]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[36]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[36]     ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; n_reset      ; clk        ; 4.087 ; 4.087 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; 3.490 ; 3.490 ; Rise       ; clk             ;
; ps2Data      ; clk        ; 2.673 ; 2.673 ; Rise       ; clk             ;
; rxd1         ; clk        ; 3.113 ; 3.113 ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; 3.243 ; 3.243 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 2.956 ; 2.956 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 3.243 ; 3.243 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 3.130 ; 3.130 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 3.095 ; 3.095 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 3.115 ; 3.115 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 2.954 ; 2.954 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 2.647 ; 2.647 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 2.679 ; 2.679 ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; 3.451 ; 3.451 ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; 3.787 ; 3.787 ; Rise       ; sdClock         ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; -2.395 ; -2.395 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; -2.535 ; -2.535 ; Rise       ; clk             ;
; ps2Data      ; clk        ; -2.553 ; -2.553 ; Rise       ; clk             ;
; rxd1         ; clk        ; -2.151 ; -2.151 ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; -2.289 ; -2.289 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; -2.671 ; -2.671 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; -2.959 ; -2.959 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; -2.844 ; -2.844 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; -2.810 ; -2.810 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; -2.828 ; -2.828 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; -2.570 ; -2.570 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; -2.289 ; -2.289 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; -2.395 ; -2.395 ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; -2.028 ; -2.028 ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; -2.137 ; -2.137 ; Rise       ; sdClock         ;
+--------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                   ;
+------------------+--------------------+-------+-------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+-------+-------+------------+--------------------+
; n_ChipSS         ; T80s:cpu1|IORQ_n   ;       ; 2.548 ; Rise       ; T80s:cpu1|IORQ_n   ;
; n_ChipSS         ; T80s:cpu1|IORQ_n   ; 2.548 ;       ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 3.746 ; 3.746 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 4.416 ; 4.416 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 4.220 ; 4.220 ; Fall       ; T80s:cpu1|IORQ_n   ;
; hSync            ; clk                ; 3.945 ; 3.945 ; Rise       ; clk                ;
; ioOut8[*]        ; clk                ; 4.519 ; 4.519 ; Rise       ; clk                ;
;  ioOut8[0]       ; clk                ; 4.261 ; 4.261 ; Rise       ; clk                ;
;  ioOut8[1]       ; clk                ; 4.231 ; 4.231 ; Rise       ; clk                ;
;  ioOut8[2]       ; clk                ; 4.519 ; 4.519 ; Rise       ; clk                ;
;  ioOut8[3]       ; clk                ; 4.276 ; 4.276 ; Rise       ; clk                ;
;  ioOut8[4]       ; clk                ; 4.267 ; 4.267 ; Rise       ; clk                ;
;  ioOut8[5]       ; clk                ; 4.276 ; 4.276 ; Rise       ; clk                ;
;  ioOut8[6]       ; clk                ; 4.162 ; 4.162 ; Rise       ; clk                ;
;  ioOut8[7]       ; clk                ; 4.219 ; 4.219 ; Rise       ; clk                ;
; ps2Clk           ; clk                ; 3.983 ; 3.983 ; Rise       ; clk                ;
; ps2Data          ; clk                ; 3.797 ; 3.797 ; Rise       ; clk                ;
; vSync            ; clk                ; 4.194 ; 4.194 ; Rise       ; clk                ;
; video            ; clk                ; 3.879 ; 3.879 ; Rise       ; clk                ;
; videoB0          ; clk                ; 3.737 ; 3.737 ; Rise       ; clk                ;
; videoB1          ; clk                ; 3.718 ; 3.718 ; Rise       ; clk                ;
; videoG0          ; clk                ; 3.840 ; 3.840 ; Rise       ; clk                ;
; videoG1          ; clk                ; 3.735 ; 3.735 ; Rise       ; clk                ;
; videoR0          ; clk                ; 3.881 ; 3.881 ; Rise       ; clk                ;
; videoR1          ; clk                ; 4.042 ; 4.042 ; Rise       ; clk                ;
; videoSync        ; clk                ; 4.670 ; 4.670 ; Rise       ; clk                ;
; rts1             ; clk                ; 3.590 ; 3.590 ; Fall       ; clk                ;
; n_ChipSS         ; cpuClock           ; 3.513 ; 3.513 ; Rise       ; cpuClock           ;
; n_sRamCS         ; cpuClock           ; 4.926 ; 4.926 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 5.596 ; 5.596 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 5.400 ; 5.400 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 4.749 ; 4.749 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 4.440 ; 4.440 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 3.067 ; 3.067 ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 3.044 ; 3.044 ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 3.309 ; 3.309 ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 3.984 ; 3.984 ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 4.019 ; 4.019 ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 3.639 ; 3.639 ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 3.595 ; 3.595 ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 4.749 ; 4.749 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 4.352 ; 4.352 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 4.580 ; 4.580 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 4.540 ; 4.540 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 4.276 ; 4.276 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 4.126 ; 4.126 ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 4.190 ; 4.190 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 4.444 ; 4.444 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 4.626 ; 4.626 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 4.416 ; 4.416 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 4.398 ; 4.398 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 4.425 ; 4.425 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 4.195 ; 4.195 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 4.626 ; 4.626 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 4.263 ; 4.263 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 4.356 ; 4.356 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 4.401 ; 4.401 ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 3.570 ; 3.570 ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 4.034 ; 4.034 ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 4.604 ; 4.604 ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 3.771 ; 3.771 ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 3.403 ; 3.403 ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+-------+-------+------------+--------------------+


+-----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                           ;
+------------------+--------------------+-------+-------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+-------+-------+------------+--------------------+
; n_ChipSS         ; T80s:cpu1|IORQ_n   ;       ; 2.467 ; Rise       ; T80s:cpu1|IORQ_n   ;
; n_ChipSS         ; T80s:cpu1|IORQ_n   ; 2.467 ;       ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 3.746 ; 3.746 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 4.416 ; 4.416 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 4.220 ; 4.220 ; Fall       ; T80s:cpu1|IORQ_n   ;
; hSync            ; clk                ; 3.945 ; 3.945 ; Rise       ; clk                ;
; ioOut8[*]        ; clk                ; 4.162 ; 4.162 ; Rise       ; clk                ;
;  ioOut8[0]       ; clk                ; 4.261 ; 4.261 ; Rise       ; clk                ;
;  ioOut8[1]       ; clk                ; 4.231 ; 4.231 ; Rise       ; clk                ;
;  ioOut8[2]       ; clk                ; 4.519 ; 4.519 ; Rise       ; clk                ;
;  ioOut8[3]       ; clk                ; 4.276 ; 4.276 ; Rise       ; clk                ;
;  ioOut8[4]       ; clk                ; 4.267 ; 4.267 ; Rise       ; clk                ;
;  ioOut8[5]       ; clk                ; 4.276 ; 4.276 ; Rise       ; clk                ;
;  ioOut8[6]       ; clk                ; 4.162 ; 4.162 ; Rise       ; clk                ;
;  ioOut8[7]       ; clk                ; 4.219 ; 4.219 ; Rise       ; clk                ;
; ps2Clk           ; clk                ; 3.983 ; 3.983 ; Rise       ; clk                ;
; ps2Data          ; clk                ; 3.797 ; 3.797 ; Rise       ; clk                ;
; vSync            ; clk                ; 4.194 ; 4.194 ; Rise       ; clk                ;
; video            ; clk                ; 3.879 ; 3.879 ; Rise       ; clk                ;
; videoB0          ; clk                ; 3.737 ; 3.737 ; Rise       ; clk                ;
; videoB1          ; clk                ; 3.718 ; 3.718 ; Rise       ; clk                ;
; videoG0          ; clk                ; 3.840 ; 3.840 ; Rise       ; clk                ;
; videoG1          ; clk                ; 3.735 ; 3.735 ; Rise       ; clk                ;
; videoR0          ; clk                ; 3.881 ; 3.881 ; Rise       ; clk                ;
; videoR1          ; clk                ; 4.042 ; 4.042 ; Rise       ; clk                ;
; videoSync        ; clk                ; 4.417 ; 4.417 ; Rise       ; clk                ;
; rts1             ; clk                ; 3.590 ; 3.590 ; Fall       ; clk                ;
; n_ChipSS         ; cpuClock           ; 3.089 ; 3.089 ; Rise       ; cpuClock           ;
; n_sRamCS         ; cpuClock           ; 4.604 ; 4.604 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 3.678 ; 3.678 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 3.477 ; 3.477 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 3.044 ; 3.044 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 4.440 ; 4.440 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 3.067 ; 3.067 ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 3.044 ; 3.044 ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 3.309 ; 3.309 ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 3.984 ; 3.984 ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 4.019 ; 4.019 ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 3.639 ; 3.639 ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 3.595 ; 3.595 ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 4.749 ; 4.749 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 4.352 ; 4.352 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 4.580 ; 4.580 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 4.540 ; 4.540 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 4.276 ; 4.276 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 4.126 ; 4.126 ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 4.190 ; 4.190 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 4.444 ; 4.444 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 4.195 ; 4.195 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 4.416 ; 4.416 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 4.398 ; 4.398 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 4.425 ; 4.425 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 4.195 ; 4.195 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 4.626 ; 4.626 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 4.263 ; 4.263 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 4.356 ; 4.356 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 4.401 ; 4.401 ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 3.570 ; 3.570 ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 4.034 ; 4.034 ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 4.308 ; 4.308 ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 3.771 ; 3.771 ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 3.403 ; 3.403 ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+-------+-------+------------+--------------------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 4.374 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 4.502 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 4.374 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 4.476 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 4.476 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 4.476 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 4.492 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 4.606 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 4.612 ;      ; Rise       ; cpuClock        ;
+--------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 3.143 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 3.271 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 3.143 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 3.245 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 3.245 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 3.245 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 3.261 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 3.375 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 3.381 ;      ; Rise       ; cpuClock        ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 4.374     ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 4.502     ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 4.374     ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 4.476     ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 4.476     ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 4.476     ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 4.492     ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 4.606     ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 4.612     ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 3.143     ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 3.271     ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 3.143     ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 3.245     ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 3.245     ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 3.245     ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 3.261     ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 3.375     ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 3.381     ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                   ;
+---------------------+------------+---------+----------+---------+---------------------+
; Clock               ; Setup      ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------+------------+---------+----------+---------+---------------------+
; Worst-case Slack    ; -19.168    ; -2.821  ; -5.101   ; -0.829  ; -2.989              ;
;  T80s:cpu1|IORQ_n   ; -6.731     ; -2.821  ; -0.434   ; -0.829  ; -2.989              ;
;  clk                ; -19.168    ; -2.288  ; N/A      ; N/A     ; -2.567              ;
;  cpuClock           ; -18.118    ; -0.303  ; N/A      ; N/A     ; -0.742              ;
;  sdClock            ; -7.256     ; 0.215   ; -1.508   ; 0.750   ; -0.742              ;
;  serialClkCount[15] ; -6.758     ; -0.143  ; -5.101   ; 0.041   ; -0.742              ;
; Design-wide TNS     ; -13234.103 ; -25.624 ; -150.425 ; -2.487  ; -4168.469           ;
;  T80s:cpu1|IORQ_n   ; -348.325   ; -15.081 ; -0.868   ; -2.487  ; -339.968            ;
;  clk                ; -6454.984  ; -21.946 ; N/A      ; N/A     ; -2840.157           ;
;  cpuClock           ; -4696.914  ; -1.576  ; N/A      ; N/A     ; -513.464            ;
;  sdClock            ; -707.132   ; 0.000   ; -13.365  ; 0.000   ; -210.728            ;
;  serialClkCount[15] ; -1026.748  ; -0.169  ; -136.192 ; 0.000   ; -264.152            ;
+---------------------+------------+---------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; 10.427 ; 10.427 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; 8.490  ; 8.490  ; Rise       ; clk             ;
; ps2Data      ; clk        ; 6.187  ; 6.187  ; Rise       ; clk             ;
; rxd1         ; clk        ; 7.529  ; 7.529  ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; 7.869  ; 7.869  ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 7.105  ; 7.105  ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 7.869  ; 7.869  ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 7.505  ; 7.505  ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 7.315  ; 7.315  ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 7.456  ; 7.456  ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 7.240  ; 7.240  ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 6.126  ; 6.126  ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 6.357  ; 6.357  ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; 8.140  ; 8.140  ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; 9.169  ; 9.169  ; Rise       ; sdClock         ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; -2.395 ; -2.395 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; -2.535 ; -2.535 ; Rise       ; clk             ;
; ps2Data      ; clk        ; -2.553 ; -2.553 ; Rise       ; clk             ;
; rxd1         ; clk        ; -2.151 ; -2.151 ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; -2.289 ; -2.289 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; -2.671 ; -2.671 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; -2.959 ; -2.959 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; -2.844 ; -2.844 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; -2.810 ; -2.810 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; -2.828 ; -2.828 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; -2.570 ; -2.570 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; -2.289 ; -2.289 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; -2.395 ; -2.395 ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; -2.028 ; -2.028 ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; -2.137 ; -2.137 ; Rise       ; sdClock         ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                     ;
+------------------+--------------------+--------+--------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+--------+--------+------------+--------------------+
; n_ChipSS         ; T80s:cpu1|IORQ_n   ;        ; 6.620  ; Rise       ; T80s:cpu1|IORQ_n   ;
; n_ChipSS         ; T80s:cpu1|IORQ_n   ; 6.620  ;        ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 9.490  ; 9.490  ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 11.636 ; 11.636 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 11.061 ; 11.061 ; Fall       ; T80s:cpu1|IORQ_n   ;
; hSync            ; clk                ; 8.511  ; 8.511  ; Rise       ; clk                ;
; ioOut8[*]        ; clk                ; 10.336 ; 10.336 ; Rise       ; clk                ;
;  ioOut8[0]       ; clk                ; 9.869  ; 9.869  ; Rise       ; clk                ;
;  ioOut8[1]       ; clk                ; 9.689  ; 9.689  ; Rise       ; clk                ;
;  ioOut8[2]       ; clk                ; 10.336 ; 10.336 ; Rise       ; clk                ;
;  ioOut8[3]       ; clk                ; 9.783  ; 9.783  ; Rise       ; clk                ;
;  ioOut8[4]       ; clk                ; 9.882  ; 9.882  ; Rise       ; clk                ;
;  ioOut8[5]       ; clk                ; 9.904  ; 9.904  ; Rise       ; clk                ;
;  ioOut8[6]       ; clk                ; 9.415  ; 9.415  ; Rise       ; clk                ;
;  ioOut8[7]       ; clk                ; 9.632  ; 9.632  ; Rise       ; clk                ;
; ps2Clk           ; clk                ; 8.849  ; 8.849  ; Rise       ; clk                ;
; ps2Data          ; clk                ; 8.306  ; 8.306  ; Rise       ; clk                ;
; vSync            ; clk                ; 9.576  ; 9.576  ; Rise       ; clk                ;
; video            ; clk                ; 8.742  ; 8.742  ; Rise       ; clk                ;
; videoB0          ; clk                ; 8.096  ; 8.096  ; Rise       ; clk                ;
; videoB1          ; clk                ; 8.064  ; 8.064  ; Rise       ; clk                ;
; videoG0          ; clk                ; 8.458  ; 8.458  ; Rise       ; clk                ;
; videoG1          ; clk                ; 8.095  ; 8.095  ; Rise       ; clk                ;
; videoR0          ; clk                ; 8.513  ; 8.513  ; Rise       ; clk                ;
; videoR1          ; clk                ; 9.143  ; 9.143  ; Rise       ; clk                ;
; videoSync        ; clk                ; 11.459 ; 11.459 ; Rise       ; clk                ;
; rts1             ; clk                ; 7.718  ; 7.718  ; Fall       ; clk                ;
; n_ChipSS         ; cpuClock           ; 9.213  ; 9.213  ; Rise       ; cpuClock           ;
; n_sRamCS         ; cpuClock           ; 12.227 ; 12.227 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 14.373 ; 14.373 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 13.798 ; 13.798 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 11.559 ; 11.559 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 10.539 ; 10.539 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 7.221  ; 7.221  ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 7.154  ; 7.154  ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 8.059  ; 8.059  ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 10.049 ; 10.049 ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 10.282 ; 10.282 ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 8.972  ; 8.972  ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 8.883  ; 8.883  ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 11.559 ; 11.559 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 10.219 ; 10.219 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 11.057 ; 11.057 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 10.992 ; 10.992 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 10.433 ; 10.433 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 9.992  ; 9.992  ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 9.982  ; 9.982  ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 10.778 ; 10.778 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 11.130 ; 11.130 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 10.630 ; 10.630 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 10.567 ; 10.567 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 10.607 ; 10.607 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 9.846  ; 9.846  ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 11.130 ; 11.130 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 9.973  ; 9.973  ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 10.323 ; 10.323 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 10.442 ; 10.442 ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 8.275  ; 8.275  ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 9.798  ; 9.798  ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 11.764 ; 11.764 ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 8.666  ; 8.666  ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 7.644  ; 7.644  ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+--------+--------+------------+--------------------+


+-----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                           ;
+------------------+--------------------+-------+-------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+-------+-------+------------+--------------------+
; n_ChipSS         ; T80s:cpu1|IORQ_n   ;       ; 2.467 ; Rise       ; T80s:cpu1|IORQ_n   ;
; n_ChipSS         ; T80s:cpu1|IORQ_n   ; 2.467 ;       ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 3.746 ; 3.746 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 4.416 ; 4.416 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 4.220 ; 4.220 ; Fall       ; T80s:cpu1|IORQ_n   ;
; hSync            ; clk                ; 3.945 ; 3.945 ; Rise       ; clk                ;
; ioOut8[*]        ; clk                ; 4.162 ; 4.162 ; Rise       ; clk                ;
;  ioOut8[0]       ; clk                ; 4.261 ; 4.261 ; Rise       ; clk                ;
;  ioOut8[1]       ; clk                ; 4.231 ; 4.231 ; Rise       ; clk                ;
;  ioOut8[2]       ; clk                ; 4.519 ; 4.519 ; Rise       ; clk                ;
;  ioOut8[3]       ; clk                ; 4.276 ; 4.276 ; Rise       ; clk                ;
;  ioOut8[4]       ; clk                ; 4.267 ; 4.267 ; Rise       ; clk                ;
;  ioOut8[5]       ; clk                ; 4.276 ; 4.276 ; Rise       ; clk                ;
;  ioOut8[6]       ; clk                ; 4.162 ; 4.162 ; Rise       ; clk                ;
;  ioOut8[7]       ; clk                ; 4.219 ; 4.219 ; Rise       ; clk                ;
; ps2Clk           ; clk                ; 3.983 ; 3.983 ; Rise       ; clk                ;
; ps2Data          ; clk                ; 3.797 ; 3.797 ; Rise       ; clk                ;
; vSync            ; clk                ; 4.194 ; 4.194 ; Rise       ; clk                ;
; video            ; clk                ; 3.879 ; 3.879 ; Rise       ; clk                ;
; videoB0          ; clk                ; 3.737 ; 3.737 ; Rise       ; clk                ;
; videoB1          ; clk                ; 3.718 ; 3.718 ; Rise       ; clk                ;
; videoG0          ; clk                ; 3.840 ; 3.840 ; Rise       ; clk                ;
; videoG1          ; clk                ; 3.735 ; 3.735 ; Rise       ; clk                ;
; videoR0          ; clk                ; 3.881 ; 3.881 ; Rise       ; clk                ;
; videoR1          ; clk                ; 4.042 ; 4.042 ; Rise       ; clk                ;
; videoSync        ; clk                ; 4.417 ; 4.417 ; Rise       ; clk                ;
; rts1             ; clk                ; 3.590 ; 3.590 ; Fall       ; clk                ;
; n_ChipSS         ; cpuClock           ; 3.089 ; 3.089 ; Rise       ; cpuClock           ;
; n_sRamCS         ; cpuClock           ; 4.604 ; 4.604 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 3.678 ; 3.678 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 3.477 ; 3.477 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 3.044 ; 3.044 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 4.440 ; 4.440 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 3.067 ; 3.067 ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 3.044 ; 3.044 ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 3.309 ; 3.309 ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 3.984 ; 3.984 ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 4.019 ; 4.019 ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 3.639 ; 3.639 ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 3.595 ; 3.595 ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 4.749 ; 4.749 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 4.352 ; 4.352 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 4.580 ; 4.580 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 4.540 ; 4.540 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 4.276 ; 4.276 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 4.126 ; 4.126 ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 4.190 ; 4.190 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 4.444 ; 4.444 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 4.195 ; 4.195 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 4.416 ; 4.416 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 4.398 ; 4.398 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 4.425 ; 4.425 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 4.195 ; 4.195 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 4.626 ; 4.626 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 4.263 ; 4.263 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 4.356 ; 4.356 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 4.401 ; 4.401 ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 3.570 ; 3.570 ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 4.034 ; 4.034 ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 4.308 ; 4.308 ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 3.771 ; 3.771 ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 3.403 ; 3.403 ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+-------+-------+------------+--------------------+


+-------------------------------------------------------------------------------------+
; Setup Transfers                                                                     ;
+--------------------+--------------------+----------+----------+----------+----------+
; From Clock         ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------+--------------------+----------+----------+----------+----------+
; clk                ; clk                ; 41139423 ; 0        ; 0        ; 200      ;
; cpuClock           ; clk                ; 478      ; 0        ; 0        ; 0        ;
; serialClkCount[15] ; clk                ; 1        ; 1        ; 0        ; 57       ;
; T80s:cpu1|IORQ_n   ; clk                ; 19       ; 13579    ; 56       ; 0        ;
; clk                ; cpuClock           ; 400      ; 0        ; 0        ; 0        ;
; cpuClock           ; cpuClock           ; 4910960  ; 0        ; 0        ; 0        ;
; sdClock            ; cpuClock           ; 24       ; 0        ; 0        ; 0        ;
; T80s:cpu1|IORQ_n   ; cpuClock           ; 360      ; 380      ; 0        ; 0        ;
; sdClock            ; sdClock            ; 4655     ; 0        ; 0        ; 0        ;
; T80s:cpu1|IORQ_n   ; sdClock            ; 0        ; 99       ; 0        ; 0        ;
; clk                ; serialClkCount[15] ; 0        ; 0        ; 0        ; 14       ;
; cpuClock           ; serialClkCount[15] ; 0        ; 0        ; 1963     ; 0        ;
; serialClkCount[15] ; serialClkCount[15] ; 0        ; 0        ; 0        ; 2262     ;
; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0        ; 0        ; 453      ; 484      ;
; clk                ; T80s:cpu1|IORQ_n   ; 81       ; 0        ; 9        ; 0        ;
; cpuClock           ; T80s:cpu1|IORQ_n   ; 25       ; 0        ; 206      ; 0        ;
; sdClock            ; T80s:cpu1|IORQ_n   ; 0        ; 0        ; 10       ; 0        ;
; serialClkCount[15] ; T80s:cpu1|IORQ_n   ; 0        ; 178      ; 0        ; 1        ;
; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n   ; 295      ; 10       ; 0        ; 19       ;
+--------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------+
; Hold Transfers                                                                      ;
+--------------------+--------------------+----------+----------+----------+----------+
; From Clock         ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------+--------------------+----------+----------+----------+----------+
; clk                ; clk                ; 41139423 ; 0        ; 0        ; 200      ;
; cpuClock           ; clk                ; 478      ; 0        ; 0        ; 0        ;
; serialClkCount[15] ; clk                ; 1        ; 1        ; 0        ; 57       ;
; T80s:cpu1|IORQ_n   ; clk                ; 19       ; 13579    ; 56       ; 0        ;
; clk                ; cpuClock           ; 400      ; 0        ; 0        ; 0        ;
; cpuClock           ; cpuClock           ; 4910960  ; 0        ; 0        ; 0        ;
; sdClock            ; cpuClock           ; 24       ; 0        ; 0        ; 0        ;
; T80s:cpu1|IORQ_n   ; cpuClock           ; 360      ; 380      ; 0        ; 0        ;
; sdClock            ; sdClock            ; 4655     ; 0        ; 0        ; 0        ;
; T80s:cpu1|IORQ_n   ; sdClock            ; 0        ; 99       ; 0        ; 0        ;
; clk                ; serialClkCount[15] ; 0        ; 0        ; 0        ; 14       ;
; cpuClock           ; serialClkCount[15] ; 0        ; 0        ; 1963     ; 0        ;
; serialClkCount[15] ; serialClkCount[15] ; 0        ; 0        ; 0        ; 2262     ;
; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0        ; 0        ; 453      ; 484      ;
; clk                ; T80s:cpu1|IORQ_n   ; 81       ; 0        ; 9        ; 0        ;
; cpuClock           ; T80s:cpu1|IORQ_n   ; 25       ; 0        ; 206      ; 0        ;
; sdClock            ; T80s:cpu1|IORQ_n   ; 0        ; 0        ; 10       ; 0        ;
; serialClkCount[15] ; T80s:cpu1|IORQ_n   ; 0        ; 178      ; 0        ; 1        ;
; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n   ; 295      ; 10       ; 0        ; 19       ;
+--------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------+
; Recovery Transfers                                                                ;
+------------------+--------------------+----------+----------+----------+----------+
; From Clock       ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------+--------------------+----------+----------+----------+----------+
; sdClock          ; sdClock            ; 18       ; 0        ; 0        ; 0        ;
; cpuClock         ; serialClkCount[15] ; 0        ; 0        ; 351      ; 0        ;
; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0        ; 0        ; 81       ; 81       ;
; clk              ; T80s:cpu1|IORQ_n   ; 3        ; 0        ; 0        ; 0        ;
; sdClock          ; T80s:cpu1|IORQ_n   ; 0        ; 0        ; 4        ; 0        ;
+------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------+
; Removal Transfers                                                                 ;
+------------------+--------------------+----------+----------+----------+----------+
; From Clock       ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------+--------------------+----------+----------+----------+----------+
; sdClock          ; sdClock            ; 18       ; 0        ; 0        ; 0        ;
; cpuClock         ; serialClkCount[15] ; 0        ; 0        ; 351      ; 0        ;
; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0        ; 0        ; 81       ; 81       ;
; clk              ; T80s:cpu1|IORQ_n   ; 3        ; 0        ; 0        ; 0        ;
; sdClock          ; T80s:cpu1|IORQ_n   ; 0        ; 0        ; 4        ; 0        ;
+------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 13    ; 13   ;
; Unconstrained Input Port Paths  ; 501   ; 501  ;
; Unconstrained Output Ports      ; 54    ; 54   ;
; Unconstrained Output Port Paths ; 95    ; 95   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Oct 23 14:57:16 2019
Info: Command: quartus_sta Microcomputer -c Microcomputer
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Microcomputer.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name T80s:cpu1|IORQ_n T80s:cpu1|IORQ_n
    Info (332105): create_clock -period 1.000 -name cpuClock cpuClock
    Info (332105): create_clock -period 1.000 -name serialClkCount[15] serialClkCount[15]
    Info (332105): create_clock -period 1.000 -name sdClock sdClock
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -19.168
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -19.168     -6454.984 clk 
    Info (332119):   -18.118     -4696.914 cpuClock 
    Info (332119):    -7.256      -707.132 sdClock 
    Info (332119):    -6.758     -1026.748 serialClkCount[15] 
    Info (332119):    -6.731      -348.325 T80s:cpu1|IORQ_n 
Info (332146): Worst-case hold slack is -2.821
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.821       -15.081 T80s:cpu1|IORQ_n 
    Info (332119):    -2.288        -2.932 clk 
    Info (332119):     0.499         0.000 cpuClock 
    Info (332119):     0.499         0.000 sdClock 
    Info (332119):     0.499         0.000 serialClkCount[15] 
Info (332146): Worst-case recovery slack is -5.101
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.101      -136.192 serialClkCount[15] 
    Info (332119):    -1.508       -13.365 sdClock 
    Info (332119):    -0.434        -0.868 T80s:cpu1|IORQ_n 
Info (332146): Worst-case removal slack is -0.829
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.829        -2.487 T80s:cpu1|IORQ_n 
    Info (332119):     1.203         0.000 serialClkCount[15] 
    Info (332119):     1.915         0.000 sdClock 
Info (332146): Worst-case minimum pulse width slack is -2.989
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.989      -339.968 T80s:cpu1|IORQ_n 
    Info (332119):    -2.567     -2840.157 clk 
    Info (332119):    -0.742      -513.464 cpuClock 
    Info (332119):    -0.742      -264.152 serialClkCount[15] 
    Info (332119):    -0.742      -210.728 sdClock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.385
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.385     -1580.266 clk 
    Info (332119):    -5.165     -1238.009 cpuClock 
    Info (332119):    -1.964      -284.955 serialClkCount[15] 
    Info (332119):    -1.738      -142.597 sdClock 
    Info (332119):    -1.685       -86.714 T80s:cpu1|IORQ_n 
Info (332146): Worst-case hold slack is -1.317
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.317       -21.946 clk 
    Info (332119):    -0.957        -1.933 T80s:cpu1|IORQ_n 
    Info (332119):    -0.303        -1.576 cpuClock 
    Info (332119):    -0.143        -0.169 serialClkCount[15] 
    Info (332119):     0.215         0.000 sdClock 
Info (332146): Worst-case recovery slack is -1.527
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.527       -40.312 serialClkCount[15] 
    Info (332119):    -0.010        -0.020 T80s:cpu1|IORQ_n 
    Info (332119):     0.017         0.000 sdClock 
Info (332146): Worst-case removal slack is 0.041
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.041         0.000 serialClkCount[15] 
    Info (332119):     0.358         0.000 T80s:cpu1|IORQ_n 
    Info (332119):     0.750         0.000 sdClock 
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -2000.732 clk 
    Info (332119):    -1.168      -129.990 T80s:cpu1|IORQ_n 
    Info (332119):    -0.500      -346.000 cpuClock 
    Info (332119):    -0.500      -178.000 serialClkCount[15] 
    Info (332119):    -0.500      -142.000 sdClock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4601 megabytes
    Info: Processing ended: Wed Oct 23 14:57:20 2019
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


