尝试使用Sipeed Tang 20K板子上的时钟芯片，调整FPGA芯片默认的时钟信号
FPGA芯片内默认的时钟频率是27M，尝试将时钟的频率降低下来，到12M
降低的原因是，希望用Arduino来做上位机，更方便地采样FPGA芯片的信号。Arduino的频率是48M
