current_design devtlb

clock -name clk          -domain PRIM_GROUP            -tag PRIM_GROUP -testclock
reset -name flreset      -sync -value 1
reset -name full_reset   -sync -value 1
