Fitter report for clk_card
Mon May 30 12:30:58 2016
Quartus II 64-Bit Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. PLL Usage
 20. Output Pin Default Load For Reported TCO
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pad To Core Delay Chain Fanout
 24. Control Signals
 25. Global & Other Fast Signals
 26. Non-Global High Fan-Out Signals
 27. Fitter RAM Summary
 28. Fitter DSP Block Usage Summary
 29. DSP Block Details
 30. Interconnect Usage Summary
 31. LAB Logic Elements
 32. LAB-wide Signals
 33. LAB Signals Sourced
 34. LAB Signals Sourced Out
 35. LAB Distinct Inputs
 36. Fitter Device Options
 37. Estimated Delay Added for Hold Timing Summary
 38. Estimated Delay Added for Hold Timing Details
 39. Fitter Messages
 40. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------+
; Fitter Summary                                                             ;
+---------------------------+------------------------------------------------+
; Fitter Status             ; Successful - Mon May 30 12:30:58 2016          ;
; Quartus II 64-Bit Version ; 11.1 Build 259 01/25/2012 SP 2 SJ Full Version ;
; Revision Name             ; clk_card                                       ;
; Top-level Entity Name     ; clk_card                                       ;
; Family                    ; Stratix                                        ;
; Device                    ; EP1S30F780C5                                   ;
; Timing Models             ; Final                                          ;
; Total logic elements      ; 19,387 / 32,470 ( 60 % )                       ;
; Total pins                ; 250 / 598 ( 42 % )                             ;
; Total virtual pins        ; 0                                              ;
; Total memory bits         ; 957,952 / 3,317,184 ( 29 % )                   ;
; DSP block 9-bit elements  ; 10 / 96 ( 10 % )                               ;
; Total PLLs                ; 2 / 6 ( 33 % )                                 ;
; Total DLLs                ; 0 / 2 ( 0 % )                                  ;
+---------------------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                  ;
+----------------------------------------------------------------------------+--------------------+--------------------------------+
; Option                                                                     ; Setting            ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------+--------------------------------+
; Device                                                                     ; EP1S30F780C5       ;                                ;
; Maximum processors allowed for parallel compilation                        ; All                ;                                ;
; Router Timing Optimization Level                                           ; MAXIMUM            ; Normal                         ;
; Fit Attempts to Skip                                                       ; 0                  ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL        ;                                ;
; Optimize Hold Timing                                                       ; All Paths          ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                 ; Off                            ;
; Auto Packed Registers                                                      ; Normal             ; Auto                           ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; On                 ; Off                            ;
; Perform Register Duplication for Performance                               ; On                 ; Off                            ;
; Perform Register Retiming for Performance                                  ; On                 ; Off                            ;
; Logic Cell Insertion - Logic Duplication                                   ; On                 ; Auto                           ;
; Use smart compilation                                                      ; Off                ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                 ; On                             ;
; Enable compact report table                                                ; Off                ; Off                            ;
; Auto Merge PLLs                                                            ; On                 ; On                             ;
; Placement Effort Multiplier                                                ; 1.0                ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                ; 1.0                            ;
; Optimize Timing                                                            ; Normal compilation ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal             ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                ; Off                            ;
; Final Placement Optimizations                                              ; Automatically      ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically      ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                  ; 1                              ;
; Slow Slew Rate                                                             ; Off                ; Off                            ;
; PCI I/O                                                                    ; Off                ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                ; Off                            ;
; Auto Delay Chains                                                          ; On                 ; On                             ;
; Perform Asynchronous Signal Pipelining                                     ; Off                ; Off                            ;
; Fitter Effort                                                              ; Auto Fit           ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal             ; Normal                         ;
; Auto Register Duplication                                                  ; Auto               ; Auto                           ;
; Auto Global Clock                                                          ; On                 ; On                             ;
; Auto Global Register Control Signals                                       ; On                 ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                ; Off                            ;
+----------------------------------------------------------------------------+--------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.83        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;   9.2%      ;
;     3 processors           ;   9.0%      ;
;     4 processors           ;   8.5%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+--------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                          ; Action     ; Operation                                         ; Reason                   ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                     ; Destination Port ; Destination Port Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+--------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; config_fpga:config_fpga_slave|Add2~5                                                                                                                                                                          ; Modified   ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; config_fpga:config_fpga_slave|Equal2~0                                                                                                                                                                        ; Modified   ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; config_fpga:config_fpga_slave|shift_reg:tdi_tx|reg[31]                                                                                                                                                        ; Modified   ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; config_fpga:config_fpga_slave|shift_reg:tms_tx|reg[31]                                                                                                                                                        ; Modified   ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|counter:bit_counter|Add0~25                                                                                                 ; Modified   ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|counter:bit_counter|count[0]                                                                                                ; Modified   ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|counter:bit_counter|Add0~25                                                                                                 ; Modified   ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|counter:bit_counter|count[0]                                                                                                ; Modified   ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|Add1~5                                                                                                                                                  ; Modified   ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|Equal2~0                                                                                                                                                ; Modified   ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|counter:bit_counter|Add0~0                                                                                                ; Modified   ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|counter:bit_counter|count[0]                                                                                              ; Modified   ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|counter:bit_counter|Add0~0                                                                                                ; Modified   ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|counter:bit_counter|count[0]                                                                                              ; Modified   ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; dispatch:psuc_dispatch_block|dispatch_wishbone:wishbone|Add1~0                                                                                                                                                ; Modified   ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; dispatch:psuc_dispatch_block|dispatch_wishbone:wishbone|Equal2~0                                                                                                                                              ; Modified   ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|Add0~145                                                                                                                                                  ; Modified   ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|counter:bit_ctr|Add0~15                                                                                                                                   ; Modified   ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|counter:bit_ctr|count[0]                                                                                                                                  ; Modified   ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|issue_sync[0]                                                                                                                                             ; Modified   ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|issue_sync[1]                                                                                                                                             ; Modified   ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|lvds_tx:cmd_lvds_tx|counter:bit_counter|Add0~0                                                                                                            ; Modified   ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|lvds_tx:cmd_lvds_tx|counter:bit_counter|count[0]                                                                                                          ; Modified   ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|Add3~6                                                                                                                                          ; Modified   ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|Add3~11                                                                                                                                         ; Modified   ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Add0~0                                                                                                                                                ; Modified   ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Add1~0                                                                                                                                                ; Deleted    ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Add2~135                                                                                                                                              ; Modified   ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Add19~5                                                                                                                                               ; Modified   ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Equal3~0                                                                                                                                              ; Modified   ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector35~9                                                                                                                                          ; Modified   ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector35~13                                                                                                                                         ; Modified   ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector54~2                                                                                                                                          ; Modified   ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector54~2_RESYN132_BDD133                                                                                                                          ; Created    ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector55~2                                                                                                                                          ; Modified   ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector55~2_RESYN128_BDD129                                                                                                                          ; Created    ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector56~2                                                                                                                                          ; Modified   ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector56~2_RESYN126_BDD127                                                                                                                          ; Created    ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector57~2                                                                                                                                          ; Modified   ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector57~2_RESYN124_BDD125                                                                                                                          ; Created    ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector62~1                                                                                                                                          ; Deleted    ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector62~2                                                                                                                                          ; Modified   ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector62~2_RESYN130_BDD131                                                                                                                          ; Created    ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector104~0                                                                                                                                         ; Modified   ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector104~0_RESYN134_BDD135                                                                                                                         ; Created    ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector106~0                                                                                                                                         ; Modified   ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|data_size_t[0]                                                                                                                                        ; Modified   ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|data_size_t[3]                                                                                                                                        ; Modified   ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|data_size_t[5]                                                                                                                                        ; Modified   ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|data_size_t[7]                                                                                                                                        ; Modified   ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|data_size_t[9]                                                                                                                                        ; Modified   ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|error_code_o[17]                                                                                                                                      ; Modified   ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|error_code_o[26]                                                                                                                                      ; Modified   ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|lpm_mult:Mult0|mult_90t:auto_generated|_~1                                                                                                            ; Modified   ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|lpm_mult:Mult0|mult_90t:auto_generated|_~13                                                                                                           ; Modified   ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|lpm_mult:Mult0|mult_90t:auto_generated|_~15                                                                                                           ; Modified   ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|lpm_mult:Mult0|mult_90t:auto_generated|_~18                                                                                                           ; Modified   ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|lpm_mult:Mult0|mult_90t:auto_generated|_~19                                                                                                           ; Modified   ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|lpm_mult:Mult0|mult_90t:auto_generated|_~25                                                                                                           ; Modified   ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|lpm_mult:Mult0|mult_90t:auto_generated|_~31                                                                                                           ; Deleted    ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|lpm_mult:Mult0|mult_90t:auto_generated|_~32                                                                                                           ; Modified   ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|lpm_mult:Mult0|mult_90t:auto_generated|cs2a[0]                                                                                                        ; Modified   ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|lpm_mult:Mult0|mult_90t:auto_generated|op_1~55                                                                                                        ; Modified   ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|error_o[1]                                                                                     ; Modified   ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|parallel_crc:crc_calc|valid_o~10                                                               ; Deleted    ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|error_o[1]                                                                                    ; Modified   ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|parallel_crc:crc_calc|valid_o~10                                                              ; Deleted    ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|error_o[1]                                                                                    ; Modified   ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|parallel_crc:crc_calc|valid_o~10                                                              ; Deleted    ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|error_o[1]                                                                                    ; Modified   ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|parallel_crc:crc_calc|valid_o~10                                                              ; Deleted    ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|error_o[1]                                                                                     ; Modified   ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_a|Add0~65                                                                ; Modified   ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_a|Add0~79                                                                ; Modified   ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_b|Add0~65                                                                ; Modified   ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_b|Add0~79                                                                ; Modified   ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|parallel_crc:crc_calc|valid_o~10                                                               ; Deleted    ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|error_o[1]                                                                                    ; Modified   ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_a|Add0~65                                                               ; Modified   ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_a|Add0~79                                                               ; Modified   ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_b|Add0~65                                                               ; Modified   ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_b|Add0~79                                                               ; Modified   ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|parallel_crc:crc_calc|valid_o~10                                                              ; Deleted    ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|error_o[1]                                                                                    ; Modified   ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|parallel_crc:crc_calc|valid_o~10                                                              ; Deleted    ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|error_o[1]                                                                                    ; Modified   ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|parallel_crc:crc_calc|valid_o~10                                                              ; Deleted    ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|error_o[1]                                                                                    ; Modified   ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|parallel_crc:crc_calc|valid_o~10                                                              ; Deleted    ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|error_o[1]                                                                                    ; Modified   ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|parallel_crc:crc_calc|valid_o~10                                                              ; Deleted    ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|size_o[0]~1                                                                                                                                           ; Modified   ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|size_o~17                                                                                                                                             ; Modified   ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; psu_ctrl:psu_ctrl_slave|counter:bit_ctr|Add0~20                                                                                                                                                               ; Modified   ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; psu_ctrl:psu_ctrl_slave|counter:bit_ctr|count[0]                                                                                                                                                              ; Modified   ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; reset_clr:i_reset_clr|Add0~0                                                                                                                                                                                  ; Modified   ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; reset_clr:i_reset_clr|Add1~0                                                                                                                                                                                  ; Modified   ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; reset_clr:i_reset_clr|Equal1~0                                                                                                                                                                                ; Modified   ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; reset_clr:i_reset_clr|Equal3~0                                                                                                                                                                                ; Modified   ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; reset_clr:i_reset_clr|\dev_clr_proc:j[0]                                                                                                                                                                      ; Modified   ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; reset_clr:i_reset_clr|\err_proc:i[0]                                                                                                                                                                          ; Modified   ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; ret_dat_wbs:ret_dat_parameter_slave|Add2~0                                                                                                                                                                    ; Modified   ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; ret_dat_wbs:ret_dat_parameter_slave|awg_raddr[0]                                                                                                                                                              ; Modified   ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; ret_dat_wbs:ret_dat_parameter_slave|awg_raddr~0                                                                                                                                                               ; Deleted    ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; ret_dat_wbs:ret_dat_parameter_slave|awg_raddr~2                                                                                                                                                               ; Modified   ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:cards_present_reg|reg_o[5]                                                                                                                                            ; Modified   ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:cards_present_reg|reg_o[8]                                                                                                                                            ; Modified   ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; rst                                                                                                                                                                                                           ; Modified   ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; rst_RESYN122_BDD123                                                                                                                                                                                           ; Created    ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; rst~0                                                                                                                                                                                                         ; Deleted    ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; sync_gen:sync_gen_slave|sync_gen_core:sgc|Add0~5                                                                                                                                                              ; Modified   ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; sync_gen:sync_gen_slave|sync_gen_core:sgc|next_state~8                                                                                                                                                        ; Modified   ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|next_ramp_value[13]~_ins_cout                                                                                                                   ; Created    ; Placement                                         ; Carry chain legalization ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|next_ramp_value[13]~_ins_cout_ins_cout                                                                                                          ; Created    ; Placement                                         ; Carry chain legalization ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|next_ramp_value[13]~_ins_cout_ins_cout_ins_cout                                                                                                 ; Created    ; Placement                                         ; Carry chain legalization ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|next_ramp_value[20]~_ins_cout                                                                                                                   ; Created    ; Placement                                         ; Carry chain legalization ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|next_ramp_value[20]~_ins_cout_ins_cout                                                                                                          ; Created    ; Placement                                         ; Carry chain legalization ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|next_ramp_value[20]~_ins_cout_ins_cout_ins_cout                                                                                                 ; Created    ; Placement                                         ; Carry chain legalization ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|next_ramp_value[27]~_ins_cout                                                                                                                   ; Created    ; Placement                                         ; Carry chain legalization ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|next_ramp_value[27]~_ins_cout_ins_cout                                                                                                          ; Created    ; Placement                                         ; Carry chain legalization ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|next_ramp_value[27]~_ins_cout_ins_cout_ins_cout                                                                                                 ; Created    ; Placement                                         ; Carry chain legalization ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; Mux33~27                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Mux33~27_Duplicate_1                                                                                                                                                 ;                  ;                       ;
; backplane_id_thermo:backplane_id_thermo_slave|wb_ps~12                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; backplane_id_thermo:backplane_id_thermo_slave|wb_ps~12_Duplicate_1                                                                                                   ;                  ;                       ;
; config_fpga:config_fpga_slave|Equal2~18                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; config_fpga:config_fpga_slave|Equal2~18_Duplicate_1                                                                                                                  ;                  ;                       ;
; config_fpga:config_fpga_slave|Equal5~22_route_through                                                                                                                                                         ; Created    ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; config_fpga:config_fpga_slave|config_n~1                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; config_fpga:config_fpga_slave|config_n~1_Duplicate_1                                                                                                                 ;                  ;                       ;
; config_fpga:config_fpga_slave|dat_o[2]~81                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; config_fpga:config_fpga_slave|dat_o[2]~81_Duplicate_1                                                                                                                ;                  ;                       ;
; dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|Equal15~0                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|Equal15~0_Duplicate_1                                                                                       ;                  ;                       ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|Selector6~1                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|Selector6~1_Duplicate_1                                                                               ;                  ;                       ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|Selector39~0                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|Selector39~0_Duplicate_1                                                                              ;                  ;                       ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|Selector65~0                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|Selector65~0_Duplicate_1                                                                              ;                  ;                       ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|Selector74~1                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|Selector74~1_Duplicate_1                                                                              ;                  ;                       ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|parallel_crc:crc_calc|crc_temp~35                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|parallel_crc:crc_calc|crc_temp~35_Duplicate_1                                                         ;                  ;                       ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|parallel_crc:crc_calc|crc_temp~126                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|parallel_crc:crc_calc|crc_temp~126_Duplicate_1                                                        ;                  ;                       ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|addr_o[0]~18                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|addr_o[0]~18_Duplicate_1                                                                                       ;                  ;                       ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|addr_o[1]~3                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|addr_o[1]~3_Duplicate_1                                                                                        ;                  ;                       ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|addr_o[3]~9                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|addr_o[3]~9_Duplicate_1                                                                                        ;                  ;                       ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|addr_o[3]~10                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|addr_o[3]~10_Duplicate_1                                                                                       ;                  ;                       ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|pres_state.IDLE~2                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|pres_state.IDLE~2_Duplicate_1                                                                                  ;                  ;                       ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|pres_state.WB_CYCLE~_route_through                                                                                                                      ; Created    ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|pres_state.WB_CYCLE~_route_through_1                                                                                                                    ; Created    ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|pres_state.WB_CYCLE~_route_through_2                                                                                                                    ; Created    ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[12]~_route_through                                                                                                   ; Created    ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[27]~_route_through                                                                                                   ; Created    ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_temp~67                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_temp~67_Duplicate_1                                                             ;                  ;                       ;
; dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_temp~74                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_temp~74_Duplicate_1                                                             ;                  ;                       ;
; dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|reg:hdr1|reg_o[31]~_route_through                                                                                                                  ; Created    ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|Selector9~7                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|Selector9~7_Duplicate_1                                                                             ;                  ;                       ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|parallel_crc:crc_calc|crc_temp~67                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|parallel_crc:crc_calc|crc_temp~67_Duplicate_1                                                       ;                  ;                       ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|parallel_crc:crc_calc|crc_temp~72                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|parallel_crc:crc_calc|crc_temp~72_Duplicate_1                                                       ;                  ;                       ;
; fpga_thermo:fpga_thermo_slave|smb_master:master2|LessThan1~0                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fpga_thermo:fpga_thermo_slave|smb_master:master2|LessThan1~0_Duplicate_1                                                                                             ;                  ;                       ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|Equal12~41                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|Equal12~41_Duplicate_1                                                                                          ;                  ;                       ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|Equal12~44                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|Equal12~44_Duplicate_1                                                                                          ;                  ;                       ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|Equal12~75                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|Equal12~75_Duplicate_1                                                                                          ;                  ;                       ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|Equal12~75                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|Equal12~75_Duplicate_2                                                                                          ;                  ;                       ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|Mux8~11                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|Mux8~11_Duplicate_1                                                                                             ;                  ;                       ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|Mux12~14                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|Mux12~14_Duplicate_1                                                                                            ;                  ;                       ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|Mux14~11                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|Mux14~11_Duplicate_1                                                                                            ;                  ;                       ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|Mux29~11                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|Mux29~11_Duplicate_1                                                                                            ;                  ;                       ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|fltr_rst_req_wren~0                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|fltr_rst_req_wren~0_Duplicate_1                                                                                 ;                  ;                       ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|rd_cmd~4                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|rd_cmd~4_Duplicate_1                                                                                            ;                  ;                       ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|row_length_data[9]~_route_through                                                                                                                        ; Created    ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|row_length_data[21]~_route_through                                                                                                                       ; Created    ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|LessThan0~41_route_through                                                                                                                                ; Created    ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|cmd_stop_o~_route_through                                                                                                                                 ; Created    ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|next_ramp_value~64_route_through                                                                                                                ; Created    ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|ret_dat_req~0                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|ret_dat_req~0_Duplicate_1                                                                              ;                  ;                       ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|dat_o[6]~_route_through                                                                                                                                     ; Created    ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|dat_o[20]~_route_through                                                                                                                                    ; Created    ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|dat_o[28]~_route_through                                                                                                                                    ; Created    ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|a_graycounter_v16:rdptr_g|counter5a[1]~_route_through                                 ; Created    ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|a_graycounter_v16:rdptr_g|counter5a[2]~_route_through                                 ; Created    ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|a_graycounter_v16:rdptr_g|counter5a[5]~_route_through                                 ; Created    ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|a_graycounter_v16:rdptr_g|counter5a[6]~_route_through                                 ; Created    ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|a_graycounter_v16:rdptr_g|counter5a[7]~_route_through                                 ; Created    ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector103~0                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector103~0_Duplicate_1                                                                                    ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|data_size_t[8]~_route_through                                                                                                                         ; Created    ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|data_size_t[8]~_route_through_1                                                                                                                       ; Created    ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_buf_b~6                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_buf_b~6_Duplicate_1                                                        ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|parallel_crc:crc_calc|crc_temp~33                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|parallel_crc:crc_calc|crc_temp~33_Duplicate_1         ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|parallel_crc:crc_calc|crc_temp~43                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|parallel_crc:crc_calc|crc_temp~43_Duplicate_1         ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|parallel_crc:crc_calc|crc_temp~107                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|parallel_crc:crc_calc|crc_temp~107_Duplicate_1        ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|Selector12~0                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|Selector12~0_Duplicate_1                             ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|Selector18~4                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|Selector18~4_Duplicate_1                             ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|parallel_crc:crc_calc|crc_temp[32][1]~25                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|parallel_crc:crc_calc|crc_temp[32][1]~25_Duplicate_1 ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|parallel_crc:crc_calc|crc_temp~23                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|parallel_crc:crc_calc|crc_temp~23_Duplicate_1        ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|parallel_crc:crc_calc|crc_temp~31                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|parallel_crc:crc_calc|crc_temp~31_Duplicate_1        ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|parallel_crc:crc_calc|crc_temp~33                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|parallel_crc:crc_calc|crc_temp~33_Duplicate_1        ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|parallel_crc:crc_calc|crc_temp~22                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|parallel_crc:crc_calc|crc_temp~22_Duplicate_1        ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|parallel_crc:crc_calc|crc_temp~41                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|parallel_crc:crc_calc|crc_temp~41_Duplicate_1        ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|parallel_crc:crc_calc|crc_temp~137                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|parallel_crc:crc_calc|crc_temp~137_Duplicate_1       ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|parallel_crc:crc_calc|crc_temp~110                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|parallel_crc:crc_calc|crc_temp~110_Duplicate_1       ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|Selector18~4                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|Selector18~4_Duplicate_1                              ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|parallel_crc:crc_calc|crc_temp~16                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|parallel_crc:crc_calc|crc_temp~16_Duplicate_1         ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|parallel_crc:crc_calc|crc_temp~33                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|parallel_crc:crc_calc|crc_temp~33_Duplicate_1         ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|parallel_crc:crc_calc|crc_temp~48                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|parallel_crc:crc_calc|crc_temp~48_Duplicate_1         ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|parallel_crc:crc_calc|crc_temp~63                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|parallel_crc:crc_calc|crc_temp~63_Duplicate_1         ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|parallel_crc:crc_calc|crc_temp~112                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|parallel_crc:crc_calc|crc_temp~112_Duplicate_1        ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|parallel_crc:crc_calc|valid_o~9                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|parallel_crc:crc_calc|valid_o~9_Duplicate_1           ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|parallel_crc:crc_calc|crc_temp~23                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|parallel_crc:crc_calc|crc_temp~23_Duplicate_1        ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|parallel_crc:crc_calc|crc_temp~23                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|parallel_crc:crc_calc|crc_temp~23_Duplicate_2        ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|parallel_crc:crc_calc|crc_temp~56                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|parallel_crc:crc_calc|crc_temp~56_Duplicate_1        ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|parallel_crc:crc_calc|crc_temp~121                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|parallel_crc:crc_calc|crc_temp~121_Duplicate_1       ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|parallel_crc:crc_calc|crc_temp~137                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|parallel_crc:crc_calc|crc_temp~137_Duplicate_1       ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|parallel_crc:crc_calc|crc_temp~26                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|parallel_crc:crc_calc|crc_temp~26_Duplicate_1        ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|parallel_crc:crc_calc|crc_temp~113                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|parallel_crc:crc_calc|crc_temp~113_Duplicate_1       ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|Selector18~4                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|Selector18~4_Duplicate_1                             ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[6]~_route_through ; Created    ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx_ack_b~0                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx_ack_b~0_Duplicate_1                          ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|parallel_crc:crc_calc|crc_temp~26                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|parallel_crc:crc_calc|crc_temp~26_Duplicate_1        ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|parallel_crc:crc_calc|crc_temp~44                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|parallel_crc:crc_calc|crc_temp~44_Duplicate_1        ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|parallel_crc:crc_calc|crc_temp~70                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|parallel_crc:crc_calc|crc_temp~70_Duplicate_1        ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|parallel_crc:crc_calc|crc_temp~85                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|parallel_crc:crc_calc|crc_temp~85_Duplicate_1        ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|parallel_crc:crc_calc|crc_temp~107                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|parallel_crc:crc_calc|crc_temp~107_Duplicate_1       ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|Selector18~4                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|Selector18~4_Duplicate_1                             ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|parallel_crc:crc_calc|crc_temp~113                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|parallel_crc:crc_calc|crc_temp~113_Duplicate_1       ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|parallel_crc:crc_calc|crc_temp~86                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|parallel_crc:crc_calc|crc_temp~86_Duplicate_1        ;                  ;                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|parallel_crc:crc_calc|crc_temp~137                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|parallel_crc:crc_calc|crc_temp~137_Duplicate_1       ;                  ;                       ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|Selector1~1                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; issue_reply:issue_reply_block|reply_translator:i_reply_translator|Selector1~1_Duplicate_1                                                                            ;                  ;                       ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|Selector5~0                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; issue_reply:issue_reply_block|reply_translator:i_reply_translator|Selector5~0_Duplicate_1                                                                            ;                  ;                       ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|Selector14~0                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; issue_reply:issue_reply_block|reply_translator:i_reply_translator|Selector14~0_Duplicate_1                                                                           ;                  ;                       ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|Selector21~3                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; issue_reply:issue_reply_block|reply_translator:i_reply_translator|Selector21~3_Duplicate_1                                                                           ;                  ;                       ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|Selector22~4                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; issue_reply:issue_reply_block|reply_translator:i_reply_translator|Selector22~4_Duplicate_1                                                                           ;                  ;                       ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|Selector26~0                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; issue_reply:issue_reply_block|reply_translator:i_reply_translator|Selector26~0_Duplicate_1                                                                           ;                  ;                       ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|Selector27~0                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; issue_reply:issue_reply_block|reply_translator:i_reply_translator|Selector27~0_Duplicate_1                                                                           ;                  ;                       ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|Selector27~1                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; issue_reply:issue_reply_block|reply_translator:i_reply_translator|Selector27~1_Duplicate_1                                                                           ;                  ;                       ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|Selector28~3                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; issue_reply:issue_reply_block|reply_translator:i_reply_translator|Selector28~3_Duplicate_1                                                                           ;                  ;                       ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|c_cmd_code[12]~_route_through                                                                                                               ; Created    ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|translator_current_state.TRANSLATOR_IDLE~9                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; issue_reply:issue_reply_block|reply_translator:i_reply_translator|translator_current_state.TRANSLATOR_IDLE~9_Duplicate_1                                             ;                  ;                       ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|translator_current_state.TRANSLATOR_IDLE~14                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; issue_reply:issue_reply_block|reply_translator:i_reply_translator|translator_current_state.TRANSLATOR_IDLE~14_Duplicate_1                                            ;                  ;                       ;
; ret_dat_wbs:ret_dat_parameter_slave|current_state~10                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; ret_dat_wbs:ret_dat_parameter_slave|current_state~10_Duplicate_1                                                                                                     ;                  ;                       ;
; ret_dat_wbs:ret_dat_parameter_slave|dat_o[2]~138                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; ret_dat_wbs:ret_dat_parameter_slave|dat_o[2]~138_Duplicate_1                                                                                                         ;                  ;                       ;
; ret_dat_wbs:ret_dat_parameter_slave|dat_o[2]~154                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; ret_dat_wbs:ret_dat_parameter_slave|dat_o[2]~154_Duplicate_1                                                                                                         ;                  ;                       ;
; ret_dat_wbs:ret_dat_parameter_slave|dat_o[2]~155                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; ret_dat_wbs:ret_dat_parameter_slave|dat_o[2]~155_Duplicate_1                                                                                                         ;                  ;                       ;
; ret_dat_wbs:ret_dat_parameter_slave|dat_o[3]~615                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; ret_dat_wbs:ret_dat_parameter_slave|dat_o[3]~615_Duplicate_1                                                                                                         ;                  ;                       ;
; ret_dat_wbs:ret_dat_parameter_slave|dat_o[3]~615                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; ret_dat_wbs:ret_dat_parameter_slave|dat_o[3]~615_Duplicate_2                                                                                                         ;                  ;                       ;
; ret_dat_wbs:ret_dat_parameter_slave|dat_o[5]~466                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; ret_dat_wbs:ret_dat_parameter_slave|dat_o[5]~466_Duplicate_1                                                                                                         ;                  ;                       ;
; ret_dat_wbs:ret_dat_parameter_slave|dat_o[6]~165                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; ret_dat_wbs:ret_dat_parameter_slave|dat_o[6]~165_Duplicate_1                                                                                                         ;                  ;                       ;
; ret_dat_wbs:ret_dat_parameter_slave|dat_o[6]~166                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; ret_dat_wbs:ret_dat_parameter_slave|dat_o[6]~166_Duplicate_1                                                                                                         ;                  ;                       ;
; ret_dat_wbs:ret_dat_parameter_slave|dat_o[7]~588_route_through                                                                                                                                                ; Created    ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; ret_dat_wbs:ret_dat_parameter_slave|dat_o[7]~589                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; ret_dat_wbs:ret_dat_parameter_slave|dat_o[7]~589_Duplicate_1                                                                                                         ;                  ;                       ;
; ret_dat_wbs:ret_dat_parameter_slave|dat_o[7]~590                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; ret_dat_wbs:ret_dat_parameter_slave|dat_o[7]~590_Duplicate_1                                                                                                         ;                  ;                       ;
; ret_dat_wbs:ret_dat_parameter_slave|dat_o[9]~540                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; ret_dat_wbs:ret_dat_parameter_slave|dat_o[9]~540_Duplicate_1                                                                                                         ;                  ;                       ;
; ret_dat_wbs:ret_dat_parameter_slave|dat_o[11]~516                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; ret_dat_wbs:ret_dat_parameter_slave|dat_o[11]~516_Duplicate_1                                                                                                        ;                  ;                       ;
; ret_dat_wbs:ret_dat_parameter_slave|dat_o[12]~318                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; ret_dat_wbs:ret_dat_parameter_slave|dat_o[12]~318_Duplicate_1                                                                                                        ;                  ;                       ;
; ret_dat_wbs:ret_dat_parameter_slave|dat_o[12]~334                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; ret_dat_wbs:ret_dat_parameter_slave|dat_o[12]~334_Duplicate_1                                                                                                        ;                  ;                       ;
; ret_dat_wbs:ret_dat_parameter_slave|dat_o[13]~295                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; ret_dat_wbs:ret_dat_parameter_slave|dat_o[13]~295_Duplicate_1                                                                                                        ;                  ;                       ;
; ret_dat_wbs:ret_dat_parameter_slave|dat_o[13]~295                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; ret_dat_wbs:ret_dat_parameter_slave|dat_o[13]~295_Duplicate_2                                                                                                        ;                  ;                       ;
; ret_dat_wbs:ret_dat_parameter_slave|dat_o[14]~418                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; ret_dat_wbs:ret_dat_parameter_slave|dat_o[14]~418_Duplicate_1                                                                                                        ;                  ;                       ;
; ret_dat_wbs:ret_dat_parameter_slave|dat_o[18]~242                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; ret_dat_wbs:ret_dat_parameter_slave|dat_o[18]~242_Duplicate_1                                                                                                        ;                  ;                       ;
; ret_dat_wbs:ret_dat_parameter_slave|dat_o[27]~856                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; ret_dat_wbs:ret_dat_parameter_slave|dat_o[27]~856_Duplicate_1                                                                                                        ;                  ;                       ;
; ret_dat_wbs:ret_dat_parameter_slave|internal_cmd_mode_wren~1                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; ret_dat_wbs:ret_dat_parameter_slave|internal_cmd_mode_wren~1_Duplicate_1                                                                                             ;                  ;                       ;
; ret_dat_wbs:ret_dat_parameter_slave|rcs_to_report_wren~2                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; ret_dat_wbs:ret_dat_parameter_slave|rcs_to_report_wren~2_Duplicate_1                                                                                                 ;                  ;                       ;
; ret_dat_wbs:ret_dat_parameter_slave|rd_cmd~7                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; ret_dat_wbs:ret_dat_parameter_slave|rd_cmd~7_Duplicate_1                                                                                                             ;                  ;                       ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:crc_error_enable_reg|reg_o[17]~_route_through                                                                                                                         ; Created    ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:crc_error_enable_reg|reg_o[30]~_route_through                                                                                                                         ; Created    ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:run_file_id_reg|reg_o[26]~_route_through                                                                                                                              ; Created    ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:run_file_id_reg|reg_o[27]~_route_through                                                                                                                              ; Created    ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:start_reg|reg_o[17]~_route_through                                                                                                                                    ; Created    ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:start_reg|reg_o[18]~_route_through                                                                                                                                    ; Created    ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:start_reg|reg_o[30]~_route_through                                                                                                                                    ; Created    ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:user_writable_reg|reg_o[20]~_route_through                                                                                                                            ; Created    ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:user_writable_reg|reg_o[20]~_route_through_1                                                                                                                          ; Created    ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:user_writable_reg|reg_o[23]~_route_through                                                                                                                            ; Created    ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:user_writable_reg|reg_o[27]~_route_through                                                                                                                            ; Created    ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:user_writable_reg|reg_o[29]~_route_through                                                                                                                            ; Created    ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; ret_dat_wbs:ret_dat_parameter_slave|stop_wren~0                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; ret_dat_wbs:ret_dat_parameter_slave|stop_wren~0_Duplicate_1                                                                                                          ;                  ;                       ;
; sram_ctrl:sram_ctrl_slave|base_addr[10]~_route_through                                                                                                                                                        ; Created    ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ;                                                                                                                                                                      ;                  ;                       ;
; sync_gen:sync_gen_slave|sync_gen_core:sgc|clk_count[14]_RTM2169                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; sync_gen:sync_gen_slave|sync_gen_core:sgc|clk_count[14]_RTM2169~_Duplicate_1                                                                                         ;                  ;                       ;
; sync_gen:sync_gen_slave|sync_gen_core:sgc|clk_count[15]_RTM2167                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; sync_gen:sync_gen_slave|sync_gen_core:sgc|clk_count[15]_RTM2167~_Duplicate_1                                                                                         ;                  ;                       ;
; sync_gen:sync_gen_slave|sync_gen_core:sgc|clk_count[16]_RTM2165                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; sync_gen:sync_gen_slave|sync_gen_core:sgc|clk_count[16]_RTM2165~_Duplicate_1                                                                                         ;                  ;                       ;
; sync_gen:sync_gen_slave|sync_gen_core:sgc|next_state~17                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; sync_gen:sync_gen_slave|sync_gen_core:sgc|next_state~17_Duplicate_1                                                                                                  ;                  ;                       ;
; sync_gen:sync_gen_slave|sync_gen_wbs:wbi|Mux29~13                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; sync_gen:sync_gen_slave|sync_gen_wbs:wbi|Mux29~13_Duplicate_1                                                                                                        ;                  ;                       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+--------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                          ;
+---------------+----------------+--------------+---------------------------------------------+---------------+----------------+
; Name          ; Ignored Entity ; Ignored From ; Ignored To                                  ; Ignored Value ; Ignored Source ;
+---------------+----------------+--------------+---------------------------------------------+---------------+----------------+
; Location      ;                ;              ; auto_stp_trigger_out_0                      ; PIN_AE21      ; QSF Assignment ;
; Location      ;                ;              ; box_id_ena                                  ; PIN_K21       ; QSF Assignment ;
; Location      ;                ;              ; crc_error_in                                ; PIN_AA21      ; QSF Assignment ;
; Location      ;                ;              ; crc_error_out                               ; PIN_AA20      ; QSF Assignment ;
; Location      ;                ;              ; dip_sw7                                     ; PIN_AD5       ; QSF Assignment ;
; Location      ;                ;              ; dip_sw8                                     ; PIN_AE4       ; QSF Assignment ;
; Location      ;                ;              ; dv_pulse_bnc                                ; PIN_AF12      ; QSF Assignment ;
; Location      ;                ;              ; fibre_rx_ckr                                ; PIN_AE10      ; QSF Assignment ;
; Location      ;                ;              ; fibre_rx_clk                                ; PIN_C15       ; QSF Assignment ;
; Location      ;                ;              ; fibre_tx_clk                                ; PIN_K14       ; QSF Assignment ;
; Location      ;                ;              ; fibre_tx_rp                                 ; PIN_AH6       ; QSF Assignment ;
; Location      ;                ;              ; inclk                                       ; PIN_K17       ; QSF Assignment ;
; Location      ;                ;              ; inclk0                                      ; PIN_P27       ; QSF Assignment ;
; Location      ;                ;              ; inclk10                                     ; PIN_P4        ; QSF Assignment ;
; Location      ;                ;              ; inclk11                                     ; PIN_P2        ; QSF Assignment ;
; Location      ;                ;              ; inclk2                                      ; PIN_R27       ; QSF Assignment ;
; Location      ;                ;              ; inclk3                                      ; PIN_R25       ; QSF Assignment ;
; Location      ;                ;              ; inclk4                                      ; PIN_AC17      ; QSF Assignment ;
; Location      ;                ;              ; inclk8                                      ; PIN_R4        ; QSF Assignment ;
; Location      ;                ;              ; mictor_o[10]                                ; PIN_AD19      ; QSF Assignment ;
; Location      ;                ;              ; mictor_o[11]                                ; PIN_AF19      ; QSF Assignment ;
; Location      ;                ;              ; mictor_o[12]                                ; PIN_AG19      ; QSF Assignment ;
; Location      ;                ;              ; mictor_o[13]                                ; PIN_AH19      ; QSF Assignment ;
; Location      ;                ;              ; mictor_o[14]                                ; PIN_AD18      ; QSF Assignment ;
; Location      ;                ;              ; mictor_o[15]                                ; PIN_AE18      ; QSF Assignment ;
; Location      ;                ;              ; mictor_o[1]                                 ; PIN_AD21      ; QSF Assignment ;
; Location      ;                ;              ; mictor_o[2]                                 ; PIN_AE21      ; QSF Assignment ;
; Location      ;                ;              ; mictor_o[3]                                 ; PIN_AG21      ; QSF Assignment ;
; Location      ;                ;              ; mictor_o[4]                                 ; PIN_AF21      ; QSF Assignment ;
; Location      ;                ;              ; mictor_o[5]                                 ; PIN_AE20      ; QSF Assignment ;
; Location      ;                ;              ; mictor_o[6]                                 ; PIN_AF20      ; QSF Assignment ;
; Location      ;                ;              ; mictor_o[7]                                 ; PIN_AH21      ; QSF Assignment ;
; Location      ;                ;              ; mictor_o[8]                                 ; PIN_AH20      ; QSF Assignment ;
; Location      ;                ;              ; mictor_o[9]                                 ; PIN_AE19      ; QSF Assignment ;
; Location      ;                ;              ; mictorclk_e                                 ; PIN_AG26      ; QSF Assignment ;
; Location      ;                ;              ; mictorclk_o                                 ; PIN_AG18      ; QSF Assignment ;
; Location      ;                ;              ; n5vok                                       ; PIN_AG25      ; QSF Assignment ;
; Location      ;                ;              ; nplus7vok                                   ; PIN_C10       ; QSF Assignment ;
; Location      ;                ;              ; psclki                                      ; PIN_J22       ; QSF Assignment ;
; Location      ;                ;              ; psclko                                      ; PIN_E28       ; QSF Assignment ;
; Location      ;                ;              ; pscsi                                       ; PIN_F27       ; QSF Assignment ;
; Location      ;                ;              ; pscso                                       ; PIN_H22       ; QSF Assignment ;
; Location      ;                ;              ; psdi                                        ; PIN_F28       ; QSF Assignment ;
; Location      ;                ;              ; psdo                                        ; PIN_H21       ; QSF Assignment ;
; Location      ;                ;              ; rs232_rx                                    ; PIN_C12       ; QSF Assignment ;
; Location      ;                ;              ; rs232_tx                                    ; PIN_B12       ; QSF Assignment ;
; Location      ;                ;              ; sram0_ncs                                   ; PIN_F2        ; QSF Assignment ;
; Location      ;                ;              ; sram1_ncs                                   ; PIN_W3        ; QSF Assignment ;
; Location      ;                ;              ; ttl_nrx[1]                                  ; PIN_L24       ; QSF Assignment ;
; Location      ;                ;              ; ttl_nrx[2]                                  ; PIN_H26       ; QSF Assignment ;
; Location      ;                ;              ; ttl_nrx[3]                                  ; PIN_H25       ; QSF Assignment ;
; Location      ;                ;              ; ttl_tx[1]                                   ; PIN_L21       ; QSF Assignment ;
; Location      ;                ;              ; ttl_tx[2]                                   ; PIN_G27       ; QSF Assignment ;
; Location      ;                ;              ; ttl_tx[3]                                   ; PIN_G28       ; QSF Assignment ;
; Location      ;                ;              ; ttl_txena[1]                                ; PIN_K22       ; QSF Assignment ;
; Location      ;                ;              ; ttl_txena[2]                                ; PIN_G26       ; QSF Assignment ;
; Location      ;                ;              ; ttl_txena[3]                                ; PIN_G25       ; QSF Assignment ;
; Global Signal ; clk_card       ;              ; manch_pll_block|altpll_component|pll|clk[0] ; GLOBAL CLOCK  ; QSF Assignment ;
+---------------+----------------+--------------+---------------------------------------------+---------------+----------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 20983 ( 0.00 % )   ;
;     -- Achieved     ; 0 / 20983 ( 0.00 % )   ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 20979   ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 4       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/mce/cards/clk_card/clk_card/synth/clk_card.pin.


+-----------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                               ;
+---------------------------------------------+-------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                         ;
+---------------------------------------------+-------------------------------------------------------------------------------+
; Total logic elements                        ; 19,387 / 32,470 ( 60 % )                                                      ;
;     -- Combinational with no register       ; 10688                                                                         ;
;     -- Register only                        ; 1829                                                                          ;
;     -- Combinational with a register        ; 6870                                                                          ;
;                                             ;                                                                               ;
; Logic element usage by number of LUT inputs ;                                                                               ;
;     -- 4 input functions                    ; 10017                                                                         ;
;     -- 3 input functions                    ; 3685                                                                          ;
;     -- 2 input functions                    ; 3574                                                                          ;
;     -- 1 input functions                    ; 222                                                                           ;
;     -- 0 input functions                    ; 22                                                                            ;
;                                             ;                                                                               ;
; Logic elements by mode                      ;                                                                               ;
;     -- normal mode                          ; 16389                                                                         ;
;     -- arithmetic mode                      ; 2998                                                                          ;
;     -- qfbk mode                            ; 1662                                                                          ;
;     -- register cascade mode                ; 0                                                                             ;
;     -- synchronous clear/load mode          ; 5067                                                                          ;
;     -- asynchronous clear/load mode         ; 8281                                                                          ;
;                                             ;                                                                               ;
; Total registers                             ; 8,699 / 35,978 ( 24 % )                                                       ;
; Total LABs                                  ; 2,578 / 3,247 ( 79 % )                                                        ;
; Logic elements in carry chains              ; 3309                                                                          ;
; User inserted logic elements                ; 0                                                                             ;
; Virtual pins                                ; 0                                                                             ;
; I/O pins                                    ; 250 / 598 ( 42 % )                                                            ;
;     -- Clock pins                           ; 5 / 16 ( 31 % )                                                               ;
; Global signals                              ; 9                                                                             ;
; M512s                                       ; 76 / 295 ( 26 % )                                                             ;
; M4Ks                                        ; 171 / 171 ( 100 % )                                                           ;
; M-RAMs                                      ; 3 / 4 ( 75 % )                                                                ;
; Total memory bits                           ; 957,952 / 3,317,184 ( 29 % )                                                  ;
; Total RAM block bits                        ; 2,601,216 / 3,317,184 ( 78 % )                                                ;
; DSP block 9-bit elements                    ; 10 / 96 ( 10 % )                                                              ;
; PLLs                                        ; 2 / 6 ( 33 % )                                                                ;
; Global clocks                               ; 9 / 16 ( 56 % )                                                               ;
; Regional clocks                             ; 0 / 16 ( 0 % )                                                                ;
; Fast regional clocks                        ; 0 / 16 ( 0 % )                                                                ;
; SERDES transmitters                         ; 0 / 82 ( 0 % )                                                                ;
; SERDES receivers                            ; 0 / 82 ( 0 % )                                                                ;
; JTAGs                                       ; 0 / 1 ( 0 % )                                                                 ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                                                 ;
; Remote update blocks                        ; 0 / 1 ( 0 % )                                                                 ;
; Average interconnect usage (total/H/V)      ; 19% / 17% / 22%                                                               ;
; Peak interconnect usage (total/H/V)         ; 36% / 37% / 44%                                                               ;
; Maximum fan-out node                        ; clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_clk0 ;
; Maximum fan-out                             ; 9007                                                                          ;
; Highest non-global fan-out signal           ; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|pres_state.WB_CYCLE     ;
; Highest non-global fan-out                  ; 494                                                                           ;
; Total fan-out                               ; 93083                                                                         ;
; Average fan-out                             ; 4.68                                                                          ;
+---------------------------------------------+-------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 19387                 ; 0                              ;
;     -- Combinational with no register       ; 10688                 ; 0                              ;
;     -- Register only                        ; 1829                  ; 0                              ;
;     -- Combinational with a register        ; 6870                  ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 0                     ; 0                              ;
;     -- 3 input functions                    ; 0                     ; 0                              ;
;     -- 2 input functions                    ; 0                     ; 0                              ;
;     -- 1 input functions                    ; 0                     ; 0                              ;
;     -- 0 input functions                    ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 0                     ; 0                              ;
;     -- arithmetic mode                      ; 0                     ; 0                              ;
;     -- qfbk mode                            ; 0                     ; 0                              ;
;     -- register cascade mode                ; 0                     ; 0                              ;
;     -- synchronous clear/load mode          ; 0                     ; 0                              ;
;     -- asynchronous clear/load mode         ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 8699 / 16235 ( 53 % ) ; 0 / 16235 ( 0 % )              ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 250                   ; 0                              ;
; DSP block 9-bit elements                    ; 10 / 96 ( 10 % )      ; 0 / 96 ( 0 % )                 ;
; Total memory bits                           ; 957952                ; 0                              ;
; Total RAM block bits                        ; 2601216               ; 0                              ;
; PLL                                         ; 0 / 6 ( 0 % )         ; 2 / 6 ( 33 % )                 ;
; M512                                        ; 76 / 295 ( 25 % )     ; 0 / 295 ( 0 % )                ;
; M4K                                         ; 171 / 171 ( 100 % )   ; 0 / 171 ( 0 % )                ;
; M-RAM                                       ; 3 / 4 ( 75 % )        ; 0 / 4 ( 0 % )                  ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 9096                  ; 4                              ;
;     -- Registered Input Connections         ; 7623                  ; 0                              ;
;     -- Output Connections                   ; 4                     ; 9096                           ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 96787                 ; 9100                           ;
;     -- Registered Connections               ; 39857                 ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 9100                           ;
;     -- hard_block:auto_generated_inst       ; 9100                  ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 80                    ; 4                              ;
;     -- Output Ports                         ; 136                   ; 11                             ;
;     -- Bidir Ports                          ; 34                    ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                              ;
+-------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; array_id[0]       ; E27   ; 2        ; 0            ; 47           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; array_id[1]       ; J23   ; 2        ; 0            ; 47           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; array_id[2]       ; J24   ; 2        ; 0            ; 47           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; box_id_in         ; L23   ; 2        ; 0            ; 42           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ccssi             ; H22   ; 2        ; 0            ; 48           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_sw2           ; B8    ; 4        ; 68           ; 58           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_sw3           ; A8    ; 4        ; 68           ; 58           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_sw4           ; A9    ; 4        ; 66           ; 58           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dv_pulse_fibre    ; AG12  ; 7        ; 60           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; eeprom_si         ; AF16  ; 8        ; 29           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; epc_tdo           ; A19   ; 3        ; 21           ; 58           ; 4           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; extend_n          ; D28   ; 2        ; 0            ; 48           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; fibre_rx_clkr     ; R2    ; 6        ; 85           ; 25           ; 2           ; 112                   ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; fibre_rx_data[0]  ; AG9   ; 7        ; 66           ; 0            ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; fibre_rx_data[1]  ; AF9   ; 7        ; 68           ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; fibre_rx_data[2]  ; AE9   ; 7        ; 68           ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; fibre_rx_data[3]  ; AH8   ; 7        ; 68           ; 0            ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; fibre_rx_data[4]  ; AH9   ; 7        ; 68           ; 0            ; 5           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; fibre_rx_data[5]  ; AD8   ; 7        ; 71           ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; fibre_rx_data[6]  ; AF8   ; 7        ; 71           ; 0            ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; fibre_rx_data[7]  ; AG8   ; 7        ; 71           ; 0            ; 5           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; fibre_rx_rdy      ; AE14  ; 7        ; 47           ; 0            ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; fibre_rx_rvs      ; AD10  ; 7        ; 66           ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; fibre_rx_sc_nd    ; AF10  ; 7        ; 64           ; 0            ; 4           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; fibre_rx_status   ; AH10  ; 7        ; 64           ; 0            ; 5           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; inclk1            ; P25   ; 2        ; 0            ; 32           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; inclk14           ; K17   ; 3        ; 36           ; 58           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; inclk15           ; M17   ; 3        ; 36           ; 58           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; inclk5            ; AA17  ; 8        ; 36           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; lvds_reply_ac_a   ; W26   ; 1        ; 0            ; 19           ; 2           ; 11                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; lvds_reply_ac_b   ; Y26   ; 1        ; 0            ; 17           ; 2           ; 11                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; lvds_reply_bc1_a  ; U26   ; 1        ; 0            ; 23           ; 2           ; 11                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; lvds_reply_bc1_b  ; V26   ; 1        ; 0            ; 21           ; 2           ; 11                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; lvds_reply_bc2_a  ; W28   ; 1        ; 0            ; 20           ; 2           ; 11                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; lvds_reply_bc2_b  ; Y28   ; 1        ; 0            ; 18           ; 2           ; 11                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; lvds_reply_bc3_a  ; T28   ; 1        ; 0            ; 24           ; 2           ; 11                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; lvds_reply_bc3_b  ; V27   ; 1        ; 0            ; 22           ; 2           ; 11                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; lvds_reply_rc1_a  ; AB28  ; 1        ; 0            ; 14           ; 2           ; 11                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; lvds_reply_rc1_b  ; AA28  ; 1        ; 0            ; 16           ; 2           ; 11                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; lvds_reply_rc2_a  ; AE28  ; 1        ; 0            ; 10           ; 2           ; 11                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; lvds_reply_rc2_b  ; AC28  ; 1        ; 0            ; 12           ; 2           ; 11                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; lvds_reply_rc3_a  ; AB26  ; 1        ; 0            ; 13           ; 2           ; 11                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; lvds_reply_rc3_b  ; AA25  ; 1        ; 0            ; 15           ; 2           ; 11                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; lvds_reply_rc4_a  ; AF28  ; 1        ; 0            ; 9            ; 2           ; 11                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; lvds_reply_rc4_b  ; AD28  ; 1        ; 0            ; 11           ; 2           ; 11                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; manchester_data   ; E10   ; 4        ; 66           ; 58           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; manchester_sigdet ; A10   ; 4        ; 64           ; 58           ; 4           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; mictor0_e[0]      ; AD21  ; 8        ; 14           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; mictor0_e[10]     ; AE24  ; 8        ; 5            ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; mictor0_e[11]     ; AG24  ; 8        ; 3            ; 0            ; 5           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; mictor0_e[12]     ; AF25  ; 8        ; 3            ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; mictor0_e[13]     ; AH25  ; 8        ; 1            ; 0            ; 4           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; mictor0_e[14]     ; AG25  ; 8        ; 1            ; 0            ; 5           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; mictor0_e[15]     ; AH26  ; 8        ; 1            ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; mictor0_e[1]      ; AG22  ; 8        ; 9            ; 0            ; 5           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; mictor0_e[2]      ; AH22  ; 8        ; 9            ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; mictor0_e[3]      ; AF22  ; 8        ; 9            ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; mictor0_e[4]      ; AE22  ; 8        ; 7            ; 0            ; 5           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; mictor0_e[5]      ; AH23  ; 8        ; 7            ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; mictor0_e[6]      ; AF23  ; 8        ; 7            ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; mictor0_e[7]      ; AD23  ; 8        ; 7            ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; mictor0_e[8]      ; AG23  ; 8        ; 5            ; 0            ; 4           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; mictor0_e[9]      ; AH24  ; 8        ; 5            ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; mictor0clk_e      ; AG26  ; 8        ; 1            ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; mosii             ; H21   ; 2        ; 0            ; 48           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; nbb_jtag          ; C19   ; 3        ; 21           ; 58           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; pcb_rev[0]        ; J28   ; 2        ; 0            ; 39           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; pcb_rev[1]        ; K28   ; 2        ; 0            ; 37           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; pcb_rev[2]        ; L28   ; 2        ; 0            ; 35           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; pcb_rev[3]        ; L27   ; 2        ; 0            ; 35           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; rst_n             ; AC9   ; 7        ; 62           ; 0            ; 5           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; rx                ; C12   ; 4        ; 60           ; 58           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sclki             ; E28   ; 2        ; 0            ; 47           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; slot_id[0]        ; C28   ; 2        ; 0            ; 49           ; 3           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; slot_id[1]        ; C27   ; 2        ; 0            ; 49           ; 2           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; slot_id[2]        ; H23   ; 2        ; 0            ; 49           ; 1           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; slot_id[3]        ; H24   ; 2        ; 0            ; 49           ; 0           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ttl_nrx1          ; L24   ; 2        ; 0            ; 42           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ttl_nrx2          ; H26   ; 2        ; 0            ; 42           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ttl_nrx3          ; H25   ; 2        ; 0            ; 42           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+-------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                      ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ; Output Enable Source ; Output Enable Group ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+
; box_id_ena_n     ; K21   ; 2        ; 0            ; 44           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; box_id_out       ; L22   ; 2        ; 0            ; 43           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; critical_error   ; AH13  ; 7        ; 58           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dev_clr_fpga_out ; AF1   ; 6        ; 85           ; 9            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; eeprom_cs        ; AG16  ; 8        ; 27           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; eeprom_sck       ; AE16  ; 8        ; 29           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; eeprom_so        ; AD16  ; 8        ; 29           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; fibre_rx_a_nb    ; AF11  ; 7        ; 62           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; fibre_rx_bisten  ; AE11  ; 7        ; 62           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; fibre_rx_refclk  ; C15   ; 10       ; 38           ; 58           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; fibre_rx_rf      ; AH11  ; 7        ; 62           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; fibre_tx_bisten  ; AF7   ; 7        ; 76           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; fibre_tx_clkw    ; K14   ; 9        ; 43           ; 58           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; fibre_tx_data[0] ; AF5   ; 7        ; 80           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; fibre_tx_data[1] ; AH5   ; 7        ; 80           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; fibre_tx_data[2] ; AF4   ; 7        ; 82           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; fibre_tx_data[3] ; AG4   ; 7        ; 82           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; fibre_tx_data[4] ; AG5   ; 7        ; 82           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; fibre_tx_data[5] ; AG3   ; 7        ; 84           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; fibre_tx_data[6] ; AE5   ; 7        ; 84           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; fibre_tx_data[7] ; AH4   ; 7        ; 84           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; fibre_tx_ena     ; AG6   ; 7        ; 78           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; fibre_tx_enn     ; AD6   ; 7        ; 78           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; fibre_tx_foto    ; AH7   ; 7        ; 76           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; fibre_tx_sc_nd   ; AE6   ; 7        ; 80           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; fpga_tck         ; C18   ; 3        ; 23           ; 58           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; fpga_tdo         ; A18   ; 3        ; 23           ; 58           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; fpga_tms         ; D18   ; 3        ; 23           ; 58           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; grn_led          ; AC23  ; 8        ; 1            ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; jtag_sel         ; B19   ; 3        ; 21           ; 58           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; lvds_clk         ; E15   ; 9        ; 43           ; 58           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; lvds_cmd         ; G24   ; 2        ; 0            ; 50           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; lvds_spare       ; G23   ; 2        ; 0            ; 50           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; lvds_sync        ; F24   ; 2        ; 0            ; 51           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mictor0_o[0]     ; AE21  ; 8        ; 14           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mictor0_o[10]    ; AG19  ; 8        ; 21           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mictor0_o[11]    ; AH19  ; 8        ; 21           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mictor0_o[12]    ; AD18  ; 8        ; 23           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mictor0_o[13]    ; AE18  ; 8        ; 23           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mictor0_o[14]    ; AG18  ; 8        ; 23           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mictor0_o[15]    ; AF17  ; 8        ; 25           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mictor0_o[1]     ; AG21  ; 8        ; 14           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mictor0_o[2]     ; AF21  ; 8        ; 17           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mictor0_o[3]     ; AE20  ; 8        ; 17           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mictor0_o[4]     ; AF20  ; 8        ; 17           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mictor0_o[5]     ; AH21  ; 8        ; 19           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mictor0_o[6]     ; AH20  ; 8        ; 19           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mictor0_o[7]     ; AE19  ; 8        ; 19           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mictor0_o[8]     ; AD19  ; 8        ; 21           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mictor0_o[9]     ; AF19  ; 8        ; 21           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mictor0clk_o     ; AG17  ; 8        ; 25           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mictor1_o[0]     ; V11   ; 7        ; 56           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mictor1_o[10]    ; AC5   ; 7        ; 84           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mictor1_o[11]    ; AC6   ; 7        ; 82           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mictor1_o[12]    ; AC7   ; 7        ; 76           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mictor1_o[13]    ; AD13  ; 7        ; 56           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mictor1_o[14]    ; AE13  ; 7        ; 56           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mictor1_o[15]    ; AF13  ; 7        ; 56           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mictor1_o[1]     ; Y9    ; 7        ; 80           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mictor1_o[2]     ; Y10   ; 7        ; 64           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mictor1_o[3]     ; Y11   ; 7        ; 58           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mictor1_o[4]     ; AA9   ; 7        ; 71           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mictor1_o[5]     ; AA10  ; 7        ; 66           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mictor1_o[6]     ; AB7   ; 7        ; 84           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mictor1_o[7]     ; AB8   ; 7        ; 76           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mictor1_o[8]     ; AB9   ; 7        ; 68           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mictor1_o[9]     ; AB12  ; 7        ; 58           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mictor1clk_o     ; AD12  ; 7        ; 58           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; misoo            ; F28   ; 2        ; 0            ; 45           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; nepc_sel         ; D19   ; 3        ; 19           ; 58           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; nreconf          ; E19   ; 3        ; 21           ; 58           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; red_led          ; AB22  ; 8        ; 3            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; smb_clk          ; AB21  ; 8        ; 7            ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; smb_nalert       ; Y20   ; 8        ; 14           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; sram0_addr[0]    ; C1    ; 5        ; 85           ; 49           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; sram0_addr[10]   ; G5    ; 5        ; 85           ; 50           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; sram0_addr[11]   ; G6    ; 5        ; 85           ; 50           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; sram0_addr[12]   ; H5    ; 5        ; 85           ; 49           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; sram0_addr[13]   ; H6    ; 5        ; 85           ; 49           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; sram0_addr[14]   ; H7    ; 5        ; 85           ; 48           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; sram0_addr[15]   ; H8    ; 5        ; 85           ; 48           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; sram0_addr[16]   ; J5    ; 5        ; 85           ; 47           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; sram0_addr[17]   ; J6    ; 5        ; 85           ; 47           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; sram0_addr[18]   ; K5    ; 5        ; 85           ; 46           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; sram0_addr[19]   ; K6    ; 5        ; 85           ; 46           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; sram0_addr[1]    ; C2    ; 5        ; 85           ; 49           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; sram0_addr[2]    ; D1    ; 5        ; 85           ; 48           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; sram0_addr[3]    ; D2    ; 5        ; 85           ; 48           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; sram0_addr[4]    ; E1    ; 5        ; 85           ; 47           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; sram0_addr[5]    ; E2    ; 5        ; 85           ; 47           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; sram0_addr[6]    ; F3    ; 5        ; 85           ; 46           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; sram0_addr[7]    ; F4    ; 5        ; 85           ; 46           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; sram0_addr[8]    ; F5    ; 5        ; 85           ; 51           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; sram0_addr[9]    ; F6    ; 5        ; 85           ; 51           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; sram0_ce2        ; G4    ; 5        ; 85           ; 44           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; sram0_nbhe       ; G3    ; 5        ; 85           ; 44           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; sram0_nble       ; J7    ; 5        ; 85           ; 45           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; sram0_nce1       ; F2    ; 5        ; 85           ; 45           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; sram0_noe        ; J8    ; 5        ; 85           ; 45           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; sram0_nwe        ; F1    ; 5        ; 85           ; 45           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; sram1_addr[0]    ; T1    ; 6        ; 85           ; 24           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; sram1_addr[10]   ; T9    ; 6        ; 85           ; 22           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; sram1_addr[11]   ; T10   ; 6        ; 85           ; 22           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; sram1_addr[12]   ; U9    ; 6        ; 85           ; 20           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; sram1_addr[13]   ; U10   ; 6        ; 85           ; 20           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; sram1_addr[14]   ; V1    ; 6        ; 85           ; 22           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; sram1_addr[15]   ; V2    ; 6        ; 85           ; 22           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; sram1_addr[16]   ; W1    ; 6        ; 85           ; 20           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; sram1_addr[17]   ; W2    ; 6        ; 85           ; 20           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; sram1_addr[18]   ; V3    ; 6        ; 85           ; 21           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; sram1_addr[19]   ; V4    ; 6        ; 85           ; 21           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; sram1_addr[1]    ; U2    ; 6        ; 85           ; 24           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; sram1_addr[2]    ; T3    ; 6        ; 85           ; 24           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; sram1_addr[3]    ; T4    ; 6        ; 85           ; 24           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; sram1_addr[4]    ; U3    ; 6        ; 85           ; 23           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; sram1_addr[5]    ; U4    ; 6        ; 85           ; 23           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; sram1_addr[6]    ; T5    ; 6        ; 85           ; 21           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; sram1_addr[7]    ; T6    ; 6        ; 85           ; 21           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; sram1_addr[8]    ; T7    ; 6        ; 85           ; 23           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; sram1_addr[9]    ; T8    ; 6        ; 85           ; 23           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; sram1_ce2        ; V9    ; 6        ; 85           ; 17           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; sram1_nbhe       ; Y1    ; 6        ; 85           ; 18           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; sram1_nble       ; U6    ; 6        ; 85           ; 19           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; sram1_nce1       ; W3    ; 6        ; 85           ; 19           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; sram1_noe        ; U5    ; 6        ; 85           ; 19           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; sram1_nwe        ; W4    ; 6        ; 85           ; 19           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; sreqo            ; F27   ; 2        ; 0            ; 45           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; ttl_tx1          ; L21   ; 2        ; 0            ; 43           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; ttl_tx2          ; G27   ; 2        ; 0            ; 43           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; ttl_tx3          ; G28   ; 2        ; 0            ; 43           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; ttl_txena1       ; K22   ; 2        ; 0            ; 44           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; ttl_txena2       ; G26   ; 2        ; 0            ; 44           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; ttl_txena3       ; G25   ; 2        ; 0            ; 44           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; tx               ; B12   ; 4        ; 60           ; 58           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; wdog             ; E6    ; 4        ; 80           ; 58           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; ylw_led          ; AC24  ; 8        ; 1            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+------------------------------------------------------------------------------+---------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ; Output Enable Source                                                         ; Output Enable Group ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+------------------------------------------------------------------------------+---------------------+
; card_id        ; AD24  ; 8        ; 5            ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; id_thermo:card_id_thermo_slave|one_wire_master:master|Selector7~9 (inverted) ; -                   ;
; smb_data       ; AB20  ; 8        ; 9            ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; fpga_thermo:fpga_thermo_slave|smb_master:master2|pres_state.IDLE~0           ; -                   ;
; sram0_data[0]  ; G1    ; 5        ; 85           ; 43           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; sram_ctrl:sram_ctrl_slave|write_cmd                                          ; -                   ;
; sram0_data[10] ; L7    ; 5        ; 85           ; 43           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; sram_ctrl:sram_ctrl_slave|write_cmd                                          ; -                   ;
; sram0_data[11] ; L8    ; 5        ; 85           ; 43           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; sram_ctrl:sram_ctrl_slave|write_cmd                                          ; -                   ;
; sram0_data[12] ; M7    ; 5        ; 85           ; 40           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; sram_ctrl:sram_ctrl_slave|write_cmd                                          ; -                   ;
; sram0_data[13] ; M8    ; 5        ; 85           ; 40           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; sram_ctrl:sram_ctrl_slave|write_cmd                                          ; -                   ;
; sram0_data[14] ; L9    ; 5        ; 85           ; 41           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; sram_ctrl:sram_ctrl_slave|write_cmd                                          ; -                   ;
; sram0_data[15] ; L10   ; 5        ; 85           ; 41           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; sram_ctrl:sram_ctrl_slave|write_cmd                                          ; -                   ;
; sram0_data[1]  ; G2    ; 5        ; 85           ; 43           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; sram_ctrl:sram_ctrl_slave|write_cmd                                          ; -                   ;
; sram0_data[2]  ; H1    ; 5        ; 85           ; 41           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; sram_ctrl:sram_ctrl_slave|write_cmd                                          ; -                   ;
; sram0_data[3]  ; H2    ; 5        ; 85           ; 41           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; sram_ctrl:sram_ctrl_slave|write_cmd                                          ; -                   ;
; sram0_data[4]  ; H3    ; 5        ; 85           ; 42           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; sram_ctrl:sram_ctrl_slave|write_cmd                                          ; -                   ;
; sram0_data[5]  ; H4    ; 5        ; 85           ; 42           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; sram_ctrl:sram_ctrl_slave|write_cmd                                          ; -                   ;
; sram0_data[6]  ; J3    ; 5        ; 85           ; 40           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; sram_ctrl:sram_ctrl_slave|write_cmd                                          ; -                   ;
; sram0_data[7]  ; J4    ; 5        ; 85           ; 40           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; sram_ctrl:sram_ctrl_slave|write_cmd                                          ; -                   ;
; sram0_data[8]  ; L5    ; 5        ; 85           ; 42           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; sram_ctrl:sram_ctrl_slave|write_cmd                                          ; -                   ;
; sram0_data[9]  ; L6    ; 5        ; 85           ; 42           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; sram_ctrl:sram_ctrl_slave|write_cmd                                          ; -                   ;
; sram1_data[0]  ; V5    ; 6        ; 85           ; 16           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; sram_ctrl:sram_ctrl_slave|write_cmd                                          ; -                   ;
; sram1_data[10] ; AA4   ; 6        ; 85           ; 15           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; sram_ctrl:sram_ctrl_slave|write_cmd                                          ; -                   ;
; sram1_data[11] ; AB1   ; 6        ; 85           ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; sram_ctrl:sram_ctrl_slave|write_cmd                                          ; -                   ;
; sram1_data[12] ; AB2   ; 6        ; 85           ; 14           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; sram_ctrl:sram_ctrl_slave|write_cmd                                          ; -                   ;
; sram1_data[13] ; AB4   ; 6        ; 85           ; 13           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; sram_ctrl:sram_ctrl_slave|write_cmd                                          ; -                   ;
; sram1_data[14] ; AB3   ; 6        ; 85           ; 13           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; sram_ctrl:sram_ctrl_slave|write_cmd                                          ; -                   ;
; sram1_data[15] ; AC1   ; 6        ; 85           ; 12           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; sram_ctrl:sram_ctrl_slave|write_cmd                                          ; -                   ;
; sram1_data[1]  ; V6    ; 6        ; 85           ; 16           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; sram_ctrl:sram_ctrl_slave|write_cmd                                          ; -                   ;
; sram1_data[2]  ; W5    ; 6        ; 85           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; sram_ctrl:sram_ctrl_slave|write_cmd                                          ; -                   ;
; sram1_data[3]  ; W6    ; 6        ; 85           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; sram_ctrl:sram_ctrl_slave|write_cmd                                          ; -                   ;
; sram1_data[4]  ; Y2    ; 6        ; 85           ; 18           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; sram_ctrl:sram_ctrl_slave|write_cmd                                          ; -                   ;
; sram1_data[5]  ; Y3    ; 6        ; 85           ; 17           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; sram_ctrl:sram_ctrl_slave|write_cmd                                          ; -                   ;
; sram1_data[6]  ; Y4    ; 6        ; 85           ; 17           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; sram_ctrl:sram_ctrl_slave|write_cmd                                          ; -                   ;
; sram1_data[7]  ; AA1   ; 6        ; 85           ; 16           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; sram_ctrl:sram_ctrl_slave|write_cmd                                          ; -                   ;
; sram1_data[8]  ; AA2   ; 6        ; 85           ; 16           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; sram_ctrl:sram_ctrl_slave|write_cmd                                          ; -                   ;
; sram1_data[9]  ; AA3   ; 6        ; 85           ; 15           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; sram_ctrl:sram_ctrl_slave|write_cmd                                          ; -                   ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+------------------------------------------------------------------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 16 / 70 ( 23 % ) ; 3.3V          ; --           ;
; 2        ; 33 / 74 ( 45 % ) ; 3.3V          ; --           ;
; 3        ; 10 / 70 ( 14 % ) ; 3.3V          ; --           ;
; 4        ; 9 / 74 ( 12 % )  ; 3.3V          ; --           ;
; 5        ; 42 / 74 ( 57 % ) ; 3.3V          ; --           ;
; 6        ; 44 / 70 ( 63 % ) ; 3.3V          ; --           ;
; 7        ; 48 / 74 ( 65 % ) ; 3.3V          ; --           ;
; 8        ; 47 / 71 ( 66 % ) ; 3.3V          ; --           ;
; 9        ; 2 / 6 ( 33 % )   ; 3.3V          ; --           ;
; 10       ; 1 / 4 ( 25 % )   ; 3.3V          ; --           ;
; 11       ; 0 / 6 ( 0 % )    ; 3.3V          ; --           ;
; 12       ; 0 / 4 ( 0 % )    ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                     ;
+----------+------------+----------+--------------------------+--------+--------------+---------+------------+-------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; Termination ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------+--------+--------------+---------+------------+-------------+-----------------+----------+--------------+
; A2       ;            ; 4        ; VCCIO4                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; A3       ; 579        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A4       ; 577        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A5       ; 588        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A6       ; 595        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A7       ; 601        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A8       ; 618        ; 4        ; dip_sw3                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; A9       ; 621        ; 4        ; dip_sw4                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; A10      ; 626        ; 4        ; manchester_sigdet        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; A11      ; 633        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A12      ;            ; 4        ; VCCIO4                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; A13      ; 645        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A14      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; A15      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; A16      ; 706        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A17      ;            ; 3        ; VCCIO3                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; A18      ; 718        ; 3        ; fpga_tdo                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; A19      ; 724        ; 3        ; epc_tdo                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; A20      ; 737        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A21      ; 741        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A22      ; 751        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A23      ; 757        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A24      ; 765        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A25      ; 769        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A26      ; 776        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A27      ;            ; 3        ; VCCIO3                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AA1      ; 443        ; 6        ; sram1_data[7]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AA2      ; 442        ; 6        ; sram1_data[8]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AA3      ; 438        ; 6        ; sram1_data[9]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AA4      ; 439        ; 6        ; sram1_data[10]           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AA5      ; 415        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA6      ; 416        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA7      ; 411        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA8      ; 412        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA9      ; 355        ; 7        ; mictor1_o[4]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AA10     ; 343        ; 7        ; mictor1_o[5]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AA11     ; 324        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AA12     ; 301        ; 7        ; ^VCCSEL                  ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AA13     ;            ;          ; VCCG_PLL6                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; AA14     ; 286        ; 11       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AA15     ; 285        ; 11       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AA16     ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AA17     ; 274        ; 8        ; inclk5                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AA18     ; 268        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AA19     ; 256        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AA20     ; 245        ; 8        ; ~CRC_ERROR~              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; N               ; no       ; Off          ;
; AA21     ; 163        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA22     ; 164        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA23     ; 159        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA24     ; 160        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA25     ; 136        ; 1        ; lvds_reply_rc3_b         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AA26     ; 137        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA27     ; 133        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA28     ; 132        ; 1        ; lvds_reply_rc1_b         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AB1      ; 434        ; 6        ; sram1_data[11]           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AB2      ; 433        ; 6        ; sram1_data[12]           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AB3      ; 430        ; 6        ; sram1_data[14]           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AB4      ; 429        ; 6        ; sram1_data[13]           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AB5      ; 407        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AB6      ; 408        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AB7      ; 387        ; 7        ; mictor1_o[6]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AB8      ; 359        ; 7        ; mictor1_o[7]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AB9      ; 349        ; 7        ; mictor1_o[8]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AB10     ; 346        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AB11     ; 327        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AB12     ; 321        ; 7        ; mictor1_o[9]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AB13     ; 295        ; 7        ; ^nCE                     ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AB14     ;            ;          ; GNDG_PLL6                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AB15     ; 280        ; 8        ; ^MSEL2                   ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AB16     ;            ; 12       ; VCC_PLL6_OUTB            ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AB17     ; 275        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AB18     ; 258        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AB19     ; 240        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AB20     ; 213        ; 8        ; smb_data                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AB21     ; 207        ; 8        ; smb_clk                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AB22     ; 192        ; 8        ; red_led                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AB23     ; 167        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AB24     ; 168        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AB25     ; 146        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AB26     ; 145        ; 1        ; lvds_reply_rc3_a         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AB27     ; 142        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AB28     ; 141        ; 1        ; lvds_reply_rc1_a         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AC1      ; 426        ; 6        ; sram1_data[15]           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AC2      ; 425        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AC3      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC4      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC5      ; 384        ; 7        ; mictor1_o[10]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AC6      ; 378        ; 7        ; mictor1_o[11]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AC7      ; 362        ; 7        ; mictor1_o[12]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AC8      ; 345        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AC9      ; 332        ; 7        ; rst_n                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AC10     ; 326        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AC11     ; 314        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AC12     ; 302        ; 7        ; ^PORSEL                  ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC13     ; 296        ; 7        ; ^nCEO                    ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC14     ;            ; 11       ; VCC_PLL6_OUTA            ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AC15     ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC16     ; 278        ; 8        ; ^MSEL0                   ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC17     ; 276        ; 8        ; GND+                     ;        ;              ;         ; Column I/O ; --          ;                 ; --       ; --           ;
; AC18     ; 277        ; 8        ; PLL_ENA                  ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC19     ; 234        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AC20     ; 228        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AC21     ; 233        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AC22     ; 222        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AC23     ; 188        ; 8        ; grn_led                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AC24     ; 186        ; 8        ; ylw_led                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AC25     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC26     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC27     ; 150        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AC28     ; 149        ; 1        ; lvds_reply_rc2_b         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AD1      ; 422        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AD2      ; 421        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AD3      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AD4      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AD5      ; 368        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AD6      ; 366        ; 7        ; fibre_tx_enn             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD7      ; 371        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; AD8      ; 354        ; 7        ; fibre_rx_data[5]         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD9      ; 340        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; AD10     ; 341        ; 7        ; fibre_rx_rvs             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD11     ; 309        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; AD12     ; 317        ; 7        ; mictor1clk_o             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD13     ; 312        ; 7        ; mictor1_o[13]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD14     ; 293        ; 7        ; GND+                     ;        ;              ;         ; Column I/O ; --          ;                 ; --       ; --           ;
; AD15     ; 290        ; 11       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AD16     ; 260        ; 8        ; eeprom_so                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD17     ; 255        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AD18     ; 244        ; 8        ; mictor0_o[12]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD19     ; 236        ; 8        ; mictor0_o[8]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD20     ; 235        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; AD21     ; 218        ; 8        ; mictor0_e[0]             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD22     ; 204        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; AD23     ; 205        ; 8        ; mictor0_e[7]             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD24     ; 201        ; 8        ; card_id                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD25     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AD26     ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AD27     ; 154        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AD28     ; 153        ; 1        ; lvds_reply_rc4_b         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AE1      ; 418        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AE2      ; 417        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AE3      ; 402        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; AE4      ; 376        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AE5      ; 386        ; 7        ; fibre_tx_data[6]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE6      ; 372        ; 7        ; fibre_tx_sc_nd           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE7      ; 367        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AE8      ; 353        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AE9      ; 348        ; 7        ; fibre_rx_data[2]         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE10     ; 334        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AE11     ; 331        ; 7        ; fibre_rx_bisten          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE12     ; 322        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AE13     ; 313        ; 7        ; mictor1_o[14]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE14     ; 294        ; 7        ; fibre_rx_rdy             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE15     ; 289        ; 11       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AE16     ; 263        ; 8        ; eeprom_sck               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE17     ; 253        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AE18     ; 246        ; 8        ; mictor0_o[13]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE19     ; 232        ; 8        ; mictor0_o[7]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE20     ; 224        ; 8        ; mictor0_o[3]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE21     ; 220        ; 8        ; mictor0_o[0]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE22     ; 209        ; 8        ; mictor0_e[4]             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE23     ; 211        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AE24     ; 198        ; 8        ; mictor0_e[10]            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE25     ; 197        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AE26     ; 173        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; AE27     ; 158        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AE28     ; 157        ; 1        ; lvds_reply_rc2_a         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AF1      ; 414        ; 6        ; dev_clr_fpga_out         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AF2      ; 413        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AF3      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AF4      ; 379        ; 7        ; fibre_tx_data[2]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF5      ; 375        ; 7        ; fibre_tx_data[0]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF6      ; 360        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AF7      ; 364        ; 7        ; fibre_tx_bisten          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF8      ; 356        ; 7        ; fibre_rx_data[6]         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF9      ; 347        ; 7        ; fibre_rx_data[1]         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF10     ; 339        ; 7        ; fibre_rx_sc_nd           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF11     ; 333        ; 7        ; fibre_rx_a_nb            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF12     ; 323        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AF13     ; 315        ; 7        ; mictor1_o[15]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF14     ;            ;          ; GNDA_PLL6                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AF15     ; 284        ; 12       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AF16     ; 262        ; 8        ; eeprom_si                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF17     ; 250        ; 8        ; mictor0_o[15]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF18     ; 243        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AF19     ; 237        ; 8        ; mictor0_o[9]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF20     ; 227        ; 8        ; mictor0_o[4]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF21     ; 223        ; 8        ; mictor0_o[2]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF22     ; 212        ; 8        ; mictor0_e[3]             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF23     ; 206        ; 8        ; mictor0_e[6]             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF24     ; 195        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AF25     ; 193        ; 8        ; mictor0_e[12]            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF26     ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AF27     ; 162        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AF28     ; 161        ; 1        ; lvds_reply_rc4_a         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AG1      ;            ; 6        ; VCCIO6                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AG3      ; 385        ; 7        ; fibre_tx_data[5]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG4      ; 380        ; 7        ; fibre_tx_data[3]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG5      ; 382        ; 7        ; fibre_tx_data[4]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG6      ; 370        ; 7        ; fibre_tx_ena             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG7      ; 361        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AG8      ; 357        ; 7        ; fibre_rx_data[7]         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG9      ; 344        ; 7        ; fibre_rx_data[0]         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG10     ; 336        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AG11     ; 328        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AG12     ; 325        ; 7        ; dv_pulse_fibre           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG13     ; 318        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AG14     ;            ;          ; VCCA_PLL6                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; AG15     ; 283        ; 12       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AG16     ; 257        ; 8        ; eeprom_cs                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG17     ; 252        ; 8        ; mictor0clk_o             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG18     ; 247        ; 8        ; mictor0_o[14]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG19     ; 239        ; 8        ; mictor0_o[10]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG20     ; 226        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AG21     ; 221        ; 8        ; mictor0_o[1]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG22     ; 215        ; 8        ; mictor0_e[1]             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG23     ; 203        ; 8        ; mictor0_e[8]             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG24     ; 196        ; 8        ; mictor0_e[11]            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG25     ; 190        ; 8        ; mictor0_e[14]            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG26     ; 187        ; 8        ; mictor0clk_e             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG27     ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AG28     ;            ; 1        ; VCCIO1                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AH2      ;            ; 7        ; VCCIO7                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AH3      ; 383        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AH4      ; 388        ; 7        ; fibre_tx_data[7]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH5      ; 377        ; 7        ; fibre_tx_data[1]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH6      ; 369        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AH7      ; 363        ; 7        ; fibre_tx_foto            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH8      ; 350        ; 7        ; fibre_rx_data[3]         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH9      ; 351        ; 7        ; fibre_rx_data[4]         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH10     ; 338        ; 7        ; fibre_rx_status          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH11     ; 330        ; 7        ; fibre_rx_rf              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH12     ;            ; 7        ; VCCIO7                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AH13     ; 320        ; 7        ; critical_error           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH14     ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AH15     ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AH16     ; 259        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AH17     ;            ; 8        ; VCCIO8                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AH18     ; 272        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; AH19     ; 241        ; 8        ; mictor0_o[11]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH20     ; 231        ; 8        ; mictor0_o[6]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH21     ; 229        ; 8        ; mictor0_o[5]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH22     ; 214        ; 8        ; mictor0_e[2]             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH23     ; 208        ; 8        ; mictor0_e[5]             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH24     ; 200        ; 8        ; mictor0_e[9]             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH25     ; 191        ; 8        ; mictor0_e[13]            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH26     ; 189        ; 8        ; mictor0_e[15]            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH27     ;            ; 8        ; VCCIO8                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; B1       ;            ; 5        ; VCCIO5                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; B3       ; 580        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B4       ; 585        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B5       ; 583        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B6       ; 598        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B7       ; 596        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B8       ; 617        ; 4        ; dip_sw2                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; B9       ; 616        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B10      ; 631        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B11      ; 637        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B12      ; 640        ; 4        ; tx                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; B13      ; 647        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B14      ;            ;          ; TEMPDIODEp               ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; B15      ; 682        ; 10       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B16      ; 708        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B17      ; 713        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B18      ; 722        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B19      ; 726        ; 3        ; jtag_sel                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; B20      ; 736        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B21      ; 743        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B22      ; 750        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B23      ; 762        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B24      ; 774        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B25      ; 775        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B26      ; 778        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B27      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; B28      ;            ; 2        ; VCCIO2                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; C1       ; 553        ; 5        ; sram0_addr[0]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; C2       ; 554        ; 5        ; sram0_addr[1]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; C3       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; C4       ; 586        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C5       ; 590        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C6       ; 605        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C7       ; 606        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C8       ; 610        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C9       ; 613        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C10      ; 628        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C11      ; 634        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C12      ; 642        ; 4        ; rx                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; C13      ; 650        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C14      ;            ;          ; TEMPDIODEn               ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; C15      ; 681        ; 10       ; fibre_rx_refclk          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; C16      ; 703        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C17      ; 715        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C18      ; 719        ; 3        ; fpga_tck                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; C19      ; 728        ; 3        ; nbb_jtag                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; C20      ; 738        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C21      ; 744        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C22      ; 753        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C23      ; 759        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C24      ; 770        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C25      ; 767        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C26      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; C27      ; 21         ; 2        ; slot_id[1]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; C28      ; 22         ; 2        ; slot_id[0]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; D1       ; 549        ; 5        ; sram0_addr[2]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; D2       ; 550        ; 5        ; sram0_addr[3]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; D3       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; D4       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; D5       ; 581        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D6       ; 600        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D7       ; 603        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D8       ; 609        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D9       ; 615        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D10      ; 630        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D11      ; 636        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D12      ; 643        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D13      ; 652        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D14      ;            ;          ; VCCG_PLL5                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; D15      ; 676        ; 9        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D16      ; 702        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D17      ; 711        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D18      ; 721        ; 3        ; fpga_tms                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; D19      ; 733        ; 3        ; nepc_sel                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; D20      ; 740        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D21      ; 746        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D22      ; 756        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D23      ; 754        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D24      ; 772        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D25      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; D26      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; D27      ; 25         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; D28      ; 26         ; 2        ; extend_n                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; E1       ; 545        ; 5        ; sram0_addr[4]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; E2       ; 546        ; 5        ; sram0_addr[5]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; E3       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; E4       ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; E5       ; 559        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; E6       ; 593        ; 4        ; wdog                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; E7       ; 594        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; E8       ; 612        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; E9       ; 625        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; E10      ; 624        ; 4        ; manchester_data          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; E11      ; 656        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; E12      ; 648        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; E13      ; 653        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; E14      ;            ;          ; GNDG_PLL5                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; E15      ; 675        ; 9        ; lvds_clk                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; E16      ; 705        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; E17      ; 710        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; E18      ; 693        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; E19      ; 729        ; 3        ; nreconf                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; E20      ; 730        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; E21      ; 747        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; E22      ; 761        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; E23      ; 760        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; E24      ; 16         ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; E25      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; E26      ;            ;          ; NC                       ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; E27      ; 29         ; 2        ; array_id[0]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; E28      ; 30         ; 2        ; sclki                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; F1       ; 537        ; 5        ; sram0_nwe                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; F2       ; 538        ; 5        ; sram0_nce1               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; F3       ; 541        ; 5        ; sram0_addr[6]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; F4       ; 542        ; 5        ; sram0_addr[7]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; F5       ; 561        ; 5        ; sram0_addr[8]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; F6       ; 560        ; 5        ; sram0_addr[9]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; F7       ; 582        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F8       ; 589        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F9       ; 607        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F10      ; 620        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F11      ; 627        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F12      ; 651        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F13      ; 663        ; 4        ; #TMS                     ; input  ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; F14      ;            ;          ; VCCA_PLL5                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; F15      ;            ; 9        ; VCC_PLL5_OUTA            ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; F16      ; 687        ; 3        ; ^DCLK                    ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; F17      ; 701        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F18      ; 712        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F19      ; 731        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F20      ; 763        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F21      ; 768        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F22      ; 777        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F23      ; 15         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; F24      ; 14         ; 2        ; lvds_sync                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; F25      ; 33         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; F26      ; 34         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; F27      ; 37         ; 2        ; sreqo                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; F28      ; 38         ; 2        ; misoo                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; G1       ; 529        ; 5        ; sram0_data[0]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; G2       ; 530        ; 5        ; sram0_data[1]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; G3       ; 534        ; 5        ; sram0_nbhe               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; G4       ; 533        ; 5        ; sram0_ce2                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; G5       ; 555        ; 5        ; sram0_addr[10]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; G6       ; 556        ; 5        ; sram0_addr[11]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; G7       ; 578        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G8       ; 587        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G9       ; 604        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G10      ; 619        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G11      ; 639        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G12      ; 644        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G13      ; 669        ; 4        ; #TDI                     ; input  ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G14      ;            ;          ; GNDA_PLL5                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G15      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G16      ;            ; 10       ; VCC_PLL5_OUTB            ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; G17      ; 688        ; 3        ; ^CONF_DONE               ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G18      ; 720        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G19      ; 732        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G20      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G21      ; 771        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G22      ; 773        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G23      ; 19         ; 2        ; lvds_spare               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; G24      ; 20         ; 2        ; lvds_cmd                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; G25      ; 42         ; 2        ; ttl_txena3               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; G26      ; 41         ; 2        ; ttl_txena2               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; G27      ; 45         ; 2        ; ttl_tx2                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; G28      ; 46         ; 2        ; ttl_tx3                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H1       ; 520        ; 5        ; sram0_data[2]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H2       ; 521        ; 5        ; sram0_data[3]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H3       ; 524        ; 5        ; sram0_data[4]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H4       ; 525        ; 5        ; sram0_data[5]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H5       ; 552        ; 5        ; sram0_addr[12]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H6       ; 551        ; 5        ; sram0_addr[13]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H7       ; 548        ; 5        ; sram0_addr[14]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H8       ; 547        ; 5        ; sram0_addr[15]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H9       ; 599        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; H10      ; 611        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; H11      ; 638        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; H12      ; 646        ; 4        ; ~DATA0~ / RESERVED_INPUT ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; N               ; no       ; Off          ;
; H13      ; 670        ; 4        ; #TDO                     ; output ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; H14      ; 679        ; 9        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; H15      ; 680        ; 9        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; H16      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; H17      ; 696        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; H18      ; 709        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; H19      ; 734        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; H20      ; 748        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; H21      ; 28         ; 2        ; mosii                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H22      ; 27         ; 2        ; ccssi                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H23      ; 24         ; 2        ; slot_id[2]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H24      ; 23         ; 2        ; slot_id[3]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H25      ; 51         ; 2        ; ttl_nrx3                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H26      ; 50         ; 2        ; ttl_nrx2                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H27      ; 54         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; H28      ; 55         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; J1       ; 512        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; J2       ; 513        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; J3       ; 516        ; 5        ; sram0_data[6]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; J4       ; 517        ; 5        ; sram0_data[7]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; J5       ; 544        ; 5        ; sram0_addr[16]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; J6       ; 543        ; 5        ; sram0_addr[17]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; J7       ; 535        ; 5        ; sram0_nble               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; J8       ; 536        ; 5        ; sram0_noe                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; J9       ; 592        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J10      ; 623        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J11      ; 635        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J12      ; 655        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J13      ; 671        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J14      ;            ; 4        ; VCCIO4                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; J15      ;            ; 3        ; VCCIO3                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; J16      ; 684        ; 10       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J17      ; 690        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J18      ; 716        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J19      ; 725        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J20      ; 742        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J21      ; 39         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; J22      ; 40         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; J23      ; 32         ; 2        ; array_id[1]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; J24      ; 31         ; 2        ; array_id[2]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; J25      ; 58         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; J26      ; 59         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; J27      ; 62         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; J28      ; 63         ; 2        ; pcb_rev[0]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; K1       ; 504        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K2       ; 505        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K3       ; 509        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K4       ; 508        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K5       ; 539        ; 5        ; sram0_addr[18]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; K6       ; 540        ; 5        ; sram0_addr[19]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; K7       ; 531        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K8       ; 532        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K9       ; 526        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; K10      ; 629        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; K11      ; 641        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; K12      ; 665        ; 4        ; #TCK                     ; input  ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; K13      ; 672        ; 4        ; GND+                     ;        ;              ;         ; Column I/O ; --          ;                 ; --       ; --           ;
; K14      ; 677        ; 9        ; fibre_tx_clkw            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; K15      ; 678        ; 9        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; K16      ; 683        ; 10       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; K17      ; 689        ; 3        ; inclk14                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; K18      ; 704        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; K19      ; 717        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; K20      ; 49         ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; K21      ; 43         ; 2        ; box_id_ena_n             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; K22      ; 44         ; 2        ; ttl_txena1               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; K23      ; 35         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K24      ; 36         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K25      ; 67         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K26      ; 66         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K27      ; 70         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K28      ; 71         ; 2        ; pcb_rev[1]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L1       ; 496        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L2       ; 497        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L3       ; 500        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L4       ; 501        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L5       ; 522        ; 5        ; sram0_data[8]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L6       ; 523        ; 5        ; sram0_data[9]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L7       ; 528        ; 5        ; sram0_data[10]           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L8       ; 527        ; 5        ; sram0_data[11]           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L9       ; 519        ; 5        ; sram0_data[14]           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L10      ; 518        ; 5        ; sram0_data[15]           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L11      ; 649        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; L12      ; 664        ; 4        ; #TRST                    ; input  ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; L13      ; 673        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; L14      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; L16      ; 686        ; 3        ; ^nCONFIG                 ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; L17      ; 692        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; L18      ; 697        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; L19      ; 57         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L20      ; 56         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L21      ; 48         ; 2        ; ttl_tx1                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L22      ; 47         ; 2        ; box_id_out               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L23      ; 52         ; 2        ; box_id_in                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L24      ; 53         ; 2        ; ttl_nrx1                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L25      ; 74         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L26      ; 75         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L27      ; 78         ; 2        ; pcb_rev[3]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L28      ; 79         ; 2        ; pcb_rev[2]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; M1       ;            ; 5        ; VCCIO5                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; M2       ; 487        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M3       ; 491        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M4       ; 492        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M5       ; 511        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M6       ; 510        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M7       ; 515        ; 5        ; sram0_data[12]           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; M8       ; 514        ; 5        ; sram0_data[13]           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; M9       ; 507        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M10      ; 506        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M11      ; 654        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; M12      ; 666        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; M13      ; 674        ; 4        ; GND+                     ;        ;              ;         ; Column I/O ; --          ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; M16      ; 685        ; 3        ; ^nSTATUS                 ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; M17      ; 691        ; 3        ; inclk15                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; M18      ; 698        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; M19      ; 69         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M20      ; 68         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M21      ; 61         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M22      ; 60         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M23      ; 65         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M24      ; 64         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M25      ; 83         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M26      ; 84         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M27      ; 87         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M28      ;            ; 2        ; VCCIO2                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; N1       ; 488        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N2       ; 484        ; 5        ; GND+                     ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; N3       ; 503        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N4       ; 502        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N5       ; 494        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N6       ; 495        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N7       ; 498        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N8       ; 499        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N9       ; 490        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N10      ; 489        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N11      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; N13      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; N15      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; N18      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; N19      ; 86         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N20      ; 85         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N21      ; 81         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N22      ; 80         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N23      ; 77         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N24      ; 76         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N25      ; 73         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N26      ; 72         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N27      ; 91         ; 2        ; GND+                     ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; N28      ; 88         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; P1       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P2       ; 483        ; 5        ; GND+                     ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; P3       ; 482        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; P4       ; 481        ; 5        ; GND+                     ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; P5       ;            ;          ; GNDA_PLL4                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P6       ;            ;          ; VCCA_PLL4                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; P7       ;            ;          ; GNDG_PLL4                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P8       ;            ;          ; VCCG_PLL4                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; P9       ;            ; 5        ; VCCIO5                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; P10      ; 493        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; P11      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P14      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P16      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P19      ; 82         ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; P20      ;            ; 2        ; VCCIO2                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; P21      ;            ;          ; VCCG_PLL1                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; P22      ;            ;          ; GNDG_PLL1                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P23      ;            ;          ; VCCA_PLL1                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; P24      ;            ;          ; GNDA_PLL1                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P25      ; 94         ; 2        ; inclk1                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; P26      ; 93         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; P27      ; 92         ; 2        ; GND+                     ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; P28      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R2       ; 480        ; 6        ; fibre_rx_clkr            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; R3       ; 477        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; R4       ; 478        ; 6        ; GND+                     ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; R5       ;            ;          ; GNDA_PLL3                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R6       ;            ;          ; VCCA_PLL3                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; R7       ;            ;          ; GNDG_PLL3                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R8       ;            ;          ; VCCG_PLL3                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; R9       ;            ; 6        ; VCCIO6                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; R10      ; 468        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; R11      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R13      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R15      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; R16      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R17      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; R18      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R19      ; 107        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; R20      ;            ; 1        ; VCCIO1                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; R21      ;            ;          ; VCCG_PLL2                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; R22      ;            ;          ; GNDG_PLL2                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R23      ;            ;          ; VCCA_PLL2                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; R24      ;            ;          ; GNDA_PLL2                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R25      ; 97         ; 1        ; GND+                     ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; R26      ; 98         ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; R27      ; 95         ; 1        ; GND+                     ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; R28      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; T1       ; 476        ; 6        ; sram1_addr[0]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; T2       ; 479        ; 6        ; GND+                     ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; T3       ; 474        ; 6        ; sram1_addr[2]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; T4       ; 473        ; 6        ; sram1_addr[3]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; T5       ; 461        ; 6        ; sram1_addr[6]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; T6       ; 460        ; 6        ; sram1_addr[7]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; T7       ; 469        ; 6        ; sram1_addr[8]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; T8       ; 470        ; 6        ; sram1_addr[9]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; T9       ; 465        ; 6        ; sram1_addr[10]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; T10      ; 464        ; 6        ; sram1_addr[11]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; T11      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; T12      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; T14      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; T17      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; T18      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; T19      ; 105        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T20      ; 106        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T21      ; 101        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T22      ; 102        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T23      ; 110        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T24      ; 111        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T25      ; 115        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T26      ; 114        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T27      ; 96         ; 1        ; GND+                     ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; T28      ; 99         ; 1        ; lvds_reply_bc3_a         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; U1       ;            ; 6        ; VCCIO6                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; U2       ; 475        ; 6        ; sram1_addr[1]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; U3       ; 472        ; 6        ; sram1_addr[4]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; U4       ; 471        ; 6        ; sram1_addr[5]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; U5       ; 453        ; 6        ; sram1_noe                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; U6       ; 452        ; 6        ; sram1_nble               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; U7       ; 448        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U8       ; 449        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U9       ; 456        ; 6        ; sram1_addr[12]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; U10      ; 457        ; 6        ; sram1_addr[13]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; U12      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; U13      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; U14      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; U16      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; U18      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; U19      ; 118        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U20      ; 119        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U21      ; 126        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U22      ; 127        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U23      ; 123        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U24      ; 122        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U25      ; 104        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U26      ; 103        ; 1        ; lvds_reply_bc1_a         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; U27      ; 100        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U28      ;            ; 1        ; VCCIO1                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; V1       ; 466        ; 6        ; sram1_addr[14]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; V2       ; 467        ; 6        ; sram1_addr[15]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; V3       ; 463        ; 6        ; sram1_addr[18]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; V4       ; 462        ; 6        ; sram1_addr[19]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; V5       ; 441        ; 6        ; sram1_data[0]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; V6       ; 440        ; 6        ; sram1_data[1]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; V7       ; 437        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V8       ; 436        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V9       ; 444        ; 6        ; sram1_ce2                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; V10      ; 445        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V11      ; 311        ; 7        ; mictor1_o[0]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; V12      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; V13      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; V15      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; V18      ; 266        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; V19      ; 130        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V20      ; 131        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V21      ; 139        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V22      ; 138        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V23      ; 135        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V24      ; 134        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V25      ; 113        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V26      ; 112        ; 1        ; lvds_reply_bc1_b         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; V27      ; 108        ; 1        ; lvds_reply_bc3_b         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; V28      ; 109        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W1       ; 459        ; 6        ; sram1_addr[16]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; W2       ; 458        ; 6        ; sram1_addr[17]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; W3       ; 455        ; 6        ; sram1_nce1               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; W4       ; 454        ; 6        ; sram1_nwe                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; W5       ; 431        ; 6        ; sram1_data[2]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; W6       ; 432        ; 6        ; sram1_data[3]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; W7       ; 427        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W8       ; 428        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W9       ; 435        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; W10      ; 319        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W11      ; 310        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W12      ; 299        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W13      ; 291        ; 7        ; GND+                     ;        ;              ;         ; Column I/O ; --          ;                 ; --       ; --           ;
; W14      ; 288        ; 11       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W15      ; 287        ; 11       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W16      ; 282        ; 12       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W17      ; 279        ; 8        ; ^MSEL1                   ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; W18      ; 267        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W19      ; 249        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W20      ; 140        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; W21      ; 147        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W22      ; 148        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W23      ; 143        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W24      ; 144        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W25      ; 121        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W26      ; 120        ; 1        ; lvds_reply_ac_a          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; W27      ; 117        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W28      ; 116        ; 1        ; lvds_reply_bc2_a         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; Y1       ; 451        ; 6        ; sram1_nbhe               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; Y2       ; 450        ; 6        ; sram1_data[4]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; Y3       ; 447        ; 6        ; sram1_data[5]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; Y4       ; 446        ; 6        ; sram1_data[6]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; Y5       ; 420        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y6       ; 419        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y7       ; 423        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y8       ; 424        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y9       ; 373        ; 7        ; mictor1_o[1]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; Y10      ; 337        ; 7        ; mictor1_o[2]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; Y11      ; 316        ; 7        ; mictor1_o[3]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; Y12      ; 300        ; 7        ; ^nIO_PULLUP              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; Y13      ; 292        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; Y14      ;            ; 7        ; VCCIO7                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; Y15      ;            ; 8        ; VCCIO8                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; Y16      ; 281        ; 12       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; Y17      ; 273        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; Y18      ; 261        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; Y19      ; 248        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; Y20      ; 217        ; 8        ; smb_nalert               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; Y21      ; 151        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y22      ; 152        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y23      ; 156        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y24      ; 155        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y25      ; 129        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y26      ; 128        ; 1        ; lvds_reply_ac_b          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; Y27      ; 125        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y28      ; 124        ; 1        ; lvds_reply_bc2_b         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
+----------+------------+----------+--------------------------+--------+--------------+---------+------------+-------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                         ;
+-------------------------------+-----------------------------------------------------------------------------+-------------------------------------------------------+
; Name                          ; clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|pll ; manch_pll:manch_pll_block|altpll:altpll_component|pll ;
+-------------------------------+-----------------------------------------------------------------------------+-------------------------------------------------------+
; SDC pin name                  ; clk_switchover_slave|pll0|altpll_component|pll                              ; manch_pll_block|altpll_component|pll                  ;
; PLL type                      ; Enhanced                                                                    ; Fast                                                  ;
; Scan chain                    ; None                                                                        ; None                                                  ;
; PLL mode                      ; Normal                                                                      ; Normal                                                ;
; Feedback source               ; --                                                                          ; --                                                    ;
; Compensate clock              ; clock0                                                                      ; clock0                                                ;
; Compensated input/output pins ; --                                                                          ; --                                                    ;
; Switchover on loss of clock   ; On                                                                          ; --                                                    ;
; Switchover counter            ; 11                                                                          ; --                                                    ;
; Primary clock                 ; inclk0                                                                      ; --                                                    ;
; Input frequency 0             ; 25.0 MHz                                                                    ; 25.0 MHz                                              ;
; Input frequency 1             ; 25.0 MHz                                                                    ; --                                                    ;
; Nominal PFD frequency         ; 25.0 MHz                                                                    ; 25.0 MHz                                              ;
; Nominal VCO frequency         ; 599.9 MHz                                                                   ; 750.2 MHz                                             ;
; Freq min lock                 ; 12.5 MHz                                                                    ; 10.0 MHz                                              ;
; Freq max lock                 ; 33.33 MHz                                                                   ; 33.33 MHz                                             ;
; Clock Offset                  ; 0 ps                                                                        ; -833 ps                                               ;
; M VCO Tap                     ; 0                                                                           ; 0                                                     ;
; M Initial                     ; 1                                                                           ; 2                                                     ;
; M value                       ; 24                                                                          ; 30                                                    ;
; N value                       ; 1                                                                           ; 1                                                     ;
; M counter delay               ; 0 ps                                                                        ; --                                                    ;
; N counter delay               ; 0 ps                                                                        ; --                                                    ;
; M2 value                      ; --                                                                          ; --                                                    ;
; N2 value                      ; --                                                                          ; --                                                    ;
; SS counter                    ; --                                                                          ; --                                                    ;
; Downspread                    ; --                                                                          ; --                                                    ;
; Spread frequency              ; --                                                                          ; --                                                    ;
; Charge pump current           ; 50 uA                                                                       ; 20 uA                                                 ;
; Loop filter resistance        ; 1.021000 KOhm                                                               ; 1.021000 KOhm                                         ;
; Loop filter capacitance       ; 10 pF                                                                       ; 10 pF                                                 ;
; Freq zero                     ; 0.240 MHz                                                                   ; 0.240 MHz                                             ;
; Bandwidth                     ; 550 KHz                                                                     ; 210 KHz                                               ;
; Bandwidth type                ; Auto                                                                        ; Auto                                                  ;
; Freq pole                     ; 15.844 MHz                                                                  ; 15.844 MHz                                            ;
; enable0 counter               ; --                                                                          ; --                                                    ;
; enable1 counter               ; --                                                                          ; --                                                    ;
; Real time reconfigurable      ; Off                                                                         ; --                                                    ;
; Scan chain MIF file           ; --                                                                          ; --                                                    ;
; Preserve PLL counter order    ; Off                                                                         ; Off                                                   ;
; PLL location                  ; PLL_5                                                                       ; PLL_1                                                 ;
; Inclk0 signal                 ; inclk14                                                                     ; inclk1                                                ;
; Inclk1 signal                 ; inclk15                                                                     ; --                                                    ;
; Inclk0 signal type            ; Dedicated Pin                                                               ; Dedicated Pin                                         ;
; Inclk1 signal type            ; Dedicated Pin                                                               ; --                                                    ;
+-------------------------------+-----------------------------------------------------------------------------+-------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                      ;
+----------------------------------------------------------------------------------+-----------------+------+-----+------------------+----------------+-------+------------+---------+---------------+---------------+------------+---------+---------+----------------------------------------------------------+
; Name                                                                             ; Output Clock    ; Mult ; Div ; Output Frequency ; Phase Shift    ; Delay ; Duty Cycle ; Counter ; Counter Delay ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name                                             ;
+----------------------------------------------------------------------------------+-----------------+------+-----+------------------+----------------+-------+------------+---------+---------------+---------------+------------+---------+---------+----------------------------------------------------------+
; clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_clk0    ; clock0          ; 2    ; 1   ; 50.0 MHz         ; 0 (0 ps)       ; 0 ps  ; 50/50      ; G3      ; 0 ps          ; 12            ; 6/6 Even   ; 1       ; 0       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]    ;
; clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_clk1    ; clock1          ; 2    ; 1   ; 50.0 MHz         ; 180 (10000 ps) ; 0 ps  ; 50/50      ; G0      ; 0 ps          ; 12            ; 6/6 Even   ; 7       ; 0       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]    ;
; clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_clk2    ; clock2          ; 4    ; 1   ; 100.0 MHz        ; 0 (0 ps)       ; 0 ps  ; 50/50      ; G2      ; 0 ps          ; 6             ; 3/3 Even   ; 1       ; 0       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]    ;
; clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_clk3    ; clock3          ; 1    ; 1   ; 25.0 MHz         ; 0 (0 ps)       ; 0 ps  ; 50/50      ; G1      ; 0 ps          ; 24            ; 12/12 Even ; 1       ; 0       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]    ;
; clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_extclk0 ; External clock0 ; 1    ; 1   ; 25.0 MHz         ; 180 (20000 ps) ; 0 ps  ; 50/50      ; E0      ; 0 ps          ; 24            ; 12/12 Even ; 13      ; 0       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0] ;
; clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_extclk1 ; External clock1 ; 1    ; 1   ; 25.0 MHz         ; 0 (0 ps)       ; 0 ps  ; 50/50      ; E1      ; 0 ps          ; 24            ; 12/12 Even ; 1       ; 0       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1] ;
; clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_extclk2 ; External clock2 ; 1    ; 1   ; 25.0 MHz         ; 0 (0 ps)       ; 0 ps  ; 50/50      ; E2      ; 0 ps          ; 24            ; 12/12 Even ; 1       ; 0       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2] ;
; manch_pll:manch_pll_block|altpll:altpll_component|_clk0                          ; clock0          ; 1    ; 1   ; 25.0 MHz         ; -7 (-832 ps)   ; 0 ps  ; 50/50      ; G0      ; --            ; 30            ; 15/15 Even ; 1       ; 3       ; manch_pll_block|altpll_component|pll|clk[0]              ;
+----------------------------------------------------------------------------------+-----------------+------+-----+------------------+----------------+-------+------------+---------+---------------+---------------+------------+---------+---------+----------------------------------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 10 pF ; Not Available                      ;
; 3.3-V LVCMOS                     ; 10 pF ; Not Available                      ;
; 2.5 V                            ; 10 pF ; Not Available                      ;
; 1.8 V                            ; 10 pF ; Not Available                      ;
; 1.5 V                            ; 10 pF ; Not Available                      ;
; GTL                              ; 30 pF ; 25 Ohm (Parallel)                  ;
; GTL+                             ; 30 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 8 pF  ; 25 Ohm (Parallel)                  ;
; Compact PCI                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; AGP 1X                           ; 10 pF ; Not Available                      ;
; AGP 2X                           ; 10 pF ; Not Available                      ;
; CTT                              ; 30 pF ; 50 Ohm (Parallel)                  ;
; SSTL-3 Class I                   ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II                  ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I                   ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 20 pF ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 20 pF ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 20 pF ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 20 pF ; 25 Ohm (Parallel)                  ;
; LVDS                             ; 4 pF  ; 100 Ohm (Differential)             ;
; Differential LVPECL              ; 4 pF  ; 100 Ohm (Differential)             ;
; 3.3-V PCML                       ; 4 pF  ; 50 Ohm (Parallel)                  ;
; HyperTransport                   ; 4 pF  ; 100 Ohm (Differential)             ;
; Differential 1.5-V HSTL Class I  ; 20 pF ; (See 1.5-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class I  ; 20 pF ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 20 pF ; (See 1.8-V HSTL Class II)          ;
; Differential SSTL-2              ; 30 pF ; (See SSTL-2)                       ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+------------------------------------------------------------------------------+-------------+--------------+-------------+-------+------+--------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                   ; Logic Cells ; LC Registers ; Memory Bits ; M512s ; M4Ks ; M-RAMs ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                        ; Library Name ;
+------------------------------------------------------------------------------+-------------+--------------+-------------+-------+------+--------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |clk_card                                                                    ; 19387 (867) ; 8699         ; 957952      ; 76    ; 171  ; 3      ; 10           ; 0       ; 1         ; 1         ; 250  ; 0            ; 10688 (867)  ; 1825 (0)          ; 6874 (0)         ; 3309 (0)        ; 1658 (67)  ; |clk_card                                                                                                                                                                                                                                                                  ;              ;
;    |all_cards:i_all_cards|                                                   ; 285 (29)    ; 256          ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 29 (29)      ; 128 (0)           ; 128 (0)          ; 0 (0)           ; 128 (128)  ; |clk_card|all_cards:i_all_cards                                                                                                                                                                                                                                            ;              ;
;       |reg:\i_all_cards_bank:0:all_cards_reg|                                ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|all_cards:i_all_cards|reg:\i_all_cards_bank:0:all_cards_reg                                                                                                                                                                                                      ;              ;
;       |reg:\i_all_cards_bank:1:all_cards_reg|                                ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|all_cards:i_all_cards|reg:\i_all_cards_bank:1:all_cards_reg                                                                                                                                                                                                      ;              ;
;       |reg:\i_all_cards_bank:2:all_cards_reg|                                ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|all_cards:i_all_cards|reg:\i_all_cards_bank:2:all_cards_reg                                                                                                                                                                                                      ;              ;
;       |reg:\i_all_cards_bank:3:all_cards_reg|                                ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|all_cards:i_all_cards|reg:\i_all_cards_bank:3:all_cards_reg                                                                                                                                                                                                      ;              ;
;       |reg:\i_all_cards_bank:4:all_cards_reg|                                ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|all_cards:i_all_cards|reg:\i_all_cards_bank:4:all_cards_reg                                                                                                                                                                                                      ;              ;
;       |reg:\i_all_cards_bank:5:all_cards_reg|                                ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|all_cards:i_all_cards|reg:\i_all_cards_bank:5:all_cards_reg                                                                                                                                                                                                      ;              ;
;       |reg:\i_all_cards_bank:6:all_cards_reg|                                ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|all_cards:i_all_cards|reg:\i_all_cards_bank:6:all_cards_reg                                                                                                                                                                                                      ;              ;
;       |reg:\i_all_cards_bank:7:all_cards_reg|                                ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|all_cards:i_all_cards|reg:\i_all_cards_bank:7:all_cards_reg                                                                                                                                                                                                      ;              ;
;    |backplane_id_thermo:backplane_id_thermo_slave|                           ; 214 (63)    ; 114          ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 100 (45)     ; 20 (0)            ; 94 (18)          ; 18 (0)          ; 14 (12)    ; |clk_card|backplane_id_thermo:backplane_id_thermo_slave                                                                                                                                                                                                                    ;              ;
;       |counter:byte_counter|                                                 ; 7 (7)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |clk_card|backplane_id_thermo:backplane_id_thermo_slave|counter:byte_counter                                                                                                                                                                                               ;              ;
;       |reg:id_data0|                                                         ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |clk_card|backplane_id_thermo:backplane_id_thermo_slave|reg:id_data0                                                                                                                                                                                                       ;              ;
;       |reg:id_data1|                                                         ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |clk_card|backplane_id_thermo:backplane_id_thermo_slave|reg:id_data1                                                                                                                                                                                                       ;              ;
;       |reg:id_data2|                                                         ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |clk_card|backplane_id_thermo:backplane_id_thermo_slave|reg:id_data2                                                                                                                                                                                                       ;              ;
;       |reg:id_data3|                                                         ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |clk_card|backplane_id_thermo:backplane_id_thermo_slave|reg:id_data3                                                                                                                                                                                                       ;              ;
;       |reg:thermo_data0|                                                     ; 7 (7)       ; 7            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; 0 (0)           ; 0 (0)      ; |clk_card|backplane_id_thermo:backplane_id_thermo_slave|reg:thermo_data0                                                                                                                                                                                                   ;              ;
;       |reg:thermo_data1|                                                     ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; 0 (0)           ; 0 (0)      ; |clk_card|backplane_id_thermo:backplane_id_thermo_slave|reg:thermo_data1                                                                                                                                                                                                   ;              ;
;       |three_wire_master:master|                                             ; 97 (60)     ; 45           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 52 (52)      ; 5 (0)             ; 40 (8)           ; 18 (0)          ; 2 (2)      ; |clk_card|backplane_id_thermo:backplane_id_thermo_slave|three_wire_master:master                                                                                                                                                                                           ;              ;
;          |binary_counter:bit_counter|                                        ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|backplane_id_thermo:backplane_id_thermo_slave|three_wire_master:master|binary_counter:bit_counter                                                                                                                                                                ;              ;
;          |binary_counter:timer_counter|                                      ; 18 (18)     ; 18           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 18 (18)          ; 18 (18)         ; 0 (0)      ; |clk_card|backplane_id_thermo:backplane_id_thermo_slave|three_wire_master:master|binary_counter:timer_counter                                                                                                                                                              ;              ;
;          |shift_reg:rx_data_reg|                                             ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|backplane_id_thermo:backplane_id_thermo_slave|three_wire_master:master|shift_reg:rx_data_reg                                                                                                                                                                     ;              ;
;          |shift_reg:tx_data_reg|                                             ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |clk_card|backplane_id_thermo:backplane_id_thermo_slave|three_wire_master:master|shift_reg:tx_data_reg                                                                                                                                                                     ;              ;
;    |cc_reset:cc_reset_block|                                                 ; 180 (93)    ; 104          ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 76 (61)      ; 7 (4)             ; 97 (28)          ; 72 (0)          ; 4 (1)      ; |clk_card|cc_reset:cc_reset_block                                                                                                                                                                                                                                          ;              ;
;       |us_timer:timeout_timer1|                                              ; 44 (44)     ; 36           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 2 (2)             ; 34 (34)          ; 36 (36)         ; 1 (1)      ; |clk_card|cc_reset:cc_reset_block|us_timer:timeout_timer1                                                                                                                                                                                                                  ;              ;
;       |us_timer:timeout_timer2|                                              ; 43 (43)     ; 36           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 1 (1)             ; 35 (35)          ; 36 (36)         ; 2 (2)      ; |clk_card|cc_reset:cc_reset_block|us_timer:timeout_timer2                                                                                                                                                                                                                  ;              ;
;    |clk_switchover:clk_switchover_slave|                                     ; 31 (31)     ; 7            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 7 (7)            ; 0 (0)           ; 0 (0)      ; |clk_card|clk_switchover:clk_switchover_slave                                                                                                                                                                                                                              ;              ;
;       |cc_pll:pll0|                                                          ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|clk_switchover:clk_switchover_slave|cc_pll:pll0                                                                                                                                                                                                                  ;              ;
;          |altpll:altpll_component|                                           ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component                                                                                                                                                                                          ;              ;
;    |config_fpga:config_fpga_slave|                                           ; 992 (852)   ; 471          ; 8192        ; 8     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 521 (513)    ; 34 (33)           ; 437 (306)        ; 287 (251)       ; 125 (123)  ; |clk_card|config_fpga:config_fpga_slave                                                                                                                                                                                                                                    ;              ;
;       |jtag_data_bank:tdi_bank|                                              ; 0 (0)       ; 0            ; 4096        ; 8     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|config_fpga:config_fpga_slave|jtag_data_bank:tdi_bank                                                                                                                                                                                                            ;              ;
;          |altsyncram:altsyncram_component|                                   ; 0 (0)       ; 0            ; 4096        ; 8     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|config_fpga:config_fpga_slave|jtag_data_bank:tdi_bank|altsyncram:altsyncram_component                                                                                                                                                                            ;              ;
;             |altsyncram_odl1:auto_generated|                                 ; 0 (0)       ; 0            ; 4096        ; 8     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|config_fpga:config_fpga_slave|jtag_data_bank:tdi_bank|altsyncram:altsyncram_component|altsyncram_odl1:auto_generated                                                                                                                                             ;              ;
;       |jtag_data_bank:tdo_bank|                                              ; 0 (0)       ; 0            ; 4096        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|config_fpga:config_fpga_slave|jtag_data_bank:tdo_bank                                                                                                                                                                                                            ;              ;
;          |altsyncram:altsyncram_component|                                   ; 0 (0)       ; 0            ; 4096        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|config_fpga:config_fpga_slave|jtag_data_bank:tdo_bank|altsyncram:altsyncram_component                                                                                                                                                                            ;              ;
;             |altsyncram_odl1:auto_generated|                                 ; 0 (0)       ; 0            ; 4096        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|config_fpga:config_fpga_slave|jtag_data_bank:tdo_bank|altsyncram:altsyncram_component|altsyncram_odl1:auto_generated                                                                                                                                             ;              ;
;       |shift_reg:tdi_tx|                                                     ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|config_fpga:config_fpga_slave|shift_reg:tdi_tx                                                                                                                                                                                                                   ;              ;
;       |shift_reg:tdo_rx|                                                     ; 33 (33)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|config_fpga:config_fpga_slave|shift_reg:tdo_rx                                                                                                                                                                                                                   ;              ;
;       |shift_reg:tms_tx|                                                     ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|config_fpga:config_fpga_slave|shift_reg:tms_tx                                                                                                                                                                                                                   ;              ;
;       |us_timer:timeout_timer|                                               ; 43 (43)     ; 36           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 1 (1)             ; 35 (35)          ; 36 (36)         ; 2 (2)      ; |clk_card|config_fpga:config_fpga_slave|us_timer:timeout_timer                                                                                                                                                                                                             ;              ;
;    |dispatch:cc_dispatch_block|                                              ; 1313 (144)  ; 429          ; 67072       ; 2     ; 2    ; 1      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 884 (137)    ; 36 (0)            ; 393 (7)          ; 192 (0)         ; 10 (0)     ; |clk_card|dispatch:cc_dispatch_block                                                                                                                                                                                                                                       ;              ;
;       |altsyncram:buf|                                                       ; 0 (0)       ; 0            ; 65536       ; 0     ; 0    ; 1      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|altsyncram:buf                                                                                                                                                                                                                        ;              ;
;          |altsyncram_h9u3:auto_generated|                                    ; 0 (0)       ; 0            ; 65536       ; 0     ; 0    ; 1      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|altsyncram:buf|altsyncram_h9u3:auto_generated                                                                                                                                                                                         ;              ;
;       |dispatch_cmd_receive:receiver|                                        ; 362 (64)    ; 151          ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 211 (56)     ; 34 (0)            ; 117 (8)          ; 54 (11)         ; 9 (9)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver                                                                                                                                                                                                         ;              ;
;          |binary_counter:word_counter|                                       ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|binary_counter:word_counter                                                                                                                                                                             ;              ;
;          |lvds_rx:cmd_rx|                                                    ; 87 (3)      ; 71           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 16 (1)       ; 15 (0)            ; 56 (2)           ; 32 (0)          ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx                                                                                                                                                                                          ;              ;
;             |binary_counter:sample_counter|                                  ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter                                                                                                                                                            ;              ;
;             |dcfifo:data_buffer|                                             ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer                                                                                                                                                                       ;              ;
;                |dcfifo_cd32:auto_generated|                                  ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_cd32:auto_generated                                                                                                                                            ;              ;
;                   |alt_sync_fifo_qcj:sync_fifo|                              ; 40 (30)     ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (10)      ; 15 (15)           ; 10 (5)           ; 24 (14)         ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo                                                                                                                ;              ;
;                      |add_sub_pf8:add_sub2|                                  ; 5 (5)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|add_sub_pf8:add_sub2                                                                                           ;              ;
;                      |cntr_aua:cntr1|                                        ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1                                                                                                 ;              ;
;                      |dpram_t441:dpram4|                                     ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4                                                                                              ;              ;
;                         |altsyncram_6rh1:altsyncram14|                       ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14                                                                 ;              ;
;             |shift_reg:rx_buffer|                                            ; 33 (33)     ; 33           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|shift_reg:rx_buffer                                                                                                                                                                      ;              ;
;             |shift_reg:rx_sample|                                            ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|shift_reg:rx_sample                                                                                                                                                                      ;              ;
;          |parallel_crc:crc_calc|                                             ; 171 (171)   ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 139 (139)    ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|parallel_crc:crc_calc                                                                                                                                                                                   ;              ;
;          |reg:hdr0|                                                          ; 13 (13)     ; 13           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 5 (5)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|reg:hdr0                                                                                                                                                                                                ;              ;
;          |reg:hdr1|                                                          ; 16 (16)     ; 16           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 5 (5)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|reg:hdr1                                                                                                                                                                                                ;              ;
;       |dispatch_reply_transmit:transmitter|                                  ; 616 (254)   ; 171          ; 1024        ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 445 (247)    ; 0 (0)             ; 171 (7)          ; 74 (20)         ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter                                                                                                                                                                                                   ;              ;
;          |binary_counter:word_counter|                                       ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|binary_counter:word_counter                                                                                                                                                                       ;              ;
;          |lvds_tx:reply_tx_a|                                                ; 74 (11)     ; 54           ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 20 (7)       ; 0 (0)             ; 54 (4)           ; 15 (0)          ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a                                                                                                                                                                                ;              ;
;             |counter:bit_counter|                                            ; 15 (15)     ; 7            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 7 (7)            ; 7 (7)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|counter:bit_counter                                                                                                                                                            ;              ;
;             |fifo:data_buffer|                                               ; 14 (6)      ; 9            ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 9 (1)            ; 8 (0)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|fifo:data_buffer                                                                                                                                                               ;              ;
;                |altsyncram:fifo_storage|                                     ; 0 (0)       ; 0            ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|fifo:data_buffer|altsyncram:fifo_storage                                                                                                                                       ;              ;
;                   |altsyncram_tpb1:auto_generated|                           ; 0 (0)       ; 0            ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|fifo:data_buffer|altsyncram:fifo_storage|altsyncram_tpb1:auto_generated                                                                                                        ;              ;
;                |lpm_counter:read_pointer|                                    ; 4 (0)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|fifo:data_buffer|lpm_counter:read_pointer                                                                                                                                      ;              ;
;                   |cntr_gvi:auto_generated|                                  ; 4 (4)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|fifo:data_buffer|lpm_counter:read_pointer|cntr_gvi:auto_generated                                                                                                              ;              ;
;                |lpm_counter:write_pointer|                                   ; 4 (0)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|fifo:data_buffer|lpm_counter:write_pointer                                                                                                                                     ;              ;
;                   |cntr_gvi:auto_generated|                                  ; 4 (4)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|fifo:data_buffer|lpm_counter:write_pointer|cntr_gvi:auto_generated                                                                                                             ;              ;
;             |shift_reg:tx_buffer|                                            ; 34 (34)     ; 34           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 34 (34)          ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer                                                                                                                                                            ;              ;
;          |lvds_tx:reply_tx_b|                                                ; 74 (11)     ; 54           ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 20 (7)       ; 0 (0)             ; 54 (4)           ; 15 (0)          ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b                                                                                                                                                                                ;              ;
;             |counter:bit_counter|                                            ; 15 (15)     ; 7            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 7 (7)            ; 7 (7)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|counter:bit_counter                                                                                                                                                            ;              ;
;             |fifo:data_buffer|                                               ; 14 (6)      ; 9            ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 9 (1)            ; 8 (0)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|fifo:data_buffer                                                                                                                                                               ;              ;
;                |altsyncram:fifo_storage|                                     ; 0 (0)       ; 0            ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|fifo:data_buffer|altsyncram:fifo_storage                                                                                                                                       ;              ;
;                   |altsyncram_tpb1:auto_generated|                           ; 0 (0)       ; 0            ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|fifo:data_buffer|altsyncram:fifo_storage|altsyncram_tpb1:auto_generated                                                                                                        ;              ;
;                |lpm_counter:read_pointer|                                    ; 4 (0)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|fifo:data_buffer|lpm_counter:read_pointer                                                                                                                                      ;              ;
;                   |cntr_gvi:auto_generated|                                  ; 4 (4)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|fifo:data_buffer|lpm_counter:read_pointer|cntr_gvi:auto_generated                                                                                                              ;              ;
;                |lpm_counter:write_pointer|                                   ; 4 (0)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|fifo:data_buffer|lpm_counter:write_pointer                                                                                                                                     ;              ;
;                   |cntr_gvi:auto_generated|                                  ; 4 (4)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|fifo:data_buffer|lpm_counter:write_pointer|cntr_gvi:auto_generated                                                                                                             ;              ;
;             |shift_reg:tx_buffer|                                            ; 34 (34)     ; 34           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 34 (34)          ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer                                                                                                                                                            ;              ;
;          |parallel_crc:crc_calc|                                             ; 203 (203)   ; 45           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 158 (158)    ; 0 (0)             ; 45 (45)          ; 13 (13)         ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|parallel_crc:crc_calc                                                                                                                                                                             ;              ;
;       |dispatch_wishbone:wishbone|                                           ; 144 (100)   ; 53           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 91 (83)      ; 2 (0)             ; 51 (17)          ; 64 (28)         ; 1 (0)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_wishbone:wishbone                                                                                                                                                                                                            ;              ;
;          |us_timer:wdt|                                                      ; 44 (44)     ; 36           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 2 (2)             ; 34 (34)          ; 36 (36)         ; 1 (1)      ; |clk_card|dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|us_timer:wdt                                                                                                                                                                                               ;              ;
;       |reg:hdr0|                                                             ; 23 (23)     ; 23           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (23)          ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|reg:hdr0                                                                                                                                                                                                                              ;              ;
;       |reg:hdr1|                                                             ; 24 (24)     ; 24           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 24 (24)          ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cc_dispatch_block|reg:hdr1                                                                                                                                                                                                                              ;              ;
;    |dispatch:psuc_dispatch_block|                                            ; 1138 (108)  ; 341          ; 67072       ; 2     ; 2    ; 1      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 797 (101)    ; 37 (0)            ; 304 (7)          ; 148 (0)         ; 7 (0)      ; |clk_card|dispatch:psuc_dispatch_block                                                                                                                                                                                                                                     ;              ;
;       |altsyncram:buf|                                                       ; 0 (0)       ; 0            ; 65536       ; 0     ; 0    ; 1      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|altsyncram:buf                                                                                                                                                                                                                      ;              ;
;          |altsyncram_h9u3:auto_generated|                                    ; 0 (0)       ; 0            ; 65536       ; 0     ; 0    ; 1      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|altsyncram:buf|altsyncram_h9u3:auto_generated                                                                                                                                                                                       ;              ;
;       |dispatch_cmd_receive:receiver|                                        ; 322 (60)    ; 108          ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 214 (52)     ; 37 (0)            ; 71 (8)           ; 46 (11)         ; 7 (7)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver                                                                                                                                                                                                       ;              ;
;          |binary_counter:word_counter|                                       ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|binary_counter:word_counter                                                                                                                                                                           ;              ;
;          |lvds_rx:cmd_rx|                                                    ; 46 (6)      ; 28           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 18 (3)       ; 16 (1)            ; 12 (2)           ; 24 (0)          ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx                                                                                                                                                                                        ;              ;
;             |dcfifo:data_buffer|                                             ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer                                                                                                                                                                     ;              ;
;                |dcfifo_cd32:auto_generated|                                  ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_cd32:auto_generated                                                                                                                                          ;              ;
;                   |alt_sync_fifo_qcj:sync_fifo|                              ; 40 (30)     ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (10)      ; 15 (15)           ; 10 (5)           ; 24 (14)         ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo                                                                                                              ;              ;
;                      |add_sub_pf8:add_sub2|                                  ; 5 (5)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|add_sub_pf8:add_sub2                                                                                         ;              ;
;                      |cntr_aua:cntr1|                                        ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1                                                                                               ;              ;
;                      |dpram_t441:dpram4|                                     ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4                                                                                            ;              ;
;                         |altsyncram_6rh1:altsyncram14|                       ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14                                                               ;              ;
;          |parallel_crc:crc_calc|                                             ; 175 (175)   ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 143 (143)    ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|parallel_crc:crc_calc                                                                                                                                                                                 ;              ;
;          |reg:hdr0|                                                          ; 13 (13)     ; 13           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 5 (5)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|reg:hdr0                                                                                                                                                                                              ;              ;
;          |reg:hdr1|                                                          ; 17 (17)     ; 16           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 13 (13)           ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|reg:hdr1                                                                                                                                                                                              ;              ;
;       |dispatch_reply_transmit:transmitter|                                  ; 612 (250)   ; 171          ; 1024        ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 441 (243)    ; 0 (0)             ; 171 (7)          ; 74 (20)         ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter                                                                                                                                                                                                 ;              ;
;          |binary_counter:word_counter|                                       ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|binary_counter:word_counter                                                                                                                                                                     ;              ;
;          |lvds_tx:reply_tx_a|                                                ; 74 (11)     ; 54           ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 20 (7)       ; 0 (0)             ; 54 (4)           ; 15 (0)          ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a                                                                                                                                                                              ;              ;
;             |counter:bit_counter|                                            ; 15 (15)     ; 7            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 7 (7)            ; 7 (7)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|counter:bit_counter                                                                                                                                                          ;              ;
;             |fifo:data_buffer|                                               ; 14 (6)      ; 9            ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 9 (1)            ; 8 (0)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|fifo:data_buffer                                                                                                                                                             ;              ;
;                |altsyncram:fifo_storage|                                     ; 0 (0)       ; 0            ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|fifo:data_buffer|altsyncram:fifo_storage                                                                                                                                     ;              ;
;                   |altsyncram_tpb1:auto_generated|                           ; 0 (0)       ; 0            ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|fifo:data_buffer|altsyncram:fifo_storage|altsyncram_tpb1:auto_generated                                                                                                      ;              ;
;                |lpm_counter:read_pointer|                                    ; 4 (0)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|fifo:data_buffer|lpm_counter:read_pointer                                                                                                                                    ;              ;
;                   |cntr_gvi:auto_generated|                                  ; 4 (4)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|fifo:data_buffer|lpm_counter:read_pointer|cntr_gvi:auto_generated                                                                                                            ;              ;
;                |lpm_counter:write_pointer|                                   ; 4 (0)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|fifo:data_buffer|lpm_counter:write_pointer                                                                                                                                   ;              ;
;                   |cntr_gvi:auto_generated|                                  ; 4 (4)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|fifo:data_buffer|lpm_counter:write_pointer|cntr_gvi:auto_generated                                                                                                           ;              ;
;             |shift_reg:tx_buffer|                                            ; 34 (34)     ; 34           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 34 (34)          ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer                                                                                                                                                          ;              ;
;          |lvds_tx:reply_tx_b|                                                ; 74 (11)     ; 54           ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 20 (7)       ; 0 (0)             ; 54 (4)           ; 15 (0)          ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b                                                                                                                                                                              ;              ;
;             |counter:bit_counter|                                            ; 15 (15)     ; 7            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 7 (7)            ; 7 (7)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|counter:bit_counter                                                                                                                                                          ;              ;
;             |fifo:data_buffer|                                               ; 14 (6)      ; 9            ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 9 (1)            ; 8 (0)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|fifo:data_buffer                                                                                                                                                             ;              ;
;                |altsyncram:fifo_storage|                                     ; 0 (0)       ; 0            ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|fifo:data_buffer|altsyncram:fifo_storage                                                                                                                                     ;              ;
;                   |altsyncram_tpb1:auto_generated|                           ; 0 (0)       ; 0            ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|fifo:data_buffer|altsyncram:fifo_storage|altsyncram_tpb1:auto_generated                                                                                                      ;              ;
;                |lpm_counter:read_pointer|                                    ; 4 (0)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|fifo:data_buffer|lpm_counter:read_pointer                                                                                                                                    ;              ;
;                   |cntr_gvi:auto_generated|                                  ; 4 (4)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|fifo:data_buffer|lpm_counter:read_pointer|cntr_gvi:auto_generated                                                                                                            ;              ;
;                |lpm_counter:write_pointer|                                   ; 4 (0)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|fifo:data_buffer|lpm_counter:write_pointer                                                                                                                                   ;              ;
;                   |cntr_gvi:auto_generated|                                  ; 4 (4)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|fifo:data_buffer|lpm_counter:write_pointer|cntr_gvi:auto_generated                                                                                                           ;              ;
;             |shift_reg:tx_buffer|                                            ; 34 (34)     ; 34           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 34 (34)          ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer                                                                                                                                                          ;              ;
;          |parallel_crc:crc_calc|                                             ; 203 (203)   ; 45           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 158 (158)    ; 0 (0)             ; 45 (45)          ; 13 (13)         ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|parallel_crc:crc_calc                                                                                                                                                                           ;              ;
;       |dispatch_wishbone:wishbone|                                           ; 58 (58)     ; 17           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 41 (41)      ; 0 (0)             ; 17 (17)          ; 28 (28)         ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|dispatch_wishbone:wishbone                                                                                                                                                                                                          ;              ;
;       |reg:hdr0|                                                             ; 22 (22)     ; 22           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (22)          ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|reg:hdr0                                                                                                                                                                                                                            ;              ;
;       |reg:hdr1|                                                             ; 16 (16)     ; 16           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:psuc_dispatch_block|reg:hdr1                                                                                                                                                                                                                            ;              ;
;    |dv_rx:dv_rx_slave|                                                       ; 203 (156)   ; 197          ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 143 (104)         ; 54 (46)          ; 8 (0)           ; 3 (3)      ; |clk_card|dv_rx:dv_rx_slave                                                                                                                                                                                                                                                ;              ;
;       |binary_counter:sample_counter|                                        ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|dv_rx:dv_rx_slave|binary_counter:sample_counter                                                                                                                                                                                                                  ;              ;
;       |shift_reg:rx_buffer|                                                  ; 39 (39)     ; 39           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 39 (39)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|dv_rx:dv_rx_slave|shift_reg:rx_buffer                                                                                                                                                                                                                            ;              ;
;    |fpga_thermo:fpga_thermo_slave|                                           ; 216 (22)    ; 138          ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 78 (14)      ; 12 (0)            ; 126 (8)          ; 76 (0)          ; 2 (0)      ; |clk_card|fpga_thermo:fpga_thermo_slave                                                                                                                                                                                                                                    ;              ;
;       |reg:thermo_data|                                                      ; 31 (31)     ; 31           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 31 (31)          ; 0 (0)           ; 0 (0)      ; |clk_card|fpga_thermo:fpga_thermo_slave|reg:thermo_data                                                                                                                                                                                                                    ;              ;
;       |smb_master:master2|                                                   ; 118 (61)    ; 63           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 55 (46)      ; 10 (0)            ; 53 (15)          ; 40 (4)          ; 1 (0)      ; |clk_card|fpga_thermo:fpga_thermo_slave|smb_master:master2                                                                                                                                                                                                                 ;              ;
;          |shift_reg:rx_data_reg|                                             ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|fpga_thermo:fpga_thermo_slave|smb_master:master2|shift_reg:rx_data_reg                                                                                                                                                                                           ;              ;
;          |shift_reg:tx_addr_reg|                                             ; 4 (4)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |clk_card|fpga_thermo:fpga_thermo_slave|smb_master:master2|shift_reg:tx_addr_reg                                                                                                                                                                                           ;              ;
;          |us_timer:smb_timer|                                                ; 45 (45)     ; 36           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)        ; 2 (2)             ; 34 (34)          ; 36 (36)         ; 1 (1)      ; |clk_card|fpga_thermo:fpga_thermo_slave|smb_master:master2|us_timer:smb_timer                                                                                                                                                                                              ;              ;
;       |us_timer:timeout_timer|                                               ; 45 (45)     ; 36           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)        ; 2 (2)             ; 34 (34)          ; 36 (36)         ; 1 (1)      ; |clk_card|fpga_thermo:fpga_thermo_slave|us_timer:timeout_timer                                                                                                                                                                                                             ;              ;
;    |frame_timing:frame_timing_slave|                                         ; 789 (0)     ; 469          ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 320 (0)      ; 60 (0)            ; 409 (0)          ; 31 (0)          ; 226 (0)    ; |clk_card|frame_timing:frame_timing_slave                                                                                                                                                                                                                                  ;              ;
;       |frame_timing_core:ftc|                                                ; 81 (81)     ; 50           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 31 (31)      ; 1 (1)             ; 49 (49)          ; 31 (31)         ; 7 (7)      ; |clk_card|frame_timing:frame_timing_slave|frame_timing_core:ftc                                                                                                                                                                                                            ;              ;
;       |frame_timing_wbs:wbi|                                                 ; 708 (548)   ; 419          ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 289 (289)    ; 59 (1)            ; 360 (258)        ; 0 (0)           ; 219 (219)  ; |clk_card|frame_timing:frame_timing_slave|frame_timing_wbs:wbi                                                                                                                                                                                                             ;              ;
;          |reg:address_on_delay_reg|                                          ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|frame_timing:frame_timing_slave|frame_timing_wbs:wbi|reg:address_on_delay_reg                                                                                                                                                                                    ;              ;
;          |reg:feedback_delay_reg|                                            ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 24 (24)          ; 0 (0)           ; 0 (0)      ; |clk_card|frame_timing:frame_timing_slave|frame_timing_wbs:wbi|reg:feedback_delay_reg                                                                                                                                                                                      ;              ;
;          |reg:resync_req_reg|                                                ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (18)           ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |clk_card|frame_timing:frame_timing_slave|frame_timing_wbs:wbi|reg:resync_req_reg                                                                                                                                                                                          ;              ;
;          |reg:sample_delay_reg|                                              ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|frame_timing:frame_timing_slave|frame_timing_wbs:wbi|reg:sample_delay_reg                                                                                                                                                                                        ;              ;
;          |reg:sample_num_reg|                                                ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|frame_timing:frame_timing_slave|frame_timing_wbs:wbi|reg:sample_num_reg                                                                                                                                                                                          ;              ;
;    |id_thermo:card_id_thermo_slave|                                          ; 210 (60)    ; 113          ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 97 (42)      ; 20 (0)            ; 93 (18)          ; 18 (0)          ; 2 (0)      ; |clk_card|id_thermo:card_id_thermo_slave                                                                                                                                                                                                                                   ;              ;
;       |counter:byte_counter|                                                 ; 7 (7)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |clk_card|id_thermo:card_id_thermo_slave|counter:byte_counter                                                                                                                                                                                                              ;              ;
;       |one_wire_master:master|                                               ; 97 (60)     ; 45           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 52 (52)      ; 6 (0)             ; 39 (8)           ; 18 (0)          ; 2 (2)      ; |clk_card|id_thermo:card_id_thermo_slave|one_wire_master:master                                                                                                                                                                                                            ;              ;
;          |binary_counter:bit_counter|                                        ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|id_thermo:card_id_thermo_slave|one_wire_master:master|binary_counter:bit_counter                                                                                                                                                                                 ;              ;
;          |binary_counter:timer_counter|                                      ; 18 (18)     ; 18           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 18 (18)          ; 18 (18)         ; 0 (0)      ; |clk_card|id_thermo:card_id_thermo_slave|one_wire_master:master|binary_counter:timer_counter                                                                                                                                                                               ;              ;
;          |shift_reg:rx_data_reg|                                             ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |clk_card|id_thermo:card_id_thermo_slave|one_wire_master:master|shift_reg:rx_data_reg                                                                                                                                                                                      ;              ;
;          |shift_reg:tx_data_reg|                                             ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |clk_card|id_thermo:card_id_thermo_slave|one_wire_master:master|shift_reg:tx_data_reg                                                                                                                                                                                      ;              ;
;       |reg:id_data0|                                                         ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |clk_card|id_thermo:card_id_thermo_slave|reg:id_data0                                                                                                                                                                                                                      ;              ;
;       |reg:id_data1|                                                         ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |clk_card|id_thermo:card_id_thermo_slave|reg:id_data1                                                                                                                                                                                                                      ;              ;
;       |reg:id_data2|                                                         ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |clk_card|id_thermo:card_id_thermo_slave|reg:id_data2                                                                                                                                                                                                                      ;              ;
;       |reg:id_data3|                                                         ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |clk_card|id_thermo:card_id_thermo_slave|reg:id_data3                                                                                                                                                                                                                      ;              ;
;       |reg:thermo_data0|                                                     ; 6 (6)       ; 6            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0 (0)           ; 0 (0)      ; |clk_card|id_thermo:card_id_thermo_slave|reg:thermo_data0                                                                                                                                                                                                                  ;              ;
;       |reg:thermo_data1|                                                     ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; 0 (0)           ; 0 (0)      ; |clk_card|id_thermo:card_id_thermo_slave|reg:thermo_data1                                                                                                                                                                                                                  ;              ;
;    |issue_reply:issue_reply_block|                                           ; 10737 (0)   ; 4815         ; 682496      ; 60    ; 166  ; 0      ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 5922 (0)     ; 965 (0)           ; 3850 (0)         ; 2163 (0)        ; 547 (0)    ; |clk_card|issue_reply:issue_reply_block                                                                                                                                                                                                                                    ;              ;
;       |cmd_queue:i_cmd_queue|                                                ; 787 (553)   ; 405          ; 8704        ; 16    ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 382 (304)    ; 34 (34)           ; 371 (215)        ; 181 (128)       ; 62 (62)    ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue                                                                                                                                                                                                              ;              ;
;          |cmd_queue_tpram:cmd_queue_ram40_inst|                              ; 0 (0)       ; 0            ; 8192        ; 16    ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|cmd_queue_tpram:cmd_queue_ram40_inst                                                                                                                                                                         ;              ;
;             |alt3pram:alt3pram_component|                                    ; 0 (0)       ; 0            ; 8192        ; 16    ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|cmd_queue_tpram:cmd_queue_ram40_inst|alt3pram:alt3pram_component                                                                                                                                             ;              ;
;                |altdpram:altdpram_component1|                                ; 0 (0)       ; 0            ; 8192        ; 16    ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|cmd_queue_tpram:cmd_queue_ram40_inst|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                                                                ;              ;
;                   |altsyncram:ram_block|                                     ; 0 (0)       ; 0            ; 8192        ; 16    ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|cmd_queue_tpram:cmd_queue_ram40_inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                                                           ;              ;
;                      |altsyncram_hoo1:auto_generated|                        ; 0 (0)       ; 0            ; 8192        ; 16    ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|cmd_queue_tpram:cmd_queue_ram40_inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_hoo1:auto_generated                                                            ;              ;
;          |counter:bit_ctr|                                                   ; 12 (12)     ; 6            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 6 (6)            ; 6 (6)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|counter:bit_ctr                                                                                                                                                                                              ;              ;
;          |lvds_tx:cmd_lvds_tx|                                               ; 77 (12)     ; 54           ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 23 (8)       ; 0 (0)             ; 54 (4)           ; 15 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|lvds_tx:cmd_lvds_tx                                                                                                                                                                                          ;              ;
;             |counter:bit_counter|                                            ; 15 (15)     ; 7            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 7 (7)            ; 7 (7)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|lvds_tx:cmd_lvds_tx|counter:bit_counter                                                                                                                                                                      ;              ;
;             |fifo:data_buffer|                                               ; 16 (8)      ; 9            ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 9 (1)            ; 8 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|lvds_tx:cmd_lvds_tx|fifo:data_buffer                                                                                                                                                                         ;              ;
;                |altsyncram:fifo_storage|                                     ; 0 (0)       ; 0            ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|lvds_tx:cmd_lvds_tx|fifo:data_buffer|altsyncram:fifo_storage                                                                                                                                                 ;              ;
;                   |altsyncram_tpb1:auto_generated|                           ; 0 (0)       ; 0            ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|lvds_tx:cmd_lvds_tx|fifo:data_buffer|altsyncram:fifo_storage|altsyncram_tpb1:auto_generated                                                                                                                  ;              ;
;                |lpm_counter:read_pointer|                                    ; 4 (0)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|lvds_tx:cmd_lvds_tx|fifo:data_buffer|lpm_counter:read_pointer                                                                                                                                                ;              ;
;                   |cntr_gvi:auto_generated|                                  ; 4 (4)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|lvds_tx:cmd_lvds_tx|fifo:data_buffer|lpm_counter:read_pointer|cntr_gvi:auto_generated                                                                                                                        ;              ;
;                |lpm_counter:write_pointer|                                   ; 4 (0)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|lvds_tx:cmd_lvds_tx|fifo:data_buffer|lpm_counter:write_pointer                                                                                                                                               ;              ;
;                   |cntr_gvi:auto_generated|                                  ; 4 (4)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|lvds_tx:cmd_lvds_tx|fifo:data_buffer|lpm_counter:write_pointer|cntr_gvi:auto_generated                                                                                                                       ;              ;
;             |shift_reg:tx_buffer|                                            ; 34 (34)     ; 34           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 34 (34)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|lvds_tx:cmd_lvds_tx|shift_reg:tx_buffer                                                                                                                                                                      ;              ;
;          |serial_crc:cmd_crc|                                                ; 113 (113)   ; 64           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 49 (49)      ; 0 (0)             ; 64 (64)          ; 32 (32)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|serial_crc:cmd_crc                                                                                                                                                                                           ;              ;
;          |shift_reg:sh_reg|                                                  ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|shift_reg:sh_reg                                                                                                                                                                                             ;              ;
;       |cmd_translator:i_cmd_translator|                                      ; 936 (892)   ; 422          ; 0           ; 0     ; 0    ; 0      ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 514 (506)    ; 83 (82)           ; 339 (304)        ; 363 (327)       ; 145 (143)  ; |clk_card|issue_reply:issue_reply_block|cmd_translator:i_cmd_translator                                                                                                                                                                                                    ;              ;
;          |lpm_mult:Mult0|                                                    ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|lpm_mult:Mult0                                                                                                                                                                                     ;              ;
;             |mult_iqs:auto_generated|                                        ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|lpm_mult:Mult0|mult_iqs:auto_generated                                                                                                                                                             ;              ;
;          |us_timer:timer|                                                    ; 44 (44)     ; 36           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 1 (1)             ; 35 (35)          ; 36 (36)         ; 2 (2)      ; |clk_card|issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|us_timer:timer                                                                                                                                                                                     ;              ;
;       |fibre_rx:i_fibre_rx|                                                  ; 574 (378)   ; 437          ; 4096        ; 4     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 137 (107)    ; 218 (158)         ; 219 (113)        ; 92 (24)         ; 23 (17)    ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx                                                                                                                                                                                                                ;              ;
;          |altsyncram:mem0|                                                   ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|altsyncram:mem0                                                                                                                                                                                                ;              ;
;             |altsyncram_0mo3:auto_generated|                                 ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|altsyncram:mem0|altsyncram_0mo3:auto_generated                                                                                                                                                                 ;              ;
;          |sync_fifo_rx:SFIFO|                                                ; 152 (0)     ; 130          ; 2048        ; 4     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 22 (0)       ; 58 (0)            ; 72 (0)           ; 32 (0)          ; 5 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO                                                                                                                                                                                             ;              ;
;             |dcfifo:dcfifo_component|                                        ; 152 (0)     ; 130          ; 2048        ; 4     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 22 (0)       ; 58 (0)            ; 72 (0)           ; 32 (0)          ; 5 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component                                                                                                                                                                     ;              ;
;                |dcfifo_dph1:auto_generated|                                  ; 152 (8)     ; 130          ; 2048        ; 4     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 22 (0)       ; 58 (8)            ; 72 (0)           ; 32 (0)          ; 5 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated                                                                                                                                          ;              ;
;                   |a_fefifo_2hc:write_state|                                 ; 3 (3)       ; 1            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|a_fefifo_2hc:write_state                                                                                                                 ;              ;
;                   |a_fefifo_pkc:read_state|                                  ; 12 (12)     ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 1 (1)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|a_fefifo_pkc:read_state                                                                                                                  ;              ;
;                   |a_gray2bin_m5b:gray2bin_rs_nbwp|                          ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 2 (2)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|a_gray2bin_m5b:gray2bin_rs_nbwp                                                                                                          ;              ;
;                   |a_gray2bin_m5b:gray2bin_ws_nbrp|                          ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 2 (2)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|a_gray2bin_m5b:gray2bin_ws_nbrp                                                                                                          ;              ;
;                   |a_graycounter_v16:rdptr_g|                                ; 19 (19)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 11 (11)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|a_graycounter_v16:rdptr_g                                                                                                                ;              ;
;                   |a_graycounter_v16:wrptr_g|                                ; 14 (14)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 11 (11)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|a_graycounter_v16:wrptr_g                                                                                                                ;              ;
;                   |alt_synch_pipe_nc8:dffpipe_rs_dgwp|                       ; 24 (0)      ; 24           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (0)            ; 2 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|alt_synch_pipe_nc8:dffpipe_rs_dgwp                                                                                                       ;              ;
;                      |dffpipe_hd9:dffpipe9|                                  ; 24 (24)     ; 24           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (22)           ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|alt_synch_pipe_nc8:dffpipe_rs_dgwp|dffpipe_hd9:dffpipe9                                                                                  ;              ;
;                   |alt_synch_pipe_nc8:dffpipe_ws_dgrp|                       ; 24 (0)      ; 24           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (0)            ; 2 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|alt_synch_pipe_nc8:dffpipe_ws_dgrp                                                                                                       ;              ;
;                      |dffpipe_hd9:dffpipe9|                                  ; 24 (24)     ; 24           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (22)           ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|alt_synch_pipe_nc8:dffpipe_ws_dgrp|dffpipe_hd9:dffpipe9                                                                                  ;              ;
;                   |cntr_dua:rdptr_b|                                         ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|cntr_dua:rdptr_b                                                                                                                         ;              ;
;                   |cntr_dua:wrptr_b|                                         ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|cntr_dua:wrptr_b                                                                                                                         ;              ;
;                   |dffpipe_fd9:dffpipe_rdbuw|                                ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|dffpipe_fd9:dffpipe_rdbuw                                                                                                                ;              ;
;                   |dffpipe_fd9:dffpipe_rs_dbwp|                              ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 5 (5)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|dffpipe_fd9:dffpipe_rs_dbwp                                                                                                              ;              ;
;                   |dffpipe_fd9:dffpipe_wr_dbuw|                              ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|dffpipe_fd9:dffpipe_wr_dbuw                                                                                                              ;              ;
;                   |dffpipe_fd9:dffpipe_ws_nbrp|                              ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 5 (5)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|dffpipe_fd9:dffpipe_ws_nbrp                                                                                                              ;              ;
;                   |dpram_i4v:fiforam|                                        ; 0 (0)       ; 0            ; 2048        ; 4     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|dpram_i4v:fiforam                                                                                                                        ;              ;
;                      |altsyncram_9nf1:altsyncram6|                           ; 0 (0)       ; 0            ; 2048        ; 4     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|dpram_i4v:fiforam|altsyncram_9nf1:altsyncram6                                                                                            ;              ;
;          |us_timer:timeout_timer|                                            ; 44 (44)     ; 36           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 2 (2)             ; 34 (34)          ; 36 (36)         ; 1 (1)      ; |clk_card|issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|us_timer:timeout_timer                                                                                                                                                                                         ;              ;
;       |fibre_tx:i_fibre_tx|                                                  ; 141 (32)    ; 105          ; 2048        ; 4     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 36 (27)      ; 44 (0)            ; 61 (5)           ; 24 (0)          ; 3 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_tx:i_fibre_tx                                                                                                                                                                                                                ;              ;
;          |sync_fifo_tx:tx_fifo|                                              ; 109 (0)     ; 100          ; 2048        ; 4     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (0)        ; 44 (0)            ; 56 (0)           ; 24 (0)          ; 3 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo                                                                                                                                                                                           ;              ;
;             |dcfifo:dcfifo_component|                                        ; 109 (0)     ; 100          ; 2048        ; 4     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (0)        ; 44 (0)            ; 56 (0)           ; 24 (0)          ; 3 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component                                                                                                                                                                   ;              ;
;                |dcfifo_gqh1:auto_generated|                                  ; 109 (6)     ; 100          ; 2048        ; 4     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (0)        ; 44 (6)            ; 56 (0)           ; 24 (0)          ; 3 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated                                                                                                                                        ;              ;
;                   |a_fefifo_4jc:read_state|                                  ; 7 (7)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 1 (1)      ; |clk_card|issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|a_fefifo_4jc:read_state                                                                                                                ;              ;
;                   |a_fefifo_dfc:write_state|                                 ; 2 (2)       ; 1            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|a_fefifo_dfc:write_state                                                                                                               ;              ;
;                   |a_gray2bin_k5b:gray2bin_rs_nbwp|                          ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |clk_card|issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|a_gray2bin_k5b:gray2bin_rs_nbwp                                                                                                        ;              ;
;                   |a_gray2bin_k5b:gray2bin_ws_nbrp|                          ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |clk_card|issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|a_gray2bin_k5b:gray2bin_ws_nbrp                                                                                                        ;              ;
;                   |a_graycounter_t16:rdptr_g|                                ; 11 (11)     ; 9            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 9 (9)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|a_graycounter_t16:rdptr_g                                                                                                              ;              ;
;                   |a_graycounter_t16:wrptr_g|                                ; 11 (11)     ; 9            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 9 (9)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|a_graycounter_t16:wrptr_g                                                                                                              ;              ;
;                   |alt_synch_pipe_lc8:dffpipe_rs_dgwp|                       ; 18 (0)      ; 18           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (0)            ; 1 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp                                                                                                     ;              ;
;                      |dffpipe_gd9:dffpipe9|                                  ; 18 (18)     ; 18           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (17)           ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9                                                                                ;              ;
;                   |alt_synch_pipe_lc8:dffpipe_ws_dgrp|                       ; 18 (0)      ; 18           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (0)            ; 1 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_ws_dgrp                                                                                                     ;              ;
;                      |dffpipe_gd9:dffpipe9|                                  ; 18 (18)     ; 18           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (17)           ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_ws_dgrp|dffpipe_gd9:dffpipe9                                                                                ;              ;
;                   |cntr_bua:rdptr_b|                                         ; 6 (6)       ; 6            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 6 (6)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|cntr_bua:rdptr_b                                                                                                                       ;              ;
;                   |cntr_bua:wrptr_b|                                         ; 6 (6)       ; 6            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 6 (6)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|cntr_bua:wrptr_b                                                                                                                       ;              ;
;                   |dffpipe_dd9:dffpipe_rdbuw|                                ; 6 (6)       ; 6            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 6 (6)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|dffpipe_dd9:dffpipe_rdbuw                                                                                                              ;              ;
;                   |dffpipe_dd9:dffpipe_rs_dbwp|                              ; 6 (6)       ; 6            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|dffpipe_dd9:dffpipe_rs_dbwp                                                                                                            ;              ;
;                   |dffpipe_dd9:dffpipe_wr_dbuw|                              ; 6 (6)       ; 6            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 6 (6)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|dffpipe_dd9:dffpipe_wr_dbuw                                                                                                            ;              ;
;                   |dffpipe_dd9:dffpipe_ws_nbrp|                              ; 6 (6)       ; 6            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|dffpipe_dd9:dffpipe_ws_nbrp                                                                                                            ;              ;
;                   |dpram_t5v:fiforam|                                        ; 0 (0)       ; 0            ; 2048        ; 4     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|dpram_t5v:fiforam                                                                                                                      ;              ;
;                      |altsyncram_5qf1:altsyncram6|                           ; 0 (0)       ; 0            ; 2048        ; 4     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|dpram_t5v:fiforam|altsyncram_5qf1:altsyncram6                                                                                          ;              ;
;       |reply_queue:i_reply_queue|                                            ; 7574 (727)  ; 3070         ; 667648      ; 36    ; 164  ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4504 (473)   ; 495 (47)          ; 2575 (207)       ; 1404 (138)      ; 280 (190)  ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue                                                                                                                                                                                                          ;              ;
;          |lpm_mult:Mult0|                                                    ; 46 (0)      ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 46 (0)       ; 0 (0)             ; 0 (0)            ; 17 (0)          ; 5 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|lpm_mult:Mult0                                                                                                                                                                                           ;              ;
;             |mult_90t:auto_generated|                                        ; 46 (46)     ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 46 (46)      ; 0 (0)             ; 0 (0)            ; 17 (17)         ; 5 (5)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|lpm_mult:Mult0|mult_90t:auto_generated                                                                                                                                                                   ;              ;
;          |reply_queue_sequencer:rq_seq|                                      ; 6801 (737)  ; 2816         ; 665600      ; 32    ; 164  ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3985 (527)   ; 448 (0)           ; 2368 (210)       ; 1249 (43)       ; 85 (14)    ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq                                                                                                                                                                             ;              ;
;             |reply_queue_receive:rx_ac|                                      ; 595 (125)   ; 257          ; 66560       ; 2     ; 17   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 338 (114)    ; 41 (0)            ; 216 (11)         ; 117 (0)         ; 7 (7)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac                                                                                                                                                   ;              ;
;                |binary_counter:word_counter|                                 ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|binary_counter:word_counter                                                                                                                       ;              ;
;                |fifo:packet_buffer|                                          ; 33 (11)     ; 23           ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 23 (1)           ; 22 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|fifo:packet_buffer                                                                                                                                ;              ;
;                   |altsyncram:fifo_storage|                                  ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|fifo:packet_buffer|altsyncram:fifo_storage                                                                                                        ;              ;
;                      |altsyncram_psb1:auto_generated|                        ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated                                                                         ;              ;
;                   |lpm_counter:read_pointer|                                 ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|fifo:packet_buffer|lpm_counter:read_pointer                                                                                                       ;              ;
;                      |cntr_u0j:auto_generated|                               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated                                                                               ;              ;
;                   |lpm_counter:write_pointer|                                ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|fifo:packet_buffer|lpm_counter:write_pointer                                                                                                      ;              ;
;                      |cntr_u0j:auto_generated|                               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated                                                                              ;              ;
;                |lvds_rx:lvds_receiver_a|                                     ; 113 (29)    ; 83           ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 30 (15)      ; 17 (2)            ; 66 (12)          ; 42 (10)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_a                                                                                                                           ;              ;
;                   |binary_counter:sample_counter|                            ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_a|binary_counter:sample_counter                                                                                             ;              ;
;                   |dcfifo:data_buffer|                                       ; 40 (0)      ; 25           ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_a|dcfifo:data_buffer                                                                                                        ;              ;
;                      |dcfifo_cd32:auto_generated|                            ; 40 (0)      ; 25           ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated                                                                             ;              ;
;                         |alt_sync_fifo_qcj:sync_fifo|                        ; 40 (30)     ; 25           ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (10)      ; 15 (15)           ; 10 (5)           ; 24 (14)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo                                                 ;              ;
;                            |add_sub_pf8:add_sub2|                            ; 5 (5)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|add_sub_pf8:add_sub2                            ;              ;
;                            |cntr_aua:cntr1|                                  ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1                                  ;              ;
;                            |dpram_t441:dpram4|                               ; 0 (0)       ; 0            ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4                               ;              ;
;                               |altsyncram_6rh1:altsyncram14|                 ; 0 (0)       ; 0            ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14  ;              ;
;                   |shift_reg:rx_buffer|                                      ; 33 (33)     ; 33           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_a|shift_reg:rx_buffer                                                                                                       ;              ;
;                   |shift_reg:rx_sample|                                      ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_a|shift_reg:rx_sample                                                                                                       ;              ;
;                |lvds_rx:lvds_receiver_b|                                     ; 113 (28)    ; 83           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 30 (14)      ; 17 (2)            ; 66 (12)          ; 42 (10)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_b                                                                                                                           ;              ;
;                   |binary_counter:sample_counter|                            ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_b|binary_counter:sample_counter                                                                                             ;              ;
;                   |dcfifo:data_buffer|                                       ; 41 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 16 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_b|dcfifo:data_buffer                                                                                                        ;              ;
;                      |dcfifo_cd32:auto_generated|                            ; 41 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 16 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated                                                                             ;              ;
;                         |alt_sync_fifo_qcj:sync_fifo|                        ; 41 (31)     ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 16 (11)      ; 15 (15)           ; 10 (5)           ; 24 (14)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo                                                 ;              ;
;                            |add_sub_pf8:add_sub2|                            ; 5 (5)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|add_sub_pf8:add_sub2                            ;              ;
;                            |cntr_aua:cntr1|                                  ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1                                  ;              ;
;                            |dpram_t441:dpram4|                               ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4                               ;              ;
;                               |altsyncram_6rh1:altsyncram14|                 ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14  ;              ;
;                   |shift_reg:rx_buffer|                                      ; 33 (33)     ; 33           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_b|shift_reg:rx_buffer                                                                                                       ;              ;
;                   |shift_reg:rx_sample|                                      ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_b|shift_reg:rx_sample                                                                                                       ;              ;
;                |parallel_crc:crc_calc|                                       ; 186 (186)   ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 154 (154)    ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|parallel_crc:crc_calc                                                                                                                             ;              ;
;                |reg:header0_reg|                                             ; 12 (12)     ; 12           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 7 (7)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|reg:header0_reg                                                                                                                                   ;              ;
;                |reg:header1_reg|                                             ; 2 (2)       ; 2            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|reg:header1_reg                                                                                                                                   ;              ;
;             |reply_queue_receive:rx_bc1|                                     ; 597 (127)   ; 257          ; 66560       ; 4     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 340 (116)    ; 41 (0)            ; 216 (11)         ; 117 (0)         ; 7 (7)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1                                                                                                                                                  ;              ;
;                |binary_counter:word_counter|                                 ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|binary_counter:word_counter                                                                                                                      ;              ;
;                |fifo:packet_buffer|                                          ; 32 (10)     ; 23           ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 23 (1)           ; 22 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer                                                                                                                               ;              ;
;                   |altsyncram:fifo_storage|                                  ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer|altsyncram:fifo_storage                                                                                                       ;              ;
;                      |altsyncram_psb1:auto_generated|                        ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated                                                                        ;              ;
;                   |lpm_counter:read_pointer|                                 ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer|lpm_counter:read_pointer                                                                                                      ;              ;
;                      |cntr_u0j:auto_generated|                               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated                                                                              ;              ;
;                   |lpm_counter:write_pointer|                                ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer|lpm_counter:write_pointer                                                                                                     ;              ;
;                      |cntr_u0j:auto_generated|                               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated                                                                             ;              ;
;                |lvds_rx:lvds_receiver_a|                                     ; 113 (29)    ; 83           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 30 (15)      ; 17 (2)            ; 66 (12)          ; 42 (10)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_a                                                                                                                          ;              ;
;                   |binary_counter:sample_counter|                            ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_a|binary_counter:sample_counter                                                                                            ;              ;
;                   |dcfifo:data_buffer|                                       ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_a|dcfifo:data_buffer                                                                                                       ;              ;
;                      |dcfifo_cd32:auto_generated|                            ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated                                                                            ;              ;
;                         |alt_sync_fifo_qcj:sync_fifo|                        ; 40 (30)     ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (10)      ; 15 (15)           ; 10 (5)           ; 24 (14)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo                                                ;              ;
;                            |add_sub_pf8:add_sub2|                            ; 5 (5)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|add_sub_pf8:add_sub2                           ;              ;
;                            |cntr_aua:cntr1|                                  ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1                                 ;              ;
;                            |dpram_t441:dpram4|                               ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4                              ;              ;
;                               |altsyncram_6rh1:altsyncram14|                 ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14 ;              ;
;                   |shift_reg:rx_buffer|                                      ; 33 (33)     ; 33           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_a|shift_reg:rx_buffer                                                                                                      ;              ;
;                   |shift_reg:rx_sample|                                      ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_a|shift_reg:rx_sample                                                                                                      ;              ;
;                |lvds_rx:lvds_receiver_b|                                     ; 113 (28)    ; 83           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 30 (14)      ; 17 (2)            ; 66 (12)          ; 42 (10)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_b                                                                                                                          ;              ;
;                   |binary_counter:sample_counter|                            ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_b|binary_counter:sample_counter                                                                                            ;              ;
;                   |dcfifo:data_buffer|                                       ; 41 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 16 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_b|dcfifo:data_buffer                                                                                                       ;              ;
;                      |dcfifo_cd32:auto_generated|                            ; 41 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 16 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated                                                                            ;              ;
;                         |alt_sync_fifo_qcj:sync_fifo|                        ; 41 (31)     ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 16 (11)      ; 15 (15)           ; 10 (5)           ; 24 (14)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo                                                ;              ;
;                            |add_sub_pf8:add_sub2|                            ; 5 (5)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|add_sub_pf8:add_sub2                           ;              ;
;                            |cntr_aua:cntr1|                                  ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1                                 ;              ;
;                            |dpram_t441:dpram4|                               ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4                              ;              ;
;                               |altsyncram_6rh1:altsyncram14|                 ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14 ;              ;
;                   |shift_reg:rx_buffer|                                      ; 33 (33)     ; 33           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_b|shift_reg:rx_buffer                                                                                                      ;              ;
;                   |shift_reg:rx_sample|                                      ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_b|shift_reg:rx_sample                                                                                                      ;              ;
;                |parallel_crc:crc_calc|                                       ; 187 (187)   ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 155 (155)    ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|parallel_crc:crc_calc                                                                                                                            ;              ;
;                |reg:header0_reg|                                             ; 12 (12)     ; 12           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 7 (7)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|reg:header0_reg                                                                                                                                  ;              ;
;                |reg:header1_reg|                                             ; 2 (2)       ; 2            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|reg:header1_reg                                                                                                                                  ;              ;
;             |reply_queue_receive:rx_bc2|                                     ; 593 (124)   ; 257          ; 66560       ; 2     ; 17   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 336 (113)    ; 41 (0)            ; 216 (11)         ; 117 (0)         ; 7 (7)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2                                                                                                                                                  ;              ;
;                |binary_counter:word_counter|                                 ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|binary_counter:word_counter                                                                                                                      ;              ;
;                |fifo:packet_buffer|                                          ; 32 (10)     ; 23           ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 23 (1)           ; 22 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|fifo:packet_buffer                                                                                                                               ;              ;
;                   |altsyncram:fifo_storage|                                  ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|fifo:packet_buffer|altsyncram:fifo_storage                                                                                                       ;              ;
;                      |altsyncram_psb1:auto_generated|                        ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated                                                                        ;              ;
;                   |lpm_counter:read_pointer|                                 ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|fifo:packet_buffer|lpm_counter:read_pointer                                                                                                      ;              ;
;                      |cntr_u0j:auto_generated|                               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated                                                                              ;              ;
;                   |lpm_counter:write_pointer|                                ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|fifo:packet_buffer|lpm_counter:write_pointer                                                                                                     ;              ;
;                      |cntr_u0j:auto_generated|                               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated                                                                             ;              ;
;                |lvds_rx:lvds_receiver_a|                                     ; 113 (29)    ; 83           ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 30 (15)      ; 17 (2)            ; 66 (12)          ; 42 (10)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_a                                                                                                                          ;              ;
;                   |binary_counter:sample_counter|                            ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_a|binary_counter:sample_counter                                                                                            ;              ;
;                   |dcfifo:data_buffer|                                       ; 40 (0)      ; 25           ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_a|dcfifo:data_buffer                                                                                                       ;              ;
;                      |dcfifo_cd32:auto_generated|                            ; 40 (0)      ; 25           ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated                                                                            ;              ;
;                         |alt_sync_fifo_qcj:sync_fifo|                        ; 40 (30)     ; 25           ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (10)      ; 15 (15)           ; 10 (5)           ; 24 (14)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo                                                ;              ;
;                            |add_sub_pf8:add_sub2|                            ; 5 (5)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|add_sub_pf8:add_sub2                           ;              ;
;                            |cntr_aua:cntr1|                                  ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1                                 ;              ;
;                            |dpram_t441:dpram4|                               ; 0 (0)       ; 0            ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4                              ;              ;
;                               |altsyncram_6rh1:altsyncram14|                 ; 0 (0)       ; 0            ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14 ;              ;
;                   |shift_reg:rx_buffer|                                      ; 33 (33)     ; 33           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_a|shift_reg:rx_buffer                                                                                                      ;              ;
;                   |shift_reg:rx_sample|                                      ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_a|shift_reg:rx_sample                                                                                                      ;              ;
;                |lvds_rx:lvds_receiver_b|                                     ; 113 (28)    ; 83           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 30 (14)      ; 17 (2)            ; 66 (12)          ; 42 (10)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b                                                                                                                          ;              ;
;                   |binary_counter:sample_counter|                            ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|binary_counter:sample_counter                                                                                            ;              ;
;                   |dcfifo:data_buffer|                                       ; 41 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 16 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer                                                                                                       ;              ;
;                      |dcfifo_cd32:auto_generated|                            ; 41 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 16 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated                                                                            ;              ;
;                         |alt_sync_fifo_qcj:sync_fifo|                        ; 41 (31)     ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 16 (11)      ; 15 (15)           ; 10 (5)           ; 24 (14)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo                                                ;              ;
;                            |add_sub_pf8:add_sub2|                            ; 5 (5)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|add_sub_pf8:add_sub2                           ;              ;
;                            |cntr_aua:cntr1|                                  ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1                                 ;              ;
;                            |dpram_t441:dpram4|                               ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4                              ;              ;
;                               |altsyncram_6rh1:altsyncram14|                 ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14 ;              ;
;                   |shift_reg:rx_buffer|                                      ; 33 (33)     ; 33           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|shift_reg:rx_buffer                                                                                                      ;              ;
;                   |shift_reg:rx_sample|                                      ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|shift_reg:rx_sample                                                                                                      ;              ;
;                |parallel_crc:crc_calc|                                       ; 186 (186)   ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 154 (154)    ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|parallel_crc:crc_calc                                                                                                                            ;              ;
;                |reg:header0_reg|                                             ; 12 (12)     ; 12           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 7 (7)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|reg:header0_reg                                                                                                                                  ;              ;
;                |reg:header1_reg|                                             ; 2 (2)       ; 2            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|reg:header1_reg                                                                                                                                  ;              ;
;             |reply_queue_receive:rx_bc3|                                     ; 591 (124)   ; 257          ; 66560       ; 2     ; 17   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 334 (113)    ; 41 (0)            ; 216 (11)         ; 117 (0)         ; 7 (7)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3                                                                                                                                                  ;              ;
;                |binary_counter:word_counter|                                 ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|binary_counter:word_counter                                                                                                                      ;              ;
;                |fifo:packet_buffer|                                          ; 32 (10)     ; 23           ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 23 (1)           ; 22 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|fifo:packet_buffer                                                                                                                               ;              ;
;                   |altsyncram:fifo_storage|                                  ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|fifo:packet_buffer|altsyncram:fifo_storage                                                                                                       ;              ;
;                      |altsyncram_psb1:auto_generated|                        ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated                                                                        ;              ;
;                   |lpm_counter:read_pointer|                                 ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|fifo:packet_buffer|lpm_counter:read_pointer                                                                                                      ;              ;
;                      |cntr_u0j:auto_generated|                               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated                                                                              ;              ;
;                   |lpm_counter:write_pointer|                                ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|fifo:packet_buffer|lpm_counter:write_pointer                                                                                                     ;              ;
;                      |cntr_u0j:auto_generated|                               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated                                                                             ;              ;
;                |lvds_rx:lvds_receiver_a|                                     ; 113 (29)    ; 83           ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 30 (15)      ; 17 (2)            ; 66 (12)          ; 42 (10)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_a                                                                                                                          ;              ;
;                   |binary_counter:sample_counter|                            ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_a|binary_counter:sample_counter                                                                                            ;              ;
;                   |dcfifo:data_buffer|                                       ; 40 (0)      ; 25           ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_a|dcfifo:data_buffer                                                                                                       ;              ;
;                      |dcfifo_cd32:auto_generated|                            ; 40 (0)      ; 25           ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated                                                                            ;              ;
;                         |alt_sync_fifo_qcj:sync_fifo|                        ; 40 (30)     ; 25           ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (10)      ; 15 (15)           ; 10 (5)           ; 24 (14)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo                                                ;              ;
;                            |add_sub_pf8:add_sub2|                            ; 5 (5)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|add_sub_pf8:add_sub2                           ;              ;
;                            |cntr_aua:cntr1|                                  ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1                                 ;              ;
;                            |dpram_t441:dpram4|                               ; 0 (0)       ; 0            ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4                              ;              ;
;                               |altsyncram_6rh1:altsyncram14|                 ; 0 (0)       ; 0            ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14 ;              ;
;                   |shift_reg:rx_buffer|                                      ; 33 (33)     ; 33           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_a|shift_reg:rx_buffer                                                                                                      ;              ;
;                   |shift_reg:rx_sample|                                      ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_a|shift_reg:rx_sample                                                                                                      ;              ;
;                |lvds_rx:lvds_receiver_b|                                     ; 113 (28)    ; 83           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 30 (14)      ; 17 (2)            ; 66 (12)          ; 42 (10)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_b                                                                                                                          ;              ;
;                   |binary_counter:sample_counter|                            ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_b|binary_counter:sample_counter                                                                                            ;              ;
;                   |dcfifo:data_buffer|                                       ; 41 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 16 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_b|dcfifo:data_buffer                                                                                                       ;              ;
;                      |dcfifo_cd32:auto_generated|                            ; 41 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 16 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated                                                                            ;              ;
;                         |alt_sync_fifo_qcj:sync_fifo|                        ; 41 (31)     ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 16 (11)      ; 15 (15)           ; 10 (5)           ; 24 (14)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo                                                ;              ;
;                            |add_sub_pf8:add_sub2|                            ; 5 (5)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|add_sub_pf8:add_sub2                           ;              ;
;                            |cntr_aua:cntr1|                                  ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1                                 ;              ;
;                            |dpram_t441:dpram4|                               ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4                              ;              ;
;                               |altsyncram_6rh1:altsyncram14|                 ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14 ;              ;
;                   |shift_reg:rx_buffer|                                      ; 33 (33)     ; 33           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_b|shift_reg:rx_buffer                                                                                                      ;              ;
;                   |shift_reg:rx_sample|                                      ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_b|shift_reg:rx_sample                                                                                                      ;              ;
;                |parallel_crc:crc_calc|                                       ; 184 (184)   ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 152 (152)    ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|parallel_crc:crc_calc                                                                                                                            ;              ;
;                |reg:header0_reg|                                             ; 12 (12)     ; 12           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 7 (7)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|reg:header0_reg                                                                                                                                  ;              ;
;                |reg:header1_reg|                                             ; 2 (2)       ; 2            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|reg:header1_reg                                                                                                                                  ;              ;
;             |reply_queue_receive:rx_cc|                                      ; 619 (126)   ; 257          ; 66560       ; 2     ; 17   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 362 (115)    ; 59 (0)            ; 198 (11)         ; 117 (0)         ; 7 (7)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc                                                                                                                                                   ;              ;
;                |binary_counter:word_counter|                                 ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|binary_counter:word_counter                                                                                                                       ;              ;
;                |fifo:packet_buffer|                                          ; 33 (11)     ; 23           ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 23 (1)           ; 22 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer                                                                                                                                ;              ;
;                   |altsyncram:fifo_storage|                                  ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer|altsyncram:fifo_storage                                                                                                        ;              ;
;                      |altsyncram_psb1:auto_generated|                        ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated                                                                         ;              ;
;                   |lpm_counter:read_pointer|                                 ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer|lpm_counter:read_pointer                                                                                                       ;              ;
;                      |cntr_u0j:auto_generated|                               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated                                                                               ;              ;
;                   |lpm_counter:write_pointer|                                ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer|lpm_counter:write_pointer                                                                                                      ;              ;
;                      |cntr_u0j:auto_generated|                               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated                                                                              ;              ;
;                |lvds_rx:lvds_receiver_a|                                     ; 123 (39)    ; 83           ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 40 (25)      ; 26 (11)           ; 57 (3)           ; 42 (10)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_a                                                                                                                           ;              ;
;                   |binary_counter:sample_counter|                            ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_a|binary_counter:sample_counter                                                                                             ;              ;
;                   |dcfifo:data_buffer|                                       ; 40 (0)      ; 25           ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_a|dcfifo:data_buffer                                                                                                        ;              ;
;                      |dcfifo_cd32:auto_generated|                            ; 40 (0)      ; 25           ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated                                                                             ;              ;
;                         |alt_sync_fifo_qcj:sync_fifo|                        ; 40 (30)     ; 25           ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (10)      ; 15 (15)           ; 10 (5)           ; 24 (14)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo                                                 ;              ;
;                            |add_sub_pf8:add_sub2|                            ; 5 (5)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|add_sub_pf8:add_sub2                            ;              ;
;                            |cntr_aua:cntr1|                                  ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1                                  ;              ;
;                            |dpram_t441:dpram4|                               ; 0 (0)       ; 0            ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4                               ;              ;
;                               |altsyncram_6rh1:altsyncram14|                 ; 0 (0)       ; 0            ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14  ;              ;
;                   |shift_reg:rx_buffer|                                      ; 33 (33)     ; 33           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_a|shift_reg:rx_buffer                                                                                                       ;              ;
;                   |shift_reg:rx_sample|                                      ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_a|shift_reg:rx_sample                                                                                                       ;              ;
;                |lvds_rx:lvds_receiver_b|                                     ; 123 (38)    ; 83           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 40 (24)      ; 26 (11)           ; 57 (3)           ; 42 (10)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_b                                                                                                                           ;              ;
;                   |binary_counter:sample_counter|                            ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_b|binary_counter:sample_counter                                                                                             ;              ;
;                   |dcfifo:data_buffer|                                       ; 41 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 16 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_b|dcfifo:data_buffer                                                                                                        ;              ;
;                      |dcfifo_cd32:auto_generated|                            ; 41 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 16 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated                                                                             ;              ;
;                         |alt_sync_fifo_qcj:sync_fifo|                        ; 41 (31)     ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 16 (11)      ; 15 (15)           ; 10 (5)           ; 24 (14)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo                                                 ;              ;
;                            |add_sub_pf8:add_sub2|                            ; 5 (5)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|add_sub_pf8:add_sub2                            ;              ;
;                            |cntr_aua:cntr1|                                  ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1                                  ;              ;
;                            |dpram_t441:dpram4|                               ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4                               ;              ;
;                               |altsyncram_6rh1:altsyncram14|                 ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14  ;              ;
;                   |shift_reg:rx_buffer|                                      ; 33 (33)     ; 33           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_b|shift_reg:rx_buffer                                                                                                       ;              ;
;                   |shift_reg:rx_sample|                                      ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_b|shift_reg:rx_sample                                                                                                       ;              ;
;                |parallel_crc:crc_calc|                                       ; 189 (189)   ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 157 (157)    ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|parallel_crc:crc_calc                                                                                                                             ;              ;
;                |reg:header0_reg|                                             ; 12 (12)     ; 12           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 7 (7)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|reg:header0_reg                                                                                                                                   ;              ;
;                |reg:header1_reg|                                             ; 2 (2)       ; 2            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|reg:header1_reg                                                                                                                                   ;              ;
;             |reply_queue_receive:rx_psu|                                     ; 647 (123)   ; 257          ; 66560       ; 4     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 390 (112)    ; 59 (0)            ; 198 (11)         ; 117 (0)         ; 7 (7)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu                                                                                                                                                  ;              ;
;                |binary_counter:word_counter|                                 ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|binary_counter:word_counter                                                                                                                      ;              ;
;                |fifo:packet_buffer|                                          ; 65 (43)     ; 23           ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 42 (42)      ; 0 (0)             ; 23 (1)           ; 22 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|fifo:packet_buffer                                                                                                                               ;              ;
;                   |altsyncram:fifo_storage|                                  ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|fifo:packet_buffer|altsyncram:fifo_storage                                                                                                       ;              ;
;                      |altsyncram_psb1:auto_generated|                        ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated                                                                        ;              ;
;                   |lpm_counter:read_pointer|                                 ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|fifo:packet_buffer|lpm_counter:read_pointer                                                                                                      ;              ;
;                      |cntr_u0j:auto_generated|                               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated                                                                              ;              ;
;                   |lpm_counter:write_pointer|                                ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|fifo:packet_buffer|lpm_counter:write_pointer                                                                                                     ;              ;
;                      |cntr_u0j:auto_generated|                               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated                                                                             ;              ;
;                |lvds_rx:lvds_receiver_a|                                     ; 123 (39)    ; 83           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 40 (25)      ; 26 (11)           ; 57 (3)           ; 42 (10)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_a                                                                                                                          ;              ;
;                   |binary_counter:sample_counter|                            ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_a|binary_counter:sample_counter                                                                                            ;              ;
;                   |dcfifo:data_buffer|                                       ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_a|dcfifo:data_buffer                                                                                                       ;              ;
;                      |dcfifo_cd32:auto_generated|                            ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated                                                                            ;              ;
;                         |alt_sync_fifo_qcj:sync_fifo|                        ; 40 (30)     ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (10)      ; 15 (15)           ; 10 (5)           ; 24 (14)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo                                                ;              ;
;                            |add_sub_pf8:add_sub2|                            ; 5 (5)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|add_sub_pf8:add_sub2                           ;              ;
;                            |cntr_aua:cntr1|                                  ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1                                 ;              ;
;                            |dpram_t441:dpram4|                               ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4                              ;              ;
;                               |altsyncram_6rh1:altsyncram14|                 ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14 ;              ;
;                   |shift_reg:rx_buffer|                                      ; 33 (33)     ; 33           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_a|shift_reg:rx_buffer                                                                                                      ;              ;
;                   |shift_reg:rx_sample|                                      ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_a|shift_reg:rx_sample                                                                                                      ;              ;
;                |lvds_rx:lvds_receiver_b|                                     ; 123 (38)    ; 83           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 40 (24)      ; 26 (11)           ; 57 (3)           ; 42 (10)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_b                                                                                                                          ;              ;
;                   |binary_counter:sample_counter|                            ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_b|binary_counter:sample_counter                                                                                            ;              ;
;                   |dcfifo:data_buffer|                                       ; 41 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 16 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_b|dcfifo:data_buffer                                                                                                       ;              ;
;                      |dcfifo_cd32:auto_generated|                            ; 41 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 16 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated                                                                            ;              ;
;                         |alt_sync_fifo_qcj:sync_fifo|                        ; 41 (31)     ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 16 (11)      ; 15 (15)           ; 10 (5)           ; 24 (14)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo                                                ;              ;
;                            |add_sub_pf8:add_sub2|                            ; 5 (5)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|add_sub_pf8:add_sub2                           ;              ;
;                            |cntr_aua:cntr1|                                  ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1                                 ;              ;
;                            |dpram_t441:dpram4|                               ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4                              ;              ;
;                               |altsyncram_6rh1:altsyncram14|                 ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14 ;              ;
;                   |shift_reg:rx_buffer|                                      ; 33 (33)     ; 33           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_b|shift_reg:rx_buffer                                                                                                      ;              ;
;                   |shift_reg:rx_sample|                                      ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_b|shift_reg:rx_sample                                                                                                      ;              ;
;                |parallel_crc:crc_calc|                                       ; 188 (188)   ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 156 (156)    ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|parallel_crc:crc_calc                                                                                                                            ;              ;
;                |reg:header0_reg|                                             ; 12 (12)     ; 12           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 7 (7)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|reg:header0_reg                                                                                                                                  ;              ;
;                |reg:header1_reg|                                             ; 2 (2)       ; 2            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|reg:header1_reg                                                                                                                                  ;              ;
;             |reply_queue_receive:rx_rc1|                                     ; 594 (125)   ; 257          ; 66560       ; 4     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 337 (114)    ; 41 (0)            ; 216 (11)         ; 117 (0)         ; 7 (7)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1                                                                                                                                                  ;              ;
;                |binary_counter:word_counter|                                 ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|binary_counter:word_counter                                                                                                                      ;              ;
;                |fifo:packet_buffer|                                          ; 33 (11)     ; 23           ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 23 (1)           ; 22 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|fifo:packet_buffer                                                                                                                               ;              ;
;                   |altsyncram:fifo_storage|                                  ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|fifo:packet_buffer|altsyncram:fifo_storage                                                                                                       ;              ;
;                      |altsyncram_psb1:auto_generated|                        ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated                                                                        ;              ;
;                   |lpm_counter:read_pointer|                                 ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|fifo:packet_buffer|lpm_counter:read_pointer                                                                                                      ;              ;
;                      |cntr_u0j:auto_generated|                               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated                                                                              ;              ;
;                   |lpm_counter:write_pointer|                                ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|fifo:packet_buffer|lpm_counter:write_pointer                                                                                                     ;              ;
;                      |cntr_u0j:auto_generated|                               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated                                                                             ;              ;
;                |lvds_rx:lvds_receiver_a|                                     ; 113 (29)    ; 83           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 30 (15)      ; 17 (2)            ; 66 (12)          ; 42 (10)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_a                                                                                                                          ;              ;
;                   |binary_counter:sample_counter|                            ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_a|binary_counter:sample_counter                                                                                            ;              ;
;                   |dcfifo:data_buffer|                                       ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_a|dcfifo:data_buffer                                                                                                       ;              ;
;                      |dcfifo_cd32:auto_generated|                            ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated                                                                            ;              ;
;                         |alt_sync_fifo_qcj:sync_fifo|                        ; 40 (30)     ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (10)      ; 15 (15)           ; 10 (5)           ; 24 (14)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo                                                ;              ;
;                            |add_sub_pf8:add_sub2|                            ; 5 (5)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|add_sub_pf8:add_sub2                           ;              ;
;                            |cntr_aua:cntr1|                                  ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1                                 ;              ;
;                            |dpram_t441:dpram4|                               ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4                              ;              ;
;                               |altsyncram_6rh1:altsyncram14|                 ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14 ;              ;
;                   |shift_reg:rx_buffer|                                      ; 33 (33)     ; 33           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_a|shift_reg:rx_buffer                                                                                                      ;              ;
;                   |shift_reg:rx_sample|                                      ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_a|shift_reg:rx_sample                                                                                                      ;              ;
;                |lvds_rx:lvds_receiver_b|                                     ; 113 (28)    ; 83           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 30 (14)      ; 17 (2)            ; 66 (12)          ; 42 (10)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_b                                                                                                                          ;              ;
;                   |binary_counter:sample_counter|                            ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_b|binary_counter:sample_counter                                                                                            ;              ;
;                   |dcfifo:data_buffer|                                       ; 41 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 16 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_b|dcfifo:data_buffer                                                                                                       ;              ;
;                      |dcfifo_cd32:auto_generated|                            ; 41 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 16 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated                                                                            ;              ;
;                         |alt_sync_fifo_qcj:sync_fifo|                        ; 41 (31)     ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 16 (11)      ; 15 (15)           ; 10 (5)           ; 24 (14)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo                                                ;              ;
;                            |add_sub_pf8:add_sub2|                            ; 5 (5)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|add_sub_pf8:add_sub2                           ;              ;
;                            |cntr_aua:cntr1|                                  ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1                                 ;              ;
;                            |dpram_t441:dpram4|                               ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4                              ;              ;
;                               |altsyncram_6rh1:altsyncram14|                 ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14 ;              ;
;                   |shift_reg:rx_buffer|                                      ; 33 (33)     ; 33           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_b|shift_reg:rx_buffer                                                                                                      ;              ;
;                   |shift_reg:rx_sample|                                      ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_b|shift_reg:rx_sample                                                                                                      ;              ;
;                |parallel_crc:crc_calc|                                       ; 185 (185)   ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 153 (153)    ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|parallel_crc:crc_calc                                                                                                                            ;              ;
;                |reg:header0_reg|                                             ; 12 (12)     ; 12           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 7 (7)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|reg:header0_reg                                                                                                                                  ;              ;
;                |reg:header1_reg|                                             ; 2 (2)       ; 2            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|reg:header1_reg                                                                                                                                  ;              ;
;             |reply_queue_receive:rx_rc2|                                     ; 599 (127)   ; 257          ; 66560       ; 4     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 342 (116)    ; 41 (0)            ; 216 (11)         ; 117 (0)         ; 7 (7)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2                                                                                                                                                  ;              ;
;                |binary_counter:word_counter|                                 ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|binary_counter:word_counter                                                                                                                      ;              ;
;                |fifo:packet_buffer|                                          ; 33 (10)     ; 23           ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (9)       ; 0 (0)             ; 23 (1)           ; 22 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|fifo:packet_buffer                                                                                                                               ;              ;
;                   |altsyncram:fifo_storage|                                  ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|fifo:packet_buffer|altsyncram:fifo_storage                                                                                                       ;              ;
;                      |altsyncram_psb1:auto_generated|                        ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated                                                                        ;              ;
;                   |lpm_counter:read_pointer|                                 ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|fifo:packet_buffer|lpm_counter:read_pointer                                                                                                      ;              ;
;                      |cntr_u0j:auto_generated|                               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated                                                                              ;              ;
;                   |lpm_counter:write_pointer|                                ; 12 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|fifo:packet_buffer|lpm_counter:write_pointer                                                                                                     ;              ;
;                      |cntr_u0j:auto_generated|                               ; 12 (12)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated                                                                             ;              ;
;                |lvds_rx:lvds_receiver_a|                                     ; 113 (29)    ; 83           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 30 (15)      ; 17 (2)            ; 66 (12)          ; 42 (10)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_a                                                                                                                          ;              ;
;                   |binary_counter:sample_counter|                            ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_a|binary_counter:sample_counter                                                                                            ;              ;
;                   |dcfifo:data_buffer|                                       ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_a|dcfifo:data_buffer                                                                                                       ;              ;
;                      |dcfifo_cd32:auto_generated|                            ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated                                                                            ;              ;
;                         |alt_sync_fifo_qcj:sync_fifo|                        ; 40 (30)     ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (10)      ; 15 (15)           ; 10 (5)           ; 24 (14)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo                                                ;              ;
;                            |add_sub_pf8:add_sub2|                            ; 5 (5)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|add_sub_pf8:add_sub2                           ;              ;
;                            |cntr_aua:cntr1|                                  ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1                                 ;              ;
;                            |dpram_t441:dpram4|                               ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4                              ;              ;
;                               |altsyncram_6rh1:altsyncram14|                 ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14 ;              ;
;                   |shift_reg:rx_buffer|                                      ; 33 (33)     ; 33           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_a|shift_reg:rx_buffer                                                                                                      ;              ;
;                   |shift_reg:rx_sample|                                      ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_a|shift_reg:rx_sample                                                                                                      ;              ;
;                |lvds_rx:lvds_receiver_b|                                     ; 113 (28)    ; 83           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 30 (14)      ; 17 (2)            ; 66 (12)          ; 42 (10)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b                                                                                                                          ;              ;
;                   |binary_counter:sample_counter|                            ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|binary_counter:sample_counter                                                                                            ;              ;
;                   |dcfifo:data_buffer|                                       ; 41 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 16 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer                                                                                                       ;              ;
;                      |dcfifo_cd32:auto_generated|                            ; 41 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 16 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated                                                                            ;              ;
;                         |alt_sync_fifo_qcj:sync_fifo|                        ; 41 (31)     ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 16 (11)      ; 15 (15)           ; 10 (5)           ; 24 (14)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo                                                ;              ;
;                            |add_sub_pf8:add_sub2|                            ; 5 (5)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|add_sub_pf8:add_sub2                           ;              ;
;                            |cntr_aua:cntr1|                                  ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1                                 ;              ;
;                            |dpram_t441:dpram4|                               ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4                              ;              ;
;                               |altsyncram_6rh1:altsyncram14|                 ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14 ;              ;
;                   |shift_reg:rx_buffer|                                      ; 33 (33)     ; 33           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|shift_reg:rx_buffer                                                                                                      ;              ;
;                   |shift_reg:rx_sample|                                      ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|shift_reg:rx_sample                                                                                                      ;              ;
;                |parallel_crc:crc_calc|                                       ; 188 (188)   ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 156 (156)    ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|parallel_crc:crc_calc                                                                                                                            ;              ;
;                |reg:header0_reg|                                             ; 12 (12)     ; 12           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 7 (7)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|reg:header0_reg                                                                                                                                  ;              ;
;                |reg:header1_reg|                                             ; 2 (2)       ; 2            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|reg:header1_reg                                                                                                                                  ;              ;
;             |reply_queue_receive:rx_rc3|                                     ; 592 (125)   ; 257          ; 66560       ; 4     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 335 (114)    ; 41 (0)            ; 216 (11)         ; 117 (0)         ; 7 (7)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3                                                                                                                                                  ;              ;
;                |binary_counter:word_counter|                                 ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|binary_counter:word_counter                                                                                                                      ;              ;
;                |fifo:packet_buffer|                                          ; 32 (10)     ; 23           ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 23 (1)           ; 22 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer                                                                                                                               ;              ;
;                   |altsyncram:fifo_storage|                                  ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|altsyncram:fifo_storage                                                                                                       ;              ;
;                      |altsyncram_psb1:auto_generated|                        ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated                                                                        ;              ;
;                   |lpm_counter:read_pointer|                                 ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|lpm_counter:read_pointer                                                                                                      ;              ;
;                      |cntr_u0j:auto_generated|                               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated                                                                              ;              ;
;                   |lpm_counter:write_pointer|                                ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|lpm_counter:write_pointer                                                                                                     ;              ;
;                      |cntr_u0j:auto_generated|                               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated                                                                             ;              ;
;                |lvds_rx:lvds_receiver_a|                                     ; 113 (29)    ; 83           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 30 (15)      ; 17 (2)            ; 66 (12)          ; 42 (10)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_a                                                                                                                          ;              ;
;                   |binary_counter:sample_counter|                            ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_a|binary_counter:sample_counter                                                                                            ;              ;
;                   |dcfifo:data_buffer|                                       ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_a|dcfifo:data_buffer                                                                                                       ;              ;
;                      |dcfifo_cd32:auto_generated|                            ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated                                                                            ;              ;
;                         |alt_sync_fifo_qcj:sync_fifo|                        ; 40 (30)     ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (10)      ; 15 (15)           ; 10 (5)           ; 24 (14)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo                                                ;              ;
;                            |add_sub_pf8:add_sub2|                            ; 5 (5)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|add_sub_pf8:add_sub2                           ;              ;
;                            |cntr_aua:cntr1|                                  ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1                                 ;              ;
;                            |dpram_t441:dpram4|                               ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4                              ;              ;
;                               |altsyncram_6rh1:altsyncram14|                 ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14 ;              ;
;                   |shift_reg:rx_buffer|                                      ; 33 (33)     ; 33           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_a|shift_reg:rx_buffer                                                                                                      ;              ;
;                   |shift_reg:rx_sample|                                      ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_a|shift_reg:rx_sample                                                                                                      ;              ;
;                |lvds_rx:lvds_receiver_b|                                     ; 113 (28)    ; 83           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 30 (14)      ; 17 (2)            ; 66 (12)          ; 42 (10)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b                                                                                                                          ;              ;
;                   |binary_counter:sample_counter|                            ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|binary_counter:sample_counter                                                                                            ;              ;
;                   |dcfifo:data_buffer|                                       ; 41 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 16 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|dcfifo:data_buffer                                                                                                       ;              ;
;                      |dcfifo_cd32:auto_generated|                            ; 41 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 16 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated                                                                            ;              ;
;                         |alt_sync_fifo_qcj:sync_fifo|                        ; 41 (31)     ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 16 (11)      ; 15 (15)           ; 10 (5)           ; 24 (14)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo                                                ;              ;
;                            |add_sub_pf8:add_sub2|                            ; 5 (5)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|add_sub_pf8:add_sub2                           ;              ;
;                            |cntr_aua:cntr1|                                  ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1                                 ;              ;
;                            |dpram_t441:dpram4|                               ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4                              ;              ;
;                               |altsyncram_6rh1:altsyncram14|                 ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14 ;              ;
;                   |shift_reg:rx_buffer|                                      ; 33 (33)     ; 33           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|shift_reg:rx_buffer                                                                                                      ;              ;
;                   |shift_reg:rx_sample|                                      ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|shift_reg:rx_sample                                                                                                      ;              ;
;                |parallel_crc:crc_calc|                                       ; 184 (184)   ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 152 (152)    ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|parallel_crc:crc_calc                                                                                                                            ;              ;
;                |reg:header0_reg|                                             ; 12 (12)     ; 12           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 7 (7)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|reg:header0_reg                                                                                                                                  ;              ;
;                |reg:header1_reg|                                             ; 2 (2)       ; 2            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|reg:header1_reg                                                                                                                                  ;              ;
;             |reply_queue_receive:rx_rc4|                                     ; 592 (124)   ; 257          ; 66560       ; 4     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 335 (113)    ; 41 (0)            ; 216 (11)         ; 117 (0)         ; 7 (7)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4                                                                                                                                                  ;              ;
;                |binary_counter:word_counter|                                 ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|binary_counter:word_counter                                                                                                                      ;              ;
;                |fifo:packet_buffer|                                          ; 32 (10)     ; 23           ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 23 (1)           ; 22 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|fifo:packet_buffer                                                                                                                               ;              ;
;                   |altsyncram:fifo_storage|                                  ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|fifo:packet_buffer|altsyncram:fifo_storage                                                                                                       ;              ;
;                      |altsyncram_psb1:auto_generated|                        ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated                                                                        ;              ;
;                   |lpm_counter:read_pointer|                                 ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|fifo:packet_buffer|lpm_counter:read_pointer                                                                                                      ;              ;
;                      |cntr_u0j:auto_generated|                               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated                                                                              ;              ;
;                   |lpm_counter:write_pointer|                                ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|fifo:packet_buffer|lpm_counter:write_pointer                                                                                                     ;              ;
;                      |cntr_u0j:auto_generated|                               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated                                                                             ;              ;
;                |lvds_rx:lvds_receiver_a|                                     ; 113 (29)    ; 83           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 30 (15)      ; 17 (2)            ; 66 (12)          ; 42 (10)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_a                                                                                                                          ;              ;
;                   |binary_counter:sample_counter|                            ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_a|binary_counter:sample_counter                                                                                            ;              ;
;                   |dcfifo:data_buffer|                                       ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_a|dcfifo:data_buffer                                                                                                       ;              ;
;                      |dcfifo_cd32:auto_generated|                            ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated                                                                            ;              ;
;                         |alt_sync_fifo_qcj:sync_fifo|                        ; 40 (30)     ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (10)      ; 15 (15)           ; 10 (5)           ; 24 (14)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo                                                ;              ;
;                            |add_sub_pf8:add_sub2|                            ; 5 (5)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|add_sub_pf8:add_sub2                           ;              ;
;                            |cntr_aua:cntr1|                                  ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1                                 ;              ;
;                            |dpram_t441:dpram4|                               ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4                              ;              ;
;                               |altsyncram_6rh1:altsyncram14|                 ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14 ;              ;
;                   |shift_reg:rx_buffer|                                      ; 33 (33)     ; 33           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_a|shift_reg:rx_buffer                                                                                                      ;              ;
;                   |shift_reg:rx_sample|                                      ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_a|shift_reg:rx_sample                                                                                                      ;              ;
;                |lvds_rx:lvds_receiver_b|                                     ; 113 (28)    ; 83           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 30 (14)      ; 17 (2)            ; 66 (12)          ; 42 (10)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_b                                                                                                                          ;              ;
;                   |binary_counter:sample_counter|                            ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_b|binary_counter:sample_counter                                                                                            ;              ;
;                   |dcfifo:data_buffer|                                       ; 41 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 16 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_b|dcfifo:data_buffer                                                                                                       ;              ;
;                      |dcfifo_cd32:auto_generated|                            ; 41 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 16 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated                                                                            ;              ;
;                         |alt_sync_fifo_qcj:sync_fifo|                        ; 41 (31)     ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 16 (11)      ; 15 (15)           ; 10 (5)           ; 24 (14)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo                                                ;              ;
;                            |add_sub_pf8:add_sub2|                            ; 5 (5)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|add_sub_pf8:add_sub2                           ;              ;
;                            |cntr_aua:cntr1|                                  ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1                                 ;              ;
;                            |dpram_t441:dpram4|                               ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4                              ;              ;
;                               |altsyncram_6rh1:altsyncram14|                 ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14 ;              ;
;                   |shift_reg:rx_buffer|                                      ; 33 (33)     ; 33           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_b|shift_reg:rx_buffer                                                                                                      ;              ;
;                   |shift_reg:rx_sample|                                      ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_b|shift_reg:rx_sample                                                                                                      ;              ;
;                |parallel_crc:crc_calc|                                       ; 185 (185)   ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 153 (153)    ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|parallel_crc:crc_calc                                                                                                                            ;              ;
;                |reg:header0_reg|                                             ; 12 (12)     ; 12           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 7 (7)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|reg:header0_reg                                                                                                                                  ;              ;
;                |reg:header1_reg|                                             ; 2 (2)       ; 2            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|reg:header1_reg                                                                                                                                  ;              ;
;             |us_timer:timeout_timer|                                         ; 45 (45)     ; 36           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)        ; 2 (2)             ; 34 (34)          ; 36 (36)         ; 1 (1)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|us_timer:timeout_timer                                                                                                                                                      ;              ;
;          |reply_translator_frame_head_ram:i_reply_translator_frame_head_ram| ; 0 (0)       ; 0            ; 2048        ; 4     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram                                                                                                                                        ;              ;
;             |altsyncram:altsyncram_component|                                ; 0 (0)       ; 0            ; 2048        ; 4     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component                                                                                                        ;              ;
;                |altsyncram_ap71:auto_generated|                              ; 0 (0)       ; 0            ; 2048        ; 4     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated                                                                         ;              ;
;       |reply_translator:i_reply_translator|                                  ; 725 (680)   ; 376          ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 349 (340)    ; 91 (89)           ; 285 (251)        ; 99 (63)         ; 34 (33)    ; |clk_card|issue_reply:issue_reply_block|reply_translator:i_reply_translator                                                                                                                                                                                                ;              ;
;          |us_timer:timer|                                                    ; 45 (45)     ; 36           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)        ; 2 (2)             ; 34 (34)          ; 36 (36)         ; 1 (1)      ; |clk_card|issue_reply:issue_reply_block|reply_translator:i_reply_translator|us_timer:timer                                                                                                                                                                                 ;              ;
;    |leds:led_slave|                                                          ; 8 (8)       ; 7            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; 0 (0)           ; 0 (0)      ; |clk_card|leds:led_slave                                                                                                                                                                                                                                                   ;              ;
;    |manch_pll:manch_pll_block|                                               ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|manch_pll:manch_pll_block                                                                                                                                                                                                                                        ;              ;
;       |altpll:altpll_component|                                              ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|manch_pll:manch_pll_block|altpll:altpll_component                                                                                                                                                                                                                ;              ;
;    |psu_ctrl:psu_ctrl_slave|                                                 ; 231 (70)    ; 165          ; 2048        ; 4     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 66 (46)      ; 35 (1)            ; 130 (23)         ; 45 (0)          ; 7 (4)      ; |clk_card|psu_ctrl:psu_ctrl_slave                                                                                                                                                                                                                                          ;              ;
;       |counter:bit_ctr|                                                      ; 20 (20)     ; 9            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 9 (9)            ; 9 (9)           ; 0 (0)      ; |clk_card|psu_ctrl:psu_ctrl_slave|counter:bit_ctr                                                                                                                                                                                                                          ;              ;
;       |ram_32bit_x_64:status_ram|                                            ; 0 (0)       ; 0            ; 2048        ; 4     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|psu_ctrl:psu_ctrl_slave|ram_32bit_x_64:status_ram                                                                                                                                                                                                                ;              ;
;          |altsyncram:altsyncram_component|                                   ; 0 (0)       ; 0            ; 2048        ; 4     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|psu_ctrl:psu_ctrl_slave|ram_32bit_x_64:status_ram|altsyncram:altsyncram_component                                                                                                                                                                                ;              ;
;             |altsyncram_kal1:auto_generated|                                 ; 0 (0)       ; 0            ; 2048        ; 4     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|psu_ctrl:psu_ctrl_slave|ram_32bit_x_64:status_ram|altsyncram:altsyncram_component|altsyncram_kal1:auto_generated                                                                                                                                                 ;              ;
;       |shift_reg:sh_reg_rx|                                                  ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|psu_ctrl:psu_ctrl_slave|shift_reg:sh_reg_rx                                                                                                                                                                                                                      ;              ;
;       |shift_reg:sh_reg_tx|                                                  ; 64 (64)     ; 64           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 64 (64)          ; 0 (0)           ; 2 (2)      ; |clk_card|psu_ctrl:psu_ctrl_slave|shift_reg:sh_reg_tx                                                                                                                                                                                                                      ;              ;
;       |us_timer:timeout_timer|                                               ; 45 (45)     ; 36           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)        ; 2 (2)             ; 34 (34)          ; 36 (36)         ; 1 (1)      ; |clk_card|psu_ctrl:psu_ctrl_slave|us_timer:timeout_timer                                                                                                                                                                                                                   ;              ;
;    |reset_clr:i_reset_clr|                                                   ; 82 (82)     ; 34           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 48 (48)      ; 18 (18)           ; 16 (16)          ; 32 (32)         ; 0 (0)      ; |clk_card|reset_clr:i_reset_clr                                                                                                                                                                                                                                            ;              ;
;    |ret_dat_wbs:ret_dat_parameter_slave|                                     ; 1437 (807)  ; 809          ; 131072      ; 0     ; 0    ; 1      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 628 (616)    ; 233 (55)          ; 576 (136)        ; 71 (71)         ; 448 (448)  ; |clk_card|ret_dat_wbs:ret_dat_parameter_slave                                                                                                                                                                                                                              ;              ;
;       |awg_data_bank:awg|                                                    ; 0 (0)       ; 0            ; 131072      ; 0     ; 0    ; 1      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|ret_dat_wbs:ret_dat_parameter_slave|awg_data_bank:awg                                                                                                                                                                                                            ;              ;
;          |altsyncram:altsyncram_component|                                   ; 0 (0)       ; 0            ; 131072      ; 0     ; 0    ; 1      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|ret_dat_wbs:ret_dat_parameter_slave|awg_data_bank:awg|altsyncram:altsyncram_component                                                                                                                                                                            ;              ;
;             |altsyncram_mim1:auto_generated|                                 ; 0 (0)       ; 0            ; 131072      ; 0     ; 0    ; 1      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|ret_dat_wbs:ret_dat_parameter_slave|awg_data_bank:awg|altsyncram:altsyncram_component|altsyncram_mim1:auto_generated                                                                                                                                             ;              ;
;       |reg:awg_sequence_len_reg|                                             ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|ret_dat_wbs:ret_dat_parameter_slave|reg:awg_sequence_len_reg                                                                                                                                                                                                     ;              ;
;       |reg:cards_present_reg|                                                ; 10 (10)     ; 10           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; 0 (0)           ; 0 (0)      ; |clk_card|ret_dat_wbs:ret_dat_parameter_slave|reg:cards_present_reg                                                                                                                                                                                                        ;              ;
;       |reg:crc_error_enable_reg|                                             ; 34 (34)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|ret_dat_wbs:ret_dat_parameter_slave|reg:crc_error_enable_reg                                                                                                                                                                                                     ;              ;
;       |reg:internal_cmd_mode_reg|                                            ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|ret_dat_wbs:ret_dat_parameter_slave|reg:internal_cmd_mode_reg                                                                                                                                                                                                    ;              ;
;       |reg:internal_command_enable_reg|                                      ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|ret_dat_wbs:ret_dat_parameter_slave|reg:internal_command_enable_reg                                                                                                                                                                                              ;              ;
;       |reg:run_file_id_reg|                                                  ; 34 (34)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|ret_dat_wbs:ret_dat_parameter_slave|reg:run_file_id_reg                                                                                                                                                                                                          ;              ;
;       |reg:start_reg|                                                        ; 35 (35)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|ret_dat_wbs:ret_dat_parameter_slave|reg:start_reg                                                                                                                                                                                                                ;              ;
;       |reg:step_card_addr_reg|                                               ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 31 (31)          ; 0 (0)           ; 0 (0)      ; |clk_card|ret_dat_wbs:ret_dat_parameter_slave|reg:step_card_addr_reg                                                                                                                                                                                                       ;              ;
;       |reg:step_maximum_reg|                                                 ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|ret_dat_wbs:ret_dat_parameter_slave|reg:step_maximum_reg                                                                                                                                                                                                         ;              ;
;       |reg:step_minimum_reg|                                                 ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 30 (30)          ; 0 (0)           ; 0 (0)      ; |clk_card|ret_dat_wbs:ret_dat_parameter_slave|reg:step_minimum_reg                                                                                                                                                                                                         ;              ;
;       |reg:step_param_id_reg|                                                ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|ret_dat_wbs:ret_dat_parameter_slave|reg:step_param_id_reg                                                                                                                                                                                                        ;              ;
;       |reg:step_period_reg|                                                  ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 28 (28)           ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |clk_card|ret_dat_wbs:ret_dat_parameter_slave|reg:step_period_reg                                                                                                                                                                                                          ;              ;
;       |reg:step_phase_reg|                                                   ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 29 (29)          ; 0 (0)           ; 0 (0)      ; |clk_card|ret_dat_wbs:ret_dat_parameter_slave|reg:step_phase_reg                                                                                                                                                                                                           ;              ;
;       |reg:step_size_reg|                                                    ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|ret_dat_wbs:ret_dat_parameter_slave|reg:step_size_reg                                                                                                                                                                                                            ;              ;
;       |reg:stop_reg|                                                         ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 16 (16)          ; 0 (0)           ; 0 (0)      ; |clk_card|ret_dat_wbs:ret_dat_parameter_slave|reg:stop_reg                                                                                                                                                                                                                 ;              ;
;       |reg:tes_toggle_enable_reg|                                            ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|ret_dat_wbs:ret_dat_parameter_slave|reg:tes_toggle_enable_reg                                                                                                                                                                                                    ;              ;
;       |reg:tes_toggle_max_reg|                                               ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|ret_dat_wbs:ret_dat_parameter_slave|reg:tes_toggle_max_reg                                                                                                                                                                                                       ;              ;
;       |reg:tes_toggle_min_reg|                                               ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|ret_dat_wbs:ret_dat_parameter_slave|reg:tes_toggle_min_reg                                                                                                                                                                                                       ;              ;
;       |reg:tes_toggle_rate_reg|                                              ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|ret_dat_wbs:ret_dat_parameter_slave|reg:tes_toggle_rate_reg                                                                                                                                                                                                      ;              ;
;       |reg:user_writable_reg|                                                ; 37 (37)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|ret_dat_wbs:ret_dat_parameter_slave|reg:user_writable_reg                                                                                                                                                                                                        ;              ;
;    |sram_ctrl:sram_ctrl_slave|                                               ; 204 (204)   ; 124          ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 80 (80)      ; 61 (61)           ; 63 (63)          ; 52 (52)         ; 20 (20)    ; |clk_card|sram_ctrl:sram_ctrl_slave                                                                                                                                                                                                                                        ;              ;
;    |sync_gen:sync_gen_slave|                                                 ; 250 (0)     ; 106          ; 0           ; 0     ; 0    ; 0      ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 144 (0)      ; 16 (0)            ; 90 (0)           ; 96 (0)          ; 48 (0)     ; |clk_card|sync_gen:sync_gen_slave                                                                                                                                                                                                                                          ;              ;
;       |sync_gen_core:sgc|                                                    ; 170 (170)   ; 39           ; 0           ; 0     ; 0    ; 0      ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 131 (131)    ; 0 (0)             ; 39 (39)          ; 96 (96)         ; 0 (0)      ; |clk_card|sync_gen:sync_gen_slave|sync_gen_core:sgc                                                                                                                                                                                                                        ;              ;
;          |lpm_mult:Mult0|                                                    ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|sync_gen:sync_gen_slave|sync_gen_core:sgc|lpm_mult:Mult0                                                                                                                                                                                                         ;              ;
;             |mult_tqs:auto_generated|                                        ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|sync_gen:sync_gen_slave|sync_gen_core:sgc|lpm_mult:Mult0|mult_tqs:auto_generated                                                                                                                                                                                 ;              ;
;       |sync_gen_wbs:wbi|                                                     ; 80 (16)     ; 67           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (13)      ; 16 (0)            ; 51 (3)           ; 0 (0)           ; 48 (48)    ; |clk_card|sync_gen:sync_gen_slave|sync_gen_wbs:wbi                                                                                                                                                                                                                         ;              ;
;          |reg:dv_en_reg|                                                     ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|sync_gen:sync_gen_slave|sync_gen_wbs:wbi|reg:dv_en_reg                                                                                                                                                                                                           ;              ;
;          |reg:sync_mode_reg|                                                 ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 16 (16)          ; 0 (0)           ; 0 (0)      ; |clk_card|sync_gen:sync_gen_slave|sync_gen_wbs:wbi|reg:sync_mode_reg                                                                                                                                                                                                       ;              ;
+------------------------------------------------------------------------------+-------------+--------------+-------------+-------+------+--------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                                                                                                                                                  ;
+-------------------+----------+---------------+---------------+-----------------------+-------------------------+----------------------------------------+---------------------------------+--------------------------------+-----+------+----------------------------+
; Name              ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; Core to Output Register ; Clock Enable to Output Enable Register ; Clock Enable to Output Register ; Clock Enable to Input Register ; TCO ; TCOE ; Falling Edge Output Enable ;
+-------------------+----------+---------------+---------------+-----------------------+-------------------------+----------------------------------------+---------------------------------+--------------------------------+-----+------+----------------------------+
; sram0_data[0]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_data[1]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_data[2]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_data[3]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_data[4]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_data[5]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_data[6]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_data[7]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_data[8]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_data[9]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_data[10]    ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_data[11]    ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_data[12]    ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_data[13]    ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_data[14]    ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_data[15]    ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_data[0]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_data[1]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_data[2]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_data[3]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_data[4]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_data[5]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_data[6]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_data[7]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_data[8]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_data[9]     ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_data[10]    ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_data[11]    ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_data[12]    ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_data[13]    ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_data[14]    ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_data[15]    ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; card_id           ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; smb_data          ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; inclk5            ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_cmd          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; lvds_sync         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; lvds_spare        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; lvds_clk          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ttl_nrx1          ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; ttl_tx1           ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ttl_txena1        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ttl_nrx2          ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; ttl_tx2           ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ttl_txena2        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ttl_nrx3          ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; ttl_tx3           ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ttl_txena3        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; eeprom_si         ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; eeprom_so         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; eeprom_sck        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; eeprom_cs         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; misoo             ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sreqo             ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[0]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[1]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[2]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[3]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[4]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[5]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[6]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[7]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[8]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[9]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[10]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[11]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[12]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[13]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[14]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[15]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[16]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[17]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[18]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_addr[19]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_nbhe        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_nble        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_noe         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_nwe         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_nce1        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram0_ce2         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[0]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[1]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[2]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[3]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[4]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[5]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[6]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[7]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[8]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[9]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[10]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[11]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[12]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[13]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[14]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[15]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[16]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[17]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[18]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_addr[19]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_nbhe        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_nble        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_noe         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_nwe         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_nce1        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sram1_ce2         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; red_led           ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ylw_led           ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; grn_led           ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dip_sw3           ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; dip_sw4           ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; wdog              ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; smb_clk           ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; smb_nalert        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; box_id_out        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; box_id_ena_n      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; extend_n          ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; mictor0_o[0]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[1]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[2]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[3]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[4]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[5]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[6]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[7]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[8]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[9]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[10]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[11]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[12]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[13]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[14]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[15]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0clk_o      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_e[0]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; mictor0_e[1]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; mictor0_e[2]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; mictor0_e[3]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; mictor0_e[4]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; mictor0_e[5]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; mictor0_e[6]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; mictor0_e[7]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; mictor0_e[8]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; mictor0_e[9]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; mictor0_e[10]     ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; mictor0_e[11]     ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; mictor0_e[12]     ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; mictor0_e[13]     ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; mictor0_e[14]     ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; mictor0_e[15]     ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; mictor0clk_e      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; mictor1_o[0]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[1]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[2]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[3]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[4]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[5]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[6]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[7]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[8]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[9]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[10]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[11]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[12]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[13]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[14]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[15]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1clk_o      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; rx                ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; tx                ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_rx_refclk   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_rx_a_nb     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_rx_bisten   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_rx_rf       ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_clkw     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_data[0]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_data[1]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_data[2]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_data[3]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_data[4]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_data[5]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_data[6]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_data[7]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_ena      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_sc_nd    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_enn      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_bisten   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_foto     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fpga_tdo          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fpga_tck          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fpga_tms          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; jtag_sel          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; nbb_jtag          ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; dev_clr_fpga_out  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; critical_error    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dip_sw2           ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; nreconf           ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; nepc_sel          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_rx_status   ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; manchester_sigdet ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; rst_n             ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; inclk14           ; Input    ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; inclk15           ; Input    ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_data[0]  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_rdy      ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_rvs      ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_data[1]  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_data[3]  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_data[2]  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_data[4]  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_sc_nd    ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_data[5]  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_data[6]  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_data[7]  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_clkr     ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; slot_id[0]        ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; slot_id[1]        ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; slot_id[2]        ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; slot_id[3]        ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; array_id[0]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; array_id[2]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; array_id[1]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; pcb_rev[2]        ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; pcb_rev[3]        ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; pcb_rev[1]        ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; pcb_rev[0]        ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; sclki             ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; ccssi             ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; box_id_in         ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; dv_pulse_fibre    ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; epc_tdo           ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_rc4_a  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_rc4_b  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_ac_a   ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_ac_b   ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_bc2_a  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_bc2_b  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_bc3_a  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_bc3_b  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_rc2_a  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_rc2_b  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_rc3_a  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_rc3_b  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_bc1_a  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_bc1_b  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_rc1_a  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_rc1_b  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; inclk1            ; Input    ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; manchester_data   ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; mosii             ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
+-------------------+----------+---------------+---------------+-----------------------+-------------------------+----------------------------------------+---------------------------------+--------------------------------+-----+------+----------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                          ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                       ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; sram0_data[0]                                                                                                                                                                             ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[0]                                                                                                                                            ; 1                 ; ON      ;
; sram0_data[1]                                                                                                                                                                             ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[1]                                                                                                                                            ; 0                 ; ON      ;
; sram0_data[2]                                                                                                                                                                             ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[2]                                                                                                                                            ; 0                 ; ON      ;
; sram0_data[3]                                                                                                                                                                             ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[3]                                                                                                                                            ; 1                 ; ON      ;
; sram0_data[4]                                                                                                                                                                             ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[4]                                                                                                                                            ; 1                 ; ON      ;
; sram0_data[5]                                                                                                                                                                             ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[5]                                                                                                                                            ; 0                 ; ON      ;
; sram0_data[6]                                                                                                                                                                             ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[6]                                                                                                                                            ; 1                 ; ON      ;
; sram0_data[7]                                                                                                                                                                             ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[7]                                                                                                                                            ; 1                 ; ON      ;
; sram0_data[8]                                                                                                                                                                             ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[8]                                                                                                                                            ; 1                 ; ON      ;
; sram0_data[9]                                                                                                                                                                             ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[9]                                                                                                                                            ; 0                 ; ON      ;
; sram0_data[10]                                                                                                                                                                            ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[10]                                                                                                                                           ; 1                 ; ON      ;
; sram0_data[11]                                                                                                                                                                            ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[11]                                                                                                                                           ; 0                 ; ON      ;
; sram0_data[12]                                                                                                                                                                            ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[12]                                                                                                                                           ; 1                 ; ON      ;
; sram0_data[13]                                                                                                                                                                            ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[13]                                                                                                                                           ; 0                 ; ON      ;
; sram0_data[14]                                                                                                                                                                            ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[14]                                                                                                                                           ; 0                 ; ON      ;
; sram0_data[15]                                                                                                                                                                            ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[15]                                                                                                                                           ; 0                 ; ON      ;
; sram1_data[0]                                                                                                                                                                             ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[16]                                                                                                                                           ; 1                 ; ON      ;
; sram1_data[1]                                                                                                                                                                             ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[17]                                                                                                                                           ; 1                 ; ON      ;
; sram1_data[2]                                                                                                                                                                             ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[18]                                                                                                                                           ; 0                 ; ON      ;
; sram1_data[3]                                                                                                                                                                             ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[19]                                                                                                                                           ; 1                 ; ON      ;
; sram1_data[4]                                                                                                                                                                             ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[20]                                                                                                                                           ; 1                 ; ON      ;
; sram1_data[5]                                                                                                                                                                             ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[21]                                                                                                                                           ; 1                 ; ON      ;
; sram1_data[6]                                                                                                                                                                             ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[22]                                                                                                                                           ; 1                 ; ON      ;
; sram1_data[7]                                                                                                                                                                             ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[23]                                                                                                                                           ; 0                 ; ON      ;
; sram1_data[8]                                                                                                                                                                             ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[24]                                                                                                                                           ; 0                 ; ON      ;
; sram1_data[9]                                                                                                                                                                             ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[25]                                                                                                                                           ; 1                 ; ON      ;
; sram1_data[10]                                                                                                                                                                            ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[26]                                                                                                                                           ; 0                 ; ON      ;
; sram1_data[11]                                                                                                                                                                            ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[27]                                                                                                                                           ; 0                 ; ON      ;
; sram1_data[12]                                                                                                                                                                            ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[28]                                                                                                                                           ; 0                 ; ON      ;
; sram1_data[13]                                                                                                                                                                            ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[29]                                                                                                                                           ; 1                 ; ON      ;
; sram1_data[14]                                                                                                                                                                            ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[30]                                                                                                                                           ; 0                 ; ON      ;
; sram1_data[15]                                                                                                                                                                            ;                   ;         ;
;      - sram_ctrl:sram_ctrl_slave|sram_rdata[31]                                                                                                                                           ; 0                 ; ON      ;
; card_id                                                                                                                                                                                   ;                   ;         ;
;      - id_thermo:card_id_thermo_slave|one_wire_master:master|shift_reg:rx_data_reg|reg[7]                                                                                                 ; 1                 ; ON      ;
; smb_data                                                                                                                                                                                  ;                   ;         ;
;      - fpga_thermo:fpga_thermo_slave|smb_master:master2|shift_reg:rx_data_reg|reg[0]                                                                                                      ; 0                 ; ON      ;
; inclk5                                                                                                                                                                                    ;                   ;         ;
; ttl_nrx1                                                                                                                                                                                  ;                   ;         ;
; ttl_nrx2                                                                                                                                                                                  ;                   ;         ;
; ttl_nrx3                                                                                                                                                                                  ;                   ;         ;
; eeprom_si                                                                                                                                                                                 ;                   ;         ;
; dip_sw3                                                                                                                                                                                   ;                   ;         ;
; dip_sw4                                                                                                                                                                                   ;                   ;         ;
; extend_n                                                                                                                                                                                  ;                   ;         ;
; mictor0_e[0]                                                                                                                                                                              ;                   ;         ;
; mictor0_e[1]                                                                                                                                                                              ;                   ;         ;
; mictor0_e[2]                                                                                                                                                                              ;                   ;         ;
; mictor0_e[3]                                                                                                                                                                              ;                   ;         ;
; mictor0_e[4]                                                                                                                                                                              ;                   ;         ;
; mictor0_e[5]                                                                                                                                                                              ;                   ;         ;
; mictor0_e[6]                                                                                                                                                                              ;                   ;         ;
; mictor0_e[7]                                                                                                                                                                              ;                   ;         ;
; mictor0_e[8]                                                                                                                                                                              ;                   ;         ;
; mictor0_e[9]                                                                                                                                                                              ;                   ;         ;
; mictor0_e[10]                                                                                                                                                                             ;                   ;         ;
; mictor0_e[11]                                                                                                                                                                             ;                   ;         ;
; mictor0_e[12]                                                                                                                                                                             ;                   ;         ;
; mictor0_e[13]                                                                                                                                                                             ;                   ;         ;
; mictor0_e[14]                                                                                                                                                                             ;                   ;         ;
; mictor0_e[15]                                                                                                                                                                             ;                   ;         ;
; mictor0clk_e                                                                                                                                                                              ;                   ;         ;
; rx                                                                                                                                                                                        ;                   ;         ;
; nbb_jtag                                                                                                                                                                                  ;                   ;         ;
; dip_sw2                                                                                                                                                                                   ;                   ;         ;
; fibre_rx_status                                                                                                                                                                           ;                   ;         ;
;      - cc_reset:cc_reset_block|start_mce_bclr~0                                                                                                                                           ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|rx_fw~1                                                                                                                          ; 1                 ; ON      ;
;      - red_led                                                                                                                                                                            ; 1                 ; ON      ;
; manchester_sigdet                                                                                                                                                                         ;                   ;         ;
;      - dv_rx:dv_rx_slave|manch_det_temp                                                                                                                                                   ; 0                 ; ON      ;
;      - ylw_led                                                                                                                                                                            ; 0                 ; ON      ;
; rst_n                                                                                                                                                                                     ;                   ;         ;
;      - cc_reset:cc_reset_block|current_state.PREP_SUBRACK_BCLR                                                                                                                            ; 0                 ; ON      ;
;      - cc_reset:cc_reset_block|process_5~0                                                                                                                                                ; 0                 ; ON      ;
;      - rst_RESYN122                                                                                                                                                                       ; 0                 ; ON      ;
; inclk14                                                                                                                                                                                   ;                   ;         ;
; inclk15                                                                                                                                                                                   ;                   ;         ;
; fibre_rx_data[0]                                                                                                                                                                          ;                   ;         ;
;      - cc_reset:cc_reset_block|start_mce_bclr~3                                                                                                                                           ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|dpram_i4v:fiforam|altsyncram_9nf1:altsyncram6|ram_block7a4 ; 0                 ; ON      ;
; fibre_rx_rdy                                                                                                                                                                              ;                   ;         ;
;      - cc_reset:cc_reset_block|start_mce_bclr~0                                                                                                                                           ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|rx_fw~1                                                                                                                          ; 1                 ; ON      ;
; fibre_rx_rvs                                                                                                                                                                              ;                   ;         ;
;      - cc_reset:cc_reset_block|start_mce_bclr~0                                                                                                                                           ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|rx_fw~1                                                                                                                          ; 1                 ; ON      ;
; fibre_rx_data[1]                                                                                                                                                                          ;                   ;         ;
;      - cc_reset:cc_reset_block|start_mce_bclr~1                                                                                                                                           ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|dpram_i4v:fiforam|altsyncram_9nf1:altsyncram6|ram_block7a2 ; 1                 ; ON      ;
; fibre_rx_data[3]                                                                                                                                                                          ;                   ;         ;
;      - issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|dpram_i4v:fiforam|altsyncram_9nf1:altsyncram6|ram_block7a3 ; 1                 ; ON      ;
;      - cc_reset:cc_reset_block|start_mce_bclr~1                                                                                                                                           ; 1                 ; ON      ;
; fibre_rx_data[2]                                                                                                                                                                          ;                   ;         ;
;      - issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|dpram_i4v:fiforam|altsyncram_9nf1:altsyncram6|ram_block7a2 ; 1                 ; ON      ;
;      - cc_reset:cc_reset_block|start_mce_bclr~1                                                                                                                                           ; 1                 ; ON      ;
; fibre_rx_data[4]                                                                                                                                                                          ;                   ;         ;
;      - issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|dpram_i4v:fiforam|altsyncram_9nf1:altsyncram6|ram_block7a4 ; 0                 ; ON      ;
;      - cc_reset:cc_reset_block|start_mce_bclr~1                                                                                                                                           ; 0                 ; ON      ;
; fibre_rx_sc_nd                                                                                                                                                                            ;                   ;         ;
;      - cc_reset:cc_reset_block|start_mce_bclr~2                                                                                                                                           ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|rx_fw~0                                                                                                                          ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|rx_fw~1                                                                                                                          ; 1                 ; ON      ;
; fibre_rx_data[5]                                                                                                                                                                          ;                   ;         ;
;      - cc_reset:cc_reset_block|start_mce_bclr~2                                                                                                                                           ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|dpram_i4v:fiforam|altsyncram_9nf1:altsyncram6|ram_block7a3 ; 1                 ; ON      ;
; fibre_rx_data[6]                                                                                                                                                                          ;                   ;         ;
;      - cc_reset:cc_reset_block|start_mce_bclr~2                                                                                                                                           ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|dpram_i4v:fiforam|altsyncram_9nf1:altsyncram6|ram_block7a7 ; 1                 ; ON      ;
; fibre_rx_data[7]                                                                                                                                                                          ;                   ;         ;
;      - issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|dpram_i4v:fiforam|altsyncram_9nf1:altsyncram6|ram_block7a7 ; 1                 ; ON      ;
;      - cc_reset:cc_reset_block|start_mce_bclr~2                                                                                                                                           ; 1                 ; ON      ;
; fibre_rx_clkr                                                                                                                                                                             ;                   ;         ;
; slot_id[0]                                                                                                                                                                                ;                   ;         ;
;      - dispatch:cc_dispatch_block|Mux5~0                                                                                                                                                  ; 0                 ; ON      ;
;      - dispatch:cc_dispatch_block|Mux4~0                                                                                                                                                  ; 0                 ; ON      ;
;      - dispatch:cc_dispatch_block|Mux6~0                                                                                                                                                  ; 0                 ; ON      ;
;      - dispatch:cc_dispatch_block|Mux7~0                                                                                                                                                  ; 0                 ; ON      ;
;      - Mux31~15                                                                                                                                                                           ; 0                 ; ON      ;
;      - dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|cmd_valid~18                                                                                                              ; 0                 ; ON      ;
; slot_id[1]                                                                                                                                                                                ;                   ;         ;
;      - dispatch:cc_dispatch_block|Mux5~0                                                                                                                                                  ; 1                 ; ON      ;
;      - dispatch:cc_dispatch_block|Mux4~0                                                                                                                                                  ; 1                 ; ON      ;
;      - dispatch:cc_dispatch_block|Mux6~0                                                                                                                                                  ; 1                 ; ON      ;
;      - dispatch:cc_dispatch_block|Mux7~0                                                                                                                                                  ; 1                 ; ON      ;
;      - all_cards:i_all_cards|Mux80~0                                                                                                                                                      ; 1                 ; ON      ;
;      - dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|cmd_valid~18                                                                                                              ; 1                 ; ON      ;
; slot_id[2]                                                                                                                                                                                ;                   ;         ;
;      - dispatch:cc_dispatch_block|Mux5~0                                                                                                                                                  ; 1                 ; ON      ;
;      - dispatch:cc_dispatch_block|Mux4~0                                                                                                                                                  ; 1                 ; ON      ;
;      - dispatch:cc_dispatch_block|Mux6~0                                                                                                                                                  ; 1                 ; ON      ;
;      - dispatch:cc_dispatch_block|Mux7~0                                                                                                                                                  ; 1                 ; ON      ;
;      - Mux29~22                                                                                                                                                                           ; 1                 ; ON      ;
;      - dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|cmd_valid~17                                                                                                              ; 1                 ; ON      ;
;      - dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|cmd_valid~18                                                                                                              ; 1                 ; ON      ;
;      - dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|cmd_valid~19                                                                                                              ; 1                 ; ON      ;
; slot_id[3]                                                                                                                                                                                ;                   ;         ;
;      - dispatch:cc_dispatch_block|Mux5~0                                                                                                                                                  ; 1                 ; ON      ;
;      - dispatch:cc_dispatch_block|Mux4~0                                                                                                                                                  ; 1                 ; ON      ;
;      - dispatch:cc_dispatch_block|Mux6~0                                                                                                                                                  ; 1                 ; ON      ;
;      - dispatch:cc_dispatch_block|Mux7~0                                                                                                                                                  ; 1                 ; ON      ;
;      - Mux28~20                                                                                                                                                                           ; 1                 ; ON      ;
;      - dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|cmd_valid~17                                                                                                              ; 1                 ; ON      ;
;      - dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|cmd_valid~18                                                                                                              ; 1                 ; ON      ;
;      - dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|cmd_valid~19                                                                                                              ; 1                 ; ON      ;
; array_id[0]                                                                                                                                                                               ;                   ;         ;
;      - Mux29~36                                                                                                                                                                           ; 0                 ; ON      ;
; array_id[2]                                                                                                                                                                               ;                   ;         ;
;      - Mux31~27                                                                                                                                                                           ; 1                 ; ON      ;
; array_id[1]                                                                                                                                                                               ;                   ;         ;
;      - Mux30~34                                                                                                                                                                           ; 1                 ; ON      ;
; pcb_rev[2]                                                                                                                                                                                ;                   ;         ;
;      - Mux21~15                                                                                                                                                                           ; 1                 ; ON      ;
; pcb_rev[3]                                                                                                                                                                                ;                   ;         ;
;      - Mux20~17                                                                                                                                                                           ; 0                 ; ON      ;
; pcb_rev[1]                                                                                                                                                                                ;                   ;         ;
;      - Mux22~15                                                                                                                                                                           ; 0                 ; ON      ;
; pcb_rev[0]                                                                                                                                                                                ;                   ;         ;
;      - Mux23~15                                                                                                                                                                           ; 1                 ; ON      ;
; sclki                                                                                                                                                                                     ;                   ;         ;
;      - psu_ctrl:psu_ctrl_slave|sclk_temp                                                                                                                                                  ; 1                 ; ON      ;
; ccssi                                                                                                                                                                                     ;                   ;         ;
;      - psu_ctrl:psu_ctrl_slave|ccss_temp                                                                                                                                                  ; 0                 ; ON      ;
; box_id_in                                                                                                                                                                                 ;                   ;         ;
;      - backplane_id_thermo:backplane_id_thermo_slave|three_wire_master:master|shift_reg:rx_data_reg|reg[7]                                                                                ; 1                 ; ON      ;
; dv_pulse_fibre                                                                                                                                                                            ;                   ;         ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|frame_status_reg[9]                                                                                                        ; 0                 ; ON      ;
; epc_tdo                                                                                                                                                                                   ;                   ;         ;
;      - config_fpga:config_fpga_slave|shift_reg:tdo_rx|reg[0]                                                                                                                              ; 0                 ; ON      ;
;      - config_fpga:config_fpga_slave|jtag1_dat[7]                                                                                                                                         ; 0                 ; ON      ;
; lvds_reply_rc4_a                                                                                                                                                                          ;                   ;         ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_a|time[9]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_a|time[8]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_a|time[7]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_a|time[6]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_a|time[5]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_a|time[4]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_a|time[3]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_a|time[2]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_a|time[1]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_a|time[0]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_a|lvds_temp                                  ; 0                 ; ON      ;
; lvds_reply_rc4_b                                                                                                                                                                          ;                   ;         ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_b|time[9]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_b|time[8]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_b|time[7]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_b|time[6]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_b|time[5]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_b|time[4]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_b|time[3]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_b|time[2]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_b|time[1]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_b|time[0]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_b|lvds_temp                                  ; 0                 ; ON      ;
; lvds_reply_ac_a                                                                                                                                                                           ;                   ;         ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_a|time[9]                                     ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_a|time[8]                                     ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_a|time[7]                                     ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_a|time[6]                                     ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_a|time[5]                                     ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_a|time[4]                                     ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_a|time[3]                                     ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_a|time[2]                                     ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_a|time[1]                                     ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_a|time[0]                                     ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_a|lvds_temp                                   ; 0                 ; ON      ;
; lvds_reply_ac_b                                                                                                                                                                           ;                   ;         ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_b|time[9]                                     ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_b|time[8]                                     ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_b|time[7]                                     ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_b|time[6]                                     ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_b|time[5]                                     ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_b|time[4]                                     ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_b|time[3]                                     ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_b|time[2]                                     ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_b|time[1]                                     ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_b|time[0]                                     ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_b|lvds_temp                                   ; 0                 ; ON      ;
; lvds_reply_bc2_a                                                                                                                                                                          ;                   ;         ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_a|time[9]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_a|time[8]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_a|time[7]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_a|time[6]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_a|time[5]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_a|time[4]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_a|time[3]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_a|time[2]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_a|time[1]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_a|time[0]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_a|lvds_temp                                  ; 0                 ; ON      ;
; lvds_reply_bc2_b                                                                                                                                                                          ;                   ;         ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|time[9]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|time[8]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|time[7]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|time[6]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|time[5]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|time[4]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|time[3]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|time[2]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|time[1]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|time[0]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|lvds_temp                                  ; 0                 ; ON      ;
; lvds_reply_bc3_a                                                                                                                                                                          ;                   ;         ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_a|time[9]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_a|time[8]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_a|time[7]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_a|time[6]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_a|time[5]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_a|time[4]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_a|time[3]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_a|time[2]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_a|time[1]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_a|time[0]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_a|lvds_temp                                  ; 1                 ; ON      ;
; lvds_reply_bc3_b                                                                                                                                                                          ;                   ;         ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_b|time[9]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_b|time[8]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_b|time[7]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_b|time[6]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_b|time[5]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_b|time[4]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_b|time[3]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_b|time[2]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_b|time[1]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_b|time[0]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_b|lvds_temp                                  ; 1                 ; ON      ;
; lvds_reply_rc2_a                                                                                                                                                                          ;                   ;         ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_a|time[9]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_a|time[8]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_a|time[7]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_a|time[6]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_a|time[5]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_a|time[4]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_a|time[3]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_a|time[2]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_a|time[1]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_a|time[0]                                    ; 1                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_a|lvds_temp                                  ; 1                 ; ON      ;
; lvds_reply_rc2_b                                                                                                                                                                          ;                   ;         ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|time[9]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|time[8]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|time[7]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|time[6]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|time[5]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|time[4]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|time[3]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|time[2]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|time[1]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|time[0]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|lvds_temp                                  ; 0                 ; ON      ;
; lvds_reply_rc3_a                                                                                                                                                                          ;                   ;         ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_a|time[9]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_a|time[8]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_a|time[7]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_a|time[6]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_a|time[5]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_a|time[4]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_a|time[3]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_a|time[2]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_a|time[1]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_a|time[0]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_a|lvds_temp                                  ; 0                 ; ON      ;
; lvds_reply_rc3_b                                                                                                                                                                          ;                   ;         ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|time[9]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|time[8]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|time[7]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|time[6]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|time[5]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|time[4]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|time[3]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|time[2]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|time[1]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|time[0]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|lvds_temp                                  ; 0                 ; ON      ;
; lvds_reply_bc1_a                                                                                                                                                                          ;                   ;         ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_a|time[9]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_a|time[8]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_a|time[7]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_a|time[6]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_a|time[5]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_a|time[4]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_a|time[3]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_a|time[2]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_a|time[1]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_a|time[0]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_a|lvds_temp                                  ; 0                 ; ON      ;
; lvds_reply_bc1_b                                                                                                                                                                          ;                   ;         ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_b|time[9]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_b|time[8]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_b|time[7]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_b|time[6]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_b|time[5]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_b|time[4]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_b|time[3]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_b|time[2]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_b|time[1]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_b|time[0]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_b|lvds_temp                                  ; 0                 ; ON      ;
; lvds_reply_rc1_a                                                                                                                                                                          ;                   ;         ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_a|time[9]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_a|time[8]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_a|time[7]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_a|time[6]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_a|time[5]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_a|time[4]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_a|time[3]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_a|time[2]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_a|time[1]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_a|time[0]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_a|lvds_temp                                  ; 0                 ; ON      ;
; lvds_reply_rc1_b                                                                                                                                                                          ;                   ;         ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_b|time[9]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_b|time[8]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_b|time[7]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_b|time[6]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_b|time[5]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_b|time[4]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_b|time[3]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_b|time[2]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_b|time[1]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_b|time[0]                                    ; 0                 ; ON      ;
;      - issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_b|lvds_temp                                  ; 0                 ; ON      ;
; inclk1                                                                                                                                                                                    ;                   ;         ;
; manchester_data                                                                                                                                                                           ;                   ;         ;
;      - dv_rx:dv_rx_slave|manch_dat_temp                                                                                                                                                   ; 0                 ; ON      ;
; mosii                                                                                                                                                                                     ;                   ;         ;
;      - psu_ctrl:psu_ctrl_slave|mosi_temp                                                                                                                                                  ; 1                 ; ON      ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                      ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+---------+----------------------------+--------+----------------------+------------------+
; Name                                                                                                                                                                                                                       ; Location      ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+---------+----------------------------+--------+----------------------+------------------+
; all_cards:i_all_cards|Mux10~0                                                                                                                                                                                              ; LC_X66_Y10_N8 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; all_cards:i_all_cards|Mux11~1                                                                                                                                                                                              ; LC_X66_Y10_N1 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; all_cards:i_all_cards|Mux12~1                                                                                                                                                                                              ; LC_X66_Y10_N3 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; all_cards:i_all_cards|Mux13~0                                                                                                                                                                                              ; LC_X66_Y10_N6 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; all_cards:i_all_cards|Mux14~0                                                                                                                                                                                              ; LC_X66_Y10_N9 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; all_cards:i_all_cards|Mux15~1                                                                                                                                                                                              ; LC_X66_Y10_N7 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; all_cards:i_all_cards|Mux8~0                                                                                                                                                                                               ; LC_X66_Y10_N0 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; all_cards:i_all_cards|Mux9~0                                                                                                                                                                                               ; LC_X66_Y10_N2 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; backplane_id_thermo:backplane_id_thermo_slave|Selector12~0                                                                                                                                                                 ; LC_X83_Y10_N0 ; 4       ; Clock enable               ; no     ; --                   ; --               ;
; backplane_id_thermo:backplane_id_thermo_slave|id0_ld~0                                                                                                                                                                     ; LC_X82_Y10_N5 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; backplane_id_thermo:backplane_id_thermo_slave|id1_ld~1                                                                                                                                                                     ; LC_X82_Y10_N6 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; backplane_id_thermo:backplane_id_thermo_slave|id2_ld~0                                                                                                                                                                     ; LC_X82_Y10_N2 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; backplane_id_thermo:backplane_id_thermo_slave|id3_ld~0                                                                                                                                                                     ; LC_X82_Y10_N0 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; backplane_id_thermo:backplane_id_thermo_slave|thermo0_ld~0                                                                                                                                                                 ; LC_X82_Y10_N1 ; 7       ; Clock enable               ; no     ; --                   ; --               ;
; backplane_id_thermo:backplane_id_thermo_slave|thermo1_ld~0                                                                                                                                                                 ; LC_X83_Y10_N8 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; backplane_id_thermo:backplane_id_thermo_slave|three_wire_master:master|Selector5~0                                                                                                                                         ; LC_X84_Y15_N0 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; backplane_id_thermo:backplane_id_thermo_slave|three_wire_master:master|Selector6~1                                                                                                                                         ; LC_X83_Y13_N2 ; 18      ; Sync. clear                ; no     ; --                   ; --               ;
; backplane_id_thermo:backplane_id_thermo_slave|three_wire_master:master|Selector8~10                                                                                                                                        ; LC_X82_Y14_N6 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; backplane_id_thermo:backplane_id_thermo_slave|three_wire_master:master|pres_state.IDLE                                                                                                                                     ; LC_X84_Y14_N2 ; 18      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ;
; backplane_id_thermo:backplane_id_thermo_slave|wb_ps.SEND_TEMP                                                                                                                                                              ; LC_X57_Y4_N8  ; 36      ; Sync. load                 ; no     ; --                   ; --               ;
; cc_reset:cc_reset_block|brst5                                                                                                                                                                                              ; LC_X1_Y26_N8  ; 24      ; Async. clear               ; yes    ; Global Clock         ; GCLK2            ;
; cc_reset:cc_reset_block|current_wbs_state~10                                                                                                                                                                               ; LC_X57_Y3_N9  ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; cc_reset:cc_reset_block|us_timer:timeout_timer1|Equal0~1                                                                                                                                                                   ; LC_X2_Y31_N9  ; 33      ; Sync. clear                ; no     ; --                   ; --               ;
; cc_reset:cc_reset_block|us_timer:timeout_timer1|us_count~56                                                                                                                                                                ; LC_X2_Y31_N0  ; 30      ; Clock enable               ; no     ; --                   ; --               ;
; cc_reset:cc_reset_block|us_timer:timeout_timer2|Equal0~1                                                                                                                                                                   ; LC_X2_Y32_N5  ; 33      ; Sync. clear                ; no     ; --                   ; --               ;
; cc_reset:cc_reset_block|us_timer:timeout_timer2|us_count~58                                                                                                                                                                ; LC_X2_Y32_N4  ; 30      ; Clock enable               ; no     ; --                   ; --               ;
; clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_clk0                                                                                                                                              ; PLL_5         ; 7374    ; Clock                      ; yes    ; Global Clock         ; GCLK12           ;
; clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_clk1                                                                                                                                              ; PLL_5         ; 8       ; Clock                      ; yes    ; Global Clock         ; GCLK13           ;
; clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_clk2                                                                                                                                              ; PLL_5         ; 1357    ; Clock                      ; yes    ; Global Clock         ; GCLK15           ;
; clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_clk3                                                                                                                                              ; PLL_5         ; 57      ; Clock                      ; yes    ; Global Clock         ; GCLK14           ;
; config_fpga:config_fpga_slave|Selector12~0                                                                                                                                                                                 ; LC_X33_Y34_N2 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; config_fpga:config_fpga_slave|Selector13~0                                                                                                                                                                                 ; LC_X33_Y34_N5 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; config_fpga:config_fpga_slave|current_jtag_state.LATCH_SIZE                                                                                                                                                                ; LC_X33_Y35_N9 ; 101     ; Clock enable               ; no     ; --                   ; --               ;
; config_fpga:config_fpga_slave|current_jtag_state.SEQUENCE_DONE                                                                                                                                                             ; LC_X35_Y34_N1 ; 24      ; Sync. clear                ; no     ; --                   ; --               ;
; config_fpga:config_fpga_slave|jtag0_wren~0                                                                                                                                                                                 ; LC_X46_Y7_N4  ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; config_fpga:config_fpga_slave|jtag1_wren~1                                                                                                                                                                                 ; LC_X38_Y29_N0 ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; config_fpga:config_fpga_slave|jtag2_wren~0                                                                                                                                                                                 ; LC_X46_Y7_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; config_fpga:config_fpga_slave|shift_reg:tdo_rx|reg~1                                                                                                                                                                       ; LC_X37_Y24_N0 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; config_fpga:config_fpga_slave|tck_half_period_wren~0                                                                                                                                                                       ; LC_X37_Y23_N4 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; config_fpga:config_fpga_slave|tdi_reg_wren~10                                                                                                                                                                              ; LC_X33_Y26_N3 ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; config_fpga:config_fpga_slave|tdi_wren~0                                                                                                                                                                                   ; LC_X42_Y23_N7 ; 9       ; Clock enable, Write enable ; no     ; --                   ; --               ;
; config_fpga:config_fpga_slave|tdo_rd_addr_clr~0                                                                                                                                                                            ; LC_X54_Y6_N7  ; 7       ; Sync. clear                ; no     ; --                   ; --               ;
; config_fpga:config_fpga_slave|tdo_sample_dly_wren~0                                                                                                                                                                        ; LC_X37_Y23_N9 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; config_fpga:config_fpga_slave|tdo_wren~0                                                                                                                                                                                   ; LC_X35_Y34_N2 ; 2       ; Clock enable, Write enable ; no     ; --                   ; --               ;
; config_fpga:config_fpga_slave|us_timer:timeout_timer|Equal0~1                                                                                                                                                              ; LC_X14_Y33_N9 ; 33      ; Sync. clear                ; no     ; --                   ; --               ;
; config_fpga:config_fpga_slave|us_timer:timeout_timer|us_count~60                                                                                                                                                           ; LC_X14_Y33_N0 ; 30      ; Clock enable               ; no     ; --                   ; --               ;
; config_fpga:config_fpga_slave|wbit_count~24                                                                                                                                                                                ; LC_X33_Y34_N9 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; dispatch:cc_dispatch_block|Selector5~1                                                                                                                                                                                     ; LC_X51_Y12_N3 ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ;
; dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|header0_ld~0                                                                                                                                                      ; LC_X45_Y2_N9  ; 14      ; Clock enable               ; no     ; --                   ; --               ;
; dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|header1_ld~0                                                                                                                                                      ; LC_X47_Y2_N2  ; 16      ; Clock enable               ; no     ; --                   ; --               ;
; dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs10a[1]                                                                 ; LC_X43_Y6_N1  ; 7       ; Clock enable, Write enable ; no     ; --                   ; --               ;
; dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs13                                                                     ; LC_X43_Y4_N6  ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds_receiving                                                                                                                                     ; LC_X34_Y10_N8 ; 45      ; Sync. clear                ; no     ; --                   ; --               ;
; dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg~2                                                                                                                                   ; LC_X45_Y2_N1  ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|pres_state.DONE                                                                                                                                                   ; LC_X46_Y2_N3  ; 53      ; Sync. clear                ; no     ; --                   ; --               ;
; dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|pres_state.IDLE                                                                                                                                                   ; LC_X46_Y2_N6  ; 48      ; Sync. clear                ; no     ; --                   ; --               ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|Selector6~0                                                                                                                                                 ; LC_X72_Y10_N0 ; 11      ; Sync. clear                ; no     ; --                   ; --               ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|Selector75~3                                                                                                                                                ; LC_X72_Y11_N1 ; 5       ; Clock enable, Write enable ; no     ; --                   ; --               ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|Selector8~2                                                                                                                                                 ; LC_X72_Y11_N6 ; 5       ; Clock enable, Write enable ; no     ; --                   ; --               ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|Selector2~1                                                                                                                              ; LC_X76_Y15_N0 ; 34      ; Clock enable               ; no     ; --                   ; --               ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|bit_count_ena                                                                                                                            ; LC_X72_Y32_N2 ; 7       ; Clock enable               ; no     ; --                   ; --               ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|pres_state.SETUP                                                                                                                         ; LC_X73_Y15_N9 ; 36      ; Sync. load                 ; no     ; --                   ; --               ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|Selector2~1                                                                                                                              ; LC_X82_Y9_N3  ; 34      ; Clock enable               ; no     ; --                   ; --               ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|bit_count_ena                                                                                                                            ; LC_X83_Y9_N9  ; 7       ; Clock enable               ; no     ; --                   ; --               ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|pres_state.SETUP                                                                                                                         ; LC_X82_Y9_N6  ; 36      ; Sync. load                 ; no     ; --                   ; --               ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|parallel_crc:crc_calc|crc_reg~1                                                                                                                             ; LC_X72_Y10_N6 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|pres_state.IDLE                                                                                                                                             ; LC_X72_Y14_N5 ; 54      ; Sync. clear                ; no     ; --                   ; --               ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|pres_state.IDLE                                                                                                                                                      ; LC_X51_Y12_N8 ; 17      ; Sync. clear                ; no     ; --                   ; --               ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|us_timer:wdt|Equal0~1                                                                                                                                                ; LC_X76_Y5_N9  ; 33      ; Sync. clear                ; no     ; --                   ; --               ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|us_timer:wdt|us_count~60                                                                                                                                             ; LC_X76_Y5_N0  ; 30      ; Clock enable               ; no     ; --                   ; --               ;
; dispatch:cc_dispatch_block|pres_state.FETCH                                                                                                                                                                                ; LC_X68_Y12_N7 ; 63      ; Clock enable               ; no     ; --                   ; --               ;
; dispatch:psuc_dispatch_block|Selector5~1                                                                                                                                                                                   ; LC_X19_Y29_N1 ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ;
; dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|header0_ld~0                                                                                                                                                    ; LC_X21_Y12_N1 ; 14      ; Clock enable               ; no     ; --                   ; --               ;
; dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|header1_ld~0                                                                                                                                                    ; LC_X19_Y15_N1 ; 16      ; Clock enable               ; no     ; --                   ; --               ;
; dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs10a[1]                                                               ; LC_X25_Y12_N1 ; 7       ; Clock enable, Write enable ; no     ; --                   ; --               ;
; dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs13                                                                   ; LC_X24_Y13_N6 ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg~2                                                                                                                                 ; LC_X21_Y12_N0 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|pres_state.DONE                                                                                                                                                 ; LC_X21_Y13_N8 ; 43      ; Sync. clear                ; no     ; --                   ; --               ;
; dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|pres_state.IDLE                                                                                                                                                 ; LC_X19_Y16_N4 ; 48      ; Sync. clear                ; no     ; --                   ; --               ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|Selector6~1                                                                                                                                               ; LC_X7_Y25_N9  ; 11      ; Sync. clear                ; no     ; --                   ; --               ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|Selector75~3                                                                                                                                              ; LC_X12_Y31_N0 ; 5       ; Clock enable, Write enable ; no     ; --                   ; --               ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|Selector8~2                                                                                                                                               ; LC_X12_Y31_N8 ; 5       ; Clock enable, Write enable ; no     ; --                   ; --               ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|Selector2~1                                                                                                                            ; LC_X23_Y31_N5 ; 34      ; Clock enable               ; no     ; --                   ; --               ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|bit_count_ena                                                                                                                          ; LC_X24_Y31_N5 ; 7       ; Clock enable               ; no     ; --                   ; --               ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|pres_state.SETUP                                                                                                                       ; LC_X23_Y31_N9 ; 36      ; Sync. load                 ; no     ; --                   ; --               ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|Selector2~1                                                                                                                            ; LC_X22_Y31_N0 ; 34      ; Clock enable               ; no     ; --                   ; --               ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|bit_count_ena                                                                                                                          ; LC_X22_Y32_N0 ; 7       ; Clock enable               ; no     ; --                   ; --               ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|pres_state.SETUP                                                                                                                       ; LC_X21_Y31_N8 ; 36      ; Sync. load                 ; no     ; --                   ; --               ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|parallel_crc:crc_calc|crc_reg~1                                                                                                                           ; LC_X12_Y30_N4 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|pres_state.IDLE                                                                                                                                           ; LC_X7_Y25_N2  ; 54      ; Sync. clear                ; no     ; --                   ; --               ;
; dispatch:psuc_dispatch_block|dispatch_wishbone:wishbone|pres_state.IDLE                                                                                                                                                    ; LC_X19_Y28_N4 ; 17      ; Sync. clear                ; no     ; --                   ; --               ;
; dispatch:psuc_dispatch_block|pres_state.FETCH                                                                                                                                                                              ; LC_X19_Y27_N8 ; 86      ; Clock enable               ; no     ; --                   ; --               ;
; dv_rx:dv_rx_slave|Selector5~0                                                                                                                                                                                              ; LC_X66_Y53_N1 ; 40      ; Clock enable               ; no     ; --                   ; --               ;
; dv_rx:dv_rx_slave|current_m_state.DONE                                                                                                                                                                                     ; LC_X66_Y53_N2 ; 12      ; Sync. clear                ; no     ; --                   ; --               ;
; dv_rx:dv_rx_slave|current_m_state.LATCH_MANCH_PACKET                                                                                                                                                                       ; LC_X66_Y53_N9 ; 36      ; Clock enable               ; no     ; --                   ; --               ;
; dv_rx:dv_rx_slave|reg_en~0                                                                                                                                                                                                 ; LC_X67_Y21_N4 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; fibre_rx_clkr                                                                                                                                                                                                              ; PIN_R2        ; 112     ; Clock                      ; yes    ; Global Clock         ; GCLK9            ;
; fpga_thermo:fpga_thermo_slave|ctrl_ps.REGISTER_TEMP                                                                                                                                                                        ; LC_X55_Y2_N0  ; 15      ; Sync. clear                ; no     ; --                   ; --               ;
; fpga_thermo:fpga_thermo_slave|current_state~9                                                                                                                                                                              ; LC_X55_Y2_N3  ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; fpga_thermo:fpga_thermo_slave|reg_wren~0                                                                                                                                                                                   ; LC_X55_Y2_N6  ; 31      ; Clock enable               ; no     ; --                   ; --               ;
; fpga_thermo:fpga_thermo_slave|smb_master:master2|Selector12~0                                                                                                                                                              ; LC_X21_Y4_N0  ; 4       ; Sync. clear                ; no     ; --                   ; --               ;
; fpga_thermo:fpga_thermo_slave|smb_master:master2|pres_state.IDLE~0                                                                                                                                                         ; LC_X23_Y4_N6  ; 3       ; Output enable              ; no     ; --                   ; --               ;
; fpga_thermo:fpga_thermo_slave|smb_master:master2|rx_data_reg_en~3                                                                                                                                                          ; LC_X22_Y5_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; fpga_thermo:fpga_thermo_slave|smb_master:master2|start_or_en                                                                                                                                                               ; LC_X23_Y3_N5  ; 4       ; Clock enable               ; no     ; --                   ; --               ;
; fpga_thermo:fpga_thermo_slave|smb_master:master2|us_timer:smb_timer|Equal0~2                                                                                                                                               ; LC_X21_Y4_N6  ; 33      ; Sync. clear                ; no     ; --                   ; --               ;
; fpga_thermo:fpga_thermo_slave|smb_master:master2|us_timer:smb_timer|us_count~62                                                                                                                                            ; LC_X18_Y3_N8  ; 30      ; Clock enable               ; no     ; --                   ; --               ;
; fpga_thermo:fpga_thermo_slave|us_timer:timeout_timer|Equal0~4                                                                                                                                                              ; LC_X21_Y2_N2  ; 30      ; Sync. clear                ; no     ; --                   ; --               ;
; fpga_thermo:fpga_thermo_slave|us_timer:timeout_timer|us_count~62                                                                                                                                                           ; LC_X21_Y2_N5  ; 30      ; Clock enable               ; no     ; --                   ; --               ;
; frame_timing:frame_timing_slave|frame_timing_core:ftc|current_init_win_state.SERVO_RST_HOLD                                                                                                                                ; LC_X41_Y15_N6 ; 7       ; Sync. clear                ; no     ; --                   ; --               ;
; frame_timing:frame_timing_slave|frame_timing_core:ftc|current_state.GOT_SYNC                                                                                                                                               ; LC_X79_Y16_N1 ; 47      ; Clock enable               ; no     ; --                   ; --               ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|address_on_delay_wren~0                                                                                                                                               ; LC_X38_Y13_N2 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|feedback_delay_wren~1                                                                                                                                                 ; LC_X38_Y13_N5 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|flux_fb_dly_wren~22                                                                                                                                                   ; LC_X53_Y10_N7 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|num_cols_to_read_wren~22                                                                                                                                              ; LC_X53_Y10_N9 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|num_rows_to_read_wren~0                                                                                                                                               ; LC_X55_Y12_N1 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|num_rows_wren~0                                                                                                                                                       ; LC_X38_Y13_N1 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|resync_req_wren~0                                                                                                                                                     ; LC_X38_Y13_N4 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|row_length_wren~0                                                                                                                                                     ; LC_X38_Y13_N7 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|sample_delay_wren~0                                                                                                                                                   ; LC_X38_Y13_N0 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|sample_num_wren~0                                                                                                                                                     ; LC_X38_Y13_N6 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; id_thermo:card_id_thermo_slave|Selector12~0                                                                                                                                                                                ; LC_X83_Y33_N1 ; 4       ; Clock enable               ; no     ; --                   ; --               ;
; id_thermo:card_id_thermo_slave|id0_ld~0                                                                                                                                                                                    ; LC_X82_Y33_N6 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; id_thermo:card_id_thermo_slave|id1_ld~1                                                                                                                                                                                    ; LC_X82_Y33_N7 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; id_thermo:card_id_thermo_slave|id2_ld~0                                                                                                                                                                                    ; LC_X82_Y33_N0 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; id_thermo:card_id_thermo_slave|id3_ld~0                                                                                                                                                                                    ; LC_X82_Y33_N1 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; id_thermo:card_id_thermo_slave|one_wire_master:master|Selector5~0                                                                                                                                                          ; LC_X84_Y38_N0 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; id_thermo:card_id_thermo_slave|one_wire_master:master|Selector6~1                                                                                                                                                          ; LC_X84_Y37_N8 ; 18      ; Sync. clear                ; no     ; --                   ; --               ;
; id_thermo:card_id_thermo_slave|one_wire_master:master|Selector8~7                                                                                                                                                          ; LC_X66_Y4_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; id_thermo:card_id_thermo_slave|one_wire_master:master|pres_state.IDLE                                                                                                                                                      ; LC_X84_Y37_N2 ; 18      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ;
; id_thermo:card_id_thermo_slave|thermo0_ld~1                                                                                                                                                                                ; LC_X82_Y33_N5 ; 6       ; Clock enable               ; no     ; --                   ; --               ;
; id_thermo:card_id_thermo_slave|thermo1_ld~0                                                                                                                                                                                ; LC_X83_Y33_N7 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; id_thermo:card_id_thermo_slave|wb_ps.SEND_TEMP                                                                                                                                                                             ; LC_X63_Y2_N6  ; 35      ; Sync. load                 ; no     ; --                   ; --               ;
; inclk1                                                                                                                                                                                                                     ; PIN_P25       ; 1       ; Clock                      ; no     ; --                   ; --               ;
; inclk14                                                                                                                                                                                                                    ; PIN_K17       ; 1       ; Clock                      ; no     ; --                   ; --               ;
; inclk15                                                                                                                                                                                                                    ; PIN_M17       ; 1       ; Clock                      ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|Selector21~0                                                                                                                                                           ; LC_X68_Y36_N6 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|Selector23~0                                                                                                                                                           ; LC_X78_Y41_N7 ; 6       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|Selector4~0                                                                                                                                                            ; LC_X73_Y39_N7 ; 17      ; Clock enable, Write enable ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|bb_cmd_code~0                                                                                                                                                          ; LC_X67_Y46_N0 ; 21      ; Sync. load                 ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|cmd_param_regs~1                                                                                                                                                       ; LC_X68_Y36_N8 ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|data_count_clr                                                                                                                                                         ; LC_X78_Y45_N2 ; 12      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|lvds_tx:cmd_lvds_tx|Selector2~1                                                                                                                                        ; LC_X76_Y41_N8 ; 34      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|lvds_tx:cmd_lvds_tx|bit_count_ena                                                                                                                                      ; LC_X76_Y40_N9 ; 7       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|lvds_tx:cmd_lvds_tx|fifo:data_buffer|write_ena                                                                                                                         ; LC_X73_Y41_N1 ; 5       ; Clock enable, Write enable ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|lvds_tx:cmd_lvds_tx|pres_state.SETUP                                                                                                                                   ; LC_X76_Y41_N9 ; 36      ; Sync. load                 ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|present_state.HEADER_A                                                                                                                                                 ; LC_X73_Y40_N2 ; 36      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|present_state.IDLE                                                                                                                                                     ; LC_X68_Y39_N9 ; 76      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|present_state.IDLE~8                                                                                                                                                   ; LC_X72_Y40_N0 ; 37      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|present_state.STORE_CMD_PARAM                                                                                                                                          ; LC_X68_Y36_N3 ; 97      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|present_state.WAIT_TO_ISSUE                                                                                                                                            ; LC_X68_Y36_N4 ; 23      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|serial_crc:cmd_crc|Equal0~15                                                                                                                                           ; LC_X80_Y45_N4 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|serial_crc:cmd_crc|crc_reg~1                                                                                                                                           ; LC_X80_Y42_N4 ; 33      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|Selector85~0                                                                                                                                                 ; LC_X72_Y19_N5 ; 32      ; Sync. load                 ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|i_ramp_awg_advance~10                                                                                                                                        ; LC_X67_Y38_N6 ; 32      ; Sync. load                 ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|i_ramp_awg_advance~54                                                                                                                                        ; LC_X68_Y33_N9 ; 13      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|internal_wb_ack~0                                                                                                                                            ; LC_X67_Y40_N7 ; 46      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|load_seq_num~0                                                                                                                                               ; LC_X68_Y43_N6 ; 34      ; Sync. load                 ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|next_ramp_value~64                                                                                                                                           ; LC_X60_Y29_N5 ; 32      ; Sync. load                 ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|next_ramp_value~65                                                                                                                                           ; LC_X68_Y33_N7 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|next_toggle_sync[31]~4                                                                                                                                       ; LC_X68_Y38_N8 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|ret_dat_req~0                                                                                                                                                ; LC_X72_Y49_N7 ; 5       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|ret_dat_req~0_Duplicate_1                                                                                                                                    ; LC_X72_Y49_N5 ; 45      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|simple_cmd_req~2                                                                                                                                             ; LC_X72_Y49_N4 ; 60      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|us_timer:timer|Equal0~4                                                                                                                                      ; LC_X66_Y37_N8 ; 30      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|us_timer:timer|us_count~48                                                                                                                                   ; LC_X66_Y38_N2 ; 30      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|card_addr_o[15]~0                                                                                                                                                        ; LC_X72_Y48_N0 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|card_addr_o[7]~1                                                                                                                                                         ; LC_X72_Y48_N5 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|cksum_calc~0                                                                                                                                                             ; LC_X77_Y48_N9 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|cksum_in[15]~1                                                                                                                                                           ; LC_X77_Y48_N1 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|cksum_in[23]~2                                                                                                                                                           ; LC_X77_Y48_N4 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|cksum_in[31]~3                                                                                                                                                           ; LC_X77_Y48_N6 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|cksum_in[7]~0                                                                                                                                                            ; LC_X77_Y48_N5 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|cksum_rcvd[15]~1                                                                                                                                                         ; LC_X78_Y48_N6 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|cksum_rcvd[23]~2                                                                                                                                                         ; LC_X78_Y48_N0 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|cksum_rcvd[31]~3                                                                                                                                                         ; LC_X78_Y48_N8 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|cksum_rcvd[7]~0                                                                                                                                                          ; LC_X78_Y48_N1 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|cmd_code[15]~0                                                                                                                                                           ; LC_X72_Y48_N3 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|cmd_code[23]~3                                                                                                                                                           ; LC_X72_Y48_N4 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|cmd_code[31]~2                                                                                                                                                           ; LC_X72_Y48_N9 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|cmd_code[7]~1                                                                                                                                                            ; LC_X72_Y48_N2 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|current_state.DATA_READ                                                                                                                                                  ; LC_X76_Y45_N2 ; 43      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|current_state.IDLE                                                                                                                                                       ; LC_X76_Y46_N9 ; 65      ; Async. clear, Sync. clear  ; yes    ; Global Clock         ; GCLK10           ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|current_state.RQ_BYTE                                                                                                                                                    ; LC_X76_Y49_N2 ; 30      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|data_in[15]~1                                                                                                                                                            ; LC_X77_Y48_N3 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|data_in[23]~2                                                                                                                                                            ; LC_X72_Y47_N2 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|data_in[31]~3                                                                                                                                                            ; LC_X77_Y48_N0 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|data_in[7]~0                                                                                                                                                             ; LC_X77_Y48_N2 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|num_data[10]~1                                                                                                                                                           ; LC_X76_Y47_N0 ; 3       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|num_data[7]~0                                                                                                                                                            ; LC_X76_Y47_N3 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|param_id_o[15]~0                                                                                                                                                         ; LC_X72_Y48_N8 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|param_id_o[7]~1                                                                                                                                                          ; LC_X72_Y48_N7 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|rx_fw~0                                                                                                                                                                  ; LC_X82_Y48_N7 ; 17      ; Clock enable, Write enable ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|us_timer:timeout_timer|Equal0~1                                                                                                                                          ; LC_X64_Y54_N8 ; 33      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|us_timer:timeout_timer|us_count~42                                                                                                                                       ; LC_X64_Y54_N0 ; 30      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|write_mem~2                                                                                                                                                              ; LC_X76_Y48_N0 ; 7       ; Clock enable, Write enable ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|a_fefifo_4jc:read_state|b_one~0                                                                  ; LC_X76_Y50_N8 ; 16      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|ena_word_count~0                                                                                                                                                   ; LC_X46_Y40_N5 ; 5       ; Write enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|num_cards~2                                                                                                                                                        ; LC_X47_Y47_N4 ; 2       ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|present_retire_state.LATCH_CMD1                                                                                                                                    ; LC_X45_Y44_N1 ; 9       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|present_retire_state.LATCH_CMD2                                                                                                                                    ; LC_X45_Y44_N3 ; 20      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|present_retire_state.TX_STATUS                                                                                                                                     ; LC_X45_Y43_N4 ; 101     ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|present_retire_state.WAIT_FOR_MATCH                                                                                                                                ; LC_X45_Y41_N2 ; 40      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg_en~0                                                                                                                                                           ; LC_X45_Y44_N4 ; 39      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg_en~1                                                                                                                                                           ; LC_X45_Y44_N9 ; 100     ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_buf_a~6                                                                                                                          ; LC_X42_Y50_N6 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_buf_b~6                                                                                                                          ; LC_X38_Y19_N5 ; 12      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_buf_b~6_Duplicate_1                                                                                                              ; LC_X38_Y19_N6 ; 20      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_buf_c~0                                                                                                                          ; LC_X47_Y36_N9 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|pres_state.DONE                                                                                                                       ; LC_X46_Y45_N9 ; 160     ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|pres_state.ERROR_WAIT1                                                                                                                ; LC_X46_Y45_N6 ; 13      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|pres_state.ERROR_WAIT2                                                                                                                ; LC_X45_Y42_N1 ; 13      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|pres_state.LATCH_ERROR                                                                                                                ; LC_X43_Y43_N8 ; 17      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|pres_state.READ_AC                                                                                                                    ; LC_X47_Y42_N9 ; 44      ; Sync. load                 ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|Selector3~0                                                                                                 ; LC_X29_Y54_N9 ; 4       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|Selector8~0                                                                                                 ; LC_X30_Y53_N7 ; 23      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|error_o~1                                                                                                   ; LC_X30_Y53_N9 ; 1       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|fifo:packet_buffer|write_ena~0                                                                              ; LC_X32_Y51_N3 ; 27      ; Clock enable, Write enable ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|header0_ld~0                                                                                                ; LC_X29_Y55_N7 ; 14      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs10a[1]  ; LC_X32_Y55_N8 ; 6       ; Clock enable, Write enable ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs13      ; LC_X31_Y55_N6 ; 1       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_a|lvds_receiving                                                                      ; LC_X34_Y55_N0 ; 45      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_b|data_ready                                                                          ; LC_X30_Y56_N8 ; 9       ; Sync. load                 ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs10a[1]  ; LC_X31_Y57_N2 ; 7       ; Clock enable, Write enable ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs13      ; LC_X30_Y56_N6 ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_b|lvds_receiving                                                                      ; LC_X29_Y56_N1 ; 45      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|parallel_crc:crc_calc|crc_reg~7                                                                             ; LC_X28_Y54_N3 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|pres_state.RX_INIT                                                                                          ; LC_X33_Y51_N5 ; 20      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|Selector3~0                                                                                                ; LC_X25_Y50_N2 ; 4       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|Selector8~0                                                                                                ; LC_X25_Y48_N3 ; 23      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer|write_ena~0                                                                             ; LC_X25_Y47_N0 ; 27      ; Clock enable, Write enable ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|header0_ld~0                                                                                               ; LC_X25_Y49_N3 ; 14      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs10a[1] ; LC_X28_Y50_N6 ; 7       ; Clock enable, Write enable ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs13     ; LC_X27_Y51_N6 ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_a|lvds_receiving                                                                     ; LC_X29_Y49_N2 ; 45      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_b|data_ready                                                                         ; LC_X7_Y50_N9  ; 10      ; Sync. load                 ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs10a[1] ; LC_X6_Y49_N7  ; 7       ; Clock enable, Write enable ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs13     ; LC_X7_Y50_N6  ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_b|lvds_receiving                                                                     ; LC_X6_Y48_N0  ; 45      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|parallel_crc:crc_calc|crc_reg~7                                                                            ; LC_X23_Y50_N4 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|pres_state.RX_INIT                                                                                         ; LC_X25_Y47_N5 ; 19      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|pres_state.RX_INIT~4                                                                                       ; LC_X25_Y48_N9 ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|Selector3~0                                                                                                ; LC_X73_Y51_N1 ; 4       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|Selector8~0                                                                                                ; LC_X71_Y51_N2 ; 23      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|fifo:packet_buffer|write_ena~0                                                                             ; LC_X68_Y51_N3 ; 27      ; Clock enable, Write enable ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|header0_ld~0                                                                                               ; LC_X73_Y52_N3 ; 14      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs10a[1] ; LC_X77_Y57_N7 ; 6       ; Clock enable, Write enable ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs13     ; LC_X79_Y57_N6 ; 1       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_a|lvds_receiving                                                                     ; LC_X72_Y57_N2 ; 45      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|data_ready                                                                         ; LC_X82_Y51_N8 ; 9       ; Sync. load                 ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs10a[1] ; LC_X83_Y52_N8 ; 7       ; Clock enable, Write enable ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs13     ; LC_X82_Y51_N6 ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|lvds_receiving                                                                     ; LC_X83_Y54_N5 ; 45      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|parallel_crc:crc_calc|crc_reg~7                                                                            ; LC_X73_Y52_N2 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|pres_state.RX_INIT                                                                                         ; LC_X38_Y40_N2 ; 19      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|pres_state.RX_INIT~4                                                                                       ; LC_X71_Y51_N3 ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|Selector3~0                                                                                                ; LC_X45_Y51_N6 ; 4       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|Selector8~0                                                                                                ; LC_X46_Y51_N9 ; 23      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|fifo:packet_buffer|write_ena~0                                                                             ; LC_X47_Y51_N3 ; 27      ; Clock enable, Write enable ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|header0_ld~0                                                                                               ; LC_X45_Y53_N3 ; 14      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs10a[1] ; LC_X41_Y57_N9 ; 6       ; Clock enable, Write enable ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs13     ; LC_X42_Y56_N6 ; 1       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_a|lvds_receiving                                                                     ; LC_X41_Y54_N0 ; 45      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_b|data_ready                                                                         ; LC_X51_Y55_N0 ; 9       ; Sync. load                 ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs10a[1] ; LC_X52_Y56_N3 ; 7       ; Clock enable, Write enable ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs13     ; LC_X51_Y55_N6 ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_b|lvds_receiving                                                                     ; LC_X49_Y56_N5 ; 45      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|parallel_crc:crc_calc|crc_reg~7                                                                            ; LC_X45_Y53_N8 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|pres_state.RX_INIT                                                                                         ; LC_X47_Y51_N2 ; 19      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|pres_state.RX_INIT~4                                                                                       ; LC_X46_Y51_N6 ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|Selector3~0                                                                                                 ; LC_X77_Y33_N9 ; 4       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|Selector8~0                                                                                                 ; LC_X73_Y34_N3 ; 23      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|error_o~1                                                                                                   ; LC_X73_Y34_N5 ; 1       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer|write_ena~0                                                                              ; LC_X71_Y34_N0 ; 27      ; Clock enable, Write enable ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|header0_ld~0                                                                                                ; LC_X77_Y34_N9 ; 14      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs10a[1]  ; LC_X71_Y36_N6 ; 6       ; Clock enable, Write enable ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs13      ; LC_X72_Y37_N6 ; 1       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_a|lvds_receiving                                                                      ; LC_X72_Y32_N6 ; 45      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_b|data_ready                                                                          ; LC_X80_Y33_N4 ; 9       ; Sync. load                 ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs10a[1]  ; LC_X82_Y36_N8 ; 7       ; Clock enable, Write enable ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs13      ; LC_X80_Y34_N6 ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_b|lvds_receiving                                                                      ; LC_X82_Y37_N3 ; 45      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|parallel_crc:crc_calc|crc_reg~7                                                                             ; LC_X77_Y34_N7 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|pres_state.RX_INIT                                                                                          ; LC_X52_Y34_N2 ; 20      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|Selector3~0                                                                                                ; LC_X30_Y7_N9  ; 4       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|Selector8~0                                                                                                ; LC_X28_Y7_N1  ; 23      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|fifo:packet_buffer|write_ena~0                                                                             ; LC_X42_Y3_N1  ; 27      ; Clock enable, Write enable ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|header0_ld~0                                                                                               ; LC_X29_Y6_N6  ; 14      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs10a[1] ; LC_X35_Y5_N9  ; 7       ; Clock enable, Write enable ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs13     ; LC_X34_Y6_N6  ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_a|lvds_receiving                                                                     ; LC_X23_Y5_N0  ; 45      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_b|data_ready                                                                         ; LC_X25_Y1_N7  ; 9       ; Sync. load                 ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs10a[1] ; LC_X27_Y1_N3  ; 7       ; Clock enable, Write enable ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs13     ; LC_X25_Y2_N6  ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_b|lvds_receiving                                                                     ; LC_X29_Y2_N8  ; 45      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|parallel_crc:crc_calc|crc_reg~7                                                                            ; LC_X30_Y6_N8  ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|pres_state.RX_INIT                                                                                         ; LC_X31_Y7_N6  ; 19      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|pres_state.RX_INIT~4                                                                                       ; LC_X28_Y7_N3  ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|Selector3~0                                                                                                ; LC_X12_Y38_N1 ; 4       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|Selector8~0                                                                                                ; LC_X18_Y39_N9 ; 23      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|error_o~1                                                                                                  ; LC_X14_Y39_N4 ; 1       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|fifo:packet_buffer|write_ena~0                                                                             ; LC_X23_Y33_N0 ; 27      ; Clock enable, Write enable ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|header0_ld~0                                                                                               ; LC_X12_Y40_N1 ; 14      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs10a[1] ; LC_X9_Y41_N6  ; 7       ; Clock enable, Write enable ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs13     ; LC_X12_Y42_N6 ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_a|lvds_receiving                                                                     ; LC_X13_Y41_N2 ; 45      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_b|data_ready                                                                         ; LC_X2_Y37_N0  ; 9       ; Sync. load                 ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs10a[1] ; LC_X3_Y38_N1  ; 7       ; Clock enable, Write enable ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs13     ; LC_X2_Y37_N6  ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_b|lvds_receiving                                                                     ; LC_X7_Y42_N1  ; 45      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|parallel_crc:crc_calc|crc_reg~7                                                                            ; LC_X13_Y38_N1 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|pres_state.RX_INIT                                                                                         ; LC_X38_Y40_N5 ; 20      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|Selector3~0                                                                                                ; LC_X82_Y24_N9 ; 4       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|Selector8~0                                                                                                ; LC_X76_Y26_N4 ; 23      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|fifo:packet_buffer|write_ena~0                                                                             ; LC_X68_Y26_N3 ; 27      ; Clock enable, Write enable ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|header0_ld~0                                                                                               ; LC_X82_Y26_N2 ; 14      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs10a[1] ; LC_X84_Y25_N3 ; 7       ; Clock enable, Write enable ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs13     ; LC_X83_Y24_N6 ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_a|lvds_receiving                                                                     ; LC_X83_Y31_N2 ; 45      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|data_ready                                                                         ; LC_X84_Y28_N0 ; 10      ; Sync. load                 ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs10a[1] ; LC_X84_Y29_N6 ; 7       ; Clock enable, Write enable ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs13     ; LC_X84_Y28_N6 ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|lvds_receiving                                                                     ; LC_X83_Y29_N5 ; 45      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|parallel_crc:crc_calc|crc_reg~7                                                                            ; LC_X83_Y25_N8 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|pres_state.RX_INIT                                                                                         ; LC_X68_Y26_N9 ; 19      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|pres_state.RX_INIT~4                                                                                       ; LC_X76_Y26_N7 ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|Selector3~0                                                                                                ; LC_X8_Y21_N0  ; 4       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|Selector8~0                                                                                                ; LC_X17_Y20_N2 ; 23      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|write_ena~0                                                                             ; LC_X18_Y21_N4 ; 27      ; Clock enable, Write enable ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|header0_ld~0                                                                                               ; LC_X8_Y20_N3  ; 14      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs10a[1] ; LC_X6_Y24_N7  ; 7       ; Clock enable, Write enable ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs13     ; LC_X6_Y22_N6  ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_a|lvds_receiving                                                                     ; LC_X5_Y23_N7  ; 45      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|data_ready                                                                         ; LC_X8_Y16_N8  ; 9       ; Sync. load                 ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs10a[1] ; LC_X9_Y17_N7  ; 7       ; Clock enable, Write enable ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs13     ; LC_X8_Y15_N6  ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|lvds_receiving                                                                     ; LC_X9_Y18_N2  ; 45      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|parallel_crc:crc_calc|crc_reg~7                                                                            ; LC_X7_Y20_N8  ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|pres_state.RX_INIT                                                                                         ; LC_X18_Y21_N8 ; 19      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|pres_state.RX_INIT~4                                                                                       ; LC_X17_Y20_N7 ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|Selector3~0                                                                                                ; LC_X30_Y10_N5 ; 4       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|Selector8~0                                                                                                ; LC_X30_Y11_N1 ; 23      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|fifo:packet_buffer|write_ena~0                                                                             ; LC_X30_Y12_N6 ; 27      ; Clock enable, Write enable ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|header0_ld~0                                                                                               ; LC_X31_Y9_N9  ; 14      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs10a[1] ; LC_X31_Y8_N6  ; 7       ; Clock enable, Write enable ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs13     ; LC_X32_Y8_N6  ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_a|lvds_receiving                                                                     ; LC_X28_Y8_N0  ; 45      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_b|data_ready                                                                         ; LC_X29_Y12_N0 ; 9       ; Sync. load                 ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs10a[1] ; LC_X28_Y13_N7 ; 7       ; Clock enable, Write enable ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs13     ; LC_X29_Y12_N6 ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_b|lvds_receiving                                                                     ; LC_X27_Y12_N8 ; 45      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|parallel_crc:crc_calc|crc_reg~7                                                                            ; LC_X31_Y9_N7  ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|pres_state.RX_INIT                                                                                         ; LC_X30_Y12_N8 ; 19      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|pres_state.RX_INIT~4                                                                                       ; LC_X30_Y11_N9 ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|us_timer:timeout_timer|Equal0~4                                                                                                       ; LC_X36_Y51_N3 ; 30      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|us_timer:timeout_timer|us_count~62                                                                                                    ; LC_X36_Y51_N9 ; 30      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|Selector57~7                                                                                                                                             ; LC_X60_Y56_N1 ; 17      ; Clock enable, Write enable ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|c_cmd_code~0                                                                                                                                             ; LC_X72_Y50_N2 ; 64      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|crd_add_par_id[31]~0                                                                                                                                     ; LC_X55_Y51_N5 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|packet_size[31]~90                                                                                                                                       ; LC_X55_Y51_N2 ; 70      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|translator_current_state.CMD_ERROR_REPLY                                                                                                                 ; LC_X63_Y52_N2 ; 108     ; Sync. clear, Sync. load    ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|translator_current_state.TRANSLATOR_IDLE                                                                                                                 ; LC_X60_Y55_N7 ; 41      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|us_timer:timer|Equal0~4                                                                                                                                  ; LC_X68_Y20_N2 ; 30      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|us_timer:timer|us_count~62                                                                                                                               ; LC_X68_Y20_N7 ; 30      ; Clock enable               ; no     ; --                   ; --               ;
; manch_pll:manch_pll_block|altpll:altpll_component|_clk0                                                                                                                                                                    ; PLL_1         ; 89      ; Clock                      ; yes    ; Global Clock         ; GCLK1            ;
; psu_ctrl:psu_ctrl_slave|Selector1~0                                                                                                                                                                                        ; LC_X34_Y31_N1 ; 5       ; Clock enable               ; no     ; --                   ; --               ;
; psu_ctrl:psu_ctrl_slave|Selector5~0                                                                                                                                                                                        ; LC_X33_Y30_N1 ; 73      ; Clock enable               ; no     ; --                   ; --               ;
; psu_ctrl:psu_ctrl_slave|bit_capture~2                                                                                                                                                                                      ; LC_X33_Y30_N5 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; psu_ctrl:psu_ctrl_slave|bit_ctr_load~0                                                                                                                                                                                     ; LC_X32_Y30_N6 ; 37      ; Sync. clear                ; no     ; --                   ; --               ;
; psu_ctrl:psu_ctrl_slave|status_wren~3                                                                                                                                                                                      ; LC_X33_Y30_N8 ; 4       ; Clock enable, Write enable ; no     ; --                   ; --               ;
; psu_ctrl:psu_ctrl_slave|us_timer:timeout_timer|Equal0~2                                                                                                                                                                    ; LC_X37_Y31_N8 ; 33      ; Sync. clear                ; no     ; --                   ; --               ;
; psu_ctrl:psu_ctrl_slave|us_timer:timeout_timer|us_count~64                                                                                                                                                                 ; LC_X37_Y31_N2 ; 30      ; Clock enable               ; no     ; --                   ; --               ;
; reset_clr:i_reset_clr|crit_error_rst_pending                                                                                                                                                                               ; LC_X83_Y18_N9 ; 19      ; Clock enable               ; no     ; --                   ; --               ;
; reset_clr:i_reset_clr|dev_clr_pending                                                                                                                                                                                      ; LC_X82_Y20_N9 ; 19      ; Clock enable               ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_parameter_slave|Selector5~0                                                                                                                                                                            ; LC_X58_Y6_N7  ; 2       ; Clock enable, Write enable ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_parameter_slave|awg_addr_wren~3                                                                                                                                                                        ; LC_X60_Y15_N5 ; 26      ; Sync. load                 ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_parameter_slave|awg_sequence_len_wren~0                                                                                                                                                                ; LC_X52_Y19_N6 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_parameter_slave|cards_to_report_wren~2                                                                                                                                                                 ; LC_X51_Y9_N1  ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_parameter_slave|crc_err_en_wren~0                                                                                                                                                                      ; LC_X47_Y22_N0 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_parameter_slave|data_rate_wren~0                                                                                                                                                                       ; LC_X50_Y7_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_parameter_slave|int_cmd_en_wren~0                                                                                                                                                                      ; LC_X52_Y19_N5 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_parameter_slave|internal_cmd_mode_wren~1                                                                                                                                                               ; LC_X57_Y15_N9 ; 29      ; Clock enable               ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_parameter_slave|internal_cmd_mode_wren~1_Duplicate_1                                                                                                                                                   ; LC_X57_Y15_N2 ; 3       ; Clock enable               ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_parameter_slave|rcs_to_report_wren~2                                                                                                                                                                   ; LC_X51_Y9_N3  ; 5       ; Clock enable               ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_parameter_slave|rcs_to_report_wren~2_Duplicate_1                                                                                                                                                       ; LC_X51_Y9_N7  ; 27      ; Clock enable               ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_parameter_slave|run_file_id_wren~2                                                                                                                                                                     ; LC_X51_Y9_N8  ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_parameter_slave|start_wren~0                                                                                                                                                                           ; LC_X57_Y15_N6 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_parameter_slave|step_card_addr_wren~0                                                                                                                                                                  ; LC_X38_Y13_N9 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_parameter_slave|step_data_num_wren~0                                                                                                                                                                   ; LC_X52_Y19_N8 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_parameter_slave|step_maximum_wren~2                                                                                                                                                                    ; LC_X60_Y15_N3 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_parameter_slave|step_minimum_wren~1                                                                                                                                                                    ; LC_X38_Y13_N3 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_parameter_slave|step_param_id_wren~0                                                                                                                                                                   ; LC_X52_Y19_N9 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_parameter_slave|step_period_wren~0                                                                                                                                                                     ; LC_X52_Y19_N1 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_parameter_slave|step_phase_wren~0                                                                                                                                                                      ; LC_X52_Y19_N7 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_parameter_slave|step_size_wren~0                                                                                                                                                                       ; LC_X52_Y19_N0 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_parameter_slave|stop_delay_wren~2                                                                                                                                                                      ; LC_X60_Y15_N8 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_parameter_slave|stop_wren~2                                                                                                                                                                            ; LC_X57_Y15_N8 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_parameter_slave|tes_tgl_en_wren~0                                                                                                                                                                      ; LC_X52_Y19_N2 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_parameter_slave|tes_tgl_max_wren~1                                                                                                                                                                     ; LC_X50_Y7_N8  ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_parameter_slave|tes_tgl_min_wren~0                                                                                                                                                                     ; LC_X52_Y19_N4 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_parameter_slave|tes_tgl_rate_wren~0                                                                                                                                                                    ; LC_X52_Y19_N3 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_parameter_slave|user_writable_wren~2                                                                                                                                                                   ; LC_X51_Y9_N9  ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; rst                                                                                                                                                                                                                        ; LC_X1_Y30_N8  ; 8248    ; Async. clear, Async. load  ; yes    ; Global Clock         ; GCLK0            ;
; sram_ctrl:sram_ctrl_slave|Mux32~3                                                                                                                                                                                          ; LC_X63_Y13_N6 ; 20      ; Clock enable               ; no     ; --                   ; --               ;
; sram_ctrl:sram_ctrl_slave|ack_read~0                                                                                                                                                                                       ; LC_X57_Y4_N2  ; 33      ; Clock enable               ; no     ; --                   ; --               ;
; sram_ctrl:sram_ctrl_slave|sram_rdata_wren~0                                                                                                                                                                                ; LC_X64_Y13_N8 ; 33      ; Clock enable               ; no     ; --                   ; --               ;
; sram_ctrl:sram_ctrl_slave|sram_wdata[10]~0                                                                                                                                                                                 ; LC_X63_Y13_N2 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; sram_ctrl:sram_ctrl_slave|write_cmd                                                                                                                                                                                        ; LC_X63_Y13_N9 ; 34      ; Output enable              ; no     ; --                   ; --               ;
; sync_gen:sync_gen_slave|sync_gen_wbs:wbi|current_state~11                                                                                                                                                                  ; LC_X55_Y3_N2  ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; sync_gen:sync_gen_slave|sync_gen_wbs:wbi|dv_mode_wren~10                                                                                                                                                                   ; LC_X54_Y8_N8  ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; sync_gen:sync_gen_slave|sync_gen_wbs:wbi|sync_mode_wren~1                                                                                                                                                                  ; LC_X54_Y8_N1  ; 32      ; Clock enable               ; no     ; --                   ; --               ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+---------+----------------------------+--------+----------------------+------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                       ;
+-------------------------------------------------------------------------------+---------------+---------+----------------------+------------------+
; Name                                                                          ; Location      ; Fan-Out ; Global Resource Used ; Global Line Name ;
+-------------------------------------------------------------------------------+---------------+---------+----------------------+------------------+
; cc_reset:cc_reset_block|brst5                                                 ; LC_X1_Y26_N8  ; 24      ; Global Clock         ; GCLK2            ;
; clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_clk0 ; PLL_5         ; 7374    ; Global Clock         ; GCLK12           ;
; clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_clk1 ; PLL_5         ; 8       ; Global Clock         ; GCLK13           ;
; clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_clk2 ; PLL_5         ; 1357    ; Global Clock         ; GCLK15           ;
; clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_clk3 ; PLL_5         ; 57      ; Global Clock         ; GCLK14           ;
; fibre_rx_clkr                                                                 ; PIN_R2        ; 112     ; Global Clock         ; GCLK9            ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|current_state.IDLE          ; LC_X76_Y46_N9 ; 65      ; Global Clock         ; GCLK10           ;
; manch_pll:manch_pll_block|altpll:altpll_component|_clk0                       ; PLL_1         ; 89      ; Global Clock         ; GCLK1            ;
; rst                                                                           ; LC_X1_Y30_N8  ; 8248    ; Global Clock         ; GCLK0            ;
+-------------------------------------------------------------------------------+---------------+---------+----------------------+------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                    ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                     ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|pres_state.WB_CYCLE                                                                                                                                ; 494     ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|pres_state.DONE                                                                                                     ; 160     ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|present_retire_state.TX_STATUS                                                                                                                   ; 128     ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|addr[0]                                                                                                                                            ; 110     ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|translator_current_state.CMD_ERROR_REPLY                                                                                               ; 108     ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|addr[1]                                                                                                                                            ; 106     ;
; dispatch:cc_dispatch_block|reg:hdr1|reg_o[17]~4                                                                                                                                                          ; 105     ;
; dispatch:cc_dispatch_block|reg:hdr1|reg_o[18]~7                                                                                                                                                          ; 104     ;
; dispatch:cc_dispatch_block|reg:hdr0|reg_o[11]~0                                                                                                                                                          ; 104     ;
; dispatch:cc_dispatch_block|reg:hdr1|reg_o[19]~6                                                                                                                                                          ; 103     ;
; dispatch:cc_dispatch_block|reg:hdr1|reg_o[16]~5                                                                                                                                                          ; 103     ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|addr_o[3]~8                                                                                                                                        ; 103     ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|addr_o[2]~11                                                                                                                                       ; 102     ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx_data_a~0                                                                                                                          ; 102     ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|addr_o[5]~22                                                                                                                                       ; 101     ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|addr_o[1]~16                                                                                                                                       ; 101     ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|addr_o[1]~15                                                                                                                                       ; 101     ;
; config_fpga:config_fpga_slave|current_jtag_state.LATCH_SIZE                                                                                                                                              ; 101     ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg_en~1                                                                                                                                         ; 100     ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|addr_o[0]~21                                                                                                                                       ; 100     ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|addr_o[0]~20                                                                                                                                       ; 100     ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|addr_o[0]~19                                                                                                                                       ; 100     ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|Equal12~78                                                                                                                                          ; 100     ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|addr_o[1]~17                                                                                                                                       ; 100     ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|addr_o[2]~14                                                                                                                                       ; 100     ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|addr_o[2]~13                                                                                                                                       ; 100     ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|addr_o[2]~12                                                                                                                                       ; 100     ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|current_state.SIMPLE                                                                                                                       ; 99      ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|present_state.STORE_CMD_PARAM                                                                                                                        ; 97      ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|Equal12~68                                                                                                                                          ; 97      ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx_rdy_b~0                                                                                                                           ; 94      ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|pres_state.TX_DATA                                                                                                                        ; 94      ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|pres_state.TX_DATA                                                                                                                      ; 93      ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx_rdy_b~0                                                                                                                         ; 92      ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx_data_a~0                                                                                                                        ; 90      ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|translator_current_state.STANDARD_REPLY                                                                                                ; 90      ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|addr_o[0]~18_Duplicate_1                                                                                                                           ; 88      ;
; dispatch:psuc_dispatch_block|pres_state.FETCH                                                                                                                                                            ; 86      ;
; dispatch:cc_dispatch_block|reg:hdr1|reg_o[16]                                                                                                                                                            ; 86      ;
; ~GND~0                                                                                                                                                                                                   ; 80      ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|addr_o[1]~3_Duplicate_1                                                                                                                            ; 77      ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|addr_o[2]~2                                                                                                                                        ; 77      ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|present_state.IDLE                                                                                                                                   ; 76      ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|addr_o[3]~9_Duplicate_1                                                                                                                            ; 74      ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|pres_state.TX_HDR                                                                                                                         ; 74      ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|Mux12~0                                                                                                                                             ; 74      ;
; psu_ctrl:psu_ctrl_slave|Selector5~0                                                                                                                                                                      ; 73      ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|addr_o[6]~7                                                                                                                                        ; 72      ;
; dispatch:cc_dispatch_block|reg:hdr1|reg_o[17]                                                                                                                                                            ; 72      ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|addr_o[3]~10_Duplicate_1                                                                                                                           ; 71      ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|pres_state.TX_HDR                                                                                                                       ; 71      ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|addr_o[7]~5                                                                                                                                        ; 71      ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|packet_size[31]~90                                                                                                                     ; 70      ;
; config_fpga:config_fpga_slave|current_jtag_state.LATCH_WORD                                                                                                                                              ; 70      ;
; all_cards:i_all_cards|Mux50~0                                                                                                                                                                            ; 70      ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|Equal12~38                                                                                                                                          ; 70      ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|Mux12~1                                                                                                                                             ; 68      ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|register_packet~1                                                                                                                      ; 67      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~0                                                                                                            ; 65      ;
; dispatch:cc_dispatch_block|Selector5~2                                                                                                                                                                   ; 65      ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|Selector9~7                                                                                                                               ; 64      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|buf_data_in[24]~0                                                                        ; 64      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|buf_data_in[24]~0                                                                        ; 64      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|buf_data_in[24]~0                                                                        ; 64      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|buf_data_in[24]~0                                                                         ; 64      ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|c_cmd_code~0                                                                                                                           ; 64      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|buf_data_in[24]~0                                                                        ; 63      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|buf_data_in[24]~0                                                                        ; 63      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|buf_data_in[24]~0                                                                        ; 63      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|buf_data_in[24]~0                                                                        ; 63      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|buf_data_in[24]~0                                                                        ; 63      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|buf_data_in[24]~0                                                                         ; 63      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|Equal25~13                                                                                                          ; 63      ;
; Mux30~20                                                                                                                                                                                                 ; 63      ;
; dispatch:cc_dispatch_block|pres_state.FETCH                                                                                                                                                              ; 63      ;
; ret_dat_wbs:ret_dat_parameter_slave|stop_wren~0_Duplicate_1                                                                                                                                              ; 62      ;
; dispatch:cc_dispatch_block|reg:hdr1|reg_o[22]                                                                                                                                                            ; 61      ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|simple_cmd_req~2                                                                                                                           ; 60      ;
; ret_dat_wbs:ret_dat_parameter_slave|dat_o[20]~128                                                                                                                                                        ; 59      ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|dat_o[1]~3                                                                                                                                         ; 58      ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|dat_o[2]~0                                                                                                                                         ; 58      ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|current_state.IDLE~12                                                                                                                      ; 57      ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|dat_o[12]~12                                                                                                                                       ; 57      ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|dat_o[11]~11                                                                                                                                       ; 57      ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|dat_o[10]~10                                                                                                                                       ; 57      ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|dat_o[9]~9                                                                                                                                         ; 57      ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|dat_o[8]~8                                                                                                                                         ; 57      ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|dat_o[7]~7                                                                                                                                         ; 57      ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|dat_o[5]~6                                                                                                                                         ; 57      ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|dat_o[4]~5                                                                                                                                         ; 57      ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|dat_o[3]~4                                                                                                                                         ; 57      ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|dat_o[0]~2                                                                                                                                         ; 57      ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|dat_o[6]~1                                                                                                                                         ; 57      ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|translator_current_state.QUICK_REPLY_PAUSE                                                                                             ; 56      ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|translator_current_state.QUICK_REPLY                                                                                                   ; 56      ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|dat_o[15]~15                                                                                                                                       ; 55      ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|dat_o[14]~14                                                                                                                                       ; 55      ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|dat_o[13]~13                                                                                                                                       ; 55      ;
; dispatch:cc_dispatch_block|reg:hdr1|reg_o[20]                                                                                                                                                            ; 55      ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|pres_state.IDLE                                                                                                                         ; 54      ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|pres_state.IDLE                                                                                                                           ; 54      ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|dat_o[19]~19                                                                                                                                       ; 54      ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|dat_o[18]~18                                                                                                                                       ; 54      ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|dat_o[17]~17                                                                                                                                       ; 54      ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|dat_o[16]~16                                                                                                                                       ; 54      ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|dat_o[20]~31                                                                                                                                       ; 53      ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|dat_o[21]~30                                                                                                                                       ; 53      ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|dat_o[22]~29                                                                                                                                       ; 53      ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|dat_o[23]~28                                                                                                                                       ; 53      ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|dat_o[24]~27                                                                                                                                       ; 53      ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|dat_o[25]~26                                                                                                                                       ; 53      ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|dat_o[26]~25                                                                                                                                       ; 53      ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|dat_o[27]~24                                                                                                                                       ; 53      ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|dat_o[28]~23                                                                                                                                       ; 53      ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|dat_o[29]~22                                                                                                                                       ; 53      ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|dat_o[30]~21                                                                                                                                       ; 53      ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|dat_o[31]~20                                                                                                                                       ; 53      ;
; dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|pres_state.DONE                                                                                                                                 ; 53      ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|addr_o[4]~1                                                                                                                                        ; 53      ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|current_state.UPDATE_FOR_NEXT                                                                                                              ; 50      ;
; dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|cmd_valid~16                                                                                                                                    ; 49      ;
; dispatch:cc_dispatch_block|reg:hdr1|reg_o[21]                                                                                                                                                            ; 49      ;
; dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|pres_state.IDLE                                                                                                                               ; 48      ;
; sync_gen:sync_gen_slave|sync_gen_wbs:wbi|Mux29~10                                                                                                                                                        ; 48      ;
; dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|pres_state.IDLE                                                                                                                                 ; 48      ;
; frame_timing:frame_timing_slave|frame_timing_core:ftc|current_state.GOT_SYNC                                                                                                                             ; 47      ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|internal_wb_ack~0                                                                                                                          ; 46      ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|init_window_req_wren~0                                                                                                                              ; 46      ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|ret_dat_req~0_Duplicate_1                                                                                                                  ; 45      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_b|lvds_receiving                                                   ; 45      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_a|lvds_receiving                                                   ; 45      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_b|lvds_receiving                                                   ; 45      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_a|lvds_receiving                                                   ; 45      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_b|lvds_receiving                                                   ; 45      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_a|lvds_receiving                                                   ; 45      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_b|lvds_receiving                                                   ; 45      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_a|lvds_receiving                                                   ; 45      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|lvds_receiving                                                   ; 45      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_a|lvds_receiving                                                   ; 45      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|lvds_receiving                                                   ; 45      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_a|lvds_receiving                                                   ; 45      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_b|lvds_receiving                                                   ; 45      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_a|lvds_receiving                                                   ; 45      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|lvds_receiving                                                   ; 45      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_a|lvds_receiving                                                   ; 45      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_b|lvds_receiving                                                    ; 45      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_a|lvds_receiving                                                    ; 45      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_b|lvds_receiving                                                    ; 45      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_a|lvds_receiving                                                    ; 45      ;
; dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|data_ready                                                                                                                     ; 45      ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|previous_state.CHECKSUM                                                                                                                              ; 45      ;
; dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds_receiving                                                                                                                   ; 45      ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|present_state.DATA_WORD                                                                                                                              ; 45      ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|Equal1~0                                                                                                                                   ; 45      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|pres_state.READ_AC                                                                                                  ; 44      ;
; dispatch:psuc_dispatch_block|reg:hdr0|reg_o[11]                                                                                                                                                          ; 44      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|fifo:packet_buffer|write_ena~0                                                           ; 43      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer|write_ena~0                                                           ; 43      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|fifo:packet_buffer|write_ena~0                                                           ; 43      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|fifo:packet_buffer|write_ena~0                                                           ; 43      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|write_ena~0                                                           ; 43      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|fifo:packet_buffer|write_ena~0                                                           ; 43      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|fifo:packet_buffer|write_ena~0                                                           ; 43      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|fifo:packet_buffer|write_ena~0                                                           ; 43      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|fifo:packet_buffer|write_ena~0                                                            ; 43      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer|write_ena~0                                                            ; 43      ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|current_state.DATA_READ                                                                                                                                ; 43      ;
; dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|pres_state.DONE                                                                                                                               ; 43      ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|present_state.WORD_PAUSE                                                                                                                             ; 43      ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|translator_current_state.LD_DATA                                                                                                       ; 43      ;
; psu_ctrl:psu_ctrl_slave|current_out_state.CLK_HIGH                                                                                                                                                       ; 43      ;
; psu_ctrl:psu_ctrl_slave|current_out_state.CLK_LOW                                                                                                                                                        ; 43      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|pres_state.READ_BC2                                                                                                 ; 42      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|pres_state.READ_BC1                                                                                                 ; 42      ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|translator_current_state.LD_CKSUM                                                                                                      ; 42      ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|addr[2]                                                                                                                                            ; 42      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|pres_state.STATUS_READY                                                                  ; 41      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|pres_state.STATUS_READY                                                                  ; 41      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|pres_state.READ_BC3                                                                                                 ; 41      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|present_retire_state.TX_USER_WRITABLE                                                                                                            ; 41      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|present_retire_state.TX_HEADER                                                                                                                   ; 41      ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|translator_current_state.TRANSLATOR_IDLE                                                                                               ; 41      ;
; fpga_thermo:fpga_thermo_slave|Mux0~1                                                                                                                                                                     ; 41      ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|translator_current_state.LD_CARD_PARAM                                                                                                 ; 41      ;
; dv_rx:dv_rx_slave|Selector5~0                                                                                                                                                                            ; 40      ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|Selector14~3                                                                                                                               ; 40      ;
; dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|Equal0~1                                                                                                                                      ; 40      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|present_retire_state.WAIT_FOR_MATCH                                                                                                              ; 40      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|present_retire_state.IDLE                                                                                                                        ; 40      ;
; ret_dat_wbs:ret_dat_parameter_slave|dat_o[2]~138_Duplicate_1                                                                                                                                             ; 39      ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|Equal12~73                                                                                                                                          ; 39      ;
; dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|pres_state.RX_DATA                                                                                                                            ; 39      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reg_en~0                                                                                                                                         ; 39      ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|translator_current_state.LD_STATUS                                                                                                     ; 39      ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|Equal12~45                                                                                                                                          ; 39      ;
; dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|Equal2~1                                                                                                                                      ; 38      ;
; dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|Equal0~2                                                                                                                                      ; 38      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|present_retire_state.TX_FRAME_SEQUENCE_NUM                                                                                                       ; 38      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|present_retire_state.TX_NUM_ROWS_SERVOED                                                                                                         ; 38      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|present_retire_state.TX_ROW_LEN                                                                                                                  ; 38      ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|Equal12~63                                                                                                                                          ; 38      ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|lvds_tx:cmd_lvds_tx|fifo:data_buffer|write_nread                                                                                                     ; 38      ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|present_state.IDLE~8                                                                                                                                 ; 37      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|fifo:packet_buffer|write_nread                                                           ; 37      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|Selector44~0                                                                             ; 37      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|Selector44~0                                                                             ; 37      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|present_retire_state.STORE_ERRNO_HEADER_WORD                                                                                                     ; 37      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|present_retire_state.TX_RUN_FILE_ID                                                                                                              ; 37      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|present_retire_state.TX_DV_NUM                                                                                                                   ; 37      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|present_retire_state.TX_NUM_ROWS_TO_READ                                                                                                         ; 37      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|present_retire_state.TX_RAMP_CA_PI                                                                                                               ; 37      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|present_retire_state.TX_SYNC_NUM                                                                                                                 ; 37      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|present_retire_state.TX_DATA_RATE                                                                                                                ; 37      ;
; config_fpga:config_fpga_slave|Equal2~10                                                                                                                                                                  ; 37      ;
; Mux32~41                                                                                                                                                                                                 ; 37      ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|Equal12~44                                                                                                                                          ; 37      ;
; psu_ctrl:psu_ctrl_slave|bit_ctr_load~0                                                                                                                                                                   ; 37      ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|Equal12~44_Duplicate_1                                                                                                                              ; 36      ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|fifo:data_buffer|write_nread                                                                                         ; 36      ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|fifo:data_buffer|write_nread                                                                                         ; 36      ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|pres_state.SETUP                                                                                                     ; 36      ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|pres_state.SETUP                                                                                                     ; 36      ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|pres_state.SETUP                                                                                                       ; 36      ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|pres_state.SETUP                                                                                                       ; 36      ;
; dv_rx:dv_rx_slave|current_m_state.LATCH_MANCH_PACKET                                                                                                                                                     ; 36      ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|present_state.HEADER_B                                                                                                                               ; 36      ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|present_state.HEADER_A                                                                                                                               ; 36      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|fifo:packet_buffer|Equal0~6                                                              ; 36      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|fifo:packet_buffer|Equal0~4                                                              ; 36      ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|fifo:data_buffer|write_nread                                                                                           ; 36      ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|fifo:data_buffer|write_nread                                                                                           ; 36      ;
; config_fpga:config_fpga_slave|Equal4~10                                                                                                                                                                  ; 36      ;
; config_fpga:config_fpga_slave|Equal5~22                                                                                                                                                                  ; 36      ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|translator_current_state.DATA_PACKET_PAUSE                                                                                             ; 36      ;
; backplane_id_thermo:backplane_id_thermo_slave|wb_ps.SEND_TEMP                                                                                                                                            ; 36      ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|Equal12~41                                                                                                                                          ; 36      ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|lvds_tx:cmd_lvds_tx|pres_state.SETUP                                                                                                                 ; 36      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|card_addr[0]                                                                                                                                     ; 35      ;
; ret_dat_wbs:ret_dat_parameter_slave|dat_o[20]~932                                                                                                                                                        ; 35      ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|current_state.INTERNAL_WB_DATA                                                                                                             ; 35      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|Selector44~1                                                                             ; 35      ;
; config_fpga:config_fpga_slave|Equal2~24                                                                                                                                                                  ; 35      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|WideOr16                                                                                                                                         ; 35      ;
; id_thermo:card_id_thermo_slave|wb_ps.SEND_TEMP                                                                                                                                                           ; 35      ;
; backplane_id_thermo:backplane_id_thermo_slave|wb_ps.SEND_ID                                                                                                                                              ; 35      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_b|binary_counter:sample_counter|count[1]                           ; 35      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_b|binary_counter:sample_counter|count[0]                           ; 35      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_a|binary_counter:sample_counter|count[1]                           ; 35      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_a|binary_counter:sample_counter|count[0]                           ; 35      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_b|binary_counter:sample_counter|count[1]                           ; 35      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_b|binary_counter:sample_counter|count[0]                           ; 35      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_a|binary_counter:sample_counter|count[1]                           ; 35      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_a|binary_counter:sample_counter|count[0]                           ; 35      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_b|binary_counter:sample_counter|count[1]                           ; 35      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_b|binary_counter:sample_counter|count[0]                           ; 35      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_a|binary_counter:sample_counter|count[1]                           ; 35      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_a|binary_counter:sample_counter|count[0]                           ; 35      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_b|binary_counter:sample_counter|count[1]                           ; 35      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_b|binary_counter:sample_counter|count[0]                           ; 35      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_a|binary_counter:sample_counter|count[1]                           ; 35      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_a|binary_counter:sample_counter|count[0]                           ; 35      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|binary_counter:sample_counter|count[1]                           ; 35      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|binary_counter:sample_counter|count[0]                           ; 35      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_a|binary_counter:sample_counter|count[1]                           ; 35      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_a|binary_counter:sample_counter|count[0]                           ; 35      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|binary_counter:sample_counter|count[1]                           ; 35      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|binary_counter:sample_counter|count[0]                           ; 35      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_a|binary_counter:sample_counter|count[1]                           ; 35      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_a|binary_counter:sample_counter|count[0]                           ; 35      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_b|binary_counter:sample_counter|count[1]                           ; 35      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_b|binary_counter:sample_counter|count[0]                           ; 35      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_a|binary_counter:sample_counter|count[1]                           ; 35      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_a|binary_counter:sample_counter|count[0]                           ; 35      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|binary_counter:sample_counter|count[1]                           ; 35      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|binary_counter:sample_counter|count[0]                           ; 35      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_a|binary_counter:sample_counter|count[1]                           ; 35      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_a|binary_counter:sample_counter|count[0]                           ; 35      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_b|binary_counter:sample_counter|count[1]                            ; 35      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_b|binary_counter:sample_counter|count[0]                            ; 35      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_a|binary_counter:sample_counter|count[1]                            ; 35      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_a|binary_counter:sample_counter|count[0]                            ; 35      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_b|binary_counter:sample_counter|count[1]                            ; 35      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_b|binary_counter:sample_counter|count[0]                            ; 35      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_a|binary_counter:sample_counter|count[1]                            ; 35      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_a|binary_counter:sample_counter|count[0]                            ; 35      ;
; dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[1]                                                                                           ; 35      ;
; dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[0]                                                                                           ; 35      ;
; sram_ctrl:sram_ctrl_slave|write_cmd                                                                                                                                                                      ; 34      ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|Selector2~1                                                                                                          ; 34      ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|Selector2~1                                                                                                          ; 34      ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|Selector2~1                                                                                                            ; 34      ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|Selector2~1                                                                                                            ; 34      ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|load_seq_num~0                                                                                                                             ; 34      ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|Equal14~0                                                                                                                                  ; 34      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|Selector44~1                                                                             ; 34      ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|internal_wb_req                                                                                                                            ; 34      ;
; config_fpga:config_fpga_slave|current_timer_state                                                                                                                                                        ; 34      ;
; config_fpga:config_fpga_slave|Equal0~10                                                                                                                                                                  ; 34      ;
; config_fpga:config_fpga_slave|jtag1_wren~0                                                                                                                                                               ; 34      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~1                                                                                                            ; 34      ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|Mux12~2                                                                                                                                             ; 34      ;
; ret_dat_wbs:ret_dat_parameter_slave|Equal28~0                                                                                                                                                            ; 34      ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|Equal12~62                                                                                                                                          ; 34      ;
; fpga_thermo:fpga_thermo_slave|current_state.WR                                                                                                                                                           ; 34      ;
; id_thermo:card_id_thermo_slave|wb_ps.SEND_ID                                                                                                                                                             ; 34      ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|lvds_tx:cmd_lvds_tx|Selector2~1                                                                                                                      ; 34      ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|data_count[7]                                                                                                                                        ; 34      ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|data_count[6]                                                                                                                                        ; 34      ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|data_count[5]                                                                                                                                        ; 34      ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|data_count[4]                                                                                                                                        ; 34      ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|data_count[3]                                                                                                                                        ; 34      ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|data_count[2]                                                                                                                                        ; 34      ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|data_count[1]                                                                                                                                        ; 34      ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|data_count[0]                                                                                                                                        ; 34      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|Selector16~4                                                                                                        ; 33      ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|Selector9~7                                                                                                                             ; 33      ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|serial_crc:cmd_crc|crc_reg~1                                                                                                                         ; 33      ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|i_ramp_awg_advance~53                                                                                                                      ; 33      ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|us_timer:timeout_timer|Equal0~1                                                                                                                        ; 33      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|Selector7~0                                                                              ; 33      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|Selector7~0                                                                              ; 33      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|Selector7~0                                                                              ; 33      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|Selector7~0                                                                              ; 33      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|Selector7~0                                                                              ; 33      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|Selector7~0                                                                              ; 33      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|Selector7~0                                                                              ; 33      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|Selector7~0                                                                              ; 33      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|Selector7~0                                                                               ; 33      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|Selector7~0                                                                               ; 33      ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|Selector4~0                                                                                                                                          ; 33      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|Selector44~1                                                                              ; 33      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|Selector44~1                                                                             ; 33      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|Selector44~1                                                                              ; 33      ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|i_ramp_awg_advance~9                                                                                                                       ; 33      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|fifo:packet_buffer|empty_o                                                               ; 33      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|fifo:packet_buffer|empty_o                                                                ; 33      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer|empty_o                                                                ; 33      ;
; config_fpga:config_fpga_slave|current_jtag_state~27                                                                                                                                                      ; 33      ;
; psu_ctrl:psu_ctrl_slave|us_timer:timeout_timer|Equal0~2                                                                                                                                                  ; 33      ;
; psu_ctrl:psu_ctrl_slave|Equal5~2                                                                                                                                                                         ; 33      ;
; sram_ctrl:sram_ctrl_slave|sram_rdata_wren~0                                                                                                                                                              ; 33      ;
; config_fpga:config_fpga_slave|us_timer:timeout_timer|Equal0~1                                                                                                                                            ; 33      ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|Equal12~67                                                                                                                                          ; 33      ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|Equal12~65                                                                                                                                          ; 33      ;
; dispatch:cc_dispatch_block|Selector5~0                                                                                                                                                                   ; 33      ;
; sram_ctrl:sram_ctrl_slave|ack_read~0                                                                                                                                                                     ; 33      ;
; cc_reset:cc_reset_block|us_timer:timeout_timer1|Equal0~1                                                                                                                                                 ; 33      ;
; cc_reset:cc_reset_block|us_timer:timeout_timer2|Equal0~1                                                                                                                                                 ; 33      ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|lvds_tx:cmd_lvds_tx|fifo:data_buffer|Equal0~2                                                                                                        ; 33      ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|Equal12~52                                                                                                                                          ; 33      ;
; fpga_thermo:fpga_thermo_slave|smb_master:master2|us_timer:smb_timer|Equal0~2                                                                                                                             ; 33      ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|us_timer:wdt|Equal0~1                                                                                                                              ; 33      ;
; Mux32~46                                                                                                                                                                                                 ; 33      ;
; psu_ctrl:psu_ctrl_slave|current_out_state.TX_RX                                                                                                                                                          ; 33      ;
; sync_gen:sync_gen_slave|sync_gen_core:sgc|clk_count[30]_RTM1137                                                                                                                                          ; 33      ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|num_cols_to_read_wren~22                                                                                                                            ; 32      ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|flux_fb_dly_wren~22                                                                                                                                 ; 32      ;
; sync_gen:sync_gen_slave|sync_gen_wbs:wbi|Mux29~14                                                                                                                                                        ; 32      ;
; Mux29~55                                                                                                                                                                                                 ; 32      ;
; psu_ctrl:psu_ctrl_slave|bit_capture~2                                                                                                                                                                    ; 32      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_buf_b~69                                                                                                       ; 32      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_buf_a~69                                                                                                       ; 32      ;
; sync_gen:sync_gen_slave|sync_gen_wbs:wbi|dv_mode_wren~10                                                                                                                                                 ; 32      ;
; ret_dat_wbs:ret_dat_parameter_slave|user_writable_wren~2                                                                                                                                                 ; 32      ;
; ret_dat_wbs:ret_dat_parameter_slave|cards_to_report_wren~2                                                                                                                                               ; 32      ;
; ret_dat_wbs:ret_dat_parameter_slave|run_file_id_wren~2                                                                                                                                                   ; 32      ;
; ret_dat_wbs:ret_dat_parameter_slave|stop_delay_wren~2                                                                                                                                                    ; 32      ;
; ret_dat_wbs:ret_dat_parameter_slave|step_maximum_wren~2                                                                                                                                                  ; 32      ;
; dispatch:cc_dispatch_block|Selector46~7                                                                                                                                                                  ; 32      ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|Equal12~74                                                                                                                                          ; 32      ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|parallel_crc:crc_calc|crc_reg~1                                                                                                         ; 32      ;
; dispatch:psuc_dispatch_block|Selector20~0                                                                                                                                                                ; 32      ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|parallel_crc:crc_calc|crc_reg~1                                                                                                           ; 32      ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|fifo:data_buffer|Equal0~2                                                                                            ; 32      ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|fifo:data_buffer|Equal0~2                                                                                            ; 32      ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|fifo:data_buffer|Equal0~2                                                                                              ; 32      ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|fifo:data_buffer|Equal0~2                                                                                              ; 32      ;
; dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg~2                                                                                                               ; 32      ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|next_toggle_sync[31]~4                                                                                                                     ; 32      ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|next_toggle_sync[31]~1                                                                                                                     ; 32      ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|next_ramp_value~65                                                                                                                         ; 32      ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|next_ramp_value~64                                                                                                                         ; 32      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|parallel_crc:crc_calc|crc_reg~7                                                          ; 32      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|parallel_crc:crc_calc|crc_reg~7                                                          ; 32      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|Selector18~2                                                                             ; 32      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|parallel_crc:crc_calc|crc_reg~7                                                          ; 32      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|Selector18~1                                                                             ; 32      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|parallel_crc:crc_calc|crc_reg~7                                                          ; 32      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|parallel_crc:crc_calc|crc_reg~7                                                          ; 32      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|Selector18~2                                                                             ; 32      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|parallel_crc:crc_calc|crc_reg~7                                                          ; 32      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|Selector18~2                                                                             ; 32      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|Selector18~1                                                                             ; 32      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|parallel_crc:crc_calc|crc_reg~7                                                          ; 32      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|parallel_crc:crc_calc|crc_reg~7                                                          ; 32      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|parallel_crc:crc_calc|crc_reg~7                                                           ; 32      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|parallel_crc:crc_calc|crc_reg~7                                                           ; 32      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|Selector18~2                                                                              ; 32      ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|Selector85~0                                                                                                                               ; 32      ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|serial_crc:cmd_crc|Equal0~15                                                                                                                         ; 32      ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|Selector21~0                                                                                                                                         ; 32      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_buf_c~0                                                                                                        ; 32      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_buf_a~6                                                                                                        ; 32      ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|i_ramp_awg_advance~10                                                                                                                      ; 32      ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|cksum_calc~0                                                                                                                                           ; 32      ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|current_state.INTERNAL_WB                                                                                                                  ; 32      ;
; config_fpga:config_fpga_slave|shift_reg:tdo_rx|reg~1                                                                                                                                                     ; 32      ;
; sram_ctrl:sram_ctrl_slave|sram_wdata[10]~0                                                                                                                                                               ; 32      ;
; config_fpga:config_fpga_slave|wbit_count~24                                                                                                                                                              ; 32      ;
; dv_rx:dv_rx_slave|reg_en~0                                                                                                                                                                               ; 32      ;
; frame_timing:frame_timing_slave|frame_timing_core:ftc|servo_rst_ack_o~0                                                                                                                                  ; 32      ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|servo_rst_req_wren~1                                                                                                                                ; 32      ;
; ret_dat_wbs:ret_dat_parameter_slave|stop_wren~2                                                                                                                                                          ; 32      ;
; ret_dat_wbs:ret_dat_parameter_slave|start_wren~0                                                                                                                                                         ; 32      ;
; ret_dat_wbs:ret_dat_parameter_slave|step_size_wren~0                                                                                                                                                     ; 32      ;
; ret_dat_wbs:ret_dat_parameter_slave|step_period_wren~0                                                                                                                                                   ; 32      ;
; ret_dat_wbs:ret_dat_parameter_slave|step_minimum_wren~1                                                                                                                                                  ; 32      ;
; ret_dat_wbs:ret_dat_parameter_slave|step_phase_wren~0                                                                                                                                                    ; 32      ;
; ret_dat_wbs:ret_dat_parameter_slave|awg_sequence_len_wren~0                                                                                                                                              ; 32      ;
; ret_dat_wbs:ret_dat_parameter_slave|step_data_num_wren~0                                                                                                                                                 ; 32      ;
; ret_dat_wbs:ret_dat_parameter_slave|step_param_id_wren~0                                                                                                                                                 ; 32      ;
; ret_dat_wbs:ret_dat_parameter_slave|step_card_addr_wren~0                                                                                                                                                ; 32      ;
; ret_dat_wbs:ret_dat_parameter_slave|tes_tgl_min_wren~0                                                                                                                                                   ; 32      ;
; ret_dat_wbs:ret_dat_parameter_slave|data_rate_wren~0                                                                                                                                                     ; 32      ;
; ret_dat_wbs:ret_dat_parameter_slave|tes_tgl_max_wren~1                                                                                                                                                   ; 32      ;
; ret_dat_wbs:ret_dat_parameter_slave|int_cmd_en_wren~0                                                                                                                                                    ; 32      ;
; ret_dat_wbs:ret_dat_parameter_slave|tes_tgl_en_wren~0                                                                                                                                                    ; 32      ;
; ret_dat_wbs:ret_dat_parameter_slave|tes_tgl_rate_wren~0                                                                                                                                                  ; 32      ;
; ret_dat_wbs:ret_dat_parameter_slave|crc_err_en_wren~0                                                                                                                                                    ; 32      ;
; config_fpga:config_fpga_slave|tck_half_period_wren~0                                                                                                                                                     ; 32      ;
; config_fpga:config_fpga_slave|tdo_sample_dly_wren~0                                                                                                                                                      ; 32      ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|num_rows_to_read_wren~0                                                                                                                             ; 32      ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|sample_num_wren~0                                                                                                                                   ; 32      ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|row_length_wren~0                                                                                                                                   ; 32      ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|num_rows_wren~0                                                                                                                                     ; 32      ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|sample_delay_wren~0                                                                                                                                 ; 32      ;
; frame_timing:frame_timing_slave|frame_timing_core:ftc|init_window_ack_o~0                                                                                                                                ; 32      ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|init_window_req_wren~1                                                                                                                              ; 32      ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|feedback_delay_wren~1                                                                                                                               ; 32      ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|resync_req_wren~0                                                                                                                                   ; 32      ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|address_on_delay_wren~0                                                                                                                             ; 32      ;
; frame_timing:frame_timing_slave|frame_timing_core:ftc|fltr_rst_ack_o~0                                                                                                                                   ; 32      ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|fltr_rst_req_wren~2                                                                                                                                 ; 32      ;
; all_cards:i_all_cards|Mux11~1                                                                                                                                                                            ; 32      ;
; all_cards:i_all_cards|Mux8~0                                                                                                                                                                             ; 32      ;
; all_cards:i_all_cards|Mux9~0                                                                                                                                                                             ; 32      ;
; all_cards:i_all_cards|Mux10~0                                                                                                                                                                            ; 32      ;
; all_cards:i_all_cards|Mux15~1                                                                                                                                                                            ; 32      ;
; all_cards:i_all_cards|Mux12~1                                                                                                                                                                            ; 32      ;
; all_cards:i_all_cards|Mux14~0                                                                                                                                                                            ; 32      ;
; all_cards:i_all_cards|Mux13~0                                                                                                                                                                            ; 32      ;
; dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg~2                                                                                                                 ; 32      ;
; config_fpga:config_fpga_slave|Selector13~0                                                                                                                                                               ; 32      ;
; config_fpga:config_fpga_slave|tck_count~0                                                                                                                                                                ; 32      ;
; config_fpga:config_fpga_slave|Selector12~0                                                                                                                                                               ; 32      ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|crd_add_par_id[31]~0                                                                                                                   ; 32      ;
; ret_dat_wbs:ret_dat_parameter_slave|Equal28~3                                                                                                                                                            ; 32      ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|Equal12~66                                                                                                                                          ; 32      ;
; sync_gen:sync_gen_slave|sync_gen_wbs:wbi|sync_mode_wren~1                                                                                                                                                ; 32      ;
; config_fpga:config_fpga_slave|jtag2_wren~0                                                                                                                                                               ; 32      ;
; config_fpga:config_fpga_slave|jtag0_wren~0                                                                                                                                                               ; 32      ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|Selector9~7_Duplicate_1                                                                                                                 ; 31      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector69~3                                                                                                                                     ; 31      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|Selector18~2                                                                             ; 31      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|Selector18~1                                                                             ; 31      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|Selector18~1                                                                             ; 31      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|Selector18~2                                                                             ; 31      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|Selector18~2                                                                             ; 31      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|Selector18~2                                                                             ; 31      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|Selector18~2                                                                             ; 31      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|Selector18~1                                                                             ; 31      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|Selector18~2                                                                              ; 31      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|Selector18~1                                                                              ; 31      ;
; fpga_thermo:fpga_thermo_slave|reg_wren~0                                                                                                                                                                 ; 31      ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|Equal12~64                                                                                                                                          ; 31      ;
; dispatch:cc_dispatch_block|reg:hdr1|reg_o[23]                                                                                                                                                            ; 31      ;
; psu_ctrl:psu_ctrl_slave|us_timer:timeout_timer|us_count~64                                                                                                                                               ; 30      ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|us_timer:timer|Equal0~4                                                                                                                    ; 30      ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|us_timer:timer|us_count~62                                                                                                             ; 30      ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|us_timer:timer|Equal0~4                                                                                                                ; 30      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|us_timer:timeout_timer|us_count~62                                                                                  ; 30      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|us_timer:timeout_timer|Equal0~4                                                                                     ; 30      ;
; fpga_thermo:fpga_thermo_slave|us_timer:timeout_timer|us_count~62                                                                                                                                         ; 30      ;
; fpga_thermo:fpga_thermo_slave|us_timer:timeout_timer|Equal0~4                                                                                                                                            ; 30      ;
; fpga_thermo:fpga_thermo_slave|smb_master:master2|us_timer:smb_timer|us_count~62                                                                                                                          ; 30      ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|us_timer:timer|us_count~48                                                                                                                 ; 30      ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|us_timer:timeout_timer|us_count~42                                                                                                                     ; 30      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|Selector18~1                                                                             ; 30      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|Selector18~1                                                                             ; 30      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|Selector18~1                                                                             ; 30      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|Selector18~1                                                                              ; 30      ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|current_state.RQ_BYTE                                                                                                                                  ; 30      ;
; config_fpga:config_fpga_slave|us_timer:timeout_timer|us_count~60                                                                                                                                         ; 30      ;
; cc_reset:cc_reset_block|us_timer:timeout_timer1|us_count~56                                                                                                                                              ; 30      ;
; cc_reset:cc_reset_block|us_timer:timeout_timer2|us_count~58                                                                                                                                              ; 30      ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|us_timer:wdt|us_count~60                                                                                                                           ; 30      ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|addr_o[3]~10                                                                                                                                       ; 29      ;
; config_fpga:config_fpga_slave|dat_o[2]~189                                                                                                                                                               ; 29      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|present_retire_state.IDLE~34                                                                                                                     ; 29      ;
; ret_dat_wbs:ret_dat_parameter_slave|internal_cmd_mode_wren~1                                                                                                                                             ; 29      ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|translator_current_state.LD_OKorER                                                                                                     ; 29      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Equal38~2                                                                                                                                        ; 28      ;
; ret_dat_wbs:ret_dat_parameter_slave|rcs_to_report_wren~2_Duplicate_1                                                                                                                                     ; 27      ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|addr_o[3]~9                                                                                                                                        ; 27      ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|present_state.RETIRE                                                                                                                                 ; 27      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|card_addr[2]                                                                                                                                     ; 27      ;
; issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|a_fefifo_dfc:write_state|b_full                                                ; 27      ;
; ret_dat_wbs:ret_dat_parameter_slave|dat_o[19]~129                                                                                                                                                        ; 27      ;
; dispatch:cc_dispatch_block|reg:hdr1|reg_o[18]                                                                                                                                                            ; 27      ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|Equal12~41_Duplicate_1                                                                                                                              ; 26      ;
; ret_dat_wbs:ret_dat_parameter_slave|awg_addr_wren~3                                                                                                                                                      ; 26      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Equal36~10                                                                                                                                       ; 26      ;
; sync_gen:sync_gen_slave|sync_gen_wbs:wbi|dv_mode_wren~11                                                                                                                                                 ; 25      ;
; fpga_thermo:fpga_thermo_slave|smb_master:master2|shift_reg:rx_data_reg|reg[7]                                                                                                                            ; 25      ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|translator_current_state.DATA_PACKET                                                                                                   ; 25      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|Equal0~2                                                                                                            ; 24      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|word_count[31]                                                                                                                                   ; 24      ;
; config_fpga:config_fpga_slave|current_jtag_state.SEQUENCE_DONE                                                                                                                                           ; 24      ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|dpram_i4v:fiforam|altsyncram_9nf1:altsyncram6|q_b[1]                             ; 24      ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|dpram_i4v:fiforam|altsyncram_9nf1:altsyncram6|q_b[2]                             ; 24      ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|dpram_i4v:fiforam|altsyncram_9nf1:altsyncram6|q_b[0]                             ; 24      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|Selector8~0                                                                              ; 23      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|Selector8~0                                                                              ; 23      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|Selector8~0                                                                              ; 23      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|Selector8~0                                                                              ; 23      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|Selector8~0                                                                              ; 23      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|Selector8~0                                                                              ; 23      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|Selector8~0                                                                              ; 23      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|Selector8~0                                                                              ; 23      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|Selector8~0                                                                               ; 23      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|Selector8~0                                                                               ; 23      ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|present_state.WAIT_TO_ISSUE                                                                                                                          ; 23      ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|translator_current_state.LD_PACKET_SIZE                                                                                                ; 23      ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|dpram_i4v:fiforam|altsyncram_9nf1:altsyncram6|q_b[6]                             ; 23      ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|dpram_i4v:fiforam|altsyncram_9nf1:altsyncram6|q_b[7]                             ; 23      ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|dpram_i4v:fiforam|altsyncram_9nf1:altsyncram6|q_b[5]                             ; 23      ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|dpram_i4v:fiforam|altsyncram_9nf1:altsyncram6|q_b[3]                             ; 23      ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|dpram_i4v:fiforam|altsyncram_9nf1:altsyncram6|q_b[4]                             ; 23      ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|Selector74~0                                                                                                                            ; 22      ;
; dispatch:psuc_dispatch_block|Selector16~0                                                                                                                                                                ; 22      ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|current_state.PROCESSING_RET_DAT                                                                                                           ; 22      ;
; Mux25~16                                                                                                                                                                                                 ; 22      ;
; dispatch:cc_dispatch_block|Selector16~0                                                                                                                                                                  ; 22      ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|Selector74~1_Duplicate_1                                                                                                                  ; 21      ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|rx_fw~0                                                                                                                                                ; 21      ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|bb_cmd_code~0                                                                                                                                        ; 21      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|WideOr31~0                                                                                                                                       ; 21      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|LessThan3~5                                                                                                         ; 21      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|word_count[2]                                                                                                                                    ; 21      ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|checksum_calculator~1                                                                                                                  ; 21      ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|Selector57~7                                                                                                                           ; 21      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_buf_b~6_Duplicate_1                                                                                            ; 20      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|pres_state.RX_INIT                                                                       ; 20      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|pres_state.RX_INIT                                                                        ; 20      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|pres_state.RX_INIT                                                                        ; 20      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|card_addr[3]                                                                                                                                     ; 20      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|card_addr[1]                                                                                                                                     ; 20      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|pres_state.IDLE~18                                                                                                  ; 20      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|present_retire_state.NEXT_HEADER_WORD                                                                                                            ; 20      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|present_retire_state.LATCH_CMD2                                                                                                                  ; 20      ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|Equal7~2                                                                                                                               ; 20      ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|Selector58~0                                                                                                                           ; 20      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|present_retire_state.TX_RAMP_VALUE                                                                                                               ; 20      ;
; sram_ctrl:sram_ctrl_slave|Mux32~3                                                                                                                                                                        ; 20      ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|translator_current_state.LD_PREAMBLE1                                                                                                  ; 20      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|pres_state.RX_INIT                                                                       ; 19      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|pres_state.RX_INIT                                                                       ; 19      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|pres_state.RX_INIT                                                                       ; 19      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|pres_state.RX_INIT                                                                       ; 19      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|pres_state.RX_INIT                                                                       ; 19      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|pres_state.RX_INIT                                                                       ; 19      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|pres_state.RX_INIT                                                                       ; 19      ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|internal_status_req                                                                                                                        ; 19      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|word_count[3]                                                                                                                                    ; 19      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|Selector42~0                                                                                                                                     ; 19      ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|Equal8~6                                                                                                                               ; 19      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|present_retire_state.TX_FRAME_STATUS                                                                                                             ; 19      ;
; sram_ctrl:sram_ctrl_slave|Mux32~0                                                                                                                                                                        ; 19      ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|addr_o[1]~3                                                                                                                                        ; 19      ;
; reset_clr:i_reset_clr|crit_error_rst_pending                                                                                                                                                             ; 19      ;
; reset_clr:i_reset_clr|dev_clr_pending                                                                                                                                                                    ; 19      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|num_cards[1]                                                                                                                                     ; 18      ;
; id_thermo:card_id_thermo_slave|one_wire_master:master|Selector6~1                                                                                                                                        ; 18      ;
; id_thermo:card_id_thermo_slave|one_wire_master:master|pres_state.IDLE                                                                                                                                    ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|card_addr[4]                                                                                                                                     ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|present_retire_state.STORE_HEADER_WORD                                                                                                           ; 18      ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|current_state.REQ_LAST_DATA_PACKET                                                                                                         ; 18      ;
; ret_dat_wbs:ret_dat_parameter_slave|cards_to_report_data[8]                                                                                                                                              ; 18      ;
; ret_dat_wbs:ret_dat_parameter_slave|dat_o[19]~239                                                                                                                                                        ; 18      ;
; id_thermo:card_id_thermo_slave|reg:thermo_data1|reg_o[7]                                                                                                                                                 ; 18      ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|Equal6~1                                                                                                                               ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|pres_state.WAIT_FOR_REPLY                                                                                           ; 18      ;
; ret_dat_wbs:ret_dat_parameter_slave|dat_o[2]~139                                                                                                                                                         ; 18      ;
; backplane_id_thermo:backplane_id_thermo_slave|three_wire_master:master|Selector6~1                                                                                                                       ; 18      ;
; backplane_id_thermo:backplane_id_thermo_slave|three_wire_master:master|pres_state.IDLE                                                                                                                   ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[10]           ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[10]          ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[8]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[9]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[9]           ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[8]           ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[6]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[7]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[7]           ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[6]           ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[4]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[5]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[5]           ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[4]           ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[2]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[3]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[3]           ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[2]           ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[0]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[1]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[1]           ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[0]           ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[10]           ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[10]          ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[8]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[9]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[9]           ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[8]           ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[6]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[7]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[7]           ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[6]           ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[4]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[5]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[5]           ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[4]           ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[2]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[3]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[3]           ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[2]           ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[0]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[1]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[1]           ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[0]           ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[10]           ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[10]          ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[8]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[9]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[9]           ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[8]           ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[6]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[7]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[7]           ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[6]           ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[4]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[5]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[5]           ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[4]           ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[2]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[3]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[3]           ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[2]           ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[0]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[1]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[1]           ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[0]           ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[10]           ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[10]          ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[8]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[9]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[9]           ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[8]           ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[6]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[7]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[7]           ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[6]           ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[4]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[5]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[5]           ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[4]           ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[2]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[3]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[3]           ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[2]           ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[0]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[1]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[1]           ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[0]           ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[10]           ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[10]          ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[8]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[9]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[9]           ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[8]           ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[6]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[7]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[7]           ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[6]           ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[4]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[5]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[5]           ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[4]           ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[2]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[3]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[3]           ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[2]           ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[0]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[1]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[1]           ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[0]           ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[10]           ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[10]          ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[8]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[9]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[9]           ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[8]           ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[6]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[7]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[7]           ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[6]           ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[4]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[5]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[5]           ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[4]           ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[2]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[3]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[3]           ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[2]           ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[0]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[1]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[1]           ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[0]           ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[10]           ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[10]          ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[8]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[9]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[9]           ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[8]           ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[6]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[7]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[7]           ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[6]           ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[4]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[5]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[5]           ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[4]           ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[2]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[3]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[3]           ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[2]           ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[0]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[1]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[1]           ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[0]           ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[10]           ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[10]          ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[8]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[9]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[9]           ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[8]           ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[6]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[7]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[7]           ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[6]           ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[4]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[5]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[5]           ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[4]           ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[2]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[3]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[3]           ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[2]           ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[0]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[1]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[1]           ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[0]           ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[10]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[10]           ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[8]             ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[9]             ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[9]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[8]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[6]             ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[7]             ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[7]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[6]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[4]             ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[5]             ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[5]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[4]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[2]             ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[3]             ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[3]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[2]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[0]             ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[1]             ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[1]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[0]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[10]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[10]           ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[8]             ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[9]             ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[9]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[8]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[6]             ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[7]             ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[7]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[6]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[4]             ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[5]             ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[5]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[4]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[2]             ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[3]             ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[3]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[2]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[0]             ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer|lpm_counter:read_pointer|cntr_u0j:auto_generated|safe_q[1]             ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[1]            ; 18      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer|lpm_counter:write_pointer|cntr_u0j:auto_generated|safe_q[0]            ; 18      ;
; dispatch:psuc_dispatch_block|pres_state.REPLY                                                                                                                                                            ; 17      ;
; dispatch:psuc_dispatch_block|dispatch_wishbone:wishbone|pres_state.IDLE                                                                                                                                  ; 17      ;
; config_fpga:config_fpga_slave|tdi_wren~0                                                                                                                                                                 ; 17      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|present_retire_state.PAUSE_HEADER_WORD                                                                                                           ; 17      ;
; backplane_id_thermo:backplane_id_thermo_slave|reg:thermo_data1|reg_o[7]                                                                                                                                  ; 17      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|pres_state.LATCH_ERROR                                                                                              ; 17      ;
; dispatch:cc_dispatch_block|pres_state.REPLY                                                                                                                                                              ; 17      ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|translator_current_state.LD_PREAMBLE2                                                                                                  ; 17      ;
; Mux32~34                                                                                                                                                                                                 ; 17      ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|pres_state.IDLE                                                                                                                                    ; 17      ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|parallel_crc:crc_calc|crc_temp~19                                                                                                         ; 16      ;
; dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|header1_ld~0                                                                                                                                  ; 16      ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|pres_state.SEND                                                                                                      ; 16      ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|pres_state.SEND                                                                                                      ; 16      ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|pres_state.SEND                                                                                                        ; 16      ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|pres_state.SEND                                                                                                        ; 16      ;
; dispatch:psuc_dispatch_block|dispatch_wishbone:wishbone|pres_state.WB_CYCLE                                                                                                                              ; 16      ;
; ret_dat_wbs:ret_dat_parameter_slave|cards_to_report_data[4]                                                                                                                                              ; 16      ;
; ret_dat_wbs:ret_dat_parameter_slave|dat_o[19]~250                                                                                                                                                        ; 16      ;
; ret_dat_wbs:ret_dat_parameter_slave|dat_o[19]~248                                                                                                                                                        ; 16      ;
; ret_dat_wbs:ret_dat_parameter_slave|reg:internal_cmd_mode_reg|reg_o[1]                                                                                                                                   ; 16      ;
; dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|header1_ld~0                                                                                                                                    ; 16      ;
; issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|a_fefifo_4jc:read_state|b_one~0                                                ; 16      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|Equal0~4                                                                                                            ; 15      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|Equal1~3                                                                                                            ; 15      ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|parallel_crc:crc_calc|crc_temp~57                                                                                                       ; 15      ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|parallel_crc:crc_calc|crc_temp~57                                                                                                         ; 15      ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|parallel_crc:crc_calc|crc_temp~19                                                                                                       ; 15      ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|parallel_crc:crc_calc|crc_temp~18                                                                                                       ; 15      ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|parallel_crc:crc_calc|crc_temp~18                                                                                                         ; 15      ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|serial_crc:cmd_crc|crc_reg[32]                                                                                                                       ; 15      ;
; psu_ctrl:psu_ctrl_slave|spi_tx_word[60]~0                                                                                                                                                                ; 15      ;
; id_thermo:card_id_thermo_slave|ctrl_ps~17                                                                                                                                                                ; 15      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|pres_n_o~5                                                                               ; 15      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|pres_n_o~2                                                                               ; 15      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|pres_n_o~5                                                                               ; 15      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|pres_n_o~2                                                                               ; 15      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|pres_state.READ_RC1                                                                                                 ; 15      ;
; ret_dat_wbs:ret_dat_parameter_slave|cards_to_report_data[7]                                                                                                                                              ; 15      ;
; ret_dat_wbs:ret_dat_parameter_slave|rcs_to_report_data[4]                                                                                                                                                ; 15      ;
; fpga_thermo:fpga_thermo_slave|ctrl_ps.REGISTER_TEMP                                                                                                                                                      ; 15      ;
; fpga_thermo:fpga_thermo_slave|Mux0~0                                                                                                                                                                     ; 15      ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|Selector57~6                                                                                                                           ; 15      ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|Selector57~1                                                                                                                           ; 15      ;
; psu_ctrl:psu_ctrl_slave|counter:bit_ctr|count[8]                                                                                                                                                         ; 15      ;
; psu_ctrl:psu_ctrl_slave|counter:bit_ctr|count[7]                                                                                                                                                         ; 15      ;
; issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|pres_state.SEND_BYTE3                                                                                                                                  ; 15      ;
; fpga_thermo:fpga_thermo_slave|smb_master:master2|LessThan1~1                                                                                                                                             ; 15      ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|Equal12~71                                                                                                                                          ; 14      ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|shift_reg:sh_reg|reg[0]                                                                                                                              ; 14      ;
; dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|header0_ld~0                                                                                                                                  ; 14      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|header0_ld~0                                                                             ; 14      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|header0_ld~0                                                                             ; 14      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|header0_ld~0                                                                             ; 14      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|header0_ld~0                                                                             ; 14      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|header0_ld~0                                                                             ; 14      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|header0_ld~0                                                                             ; 14      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|header0_ld~0                                                                             ; 14      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|header0_ld~0                                                                             ; 14      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|header0_ld~0                                                                              ; 14      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|header0_ld~0                                                                              ; 14      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|lpm_mult:Mult0|mult_90t:auto_generated|cs1a[1]                                                                                                   ; 14      ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|awg_addr_incr_o                                                                                                                            ; 14      ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|ret_dat_req                                                                                                                                ; 14      ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|current_state.IDLE~11                                                                                                                      ; 14      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|Equal13~0                                                                                                           ; 14      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|pres_n_o~5                                                                               ; 14      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|pres_n_o~2                                                                               ; 14      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|pres_n_o~5                                                                               ; 14      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|pres_n_o~2                                                                               ; 14      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|pres_n_o~5                                                                                ; 14      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|pres_n_o~2                                                                                ; 14      ;
; ret_dat_wbs:ret_dat_parameter_slave|step_minimum_wren~0                                                                                                                                                  ; 14      ;
; dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|reg:hdr0|reg_o[11]                                                                                                                              ; 14      ;
; dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|header0_ld~0                                                                                                                                    ; 14      ;
; ret_dat_wbs:ret_dat_parameter_slave|cards_to_report_data[6]                                                                                                                                              ; 14      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|word_count[1]                                                                                                                                    ; 14      ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|Equal12~42                                                                                                                                          ; 14      ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|word_count[0]                                                                                                                                          ; 14      ;
; ret_dat_wbs:ret_dat_parameter_slave|dat_o[18]~242_Duplicate_1                                                                                                                                            ; 13      ;
; ret_dat_wbs:ret_dat_parameter_slave|dat_o[2]~155_Duplicate_1                                                                                                                                             ; 13      ;
; dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|addr_o[0]~18                                                                                                                                       ; 13      ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|previous_state.IDLE~16                                                                                                                               ; 13      ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|i_ramp_awg_advance~54                                                                                                                      ; 13      ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|Equal12~75                                                                                                                                          ; 13      ;
; dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|reg:hdr0|reg_o[11]                                                                                                                            ; 13      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|num_cards[0]                                                                                                                                     ; 13      ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|previous_state~59                                                                                                                                    ; 13      ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|current_state.IDLE~11                                                                                                                                  ; 13      ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|current_state.IDLE~9                                                                                                                       ; 13      ;
; ret_dat_wbs:ret_dat_parameter_slave|Selector6~1                                                                                                                                                          ; 13      ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|awg_addr_clr_o                                                                                                                             ; 13      ;
; ret_dat_wbs:ret_dat_parameter_slave|awg_raddr~1                                                                                                                                                          ; 13      ;
; id_thermo:card_id_thermo_slave|ctrl_ps.CTRL_IDLE~11                                                                                                                                                      ; 13      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|LessThan13~3                                                                                                                                     ; 13      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|pres_n_o~5                                                                               ; 13      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|pres_n_o~2                                                                               ; 13      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|pres_n_o~5                                                                               ; 13      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|pres_n_o~2                                                                               ; 13      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|pres_n_o~5                                                                                ; 13      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|pres_n_o~2                                                                                ; 13      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|pres_state.READ_RC2                                                                                                 ; 13      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|pres_n_o~5                                                                               ; 13      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|pres_n_o~2                                                                               ; 13      ;
; id_thermo:card_id_thermo_slave|counter:byte_counter|count[0]                                                                                                                                             ; 13      ;
; ret_dat_wbs:ret_dat_parameter_slave|cards_to_report_data[5]                                                                                                                                              ; 13      ;
; ret_dat_wbs:ret_dat_parameter_slave|cards_to_report_data[1]                                                                                                                                              ; 13      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|pres_state.ERROR_WAIT2                                                                                              ; 13      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|pres_state.ERROR_WAIT1                                                                                              ; 13      ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|translator_current_state.TRANSLATOR_IDLE~27                                                                                            ; 13      ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|translator_current_state.TRANSLATOR_IDLE~26                                                                                            ; 13      ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|translator_current_state.TRANSLATOR_IDLE~20                                                                                            ; 13      ;
; backplane_id_thermo:backplane_id_thermo_slave|counter:byte_counter|count[1]                                                                                                                              ; 13      ;
; backplane_id_thermo:backplane_id_thermo_slave|ctrl_ps.CTRL_IDLE~11                                                                                                                                       ; 13      ;
; backplane_id_thermo:backplane_id_thermo_slave|ctrl_ps~19                                                                                                                                                 ; 13      ;
; dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|data_ready                                                                                                                       ; 13      ;
; ret_dat_wbs:ret_dat_parameter_slave|current_state.WR                                                                                                                                                     ; 13      ;
; cc_reset:cc_reset_block|current_wbs_state.IDLE                                                                                                                                                           ; 13      ;
; config_fpga:config_fpga_slave|current_jtag_state.TCK_HIGH                                                                                                                                                ; 13      ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|toggle_state                                                                                                                            ; 13      ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|toggle_state                                                                                                                              ; 13      ;
; sync_gen:sync_gen_slave|sync_gen_wbs:wbi|Mux29~13_Duplicate_1                                                                                                                                            ; 12      ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|dff_data~5                                                                                                                                             ; 12      ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|parallel_crc:crc_calc|crc_temp~27                                                                                                       ; 12      ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|parallel_crc:crc_calc|crc_temp~21                                                                                                       ; 12      ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|parallel_crc:crc_calc|crc_temp~14                                                                                                       ; 12      ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|parallel_crc:crc_calc|crc_temp~27                                                                                                         ; 12      ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|parallel_crc:crc_calc|crc_temp~14                                                                                                         ; 12      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|parallel_crc:crc_calc|crc_temp~32                                                        ; 12      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|parallel_crc:crc_calc|crc_temp~21                                                        ; 12      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|parallel_crc:crc_calc|crc_temp~21                                                        ; 12      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|parallel_crc:crc_calc|crc_temp~22                                                        ; 12      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|parallel_crc:crc_calc|crc_temp~32                                                         ; 12      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|parallel_crc:crc_calc|crc_temp~32                                                         ; 12      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|parallel_crc:crc_calc|crc_temp~10                                                         ; 12      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|lpm_mult:Mult0|mult_90t:auto_generated|cs2a[1]                                                                                                   ; 12      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_buf_b~6                                                                                                        ; 12      ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|current_state.LD_BYTE                                                                                                                                  ; 12      ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|ret_dat_in_progress                                                                                                                        ; 12      ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|data_count_clr                                                                                                                                       ; 12      ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|simple_cmd_req                                                                                                                             ; 12      ;
; dv_rx:dv_rx_slave|current_m_state.DONE                                                                                                                                                                   ; 12      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|pres_n_o~5                                                                               ; 12      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|pres_n_o~2                                                                               ; 12      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|pres_state.READ_RC4                                                                                                 ; 12      ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|Selector45~0                                                                                                                           ; 12      ;
; ret_dat_wbs:ret_dat_parameter_slave|rcs_to_report_data[3]                                                                                                                                                ; 12      ;
; ret_dat_wbs:ret_dat_parameter_slave|cards_to_report_data[3]                                                                                                                                              ; 12      ;
; issue_reply:issue_reply_block|reply_translator:i_reply_translator|checksum~11                                                                                                                            ; 12      ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|Equal12~50                                                                                                                                          ; 12      ;
; config_fpga:config_fpga_slave|current_state.WR                                                                                                                                                           ; 12      ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|current_state.IDLE                                                                                                                                  ; 12      ;
; frame_timing:frame_timing_slave|frame_timing_wbs:wbi|Equal12~40                                                                                                                                          ; 12      ;
; issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|pres_state.SEND_BYTE2                                                                                                                                  ; 12      ;
; issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|pres_state.SEND_BYTE1                                                                                                                                  ; 12      ;
; dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|q_b[31] ; 12      ;
; dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|q_b[30] ; 12      ;
; dispatch:cc_dispatch_block|reg:hdr1|reg_o[19]                                                                                                                                                            ; 12      ;
; lvds_reply_rc1_b                                                                                                                                                                                         ; 11      ;
; lvds_reply_rc1_a                                                                                                                                                                                         ; 11      ;
; lvds_reply_bc1_b                                                                                                                                                                                         ; 11      ;
; lvds_reply_bc1_a                                                                                                                                                                                         ; 11      ;
; lvds_reply_rc3_b                                                                                                                                                                                         ; 11      ;
; lvds_reply_rc3_a                                                                                                                                                                                         ; 11      ;
; lvds_reply_rc2_b                                                                                                                                                                                         ; 11      ;
; lvds_reply_rc2_a                                                                                                                                                                                         ; 11      ;
; lvds_reply_bc3_b                                                                                                                                                                                         ; 11      ;
; lvds_reply_bc3_a                                                                                                                                                                                         ; 11      ;
; lvds_reply_bc2_b                                                                                                                                                                                         ; 11      ;
; lvds_reply_bc2_a                                                                                                                                                                                         ; 11      ;
; lvds_reply_ac_b                                                                                                                                                                                          ; 11      ;
; lvds_reply_ac_a                                                                                                                                                                                          ; 11      ;
; lvds_reply_rc4_b                                                                                                                                                                                         ; 11      ;
; lvds_reply_rc4_a                                                                                                                                                                                         ; 11      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|lpm_mult:Mult0|mult_90t:auto_generated|cs2a[1]~3                                                                                                 ; 11      ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|present_state.IDLE~18                                                                                                                                ; 11      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|fifo:packet_buffer|read_ena                                                              ; 11      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer|read_ena~2                                                            ; 11      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|fifo:packet_buffer|read_ena                                                              ; 11      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|fifo:packet_buffer|read_ena~2                                                            ; 11      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|read_ena~2                                                            ; 11      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|fifo:packet_buffer|read_ena~2                                                            ; 11      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|fifo:packet_buffer|read_ena~2                                                            ; 11      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|fifo:packet_buffer|read_ena~2                                                            ; 11      ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|fifo:packet_buffer|read_ena                                                               ; 11      ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------+------+--------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                                                                                                        ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M512s ; M4Ks ; M-RAMs ; MIF  ; Location                                                                                                                                                                                                                       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------+------+--------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; config_fpga:config_fpga_slave|jtag_data_bank:tdi_bank|altsyncram:altsyncram_component|altsyncram_odl1:auto_generated|ALTSYNCRAM                                                                                                                                             ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 4096   ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 8     ; 0    ; 0      ; None ; M512_X44_Y36, M512_X44_Y34, M512_X44_Y33, M512_X44_Y35, M512_X44_Y32, M512_X44_Y30, M512_X44_Y29, M512_X44_Y31                                                                                                                 ;
; config_fpga:config_fpga_slave|jtag_data_bank:tdo_bank|altsyncram:altsyncram_component|altsyncram_odl1:auto_generated|ALTSYNCRAM                                                                                                                                             ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 4096   ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 0     ; 1    ; 0      ; None ; M4K_X39_Y23                                                                                                                                                                                                                    ;
; dispatch:cc_dispatch_block|altsyncram:buf|altsyncram_h9u3:auto_generated|ALTSYNCRAM                                                                                                                                                                                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 0     ; 0    ; 1      ; None ; MRAM_X53_Y16                                                                                                                                                                                                                   ;
; dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ALTSYNCRAM                                                                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X44_Y8, M512_X44_Y7                                                                                                                                                                                                       ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|fifo:data_buffer|altsyncram:fifo_storage|altsyncram_tpb1:auto_generated|ALTSYNCRAM                                                                                                        ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 0     ; 1    ; 0      ; None ; M4K_X69_Y12                                                                                                                                                                                                                    ;
; dispatch:cc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|fifo:data_buffer|altsyncram:fifo_storage|altsyncram_tpb1:auto_generated|ALTSYNCRAM                                                                                                        ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 0     ; 1    ; 0      ; None ; M4K_X69_Y7                                                                                                                                                                                                                     ;
; dispatch:psuc_dispatch_block|altsyncram:buf|altsyncram_h9u3:auto_generated|ALTSYNCRAM                                                                                                                                                                                       ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 0     ; 0    ; 1      ; None ; MRAM_X20_Y16                                                                                                                                                                                                                   ;
; dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ALTSYNCRAM                                                               ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X26_Y12, M512_X26_Y13                                                                                                                                                                                                     ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|fifo:data_buffer|altsyncram:fifo_storage|altsyncram_tpb1:auto_generated|ALTSYNCRAM                                                                                                      ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 0     ; 1    ; 0      ; None ; M4K_X15_Y31                                                                                                                                                                                                                    ;
; dispatch:psuc_dispatch_block|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|fifo:data_buffer|altsyncram:fifo_storage|altsyncram_tpb1:auto_generated|ALTSYNCRAM                                                                                                      ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 0     ; 1    ; 0      ; None ; M4K_X15_Y30                                                                                                                                                                                                                    ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|cmd_queue_tpram:cmd_queue_ram40_inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_hoo1:auto_generated|ALTSYNCRAM                                                            ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192   ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 16    ; 0    ; 0      ; None ; M512_X81_Y48, M512_X81_Y46, M512_X81_Y45, M512_X65_Y48, M512_X65_Y50, M512_X81_Y47, M512_X81_Y44, M512_X81_Y43, M512_X81_Y40, M512_X65_Y49, M512_X81_Y42, M512_X81_Y41, M512_X81_Y37, M512_X81_Y39, M512_X65_Y47, M512_X81_Y38 ;
; issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|lvds_tx:cmd_lvds_tx|fifo:data_buffer|altsyncram:fifo_storage|altsyncram_tpb1:auto_generated|ALTSYNCRAM                                                                                                                  ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 0     ; 1    ; 0      ; None ; M4K_X69_Y42                                                                                                                                                                                                                    ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|altsyncram:mem0|altsyncram_0mo3:auto_generated|ALTSYNCRAM                                                                                                                                                                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 2048   ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 0     ; 1    ; 0      ; None ; M4K_X69_Y46                                                                                                                                                                                                                    ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|dpram_i4v:fiforam|altsyncram_9nf1:altsyncram6|ALTSYNCRAM                                                                                            ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 8            ; 256          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 2048   ; 256                         ; 8                           ; 256                         ; 8                           ; 2048                ; 4     ; 0    ; 0      ; None ; M512_X81_Y50, M512_X81_Y49, M512_X81_Y51, M512_X81_Y52                                                                                                                                                                         ;
; issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|dpram_t5v:fiforam|altsyncram_5qf1:altsyncram6|ALTSYNCRAM                                                                                          ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 2048   ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 4     ; 0    ; 0      ; None ; M512_X59_Y53, M512_X59_Y52, M512_X59_Y54, M512_X59_Y55                                                                                                                                                                         ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated|ALTSYNCRAM                                                                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 0     ; 16   ; 0      ; None ; M4K_X15_Y48, M4K_X39_Y52, M4K_X39_Y55, M4K_X15_Y51, M4K_X15_Y56, M4K_X39_Y56, M4K_X39_Y53, M4K_X15_Y54, M4K_X15_Y47, M4K_X15_Y52, M4K_X39_Y57, M4K_X15_Y50, M4K_X15_Y46, M4K_X15_Y57, M4K_X15_Y53, M4K_X15_Y49                 ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 0     ; 1    ; 0      ; None ; M4K_X15_Y55                                                                                                                                                                                                                    ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X26_Y56, M512_X26_Y57                                                                                                                                                                                                     ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated|ALTSYNCRAM                                                                        ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 0     ; 16   ; 0      ; None ; M4K_X15_Y45, M4K_X39_Y37, M4K_X15_Y42, M4K_X15_Y36, M4K_X15_Y41, M4K_X15_Y43, M4K_X15_Y38, M4K_X15_Y37, M4K_X39_Y36, M4K_X15_Y44, M4K_X39_Y39, M4K_X15_Y39, M4K_X39_Y35, M4K_X15_Y35, M4K_X39_Y34, M4K_X15_Y40                 ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X26_Y49, M512_X26_Y50                                                                                                                                                                                                     ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X4_Y49, M512_X4_Y48                                                                                                                                                                                                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated|ALTSYNCRAM                                                                        ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 0     ; 16   ; 0      ; None ; M4K_X69_Y55, M4K_X69_Y45, M4K_X69_Y41, M4K_X69_Y49, M4K_X69_Y44, M4K_X69_Y51, M4K_X69_Y43, M4K_X69_Y50, M4K_X69_Y47, M4K_X69_Y39, M4K_X69_Y53, M4K_X69_Y40, M4K_X69_Y56, M4K_X69_Y48, M4K_X69_Y54, M4K_X69_Y52                 ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 0     ; 1    ; 0      ; None ; M4K_X69_Y57                                                                                                                                                                                                                    ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X81_Y54, M512_X81_Y53                                                                                                                                                                                                     ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated|ALTSYNCRAM                                                                        ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 0     ; 16   ; 0      ; None ; M4K_X39_Y44, M4K_X39_Y40, M4K_X69_Y36, M4K_X39_Y45, M4K_X39_Y41, M4K_X39_Y51, M4K_X69_Y38, M4K_X39_Y47, M4K_X69_Y37, M4K_X39_Y38, M4K_X39_Y50, M4K_X39_Y43, M4K_X39_Y46, M4K_X39_Y48, M4K_X39_Y49, M4K_X39_Y42                 ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 0     ; 1    ; 0      ; None ; M4K_X39_Y54                                                                                                                                                                                                                    ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X44_Y55, M512_X44_Y56                                                                                                                                                                                                     ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated|ALTSYNCRAM                                                                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 0     ; 16   ; 0      ; None ; M4K_X69_Y28, M4K_X69_Y29, M4K_X69_Y23, M4K_X69_Y34, M4K_X69_Y25, M4K_X69_Y26, M4K_X69_Y19, M4K_X69_Y21, M4K_X69_Y22, M4K_X69_Y32, M4K_X69_Y27, M4K_X69_Y20, M4K_X69_Y33, M4K_X69_Y24, M4K_X69_Y31, M4K_X69_Y30                 ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 0     ; 1    ; 0      ; None ; M4K_X69_Y35                                                                                                                                                                                                                    ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X81_Y36, M512_X81_Y35                                                                                                                                                                                                     ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated|ALTSYNCRAM                                                                        ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 0     ; 16   ; 0      ; None ; M4K_X39_Y3, M4K_X39_Y4, M4K_X69_Y3, M4K_X69_Y1, M4K_X39_Y6, M4K_X69_Y9, M4K_X69_Y8, M4K_X69_Y6, M4K_X69_Y5, M4K_X39_Y2, M4K_X69_Y11, M4K_X69_Y4, M4K_X69_Y2, M4K_X69_Y10, M4K_X39_Y5, M4K_X39_Y1                               ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X26_Y5, M512_X26_Y6                                                                                                                                                                                                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X26_Y2, M512_X26_Y3                                                                                                                                                                                                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated|ALTSYNCRAM                                                                        ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 0     ; 16   ; 0      ; None ; M4K_X15_Y29, M4K_X15_Y33, M4K_X15_Y32, M4K_X15_Y24, M4K_X15_Y23, M4K_X39_Y32, M4K_X15_Y25, M4K_X15_Y28, M4K_X15_Y26, M4K_X15_Y34, M4K_X39_Y31, M4K_X15_Y27, M4K_X39_Y28, M4K_X39_Y33, M4K_X39_Y30, M4K_X39_Y29                 ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X4_Y41, M512_X4_Y42                                                                                                                                                                                                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X4_Y39, M512_X4_Y38                                                                                                                                                                                                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated|ALTSYNCRAM                                                                        ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 0     ; 16   ; 0      ; None ; M4K_X39_Y25, M4K_X39_Y26, M4K_X69_Y15, M4K_X39_Y17, M4K_X39_Y21, M4K_X39_Y22, M4K_X39_Y20, M4K_X69_Y18, M4K_X69_Y13, M4K_X69_Y17, M4K_X39_Y27, M4K_X39_Y16, M4K_X39_Y14, M4K_X69_Y14, M4K_X69_Y16, M4K_X39_Y24                 ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X81_Y27, M512_X81_Y26                                                                                                                                                                                                     ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X81_Y28, M512_X81_Y29                                                                                                                                                                                                     ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated|ALTSYNCRAM                                                                        ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 0     ; 16   ; 0      ; None ; M4K_X15_Y15, M4K_X15_Y22, M4K_X15_Y16, M4K_X15_Y19, M4K_X15_Y18, M4K_X39_Y19, M4K_X15_Y20, M4K_X15_Y21, M4K_X15_Y12, M4K_X15_Y17, M4K_X39_Y18, M4K_X15_Y13, M4K_X15_Y14, M4K_X39_Y12, M4K_X39_Y13, M4K_X39_Y15                 ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X4_Y22, M512_X4_Y21                                                                                                                                                                                                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X4_Y18, M512_X4_Y17                                                                                                                                                                                                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated|ALTSYNCRAM                                                                        ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 0     ; 16   ; 0      ; None ; M4K_X15_Y5, M4K_X15_Y9, M4K_X15_Y7, M4K_X15_Y8, M4K_X15_Y3, M4K_X15_Y4, M4K_X39_Y10, M4K_X15_Y2, M4K_X15_Y11, M4K_X15_Y10, M4K_X39_Y7, M4K_X15_Y1, M4K_X15_Y6, M4K_X39_Y9, M4K_X39_Y8, M4K_X39_Y11                             ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X26_Y8, M512_X26_Y9                                                                                                                                                                                                       ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X26_Y10, M512_X26_Y11                                                                                                                                                                                                     ;
; issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ALTSYNCRAM                                                                         ; AUTO ; Single Port      ; Single Clock ; 64           ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2048   ; 64                          ; 32                          ; --                          ; --                          ; 2048                ; 4     ; 0    ; 0      ; None ; M512_X44_Y38, M512_X44_Y37, M512_X44_Y39, M512_X44_Y40                                                                                                                                                                         ;
; psu_ctrl:psu_ctrl_slave|ram_32bit_x_64:status_ram|altsyncram:altsyncram_component|altsyncram_kal1:auto_generated|ALTSYNCRAM                                                                                                                                                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 2048   ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 4     ; 0    ; 0      ; None ; M512_X20_Y14, M512_X26_Y14, M512_X26_Y15, M512_X20_Y15                                                                                                                                                                         ;
; ret_dat_wbs:ret_dat_parameter_slave|awg_data_bank:awg|altsyncram:altsyncram_component|altsyncram_mim1:auto_generated|ALTSYNCRAM                                                                                                                                             ; AUTO ; Simple Dual Port ; Dual Clocks  ; 8192         ; 16           ; 8192         ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 131072 ; 8192                        ; 16                          ; 8192                        ; 16                          ; 131072              ; 0     ; 0    ; 1      ; None ; MRAM_X53_Y34                                                                                                                                                                                                                   ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------+------+--------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                           ;
+----------------------------------+-------------+---------------------+-------------------+
; Statistic                        ; Number Used ; Available per Block ; Maximum Available ;
+----------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)       ; 0           ; 8                   ; 96                ;
; Simple Multipliers (18-bit)      ; 1           ; 4                   ; 48                ;
; Simple Multipliers (36-bit)      ; 1           ; 1                   ; 12                ;
; Multiply Accumulators (18-bit)   ; 0           ; 2                   ; 24                ;
; Two-Multipliers Adders (9-bit)   ; 0           ; 4                   ; 48                ;
; Two-Multipliers Adders (18-bit)  ; 0           ; 2                   ; 24                ;
; Four-Multipliers Adders (9-bit)  ; 0           ; 2                   ; 24                ;
; Four-Multipliers Adders (18-bit) ; 0           ; 1                   ; 12                ;
; DSP Blocks                       ; 2           ; --                  ; 12                ;
; DSP Block 9-bit Elements         ; 10          ; 8                   ; 96                ;
; Signed Multipliers               ; 2           ; --                  ; --                ;
; Unsigned Multipliers             ; 0           ; --                  ; --                ;
; Mixed Sign Multipliers           ; 0           ; --                  ; --                ;
; Variable Sign Multipliers        ; 0           ; --                  ; --                ;
; Dedicated Shift Register Chains  ; 0           ; --                  ; --                ;
+----------------------------------+-------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                ;
+-------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                              ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; sync_gen:sync_gen_slave|sync_gen_core:sgc|lpm_mult:Mult0|mult_tqs:auto_generated|mac_out5                         ; Simple Multiplier (36-bit) ; DSPOUT_X11_Y13_N0  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    sync_gen:sync_gen_slave|sync_gen_core:sgc|lpm_mult:Mult0|mult_tqs:auto_generated|mac_mult1                     ;                            ; DSPMULT_X10_Y19_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
;    sync_gen:sync_gen_slave|sync_gen_core:sgc|lpm_mult:Mult0|mult_tqs:auto_generated|mac_mult2                     ;                            ; DSPMULT_X10_Y17_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
;    sync_gen:sync_gen_slave|sync_gen_core:sgc|lpm_mult:Mult0|mult_tqs:auto_generated|mac_mult3                     ;                            ; DSPMULT_X10_Y15_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
;    sync_gen:sync_gen_slave|sync_gen_core:sgc|lpm_mult:Mult0|mult_tqs:auto_generated|mac_mult4                     ;                            ; DSPMULT_X10_Y13_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|lpm_mult:Mult0|mult_iqs:auto_generated|mac_out1     ; Simple Multiplier (18-bit) ; DSPOUT_X75_Y13_N0  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|lpm_mult:Mult0|mult_iqs:auto_generated|mac_mult2 ;                            ; DSPMULT_X74_Y19_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
+-------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+---------------------------------------------------------+
; Interconnect Usage Summary                              ;
+-----------------------------+---------------------------+
; Interconnect Resource Type  ; Usage                     ;
+-----------------------------+---------------------------+
; C16 interconnects           ; 1,366 / 5,872 ( 23 % )    ;
; C4 interconnects            ; 15,659 / 89,120 ( 18 % )  ;
; C8 interconnects            ; 4,970 / 19,904 ( 25 % )   ;
; DIFFIOCLKs                  ; 0 / 32 ( 0 % )            ;
; DQS bus muxes               ; 0 / 102 ( 0 % )           ;
; DQS-16 I/O buses            ; 0 / 8 ( 0 % )             ;
; DQS-32 I/O buses            ; 0 / 4 ( 0 % )             ;
; DQS-8 I/O buses             ; 0 / 20 ( 0 % )            ;
; Direct links                ; 5,659 / 131,860 ( 4 % )   ;
; Fast regional clocks        ; 0 / 32 ( 0 % )            ;
; Global clocks               ; 9 / 16 ( 56 % )           ;
; I/O buses                   ; 45 / 364 ( 12 % )         ;
; LUT chains                  ; 1,762 / 29,223 ( 6 % )    ;
; Local routing interconnects ; 0 / 32,470 ( 0 % )        ;
; R24 interconnects           ; 1,553 / 6,156 ( 25 % )    ;
; R4 interconnects            ; 22,719 / 181,920 ( 12 % ) ;
; R8 interconnects            ; 6,515 / 29,904 ( 22 % )   ;
; Regional clocks             ; 0 / 16 ( 0 % )            ;
+-----------------------------+---------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+--------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 7.52) ; Number of LABs  (Total = 2578) ;
+--------------------------------------------+--------------------------------+
; 1                                          ; 61                             ;
; 2                                          ; 25                             ;
; 3                                          ; 52                             ;
; 4                                          ; 139                            ;
; 5                                          ; 183                            ;
; 6                                          ; 452                            ;
; 7                                          ; 280                            ;
; 8                                          ; 319                            ;
; 9                                          ; 245                            ;
; 10                                         ; 822                            ;
+--------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 1.63) ; Number of LABs  (Total = 2578) ;
+------------------------------------+--------------------------------+
; 1 Async. clear                     ; 1417                           ;
; 1 Async. load                      ; 45                             ;
; 1 Clock                            ; 1430                           ;
; 1 Clock enable                     ; 541                            ;
; 1 Sync. clear                      ; 339                            ;
; 1 Sync. load                       ; 71                             ;
; 2 Clock enables                    ; 264                            ;
; 2 Clocks                           ; 100                            ;
+------------------------------------+--------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+---------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 7.66) ; Number of LABs  (Total = 2578) ;
+---------------------------------------------+--------------------------------+
; 0                                           ; 8                              ;
; 1                                           ; 64                             ;
; 2                                           ; 26                             ;
; 3                                           ; 53                             ;
; 4                                           ; 131                            ;
; 5                                           ; 161                            ;
; 6                                           ; 477                            ;
; 7                                           ; 279                            ;
; 8                                           ; 305                            ;
; 9                                           ; 240                            ;
; 10                                          ; 697                            ;
; 11                                          ; 43                             ;
; 12                                          ; 35                             ;
; 13                                          ; 16                             ;
; 14                                          ; 16                             ;
; 15                                          ; 12                             ;
; 16                                          ; 6                              ;
; 17                                          ; 2                              ;
; 18                                          ; 2                              ;
; 19                                          ; 2                              ;
; 20                                          ; 3                              ;
+---------------------------------------------+--------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+-------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 5.47) ; Number of LABs  (Total = 2578) ;
+-------------------------------------------------+--------------------------------+
; 0                                               ; 8                              ;
; 1                                               ; 292                            ;
; 2                                               ; 202                            ;
; 3                                               ; 283                            ;
; 4                                               ; 270                            ;
; 5                                               ; 289                            ;
; 6                                               ; 309                            ;
; 7                                               ; 271                            ;
; 8                                               ; 184                            ;
; 9                                               ; 107                            ;
; 10                                              ; 298                            ;
; 11                                              ; 13                             ;
; 12                                              ; 15                             ;
; 13                                              ; 10                             ;
; 14                                              ; 8                              ;
; 15                                              ; 9                              ;
; 16                                              ; 2                              ;
; 17                                              ; 3                              ;
; 18                                              ; 2                              ;
; 19                                              ; 1                              ;
; 20                                              ; 2                              ;
+-------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 11.60) ; Number of LABs  (Total = 2578) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 5                              ;
; 2                                            ; 24                             ;
; 3                                            ; 46                             ;
; 4                                            ; 144                            ;
; 5                                            ; 44                             ;
; 6                                            ; 128                            ;
; 7                                            ; 66                             ;
; 8                                            ; 74                             ;
; 9                                            ; 126                            ;
; 10                                           ; 193                            ;
; 11                                           ; 294                            ;
; 12                                           ; 260                            ;
; 13                                           ; 330                            ;
; 14                                           ; 238                            ;
; 15                                           ; 192                            ;
; 16                                           ; 143                            ;
; 17                                           ; 120                            ;
; 18                                           ; 65                             ;
; 19                                           ; 48                             ;
; 20                                           ; 15                             ;
; 21                                           ; 20                             ;
; 22                                           ; 0                              ;
; 23                                           ; 0                              ;
; 24                                           ; 2                              ;
+----------------------------------------------+--------------------------------+


+--------------------------------------------------------------------+
; Fitter Device Options                                              ;
+----------------------------------------------+---------------------+
; Option                                       ; Setting             ;
+----------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                 ;
; Enable device-wide reset (DEV_CLRn)          ; Off                 ;
; Enable device-wide output enable (DEV_OE)    ; Off                 ;
; Enable INIT_DONE output                      ; Off                 ;
; Configuration scheme                         ; Passive Serial      ;
; Error detection CRC                          ; On                  ;
; Error check frequency divisor                ; 2                   ;
; nWS, nRS, nCS, CS                            ; Unreserved          ;
; RDYnBUSY                                     ; Unreserved          ;
; Data[7..1]                                   ; Unreserved          ;
; Data[0]                                      ; As input tri-stated ;
; Reserve all unused pins                      ; As input tri-stated ;
; Base pin-out file on sameframe device        ; Off                 ;
+----------------------------------------------+---------------------+


+--------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                    ;
+-------------------------------------------------------+----------------------+-------------------+
; Source Clock(s)                                       ; Destination Clock(s) ; Delay Added in ns ;
+-------------------------------------------------------+----------------------+-------------------+
; clk_switchover_slave|pll0|altpll_component|pll|clk[0] ; fibre_rx_clkr        ; 30.1              ;
+-------------------------------------------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                   ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                ; Destination Register                                                                                                                                                                       ; Delay Added in ns ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|a_graycounter_v16:rdptr_g|counter5a[5] ; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|alt_synch_pipe_nc8:dffpipe_ws_dgrp|dffpipe_hd9:dffpipe9|dffe10a[5] ; 3.775             ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|a_graycounter_v16:rdptr_g|counter5a[6] ; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|alt_synch_pipe_nc8:dffpipe_ws_dgrp|dffpipe_hd9:dffpipe9|dffe10a[6] ; 3.775             ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|a_graycounter_v16:rdptr_g|counter5a[7] ; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|alt_synch_pipe_nc8:dffpipe_ws_dgrp|dffpipe_hd9:dffpipe9|dffe10a[7] ; 3.775             ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|a_graycounter_v16:rdptr_g|counter5a[1] ; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|alt_synch_pipe_nc8:dffpipe_ws_dgrp|dffpipe_hd9:dffpipe9|dffe10a[1] ; 3.761             ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|a_graycounter_v16:rdptr_g|counter5a[2] ; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|alt_synch_pipe_nc8:dffpipe_ws_dgrp|dffpipe_hd9:dffpipe9|dffe10a[2] ; 3.761             ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|a_graycounter_v16:rdptr_g|counter5a[0] ; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|alt_synch_pipe_nc8:dffpipe_ws_dgrp|dffpipe_hd9:dffpipe9|dffe10a[0] ; 3.753             ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|a_graycounter_v16:rdptr_g|counter5a[3] ; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|alt_synch_pipe_nc8:dffpipe_ws_dgrp|dffpipe_hd9:dffpipe9|dffe10a[3] ; 3.753             ;
; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|a_graycounter_v16:rdptr_g|counter5a[4] ; issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|alt_synch_pipe_nc8:dffpipe_ws_dgrp|dffpipe_hd9:dffpipe9|dffe10a[4] ; 3.753             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Fitter
    Info: Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Full Version
    Info: Processing started: Mon May 30 12:24:10 2016
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off clk_card -c clk_card
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP1S30F780C5 for design "clk_card"
Info (15081): Implementing parameter values for PLL "clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|pll"
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_clk0 port
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of 180 degrees (10000 ps) for clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_clk1 port
    Info (15099): Implementing clock multiplication of 4, clock division of 1, and phase shift of 0 degrees (0 ps) for clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_clk2 port
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_clk3 port
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 180 degrees (20000 ps) for clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_extclk0 port
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_extclk1 port
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_extclk2 port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP1S10F780C5 is compatible
    Info (176445): Device EP1S10F780C5ES is compatible
    Info (176445): Device EP1S20F780C5 is compatible
    Info (176445): Device EP1S25F780C5 is compatible
    Info (176445): Device EP1S40F780C5 is compatible
Info (169124): Fitter converted 2 user pins into dedicated programming pins
    Info (169125): Pin ~CRC_ERROR~ is reserved at location AA20
    Info (169125): Pin ~DATA0~ is reserved at location H12
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity dcfifo_dph1
        Info (332166): set_false_path -from *write_delay_cycle* -to *dffpipe_rs_dgwp|dffpipe_hd9:dffpipe9|dffe10a* 
    Info (332165): Entity dcfifo_gqh1
        Info (332166): set_false_path -from *write_delay_cycle* -to *dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe10a* 
Info (332104): Reading SDC File: 'clk_card.sdc'
Info (332110): Deriving PLL Clocks
    Info (332110): create_generated_clock -source {clk_switchover_slave|pll0|altpll_component|pll|inclk[1]} -multiply_by 2 -duty_cycle 50.00 -name {clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1} {clk_switchover_slave|pll0|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {clk_switchover_slave|pll0|altpll_component|pll|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {clk_switchover_slave|pll0|altpll_component|pll|clk[0]} {clk_switchover_slave|pll0|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {clk_switchover_slave|pll0|altpll_component|pll|inclk[1]} -multiply_by 2 -phase 180.00 -duty_cycle 50.00 -name {clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1} {clk_switchover_slave|pll0|altpll_component|pll|clk[1]}
    Info (332110): create_generated_clock -source {clk_switchover_slave|pll0|altpll_component|pll|inclk[0]} -multiply_by 2 -phase 180.00 -duty_cycle 50.00 -name {clk_switchover_slave|pll0|altpll_component|pll|clk[1]} {clk_switchover_slave|pll0|altpll_component|pll|clk[1]}
    Info (332110): create_generated_clock -source {clk_switchover_slave|pll0|altpll_component|pll|inclk[1]} -multiply_by 4 -duty_cycle 50.00 -name {clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1} {clk_switchover_slave|pll0|altpll_component|pll|clk[2]}
    Info (332110): create_generated_clock -source {clk_switchover_slave|pll0|altpll_component|pll|inclk[0]} -multiply_by 4 -duty_cycle 50.00 -name {clk_switchover_slave|pll0|altpll_component|pll|clk[2]} {clk_switchover_slave|pll0|altpll_component|pll|clk[2]}
    Info (332110): create_generated_clock -source {clk_switchover_slave|pll0|altpll_component|pll|inclk[1]} -duty_cycle 50.00 -name {clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1} {clk_switchover_slave|pll0|altpll_component|pll|clk[3]}
    Info (332110): create_generated_clock -source {clk_switchover_slave|pll0|altpll_component|pll|inclk[0]} -duty_cycle 50.00 -name {clk_switchover_slave|pll0|altpll_component|pll|clk[3]} {clk_switchover_slave|pll0|altpll_component|pll|clk[3]}
    Info (332110): create_generated_clock -source {clk_switchover_slave|pll0|altpll_component|pll|inclk[1]} -phase 180.00 -duty_cycle 50.00 -name {clk_switchover_slave|pll0|altpll_component|pll|extclk[0]~1} {clk_switchover_slave|pll0|altpll_component|pll|extclk[0]}
    Info (332110): create_generated_clock -source {clk_switchover_slave|pll0|altpll_component|pll|inclk[0]} -phase 180.00 -duty_cycle 50.00 -name {clk_switchover_slave|pll0|altpll_component|pll|extclk[0]} {clk_switchover_slave|pll0|altpll_component|pll|extclk[0]}
    Info (332110): create_generated_clock -source {clk_switchover_slave|pll0|altpll_component|pll|inclk[1]} -duty_cycle 50.00 -name {clk_switchover_slave|pll0|altpll_component|pll|extclk[1]~1} {clk_switchover_slave|pll0|altpll_component|pll|extclk[1]}
    Info (332110): create_generated_clock -source {clk_switchover_slave|pll0|altpll_component|pll|inclk[0]} -duty_cycle 50.00 -name {clk_switchover_slave|pll0|altpll_component|pll|extclk[1]} {clk_switchover_slave|pll0|altpll_component|pll|extclk[1]}
    Info (332110): create_generated_clock -source {clk_switchover_slave|pll0|altpll_component|pll|inclk[1]} -duty_cycle 50.00 -name {clk_switchover_slave|pll0|altpll_component|pll|extclk[2]~1} {clk_switchover_slave|pll0|altpll_component|pll|extclk[2]}
    Info (332110): create_generated_clock -source {clk_switchover_slave|pll0|altpll_component|pll|inclk[0]} -duty_cycle 50.00 -name {clk_switchover_slave|pll0|altpll_component|pll|extclk[2]} {clk_switchover_slave|pll0|altpll_component|pll|extclk[2]}
    Info (332110): create_generated_clock -source {manch_pll_block|altpll_component|pll|inclk[0]} -duty_cycle 50.00 -name {manch_pll_block|altpll_component|pll|clk[0]} {manch_pll_block|altpll_component|pll|clk[0]}
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 19 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000 clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332111):   20.000 clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332111):   20.000 clk_switchover_slave|pll0|altpll_component|pll|clk[1]
    Info (332111):   20.000 clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1
    Info (332111):   10.000 clk_switchover_slave|pll0|altpll_component|pll|clk[2]
    Info (332111):   10.000 clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1
    Info (332111):   40.000 clk_switchover_slave|pll0|altpll_component|pll|clk[3]
    Info (332111):   40.000 clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1
    Info (332111):   40.000 clk_switchover_slave|pll0|altpll_component|pll|extclk[0]
    Info (332111):   40.000 clk_switchover_slave|pll0|altpll_component|pll|extclk[0]~1
    Info (332111):   40.000 clk_switchover_slave|pll0|altpll_component|pll|extclk[1]
    Info (332111):   40.000 clk_switchover_slave|pll0|altpll_component|pll|extclk[1]~1
    Info (332111):   40.000 clk_switchover_slave|pll0|altpll_component|pll|extclk[2]
    Info (332111):   40.000 clk_switchover_slave|pll0|altpll_component|pll|extclk[2]~1
    Info (332111):   40.000 fibre_rx_clkr
    Info (332111):   40.000       inclk1
    Info (332111):   40.000      inclk14
    Info (332111):   40.000      inclk15
    Info (332111):   40.000 manch_pll_block|altpll_component|pll|clk[0]
Info (186079): Completed User Assigned Global Signals Promotion Operation
Info (15081): Implementing parameter values for PLL "manch_pll:manch_pll_block|altpll:altpll_component|pll"
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for manch_pll:manch_pll_block|altpll:altpll_component|_clk0 port
Info (186365): Promoted PLL clock signals
    Info (186369): Promoted signal "clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_clk0" to use global clock (user assigned)
    Info (186369): Promoted signal "clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_clk2" to use global clock (user assigned)
    Info (186369): Promoted signal "clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_clk3" to use global clock (user assigned)
    Info (186369): Promoted signal "clk_switchover:clk_switchover_slave|cc_pll:pll0|altpll:altpll_component|_clk1" to use global clock (user assigned)
    Info (186366): Promoted signal "manch_pll:manch_pll_block|altpll:altpll_component|_clk0" to use global clock
Info (186079): Completed PLL Placement Operation
Info (186215): Automatically promoted signal "fibre_rx_clkr" to use Global clock in PIN R2
Info (186216): Automatically promoted some destinations of signal "rst" to use Global clock
    Info (186217): Destination "issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|previous_state~59" may be non-global or may not use global clock
    Info (186217): Destination "issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|previous_state~61" may be non-global or may not use global clock
    Info (186217): Destination "issue_reply:issue_reply_block|cmd_queue:i_cmd_queue|previous_state.DATA_WORD~3" may be non-global or may not use global clock
Info (186215): Automatically promoted signal "cc_reset:cc_reset_block|brst5" to use Global clock
Info (186216): Automatically promoted some destinations of signal "issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|current_state.IDLE" to use Global clock
    Info (186217): Destination "issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|word_count[0]" may be non-global or may not use global clock
    Info (186217): Destination "issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|word_count[1]" may be non-global or may not use global clock
    Info (186217): Destination "issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|word_count[2]" may be non-global or may not use global clock
    Info (186217): Destination "issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|word_count[3]" may be non-global or may not use global clock
    Info (186217): Destination "issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|word_count[4]" may be non-global or may not use global clock
    Info (186217): Destination "issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|word_count[5]" may be non-global or may not use global clock
    Info (186217): Destination "issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|word_count[6]" may be non-global or may not use global clock
    Info (186217): Destination "issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|word_count[7]" may be non-global or may not use global clock
    Info (186217): Destination "issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|cksum_calc[0]" may be non-global or may not use global clock
    Info (186217): Destination "issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|cksum_calc[1]" may be non-global or may not use global clock
    Info (186218): Limited to 10 non-global destinations
Info (186079): Completed Auto Global Promotion Operation
Info (176234): Starting register packing
Info (176235): Finished register packing
Info (128000): Starting physical synthesis optimizations for speed
Info (128002): Starting physical synthesis algorithm register retiming
Info (128003): Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm register retiming
Info (128003): Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm combinational resynthesis using boolean division
Info (128003): Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 42 ps
Info (128002): Starting physical synthesis algorithm register retiming
Info (128003): Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm register retiming
Info (128003): Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm combinational resynthesis using boolean division
Info (128003): Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 0 ps
Info (128001): Physical synthesis optimizations for speed complete: elapsed CPU time is 00:01:31
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "auto_stp_trigger_out_0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "box_id_ena" is assigned to location or region, but does not exist in design
    Warning (15706): Node "crc_error_in" is assigned to location or region, but does not exist in design
    Warning (15706): Node "crc_error_out" is assigned to location or region, but does not exist in design
    Warning (15706): Node "dip_sw7" is assigned to location or region, but does not exist in design
    Warning (15706): Node "dip_sw8" is assigned to location or region, but does not exist in design
    Warning (15706): Node "dv_pulse_bnc" is assigned to location or region, but does not exist in design
    Warning (15706): Node "fibre_rx_ckr" is assigned to location or region, but does not exist in design
    Warning (15706): Node "fibre_rx_clk" is assigned to location or region, but does not exist in design
    Warning (15706): Node "fibre_tx_clk" is assigned to location or region, but does not exist in design
    Warning (15706): Node "fibre_tx_rp" is assigned to location or region, but does not exist in design
    Warning (15706): Node "inclk" is assigned to location or region, but does not exist in design
    Warning (15706): Node "inclk0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "inclk10" is assigned to location or region, but does not exist in design
    Warning (15706): Node "inclk11" is assigned to location or region, but does not exist in design
    Warning (15706): Node "inclk2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "inclk3" is assigned to location or region, but does not exist in design
    Warning (15706): Node "inclk4" is assigned to location or region, but does not exist in design
    Warning (15706): Node "inclk8" is assigned to location or region, but does not exist in design
    Warning (15706): Node "mictor_o[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "mictor_o[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "mictor_o[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "mictor_o[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "mictor_o[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "mictor_o[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "mictor_o[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "mictor_o[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "mictor_o[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "mictor_o[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "mictor_o[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "mictor_o[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "mictor_o[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "mictor_o[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "mictor_o[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "mictorclk_e" is assigned to location or region, but does not exist in design
    Warning (15706): Node "mictorclk_o" is assigned to location or region, but does not exist in design
    Warning (15706): Node "n5vok" is assigned to location or region, but does not exist in design
    Warning (15706): Node "nplus7vok" is assigned to location or region, but does not exist in design
    Warning (15706): Node "psclki" is assigned to location or region, but does not exist in design
    Warning (15706): Node "psclko" is assigned to location or region, but does not exist in design
    Warning (15706): Node "pscsi" is assigned to location or region, but does not exist in design
    Warning (15706): Node "pscso" is assigned to location or region, but does not exist in design
    Warning (15706): Node "psdi" is assigned to location or region, but does not exist in design
    Warning (15706): Node "psdo" is assigned to location or region, but does not exist in design
    Warning (15706): Node "rs232_rx" is assigned to location or region, but does not exist in design
    Warning (15706): Node "rs232_tx" is assigned to location or region, but does not exist in design
    Warning (15706): Node "sram0_ncs" is assigned to location or region, but does not exist in design
    Warning (15706): Node "sram1_ncs" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ttl_nrx[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ttl_nrx[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ttl_nrx[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ttl_tx[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ttl_tx[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ttl_tx[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ttl_txena[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ttl_txena[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ttl_txena[3]" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:01:50
Info (170189): Fitter placement preparation operations beginning
Info (170211): Carry-chain of 32 logic cells and starting on logic cell "issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|next_ramp_value[0]" could not be split into legal LABs.  Carry feedthrough logic cells will be inserted into the chain in order to make it legal
    Info (170015): LAB legality constraint that was not satisfied: LAB requires more input signals requiring LAB lines than are available.  Resources used: 32. Resources available: 24.
    Info (170069): List of logic cells in the chain (ordered from chain start to end)
        Info (170000): Node "issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|next_ramp_value[0]"
        Info (170000): Node "issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|next_ramp_value[1]"
        Info (170000): Node "issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|next_ramp_value[2]"
        Info (170000): Node "issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|next_ramp_value[3]"
        Info (170000): Node "issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|next_ramp_value[4]"
        Info (170000): Node "issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|next_ramp_value[5]"
        Info (170000): Node "issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|next_ramp_value[6]"
        Info (170000): Node "issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|next_ramp_value[7]"
        Info (170000): Node "issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|next_ramp_value[8]"
        Info (170000): Node "issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|next_ramp_value[9]"
        Info (170000): Node "issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|next_ramp_value[10]"
        Info (170000): Node "issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|next_ramp_value[11]"
        Info (170000): Node "issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|next_ramp_value[12]"
        Info (170000): Node "issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|next_ramp_value[13]"
        Info (170000): Node "issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|next_ramp_value[14]"
        Info (170000): Node "issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|next_ramp_value[15]"
        Info (170000): Node "issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|next_ramp_value[16]"
        Info (170000): Node "issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|next_ramp_value[17]"
        Info (170000): Node "issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|next_ramp_value[18]"
        Info (170000): Node "issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|next_ramp_value[19]"
        Info (170000): Node "issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|next_ramp_value[20]"
        Info (170000): Node "issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|next_ramp_value[21]"
        Info (170000): Node "issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|next_ramp_value[22]"
        Info (170000): Node "issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|next_ramp_value[23]"
        Info (170000): Node "issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|next_ramp_value[24]"
        Info (170000): Node "issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|next_ramp_value[25]"
        Info (170000): Node "issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|next_ramp_value[26]"
        Info (170000): Node "issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|next_ramp_value[27]"
        Info (170000): Node "issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|next_ramp_value[28]"
        Info (170000): Node "issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|next_ramp_value[29]"
        Info (170000): Node "issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|next_ramp_value[30]"
        Info (170000): Node "issue_reply:issue_reply_block|cmd_translator:i_cmd_translator|next_ramp_value[31]"
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:56
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:01:48
Info (170193): Fitter routing operations beginning
Info (170187): The Fitter is enabling the conservative CRC routing mode
Info (170195): Router estimated average interconnect usage is 18% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 33% of the available device resources in the region that extends from location X49_Y23 to location X60_Y34
Info (170194): Fitter routing operations ending: elapsed time is 00:01:51
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (186079): Completed Fixed Delay Chain Operation
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (186079): Completed Auto Delay Chain Operation
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file C:/mce/cards/clk_card/clk_card/synth/clk_card.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 59 warnings
    Info: Peak virtual memory: 974 megabytes
    Info: Processing ended: Mon May 30 12:31:05 2016
    Info: Elapsed time: 00:06:55
    Info: Total CPU time (on all processors): 00:08:11


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/mce/cards/clk_card/clk_card/synth/clk_card.fit.smsg.


