//CHANNEL DEPEDENT REGISTERS
#define REG_REC_LENG 0x1020  // R/W 
#define REG_DYN_RANG 0x1028  // R/W 
#define REG_EVT_AGGR 0x1034  // R/W
#define REG_PRE_TRIG 0x1038  // R/W
#define REG_TRG_HDOF 0x1074  // R/W
#define REG_DPP_CTR1 0x1080  // R/W 
#define REG_CHA_STT2 0x1088  // R  
#define REG_AMD_FRWR 0x108C  // R 
#define REG_ADC_OFFS 0x1098  // R/W
#define REG_ADC_TEMP 0x10A8  // R
#define REG_VET_WDTH 0x10D4  // R/W

//GLOBAL REGISTERS
#define REG_BRD_CONF 0x8000  // R/W
#define REG_AGG_ORGA 0x800C  // R/W
#define REG_REC_LEN2 0x8020  // R/W
#define REG_EVT_AGG2 0x8034  // R/W
#define REG_PRE_TRI2 0x8038  // R/W
#define REG_TRG_HDO2 0x8074  // R/W
#define REG_CHA_CLBR 0x809C  //   W
#define REG_CHA_SHTD 0x80BC  //   W
#define REG_ACQ_CTRL 0x8100  // R/W
#define REG_ACQ_STAT 0x8104  // R  
#define REG_SFT_TRIG 0x8108  //   W
#define REG_TRG_MASK 0x810C  // R/W
#define REG_GPO_ENAM 0x8110  // R/W
#define REG_LVD_DATA 0x8118  // R/W
#define REG_FPI_CTRL 0x811C  // R/W
#define REG_CHA_ENAM 0x8120  // R/W
#define REG_ROC_FRWR 0x8124  // R  
#define REG_VLM_CONF 0x8138  // R/W
#define REG_SFT_CSYN 0x813C  //   W
#define REG_BRD_INFO 0x8140  // R  
#define REG_ALG_MONI 0x8144  // R/W
#define REG_EVT_SIZE 0x814C  // R  
#define REG_TBO_DWCT 0x8158  // R  
#define REG_FAN_RPMS 0x8168  // R/W
#define REG_RUN_STSP 0x8170  // R/W
#define REG_BRD_FLRS 0x8178  // R  
#define REG_DIS_EXTR 0x817C  // R/W
#define REG_TRG_VLDM 0x8180  // R/W
#define REG_FPI_LVNF 0x81A0  // R/W
#define REG_EXT_VETO 0x81C4  // R/W
#define REG_RDO_CTRL 0xEF00  // R/W
#define REG_RDO_STAT 0xEF04  // R  
#define REG_BRD_IDTT 0xEF08  // R/W
#define REG_BRD_MCST 0xEF0C  // R/W
#define REG_REL_ADDR 0xEF10  // R/W
#define REG_IRQ_STAT 0xEF14  // R/W
#define REG_IRQ_EVNB 0xEF18  // R/W
#define REG_AGR_NBLT 0xEF1C  // R/W
#define REG_TST_SCRA 0xEF20  // R/W
#define REG_SFT_REST 0xEF24  //   W
#define REG_SFT_CLEA 0xEF28  //   W
#define REG_CFG_RLOD 0xEF34  //   W
