# ASIP-for-decryption-using-RSA

## Herramientas Utilizadas
Para realizar el proyecto, se desarrolló un compilador para un set de instruccionesdefinidas para un procesador diseñado e implementado en el lenguaje de discripción de hardware SystemVerilog. Las herramientas utilizadas para esto son las siguientes:

-Sistema Operativo para programación en System Verilog: Windows 10

-Sistema Operativo para programación en Python: Kubuntu

-Lenguaje de alto nivel para desarrollar el compilador: [Python3.8](https://www.python.org/downloads/release/python-380/)

-Interfaz del compilador: [PyQt 5](https://www.riverbankcomputing.com/software/pyqt/download5)

-Software para desarrollo del procesador: [Quartus Lite 18.1](https://fpgasoftware.intel.com/?edition=lite)

-Pruebas y simulación del procesador: : [Altera ModelSim](https://www.intel.com/content/www/us/en/programmable/downloads/software/modelsim-starter/121.html)

-Editor de código: [VSCode](https://code.visualstudio.com/download)

