<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:35:57.3557</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2021.10.29</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2021-0146832</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 메모리를 포함하는 전자 장치</inventionTitle><inventionTitleEng>ELECTRONIC DEVICE INCLUDING SEMICONDUCTOR MEMORY</inventionTitleEng><openDate>2023.05.09</openDate><openNumber>10-2023-0062002</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2024.10.07</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G11C 11/16</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10N 50/10</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 실시예의 전자 장치는, 반도체 메모리를 포함할 수 있다. 상기 반도체 메모리는, 제1 단자 및 제2 단자를 갖는 제1 가변 저항 소자; 제1 단자, 제2 단자, 및 제3 단자를 갖는 제2 가변 저항 소자; 제1 배선과 상기 제1 가변 저항 소자의 상기 제1 단자 사이에서 이들의 연결을 제어하는 제1 트랜지스터; 상기 제1 배선과 상기 제2 가변 저항 소자의 제1 단자 사이에서 이들의 연결을 제어하는 제2 트랜지스터; 상기 제1 가변 저항 소자의 상기 제2 단자, 및 상기 제2 가변 저항 소자의 상기 제2 및 제3 단자와 연결되는 연결층; 및 상기 연결층과 연결되는 제3 배선을 포함할 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 반도체 메모리를 포함하는 전자 장치로서,상기 반도체 메모리는,제1 단자 및 제2 단자를 갖는 제1 가변 저항 소자;제1 단자, 제2 단자, 및 제3 단자를 갖는 제2 가변 저항 소자;제1 배선과 상기 제1 가변 저항 소자의 상기 제1 단자 사이에서 이들의 연결을 제어하는 제1 트랜지스터;상기 제1 배선과 상기 제2 가변 저항 소자의 제1 단자 사이에서 이들의 연결을 제어하는 제2 트랜지스터;상기 제1 가변 저항 소자의 상기 제2 단자, 및 상기 제2 가변 저항 소자의 상기 제2 및 제3 단자와 연결되는 연결층; 및상기 연결층과 연결되는 제3 배선을 포함하는전자 장치.</claim></claimInfo><claimInfo><claim>2. 제1 항에 있어서,상기 제1 가변 저항 소자는, 상기 제1 가변 저항 소자의 상기 제1 및 제2 단자를 통해 흐르는 전류에 의해 프로그램 또는 리드되고,상기 제2 가변 저항 소자는, 상기 제2 가변 저항 소자의 상기 제2 및 제3 단자를 통해 흐르는 전류에 의해 프로그램되고, 상기 제2 가변 저항 소자의 상기 제1 및 제3 단자를 통해 흐르는 전류에 의해 리드되는 전자 장치.</claim></claimInfo><claimInfo><claim>3. 제1 항에 있어서, 상기 제1 가변 저항 소자의 프로그램시, 상기 제1 가변 저항 소자의 리드시, 또는 상기 제2 가변 저항 소자의 프로그램시, 상기 제1 트랜지스터는 턴온되고 상기 제2 트랜지스터는 턴오프되고,상기 제2 가변 저항 소자의 리드시, 상기 제1 트랜지스터는 턴오프되고 상기 제2 트랜지스터는 턴온되는전자 장치.</claim></claimInfo><claimInfo><claim>4. 제1 항에 있어서, 상기 제1 가변 저항 소자의 프로그램시 생성되는 제1 전류 경로, 상기 제1 가변 저항 소자의 리드시 생성되는 제2 전류 경로, 및 상기 제2 가변 저항 소자의 프로그램시 생성되는 제3 전류 경로는, 서로 동일하고,상기 제2 가변 저항 소자의 리드시 생성되는 제4 전류 경로는 상기 제1 내지 제3 전류 경로와 상이한전자 장치.</claim></claimInfo><claimInfo><claim>5. 제4 항에 있어서, 상기 제1 내지 제3 전류 경로 각각은, 상기 제1 배선, 상기 제1 트랜지스터, 상기 제1 가변 저항 소자, 상기 연결층, 및 상기 제2 배선을 통하여 흐르고,상기 제4 전류 경로는, 상기 제1 배선, 상기 제2 트랜지스터, 상기 제2 가변 저항 소자, 상기 연결층, 및 상기 제2 배선을 통하여 흐르는 전자 장치.</claim></claimInfo><claimInfo><claim>6. 제1 항에 있어서, 상기 제1 가변 저항 소자의 프로그램시 상기 제1 가변 저항 소자의 상기 제1 및 제2 단자를 통하여 흐르는 제1 프로그램 전류의 크기는, 상기 제2 가변 저항 소자의 프로그램시 상기 제2 가변 저항 소자의 상기 제2 및 제3 단자를 통하여 흐르는 제2 프로그램 전류의 크기보다 크고,상기 제1 가변 저항 소자의 프로그램 전에, 상기 제2 가변 저항 소자에 대한 리드를 수행하고,상기 제1 가변 저항 소자의 프로그램 후에, 상기 제2 가변 저항 소자에 대한 리프로그램을 수행하는전자 장치.</claim></claimInfo><claimInfo><claim>7. 제1 항에 있어서, 상기 제1 가변 저항 소자의 리드시 상기 제1 가변 저항 소자의 상기 제1 및 제2 단자를 통하여 흐르는 리드 전류의 크기는, 상기 제2 가변 저항 소자의 프로그램시 상기 제2 가변 저항 소자의 상기 제2 및 제3 단자를 통하여 흐르는 프로그램 전류의 크기보다 크고,상기 제1 가변 저항 소자의 리드 전에, 상기 제2 가변 저항 소자에 대한 리드를 수행하고,상기 제1 가변 저항 소자의 리드 후에, 상기 제2 가변 저항 소자에 대한 리프로그램을 수행하는전자 장치.</claim></claimInfo><claimInfo><claim>8. 제1 항에 있어서, 상기 제1 가변 저항 소자의 프로그램시 상기 제1 가변 저항 소자의 상기 제1 및 제2 단자를 통하여 흐르는 제1 프로그램 전류의 크기는, 상기 제2 가변 저항 소자의 프로그램시 상기 제2 가변 저항 소자의 상기 제2 및 제3 단자를 통하여 흐르는 제2 프로그램 전류의 크기보다 작고,상기 제2 가변 저항 소자의 프로그램 전에, 상기 제1 가변 저항 소자에 대한 리드를 수행하고,상기 제2 가변 저항 소자의 프로그램 후에, 상기 제1 가변 저항 소자에 대한 리프로그램을 수행하는전자 장치.</claim></claimInfo><claimInfo><claim>9. 제1 항에 있어서,상기 제1 가변 저항 소자는, 금속 산화물, 상변화 물질, 강유전 물질, 또는 STT(Spin Transfer Torque) 소자를 포함하고, 상기 제2 가변 저항 소자는, SOT(Spin Orbit Torque) 소자를 포함하는 전자 장치.</claim></claimInfo><claimInfo><claim>10. 제1 항에 있어서,상기 전자 장치는, 마이크로프로세서를 더 포함하고,상기 마이크로프로세서는,상기 마이크로프로세서 외부로부터의 명령을 포함하는 신호를 수신하고, 상기 명령의 추출이나 해독 또는 상기 마이크로프로세서의 신호의 입출력 제어를 수행하는 제어부;상기 제어부가 명령을 해독한 결과에 따라서 연산을 수행하는 연산부; 및상기 연산을 수행하는 데이터, 상기 연산을 수행한 결과에 대응하는 데이터 또는 상기 연산을 수행하는 데이터의 주소를 저장하는 기억부를 포함하고,상기 반도체 메모리는, 상기 마이크로프로세서 내에서 상기 기억부의 일부인 전자 장치.</claim></claimInfo><claimInfo><claim>11. 제1 항에 있어서,상기 전자 장치는, 프로세서를 더 포함하고,상기 프로세서는,상기 프로세서의 외부로부터 입력된 명령에 따라 데이터를 이용하여 상기 명령에 대응하는 연산을 수행하는 코어부;상기 연산을 수행하는 데이터, 상기 연산을 수행한 결과에 대응하는 데이터 또는 상기 연산을 수행하는 데이터의 주소를 저장하는 캐시 메모리부; 및상기 코어부와 상기 캐시 메모리부 사이에 연결되고, 상기 코어부와 상기 캐시 메모리부 사이에 데이터를 전송하는 버스 인터페이스를 포함하고,상기 반도체 메모리는, 상기 프로세서 내에서 상기 캐시 메모리부의 일부인 전자 장치.</claim></claimInfo><claimInfo><claim>12. 제1 항에 있어서,상기 전자 장치는, 프로세싱 시스템을 더 포함하고,상기 프로세싱 시스템은,수신된 명령을 해석하고 상기 명령을 해석한 결과에 따라 정보의 연산을 제어하는 프로세서;상기 명령을 해석하기 위한 프로그램 및 상기 정보를 저장하기 위한 보조기억장치;상기 프로그램을 실행할 때 상기 프로세서가 상기 프로그램 및 상기 정보를 이용해 상기 연산을 수행할 수 있도록 상기 보조기억장치로부터 상기 프로그램 및 상기 정보를 이동시켜 저장하는 주기억장치; 및상기 프로세서, 상기 보조기억장치 및 상기 주기억장치 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스 장치를 포함하고,상기 반도체 메모리는, 상기 프로세싱 시스템 내에서 상기 보조기억장치 또는 상기 주기억장치의 일부인전자 장치.</claim></claimInfo><claimInfo><claim>13. 제1 항에 있어서,상기 전자 장치는, 메모리 시스템을 더 포함하고,상기 메모리 시스템은, 데이터를 저장하며 공급되는 전원에 관계없이 저장된 데이터가 유지되는 메모리;외부로부터 입력된 명령에 따라 상기 메모리의 데이터 입출력을 제어하는 메모리 컨트롤러;상기 메모리와 외부 사이에 교환되는 데이터를 버퍼링하기 위한 버퍼 메모리; 및상기 메모리, 상기 메모리 컨트롤러 및 상기 버퍼 메모리 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스를 포함하고,상기 반도체 메모리는, 상기 메모리 시스템 내에서 상기 메모리 또는 상기 버퍼 메모리의 일부인전자 장치.</claim></claimInfo><claimInfo><claim>14. 반도체 메모리를 포함하는 전자 장치로서,상기 반도체 메모리는,기판 상의 제1 게이트 전극을 포함하는 제1 트랜지스터;상기 기판 상의 제2 게이트 전극을 포함하는 제2 트랜지스터;상기 기판 상에 배치되고, 제2 콘택 플러그를 통하여 상기 제1 트랜지스터의 일단과 연결되는 제1 가변 저항 소자;상기 기판 상에 배치되고, 제3 콘택 플러그를 통하여 상기 제2 트랜지스터의 일단과 연결되는 제2 가변 저항 소자;상기 기판 상에 배치되고, 제1 콘택 플러그를 통하여 상기 제1 트랜지스터 및 상기 제2 트랜지스터의 타단에 공통적으로 연결되는 소스라인;상기 제1 및 제2 가변 저항 소자 상에 배치되고, 상기 제1 가변 저항 소자와 연결되면서 상기 제2 가변 저항 소자의 상면과 접촉하는 연결층; 및상기 연결층 상에 배치되고 제5 콘택 플러그를 통하여 상기 연결층에 연결되는 비트라인을 포함하는전자 장치.</claim></claimInfo><claimInfo><claim>15. 제14 항에 있어서,상기 제1 가변 저항 소자와 상기 연결층 사이에서 이들을 연결시키는 제4 콘택 플러그를 더 포함하는전자 장치.</claim></claimInfo><claimInfo><claim>16. 제14 항에 있어서,상기 제1 트랜지스터는, 상기 제1 게이트 전극 양측의 상기 기판 내에 형성된 제1 접합 영역 및 제2 접합 영역을 포함하고,상기 제2 트랜지스터는, 상기 제2 게이트 전극 양측의 상기 기판 내에 형성된 상기 제2 접합 영역 및 상기 제3 접합 영역을 포함하고,상기 제2 접합 영역은, 상기 제1 및 제2 트랜지스터에 공유되는전자 장치.</claim></claimInfo><claimInfo><claim>17. 제16 항에 있어서,상기 제1 콘택 플러그는, 상기 제2 접합 영역에 연결되고,상기 제2 콘택 플러그는, 상기 제1 접합 영역에 연결되고,상기 제3 콘택 플러그는, 상기 제3 접합 영역에 연결되는 전자 장치.</claim></claimInfo><claimInfo><claim>18. 제14 항에 있어서,상기 제3 콘택 플러그와 상기 제2 가변 저항 소자 사이에 개재되는 도전 패턴을 더 포함하는전자 장치.</claim></claimInfo><claimInfo><claim>19. 제18 항에 있어서,상기 도전 패턴은, 상기 제3 콘택 플러그와 연결되면서 상기 제1 가변 저항 소자를 향하는 방향으로 연장하는전자 장치.</claim></claimInfo><claimInfo><claim>20. 제18 항에 있어서,상기 제1 가변 저항 소자는, 상기 제2 콘택 플러그와 중첩하는 위치에 배치되고, 상기 제2 가변 저항 소자는, 상기 도전 패턴 상에서 상기 제3 콘택 플러그와 중첩하지 않는 위치에 배치되는전자 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기도 이천시...</address><code>119980045698</code><country>대한민국</country><engName>SK hynix Inc.</engName><name>에스케이하이닉스 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 이천시...</address><code> </code><country> </country><engName>SONG,Jeong Hwan</engName><name>송정환</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 송파구 중대로 ***, ID타워 ***호 (가락동)</address><code>920001000048</code><country>대한민국</country><engName>Shinsung Patent Firm LLC</engName><name>신성특허법인(유한)</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2021.10.29</receiptDate><receiptNumber>1-1-2021-1248466-42</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2024.10.07</receiptDate><receiptNumber>1-1-2024-1085275-19</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.05.22</receiptDate><receiptNumber>9-5-2025-0489450-14</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[거절이유 등 통지에 따른 의견]의견서·답변서·소명서</documentName><receiptDate>2025.07.18</receiptDate><receiptNumber>1-1-2025-0814192-28</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.07.18</receiptDate><receiptNumber>1-1-2025-0814193-74</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020210146832.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9335f6d883efbfd369b2c57cb71788ed5c8f0fa828cfd3e1b71344d0aacf7c29d9785dc2755d9ec5f6212060383c1ce013210aca65ab7737ad</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf35695c7a15c9e1888deebb3237f46b2647e6746725040ab1f3094bb0424b32ddfb69c2818a237a889be3338cdcc10c75e66fb493eb8d18bb</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>