2021-05-18
不等价原因是社区新版本产生的verilog中对于sint的mod单元产生的sint的结果，前面补足位宽是补的都是0，而不是扩展的符号位
但是老版本的sbt产生的结果是扩展的符号位
个人认为扩展符号位更合理。