Fitter report for UltraSound
Thu Jul 18 16:32:53 2019
Quartus II 32-bit Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Ignored Assignments
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. Incremental Compilation Routing Preservation
 12. Pin-Out File
 13. Fitter Resource Usage Summary
 14. Fitter Partition Statistics
 15. Input Pins
 16. Output Pins
 17. Bidir Pins
 18. Dual Purpose and Dedicated Pins
 19. I/O Bank Usage
 20. All Package Pins
 21. PLL Summary
 22. PLL Usage
 23. Fitter Resource Utilization by Entity
 24. Delay Chain Summary
 25. Pad To Core Delay Chain Fanout
 26. Control Signals
 27. Global & Other Fast Signals
 28. Non-Global High Fan-Out Signals
 29. Fitter RAM Summary
 30. Other Routing Usage Summary
 31. LAB Logic Elements
 32. LAB-wide Signals
 33. LAB Signals Sourced
 34. LAB Signals Sourced Out
 35. LAB Distinct Inputs
 36. I/O Rules Summary
 37. I/O Rules Details
 38. I/O Rules Matrix
 39. Fitter Device Options
 40. Operating Settings and Conditions
 41. Estimated Delay Added for Hold Timing Summary
 42. Estimated Delay Added for Hold Timing Details
 43. Fitter Messages
 44. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------+
; Fitter Summary                                                                      ;
+------------------------------------+------------------------------------------------+
; Fitter Status                      ; Successful - Thu Jul 18 16:32:52 2019          ;
; Quartus II 32-bit Version          ; 12.1 Build 243 01/31/2013 SP 1 SJ Full Version ;
; Revision Name                      ; UltraSound                                     ;
; Top-level Entity Name              ; ultrasound                                     ;
; Family                             ; Cyclone IV E                                   ;
; Device                             ; EP4CE115F29C7                                  ;
; Timing Models                      ; Final                                          ;
; Total logic elements               ; 10,856 / 114,480 ( 9 % )                       ;
;     Total combinational functions  ; 7,078 / 114,480 ( 6 % )                        ;
;     Dedicated logic registers      ; 7,942 / 114,480 ( 7 % )                        ;
; Total registers                    ; 7954                                           ;
; Total pins                         ; 29 / 529 ( 5 % )                               ;
; Total virtual pins                 ; 0                                              ;
; Total memory bits                  ; 107,504 / 3,981,312 ( 3 % )                    ;
; Embedded Multiplier 9-bit elements ; 0 / 532 ( 0 % )                                ;
; Total PLLs                         ; 1 / 4 ( 25 % )                                 ;
+------------------------------------+------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                          ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Option                                                                     ; Setting             ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Device                                                                     ; EP4CE115F29C7       ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                   ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                  ;                                       ;
; Fit Attempts to Skip                                                       ; 0                   ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V               ;                                       ;
; Reserve all unused pins                                                    ; As input tri-stated ; As input tri-stated with weak pull-up ;
; Use smart compilation                                                      ; Off                 ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                  ; On                                    ;
; Enable compact report table                                                ; Off                 ; Off                                   ;
; Auto Merge PLLs                                                            ; On                  ; On                                    ;
; Router Timing Optimization Level                                           ; Normal              ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                 ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                 ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                 ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths           ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                  ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation  ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                 ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation  ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                 ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                 ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal              ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                 ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically       ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically       ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                   ; 1                                     ;
; PCI I/O                                                                    ; Off                 ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                 ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                 ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                ; Auto                                  ;
; Auto Delay Chains                                                          ; On                  ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                 ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                 ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                 ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                 ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                 ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                 ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                 ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit            ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal              ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                ; Auto                                  ;
; Auto Global Clock                                                          ; On                  ; On                                    ;
; Auto Global Register Control Signals                                       ; On                  ; On                                    ;
; Synchronizer Identification                                                ; Off                 ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                  ; On                                    ;
; Optimize Design for Metastability                                          ; On                  ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                 ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                 ; Off                                   ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.43        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;  27.6%      ;
;     3-4 processors         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------+
; I/O Assignment Warnings                                 ;
+------------------+--------------------------------------+
; Pin Name         ; Reason                               ;
+------------------+--------------------------------------+
; ENET0_GTX_CLK    ; Missing drive strength and slew rate ;
; ENET0_MDC        ; Missing drive strength and slew rate ;
; ENET0_RST_N      ; Missing drive strength and slew rate ;
; ENET0_TX_DATA[0] ; Missing drive strength and slew rate ;
; ENET0_TX_DATA[1] ; Missing drive strength and slew rate ;
; ENET0_TX_DATA[2] ; Missing drive strength and slew rate ;
; ENET0_TX_DATA[3] ; Missing drive strength and slew rate ;
; ENET0_TX_EN      ; Missing drive strength and slew rate ;
; ENET0_TX_ER      ; Missing drive strength and slew rate ;
; TX_ERR           ; Missing drive strength and slew rate ;
; RX_ERR           ; Missing drive strength and slew rate ;
; ENET0_MDIO       ; Missing drive strength and slew rate ;
+------------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                  ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                                                     ; Destination Port ; Destination Port Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|tx_stat[0] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_83g1:auto_generated|q_b[0] ; PORTBDATAOUT     ;                       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|tx_stat[1] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_83g1:auto_generated|q_b[1] ; PORTBDATAOUT     ;                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                             ;
+---------------------+----------------+--------------+--------------+---------------+----------------------------+
; Name                ; Ignored Entity ; Ignored From ; Ignored To   ; Ignored Value ; Ignored Source             ;
+---------------------+----------------+--------------+--------------+---------------+----------------------------+
; DDIO_INPUT_REGISTER ; altddio_in     ;              ; input_cell_H ; HIGH          ; Compiler or HDL Assignment ;
; DDIO_INPUT_REGISTER ; altddio_in     ;              ; input_cell_L ; LOW           ; Compiler or HDL Assignment ;
+---------------------+----------------+--------------+--------------+---------------+----------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 15327 ( 0.00 % )   ;
;     -- Achieved     ; 0 / 15327 ( 0.00 % )   ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 39 / 11581 ( 0.34 % )  ;
;     -- Achieved     ; 39 / 11581 ( 0.34 % )  ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 14084   ; 0                 ; N/A                     ; Source File       ;
; sld_hub:auto_hub               ; 331     ; 0                 ; N/A                     ; Post-Synthesis    ;
; sld_signaltap:auto_signaltap_0 ; 898     ; 0                 ; N/A                     ; Post-Synthesis    ;
; hard_block:auto_generated_inst ; 14      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+-------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Routing Preservation                                                                ;
+--------------------------------+--------------------------------+---------------+-------------+-------------+
; Partition 1                    ; Partition 2                    ; # Connections ; # Requested ; # Preserved ;
+--------------------------------+--------------------------------+---------------+-------------+-------------+
; Top                            ; Top                            ; 51740         ; 0           ; 0           ;
; sld_hub:auto_hub               ; Top                            ; 184           ; 0           ; 0           ;
; Top                            ; sld_hub:auto_hub               ; 184           ; 0           ; 0           ;
; sld_hub:auto_hub               ; sld_hub:auto_hub               ; 1264          ; 0           ; 0           ;
; sld_signaltap:auto_signaltap_0 ; Top                            ; 96            ; 0           ; 0           ;
; Top                            ; sld_signaltap:auto_signaltap_0 ; 96            ; 0           ; 0           ;
; sld_signaltap:auto_signaltap_0 ; sld_hub:auto_hub               ; 81            ; 0           ; 0           ;
; sld_hub:auto_hub               ; sld_signaltap:auto_signaltap_0 ; 81            ; 0           ; 0           ;
; sld_signaltap:auto_signaltap_0 ; sld_signaltap:auto_signaltap_0 ; 2734          ; 0           ; 0           ;
; hard_block:auto_generated_inst ; Top                            ; 1042          ; 0           ; 0           ;
; Top                            ; hard_block:auto_generated_inst ; 1042          ; 0           ; 0           ;
; hard_block:auto_generated_inst ; sld_signaltap:auto_signaltap_0 ; 64            ; 0           ; 0           ;
; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ; 64            ; 0           ; 0           ;
; hard_block:auto_generated_inst ; hard_block:auto_generated_inst ; 10            ; 0           ; 0           ;
+--------------------------------+--------------------------------+---------------+-------------+-------------+
Note: The table contains rows with duplicate information to facilitate sorting by Partition.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/chenyu/RTL_work/RTL_work/UltraSound/output_files/UltraSound.pin.


+---------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                             ;
+---------------------------------------------+-----------------------------+
; Resource                                    ; Usage                       ;
+---------------------------------------------+-----------------------------+
; Total logic elements                        ; 10,856 / 114,480 ( 9 % )    ;
;     -- Combinational with no register       ; 2914                        ;
;     -- Register only                        ; 3778                        ;
;     -- Combinational with a register        ; 4164                        ;
;                                             ;                             ;
; Logic element usage by number of LUT inputs ;                             ;
;     -- 4 input functions                    ; 3500                        ;
;     -- 3 input functions                    ; 1799                        ;
;     -- <=2 input functions                  ; 1779                        ;
;     -- Register only                        ; 3778                        ;
;                                             ;                             ;
; Logic elements by mode                      ;                             ;
;     -- normal mode                          ; 5661                        ;
;     -- arithmetic mode                      ; 1417                        ;
;                                             ;                             ;
; Total registers*                            ; 7,954 / 117,053 ( 7 % )     ;
;     -- Dedicated logic registers            ; 7,942 / 114,480 ( 7 % )     ;
;     -- I/O registers                        ; 12 / 2,573 ( < 1 % )        ;
;                                             ;                             ;
; Total LABs:  partially or completely used   ; 817 / 7,155 ( 11 % )        ;
; Virtual pins                                ; 0                           ;
; I/O pins                                    ; 29 / 529 ( 5 % )            ;
;     -- Clock pins                           ; 2 / 7 ( 29 % )              ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )              ;
;                                             ;                             ;
; Global signals                              ; 15                          ;
; M9Ks                                        ; 21 / 432 ( 5 % )            ;
; Total block memory bits                     ; 107,504 / 3,981,312 ( 3 % ) ;
; Total block memory implementation bits      ; 193,536 / 3,981,312 ( 5 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 532 ( 0 % )             ;
; PLLs                                        ; 1 / 4 ( 25 % )              ;
; Global clocks                               ; 15 / 20 ( 75 % )            ;
; JTAGs                                       ; 1 / 1 ( 100 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )               ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )               ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )               ;
; Average interconnect usage (total/H/V)      ; 2% / 2% / 3%                ;
; Peak interconnect usage (total/H/V)         ; 36% / 33% / 41%             ;
; Maximum fan-out                             ; 4310                        ;
; Highest non-global fan-out                  ; 550                         ;
; Total fan-out                               ; 53005                       ;
; Average fan-out                             ; 2.95                        ;
+---------------------------------------------+-----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                    ;
+---------------------------------------------+-----------------------+------------------------+--------------------------------+--------------------------------+
; Statistic                                   ; Top                   ; sld_hub:auto_hub       ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+------------------------+--------------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                    ; Low                            ; Low                            ;
;                                             ;                       ;                        ;                                ;                                ;
; Total logic elements                        ; 9985 / 114480 ( 9 % ) ; 219 / 114480 ( < 1 % ) ; 652 / 114480 ( < 1 % )         ; 0 / 114480 ( 0 % )             ;
;     -- Combinational with no register       ; 2730                  ; 89                     ; 95                             ; 0                              ;
;     -- Register only                        ; 3426                  ; 18                     ; 334                            ; 0                              ;
;     -- Combinational with a register        ; 3829                  ; 112                    ; 223                            ; 0                              ;
;                                             ;                       ;                        ;                                ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                        ;                                ;                                ;
;     -- 4 input functions                    ; 3280                  ; 87                     ; 133                            ; 0                              ;
;     -- 3 input functions                    ; 1613                  ; 73                     ; 113                            ; 0                              ;
;     -- <=2 input functions                  ; 1666                  ; 41                     ; 72                             ; 0                              ;
;     -- Register only                        ; 3426                  ; 18                     ; 334                            ; 0                              ;
;                                             ;                       ;                        ;                                ;                                ;
; Logic elements by mode                      ;                       ;                        ;                                ;                                ;
;     -- normal mode                          ; 5199                  ; 192                    ; 270                            ; 0                              ;
;     -- arithmetic mode                      ; 1360                  ; 9                      ; 48                             ; 0                              ;
;                                             ;                       ;                        ;                                ;                                ;
; Total registers                             ; 7267                  ; 130                    ; 557                            ; 0                              ;
;     -- Dedicated logic registers            ; 7255 / 114480 ( 6 % ) ; 130 / 114480 ( < 1 % ) ; 557 / 114480 ( < 1 % )         ; 0 / 114480 ( 0 % )             ;
;     -- I/O registers                        ; 24                    ; 0                      ; 0                              ; 0                              ;
;                                             ;                       ;                        ;                                ;                                ;
; Total LABs:  partially or completely used   ; 752 / 7155 ( 11 % )   ; 22 / 7155 ( < 1 % )    ; 59 / 7155 ( < 1 % )            ; 0 / 7155 ( 0 % )               ;
;                                             ;                       ;                        ;                                ;                                ;
; Virtual pins                                ; 0                     ; 0                      ; 0                              ; 0                              ;
; I/O pins                                    ; 29                    ; 0                      ; 0                              ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 532 ( 0 % )       ; 0 / 532 ( 0 % )        ; 0 / 532 ( 0 % )                ; 0 / 532 ( 0 % )                ;
; Total memory bits                           ; 82928                 ; 0                      ; 24576                          ; 0                              ;
; Total RAM block bits                        ; 165888                ; 0                      ; 27648                          ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )                  ;
; PLL                                         ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )          ; 0 / 4 ( 0 % )                  ; 1 / 4 ( 25 % )                 ;
; M9K                                         ; 18 / 432 ( 4 % )      ; 0 / 432 ( 0 % )        ; 3 / 432 ( < 1 % )              ; 0 / 432 ( 0 % )                ;
; Clock control block                         ; 11 / 24 ( 45 % )      ; 0 / 24 ( 0 % )         ; 1 / 24 ( 4 % )                 ; 3 / 24 ( 12 % )                ;
; Double Data Rate I/O output circuitry       ; 6 / 516 ( 1 % )       ; 0 / 516 ( 0 % )        ; 0 / 516 ( 0 % )                ; 0 / 516 ( 0 % )                ;
;                                             ;                       ;                        ;                                ;                                ;
; Connections                                 ;                       ;                        ;                                ;                                ;
;     -- Input Connections                    ; 5406                  ; 195                    ; 712                            ; 2                              ;
;     -- Registered Input Connections         ; 5291                  ; 138                    ; 589                            ; 0                              ;
;     -- Output Connections                   ; 580                   ; 229                    ; 1                              ; 5505                           ;
;     -- Registered Output Connections        ; 55                    ; 228                    ; 0                              ; 0                              ;
;                                             ;                       ;                        ;                                ;                                ;
; Internal Connections                        ;                       ;                        ;                                ;                                ;
;     -- Total Connections                    ; 49422                 ; 1344                   ; 2994                           ; 5517                           ;
;     -- Registered Connections               ; 23632                 ; 923                    ; 1538                           ; 0                              ;
;                                             ;                       ;                        ;                                ;                                ;
; External Connections                        ;                       ;                        ;                                ;                                ;
;     -- Top                                  ; 210                   ; 310                    ; 287                            ; 5179                           ;
;     -- sld_hub:auto_hub                     ; 310                   ; 16                     ; 98                             ; 0                              ;
;     -- sld_signaltap:auto_signaltap_0       ; 287                   ; 98                     ; 0                              ; 328                            ;
;     -- hard_block:auto_generated_inst       ; 5179                  ; 0                      ; 328                            ; 0                              ;
;                                             ;                       ;                        ;                                ;                                ;
; Partition Interface                         ;                       ;                        ;                                ;                                ;
;     -- Input Ports                          ; 50                    ; 39                     ; 105                            ; 2                              ;
;     -- Output Ports                         ; 49                    ; 55                     ; 58                             ; 4                              ;
;     -- Bidir Ports                          ; 1                     ; 0                      ; 0                              ; 0                              ;
;                                             ;                       ;                        ;                                ;                                ;
; Registered Ports                            ;                       ;                        ;                                ;                                ;
;     -- Registered Input Ports               ; 0                     ; 3                      ; 14                             ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 44                     ; 49                             ; 0                              ;
;                                             ;                       ;                        ;                                ;                                ;
; Port Connectivity                           ;                       ;                        ;                                ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 9                      ; 0                              ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 1                      ; 0                              ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                      ; 0                              ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                      ; 0                              ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 1                      ; 35                             ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                      ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 2                      ; 40                             ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 21                     ; 49                             ; 0                              ;
+---------------------------------------------+-----------------------+------------------------+--------------------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                            ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; CLOCK_50         ; Y2    ; 2        ; 0            ; 36           ; 14           ; 46                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; ENET0_INT_N      ; A21   ; 7        ; 89           ; 73           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ENET0_LINK100    ; C14   ; 8        ; 52           ; 73           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; ENET0_RX_CLK     ; A15   ; 7        ; 56           ; 73           ; 0            ; 1307                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ENET0_RX_COL     ; E15   ; 7        ; 58           ; 73           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ENET0_RX_CRS     ; D15   ; 7        ; 58           ; 73           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ENET0_RX_DATA[0] ; C16   ; 7        ; 62           ; 73           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ENET0_RX_DATA[1] ; D16   ; 7        ; 62           ; 73           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ENET0_RX_DATA[2] ; D17   ; 7        ; 81           ; 73           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ENET0_RX_DATA[3] ; C15   ; 7        ; 58           ; 73           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ENET0_RX_DV      ; C17   ; 7        ; 81           ; 73           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ENET0_RX_ER      ; D18   ; 7        ; 85           ; 73           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ENET0_TX_CLK     ; B17   ; 7        ; 60           ; 73           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; KEY[0]           ; M23   ; 6        ; 115          ; 40           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; KEY[1]           ; M21   ; 6        ; 115          ; 53           ; 14           ; 23                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; KEY[2]           ; N21   ; 6        ; 115          ; 42           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; KEY[3]           ; R24   ; 5        ; 115          ; 35           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; ENET0_GTX_CLK    ; A17   ; 7        ; 60           ; 73           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET0_MDC        ; C20   ; 7        ; 85           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET0_RST_N      ; C19   ; 7        ; 83           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET0_TX_DATA[0] ; C18   ; 7        ; 87           ; 73           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET0_TX_DATA[1] ; D19   ; 7        ; 83           ; 73           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET0_TX_DATA[2] ; A19   ; 7        ; 81           ; 73           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET0_TX_DATA[3] ; B19   ; 7        ; 81           ; 73           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET0_TX_EN      ; A18   ; 7        ; 79           ; 73           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET0_TX_ER      ; B18   ; 7        ; 79           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; RX_ERR           ; G19   ; 7        ; 69           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; TX_ERR           ; F19   ; 7        ; 94           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source                                                                                                                                                                  ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+
; ENET0_MDIO ; B21   ; 7        ; 87           ; 73           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|mdio_oen (inverted) ; -                   ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                    ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                               ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; F4       ; DIFFIO_L5n, DATA1, ASDO                ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L8p, FLASH_nCE, nCSO            ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; M6       ; nSTATUS                                ; -                        ; -                       ; Dedicated Programming Pin ;
; P3       ; DCLK                                   ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; N7       ; DATA0                                  ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; P4       ; nCONFIG                                ; -                        ; -                       ; Dedicated Programming Pin ;
; P7       ; TDI                                    ; -                        ; altera_reserved_tdi     ; JTAG Pin                  ;
; P5       ; TCK                                    ; -                        ; altera_reserved_tck     ; JTAG Pin                  ;
; P8       ; TMS                                    ; -                        ; altera_reserved_tms     ; JTAG Pin                  ;
; P6       ; TDO                                    ; -                        ; altera_reserved_tdo     ; JTAG Pin                  ;
; R8       ; nCE                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; P24      ; CONF_DONE                              ; -                        ; -                       ; Dedicated Programming Pin ;
; N22      ; MSEL0                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; P23      ; MSEL1                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; M22      ; MSEL2                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; P22      ; MSEL3                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; P28      ; DIFFIO_R23n, nCEO                      ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; C18      ; DIFFIO_T50n, PADD1                     ; Use as regular IO        ; ENET0_TX_DATA[0]        ; Dual Purpose Pin          ;
; D18      ; DIFFIO_T50p, PADD2                     ; Use as regular IO        ; ENET0_RX_ER             ; Dual Purpose Pin          ;
; C17      ; DIFFIO_T46n, PADD3                     ; Use as regular IO        ; ENET0_RX_DV             ; Dual Purpose Pin          ;
; D17      ; DIFFIO_T46p, PADD4, DQS2T/CQ3T,DPCLK8  ; Use as regular IO        ; ENET0_RX_DATA[2]        ; Dual Purpose Pin          ;
; A19      ; DIFFIO_T45n, PADD5                     ; Use as regular IO        ; ENET0_TX_DATA[2]        ; Dual Purpose Pin          ;
; B19      ; DIFFIO_T45p, PADD6                     ; Use as regular IO        ; ENET0_TX_DATA[3]        ; Dual Purpose Pin          ;
; A18      ; DIFFIO_T44n, PADD7                     ; Use as regular IO        ; ENET0_TX_EN             ; Dual Purpose Pin          ;
; B18      ; DIFFIO_T44p, PADD8                     ; Use as regular IO        ; ENET0_TX_ER             ; Dual Purpose Pin          ;
; C16      ; DIFFIO_T36n, PADD9                     ; Use as regular IO        ; ENET0_RX_DATA[0]        ; Dual Purpose Pin          ;
; D16      ; DIFFIO_T36p, PADD10                    ; Use as regular IO        ; ENET0_RX_DATA[1]        ; Dual Purpose Pin          ;
; A17      ; DIFFIO_T35n, PADD11                    ; Use as regular IO        ; ENET0_GTX_CLK           ; Dual Purpose Pin          ;
; B17      ; DIFFIO_T35p, PADD12, DQS4T/CQ5T,DPCLK9 ; Use as regular IO        ; ENET0_TX_CLK            ; Dual Purpose Pin          ;
; C15      ; DIFFIO_T32n, PADD13                    ; Use as regular IO        ; ENET0_RX_DATA[3]        ; Dual Purpose Pin          ;
; D15      ; DIFFIO_T32p, PADD14                    ; Use as regular IO        ; ENET0_RX_CRS            ; Dual Purpose Pin          ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 4 / 56 ( 7 % )   ; 2.5V          ; --           ;
; 2        ; 1 / 63 ( 2 % )   ; 3.3V          ; --           ;
; 3        ; 0 / 73 ( 0 % )   ; 2.5V          ; --           ;
; 4        ; 0 / 71 ( 0 % )   ; 2.5V          ; --           ;
; 5        ; 1 / 65 ( 2 % )   ; 2.5V          ; --           ;
; 6        ; 4 / 58 ( 7 % )   ; 2.5V          ; --           ;
; 7        ; 23 / 72 ( 32 % ) ; 2.5V          ; --           ;
; 8        ; 1 / 71 ( 1 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 535        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 532        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A6       ; 504        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 501        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 517        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A10      ; 491        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 487        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A12      ; 482        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A14      ; 472        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A15      ; 470        ; 7        ; ENET0_RX_CLK                                              ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A17      ; 462        ; 7        ; ENET0_GTX_CLK                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 442        ; 7        ; ENET0_TX_EN                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A19      ; 440        ; 7        ; ENET0_TX_DATA[2]                                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A21      ; 425        ; 7        ; ENET0_INT_N                                               ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A22      ; 423        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A23      ; 412        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A25      ; 405        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A26      ; 404        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A27      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 102        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA4      ; 101        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA5      ; 119        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA6      ; 118        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA7      ; 120        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA8      ; 154        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA9      ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA10     ; 155        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA12     ; 188        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 190        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 191        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 213        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 241        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA19     ; 264        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA20     ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ; 269        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA22     ; 275        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA23     ; 280        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA24     ; 279        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA25     ; 294        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA26     ; 293        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB1      ; 86         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB2      ; 85         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB3      ; 99         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB4      ; 121        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB5      ; 127        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB6      ; 126        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB7      ; 152        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB8      ; 148        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ; 147        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB10     ; 173        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ; 164        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB12     ; 180        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ; 181        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB14     ; 192        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB15     ; 214        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ; 212        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB17     ; 242        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB18     ; 254        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ; 253        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB20     ; 257        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ; 266        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB22     ; 265        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB23     ; 276        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB24     ; 274        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB25     ; 292        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB26     ; 291        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB27     ; 296        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB28     ; 295        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC1      ; 94         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC2      ; 93         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC3      ; 95         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC4      ; 125        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC5      ; 124        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC7      ; 144        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC8      ; 153        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC10     ; 174        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC11     ; 185        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC12     ; 179        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC14     ; 195        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC15     ; 203        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC17     ; 221        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC18     ; 240        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC19     ; 247        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC21     ; 258        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC22     ; 267        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC23     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ; 273        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC25     ; 272        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC26     ; 282        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC27     ; 290        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC28     ; 289        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD1      ; 98         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD2      ; 97         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD3      ; 96         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD4      ; 130        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD5      ; 128        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD7      ; 134        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD8      ; 143        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD10     ; 149        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD11     ; 186        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD12     ; 182        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD14     ; 196        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD15     ; 204        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD17     ; 222        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD18     ; 237        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD19     ; 248        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD21     ; 259        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD22     ; 268        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD23     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD24     ; 260        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD25     ; 255        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD26     ; 281        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD27     ; 286        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD28     ; 285        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE1      ; 106        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE2      ; 105        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE3      ; 122        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE4      ; 132        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE5      ; 135        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE6      ; 129        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE7      ; 158        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE8      ; 161        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE9      ; 163        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE10     ; 165        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE11     ; 171        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE12     ; 169        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE13     ; 177        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE14     ; 183        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE15     ; 205        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE16     ; 209        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE17     ; 215        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE18     ; 225        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE19     ; 231        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE20     ; 235        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE21     ; 238        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE22     ; 251        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE23     ; 261        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE24     ; 256        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE25     ; 243        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE26     ; 278        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE27     ; 284        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE28     ; 283        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ; 123        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF3      ; 138        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF4      ; 131        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF5      ; 136        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF6      ; 139        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF7      ; 159        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF8      ; 162        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF9      ; 160        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF10     ; 166        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF11     ; 172        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF12     ; 170        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF13     ; 178        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF14     ; 184        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF15     ; 206        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF16     ; 210        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF17     ; 216        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF18     ; 226        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF19     ; 232        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF20     ; 236        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF21     ; 239        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF22     ; 252        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF23     ; 262        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF24     ; 233        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF25     ; 234        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF26     ; 244        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF27     ; 277        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF28     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 133        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG4      ; 141        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG5      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG6      ; 145        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG7      ; 150        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG8      ; 156        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG10     ; 167        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG11     ; 175        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG12     ; 193        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG14     ; 199        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG15     ; 201        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG17     ; 207        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG18     ; 217        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG19     ; 219        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG21     ; 223        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG22     ; 227        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG23     ; 229        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG24     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG25     ; 245        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG26     ; 270        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH3      ; 137        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH4      ; 142        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH5      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH6      ; 146        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH7      ; 151        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH8      ; 157        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH10     ; 168        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH11     ; 176        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH12     ; 194        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH14     ; 200        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH15     ; 202        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH17     ; 208        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH18     ; 218        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH19     ; 220        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH21     ; 224        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH22     ; 228        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH23     ; 230        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH24     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH25     ; 246        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH26     ; 271        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH27     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 534        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 533        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 505        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 502        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 518        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B10      ; 492        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 488        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B14      ; 473        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B15      ; 471        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B17      ; 463        ; 7        ; ENET0_TX_CLK                                              ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ; 443        ; 7        ; ENET0_TX_ER                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B19      ; 441        ; 7        ; ENET0_TX_DATA[3]                                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 426        ; 7        ; ENET0_MDIO                                                ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B22      ; 424        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B23      ; 413        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B24      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B25      ; 406        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B26      ; 401        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 543        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C4       ; 539        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 538        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 536        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 521        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 519        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 510        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 495        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ; 508        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C12      ; 478        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C13      ; 474        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C14      ; 476        ; 8        ; ENET0_LINK100                                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C15      ; 468        ; 7        ; ENET0_RX_DATA[3]                                          ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C16      ; 460        ; 7        ; ENET0_RX_DATA[0]                                          ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C17      ; 438        ; 7        ; ENET0_RX_DV                                               ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C18      ; 429        ; 7        ; ENET0_TX_DATA[0]                                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C19      ; 435        ; 7        ; ENET0_RST_N                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C20      ; 431        ; 7        ; ENET0_MDC                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C21      ; 422        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 418        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 415        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C24      ; 416        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C25      ; 411        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C26      ; 400        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C27      ; 382        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C28      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 3          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 2          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ; 540        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D5       ; 537        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 524        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 522        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 520        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 511        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ; 496        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ; 509        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 479        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ; 475        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D14      ; 477        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 469        ; 7        ; ENET0_RX_CRS                                              ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D16      ; 461        ; 7        ; ENET0_RX_DATA[1]                                          ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D17      ; 439        ; 7        ; ENET0_RX_DATA[2]                                          ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D18      ; 430        ; 7        ; ENET0_RX_ER                                               ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D19      ; 436        ; 7        ; ENET0_TX_DATA[1]                                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D20      ; 432        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 419        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ; 402        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D23      ; 414        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D24      ; 417        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D25      ; 410        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D26      ; 383        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D27      ; 381        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D28      ; 380        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 17         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 16         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 7          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 541        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E5       ; 542        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E6       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ; 523        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 526        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 516        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ; 499        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 497        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 486        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E15      ; 467        ; 7        ; ENET0_RX_COL                                              ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E17      ; 456        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E18      ; 427        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E19      ; 421        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E21      ; 407        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E22      ; 403        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E23      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E24      ; 433        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E25      ; 434        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E26      ; 378        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E27      ; 375        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E28      ; 374        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 19         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 18         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 8          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 10         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; F5       ; 9          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 531        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F8       ; 527        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ; 512        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 500        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 498        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ; 485        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 466        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F17      ; 455        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F18      ; 428        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F19      ; 420        ; 7        ; TX_ERR                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F21      ; 408        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F22      ; 409        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F24      ; 396        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F25      ; 395        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F26      ; 379        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F27      ; 373        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F28      ; 372        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 26         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 25         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 13         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 12         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 6          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 5          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ; 530        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G8       ; 528        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G9       ; 525        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 513        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G11      ; 506        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 503        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ; 493        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 484        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 457        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 453        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 437        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 452        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ; 451        ; 7        ; RX_ERR                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G20      ; 444        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G21      ; 445        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G22      ; 449        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G23      ; 398        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G24      ; 397        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G25      ; 393        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G26      ; 392        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G27      ; 367        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G28      ; 366        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 15         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 14         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ; 20         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H6       ; 11         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ; 4          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H8       ; 529        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ; 514        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H12      ; 507        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ; 494        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H14      ; 480        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ; 464        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 459        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 454        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H19      ; 446        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H20      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ; 448        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H22      ; 399        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H23      ; 391        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H24      ; 390        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H25      ; 377        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H26      ; 376        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J1       ; 64         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ; 23         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ; 22         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ; 36         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J6       ; 35         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 37         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ; 515        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ; 490        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J13      ; 489        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J14      ; 481        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ; 465        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J16      ; 458        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J17      ; 450        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J19      ; 447        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J20      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J22      ; 394        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J23      ; 387        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J24      ; 386        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J25      ; 365        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J26      ; 364        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J27      ; 338        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J28      ; 337        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K1       ; 28         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 27         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 30         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K4       ; 29         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 38         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 39         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 389        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 388        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K25      ; 371        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K26      ; 370        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K27      ; 362        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K28      ; 361        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 49         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L2       ; 48         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 32         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L4       ; 31         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L5       ; 21         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L6       ; 43         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L7       ; 42         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L8       ; 40         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L21      ; 385        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ; 384        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L23      ; 360        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L24      ; 359        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L25      ; 369        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L26      ; 363        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L27      ; 358        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L28      ; 357        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M1       ; 51         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M2       ; 50         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M3       ; 34         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 33         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ; 41         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 24         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 47         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M8       ; 46         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 368        ; 6        ; KEY[1]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M22      ; 342        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M23      ; 344        ; 6        ; KEY[0]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M24      ; 347        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M25      ; 356        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M26      ; 355        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M27      ; 354        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M28      ; 353        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 45         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N4       ; 44         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 56         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; N8       ; 54         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 348        ; 6        ; KEY[2]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N22      ; 340        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N25      ; 352        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N26      ; 351        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P1       ; 53         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 52         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 55         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; P4       ; 57         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 59         ; 1        ; altera_reserved_tck                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; P6       ; 61         ; 1        ; altera_reserved_tdo                                       ; output ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; P7       ; 58         ; 1        ; altera_reserved_tdi                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; P8       ; 60         ; 1        ; altera_reserved_tms                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 334        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P22      ; 343        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P23      ; 341        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P24      ; 339        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P25      ; 346        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P26      ; 345        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P27      ; 350        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P28      ; 349        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ; 68         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 67         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ; 73         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R4       ; 74         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R5       ; 77         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 70         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 69         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 62         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R21      ; 333        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R22      ; 332        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R23      ; 331        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R24      ; 330        ; 5        ; KEY[3]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R25      ; 327        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R26      ; 326        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R27      ; 329        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R28      ; 328        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T1       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 76         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ; 75         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T7       ; 78         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T8       ; 100        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 325        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T22      ; 324        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T25      ; 323        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T26      ; 322        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T28      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U1       ; 80         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 79         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 71         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 72         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ; 90         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U6       ; 89         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U7       ; 103        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U8       ; 104        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ; 319        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 313        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U23      ; 305        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ; 316        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 315        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 314        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U27      ; 318        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U28      ; 317        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 84         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 83         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ; 82         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 81         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ; 108        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V6       ; 107        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V7       ; 110        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V8       ; 109        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 311        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 312        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V23      ; 309        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 308        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ; 307        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V26      ; 306        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V27      ; 304        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V28      ; 303        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 88         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 87         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 112        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 111        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ; 115        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W8       ; 116        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W21      ; 310        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ; 321        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W25      ; 300        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 299        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W27      ; 301        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W28      ; 302        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 66         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y2       ; 65         ; 2        ; CLOCK_50                                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 92         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 91         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 114        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y6       ; 113        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y7       ; 117        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y8       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y10      ; 140        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ; 187        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y13      ; 189        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 197        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ; 198        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y16      ; 250        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ; 249        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ; 263        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y20      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y22      ; 320        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y23      ; 288        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y24      ; 287        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y25      ; 298        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y26      ; 297        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y27      ; 336        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y28      ; 335        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                    ;
+-------------------------------+------------------------------------------------------------------------------------------------+
; Name                          ; enet_clk_pll:enet_clk_pll_inst|altpll:altpll_component|enet_clk_pll_altpll:auto_generated|pll1 ;
+-------------------------------+------------------------------------------------------------------------------------------------+
; SDC pin name                  ; enet_clk_pll_inst|altpll_component|auto_generated|pll1                                         ;
; PLL mode                      ; Source Synchronous                                                                             ;
; Compensate clock              ; clock2                                                                                         ;
; Compensated input/output pins ; --                                                                                             ;
; Switchover type               ; --                                                                                             ;
; Input frequency 0             ; 50.0 MHz                                                                                       ;
; Input frequency 1             ; --                                                                                             ;
; Nominal PFD frequency         ; 50.0 MHz                                                                                       ;
; Nominal VCO frequency         ; 500.0 MHz                                                                                      ;
; VCO post scale K counter      ; 2                                                                                              ;
; VCO frequency control         ; Auto                                                                                           ;
; VCO phase shift step          ; 250 ps                                                                                         ;
; VCO multiply                  ; --                                                                                             ;
; VCO divide                    ; --                                                                                             ;
; Freq min lock                 ; 30.0 MHz                                                                                       ;
; Freq max lock                 ; 65.02 MHz                                                                                      ;
; M VCO Tap                     ; 0                                                                                              ;
; M Initial                     ; 1                                                                                              ;
; M value                       ; 10                                                                                             ;
; N value                       ; 1                                                                                              ;
; Charge pump current           ; setting 1                                                                                      ;
; Loop filter resistance        ; setting 27                                                                                     ;
; Loop filter capacitance       ; setting 0                                                                                      ;
; Bandwidth                     ; 1.03 MHz to 1.97 MHz                                                                           ;
; Bandwidth type                ; Medium                                                                                         ;
; Real time reconfigurable      ; Off                                                                                            ;
; Scan chain MIF file           ; --                                                                                             ;
; Preserve PLL counter order    ; Off                                                                                            ;
; PLL location                  ; PLL_1                                                                                          ;
; Inclk0 signal                 ; CLOCK_50                                                                                       ;
; Inclk1 signal                 ; --                                                                                             ;
; Inclk0 signal type            ; Dedicated Pin                                                                                  ;
; Inclk1 signal type            ; --                                                                                             ;
+-------------------------------+------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                                          ;
+------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------------------------------------------+
; Name                                                                                                       ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                                  ;
+------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------------------------------------------+
; enet_clk_pll:enet_clk_pll_inst|altpll:altpll_component|enet_clk_pll_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 1    ; 1   ; 50.0 MHz         ; 0 (0 ps)    ; 4.50 (250 ps)    ; 50/50      ; C1      ; 10            ; 5/5 Even   ; --            ; 1       ; 0       ; enet_clk_pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; enet_clk_pll:enet_clk_pll_inst|altpll:altpll_component|enet_clk_pll_altpll:auto_generated|wire_pll1_clk[1] ; clock1       ; 2    ; 1   ; 100.0 MHz        ; 0 (0 ps)    ; 9.00 (250 ps)    ; 50/50      ; C3      ; 5             ; 3/2 Odd    ; --            ; 1       ; 0       ; enet_clk_pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; enet_clk_pll:enet_clk_pll_inst|altpll:altpll_component|enet_clk_pll_altpll:auto_generated|wire_pll1_clk[2] ; clock2       ; 5    ; 2   ; 125.0 MHz        ; 0 (0 ps)    ; 11.25 (250 ps)   ; 50/50      ; C2      ; 4             ; 2/2 Even   ; --            ; 1       ; 0       ; enet_clk_pll_inst|altpll_component|auto_generated|pll1|clk[2] ;
; enet_clk_pll:enet_clk_pll_inst|altpll:altpll_component|enet_clk_pll_altpll:auto_generated|wire_pll1_clk[3] ; clock3       ; 1    ; 2   ; 25.0 MHz         ; 0 (0 ps)    ; 2.25 (250 ps)    ; 50/50      ; C0      ; 20            ; 10/10 Even ; --            ; 1       ; 0       ; enet_clk_pll_inst|altpll_component|auto_generated|pll1|clk[3] ;
+------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+---------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                         ; Library Name ;
+---------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |ultrasound                                                                                             ; 10856 (3)   ; 7942 (0)                  ; 12 (12)       ; 107504      ; 21   ; 0            ; 0       ; 0         ; 29   ; 0            ; 2914 (3)     ; 3778 (0)          ; 4164 (0)         ; |ultrasound                                                                                                                                                                                                                                                                                                                                                                                                 ;              ;
;    |clkctrl1:clkctrl1_mac|                                                                              ; 3 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 2 (0)            ; |ultrasound|clkctrl1:clkctrl1_mac                                                                                                                                                                                                                                                                                                                                                                           ;              ;
;       |clkctrl1_altclkctrl_9gi:clkctrl1_altclkctrl_9gi_component|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |ultrasound|clkctrl1:clkctrl1_mac|clkctrl1_altclkctrl_9gi:clkctrl1_altclkctrl_9gi_component                                                                                                                                                                                                                                                                                                                 ;              ;
;    |controller:controller_inst|                                                                         ; 962 (520)   ; 525 (220)                 ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 404 (267)    ; 212 (102)         ; 346 (181)        ; |ultrasound|controller:controller_inst                                                                                                                                                                                                                                                                                                                                                                      ;              ;
;       |execcmd:execcmd_inst|                                                                            ; 283 (179)   ; 213 (129)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (50)      ; 102 (65)          ; 111 (65)         ; |ultrasound|controller:controller_inst|execcmd:execcmd_inst                                                                                                                                                                                                                                                                                                                                                 ;              ;
;          |reg_dec_rate:reg_dec_rate_inst|                                                               ; 104 (104)   ; 84 (84)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 37 (37)           ; 47 (47)          ; |ultrasound|controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst                                                                                                                                                                                                                                                                                                                  ;              ;
;       |inputram:inputram_inst|                                                                          ; 80 (0)      ; 46 (0)                    ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (0)       ; 4 (0)             ; 42 (0)           ; |ultrasound|controller:controller_inst|inputram:inputram_inst                                                                                                                                                                                                                                                                                                                                               ;              ;
;          |altsyncram:altsyncram_component|                                                              ; 80 (0)      ; 46 (0)                    ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (0)       ; 4 (0)             ; 42 (0)           ; |ultrasound|controller:controller_inst|inputram:inputram_inst|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                                               ;              ;
;             |altsyncram_kjj1:auto_generated|                                                            ; 80 (0)      ; 46 (0)                    ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (0)       ; 4 (0)             ; 42 (0)           ; |ultrasound|controller:controller_inst|inputram:inputram_inst|altsyncram:altsyncram_component|altsyncram_kjj1:auto_generated                                                                                                                                                                                                                                                                                ;              ;
;                |altsyncram_p3b2:altsyncram1|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|controller:controller_inst|inputram:inputram_inst|altsyncram:altsyncram_component|altsyncram_kjj1:auto_generated|altsyncram_p3b2:altsyncram1                                                                                                                                                                                                                                                    ;              ;
;                |sld_mod_ram_rom:mgl_prim2|                                                              ; 80 (57)     ; 46 (37)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (20)      ; 4 (4)             ; 42 (33)          ; |ultrasound|controller:controller_inst|inputram:inputram_inst|altsyncram:altsyncram_component|altsyncram_kjj1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                                                                                                                                                                                      ;              ;
;                   |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|                                  ; 23 (23)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 9 (9)            ; |ultrasound|controller:controller_inst|inputram:inputram_inst|altsyncram:altsyncram_component|altsyncram_kjj1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                                                                                                                                                                                                   ;              ;
;       |outputram:outputram_inst|                                                                        ; 79 (0)      ; 46 (0)                    ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 4 (0)             ; 42 (0)           ; |ultrasound|controller:controller_inst|outputram:outputram_inst                                                                                                                                                                                                                                                                                                                                             ;              ;
;          |altsyncram:altsyncram_component|                                                              ; 79 (0)      ; 46 (0)                    ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 4 (0)             ; 42 (0)           ; |ultrasound|controller:controller_inst|outputram:outputram_inst|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                                             ;              ;
;             |altsyncram_lnj1:auto_generated|                                                            ; 79 (0)      ; 46 (0)                    ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 4 (0)             ; 42 (0)           ; |ultrasound|controller:controller_inst|outputram:outputram_inst|altsyncram:altsyncram_component|altsyncram_lnj1:auto_generated                                                                                                                                                                                                                                                                              ;              ;
;                |altsyncram_p3b2:altsyncram1|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|controller:controller_inst|outputram:outputram_inst|altsyncram:altsyncram_component|altsyncram_lnj1:auto_generated|altsyncram_p3b2:altsyncram1                                                                                                                                                                                                                                                  ;              ;
;                |sld_mod_ram_rom:mgl_prim2|                                                              ; 79 (57)     ; 46 (37)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (20)      ; 4 (4)             ; 42 (33)          ; |ultrasound|controller:controller_inst|outputram:outputram_inst|altsyncram:altsyncram_component|altsyncram_lnj1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                                                                                                                                                                                    ;              ;
;                   |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|                                  ; 22 (22)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 9 (9)            ; |ultrasound|controller:controller_inst|outputram:outputram_inst|altsyncram:altsyncram_component|altsyncram_lnj1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                                                                                                                                                                                                 ;              ;
;    |ddio_out1:ddio_out1_inst|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|ddio_out1:ddio_out1_inst                                                                                                                                                                                                                                                                                                                                                                        ;              ;
;       |altddio_out:ALTDDIO_OUT_component|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|ddio_out1:ddio_out1_inst|altddio_out:ALTDDIO_OUT_component                                                                                                                                                                                                                                                                                                                                      ;              ;
;          |ddio_out_rnj:auto_generated|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|ddio_out1:ddio_out1_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_rnj:auto_generated                                                                                                                                                                                                                                                                                                          ;              ;
;    |enet_clk_pll:enet_clk_pll_inst|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|enet_clk_pll:enet_clk_pll_inst                                                                                                                                                                                                                                                                                                                                                                  ;              ;
;       |altpll:altpll_component|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|enet_clk_pll:enet_clk_pll_inst|altpll:altpll_component                                                                                                                                                                                                                                                                                                                                          ;              ;
;          |enet_clk_pll_altpll:auto_generated|                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|enet_clk_pll:enet_clk_pll_inst|altpll:altpll_component|enet_clk_pll_altpll:auto_generated                                                                                                                                                                                                                                                                                                       ;              ;
;    |gen_key_signal:gen_key1_signal|                                                                     ; 59 (59)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 0 (0)             ; 23 (23)          ; |ultrasound|gen_key_signal:gen_key1_signal                                                                                                                                                                                                                                                                                                                                                                  ;              ;
;    |gen_reset:gen_enet_reset|                                                                           ; 29 (29)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 22 (22)          ; |ultrasound|gen_reset:gen_enet_reset                                                                                                                                                                                                                                                                                                                                                                        ;              ;
;    |gen_reset:gen_sys_reset|                                                                            ; 30 (30)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 23 (23)          ; |ultrasound|gen_reset:gen_sys_reset                                                                                                                                                                                                                                                                                                                                                                         ;              ;
;    |glitch_remove:glitch_remove_rx_pending|                                                             ; 31 (31)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 20 (20)          ; |ultrasound|glitch_remove:glitch_remove_rx_pending                                                                                                                                                                                                                                                                                                                                                          ;              ;
;    |glitch_remove:glitch_remove_tx_pending|                                                             ; 30 (30)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 20 (20)          ; |ultrasound|glitch_remove:glitch_remove_tx_pending                                                                                                                                                                                                                                                                                                                                                          ;              ;
;    |sld_hub:auto_hub|                                                                                   ; 219 (1)     ; 130 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 89 (1)       ; 18 (0)            ; 112 (0)          ; |ultrasound|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                                ;              ;
;       |sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|                                                    ; 218 (175)   ; 130 (101)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (74)      ; 18 (17)           ; 112 (86)         ; |ultrasound|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst                                                                                                                                                                                                                                                                                                                                   ;              ;
;          |sld_rom_sr:hub_info_reg|                                                                      ; 23 (23)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 10 (10)          ; |ultrasound|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                                                                                                           ;              ;
;          |sld_shadow_jsm:shadow_jsm|                                                                    ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 18 (18)          ; |ultrasound|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                                                                                                         ;              ;
;    |sld_signaltap:auto_signaltap_0|                                                                     ; 652 (49)    ; 557 (48)                  ; 0 (0)         ; 24576       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 95 (1)       ; 334 (48)          ; 223 (0)          ; |ultrasound|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                                                                                                                                  ;              ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                           ; 603 (0)     ; 509 (0)                   ; 0 (0)         ; 24576       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 94 (0)       ; 286 (0)           ; 223 (0)          ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                                                                                                                            ;              ;
;          |sld_signaltap_implb:sld_signaltap_body|                                                       ; 603 (138)   ; 509 (128)                 ; 0 (0)         ; 24576       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 94 (14)      ; 286 (118)         ; 223 (6)          ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body                                                                                                                                                                                                                                                                                     ;              ;
;             |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                            ; 66 (64)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 43 (43)           ; 21 (0)           ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                                                                                      ;              ;
;                |lpm_decode:wdecoder|                                                                    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                                                                                  ;              ;
;                   |decode_dvf:auto_generated|                                                           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated                                                                                                                                                                        ;              ;
;                |lpm_mux:mux|                                                                            ; 21 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 21 (0)           ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux                                                                                                                                                                                                          ;              ;
;                   |mux_psc:auto_generated|                                                              ; 21 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 21 (21)          ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_psc:auto_generated                                                                                                                                                                                   ;              ;
;             |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24576       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                                                                                     ;              ;
;                |altsyncram_0124:auto_generated|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24576       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0124:auto_generated                                                                                                                                                                                                      ;              ;
;             |lpm_shiftreg:segment_offset_config_deserialize|                                            ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 0 (0)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                                                                                      ;              ;
;             |lpm_shiftreg:status_register|                                                              ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                                                                                        ;              ;
;             |sld_buffer_manager:sld_buffer_manager_inst|                                                ; 106 (106)   ; 59 (59)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 27 (27)           ; 36 (36)          ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                                                                                          ;              ;
;             |sld_ela_control:ela_control|                                                               ; 146 (1)     ; 136 (1)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 88 (0)            ; 48 (1)           ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                                                                                         ;              ;
;                |lpm_shiftreg:trigger_config_deserialize|                                                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                                                                                 ;              ;
;                |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm| ; 122 (0)     ; 120 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 74 (0)            ; 46 (0)           ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                                                                                  ;              ;
;                   |lpm_shiftreg:trigger_condition_deserialize|                                          ; 72 (72)     ; 72 (72)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 72 (72)           ; 0 (0)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                                                                                       ;              ;
;                   |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                      ; 50 (0)      ; 48 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 2 (0)             ; 46 (0)           ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                                                                                   ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                             ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1                                                            ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1                                                            ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1                                                            ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1                                                            ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1                                                            ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1                                                            ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1                                                            ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1                                                            ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1                                                            ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1                                                            ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1                                                             ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1                                                            ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1                                                            ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1                                                            ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1                                                            ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1                                                             ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1                                                             ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1                                                             ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1                                                             ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1                                                             ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1                                                             ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1                                                             ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1                                                             ;              ;
;                |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                          ; 19 (9)      ; 11 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 10 (0)            ; 1 (1)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                                                                           ;              ;
;                   |lpm_shiftreg:trigger_config_deserialize|                                             ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 0 (0)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                   ;              ;
;             |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|          ; 102 (9)     ; 87 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (9)       ; 0 (0)             ; 87 (0)           ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                                                                                    ;              ;
;                |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                              ; 7 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 5 (0)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                                                                                          ;              ;
;                   |cntr_fgi:auto_generated|                                                             ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_fgi:auto_generated                                                                                                                  ;              ;
;                |lpm_counter:read_pointer_counter|                                                       ; 10 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (0)           ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                                                                                   ;              ;
;                   |cntr_89j:auto_generated|                                                             ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_89j:auto_generated                                                                                                                                           ;              ;
;                |lpm_counter:status_advance_pointer_counter|                                             ; 7 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 5 (0)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                                                                                         ;              ;
;                   |cntr_cgi:auto_generated|                                                             ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_cgi:auto_generated                                                                                                                                 ;              ;
;                |lpm_counter:status_read_pointer_counter|                                                ; 3 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                                                                            ;              ;
;                   |cntr_23j:auto_generated|                                                             ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_23j:auto_generated                                                                                                                                    ;              ;
;                |lpm_shiftreg:info_data_shift_out|                                                       ; 21 (21)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 21 (21)          ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                                                                                   ;              ;
;                |lpm_shiftreg:ram_data_shift_out|                                                        ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 24 (24)          ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                                                                                    ;              ;
;                |lpm_shiftreg:status_data_shift_out|                                                     ; 21 (21)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 21 (21)          ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                                                                                 ;              ;
;             |sld_rom_sr:crc_rom_sr|                                                                     ; 18 (18)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 8 (8)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                                                                               ;              ;
;    |synchronizer:synchronizer_mac|                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ultrasound|synchronizer:synchronizer_mac                                                                                                                                                                                                                                                                                                                                                                   ;              ;
;    |udp_mac_complete:udp_mac_complete_inst|                                                             ; 8883 (286)  ; 6618 (210)                ; 0 (0)         ; 50160       ; 14   ; 0            ; 0       ; 0         ; 0    ; 0            ; 2251 (60)    ; 3212 (58)         ; 3420 (145)       ; |ultrasound|udp_mac_complete:udp_mac_complete_inst                                                                                                                                                                                                                                                                                                                                                          ;              ;
;       |avalon2axi:avalon2axi_inst|                                                                      ; 35 (35)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 2 (2)             ; 25 (25)          ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|avalon2axi:avalon2axi_inst                                                                                                                                                                                                                                                                                                                               ;              ;
;       |eth_axis_rx:eth_axis_rx_inst|                                                                    ; 135 (135)   ; 98 (98)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (37)      ; 48 (48)           ; 50 (50)          ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|eth_axis_rx:eth_axis_rx_inst                                                                                                                                                                                                                                                                                                                             ;              ;
;       |eth_axis_tx:eth_axis_tx_inst|                                                                    ; 191 (191)   ; 132 (132)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (59)      ; 56 (56)           ; 76 (76)          ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|eth_axis_tx:eth_axis_tx_inst                                                                                                                                                                                                                                                                                                                             ;              ;
;       |ether1:ether1_inst|                                                                              ; 4072 (0)    ; 3196 (0)                  ; 0 (0)         ; 50160       ; 14   ; 0            ; 0       ; 0         ; 0    ; 0            ; 867 (0)      ; 1584 (0)          ; 1621 (0)         ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst                                                                                                                                                                                                                                                                                                                                       ;              ;
;          |altera_tse_mac:altera_tse_mac_inst|                                                           ; 4072 (0)    ; 3196 (0)                  ; 0 (0)         ; 50160       ; 14   ; 0            ; 0       ; 0         ; 0    ; 0            ; 867 (0)      ; 1584 (0)          ; 1621 (0)         ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst                                                                                                                                                                                                                                                                                                    ;              ;
;             |altera_tse_reset_synchronizer:reset_sync_0|                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_reset_synchronizer:reset_sync_0                                                                                                                                                                                                                                                         ;              ;
;             |altera_tse_reset_synchronizer:reset_sync_1|                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_reset_synchronizer:reset_sync_1                                                                                                                                                                                                                                                         ;              ;
;             |altera_tse_reset_synchronizer:reset_sync_2|                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_reset_synchronizer:reset_sync_2                                                                                                                                                                                                                                                         ;              ;
;             |altera_tse_reset_synchronizer:reset_sync_3|                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_reset_synchronizer:reset_sync_3                                                                                                                                                                                                                                                         ;              ;
;             |altera_tse_reset_synchronizer:reset_sync_4|                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_reset_synchronizer:reset_sync_4                                                                                                                                                                                                                                                         ;              ;
;             |altera_tse_top_gen_host:top_gen_host_inst|                                                 ; 4057 (0)    ; 3181 (0)                  ; 0 (0)         ; 50160       ; 14   ; 0            ; 0       ; 0         ; 0    ; 0            ; 867 (0)      ; 1574 (0)          ; 1616 (1)         ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst                                                                                                                                                                                                                                                          ;              ;
;                |altera_tse_mac_control:U_MAC_CONTROL|                                                   ; 1837 (0)    ; 1360 (0)                  ; 0 (0)         ; 1536        ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 459 (0)      ; 703 (0)           ; 675 (0)          ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL                                                                                                                                                                                                                     ;              ;
;                   |altera_tse_host_control:U_CTRL|                                                      ; 43 (37)     ; 27 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 8 (4)             ; 22 (21)          ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_host_control:U_CTRL                                                                                                                                                                                      ;              ;
;                      |altera_std_synchronizer:U_SYNC_1|                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_host_control:U_CTRL|altera_std_synchronizer:U_SYNC_1                                                                                                                                                     ;              ;
;                      |altera_std_synchronizer:U_SYNC_2|                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_host_control:U_CTRL|altera_std_synchronizer:U_SYNC_2                                                                                                                                                     ;              ;
;                   |altera_tse_register_map:U_REG|                                                       ; 1797 (950)  ; 1333 (680)                ; 0 (0)         ; 1536        ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 446 (256)    ; 695 (181)         ; 656 (514)        ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG                                                                                                                                                                                       ;              ;
;                      |altera_std_synchronizer:U_SYNC_3|                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_std_synchronizer:U_SYNC_3                                                                                                                                                      ;              ;
;                      |altera_std_synchronizer:U_SYNC_4|                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_std_synchronizer:U_SYNC_4                                                                                                                                                      ;              ;
;                      |altera_std_synchronizer:U_SYNC_5|                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_std_synchronizer:U_SYNC_5                                                                                                                                                      ;              ;
;                      |altera_tse_clock_crosser:U_SYNC_10|                                               ; 74 (68)     ; 72 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 71 (65)           ; 1 (1)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10                                                                                                                                                    ;              ;
;                         |altera_std_synchronizer:in_to_out_synchronizer|                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|altera_std_synchronizer:in_to_out_synchronizer                                                                                                     ;              ;
;                         |altera_std_synchronizer:out_to_in_synchronizer|                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|altera_std_synchronizer:out_to_in_synchronizer                                                                                                     ;              ;
;                      |altera_tse_clock_crosser:U_SYNC_11|                                               ; 74 (68)     ; 72 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 71 (65)           ; 1 (1)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11                                                                                                                                                    ;              ;
;                         |altera_std_synchronizer:in_to_out_synchronizer|                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|altera_std_synchronizer:in_to_out_synchronizer                                                                                                     ;              ;
;                         |altera_std_synchronizer:out_to_in_synchronizer|                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|altera_std_synchronizer:out_to_in_synchronizer                                                                                                     ;              ;
;                      |altera_tse_clock_crosser:U_SYNC_12|                                               ; 74 (68)     ; 72 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 71 (65)           ; 1 (1)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12                                                                                                                                                    ;              ;
;                         |altera_std_synchronizer:in_to_out_synchronizer|                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|altera_std_synchronizer:in_to_out_synchronizer                                                                                                     ;              ;
;                         |altera_std_synchronizer:out_to_in_synchronizer|                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|altera_std_synchronizer:out_to_in_synchronizer                                                                                                     ;              ;
;                      |altera_tse_clock_crosser:U_SYNC_6|                                                ; 74 (68)     ; 72 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 71 (65)           ; 1 (1)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6                                                                                                                                                     ;              ;
;                         |altera_std_synchronizer:in_to_out_synchronizer|                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|altera_std_synchronizer:in_to_out_synchronizer                                                                                                      ;              ;
;                         |altera_std_synchronizer:out_to_in_synchronizer|                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|altera_std_synchronizer:out_to_in_synchronizer                                                                                                      ;              ;
;                      |altera_tse_clock_crosser:U_SYNC_7|                                                ; 74 (68)     ; 72 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 71 (65)           ; 1 (1)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7                                                                                                                                                     ;              ;
;                         |altera_std_synchronizer:in_to_out_synchronizer|                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|altera_std_synchronizer:in_to_out_synchronizer                                                                                                      ;              ;
;                         |altera_std_synchronizer:out_to_in_synchronizer|                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|altera_std_synchronizer:out_to_in_synchronizer                                                                                                      ;              ;
;                      |altera_tse_clock_crosser:U_SYNC_8|                                                ; 74 (68)     ; 72 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 71 (65)           ; 2 (2)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8                                                                                                                                                     ;              ;
;                         |altera_std_synchronizer:in_to_out_synchronizer|                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|altera_std_synchronizer:in_to_out_synchronizer                                                                                                      ;              ;
;                         |altera_std_synchronizer:out_to_in_synchronizer|                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|altera_std_synchronizer:out_to_in_synchronizer                                                                                                      ;              ;
;                      |altera_tse_rx_counter_cntl:U_RXCNT|                                               ; 235 (188)   ; 142 (94)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 90 (90)      ; 59 (20)           ; 86 (78)          ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT                                                                                                                                                    ;              ;
;                         |altera_std_synchronizer_bundle:U_SYNC_1|                                       ; 48 (0)      ; 48 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 39 (0)            ; 9 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_std_synchronizer_bundle:U_SYNC_1                                                                                                            ;              ;
;                            |altera_std_synchronizer:sync[0].u|                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[0].u                                                                          ;              ;
;                            |altera_std_synchronizer:sync[10].u|                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[10].u                                                                         ;              ;
;                            |altera_std_synchronizer:sync[11].u|                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[11].u                                                                         ;              ;
;                            |altera_std_synchronizer:sync[12].u|                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[12].u                                                                         ;              ;
;                            |altera_std_synchronizer:sync[13].u|                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[13].u                                                                         ;              ;
;                            |altera_std_synchronizer:sync[14].u|                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[14].u                                                                         ;              ;
;                            |altera_std_synchronizer:sync[15].u|                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[15].u                                                                         ;              ;
;                            |altera_std_synchronizer:sync[1].u|                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[1].u                                                                          ;              ;
;                            |altera_std_synchronizer:sync[2].u|                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[2].u                                                                          ;              ;
;                            |altera_std_synchronizer:sync[3].u|                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[3].u                                                                          ;              ;
;                            |altera_std_synchronizer:sync[4].u|                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[4].u                                                                          ;              ;
;                            |altera_std_synchronizer:sync[5].u|                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[5].u                                                                          ;              ;
;                            |altera_std_synchronizer:sync[6].u|                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[6].u                                                                          ;              ;
;                            |altera_std_synchronizer:sync[7].u|                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[7].u                                                                          ;              ;
;                            |altera_std_synchronizer:sync[8].u|                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[8].u                                                                          ;              ;
;                            |altera_std_synchronizer:sync[9].u|                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[9].u                                                                          ;              ;
;                         |altera_tse_dpram_16x32:CNT_ARRAY_1|                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1                                                                                                                 ;              ;
;                            |altsyncram:altsyncram_component|                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component                                                                                 ;              ;
;                               |altsyncram_n6k1:auto_generated|                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_n6k1:auto_generated                                                  ;              ;
;                         |altera_tse_dpram_16x32:CNT_ARRAY_2|                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_2                                                                                                                 ;              ;
;                            |altsyncram:altsyncram_component|                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_2|altsyncram:altsyncram_component                                                                                 ;              ;
;                               |altsyncram_n6k1:auto_generated|                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_2|altsyncram:altsyncram_component|altsyncram_n6k1:auto_generated                                                  ;              ;
;                      |altera_tse_tx_counter_cntl:U_TXCNT|                                               ; 160 (160)   ; 70 (70)                   ; 0 (0)         ; 512         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 89 (89)      ; 23 (23)           ; 48 (48)          ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT                                                                                                                                                    ;              ;
;                         |altera_tse_dpram_8x32:U_ARRAY_1|                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_1                                                                                                                    ;              ;
;                            |altsyncram:altsyncram_component|                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_1|altsyncram:altsyncram_component                                                                                    ;              ;
;                               |altsyncram_n3k1:auto_generated|                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_1|altsyncram:altsyncram_component|altsyncram_n3k1:auto_generated                                                     ;              ;
;                         |altera_tse_dpram_8x32:U_ARRAY_2|                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_2                                                                                                                    ;              ;
;                            |altsyncram:altsyncram_component|                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_2|altsyncram:altsyncram_component                                                                                    ;              ;
;                               |altsyncram_n3k1:auto_generated|                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_2|altsyncram:altsyncram_component|altsyncram_n3k1:auto_generated                                                     ;              ;
;                |altera_tse_rgmii_module:U_RGMII|                                                        ; 42 (27)     ; 30 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 29 (14)           ; 3 (3)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII                                                                                                                                                                                                                          ;              ;
;                   |altera_tse_rgmii_in1:the_rgmii_in1|                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in1:the_rgmii_in1                                                                                                                                                                                       ;              ;
;                      |altddio_in:altddio_in_component|                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in1:the_rgmii_in1|altddio_in:altddio_in_component                                                                                                                                                       ;              ;
;                         |ddio_in_u4e:auto_generated|                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in1:the_rgmii_in1|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated                                                                                                                            ;              ;
;                   |altera_tse_rgmii_in4:the_rgmii_in4|                                                  ; 12 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (0)            ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4                                                                                                                                                                                       ;              ;
;                      |altddio_in:altddio_in_component|                                                  ; 12 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (0)            ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component                                                                                                                                                       ;              ;
;                         |ddio_in_15e:auto_generated|                                                    ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_15e:auto_generated                                                                                                                            ;              ;
;                   |altera_tse_rgmii_out1:the_rgmii_out1|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_out1:the_rgmii_out1                                                                                                                                                                                     ;              ;
;                      |altddio_out:altddio_out_component|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_out1:the_rgmii_out1|altddio_out:altddio_out_component                                                                                                                                                   ;              ;
;                         |ddio_out_upb:auto_generated|                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_out1:the_rgmii_out1|altddio_out:altddio_out_component|ddio_out_upb:auto_generated                                                                                                                       ;              ;
;                   |altera_tse_rgmii_out4:the_rgmii_out4|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_out4:the_rgmii_out4                                                                                                                                                                                     ;              ;
;                      |altddio_out:altddio_out_component|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_out4:the_rgmii_out4|altddio_out:altddio_out_component                                                                                                                                                   ;              ;
;                         |ddio_out_1qb:auto_generated|                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_out4:the_rgmii_out4|altddio_out:altddio_out_component|ddio_out_1qb:auto_generated                                                                                                                       ;              ;
;                |altera_tse_top_mdio:U_MDIO|                                                             ; 182 (36)    ; 152 (36)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 41 (9)            ; 111 (10)         ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO                                                                                                                                                                                                                               ;              ;
;                   |altera_tse_mdio:U_MDIO|                                                              ; 107 (107)   ; 71 (71)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 26 (26)           ; 62 (62)          ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO                                                                                                                                                                                                        ;              ;
;                   |altera_tse_mdio_clk_gen:U_CLKGEN|                                                    ; 17 (17)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 1 (1)             ; 9 (9)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|altera_tse_mdio_clk_gen:U_CLKGEN                                                                                                                                                                                              ;              ;
;                   |altera_tse_mdio_cntl:U_CNTL|                                                         ; 39 (39)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 5 (5)             ; 30 (30)          ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|altera_tse_mdio_cntl:U_CNTL                                                                                                                                                                                                   ;              ;
;                |altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|                                            ; 2027 (5)    ; 1639 (0)                  ; 0 (0)         ; 48624       ; 10   ; 0            ; 0       ; 0         ; 0    ; 0            ; 368 (5)      ; 801 (0)           ; 858 (4)          ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP                                                                                                                                                                                                              ;              ;
;                   |altera_std_synchronizer:U_SYNC_1|                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_std_synchronizer:U_SYNC_1                                                                                                                                                                             ;              ;
;                   |altera_std_synchronizer:U_SYNC_2|                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_std_synchronizer:U_SYNC_2                                                                                                                                                                             ;              ;
;                   |altera_tse_clk_cntl:U_CLKCT|                                                         ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 4 (4)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_clk_cntl:U_CLKCT                                                                                                                                                                                  ;              ;
;                   |altera_tse_gmii_io:U_GMIF|                                                           ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 12 (12)          ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_gmii_io:U_GMIF                                                                                                                                                                                    ;              ;
;                   |altera_tse_mii_rx_if:U_MRX|                                                          ; 46 (46)     ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 25 (25)           ; 19 (19)          ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_mii_rx_if:U_MRX                                                                                                                                                                                   ;              ;
;                   |altera_tse_mii_tx_if:U_MTX|                                                          ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 11 (11)          ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_mii_tx_if:U_MTX                                                                                                                                                                                   ;              ;
;                   |altera_tse_top_w_fifo:U_MAC|                                                         ; 1929 (0)    ; 1548 (0)                  ; 0 (0)         ; 48624       ; 10   ; 0            ; 0       ; 0         ; 0    ; 0            ; 361 (0)      ; 755 (0)           ; 813 (0)          ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC                                                                                                                                                                                  ;              ;
;                      |altera_tse_rx_min_ff:U_RXFF|                                                      ; 444 (35)    ; 381 (13)                  ; 0 (0)         ; 38144       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (15)      ; 214 (6)           ; 177 (15)         ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF                                                                                                                                                      ;              ;
;                         |altera_std_synchronizer_bundle:U_SYNC_2|                                       ; 36 (0)      ; 36 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 34 (0)            ; 2 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_std_synchronizer_bundle:U_SYNC_2                                                                                                              ;              ;
;                            |altera_std_synchronizer:sync[0].u|                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[0].u                                                                            ;              ;
;                            |altera_std_synchronizer:sync[10].u|                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[10].u                                                                           ;              ;
;                            |altera_std_synchronizer:sync[11].u|                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[11].u                                                                           ;              ;
;                            |altera_std_synchronizer:sync[1].u|                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[1].u                                                                            ;              ;
;                            |altera_std_synchronizer:sync[2].u|                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[2].u                                                                            ;              ;
;                            |altera_std_synchronizer:sync[3].u|                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[3].u                                                                            ;              ;
;                            |altera_std_synchronizer:sync[4].u|                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[4].u                                                                            ;              ;
;                            |altera_std_synchronizer:sync[5].u|                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[5].u                                                                            ;              ;
;                            |altera_std_synchronizer:sync[6].u|                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[6].u                                                                            ;              ;
;                            |altera_std_synchronizer:sync[7].u|                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[7].u                                                                            ;              ;
;                            |altera_std_synchronizer:sync[8].u|                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[8].u                                                                            ;              ;
;                            |altera_std_synchronizer:sync[9].u|                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[9].u                                                                            ;              ;
;                         |altera_tse_a_fifo_34:RX_STATUS|                                                ; 74 (34)     ; 65 (25)                   ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (3)        ; 25 (16)           ; 40 (15)          ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS                                                                                                                       ;              ;
;                            |altera_tse_altsyncram_dpm_fifo:U_RAM|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM                                                                                  ;              ;
;                               |altsyncram:altsyncram_component|                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component                                                  ;              ;
;                                  |altsyncram_o9g1:auto_generated|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_o9g1:auto_generated                   ;              ;
;                            |altera_tse_bin_cnt:U_RD|                                                    ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 15 (15)          ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_bin_cnt:U_RD                                                                                               ;              ;
;                            |altera_tse_gray_cnt:U_WRT|                                                  ; 27 (27)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 8 (8)             ; 16 (16)          ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_gray_cnt:U_WRT                                                                                             ;              ;
;                         |altera_tse_a_fifo_opt_1246:RX_DATA|                                            ; 302 (99)    ; 267 (51)                  ; 0 (0)         ; 36864       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (21)      ; 149 (6)           ; 124 (73)         ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA                                                                                                                   ;              ;
;                            |altera_std_synchronizer_bundle:U_SYNC_1|                                    ; 36 (0)      ; 36 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 35 (0)            ; 1 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_1                                                                           ;              ;
;                               |altera_std_synchronizer:sync[0].u|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[0].u                                         ;              ;
;                               |altera_std_synchronizer:sync[10].u|                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[10].u                                        ;              ;
;                               |altera_std_synchronizer:sync[11].u|                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[11].u                                        ;              ;
;                               |altera_std_synchronizer:sync[1].u|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[1].u                                         ;              ;
;                               |altera_std_synchronizer:sync[2].u|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[2].u                                         ;              ;
;                               |altera_std_synchronizer:sync[3].u|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[3].u                                         ;              ;
;                               |altera_std_synchronizer:sync[4].u|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[4].u                                         ;              ;
;                               |altera_std_synchronizer:sync[5].u|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[5].u                                         ;              ;
;                               |altera_std_synchronizer:sync[6].u|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[6].u                                         ;              ;
;                               |altera_std_synchronizer:sync[7].u|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[7].u                                         ;              ;
;                               |altera_std_synchronizer:sync[8].u|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[8].u                                         ;              ;
;                               |altera_std_synchronizer:sync[9].u|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[9].u                                         ;              ;
;                            |altera_std_synchronizer_bundle:U_SYNC_2|                                    ; 36 (0)      ; 36 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 24 (0)            ; 12 (0)           ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_2                                                                           ;              ;
;                               |altera_std_synchronizer:sync[0].u|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[0].u                                         ;              ;
;                               |altera_std_synchronizer:sync[10].u|                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[10].u                                        ;              ;
;                               |altera_std_synchronizer:sync[11].u|                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[11].u                                        ;              ;
;                               |altera_std_synchronizer:sync[1].u|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[1].u                                         ;              ;
;                               |altera_std_synchronizer:sync[2].u|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[2].u                                         ;              ;
;                               |altera_std_synchronizer:sync[3].u|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[3].u                                         ;              ;
;                               |altera_std_synchronizer:sync[4].u|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[4].u                                         ;              ;
;                               |altera_std_synchronizer:sync[5].u|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[5].u                                         ;              ;
;                               |altera_std_synchronizer:sync[6].u|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[6].u                                         ;              ;
;                               |altera_std_synchronizer:sync[7].u|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[7].u                                         ;              ;
;                               |altera_std_synchronizer:sync[8].u|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[8].u                                         ;              ;
;                               |altera_std_synchronizer:sync[9].u|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[9].u                                         ;              ;
;                            |altera_std_synchronizer_bundle:U_SYNC_3|                                    ; 36 (0)      ; 36 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 31 (0)            ; 5 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_3                                                                           ;              ;
;                               |altera_std_synchronizer:sync[0].u|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[0].u                                         ;              ;
;                               |altera_std_synchronizer:sync[10].u|                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[10].u                                        ;              ;
;                               |altera_std_synchronizer:sync[11].u|                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[11].u                                        ;              ;
;                               |altera_std_synchronizer:sync[1].u|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[1].u                                         ;              ;
;                               |altera_std_synchronizer:sync[2].u|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[2].u                                         ;              ;
;                               |altera_std_synchronizer:sync[3].u|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[3].u                                         ;              ;
;                               |altera_std_synchronizer:sync[4].u|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[4].u                                         ;              ;
;                               |altera_std_synchronizer:sync[5].u|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[5].u                                         ;              ;
;                               |altera_std_synchronizer:sync[6].u|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[6].u                                         ;              ;
;                               |altera_std_synchronizer:sync[7].u|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[7].u                                         ;              ;
;                               |altera_std_synchronizer:sync[8].u|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[8].u                                         ;              ;
;                               |altera_std_synchronizer:sync[9].u|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[9].u                                         ;              ;
;                            |altera_std_synchronizer_bundle:U_SYNC_4|                                    ; 36 (0)      ; 36 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 30 (0)            ; 6 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_4                                                                           ;              ;
;                               |altera_std_synchronizer:sync[0].u|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_4|altera_std_synchronizer:sync[0].u                                         ;              ;
;                               |altera_std_synchronizer:sync[10].u|                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_4|altera_std_synchronizer:sync[10].u                                        ;              ;
;                               |altera_std_synchronizer:sync[11].u|                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_4|altera_std_synchronizer:sync[11].u                                        ;              ;
;                               |altera_std_synchronizer:sync[1].u|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_4|altera_std_synchronizer:sync[1].u                                         ;              ;
;                               |altera_std_synchronizer:sync[2].u|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_4|altera_std_synchronizer:sync[2].u                                         ;              ;
;                               |altera_std_synchronizer:sync[3].u|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_4|altera_std_synchronizer:sync[3].u                                         ;              ;
;                               |altera_std_synchronizer:sync[4].u|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_4|altera_std_synchronizer:sync[4].u                                         ;              ;
;                               |altera_std_synchronizer:sync[5].u|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_4|altera_std_synchronizer:sync[5].u                                         ;              ;
;                               |altera_std_synchronizer:sync[6].u|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_4|altera_std_synchronizer:sync[6].u                                         ;              ;
;                               |altera_std_synchronizer:sync[7].u|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_4|altera_std_synchronizer:sync[7].u                                         ;              ;
;                               |altera_std_synchronizer:sync[8].u|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_4|altera_std_synchronizer:sync[8].u                                         ;              ;
;                               |altera_std_synchronizer:sync[9].u|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_4|altera_std_synchronizer:sync[9].u                                         ;              ;
;                            |altera_tse_altsyncram_dpm_fifo:U_RAM|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 36864       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM                                                                              ;              ;
;                               |altsyncram:altsyncram_component|                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 36864       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component                                              ;              ;
;                                  |altsyncram_qfg1:auto_generated|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 36864       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_qfg1:auto_generated               ;              ;
;                            |altera_tse_gray_cnt:U_RD|                                                   ; 40 (40)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 11 (11)           ; 25 (25)          ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_RD                                                                                          ;              ;
;                            |altera_tse_gray_cnt:U_WRT|                                                  ; 40 (40)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 12 (12)           ; 24 (24)          ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_WRT                                                                                         ;              ;
;                      |altera_tse_top_1geth:U_GETH|                                                      ; 1124 (0)    ; 852 (0)                   ; 0 (0)         ; 112         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 266 (0)      ; 360 (0)           ; 498 (0)          ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH                                                                                                                                                      ;              ;
;                         |altera_tse_mac_rx:U_RX|                                                        ; 446 (358)   ; 361 (306)                 ; 0 (0)         ; 112         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 83 (50)      ; 177 (156)         ; 186 (154)        ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX                                                                                                                               ;              ;
;                            |altera_std_synchronizer:U_SYNC_11|                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_std_synchronizer:U_SYNC_11                                                                                             ;              ;
;                            |altera_std_synchronizer:U_SYNC_4|                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_std_synchronizer:U_SYNC_4                                                                                              ;              ;
;                            |altera_std_synchronizer:U_SYNC_6|                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_std_synchronizer:U_SYNC_6                                                                                              ;              ;
;                            |altera_std_synchronizer:U_SYNC_7|                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_std_synchronizer:U_SYNC_7                                                                                              ;              ;
;                            |altera_std_synchronizer:U_SYNC_9|                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_std_synchronizer:U_SYNC_9                                                                                              ;              ;
;                            |altera_tse_altshifttaps:U_SHIFTTAPS|                                        ; 10 (0)      ; 4 (0)                     ; 0 (0)         ; 112         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 4 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_altshifttaps:U_SHIFTTAPS                                                                                           ;              ;
;                               |altshift_taps:shift_reg_rtl_0|                                           ; 10 (0)      ; 4 (0)                     ; 0 (0)         ; 112         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 4 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_altshifttaps:U_SHIFTTAPS|altshift_taps:shift_reg_rtl_0                                                             ;              ;
;                                  |shift_taps_unm:auto_generated|                                        ; 10 (0)      ; 4 (0)                     ; 0 (0)         ; 112         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 4 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_altshifttaps:U_SHIFTTAPS|altshift_taps:shift_reg_rtl_0|shift_taps_unm:auto_generated                               ;              ;
;                                     |altsyncram_ce81:altsyncram2|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 112         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_altshifttaps:U_SHIFTTAPS|altshift_taps:shift_reg_rtl_0|shift_taps_unm:auto_generated|altsyncram_ce81:altsyncram2   ;              ;
;                                     |cntr_qqf:cntr1|                                                    ; 10 (9)      ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (5)        ; 0 (0)             ; 4 (4)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_altshifttaps:U_SHIFTTAPS|altshift_taps:shift_reg_rtl_0|shift_taps_unm:auto_generated|cntr_qqf:cntr1                ;              ;
;                                        |cmpr_qgc:cmpr4|                                                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_altshifttaps:U_SHIFTTAPS|altshift_taps:shift_reg_rtl_0|shift_taps_unm:auto_generated|cntr_qqf:cntr1|cmpr_qgc:cmpr4 ;              ;
;                            |altera_tse_crc328checker:U_CRC|                                             ; 63 (14)     ; 36 (4)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (10)      ; 8 (2)             ; 28 (2)           ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_crc328checker:U_CRC                                                                                                ;              ;
;                               |altera_tse_crc32galois8:U_GALS|                                          ; 49 (49)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 6 (6)             ; 26 (26)          ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_crc328checker:U_CRC|altera_tse_crc32galois8:U_GALS                                                                 ;              ;
;                         |altera_tse_mac_tx:U_TX|                                                        ; 345 (272)   ; 257 (201)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 85 (67)      ; 106 (76)          ; 154 (129)        ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX                                                                                                                               ;              ;
;                            |altera_std_synchronizer:U_SYNC_1|                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_std_synchronizer:U_SYNC_1                                                                                              ;              ;
;                            |altera_std_synchronizer:U_SYNC_2|                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_std_synchronizer:U_SYNC_2                                                                                              ;              ;
;                            |altera_std_synchronizer_bundle:U_SYNC_3|                                    ; 15 (0)      ; 15 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (0)            ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_std_synchronizer_bundle:U_SYNC_3                                                                                       ;              ;
;                               |altera_std_synchronizer:sync[0].u|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[0].u                                                     ;              ;
;                               |altera_std_synchronizer:sync[1].u|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[1].u                                                     ;              ;
;                               |altera_std_synchronizer:sync[2].u|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[2].u                                                     ;              ;
;                               |altera_std_synchronizer:sync[3].u|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[3].u                                                     ;              ;
;                               |altera_std_synchronizer:sync[4].u|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[4].u                                                     ;              ;
;                            |altera_tse_crc328generator:U_CRC|                                           ; 54 (0)      ; 35 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 12 (0)            ; 24 (0)           ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC                                                                                              ;              ;
;                               |altera_tse_crc32ctl8:U_CTL|                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32ctl8:U_CTL                                                                   ;              ;
;                               |altera_tse_crc32galois8:U_GALS|                                          ; 51 (51)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 9 (9)             ; 24 (24)          ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS                                                               ;              ;
;                         |altera_tse_rx_stat_extract:U_RXSTAT|                                           ; 153 (150)   ; 122 (119)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 41 (39)           ; 82 (82)          ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT                                                                                                                  ;              ;
;                            |altera_std_synchronizer:U_SYNC_1|                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|altera_std_synchronizer:U_SYNC_1                                                                                 ;              ;
;                         |altera_tse_tx_stat_extract:U_TXSTAT|                                           ; 182 (182)   ; 112 (112)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 68 (68)      ; 36 (36)           ; 78 (78)          ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT                                                                                                                  ;              ;
;                      |altera_tse_tx_min_ff:U_TXFF|                                                      ; 362 (9)     ; 315 (3)                   ; 0 (0)         ; 10368       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (5)       ; 181 (1)           ; 139 (4)          ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF                                                                                                                                                      ;              ;
;                         |altera_std_synchronizer_bundle:U_SYNC_1|                                       ; 30 (0)      ; 30 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 21 (0)            ; 9 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_std_synchronizer_bundle:U_SYNC_1                                                                                                              ;              ;
;                            |altera_std_synchronizer:sync[0].u|                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[0].u                                                                            ;              ;
;                            |altera_std_synchronizer:sync[1].u|                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[1].u                                                                            ;              ;
;                            |altera_std_synchronizer:sync[2].u|                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[2].u                                                                            ;              ;
;                            |altera_std_synchronizer:sync[3].u|                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[3].u                                                                            ;              ;
;                            |altera_std_synchronizer:sync[4].u|                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[4].u                                                                            ;              ;
;                            |altera_std_synchronizer:sync[5].u|                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[5].u                                                                            ;              ;
;                            |altera_std_synchronizer:sync[6].u|                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[6].u                                                                            ;              ;
;                            |altera_std_synchronizer:sync[7].u|                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[7].u                                                                            ;              ;
;                            |altera_std_synchronizer:sync[8].u|                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[8].u                                                                            ;              ;
;                            |altera_std_synchronizer:sync[9].u|                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[9].u                                                                            ;              ;
;                         |altera_tse_a_fifo_13:TX_STATUS|                                                ; 64 (14)     ; 56 (8)                    ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (4)        ; 28 (1)            ; 28 (9)           ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS                                                                                                                       ;              ;
;                            |altera_std_synchronizer_bundle:U_SYNC_2|                                    ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (0)            ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_std_synchronizer_bundle:U_SYNC_2                                                                               ;              ;
;                               |altera_std_synchronizer:sync[0].u|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[0].u                                             ;              ;
;                               |altera_std_synchronizer:sync[1].u|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[1].u                                             ;              ;
;                               |altera_std_synchronizer:sync[2].u|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[2].u                                             ;              ;
;                               |altera_std_synchronizer:sync[3].u|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[3].u                                             ;              ;
;                               |altera_std_synchronizer:sync[4].u|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[4].u                                             ;              ;
;                               |altera_std_synchronizer:sync[5].u|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[5].u                                             ;              ;
;                            |altera_tse_altsyncram_dpm_fifo:U_RAM|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM                                                                                  ;              ;
;                               |altsyncram:altsyncram_component|                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component                                                  ;              ;
;                                  |altsyncram_83g1:auto_generated|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_83g1:auto_generated                   ;              ;
;                            |altera_tse_gray_cnt:U_RD|                                                   ; 14 (14)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 3 (3)             ; 9 (9)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_RD                                                                                              ;              ;
;                            |altera_tse_gray_cnt:U_WRT|                                                  ; 20 (20)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 6 (6)             ; 12 (12)          ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_WRT                                                                                             ;              ;
;                         |altera_tse_a_fifo_opt_1246:TX_DATA|                                            ; 268 (94)    ; 226 (46)                  ; 0 (0)         ; 10240       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (23)      ; 131 (6)           ; 108 (65)         ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA                                                                                                                   ;              ;
;                            |altera_std_synchronizer_bundle:U_SYNC_1|                                    ; 30 (0)      ; 30 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 30 (0)            ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_1                                                                           ;              ;
;                               |altera_std_synchronizer:sync[0].u|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[0].u                                         ;              ;
;                               |altera_std_synchronizer:sync[1].u|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[1].u                                         ;              ;
;                               |altera_std_synchronizer:sync[2].u|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[2].u                                         ;              ;
;                               |altera_std_synchronizer:sync[3].u|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[3].u                                         ;              ;
;                               |altera_std_synchronizer:sync[4].u|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[4].u                                         ;              ;
;                               |altera_std_synchronizer:sync[5].u|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[5].u                                         ;              ;
;                               |altera_std_synchronizer:sync[6].u|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[6].u                                         ;              ;
;                               |altera_std_synchronizer:sync[7].u|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[7].u                                         ;              ;
;                               |altera_std_synchronizer:sync[8].u|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[8].u                                         ;              ;
;                               |altera_std_synchronizer:sync[9].u|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[9].u                                         ;              ;
;                            |altera_std_synchronizer_bundle:U_SYNC_2|                                    ; 30 (0)      ; 30 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 20 (0)            ; 10 (0)           ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_2                                                                           ;              ;
;                               |altera_std_synchronizer:sync[0].u|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[0].u                                         ;              ;
;                               |altera_std_synchronizer:sync[1].u|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[1].u                                         ;              ;
;                               |altera_std_synchronizer:sync[2].u|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[2].u                                         ;              ;
;                               |altera_std_synchronizer:sync[3].u|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[3].u                                         ;              ;
;                               |altera_std_synchronizer:sync[4].u|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[4].u                                         ;              ;
;                               |altera_std_synchronizer:sync[5].u|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[5].u                                         ;              ;
;                               |altera_std_synchronizer:sync[6].u|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[6].u                                         ;              ;
;                               |altera_std_synchronizer:sync[7].u|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[7].u                                         ;              ;
;                               |altera_std_synchronizer:sync[8].u|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[8].u                                         ;              ;
;                               |altera_std_synchronizer:sync[9].u|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[9].u                                         ;              ;
;                            |altera_std_synchronizer_bundle:U_SYNC_3|                                    ; 30 (0)      ; 30 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 30 (0)            ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_3                                                                           ;              ;
;                               |altera_std_synchronizer:sync[0].u|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[0].u                                         ;              ;
;                               |altera_std_synchronizer:sync[1].u|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[1].u                                         ;              ;
;                               |altera_std_synchronizer:sync[2].u|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[2].u                                         ;              ;
;                               |altera_std_synchronizer:sync[3].u|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[3].u                                         ;              ;
;                               |altera_std_synchronizer:sync[4].u|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[4].u                                         ;              ;
;                               |altera_std_synchronizer:sync[5].u|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[5].u                                         ;              ;
;                               |altera_std_synchronizer:sync[6].u|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[6].u                                         ;              ;
;                               |altera_std_synchronizer:sync[7].u|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[7].u                                         ;              ;
;                               |altera_std_synchronizer:sync[8].u|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[8].u                                         ;              ;
;                               |altera_std_synchronizer:sync[9].u|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[9].u                                         ;              ;
;                            |altera_std_synchronizer_bundle:U_SYNC_4|                                    ; 30 (0)      ; 30 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 25 (0)            ; 5 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_4                                                                           ;              ;
;                               |altera_std_synchronizer:sync[0].u|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_4|altera_std_synchronizer:sync[0].u                                         ;              ;
;                               |altera_std_synchronizer:sync[1].u|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_4|altera_std_synchronizer:sync[1].u                                         ;              ;
;                               |altera_std_synchronizer:sync[2].u|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_4|altera_std_synchronizer:sync[2].u                                         ;              ;
;                               |altera_std_synchronizer:sync[3].u|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_4|altera_std_synchronizer:sync[3].u                                         ;              ;
;                               |altera_std_synchronizer:sync[4].u|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_4|altera_std_synchronizer:sync[4].u                                         ;              ;
;                               |altera_std_synchronizer:sync[5].u|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_4|altera_std_synchronizer:sync[5].u                                         ;              ;
;                               |altera_std_synchronizer:sync[6].u|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_4|altera_std_synchronizer:sync[6].u                                         ;              ;
;                               |altera_std_synchronizer:sync[7].u|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_4|altera_std_synchronizer:sync[7].u                                         ;              ;
;                               |altera_std_synchronizer:sync[8].u|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_4|altera_std_synchronizer:sync[8].u                                         ;              ;
;                               |altera_std_synchronizer:sync[9].u|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_4|altera_std_synchronizer:sync[9].u                                         ;              ;
;                            |altera_tse_altsyncram_dpm_fifo:U_RAM|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 10240       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM                                                                              ;              ;
;                               |altsyncram:altsyncram_component|                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 10240       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component                                              ;              ;
;                                  |altsyncram_meg1:auto_generated|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 10240       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_meg1:auto_generated               ;              ;
;                            |altera_tse_gray_cnt:U_RD|                                                   ; 33 (33)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 10 (10)           ; 20 (20)          ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_RD                                                                                          ;              ;
;                            |altera_tse_gray_cnt:U_WRT|                                                  ; 33 (33)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 10 (10)           ; 20 (20)          ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_WRT                                                                                         ;              ;
;       |icmp_reply:icmp_reply_inst|                                                                      ; 128 (128)   ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (56)      ; 1 (1)             ; 71 (71)          ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|icmp_reply:icmp_reply_inst                                                                                                                                                                                                                                                                                                                               ;              ;
;       |ip_arb_mux:ip_arb_mux_inst|                                                                      ; 122 (117)   ; 106 (104)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (13)      ; 81 (81)           ; 25 (23)          ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ip_arb_mux:ip_arb_mux_inst                                                                                                                                                                                                                                                                                                                               ;              ;
;          |arbiter:arb_inst|                                                                             ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ip_arb_mux:ip_arb_mux_inst|arbiter:arb_inst                                                                                                                                                                                                                                                                                                              ;              ;
;       |mac_reset:mac_reset_inst|                                                                        ; 95 (95)     ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (55)      ; 2 (2)             ; 38 (38)          ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|mac_reset:mac_reset_inst                                                                                                                                                                                                                                                                                                                                 ;              ;
;       |udp_complete:udp_complete_inst|                                                                  ; 3875 (6)    ; 2751 (2)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1093 (3)     ; 1380 (0)          ; 1402 (3)         ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst                                                                                                                                                                                                                                                                                                                           ;              ;
;          |ip_arb_mux:ip_arb_mux_inst|                                                                   ; 136 (127)   ; 110 (106)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (20)      ; 19 (19)           ; 92 (88)          ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_arb_mux:ip_arb_mux_inst                                                                                                                                                                                                                                                                                                ;              ;
;             |arbiter:arb_inst|                                                                          ; 9 (9)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 4 (3)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_arb_mux:ip_arb_mux_inst|arbiter:arb_inst                                                                                                                                                                                                                                                                               ;              ;
;                |priority_encoder:priority_encoder_inst|                                                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_arb_mux:ip_arb_mux_inst|arbiter:arb_inst|priority_encoder:priority_encoder_inst                                                                                                                                                                                                                                        ;              ;
;          |ip_complete:ip_complete_inst|                                                                 ; 3239 (16)   ; 2292 (3)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 923 (9)      ; 1163 (0)          ; 1153 (7)         ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst                                                                                                                                                                                                                                                                                              ;              ;
;             |arp:arp_inst|                                                                              ; 1996 (490)  ; 1682 (340)                ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 293 (129)    ; 847 (82)          ; 856 (330)        ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst                                                                                                                                                                                                                                                                                 ;              ;
;                |arp_cache:arp_cache_inst|                                                               ; 848 (834)   ; 811 (811)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (23)      ; 404 (404)         ; 407 (401)        ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst                                                                                                                                                                                                                                                        ;              ;
;                   |lfsr:rd_hash|                                                                        ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 3 (3)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|lfsr:rd_hash                                                                                                                                                                                                                                           ;              ;
;                   |lfsr:wr_hash|                                                                        ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 3 (3)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|lfsr:wr_hash                                                                                                                                                                                                                                           ;              ;
;                |arp_eth_rx:arp_eth_rx_inst|                                                             ; 344 (344)   ; 287 (287)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (57)      ; 215 (215)         ; 72 (72)          ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst                                                                                                                                                                                                                                                      ;              ;
;                |arp_eth_tx:arp_eth_tx_inst|                                                             ; 314 (314)   ; 244 (244)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (70)      ; 146 (146)         ; 98 (98)          ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_tx:arp_eth_tx_inst                                                                                                                                                                                                                                                      ;              ;
;             |eth_arb_mux:eth_arb_mux_inst|                                                              ; 148 (139)   ; 125 (121)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (18)      ; 17 (17)           ; 108 (104)        ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|eth_arb_mux:eth_arb_mux_inst                                                                                                                                                                                                                                                                 ;              ;
;                |arbiter:arb_inst|                                                                       ; 9 (9)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 4 (3)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|eth_arb_mux:eth_arb_mux_inst|arbiter:arb_inst                                                                                                                                                                                                                                                ;              ;
;                   |priority_encoder:priority_encoder_inst|                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|eth_arb_mux:eth_arb_mux_inst|arbiter:arb_inst|priority_encoder:priority_encoder_inst                                                                                                                                                                                                         ;              ;
;             |ip:ip_inst|                                                                                ; 1081 (59)   ; 482 (56)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 598 (3)      ; 299 (48)          ; 184 (8)          ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst                                                                                                                                                                                                                                                                                   ;              ;
;                |ip_eth_rx:ip_eth_rx_inst|                                                               ; 353 (353)   ; 178 (178)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 174 (174)    ; 103 (103)         ; 76 (76)          ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_rx:ip_eth_rx_inst                                                                                                                                                                                                                                                          ;              ;
;                |ip_eth_tx:ip_eth_tx_inst|                                                               ; 669 (669)   ; 248 (248)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 421 (421)    ; 148 (148)         ; 100 (100)        ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_tx:ip_eth_tx_inst                                                                                                                                                                                                                                                          ;              ;
;          |udp:udp_inst|                                                                                 ; 496 (0)     ; 347 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 142 (0)      ; 198 (0)           ; 156 (0)          ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|udp:udp_inst                                                                                                                                                                                                                                                                                                              ;              ;
;             |udp_ip_rx:udp_ip_rx_inst|                                                                  ; 235 (235)   ; 177 (177)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (57)      ; 103 (103)         ; 75 (75)          ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|udp:udp_inst|udp_ip_rx:udp_ip_rx_inst                                                                                                                                                                                                                                                                                     ;              ;
;             |udp_ip_tx:udp_ip_tx_inst|                                                                  ; 261 (261)   ; 170 (170)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 85 (85)      ; 95 (95)           ; 81 (81)          ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|udp:udp_inst|udp_ip_tx:udp_ip_tx_inst                                                                                                                                                                                                                                                                                     ;              ;
+---------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                   ;
+------------------+----------+---------------+---------------+-----------------------+----------+------+
; Name             ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO      ; TCOE ;
+------------------+----------+---------------+---------------+-----------------------+----------+------+
; KEY[2]           ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; KEY[3]           ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; ENET0_GTX_CLK    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; ENET0_INT_N      ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; ENET0_MDC        ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; ENET0_RST_N      ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; ENET0_RX_COL     ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; ENET0_RX_CRS     ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; ENET0_RX_ER      ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; ENET0_TX_CLK     ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; ENET0_TX_DATA[0] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; ENET0_TX_DATA[1] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; ENET0_TX_DATA[2] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; ENET0_TX_DATA[3] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; ENET0_TX_EN      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; ENET0_TX_ER      ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; ENET0_LINK100    ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; TX_ERR           ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; RX_ERR           ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; ENET0_MDIO       ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --   ;
; CLOCK_50         ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; KEY[0]           ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --   ;
; KEY[1]           ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --   ;
; ENET0_RX_CLK     ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; ENET0_RX_DV      ; Input    ; (2) 557 ps    ; --            ; --                    ; --       ; --   ;
; ENET0_RX_DATA[0] ; Input    ; (3) 745 ps    ; --            ; --                    ; --       ; --   ;
; ENET0_RX_DATA[3] ; Input    ; (2) 557 ps    ; --            ; --                    ; --       ; --   ;
; ENET0_RX_DATA[2] ; Input    ; --            ; (2) 557 ps    ; --                    ; --       ; --   ;
; ENET0_RX_DATA[1] ; Input    ; (3) 745 ps    ; --            ; --                    ; --       ; --   ;
+------------------+----------+---------------+---------------+-----------------------+----------+------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                                                                                                                                   ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                                                                                                                                ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; KEY[2]                                                                                                                                                                                                                                                                                             ;                   ;         ;
; KEY[3]                                                                                                                                                                                                                                                                                             ;                   ;         ;
; ENET0_INT_N                                                                                                                                                                                                                                                                                        ;                   ;         ;
; ENET0_RX_COL                                                                                                                                                                                                                                                                                       ;                   ;         ;
; ENET0_RX_CRS                                                                                                                                                                                                                                                                                       ;                   ;         ;
; ENET0_RX_ER                                                                                                                                                                                                                                                                                        ;                   ;         ;
; ENET0_TX_CLK                                                                                                                                                                                                                                                                                       ;                   ;         ;
; ENET0_LINK100                                                                                                                                                                                                                                                                                      ;                   ;         ;
; ENET0_MDIO                                                                                                                                                                                                                                                                                         ;                   ;         ;
;      - udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|reg_data_rd[0]~feeder                                                                              ; 1                 ; 6       ;
; CLOCK_50                                                                                                                                                                                                                                                                                           ;                   ;         ;
; KEY[0]                                                                                                                                                                                                                                                                                             ;                   ;         ;
;      - comb~0                                                                                                                                                                                                                                                                                      ; 0                 ; 6       ;
; KEY[1]                                                                                                                                                                                                                                                                                             ;                   ;         ;
;      - gen_key_signal:gen_key1_signal|key_out~7                                                                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - gen_key_signal:gen_key1_signal|ctr[1]~0                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - gen_key_signal:gen_key1_signal|ctr[2]~1                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - gen_key_signal:gen_key1_signal|ctr[3]~2                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - gen_key_signal:gen_key1_signal|ctr[4]~3                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - gen_key_signal:gen_key1_signal|ctr[0]~4                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - gen_key_signal:gen_key1_signal|ctr[5]~5                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - gen_key_signal:gen_key1_signal|ctr[6]~6                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - gen_key_signal:gen_key1_signal|ctr[7]~7                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - gen_key_signal:gen_key1_signal|ctr[8]~8                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - gen_key_signal:gen_key1_signal|ctr[9]~9                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - gen_key_signal:gen_key1_signal|ctr[10]~10                                                                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - gen_key_signal:gen_key1_signal|ctr[11]~11                                                                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - gen_key_signal:gen_key1_signal|ctr[12]~12                                                                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - gen_key_signal:gen_key1_signal|ctr[13]~13                                                                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - gen_key_signal:gen_key1_signal|ctr[14]~14                                                                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - gen_key_signal:gen_key1_signal|ctr[15]~15                                                                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - gen_key_signal:gen_key1_signal|ctr[16]~16                                                                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - gen_key_signal:gen_key1_signal|ctr[17]~17                                                                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - gen_key_signal:gen_key1_signal|ctr[18]~18                                                                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - gen_key_signal:gen_key1_signal|ctr[19]~19                                                                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - gen_key_signal:gen_key1_signal|ctr[20]~20                                                                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - gen_key_signal:gen_key1_signal|ctr[21]~21                                                                                                                                                                                                                                                   ; 0                 ; 6       ;
; ENET0_RX_CLK                                                                                                                                                                                                                                                                                       ;                   ;         ;
; ENET0_RX_DV                                                                                                                                                                                                                                                                                        ;                   ;         ;
;      - udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in1:the_rgmii_in1|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_l[0]~feeder ; 0                 ; 2       ;
;      - udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in1:the_rgmii_in1|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_h[0]~feeder ; 0                 ; 2       ;
; ENET0_RX_DATA[0]                                                                                                                                                                                                                                                                                   ;                   ;         ;
;      - udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_15e:auto_generated|input_cell_l[0]~feeder ; 0                 ; 3       ;
;      - udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_15e:auto_generated|input_cell_h[0]~feeder ; 0                 ; 3       ;
; ENET0_RX_DATA[3]                                                                                                                                                                                                                                                                                   ;                   ;         ;
;      - udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_15e:auto_generated|input_cell_l[3]~feeder ; 0                 ; 2       ;
;      - udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_15e:auto_generated|input_cell_h[3]~feeder ; 0                 ; 2       ;
; ENET0_RX_DATA[2]                                                                                                                                                                                                                                                                                   ;                   ;         ;
;      - udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_15e:auto_generated|input_cell_l[2]~feeder ; 1                 ; 2       ;
;      - udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_15e:auto_generated|input_cell_h[2]~feeder ; 1                 ; 2       ;
; ENET0_RX_DATA[1]                                                                                                                                                                                                                                                                                   ;                   ;         ;
;      - udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_15e:auto_generated|input_cell_l[1]~feeder ; 0                 ; 3       ;
;      - udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_15e:auto_generated|input_cell_h[1]~feeder ; 0                 ; 3       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+---------------+---------------+------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+----------------+
; Name                                                                                                                                                                                                                                                                                                                ; Location            ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ; Input Clock 0 ; Input Clock 1 ; Input Clock 2                                                                                              ; Input Clock 3                                                                                              ; Clock Select 0                                                                                ; Clock Select 1 ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+---------------+---------------+------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+----------------+
; CLOCK_50                                                                                                                                                                                                                                                                                                            ; PIN_Y2              ; 2       ; Clock                                 ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; CLOCK_50                                                                                                                                                                                                                                                                                                            ; PIN_Y2              ; 45      ; Clock                                 ; yes    ; Global Clock         ; GCLK1            ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; ENET0_RX_CLK                                                                                                                                                                                                                                                                                                        ; PIN_A15             ; 1307    ; Clock                                 ; yes    ; Global Clock         ; GCLK14           ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                        ; JTAG_X1_Y37_N0      ; 461     ; Clock                                 ; yes    ; Global Clock         ; GCLK2            ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                        ; JTAG_X1_Y37_N0      ; 25      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; clkctrl1:clkctrl1_mac|clkctrl1_altclkctrl_9gi:clkctrl1_altclkctrl_9gi_component|outclk                                                                                                                                                                                                                              ; LCCOMB_X114_Y37_N16 ; 671     ; Clock                                 ; yes    ; Global Clock         ; GCLK9            ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; clkctrl1:clkctrl1_mac|clkctrl1_altclkctrl_9gi:clkctrl1_altclkctrl_9gi_component|wire_clkctrl1_outclk                                                                                                                                                                                                                ; CLKCTRL_G0          ; 3       ; Clock                                 ; yes    ; Global Clock         ; GCLK0            ; VCC                       ; --            ; --            ; enet_clk_pll:enet_clk_pll_inst|altpll:altpll_component|enet_clk_pll_altpll:auto_generated|wire_pll1_clk[3] ; enet_clk_pll:enet_clk_pll_inst|altpll:altpll_component|enet_clk_pll_altpll:auto_generated|wire_pll1_clk[2] ; clkctrl1:clkctrl1_mac|clkctrl1_altclkctrl_9gi:clkctrl1_altclkctrl_9gi_component|select_reg[0] ; VCC            ;
; comb~0                                                                                                                                                                                                                                                                                                              ; LCCOMB_X114_Y37_N22 ; 45      ; Async. clear                          ; yes    ; Global Clock         ; GCLK7            ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|always24~0                                                                                                                                                                                                                                                                               ; LCCOMB_X69_Y29_N22  ; 69      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|always2~0                                                                                                                                                                                                                                                                                ; LCCOMB_X69_Y28_N4   ; 11      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|always2~1                                                                                                                                                                                                                                                                                ; LCCOMB_X69_Y28_N18  ; 10      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|always3~3                                                                                                                                                                                                                                                                                ; LCCOMB_X66_Y30_N30  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|always4~3                                                                                                                                                                                                                                                                                ; LCCOMB_X66_Y28_N0   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|bad_pkt_cnt[18]~59                                                                                                                                                                                                                                                                       ; LCCOMB_X63_Y33_N24  ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|comb~1                                                                                                                                                                                                                                                                                   ; LCCOMB_X65_Y28_N22  ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|comb~12                                                                                                                                                                                                                                                                                  ; LCCOMB_X65_Y28_N10  ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|ctrl_inram_address[5]~12                                                                                                                                                                                                                                                                 ; LCCOMB_X69_Y28_N12  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|ctrl_inram_d[0]~0                                                                                                                                                                                                                                                                        ; LCCOMB_X63_Y27_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|ctrl_inram_we                                                                                                                                                                                                                                                                            ; LCCOMB_X57_Y30_N16  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|ctrl_outram_address[6]~32                                                                                                                                                                                                                                                                ; LCCOMB_X69_Y29_N26  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|ctrl_outram_re                                                                                                                                                                                                                                                                           ; LCCOMB_X68_Y31_N20  ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|execcmd:execcmd_inst|busy                                                                                                                                                                                                                                                                ; FF_X69_Y29_N13      ; 33      ; Read enable                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|execcmd:execcmd_inst|cmd_process_05                                                                                                                                                                                                                                                      ; FF_X69_Y32_N23      ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|execcmd:execcmd_inst|cmd_process_07                                                                                                                                                                                                                                                      ; FF_X68_Y35_N19      ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|execcmd:execcmd_inst|cmd_process_08                                                                                                                                                                                                                                                      ; FF_X68_Y35_N13      ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|execcmd:execcmd_inst|cmd_process_11                                                                                                                                                                                                                                                      ; FF_X66_Y33_N15      ; 20      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|execcmd:execcmd_inst|cmd_process_13                                                                                                                                                                                                                                                      ; FF_X69_Y32_N9       ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|execcmd:execcmd_inst|in_len[9]~1                                                                                                                                                                                                                                                         ; LCCOMB_X67_Y29_N22  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|execcmd:execcmd_inst|inram_address[9]~15                                                                                                                                                                                                                                                 ; LCCOMB_X68_Y29_N30  ; 10      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|execcmd:execcmd_inst|inram_address[9]~16                                                                                                                                                                                                                                                 ; LCCOMB_X68_Y29_N28  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|execcmd:execcmd_inst|outram_address[0]~12                                                                                                                                                                                                                                                ; LCCOMB_X67_Y34_N20  ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|execcmd:execcmd_inst|outram_address[0]~13                                                                                                                                                                                                                                                ; LCCOMB_X67_Y34_N6   ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|execcmd:execcmd_inst|outram_d[14]~1                                                                                                                                                                                                                                                      ; LCCOMB_X66_Y34_N2   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|always3~0                                                                                                                                                                                                                            ; LCCOMB_X68_Y35_N8   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|always3~1                                                                                                                                                                                                                            ; LCCOMB_X68_Y35_N16  ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|always5~1                                                                                                                                                                                                                            ; LCCOMB_X68_Y35_N28  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|good_pkt_cnt[20]~58                                                                                                                                                                                                                                                                      ; LCCOMB_X67_Y31_N4   ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|inputram:inputram_inst|altsyncram:altsyncram_component|altsyncram_kjj1:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~0                                                                                                                                                           ; LCCOMB_X61_Y30_N4   ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|inputram:inputram_inst|altsyncram:altsyncram_component|altsyncram_kjj1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                                                                                                                              ; LCCOMB_X60_Y30_N2   ; 4       ; Async. clear                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|inputram:inputram_inst|altsyncram:altsyncram_component|altsyncram_kjj1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1                                                                                                                                                              ; LCCOMB_X61_Y30_N22  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|inputram:inputram_inst|altsyncram:altsyncram_component|altsyncram_kjj1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~3                                                                                                                                                              ; LCCOMB_X62_Y29_N18  ; 11      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|inputram:inputram_inst|altsyncram:altsyncram_component|altsyncram_kjj1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[8]~13                                                                                                                                                   ; LCCOMB_X62_Y29_N22  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|inputram:inputram_inst|altsyncram:altsyncram_component|altsyncram_kjj1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[4]~1                                                                                                                                                    ; LCCOMB_X62_Y29_N20  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|inputram:inputram_inst|altsyncram:altsyncram_component|altsyncram_kjj1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[2]~3                                                                                                          ; LCCOMB_X61_Y30_N2   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|inputram:inputram_inst|altsyncram:altsyncram_component|altsyncram_kjj1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]~12                                                                                                    ; LCCOMB_X61_Y30_N24  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|inputram:inputram_inst|altsyncram:altsyncram_component|altsyncram_kjj1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]~19                                                                                                    ; LCCOMB_X62_Y30_N22  ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|outputram:outputram_inst|altsyncram:altsyncram_component|altsyncram_lnj1:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~0                                                                                                                                                         ; LCCOMB_X59_Y28_N16  ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|outputram:outputram_inst|altsyncram:altsyncram_component|altsyncram_lnj1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                                                                                                                            ; LCCOMB_X60_Y26_N14  ; 4       ; Async. clear                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|outputram:outputram_inst|altsyncram:altsyncram_component|altsyncram_lnj1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1                                                                                                                                                            ; LCCOMB_X59_Y28_N28  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|outputram:outputram_inst|altsyncram:altsyncram_component|altsyncram_lnj1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~3                                                                                                                                                            ; LCCOMB_X59_Y28_N10  ; 11      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|outputram:outputram_inst|altsyncram:altsyncram_component|altsyncram_lnj1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[3]~13                                                                                                                                                 ; LCCOMB_X65_Y28_N12  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|outputram:outputram_inst|altsyncram:altsyncram_component|altsyncram_lnj1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[0]~1                                                                                                                                                  ; LCCOMB_X65_Y28_N2   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|outputram:outputram_inst|altsyncram:altsyncram_component|altsyncram_lnj1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[2]~3                                                                                                        ; LCCOMB_X61_Y27_N18  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|outputram:outputram_inst|altsyncram:altsyncram_component|altsyncram_lnj1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]~11                                                                                                  ; LCCOMB_X62_Y27_N4   ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|outputram:outputram_inst|altsyncram:altsyncram_component|altsyncram_lnj1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]~12                                                                                                  ; LCCOMB_X61_Y27_N14  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|reg_readdata[26]~153                                                                                                                                                                                                                                                                     ; LCCOMB_X65_Y35_N6   ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; enet_clk_pll:enet_clk_pll_inst|altpll:altpll_component|enet_clk_pll_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                                                                                                          ; PLL_1               ; 1191    ; Clock                                 ; yes    ; Global Clock         ; GCLK4            ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; enet_clk_pll:enet_clk_pll_inst|altpll:altpll_component|enet_clk_pll_altpll:auto_generated|wire_pll1_clk[1]                                                                                                                                                                                                          ; PLL_1               ; 4310    ; Clock                                 ; yes    ; Global Clock         ; GCLK3            ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; enet_clk_pll:enet_clk_pll_inst|altpll:altpll_component|enet_clk_pll_altpll:auto_generated|wire_pll1_clk[2]                                                                                                                                                                                                          ; PLL_1               ; 1       ; Clock                                 ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; enet_clk_pll:enet_clk_pll_inst|altpll:altpll_component|enet_clk_pll_altpll:auto_generated|wire_pll1_clk[3]                                                                                                                                                                                                          ; PLL_1               ; 1       ; Clock                                 ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; gen_reset:gen_enet_reset|Equal0~6                                                                                                                                                                                                                                                                                   ; LCCOMB_X30_Y31_N22  ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; gen_reset:gen_sys_reset|Equal0~6                                                                                                                                                                                                                                                                                    ; LCCOMB_X72_Y22_N28  ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; gen_reset:gen_sys_reset|reset_out                                                                                                                                                                                                                                                                                   ; FF_X72_Y22_N31      ; 551     ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; gen_reset:gen_sys_reset|reset_out                                                                                                                                                                                                                                                                                   ; FF_X72_Y22_N31      ; 18      ; Async. clear                          ; yes    ; Global Clock         ; GCLK16           ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; glitch_remove:glitch_remove_rx_pending|always0~0                                                                                                                                                                                                                                                                    ; LCCOMB_X67_Y26_N10  ; 20      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; glitch_remove:glitch_remove_rx_pending|ctr[8]~62                                                                                                                                                                                                                                                                    ; LCCOMB_X67_Y26_N6   ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; glitch_remove:glitch_remove_tx_pending|always0~0                                                                                                                                                                                                                                                                    ; LCCOMB_X72_Y31_N8   ; 20      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; glitch_remove:glitch_remove_tx_pending|ctr[1]~54                                                                                                                                                                                                                                                                    ; LCCOMB_X72_Y31_N2   ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                                               ; FF_X58_Y28_N11      ; 69      ; Async. clear                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                                                                                                                    ; LCCOMB_X57_Y26_N28  ; 4       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                                                                      ; LCCOMB_X58_Y29_N28  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_tdo_mux_proc~0                                                                                                                                                                                                                                    ; LCCOMB_X60_Y26_N26  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~2                                                                                                                                                                                                                       ; LCCOMB_X59_Y29_N14  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                                                                      ; LCCOMB_X59_Y29_N22  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]                                                                                                                                                                                                                                         ; FF_X60_Y29_N1       ; 14      ; Async. clear                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~4                                                                                                                                                                                                                                       ; LCCOMB_X60_Y26_N10  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][3]                                                                                                                                                                                                                                         ; FF_X61_Y29_N17      ; 9       ; Async. clear                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]                                                                                                                                                                                                                                         ; FF_X61_Y28_N31      ; 14      ; Async. clear                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~14                                                                                                                                                                                                                                      ; LCCOMB_X60_Y26_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][3]                                                                                                                                                                                                                                         ; FF_X61_Y28_N25      ; 9       ; Async. clear                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][0]~23                                                                                                                                                                                                                                      ; LCCOMB_X60_Y26_N6   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][4]                                                                                                                                                                                                                                         ; FF_X61_Y26_N17      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][7]                                                                                                                                                                                                                                         ; FF_X61_Y26_N23      ; 28      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~11                                                                                                                                                                                                                                        ; LCCOMB_X60_Y27_N22  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~12                                                                                                                                                                                                                                  ; LCCOMB_X57_Y26_N12  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~19                                                                                                                                                                                                                                  ; LCCOMB_X57_Y26_N26  ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~10                                                                                                                                                                                                                                           ; LCCOMB_X58_Y28_N26  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~2                                                                                                                                                                                                                                ; LCCOMB_X61_Y28_N14  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]~12                                                                                                                                                                                                                               ; LCCOMB_X60_Y28_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[3][0]~22                                                                                                                                                                                                                               ; LCCOMB_X60_Y29_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~17                                                                                                                                                                                                                 ; LCCOMB_X57_Y27_N10  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]~14                                                                                                                                                                                                            ; LCCOMB_X58_Y27_N8   ; 6       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]~23                                                                                                                                                                                                            ; LCCOMB_X57_Y27_N4   ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                                    ; FF_X58_Y28_N9       ; 15      ; Async. clear                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                                   ; FF_X58_Y28_N3       ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                    ; FF_X60_Y28_N1       ; 17      ; Async. clear                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                                             ; LCCOMB_X58_Y28_N30  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                   ; FF_X57_Y27_N21      ; 35      ; Async. clear                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[0]~1                                                                               ; LCCOMB_X56_Y24_N30  ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[1]~0                                                                               ; LCCOMB_X56_Y24_N8   ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                                             ; FF_X56_Y24_N29      ; 6       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                                            ; LCCOMB_X55_Y25_N26  ; 27      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                                               ; FF_X57_Y29_N19      ; 224     ; Async. clear                          ; yes    ; Global Clock         ; GCLK15           ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~4                                                                                                                                          ; LCCOMB_X55_Y25_N30  ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                                           ; LCCOMB_X55_Y25_N20  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~1                                                                                                               ; LCCOMB_X53_Y29_N22  ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                                     ; LCCOMB_X57_Y27_N22  ; 10      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_fgi:auto_generated|counter_reg_bit[4]~0                 ; LCCOMB_X53_Y26_N14  ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_cgi:auto_generated|counter_reg_bit[4]~0                                ; LCCOMB_X53_Y29_N14  ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_23j:auto_generated|counter_reg_bit[0]~0                                   ; LCCOMB_X55_Y29_N10  ; 1       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                                           ; LCCOMB_X53_Y26_N12  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]~13                                                                                                                                                                     ; LCCOMB_X57_Y27_N8   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~8                                                                                                                                                                 ; LCCOMB_X57_Y27_N26  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~0                                                                                                                                                                                   ; LCCOMB_X57_Y27_N28  ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                                       ; LCCOMB_X59_Y26_N28  ; 96      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|Equal5~3                                                                                                                                                                                                                                                                     ; LCCOMB_X66_Y35_N28  ; 12      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|always8~0                                                                                                                                                                                                                                                                    ; LCCOMB_X62_Y41_N20  ; 65      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|avalon2axi:avalon2axi_inst|data_queue~16                                                                                                                                                                                                                                     ; LCCOMB_X50_Y42_N8   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|avalon2axi:avalon2axi_inst|data_queue~17                                                                                                                                                                                                                                     ; LCCOMB_X50_Y42_N22  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|avalon2axi:avalon2axi_inst|queue_head[0]~1                                                                                                                                                                                                                                   ; LCCOMB_X48_Y42_N4   ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|avalon2axi:avalon2axi_inst|queue_tail[0]~1                                                                                                                                                                                                                                   ; LCCOMB_X50_Y41_N20  ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|eth_axis_rx:eth_axis_rx_inst|m_eth_hdr_valid_next~0                                                                                                                                                                                                                          ; LCCOMB_X47_Y40_N28  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|eth_axis_rx:eth_axis_rx_inst|m_eth_payload_axis_tdata_reg[7]~0                                                                                                                                                                                                               ; LCCOMB_X50_Y41_N4   ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|eth_axis_rx:eth_axis_rx_inst|store_eth_payload_int_to_temp~0                                                                                                                                                                                                                 ; LCCOMB_X50_Y41_N12  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|eth_axis_rx:eth_axis_rx_inst|store_eth_src_mac_0~1                                                                                                                                                                                                                           ; LCCOMB_X48_Y41_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|eth_axis_rx:eth_axis_rx_inst|store_eth_src_mac_1~0                                                                                                                                                                                                                           ; LCCOMB_X47_Y39_N28  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|eth_axis_rx:eth_axis_rx_inst|store_eth_src_mac_2~0                                                                                                                                                                                                                           ; LCCOMB_X47_Y40_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|eth_axis_rx:eth_axis_rx_inst|store_eth_src_mac_3~1                                                                                                                                                                                                                           ; LCCOMB_X47_Y40_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|eth_axis_rx:eth_axis_rx_inst|store_eth_src_mac_4~0                                                                                                                                                                                                                           ; LCCOMB_X46_Y41_N28  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|eth_axis_rx:eth_axis_rx_inst|store_eth_src_mac_5~1                                                                                                                                                                                                                           ; LCCOMB_X47_Y40_N22  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|eth_axis_rx:eth_axis_rx_inst|store_eth_type_1~1                                                                                                                                                                                                                              ; LCCOMB_X48_Y41_N8   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|eth_axis_tx:eth_axis_tx_inst|Selector27~1                                                                                                                                                                                                                                    ; LCCOMB_X39_Y42_N4   ; 98      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|eth_axis_tx:eth_axis_tx_inst|m_axis_tdata_reg[2]~8                                                                                                                                                                                                                           ; LCCOMB_X42_Y43_N22  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|eth_axis_tx:eth_axis_tx_inst|store_axis_int_to_output~0                                                                                                                                                                                                                      ; LCCOMB_X42_Y43_N28  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|eth_axis_tx:eth_axis_tx_inst|store_axis_int_to_temp~0                                                                                                                                                                                                                        ; LCCOMB_X42_Y43_N10  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_reset_synchronizer:reset_sync_0|altera_tse_reset_synchronizer_chain_out                                                                                                                                     ; FF_X114_Y37_N5      ; 1277    ; Async. clear                          ; yes    ; Global Clock         ; GCLK8            ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_reset_synchronizer:reset_sync_1|altera_tse_reset_synchronizer_chain_out                                                                                                                                     ; FF_X56_Y72_N1       ; 662     ; Async. clear                          ; yes    ; Global Clock         ; GCLK10           ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_reset_synchronizer:reset_sync_2|altera_tse_reset_synchronizer_chain_out                                                                                                                                     ; FF_X57_Y72_N1       ; 216     ; Async. clear                          ; yes    ; Global Clock         ; GCLK13           ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_reset_synchronizer:reset_sync_3|altera_tse_reset_synchronizer_chain_out                                                                                                                                     ; FF_X58_Y1_N25       ; 133     ; Async. clear                          ; yes    ; Global Clock         ; GCLK19           ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_reset_synchronizer:reset_sync_4|altera_tse_reset_synchronizer_chain_out                                                                                                                                     ; FF_X112_Y37_N9      ; 884     ; Async. clear                          ; yes    ; Global Clock         ; GCLK6            ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_host_control:U_CTRL|Selector6~1                                                                                              ; LCCOMB_X62_Y41_N16  ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|aframesreceivedok_reg[18]~60                                                                              ; LCCOMB_X59_Y49_N4   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_std_synchronizer:U_SYNC_3|dreg[1]                                                                  ; FF_X67_Y50_N1       ; 198     ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|in_ready~0                                                             ; LCCOMB_X72_Y48_N20  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|out_valid                                                              ; LCCOMB_X65_Y48_N26  ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|in_ready~0                                                             ; LCCOMB_X68_Y44_N24  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|out_valid                                                              ; LCCOMB_X58_Y43_N6   ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|in_ready~0                                                             ; LCCOMB_X67_Y44_N24  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|out_valid                                                              ; LCCOMB_X61_Y44_N14  ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|in_ready~0                                                              ; LCCOMB_X66_Y48_N2   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|out_valid                                                               ; LCCOMB_X66_Y48_N30  ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|in_ready~0                                                              ; LCCOMB_X72_Y43_N20  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|out_valid                                                               ; LCCOMB_X67_Y43_N0   ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|in_ready~0                                                              ; LCCOMB_X53_Y53_N20  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|out_valid                                                               ; LCCOMB_X58_Y46_N30  ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|cnt_wren                                                               ; FF_X67_Y49_N5       ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|reg_cnt[4]~13                                                          ; LCCOMB_X66_Y50_N24  ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|reg_cnt[4]~14                                                          ; LCCOMB_X66_Y50_N22  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|state.STM_TYPE_RST_CNT                                                 ; FF_X66_Y50_N5       ; 35      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|cnt_wren                                                               ; FF_X72_Y37_N5       ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|stat_cnt[16]~1                                                         ; LCCOMB_X65_Y39_N30  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|state.STM_TYPE_RST_CNT                                                 ; FF_X65_Y39_N25      ; 36      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always0~1                                                                                                 ; LCCOMB_X63_Y40_N6   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always10~0                                                                                                ; LCCOMB_X63_Y40_N12  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always12~0                                                                                                ; LCCOMB_X61_Y45_N26  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always14~0                                                                                                ; LCCOMB_X59_Y43_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always17~0                                                                                                ; LCCOMB_X59_Y43_N24  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always19~0                                                                                                ; LCCOMB_X59_Y43_N20  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always21~0                                                                                                ; LCCOMB_X59_Y43_N14  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always23~0                                                                                                ; LCCOMB_X59_Y46_N26  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always25~0                                                                                                ; LCCOMB_X59_Y43_N22  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always27~0                                                                                                ; LCCOMB_X59_Y46_N16  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always29~4                                                                                                ; LCCOMB_X59_Y44_N28  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always2~0                                                                                                 ; LCCOMB_X60_Y41_N24  ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always31~0                                                                                                ; LCCOMB_X58_Y47_N6   ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always33~8                                                                                                ; LCCOMB_X59_Y46_N24  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always35~1                                                                                                ; LCCOMB_X61_Y45_N10  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always37~1                                                                                                ; LCCOMB_X60_Y46_N28  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|command_config[0]~3                                                                                       ; LCCOMB_X55_Y45_N0   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherstatsoctets_reg[9]~60                                                                                ; LCCOMB_X55_Y49_N22  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|reg_data[15]~1                                                                                                             ; LCCOMB_X68_Y40_N6   ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|reg_data_rd[13]~0                                                                                                          ; LCCOMB_X69_Y40_N0   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|reg_phy_reg_add[9]~1                                                                                                       ; LCCOMB_X68_Y40_N8   ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|run_cnt_32~1                                                                                                               ; LCCOMB_X69_Y41_N6   ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|altera_tse_mdio_clk_gen:U_CLKGEN|clk_ena                                                                                                          ; FF_X69_Y44_N29      ; 81      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|mdio_oen                                                                                                                                          ; FF_X69_Y55_N29      ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_clk_cntl:U_CLKCT|rxclk_ena                                                                                            ; FF_X60_Y50_N25      ; 373     ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_clk_cntl:U_CLKCT|txclk_ena                                                                                            ; FF_X73_Y51_N11      ; 247     ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_mii_rx_if:U_MRX|mii_pos                                                                                               ; FF_X52_Y53_N5       ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_mii_tx_if:U_MTX|tx_clkena_reg                                                                                         ; FF_X74_Y52_N29      ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|Selector4~0                                                              ; LCCOMB_X49_Y42_N26  ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_bin_cnt:U_RD|LessThan0~2       ; LCCOMB_X50_Y45_N26  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_gray_cnt:U_WRT|LessThan0~2     ; LCCOMB_X48_Y47_N2   ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_RD|LessThan0~3  ; LCCOMB_X48_Y44_N20  ; 12      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_WRT|LessThan0~3 ; LCCOMB_X48_Y46_N4   ; 12      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|data_rdreq                                                               ; LCCOMB_X50_Y44_N12  ; 36      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|always11~5                                        ; LCCOMB_X55_Y47_N30  ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|dest_add_ok[9]                                    ; FF_X57_Y52_N15      ; 25      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|frm_type_ok_s[0]                                  ; FF_X56_Y52_N19      ; 35      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rx_stat_wren                                      ; FF_X50_Y48_N1       ; 25      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rx_wren_int                                       ; FF_X53_Y50_N29      ; 41      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|user_length[15]~1                                 ; LCCOMB_X54_Y48_N30  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|always10~19                                       ; LCCOMB_X66_Y55_N26  ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|always3~3                                         ; LCCOMB_X65_Y54_N0   ; 7       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|always4~1                                         ; LCCOMB_X65_Y54_N2   ; 7       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|frm_cnt[4]~10                                     ; LCCOMB_X65_Y55_N2   ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|pad_cnt[5]~2                                      ; LCCOMB_X67_Y55_N0   ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|sop[4]                                            ; FF_X63_Y51_N13      ; 40      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|Equal8~1                             ; LCCOMB_X59_Y53_N10  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|LessThan0~4                          ; LCCOMB_X56_Y50_N2   ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|Selector1~0                          ; LCCOMB_X56_Y53_N0   ; 18      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|dest_addr[15]~9                      ; LCCOMB_X58_Y53_N14  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|dest_addr[23]~8                      ; LCCOMB_X58_Y53_N16  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|dest_addr[31]~7                      ; LCCOMB_X58_Y53_N26  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|dest_addr[39]~6                      ; LCCOMB_X59_Y53_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|dest_addr[47]~5                      ; LCCOMB_X59_Y53_N28  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|dest_addr[5]~4                       ; LCCOMB_X58_Y53_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|frm_stat_val~0                       ; LCCOMB_X59_Y50_N28  ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|frm_unicast~1                        ; LCCOMB_X56_Y50_N28  ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|total_frm_cnt[15]~44                 ; LCCOMB_X56_Y53_N2   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[0]~8                       ; LCCOMB_X72_Y51_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[15]~7                      ; LCCOMB_X69_Y53_N8   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[23]~6                      ; LCCOMB_X69_Y50_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[31]~4                      ; LCCOMB_X72_Y51_N20  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[39]~2                      ; LCCOMB_X72_Y51_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[47]~1                      ; LCCOMB_X72_Y51_N10  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|frm_broadcast~0                      ; LCCOMB_X70_Y51_N26  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|frm_cnt[15]~1                        ; LCCOMB_X73_Y51_N2   ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|frm_stat_val                         ; FF_X72_Y50_N5       ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|sop_reg[3]                           ; FF_X72_Y50_N11      ; 20      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|type_length[15]~1                    ; LCCOMB_X69_Y50_N16  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|type_length[7]~10                    ; LCCOMB_X69_Y50_N6   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_RD|LessThan0~1      ; LCCOMB_X50_Y53_N14  ; 6       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_WRT|LessThan0~1     ; LCCOMB_X49_Y51_N30  ; 6       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_RD|LessThan0~2  ; LCCOMB_X63_Y54_N12  ; 10      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_WRT|LessThan0~2 ; LCCOMB_X60_Y53_N6   ; 10      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|comb~0                                                                   ; LCCOMB_X42_Y43_N12  ; 19      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|comb~1                                                                   ; LCCOMB_X42_Y43_N26  ; 32      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|comb~2                                                                   ; LCCOMB_X49_Y53_N8   ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|comb~5                                                                   ; LCCOMB_X65_Y54_N16  ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|gateway_ip[27]~0                                                                                                                                                                                                                                                             ; LCCOMB_X58_Y37_N2   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|icmp_reply:icmp_reply_inst|frame_length[5]~16                                                                                                                                                                                                                                ; LCCOMB_X53_Y31_N22  ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|icmp_reply:icmp_reply_inst|frame_length[5]~17                                                                                                                                                                                                                                ; LCCOMB_X54_Y31_N18  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|icmp_reply:icmp_reply_inst|icmp_counter[15]~19                                                                                                                                                                                                                               ; LCCOMB_X59_Y33_N4   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|icmp_reply:icmp_reply_inst|icmp_echo_03~2                                                                                                                                                                                                                                    ; LCCOMB_X59_Y33_N6   ; 17      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|icmp_reply:icmp_reply_inst|unknow_rx_ip_counter[13]~58                                                                                                                                                                                                                       ; LCCOMB_X59_Y33_N24  ; 24      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|icmp_reply:icmp_reply_inst|unknow_rx_ip_counter[13]~60                                                                                                                                                                                                                       ; LCCOMB_X59_Y33_N12  ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ip_arb_mux:ip_arb_mux_inst|m_ip_payload_axis_tlast_reg~1                                                                                                                                                                                                                     ; LCCOMB_X55_Y32_N30  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ip_arb_mux:ip_arb_mux_inst|s_ip_hdr_ready~0                                                                                                                                                                                                                                  ; LCCOMB_X54_Y32_N6   ; 83      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ip_arb_mux:ip_arb_mux_inst|store_axis_int_to_temp~0                                                                                                                                                                                                                          ; LCCOMB_X55_Y32_N0   ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|local_ip[28]~1                                                                                                                                                                                                                                                               ; LCCOMB_X58_Y37_N22  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|local_mac[15]~1                                                                                                                                                                                                                                                              ; LCCOMB_X60_Y40_N24  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|local_mac[32]~8                                                                                                                                                                                                                                                              ; LCCOMB_X60_Y41_N30  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|mac_reset:mac_reset_inst|rst_rd~0                                                                                                                                                                                                                                            ; LCCOMB_X67_Y38_N24  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|mac_reset:mac_reset_inst|rst_writedata[11]~0                                                                                                                                                                                                                                 ; LCCOMB_X63_Y39_N28  ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|subnet_mask[16]~0                                                                                                                                                                                                                                                            ; LCCOMB_X58_Y37_N24  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_arb_mux:ip_arb_mux_inst|arbiter:arb_inst|grant_encoded_reg[0]~0                                                                                                                                                                            ; LCCOMB_X50_Y32_N22  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_arb_mux:ip_arb_mux_inst|m_ip_payload_axis_tdata_reg[2]~9                                                                                                                                                                                   ; LCCOMB_X45_Y31_N2   ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_arb_mux:ip_arb_mux_inst|s_ip_hdr_ready~0                                                                                                                                                                                                   ; LCCOMB_X50_Y32_N24  ; 85      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_arb_mux:ip_arb_mux_inst|store_axis_int_to_output~0                                                                                                                                                                                         ; LCCOMB_X45_Y31_N4   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_arb_mux:ip_arb_mux_inst|store_axis_int_to_temp~0                                                                                                                                                                                           ; LCCOMB_X45_Y31_N14  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|always0~10                                                                                                                                                                 ; LCCOMB_X55_Y41_N10  ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|always0~11                                                                                                                                                                 ; LCCOMB_X53_Y39_N30  ; 83      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|ip_addr_mem~384                                                                                                                                                            ; LCCOMB_X53_Y39_N6   ; 80      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|ip_addr_mem~385                                                                                                                                                            ; LCCOMB_X53_Y39_N20  ; 80      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|ip_addr_mem~386                                                                                                                                                            ; LCCOMB_X53_Y39_N2   ; 80      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|ip_addr_mem~387                                                                                                                                                            ; LCCOMB_X53_Y39_N24  ; 80      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|ip_addr_mem~388                                                                                                                                                            ; LCCOMB_X53_Y39_N14  ; 80      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|ip_addr_mem~389                                                                                                                                                            ; LCCOMB_X53_Y39_N12  ; 80      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|ip_addr_mem~390                                                                                                                                                            ; LCCOMB_X53_Y39_N18  ; 80      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|ip_addr_mem~391                                                                                                                                                            ; LCCOMB_X53_Y39_N28  ; 80      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|Selector11~0                                                                                                                                                             ; LCCOMB_X46_Y35_N4   ; 51      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|store_arp_hlen~1                                                                                                                                                         ; LCCOMB_X47_Y36_N28  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|store_arp_htype_0~4                                                                                                                                                      ; LCCOMB_X46_Y35_N10  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|store_arp_htype_1~0                                                                                                                                                      ; LCCOMB_X42_Y35_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|store_arp_oper_0~0                                                                                                                                                       ; LCCOMB_X48_Y34_N16  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|store_arp_oper_1~1                                                                                                                                                       ; LCCOMB_X48_Y34_N26  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|store_arp_plen~1                                                                                                                                                         ; LCCOMB_X46_Y36_N26  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|store_arp_ptype_0~4                                                                                                                                                      ; LCCOMB_X45_Y38_N8   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|store_arp_ptype_1~1                                                                                                                                                      ; LCCOMB_X45_Y38_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|store_arp_sha_0~0                                                                                                                                                        ; LCCOMB_X48_Y34_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|store_arp_sha_1~0                                                                                                                                                        ; LCCOMB_X47_Y36_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|store_arp_sha_2~4                                                                                                                                                        ; LCCOMB_X47_Y34_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|store_arp_sha_3~0                                                                                                                                                        ; LCCOMB_X47_Y34_N16  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|store_arp_sha_4~5                                                                                                                                                        ; LCCOMB_X47_Y34_N22  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|store_arp_sha_5~0                                                                                                                                                        ; LCCOMB_X46_Y38_N6   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|store_arp_spa_0~0                                                                                                                                                        ; LCCOMB_X47_Y36_N10  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|store_arp_spa_1~1                                                                                                                                                        ; LCCOMB_X46_Y35_N28  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|store_arp_spa_2~0                                                                                                                                                        ; LCCOMB_X48_Y35_N10  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|store_arp_spa_3~0                                                                                                                                                        ; LCCOMB_X47_Y36_N16  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|store_arp_tha_0~0                                                                                                                                                        ; LCCOMB_X42_Y37_N20  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|store_arp_tha_1~0                                                                                                                                                        ; LCCOMB_X47_Y37_N8   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|store_arp_tha_2~0                                                                                                                                                        ; LCCOMB_X45_Y37_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|store_arp_tha_3~0                                                                                                                                                        ; LCCOMB_X48_Y35_N14  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|store_arp_tha_4~1                                                                                                                                                        ; LCCOMB_X48_Y35_N16  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|store_arp_tha_5~0                                                                                                                                                        ; LCCOMB_X43_Y34_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|store_arp_tpa_0~2                                                                                                                                                        ; LCCOMB_X47_Y35_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|store_arp_tpa_1~0                                                                                                                                                        ; LCCOMB_X48_Y34_N28  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|store_arp_tpa_2~5                                                                                                                                                        ; LCCOMB_X47_Y34_N10  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|store_arp_tpa_3~0                                                                                                                                                        ; LCCOMB_X48_Y34_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_tx:arp_eth_tx_inst|m_eth_hdr_valid_next~0                                                                                                                                                   ; LCCOMB_X38_Y35_N20  ; 214     ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_tx:arp_eth_tx_inst|m_eth_payload_axis_tdata_reg[4]~0                                                                                                                                        ; LCCOMB_X40_Y35_N10  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_tx:arp_eth_tx_inst|store_eth_payload_int_to_temp~1                                                                                                                                          ; LCCOMB_X40_Y35_N16  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_request_ip_reg[31]~1                                                                                                                                                                            ; LCCOMB_X60_Y38_N0   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_request_operation_reg                                                                                                                                                                           ; FF_X52_Y42_N21      ; 136     ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_request_retry_cnt_reg[3]~8                                                                                                                                                                      ; LCCOMB_X60_Y40_N26  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_request_timer_reg[23]~51                                                                                                                                                                        ; LCCOMB_X60_Y40_N12  ; 20      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_request_timer_reg[23]~52                                                                                                                                                                        ; LCCOMB_X49_Y37_N4   ; 36      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|cache_write_request_ip_reg[19]~11                                                                                                                                                                   ; LCCOMB_X46_Y35_N30  ; 83      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|outgoing_eth_dest_mac_reg[18]~1                                                                                                                                                                     ; LCCOMB_X49_Y36_N4   ; 131     ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|eth_arb_mux:eth_arb_mux_inst|always0~0                                                                                                                                                                           ; LCCOMB_X39_Y42_N20  ; 103     ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|eth_arb_mux:eth_arb_mux_inst|arbiter:arb_inst|grant_reg[0]~0                                                                                                                                                     ; LCCOMB_X36_Y32_N18  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|eth_arb_mux:eth_arb_mux_inst|m_eth_payload_axis_tlast_reg~1                                                                                                                                                      ; LCCOMB_X35_Y40_N18  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|eth_arb_mux:eth_arb_mux_inst|store_axis_int_to_output~0                                                                                                                                                          ; LCCOMB_X35_Y40_N24  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|eth_arb_mux:eth_arb_mux_inst|store_axis_int_to_temp~0                                                                                                                                                            ; LCCOMB_X35_Y40_N10  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_rx:ip_eth_rx_inst|Selector38~1                                                                                                                                                                 ; LCCOMB_X48_Y29_N0   ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_rx:ip_eth_rx_inst|frame_ptr_reg[12]~2                                                                                                                                                          ; LCCOMB_X48_Y31_N2   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_rx:ip_eth_rx_inst|m_ip_payload_axis_tdata_reg[0]~1                                                                                                                                             ; LCCOMB_X52_Y31_N20  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_rx:ip_eth_rx_inst|store_ip_dest_ip_0~0                                                                                                                                                         ; LCCOMB_X50_Y30_N8   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_rx:ip_eth_rx_inst|store_ip_dest_ip_1~0                                                                                                                                                         ; LCCOMB_X50_Y31_N10  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_rx:ip_eth_rx_inst|store_ip_dest_ip_2~0                                                                                                                                                         ; LCCOMB_X50_Y30_N26  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_rx:ip_eth_rx_inst|store_ip_dest_ip_3~0                                                                                                                                                         ; LCCOMB_X47_Y31_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_rx:ip_eth_rx_inst|store_ip_flags_fragment_offset_0~0                                                                                                                                           ; LCCOMB_X49_Y29_N22  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_rx:ip_eth_rx_inst|store_ip_flags_fragment_offset_1~0                                                                                                                                           ; LCCOMB_X49_Y32_N14  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_rx:ip_eth_rx_inst|store_ip_length_0~0                                                                                                                                                          ; LCCOMB_X49_Y29_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_rx:ip_eth_rx_inst|store_ip_length_1~0                                                                                                                                                          ; LCCOMB_X45_Y30_N28  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_rx:ip_eth_rx_inst|store_ip_payload_int_to_temp~0                                                                                                                                               ; LCCOMB_X52_Y31_N12  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_rx:ip_eth_rx_inst|store_ip_protocol~0                                                                                                                                                          ; LCCOMB_X49_Y35_N14  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_rx:ip_eth_rx_inst|store_ip_source_ip_0~2                                                                                                                                                       ; LCCOMB_X50_Y31_N8   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_rx:ip_eth_rx_inst|store_ip_source_ip_1~0                                                                                                                                                       ; LCCOMB_X40_Y34_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_rx:ip_eth_rx_inst|store_ip_source_ip_2~2                                                                                                                                                       ; LCCOMB_X43_Y30_N26  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_rx:ip_eth_rx_inst|store_ip_source_ip_3~0                                                                                                                                                       ; LCCOMB_X49_Y29_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_rx:ip_eth_rx_inst|store_ip_version_ihl~0                                                                                                                                                       ; LCCOMB_X45_Y30_N16  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_tx:ip_eth_tx_inst|Selector53~1                                                                                                                                                                 ; LCCOMB_X34_Y33_N22  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_tx:ip_eth_tx_inst|frame_ptr_reg[4]~2                                                                                                                                                           ; LCCOMB_X34_Y32_N8   ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_tx:ip_eth_tx_inst|hdr_sum_reg[0]~6                                                                                                                                                             ; LCCOMB_X32_Y36_N24  ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_tx:ip_eth_tx_inst|m_eth_payload_axis_tdata_reg[7]~3                                                                                                                                            ; LCCOMB_X33_Y31_N24  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_tx:ip_eth_tx_inst|store_eth_payload_int_to_output~0                                                                                                                                            ; LCCOMB_X33_Y31_N16  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_tx:ip_eth_tx_inst|store_eth_payload_int_to_temp~1                                                                                                                                              ; LCCOMB_X34_Y38_N4   ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_tx:ip_eth_tx_inst|store_ip_hdr~0                                                                                                                                                               ; LCCOMB_X38_Y31_N14  ; 184     ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|outgoing_ip_hdr_valid_next~1                                                                                                                                                                          ; LCCOMB_X50_Y32_N26  ; 48      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|s_select_arp_reg~1                                                                                                                                                                                               ; LCCOMB_X47_Y35_N26  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|s_select_ip_reg~1                                                                                                                                                                                                                             ; LCCOMB_X52_Y31_N16  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|udp:udp_inst|udp_ip_rx:udp_ip_rx_inst|Selector21~1                                                                                                                                                                                            ; LCCOMB_X55_Y30_N14  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|udp:udp_inst|udp_ip_rx:udp_ip_rx_inst|frame_ptr_reg[0]~2                                                                                                                                                                                      ; LCCOMB_X56_Y29_N10  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|udp:udp_inst|udp_ip_rx:udp_ip_rx_inst|m_udp_payload_axis_tdata_reg[6]~1                                                                                                                                                                       ; LCCOMB_X57_Y30_N10  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|udp:udp_inst|udp_ip_rx:udp_ip_rx_inst|store_ip_hdr~0                                                                                                                                                                                          ; LCCOMB_X56_Y29_N16  ; 79      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|udp:udp_inst|udp_ip_rx:udp_ip_rx_inst|store_udp_dest_port_0~1                                                                                                                                                                                 ; LCCOMB_X60_Y31_N10  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|udp:udp_inst|udp_ip_rx:udp_ip_rx_inst|store_udp_dest_port_1~0                                                                                                                                                                                 ; LCCOMB_X59_Y30_N14  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|udp:udp_inst|udp_ip_rx:udp_ip_rx_inst|store_udp_length_0~0                                                                                                                                                                                    ; LCCOMB_X58_Y32_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|udp:udp_inst|udp_ip_rx:udp_ip_rx_inst|store_udp_length_1~0                                                                                                                                                                                    ; LCCOMB_X58_Y32_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|udp:udp_inst|udp_ip_rx:udp_ip_rx_inst|store_udp_payload_int_to_temp~0                                                                                                                                                                         ; LCCOMB_X56_Y30_N10  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|udp:udp_inst|udp_ip_rx:udp_ip_rx_inst|store_udp_source_port_0~0                                                                                                                                                                               ; LCCOMB_X59_Y31_N20  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|udp:udp_inst|udp_ip_rx:udp_ip_rx_inst|store_udp_source_port_1~2                                                                                                                                                                               ; LCCOMB_X58_Y32_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|udp:udp_inst|udp_ip_tx:udp_ip_tx_inst|Selector37~0                                                                                                                                                                                            ; LCCOMB_X66_Y31_N20  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|udp:udp_inst|udp_ip_tx:udp_ip_tx_inst|frame_ptr_reg[8]~2                                                                                                                                                                                      ; LCCOMB_X69_Y32_N16  ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|udp:udp_inst|udp_ip_tx:udp_ip_tx_inst|m_ip_payload_axis_tdata_reg[4]~7                                                                                                                                                                        ; LCCOMB_X61_Y32_N0   ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|udp:udp_inst|udp_ip_tx:udp_ip_tx_inst|store_ip_payload_int_to_output~0                                                                                                                                                                        ; LCCOMB_X61_Y32_N18  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|udp:udp_inst|udp_ip_tx:udp_ip_tx_inst|store_ip_payload_int_to_temp~0                                                                                                                                                                          ; LCCOMB_X63_Y32_N14  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|udp:udp_inst|udp_ip_tx:udp_ip_tx_inst|store_udp_hdr~0                                                                                                                                                                                         ; LCCOMB_X66_Y30_N12  ; 120     ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_rx_counter[18]~98                                                                                                                                                                                                                                                        ; LCCOMB_X63_Y33_N30  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_tx_counter[20]~67                                                                                                                                                                                                                                                        ; LCCOMB_X62_Y41_N26  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+---------------+---------------+------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+---------------+---------------+------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+----------------+
; Name                                                                                                                                                                            ; Location            ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ; Input Clock 0 ; Input Clock 1 ; Input Clock 2                                                                                              ; Input Clock 3                                                                                              ; Clock Select 0                                                                                ; Clock Select 1 ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+---------------+---------------+------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+----------------+
; CLOCK_50                                                                                                                                                                        ; PIN_Y2              ; 45      ; 0                                    ; Global Clock         ; GCLK1            ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; ENET0_RX_CLK                                                                                                                                                                    ; PIN_A15             ; 1307    ; 120                                  ; Global Clock         ; GCLK14           ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                    ; JTAG_X1_Y37_N0      ; 461     ; 0                                    ; Global Clock         ; GCLK2            ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; clkctrl1:clkctrl1_mac|clkctrl1_altclkctrl_9gi:clkctrl1_altclkctrl_9gi_component|outclk                                                                                          ; LCCOMB_X114_Y37_N16 ; 671     ; 48                                   ; Global Clock         ; GCLK9            ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; clkctrl1:clkctrl1_mac|clkctrl1_altclkctrl_9gi:clkctrl1_altclkctrl_9gi_component|wire_clkctrl1_outclk                                                                            ; CLKCTRL_G0          ; 3       ; 0                                    ; Global Clock         ; GCLK0            ; VCC                       ; --            ; --            ; enet_clk_pll:enet_clk_pll_inst|altpll:altpll_component|enet_clk_pll_altpll:auto_generated|wire_pll1_clk[3] ; enet_clk_pll:enet_clk_pll_inst|altpll:altpll_component|enet_clk_pll_altpll:auto_generated|wire_pll1_clk[2] ; clkctrl1:clkctrl1_mac|clkctrl1_altclkctrl_9gi:clkctrl1_altclkctrl_9gi_component|select_reg[0] ; VCC            ;
; comb~0                                                                                                                                                                          ; LCCOMB_X114_Y37_N22 ; 45      ; 0                                    ; Global Clock         ; GCLK7            ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; enet_clk_pll:enet_clk_pll_inst|altpll:altpll_component|enet_clk_pll_altpll:auto_generated|wire_pll1_clk[0]                                                                      ; PLL_1               ; 1191    ; 35                                   ; Global Clock         ; GCLK4            ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; enet_clk_pll:enet_clk_pll_inst|altpll:altpll_component|enet_clk_pll_altpll:auto_generated|wire_pll1_clk[1]                                                                      ; PLL_1               ; 4310    ; 106                                  ; Global Clock         ; GCLK3            ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; gen_reset:gen_sys_reset|reset_out                                                                                                                                               ; FF_X72_Y22_N31      ; 18      ; 0                                    ; Global Clock         ; GCLK16           ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                           ; FF_X57_Y29_N19      ; 224     ; 0                                    ; Global Clock         ; GCLK15           ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_reset_synchronizer:reset_sync_0|altera_tse_reset_synchronizer_chain_out ; FF_X114_Y37_N5      ; 1277    ; 0                                    ; Global Clock         ; GCLK8            ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_reset_synchronizer:reset_sync_1|altera_tse_reset_synchronizer_chain_out ; FF_X56_Y72_N1       ; 662     ; 0                                    ; Global Clock         ; GCLK10           ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_reset_synchronizer:reset_sync_2|altera_tse_reset_synchronizer_chain_out ; FF_X57_Y72_N1       ; 216     ; 0                                    ; Global Clock         ; GCLK13           ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_reset_synchronizer:reset_sync_3|altera_tse_reset_synchronizer_chain_out ; FF_X58_Y1_N25       ; 133     ; 0                                    ; Global Clock         ; GCLK19           ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_reset_synchronizer:reset_sync_4|altera_tse_reset_synchronizer_chain_out ; FF_X112_Y37_N9      ; 884     ; 0                                    ; Global Clock         ; GCLK6            ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+---------------+---------------+------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                                                                                                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                                                                                                         ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; gen_reset:gen_sys_reset|reset_out                                                                                                                                                                                                                                                                                                            ; 550     ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_clk_cntl:U_CLKCT|rxclk_ena                                                                                                                     ; 373     ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_clk_cntl:U_CLKCT|txclk_ena                                                                                                                     ; 247     ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|rd_ptr_reg[0]                                                                                                                                                                                       ; 240     ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|rd_ptr_reg[1]                                                                                                                                                                                       ; 240     ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_tx:arp_eth_tx_inst|m_eth_hdr_valid_next~0                                                                                                                                                                            ; 214     ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_std_synchronizer:U_SYNC_3|dreg[1]                                                                                           ; 198     ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_tx:ip_eth_tx_inst|store_ip_hdr~0                                                                                                                                                                                        ; 184     ;
; udp_mac_complete:udp_mac_complete_inst|mac_reset:mac_reset_inst|rst_finish                                                                                                                                                                                                                                                                   ; 153     ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|outgoing_frame_valid_next~43                                                                                                                                                                                                 ; 137     ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_request_operation_reg                                                                                                                                                                                                    ; 136     ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|outgoing_eth_dest_mac_reg[18]~1                                                                                                                                                                                              ; 131     ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|udp:udp_inst|udp_ip_tx:udp_ip_tx_inst|store_udp_hdr~0                                                                                                                                                                                                                  ; 120     ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|eth_arb_mux:eth_arb_mux_inst|arbiter:arb_inst|grant_encoded_reg[0]                                                                                                                                                                        ; 117     ;
; udp_mac_complete:udp_mac_complete_inst|address[0]~3                                                                                                                                                                                                                                                                                          ; 106     ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_request_operation_next~0                                                                                                                                                                                                 ; 103     ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|eth_arb_mux:eth_arb_mux_inst|always0~0                                                                                                                                                                                                    ; 103     ;
; udp_mac_complete:udp_mac_complete_inst|address[1]~5                                                                                                                                                                                                                                                                                          ; 103     ;
; udp_mac_complete:udp_mac_complete_inst|address[3]~4                                                                                                                                                                                                                                                                                          ; 101     ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_arb_mux:ip_arb_mux_inst|arbiter:arb_inst|grant_encoded_reg[0]                                                                                                                                                                                                       ; 100     ;
; udp_mac_complete:udp_mac_complete_inst|eth_axis_tx:eth_axis_tx_inst|Selector27~1                                                                                                                                                                                                                                                             ; 98      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                                                                ; 96      ;
; ~GND                                                                                                                                                                                                                                                                                                                                         ; 89      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_arb_mux:ip_arb_mux_inst|s_ip_hdr_ready~0                                                                                                                                                                                                                            ; 85      ;
; udp_mac_complete:udp_mac_complete_inst|address[4]~6                                                                                                                                                                                                                                                                                          ; 84      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|always0~11                                                                                                                                                                                          ; 83      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|cache_write_request_ip_reg[19]~11                                                                                                                                                                                            ; 83      ;
; udp_mac_complete:udp_mac_complete_inst|ip_arb_mux:ip_arb_mux_inst|s_ip_hdr_ready~0                                                                                                                                                                                                                                                           ; 83      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|altera_tse_mdio_clk_gen:U_CLKGEN|clk_ena                                                                                                                                   ; 81      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|ip_addr_mem~391                                                                                                                                                                                     ; 80      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|ip_addr_mem~390                                                                                                                                                                                     ; 80      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|ip_addr_mem~389                                                                                                                                                                                     ; 80      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|ip_addr_mem~388                                                                                                                                                                                     ; 80      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|ip_addr_mem~387                                                                                                                                                                                     ; 80      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|ip_addr_mem~386                                                                                                                                                                                     ; 80      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|ip_addr_mem~385                                                                                                                                                                                     ; 80      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|ip_addr_mem~384                                                                                                                                                                                     ; 80      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|rd_ptr_reg[2]                                                                                                                                                                                       ; 80      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|udp:udp_inst|udp_ip_rx:udp_ip_rx_inst|store_ip_hdr~0                                                                                                                                                                                                                   ; 79      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                                                                        ; 69      ;
; controller:controller_inst|always24~0                                                                                                                                                                                                                                                                                                        ; 69      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_tx:arp_eth_tx_inst|frame_ptr_reg[0]                                                                                                                                                                                  ; 67      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                                                             ; 66      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_tx:arp_eth_tx_inst|frame_ptr_reg[1]                                                                                                                                                                                  ; 66      ;
; udp_mac_complete:udp_mac_complete_inst|always8~0                                                                                                                                                                                                                                                                                             ; 65      ;
; udp_mac_complete:udp_mac_complete_inst|address[2]~2                                                                                                                                                                                                                                                                                          ; 58      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                                                             ; 52      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|Selector11~0                                                                                                                                                                                      ; 51      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|reg_data_out[14]~60                                                                                                                ; 49      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_response_mac_reg[23]~1                                                                                                                                                                                                   ; 48      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_response_mac_next[44]~0                                                                                                                                                                                                  ; 48      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|outgoing_ip_hdr_valid_next~1                                                                                                                                                                                                   ; 48      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|reg_data_out[14]~48                                                                                                                ; 48      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rx_wren_int                                                                ; 46      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|sop_reg[1]                                                    ; 45      ;
; udp_mac_complete:udp_mac_complete_inst|eth_axis_rx:eth_axis_rx_inst|m_eth_payload_axis_tdata_reg[0]                                                                                                                                                                                                                                          ; 45      ;
; udp_mac_complete:udp_mac_complete_inst|eth_axis_rx:eth_axis_rx_inst|m_eth_payload_axis_tdata_reg[1]                                                                                                                                                                                                                                          ; 45      ;
; udp_mac_complete:udp_mac_complete_inst|eth_axis_rx:eth_axis_rx_inst|m_eth_payload_axis_tdata_reg[2]                                                                                                                                                                                                                                          ; 45      ;
; udp_mac_complete:udp_mac_complete_inst|eth_axis_rx:eth_axis_rx_inst|m_eth_payload_axis_tdata_reg[3]                                                                                                                                                                                                                                          ; 45      ;
; udp_mac_complete:udp_mac_complete_inst|eth_axis_rx:eth_axis_rx_inst|m_eth_payload_axis_tdata_reg[4]                                                                                                                                                                                                                                          ; 45      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|sop_reg[2]                                                    ; 44      ;
; udp_mac_complete:udp_mac_complete_inst|eth_axis_rx:eth_axis_rx_inst|m_eth_payload_axis_tdata_reg[5]                                                                                                                                                                                                                                          ; 44      ;
; udp_mac_complete:udp_mac_complete_inst|eth_axis_rx:eth_axis_rx_inst|m_eth_payload_axis_tdata_reg[6]                                                                                                                                                                                                                                          ; 44      ;
; udp_mac_complete:udp_mac_complete_inst|eth_axis_rx:eth_axis_rx_inst|m_eth_payload_axis_tdata_reg[7]                                                                                                                                                                                                                                          ; 44      ;
; udp_mac_complete:udp_mac_complete_inst|eth_axis_tx:eth_axis_tx_inst|frame_ptr_reg[1]                                                                                                                                                                                                                                                         ; 42      ;
; udp_mac_complete:udp_mac_complete_inst|eth_axis_tx:eth_axis_tx_inst|frame_ptr_reg[0]                                                                                                                                                                                                                                                         ; 42      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|sop[4]                                                                     ; 40      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_rx:ip_eth_rx_inst|frame_ptr_reg[0]                                                                                                                                                                                      ; 40      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                                                                                                                                                                                                                                                ; 39      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|crc_fwd                                                                    ; 39      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_tx:ip_eth_tx_inst|frame_ptr_reg[0]                                                                                                                                                                                      ; 38      ;
; ~QUARTUS_CREATED_GND~I                                                                                                                                                                                                                                                                                                                       ; 36      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|state.STM_TYPE_RST_CNT                                                                          ; 36      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_request_timer_reg[23]~52                                                                                                                                                                                                 ; 36      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|data_rdreq                                                                                        ; 36      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                            ; 35      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|frm_type_ok_s[0]                                                           ; 35      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|always0~10                                                                                                                                                                                          ; 35      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|state.STM_TYPE_RST_CNT                                                                          ; 35      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|comb~1                                                                                            ; 34      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_request_retry_cnt_reg[3]~19                                                                                                                                                                                              ; 33      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32ctl8:U_CTL|eof_dly[5]     ; 33      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|out_valid                                                                                       ; 33      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|out_valid                                                                                       ; 33      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|out_valid                                                                                       ; 33      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|out_valid                                                                                        ; 33      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|out_valid                                                                                        ; 33      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|out_valid                                                                                        ; 33      ;
; udp_mac_complete:udp_mac_complete_inst|mac_reset:mac_reset_inst|Add0~13                                                                                                                                                                                                                                                                      ; 33      ;
; udp_mac_complete:udp_mac_complete_inst|eth_axis_rx:eth_axis_rx_inst|state_reg.STATE_READ_PAYLOAD                                                                                                                                                                                                                                             ; 33      ;
; controller:controller_inst|execcmd:execcmd_inst|busy                                                                                                                                                                                                                                                                                         ; 33      ;
; udp_mac_complete:udp_mac_complete_inst|udp_rx_counter[18]~98                                                                                                                                                                                                                                                                                 ; 32      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|aframesreceivedok_reg[18]~60                                                                                                       ; 32      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherstatsoctets_reg[9]~60                                                                                                         ; 32      ;
; udp_mac_complete:udp_mac_complete_inst|local_mac[15]~1                                                                                                                                                                                                                                                                                       ; 32      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_request_ip_reg[31]~1                                                                                                                                                                                                     ; 32      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|Equal9~20                                                                                                                                                                                                                    ; 32      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|in_ready~0                                                                                      ; 32      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|in_ready~0                                                                                      ; 32      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|in_ready~0                                                                                      ; 32      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|in_ready~0                                                                                       ; 32      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|in_ready~0                                                                                       ; 32      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|in_ready~0                                                                                       ; 32      ;
; udp_mac_complete:udp_mac_complete_inst|udp_tx_counter[20]~67                                                                                                                                                                                                                                                                                 ; 32      ;
; udp_mac_complete:udp_mac_complete_inst|gateway_ip[27]~0                                                                                                                                                                                                                                                                                      ; 32      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|stat_cnt[16]~1                                                                                  ; 32      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|Equal2~0                                                                                        ; 32      ;
; udp_mac_complete:udp_mac_complete_inst|subnet_mask[16]~0                                                                                                                                                                                                                                                                                     ; 32      ;
; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|always5~1                                                                                                                                                                                                                                                     ; 32      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always0~1                                                                                                                          ; 32      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always10~0                                                                                                                         ; 32      ;
; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|always3~0                                                                                                                                                                                                                                                     ; 32      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_rx:ip_eth_rx_inst|Selector37~0                                                                                                                                                                                          ; 32      ;
; udp_mac_complete:udp_mac_complete_inst|local_ip[28]~1                                                                                                                                                                                                                                                                                        ; 32      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|comb~5                                                                                            ; 31      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_tx:ip_eth_tx_inst|frame_ptr_reg[2]                                                                                                                                                                                      ; 31      ;
; udp_mac_complete:udp_mac_complete_inst|mac_reset:mac_reset_inst|Add0~14                                                                                                                                                                                                                                                                      ; 29      ;
; udp_mac_complete:udp_mac_complete_inst|mac_reset:mac_reset_inst|Add0~12                                                                                                                                                                                                                                                                      ; 29      ;
; udp_mac_complete:udp_mac_complete_inst|mac_reset:mac_reset_inst|Add0~11                                                                                                                                                                                                                                                                      ; 29      ;
; udp_mac_complete:udp_mac_complete_inst|mac_reset:mac_reset_inst|Add0~10                                                                                                                                                                                                                                                                      ; 29      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][7]                                                                                                                                                                                                                                                                  ; 28      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|frame_ptr_reg[2]                                                                                                                                                                                  ; 28      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                                                                     ; 27      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal1~6                                                                                                                                                                              ; 27      ;
; udp_mac_complete:udp_mac_complete_inst|mac_reset:mac_reset_inst|Add0~17                                                                                                                                                                                                                                                                      ; 27      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|state.LOC_STATE_DATA                                                                              ; 27      ;
; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|reg_s_readdata[13]~21                                                                                                                                                                                                                                         ; 26      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rx_stat_wren                                                               ; 26      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|frame_ptr_reg[0]                                                                                                                                                                                  ; 26      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load~0                                                                                                                                ; 25      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                 ; 25      ;
; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|reg_s_readdata[13]~30                                                                                                                                                                                                                                         ; 25      ;
; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|reg_s_readdata[13]~29                                                                                                                                                                                                                                         ; 25      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|dest_add_ok[9]                                                             ; 25      ;
; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|reg_s_readdata[13]~22                                                                                                                                                                                                                                         ; 25      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_tx:ip_eth_tx_inst|Equal2~1                                                                                                                                                                                              ; 25      ;
; udp_mac_complete:udp_mac_complete_inst|icmp_reply:icmp_reply_inst|unknow_rx_ip_counter[13]~60                                                                                                                                                                                                                                                ; 24      ;
; udp_mac_complete:udp_mac_complete_inst|icmp_reply:icmp_reply_inst|unknow_rx_ip_counter[13]~58                                                                                                                                                                                                                                                ; 24      ;
; controller:controller_inst|bad_pkt_cnt[18]~59                                                                                                                                                                                                                                                                                                ; 24      ;
; controller:controller_inst|good_pkt_cnt[20]~58                                                                                                                                                                                                                                                                                               ; 24      ;
; udp_mac_complete:udp_mac_complete_inst|avalon2axi:avalon2axi_inst|Equal0~0                                                                                                                                                                                                                                                                   ; 24      ;
; udp_mac_complete:udp_mac_complete_inst|eth_axis_tx:eth_axis_tx_inst|state_reg.STATE_WRITE_PAYLOAD                                                                                                                                                                                                                                            ; 24      ;
; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|reg_s_ready                                                                                                                                                                                                                                                   ; 24      ;
; KEY[1]~input                                                                                                                                                                                                                                                                                                                                 ; 23      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sdr~0                                                                                                                                                                                                                            ; 23      ;
; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|reg_s_readdata[20]~31                                                                                                                                                                                                                                         ; 23      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|frm_stat_val~0                                                ; 23      ;
; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|reg_s_readdata[13]~23                                                                                                                                                                                                                                         ; 23      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_tx:ip_eth_tx_inst|frame_ptr_reg[1]                                                                                                                                                                                      ; 23      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always2~0                                                                                                                          ; 23      ;
; gen_reset:gen_sys_reset|Equal0~6                                                                                                                                                                                                                                                                                                             ; 23      ;
; gen_key_signal:gen_key1_signal|Equal0~6                                                                                                                                                                                                                                                                                                      ; 23      ;
; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|reg_m_addr[2]                                                                                                                                                                                                                                                 ; 23      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|Selector4~0                                                                                       ; 23      ;
; controller:controller_inst|ctrl_in_udp_payload_axis_tready                                                                                                                                                                                                                                                                                   ; 23      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~4                                                                                                                                                                   ; 22      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_ram_shift_load~0                                                                                                                         ; 22      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                                                                                                                                 ; 22      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|frm_stat_val                                                  ; 22      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|frm_rd[0]                                                                  ; 22      ;
; udp_mac_complete:udp_mac_complete_inst|mac_reset:mac_reset_inst|rst_writedata[11]~0                                                                                                                                                                                                                                                          ; 22      ;
; udp_mac_complete:udp_mac_complete_inst|address[7]~0                                                                                                                                                                                                                                                                                          ; 22      ;
; controller:controller_inst|execcmd:execcmd_inst|cmd_process_13                                                                                                                                                                                                                                                                               ; 22      ;
; sld_signaltap:auto_signaltap_0|~GND                                                                                                                                                                                                                                                                                                          ; 21      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[0]~1                                                                                                        ; 21      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[1]~0                                                                                                        ; 21      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xraddr[0]                                                                                                                                                         ; 21      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|cmd_frm_val                                                                ; 21      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_tx:arp_eth_tx_inst|frame_ptr_reg[2]                                                                                                                                                                                  ; 21      ;
; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|reg_m_addr[0]                                                                                                                                                                                                                                                 ; 21      ;
; gen_reset:gen_enet_reset|Equal0~6                                                                                                                                                                                                                                                                                                            ; 21      ;
; controller:controller_inst|execcmd:execcmd_inst|cmd_process_10                                                                                                                                                                                                                                                                               ; 21      ;
; controller:controller_inst|execcmd:execcmd_inst|cmd_process_05                                                                                                                                                                                                                                                                               ; 21      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|udp:udp_inst|udp_ip_rx:udp_ip_rx_inst|m_udp_payload_axis_tvalid_reg                                                                                                                                                                                                    ; 21      ;
; glitch_remove:glitch_remove_rx_pending|ctr[8]~62                                                                                                                                                                                                                                                                                             ; 20      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|sop_reg[20]                                                   ; 20      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|sop_reg[3]                                                    ; 20      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|comb~0                                                                                            ; 20      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_tx:arp_eth_tx_inst|frame_ptr_reg[3]                                                                                                                                                                                  ; 20      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_request_timer_reg[23]~51                                                                                                                                                                                                 ; 20      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_rx:ip_eth_rx_inst|state_reg.STATE_IDLE                                                                                                                                                                                  ; 20      ;
; controller:controller_inst|execcmd:execcmd_inst|cmd_process_11                                                                                                                                                                                                                                                                               ; 20      ;
; controller:controller_inst|Equal0~1                                                                                                                                                                                                                                                                                                          ; 20      ;
; glitch_remove:glitch_remove_rx_pending|always0~0                                                                                                                                                                                                                                                                                             ; 20      ;
; glitch_remove:glitch_remove_tx_pending|ctr[1]~54                                                                                                                                                                                                                                                                                             ; 20      ;
; glitch_remove:glitch_remove_tx_pending|always0~0                                                                                                                                                                                                                                                                                             ; 20      ;
; controller:controller_inst|ctrl_outram_re                                                                                                                                                                                                                                                                                                    ; 20      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|frm_unicast~1                                                 ; 19      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_tx:ip_eth_tx_inst|frame_ptr_reg[3]                                                                                                                                                                                      ; 19      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_clk_cntl:U_CLKCT|tx_ethernet_mode_reg2                                                                                                         ; 19      ;
; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|reg_m_addr[3]                                                                                                                                                                                                                                                 ; 19      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|udp:udp_inst|udp_ip_rx:udp_ip_rx_inst|state_reg.STATE_IDLE                                                                                                                                                                                                             ; 19      ;
; udp_mac_complete:udp_mac_complete_inst|eth_axis_tx:eth_axis_tx_inst|m_axis_tready_int_reg                                                                                                                                                                                                                                                    ; 19      ;
; udp_mac_complete:udp_mac_complete_inst|eth_axis_tx:eth_axis_tx_inst|state_reg.STATE_WRITE_HEADER                                                                                                                                                                                                                                             ; 19      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set                                                                                                                                                                     ; 18      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~0                                                                                                                                                                                                            ; 18      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|Equal7~2                                                      ; 18      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|Selector1~0                                                   ; 18      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|always0~2                                                                                                                                           ; 18      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|reg_data_out[16]~82                                                                                                                ; 18      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|reg_data_out[16]~81                                                                                                                ; 18      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|altera_tse_mdio_cntl:U_CNTL|mdio_sel[0]                                                                                                                                    ; 18      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|altera_tse_mdio_cntl:U_CNTL|mdio_sel[1]                                                                                                                                    ; 18      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_tx:ip_eth_tx_inst|Equal6~0                                                                                                                                                                                              ; 18      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_tx:ip_eth_tx_inst|Equal0~3                                                                                                                                                                                              ; 18      ;
; controller:controller_inst|execcmd:execcmd_inst|cmd_process_08                                                                                                                                                                                                                                                                               ; 18      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_tx:ip_eth_tx_inst|state_reg.STATE_IDLE                                                                                                                                                                                  ; 18      ;
; controller:controller_inst|execcmd:execcmd_inst|cmd_process_07                                                                                                                                                                                                                                                                               ; 18      ;
; controller:controller_inst|execcmd:execcmd_inst|cmd_process_03                                                                                                                                                                                                                                                                               ; 18      ;
; udp_mac_complete:udp_mac_complete_inst|address[5]~7                                                                                                                                                                                                                                                                                          ; 18      ;
; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|reg_m_addr[13]                                                                                                                                                                                                                                                ; 18      ;
; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|reg_m_addr[12]                                                                                                                                                                                                                                                ; 18      ;
; controller:controller_inst|Equal0~0                                                                                                                                                                                                                                                                                                          ; 18      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|udp:udp_inst|udp_ip_tx:udp_ip_tx_inst|state_reg.STATE_IDLE                                                                                                                                                                                                             ; 18      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|frame_ptr_reg[1]                                                                                                                                                                                  ; 18      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[8]                                                                                                                                                                                                                                                                    ; 17      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                             ; 17      ;
; udp_mac_complete:udp_mac_complete_inst|writedata[2]~15                                                                                                                                                                                                                                                                                       ; 17      ;
; udp_mac_complete:udp_mac_complete_inst|writedata[4]~14                                                                                                                                                                                                                                                                                       ; 17      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|reg_data_out[16]~83                                                                                                                ; 17      ;
; udp_mac_complete:udp_mac_complete_inst|icmp_reply:icmp_reply_inst|icmp_echo_03~2                                                                                                                                                                                                                                                             ; 17      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_tx:ip_eth_tx_inst|Equal7~0                                                                                                                                                                                              ; 17      ;
; udp_mac_complete:udp_mac_complete_inst|writedata[3]~0                                                                                                                                                                                                                                                                                        ; 17      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_rx:ip_eth_rx_inst|frame_ptr_reg[1]                                                                                                                                                                                      ; 17      ;
; controller:controller_inst|outputram:outputram_inst|altsyncram:altsyncram_component|altsyncram_lnj1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~2                                                                                                                                                                                     ; 17      ;
; controller:controller_inst|inputram:inputram_inst|altsyncram:altsyncram_component|altsyncram_kjj1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~2                                                                                                                                                                                       ; 17      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|udp:udp_inst|udp_ip_tx:udp_ip_tx_inst|m_ip_payload_axis_tready_int_reg                                                                                                                                                                                                 ; 17      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_tx:ip_eth_tx_inst|state_reg.STATE_WRITE_PAYLOAD                                                                                                                                                                         ; 17      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|udp:udp_inst|udp_ip_tx:udp_ip_tx_inst|state_reg.STATE_WRITE_PAYLOAD                                                                                                                                                                                                    ; 17      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_load_on~0                                                                                                                                                                                                                 ; 16      ;
; controller:controller_inst|always3~3                                                                                                                                                                                                                                                                                                         ; 16      ;
; controller:controller_inst|Equal8~2                                                                                                                                                                                                                                                                                                          ; 16      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_tx:ip_eth_tx_inst|Equal4~1                                                                                                                                                                                              ; 16      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|total_frm_cnt[15]~44                                          ; 16      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|LessThan0~4                                                   ; 16      ;
; udp_mac_complete:udp_mac_complete_inst|writedata[1]~16                                                                                                                                                                                                                                                                                       ; 16      ;
; udp_mac_complete:udp_mac_complete_inst|local_mac[32]~8                                                                                                                                                                                                                                                                                       ; 16      ;
; udp_mac_complete:udp_mac_complete_inst|writedata[0]~6                                                                                                                                                                                                                                                                                        ; 16      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|reg_data_rd[13]~0                                                                                                                                   ; 16      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|user_length[15]~1                                                          ; 16      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|always11~5                                                                 ; 16      ;
; udp_mac_complete:udp_mac_complete_inst|icmp_reply:icmp_reply_inst|icmp_counter[15]~19                                                                                                                                                                                                                                                        ; 16      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|reg_data_out[16]~84                                                                                                                ; 16      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt_add_len                                                                                ; 16      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_tx:arp_eth_tx_inst|frame_ptr_reg[4]                                                                                                                                                                                  ; 16      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always14~0                                                                                                                         ; 16      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always12~0                                                                                                                         ; 16      ;
; controller:controller_inst|execcmd:execcmd_inst|outram_d[14]~1                                                                                                                                                                                                                                                                               ; 16      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_rx:ip_eth_rx_inst|Selector32~0                                                                                                                                                                                          ; 16      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_rx:ip_eth_rx_inst|frame_ptr_reg[12]~2                                                                                                                                                                                   ; 16      ;
; controller:controller_inst|execcmd:execcmd_inst|in_len[9]~1                                                                                                                                                                                                                                                                                  ; 16      ;
; controller:controller_inst|always4~3                                                                                                                                                                                                                                                                                                         ; 16      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|udp:udp_inst|udp_ip_rx:udp_ip_rx_inst|frame_ptr_reg[0]~2                                                                                                                                                                                                               ; 16      ;
; controller:controller_inst|outputram:outputram_inst|altsyncram:altsyncram_component|altsyncram_lnj1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[0]~1                                                                                                                                                                           ; 16      ;
; controller:controller_inst|inputram:inputram_inst|altsyncram:altsyncram_component|altsyncram_kjj1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[4]~1                                                                                                                                                                             ; 16      ;
; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|reg_m_addr[1]                                                                                                                                                                                                                                                 ; 16      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_rx:ip_eth_rx_inst|m_ip_payload_axis_tlast_reg                                                                                                                                                                           ; 16      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|state_reg.STATE_READ_HEADER                                                                                                                                                                       ; 16      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_rx:ip_eth_rx_inst|m_ip_payload_axis_tvalid_reg                                                                                                                                                                          ; 16      ;
; controller:controller_inst|ctrl_out_udp_hdr_valid                                                                                                                                                                                                                                                                                            ; 16      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|udp:udp_inst|udp_ip_tx:udp_ip_tx_inst|s_udp_hdr_ready_reg                                                                                                                                                                                                              ; 16      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|process_0~0                                                                                                                                                                           ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                                                                                                                                                                                                                                                                    ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                                                             ; 15      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_tx:ip_eth_tx_inst|hdr_sum_reg[0]~6                                                                                                                                                                                      ; 15      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|frm_cnt[15]~1                                                 ; 15      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|reg_data[15]~1                                                                                                                                      ; 15      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|reg_data_out[16]~91                                                                                                                ; 15      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_tx:ip_eth_tx_inst|Equal0~5                                                                                                                                                                                              ; 15      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_tx:ip_eth_tx_inst|frame_ptr_reg[4]~2                                                                                                                                                                                    ; 15      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|reg_data_out[14]~49                                                                                                                ; 15      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|udp:udp_inst|udp_ip_tx:udp_ip_tx_inst|frame_ptr_reg[8]~2                                                                                                                                                                                                               ; 15      ;
; udp_mac_complete:udp_mac_complete_inst|write~1                                                                                                                                                                                                                                                                                               ; 15      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|udp:udp_inst|udp_ip_rx:udp_ip_rx_inst|m_udp_payload_axis_tready_int_reg                                                                                                                                                                                                ; 15      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_crc328checker:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[1]   ; 15      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|frame_ptr_reg[3]                                                                                                                                                                                  ; 15      ;
; udp_mac_complete:udp_mac_complete_inst|eth_axis_rx:eth_axis_rx_inst|m_eth_payload_axis_tvalid_reg                                                                                                                                                                                                                                            ; 15      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|udp:udp_inst|udp_ip_rx:udp_ip_rx_inst|state_reg.STATE_READ_PAYLOAD                                                                                                                                                                                                     ; 15      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal0~3                                                                                                                                                                              ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                                                                                                                                                                                                                                                                    ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                                                                                                                                                                                                                                                    ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[9]                                                                                                                                                                                                                                                                    ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]                                                                                                                                                                                                                                                                  ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]                                                                                                                                                                                                                                                                  ; 14      ;
; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|reg_s_readdata[28]~33                                                                                                                                                                                                                                         ; 14      ;
; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|reg_s_readdata[28]~32                                                                                                                                                                                                                                         ; 14      ;
; udp_mac_complete:udp_mac_complete_inst|writedata[5]~13                                                                                                                                                                                                                                                                                       ; 14      ;
; udp_mac_complete:udp_mac_complete_inst|writedata[6]~12                                                                                                                                                                                                                                                                                       ; 14      ;
; udp_mac_complete:udp_mac_complete_inst|writedata[7]~11                                                                                                                                                                                                                                                                                       ; 14      ;
; udp_mac_complete:udp_mac_complete_inst|writedata[8]~10                                                                                                                                                                                                                                                                                       ; 14      ;
; udp_mac_complete:udp_mac_complete_inst|writedata[9]~9                                                                                                                                                                                                                                                                                        ; 14      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_mii_rx_if:U_MRX|mii_pos                                                                                                                        ; 14      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|LessThan0~1                                                                                                                                                                                                                  ; 14      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_tx:ip_eth_tx_inst|Selector41~3                                                                                                                                                                                          ; 14      ;
; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|always3~1                                                                                                                                                                                                                                                     ; 14      ;
; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|reg_m_addr[5]                                                                                                                                                                                                                                                 ; 14      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_crc328checker:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[5]   ; 14      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_crc328checker:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[0]   ; 14      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[4] ; 14      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_tx:arp_eth_tx_inst|state_reg.STATE_WRITE_HEADER                                                                                                                                                                      ; 14      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_tx:ip_eth_tx_inst|state_reg.STATE_WRITE_PAYLOAD_LAST                                                                                                                                                                    ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]~6                                                                                                                                                                                                                                                                  ; 13      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_tx:ip_eth_tx_inst|Equal8~4                                                                                                                                                                                              ; 13      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|sop_reg[0]                                                    ; 13      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|comb~2                                                                                            ; 13      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|store_arp_plen~0                                                                                                                                                                                  ; 13      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_std_synchronizer:U_SYNC_1|dreg[1]                                                                                                                  ; 13      ;
; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|reg_s_readdata[20]~19                                                                                                                                                                                                                                         ; 13      ;
; udp_mac_complete:udp_mac_complete_inst|Equal5~0                                                                                                                                                                                                                                                                                              ; 13      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_tx:ip_eth_tx_inst|Equal5~0                                                                                                                                                                                              ; 13      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_tx:ip_eth_tx_inst|m_eth_payload_axis_tready_int_reg                                                                                                                                                                     ; 13      ;
; udp_mac_complete:udp_mac_complete_inst|eth_axis_rx:eth_axis_rx_inst|m_eth_payload_axis_tlast_reg                                                                                                                                                                                                                                             ; 13      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_mii_tx_if:U_MTX|tx_clkena_reg                                                                                                                  ; 13      ;
; udp_mac_complete:udp_mac_complete_inst|eth_axis_rx:eth_axis_rx_inst|always0~0                                                                                                                                                                                                                                                                ; 13      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_crc328checker:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[4]   ; 13      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[3] ; 13      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[1] ; 13      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[0] ; 13      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|eth_arb_mux:eth_arb_mux_inst|m_eth_payload_axis_tready_int_reg                                                                                                                                                                            ; 13      ;
; udp_mac_complete:udp_mac_complete_inst|eth_axis_rx:eth_axis_rx_inst|state_reg.STATE_READ_HEADER                                                                                                                                                                                                                                              ; 13      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_rx:ip_eth_rx_inst|state_reg.STATE_READ_PAYLOAD                                                                                                                                                                          ; 13      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|udp:udp_inst|udp_ip_rx:udp_ip_rx_inst|state_reg.STATE_READ_PAYLOAD_LAST                                                                                                                                                                                                ; 13      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|process_0~1                                                                                                                                                                           ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]~7                                                                                                                                                                                                                                                                  ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                                                            ; 12      ;
; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|reg_s_readdata[20]~28                                                                                                                                                                                                                                         ; 12      ;
; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|reg_s_readdata[20]~27                                                                                                                                                                                                                                         ; 12      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_3[3]~3                                                                  ; 12      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|always11~1                                                                 ; 12      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_3[3]~2                                                                  ; 12      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_3[3]~1                                                                  ; 12      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|sop_reg[1]                                                    ; 12      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always25~0                                                                                                                         ; 12      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always19~0                                                                                                                         ; 12      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always17~0                                                                                                                         ; 12      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always27~0                                                                                                                         ; 12      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|altera_tse_mdio_cntl:U_CNTL|mdio_sel~2                                                                                                                                     ; 12      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|always0~1                                                                                                                                           ; 12      ;
; udp_mac_complete:udp_mac_complete_inst|Equal5~3                                                                                                                                                                                                                                                                                              ; 12      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_RD|LessThan0~3                           ; 12      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_WRT|LessThan0~3                          ; 12      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|altera_tse_mdio_cntl:U_CNTL|state.STM_TYP_HOST_WR_WR_DATA                                                                                                                  ; 12      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_rx:ip_eth_rx_inst|frame_ptr_reg[4]                                                                                                                                                                                      ; 12      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|eth_mode                                                                                                                           ; 12      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[2] ; 12      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[5] ; 12      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|state_reg.STATE_WAIT_LAST                                                                                                                                                                         ; 12      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_rx:ip_eth_rx_inst|state_reg.STATE_READ_PAYLOAD_LAST                                                                                                                                                                     ; 12      ;
; udp_mac_complete:udp_mac_complete_inst|mac_reset:mac_reset_inst|rst_writedata[16]                                                                                                                                                                                                                                                            ; 12      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|udp:udp_inst|udp_ip_tx:udp_ip_tx_inst|state_reg.STATE_WRITE_PAYLOAD_LAST                                                                                                                                                                                               ; 12      ;
; udp_mac_complete:udp_mac_complete_inst|Equal0~3                                                                                                                                                                                                                                                                                              ; 11      ;
; udp_mac_complete:udp_mac_complete_inst|icmp_reply:icmp_reply_inst|Equal1~0                                                                                                                                                                                                                                                                   ; 11      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_mii_rx_if:U_MRX|state.STM_TYP_NEG                                                                                                              ; 11      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|reg_cnt[0]                                                                                      ; 11      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|empty_flag                                                     ; 11      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|reg_data_out[16]~97                                                                                                                ; 11      ;
; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|reg_s_readdata[20]~20                                                                                                                                                                                                                                         ; 11      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always0~2                                                                                                                          ; 11      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rx_en_s[1]                                                                 ; 11      ;
; controller:controller_inst|outputram:outputram_inst|altsyncram:altsyncram_component|altsyncram_lnj1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~3                                                                                                                                                                                     ; 11      ;
; controller:controller_inst|inputram:inputram_inst|altsyncram:altsyncram_component|altsyncram_kjj1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~3                                                                                                                                                                                       ; 11      ;
; udp_mac_complete:udp_mac_complete_inst|ip_arb_mux:ip_arb_mux_inst|arbiter:arb_inst|grant_encoded_reg[0]                                                                                                                                                                                                                                      ; 11      ;
; controller:controller_inst|always2~0                                                                                                                                                                                                                                                                                                         ; 11      ;
; controller:controller_inst|execcmd:execcmd_inst|Equal1~8                                                                                                                                                                                                                                                                                     ; 11      ;
; udp_mac_complete:udp_mac_complete_inst|avalon2axi:avalon2axi_inst|axi_last                                                                                                                                                                                                                                                                   ; 11      ;
; udp_mac_complete:udp_mac_complete_inst|avalon2axi:avalon2axi_inst|queue_head[0]                                                                                                                                                                                                                                                              ; 11      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_rx:ip_eth_rx_inst|m_ip_payload_axis_tdata_reg[7]                                                                                                                                                                        ; 11      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_rx:ip_eth_rx_inst|m_ip_payload_axis_tdata_reg[6]                                                                                                                                                                        ; 11      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_rx:ip_eth_rx_inst|m_ip_payload_axis_tdata_reg[5]                                                                                                                                                                        ; 11      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_rx:ip_eth_rx_inst|m_ip_payload_axis_tdata_reg[4]                                                                                                                                                                        ; 11      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_rx:ip_eth_rx_inst|m_ip_payload_axis_tdata_reg[3]                                                                                                                                                                        ; 11      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_crc328checker:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[2]   ; 11      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_crc328checker:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[3]   ; 11      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|reg_cnt[2]                                                                                      ; 11      ;
; udp_mac_complete:udp_mac_complete_inst|eth_axis_tx:eth_axis_tx_inst|m_axis_tvalid_reg                                                                                                                                                                                                                                                        ; 11      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_tx:arp_eth_tx_inst|m_eth_payload_axis_tready_int_reg                                                                                                                                                                 ; 11      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|eth_arb_mux:eth_arb_mux_inst|arbiter:arb_inst|grant_valid_reg                                                                                                                                                                             ; 11      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_arb_mux:ip_arb_mux_inst|arbiter:arb_inst|grant_valid_reg                                                                                                                                                                                                            ; 11      ;
; controller:controller_inst|start_exec                                                                                                                                                                                                                                                                                                        ; 11      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                                                                    ; 10      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                                                              ; 10      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                                                                    ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][4]                                                                                                                                                                                                                                                                  ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]                                                                                                                                                                                                                                                              ; 10      ;
; controller:controller_inst|ctrl_outram_address[6]~32                                                                                                                                                                                                                                                                                         ; 10      ;
; udp_mac_complete:udp_mac_complete_inst|icmp_reply:icmp_reply_inst|frame_length[5]~17                                                                                                                                                                                                                                                         ; 10      ;
; udp_mac_complete:udp_mac_complete_inst|icmp_reply:icmp_reply_inst|frame_length[5]~16                                                                                                                                                                                                                                                         ; 10      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_tx:ip_eth_tx_inst|ip_ttl_reg[0]                                                                                                                                                                                         ; 10      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_RD|LessThan0~2                           ; 10      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_WRT|LessThan0~2                          ; 10      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|enable_rx_reg3                                                             ; 10      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|altera_tse_mdio_cntl:U_CNTL|mdio_data_out~1                                                                                                                                ; 10      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always23~0                                                                                                                         ; 10      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always21~0                                                                                                                         ; 10      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always29~4                                                                                                                         ; 10      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always31~0                                                                                                                         ; 10      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|reg_cnt[2]                                                                                      ; 10      ;
; udp_mac_complete:udp_mac_complete_inst|eth_axis_tx:eth_axis_tx_inst|store_axis_int_to_temp~0                                                                                                                                                                                                                                                 ; 10      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_tx:arp_eth_tx_inst|store_eth_payload_int_to_temp~1                                                                                                                                                                   ; 10      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|reg_data_out[21]~95                                                                                                                ; 10      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|eth_arb_mux:eth_arb_mux_inst|store_axis_int_to_temp~0                                                                                                                                                                                     ; 10      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|full_flag                                                      ; 10      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_host_control:U_CTRL|Selector6~1                                                                                                                       ; 10      ;
; controller:controller_inst|Equal1~1                                                                                                                                                                                                                                                                                                          ; 10      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_tx:ip_eth_tx_inst|store_eth_payload_int_to_temp~1                                                                                                                                                                       ; 10      ;
; udp_mac_complete:udp_mac_complete_inst|ip_arb_mux:ip_arb_mux_inst|store_axis_int_to_temp~0                                                                                                                                                                                                                                                   ; 10      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|altera_tse_mdio_cntl:U_CNTL|state.STM_TYP_HOST_RD_REG                                                                                                                      ; 10      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|preamb_wait                                                                ; 10      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_rx:ip_eth_rx_inst|store_ip_payload_int_to_temp~0                                                                                                                                                                        ; 10      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_arb_mux:ip_arb_mux_inst|store_axis_int_to_temp~0                                                                                                                                                                                                                    ; 10      ;
; udp_mac_complete:udp_mac_complete_inst|icmp_reply:icmp_reply_inst|icmp_echo_00~0                                                                                                                                                                                                                                                             ; 10      ;
; controller:controller_inst|execcmd:execcmd_inst|inram_address[9]~16                                                                                                                                                                                                                                                                          ; 10      ;
; controller:controller_inst|execcmd:execcmd_inst|inram_address[9]~15                                                                                                                                                                                                                                                                          ; 10      ;
; controller:controller_inst|execcmd:execcmd_inst|outram_address[0]~13                                                                                                                                                                                                                                                                         ; 10      ;
; controller:controller_inst|execcmd:execcmd_inst|outram_address[0]~12                                                                                                                                                                                                                                                                         ; 10      ;
; controller:controller_inst|outputram:outputram_inst|altsyncram:altsyncram_component|altsyncram_lnj1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[3]~13                                                                                                                                                                          ; 10      ;
; controller:controller_inst|inputram:inputram_inst|altsyncram:altsyncram_component|altsyncram_kjj1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[8]~13                                                                                                                                                                            ; 10      ;
; controller:controller_inst|ctrl_inram_address[5]~12                                                                                                                                                                                                                                                                                          ; 10      ;
; controller:controller_inst|always2~1                                                                                                                                                                                                                                                                                                         ; 10      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|udp:udp_inst|udp_ip_rx:udp_ip_rx_inst|store_udp_payload_int_to_temp~0                                                                                                                                                                                                  ; 10      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_rx:ip_eth_rx_inst|frame_ptr_reg[2]                                                                                                                                                                                      ; 10      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|udp:udp_inst|udp_ip_tx:udp_ip_tx_inst|store_ip_payload_int_to_temp~0                                                                                                                                                                                                   ; 10      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_14[3]                                                                   ; 10      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_14[7]                                                                   ; 10      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_14[2]                                                                   ; 10      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_14[6]                                                                   ; 10      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_14[1]                                                                   ; 10      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_14[5]                                                                   ; 10      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_14[0]                                                                   ; 10      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_14[4]                                                                   ; 10      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_rx:ip_eth_rx_inst|m_ip_payload_axis_tdata_reg[0]                                                                                                                                                                        ; 10      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_rx:ip_eth_rx_inst|m_ip_payload_axis_tdata_reg[2]                                                                                                                                                                        ; 10      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_rx:ip_eth_rx_inst|m_ip_payload_axis_tdata_reg[1]                                                                                                                                                                        ; 10      ;
; controller:controller_inst|ctrl_out_udp_payload_axis_tlast                                                                                                                                                                                                                                                                                   ; 10      ;
; glitch_remove:glitch_remove_rx_pending|glitch_free_out~2                                                                                                                                                                                                                                                                                     ; 10      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_crc328checker:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[6]   ; 10      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_crc328checker:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[7]   ; 10      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[7] ; 10      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[6] ; 10      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|reg_cnt[1]                                                                                      ; 10      ;
; udp_mac_complete:udp_mac_complete_inst|eth_axis_tx:eth_axis_tx_inst|frame_ptr_reg[3]                                                                                                                                                                                                                                                         ; 10      ;
; udp_mac_complete:udp_mac_complete_inst|eth_axis_tx:eth_axis_tx_inst|frame_ptr_reg[2]                                                                                                                                                                                                                                                         ; 10      ;
; udp_mac_complete:udp_mac_complete_inst|ip_arb_mux:ip_arb_mux_inst|m_ip_payload_axis_tready_int_reg                                                                                                                                                                                                                                           ; 10      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|udp:udp_inst|udp_ip_tx:udp_ip_tx_inst|frame_ptr_reg[0]                                                                                                                                                                                                                 ; 10      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_arb_mux:ip_arb_mux_inst|m_ip_payload_axis_tready_int_reg                                                                                                                                                                                                            ; 10      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                                                                      ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]                                                                                                                                                                                                                                                                    ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                                                                                                                                                                                                                                                    ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][1]                                                                                                                                                                                                                                                                  ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][3]                                                                                                                                                                                                                                                                  ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][3]                                                                                                                                                                                                                                                                  ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]                                                                                                                                                                                                                                                              ; 9       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always33~10                                                                                                                        ; 9       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|reg_data_out[14]~463                                                                                                               ; 9       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_tx:arp_eth_tx_inst|m_eth_payload_axis_tdata_int[6]~1                                                                                                                                                                 ; 9       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|reg_data_out[7]~244                                                                                                                ; 9       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|reg_data_out[7]~230                                                                                                                ; 9       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|reg_data_out[7]~228                                                                                                                ; 9       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|gmii_rxd_int[1]~7                                                                                                                                         ; 9       ;
; udp_mac_complete:udp_mac_complete_inst|eth_axis_tx:eth_axis_tx_inst|m_axis_tdata_reg[2]~8                                                                                                                                                                                                                                                    ; 9       ;
; udp_mac_complete:udp_mac_complete_inst|eth_axis_tx:eth_axis_tx_inst|store_axis_int_to_output~0                                                                                                                                                                                                                                               ; 9       ;
; udp_mac_complete:udp_mac_complete_inst|writedata[10]~8                                                                                                                                                                                                                                                                                       ; 9       ;
; udp_mac_complete:udp_mac_complete_inst|writedata[11]~7                                                                                                                                                                                                                                                                                       ; 9       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|reg_phy_reg_add[9]~1                                                                                                                                ; 9       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|reg_cnt[1]                                                                                      ; 9       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|Selector2~0                                                                                     ; 9       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|eth_arb_mux:eth_arb_mux_inst|m_eth_payload_axis_tlast_reg~1                                                                                                                                                                               ; 9       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|eth_arb_mux:eth_arb_mux_inst|store_axis_int_to_output~0                                                                                                                                                                                   ; 9       ;
; udp_mac_complete:udp_mac_complete_inst|eth_axis_tx:eth_axis_tx_inst|s_eth_hdr_ready_reg                                                                                                                                                                                                                                                      ; 9       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|frm_length_reg[7]                                                                               ; 9       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|frm_length_reg[8]                                                                               ; 9       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_tx:ip_eth_tx_inst|m_eth_payload_axis_tdata_reg[7]~3                                                                                                                                                                     ; 9       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_tx:arp_eth_tx_inst|m_eth_payload_axis_tdata_reg[4]~0                                                                                                                                                                 ; 9       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_tx:arp_eth_tx_inst|store_eth_payload_int_to_output~0                                                                                                                                                                 ; 9       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|altera_tse_mdio_cntl:U_CNTL|state.STM_TYP_HOST_RD_REG_WAIT                                                                                                                 ; 9       ;
; controller:controller_inst|Equal2~0                                                                                                                                                                                                                                                                                                          ; 9       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rx_en_s[0]                                                                 ; 9       ;
; udp_mac_complete:udp_mac_complete_inst|eth_axis_rx:eth_axis_rx_inst|store_eth_payload_int_to_temp~0                                                                                                                                                                                                                                          ; 9       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_arb_mux:ip_arb_mux_inst|m_ip_payload_axis_tdata_reg[2]~9                                                                                                                                                                                                            ; 9       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_arb_mux:ip_arb_mux_inst|store_axis_int_to_output~0                                                                                                                                                                                                                  ; 9       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_tx:ip_eth_tx_inst|Selector53~1                                                                                                                                                                                          ; 9       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|mdio_wait                                                                                                                                           ; 9       ;
; udp_mac_complete:udp_mac_complete_inst|eth_axis_rx:eth_axis_rx_inst|m_eth_hdr_valid_next~0                                                                                                                                                                                                                                                   ; 9       ;
; udp_mac_complete:udp_mac_complete_inst|avalon2axi:avalon2axi_inst|axi_data[0]~15                                                                                                                                                                                                                                                             ; 9       ;
; udp_mac_complete:udp_mac_complete_inst|avalon2axi:avalon2axi_inst|axi_data[1]~13                                                                                                                                                                                                                                                             ; 9       ;
; udp_mac_complete:udp_mac_complete_inst|avalon2axi:avalon2axi_inst|axi_data[2]~11                                                                                                                                                                                                                                                             ; 9       ;
; udp_mac_complete:udp_mac_complete_inst|avalon2axi:avalon2axi_inst|axi_data[3]~9                                                                                                                                                                                                                                                              ; 9       ;
; udp_mac_complete:udp_mac_complete_inst|avalon2axi:avalon2axi_inst|axi_data[5]~7                                                                                                                                                                                                                                                              ; 9       ;
; udp_mac_complete:udp_mac_complete_inst|avalon2axi:avalon2axi_inst|axi_data[6]~5                                                                                                                                                                                                                                                              ; 9       ;
; udp_mac_complete:udp_mac_complete_inst|avalon2axi:avalon2axi_inst|axi_data[7]~3                                                                                                                                                                                                                                                              ; 9       ;
; udp_mac_complete:udp_mac_complete_inst|avalon2axi:avalon2axi_inst|axi_data[4]~1                                                                                                                                                                                                                                                              ; 9       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_rx:ip_eth_rx_inst|Selector38~1                                                                                                                                                                                          ; 9       ;
; udp_mac_complete:udp_mac_complete_inst|eth_axis_rx:eth_axis_rx_inst|m_eth_payload_axis_tdata_reg[7]~0                                                                                                                                                                                                                                        ; 9       ;
; udp_mac_complete:udp_mac_complete_inst|eth_axis_rx:eth_axis_rx_inst|store_eth_payload_int_to_output~0                                                                                                                                                                                                                                        ; 9       ;
; udp_mac_complete:udp_mac_complete_inst|ip_arb_mux:ip_arb_mux_inst|m_ip_payload_axis_tlast_reg~1                                                                                                                                                                                                                                              ; 9       ;
; udp_mac_complete:udp_mac_complete_inst|ip_arb_mux:ip_arb_mux_inst|store_axis_int_to_output~0                                                                                                                                                                                                                                                 ; 9       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|udp:udp_inst|udp_ip_tx:udp_ip_tx_inst|m_ip_payload_axis_tdata_reg[4]~7                                                                                                                                                                                                 ; 9       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|udp:udp_inst|udp_ip_tx:udp_ip_tx_inst|store_ip_payload_int_to_output~0                                                                                                                                                                                                 ; 9       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_tx:ip_eth_tx_inst|Equal16~1                                                                                                                                                                                             ; 9       ;
; controller:controller_inst|ctrl_inram_we                                                                                                                                                                                                                                                                                                     ; 9       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|udp:udp_inst|udp_ip_rx:udp_ip_rx_inst|Selector21~1                                                                                                                                                                                                                     ; 9       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_rx:ip_eth_rx_inst|m_ip_payload_axis_tdata_reg[0]~1                                                                                                                                                                      ; 9       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_rx:ip_eth_rx_inst|store_ip_payload_int_to_output~0                                                                                                                                                                      ; 9       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_rx:ip_eth_rx_inst|frame_ptr_reg[3]                                                                                                                                                                                      ; 9       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_rx:ip_eth_rx_inst|m_ip_payload_axis_tdata_reg[0]~0                                                                                                                                                                      ; 9       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|udp:udp_inst|udp_ip_tx:udp_ip_tx_inst|Selector37~0                                                                                                                                                                                                                     ; 9       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|udp:udp_inst|udp_ip_rx:udp_ip_rx_inst|m_udp_payload_axis_tdata_reg[6]~1                                                                                                                                                                                                ; 9       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|udp:udp_inst|udp_ip_tx:udp_ip_tx_inst|frame_ptr_reg[2]                                                                                                                                                                                                                 ; 9       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|udp:udp_inst|udp_ip_tx:udp_ip_tx_inst|frame_ptr_reg[1]                                                                                                                                                                                                                 ; 9       ;
; controller:controller_inst|ctrl_in_udp_payload_lo                                                                                                                                                                                                                                                                                            ; 9       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_tx:ip_eth_tx_inst|hdr_sum_reg[2]                                                                                                                                                                                        ; 9       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|reg_cnt[0]                                                                                      ; 9       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|eth_arb_mux:eth_arb_mux_inst|m_eth_hdr_valid_reg                                                                                                                                                                                          ; 9       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|eth_arb_mux:eth_arb_mux_inst|m_eth_payload_axis_tvalid_reg                                                                                                                                                                                ; 9       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_tx:ip_eth_tx_inst|m_eth_payload_axis_tvalid_reg                                                                                                                                                                         ; 9       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_arb_mux:ip_arb_mux_inst|m_ip_payload_axis_tlast_reg                                                                                                                                                                                                                 ; 9       ;
; udp_mac_complete:udp_mac_complete_inst|eth_axis_rx:eth_axis_rx_inst|frame_ptr_reg[1]                                                                                                                                                                                                                                                         ; 9       ;
; udp_mac_complete:udp_mac_complete_inst|eth_axis_rx:eth_axis_rx_inst|frame_ptr_reg[0]                                                                                                                                                                                                                                                         ; 9       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_tx:ip_eth_tx_inst|s_ip_payload_axis_tready_reg                                                                                                                                                                          ; 9       ;
; controller:controller_inst|ctrl_in_udp_hdr_ready                                                                                                                                                                                                                                                                                             ; 9       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]                                                                                                                                                                                            ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[3][0]~22                                                                                                                                                                                                                                                        ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]~12                                                                                                                                                                                                                                                        ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~2                                                                                                                                                                                                                                                         ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~11                                                                                                                                                                                                                                                                 ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg                                                                                                                                                                                                                                                            ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][0]~23                                                                                                                                                                                                                                                               ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~14                                                                                                                                                                                                                                                               ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~4                                                                                                                                                                                                                                                                ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]                                                                                                                                                                                                                                                              ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                                                                                                                                                                                                                                                              ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]                                                                                                                                                                                                                                                              ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|store_arp_sha_4~5                                                                                                                                                                                 ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|store_arp_sha_2~4                                                                                                                                                                                 ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|store_arp_tpa_2~5                                                                                                                                                                                 ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|store_arp_tpa_0~2                                                                                                                                                                                 ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|store_arp_htype_0~4                                                                                                                                                                               ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|store_arp_ptype_0~4                                                                                                                                                                               ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_rx:ip_eth_rx_inst|store_ip_source_ip_2~2                                                                                                                                                                                ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_rx:ip_eth_rx_inst|store_ip_source_ip_0~2                                                                                                                                                                                ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|reg_data_out[7]~467                                                                                                                ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|Equal10~7                                                                                       ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_tx:ip_eth_tx_inst|Equal19~2                                                                                                                                                                                             ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|Equal10~6                                                                                       ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|write_mac_reg[19]                                                                                                                                                                                   ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|write_mac_reg[27]                                                                                                                                                                                   ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|write_mac_reg[35]                                                                                                                                                                                   ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|write_mac_reg[11]                                                                                                                                                                                   ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|write_mac_reg[3]                                                                                                                                                                                    ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|write_mac_reg[23]                                                                                                                                                                                   ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|write_mac_reg[31]                                                                                                                                                                                   ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|write_mac_reg[39]                                                                                                                                                                                   ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|write_mac_reg[15]                                                                                                                                                                                   ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|write_mac_reg[7]                                                                                                                                                                                    ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|write_mac_reg[18]                                                                                                                                                                                   ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|write_mac_reg[26]                                                                                                                                                                                   ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|write_mac_reg[34]                                                                                                                                                                                   ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|write_mac_reg[10]                                                                                                                                                                                   ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|write_mac_reg[2]                                                                                                                                                                                    ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|write_mac_reg[22]                                                                                                                                                                                   ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|write_mac_reg[30]                                                                                                                                                                                   ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|write_mac_reg[38]                                                                                                                                                                                   ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|write_mac_reg[14]                                                                                                                                                                                   ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|write_mac_reg[6]                                                                                                                                                                                    ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|write_mac_reg[17]                                                                                                                                                                                   ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|write_mac_reg[25]                                                                                                                                                                                   ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|write_mac_reg[33]                                                                                                                                                                                   ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|write_mac_reg[9]                                                                                                                                                                                    ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|write_mac_reg[1]                                                                                                                                                                                    ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|write_mac_reg[21]                                                                                                                                                                                   ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|write_mac_reg[29]                                                                                                                                                                                   ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|write_mac_reg[37]                                                                                                                                                                                   ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|write_mac_reg[13]                                                                                                                                                                                   ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|write_mac_reg[5]                                                                                                                                                                                    ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|write_mac_reg[16]                                                                                                                                                                                   ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|write_mac_reg[32]                                                                                                                                                                                   ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|write_mac_reg[24]                                                                                                                                                                                   ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|write_mac_reg[8]                                                                                                                                                                                    ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|write_mac_reg[0]                                                                                                                                                                                    ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|udp:udp_inst|udp_ip_rx:udp_ip_rx_inst|store_udp_source_port_1~2                                                                                                                                                                                                        ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|udp:udp_inst|udp_ip_rx:udp_ip_rx_inst|store_udp_source_port_0~0                                                                                                                                                                                                        ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|write_mac_reg[20]                                                                                                                                                                                   ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|write_mac_reg[28]                                                                                                                                                                                   ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|write_mac_reg[36]                                                                                                                                                                                   ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|write_mac_reg[12]                                                                                                                                                                                   ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|write_mac_reg[4]                                                                                                                                                                                    ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|write_mac_reg[43]                                                                                                                                                                                   ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|write_mac_reg[47]                                                                                                                                                                                   ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|write_mac_reg[42]                                                                                                                                                                                   ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|write_mac_reg[46]                                                                                                                                                                                   ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|write_mac_reg[41]                                                                                                                                                                                   ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|write_mac_reg[45]                                                                                                                                                                                   ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|write_mac_reg[40]                                                                                                                                                                                   ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|write_mac_reg[44]                                                                                                                                                                                   ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|eth_axis_rx:eth_axis_rx_inst|store_eth_src_mac_2~0                                                                                                                                                                                                                                                    ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|eth_axis_rx:eth_axis_rx_inst|store_eth_src_mac_3~1                                                                                                                                                                                                                                                    ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|eth_axis_rx:eth_axis_rx_inst|store_eth_src_mac_4~0                                                                                                                                                                                                                                                    ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|eth_axis_rx:eth_axis_rx_inst|store_eth_src_mac_1~0                                                                                                                                                                                                                                                    ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|eth_axis_rx:eth_axis_rx_inst|store_eth_src_mac_0~1                                                                                                                                                                                                                                                    ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|store_arp_sha_5~0                                                                                                                                                                                 ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|store_arp_sha_0~0                                                                                                                                                                                 ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|store_arp_sha_3~0                                                                                                                                                                                 ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|store_arp_sha_1~0                                                                                                                                                                                 ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|eth_axis_rx:eth_axis_rx_inst|store_eth_src_mac_5~1                                                                                                                                                                                                                                                    ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|icmp_reply:icmp_reply_inst|Equal2~0                                                                                                                                                                                                                                                                   ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|ip_arb_mux:ip_arb_mux_inst|Mux4~0                                                                                                                                                                                                                                                                     ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|udp:udp_inst|udp_ip_tx:udp_ip_tx_inst|Equal0~4                                                                                                                                                                                                                         ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|udp:udp_inst|udp_ip_tx:udp_ip_tx_inst|Equal2~0                                                                                                                                                                                                                         ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|udp:udp_inst|udp_ip_tx:udp_ip_tx_inst|Equal1~0                                                                                                                                                                                                                         ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|udp:udp_inst|udp_ip_tx:udp_ip_tx_inst|Equal3~0                                                                                                                                                                                                                         ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_tx:ip_eth_tx_inst|store_eth_payload_int_to_output~0                                                                                                                                                                     ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_tx:ip_eth_tx_inst|Equal10~0                                                                                                                                                                                             ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_tx:ip_eth_tx_inst|Equal11~0                                                                                                                                                                                             ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_tx:ip_eth_tx_inst|Equal16~2                                                                                                                                                                                             ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_tx:ip_eth_tx_inst|Equal14~0                                                                                                                                                                                             ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_tx:ip_eth_tx_inst|Equal15~1                                                                                                                                                                                             ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_tx:arp_eth_tx_inst|m_eth_payload_axis_tdata_int[0]~0                                                                                                                                                                 ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|Equal6~0                                                                                                                                                                                                                                                                                              ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_mii_rx_if:U_MRX|nextstate~1                                                                                                                    ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|reg_data_out[7]~246                                                                                                                ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|reg_data_out[7]~235                                                                                                                ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|reg_data_out[7]~231                                                                                                                ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[0]~8                                                ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[15]~7                                               ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[23]~6                                               ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[31]~4                                               ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[39]~2                                               ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[47]~1                                               ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|type_length[7]~10                                             ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|type_length[15]~1                                             ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|dest_addr[15]~9                                               ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|dest_addr[23]~8                                               ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|dest_addr[31]~7                                               ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|dest_addr[39]~6                                               ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|gmii_rxd_int[2]~6                                                                                                                                         ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|gmii_rxd_int[3]~5                                                                                                                                         ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|gmii_rxd_int[4]~4                                                                                                                                         ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|gmii_rxd_int[5]~3                                                                                                                                         ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|gmii_rxd_int[6]~2                                                                                                                                         ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|dest_addr[47]~5                                               ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|gmii_rxd_int[7]~1                                                                                                                                         ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|dest_addr[5]~4                                                ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|gmii_rxd_int[0]~0                                                                                                                                         ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|store_arp_spa_2~0                                                                                                                                                                                 ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|store_arp_spa_3~0                                                                                                                                                                                 ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|store_arp_spa_1~1                                                                                                                                                                                 ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|store_arp_spa_0~0                                                                                                                                                                                 ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|store_arp_tpa_3~0                                                                                                                                                                                 ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|store_arp_tpa_1~0                                                                                                                                                                                 ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|store_arp_tha_5~0                                                                                                                                                                                 ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|store_arp_tha_4~1                                                                                                                                                                                 ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|store_arp_tha_3~0                                                                                                                                                                                 ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|store_arp_oper_1~1                                                                                                                                                                                ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|store_arp_oper_0~0                                                                                                                                                                                ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|store_arp_tha_1~0                                                                                                                                                                                 ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|store_arp_tha_2~0                                                                                                                                                                                 ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|store_arp_tha_0~0                                                                                                                                                                                 ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|store_arp_tpa_2~4                                                                                                                                                                                 ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|store_arp_htype_1~0                                                                                                                                                                               ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|store_arp_ptype_1~1                                                                                                                                                                               ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_rx:ip_eth_rx_inst|store_ip_source_ip_3~0                                                                                                                                                                                ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_rx:ip_eth_rx_inst|store_ip_source_ip_1~0                                                                                                                                                                                ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|reg_data_out[2]~117                                                                                                                ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|reg_data_out[2]~110                                                                                                                ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|write_ip_reg[31]                                                                                                                                                                                    ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|write_ip_reg[30]                                                                                                                                                                                    ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|write_ip_reg[29]                                                                                                                                                                                    ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|write_ip_reg[28]                                                                                                                                                                                    ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|write_ip_reg[27]                                                                                                                                                                                    ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|write_ip_reg[26]                                                                                                                                                                                    ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|write_ip_reg[25]                                                                                                                                                                                    ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|write_ip_reg[24]                                                                                                                                                                                    ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|write_ip_reg[23]                                                                                                                                                                                    ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|write_ip_reg[22]                                                                                                                                                                                    ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|write_ip_reg[21]                                                                                                                                                                                    ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|write_ip_reg[20]                                                                                                                                                                                    ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|write_ip_reg[19]                                                                                                                                                                                    ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|write_ip_reg[18]                                                                                                                                                                                    ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|write_ip_reg[17]                                                                                                                                                                                    ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|write_ip_reg[16]                                                                                                                                                                                    ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|write_ip_reg[15]                                                                                                                                                                                    ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|write_ip_reg[14]                                                                                                                                                                                    ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|write_ip_reg[13]                                                                                                                                                                                    ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|write_ip_reg[12]                                                                                                                                                                                    ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|write_ip_reg[11]                                                                                                                                                                                    ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|write_ip_reg[10]                                                                                                                                                                                    ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|write_ip_reg[9]                                                                                                                                                                                     ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|write_ip_reg[8]                                                                                                                                                                                     ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|write_ip_reg[7]                                                                                                                                                                                     ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|write_ip_reg[6]                                                                                                                                                                                     ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|write_ip_reg[5]                                                                                                                                                                                     ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|write_ip_reg[4]                                                                                                                                                                                     ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|write_ip_reg[3]                                                                                                                                                                                     ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|write_ip_reg[2]                                                                                                                                                                                     ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|write_ip_reg[1]                                                                                                                                                                                     ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|wr_ptr_reg[2]                                                                                                                                                                                       ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|wr_ptr_reg[0]                                                                                                                                                                                       ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|wr_ptr_reg[1]                                                                                                                                                                                       ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|write_ip_valid_reg                                                                                                                                                                                  ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|write_ip_reg[0]                                                                                                                                                                                     ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|frm_length_reg[9]                                                                               ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|cnt_rdaddr[3]                                                                                   ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|store_arp_hlen~1                                                                                                                                                                                  ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|store_arp_plen~1                                                                                                                                                                                  ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_gmii_io:U_GMIF|gm_rx_en_i_reg                                                                                                                  ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|afull_flag                                                     ; 8       ;
; controller:controller_inst|reg_readdata[16]~35                                                                                                                                                                                                                                                                                               ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_gray_cnt:U_WRT|LessThan0~2                              ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_bin_cnt:U_RD|LessThan0~2                                ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|avalon2axi:avalon2axi_inst|data_queue~17                                                                                                                                                                                                                                                              ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|avalon2axi:avalon2axi_inst|data_queue~16                                                                                                                                                                                                                                                              ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|eth_axis_rx:eth_axis_rx_inst|store_eth_type_1~1                                                                                                                                                                                                                                                       ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_tx:ip_eth_tx_inst|Equal12~0                                                                                                                                                                                             ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_rx:ip_eth_rx_inst|store_ip_version_ihl~0                                                                                                                                                                                ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_rx:ip_eth_rx_inst|store_ip_length_1~0                                                                                                                                                                                   ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_rx:ip_eth_rx_inst|store_ip_length_0~0                                                                                                                                                                                   ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|icmp_reply:icmp_reply_inst|always11~3                                                                                                                                                                                                                                                                 ; 8       ;
; controller:controller_inst|execcmd:execcmd_inst|cmd_process_06                                                                                                                                                                                                                                                                               ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_host_control:U_CTRL|reg_wr~0                                                                                                                          ; 8       ;
; controller:controller_inst|ctrl_inram_d[0]~0                                                                                                                                                                                                                                                                                                 ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|mac_reset:mac_reset_inst|rw_idx_next~0                                                                                                                                                                                                                                                                ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_rx:ip_eth_rx_inst|store_ip_dest_ip_3~0                                                                                                                                                                                  ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_rx:ip_eth_rx_inst|store_ip_dest_ip_2~0                                                                                                                                                                                  ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_rx:ip_eth_rx_inst|store_ip_dest_ip_1~0                                                                                                                                                                                  ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_rx:ip_eth_rx_inst|store_ip_dest_ip_0~0                                                                                                                                                                                  ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_rx:ip_eth_rx_inst|store_ip_flags_fragment_offset_0~0                                                                                                                                                                    ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|s_select_none_reg                                                                                                                                                                                                                         ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_rx:ip_eth_rx_inst|store_ip_protocol~0                                                                                                                                                                                   ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_arb_mux:ip_arb_mux_inst|ShiftLeft1~1                                                                                                                                                                                                                                ; 8       ;
; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|reg_m_addr[4]                                                                                                                                                                                                                                                 ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|udp:udp_inst|udp_ip_rx:udp_ip_rx_inst|store_udp_length_1~0                                                                                                                                                                                                             ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|udp:udp_inst|udp_ip_rx:udp_ip_rx_inst|store_udp_length_0~0                                                                                                                                                                                                             ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|empty_flag                                                         ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|udp:udp_inst|udp_ip_rx:udp_ip_rx_inst|store_udp_dest_port_1~0                                                                                                                                                                                                          ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|udp:udp_inst|udp_ip_rx:udp_ip_rx_inst|store_udp_dest_port_0~1                                                                                                                                                                                                          ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|udp:udp_inst|udp_ip_rx:udp_ip_rx_inst|frame_ptr_reg[0]                                                                                                                                                                                                                 ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|udp:udp_inst|udp_ip_tx:udp_ip_tx_inst|Equal0~3                                                                                                                                                                                                                         ; 8       ;
; controller:controller_inst|ctrl_outram_re~0                                                                                                                                                                                                                                                                                                  ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_tx:ip_eth_tx_inst|hdr_sum_reg[11]                                                                                                                                                                                       ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_tx:ip_eth_tx_inst|hdr_sum_reg[3]                                                                                                                                                                                        ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_tx:ip_eth_tx_inst|hdr_sum_reg[15]                                                                                                                                                                                       ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_tx:ip_eth_tx_inst|hdr_sum_reg[7]                                                                                                                                                                                        ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_tx:ip_eth_tx_inst|hdr_sum_reg[10]                                                                                                                                                                                       ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_tx:ip_eth_tx_inst|hdr_sum_reg[6]                                                                                                                                                                                        ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_tx:ip_eth_tx_inst|hdr_sum_reg[14]                                                                                                                                                                                       ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_tx:ip_eth_tx_inst|hdr_sum_reg[9]                                                                                                                                                                                        ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_tx:ip_eth_tx_inst|hdr_sum_reg[1]                                                                                                                                                                                        ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_tx:ip_eth_tx_inst|hdr_sum_reg[13]                                                                                                                                                                                       ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_tx:ip_eth_tx_inst|hdr_sum_reg[5]                                                                                                                                                                                        ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_tx:ip_eth_tx_inst|hdr_sum_reg[0]                                                                                                                                                                                        ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_tx:ip_eth_tx_inst|hdr_sum_reg[8]                                                                                                                                                                                        ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_tx:ip_eth_tx_inst|hdr_sum_reg[12]                                                                                                                                                                                       ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_tx:ip_eth_tx_inst|hdr_sum_reg[4]                                                                                                                                                                                        ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|frm_cnt[1]                                                                 ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|cache_query_request_valid_reg                                                                                                                                                                                                ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|icmp_reply:icmp_reply_inst|icmp_echo_01                                                                                                                                                                                                                                                               ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|drop_packet_reg                                                                                                                                                                                                                ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|ip_arb_mux:ip_arb_mux_inst|m_ip_payload_axis_tvalid_reg                                                                                                                                                                                                                                               ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_arb_mux:ip_arb_mux_inst|m_ip_payload_axis_tvalid_reg                                                                                                                                                                                                                ; 8       ;
; controller:controller_inst|outputram:outputram_inst|altsyncram:altsyncram_component|altsyncram_lnj1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]                                                                                                                              ; 8       ;
; controller:controller_inst|inputram:inputram_inst|altsyncram:altsyncram_component|altsyncram_kjj1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3]                                                                                                                                ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|mac_reset:mac_reset_inst|rst_addr[2]                                                                                                                                                                                                                                                                  ; 8       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|udp:udp_inst|udp_ip_tx:udp_ip_tx_inst|m_ip_payload_axis_tvalid_reg                                                                                                                                                                                                     ; 8       ;
; controller:controller_inst|ctrl_out_udp_payload_axis_tvalid                                                                                                                                                                                                                                                                                  ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|clear_signal                                                                                                                                                                                                                                           ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[7]                                                                                                                                                                                                                                                                    ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[6]                                                                                                                                                                                                                                                                    ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]                                                                                                                                                                                                                                                                    ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[5]                                                                                                                                                                                                                                             ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                                                                                                                        ; 7       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_tx:ip_eth_tx_inst|Equal18~2                                                                                                                                                                                             ; 7       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|reg_data_out[7]~476                                                                                                                ; 7       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|reg_data_out[21]~474                                                                                                               ; 7       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|reg_data_out[21]~473                                                                                                               ; 7       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|reg_data_out[2]~470                                                                                                                ; 7       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|udp:udp_inst|udp_ip_tx:udp_ip_tx_inst|Selector26~1                                                                                                                                                                                                                     ; 7       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|udp:udp_inst|udp_ip_tx:udp_ip_tx_inst|Selector26~0                                                                                                                                                                                                                     ; 7       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|udp:udp_inst|udp_ip_tx:udp_ip_tx_inst|Equal5~0                                                                                                                                                                                                                         ; 7       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_tx:ip_eth_tx_inst|Equal3~1                                                                                                                                                                                              ; 7       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_tx:ip_eth_tx_inst|Equal8~3                                                                                                                                                                                              ; 7       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_tx:ip_eth_tx_inst|Equal13~0                                                                                                                                                                                             ; 7       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|reg_data_out[7]~236                                                                                                                ; 7       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|reg_data_out[7]~229                                                                                                                ; 7       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|reg_data_out[21]~214                                                                                                               ; 7       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|reg_data_out[21]~211                                                                                                               ; 7       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|sop_reg[12]                                                   ; 7       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|sop_reg[8]                                                    ; 7       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|sop_reg[9]                                                    ; 7       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|always4~1                                                                  ; 7       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|always3~3                                                                  ; 7       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|reg_data_out[2]~111                                                                                                                ; 7       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|reg_data_out[2]~107                                                                                                                ; 7       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|frm_length_reg[4]                                                                               ; 7       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|frm_length_reg[5]                                                                               ; 7       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|frm_length_reg[10]                                                                              ; 7       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|cnt_rdaddr[2]                                                                                   ; 7       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|gmii_rxdv_int~0                                                                                                                                           ; 7       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|Equal9~1                                                                                        ; 7       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always0~0                                                                                                                          ; 7       ;
; udp_mac_complete:udp_mac_complete_inst|writedata[13]~1                                                                                                                                                                                                                                                                                       ; 7       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|altera_tse_mdio_cntl:U_CNTL|state.STM_TYP_HOST_RD_WR_ADDR                                                                                                                  ; 7       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|tx_en_s_end~0                                                              ; 7       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|preamb_run[2]                                                              ; 7       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|preamb_run[0]                                                              ; 7       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|command_config[13]                                                                                                                 ; 7       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|reg_data_out[14]~52                                                                                                                ; 7       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|crc_vld[4]                                                                 ; 7       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|fifo_wr                                                                    ; 7       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_tx:ip_eth_tx_inst|always0~0                                                                                                                                                                                             ; 7       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|eth_arb_mux:eth_arb_mux_inst|ShiftLeft1~0                                                                                                                                                                                                 ; 7       ;
; udp_mac_complete:udp_mac_complete_inst|read~0                                                                                                                                                                                                                                                                                                ; 7       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_host_control:U_CTRL|state.STM_TYPE_NEXT_CYCLE                                                                                                         ; 7       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|s_eth_payload_axis_tready~0                                                                                                                                                                                                               ; 7       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_rx:ip_eth_rx_inst|m_ip_payload_axis_tready_int_reg                                                                                                                                                                      ; 7       ;
; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|reg_m_addr[6]                                                                                                                                                                                                                                                 ; 7       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|udp:udp_inst|udp_ip_rx:udp_ip_rx_inst|frame_ptr_reg[2]                                                                                                                                                                                                                 ; 7       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|udp:udp_inst|udp_ip_rx:udp_ip_rx_inst|m_udp_payload_axis_tlast_reg                                                                                                                                                                                                     ; 7       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|frm_cnt[0]                                                                 ; 7       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_tx:arp_eth_tx_inst|s_frame_ready_reg                                                                                                                                                                                 ; 7       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|frame_ptr_reg[4]                                                                                                                                                                                  ; 7       ;
; udp_mac_complete:udp_mac_complete_inst|eth_axis_tx:eth_axis_tx_inst|s_eth_payload_axis_tready_reg                                                                                                                                                                                                                                            ; 7       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_tx:arp_eth_tx_inst|m_eth_payload_axis_tvalid_reg                                                                                                                                                                     ; 7       ;
; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|reg_m_rd                                                                                                                                                                                                                                                      ; 7       ;
; udp_mac_complete:udp_mac_complete_inst|eth_axis_rx:eth_axis_rx_inst|frame_ptr_reg[3]                                                                                                                                                                                                                                                         ; 7       ;
; udp_mac_complete:udp_mac_complete_inst|eth_axis_rx:eth_axis_rx_inst|frame_ptr_reg[2]                                                                                                                                                                                                                                                         ; 7       ;
; controller:controller_inst|outputram:outputram_inst|altsyncram:altsyncram_component|altsyncram_lnj1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]                                                                                                                              ; 7       ;
; controller:controller_inst|outputram:outputram_inst|altsyncram:altsyncram_component|altsyncram_lnj1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]                                                                                                                              ; 7       ;
; controller:controller_inst|inputram:inputram_inst|altsyncram:altsyncram_component|altsyncram_kjj1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]                                                                                                                                ; 7       ;
; controller:controller_inst|inputram:inputram_inst|altsyncram:altsyncram_component|altsyncram_kjj1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]                                                                                                                                ; 7       ;
; controller:controller_inst|inputram:inputram_inst|altsyncram:altsyncram_component|altsyncram_kjj1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[1]                                                                                                                                ; 7       ;
; udp_mac_complete:udp_mac_complete_inst|mac_reset:mac_reset_inst|rst_addr[3]                                                                                                                                                                                                                                                                  ; 7       ;
; udp_mac_complete:udp_mac_complete_inst|mac_reset:mac_reset_inst|rst_addr[0]                                                                                                                                                                                                                                                                  ; 7       ;
; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|reg_m_wr                                                                                                                                                                                                                                                      ; 7       ;
; gen_key_signal:gen_key1_signal|key_out                                                                                                                                                                                                                                                                                                       ; 7       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:done                                                                                                                                                                  ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[1]                                                                                                                                                                                            ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|run                                                                                                                                                                                                                              ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]~23                                                                                                                                                                                                                                     ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]~14                                                                                                                                                                                                                                     ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal11~0                                                                                                                                                                                                                                                                      ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][3]                                                                                                                                                                                                                                                                  ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[5]                                                                                                                                                                                                                                        ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                                                                                                                                                        ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                                                                                                                        ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                                                                                                                                        ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|reg_data_out[2]~469                                                                                                                ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always33~9                                                                                                                         ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|Equal11~4                                                                                       ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_tx:ip_eth_tx_inst|Equal17~0                                                                                                                                                                                             ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_tx:arp_eth_tx_inst|Selector6~0                                                                                                                                                                                       ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|eth_axis_tx:eth_axis_tx_inst|Selector19~0                                                                                                                                                                                                                                                             ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_WRT|LessThan0~1                              ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|sop_reg[2]                                                    ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_RD|LessThan0~1                               ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|frm_cnt[4]~10                                                              ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|writedata[15]~19                                                                                                                                                                                                                                                                                      ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|writedata[14]~18                                                                                                                                                                                                                                                                                      ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|reg_data_out[2]~119                                                                                                                ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|reg_data_out[2]~112                                                                                                                ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|Selector2~0                                                                                     ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|Equal2~1                                                                                                                                            ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|frm_length_reg[6]                                                                               ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|frm_length_reg[11]                                                                              ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|cnt_rdaddr[1]                                                                                   ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|cnt_rdaddr[0]                                                                                   ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_request_retry_cnt_reg[3]~8                                                                                                                                                                                               ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|empty_flag                                                         ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|Equal5~1                                                                                                                                                                                                                                                                                              ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|Equal0~2                                                                                                                                                                                          ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|crc_vld[5]                                                                 ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_tx:ip_eth_tx_inst|Equal5~1                                                                                                                                                                                              ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|query_response_error_reg                                                                                                                                                                            ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|altera_tse_mdio_cntl:U_CNTL|state.STM_TYP_HOST_WR_WR_ADDR                                                                                                                  ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|reg_data_out[14]~56                                                                                                                ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|frm_lgth_err_s_reg                                                         ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|end_wr_fifo                                                                ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_rx:ip_eth_rx_inst|s_eth_payload_axis_tready_next~0                                                                                                                                                                      ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_rx:ip_eth_rx_inst|always0~0                                                                                                                                                                                             ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|eth_axis_rx:eth_axis_rx_inst|m_eth_payload_axis_tready_int_reg                                                                                                                                                                                                                                        ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|eth_axis_rx:eth_axis_rx_inst|m_eth_type_reg[2]                                                                                                                                                                                                                                                        ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|eth_axis_rx:eth_axis_rx_inst|m_eth_type_reg[1]                                                                                                                                                                                                                                                        ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|Equal0~4                                                                                                                                                                                                                                  ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_host_control:U_CTRL|Selector3~1                                                                                                                       ; 6       ;
; controller:controller_inst|execcmd:execcmd_inst|cmd_process_00                                                                                                                                                                                                                                                                               ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|s_select_arp_reg                                                                                                                                                                                                                          ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|Selector9~4                                                                                       ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|sw_reset_reg2                                                                                     ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_RD|b_out[11]                             ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_RD|b_out[10]                             ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_RD|b_out[9]                              ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_RD|b_out[8]                              ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_RD|b_out[7]                              ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_RD|b_out[6]                              ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_RD|b_out[5]                              ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_RD|b_out[4]                              ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_RD|b_out[3]                              ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_RD|b_out[2]                              ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_RD|b_out[1]                              ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_RD|b_out[0]                              ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_WRT|b_out[11]                            ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_WRT|b_out[10]                            ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_WRT|b_out[9]                             ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_WRT|b_out[8]                             ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_WRT|b_out[7]                             ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_WRT|b_out[6]                             ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_WRT|b_out[5]                             ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_WRT|b_out[4]                             ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_WRT|b_out[3]                             ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_WRT|b_out[2]                             ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_WRT|b_out[1]                             ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_WRT|b_out[0]                             ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_rx:ip_eth_rx_inst|Equal3~4                                                                                                                                                                                              ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|udp:udp_inst|udp_ip_rx:udp_ip_rx_inst|always0~0                                                                                                                                                                                                                        ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|s_select_ip_reg                                                                                                                                                                                                                           ; 6       ;
; controller:controller_inst|outputram:outputram_inst|altsyncram:altsyncram_component|altsyncram_lnj1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[1]                                                                                                                                                                  ; 6       ;
; controller:controller_inst|outputram:outputram_inst|altsyncram:altsyncram_component|altsyncram_lnj1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|clear_signal                                                                                                                                 ; 6       ;
; controller:controller_inst|inputram:inputram_inst|altsyncram:altsyncram_component|altsyncram_kjj1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[1]                                                                                                                                                                    ; 6       ;
; controller:controller_inst|inputram:inputram_inst|altsyncram:altsyncram_component|altsyncram_kjj1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|clear_signal                                                                                                                                   ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|s_select_udp_reg                                                                                                                                                                                                                                                       ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|udp:udp_inst|udp_ip_tx:udp_ip_tx_inst|Selector25~0                                                                                                                                                                                                                     ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_arb_mux:ip_arb_mux_inst|ShiftLeft1~0                                                                                                                                                                                                                                ; 6       ;
; controller:controller_inst|ctrl_out_udp_payload_lo                                                                                                                                                                                                                                                                                           ; 6       ;
; controller:controller_inst|check_invalid                                                                                                                                                                                                                                                                                                     ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|local_ip[30]                                                                                                                                                                                                                                                                                          ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|local_ip[31]                                                                                                                                                                                                                                                                                          ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|local_ip[28]                                                                                                                                                                                                                                                                                          ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|local_ip[29]                                                                                                                                                                                                                                                                                          ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|local_ip[26]                                                                                                                                                                                                                                                                                          ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|local_ip[27]                                                                                                                                                                                                                                                                                          ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|local_ip[24]                                                                                                                                                                                                                                                                                          ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|local_ip[25]                                                                                                                                                                                                                                                                                          ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|local_ip[22]                                                                                                                                                                                                                                                                                          ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|local_ip[23]                                                                                                                                                                                                                                                                                          ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|local_ip[20]                                                                                                                                                                                                                                                                                          ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|local_ip[21]                                                                                                                                                                                                                                                                                          ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|local_ip[18]                                                                                                                                                                                                                                                                                          ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|local_ip[19]                                                                                                                                                                                                                                                                                          ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|local_ip[16]                                                                                                                                                                                                                                                                                          ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|local_ip[17]                                                                                                                                                                                                                                                                                          ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|local_ip[14]                                                                                                                                                                                                                                                                                          ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|local_ip[15]                                                                                                                                                                                                                                                                                          ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|local_ip[12]                                                                                                                                                                                                                                                                                          ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|local_ip[13]                                                                                                                                                                                                                                                                                          ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|local_ip[10]                                                                                                                                                                                                                                                                                          ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|local_ip[11]                                                                                                                                                                                                                                                                                          ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|local_ip[8]                                                                                                                                                                                                                                                                                           ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|local_ip[9]                                                                                                                                                                                                                                                                                           ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|local_ip[6]                                                                                                                                                                                                                                                                                           ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|local_ip[7]                                                                                                                                                                                                                                                                                           ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|local_ip[4]                                                                                                                                                                                                                                                                                           ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|local_ip[5]                                                                                                                                                                                                                                                                                           ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|local_ip[2]                                                                                                                                                                                                                                                                                           ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|local_ip[3]                                                                                                                                                                                                                                                                                           ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|local_ip[0]                                                                                                                                                                                                                                                                                           ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|local_ip[1]                                                                                                                                                                                                                                                                                           ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|pad_cnt[0]                                                                 ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|frm_cnt[3]                                                                 ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|frm_cnt[2]                                                                 ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|icmp_reply:icmp_reply_inst|icmp_echo_06                                                                                                                                                                                                                                                               ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_response_valid_reg                                                                                                                                                                                                       ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|eth_axis_rx:eth_axis_rx_inst|m_eth_hdr_valid_reg                                                                                                                                                                                                                                                      ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_rx:ip_eth_rx_inst|state_reg.STATE_READ_HEADER                                                                                                                                                                           ; 6       ;
; controller:controller_inst|outputram:outputram_inst|altsyncram:altsyncram_component|altsyncram_lnj1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[1]                                                                                                                              ; 6       ;
; controller:controller_inst|outputram:outputram_inst|altsyncram:altsyncram_component|altsyncram_lnj1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3]                                                                                                                              ; 6       ;
; controller:controller_inst|inputram:inputram_inst|altsyncram:altsyncram_component|altsyncram_kjj1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]                                                                                                                                ; 6       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|udp:udp_inst|udp_ip_tx:udp_ip_tx_inst|state_reg.STATE_WRITE_HEADER                                                                                                                                                                                                     ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_fgi:auto_generated|counter_reg_bit[4]~0                                          ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[9]                                                                                                                                                                                                  ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[8]                                                                                                                                                                                                  ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[7]                                                                                                                                                                                                  ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[6]                                                                                                                                                                                                  ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[5]                                                                                                                                                                                                  ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[4]                                                                                                                                                                                                  ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[3]                                                                                                                                                                                                  ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[2]                                                                                                                                                                                                  ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[1]                                                                                                                                                                                                  ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[0]                                                                                                                                                                                                  ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_cgi:auto_generated|counter_reg_bit[4]~0                                                         ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|clear_signal                                                                                                                                                                                               ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[2]                                                                                                                                                                                            ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]                                                                                                                                                                                            ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|crc_rom_sr_ena~0                                                                                                                                                                                                                 ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~19                                                                                                                                                                                                                                                           ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~12                                                                                                                                                                                                                                                           ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_tdo_mux_proc~0                                                                                                                                                                                                                                                             ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[2]                                                                                                                                                                                                                                             ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[3]~reg0                                                                                                                                                                                                                                                               ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[2]~reg0                                                                                                                                                                                                                                                               ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                                                                               ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][2]                                                                                                                                                                                                                                                                  ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][1]                                                                                                                                                                                                                                                                  ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][2]                                                                                                                                                                                                                                                                  ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][1]                                                                                                                                                                                                                                                                  ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                                                                                                                                        ; 5       ;
; controller:controller_inst|inputram:inputram_inst|altsyncram:altsyncram_component|altsyncram_kjj1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]~19                                                                                                                             ; 5       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_tx:ip_eth_tx_inst|Equal1~0                                                                                                                                                                                              ; 5       ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_tx:ip_eth_tx_inst|Equal9~0                                                                                                                                                                                              ; 5       ;
; udp_mac_complete:udp_mac_complete_inst|eth_axis_tx:eth_axis_tx_inst|Selector19~2                                                                                                                                                                                                                                                             ; 5       ;
; udp_mac_complete:udp_mac_complete_inst|eth_axis_tx:eth_axis_tx_inst|Selector19~1                                                                                                                                                                                                                                                             ; 5       ;
; controller:controller_inst|reg_readdata[26]~153                                                                                                                                                                                                                                                                                              ; 5       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                     ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------+
; controller:controller_inst|inputram:inputram_inst|altsyncram:altsyncram_component|altsyncram_kjj1:auto_generated|altsyncram_p3b2:altsyncram1|ALTSYNCRAM                                                                                                                                                                                                                                                  ; M9K  ; True Dual Port   ; Dual Clocks  ; 1024         ; 16           ; 1024         ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 1024                        ; 16                          ; 1024                        ; 16                          ; 16384               ; 2    ; None ; M9K_X64_Y30_N0, M9K_X64_Y31_N0                                                 ;
; controller:controller_inst|outputram:outputram_inst|altsyncram:altsyncram_component|altsyncram_lnj1:auto_generated|altsyncram_p3b2:altsyncram1|ALTSYNCRAM                                                                                                                                                                                                                                                ; M9K  ; True Dual Port   ; Dual Clocks  ; 1024         ; 16           ; 1024         ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 1024                        ; 16                          ; 1024                        ; 16                          ; 16384               ; 2    ; None ; M9K_X64_Y29_N0, M9K_X64_Y28_N0                                                 ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0124:auto_generated|ALTSYNCRAM                                                                                                                                                                                                    ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 24           ; 1024         ; 24           ; yes                    ; no                      ; yes                    ; no                      ; 24576 ; 1024                        ; 24                          ; 1024                        ; 24                          ; 24576               ; 3    ; None ; M9K_X51_Y26_N0, M9K_X51_Y27_N0, M9K_X51_Y25_N0                                 ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_n6k1:auto_generated|ALTSYNCRAM                                                ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 1    ; None ; M9K_X64_Y49_N0                                                                 ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_2|altsyncram:altsyncram_component|altsyncram_n6k1:auto_generated|ALTSYNCRAM                                                ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 1    ; None ; M9K_X64_Y48_N0                                                                 ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_1|altsyncram:altsyncram_component|altsyncram_n3k1:auto_generated|ALTSYNCRAM                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 32           ; 8            ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 256   ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 1    ; None ; M9K_X64_Y37_N0                                                                 ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_2|altsyncram:altsyncram_component|altsyncram_n3k1:auto_generated|ALTSYNCRAM                                                   ; AUTO ; Simple Dual Port ; Dual Clocks  ; 8            ; 32           ; 8            ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 256   ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 1    ; None ; M9K_X64_Y40_N0                                                                 ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_o9g1:auto_generated|ALTSYNCRAM                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 23           ; 256          ; 23           ; yes                    ; no                      ; yes                    ; no                      ; 5888  ; 256                         ; 5                           ; 256                         ; 5                           ; 1280                ; 1    ; None ; M9K_X51_Y44_N0                                                                 ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_qfg1:auto_generated|ALTSYNCRAM             ; AUTO ; Simple Dual Port ; Dual Clocks  ; 4096         ; 14           ; 4096         ; 14           ; yes                    ; no                      ; yes                    ; no                      ; 57344 ; 4096                        ; 9                           ; 4096                        ; 9                           ; 36864               ; 5    ; None ; M9K_X51_Y42_N0, M9K_X51_Y46_N0, M9K_X51_Y43_N0, M9K_X51_Y41_N0, M9K_X51_Y45_N0 ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_altshifttaps:U_SHIFTTAPS|altshift_taps:shift_reg_rtl_0|shift_taps_unm:auto_generated|altsyncram_ce81:altsyncram2|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 14           ; 8            ; 14           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 112   ; 14                          ; 8                           ; 14                          ; 8                           ; 112                 ; 1    ; None ; M9K_X51_Y48_N0                                                                 ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_83g1:auto_generated|ALTSYNCRAM                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 2            ; 64           ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 128   ; 64                          ; 2                           ; 64                          ; 2                           ; 128                 ; 1    ; None ; M9K_X51_Y51_N0                                                                 ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_meg1:auto_generated|ALTSYNCRAM             ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 10           ; 1024         ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 10240 ; 1024                        ; 10                          ; 1024                        ; 10                          ; 10240               ; 2    ; None ; M9K_X64_Y54_N0, M9K_X64_Y53_N0                                                 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+---------------------------------------------------------+
; Other Routing Usage Summary                             ;
+-----------------------------+---------------------------+
; Other Routing Resource Type ; Usage                     ;
+-----------------------------+---------------------------+
; Block interconnects         ; 13,461 / 342,891 ( 4 % )  ;
; C16 interconnects           ; 95 / 10,120 ( < 1 % )     ;
; C4 interconnects            ; 6,820 / 209,544 ( 3 % )   ;
; Direct links                ; 2,290 / 342,891 ( < 1 % ) ;
; Global clocks               ; 15 / 20 ( 75 % )          ;
; Local interconnects         ; 5,687 / 119,088 ( 5 % )   ;
; R24 interconnects           ; 192 / 9,963 ( 2 % )       ;
; R4 interconnects            ; 8,156 / 289,782 ( 3 % )   ;
+-----------------------------+---------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.29) ; Number of LABs  (Total = 817) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 20                            ;
; 2                                           ; 26                            ;
; 3                                           ; 18                            ;
; 4                                           ; 16                            ;
; 5                                           ; 9                             ;
; 6                                           ; 14                            ;
; 7                                           ; 14                            ;
; 8                                           ; 12                            ;
; 9                                           ; 11                            ;
; 10                                          ; 18                            ;
; 11                                          ; 17                            ;
; 12                                          ; 26                            ;
; 13                                          ; 33                            ;
; 14                                          ; 54                            ;
; 15                                          ; 84                            ;
; 16                                          ; 445                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.33) ; Number of LABs  (Total = 817) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 286                           ;
; 1 Clock                            ; 659                           ;
; 1 Clock enable                     ; 364                           ;
; 1 Sync. clear                      ; 100                           ;
; 1 Sync. load                       ; 32                            ;
; 2 Async. clears                    ; 78                            ;
; 2 Clock enables                    ; 254                           ;
; 2 Clocks                           ; 133                           ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 21.72) ; Number of LABs  (Total = 817) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 5                             ;
; 2                                            ; 16                            ;
; 3                                            ; 12                            ;
; 4                                            ; 14                            ;
; 5                                            ; 4                             ;
; 6                                            ; 16                            ;
; 7                                            ; 7                             ;
; 8                                            ; 14                            ;
; 9                                            ; 6                             ;
; 10                                           ; 7                             ;
; 11                                           ; 6                             ;
; 12                                           ; 12                            ;
; 13                                           ; 5                             ;
; 14                                           ; 12                            ;
; 15                                           ; 13                            ;
; 16                                           ; 27                            ;
; 17                                           ; 17                            ;
; 18                                           ; 24                            ;
; 19                                           ; 28                            ;
; 20                                           ; 41                            ;
; 21                                           ; 35                            ;
; 22                                           ; 32                            ;
; 23                                           ; 39                            ;
; 24                                           ; 55                            ;
; 25                                           ; 49                            ;
; 26                                           ; 67                            ;
; 27                                           ; 44                            ;
; 28                                           ; 50                            ;
; 29                                           ; 38                            ;
; 30                                           ; 44                            ;
; 31                                           ; 27                            ;
; 32                                           ; 50                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.76) ; Number of LABs  (Total = 817) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 50                            ;
; 2                                               ; 47                            ;
; 3                                               ; 39                            ;
; 4                                               ; 46                            ;
; 5                                               ; 53                            ;
; 6                                               ; 33                            ;
; 7                                               ; 50                            ;
; 8                                               ; 90                            ;
; 9                                               ; 65                            ;
; 10                                              ; 68                            ;
; 11                                              ; 48                            ;
; 12                                              ; 39                            ;
; 13                                              ; 36                            ;
; 14                                              ; 23                            ;
; 15                                              ; 32                            ;
; 16                                              ; 68                            ;
; 17                                              ; 8                             ;
; 18                                              ; 4                             ;
; 19                                              ; 6                             ;
; 20                                              ; 4                             ;
; 21                                              ; 1                             ;
; 22                                              ; 0                             ;
; 23                                              ; 6                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 16.30) ; Number of LABs  (Total = 817) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 12                            ;
; 3                                            ; 22                            ;
; 4                                            ; 36                            ;
; 5                                            ; 28                            ;
; 6                                            ; 28                            ;
; 7                                            ; 21                            ;
; 8                                            ; 20                            ;
; 9                                            ; 35                            ;
; 10                                           ; 21                            ;
; 11                                           ; 41                            ;
; 12                                           ; 28                            ;
; 13                                           ; 50                            ;
; 14                                           ; 33                            ;
; 15                                           ; 23                            ;
; 16                                           ; 36                            ;
; 17                                           ; 33                            ;
; 18                                           ; 35                            ;
; 19                                           ; 25                            ;
; 20                                           ; 40                            ;
; 21                                           ; 31                            ;
; 22                                           ; 32                            ;
; 23                                           ; 19                            ;
; 24                                           ; 14                            ;
; 25                                           ; 10                            ;
; 26                                           ; 14                            ;
; 27                                           ; 23                            ;
; 28                                           ; 14                            ;
; 29                                           ; 7                             ;
; 30                                           ; 20                            ;
; 31                                           ; 10                            ;
; 32                                           ; 17                            ;
; 33                                           ; 19                            ;
; 34                                           ; 16                            ;
; 35                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 13    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 17    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 29           ; 6            ; 29           ; 0            ; 0            ; 33        ; 29           ; 0            ; 33        ; 33        ; 0            ; 12           ; 0            ; 0            ; 18           ; 0            ; 12           ; 18           ; 0            ; 0            ; 0            ; 12           ; 0            ; 0            ; 0            ; 0            ; 0            ; 33        ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 27           ; 4            ; 33           ; 33           ; 0         ; 4            ; 33           ; 0         ; 0         ; 33           ; 21           ; 33           ; 33           ; 15           ; 33           ; 21           ; 15           ; 33           ; 33           ; 33           ; 21           ; 33           ; 33           ; 33           ; 33           ; 33           ; 0         ; 33           ; 33           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; KEY[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_GTX_CLK       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_INT_N         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_MDC           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_RST_N         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_RX_COL        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_RX_CRS        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_RX_ER         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_TX_CLK        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_TX_DATA[0]    ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_TX_DATA[1]    ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_TX_DATA[2]    ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_TX_DATA[3]    ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_TX_EN         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_TX_ER         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_LINK100       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TX_ERR              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RX_ERR              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_MDIO          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK_50            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_RX_CLK        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_RX_DV         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_RX_DATA[0]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_RX_DATA[3]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_RX_DATA[2]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_RX_DATA[1]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                                                                                                                 ;
+-----------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                                                                             ; Destination Clock(s)                                                                                                        ; Delay Added in ns ;
+-----------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+-------------------+
; ENET0_RX_CLK                                                                                                                ; ENET0_RX_CLK                                                                                                                ; 6.5               ;
; I/O                                                                                                                         ; ENET0_RX_CLK                                                                                                                ; 6.3               ;
; altera_reserved_tck                                                                                                         ; altera_reserved_tck                                                                                                         ; 4.6               ;
; enet_clk_pll_inst|altpll_component|auto_generated|pll1|clk[1]                                                               ; enet_clk_pll_inst|altpll_component|auto_generated|pll1|clk[1]                                                               ; 4.0               ;
; enet_clk_pll_inst|altpll_component|auto_generated|pll1|clk[1]                                                               ; enet_clk_pll_inst|altpll_component|auto_generated|pll1|clk[0]                                                               ; 2.9               ;
; enet_clk_pll_inst|altpll_component|auto_generated|pll1|clk[2],enet_clk_pll_inst|altpll_component|auto_generated|pll1|clk[3] ; enet_clk_pll_inst|altpll_component|auto_generated|pll1|clk[2],enet_clk_pll_inst|altpll_component|auto_generated|pll1|clk[3] ; 2.2               ;
; enet_clk_pll_inst|altpll_component|auto_generated|pll1|clk[0]                                                               ; enet_clk_pll_inst|altpll_component|auto_generated|pll1|clk[1]                                                               ; 1.4               ;
+-----------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                                                  ; Destination Register                                                                                                                                                                                                                                                                                                                                                                                              ; Delay Added in ns ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; ENET0_RX_DATA[1]                                                                                                                                                                                                                                                                                                 ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_15e:auto_generated|input_cell_l[1]                                                                                                                              ; 0.681             ;
; ENET0_RX_DATA[3]                                                                                                                                                                                                                                                                                                 ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_15e:auto_generated|input_cell_l[3]                                                                                                                              ; 0.677             ;
; ENET0_RX_DATA[0]                                                                                                                                                                                                                                                                                                 ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_15e:auto_generated|input_cell_l[0]                                                                                                                              ; 0.670             ;
; ENET0_RX_DATA[2]                                                                                                                                                                                                                                                                                                 ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_15e:auto_generated|input_cell_l[2]                                                                                                                              ; 0.642             ;
; ENET0_RX_DATA[3]                                                                                                                                                                                                                                                                                                 ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_15e:auto_generated|input_cell_h[3]                                                                                                                              ; 0.629             ;
; ENET0_RX_DV                                                                                                                                                                                                                                                                                                      ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in1:the_rgmii_in1|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_l[0]                                                                                                                              ; 0.607             ;
; ENET0_RX_DATA[1]                                                                                                                                                                                                                                                                                                 ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_15e:auto_generated|input_cell_h[1]                                                                                                                              ; 0.604             ;
; ENET0_RX_DATA[2]                                                                                                                                                                                                                                                                                                 ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_15e:auto_generated|input_cell_h[2]                                                                                                                              ; 0.594             ;
; ENET0_RX_DATA[0]                                                                                                                                                                                                                                                                                                 ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_15e:auto_generated|input_cell_h[0]                                                                                                                              ; 0.594             ;
; ENET0_RX_DV                                                                                                                                                                                                                                                                                                      ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in1:the_rgmii_in1|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_h[0]                                                                                                                              ; 0.559             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][10]                                                                                                                                                                          ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0124:auto_generated|ram_block1a10~porta_datain_reg0                                                                                                                                                                                        ; 0.265             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][14]                                                                                                                                                                          ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0124:auto_generated|ram_block1a14~porta_datain_reg0                                                                                                                                                                                        ; 0.265             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][15]                                                                                                                                                                          ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0124:auto_generated|ram_block1a15~porta_datain_reg0                                                                                                                                                                                        ; 0.265             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|cnt_waddr[2]                                                        ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_1|altsyncram:altsyncram_component|altsyncram_n3k1:auto_generated|ram_block1a0~porta_address_reg0                                       ; 0.260             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|cnt_waddr[1]                                                        ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_1|altsyncram:altsyncram_component|altsyncram_n3k1:auto_generated|ram_block1a0~porta_address_reg0                                       ; 0.260             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|cnt_waddr[0]                                                        ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_1|altsyncram:altsyncram_component|altsyncram_n3k1:auto_generated|ram_block1a0~porta_address_reg0                                       ; 0.260             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[4]                                                                                                                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0124:auto_generated|ram_block1a18~porta_address_reg0                                                                                                                                                                                       ; 0.245             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_WRT|b_out[2]     ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_83g1:auto_generated|ram_block1a1~porta_address_reg0     ; 0.245             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_WRT|b_out[1]     ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_83g1:auto_generated|ram_block1a1~porta_address_reg0     ; 0.245             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[11]                                                        ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_n6k1:auto_generated|ram_block1a11~porta_datain_reg0                                    ; 0.241             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[1]                                                         ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_n6k1:auto_generated|ram_block1a1~porta_datain_reg0                                     ; 0.241             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[3]                                                         ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_n6k1:auto_generated|ram_block1a3~porta_datain_reg0                                     ; 0.241             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[5]                                                         ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_n6k1:auto_generated|ram_block1a5~porta_datain_reg0                                     ; 0.241             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[6]                                                         ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_n6k1:auto_generated|ram_block1a6~porta_datain_reg0                                     ; 0.241             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[7]                                                         ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_n6k1:auto_generated|ram_block1a7~porta_datain_reg0                                     ; 0.241             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[8]                                                         ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_n6k1:auto_generated|ram_block1a8~porta_datain_reg0                                     ; 0.241             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[9]                                                         ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_n6k1:auto_generated|ram_block1a9~porta_datain_reg0                                     ; 0.241             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[10]                                                        ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_n6k1:auto_generated|ram_block1a10~porta_datain_reg0                                    ; 0.241             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[27]                                                        ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_2|altsyncram:altsyncram_component|altsyncram_n6k1:auto_generated|ram_block1a27~porta_datain_reg0                                    ; 0.241             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[12]                                                        ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_n6k1:auto_generated|ram_block1a12~porta_datain_reg0                                    ; 0.241             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[14]                                                        ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_n6k1:auto_generated|ram_block1a14~porta_datain_reg0                                    ; 0.241             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[17]                                                        ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_2|altsyncram:altsyncram_component|altsyncram_n6k1:auto_generated|ram_block1a17~porta_datain_reg0                                    ; 0.241             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[19]                                                        ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_2|altsyncram:altsyncram_component|altsyncram_n6k1:auto_generated|ram_block1a19~porta_datain_reg0                                    ; 0.241             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[20]                                                        ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_2|altsyncram:altsyncram_component|altsyncram_n6k1:auto_generated|ram_block1a20~porta_datain_reg0                                    ; 0.241             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[21]                                                        ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_2|altsyncram:altsyncram_component|altsyncram_n6k1:auto_generated|ram_block1a21~porta_datain_reg0                                    ; 0.241             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[22]                                                        ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_2|altsyncram:altsyncram_component|altsyncram_n6k1:auto_generated|ram_block1a22~porta_datain_reg0                                    ; 0.241             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[23]                                                        ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_2|altsyncram:altsyncram_component|altsyncram_n6k1:auto_generated|ram_block1a23~porta_datain_reg0                                    ; 0.241             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[24]                                                        ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_2|altsyncram:altsyncram_component|altsyncram_n6k1:auto_generated|ram_block1a24~porta_datain_reg0                                    ; 0.241             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[25]                                                        ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_2|altsyncram:altsyncram_component|altsyncram_n6k1:auto_generated|ram_block1a25~porta_datain_reg0                                    ; 0.241             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[26]                                                        ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_2|altsyncram:altsyncram_component|altsyncram_n6k1:auto_generated|ram_block1a26~porta_datain_reg0                                    ; 0.241             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[28]                                                        ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_2|altsyncram:altsyncram_component|altsyncram_n6k1:auto_generated|ram_block1a28~porta_datain_reg0                                    ; 0.241             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[30]                                                        ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_2|altsyncram:altsyncram_component|altsyncram_n6k1:auto_generated|ram_block1a30~porta_datain_reg0                                    ; 0.241             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[29]                                                        ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_2|altsyncram:altsyncram_component|altsyncram_n6k1:auto_generated|ram_block1a29~porta_datain_reg0                                    ; 0.241             ;
; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|reg_m_rd                                                                                                                                                                                                                          ; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|reg_m_rd_d                                                                                                                                                                                                                                                                                                                         ; 0.222             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[13]                                                        ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_n6k1:auto_generated|ram_block1a13~porta_datain_reg0                                    ; 0.148             ;
; controller:controller_inst|inputram:inputram_inst|altsyncram:altsyncram_component|altsyncram_kjj1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[0]                                                                                                                                                   ; controller:controller_inst|inputram:inputram_inst|altsyncram:altsyncram_component|altsyncram_kjj1:auto_generated|altsyncram_p3b2:altsyncram1|ram_block3a0~portb_datain_reg0                                                                                                                                                                                                                                       ; 0.144             ;
; controller:controller_inst|inputram:inputram_inst|altsyncram:altsyncram_component|altsyncram_kjj1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[13]                                                                                                                                                  ; controller:controller_inst|inputram:inputram_inst|altsyncram:altsyncram_component|altsyncram_kjj1:auto_generated|altsyncram_p3b2:altsyncram1|ram_block3a13~portb_datain_reg0                                                                                                                                                                                                                                      ; 0.144             ;
; controller:controller_inst|inputram:inputram_inst|altsyncram:altsyncram_component|altsyncram_kjj1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[14]                                                                                                                                                  ; controller:controller_inst|inputram:inputram_inst|altsyncram:altsyncram_component|altsyncram_kjj1:auto_generated|altsyncram_p3b2:altsyncram1|ram_block3a14~portb_datain_reg0                                                                                                                                                                                                                                      ; 0.144             ;
; controller:controller_inst|inputram:inputram_inst|altsyncram:altsyncram_component|altsyncram_kjj1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[15]                                                                                                                                                  ; controller:controller_inst|inputram:inputram_inst|altsyncram:altsyncram_component|altsyncram_kjj1:auto_generated|altsyncram_p3b2:altsyncram1|ram_block3a15~portb_datain_reg0                                                                                                                                                                                                                                      ; 0.144             ;
; controller:controller_inst|inputram:inputram_inst|altsyncram:altsyncram_component|altsyncram_kjj1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[10]                                                                                                                                                  ; controller:controller_inst|inputram:inputram_inst|altsyncram:altsyncram_component|altsyncram_kjj1:auto_generated|altsyncram_p3b2:altsyncram1|ram_block3a10~portb_datain_reg0                                                                                                                                                                                                                                      ; 0.144             ;
; controller:controller_inst|inputram:inputram_inst|altsyncram:altsyncram_component|altsyncram_kjj1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[11]                                                                                                                                                  ; controller:controller_inst|inputram:inputram_inst|altsyncram:altsyncram_component|altsyncram_kjj1:auto_generated|altsyncram_p3b2:altsyncram1|ram_block3a11~portb_datain_reg0                                                                                                                                                                                                                                      ; 0.144             ;
; controller:controller_inst|inputram:inputram_inst|altsyncram:altsyncram_component|altsyncram_kjj1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[12]                                                                                                                                                  ; controller:controller_inst|inputram:inputram_inst|altsyncram:altsyncram_component|altsyncram_kjj1:auto_generated|altsyncram_p3b2:altsyncram1|ram_block3a12~portb_datain_reg0                                                                                                                                                                                                                                      ; 0.144             ;
; controller:controller_inst|inputram:inputram_inst|altsyncram:altsyncram_component|altsyncram_kjj1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[1]                                                                                                                                                   ; controller:controller_inst|inputram:inputram_inst|altsyncram:altsyncram_component|altsyncram_kjj1:auto_generated|altsyncram_p3b2:altsyncram1|ram_block3a1~portb_datain_reg0                                                                                                                                                                                                                                       ; 0.144             ;
; controller:controller_inst|inputram:inputram_inst|altsyncram:altsyncram_component|altsyncram_kjj1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[2]                                                                                                                                                   ; controller:controller_inst|inputram:inputram_inst|altsyncram:altsyncram_component|altsyncram_kjj1:auto_generated|altsyncram_p3b2:altsyncram1|ram_block3a2~portb_datain_reg0                                                                                                                                                                                                                                       ; 0.144             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_WRT|b_out[3] ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_qfg1:auto_generated|ram_block1a7~porta_address_reg0 ; 0.144             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_WRT|b_out[2] ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_qfg1:auto_generated|ram_block1a7~porta_address_reg0 ; 0.144             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_WRT|b_out[1] ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_qfg1:auto_generated|ram_block1a7~porta_address_reg0 ; 0.144             ;
; controller:controller_inst|outputram:outputram_inst|altsyncram:altsyncram_component|altsyncram_lnj1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[0]                                                                                                                                                 ; controller:controller_inst|outputram:outputram_inst|altsyncram:altsyncram_component|altsyncram_lnj1:auto_generated|altsyncram_p3b2:altsyncram1|ram_block3a0~portb_datain_reg0                                                                                                                                                                                                                                     ; 0.144             ;
; controller:controller_inst|outputram:outputram_inst|altsyncram:altsyncram_component|altsyncram_lnj1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[1]                                                                                                                                                 ; controller:controller_inst|outputram:outputram_inst|altsyncram:altsyncram_component|altsyncram_lnj1:auto_generated|altsyncram_p3b2:altsyncram1|ram_block3a1~portb_datain_reg0                                                                                                                                                                                                                                     ; 0.144             ;
; controller:controller_inst|outputram:outputram_inst|altsyncram:altsyncram_component|altsyncram_lnj1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[2]                                                                                                                                                 ; controller:controller_inst|outputram:outputram_inst|altsyncram:altsyncram_component|altsyncram_lnj1:auto_generated|altsyncram_p3b2:altsyncram1|ram_block3a2~portb_datain_reg0                                                                                                                                                                                                                                     ; 0.144             ;
; controller:controller_inst|outputram:outputram_inst|altsyncram:altsyncram_component|altsyncram_lnj1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[3]                                                                                                                                                 ; controller:controller_inst|outputram:outputram_inst|altsyncram:altsyncram_component|altsyncram_lnj1:auto_generated|altsyncram_p3b2:altsyncram1|ram_block3a3~portb_datain_reg0                                                                                                                                                                                                                                     ; 0.144             ;
; controller:controller_inst|outputram:outputram_inst|altsyncram:altsyncram_component|altsyncram_lnj1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[4]                                                                                                                                                 ; controller:controller_inst|outputram:outputram_inst|altsyncram:altsyncram_component|altsyncram_lnj1:auto_generated|altsyncram_p3b2:altsyncram1|ram_block3a4~portb_datain_reg0                                                                                                                                                                                                                                     ; 0.144             ;
; controller:controller_inst|outputram:outputram_inst|altsyncram:altsyncram_component|altsyncram_lnj1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[5]                                                                                                                                                 ; controller:controller_inst|outputram:outputram_inst|altsyncram:altsyncram_component|altsyncram_lnj1:auto_generated|altsyncram_p3b2:altsyncram1|ram_block3a5~portb_datain_reg0                                                                                                                                                                                                                                     ; 0.144             ;
; controller:controller_inst|outputram:outputram_inst|altsyncram:altsyncram_component|altsyncram_lnj1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[6]                                                                                                                                                 ; controller:controller_inst|outputram:outputram_inst|altsyncram:altsyncram_component|altsyncram_lnj1:auto_generated|altsyncram_p3b2:altsyncram1|ram_block3a6~portb_datain_reg0                                                                                                                                                                                                                                     ; 0.144             ;
; controller:controller_inst|outputram:outputram_inst|altsyncram:altsyncram_component|altsyncram_lnj1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[7]                                                                                                                                                 ; controller:controller_inst|outputram:outputram_inst|altsyncram:altsyncram_component|altsyncram_lnj1:auto_generated|altsyncram_p3b2:altsyncram1|ram_block3a7~portb_datain_reg0                                                                                                                                                                                                                                     ; 0.144             ;
; controller:controller_inst|outputram:outputram_inst|altsyncram:altsyncram_component|altsyncram_lnj1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[8]                                                                                                                                                 ; controller:controller_inst|outputram:outputram_inst|altsyncram:altsyncram_component|altsyncram_lnj1:auto_generated|altsyncram_p3b2:altsyncram1|ram_block3a8~portb_datain_reg0                                                                                                                                                                                                                                     ; 0.144             ;
; controller:controller_inst|outputram:outputram_inst|altsyncram:altsyncram_component|altsyncram_lnj1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[10]                                                                                                                                                ; controller:controller_inst|outputram:outputram_inst|altsyncram:altsyncram_component|altsyncram_lnj1:auto_generated|altsyncram_p3b2:altsyncram1|ram_block3a10~portb_datain_reg0                                                                                                                                                                                                                                    ; 0.144             ;
; controller:controller_inst|outputram:outputram_inst|altsyncram:altsyncram_component|altsyncram_lnj1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[11]                                                                                                                                                ; controller:controller_inst|outputram:outputram_inst|altsyncram:altsyncram_component|altsyncram_lnj1:auto_generated|altsyncram_p3b2:altsyncram1|ram_block3a11~portb_datain_reg0                                                                                                                                                                                                                                    ; 0.144             ;
; controller:controller_inst|outputram:outputram_inst|altsyncram:altsyncram_component|altsyncram_lnj1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[12]                                                                                                                                                ; controller:controller_inst|outputram:outputram_inst|altsyncram:altsyncram_component|altsyncram_lnj1:auto_generated|altsyncram_p3b2:altsyncram1|ram_block3a12~portb_datain_reg0                                                                                                                                                                                                                                    ; 0.144             ;
; controller:controller_inst|outputram:outputram_inst|altsyncram:altsyncram_component|altsyncram_lnj1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[13]                                                                                                                                                ; controller:controller_inst|outputram:outputram_inst|altsyncram:altsyncram_component|altsyncram_lnj1:auto_generated|altsyncram_p3b2:altsyncram1|ram_block3a13~portb_datain_reg0                                                                                                                                                                                                                                    ; 0.144             ;
; controller:controller_inst|outputram:outputram_inst|altsyncram:altsyncram_component|altsyncram_lnj1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[14]                                                                                                                                                ; controller:controller_inst|outputram:outputram_inst|altsyncram:altsyncram_component|altsyncram_lnj1:auto_generated|altsyncram_p3b2:altsyncram1|ram_block3a14~portb_datain_reg0                                                                                                                                                                                                                                    ; 0.144             ;
; controller:controller_inst|outputram:outputram_inst|altsyncram:altsyncram_component|altsyncram_lnj1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[15]                                                                                                                                                ; controller:controller_inst|outputram:outputram_inst|altsyncram:altsyncram_component|altsyncram_lnj1:auto_generated|altsyncram_p3b2:altsyncram1|ram_block3a15~portb_datain_reg0                                                                                                                                                                                                                                    ; 0.144             ;
; controller:controller_inst|outputram:outputram_inst|altsyncram:altsyncram_component|altsyncram_lnj1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[0]                                                                                                                                                 ; controller:controller_inst|outputram:outputram_inst|altsyncram:altsyncram_component|altsyncram_lnj1:auto_generated|altsyncram_p3b2:altsyncram1|ram_block3a15~portb_address_reg0                                                                                                                                                                                                                                   ; 0.141             ;
; controller:controller_inst|good_pkt_cnt[20]                                                                                                                                                                                                                                                                      ; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|reg_s_readdata[20]                                                                                                                                                                                                                                                                                                                 ; 0.129             ;
; controller:controller_inst|good_pkt_cnt[21]                                                                                                                                                                                                                                                                      ; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|reg_s_readdata[21]                                                                                                                                                                                                                                                                                                                 ; 0.129             ;
; controller:controller_inst|good_pkt_cnt[22]                                                                                                                                                                                                                                                                      ; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|reg_s_readdata[22]                                                                                                                                                                                                                                                                                                                 ; 0.129             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_89j:auto_generated|counter_reg_bit[7]                                         ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0124:auto_generated|ram_block1a0~portb_address_reg0                                                                                                                                                                                        ; 0.128             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_89j:auto_generated|counter_reg_bit[8]                                         ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0124:auto_generated|ram_block1a0~portb_address_reg0                                                                                                                                                                                        ; 0.128             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_89j:auto_generated|counter_reg_bit[9]                                         ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0124:auto_generated|ram_block1a0~portb_address_reg0                                                                                                                                                                                        ; 0.127             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_89j:auto_generated|counter_reg_bit[2]                                         ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0124:auto_generated|ram_block1a0~portb_address_reg0                                                                                                                                                                                        ; 0.127             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_89j:auto_generated|counter_reg_bit[3]                                         ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0124:auto_generated|ram_block1a0~portb_address_reg0                                                                                                                                                                                        ; 0.127             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_89j:auto_generated|counter_reg_bit[4]                                         ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0124:auto_generated|ram_block1a0~portb_address_reg0                                                                                                                                                                                        ; 0.127             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_89j:auto_generated|counter_reg_bit[5]                                         ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0124:auto_generated|ram_block1a0~portb_address_reg0                                                                                                                                                                                        ; 0.127             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_89j:auto_generated|counter_reg_bit[6]                                         ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0124:auto_generated|ram_block1a0~portb_address_reg0                                                                                                                                                                                        ; 0.127             ;
; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|reg_m_rd                                                                                                                                                                                                                          ; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|reg_s_ready                                                                                                                                                                                                                                                                                                                        ; 0.097             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|stat_cnt[18]                                                        ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_1|altsyncram:altsyncram_component|altsyncram_n3k1:auto_generated|ram_block1a18~porta_datain_reg0                                       ; 0.087             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|stat_cnt[19]                                                        ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_1|altsyncram:altsyncram_component|altsyncram_n3k1:auto_generated|ram_block1a19~porta_datain_reg0                                       ; 0.087             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|stat_cnt[20]                                                        ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_1|altsyncram:altsyncram_component|altsyncram_n3k1:auto_generated|ram_block1a20~porta_datain_reg0                                       ; 0.087             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|stat_cnt[21]                                                        ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_1|altsyncram:altsyncram_component|altsyncram_n3k1:auto_generated|ram_block1a21~porta_datain_reg0                                       ; 0.087             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|stat_cnt[11]                                                        ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_1|altsyncram:altsyncram_component|altsyncram_n3k1:auto_generated|ram_block1a11~porta_datain_reg0                                       ; 0.087             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|stat_cnt[0]                                                         ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_1|altsyncram:altsyncram_component|altsyncram_n3k1:auto_generated|ram_block1a0~porta_datain_reg0                                        ; 0.087             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|stat_cnt[1]                                                         ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_1|altsyncram:altsyncram_component|altsyncram_n3k1:auto_generated|ram_block1a1~porta_datain_reg0                                        ; 0.087             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|stat_cnt[8]                                                         ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_1|altsyncram:altsyncram_component|altsyncram_n3k1:auto_generated|ram_block1a8~porta_datain_reg0                                        ; 0.087             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|stat_cnt[10]                                                        ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_1|altsyncram:altsyncram_component|altsyncram_n3k1:auto_generated|ram_block1a10~porta_datain_reg0                                       ; 0.087             ;
; controller:controller_inst|execcmd:execcmd_inst|reg_writedata_l[12]                                                                                                                                                                                                                                              ; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|reg_m_writedata[12]                                                                                                                                                                                                                                                                                                                ; 0.081             ;
; controller:controller_inst|execcmd:execcmd_inst|reg_writedata_l[11]                                                                                                                                                                                                                                              ; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|reg_m_writedata[11]                                                                                                                                                                                                                                                                                                                ; 0.081             ;
; controller:controller_inst|execcmd:execcmd_inst|reg_writedata_l[10]                                                                                                                                                                                                                                              ; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|reg_m_writedata[10]                                                                                                                                                                                                                                                                                                                ; 0.081             ;
; controller:controller_inst|execcmd:execcmd_inst|reg_writedata_l[9]                                                                                                                                                                                                                                               ; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|reg_m_writedata[9]                                                                                                                                                                                                                                                                                                                 ; 0.081             ;
; controller:controller_inst|execcmd:execcmd_inst|reg_writedata_l[8]                                                                                                                                                                                                                                               ; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|reg_m_writedata[8]                                                                                                                                                                                                                                                                                                                 ; 0.081             ;
; controller:controller_inst|execcmd:execcmd_inst|reg_addr[10]                                                                                                                                                                                                                                                     ; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|reg_m_addr[10]                                                                                                                                                                                                                                                                                                                     ; 0.081             ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 paths that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit Fitter
    Info: Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Thu Jul 18 16:30:44 2019
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off UltraSound -c UltraSound
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (119006): Selected device EP4CE115F29C7 for design "UltraSound"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "enet_clk_pll:enet_clk_pll_inst|altpll:altpll_component|enet_clk_pll_altpll:auto_generated|pll1" as Cyclone IV E PLL type
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for enet_clk_pll:enet_clk_pll_inst|altpll:altpll_component|enet_clk_pll_altpll:auto_generated|wire_pll1_clk[0] port
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for enet_clk_pll:enet_clk_pll_inst|altpll:altpll_component|enet_clk_pll_altpll:auto_generated|wire_pll1_clk[1] port
    Info (15099): Implementing clock multiplication of 5, clock division of 2, and phase shift of 0 degrees (0 ps) for enet_clk_pll:enet_clk_pll_inst|altpll:altpll_component|enet_clk_pll_altpll:auto_generated|wire_pll1_clk[2] port
    Info (15099): Implementing clock multiplication of 1, clock division of 2, and phase shift of 0 degrees (0 ps) for enet_clk_pll:enet_clk_pll_inst|altpll:altpll_component|enet_clk_pll_altpll:auto_generated|wire_pll1_clk[3] port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE40F29C7 is compatible
    Info (176445): Device EP4CE40F29I7 is compatible
    Info (176445): Device EP4CE30F29C7 is compatible
    Info (176445): Device EP4CE30F29I7 is compatible
    Info (176445): Device EP4CE55F29C7 is compatible
    Info (176445): Device EP4CE55F29I7 is compatible
    Info (176445): Device EP4CE75F29C7 is compatible
    Info (176445): Device EP4CE75F29I7 is compatible
    Info (176445): Device EP4CE115F29I7 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location F4
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location P3
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location N7
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location P28
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity altera_tse_clock_crosser
        Info (332166): set_false_path -from [get_registers *altera_tse_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_tse_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_tse_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_tse_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_tse_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_tse_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_tse_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_tse_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_tse_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_tse_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_tse_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_tse_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_tse_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_tse_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_tse_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_tse_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_tse_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_tse_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_tse_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_tse_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_tse_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_tse_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_tse_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_tse_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_tse_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_tse_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_tse_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_tse_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_tse_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_tse_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_tse_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_tse_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_tse_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_tse_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_tse_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_tse_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_tse_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_tse_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_tse_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_tse_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_tse_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_tse_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_tse_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_tse_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_tse_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_tse_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_tse_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_tse_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_tse_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_tse_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_tse_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_tse_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_tse_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_tse_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_tse_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_tse_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_tse_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_tse_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_tse_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_tse_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_tse_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_tse_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_tse_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_tse_clock_crosser:*|out_data_buffer*]
    Info (332165): Entity altera_tse_reset_synchronizer
        Info (332166):  set_false_path -to [get_pins -compatibility_mode -nocase *altera_tse_reset_synchronizer_chain*|aclr]; set_false_path -to [get_pins -compatibility_mode -nocase *altera_tse_reset_synchronizer_chain*|clrn] 
        Info (332166):  set_false_path -to [get_pins -compatibility_mode -nocase *altera_tse_reset_synchronizer_chain*|aclr]; set_false_path -to [get_pins -compatibility_mode -nocase *altera_tse_reset_synchronizer_chain*|clrn] 
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -period 10MHz -name altera_reserved_tck [get_ports {altera_reserved_tck}]
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Warning (332173): Ignored filter: *altera_tse_reset_synchronizer_chain*|aclr could not be matched with a pin
Warning (332048): Ignored set_false_path: Argument <to> is an empty collection
Warning (332048): Ignored set_false_path: Argument <to> is an empty collection
Info (332104): Reading SDC File: 'ultrasound.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332104): Reading SDC File: 'IP/ether1_constraints.sdc'
Warning (332174): Ignored filter at ether1_constraints.sdc(162): clk could not be matched with a port
Warning (332049): Ignored create_clock at ether1_constraints.sdc(162): Argument <targets> is an empty collection
    Info (332050): create_clock -period "$DEFAULT_SYSTEM_CLOCK_SPEED" -name altera_tse_${CLK}_$TO_THE_VARIATION_NAME [ get_ports  $CLK]
Warning (332174): Ignored filter at ether1_constraints.sdc(165): ff_tx_clk could not be matched with a port
Warning (332049): Ignored create_clock at ether1_constraints.sdc(165): Argument <targets> is an empty collection
    Info (332050): create_clock -period "$FIFO_CLOCK_FREQUENCY" -name altera_tse_${FF_TX_CLK}_$TO_THE_VARIATION_NAME [ get_ports $FF_TX_CLK]
Warning (332174): Ignored filter at ether1_constraints.sdc(166): ff_rx_clk could not be matched with a port
Warning (332049): Ignored create_clock at ether1_constraints.sdc(166): Argument <targets> is an empty collection
    Info (332050): create_clock -period "$FIFO_CLOCK_FREQUENCY" -name altera_tse_${FF_RX_CLK}_$TO_THE_VARIATION_NAME [ get_ports $FF_RX_CLK]
Warning (332174): Ignored filter at ether1_constraints.sdc(169): tx_clk could not be matched with a port
Warning (332049): Ignored create_clock at ether1_constraints.sdc(169): Argument <targets> is an empty collection
    Info (332050): create_clock -period "$TSE_CLOCK_FREQUENCY" -name altera_tse_${TX_CLK}_$TO_THE_VARIATION_NAME [ get_ports $TX_CLK]
Warning (332174): Ignored filter at ether1_constraints.sdc(170): rx_clk could not be matched with a port
Warning (332049): Ignored create_clock at ether1_constraints.sdc(170): Argument <targets> is an empty collection
    Info (332050): create_clock -period "$TSE_CLOCK_FREQUENCY" -name altera_tse_${RX_CLK}_$TO_THE_VARIATION_NAME [ get_ports $RX_CLK]
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 12 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
    Info (332111):   10.000          clk
    Info (332111):   20.000        clk_2
    Info (332111):   40.000 clk_25M_0deg
    Info (332111):    8.000 clk_125M_0deg
    Info (332111):   20.000     CLOCK_50
    Info (332111):   40.000 rgmii_25_tx_clk
    Info (332111):    8.000 rgmii_125_tx_clk
    Info (332111):   40.000 rgmii_rx_25M_clk
    Info (332111):   40.000 rgmii_rx_25M_virtualclk
    Info (332111):    8.000 rgmii_rx_125M_clk
    Info (332111):    8.000 rgmii_rx_125M_virtualclk
Info (176353): Automatically promoted node CLOCK_50~input (placed in PIN Y2 (CLK2, DIFFCLK_1p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
Info (176353): Automatically promoted node enet_clk_pll:enet_clk_pll_inst|altpll:altpll_component|enet_clk_pll_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C1 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node enet_clk_pll:enet_clk_pll_inst|altpll:altpll_component|enet_clk_pll_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C3 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176352): Promoted node enet_clk_pll:enet_clk_pll_inst|altpll:altpll_component|enet_clk_pll_altpll:auto_generated|wire_pll1_clk[2] (placed in counter C2 of PLL_1)
    Info (176355): Automatically promoted clkctrl1:clkctrl1_mac|clkctrl1_altclkctrl_9gi:clkctrl1_altclkctrl_9gi_component|clkctrl1 to use location or clock signal Global Clock CLKCTRL_G0
Info (176352): Promoted node enet_clk_pll:enet_clk_pll_inst|altpll:altpll_component|enet_clk_pll_altpll:auto_generated|wire_pll1_clk[3] (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted clkctrl1:clkctrl1_mac|clkctrl1_altclkctrl_9gi:clkctrl1_altclkctrl_9gi_component|clkctrl1 to use location or clock signal Global Clock CLKCTRL_G0
Info (176353): Automatically promoted node ENET0_RX_CLK~input (placed in PIN A15 (CLK8, DIFFCLK_5n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G14
Info (176353): Automatically promoted node clkctrl1:clkctrl1_mac|clkctrl1_altclkctrl_9gi:clkctrl1_altclkctrl_9gi_component|outclk 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_reset_synchronizer:reset_sync_0|altera_tse_reset_synchronizer_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_reset_synchronizer:reset_sync_4|altera_tse_reset_synchronizer_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_reset_synchronizer:reset_sync_1|altera_tse_reset_synchronizer_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset~0
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset
Info (176353): Automatically promoted node udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_reset_synchronizer:reset_sync_2|altera_tse_reset_synchronizer_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_reset_synchronizer:reset_sync_3|altera_tse_reset_synchronizer_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node comb~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node gen_reset:gen_sys_reset|reset_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|udp:udp_inst|udp_ip_tx:udp_ip_tx_inst|s_udp_payload_axis_tready_reg
        Info (176357): Destination node controller:controller_inst|ctrl_out_udp_payload_axis_tvalid
        Info (176357): Destination node udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|udp:udp_inst|udp_ip_rx:udp_ip_rx_inst|m_udp_payload_axis_tvalid_reg
        Info (176357): Destination node controller:controller_inst|ctrl_in_udp_payload_axis_tready
        Info (176357): Destination node udp_mac_complete:udp_mac_complete_inst|rx_udp_err
        Info (176357): Destination node controller:controller_inst|ctrl_in_udp_hdr_ready
        Info (176357): Destination node udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|udp:udp_inst|udp_ip_rx:udp_ip_rx_inst|m_udp_hdr_valid_reg
        Info (176357): Destination node controller:controller_inst|ctrl_in_valid
        Info (176357): Destination node udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|udp:udp_inst|udp_ip_tx:udp_ip_tx_inst|s_udp_hdr_ready_reg
        Info (176357): Destination node controller:controller_inst|ctrl_out_udp_hdr_valid
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176466): Following DDIO Input nodes are constrained by the Fitter to improve DDIO timing
    Info (176467): Node "udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in1:the_rgmii_in1|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_h[0]" is constrained to location LAB_X81_Y72_N0 to improve DDIO timing
    Info (176467): Node "udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in1:the_rgmii_in1|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_l[0]" is constrained to location LAB_X81_Y72_N0 to improve DDIO timing
    Info (176467): Node "udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in1:the_rgmii_in1|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_latch_l[0]" is constrained to location LAB_X81_Y72_N0 to improve DDIO timing
    Info (176467): Node "ENET0_RX_DV~input" is constrained to location IOIBUF_X81_Y73_N1 to improve DDIO timing
    Info (176467): Node "ENET0_RX_DV" is constrained to location PIN C17 to improve DDIO timing
    Info (176467): Node "udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_15e:auto_generated|input_cell_h[0]" is constrained to location LAB_X62_Y72_N0 to improve DDIO timing
    Info (176467): Node "udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_15e:auto_generated|input_cell_l[0]" is constrained to location LAB_X62_Y72_N0 to improve DDIO timing
    Info (176467): Node "udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_15e:auto_generated|input_latch_l[0]" is constrained to location LAB_X62_Y72_N0 to improve DDIO timing
    Info (176467): Node "ENET0_RX_DATA[0]~input" is constrained to location IOIBUF_X62_Y73_N15 to improve DDIO timing
    Info (176467): Node "ENET0_RX_DATA[0]" is constrained to location PIN C16 to improve DDIO timing
    Info (176467): Node "udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_15e:auto_generated|input_cell_h[3]" is constrained to location LAB_X58_Y72_N0 to improve DDIO timing
    Info (176467): Node "udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_15e:auto_generated|input_cell_l[3]" is constrained to location LAB_X58_Y72_N0 to improve DDIO timing
    Info (176467): Node "udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_15e:auto_generated|input_latch_l[3]" is constrained to location LAB_X58_Y72_N0 to improve DDIO timing
    Info (176467): Node "ENET0_RX_DATA[3]~input" is constrained to location IOIBUF_X58_Y73_N15 to improve DDIO timing
    Info (176467): Node "ENET0_RX_DATA[3]" is constrained to location PIN C15 to improve DDIO timing
    Info (176467): Node "udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_15e:auto_generated|input_cell_h[2]" is constrained to location LAB_X81_Y72_N0 to improve DDIO timing
    Info (176467): Node "udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_15e:auto_generated|input_cell_l[2]" is constrained to location LAB_X81_Y72_N0 to improve DDIO timing
    Info (176467): Node "udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_15e:auto_generated|input_latch_l[2]" is constrained to location LAB_X81_Y72_N0 to improve DDIO timing
    Info (176467): Node "ENET0_RX_DATA[2]~input" is constrained to location IOIBUF_X81_Y73_N8 to improve DDIO timing
    Info (176467): Node "ENET0_RX_DATA[2]" is constrained to location PIN D17 to improve DDIO timing
    Info (176467): Node "udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_15e:auto_generated|input_cell_h[1]" is constrained to location LAB_X62_Y72_N0 to improve DDIO timing
    Info (176467): Node "udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_15e:auto_generated|input_cell_l[1]" is constrained to location LAB_X62_Y72_N0 to improve DDIO timing
    Info (176467): Node "udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_15e:auto_generated|input_latch_l[1]" is constrained to location LAB_X62_Y72_N0 to improve DDIO timing
    Info (176467): Node "ENET0_RX_DATA[1]~input" is constrained to location IOIBUF_X62_Y73_N22 to improve DDIO timing
    Info (176467): Node "ENET0_RX_DATA[1]" is constrained to location PIN D16 to improve DDIO timing
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 2 registers into blocks of type EC
Warning (15062): PLL "enet_clk_pll:enet_clk_pll_inst|altpll:altpll_component|enet_clk_pll_altpll:auto_generated|pll1" in Source Synchronous mode with compensated output clock set to clk[2] is not fully compensated because it does not feed an I/O input register
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:25
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:08
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:30
Info (170193): Fitter routing operations beginning
Info (170239): Router is attempting to preserve 0.34 percent of routes from an earlier compilation, a user specified Routing Constraints File, or internal routing requirements.
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 32% of the available device resources in the region that extends from location X58_Y37 to location X68_Y48
Info (170194): Fitter routing operations ending: elapsed time is 00:00:28
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:11
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 2 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin ENET0_LINK100 uses I/O standard 3.3-V LVTTL at C14
    Info (169178): Pin CLOCK_50 uses I/O standard 3.3-V LVTTL at Y2
Info (144001): Generated suppressed messages file C:/chenyu/RTL_work/RTL_work/UltraSound/output_files/UltraSound.fit.smsg
Info: Quartus II 32-bit Fitter was successful. 0 errors, 17 warnings
    Info: Peak virtual memory: 780 megabytes
    Info: Processing ended: Thu Jul 18 16:32:57 2019
    Info: Elapsed time: 00:02:13
    Info: Total CPU time (on all processors): 00:02:42


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/chenyu/RTL_work/RTL_work/UltraSound/output_files/UltraSound.fit.smsg.


