$date
	Mon Nov 03 16:13:27 2025
$end
$version
	Icarus Verilog
$end
$timescale
	1ps
$end
$scope module priority_encoder_16x4_tb $end
$var wire 4 ! Y [3:0] $end
$var reg 16 " D [15:0] $end
$var integer 32 # j [31:0] $end
$scope module dut $end
$var wire 16 $ D [15:0] $end
$var reg 4 % Y [3:0] $end
$var reg 1 & found $end
$var integer 32 ' i [31:0] $end
$upscope $end
$upscope $end
$enddefinitions $end
$comment Show the parameter values. $end
$dumpall
$end
#0
$dumpvars
b11111111111111111111111111111111 '
1&
b0 %
b1 $
b0 #
b1 "
b0 !
$end
#5000
b1 !
b1 %
b11111111111111111111111111111111 '
1&
b10 "
b10 $
b1 #
#10000
b11111111111111111111111111111111 '
1&
b10 !
b10 %
b100 "
b100 $
b10 #
#15000
b11111111111111111111111111111111 '
1&
b11 !
b11 %
b1000 "
b1000 $
b11 #
#20000
b11111111111111111111111111111111 '
1&
b100 !
b100 %
b10000 "
b10000 $
b100 #
#25000
b11111111111111111111111111111111 '
1&
b101 !
b101 %
b100000 "
b100000 $
b101 #
#30000
b11111111111111111111111111111111 '
1&
b110 !
b110 %
b1000000 "
b1000000 $
b110 #
#35000
b11111111111111111111111111111111 '
1&
b111 !
b111 %
b10000000 "
b10000000 $
b111 #
#40000
b11111111111111111111111111111111 '
1&
b1000 !
b1000 %
b100000000 "
b100000000 $
b1000 #
#45000
b11111111111111111111111111111111 '
1&
b1001 !
b1001 %
b1000000000 "
b1000000000 $
b1001 #
#50000
b11111111111111111111111111111111 '
1&
b1010 !
b1010 %
b10000000000 "
b10000000000 $
b1010 #
#55000
b11111111111111111111111111111111 '
1&
b1011 !
b1011 %
b100000000000 "
b100000000000 $
b1011 #
#60000
b11111111111111111111111111111111 '
1&
b1100 !
b1100 %
b1000000000000 "
b1000000000000 $
b1100 #
#65000
b11111111111111111111111111111111 '
1&
b1101 !
b1101 %
b10000000000000 "
b10000000000000 $
b1101 #
#70000
b11111111111111111111111111111111 '
1&
b1110 !
b1110 %
b100000000000000 "
b100000000000000 $
b1110 #
#75000
b11111111111111111111111111111111 '
1&
b1111 !
b1111 %
b1000000000000000 "
b1000000000000000 $
b1111 #
#80000
b10000 #
#85000
